(57)【特許請求の範囲】
【請求項１】
液晶パネルに用いられる薄膜トランジスタを基板上に形成する液晶パネルの製造方法であって、
前記薄膜トランジスタのゲート配線となる金属膜を成膜して、パターンニングする第１の工程と、
絶縁膜、半導体膜およびｎ型半導体膜をこの順序で成膜する第２の工程と、
前記薄膜トランジスタのソースおよびドレイン配線となる金属膜を成膜して、パターンニングする第３の工程と、
画素電極となる透明電極を成膜して、パターンニングする第４の工程と、
前記透明電極をマスクとして前記薄膜トランジスタのチャネル部をエッチングする第５の工程と、
パッシベーション膜を成膜して、パターンを形成する第６の工程と、を具備する薄膜トランジスタの製造方法において、
前記第２の工程では、さらに、前記半導体膜および前記ｎ型半導体膜を用いて、前記薄膜トランジスタの周囲を取り囲む様に半導体膜リングを形成し、前記第５の工程が終了後、前記基板を保持手段に保持する基板吸着工程と、前記第６の工程が終了後、前記基板を保持する保持手段から前記基板の剥離を行う基板剥離工程とを有し、前記基板剥離工程を行う際、少なくとも三波長光源ランプを用い、前記半導体膜リングを形成した前記薄膜トランジスタ基板に強制的に光を照射することを特徴とする液晶パネルの製造方法。
【請求項２】
前記三波長光源ランプは、発光スペクトルのピークが４５０ｎｍ，５４０ｎｍ，６１０ｎｍにある光源を備える請求項１記載の液晶パネルの製造方法。
【請求項３】
前記三波長光源ランプは、冷陰極蛍光ランプである請求項２記載の液晶パネルの製造方法。
【請求項４】
前記三波長光源ランプは、１面取り又は多面取りの薄膜トランジスタ基板の下方より光を照射する請求項１、２または３記載の液晶パネルの製造方法。
【請求項５】
前記三波長光源ランプは、１面取り又は多面取りの薄膜トランジスタ基板の上方より光を照射する請求項１、２または３記載の液晶パネルの製造方法。
【請求項６】
前記三波長光源ランプは、１面取り又は多面取りの薄膜トランジスタ基板の横より光を照射する請求項１、２または３記載の液晶パネルの製造方法。
【請求項７】
前記半導体膜は、ａ−Ｓｉ膜である請求項１、２、３、４、５または６記載の液晶パネルの製造方法。
【請求項８】
前記ｎ型半導体膜は、ｎ型不純物でドープされたｎ型ａ−Ｓｉ膜である請求項１、２、３、４、５または６記載の液晶パネルの製造方法。
【請求項９】
前記パッシベーション膜はパッシベーション窒化膜であり、インライン型のＰ−ＣＶＤ装置にて、前記パッシベーション窒化膜を成長した後、トレイから前記薄膜トランジスタ基板を取り出すとき、前記薄膜トランジスタ基板の温度分布を均一にするための均熱板を持ち上げる際、前記三波長光源ランプで、前記薄膜トランジスタ基板に、光を照射しながら、前記均熱板を持ち上げる均熱板持ち上げ工程を具備する請求項１乃至８のいずれか１項に記載の液晶パネルの製造方法。
【請求項１０】
前記パッシベーション窒化膜形成後の工程であり、下層配線との導通をとるため、前記パッシベーション窒化膜にホール形成を行うＰＲ工程の一の工程であるポストベーク工程において、前記薄膜トランジスタ基板をステージから持ち上げる際、前記三波長光源ランプで、前記薄膜トランジスタ基板に、光を照射しながら、持ち上げる薄膜トランジスタ基板持ち上げ工程を具備する請求項９に記載の液晶パネルの製造方法。
【請求項１１】
前記パッシベーション窒化膜形成後の工程であり、下層配線との導通をとるため、前記パッシベーション窒化膜にホール形成を行うＰＲ工程の別の一の工程であるクリーニング工程において、前記薄膜トランジスタ基板をステージから持ち上げる際、前記三波長光源ランプで、前記薄膜トランジスタ基板に、光を照射しながら、持ち上げる薄膜トランジスタ基板持ち上げ工程を具備する請求項９に記載の液晶パネルの製造方法。
【請求項１２】
前記パッシベーション窒化膜形成後の工程であり、下層配線との導通をとるため、前記パッシベーション窒化膜にホール形成を行うＰＲ工程における前記薄膜トランジスタ基板移動工程中である前記薄膜トランジスタ基板の収納カッセトの供給取り出し時に、前記薄膜トランジスタ基板をロボットアームから剥離をする際、前記三波長光源ランプで、前記薄膜トランジスタ基板に、光を照射しながら、剥離するロボットアーム剥離工程を具備する請求項９に記載の液晶パネルの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法に関し、特に、液晶パネル（以下ＬＣＤパネルと称す）に用いられる薄膜トランジスタ（以下ＴＦＴと称す）の製造方法に関する。
【０００２】
【従来の技術】
近年、液晶パネルに薄膜トランジスタ（以下ＴＦＴと称す）が用いられことは、周知である。ＴＦＴ液晶パネル用のａ−ＳｉＴＦＴアレイの製造工程においては、フォトリソグラフィー法が使われことも周知である。
【０００３】
このフォトリソグラフィー法の一工程であるフォトレジスト形成工程も一般的に知られている。
【０００４】
上述のＴＦＴ液晶パネル用のａ−ＳｉＴＦＴアレイの製造方法は、例えば、山崎照彦氏、川上英昭氏、堀浩雄氏等監修の「カラーＴＦＴ液晶ディスプレイ」（１９９６年７月２０日初版：共立出版株式会社発行）のｐｐ１５９乃至ｐｐ１６３に詳細に記載されている。
【０００５】
図１に、従来の製造方法によるＴＦＴ基板作成完了後のＴＦＴ基板の平面配置図を示す。
【０００６】
図１を参照すると、このＴＦＴ基板１００は、ＴＦＴ１２を動作させるために入力信号源が、ゲート配線１とドレイン配線７が絶縁膜（図示してない）で層間分離されマトリックス状に配置されている。
【０００７】
また、対向電極となるカラーフィルタ（以下ＣＦと称す）との接続を行なうための対向電極２の入力パットもゲート（またはドレイン）配線形成時に作成される。
【０００８】
次に、図２に示すように、ゲート配線１並びにドレイン配線７は、通常層間耐圧が十分取れるように無機絶縁膜８および半導体膜９を積層している。
【０００９】
再び、図１を参照すると、ＴＦＴ１２の作成が完了するとゲート配線１とドレイン配線７は、すべて周辺の共通配線１０、共通配線１１に接続され、その共通配線１０および共通配線１１のそれぞれは、高抵抗配線５に接続され同電位となる。
【００１０】
また、図３（ａ）に示すように、ゲート配線３２の入力パッド３４と共通配線ＣＯＭまでの間には、ゲートとソースを接続したダイオードの構成の静電破壊防止用の両方向トランジスタ３３が配置され、外部からの静電気から内部のＴＦＴを防止できる構造となっている。
【００１１】
また、図３（ｂ）に示すように、ドレイン配線３７の入力パッド３６と共通配線ＣＯＭまでの間には、ゲートとソースを接続したダイオードの構成の静電破壊防止用の両方向トランジスタ３５が配置され、外部からの静電気から内部のＴＦＴを防止できる構造となっている。
【００１２】
この構成ＴＦＴ基板１００は、外部から入力されるサージ電圧、静電電荷による静電破壊は生じない。
【００１３】
このような従来のＴＦＴ基板は、例えば、特開平１１−３２６９４８号公報に開示されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来、２工程に別れていた工程を１工程に統一し、フォトレジスト形成工程（以下ＰＲ工程と称す）を削減するＴＦＴの製造工程では、製造プロセスが短縮化され、図４に示すように、ゲート配線とドレイン配線が完全に層間分離されかつ両方向トランジスタが作成できない構造となっている。
【００１５】
このため静電気による電荷が進入した場合、内部素子にそのまま進入し、ゲート配線との交差部で層間ショートして、ＴＦＴの素子破壊を発生させていた。
【００１６】
すなわち、工程数を削減するにあたり静電破壊が発生するポテンシャルが増加するという問題点があった。
【００１７】
したがって、本発明の目的は、ガラス基板の吸着または剥離を実施する工程において、光を照射することで保護素子回路と同等の保護回路が可能となり静電破壊を防止する薄膜トランジスタの製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、液晶パネルに用いられる薄膜トランジスタを基板上に形成する液晶パネルの製造方法であって、前記薄膜トランジスタのゲート配線となる金属膜を成膜して、パターンニングする第１の工程と、絶縁膜、半導体膜およびｎ型半導体膜をこの順序で成膜する第２の工程と、前記薄膜トランジスタのソースおよびドレイン配線となる金属膜を成膜して、パターンニングする第３の工程と、画素電極となる透明電極を成膜して、パターンニングする第４の工程と、前記透明電極をマスクとして前記薄膜トランジスタのチャネル部をエッチングする第５の工程と、パッシベーション膜を成膜して、パターンを形成する第６の工程と、を具備する薄膜トランジスタの製造方法において、前記第２の工程では、さらに、前記半導体膜および前記ｎ型半導体膜を用いて、前記薄膜トランジスタの周囲を取り囲む様に半導体膜リングを形成し、前記第５の工程が終了後、前記基板を保持手段に保持する基板吸着工程と、前記第６の工程が終了後、前記基板を保持する保持手段から前記基板の剥離を行う基板剥離工程とを有し、前記基板剥離工程を行う際、少なくとも三波長光源ランプを用い、前記半導体膜リングを形成した前記薄膜トランジスタ基板に強制的に光を照射する構成である。
【００１９】
また、本発明の液晶パネルの製造方法の前記三波長光源ランプは、発光スペクトルのピークが４５０ｎｍ，５４０ｎｍ，６１０ｎｍにある光源を備える構成である。
【００２０】
またさらに、本発明の液晶パネルの製造方法は、インライン型のＰ−ＣＶＤ装置にて、パッシベーション窒化膜を成長した後、トレイから前記ＴＦＴ基板を取り出すとき、前記ＴＦＴ基板の温度分布を均一にするための均熱板を持ち上げる際、前記三波長光源ランプで、前記ＴＦＴ基板に、光を照射しながら、前記均熱板を持ち上げる均熱板持ち上げ工程を具備する構成である。
【００２１】
またさらに、本発明の液晶パネルの製造方法は、前記パッシベーション窒化膜形成後の工程であり、下層配線との導通をとるため、前記パッシベーション窒化膜にホール形成を行うＰＲ工程の一の工程であるポストベーク工程において、前記ＴＦＴ基板をステージから持ち上げる際、前記三波長光源ランプで、ＴＦＴ基板に、光を照射しながら、持ち上げるＴＦＴ基板持ち上げ工程を具備する構成である。
【００２２】
またさらに、本発明の液晶パネルの製造方法は、前記パッシベーション窒化膜形成後の工程であり、下層配線との導通をとるため、前記パッシベーション窒化膜にホール形成を行うＰＲ工程の別の一の工程であるクリーニング工程において、前記ＴＦＴ基板をステージから持ち上げる際、前記三波長光源ランプで、ＴＦＴ基板に、光を照射しながら、持ち上げるＴＦＴ基板持ち上げ工程を具備する構成である。
【００２３】
またさらに、本発明の液晶パネルの製造方法は、前記パッシベーション窒化膜形成後の工程であり、下層配線との導通をとるため、前記パッシベーション窒化膜にホール形成を行うＰＲ工程における前記ＴＦＴ基板移動工程中である前記ＴＦＴ基板の収納カッセトの供給取り出し時に、前記ＴＦＴ基板をロボットアームから剥離をする際、前記三波長光源ランプで、前記ＴＦＴ基板に、光を照射しながら、剥離するロボットアーム剥離工程を具備する構成である。
【００２４】
【発明の実施の形態】
まず、図面を参照しながら、本発明の実施の形態について説明する。
【００２５】
本発明は、静電保護回路が形成されてなくても、ガラス基板の吸着または剥離を実施する工程において、光を照射することで保護素子回路と同等の保護回路機能が可能となり静電破壊を防止することを特徴とする薄膜トランジスタの製造方法である。
【００２６】
次に、図５を参照して、本発明の第１の実施の形態の薄膜トランジスタの製造方法について説明する。
【００２７】
図５は、本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用するＴＦＴ基板作成完了時のＴＦＴ基板の平面配置図を示す。
【００２８】
本発明はＴＦＴを製造するにあたり半導体膜であるａ−ＳｉまたはＰ（燐）ドープのｎ型ａ−Ｓｉまたはその積層膜でＴＦＴ内部トランジスタの周囲を取り囲むことを特徴とする。
【００２９】
ＴＦＴ基板には、必ず、ゲート配線とドレイン配線の間には、層間絶縁膜と半導体層であるａ−Ｓｉ膜とＰ等でドープされたｎ型ａ−Ｓｉが存在する。
【００３０】
このため、上層配線と下層配線の間に層間絶縁膜と半導体層またはドープされた半導体層または積層膜を有することで層間耐圧を向上させる。
【００３１】
とともに、上層配線は半導体膜またはドープされた半導体層または積層膜で接続されていることを特徴とする。
【００３２】
また、前述の半導体膜は、波長及び光量に依存した抵抗値を示すことを特徴としており、剥離帯電などが生じる装置では、強制的に光（１０００ｃｄ以上）を照射することで、上層配線間は低抵抗で接続されることになり、静電気が進入しても素子内には進入せず半導体層に沿って分散し減衰することで静電破壊を抑制することが可能となる。
【００３３】
次に、ＴＦＴ基板の製造工程を示す図６乃至図１０を参照して、ＴＦＴ基板の製造工程を説明する。
【００３４】
まず、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、ゲート配線となる金属を成膜後パターンニングする。
【００３５】
この金属膜は、単膜でモジュール工程でのＴＣＰとの圧接抵抗が低い材質であれば、特に、その材質については限定されない。圧接抵抗が高い場合、積層膜構造として圧接抵抗が低いものにする。クロムＣrなどを用いている場合、透明電極であるＩＴＯ／Ｃｒの積層とする。
【００３６】
次に、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、絶縁膜および半導体層膜およびｎ型半導体膜を成膜する。ドレイン配線およびソース配線となる金属薄膜を成膜後、パターンニングを行ない半導体膜と金属膜を１回のエッチングで形成する（図６を参照）。
【００３７】
次に、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、画素電極となる透明電極を成膜し、パターンニングを行なう。この時、ゲート配線と同様、必要があればドレイン端子にも透明電極をパターンニングしても良い（図７を参照）。
【００３８】
次に、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、透明電極をマスクとしてチャネル部のエッチングを行なうと同時に、ドレイン端子間のエッチングを行なう（図８を参照）。
【００３９】
次に、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、パシベーション膜を成膜してパターンを形成し作成を完了する（図９を参照）。
【００４０】
図１０は、本発明の第１の実施の形態の薄膜トランジスタの製造方法で作成したＴＦＴ基板の引き出し配線ゲート配線直上の断面図を示す。
【００４１】
次に、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、ドレイン配線を形成した後、パシベーション膜を成膜し、その後で基板吸着と剥離を行なう。
【００４２】
この工程で、絶縁破壊を起こすのが問題で本発明は、この工程での絶縁破壊を防止する薄膜トランジスタの製造方法である。
【００４３】
その理由は、ガラス基板が剥離帯電を生じ、ガラス基板に近くにあるグランド、またははグランドから電荷が急激に放電または充電される。
【００４４】
この時、ゲート配線とドレイン配線間で電位差が生じゲート配線とドレイン配線間で静電破壊が生じる。
【００４５】
すなわち、膜の抵抗を変化させる製造プロセスを導入することにより、絶縁破壊を防止する薄膜トランジスタの製造方法である。
【００４６】
絶縁破壊を引き起こす工程は、ドレイン配線を形成した後パッシベーション膜を成膜した後での基板吸着と剥離を行う工程である。
【００４７】
本発明の第１の実施の形態の薄膜トランジスタの製造方法では、この時、基板の剥離を行う際、少なくとも三波長光源ランプ（発光スペクトルのピークが４５０ｎｍ，５４０ｎｍ，６１０ｎｍにある光源：図１４を参照）、例えば、冷陰極蛍光ランプを用い、基板吸着と剥離を行う工程に、図５の配線パターンを形成した、ＴＦＴ基板（1面取り又は多面取り）の下方より（又は、上方、横等、ＴＦＴ基板に光が照射できれば設置場所は、問わない）強制的に光（１０００ｃｄ以上）を照射する。
【００４８】
ＳｉＨ４ガスを使用したプラズマＣＶＤ法で成膜した半導体膜ａ−Ｓｉ又は、Ｐ（燐）ドープのｎ型ａ−Ｓｉ又は、その積層膜でＴＦＴ内部トランジスタの周囲を取り囲んだパターンである半導体リング５０の抵抗値を下げることで、上層配線であるドレイン配線５７間は、低抵抗で接続される事になり、静電気による電荷が発生しても素子内には、進入せず半導体層に沿って分散し減衰することで、静電破壊を防止できる。
【００４９】
ａ−Ｓｉ又は、Ｐ（燐）ドープのｎ型ａ−Ｓｉ又はその積層膜の半導体膜は、光を照射しない場合、１Ｅ＋１４Ω程度の抵抗をもっているが、前述の三波長光源ランプの光（１０００ｃｄ以上）を照射すると、図１５に示すように、３桁以上抵抗値が減少する。
【００５０】
これにより、上層配線であるドレイン配線５７を低抵抗で接続することを可能とし、従来と同じ保護回路として動作する。
【００５１】
したがって、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、このガラス基板の剥離工程で、光を照射しながらガラス基板の剥離を行なう。
【００５２】
この工程を図１１を参照して、より詳細に説明する。
【００５３】
図１１を参照すると、本発明の第１の実施の形態の薄膜トランジスタの製造方法では、インライン型のＰ−ＣＶＤ装置にて、パッシベーション窒化膜を成長した後、トレイ１１０１からＴＦＴ基板１１０４を取り出す。このとき、ＴＦＴ基板１１０４の温度分布を均一にするための均熱板１１０３を持ち上げる際、三波長光源ランプ１１０２で、ＴＦＴ基板１１０４に、光を照射しながら、均熱板１１０３を持ち上げる。
【００５４】
ＳｉＨ４ガスを使用したプラズマＣＶＤ法で成膜した半導体膜ａ−Ｓｉ又は、Ｐ（燐）ドープのｎ型ａ−Ｓｉ又はその積層膜でＴＦＴ内部トランジスタの周囲を取り囲んだパターン（１０．半導体リング）の抵抗値を下げることで上層配線間（ドレイン配線）は、低抵抗で接続される事になり、静電気による電荷が発生しても素子内には、進入せず半導体層に沿って分散し減衰することで、静電破壊を防止できる。
【００５５】
次に、本発明の第２の実施の形態の薄膜トランジスタの製造方法について説明する。
【００５６】
図１２を参照すると、本発明の第２の実施の形態の薄膜トランジスタの製造方法では、パッシベーション窒化膜形成後の工程、すなわち、下層配線との導通をとるため、パッシベーション窒化膜にホール形成を行うＰＲ工程において、基板吸着および剥離を行う工程、例えば、ポストベークまたはクリーニング工程において、ＴＦＴ基板１２０４をステージ１２０１から持ち上げる際、三波長光源ランプ１２０２で、ＴＦＴ基板１２０４に、光を照射しながら、持ち上げる。
【００５７】
次に、本発明の第３の実施の形態の薄膜トランジスタの製造方法について説明する。
【００５８】
図１３を参照すると、本発明の第３の実施の形態の薄膜トランジスタの製造方法では、パッシベーション窒化膜形成後の工程、すなわち、下層配線との導通をとるため、パッシベーション窒化膜にホール形成を行うＰＲ工程において、基板吸着および剥離を行うＴＦＴ基板１３０４の移動工程、例えば、ＴＦＴ基板１３０４収納カッセトの供給取り出し時のロボットアーム１３０１にて、ＴＦＴ基板１３０４をボットアーム１３０１から剥離をする際、三波長光源ランプ１３０２で、ＴＦＴ基板１３０４に、光を照射しながら、剥離する。
【００５９】
なお、上述の本発明の実施の形態の薄膜トランジスタの製造方法は、そのドレイン電極と半導体層を１回のフォトリソグラフィ工程でエッチングを行なうものであり、この実施の形態を逸脱しない構成であれば、適用可能である。
【００６０】
【発明の効果】
以上説明した通り、本発明によれば、ガラス基板が剥離帯電を生じた場合ガラス基板に近くにあるグランドにもしくはグランドから電圧が急激に放電または進入してくる。この時ゲート配線とドレイン配線間で電位差が生じゲート配線とドレイン配線間で静電破壊が、ａ−Ｓｉなどの半導体膜は光を照射しない場合は、１Ｅ＋１４Ω程度の抵抗を持っているが、光を照射した場合１Ｅ＋１１Ω程度の抵抗となる。
【００６１】
したがって、図１６に示すように、静電破壊発生率が減少する効果がある。
【００６２】
このため光を照射しながらガラス基板の剥離を行なうと、電荷が外部から進入しても、その電荷が半導体層を通じ横に分散され、内部素子にまで静電破壊が生じず、従来と同じ保護回路として動作する。
【００６３】
【図面の簡単な説明】
【図１】従来の薄膜トランジスタの製造方法を適用したＴＦＴ基板作成完了時のＴＦＴ基板の他の平面配置図である。
【図２】従来の薄膜トランジスタの製造方法を適用したＴＦＴの断面図である。
【図３】従来の薄膜トランジスタの製造方法を適用したＴＦＴ基板作成完了時のＴＦＴ基板の部分平面配置図である。
【図４】従来の薄膜トランジスタの製造方法を適用したＴＦＴ基板作成完了時のＴＦＴ基板の平面配置図である。
【図５】本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用したＴＦＴ基板作成完了時のＴＦＴ基板の平面配置図である。
【図６】本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用したＴＦＴの第１の断面図である。
【図７】本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用したＴＦＴの第２の断面図である。
【図８】本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用したＴＦＴの第３の断面図である。
【図９】本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用したＴＦＴの第４の断面図である。
【図１０】本発明の第１の実施の形態の薄膜トランジスタの製造方法を適用したＴＦＴの第５の断面図である。
【図１１】本発明の第１の実施の形態の薄膜トランジスタの製造方法を説明する図である。
【図１２】本発明の第２の実施の形態の薄膜トランジスタの製造方法を説明する図である。
【図１３】本発明の第３の実施の形態の薄膜トランジスタの製造方法を説明する図である。
【図１４】本発明の薄膜トランジスタの製造方法に適用する三波長光源ランプの発光スペクトルを示した図である。
【図１５】本発明の薄膜トランジスタの製造方法を適用した光輝度と半導体薄膜の抵抗値の関係を示す図である。
【図１６】本発明の薄膜トランジスタの製造方法を適用した場合の改善効果を示す図である。
【符号の説明】
１    ゲート配線
２    対向電極接続パッド
３    対向電極入力パッド
４    ゲート配線入力パッド
５    高抵抗配線
６    ドレイン配線入力パッド
７    ドレイン配線
８    無機絶縁膜
９    半導体膜
１０，１１    共通配線
５０    半導体膜リング
【図１】
0004215428.tif 000002
【図２】
0004215428.tif 000003
【図３】
0004215428.tif 000004
【図４】
0004215428.tif 000005
【図５】
0004215428.tif 000006
【図６】
0004215428.tif 000007
【図７】
0004215428.tif 000008
【図８】
0004215428.tif 000009
【図９】
0004215428.tif 000010
【図１０】
0004215428.tif 000011
【図１１】
0004215428.tif 000012
【図１２】
0004215428.tif 000013
【図１３】
0004215428.tif 000014
【図１４】
0004215428.tif 000015
【図１５】
0004215428.tif 000016
【図１６】
0004215428.tif 000017