(57)【特許請求の範囲】
【請求項１】
ゲート線と、このゲート線にゲート信号を供給するゲートドライバと、ソース線と、このソース線にソース信号を供給するソースドライバと、前記ソース線に接続された画素スイッチング素子を通してソース信号が印加される画素電極と、この画素電極と共通電極との間に配置された液晶と、前記共通電極に共通電極信号を供給する共通電極ドライバと、前記画素電極と保持容量線との間に接続された保持容量と、前記保持容量線を第１の電位と第２の電位に交互に駆動する保持容量線駆動回路と、を備えた液晶表示装置において、
該液晶表示装置の電源をオフするための信号を検出すると、前記共通電極と前記ソース線を短絡させ、前記ソースドライバ、前記共通電極ドライバ及び前記保持容量線駆動回路への電源供給を停止し、電源供給の停止後に、前記ゲートドライバのゲート信号に応じて前記画素スイッチング素子をオンさせることにより、前記画素電極の電位を接地電位に設定するように制御を行うシーケンス制御回路を設けたことを特徴とする液晶表示装置。
【請求項２】
前記シーケンス制御回路は、該液晶表示装置の電源をオフするための信号を検出すると、前記電源供給の停止前に、前記画素スイッチング素子を通して前記画素電極に液晶の表示をオフ状態にするためのオフ電位を書き込むように制御を行うことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記シーケンス制御回路は、１フレーム期間に前記共通電極と前記ソース線を短絡させ、前記ソースドライバ、前記共通電極ドライバ及び前記保持容量線駆動回路への電源供給を停止し、その次の１フレーム期間に前記ゲートドライバのゲート信号に応じて前記画素スイッチング素子をオンさせることにより、前記画素電極の電位を接地電位に設定するように制御を行うことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ソース線と前記共通電極の間に接続されたスイッチング素子を備え、前記シーケンス制御回路は前記スイッチング素子をオンさせることにより、前記ソース線を前記共通電極と短絡させることを特徴とする請求項１、２、３のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、電源オフ時のシーケンス制御を行うシーケンス制御機能を備えた液晶表示装置に関する。
【背景技術】
【０００２】
従来より、液晶表示装置の駆動方式として保持容量線駆動方式が知られている。この方式は、保持容量線と画素電極の間に保持容量を設け、画素に表示信号を書き込んだ後に、保持容量線の電位を変動させことにより、画素電極の電位を正又は負の方向に変化させる。これにより、表示信号のダイナミックレンジを小さくすることができるため、低消費駆動が可能になる。
【０００３】
この種の液晶表示装置において、電源オフ時には、各画素にオフ電位（液晶表示をオフ状態にするための電位）を書き込んだ後に、電源を停止していた。
【０００４】
なお、この保持容量線駆動方式を用いた液晶表示装置については、特許文献１に記載されている。
【特許文献１】特開２００２−１９６３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、保持容量線駆動方式の液晶表示装置においては、スリープ状態等の電源オフ時に、保持容量を介して画素電極に電荷が移動し、表示不良を起こすおそれがあった。
【課題を解決するための手段】
【０００６】
本発明の液晶表示装置は、ゲート線と、このゲート線にゲート信号を供給するゲートドライバと、ソース線と、このソース線にソース信号を供給するソースドライバと、ソース線に接続された画素スイッチング素子を通してソース信号が印加される画素電極とこの画素電極と共通電極との間に配置された液晶と、共通電極に共通電極信号を供給する共通電極ドライバと、画素電極と保持容量線との間に接続された保持容量と、保持容量線を第１の電位と第２の電位に交互に駆動する保持容量線駆動回路と、を備えた液晶表示装置において、該液晶表示装置の電源をオフするための信号を検出すると、共通電極とソース線を短絡させ、ソースドライバ、共通電極ドライバ及び保持容量線駆動回路への電源供給を停止し、電源供給の停止後に、ゲートドライバのゲート信号に応じて画素スイッチング素子をオンさせることにより、画素電極の電位を接地電位に設定するように制御を行うシーケンス制御回路を設けたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、保持容量線駆動方式を用いた液晶表示装置において、電源オフ時に、画素電極と共通電極、及び保持容量の両端を接地電位に設定することで、電荷の移動を無くし、表示不良の発生を防止することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施形態による液晶表示装置について図面を参照しながら説明する。図１に示すように、ソース線ＳＬと第１のゲート線ＧＬ１の交差点に対応して画素ＰＸＬ１が設けられ、ソース線ＳＬと第２のゲート線ＧＬ２の交差点に対応して画素ＰＸＬ２が設けられている。図１では２つの画素ＰＸＬ１，ＰＸＬ２だけを示したが、実際には図２のように、複数の画素ＰＸＬ１，ＰＸＬ２，ＰＸＬ３，ＰＸＬ４，・・・がマトリクス状に配置されている。
【０００９】
画素ＰＸＬ１，ＰＸＬ２には、Ｎチャネル型の薄膜トランジスタ（以下、ＴＦＴという）からなる画素トランジスタ１０、画素トランジスタ１０のドレインに接続された画素電極１１、画素電極１１と共通電極ＣＬの間に配置された液晶１２が設けられている。また、第１行目の画素ＰＸＬ１に対応して、第１の保持容量線ＳＣ１が設けられ、画素ＰＸＬ１の画素電極１１と第１の保持容量線ＳＣ１との間に保持容量１３が設けられている。また、第２行目の画素ＰＸＬ２に対応して、第２の保持容量線ＳＣ２が設けられ、画素ＰＸＬ２の画素電極１１と第２の保持容量線ＳＣ２との間に保持容量１３が設けられている。
【００１０】
画素ＰＸＬ１，ＰＸＬ２の画素トランジスタ１０（本発明の画素スイッチング素子の一例）のソースは、ソース線ＳＬに接続されている。１行目の画素ＰＸＬ１の画素トランジスタ１０のゲートは、第１のゲート線ＧＬ１に接続され、２行目の画素ＰＸＬ２の画素トランジスタ１０のゲートは、第２のゲート線ＧＬ２に接続されている。
【００１１】
また、ソース信号Ｓｉｇ（表示信号）をソース線ＳＬに供給するソースドライバ１４が設けられている。ソース信号Ｓｉｇは、一定周期（例えば、一水平周期）で基準電位に対して極性が反転するようになっている。ソースドライバ１４とソース線ＳＬとの間には、Ｎチャネル型ＴＦＴからなる水平スイッチング素子ＳＷＨが接続されており、水平スイッチング素子ＳＷＨが制御信号に応じてオンすると、ソースドライバ１４からソース線ＳＬへソース信号Ｓｉｇを供給することができるようになっている。
【００１２】
また、ゲート信号を第１のゲート線ＧＬ１，第２のゲート線ＧＬ２に供給するゲートドライバ１５が設けられている。ゲートドライバ１５には、画素トランジスタ１０をオンさせるための高レベル（例えば８Ｖ）のゲート信号と、画素トランジスタ１０をオフさせるための低レベル（例えば−４Ｖ）のゲート信号を発生するためＤＣ−ＤＣコンバータ（不図示）が設けられている。
【００１３】
ソース線ＳＬと共通電極ＣＬの間には、Ｎチャネル型ＴＦＴからなるスイッチング素子ＳＷＳが接続されている。このスイッチング素子ＳＷＳは、電源オフ時には制御信号ＤＳＧに応じてオンし、ソース線ＳＬを共通電極ＣＬと短絡するために用いられる。
【００１４】
また、通常動作時に共通電極ＣＬに共通電極信号を供給するための共通電極ドライバ１６が設けられている。共通電極信号は、例えば２Ｖの直流電位である。
【００１５】
また、各保持容量線ＳＣに高レベルの電位ＶＣＯＭＨ（例えば、４Ｖ）と低レベルの電位ＶＣＯＭＬ（例えば０Ｖ）を１フレーム期間毎に交互に供給するように駆動を行う保持容量線駆動回路２０が設けられている。保持容量線駆動回路２０は、高レベルの電位ＶＣＯＭＨを出力する第１の保持容量ドライバ２１Ｈと、低レベルの電位ＶＣＯＭＬを出力する第２の保持容量ドライバ２１Ｌ、第１の極性スイッチング素子ＳＷ１、第２の極性スイッチング素子ＳＷ２を有している。
【００１６】
第１の極性スイッチング素子ＳＷ１は、極性選択信号ＰＯＬに応じてスイッチングし、第１の保持容量ドライバ２１Ｈからの高レベルの電位ＶＣＯＭＨと第２の保持容量ドライバ２１Ｌからの低レベルの電位ＶＣＯＭＬとを第１の保持容量線ＳＣ１に交互に出力する。第２の極性スイッチング素子ＳＷ２は、極性選択信号＊ＰＯＬ（極性選択信号ＰＯＬの反転信号）に応じて、第１の極性スイッチング素子ＳＷ１と相補的にスイッチングし、第１の保持容量ドライバ２１Ｈからの高レベルの電位ＶＣＯＭＨと第２の保持容量ドライバ２１Ｌからの低レベルの電位ＶＣＯＭＬとを第２の保持容量線ＳＣ２に交互に出力する。
【００１７】
これにより、隣接する第１の保持容量線ＳＣ１と第２の保持容量線ＳＣ２は、互いに逆極性（一方が高レベルで他方が低レベル）になるように駆動される。尚、ソースドライバ１４、ゲートドライバ１５、共通電極ドライバ１６、保持容量線駆動回路２０には、電源３０から電源電位が供給されている。また、図示しないが、上記以外の回路には他の電源から電源電位が供給されている。
【００１８】
さらに、電源オフ時に、ソースドライバ１４、ゲートドライバ１５、共通電極ドライバ１６、スイッチング素子ＳＷＳ、水平スイッチング素子ＳＷＨ、保持容量線駆動回路２０、電源３０の動作をシーケンス制御するシーケンス制御回路４０が設けられている。シーケンス制御回路４０は、この液晶表示装置の電源３０等をオフするための信号、例えば、電源オフコマンドや表示オフコマンドを検出すると、シーケンス制御を開始するように構成されている。
【００１９】
上述の液晶表示装置の通常動作時における書き込み動作は以下の通りである。ここでは、１行目の画素ＰＸＬ１への書き込みについて説明する。まず、ゲートドライバ１５から高レベルのゲート信号が第１のゲート線ＧＬ１に一水平期間出力されると、それに応じて画素トランジスタ１０がオンする。このとき、スイッチング素子ＳＷＳはオフし、水平スイッチング素子ＳＷＨはオンしている。そして、ソースドライバ１４からソース線ＳＬにソース信号Ｓｉｇが出力されると、ソース信号Ｓｉｇは画素トランジスタ１０を通して画素ＰＸＬ１に書き込まれる（画素書き込み）。即ち、ソース信号Ｓｉｇは画素トランジスタ１０を通して画素電極１１に印加され保持容量１３によって保持される。
【００２０】
その後、ゲート信号が低レベルに立ち下がると、保持容量線駆動回路２０の第１の極性スイッチング素子ＳＷ１が切り換えられ、第１の保持容量線ＳＣ１の電位が変化する。即ち、第１の保持容量線ＳＣ１の電位は、高レベルＶＣＯＭＨから低レベルＶＣＯＭＬに、又は低レベルＶＣＯＭＬから高レベルＶＣＯＭＨに変化する。すると、保持容量１３の容量カップリングにより、画素電極１１の電位は、画素書き込みされた電位から正又は負の方向に変化する。例えば、第１の保持容量線ＳＣ１の電位が高レベルＶＣＯＭＨから低レベルＶＣＯＭＬに変化したとすると、画素電極１１の電位は、負の方向に変化する。そして、画素電極１１に保持された電位に応じて液晶１２の光学的制御が行われ、表示が行われる。このような保持容量線駆動方式によれば、画素電極１１の電位変化の分だけ、ソース信号Ｓｉｇのダイナミックレンジを小さくすることができるため、低消費電力駆動が可能である。
【００２１】
本発明の特徴は、シーケンス制御回路４０による電源オフ時のシーケンス制御にあり、以下、これについて図３のタイミング図と、図１、図４、及び図５の回路図を参照して説明する。
【００２２】
液晶表示装置の電源３０等をオフするための信号として、例えば、電源オフコマンドが検出されると、その後の垂直同期信号Ｖｓｙｎｃに同期して、極性選択信号ＰＯＬが高レベルから低レベルに変化する。スイッチング素子ＳＷＳは低レベルの制御信号ＤＳＧに応じてオフしており、これによりソース線ＳＬと共通電極ＣＬは切断されている。共通電極ドライバ１６は共通電極信号として２Ｖの電位を出力する。
【００２３】
また、同じフレーム期間において、ゲートドライバ１５は活性化されており、第１のゲート線ＧＬ１に高レベルのゲート信号が一水平期間出力されることで、画素ＰＸＬ１の画素トランジスタ１０がオンする。そして、水平スイッチング素子ＳＷＨは、高レベルの制御信号ＳＥＬに応じてオンする。すると、ソースドライバ１４からソース線ＳＬに、オフ表示に対応した電位、例えば黒表示に対応した電位のソース信号Ｓｉｇが出力される。これにより、オフ表示に対応した電位のソース信号Ｓｉｇが画素トランジスタ１０を通して画素ＰＸＬ１に書き込まれる（オフ書き込み）。
【００２４】
その後、極性選択信号ＰＯＬに応じて第１の極性スイッチング素子ＳＷ１が切り換えられる。すると、画素ＰＸＬ１の第１の保持容量線ＳＣ１の電位は、高レベルＶＣＯＭＨから低レベルＶＣＯＭＬに変化する。これにより、保持容量１３の容量カップリングにより、画素電極１１の電位は、オフ書き込みされた電位から負の方向に変化する。そして、画素電極１１に保持された電位に応じて液晶１２の光学的制御が行われ、オフ表示が行われる。画素ＰＸＬ２へのオフ書き込みについても同様であるが、書き込み後に、第２の保持容量線ＳＣ２は反対に低レベルから高レベルに変化する点が異なる。
【００２５】
その後、図４に示すように、次に到来する垂直同期信号Ｖｓｙｎｃに同期して、即ち、その次のフレーム期間において、制御信号ＤＳＧが高レベルになり、スイッチング素子ＳＷＳがオンすることでソース線ＳＬと共通電極ＣＬが短絡される。また、制御信号ＳＥＬが低レベルになることにより、水平スイッチング素子ＳＷＨはオフし、ソースドライバ１４はソース線ＳＬから電気的に切断される。
【００２６】
また、電源３０からの電源電位の供給が停止されることにより共通電極ドライバ１６の動作が停止し、その出力は２Ｖから０Ｖ（接地電位）に変化する。これにより、共通電極ＣＬが０Ｖに設定され、ソース線ＳＬと共通電極ＣＬとは、共に０Ｖに設定される。また、同じフレーム期間において、電源３０からの電源電位の供給が停止されることにより、ソースドライバ１４の動作、第１及び第２の保持容量ドライバ２１Ｈ，２１Ｌの動作も停止する。これにより、第１及び第２の保持容量線ＳＣ１，ＳＣ２の電位は０Ｖに設定される。また、ゲートドライバ１５から低レベルのゲート信号が出力され、第１及び第２のゲート線ＧＬ１，ＧＬ２の電位は低レベルに設定される。
【００２７】
この状態では、ソース線ＳＬと共通電極ＣＬは共に０Ｖに設定されているが、保持容量１３を介して画素電極１１に電荷が移動することにより、液晶１２の両端、即ち画素電極１１と共通電極ＣＬとの間に電位差が生じ、表示不良が発生してしまう。
【００２８】
そこで、画素電極１１に移動した電荷を除去する動作を行う。即ち、図５に示すように、その次のフレーム期間において、ゲートドライバ１５から高レベルのゲート信号が第１のゲート線ＧＬ１に一水平期間出力されることで、画素ＰＸＬ１の画素トランジスタ１０がオンする。これにより、ソース線ＳＬの０Ｖの電位が画素ＰＸＬ１に書き込まれ、画素ＰＸＬ１の画素電極１１の電位は０Ｖに設定される。即ち、画素電極１１の電荷が除去される。画素ＰＸＬ２についても同様にして、次の一水平期間に、ゲートドライバ１５から高レベルのゲート信号が第２のゲート線ＧＬ２に出力されることで、画素ＰＸＬ２の画素トランジスタ１０がオンする。これにより、画素ＰＸＬ２の画素電極１１の電位が０Ｖに設定される。こうして、全ての画素について、電荷除去が行われる。
【００２９】
そして、次に到来する垂直同期信号Ｖｓｙｎｃに同期して、即ち、その次のフレーム期間において、電源３０からの電源電位の供給が停止されることによりゲートドライバ１５の動作は停止する。他の回路（不図示）についても他の電源（不図示）からの電源電位の供給を停止させことにより、このフレーム期間以降は電源停止状態となる。
【００３０】
このように、上述の液晶表示装置によれば、電源オフ時に、画素電極１１と共通電極ＣＬの電位、保持容量１３の両端の電位はいずれも０Ｖになるので、電荷の移動が無くなり、表示不良の発生を防止することができる。
【００３１】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、上記実施形態では、オフ書き込みの動作は必ずしも必要ではなく、省略されてもよい。この場合、電源オフコマンドが検出されると、その後の垂直同期信号Ｖｓｙｎｃに同期して、共通電極ドライバ１６、ソースドライバ１４の動作、保持容量線駆動回路２０を構成する第１の保持容量ドライバ２１Ｈ及び第２の保持容量ドライバ２１Ｌの各動作が停止され、以降のシーケンスが続いて行われる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態による液晶表示装置を示す回路図である。
【図２】本発明の実施形態による液晶表示装置の画素の配置図である。
【図３】本発明の実施形態による液晶表示装置の電源オフ時のシーケンスを説明するタイミング図である。
【図４】本発明の実施形態による液晶表示装置を示す回路図である。
【図５】本発明の実施形態による液晶表示装置を示す回路図である。
【符号の説明】
【００３３】
１０  画素トランジスタ    １１  画素電極              １２  液晶
１３  保持容量            １４  ソースドライバ        １５  ゲートドライバ
１６  共通電極ドライバ    ２０  保持容量線駆動回路
２１Ｈ  第１の保持容量ドライバ        ２１Ｌ  第２の保持容量ドライバ
３０  電源                            ４０  シーケンス制御回路
ＰＸＬ１，ＰＸＬ２，ＰＸＬ３，ＰＸＬ４，・・・  画素
ＣＬ  共通電極          ＧＬ１  第１のゲート線      ＧＬ２  第２のゲート線
ＳＬ  ソース線          ＳＣ１  第１の保持容量線    ＳＣ２  第２の保持容量線
ＳＷＳ  スイッチング素子              ＳＷＨ  水平スイッチング素子
ＳＷ１  第１の極性スイッチング素子    ＳＷ２  第１の極性スイッチング素子
【図１】
0004337065.tif 000002
【図２】
0004337065.tif 000003
【図３】
0004337065.tif 000004
【図４】
0004337065.tif 000005
【図５】
0004337065.tif 000006