(57)【特許請求の範囲】
【請求項１】
基準電圧ライン（ＶＤＤ）と出力端子（ＯＵＴ）との間に接続された電荷ポンプ回路（１）において、この電荷ポンプ回路が、電荷ポンプ回路要素をそれぞれ有する少なくとも２つの回路段（２、３、４、５）を具えており、これら回路段はそれぞれ、前記基準電圧ライン（ＶＤＤ）と前記出力端子（ＯＵＴ）との間に接続されており、電荷ポンプ回路は更に、前記出力端子（ＯＵＴ）と前記少なくとも２つの回路段（２、３、４、５）のそれぞれの制御端子との間に接続された制御回路（６）を具えており、各回路段（２、３、４、５）が電荷ポンプ回路要素を具え、これら電荷ポンプ回路要素は、最小キャパシタンス値の倍数（ＣＴ´、ＣＴ´／２、ＣＴ´／４、ＣＴ´／８）であるキャパシタンス値のキャパシタを有していることを特徴とする電荷ポンプ回路。
【請求項２】
請求項１に記載の電荷ポンプ回路において、この電荷ポンプ回路（１）の動作中で、外部負荷が与えられた際に、前記出力端子（ＯＵＴ）における電流（ＩOUT ）の値が変化すると、前記制御回路（６）により、前記少なくとも２つの回路段の１つを動作又は不動作状態にするようになっていることを特徴とする電荷ポンプ回路。
【請求項３】
請求項１に記載の電荷ポンプ回路において、この電荷ポンプ回路が、前記基準電圧ライン（ＶＤＤ）と前記出力端子（ＯＵＴ）との間に接続された複数の回路段（２、３、４、５）を具え、この電荷ポンプ回路（１）の動作中で、外部負荷によって吸収される電流（ＩOUT ）の値が前記出力端子（ＯＵＴ）上で変化すると、前記制御回路（６）により、前記複数の回路段の組合せを動作又は不動作状態にするようになっていることを特徴とする電荷ポンプ回路。
【請求項４】
請求項１又は３に記載の電荷ポンプ回路において、各回路段（２、３、４、５）は、転送キャパシタを有する電荷ポンプ回路要素を具え、これら転送キャパシタの各々のキャパシタンス（ＣＴ´、ＣＴ´／２、ＣＴ´／４、ＣＴ´／８）が互いに相違していることを特徴とする電荷ポンプ回路。
【請求項５】
請求項１に記載の電荷ポンプ回路において、少なくとも１つの回路段（５）が、可変クロック信号が与えられる電荷ポンプ回要素を有していることを特徴とする電荷ポンプ回路。
【請求項６】
請求項５に記載の電荷ポンプ回路において、前記可変クロック信号は、前記電荷ポンプ回路要素により駆動される電圧制御発振器（ＶＣＯ）により発生されるようになっていることを特徴とする電荷ポンプ回路。
【請求項７】
請求項５に記載の電荷ポンプ回路において、可変クロック信号が与えられる前記電荷ポンプ回路要素が、前記少なくとも２つの又は複数の回路段（２、３、４）の転送キャパシタのキャパシタンスに比べて最小のキャパシタンスの転送キャパシタを具えていることを特徴とする電荷ポンプ回路。
【請求項８】
請求項１〜７のいずれか一項に記載の電荷ポンプ回路において、前記制御回路（６）が、前記出力端子（ＯＵＴ）と、前記少なくとも２つの又は複数の回路段（２、３、４、５）との間で縦続接続された選択論理回路（８）及びアナログ‐デジタル変換器（７）を具えていることを特徴とする電荷ポンプ回路。
【請求項９】
基準電源電圧（ＶDD）よりも高い値であってほぼ一定の電圧信号（ＶOUT ）を発生させる電圧信号発生方法において、
複数の回路段（２、３、４、５）を有する電荷ポンプ回路（１）であって、各回路段が電荷ポンプ回路要素を有しており、これら回路段（２、３、４、５）が互いに並列に接続されており、各回路段（２、３、４、５）が電荷ポンプ回路要素を具え、これら電荷ポンプ回路要素は、最小キャパシタンス値の倍数（ＣＴ´、ＣＴ´／２、ＣＴ´／４、ＣＴ´／８）であるキャパシタンス値のキャパシタを有している当該電荷ポンプ回路（１）により、前記電圧信号（ＶOUT ）を出力端子（ＯＵＴ）に発生させる工程と、
前記出力端子（ＯＵＴ）に接続された負荷により吸収された電流（ＩOUT ）の値を検出する工程と、
吸収されたこの電流（ＩOUT ）の検出値に応じて前記回路段（２、３、４、５）を選択的に動作させる工程と
を具えることを特徴とする電圧信号発生方法。
【請求項１０】
請求項９に記載の電圧信号発生方法において、前記電流（ＩOUT ）の検出値が零である場合に、前記回路段の１つのみを動作させ、前記電流（ＩOUT ）の検出値が零でない場合に、前記回路段（２、３、４、５）の組合せを動作させることを特徴とする電圧信号発生方法。
【請求項１１】
請求項１０に記載の電圧信号発生方法において、前記出力端子（ＯＵＴ）と、前記回路段（２、３、４、５）のそれぞれの制御端子との間に接続した制御回路（６）により前記回路段（２、３、４、５）を選択的に動作させることを特徴とする電圧信号発生方法。
【請求項１２】
請求項１１に記載の電圧信号発生方法において、前記回路段（２、３、４、５）を、互いに相違する複数のクロック信号（ＣＫ１、…、ＣＫ３）により駆動することを特徴とする電圧信号発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低電力消費量の電荷ポンプ（チャージポンプ）回路に関するものである。
本発明は特に、基準電圧点と出力端子との間に接続された電荷ポンプ回路に関するものである。
本発明は更に、基準電源電圧を超えるほぼ一定の値の電圧信号を発生させる方法にも関するものである。
本発明は特に、低電力の分野に用いる電荷ポンプ回路に関するものであるが、これに限定されるものではない。
【０００２】
【従来の技術】
周知のように、近ごろでは、不揮発性のデジタルデータメモリ装置が広く用いられている。スチルカメラ、テレビジョンカメラ、ウォークマン（登録商標）、携帯電話、電子手帳のような消費者製品は、情報を大容量のコンパクトサポートに記憶するためのこのような種類のメモリ装置を必要とする。
【０００３】
不揮発性メモリ装置には、その動作に関連する電力消費量が高いという欠点がある。このことは、電池で給電する必要のある上述したような携帯式の製品に対し重大な影響を及ぼすこと明らかである。
【０００４】
このようなメモリ装置を動作させるのに消費される電力の殆どは、メモリ装置に集積化された回路の一部に給電するために、電圧値を電源（通常、電池）電圧レベルよりも高く上昇させるように構成した電荷ポンプ回路に向けられるものである。その理由は、不揮発性メモリ装置においてはプログラムのような基本動作や消去動作を、又低電圧電源回路においては読出し動作を実行するのに必要とする電圧は電源電圧よりも高い為である。
【０００５】
従って、動作のための電力をできるだけ少なく吸収する電荷ポンプ回路を設けることが極めて重要であり、集積回路用の電源電圧を低くする現在の傾向はこの重要性を強調しうるものである。
【０００６】
不揮発性メモリチップ用の標準の電荷ポンプ回路を図１に示す。これはディクソン型の既知の電荷ポンプ回路である。
【０００７】
この電荷ポンプ回路は、電圧電源ラインＶＤＤに接続された入力ノードと出力ノードとの間に縦続接続された複数の回路段Ｓ１〜ＳＮを有する。出力ノードは負荷Ｌに接続されている。この負荷は、この出力ノードと基準電位点ＧＮＤとの間に、電流吸収素子ＩOUT と並列に接続されたキャパシタンスＣL のキャパシタで表わしてある。各回路段は、ゲート端子が適切な駆動信号により駆動されるパストランジスタを具える電荷転送素子ＰＳと、一方の極板がこの電荷転送素子ＰＳに接続され、他方の極板が駆動信号Ａ、Ｂ、Ｃ、Ｄの端子に接続されているキャパシタンスＣT の転送キャパシタとを有している。
【０００８】
図１の回路には２つの式が関連しており、これらの式は回路の出力電圧ＶOUT と、回路により負荷に供給する必要がある電流ＩOUT の変化に対し基準電源電圧から吸収される電流ＩINとであり、次式（１）及び（２）で表わされる。
ＶOUT ＝（ｎ＋１）ＶDD−ｎＩOUT ／fＣT ＝ＶOUT,MAX −ＲOUT ＩOUT        （１）
ＩIN＝（ｎ＋１）ＩOUT ＋ｎｆＣPAR ＶDD                            （２）
ここに、
ｎは、電荷ポンプ回路に用いる回路段の個数であり、
ＩOUT は、出力電流、すなわち、負荷が吸収する電流であり、
ＶDDは、電源電圧であり、
ＣT は、転送キャパシタのキャパシタンスであり、
ＣPAR は、各転送キャパシタの下側極板の寄生キャパシタのキャパシタンスであり、
ｆは、クロック信号の周波数（すなわち、電荷ポンプ回路に対する駆動信号Ａ、Ｂ、Ｃ、Ｄのスイッチング周波数）である。
【０００９】
式（２）で考慮する単一の寄生効果は、キャパシタンスＣT の転送キャパシタの下側極板と接地基準電位点ＧＮＤとの間に存在する寄生キャパシタンスによるものである。これには、この下側極板に接続され、通常この下側極板自体の寄生キャパシタンスよりも著しく小さい寄生キャパシタンスが含まれること勿論である。特に、キャパシタの上側極板のキャパシタンスのような電荷ポンプ回路の内部ノードと関連する寄生キャパシタンスや、キャパシタＣg 及び他の電荷転送素子ＰＳと関連する寄生キャパシタンスは式（１）及び（２）において無視してある。
【００１０】
特に、式（１）から明らかなように、無負荷の場合の、すなわち、負荷Ｌにより吸収される電流が零である場合の電荷ポンプ回路の出力電圧ＶOUT,MAX は
ＶOUT,MAX ＝（ｎ＋１）ＶDD
であり、無負荷の場合の出力抵抗ＲOUT は
ｎ／ｆＣT である。
【００１１】
式（１）は、出力電圧ＶOUT を予め決定した値に又はそれよりも高い値に保って電流ＩOUT を取出す必要がある場合には、最少数の回路段を用いる必要があることを示している。又、電流ＩOUT を取出す電荷ポンプ回路による電圧降下を最小にするには、高周波で大きな転送キャパシタを用いる必要がある。
【００１２】
しかし、最後に述べた条件は、式（２）の条件と矛盾する。その理由は、転送キャパシタのキャパシタンスＣT が増大すると、寄生キャパシタンスの値ＣPAR も増大し、これに応じて電源から吸収される電流ＩINも増大する為である。これと同じことが周波数ｆに対しても言える。
【００１３】
従って、必要な電流を負荷に与え、出力電圧を適切なレベルに保持し、電源から吸収する電流ＩINをできるだけ最少とする電荷ポンプ回路が必要となる。
【００１４】
このことは、電流ＩOUT の吸収量が時間とともに著しく変化する負荷を駆動するのに電荷ポンプ回路を使用する場合に、特に言えることである。電流ＩOUT の値が大きい場合に所望値の出力電圧ＶOUT を生ぜしめるためには、積ｆＣT を充分に大きくする必要がある。このような電荷ポンプの場合、負荷により吸収される電流ＩOUT が小さい場合に、出力電圧ＶOUT が（無負荷の電圧値に相当する）その最大値ＶOUT,MAX に到達する。従って、項ＩOUT ／fＣT による電圧降下分が最小となる。
【００１５】
これらの条件の下では、回路全体の動作を適切にするために出力電圧ＶOUT の値が充分に低くて足りるが、この出力電圧ＶOUT は高くなる。従って、電荷ポンプ回路が低レベルで動作でき、fＣT の値が低い際に電源から吸収される電力を低減しうるこのような条件の下では、電荷ポンプ回路をその最大容量に保つのは意味がない。
【００１６】
この条件を満足させる従来の第１の方法は、出力電圧ＶOUT をオン／オフ制御する方法、すなわち、出力電圧が高いプリセットしきい値に達すると直ちに電荷ポンプ回路をターンオフさせ、出力電圧がこの値よりも低く降下すると電荷ポンプ回路を再びターンオンさせる方法である。
【００１７】
この方法は設計においては簡単であるが、駆動信号の各動作サイクルで、予め決定した電荷量ΔＱが出力されるという欠点がある。前述したように、出力電流ＩOUT が高い際に電荷ポンプ回路が所望のレベルの出力電圧ＶOUT を生じるような大きさである場合には、電荷量ΔＱは適切な大きさとなる。その理由は、電荷量ΔＱは、駆動信号Ａ〜Ｄの１サイクル中に負荷Ｌにより吸収される電荷量に等しくなる為である。従って、電荷ポンプ回路をターンオン／ターンオフさせる制御ループが電荷ポンプ回路を動作させると、出力電圧ＶOUT は明らかに増大する。この増大はその後負荷Ｌによる吸収によりある時間間隔で相殺される。これにより、出力電圧ＶOUT にかなり大きなリプルを生ぜしめる。
【００１８】
このリプルは、ある遅延が制御ループに生じた場合、一層明瞭なものとなる。この場合、電荷ポンプ回路は、たとえ出力電圧ＶOUT がプリセットしきい値を超えても、ある時間の間オン状態にとどまり、従って、リプルの振幅が増大するおそれがある。
【００１９】
オン／オフ制御技術に基づいた従来の例は、転送キャパシタのキャパシタンスＣT が負荷により吸収される電流ＩOUT に応じて変化するようにするものである。この場合、ＤＰＣＡ（デジタルプログラマブルキャパシタアレイ）、すなわち、独立動作用に適合させた縦続接続キャパシタの組を用いる必要がある。しかし、高い動作電圧を必要とする場合には、高電圧キャパシタ、すなわち、キャパシタの極板間で大きな電界に耐えうるキャパシタを用いる必要がある。このようなキャパシタは、その構成上の理由で、これらの下側極板と大地との間に大きな寄生キャパシタンスを呈する。これらキャパシタの下側極板を駆動信号源に接続すると、式（２）に応じて電力が多量に消費してしまう。又、下側極板を電荷ポンプ回路の中間ノードに接続することにより、個々の回路段の容量分配率を極めて低くしてしまい、従って、電荷ポンプ回路の中間ノードにおける電荷の大部分を大地に逃がすとともに出力電圧の達成可能な最大値ＶOUT,MAX を減少させる。
【００２０】
更に、ＤＰＣＡキャパシタを選択するのに、高電圧スイッチを設ける必要があり、これらスイッチが多量のシリコン面積を占めるとともに大きな寄生キャパシタンスを有する。
【００２１】
電荷ポンプ回路の電力消費量を制御する問題に対する従来の第２の方法は、クロック信号の周波数を調整ことにより出力電圧を制御するものである。
【００２２】
しかし、この方法の場合、出力電圧が平滑になるが、欠点が回避されるものではない。負荷Ｌによる電流吸収が少ない場合、転送キャパシタのキャパシタンスＣT を大きくする必要がある為、この場合も、（電荷量ΔＱが駆動信号の単一サイクル中にあまりにも多くなるおそれがある為に）出力電圧ＶOUT にリプルが生じる。
【００２３】
【発明が解決しようとする課題】
本発明の根本的な技術的課題は、動作モード中と、スタンバイモード、すなわち、電荷ポンプ回路出力により電流が吸収されないモード中との双方で、電力消費量を低くし、これにより従来の回路にある欠点を回避するようにする、適切な構成上及び機能上の特徴を電荷ポンプ回路に与えることにある。
【００２４】
本発明の基礎となる着想は、少なくとも２つの電荷ポンプ回路要素の並列回路を有する電荷ポンプ回路であって、これに接続された負荷により吸収される電流ＩOUT を検出でき、従って、吸収される各電流ＩOUT に対する電荷ポンプ回路要素の最良の組合せを選択しうるようにした電荷ポンプ回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明の技術的課題は、上述した原理に基づいて、請求項１に規定した回路により解決する。
【００２６】
更に、本発明の技術的課題は、請求項９に規定した方法により解決する。
【００２７】
【発明の実施の形態】
本発明による装置の特徴及び利点は、以下の実施例に関する説明から明らかとなるであろう。しかし、本発明はこれらの実施例に限定されるものではない。
図面、特に図２の例を参照するに、本発明により構成した電荷ポンプ回路１を線図的に示してある。電荷ポンプ回路は集積メモリ装置に用いることができる。
【００２８】
本発明の回路１は、基準電源電圧ＶDDと出力端子ＯＵＴとの間で互いに並列に接続した複数個ｎの回路段を有する。
【００２９】
回路１の出力端子ＯＵＴと各回路段の入力端との間には、これら回路段に選択／イネーブル信号ＳＥＬ１、ＳＥＬ２、…、ＳＥＬ４をそれぞれ供給する制御回路６が接続されている。本発明によれば、制御回路６は、出力端子ＯＵＴに接続された負荷により吸収される電流に応じて、動作のための構成要素の回路段の適切な組合せを選択するようになっている。
【００３０】
好適実施例では（本発明はこの実施例に限定されるものではない）、回路１が４つの回路段２、３、４、５を有し、各回路段が通常の電荷ポンプ回路要素を有している。しかし、このような回路段を２つだけ設けることを排除するものではない。
【００３１】
最初の３つの回路段２、３、４の各回路段は、同期（クロック）信号ＣＫ１、…、ＣＫ３が供給される端子を有する。これらクロック信号ＣＫ１、…、ＣＫ３の端子は共通信号端子に接続するのが有利である。特に、本発明によれば、これらの回路段２、３、４を、周波数が全て同じクロック信号ＣＫ１、…、ＣＫ３により駆動する。これらのクロック信号は、マスタクロック信号と称される１つの信号の信号源から通常のエネーブル／ディセーブル回路網を介して取出す。しかし、これらのクロック信号ＣＫ１、…、ＣＫ３を全て異ならせることを排除するものではない。
【００３２】
本発明によれば、回路段２、３、４、５は、図３の等価回路により線図的に示すように、無負荷出力電圧（ＶOUT,MAX ）が同じで、出力抵抗値が異なる電荷ポンプ回路要素を有する。
【００３３】
本発明による回路１の一実施例では、回路段２、３、４、５の各々が、パストランジスタ型の少なくとも１つの通常の電荷ポンプ回路要素を有し、これら回路要素の各々は、他の回路要素の転送キャパシタとは異なる寸法の転送キャパシタを有する。
【００３４】
特に、第１回路段２はキャパシタンスＣＴ´の転送キャパシタを有する電荷ポンプ回路要素を具え、第２回路段３はキャパシタンスＣＴ´／２の転送キャパシタを有する電荷ポンプ回路要素を具え、第３回路段４はキャパシタンスＣＴ´／４の転送キャパシタを有する電荷ポンプ回路要素を具え、更に、第４回路段５はキャパシタンスＣＴ´／８の転送キャパシタを有する電荷ポンプ回路要素を具えている。これら４つの回路段２、３、４、５はこれらの電荷を信号出力端子ＯＵＴに生ぜしめ、並列に動作しうる。
【００３５】
回路段５は、クロック信号が電圧制御発振器（ＶＣＯ）により与えられるパストランジスタの電荷ポンプ回路要素を有しているのが有利である。この回路段５では、制御信号（従って、出力信号の周波数）が電荷ポンプの出力電圧に依存する。しかし、他の回路段２、３、４を同じクロック信号源に接続してクロック信号ＣＫ１、…、ＣＫ３を固定するようにするのではなく、これら他の回路段にも電圧制御発振器ＶＣＯを設けるようにすることもできる。
【００３６】
このような回路段の可能な実施例を、回路段２、３、４、５の４つの電荷ポンプ回路要素を含むブロックＰＣとして図４に示す。
【００３７】
図２の制御回路６は、例えば、アナログ‐デジタル変換器７と、選択論理回路８とを有するようにしうる。
【００３８】
特に、変換器７は出力電圧ＶOUT を制御する論理制御信号を生じる。その理由は、この出力電圧は出力端子ＯＵＴにおいて変化する為である。
【００３９】
本発明を限定するものではない図４及び５を参照するに、変換器７は第１区分ＲＥＧと第２区分ＣＯＭＰとを有する。第１区分ＲＥＧは、出力電圧ＶOUT を、例えば接地電圧ＧＮＤ及び電源電圧ＶDD間とした基準範囲内の値ＶB に減少させるように構成した分圧器を有する。この電圧ＶB は電圧リピータを介して図５の第２区分ＣＯＭＰに入力される。この第２区分ＣＯＭＰは複数個の比較器を有する。これらの比較器は、電圧リピータからの出力電圧ＶBUF を、予め決定した基準電圧ＶREF1、…、ＶREF6と比較し、適切な論理信号を出力する。図５の実施例では、これらの論理信号をＸ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６で示す。
【００４０】
前記選択論理回路８は、変換器７により発生される論理信号に応じて、回路段２、３、４、５における電荷ポンプ回路要素の１つ以上を作動させるように選択する。代表的な構成では、電荷ポンプ回路は、その駆動信号をエネーブリングすることにより作動させられるとともに、その駆動信号をディセーブリングすることにより、すなわち、駆動信号を固定レベルに保持することにより不作動にされる。この作動用論理回路の可能な実施例を図４にブロックＬＣで示す。
【００４１】
この電荷ポンプ回路１の動作に関しては、出力端子ＯＵＴで負荷により吸収される電流ＩOUT が小さいと、回路段５のみが、すなわち、転送キャパシタンスが最低の回路段のみがイネーブリングされる。従って、電荷ポンプ回路１の動的な電力消費量は極めて低くなる。出力電圧ＶOUT はこの回路段５によりプリセットされた値に保持される。
【００４２】
有利なことに、回路段５へのクロック信号が電圧制御発振器ＶＣＯにより与えられ、出力電流ＩOUT が吸収されないと、回路段５の電荷ポンプ回路要素は、得られる最低周波数で動作させられ、最低の電力を消費する。
【００４３】
電荷ポンプ回路１が無負荷状態である場合、出力端子ＯＵＴにおける電圧は、この回路１から得られる最大のものである。負荷により吸収される電流ＩOUT が零でない場合には、動作中の唯一の回路段５が、出力電圧を減少させる負荷中の変化を検出し、電圧制御発振器ＶＣＯによるクロック信号の制御を介してその周波数を高めて電流変化を補償する。図示の例では、実際に、回路段５のこの１つの電荷ポンプ回路要素が、駆動信号周波数を用いる電荷ポンプ調整原理に応じて動作する。
【００４４】
電流ＩOUT が再び増大すると、制御回路が、電流ＩOUT の大きさに応じて回路段２、３、４の１つ以上をイネーブリングする。
【００４５】
動作させられる各モジュールには、ある損失が含まれる為、ターンオンされるモジュールの個数が少なくなればなる程、回路１で消費される電力は少なくなること勿論である。
【００４６】
式（１）から明らかなように、これを電荷ポンプ回路要素である各回路段に適用し、出力電流ＩOUT の各値に対し、ｎ、ｆ及びＶDDを一旦設定すると、電荷ポンプ回路により得られる出力電圧ＶOUT が、出力端子ＯＵＴを上昇させる必要のある電圧ＶREG に等しくなる転送キャパシタンス値ＣT が存在する。更に、より正確に言うと、電流ＩOUT が小さいと、（同じｆに対し）転送キャパシタのキャパシタンス値ＣT は小さくて足りる、すなわち、これと関連する寄生キャパシタンスＣPAR が小さい小型の転送キャパシタで充分である。従って、基準電源により吸収される電流が減少する。
【００４７】
本発明によれば、回路１を正しく作動させるのに必要とする回路段のみを動作させることができる。
【００４８】
要するに、本発明によれば、複数の回路段を並列に接続し、少なくとも１つの電荷ポンプ回路要素を有する各回路段の転送キャパシタを互いに異なる寸法とすることができる。負荷に与えられる電流ＩOUT に応じて、回路１における回路段であって、その電荷ポンプ回路要素が最も適切な転送キャパシタンスを有する回路段を動作させる。回路１に用いられている回路段の個数をｍとし、ｊ（ｊは１とｍとの間で変化する）個の回路段を、一時に１個ではなく同時に動作させることにより、出力電圧を微調整された値とすることができる。換言すれば、制御回路６は、出力端子に接続する電荷ポンプ回路要素の組合せを電流ＩOUT の値に応じて設定するように動作する。
【００４９】
１つ以上の電荷ポンプ回路要素を動作させることは、回路１の全出力抵抗値が図３に示すように変化することを意味する。その結果、回路段２、３、４における電荷ポンプ回路要素を、従って、全出力抵抗値をプログラミングすることにより、動作させておく電荷ポンプ回路要素の個数をいかなる瞬時においても最少にするここができるとともに、回路全体で消費される動的な電力を最少にすることができる。
【００５０】
図４及び５に示す例では、７種類のみの電荷ポンプ回路要素の組合せが可能であり（図７参照）、この場合アナログ‐デジタル変換器７に６個の比較器が必要となる。
【００５１】
図７は、図４及び５の実施例での回路１の４つの回路段２、３、４、５に対する可能な動作順序を、この回路１に接続された負荷により吸収される電流に対し示す。
【００５２】
回路段２、３、４、５における電荷ポンプ回路要素の可能ないかなる組合せをも動作させうることを排除するものではない。例えば、電荷ポンプ回路要素を有する４つの回路段に採用する二進の重み付け方法を最良に用いるために、アナログ‐デジタル変換器７に１５個以下の比較器を設けることができる。
【００５３】
図６は、回路の出力電圧ＶOUT を負荷により吸収される電流ＩOUT に対し模擬的に示すグラフである。この場合、負荷を理想的な電圧駆動電流発生器とした。図６から明らかなように、０に等しい出力電流ＩOUT から１．８ｍＡに等しい出力電流ＩOUT に向かうと、回路１の出力電圧ＶOUT は１ボルトの範囲だけ変化する。
【００５４】
特に、電流ＩOUT が０ｍＡに等しい場合には、本発明の回路１では回路段５のみをエネーブリングさせ、回路１の無負荷電圧を最大無負荷電圧値ＶOUT,MAX にすることができる。電流ＩOUT が上昇し始めると、すなわち、負荷からの電流要求が増大すると、回路１において回路段２、３、４の１つ以上を動作させ、出力電圧ＶOUT をほぼ一定に保つ。電流ＩOUT が上昇すると、出力電圧ＶOUT に僅かな電圧降下が見られる。
【００５５】
要するに、本発明の装置によれば、以下の利点が得られる。
‐供給される負荷電流が僅かであるか又は全くない状態で、システムにより吸収される電流が著しく減少される。このことは、電源が消費する電力が少なくなるということを意味する。
‐本発明では、回路の内部ノードに電荷を維持するために、１つ以上の電荷ポンプ回路要素を常に動作状態に保っている為、負荷により吸収される電流がかなりの量だけ明白に変化するのに迅速に応答する。
‐電荷ポンプ回路のスイッチング回数が少なくなり、回路の効率を改善する。
‐システムに用いるために、種々の種類の電荷ポンプ回路、例えば、ディクソン型を自由に選択しうるようになる。
【図面の簡単な説明】
【図１】  従来の電荷ポンプ回路を示す回路図である。
【図２】  本発明による電荷ポンプ回路を示すブロック線図である。
【図３】  本発明による電荷ポンプ回路の線図的等価回路図である。
【図４】  図２に示す電荷ポンプ回路の具体例の一部を示す回路図である。
【図５】  図２に示す電荷ポンプ回路の具体例の他の一部を示す回路図である。
【図６】  本発明の回路から生じる出力電圧を、本発明の回路に接続された負荷により吸収される電流に対しプロットした時間グラフ線図である。
【図７】  本発明の電荷ポンプ回路の４つの回路段に対する動作信号を、この電荷ポンプ回路に接続された負荷により吸収される電流に対しプロットした定性的な時間グラフ線図である。
【符号の説明】
１      電荷ポンプ回路
２〜４  回路段（電荷ポンプ回路要素）
６      制御回路
７      アナログ‐デジタル変換器
８      選択論理回路
【図１】
0004226872.tif 000002
【図２】
0004226872.tif 000003
【図３】
0004226872.tif 000004
【図４】
0004226872.tif 000005
【図５】
0004226872.tif 000006
【図６】
0004226872.tif 000007
【図７】
0004226872.tif 000008