【誤訳訂正書】
【提出日】平成25年4月8日(2013.4.8)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
量子構造及び複数の層を具備する半導体素子であって、前記複数の層は、第１の層と、ストレッサー層と、及び、パターン層と、を具備し、前記ストレッサー層は前記第１の層の上に覆い被さり、前記パターン層は前記ストレッサー層の上に覆い被さり、前記ストレッサー層は前記第１の層とは実質的に異なる格子定数を有して、前記素子は、少なくとも前記パターン層に提供されるピットをさらに具備し、前記量子構造は前記ピットで提供される半導体素子。
【請求項２】
前記構造は量子ドットである請求項１の半導体素子。
【請求項３】
前記パターン層は、複数のピットと、前記ピットと協調する複数の量子構造と、を具備する請求項１または請求項２の半導体素子。
【請求項４】
複数の量子ドット層をさらに具備し、前記量子構造は成長の方向に整列している請求項１から請求項３のいずれか１項の半導体素子。
【請求項５】
前記ストレッサー層は、前記第１の層の格子定数とは３から８％だけ異なる格子定数を有している請求項１から請求項４のいずれか１項の半導体素子。
【請求項６】
前記ストレッサー層は、少なくとも１ｎｍの厚みを有する請求項１から請求項５のいずれか１項の半導体素子。
【請求項７】
前記第１の層はＧａＡｓを具備し、前記ストレッサー層はＩｎ（ｘ）Ｇａ（１−ｘ）Ａｓを具備し、量子ドットはＩｎ（ｙ）Ｇａ（１−ｙ）Ａｓ ＩｎＡｓを具備し、ＩｎＧａＡｓストレッサー層でのＩｎ濃度はｘ＝０．２−１の範囲であり、ＩｎＧａＡｓドットでのＩｎ濃度はｙ＝０．６５−１の範囲である請求項１から請求項６のいずれか１項の半導体素子。
【請求項８】
前記ストレッサー層、前記パターン層、及び前記構造は、電気的コンタクトを提供するドープされた半導体層の間にある請求項１から請求項７のいずれか１項の半導体素子。
【請求項９】
前記ピットは、横方向の大きさが３００ｎｍより小さく、深さが５ｎｍから１００ｎｍである請求項１から請求項８のいずれか１項の半導体素子。
【請求項１０】
前記パターン層の上に覆い被さり接触する再生バッファー層をさらに具備する請求項１から請求項９のいずれか１項の半導体素子。
【請求項１１】
前記再生バッファー層は、１００ｎｍ未満である厚さを有する請求項１０の半導体素子。
【請求項１２】
前記ピットはパターン層を介してストレッサー層に及ぶまで延長する請求項１から請求項１１のいずれか１項の半導体素子。
【請求項１３】
光子源として構成され、前記量子構造は量子ドットであり、前記素子は、ｐ型ドープ層が量子ドットの一面に提供され、ｎ型ドープ層が量子ドットの他面に提供されるｐ−ｉ−ｎ構造を具備し、前記素子は、前記ｎ及びｐ型層への電気的コンタクトと、場が前記量子ドットに印加されるように前記コンタクトに接続する源と、をさらに具備する請求項１から請求項１２のいずれか１項の半導体素子。
【請求項１４】
光キャビティをさらに具備し、前記キャビティは、前記層の平面に垂直な方法で光閉じ込めを提供し、前記ピットは前記キャビティ内の波腹で提供される請求項１３の半導体素子。
【請求項１５】
前記キャビティは、光結晶欠陥キャビティである請求項１４の半導体素子。
【請求項１６】
検出器として構成され、前記量子構造は量子ドットであり、前記素子は、ｐ型ドープ層が量子ドットの一面に提供され、ｎ型ドープ層が量子ドットの他面に提供されるｐ−ｉ−ｎ構造を具備し、前記素子は、前記ｎ及びｐ型層への電気的コンタクトと、電流が測定されるように前記コンタクトに接続される測定部と、をさらに具備する請求項１から請求項１３のいずれか１項の半導体素子。
【請求項１７】
レジスターとして構成され、前記量子構造は量子ドットであり、複数のゲートをさらに具備し、各ゲートはドットの列の上に覆い被さって提供され、ドットの列は成長方向に整列された複数のドットによって提供される請求項３の半導体素子。
【請求項１８】
半導体素子で量子ドットを位置決めする方法であって、
第１の層を形成し、
前記第１の層の上に覆い被さるストレッサー層を形成し、前記ストレッサー層は前記第１の層とは実質的に異なる格子定数を有していて、
さらなる層を形成し、パターン層を形成するために前記さらなる層に少なくとも１つのピットの模様をつけ、前記ピットは量子ドットを形成することが望ましい位置に位置し、
ｍ層以下の単原子層を具備するドット層を形成し、前記ドット層は、自己組織化した量子ドットを、上に覆い被さってかつ接触する層上に形成することができる材料を具備し、ここでＩｎＡｓ／ＧａＡｓシステムに関してｍは１．６から１．７であり、前記量子ドット層は量子ドットを前記ピットに形成する方法。
【請求項１９】
前記模様をつけることは、ドライエッチング技術を使用して行われる請求項１８の方法。
【請求項２０】
前記量子ドットの形成後にさらなるパターンを前記ピットと並べること、前記ピットと並べられた前記さらなるパターンをエッチングすることをさらに具備する請求項１８または請求項１９の方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００３６
【訂正方法】変更
【訂正の内容】
【００３６】
ストレッサー層２０５は、前記バッファー層の上に覆い被さって接触して形成される。ストレッサー層２０５は、およそ２−２０ｎｍのＩｎＧａＡｓを具備する。Ｉｎ濃度は、２０−１００％の範囲で近似される。ストレッサー層の格子定数は、付加されたＩｎによって増加される。同時に、ストレッサー層は、平坦な層を形成することができるほど十分に厚い必要がある。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００５４
【訂正方法】変更
【訂正の内容】
【００５４】
図５は、図２を参照して記述された装置を作るために、製造ステップのフローチャートを詳細に示している。最初に、ステップＳ５０１でＧａＡｓバッファーは基板上に形成される。バッファー層は、およそ５００ナノメートルの厚さになる。その後、ステップＳ５０３でストレッサー層は、前記バッファー層の上に覆い被さり接触して形成される。ストレッサー層は、２−２０ｎｍのＩｎＧａＡｓを一般的に含むだろう。Ｉｎ濃度は、２０−１００％の範囲で近似される。その後、ＧａＡｓスペーサ層は、ステップＳ５０５で前記ストレッサー層の上に覆い被さって形成される。ＧａＡｓスペーサ層は、望ましい深さｐｆによって設定される厚さと、図２を参照して説明される層の上に形成されるパターンを有する。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１３
【訂正方法】変更
【訂正の内容】
【００１３】
ピットはウェットエッチングまたはドライエッチングによって形成されてもよい。ドライエッチングによれば、ピットの横方向の大きさがより注意深く制御されることを可能にする。１つの実施形態では、ピットは、３００ｎｍ未満の横方向の大きさを持っている。さらなる実施形態では、ピットは、５ｎｍ−１００ｎｍの深さを持っている。これらの２つの実施形態が組み合わせられてもよい。１つの実施形態では、ピットはパターン層を介して、ストレッサー層に入る。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００５８
【訂正方法】変更
【訂正の内容】
【００５８】
典型的には、ピットは深さ５０ｎｍでエッチングされる。この規模で、ピットのサイドウォールが本当に垂直かどうかを判定するのは難しい。ドライエッチングは好ましくは、これによってピットの横方向の大きさが制御され１００ｎｍより小さく保たれることが可能になるように、使用される。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】０００３
【訂正方法】変更
【訂正の内容】
【０００３】
半導体素子中の量子ドットの形成に関するよく知られている技術は、異なる格子定数を備えた別の物質上で１つの物質の少数の単原子層を形成することである。特によく知られている物質システムはＧａＡｓ層上のＩｎＡｓ量子ドットである。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００２２
【訂正方法】変更
【訂正の内容】
【００２２】
実施形態では、本発明は、半導体素子において量子ドットを位置決めする方法を提供し、前記方法は、
第１の層を形成し、
前記第１の層の上に覆い被さるストレッサー層を形成し、前記ストレッサー層は前記第１の層に対して本質的に異なる格子定数を有して、
さらなる層を形成し、パターン層を形成するために前記さらなる層に少なくとも１つのピットの模様をつけ、前記ピットは、量子ドットを形成することが望ましい位置に位置し、
ｍ層以下の単原子層を具備するドット層を形成し、前記ドット層は、自己組織化した量子ドットを、上に覆い被さってかつ接触する層上に形成することができる材料を具備し、ここでｍは５であり、量子ドットを前記ピットに形成される。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００２３
【訂正方法】変更
【訂正の内容】
【００２３】
ある実施形態では、ｍは１．６−１．７の単原子層である。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００４１
【訂正方法】変更
【訂正の内容】
【００４１】
その後、量子ドット２１１は、成長速度０．００９ＭＬ／秒でＩｎＡｓの１．６の単原子層を成長することにより形成される。成長の間に使用されるＶ／ＩＩＩフラックス比は、約８００である。ここで、ピットの最下段は、ストレッサー層２０５の接近により歪むであろう。これによって、ピット２１３は、再生バッファー層２０９の表面上のＩｎＡｓ吸着原子を吸収するＩｎＡｓに関するシンクとして動作する。スペーサ層２０７のエッチングされていない部分の上に覆い被さる再生バッファー層２０９の表面上の吸着原子は、著しくより少ない負荷を感じるであろうことに注意するべきである。なぜならそれらはストレッサー層２０５から遠く離れているためである。成長温度が高いほど、ＩｎＡｓ吸着原子の移動距離は大きい。近隣のピットの間の距離を、ゼロに近いエッチングされていない表面上でのドット形成の確率を維持して、拡張することができる。上記のものについては、成長温度は約４８０度にするべきである。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００６３
【訂正方法】変更
【訂正の内容】
【００６３】
その後、量子ドットは、図２を参照して記述されるように、ステップＳ５２９でＩｎＡｓの１．６の単原子層を使用して形成される。最後に、ＧａＡｓキャッピング層はステップＳ５３１で堆積される。キャッピング層の厚さは全く重要ではない。典型的に、２７５ｎｍが堆積される。この厚さは、これによって大気／半導体インターフェース上のラムダキャビティが、ドットが約９５０ｎｍで放射するとの仮定を使用して形成されることが可能になるように、使用される（ＧａＡｓの屈折率は３．５０９）。