(57)【特許請求の範囲】
【請求項１】
トランスと、デッドタイム期間を有するスイッチング動作により前記トランスの１次巻線を励磁するハーフブリッジ回路からなる入力スイッチング回路と、前記トランスの２次巻線に直列に接続された整流トランジスタと、前記トランスの前記２次巻線に直列に接続された平滑インダクタと、前記トランスの前記２次巻線に並列に接続された平滑コンデンサと、前記入力スイッチング回路の前記スイッチング動作に同期して前記整流トランジスタをオンさせる整流トランジスタオン手段と、前記整流トランジスタのゲート−ソース間を短絡することにより前記整流トランジスタをオフさせる整流トランジスタオフ手段とを備え、
前記整流トランジスタオフ手段が、前記デッドタイム期間の後に前記整流トランジスタの前記ゲート−ソース間を短絡することを特徴とするスイッチング電源装置。
【請求項２】
前記トランスの前記２次巻線が、互いに一端が接続された第１及び第２の部分を含み、前記整流トランジスタが、前記２次巻線の前記第１の部分の他端に接続された第１の整流トランジスタ及び前記２次巻線の前記第２の部分の他端に接続された第２の整流トランジスタを含み、前記平滑インダクタが、前記２次巻線の前記第１の部分の前記一端と前記第２の部分の前記一端の節点に接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１の整流トランジスタのゲートと前記第２の整流トランジスタのゲートを短絡する手段をさらに備えることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記第１の整流トランジスタのゲートと前記節点を短絡する手段と、前記第２の整流トランジスタのゲートと前記節点を短絡する手段とをさらに備えることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項５】
１次巻線、第１の２次巻線及び第２の２次巻線を有するトランスと、前記１次巻線に接続されたハーフブリッジ回路と、平滑コンデンサと、前記第１の２次巻線の一端及び前記第２の２次巻線の一端の共通節点と前記平滑コンデンサの一端との間に接続された平滑インダクタと、前記第１の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第１の整流トランジスタと、前記第２の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第２の整流トランジスタと、前記第１の整流トランジスタのゲートと前記第２の整流トランジスタのゲートとを短絡する第１の補助スイッチとを備えるスイッチング電源装置。
【請求項６】
前記第１の補助スイッチが、前記ハーフブリッジ回路のデッドタイム期間の少なくとも一部においてオンすることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記第１の整流トランジスタのゲート−ソース間を短絡する第２の補助スイッチと、前記第２の整流トランジスタのゲート−ソース間を短絡する第３の補助スイッチとをさらに備えることを特徴とする請求項６に記載のスイッチング電源装置。
【請求項８】
前記第２の補助スイッチは、前記第１の補助スイッチがオフした後、前記トランスの前記１次巻線に第１の方向に電流が流れている期間の少なくとも一部においてオンし、前記第３の補助スイッチは、前記第１の補助スイッチがオフした後、前記トランスの前記１次巻線に第２の方向に電流が流れている期間の少なくとも一部においてオンすることを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
１次巻線、第１の２次巻線及び第２の２次巻線を有するトランスと、前記１次巻線に接続されたハーフブリッジ回路と、平滑コンデンサと、前記第１の２次巻線の一端及び前記第２の２次巻線の一端の共通節点と前記平滑コンデンサの一端との間に接続された平滑インダクタと、前記第１の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第１の整流トランジスタと、前記第２の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第２の整流トランジスタと、前記第１の整流トランジスタのゲートと前記共通節点を短絡する第１の補助スイッチと、前記第２の整流トランジスタのゲートと前記共通節点を短絡する第２の補助スイッチと、前記第１の整流トランジスタのゲート−ソース間を短絡する第３の補助スイッチと、前記第２の整流トランジスタのゲート−ソース間を短絡する第４の補助スイッチとを備えるスイッチング電源装置。
【請求項１０】
前記第１の補助スイッチは、前記トランスの前記１次巻線に第１の方向に電流が流れている期間と前記トランスの前記１次巻線に第２の方向に電流が流れている期間との間のデッドタイムの少なくとも一部においてオンし、前記第２の補助スイッチは、前記トランスの前記１次巻線に前記第２の方向に電流が流れている期間と前記トランスの前記１次巻線に前記第１の方向に電流が流れている期間との間のデッドタイムの少なくとも一部においてオンすることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１１】
前記第３の補助スイッチは、前記第１の補助スイッチがオフした後、前記トランスの前記１次巻線に前記第２の方向に電流が流れている期間の少なくとも一部においてオンし、前記第４の補助スイッチは、前記第２の補助スイッチがオフした後、前記トランスの前記１次巻線に前記第１の方向に電流が流れている期間の少なくとも一部においてオンすることを特徴とする請求項１０に記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、さらに詳細には、変換効率が改良されたスイッチング電源装置に関する。
【０００２】
【従来の技術】
入力電圧を所定の出力電圧に変換するスイッチング電源装置の一種として、トランスの２次側にトランジスタを用いた同期整流型のスイッチング電源装置が知られている。この種のスイッチング電源装置としては、例えば、特開平１０−２１０７４０号公報に記載されたスイッチング電源装置がある。
【０００３】
図８は、同公報に記載された従来の同期整流型のスイッチング電源装置の回路図である。
【０００４】
図８に示されるように、同公報に記載された従来の同期整流型のスイッチング電源装置は、トランス１の１次巻線Ｎ１に流れる電流を制御するトランジスタＱ０と、トランス１の２次巻線Ｎ２に直列に接続された整流トランジスタ４と、トランス１の２次巻線Ｎ２に並列に接続された整流ダイオード５とを備え、トランス１の３次巻線Ｎ３に発生する電圧を用いて整流トランジスタ４のオン／オフを制御することにより同期整流を行っている。
【０００５】
さらに、同公報に記載された従来の同期整流型のスイッチング電源装置は、整流トランジスタ４のゲートと出力端との間にダイオードＤ２を備えており、これによって整流トランジスタ４のゲートに蓄積されている電荷を出力に回生している。これにより、整流トランジスタ４のゲート容量を充放電することによる損失が低減されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の同期整流型のスイッチング電源装置においては、出力端に接続された負荷が軽く出力電圧が低下しない場合、整流トランジスタ４のゲートと出力端との間に設けられたダイオードＤ２が順バイアスされないため、整流トランジスタ４のゲートに蓄積された電荷が放出できないおそれがあった。整流トランジスタ４のゲートに蓄積された電荷が放出できない場合、整流トランジスタ４は、オフすべき期間においてもオン状態となるので、正常な整流動作が行われないという問題が生じる。
【０００７】
したがって、本発明の目的は、整流トランジスタのゲート容量を充放電することによる損失を低減しつつ、整流トランジスタのゲートに蓄積された電荷を確実に放出することにより正常な整流動作を行うことができるスイッチング電源装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明のかかる目的は、トランスと、デッドタイム期間を有するスイッチング動作により前記トランスの１次巻線を励磁するハーフブリッジ回路からなる入力スイッチング回路と、前記トランスの２次巻線に直列に接続された整流トランジスタと、前記トランスの前記２次巻線に直列に接続された平滑インダクタと、前記トランスの前記２次巻線に並列に接続された平滑コンデンサと、前記入力スイッチング回路の前記スイッチング動作に同期して前記整流トランジスタをオンさせる整流トランジスタオン手段と、前記整流トランジスタのゲート−ソース間を短絡することにより前記整流トランジスタをオフさせる整流トランジスタオフ手段とを備え、前記整流トランジスタオフ手段が、前記デッドタイム期間の後に前記整流トランジスタの前記ゲート−ソース間を短絡することを特徴とするスイッチング電源装置によって達成される。
【０００９】
本発明によれば、整流トランジスタのゲート−ソース間を短絡することにより整流トランジスタを確実にオフすることができるので、正常な整流動作を行うことが可能となる。
【００１３】
本発明の好ましい実施態様においては、前記トランスの前記２次巻線が、互いに一端が接続された第１及び第２の部分を含み、前記整流トランジスタが、前記２次巻線の前記第１の部分の他端に接続された第１の整流トランジスタ及び前記２次巻線の前記第２の部分の他端に接続された第２の整流トランジスタを含み、前記平滑インダクタが、前記２次巻線の前記第１の部分の前記一端と前記第２の部分の前記一端の節点に接続されている。
【００１４】
本発明のさらに好ましい実施態様においては、前記第１の整流トランジスタのゲートと前記第２の整流トランジスタのゲートを短絡する手段をさらに備える。
【００１５】
本発明のさらに好ましい実施態様によれば、第１の整流トランジスタ及び第２の整流トランジスタの一方のゲートに蓄積されている電荷が他方のゲートに与えられるので、整流トランジスタのゲート容量を充放電することによる損失を低減することができる。
【００１６】
本発明のさらに好ましい実施態様においては、前記第１の整流トランジスタのゲートと前記節点を短絡する手段と、前記第２の整流トランジスタのゲートと前記節点を短絡する手段とをさらに備える。
【００１７】
本発明のさらに好ましい実施態様によれば、第１の整流トランジスタ及び第２の整流トランジスタのゲートに蓄積されている電荷が出力に回生されるので、第１及び第２の整流トランジスタのゲート容量を充放電することによる損失を低減することができる。
【００１８】
本発明の前記目的はまた、１次巻線、第１の２次巻線及び第２の２次巻線を有するトランスと、前記１次巻線に接続されたハーフブリッジ回路と、平滑コンデンサと、前記第１の２次巻線の一端及び前記第２の２次巻線の一端の共通節点と前記平滑コンデンサの一端との間に接続された平滑インダクタと、前記第１の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第１の整流トランジスタと、前記第２の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第２の整流トランジスタと、前記第１の整流トランジスタのゲートと前記第２の整流トランジスタのゲートとを短絡する第１の補助スイッチとを備えるスイッチング電源装置によって達成される。
【００１９】
本発明によれば、第１の整流トランジスタ及び第２の整流トランジスタの一方のゲートに蓄積されている電荷が他方のゲートに与えられるので、整流トランジスタのゲート容量を充放電することによる損失を低減することができる。
【００２０】
本発明の好ましい実施態様においては、前記第１の補助スイッチが、前記ハーフブリッジ回路のデッドタイム期間の少なくとも一部においてオンする。
【００２１】
本発明の好ましい実施態様によれば、デッドタイム期間において第１の整流トランジスタ及び第２の整流トランジスタの両方をオンさせることができるので、出力電流が第１の整流トランジスタ及び第２の整流トランジスタが有するボディダイオードを流れることがなくなる。これにより、デッドタイムにおいて発生する損失が大幅に低減される。
【００２２】
本発明のさらに好ましい実施態様においては、前記第１の整流トランジスタのゲート−ソース間を短絡する第２の補助スイッチと、前記第２の整流トランジスタのゲート−ソース間を短絡する第３の補助スイッチとをさらに備える。
【００２３】
本発明のさらに好ましい実施態様によれば、第１及び第２の整流トランジスタのゲート−ソース間を短絡することによりこれら第１及び第２の整流トランジスタを確実にオフすることができるので、正常な整流動作を行うことが可能となる。
【００２４】
本発明のさらに好ましい実施態様においては、前記第２の補助スイッチは、前記第１の補助スイッチがオフした後、前記トランスの前記１次巻線に第１の方向に電流が流れている期間の少なくとも一部においてオンし、前記第３の補助スイッチは、前記第１の補助スイッチがオフした後、前記トランスの前記１次巻線に第２の方向に電流が流れている期間の少なくとも一部においてオンする。
【００２５】
本発明の前記目的はまた、１次巻線、第１の２次巻線及び第２の２次巻線を有するトランスと、前記１次巻線に接続されたハーフブリッジ回路と、平滑コンデンサと、前記第１の２次巻線の一端及び前記第２の２次巻線の一端の共通節点と前記平滑コンデンサの一端との間に接続された平滑インダクタと、前記第１の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第１の整流トランジスタと、前記第２の２次巻線の他端と前記平滑コンデンサの他端との間に接続された第２の整流トランジスタと、前記第１の整流トランジスタのゲートと前記共通節点を短絡する第１の補助スイッチと、前記第２の整流トランジスタのゲートと前記共通節点を短絡する第２の補助スイッチと、前記第１の整流トランジスタのゲート−ソース間を短絡する第３の補助スイッチと、前記第２の整流トランジスタのゲート−ソース間を短絡する第４の補助スイッチとを備えるスイッチング電源装置によって達成される。
【００２６】
本発明によれば、第１の整流トランジスタ及び第２の整流トランジスタのゲートに蓄積されている電荷が出力に回生されるので、第１及び第２の整流トランジスタのゲート容量を充放電することによる損失を低減することができるとともに、これら第１及び第２の整流トランジスタを確実にオフすることができるので、正常な整流動作を行うことが可能となる。
【００２７】
本発明の好ましい実施態様においては、前記第１の補助スイッチは、前記トランスの前記１次巻線に第１の方向に電流が流れている期間と前記トランスの前記１次巻線に第２の方向に電流が流れている期間との間のデッドタイムの少なくとも一部においてオンし、前記第２の補助スイッチは、前記トランスの前記１次巻線に前記第２の方向に電流が流れている期間と前記トランスの前記１次巻線に前記第１の方向に電流が流れている期間との間のデッドタイムの少なくとも一部においてオンする。
【００２８】
本発明の好ましい実施態様によれば、トランスの１次巻線に第１の方向に電流が流れている期間とトランスの１次巻線に第２の方向に電流が流れている期間との間のデッドタイムにおいては、第１の整流トランジスタのゲートに蓄積された電荷が徐々に出力側に放出され、トランスの１次巻線に第２の方向に電流が流れている期間とトランスの１次巻線に第１の方向に電流が流れている期間との間のデッドタイムにおいては、第２の整流トランジスタのゲートに蓄積された電荷が徐々に出力側に放出されることから、デッドタイム期間において第１の整流トランジスタ及び第２の整流トランジスタの両方をオンさせることができる。これにより、出力電流が第１の整流トランジスタ及び第２の整流トランジスタが有するボディダイオードを流れることがなくなり、デッドタイムにおいて発生する損失が大幅に低減される。
【００２９】
本発明のさらに好ましい実施態様においては、前記第３の補助スイッチは、前記第１の補助スイッチがオフした後、前記トランスの前記１次巻線に前記第２の方向に電流が流れている期間の少なくとも一部においてオンし、前記第４の補助スイッチは、前記第２の補助スイッチがオフした後、前記トランスの前記１次巻線に前記第１の方向に電流が流れている期間の少なくとも一部においてオンする。
【００３０】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００３１】
図１は、本発明の好ましい実施態様にかかるスイッチング電源装置２０の回路図である。
【００３２】
図１に示されるように、本実施態様にかかるスイッチング電源装置２０は、直流電源の両端間に直列に接続された第１の入力スイッチ２１及び第２の入力スイッチ２２と、直流電源の両端間に直列に接続された第１の入力コンデンサ２３及び第２の入力コンデンサ２４と、第１の入力スイッチ２１及び第２の入力スイッチ２２の節点と第１の入力コンデンサ２３及び第２の入力コンデンサ２４の節点との間に１次巻線Ｎ１が接続され、第１及び第２の２次巻線Ｎ２、Ｎ３を有するトランス２５と、ドレインがトランス２５の第１の２次巻線Ｎ２に接続された第１の整流トランジスタ２６と、ドレインがトランス２５の第２の２次巻線Ｎ３に接続された第２の整流トランジスタ２７と、トランス２５の第１の２次巻線Ｎ２及び第２の２次巻線Ｎ３の節点と負荷の一端との間に接続された平滑インダクタ２８と、負荷に並列に接続された平滑コンデンサ２９と、第１の入力スイッチ２１及び第２の入力スイッチ２２のオン／オフを制御する１次制御回路３０と、第１の整流トランジスタ２６のゲートと第２の整流トランジスタ２７のゲートとの間に設けられた第１の補助スイッチ３１と、第１の整流トランジスタ２６のゲート−ソース間に設けられた第２の補助スイッチ３２と、第２の整流トランジスタ２７のゲート−ソース間に設けられた第３の補助スイッチ３３と、トランス２５の２次側電圧Ｖ１〜Ｖ３を監視しこれに基づいて第１の整流トランジスタ２６、第２の整流トランジスタ２７、第１の補助スイッチ３１、第２の補助スイッチ３２及び第３の補助スイッチ３３のオン／オフを制御する２次制御回路３４とを備える。第１及び第２の整流トランジスタ２６、２７のソースは、負荷の他端に共通に接続されている。また、特に限定されないが、負荷としては、サーバやルータのように低電圧（例えば、数Ｖ）且つ大電流（例えば、６０Ａ〜１５０Ａ）が必要な負荷を接続することが好適である。
【００３３】
かかる構成により、本実施態様にかかるスイッチング電源装置２０の１次側は、ハーフブリッジ回路からなる入力スイッチング回路を構成し、２次側は同期整流回路を構成している。また、図１に示されるように、第１及び第２の整流トランジスタ２６、２７は、ＭＯＳＦＥＴ（電界効果トランジスタ）によって構成されている。
【００３４】
図２は、第１及び第２の整流トランジスタ２６、２７を構成するＭＯＳＦＥＴの等価回路である。
【００３５】
図２に示されるように、ＭＯＳＦＥＴは、ゲート−ソース間容量Ｃｇｓ及びゲート−ドレイン間容量Ｃｇｄからなるゲート容量を有している他、ソース−ドレイン間には逆方向接続されたボディダイオードＤを有している。一般に、ゲート容量は駆動能力の大きいＭＯＳＦＥＴほど大きいため、大電流が必要な負荷が接続される場合には、かかるＭＯＳＦＥＴのゲート容量はかなり大きくなる。また、ボディーダイオードは通常のダイオードと同様、所定のしきい値電圧（典型的には、０．８〜１．０Ｖ）を有しており、順方向にバイアスされるとかかるしきい値電圧分の電圧降下を伴って導通する。
【００３６】
次に、本実施態様にかかるスイッチング電源装置２０の動作について説明する。
【００３７】
図３は、本実施態様にかかるスイッチング電源装置２０の動作波形図である。図３において、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２及びＳ３３は、それぞれ第１の入力スイッチ２１、第２の入力スイッチ２２、第１の補助スイッチ３１、第２の補助スイッチ３２及び第３の補助スイッチ３３のオン／オフを制御する信号であり、ハイレベルであれば対応するスイッチはオン状態となり、ローレベルであれば対応するスイッチはオフ状態となる。また、Ｖ２６及びＶ２７は、それぞれ第１の整流トランジスタ２６のゲート−ソース間電圧及び第２の整流トランジスタ２７のゲート−ソース間電圧である。さらに、Ｉ２６、Ｉ２７及びＩ２８は、それぞれ第１の整流トランジスタ２６、第２の整流トランジスタ２７及び平滑インダクタ２８を流れる電流である。
【００３８】
図３に示されるように、第１の入力スイッチ２１及び第２の入力スイッチ２２は、１次制御回路３０による制御のもと交互にオンされるが、オン状態となる入力スイッチが第１の入力スイッチ２１から第２の入力スイッチ２２に切り替わる際及び第２の入力スイッチ２２から第１の入力スイッチ２１に切り替わる際に、第１の入力スイッチ２１及び第２の入力スイッチ２２の両方がオフとなるデッドタイムが挿入されている。
【００３９】
２次制御回路３４は、トランス２５の２次側電圧Ｖ１〜Ｖ３に基づき、かかるデッドタイムにおいて第１の補助スイッチ３１をオンさせるとともに、第１の入力スイッチ２１がオンしている期間において第２の整流トランジスタ２７のゲートにハイレベルの信号を供給し、第２の入力スイッチ２２がオンしている期間において第１の整流トランジスタ２６のゲートにハイレベルの信号を供給する。
【００４０】
これにより、第１の入力スイッチ２１がオンしている期間においては第２の整流トランジスタ２７のゲートはハイレベルとなって第２の整流トランジスタ２７はオン状態となり、第２の入力スイッチ２２がオンしている期間においては第１の整流トランジスタ２６のゲートはハイレベルとなって第１の整流トランジスタ２６はオン状態となる。さらに、第１の入力スイッチ２１及び第２の入力スイッチ２２がいずれもオフしている期間（デッドタイム）においては、第１の整流トランジスタ２６のゲートと第２の整流トランジスタ２７のゲートは、第１の補助スイッチ３１によって短絡されることになる。
【００４１】
具体的には、第１の入力スイッチ２１がオフするタイミングを時刻ｔ０とし、第２の入力スイッチ２２がオンするタイミングを時刻ｔ１とした場合、時刻ｔ０〜時刻ｔ１（デッドタイム）において第１の補助スイッチ３１がオン状態となる。この場合、時刻ｔ０以前においては、第２の整流トランジスタ２７のゲートはハイレベルであり、第１の整流トランジスタ２６のゲートはローレベルとなっていることから、第１の補助スイッチ３１がオンすると、これらゲートの電位はその中間電位となる。図４に、時刻ｔ０及びｔ１付近におけるスイッチング電源装置２０の動作をより詳細に示す。
【００４２】
同様に、第２の入力スイッチ２２がオフするタイミングを時刻ｔ２とし、第１の入力スイッチ２１がオンするタイミングを時刻ｔ３とした場合、時刻ｔ２〜時刻ｔ３（デッドタイム）において第１の補助スイッチ３１がオン状態となる。この場合、時刻ｔ２以前においては、第１の整流トランジスタ２６のゲートはハイレベルであり、第２の整流トランジスタ２７のゲートはローレベルとなっていることから、第１の補助スイッチ３１がオンすると、これらゲートの電位はその中間電位となる。
【００４３】
これにより、デッドタイムにおいては、第１の整流トランジスタ２６と第２の整流トランジスタ２７の両方がオン状態となるので、従来のスイッチング電源装置のようにデッドタイムにおいて第１の整流トランジスタ２６や第２の整流トランジスタ２７が有するボディーダイオードにインダクタ電流が流れることはない。より詳細には、図４においてハッチングが施されている部分が、従来のスイッチング電源装置ではボディーダイオードに流れていた電流であり、これが本実施態様にかかるスイッチング電源装置２０では第１の整流トランジスタ２６及び第２の整流トランジスタ２７に流れていることが分かる。
【００４４】
また、時刻ｔ１において第１の補助スイッチ３１がオフされた後は、２次制御回路３４による制御のもと第３の補助スイッチ３３が所定の期間だけオンされる。これによって第２の整流トランジスタ２７のゲート−ソース間が短絡されるので、第２の整流トランジスタ２７は完全にオフ状態となる。同様に、時刻ｔ３において第１の補助スイッチ３１がオフされた後は、２次制御回路３４による制御のもと第２の補助スイッチ３２が所定の期間だけオンされる。これによって第１の整流トランジスタ２６のゲート−ソース間が短絡されるので、第１の整流トランジスタ２６は完全にオフ状態となる。
【００４５】
以上の動作により、第１の入力スイッチ２１がオンしている期間においては、平滑インダクタ２８を流れるインダクタ電流は、平滑インダクタ２８、負荷、第２の整流トランジスタ２７及びトランス２５の第２の２次巻線Ｎ３からなる第１のループを循環し、第２の入力スイッチ２２がオンしている期間においては、平滑インダクタ２８、負荷、第１の整流トランジスタ２６及びトランス２５の第１の２次巻線Ｎ２からなる第２のループを循環する。そして、デッドタイムにおいては、これら第１のループ及び第２のループの両方に電流が流れることになる。
【００４６】
このように、本実施態様によるスイッチング電源装置２０においては、デッドタイムにおいて第１の補助スイッチ３１をオンさせることにより第１の整流トランジスタ２６のゲートと第２の整流トランジスタ２７のゲートを短絡しているので、デッドタイムにおいてこれら第１の整流トランジスタ２６及び第２の整流トランジスタ２７の両方をオン状態とすることができ、ボディーダイオードにインダクタ電流が流れるのを防止することができる。
【００４７】
しかも、第１の補助スイッチ３１がオンすることにより、第１の整流トランジスタ２６のゲート及び第２の整流トランジスタ２７のゲートの一方に蓄積されている電荷が他方のゲートに供給されるので、ゲート容量を充放電することによる損失を低減することができる。
【００４８】
さらに、デッドタイムの経過後は、第２の補助スイッチ３２又は第３の補助スイッチ３３がオンすることにより、第１の整流トランジスタ２６又は第２の整流トランジスタ２７のゲート−ソース間が短絡されるので、第１の整流トランジスタ２６又は第２の整流トランジスタ２７がオフすべき期間においてこれらを確実にオフすることができる。
【００４９】
次に、本発明の好ましい他の実施態様について説明する。
【００５０】
図５は、本発明の好ましい他の実施態様にかかるスイッチング電源装置４０の回路図である。
【００５１】
図５に示されるように、本実施態様にかかるスイッチング電源装置４０は、上記実施態様にかかるスイッチング電源装置２０において備えられていた第１の補助スイッチ３１が削除されている代わりに、第１の整流トランジスタ２６のゲートと平滑インダクタ２８の一端との間に設けられた第４の補助スイッチ４１と、第２の整流トランジスタ２７のゲートと平滑インダクタ２８の一端との間に設けられた第５の補助スイッチ４２とが設けられている。これら第４の補助スイッチ４１及び第５の補助スイッチ４２のオン／オフ制御は、２次制御回路３４によって行われる。
【００５２】
次に、本実施態様にかかるスイッチング電源装置４０の動作について説明する。
【００５３】
図６は、本実施態様にかかるスイッチング電源装置４０の動作波形図である。図６において、Ｓ４１及びＳ４２は、それぞれ第４の補助スイッチ４１及び第５の補助スイッチ４２のオン／オフを制御する信号であり、ハイレベルであれば対応するスイッチはオン状態となり、ローレベルであれば対応するスイッチはオフ状態となる。その他は、図３と同様である。
【００５４】
図６に示されるように、本実施態様においても、第１の入力スイッチ２１及び第２の入力スイッチ２２は、１次制御回路３０による制御のもと交互にオンされるが、オン状態となる入力スイッチが第１の入力スイッチ２１から第２の入力スイッチ２２に切り替わる際及び第２の入力スイッチ２２から第１の入力スイッチ２１に切り替わる際に、第１の入力スイッチ２１及び第２の入力スイッチ２２の両方がオフとなるデッドタイムが挿入されている。
【００５５】
２次制御回路３４は、第１の入力スイッチ２１がオフしてから第２の入力スイッチ２２がオフするまでの期間において第１の整流トランジスタ２６のゲートにハイレベルの信号を供給し、第２の入力スイッチ２２がオフしてから第１の入力スイッチ２１がオフするまでの期間において第２の整流トランジスタ２７のゲートにハイレベルの信号を供給する。これにより、第１の入力スイッチ２１がオフしてから第２の入力スイッチ２２がオフするまでの期間においては第１の整流トランジスタ２６のゲートはハイレベルとなって第１の整流トランジスタ２６はオン状態となり、第２の入力スイッチ２２がオフしてから第１の入力スイッチ２１がオフするまでの期間においては第２の整流トランジスタ２７のゲートはハイレベルとなって第２の整流トランジスタ２７はオン状態となる。
【００５６】
２次制御回路３４は、さらに、オン状態となる入力スイッチが第１の入力スイッチ２１から第２の入力スイッチ２２に切り替わる際のデッドタイムにおいて第５の補助スイッチ４２をオン状態とし、オン状態となる入力スイッチが第２の入力スイッチ２２から第１の入力スイッチ２１に切り替わる際のデッドタイムにおいて第４の補助スイッチ４１をオン状態とする。これにより、オン状態となる入力スイッチが第１の入力スイッチ２１から第２の入力スイッチ２２に切り替わる際のデッドタイムにおいて、第２の整流トランジスタ２７のゲートが平滑インダクタ２８の一端に接続され、オン状態となる入力スイッチが第２の入力スイッチ２２から第１の入力スイッチ２１に切り替わる際のデッドタイムにおいて、第１の整流トランジスタ２６のゲートが平滑インダクタ２８の一端に接続されることになる。
【００５７】
具体的には、第１の入力スイッチ２１がオフするタイミングを時刻ｔ１０とし、第２の入力スイッチ２２がオンするタイミングを時刻ｔ１１とした場合、時刻ｔ１０〜時刻ｔ１１（デッドタイム）において第５の補助スイッチ４２がオン状態となる。この場合、時刻ｔ１０以前においては、第２の整流トランジスタ２７のゲートはハイレベルとなっていることから、第５の補助スイッチ４２がオンすると、第２の整流トランジスタ２７のゲートに蓄えられている電荷は出力へ回生され、第２の整流トランジスタ２７のゲート−ソース間電圧は徐々に低下する。本実施態様においては、第２の整流トランジスタ２７のゲートに蓄えられている電荷を十分に出力へ回生させるため、デッドタイム以上の期間に亘って第５の補助スイッチ４２をオンさせている。図７に、時刻ｔ１０及びｔ１１付近におけるスイッチング電源装置４０の動作をより詳細に示す。
【００５８】
同様に、第２の入力スイッチ２２がオフするタイミングを時刻ｔ１２とし、第１の入力スイッチ２１がオンするタイミングを時刻ｔ１３とした場合、時刻ｔ１２〜時刻ｔ１３（デッドタイム）において第４の補助スイッチ４１がオン状態となる。この場合、時刻ｔ１２以前においては、第１の整流トランジスタ２６のゲートはハイレベルとなっていることから、第４の補助スイッチ４１がオンすると、第１の整流トランジスタ２６のゲートに蓄えられている電荷は出力へ回生され、第１の整流トランジスタ２６のゲート−ソース間電圧は徐々に低下する。本実施態様においては、第１の整流トランジスタ２６のゲートに蓄えられている電荷を十分に出力へ回生させるため、デッドタイム以上の期間に亘って第４の補助スイッチ４１をオンさせている。
【００５９】
これにより、デッドタイムにおいては、第１の整流トランジスタ２６と第２の整流トランジスタ２７の両方がオン状態となるので、上記実施態様と同様に、デッドタイムにおいて第１の整流トランジスタ２６や第２の整流トランジスタ２７が有するボディーダイオードにインダクタ電流が流れることはない。より詳細には、図７においてハッチングが施されている部分が、従来のスイッチング電源装置ではボディーダイオードに流れていた電流であり、これが本実施態様にかかるスイッチング電源装置４０では第１の整流トランジスタ２６及び第２の整流トランジスタ２７に流れていることが分かる。
【００６０】
また、第５の補助スイッチ４２がオフされた後は、２次制御回路３４による制御のもと第３の補助スイッチ３３が所定の期間だけオンされる。これによって第２の整流トランジスタ２７のゲート−ソース間が短絡されるので、第２の整流トランジスタ２７は完全にオフ状態となる。同様に、第４の補助スイッチ４１がオフされた後は、２次制御回路３４による制御のもと第２の補助スイッチ３２が所定の期間だけオンされる。これによって第１の整流トランジスタ２６のゲート−ソース間が短絡されるので、第１の整流トランジスタ２６は完全にオフ状態となる。
【００６１】
このように、本実施態様によるスイッチング電源装置４０においては、オン状態となる入力スイッチが第１の入力スイッチ２１から第２の入力スイッチ２２に切り替わる際のデッドタイムにおいて第１の整流トランジスタ２６をオンさせるとともに第５の補助スイッチ４２をオンさせることによって第２の整流トランジスタ２７のゲート−ソース間電圧を徐々に低下させ、第２の入力スイッチ２２から第１の入力スイッチ２１に切り替わる際のデッドタイムにおいて第２の整流トランジスタ２７をオンさせるとともに第４の補助スイッチ４１をオンさせることによって第１の整流トランジスタ２６のゲート−ソース間電圧を徐々に低下させているので、デッドタイムにおいてこれら第１の整流トランジスタ２６及び第２の整流トランジスタ２７の両方をオン状態とすることができ、ボディーダイオードにインダクタ電流が流れるのを防止することができる。
【００６２】
しかも、デッドタイムにおいて第４の補助スイッチ４１又は第５の補助スイッチ４２をオンさせることにより、第１の整流トランジスタ２６又は第２の整流トランジスタ２７のゲートに蓄えられている電荷は出力へ回生されるので、ゲート容量を充放電することによる損失を低減することができる。
【００６３】
さらに、デッドタイムの経過後は、第２の補助スイッチ３２又は第３の補助スイッチ３３がオンすることにより、第１の整流トランジスタ２６又は第２の整流トランジスタ２７のゲート−ソース間が短絡されるので、第１の整流トランジスタ２６又は第２の整流トランジスタ２７がオフすべき期間においてこれらを確実にオフすることができる。
【００６４】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６５】
例えば、上記実施態様にかかるスイッチング電源装置２０においては、デッドタイムの全期間に亘って第１の補助スイッチ３１をオンさせているが、このようにデッドタイムの全期間に亘って第１の補助スイッチ３１をオンさせることは必須でなく、少なくともデッドタイムの初期において第１の補助スイッチ３１をオンさせればよい。
【００６６】
また、上記実施態様にかかるスイッチング電源装置４０においては、デッドタイム以上の期間に亘って第４の補助スイッチ４１又は第５の補助スイッチ４２をオンさせているが、このようにデッドタイム以上の期間に亘って第４の補助スイッチ４１又は第５の補助スイッチ４２をオンさせることは必須でなく、少なくともデッドタイムの初期において第４の補助スイッチ４１又は第５の補助スイッチ４２をオンさせればよい。但し、第１の整流トランジスタ２６又は第２の整流トランジスタ２７のゲートに蓄えられた電荷が、第４の補助スイッチ４１又は第５の補助スイッチ４２を介して出力に放出される速度は出力電流に依存するので、かかる電荷が十分に放出可能な期間に亘って第４の補助スイッチ４１又は第５の補助スイッチ４２をオンさせることが好ましい。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、変換効率が改良されたスイッチング電源装置が提供される。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかるスイッチング電源装置２０の回路図である。
【図２】第１及び第２の整流トランジスタ２６、２７を構成するＭＯＳＦＥＴの等価回路である。
【図３】本発明の好ましい実施態様にかかるスイッチング電源装置２０の動作波形図である。
【図４】図３に示される動作波形図を拡大した図である。
【図５】本発明の好ましい他の実施態様にかかるスイッチング電源装置４０の回路図である。
【図６】本発明の好ましい他の実施態様にかかるスイッチング電源装置４０の動作波形図である。
【図７】図６に示される動作波形図を拡大した図である。
【図８】従来の同期整流型のスイッチング電源装置の回路図である。
【符号の説明】
１０，３０  １次制御回路
２０，４０  スイッチング電源装置
２１  第１の入力スイッチ
２２  第２の入力スイッチ
２３  第１の入力コンデンサ
２４  第２の入力コンデンサ
２５  トランス
２６  第１の整流トランジスタ
２７  第２の整流トランジスタ
２８  平滑インダクタ
２９  平滑コンデンサ
３１  第１の補助スイッチ
３２  第２の補助スイッチ
３３  第３の補助スイッチ
３４  ２次制御回路
４１  第４の補助スイッチ
４２  第５の補助スイッチ
【図１】
0004215408.tif 000002
【図２】
0004215408.tif 000003
【図３】
0004215408.tif 000004
【図４】
0004215408.tif 000005
【図５】
0004215408.tif 000006
【図６】
0004215408.tif 000007
【図７】
0004215408.tif 000008
【図８】
0004215408.tif 000009