【手続補正書】
【提出日】平成25年2月13日(2013.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッケージ化されたパワー・トランジスタ集積回路（ＩＣ）デバイスであって、
ゲート端子、ソース端子、およびドレイン端子を備え、前記ゲート端子が前記ＩＣデバイスの第１のパッケージリードに動作可能に結合され、前記ドレイン端子が前記ＩＣデバイスの第２のパッケージリードに動作可能に結合され、前記ソース端子が負電圧供給源に接続されるように適合された、金属酸化膜半導体（ＭＯＳ）トランジスタ・デバイス、及び
ＩＣデバイスの前記第１のパッケージリードに動作可能に結合された入力である電圧基準を有し、前記ＭＯＳデバイスの前記ゲート端子に動作可能に結合された出力を有し、ほぼ一定の動作静止点で前記ＭＯＳデバイスにバイアスをかけるバイアス出力を発生し、前記バイアス出力が前記ＭＯＳデバイスの接合温度の関数として変化するように構成された、バイアス発生器
を備え、
前記ＩＣデバイスが前記第１のパッケージリードで入力無線周波数（ＲＦ）及び直流電流（ＤＣ）基準電源信号を受信するように構成され、前記バイアス発生器が該基準電源信号を受信してその関数として前記バイアス出力を生成するように適合され、
バイアス発生器が、
ゲート端子、ソース端子及びドレイン端子を備えた第２トランジスタであって、該第２トランジスタのゲート端子及びソース端子がそれぞれ前記ＭＯＳトランジスタ・デバイスのゲート端子及びソース端子に接続され、前記第２トランジスタのドレイン端子がほぼ一定の電流源に接続された、第２トランジスタ、
ゲート端子、ソース端子及びドレイン端子を備えた第３トランジスタであって、該第３トランジスタのゲート端子が前記第２トランジスタの前記ドレイン端子に接続され、前記第３トランジスタのソース端子が前記第２トランジスタのゲート端子に接続され、前記第３トランジスタのドレイン端子が正電圧供給源に接続され、前記第３トランジスタは前記第２トランジスタのゲート端子及び前記ＭＯＳトランジスタ・デバイスのゲート端子でバイアス出力を供給するように構成され、前記ＭＯＳトランジスタ・デバイスの１以上の動作条件の変動に対して前記ＭＯＳトランジスタ・デバイスにおいてほぼ一定の静止電流を維持するように前記バイアス出力を調節する第３トランジスタ、及び
ゲート端子、ソース端子及びドレイン端子を備えた第４トランジスタであって、該第４トランジスタのゲート端子が分圧ネットワークの出力に接続され、該分圧ネットワークが前記正電圧供給源と前記ＭＯＳトランジスタ・デバイスのソース端子の間に結合され、前記第４トランジスタのソース端子が前記ＭＯＳトランジスタ・デバイスのソース端子に接続され、前記第４トランジスタのドレイン端子が前記第３トランジスタのソース端子及び前記第２トランジスタのゲート端子に接続された、第４トランジスタ
を備えたＩＣデバイス。
【請求項２】
前記バイアス発生器が、前記ＭＯＳトランジスタ・デバイスに動作可能に結合され、前記ＭＯＳトランジスタ・デバイス中の静止電流のある割合にほぼ一致する基準電流を発生するカレント・ミラーを備え、前記バイアス発生器は、前記基準電流が前記ＭＯＳトランジスタ・デバイスの１つまたは複数の動作条件の変動に対してほぼ一定になるように、前記バイアス出力を調節するように構成された請求項１に記載のＩＣデバイス。
【請求項３】
前記バイアス発生器が、前記ＭＯＳトランジスタ・デバイスに動作可能に結合された基準トランジスタを備え、前記基準トランジスタおよび前記ＭＯＳトランジスタ・デバイスがカレント・ミラー構成になされ、前記基準トランジスタ中の基準電流と前記ＭＯＳトランジスタ・デバイス中の静止電流の比がほぼ一定である、請求項１に記載のＩＣデバイス。
【請求項４】
前記バイアス発生器が、前記基準トランジスタに動作可能に結合され、前記基準電流を発生するように構成された電流源をさらに備え、前記バイアス発生器が、ほぼ一定の基準電流を維持するために前記バイアス出力を変化させるように動作可能である、請求項３に記載のＩＣデバイス。
【請求項５】
前記ＩＣデバイスの第１のパッケージリードと前記ＭＯＳトランジスタ・デバイスの前記ゲート端子の間に動作可能に結合された入力インピーダンス整合回路、
前記ＭＯＳトランジスタ・デバイスの前記ドレイン端子と前記ＩＣデバイスの第２のパッケージリードの間に動作可能に結合された出力インピーダンス整合回路
の少なくとも一方をさらに備えた請求項１に記載のＩＣデバイス。
【請求項６】
前記バイアス発生器と前記ＭＯＳトランジスタ・デバイスの前記ゲート端子の間に結合されたフィルタ回路であって、前記バイアス発生器によって発生され前記バイアス出力中に存在する可能性のある所望のカットオフ周波数より高い周波数成分をほぼ取り除くように構成され得るフィルタ回路をさらに備える請求項１に記載のＩＣデバイス。
【請求項７】
前記バイアス発生器が、基準電圧または基準電流の少なくとも一方を受け取るための入力部を備え、前記基準電圧または前記基準電流の少なくとも一方に応答して前記ＭＯＳトランジスタ・デバイス中の静止電流を制御する、請求項２に記載のＩＣデバイス。
【請求項８】
ほぼ一定の動作静止点を有する離散的ＭＯＳトランジスタ・デバイスを形成する方法であって、
前記トランジスタ・デバイスの接合温度を検出するステップ、
動作静止点で前記トランジスタ・デバイスをバイアスするためにバイアス出力を発生するステップであって、該動作静止点はトランジスタ・デバイスに供給される直流（ＤＣ）基準信号の関数である、ステップ、及び
前記トランジスタ・デバイスの検出された接合温度の関数として、前記トランジスタ・デバイスの１つまたは複数の動作条件の変動に対して前記トランジスタ・デバイス中でほぼ一定の動作静止点を維持するように前記バイアス出力を変化させるステップ
を備え、
前記トランジスタ・デバイスによって受信される前記ＤＣ基準信号及び入力無線周波数（ＲＦ）信号が該トランジスタ・デバイスの第１のパッケージリードに供給され、
前記トランジスタ・デバイスが、ゲート端子、ソース端子及びドレイン端子を備え、前記ゲート端子が前記トランジスタ・デバイスの第１のパッケージリードに動作可能に結合され、前記ドレイン端子が前記トランジスタ・デバイスの第２のパッケージリードに動作可能に結合され、前記ソース端子が負電圧供給源に接続されるように適合され、
バイアス発生器が、
ゲート端子、ソース端子及びドレイン端子を備えた第２トランジスタであって、該第２トランジスタのゲート端子及びソース端子がそれぞれ前記第１トランジスタのゲート端子及びソース端子に接続され、前記第２トランジスタのドレイン端子がほぼ一定の電流源に接続された、第２トランジスタ、
ゲート端子、ソース端子及びドレイン端子を備えた第３トランジスタであって、該第３トランジスタのゲート端子が前記第２トランジスタの前記ドレイン端子に接続され、前記第３トランジスタのソース端子が前記第２トランジスタの前記ゲート端子に接続され、前記第３トランジスタのドレイン端子が正電圧供給源に接続され、前記第３トランジスタは前記第２トランジスタのゲート端子及び前記第１トランジスタのゲート端子でバイアス出力を供給するように構成され、前記トランジスタ・デバイスの１以上の動作条件の変動に対して前記トランジスタ・デバイスにおいてほぼ一定の静止電流を維持するように前記バイアス出力を調節する第３トランジスタ、及び
ゲート端子、ソース端子及びドレイン端子を備えた第４トランジスタであって、該第４トランジスタのゲート端子が分圧ネットワークの出力に接続され、該分圧ネットワークが前記正電圧供給源と前記第１トランジスタのソース端子の間に結合され、前記第４トランジスタのソース端子が前記第１トランジスタのソース端子に接続され、前記第４トランジスタのドレイン端子が前記第３トランジスタのソース端子及び前記第２トランジスタのゲート端子に接続された、第４トランジスタ
を備えることを特徴とする方法。
【請求項９】
請求項１に記載のＩＣデバイスにおいて、前記ＭＯＳトランジスタ・デバイスが前記バイアス発生器と同じ半導体チップ上に形成されたＩＣデバイス。
【請求項１０】
請求項１に記載のＩＣデバイスにおいて、前記バイアス発生器が前記ＭＯＳトランジスタ・デバイスの比較的近傍に形成されたＩＣデバイス。