(57)【特許請求の範囲】
【請求項１】
トランスの１次巻線に主スイッチング素子を接続し、２次巻線に、整流側同期整流素子とフライホイール側同期整流素子を含む同期整流回路を接続した同期整流型ＤＣ−ＤＣコンバータにおいて、
前記整流側同期整流素子と直列に接続されたインダクタ又は可飽和リアクトルと、
前記インダクタ又は前記可飽和リアクトルによって阻止された電流によってオンするように接続されたスイッチング素子とを備え、
前記フライホイール側同期整流素子がオフする前に前記主スイッチング素子がオンした場合に、前記阻止された電流が前記スイッチング素子の制御端子に流入することにより、前記スイッチング素子はオンし、
前記フライホイール側同期整流素子は、前記スイッチング素子がオンすることによりオフすることを特徴とする同期整流型ＤＣ−ＤＣコンバータ。
【請求項２】
トランスの１次巻線に主スイッチング素子を接続し、２次巻線に、整流側同期整流用のＭＯＳ−ＦＥＴと、フライホイール側同期整流用のＭＯＳ−ＦＥＴを含む同期整流回路を接続した同期整流型ＤＣ−ＤＣコンバータにおいて、
前記整流側同期整流用のＭＯＳ−ＦＥＴのソースと直列に接続されたインダクタ又は可飽和リアクトルと、
前記フライホイール側同期整流用のＭＯＳ−ＦＥＴのゲートと前記整流側同期整流用のＭＯＳ−ＦＥＴのソースとの間に接続された短絡防止用のＭＯＳ−ＦＥＴとを備え、
前記フライホイール側同期整流用のＭＯＳ−ＦＥＴがオフする前に前記主スイッチング素子がオンした場合に、前記インダクタ又は前記可飽和リアクトルによって阻止された電流が前記短絡防止用のＭＯＳ−ＦＥＴのゲートに流入することにより、前記短絡防止用のＭＯＳ−ＦＥＴはオンし、
前記フライホイール側同期整流用のＭＯＳ−ＦＥＴは、前記短絡防止用のＭＯＳ−ＦＥＴがオンすることによりオフすることを特徴とする同期整流型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器（携帯電話機、ＰＨＳ電話機、遊技機、携帯情報端末、パーソナルコンピュータ等）に利用可能な同期整流型ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
以下、従来例について説明する。
【０００３】
§１：同期整流型ＤＣ−ＤＣコンバータの説明
図５は従来例の同期整流型ＤＣ−ＤＣコンバータを示した図である。従来、同期整流型ＤＣ−ＤＣコンバータの１例として、図５に示したような構成の回路が知られていた。以下、図５に示した同期整流型ＤＣ−ＤＣコンバータについて説明する。なお、以下の説明では、ＭＯＳ型電界効果トランジスタを「ＭＯＳ−ＦＥＴ」と記す。
【０００４】
(1) ：回路構成の説明
図５において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｃ１は入力側に設けられた平滑用のコンデンサ、Ｍ１は主スイッチングトランジスタを構成するＮチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」と記す）、Ｌ１は平滑用のチョークコイル、Ｍ２は整流側同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｍ３はフライホイール側同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｃ１１、Ｃ２１、Ｃ３１はトランジスタＭ１、Ｍ２、Ｍ３の各ゲート・ソース間容量（以下、「コンデンサＣ１１」、「コンデンサＣ２１」、「コンデンサＣ３１」と記す）、ｄ１１、ｄ２１、ｄ３１は、トランジスタＭ１、Ｍ２、Ｍ３の各寄生ダイオード又は内蔵ダイオード（以下「ダイオードｄ１１」、「ダイオードｄ２１」、「ダイオードｄ３１」と記す）、Ｃ２は出力側の平滑用コンデンサ、Ｒ１１、Ｒ１２、Ｒ１３は抵抗、１はトランジスタＭ１、Ｍ２、Ｍ３を駆動制御する制御回路を示す。
【０００５】
また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起する電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起する電圧であり、図示矢印は前記電圧ＶＮ１、ＶＮ２の極性を示す。なお、前記トランジスタＭ１は、制御回路１によりオン／オフ駆動（発振動作）されるように構成されている。
【０００６】
この同期整流型ＤＣ−ＤＣコンバータでは、入力端子（電圧Ｖinが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２を設けると共に、１次巻線Ｎ１にはトランジスタＭ１（主スイッチングトランジスタ）を直列接続する。
【０００７】
また、トランスＴ１の２次巻線には、チョークコイルＬ１、平滑用のコンデンサＣ２、トランジスタＭ２、Ｍ３等を含む整流平滑回路（同期整流回路）が接続されている。更に、トランジスタＭ１、トランジスタＭ２、Ｍ３のゲートには、抵抗Ｒ１１、Ｒ１２、Ｒ１３を介して制御回路１が接続されている。
【０００８】
(2) ：動作の説明
以下、図５に示したＤＣ−ＤＣコンバータの動作を説明する。入力端子に直流入力電圧＋Ｖinを印加すると、この入力電圧＋Ｖinにより、同期整流型ＤＣ−ＤＣコンバータが動作を開始し、制御回路１の制御によりトランジスタＭ１がオン／オフ駆動される。このため、トランスＴ１の１次巻線Ｎ１には間欠的に励磁電流が流れ、該トランスＴ１の巻線を励磁し、２次巻線Ｎ２に誘起電圧ＶＮ２を発生する。
【０００９】
このようにして、トランジスタＭ１は制御回路１によりオン／オフ駆動され（発振動作）、トランスＴ１の巻線を励磁する。そして、トランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、トランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このようなトランジスタＭ１のオン／オフ動作を繰り返す。
【００１０】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。
【００１１】
この場合、先ず、トランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が発生すると共に、制御回路１の制御により、トランジスタＭ２がオン、トランジスタＭ３がオフになると、電圧ＶＮ２により、Ｎ２→Ｌ１→Ｃ２→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２が充電される。
【００１２】
次に、制御回路１の制御により、トランジスタＭ１がオフ、トランジスタＭ２がオフ、トランジスタＭ３がオンになると、チョークコイルＬ１の電磁エネルギーにより、Ｌ１→Ｃ２→Ｍ３→Ｌ１の経路でフライホイール電流が流れ、コンデンサＣ２が充電される。以降、トランジスタＭ１、Ｍ２、Ｍ３のオン／オフ動作により、前記の動作を繰り返す。以上が、同期整流型ＤＣ−ＤＣコンバータの動作である。
【００１３】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
【００１４】
トランスＴ１の２次側に接続された同期整流回路は、整流側同期整流用のトランジスタＭ２と、フライホイール側同期整流用のトランジスタＭ３を交互にオン／オフし、整流するものであるが、動作遅延によってトランジスタＭ３がオフする前に、トランジスタＭ１がオンする状態になると、Ｍ３のオン状態と、ダイオードｄ２１により、トランスＴ１の２次巻線は短絡された状態となる。
【００１５】
すなわち、トランジスタＭ１がオン、トランジスタＭ３がオン、トランジスタＭ２がオフの状態になると、トランスＴ１の２次巻線Ｎ２には図示矢印と逆方向の電圧ＶＮ２が発生し、この電圧ＶＮ２により、Ｎ２→Ｍ３→ｄ２１→Ｎ２の経路で電流が流れ、２次巻線Ｎ２は短絡された状態になる。
【００１６】
このため、トランジスタＭ２、Ｍ３に大きな電流が流れると共に、トランジスタＭ１にも大きな電流が流れ、過大電流による損失増加となったり、出力ノイズが大きくなる、という課題がある。また、最悪の状態では、トランジスタＭ１やトランジスタＭ２、Ｍ３が前記過大電流により破損する場合がある。
【００１７】
本発明は、このような従来の課題を解決し、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることを目的とする。
【００１８】
【課題を解決するための手段】
本発明は前記の目的を達成するため、次のように構成した。
【００１９】
本発明に係る同期整流型ＤＣ−ＤＣコンバータは、トランスの１次巻線に主スイッチング素子を接続し、２次巻線に、整流側同期整流素子と、フライホイール側同期整流素子を含む同期整流回路を接続した同期整流型ＤＣ−ＤＣコンバータにおいて、前記整流側同期整流素子と直列に接続されたインダクタ又は可飽和リアクトルと、前記インダクタ又は前記可飽和リアクトルによって阻止された電流によってオンするように接続されたスイッチング素子とを備え、前記フライホイール側同期整流素子がオフする前に主スイッチング素子がオンした場合に、前記阻止された電流が前記スイッチング素子の制御端子に流入することにより、前記スイッチング素子はオンし、前記フライホイール側同期整流素子は、前記スイッチング素子がオンすることによりオフすることを特徴とする。
【００２０】
また、トランスの１次巻線に主スイッチング素子を接続し、２次巻線に、整流側同期整流用のＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）と、フライホイール側同期整流用のＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）を含む同期整流回路を接続した同期整流型ＤＣ−ＤＣコンバータにおいて、前記整流側同期整流用のＭＯＳ−ＦＥＴのソースと直列に接続されたインダクタ又は可飽和リアクトルと、前記フライホイール側同期整流用のＭＯＳ−ＦＥＴのゲートと前記整流側同期整流用のＭＯＳ−ＦＥＴのソースとの間に接続された短絡防止用のＭＯＳ−ＦＥＴとを備え、前記フライホイール側同期整流用のＭＯＳ−ＦＥＴがオフする前に前記主スイッチング素子がオンした場合に、前記インダクタ又は前記可飽和リアクトルによって阻止された電流が前記短絡防止用のＭＯＳ−ＦＥＴのゲートに流入することにより、前記短絡防止用のＭＯＳ−ＦＥＴはオンし、前記フライホイール側同期整流用のＭＯＳ−ＦＥＴは、前記短絡防止用のＭＯＳ−ＦＥＴがオンすることによりオフすることを特徴とする。
【００２１】
（作用）
前記のように構成したので、動作遅延等により、前記整流側同期整流素子（例えば、ＭＯＳ−ＦＥＴ）がオフで、フライホイール側同期整流素子（例えば、ＭＯＳ−ＦＥＴ）がオフになる（オンからオフになる）前に、主スイッチングトランジスタ（例えば、ＭＯＳ−ＦＥＴ）がオンになり、トランスの２次巻線に誘起電圧が発生すると、フライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）と整流側同期整流素子（ＭＯＳ−ＦＥＴ）の内蔵ダイオード（又は寄生ダイオード）を通して電流が流れようとするが、この時、前記電流の流れ始めは、インダクタ又は可飽和リアクトルのインピーダンスが極めて大きいので、該インダクタ又は可飽和リアクトルにより電流が制限され、トランスの２次側回路に大電流は流れない。
【００２２】
一方、前記の状態では、トランスの２次巻線に誘起した電圧により、前記スイッチング素子（ＭＯＳ−ＦＥＴ）をオンにして、フライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）をオフにする。従って、前記整流側同期整流素子（ＭＯＳ−ＦＥＴ）及びフライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）には大電流は流れず、トランスの２次巻線が短絡されることを防止できる。
【００２３】
このようにして、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることが可能になる。また、２次側の同期整流回路に大電流が流れないので、整流側同期整流素子（ＭＯＳ−ＦＥＴ）、フライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）、或いは主スイッチング素子等が前記過大電流により破損することを防止できる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２５】
§１：例１の同期整流型ＤＣ−ＤＣコンバータの説明
(1) ：回路構成の説明
図１は例１の同期整流型ＤＣ−ＤＣコンバータを示した図である。以下、図１に基づいて、同期整流型ＤＣ−ＤＣコンバータの構成を説明する。なお、図５と同符号は同一のものを示す。
【００２６】
図１において、Ｔ１はトランス、Ｎ１はトランスＴ１の１次巻線、Ｎ２はトランスＴ１の２次巻線、Ｃ１は入力側の平滑用コンデンサ、Ｍ１は主スイッチング素子を構成するＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、１は制御回路、Ｖinは入力電圧、ＧＮＤは接地電位を示す。
【００２７】
また、Ｍ２は整流側同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｍ３はフライホイール側同期整流用のＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）、Ｍ４はＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）を示す。
【００２８】
また、Ｃ１１はトランジスタＭ１のゲート・ソース間容量（以下、単に「コンデンサＣ１１」と記す）、Ｃ２１はトランジスタＭ２のゲート・ソース間容量（以下、単に「コンデンサＣ２１」と記す）、Ｃ３１はトランジスタＭ３のゲート・ソース間容量（以下、単に「コンデンサＣ３１」と記す）、Ｃ４１はトランジスタＭ４のゲート・ソース間容量（以下、単に「コンデンサＣ４１」と記す）、、ｄ１１はトランジスタＭ１の内蔵ダイオード又は寄生ダイオード（以下、単に「ダイオードｄ１１」と記す）、ｄ２１はトランジスタＭ２の内蔵ダイオード又は寄生ダイオード（以下、単に「ダイオードｄ２１」と記す）、ｄ３１はトランジスタＭ３の内蔵ダイオード又は寄生ダイオード（以下、単に「ダイオードｄ３１」と記す）を示す。ｄ４１はトランジスタＭ４の内蔵ダイオード又は寄生ダイオード（以下、単に「ダイオードｄ４１」と記す）を示す。
【００２９】
また、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ４、Ｒ５は抵抗、Ｃ２は出力側のコンデンサ、Ｌ１はチョークコイル、Ｌ２はインダクタ又は可飽和リアクトルを示す。なお、前記インダクタはコイル（銅線を巻いたコイル、チップコイル等）、フェライトビーズ、プリント基板のパターンにて形成したコイル等を含んでいる。また、ＶＮ１はトランスＴ１の１次巻線Ｎ１に誘起した電圧、ＶＮ２はトランスＴ１の２次巻線Ｎ２に誘起した電圧を示す。
【００３０】
この同期整流型ＤＣ−ＤＣコンバータでは、入力端子（電圧Ｖinが印加する端子）とＧＮＤ間に平滑用のコンデンサＣ１を接続し、更に、前記入力端子にトランスＴ１を接続する。そして、トランスＴ１には、１次巻線Ｎ１と、２次巻線Ｎ２を設けると共に、トランスＴ１の１次巻線Ｎ１には、主スイッチング素子を構成するトランジスタＭ１を直列接続する。
【００３１】
また、トランスＴ１の２次巻線Ｎ２には、チョークコイルＬ１、平滑用のコンデンサＣ２、トランジスタＭ２、Ｍ３、トランジスタＭ４（Ｍ３をオフさせるためのスイッチング素子）、インダクタ又は可飽和リアクトルＬ２、抵抗Ｒ４、Ｒ５を含む回路が接続されている。なお、抵抗Ｒ４、Ｒ５の直列回路は、トランジスタＭ４のバイアス回路を構成している。
【００３２】
なお、前記インダクタ又は可飽和リアクトルＬ２は、電流が流れ始める過渡状態では、極めて大きなインピーダンスを有するが、その後の定常状態ではインピーダンスが極めて小さくなる素子である。
【００３３】
(2) ：正常動作の説明
以下、図１に基づいて、例１のＤＣ−ＤＣコンバータの正常動作を説明する。
【００３４】
先ず、入力端子に直流入力電圧＋Ｖinを印加すると、この入力電圧＋Ｖinにより、同期整流型ＤＣ−ＤＣコンバータが動作を開始し、制御回路１の制御によりトランジスタＭ１がオン／オフ動作を繰り返す。このため、トランスＴ１の１次巻線Ｎ１には間欠的に電流が流れ、トランスＴ１の巻線を励磁し、トランスＴ１の２次巻線Ｎ２に誘起電圧ＶＮ２が発生する。
【００３５】
このようにして、トランジスタＭ１は制御回路１によりオン／オフ駆動され、トランジスタＭ１がオンになった時、トランスＴ１の１次巻線Ｎ１に励磁電流が流れ、トランジスタＭ１がオフになると、１次巻線Ｎ１に流れる電流が遮断される。以降、このようなトランジスタＭ１のオン／オフ動作を繰り返す。
【００３６】
このため、トランスＴ１の２次側に接続された整流平滑回路では同期整流動作が行われ、その時の電流はチョークコイルＬ１で平滑化されコンデンサＣ２を充電する。詳細な動作は次の通りである。
【００３７】
制御回路１の制御によりトランジスタＭ１がオン、トランジスタＭ２がオン、トランジスタＭ３がオフになったとする。このようにトランジスタＭ１がオンとなり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧ＶＮ２が誘起すると、この電圧ＶＮ２により、Ｎ２→Ｌ１→Ｃ２→Ｌ２→Ｍ２→Ｎ２の経路で電流が流れ、コンデンサＣ２が充電される。
【００３８】
なお、インダクタ又は可飽和リアクトルＬ２は、電流の流れ始め（過渡期）にはインピーダンスが極めて高いが、定常状態では低インピーダンスとなり、コンデンサＣ２の充電には支障がない。
【００３９】
また、制御回路１の制御によりトランジスタＭ１がオフ、トランジスタＭ２がオフ、トランジスタＭ３がオンになった場合、Ｌ１の電磁エネルギーにより、Ｌ１→Ｃ２→Ｍ３→Ｌ１の経路でフライホイール電流が流れ、コンデンサＣ２を充電する。以降、このような動作を繰り返して行い、コンデンサＣ２の電圧を負荷２に供給する。
【００４０】
(3) ：異常動作時の説明
前記のように、制御回路１の制御により、トランジスタＭ１がオン／オフ駆動され、それに伴ってトランスＴ１の２次巻線Ｎ２に誘起電圧ＶＮ２が発生する。そして、制御回路１の制御により、トランジスタＭ２とトランジスタＭ３が交互にオン／オフ駆動されることにより、同期整流動作が行われ、コンデンサＣ２が充電されて負荷２に電力を供給できるようになる。
【００４１】
このような動作において、動作遅延等により、トランジスタＭ２がオフで、トランジスタＭ３がオフになる（オンからオフになる）前に、トランジスタＭ１がオンになり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧が発生すると、Ｎ２→オン状態のＭ３→Ｌ２→ｄ２１→Ｎ２の経路で電流が流れようとするが、この時、前記電流の流れ始めは、インダクタ又は可飽和リアクトルＬ２のインピーダンスが極めて大きいので、Ｌ２により電流が制限され、前記電流は殆ど流れず、２次側回路に大電流は流れない。
【００４２】
この時更に、Ｎ２→Ｒ４→Ｃ４１→ｄ２１→Ｎ２の経路で電流が流れ、トランジスタＭ４をオンにする。このため、オン状態のトランジスタＭ４により、Ｍ３のゲート・ソース間を略短絡状態にしてゲート電位を低下させ、トランジスタＭ３をオフにする。
【００４３】
従って、前記整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）及びフライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）には大電流は流れず、トランスＴ１の２次巻線Ｎ２が短絡されることを防止できる。
【００４４】
このようにして、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることが可能になる。また、トランスＴ１の２次側の同期整流回路に大電流が流れないので、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）、フライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）、或いは主スイッチング素子であるトランジスタＭ１（ＭＯＳ−ＦＥＴ）等が前記過大電流により破損することを防止できる。
【００４５】
§２：例２の同期整流型ＤＣ−ＤＣコンバータの説明
(1) ：回路構成の説明
図２は例２の同期整流型ＤＣ−ＤＣコンバータを示した図である。図２において、図１と同一符号は同一のものを示す。例２は、前記制御回路１を、トランスＴ１の３次巻線Ｎ３、４次巻線Ｎ４、抵抗Ｒ１、Ｒ２、Ｒ３、ＮチャンネルＭＯＳ−ＦＥＴ（ＮチャンネルＭＯＳ型電界効果トランジスタ：以下、単に「トランジスタ」と記す）Ｍ５等で構成すると共に、逆流防止又は保護用のダイオードＤ４、Ｄ５を追加した例である。
【００４６】
図２に示したように、ｄ５１はトランジスタＭ５の内蔵ダイオード又は寄生ダイオード、Ｃ５１はトランジスタＭ５のゲート・ソース間容量（以下「コンデンサＣ５１」と記す）である。
【００４７】
(2) ：正常動作の説明
以下、図２に基づいて、例２のＤＣ−ＤＣコンバータの正常動作を説明する。例２でも、正常時の基本的な動作は例１と同じである。なお、例２ではトランジスタＭ１は、図示しない制御回路により例１と同じようにオン／オフ動作を行うものとする。
【００４８】
例２では、トランジスタＭ１がオンになると、１次巻線Ｎ１、２次巻線Ｎ２だけでなく、３次巻線Ｎ３及び４次巻線Ｎ４にも図示矢印と逆方向の誘起電圧ＶＮ３、ＶＮ４が発生する。そして、これらの電圧により、Ｎ３→Ｒ１→Ｃ３１→Ｎ３の経路で電流が流れトランジスタＭ３をオフにする。また、Ｎ４→Ｒ３→Ｃ２１→Ｎ４の経路で電流が流れトランジスタＭ２をオンにする。
【００４９】
また、この時、Ｎ４→Ｒ２→Ｃ５１→Ｌ２→Ｎ４の経路で電流が流れ、少し遅れてトランジスタＭ５がオンになる。このため、Ｎ３→Ｍ５→Ｃ３１→Ｎ３の経路で大きな電流が流れトランジスタＭ３を急速にオフにする。この時、Ｎ２→Ｒ４→Ｃ４１→Ｍ２→Ｎ２の経路で電流が流れ、トランジスタＭ４がオンになり、オン状態のトランジスタＭ４によりトランジスタＭ３をオフ状態に保つ。
【００５０】
一方、トランジスタＭ１がオフになると、３次巻線Ｎ３及び４次巻線Ｎ４に図示矢印方向の誘起電圧ＶＮ３、ＶＮ４が発生する。そして、これらの電圧により、Ｎ３→Ｃ３１→ｄ５１→Ｎ３の経路で電流が流れトランジスタＭ３をオンにする。また、Ｎ４の誘起電圧の極性が反転することでＣ５１の電荷が放電し、トランジスタＭ５がオフになる。この時、Ｎ４→Ｃ２１→Ｒ３→Ｎ４の経路で電流が流れトランジスタＭ２をオフにする。
【００５１】
この時、Ｎ２には図示矢印方向の誘起電圧ＶＮ２が発生するので、この電圧により、トランジスタＭ２のソース側の電位が上昇し、コンデンサＣ４１の電荷が放電し、トランジスタＭ４はオフとなる。従って、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路でフライホイール電流が流れる。以降、前記と同様な動作を繰り返す。
【００５２】
(3) ：異常時の動作説明
例２の同期整流型ＤＣ−ＤＣコンバータの異常時の動作は次の通りである。前記のように、トランジスタＭ１がオン／オフ駆動され、それに伴ってトランスＴ１の各巻線Ｎ２、Ｎ３、Ｎ４に誘起電圧が発生する。そして、トランジスタＭ２とトランジスタＭ３が交互にオン／オフ駆動されて同期整流動作が行われ、コンデンサＣ２が充電されて負荷２に電力を供給できるようになる。
【００５３】
このような動作において、動作遅延等により、トランジスタＭ２がオフで、トランジスタＭ３がオフになる（オンからオフになる）前に、トランジスタＭ１がオンになり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧が発生すると、Ｎ２→ＯＮのＭ３→Ｌ２→ｄ２１→Ｎ２の経路で電流が流れようとするが、Ｎ２→Ｒ４→Ｃ４１→ｄ２１→Ｎ２の経路と、Ｎ２→Ｍ３→Ｄ４→Ｃ４１→ｄ２１→Ｎ２の経路で電流が流れ、第４のトランジスタＭ４をオンにして、トランジスタＭ３を確実にオフにする。
【００５４】
従って、例２でも、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）及びフライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）には大電流は流れず、トランスＴ１の２次巻線Ｎ２が短絡されることを防止できる。
【００５５】
なお、前記ダイオードＤ５の機能は次の通りである。ダイオードＤ５が無いと、トランジスタＭ１がオンの時、Ｎ３→Ｍ５→Ｌ２→ｄ４１→Ｎ３の経路で大電流が流れる。しかし、ダイオードＤ５があると、前記大電流が流れるのを防止する。また、トランジスタＭ４がオンの時は、Ｃ３１の電荷を、Ｄ５→トランジスタＭ４のドレイン→トランジスタＭ４のソースの経路で放電させる。
【００５６】
このようにして、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることが可能になる。また、トランスＴ１の２次側の同期整流回路に大電流が流れないので、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）、フライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）、或いは主スイッチング素子であるトランジスタＭ１（ＭＯＳ−ＦＥＴ）等が前記過大電流により破損することを防止できる。
【００５７】
§３：例３の説明
(1) ：回路構成の説明
図３は例３の同期整流型ＤＣ−ＤＣコンバータを示した図である。図３において、図１、図２と同符号は同一のものを示す。例３は、例１の制御回路１を、トランスＴ１の３次巻線Ｎ３、抵抗Ｒ１、トランジスタＭ５等で構成すると共に、逆流防止又は保護用のダイオードＤ６を追加した例である。
【００５８】
(2) ：正常動作の説明
以下、図３に基づいて、例３のＤＣ−ＤＣコンバータの正常動作を説明する。例３でも、正常時の基本的な動作は例１、例２と同じである。なお、例３でもトランジスタＭ１は、図示しない制御回路により例１、例２と同じようにオン／オフ動作を行うものとする。
【００５９】
例３では、トランジスタＭ１がオンになると、２次巻線Ｎ２、３次巻線Ｎ３に図示矢印と逆方向の誘起電圧ＶＮ２、ＶＮ３が発生する。そして、これらの電圧により、Ｎ２→Ｃ３→Ｃ２１→ｄ２１→Ｎ２の経路で電流が流れ、Ｍ２がオンになると共に、Ｎ３→Ｒ１→Ｃ３１→Ｎ３の経路で電流が流れ、Ｍ３がオフになる。この時、Ｎ２→Ｃ４→Ｃ４１→Ｍ２→Ｎ２の経路で電流が流れ、Ｍ４をオンにして、Ｍ３をオフにする。
【００６０】
その後、Ｎ２→Ｃ３→Ｃ５１→Ｌ２→Ｍ２→Ｎ２の経路で流れる電流により、少し遅れてＭ５がオンになり、Ｎ３→Ｍ５→Ｃ３１→Ｎ３の経路で電流が流れ、Ｍ３を急速にオフにする。
【００６１】
一方、トランジスタＭ１がオフになると、２次巻線Ｎ２、３次巻線Ｎ３に図示矢印方向の誘起電圧ＶＮ２、ＶＮ３が発生する。そして、前記ＶＮ２により、オン状態のトランジスタＭ２を介して、Ｍ２のソース側の電位が上昇するので、Ｃ２１の電荷は放電されＭ２はオフになると共に、ＶＮ２の電圧極性が反転することでＭ５、Ｍ４もオフになる。
【００６２】
また、Ｎ３→Ｃ３１→Ｒ１→Ｎ３の経路で電流が流れ、Ｍ３をオンにする。このようにして、Ｍ２オフ、Ｍ３オンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路でフライホイール電流が流れる。以降、同様な動作を繰り返す。
【００６３】
(3) ：異常時の動作説明
例３のＤＣ−ＤＣコンバータの異常時の動作は次の通りである。前記のように、トランジスタＭ１がオン／オフ駆動され、それに伴ってトランスＴ１の各巻線Ｎ２、Ｎ３に誘起電圧が発生する。そして、トランジスタＭ２とトランジスタＭ３が交互にオン／オフ駆動されて同期整流動作が行われ、コンデンサＣ２が充電されて負荷２に電力を供給できるようになる。
【００６４】
このような動作において、動作遅延等により、トランジスタＭ２がオンで、トランジスタＭ３がオフになる（オンからオフになる）前に、トランジスタＭ１がオンになり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の電圧が発生すると、Ｎ２→Ｃ４→Ｃ４１→ｄ２１→Ｎ２の経路と、Ｎ２→Ｍ３→Ｄ４→Ｃ４１→ｄ２１→Ｎ２の経路で電流が流れ、第４のトランジスタＭ４をオンにして、トランジスタＭ３のゲート電位を低下させ、該トランジスタＭ３をオフにする。
【００６５】
従って、例３でも、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）及びフライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）には大電流は流れず、トランスＴ１の２次巻線Ｎ２が短絡されることを防止できる。
【００６６】
なお、図３のダイオードＤ６の機能は次の通りである。すなわち、トランジスタＭ１がオフし、トランジスタＭ３がオンすると、コンデンサＣ３及びＣ４の電荷は、Ｍ３→Ｄ６の経路を介して放電する。この場合、Ｍ３→Ｃ２１の経路での放電もあるが、Ｄ６を入れておくと、Ｍ３のゲート電圧は、負方向には前記ダイオードＤ６でクランプされるので、大きな負電圧が印加されなくなる。
【００６７】
このようにして、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることが可能になる。また、トランスＴ１の２次側の同期整流回路に大電流が流れないので、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）、フライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）、或いは主スイッチング素子であるトランジスタＭ１（ＭＯＳ−ＦＥＴ）等が前記過大電流により破損することを防止できる。
【００６８】
§４：例４の説明
(1) ：回路構成の説明
図４は例４の同期整流型ＤＣ−ＤＣコンバータを示した図である。図４において、図１、図２、図３と同一符号は同一のものを示す。例４は、例１の制御回路１を、トランスＴ１の３次巻線Ｎ３、抵抗Ｒ１等で構成すると共に、ダイオードＤ７、Ｄ８を追加し、トランジスタＭ４を３次巻線Ｎ３と直列に接続した例である。なお、Ｄ７、Ｄ８は逆流防止又は保護用のダイオードである。この例では、例１〜３のＭ４をＮ３と直列に接続しているが、実質的には前記各例と同じ機能である。
【００６９】
(2) ：正常動作の説明
以下、図４に基づいて、例４の同期整流型ＤＣ−ＤＣコンバータの正常動作を説明する。例４でも、正常時の基本的な動作は例１〜例３と同じである。なお、例４でもトランジスタＭ１は、図示しない制御回路により例１〜例３と同じようにオン／オフ動作を行うものとする。
【００７０】
例４では、トランジスタＭ１がオンになると、２次巻線Ｎ２、３次巻線Ｎ３に図示矢印と逆方向の誘起電圧ＶＮ２、ＶＮ３が発生する。そして、Ｎ２に図示矢印と逆方向の誘起電圧ＶＮ２が発生すると、Ｎ２→Ｃ３→Ｃ２１→ｄ２１→Ｎ２の経路で電流が流れ、Ｍ２がオンになると共に、Ｎ３→Ｒ１→Ｃ３１→Ｎ３の経路で電流が流れ、Ｍ３がオフになる。この時、Ｎ２→Ｃ４→Ｃ４１→Ｍ２→Ｎ２の経路で電流が流れ、Ｍ４をオンにして、Ｍ３のゲート・ソース間を略短絡状態とし、ゲート電位を低下させてＭ３をオフにする。
【００７１】
一方、トランジスタＭ１がオフになると、２次巻線Ｎ２、３次巻線Ｎ３に図示矢印方向の電圧ＶＮ２、ＶＮ３が誘起する。そして、ＶＮ２により、オンのＭ２を介して、Ｍ２のソース側の電位が上昇するので、Ｃ２１、Ｃ４１の電荷は放電されＭ２、Ｍ４はオフになる。
【００７２】
また、Ｎ３→Ｃ３１→Ｒ１→Ｎ３の経路で電流が流れ、Ｍ３をオンにする。このようにして、Ｍ２オフ、Ｍ３オンになると、Ｌ１→Ｍ３→Ｃ２→Ｌ１の経路でフライホイール電流が流れる。以降、同様な動作を繰り返す。
【００７３】
(3) ：異常時の動作説明
例４の同期整流型ＤＣ−ＤＣコンバータの異常時の動作は次の通りである。前記のように、トランジスタＭ１がオン／オフ駆動され、それに伴ってトランスＴ１の各巻線Ｎ２、Ｎ３に誘起電圧が発生する。そして、トランジスタＭ２とトランジスタＭ３が交互にオン／オフ駆動され、同期整流動作が行われ、コンデンサＣ２が充電されて負荷２に電力を供給できるようになる。
【００７４】
このような動作において、動作遅延等により、トランジスタＭ２がオンで、トランジスタＭ３がオフになる（オンからオフになる）前に、トランジスタＭ１がオンになり、トランスＴ１の２次巻線Ｎ２に図示矢印と逆方向の誘起電圧が発生すると、Ｎ２→Ｃ４→Ｃ４１→ｄ２１→Ｎ２の経路で電流が流れ、第４のトランジスタＭ４をオンにして、トランジスタＭ３をオフにする。
【００７５】
従って、例４でも、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）及びフライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）には大電流は流れず、トランスＴ１の２次巻線Ｎ２が短絡されることを防止できる。
【００７６】
このようにして、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることが可能になる。また、トランスＴ１の２次側の同期整流回路に大電流が流れないので、整流側同期整流素子であるトランジスタＭ２（ＭＯＳ−ＦＥＴ）、フライホイール側同期整流素子であるトランジスタＭ３（ＭＯＳ−ＦＥＴ）、或いは主スイッチング素子であるトランジスタＭ１（ＭＯＳ−ＦＥＴ）等が前記過大電流により破損することを防止できる。
【００７７】
なお、図４のダイオードＤ７、Ｄ８の機能は次の通りである。すなわち、トランジスタＭ１がオフし、トランジスタＭ３がオンすると、コンデンサＣ３及びＣ４の電荷は、Ｄ７又はＤ８を介して放電する。この場合、Ｍ３→Ｃ２１の経路での放電もあるが、Ｄ７、Ｄ８を入れておくと、Ｍ３のゲート電圧は、負方向には前記ダイオードＤ７又はＤ８でクランプされるので、大きな負電圧が印加されなくなる。
【００７８】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００７９】
本発明の同期整流型ＤＣ−ＤＣコンバータは、動作遅延等により、整流側同期整流素子（例えば、ＭＯＳ−ＦＥＴ）がオフで、フライホイール側同期整流素子（例えば、ＭＯＳ−ＦＥＴ）がオフになる（オンからオフになる）前に、主スイッチングトランジスタがオンになり、トランスの２次巻線に誘起電圧が発生すると、フライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）とフライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）の内蔵ダイオード（又は寄生ダイオード）を通して電流が流れようとするが、この時、電流の流れ始めは、インダクタ又は可飽和リアクトルのインピーダンスが極めて大きいので、該インダクタ又は可飽和リアクトルにより電流が制限され、トランスの２次側回路に大電流は流れない。
【００８０】
一方、前記の状態では、トランスの２次巻線に誘起した電圧により、スイッチング素子（ＭＯＳ−ＦＥＴ）をオンにして、フライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）をオフにする。従って、整流側同期整流素子（ＭＯＳ−ＦＥＴ）及びフライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）には大電流は流れず、トランスの２次巻線が短絡されることを防止できる。
【００８１】
このようにして、比較的簡単な構成により、同期整流回路における短絡の問題を解決し、更に、効率の改善と出力ノイズの低減を図ることが可能になる。また、２次側の同期整流回路に大電流が流れないので、整流側同期整流素子（ＭＯＳ−ＦＥＴ）、フライホイール側同期整流素子（ＭＯＳ−ＦＥＴ）、或いは主スイッチング素子等が前記過大電流により破損することを防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態における例１の同期整流型ＤＣ−ＤＣコンバータを示した図である。
【図２】本発明の実施の形態における例２の同期整流型ＤＣ−ＤＣコンバータを示した図である。
【図３】本発明の実施の形態における例３の同期整流型ＤＣ−ＤＣコンバータを示した図である。
【図４】本発明の実施の形態における例４の同期整流型ＤＣ−ＤＣコンバータを示した図である。
【図５】従来例の同期整流型ＤＣ−ＤＣコンバータを示した図である。
【符号の説明】
１  制御回路
２  負荷
Ｔ１  トランス
Ｌ１  チョークコイル
Ｌ２  インダクタ又は可飽和リアクトル
Ｒ１、Ｒ２，Ｒ３、Ｒ４、Ｒ５、Ｒ１１、Ｒ１２、Ｒ１３  抵抗
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５  ＮチャンネルＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）
ｄ１１、ｄ２１、ｄ３１、ｄ４１、ｄ５１  ＭＯＳ−ＦＥＴの内蔵ダイオード（又は寄生ダイオード）
Ｃ１１、Ｃ２１、Ｃ３１、Ｃ４１、Ｃ５１  ＭＯＳ−ＦＥＴのゲート・ソース間容量
Ｃ１、Ｃ２  平滑用コンデンサ
Ｎ１  １次巻線
Ｎ２  ２次巻線
Ｎ３  ３次巻線
Ｎ４  ４次巻線
ＶＮ１  １次巻線Ｎ１の誘起電圧
ＶＮ２  ２次巻線Ｎ２の誘起電圧
ＶＮ３  ３次巻線Ｎ３の誘起電圧
ＶＮ４  ４次巻線Ｎ４の誘起電圧
Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８  ダイオード
【図１】
0004234915.tif 000002
【図２】
0004234915.tif 000003
【図３】
0004234915.tif 000004
【図４】
0004234915.tif 000005
【図５】
0004234915.tif 000006