(57)【特許請求の範囲】
【請求項１】
半導体基板上に下部電極を形成する段階と、
前記下部電極上にクロライドフリーのＳｉ３Ｎ４薄膜とＴａ２Ｏ５薄膜の二層誘電体膜で構成された誘電体膜を形成する段階と、
前記誘電体膜上に上部電極を形成する段階を含んで構成され、
前記下部電極を形成する段階は、
前記半導体基板上に第１の層間絶縁膜を蒸着し、前記第１の層間絶縁膜をパターニングして前記半導体基板の一部分を露出させるプラグコンタクトホールを形成し、
前記プラグコンタクトホール内にコンタクトプラグを形成し、
前記コンタクトプラグの上面に第２の層間絶縁膜を蒸着し、
前記第２の層間絶縁膜をパターニングして、前記コンタクトプラグ上部の前記第２の層間絶縁膜内に、下部電極領域を特定するコンタクトホールを形成し、
前記コンタクトホールに前記コンタクトプラグと接続するシリンダ形状の前記下部電極を形成し、
前記下部電極を形成する段階は、
ポリシリコン層からなる前記下部電極の表面に半球型ポリシリコン層を形成して前記下部電極の面積を増加させる段階を含み、
前記下部電極上へのクロライドフリーのＳｉ３Ｎ４薄膜の形成は、前記下部電極の表面を５５０ないし７００℃でイン−シチュ又はエックス−シチュ方式のＬＰ−ＣＶＤシングルチャンバ、又は電気炉のＮＨ３雰囲気下で、ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２；ＢＴＢＡＳ気化ガスと反応させて、クロライドフリーのＳｉ３Ｎ４薄膜を化学気相蒸着することにより行われ、
前記ＢＴＢＡＳ気化ガスはＢＴＢＡＳ溶液を蒸発させて得ること、
を特徴とする二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項２】
前記クロライドフリーのＳｉ３Ｎ４薄膜とＴａ２Ｏ５薄膜の二層誘電体膜で構成された誘電体膜を形成する前に、ＨＦ蒸気またはＨＦ溶液を使用してポリシリコンからなる前記下部電極表面の自然酸化膜を除去する段階をさらに含むことを特徴とする請求項１に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項３】
前記ＨＦ蒸気またはＨＦ溶液を使用してポリシリコンからなる前記下部電極を表面処理する過程でＨＦ表面処理前後に、ＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液を使用して界面を洗浄する段階をさらに含むことを特徴とする請求項２に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項４】
前記クロライドフリーのＳｉ３Ｎ４薄膜のソースガスであるＢＴＢＡＳ気化ガスは、流量調節器を通じて蒸発器または蒸発管に供給された一定量のＢＴＢＡＳ溶液を、１６６℃ないし２００℃の温度範囲内で蒸発させて得ることを特徴とする請求項１に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項５】
５５０℃ないし７００℃の温度範囲と０．１ｔｏｒｒないし５ｔｏｒｒの圧力範囲で、ＮＨ３反応ガスと、ＢＴＢＡＳ気化ガスの流量比（ＮＨ３／ＢＴＢＡＳ）を１ないし１０で維持しながら、１０Åないし３０Åの厚さで前記クロライドフリーのＳｉ３Ｎ４薄膜を化学気相蒸着法で蒸着することを特徴とする請求項１に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項６】
前記Ｔａ２Ｏ５薄膜の形成は、ＣＶＤまたはＡＬＤ方式で５０Åないし１００Åの厚さの非晶質Ｔａ２Ｏ５薄膜を蒸着した後、電気炉を利用してＮ２Ｏを導入し７００℃ないし８００℃の温度で５分ないし１２０分のアニーリングをして結晶化を誘導するものであることを特徴とする請求項１に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項７】
前記Ｔａ２Ｏ５薄膜の形成は、ＣＶＤまたはＡＬＤ方式で５０Åないし１００Åの厚さの非晶質Ｔａ２Ｏ５薄膜を蒸着した後、ＲＴＰを利用してＮ２Ｏを導入し８００℃ないし９００℃の温度で３０秒ないし１２０秒のアニーリングをして結晶化を誘導するものであることを特徴とする請求項１に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項８】
前記非晶質Ｔａ２Ｏ５薄膜は、Ｔａ（ＯＣ２Ｈ５）５またはＴａ（Ｎ（ＣＨ３）２）５を前駆体として使用して、３００℃ないし６００℃温度範囲と０．１ｔｏｒｒないし５ｔｏｒｒの圧力範囲でＣＶＤまたはＡＬＤ方法で蒸着することを特徴とする請求項６または７に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項９】
前記Ｔａ（ＯＣ２Ｈ５）５またはＴａ（Ｎ（ＣＨ３）２）５からなる前駆体は、流量調節器を通じて蒸発器または蒸発管に供給された一定量のＴａ（ＯＣ２Ｈ５）５溶液またはＴａ（Ｎ（ＣＨ３）２）５溶液を１５０℃ないし２００℃の温度範囲内で蒸発させて得ることを特徴とする請求項８に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【請求項１０】
前記上部電極は、ポリシリコン層と共に金属系の物質であるＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔからなる群より選択される少なくとも一つの層を積層して形成することを特徴とする請求項１に記載の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のコンデンサ製造方法に係り、より詳細にはＴａ２Ｏ５／Ｓｉ３Ｎ４の二層誘電体膜構造を有した半導体素子のコンデンサ製造方法に関するものである。
【０００２】
【従来の技術】
最近は微細化された半導体加工技術の進歩によりメモリー製品の高集積化が加速され、単位セル面積が大きく減少しており、動作電圧の低電圧化がなされている。
【０００３】
しかし、記憶素子の動作に必要な充電容量はセル面積の減少にもかかわらず、ソフトエラー（ｓｏｆｔ  ｅｒｒｏｒ）の発生とリフレッシュ時間の短縮を防止するために２５ｆＦ／セル以上の充分な容量が要求されている。
【０００４】
従って、現在の窒化膜／酸化膜（ＮＯ）構造の窒化膜を誘電体として使用しているＤＲＡＭ用コンデンサ素子の場合は表面が大きい半球型構造の電極表面を有する３次元形態の電荷貯蔵電極を使用しており、その高さも日増しに増加している。
【０００５】
一方、コンデンサの高さが増加すれば、セル領域と周辺回路領域との間に生じる高さの差によって、後続の露光工程時に焦点深度（ｄｅｐｔｈ  ｏｆ  ｆｏｃｕｓ）が確保されなくなり、配線工程以後に製造工程に悪影響を及ぼすことになる。
【０００６】
従って、従来のＮＯコンデンサ素子では２５６Ｍ以上の次世代ＤＲＡＭ製品に必要な充電容量を確保するのに限界が見えてきている。
【０００７】
一方、最近ではＮＯコンデンサが２５６Ｍ以上の次世代のＤＲＡＭ製品に必要な充電容量を確保するのに限界が見えてきたために、図１ないし図４に示すようなＴａ２Ｏ５コンデンサの開発が本格的に行なわれるようになってきた。先行技術文献としては特開２００２−１２４６５０号公報がある。
【０００８】
このようなＴａ２Ｏ５誘電体膜を利用した従来技術による半導体素子のコンデンサ製造方法を図１ないし図４を参照して説明する。図１ないし図４は従来技術による半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【０００９】
従来技術による半導体素子のコンデンサ製造方法は、図１に図示されたように、まず半導体基板１上に第１の層間絶縁膜３を蒸着し、その上に感光物質を塗布した後フォトリソグラフィ工程技術を利用した露光及び現像工程を実行し、これを選択的にパターニングしてプラグコンタクト形成用の第１のフォトマスク（図示せず）を形成する。
【００１０】
次に、前記第１のフォトマスク（図示せず）をマスクとして前記第１の層間絶縁膜３をパターニングし、前記半導体基板１の一部分を露出させるプラグコンタクトホール５を形成し、その後に前記第１のフォトマスク（図示せず）を除去する。
【００１１】
次に、前記プラグコンタクトホール５及び第１の層間絶縁膜３上に導電物質を蒸着し、これをＣＭＰで平坦化して前記プラグコンタクトホール５内にコンタクトプラグ７を形成する。
【００１２】
次に、図２に示すように、前記全体構造の上面に第２層間絶縁膜９を蒸着し、前記第２層間絶縁膜９上に感光物質を塗布した後、フォトリソグラフィ工程技術を利用した露光及び現像工程を進行して、これを選択的にパターニングしてプラグコンタクト形成用の第２のフォトマスク（図示せず）を形成する。
【００１３】
次に、前記第２のフォトマスク（図示せず）をマスクとして前記第２の層間絶縁膜９をパターニングし、前記コンタクトプラグ７上部の第２の層間絶縁膜９内に下部電極領域を限定するコンタクトホール１１を形成し、その後に前記第２のフォトマスク（図示せず）を除去する。
【００１４】
次に、前記コンタクトホール１１を含んだ第２の層間絶縁膜９上にドーピングされたポリシリコン層（図示せず）を蒸着し、その上に感光物質を塗布する。この時、前記ドーピングされたポリシリコン層（図示せず）の形成工程では、コンデンサモジュールの下部電極としてシリンダー構造または凹構造の電極を使用するために、ＬＰＣＶＤチャンバを使用して蒸着する。
【００１５】
次に、前記感光物質とドーピングされたポリシリコン層（図示せず）をＣＭＰし、その後に残っている感光物質と第２の層間絶縁膜９を除去して前記コンタクトプラグ７と接続するシリンダー形態の下部電極１３を形成する（図３）。この時、シリンダー形態の下部電極の代りに凹構造の下部電極を形成することもできる。この場合に、前記感光物質とドーピングされたポリシリコン層（図示せず）をＣＭＰした後、残っている感光物質のみを除去して凹構造の下部電極を形成する。
【００１６】
次に、図４に示すように、前記下部電極１３上にＴａ２Ｏ５薄膜１５を蒸着し、前記Ｔａ２Ｏ５薄膜１５上に上部電極１７としてＴｉＮ層を蒸着するか、またはその上に構造的な安全性を確保し、熱的または電気的衝撃に対して上部電極の耐久性を向上させるために一種の緩衝層でドープトポリシリコンを積層して半導体素子のコンデンサを形成する。
【００１７】
【発明が解決しようとする課題】
しかし、Ｔａ２Ｏ５薄膜は不安定な化学量論比（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）を有しているためにＴａとＯの組成比の差に起因した置換型Ｔａ原子（ｖａｃａｎｃｙ  ａｔｏｍ）が薄膜内に必ず存在することになる。
【００１８】
また、薄膜形成時にＴａ２Ｏ５の前駆体（ｐｒｅｃｕｓｏｒ）のＴａ（ＯＣ２Ｈ５）５の有機物とＯ２（またはＮ２Ｏ）ガスの反応により不純物の炭素原子と炭素化合物（Ｃ、ＣＨ４、Ｃ２Ｈ４等）及び水（Ｈ２Ｏ）も共存することになる。
【００１９】
結局、Ｔａ２Ｏ５薄膜内に不純物として存在する炭素原子、イオン又はラジカルによってコンデンサの漏洩電流が増加することになって、誘電特性が劣化するという問題点が内包されている。
【００２０】
現在、ＤＣＳ（Ｄｉ−Ｃｈｌｏｒｏ−Ｓｉｌａｎｅ）ガスを使用して蒸着したＳｉ３Ｎ４（ε＝７）誘電体膜は誘電率が小さく、０．１６μｍ級以下の微細配線工程が使用される超高集積度製品のコンデンサ誘電膜としては、限界点に到達している状態であり、これより誘電率が大きいＴａ２Ｏ５（ε＝２５）誘電膜を使わざるをえない状況に置かれている。
【００２１】
しかし、Ｔａ２Ｏ５薄膜も、それ自体の誘電率は大きいが、前記で言及したように、Ｔａ２Ｏ５薄膜自体が有している問題点のために、コンデンサ形成工程のＴａ２Ｏ５蒸着後の高温酸化工程で下部電極のポリシリコン表面に低誘電率界面酸化膜（Ｓｉ２Ｏ、ε＝３．８５）が形成されて、実質的に等価酸化膜の厚さを３０Å以下にすることができず、大きい充電容量値を得るにも限界がある。
【００２２】
本発明は前記従来技術の課題を解決するためになされたものであり、Ｔａ２Ｏ５／Ｓｉ３Ｎ４の二層薄膜構造の誘電体膜を用いて既存の誘電物質より大きい充電容量を得ることが可能になり、漏洩電流の発生も効果的に防止することができ、超高集積半導体素子に適合した二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を提供することにその目的がある。
【００２３】
【課題を解決するための手段】
前記目的を達成するための本発明による二層誘電体膜で構成された半導体素子のコンデンサ製造方法は、半導体基板上に下部電極を形成する段階と、
前記下部電極上にクロライドフリーのＳｉ３Ｎ４薄膜とＴａ２Ｏ５薄膜の二層誘電体膜で構成された誘電体膜を形成する段階と、前記誘電体膜上に上部電極を形成する段階を含んで構成され、前記下部電極を形成する段階は、前記半導体基板上に第１の層間絶縁膜を蒸着し、前記第１の層間絶縁膜をパターニングして前記半導体基板の一部分を露出させるプラグコンタクトホールを形成し、前記プラグコンタクトホール内にコンタクトプラグを形成し、前記コンタクトプラグの上面に第２の層間絶縁膜を蒸着し、前記第２の層間絶縁膜をパターニングして、前記コンタクトプラグ上部の前記第２の層間絶縁膜内に、下部電極領域を特定するコンタクトホールを形成し、前記コンタクトホールに前記コンタクトプラグと接続するシリンダ形状の前記下部電極を形成し、前記下部電極を形成する段階は、ポリシリコン層からなる前記下部電極の表面に半球型ポリシリコン層を形成して前記下部電極の面積を増加させる段階を含み、前記下部電極上へのクロライドフリーのＳｉ３Ｎ４薄膜の形成は、前記下部電極の表面を５５０ないし７００℃でイン−シチュ又はエックス−シチュ方式のＬＰ−ＣＶＤシングルチャンバ、又は電気炉のＮＨ３雰囲気下で、ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２；ＢＴＢＡＳ気化ガスと反応させて、クロライドフリーのＳｉ３Ｎ４薄膜を化学気相蒸着することにより行われ、前記ＢＴＢＡＳ気化ガスはＢＴＢＡＳ溶液を蒸発させて得ること、を特徴とする。

【００２４】
また、本発明による二層誘電体膜で構成された半導体素子のコンデンサ製造方法は、前記クロライドフリーのＳｉ３Ｎ４薄膜とＴａ２Ｏ５薄膜の二層誘電体膜で構成された誘電体膜を形成する前に、ＨＦ蒸気またはＨＦ溶液を使用してポリシリコンからなる前記下部電極表面の自然酸化膜を除去する段階をさらに含むことが好ましい。
【００２５】
以上のような本発明の目的と特徴及び長所などは、本発明の好適な実施例の以下の説明から明確になるであろう。
【００２６】
【発明の実施の形態】
以下、本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を図面を参照して詳細に説明する。図５ないし図８は本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を説明するための工程断面図である。
【００２７】
本発明の一実施例による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法は、図５に示されるように、まず半導体基板２１上に第１の層間絶縁膜２３を蒸着し、その上に感光物質を塗布した後フォトリソグラフィ工程技術を利用した露光及び現像工程を実施して、これを選択的にパターニングしてプラグコンタクト形成用の第１のフォトマスク（図示せず）を形成する。
【００２８】
次に、前記第１のフォトマスク（図示せず）をマスクとして前記第１の層間絶縁膜２３をパターニングして、前記半導体基板２１の一部分を露出させるプラグコンタクトホール２５を形成し、その後に前記第１のフォトマスク（図示せず）を除去する。
【００２９】
次に、前記プラグコンタクトホール２５及び第１の層間絶縁膜２３上に導電物質を蒸着し、これをＣＭＰで平坦化して前記プラグコンタクトホール２５内にコンタクトプラグ２７を形成する。
【００３０】
次に、図６に示すように、前記全体構造の上面に第２の層間絶縁膜２９を蒸着し、前記第２の層間絶縁膜２９上に感光物質を塗布した後フォトリソグラフィ工程技術を利用した露光及び現像工程を実施し、これを選択的にパターニングしてプラグコンタクト形成用の第２のフォトマスク（図示せず）を形成する。
【００３１】
次に、前記第２のフォトマスク（図示せず）をマスクとして前記第２の層間絶縁膜２９をパターニングして前記コンタクトプラグ２７上部の第２の層間絶縁膜２９内に下部電極領域を限定するコンタクトホール３１を形成し、その後に前記第２のフォトマスク（図示せず）を除去する。
【００３２】
次に、前記コンタクトホール３１を含んだ第２の層間絶縁膜２９上にドーピングされたポリシリコン層（図示せず）を蒸着し、その上に感光物質を塗布する。この時、前記ドーピングされたポリシリコン層（図示せず）の形成工程は、コンデンサモジュールの下部電極がシリンダー構造または凹構造に形成するために、ＬＰＣＶＤチャンバを使用して蒸着する。
【００３３】
次に、前記感光物質とドーピングされたポリシリコン層（図示せず）をＣＭＰし、後に残っている感光物質と第２の層間絶縁膜２９を除去して前記コンタクトプラグ２７と接続するシリンダー形態の下部電極３３を形成する。この時、シリンダー形態の下部電極の代りに凹構造の下部電極を形成することもできる。この場合に前記感光物質とドーピングされたポリシリコン層（図示せず）をＣＭＰした後、残っている感光物質のみを除去して凹構造の下部電極を形成する。
【００３４】
次に、図７に示すように、下部電極３３の表面に充電容量値を増加させるために、半球（ＨＳＧ；Ｈｅｍｉ  Ｓｐｈｅｒｉｃａｌ  Ｇｒａｉｎ）形状の粒子形状をしたポリシリコン層３５を形成して下部電極３３の面積を増加させる。
【００３５】
次に、図８に示すように、半球形状のポリシリコン層３５の表面に自然酸化膜（Ｓｉ２Ｏ）、即ち、低誘電率酸化層が形成されることを防止し、後続工程のクロライドフリー（ｃｈｌｏｒｉｄｅ  ｆｒｅｅ）Ｓｉ３Ｎ４薄膜の蒸着工程で生じる低誘電率の酸化膜形成を最小にするために、下部電極３３のポリシリコン層の表面を５５０ないし７００℃の温度でイン−シチュ（ｉｎ−ｓｉｔｕ）またはエックス−シチュ方式のＬＰ−ＣＶＤシングルチャンバ（ｓｉｎｇｌｅ  ｃｈａｍｂｅｒ）、または電気炉のＮＨ３雰囲気下でＢＴＢＡＳ（ｂｉｓ（ｔｅｒｔｉａｒｙ−ｂｕｔｙｌａｍｉｎｏ−ｓｉｌａｎｅ））気化ガスと反応させてクロライドフリーのＳｉ３Ｎ４薄膜を化学気相蒸着し、第１の誘電膜であるＳｉ３Ｎ４薄膜を形成する。
【００３６】
前記のように、半導体基板上で生じる表面化学反応（ｓｕｒｆａｃｅ  ｃｈｅｍｉｃａｌ  ｒｅａｃｔｉｏｎ）を通じて、第１の誘電膜であるＳｉ３Ｎ４薄膜３７ａを１０ないし２０Åに薄く蒸着した後に、第２の誘電膜として５０ないし１００ÅのＴａ２Ｏ５薄膜３７ｂを蒸着する。
【００３７】
また、下部電極として使用するポリシリコン層を形成した後に、イン−シチュまたはエックス−シチュでＨＦ蒸気またはＨＦ溶液を使用して自然酸化膜を除去した後、第１の誘電体膜であるＳｉ３Ｎ４薄膜を蒸着してもよく、また、ＨＦ化合物を利用してポリシリコンを表面処理する過程で、ＨＦ表面処理前後に界面を洗浄行って、均一性を向上させる目的でＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液などを使用して界面を洗浄した後に、第１の誘電膜であるＳｉ３Ｎ４薄膜を蒸着することもできる。この時、前記クロライドフリーのＳｉ３Ｎ４薄膜蒸着時にシリコンナイトライドソースは液状のＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２；ＢＴＢＡＳ［ｂｉｓ（ｔｅｒｔｉａｒｙ−ｂｕｔｙｌａｍｉｎｏ−ｓｉｌａｎｅ）］を使用する。
【００３８】
また、クロライドフリーのＳｉ３Ｎ４薄膜のソースガスはＬＭＦＣ（ｌｉｑｕｉｄ  ｍａｓｓ  ｆｌｏｗ  ｃｏｎｔｒｏｌｌｅｒ）のような流量調節器を通じて蒸発器（ｅｖａｐｏｒｉｚｅｒ）または蒸発管（ｅｖａｐｏｒａｔｉｏｎ  ｔｕｂｅ）に供給された一定量のＢＴＢＡＳ溶液を１６６ないし２００℃の温度範囲内で蒸発させて得ることができる。
【００３９】
この時、５５０ないし７００℃の温度範囲と０．１ｔｏｒｒないし５ｔｏｒｒ、望ましくは０．２ｔｏｒｒないし０．５ｔｏｒｒの圧力範囲で、ＮＨ３反応ガスとＢＴＢＡＳの流量比（ＮＨ３／ＢＴＢＡＳ）を１ないし１０、望ましくはＮＨ３５０〜２００ｃｃ／ＢＴＢＡＳ２０〜１００ｃｃの流量比を維持しながら１０Å〜３０Å、望ましくは１５Å〜２０Åの厚さでクロライドフリーのＳｉ３Ｎ４薄膜を化学気相蒸着法で蒸着する。
【００４０】
以上のように第１の誘電膜であるＳｉ３Ｎ４薄膜を形成した後に所望の厚さ５０ないし１００Åの第２の誘電膜である非晶質Ｔａ２Ｏ５薄膜をＣＶＤまたはＡＬＤ方式で蒸着し、電気炉を利用して７００ないし８００℃のＮ２Ｏ（Ｎ２またはＯ２）雰囲気で５分ないし１２０分のアニーリング処理して結晶化を誘導する。この時、前記結晶化を誘導する方法としては、電気炉の代りにＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ）を利用して８００ないし９００℃温度のＮ２Ｏ（またはＯ２）雰囲気で３０秒ないし１２０秒のアニーリングをして結晶化を誘導することもできる。
【００４１】
また、前記第２の誘電膜であるＴａ２Ｏ５薄膜３９ｂはＴａ（ＯＣ２Ｈ５）５（タンタルエチラート）またはＴａ（Ｎ（ＣＨ３）２）５（ペンタ−ジメチル−アミノ−タンタル）のような有機金属化合物を前駆体（ｐｒｅｃｕｒｓｏｒ）として使用して３００ないし６００℃温度範囲と０．１ｔｏｒｒないし５ｔｏｒｒの圧力範囲でＣＶＤまたはＡＬＤ方法で蒸着する。
【００４２】
そして、Ｔａ成分の化学蒸気をＭＦＣのような流量調節器を通じて蒸発器または蒸発管に供給された一定量のＴａ（ＯＣ２Ｈ５）５溶液またはＴａ（Ｎ（ＣＨ３）２）５（ｐｅｎｔａ−ｄｉｍｅｔｈｙｌ−  ａｍｉｎｏ−ｔａｎｔａｌｕｍ）を１５０ないし２００℃の温度範囲内で蒸発させて得る。
【００４３】
次に、全体構造の上面に上部電極３９でＴｉＮ層を蒸着するか、さらに構造的な安全性を確保し、熱的または電気的衝撃に対して上部電極の耐久性を向上させるために一種の緩衝層でドープトポリシリコンをバッファー層として積層して半導体素子のコンデンサを形成する。この時、前記上部電極３９はドープトポリシリコンと共に、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔなどのような金属系の物質を使用する。また、前記金属系の上部電極はＣＶＤ法またはＡＬＤ法を含んだＰＥ−ＣＶＤ法、ＲＦマグネチックスッパタリング法を利用して形成する。
【００４４】
【発明の効果】
上記で説明したように、本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法においては次のような効果がある。
【００４５】
本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法によると、ＢＴＢＡＳ［ｂｉｓ（ｔｅｒｔｉａｒｙ−ｂｕｔｙｌａｍｉｎｏ−ｓｉｌａｎｅ）］を使用して蒸着したクロライドフリーのＳｉ３Ｎ４薄膜を第１の誘電体膜で使用した二層誘電体膜構造のコンデンサを使用すると、従来のＴａ２Ｏ５薄膜（ε＝２５）コンデンサ製造工程で下部電極の酸化によって発生する低誘率電酸化膜の形成を根本的に抑制できるために、コンデンサの等価酸化膜の厚さ（Ｔｏｘ）を３０Å以下に制御することができる。
【００４６】
なぜなら、Ｔａ２Ｏ５薄膜のみを誘電体膜として用いてコンデンサを構成する場合に比べて、Ｔａ２Ｏ５蒸着後の高温酸化処理工程で、下地のＢＴＢＡＳを使用して蒸着したクロライドフリーのＳｉ３Ｎ４薄膜の耐酸化性が強く、活性酸素に対する拡散障壁の役割をするので、Ｔａ２Ｏ５薄膜を１００Å程度に薄く蒸着してコンデンサを構成することができ、従ってより大容量の充電容量を確保することができるので高集積製品群のコンデンサ素子に使用することが可能となる。
【００４７】
また、このような二層誘電体膜構造のＴａ２Ｏ５／Ｓｉ３Ｎ４コンデンサはＴａ２Ｏ５コンデンサ形成工程で起こるような下部電極の酸化を防止するための８００ないし９００℃温度のＮＨ３雰囲気下でのＲＴＮ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ｎｉｔｒｉｄａｔｉｏｎ）工程のような高温窒化処理工程が必要でないために高温の熱負荷（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）工程に特に脆弱な高集積化された素子の製造工程に有用である。
【００４８】
一方、本発明は詳述した特定の望ましい実施例に限定されるものではなく、本発明の技術的範囲内で当業者ならば誰でも多様な変更実施が可能であろう。
【図面の簡単な説明】
【図１】従来技術による半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図２】従来技術による半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図３】従来技術による半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図４】従来技術による半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図５】本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図６】本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図７】本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【図８】本発明による二層誘電体膜構造を有した半導体素子のコンデンサ製造方法を説明するための工程別断面図である。
【符号の説明】
２１  半導体基板
２３  第１の層間絶縁膜
２５  プラグコンタクトホール
２７  コンタクトプラグ
２９  第２層間絶縁膜
３１  コンタクトホール
３３  下部電極
３５  半球型ポリシリコン層
３７ａ  Ｓｉ３Ｎ４薄膜
３７ｂ  Ｔａ２Ｏ５薄膜
３７  誘電体膜
３９  上部電極
【図１】
0004215122.tif 000002
【図２】
0004215122.tif 000003
【図３】
0004215122.tif 000004
【図４】
0004215122.tif 000005
【図５】
0004215122.tif 000006
【図６】
0004215122.tif 000007
【図７】
0004215122.tif 000008
【図８】
0004215122.tif 000009