【手続補正書】
【提出日】平成25年3月18日(2013.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに同一の導電型のチャネルを有する第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタおよび第７トランジスタと、
第１容量素子と、
入力端子および出力端子と
を備え、
前記第１トランジスタは、前記入力端子の電圧と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて前記出力端子と前記第１電圧線との電気的な接続を継断するようになっており、
前記第２トランジスタは、前記第７トランジスタのソースまたはドレインである第１端子の電圧と、前記出力端子の電圧との電位差またはそれに対応する電位差に応じて第２電圧線と前記出力端子との電気的な接続を継断するようになっており、
前記第３トランジスタは、前記入力端子の電圧と第３電圧線の電圧との電位差またはそれに対応する電位差に応じて前記第７トランジスタのゲートと前記第３電圧線との電気的な接続を継断するようになっており、
前記第４トランジスタは、当該第４トランジスタのゲートに入力される第１制御信号に応じて前記第１容量素子と前記第７トランジスタのゲートとの電気的な接続を継断するようになっており、
前記第５トランジスタは、当該第５トランジスタのゲートに入力される第２制御信号に応じて前記第１容量素子と第４電圧線との電気的な接続を継断するようになっており、
前記第６トランジスタは、前記入力端子の電圧と第５電圧線の電圧との電位差またはそれに対応する電位差に応じて前記第１端子と前記第５電圧線との電気的な接続を継断するようになっており、
前記第７トランジスタは、当該第７トランジスタのゲート電圧と前記第２トランジスタのゲート電圧との電位差またはそれに対応する電位差に応じて前記第１端子と第６電圧線との電気的な接続を継断するようになっており、
前記第１容量素子は、前記第５トランジスタのドレインまたはソースと第７電圧線との間に挿入されている
インバータ回路。
【請求項２】
互いに同一の導電型のチャネルを有する第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタおよび第７トランジスタと、
第１容量素子と、
入力端子および出力端子と
を備え、
前記第１トランジスタのゲートは前記入力端子に電気的に接続され、前記第１トランジスタのドレインおよびソースのうちの一方の端子は第１電圧線に電気的に接続され、他方の端子は前記出力端子に電気的に接続され、
前記第２トランジスタのドレインおよびソースのうちの一方の端子は第２電圧線に電気的に接続され、他方の端子は前記出力端子に電気的に接続され、
前記第３トランジスタのゲートは前記入力端子に電気的に接続され、前記第３トランジスタのドレインおよびソースのうちの一方の端子は第３電圧線に電気的に接続され、他方の端子は前記第２トランジスタのゲートに電気的に接続され、
前記第４トランジスタのゲートには第１制御信号が供給され、前記第４トランジスタのドレインおよびソースのうちの一方の端子は前記第７トランジスタのゲートに電気的に接続され、
前記第５トランジスタのゲートには第２制御信号が供給され、前記第５トランジスタのドレインおよびソースのうちの一方の端子は第４電圧線に電気的に接続され、他方の端子は前記第４トランジスタのドレインおよびソースのうち前記第７トランジスタのゲートに未接続の端子に電気的に接続され、
前記第６トランジスタのゲートは前記入力端子に電気的に接続され、前記第６トランジスタのドレインおよびソースのうちの一方の端子は第５電圧線に電気的に接続され、他方の端子は前記第２トランジスタのゲートに電気的に接続され、
前記第７トランジスタのドレインおよびソースのうちの一方の端子は第６電圧線に電気的に接続され、他方の端子は前記第２トランジスタのゲートに電気的に接続され、
前記第１容量素子は、前記第５トランジスタのソースおよびドレインのうち前記第４電圧線に未接続の端子と第７電圧線との間に挿入されている
インバータ回路。
【請求項３】
前記第２トランジスタのゲート−ソース間に挿入された第２容量素子をさらに備えた
請求項１または請求項２に記載のインバータ回路。
【請求項４】
前記第２容量素子の容量は、前記第１容量素子の容量よりも小さくなっている
請求項３に記載のインバータ回路。
【請求項５】
前記第１電圧線、前記第３電圧線、前記第６電圧線および前記第７電圧線は、互いに同電位となっている
請求項１ないし請求項４のいずれか一項に記載のインバータ回路。
【請求項６】
前記第２電圧線、前記第４電圧線および前記第５電圧線は、前記第１電圧線、前記第３電圧線、前記第６電圧線および前記第７電圧線の電圧よりも高電圧を出力する電源に接続されている
請求項５に記載のインバータ回路。
【請求項７】
前記第４トランジスタおよび前記第５トランジスタは、前記第４トランジスタおよび前記第５トランジスタが同時にオン状態とならないように、交互にオンオフされる
請求項１ないし請求項６のいずれか一項に記載のインバータ回路。
【請求項８】
前記第４トランジスタは、前記入力端子の電圧が立ち下がる前にオンする
請求項７に記載のインバータ回路。
【請求項９】
前記第４トランジスタは、前記入力端子の電圧が立ち下がった後にオンする
請求項７に記載のインバータ回路。
【請求項１０】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
前記駆動部は、前記走査線ごとに設けられた複数のインバータ回路を有し、
前記インバータ回路は、
互いに同一の導電型のチャネルを有する第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタおよび第７トランジスタと、
第１容量素子と、
入力端子および出力端子と
を有し、
前記第１トランジスタは、前記入力端子の電圧と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて前記出力端子と前記第１電圧線との電気的な接続を継断するようになっており、
前記第２トランジスタは、前記第７トランジスタのソースまたはドレインである第１端子の電圧と、前記出力端子の電圧との電位差またはそれに対応する電位差に応じて第２電圧線と前記出力端子との電気的な接続を継断するようになっており、
前記第３トランジスタは、前記入力端子の電圧と第３電圧線の電圧との電位差またはそれに対応する電位差に応じて前記第７トランジスタのゲートと前記第３電圧線との電気的な接続を継断するようになっており、
前記第４トランジスタは、当該第４トランジスタのゲートに入力される第１制御信号に応じて前記第１容量素子と前記第７トランジスタのゲートとの電気的な接続を継断するようになっており、
前記第５トランジスタは、当該第５トランジスタのゲートに入力される第２制御信号に応じて前記第１容量素子と第４電圧線との電気的な接続を継断するようになっており、
前記第６トランジスタは、前記入力端子の電圧と第５電圧線の電圧との電位差またはそれに対応する電位差に応じて前記第１端子と前記第５電圧線との電気的な接続を継断するようになっており、
前記第７トランジスタは、当該第７トランジスタのゲート電圧と前記第２トランジスタのゲート電圧との電位差またはそれに対応する電位差に応じて前記第１端子と第６電圧線との電気的な接続を継断するようになっており、
前記第１容量素子は、前記第５トランジスタのドレインまたはソースと第７電圧線との間に挿入されている
表示装置。
【請求項１１】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
前記駆動部は、前記走査線ごとに設けられた複数のインバータ回路を有し、
前記インバータ回路は、
互いに同一の導電型のチャネルを有する第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタおよび第７トランジスタと、
第１容量素子と、
入力端子および出力端子と
を有し、
前記第１トランジスタのゲートは前記入力端子に電気的に接続され、前記第１トランジスタのドレインおよびソースのうちの一方の端子は第１電圧線に電気的に接続され、他方の端子は前記出力端子に電気的に接続され、
前記第２トランジスタのドレインおよびソースのうちの一方の端子は第２電圧線に電気的に接続され、他方の端子は前記出力端子に電気的に接続され、
前記第３トランジスタのゲートは前記入力端子に電気的に接続され、前記第３トランジスタのドレインおよびソースのうちの一方の端子は第３電圧線に電気的に接続され、他方の端子は前記第２トランジスタのゲートに電気的に接続され、
前記第４トランジスタのゲートには第１制御信号が供給され、前記第４トランジスタのドレインおよびソースのうちの一方の端子は前記第７トランジスタのゲートに電気的に接続され、
前記第５トランジスタのゲートには第２制御信号が供給され、前記第５トランジスタのドレインおよびソースのうちの一方の端子は第４電圧線に電気的に接続され、他方の端子は前記第４トランジスタのドレインおよびソースのうち前記第７トランジスタのゲートに未接続の端子に電気的に接続され、
前記第６トランジスタのゲートは前記入力端子に電気的に接続され、前記第６トランジスタのドレインおよびソースのうちの一方の端子は第５電圧線に電気的に接続され、他方の端子は前記第２トランジスタのゲートに電気的に接続され、
前記第７トランジスタのドレインおよびソースのうちの一方の端子は第６電圧線に電気的に接続され、他方の端子は前記第２トランジスタのゲートに電気的に接続され、
前記第１容量素子は、前記第５トランジスタのソースおよびドレインのうち前記第４電圧線に未接続の端子と第７電圧線との間に挿入されている
表示装置。
【請求項１２】
前記インバータ回路は、前記第２トランジスタのゲート−ソース間に挿入された第２容量素子をさらに有する
請求項１０または請求項１１に記載の表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
図１５から、１Ｈ内に２回、ＷＳパルスＰが書込線ＷＳＬに印加されており、１回目のＷＳパルスＰによって閾値補正が行われ、２回目のＷＳパルスＰによって移動度補正と信号書き込みが行われていることがわかる。つまり、図１５において、ＷＳパルスＰは、信号書込みだけでなく、駆動トランジスタＴｒ100の閾値補正や移動度補正にも用いられて
いる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の第１のインバータ回路は、互いに同一の導電型のチャネルを有する第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタおよび第７トランジスタと、第１容量素子と、入力端子および出力端子とを備えたものである。ここで、第１トランジスタは、入力端子の電圧（入力電圧）と第１電圧線の電圧との電位差またはそれに対応する電位差に応じて出力端子と第１電圧線との電気的な接続を継断するようになっている。第２トランジスタは、第７トランジスタのソースまたはドレインである第１端子の電圧と、出力端子の電圧との電位差またはそれに対応する電位差に応じて第２電圧線と出力端子との電気的な接続を継断するようになっている。第３トランジスタは、入力端子の電圧と第３電圧線の電圧との電位差またはそれに対応する電位差に応じて第７トランジスタのゲートと第３電圧線との電気的な接続を継断するようになっている。第４トランジスタは、当該第４トランジスタのゲートに入力される第１制御信号に応じて第１容量素子と第７トランジスタのゲートとの電気的な接続を継断するようになっている。第５トランジスタは、当該第５トランジスタのゲートに入力される第２制御信号に応じて第１容量素子と第４電圧線との電気的な接続を継断するようになっている。第６トランジスタは、入力端子の電圧と第５電圧線の電圧との電位差またはそれに対応する電位差に応じて第１端子と第５電圧線との電気的な接続を継断するようになっている。第７トランジスタは、当該第７トランジスタのゲート電圧と第２トランジスタのゲート電圧との電位差またはそれに対応する電位差に応じて第１端子と第６電圧線との電気的な接続を継断するようになっている。第１容量素子は、第５トランジスタのドレインまたはソースと第７電圧線との間に挿入されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の第１のインバータ回路および第１の表示装置では、第７トランジスタのゲートと第１電圧線との間、第２トランジスタのゲートと第１電圧線との間、および第２トランジスタのソースと第１電圧線との間に、入力電圧と第１電圧線の電圧との電位差に応じてオンオフ動作する第１トランジスタ、第３トランジスタおよび第６トランジスタが設けられている。これにより、例えば、入力電圧が立ち下がる時に、第１トランジスタ、第３トランジスタおよび第６トランジスタのそれぞれのオン抵抗が徐々に大きくなり、第２トランジスタおよび第７トランジスタのゲートおよびソースが第１電圧線の電圧に充電されるのに要する時間が長くなる。さらに、例えば、入力電圧が立ち上がる時に、第１トランジスタ、第３トランジスタおよび第６トランジスタのそれぞれのオン抵抗が徐々に小さくなり、第２トランジスタのゲートおよびソースが第１電圧線の電圧に充電されるのに要する時間が短くなる。また、本発明では、例えば、入力電圧が立ち下がった時に、第７トランジスタのゲートが、第７トランジスタのオン電圧以上の電圧にチャージされる。これにより、例えば、入力端子に立下り電圧が入力されたときに、第１トランジスタ、第３トランジスタおよび第６トランジスタがオフし、その直後に第７トランジスタがオンし、さらに第２トランジスタがオンするので、出力電圧が第２電圧線側の電圧となる。また、例えば、入力電圧が立ち上がった時に、第１トランジスタ、第３トランジスタおよび第６トランジスタがオンし、その直後に第２トランジスタがオフする。これにより、出力電圧が第１電圧線側の電圧となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の第２のインバータ回路は、互いに同一の導電型のチャネルを有する第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタおよび第７トランジスタと、第１容量素子と、入力端子および出力端子とを備えたものである。ここで、第１トランジスタのゲートは入力端子に電気的に接続され、第１トランジスタのドレインおよびソースのうちの一方の端子は第１電圧線に電気的に接続され、他方の端子は出力端子に電気的に接続されている。第２トランジスタのドレインおよびソースのうちの一方の端子は第２電圧線に電気的に接続され、他方の端子は出力端子に電気的に接続されている。第３トランジスタのゲートは入力端子に電気的に接続され、第３トランジスタのドレインおよびソースのうちの一方の端子は第３電圧線に電気的に接続され、他方の端子は第２トランジスタのゲートに電気的に接続されている。第４トランジスタのゲートには第１制御信号が供給される。第４トランジスタのドレインおよびソースのうちの一方の端子は第７トランジスタのゲートに電気的に接続されている。第５トランジスタのゲートには第２制御信号が供給される。第５トランジスタのドレインおよびソースのうちの一方の端子は第４電圧線に電気的に接続され、他方の端子は第４トランジスタのドレインおよびソースのうち第７トランジスタのゲートに未接続の端子に電気的に接続されている。第６トランジスタのゲートは入力端子に電気的に接続されている。第６トランジスタのドレインおよびソースのうちの一方の端子は第５電圧線に電気的に接続され、他方の端子は第２トランジスタのゲートに電気的に接続されている。第７トランジスタのドレインおよびソースのうちの一方の端子は第６電圧線に電気的に接続され、他方の端子は第２トランジスタのゲートに電気的に接続されている。第１容量素子は、第５トランジスタのソースおよびドレインのうち第４電圧線に未接続の端子と第７電圧線との間に挿入されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の第２のインバータ回路および第２の表示装置では、第７トランジスタのゲートと第１電圧線との間、第２トランジスタのゲートと第１電圧線との間、および第２トランジスタのソースと第１電圧線との間に、ゲートが入力端子に接続された第１トランジスタ、第３トランジスタおよび第６トランジスタが設けられている。これにより、例えば、入力電圧が立ち下がる時に、第１トランジスタ、第３トランジスタおよび第６トランジスタのそれぞれのオン抵抗が徐々に大きくなり、第２トランジスタおよび第７トランジスタのゲートおよびソースが第１電圧線の電圧に充電されるのに要する時間が長くなる。さらに、例えば、入力電圧が立ち上がる時に、第１トランジスタ、第３トランジスタおよび第６トランジスタのそれぞれのオン抵抗が徐々に小さくなり、第２トランジスタのゲートおよびソースが第１電圧線の電圧に充電されるのに要する時間が短くなる。また、本発明では、例えば、入力電圧が立ち下がった時に、第７トランジスタのゲートが、第７トランジスタのオン電圧以上の電圧にチャージされる。これにより、例えば、入力端子に立下り電圧が入力されたときに、第１トランジスタ、第３トランジスタおよび第６トランジスタがオフし、その直後に第７トランジスタがオンし、さらに第２トランジスタがオンするので、出力電圧が第２電圧線側の電圧となる。また、例えば、入力電圧が立ち上がった時に、第１トランジスタ、第３トランジスタおよび第６トランジスタがオンし、その直後に第２トランジスタがオフする。これにより、出力電圧が第１電圧線側の電圧となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
このように、本実施の形態のインバータ回路１では、トランジスタＴｒ1とトランジスタＴｒ2とが同時にオンしている期間や、トランジスタＴｒ6とトランジスタＴｒ7とが同時にオンしている期間、トランジスタＴｒ3〜Ｔｒ5が同時にオンしている期間がないようにした。これにより、トランジスタＴｒ1〜Ｔｒ7を介して、高電圧線ＶHと低電圧線ＬLとの間を流れる電流（貫通電流）はほとんど存在しない。その結果、消費電力を抑えることができる。また、インバータ回路１には低電圧側と高電圧側とで１つずつしか電圧線が設けられていないので、インバータ回路１の耐圧を上げる必要がない。以上のことから、本実施の形態では、耐圧を上げることなく、消費電力を低減することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
（表示領域１１０Ａ）
図１４は、表示領域１１０Ａ内の回路構成の一例を、後述の書込線駆動回路１２４の一例と共に表したものである。表示領域１１０Ａ内には、複数の画素回路１１２が個々の有機ＥＬ素子１１１と対となって２次元配置されている。なお、本適用例では、一対の有機ＥＬ素子１１１および画素回路１１２が１つの画素１１３を構成している。より詳細には、図１２に示したように、一対の有機ＥＬ素子１１１Ｒおよび画素回路１１２が１つの赤色用の画素１１３Ｒを構成し、一対の有機ＥＬ素子１１１Ｇおよび画素回路１１２が１つの緑色用の画素１１３Ｇを構成し、一対の有機ＥＬ素子１１１Ｂおよび画素回路１１２が１つの青色用の画素１１３Ｂを構成している。さらに、互いに隣り合う３つの画素１１３Ｒ，１１３Ｇ，１１３Ｂが１つの表示画素１１４を構成している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
信号線駆動回路１２３は、制御信号１２１Ａの入力に応じて（同期して）、映像信号処理回路１２２から入力された映像信号１２２Ａ（信号電圧Ｖsig）を各信号線ＤＴＬに印加して、選択対象の画素１１３に書き込むものである。なお、書き込みとは、駆動トランジスタＴｒ100のゲートに所定の電圧を印加することを指している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
（Ｖth補正準備期間）
まず、Ｖth補正の準備を行う。具体的には、書込線ＷＳＬの電圧がＶoffとなっており、電源線ＰＳＬの電圧がＶccHとなっている時（つまり有機ＥＬ素子１１１が発光している時）に、電源線駆動回路１２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１１が消光する。その後、信号線ＤＴＬの電圧がＶofsとなっている時に書込線駆動回路１２４が書込線ＷＳＬの電圧をＶoffからＶonに上げ、駆動トランジスタＴｒ100のゲートをＶofsとする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
（最初のＶth補正期間）
次に、Ｖthの補正を行う。具体的には、書込みトランジスタＴｒ200がオンしており、信号線ＤＴＬの電圧がＶofsとなっている間に、電源線駆動回路１２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴｒ100のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇する。その後、信号線駆動回路１２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ3）。すると、駆動トランジスタＴｒ100のゲートがフローティングとなり、Ｖthの補正が休止する。