Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成25年9月24日(2013.9.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トンネル電界効果トランジスタであって、
高ドープのドレイン領域と、
長手方向を有しドレイン領域に接触する低ドープまたはアンドープのチャネル領域と、
ソース−チャネル界面でチャネル領域と接触する高ドープのソース領域と、
長手方向に沿ってソース領域とチャネル領域の少なくとも一部を覆うゲート誘電体およびゲート電極であって、ゲート電極はゲート誘電体の上に位置しゲート電極を越えて延びない、ゲート誘電体およびゲート電極と、を含み、
実効ゲート誘電体膜厚は、少なくとも一部はゲート誘電体の物理的膜厚の違いにより、ソース−チャネル界面において、ソース−チャネル界面から所定の距離のチャネル領域の上より小さいトンネル電界効果トランジスタ。
【請求項２】
長手方向に沿ったゲート誘電体の物理的膜厚は、ソース−チャネル界面からの距離が大きくなるほど増加する請求項１に記載のトンネル電界効果トランジスタ。
【請求項３】
チャネル領域に沿った実効ゲート誘電体膜厚の増加は急峻である請求項１に記載のトンネル電界効果トランジスタ。
【請求項４】
チャネル領域に沿った実効ゲート誘電体膜厚の増加はなだらかであるトンネル電界効果トランジスタ。
【請求項５】
チャネル領域に沿った実効ゲート誘電体膜厚の増加は急峻となだらかの双方の組み合わせである請求項１に記載のトンネル電界効果トランジスタ。
【請求項６】
実効ゲート誘電体膜厚の増加は、それぞれが異なる誘電率を有し、交互に重ねられた少なくとも２つのゲート誘電体材料を形成することにより達成され、ゲート誘電体材料の少なくとも１つはチャネル領域に沿って変化する膜厚を有する請求項１に記載のトンネル電界効果トランジスタ。
【請求項７】
チャネル領域に沿った実効ゲート誘電体膜厚の増加は、チャネル領域の物理的膜厚の変化との組み合わせで達成される請求項１に記載のトンネル電界効果トランジスタ。
【請求項８】
チャネル領域に沿った実効ゲート誘電体膜厚の増加は、ゲート誘電体の物理的な膜厚を低減すると共に、ゲート誘電率を低減することにより達成される請求項１に記載のトンネル電界効果トランジスタ。
【請求項９】
実効ゲート誘電体膜厚の増加は、第１長さ上で一定の第１膜厚を有する第１部分と、第２長さ上で一定の第２膜厚を有する第２部分とを有し、第２膜厚が第１膜厚より大きいゲート誘電体により達成される請求項１に記載のトンネル電界効果トランジスタ。
【請求項１０】
第１部分は、ソース−チャネル界面を越えて、０ｎｍから２０ｎｍまでの長さを覆う請求項１に記載のトンネル電界効果トランジスタ。
【請求項１１】
第２膜厚は、０．０５ｎｍから５０ｎｍまで、第１膜厚より大きい請求項１０に記載のトンネル電界効果トランジスタ。
【請求項１２】
トンネル電界効果トランジスタは、セグメント化されたナノ構造トンネル電界効果トランジスタであり、トンネル電界効果トランジスタの異なるセグメントは、トンネル電界効果トランジスタのソース領域、チャネル領域、およびドレイン領域を含む請求項１に記載のトンネル電界効果トランジスタ。
【請求項１３】
ゲート誘電体は、シリコン系酸化物（例えば、二酸化シリコン、酸窒化シリコン）、先端技術のｈｉｇｈ−ｋ誘電体材料、および／またはｌｏｗ−ｋ誘電体材料から選択される請求項１に記載のトンネル電界効果トランジスタ。
【請求項１４】
更に、ソースコンタクトとドレインコンタクトを含む請求項１に記載のトンネル電界効果トランジスタ。
【手続補正書】
【提出日】平成25年9月30日(2013.9.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の導電膜と、
前記第１の導電膜上の絶縁膜と、
前記絶縁膜上の、インジウムを含む酸化物半導体膜と、
前記酸化物半導体膜の第１の部分と重なる第２の導電膜と、
前記酸化物半導体膜の第２の部分と重なる第３の導電膜と、
前記酸化物半導体膜の第３の部分と接する酸化物絶縁膜を有し、
前記第３の部分は、前記第１の部分と前記第２の部分との間に設けられ、
前記第３の部分は、チャネル形成領域を含み、
前記第２の導電膜及び前記第３の導電膜は、前記第１の部分乃至前記第３の部分に接して設けられた第４の導電膜をエッチングする工程を経て形成されたものであり、
前記酸化物絶縁膜は、前記第２の導電膜及び前記第３の導電膜上に設けられ、
前記第２の導電膜及び前記第３の導電膜は、金属酸化物を形成することができる金属を含み、
前記第１の部分及び前記第２の部分は、それぞれ第１の領域と第２の領域とを有し、
前記第１の領域は、前記酸化物半導体膜の上面を含み、且つ前記第２の導電膜または前記第３の導電膜と重なり、
前記第２の領域は、前記第１の領域よりも前記第１の導電膜側に位置し、
前記第１の領域のインジウムの濃度は、前記第２の領域のインジウムの濃度よりも高いことを特徴とする半導体装置。
【請求項２】
第１の導電膜と、
前記第１の導電膜上の絶縁膜と、
前記絶縁膜上の、インジウムを含む酸化物半導体膜と、
前記酸化物半導体膜の第１の部分と重なる第２の導電膜と、
前記酸化物半導体膜の第２の部分と重なる第３の導電膜と、
前記酸化物半導体膜の第３の部分と接する酸化物絶縁膜を有し、
前記第３の部分は、前記第１の部分と前記第２の部分との間に設けられ、
前記第３の部分は、チャネル形成領域を含み、
前記第２の導電膜及び前記第３の導電膜は、前記第１の部分乃至前記第３の部分に接して設けられた第４の導電膜をエッチングする工程を経て形成されたものであり、
前記酸化物絶縁膜は、前記第２の導電膜及び前記第３の導電膜上に設けられ、
前記第２の導電膜及び前記第３の導電膜は、金属酸化物を形成することができる金属を含み、
前記第１の部分及び前記第２の部分は、それぞれ第１の領域と第２の領域とを有し、
前記第１の領域は、前記酸化物半導体膜の上面を含み、且つ前記第２の導電膜または前記第３の導電膜と重なり、
前記第２の領域は、前記第１の領域よりも前記第１の導電膜側に位置し、
前記酸化物半導体膜は金属元素を含み、
前記第１の領域の前記金属元素の濃度は、前記第２の領域の前記金属元素の濃度よりも高く、
前記第１の領域にはインジウムを含む結晶が存在することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第３の部分は、前記第１の部分よりも膜厚が小さい部分を有し、
前記第３の部分は、前記第２の部分より膜厚が小さい部分を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物絶縁膜は、酸化珪素を有することを特徴とする半導体装置。
【請求項５】
第１の導電膜と、
前記第１の導電膜上の絶縁膜と、
前記絶縁膜上の、インジウムを含む酸化物半導体膜と、
前記酸化物半導体膜の第１の部分と重なる第２の導電膜と、
前記酸化物半導体膜の第２の部分と重なる第３の導電膜と、
前記酸化物半導体膜の第３の部分と接する酸化物絶縁膜と、有し、
前記第３の部分は、前記第１の部分と前記第２の部分との間に設けられ、
前記第３の部分は、チャネル形成領域を含む半導体装置の作製方法であって、
前記第１の部分乃至前記第３の部分に接して設けられた第４の導電膜をエッチングすることにより、前記第２の導電膜と前記第３の導電膜とは形成され、且つ前記第３の部分は露出され、
前記エッチング後に、前記酸化物絶縁膜は、前記第３の部分に接するように形成され、
前記第１の部分及び前記第２の部分は、それぞれ第１の領域と第２の領域とを有し、
前記第１の領域は、前記酸化物半導体膜の上面を含み、且つ前記第２の導電膜または前記第３の導電膜と重なり、
前記第２の領域は、前記第１の領域よりも前記第１の導電膜側に位置し、
前記第１の領域のインジウムの濃度は、前記第２の領域のインジウムの濃度よりも高いことを特徴とする半導体装置の作製方法。
【請求項６】
第１の導電膜と、
前記第１の導電膜上の絶縁膜と、
前記絶縁膜上の、インジウムを含む酸化物半導体膜と、
前記酸化物半導体膜の第１の部分と重なる第２の導電膜と、
前記酸化物半導体膜の第２の部分と重なる第３の導電膜と、
前記酸化物半導体膜の第３の部分と接する酸化物絶縁膜と、有し、
前記第３の部分は、前記第１の部分と前記第２の部分との間に設けられ、
前記第３の部分は、チャネル形成領域を含む半導体装置の作製方法であって、
前記第１の部分乃至前記第３の部分に接して設けられた第４の導電膜をエッチングすることにより、前記第２の導電膜と前記第３の導電膜とは形成され、且つ前記第３の部分は露出され、
前記エッチング後に、前記酸化物絶縁膜は、前記第３の部分に接するように形成され、
前記第１の部分及び前記第２の部分は、それぞれ第１の領域と第２の領域とを有し、
前記第１の領域は、前記酸化物半導体膜の上面を含み、且つ前記第２の導電膜または前記第３の導電膜と重なり、
前記第２の領域は、前記第１の領域よりも前記第１の導電膜側に位置し、
前記酸化物半導体膜は金属元素を含み、
前記第１の領域の前記金属元素の濃度は、前記第２の領域の前記金属元素の濃度よりも高く、
前記第１の領域にはインジウムを含む結晶が存在することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成25年6月6日(2013.6.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層上の第１の導電層および第２の導電層と、を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有し、
前記酸化物半導体層と前記第１の導電層との間に、前記酸化物半導体層および前記第１の導電層と接する第１のインジウムを有し、
前記酸化物半導体層と前記第２の導電層との間に、前記酸化物半導体層および前記第２の導電層と接する第２のインジウムを有することを特徴とする半導体装置。
【請求項２】
酸化物半導体層と、
前記酸化物半導体層上の第１の導電層および第２の導電層と、を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有し、
前記酸化物半導体層と前記第１の導電層との間に、前記酸化物半導体層および前記第１の導電層と接する第１のインジウム合金を有し、
前記酸化物半導体層と前記第２の導電層との間に、前記酸化物半導体層および前記第２の導電層と接する第２のインジウム合金を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体層は、酸化インジウムを有することを特徴とする半導体装置。
【請求項４】
酸化物半導体層と、
前記酸化物半導体層上の第１の導電層および第２の導電層と、を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有し、
前記酸化物半導体層と前記第１の導電層との間に、前記酸化物半導体層および前記第１の導電層と接する第１の亜鉛を有し、
前記酸化物半導体層と前記第２の導電層との間に、前記酸化物半導体層および前記第２の導電層と接する第２の亜鉛を有することを特徴とする半導体装置。
【請求項５】
酸化物半導体層と、
前記酸化物半導体層上の第１の導電層および第２の導電層と、を有し、
前記酸化物半導体層は、トランジスタのチャネル形成領域を有し、
前記酸化物半導体層と前記第１の導電層との間に、前記酸化物半導体層および前記第１の導電層と接する第１の亜鉛合金を有し、
前記酸化物半導体層と前記第２の導電層との間に、前記酸化物半導体層および前記第２の導電層と接する第２の亜鉛合金を有することを特徴とする半導体装置。
【請求項６】
請求項４または請求項５において、
前記酸化物半導体層は、酸化亜鉛を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１の導電層および前記第２の導電層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを含む合金を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のいずれか一において、
前記第１の導電層および前記第２の導電層は、タングステン酸化物を含むインジウム酸化物、タングステン酸化物を含むインジウム亜鉛酸化物、チタン酸化物を含むインジウム酸化物、チタン酸化物を含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素が添加されたインジウム錫酸化物のいずれかを有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年1月21日(2013.1.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板ホルダに保持された第１の半導体ウエハと、第２の基板ホルダに保持された第２の半導体ウエハとを、位置合わせ部で互いに位置合わせして重ね合せる重ね合せステップと、
前記重ね合わされた前記第１の半導体ウエハと前記第２の半導体ウエハとを接合部で接合する接合ステップと、
前記接合ステップに先立って、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方から塵埃を除去する塵埃除去ステップと
を含む半導体デバイスの製造方法。
【請求項２】
前記位置合わせ部と前記接合部との間で前記第１の半導体ウエハおよび前記第２の半導体ウエハを挟持した前記第１の基板ホルダおよび前記第２の基板ホルダを搬送する搬送ステップを含み、
前記塵埃除去ステップは、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方の温度を前記搬送ステップにおける搬送経路の温度よりも高くする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記接合ステップにより接合された前記第１の半導体ウエハおよび前記第２の半導体ウエハを冷却室で冷却する冷却ステップを含み、
前記塵埃除去ステップは、前記第１の半導体ウエハおよび前記第２の半導体ウエハを挟持した前記第１の基板ホルダおよび前記第２の基板ホルダを前記冷却室に載置し、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方の温度と前記冷却室の温度差によって生じる熱泳動により、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方に付着した塵埃を除去する請求項２に記載の半導体デバイスの製造方法。
【請求項４】
前記塵埃除去ステップの後であって、前記冷却ステップの前に、前記冷却室の温度を変更する温度変更ステップを有する請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記塵埃除去ステップは、前記第１の半導体ウエハおよび前記第２の半導体ウエハの温度が、前記塵埃除去ステップと前記接合ステップの間に前記第１の半導体ウエハおよび前記第２の半導体ウエハが移動する経路上の温度よりも低くなる前に、前記第１の半導体ウエハおよび前記第２の半導体ウエハを前記冷却室から搬出することを特徴とする請求項３または４に記載の半導体デバイスの製造方法。
【請求項６】
前記接合ステップによる加熱に先立って、前記第１の半導体ウエハおよび前記第２の半導体ウエハを加熱する予備加熱ステップを有する請求項３から５のいずれか１項に記載の半導体デバイスの製造方法。
【請求項７】
前記塵埃除去ステップは、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方の温度を、前記予備加熱ステップにおける予備加熱温度よりも低く、前記搬送経路の温度よりも高い温度にする請求項６に記載の半導体デバイスの製造方法。
【請求項８】
前記塵埃除去ステップと前記接合ステップの間に前記第１の基板ホルダおよび前記第２の基板ホルダが移動する経路上の温度を取得する温度取得ステップを更に備え、
前記予備加熱ステップは、前記第１の基板ホルダおよび前記第２の基板ホルダの温度を、前記温度取得ステップで取得した温度よりも高くなるよう加熱することを特徴とする請求項６または７に記載の半導体デバイスの製造方法。
【請求項９】
前記予備加熱ステップは、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方に付着した塵埃を熱泳動により除去するための時間に低下する前記第１の半導体ウエハおよび前記第２の半導体ウエハの温度に相応する熱量を、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方に加えること特徴とする請求項６から８のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１０】
前記予備加熱ステップは、前記塵埃除去ステップに先立って、前記第１の半導体ウエハおよび前記第２の半導体ウエハを挟持した前記第１の基板ホルダおよび前記第２の基板ホルダが搬入されるロードロックチャンバ内で、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方を予備加熱することを特徴とする請求項６から９のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１１】
前記接合ステップによる加熱に先立って、前記第１の半導体ウエハおよび前記第２の半導体ウエハを加熱する予備加熱ステップを有し、
前記塵埃除去ステップは、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方の温度を、前記予備加熱ステップにおける予備加熱温度よりも低く、前記搬送経路の温度よりも高い温度にする請求項２に記載の半導体デバイスの製造方法。
【請求項１２】
第１の基板ホルダに保持された第１の半導体ウエハと、第２の基板ホルダに保持された第２の半導体ウエハとを、位置合わせ部で互いに位置合わせして重ね合せることにより前記第１の基板ホルダと前記第２の基板ホルダとの間に挟持する挟持ステップと、
前記位置合わせ部を経て接合部に至る搬送経路を、前記第１の半導体ウエハと前記第２の半導体ウエハとを挟持した前記第１の基板ホルダおよび前記第２の基板ホルダを搬送する搬送ステップと、
挟持された前記第１の半導体ウエハと前記第２の半導体ウエハとを接合部で接合する接合ステップと、
前記接合ステップに先立って、前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方の温度を前記搬送経路の温度よりも高くする温度上昇ステップと
を含む半導体デバイスの製造方法。
【請求項１３】
第１の基板ホルダに保持された第１の半導体ウエハと、第２の基板ホルダに保持された第２の半導体ウエハとを、互いに位置合わせして重ね合せることにより前記第１の基板ホルダと前記第２の基板ホルダとの間に挟持する位置合わせ部と、
挟持された前記第１の半導体ウエハと前記第２の半導体ウエハとを接合する接合部と、
前記接合部での接合に先立って、前記接合部での接合に影響を与える塵埃を前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方から除去する塵埃除去部と
を備える基板貼り合せ装置。
【請求項１４】
前記接合部は、前記第１の半導体ウエハと前記第２の半導体ウエハとを加熱および加圧して接合し、
前記塵埃除去部は、前記接合部での加熱および加圧に影響を与える塵埃を除去する請求項１３に記載の基板貼り合せ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体デバイスの製造方法、半導体デバイスの製造方法および基板貼り合せ装置
【手続補正書】
【提出日】平成25年2月15日(2013.2.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】基板貼り合わせ装置および積層半導体装置の製造方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板ホルダに保持された第１の半導体ウエハと、第２の基板ホルダに保持された第２の半導体ウエハとを、互いに位置合わせして重ね合せる位置合わせ部と、
前記位置合わせされた前記第１の半導体ウエハと前記第２の半導体ウエハとを接合することにより積層基板を形成する接合部と、
前記積層基板を前記第１の基板ホルダおよび前記第２の基板ホルダから分離する分離装置と、
前記積層基板が前記第１の基板ホルダおよび前記第２の基板ホルダの少なくとも一方から分離したことを検知する分離検知部と
を備える基板貼り合せ装置。
【請求項２】
前記分離検知部は、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方と前記積層基板との間を通過した光を受光する光センサを含む請求項１に記載の基板貼り合せ装置。
【請求項３】
前記光センサは、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方において前記積層基板を保持する保持面と平行に配されたラインセンサを含む請求項２に記載の基板貼り合せ装置。
【請求項４】
前記光センサは、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方において前記積層基板を保持する保持面に対して傾斜して配されたラインセンサを含む請求項２に記載の基板貼り合せ装置。
【請求項５】
前記光センサは、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方から前記積層基板が引き離される場合の移動方向と平行に配されたラインセンサを含む請求項２に記載の基板貼り合せ装置。
【請求項６】
前記ラインセンサは、分離された前記積層基板が前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方から最も遠ざかった場合に、前記積層基板の位置に一端を、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方の位置に他端がそれぞれ位置する傾きを有する請求項４または請求項５に記載の基板貼り合せ装置。
【請求項７】
前記分離検知部は、前記ラインセンサにおいて前記光を受光した位置に基づいて、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方および前記積層基板の分離状態を検知する請求項４から請求項６までのいずれか一項に記載の基板貼り合せ装置。
【請求項８】
前記分離検知部は、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方を吸着する真空吸着系統の真空度の変化に基づいて前記積層基板の分離を検知する請求項１から請求項７までのいずれか一項に記載の基板貼り合せ装置。
【請求項９】
前記分離検知部は、互いに分離された前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方と前記積層基板との少なくとも一方による荷重の変化に基づいて前記積層基板の分離を検知する請求項１から請求項８までのいずれか一項に記載の基板貼り合せ装置。
【請求項１０】
前記分離検知部は、前記積層基板を吸着する静電吸着電圧の変化に基づいて前記積層基板の分離を検知する請求項１から請求項９までのいずれか一項に記載の基板貼り合せ装置。
【請求項１１】
前記分離装置は、前記積層基板に当接して前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方から前記積層基板を分離させる分離部を有する請求項１から請求項１０までのいずれか一項に記載の基板貼り合せ装置。
【請求項１２】
前記分離部は、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方において前記積層基板を保持する保持面と反対側に位置する面を保持するホルダステージを更に備える請求項１１に記載の基板貼り合せ装置。
【請求項１３】
前記分離部は、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方を貫通して前記積層基板を押し上げるリフトピンを有する請求項１２に記載の基板貼り合せ装置。
【請求項１４】
前記分離部は、前記積層基板において、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方と反対側に位置する他の面に当接する当接部材を更に有する請求項１３に記載の基板貼り合せ装置。
【請求項１５】
前記分離部は、前記積層基板において、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方と反対側に位置する他の面を負圧により吸着する吸盤および多孔質パッドのいずれかを有する請求項１１または請求項１２に記載の基板貼り合せ装置。
【請求項１６】
前記分離部は、前記積層基板の側面に当接する爪を有する請求項１１または請求項１２に記載の基板貼り合せ装置。
【請求項１７】
前記爪は、前記積層基板の前記側面に近接及び離間する方向に移動する請求項１６に記載の基板貼り合せ装置。
【請求項１８】
前記分離部は、前記積層基板において前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方と反対側に位置する他の面を保持する保持面を有する前記第１の基板ホルダおよび前記第２の基板ホルダの他方を、前記保持面と反対側に位置する他の面において保持するホルダステージを有する請求項１１に記載の基板貼り合せ装置。
【請求項１９】
前記分離部は、前記第１の基板ホルダおよび前記第２の基板ホルダの前記一方を吸着して移動する昇降ステージを有する請求項１８に記載の基板貼り合せ装置。
【請求項２０】
前記分離装置は、前記第１の半導体ウエハを前記第１の基板ホルダに保持させ、前記第２の半導体ウエハを前記第２の基板ホルダに保持させるプリアライナを兼ねる請求項１から請求項１９までのいずれか一項に記載の基板貼り合せ装置。
【請求項２１】
積層半導体装置の製造方法であって、
回路が形成された複数の基板を貼り合せて積層基板にする貼り合せステップと、
前記積層基板の一面を保持する基板ホルダをホルダステージに固定する固定ステップと、
前記積層基板に分離部を当接させて前記積層基板を前記基板ホルダから分離する分離ステップと、
前記積層基板が前記基板ホルダから分離されたことを検知する検知ステップと、
前記基板ホルダから分離された前記積層基板を複数の積層半導体装置に個片化する個片化ステップと
を備える積層半導体装置の製造方法。
【請求項２２】
前記分離ステップにおいて、前記積層基板および前記基板ホルダに与える力が前記複数の基板を貼り合わせる接合力よりも大きくなる場合に、前記分離ステップを中止する中止ステップを更に備える請求項２１に記載の積層半導体装置の製造方法。
【手続補正書】
【提出日】平成25年9月5日(2013.9.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極層と、
前記ゲート電極層上のゲート絶縁層と、
前記ゲート絶縁層上の酸化物半導体層と、
前記酸化物半導体層上のソース電極層及びドレイン電極層と、
前記酸化物半導体層、前記ソース電極層及びドレイン電極層上に設けられ、前記酸化物半導体層の一部と接する酸化シリコン層と、を有し、
前記酸化物半導体層と前記酸化シリコン層の界面に混合領域が設けられ、
前記混合領域は、酸素、シリコン、及び前記酸化物半導体層に含まれる金属元素を少なくとも一種類以上含むことを特徴とする半導体装置。
【請求項２】
請求項１において、前記混合領域は膜厚１ｎｍ乃至１０ｎｍであることを特徴とする半導体装置。
【請求項３】
ゲート電極層と、
前記ゲート電極層上のゲート絶縁層と、
前記ゲート絶縁層上の酸化物半導体層と、
前記酸化物半導体層上のソース電極層及びドレイン電極層と、
前記酸化物半導体層、前記ソース電極層及びドレイン電極層上に設けられ、前記酸化物半導体層の一部と接する酸化シリコン層と、を有し、
前記酸化シリコン層は、欠陥を含むことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記酸化シリコン層を覆う保護絶縁層を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記酸化物半導体層は、インジウム、ガリウム、又は亜鉛を含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年10月1日(2013.10.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
端子部を有し、
前記端子部は、
導電層と、
前記導電層上の窒化珪素を含む第１の絶縁層と、
前記第１の絶縁層上の酸化珪素を含む第２の絶縁層と、
前記第２の絶縁層上の酸化珪素を含む第３の絶縁層と、
前記第３の絶縁層上の透明導電層と、を有し、
前記導電層は、前記透明導電層と電気的に接続されており、
前記導電層は、トランジスタのゲート電極に含まれる金属元素と同じ金属元素を含むことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記ゲート電極は、Ｃｕを含むことを特徴とする半導体装置。
【請求項３】
請求項１において、
前記ゲート電極は、第１の層と、第２の層とを有し、
前記第１の層は、Ｃｕを含み、
前記第２の層は、Ｃｕよりも高い融点を持つ金属元素を含むことを特徴とする半導体装置。
【請求項４】
端子部を有し、
前記端子部は、
窒化珪素を含む第１の絶縁層と、
前記第１の絶縁層上の酸化珪素を含む第２の絶縁層と、
前記第２の絶縁層上の導電層と、
前記導電層上の酸化珪素を含む第３の絶縁層と、
前記第３の絶縁層上の透明導電層と、を有し、
前記導電層は、前記透明導電層と電気的に接続されており、
前記導電層は、トランジスタのソース電極およびドレイン電極に含まれる金属元素と同じ金属元素を含むことを特徴とする半導体装置。
【請求項５】
請求項４において、
前記ソース電極および前記ドレイン電極は、それぞれ、Ｃｕを含むことを特徴とする半導体装置。
【請求項６】
請求項４において、
前記ソース電極および前記ドレイン電極は、それぞれ、第１の層と、第２の層とを有し、
前記第１の層は、Ｃｕを含み、
前記第２の層は、Ｃｕよりも高い融点を持つ金属元素を含むことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第３の絶縁層上の第４の絶縁層を有し、
前記第４の絶縁層は、窒化珪素を含むことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記トランジスタは、酸化物半導体層を有し、
前記酸化物半導体層は、インジウム、ガリウム、または亜鉛のいずれか一つを含むことを特徴とする半導体装置。
【請求項９】
端子部と、トランジスタとを有し、
前記端子部は、
導電層と、
前記導電層上の窒化珪素を含む第１の絶縁層と、
前記第１の絶縁層上の酸化珪素を含む第２の絶縁層と、
前記第２の絶縁層上の酸化珪素を含む第３の絶縁層と、
前記第３の絶縁層上の透明導電層と、を有し、
前記導電層は、前記透明導電層と電気的に接続されており、
前記トランジスタは、
ゲート電極と、
前記ゲート電極上の窒化珪素を含む第４の絶縁層と、
前記第４の絶縁層上の酸化珪素を含む第５の絶縁層と、
前記第５の絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続されたソース電極と、
前記酸化物半導体層と電気的に接続されたドレイン電極と、
前記酸化物半導体層上の酸化珪素を含む第６の絶縁層と、を有し、
前記導電層は、前記ゲート電極に含まれる金属元素と同じ金属元素を含み、
前記ソース電極および前記ドレイン電極は、それぞれ、酸素欠損を有するチタン酸化物を含む領域を有することを特徴とする半導体装置。
【請求項１０】
請求項９において、
前記ゲート電極はＣｕを含むことを特徴とする半導体装置。
【請求項１１】
請求項９において、
前記ゲート電極は、第１の層と、第２の層とを有し、
前記第１の層は、Ｃｕを含み、
前記第２の層は、Ｃｕよりも高い融点を持つ金属元素を含むことを特徴とする半導体装置。
【請求項１２】
端子部と、トランジスタとを有し、
前記端子部は、
窒化珪素を含む第１の絶縁層と、
前記第１の絶縁層上の酸化珪素を含む第２の絶縁層と、
前記第２の絶縁層上の導電層と、
前記導電層上の酸化珪素を含む第３の絶縁層と、
前記第３の絶縁層上の透明導電層と、を有し、
前記導電層は、前記透明導電層と電気的に接続されており、
前記トランジスタは、
窒化珪素を含む第４の絶縁層と、
前記第４の絶縁層上の酸化珪素を含む第５の絶縁層と、
前記第５の絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続されたソース電極と、
前記酸化物半導体層と電気的に接続されたドレイン電極と、
前記酸化物半導体層上の酸化珪素を含む第６の絶縁層と、有し、
前記導電層は、前記ソース電極および前記ドレイン電極に含まれる金属元素と同じ金属元素を含み、
前記ソース電極および前記ドレイン電極は、それぞれ、酸素欠損を有するチタン酸化物を含む領域を有することを特徴とする半導体装置。
【請求項１３】
請求項１２において、
前記ソース電極および前記ドレイン電極はＣｕを含むことを特徴とする半導体装置。
【請求項１４】
請求項１２において、
前記ソース電極および前記ドレイン電極は、それぞれ、第１の層と、第２の層とを有し、
前記第１の層は、Ｃｕを含み、
前記第２の層は、Ｃｕよりも高い融点を持つ金属元素を含むことを特徴とする半導体装置。
【請求項１５】
請求項９乃至請求項１４のいずれか一項において、
前記第３の絶縁層上の第７の絶縁層を有し、
前記第７の絶縁層は、窒化珪素を含むことを特徴とする半導体装置。
【請求項１６】
請求項９乃至請求項１５のいずれか一項において、
前記領域の厚さは、０．１ｎｍ以上１０ｎｍ以下であることを特徴とする半導体装置。
【請求項１７】
請求項９乃至請求項１６のいずれか一項において、
前記チタン酸化物は、二酸化チタンであることを特徴とする半導体装置。
【請求項１８】
請求項９乃至請求項１７のいずれか一項において、
前記酸化物半導体層は、インジウム、ガリウム、または亜鉛のいずれか一つを含むことを特徴とする半導体装置。
【請求項１９】
請求項１乃至請求項１８のいずれか一項において、
前記第２の絶縁層と前記第３の絶縁層とは、接していることを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年9月16日(2013.9.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に酸化物半導体層、ソース電極層、及びドレイン電極層とを有し、前記ソース電極層または前記ドレイン電極層は積層であり、その積層のうち、前記酸化物半導体層と接する一層をＳｎ、Ｓｂ、Ｓｅ、Ｔｅ、Ｐｄ、Ａｇ、Ｃｕから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金を有する金属層とする半導体装置。
【請求項２】
絶縁表面を有する基板上に酸化物半導体層、ソース電極層、及びドレイン電極層とを有し、前記ソース電極層または前記ドレイン電極層は積層であり、その積層のうち、前記酸化物半導体層と接する一層はＡｕ、またはＰｔを有する金属層とする半導体装置。
【請求項３】
請求項１または請求項２において、前記金属層は、前記酸化物半導体層の構成金属元素と異なることを特徴とする半導体装置。
【請求項４】
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層に接して、酸化物半導体層の構成金属元素以外の第１の金属層と、第２の金属層の積層を形成し、
前記第１の金属層、及び前記第２の金属層を選択的にエッチングして、第１の金属層と第２の金属層の積層構造のソース電極層またはドレイン電極層を形成し、
前記第１の金属層の構成元素は、Ｓｎ、Ｓｂ、Ｓｅ、Ｔｅ、Ｐｄ、Ａｇ、Ｃｕ、Ｐｔ、Ａｕから選ばれた元素の少なくとも一つである半導体装置の作製方法。
【請求項５】
絶縁表面を有する基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の金属層と、第２の金属層の積層を形成し、
前記第１の金属層、及び前記第２の金属層を選択的にエッチングして、前記第１の金属層と前記第２の金属層の積層構造のソース電極層またはドレイン電極層を形成し、
前記ソース電極層または前記ドレイン電極層上に酸化物半導体層を形成し、
前記第２の金属層の構成元素は、前記酸化物半導体層の構成金属元素以外であり、且つ、Ｓｎ、Ｓｂ、Ｓｅ、Ｔｅ、Ｐｄ、Ａｇ、Ｃｕ、Ｐｔ、Ａｕから選ばれた元素の少なくとも一つである半導体装置の作製方法。
【手続補正書】
【提出日】平成25年9月16日(2013.9.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上に酸化物半導体層と、
前記酸化物半導体層の一部と接する酸化物絶縁層と、
前記酸化物半導体層の一部と接するソース電極層及びドレイン電極層と、
を有し、
前記酸化物半導体層において、前記ソース電極層と前記酸化物絶縁層の間の領域と、前記ドレイン電極層と前記酸化物絶縁層の間の領域と、は、前記ソース電極層と重なる領域、前記酸化物絶縁層と重なる領域、及び前記ドレイン電極層と重なる領域よりも薄い膜厚を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記酸化物半導体層は、結晶領域を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記酸化物半導体層は、表面に対し垂直方向にｃ軸配向をしている領域を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年10月1日(2013.10.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に窒化珪素を含む第１の絶縁層を形成し、
前記第１の絶縁層上にＣｕを含む第１の導電層を形成し、
前記第１の導電層上に前記第１の導電層を覆う第２の導電層を形成し、
前記第２の導電層上に窒化珪素を含む第２の絶縁層を形成し、
前記第２の絶縁層上に酸化珪素を含む第３の絶縁層を形成し、
前記第３の絶縁層上に島状の酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第１の導電層は、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、Ｚｒ、Ｃａの少なくともいずれか一を含むことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記第２の導電層は、Ｃｕよりも融点が高い元素で構成されていることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の絶縁層と、前記第１の導電層との間に、Ｗ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒの少なくともいずれか一を含む金属層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎの少なくともいずれか一を含むことを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成25年10月4日(2013.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の、第１の導電層と、
前記第１の導電層を覆う、第１の絶縁層と、
前記第１の絶縁層上の、前記第１の導電層の少なくとも一部と重畳し結晶領域を有する酸化物半導体層と、
前記酸化物半導体層に接する第２の導電層および第３の導電層と、
前記酸化物半導体層、前記第２の導電層、および前記第３の導電層を覆う絶縁層と、
前記絶縁層上の、前記酸化物半導体層の少なくとも一部と重畳する第４の導電層と、を有することを特徴とする半導体装置。
【請求項２】
前記酸化物半導体層の前記結晶領域は、Ｉｎ２Ｇａ２ＺｎＯ７の結晶を含んでなる、請求項１に記載の半導体装置。
【請求項３】
基板上に、第１の導電層を形成し、
前記第１の導電層を覆うように、第１の絶縁層を形成し、
前記第１の絶縁層上に、前記第１の導電層の少なくとも一部と重畳する酸化物半導体層を形成し、
前記酸化物半導体層に熱を加えて、前記酸化物半導体層に結晶領域を形成し、
前記酸化物半導体層に接する第２の導電層および第３の導電層を形成し、
前記酸化物半導体層、前記第２の導電層、および前記第３の導電層を覆う絶縁層を形成し、
前記絶縁層上に、前記酸化物半導体層の少なくとも一部と重畳する第４の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
前記結晶領域の形成は、前記酸化物半導体層の表面が５００℃以上となるように熱を加えることにより行う、請求項３に記載の半導体装置の作製方法。
【手続補正書】
【提出日】平成25年1月28日(2013.1.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板を収納した基板搬送容器が載置される容器載置部と、この容器載置部に載置された基板搬送容器に対して基板の受け渡しを行う受け渡し機構と、を含む基板搬入ブロックと、
基板に対して処理を行うための複数の処理ユニットと、これら処理ユニットに対して基板の受け渡しを行うための基板搬送機構と、を備えた処理ブロックであって、前記基板搬入ブロック側から順に配置される第１の処理ブロック、第２の処理ブロック及び第３の処理ブロックと、
前記受け渡し機構から前記第１の処理ブロックに基板を受け渡すための第１の受け渡しステージと、
前記受け渡し機構から受け取った基板を第２の処理ブロックに直接搬送するための第１直接搬送機構と、
前記受け渡し機構から受け取った基板を第３の処理ブロックに直接搬送するための第２直接搬送機構と、を備えたことを特徴とする基板処理装置。
【請求項２】
前記第１の処理ブロック、第２の処理ブロック及び第３の処理ブロックは、互いに横方向に配置されていることを特徴とする請求項１記載の基板処理装置。
【請求項３】
前記第２の処理ブロックは、前記第１直接搬送機構との間で基板の受け渡しが行われる受け渡しステージを備え、
前記第３の処理ブロックは、前記第２直接搬送機構との間で基板の受け渡しが行われる受け渡しステージを備えることを特徴とする請求項１又は２記載の基板処理装置。
【請求項４】
第１の処理ブロック、第２の処理ブロック及び第３の処理ブロックの各々は、互いに積層された上段処理ブロック及び下段処理ブロックを備え、
これら上段処理ブロック及び下段処理ブロックの各々は、各々基板に対して処理を行うための複数の処理ユニットと、これら処理ユニットに対して基板の受け渡しを行うための基板搬送機構と、を備え、
前記第２の処理ブロック及び第３の処理ブロックの各々は、前記上段処理ブロックの基板搬送機構により基板の受け渡しが行われる上段ステージと、前記下段処理ブロックの基板搬送機構により基板の受け渡しが行われる下段ステージと、前記第１直接搬送機構または、第２直接搬送機構により搬送された基板を前記上段ステージあるいは下段ステージに受け渡す上下搬送機構と、を備えることを特徴とする請求項１又は２記載の基板処理装置。
【請求項５】
第１の処理ブロック、第２の処理ブロック及び第３の処理ブロックの各々は、互いに積層された上段処理ブロック及び下段処理ブロックを備え、
これら上段処理ブロック及び下段処理ブロックの各々は、各々基板に対して処理を行うための複数の処理ユニットと、これら処理ユニットに対して基板の受け渡しを行うための基板搬送機構と、を備え、
前記第２の処理ブロック及び第３の処理ブロックの各々は、前記上段処理ブロックの基板搬送機構により基板の受け渡しが行われる上段ステージと、前記下段処理ブロックの基板搬送機構により基板の受け渡しが行われる下段ステージと、前記第１直接搬送機構または、前記第２直接搬送機構により搬送された基板を前記上段ステージあるいは下段ステージに受け渡す上下搬送機構と、前記第１直接搬送機構または、前記第２直接搬送機構により搬送された基板と前記上下搬送機構との間で基板の受け渡しを行うための受け渡しステージと、を備えることを特徴とする請求項１又は２記載の基板処理装置。
【請求項６】
前記基板搬入ブロックと前記第１の処理ブロックの間に受け渡しブロックを備え、
前記受け渡しブロックは、前記第１の受け渡しステージと、前記受け渡し機構と第１直接搬送機構との間で基板の受け渡しが行われる第２の受け渡しステージと、前記受け渡し機構と第２直接搬送機構との間で基板の受け渡しが行われる第３の受け渡しステージと、を備えることを特徴とする請求項１ないし５のいずれか一つに記載の基板処理装置。
【請求項７】
前記各処理ブロック間に区画壁を設け、前記区画壁に前記第１直接搬送機構または、前記第２直接搬送機構により各処理ブロックに基板を受け渡し可能な開口を備えたことを特徴とする請求項１ないし６のいずれか一つに記載の基板処理装置。
【請求項８】
前記第１の処理ブロックと前記第２の処理ブロック間に区画壁を設け、前記区画壁に前記第１直接搬送機構により前記第２の処理ブロックに基板を受け渡し可能であり、前記第２直接搬送機構が通過可能な開口を備えたことを特徴とする請求項１ないし７のいずれか一つに記載の基板処理装置。
【請求項９】
前記第１の処理ブロック内に備えられた前記基板搬送機構と、第１の受け渡しステージとの間で基板の受け渡しが行われることを特徴とする請求項１ないし８のいずれか一つに記載の基板処理装置。
【請求項１０】
前記第１直接搬送機構または、前記第２直接搬送機構は、複数枚の基板を同時に搬送可能であることを特徴とする請求項１ないし９のいずれか一つに記載の基板処理装置。
【請求項１１】
前記第１直接搬送機構及び、前記第２直接搬送機構のそれぞれ上方下方に隔壁を設けていることを特徴とする請求項１ないし１０のいずれか一つに記載の基板処理装置。
【手続補正書】
【提出日】平成25年10月8日(2013.10.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
実際には、構築されるグラフの最初のレベルは、ルートノードである（ステップ４２）。ルートノードは、グラフの最高レベルである。次にグラフのいくつかのレベルが構築され走査される（ステップ４３〜４４）。グラフは、第１のオブジェクトのインタフェース情報と第２のオブジェクトのインタフェース情報のすべての組合せを備える少なくとも第２のレベルから成る。所与のレベルの各ノードに関して、第１のオブジェクトのインタフェース情報と第２のオブジェクトのインタフェース情報の１つのマッチングが、計算される（ステップ５０）。マッチングが全く計算されない場合、そのノードは、ツリーから切り離される。有利なことに、このことは、検索グラフによってインタフェース情報のマッチングの計算の数を制限することが可能になることを暗示し、実際、子ノードは、その子ノードによって表される組合せが、上位レベルにおける別のノードによって既に表されている場合に限って、親ノード上をポイントする。その結果、検索グラフを走査するのに要求される時間は、マッチングを全く有さない組合せが、下位レベルでグラフにおいて再使用され得ないので、低減される。このため、グラフを構築するため、および走査するための全体的なプロセスが、向上させられる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
実際には、相対的位置の各位置のそれぞれのレンダリングは、それぞれの透明性レベルであることが可能である。通常、各位置のそれぞれのレンダリングは、表示される位置の透明性が低いほど、その位置が良好であるようになっている。デフォルトで、最良のソリューションは、わずかに透明である一方で、最悪のソリューションは、ほとんど透明であり、中間のソリューションは、最良のソリューションと比べてはるかに透明である。実際には、最良の位置の透明性は、基準値に設定され、２番目のソリューションから最後のソリューションまでの透明性は、天井値（基準値の半分）から床値（ほとんど透明）まで直線的に、規則的に高められる。さらに、それぞれのレンダリングは、カラーコードに従って実行されることも可能である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
図７で、設計者は、最良の位置９１０の上に触覚デバイスのカーソル９０２を移動している。設計者は、その結果、最良の位置に基づくソリューションを事前視覚化する（ｐｒｅ−ｖｉｓｕａｌｉｚｅ）ことができ、その他の位置の透明性が高められる一方で、位置９１０の透明性は低減される。このため、ソリューション位置９１０が強調され、このことは、ユーザがそのソリューションを容易に理解することを有利に可能にする。
【手続補正書】
【提出日】平成25年11月1日(2013.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
条件分岐命令を実行するためのシステムであって、
前記条件分岐命令に依存する一以上の命令を予測する分岐予測器（１４）と、
前記分岐予測器（１４）によって予測されなかった命令を記憶するプログラムメモリ（３）であって、分岐誤予測が判断されると前記プログラムメモリ（３）に記憶された命令が検索されることになる、プログラムメモリ（３）と、
前記分岐誤予測が判断された後に前記プログラムメモリ（３）から検索された命令であって、後続の分岐誤側中に使用するための命令を記憶する分岐誤予測バッファ（１７）とを含むシステム。
【請求項２】
請求項１に記載のシステムにおいて、プロセッサを更に備え、
正しい分岐予測の場合、前記プロセッサは前記プログラムメモリから命令を検索し、分岐誤予測の場合、前記プロセッサは前記分岐誤予測バッファ（１７）から命令を検索する、システム。
【請求項３】
請求項２に記載のシステムにおいて、前記プロセッサは、プロセッサパイプラインにおいて前記分岐命令を復号した後に前記命令を復号する、システム。
【請求項４】
請求項２に記載のシステムにおいて、前記プロセッサは、前記分岐命令の条件を判断した後に前記命令を復号する、システム。
【請求項５】
請求項１に記載のシステムにおいて、前記分岐誤予測バッファ（１７）は、ディスパッチされる命令を記憶する、システム。
【請求項６】
請求項１に記載のシステムにおいて、前記分岐誤予測バッファ（１７）は、最長時間未使用法（ＬＲＵ）アルゴリズムを用いて命令を記憶する、システム。
【請求項７】
請求項１に記載のシステムにおいて、前記分岐誤予測バッファ（１７）は、分岐ループ命令を記憶する、システム。
【請求項８】
分岐誤予測バッファ（１７）に命令を記憶するための方法であって、
条件分岐命令に依存する一以上の予測された命令をプログラムメモリ（３）から検索する段階（５２０）と、
検索された前記一以上の予測された命令が実際の後続の一以上の命令と一致しないことから、検索された前記一以上の予測された命令が正しくないものであると判断する段階（５３０，５４０）と、
誤予測されたが、正しい一以上の命令をプログラムメモリ（３）から検索する段階（５７０）と、
前記正しい一以上の命令を前記分岐誤予測バッファ（１７）に記憶する段階（５７０）と、
前記正しい一以上の命令を復号する段階（５５０，５６０）と、
後続の分岐予測において前記正しい一以上の命令を前記分岐誤予測バッファから検索する段階（５２５）とを備える方法。
【請求項９】
請求項８に記載の方法において、前記分岐命令の条件を判断した後、命令を復号する段階を更に備える方法。
【請求項１０】
請求項８に記載の方法において、前記分岐誤予測バッファ（１７）がディスパッチされる命令を記憶する、方法。
【請求項１１】
請求項８に記載の方法において、前記分岐誤予測バッファ（１７）に分岐ループ命令を記憶する段階と、前記ループが選択される場合、前記分岐ループ命令を検索する段階とを備える方法。
【請求項１２】
請求項８に記載の方法において、前記分岐誤予測バッファ（１７）が最長時間未使用法（ＬＲＵ）アルゴリズムを用いて命令を記憶する、方法。