(57)【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とから成り、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、所定の給電線とを備え、
前記駆動部は、各走査線に順次制御信号を出力し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号ドライバとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続され、そのソース及びドレインの一方が該信号線に接続され、他方が該駆動用トランジスタのゲートに接続されており、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続され、他方が該給電線に接続されており、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続されている表示装置であって、
前記サンプリング用トランジスタは、該制御信号が立ち上がる第１タイミングでオンした後、該映像信号が基準電位から信号電位に立ち上がる第２タイミングから、該制御信号が立ち下がってオフする第３タイミングまでのサンプリング期間に、該信号電位をサンプリングして該保持容量に書き込むと共に、
該サンプリング期間に該駆動用トランジスタに流れる電流を該保持容量に負帰還して、該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた信号電位にかけ、
該サンプリング期間の後、前記駆動用トランジスタは、該補正のかけられた信号電位に応じて駆動電流を該発光素子に流して発光させ、
前記信号ドライバは、該制御用スキャナから出力された制御信号の走査線に沿った伝送遅延による該第３タイミングの後方シフトを補償するように、各信号線に供給する映像信号の該第２タイミングを調整することを特徴とする表示装置。
【請求項２】
該第３タイミングでサンプリング用トランジスタがオフすると、該駆動用トランジスタのゲートが該信号線から切り離され、
該発光素子に対する駆動電流の供給により該駆動用トランジスタのソース電位が上昇した時、これに追従して該駆動用トランジスタのゲート電位も上昇し、以て、ソースとゲート間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
【請求項３】
前記駆動部は、該サンプリング期間に先立って行状に配された各給電線の電位を高低で切り換え操作する電源スキャナを備えており、
この切換え操作により、該駆動用トランジスタがカットオフする時の閾電圧をあらかじめ該保持容量に書き込むことを特徴とする請求項１記載の表示装置。
【請求項４】
画素アレイ部とこれを駆動する駆動部とから成り、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、所定の給電線とを備え、
前記駆動部は、各走査線に順次制御信号を出力し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号ドライバとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続され、そのソース及びドレインの一方が該信号線に接続され、他方が該駆動用トランジスタのゲートに接続されており、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続され、他方が該給電線に接続されており、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続されている表示装置の駆動方法であって、
前記サンプリング用トランジスタは、該制御信号が立ち上がる第１タイミングでオンした後、該映像信号が基準電位から信号電位に立ち上がる第２タイミングから、該制御信号が立ち下がってオフする第３タイミングまでのサンプリング期間に、該信号電位をサンプリングして該保持容量に書き込むと共に、
該サンプリング期間に該駆動用トランジスタに流れる電流を該保持容量に負帰還して、該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた信号電位にかけ、
該サンプリング期間の後、前記駆動用トランジスタは、該補正のかけられた信号電位に応じて駆動電流を該発光素子に流して発光させ、
前記信号ドライバは、該制御用スキャナから出力された制御信号の走査線に沿った伝送遅延による該第３タイミングの後方シフトを補償するように、各信号線に供給する映像信号の該第２タイミングを調整することを特徴とする表示装置の駆動方法。
【請求項５】
請求項１に記載の表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。また、このような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が、近年、盛んになっている。有機ＥＬデバイスは、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が１０Ｖ以下で駆動するため、低消費電力である。また、有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず、軽量化及び薄型化が容易である。さらに、有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ、駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１乃至特許文献６に記載されている。
【０００４】
図２３は、従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は、画素アレイ部１と周辺の駆動部とで構成されている。駆動部は、水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は、列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では、理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し、同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに、順次、制御信号を出力する。水平セレクタ３は、ライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２は、サンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続され、そのドレインは発光素子ＥＬに接続されている。駆動用トランジスタＴ２のゲートは、サンプリング用トランジスタＴ１を介して信号線ＳＬに接続されている。サンプリング用トランジスタＴ１は、ライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は、保持容量Ｃ１に書き込まれた映像信号をゲート電位Ｖgsとしてそのゲートに受け、ドレイン電流Ｉdsを発光素子ＥＬに流す。これにより、発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電位Ｖgsは、ソースの電位を基準にしたゲートの電位である。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電位Ｖgsとドレイン電流Ｉdsの関係は以下の特性式で表される。
Ｉds＝（１／２）μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2
ここで、μは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃoxは同じく単位面積あたりのゲート絶縁膜容量、Ｖthは同じく閾電圧である。この特性式から明らかなように、駆動用トランジスタＴ２は、飽和領域で動作するとき、ゲート電位Ｖgsに応じてドレイン電流Ｉdsを供給する定電流源として機能する。
【０００７】
図２４は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸はアノード電圧Ｖを示し、縦軸に駆動電流Ｉdsをとってある。なお、発光素子ＥＬのアノード電圧は、駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは、電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため、駆動電流Ｉdsが一定であっても、アノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２３に示した画素回路は、駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に拘わらずゲート電位Ｖgsに応じた駆動電流Ｉdsを流すことができるので、発光素子ＥＬの特性経時変化に拘わらず、発光輝度を一定に保つことが可能である。
【０００８】
図２５は、従来の画素回路の他の例を示す回路図である。先に示した図２３の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっている点にある。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【０００９】
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図２５の回路構成では、駆動用トランジスタＴ２がＮチャネル型であるため、そのドレインが電源ラインに接続される一方、ソースＳが発光素子ＥＬのアノードに接続されることになる。従って、発光素子ＥＬの特性が経時変化した場合、ソースＳの電位に影響が現れるため、ゲート電位Ｖgsが変動し、駆動用トランジスタＴ２が供給するドレイン電流Ｉdsが経時的に変化してしまう。このため、発光素子ＥＬの輝度が経時的に変動する。また、発光素子ＥＬばかりでなく、駆動用トランジスタＴ２の閾電圧Ｖthや移動度μも、画素毎にばらつく。これらのパラメータＶthやμは前述したトランジスタ特性式に含まれるため、ゲート電位Ｖgsが一定でもＩdsが変化してしまう。これにより、画素毎に発光輝度が変化し、画面のユニフォーミティが得られない。従来から、画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖthを補正する機能（閾電圧補正機能）を備えた表示装置が提案されており、例えば前述の特許文献３に開示がある。また、画素毎にばらつく駆動用トランジスタＴ２の移動度μを補正する機能（移動度補正機能）を備えた表示装置も提案されており、例えば、前述の特許文献６に記載がある。
【００１１】
従来の移動度補正機能を備えた表示装置は、サンプリング用トランジスタＴ１をオンして映像信号をサンプリングし保持容量Ｃ１に書き込む間（サンプリング期間または書き込み期間）に合わせて、移動度補正を行っている。具体的には、サンプリング期間中、映像信号に応じて駆動用トランジスタＴ２に流れる駆動電流を保持容量Ｃ１に負帰還し、以て、駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた映像信号の信号電位にかけている。従って、サンプリング期間が、丁度、移動度補正期間となっている。
【００１２】
書き込み期間は、サンプリング用トランジスタＴ１のゲートに印加される制御信号によって規定されている。仮に制御信号に何ら歪が生じなければ、書き込み期間は全ての画素で共通となり、移動度補正期間も同じになる。従って、画素毎に移動度補正期間の誤差は生じないはずである。しかしながら、実際には、制御信号は、サンプリング用トランジスタＴ１の走査線ＷＳを伝搬する間に、配線容量や配線抵抗などの負荷のために波形に鈍りが生じ、移動度補正期間に変動が現れる。この変動により移動度補正のかかり具合が変わるため、各画素の発光輝度に違いが現れる。この発光輝度の違いは走査線方向（画面の横方向）に沿って現れるため、シェーディングといった輝度ムラが生じ、解決すべき課題となっている。
【課題を解決するための手段】
【００１３】
上述した従来の技術の課題に鑑み、本発明は、移動度補正機能を備えた表示装置において移動度補正期間の変動を抑制し、以て、シェーディングを低減もしくは取り除くことを目的とする。かかる目的を達成するために以下の手段を講じた。即ち、本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、所定の給電線とを備え、前記駆動部は、各走査線に順次制御信号を出力し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号ドライバとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該制御信号が立ち上がる第１タイミングでオンした後、該映像信号が基準電位から信号電位に立ち上がる第２タイミングから、該制御信号が立ち下がってオフする第３タイミングまでのサンプリング期間に、該信号電位をサンプリングして該保持容量に書き込むとともに、該サンプリング期間に該駆動用トランジスタに流れる電流を該保持容量に負帰還して該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた信号電位にかけ、前記駆動用トランジスタは、該補正のかけられた信号電位に応じて駆動電流を該発光素子に流して発光させ、前記信号ドライバは、該制御用スキャナから出力された制御信号の走査線に沿った伝送遅延による該第３タイミングの後方シフトを補償するように、各信号線に供給する映像信号の該第２タイミングを調整する。
【００１４】
好ましくは、前記駆動用トランジスタは、該第３タイミングでサンプリング用トランジスタがオフすると、該駆動用トランジスタのゲートが該信号線から切り離され、該発光素子に対する駆動電流の供給により該駆動用トランジスタのソースの電位が上昇した時、これに追従して該駆動用トランジスタのゲートの電位も上昇し、以て、ソースとゲート間のゲート電位を一定に維持する。又、前記駆動部は、該サンプリング期間に先立って行状に配された各給電線の電位を高低で切り換え操作する電源スキャナを備えており、この切り換え操作により、該駆動用トランジスタがカットオフする時の閾電圧をあらかじめ該保持容量に書き込む。
【発明の効果】
【００１５】
本発明によると、サンプリング用トランジスタは、制御信号が立上る第１タイミングでオンした後、映像信号が基準電位から信号電位に立上る第２タイミングから、制御信号が立下ってオフする第３タイミングまでのサンプリング期間（第２タイミングから第３タイミングまでの間）に、映像信号の信号電位をサンプリングして保持容量に書き込む。この時、同時に、駆動用トランジスタに流れる電流を保持容量に負帰還して移動度補正を行っている。即ち、サンプリング期間が移動度補正期間となっている。制御信号は、走査線を伝搬する際、配線容量や配線抵抗などの負荷により鈍りが生じ、立下りがなだらかになるため、サンプリング用トランジスタがオフする第３タイミングが後方にシフトする。信号ドライバは、この伝送遅延による第３タイミングの後方シフトを補償するように、各信号線に供給する映像信号の第２タイミングを調整している。換言すると、第３タイミングが後方シフトすると、丁度、その分だけ第２タイミングも後方シフトするように、信号ドライバは各信号線に供給する映像信号の位相調整を行っている。この様な位相調整により、第２タイミングから第３タイミングまでの移動度補正期間は走査線に沿って一定となり、変動は生じない。従って、移動度補正期間の誤差に起因する輝度の違いが抑制され、シェーディングを軽減もしくは取り除くことが可能になる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とから成る。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに、順次、制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号ドライバ（水平セレクタ）３とを備えている。なお、ライトスキャナ４は、外部から供給されるクロック信号ＷＳckに応じて動作し、同じく外部から供給されるスタートパルスＷＳspを順次転送することで各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は、外部から供給されるクロック信号ＤＳckに応じて動作し、同じく外部から供給されるスタートパルスＤＳspを順次転送することで給電線ＤＳの電位を線順次で切り換えている。
【００１７】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように、本画素回路は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１は、そのゲートが走査線ＷＳに接続され、そのソース及びドレインの一方が信号線ＳＬに接続され、他方が駆動用トランジスタＴ２のゲートＧに接続されている。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続され、他方が給電線ＤＳに接続されている。本形態は、駆動用トランジスタＴ２がＮチャネル型であり、ドレイン側が給電線ＤＳに接続され、ソースＳ側が発光素子ＥＬのアノード側に接続されている。発光素子ＥＬのカソードは、所定のカソード電圧Ｖcatに固定されている。保持容量Ｃ１は、駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続されている。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで、順次、制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて、各給電線ＤＳに、第１電位Ｖccと第２電位Ｖssで切り換わる電源電圧を供給している。信号ドライバ（水平セレクタ３）は、線順次走査に合わせて、列状の信号線ＳＬに、映像信号となる信号電位Ｖsigと、基準電位Ｖofsを供給している。
【００１８】
かかる構成において、サンプリング用トランジスタＴ１は、制御信号が立上る第１タイミングでオンした後、映像信号が基準電位Ｖofsから信号電位Ｖsigに立上る第２タイミングから、制御信号が立下ってオフする第３タイミングまでのサンプリング期間（第２タイミングから第３タイミングまでの間）に、信号電位Ｖsigをサンプリングして保持容量Ｃ１に書き込む。この時、同時に駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還して、駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。即ち、第２タイミングから第３タイミングまでのサンプリング期間が、駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還する移動度補正期間にもなっている。本発明の特徴事項として、信号ドライバ（水平セレクタ）３は、制御用スキャナ４から出力された制御信号の走査線ＷＳに沿った伝送遅延による第３タイミングの後方シフトを補償するように、各信号線ＳＬに供給する映像信号の第２タイミングを調整している。図２の構成では、ライトスキャナ４から出力された制御信号は、走査線ＷＳに沿って左側から右側に進むほど波形の鈍りもしくは伝送遅延が生じ、第３タイミングが後方シフトしている。これに合わせて、信号ドライバ（水平セレクタ）３、は画面の左側から右側にかけて列状に配された信号線ＳＬに映像信号を供給する際、基準電位Ｖofsから信号電位Ｖsigに切り換える第２タイミングが右側に行くほど相対的に遅延するように、位相制御している。この様にすると、制御信号側の第３タイミングが後方にシフトする分、映像信号側の第２タイミングも後方にシフトするため、両者の間の時間（即ち、移動度補正期間）は画面の左右で変動しないことになる。よって、移動度補正期間が画面の左右で一定となり、シェーディングを取り除くことが出来る。
【００１９】
図２に示した画素回路は、上述した移動度補正機能に加え、閾電圧補正機能も備えている。即ち、電源スキャナ（ドライブスキャナ）５は、サンプリング用トランジスタＴ１が信号電位Ｖsigをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖccから第２電位Ｖssに切り換える。制御用スキャナ（ライトスキャナ）４は、同じく、サンプリング用トランジスタＴ１が信号電位Ｖsigをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖofsを駆動用トランジスタＴ２のゲートＧに印加すると共に、駆動用トランジスタＴ２のソースＳを第２電位Ｖssにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖssから第１電位Ｖccに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖthに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は、画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖthの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００２０】
図２に示した画素回路は、さらに、ブートストラップ機能も備えている。即ち、ライトスキャナ４は、保持容量Ｃ１に信号電位Ｖsigが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以て、駆動用トランジスタＴ２のソースの電位の変動にゲートの電位が連動し、ゲートＧとソースＳ間のゲート電位Ｖgsを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電位Ｖgsを一定に維持することができ、輝度の変化が生じない。
【００２１】
図３は、図２に示した画素の動作説明に供するタイミングチャートである。なお、このタイミングチャートは一例であって、図２に示した画素回路の制御シーケンスは、図３のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、第１電位Ｖccと第２電位Ｖssの切換えを表している。また、信号線ＳＬの電位変化は入力信号の信号電位Ｖsigと基準電位Ｖofsの切換えを表している。また、これらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したように、ゲートＧとソースＳとの間の電位差がＶgsである。
【００２２】
このタイミングチャートは、画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では、発光素子ＥＬが発光状態にある。その後、線順次走査の新しいフィールドに入って、まず、最初の期間（２）で、給電線ＤＳを第１電位Ｖccから第２電位Ｖssに切り換える。次の期間（３）に進み、入力信号を信号電位Ｖsigから基準電位Ｖofsに切り換える。さらに、次の期間（４）で、サンプリング用トランジスタＴ１をオンする。この期間（２）〜（４）で、駆動用トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧが基準電位Ｖofsに初期化される一方、ソースＳが第２電位Ｖssに初期化される。続いて、閾値補正期間（５）で、実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖthに相当する電圧が保持される。実際には、Ｖthに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。この後、書き込み期間／移動度補正期間（６）に進む。ここで、映像信号の信号電位ＶsigがＶthに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書き込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖsigにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後、発光期間（７）に進み、信号電位Ｖsigに応じた輝度で発光素子が発光する。その際、信号電位Ｖsigは、閾電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は、駆動用トランジスタＴ２の閾電圧Ｖthや移動度μのばらつきの影響を受けることはない。なお、発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間のゲート電位Ｖgsを一定に維持したまま、駆動用トランジスタＴ２のゲートの電位及びソースの電位が上昇する。
【００２３】
引き続き、図４〜図１１を参照して、図２に示した画素回路の動作を詳細に説明する。まず、図４に示したように、発光期間（１）では、電源電位が第１電位Ｖccにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき、駆動用トランジスタＴ２は、飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉdsは、駆動用トランジスタＴ２のゲートＧ／ソースＳ間のゲート電位Ｖgsに応じて、前述したトランジスタ特性式で示される値を取る。
【００２４】
続いて、図５に示すように、準備期間（２），（３）に入ると、給電線（電源ライン）の電位を第２電位Ｖssにする。このとき、第２電位Ｖssは、発光素子ＥＬの閾電圧Ｖthelとカソード電圧Ｖcatの和よりも小さくなるように設定されている。即ち、Ｖss＜（Ｖthel＋Ｖcat）であるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき、発光素子ＥＬのアノードは第２電位Ｖssに充電される。
【００２５】
さらに、図６に示すように、次の準備期間（４）に入ると、信号線ＳＬの電位が基準電位Ｖofsになる一方、サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲートの電位を基準電位Ｖofsとする。この様にして、発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲート／ソース間のゲート電位Ｖgsは（Ｖofs−Ｖss）となる。Ｖgs（＝Ｖofs−Ｖss）は、駆動用トランジスタＴ２の閾電圧Ｖthよりも大きな値となるように設定されている。この様に、Ｖgs＞Ｖthになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００２６】
続いて、図７に示すように、閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位が第２電位Ｖccに戻る。電源電圧を第２電位Ｖccとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき、発光素子ＥＬの等価回路は、図示のように、ダイオードＴelと容量Ｃelの並列接続で表される。アノード電圧（即ち、ソース電圧Ｖss）が（Ｖcat＋Ｖthel）よりも低いので、ダイオードＴelはオフ状態にあり、そこに流れるリーク電流は、駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって、駆動用トランジスタＴ２に流れる電流は、ほとんどが、保持容量Ｃ１と等価容量Ｃelを充電するために使われる。
【００２７】
図８は、図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち、発光素子ＥＬのアノード電圧）は、時間と共に、Ｖssから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間のゲート電位ＶgsはＶthとなる。このとき、ソースの電位は（Ｖofs−Ｖth）で与えられる。この値（Ｖofs−Ｖth）が依然として（Ｖcat＋Ｖthel）よりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００２８】
次に、図９に示すように、書き込み期間／移動度補正期間（６）に入ると、サンプリング用トランジスタＴ１を引き続きオンした状態で、信号線ＳＬの電位を基準電位Ｖofsから信号電位Ｖsigに切り換える。このとき、信号電位Ｖsigは階調に応じた電位となっている。駆動用トランジスタＴ２のゲートの電位は、サンプリング用トランジスタＴ１がオンにあるので、信号電位Ｖsigとなる。一方、ソースの電位は、電源から電流が流れるため、時間と共に上昇していく。この時点でも、駆動用トランジスタＴ２のソースの電位が発光素子ＥＬの閾電圧Ｖthelとカソード電圧Ｖcatの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃelと保持容量Ｃ１の充電に使われる。このとき、既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は、移動度μを反映したものとなる。具体的に言うと、移動度μが大きい駆動用トランジスタＴ２は、このときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に、移動度μが小さい場合、駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により、駆動用トランジスタＴ２のゲート電位Ｖgsは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したゲート電位Ｖgsが得られる。
【００２９】
図１０は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように、駆動用トランジスタＴ２の移動度が大きいと、ソース電圧は速く上昇し、それだけゲート電位Ｖgsが圧縮される。即ち、移動度μが大きいと、その影響を打ち消すようにゲート電位Ｖgsが圧縮され、駆動電流が抑制できる。一方、移動度μが小さい場合、駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、ゲート電位Ｖgsも強く圧縮を受けることはない。従って、移動度μが小さい場合、駆動用トランジスタのゲート電位Ｖgsは、小さい駆動能力を補うように、大きな圧縮がかからない。
【００３０】
図１１は、発光期間（７）の動作状態を表している。この発光期間（７）では、サンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電位Ｖgsは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉds’を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち、駆動用トランジスタＴ２のソース電圧）は、発光素子ＥＬにＩds’という電流が流れるため、Ｖxまで上昇し、これが（Ｖcat＋Ｖthel）を超えた時点で、発光素子ＥＬが発光する。発光素子ＥＬは、発光時間が長くなると、その電流／電圧特性が変化してしまう。そのため、図１１に示したソースＳの電位が変化する。しかしながら、駆動用トランジスタＴ２のゲート電位Ｖgsはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉds’は変化しない。よって、発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉds’が常に流れており、発光素子ＥＬの輝度が変化することはない。
【００３１】
図１２は、信号書き込み期間／移動度補正期間の動作を表す模式図である。（Ａ）は、制御用スキャナに近い側に位置する画素に印加される制御信号波形を表している。換言すると、水平に延設された走査線ＷＳの制御信号入力側で観測される波形である。一方、（Ｂ）は、入力側と反対側で観測される制御信号の波形を表している。
【００３２】
まず、（Ａ）に示すように、入力側では、第１タイミングｔ0で制御信号が立上り、サンプリング用トランジスタＴ１がオンした後、第２タイミングｔ1で信号線ＳＬが基準電位Ｖofsから信号電位Ｖsigに切り換った後、第３タイミングｔ2で制御信号ＷＳが立下り、サンプリング用トランジスタＴ１がオフするまでの期間（ｔ1〜ｔ2）が前述した書き込み期間／移動度補正期間（６）となっている。入力側では制御信号が劣化しておらず、書き込み期間／移動度補正期間（６）は設計仕様通りの時間となっている。
【００３３】
これに対し、（Ｂ）に示した入力と反対側では、走査線ＷＳに供給される制御信号にあっては、配線抵抗や配線容量の影響を受けて立上り波形や立下り波形が鈍ってしまう。この様に鈍ると、書き込み期間／移動度補正期間の始期（第２タイミング）ｔ1には影響がないものの、終期（第３タイミング）ｔ2に影響が現れ、ずれが生じる。図示の例では、入力側の第３タイミングｔ2に対して入力と反対側の第３タイミングｔ2’は、後方にシフトしてしまう。この様に、走査線ＷＳに沿って書き込み期間／移動度補正期間がずれてしまうと、移動度μの補正のかかり具合に差が生じるため、結果的にゲート電位Ｖgsにばらつきが生じ、発光輝度のムラとなって現れる。具体的には、パネルの制御信号入力反対側の方が、書き込み時間が長くなってしまうため、画面ではシェーディングとなって現れてしまう。特に、信号電位Ｖsigが最大レベルのとき（即ち、白表示のとき）、移動度補正期間における駆動用トランジスタのソースの電位の上昇量ΔＶは大きなものとなる。即ち、信号電位Ｖsigが高いほど、駆動用トランジスタに流れる電流が大きくなり、保持容量に大きな負帰還ΔＶがかかるので、その分、ソースの電位が大きく上昇する。このため、特に白表示において書き込み時間のばらつきが顕著に現れ、シェーディングといった画質ムラが生じる。
【００３４】
図１３は、本発明の原理を示す模式図である。この模式図は、信号線ＳＬ上に現れる映像信号の電位変化と走査線ＷＳ上に現れる制御信号の電位変化を時間軸を揃えて表している。（Ａ）は制御信号の入力側で観測される波形を示し、（Ｃ）は入力側と反対側で観測される波形を表し、（Ｂ）は両者の中間の位置で観測される波形を表している。
【００３５】
まず、（Ａ）に示した入力側に着目すると、第１タイミングｔ0で走査線ＷＳ上の制御信号が立上り、サンプリング用トランジスタＴ１がオンする。その後、第２タイミングｔ1で信号線ＳＬ上の映像信号が基準電位Ｖofsから信号電位Ｖsigに立上る。その後、第３タイミングｔ2で走査線ＷＳ上の制御信号が立下り、サンプリング用トランジスタＴ１はオフする。この第２タイミングｔ1から第３タイミングｔ2までの間が、書き込み期間／移動度補正期間となっている。
【００３６】
（Ｂ）に示すように、走査線ＷＳのほぼ中央の位置では、走査線ＷＳの配線抵抗や配線容量に起因する負荷で、制御信号の立ち上がり波形及び立下り波形が鈍っている。特に立下り波形が鈍ることで、サンプリング用トランジスタＴ１がオフする第３タイミングｔ2は後方にずれ込む。この後方へのシフト量をキャンセルするように、信号線ＳＬ上の映像信号が基準電位Ｖofsから信号電位Ｖsigに切り換わる第２タイミングｔ1を、後方にシフトする。この結果、第２タイミングｔ1から第３タイミングｔ2までの間の書き込み期間／移動度補正期間は、（Ａ）に示した入力側と同じになり、移動度補正期間に誤差は生じない。
【００３７】
（Ｃ）に示すように、入力と反対側では、走査線ＷＳの負荷により制御信号波形はさらに鈍りが激しくなり、サンプリング用トランジスタＴ１がオフする第３タイミングｔ2は、一層後方にシフトする。この後方シフト量をキャンセルするように、信号ドライバ側では信号線ＳＬに供給する映像信号の切換えの第２タイミングｔ1を、後方にシフトする。これにより、第３タイミングｔ2及び第２タイミングｔ1はいずれも後方にシフトするが、両タイミングの間の期間（即ち、書き込み期間／移動度補正期間）は一定であり、（Ａ）及び（Ｂ）に示した状態と変わりない。この様に、制御信号の立下りの鈍り量が大きくなるほど、映像信号の切換え位相を後ろへずらす。かかる方式により走査線ＷＳ（ゲートライン）の負荷が大きくても正常に書き込み動作及び移動度補正動作を行うことが可能となり、シェーディングを軽減もしくはなくして、均一な画質を得ることが出来る。
【００３８】
図１４は、図２に示した画素の動作シーケンスの参考例を表しており、理解を容易にするため図３に示したタイミングチャートと同様の表記を採用している。基本的な制御シーケンスは図３に示した場合と同様であるが、異なる点は、書き込み期間／移動度補正期間の制御タイミングである。本参考例では、閾電圧補正期間（５）の後、準備期間（５ａ）で、一旦、走査線ＷＳをローレベルにし、サンプリング用トランジスタＴ１をオフしている。その後、書き込み期間／移動度補正期間（６）に進み、入力信号が信号電位Ｖsigにある時間帯で再び走査線ＷＳをハイレベルとしてサンプリング用トランジスタＴ１をオンしている。即ち、本参考例では、ライトスキャナ４は、信号線ＳＬが信号電位Ｖsigにある時間帯にサンプリング用トランジスタＴ１を導通状態とするため、この時間帯より時間幅の短いパルス状の制御信号を走査線ＷＳに出力し、サンプリング用トランジスタＴ１のゲートに印加して、これを導通状態にしている。
【００３９】
図１５は、図１４に示した動作シーケンスの特に書き込み期間／移動度補正期間（６）を取り出して示した模式図である。（Ａ）は入力側の信号状態を表し、（Ｃ）は入力と反対側の信号状態を表している。（Ｂ）は入力側と反対側の中間の信号状態を表している。（Ａ）に示すように、信号線ＳＬが第１タイミングｔ0で基準電位Ｖofsから信号電位Ｖsigに変化した後、パルス状の制御信号を走査線ＷＳに印加してサンプリング用トランジスタＴ１をオンしている。従って、本参考例の書き込み期間／移動度補正期間（６）は、制御信号が立上った時点（第２タイミング）ｔ1からこれが立下った時点（第３タイミング）ｔ2で決まる。入力側では、制御信号パルスはほとんど劣化しておらず矩形波であって設計通りの書き込み期間／移動度補正期間が得られる。
【００４０】
一方、（Ｂ）に示すように、入力側と反対側の間にある中間位置では、伝送遅延によって、制御信号パルスの立上りと立下りが鈍っている。図示の例では、制御信号に応答してサンプリング用トランジスタＴ１がオンする電圧レベルを、双頭矢印が付された線分で表している。この様に比較的オンレベルが低い場合、オンタイミング（第２タイミング）ｔ1に比べオフタイミング（第３タイミング）ｔ2が相対的に後方シフトするため、書き込み期間／移動度補正期間は長くなってしまう。逆に、サンプリング用トランジスタＴ１がオンする電圧レベルが高いと、オンタイミング（第２タイミング）ｔ1が大きく後方にシフトする一方、オフタイミング（第３タイミング）ｔ2はそれほど後方にシフトしない。従って、書き込み期間／移動度補正期間は、（Ａ）の標準に比べて短くなってしまう。この様に、制御信号のパルス幅のみで書き込み期間／移動度補正期間を規定する方式は、制御信号パルスの波形劣化によって、書き込み期間／移動度補正期間が大きく影響を受けてしまう。
【００４１】
（Ｃ）は、入力と反対側で観測される制御信号波形であるが、走査線ＷＳの負荷により制御信号パルスが大幅に劣化してしまい、もはやサンプリング用トランジスタＴ１がオンする電圧レベルまで達していない。これでは映像信号の信号電位をサンプリングすることが出来ず、動作不良に陥ってしまう。前述したように、書き込み期間は映像信号の信号電位Ｖsigを保持容量Ｃ１に書き込む期間であるが、同時に、駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還する時間である。この書き込み時間を長く取りすぎると、負帰還によりゲート電位Ｖgsが低下し、発光輝度が得られなくなる。そのため、制御信号のパルス幅は短くせざるを得ず、最悪の場合、（Ｃ）に示すように、大幅な波形劣化でサンプリング用トランジスタＴ１がオンしない場合がある。
【００４２】
本発明にかかる表示装置は、図１６に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４３】
本発明にかかる表示装置は、図１７に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等から成る画素をマトリックス状に集積形成した画素アレイ部を設け、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には、必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして、例えば、ＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４４】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下、この様な表示装置が適用された電子機器の例を示す。
【００４５】
図１８は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００４６】
図１９は本発明が適用されたデジタルカメラであり、上が正面図で、下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００４７】
図２０は本発明が適用されたノート型パーソナルコンピューターであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００４８】
図２１は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００４９】
図２２は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５０】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に形成される画素の一例を示す回路図である。
【図３】図２に示した画素の動作説明に供するタイミングチャートである。
【図４】図２に示した画素の動作説明に供する模式図である。
【図５】同じく動作説明に供する模式図である。
【図６】同じく動作説明に供する模式図である。
【図７】同じく動作説明に供する模式図である。
【図８】同じく動作説明に供するグラフである。
【図９】同じく動作説明に供する模式図である。
【図１０】同じく動作説明に供するグラフである。
【図１１】同じく動作説明に供する模式図である。
【図１２】同じく動作説明に供するタイミングチャートである。
【図１３】同じく動作説明に供するタイミングチャートである。
【図１４】参考例にかかる表示装置の動作説明に供するタイミングチャートである。
【図１５】同じく参考例にかかる表示装置の動作説明に供するタイミングチャートである。
【図１６】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１７】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１８】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１９】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２０】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２１】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２２】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図２３】従来の表示装置の一例を示す回路図である。
【図２４】従来の表示装置の問題点を表すグラフである。
【図２５】従来の表示装置の別の例を示す回路図である。
【符号の説明】
【００５１】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号ドライバ）、４・・・制御用スキャナ、５・・・電源スキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線
【図１】
0004337897.tif 000002
【図２】
0004337897.tif 000003
【図３】
0004337897.tif 000004
【図４】
0004337897.tif 000005
【図５】
0004337897.tif 000006
【図６】
0004337897.tif 000007
【図７】
0004337897.tif 000008
【図８】
0004337897.tif 000009
【図９】
0004337897.tif 000010
【図１０】
0004337897.tif 000011
【図１１】
0004337897.tif 000012
【図１２】
0004337897.tif 000013
【図１３】
0004337897.tif 000014
【図１４】
0004337897.tif 000015
【図１５】
0004337897.tif 000016
【図１６】
0004337897.tif 000017
【図１７】
0004337897.tif 000018
【図１８】
0004337897.tif 000019
【図１９】
0004337897.tif 000020
【図２０】
0004337897.tif 000021
【図２１】
0004337897.tif 000022
【図２２】
0004337897.tif 000023
【図２３】
0004337897.tif 000024
【図２４】
0004337897.tif 000025
【図２５】
0004337897.tif 000026