【手続補正書】
【提出日】平成25年4月19日(2013.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも、複数の線状体を互いに密着して接合形成した板状体を柱状体の表面に螺旋状に巻き付ける工程と、前記柱状体の表面から一部の前記線状体を取り除く工程と、露出した前記柱状体表面に導電性物質又は半導体物質をコーティングするコーティング工程とからなる柱状電気素子の製造方法であって、
前記柱状体の直径が0.1mm〜1.0mmであり、
前記導電線が検出領域になることを特徴とする柱状電気素子の製造方法。
【請求項２】
前記コーティング工程の後に、前記柱状体の表面から少なくとも一部の前記線状体を取り除く工程を有する請求項１記載の柱状電気素子の製造方法。
【請求項３】
前記線状体が絶縁性の線状体であって、前記コーティング工程は露出した前記柱状体表面に導電性物質をコーティングして第一の導電線を形成する工程と、前記柱状体の表面から少なくとも一部の線状体を取り除く工程と、露出した前記柱状体表面に導電性物質をコーティングして第二の導電線を形成する工程とからなる柱状電気素子の製造方法であって、前記第一の導電線と前記第二の導電線は異なる材料からなり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になる請求項１記載の柱状電気素子の製造方法。
【請求項４】
前記第二の導電線を形成する工程の後に、前記柱状体の表面から少なくとも一部の前記線状体を取り除く工程と、露出した前記柱状体表面に半導体物質をコーティングして半導体線を形成する工程とからなる請求項３記載の柱状電気素子の製造方法。
【請求項５】
前記板状体を巻き付ける工程の前に、前記柱状体の表面に半導体膜又は透明電極と半導体膜の積層膜をコーティングにより形成する工程を有する請求項１乃至４のいずれか１項記載の柱状電気素子の製造方法。
【請求項６】
前記半導体膜又は前記半導体線を形成した後に、複数の前記導電線間に電流を流して電気特性を測定しながら前記半導体膜又は前記半導体線へのドーピングを行う請求項４又は５項記載の柱状電気素子の製造方法。
【請求項７】
少なくとも、柱状体又は表面に半導体膜を配置した柱状体と、前記柱状体の表面に互いに一定間隔離間して螺旋状に巻き付けた形状を有する第一の導電線及び第二の導電線とから構成され、前記第一の導電線と前記第二の導電線が異なる材料からなる柱状電気素子であって、
前記柱状体の直径が0.1mm〜1.0mmであり、
前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になることを特徴とする柱状電気素子。
【請求項８】
少なくとも、柱状体又は表面に半導体膜を配置した柱状体と、前記柱状体の表面に互いに密着して螺旋状に巻き付けた形状を有する第一の導電線、半導体線、及び第二の導電線とから構成される柱状電気素子であって、前記柱状体の直径が0.1mm〜1.0mmであり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になることを特徴とする柱状電気素子。
【請求項９】
前記半導体が、フラーレンをドープした有機半導体からなる請求項７又は８の記載の柱状電気素子。
【請求項１０】
少なくとも、表面に透明電極膜を配置した柱状体と、前記柱状体の表面に螺旋状に等間隔で巻き付けた形状を有する導電線とから構成され、前記透明電極膜がＩＴＯ又はＰＶＡからなる柱状電気素子であって、前記柱状体の直径が0.1mm〜1.0mmであり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になることを特徴とする柱状電気素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
請求項１に係る発明は、少なくとも、複数の線状体を互いに密着して接合形成した板状体を柱状体の表面に螺旋状に巻き付ける工程と、前記柱状体の表面から一部の前記線状体を取り除く工程と、露出した前記柱状体表面に導電性物質又は半導体物質をコーティングするコーティング工程とからなる柱状電気素子の製造方法であって、前記柱状体の直径が0.1mm〜1.0mmであり、前記導電線が検出領域になることを特徴とする柱状電気素子の製造方法。請求項２に係る発明は、前記コーティング工程の後に、前記柱状体の表面から少なくとも一部の前記線状体を取り除く工程を有する請求項１記載の柱状電気素子の製造方法。請求項３に係る発明は、前記線状体が絶縁性の線状体であって、前記コーティング工程は露出した前記柱状体表面に導電性物質をコーティングして第一の導電線を形成する工程と、前記柱状体の表面から少なくとも一部の線状体を取り除く工程と、露出した前記柱状体表面に導電性物質をコーティングして第二の導電線を形成する工程とからなる柱状電気素子の製造方法であって、前記第一の導電線と前記第二の導電線は異なる材料からなり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になる請求項１記載の柱状電気素子の製造方法。請求項４に係る発明は、前記第二の導電線を形成する工程の後に、前記柱状体の表面から少なくとも一部の前記線状体を取り除く工程と、露出した前記柱状体表面に半導体物質をコーティングして半導体線を形成する工程とからなる請求項３記載の柱状電気素子の製造方法。請求項５に係る発明は、前記板状体を巻き付ける工程の前に、前記柱状体の表面に半導体膜又は透明電極と半導体膜の積層膜をコーティングにより形成する工程を有する請求項１乃至４のいずれか１項記載の柱状電気素子の製造方法。請求項６に係る発明は、前記半導体膜又は前記半導体線を形成した後に、複数の前記導電線間に電流を流して電気特性を測定しながら前記半導体膜又は前記半導体線へのドーピングを行う請求項４又は５項記載の柱状電気素子の製造方法。請求項７に係る発明は、少なくとも、柱状体又は表面に半導体膜を配置した柱状体と、前記柱状体の表面に互いに一定間隔離間して螺旋状に巻き付けた形状を有する第一の導電線及び第二の導電線とから構成され、前記第一の導電線と前記第二の導電線が異なる材料からなる柱状電気素子であって、前記柱状体の直径が0.1mm〜1.0mmであり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になることを特徴とする柱状電気素子。請求項８に係る発明は、少なくとも、柱状体又は表面に半導体膜を配置した柱状体と、前記柱状体の表面に互いに密着して螺旋状に巻き付けた形状を有する第一の導電線、半導体線、及び第二の導電線とから構成される柱状電気素子であって、前記柱状体の直径が0.1mm〜1.0mmであり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になることを特徴とする柱状電気素子。請求項９に係る発明は、前記半導体が、フラーレンをドープした有機半導体からなる請求項７又は８の記載の柱状電気素子。  請求項１０に係る発明は、少なくとも、表面に透明電極膜を配置した柱状体と���前記柱状体の表面に螺旋状に等間隔で巻き付けた形状を有する導電線とから構成され、前記透明電極膜がＩＴＯ又はＰＶＡからなる柱状電気素子であって、前記柱状体の直径が0.1mm〜1.0mmであり、前記2つの導電線が1対の電極を構成し、前記２つの導電線の間に配置された半導体が検出領域になることを特徴とする柱状電気素子。参考例１は、絶縁性の柱状体の外周面にマスク材を螺旋状に巻き付け、その隙間に導電性物質をコーティングして導電線を形成するようにしたことを特徴とする柱状電気素子の製造方法である。