(57)【特許請求の範囲】
【請求項１】
１次巻線および２次巻線を有する絶縁変圧器、絶縁変圧器の１次巻線へ選択的に入力電圧を供給して絶縁変圧器の１次巻線内の電流および２次巻線内の対応する電流を発生する制御１次電源スイッチを含む１次コンバータ回路、第１および第２の整流スイッチを含む２次巻線内の電流を整流する２次コンバータ回路、１次電源スイッチの導通を制御する１次スイッチコントロールおよび第１および第２の整流スイッチの導通を制御する２次スイッチコントロールを含み、入力源からの入力電圧を負荷に供給する出力電圧へ変換するＤ．Ｃ．−Ｄ．Ｃ．コンバータであって、
１次および２次スイッチコントロールの少なくとも一方は、前記１次電源スイッチと前記第１および第２の整流スイッチとの間に所望の“ブレークビフォアメーク”スイッチングを確立するために前記１次電源スイッチと前記第１および第２の整流スイッチに加わるゲートパルスの１つの先縁を遅延させる遅延回路を有し、
前記１次及び２次スイッチコントロールは第１および第２の１次電源スイッチを駆動する第１および第２のパルス信号を受信するようになっており、
前記１次スイッチコントロールは先縁遅延および第１および第２の各１次電源スイッチ用ドライブバッファを含み、
前記第１および第２のパルス信号は信号絶縁変圧器により２次スイッチコントロールへ供給され、
前記２次スイッチコントロールは後縁遅延および第１および第２の各パルス信号用反転ドライブバッファを含み、
後縁遅延は第１および第２の各パルス信号を伸ばし、それらは次に反転ドライブバッファにより反転されて第１および第２の整流スイッチ用ゲート信号を形成することを特徴とするＤ．Ｃ．−Ｄ．Ｃ．コンバータ。
【請求項２】
請求項１記載のＤ．Ｃ．−Ｄ．Ｃ．コンバータであって、
２次コンバータ回路は全波整流２次回路であり、
２次スイッチ導通コントロールは１次コンバータ回路から完全に絶縁され前記２次コンバータ回路から給電されて、２次コンバータ回路および負荷が１次コンバータ回路および入力電圧からの完全絶縁を維持するようになっていることを特徴とするＤ．Ｃ．−Ｄ．Ｃ．コンバータ。
【請求項３】
請求項１記載のＤ．Ｃ．−Ｄ．Ｃ．コンバータであって、
絶縁変圧器はスプリット第１および第２の２次巻線を有し、２次コンバータ回路から２次スイッチコントロールへ供給される電力はスプリット第１および第２の２次巻線の少なくとも一方から得られることを特徴とするＤ．Ｃ．−Ｄ．Ｃ．コンバータ。
【請求項４】
請求項１記載のＤ．Ｃ．−Ｄ．Ｃ．コンバータであって、
２次回路は全波整流２次回路であり、スイッチ導通コントロールは第１および第２の整流トランジスタをゲートする２次スイッチコントロール部と、２次スイッチコントロールを１次電源スイッチ用ゲート信号から絶縁するゲート信号変圧器とを含み、
２次スイッチコントロールは１次コンバータ回路から完全に絶縁されており前記２次コンバータ回路から給電されて、２次コンバータ回路および負荷が１次コンバータ回路および入力電圧からの完全絶縁を維持するようなっていることを特徴とする、Ｄ．Ｃ．−Ｄ．Ｃ．コンバータ。
【請求項５】
請求項４記載のＤ．Ｃ．−Ｄ．Ｃ．コンバータであって、
絶縁変圧器はスプリット第１および第２の２次巻線を有し、２次コンバータ回路から２次スイッチコントロールへ供給される電力はスプリット第１および第２の２次巻線の少なくとも１つから得られることを特徴とするＤ．Ｃ．−Ｄ．Ｃ．コンバータ。
【請求項６】
スイッチ導通コントロールは第１および第２の１次電源スイ
ッチを駆動する第１および第２のパルス信号を受信する、請求項４又は請求項５に記載のＤ．Ｃ．−Ｄ．Ｃ．コンバータであって、
１次スイッチコントロールは先縁遅延および第１および第２の各１次電源スイッチ用ドライブバッファを含み、第１および第２のパルス信号は信号絶縁変圧器により２次スイッチコントロー
ルへ供給され、
２次スイッチコントロールは後縁遅延および第１および第２の各パルス信号用反転ドライブバッファを含み、後縁遅延は第１および第２の各パルス信号を伸ばしそれらは次に反転ドライブバッファにより反転されて第１および第２の整流スイッチ用ゲート信号を形成するようになっていることを特徴とするＤ．Ｃ．−Ｄ．Ｃ．コンバータ。
【請求項７】
１次巻線および２次巻線を有する絶縁変圧器、絶縁変圧器の１次巻線へ選択的に入力電圧を供給して絶縁変圧器の１次巻線内の電流および２次巻線内の対応する電流を発生する制御１次電源スイッチを含む１次コンバータ回路、第１および第２の整流スイッチを含む２次巻線内の電流を整流する２次コンバータ回路、および１次電源スイッチの導通を制御する１次スイッチコントロールと第１および第２の整流スイッチの導通を制御する２次スイッチコントロールを含むＤ．Ｃ．−Ｄ．Ｃ．コンバータにおいて、２次コンバータ回路と１次コンバータ回路間の完全絶縁を維持する方法であって、前記１次スイッチコントロールは、第１および第２の１次電源スイッチを駆動する第１および第２のパルス信号を受信し、前記第１および第２のパルス信号は信号絶縁変圧器により２次スイッチコントロールへ供給される、前記方法であって、
ａ）スプリット第１および第２の２次巻線を有する絶縁変圧器を構成するステップと、
ｂ）前記第１および第２のスプリット２次巻線に接続される全波２次巻線として２次回路を構成するステップと、
ｃ）前記１次電源スイッチと前記第１および第２の整流スイッチとの間に“メークビフォアブレーク”スイッチングを確立するために１次電源スイッチおよび第１および第２の整流スイッチに加わるゲートパルスの１つの先縁を遅延させることを含み、２次スイッチコントロール内の第１および第２の整流スイッチを個別にかつ制御可能にゲートするステップと、
ｄ）前記コンバータ２次側から前記２次スイッチコントロールへ給電して、コンバータ２次回路および前記２次スイッチコントロールが前記コンバータ１次側および前記入力電圧からの絶縁を維持するステップとを有し、更に
ｅ）前記第１および第２の各パルス信号を後縁遅延させて、更に、反転ドライブバッファにより反転させて、前記第１および第２の整流スイッチ用ゲート信号を形成するステップとを有することを特徴とする方法。
【請求項８】
請求項７記載の方法であって、さらに該方法は絶縁信号経路を介して２次スイッチコントロールへゲート信号を与えて第１および第２の整流スイッチをゲートすることを特徴とする方法。
【発明の詳細な説明】
【０００１】
（発明の分野）
本出願は一般的にＤ．Ｃ．−Ｄ．Ｃ．ダウンコンバータに関する。特に、本発明は同期整流を利用する改良型Ｄ．Ｃ．−Ｄ．Ｃ．コンバータに関する。
【０００２】
（発明の背景および概要）
Ｄ．Ｃ．−Ｄ．Ｃ．コンバータは多様な電子装置に長い間使用されている。このようなＤ．Ｃ．−Ｄ．Ｃ．コンバータは絶縁変圧器を介して交流パルスを供給する制御コンバータ１次スイッチング回路に接続された絶縁変圧器およびコンバータ整流およびフィルタリング２次回路を利用する場合が多い。
【０００３】
多様な変圧器絶縁Ｄ．Ｃ．−Ｄ．Ｃ．コンバータがダイオードを利用して信号整流を行っている。より低電圧の応用では、コンバータ２次回路内の信号整流にショットキーダイオードが広く使用されている。それはショットキーダイオードの順方向導通電圧降下がおよそ０．３ボルトと比較的低いためである。２次回路内にダイオード整流を利用するＤ．Ｃ．−Ｄ．Ｃ．コンバータは既知であり文献によく記載されている。しかしながら、ショットキーダイオードのおよそ０．３ボルトの順方向電圧閾値であっても電力変換効率にかなりの損失を生じ、およそ３．３ボルトの所望出力電圧を有する電源において特にそうである。
【０００４】
Ｄ．Ｃ．−Ｄ．Ｃ．コンバータはパワー集積回路エレクトロニクスに広く使用されている。このような集積回路エレクトロニクスは典型的に３．３もしくは５ボルトの駆動電圧を必要とする。コンバータ効率を高めるためにショットキーダイオード内に存在する電圧降下はこのような低電圧Ｄ．Ｃ．−Ｄ．Ｃ．コンバータでは好ましくは回避される。ショットキーダイオードの使用を回避する提案がＨＦＰＣ，Ｍａｙ１９９５Ｐｒｏｃｅｅｄｉｎｇ，ｐｇ２１６のラスズロバロッホ（Ｌａｓｚｌｏ  Ｂａｌｏｇｈ）の出版物“Ｔｈｅ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｏｆ  Ｔｈｅ  Ｃｕｒｒｅｎｔ  Ｄｏｕｂｌｅｒ  Ｒｅｃｔｉｆｉｅｒ  Ｗｉｔｈ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｔｉｆｉｃａｔｉｏｎ”に記載されている。この出版物は既知のプッシュプル、ハーフブリッジ、およびブリッジトポロジーの替わりにＤ．Ｃ．−Ｄ．Ｃ．コンバータ内で倍電流整流器２次巻線を使用することを提案している。この出版物はさらに同期整流を使用してショットキーダイオードをコントロール駆動ＭＯＳ−ＦＥＴと置換することにより低電圧倍電流コンバータのコンバータ効率を高めることを提案している。出版物に従ってこれらのトランジスタは、２つの同時導通同期スイッチにより生じることがある２次巻線両端間の短絡を回避しながら、ＭＯＳ−ＦＥＴボディーダイオード（ＭＯＳ−ＦＥＴｓ  ｂｏｄｙ  ｄｉｏｄｅｓ）が導通する前にスイッチオンしなければならない。したがって、前記出版物は倍電流整流器２次巻線を有するＤ．Ｃ．−Ｄ．Ｃ．コンバータ内でコントロール駆動ＭＯＳ−ＦＥＴを利用することを提案している。
【０００５】
バロッホの出版物で利用されている倍電流整流器は複雑なゲートドライブ方式を回避するために共通入出力接地を利用しようとするものであることは明らかである。したがって、バロッホの文献で提案されたコンバータは複雑なゲートドライブ方式がなければ完全な転送絶縁を提供することができない。それは主としてスプリット２次変圧器の複雑化を回避するために倍電流回路で利用される変圧器内のセンタータップが回避されているためである。
【０００６】
このようなセンタータップを欠くため、バロッホの文献により提案される倍電流回路内の変圧器２次巻線からの電圧出力は整流するＭＯＳＦＥＴをゲートするのに使用されるゲート回路へ給電するには高すぎる。２次変圧器電圧は所望の電圧レベルへ分圧した電圧とすることができるが、電力損失が生じてバロッホ出版物の倍電流整流器の効率が低下する。バロッホ回路では、このような複雑なゲートドライブ方式を回避するために共通入出力接地が利用されるため、バロッホ出版物により見込まれる回路では、トランジスタゲート回路電力はおそらく回路の１次巻線から得られる。したがって、バロッホ出版物はコンバータの１次および２次回路間の完全絶縁が達成される場合には実質的な欠点を有する駆動技術を利用している。
【０００７】
本出願の従来技術の図１に図示されているようなハーフブリッジ整流器も知られている。本出願の図１（ａ）−（ｃ）はハーフブリッジもしくはプッシュプル１次回路およびショットキーダイオードＤ1，Ｄ2を利用する全波２次回路を利用する従来技術の絶縁Ｄ．Ｃ．−Ｄ．Ｃ．コンバータを示す。このタイプのコンバータは第１および第２の整流ダイオードＤ1，Ｄ2を整流ダイオードとしてだけでなく、フライバックダイオードとしても利用する。それは図１の回路の動作を調べればよく理解することができる。
【０００８】
図１の回路は図１（ａ）−（ｃ）にそれぞれ示す３つの主要モードで作動する。好ましい実施例ではＭＯＳ−ＦＥＴである第１の１次トランジスタＱ1が既知の方法でターンオンされる。第１の１次トランジスタＱ1が導通すると、導通する第１の１次トランジスタＱ1、絶縁変圧器ＴＲ1の１次巻線ＴＲ1Ｐ、および第２のリップルフィルタリングキャパシタＣ2を介して入力供給電圧ＶINの正負（＋，−）端子間を電流が流れる。この電流は変圧器ＴＲ1の鉄心を横切して第１の絶縁変圧器２次巻線ＴＲ1Ｓ1へ転送されそこで第１の整流およびフライバックダイオードＤ1およびフィルタリングすなわち平滑インダクタＬ1および２次フィルタリングキャパシタＣ3を含むローパスフィルタを介して負荷ＲLへ供給される。このようにして、負荷へ電力が供給される。
【０００９】
第１の１次トランジスタＱ1がスイッチオフされると、第１の整流およびフライバックダイオードＤ1はフィルタリングすなわち平滑インダクタＬ1のフライホイール作用により導通し続ける。この時、第１および第２の１次トランジスタＱ1，Ｑ2が共にターンオフすると、図１（ｂ）に示すように第２の整流およびフライバックダイオードＤ2も導通開始する。この時、ダイオードＤ1およびＤ2は共にフライバックダイオードとして動作して、フィルタリングすなわち平滑インダクタＬ1に蓄えられた残留エネルギを負荷へ供給する。したがって、ダイオードＤ1，Ｄ2はフィルタリングすなわち平滑インダクタＬ1と共に動作してインダクタＬ1内の電流が“フリーホイール”することができるフリーホイールすなわちフライバック経路を形成する。
【００１０】
次に、第２の１次トランジスタＱ2がスイッチオンされ、入力供給電圧ＶinからキャパシタＣ1、絶縁変圧器１次巻線ＴＲ1Ｐ、および第２の１次トランジスタＱ2を通って電流が流れる。それにより第２の絶縁変圧器２次巻線ＴＲ1Ｓ2を含むループに沿って、２次巻線のセンタータップＣＴ、負荷ＲL、フィルタリングすなわち平滑インダクタＬ1、および第２の整流およびフライバックダイオードＤ2を通る電流が誘起される。ここでも、フィルタリングすなわち平滑インダクタＬ1および２次フィルタリングキャパシタＣ3はこの出力電圧をローパスフィルタリングし、ほぼ一定の電圧Ｖoへ平滑化する。トランジスタＱ2が再び非導通となると、ダイオードＤ1およびＤ2はフライバックダイオードとして動作してフィルタリングすなわち平滑インダクタＬ1から負荷ＲLへ電流を転送する。
【００１１】
前記したように、図１のコンバータはその２次側の信号整流にショットキーダイオードを利用するコンバータの既知の効率問題を示す。
【００１２】
本出願の出願人は、高い効率と完全絶縁の両方が望ましい場合にはバロッホの出版物に開示されているタイプの倍電流２次回路（ｃｕｒｒｅｎｔ  ｄｏｕｂｌｅｒ  ｓｅｃｏｎｄａｒｙ  ｃｉｒｃｕｉｔ）よりも全波整流２次回路を利用するＤ．Ｃ．−Ｄ．Ｃ．コンバータの方が実質的に有利であることを発見した。それはスプリット２次巻線変圧器を利用するこのような全波整流２次回路はゲート回路ドライブにアクセスできかつそれに対して望ましいレベルの中間電圧を変圧器２次巻線に提示し、この電圧は前記したバロッホの出版物の倍電流回路には存在しないためである。
【００１３】
バロッホの出版物で提案されているタイプの倍電流２次回路を使用すれば効率的なＤ．Ｃ．−Ｄ．Ｃ．コンバータが作り出されるが、バロッホ２次巻線（Ｂａｌｏｇｈ  ｓｅｃｏｎｄａｒｙ）はコンバータ１次回路から完全絶縁されるコンバータ２次回路により給電される回路から容易にかつ効率的にゲートすることができない。しかしながら、バロッホは全波２次巻線を使用することは倍電流整流器を使用することよりも明らかに劣ると考えている。
【００１４】
全波２次巻線および、例えば、３．３もしくは５ボルトの正規の駆動電圧で電子回路を駆動するように設計されているスプリット変圧器２次巻線を有するＤ．Ｃ．−Ｄ．Ｃ．コンバータでは、変圧器のいずれかの２次巻線の出力は電子回路へ給電するのに望ましい電圧レベルである。しかしながら、低電圧では、整流ダイオードの順方向電圧降下は望ましくない。したがって、全波２次巻線を有するＤ．Ｃ．−Ｄ．Ｃ．コンバータ内で同期ゲーティング（ｓｙｎｃｈｒｏｎｏｕｓ  ｇａｔｉｎｇ）を利用することが望ましく、それはこのようなＤ．Ｃ．−Ｄ．Ｃ．コンバータは所望する駆動回路供給電圧をコンバータ２次回路から一層容易に得ることができるためである。そのため、特にコンバータ１次回路および２次回路と負荷との間を完全絶縁する必要がある応用では、このようなコンバータが望ましい。したがって、本発明の絶縁全波Ｄ．Ｃ．−Ｄ．Ｃ．コンバータはスプリット２次巻線を有する変圧器を必要とはするが、完全な１次／２次絶縁を維持しながら、実質的に効率損失なしに所望レベルのゲート回路駆動電圧をいずれかの２次コイルの両端間に容易に得ることができる。
【００１５】
（発明の概要）
したがって、出願人は全波整流２次回路に接続されたスプリット２次巻線を有する変圧器を使用してＤ．Ｃ．−Ｄ．Ｃ．コンバータを設計した。この２次回路では、同期スイッチが使用され１次給電スイッチの導通を制御しさらに第１および第２の整流スイッチの導通を制御するスイッチ導通コントロールにより駆動される。
【００１６】
本発明のもう１つの教示に従って、スイッチ導通コントロールは１次制御導通スイッチの導通を制御する１次スイッチコントロール、第１および第２の整流スイッチの導通を制御する２次スイッチコントロール、および前記２次スイッチコントロールを前記１次スイッチコントロールから絶縁する２次制御電流アイソレータを含んでいる。
【００１７】
本出願のもう１つの教示に従って、２次スイッチコントロールはＤ．Ｃ．−Ｄ．Ｃ．コンバータの２次回路から直接駆動電流を受電して、Ｄ．Ｃ．−Ｄ．Ｃ．コンバータの１次および２次回路間の完全絶縁を行う。
【００１８】
前記したことから、低廉に製作することができる効率の高い低電圧Ｄ．Ｃ．−Ｄ．Ｃ．コンバータを提供することが本発明の目的であることは明らかである。
【００１９】
完全絶縁された２次回路および負荷を有しコンバータ２次回路内で同期整流を利用するＤ．Ｃ．−Ｄ．Ｃ．コンバータを作り出すことが本発明のもう１つの目的である。
【００２０】
完全絶縁および同期整流を有するＤ．Ｃ．−Ｄ．Ｃ．コンバータをコンバータの２次回路内で利用し、２次回路内の同期整流器をゲートする駆動電圧が２次回路から得られ、したがって２次回路と負荷の完全な電流絶縁を維持することが本発明のさらにもう１つの目的である。
【００２１】
低廉に製作することができる回路により前記した目的を実施することが本発明のさらにもう１つの目的である。
【００２２】
１次絶縁のスプリット２次コイルの出力電圧からタップをとることによりＤ．Ｃ．−Ｄ．Ｃ．コンバータの全波整流２次回路内の整流スイッチの前記ゲート回路に対する駆動電圧を得ることが本発明のさらにもう１つの目的である。
【００２３】
（好ましい実施例の詳細な説明）
図２はプッシュプルもしくはハーフブリッジ１次回路および能動制御トランジスタスイッチ整流を利用した全波２次回路を有するダブルエンデッド（ｄｏｕｂｌｅ  ｅｎｄｅｄ）Ｄ．Ｃ．−Ｄ．Ｃ．コンバータを示す。図２の回路は従来技術の図１の回路に類似しているが図１の第１および第２の整流ダイオードＤ1，Ｄ2が制御第１および第２整流トランジスタＱ3，Ｑ4と置換されている。
【００２４】
図２に示す回路は出力電圧Ｖoが入力電圧Ｖinよりも低い限り入力電圧Ｖinを出力電圧Ｖoへ変換する。入力電圧Ｖinは第１のトランジスタＱ1の第１の端子すなわちドレインに接続された正（＋）端子を有する。第１のトランジスタＱ1の第２の端子すなわちソースは第２の１次トランジスタＱ2の第１の端子すなわちソースに接続されている。第２の１次トランジスタＱ2の第２の端子すなわちソースは入力供給電圧Ｖinの負（−）端子に接続されている。
【００２５】
第１および第２の１次トランジスタＱ1,Ｑ2を含む１次回路部（一般的にＰとして示す）と図２のダブルエンデッドコンバータの２次回路部（一般的にＳとして示す）との間に絶縁変圧器Ｔｒ1が設けられている。したがって、絶縁変圧器１次巻線Ｔｒ1Ｐは図２のハーフブリッジコンバータの１次回路点Ｐに接続されている。絶縁変圧器１次巻線Ｔｒ1Ｐの第１の端子は第１の１次トランジスタＱ1の第２の端子と第２の１次トランジスタＱ2の第１の端子との間に接続されている。絶縁変圧器１次巻線Ｔｒ1Ｐの第２の端子は第１および第２のリップルフィルタリングキャパシタＣ1，Ｃ2に共通接続され、それらは入力電圧Ｖinの正および負端子（−，＋）に接続されている。
【００２６】
図２のダブルエンデッドコンバータの２次回路部Ｓは、好ましい実施例では、第１の絶縁変圧器２次巻線Ｔｒ1Ｓ1および第２の絶縁変圧器２次巻線Ｔｒ1Ｓ2を含むスプリット絶縁変圧器２次巻線を利用している。第１および第２の絶縁変圧器２次巻線Ｔｒ1Ｓ1，Ｔｒ1Ｓ2間のセンタータップＣＴは平滑すなわちフィルタリングインダクタＬ1の１次端子に接続されている。
【００２７】
第１の絶縁変圧器２次巻線Ｔｒ1Ｓ1の残りの端子は第１の整流トランジスタＱ3の第１の端子に接続されている。同様に、第２の絶縁変圧器２次巻線Ｔｒ1Ｓ2の残りの端子は第２の整流トランジスタＱ4の第１の端子に接続されている。第１および第２の整流トランジスタＱ3，Ｑ4の第２の端子は共通接続されて第２の基準接地を与える。フィルタリングすなわち平滑インダクタＬ1の第２の端子は第２の回路部Ｓの出力に出力電圧Ｖ0が供給される負荷ＲLの第１の端子に接続されている。負荷ＲLの第２の端子は第２の基準接地に接続されている。第２のフィルタリングキャパシタＣ3が負荷ＲLに並列に接続されている。フィルタリングすなわち平滑インダクタＬ1および第２のフィルタリングキャパシタＣ3は集合的にローパスフィルタを形成する。
【００２８】
第１および第２の整流トランジスタＱ3，Ｑ4は制御回路ＣＣの制御の元でスイッチコントロールＳＣによりスイッチされる。１つの好ましい実施例では、制御回路ＣＣは第１および第２のスイッチゲート信号ＧＱ１，ＧＱ２を出力し、スイッチコントロールＳＣはそこからの第１および第２の整流スイッチゲート信号ＧＱ３，ＧＱ４のゲーティングのタイミングをとる。これらの信号は第１および第２の１次トランジスタＱ1,Ｑ2および第１および第２の整流トランジスタＱ3，Ｑ4へ与えられる。
【００２９】
図２に示す実施例では、制御回路ＣＣは所望のデューティサイクルを表わす信号をスイッチコントロールＳＣへ与えることができる。もちろん、図４について後述するように、制御回路ＣＣはスイッチコントロールＳＣに１次ゲート信号Ａ，Ｂを送ることもできる。しかしながら、従来技術で知られているように、制御回路ＣＣもしくはスイッチコントロールＳＣの一方はいずれが第１および第２のスイッチゲート信号ＧＱ１，ＧＱ２を発生するかに応じて１次ゲートパルスＧＱ１，ＧＱ２のデューティサイクル（オンタイム）、したがって、２次ゲート信号ＧＱ３，ＧＱ４の導通期間を変える。
【００３０】
図４について後述するように、制御回路ＣＣおよびスイッチコントロールＳＣは１次制御供給電圧Ｖpによりバイアスされる。本出願の教示に従って制御供給電圧Ｖpは本出願のＤ．Ｃ．−Ｄ．Ｃ．コンバータの１次回路部Ｐ等の任意適切なソースから引き出すことができる。しかしながら、２次回路部Ｓを１次回路部Ｐから完全に絶縁したい場合には、第１および第２の整流トランジスタＱ３，Ｑ４をゲートするゲート回路は１次回路部Ｐから完全に絶縁しなければならない。それは第１および第２の整流トランジスタＱ３，Ｑ４へゲートするスイッチコントロールＳＣの２次スイッチゲート部Ｓ（図４のＳＧ）に２次制御供給電圧ＶSを供給して遂行される。この２次供給電圧ＶSを使用して２次スイッチゲート部ＳＧへ供給することにより２次回路部Ｓの完全絶縁が維持される。しかしながら、２次制御供給電圧ＶSを２次回路部Ｓから引き出さなければならない。
【００３１】
図２の実施例では、２次制御供給電圧ＶSは第１および第２の整流トランジスタＱ３，Ｑ４の共通接続第２端子とフィルタリングすなわち平滑インダクタＬ1の第１端子との間のＡ点において得られる。バイアス電流収集ダイオードＤ7のアノードはこのＡ点に接続されてバイアス電圧キャパシタＣ4の第１端子に電流を供給する。バイアス電圧キャパシタＣ4の第２端子は第１および第２の絶縁変圧器２次巻線Ｔｒ1Ｓ1，Ｔｒ1Ｓ2間に設けたセンタータップＣＴに接続されている。したがって、２次制御供給電圧ＶSは第１および第２の変圧器２次巻線Ｔｒ1Ｓ1，Ｔｒ1Ｓ2の一方もしくは両方の両端間から引き出される。
【００３２】
図３は図２のスイッチコントロールＳＣから発生されるゲート信号を示す。このようなゲート信号は図３のタイミング図の知識を有する本技術の通常の技能者であれば適切な論理により容易に発生することができる。スイッチコントロールＳＣの制御下で図３の時間Ｔ1の直前で始まって、スイッチはスイッチコントロールＳＣにより次のように始動される。
【００３３】
時間Ｔ1の直前に、整流トランジスタＱ３，Ｑ４に加えられたゲート信号ＧＱ３，ＧＱ４が存在し、これらのトランジスタは導通している。時間Ｔ1において、トランジスタＱ4に加えられたゲート信号ＧＱ４がターンオフされてこのトランジスタＱ4は非導通とされる。実質的に同時に、トランジスタＱ1に加えられたゲート信号ＧＱ１がターンオンされてこのトランジスタは導通とされる。時間Ｔ2において、トランジスタＱ1に加えられたゲート信号ＧＱ１がターンオフされ実質的に同時に、トランジスタＱ4に加えられたゲート信号ＧＱ４がターンオンされる。
【００３４】
時間Ｔ3において、トランジスタＱ3に加えられたゲート信号ＧＱ３がターンオフされトランジスタＱ2に加えられたゲート信号ＧＱ２がターンオンされる。時間Ｔ4において、トランジスタＱ2に加えられたゲート信号ＧＱ２がターンオフされトランジスタＱ3に加えられたゲート信号ＧＱ３がターンオンされる。時間Ｔ5において、トランジスタＱ4に加えられたゲート信号ＧＱ４がターンオフされトランジスタＴ1に加えられたゲート信号ＧＱ１がターンオンされる。したがって、時間Ｔ1において行われるのと同じゲート信号の変化が時間Ｔ5において生じる。したがって、時間Ｔ1−Ｔ4において生じる遷移は時間Ｔ5−Ｔ8、時間Ｔ9−Ｔ12、およびその後の等価期間に対して繰り返される。このようにして、トランジスタＱ1およびトランジスタＱ2は決して同時にゲートされず、トランジスタＱ1およびトランジスタＱ4は同時にゲートされず、トランジスタＱ2およびトランジスタＱ3は同時にゲートされない。しかしながら、トランジスタＱ1およびトランジスタＱ4の一方は実質的に常時導通している。同様に、トランジスタＱ2およびトランジスタＱ3の一方は実質的に常時導通している。
【００３５】
図４に本発明のスイッチコントロールＳＣの一実施例を示す。図４において、信号ＡおよびＢは図２の制御回路ＣＣから発生されるパルス信号である。図２の制御回路ＣＣは負荷すなわち負荷インピーダンスＲL両端間の出力電圧Ｖoを監視し、好ましい実施例では一般的に図３のトランジスタゲート信号ＧＱ1，ＧＱ2に対応する、パルス信号Ａ，Ｂのパルス幅を変えることによりこの出力電圧を所望の電圧レベルへ制御する。
【００３６】
しかしながら、図４の実施例では、図２の制御回路ＣＣから得られるパルス信号Ａ，Ｂは図４に詳細に示すスイッチコントロールＳＣによりさらに処理される。図２の制御回路ＣＣのパルス信号Ａ，Ｂは図４のスイッチコントロールにより処理されて第１および第２の１次トランジスタゲート信号Ａ”，Ｂ”を発生する。図４の回路では、制御回路ＣＣからの入力パルス信号Ａ，Ｂの各々が入力信号Ａの場合は抵抗Ｒ1およびダイオードＤ3を含む第１の遅延回路Ｄｌ1へ与えられ、抵抗Ｒ2およびダイオードＤ4により形成される第２の遅延回路Ｄｌ2が制御回路ＣＣからの入力信号Ｂに接続されている。これら第１および第２の遅延回路Ｄｌ1，Ｄｌ2の出力は図５の遅延信号Ａ’，Ｂ’として示されている。これらの遅延信号Ａ’，Ｂ’は第１および第２の非反転バッファ増幅器Ａ1，Ａ2を含む１次側ドライブバッファＤＢへ送られてその入力が、それぞれ、所定の遅延ｔｄ1，ｔｄ3を有する出力信号Ａ”，Ｂ”を発生する。したがって、第１および第２の１次トランジスタゲート信号Ａ”，Ｂ”（ＧＱ1，ＧＱ2としても知られる）の先縁は制御回路ＣＣから与えられるゲート信号からの時間遅延だけ遅延される。スイッチコントロールＳＣへの入力Ａ，Ｂは小信号変圧器Ｔｒ2の１次コイルＴｒ2Ｐへも与えられる。
【００３７】
小信号変圧器Ｔｒ2には１次コイルＴｒ2ｐおよび２次回路の局部接地ＧＮＤ2に接続された小信号変圧器センタータップＣＴ2を含むスプリット２次コイルＴｒ2Ｓ1，Ｔｒ2Ｓ2が設けられている。第１および第２の小信号変圧器２次コイルＴｒ2Ｓ1，Ｔｒ2Ｓ2はパルス信号Ａ，Ｂに対応するが１次回路部Ｐおよび入力電圧ＶINからは完全絶縁されるパルス信号Ｃ，Ｄを出力する。パルス信号Ｃは第３の遅延回路抵抗Ｒ3および第３の遅延回路ダイオードＤ5を含む第３の遅延回路Ｄｌ3へ通されて遅延した後縁を有する出力信号Ｃ’を発生する。
【００３８】
第１および第２の遅延回路ＤＬ1，ＤＬ2はそれらの各ダイオードＤ3，Ｄ4のカソードが入力信号Ａ，Ｂに接続されておりパルスＡ，Ｂの先縁が遅延されるようにされる。それに対して、第３の遅延回路ＤＬ3はそのアノードが小信号変圧器ＴＲ2の第１の小信号変圧器２次巻線に接続されたダイオードＤ5を利用しパルス信号Ｃの後縁が遅延されて遅延信号Ｃ’を形成し、それが反転ドライブバッファＩＤＢへ与えられるようにされる。同様に、第２の小信号変圧器２次コイルＴｒ2Ｓ2は絶縁されていることを除けばパルス信号Ｂと同一であるパルス信号Ｄを発生する。遅延抵抗Ｒ4および遅延ダイオードＤ6を有する第４の遅延回路の動作により、パルス信号Ｄの後縁が遅延されて遅延信号Ｄ’を発生しそれは反転ドライブバッファＩＤＢへ与えられる。
【００３９】
反転ドライブバッファＩＤＢはそれぞれ反転バッフア増幅器ＩＡ1，ＩＡ2を含みそれは遅延縁を急峻として受信した遅延信号Ｃ’，Ｄ’を反転する。したがって、第１および第２の整流トランジスタＱ3，Ｑ4を駆動するのに使用する信号Ｃ”およびＤ”は先縁が所定の時間遅延ｔｄ2，ｔｄ4、制御信号Ａ，Ｂの後縁からの遅延標準、だけ遅延している。第１および第２の１次トランジスタＱ1，Ｑ2を駆動するのに使用する出力信号Ａ”およびＢ”も先縁がそれぞれ時間遅延ｔｄ1，ｔｄ3だけ遅延しているため、第１の１次トランジスタＱ1を駆動するのに利用される出力信号Ａ”および第２の整流トランジスタＱ4を駆動するのに利用される出力信号Ｃ”は遅延時間ｔｄ1もしくはｔｄ3だけ離された導通期間を有し、Ｑ1がターンオンしてＱ4がターンオフする時、およびＱ4がターンオンしてＱ1がターンオフする時の交差導通を防止する。同様に、第２の１次トランジスタＱ2、および第１の整流トランジスタＱ3を制御するのに使用される出力Ｂ”間にも遅延が存在し、これらの各トランジスタの導通期間が不感時間ｔｄ2，ｔｄ4だけ離される。
【００４０】
第１および第２の遅延ＤＬ1，ＤＬ2を含む１次トランジスタゲート信号発生回路およびドライブバッファＤＢは、図４の実施例では好ましくは図２の１次回路部Ｐから引き出される電圧ＶPにより駆動される。２次回路部を完全に絶縁するために、前記したように、反転ドライブバッファＩＤＢだけでなく第３および第４の遅延ＤＬ3，ＤＬ4が図２の回路の２次回路部Ｓから引き出される電圧ＶSにより駆動される。ゲート信号は小信号変圧器ＴＲ2を介して供給される信号Ｃ，Ｄから引き出されるため、完全絶縁が得られる。
【００４１】
図６は本出願の技術を利用したダブルエンデッドコンバータ内で全波ブリッジ１次回路部Ｐが利用される本発明の別の実施例を示す。
【００４２】
図６の回路は主要な２つの点で図２の回路とは異なっている。第１に、図６の回路の１次回路部Ｐは全波ブリッジ１次回路を利用している。このような全波ブリッジ１次回路では、電圧ＶINは１次回路フィルタリングキャパシタＣ5の両端間に接続される。電圧ＶINはさらに一対のシリアル接続スイッチＱ2A，Ｑ1Bの両端間にも加えられさらに一対のシリアル接続スイッチＱ1A，Ｑ2Bの両端間に接続される。１次絶縁変圧器ＴＲ1の１次コイルＴＲ1Pは一端においてトランジスタＱ1A，Ｑ2B間の相互接続に接続され、もう一端においてトランジスタＱ2A，Ｑ1Bの接続点に接続されている。図６の回路では、図３の信号ＧＱ1あるいは図５の信号Ａ”をＱ1A，Ｑ1Bに接続することができ図３および図５の信号ＧＱ2もしくはＢ”はそれぞれトランジスタＱ2A，Ｑ2Bに接続することができる。このようにして、絶縁変圧器ＴＲ1を流れる電流はＱ1A，Ｑ1Bトランジスタ対の導通、およびそれに続くＱ2A，Ｑ2Bトランジスタ対の導通により発生することもできる。
【００４３】
図６は２次制御供給電圧ＶSを発生する別の方法も示しており、本実施例ではそれはバイアス電圧キャパシタＣ4の両端間に２次制御電圧を引き出すいずれかのバイアス電流収集ダイオードＤ７−１，Ｄ７−２を介してセンタータップＣＴと絶縁変圧器の第１の２次コイルＴＲ1Ｓ1もしくは絶縁変圧器ＴＲ1の第２の２次コイルＴＲ1Ｓ2との間で得られる。図６は両方の２次コイルＴＲ1Ｓ1，ＴＲ1Ｓ2の出力から得られる２次制御供給電圧ＶSを示し、それにより本出願のＤ．Ｃ．−Ｄ．Ｃ．コンバータの２次回路部が平衡を維持することが保証される。しかしながら、２次制御供給電圧ＶSは絶縁変圧器ＴＲ1のいずれかの２次コイルＴＲ1Ｓ1，ＴＲ1Ｓ2から引き出すことができる。
【００４４】
（動作の説明）
比較的低電圧のＤ．Ｃ．−Ｄ．Ｃ．コンバータでは、整流およびフライバックダイオードの替わりに図２の同期ゲートスイッチＱ3，Ｑ4を利用することが非常に好ましい。このようなトランジスタＱ3，Ｑ4は任意適切な方法で構成することができる。好ましい実施例では、ＭＯＳ−ＦＥＴが利用される。このようなトランジスタは導通時におよそ．１ボルトの順方向電圧降下を示し、本出願の図３もしくは図５の信号に従ってゲートされると、電力転送効率が改善されたＤ．Ｃ．−Ｄ．Ｃ．コンバータを提供する。
【００４５】
このような同期スイッチ整流の使用は倍電圧２次巻線を有する回路で知られてはいるが、このような倍電圧２次巻線は１次回路部Ｐと２次回路部Ｓ間の完全な電流絶縁を容易に提供することができない。しかしながら、第１の絶縁変圧器２次コイルＴＲ1Ｓ1および第２の絶縁変圧器２次コイルＴＲ1Ｓ2を含むスプリット絶縁変圧器２次巻線の使用と共に、図２に示すように２次回路部Ｓ内で全波整流を使用すれば、スイッチコントロールＳＣの２次ゲート部ＳＧを駆動するのに必要なレベルの電圧が２次回路部内に供給される。したがって、２次ゲート部ＳＧを駆動する２次制御供給電圧ＶSを得ることは絶縁変圧器ＴＲ1のスプリット２次コイルが変圧器２次コイルＴＲ1Ｓ1，ＴＲ1Ｓ2を含むこのような全波変換２次巻線では一層容易に遂行される。したがって、制御ゲートスイッチを使用して２次回路部Ｓ内の絶縁変圧器ＴＲの出力を整流する時は図２の全波２次回路を利用することが望ましい。
【００４６】
図２は完全絶縁された２次巻線を有するＤ．Ｃ．−Ｄ．Ｃ．ダウンコンバータ内の全波整流２次巻線を利用したこのような回路の例である。図１の第１および第２の整流およびフライバックダイオードＤ1，Ｄ2を図２の第１および第２の整流トランジスタＱ3，Ｑ4で置換することにより、ショットキーダイオードに固有のおよそ．３ボルトの順方向電圧降下を解消して実質的に向上された電力転送効率が示される。
【００４７】
第１および第２の整流トランジスタＱ3，Ｑ4はトランジスタＱ1，Ｑ2を制御するのにも使用されるスイッチコントロールＳＣにより制御される。基本的に、トランジスタＱ3，Ｑ4はこのような時にオンとなるように制御されその時第１および第２の整流およびフライバックダイオードＤ1，Ｄ2は順方向にバイアスされる。したがって、スイッチコントロールは第１および第２の１次トランジスタＱ1，Ｑ2へ供給されるゲート信号ＧＱ1，ＧＱ2を発生して図１の回路内のダイオードＤ1，Ｄ2が導通するのと実質的に同じ時間にそれらを導通させる。
【００４８】
図２のスイッチコントロールＳＣは第１および第２の整流トランジスタＱ3，Ｑ4に対するゲート信号を発生しそのゲート信号ＧＱ3，ＧＱ4も図３のタイミング図に示されている。したがって、トランジスタＱ3はトランジスタＱ1がゲート信号ＧＱ1によりゲートされる時にゲート信号ＧＱ3によりターンオンされる。同様に、トランジスタＱ4はトランジスタＧＱ2がゲート信号ＧＱ2によりゲートされるのと同時にゲート信号ＧＱ4によりゲートオンされる。トランジスタＱ1もＱ2も導通していない時は、トランジスタＱ3，Ｑ4は共に導通してフライバック現象を生じ、フィルタリングすなわち平滑インダクタＬ1から負荷ＲLへエネルギを転送する。トランジスタＱ1が導通している間はトランジスタＱ4は導通せずトランジスタＱ2が導通している間はトランジスタＱ3は導通しないことが重要であることに留意しなければならない。それはこのような同時導通により電力変圧器を介して１次側と２次側との間に交差導通（ｃｒｏｓｓ  ｃｏｎｄｕｃｔｉｏｎ）が生じて２次スイッチのボディ−ドレインダイオードを介して出力電流が流れ、電力損失が著しく増大するためである。したがって、トランジスタＱ3はトランジスタＱ2と同時には導通せずトランジスタＱ1はトランジスタＱ4と同時には導通しないことが重要である。
【００４９】
図２の回路はさらに出力供給電圧Ｖ0を監視してそれを所望の電圧に維持するためにトランジスタＱ1，Ｑ2のデューティサイクルすなわち導通期間を変える制御回路ＣＣを開示している。この技術は従来技術でよく知られており、トランジスタＱ1，Ｑ2のデューティサイクルすなわち導通期間を増減して出力供給電圧Ｖ0が増減される。
【００５０】
望ましくは、本出願の教示に従って、１次および２次トランジスタの導通期間の間に小さな遅延を挿入しなければならない。本出願の図４はこのような遅延を利用している典型的なスイッチコントロールＳＣを示し、図５は図４のスイッチコントロールＳＣ内のタイミングを示す。図４のスイッチコントロールの実施例では、第１および第２の１次トランジスタＱ1，Ｑ2および第１および第２の整流トランジスタＱ3，Ｑ4の導通期間の先縁は少量（不感時間ＴD1−ＴD4）だけ遅延されて第１および第２の１次トランジスタＱ1，Ｑ2および第１および第２の整流トランジスタＱ3，Ｑ4のコントロール内での“ブレークビフォアメーク”作用を保証する。この“ブレークビフォアメーク”作用により電力変圧器両端間の１次巻線および２次巻線間の交差導通が防止される。これらの遅延は計算もしくは経験的に決定して２次スイッチ内のボディ−ドレイン導通（ｂｏｄｙ−ｄｒａｉｎ  ｃｏｎｄｕｃｔｉｏｎ）によりコンバータ効率を実質的に低減することなく十分な“ブレークビフォアメーク”作用を保証しなければならない。すなわち、第１および第２の１次トランジスタＱ1，Ｑ2のターンオフと第１および第２の整流トランジスタＱ3，Ｑ4のターンオン間の遅延は十分小さくしてＭＯＳ−ＦＥＴ内の固有のボディ−ドレインダイオード（ｂｏｄｙ−ｄｒａｉｎ  ｄｉｏｄｅ）が導通するのを防止しなければならない。
【００５１】
図４の回路では、従来技術で既知の方法によりパルス幅１次ゲート信号（パルス信号）Ａ，Ｂが制御回路ＣＣから供給される。このようなパルス信号Ａ，Ｂはパルス幅変調されてコンバータから所望の出力供給電圧Ｖ0を生じる。遅延回路ＤＬ1，ＤＬ2はそれぞれゲート信号Ａ，Ｂの先縁を遅延させて傾斜先縁を有する遅延信号Ａ’，Ｂ’を発生する。ドライブバッファＤＢは所定の閾値を越えると駆動信号を発生する一対のドライブバッファ増幅器Ａ1,Ａ2を利用している。信号Ａ’，Ｂ’の先縁が傾斜しているため、図５に示すように第１および第２の１次トランジスタＱ1，Ｑ2へ加えられるゲート信号Ａ”，Ｂ”（ＧＱ1，ＧＱ2）はｔｄ1，ｔｄ3の値だけ時間遅延された先縁を有する。
【００５２】
制御回路ＣＣの制御下で発生された１次ゲート信号Ａ，Ｂは小信号変圧器ＴＲ2、特にその１次巻線ＴＲ2Ｐにも供給される。小変圧器ＴＲ2のスプリット２次巻線ＴＲ2Ｓ1，ＴＲ2Ｓ2は実質的にＡ，Ｂと同一の絶縁パルス信号Ｃ，Ｄを発生する。これらのパルス信号Ｃ，Ｄの各々が第３および第４の遅延回路ＤＬ3，ＤＬ4により後縁遅延されて遅延信号Ｃ’，Ｄ’を発生する。後縁遅延信号Ｃ’，Ｄ’の傾斜縁は反転ドライブバッファＩＤＢの閾値およびその増幅器ＩＡ1，ＩＡ2が各反転信号Ｃ’，Ｄ’の後縁を遅延させることを保証して、第１および第２の２次整流トランジスタ駆動信号Ｃ”，Ｄ”（ＧＱ4，ＧＱ3）を発生しそれは次に第１および第２の整流トランジスタＱ3，Ｑ4へ供給される。したがって、図４の典型的な回路は不感時間ｔｄ1−ｔｄ4をゲート信号に加え、“ブレークビフォアメーク”作用を発生して電力すなわち絶縁変圧器ＴＲ1を介した１次巻線および２次巻線間の望ましくない交差導通を防止する。
【００５３】
本出願の図２にはさらに監視出力電圧Ｖ0に応答して制御信号を発生する制御回路ＣＣも図示されている。当業者ならば自明のことであるが、出力電圧Ｖ0を増大したい場合には制御信号Ａ，Ｂのパルス幅が増大される。好ましくは、制御回路ＣＣには１次回路部Ｐから電力ＶPが供給される。
【００５４】
図３に従って出力Ａ，Ｂは第１および第２の１次トランジスタＱ1，Ｑ2および第１および第２の整流トランジスタＱ3，Ｑ4へ所望のゲート信号を供給するように発生することができる。しかしながら、望ましくは、信号ＧＱ1−ＧＱ4は図５のタイミング図と共に図４の回路を利用して発生される。図４の回路では、第１および第２の遅延ＤＬ1，ＤＬ2は制御信号Ａ，Ｂの先縁を遅延させてその開始を遅延させる。次に、これらの信号は１次回路供給電圧ＶPから給電される第１および第２の増幅器Ａ1，Ａ2により増幅される。
【００５５】
１つの重要な目的はＤ．Ｃ．−Ｄ．Ｃ．コンバータの２次回路部を１次電圧供給から完全に絶縁することである。これを遂行するために、小信号変圧器ＴＲ2は制御信号Ａ，Ｂを２次スイッチゲート部ＳＧから絶縁する。２次制御供給電圧ＶSから給電される反転ドライブバッファＩＤＢは信号Ｃ’，Ｄ’を反転しかつそれらの後縁を急峻として第１および第２の整流トランジスタに対するゲート信号ＧＱ3，ＧＱ4を反転ドライブバッファＩＤＢの出力において発生する。図４の回路の小信号変圧器ＴＲ2の２次側の全てのアイテムが完全に絶縁される。したがって、スイッチコントロールＳＣのこの部分は１次側回路部Ｐからは給電されない。
【００５６】
図２の回路は電圧ドライバや他の降圧回路を必要とせずに容易に２次制御供給電圧ＶSを得ることができるため、図２の回路はダイオード整流Ｄ．Ｃ．−Ｄ．Ｃ．コンバータを凌ぐ向上された効率を示すだけでなく、同期スイッチすなわち整流トランジスタＧＱ3，Ｑを２次回路部から給電されるゲート回路により駆動してコンバータ２次側とその負荷の完全絶縁を保証することができる。
【００５７】
本出願の図６はフルブリッジ１次構造（ｆｕｌｌ−ｂｒｉｄｇｅ  ｐｒｉｍａｒｙ  ｓｔｒｕｃｔｕｒｅ）を利用する別の実施例を示す。このようなフルブリッジ１次構造は既知でありブリッジトランジスタＱ1A，Ｑ1BあるいはＱ2A，Ｑ2Bは同時に導通する。これらのトランジスタ対は前記した方法で図４の回路の出力において発生される信号ＧＱ1，ＧＱ2によりゲートすることができる。したがって、図６の回路の２次側は本出願の図２の回路と同様に動作する。
【００５８】
さらに、図６の回路では、２次制御供給電圧ＶSは整流変圧器ＴＲ1第１および第２の２次巻線ＴＲ1Ｓ1，ＴＲ1Ｓ2の一方もしくは両方の両端間電圧から直接引き出される。したがって、図６は２次制御供給電圧フィルタリングキャパシタＣ7の両端間に所望の２次制御供給電圧ＶSを発生する第１および第２の２次制御供給電圧ダイオードＤ7-1，Ｄ7-2を示している。図６にはこの２次制御供給電圧ＶSが２つの絶縁変圧器２次コイルＴＲ1Ｓ1，ＴＲ1Ｓ2の両方から得られるように図示されているが、これら２つの２次コイルのいずれかを使用してこの２次制御供給電圧ＶSにアクセスできることは明らかである。しかしながら、変圧器の不平衡が発生しないため、この電圧を両方の変圧器２次コイルから得るのが有利である。
【００５９】
前記実施例は本出願の発明的特長を教示することを目的としており、発明的特長は添付特許請求の範囲によってのみ保護され本発明の範囲や精神から逸脱しないと考えられる全ての変更を包含すると理解されるべきものである。当業者ならば自明のこれらの変更は全て特許請求の範囲に含まれるものとする。
【図面の簡単な説明】
【図１Ａ】  ダイオード整流を利用する全波２次回路部に接続されたプッシュプルもしくはハーフブリッジ１次回路変圧器を有する従来技術のダブルエンデッドＤ．Ｃ．−Ｄ．Ｃ．コンバータおよびこの回路の動作を示す図。
【図１Ｂ】  ダイオード整流を利用する全波２次回路部に接続されたプッシュプルもしくはハーフブリッジ１次回路変圧器を有する従来技術のダブルエンデッドＤ．Ｃ．−Ｄ．Ｃ．コンバータおよびこの回路の動作を示す図。
【図１Ｃ】  ダイオード整流を利用する全波２次回路部に接続されたプッシュプルもしくはハーフブリッジ１次回路変圧器を有する従来技術のダブルエンデッドＤ．Ｃ．−Ｄ．Ｃ．コンバータおよびこの回路の動作を示す図。
【図２】  プッシュプルもしくはハーフブリッジ１次回路および能動制御トランジスタスイッチ整流を利用した全波完全絶縁２次回路を有するダブルエンデッドＤ．Ｃ．−Ｄ．Ｃ．コンバータを示す図。
【図３】  図２の実施例におけるトランジスタＱ1−Ｑ4の典型的なスイッチングとして示すタイミング図。
【図４】  図３のトランジスタＱ1−Ｑ4をスイッチングするのに使用されるスイッチング回路ＳＣの一実施例を示す図。
【図５】  図２の実施例におけるトランジスタＱ1−Ｑ4を制御するのに使用されるタイミング信号を発生するために図４の回路内に発生される電圧を示すタイミング図。
【図６】  フルブリッジ１次回路を有し本出願の原理を応用するダブルエンデッドフルブリッジコンバータの実施例を示す図。
【図１Ａ】
0004262886.tif 000002
【図１Ｂ】
0004262886.tif 000003
【図１Ｃ】
0004262886.tif 000004
【図２】
0004262886.tif 000005
【図３】
0004262886.tif 000006
【図４】
0004262886.tif 000007
【図５】
0004262886.tif 000008
【図６】
0004262886.tif 000009