【手続補正書】
【提出日】平成25年3月4日(2013.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列に接続された複数の増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記複数の増幅素子のうちのいずれかの入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力する第１のスリーステート回路素子、および
前記第１のスリーステート回路素子の入力端子および制御端子に接続され、電源供給に伴い、前記第１のスリーステート回路素子の入力端子に送出される第１の信号、および前記第１のスリーステート回路素子の制御端子に送出されるとともに前記第１の信号よりも前記第１のスリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号、を発生する信号発生部、
を有し、
前記第１のスリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴とする信号発生部付き発振回路。
【請求項２】
前記第１のスリーステート回路素子の出力端子は、前記複数の増幅素子のうち、途中または最後段の前記増幅素子の入力端子に接続されていることを特徴とする請求項１に記載の信号発生部付き発振回路。
【請求項３】
前記第１のスリーステート回路素子の出力端子が接続された前記増幅素子の１つ前段の前記増幅素子は、第２のスリーステート回路素子であることを特徴とする請求項２に記載の信号発生部付き発振回路。
【請求項４】
前記第２のスリーステート回路素子の制御端子に、前記第２の信号が入力されることを特徴とする請求項３に記載の信号発生部付き発振回路。
【請求項５】
前記第２のスリーステート回路素子の制御端子にインバーターが接続されており、前記第２の信号は、前記インバーターにより反転されることを特徴とする請求項４に記載の信号発生部付き発振回路。
【請求項６】
前記第２のスリーステート回路素子の出力端子のインピーダンスがハイインピーダンスのとき、前記第１のスリーステート回路素子は作動状態であり、前記第２のスリーステート回路素子が作動状態のとき、前記第１のスリーステート回路素子の出力端子のインピーダンスがハイインピーダンスであることを特徴とする請求項３ないし５のいずれか一項に記載の信号発生部付き発振回路。
【請求項７】
前記信号発生部は、第１の抵抗と第１のコンデンサーとが直列に接続された第１の積分回路と、第２の抵抗と第２のコンデンサーとが直列に接続された第２の積分回路とを備え、
前記第１のスリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記第１のスリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されていることを特徴とする請求項１ないし６のいずれか一項に記載の信号発生部付き発振回路。
【請求項８】
前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きいことを特徴とする請求項７に記載の信号発生部付き発振回路。
【請求項９】
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路、および入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記第１のスリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記第１のスリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることを特徴とする請求項１ないし６のいずれか一項に記載の信号発生部付き発振回路。
【請求項１０】
前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の増幅素子と同一でかつ同数の複数の信号発生部側増幅素子とを有し、
前記複数の信号発生部側増幅素子のうちの初段の前記信号発生部側増幅素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記信号発生部側増幅素子の出力端子が前記第１のスリーステート回路素子の制御端子に接続されており、
前記第１のスリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることを特徴とする請求項１ないし６のいずれか一項に記載の信号発生部付き発振回路。
【請求項１１】
前記信号発生部は、タイマーを有することを特徴とする請求項１ないし１０のいずれか一項に記載の信号発生部付き発振回路。
【請求項１２】
前記信号発生部は、前記第１のスリーステート回路素子に直列に接続されたインバーターを有することを特徴とする請求項１ないし１１のいずれか一項に記載の信号発生部付き発振回路。
【請求項１３】
前記信号発生部は、電源投入時から前記第１の信号が前記第１のスリーステート回路素子のスレショルドレベルに到達するまでの時間が１ｎ秒以上５００ｎ秒以下であることを特徴とする請求項１ないし１２のいずれか一項に記載の信号発生部付き発振回路。
【請求項１４】
前記発振起動用パルスは、前記第１の信号が前記第１のスリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記増幅素子から出力されるまでの時間以上であることを特徴とする請求項１ないし１３のいずれか一項に記載の信号発生部付き発振回路。
【請求項１５】
前記振動子は、音叉型振動子または双音叉型振動子であることを特徴とする請求項１ないし１４のいずれか一項に記載の信号発生部付き発振回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】信号発生部付き発振回路
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、信号発生部付き発振回路に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の目的は、発振回路の起動時間を短縮することができ、起動時の消費電力が小さく、クリスタルインピーダンスが比較的大きい振動子を発振させることができる信号発生部付き発振回路を提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］
本発明の信号発生部付き発振回路は、直列に接続された複数の増幅素子と振動子とが並列に接続された回路を有する発振回路、
前記複数の増幅素子のうちのいずれかの入力端子に出力端子が接続されており、かつ前記出力端子から発振起動用パルスを出力する第１のスリーステート回路素子、および
前記第１のスリーステート回路素子の入力端子および制御端子に接続され、電源供給に伴い、前記第１のスリーステート回路素子の入力端子に送出される第１の信号、および前記第１のスリーステート回路素子の制御端子に送出されるとともに前記第１の信号よりも前記第１のスリーステート回路素子のスレショルドレベルに到達する時間が遅い第２の信号、を発生する信号発生部、
を有し、
前記第１のスリーステート回路素子は、前記第１の信号により、前記発振起動用パルスを出力し、前記第２の信号により、前記信号発生部と前記発振回路との間を電気的に遮断することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
これにより、発振回路の起動時間（電源投入時から発振を開始するまでの時間）を短縮することができる。
また、発振開始後は、スリーステート回路素子の出力がハイインピーダンスとなり、信号発生部と、発振回路とが電気的に遮断されるので、発振回路の発振に影響を与えることがない。
また、発振回路がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献１に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路は、インバーターやバッファーの多段構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路の立ち上がり時間（発振開始時から出力信号の振幅が所定の値に到達するまでの時間）を短縮することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
［適用例２］
本発明の信号発生部付き発振回路では、前記第１のスリーステート回路素子の出力端子は、前記複数の増幅素子のうち、途中または最後段の前記増幅素子の入力端子に接続されていることが好ましい。
これにより、発振回路の起動時間をさらに短縮することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
［適用例３］
本発明の信号発生部付き発振回路では、前記第１のスリーステート回路素子の出力端子が接続された前記増幅素子の１つ前段の前記増幅素子は、第２のスリーステート回路素子であることが好ましい。
これにより、確実に発振させることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
［適用例４］
本発明の信号発生部付き発振回路では、前記第２のスリーステート回路素子の制御端子に、前記第２の信号が入力されることが好ましい。
これにより、確実に発振させることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
［適用例５］
本発明の信号発生部付き発振回路では、前記第２のスリーステート回路素子の制御端子にインバーターが接続されており、前記第２の信号は、前記インバーターにより反転されることが好ましい。
これにより、確実に発振させることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
［適用例６］
本発明の信号発生部付き発振回路では、前記第２のスリーステート回路素子の出力端子のインピーダンスがハイインピーダンスのとき、前記第１のスリーステート回路素子は作動状態であり、前記第２のスリーステート回路素子が作動状態のとき、前記第１のスリーステート回路素子の出力端子のインピーダンスがハイインピーダンスであることが好ましい。
これにより、確実に発振させることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
［適用例７］
本発明の信号発生部付き発振回路では、前記信号発生部は、第１の抵抗と第１のコンデンサーとが直列に接続された第１の積分回路と、第２の抵抗と第２のコンデンサーとが直列に接続された第２の積分回路とを備え、
前記第１のスリーステート回路素子の入力端子は、前記第１の抵抗と前記第１のコンデンサーとの間に接続され、前記第１のスリーステート回路素子の制御端子は、前記第２の抵抗と前記第２のコンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
［適用例８］
本発明の信号発生部付き発振回路では、前記第２のコンデンサーの容量は、前記第１のコンデンサーの容量よりも大きいことが好ましい。
これにより、第２の信号を確実に発生させることができる。
［適用例９］
本発明の信号発生部付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路、および入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記第１のスリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記第１のスリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
［適用例１０］
本発明の信号発生部付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の増幅素子と同一でかつ同数の複数の信号発生部側増幅素子とを有し、
前記複数の信号発生部側増幅素子のうちの初段の前記信号発生部側増幅素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記信号発生部側増幅素子の出力端子が前記第１のスリーステート回路素子の制御端子に接続されており、
前記第１のスリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
［適用例１１］
本発明の信号発生部付き発振回路では、前記信号発生部は、タイマーを有することが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
［適用例１２］
本発明の信号発生部付き発振回路では、前記信号発生部は、前記第１のスリーステート回路素子に直列に接続されたインバーターを有することが好ましい。
これにより、簡易な構成で、その信号発生部にインバーターを設けない場合に対し、発振起動用パルスを反転させることができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
［適用例１３］
本発明の信号発生部付き発振回路では、前記信号発生部は、電源投入時から前記第１の信号が前記第１のスリーステート回路素子のスレショルドレベルに到達するまでの時間が１ｎ秒以上５００ｎ秒以下であることが好ましい。
これにより、発振回路の起動時間を短縮しつつ、確実に発振させることができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
［適用例１４］
本発明の信号発生部付き発振回路では、前記発振起動用パルスは、前記第１の信号が前記第１のスリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第２の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記増幅素子から出力されるまでの時間以上であることが好ましい。
これにより、確実に発振させることができる。
［適用例１５］
本発明の信号発生部付き発振回路では、前記振動子は、音叉型振動子または双音叉型振動子であることが好ましい。
これにより、発振の精度を向上させることができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
以下、本発明の発振起動用パルス発生回路付き発振回路（信号発生部付き発振回路）を添付図面に示す好適な実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、本発明の発振起動用パルス発生回路付き発振回路の第１実施形態を示す回路図、図２は、図１に示す発振起動用パルス発生回路付き発振回路のタイミングチャート、図３は、図１に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターＩＣ１１の真理値表である。