(57)【特許請求の範囲】
【請求項１】
信号ライン上に順に接続された複数の機能手段と、
前記信号ラインの一端に接続されて前記複数の機能手段を制御するための制御手段とを備えるシステムボードにおいて、
前記制御手段と前記複数の機能手段との間の信号ラインの長さが前記制御手段から遠ざかるに従って短くなるように配置され、前記制御手段と前記複数の機能手段との間の信号ラインの特性インピーダンスが前記制御手段から遠ざかるに従って減少することを特徴とするシステムボード。
【請求項２】
前記制御手段と前記複数の機能手段との間の信号ラインの特性インピーダンスが前記制御手段から遠ざかるに従って指数関数的に減少することを特徴とする請求項１に記載のシステムボード。
【請求項３】
前記複数個の機能手段の各々は、複数個のメモリ素子を備えたモジュールであることを特徴とする請求項１に記載のシステムボード。
【請求項４】
前記複数個の機能手段の各々は、メモリ素子であることを特徴とする請求項１に記載のシステムボード。
【請求項５】
前記制御手段及び前記複数個の機能手段間の信号ラインにダミーキャパシタをさらに備えたことを特徴とする請求項１に記載のシステムボード。
【請求項６】
信号ライン上に順に接続された複数の機能手段と、
前記信号ラインの一端に接続されて前記複数の機能手段を制御するための制御手段とを備えたシステムボードにおいて、
前記制御手段と前記複数の機能手段との間の信号ラインに、前記信号ラインの特性インピーダンスを前記制御手段から遠ざかるに従って減少させるためのダミーキャパシタをそれぞれ備え、
前記制御手段と前記複数の機能手段との間の信号ラインの特性インピーダンスが前記制御手段から遠ざかるに従って減少することを特徴とするシステムボード。
【請求項７】
前記制御手段と前記複数の機能手段との間の信号ラインの特性インピーダンスが前記制御手段から遠ざかるに従って指数関数的に減少することを特徴とする請求項６に記載のシステムボード。
【請求項８】
前記複数の機能手段の各々は、複数のメモリ素子を備えたモジュールであることを特徴とする請求項６に記載のシステムボード。
【請求項９】
前記複数の機能手段の各々は、メモリ素子であることを特徴とする請求項６に記載のシステムボード。
【請求項１０】
前記複数の機能手段間の信号ラインの長さが同一である場合に前記ダミーキャパシタの大きさが前記制御手段から遠ざかるに従って大きくなることを特徴とする請求項６に記載のシステムボード。
【請求項１１】
複数個の機能手段、及び前記複数個の機能手段を制御するための制御手段を備えたシステムボードのインピーダンス調節方法において、
前記制御手段及び前記複数個の機能手段間に信号ラインが連結されており、前記制御手段及び前記複数個の機能手段間の信号ラインの特性インピーダンスを前記制御手段から遠ざかるにしたがって指数関数的に減少させることを特徴とするシステムボードのインピーダンス調節方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は制御装置とこの装置によって制御されるモジュール(または素子)を備えたシステムボードに関するものであり、特に、制御装置とこの装置によって制御されるモジュール(または素子)との間で伝送される信号の歪みを防止するためのシステムボード及びこのボードのインピーダンス調節方法に関するものである。
【０００２】
【従来の技術】
一般に、コンピュータのようなシステムは制御装置とこの装置によって制御されるモジュールを備えている。この典型的な例がメモリモジュールとメモリコントローラとで構成されるメモリサブシステムである。
【０００３】
ところで、システムのデータ処理速度が増加して、処理するべきデータの量が多くなるにしたがってシステムボードに差し込まれるモジュールの数が継続的に増加されるようになる。
【０００４】
コンピュータのようなシステムにはマザーボードが備わっており、このマザーボードに装着されたコネクタにモジュールが差し込まれる。
【０００５】
システムの性能向上によってマザーボードに差し込まれるモジュールの数が増え、また、マザーボードにモジュールが差し込まれることによってマザーボード自体が有していた信号ラインのインピーダンスが変化する。これは伝送線の単位キャパシタンスがモジュールの寄生キャパシタンスによって変化するためである。
【０００６】
一般に、コンピューターシステムのマザーボードに装着されたコネクタの距離は同一であって、これらコネクタに装着されるモジュールは一つの制御装置によって各々制御される。
【０００７】
したがって、従来のシステムボードは、制御装置から最初のコネクタまでの信号ラインの特性インピーダンスとコネクタにモジュールが挿された場合のコネクタに連結された信号ラインの特性インピーダンスとが大きな差異を示すようになる。
【０００８】
すなわち、制御装置から最初のコネクタまでの信号ラインの特性インピーダンスがコネクタにモジュールが挿された場合のコネクタに連結された信号ラインの特性インピーダンスより大きな値を有するようになる。
【０００９】
この場合に信号が信号ラインを通して伝送される過程で急激なインピーダンス差異を示し、これにより反射(ｒｅｆｌｅｃｔｉｏｎ)による信号歪み現象が生じる場合がある。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、システムのボードにモジュールが差し込まれることによって生じるモジュール間の信号ラインの特性インピーダンスの変化を減らして信号歪み現象を防止することができるシステムボードを提供することにある。
【００１１】
本発明の他の目的は、前記目的を達成するためのシステムボードのインピーダンス調節方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するための本発明の一実施例のシステムボードは、信号ライン上に順に接続された複数の機能手段と、前記信号ラインの一端に接続されて前記複数の機能手段を制御するための制御手段とを備えるシステムボードにおいて、前記制御手段と前記複数の機能手段との間の信号ラインの長さが前記制御手段から遠ざかるに従って短くなるように配置され、前記制御手段と前記複数の機能手段との間の信号ラインの特性インピーダンスが前記制御手段から遠ざかるに従って減少することを特徴とする。
【００１３】
前記目的を達成するための本発明の他の実施例のシステムボードは、信号ライン上に順に接続された複数の機能手段と、前記信号ラインの一端に接続されて前記複数の機能手段を制御するための制御手段とを備えたシステムボードにおいて、前記制御手段と前記複数の機能手段との間の信号ラインに、前記信号ラインの特性インピーダンスを前記制御手段から遠ざかるに従って減少させるためのダミーキャパシタをそれぞれ備え、前記制御手段と前記複数の機能手段との間の信号ラインの特性インピーダンスが前記制御手段から遠ざかるに従って減少することを特徴とする。
【００１４】
前記他の目的を達成するための本発明のシステムボードのインピーダンス調節方法は、複数個の機能手段、及び前記複数個の機能手段を制御するための制御手段を備えたシステムボードのインピーダンス調節方法において、前記制御手段及び前記複数個の機能手段間に信号ラインが連結されており、前記制御手段及び前記複数個の機能手段間の信号ラインの特性インピーダンスを前記制御手段から遠ざかるにしたがって指数関数的に減少させることを特徴とする。
【００１５】
【発明の実施の形態】
添付した図面を参考として本発明のシステムボード及びこのボードのインピーダンス調節方法を説明する前に、まず、一般的なシステムボードを説明する。
【００１６】
図１は、一般的なコンピューターシステムのマザーボードの構成を示すブロック図である。このマザーボードは、制御装置１０、及び、ｎ個のモジュールＭ１、Ｍ２、Ｍ３、・・・、Ｍｎをそれぞれ差し込むためのｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎを備えている。
【００１７】
ｎ個のモジュールＭ１、Ｍ２、Ｍ３、・・・、Ｍｎがそれぞれ差し込まれるｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎはマザーボードーに装着されており、制御装置１０はマザーボードーに直接装着されている。
【００１８】
図１において、制御装置１０とｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎとの間にデータＤＱ及びストローブ(ｓｔｒｏｂｅ)信号を伝送するための信号ラインが配置されている。
【００１９】
そして、制御装置１０から最初のコネクタＣＯＮ１（モジュールＭ１が差し込まれるコネクタ）までの信号ラインの長さがｌ０であり、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎの各間の信号ラインの長さがｌ１である。
【００２０】
図１に示したシステムのマザーボードでは、制御装置１０から出力されるストローブ(ｓｔｒｏｂｅ)信号に応答して、制御装置１０とｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎに差し込まれたメモリモジュールＭ１、Ｍ２、Ｍ３、・・・、Ｍｎとの間でデータ(ｄａｔａ)が入出力される。
【００２１】
図１に示した構成とは別に、制御装置１０がマザーボードに直接差し込まれるのではなく、モジュールのようにコネクタを通してマザーボードに差し込まれる場合もある。また、モジュールＭ１、Ｍ２、Ｍ３、・・・、Ｍｎもｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎを通して差し込まれるのではなく、マザーボードに直接差し込まれる場合もある。
【００２２】
すなわち、後述される本発明のシステムボードのインピーダンス調節方法は上述した図１に示した形式のみに適用されるのではなく、他の種々の形式に適用され得る。
【００２３】
図２は、図１に示したブロック図をモデリングした構成を示す図であり、具体的には、ｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにｎ個のモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれて、ｎ個のモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎ各々にｋ個のメモリ素子Ｄ１、．．．、Ｄｋが搭載された構成がモデリングされている。
【００２４】
図２において、制御装置１０は、直列連結されたパッケージＰ１と入力ドライバＩＢ１及び出力ドライバＯＢ１とで示され、モジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎ各々は直列連結されたスタブ(ｓｔｕｂ)抵抗Ｒｓとｋ個のメモリ素子Ｄ１、．．．、Ｄｋで示され、ｋ個のメモリ素子Ｄ１、．．．、Ｄｋ各々は直列連結されたパッケージＰ２１、．．．Ｐ２ｋと入出力ドライバＩＢ２１、ＯＢ２１及びＩＢ２ｋ、ＯＢ２ｋとで示されている。
【００２５】
そして、マザーボード上の信号ラインの長さはｌ０、ｌ１で示され、抵抗Ｒｍから最初のコネクタＣＯＮ１までの信号ラインの長さはｌ０で示され、最初のコネクタＣＯＮ１からｎ番目のコネクタＣＯＮｎまでにおけるコネクタ間の信号ラインの長さは各々ｌ１で示されている。
【００２６】
そして、モジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎ中の一つから制御装置１０に伝送される信号を終端するための終端抵抗はＲＴ１として、終端電圧はＶＴ１として示され、制御装置１０からモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎに伝送される信号を終端するための終端抵抗はＲＴ２として、終端電圧はＶＴ２として示されている。
【００２７】
すなわち、モジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎ中の一つから制御装置１０に伝送される信号は終端抵抗ＲＴ１と特定電圧差を有する終端電圧ＶＴ１とによって終端され、制御装置１０からモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎに伝送される信号は終端抵抗ＲＴ２と特定電圧差を有する終端電圧ＶＴ２とによって終端される。
【００２８】
図１、図２は、ＩＥＥＥ学会誌の技術論文のＶＬＳＩ回路ダイジェストに関する１９９８シンポジウム(１９９８  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃhｎｉｃａｌ  Ｐａｐｅｒｓ)において“同期形ＤＲＡＭのためのビット間のスキュー制御を有した５Ｇバイトデータ伝送スキーム(５ＧＢｙｔｅ／ｓ  Ｄａｔａ  Ｔｒａｎｓｆｅｒ  Ｓｃhｅｍｅｗｉｔh  Ｂｉｔ−ｔｏ−Ｂｉｔ  Ｓｋｅｗ  Ｃｏｎｔｒｏｌ  ｆｏｒ  Ｓｙｎｃhｒｏｎｏｕｓ  ＤＲＡＭ)”という題目で公開されている。
【００２９】
図１及び図２に示したように、従来のコンピューターシステムのマザーボードの信号ラインの長さを説明すると、制御装置１０から最初のコネクタＣＯＮ１までの信号ラインの長さを除いたｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さがすべて同一である。
【００３０】
では、図１に示したようなコンピューターシステムのマザーボードにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれなかった場合の信号ラインの特性インピーダンスとマザーボードにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれた場合の信号ラインの特性インピーダンスとを計算することによって、制御装置１０からモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎに信号が伝送される場合の信号ラインの特性インピーダンスの変化を説明する。
【００３１】
図１に示したようなコンピューターシステムのマザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれなかった場合の信号ラインの特性インピーダンスＺは、マザーボードの信号ラインの単位長さ当たりインダクタンス(ｉｎｄｕｃｔａｎｃｅ)をＬとし、単位長さ当たりキャパシタンス(ｃａｐａｃｉｔａｎｃｅ)をＣとすると、次式（１）で示すことができる。
【００３２】
【数１】
0004312971.tif 000002
【００３３】
・・・（１）
一方、マザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれた場合の信号ラインの特性インピーダンスＺ′は、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、Ｃ０Ｎｎ各々の寄生キャパシタンスをＣｃとし、コネクタ間の距離をｌ１とすると、次式（２）で示すことができる。
【００３４】
【数２】
0004312971.tif 000003
【００３５】
・・・（２）
式（１）と式（２）から分かるように、マザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが挿されるによって信号ラインの特性インピーダンスＺ′の分母の大きさが特性インピーダンスＺの分母の大きさより大きくなり、特性インピーダンスＺ′の大きさが小さくなる。
【００３６】
すなわち、制御装置１０から最初のコネクタＣＯＮ１までの信号ラインの特性インピーダンスＺは、最初のコネクタＣＯＮ１以後において特性インピーダンスＺよりも小さい特性インピーダンスＺ′になる。
【００３７】
図３は、図１に示したコンピューターシステムのマザーボードの距離による信号ラインの特性インピーダンスの変化を近似的に示すグラフであり、最初のコネクタＣＯＮ１までの信号ラインの特性インピーダンスはＺを維持して、最初のコネクタＣＯＮ１以後の信号ラインの特性インピーダンスはＺ′を維持する。
【００３８】
すなわち、最初のコネクタＣＯＮ１以後の信号ラインの特性インピーダンスＺ′は、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さがすべて同一であるために同一の値を維持するようになる。
【００３９】
ところで、図３に示したようにコンピューターシステムのマザーボードの信号ラインの特性インピーダンスＺが最初のコネクタＣＯＮ１以後に特性インピーダンスＺ′に突然に減ることによって、信号が信号ラインを通して伝達される過程で反射(ｒｅｆｌｅｃｔｉｏｎ)による信号歪み現象が生じる。
【００４０】
このような信号歪み現象は、特性インピーダンスが突然に変化する過程、すなわち、制御装置１０から最初のコネクタＣＯＮ１に信号が伝達される過程でさらに顕著になる。
【００４１】
図４は、本発明の一実施例のコンピューターシステムのマザーボードの構成を示すブロック図であり、このマザーボードは、次の点を除いて図１に示したシステムのブロック図と同様の構成を有する。
【００４２】
すなわち、制御装置１０から最初のコネクタＣＯＮ１までの信号ラインの長さがＬ０であり、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さが各々Ｌ１、Ｌ２、．．．、Ｌ(ｎ−１)であり、制御装置１０及びコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さが制御装置１０からコネクタＣＯＮｎへ行くほど徐々に短くなるように配置されているということが従来の構成と異なる。
【００４３】
すなわち、従来のコンピューターシステムのマザーボードは、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さがすべて同一に配置されていたが、本発明の一実施例のコンピューターシステムのマザーボードはコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さが制御装置１０から遠ざかるにしたがって制御装置１０及びコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さが短くなるように配置されているということである。
【００４４】
図５は、図４に示したブロック図をモデリングした構成を示している。
【００４５】
ここで、図４に示した構成と同様に、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの距離が制御装置１０から遠ざかるにしたがって短くなるように配置されている。
【００４６】
では、本発明の一実施例のコンピューターシステムのマザーボードにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれなかった場合の信号ラインの特性インピーダンスとマザーボードにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれた場合の信号ラインの特性インピーダンスとを計算するによって制御装置１０からモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎに信号が伝送される場合の信号ラインの特性インピーダンスの変化を説明する。
【００４７】
本発明の一実施例のマザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにｎ個のモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれなかった場合の信号ラインの特性インピーダンスＺは上述した式（１）のように示すことができる。
【００４８】
一方、本発明の一実施例のマザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにｎ個のモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれた場合の信号ラインの特性インピーダンスＺ″は、コネクタの寄生キャパシタンスをＣｃとし、モジュール間の距離をＬ(ｘ)とすると、下の式（３）で示される。
【００４９】
【数３】
0004312971.tif 000004
【００５０】
・・・（３）
式（３）から分かるように、本発明の一実施例のコンピューターシステムのマザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎが差し込まれることによって信号ラインの特性インピーダンスＺ″が最初のコネクタＣＯＮ１以後において徐々に減少するようになる。
【００５１】
すなわち、本発明の一実施例のマザーボードのコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の距離Ｌ(ｘ)が制御装置１０から遠ざかるにしたがって徐々に狭くなることによって、最初のコネクタＣＯＮ１以後の信号ラインの特性インピーダンスＺ″が制御装置１０から遠ざかるにしたがって徐々に減少する。
【００５２】
言い換えれば、制御装置１０から遠ざかるにしたがって距離Ｌ(ｘ）が小さくなって、特性インピーダンスＺ″の分母の大きさが徐々に大きくなる。したがって、最初のコネクタＣＯＮ１以後の信号ラインの特性インピーダンスＺ″は制御装置１０から遠ざかるにしたがって徐々に小さくなる。
【００５３】
ここで、例えばシステム設計者は、最初のコネクタＣＯＮ１以後の信号ラインの特性インピーダンスＺ″が指数関数的に減少するようにコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの距離Ｌ(ｘ)を最適に調節することが望ましい。
【００５４】
これは音響学で用いられる原理に基づいており、ホーンなどの管楽器の形態に反映されている。音響学における音圧と速度の関係はシステムのボードの信号ラインの電圧と電流の関係と似ており、音響学においても特性インピーダンスの概念が用いられている。これに関する内容はキンスラー等(Ｋｉｎｓｌｅｒ  ｅｔ．ａｌ．)によって書かれた“音響学の基礎(ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  Ａｃｏｕｓｔｉｃｓ)”という本の３７３ページを参考とすることを望む。
【００５５】
大部分の管楽器の管の広さと特性インピーダンスは反比例の関係にある。すなわち、大部分の管楽器の管の広さは音源から遠ざかるにしたがって徐々に広がっており、指数関数的に広がる形態をしている。
【００５６】
このような原理を数式的に正確に示すことはできないが、ウェブスター(Ｗｅｂｓｔｅｒ）のホーン方程式(hｏｒｎ  ｅｑｕａｔｉｏｎ)等、近似的な解析の結果、特性インピーダンスの変化が指数関数的に変化する場合に音源が眺めるインピーダンスの様子が低周波特性が改善された高周波フィルタの形態に近いということが知られており、これは伝統的な楽器の様子がなぜそうした形態を有しているかを説明する。
【００５７】
したがって、本発明でもシステムボードの信号ラインの特性インピーダンスが指数関数的に減少するように設計することによって信号の歪曲現象を除去することができる。
【００５８】
図６は、本発明の他の実施例のコンピューターシステムのマザーボードの構成をモデリングした構成を示しており、このマザーボードは、図２の構成にダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎを追加して構成されている。
【００５９】
すなわち、図６の構成では、図２に示したｎ個のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎと接地電圧との間にダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎが各々追加されている。
【００６０】
図６の構成では、マザーボード上のコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎにモジュールが差し込まれた場合の信号ラインの特性インピーダンスが指数関数的に減少するように、コネクタと接地電圧との間にダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎを各々追加して、これらのダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎの値を調節する。
【００６１】
ダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎの値を調節する方法を式（３）を利用して説明すると、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインＬ(ｘ）の長さが同一である場合に、分母の大きさを徐々に大きくすることによって信号ラインの特性インピーダンスＺ″が徐々に小さくなる。
【００６２】
分母の大きさを徐々に大きくするためには、ダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎの大きさを徐々に大きくすればよい。
【００６３】
言い換えれば、図６の構成は追加されるダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎが制御装置１０から距離が遠ざかるにしたがって大きいキャパシタンスを有するように構成するによって最初のコネクタＣＯＮ１以後の信号ラインの特性インピーダンスＺ″が指数関数的に減少する。
【００６４】
図５の構成と同様に図６に示した構成もシステム設計者が信号ラインの特性インピーダンスＺ″を指数関数的に減少させるためにダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎの値を適切に調節しなければならない。
【００６５】
図６の構成では、ダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎが信号ラインとコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎとの接続点にあるが、ダミーキャパシタＣ１、Ｃ２、Ｃ３、．．．、Ｃｎは制御装置１０とコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎとの間の信号ライン各々のどこに位置してもかまわない。
【００６６】
すなわち、本発明の好適な実施例のシステムボードのインピーダンス調節方法では、ボードのコネクタにモジュールが差し込まれた場合の信号ラインの特性インピーダンスが制御装置から遠ざかるにしたがって指数関数的に減少する。
【００６７】
これを具現する方法としては図５に示したように、制御装置から遠ざかるにしたがってコネクタ間の距離を徐々に縮めて構成する方法と、図６に示したように、制御装置から遠ざかるにしたがってコネクタ各々と接地電圧との間に連結されるダミーキャパシタの値を大きくして構成する方法等がある。
【００６８】
もちろん、コネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の信号ラインの長さとダミーキャパシタを追加する方法を一緒に採用することもできる。
【００６９】
図７は、本発明の好適な実施例のシステムボードの距離による信号ラインの特性インピーダンスの変化を近似的に示すグラフであり、制御装置１０から最初のコネクタＣＯＮ１までの信号ラインの特性インピーダンスはＺを維持して、最初のコネクタＣＯＮ１以後の信号ラインのインピーダンスはＺ″であり、制御装置からの距離が遠ざかるにしたがって指数関数的に減少する。
【００７０】
すなわち、最初のコネクタＣＯＮ１からｎ番目のコネクタＣＯＮｎまでのインピーダンスはＺ″(ｘ）はＺｅ−ａＸで示すことができる。ここで、ｘはコネクタＣＯＮ１、ＣＯＮ２、ＣＯＮ３、．．．、ＣＯＮｎ間の距離を示しており、ａは任意の定数を示す。
【００７１】
上述したように、本発明の好適な実施例のシステムボードは制御装置からの距離が遠ざかるにしたがってコネクタ間の信号ラインの特性インピーダンスが指数関数的に徐々に減少することによって信号歪み現象が低減される。
【００７２】
図８(ａ)、図８(ｂ）は、従来のシステムボードの制御装置から、コネクタに差し込まれたモジュール内のメモリ素子に入力される信号波形を示すグラフであり、図８(ｃ)、図８(ｄ）は、本発明の好適な実施例のシステムボードの制御装置から、コネクタに差し込まれたモジュール内のメモリ素子に入力される信号波形を示すグラフである。
【００７３】
図８(ａ)、図８(ｃ）はシステムボードの８個のコネクタにモジュールが差し込まれた場合に、制御装置から最初（一番目）、三番目、五番目、七番目のコネクタ各々に差し込まれたモジュール内のメモリ素子に入力される信号波形Ａ、Ｂ、Ｃ、Ｄとａ、ｂ、ｃ、ｄを各々示している。そして、図８(ｂ)、図８(ｄ)は制御装置から最初のコネクタに差し込まれたモジュール内のメモリ素子に入力される信号波形Ａ、ａのみを示している。
【００７４】
すなわち、図８(ａ)、図８(ｃ）を比較して見る時、図８(ａ)に示した信号波形に比べて図８(ｃ)に示した信号波形の歪み現象が少ないことが分かる。これは図８(ｃ)に示した信号波形が図８(ａ)に示した信号波形に比べて広がった幅が大きいためである。
【００７５】
そして、図８(ｂ)、図８(ｄ)は制御装置から最初のコネクタに差し込まれたモジュールのメモリ素子に入力される信号波形Ａ、ａの歪みが最も顕著であるので、これを別途に示したものである。
【００７６】
図８(ｂ)、図８(ｄ)から分かるように、図８(ｂ)に示した信号波形Ａが図８(ｄ)に示した信号波形ａの歪み現象より顕著である。
【００７７】
すなわち、図８(ｂ)に示した信号波形は０．２Ｖの電圧差異を示すが、図８(ｄ)に示した信号波形は０．６Ｖの電圧差異を示している。
【００７８】
上述したような本発明のシステムボードのインピーダンス調節方法は、マザーボードのコネクタ間のみに適用されるのではなく、モジュール内のメモリ素子間にも適用され得る。
【００７９】
すなわち、図５及び６のモジュールＭ１、Ｍ２、Ｍ３、．．．、Ｍｎ内のメモリ素子Ｄ１、．．．、Ｄｋ間にも本発明のインピーダンス調節方法を適用することができる。
【００８０】
以上、本発明の好適な実施例を参照して本発明を説明したが、当該技術分野の熟練された当業者であれば特許請求の範囲に記載された本発明の思想を逸脱しない範囲内でそれらの実施例を多様に修正及び変更することができることを理解されたい。
【００８１】
【発明の効果】
したがって、本発明のシステムボード及びこのボードのインピーダンス調節方法によれば、ボード上にモジュール(または、素子）が差し込まれた場合における制御装置及び複数のモジュール(または、素子)の各間の信号ラインの特性インピーダンスが制御装置からの距離に応じて指数関数的に減少するように構成することによって信号歪み現象を低減することができる。
【図面の簡単な説明】
【図１】一般的なコンピューターシステムのマザーボードの構成を示すブロック図である。
【図２】図１に示したブロック図をモデリングした構成を示す図である。
【図３】図１に示したボードの距離による信号ライン間の特性インピーダンスの変化を示すグラフである。
【図４】本発明の一実施例のコンピューターシステムのマザーボードの構成を示すブロック図である。
【図５】図４に示したブロック図をモデリングした構成を示す図である。
【図６】本発明の他の実施例のコンピューターシステムのマザーボードの構成をモデリングした構成を示す図である。
【図７】本発明のシステムボードの距離による信号ライン間の特性インピーダンスの変化を示すグラフである。
【図８】システムボードのコネクタに差し込まれたモジュール内のメモリ素子に入力される信号波形を示すグラフである。
【符号の説明】
１０:制御装置
Ｃ１〜Ｃｎ:ダミーキャパシタ
ＣＯＮ１〜ＣＯＮｎ:コネクタ
Ｄ１〜Ｄｋ:メモリ素子
ｌＢ１、ｌＢ２１〜ｌＢ２ｋ:入力ドライバ
Ｍ１〜Ｍｎ:モジュール
ＯＢ１、ＯＢ２１〜ＯＢ２ｋ:出力ドライバ
Ｐ２１〜Ｐ２ｋ:パッケージ
【図１】
0004312971.tif 000005
【図２】
0004312971.tif 000006
【図３】
0004312971.tif 000007
【図４】
0004312971.tif 000008
【図５】
0004312971.tif 000009
【図６】
0004312971.tif 000010
【図７】
0004312971.tif 000011
【図８】
0004312971.tif 000012