(57)【特許請求の範囲】
【請求項１】
ＤＲＡＭを含み、同一のシステムバスに接続された二つの共有メモリカードを有し、該二つの共有メモリカードのそれぞれが、切換に応じて運用系又は待機系として動作するメモリ二重化装置において、
前記二つの共有メモリカードのそれぞれが、
前記システムバスから取得するタイミング同期信号に同期してカウントを行うカウンタを有し、該カウンタによるカウントに応じて所定周期で、自カードのＤＲＡＭのリフレッシュを実行させるリフレッシュ要求を発生するリフレッシュ要求発生部と、
自カードの初期化完了を通知する初期化完了信号を送出する初期化部と、
前記初期化完了信号の受信に応じて前記リフレッシュ要求発生部を制御する制御部と、
を備え、
前記二つの共有メモリカードのうち運用系の共有メモリカードのリフレッシュ要求発生部は、前記制御部が待機系の共有メモリカードから前記初期化完了信号を受信すると、前記所定周期で行われる自カードのリフレッシュ要求発生のタイミングに同期して該待機系の共有メモリカードでリフレッシュ要求を発生できるよう、該自カードのリフレッシュ要求発生のタイミングに先行してリフレッシュ同期信号を該待機系の共有メモリカードのリフレッシュ要求発生部に送出し、
前記待機系の共有メモリカードのリフレッシュ要求発生部は、前記運用系の共有メモリカードから前記リフレッシュ同期信号を受信すると、前記所定周期で行われる該運用系の共有メモリカードの前記リフレッシュ要求発生のタイミングに自カードのリフレッシュ要求発生のタイミングが同期するよう、カウンタをクリアすることを特徴とするメモリ二重化装置。
【請求項２】
前記運用系の共有メモリカードのリフレッシュ要求発生部が、リフレッシュ同期のための信号を自カード初期化時および前記待機系の共有メモリカード初期化時にのみ、該待機系共有メモリカードのリフレッシュ要求発生部に送出することにより、ＤＲＡＭリフレッシュを同期させる請求項１記載のメモリ二重化装置。
【請求項３】
前記待機系の共有メモリカードのリフレッシュ要求発生部が、リフレッシュ同期完了時に前記運用系のリフレッシュ要求発生部にリフレッシュ同期完了通知を行い、該運用系の共有メモリカードのリフレッシュ要求発生部が該待機系からの該リフレッシュ同期完了通知によって両系のリフレッシュ同期確認を行う請求項１または２記載のメモリ二重化装置。
【請求項４】
前記両系のリフレッシュ同期確認時に、前記待機系からの前記リフレッシュ同期完了通知が確認できない場合のエラー情報を記憶するエラー情報記憶部を設けた請求項３記載のメモリ二重化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の移動体通信基地局で使用されている通信制御装置用コンピュータシステム等における冗長化されたＤＲＡＭメモリの同期手段に関するものである。
【０００２】
【従来の技術】
近年、携帯電話等の移動体通信機器の急激な増加に伴い、通話の開始、終了、位置の登録、無線品質の監視等の膨大な情報を処理するために使用される移動体通信基地局の通信制御装置の重要性が増している。
【０００３】
従来の基地局用の処理装置については「ディジタル移動通信システム、５  無線基地局系装置」、ＮＴＴ  ＤｏＣｏＭｏテクニカルジャーナルＶｏｌ．１  Ｎｏ．１、Ｐ３３−３８に記載されている。
【０００４】
図１５は、従来の移動体通信基地局の通信制御装置を構成するコンピュータシステムの構成例を示す図である。図において、従来の通信制御装置は、多重化された処理カード２と、冗長化された共有メモリカード１−１、１−２、バス制御カード３、入出力カード４、システムバス６、入出力バス７および入出力回線５から構成される。以下では冗長化された共有メモリカードの内、１−１を運用系、１−２を待機系として説明する。バス制御カードは処理カード、共有メモリカードをシステムバスで接続し、入出力カードを入出力バスで接続する。各カードは活線保守に対応しており、障害が発生したカードはシステムが稼動した状態で保守交換が可能である。
【０００５】
入出力回線は、図示しない移動体通信基地局および交換制御局（両者を一括して以降対向装置と呼ぶ）との間を接続する。入出力カードは、入出力回線を介して、対向装置との間で通話の開始、終了、位置登録、品質監視等の通信制御データを送受信する。処理カードはプロセッサとローカルメモリで構成され（図示せず）、これら通信制御データの処理を行う。バス制御カードは入出力バスおよびシステムバスを制御し、入出力カードが受信した通信制御データを処理カードへ転送したり、処理カードが処理した通信制御データを対向装置に送信するための処理を行う。
【０００６】
共有メモリカードは、現在行われている通信の各種情報を記憶している。共有メモリカードへのデータの書き込みは運用系と待機系に同時書きこみされ、データ読み出し時は運用系からのみデータが読み出される。バス制御回路８では、アドレスパリティチェックおよびデータパリティチェックを行う。そして、運用系に障害が発生すると系切換信号１６を介して情報をやり取りし、待機系に切り換わり、運用を継続することができる。
【０００７】
従来は、通信制御の処理の高速化のために、共有メモリにＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）が用いられていたが、移動体通信の普及により、サービスのより一層の多機能化と低価格化が求められており、通信制御装置用コンピュータシステムにおいても、共有メモリに、より安価で大容量のＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）を使用する必要が生じている。その場合の課題として、共有メモリのリフレッシュの同期化が必要になる。すなわち、リフレッシュが同期していない場合、共有メモリカードへのデータの同時書き込み時、運用系では書き込みサイクルとリフレッシュサイクルが重ならず、待機系で書き込みサイクルとリフレッシュサイクルが重なると、待機系ではメモリへのデータの書き込みが、リフレッシュサイクルが終了するまで待たされる。このため、運用系共有メモリカード内では書き込みバスサイクルに即座に応答し、次の書き込みバスサイクルに対応できるが、待機系共有メモリカードでは、リフレッシュでメモリへの書き込みが待たされているため、バス上の書き込みデータとアドレスを保持する大容量のバッファを設ける必要が生じる。
【０００８】
ここで、従来の技術による多重化されたＤＲＡＭメモリ装置におけるリフレッシュの同期方法について説明する。
【０００９】
図１５において、８はシステムバスへの応答および内部回路へのアクセスを制御するバス制御回路、９はバス制御回路からのアクセスから内部メモリアドレス変換を行いメモリへのアクセス要求をあげるメモリアクセス要求回路、１０はメモリアクセス要求とリフレッシュ要求を調停するメモリアクセス調停回路、１１はＤＲＡＭで構成されるメモリ１２のＲＡＳ、ＣＡＳ、ＷＥ等の信号を制御するメモリ制御回路、１３は共有メモリカードの切り換えを制御する切換制御回路、１４はＤＲＡＭリフレッシュ要求タイミングを発生するリフレッシュ要求発生回路である。運用系と待機系の内部構成は上記に説明したものと同じである。
【００１０】
運用系共有メモリカードの切換制御回路はバス制御回路からのエラー情報および、待機系共有メモリカードの切換制御回路からの系間エラー情報および切換情報から、自カードの状態を決定する。すなわち、自カードが運用系であるのか待機系であるのか、および正常運用可能状態であるのか、アラーム状態か等を決定する。待機系切換制御回路についても同様に動作する。
【００１１】
切換制御回路で自カードが運用系と判断すると、リフレッシュ要求発生回路１４にリフレッシュ発生要求１７を送出する。運用系のリフレッシュ要求発生回路１４はリフレッシュタイミングを一定周期で発生させ、待機系共有メモリカードのリフレッシュ要求発生回路１４にリフレッシュ要求タイミング１５を発行すると共に、自カードのメモリアクセス調停回路にリフレッシュ要求１８を発行する。待機系共有メモリカードの切換制御回路は自カードが待機系と判断すると、自リフレッシュ要求発生回路１４に待機系であることを通知する。待機系リフレッシュ要求発生回路は運用系リフレッシュ要求発生回路からのリフレッシュ要求タイミングを受け取り、リフレッシュ要求をメモリアクセス調停回路に発行する。このようにして両共有メモリカードはリフレッシュ同期をとることができる。
【００１２】
【発明が解決しようとする課題】
近年、移動体通信の端末数の爆発的な増大に伴い、次世代の移動体通信基地局においては、従来の端末収容数の数倍から十数倍程度の能力が要望されており、通信制御データ処理装置に対するサービスの多機能化と低価格化の要求は収容能力の増加に伴い増大している。これに伴い、従来の通信制御データ処理装置では、共有メモリがＳＲＡＭで構成されていたが、容量の増加と低価格化の要望から、共有メモリをＤＲＡＭで構成することが要望されてる。
【００１３】
共有メモリがＤＲＡＭで構成される場合の、リフレッシュの同期化に関する方法として、従来例で示した方法は、特開平６−１２４２４３に記載されているが、待機系は運用系からのリフレッシュタイミング信号により常時同期をとる方式のため、運用系のリフレッシュ要求発生回路に故障が発生した場合、同時に両系カードのメモリ内容が保証されない事態が発生する課題があった。
【００１４】
また、共有メモリのリフレッシュの同期化時に考慮すべき課題として、運用系と待機系共有メモリカードの系切換えが発生した場合でも、リフレッシュ同期がずれず、耐故障性も高い方法を考慮する必要がある。
【００１５】
本発明は上記課題を解決するために、ＤＲＡＭで構成されたメモリ二重化装置において、耐故障性が高く、系切換え時にもリフレッシュの同期がずれない、簡便で高信頼なリフレッシュ同期手段を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１のメモリ二重化装置において、ＤＲＡＭで構成され、二重化された運用系と待機系の両共有メモリカードが同一のシステムバスに接続され、前記両共有メモリカードは前記システムバスからタイミング同期のための信号を取得し、前記両共有メモリカード上に前記システムバスからのタイミング同期信号に同期して動作するリフレッシュ要求発生部と、自カードの初期化完了を通知する初期化部と、自カードが運用系であるか待機系であるかを判断する切換制御部を備え、
前記運用系共有メモリカードのリフレッシュ要求発生部が、リフレッシュ同期のためのリフレッシュ同期信号をカード初期化時にのみ、前記待機系共有メモリカードのリフレッシュ要求発生部に送出することにより、ＤＲＡＭリフレッシュを同期させる。
【００１７】
請求項２のメモリ二重化装置においては、請求項１に加え、上記運用系共有メモリカードのリフレッシュ要求発生部が、リフレッシュ同期のための信号を自カード初期化時および待機系共有メモリカード初期化時にのみ、前記待機系共有メモリカードのリフレッシュ要求発生部に送出することにより、ＤＲＡＭリフレッシュを同期させる。
【００１８】
請求項３のメモリ二重化装置においては、請求項１、２に加え、上記待機系共有メモリカードのリフレッシュ要求発生部が、リフレッシュ同期完了時に運用系リフレッシュ要求発生部にリフレッシュ同期完了通知を行い、運用系リフレッシュ要求発生部が前記待機系からのリフレッシュ同期完了通知によって両系のリフレッシュ同期確認を行う。
【００１９】
請求項４のメモリ二重化装置においては、請求項３に加え、上記両系のリフレッシュ同期確認時に、待機系からの上記リフレッシュ同期完了通知が確認できない場合のエラー情報を記憶するエラー情報記憶部を設ける。
【００２０】
【発明の実施の形態】
（実施の形態１）
実施の形態１は、本発明の請求項に記載したＤＲＡＭリフレッシュ同期手段を持つメモリ二重化装置の例である。
【００２１】
図１４は、実施の形態１を表すメモリ装置の内部ブロック図の例である。
図において、二重化された共有メモリカード１−１および１−２は、システムバス６によって接続されている。処理カード２、バス制御カード３、入出力カード４、入出力回線５、入出力バス７、バス制御回路８、メモリアクセス要求回路９、メモリアクセス調停回路１０、メモリ制御回路１１、メモリ１２、切換制御回路１３、リフレッシュ要求発生回路１４については図１５と同様である。切換制御回路は図１５での接続に加え、初期化回路１９からの初期化完了信号２１を受けて、リフレッシュ要求発生回路１４にリフレッシュ発生要求および状態（後述）１７の通知を行う。また、運用系１−１および待機系１−２の両リフレッシュ要求発生回路１４はシステムバス６からタイミング同期信号２０を受け取る。
【００２２】
次に図１および図２、図３、図４、図５、図６を用いて本発明によるＤＲＡＭメモリのリフレッシュ同期方法について、その動作を説明する。
【００２３】
図１は本発明によるリフレッシュ要求発生回路１４の内部ブロック図および切換制御回路１３と初期化回路１９との接続例を示す図である。また、図２、図３、図４はリフレッシュ同期方法を表す動作フロー図の例である。また、図５、図６はリフレッシュ同期シーケンスを表すタイミング図の例である。
【００２４】
図１において、リフレッシュ要求発生回路１４は、リフレッシュタイミングを発生するリフレッシュカウンタ２５と、前記リフレッシュカウンタ２５を制御するリフレッシュカウンタ制御回路２３、外部リフレッシュ同期信号を他系リフレッシュ要求発生回路とやり取りし、前記リフレッシュカウンタ制御回路２３に指示を出すリフレッシュ同期応答回路２４から構成される。リフレッシュカウンタ２５、リフレッシュカウンタ制御回路２３、リフレッシュ同期応答回路２４は、バスからのタイミング同期信号としてバスクロックに同期して動作する。バスクロックは図示しない二重化されたクロックカードからシステムバスに供給され、バス制御カードで異常検出されており、異常時にはハードウエアで自動切り換えされ、途切れないように構成される。また、切換制御回路１３内の運用／待機判定回路２２は自カードが運用系であるか待機系であるかを判断すると共に、自カードと他系カードからの初期化完了信号２１−ｏ、２１−ｉにより他系のあり／なしを判断する。
【００２５】
次に、図２、図３、図４において、初期化回路１９は自カードの初期化処理が完了すると初期化完了信号２１−ｏを他系カードに出力する（Ｓ１、Ｓ２）。その後、運用／待機判定回路２２は自系が運用系であるか待機系であるかをカード実装位置あるいは別途指示により検出、判断し（Ｓ３）、自系が運用系である場合、計時を開始し（Ｓ４）、他系初期化完了信号２１−ｉの受信を待つ（Ｓ５）。規定時間内に他系初期化完了信号を受信すると、計時を終了し（Ｓ６）、自系は運用系で他系（待機系）ありの状態と判断しリフレッシュ同期応答回路２４にリフレッシュ発生要求および状態１７を通知し（Ｓ７）、通知を受けたリフレッシュ同期応答回路２４では、外部リフレッシュ同期信号１５−ｏを他系へ送出する（Ｓ８）。規定時間内に他系初期化完了信号を受信できないと、計時を終了し（Ｓ１０）、自系は運用系で他系（待機系）なしの状態と判断し、リフレッシュ同期応答回路２４にリフレッシュ発生要求および状態１７を通知する（Ｓ１１）。通知を受けたリフレッシュ同期応答回路２４では、いずれの場合も、リフレッシュカウンタ制御回路２３に、リフレッシュカウンタクリア要求信号２６を送出し（Ｓ１２）、リフレッシュカウンタ制御回路２３はこの信号を受け、リフレッシュカウンタ２５にリフレッシュカウンタクリア信号２７を送出する（Ｓ１３）。リフレッシュカウンタ２５は以降バスクロックに同期してカウントを行い、一定周期でリフレッシュ要求信号１８をメモリアクセス調停回路１０に送出する。
【００２６】
一方、自系が待機系である場合、運用／待機判定回路２２は計時を開始し（Ｓ２０）、運用系からの他系初期化完了信号２１−ｉを受信すると（Ｓ２１）、自系を待機系の状態と判断し、リフレッシュ同期応答回路２４にリフレッシュ発生要求および状態１７を通知し（Ｓ２２）、計時を終了する（Ｓ２５）。リフレッシュ同期応答回路２４は運用系からの他系外部リフレッシュ同期信号１５−ｉを受信すると（Ｓ２６）、リフレッシュカウンタ制御回路２３に、リフレッシュカウンタクリア要求信号２６を送出し（Ｓ２７）、リフレッシュカウンタ制御回路２３はこの信号を受け、リフレッシュカウンタ２５にリフレッシュカウンタクリア信号２７を送出する（Ｓ２８）。リフレッシュカウンタ２５は以降バスクロックに同期してカウントを行い、一定周期でリフレッシュ要求信号１８をメモリアクセス調停回路１０に送出する。
【００２７】
すなわち、図５に示すように、運用系の外部リフレッシュ同期信号１５−ｏを待機系で１５−ｉとして受信し、この信号を契機として、両共有メモリカードのリフレッシュカウンタクリア要求信号２６、リフレッシュカウンタクリア信号２７がそれぞれ同期し、結果として、リフレッシュ要求信号１８を同期させることが可能となる。両リフレッシュ要求信号１８はバスからの同期信号であるバスクロックに同期して動作するため、以降両共有メモリカードのリフレッシュサイクルは同期して動作する。
このように、システム初期化時に両カードのリフレッシュを同期することができる。
【００２８】
次に、自カードが運用系で動作中、運用／待機判定回路２２で他系初期化完了信号を受信した場合（Ｓ１５）、自系が運用系で動作中に他系が初期化されたと判断し、リフレッシュ同期応答回路２４にリフレッシュ発生要求および状態１７を通知する（Ｓ１６）。リフレッシュ同期応答回路２４はリフレッシュカウンタ制御回路２３にリフレッシュ同期要求信号２８を発行し（Ｓ１７）、リフレッシュ要求信号１８のリフレッシュタイミングからリフレッシュ同期信号２９をリフレッシュ同期応答回路２４に応答する（Ｓ１８）。リフレッシュ同期応答回路２４はこれを受けて、他系へ（待機系へ）外部リフレッシュ同期信号１５−ｏを送出する（Ｓ１９）。
【００２９】
一方、待機系は、保守交換等の後差しで自カードが初期化されると（Ｓ１）、初期化完了信号を他系へ送出し（Ｓ２）、上記同様運用／待機判定回路２２は計時を開始し（Ｓ２０）、運用系からの他系初期化完了信号２１−ｉが規定時間内に受信できないと（Ｓ２１、Ｓ２３）、自系が待機系で、自系のみ初期化された状態と判断し、リフレッシュ同期応答回路２４にリフレッシュ発生要求および状態１７を通知し（Ｓ２４）、計時を終了する（Ｓ２５）。その後上記と同様に、リフレッシュ同期応答回路２４は運用系からの他系外部リフレッシュ同期信号１５−ｉの受信をすると（Ｓ２６）、リフレッシュカウンタ制御回路２３に、リフレッシュカウンタクリア要求信号２６を送出し（Ｓ２７）、リフレッシュカウンタ制御回路２３はこの信号を受け、リフレッシュカウンタ２５にリフレッシュカウンタクリア信号２７を送出する（Ｓ２８）。
【００３０】
すなわち、図６に示すように、運用系は、他系からの初期化完了信号２１−ｉを受信すると、リフレッシュ同期応答回路２４では、リフレッシュ同期要求信号２８をリフレッシュカウンタ制御回路２３に発行する。リフレッシュカウンタ制御回路２３は上記リフレッシュ同期要求信号２８を受け取った後に更にリフレッシュ要求信号１８を受け取ると、所定時間後にリフレッシュ同期信号２９を発行する。
【００３１】
すなわち、リフレッシュカウンタ制御回路２３は、リフレッシュ要求信号１８の発行タイミングとリフレッシュ周期から決まる次のリフレッシュ要求信号１８の一定クロック前（前のリフレッシュ要求信号１８の一定クロック後）にリフレッシュ同期信号２９が発行されるように設定されており、これによって、リフレッシュ同期応答回路２４からの外部リフレッシュ同期信号１５−ｏを受信した待機系でもリフレッシュ要求信号１８が運用系のリフレッシュ要求信号１８と同期するようになっている。従って、ここでいう一定クロック前とは、運用系のリフレッシュ要求信号１８と待機系のリフレッシュ要求信号１８のタイミングが合うように、待機系で外部リフレッシュ同期信号１５−ｉを受け取って、リフレッシュ要求信号１８が出力されるまでに相当するクロック数分前のことを意味する。
【００３２】
このようにシステム運用中、保守交換等の後差しで待機系カードが初期化された場合でも、リフレッシュの同期をとることができる。
【００３３】
次に、自カードが運用系で、他系初期化完了信号の受信待ちの時に（Ｓ１４、Ｓ１５）、エラー発生や、保守者の操作あるいは、対向装置からの指示で、自系が運用系から待機系に切り換わった場合（Ｓ１４）、待機系として、他系外部リフレッシュ同期信号の受信を監視する（Ｓ２６）。以降の動作は上記と同様である。
【００３４】
また、自カードが待機系で、リフレッシュ同期を完了後の状態にある時（Ｓ２９）、上記理由で、運用系が待機系に切り換わり、自系が待機系から運用系に切り換わると（Ｓ２９）、他系初期化完了信号の受信を監視する（Ｓ１５）。以降の動作は上記と同様である。
このように自カードが運用系から待機系に切り換わった場合や、待機系から運用系に切り換わった場合でも、リフレッシュ同期については、特に考慮の必要なく、同期を保ったまま容易に切換えることができる。
【００３５】
なお、本実施の形態ではバスからのタイミング同期信号としてバスクロックを用いた例を示したが、別途リフレッシュ要求発生回路の同期が可能な信号等でもよい。
（実施の形態２）
実施の形態２は、本発明の請求項に記載したＤＲＡＭリフレッシュ同期手段を持つメモリ二重化装置の例である。
【００３６】
実施の形態２を表すメモリ二重化装置の内部ブロック図の構成は図１４と同様である。
【００３７】
図７は本発明によるリフレッシュ要求発生回路１４の内部ブロック図および切換制御回路１３と初期化回路１９との接続例を示す図である。また、図８、図９、図１０、図１１はリフレッシュ同期方法を表す動作フロー図の例である。また、図１２、図１３はリフレッシュ同期シーケンスを表すタイミング図の例である。
【００３８】
図７において、初期化回路１９、切換制御回路１３の構成は図１と同様である。リフレッシュ要求発生回路１４は、図１のリフレッシュ要求発生回路１４にエラー情報を記憶するロギングレジスタ３０を追加している。
【００３９】
以下、その動作を説明する。
図８におけるシステム初期化時の動作およびその後の運用系の動作（Ｓ１からＳ１３）は図２における動作（Ｓ１からＳ１３）と同様である。運用系のリフレッシュ同期応答回路２４は、外部リフレッシュ同期信号を他系に送出した後、計時を開始し（Ｓ３０）、他系外部リフレッシュ同期信号を受信すると（Ｓ３１）、計時を終了する（Ｓ３２）。規定時間内に待機系からの外部リフレッシュ同期信号を受信しないと、計時を終了し（Ｓ３４）、待機系のリフレッシュ要求発生回路に障害が発生したとして、エラー発生を処理カードに通知し（Ｓ３５）、エラーロギングレジスタにエラー情報を書きこむ（Ｓ３６）。このエラー情報はシステムバスを介して処理カードから読み出すことができる。その後、上記同様待機系からの初期化完了信号の受信待ちを行う（Ｓ１４、Ｓ１５）。
【００４０】
一方、待機系の動作は、初期化完了時、初期化完了信号を他系へ送出すると、図４と同様に、他系の初期化完了信号の受信を待ち（Ｓ２０からＳ２５）、その後、他系外部リフレッシュ同期信号１５−ｉを受信すると（Ｓ２６）、これに応答し、外部リフレッシュ同期信号１５−ｏを運用系に送出する（Ｓ４０）。その後は、図４と同様に、リフレッシュカウンタ要求信号を発行し（Ｓ２７）、リフレッシュカウンタ制御回路２３がリフレッシュカウンタクリア信号をリフレッシュカウンタ２５に発行する（Ｓ２８）。
【００４１】
このように、外部リフレッシュ同期信号を相互にやり取りすることにより、運用系と待機系でのリフレッシュ動作の確認を行うことができる。また、エラー情報記憶手段を設けることにより、エラー情報を記憶し、処理カードから読み出すことができる。その他の場合の動作は実施の形態１と同様である。
【００４２】
なお、本実施例では、エラー情報記憶手段としてエラーロギングレジスタの例を示したが、不揮発性メモリ等の他の記憶手段であってもよい。
【００４３】
【発明の効果】
このように、本発明の請求項１によるＤＲＡＭで構成されたメモリ二重化装置において、ＤＲＡＭのリフレッシュ同期は、カード初期化時のみでよく、耐故障性の高い簡便なリフレッシュ同期手段を提供することが可能となる。
【００４４】
本発明の請求項２によるＤＲＡＭで構成されたメモリ二重化装置において、請求項１の効果に加え、系切換え時にはＤＲＡＭのリフレッシュ同期については特に考慮する必要がなく、また、待機系共有メモリカードの保守交換時でも同期が可能となり、高信頼のリフレッシュ同期手段を提供することが可能となる。
【００４５】
本発明の請求項３によるＤＲＡＭで構成されたメモリ二重化装置において、請求項１、２の効果に加え、リフレッシュ同期の確認時のエラーチェックが可能となり、高信頼のリフレッシュ同期手段を提供することが可能となる。
【００４６】
本発明の請求項４によるＤＲＡＭで構成されたメモリ二重化装置において、請求項３の効果に加え、リフレッシュ同期の確認時のエラー発生の場合、エラー情報の確認が可能となり、高信頼のリフレッシュ同期手段を提供することが可能となる。
【図面の簡単な説明】
【図１】実施の形態１によるリフレッシュ要求発生回路の内部ブロック図および切換制御回路と初期化回路との接続例を示す図
【図２】実施の形態１によるリフレッシュ同期方法を表す動作フロー図
【図３】実施の形態１によるリフレッシュ同期方法を表す動作フロー図
【図４】実施の形態１によるリフレッシュ同期方法を表す動作フロー図
【図５】実施の形態１によるシステム初期化時のリフレッシュ同期シーケンスを表すタイミング図
【図６】実施の形態１による待機系共有メモリカード初期化時のリフレッシュ同期シーケンスを表すタイミング図
【図７】実施の形態２によるリフレッシュ要求発生回路の内部ブロック図および切換制御回路と初期化回路との接続例を示す図
【図８】実施の形態２によるリフレッシュ同期方法を表す動作フロー図
【図９】実施の形態２によるリフレッシュ同期方法を表す動作フロー図
【図１０】実施の形態２によるリフレッシュ同期方法を表す動作フロー図
【図１１】実施の形態２によるリフレッシュ同期方法を表す動作フロー図
【図１２】実施の形態２によるシステム初期化時のリフレッシュ同期シーケンスを表すタイミング図
【図１３】実施の形態２による待機系共有メモリカード初期化時のリフレッシュ同期シーケンスを表すタイミング図
【図１４】実施の形態１および実施の形態２を表すメモリ二重化装置の内部ブロック図
【図１５】従来の移動体通信基地局の通信制御装置を構成するコンピュータシステムの構成例を示す図
【符号の説明】
１−１  共有メモリカード
１−２  共有メモリカード
２  処理カード
３  バス制御カード
４  入出力カード
５  入出力回線
６  システムバス
７  入出力バス
８  バス制御回路
９  メモリアクセス要求回路
１０  メモリアクセス調停回路
１１  メモリ制御回路
１２  メモリ
１３  切換制御回路
１４  リフレッシュ要求発生回路
１５  外部リフレッシュ同期信号
１６  系切換信号
１７  リフレッシュ発生要求および状態
１８  リフレッシュ要求信号
１９  初期化回路
２０  タイミング同期信号
２１  初期化完了信号
２２  運用／待機判定回路
２３  リフレッシュカウンタ制御回路
２４  リフレッシュ同期応答回路
２５  １フレッシュカウンタ
２６  リフレッシュカウンタクリア要求信号
２７  リフレッシュカウンタクリア信号
２８  リフレッシュ同期要求信号
２９  リフレッシュ同期信号
３０  ロギングレジスタ
【図１】
0004262356.tif 000002
【図２】
0004262356.tif 000003
【図３】
0004262356.tif 000004
【図４】
0004262356.tif 000005
【図５】
0004262356.tif 000006
【図６】
0004262356.tif 000007
【図７】
0004262356.tif 000008
【図８】
0004262356.tif 000009
【図９】
0004262356.tif 000010
【図１０】
0004262356.tif 000011
【図１１】
0004262356.tif 000012
【図１２】
0004262356.tif 000013
【図１３】
0004262356.tif 000014
【図１４】
0004262356.tif 000015
【図１５】
0004262356.tif 000016