(57)【特許請求の範囲】
【請求項１】
基板の上部に第１配線を形成する段階と、
前記第１配線の上部に下部膜を形成する段階と、
前記下部膜を覆う有機絶縁膜を形成する段階と、
前記有機絶縁膜をパターニングして前記下部膜を露出する接触孔を形成する段階と、
前記接触孔を通じて露出された前記下部膜をエッチングして前記第１配線を露出する段階と、
前記有機絶縁膜をキュアリングする段階と、
前記有機絶縁膜の上部に前記接触孔を通じて前記第１配線と連結される第２配線を形成する段階とを含み、
前記接触孔を形成する段階で、前記接触孔周辺の前記有機絶縁膜を他の部分より薄くすることを特徴とする半導体素子の製造方法。
【請求項２】
前記下部膜が窒化ケイ素または酸化ケイ素からなる膜を含む請求項１に記載の半導体素子の製造方法。
【請求項３】
前記下部膜が導電物質からなる膜である請求項１に記載の半導体素子の製造方法。
【請求項４】
前記有機絶縁膜が感光性有機物質を含む膜である請求項１〜３のうちのいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記キュアリング段階以前に前記有機絶縁膜をアッシングする段階をさらに含む請求項４に記載の半導体素子の製造方法。
【請求項６】
前記アッシングする段階で前記アッシングにより除去される前記有機絶縁膜の厚さは１０００Å以下である請求項５に記載の半導体素子の製造方法。
【請求項７】
絶縁基板上にゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線を形成する段階と、
ゲート絶縁膜を積層する段階と、
半導体層を形成する段階と、
前記ゲート線と交差するデータ線、
前記データ線と連結されていて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階と、
保護膜を積層する段階と、前記保護膜上部に有機絶縁膜を形成する段階と、
前記ドレーン電極上部の前記保護膜を露出するように前記有機絶縁膜をパターニングして第１接触孔を形成する段階と、
前記第１接触孔を通じて露出された前記保護膜をエッチングして前記ドレーン電極を露出させる段階と、
前記有機絶縁膜をキュアリングする段階、及び
前記保護膜上部に前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階とを含み、
前記第１接触孔周辺の前記有機絶縁膜は他の部分より薄い厚さで形成される液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項８】
前記有機絶縁膜は感光性有機物質を含む請求項７に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項９】
前記キュアリング段階以前に前記有機絶縁膜をアッシングする段階をさらに含む、請求項８に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１０】
前記アッシング段階で前記アッシングにより除去される前記有機絶縁膜の厚さは１０００Å以下である請求項９に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１１】
前記ゲート配線は、外部から走査信号の伝達を受けて、前記ゲート線に伝達するゲートパッドをさらに含み、前記データ配線は、外部から映像信号の伝達を受けて、前記データ線に伝達するデータパッドをさらに含み、前記有機絶縁膜は、前記保護膜または前記ゲート絶縁膜をも貫通して、前記データパッド及び前記ゲートパッドを露出させる第２及び第３接触孔を有し、前記画素電極と同一層に、前記第２及び第３接触孔を通じて前記ゲートパッド及び前記データパッドと電気的に連結される、補助ゲートパッドと補助データパッドを形成する段階をさらに含み、前記各段階は必要に応じて、併合可能または実行順序変更可能であるように構成される請求項７に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１２】
前記第２及び前記第３接触孔は前記第１接触孔と同時に形成され、前記第２及び第３接触孔周辺の前記有機絶縁膜は他の部分より厚さを薄く形成される請求項１１に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１３】
前記データ配線及び前記半導体層パターンは部分的に厚さが異なる感光膜パターンを利用した写真エッチング工程で同時に形成する請求項１２に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１４】
前記感光膜パターンは第１厚さを有する第１部分、前記第１厚さより厚い第２部分、厚さを有せず前記第１及び第２部分を除いた第３部分を含む請求項１３に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１５】
前記写真エッチング工程で前記第１部分は前記ソース電極と前記ドレーン電極との間、前記第２部分は前記データ配線上部に位置するように形成される請求項１４に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１６】
前記半導体層と前記データ配線層との間に抵抗性接触層を形成する段階をさらに含む請求項１５に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１７】
前記データ配線と前記接触層及び前記半導体層を一つのマスクを使用して形成する請求項１６に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項１８】
前記保護膜と前記有機絶縁膜との間に赤、緑、青のカラーフィルターを形成する段階をさらに含む請求項７〜１７のいずれか１つに記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の接触部及びその製造方法とこれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法に関する。
【０００２】
【従来の技術】
一般に半導体素子が次第に集積化されるほど半導体素子の面積を最適化して配線を多層に形成するのが好ましい。この時、絶縁膜は配線を通じて伝達される信号の干渉を最少化するために低い誘電率を有する物質で形成するのが好ましく、互いに同一な信号が伝達される配線は絶縁膜に接触孔を形成して配線を電気的に互いに連結しなければならない。しかし、絶縁膜をエッチングして接触孔を形成する時、接触部でアンダーカットが発生すれば接触部のステップカバレージ（step  coverage）が悪くなる。このために絶縁膜の上部に形成される配線のプロファイル（profile）が悪くなったり接触部で配線が断線する問題点が発生する。
【０００３】
【発明が解決しようとする課題】
一方、液晶表示装置は現在最も広く用いられている平板表示装置のうちの一つであって、電極が形成されている二つの基板とその間に挿入されている液晶層からなって、電極に電圧を印加して液晶層の各液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
【０００４】
液晶表示装置の中でも現在主に用いられているのは二つの基板に電極が各々形成されていて、電極に印加される電圧をスイッチングする薄膜トランジスタを有しているものである。
【０００５】
一般に薄膜トランジスタが形成されている基板には薄膜トランジスタの他にも走査信号を伝達するゲート線及び画像信号を伝達するデータ線を含む配線、外部から走査信号または画像信号の印加を受けてゲート線及びデータ線に各々伝達するゲートパッド及びデータパッドが形成されており、ゲート線とデータ線とが交差して定義される画素領域には薄膜トランジスタと電気的に連結されている画素電極が形成されている。
【０００６】
この時、液晶表示装置の表示特性を向上させるためには画素の開口率を確保することが好ましい。このために配線と画素電極は互いに重なるように形成するが、これらの間には配線を通じて伝達される信号の相互干渉を最少化するために低い誘電率を有する有機物質からなる絶縁膜を形成して両配線の隔たりを確保する。
【０００７】
このような液晶表示装置用薄膜トランジスタアレイ基板の製造方法では外部から信号の伝達を受けるためにパッドを露出したりその他の配線を互いに連結するために配線を露出する工程が必要である。しかし、接触孔を有する絶縁膜をマスクにして下部膜をエッチングして下部膜に接触孔を形成する時、絶縁膜の厚さを確保するために絶縁膜がエッチングされない条件でパッドまたは配線を露出する接触孔を形成すれば、絶縁膜下で下部膜が激しくアンダーカット（under  cut）されて接触部のステップカバレージが悪くなる。これによってこの後に形成される他の上部膜のプロファイルが悪くなったり接触部で上部膜が断線する問題点が発生する。このような問題点を解決するために、接触部で接触孔の側壁を階段模様に形成するのが好ましいが、このためには有機絶縁膜を多数回の写真エッチング工程でパターニングしなければならないので製造工程が複雑になる問題点を有している。
【０００８】
本発明が目的とする技術的課題は、絶縁膜の厚さを確保すると同時に、接触部のプロファイルを改善することができる半導体素子及びその製造方法とこれを含む薄膜トランジスタアレイ基板及びその製造方法を提供することにある。
【０００９】
また、本発明の他の課題は、薄膜トランジスタアレイ基板の製造方法を単純化することである。
【００１０】
【課題を解決するための手段】
このような問題点を解決するために本発明では接触部でパッドまたは配線を露出する接触孔を完成する時、接触孔を有する有機絶縁膜をマスクとして絶縁膜下の下部膜をエッチングしてパッドまたは配線を露出した後、有機絶縁膜を硬化するためにキュアリング（curing）する。この時、キュアリングに伴う変形を望ましい形状にするため、エッチング時に変性した有機絶縁膜表層部をキュアリング前に除去するアッシング（ashing）工程を追加することが好ましい。
【００１１】
さらに詳細に、本発明による半導体素子の製造方法では基板の上部に第１配線を形成した後、第１配線の上部に下部膜を形成する。次に、下部膜を覆う有機絶縁膜を形成して未硬化のままパターニングし下部膜を露出する接触孔を形成した後、接触孔を通じて露出された下部膜をエッチングして第１配線を露出する。その後、有機絶縁膜をキュアリングして有機絶縁膜の上部に接触孔を通じて第１配線と連結される第２配線を形成する。
【００１２】
この時、下部膜は窒化ケイ素または酸化ケイ素で形成することができ、有機絶縁膜は感光性有機物質で形成することが好ましい。
【００１３】
また、キュアリング段階の前に有機絶縁膜を表層部のみアッシングして１０００Å以下の厚さで前記有機絶縁膜表層部を除去すると共に、接触孔を定義する有機絶縁膜は他の部分より薄い厚さで形成するのが好ましい。
【００１４】
このような半導体素子の製造方法は半導体素子の液晶表示装置用薄膜トランジスタアレイ基板の製造方法に適用することができる。
【００１５】
まず、絶縁基板上にゲート線及びゲート線と連結されているゲート電極を含むゲート配線を形成し、その上部にゲート絶縁膜及び半導体層を形成する。次に、ゲート線と交差するデータ線、データ線と連結されていてゲート電極に隣接するソース電極及びゲート電極に対してソース電極の対向側に位置するドレーン電極を含むデータ配線を形成した後、保護膜を積層する。その後、保護膜上部に非流動的な有機絶縁膜を形成してパターニングしドレーン電極上部の保護膜を露出する第１接触孔を形成した後、第１接触孔を通じて露出された保護膜をエッチングしてドレーン電極を露出して、有機絶縁膜をキュアリングする。次に、保護膜上部に第１接触孔を通じてドレーン電極と連結される画素電極を形成する。
【００１６】
ここで、有機絶縁膜は感光性有機物質で形成し、キュアリング段階の前に有機絶縁膜を上層部のみアッシングして１０００Å以下の厚さだけ有機絶縁膜を除去するのが好ましい。
【００１７】
ゲート配線は外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドをさらに含み、データ配線は外部から映像信号の伝達を受けるデータ線に伝達するデータパッドをさらに含み、有機絶縁膜は保護膜またはゲート絶縁膜と共にデータパッド及びゲートパッドを露出する第２及び第３接触孔を有し、第２及び第３接触孔を通じてゲートパッド及びデータパッドと電気的に連結される補助ゲートパッドと補助データパッドを画素電極と同一層にさらに形成するのが好ましい。以上の説明では複数段階の処理として既述された部分があるが、このような処理を一段階にまとめる方が好都合であれば、まとめても良い。また、複数段階の処理順序を変更しても良い。
【００１８】
この時、第２及び前記第３接触孔は第１接触孔と共に形成し、第１乃至第３接触孔を定義する有機絶縁膜は他の部分より薄く形成するのが好ましく、保護膜と有機絶縁膜との間に赤、緑、青のカラーフィルターを形成することができる。
【００１９】
【発明の実施の形態】
以下、添付した図面を参考にして本発明の実施例による半導体素子の接触部及びその製造方法とこれを含む薄膜トランジスタアレイ基板及びその製造方法について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００２０】
まず、本発明の実施例による半導体素子及びその製造方法について説明する。
【００２１】
一般に半導体素子がしだいに集積化されるほど半導体素子の面積を最適化したり外部から信号の伝達を受けるために信号線に連結されているパッドを補助するために配線を多層で形成するのが好ましい。本発明の実施例による半導体素子は配線を通じて伝達される信号の干渉を最少化するために配線の間の層間絶縁膜は低い誘電率を有してて、平坦化特性に優れた有機物質からなる絶縁膜を含む。ここで、層の異なる配線を互いに電気的に連結するためには、両配線を隔てる絶縁膜に接触孔を形成しなければならないが、本発明の実施例による製造方法では層間の絶縁膜をエッチングして接触孔を形成する時、接触部でのアンダーカット発生を防止するために絶縁膜の下にある下部膜（後に述べる実施例では絶縁膜に接する下地膜）をエッチングしてパッドまたは配線を露出する接触孔を形成した後、有機物質からなる絶縁膜を硬化するためのキュアリング（curing）を実施する。
【００２２】
図１a乃至図１gは本発明の第１実施例による半導体素子の接触部の製造方法を工程順によって示した断面図である。
【００２３】
本発明の第１実施例による半導体素子の接触部の製造方法では、まず、図１aのように、第１配線２００が形成されている基板１００の上部に窒化ケイ素または酸化ケイ素からなる絶縁膜３１０及び低い誘電率を有する有機物質からなる有機絶縁膜３２０を順次に積層して層間絶縁膜３００を形成する。この時、有機絶縁膜３２０は感光性を有するのが好ましく、絶縁膜３１０の厚さは１０００Å以下であるのが好ましい。
【００２４】
次にフォトリソグラフを応用して、図１bのように、第１配線２００を露出する接触孔を形成するために、接触孔に対応する部分に光透過領域を有する転写マスクを利用して、有機絶縁膜３２０を露光して現像し、絶縁膜３１０を露出する接触孔３３０を形成する。この時、マスクの光透過領域周囲に、光の透過量を調節するために主にスリット（slit）や格子形態のパターンが形成されたり半透明膜が形成されている半透過領域を形成することにより、図面に点線で示したように接触孔３３０の周囲の有機絶縁膜３２０を少量（透過光量で決定）だけ洗い流して他の部分より薄い厚さの部分が残るように形成することができ、これはその後のキュアリング（curing）工程で接触部の側壁をさらになだらかに形成するためのものである。これについては４枚のマスクを利用して液晶表示装置用薄膜トランジスタアレイ基板を完成する本発明の第２実施例による製造方法で具体的に説明する。
【００２５】
次に、図１cに示すように、接触孔３３０を通じて露出された絶縁膜３１０をエッチングして第１配線２００を露出する。この時、第１配線２００またはその後に有機絶縁膜３２０の上部に形成される他の配線を通じて伝達される信号の干渉を最少化するために有機絶縁膜３２０の厚さを確保しなければならず、そのためには有機絶縁膜３２０はエッチングされず絶縁膜３１０だけがエッチングされる工程条件を適用するのが好ましい。このようなエッチング工程では乾式エッチング方法でエッチングを進行してもエッチング気体の反応が等方的に行われるので図１ｃで見るように有機絶縁膜３２０の膜下まで絶縁膜３１０がエッチングされてアンダーカットが発生する。
【００２６】
次に、キュアリングを実施して有機絶縁膜３２０の強度を増加させると同時に有機絶縁膜３２０を収縮させたりリフローさせて有機絶縁膜３２０の接触孔３３０下部の接触部で発生したアンダーカットの構造を除去する。キュアリングを実施する時、有機絶縁膜３２０は収縮やリフローをするが、収縮が優勢に進行した場合には図１dのように、接触孔３３０を構成する有機絶縁膜３２０の境界は接触部で絶縁膜３１０の境界と一致する構成や絶縁膜３１０の上面に移動した構成となる場合がある。また、キュアリング時リフローが発生する場合には図１eのように接触部で有機絶縁膜３２０の接触孔３３０との境界が絶縁膜３１０の境界を覆う構成となる。ここで、キュアリング時有機絶縁膜３２０が好ましく変形するためには、キュアリング工程を実施する前にアッシング工程を実施するのが好ましい。その理由は、接触孔３３０を通じて露出された絶縁膜３１０を乾式エッチングして第１配線２００を露出する時、有機絶縁膜３２０の表面に硬く固まった膜が形成されるが、このような膜はキュアリング時に有機絶縁膜３２０が変形することを抑制するので有機絶縁膜３２０の表面に形成された硬い膜を除去しなければならないためである。この時、アッシング工程では有機絶縁膜３２０の残留厚さを確保するために、有機絶縁膜３２０の１０００Å以下の厚さで表面を除去するのが好ましい。
【００２７】
次に、図１f及び図１gのように、有機絶縁膜３２０の上部に導電物質を積層してマスクを利用した写真エッチング工程でパターニングして接触孔３３０を通じて第１配線２００と電気的に連結される第２配線４００を形成する。
【００２８】
このような本発明の実施例による半導体素子の接触部の製造方法では層間の絶縁膜を有機物質で形成して第１配線２００を露出する接触孔３３０を形成する時、有機絶縁膜３２０の下地膜３１０をエッチングした後、キュアリングを実施して接触部の有機絶縁膜３２０の膜下で発生したアンダーカット構造を除去する。これにより接触部で接触孔３３０を通じて第１配線２００と連結される第２配線４００が断線することを防止することができ、接触部で第２配線４００のプロファイルをなだらかに改善することができる。
【００２９】
前記では有機絶縁膜３２０の下地膜が絶縁膜３１０である場合を例に挙げて説明したが、有機絶縁膜３２０の下地膜が導電膜である場合にも同一に適用することができる。つまり、本発明の接触部製造方法でのように有機絶縁膜下部の導電膜をエッチングした時、導電膜が有機絶縁膜の膜下まで横方向に喰い込んでエッチングされて両層の接触部でアンダーカットが形成されても、有機絶縁膜をキュアリングして接触部でアンダーカット構造を除去することができる。
【００３０】
一方、このような本発明の実施例による半導体素子及びその製造方法は、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法に同一に適用することができる。
【００３１】
まず、図２及び図３を参考にして本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。
【００３２】
図２は、本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板であり、図３は図２に示した薄膜トランジスタアレイ基板をIII-III’線に沿って切断して示した断面図である。
【００３３】
絶縁基板１０上に低抵抗であるアルミニウム系列の金属物質を含むゲート配線が形成されている。ゲート配線は横方向にのびているゲート線２２、ゲート線２２の端に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００３４】
ゲート配線２２、２４、２６はアルミニウム系列の単一膜から形成するのが好ましいが、二重層以上に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗が小さい物質で形成し、他の層はITOまたはIZOまたは基板などの他の物質との接触特性が良いクロムまたはモリブデン系列などの物質で作るのが好ましい。
【００３５】
基板１０上には窒化ケイ素（SiNx）などからなるゲート絶縁膜３０がゲート配線２２、２４、２６を覆っており、ゲート絶縁膜３０はその後に形成される保護膜７０と共にゲートパッド２４を露出する接触孔７４を有する。
【００３６】
ゲート電極２６のゲート絶縁膜３０上部には非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０の上部には抵抗性接触層として、シリサイドまたはn形不純物を高濃度にドーピングしたn+水素化非晶質シリコンなどの物質層があって半導体層と接触しており、ゲート電極２６を中心として二つの部分５５、５６に分離されている。
【００３７】
抵抗性接触層５５、５６及びゲート絶縁膜３０上にはアルミニウム（Al）またはアルミニウム合金（Al alloy）、モリブデン（Mo）またはモリブデン-タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）などの金属または他の導電体からなるデータ配線６２、６４、６５、６６、６８が電気的に接触して形成されている。データ配線は数種類に分類され、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であって、抵抗性接触層５４の上部までのびているソース電極６５、データ線６２の一端に連結されていて外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離されていてゲート電極２６に対してソース電極６５の反対側抵抗性接触層５６上部に形成されているドレーン電極６６を含む。一方、データ配線はゲート線２２と重なって保持容量を確保するための維持蓄電器用導電体パターン６４を含むことができる。
【００３８】
データ配線６２、６４、６５、６６、６８もアルミニウム系列の単一膜で形成することができ、二重層以上で形成することもできる。二重層以上で形成する場合には、一つの層は抵抗が小さい物質で形成し、他の層は他の物質との接触特性が良い物質で作るのが好ましい。その例としては、Cr/Al（またはAl合金）またはAl/Moなどがあり、この時、Cr膜はアルミニウム膜またはアルミニウム合金膜が下地のケイ素層４０、５５、５６に拡散することを防止する機能を有する同時に、データ配線６２、６４、６５、６６、６８とその上の画素電極８２の間の接触特性を確保するための接触部の機能を有する。
【００３９】
データ配線６２、６４、６５、６６、６８及びこれらが覆わない半導体層４０の上には窒化ケイ素からなる保護膜７０と、平坦化特性と低い誘電率を有するアクリル系の有機物質からなる有機絶縁膜７５とが順次形成されている。保護膜７０には接触孔があって、維持蓄電器用導電体パターン６４、ドレーン電極６６及びデータパッド６８を各々露出する接触孔７２、７６、７８が各々形成されており、またゲート絶縁膜３０も貫通してゲートパッド２４を露出する接触孔７４が形成されている。この時、有機絶縁膜７５は製造工程でキュアリングされて変形し、接触孔７２、７４、７６、７８の側壁、特に有機絶縁膜７５の側壁は３０〜６０゜の範囲でなだらかな傾斜を有するテーパ構造をしている。このため、後の工程で形成される補助パッド８４、８８と画素電極８２のプロファイルをなだらかに誘導することができる。また、図面では接触孔７２、７４、７６、７８をなす有機絶縁膜７５と保護膜７０の境界が一致するが、有機絶縁膜７５の境界線が保護膜７０またはゲート絶縁膜３０の境界線を覆ってその下の配線と接触するように構成でき、そうでない場合、保護膜７０の境界線より内側に位置して保護膜７０表面を露出する構成とすることもできる。
【００４０】
有機絶縁膜７５上には接触孔７６を通じてドレーン電極６６と連結されていて画素に位置する画素電極８２と接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８４及び補助データパッド８８を含み、透明な導電物質であるITO（indium tin oxide）またはIZO（indium zinc oxide）からなる画素配線が形成されている。この時、前述したように接触部で有機絶縁膜７５はなだらかな傾斜を有するテーパ構造で形成されており、保護膜７０及び有機絶縁膜７５の境界が一致するので、接触部で画素電極８２、補助ゲートパッド８４及び補助データパッド８８がなだらかなプロファイルを有してこれらが断線することを防止することができる。
【００４１】
ここで、画素電極８２は図２及び図３に示すように、ゲート線２２と重なって維持蓄電器を構成し、保持容量が不足した場合にはゲート配線２２、２４、２６と同一層に保持容量用配線たとえば維持電極２８を追加することもできる。
【００４２】
以下、このような本発明の第１実施例による構造の液晶表示装置用薄膜トランジスタアレイ基板の製造方法について図２及び図３と図４a乃至図９を参考にして詳細に説明する。
【００４３】
まず、図４a及び４bに示すように、基板１０上に他の物質との接触特性に優れた導電物質またはアルミニウムあるいはアルミニウム合金、銀あるいは銀合金のように抵抗の少ない導電物質を積層してパターニングしゲート線２２、ゲート電極２６及びゲートパッド２４を含むゲート配線を形成する。
【００４４】
次に、図５a及び図５bに示すように、ゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を連続して積層し、マスクを利用したパターニング工程で半導体層４０とドーピングされた非晶質シリコン層５０をパターニングして、ゲート電極２４と対向するゲート絶縁膜３０上部に半導体層４０と抵抗性接触層５０を形成する。この時、図面に示したように 、半導体層４０と抵抗性接触層５０は後で形成されるデータ線６２に沿って形成することもできる。また、半導体層４０と抵抗性接触層５０の間に不純物が付着することを防止するために、同一の反応容器内で材料ガスの注入のみ変更しつつ、両層を連続的に１段階で形成することが好ましい。また、半導体層形成の直前にゲート絶縁膜３０として窒化ケイ素を同一反応容器内で材料ガスの注入のみ変更しつつ形成しても良い。
【００４５】
次に、図６a乃至図６bに示すように、クロムまたはモリブデンあるいはモリブデン合金、アルミニウムあるいはアルミニウム合金、銀あるいは銀合金の導電物質を積層した後、マスクを利用した写真工程でパターニングしてゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６上部までのびているソース電極６５、データ線６２の一端に連結されているデータパッド６８、ソース電極６５と分離されていてゲート電極２６を中心にソース電極６６と対向するドレーン電極６６及びゲート線２２と重なる維持蓄電器用導電体パターン６４を含むデータ配線を形成する。
【００４６】
次に、データ配線６２、６４、６５、６６、６８で覆われないドーピングされた非晶質シリコン層パターン５０をエッチングしてゲート電極２６を中心に両側に分離させる一方、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層４０を露出させる。その後、露出された半導体層４０の表面を安定化させるために酸素プラズマ処理を実施するのが好ましい。
【００４７】
次に、図７a及び図７bに示すように、窒化ケイ素からなる保護膜７０を２０００Å以下、好ましくは１０００Å以下の厚さで積層し、その上部に感光性を有する有機絶縁物質からなる有機絶縁膜７５を２〜４μm範囲厚さに形成し、まず、マスクを利用した写真工程で有機絶縁膜７５だけを露光現像して維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８の上部に接触孔７２、７４、７６、７８を形成する。この時、接触部の側壁をさらになだらかに形成するために、マスクの透過領域周囲の光の透過量を減らすように主にスリットや格子形態のパターンまたは半透明膜からなる半透過領域を形成して接触孔７２、７４、７６、７８周囲の有機絶縁膜７５が他の部分より薄くなるように形成するのが好ましく、感光膜の厚さを調節する方法については次の４枚マスクを利用して液晶表示装置用薄膜トランジスタアレイ基板を製造する方法を説明する時に具体的に説明する。
【００４８】
図８のように、有機絶縁膜７５の厚さを確保するために有機絶縁膜７５がエッチングされない条件で接触孔７２、７４、７６、７８を通じて露出された保護膜７０及びゲート絶縁膜３０をエッチングして維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出する。ここで、保護膜７０をエッチングする方法は乾式エッチングが好ましく、乾式エッチング気体としてはSF6+O2またはCF4+O2などを使用する。ここで、保護膜７０及びゲート絶縁膜３０をエッチングする時に乾式エッチングを用いても図面に示すように保護膜７０及びゲート絶縁膜３０は有機絶縁膜７５の膜下まで喰い込んでエッチングされてアンダーカットが発生する。
【００４９】
次に、有機絶縁膜７５を硬化すると同時に収縮させたりリフローさせるために１５０〜３５０℃の範囲、好ましくは２００〜３００℃の範囲でキュアリング工程を実施する。その結果、図９に示すように、有機絶縁膜７５は接触部で保護膜７０またはゲート絶縁膜３０で定義される接触孔７２、７４、７６、７８まで収縮して、接触部でのアンダーカット構造は無くなり、接触部で接触孔７２、７４、７６、７８を定義する有機絶縁膜７５の側壁はなだらかな傾斜を有するステップカバレージを得ることができる。ここでは、キュアリング工程で有機絶縁膜７５の収縮が優勢に発生して保護膜７０またはゲート絶縁膜３０の境界線と有機絶縁膜７５の境界線が一致する構造だけを図面で示したが、有機絶縁膜７５のリフローが優勢に発生する場合には保護膜７０またはゲート絶縁膜３０の境界線内側まで有機絶縁膜７５がリフローされて、有機絶縁膜７５が接触部から保護膜７０またはゲート絶縁膜３０を完全に覆うことも可能である。前記本発明のように保護膜７０及びゲート絶縁膜３０をエッチングして接触孔７２、７４、７６、７８を形成してキュアリングを実施することによって接触部の側壁をなだらかに形成することができ、接触部で接触孔７２、７４、７６、７８を定義する有機絶縁膜７５の側壁は３０〜６０゜の傾斜角を有するテーパ構造を得ることができる。
【００５０】
最後に図２及び３に示すように、ITOまたはIZOを積層してマスクを利用したパターニングを実施して、接触孔７２、７６を通じて維持蓄電器用導電体パターン６４及びドレーン電極６６と連結される画素電極８２と、接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８４及び補助データパッド８８を各々形成する。この時、前述したように、接触部で発生するアンダーカットをキュアリング工程によって除去することにより接触部で画素電極８２、補助ゲートパッド８４及び補助データパッド８８が断線することを防止することができ、これらのプロファイルをなだらかに形成することができる。なお、ITOなどのパターニングは通常は１段階で完了させるが、これを２段階に分離しても良く、また、作業は１段階であっても、２段階に分離して考察、表現できることは当然である。
【００５１】
このような本発明の第１実施例による製造方法では、前述したように有機絶縁膜の下地膜をエッチングして配線２４、６５、６４、６８を露出した後、有機絶縁膜をキュアリングした。これにより、有機絶縁膜の厚さを確保すると共に液晶表示装置の開口率をも確保することができると同時に、接触部のプロファイルをなだらかな傾斜角に形成することができ、接触部を一度の写真エッチング工程で形成することができるので薄膜トランジスタアレイ基板の製造工程を単純化することができる。
【００５２】
このような第１実施例では前述したように、５枚のマスクを利用する製造方法を適用することができるが、４枚マスクを利用する液晶表示装置用薄膜トランジスタアレイ基板の製造方法でも同様に適用することができる。これについて図面を参照して詳細に説明する。
【００５３】
まず、図１０乃至図１２を参考にして本発明の第２実施例による４枚マスクを利用して完成した液晶表示装置用薄膜トランジスタアレイ基板の単位画素構造について詳細に説明する。
【００５４】
図１０は、本発明の第２実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図であり、図１１及び図１２は、各々図１０に示した薄膜トランジスタアレイ基板をXI-XI’線及びXII-XII’線に沿って切断して示した断面図である。
【００５５】
まず、絶縁基板１０上に第１実施例と同様にアルミニウムまたはアルミニウム合金や銀または銀合金などの低抵抗導電物質を用いたゲート線２２、ゲートパッド２４及びゲート電極２６を含むゲート配線が形成されている。ゲート配線とはゲート線用導電層から作られる導電パターンの総称で、基板１０上部にゲート線２２と平行配置されて、基準となる電圧を外部から受ける維持電極２８を含む。基準となる電圧としては、上板の共通電極に入力される共通電極電圧などが使われる。維持電極２８は後述する画素電極８２と連結された維持蓄電器用導電体パターン６８と重なって画素の電荷保存能力を向上させる維持蓄電器を構成し、後述する画素電極８２とゲート線２２の重畳で発生する保持容量が十分に大きい場合は形成されないこともある。なお、図１０の図示番号８２は画素電極の輪郭線を示し、また前述の上板とは、液晶層を介してトランジスタアレイ基板と対抗配置される基板で、従来技術では共通電極と共にカラーフィルターを備えていることが多い。
【００５６】
ゲート配線２２、２４、２６、２８上には窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６、２８を覆っている。
【００５７】
ゲート絶縁膜３０上には水素化非晶質シリコン（hydrogenated  amorphous  silicon）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８上にはリン（P）などのn形不純物を高濃度にドーピングしている非晶質シリコンなどの抵抗性接触層（ohmic  contact  layer）パターン５５、５６、５８が形成されていて、これらは中間層パターンとも呼ばれる。
【００５８】
抵抗性接触層パターン５５、５６、５８上には低抵抗を有するアルミニウム系列の導電物質からなるデータ配線が形成されている。データ配線とはデータ系導電パターンの総称で、縦方向にのびているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含み、また、データ線部６２、６８、６５と分離されていてゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６と維持電極２８上に位置している維持蓄電器用導電体パターン６４も含む。維持電極２８を形成しない場合、維持蓄電器用導電体パターン６４もやはり形成しない。
【００５９】
接触層パターン５５、５６、５８はその下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割を果たし、本実施例ではデータ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６５、６８と同一であり、ドレーン電極用中間層パターン５６はドレーン電極６６と、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン６８と同一である。
【００６０】
一方、半導体パターン４２、４８は薄膜トランジスタのチャンネル部（C）を除くとデータ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な模様をしている。具体的には、維持蓄電器用半導体パターン４８と維持蓄電器用導電体パターン６８及び維持蓄電器用抵抗性接触層パターン５８は同一な模様であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分と多少異なる。つまり、薄膜トランジスタのチャンネル部（C）でデータ線部６２、６８、６５、特にソース電極６５とドレーン電極６６が分離されていてデータ線部中間層５５とドレーン電極用接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。
【００６１】
データ配線６２、６４、６５、６６、６８上には第１実施例と同様に保護膜７０及び有機絶縁膜７５が形成されており、これらはドレーン電極６６、データパッド６８及び維持蓄電器用導電体パターン６４を露出する接触孔７６、７８、７２を有しており、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。この時にも、第１実施例と同様に接触孔７２、７４、７６、７８で有機絶縁膜７５の側壁は傾斜角を有しながらなだらかに形成されている。
【００６２】
有機絶縁膜７５上には薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２はIZO（indium zinc oxide）またはITO（indium tin oxide）などの透明な導電物質で作られ、接触孔７６を通じてドレーン電極６６と電気的に連結されて画像信号の伝達を受ける。画素電極８２はまた、隣接するゲート線２２及びデータ線６２と重なる程度に広く設定して開口率を高めているが、重ならないようにすることも可能である。また、画素電極８２は接触孔７２を通じて維持蓄電器用導電体パターン６４とも連結されて導電体パターン６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路接続線との接着性を補完してパッドを保護する役割を果たすもので必須的ではなく、これらの適用の可否は選択的である。このような本発明の実施例による薄膜トランジスタアレイ基板でも前述したように接触孔７２、７４、７６、７８から有機絶縁膜７５はなだらかな傾斜角を有するテーパ構造をとっていて、接触部から画素電極８２、補助ゲートパッド８４及び補助データパッド８８はなだらかな傾斜角のプロファイル（profile）を有することができる。
【００６３】
ここでは画素電極８２の材料の例として透明なITOまたはIZOを挙げたが、反射形液晶表示装置の場合、不透明な導電物質を用いても構わない。
【００６４】
以下、図１０乃至図１２の構造を有する液晶表示装置用薄膜トランジスタアレイ基板を４枚マスクを利用して製造する方法について図１０乃至図１２と図１３a乃至図１９cを参照して詳細に説明する。
【００６５】
まず、図１３a乃至１３cに示すように、第１実施例と同様、ゲート配線用導電物質を積層して第１マスクを利用した写真エッチング工程で基板１０上にゲート線２２、ゲートパッド２４、ゲート電極２６及び維持電極２８を含むゲート配線を形成する。
【００６６】
次に、図１４a及び１４bに示すように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法（CVD）を利用して各々１５００Å乃至５０００Å、５００Å乃至２０００Å、３００Å乃至６００Åの厚さで連続蒸着し、その後、低抵抗を有するデータ配線用導電物質からなる導電体層６０をスパッタリングなどの方法で１５００Å乃至３０００Åの厚さで蒸着した後、その上に感光膜１１０を１μm乃至２μmの厚さで塗布する。
【００６７】
その後、第２マスクを通じて感光膜１１０に光を照射した後、現像して図１５b及び１５cに示すように、感光膜パターンの厚膜部１１２、薄膜部１１４と除去部を形成する。この時、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャンネル部（C）つまりソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（A）つまりデータ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、残りの部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さとデータ配線部（A）に残っている感光膜１１２の厚さの比は後述するエッチング工程での工程条件によって異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下にするのが好ましく、例えば、４０００Å以下であるのがよい。
【００６８】
このように、位置によって感光膜の厚さを別にする方法としては様々なものがあるが、本実施例ではC領域の光透過量を調節するために主にスリット（slit）や格子形態のパターンを形成したり半透明膜を使用してマスクに半透過領域を形成する。もちろん、このような方法は第１実施例による薄膜トランジスタアレイ基板の製造方法において、接触部で有機絶縁膜７５、（図７b参照）に接触孔７２、７４、７６、７８、図７b参照）を形成する接触孔７２、７４、７６、７８周囲の有機絶縁膜７５の周囲を他の部分より薄く形成する時にも同様に適用される。
【００６９】
この時、スリットの間に位置した遮光部の線幅や、遮光部相互間の間隔つまりスリットの幅は、露光時に使用する露光器の分解能より小さいことが好ましく、半透明膜を利用する場合にはマスクを製作する時透過率を調節するために、異なる透過率を有する薄膜を利用したり、厚さが異なる膜を利用することができる。
【００７０】
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分では光の平均照射量が少ないので高分子は部分的に分解される状態であり、遮光膜で覆われた部分では高分子がほとんど分解されない。次に、感光膜を現像すると、高分子が分解されない部分だけが残るので、少量の光が照射された部分では、光が全く照射されない部分より薄い感光膜が残る。この時、露光時間を長くすれば全ての分子が分解されるのでそうならないように調節しなければならない。
【００７１】
このような薄い感光膜１１４はリフローが可能な物質からなる感光膜を利用し、光が完全に透過できる部分と、光が完全に遮断される部分とに分けられた通常のマスクで露光した後、現像してリフローさせ感光膜が残留しない部分に感光膜の一部が流れるようにして形成することもできる。
【００７２】
その後、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０及び半導体層４０に対するエッチングを行う。この結果として、データ配線部（A）にはデータ配線及びその下部の膜がそのまま残り、チャンネル部（C）には半導体層だけが残っていなければならず、残りの部分（B）では上の三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【００７３】
まず、図１６a及び１６bに示したように、残りの部分（B）の露出されている導電体層６０を除去してその下部の中間層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法のどちらでも用いることができ、この時、導電体層６０がエッチングされても、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層６０だけはエッチングされるが、感光膜パターン１１２、１１４はエッチングされない条件を探すのが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行う必要がある。この場合には湿式エッチングの場合より第１部分１１４の厚さを厚くしてこの過程で第１部分１１４が除去されて下部の導電体層６０が露出されることが生じないようにする。
【００７４】
ここで、データ配線用導電物質がアルミニウムまたはアルミニウム合金である場合には乾式エッチングや湿式エッチングのうちいずれの方法でも可能である。しかし、Crの場合には乾式エッチング方法ではよく除去されないため湿式エッチングを利用することが良く、エッチング液としてはCeNHO3を使用することができ、クロムを５００Å程度の厚さで非常に薄く積層する場合には乾式エッチングを利用することもできる。
【００７５】
このようにすると 、図１６a及び図１６bに示すように、チャンネル部（C）及びデータ配線部（A）の導電体層、つまり、ソース/ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６４だけが残って、残りの部分（B）の導電体層６０は全て除去されてその下部の中間層５０が露出される。この時、残っている導電体パターン６７、６４はソース及びドレーン電極６５、６６が分離されずに連結されている点を除くとデータ配線６２、６４、６５、６６、６８の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さにエッチングされる。
【００７６】
次に、残りの部分（B）の露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去すると、図１７a及び１７bに示すようになる。前記のように導電体パターン６７を乾式エッチングでエッチングする場合には、中間層５０及び半導体層４０も連続して乾式エッチングを行うことができ、これをインシチュー（in-situ）で進行することもできる。中間層５０と半導体層４０のエッチングは、感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性がほとんどない）が同時にエッチングされるが、ゲート絶縁膜３０はエッチングされない条件下で行わなければならず、特に感光膜パターン１１２、１１４と半導体層４０に対するエッチング速度がほとんど同一な条件でエッチングするのが好ましい。感光膜パターン１１２、１１４と半導体層４０に対するエッチング速度が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せた厚さと同じか、それより薄くなければならない。
【００７７】
このようにすると、図１７a及び図１７bに示すように、チャンネル部（C）及びデータ配線部（A）の導電体層、つまり、ソース/ドレーン用導電体パターン６７と維持蓄電器用導電体パターン６４だけが残っていて、残りの部分（B）の導電体層６０は全て除去される。また、チャンネル部（C）の第１部分１１４が除去されてソース/ドレーン用導電体パターン６７が露出され、残りの部分（B）の中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（A）の第２部分１１２もやはりエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４２、４８が完成する。図面符号５７と５８は各々ソース/ドレーン用導電体パターン６７下部の中間層パターンと維持蓄電器用導電体パターン６４下部の中間層パターンを示す。ここで、チャンネル部（C）のソース/ドレーン用導電体パターン６７は最も高く突き出している部分の一つなので、別途の感光膜エッチバック（etch back）工程によって露出させるが、感光膜を十分にエッチングすることができる条件では感光膜エッチバック工程を省略することもできる。
【００７８】
次に、アッシング（ashing）によってチャンネル部（C）のソース/ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する。
【００７９】
その後、図１８a及び１８bに示したようにチャンネル部（C）のソース/ドレーン用導電体パターン６７及びその下部のソース/ドレーン用中間層パターン５７をエッチングして除去する。この時、エッチングはソース/ドレーン用導電体パターン６７と中間層パターン５７の双方に対して乾式エッチングだけで進行することもでき、ソース/ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５７に対しては乾式エッチングで行うこともできる。この時、図１５bに示すように半導体パターン４２の一部が除去されて厚さが薄くなることがあり、感光膜パターンの第２部分１１２もこの時に若干エッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６８が露出されることがないように感光膜パターンの厚いことが好ましいのは当然のことである。
【００８０】
前記のようにすると、ソース電極６５とドレーン電極６６とが分離されながらデータ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８が完成する。
【００８１】
最後にデータ配線部（A）に残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部（C）ソース/ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５７を除去する前に行うこともできる。
【００８２】
このようにしてデータ配線６２、６４、６５、６６、６８を形成した後、図１９a乃至１９cに示したように窒化ケイ素をCVD方法で蒸着して保護膜７０を形成し、その上部に感光性有機絶縁物質をスピンコーティングして有機絶縁膜７５を形成する。次に、第３マスクを利用して有機絶縁膜７５を露光及び現像して維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８の上方に保護膜７０を露出する接触孔７２、７４、７６、７８を形成する。
【００８３】
次に、図２０a及び図２０bのように、接触孔７２、７４、７６、７８を通じて露出された保護膜７０を、またゲートパッド接触孔７４ではゲート絶縁膜３０も共にエッチングして接触孔７２、７４、７６、７８を完成させ、これを通じて維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を各々露出させる。この時にも第１実施例のように保護膜７０またはゲート絶縁膜３０は有機絶縁膜７５の膜下まで喰い込んでエッチングされて接触部はアンダーカット構造を有する。
【００８４】
次に、その後のキュアリング工程で有機絶縁膜７５の変形を好ましい形にするためにアッシング工程を実施して、１０００Å以下の厚さだけ有機絶縁膜７５の表面に生じた硬化膜を除去した後、図２１a及び図２１bのように、有機絶縁膜７５を変形硬化させるためのキュアリング工程を実施する。この時、接触孔７２、７４、７６、７８で有機絶縁膜７５はゲート絶縁膜３０及び保護膜７０の境界線まで収縮されると同時に接触孔７２、７４、７６、７８を定義する有機絶縁膜７５の側壁は３０〜６０゜範囲のなだらかな傾斜角を有するテーパ構造となる。
【００８５】
最後に、図１０乃至図１２に示すように、４００Å乃至５００Å厚さのITOまたはIZOを蒸着した後に第４マスクを使用してエッチングし、ドレーン電極６６及び維持蓄電器用導電体パターン６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８４及びデータパッド６８と連結された補助データパッド８８を形成する。
【００８６】
以上のような本発明の第２実施例では第１実施例に認められる効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層パターン５５、５６、５８及び半導体パターン４２、４８を一つのマスクだけを利用して形成し、この過程でソース電極６５とドレーン電極６６が分離されるように製造工程を単純化することができる。
【００８７】
以上、接触部のアンダーカットを補償する本願技術を、４枚または５枚のマスクセットを利用して液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法に適用する実施例として記述したが、薄膜トランジスタアレイの下部及び上部にブラックマトリックスまたはカラーフィルターを共に形成する他の構造及び製造方法でも同様に適用することができる。ここでは、薄膜トランジスタの上部にカラーフィルターが形成されている液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法について、第３実施例として図面を参照しながら具体的に説明する。
【００８８】
まず、図２２及び図２３を参照して本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について具体的に説明する。
【００８９】
図２２は、本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図であり、図２３は図２２でXXIII-XXIII’線に沿って切断した断面図である。
【００９０】
図２２及び図２３に示すように、本発明の第３実施例による構造のほとんどは第１実施例による構造と同一である。
【００９１】
但し、第２実施例と同様にゲート配線２２、２４、２８と同一層にゲート線２２と平行な維持電極２８が形成されており、データ配線６２、６５、６６、６８と同一層には維持電極２８と重なる維持蓄電器用導電体パターン６４が形成されている。
【００９２】
また、データ配線６２、６４、６５、６６、６８とデータ配線で覆われない半導体層４０上部を覆って形成されている保護膜７０の上部には赤、緑、青の顔料を含むカラーフィルター用有機物質からなる赤、緑、青のカラーフィルター９１、９２、９３が順次右から左に繰り返して縦長に形成されている。ここで図２２の画素には赤９１が組み合わされ、赤、緑、青のカラーフィルター９１、９２、９３の境界はデータ線６２上部に間隔をおいて形成されているが、一部または全部がデータ線６２上部で互いに重なってもよい。また、ゲート及びデータパッド２４、６８が形成されているパッド部には形成されていないが、必要な時には形成することができる。
【００９３】
赤、緑、青のカラーフィルター９１、９２、９３及び露出した保護膜７０の上部には平坦化特性が優れていて誘電率の低い有機絶縁物質からなる有機絶縁膜７５が形成されている。このような有機絶縁膜７５には、第２実施例と同様に、ゲート絶縁膜３０、カラーフィルター９１、９２、９３及び保護膜７０と共に維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を露出する接触孔７２、７４、７６、７８が形成されている。ここで接触孔７２、７４、７６、７８を定義する側壁、特に、有機絶縁膜７５及び赤、緑、青のカラーフィルター９１、９２、９３の側壁は第１及び第２実施例と同様になだらかな傾斜角を有するテーパ構造で形成されている。
【００９４】
有機絶縁膜７５の上部には第１及び第２実施例と同様に接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける画素電極８２が形成されている。画素電極８２はまた、隣接するゲート線２２及びデータ線６２と重なるほど広く設定されて開口率を高めているが、重ならないこともある。また、画素電極８２は接触孔７４を通じて維持蓄電器用導電体パターン６４とも連結されており、画素電極８２と同一層には接触孔７４、７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８４及び補助データパッド８８が形成されている。
【００９５】
次に、本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について図２２及び図２３と図２４a乃至図２７により具体的に説明する。
【００９６】
基板１０の上部にゲート配線２２、２４、２６、２８、ゲート絶縁膜３０、半導体層４０、抵抗性接触層５５、５６及びデータ配線６２、６４、６５、６６、６８を形成する工程は本発明の第１実施例による製造方法と同様である。
【００９７】
次に、図２４a及び図２４bに示すように、基板１０の上方に窒化ケイ素または酸化ケイ素を形成して半導体層４０などを覆う保護膜７０を積層し、その上部に赤、緑、青の顔料を含むカラーフィルター用感光性有機物質を塗布して赤、緑、青のカラーフィルター９１、９２、９３を順次に形成する。この時、赤、緑、青のカラーフィルター９１、９２、９３は印刷法やレーザー転写法で形成して製造費用を最少化する。
【００９８】
次に、図２５a及び図２５bのように、保護膜７０及び赤、緑、青のカラーフィルター９１、９２、９３の上部に低い誘電率を有して、平坦化が優れた感光性有機物質を塗布して有機絶縁膜７５を形成し、マスクを利用した写真工程で有機絶縁膜７５及び赤、緑、青のカラーフィルター９１、９２、９３を露光及び現像して維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８上部の保護膜を露出する接触孔７２、７４、７６、７８を形成する。
【００９９】
次に、接触孔７２、７４、７６、７８を通じて露出された保護膜７０をゲート絶縁膜３０と共にエッチングして図２６に示すように、接触孔７２、７４、７６、７８を通じて維持蓄電器用導電体パターン６４、ゲートパッド２４、ドレーン電極６６及びデータパッド６８を各々露出する。この時にも第１及び第２実施例のように、保護膜７０あるいはゲート絶縁膜３０が、有機絶縁膜７５または赤、緑、青のカラーフィルター９１、９２、９３の膜下まで食い込んで、エッチングされて接触部はアンダーカット構造を有する。
【０１００】
その後、キュアリング工程での有機絶縁膜７５の変形を良くするために、まずアッシング工程を実施して１０００Å以下の厚さだけ有機絶縁膜７５の表面にある硬化された膜を除去した後、有機絶縁膜７５を変形硬化させるためのキュアリング工程を実施する。このようにすると、図２７のように、接触孔７２、７４、７６、７８で有機絶縁膜７５はゲート絶縁膜３０あるいは保護膜７０の孔周辺まで収縮すると同時に接触孔７２、７４、７６、７８を定義する有機絶縁膜７５の側壁は３０〜６０゜範囲のなだらかな傾斜角を有するテーパ構造になる。
【０１０１】
最後に、図２２及び図２３に示すように、４００Å乃至５００Å厚さのITOまたはIZOを蒸着し、第４マスクを使用してエッチングしドレーン電極６６及び維持蓄電器用導電体パターン６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８４及びデータパッド６８と連結された補助データパッド８８を形成する。
【０１０２】
次に、実験例を通じて本発明の効果を具体的に説明する。
【０１０３】
本発明の実験例１乃至３では基板の上部に配線を形成し、配線を覆う保護膜を窒化ケイ素で形成しており、有機絶縁膜はアクリル系列のPC−４０３を３．６μmの厚さで積層し、現像した後、ベークは１００℃程度で行った。また、２３０℃程度の温度範囲で６０分間アルゴン気体雰囲気下で有機絶縁膜をキュアリングした。
【０１０４】
実験例１及び２では有機絶縁膜の下地膜（保護膜）を窒化ケイ素で２，０００Å程度の厚さに形成しており、接触部でアンダーカットが０．５μm以内と小さくなるように下地膜をエッチングするための乾式エッチング気体はSF6+O2を使用した。この時、実験例２では接触部を形成する時スリットパターンを有するマスクで露光及び現像して接触孔を定義する有機絶縁膜の周囲を階段模様に形成した場合である。
【０１０５】
実験例１
図２８a乃至図２８dは本発明の実験例１でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造変化を示した写真である。
【０１０６】
図２８aは有機絶縁膜下部の保護膜をエッチングした後、キュアリングだけを実施し、図２８b乃至図２８dはキュアリングを実施する前に有機絶縁膜の表面に形成された硬化膜を除去するためにアッシング工程を３０"（＝３０秒）、６０"及び９０"間実施した後、接触部を各々示した写真である。
【０１０７】
図２８aのように、アッシング工程を実施しない状態ではキュアリングを実施しても有機絶縁膜はほとんど変形せず、アンダーカット構造もそのまま残っていることが分かった。これに対し、図２８b乃至図２８dのようにアッシング工程を実施した後、キュアリング工程を実施する場合にはキュアリング工程で有機絶縁膜がリフロー及び収縮が同時に発生し、主に収縮現象により有機絶縁膜の孔が拡大して接触部でのアンダーカット構造が無くなることが分かる。この時、アッシング工程の時間を増加させてもアンダーカット構造が無くなる効果は同様に現れるが、有機絶縁膜の厚さの減少を少なくすることが好ましいのでアッシング工程は３０"以内だけ実施するのが好ましい。
【０１０８】
実験例２
図２９a乃至図２９dは本発明の実験例２でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【０１０９】
図２９aは有機絶縁膜下部の保護膜をエッチングした後、キュアリングだけを実施し、図２９b乃至図２９dはキュアリングを実施する前に有機絶縁膜の表面に形成された硬化膜を除去するためにアッシング工程を３０"  、６０"及び９０"間実施した後、接触部を各々示した写真である。この時、実験例１と異なって実験例２ではスリットパターンを有するマスクを利用して有機絶縁膜を露光及び現像して接触部で接触孔を定義する有機絶縁膜を階段模様に形成した場合である。
【０１１０】
図２９a乃至図２９dのように、実験例１と同様にアッシング工程を実施しない状態ではキュアリングを実施しても有機絶縁膜はほとんど変形されず、アンダーカット構造がそのまま残っていることが分かる。これと比較して、図２９b乃至図２９dのようにアッシング工程を実施した後、キュアリング工程を実施する場合には収縮現象によって接触部でのアンダーカット構造が無くなることが分かる。また、実験例１と異なってスリットパターンを利用して接触孔の側壁を階段模様に形成してキュアリングを実施する場合にはそうでない場合に比べて有機絶縁膜の収縮またはリフローがさらに効果的に現れて接触孔で有機絶縁膜の側壁がさらになだらかに形成されることが分かる。したがって、接触孔の側壁を階段模様にパターニングする場合にはアンダーカットが大きく発生してもキュアリング工程での収縮によってアンダーカット構造を除去することができるとともに、リフローも増加して有機絶縁膜の側壁傾斜角をよりなだらかに形成することができる。
【０１１１】
実験例３
一方、実験例３では有機絶縁膜の下地膜（保護膜）を窒化ケイ素で５００Å程度の厚さに形成しており、接触部でアンダーカットが０．５乃至１．７５μmに達するほど激しく発生するように下地膜をエッチングするための乾式エッチング気体としてCF4+O2を使用した。
【０１１２】
図３０a乃至図３２dは本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。図３０a乃至図３０dは有機絶縁膜に接触孔を形成する時、スリットパターンを使用しない場合であり、図３１a乃至図３１dは有機絶縁膜に接触孔を形成する時、マスクに一つのスリットパターンを使用した場合であり、図３２a乃至図３２dは有機絶縁膜に接触孔を形成する時、スリットパターンを二重に使用した場合である。また、図３０a、３１a及び３２aは有機絶縁膜の孔を通じて露出された下地膜をエッチングした状態の接触部構造であり、図３０b、３１b及び３２bは有機絶縁膜を通じて露出された下地膜をエッチングした後、３０"間アッシング工程を実施し、キュアリングを実施した状態の接触部構造であり、図３０c、３１c及び３２cは有機絶縁膜を通じて露出された下地膜をエッチングした後、６０"間アッシング工程を実施してキュアリング工程を実施した状態の接触部構造であり、図３０d、３１d及び３２dは有機絶縁膜を通じて露出された下地膜をエッチングした後、９０"間アッシング工程を実施し、キュアリングを実施した状態の接触部構造である。
【０１１３】
図３０a乃至図３２dのように、有機絶縁膜を通じて露出された下地膜をエッチングした場合やアッシング工程を３０"間だけ実施する場合には接触部でアンダーカット構造が無くならないことを確認することができた。これと比較して、アッシング工程を実施した後にキュアリング工程を実施する場合には、接触部でアンダーカット構造が無くなることが分かった。また、スリットパターンを使用して有機絶縁膜に接触孔を形成する場合には、接触部で接触孔を定義する有機絶縁膜の側壁がなだらかな傾斜角を有することが分かった。接触孔でアンダーカットが大きく発生する場合には、アンダーカットを容易に除去するために収縮及びリフロー作用のうち収縮を小さくしながらリフローは大きく発生するようにすることが好ましく、これはアッシング時間とスリットパターンのスリット間隔、広さ及び数量を調節して制御できることが実験例を通じて確認された。この時、アッシング工程は６０秒以下で短ければ短いほど好ましく、半透過パターンの間隔及び広さは０．５〜３．５μm範囲で形成するのが好ましく、スリットパターンは一つ〜四つの範囲で形成するのが好ましく、これらの工程条件は有機絶縁膜を構成する材料の種類と有機絶縁膜下部の下地膜（保護膜）の厚さ及び有機絶縁膜をパターニングする時の写真条件などを考慮して選定すればよいということが確認された。また、有機絶縁膜下の下地膜の厚さが５００Å以下に薄い場合、キュアリング工程時にリフローが大きく発生して接触孔の側壁傾斜角がさらになだらかに現れ、下地膜の厚さを２０００Å以下の範囲で薄く形成すればアンダーカットが激しく発生しても容易にアンダーカットを除去することができた。
【０１１４】
【発明の効果】
このように、本発明によれば接触部で有機絶縁膜下の下地膜がアンダーカットされた時、有機絶縁膜をアッシングしキュアリングして有機絶縁膜を収縮させたりリフローさせることによって接触部で接触孔を側壁をなだらかな傾斜角を有するテーパ構造で形成することができる。これにより接触部で断線が発生することを防止して接触部の信頼性を確保することによって製品の表示特性を向上させることができ、写真エッチング工程を最少化して液晶表示装置用薄膜トランジスタアレイ基板を製造することによって製造工程を単純化し製造費用を減らすことができる。
【図面の簡単な説明】
【図１ａ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図１ｂ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図１ｃ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図１ｄ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図１ｅ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図１ｆ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図１ｇ】本発明の実施例による半導体素子の接触部の製造方法を工程順序によって示した断面図である。
【図２】本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板である。
【図３】図２に示した薄膜トランジスタアレイ基板をIII-III’線に沿って切断して示した断面図である。
【図４ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する各中間過程での薄膜トランジスタアレイ基板の部品配置を示す平面配置図である。
【図４ｂ】図４aのIVb-IVb’線に沿って切断した基板の断面図である。
【図５ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する各中間過程での薄膜トランジスタアレイ基板の部品配置を示す平面配置図である。
【図５ｂ】図５aのVb-Vb’線に沿って切断し、図４bの次の段階を示した断面図である。
【図６ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する各中間過程での薄膜トランジスタアレイ基板の部品配置を示す平面配置図である。
【図６ｂ】図６aのVIb-VIb’線に沿って切断し、図５bの次の段階を示した断面図である。
【図７ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する各中間過程での薄膜トランジスタアレイ基板の部品配置を示す平面配置図である。
【図７ｂ】図７aのVIIb-VIIb’線に沿って切断し、図６bの次の段階を示した断面図である。
【図８】図７aのVIIb-VIIb’線に沿って切断し、図７bの次の段階を示した断面図である。
【図９】図７aのVIIb-VIIb’線に沿って切断し、図８の次の段階を示した断面図である。
【図１０】本発明の第２実施例により製造された液晶表示装置用薄膜トランジスタアレイ基板の配置図である。
【図１１】図１０に示した薄膜トランジスタアレイ基板を各々XI-XI’線及びXII-XII’線に沿って切断して示した断面図である。
【図１２】図１０に示した薄膜トランジスタアレイ基板を各々XI-XI’線及びXII-XII’線に沿って切断して示した断面図である。
【図１３ａ】本発明の第２実施例によって製造する第１段階での薄膜トランジスタアレイ基板の配置図である。
【図１３ｂ】各々、図１３aの XIIIb-XIIIb’線及びXIIIc-XIIIc’線に沿って切断して示した断面図である。
【図１３ｃ】各々、図１３aの XIIIb-XIIIb’線及びXIIIc-XIIIc’線に沿って切断して示した断面図である。
【図１４ａ】各々、図１３aのXIIIb-XIIIb’線及びXIIIc-XIIIc’線に沿って切断して示した断面図であって、図１３b及び図１３cの次の段階での断面図である。
【図１４ｂ】各々、図１３aのXIIIb-XIIIb’線及びXIIIc-XIIIc’線に沿って切断して示した断面図であって、図１３b及び図１３cの次の段階での断面図である。
【図１５ａ】図１４a及び１４bの次の段階での薄膜トランジスタアレイ基板の配置図である。
【図１５ｂ】各々、図１５aでXVb-XVb’線及びXVc-XVc’線に沿って切断して示した断面図である。
【図１５ｃ】各々、図１５aでXVb-XVb’線及びXVc-XVc’線に沿って切断して示した断面図である。
【図１６ａ】各々、図１５aでXVb-XVb’線に沿って切断して示した断面図であって、図１５bに続く各段階を工程順によって示した図である。
【図１６ｂ】各々、図１５aのXVc-XVc’線に沿って切断して示した断面図であって、図１５cに続く各段階を工程順によって示した図である。
【図１７ａ】各々、図１５aでXVb-XVb’線に沿って切断して示した断面図であって、図１５bに続く各段階を工程順によって示した図である。
【図１７ｂ】各々、図１５aのXVc-XVc’線に沿って切断して示した断面図であって、図１５cに続く各段階を工程順によって示した図である。
【図１８ａ】各々、図１５aでXVb-XVb’線に沿って切断して示した断面図であって、図１５bに続く各段階を工程順によって示した図である。
【図１８ｂ】各々、図１５aのXVc-XVc’線に沿って切断して示した断面図であって、図１５cに続く各段階を工程順によって示した図である。
【図１９ａ】図１８a及び１８bの次の段階での薄膜トランジスタアレイ基板の配置図である。
【図１９ｂ】各々図１９aでXIXb-XIXb’線及びXIXc-XIXc’線に沿って切断して示した断面図である。
【図１９ｃ】各々図１９aでXIXb-XIXb’線及びXIXc-XIXc’線に沿って切断して示した断面図である。
【図２０ａ】各々、図１９aのXIXb-XIXb’線に沿って切断して示した断面図であって、図１９bに続く各段階を工程順序によって示した図である。
【図２０ｂ】各々、図１９aのXIXc-XIXc’線に沿って切断して示した断面図であって、図１９cに続く各段階を工程順序によって示した図である。
【図２１ａ】各々、図１９aのXIXb-XIXb’線に沿って切断して示した断面図であって、図１９bに続く各段階を工程順序によって示した図である。
【図２１ｂ】各々、図１９aのXIXc-XIXc’線に沿って切断して示した断面図であって、図１９cに続く各段階を工程順序によって示した図である。
【図２２】本発明の第３実施例により製造された液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。
【図２３】図２２のXXIII-XXIII’線に沿って切断した断面図である。
【図２４ａ】本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する方法における中間段階を示した平面図と断面図である。
【図２４ｂ】本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する方法における中間段階を示した平面図と断面図である。
【図２５ａ】本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法において、図２４a及び図２４bの次の段階を示した平面図と断面図である。
【図２５ｂ】本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法において、図２４a及び図２４bの次の段階を示した平面図と断面図である。
【図２６】図２５aのXXVb-XXVb’線に沿って切断した断面図であって、図２５bの次の段階を示した断面図である。
【図２７】図２５aのXXVb-XXVb’線に沿って切断した断面図であって、図２６の次の段階を示した断面図である。
【図２８ａ】本発明の実験例１でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造変化を示した写真である。
【図２８ｂ】本発明の実験例１でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造変化を示した写真である。
【図２８ｃ】本発明の実験例１でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造変化を示した写真である。
【図２８ｄ】本発明の実験例１でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造変化を示した写真である。
【図２９ａ】本発明の実験例２でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図２９ｂ】本発明の実験例２でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図２９ｃ】本発明の実験例２でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図２９ｄ】本発明の実験例２でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３０ａ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３０ｂ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３０ｃ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３０ｄ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３１ａ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３１ｂ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３１ｃ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３１ｄ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３２ａ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３２ｂ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３２ｃ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【図３２ｄ】本発明の実験例３でキュアリングを実施した後、アッシングを実施する時間の変化による接触部の構造を示した写真である。
【符号の説明】
１０  絶縁基板
２２，２４，２６，２８  ゲート配線
２２  ゲート線
２４  ゲートパッド
２６  ゲート電極
２８  維持電極
３０  ゲート絶縁膜
４０  半導体層
４２，４８  半導体パターン
４２  ソース／チャンネル／ドレイン用半導体パターン
４８  維持蓄電器用半導体パターン
５０  非晶質シリコン層
５５，５６，５８  抵抗性接触層パターン
５５  ソース用抵抗性接触層パターン
５６  ドレイン用抵抗性接触層パターン
５７  中間層パターン
５８  維持蓄電器用抵抗性接触層パターン
６０  導電体層
６２，６４，６５，６６，６８  データ配線
６２  データ線
６４  維持蓄電器用導電体パターン
６５  ソース電極
６６  ドレイン電極
６７  ソース/ドレーン用導電体パターン
６８  データパッド
７０  保護膜
７２，７４，７６，７８，３３０  接触孔
７５，３１０  絶縁膜
８２  画素電極
８４，８８  補助パッド
９１，９２，９３  カラーフィルター
１００  基板
１１０  感光膜
１１２，１１４  感光膜パターン
２００  第１配線
３００  層間絶縁膜
３２０  有機絶縁膜
４００  第２配線
【図１ａ】
0004390438.tif 000002
【図１ｂ】
0004390438.tif 000003
【図１ｃ】
0004390438.tif 000004
【図１ｄ】
0004390438.tif 000005
【図１ｅ】
0004390438.tif 000006
【図１ｆ】
0004390438.tif 000007
【図１ｇ】
0004390438.tif 000008
【図２】
0004390438.tif 000009
【図３】
0004390438.tif 000010
【図４ａ】
0004390438.tif 000011
【図４ｂ】
0004390438.tif 000012
【図５ａ】
0004390438.tif 000013
【図５ｂ】
0004390438.tif 000014
【図６ａ】
0004390438.tif 000015
【図６ｂ】
0004390438.tif 000016
【図７ａ】
0004390438.tif 000017
【図７ｂ】
0004390438.tif 000018
【図８】
0004390438.tif 000019
【図９】
0004390438.tif 000020
【図１０】
0004390438.tif 000021
【図１１】
0004390438.tif 000022
【図１２】
0004390438.tif 000023
【図１３ａ】
0004390438.tif 000024
【図１３ｂ】
0004390438.tif 000025
【図１３ｃ】
0004390438.tif 000026
【図１４ａ】
0004390438.tif 000027
【図１４ｂ】
0004390438.tif 000028
【図１５ａ】
0004390438.tif 000029
【図１５ｂ】
0004390438.tif 000030
【図１５ｃ】
0004390438.tif 000031
【図１６ａ】
0004390438.tif 000032
【図１６ｂ】
0004390438.tif 000033
【図１７ａ】
0004390438.tif 000034
【図１７ｂ】
0004390438.tif 000035
【図１８ａ】
0004390438.tif 000036
【図１８ｂ】
0004390438.tif 000037
【図１９ａ】
0004390438.tif 000038
【図１９ｂ】
0004390438.tif 000039
【図１９ｃ】
0004390438.tif 000040
【図２０ａ】
0004390438.tif 000041
【図２０ｂ】
0004390438.tif 000042
【図２１ａ】
0004390438.tif 000043
【図２１ｂ】
0004390438.tif 000044
【図２２】
0004390438.tif 000045
【図２３】
0004390438.tif 000046
【図２４ａ】
0004390438.tif 000047
【図２４ｂ】
0004390438.tif 000048
【図２５ａ】
0004390438.tif 000049
【図２５ｂ】
0004390438.tif 000050
【図２６】
0004390438.tif 000051
【図２７】
0004390438.tif 000052
【図２８ａ】
0004390438.tif 000053
【図２８ｂ】
0004390438.tif 000054
【図２８ｃ】
0004390438.tif 000055
【図２８ｄ】
0004390438.tif 000056
【図２９ａ】
0004390438.tif 000057
【図２９ｂ】
0004390438.tif 000058
【図２９ｃ】
0004390438.tif 000059
【図２９ｄ】
0004390438.tif 000060
【図３０ａ】
0004390438.tif 000061
【図３０ｂ】
0004390438.tif 000062
【図３０ｃ】
0004390438.tif 000063
【図３０ｄ】
0004390438.tif 000064
【図３１ａ】
0004390438.tif 000065
【図３１ｂ】
0004390438.tif 000066
【図３１ｃ】
0004390438.tif 000067
【図３１ｄ】
0004390438.tif 000068
【図３２ａ】
0004390438.tif 000069
【図３２ｂ】
0004390438.tif 000070
【図３２ｃ】
0004390438.tif 000071
【図３２ｄ】
0004390438.tif 000072