(57)【特許請求の範囲】
【請求項１】
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック信号の位相差が異なるように、それにより非線形補間が可能であるようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、アナログ離散時間出力信号を送る手段へ与えられる離散時間値を生じる手段、少なくとも２つの並列接続された信号サンプリング手段の少なくとも１つのグループ、同じ周波数でサンプリング信号を生じる手段、信号サンプリング装置からの出力信号を加算する加算装置を有する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの手段を備える信号サンプリング・システムに対する離散時間値の信号処理のための装置に関する。
従来の技術
サンプリング・システムが特定の時間にのみ特定の値を出力し得ることが知られる。このことは、このようなシステムに対する出力信号が階段波に類似すること、およびこのため、有効情報に加えてサンプリング周波数のスペクトル成分をも含むことを意味する。これらのスペクトル成分は、有効信号およびサンプリング周波数から重畳生成物が生成されないように時間連続型フィルタによって抑制される。
【０００２】
公知のディジタル／アナログ（ＤＡ）・コンバータには問題が生じる。このような問題は、コンパクト・ディスク（ＣＤ）プレヤーを用いて容易に説明される。第一世代ＣＤプレヤーの再生電子装置の簡単化したブロック図が図２に示される。再生電子装置５０が、クロック・パルス当たり１６ビットでディジタル・データ・ストリームを搬送する。サンプリング周波数は４４．１ＫＨzである。可聴帯域が２０Ｈzから２０ＫＨzにわたるので、サンプリング理論に従って、４４．１ＫＨzでクロックされたディジタル／アナログ・コンバータ５２を用い、かつ重畳生成物を抑制する下流側のアナログ折り返し防止フィルタ５４を用いて、元の情報を復元することが可能である。このフィルタ５４は、遂行する２つの基本的要件を有する。このフィルタは、望ましくない折り返し生成物を抑制するために、有効レンジ内に平滑な周波数応答を有することを必要とし、２２．０５ＫＨzのサンプリング速度の半分で６０ｄＢ以上の減衰を生じることを必要とする。このような要件は、複雑な１３次フィルタ５４を用いるのみで満たされる。
【０００３】
別の解決法はＤＡコンバータ技術の改善で明らかになる。第二世代は、２倍ないし４倍のオーバーサンプリング速度を用いた。図３は、第二世代ＣＤプレヤーの再生電子装置のブロック図の概略図である。このために、ＤＡコンバータ５８へ更に出力された中間値の計算のため５６再生電子装置５６内部の特殊なディジタル・フィルタ、いわゆるＦＩＲフィルタ（有限時間インパルス応答フィルタ）が用いられた。これが、サンプリング速度を４４．１ＫＨzから８８．２ＫＨzあるいは１７６．４ＫＨzへ増加した。しかし、増加したサンプリング周波数に加えて、ＤＡコンバータ５８は更に正確であること、すなわち２０ビットであることを必要とした。更に正確であり速いことの要件は、実際には相互に抵触する。このようなコストのかかる解決法の犠牲において得られる利点は、６０ｄＢの減衰がクロック速度４４．１ＫＨzまたは８８．２ＫＨzの僅かに半分で達成される必要があるのでアナログ・フィルタが簡単になることである。４倍のオーバーサンプリングでは、フィルタ６０において必要な極数は５まで低減される。今日可能である１６倍のオーバーサンプリングの場合には、実際に２次フィルタで充分である。
【０００４】
スイッチド・コンデンサ・フィルタもまたサンプリング・システムであり、このことは、同じ問題がこのような場合に生じることを意味する。能動型時間連続フィルタは、能動型要素（例えば、演算増幅器）の他に抵抗とコンデンサを必要とする。スイッチド・コンデンサ・フィルタにおいては、抵抗はスイッチド・コンデンサで置換される。スイッチング周波数と等価のアドミッタンスとの間には線形の関係がある。集積ＳＣフィルタの典型的なサンプリング周波数は、遮断周波数の５０ないし１００倍である。このことは、出力信号が５０ないし１００のアナログ離散時間値からなることを意味する。このため、この階段波状の特性もまたスイッチング周波数のスペクトル成分を含む。これらの成分は、下流側フィルタにより抑制することができる。このようなフィルタがサンプリング周波数を変更することによって可同調に作られるよう意図されるならば、こうして２０倍のレンジを実現することができる。事例として、音響レンジをカバーする低域通過フィルタを作ることが望ましければ、同調されるレンジは２０Ｈzないし２０ＫＨzの３０倍にわたる。このことは、このようなフィルタが２０Ｈzの遮断周波数を持つならば、システムに応じて有効信号より略々−４０ｄＢ（１／１００）低い振幅で２ＫＨzの周波数成分を生成するゆえに同調または切換えが可能であるように、アナログ平滑化フィルタが同様に設計されねばならないことを意味する。
【０００５】
下記の文献においてＤＡコンバータおよびＳＣフィルタに関する更に他の従来技術を見出すことができる。すなわち、
─Ｐａｕｌ  Ｈｏｒｏｗｉｔｚ著「エレクトロニックスの技術（Ｔｈｅ  Ａｒｔ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃｓ）」（Ｃａｍｂｒｉｄｇｅ  Ｕｎｉｖｅｒｓｉｔｙ  Ｐｒｅｓｓ、Ｃａｍｂｒｉｄｇｅ、１９９０年）
─Ｒｏｂｅｒｔ  Ａｄａｍｓ著「ＤＡＣ集積回路：何ビットで充分か？、音響およびビデオ・コントラクタ（ＤＡＣ  ＩＣｓ：Ｈｏｗ  Ｍａｎｙ  Ｂｉｔｓ  ｉｓ  Ｅｎｏｕｇｈ？  Ｓｏｕｎｄ  ａｎｄ  Ｖｉｄｅｏ  Ｃｏｎｔｒａｃｔｏｒ）」（１９９１年２月２０日、８−１８９ないし８−１９２ページ）
─Ｌａｒｒｙ  ＧａｄｄｙおよびＨａｊｉｍａ  Ｋａｗａｉ著「ディジタル・オーディオＤ／Ａコンバータのダイナミック性能テスト法（ＤＹＮＡＭＩＣ  ＰＥＲＦＯＲＭＡＮＣＥ  ＴＥＳＴＩＮＧ  ＯＦ  ＤＩＧＩＴＡＬ  ＡＵＤＩＯ  Ｄ／Ａ  ＣＯＮＶＥＲＴＥＲＳ）」ＡＰＰＬＩＣＡＴＩＯＮ  ＢＵＬＬＥＴＩＮ（Ｂｕｒｒ−Ｂｒｏｗｎ  Ｃｏｒｐ．、１９９７年）
─Ｈｅｌｍｕｔｈ  Ｌｅｍｍｅ著「無計算フィルタリング（Ｆｉｌｔｅｒｎ  ｏｈｎｅ  ｚｕ  ｒｅｃｈｎｅｎ（Ｆｉｌｔｅｒｉｎｇ  ｗｉｔｈｏｕｔ  ｃａｌｃｕｌａｔｉｏｎ））」（Ｅｌｅｃｔｒｏｎｉｃ  １１／１９９７、９６ないし１０４ページ）
─インターネット・アドレス：ｈｔｔｐ：／／ｗｗｗ．ｋｍ．ｐｈｉｌｉｐｓ．ｃｏｍ／ｏｓｃ／ｃｄ−ｒｏｍ／ｇｅｎｉｎｆｏ／ｇｅｎｉｎｆ＿１．ｈｔｍｌ，１１／４／９７，１ないし１８ページ
─Ｎａｖ  Ｓ．Ｓｏｏｃｈ等著「集積されたディジタルおよびアナログ・フィルタによる１８ビット・ステレオＤ／Ａコンバータ（１８−ＢＩＴ  ＳＴＥＲＥＯ  Ｄ／Ａ  ＣＯＮＶＥＲＴＥＲ  ＷＩＴＨ  ＩＮＴＥＧＲＡＴＥＤ  ＤＩＧＩＴＡＬ  ＡＮＤ  ＡＮＡＬＯＧ  ＦＩＬＴＥＲＳ）」（Ｓｏｏｃｈ  ＣＳ４３２８  ＡＥＳ論文、Ｎｅｗ  Ｙｏｒｋ、１９９１年１０月）
─「低いサンプル間遷移［ｓｉｃ］歪みおよびサンプルのジッタおよび抵抗相互の増幅器のスルーレートに対する低感度を持つディジタル／アナログ・コンバータ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｌｏｗ  Ｉｎｔｅｒｓａｍｐｌｅ  Ｔｒａｎｓｉｓｉｏｎ  ［ｓｉｃ］  Ｄｉｓｔｏｒｔｉｏｎ  ａｎｄ  Ｌｏｗ  Ｓｅｎｓｉｔｉｖｉｔｙ  ｔｏ  Ｓａｍｐｌｅ  Ｊｉｔｔｅｒ  ａｎｄ  ｔｒａｎｓｒｅｓｉｓｔａｎｃｅ  Ａｍｐｌｉｆｉｅｒ  Ｓｌｅｗ  Ｒａｔｅ）」（Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ，第４２巻第１１部、１９９４年１１月）
─Ｄａｖｉｄ  Ｆ．Ｈｏｅｓｃｈｅｌｅの著書「アナログ／ディジタル変換およびディジタル／アナログ変換技術（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  ａｎｄ  Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｓｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ）」（Ｗｉｌｅｙ−Ｉｎｔｅｒｓｃｉｅｎｃｅ  第２版、１９９４年ＩＳＥＮ  ０−４７１−５７１４７−４）
─米国特許第５，５２１，９４６号、序文に記載された形式の離散時間値を信号処理するための装置を開示。同装置においては、複数のＤＡコンバータが並列に接続され、異なる値が印加される。同じ入力信号が異なるディジタル・フィルタへ与えられ、このフィルタが更にＤＡコンバータに対する異なる入力信号を表わす異なるディジタル出力値を生じる。アナログ信号への変換後に、アナログ領域で加算が行われる。
発明の記述
本発明は、前述の従来技術に基いて、サンプリング・システムの精度またはサンプリング速度を変更することなくサンプリング・システムにおける中間値の数を増加することを可能にする前項で述べた形式の離散時間値信号処理のための装置を規定する目的または技術的問題に基くものである。
【０００６】
本発明による装置は、請求の範囲独立項１の特徴により提供される。従属項は、有利な改善および開発に関するものである。
従って、離散時間値を信号処理するための本発明による装置は、少なくとも２つの信号サンプリング並列接続手段の少なくとも１つのグループにおいて、強さにおいて同じである信号サンプリングがそれぞれ入力信号について行われ、各サンプリング装置が、サンプリング信号に対する位相シフト角を用いて同じ周波数でサンプリング信号を生じる手段により駆動され、その結果、各入力信号ごとに同じであるが位相が並列接続された信号サンプリング手段数に基いてシフトされる複数のアナログ出力信号が生じ、前記出力信号の加算がアナログ領域における補間を表わすことを特徴としている。
【０００７】
１つの特に選好される改善は、並列接続されたサンプリング手段の数が位相シフト角度をもって生成される周波数の数に等しいという点で際立つものである。
【０００８】
本発明による装置の１つの特に選好される改善は、位相シフト角度を持つサンプリング周波数の位相差が同じである、すなわち、それぞれ３６０°／ｎだけ位相シフトしたｎ個のサンプリング信号が生成されるという点で際立つものである（但し、ｎは並列接続されたサンプリング手段の数に対応する、すなわち、線形補間が可能である）。
【０００９】
別の１つの改善は、同じ周波数のサンプリング信号の場合、位相シフト角を持つサンプリング周波数の位相差が異なることを特徴とする。これは、非線形補間を実現することを可能にし、このことは事例として特に高レベルの精度あるいはその他を有するレンジ、例えば単一のレンジを高い信頼度で示すことを可能にする。
【００１０】
１つの有利な展開は、異なる位相角を持つサンプリング手段が非反転入力信号と反転入力信号とが印加された２つのグループへそれぞれ分けられ、加算手段が非反転信号を加算し反転信号を減算することを特徴とする。
【００１１】
１つの特に望ましい展開は、少なくとも２つのサンプリング・システムが同じであるという点で際立つものである。
特に有利な１つの改善は、サンプルされるべき複数のグループのシステムが設けられ、各グループが位相シフト角度を持つ異なるサンプリング周波数を用いて駆動されるという点で際立つものである。このことは、代替策として、複数のグループのサンプリング手段からの信号が加算手段へ与えられるように、信号の更なる処理が行われことがことが望ましく、あるいは第１のグループのサンプリング手段からの加算信号が、位相シフト角度を持つサンプリング周波数を用いて更に駆動されかつその信号が更に他の加算手段へ与えられる、第２のグループサンプリング手段へ与えられるように行われることが望ましいことを意味する。
【００１２】
本発明による装置の更に望ましい改善は、サンプルされるべき複数のグループのシステムが設けられ、各グループが位相シフト角度を持つ同じサンプリング周波数を用いて駆動されるという点で際立つものである。
【００１３】
本発明の更なる実施の形態および利点については、請求の範囲に記載される更なる特徴と以下に述べる実施の形態により明らかになろう。請求の範囲の各項の特徴は、明らかに相互に排斥するものでないことを前提として、望ましい方法で相互に組合わせることができる。
本発明の実施の形態及び関連する形態を以下例示する。
〔形態１〕
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック信号の位相差が異なるように、それにより非線形補間が可能であるようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態２〕
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
信号サンプリングの際、前記並列接続された信号サンプリング手段が、前記位相シフト角を持つサンプリング・クロック信号を用いて駆動され、かつ非反転入力信号（２０．１、２０．２）と反転入力信号（２０．３、２０．４）とが印加され、出力信号を加算する加算手段（３０）が非反転出力信号を加算し反転出力信号を減算するようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態３〕
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
信号サンプリングの際、前記位相シフト角で生成されたサンプリング・クロック信号の数が補間点の数に等しいようにされ、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態４〕
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
少なくとも２つのサンプリング手段が同じであり、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態５〕
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置であって、さらに、複数のグループの信号サンプリング手段（２０、２１）を含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態６〕
形態５記載の装置において、複数の前記グループの信号サンプリング手段からの信号が加算手段（３０）へ与えられることを特徴とする、装置。
〔形態７〕
形態５記載の装置において、第１のグループの信号サンプリング手段（２０．１、２０．２、、、）からの加算信号が第２のグループの信号サンプリング手段（２１．１、２１．２、、、）へ与えられ、該第２のグループの信号サンプリング手段が更に、信号サンプリングの際、前記位相シフト角を持つサンプリング・クロック周波数を用いてサンプリング・クロック信号を生成する更なる手段（２６）を介して駆動され、その信号が更に他の加算手段（３１）へ与えられることを特徴とする、装置。
〔形態８〕
形態１〜４、６、７のいずれか１つに記載の装置において、複数のグループの信号サンプリング手段（２０、２１）を含み、各グループが、前記位相シフト角を持つ同じサンプリング・クロック周波数を用いて駆動されることを特徴とする、装置。
〔形態９〕
アナログの離散時間出力信号を供給する、ディジタル／アナログ・コンバータ、スイッチド・コンデンサ・フィルタ、直接ディジタル・シンセサイザ、標本および保持回路、などの信号サンプリング手段（２０、２１）を有する信号サンプリング・システムに対する離散時間値を信号処理する装置であって、
前記信号サンプリング・システムへ供給される離散時間値を生成する手段と、
少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループと、
サンプリング・クロック信号を同じ周波数で生成する手段（２５）と、
前記信号サンプリング手段（２０、２１）からの全てのアナログの離散時間出力信号を加算する加算手段（３０）と、
を有する装置であって、さらに、信号サンプリング手段（２０、２１）に関する複数のグループを含み、各グループが、ある位相シフト角を持つ異なるサンプリング・クロック信号を用いて駆動される装置において、
前記少なくとも２つの並列接続された信号サンプリング手段（２０、２１）の少なくとも１つのグループでは、信号サンプリング過程がそれぞれ、強さにおいて同じである入力信号について行われ、
各信号サンプリング手段（２０、２１）が、サンプリング・クロック信号間で、ある位相シフト角を有するサンプリング・クロック信号を同じ周波数で生成する手段（２５）により駆動され、
その結果、各入力信号に対して、強さにおいて同じであるが、並列接続された信号サンプリング手段（２０、２１）の数に基いて位相がシフトされる複数のアナログの離散時間出力信号が生成され、前記出力信号の加算がアナログ領域における補間を表わす
装置。
〔形態１０〕
形態９記載の装置において、それぞれ３６０°だけ位相シフトされたｎ個（ｎは並列接続された信号サンプリング手段（２０、２１）の数に対応）のサンプリング・クロック信号が生成され、それにより、直線（線形）内挿が可能であることを特徴とする、装置。
〔形態１１〕
形態１〜３、８〜１０のいずれか１つに記載の装置において、並列接続された信号サンプリング手段（２０、２１）の数が、前記位相シフト角を持つ同じ周波数のサンプリング・クロック信号の数に等しいことを特徴とする、装置。
【００１４】
本発明および有利な実施の形態およびその開発については、図面に示される事例の助けにより以下において更に詳細に記述される。記述および図面に見出される特徴は、本発明によれば、独立的にあるいは任意の望ましい組合わせで適用することができる。
発明を実現する方法
図１３は、例えば、オーディオ・システム内部で用いられるような、離散時間値を信号処理するための装置のブロック図の一部の概略図である。同図は、いわゆるマスタ・クロック信号を提供するクロック発生器１５を示している。クロック発生器１５の下流側に接続されているのは、出力信号を更に下流側で並列に接続されたサンプリング・システム２０．１、２０．２、２０．３などへ印加するクロック信号を生成する手段２５である。サンプリング・システム２０からの出力信号は加算手段３０へ与えられ、この加算信号は更に信号を処理／変換する手段４０へ与えられ、これら手段はおそらくは例えば２０ＫＨz以上のレンジ内の周波数を抑制する市販のアナログ・フィルタである。
【００１５】
サンプリング周波数を生じる手段２５は、下流側で並列接続さあれた各サンプリング・システムに対して一連の周波数を生じ、かかる一連の周波数は予め規定された相互位相シフトを有する。
【００１６】
図１４に示される離散時間値を信号処理するための装置の概略ブロック図は、図１３に示された装置の構成要素を有し、かつシフトした位相を持つサンプリング周波数を生じる第２の手段２６をも有し、この第２の手段２６が信号を第２のグループのサンプリング・システム２１．１、２１．２、、、へ印加し、これらサンプリング・システム２１はサンプリング・システム２０から加算信号を与えられる。更に、当該サンプリング・システム２１は、それら信号を第２の加算手段３１へ送り、次いで先に述べたように、この手段が信号を更なる処理／変換目的のための別の手段４０へ与える。
【００１７】
図１５に示される装置は、図１３に示したた装置の設計と類似する設計を持つが、この場合第２の手段２６は位相シフトを持つサンプリング周波数を生じるために設けられ、当該第２の手段はサンプリング・システム２０と並列に接続された更に他のシステム２１に対し、ともに加算手段３０へ与えられるサンプリング・システム２０およびサンプリング・システム２１からの出力信号である信号を印加する。
【００１８】
サンプルされるべき複数のグループの手段が、それぞれ与えられた同じグループの位相シフトされたクロック信号を持つこともまた可能である。
図１は、サンプリング手段がある場合に印加された１８０°ずれた入力信号を持つ構成を示している。図示されたこのような対称的構成は、サンプリング手段により生じる歪みが抑制されるという更なる利点を有する。２つのサンプリング手段２０．１、２０．２は、等しい高さの６つのステップを含むデルタ電圧を生じる。他の２つのサンプリング手段２０．３、２０．４は、１８０°ずれた同じ信号を生じる。当該４つの手段２０．１、２０．２、２０．３、２０．４は、クロック信号生成手段２５を介して同じ周波数であるが異なる位相角を持つ４つのクロック信号を用いて駆動される。正しい数学符号による４つの出力信号を加算することは、ステップごとに４つの各補間点を持つデルタ電圧を生じ、すなわち、デルタ電圧はこの時２４ステップから生成される。出力信号を加算する手段３０の内部に示される信号は、更に良好な比較を可能にするために、係数４だけ減じた状態で示される。図１は、この解が個々のサンプリング手段の解を増すことなく、かつサンプリング速度を増すことなく係数４だけ増えたことを明瞭に示している。
【００１９】
一般に、非反転信号および反転信号は入力信号と関連し、サンプリング・システムの結果として得る出力信号と関連する。非反転信号の加算および反転信号の減算は、サンプリング・システムからの出力信号と関連している。このため、ディジタル／アナログ・コンバータを用いて更なる反転信号を生じるために、各コンバータに対するディジタル入力ワードが反転する必要はない。
【００２０】
僅かに２個のサンプリング・システムが並列に接続されるならば、サンプリング周波数は１８０°（２個のサンプリング手段の場合は、３６０°）だけシフトされることになる。これは最も単純な場合である。ここでは、サンプリング手段の入力信号と出力信号の位相角のみが加減算のいずれが行われるかを決定する。
【００２１】
更に他の実施の形態は、正弦波振動の生成である。デルタ電圧とは対照的に、ステップは異なる高さを有する。変化は、正弦波のゼロ交差において最大である。図４は、ディジタル正弦波発生器の１つのあり得る構成のブロック図を示している。
【００２２】
クロック発生器１５は、マスタ・クロック信号を生じ、これから他の全てのクロック信号が得られる。
２つのディジタル正弦波発生器２０．１、２０．２は、公知の設計の公知の構成を含んでいる。両方の発生器モジュール２０は、２４００Ｈzの同じ周波数で、しかし１８０°ずれたクロック信号を用いて駆動される。従って、結果として生じる正弦波の周波数は２４００Ｈz／１６＝１５０Ｈzの周波数を持つ。この２つの出力の振幅は下流側の加算段において加算される。図５は、対応するオシログラムを示している。この２つの１６ステップの正弦波振動１２．１、１２．２は、相互に関連するクロック周期［ｓｉｃ］の半分だけずれている。中心において、正弦波振動１４は２つの信号の加算として示される。加算信号１４は振幅が２倍であり離散点数の２倍であることが明らかである。異なる高さのステップが同じ方法で得られる。
【００２３】
図６は、１６ステップの正弦波振動１２．１のスペクトル分析を示している。主要なスペクトル成分は、選択された１５０Ｈzにおける基本波と、抑制されないサンプリング周波数における基本波の重畳生成物（サンプリング周波数−基本波と、サンプリング周波数＋基本波）である。これらの生成物は、基本波より２５ｄＢ低く、これは２０ｌｏｇ（１／１６ビット）＝−２４ｄＢに略々等しい。
【００２４】
図７は、正弦波振動１４の３２ステップの加算のスペクトル分析を示している。図示されたカーブでは、同様に、主要スペクトル成分が基本波であり、抑制されないサンプリング周波数における基本波の重畳生成物である（サンプリング周波数−基本波と、サンプリング周波数＋基本波）。相違は、主サンプリング周波数が図６に示されたスペクトル分析と比較して周波数が２倍であることであり、かつ振幅が半分になる、すなわち例えば６ｄＢであることである。これは、２０ｌｏｇ（１／３２ビット）＝−３０ｄＢに略々等しい。更なるミラー（面対称）生成物が、サンプリング周波数が抑制されなかったゆえに生じる。
【００２５】
図５に示された正弦波振動１４に対する信号は、これらのミラー生成物を抑制するように遮断周波数が設定される２つのスイッチド・コンデンサ・フィルタ２１．１、２１．２へ与えられる。この２つのフィルタ２１．１、２１．２は１９．２ＫＨzの周波数で動作させられ、これは１９２００／１００＝１９２Ｈzの結果として得る３ｄＢ遮断周波数がこの場合に選択された指定値に照らして生成されることを意味する。当該発生器と同じように、２つのクロック信号が相互に１８０°だけシフトされ、２つの出力信号が加算手段３１において加算される。
【００２６】
図８は、唯一つのＳＣ低域通過フィルタ２１．１が用いられるときの信号を示している。より高いサンプリング速度、すなわち、１９２００／１５０＝１２８に基く更に多くの段階がある。この信号のスペクトル分析が、図９に示される。１５０Ｈzの基本波以外に、１９．２ＫＨzのサンプリング周波数も見ることができる。これは、基本波より２０ｌｏｇ（１９２００／１５０）＝−４２ｄＢ低い。
【００２７】
両フィルタ２１．１、２１．２が用いらるとき、ステップは図１０に示されるように倍加される。このような信号のスペクトル分析は、図１１に示される。同図において、サンプリング周波数のスペクトル成分が２０ＫＨzの可聴帯域外の［ｓｉｃ］、すなわち、２０ｌｏｇ（３８４００／１５０）＝−４８ｄＢの振幅を持つ３８．４ＫＨzであるから、この時基本波のみを見ることができる。
【００２８】
このため、このような構成から、並列接続された他の各システムがこのように中間値を許容し、すなわち同じ周波数における０°ずれたクロック信号を用い、かつ１８０°ずれたクロック信号を用いて駆動される２つの並列接続されたシステムが、周波数が元の周波数成分より係数２だけ高くかつ振幅が係数２だけ低い周波数成分を生じることが明らかである。
【００２９】
下流側のアナログ的に時間連続型フィルタの遮断周波数にわたりスイッチングすることなくＳＣフィルタを用いて全可聴レンジにわたるフィルタリングを生じるためには、結果として得るスペクトル成分は２０ＫＨzの外側にある必要がある。これは、３ｄＢの遮断周波数がサンプリング周波数より係数１００だけ低いことを前提として、１０個のＳＣフィルタを並列に接続することによって達成することができる。フィルタに対する１０個のクロック信号は、それぞれ３６°だけずれている。図１２は、このような構成を示している。この構成は、２つのグループの５つのＳＣフィルタ２１．１ないし２１．１０をそれぞれ有する。このグループは、これらに印加される１８０°ずれた入力信号（ディジタル正弦波発生器２０の出力および反転出力）を持ち、このことは、２つのグループにおいて生じる歪みが正しい数学符号による加算時に更に排除されることを意味する。
【００３０】
最も重要な部分は、ＳＣフィルタ２１．１ないし２１．１０に対するクロック信号を生じることである。クロック信号生成手段２５の図から明らかなように、全てのクロック信号が同じ周波数を有するが相互に異なる位相角を有する。
【００３１】
最悪のケースは、サンプリング周波数のスペクトル成分がより高い可聴帯域に最も近いため、２０Ｈzの正弦波信号の生成である。ＳＣ低域通過フィルタの遮断周波数が本実施の形態においてフィルタされる基本波に基く周波数の１．２８倍であるものとすると、結果は、２０ｌｏｇ（２０×１、２８×１００×１０／２０）＝−６２ｄＢの振幅を持つ２０Ｈz×１、２８×１０×１００＝２５．６ＫＨzのサンプリング成分となる。このようなスペクトル成分の周波数は、各個のＳＣフィルタと関連する成分よりも係数１０だけ高く、このスペクトル成分の振幅は係数１０（−２０ｄＢ）だけ低い。このような成分は、下流側の時間連続型フィルタにより容易に抑制され、このフィルタの設計は公知である。
【００３２】
図示のように、前図が事例としてディジタル・オーディオ・システムに関するものであるため、当該システムは、固定された周波数、例えばＣＤ領域に対しては４４．１ＫＨz、テープ領域に対しては４８ＫＨz、あるいはビデオ領域に対しては１３．５ＭＨzで動作し得る。
【００３３】
しかし、本発明による装置はまた、可同調型ＳＣフィルタの場合に生じるような種々の周波数においても同様に用いることができる。
サンプリング・システムを並列に接続することにより生じる更なる利点は、有効信号の出力振幅が２倍になっても関連しないシステムにおけるノイズ電圧が２の平方根でしか増加しないため、ノイズの低減である。
【図面の簡単な説明】
【図１】  デルタ電圧波形を生じるため位相に関してシフトされるように構成される周波数を用いて駆動される４つのサンプリング・システムを備える装置の一部を示す概略図である。
【図２】  公知の第一世代のＣＤプレヤーの再生電子装置を示す簡単なブロック図である。
【図３】  公知の第二世代のＣＤプレヤーの再生電子装置を示す簡単なブロック図である。
【図４】  ２つのディジタル正弦波発生器と２つのスイッチド・コンデンサ・フィルタとを持つ装置を示す簡単なブロック図である。
【図５】  図４に示された装置において生成された２つの１６段階の正弦波形振動と、その合成が３２段階の正弦波形振動とを示すグラフである。
【図６】  図５に示された１６段階の正弦波形振動のスペクトル分析を示すグラフである。
【図７】  図５に示された３２段階の正弦波形振動のスペクトル分析を示すグラフである。
【図８】  スイッチド・コンデンサ・フィルタが付設されるときの正弦波形振動を示すグラフである。
【図９】  図８に示された正弦波形振動のスペクトル分析を示すグラフである。
【図１０】  ２つのスイッチド・コンデンサ・フィルタが付設されるときの正弦波形振動を示すグラフである。
【図１１】  図１０に示された正弦波形振動のスペクトル分析を示すグラフである。
【図１２】  複数の反転入力信号に対する１０個の並列接続されたスイッチド・コンデンサ・フィルタを有する装置の詳細な形態を示す概略図である。
【図１３】  並列システムのグループが異なる方法で接続された装置を示す概略図である。
【図１４】  並列システムのグループが異なる方法で接続された装置を示す概略図である。
【図１５】  並列システムのグループが異なる方法で接続された装置を示す概略図である。
【図１６】  図４に示された装置の回路図を示す部分概略図である。
【図１】
0004337964.tif 000002
【図２】
0004337964.tif 000003
【図３】
0004337964.tif 000004
【図４】
0004337964.tif 000005
【図１２】
0004337964.tif 000006
【図５】
0004337964.tif 000007
【図８】
0004337964.tif 000008
【図１０】
0004337964.tif 000009
【図６】
0004337964.tif 000010
【図７】
0004337964.tif 000011
【図９】
0004337964.tif 000012
【図１１】
0004337964.tif 000013
【図１３】
0004337964.tif 000014
【図１４】
0004337964.tif 000015
【図１５】
0004337964.tif 000016
【図１６】
0004337964.tif 000017