(57)【特許請求の範囲】
【請求項１】
第１及び第２のトランジスタで構成される差動回路により、前記第２のトランジスタのベースに供給される入力信号を増幅して出力する増幅回路において、
前記第１のトランジスタのコレクタにアノードを接続され前記第２のトランジスタのベースにカソードを接続され、前記第２のトランジスタのコレクタ・ベース間に等価的に存在する寄生ダイオードと順方向降下電圧及びオン時の電流が同等のダイオードを
設けたことを特徴とする増幅回路。
【請求項２】
請求項１記載の増幅回路において、
前記増幅回路は、前記第２のトランジスタのベースに供給される入力信号を非反転増幅して出力することを特徴とする増幅回路。
【請求項３】
請求項１記載の増幅回路において、
前記増幅回路は、前記第２のトランジスタのベースに供給される入力信号を反転増幅して出力することを特徴とする増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅回路に係り、第１及び第２のトランジスタで構成される差動回路により入力信号を増幅して出力する増幅回路に関する。
【０００２】
【従来の技術】
図６は、増幅回路の一例の等価回路図を示す。この増幅回路は、電池残量を積算するための電流検出器に使用される。同図中、電流から変換された電圧信号が入力端子１０に印加され、この電圧信号は演算増幅器（オペアンプ）１２の非反転入力端子に供給される。オペアンプ１２の反転入力端子は抵抗Ｒ１を介して接地されると共に、抵抗Ｒ２を介してオペアンプ１２の出力端子に接続されている。これにより、増幅度（Ｒ１＋Ｒ２）／Ｒ１の非反転増幅回路が構成されており、出力端子１４から増幅された信号が出力される。
【０００３】
図７は、従来回路（オペアンプ１２）の主要部の一例の回路図を示す。同図中、ｐｎｐトランジスタＱ１，Ｑ２は、エミッタを共通接続されており、このエミッタは定電流源２０を介して電源Ｖｃｃに接続され、また、それぞれのコレクタは定電流源２１，２２を介して接地されると共にｎｐｎトランジスタＱ３，Ｑ４の各エミッタに接続されており、トランジスタＱ１，Ｑ２は差動回路を構成している。
【０００４】
トランジスタＱ１のベースはオペアンプ１２の反転入力端子に対応し、抵抗Ｒ１を介して接地されると共に、抵抗Ｒ２を介してオペアンプ１２の出力端子に接続されている。トランジスタＱ２のベースは入力端子１０に接続されており電圧信号が供給される。トランジスタＱ１，Ｑ２のコレクタは、ｎｐｎトランジスタＱ４，Ｑ３のエミッタに接続されている。
【０００５】
トランジスタＱ３，Ｑ４それぞれのコレクタは定電流源２３，２４を介して電源Ｖｃｃに接続されており、トランジスタＱ３，Ｑ４のベースは共通接続され、かつ、定電圧源２５から基準電位Ｖｒｅｆを与えられている。このトランジスタＱ３のコレクタから取り出された信号が後段の出力部に供給される。
ここで、入力端子１０に供給される信号が正極性の場合には、入力信号の電圧が増大すればトランジスタＱ２のコレクタ電流が減少し、その分だけトランジスタＱ３のコレクタ電流が増加して出力部からトランジスタＱ３に流れ込む電流、つまり出力部に供給される電流が増加する。なお、入力信号の電圧が０Ｖ未満（但し、０Ｖ近傍）ではトランジスタＱ１，Ｑ２の差動回路は増幅動作しなくなり、出力部に供給される電流は略０となる。
【０００６】
【発明が解決しようとする課題】
電池残量を積算するには、電圧と電流の情報が必要である。電流に関しては充電電流と放電電流とでは電池に対して流れる方向が逆になる。
図６、図７に示す増幅回路で、例えば放電電流でプラスの電圧を発生して入力端子１０に供給している場合には、充電電流ではマイナスの電圧が発生して入力端子１０に供給される。
【０００７】
図７に示すオペアンプ１２の回路では、トランジスタＱ２のコレクタ・ベース間のＰＮ接合により等価的に寄生ダイオードＤ１が存在する。ここで、充電電流ではマイナスの電圧が発生して入力端子１０に供給された場合、トランジスタＱ２のコレクタであるＡ点の電位Ｖａは、Ｖａ＝Ｖｒｅｆ−Ｖｂｅ（但し、ＶｂｅはトランジスタＱ３のベース・エミッタ間の順方向降下電圧）であるため、入力端子１０の電位Ｖｉｎが電位Ｖｒｅｆ−Ｖｂｅ−Ｖｄ（但し、ＶｄはダイオードＤ１の順方向降下電圧）以下となったとき、ダイオードＤ１がオンすることになる。
【０００８】
ダイオードＤ１がオンすると、ダイオードＤ１を流れる電流分だけトランジスタＱ３のコレクタ電流が増加して、その分だけ出力部に供給される電流が増加し、増幅回路の入出力特性は図８に破線で示すようになる。つまり、増幅回路の出力信号が反転し、誤った信号が出力されるという問題があった。
このように、増幅回路の出力信号が反転すると、充電電流が放電電流と誤って積算されるために、電池残量を積算を誤ってしまう。
【０００９】
本発明は、上記の点に鑑みなされたもので、入力信号の極性が負となったときに出力信号が反転することを防止する増幅回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、第１及び第２のトランジスタ（Ｑ１，Ｑ２）で構成される差動回路により、前記第２のトランジスタ（Ｑ２）のベースに供給される入力信号を増幅して出力する増幅回路において、
前記第１のトランジスタ（Ｑ１）のコレクタにアノードを接続され前記第２のトランジスタ（Ｑ２）のベースにカソードを接続され、前記第２のトランジスタ（Ｑ２）のコレクタ・ベース間に等価的に存在する寄生ダイオード（Ｄ１）と順方向降下電圧及びオン時の電流が同等のダイオード（Ｄ２）を設けた。
【００１１】
このように、第１のトランジスタ（Ｑ１）のコレクタと前記第２のトランジスタ（Ｑ２）のベースとの間にダイオード（Ｄ２）を設けたため、入力信号の極性が負のときに寄生ダイオード（Ｄ１）がオンするのと略同時にダイオード（Ｄ２）がオンして増幅回路の出力が反転することを防止でき、電池残量を積算する場合に上記出力信号の反転による充電電流または放電電流の誤りを防止できる。
【００１２】
請求項２に記載の発明は、請求項１記載の増幅回路において、
前記増幅回路は、前記第２のトランジスタ（Ｑ２）のベースに供給される入力信号を非反転増幅して出力する。
このため、入力信号の極性が負のときに非反転増幅回路の出力が反転することを防止できる。
【００１３】
請求項３に記載の発明は、請求項１記載の増幅回路において、
前記増幅回路は、前記第２のトランジスタ（Ｑ２）のベースに供給される入力信号を反転増幅して出力する。
このため、入力信号の極性が負のときに反転増幅回路の出力が反転することを防止できる。
【００１４】
なお、上記括弧内の符号は、理解を容易にするために付したものであり、一例にすぎない。
【００１５】
【発明の実施の形態】
図１は本発明回路の主要部の第１実施例の回路図を示す。この回路は図６に示す増幅回路で使用される。同図中、図７と同一部分には同一符号を付す。図１において、ｐｎｐトランジスタＱ１，Ｑ２は、エミッタを共通接続されており、このエミッタは定電流源２０を介して電源Ｖｃｃに接続され、また、それぞれのコレクタは定電流源２１，２２を介して接地されると共にｎｐｎトランジスタＱ３，Ｑ４の各エミッタに接続されており、トランジスタＱ１，Ｑ２は差動回路を構成している。
【００１６】
トランジスタＱ１のベースはオペアンプ１２の反転入力端子に対応し、抵抗Ｒ１を介して接地されると共に、抵抗Ｒ２を介してオペアンプ１２の出力端子に接続されている。トランジスタＱ２のベースは入力端子１０に接続されており電圧信号が供給される。トランジスタＱ１，Ｑ２のコレクタは、ｎｐｎトランジスタＱ４，Ｑ３のエミッタに接続されている。更に、トランジスタＱ１のコレクタには寄生ダイオードＤ１と略同一特性のダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは入力端子１０に接続されている。
【００１７】
トランジスタＱ３，Ｑ４それぞれのコレクタは定電流源２３，２４を介して電源Ｖｃｃに接続されており、トランジスタＱ３，Ｑ４のベースは共通接続され、かつ、定電圧源２５から基準電位Ｖｒｅｆを与えられている。このトランジスタＱ３のコレクタから取り出された信号が後段の出力部に供給される。
ここで、入力端子１０に供給される信号が正極性の場合には、入力信号の電圧が増大すればトランジスタＱ２のコレクタ電流が減少し、その分だけトランジスタＱ３のコレクタ電流が増加して出力部からトランジスタＱ３に流れ込む電流、つまり出力部に供給される電流が増加する。なお、入力信号の電圧が０Ｖ未満（但し、０Ｖ近傍）ではトランジスタＱ１，Ｑ２の差動回路は増幅動作しなくなり、出力部に供給される電流は略０となる。
【００１８】
電池残量を積算するには、電圧と電流の情報が必要である。電流に関しては充電電流と放電電流とでは電池に対して流れる方向が逆になる。図１に示す回路を用いた図６に示す増幅回路において、例えば放電電流でプラスの電圧を発生して入力端子１０に供給している場合には、充電電流ではマイナスの電圧が発生して入力端子１０に供給される。
【００１９】
図１に示すオペアンプの回路では、トランジスタＱ２のコレクタ・ベース間のＰＮ接合により等価的に寄生ダイオードＤ１が存在する。ここで、充電電流によりマイナスの電圧が発生して入力端子１０に供給された場合、トランジスタＱ２のコレクタであるＡ点の電位Ｖａは、Ｖａ＝Ｖｒｅｆ−Ｖｂｅ（但し、ＶｂｅはトランジスタＱ３のベース・エミッタ間の順方向降下電圧）であるため、入力端子１０の電位Ｖｉｎが電位Ｖｒｅｆ−Ｖｂｅ−Ｖｄ（但し、ＶｄはダイオードＤ１，Ｄ２の順方向降下電圧）以下となったとき、寄生ダイオードＤ１，ダイオードＤ２がオンすることになる。
【００２０】
このため、寄生ダイオードＤ１，ダイオードＤ２がオンすると、寄生ダイオードＤ１に流れる電流をダイオードＤ２に流れる電流が相殺し、トランジスタＱ３，Ｑ４それぞれのコレクタ電流に変化はない。従って、入力信号の電圧が０Ｖ近傍の場合と同様に、出力部に供給される電流は略０となり、増幅回路の入出力特性は図８の一点鎖線に示すようになる。つまり、増幅回路の出力信号が反転することが防止される。これによって、充電電流を放電電流と誤って積算されることがなくなり、電池残量を積算を誤ることがない。
【００２１】
図２は本発明回路の主要部の第１実施例の変形例の回路図を示す。同図中、図１と同一部分には同一符号を付す。図１において、ｐｎｐトランジスタＱ１，Ｑ２は、エミッタを共通接続されており、このエミッタは定電流源２０を介して電源Ｖｃｃに接続され、また、それぞれのコレクタは定電流源２１，２２を介して接地されると共にｎｐｎトランジスタＱ３，Ｑ４の各エミッタに接続されており、トランジスタＱ１，Ｑ２は差動回路を構成している。
【００２２】
図２において、トランジスタＱ１のベースはオペアンプ１２の反転入力端子に対応し、抵抗Ｒ１を介して接地されると共に、抵抗Ｒ２を介してオペアンプ１２の出力端子に接続されている。トランジスタＱ２のベースは入力端子１０に接続されており電圧信号が供給される。トランジスタＱ２のコレクタは、ｎｐｎトランジスタＱ５のベースに接続されている。更に、トランジスタＱ１のコレクタには寄生ダイオードＤ１と略同一特性のダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは入力端子１０に接続されている。トランジスタＱ５のエミッタは接地され、このトランジスタＱ５のコレクタから取り出された信号が後段の出力部に供給される。
【００２３】
ここで、入力端子１０に供給される信号が正極性の動作可能電位Ｖｂ（Ｖｂ＞０）以上の場合には、入力信号の電圧が増大すればトランジスタＱ２のコレクタ電流が減少し、その分だけトランジスタＱ５のコレクタ電流が増加して出力部からトランジスタＱ５に流れ込む電流、つまり出力部に供給される電流が増加する。なお、入力信号の電圧がＶｂ以下ではトランジスタＱ１，Ｑ２の差動回路は増幅動作しなくなり、出力部に供給される電流は略０となる。
【００２４】
この変形例でも、トランジスタＱ２のコレクタ・ベース間のＰＮ接合により等価的に寄生ダイオードＤ１が存在する。ここで、充電電流によりマイナスの電圧が発生して入力端子１０に供給された場合、トランジスタＱ２のコレクタであるＡ点の電位Ｖａは、Ｖａ＝Ｖｂｅ（但し、ＶｂｅはトランジスタＱ３，Ｑ５のベース・エミッタ間の順方向降下電圧）であるため、入力端子１０の電位Ｖｉｎが電位Ｖｂｅ−Ｖｄ（但し、ＶｄはダイオードＤ１，Ｄ２の順方向降下電圧）以下となったとき、寄生ダイオードＤ１，ダイオードＤ２がオンすることになる。
【００２５】
このため、寄生ダイオードＤ１，ダイオードＤ２がオンすると、寄生ダイオードＤ１に流れる電流をダイオードＤ２に流れる電流が相殺し、トランジスタＱ５のコレクタ電流に変化はない。従って、入力信号の電圧がＶｂ近傍の場合と同様に、出力部に供給される電流は略０となり、増幅回路の出力信号が反転することが防止される。これによって、充電電流を放電電流と誤って積算されることがなくなり、電池残量を積算を誤ることがない。
【００２６】
図３は、本発明の増幅回路の他の実施例の等価回路図を示す。この増幅回路は、電池残量を積算するための電流検出器に使用される。同図中、電流から変換された電圧信号が入力端子３０に印加され、この電圧信号は抵抗Ｒ３を介してオペアンプ３２の反転入力端子に供給される。オペアンプ３２の非反転入力端子は接地されている。また、オペアンプ３２の反転入力端子は抵抗Ｒ４を介してオペアンプ３２の出力端子に接続されている。これにより、増幅度−Ｒ４／Ｒ３の反転増幅回路が構成されており、出力端子３４から増幅された信号が出力される。
【００２７】
図４は本発明回路の主要部の第２実施例の回路図を示す。この回路は図３に示す増幅回路で使用される。図４において、ｐｎｐトランジスタＱ６，Ｑ７は、エミッタを共通接続されており、このエミッタは定電流源４０を介して電源Ｖｃｃに接続され、また、それぞれのコレクタは定電流源４１，４２を介して接地されると共にｎｐｎトランジスタＱ９，Ｑ８のエミッタに接続されており、トランジスタＱ６，Ｑ７は差動回路を構成している。
【００２８】
トランジスタＱ６のベースはオペアンプ３２の反転入力端子に対応し、抵抗Ｒ３を介して入力端子３０に接続され電圧信号が供給されると共に、抵抗Ｒ４を介してオペアンプ３２の出力端子に接続されている。トランジスタＱ７のベースは接地されている。トランジスタＱ６，Ｑ７のコレクタは定電流源４１，４２を介して接地されると共に、ｎｐｎトランジスタＱ９，Ｑ８のエミッタに接続されている。更に、トランジスタＱ６のベースには寄生ダイオードＤ３と略同一特性のダイオードＤ４のカソードが接続され、ダイオードＤ４のアノードはトランジスタＱ８のエミッタに接続されている。
【００２９】
トランジスタＱ８，Ｑ９それぞれのコレクタは定電流源４３，４４を介して電源Ｖｃｃに接続されており、トランジスタＱ８，Ｑ９のベースは共通接続され、かつ、定電圧源４５から基準電位Ｖｒｅｆを与えられている。このトランジスタＱ８のコレクタから取り出された信号が後段の出力部に供給される。
ここで、入力端子３０に供給される信号が負極性の場合には、入力信号の電圧が低下（絶対値は増大）すればトランジスタＱ６のコレクタ電流が増加し、その分だけトランジスタＱ８のコレクタ電流が増加（トランジスタＱ９のコレクタ電流が低下）して出力部からトランジスタＱ８に流れ込む電流、つまり出力部に供給される電流が増加する。なお、入力信号の電圧が０Ｖ以上（但し、０Ｖ近傍）ではトランジスタＱ６，Ｑ７の差動回路は増幅動作しなくなり、出力部に供給される電流は略０となる。
【００３０】
電池残量を積算するには、電圧と電流の情報が必要である。電流に関しては充電電流と放電電流とでは電池に対して流れる方向が逆になる。図４に示す回路を用いた図３に示す増幅回路において、例えば充電電流でプラスの電圧を発生して入力端子３０に供給している場合には、放電電流ではマイナスの電圧が発生して入力端子３０に供給される。
【００３１】
図４に示す回路では、トランジスタＱ６のコレクタ・ベース間のＰＮ接合により等価的に寄生ダイオードＤ３が存在する。ここで、放電電流によりマイナスの電圧が発生して入力端子３０に供給された場合、トランジスタＱ６のコレクタであるＢ点の電位Ｖｂは、Ｖｂ＝Ｖｒｅｆ−Ｖｂｅ（但し、ＶｂｅはトランジスタＱ９のベース・エミッタ間の順方向降下電圧）であるため、入力端子３０の電位Ｖｉｎが電位Ｖｒｅｆ−Ｖｂｅ−Ｖｄ（但し、ＶｄはダイオードＤ３，Ｄ４の順方向降下電圧）以上では寄生ダイオードＤ３，ダイオードＤ４がオフで、先に説明した動作を行う。
【００３２】
そして、入力端子３０の電位Ｖｉｎが電位Ｖｒｅｆ−Ｖｂｅ−Ｖｄ（但し、ＶｄはダイオードＤ３，Ｄ４の順方向降下電圧）以下となったとき、ダイオードＤ３，Ｄ４がオンすることになる。
このため、寄生ダイオードＤ３，ダイオードＤ４がオンすると、寄生ダイオードＤ３に流れる電流をダイオードＤ４に流れる電流が相殺し、トランジスタＱ８，Ｑ９それぞれのコレクタ電流に変化はない。従って、入力信号の電圧がＶｒｅｆ−Ｖｂｅ−Ｖｄ近傍の場合と同様の電流が出力部に供給されることになり、増幅回路の入出力特性は図５の一点鎖線に示すようになる。つまり、増幅回路の出力信号が反転することが防止される。これによって、充電電流を放電電流と誤って積算されることがなくなり、電池残量を積算を誤ることがない。なお、図５の破線はダイオードＤ４を設けない場合の特性を示している。
【００３３】
なお、トランジスタＱ１，Ｑ７が請求項記載の第１のトランジスタに対応し、トランジスタＱ２，Ｑ６が第２のトランジスタに対応する。
【００３４】
【発明の効果】
上述の如く、請求項１に記載の発明は、第１のトランジスタのコレクタにアノードを接続され前記第２のトランジスタのベースにカソードを接続され、前記第２のトランジスタのコレクタ・ベース間に等価的に存在する寄生ダイオードと順方向降下電圧及びオン時の電流が同等のダイオードを設けた。
このように、第１のトランジスタのコレクタと前記第２のトランジスタのベースとの間にダイオードを設けたため、入力信号の極性が負のときに寄生ダイオードがオンするのと略同時にダイオードがオンして増幅回路の出力が反転することを防止でき、電池残量を積算する場合に上記出力信号の反転による充電電流または放電電流の誤りを防止できる。
【００３５】
請求項２に記載の発明では、増幅回路は、前記第２のトランジスタのベースに供給される入力信号を非反転増幅して出力する。
このため、入力信号の極性が負のときに非反転増幅回路の出力が反転することを防止できる。
請求項３に記載の発明では、増幅回路は、前記第２のトランジスタのベースに供給される入力信号を反転増幅して出力する。
【００３６】
このため、入力信号の極性が負のときに反転増幅回路の出力が反転することを防止できる。
【図面の簡単な説明】
【図１】本発明回路の主要部の第１実施例の回路図である。
【図２】本発明回路の主要部の第１実施例の変形例の回路図である。
【図３】本発明の増幅回路の他の実施例の等価回路図である。
【図４】本発明回路の主要部の第２実施例の回路図である。
【図５】本発明回路の第２実施例と従来回路の入出力特性図である。
【図６】増幅回路の一例の等価回路図である。
【図７】従来回路（オペアンプ１２）の主要部の一例の回路図である。
【図８】本発明回路の第１実施例と従来回路の入出力特性図である。
【符号の説明】
Ｑ１，Ｑ２，Ｑ６，Ｑ７  ｐｎｐトランジスタ
Ｑ３，Ｑ４，Ｑ８，Ｑ９  ｎｐｎトランジスタ
Ｒ１〜Ｒ４  抵抗
Ｄ１，Ｄ３  寄生ダイオード
Ｄ２，Ｄ４  ダイオード
２０〜２４，４０〜４４  定電流源
２５，４５  定電圧源
【図１】
0004221685.tif 000002
【図２】
0004221685.tif 000003
【図３】
0004221685.tif 000004
【図４】
0004221685.tif 000005
【図５】
0004221685.tif 000006
【図６】
0004221685.tif 000007
【図７】
0004221685.tif 000008
【図８】
0004221685.tif 000009