(57)【特許請求の範囲】
【請求項１】
ＡＭ変調された被変調波信号を復調する検波回路において、
ゲート・ドレイン間が短絡された第１のトランジスタと、
ゲート端子に前記被変調波信号が入力される第２のトランジスタと、
前記第１および第２のトランジスタの各ゲート端子の間に接続される第１の抵抗と、
前記第１および第２のトランジスタの各ドレイン端子と所定の固定電源端子との間に接続される第２および第３の抵抗と、
前記第２のトランジスタのドレイン端子に接続され前記被変調波信号を復調した信号を出力するローパスフィルタと、
を備えることを特徴とする検波回路。
【請求項２】
前記被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関する信号が前記ローパスフィルタから出力されるように前記第２および第３の抵抗の抵抗比を設定することを特徴とする請求項１記載の検波回路。
【請求項３】
前記第１および第２のトランジスタが非飽和領域で動作するように前記第２および第３の抵抗の抵抗値を調整することを特徴とする請求項２記載の検波回路。
【請求項４】
前記ローパスフィルタは、第４の抵抗とキャパシタとを直列に接続して構成され、前記第４の抵抗と前記キャパシタとの接続点から復調した信号を出力することを特徴とする請求項１記載の検波回路。
【請求項５】
ＡＭ変調された被変調波信号を復調する検波回路において、
ベース・コレクタ間が短絡された第１のＮＰＮトランジスタと、
ベース端子に前記被変調波信号が入力される第２のＮＰＮトランジスタと、
前記第１および第２のＮＰＮトランジスタの各ベース端子の間に接続される第１の抵抗と、
前記第１および第２のＮＰＮトランジスタの各コレクタ端子と所定の固定電源端子との間に接続される第２および第３の抵抗と、
前記第２のＮＰＮトランジスタのコレクタ端子に接続され前記被変調波信号を復調した信号を出力するローパスフィルタと、
を備えることを特徴とする検波回路。
【請求項６】
前記被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関する信号が前記ローパスフィルタから出力されるように前記第２および第３の抵抗の抵抗比を設定することを特徴とする請求項５記載の検波回路。
【請求項７】
前記第１および第２のＮＰＮトランジスタが飽和領域で動作するように前記第２および第３の抵抗の抵抗値を調整することを特徴とする請求項６記載の検波回路。
【請求項８】
前記ローパスフィルタは、第４の抵抗とキャパシタとを直列に接続して構成され、前記第４の抵抗と前記キャパシタとの接続点から復調した信号を出力することを特徴とする請求項５記載の検波回路。
【請求項９】
ＡＭ変調された被変調波信号を復調する検波回路において、
ベース・コレクタ間が短絡された第１のＰＮＰトランジスタと、
ベース端子に前記被変調波信号が入力される第２のＰＮＰトランジスタと、
前記第１および第２のＰＮＰトランジスタの各ベース端子の間に接続される第１の抵抗と、
前記第１および第２のＰＮＰトランジスタの各エミッタ端子と所定の固定電源端子との間に接続される第２および第３の抵抗と、
前記第２のＰＮＰトランジスタのエミッタ端子に接続され前記被変調波信号を復調した信号を出力するローパスフィルタと、
を備えることを特徴とする検波回路。
【請求項１０】
前記被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関する信号が前記ローパスフィルタから出力されるように前記第２および第３の抵抗の抵抗比を設定することを特徴とする請求項９記載の検波回路。
【請求項１１】
前記第１および第２のＰＮＰトランジスタが飽和領域で動作するように前記第２および第３の抵抗の抵抗値を調整することを特徴とする請求項１０記載の検波回路。
【請求項１２】
前記ローパスフィルタは、第４の抵抗とキャパシタとを直列に接続して構成され、前記第４の抵抗と前記キャパシタとの接続点から復調した信号を出力することを特徴とする請求項９記載の検波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＭ変調された被変調波信号を復調する検波回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
ＡＭ変調された被変調波信号を復調する際には、ダイオードが用いられることが多い。第９図はダイオードを使用した検波回路の一例を示す回路図である。被変調波信号は、直流カット用のキャパシタを介してダイオードに入力されて半波整流される。ダイオードの出力はローパスフィルタに入力されて搬送波成分が除去され、もとの信号（以下、「検波信号」と称する）が取り出される。
【０００３】
第１０図はダイオードの静特性を示す図であり、横軸はアノード・カソード間電圧ＶF を、縦軸はアノード−カソード間を流れる電流ＩF をそれぞれ表している。図示のように、ダイオードは二乗特性を有しており、アノード・カソード間電圧ＶF が小さい領域は非線形な特性を示す。したがって、この領域を用いて検波を行うと、曲線Ｔで示す被変調波信号は、曲線Ｕで示すように波形が大きく歪んでしまう。
【０００４】
一方、ダイオードは、アノード・カソード間電圧ＶF が大きい領域では線形な特性を示すため、この領域を用いて検波を行うことにより、波形が歪むことを低減した回路も提案されているが、回路が複雑化する上に、回路を構成する各素子のばらつき等により特性が安定しないという問題がある。
【０００５】
また、検波回路全体をチップ化しようとした場合、消費電力等の関係から検波回路を構成するすべての素子をＣＭＯＳプロセスで形成するのが望ましいが、ダイオードはＣＭＯＳプロセスで作りにくいという問題もある。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は波形が歪まないように検波を行うことができ、かつ回路全体を容易にチップ化できる検波回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の検波回路は、基本的にはカレントミラー回路と類似した構成を有している。第１および第２のトランジスタの各ゲート端子間には第１の抵抗が接続され、この第１の抵抗の一端に被変調波信号が入力される。また、第２のトランジスタのドレイン端子にはローパスフィルタが接続され、このローパスフィルタから被変調波信号を復調した信号が出力される。第１および第２のトランジスタの各ドレイン端子と所定の固定電源端子との間に接続されている第２および第３の抵抗の抵抗値を調整することにより、第１のトランジスタ側と第２のトランジスタ側のバランスをわざと崩し、被変調波信号の正側成分あるいは負側成分に相関する信号のいずれか一方のみが第２のトランジスタのドレイン端子に現れるようにする。これにより、ローパスフィルタからは、被変調波信号の包絡線成分、すなわち変調前の信号が出力される。
【０００８】
また、本発明の検波回路は、基本的にはカレントミラー回路と類似した構成を有している。第１および第２のＮＰＮトランジスタの各ベース端子間には第１の抵抗が接続され、この第１の抵抗の一端に被変調波信号が入力される。また、第２のＮＰＮトランジスタのコレクタ端子にはローパスフィルタが接続され、このローパスフィルタから被変調波信号を復調した信号が出力される。第１および第２のＮＰＮトランジスタの各コレクタ端子と所定の固定電源端子との間に接続されている第２および第３の抵抗の抵抗値を調整することにより、第１のＮＰＮトランジスタ側と第２のＮＰＮトランジスタ側のバランスをわざと崩し、被変調波信号の正側成分あるいは負側成分に相関する信号のいずれか一方のみが第２のＮＰＮトランジスタのコレクタ端子に現れるようにする。これにより、ローパスフィルタからは、被変調波信号の包絡線成分、すなわち変調前の信号が出力される。
【０００９】
また、本発明の検波回路は、基本的にはカレントミラー回路と類似した構成を有している。第１および第２のＰＮＰトランジスタの各ベース端子間には第１の抵抗が接続され、この第１の抵抗の一端に被変調波信号が入力される。また、第２のＰＮＰトランジスタのエミッタ端子にはローパスフィルタが接続され、このローパスフィルタから被変調波信号を復調した信号が出力される。第１および第２のＰＮＰトランジスタの各エミッタ端子と所定の固定電源端子との間に接続されている第２および第３の抵抗の抵抗値を調整することにより、第１のＰＮＰトランジスタ側と第２のＰＮＰトランジスタ側のバランスをわざと崩し、被変調波信号の正側成分あるいは負側成分に相関する信号のいずれか一方のみが第２のＰＮＰトランジスタのエミッタ端子に現れるようにする。これにより、ローパスフィルタからは、被変調波信号の包絡線成分、すなわち変調前の信号が出力される。
【００１０】
以上の３種類の検波回路においては、第２の抵抗の抵抗値に対する第３の抵抗の抵抗値の比を１以下の所定範囲内の値、例えば０．８に設定することによって、他に特別な回路を付加することなく、被変調波信号の正側包絡線あるいは負側包絡線のいずれか一方に相関する信号のみを抽出することができる。
【００１１】
また、第４の抵抗とキャパシタを直列に接続してローパスフィルタを構成することにより、回路構成を簡略化でき、チップ化も容易になる。
【００１２】
【発明の実施の形態】
以下、本発明を適用した検波回路について、図面を参照しながら具体的に説明する。
【００１３】
第１図は、本発明を適用した一実施形態の検波回路の回路図である。この検波回路は、ＡＭ変調された被変調波信号を復調するためのものであり、ＡＭラジオ受信機などに用いられる。検波回路の内部には、ソース接地された２つのＭＯＳ型のＦＥＴ１、２が設けられ、これらＦＥＴ１、２の各ゲート端子は、抵抗３を介して互いに接続され、抵抗３の一方端にはキャパシタ４を介してＡＭ変調された被変調波信号が入力される。これら２つのＦＥＴ１、２の各ドレイン端子は、それぞれ抵抗５、６を介して電源端子Ｖddに接続されている。また、一方のＦＥＴ２のドレイン端子には、抵抗７およびキャパシタ８からなるローパスフィルタ２０が接続され、このローパスフィルタ２０から検波された信号が出力される。ローパスフィルタ２０の出力は、例えば低周波増幅回路（図示せず）で増幅された後、スピーカ（図示せず）から音声出力される。
【００１４】
第１図に示した検波回路において、符号１０で示す部分は、みかけ上カレントミラー回路と類似した構成を有している。第２図はカレントミラー回路の原理を説明する図である。同図に示すように、カレントミラー回路は、ゲート端子を直結した２つのＦＥＴ１１、１２を備えており、一方のＦＥＴ１１のゲート端子とドレイン端子を短絡するとともに、各ＦＥＴ１１、１２のドレイン端子をそれぞれ抵抗１３、１４を介して電源端子Ｖddに接続した構造を有している。
【００１５】
第２図に示すＦＥＴ１１、１２は、通常は半導体ウエハ上の近接した領域に同一面積で形成され、電気的特性が全く等しくなる。また、ＦＥＴ１１のゲート端子とドレイン端子は短絡されているため、ＦＥＴ１１のドレイン・ゲート電圧ＶDGはゼロになり、ＦＥＴ１１は非飽和領域で動作する。したがって、ＦＥＴ１１のドレイン電流ＩD とソース電流ＩS は等しくなる。また、各ＦＥＴ１１、１２のゲート端子は短絡されているため、双方のゲート電圧ＶG は等しくなり、抵抗１３の両端にかかる電圧と抵抗１４の両端にかかる電圧も等しくなる。このため、これら２つの抵抗１３、１４の抵抗値を等しくすれば、各ＦＥＴ１１、１２のドレイン電流は常に一定となり、第２図に示すカレントミラー回路は定電流回路として動作する。
【００１６】
一方、第１図の符号１０で示す部分は、２つの抵抗５、６の各抵抗値を同じにせずに、例えば抵抗５の抵抗値Ｒ1 を抵抗６の抵抗値Ｒ2 の０．８倍に設定している。このように、２つの抵抗５、６の各抵抗値を異なる値に設定すると、ＦＥＴ１側とＦＥＴ２側でバランスが崩れ、抵抗５を流れる電流と抵抗６を流れる電流が一致しなくなる。なお、２つの抵抗５、６の抵抗比の設定方法については後述する。
【００１７】
また、第１図の符号１０で示す部分は、２つのＦＥＴ１、２の各ゲート端子の間に抵抗３が接続されている。この抵抗３は、入力端子Ｖinから入力された被変調波信号が第１図の点線矢印の経路を通って流れるのを防止するために設けられている。
【００１８】
第３図は、第１図に示した検波回路の動作を説明する図である。同図には、横軸をドレイン・ソース間電圧ＶDS、縦軸をドレイン電流ＩD としてゲート端子電圧ＩG を変化させた場合のＦＥＴ１、２の動作特性が示されている。以下では、ドレイン・ソース間電圧ＶDSに応じてドレイン電流ＩD が急激に変化する領域Ａを非飽和領域、ドレイン・ソース間電圧ＶDSが変化してもドレイン電流ＩD が変化しない領域Ｂを飽和領域と呼ぶ。
【００１９】
第１図に示した検波回路の直流的動作は、次の（１）式で示される。
【００２０】
Ｖdd＝Ｒ2 ×ＩD ＋ＶDS      …（１）
（１）式を変形すると（２）式のようになる。
【００２１】
ＩD ＝−（１／Ｒ2 ）ＶDS＋Ｖdd／Ｒ2       …（２）
この（２）式は直流負荷線を表しており、第３図の直線Ｐがこれに対応している。
【００２２】
一方、第１図に示した検波回路の交流的動作は、ローパスフィルタ２０内部のキャパシタ８の容量が十分大きいものとして交流的に短絡状態とみなすと、第４図に示す回路と等価になる。したがって、ＦＥＴ２の出力電圧ｖDSと電流ｉC との関係は、交流負荷のインピーダンスをＺL とすると、（３）式のようになる。
【００２３】
ｉC ＝−（１／ＺL ）ｖDS      …（３）
この（３）式は交流負荷線を表しており、第３図の直線Ｑがこれに対応している。
【００２４】
上述した直流負荷線と交流負荷線とが交差する点が動作点Ｔであり、この動作点Ｔを中心として被変調波信号が検波される。動作点Ｔが仮に第５図に示すようにＦＥＴ１、２の飽和領域内にある場合、検波回路に入力された被変調波信号（第５図の曲線Ｒ′）は、歪むことなくほぼ同じ波形のままでローパスフィルタ２０に入力される（第５図の曲線Ｓ′）。
【００２５】
これに対して、第３図は動作点ＴをＦＥＴ１、２の非飽和領域内に設定した状態を示している。この場合には、被変調波信号Ｓの負側の包絡線に相関する信号のみが抽出され（第３図の曲線Ｓ）、この信号をローパスフィルタ２０に通すことで、被変調波信号を精度よく検波することができる。
【００２６】
このように、被変調波信号を検波するためには、ＦＥＴ１、２を非飽和領域内で動作させることが必要となり、そのために本実施形態の検波回路では、２つの抵抗５、６の各抵抗値が所定値以上に設定されている。
【００２７】
例えば、電源電圧Ｖddを５Ｖ、抵抗５を流れる電流を１００μＡ、ＦＥＴ１のオン抵抗を０．２Ｖとすると、仮に抵抗５の抵抗値Ｒ1 が１０ｋΩの場合には、抵抗５の両端電圧は１ＶになってＦＥＴ１のドレイン・ソース間に４Ｖがかかるため、ＦＥＴ１を飽和させることはできない。一方、抵抗５の抵抗値Ｒ1 を４９ｋΩにすると、ＦＥＴ１のドレイン・ソース間電圧が０．１Ｖになるため、ＦＥＴ１は確実に非飽和領域で動作する。したがって、抵抗５、６を流れる電流値や電源電圧値を考慮に入れて抵抗５、６の各抵抗値をある程度大きな値に設定する必要がある。
【００２８】
また、本実施形態の検波回路では、抵抗６の抵抗値Ｒ2 を抵抗５の抵抗値Ｒ1 の約０．８倍に設定している。第６図は、抵抗５と抵抗６の抵抗比を変えたときに動作点Ｔが移動する様子を示す図である。同図において、実線ＰはＲ1 ＝０．８×Ｒ2 の関係を満たす場合の直流負荷線を示し、一点鎖線Ｐ′はＲ1 ＝Ｒ2 の場合の直流負荷線を示している。図示のように、抵抗５、６の抵抗比を０．８（Ｒ1 ＝０．８×Ｒ2 ）にした場合の動作点Ｔは、Ｒ1 ＝Ｒ2 にした場合の動作点Ｔ′よりも非飽和領域側に存在することがわかる。
【００２９】
このように、抵抗５と抵抗６の抵抗比を約０．８に維持した状態で、ＦＥＴが確実に非飽和領域で動作するように２つの抵抗５、６の各抵抗値を定めることにより、第３図に示すように、ＡＭ変調された被検波信号の正側あるいは負側の包絡線成分のみを抽出することができる。
【００３０】
また、ＦＥＴ１、２の非飽和領域では、ドレイン・ソース間電圧ＶDSに応じてドレイン電流ＩD が直線的に変化するため、非飽和領域内に動作点を設定して被変調波信号を検波すると、波形が全く歪まなくなる。また、本実施形態の検波回路は、オペアンプをチップ化する際などによく用いられるカレントミラー回路に類似した回路構成を有しているためチップ化が容易であり、また、チップ化することにより、ＦＥＴ１、２や抵抗５、６の電気的特性のばらつきをなくすことができ、精度の高い検波動作が可能となる。
【００３１】
なお、２つの抵抗５、６の抵抗比は必ずしも０．８である必要はなく、ＦＥＴ１、２のｈFEや電源電圧Ｖddの電圧値などとの関係で、適当な値を定めることが望ましい。
【００３２】
第１図では、ＭＯＳＦＥＴ１、２を用いて検波回路を構成する例を示したが、バイポーラトランジスタを用いて検波回路を構成することも可能である。例えば、第７図はＮＰＮトランジスタを用いて構成した検波回路の一例を示し、第８図はＰＮＰトランジスタを用いて構成した検波回路の一例を示している。
【００３３】
また、第１図に示した検波回路では、２つの抵抗５、６のそれぞれの一方端を共通の電源端子Ｖddに接続しているが、２つの抵抗５、６のそれぞれの一方端に異なる電圧を印加するようにしてもよい。また、２つのＦＥＴ１、２のそれぞれのソース端子を接地する代わりに、抵抗などの他の素子に接続してもよい。
【００３４】
（産業上の利用可能性）
上述したように、本発明によれば、ダイオードを用いることなくトランジスタの非飽和領域を利用して線形的に検波処理を行うため、被変調波信号を歪ませずに復調することができる。また、カレントミラー回路と類似した回路構成を有するため、検波回路全体を容易にチップ化でき、またチップ化することにより、検波回路を構成する各素子の電気的特性のばらつきをなくすことができる。さらに、第２および第３の抵抗の抵抗値以外は調整箇所がないため、製品間のばらつきをなくすことができる。
【図面の簡単な説明】
【図１】  本発明を適用した一実施形態の検波回路の回路図である。
【図２】  カレントミラー回路の原理を説明する図である。
【図３】  動作点が非飽和領域内にある場合の検波回路の動作を説明する図である。
【図４】  図１の検波回路の交流的動作を示す等価回路図である。
【図５】  動作点が飽和領域内にある場合の検波回路の動作を説明する図である。
【図６】  抵抗比を変えたときに動作点が移動する様子を示す図である。
【図７】  ＮＰＮトランジスタを用いて構成した検波回路の回路図である。
【図８】  ＰＮＰトランジスタを用いて構成した検波回路の回路図である。
【図９】  ダイオードを使用した検波回路の一例を示す回路図である。
【図１０】  ダイオードの静特性を示す図である。
【図１】
0004215951.tif 000002
【図２】
0004215951.tif 000003
【図３】
0004215951.tif 000004
【図４】
0004215951.tif 000005
【図５】
0004215951.tif 000006
【図６】
0004215951.tif 000007
【図７】
0004215951.tif 000008
【図８】
0004215951.tif 000009
【図９】
0004215951.tif 000010
【図１０】
0004215951.tif 000011