【手続補正書】
【提出日】平成25年10月10日(2013.10.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】プロセッサ、コンピュータシステム、および方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高い性能を有する第１の一組のコアおよび高い性能を有するコアよりも多数の低い性能を有する第２の一組のコアを含む、複数の非対称型コアと、
前記高い性能を有する第１の一組のコアおよび前記低い性能を有する第２の一組のコアに接続され、前記高い性能を有する第１の一組のコアと前記低い性能を有する第２の一組のコアとの間でスレッドをマイグレーションする、スレッドマイグレーションロジックと、
を備え、
同時に実行するスレッドの量が予め定められた量より少なくなったことを検知することに応じて、前記スレッドマイグレーションロジックは、前記低い性能を有する第２の一組のコアの第２のコアから、前記高い性能を有する第１の一組のコアの第１のコアに、前記スレッドをマイグレーションし、
前記同時に実行するスレッドの量が予め定められた量より多くなったことを検出することに応じて、前記スレッドマイグレーションロジックは、前記高い性能を有する第１の一組のコアの第１のコアから、前記低い性能を有する第２の一組のコアの第２のコアに前記スレッドをマイグレーションする、プロセッサ。
【請求項２】
前記スレッドマイグレーションロジックは、前記同時に実行するスレッドの量が予め定められた量より多くなったことを検出することに応じて、前記高い性能を有する第１の一組のコアの第１のコアから、前記低い性能を有する第２の一組のコアのうち一部の第２のコアに前記スレッドをマイグレーションするとともに、電源がサポートする時間の間、前記高い性能を有する第１の一組のコアの第１のコアと、前記低い性能を有する第２の一組のコアのうち一部の第２のコアにより、スレッドを実行させる、請求項１に記載のプロセッサ。
【請求項３】
当該プロセッサの前記電源は、前記第１の一組のコアおよび前記第２の一組のコアのいずれか一方によるスレッドの実行をサポートすると共に、前記第１の一組のコアの第１のコアおよび前記第２の一組のコアのうち一部の第２のコアにおけるスレッドの実行を予め定められた時間までサポートする請求項２に記載のプロセッサ。
【請求項４】
前記スレッドマイグレーションロジックは、論理コアを物理コアへマッピングするための表を有する、請求項１から３のいずれか一項に記載のプロセッサ。
【請求項５】
前記スレッドマイグレーションロジックは、さらに、前記第１の一組のコアおよび前記第２の一組のコアに関連付けられた電源電流を含む電力消費の大きさに応じてマイグレーションする、請求項１から４のいずれか一項に記載のプロセッサ。
【請求項６】
前記スレッドマイグレーションロジックは、複数の前記第１の一組のコアおよび前記第２の一組のコアと、複数の前記第１の一組のコアおよび前記第２の一組のコアに割り当てられた任意の数の現在の実行スレッドと、を追跡するオペレーティングシステムに関連付けられたオペレーティングシステムのスケジューラに応じてマイグレーションする、請求項１から５のいずれか一項に記載のプロセッサ。
【請求項７】
前記スレッドマイグレーションロジックは、さらに、マイグレーションをトリガする特定の時間間隔を発生する周期タイマに応じてマイグレーションする、請求項１から６のいずれか一項に記載のプロセッサ。
【請求項８】
高い性能を有する第１の一組のコアおよび高い性能を有するコアよりも多数の低い性能を有する第２の一組のコアを含む、複数の非対称型コアと、前記高い性能を有する第１の一組のコアおよび前記低い性能を有する第２の一組のコアに接続され、前記高い性能を有する第１の一組のコアと前記低い性能を有する第２の一組のコアとの間でスレッドをマイグレーションする、スレッドマイグレーションロジックと、を有するプロセッサと、
前記プロセッサに接続されたストレージ媒体と、
を備え、
同時に実行するスレッドの量が予め定められた量より少なくなったことを検知することに応じて、前記スレッドマイグレーションロジックは、前記低い性能を有する第２の一組のコアの第２のコアから、前記高い性能を有する第１の一組のコアの第１のコアに、前記スレッドをマイグレーションし、
前記同時に実行するスレッドの量が予め定められた量より多くなったことを検出することに応じて、前記スレッドマイグレーションロジックは、前記高い性能を有する第１の一組のコアの第１のコアから、前記低い性能を有する第２の一組のコアの第２のコアに前記スレッドをマイグレーションする、コンピュータシステム。
【請求項９】
前記スレッドマイグレーションロジックは、前記同時に実行するスレッドの量が予め定められた量より多くなったことを検出することに応じて、前記高い性能を有する第１の一組のコアの第１のコアから、前記低い性能を有する第２の一組のコアのうち一部の第２のコアに前記スレッドをマイグレーションするとともに、電源がサポートする時間の間、前記高い性能を有する第１の一組のコアの第１のコアと、前記低い性能を有する第２の一組のコアのうち一部の第２のコアにより、スレッドを実行させる、請求項８に記載のコンピュータシステム。
【請求項１０】
当該プロセッサの前記電源は、前記第１の一組のコアおよび前記第２の一組のコアのいずれか一方によるスレッドの実行をサポートすると共に、前記第１の一組のコアの第１のコアおよび前記第２の一組のコアのうち一部の第２のコアにおけるスレッドの実行を予め定められた時間までサポートする請求項９に記載のコンピュータシステム。
【請求項１１】
前記スレッドマイグレーションロジックは、論理コアを物理コアへマッピングするための表を有する、請求項８から１０のいずれか一項に記載のコンピュータシステム。
【請求項１２】
前記スレッドマイグレーションロジックは、さらに、前記第１の一組のコアおよび前記第２の一組のコアに関連付けられた電源電流を含む電力消費の大きさに応じてマイグレーションする、請求項８から１１のいずれか一項に記載のコンピュータシステム。
【請求項１３】
前記スレッドマイグレーションロジックは、さらに、複数の前記第１の一組のコアおよび前記第２の一組のコアと、複数の前記第１の一組のコアおよび前記第２の一組のコアに割り当てられた任意の数の現在の実行スレッドと、を追跡するオペレーティングシステムに関連付けられたオペレーティングシステムのスケジューラに応じてマイグレーションする、請求項８から１２のいずれか一項に記載のコンピュータシステム。
【請求項１４】
前記スレッドマイグレーションロジックは、さらに、マイグレーションをトリガする特定の時間間隔を発生する周期タイマに応じてマイグレーションする、請求項８から１３のいずれか一項に記載のコンピュータシステム。
【請求項１５】
スレッドマイグレーションロジックが、同時に実行するスレッドの量が予め定められた量より少なくなったことを検知することに応じて、低い性能を有する第２の一組のコアの第２のコアから、高い性能を有する第１の一組のコアの第１のコアに、前記スレッドをマイグレーションし、前記同時に実行するスレッドの量が予め定められた量より多くなったことを検出することに応じて、前記スレッドマイグレーションロジックは、前記高い性能を有する第１の一組のコアの第１のコアから、前記低い性能を有する第２の一組のコアの第２のコアの一部に前記スレッドの実行をマイグレーションする段階を備え、
前記スレッドマイグレーションロジックは、前記高い性能を有する第１の一組のコアおよび前記低い性能を有する第２の一組のコアに接続され、
前記高い性能を有する第１の一組のコアおよび前記低い性能を有する第２の一組のコアは、複数の非対称型コアに含まれる、方法。
【請求項１６】
前記スレッドマイグレーションロジックは、前記同時に実行するスレッドの量が予め定められた量より多くなったことを検出することに応じて、前記高い性能を有する第１の一組のコアの第１のコアから、前記低い性能を有する第２の一組のコアのうち一部の第２のコアに前記スレッドをマイグレーションするとともに、電源がサポートする時間の間、前記高い性能を有する第１の一組のコアの第１のコアと、前記低い性能を有する第２の一組のコアのうち一部の第２のコアにより、スレッドを実行させる、請求項１５に記載の方法。
【請求項１７】
当該プロセッサの前記電源は、前記第１の一組のコアおよび前記第２の一組のコアのいずれか一方によるスレッドの実行をサポートすると共に、前記第１の一組のコアの第１のコアおよび前記第２の一組のコアのうち一部の第２のコアにおけるスレッドの実行を予め定められた時間までサポートする請求項１６に記載の方法。
【請求項１８】
前記スレッドマイグレーションロジックは、論理コアを物理コアへマッピングするための表を有する、請求項１５から１７のいずれか一項に記載の方法。
【請求項１９】
前記第１の一組のコアおよび前記第２の一組のコアに関連付けられた電源電流を含む電力消費の大きさに応じてマイグレーションする段階をさらに備える、請求項１５から１８のいずれか一項に記載の方法。
【請求項２０】
複数の前記第１の一組のコアおよび前記第２の一組のコアと、複数の前記第１の一組のコアおよび前記第２の一組のコアに割り当てられた任意の数の現在の実行スレッドと、を追跡するオペレーティングシステムに関連付けられたオペレーティングシステムのスケジューラに応じてマイグレーションする段階をさらに備える、請求項１５から１９のいずれか一項に記載の方法。
【請求項２１】
マイグレーションをトリガする特定の時間間隔を発生する周期タイマに応じてマイグレーションする段階をさらに備える、請求項１５から２０のいずれか一項に記載の方法。