【手続補正書】
【提出日】平成25年6月4日(2013.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光素子と、該発光素子に対して入力された映像信号電圧に応じた電流印加を行う駆動トランジスタを有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、信号線電圧として、少なくとも映像信号電圧及び基準電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各第１の書込制御線に、上記画素回路への上記信号線電圧の入力制御に用いられる第１の走査パルスを出力する第１の書込スキャナと、
上記画素アレイ上で列状に配設される各第２の書込制御線に、上記第１の走査パルスとともに上記画素回路への上記信号線電圧の入力制御に用いられる第２の走査パルスを出力する第２の書込スキャナと、
を備えた表示装置。
【請求項２】
上記画素回路は、
上記駆動トランジスタが、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う構成とされるとともに、
上記駆動トランジスタのゲート・ソース間に接続され上記信号線から入力される上記映像信号電圧を保持する保持容量と、
上記信号線と上記駆動トランジスタのゲートノードの間に直列接続される第１，第２のスイッチ素子と、
をさらに備え、
上記第１のスイッチ素子は、上記第１の走査パルスによってオン／オフされ、
上記第２のスイッチ素子は、上記第２の走査パルスによってオン／オフされる請求項１に記載の表示装置。
【請求項３】
上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記信号線電圧が上記駆動トランジスタのゲートノードに入力される請求項２に記載の表示装置。
【請求項４】
上記各画素回路では、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、
上記第１の走査パルスによる上記第１のスイッチ素子のオン期間に対して、上記第２の走査パルスによる上記第２のスイッチ素子のオン期間の長さを調整することで、映像信号電圧の入力の際に行われる上記駆動トランジスタの移動度補正動作の期間を、画素回路毎に調整する請求項３に記載の表示装置。
【請求項５】
上記各画素回路では、
上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、
上記第１の走査パルスによる上記第１のスイッチ素子のオン期間に対して、上記第２の走査パルスによる上記第２のスイッチ素子のオン期間の長さを調整することで、上記閾値補正動作の実行期間を、画素回路毎に調整する請求項３に記載の表示装置。
【請求項６】
上記各画素回路では、
上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、
上記閾値補正動作の開始直前に、上記駆動トランジスタへの駆動電圧の印加が行われ、上記第１の走査パルスにより上記第１のスイッチ素子がオンとされ、上記第２の走査パルスにより上記第２のスイッチ素子がオフとされる期間を設けることで、上記駆動トランジスタのソース電圧及びゲート電圧を上昇させる請求項３に記載の表示装置。
【請求項７】
上記各画素回路では、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、
上記映像信号電圧の入力の際の上記第２の走査パルス波形は、上記第２のスイッチ素子がオフとなるタイミングが映像信号電圧値に応じて変動する波形とされている請求項３に記載の表示装置。
【請求項８】
上記各画素回路では、
上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、
上記第１のスイッチ素子がオンとなるタイミングより、上記第２のスイッチ素子がオンとなるタイミングが先となるように、上記第１，第２の走査パルスのタイミングが設定されることで、上記第１のスイッチ素子がオンとなるタイミングから、上記映像信号電圧の入力が開始される請求項３に記載の表示装置。
【請求項９】
上記第２の走査パルスのローレベル電圧は、上記第１の走査パルスのローレベル電圧よりも低い電圧とされている請求項３に記載の表示装置。
【請求項１０】
発光素子と、
該発光素子に対して、入力された映像信号電圧に応じた電流印加を行う駆動トランジスタと、
上記駆動トランジスタのゲート・ソース間に接続され信号線から入力される上記映像信号電圧を保持する保持容量と、
上記信号線と上記駆動トランジスタのゲートノードの間に直列接続される第１，第２のトランジスタと、
を備え、
上記第１のトランジスタのゲートノードは、行方向に隣接する画素回路の第１のトランジスタのゲートノードと接続され、
上記第２のトランジスタのゲートノードは、列方向に隣接する画素回路の第２のトランジスタのゲートノードと接続される画素回路。
【請求項１１】
発光素子と、該発光素子に対して入力された映像信号電圧に応じた電流印加を行う駆動トランジスタを有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、信号線電圧として、少なくとも映像信号電圧及び基準電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各第１の書込制御線に、第１の走査パルスを出力する第１の書込スキャナと、
上記画素アレイ上で列状に配設される各第２の書込制御線に、第２の走査パルスを出力する第２の書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記第１，第２の走査パルスが連携して、各画素回路への上記信号線電圧の入力制御を行い、各画素回路では、入力された上記映像信号電圧及び上記基準電圧を用いて上記発光素子の発光駆動動作を行う表示駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
また上記各画素回路では、上記信号線電圧が上記映像信号電圧とされている期間に、上記第１，第２の走査パルスによって上記第１，第２のスイッチ素子が共にオンとされることで、上記映像信号電圧の入力が行われるとともに、上記第１の走査パルスによる上記第１のスイッチ素子のオン期間に対して、上記第２の走査パルスによる上記第２のスイッチ素子のオン期間の長さを調整することで、映像信号電圧の入力の際に行われる上記駆動トランジスタの移動度補正動作の期間を、画素回路毎に調整する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また上記各画素回路では、上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、上記第１の走査パルスによる上記第１のスイッチ素子のオン期間に対して、上記第２の走査パルスによる上記第２のスイッチ素子のオン期間の長さを調整することで、上記閾値補正動作の実行期間を、画素回路毎に調整する
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
また上記各画素回路では、上記信号線電圧が上記基準電圧されている期間に、上記第１，第２の走査パルスによって、上記第１，第２のスイッチ素子が共にオンとされることで、上記基準電圧が上記駆動トランジスタのゲートノードに入力され、かつ上記駆動トランジスタへの駆動電圧の印加が行われることで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作が行われるとともに、上記閾値補正動作の開始直前に、上記駆動トランジスタへの駆動電圧の印加が行われ、上記第１の走査パルスにより上記第１のスイッチ素子がオンとされ、上記第２の走査パルスにより上記第２のスイッチ素子がオフとされる期間を設けることで、上記駆動トランジスタのソース電圧及びゲート電圧を上昇させる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
このような移動度に起因する閾値補正バラツキを解消するには、移動度の小さい画素回路１０については、閾値補正動作を促進することが有効である。
そこで移動度の小さい画素回路１０については、図１４の様に、期間ＬＴ３ａの１回目の閾値補正時間が短くなるように、第２走査パルスｖＷＳのパルスＰ１の幅を短くする。
基本的に、１回目の閾値補正動作では、開始前の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが最も大きく、ソース電圧Ｖｓの上昇も早い。
ここで、移動度小の画素回路について、１回目の閾値補正動作期間を短くするということは、移動度大の画素との関係でみれば、１回目の閾値補正終了時点の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの差を大きくすることを意味する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
［９．変形例］
以上、第１〜第６の実施の形態について説明したが、本発明は上記各例に限定されるものではない。
画素回路１０の構成は図２に限定されない。例えば図２２の構成でもよい。図２の場合は、信号線ＤＴＬ側にサンプリングトランジスタＴｓ１、ノードＮＤ１側にサンプリングトランジスタＴｓ２を接続した構成であるが、図２２は、逆に、信号線ＤＴＬ側にサンプリングトランジスタＴｓ２、ノードＮＤ１側にサンプリングトランジスタＴｓ１を接続した構成としている。この回路構成の場合も、上記各例の動作が同様に実現される。
但し、第２走査パルスｖＷＳに制御されるサンプリングトランジスタＴｓ２はオン／オフが頻繁に切り替わる。すると、図２のようにノードＮＤ１側にサンプリングトランジスタＴｓ２を接続すると、ノードＮＤ１にカップリングが入りやすく、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに影響を与えやすい。この点を考慮する場合は図２２の構成のほうが適切である。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2012013973.tif 000001