(57)【特許請求の範囲】
【請求項１】
互いに電気的に接続される複数の半導体チップを含む半導体パッケージにおいて、
リードフレーム又は基板として機能し、複数のメインチップパッドが設けられたメイン半導体チップと、
メインチップパッド上に形成された下部障壁層と、前記下部障壁層上に形成されたシード層と、前記シード層上に形成された金属層とを有し、対応する前記各メインチップパッドに電気的に接続され、両端部に電極が形成された複数の金属パターンと、
複数のサブチップパッドが設けられたサブ半導体チップであって、前記複数のサブチップパッド上に形成された各バンプが、前記メイン半導体チップに形成される前記電極のうち、前記複数の金属パターンのうちの互いに異なる複数の金属パターンに形成された電極に接着されることによって、前記メイン半導体チップに取り付けられる少なくとも１つのサブ半導体チップと、
前記メイン半導体チップに形成される前記電極のうち、前記メイン半導体チップの最外周に位置する外周電極を除く残りの内部電極を取り囲むように前記メイン半導体チップに形成され、前記サブ半導体チップの高さと同じ高さを有するダムと、
前記ダムによって取り囲まれた内部に埋め込まれた非導電性ポリマーと、
前記各外周電極に取り付けられた複数のソルダボールとで構成され、
前記各外周電極に取り付けられた各ソルダボールは、前記サブ半導体チップの高さより０．１ｍｍ乃至５ｍｍだけ高く形成されることを特徴とする半導体パッケージ。
【請求項２】
前記下部障壁層は、Ｔｉ／Ｗ、Ｃｒ＋Ｎｉ、Ｔｉ／Ｗ＋Ｎｉ又はＣｒ＋Ｃｏ＋Ｎｉからなる混合物であり、２０００乃至５０００Åの厚さを有し、前記シード層は、Ｃｕ、Ａｕ、Ｃｒ又はＮｉであり、１乃至５μｍの厚さを有し、前記金属層は、Ｃｕ、Ｎｉ＋Ｃｕ、Ｃｕ＋Ｎｉ＋Ａｕ又はＣｕ＋Ａｕからなる混合物であり、２乃至１０μｍの厚さを有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記各外周電極及び前記各内部電極は、球形であり、前記各内部電極のサイズは、直径０．１ｍｍ〜直径１ｍｍの範囲であり、前記各外周電極のサイズは、直径０．３ｍｍ〜直径３ｍｍの範囲であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記各外周電極及び前記各内部電極は、四角形であり、前記各内部電極のサイズは、０．１ｍｍ×０．１ｍｍ〜１ｍｍ×１ｍｍ、前記各外周電極のサイズは、０．３ｍｍ×０．３ｍｍ〜３ｍｍ×３ｍｍの範囲であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記各バンプは、ソルダ又は金であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記ダムは、非導電性のポリマーであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
互いに電気的に接続される複数の半導体チップを含む半導体パッケージを製造する方法において、
リードフレーム又は基板として機能するメイン半導体チップの全面に、前記メイン半導体チップ用の下部障壁物質と前記メイン半導体チップ用のシード物質とを順に堆積させる工程と、
エッチング工程により、堆積された前記メイン半導体チップ用の下部障壁物質および前記メイン半導体チップ用のシード物質の一部を選択的に除去することによって、それぞれのメインチップパッド上に、残された前記メイン半導体チップ用の下部障壁物質からなる下部障壁層と残された前記メイン半導体チップ用のシード物質からなるシード層を形成する工程と、
前記メイン半導体チップ用の下部障壁層と前記メイン半導体チップ用のシード層が形成されていない部分に絶縁層を形成する工程と、
前記メイン半導体チップの全面に金属層を形成する工程と、
エッチング工程により前記金属層の一部を選択的に除去することによって、両端部に電極を有する複数の金属パターンを形成する工程と、
前記両端部の電極を除く前記金属層の上部に保護層を形成する工程と、
サブ半導体チップの各サブチップパッド上にバンプを形成する工程と、
前記サブ半導体チップの前記各サブチップパッド上に形成された前記各バンプを、前記メイン半導体チップに形成される前記複数の金属パターンのうちの互いに異なる複数の金属パターンに形成された電極に接着することによって、前記サブ半導体チップを前記メイン半導体チップに取り付ける工程と、
前記メイン半導体チップに形成される前記電極のうち、前記メイン半導体チップの最外周に位置する外周電極を除く残りの内部電極を取り囲むように、前記メイン半導体チップ上に、前記サブ半導体チップの高さと同じ高さを有するダムを形成した後、前記ダムによって取り囲まれた内部を非導電性ポリマーで埋め込む工程と、
前記各外周電極に、前記サブ半導体チップの高さより０．１ｍｍ乃至５ｍｍだけ高く形成されるソルダボールを取り付ける工程とで構成される半導体パッケージの製造方法。
【請求項８】
前記メイン半導体チップ用の下部障壁層は、Ｔｉ／Ｗ、Ｃｒ＋Ｎｉ、Ｔｉ／Ｗ＋Ｎｉ又はＣｒ＋Ｃｏ＋Ｎｉからなる混合物であり、２０００乃至５０００Åの厚さを有し、前記シード層は、Ｃｕ、Ａｕ、Ｃｒ又はＮｉであり、１乃至５μｍの厚さを有することを特徴とする請求項７に記載の半導体パッケージの製造方法。
【請求項９】
前記絶縁層は、非導電性のポリイミド又はポリマーであり、前記シード層の高さと同じ高さを有することを特徴とする請求項７に記載の半導体パッケージの製造方法。
【請求項１０】
前記金属層は、Ｃｕ、Ｎｉ＋Ｃｕ、Ｃｕ＋Ｎｉ＋Ａｕ又はＣｕ＋Ａｕからなる混合物であり、２乃至１０μｍの厚さを有することを特徴とする請求項７に記載の半導体パッケージの製造方法。
【請求項１１】
前記サブ半導体チップの各サブチップパッド上にバンプを形成する工程は、
前記サブ半導体チップの全面に前記サブ半導体チップ用の下部障壁物質と前記サブ半導体チップ用のシード物質を順に堆積させる工程と、
エッチング工程により、堆積された前記サブ半導体チップ用の下部障壁物質および前記サブ半導体チップ用のシード物質の一部を選択的に除去することによって、それぞれのサブチップパッド上に、残された前記サブ半導体チップ用の下部障壁物質からなる下部障壁層と残された前記サブ半導体チップ用のシード物質からなるシード層を形成する工程と、
前記サブ半導体チップの全面に前記サブ半導体チップ用のシード層の上部を露出させるように、フォトレジストを形成する工程と、
前記サブ半導体チップ用のシード層の上部にバンプを形成した後、前記フォトレジストを除去する工程とを含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
【請求項１２】
前記サブ半導体チップ用の下部障壁層は、Ｔｉ／Ｗ、Ｃｒ＋Ｎｉ、Ｔｉ／Ｗ＋Ｎｉ又はＣｒ＋Ｃｏ＋Ｎｉからなる混合物であり、２０００乃至５０００Åの厚さを有し、前記サブ半導体チップ用のシード層は、Ｃｕ、Ａｕ、Ｃｒ又はＮｉであり、１乃至５μｍの厚さを有することを特徴とする請求項１１に記載の半導体パッケージの製造方法。
【請求項１３】
前記各バンプは、ソルダ又は金であることを特徴とする請求項１１に記載の半導体パッケージの製造方法。
【請求項１４】
前記ダムは、非導電性のポリマーであることを特徴とする請求項７に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージに関し、より詳細には、多数個の半導体チップを含むマルチ型半導体パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体チップ（半導体素子）等を用いたほぼすべての電子システム（例えば、コンピューター、ＰＣＳ、携帯電話、ＰＤＡ等）は、ユーザーの要求を満足させるために、ますます高機能化及び小型軽量化されているのが現状である。このような傾向に対応できる設計及び製造工程技術の画期的な発展に伴って、電子システムに用いられる半導体チップや半導体パッケージも高機能化及び小型軽量化されてきている。
【０００３】
よく知られているように、半導体チップをパッケージする技術としては、マルチチップモジュール（ＭＣＭ：multi chip module）パッケージとマルチチップパッケージ（ＭＣＰ：multi chip package）等がある。
これらのうちマルチチップモジュール（ＭＣＭ）パッケージは、図１３に示されたように、薄膜の金属フィルム、セラミック又は基板からなる基体４００上にワイヤボンディング、テープボンディング、フリップチップボンディング等の方法を用いて多数個の半導体チップ４０２、４０４、４０６を取り付けてパッケージする技術である。
【０００４】
図１３において、第１の半導体チップ４０２は、ワイヤボンディングにより取り付けられ、第２の半導体チップ４０４は、テープボンディングにより取り付けられ、第３の半導体チップ４０６は、フリップチップボンディングにより取り付けられた状態を示し、参照符号４０８は、ＰＧＡ入出力端子を、４１０は、ＢＧＡ入出力端子をそれぞれ示す。
【０００５】
一方、マルチチップパッケージ（ＭＣＰ）は、２つ以上の半導体チップを、限定されたサイズのパッケージ内に実装する技術であって、ワイヤボンディングを用いてリードフレームや基板上に複数の半導体チップを実装する技術である。図１４に示されたように、ワイヤボンディングにより基板５０２上に複数の半導体チップ５０４ａ、５０４ｂを搭載し、ワイヤ５０８を用いて各半導体チップ５０４ａ、５０４ｂのパッドを外部リード５０６に連結する構造を有し、全体構造が、例えばエポキシモルディングコンパウンド（epoxy molding compound：ＥＭＣ）５００等に埋め込まれる形態を有する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したような従来のマルチチップモジュールパッケージ及びマルチチップパッケージは、薄膜の金属フィルム、セラミック又は基板からなる基体上に、ワイヤボンディング、テープボンディング、フリップチップボンディング等の方法を用いて必要とする多数個の半導体チップを取り付けるか、又はワイヤボンディングにより基板上に複数の半導体チップを実装し、エポキシモルディングコンパウンドで埋め込む構造的な特性のため、小型軽量化に限界がある。
【０００７】
また、従来のパッケージは、ワイヤ等を用いて半導体チップのパッドと外部リードとを連結する構造を有するため、半導体パッケージの品質及び信頼性が低下するという問題（すなわち電気的特性の低下問題）がある。特にＥＭＣを用いた従来の半導体パッケージは、エポキシモルディングコンパウンド（ＥＭＣ）で発生するアルファ粒子源により半導体パッケージの信頼性が著しく低下し、且つ、ＥＭＣによりデバイスのアクティブ領域が汚染されて、パッケージの信頼性が低下するという問題があった。
【０００８】
本発明は、上述したような従来技術の問題点を解決するためになされたもので、小型軽量化を図ることができると共に、パッケージ製品の信頼性を高めることができる半導体パッケージ及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、本発明の一態様によると、互いに電気的に接続される複数の半導体チップを含む半導体パッケージにおいて、リードフレーム又は基板として機能し、複数のメインチップパッドが設けられたメイン半導体チップと、メインチップパッド上に形成された下部障壁層と、前記下部障壁層上に形成されたシード層と、前記シード層上に形成された金属層とを有し、対応する前記各メインチップパッドに電気的に接続され、両端部に電極が形成された複数の金属パターンと、複数のサブチップパッドが設けられたサブ半導体チップであって、前記複数のサブチップパッド上に形成された各バンプが、前記メイン半導体チップに形成される前記電極のうち、前記複数の金属パターンのうちの互いに異なる複数の金属パターンに形成された電極に接着されることによって、前記メイン半導体チップに取り付けられる少なくとも１つのサブ半導体チップと、前記メイン半導体チップに形成される前記電極のうち、前記メイン半導体チップの最外周に位置する外周電極を除く残りの内部電極を取り囲むように前記メイン半導体チップに形成され、前記サブ半導体チップの高さと同じ高さを有するダムと、前記ダムによって取り囲まれた内部に埋め込まれた非導電性ポリマーと、前記各外周電極に取り付けられた複数のソルダボールとで構成され、前記各外周電極に取り付けられた各ソルダボールは、前記サブ半導体チップの高さより０．１ｍｍ乃至５ｍｍだけ高く形成されることを特徴とする半導体パッケージを提供する。
【００１０】
また、本発明の他の態様によると、互いに電気的に接続される複数の半導体チップを含む半導体パッケージを製造する方法において、リードフレーム又は基板として機能するメイン半導体チップの全面に、前記メイン半導体チップ用の下部障壁物質と前記メイン半導体チップ用のシード物質とを順に堆積させる工程と、エッチング工程により、堆積された前記メイン半導体チップ用の下部障壁物質および前記メイン半導体チップ用のシード物質の一部を選択的に除去することによって、それぞれのメインチップパッド上に、残された前記メイン半導体チップ用の下部障壁物質からなる下部障壁層と残された前記メイン半導体チップ用のシード物質からなるシード層を形成する工程と、前記メイン半導体チップ用の下部障壁層と前記メイン半導体チップ用のシード層が形成されていない部分に絶縁層を形成する工程と、前記メイン半導体チップの全面に金属層を形成する工程と、エッチング工程により前記金属層の一部を選択的に除去することによって、両端部に電極を有する複数の金属パターンを形成する工程と、前記両端部の電極を除く前記金属層の上部に保護層を形成する工程と、サブ半導体チップの各サブチップパッド上にバンプを形成する工程と、前記サブ半導体チップの前記各サブチップパッド上に形成された前記各バンプを、前記メイン半導体チップに形成される前記複数の金属パターンのうちの互いに異なる複数の金属パターンに形成された電極に接着することによって、前記サブ半導体チップを前記メイン半導体チップに取り付ける工程と、前記メイン半導体チップに形成される前記電極のうち、前記メイン半導体チップの最外周に位置する外周電極を除く残りの内部電極を取り囲むように、前記メイン半導体チップ上に、前記サブ半導体チップの高さと同じ高さを有するダムを形成した後、前記ダムによって取り囲まれた内部を非導電性ポリマーで埋め込む工程と、前記各外周電極に、前記サブ半導体チップの高さより０．１ｍｍ乃至５ｍｍだけ高く形成されるソルダボールを取り付ける工程とで構成される半導体パッケージの製造方法を提供する。
【００１１】
【発明の実施の形態】
本発明の前記ならびにその他の目的といろいろな利点は、本明細書の記述および添付図面から明らかになるであろう。
以下、添付の図面を参照として本発明の好ましい実施例を詳細に説明する。
本発明の核心技術の要旨は、ワイヤボンディング、テープボンディング、フリップチップボンディング等を用いて金属フィルム、セラミック、基板等の基体に多数個の半導体チップを取り付ける従来の半導体パッケージとは異なって、リードフレームや基板の役目をするメイン半導体チップ上に、電極を有する金属パターンを形成し、対応するパッド（メインチップパッド）に連結し、少なくとも１つのサブ半導体チップ上の対応するパッド（サブチップパッド）に連結されるバンプ（ソルダバンプ又は金バンプ）を形成し、各バンプを対応する金属パターンの電極に接着する形態でサブ半導体チップをメイン半導体チップ上に取り付け、メイン半導体チップの外周にサブ半導体チップを取り囲む形態でダンパーを形成した後、ダンパー内部を非導電性のポリマーなどで充填させることである。このような技術的手段により本発明の目的を容易に達成することができる。
【００１２】
図１乃至図６は、本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である。
図１を参照すると、リードフレームや基板の役目をする１つの半導体チップ、すなわち外周縁に沿って複数のメインチップパッド１０２が形成され、メインチップパッド１０２以外の領域が第１の保護層１０４で被覆されたメイン半導体チップ１００上の全面に、スパッタリング又は蒸着(evaporation)等の成膜工程を実施することによって、下部障壁物質１０６ａを形成する。この際、下部障壁物質１０６ａとしては、Ｔｉ／Ｗ、Ｃｒ＋Ｎｉ、Ｔｉ／Ｗ＋Ｎｉ又はＣｒ＋Ｃｏ＋Ｎｉからなる混合物を使用することができ、その厚さは、２０００乃至５０００Å程度が好ましい。
【００１３】
以下には、説明の便宜と理解の増進のために、図１のＡ−Ａ’線に着目し、拡大図示した構造を例にして本発明に係る半導体パッケージの製造工程を説明する。
図２を参照すると、蒸着工程により下部障壁物質１０６ａが形成されたメイン半導体チップ１００の全面に、所定の厚さを有するシード(seed)物質１０８ａを形成する。このシード物質１０８ａとしては、Ｃｕ、Ａｕ、Ｃｒ、Ｎｉ等を使用することができ、その厚さは、１乃至５μｍ程度が好ましい。
【００１４】
次に、シード物質１８０ａが形成されたメイン半導体チップ１００の全面にわたってフォトレジストを形成し、露光および現像工程を進行して、フォトレジストの一部を選択的に除去し、すなわちメインチップパッド１０２の上部を除いた残りの部分を露出させた後、残存するフォトレジストをエッチングマスクとするエッチング工程を行い、シード物質１０８ａ及び下部障壁物質１０６ａの一部を選択的に除去し（この際、第１の保護層１０４の一部が露出される）、次いで、残存するフォトレジストを除去することによって、図３に示されたように、メインチップパッド１０２の上部に下部障壁層１０６とシード層１０８を形成する。ここで、下部障壁層１０６は、拡散防止と接着力増大のためのものである。
【００１５】
次に、図４に示されたように、シード層１０８の上部を除く残りの部分の全面に、シード層１０８の高さまで非導電性のポリイミド又はポリマーで絶縁層１０９をコーティングした後、蒸着又はメッキ工程を進行して、全面にわたって所定の厚さを有する金属物質１１０ａを形成する。このような金属物質として、Ｃｕ、Ｎｉ＋Ｃｕ、Ｃｕ＋Ｎｉ＋Ａｕ、Ｃｕ＋Ａｕなどの混合物を使用することができ、その厚さは、２乃至１０μｍ程度が好ましい。
【００１６】
図５を参照すると、フォトレジスト塗布→露光→現像工程を行うことによって、金属物質１１０ａの上部に任意のパターンを有するエッチングマスクを形成し、このように形成されたエッチングマスクを用いたエッチング工程を行い、シード層１０８の上部から絶縁層１０９の上部の一部に延びる形態の金属層１１０を形成することによって、下部障壁層１０６、シード層１０８及び金属層１１０からなる金属パターンを完成する。
【００１７】
この際、金属層１１０の両端部には、円形又は四角形の電極１１０ｂ1、１１０ｂ2が形成される。電極が球形の場合、メイン半導体チップ１００の内部側電極１１０ｂ2のサイズは、直径０．１ｍｍ〜直径１ｍｍ程度が好ましく、電極が四角形の場合、メイン半導体チップ１００の内部側電極１１０ｂ2のサイズは、０．１ｍｍ×０．１ｍｍ〜１ｍｍ×１ｍｍ程度が好ましい。また、電極が球形の場合、メイン半導体チップ１００の外周側電極１１０ｂ1のサイズは、直径０．３ｍｍ〜直径３ｍｍ程度が好ましく、電極が四角形の場合、メイン半導体チップ１００の外周電極１１０ｂ1のサイズは、０．３ｍｍ×０．３ｍｍ〜３ｍｍ×３ｍｍ程度が好ましい。
【００１８】
また、各電極１１０ｂ1、１１０ｂ2には、後述する工程によりサブ半導体チップ上に形成されたソルダバンプが接着される。
次に図６に示すように、金属層１１０の上部に残存するフォトレジスト（エッチングマスク）を除去した後、電極１１０ｂ1、１１０ｂ2部分を除いた金属層１１０の上部に第２の保護層１１２を形成することによって、メイン半導体チップの製作工程を完了する。
【００１９】
次に、上述したような一連の工程により製造されたメイン半導体チップ上に取り付けられるべきサブ半導体チップを製作する工程を説明する。
図７乃至図９は、本発明に係る半導体パッケージを製造するために、サブ半導体チップにソルダ又は金バンプを形成する工程を示す工程順序図である。
図７を参照すると、図１乃至図３に示された工程と実質的に同様の工程を行うことによって、サブ半導体チップ２００に設けられているサブチップパッド２０２の上部に下部障壁層２０６とシード層２０８を順に形成し、次いで、サブ半導体チップ２００の全面にわたってフォトレジスト２１０を塗布した後、露光及び現像工程を行い、フォトレジスト２１０の一部を除去、すなわちシード層２０８の上部にあるフォトレジストを除去することによって、シード層２０８の上部を露出させる。この時に使用される下部障壁層２０６とシード層２０８の材料及び厚さは、メイン半導体チップ１００に使用されるものと同一であるか、類似したものである。
【００２０】
次に、図８に示されたように、メッキ工程等を行うことにより、露出したシード層２０８の上部に、所定の厚さを有するソルダ又は金２１２ａを形成する。そして、リフロー工程を進行することにより、図９に示されたように、シード層２０８の上部にバンプ２１２を形成する。こうしてサブ半導体チップの製作工程が完了する。
【００２１】
次に、上述したような一連の工程により製造されたメイン半導体チップ上に少なくとも１つのサブ半導体チップを取り付けて、半導体パッケージを製造する工程を説明する。
図１０乃至図１２は、本発明の好ましい実施例によってメイン半導体チップとサブ半導体チップを用いて半導体パッケージを製造する工程を示す工程順序図である。
【００２２】
図１０を参照すると、フリップチップボンディング工程を行うことによって、上述したような一連の工程により得られたサブ半導体チップ２００をメイン半導体チップ１００に取り付け、すなわちサブ半導体チップ２００に形成された各バンプ２１２をメイン半導体チップ１００の対応する各電極１１０ｂ1又は１１０ｂ2に接着することによって、サブ半導体チップ２００をメイン半導体チップ１００に取り付ける。ここで、メイン半導体チップおよびサブ半導体チップの組み合わせとしては、マイクロプロセッサおよびメモリの組み合わせ、マイクロプロセッサおよび非メモリの組み合わせ、メモリおよび非メモリの組み合わせなどを挙げることができる。
【００２３】
次に、図１１に示されたように、メイン半導体チップ１００の外周部分に非導電性のポリマーからなるダム３０２を形成し、すなわちメイン半導体チップ１００の外周側に形成された電極１１０ｂ1を含まない部分を取り囲むように、ダム３０２を形成する。この時に形成されるダム３０２の高さは、サブ半導体チップ２００の高さと同一にすることが好ましい。
【００２４】
次に、ダム３０２の内部を非導電性のポリマーなどのような充填物質３０４で充填した後、メイン半導体チップ１００の外周側電極１１０ｂ1に大きなソルダボール、例えば、サブ半導体チップ２００の高さより少なくとも０．１ｍｍ〜５ｍｍ程度高くソルダボール３０６を取り付けた後、リフローすることによって、図１２に示されたように、所望の半導体パッケージを完成する。
【００２５】
【発明の効果】
以上説明したように、本発明によると、ワイヤボンディング、テープボンディング、フリップチップボンディング等を用いて、金属フィルム、セラミック、基板等の基体に多数個の半導体チップを取り付ける従来の半導体パッケージとは異なって、リードフレームや基板の役目をするメイン半導体チップ上に、電極を有する金属パターンを形成し、対応するパッド（メインチップパッド）に連結し、少なくとも１つのサブ半導体チップ上の対応するパッド（サブチップパッド）に連結されるバンプ（ソルダバンプ又は金バンプ）を形成し、各バンプを対応する金属パターンの電極に接着するように、サブ半導体チップをメイン半導体チップ上に取り付け、メイン半導体チップの外周にサブ半導体チップを取り囲むように、ダンパーを形成した後、ダンパー内部を非導電性のポリマーなどで充填する構造で製造されるため、半導体パッケージの小型軽量化及び低コスト化を効果的に実現することができ、金属パターンを用いて半導体チップ間を直接連結するため、半導体パッケージの電気的特性に対する信頼性をさらに増加させることができる。
【００２６】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である
【図２】本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である
【図３】本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である
【図４】本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である
【図５】本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である
【図６】本発明に係る半導体パッケージを製造するために、メイン半導体チップに金属パターン及び電極を形成する工程を示す工程順序図である
【図７】本発明に係る半導体パッケージを製造するために、サブ半導体チップにソルダ又は金バンプを形成する工程を示す工程順序図である
【図８】本発明に係る半導体パッケージを製造するために、サブ半導体チップにソルダ又は金バンプを形成する工程を示す工程順序図である
【図９】本発明に係る半導体パッケージを製造するために、サブ半導体チップにソルダ又は金バンプを形成する工程を示す工程順序図である
【図１０】本発明の好ましい実施例によってメイン半導体チップとサブ半導体チップを用いて半導体パッケージを製造する工程を示す工程順序図である
【図１１】本発明の好ましい実施例によってメイン半導体チップとサブ半導体チップを用いて半導体パッケージを製造する工程を示す工程順序図である
【図１２】本発明の好ましい実施例によってメイン半導体チップとサブ半導体チップを用いて半導体パッケージを製造する工程を示す工程順序図である
【図１３】従来のマルチチップモジュール（ＭＣＭ）パッケージの断面図である
【図１４】従来のマルチチップパッケージ（ＭＣＰ）の断面図である
【符号の説明】
１００  メイン半導体チップ
１０２  メインチップパッド
１０４、２０４  第１の保護層
１０６、２０６  下部障壁層
１０８、２０８  シード層
１０９  絶縁層
１１０  金属層
１１０ｂ1、１１０ｂ2  電極
１１２  第２の 保護層
２００  サブ半導体チップ
２１２  バンプ
３０２  ダム
３０４  充填物質
３０６  ソルダボール
【図１】
0004221193.tif 000002
【図２】
0004221193.tif 000003
【図３】
0004221193.tif 000004
【図４】
0004221193.tif 000005
【図５】
0004221193.tif 000006
【図６】
0004221193.tif 000007
【図７】
0004221193.tif 000008
【図８】
0004221193.tif 000009
【図９】
0004221193.tif 000010
【図１０】
0004221193.tif 000011
【図１１】
0004221193.tif 000012
【図１２】
0004221193.tif 000013
【図１３】
0004221193.tif 000014
【図１４】
0004221193.tif 000015