【手続補正書】
【提出日】平成24年12月10日(2012.12.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する回路であって、
前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信する送信回路と、
前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信する複数の受信回路と、
前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出する検出回路と、
前記送信回路の入力と前記受信回路のうちの少なくとも１つの受信回路の出力との間で、前記複数のチャンネルのうちの少なくとも１つに連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも１つの信号伝播遅延を設定する遅延回路と、
を備えることを特徴とするチャンネルスキュー補償回路。
【請求項２】
前記複数のチャンネルと連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルの信号伝播遅延を設定する複数の遅延回路を更に備えることを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項３】
前記基準信号はステップ信号（ｓｔｅｐ  ｓｉｇｎａｌ）であることを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項４】
前記チャンネルスキュー補償回路は、
テスト信号を前記メモリ回路及びメモリコントローラ回路へ転送して該メモリ回路の制御に使われる少なくとも１つのＢＯＴ（ｂｕｉｌｔ−ｏｆｆ−ｔｅｓｔ）回路であることを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項５】
前記メモリ回路は、被検査素子（ＤＵＴ）、ＤＲＡＭメモリ回路、及びＤＤＲ３  ＤＲＡＭメモリ回路のうちの少なくとも１つを含むことを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項６】
前記複数のチャンネルのうちの１つは、データストローブ信号（ＤＱＳ）を伝達するチャンネルであることを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項７】
前記遅延回路は、前記データストローブ信号を伝達する前記チャンネルが９０度の位相シフトを持つように設定されることを特徴とする請求項６に記載のチャンネルスキュー補償回路。
【請求項８】
前記遅延回路は、遅延ライン、プログラム可能な遅延ライン、及びプログラム可能な非同期遅延ラインのうちの少なくとも１つを含むことを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項９】
前記送信回路は、前記複数のチャンネルの前記入力端を終端するソース終端回路（ｓｏｕｒｃｅ  ｔｅｒｍｉｎａｔｉｏｎ  ｃｉｒｃｕｉｔ）を含むことを特徴とする請求項１に記載のチャンネルスキュー補償回路。
【請求項１０】
前記基準信号が前記複数のチャンネルを介して送信される際、前記複数のチャンネルの前記出力端は開放回路（ｏｐｅｎ  ｃｉｒｃｕｉｔ）で具現されることを特徴とする請求項９に記載のチャンネルスキュー補償回路。
【請求項１１】
前記基準信号が前記複数のチャンネルを介して送信される際、前記複数のチャンネルの前記出力端は前記メモリ回路と連結が切り離されることを特徴とする請求項１０に記載のチャンネルスキュー補償回路。
【請求項１２】
メモリ回路を制御し、該メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償するデ−スキュー（ｄｅ−ｓｋｅｗ）機能を有するメモリコントローラであって、
前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信する送信回路と、
前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信する複数の受信回路と、
前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出する検出回路と、
前記送信回路の入力と前記受信回路のうちの少なくとも１つの受信回路の出力との間で、前記複数のチャンネルのうちの少なくとも１つに連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも１つの信号伝播遅延を設定する遅延回路と、を備えることを特徴とするメモリコントローラ。
【請求項１３】
前記複数のチャンネルと連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルの信号伝播遅延を設定する複数の遅延回路を更に備えることを特徴とする請求項１２に記載のメモリコントローラ。
【請求項１４】
前記基準信号はステップ信号であることを特徴とする請求項１２に記載のメモリコントローラ。
【請求項１５】
前記メモリ回路は、ＤＲＡＭメモリ回路及びＤＤＲ３  ＤＲＡＭメモリ回路のうちの少なくとも１つを含むことを特徴とする請求項１２に記載のメモリコントローラ。
【請求項１６】
前記複数のチャンネルのうちの１つは、データストローブ信号を伝達するチャンネルであることを特徴とする請求項１２に記載のメモリコントローラ。
【請求項１７】
前記遅延回路は、前記データストローブ信号を伝達する前記チャンネルが９０度の位相シフトを持つように設定されることを特徴とする請求項１６に記載のメモリコントローラ。
【請求項１８】
前記送信回路は、前記複数のチャンネルの前記入力端を終端するソース終端回路を含むことを特徴とする請求項１２に記載のメモリコントローラ。
【請求項１９】
メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する方法であって、
前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信するステップと、
前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信するステップと、
前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出するステップと、
前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも１つの信号伝播遅延を設定するステップと、
を有し、
前記少なくとも１つの信号伝播遅延を設定するステップは、
データストローブ信号を伝達するチャンネルの遅延が第１データの遅延に整列するようにコース調節（ｃｏａｒｓｅ  ｔｕｎｉｎｇ）を遂行するステップと、
前記コース調節が完了した後、前記第１データチャンネルと異なる少なくとも１つのデータチャンネルの遅延が前記データストローブ信号を伝達するチャンネルの遅延に整列するようにファイン調節（ｆｉｎｅ  ｔｕｎｉｎｇ）を遂行するステップと、を有することを特徴とするチャンネルスキュー補償方法。
【請求項２０】
前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルの信号伝播遅延を設定するステップを更に有することを特徴とする請求項１９に記載のチャンネルスキュー補償方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するためになされた本発明の一特徴によるチャンネルスキュー補償回路は、メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する回路であって、送信回路、複数の受信回路、検出回路、及び遅延回路を備える。前記送信回路は、前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信する。前記複数の受信回路は、前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信する。前記検出回路は、前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出する。前記遅延回路は、前記送信回路の入力と前記受信回路のうちの少なくとも１つの受信回路の出力との間で、前記複数のチャンネルのうちの少なくとも１つに連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも１つの信号伝播遅延を設定する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記目的を達成するためになされた本発明の一特徴によるメモリコントローラは、メモリ回路を制御し、該メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償するデ−スキュー（ｄｅ−ｓｋｅｗ）機能を有するメモリコントローラであって、送信回路、複数の受信回路、検出回路、及び遅延回路を備える。前記送信回路は、前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信する。前記複数の受信回路は、前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの前記入力端で受信する。前記検出回路は、前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出する。前記遅延回路は、前記送信回路の入力と前記受信回路のうちの少なくとも１つの受信回路の出力との間で、前記複数のチャンネルのうちの少なくとも１つに連結され、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも１つの信号伝播遅延を設定する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
上記目的を達成するためになされた本発明の一特徴によるチャンネルスキュー補償方法は、メモリ回路との通信に使われる複数のチャンネルの間のスキューを補償する方法であって、前記複数のチャンネルの入力端で前記複数のチャンネルを介して基準信号を送信するステップと、前記複数のチャンネルの出力端から各々反射された複数の反射信号を前記複数のチャンネルの上記入力端で受信するステップと、前記反射信号を受信して前記複数のチャンネルの間の相対的な信号伝播時間差を検出するステップと、前記検出された相対的な信号伝播時間差に基づいて前記複数のチャンネルのうちの少なくとも１つの信号伝播遅延を設定するステップと、を有し、前記少なくとも１つの信号伝播遅延を設定するステップは、データストローブ信号を伝達するチャンネルの遅延が第１データの遅延に整列するようにコース調節（ｃｏａｒｓｅ  ｔｕｎｉｎｇ）を遂行するステップと、前記コース調節が完了した後、前記第１データチャンネルと異なる少なくとも１つのデータチャンネルの遅延が前記データストローブ信号を伝達するチャンネルの遅延に整列するようにファイン調節（ｆｉｎｅ  ｔｕｎｉｎｇ）を遂行するステップと、を有する。