【手続補正書】
【提出日】平成25年2月18日(2013.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【非特許文献１】“128X128 CMOS PHOTODIODE-TYPE ACTIVE PIXEL,SENSOR WITH ON-CHIP TIMING,CONTROL AND SIGNAL CHAINELECTRONICS”SPIE,vol.2415,Charge-Coupled Devices and Solid State Optical Sensors V,paper no.34(1995)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
【図１】本発明の第１実施形態に係るＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【図２】単位画素の構成の一例を示す回路図である。
【図３】リセットレベル、信号レベルの順で読み出す場合の相関二重サンプリング動作の説明に供するタイミング波形図である。
【図４】最初に読み出されるリセットレベルをＡＤ変換回路の基準電圧として設定する場合の動作説明に供するタイミング波形図である。
【図５】２画素共有の場合の回路構成の一例を示す回路図である。
【図６】２画素共有の場合のレイアウトの一例を示す平面パターン図である。
【図７】ＡＤ変換回路で用いられる比較器の構成例を示す回路図である。
【図８】比較器の各部の波形を示すタイミング波形図である。
【図９】リセットレベルの面内分布と、直前の行のリセットレベルを用いた基準電圧を示す図である。
【図１０】必要なＡＤ変換回路の入力電圧範囲を狭めることが可能となることについての説明に供する図である。
【図１１】複数のレイアウト形状からなる画素が混在する場合のリセットレベルについての説明に供する図である。
【図１２】偶数行と奇数行でレイアウト形状が異なる画素パターンが適用されている場合のリセットレベルと面内分布についての説明に供する図である。
【図１３】直前に読み出しが完了した異なるレイアウト形状の画素からリセットレベルを読み出す場合についての説明に供する図である。
【図１４】直前に読み出しが完了した同一レイアウト形状画素を選択して、そのリセットレベルを基準電圧とする場合についての説明に供する図である。
【図１５】実施例１に係る駆動方法の説明に供するタイミング波形図である。
【図１６】実施例２に係る駆動方法の説明に供するタイミング波形図である。
【図１７】実施例３に係る駆動方法の説明に供するタイミング波形図である。
【図１８】本発明の第２実施形態に係るＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【図１９】カラムアンプ回路の具体的な回路例を示す回路図である。
【図２０】カラムアンプ回路の動作例を示すタイミング波形図である。
【図２１】光電変換部から転送される光電荷を電荷電圧変換部とは別に保持するメモリ部を有する、他の画素例１に係る単位画素の一例を示す構成図である。
【図２２】有機光電変換膜を用いた、他の画素例２に係る単位画素の一例を示す構成図である。
【図２３】本発明に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。
【図２４】固定パターンノイズを除去するには、信号レベルを読み出した後リセットレベルを読み出す必要があることについての説明に供する図である。
【図２５】リセットレベルの縦方向の面内分布の一例を示す図である。
【図２６】一定電圧を基準電圧として印加する場合、ＡＤ変換回路の入力電圧範囲を拡大する必要があることについての説明に供する図である。
【図２７】信号振幅が最大−１Ｖである場合の、基準電圧に対するリセットレベル及び最大振幅時の信号レベルを示す図である。
【図２８】温度変化によってリセットレベルが上下に変動した場合、入力電圧範囲を拡大する必要があることについての説明に供する図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
参照信号生成部１５は、タイミング制御部１８から与えられる制御信号ＣＳ1による制御の下に、当該タイミング制御部１８から与えられるクロックＣＫに基づいてランプ波の参照信号Ｖrefを生成する。そして、参照信号生成部１５は、生成した参照信号Ｖrefをカラム処理部１４AのＡＤ変換回路２３-1〜２３-mに対して供給する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
比較器３１は、画素アレイ部１２のｍ列目の各単位画素１１から出力される画素信号に応じた列信号線２２-mの信号電圧Ｖoutと、参照信号生成部１５から供給されるランプ波の参照信号Ｖrefとを比較する。そして、比較器３１は、例えば、参照信号Ｖrefが信号電圧Ｖoutよりも大なるときに出力Ｖcoが“Ｈ”レベルになり、参照信号Ｖrefが信号電圧Ｖout以下のときに出力Ｖcoが“Ｌ”レベルになる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
このようにして、画素アレイ部１２の各単位画素１１から列信号線２２-1〜２２-mを経由して画素列毎に供給されるアナログ信号について、ＡＤ変換回路２３（２３-1〜２３-m）において先ず比較器３１で比較動作が行われる。そして、アップ／ダウンカウンタ３２において、比較器３１での比較動作の開始から比較動作の終了までカウント動作を行うことで、アナログ信号がデジタル信号に変換されてメモリ装置３４（３４-1〜３４-m）に格納される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
転送トランジスタ４３は、フォトダイオード４１のカソード電極とＦＤ部４２との間に接続されている。転送トランジスタ４３のゲート電極には、高レベル（例えば、Ｖddレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）となる転送信号ＴＲＧが行走査部１３から与えられる。転送トランジスタ４３は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード４１で光電変換され、蓄積された光電荷をＦＤ部４２に転送する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
リセットレベルＶrst及び信号レベルＶsigには、熱雑音、寄生容量のカップリングによる雑音といった、リセット毎にランダムに発生するノイズ(Random Noise)が、ＦＤ部４２をリセット電位Ｖrにリセットした際に加わっている。これらのノイズとしては、ＦＤ部４２をリセットする度に異なるノイズが加わる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
リセットレベルを読み出すために選択される単位画素（第２の単位画素）としては、信号を読み出す対象画素（第１の単位画素）と、物理的に相関の高い画素であることが望ましい。ここで、物理的に相関の高い画素とは、レイアウト形状が同一である画素や、２次元配列上で近傍にある画素を指す。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
この２画素共有の回路例の場合は、ＦＤ部４２、リセットトランジスタ４４、増幅トランジスタ４５、及び、選択トランジスタ４６を２画素間で共有することができる。具体的には、i番目の画素行の単位画素１１iのＦＤ部４２i、リセットトランジスタ４４i、増幅トランジスタ４５i、及び、選択トランジスタ４６iを、(i+1)番目の画素行の単位画素１１i+1との間で共有する。(i-2)番目の画素行の単位画素１１i-2のＦＤ部４２i-2、リセットトランジスタ４４i-2、増幅トランジスタ４５i-2、及び、選択トランジスタ４６i-2を、(i-1)番目の画素行の単位画素１１i-1との間で共有する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
２画素共有の回路例の場合のレイアウト（素子配置）の一例を図６に示す。例えば、i番目の画素行の単位画素１１iと、(i+1)番目の画素行の単位画素１１i+1との組み合わせでは、転送トランジスタ４３i，４３i+1の各々と、共有するＦＤ部４２iとの間の距離を等しくするには、２つの画素１１i，１１i+1間でレイアウト形状が異なることになる。そして、レイアウト形状が異なる２画素を単位とし、当該単位が繰り返して配列されるレイアウトとなる。従って、２画素共有の回路例の場合は、偶数行と奇数行でレイアウト形状が異なる場合のレイアウトとなる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
図８に、比較器３１の各部の波形、即ち、制御信号ＰＡＺ、参照信号Ｖref、列信号線２２-mの信号電圧Ｖout、及び、比較器３１の比較出力Ｖcoの各波形を示す。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
このため、直前に読み出しが完了した異なるレイアウト形状の画素からリセットレベルを読み出すと、図１３に示すように、リセットレベルと基準電圧との差を低減する効果が低くなる。そこで、直前に読み出しが完了した同一レイアウト形状の画素を選択して、そのリセットレベルを基準電圧とすることで、リセットレベルと基準電圧の相関を高めることが可能となり、図１４に示すように、リセットレベルと基準電圧との差を効果的に低減することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
そして、参照信号Ｖrefと列信号線２２-1〜２２-mの信号電圧Ｖoutとが等しくなったときに比較器３１の出力Ｖcoは“Ｈ”レベルから“Ｌ”レベルへ反転する。この比較器３１の比較出力Ｖcoの極性反転を受けて、アップ／ダウンカウンタ３２は、アップカウント動作を停止して比較器３１での1回目の比較期間に応じたカウント値を保持する。この１回目の読み出し動作では、単位画素１１のリセットレベルＶrst_iを含む、単位画素１１毎の入射光量に応じた信号レベルＶsig_iが読み出される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
第２転送ゲート部４３は、メモリ部４８に蓄積された電荷を、ゲート電極４３Aに転送信号ＴＲＧが印加されることによって転送する。ＦＤ部４２は、Ｎ型層からなる電荷電圧変換部であり、第２転送ゲート部４３によってメモリ部４８から転送された電荷を電圧に変換する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正の内容】
【０１２４】
有機光電変換膜７１での光電変換によって発生した電荷はＦＤ部４２に蓄積される。ＦＤ部４２の電荷は、増幅トランジスタ４５を含む読み出し回路を介して列信号線２２から電圧として読み出される。ＦＤ部４２は、リセットトランジスタ４４によりドレイン電位Ｖrに設定される。そして、リセットトランジスタ４４のドレイン電位Ｖrは、ＦＤ部４２の空乏化されたリセットトランジスタ４４側のポテンシャルよりも低い電圧Ｖr1から高い電圧Ｖr2へ遷移させることが可能となっている。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
上記各実施形態では、単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本発明は、単位画素が行列状に２次元配置されてなるＸ−Ｙアドレス方式の固体撮像装置全般に対して適用可能である。
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
2011205512.tif 000001
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2011205512.tif 000002