(57)【特許請求の範囲】
【請求項１】
損失性伝送路に沿って被試験デバイスに決定論的波形を印加するドライバであって、
出力ノードにほぼ方形波状の信号を生成する信号発生器と、
前記出力ノードに結合され、直列接続ＲＣ回路網ならびに前記出力ノードおよび前記ＲＣ回路網間に配置された注入バッファ増幅器を備えるフィードバック経路を含み、前記方形波信号を動的に変形し、前記損失性経路に沿った予測される損失を予め補償する注入器と、
を備え、
前記注入器の出力が前記信号発生器によって生成される方形波状の信号に加算される、
ドライバ。
【請求項２】
請求項１記載のドライバにおいて、前記信号発生器が、
第１信号レベルを設定する第１クランプ回路と、
第２信号レベルを発生する第２クランプ回路と、
前記第１および第２クランプ回路に結合され、前記第１および第２信号レベルを前記出力ノードに選択的に通過させるように動作する出力スイッチと、
を備えるドライバ。
【請求項３】
請求項１記載のドライバにおいて、前記注入器が、
前記出力ノードに結合されている出力サンプラと、
前記出力サンプラに結合され、前記出力サンプラによってサンプリングされた信号に基づいて、補償信号を発生するＲＣ回路網と、
を備えるドライバ。
【請求項４】
請求項３記載のドライバにおいて、前記補償信号が、前記ほぼ方形波状の信号の一部を変形する注入電流から成るドライバ。
【請求項５】
半導体テスタにおいて用い、被試験デバイスとの間で信号を駆動および捕捉するチャネル・カードであって、
フォーマッタと、
前記被試験デバイスに結合された入力、および前記フォーマッタに給電する出力を有する比較器と、
前記フォーマッタに結合された入力、および損失性伝送路を介して前記被試験デバイスに接続された出力を有するドライバと、
を含み、前記ドライバが、
出力ノードにほぼ方形波状の信号を生成する信号発生器と、
前記出力ノードに結合され、直列接続ＲＣ回路網ならびに前記出力ノードおよび前記ＲＣ回路網間に配置された注入バッファ増幅器を備えるフィードバック経路を含み、前記方形波信号を動的に変形し、前記損失性経路に沿った予測される損失を予め補償する注入器と、
を備え、
前記注入器の出力が前記信号発生器によって生成される方形波状の信号に加算される、
チャネル・カード。
【請求項６】
請求項５記載のチャネル・カードにおいて、前記信号発生器が、
第１信号レベルを設定する第１クランプ回路と、
第２信号レベルを発生する第２クランプ回路と、
前記第１および第２クランプ回路に結合され、前記第１および第２信号レベルを前記出力ノードに選択的に通過させるように動作する出力スイッチと、
を備えるチャネル・カード。
【請求項７】
請求項５記載のチャネル・カードにおいて、前記注入器が、
前記出力ノードに結合される出力サンプラと、
前記出力サンプラに結合され、前記出力サンプラによってサンプリングされた信号に基づいて、補償信号を発生するＲＣ回路網と、
を備えるチャネル・カード。
【請求項８】
ドライバ出力から損失性信号経路に沿って被試験デバイスに駆動波形を印加する方法であって、
第１クランプ信号レベルを確立するステップと、
前記ドライバ出力において前記第１クランプ信号レベルを用いてほぼ方形波状信号を生成するステップと、
直列接続ＲＣ回路網ならびに前記出力ノードおよび前記ＲＣ回路網間に配置された注入バッファ増幅器を備えるフィードバック経路を用いて注入信号を生成し、前記方形波状信号に前記注入信号を加算することによって、前記方形波状信号を動的に変更し、それによって、前記損失性信号経路に沿ったクランプ信号レベルに対する損失を補償するステップと、
を含む方法。
【請求項９】
請求項８記載の方法において、前記注入するステップが、
前記ドライバ出力において前記信号をサンプリングするステップと、
前記出力ノードにおいて、前記サンプリング・ステップにおいてサンプリングされた信号に応じたレベルで、前記エネルギを供給するするステップと、
を含む方法。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、一般的には半導体デバイスを検査するための自動試験（テスト）装置に関し、更に特定すれば、半導体デバイスを検査する半導体テスタにおいて用い、損失補償回路を有するドライバに関する。
発明の背景
自動試験装置は、半導体デバイスの製造プロセスにおいて重要な役割を担うことが多い。この装置は、多くの場合「テスタ」と呼ばれており、ウエハ・レベルおよびパッケージ・レベルにおいてデバイスの動作環境をシミュレートするものである。種々の条件の下で各半導体デバイスの動作性を検証することによって、製造業者は、高い歩留まりを実現し、その結果信頼性向上を顧客に対して実現することができる。これが、半導体製造業者にとって収益向上につながることは、予期できないことではない。
【０００２】
半導体製造業者が用いるテスタは、一般に、試験を制御する試験ソフトウエアを実行するコンピュータ・ワークステーションを含む。このソフトウエアは、半導体デバイスを駆動する試験ベクトル即ち波形の信号パラメータを制御する。典型的に、パターン発生器が波形を生成し、一般にピン電子機器（ｐｉｎ  ｅｌｅｃｔｒｏｎｉｃｓ）と呼ばれている電子回路に信号を導出する。
【０００３】
ピン電子機器は、一般に、１つ以上のチャネル・カード上に位置し、テスタとＤＵＴ（非試験デバイス）の１つ以上のピンとの間で信号を導く。ピン電子機器は、いくつかのテスタ機能を実行し、一般に、パターン発生器およびＤＵＴ間の信号インターフェースとして動作する。重要度が高い機能の１つに、伝送経路に沿って（ＤＵＴ）のピンまで波形を駆動（ドライブ）することが含まれる。
【０００４】
図１を参照すると、従来のピン電子機器チャネル・カードに用いられる従来のドライバは、集積回路内で用いられるバッファ増幅器１０を含み、該増幅器は高クランプ１２および低クランプ１４をそれぞれ含む。これらは高ＶＨ電圧レベルおよび低ＶＬ電圧レベルをそれぞれ生成する。スイッチ１６が、試験コントローラによって制御される、予めプログラムされたタイミング方式にしたがって、電圧クランプ間でバッファ出力を選択的に結合する。各クランプ間の切り換えによって、実質的に方形波状の信号１８を形成し、信号経路２０に沿ってＤＵＴ（図示せず）に伝達する。
【０００５】
前述の従来のドライバに伴う問題の１つに、ＤＵＴに送出される実際の波形のタイミング精度に関係するものがある。ギガヘルツ範囲に近い周波数では、ドライバ出力から駆動される信号は、伝送路に沿ったインピーダンス不整合によって生ずる損失を受けることが多い。図２は、影響を受けた波形を示し、２２が元のエッジ立ち上がり時間であり、２４が表皮効果インピーンダンスおよび誘電損失による劣化を受けた後の立ち上がり時間である。高周波試験は、ＤＵＴを適切に検査するために正確なタイミング・パラメータを必要とするので、エッジの立ち上がり時間およびパルス形状、したがってタイミング精度に影響を及ぼす損失は、半導体製造業者には容認できない場合が多い。
【０００６】
伝送路信号損失を予め補償し、ドライバ波形のタイミング精度および信号の完全性を最大限高めるために、半導体テスタ・チャネルにおいて用いるドライバが求められているが、これまで実現することはできなかった。本発明のドライバは、この要望を満たすものである。
発明の概要
本発明のドライバは、予備補償回路を用いて波形を発生し、損失性伝送路に沿って伝搬した後に、最初にプログラムされた信号の形態が得られるようにする。これによって、ＤＵＴの入力ピンにおいて、比較的高い周波数で伝搬するエッジのタイミングを高精度化することが可能となる。
【０００７】
前述の利点を実現するために、本発明は、一形態において、被試験デバイスまでの損失性伝送路に沿って、決定論的波形（ｄｅｔｅｒｍｉｎｉｓｔｉｃ  ｗａｖｅｆｏｒｍ）を印加するドライバを備えている。このドライバは、出力ノードにほぼ方形波状の信号を生成する信号発生器と、出力ノードに結合され、方形波信号を変形し、予測される損失性経路に沿った損失を予め補償するインジェクタ（注入器）とを含む。
【０００８】
別の形態では、本発明は、被試験デバイスとの間の信号を駆動および捕捉するために、半導体テスタに用いるチャネル・カードを備える。チャネル・カードは、フォーマッタと、被試験デバイスに結合された入力およびフォーマッタに接続する出力を有する比較器とを含む。チャネル・カードは、更に、フォーマッタに結合された入力と、損失性伝送路を介して被試験デバイスに接続された出力とを有する。ドライバは、ほぼ方形波状の信号を出力ノードに生成する信号発生器と、出力ノードに結合され方形波を変形して、予測される損失性経路に沿った損失を予め補償する注入器とを含む。
【０００９】
更に別の形態では、本発明は、ドライバ出力から損失性信号経路に沿って被試験デバイスまで駆動波形を印加する方法を備える。この方法は、第１クランプ信号レベルを確立するステップと、ドライバ出力を第１クランプ信号レベルに切り換えるステップと、出力ノードにエネルギを注入して第１クランプ信号レベルを変更し、損失性信号路に沿ったクランプ信号に対する損失を補償するステップとを含む。
【００１０】
本発明のその他の特徴および利点は、添付図面と関連した以下の詳細の説明から明白となるであろう。
発明の詳細な説明
これより図３を参照すると、全体として３０で示す本発明の一実施形態によるテスタは、試験ヘッド４０に結合されている試験コントローラ３２を含む。試験ヘッドは、複数のピン電子部品チャネル・カード４２を含み、これらはドライバ５０を用いて、ロードボード（ｌｏａｄｂｏａｒｄ）４８上に実装されている各ＤＵＴ４５に試験波形を印加する。ドライバは、エッジ・タイミングの精度が非常に高い高周波信号をＤＵＴに送出する、予備補償回路６０（図４）を含む。
【００１１】
図３を更に参照すると、試験コントローラは、パターン発生器３４の動作を制御するコンピュータ・ワークステーション（図示せず）を含む。パターン発生器は、好ましくは、アルゴリズムによって得た試験信号を生成してＤＵＴに印加し、パターン・バス３６に沿って信号を供給（給電）する。パターン・バスは、試験ヘッド４０に結合する複数の並列パターン・ソースを形成するように広がっている。また、試験コントローラは、エラー・プロセッサ３８も含み、テスタが捕捉した信号を分析して、試験結果を判定する。
【００１２】
試験ヘッド・チャネル・カード４２の各々は、テスタおよびＤＵＴピン間で１つ以上の信号経路またはチャネルを規定する。カードは、回路ボード（図示せず）を備え、フォーマッタ４４、１つまたは複数のドライバ５０、および１つまたは複数の比較器（コンパレータ）４６の機能を実行する特定用途集積回路（ＡＳＩＣＳ）が実装されている。チャネル・カードは、プローブ（ウエハ・レベル試験のため。図示せず）またはロードボード４８への接続部（パッケージ化したデバイスの試験のため）を含む、損失性伝送路４７を介して、ＤＵＴ４５のピンにインターフェースする。
【００１３】
本発明者は、ギガヘルツ範囲の信号周波数では、ＰＣＢトレース、信号経路接続、そして更に重要なことに、表皮効果および誘電損として知られている現象が全て、試験波形が伝送路４７に沿って伝搬する際に、信号の損失の一因となることを確認した。
【００１４】
次に図４を更に具体的に参照すると、全体的に５０で示す本発明の一実施形態によるドライバは、ＡＢ級デバイスとして動作するように構成されたバッファ増幅器５２を備えている。当技術分野では公知であるが、ＡＢ級ドライバは、「プッシュ・プル」動作の一形態を採用しているが、完全にはオフにならない。ドライバ出力は、ある量の電流を常時生成しデバイスをアクティブに保持する状態を維持する。
【００１５】
プッシュ・プル動作を実行するために、ドライバ５０は、高電圧クランプ５４および低電圧クランプ５６をそれぞれ用い、高電圧レベルＶＨおよび低電圧レベルＶＬをそれぞれ生成する。スイッチ５８が、試験信号の所望の波形パラメータに応じて、これらクランプ間でドライバ出力を選択的に結合する。高電圧クランプおよび低電圧クランプを交互に発生することにより、スイッチはほぼ方形波状の信号を生成する。
【００１６】
予期される伝送路４７に沿った信号損失を補償するために、ドライバ５０は、好ましくは電流注入器６０の形態で、予備補償回路を組み込んでいる。注入器は、抵抗Ｒ１およびコンデンサＣ１によって規定される直列接続外部ＲＣ回路網、ならびにドライバ出力およびＲＣ回路網間に配置された注入バッファ増幅器６２を備えるフィードバック経路を含む。注入器の出力は、加算ノード（ＳＵＭ）６４に結合し、信号発生器が生成する方形波信号および注入信号を加算し、予備補償波形６６を形成する。
【００１７】
動作において、パターン発生器は、ベクトル情報（論理デバイスのために）およびデータ情報（メモリ・デバイスのために）を複数のチャネル・カード４２に供給する。すると、チャネル・カード４２はパターンをフォーマット化し、ＤＵＴに印加するために容認可能な信号を形成する。ドライバ５０は、フォーマット化ベクトル信号に応答して、最初に電圧クランプ５４および５６をそれぞれ切り替えることによって、ほぼ方形波状の信号を発生する。
【００１８】
注入バッファ６２は、発生した元のドライバ波形をサンプリングし、Ｒ１およびＣ１によって規定されるＲＣ回路を活性化する。瞬時電流が生成され、加算ノード６４に注入され、その後の波形の先端および後端の立ち上がりおよび立ち下がり時間を変更する。図５は、結果としてドライバの出力において発生する波形７０を示す。
【００１９】
波形７０が損失性伝送路４７を伝搬するとき、表皮効果損が元の過剰に補償された信号を劣化させる。信号がＤＵＴピンに到達するときには、損失のために波形は、元来プログラムされた方形波形状に類似した信号７２（図４）に変形する。ドライバにおける予備補償がなければ、ＤＵＴにおいて受け取られる信号は、７４に示すものと同様となるであろう（図５の破線）。
【００２０】
本発明は、当技術分野では公知のように、単にＲ１およびＣ１の値を調節し過渡時定数を変更するだけで予備補償量を調節する手段を備えると便利である。注入信号の期間、即ち、時定数は、Ｒ１およびＣ１の積に比例し、一方注入信号の大きさはＲ１の値と逆に変化する。
【００２１】
当業者は、本発明によってもたらされる多くの効果および利点を認めよう。特に重要なのは、ＤＵＴピンが受け取る波形エッジのタイミング精度およびパルス形状における劇的な改善を達成するためにドライバが用いる予備補償機能である。これによって、半導体製造業者が求める必要精度要件を維持しつつ、テスタの許容動作周波数パラメータの拡大を可能にする。
【００２２】
以上、好適な実施形態を参照しながら、本発明について特定的に示しかつ説明したが、本発明の精神および範囲から逸脱することなく、形態および詳細において種々の変更が可能であることは、当業者には理解されよう。例えば、本発明はＡＢ級ドライバに関してこれまで説明してきたが、本発明は他の等級のドライバにも同様に適用可能であることは理解されよう。
【図面の簡単な説明】
【図１】  従来のドライバのブロック図である。
【図２】  図１の従来のドライバが発生した波形が損失性伝送路に沿って伝搬した後の概略図である。
【図３】  本発明の一実施形態による半導体テスタのブロック図である。
【図４】  図３に示すドライバの拡大ブロック図である。
【図５】  図４において破線で囲んだ予備補償信号の拡大グラフである。
【図１】
0004226790.tif 000002
【図２】
0004226790.tif 000003
【図３】
0004226790.tif 000004
【図４】
0004226790.tif 000005
【図５】
0004226790.tif 000006