(57)【特許請求の範囲】
【請求項１】
１つのデバイスへアクセスする１つ以上のアクセス手段と、いずれの前記アクセス手段のアクセスを実行させるかということを決定し、承認して、該承認した旨を示す信号を前記アクセス手段に送信するアクセスデバイス承認手段とを有する半導体集積回路であって、
各々の前記アクセス手段は、前記デバイスへのアクセスの実行を要求する信号を前記アクセスデバイス承認手段に送信し、該送信した実行要求信号のアクセスの実行が前記アクセスデバイス承認手段によって承認された場合、前記アクセスを実行し、
前記アクセスデバイス承認手段は、前記承認したアクセスを示す信号と承認してから前記承認したアクセスが完了するまでを示す信号とを外部の端子に出力することを特徴とする半導体集積回路。
【請求項２】
前記アクセスデバイス承認手段は、前記承認したアクセスを示す信号であってＤＭＡ（direct memory access）を示す信号を前記外部の端子に出力することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記アクセスデバイス承認手段は、前記アクセスの実行を要求する信号を受信した場合、該要求を示す信号を前記外部の端子に出力することを特徴とする請求項１または２記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタコントローラ機能を有する半導体集積回路に関し、特に、デバッグ効率を高める特定用途向けの半導体集積回路に関する。
【０００２】
【従来の技術】
上記技術分野に関する従来技術としては、特開平８−９７３６５号公報に開示される技術が存在する。この技術は、内部信号をピンを増やすことなく出力させ、故障検出率を高めるというものである。
【０００３】
また、一般に従来の特定用途向けの半導体集積回路（ＡＳＩＣ）は大規模になっており数多くの機能が存在する。ＡＳＩＣを搭載したＰＣＢに対してのデバックにおいて、アクセスの途中で機能がハングアップしたり異常動作をした場合は、出力信号を監視し、アクセスやＤＭＡ（direct memory access）の種類を判別して不具合の解析を行っていた。
【０００４】
また、ＡＳＩＣ内部回路のアービトレーションについてのデバックは困難であり、入力信号及び出力信号を監視しデバックを行っていた。
【０００５】
さらに、ＡＳＩＣを搭載したＰＣＢに対してのデバックにおいて、ＡＳＩＣ内部の各機能のパフォーマンスについての測定は困難であり、入力信号及び出力信号を監視し測定を行っていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のＡＳＩＣには機能も多種にわたり搭載され、どのアクセスで不具合が発生したのかを解析するのが非常に困難になってきている問題点があった。
【０００７】
また、どのＤＭＡで不具合が発生したのかを解析するのが非常に困難になってきている問題点や、問題なく多数の実行要求に対するアービトレーションがされているのかどうかを解析するのが非常に困難になってきている問題点や、多数の機能に対するパフォーマンス測定することが非常に困難になってきているという問題点もあった。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、アービトレーション後実行しているアクセスの種類を示す信号を出力させ、オシロスコープ等により本出力信号を監視することにより、実行中のアクセスが容易に把握でき、デバックの効率を高める半導体集積回路を提供することを目的とする。
【０００９】
また、アービトレーション後実行しているＤＭＡの種類を示す信号を出力させ、オシロスコープ等により本出力信号を監視することにより、実行中のＤＭＡの種類が容易に把握でき、デバックの効率を高めるものを提供することも目的とする。
【００１０】
また、アービトレーションに実行要求を発行している機能を示す信号を出力させ、オシロスコープ等により本出力信号を監視することにより、ＡＳＩＣ内部でのアービトレーションのデバックが容易にでき、デバックの効率を高めるものを提供することも目的とする。
【００１１】
さらに、アービトレーションにて実行を承認された時からイネーブル、アクセス実行終了後ディセーブルとなる信号を出力させ、オシロスコープ等により本出力信号を監視することにより、ＡＳＩＣ内部での各機能のパフォーマンスについての測定が容易にでき、デバックの効率を高めるものも提供することも目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するため、請求項１記載の半導体回路は、１つのデバイスへアクセスする１つ以上のアクセス手段と、いずれのアクセス手段のアクセスを実行させるかということを決定し、承認して、承認した旨を示す信号をアクセス手段に送信するアクセスデバイス承認手段とを有する半導体集積回路であって、各々のアクセス手段は、デバイスへのアクセスの実行を要求する信号をアクセスデバイス承認手段に送信し、送信した実行要求信号のアクセスの実行がアクセスデバイス承認手段によって承認された場合、アクセスを実行し、アクセスデバイス承認手段は、承認したアクセスを示す信号と承認してから承認したアクセスが完了するまでを示す信号とを外部の端子に出力することを特徴とする。
【００１３】
請求項２記載の半導体集積回路は、請求項１記載の半導体集積回路において、アクセスデバイス承認手段は、承認したアクセスを示す信号であってＤＭＡ（direct memory access）を示す信号を外部の端子に出力することを特徴とする。
【００１４】
請求項３記載の半導体集積回路は、請求項１または２記載の半導体集積回路において、アクセスデバイス承認手段は、アクセスの実行を要求する信号を受信した場合、要求を示す信号を外部の端子に出力することを特徴とする。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る半導体集積回路の実施形態を詳細に説明する。図１から図５を参照すると、本発明に係る半導体集積回路の実施形態が示されている。
【００１７】
図１は、本発明に係る半導体集積回路の一実施形態として適用されるＡＳＩＣ（Application Specified IC ）内部におけるアービタ部と、各アクセス部との接続およびアービタ部から外部端子１への出力を示す説明図である。
【００１８】
アービタ部１０はメモリアクセスに関連するメモリリフレッシュ１１、centroＤＭＡ（direct memory access）１２、操作部ＤＭＡ１３、ビデオ出力ＤＭＡ１４、ビデオ入力ＤＭＡ１５、ＰＣＩ（Peripheral Component Interconnect）ＤＭＡ１６、ＭＡＣ、ＤＭＡ１７、圧縮伸張器１ＤＭＡ１８、圧縮伸張器２ＤＭＡ１９、ＨＤＤ、ＤＭＡ２０、編集器ＤＭＡ２１等以外にＣＰＵ２３からのアクセス、ＰＣＩからのアクセス等の各アクセス部からの実行要求信号を受け、受けた実行要求信号に基づいて、実行承認信号を出力する。
【００１９】
実行要求信号は、各アクセス部がそのアクセス部の処理を実行する際にその処理の実行をアービタ部１０に要求する信号で、アービタ部１０はそれを受けて、その処理の実行を承認し、実行承認信号を出力する。実行承認信号を受けたアクセス部は、その処理を開始する。
【００２０】
なお、複数の各アクセス部が同時に実行要求信号を発した場合、アービタ部１０は、設定されたプライオリティにもとづきアービトレーションを行い、優先度の一番高いアクセス部に対し実行承認信号を発し、対象となるアクセス部はアクセスを開始する。
【００２１】
以下、本発明に係るアービタ部が行う処理について説明する。図２には、実行されているアクセスを示す信号を外部端子１に出力する処理のフローチャートが示されている。
【００２２】
アービタ部１０は、実行要求信号を受信すると（ステップＳ１）、そのアクセスの実行を承認するか否かを決める。その際、複数の実行要求信号を同時に受信した場合は、予め、設定されたプライオリティにもとづきアービトレーションを行い（ステップＳ２）、１つのアクセスの実行のみを承認し、実行承認信号を出力する（ステップＳ３）。
【００２３】
その際に、承認されたアクセスを示す信号も複数ビットの２進コード等で外部端子１へ出力する（ステップＳ４）。その信号をオシロスコープ等により監視することで、そのアクセスの状態を把握でき、デバックの効率が高まる。
【００２４】
また、図３には、実行されているＤＭＡを示す信号を外部端子１に出力する処理のフローチャートが示されている。上記の処理と異なる部分についてのみ説明する。ステップＳ１４において、承認されたＤＭＡを示す信号を外部端子１に出力する。その信号をオシロスコープ等により監視することで、そのアクセスの状態を把握でき、デバックの効率が高まる。
【００２５】
図４には、アービタ部１０に要求されているアクセスを示す信号を外部端子１に出力する処理のフローチャートが示されている。アービタ部１０が実行要求信号を受信すると（ステップＳ２１）、その要求されているアクセスを示す信号を外部端子１に出力する（ステップＳ２２）。その信号をオシロスコープ等によって監視することで、アービトレーションのデバックができ、デバックの効率が高まる。
【００２６】
図５には、アービタ部１０が、実行承認信号を出力してから、対象のアクセス部がアクセスを完了するまでイネーブルとなる信号を外部端子１に出力する処理のフローチャートが示されている。図３と異なる点について説明する。
【００２７】
アービタ部１０が実行承認信号を出力すると（ステップＳ３３）、承認されたアクセス部のアクセスが完了するまでイネーブルとなる信号を外部端子１へ出力する（ステップＳ３４）。その信号をオシロスコープ等によって監視することで、アービトレーションのデバックができ、デバックの効率が高まる。
【００２８】
【発明の効果】
以上の説明から明らかように、上述した本発明による実施形態によれば、オシロスコープ等により外部端子に出力される信号を監視することによって、その時実行されているアクセスを把握でき、デバック効率が高まる。
【００２９】
上述した本発明による実施形態のうち、特に図３を用いて説明した実施形態によれば、オシロスコープ等により外部端子に出力される信号を監視することによって、その時実行されているＤＭＡの種類を把握でき、デバック効率が高まる。
【００３０】
上述した本発明による実施形態のうち、特に図４を用いて説明した実施形態によれば、オシロスコープ等により外部端子に出力される信号を監視することによって、容易にＡＳＩＣ内部のアービトレーションのデバックができ、デバック効率が高まる。
【００３１】
上述した本発明による実施形態のうち、特に図５を用いて説明した実施形態によれば、オシロスコープ等により外部端子に出力される信号を監視することによって、容易に各アクセス部のパフォーマンスが測定でき、デバック効率が高まる。
【図面の簡単な説明】
【図１】ＡＳＩＣ内部における実行する処理を決定するアービタ部と各アクセス部の接続及びアービタ部からの外部端子説明図である。
【図２】実行されているアクセスを示す信号を外部端子１に出力する処理のフローチャートである。
【図３】実行されているＤＭＡを示す信号を外部端子１に出力する処理のフローチャートである。
【図４】アービタ部１０に要求されているアクセスを示す信号を外部端子１に出力する処理のフローチャートである。
【図５】アービタ部１０が、実行承認信号を出力してから、対象のアクセス部がアクセスを完了するまでイネーブルとなる信号を外部端子１に出力する処理のフローチャートである。
【符号の説明】
１０  アービタ部
１１  メモリリフレッシュ
１２  Centro（ＩＥＥＥ１２８４）ＤＭＡ
１３  操作部ＤＭＡ
１４  ビデオ出力ＤＭＡ
１５  ビデオ入力ＤＭＡ
１６  ＰＣＩ  ＤＭＡ
１７  ＰＣＩダイレクトアクセス
１８  ＭＡＣ  ＤＭＡ
１９  圧縮伸張器１ＤＭＡ
２０  圧縮伸張器２ＤＭＡ
２１  ＨＤＤ  ＤＭＡ
２２  編集器ＤＭＡ
２３  ＣＰＵ
【図１】
0004215382.tif 000002
【図２】
0004215382.tif 000003
【図３】
0004215382.tif 000004
【図４】
0004215382.tif 000005
【図５】
0004215382.tif 000006