【手続補正書】
【提出日】平成25年9月13日(2013.9.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
提供される補正または補償のための因子または係数に基づいて、核磁気共鳴によるスペクトロメトリまたはイメージリーデバイスのグラジエントコイルの可変設定点または制御信号をリアルタイムに補正するデバイスであって、それにより、デバイスは、オリジナルのデジタル設定点信号を、入力において受信し、その後前記設定点信号の処理、送信、変換、および／または適用中に遭遇する欠陥、制限、乱れ、干渉、悪い影響などを補償するように修正された設定点信号を、出力において送出するようにされ、
デバイス（１）は、
デバイス（１）が、少なくとも１つの回路（１'）からなり、前記少なくとも1つの回路（１'）が、マイクロプログラム式構造に基づき、かつ、カウンタを形成するマイクロシーケンサ（３）と、マイクロ命令を格納するメモリ（４）と、少なくとも１つの作業メモリ（６，６'）と組合わされた処理ユニット（５）と、統合化算術計算モジュール（７，７'）とを本質的に備えるデジタルコンポーネントと共に働くいくつかのサブアセンブリ（３，４，５，６，６'）かならなること、および、
提供される補正または補償のための前記因子または係数を考慮することによって、また、前記格納メモリ（４）において前記マイクロシーケンサ（３）によってアドレス指定され、かつ、補正デバイス（１）を構成し、実装される補正に基づいてプログラムされる異なる演算サブアセンブリ（３，５，６，６'）の動作を制御する補正アルゴリズムを形成する前記マイクロ命令に従って、前記処理ユニット（５）が、オリジナルのデジタル設定点信号のデータを修正することが可能でかつ修正することを特徴とするデバイス。
【請求項２】
デバイス（１）の入力レジスタ（８）および出力レジスタ（８"）におけるデータのシーケンシングならびに前記マイクロシーケンサ（３）のゼロへのリセット化は、同期信号（ＳＹＮＣ）によって制御され、前記同期信号（ＳＹＮＣ）の周期は、異なる構成サブアセンブリ（３，４，５，６，６'）の動作を連結するクロック信号（ＣＬＫ）の倍数であり、前記算術計算モジュール（７，７'）はパイプラインからなる請求項１に記載のデバイス。
【請求項３】
前記作業メモリ（６，６'）は、適用される前記補正係数を格納するように設計されている少なくとも第１のメモリゾーン（６）、ならびに、補正される入力データ、前記算術計算モジュールによって実装される算術演算の中間結果、および補正された出力データに相当する最終結果、ならびに、必要である場合、１つまたは複数の先行する入力データを格納するように設計されている少なくとも第２のメモリゾーン（６'）を備える請求項１および２のいずれか１項に記載のデバイス。
【請求項４】
前記少なくとも１つの第２のメモリゾーン（６'）はまた、少なくとも１つの直前の補正サイクル中に生成される少なくとも１つの補正される設定点信号の１つまたは複数の出力データを格納することが可能であり、かつ、格納するようにされ、目下の補正された設定点信号は、前記計算モジュール（７，７'）によって実装される畳込み演算から得られる請求項３に記載のデバイス。
【請求項５】
前記処理ユニット（５）はまた、一方で、読出しポート（１１）によって前記作業メモリ（６，６'）から取出されるデータおよび係数を、実行される前記マイクロ命令の基本制御信号に基づいて前記算術計算モジュール（７，７'）に供給する少なくとも１つのマルチプレクサ（１０）と任意選択で組合わされた、オペランドの送信のためのバス（９，９'）、他方で、少なくとも１つのデータ供給バス（１２）を備え、前記少なくとも１つのデータ供給バス（１２）は、前記第２のメモリまたはメモリゾーン（６'）の書込みポート（１３）および任意選択で１つの符合反転モジュール（１３'）に接続され、かつ、
前記算術計算モジュール（７，７'）の出力、補正されるデータの前記入力レジスタ（８）、必要である場合、オペランドの送信のためのバス（９，９'）の少なくとも一方、任意選択で、ゼロ化レジスタに接続されるマルチプレクサ（１４）と上流で結合され、前記マルチプレクサ（１４）の状態はまた、実行される前記マイクロ命令の前記基本制御信号に基づいて決定される請求項１から４のいずれか１項に記載のデバイス。
【請求項６】
また、入力および出力において、互いに逆変換するモジュール（１５，１５'）を備え、
それにより、入力データおよび出力データは、たとえば、２の補数の符合化整数である請求項１から５のいずれか１項に記載のデバイス。
【請求項７】
前記２つの変換モジュール（１５および１５'）は、それぞれ、標準的なＩＥＥＥ７５４に従って、整数を倍精度浮動小数点６４ビット数に変換するモジュールおよび同様な逆変換モジュールからなる請求項６に記載のデバイス。
【請求項８】
ベクトル構造を有し、並列に配列されるいくつかの回路（１'）を備え、各回路は、機能群［マイクロシーケンサ（３）／格納メモリ（４）／処理ユニット（５）および作業メモリ（６，６'）］を統合化する請求項１から７のいずれか１項に記載のデバイス。
【請求項９】
並列に配列される３つのフィルタリングセル（１６）を実装するようにプログラムされ、各セルは、１次のハイパスデジタルフィルタに相当する請求項１から８のいずれか１項に記載のデバイス。
【請求項１０】
パルス列の形態のデジタル設定点信号の生成のための手段と、前記設定点信号の変換手段および増幅手段と、変換と増幅を組合せた手段、必要である場合、それぞれ対応する手段によって提供される増幅信号によって供給されるグラジエントの発生のための１つまたは複数のコイルとを本質的に備える磁場グラジエントの生成のためのシステムであって、それにより、システムはまた、前記設定点信号のアナログ変換および増幅、また、必要である場合、前記設定点信号のデマルチプリケーションの前に、前記設定点信号を補正するデバイスを備え、システムは、前記補正デバイスが、請求項１から９のいずれか１項に記載のデバイス（１）であることを特徴とするシステム。
【請求項１１】
いくつかの軸に沿うグラジエントの発生のためのシステムからなり、補正デバイス（１）は、各軸に関連する請求項１０に記載のシステム。
【請求項１２】
提供される補正または補償のための因子または係数に基づいて、核磁気共鳴によるスペクトロメトリまたはイメージリーデバイスのグラジエントコイルの可変設定点または制御信号をリアルタイムに補正するプロセスであって、それにより、プロセスは、請求項１から９のいずれか１項に記載の少なくとも１つの補正デバイスを使用し、
プロセスは、本質的に、各補正デバイス（１）のレベルで、グラジエントコイル用のオリジナルの設定点信号を共に形成する連続するデジタルデータを、前記ユニット（５）による処理に適するデータに変換し、前記作業メモリ（６，６'）内に存在する補正係数を考慮することによって、また、前記中間結果ならびに前記補正処理から得られるデータを同様に前記作業メモリに格納することによって、前記格納メモリ（４）に存在しかつ補正アルゴリズムを形成するマイクロ命令に基づいて、前記算術計算モジュール（７，７'）によって、前記変換されたデータを連続する演算ループに入るように処理し、前記補正処理から得られるデータを、前記オリジナルの設定点信号のデータのフォーマットと同一であるフォーマットを有するデータに変換し、補正された設定点信号の一部を形成することにあるプロセス。
【請求項１３】
前記ユニット（５）によるデータの前記処理は、少なくとも１つの畳込み演算を含み、それにより、直前のサイクル中に計算される少なくとも前記補正された設定点信号のデータが考慮される請求項１２に記載のプロセス。