(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の撮像素子受光部と、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を選択信号により選択して出力するためのアドレス選択として、前記複数の撮像素子受光部からなるマトリクス状の配列領域の外側に設けられた水平シフトレジスタ及び垂直シフトレジスタとを備えるＭＯＳ型の撮像素子において、
前記水平シフトレジスタ及び前記垂直シフトレジスタの各々は、
前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流の出力を開始するシフトスタートパルスの入力端と、
前記シフトスタートパルスの入力に応じて、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を順次転送して出力させるためのシフトパルスの入力端と、
前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を選択するための選択信号を生成し、前記シフトパルスに応じて時間順次で選択可能に各々が直列に配列された複数の駆動回路と、
前記複数の駆動回路の各々から出力される選択信号を出力する複数の出力端とを有する、ＭＯＳ型の撮像素子であって、
前記水平シフトレジスタ及び前記垂直シフトレジスタの各々は、さらに、
前記複数の駆動回路の各々の間に設けられたスイッチに制御信号を供給することにより、前記複数の駆動回路の配列順に選択信号を出力する経路と、前記複数の駆動回路の配列を所定の解像度に対応する組でバイパスする経路とを同時に構成するバイパス回路と、
前記シフトパルスの入力毎に時間順次で前記所定の解像度に対応する前記スイッチをオンオフする前記制御信号を入力する入力端とを備え、
該制御信号により該パイパス回路を動作させて、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を混合して前記所定の解像度に対応する信号を出力することを特徴とする、撮像素子。
【請求項２】
前記入力端は、複数の制御信号を入力する複数の入力端からなり、
前記所定の解像度は、前記複数の制御信号の各々の組み合わせにより、前記複数の撮像素子受光部で定まる撮像出力の解像度より低い、当該撮像素子の撮像出力の異なる解像度として選択されることを特徴とする、請求項１に記載の撮像素子。
【請求項３】
前記複数の撮像素子受光部で定まる撮像出力の解像度より低い解像度の選択に応じて、当該撮像素子を高速駆動することを特徴とする、請求項２に記載の撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像素子の撮像出力の解像度を変更して読み出し得るようにした撮像素子に関する。
【０００２】
【従来の技術】
図２は、信号読み出し回路を含めた従来の増幅型ＭＯＳ撮像素子の一構造例を示している。
図２において、撮像素子受光部の各ホトダイオードＰＤには受光量に応じた電荷が蓄積される。各ホトダイオードＰＤの出力はＭＯＳＦＥＴトランジスタＡのゲートに接続され、 同トランジスタのドレインからソースに蓄積電荷量に応じた出力信号電流を流す。この出力信号電流は、垂直シフトレジスタＢからの選択線Ｃによって選択され、水平ライン毎に共通に接続されているＭＯＳＦＥＴトランジスタＤを通り、垂直読み出し線Ｅに出力される。各垂直読み出し線Ｅは水平選択スイッチ（図３に、符号Ｇで示す）に接続されていて、この水平選択スイッチが水平シフトレジスタＦによって順次に駆動され、 ホトダイオードＰＤからの読み出し電流が撮像素子から外部に取り出される。
【０００３】
図３は、図２中の水平シフトレジスタＦの回路構成（一点鎖線で囲んで示す）ならびに水平選択スイッチの部分を示している。
図３中の符号１から１０で示すインバータは、転送用のシフトパルスφ１およびφ２の状態によって入力パルスを反転して出力する機能を有している。 いま、シフトスタートパルスＨinがインバータ1 に入力されたとき、 そのパルスは、シフトパルスφ１によってインバータ1 の出力端子に反転したパルスとなって現れる。 インバータ1 の出力端子に現れたパルスは、さらに、シフトパルスφ２によってその反転出力となってインバータ２の出力端子に現れる。 この現れた出力は、インバータ２の出力端子に接続された特定の水平選択スイッチＧのゲートに供給され、 この水平選択スイッチをオンにし、ホトダイオードＰＤから垂直読み出し線Ｅ（図２参照）に供給される読み出し電流を素子外部に取り出す。
【０００４】
上述したように、従来慣用の増幅型ＭＯＳ撮像素子においては、入力されたシフトスタートパルスＨinは、１組のシフトパルスφ１，φ２が到来する毎にインバータ２，インバータ４，インバータ６，・・・の順に各出力端子に現れ、それに接続される水平線選択スイッチＧのゲートに次々に供給されることから、順次の垂直読み出し線Ｅが時間順次に選択され、 読み出し信号電流が素子外部に取り出される。
【０００５】
一方、 以上説明した一般的な撮像素子からの信号読み出しのほか、スキップ走査により画素を間引いて読み出す読み出し方法（特開平９−１３５３９０号公報参照）も知られている。
図４は、この公報に記載されたスキップ走査可能なシフトレジスタの回路構成を示している。
図４おいて、通常はシフトパルスΦ６０１，Φ６０２で駆動してΦＳＲｎ，ΦＳＲ（ｎ＋１），ΦＳＲ（ｎ＋２），・・・の時間順次の選択出力を取り出すところを、 スキップ走査するときには、シフトパルスΦ６０１，Φ６０３で駆動する。 このようにすると、Φ６０１が供給されるインバータ６１１，６１２，６１３，・・・の各出力は、４段先のΦ６０３が供給されるインバータ６３５，６３６，６３７，・・・にそれぞれ供給されているため、ΦＳＲｎ，ΦＳＲ（ｎ＋４），ΦＳＲ（ｎ＋８），・・・というようにスキップした選択出力を取り出すことができる。
【０００６】
また、画素の構成を変更することにより受光領域の大きさを切り替える機能をもたせる方法（特開平７−７６７７号公報参照）もある。
図５は、この公報に記載され、受光領域の大きさを切り替える方法を示している。
図５においては、画素を構成するホトダイオード（Ｐh1，Ｐh2，Ｐh3）間で隣接するホトダイオードの蓄積領域を接続するゲート電極（ここでは、スイッチＭ1 ，Ｍ2 で表す）を設け、このゲート電極をオンにすることによりホトダイオードの蓄積電荷が混合され、受光領域が共通化されることで受光領域の大きさが切り替わる。
【０００７】
【発明が解決しようとする課題】
上述した従来の信号読み出し方法ないし回路においては、スキップ走査のものを除いて、撮像出力信号は撮像素子の各画素から時間順次に読み出され、例えば、対象とする映像がそれほど解像度を必要としないような場合であっても、全ての画素から出力信号を読み出さざるを得なかった。 これは, シフトレジスタの転送速度に制限があり、そのため高速のフレームレートで信号を読み出すことが困難であることにもよる。
【０００８】
また、撮像素子をスキップ走査するものにおいては、読み出される画素は離散的に間引きされる。 固体撮像素子では画素の空間サンプリングを越える精細な映像は偽信号として撮像してしまう。 偽信号は撮像して電気信号となった後では修正することができないから、通常は、光学ローパスフィルタを撮像装置の光学系に挿入し、撮像出力の解像度を固体撮像素子の空間サンプリング周波数以下に落として撮像する。この場合、撮像出力の解像度を変更するときに、画素の蓄積電荷を混合することなく一部の画素の蓄積電荷のみを離散的に読み出しているから、精細な映像では出力映像に上述の偽信号が発生してしまう。 これを避けるためには、 特性が変更可能な光学ローパスフィルタを用いるか、 解像度を変更する毎に光学ローパスフィルタを交換する必要がある。
【０００９】
さらにまた、受光領域の大きさを切り替える場合には、切り替えができるように切り替えに応じて受光領域内の画素の構成を変更する必要がある。これは、従来の画素構成を利用しようとした場合に画素構成を新たに設計し直す必要があるだけでなく、画素構成が複雑になり、１つの画素が受光する面積、すなわち、１画素当たりの開口率の低下や製造コストの上昇などを招きかねない。
【００１０】
本発明の目的は、 上述した従来の撮像素子からの信号読み出しにおける各種問題を排除して、外部からの制御により必要に応じて撮像出力の解像度を変更することを可能とし、 解像度を変更したときにも偽信号の発生を抑圧し、また出力フレームレートの変更も可能となるような撮像素子からの信号読み出し方法および回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の撮像素子は、マトリクス状に配列された複数の撮像素子受光部と、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を選択信号により選択して出力するためのアドレス選択として、前記複数の撮像素子受光部からなるマトリクス状の配列領域の外側に設けられた水平シフトレジスタ及び垂直シフトレジスタとを備えるＭＯＳ型の撮像素子において、前記水平シフトレジスタ及び前記垂直シフトレジスタの各々は、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流の出力を開始するシフトスタートパルスの入力端と、前記シフトスタートパルスの入力に応じて、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を順次転送して出力させるためのシフトパルスの入力端と、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を選択するための選択信号を生成し、前記シフトパルスに応じて時間順次で選択可能に各々が直列に配列された複数の駆動回路と、前記複数の駆動回路の各々から出力される選択信号を出力する複数の出力端とを有する、ＭＯＳ型の撮像素子であって、前記水平シフトレジスタ及び前記垂直シフトレジスタの各々は、さらに、前記複数の駆動回路の各々の間に設けられたスイッチに制御信号を供給することにより、前記複数の駆動回路の配列順に選択信号を出力する経路と、前記複数の駆動回路の配列を所定の解像度に対応する組でバイパスする経路とを同時に構成するバイパス回路と、前記シフトパルスの入力毎に時間順次で前記所定の解像度に対応する前記スイッチをオンオフする前記制御信号を入力する入力端とを備え、該制御信号により該パイパス回路を動作させて、前記複数の撮像素子受光部の各蓄積電荷量に応じた出力信号電流を混合して前記所定の解像度に対応する信号を出力することを特徴とする。
【００１２】
本発明の撮像素子において、前記入力端は、複数の制御信号を入力する複数の入力端からなり、前記所定の解像度は、前記複数の制御信号の各々の組み合わせにより、前記複数の撮像素子受光部で定まる撮像出力の解像度より低い、当該撮像素子の撮像出力の異なる解像度として選択されることを特徴とする。
【００１３】
本発明の撮像素子において、前記複数の撮像素子受光部で定まる撮像出力の解像度より低い解像度の選択に応じて、当該撮像素子を高速駆動することを特徴とする。
【００１４】
【発明の実施の形態】
以下に添付図面を参照し、発明の実施の形態に基づいて本発明を詳細に説明する。
図１は、本発明による撮像素子からの信号読み出し回路の一実施形態として、図２中の水平シフトレジスタＦの回路構成（一点鎖線で囲んで示す）ならびに水平選択スイッチの部分を構成した場合を示している。
図１において、従来技術として説明した図３と同一部分には、同一符号を付してその説明は省略する。しかし、図１では、その動作を説明するうえで、垂直読み出し線Ｅを同Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５に、また、水平選択スイッチＧをＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５にし、それぞれ具体的に符号を付した。
【００１５】
図１（本発明）と図３（従来技術）とを比較するに、本発明による読み出し回路においては、まず、インバータ１，２、インバータ３，４、インバータ５，６、インバータ７，８、インバータ９，１０、・・・のそれぞれをバイパスするバイパス回路（これにより、それら１組として構成される各インバータを飛ばし読みすることが可能になる）が設けられ、かつ各バイパス回路には、バイパス回路をオンオフするＣＭＯＳ回路で構成された飛ばし読みスイッチ、Ｍ，Ｎ（図１において、それぞれＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５（ゲートにパルスが印加されたときオン）、およびＮ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５（ゲートにパルスが印加されたときオフ）で示される）が介挿され、それらスイッチＭ，Ｎのゲートには、図示のように、解像度選択パルス源Ｉ，ＩＩ，ＩＩＩが設計に従って接続されている。
【００１６】
図１に示す回路について、その動作を具体的に説明する。
いま、解像度選択パルス源Ｉからのパルスが飛ばし読みスイッチＭ１，Ｎ１、Ｍ３，Ｎ３、Ｍ５，Ｎ５に供給されるものとすると、飛ばし読みスイッチＭ１，Ｍ３，Ｍ５がオンとなり（これと同時に、飛ばし読みスイッチＮ１，Ｎ３，Ｎ５がオフとなる）、それぞれインバータ１，２、インバータ５，６、インバータ９，１０をバイパスする経路が形成される。その結果、シフトスタートパルスＨinはまずインバータ１，３に同時に入力され、従って、１組のシフトパルスφ１，φ２によってインバータ２，４から同時に出力を出し、これは水平線選択スイッチＧ１，Ｇ２を同時にオンにする。
【００１７】
次に、インバータ２，４から同時に出力を出した後、次の１組のシフトパルスφ１，φ２が到来すると、インバータ４の出力にあったシフトスタートパルスＨinは、オン状態にある飛ばし読みスイッチＮ２を経由してインバータ６に現れる。このとき、飛ばし読みスイッチＭ３がオンであることから、上記と同様、インバータ５，６を飛ばし読みするバイパス回路が形成され、インバータ８にもシフトスタートパルスＨinが現れる。結果として、１組のシフトパルスφ１，φ２によってインバータ６，８から同時に出力を出し、水平線選択スイッチＧ３，Ｇ４を同時にオンにする。
【００１８】
以上のように、飛ばし読みスイッチＭ１，Ｎ１、Ｍ３，Ｎ３、Ｍ５，Ｎ５の各ゲートに解像度選択パルス源Ｉからのパルスが印加された場合、シフトレジスタは、１組のシフトパルスφ１，φ２によって１組として構成される各インバータは２つ毎に飛ばしてシフトされる。
【００１９】
また、解像度選択パルス源Ｉからのパルスが飛ばし読みスイッチＭ１，Ｎ１、Ｍ３，Ｎ３、Ｍ５，Ｎ５の各ゲートに印加されるとともに、解像度選択パルス源ＩＩからのパルスが飛ばし読みスイッチＭ２，Ｎ２の各ゲートに印加された場合には、飛ばし読みスイッチＭ１，Ｍ２，Ｍ３が同時にオンとなり（これと同時に、飛ばし読みスイッチＮ１，Ｎ２，Ｎ３がオフとなる）、インバータ１，２、インバータ３，４、インバータ５，６が同時にバイパスされる。その結果、シフトスタートパルスＨinは、最初の１組のシフトパルスφ１，φ２の到来によってインバータ２，４，６，８から同時に出力を出し、水平線選択スイッチＧ１，Ｇ２，Ｇ３，Ｇ４を同時にオンする。そして、引き続く一組のシフトパルスφ１，φ２の到来によって１組として構成される各インバータは４つ毎に飛ばしてシフトされる。
【００２０】
シフトレジスタの説明は以上で終わるが、増幅型ＭＯＳ撮像素子においては、上述のシフトレジスタを用いて複数の垂直読み出し線Ｅ（図２参照）から同時に撮像出力信号を取り出すようにしたとき、 それぞれの垂直読み出し線Ｅに出力される読み出し信号電流は、水平出力線上で混合され素子外部に取り出される。この取り出された信号電流を素子外部の読み出し回路において読み出すと、水平方向に２画素以上の信号が混合されていることから、図３に示した１画素づつ順次に取り出す従来のシフトレジスタを用いた場合とは、当然に解像度も異なっている。特に、上述したバイパス回路をオンオフする飛ばし読みスイッチＭに供給する解像度選択パルス源を複数設け、これらのパルス源からのパルスをバイパス回路毎に設けた飛ばし読みスイッチＭに印加する印加の仕方を変更することによって解像度を変更することが可能となる。
【００２１】
以上説明したシフトレジスタを垂直方向にも設け、水平、垂直方向ともに複数画素からの読み出し信号電流を混合して取り出すようにすることにより、水平、垂直両方向の解像度を変更して読み出すことが可能となる。
【００２２】
以上は、2 次元撮像素子から信号を読み出す場合について説明したが、ラインセンサ等の1 次元撮像素子でも本発明を適用して解像度を変更し得ること言うまでもない。 この場合、垂直方向のシフトレジスタは不要であること勿論である。
【００２３】
【発明の効果】
本発明によれば、撮像素子の撮像出力の解像度を電子的に瞬時に変更することが可能となる。例えば、上述した信号読み出し回路の一実施形態においてシフトレジスタ内のバイパスの仕方を変えることにより、１台のテレビカメラを通常の撮像用と高速度撮像用とに切り替えて使用することが可能となる。また、本発明を用いることにより、高精細撮像素子など画素数が多く読み出しに時間がかかるような素子からも、その撮像画像を動画像として高速読み出しすることも可能になる。
【００２４】
また、本発明によれば、解像度を変更した場合にも偽信号の発生が少ない。その理由は、本発明では各画素からの読み出し信号電流を混合して出力するため、撮像素子の開口率を変えることと等価で、そのため、 画素混合をせずに飛ばし読みする従来の方式に比較して高精細の画像を撮像したときでも画像に偽信号が発生しにくい。
【図面の簡単な説明】
【図１】  本発明による撮像素子からの信号読み出し回路の一実施形態として、図２中の水平シフトレジスタの回路構成ならびに水平選択スイッチの部分を構成した場合を示している。
【図２】  信号読み出し回路を含めた従来の増幅型ＭＯＳ撮像素子の一構造例を示している。
【図３】  図２中の水平シフトレジスタの回路構成ならびに水平選択スイッチの部分を示している。
【図４】  従来のスキップ走査可能なシフトレジスタの回路構成を示している。
【図５】  従来の受光領域の大きさを切り替える方法を示している。
【符号の説明】
１，２，３，４，５，６，７，８，９，１０  インバータ
Ａ，Ｄ  ＭＯＳＦＥＴトランジスタ
Ｂ  垂直シフトレジスタ
Ｃ  選択線
Ｅ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５  垂直読み出し線
Ｆ  水平シフトレジスタ
Ｇ，Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５  水平選択スイッチ
Ｈin  シフトスタートパルス
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５  飛ばし読みスイッチ
ＰＤ  ホトダイオード
φ１，φ２  シフトパルス
【図１】
0004312358.tif 000002
【図２】
0004312358.tif 000003
【図３】
0004312358.tif 000004
【図４】
0004312358.tif 000005
【図５】
0004312358.tif 000006