【手続補正書】
【提出日】平成25年3月25日(2013.3.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記半導体基板の主表面に接触するように形成され、第１厚みおよび前記第１厚みよりも厚い第２厚みを有する誘電体部と、
前記誘電体部に接触するように形成され、第１不純物濃度を有する第１導電型の半導体領域と、
前記半導体領域のうち前記第１厚みを有する前記誘電体部の部分の直上に位置する第１領域において、前記半導体領域の表面から第１深さにわたり形成された第１導電型の第１不純物領域と、
前記第１領域において、前記第１不純物領域を側方と下方とから取り囲むように、前記半導体領域の表面から前記第１深さよりも深い第２深さにわたり形成された第２導電型の第２不純物領域と、
前記第１不純物領域と前記半導体領域とによって挟まれた前記第２不純物領域の部分の表面上にゲート絶縁膜を介在させて形成されたゲート電極部と、
前記第２不純物領域から距離を隔てられた、前記半導体領域のうち前記第２厚みを有する前記誘電体部の部分の直上に位置する第２領域において、前記半導体領域の表面から第３深さにわたり形成された第２不純物濃度を有する第２導電型の第３不純物領域と、
前記第２領域における所定の位置において、前記半導体領域の表面から前記誘電体部に達するように形成された、導電性領域を含む空乏層阻止部と
を備えた、半導体装置。
【請求項２】
前記空乏層阻止部は、前記第３不純物領域に対して前記第２不純物領域が位置する側と反対側に配置される第１配置、および、前記第２不純物領域と前記第３不純物領域とを結ぶ方向と交差する一方と他方とから、前記第３不純物領域を挟み込むように配置される第２配置のいずれかの配置となるように形成された、請求項１記載の半導体装置。
【請求項３】
前記空乏層阻止部は、前記第１不純物濃度よりも高い第３不純物濃度を有する第１導電型の第４不純物領域により形成された、請求項２記載の半導体装置。
【請求項４】
前記空乏層阻止部は、前記半導体領域とは電気的に絶縁され、前記第３不純物領域に電気的に接続された導電体部により形成された、請求項２記載の半導体装置。
【請求項５】
前記空乏層阻止部は、
前記半導体領域を貫通して前記半導体領域の表面から前記誘電体部に達するように形成された絶縁体部と、
前記絶縁体部を取り囲む前記半導体領域の部分に形成され、前記第１不純物濃度よりも高い第３不純物濃度を有する第１導電型の第４不純物領域と
により形成された、請求項２記載の半導体装置。
【請求項６】
前記空乏層阻止部は第１配置となるように形成され、
前記第３不純物領域を側方と下方とから取り囲むように、前記半導体領域の表面から前記第３深さよりも深い第４深さにわたり形成された第１導電型の第５不純物領域を備えた、請求項２〜５のいずれかに記載の半導体装置。
【請求項７】
前記空乏層阻止部は第１配置となるように形成され、
前記第２領域における、前記第３不純物領域に対して前記第２不純物領域が位置する側において、前記半導体領域の表面から所定の深さにわたり形成され、前記第３不純物領域に電気的に接続されて、前記第１不純物濃度よりも高い第４不純物濃度を有する第１導電型の第６不純物領域を備えた、請求項２〜５のいずれかに記載の半導体装置。
【請求項８】
前記空乏層阻止部は第１配置となるように形成され、
前記第２領域における、前記第３不純物領域に対して前記第２不純物領域が位置する側とは反対の側において、前記半導体領域の表面から所定の深さにわたり形成され、前記第３不純物領域に電気的に接続されて、前記第１不純物濃度よりも高い第４不純物濃度を有する第１導電型の第６不純物領域を備えた、請求項２〜５のいずれかに記載の半導体装置。
【請求項９】
前記空乏層阻止部は第１配置となるように形成され、
前記第２領域において、前記半導体領域の表面から所定の深さにわたり形成され、前記第３不純物領域に電気的に接続されて、前記第１不純物濃度よりも高い第３不純物濃度を有する第１導電型の複数の第６不純物領域を備えるとともに、前記第３不純物領域を複数備え、
複数の前記第３不純物領域と複数の前記第６不純物領域は、前記第２不純物領域と前記第３不純物領域とを結ぶ方向と交差する方向に交互に形成された、請求項２〜５のいずれかに記載の半導体装置。
【請求項１０】
前記第２領域において、前記第３不純物領域および前記第６不純物領域を側方と下方とから取り囲むように形成され、前記第２不純物濃度よりも低い第５不純物濃度を有する第２導電型の第７不純物領域を備えた、請求項７〜９のいずれかに記載の半導体装置。
【請求項１１】
前記第２領域において、前記第７不純物領域を側方と下方とから取り囲むように形成された第１導電型の第８不純物領域を備えた、請求項１０記載の半導体装置。
【請求項１２】
前記空乏層阻止部は第２配置となるように形成され、
前記第２領域における、前記第３不純物領域に対して前記第２不純物領域が位置する側において、前記半導体領域の表面から所定の深さにわたり形成され、前記第３不純物領域に電気的に接続されて、前記第１不純物濃度よりも高い第４不純物濃度を有する第１導電型の第６不純物領域と、
前記第２領域において、前記第３不純物領域および前記第６不純物領域を側方と下方とから取り囲むように形成され、前記第２不純物濃度よりも低い第５不純物濃度を有する第２導電型の第７不純物領域と
を備えた、請求項２〜５のいずれかに記載の半導体装置。
【請求項１３】
前記空乏層阻止部は第２配置となるように形成され、
前記第２領域における、前記第３不純物領域に対して前記第２不純物領域が位置する側とは反対の側において、前記半導体領域の表面から所定の深さにわたり形成され、前記第３不純物領域に電気的に接続されて、前記第１不純物濃度よりも高い第４不純物濃度を有する第１導電型の第６不純物領域と、
前記第２領域において、前記第３不純物領域および前記第６不純物領域を側方と下方とから取り囲むように形成され、前記第２不純物濃度よりも低い第５不純物濃度を有する第２導電型の第７不純物領域と
を備えた、請求項２〜５のいずれかに記載の半導体装置。
【請求項１４】
主表面を有する半導体基板と、
前記半導体基板の主表面に接触するように形成され、第１厚みおよび前記第１厚みよりも厚い第２厚みを有する誘電体部と、
前記誘電体部に接触するように形成され、第１不純物濃度を有する第１導電型の半導体領域と、
前記半導体領域のうち前記第１厚みを有する前記誘電体部の部分の直上に位置する第１領域において、前記半導体領域の表面から第１深さにわたり形成された第２不純物濃度を有する第２導電型の第１不純物領域と、
前記半導体領域のうち前記第２厚みを有する前記誘電体部の部分の直上に位置する第２領域に向かって前記第１不純物領域から延在し、前記半導体領域の表面から所定の深さにわたり形成され、前記第２不純物濃度よりも低い第３不純物濃度を有する第２導電型の第２不純物領域と、
前記第２不純物領域から距離を隔てられ、前記第２領域において前記半導体領域の表面から所定の深さにわたり形成された第２導電型の第３不純物領域と、
前記第２不純物領域と前記第３不純物領域とによって挟まれた前記半導体領域の部分の表面上にゲート絶縁膜を介在させて形成されたゲート電極部と、
前記第２領域における所定の位置において、前記半導体領域の表面から前記誘電体部に達するように形成された、導電性領域を含む空乏層阻止部と
を備えた、半導体装置。
【請求項１５】
前記空乏層阻止部は、前記第３不純物領域に対して前記第２不純物領域が位置する側と反対側に配置される第１配置、および、前記第２不純物領域と前記第３不純物領域とを結ぶ方向と交差する一方と他方とから、前記第３不純物領域を挟み込むように配置される第２配置のいずれかの配置となるように形成された、請求項１４記載の半導体装置。
【請求項１６】
前記空乏層阻止部は、前記第１不純物濃度よりも高い第４不純物濃度を有する第１導電型の第４不純物領域により形成された、請求項１５記載の半導体装置。
【請求項１７】
前記空乏層阻止部は、前記半導体領域とは電気的に絶縁され、前記第３不純物領域に電気的に接続された導電体部により形成された、請求項１５記載の半導体装置。
【請求項１８】
前記空乏層阻止部は、
前記半導体領域を貫通して前記半導体領域の表面から前記誘電体部に達するように形成された絶縁体部と、
前記絶縁体部を取り囲む前記半導体領域の部分に形成され、前記第１不純物濃度よりも高い第４不純物濃度を有する第１導電型の第４不純物領域と
により形成された、請求項１５記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上述したように、従来の半導体装置では、耐圧特性を向上させるために種々の提案がなされてきている。半導体装置としては、ＩＧＢＴの他に、ＩＧＢＴをスイッチング動作させる信号を発生する素子として適用されているｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタ（ＰＭＯＳ）についても、耐圧特性の向上が求められている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
変形例
なお、上述した半導体装置では、平面構造として、図２に示すように、Ｐ型不純物領域６は、Ｎ型不純物領域１３を取り囲むように形成された場合を例に挙げて説明した。Ｐ型不純物領域６の平面構造としては、図９に示すように、延在するＮ型不純物領域１３に対して、延在方向と交差する一方と他方とにそれぞれ間隔を隔てて、Ｐ型不純物領域６を配置させてもよい。このような配置の半導体装置においても、Ｐ型不純物領域６へ向かって空乏層３１が拡がるのを、耐圧を低下させることなく確実に阻止することができる。その結果、耐圧のマージンが上がり、半導体装置の耐圧特性をさらに向上させることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
変形例１
上述した半導体装置では、Ｎ型不純物領域１６を、Ｐ型不純物領域６に対してＰ型不純物領域４の側に配置した場合（配置Ａ）について説明した。Ｎ型不純物領域１６の配置パターンとしては、この他に、図１８に示すように、Ｎ型不純物領域１６を、Ｐ型不純物領域６に対してＰ型不純物領域４が位置する側とは反対の側に配置してもよい（配置Ｂ）。この場合、オン動作の際に、Ｎ-半導体層２に注入された電子がＮ型不純物領域１６へ流れる経路が配置Ａの場合に比べて多少遠回りになるため、ＭＯＳＦＥＴとして動作する時間がより短くなり、その分ＩＧＢＴとして動作することになる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
このため、比較例に係る半導体装置の耐圧は、空乏層端１３１ａがＰ型不純物領域１０６に接触するパンチスルー現象等によって決定されるか、あるいは、Ｐ型不純物領域１０４、Ｎ-半導体層１０２およびＰ型不純物領域１０６によって構成される寄生のＰＮＰトランジスタのリーク電流によって決定されることになる。また、この不具合に対して、通常、Ｐ型不純物領域６を取り囲むようにＮ型不純物領域を形成する対策が講じられる。しかしながら、Ｎ型不純物領域を形成することに伴ってＮ-半導体層１０２の表面では不純物濃度が上昇し、しきい値電圧Ｖｔｈが上昇することになる。このため、さらなる耐圧特性の向上には限界がある。