(57)【特許請求の範囲】
【請求項１】
主メモリと、
前記主メモリを制御するメモリコントローラと、
前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、
前記主メモリおよび前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備えた基板と、
前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、
前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、
を具備することを特徴とする電子機器。
【請求項２】
請求項１に記載の電子機器において、
前記メモリ素子は、前記主メモリのスペック情報を記憶したＲＯＭであることを特徴とする電子機器。
【請求項３】
請求項１に記載の電子機器において、
前記メモリ素子は、前記主メモリのスペック情報を記憶したＳＰＤであることを特徴とする電子機器。
【請求項４】
請求項１に記載の電子機器において、
前記主メモリは、前記基板に予め実装されている組み込み型であることを特徴とする電子機器。
【請求項５】
主メモリと、前記主メモリを制御するメモリコントローラと、前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、前記主メモリを備えた基板とを有する電子機器で用いられる制御方法であって、
前記基板は、さらに前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備え、
前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定し、
前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定することを特徴とする制御方法。
【請求項６】
請求項５に記載の制御方法において、
前記メモリ素子は、前記主メモリのスペック情報を記憶したＲＯＭであることを特徴とする制御方法。
【請求項７】
請求項５に記載の制御方法において、
前記メモリ素子は、前記主メモリのスペック情報を記憶したＳＰＤであることを特徴とする制御方法。
【請求項８】
請求項５に記載の制御方法において、
前記主メモリは、前記基板に予め実装されている組み込み型であることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、ＳＰＤメモリを実装可能な電子機器に関し、特に、ＳＰＤメモリの実装の有無を選択可能な電子機器およびその制御方法に関する。
【背景技術】
【０００２】
一般的に、メモリモジュールの初期化方法においては、実装されたメモリに関するデフォルトのアクセスパラメータをＢＩＯＳから読み出してメモリコントローラに設定する。また、組み込み型のシステムにおいては、ＳＰＤ（Serial Presence Detect）ＲＯＭ（Read Only Memory）が実装されているので、主メモリのバージョンアップ等が行われて、ＢＩＯＳに予め記憶されているデフォルトのアクセスパラメータでは対応できない場合は、ＳＰＤからバージョンアップ後の主メモリのアクセスパラメータを読み出して、メモリコントローラに設定する技術が開示されている（特許文献１参照）。
【特許文献１】特開２００４−１４５７３３公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に記載された技術では、常にＳＰＤが搭載されており、ＳＰＤを必要としない場合には、コスト的を押し上げる原因となっている。
【０００４】
そこで、本発明は、ＳＰＤを必要に応じて実装することができる電子機器およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様によれば、主メモリと、前記主メモリを制御するメモリコントローラと、前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、前記主メモリおよび前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備えた基板と、前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、を具備することを特徴とする電子機器が提供される。
【０００６】
また、主メモリと、前記主メモリを制御するメモリコントローラと、前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、前記主メモリを備えた基板とを有する電子機器で用いられる制御方法であって、前記基板は、さらに前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備え、前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定し、前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定することを特徴とする制御方法が提供される。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照しながら説明する。
【０００８】
まず、図１を参照しつつ、本発明の一実施形態に係る電子機器について説明する。
【０００９】
図１は、本発明の一実施形態に係る電子機器の構成を概略的に示すブロック図である。電子機器１０は、ＣＰＵ１１、メモリコントローラ１２、Ｉ／Ｏコントローラ１３、Ｉ／Ｏデバイス１４、主メモリ１５、ＳＰＤ（Serial Presence Detect）（ＲＯＭ）実装領域部１７、ＢＩＯＳ１８を備えている。なお、主メモリ１５には、例えばＤＲＡＭ（Dynamic Random Access Memory）１６を用いている。
【００１０】
ＣＰＵ１１は、読み出したアクセスパラメータをメモリコントローラ１２に設定する。また、メモリ素子実装領域部１７にメモリ素子が実装されているか否かを判別する。メモリコントローラ１２は、ＣＰＵ１１、主メモリ１５、Ｉ／Ｏコントローラ１３とのブリッジコントローラである。また、主メモリ１５インタフェースを有しており、ＤＲＡＭ１６のアクセスパラメータを内部レジスタに設定してからＤＲＡＭ制御(アクセス)を行う。ここでアクセスパラメータ（スペック情報）とは、JEDEC（Joint Electron Device Engineering Council）で規定しているＳＰＤ（Serial Presence Detect）の内容に相当する(例えばRow/Columnアドレスサイズなど)。なお、デフォルトのＤＲＡＭアクセスパラメータ（スペック情報）は、システムブートアップ時にＢＩＯＳ１８から読み出される。
【００１１】
Ｉ／Ｏコントローラ１３は、メモリコントローラ１２に接続し、下位のＩ／Ｏデバイスとインタフェースする。Ｉ／Ｏデバイス１４は、例えばＨＤＤ（Hard Disk Drive）等である。主メモリ１５は、本実施形態では、オンボード実装されるＤＲＡＭ１６である。ＤＲＡＭ１６は、複数実装してもよい。
【００１２】
ＳＰＤ（ＲＯＭ）は、ＤＲＡＭアクセスパラメータを記憶した不揮発性メモリである。ＤＩＭＭ（Dual Inline Memory Module）におけるＳＰＤに相当する。本実施形態では、ＤＲＡＭを変更代替しない限りＳＰＤメモリを実装する必要がない。すなわち、ＳＰＤを実装するか否かを選択することができる。よって、ＳＰＤメモリを実装することは必須ではない。ＤＲＡＭをバージョンアップ等で変更代替した場合は、バージョンアップ後のＤＲＡＭアクセスパラメータをＳＰＤに記憶する。また、ＳＰＤは、ＳＰＤ（ＲＯＭ）実装領域部１７に実装される。なお、ＳＰＤ実装領域部１７は、ＳＰＤの実装の有無に限らずボード上に確保されている領域である。
【００１３】
ＢＩＯＳ１８は、ＢＩＯＳコードが記憶されたＲＯＭであり、デフォルトのＤＲＡＭアクセスパラメータを記憶する。ＤＲＡＭを変更代替しない限りＳＰＤメモリを実装する必要がなく、通常（ＤＲＡＭを変更代替しない場合）は、ＢＩＯＳ１８からデフォルトのＤＲＡＭアクセスパラメータを読み出して使用する。
【００１４】
次に、本発明の実施形態に係る電子機器を適用した制御方法について図２のフローチャートを参照して説明する。
【００１５】
電子機器１０の電源がＯＮされると（ステップＳ１０１）、ＣＰＵ１１によってメモリコントローラ１２他、各種デバイスの初期化が行われる（ステップＳ１０２）。ＣＰＵ１１は、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装されているか否かを判別する（ステップＳ１０３）。ＣＰＵ１１によって、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装されていないと判別されると（ステップＳ１０３のＮＯ）、予めＢＩＯＳ１８に記憶されているデフォルトのＤＲＡＭアクセスパラメータ３０（図３参照）を読み出す（ステップＳ１０４）。ＣＰＵ１１は、読み出したＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定する（ステップＳ１０６：図３参照）。
【００１６】
一方、ＣＰＵ１１によって、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装されていると判別されると（ステップＳ１０３のＹＥＳ）、予めＳＰＤに記憶されているＤＲＡＭアクセスパラメータ３１（図４参照）を読み出す（ステップＳ１０５）。ＣＰＵ１１は、読み出したＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定する（ステップＳ１０６：図４参照）。
【００１７】
なお、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装される場合は、例えばバージョンアップしてＤＲＡＭを変更代替した場合であり、バージョンアップ後のＤＲＡＭアクセスパラメータを予めＳＰＤに記憶し、記憶されたバージョンアップ後のＤＲＡＭアクセスパラメータをＳＰＤから読み出してメモリコントローラ１２に設定することで、バージョンアップ後のＤＲＡＭの制御に対応することができる。
【００１８】
以上、本実施形態によれば、ＳＰＤを必要に応じて実装することができる。すなわち、ＤＲＡＭを変更代替しない場合、ＳＰＤ等のメモリ素子を実装しない状態を選択できるため、ＳＰＤのコストを削減することができる。
【００１９】
なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。
【００２０】
また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る電子機器の構成例を概略的に示すブロック図。
【図２】本発明の一実施形態に係る制御方法を説明するためのフローチャート。
【図３】メモリ素子実装領域部にＳＰＤ等のメモリ素子が実装されていない場合の概念図。
【図４】メモリ素子実装領域部にＳＰＤ等のメモリ素子が実装されている場合の概念図。
【符号の説明】
【００２２】
１１…ＣＰＵ、１２…メモリコントローラ、１３…Ｉ／Ｏコントローラ、１４…Ｉ／Ｏデバイス、１５…主メモリ、１６…ＤＲＡＭ、１７…メモリ素子実装領域部、１８…ＢＩＯＳ、３０…デフォルトのＤＲＡＭアクセスパラメータ、３１…バージョンアップ後のＤＲＡＭアクセスパラメータ
【要約】
【課題】ＳＰＤを必要に応じて実装することができる電子機器およびその制御方法を提供する。
【解決手段】メモリ素子実装領域部１７にＳＰＤが実装されている場合は、ＳＰＤから読み出したＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定し、メモリ素子実装領域部１７にＳＰＤが実装されていない場合は、ＢＩＯＳ１８から読み出したデフォルトのＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定する。
【選択図】      図１【図１】
0004234766.tif 000002
【図２】
0004234766.tif 000003
【図３】
0004234766.tif 000004
【図４】
0004234766.tif 000005