(57)【特許請求の範囲】
【請求項１】
絶縁性基板上のポリシリコン膜に形成されたチャネル領域とソース・ドレイン領域とを有する薄膜トランジスタの製造方法において、
所定の周期で間欠的にプラズマ放電を行う間欠放電プラズマＣＶＤ法により、前記絶縁性基板上に膜中水素濃度が２％以下のアモルファスシリコン膜を形成する工程と、
脱水素処理をすることなく前記アモルファスシリコン膜にエキシマレーザ・アニールをすることにより、前記アモルファスシリコン膜を前記ポリシリコン膜とする工程と、
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記間欠放電プラズマＣＶＤ法では、放電時間／（放電時間＋非放電時間）で現わさられるデューティ比が、０．４以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
絶縁性基板上のポリシリコン膜に形成されたチャネル領域とソース・ドレイン領域とを有する薄膜トランジスタをスイッチング素子とするアクティブマトリクス型の液晶表示装置の製造方法において、
所定の周期で間欠的にプラズマ放電を行う間欠放電プラズマＣＶＤ法により、前記絶縁性基板上に膜中水素濃度が２％以下のアモルファスシリコン膜を形成する工程と、
脱水素処理をすることなく前記アモルファスシリコン膜にエキシマレーザ・アニールをすることにより、前記アモルファスシリコン膜を前記ポリシリコン膜とする工程と、
を備えることを特徴とする液晶表示装置の製造方法。
【請求項４】
前記間欠放電プラズマＣＶＤ法では、放電時間／（放電時間＋非放電時間）で現わさられるデューティ比が、０．４以下であることを特徴とする請求項３に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はポリシリコンを用いた薄膜トランジスタ、及び、それをスイッチング素子とするアクティブマトリクス型の液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置に用いられるトップゲート型のポリシリコン薄膜トランジスタは、一般に図６に示すように構成されている。この図６は、トップゲート型のポリシリコン薄膜トランジスタの断面を示す図である。この図６からわかるように、ポリシリコン薄膜トランジスタは、ガラス基板（絶縁性基板）１００上に形成された、アンダーコートＳｉＮ膜１０２と、アンダーコートＳｉＯ2 膜１０４とを、備えて構成されている。アンダーコートＳｉＯ2 膜１０４上には、ポリシリコン膜１０５が形成されており、このポリシリコン１０５中に、チャネル領域１０６と、ソース・ドレイン領域１０８と、ＬＤＤ領域１１０とが、形成されている。これらの上側には、ゲート絶縁膜１１２と、ゲート線１１４と、層間絶縁膜１１６と、ソース・ドレイン電極１１８とが、形成されている。
【０００３】
このようなポリシリコン薄膜トランジスタは、数１０〜数１００ｃｍ2 ／Ｖｓと高移動度なため、アクティブマトリクス型の液晶表示装置の画素部におけるスイッチング素子や、駆動回路部素子として、用いることができる。画素部におけるスイッチング素子には一般にｎ型のポリシリコン薄膜トランジスタが用いられるが、通常の構造ではリーク電流が大きくなるため、ＬＤＤ（Lightly Doped Drain ）構造とし、ドレイン端の電界を緩和してリーク電流を低減させる方式をとるのが普通である。
【０００４】
このポリシリコンを用いた薄膜トランジスタの製造方法におけるポリシリコン膜１０５の形成方法としては、レーザアニール法、あるいは、熱を用いる固相成長法が知られている。ソース・ドレイン領域１０８の形成方法としては、イオン打ち込み法を行った後にレーザ活性化法あるいは熱活性化法を行う方法や、又は、イオン打ち込み時に同時注入する水素の効果を利用した自己活性化法を行う方法などが知られている。ポリシリコン膜１０５の形成およびソース・ドレイン領域１０８の活性化にレーザを用いる方法は、低温プロセスであり、安価なガラス基板を用いることが可能である。このため、ポリシリコン薄膜トランジスタを用いて液晶ディスプレイを量産する際においては、非常に有力な方法である。また、ソース・ドレイン領域１０８の形成にイオンの質量分離を行わないイオン・ドーピングおよびその利点を活かした自己活性化を用いる方法は、大型基板を用いたプロセスに適するため、量産に向けて非常に有力な方法である。
【０００５】
次に図７及び図８に基づいて、レーザアニール法および自己活性化法を用いたトップゲート型ポリシリコン薄膜トランジスタの製造方法を説明する。
【０００６】
図７（ａ）からわかるように、ガラス基板１００上に連続放電プラズマＣＶＤ法により、アンダーコートＳｉＮ膜１０２と、アンダーコートＳｉＯ2 膜１０４と、アモルファスＳｉ膜１０５Ａとを、形成する。
【０００７】
次に図７（ｂ）からわかるように、アモルファスＳｉ膜１０５Ａ中の過剰に含まれた水素を追い出すために、５００℃で１時間、オーブン・アニールを行う。
【０００８】
次に図７（ｃ）からわかるように、レーザアニールを行うことによりアモルファスＳｉ膜１０５Ａを結晶化して、ポリシリコン膜１０５Ｂを形成する。続いて、このポリシリコン膜１０５Ｂをパターニングすることにより、ポリシリコン膜１０５を形成する。
【０００９】
次に図７（ｄ）からわかるように、ゲート絶縁膜１１２を形成し、ゲート線１１４を形成する。続いて、Ｐ+ イオンを低いドーズ量でイオン・ドーピングすることにより、ポリシリコン膜１０５の両端側にＬＤＤ領域１１０を形成する。
【００１０】
次に図８（ａ）からわかるように、レジストマスク１２２によりマスクして、Ｐ+ イオンを高いドーズ量でイオン・ドーピングすることにより、ポリシリコン膜１０５におけるＬＤＤ領域１１０の両端側に、ｎ+ 型のソース・ドレイン領域１０８を形成する。したがって、ポリシリコン膜１０５におけるＬＤＤ領域１１０の間が、チャネル領域１０６となる。
【００１１】
次に図８（ｂ）からわかるように、レジストマスク１２２を除去した後、層間絶縁膜１１６を形成する。続いて、これを５００℃で１時間、活性化アニールを行う。
【００１２】
次に図８（ｃ）からわかるように、層間絶縁膜１１６とゲート絶縁膜１１２とにコンタクトホールを形成し、このコンタクトホールに、ソース・ドレイン電極１１８を形成する。以上の工程により、ポリシリコン薄膜トランジスタが完成する。
【００１３】
【発明が解決しようとする課題】
上述したところからわかるように、通常の連続放電プラズマＣＶＤ法では、アモルファスＳｉ膜１０５Ａ中の水素含有量が２％以上となってしまっている。このため、そのままアモルファスＳｉ膜１０５Ａにエキシマレーザ・アニール（ＥＬＡ）をすると、水素の爆発的な脱離によりアブレーションが発生する。したがって、図７（ｂ）に示すごとく、エキシマレーザ・アニールを行う前に、オーブン・アニール等の何等かの脱水素処理が必要となり、スループットの低下を生じ、量産上問題があった。また、通常のプラズマＣＶＤ法では、パーティクルが発生しやすく、対策としてセルフ・クリーニングの頻度が多くなるため、装置稼働率の観点から量産上問題があった。
【００１４】
そこで本発明は上記課題に鑑みてなされたものであり、特別な脱水素処理の不要な、スループットの向上した高品質なポリシリコン薄膜トランジスタの製造方法を提供することを目的とし、さらに、このような薄膜トランジスタを用いた液晶表示装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するため本発明に係る薄膜トランジスタの製造方法は、
絶縁性基板上のポリシリコン膜に形成されたチャネル領域とソース・ドレイン領域とを有する薄膜トランジスタの製造方法において、
所定の周期で間欠的にプラズマ放電を行う間欠放電プラズマＣＶＤ法により、前記絶縁性基板上に膜中水素濃度が２％以下のアモルファスシリコン膜を形成する工程と、
脱水素処理をすることなく前記アモルファスシリコン膜にエキシマレーザ・アニールをすることにより、前記アモルファスシリコン膜を前記ポリシリコン膜とする工程と、
を備えることを特徴とする。
【００１６】
また、本発明に係る液晶表示装置の製造方法は、
絶縁性基板上のポリシリコン膜に形成されたチャネル領域とソース・ドレイン領域とを有する薄膜トランジスタをスイッチング素子とするアクティブマトリクス型の液晶表示装置の製造方法において、
所定の周期で間欠的にプラズマ放電を行う間欠放電プラズマＣＶＤ法により、前記絶縁性基板上に膜中水素濃度が２％以下のアモルファスシリコン膜を形成する工程と、
脱水素処理をすることなく前記アモルファスシリコン膜にエキシマレーザ・アニールをすることにより、前記アモルファスシリコン膜を前記ポリシリコン膜とする工程と、
を備えることを特徴とする。
【００１７】
【発明の実施の形態】
本実施形態は、所定の周期で間欠的にプラズマ放電を行う間欠放電プラズマＣＶＤ法により、ガラス基板上にアモルファスシリコン膜を形成することにより、このアモルファスシリコン膜中の水素含有量を抑制して、このアモルファスシリコン膜にエキシマレーザ・アニールをする前に、別途、脱水素処理をすることを不要にしたものである。以下、図面に基づいてより詳しく説明する。
【００１８】
図１及び図２は、本実施形態に係るポリシリコンを用いた薄膜トランジスタの製造方法を表す工程断面図である。
【００１９】
図１（ａ）からわかるように、ガラス基板１０上に、連続放電プラズマＣＶＤ法により、アンダーコートＳｉＮ１２と、アンダーコートＳｉＯ2 膜１４とを形成する。続いて、このアンダーコートＳｉＯ2 膜１４上に、所定の周期で間欠的にプラズマ放電をする間欠放電プラズマＣＶＤ法により、アモルファスＳｉ膜１５Ａを５０ｎｍの厚さで形成する。このアモルファスＳｉ膜１５Ａを成膜する際のパラメータは、ＳｉＨ4 流量２５０ｓｃｃｍ、Ｈ2 流量１０００ｓｃｃｍ、圧力１５０Ｐａ、ｒｆ電力１ｋＷ、基板温度４２０℃、変調周波数１ｋＨｚ、デューティ比０．２である。ここで、デューティ比とは、放電時間と非放電時間の比であり、放電時間／（放電時間＋非放電時間）で現わさられる。
【００２０】
次に図１（ｂ）からわかるように、エキシマレーザアニールによりアモルファスＳｉ膜１５Ａを結晶化して、ポリシリコン膜１５Ｂを形成する。続いて、このポリシリコン膜１５Ｂを所望の形状にパターンニングすることにより、ポリシリコン膜１５を形成する。
【００２１】
次に図１（ｃ）からわかるように、ゲート絶縁膜１６を形成し、ゲート線１８を形成する。続いて、Ｐ+ イオンを低いドーズ量でイオン・ドーピングすることにより、ポリシリコン膜１５の両端側にＬＤＤ領域２０を形成する。
【００２２】
次に図２（ａ）からわかるように、レジストマスク２２によりマスクして、Ｐ+ イオンを高いドーズ量でイオン・ドーピングすることにより、ポリシリコン膜１５におけるＬＤＤ領域２０の両端側に、ｎ+ 型のソース・ドレイン領域２４を形成する。したがって、ポリシリコン膜１５におけるＬＤＤ領域２０の間が、チャネル領域２６となる。
【００２３】
次に図２（ｂ）からわかるように、レジストマスク２２を除去した後、層間絶縁膜２８を形成する。続いて、これを５００℃で１時間、活性化アニールを行う。
【００２４】
次に図２（ｃ）からわかるように、層間絶縁膜２８とゲート絶縁膜１６とにコンタクトホールを形成し、このコンタクトホールに、ソース・ドレイン電極３０を形成する。以上の工程により、移動度１００ｃｍ2 ／Ｖｓ以上の特性の安定したポリシリコン薄膜トランジスタを得ることができる。
【００２５】
図３は、アモルファスＳｉ膜１５Ａの膜中水素濃度と、デューティ比との関係を示すグラフである。この図３では、デューティ比１は連続放電を示す。成膜条件は、ＳｉＨ4 流量２５０ｓｃｃｍ、Ｈ2 流量１０００ｓｃｃｍ、圧力１５０Ｐａ、基板温度４２０℃、変調周波数１ｋＨｚで行った。またｒｆ電力は（ｒｆ電力）×（デューティ比）＝２００Ｗとなるように調整した。例えば、デューティ比が１の場合（連続プラズマ放電の場合）は２００Ｗであり、デューティ比が０．４の場合は５００Ｗである。このため成膜速度はいずれも５０ｎｍ／ｍｉｎ以上となっている。この図３からわかるように、間欠プラズマ放電の効果により、アモルファスＳｉ膜１５Ａの膜中水素濃度が２％以下に低下することがわかる。すなわち、デューティ比が０．４以下になった場合には、アモルファスＳｉ膜１５Ａ中の水素濃度は２％以下になっていることがわかる。
【００２６】
図４は、図３に示す条件で形成されたアモルファスＳｉ膜１５Ａに対して、最適パワーでエキシマレーザ・アニールして得られたポリシリコン膜１５Ｂの平均結晶粒径のデューティ比依存性を示すグラフである。連続プラズマ放電で形成されたアモルファスＳｉ膜１５Ａではアブレーションを発生するのに対し、デューティ比０．４以下の間欠プラズマ放電で形成されたアモルファスＳｉ膜１５Ａでは０．３〜０．５μｍの結晶粒径が得られている。この結晶粒径は移動度１００ｃｍ2 ／Ｖｓ以上が安定して得られるレベルのものである。
【００２７】
図５は、基板１枚あたりの１μｍ以上のパーティクル発生個数のデューティ比依存性を示すグラフである。この図５からわかるように、連続プラズマ放電で形成されたアモルファスＳｉ膜１５Ａを用いた場合では、基板１枚あたり１００個以上のパーティクルが発生する。これに対し、間欠プラズマ放電で形成されたアモルファスＳｉ膜１５Ａを用いた場合では、基板１枚あたり１０個以下のパーティクルしか発生しない。
【００２８】
以上のように、本実施形態によれば、間欠放電プラズマＣＶＤ法によりアモルファスＳｉ膜１５Ａを形成することとしたので、この形成された状態におけるアモルファスＳｉ膜１５Ａ中における水素含有量を２％以下に抑えることができる。このため、従来のように、アモルファスＳｉ膜を形成した後に、別途脱水素処理をする必要がなくなる。このため、全体のスループットが向上するとともに、高品質なポリシリコン薄膜トランジスタおよび液晶表示装置を得ることができる。
【００２９】
【発明の効果】
本発明によれば、ポリシリコン膜形成時のエキシマレーザ・アニール（ＥＬＡ）の初期膜として、間欠放電プラズマＣＶＤ法により形成されたアモルファスシリコン膜を用いることとしたので、特別な脱水素処理を不要とすることができ、スループットの向上した高品質なポリシリコン薄膜トランジスタおよび液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る薄膜トランジスタの製造工程の一部を示す断面図。
【図２】本発明の一実施形態に係る薄膜トランジスタの製造工程の一部を示す断面図。
【図３】デューティ比と、アモルファスシリコン膜における膜中水素濃度との、関係をグラフにして示す図。
【図４】デューティ比と、エキシマレーザ・アニールにより得られたポリシリコン膜の平均結晶粒径との、関係をグラフにして示す図。
【図５】デューティ比と、基板１枚あたりの１μｍ以上のパーティクル発生個数との、関係をグラフにして示す図。
【図６】従来における薄膜トランジスタの構造を示す断面図。
【図７】従来における薄膜トランジスタの製造工程の一部を示す断面図。
【図８】従来における薄膜トランジスタの製造工程の一部を示す断面図。
【符号の説明】
１０  ガラス基板
１２  アンダーコートＳｉＮ膜
１４  アンダーコートＳｉＯ2 膜
１５Ａ  アモルファスＳｉ膜
１５Ｂ  ポリシリコン膜
１５  ポリシリコン膜
１６  ゲート絶縁膜
１８  ゲート線
【図１】
0004234223.tif 000002
【図２】
0004234223.tif 000003
【図３】
0004234223.tif 000004
【図４】
0004234223.tif 000005
【図５】
0004234223.tif 000006
【図６】
0004234223.tif 000007
【図７】
0004234223.tif 000008
【図８】
0004234223.tif 000009