【手続補正書】
【提出日】平成24年12月17日(2012.12.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワートランジスタデバイスであって、
第１の導電型の基板と、
前記第１の導電型とは逆の第２の導電型のバッファ層とを含み、前記バッファ層は前記基板の上部に配置され、第１のＰＮ接合が前記基板と前記バッファ層との間に形成されており、前記パワートランジスタデバイスはさらに、
半導体材料からなる複数の柱を含み、各々の柱は、
前記第２の導電型の第１の領域と、
前記第１の領域に隣接して配置された前記第１の導電型の第２の領域と、
前記第１の導電型のボディ領域とを含み、前記ボディ領域は前記第１の領域と前記第２の領域との両方に隣接し、前記各々の柱はさらに、
前記ボディ領域から前記バッファ層に垂直方向に延在する前記第２の導電型のドリフト領域を含み、第２のＰＮ接合が前記ボディ領域と前記ドリフト領域との間に形成されており、前記パワートランジスタデバイスはさらに、
少なくとも前記第２のＰＮ接合付近から下方に垂直方向に延在して少なくとも前記バッファ層にまで達する誘電体領域によって横方向に分離される隣接する対の柱を含み、前記誘電体領域は、前記隣接する対の柱の各ドリフト領域との側壁界面を形成し、前記パワートランジスタデバイスはさらに、
前記誘電体領域内に配置されたフィールドプレート部材を含み、前記フィールドプレート部材は、垂直方向に延在する長さを有し、前記フィールドプレート部材は、前記ドリフト領域および前記バッファ層から完全に絶縁された導電性材料から形成され、前記パワートランジスタデバイスはさらに、
前記ボディ領域に隣接する前記誘電体領域に配置されたトレンチゲートを含み、前記トレンチゲートは、前記ボディ領域および前記フィールドプレート部材から絶縁されており、
前記パワートランジスタデバイスがオン状態であれば、前記第１および第２のＰＮ接合はバイポーラトランジスタとして動作し、前記基板はエミッタを含み、前記第２の領域はコレクタを含み、前記トレンチゲートは、前記エミッタとコレクタとの間の順方向導通を制御する電界効果トランジスタ（ＦＥＴ）の制御入力として機能し、前記パワートランジスタデバイスがオフ状態であれば、前記第１のＰＮ接合が逆方向にバイアスされる、パワートランジスタデバイス。
【請求項２】
半導体ダイ上に製造されるパワートランジスタデバイスであって、
前記半導体ダイの底に配置された第１の導電型の基板と、
前記第１の導電型とは逆の第２の導電型のバッファ層とを含み、前記バッファ層は、前記基板の上面に隣接してその間にＰＮ接合を形成し、前記パワートランジスタデバイスはさらに、
前記半導体ダイの上面において、または前記上面付近に配置された前記第２の導電型の第１の領域を含み、前記第１の領域は、前記パワートランジスタデバイスがオン状態であれば、前記基板と前記第１の領域との間における垂直方向の順方向導通を制御する電界効果トランジスタ（ＦＥＴ）のソース領域を含み、前記基板は、オン状態での動作の際に垂直方向に電流を通すバイポーラトランジスタのエミッタを含み、前記パワートランジスタデバイスはさらに、
前記上面において、または前記上面付近に前記第１の領域に隣接して配置された前記第１の導電型の第２の領域を含み、前記第２の領域は、前記バイポーラトランジスタのコレクタを含み、前記パワートランジスタデバイスはさらに、
前記第１の導電型のボディ領域を含み、前記ボディ領域は前記第１の領域および前記第２の領域の底面に隣接し、前記パワートランジスタデバイスはさらに、
前記バッファ層の上面から前記ボディ領域の底面へと垂直方向に延在する前記第２の導電型のドリフト領域と、
前記ドリフト領域の対向する横方向の側壁部分にそれぞれ隣接する第１および第２の誘電体領域を含み、前記誘電体領域は、少なくとも前記ボディ領域の下方から少なくとも前記バッファ層へと垂直方向に延在し、前記パワートランジスタデバイスはさらに、
前記ボディ領域に隣接して配置され、前記ボディ領域から絶縁されるゲートを含み、前記ゲートは、前記第１の領域の底面から少なくとも前記ボディ領域の底面へと垂直方向に延在し、前記パワートランジスタデバイスはさらに、
前記第１および第２の誘電体領域内にそれぞれ配置された第１および第２のフィールドプレートを含み、前記第１および第２のフィールドプレートは各々、前記ゲートの最下部の上方から前記バッファ層の上面付近にまで垂直方向に延在し、前記第１および第２のフィールドプレートは、前記ドリフト領域および前記バッファ層から完全に絶縁されている、パワートランジスタデバイス。
【請求項３】
半導体ダイ上に製造されるパワートランジスタデバイスであって、
第１の導電型の基板を含み、前記基板はバイポーラトランジスタのエミッタを含み、前記パワートランジスタデバイスはさらに、
前記第１の導電型とは逆の第２の導電型のバッファ層を含み、前記バッファ層は前記基板の上面に配置されており、前記パワートランジスタデバイスはさらに、
半導体材料からなる複数の柱を含み、各々の柱は、垂直方向に延在し、第１および第２の側壁を有し、各々の柱は、
前記半導体ダイの上面において、または前記上面付近に配置された前記第２の導電型の第１の領域を含み、前記第１の領域は電界効果トランジスタ（ＦＥＴ）のソースを含み、前記各々の柱はさらに、
前記上面において、または前記上面付近に前記第１の領域に隣接して配置された前記第１の導電型の第２の領域を含み、前記第２の領域は、前記バイポーラトランジスタのコレクタを含み、前記各々の柱はさらに、
前記第２の導電型のドリフト領域と、
前記第１の領域および前記ドリフト領域を垂直に分離する前記第１の導電型のボディ領域とを含み、前記パワートランジスタデバイスはさらに、
前記複数の柱の各々の両側に配置された第１および第２の誘電体領域を含み、前記第１および第２の誘電体領域は、前記第１および第２の横方向の側壁を実質的に覆い、これにより、前記ドリフト領域付近に界面トラップを作り出し、前記第１および第２の誘電体領域は、前記バッファ層まで垂直方向に延在し、前記パワートランジスタデバイスはさらに、
前記第１および第２の誘電体領域にそれぞれ配置された第１および第２のフィールドプレートと、
前記ボディ領域に隣接して配置され、前記ボディ領域から絶縁され、前記ＦＥＴのゲートを含む絶縁ゲート部材とを含み、前記絶縁ゲート部材に電位を印加することにより、前記パワートランジスタデバイスがオン状態で動作する際に前記第１の領域と前記基板との間に電流を流れさせ、前記ドリフト領域は、前記パワートランジスタデバイスがオフ状態で動作する際にピンチオフされる、パワートランジスタデバイス。
【請求項４】
前記フィールドプレート部材は、前記第１の領域の上面付近から下方に延在して実質的に前記バッファ層の上面付近にまで達する、請求項１に記載のパワートランジスタデバイス。
【請求項５】
前記ボディ領域付近の前記第１および第２の誘電体領域内に配置されたゲートをさらに含み、前記ゲートは、前記ボディ領域ならびに第１および第２のフィールドプレートから絶縁されている、請求項１に記載のパワートランジスタデバイス。
【請求項６】
前記ドリフト領域は、直線的に傾斜したドーピングプロファイルを垂直方向に有する、請求項１または請求項２に記載のパワートランジスタデバイス。
【請求項７】
前記第１の導電型はｐ型を含み、前記第２の導電型はｎ型を含む、請求項１または請求項２に記載のパワートランジスタデバイス。
【請求項８】
前記フィールドプレート部材は高濃度ドープポリシリコンを含む、請求項１に記載のパワートランジスタデバイス。
【請求項９】
前記誘電体領域は二酸化珪素を含む、または、前記第１および第２の誘電体領域は二酸化珪素を含む、請求項１または請求項２に記載のパワートランジスタデバイス。
【請求項１０】
前記誘電体領域は、下方に垂直方向に延在して前記バッファ層にまで達する、請求項１に記載のパワートランジスタデバイス。
【請求項１１】
前記第１および第２のフィールドプレートはポリシリコンを含む、請求項２に記載のパワートランジスタデバイス。
【請求項１２】
前記バッファ層は、前記パワートランジスタデバイスがオフ状態であるときに前記基板へのパンチスルーを防ぐように十分に高いドーピング濃度を有する、請求項２または請求項３に記載のパワートランジスタデバイス。
【請求項１３】
前記ドリフト領域は、前記バッファ層と前記ボディ領域との間で実質的に垂直方向に一定である横方向の幅を有する、請求項２または請求項３に記載のパワートランジスタデバイス。
【請求項１４】
前記第１および第２の誘電体領域は、垂直方向に延在して前記基板にまで達する、請求項２または請求項３に記載のパワートランジスタデバイス。
【請求項１５】
前記第１および第２のフィールドプレートは、前記ドリフト領域および前記バッファ層から完全に絶縁されている、請求項３に記載のパワートランジスタデバイス。
【請求項１６】
前記ＦＥＴのドレインと前記バイポーラトランジスタの前記エミッタとの第１の共通電極をさらに含み、前記第１の共通電極は前記基板の底に配置される、請求項３に記載のパワートランジスタデバイス。
【請求項１７】
前記ドリフト領域に前記ＦＥＴの前記ドレイン領域を含む、請求項１６に記載のパワートランジスタデバイス。
【請求項１８】
前記界面トラップは、前記パワートランジスタデバイスをオン状態からオフ状態に切換える間に、前記ドリフト領域における少数キャリアを除去し易くするよう動作する、請求項３に記載のパワートランジスタデバイス。