【手続補正書】
【提出日】平成25年3月15日(2013.3.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を備え、
前記出力側インバータ回路は、
ドレインが前記高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第１トランジスタと、
ドレインが前記低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第２トランジスタと、
前記第１トランジスタおよび前記第２トランジスタのゲート電圧の補正を行う補正回路と
を有する
駆動回路。
【請求項２】
前記補正回路は、前記第１トランジスタのゲートに対して、前記第１トランジスタの閾値電圧または前記第１トランジスタの閾値電圧に対応する電圧をオフセットとして設定すると共に、前記第２トランジスタのゲートに対して、前記第２トランジスタの閾値電圧または前記第２トランジスタの閾値電圧に対応する電圧をオフセットとして設定する
請求項１に記載の駆動回路。
【請求項３】
前記補正回路は、
ソースまたはドレインが前記第１トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第１トランジスタのゲート側に未接続の方が前記第１トランジスタのソース側に接続された第３トランジスタと、
一方が前記第１トランジスタのゲート側に接続され、かつ他方が前記出力側インバータ回路の入力側に接続された第１容量素子と
を有する
請求項２に記載の駆動回路。
【請求項４】
前記補正回路は、ソースまたはドレインが前記第１トランジスタのソース側に接続され、かつソースおよびドレインのうち前記第１トランジスタのソース側に未接続の方が前記出力側インバータ回路の出力側に接続された第４トランジスタをさらに有する
請求項３に記載の駆動回路。
【請求項５】
前記補正回路は、ソースまたはドレインが前記第１トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第１トランジスタのゲート側に未接続の方が前記第２トランジスタのドレイン側に接続された第５トランジスタをさらに有する
請求項４に記載の駆動回路。
【請求項６】
前記補正回路は、
ソースまたはドレインが前記第２トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第２トランジスタのゲート側に未接続の方が前記第２トランジスタのソース側に接続された第６トランジスタと、
一方が前記第２トランジスタのゲート側に接続され、かつ他方が前記出力側インバータ回路の入力側に接続された第２容量素子と
を有する
請求項２または請求項３に記載の駆動回路。
【請求項７】
前記補正回路は、ソースまたはドレインが前記第２トランジスタのソース側に接続され、かつソースおよびドレインのうち前記第２トランジスタのソース側に未接続の方が前記出力側インバータ回路の出力側に接続された第７トランジスタをさらに有する
請求項６に記載の駆動回路。
【請求項８】
前記補正回路は、ソースまたはドレインが前記第２トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第２トランジスタのゲート側に未接続の方が前記第１トランジスタのドレイン側に接続された第８トランジスタをさらに有する
請求項７に記載の駆動回路。
【請求項９】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
前記駆動部は、前記走査線ごとに１つずつ設けられた複数の駆動回路を有し、
前記駆動回路は、互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を有し、
前記出力側インバータ回路は、
ドレインが前記高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第１トランジスタと、
ドレインが前記低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第２トランジスタと、
前記第１トランジスタおよび前記第２トランジスタのゲート電圧の補正を行う補正回路と
を有する
表示装置。
【請求項１０】
前記複数の画素の各々は、
発光素子と、
映像信号を書き込むように構成された書き込みトランジスタと、
書き込まれた前記映像信号に応じた駆動電流を前記発光素子に供給する駆動トランジスタと
を含み、
前記駆動部は、前記各画素において、前記駆動トランジスタの特性に対する前記駆動電流の依存性を補正する補正動作を行うように構成され、
前記補正動作の補正期間は、前記駆動回路から前記走査線を介して供給されるパルス波形に依存する
請求項９記載の表示装置。
【請求項１１】
前記駆動トランジスタの特性は、該トランジスタの閾値または移動度である
請求項１０記載の表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
バッファ回路３の入力端ＩＮにＶddが入力される（Ｔ1）。すると、接続点Ａの電圧がＶssとなり、トランジスタＴｒ22がオフする。このとき、制御信号ＡＺ５はＶddとなっている。これにより、トランジスタＴｒ27がオフしている。次に、低電圧線ＬL2の電圧がＶssからＶddに立ち上がり（Ｔ2）、その後、制御信号ＡＺ５がＶssとなり（Ｔ3）、トランジスタＴｒ27がオンする。すると、接続点Ｃの電圧がＶddとなる。次に、制御信号ＡＺ５がＶddとなり（Ｔ4）、トランジスタＴｒ27がオフしたのち、入力端ＩＮにＶssが入力される（Ｔ5）。すると、接続点Ａの電圧がＶddとなり、トランジスタＴｒ22がオンする。このとき、接続点Ｃの電圧は、容量素子Ｃ22によるカップリングにより、２Ｖdd−Ｖssまで上がる。続いて、再び、制御信号ＡＺ５がＶssとなり（Ｔ6）、トランジスタＴｒ27がオンする。すると、トランジスタＴｒ27，Ｔｒ22に電流が流れ、接続点Ｃの電圧が徐々に低下し、やがてＶdd＋Ｖth2となったところで、トランジスタＴｒ22がオフする。これにより、接続点Ｃの電圧の低下がＶdd＋Ｖth2で停止し、接続点Ｃの電圧がＶdd＋Ｖth2に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ22の閾値電圧Ｖth2にばらつきがあった場合であっても、バッファ回路３の入力端ＩＮへのＶddの入力パルスに応じて、バッファ回路３の出力端ＯＵＴからＶddの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路３の出力電圧がＶddからＶssに立ち下がるタイミングにおいて、ばらつきを低減することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
（Ｖth補正準備期間）
まず、Ｖth補正の準備を行う。具体的には、書込線ＷＳＬの電圧がＶoffとなっており、信号線ＤＴＬの電圧がＶsigとなっており、電源線ＰＳＬの電圧がＶccHとなっている時（つまり有機ＥＬ素子１１１が発光している時）に、電源線駆動回路１２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１１が消光する。次に、信号線駆動回路１２３が信号線ＤＴＬの電圧をＶsigからＶofsに切り替えたのち、電源線ＰＳＬの電圧がＶccHとなっている間に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶoffからＶonに上げる。すると、ゲート電圧ＶgがＶofsに下がる。このとき、ゲート−ソース間電圧Ｖgs（＝Ｖofs−ＶccL）が駆動トランジスタＴr1の閾値電圧Ｖthよりも大きくなるように、電源線駆動回路１２５および信号線駆動回路１２３では、電源線ＰＳＬおよび信号線ＤＴＬへの印加電圧（ＶccL、Ｖofs）が設定されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
（最初のＶth補正期間）
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、電源線駆動回路１２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴr1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇する。その後、信号線駆動回路１２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ3）。すると、駆動トランジスタＴr1のゲートがフローティングとなり、Ｖthの補正が停止する。