【手続補正書】
【提出日】平成25年10月16日(2013.10.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】
基板に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する酸化物半導体膜を形成する工程と、
前記酸化物半導体膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成する工程と、
前記酸化物半導体膜，前記ゲート絶縁膜および前記ゲート電極の上に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種よりなるドーパント材料膜としての金属膜または非金属膜を形成する工程と、
熱処理により前記ドーパント材料膜を酸化させて高抵抗膜とすると共に、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に、アルミニウム（Ａｌ），ホウ素（Ｂ），ガリウム（Ｇａ），インジウム（Ｉｎ），チタン（Ｔｉ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）および鉛（Ｐｂ）からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を形成する工程と、
前記低抵抗領域にソース電極およびドレイン電極を接続する工程と
を含む薄膜トランジスタの製造方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１４
【補正方法】変更
【補正の内容】
【請求項１４】
前記金属膜を形成する工程において、複数の島状金属膜よりなる金属膜を形成したのち、
前記低抵抗領域を形成する工程において、熱処理により前記金属膜を酸化させて、複数の島状高抵抗膜よりなる前記高抵抗膜とする
請求項１３記載の薄膜トランジスタの製造方法。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１８
【補正方法】変更
【補正の内容】
【請求項１８】
前記金属膜を形成する工程において、複数の島状金属膜よりなる前記金属膜を形成したのち、
前記低抵抗領域を形成する工程において、熱処理により前記金属膜を酸化させて、複数の島状高抵抗膜よりなる前記高抵抗膜とする
請求項１７記載の薄膜トランジスタの製造方法。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
【図１】本発明の第１の実施の形態に係る薄膜トランジスタの構造を表す断面図である。
【図２】図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】チャネル領域および低抵抗領域のＥＤＸ解析結果を表す図である。
【図５】図１に示した薄膜トランジスタの特性を従来と対比して表す図である。
【図６】本発明の第２の実施の形態に係る薄膜トランジスタの低抵抗領域のアルミニウム濃度の測定結果を表す図である。
【図７】変形例１に係る薄膜トランジスタの構造を表す断面図である。
【図８】図７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図９】本発明の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１０】図９に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１１】図１０に続く工程を表す断面図である。
【図１２】変形例２に係る薄膜トランジスタの構造を表す断面図である。
【図１３】図１２に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１４】本発明の第３の実施の形態に係る薄膜トランジスタの構造を表す断面図である。
【図１５】島状高抵抗膜の一例を表す断面図である。
【図１６】島状高抵抗膜の他の例を表す断面図である。
【図１７】島状高抵抗膜の大きさを説明するための図である。
【図１８】図１４に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１９】図１８に示した工程を詳しく説明するための断面図である。
【図２０】ソントンのモデルを表す図である。
【図２１】図１４に示した薄膜トランジスタの特性を従来と対比して表す図である。
【図２２】高抵抗膜の厚みを異ならせた場合の薄膜トランジスタの特性を表す図である。
【図２３】変形例３に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図２４】図２３に続く工程を表す断面図である。
【図２５】変形例４に係る薄膜トランジスタの製造方法を工程順に表す断面図である。
【図２６】図２５に続く工程を表す断面図である。
【図２７】本発明の第４の実施の形態に係る薄膜トランジスタの構造を表す断面図である。
【図２８】図２７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図２９】図２８に続く工程を表す断面図である。
【図３０】適用例１に係る表示装置の回路構成を表す図である。
【図３１】図３０に示した画素駆動回路の一例を表す等価回路図である。
【図３２】適用例２の外観を表す斜視図である。
【図３３】（Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図３４】適用例４の外観を表す斜視図である。
【図３５】適用例５の外観を表す斜視図である。
【図３６】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図３７】図１に示した薄膜トランジスタの変形例を表す断面図である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
引き続き、同じく図２（Ｃ）に示したように、ゲート電極４０をマスクとしてゲート絶縁材料膜３０Ａをエッチングすることによりゲート絶縁膜３０を形成する。このとき、酸化物半導体膜２０をＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶化材料により構成した場合には、ゲート絶縁材料膜３０Ａをエッチングする際に、フッ酸等の薬液を用いて非常に大きなエッチング選択比を維持して容易に加工することが可能となる。これにより、酸化物半導体膜２０のチャネル領域２０Ａ上に、ゲート絶縁膜３０およびゲート電極４０がこの順に同一形状で形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
金属膜５０Ａを形成したのち、熱処理を行うことにより、図３（Ｂ）に示したように、
金属膜５０Ａが酸化されて高抵抗膜５０が形成される。この金属膜５０Ａの酸化反応には、ソース領域２０Ｓおよびドレイン領域２０Ｄに含まれる酸素の一部が利用される。そのため、金属膜５０Ａの酸化の進行に伴って、ソース領域２０Ｓおよびドレイン領域２０Ｄの金属膜５０Ａと接する上面側から、ソース領域２０Ｓおよびドレイン領域２０Ｄ中の酸素濃度が低下していく。これにより、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、チャネル領域２０Ａよりも酸素濃度が低い低抵抗領域２１が形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
また、ホウ素（Ｂ），ガリウム（Ｇａ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ），鉛（Ｐｂ）の場合についても、上述したアルミニウム（Ａｌ）等と同じ工程により低抵抗領域２１を形成することが可能である。すなわち、酸化物半導体膜２０，ゲート絶縁膜３０およびゲート電極４０の表面に、ドーパント材料膜として、ホウ素（Ｂ），ガリウム（Ｇａ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）または鉛（Ｐｂ）よりなる金属膜５０Ａまたは非金属膜５０Ａを形成する。この非金属膜５０Ａの熱処理を行うことにより、非金属膜５０Ａが酸化されて、酸化ホウ素，酸化ガリウム，シリコン酸化物，ゲルマニウム酸化物，酸化スズまたは酸化鉛よりなる高抵抗膜５０が形成される。これと共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向における一部に、ホウ素（Ｂ），ガリウム（Ｇａ），シリコン（Ｓｉ），ゲルマニウム（Ｇｅ），スズ（Ｓｎ）または鉛（Ｐｂ）をドーパントとして含む低抵抗領域２１が形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
引き続き、図１１（Ａ）に示したように、第１の実施の形態と同様にして、熱処理により、金属膜５０Ａを酸化させて高抵抗膜５０を形成すると共に、ソース領域２０Ｓおよびドレイン領域２０Ｄの上面から深さ方向の一部に、チャネル領域２０Ａよりも酸素濃度の低い低抵抗領域２１を形成する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
図１９（Ｃ）は、金属膜５０Ａの酸化により、複数の島状高抵抗膜５１よりなる高抵抗膜５０が形成されると共に、酸化物半導体膜２０に低抵抗領域２１が形成された状態を拡大して模式的に表したものである。島状高抵抗膜５１は酸化により膨張する一方、隙間５２は縮小する。そのため、島状高抵抗膜５１は、隙間５２により隣接する島状高抵抗膜５１と隔てられているものもあるし、隙間５２が消失して隣接する島状高抵抗膜５１とつながるものも存在する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
図２１（Ａ）および図２１（Ｂ）から分かるように、複数の島状金属膜５１Ａよりなる金属膜５０Ａの熱処理により低抵抗領域２１を形成すると共に複数の島状高抵抗膜５１よりなる高抵抗膜５０を形成した薄膜トランジスタ１Ｄでは、金属膜の形成および熱処理を行わなかったものに比べて、トランジスタのオン電流が二桁以上向上した。すなわち、高抵抗膜５０を複数の島状高抵抗膜５１よりなるものとした場合にも、第１の実施の形態と同様に、セルフアライン構造により寄生容量を低減すると共に素子特性が安定した薄膜トランジスタ１Ｄを実現できることが分かった。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【０１２５】
（第５の実施の形態）
図２７は、本発明の第５の実施の形態に係る薄膜トランジスタ１Ｅの構造を表したもの
である。この薄膜トランジスタ１Ｅは、基板１１上にゲート電極４０，ゲート絶縁膜３０および酸化物半導体膜２０，チャネル保護膜８０，層間絶縁膜６０，ソース電極７０Ｓおよびドレイン電極７０Ｄをこの順に積層したボトムゲート薄膜トランジスタである。このことを除いては、この薄膜トランジスタ１Ｅは、上記第３および第４の実施の形態の薄膜トランジスタ１Ｂ，１Ｄと同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2011228622.tif 000001
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図２７
【補正方法】変更
【補正の内容】
【図２７】
2011228622.tif 000002