(57)【特許請求の範囲】
【請求項１】
駆動状態に応じて入力電圧を出力電圧に変換するトランジスタと、
基準電圧と前記出力電圧との差電圧に基づいて誤差信号を出力する誤差増幅回路と、
前記誤差信号に基づいて前記トランジスタを駆動する駆動回路とを備えたシリーズレギュレータ方式の直流電源回路において、
前記駆動回路は、前記誤差信号に応じた電流を入力とし前記トランジスタの駆動状態を決定する電流を出力とするカレントミラー回路を有する駆動制御回路と、前記出力電圧の変化に応じた電流を前記カレントミラー回路の共通制御線に流し込む電圧検出回路とを備え、少なくとも電源立ち上げ時において、前記出力電圧の立ち上がりの傾きを制御するように構成されていることを特徴とする直流電源回路。
【請求項２】
前記駆動回路は、前記誤差信号が整定するまでの期間、前記出力電圧の立ち上がりの傾きを制限するように構成されていることを特徴とする請求項１記載の直流電源回路。
【請求項３】
前記駆動回路は、前記誤差信号が前記出力電圧に追従可能となるように、前記出力電圧の立ち上がりの傾きを制限することを特徴とする請求項１または２記載の直流電源回路。
【請求項４】
前記電圧検出回路は、前記トランジスタの出力端側と前記カレントミラー回路の共通制御線との間に接続されたコンデンサと抵抗との直列回路であることを特徴とする請求項１ないし３の何れかに記載の直流電源回路。
【請求項５】
前記入力電圧が印加された後所定の遅延時間が経過するまでの間、前記トランジスタをオフ状態に保持する遅延回路を備えたことを特徴とする請求項１ないし４の何れかに記載の直流電源回路。
【請求項６】
前記駆動回路は、前記カレントミラー回路の出力電流を遮断するためのスイッチ回路を備え、
前記遅延回路は、
前記入力電圧が印加されたことを検出する入力電圧検出回路と、
この入力電圧検出回路により検出された前記入力電圧の印加時点から前記遅延時間が経過するまでの期間、前記スイッチ回路を遮断状態に制御する遅延制御回路とから構成されていることを特徴とする請求項５記載の直流電源回路。
【請求項７】
前記誤差増幅回路は、前記出力電圧の変化に対する前記誤差信号の応答を速めるためのクランプ回路を備えていることを特徴とする請求項１ないし６の何れかに記載の直流電源回路。
【請求項８】
前記誤差増幅回路は、差動増幅回路を備えたオペアンプであって、
前記クランプ回路は、ダイオードから構成され、前記差動増幅回路の出力端に接続されていることを特徴とする請求項７記載の直流電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリーズレギュレータ方式の直流電源回路に関する。
【０００２】
【従来の技術】
図６に、直列型シリーズレギュレータ方式を採用した直流電源回路の従来構成を示す。この図６において、直流電源回路１の入力端子２と出力端子３との間にはＰＮＰ型のトランジスタＴ１のエミッタ・コレクタ間が接続され、出力端子３とグランド端子４との間には出力平滑用のコンデンサＣ１が接続されている。トランジスタＴ１は、電源制御ＩＣ５により制御されるようになっている。例えば自動車に搭載された直流電源回路１にあっては、入力端子２に対し、バッテリからイグニッションスイッチ（何れも図示せず）を介して入力電圧Ｖｂが与えられるようになっている。
【０００３】
電源制御ＩＣ５は、分圧回路６、オペアンプ７、駆動回路８、定電圧回路９および定電流回路１０から構成されている。分圧回路６は、出力電圧Ｖｏを分圧して検出するようになっており、その検出出力電圧Ｖｄおよび基準電圧Ｖｒは、それぞれオペアンプ７の差動対１１を構成するトランジスタＴ２およびＴ３の各ベースに入力されるようになっている。
【０００４】
駆動回路８は、ダーリントン接続されたトランジスタＴ４、Ｔ５を備えており、それらのコレクタが前記トランジスタＴ１のベースに接続されている。トランジスタＴ４、Ｔ５は、オペアンプ７の出力ノードｎ１から出力される誤差増幅電圧Ｖｅを入力として動作する。なお、出力端子３とトランジスタＴ５のエミッタ側との間に接続されたコンデンサＣ２は、位相補償用のコンデンサである。
【０００５】
さて、前記イグニッションスイッチがオンとなって直流電源回路１の入力電圧Ｖｂ（例えば１４Ｖ）がステップ的に立ち上がると、定電圧回路９および定電流回路１０は直ちに動作を開始し、それぞれ所定の定電圧および定電流を出力するようになる。これに伴って、オペアンプ７および駆動回路８もそれぞれ動作を開始する。
【０００６】
図７（ａ）、（ｂ）、（ｃ）は、この電源立ち上げ時における入力電圧Ｖｂおよび出力電圧Ｖｏの波形について、コンデンサＣ１の容量を３段階に変化させた状態で測定した結果を示したものである。各波形におけるコンデンサＣ１の容量は、６．８μＦ、３３μＦ、２２０μＦである。なお、各図において、分圧回路６の分圧比は５：１、基準電圧Ｖｒは１Ｖ、出力電圧Ｖｏの目標値は５Ｖであって、出力端子３には１２Ωの抵抗負荷が接続されている。
【０００７】
電源の立ち上げ時すなわち入力電圧Ｖｂの印加開始時において、出力電圧Ｖｏ（検出出力電圧Ｖｄ）は０Ｖとなっており、一方基準電圧Ｖｒは一定電圧（１Ｖ）となっている。このため、オペアンプ７の差動対１１において、トランジスタＴ２のベース電圧がトランジスタＴ３のベース電圧よりも低くなり、出力ノードｎ１の誤差増幅電圧Ｖｅが上昇する。その結果、駆動回路８のトランジスタＴ５を介してトランジスタＴ１にベース電流が流れ、トランジスタＴ１がオンして出力電圧Ｖｏは急激に上昇する。
【０００８】
【発明が解決しようとする課題】
しかし、このように出力電圧Ｖｏが急激に上昇すると、出力電圧Ｖｏの変化に対してオペアンプ７の動作が追従できず、オペアンプ７から出力される誤差増幅電圧Ｖｅの変化が遅れてしまう。このため、オペアンプ７は、出力電圧Ｖｏが目標値に達した後も、トランジスタＴ１を直ちにオフ（またはベース電流を制限）することができず、出力電圧Ｖｏにオーバーシュートが発生する。
【０００９】
その後、出力ノードｎ１の誤差増幅電圧Ｖｅが上昇から下降に転じ、駆動回路８のトランジスタＴ５がトランジスタＴ１のベース電流を遮断（または低減）するようになると、出力電圧Ｖｏが低下し始める。そして、出力電圧Ｖｏが目標値まで低下した後も、上述したオペアンプ７の動作遅れによってトランジスタＴ１を直ちにオン（またはベース電流を増加）することができず、出力電圧Ｖｏにアンダーシュートが発生する。
【００１０】
結局、出力電圧Ｖｏは、電源の立ち上げ時においてオーバーシュートとアンダーシュートとを繰り返しながら目標値に整定されることになる。この場合、図７（ａ）、（ｂ）、（ｃ）に示されるように、コンデンサＣ１の容量が小さい程オーバーシュートおよびアンダーシュートが大きくなる傾向がある。
【００１１】
直流電源回路１の出力端子３には種々の回路や素子が接続されるため、オーバーシュートが発生すると各回路や素子に悪影響を及ぼす虞がある。従って、従来の直流電源回路１では、電源の立ち上げ時のオーバーシュート（ひいてはアンダーシュート）を抑制するために、コンデンサＣ１に大容量（例えば２２０μＦ）のアルミ電解コンデンサを使用していた。しかし、このような大容量のアルミ電解コンデンサは、コストが高く、しかもサイズが大きくなる関係上表面実装部品（ＳＭＤ）とすることができないため、直流電源回路１が全体として大型化するという問題があった。
【００１２】
本発明は、上記事情に鑑みてなされたもので、その目的は、出力平滑用のコンデンサの容量を増大することなく、電源立ち上げ時におけるオーバーシュートおよびアンダーシュートを抑制できる直流電源回路を提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に記載した手段によれば、誤差増幅回路は基準電圧と出力電圧との差電圧に基づいて誤差信号を生成し、駆動回路はその誤差信号に基づいてトランジスタを駆動する。すなわち、出力電圧が基準電圧よりも低くなるとトランジスタの負担電圧（または負担電流）が減少し、出力電圧が基準電圧よりも高くなるとトランジスタの負担電圧（または負担電流）が増加する。これにより、出力電圧は基準電圧と等しくなるよう制御される。
【００１４】
電源立ち上げ時にあっては、出力電圧は低電圧（例えば０Ｖ）から基準電圧に達するまで大きく上昇する。この間の基準電圧に対する出力電圧の差（電圧偏差）は、定常時において生じる電圧偏差に比べて非常に大きい。従って、誤差増幅回路は、出力電圧が急激に上昇するような誤差信号を生成し、それを駆動回路に与える。
【００１５】
その一方において、駆動回路は、誤差信号に応じた電流を入力とし前記トランジスタの駆動状態を決定する電流を出力とするカレントミラー回路を有する駆動制御回路と、出力電圧の変化に応じた電流をカレントミラー回路の共通制御線に流し込む電圧検出回路とを備えている。出力電圧の変化の大きさおよび変化の向きに応じて、カレントミラー回路の共通制御線に電流が流れる。誤差信号に応じた電流を入力とするカレントミラー回路の出力電流は、この共通制御線に流れる電流に従って増減し、それに伴ってトランジスタの駆動状態が変化する。従って、特に出力電圧の変化が大きい電源立ち上げ時にあっては、トランジスタの駆動状態は、前記誤差信号のみならず駆動回路による上記制御によって定まるようになり、出力電圧の立ち上がりの傾きを制御可能となる。
【００１６】
これにより、電源立ち上げ時において、当該直流電源回路の動作遅れに応じて出力電圧の立ち上がりの傾きを設定できるので、前記動作遅れによる出力電圧のオーバーシュートおよびアンダーシュートの発生を防止でき、また、たとえ発生したとしても小さく抑えることができる。つまり、本手段によれば、出力平滑用のコンデンサの容量を増大させることなくオーバーシュートおよびアンダーシュートを低減できるので、当該直流電源回路の小型化、低コスト化を図ることができる。
【００１７】
請求項２に記載した手段によれば、誤差信号が整定するまでの期間、つまり誤差信号が当該直流電源回路の定常動作時における値に安定するまでの期間、駆動回路により出力電圧の立ち上がりの傾きが制限されるので、オーバーシュートおよびアンダーシュートの発生をほぼ完全に防止することができる。
【００１８】
請求項３に記載した手段によれば、駆動回路は、誤差増幅回路の誤差信号が出力電圧に追従可能となるように、出力電圧の立ち上がりの傾きを制限するので、誤差増幅回路の動作遅れによるオーバーシュートおよびアンダーシュートの発生をほぼ完全に防止することができる。
【００２０】
請求項４に記載した手段によれば、出力電圧の変化の大きさおよび変化の向きに応じて、コンデンサと抵抗との直列回路を通してカレントミラー回路の共通制御線に電流が流れる。誤差信号に応じた電流を入力とするカレントミラー回路の出力電流は、この共通制御線に流れる電流に従って増減し、それに伴ってトランジスタの駆動状態が変化する。
【００２１】
請求項５に記載した手段によれば、遅延回路は、入力電圧が印加された後所定の遅延時間が経過するまでの間、トランジスタをオフ状態に保持する。すなわち、入力電圧が印加された直後は出力電圧が低いので、一時的に、カレントミラー回路の共通制御線から直列回路に対してコンデンサを充電する電流が流れる。この充電電流が流れると、カレントミラー回路の出力電流が増加してトランジスタが急激にオン状態となり、出力電圧が急激に上昇してしまう。
【００２２】
本手段によれば、少なくとも上述した充電電流が十分に小さくなるまでの時間として設定された遅延時間の間、トランジスタがオフ状態に保持されるので、出力電圧の急激な上昇を抑制でき、オーバーシュートおよびアンダーシュートの発生をより確実に防止できる。
【００２３】
請求項６に記載した手段によれば、入力電圧検出回路が入力電圧の印加（立ち上がり）を検出し、遅延制御回路は、その入力電圧の印加時点から遅延時間が経過するまでの期間、スイッチ回路を制御してカレントミラー回路の出力電流を遮断するので、その期間においてトランジスタをオフ状態に保持できる。
【００２４】
請求項７に記載した手段によれば、誤差増幅回路は、出力電圧の変化に対する誤差信号の応答を速めるためのクランプ回路を備えているので、当該直流電源回路の動作遅れが小さくなって、オーバーシュートおよびアンダーシュートが発生しにくくなる。
【００２５】
請求項８に記載した手段によれば、オペアンプ（誤差増幅回路）の差動増幅回路の出力端にダイオードクランプ回路を接続したので、その出力端の電圧変化幅が制限され、特に電圧偏差が大きくなる電源立ち上げ時における差動増幅回路の動作速度が速められる。
【００２６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、例えば自動車のエンジン制御ＥＣＵに用いられる直流電源回路の電気的構成を示している。この図１において、直流電源回路２１の入力端子２２には、バッテリ（図示せず）の正側端子からイグニッションスイッチ（図示せず）を介してバッテリ電圧Ｖｂ（入力電圧に相当：例えば１４Ｖ）が与えられるようになっている。また、出力端子２３には、負荷として前記エンジン制御ＥＣＵが接続され、所定の出力電圧Ｖｏ（例えば５Ｖ）が供給されるようになっている。
【００２７】
この直流電源クランプ２１は、直列型のシリーズレギュレータであって、入力端子２２と出力端子２３との間には、ＰＮＰ型のトランジスタＴ２１のエミッタ・コレクタ間が接続されている。このトランジスタＴ２１のベース・エミッタ間には抵抗Ｒ２１が接続され、出力端子２３とグランド端子２４との間には電圧平滑用のコンデンサＣ２１が接続されている。さらに、出力端子２３には、出力電圧Ｖｏの変化分を検出するためのコンデンサＣ２２および位相補償用のコンデンサＣ２３の各一端が接続されている。
【００２８】
上記トランジスタＴ２１は、電源制御ＩＣ２５により制御されるようになっており、上述したトランジスタＴ２１、抵抗Ｒ２１およびコンデンサＣ２１、Ｃ２２、Ｃ２３は、電源制御ＩＣ２５に対して外付けされている。電源制御ＩＣ２５は、分圧回路２６、オペアンプ２７（誤差増幅回路に相当）、駆動回路２８、定電圧回路２９および定電流回路３０から構成されている。以下、各回路の構成について説明する。
【００２９】
定電圧回路２９は、電源制御ＩＣ２５の端子２５ａ、２５ｂを介して前記入力端子２２、グランド端子２４に接続されており、バッテリ電圧Ｖｂを入力として一定の制御電圧Ｖ１（例えば５Ｖ）を生成するようになっている。この制御電圧Ｖ１は、制御電源線３１およびグランド線３２を介して他の回路に供給されている。
【００３０】
定電流回路３０は、具体的には示さないが、その出力部に設けられたトランジスタに一定のコレクタ電流が流れるような回路構成となっている。このトランジスタのベースとオペアンプ２７のトランジスタ（後述するトランジスタＴ２２、Ｔ２３、Ｔ２４）のベースとは共通ベース線３３により接続されている。
【００３１】
電源制御ＩＣ２５の端子２５ｃは、直流電源回路２１の出力端子２３に接続されている。分圧回路２６は、この端子２５ｃとグランド線３２との間に接続された抵抗Ｒ２２とＲ２３との直列回路により構成されている。この抵抗Ｒ２２とＲ２３との共通接続点の電圧は、出力電圧Ｖｏを所定比率（例えば５：１）により分圧した検出出力電圧Ｖｄとなっている。
【００３２】
オペアンプ２７は次のように構成されている。すなわち、ベースが前記共通ベース線３３に接続されたＰＮＰ型マルチコレクタタイプのトランジスタＴ２２、Ｔ２３、Ｔ２４のうち、トランジスタＴ２３、Ｔ２４のエミッタは直接制御電源線３１に接続され、トランジスタＴ２２のエミッタは抵抗Ｒ２４を介して制御電源線３１に接続されている。この構成により、トランジスタＴ２２、Ｔ２３、Ｔ２４の各コレクタには所定の電流が流れるようになっている。
【００３３】
トランジスタＴ２２が有する各コレクタとグランド線３２との間には、ＰＮＰ型のトランジスタＴ２５、Ｔ２７、Ｔ２９とＰＮＰ型のトランジスタＴ２６、Ｔ２８、Ｔ３０とからなる差動対３４、ＮＰＮ型のトランジスタＴ３１、Ｔ３２からなるカレントミラー回路３５、およびＰＮＰ型のトランジスタＴ３３、Ｔ３４が接続されている。ここで、差動増幅回路３６は、抵抗Ｒ２４、トランジスタＴ２２、差動対３４およびカレントミラー回路３５から構成されている。
【００３４】
この差動増幅回路３６において、能動負荷としてのカレントミラー回路３５は、差動対３４を構成するトランジスタＴ２７、Ｔ２８のコレクタとグランド線３２との間に接続されている。そして、トランジスタＴ２７のベースには、トランジスタＴ２９および抵抗Ｒ２５を介して前記検出出力電圧Ｖｄが与えられるようになっており、トランジスタＴ２９のベースには、トランジスタＴ３０および抵抗Ｒ２６を介して基準電圧Ｖｒが与えられるようになっている。この構成によれば、差動増幅回路３６の入力電流を小さくできるので、差動増幅回路３６のオフセット電圧を低減できる。
【００３５】
また、トランジスタＴ２７に対してエミッタとベースが共通に接続されたトランジスタＴ２５と、トランジスタＴ２８に対してエミッタとベースが共通に接続されたトランジスタＴ２６とは、ともにコレクタがグランド線３２に接続されている。これにより、トランジスタＴ２２のコレクタ電流がトランジスタＴ２５、Ｔ２６に分流するので、カレントミラー回路３５に流す電流値を調整することができる。
【００３６】
トランジスタＴ２８のコレクタとトランジスタＴ３２のコレクタとの共通接続点は、差動増幅回路３６の出力ノードｎ２１であって、この出力ノードｎ２１とグランド線３２との間には、図示極性のダイオードＤ２１とＤ２２との直列回路からなるクランプ回路３７が接続されている。
【００３７】
トランジスタＴ２３のコレクタとグランド線３２との間には、ＮＰＮ型のトランジスタＴ３５と抵抗Ｒ２７との直列回路が接続されており、さらにこれに並列して、図示極性のダイオードＤ２３とＤ２４との直列回路からなるクランプ回路３８が接続されている。また、トランジスタＴ２４のコレクタとグランド線３２との間には、ＮＰＮ型のトランジスタＴ３６が接続されており、そのトランジスタＴ３６ベースは前記トランジスタＴ３５のエミッタに接続されている。
【００３８】
差動増幅回路３６の出力ノードｎ２１とトランジスタＴ３５との間には、前述のトランジスタＴ３４が介在している。また、このトランジスタＴ３４のベース電流が差動増幅回路３６の出力ノードｎ２１に流れ込むことにより生じるオフセット電圧を補償するため、差動増幅回路３６の入力側にもトランジスタＴ３４と同じ接続形態によりトランジスタＴ３３が接続されている。
【００３９】
トランジスタＴ３６のコレクタは、オペアンプ２７の出力ノードｎ２２であって、この出力ノードｎ２２と差動増幅回路３６の出力ノードｎ２１との間には、位相補償用のコンデンサＣ２４が接続されている。
【００４０】
続いて、駆動回路２８の構成について説明する。駆動回路２８の入力部にはＮＰＮ型のトランジスタＴ３７が設けられている。そのトランジスタＴ３７のベース、エミッタは、それぞれ抵抗Ｒ２８、抵抗Ｒ２９を介してグランド線３２に接続されている。また、トランジスタＴ３７のベース、コレクタは、それぞれ図示極性のダイオードＤ２５、Ｄ２６を介してオペアンプ２７の出力ノードｎ２２に接続されている。
【００４１】
駆動回路２８の出力部にはＮＰＮ型のトランジスタＴ３８が設けられている。そのトランジスタＴ３８のベース、エミッタは、それぞれ抵抗Ｒ３０、抵抗Ｒ３１とＲ３２との直列回路を介してグランド線３２に接続されている。トランジスタＴ３８のコレクタは、電源制御ＩＣ２５の端子２５ｄを介して前記トランジスタＴ２１のベースに接続され、抵抗Ｒ３１とＲ３２との共通接続点は、電源制御ＩＣ２５の端子２５ｅを介して前記位相補償用のコンデンサＣ２３の他端に接続されている。
【００４２】
制御電源線３１と、トランジスタＴ３７およびＴ３８の各コレクタとの間には、ＰＮＰ型のトランジスタＴ３９、Ｔ４０からなるカレントミラー回路３９が接続されている。また、トランジスタＴ３９、Ｔ４０の共通ベース線４０は、抵抗Ｒ３３を介して制御電源線３１に接続されるとともに、抵抗Ｒ３４と電源制御ＩＣ２５の端子２５ｆとを介して前記コンデンサＣ２２の他端に接続されている。なお、カレントミラー回路３９が本発明における駆動制御回路に相当し、微分回路としての回路構成を持つコンデンサＣ２２と抵抗Ｒ３４との直列回路４１が本発明における電圧検出回路に相当する。
【００４３】
次に、直流電源回路２１の動作について図２も参照しながら説明する。
まず、イグニッションスイッチがオンとなり入力端子２２にバッテリ電圧Ｖｂが印加された定常時の動作について説明する。この場合には、直流電源回路２１は、誤差増幅回路としてオペアンプ２７を備えた一般的なシリーズレギュレータと同様にして動作する。すなわち、オペアンプ２７の差動増幅回路３６には、分圧回路２６により検出された検出出力電圧Ｖｄと、出力電圧Ｖｏの目標値（５Ｖ）および分圧回路２６の分圧比（５：１）に基づいて設定される基準電圧Ｖｒ（１Ｖ）とが入力される。
【００４４】
いま、出力電圧Ｖｏが目標値よりも低下した場合について説明すると、検出出力電圧Ｖｄが基準電圧Ｖｒよりも低下するので、差動対３４においてトランジスタＴ２７に流れる電流が増加し、トランジスタＴ２８に流れる電流が減少する。これにより、出力ノードｎ２１の電圧が下がる。この出力ノードｎ２１の電圧は、トランジスタＴ３４を介してトランジスタＴ３５のベース電圧およびコレクタ電圧を低下させる。その結果、トランジスタＴ３６のベース・エミッタ間電圧が減少し、オペアンプ２７の出力ノードｎ２２の電圧（誤差増幅電圧Ｖｅ）が上昇する。
【００４５】
この場合、クランプ回路３７を構成するダイオードＤ２１、Ｄ２２はオフ状態、クランプ回路３８を構成するダイオードＤ２３、Ｄ２４はオン状態となっている。クランプ回路３８により、トランジスタＴ２３のコレクタ電圧は２・ＶＦ（ＶＦ：ダイオードの順方向電圧）以下に制限され、トランジスタＴ２３が飽和オン状態となることが防止される。
【００４６】
オペアンプ２７の誤差増幅電圧Ｖｅが上昇すると、駆動回路２８において、トランジスタＴ３７のベース電圧（ひいてはエミッタ電圧）が上昇し、そのコレクタ電流が増加する。トランジスタＴ３７のコレクタ電流は、カレントミラー回路３９により折り返されて抵抗Ｒ３０に流れるので、トランジスタＴ３８のベース電圧が上昇し、トランジスタＴ３８のコレクタ電流すなわちトランジスタＴ２１のベース電流が増加する。その結果、トランジスタＴ２１のエミッタ・コレクタ間電圧が減少して出力電圧Ｖｏが上昇するようになる。
【００４７】
一方、出力電圧Ｖｏが目標値よりも上昇した場合には、上述した場合に対して各部の電圧の動きが逆になり、差動増幅回路３６の出力ノードｎ２１の電圧が上昇し、オペアンプ２７の誤差増幅電圧Ｖｅが下降することにより、トランジスタＴ２１のベース電流が減少する。その結果、トランジスタＴ２１のエミッタ・コレクタ間電圧が増加して出力電圧Ｖｏが下降するようになる。
【００４８】
こうした定電圧制御が行われる定常状態においては、出力電圧Ｖｏは目標値に等しくなっており、その電圧変動は極めて小さい。従って、コンデンサＣ２２と抵抗Ｒ３４との直列回路４１には電流がほとんど流れず、カレントミラー回路３９は、出力電圧Ｖｏの影響を受けることなくトランジスタＴ３７のコレクタ電流をそのまま折り返して出力する本来的な動作を行う。
【００４９】
続いて、イグニッションスイッチがオフからオンとなり入力端子２２にバッテリ電圧Ｖｂが印加された時（電源立ち上げ時）の動作について説明する。バッテリ電圧Ｖｂがステップ的に印加されると、定電圧回路２９および定電流回路３０は直ちに動作を開始し、オペアンプ２７および駆動回路２８が動作可能な状態となる。また、差動増幅回路３６には、イグニッションスイッチの状態にかかわらず、基準電圧Ｖｒが与えられている。
【００５０】
バッテリ電圧Ｖｂの印加開始時において出力電圧Ｖｏは例えば０Ｖまで低下しており、その後出力電圧Ｖｏが目標値に達するまでの間、検出出力電圧Ｖｄは基準電圧Ｖｒよりも低い状態が続く。従って、この間においては、上述したように誤差増幅電圧Ｖｅが上昇する。ただし、この電源立ち上げ時においては検出出力電圧Ｖｄと基準電圧Ｖｒとの差（電圧偏差）が大きいので、トランジスタＴ３６はオフした状態となっている。
【００５１】
誤差増幅電圧Ｖｅが上昇すると、上述したようにトランジスタＴ３７のコレクタ電流が増加する。このコレクタ電流は、カレントミラー回路３９を介してトランジスタＴ３８のコレクタ電流つまりトランジスタＴ２１のベース電流となるので、トランジスタＴ２１のエミッタ・コレクタ間電圧が減少して出力電圧Ｖｏが上昇を開始する。
【００５２】
この出力電圧Ｖｏが上昇している期間において、その電圧変化に応じた電流が、コンデンサＣ２２と抵抗Ｒ３４との直列回路４１を介して共通ベース線４０に流れ込み、トランジスタＴ３７のコレクタ電流となる。つまり、トランジスタＴ３７のコレクタ電流の一部が、カレントミラー回路３９を構成するトランジスタＴ３９を介さずに流れることとなり、その分だけトランジスタＴ３９のコレクタ電流ひいてはトランジスタＴ４０のコレクタ電流が減少する。
【００５３】
これに伴って、トランジスタＴ３８のコレクタ電流つまりトランジスタＴ２１のベース電流は、本来誤差増幅電圧Ｖｅに応じて流れるべき電流よりも小さくなり、その分だけトランジスタＴ２１のエミッタ・コレクタ間電圧が高くなる。その結果、出力電圧Ｖｏは、誤差増幅電圧Ｖｅにかかわらずほぼ一定の上昇率（スルーレート）に従って上昇するようになる。
【００５４】
この上昇率は、コンデンサＣ２２の容量値と抵抗Ｒ３４の抵抗値とから定まる時定数により決定される。そして、その時定数は、オペアンプ２７の動作が出力電圧Ｖｏの変化に追従可能となるように設定されている。
【００５５】
ところで、出力電圧Ｖｏが目標値よりも上昇すると、上述したように差動増幅回路３６の出力ノードｎ２１の電圧が上昇する。出力ノードｎ２１にクランプ回路３７が接続されていない場合、電圧偏差の増大に伴ってトランジスタＴ２８は飽和オン状態となり、出力ノードｎ２１の電圧Ｖn21 は次の（１）式で示される電圧値にまで上昇してしまう。
【００５６】
Ｖn21 ＝Ｖｒ＋ＶBE(T30) ＋ＶBE(T28) −ＶCE(T28)           …（１）
ここで、
ＶBE(T30) ：トランジスタＴ３０のベース・エミッタ間電圧
ＶBE(T28) ：トランジスタＴ２８のベース・エミッタ間電圧
ＶCE(T28) ：トランジスタＴ２８のコレクタ・エミッタ間飽和電圧
【００５７】
このような状態から出力電圧Ｖｏが目標値に向かって減少すると、出力ノードｎ２１の電圧は、（１）式で示す値から０Ｖに近い値にまで大きく変化しなければならないため、その電圧変化の遅れに伴ってオペアンプ２７の動作遅れが発生する。このため、出力電圧Ｖｏは目標値に達した後もさらに低下を続け、アンダーシュートが発生してしまう。
【００５８】
これに対し、本実施形態においては、出力ノードｎ２１にクランプ回路３７が接続されているので、出力ノードｎ２１の電圧Ｖn21 は２・ＶＦまでしか上昇せず、出力ノードｎ２１の変化幅が小さくなる。このため、出力電圧Ｖｏの変化に対する出力ノードｎ２１の電圧変化が速まり、オペアンプ２７の動作遅れが改善されてアンダーシュートが低減する。
【００５９】
図２（ａ）、（ｂ）は、電源立ち上げ時におけるバッテリ電圧（入力電圧）Ｖｂおよび出力電圧Ｖｏの波形について、コンデンサＣ２１の容量を２段階に変化させた状態で測定した結果を示したものである。各波形におけるコンデンサＣ２１の容量は、６．８μＦ、３３μＦに設定されており、出力端子２３にはエンジン制御ＥＣＵに替えて１２Ωの抵抗負荷が接続されている。
【００６０】
この図２（ａ）、（ｂ）において、バッテリ電圧Ｖｂが印加されると、出力電圧Ｖｏは、目標値（５Ｖ）に至る途中レベル（４Ｖ、２．３Ｖ）まで急激に上昇し、その後上述したようにほぼ一定の傾きで目標値（５Ｖ）まで徐々に増加している。この図２（ａ）、（ｂ）と、従来構成の直流電源回路１についての実測波形を示す図７（ａ）、（ｂ）とを比較すると、コンデンサＣ２１の容量が６．８μＦの場合、オーバーシュートは１．８Ｖから０．２２Ｖにまで低減し、コンデンサＣ２１の容量が３３μＦの場合、オーバーシュートは１．３Ｖから０．２Ｖにまで低減したことが分かる。また、図２（ａ）、（ｂ）において、アンダーシュートは発生していない。
【００６１】
なお、図２（ａ）、（ｂ）において出力電圧Ｖｏが急激に上昇しているのは、以下の理由による。すなわち、バッテリ電圧Ｖｂの印加開始時には、出力電圧Ｖｏが制御電圧Ｖ１よりも低いため、一時的に、制御電源線３１からトランジスタＴ３９、Ｔ４０のエミッタ・ベース間と抵抗Ｒ３４とを介してコンデンサＣ２２を充電するための電流が流れる。この充電電流が流れる時間は、抵抗Ｒ３４とコンデンサＣ２２との時定数によりほぼ決定される。
【００６２】
この充電電流は、トランジスタＴ３９、Ｔ４０のベース電流となるので、これらのコレクタ電流が増加し、トランジスタＴ３８のコレクタ電流つまりトランジスタＴ２１のベース電流が増大する。その結果、出力電圧Ｖｏの上昇率が一時的に高まる。これに対する対策は、第２の実施形態において説明する。
【００６３】
以上述べたように、本実施形態の直流電源回路２１は、入出力端子間にトランジスタＴ２１が直列に接続されたシリーズレギュレータであって、検出出力電圧Ｖｄと基準電圧Ｖｒとの差電圧を増幅して誤差増幅電圧Ｖｅを出力するオペアンプ２７と、この誤差増幅電圧Ｖｅに基づいてトランジスタＴ２１を駆動する駆動回路２８とを備えている。
【００６４】
そして、駆動回路２８は、誤差増幅電圧Ｖｅを入力するトランジスタＴ３７と、トランジスタＴ２１にベース電流を出力するトランジスタＴ３８との間にカレントミラー回路３９を備え、その共通ベース線４０が抵抗Ｒ３４とコンデンサＣ２２との直列回路４１を介して出力端子２３に接続されている構成に特徴を有する。
【００６５】
この構成によれば、出力電圧Ｖｏが上昇すると、その上昇率に応じた電流が直列回路４１および共通ベース線４０を介してトランジスタＴ３７のコレクタに流れ、その分カレントミラー回路３９に流れる電流ひいてはトランジスタＴ２１のベース電流が減少する。
【００６６】
従って、電源立ち上げ時において、出力電圧Ｖｏは誤差増幅電圧Ｖｅにかかわらず比較的緩やかな上昇率（スルーレート）を有して上昇するようになり、オペアンプ２７は出力電圧Ｖｏの変化に対して追従可能となる。このため、バッテリ電圧Ｖｂがステップ的に印加された場合でも、オーバーシュートやアンダーシュートの発生が抑えられて、出力端子２３に接続された負荷に過大な電圧が印加されることがなくなる。
【００６７】
この場合、従来構成の直流電源回路１とは異なり、出力平滑用のコンデンサＣ２１の容量を小さくしてもオーバーシュートの発生を抑えられるので、コンデンサＣ２１の容量を小さく（例えば６．８μＦ）することができ、表面実装部品  （ＳＭＤ）を採用可能となる。表面実装部品を採用すると、部品のコストが下がり、部品の高さおよびそれを実装するのに必要な基板面積が小さくなる。また、基板にスルーホールを設ける手間がなくなる。このため、直流電源回路２１を小型化ならびに低コスト化することができる。
【００６８】
また、一般にＭＯＳＦＥＴはバイポーラトランジスタに比べ高耐圧化が難しいという事情があるので、負荷がＭＯＳＦＥＴにより構成されている回路の場合、本直流電源回路２１を採用すると特に効果的である。
【００６９】
さらに、オペアンプ２７において、差動増幅回路３６の出力ノードｎ２１にクランプ回路３７が接続されているので、たとえオーバーシュートが発生しても、その間差動増幅回路３６の出力ノードｎ２１に接続されたトランジスタＴ２８の飽和を防止できるとともに、出力ノードｎ２１の電圧変化幅を制限できる。これにより、出力電圧Ｖｏの変化に対する出力ノードｎ２１の電圧変化が速まり、アンダーシュートを低減できる。
【００７０】
（第２の実施形態）
次に、本発明の第２の実施形態について図３ないし図５を参照しながら説明する。なお、図３において、図１と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。
【００７１】
図３および図４は、ともに直流電源回路の電気的構成を示しており、図３に示す回路と図４に示す回路とは、それぞれ（ａ）〜（ｇ）を付した部分同士において接続された状態となっている。これら、図３および図４において、直流電源回路４２は、電源制御ＩＣ４３により制御されるようになっている。この電源制御ＩＣ４３は、分圧回路２６、オペアンプ２７、駆動回路４４、定電圧回路２９、定電流回路３０、入力電圧検出回路４５および遅延制御回路４６から構成されている。ここで、入力電圧検出回路４５および遅延制御回路４６が、本発明でいう遅延回路に相当する。
【００７２】
駆動回路４４において、トランジスタＴ４０のコレクタとトランジスタＴ３８のベースとの間には、スイッチ回路４７が接続されている。このスイッチ回路４７は、ダーリントン接続されたトランジスタＴ４１とＴ４２、トランジスタＴ４３および抵抗Ｒ３５、Ｒ３６から構成されている。トランジスタＴ４３は、遅延制御回路４６の出力信号によりオンオフ駆動されるようになっており、トランジスタＴ４３がオフの場合には、トランジスタＴ４１、Ｔ４２がオフつまりスイッチ回路４７がオフ状態となり、トランジスタＴ４３がオンの場合には、トランジスタＴ４１、Ｔ４２がオンつまりスイッチ回路４７がオン状態となる。
【００７３】
入力電圧検出回路４５は、コンパレータの構成を備えており、入力電圧（バッテリ電圧Ｖｂ）が所定の電圧以上に立ち上がった時点において、遅延制御回路４６に対する出力信号（後述するトランジスタＴ５４を制御する信号）をＨレベルからＬレベルに反転するようになっている。
【００７４】
この入力電圧検出回路４５において、トランジスタＴ４４〜Ｔ４８は、差動増幅回路４８を構成している。バッテリ電圧Ｖｂは、抵抗Ｒ３７とＲ３８との直列回路により分圧され、その分圧された検出電圧は、抵抗Ｒ３９を介して差動増幅回路４８の入力側トランジスタＴ４５のベースに与えられている。また、差動増幅回路４８の出力側トランジスタＴ４６のベースには、抵抗Ｒ４０を介して基準電圧Ｖｒが与えられている。
【００７５】
トランジスタＴ４９は、差動増幅回路４８から出力を取り出すように接続されており、そのコレクタは、トランジスタＴ５０のベースに接続されている。差動増幅回路４８の後段には、このトランジスタＴ５０を１段目とする２段構成の回路が接続されている。
【００７６】
トランジスタＴ５０は、共通ベース線３３に接続されたトランジスタＴ５１により定電流駆動されるようになっており、その後段のトランジスタＴ５２のコレクタは、抵抗Ｒ４２とＲ４３との直列回路を介して端子４３ａに接続されている。さらに、オペアンプ２７の出力ノードｎ２２とグランド線３２との間には、トランジスタＴ５３が接続されており、前記トランジスタＴ５２のコレクタは抵抗Ｒ４４を介してトランジスタＴ５３のベースに接続されている。
【００７７】
さて、遅延制御回路４６は、入力電圧検出回路４５からの出力信号を受けて、コンデンサへの充放電動作を行い、所定の遅延時間を生成するように構成されている。すなわち、充放電用のコンデンサＣ２５の両端子間にはトランジスタＴ５４が接続されており、前記トランジスタＴ５２のコレクタは、抵抗Ｒ４５を介して当該トランジスタＴ５４のベースに接続されている。
【００７８】
また、制御電源線３１とコンデンサＣ２５との間には、抵抗Ｒ４６と共通ベース線３３に接続されたトランジスタＴ５５のエミッタ・コレクタ間とが直列に接続されている。これらコンデンサＣ２５、トランジスタＴ５４、Ｔ５５および抵抗Ｒ４６により充放電回路４９が構成されている。
【００７９】
トランジスタＴ５６〜Ｔ６０は差動増幅回路５０を構成しており、コンデンサＣ２５の充電電圧は、抵抗Ｒ４７を介して差動増幅回路５０の入力側トランジスタＴ５７のベースに与えられるようになっている。制御電源線３１とグランド線３２との間には、抵抗Ｒ４８とＲ４９との直列回路が接続され、これら抵抗Ｒ４８とＲ４９との共通接続点は、抵抗Ｒ５０を介して差動増幅回路５０の出力側トランジスタＴ５８のベースに接続されている。
【００８０】
トランジスタＴ６１は、差動増幅回路５０から出力を取り出すように接続されており、そのコレクタは、トランジスタＴ６２のベースに接続されている。差動増幅回路５０の後段には、このトランジスタＴ６２を１段目とする多段構成の回路が接続されている。トランジスタＴ６２は、共通ベース線３３に接続されたトランジスタＴ６３により定電流駆動されるようになっている。
【００８１】
制御電源線３１とグランド線３２との間には、トランジスタＴ６２の次段を構成する抵抗Ｒ５２とトランジスタＴ６４との直列回路が接続されており、そのトランジスタＴ６４のベース・エミッタ間には抵抗Ｒ５１が接続されている。さらに、その後段には、コレクタ同士およびエミッタ同士が接続されたトランジスタＴ６５、Ｔ６６が接続され、制御電源線３１とそれらコレクタとの間には共通ベース線３３に接続されたトランジスタＴ６７が接続されている。トランジスタＴ６６と前記駆動回路４４のトランジスタＴ４３とは、カレントミラー回路５１を構成しており、その共通ベース線５２とグランド線３２との間には、抵抗Ｒ５３が接続されている。
【００８２】
次に、上記構成を有する直流電源回路４２の動作について図５も参照しながら説明する。直流電源回路４２は、第１の実施形態においてバッテリ電圧印加開始時に見られた出力電圧Ｖｏの急峻な立ち上がりを抑制するように動作する。
【００８３】
入力電圧検出回路４５において、差動増幅回路４８は、バッテリ電圧Ｖｂの分圧電圧と基準電圧Ｖｒとを比較する。バッテリ電圧Ｖｂが立ち上がって分圧電圧が基準電圧Ｖｒよりも高くなると、トランジスタＴ４９がオフからオンに転じ、そのコレクタ電位がほぼ０Ｖとなる。これに伴って、トランジスタＴ５０がオフ、トランジスタＴ５２がオン、トランジスタＴ５３がオフとなる。
【００８４】
この入力電圧検出回路４５からの出力信号は、遅延制御回路４６におけるトランジスタＴ５４を制御する。すなわち、前記分圧電圧が基準電圧Ｖｒに達するまでの間、トランジスタＴ５４はオンしており、コンデンサＣ２５の電荷が放電される。分圧電圧が基準電圧Ｖｒよりも高くなると、トランジスタＴ５４はオフとなり、制御電源線３１からコンデンサＣ２５に対して、抵抗Ｒ４６、トランジスタＴ５５を介して一定電流が流れ、コンデンサＣ２５の両端電圧は徐々に増加する。
【００８５】
差動増幅回路５０は、このコンデンサＣ２５の充電電圧と制御電圧Ｖ１の抵抗Ｒ４８、Ｒ４９による分圧電圧とを比較する。充電電圧が制御電圧Ｖ１の分圧電圧よりも高くなると、トランジスタＴ６１がオフからオンに転ずる。それに伴って、トランジスタＴ６２がオフ、トランジスタＴ６４がオン、トランジスタＴ６５がオフとなる。
【００８６】
その結果、バッテリ電圧Ｖｂが立ち上がった後、コンデンサＣ２５への充電時間で定まる遅延時間が経過する前にあっては、カレントミラー回路５１を構成するトランジスタＴ６６、Ｔ４３に電流が流れず、前記スイッチ回路４７およびトランジスタＴ２１はオフ状態を保持している。そして、遅延時間が経過すると、るトランジスタＴ６６、Ｔ４３に電流が流れ、前記スイッチ回路４７およびトランジスタＴ２１がオン状態となる。
【００８７】
さて、第１の実施形態で説明したように、駆動回路４４においては、バッテリ電圧Ｖｂの印加開始時に、コンデンサＣ２２への充電電流によってトランジスタＴ３９、Ｔ４０に一時的にベース電流が流れてしまう。そこで、本実施形態においては、コンデンサＣ２２に充電電流が流れる時間に比べて、上記遅延時間が長くなるように設定する。その結果、バッテリ電圧Ｖｂが立ち上がった後、トランジスタＴ３９、Ｔ４０に流れるベース電流が十分に低減するまでの期間、トランジスタＴ２１をオフ状態に保つことができ、出力電圧Ｖｏの急峻な上昇を防止することができる。
【００８８】
図５は、バッテリ電圧Ｖｂの立ち上がり時における直流電源回路４２の出力電圧Ｖｏのシミュレーション波形を示している。この図５において、時刻０．１ｍｓにおいてバッテリ電圧Ｖｂが立ち上がり、出力電圧Ｖｏは、時刻０．３ｍｓから比較的緩やかな上昇率（スルーレート）を有して上昇し始める。この時刻０．１ｍｓから時刻０．３ｍｓまでの０．２ｍｓが上述した遅延時間に相当し、この間トランジスタＴ２１はオフ状態に保持されている。このため、図５に示す出力電圧Ｖｏには、図２（ａ）、（ｂ）に見られた急峻な立ち上がりが発生せず、たとえオペアンプ２７のゲイン（抵抗Ｒ２２およびＲ２３で決定される）が小さい場合であっても、オーバーシュートやアンダーシュートの発生を抑えることができる。
【００８９】
以上述べたように、本実施形態の直流電源回路４２は、駆動回路４４のカレントミラー回路３９の出力部分にスイッチ回路４７を備えるとともに、遅延回路として入力電圧検出回路４５と遅延制御回路４６とを備え、バッテリ電圧の立ち上がり時点から所定の遅延時間が経過するまでの間、トランジスタＴ２１をオフ状態に保持するようにした。従って、バッテリ電圧の立ち上がり時に、電圧検出回路として設けたコンデンサＣ２２に一時的に電流が流れても、出力電圧Ｖｏが急峻に立ち上がることがなくなり、基準電圧Ｖｒの大きさにかかわらずオーバーシュートやアンダーシュートの発生を確実に防止できる。
【００９０】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上記した直流電源回路２１、４２は、直列型シリーズレギュレータの構成であるが、負荷に対してトランジスタＴ２１を並列に接続した並列型シリーズレギュレータの構成としても良い。
また、入出力間に接続したトランジスタＴ２１は、バイポーラトランジスタであったが、これに替えてＭＯＳＦＥＴやＩＧＢＴなどを用いても良い。
さらに、電源制御ＩＣ２５またはＩＣ４３において、オペアンプ２７、駆動回路２８、入力電圧検出回路４５、遅延制御回路４６をバイポーラトランジスタにより構成したが、ＭＯＳＦＥＴにより構成しても良い。
【００９１】
カレントミラー回路３９と直列回路４１は、少なくとも電源立ち上げ時において出力電圧Ｖｏの傾きを制限するように動作すれば良い。従って、例えば定常時においては直列回路４１が電気的に切り離されるような構成としても良い。
【００９２】
電圧検出回路は直列回路４１に限定されず、出力電圧Ｖｏの変化分を検出できる回路であれば同様にして適用できる。また、駆動制御回路はカレントミラー回路３９に限定されず、検出された出力電圧Ｖｏの変化分に応じてトランジスタＴ２１のベース電流を可変できる回路であれば同様にして適用できる。
【００９３】
第２の実施形態において、入力電圧検出回路４５をヒステリシス付きのコンパレータにより構成することが好ましい。また、遅延制御回路４６は、コンデンサへの充放電とは異なる手段によって遅延時間を生成するようにしても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す直流電源回路の電気的構成図
【図２】電源立ち上げ時における入力電圧Ｖｂおよび出力電圧Ｖｏの波形を示す図
【図３】本発明の第２の実施形態を示す直流電源回路の電気的構成図（その１）
【図４】直流電源回路の電気的構成図（その２）
【図５】バッテリ電圧立ち上がり時における出力電圧Ｖｏのシミュレーション波形図
【図６】従来技術を示す図１相当図
【図７】図２相当図
【符号の説明】
２１、４２は直流電源回路、２７はオペアンプ（誤差増幅回路）、２８、４４は駆動回路、３６は差動増幅回路、３７はクランプ回路、３９はカレントミラー回路（駆動制御回路）、４１は直列回路（電圧検出回路）、４５は入力電圧検出回路、４６は遅延制御回路、４７はスイッチ回路、Ｔ２１はトランジスタである。
【図１】
0004325085.tif 000002
【図２】
0004325085.tif 000003
【図３】
0004325085.tif 000004
【図４】
0004325085.tif 000005
【図５】
0004325085.tif 000006
【図６】
0004325085.tif 000007
【図７】
0004325085.tif 000008