(57)【特許請求の範囲】
【請求項１】
複数の入力信号及び書き込み信号を用いて、前記複数の入力信号のうちの所定の入力信号を所定時間遅延させた遅延出力信号及び前記複数の入力信号の遷移をそれぞれ検出した複数の検出信号を合算した合算信号を出力する入力バッファー回路と、
前記入力バッファー回路からの合算信号及び前記書き込み信号に基づいて複数の書き込み制御信号を出力する制御信号発生部と、
前記制御信号発生部からの複数の書き込み制御信号に基づいて前記入力バッファー回路からの遅延出力信号のメモリセルへの書き込みタイミングを制御する書き込み駆動回路と、
を備えるデータ書込制御回路において、
前記入力バッファー部は、
前記複数の入力信号及び書き込み信号を入力する複数の入力部と、
前記入力部からの複数の入力信号の遷移をそれぞれ検出して各検出信号を出力すると共に、前記複数の入力部のうちの所定の入力部からの入力信号を所定時間遅延して出力する複数の遷移検出部と、
前記複数の遷移検出部から出力された各検出信号を用いて、前記各検出信号を合算した合算信号及び複数の伝送制御信号を出力する検出信号合算部と、
前記検出信号合算部からの複数の伝送制御信号に基づいて、前記所定の入力部に対応する所定の遷移検出部からの遅延入力信号を伝送し、前記遅延出力信号を発生するバッファー部と、
を備えて構成されたことを特徴とするデータ書込制御回路。
【請求項２】
前記遷移検出部は、
前記入力部からの入力信号を反転して出力する第１インバータと、
該第１インバータからの反転入力信号を所定時間遅延させる第１遅延器と、
該第１遅延器からの遅延された反転入力信号を反転して遅延入力信号出力する第２インバータと、
前記第１遅延器の遅延された反転入力信号及び前記第２インバータからの遅延入力信号により制御され、前記第１インバータからの反転入力信号又は前記入力部からの入力信号を伝送する第１，第２伝送ゲートと、
それら第１伝送ゲート又は第２伝送ゲートにより伝送された反転入力信号又は入力信号を反転して前記検出信号を出力する第３インバータと、
を備えて構成されたことを特徴とする請求項１に記載のデータ書込制御回路。
【請求項３】
前記検出信号合算部は、
ドレイン端子が共通連結され、ソース端子が接地され、前記複数の遷移検出部からの各検出信号がゲート端子に入力される複数のＮＭＯＳトランジスタと、
前記複数のＮＭＯＳトランジスタの出力信号を反転させる第４インバータと、
前記第４インバータからの出力信号を所定時間遅延させる第２遅延器と、
前記第２遅延器からの出力信号をそれぞれ反転させる第５，第６インバータと、
前記第５インバータの出力信号がゲート端子に入力され、電源電圧と前記複数のＮＭＯＳトランジスタの共通ドレイン端子とに連結されたＰＭＯＳトランジスタと、
前記複数のＮＭＯＳトランジスタの共通ドレイン端子の出力信号と前記第６インバータの出力信号とを否定論理積して第１伝送制御信号を出力するＮＡＮＤゲートと、
該ＮＡＮＤゲートからの第１伝送制御信号を反転させて第２伝送制御信号を出力する第７インバータと、
前記第７インバータからの第２伝送制御信号を反転させて前記合算信号を出力する第８インバータと、
から構成されたことを特徴とする請求項１又は請求項２に記載のデータ書込制御回路。
【請求項４】
前記バッファー部は、
前記遷移検出部からの遅延入力信号を反転させる第９インバータと、
一方端子が連結され、前記第９インバータからの反転された遅延入力信号がゲート端子にそれぞれ入力される第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタと、
電源電圧と前記第１ＰＭＯＳトランジスタのソース端子間に連結されて、前記検出信号合算部のＮＡＮＤゲートからの第１伝送制御信号がゲート端子に入力される第２ＰＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのソース端子と接地電圧間に連結されて、前記検出信号合算部の第７インバータからの第２伝送制御信号がゲート端子に入力される第２ＮＭＯＳトランジスタと、
１対の第１０，第１１インバータから成り、前記第１ＰＭＯＳトランジスタと前記第１ＮＭＯＳトランジスタとの連結端子の出力信号をラッチするラッチ部と、
該ラッチ部からの出力信号を反転させて前記遅延出力信号を出力する第１２インバータと、
を備えて構成されることを特徴とする請求項３に記載のデータ書込制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ書込制御回路に係るもので、詳しくは、メモリセルに書き込むべき入力信号の書き込みタイミングを正確に調節し、半導体素子の占有面積（レイアウト）を縮小し得るデータ書込制御回路に関するものである。
【０００２】
【従来の技術】
従来、メモリセルへのデータ書き込みのタイミングを制御するためのデータ書込制御回路は、図４及び図５に示したように、入力信号ＤＩＮ1〜ＤＩＮn及び書き込み信号ＷＥが入力され、第１番目の入力信号ＤＩＮ1を用いて遅延出力信号ＤＯＵＴを出力すると共に、複数の入力信号ＤＩＮ1〜ＤＩＮnの遷移を検出した検出信号ＤＴ1〜ＤＴnを合算し、合算信号ＤＴＳを出力する入力バッファー回路１００と、前記合算信号ＤＴＳ及び外部からの書き込み信号ＷＥの入力を受けて、第１，第２書き込み制御信号ＣＷＥＮ，ＣＩＥＢＮを出力する制御信号発生部１０４と、前記第１，第２書き込み制御信号ＣＷＥＮ，ＣＩＥＢＮに基づいて前記入力バッファー部１００1からの遅延出力信号ＤＯＵＴの出力を制御することにより第１，第２出力信号ＤＡＴＡＢ，ＤＡＴＡを出力し、入力信号ＤＩＮ1〜ＤＩＮnをメモリセル１０８に書き込む書き込み駆動回路１０６と、から構成されていた。
【０００３】
前記入力バッファー回路１００は、複数の入力信号ＤＩＮ1〜ＤＩＮn及び書き込み信号ＷＥが入力されて第１入力信号ＤＩＮ１1〜ＤＩＮnをそれぞれ出力する入力部１０1〜１０nと、入力部１０1〜１０nからの第１入力信号ＤＩＮ１1〜ＤＩＮ１nを用いて検出信号ＤＴ1〜ＤＴnをそれぞれ出力する遷移検出部２０1〜２０nと、遷移検出部２０1からの第２入力信号ＤＩＮ２により遅延出力信号ＤＯＵＴを出力する選択遅延部３０と、遷移検出部２０1〜２０nからの複数の検出信号ＤＴ1〜ＤＴnを合算して合算信号ＤＴＳを出力する検出信号合算部４０と、から構成されていた。
【０００４】
次に、入力バッファー回路１００の回路構成について、図５を用いて説明する。
図５に示すように、前記入力部１０1は、書き込み信号ＷＥと入力信号ＤＩＮ1の入力とを否定論理和するＮＯＲゲートＮＲ１と、該ＮＯＲゲートＮＲ１の出力信号を反転させて第１入力信号ＤＩＮ１1を出力するインバータＩ１と、から構成されていた。尚、入力部１０2〜１０nも同様の構成である。
【０００５】
前記遷移検出部２０1は、前記第１入力信号ＤＩＮ１1を反転して出力するインバータＩ２と、インバータＩ２からの反転入力信号を所定時間遅延させる遅延器１と、遅延器１からの遅延された反転入力信号を反転して第２入力信号ＤＩＮ２を出力するインバータＩ３と、前記遅延器１からの遅延された反転入力信号及び前記インバータＩ３からの第２入力信号ＤＩＮ２によって開閉制御されて前記第１入力信号ＤＩＮ１1又は前記インバータＩ２からの反転入力信号を伝送する第１，第２伝送ゲートＸ１，Ｘ２と、それら第１，第２伝送ゲートＸ１，Ｘ２からの出力信号を反転させて検出信号ＤＴ1を出力するインバータＩ４と、から構成されていた。尚、遷移検出部２０2〜２０nも同様の構成である。
【０００６】
前記選択遅延部３０は、前記遷移選択部２０1からの第２入力信号ＤＩＮ２を選択的に遅延させる各遅延部２，３，４と、前記遅延部２及び遅延部３の入力端子及び出力端子をそれぞれスイッチングする第１，第２スイッチＳ１，Ｓ２と、前記遅延部２の出力端子と前記第２スイッチＳ２の入力端子と出力端子間に連結されるインバータＩ７と、前記第２スイッチＳ２の出力端子と前記遅延部４の入力端子間に連結されるインバータＩ８と、を備えて構成されていた。
【０００７】
前記遅延部２は、２つのインバータＩ５，Ｉ６と、それらインバータＩ５，Ｉ６間にゲート端子が連結されてキャパシタの機能を行うＰＭＯＳトランジスタＰＭ１及びＮＭＯＳトランジスタＮＭ１と、を備えて構成され、前記第３遅延部３も前記遅延部２と同様に構成されていた。また、前記第４遅延部４は、複数個のインバータＩ９1，・・・，Ｉ９nから構成されていた。
【０００８】
尚、第２スイッチＳ２は２つの切換スイッチ部を備え、それら２つの切換スイッチ部は連動して接点を切り換えるように構成されていた。
通常は、第１スイッチＳ１は接続されず、第２スイッチＳ２はインバータＩ７とインバータＩ８とが連結するように接続されることにより、前記遅延部２、前記各インバータＩ７，Ｉ８及び前記遅延部４が連結されている。半導体素子の製造者が前記第１スイッチＳ１及び第２スイッチＳ２を選択的に切換動作させることで、前記選択遅延部３０に入力される第２入力信号ＤＩＮ２の遅延時間を調節する。これにより、メモリセル１０８への書き込みタイミングが調節された遅延出力信号ＤＯＵＴを書き込み駆動回路１０６に出力するようになっていた。
【０００９】
以下、入力信号ＤＩＮ1〜ＤＩＮnのメモリセル１０８への書き込み過程を、図６に基づいて説明する。
先ず、図６（Ａ），（Ｂ）に示したようなローレベル（low level）の書き込み信号ＷＥ及び下降エッジ（falling edge）の入力信号ＤＩＮ1が入力部１０1に入力されると、該入力部１０1はそれらを否定論理和した後、反転させて、第１入力信号ＤＩＮ１1を遷移検出部２０1に出力する。入力部１０2〜１０nにおいても同様に、第１入力信号ＤＩＮ１2〜ＤＩＮ１nを遷移検出部２０2〜２０nに出力する。
【００１０】
次いで、前記遷移検出部２０1内の遅延器１からの遅延された反転入力信号及びインバータＩ３から出力される第２入力信号ＤＩＮ２により、第１，第２伝送ゲートＸ１，Ｘ２が開閉制御されて、前記第１入力信号ＤＩＮ１1は図６（Ｃ）に示したような所定パルス幅ＰＷ１を有する検出信号ＤＴ1に変換されると共に、インバータＩ３から遅延入力信号である第２入力信号ＤＩＮ２が出力される。また、遷移検出部２０2〜２０nからも所定パルス幅を有する検出信号ＤＴ2〜ＤＴnが出力される。
【００１１】
検出信号合算部４０は、遷移検出部２０1及び遷移検出部２０2〜２０nから出力される各検出信号ＤＴ1〜ＤＴnの入力を受けて、図６（Ｄ）に示したように、前記検出信号ＤＴ1のパルス幅ＰＷ１よりも広いパルス幅ＰＷ２を有する合算信号ＤＴＳを出力する。
【００１２】
次いで、前記合算信号ＤＴＳ及び前記書き込み信号ＷＥの入力を受ける制御信号発生部１０４は、図６（Ｅ），（Ｆ）に示したように、メモリセル１０８に書き込むべき入力信号ＤＩＮ1〜ＤＩＮnの書き込みタイミングを制御するための第１書き込み制御信号ＣＷＥＮ及び所定パルス幅ＰＷ３を有する第２書き込み制御信号ＣＩＥＢＮを出力する。このとき、前記第２書き込み制御信号ＣＩＥＢＮのハイレベルのパルス幅ＰＷ３の出力間に入力信号ＤＩＮ1〜ＤＩＮnがメモリセル１０８に書き込まれるように、選択遅延部３０で前記入力信号ＤＩＮ1に基づく第２入力信号ＤＩＮ２の出力タイミングが調節され、図６（Ｇ）に示したように、出力信号ＤＯＵＴに変換されて書き込み駆動回路１０６に出力される。
【００１３】
即ち、第１，第２書き込み制御信号ＣＷＥＮ，ＣＩＥＢＮが書き込み駆動回路１０６に入力され、該書き込み駆動回路１０６が書き込み動作を遂行し得るイネーブル状態であるとき、前記選択遅延部３０から出力される出力信号ＤＯＵＴは、メモリセル１０８に書き込むべきタイミングが調節されて前記書き込み駆動回路１０６に入力される。この後、図６（Ｈ），（Ｉ）に示したように、該書き込み駆動回路１０６から第１，第２出力信号ＤＡＴＡＢ，ＤＡＴＡが出力されて、図６（Ｊ）に示したようなデータがメモリセル１０８に書き込まれるようになっていた。
【００１４】
この場合、入力信号ＤＩＮ1〜ＤＩＮnがメモリセル１０８に書き込まれるためには、前記選択遅延部３０により前記入力信号ＤＩＮ1〜ＤＩＮnのタイミングが適切に調節されるべきである。このような前記選択遅延部３０の動作について図５及び図７を用いて説明する。
【００１５】
先ず、図７（Ａ）に示したような入力信号ＤＩＮ1が、所定時間遅延されて第２入力信号ＤＩＮ２が生成され、該第２入力信号ＤＩＮ２が選択遅延部３０に入力されると、該選択遅延部３０内の連結された各遅延部２，４により、図７（Ｂ）に示したような出力信号ＤＯＵＴが出力される。
【００１６】
出力信号ＤＯＵＴを速いタイミングでメモリセル１０８に書き込むときは、第１スイッチＳ１によって遅延部２の両端を短絡（Short）させて、図７（Ｃ）に示したように、前記選択遅延部３０から出力される前記出力信号ＤＯＵＴの出力タイミングを時間ｔ１ほど速く出力させていた。
【００１７】
一方、前記出力信号ＤＯＵＴを遅いタイミングでメモリセル１０８に書き込むときは、第２スイッチＳ２により遅延部３の両端子をインバータＩ７，Ｉ８にそれぞれ連結させて、図７（Ｄ）に示したように、前記選択遅延部３０から出力される出力信号ＤＯＵＴの出力タイミングを時間ｔ２ほど遅らせて出力させていた。
【００１８】
このようにして、メモリセル１０８に書き込む入力信号のタイミングが調節されるようになっていた。
【００１９】
【発明が解決しようとする課題】
然るに、このような従来のデータ書込制御回路においては、入力信号ＤＩＮ1〜ＤＩＮnをメモリセル１０８に書き込むときのタイミングを適切に調節するための選択遅延部３０が、複数の遅延部及びそれら遅延部をスイッチングすべきスイッチを備えて構成されているため、半導体チップの占有面積が増加される。
【００２０】
また、選択遅延部３０内の各遅延部２，３，４を構成するＭＯＳトランジスタはコンデンサの役割を行うようになっており、電源電圧、温度及び製造工程等の外部要因に影響され易く、各信号の入出力が安定して行われないため、入力データの書き込みタイミングを正確に調節することが極めて難しいという不都合な点があった。
【００２１】
本発明は、このような従来の課題に鑑みてなされたもので、入力信号のメモリセルへの書き込みタイミングを正確に調節し、半導体チップのレイアウト面積を縮小し得るデータ書込制御回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
このような目的を達成するため、本発明の請求項１に記載のデータ書込制御回路は、複数の入力信号及び書き込み信号を用いて、前記複数の入力信号のうちの所定の入力信号を所定時間遅延させた遅延出力信号及び前記複数の入力信号の遷移をそれぞれ検出した複数の検出信号を合算した合算信号を出力する入力バッファー回路と、前記入力バッファー回路からの合算信号及び前記書き込み信号に基づいて複数の書き込み制御信号を出力する制御信号発生部と、前記制御信号発生部からの複数の書き込み制御信号に基づいて前記入力バッファー回路からの遅延出力信号のメモリセルへの書き込みタイミングを制御する書き込み駆動回路と、を備えるデータ書込制御回路において、前記入力バッファー部は、前記複数の入力信号及び書き込み信号を入力する複数の入力部と、前記入力部からの複数の入力信号の遷移をそれぞれ検出して各検出信号を出力すると共に、前記複数の入力部のうちの所定の入力部からの入力信号を所定時間遅延して出力する複数の遷移検出部と、前記複数の遷移検出部から出力された各検出信号を用いて、前記各検出信号を合算した合算信号及び複数の伝送制御信号を出力する検出信号合算部と、前記検出信号合算部からの複数の伝送制御信号に基づいて、前記所定の入力部に対応する所定の遷移検出部からの遅延入力信号を伝送し、前記遅延出力信号を発生するバッファー部と、を備えて構成されている。
【００２３】
請求項２に記載の発明では、前記遷移検出部は、前記入力部からの入力信号を反転して出力する第１インバータと、該第１インバータからの反転入力信号を所定時間遅延させる第１遅延器と、該第１遅延器からの遅延された反転入力信号を反転して遅延入力信号出力する第２インバータと、前記第１遅延器の遅延された反転入力信号及び前記第２インバータからの遅延入力信号により制御され、前記第１インバータからの反転入力信号又は前記入力部からの入力信号を伝送する第１，第２伝送ゲートと、それら第１伝送ゲート又は第２伝送ゲートにより伝送された反転入力信号又は入力信号を反転して前記検出信号を出力する第３インバータと、を備えて構成される。
【００２４】
請求項３に記載の発明では、前記検出信号合算部は、ドレイン端子が共通連結され、ソース端子が接地され、前記複数の遷移検出部からの各検出信号がゲート端子に入力される複数のＮＭＯＳトランジスタと、前記複数のＮＭＯＳトランジスタの出力信号を反転させる第４インバータと、前記第４インバータからの出力信号を所定時間遅延させる第２遅延器と、前記第２遅延器からの出力信号をそれぞれ反転させる第５，第６インバータと、前記第５インバータの出力信号がゲート端子に入力され、電源電圧と前記複数のＮＭＯＳトランジスタの共通ドレイン端子とに連結されたＰＭＯＳトランジスタと、前記複数のＮＭＯＳトランジスタの共通ドレイン端子の出力信号と前記第６インバータの出力信号とを否定論理積して第１伝送制御信号を出力するＮＡＮＤゲートと、該ＮＡＮＤゲートからの第１伝送制御信号を反転させて第２伝送制御信号を出力する第７インバータと、前記第７インバータからの第２伝送制御信号を反転させて前記合算信号を出力する第８インバータと、から構成される。
【００２５】
請求項４に記載の発明では、前記バッファー部は、前記遷移検出部からの遅延入力信号を反転させる第９インバータと、一方端子が連結され、前記第９インバータからの反転された遅延入力信号がゲート端子にそれぞれ入力される第１ＰＭＯＳトランジスタ及び第１ＮＭＯＳトランジスタと、電源電圧と前記第１ＰＭＯＳトランジスタのソース端子間に連結されて、前記検出信号合算部のＮＡＮＤゲートからの第１伝送制御信号がゲート端子に入力される第２ＰＭＯＳトランジスタと、前記第１ＮＭＯＳトランジスタのソース端子と接地電圧間に連結されて、前記検出信号合算部の第７インバータからの第２伝送制御信号がゲート端子に入力される第２ＮＭＯＳトランジスタと、１対の第１０，第１１インバータから成り、前記第１ＰＭＯＳトランジスタと前記第１ＮＭＯＳトランジスタとの連結端子の出力信号をラッチするラッチ部と、該ラッチ部からの出力信号を反転させて前記遅延出力信号を出力する第１２インバータと、を備えて構成される。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態を、図１〜図３を用いて説明する。
本実施形態に係るデータ書込制御回路は、図１に示したように、複数の入力信号ＤＩＮ1〜ＤＩＮn及び書き込み信号ＷＥを用いて、第１番目の入力信号ＤＩＮ1を所定時間遅延させた遅延出力信号ＤＯＵＴ及び前記入力信号ＤＩＮ1〜ＤＩＮnの遷移をそれぞれ検出した複数の検出信号ＤＴ1〜ＤＴnを合算した合算信号ＤＴＳ３を出力する入力バッファー回路２００と、前記入力バッファー回路２００からの合算信号ＤＴＳ３及び外部からの書き込み信号ＷＥに基づいて第１，第２書き込み制御信号ＣＷＥＮ，ＣＩＥＢＮを出力する制御信号発生部２０２と、前記第１，第２書き込み制御信号ＣＷＥＮ，ＣＩＥＢＮに基づいて前記入力バッファー回路２００からの遅延出力信号ＤＯＵＴから第１，第２出力信号ＤＡＴＡＢ，ＤＡＴＡを発生し、メモリセル２０６への書き込みタイミングを制御する書き込み駆動回路２０４とを備えるものである。
【００２７】
入力バッファー回路２００は、図２に示したように、入力信号ＤＩＮ1〜ＤＩＮn及び書き込み信号ＷＥが入力されて第１入力信号ＤＩＮ１1〜ＤＩＮ１nをそれぞれ出力する複数の入力部４０1〜４０nと、前記入力部４０1〜４０nからの第１入力信号ＤＩＮ１1〜ＤＩＮ１nの遷移をそれぞれ検出して各検出信号ＤＴ1〜ＤＴnを出力すると共に、所定の入力部である第１番目の入力部４０1からの第１入力信号ＤＩＮ１1は所定時間遅延され、遅延入力信号である第２入力信号ＤＩＮ２を出力する遷移検出部５０1〜５０nと、前記遷移検出部５０1〜５０nからの検出信号ＤＴ1〜ＤＴnを用いて、各検出信号ＤＴ1〜ＤＴnを合算した合算信号ＤＴＳ３及び第１，第２伝送制御信号ＤＴＳ１，ＤＴＳ２をそれぞれ出力する検出信号合算部７０と、第１，第２伝送制御信号ＤＴＳ１，ＤＴＳ２に基づいて、前記遷移検出部５０1からの第２入力信号ＤＩＮ２を伝送し、遅延出力信号ＤＯＵＴを発生するバッファー部６０と、を備えて構成されている。
【００２８】
前記入力部４０1〜４０n及び遷移検出部５０1〜５０nは、従来の入力バッファー回路の入力部１０1〜１０n及び遷移検出部２０1〜２０nと同様に構成される。前記入力部４０1は、書き込み信号ＷＥと入力信号ＤＩＮ1とを否定論理和するＮＯＲゲートＮＲ２と、該ＮＯＲゲートＮＲ２の出力信号を反転させて第１入力信号ＤＩＮ１1を出力するインバータＩ１０と、から構成される。入力部４０2〜４０nも同様の構成である。
【００２９】
前記遷移検出部５０1は、前記第１入力信号ＤＩＮ１1を反転して出力する第1インバータとしてのインバータＩ１１と、該インバータＩ１１からの反転入力信号を所定時間遅延させて出力する第１遅延器としての遅延器５と、該遅延器５からの遅延された反転入力信号を反転して遅延入力信号としての第２入力信号ＤＩＮ２を出力する第２インバータとしてのインバータＩ１２と、前記遅延器５からの遅延された反転入力信号及び前記インバータＩ１２からの出力信号によって制御され、前記インバータＩ１１からの反転入力信号又は前記入力部４０1からの第１入力信号ＤＩＮ１1を伝送する第１，第２伝送ゲートとしての各伝送ゲートＸ３，Ｘ４と、それら伝送ゲートＸ３又は伝送ゲートＸ４により伝送されたインバータＩ１１からの反転入力信号又は第１入力信号ＤＩＮ１1を反転させて検出信号ＤＴ1を出力する第３インバータとしてのインバータＩ１３と、から構成されている。遷移検出部５０1〜５０nも同様の構成であり、検出信号ＤＴ2〜ＤＴnを出力する。尚、遷移検出部５０1のみが、前記インバータＩ１２からの第２入力信号ＤＩＮ２をバッファー部６０に出力している。
【００３０】
前記検出信号合算部７０は、ドレイン端子が共通連結され、ソース端子が接地され、前記複数の遷移検出部検５０1〜５０nからの検出信号ＤＴ1〜ＤＴnがゲート端子にそれぞれ入力される複数のＮＭＯＳトランジスタＮＭ４1〜ＮＭ４nと、前記ＮＭＯＳトランジスタＮＭ４1〜ＮＭ４nの出力信号を反転させる第４インバータとしてのインバータＩ１８と、前記インバータＩ１８からの出力信号を所定時間遅延させる第２遅延器としての遅延器６と、前記遅延器６からの出力信号をそれぞれ反転させる第５，第６インバータとしてのインバータＩ１９，Ｉ２０と、電源電圧ＶＣＣと前記ＮＭＯＳトランジスタＮＭ４nのドレイン端子間に連結されて前記インバータＩ１９の出力信号がゲート端子に入力されるＰＭＯＳトランジスタＰＭ４と、前記複数のＮＭＯＳトランジスタＮＭ４1〜ＮＭ４nの各ドレイン端子Ｅ1〜Ｅnから出力される出力信号と前記インバータＩ２０の出力信号とを否定論理積して第１伝送制御信号ＤＴＳ１を出力するＮＡＮＤゲートＮＤ１と、該第１伝送制御信号ＤＴＳ１を反転させて第２伝送制御信号ＤＴＳ２を出力する第７インバータとしてのインバータＩ２１と、該第２伝送制御信号ＤＴＳ２を反転させて合算信号ＤＴＳ３を出力する第８インバータとしてのインバータＩ２２と、から構成されている。
【００３１】
前記バッファー部６０は、前記遷移検出部５０1からの第２入力信号ＤＩＮ２を反転させる第９インバータとしてのインバータＩ１４と、一方端子が連結され、インバータＩ１４からの第２入力信号ＤＩＮ２がゲート端子にそれぞれ入力される第１ＰＭＯＳトランジスタとしてのＰＭＯＳトランジスタＰＭ３及び第１ＮＭＯＳトランジスタとしてのＮＭＯＳトランジスタＮＭ２と、電源電圧ＶＣＣと前記ＰＭＯＳトランジスタＰＭ３のソース端子間に連結されて、第１伝送制御信号ＤＴＳ１がゲート端子に入力される第２ＰＭＯＳトランジスタとしてのＰＭＯＳトランジスタＰＭ２と、前記ＮＭＯＳトランジスタＮＭ２のソース端子と接地電圧ＶＳＳ間に連結されて、第２伝送制御信号ＤＴＳ２がゲート端子に入力される第２ＮＭＯＳトランジスタとしてのＮＭＯＳトランジスタＮＭ３と、１対の第１０，第１１インバータとしてのインバータＩ１５，Ｉ１６から成り、前記ＰＭＯＳトランジスタＰＭ３及びＮＭＯＳトランジスタＮＭ２の一方の連結端子Ｃ１からの出力信号をラッチするラッチ部ＬＴと、ラッチ部ＬＴの他方の連結端子Ｃ２からの出力信号を反転させて、前記第２入力信号ＤＩＮ２を遅延出力信号ＤＯＵＴとして出力する第１２インバータとしてのインバータＩ１７と、を備えて構成されている。
【００３２】
前記書き込み駆動回路２０４は、前記入力バッファー回路２００からの遅延出力信号ＤＯＵＴを反転させるインバータＩ２３と、前記出力信号ＤＯＵＴと前記第１書き込み制御信号ＣＩＥＢＮとを論理和する第１ＯＲゲートＯＲ１と、インバータＩ２３からの反転された出力信号ＤＯＵＴと前記第１書き込み制御信号ＣＩＥＢＮとを論理和する第２ＯＲゲートＯＲ２と、前記第２書き込み制御信号ＣＷＥＮを反転させるインバータＩ２５と、前記第２書き込み制御信号ＣＷＥＮ及びインバータＩ２５からの反転された第２書き込み制御信号ＣＷＥＮによって開閉制御され、前記第１，第２ＯＲゲートＯＲ１，ＯＲ２の出力信号をそれぞれ伝送する伝送ゲートＸ５，Ｘ６と、前記第１書き込み制御信号ＣＩＥＢＮを反転させるインバータＩ２４と、ドレイン端子が電源電圧ＶＣＣに連結され、インバータＩ２４からの反転された第１書き込み制御信号ＣＩＥＢＮが各ゲート端子に同時に入力される各ＰＭＯＳトランジスタＰＭ５，ＰＭ６と、から構成されている。
【００３３】
以下、本実施形態に係るデータ書込制御回路の動作を、図３を用いて説明する。
先ず、入力バッファー回路２００の入力部４０1には、図３（ａ）に示すローレベルの書き込み信号ＷＥ及び図３（ｂ）に示す入力信号ＤＩＮ1が入力されて、図３（ｃ）に示す第１入力信号ＤＩＮ１1が出力される。入力部４０2〜４０nにも、同様にして、入力信号ＤＩＮ2〜ＤＩＮnがそれぞれ入力されて、第１入力信号ＤＩＮ１2〜ＤＩＮ１nがそれぞれ出力される。
【００３４】
該第１入力信号ＤＩＮ１1を受けた遷移検出部５０1は、図３（ｄ）に示すような第２入力信号ＤＩＮ２及び図３（ｅ）に示すような所定のパルス幅ＰＷ４を有する検出信号ＤＴ1を出力する。遷移検出部５０2〜５０nも同様にして、検出信号ＤＴ2〜ＤＴnを出力する。
【００３５】
データ遷移検出合算部７０は、前記検出信号ＤＴ1〜ＤＴnを合算して、図３（ｆ），（ｇ），（ｈ）に示したような、前記検出信号ＤＴ1のパルス幅ＰＷ４よりも増加されたパルス幅ＰＷ５を有する第１，第２伝送制御信号ＤＴＳ１，ＤＴＳ２及び合算信号ＤＴＳ３をそれぞれ出力する。
【００３６】
バッファー部６０は、前記第１，第２伝送制御信号ＤＴＳ１，ＤＴＳ２によってＰＭＯＳトランジスタＰＭ２及びＮＭＯＳトランジスタＮＭ３が制御されることにより、バッファー部６０の入力端子で待機する第２入力信号ＤＩＮ２を伝送して、図３（ｋ）に示すような遅延出力信号ＤＯＵＴを書き込み駆動回路２０４に出力する。
【００３７】
ここで、制御信号発生部２０２では、書き込み信号ＷＥに基づいて図３（ｉ）に示すような第１書き込み制御信号ＣＷＥＮが生成され、書き込み信号ＷＥ及び合算信号ＤＴＳ３に基づいて図３（ｊ）に示すような第２制御信号ＣＩＥＢＮが生成される。
【００３８】
前記第２入力信号ＤＩＮ２の伝送は、図３（ｉ），（ｊ）に示した第１書き込み制御信号ＣＷＥＮがハイレベルの状態であって、第２書き込み制御信号ＣＩＥＢＮがハイレベルのパルス幅ＰＷ５を有するパルスの下降エッジ（第２伝送制御信号ＤＴＳ２の上昇エッジ）に同期して行われる。即ち、第１，第２伝送制御信号ＤＴＳ１，ＤＴＳ２及び合算信号ＤＴＳ３により前記バッファー部６０及び前記制御信号発生部２０２の動作が関連することにより、前記第２入力信号ＤＩＮ２の伝送を行うことができる。これにより、前記書き込み駆動回路２０４に入力される遅延出力信号ＤＯＵＴは、メモリセル２０６に書き込むべき適切なタイミングで正確に発生される。
【００３９】
このように、入力信号ＤＩＮ1のメモリセル２０６への書き込みタイミングが調節されて、遅延出力信号ＤＯＵＴが前記書き込み駆動回路２０４に入力されると、図３（ｍ），（ｌ）に示したように、第１，第２出力信号ＤＡＴＡＢ，ＤＡＴＡがメモリセル２０６に出力されて、図３（ｎ）に示すように、第２出力信号ＤＡＴＡが書き込まれることとなる。
【００４０】
即ち、入力バッファー回路２００においては、遅延された入力信号ＤＩＮ1をターンオフ状態のバッファー部６０の入力端子に待機させ、合算信号ＤＴＳ３のパルス幅ＰＷ５と同じパルス幅を有する第２書き込み制御信号ＣＩＥＢＮのパルス（待機時間ｔ３０）の上昇エッジで遅延出力信号ＤＯＵＴを伝送し、前記書き込み駆動回路２０４に出力するようになっている。
【００４１】
ここで、第２制御信号ＣＩＥＢＮのパルス（待機時間ｔ３０）は自動的に調節することが可能であり、このパルスの出力中に遅延出力信号ＤＯＵＴを必ず出力させることができるので、入力信号ＤＩＮ1をメモリセル２０６に書き込むタイミングは自動的に調節できる。
【００４２】
よって、決められたデータ書込サイクル、即ち、図３（ａ）に示すローレベルの書き込み信号ＷＥの出力内で、データ保持時間（Data Hold Time；ｔ３−ｔ３０）及びデータセットアップ時間（Data setup Time；ｔ３＋ｔ３０）を調節して、これらの時間を改善することができる。例えば、前記書き込み駆動回路２０４で待機時間ｔ３０を増加させて、データ保持時間のマージンを良くしたり、待機時間ｔ３０を減少させて、データセットアップ時間のマージンを良くしたりすることができる。これにより、入力信号ＤＩＮ1を、適切な時間内に、メモリセル２０６に正確に書き込むことができる。
【００４３】
【発明の効果】
以上説明したように、本発明に係るデータ書込制御回路によれば、入力信号の遷移によって生成される検出信号のパルス幅より大きいパルス幅を有する制御信号に基づいて入力信号の出力を制御し、伝送するようになっているため、データセットアップ時間及びデータ保持時間を同時に改善して、メモリセルへの入力信号の書き込みタイミングの調節を正確に行うことができる。従って、メモリセル対してデータを正確に書き込むことができる。
【００４４】
また、従来の回路構成における遅延回路を備える必要がないため、半導体チップのレイアウト面積を縮小し得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るデータ書込制御回路の一実施形態の構成図である。
【図２】入力バッファー回路の一実施形態の回路図である。
【図３】本発明に係るデータ書込制御回路における各信号のタイミング図である。
【図４】従来のデータ書込制御回路の構成図である。
【図５】従来の入力バッファー回路の回路図である。
【図６】従来のデータ書込制御回路における各信号のタイミング図である。
【図７】従来のデータ書込制御回路による入力信号のタイミングの調節過程を示したタイミング図である。
【符号の説明】
４０1〜４０n：入力部
５０1〜５０n：遷移検出部
６０：バッファー部
７０：検出信号合算部
２００：入力バッファー回路
２０２：制御信号発生部
２０４：書き込み駆動回路
２０６：メモリセル
【図１】
0004221535.tif 000002
【図２】
0004221535.tif 000003
【図３】
0004221535.tif 000004
【図４】
0004221535.tif 000005
【図５】
0004221535.tif 000006
【図６】
0004221535.tif 000007
【図７】
0004221535.tif 000008