Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成23年10月11日(2011.10.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
実施例１
アクリル系重合体                                      100重量部
乾式法親水性シリカ(日本アエロジル製品                  25  〃
アエロジル50；BET法比表面積50m2/g)
ヒドロシリル基含有化合物硬化剤                        1.9  〃
ヒドロシリル化触媒                                   0.04  〃
硬化抑制剤(3,5-ジメチル-1-ヘキシン-3-オール；        0.36  〃
日信化学製品サーフィノール61)            
以上の各成分を3本ロールで十分に混練した後、150℃、10分間のプレス加硫(一次加硫)および175℃、25時間のオーブン加硫(二次加硫)を行って、加硫シート(150×150×2mm)を得た。
【手続補正書】
【提出日】平成25年9月13日(2013.9.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】発光装置の作製方法、および発光装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、アルミニウムおよびニッケルを含有する第１の電極を形成し、
前記第１の電極に対して、熱処理を施し、
前記第１の電極に対して、エッチング処理を施し、
前記第１の電極に接して、有機化合物に金属酸化物を含有させた複合材料を含む層を形成し、
前記複合材料を含む層上に、発光層を形成し、
前記発光層上に、透光性を有する第２の電極を形成することを特徴とする発光装置の作製方法。
【請求項２】
請求項１において、
前記エッチング処理は、第１のエッチング処理と、第２のエッチング処理とを有し、
前記第１のエッチング処理のエッチング用ガスは、前記第２のエッチング処理のエッチング用ガスと異なることを特徴とする発光装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記第１の電極および前記複合材料を含む層に対して、プラズマ処理又は熱処理を施すことを特徴とする発光装置の作製方法。
【請求項４】
基板上の、アルミニウムおよびニッケルを含有する第１の電極と、
前記第１の電極に接する、有機化合物に金属酸化物を含有させた複合材料を含む層と、
前記複合材料を含む層上の、発光層と、
前記発光層上の、透光性を有する第２の電極と、
を備えたことを特徴とする発光装置。
【請求項５】
請求項４において、
前記第１の電極は、表面にニッケルが露出している領域を有することを特徴とする発光装置。
【請求項６】
請求項４または請求項５において、
前記発光層は、ニッケルを有することを特徴とする発光装置。
【手続補正書】
【提出日】平成24年11月29日(2012.11.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】基板処理装置および半導体装置の製造方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板を収納する基板収納手段と、
基板を保持する複数の基板保持手段と、
前記基板収納手段から前記基板保持手段に基板を搬送する基板移載手段と、
前記基板保持手段に保持された基板を処理する処理室と、
前記処理室内を加熱する加熱手段と、
前記加熱手段の電源を制御する制御手段と
を備え、
前記処理室内で前記基板保持手段に保持された基板の処理が終了し、前記基板移載手段によって他の前記基板保持手段に基板が搬送されていない場合、前記制御手段は、前記基板移載手段によって他の前記基板保持手段に基板が搬送されるまで、前記加熱手段の電源を切っておく
基板処理装置。
【請求項２】
基板を収納する基板収納手段と、
基板を保持する複数の基板保持手段と、
前記基板収納手段から前記基板保持手段に基板を搬送する基板移載手段と、
前記基板保持手段に保持された基板を処理する処理室と、
前記処理室内を加熱する加熱手段と、
前記加熱手段の電源を制御する制御手段と
を備え、
前記処理室内で前記基板保持手段に保持された基板の処理が終了し、前記基板移載手段によって他の前記基板保持手段に基板が搬送されていない場合、前記制御手段は、前記基板移載手段によって他の前記基板保持手段に基板が搬送されるまで、前記処理室内の温度を前記基板移載手段によって基板が搬送されるときの処理室内の温度よりも低くなるように前記加熱手段を制御する
基板処理装置。
【請求項３】
基板を収納する基板収納手段から基板を保持する基板保持手段に基板を基板移載手段によって搬送する工程と、
前記基板保持手段に保持された基板を加熱手段によって加熱された処理室内で処理する工程と、
前記基板を処理する工程が終了し、前記基板移載手段によって他の前記基板保持手段に搬送される基板がない場合、前記基板移載手段によって他の前記基板保持手段に搬送される基板があるまで、前記加熱手段の電源を切っておくように制御する工程と、
を有する半導体装置の製造方法。
【請求項４】
基板を収納する基板収納手段から基板を保持する基板保持手段に基板を基板移載手段によって搬送する工程と、
前記基板保持手段に保持された基板を加熱手段によって加熱された処理室内で処理する工程と、
前記基板を処理する工程が終了し、前記基板移載手段によって他の前記基板保持手段に基板が搬送されていない場合、前記基板移載手段によって他の前記基板保持手段に基板が搬送されるまで、前記処理室内の温度を前記基板移載手段によって基板が搬送されるときの処理室内の温度よりも低くなるように前記加熱手段を制御する工程と、
を有する半導体装置の製造方法。
【手続補正書】
【提出日】平成24年11月27日(2012.11.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換部を含む複数の画素が配された半導体基板と、
前記半導体基板の第１主面側に配された複数の配線層と、
前記複数の配線層の間に配された層間絶縁膜と、を有し、
前記半導体基板の第１主面とは反対側の第２主面から、前記光電変換部へ光が入射する裏面入射型の固体撮像装置において、
前記光電変換部が、第１のＮ型半導体領域と第１のＰ型半導体領域とを含み、
前記第１のＮ型半導体領域は、主たる不純物としてヒ素を含み、
前記第１のＮ型半導体領域は、前記第１のＰ型半導体領域よりも前記半導体基板の第２主面に近い位置に配され、
光電変換によって発生したホールが、信号電荷として前記第１のＰ型半導体領域に収集される
ことを特徴とする固体撮像装置。
【請求項２】
前記半導体基板の第２主面上に絶縁膜が配され、
前記第１のＮ型半導体領域が、前記絶縁膜と接するように配されたことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
フローティングディフュージョンと、
前記第１のＰ型半導体領域に収集されたホールを前記フローティングディフュージョンに転送する転送部と、
前記フローティングディフュージョンに転送されたホールの量に応じた信号を読み出す回路と、
を備えたことを特徴とする請求項１または請求項２に記載の固体撮像装置。
【請求項４】
前記第１のＰ型半導体領域と前記第１のＮ型半導体領域との間に、第２のＰ型半導体領域が配され、
前記第２のＰ型半導体領域が完全空乏化することを特徴とする請求項１乃至請求項３のいずれか一項に記載の固体撮像装置。
【請求項５】
前記半導体基板は、前記複数の画素が配された画素領域と、前記画素からの信号を処理する信号処理回路が配された周辺回路領域とを含み、
前記第２のＰ型半導体領域が、前記半導体基板の前記第１主面に平行な方向に沿って、前記周辺回路領域にまで延在して配されたことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記第２のＰ型半導体領域が、前記半導体基板の第１主面に平行な平面方向に沿って、
前記半導体基板の端部にまで延在して配されたことを特徴とする請求項４または請求項５に記載の固体撮像装置。
【請求項７】
前記第１のＰ型半導体領域と前記第１のＮ型半導体領域との間に、第２のＮ型半導体領域が配されたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の固体撮像装置。
【請求項８】
前記第２のＮ型半導体領域が、前記半導体基板の第１主面からの深さが異なる２つのＮ型半導体領域を含み、
該２つのＮ型半導体領域のうち、第１主面に近い領域の不純物濃度が、他方の領域の不純物濃度よりも低いことを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記第２のＮ型半導体領域が、前記半導体基板の第１主面からの深さが異なる複数のＮ型半導体領域を含み、
該複数のＮ型半導体領域の中では、最も第１主面に近い領域の不純物濃度が最も高く、
前記第１のＮ型半導体領域の不純物濃度は前記最も第１主面に近い領域の不純物濃度よりも高いことを特徴とする請求項７または請求項８に記載の固体撮像装置。
【請求項１０】
前記第２のＮ型半導体領域の不純物濃度が均一であることを特徴とする請求項７に記載の固体撮像装置。
【請求項１１】
前記半導体基板は、前記複数の画素が配された画素領域と、前記画素からの信号を処理する信号処理回路が配された周辺回路領域とを含み、
前記第２のＮ型半導体領域が、前記半導体基板の前記第１主面に平行な方向に沿って、前記周辺回路領域にまで延在して配されたことを特徴とする請求項７乃至請求項１０のいずれか一項に記載の固体撮像装置。
【請求項１２】
前記第２のＮ型半導体領域が、前記半導体基板の第１主面に平行な平面方向に沿って、
前記半導体基板の端部にまで延在して配されたことを特徴とする請求項７乃至請求項１０のいずれか一項に記載の固体撮像装置。
【請求項１３】
前記半導体基板は、前記複数の画素が配された画素領域と、前記画素からの信号を処理する信号処理回路が配された周辺回路領域とを含み、
前記第１のＮ型半導体領域が、前記半導体基板の前記第１主面に平行な方向に沿って、前記周辺回路領域にまで延在して配されたことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の固体撮像装置。
【請求項１４】
前記第１のＮ型半導体領域が、前記半導体基板の第１主面に平行な平面方向に沿って、前記半導体基板の端部にまで延在して配されたことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の固体撮像装置。
【請求項１５】
前記半導体基板の第２主面上に絶縁膜が配され、
前記第１のＮ型半導体領域が、前記絶縁膜と接するように配されたことを特徴とする請求項１乃至請求項１４のいずれか一項に記載の固体撮像装置。
【請求項１６】
前記複数の画素のうち、隣接する画素の前記第１のＰ型半導体領域の間に、画素分離部を有することを特徴とする請求項１乃至請求項１５のいずれか一項に記載の固体撮像装置。
【請求項１７】
請求項１乃至請求項１６のいずれか一項に記載の固体撮像装置と、
前記固体撮像装置から出力された撮像信号を処理する信号処理部とを有した撮像システム。
【請求項１８】
固体撮像装置の製造方法であって、
半導体基板の第２主面にヒ素をイオン注入する工程と、
前記半導体基板を前記第２主面とは反対側の第１主面側から薄くする工程と、
前記半導体基板の前記第２主面側にプロセス基板を貼り合わせる工程と、
前記半導体基板の第１主面側に配線層を形成する工程と、
前記プロセス基板を除去する工程と
を含むことを特徴とする裏面入射型の固体撮像装置の製造方法。
【請求項１９】
固体撮像装置の製造方法であって、
前記半導体基板の第１主面に配線層を形成する工程と、
前記半導体基板を第１主面とは反対側の第２主面側から薄くする工程と、
前記半導体基板の第２主面にヒ素をイオン注入する工程と、
を含むことを特徴とする裏面入射型の固体撮像装置の製造方法。
【請求項２０】
固体撮像装置の製造方法であって、
ＳＯＩ層、ＢＯＸ層、バルク基板からなるＳＯＩ基板の、ＳＯＩ層にヒ素をイオン注入する工程と、
前記ＳＯＩ層上にエピタキシャル成長によってシリコン膜を形成する工程と、
前記ＳＯＩ層のＢＯＸ層とは反対側に配線層を形成する工程と、
前記バルク基板を除去する工程と、
を含むことを特徴とする裏面入射型の固体撮像装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る固体撮像装置は、光電変換部を含む複数の画素が配された半導体基板と、前記半導体基板の第１主面側に配された複数の配線層と、前記複数の配線層の間に配された層間絶縁膜と、を有し、前記半導体基板の第１主面とは反対側の第２主面から、前記光電変換部へ光が入射する裏面入射型の固体撮像装置において、前記光電変換部が、第１のＮ型半導体領域と第１のＰ型半導体領域とを含み、前記第１のＮ型半導体領域は、主たる不純物としてヒ素を含み、前記第１のＮ型半導体領域は、前記第１のＰ型半導体領域よりも前記半導体基板の第２主面に近い位置に配され、光電変換によって発生したホールが、信号電荷として前記第１のＰ型半導体領域に収集されることを特徴とする。
【手続補正書】
【提出日】平成24年11月30日(2012.11.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光学部材の形状を変形させる光学部材変形装置において、
前記光学部材に対して当接する当接部材と、
前記当接部材に連結される変位部材と、
駆動源からの駆動力に基づき変位する連結部材を有し、該連結部材の変位量を拡大して前記変位部材に伝達する変位拡大機構と、
前記当接部材と前記変位部材との間に設けられ、前記変位部材の変位量を縮小して前記当接部材に伝達する縮小機構と、
を備えることを特徴とする光学部材変形装置。
【請求項２】
請求項１に記載の光学部材変形装置において、
前記変位部材の変位量を計測する計測部材と、
前記計測部材の計測結果に基づき、前記変位部材の変位量を制御する制御機構とを備えることを特徴とする光学部材変形装置。
【請求項３】
請求項１又は請求項２に記載の光学部材変形装置において、
前記変位拡大機構は、
前記連結部材を支持部を介して支持する支持部材を含んで構成され、
前記連結部材は、前記駆動源に連結部を介して連結されると共に、該駆動源からの駆動力に基づいて前記支持部を中心に揺動することを特徴とする光学部材変形装置。
【請求項４】
請求項３に記載の光学部材変形装置において、
前記支持部材は、前記連結部材における前記変位部材に対する連結部と前記支持部との距離が、前記連結部材における前記駆動源に対する連結部と前記支持部との距離よりも大きくなるように前記連結部材を支持することを特徴とする光学部材変形装置。
【請求項５】
請求項１〜請求項４のうち何れか一項に記載の光学部材変形装置において、
前記光学部材を挟んで前記当接部材と対向するように配置され、前記光学部材に対して荷重を印加する荷重印加機構を更に備えることを特徴とする光学部材変形装置。
【請求項６】
請求項５に記載の光学部材変形装置において、
前記荷重印加機構は、前記光学部材に対して当接する当接位置と前記光学部材から離間する離間位置との間で変位可能に構成されていることを特徴とする光学部材変形装置。
【請求項７】
請求項１〜請求項６のうち何れか一項に記載の光学部材変形装置において、
前記変位部材は、前記変位拡大機構を介して前記駆動源からの駆動力が伝達される場合に、前記当接部材を前記光学部材に対して当接させる当接位置と前記光学部材から離間させる離間位置との間で変位させるように構成されていることを特徴とする光学部材変形装置。
【請求項８】
請求項１〜請求項７のうち何れか一項に記載の光学部材変形装置において、
前記当接部材は、前記光学部材の周縁部に当接していることを特徴とする光学部材変形装置。
【請求項９】
被照射体に光を導くための複数の光学部材を備える光学系において、
前記光学部材を保持する鏡筒と、
前記鏡筒に設けられ、前記光学部材の形状の少なくとも一部を変形させる請求項１〜請求項８のうち何れか一項に記載の光学部材変形装置と
を備えることを特徴とする光学系。
【請求項１０】
請求項９に記載の光学系において、
前記変位拡大機構に連結され、該変位拡大機構を介して伝達される前記駆動源からの反力を受容する反力受容部材を更に備えることを特徴とする光学系。
【請求項１１】
請求項１０に記載の光学系において、
前記反力受容部材は、前記鏡筒の内外を仕切る壁面の少なくとも一部を構成しており、
前記反力受容部材には、前記光学部材変形装置を前記鏡筒の内側に挿入可能とする挿入部が設けられていることを特徴とする光学系。
【請求項１２】
請求項１１に記載の光学系において、
前記駆動源は、前記鏡筒の外側に設けられていることを特徴とする光学系。
【請求項１３】
請求項１２に記載の光学系において、
前記鏡筒の内側を気密化する封止部材を更に備えることを特徴とする光学系。
【請求項１４】
請求項１３に記載の光学系において、
前記封止部材は、前記鏡筒に固定して設けられることを特徴とする光学系。
【請求項１５】
請求項１３に記載の光学系において、
前記封止部材は、前記反力受容部材に固定して設けられることを特徴とする光学系。
【請求項１６】
請求項１３〜請求項１５のうち何れか一項に記載の光学系において、
前記封止部材は、前記挿入部の口縁と前記光学部材変形装置との間の空間域を閉塞するように設けられることを特徴とする光学系。
【請求項１７】
請求項９〜請求項１６のうち何れか一項に記載の光学系を備え、
前記鏡筒に保持される光学部材を介して放射ビームを被照射体に照射し、該被照射体に所定のパターンを形成することを特徴とする露光装置。
【請求項１８】
リソグラフィ工程を含むデバイスの製造方法において、
前記リソグラフィ工程は請求項１７に記載の露光装置を用いることを特徴とするデバイスの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するために、本発明は、実施形態に示す図１〜図１１に対応付けした以下の構成を採用している。
本発明の光学部材変形装置は、光学部材（４１）の形状を変形させる光学部材変形装置（５３）において、前記光学部材（４１）に対して当接する当接部材（７０）と、前記当接部材（７０）に連結される変位部材（６５）と、駆動源（６１）からの駆動力に基づき変位する連結部材（５７，６３）を有し、該連結部材（５７，６３）の変位量を拡大して前記変位部材（６５）に伝達する変位拡大機構（７３）と、前記当接部材（７０）と前記変位部材（６５）との間に設けられ、前記変位部材（６５）の変位量を縮小して前記当接部材（７０）に伝達する縮小機構（６９）とを備えることを要旨とする。
【手続補正書】
【提出日】平成25年6月3日(2013.6.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
金属製のベース部材上に接着剤を用いて接合される絶縁性を有した静電チャック用基板であって、
前記ベース部材に接合される側と反対側の吸着面の近傍の基板部分に埋め込まれ、一つの連続する第１の電極層と、
前記第１の電極層と反対側の基板部分に埋め込まれ、複数の独立した第２の電極層とを有し、
前記複数の独立した第２の電極層は、分割されて相互に電気的に絶縁されており、
吸着用の直流電圧が前記第１の電極層に印加され、プラズマ制御用の異なる高周波が前記複数の独立した第２の電極層に給電されることを特徴とする静電チャック用基板。
【請求項２】
前記複数の第２の電極層は、平面視したときに中心部に配置される電極層と、該電極層の周囲にリング状に配置される少なくとも１つの電極層とを含み、前記複数の第２の電極層を構成する各電極層は、それぞれ同一平面上にはない異なる層に分割されて配置されていることを特徴とする請求項１に記載の静電チャック用基板。
【請求項３】
前記複数の第２の電極層を構成する各電極層は、平面視したときに部分的に重なり合うように配置されていることを特徴とする請求項２に記載の静電チャック用基板。
【請求項４】
前記複数の第２の電極層は、平面視したときに中心部に配置される電極層と、該電極層の周囲にリング状に配置される少なくとも１つの電極層とを含み、前記複数の第２の電極層を構成する各電極層は、それぞれ同一平面上に分割されて配置されていることを特徴とする請求項１に記載の静電チャック用基板。
【請求項５】
前記複数の第２の電極層を構成する各電極層は、平面視したときにそれぞれ四角形の形状であり、それぞれ同一平面上に分割され、もしくは同一平面上にはない異なる層に分割されて配置されていることを特徴とする請求項１に記載の静電チャック用基板。
【請求項６】
金属製のベース部材と、該ベース部材上に吸着面と反対側の面が接着剤層を介して接合された絶縁性を有した基板とを備え、
前記絶縁性を有した基板は、
前記ベース部材に接合される側と反対側の吸着面の近傍の前記基板の部分に埋め込まれ、一つの連続する第１の電極層と、
前記第１の電極層と反対側の前記基板の部分に埋め込まれ、複数の独立した第２の電極層とを有し、
前記複数の独立した第２の電極層は、分割されて相互に電気的に絶縁されており、
吸着用の直流電圧が前記第１の電極層に印加され、プラズマ制御用の異なる高周波が前記複数の独立した第２の電極層に給電されることを特徴とする静電チャック。
【請求項７】
前記複数の第２の電極層は、平面視したときに中心部に配置される電極層と、該電極層の周囲にリング状に配置される少なくとも１つの電極層とを含み、前記複数の第２の電極層を構成する各電極層は、それぞれ同一平面上にはない異なる層に分割されて配置されていることを特徴とする請求項６に記載の静電チャック。
【請求項８】
前記複数の第２の電極層を構成する各電極層は、平面視したときに部分的に重なり合うように配置されていることを特徴とする請求項７に記載の静電チャック。
【請求項９】
前記複数の第２の電極層は、平面視したときに中心部に配置される電極層と、該電極層の周囲にリング状に配置される少なくとも１つの電極層とを含み、前記複数の第２の電極層を構成する各電極層は、それぞれ同一平面上に分割されて配置されていることを特徴とする請求項６に記載の静電チャック。
【請求項１０】
前記複数の第２の電極層を構成する各電極層は、平面視したときにそれぞれ四角形の形状であり、それぞれ同一平面上に分割され、もしくは同一平面上にはない異なる層に分割されて配置されていることを特徴とする請求項６に記載の静電チャック。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
一観点によれば、金属製のベース部材上に接着剤を用いて接合される絶縁性を有した静電チャック用基板であって、前記ベース部材に接合される側と反対側の吸着面の近傍の基板部分に埋め込まれ、一つの連続する第１の電極層と、前記第１の電極層と反対側の基板部分に埋め込まれ、複数の独立した第２の電極層とを有し、前記複数の独立した第２の電極層は、分割されて相互に電気的に絶縁されており、吸着用の直流電圧が前記第１の電極層に印加され、プラズマ制御用の異なる高周波が前記複数の独立した第２の電極層に給電される静電チャック用基板が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、別の観点によれば、金属製のベース部材と、該ベース部材上に吸着面と反対側の面が接着剤層を介して接合された絶縁性を有した基板とを備え、前記絶縁性を有した基板は、前記ベース部材に接合される側と反対側の吸着面の近傍の前記基板の部分に埋め込まれ、一つの連続する第１の電極層と、前記第１の電極層と反対側の前記基板の部分に埋め込まれ、複数の独立した第２の電極層とを有し、前記複数の独立した第２の電極層は、分割されて相互に電気的に絶縁されており、吸着用の直流電圧が前記第１の電極層に印加され、プラズマ制御用の異なる高周波が前記複数の独立した第２の電極層に給電される静電チャックが提供される。
【手続補正書】
【提出日】平成25年6月24日(2013.6.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上にアモルファスシリコン膜を成膜する基板処理装置であって、
処理炉と、
前記処理炉にモノシランガスを供給するモノシランガス供給部と、
前記アモルファスシリコン膜の第１の成膜段階において前記モノシランガスが第１の流量で供給された後、前記アモルファスシリコン膜の第２の成膜段階において前記モノシランガスが前記第１の流量よりも大きい第２の流量で供給されるように前記モノシランガス供給部を制御する流量制御部と、
を備える基板処理装置。
【請求項２】
前記処理炉の圧力を調整する圧力調整部と、
前記アモルファスシリコン膜の第１の成膜段階において前記処理炉の圧力が第１の圧力とされた後、前記アモルファスシリコン膜の第２の成膜段階において前記処理炉の圧力が前記第１の圧力よりも低い第２の圧力とされるように前記圧力調整部を制御する圧力制御部と、
を備える請求項１に記載の基板処理装置。
【請求項３】
基板上にアモルファスシリコン膜を成膜する基板処理装置であって、
処理炉と、
前記処理炉の圧力を調整する圧力調整部と、
前記アモルファスシリコン膜の第１の成膜段階において前記処理炉の圧力が第１の圧力とされた後、前記アモルファスシリコン膜の第２の成膜段階において前記処理炉の圧力が前記第１の圧力よりも低い第２の圧力とされるように前記圧力調整部を制御する圧力制御部と、
を備える基板処理装置。
【請求項４】
基板上にアモルファスシリコン膜を成膜する基板処理方法であって、
処理炉の圧力を第１の圧力とすると共に、前記処理炉にモノシランガスを第１の流量で供給して前記アモルファスシリコン膜を成膜する第１の工程と、
前記処理炉の圧力を前記第１の圧力よりも低い第２の圧力とすると共に、前記処理炉に前記モノシランガスを前記第１の流量よりも大きい第２の流量で供給して前記アモルファスシリコン膜を成膜する第２の工程と、
を有する基板処理方法。
【請求項５】
基板上にアモルファスシリコン膜を成膜する半導体装置の製造方法であって、
処理炉の圧力を第１の圧力とすると共に、前記処理炉にモノシランガスを第１の流量で供給して前記アモルファスシリコン膜を成膜する第１の工程と、
前記処理炉の圧力を前記第１の圧力よりも低い第２の圧力とすると共に、前記処理炉に前記モノシランガスを前記第１の流量よりも大きい第２の流量で供給して前記アモルファスシリコン膜を成膜する第２の工程と、
を有する半導体装置の製造方法。
【手続補正書】
【提出日】平成25年10月7日(2013.10.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上の第１のゲート電極層と、
前記半導体基板上の第１の電極層と、
前記第１のゲート電極層上及び前記第１の電極層上の第１のゲート絶縁層と、
前記第１のゲート絶縁層上の酸化物半導体層と、
前記第１の電極層上の第１の絶縁層と、
前記酸化物半導体層と電気的に接続されたソース電極層と、
前記酸化物半導体層と電気的に接続されたドレイン電極層と、
前記酸化物半導体層上、前記ソース電極層上、及び前記ドレイン電極層上の第２のゲート絶縁層と、
前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
前記ドレイン電極層の少なくとも一部は、前記第１の電極層と重なっており、
前記第１の絶縁層及び前記ゲート絶縁層は、前記ドレイン電極層と前記第１の電極層との間に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記半導体装置は、ＣＰＵ、ＬＳＩ、ＤＲＡＭ、又はＥＤＭＯＳ回路であることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記酸化物半導体層に含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
前記酸化物半導体層に含まれるキャリア濃度は、５×１０１４／ｃｍ３以下であることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記半導体基板は、固定電位又は接地電位に設定されていることを特徴とする半導体装置。
【請求項５】
ＥＤＭＯＳ回路を有する半導体装置であって、
半導体基板上に、第１のトランジスタと第２のトランジスタとを有し、
前記第１のトランジスタは、
第１のゲート電極層と、
前記第１のゲート電極層上の第１のゲート絶縁層と、
前記第１のゲート絶縁層上の第１の酸化物半導体層と、
前記第１の酸化物半導体層と電気的に接続された第１のソース電極層と、
前記第１の酸化物半導体層と電気的に接続された第１のドレイン電極層と、
前記第１の酸化物半導体層上、前記第１のソース電極層上、前記第１のドレイン電極層上の第２のゲート絶縁層と、
前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
前記第２のトランジスタは、
第１の絶縁層と、
前記第１の絶縁層上の第２の酸化物半導体層と、
前記第２の酸化物半導体層と電気的に接続された第２のソース電極層と、
前記第２の酸化物半導体層と電気的に接続された第２のドレイン電極層と、
前記第２の酸化物半導体層上、前記第２のソース電極層上、前記第２のドレイン電極層上の第３のゲート絶縁層と、
前記第３のゲート絶縁層上の第３のゲート電極層と、を有し、
前記第１のドレイン電極層は、前記第２のソース電極層と電気的に接続されており、
前記第３のゲート電極層は、前記第２のソース電極層と電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項５において、
前記第１のトランジスタ及び前記第２のトランジスタの各々におけるオフ電流値は、１×１０−１３Ａ以下であることを特徴とする半導体装置。
【請求項７】
請求項５又は６において、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々に含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々に含まれるキャリア濃度は、５×１０１４／ｃｍ３以下であることを特徴とする半導体装置。
【請求項８】
請求項５乃至７のいずれか一において、
前記第１のトランジスタのチャネル長は、前記第２のトランジスタのチャネル長よりも長いことを特徴とする半導体装置。
【請求項９】
請求項５乃至８のいずれか一において、
前記第１の酸化物半導体層の厚さは、前記第２の酸化物半導体層の厚さよりも小さいことを特徴とする半導体装置。
【請求項１０】
請求項５乃至９のいずれか一において、
前記半導体装置は、ＣＰＵ、ＬＳＩ、又はＤＲＡＭであることを特徴とする半導体装置。
【請求項１１】
請求項５乃至１０のいずれか一において、
前記半導体基板は、固定電位又は接地電位に設定されていることを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年9月18日(2013.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間の酸化物半導体膜と、
前記酸化物半導体膜を囲む環状の第３の電極と、
前記酸化物半導体膜と前記第３の電極との間のゲート絶縁膜と、を有し、
前記酸化物半導体膜は、前記酸化物半導体膜の側面にチャネル形成領域を有し、
前記酸化物半導体膜は、キャリア濃度が１×１０１２／ｃｍ３以下であることを特徴とする電界効果型トランジスタ。
【請求項２】
請求項１において、
前記第１の電極は、ソース電極及びドレイン電極の一方として機能し、
前記第２の電極は、ソース電極及びドレイン電極の他方として機能し、
前記第３の電極は、ゲート電極として機能することを特徴とする電界効果型トランジスタ。
【請求項３】
請求項１または２において、
前記酸化物半導体膜は、二次イオン質量分析法で検出される水素濃度が５×１０１９／ｃｍ３以下であることを特徴とする電界効果型トランジスタ。
【手続補正書】
【提出日】平成25年9月6日(2013.9.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１乃至第５の配線と、
前記第１の配線と前記第２の配線との間に並列に接続された複数の記憶素子と、を有し、
前記複数の記憶素子の一は、
第１のゲート電極、第１のソース電極、および第１のドレイン電極を有する第１のトランジスタと、
第２のゲート電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタと、
第３のゲート電極、第３のソース電極、および第３のドレイン電極を有する第３のトランジスタと、を有し、
前記第１のトランジスタは、半導体材料を含む基板に設けられ、
前記第２のトランジスタは酸化物半導体層を有し、
前記第１のゲート電極は、前記第２のソース電極または前記第２のドレイン電極の一方と電気的に接続されており、
前記第１の配線は、前記第１のソース電極と電気的に接続されており、
前記第１のドレイン電極は、前記第３のソース電極と電気的に接続されており、
前記第２の配線は、前記第３のドレイン電極と電気的に接続されており、
前記第３の配線は、前記第２のソース電極または前記第２のドレイン電極の他方と電気的に接続されており、
前記第４の配線は、前記第２のゲート電極と電気的に接続されており、
前記第５の配線は、前記第３のゲート電極と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
第１乃至第５の配線と、
前記第１の配線と前記第２の配線との間に並列に接続された複数の記憶素子と、を有し、
前記複数の記憶素子の一は、
第１のゲート電極、第１のソース電極、および第１のドレイン電極を有する第１のトランジスタと、
第２のゲート電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタと、
容量素子と、を有し、
前記第１のトランジスタは、半導体材料を含む基板に設けられ、
前記第２のトランジスタは酸化物半導体層を有し、
前記容量素子の一方の電極は、前記第１のゲート電極と、前記第２のソース電極または前記第２のドレイン電極の一方と、電気的に接続され、
前記第１の配線は、前記第１のソース電極と電気的に接続され、
前記第２の配線は、前記第１のドレイン電極と電気的に接続され、
前記第３の配線は、前記第２のソース電極または前記第２のドレイン電極の他方と電気的に接続され、
前記第４の配線は、前記第２のゲート電極と電気的に接続され、
前記第５の配線は、前記容量素子の他方の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
前記第１のトランジスタは、
半導体材料を含む基板に設けられたチャネル形成領域と、前記チャネル形成領域を挟む
ように設けられた不純物領域と、前記チャネル形成領域上の第１のゲート絶縁層と、前記
第１のゲート絶縁層上の第１のゲート電極と、前記不純物領域と電気的に接続する第１の
ソース電極および第１のドレイン電極と、を有する請求項１または請求項２に記載の半導
体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２のトランジスタは、
前記半導体材料を含む基板上の第２のゲート電極と、
前記第２のゲート電極上の第２のゲート絶縁層と、
前記第２のゲート絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極と、を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記第３のトランジスタは、
前記半導体材料を含む基板に設けられたチャネル形成領域と、
前記チャネル形成領域を挟むように設けられた不純物領域と、
前記チャネル形成領域上の第３のゲート絶縁層と、
前記第３のゲート絶縁層上の第３のゲート電極と、
前記不純物領域と電気的に接続する第３のソース電極および第３のドレイン電極と、を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、
前記半導体材料を含む基板は、単結晶半導体基板またはＳＯＩ基板であることを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年10月11日(2013.10.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタを有する回路と、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１のチャネル形成領域を有し、
前記第２のトランジスタは、第２のチャネル形成領域を有し、
前記第１のチャネル形成領域は、シリコンを有し、
前記第２のチャネル形成領域は、酸化物半導体を有し、
前記第２のトランジスタは、前記回路への電源電圧の供給を制御することができる機能を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
第３のトランジスタを有する制御回路を有し、
前記第３のトランジスタは、第３のチャネル形成領域を有し、
前記第３のチャネル形成領域は、酸化物半導体を有し、
前記制御回路は、前記回路へのクロック信号の供給を制御することができる機能を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記第１のチャネル形成領域は、微結晶シリコン、多結晶シリコン、又は単結晶シリコンを有することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第２のチャネル形成領域は、インジウム、ガリウム、及び亜鉛を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年10月9日(2013.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
第２のトランジスタを有する論理回路と、を有し、
前記第１のトランジスタは、酸化物半導体層を含むチャネル形成領域を有し、
前記第２のトランジスタは、酸化物半導体以外の半導体材料を含むチャネル形成領域を有し、
前記第１のトランジスタのソース電極またはドレイン電極の一方は、前記論理回路の少なくとも一の入力と電気的に接続されており、
前記第１のトランジスタを介して、前記論理回路に少なくとも一の入力信号が供給されることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１のトランジスタのオフ電流は１×１０−１３Ａ以下であることを特徴とする半導体装置。
【請求項３】
第１のゲート電極、第１のソース電極、及び第１のドレイン電極を有する第１のトランジスタと、
第２のゲート電極、第２のソース電極、及び第２のドレイン電極を有する第２のトランジスタと、
第３のゲート電極、第３のソース電極、及び第３のドレイン電極を有する第３のトランジスタと、を有し、
前記第１のトランジスタのチャネル形成領域及び前記第２のトランジスタのチャネル形成領域は、酸化物半導体以外の半導体材料を含み、
前記第３のトランジスタのチャネル形成領域は、酸化物半導体を含み、
前記第１のソース電極又は前記第１のドレイン電極の一方は、前記ソース電極又は前記第２のドレイン電極と電気的に接続されており、
前記第１のゲート電極と、前記第２のゲート電極と、前記第３のソース電極又は前記第３のドレイン電極の一方とが、互いに電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第１のゲート電極、前記第２のゲート電極、及び、前記第３のソース電極又は前記第３のドレイン電極の一方と電気的に接続された容量素子を有することを特徴とする半導体装置。
【請求項５】
請求項３又は４において、
前記第１のトランジスタはｐ型トランジスタであり、前記第２のトランジスタはｎ型トランジスタであることを特徴とする半導体装置。
【請求項６】
第１のゲート電極、第１のソース電極、及び第１のドレイン電極を有する第１のトランジスタと、
第２のゲート電極、第２のソース電極、及び第２のドレイン電極を有する第２のトランジスタと、
第３のゲート電極、第３のソース電極、及び第３のドレイン電極を有する第３のトランジスタと、を有し、
前記第１のトランジスタのチャネル形成領域及び前記第２のトランジスタのチャネル形成領域は、酸化物半導体以外の半導体材料を含み、
前記第３のトランジスタのチャネル形成領域は、酸化物半導体を含み、
前記第１のソース電極又は前記第１のドレイン電極の一方は、前記第２のソース電極又は前記第２のドレイン電極と電気的に接続されており、
前記第１のソース電極は前記第１のゲート電極と電気的に接続されており、
前記第２のゲート電極は、前記第３のソース電極又は前記第３のドレイン電極の一方と電気的に接続されていることを特徴とする半導体装置。
【請求項７】
請求項６において、
前記第２のゲート電極、及び、前記第３のソース電極又は前記第３のドレイン電極の一方と電気的に接続された容量素子を有することを特徴とする半導体装置。
【請求項８】
請求項６又は７において、
前記第１のトランジスタはｎ型トランジスタであり、前記第２のトランジスタはｎ型トランジスタであることを特徴とする半導体装置。
【請求項９】
請求項３乃至８のいずれか一において、
前記第３のソース電極又は前記第３のドレイン電極の他方は、信号入力用の配線と電気的に接続されており、
前記第１のソース電極又は前記第１のドレイン電極の一方は、信号出力用の配線と電気的に接続されており、
前記第２のソース電極又は前記第２のドレイン電極の一方は、前記信号出力用の配線と電気的に接続されており、
前記第３のゲート電極は、ゲート信号入力用の配線と電気的に接続されており、
前記第１のソース電極又は前記第１のドレイン電極の他方は、第１の電位を与える配線と電気的に接続されており、
前記第２のソース電極又は前記第２のドレイン電極の他方は、第２の電位を与える配線と電気的に接続されていることを特徴とする半導体装置。
【請求項１０】
請求項３乃至９のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタ上に絶縁膜を有し、
前記第３のトランジスタは、
前記絶縁膜上の前記第３のゲート電極と、前記第３のゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の前記酸化物半導体層と、前記酸化物半導体層と電気的に接続された前記第３のソース電極と、前記酸化物半導体層と電気的に接続された前記第３のドレイン電極と、を有することを特徴とする半導体装置。
【請求項１１】
請求項３乃至１０のいずれか一において、
前記第３のトランジスタのオフ電流は１×１０−１３Ａ以下であることを特徴とする半導体装置。
【請求項１２】
請求項１乃至１１のいずれか一において、
前記酸化物半導体以外の半導体材料はシリコンであることを特徴とする半導体装置。
【請求項１３】
請求項１乃至１２のいずれか一において、
前記酸化物半導体以外の半導体材料は単結晶シリコンであることを特徴とする半導体装置。
【請求項１４】
請求項１乃至１３のいずれか一において、
前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を含むことを特徴とする半導体装置。
【請求項１５】
請求項１乃至１４のいずれか一において、
前記酸化物半導体層は、Ｉｎ２Ｇａ２ＺｎＯ７の結晶を含むことを特徴とする半導体装置。
【請求項１６】
請求項１乃至１５のいずれか一において、
前記酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
【手続補正書】
【提出日】平成24年12月6日(2012.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１面と前記第１面とは反対側の第２面との間に第１導電型の第１半導体領域を有する基板の、前記第１半導体領域と前記第１面との間の第２半導体領域に、第２導電型の複数の光電変換部を形成する工程と、
前記基板の前記第２面側から前記基板を薄くする工程と、を有し
前記薄くする工程では、第１の加工速度で前記基板を薄くした後、前記第１の加工速度より遅い第２の加工速度で前記基板を薄くし、前記第１半導体領域が露出した状態で前記薄くする工程を終了することを特徴とする固体撮像装置の製造方法。
【請求項２】
前記第２半導体領域は、前記第１半導体領域より低い不純物濃度の第１導電型又は第２導電型であることを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記薄くする工程では、前記第１半導体領域と前記第２面の間の領域の一部を残した状態で前記第１の加工速度から前記第２の加工速度に変更することを特徴とする請求項１又は２に記載の固体撮像装置の製造方法。
【請求項４】
前記薄くする工程の後、露出した前記第１半導体領域に水素シンタリング処理を行う工程を有することを特徴とする請求項１乃至３のいずれかに記載の固体撮像装置の製造方法。
【請求項５】
前記第１半導体領域は、前記第１面から２．８〜４．３μｍの深さに位置することを特徴とする請求項１乃至請求項４のいずれかに記載の固体撮像装置の製造方法。
【請求項６】
前記薄くする工程が終了した時点で、露出した前記第１半導体領域の不純物濃度が、１０１７ｃｍ−３以上１０２０ｃｍ−３以下であることを特徴とする請求項１乃至請求項５のいずれかに記載の固体撮像装置の製造方法。
【請求項７】
前記薄くする工程は、ＭＰ又はＣＭＰを行うことにより前記第１の加工速度で前記基板を薄くし、渦電流方式ＣＭＰ、ドライエッチング、ウエットエッチング又はＰＡＣＥ法を行うことにより前記第２の加工速度で前記基板を薄くすることを特徴とする請求項１乃至請求項６のいずれかに記載の固体撮像装置の製造方法。
【請求項８】
前記基板を準備する工程において、前記第１半導体領域は、前記第１面および前記第２面を有する半導体基板の前記第１面と前記第２面との間に、前記第１面を介したイオン注入により形成することを特徴とする請求項１乃至請求項７のいずれかに記載の固体撮像装置の製造方法。
【請求項９】
前記イオン注入のイオン注入条件は、ドーズ量が２×１０１１／ｃｍ２以上１×１０１４／ｃｍ２以下、加速エネルギーが２．０ＭｅＶ以上３．４ＭｅＶ以下であることを特徴とする請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記基板を準備する工程において、第１導電型の半導体基板の上に前記第１半導体領域としての第１のエピタキシャル層を形成し、前記第１のエピタキシャル層の上に、前記第２半導体領域としての第２のエピタキシャル層を形成することを特徴とする請求項１乃至請求項７のいずれかに記載の固体撮像装置の製造方法。
【請求項１１】
前記基板を準備する工程において、第１導電型の半導体基板の中に前記第１半導体領域としてのイオン注入層を形成し、前記イオン注入層の上に前記第２半導体領域としてのエピタキシャル層を形成することを特徴とする請求項１乃至請求項７のいずれかに記載の固体撮像装置の製造方法。
【請求項１２】
前記薄くする工程の前に前記第１面の上に配線層を形成し、前記薄くする工程の後に前記複数の光電変換部に対して前記配線層の側とは反対側にマイクロレンズを設けることを特徴とする請求項１乃至請求項１１のいずれかに記載の固体撮像装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の固体撮像装置の製造方法は、第１面と前記第１面とは反対側の第２面との間の第１導電型の第１半導体領域を有する基板の、前記第１半導体領域と前記第１面との間の第２半導体領域に、第２導電型の複数の光電変換部を形成する工程と、前記基板の前記第２面側から前記基板を薄くする工程と、を有し、前記薄くする工程では、第１の加工速度で前記基板を薄くした後、前記第１の加工速度より遅い第２の加工速度で前記基板を薄くし、前記第１半導体領域が露出した状態で前記薄くする工程を終了することを特徴とする。
【手続補正書】
【提出日】平成25年8月20日(2013.8.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体基板の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
周縁部に損傷半導体領域と絶縁層とを含む凸部を有する半導体基板に対し、
前記絶縁層を除去する第１のエッチング処理と、
前記半導体基板に含まれる半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、並びに前記半導体材料の酸化の速度及び前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記損傷半導体領域を選択的に除去する第２のエッチング処理と、
前記第２のエッチング処理の後に、前記半導体基板の表面を研磨する処理と、
を行うことを特徴とする半導体基板の作製方法。
【請求項２】
請求項１において、
前記第２のエッチング処理は、前記未損傷の半導体領域に対する前記損傷半導体領域のエッチング選択比が２以上であることを特徴とする半導体基板の作製方法。
【請求項３】
周縁部に第１の損傷半導体領域と絶縁層とを含む凸部を有し、かつ、前記周縁部以外の領域に、前記第１の損傷半導体領域よりも薄い第２の損傷半導体領域を有する半導体基板に対し、
前記絶縁層を除去する第１のエッチング処理と、
前記半導体基板に含まれる半導体材料を酸化する物質、前記酸化された半導体材料を溶解する物質、並びに前記半導体材料の酸化の速度及び前記酸化された半導体材料の溶解の速度を制御する物質、を含む混合液を用いて、未損傷の半導体領域に対して前記第１の損傷半導体領域及び前記第２の損傷半導体領域を選択的に除去する第２のエッチング処理と、
前記第２のエッチング処理の後に、前記半導体基板の表面を研磨する処理と、
を行うことを特徴とする半導体基板の作製方法。
【請求項４】
請求項３において、
前記第２のエッチング処理は、前記未損傷の半導体領域に対する前記第１の損傷半導体領域及び前記第２の損傷半導体領域のエッチング選択比が２以上であることを特徴とする半導体基板の作製方法。
【請求項５】
請求項３または請求項４において、
前記第２のエッチング処理を、前記周縁部以外の領域に対する前記周縁部のエッチング選択比が２未満に低下した後に停止させることを特徴とする半導体基板の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記第２のエッチング処理により、前記凸部の接平面と前記半導体基板の裏面とのなす角が０．５°以下の領域を少なくとも除去することを特徴とする半導体基板の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記半導体基板に含まれる半導体材料を酸化する物質として硝酸を用い、
前記酸化された半導体材料を溶解する物質としてフッ酸を用い、
前記半導体材料の酸化の速度及び前記酸化された半導体材料の溶解の速度を制御する物質として酢酸を用いることを特徴とする半導体基板の作製方法。
【手続補正書】
【提出日】平成25年10月8日(2013.10.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極上方の酸化物半導体膜と、
前記酸化物半導体膜上方の第２の電極と、
前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆う領域を有する絶縁膜と、
前記絶縁膜上方の、第３の電極及び第４の電極と、を有し、
前記酸化物半導体膜は、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下の領域を有し、
前記第３の電極は、前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を介して、前記第４の電極と対向する位置に設けられ、
前記第３の電極及び前記第４の電極は、前記第１の電極又は前記第２の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
第１の電極及び第２の電極と、
前記第１の電極及び前記第２の電極上方の酸化物半導体膜と、
前記酸化物半導体膜上方の第３の電極と、
前記第１の電極、前記第２の電極、前記酸化物半導体膜、及び前記第３の電極を覆う領域を有する絶縁膜と、
前記絶縁膜上方の、第４の電極及び第５の電極と、を有し、
前記酸化物半導体膜は、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下の領域を有し、
前記第４の電極は、前記第１の電極、前記第２の電極、前記酸化物半導体膜、及び前記第３の電極を介して、前記第５の電極と対向する位置に設けられ、
前記第４の電極及び前記第５の電極は、前記第１の電極又は前記第２の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
第１の電極と、
前記第１の電極上方の酸化物半導体膜と、
前記酸化物半導体膜上方の第２の電極と、
前記第１の電極、前記酸化物半導体膜、及び前記第２の電極を覆う領域を有する絶縁膜と、
前記絶縁膜上方の、環状の形状を有する第３の電極と、を有し、
前記酸化物半導体膜は、二次イオン質量分析法で検出される水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下の領域を有し、
前記第３の電極は、前記第１の電極又は前記第２の電極と電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記酸化物半導体膜は、表面近傍に結晶を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記酸化物半導体膜中、又は前記酸化物半導体膜と前記絶縁膜との界面に、ハロゲン元素を有し、
前記絶縁膜は、酸化物絶縁膜であり、
前記絶縁膜は、窒素を含む絶縁膜に覆われていることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記酸化物半導体膜は、キャリア濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以下の領域を有することを特徴とする半導体装置。