(57)【特許請求の範囲】
【請求項１】
第１の磁性体と、第１の磁性体より保磁力が小さい第２の磁性体と、第１の磁性体と第２の磁性体との間に介在して形成された非磁性体とを含むデータ転送線と、
前記データ転送線に対して交差配置されたデータ選択線とを具備し、
第１の磁性体の磁化容易方向及び第２の磁性体の磁化容易方向は、それぞれ前記データ選択線に平行であり、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第１及び第２の磁性体の両方の磁化方向を前記磁化容易軸に平行な第１の方向、或いは第１の方向と逆向きの第２の方向の何れかに向けることによって、２値データを記憶することを特徴とする磁気記憶装置。
【請求項２】
複数のデータ選択線と、
これらのデータ選択線に同一極性且つ大きさの異なる２種類の電圧を供給するための電源ノードと、
磁化容易軸が前記データ選択線と平行である第１の磁性体と、磁化容易軸が前記データ選択線と平行であって、第１の磁性体の保持力よりも小さな保持力を有する第２の磁性体と、第１の磁性体と第２の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、
前記メモリセルにデータを書き込む場合、前記２種類の電圧の一方が選択されたデータ選択線に供給され、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第１及び第２の磁性体の両方の磁化方向を前記磁化容易軸に平行な第１の方向、或いは第１の方向と逆向きの第２の方向の何れかに向けることによって、２値データを記憶し、前記メモリセルからデータを読み出す場合、前記２種類の電圧の他方が選択されたデータ選択線に供給されることを特徴とする磁気記憶装置。
【請求項３】
複数のデータ選択線と、
前記データ選択線に同一極性且つ大きさの異なる２種類の電流を供給するための電源ノードと、
磁化容易軸が前記データ選択線と平行である第１の磁性体と、磁化容易軸が前記データ選択線と平行であって、第１の磁性体の保持力よりも小さな保持力を有する第２の磁性体と、第１の磁性体と第２の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、
前記メモリセルにデータを書き込む場合、前記２種類の電流の一方が選択されたデータ選択線に供給され、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第１及び第２の磁性体の両方の磁化方向を前記磁化容易軸に平行な第１の方向、或いは第１の方向と逆向きの第２の方向の何れかに向けることによって、２値データを記憶し、前記メモリセルからデータを読み出す場合、前記２種類の電流の他方が選択されたデータ選択線に供給されることを特徴とする磁気記憶装置。
【請求項４】
前記メモリセルは、
前記第１の磁性体からなる第１の膜と、
前記第２の磁性体からなる第２の膜と、
前記非磁性体からなる第３の膜とからなり、
前記第３の膜は第１の膜と第２の膜に挟まれて形成されていることを特徴とする請求項１〜３の何れかに記載の磁気記憶装置。
【請求項５】
第１の磁化状態記憶素子と、この第１の磁化状態記憶素子より保持力の小さい第２の磁化状態記憶素子と、からなる複数のメモリセルを含み、メモリセルに第１の方向の磁界を印加するデータ転送線と、
前記メモリセルのうち選択されたメモリセルに、前記第１の方向と直交する方向から第２の磁界を印加し、前記第１の方向の磁界と前記第２の磁界との相乗作用により、前記選択されたメモリセルの第１及び第２の磁化状態記憶素子の少なくとも一方の磁化方向を変化させるデータ選択線と、
情報書込み時において、書き込まれる２値情報に応じて、前記選択されたメモリセルの第１及び第２の磁化方向を磁化容易化軸に平行な第１の方向に向けるように、前記第１及び第２の磁界の強さを制御し、情報読み出し時において前記選択されたメモリセルの第１及び第２の磁化状態記憶素子の一方の磁化方向を変化させ、前記第１の方向と逆向きの第２の方向にするように前記第１及び第２の磁界の強さを制御する磁界強度制御手段と、
選択されたメモリセルにおいて、前記第１及び第２の磁化状態記憶素子の磁化方向が平行か反平行であるかを電気的に測定し、読み出し信号を出力する判定手段とを具備してなることを特徴とする磁気記憶装置。
【請求項６】
前記データ転送線は、メモリセルに記憶する２値データのそれぞれに対応して、書込み時にそれぞれ異なる極性の磁界の向きの第１の磁界成分を発生させ、
前記データ選択線は、読み出し及び書込み時の何れの場合も、極性の等しい磁界の向きの第２の磁界成分を発生させることを特徴とする請求項５に記載の磁気記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、読み出し時の出力信号が大きく高集積化が容易な磁気記憶装置に関する。
【０００２】
【従来の技術】
磁性薄膜の磁化状態をディジタルビットの情報格納として用い、その抵抗変化を用いた磁気記憶装置が、例えば、特願平８−３０６０１４号及び特願平５−１０１６４１号に提案されている。
【０００３】
先ず、特願平５−１０１６４１号（以下従来技術１）に記載されている磁気記憶装置の問題点を説明する。図２８は、従来技術１に記されているメモリセルの構成を示す図である。図２８（ａ）は平面図、図２８（ｂ）は同図（ａ）のＡ−Ａ’部の断面図を、図２８（ｃ）は同図（ａ）のＢ−Ｂ’部の断面図を示している。図２８において、９２はデータ選択線、８１及び８３は、例えば２０Ｏｅ以上の保磁力を有しほぼ同じ保磁力を有する強磁性体膜である。強磁性体膜８１及び８３は非磁性導電膜８２を挟んで互いに磁気的に結合をしている。そして、強磁性体膜８１／非磁性導電膜８２／強磁性体膜８３は、磁気状態によって抵抗変化を生ずる磁気記憶部１６を形成している。
【０００４】
そして、磁気記憶部１６とデータ選択線９２とが交差する部位で磁気状態を記憶するメモリセルとなっている。すなわち、図２８においては、隣接する２本のデータ選択線９２にそれぞれ、１つのメモリセルが形成されている。さらに、第１の導電層８４，第２導電層８５は、隣接するメモリセルの接続部の抵抗を減少させており、データ選択線９２と直交する方向に延在して、強磁性体薄膜８１／非磁性導電膜８２／強磁性体膜８３／第１導電層８４／第２導電層８５でデータ転送線８０を形成している。
【０００５】
また、層間絶縁膜９１によってデータ選択線９２とデータ転送線８０との電気的分離が行われている。これらデータ転送線８０とデータ選択線９２は直交する方向に形成され、互いに直交する方向に磁場を形成する。
【０００６】
また、強磁性体膜８１，８３の磁化容易方向がデータ選択線９２の長手方向（以下データ選択線の方向）に対して平行に形成されている。そして、強磁性体膜８１，８３の磁化の向きを、それぞれの膜で全体として磁化容易方向に沿って１つの向き又は逆の向きに記憶することによって、２つの状態、つまり１ビットの論理情報を記憶している。
【０００７】
記憶保持状態における強磁性体膜８１の磁化の向きは、強磁性体膜８３の磁化の向きとほぼ反平行となるように形成されている。そこで、強磁性体膜８１，８３において、その縁部から遠い場合には、異方性磁化の影響により強磁性体膜８１，８３の磁化の方向は反平行の場合に最も安定である。
【０００８】
さらに、データ転送線８０の電流の方向と強磁性体膜８１，８３の磁化の方向が垂直である時、データ転送線の抵抗が低く、電流の方向と磁化の方向が平行の場合にはデータ転送線の抵抗が高くなる。
【０００９】
従来技術１の構成において、データ転送線８０に一定の直流電流ＩBLをＡからＡ’方向へ流した場合の、データ転送線８０の抵抗ＲBLのデータ選択線９２の電流ＩWL依存性を図２９に示す。また、図３０に、図２８（ａ）の平面図に配置状態に対応する強磁性体膜８１の磁化状態を矢印で示す。なお、強磁性体膜８３の磁化状態は、強磁性体膜８１の磁化状態を上下に反転したものとなる。ここで、図３０（ａ）は、図２９の状態Ｄ、図３０（ｂ）は図２９の状態Ｃを示している。
【００１０】
強磁性体薄膜の縁部では自由磁極による減磁磁場による異方性が大きく、データ転送線８０の縁部の近くに、縁部に沿うような磁化が形成される。データ転送線８０の縁部から遠い中心部では、強磁性体膜８１，８３の磁化容易方向がデータ選択線９２の方向に平行に形成されているため、磁化もデータ選択線９２に平行な方向に変化する。
【００１１】
ここで、データ転送線８０にＡからＡ’方向への電流を流すことによって、強磁性体膜８１にはデータ選択線８０に平行且つ上向きの磁場が、また強磁性体膜８３には下向きの磁場が形成される。状態Ｃ（図３０（ｂ））にこのような磁場を印加すると、状態Ｄ（図３０（ａ））の場合よりも状態Ｃ（図３０（ｂ））の場合の方が、より強磁性体膜８１と強磁性体膜８３との磁化ベクトルと電流方向とのなす角度が小さくなり、より電流方向と平行状態に近く配向するため、より抵抗が高くなる。
【００１２】
Ａ→Ａ’方向（下向き）に流れるデータ選択線９２の電流によってデータ転送線８０に平行且つ右向きの磁場が形成され、データ転送線に流れる電流によって形成される磁場との合成磁場は強磁性体膜８１に対しては右上向きの磁場となる。よって、データ選択線電流がさらに正に増大すると、強磁性体膜１１の磁化ベクトルが下向きから上向きに変化し、状態Ｃ（図３０（ｂ））のデータ状態から状態Ｄ（図３０（ａ））のデータ状態に転移する。
【００１３】
この時に必要なデータ選択線の電流は、データ転送線に電流を流していない場合に磁化ベクトルをデータ転送線と平行にするのに必要なデータ選択線の電流よりも小さくなる。
【００１４】
次に、従来技術１に記載されている非破壊読み出し方法について説明する。従来技術１の非破壊読み出し法は、データ選択線９２に負の電流ＩWLを流すことによって行われる。
【００１５】
負の電流ＩWLによってデータ転送線８０に平行且つ左向きの磁場が形成され、データ転送線８０に流れる電流ＩBLによって形成される磁場ＨBLとの合成磁場は、強磁性体膜８１に対して左上向きの磁場となる。そこで、データ選択線９２に負の電流ＩWLを流すことによって、右上向きの磁化状態（図３０（ａ））から左上向きの磁化状態（図３０（ｃ））に転移させる場合、データ転送線８０端部の磁化ベクトルと１８０度反転するベクトルを有する磁化を強磁性体膜８１内部に形成することなく転移することができる。
【００１６】
一方、データ選択線９２に負の電流ＩWLを流すことによって、右下向きベクトルの磁化状態（図３０（ｂ））から左上向きの磁化状態（図３０（ｃ））へ転移させる場合、データ転送線９２の端部の磁化ベクトルと１８０度反転する磁化を強磁性体膜８１の内部に形成する必要がある。
【００１７】
このため、データ選択線９２に供給する電流を十分負にすることによって、データ転送線８０に沿って、データ転送線８０端部の磁化ベクトルと１８０度方向の異なる磁壁（Ｎｅｅｌ  Ｗａｌｌ）が形成され（図３０（ｄ））る。そして、磁壁の形成に伴いデータ転送線８０の抵抗ＲBLが急上昇する（図２９：状態Ａ）。この抵抗上昇は、正の電流をデータ選択線９２に加えた場合と異なり、データ選択線９２の電流を上昇させてもデータの破壊を伴わないので、非破壊読み出しが可能となる。
【００１８】
ところが、この非破壊読み出し法では、データ転送線８０の端部の磁化ベクトルと１８０度方向の異なる磁壁を強磁性体膜８１中に形成する必要がある。磁壁の形成のために必要な磁場の大きさは、データ転送線８０の端部の磁化ベクトルの方向に強磁性体膜８１の磁化を向けるのに必要な磁場の大きさより必ず大きい。
【００１９】
なぜなら、強磁性体膜８１の縁部分の磁化の方向と逆方向に強磁性体膜８１の中心部の磁化を向ける必要があるため、縁部分の磁化と中心部の磁化との交換相互作用のため、より大きな磁場が必要となるためである。
【００２０】
従って、オフセット磁場の影響が小さい条件では、非破壊読み出しに必要なデータ選択線の電流は、書き込みに必要なデータ選択線の電流の下限以上となり、読み出し時にデータ選択線に大きな電流を流す必要がある。
【００２１】
大電流の供給により、データ選択線の電流上昇によるエレクトロ・マイグレーションが起こりやすくなり信頼性の低下が生じやすい。また、データ選択線から発生する熱によって、抵抗変化率が減少、又は局所的変化が生じる。また、読み出し回数によって、温度上昇の程度が異なるため、読み出しの履歴に依存した抵抗変化が生じてしまう。
【００２２】
つまり、読み出しデータの信号出力が変化したり、近隣のメモリセルの抵抗値が変化する。そのため、高集積化を図ると、アレイノイズが上昇して読み出しが困難になるという問題があった。
【００２３】
次に、特願平８−３０６０１４（以下従来技術２）の問題点について説明する。図３１は、従来技術２の磁気記憶装置の構成を示す図である。図３１（ａ）は平面図、図３１（ｂ）は同図（ａ）のＡ−Ａ’部の断面図、図３１（ｃ）は同図（ａ）のＢ−Ｂ’部の断面図を示している。なお、図３１において、図２８と同一なものには、同一符号をつけて詳しい説明は省略する。
【００２４】
従来技術２では、強磁性体膜８３の代わりに、強磁性体膜８１よりも保磁力の小さい、例えば２０Ｏｅ以下の保磁力を有する軟磁性体膜１０１が形成されている。強磁性体膜８１と軟磁性体膜１０１は、非磁性導電膜８２を挟んで互いに磁気的に結合されており、強磁性体膜８１／非磁性導電膜８２／軟磁性体膜１０１は、積層構造で磁気状態によって抵抗変化を生ずる磁気記憶部１６を形成している。これらは、データ選択線９２と積層して形成された場所で磁気状態を記憶するメモリセルとなっており、図３１では１つのメモリセルが形成されている。
【００２５】
従来技術２では、強磁性体膜８１及び軟磁性体膜１０１の磁化容易方向がデータ転送線８０と平行に形成されており、強磁性体膜８１の磁化の向きを磁化容易方向に沿って１つの向き及び逆の向きに記憶することによって、１ビット（二つ）の論理情報を記憶している。
【００２６】
さらに、非磁性導電膜８２の厚さが、その中の伝導キャリアの自由行程よりも小さい場合には、強磁性体膜８１及び軟磁性体膜１０１の磁化が平行の場合にデータ転送線の抵抗が低く、二つの膜８１，１０１の磁化が反平行な場合にはデータ転送線の抵抗が最も高くなる。
【００２７】
従来技術２では、データ転送線８０とデータ選択線９２とがメモリセル上で平行となる。図３２は、従来技術２のメモリセルでマトリクスを形成した例である。図３２では、データ選択線１０１を点線で示している。
【００２８】
高密度メモリセルマトリクスを実現するために、データ転送線８０とデータ選択線９２との各交点にメモリセルを配置しようとすると、従来技術２では、データ選択線９２を折り曲げて、データ転送線８０とデータ選択線９２とが直交する方向に変化させるか、逆にデータ転送線８０を折り曲げる必要がある。
【００２９】
さらに、例えば、データ選択線９２に折り曲がり部を形成すると、折り曲がり部では電流がデータ転送線に対して平行に流れないため、情報を記憶する部分としては有効に機能しない。そこで、メモリセルのデータ転送線８０の長手方向の長さとしては、情報を記憶する部分の長さｘに加え、データ選択線９２の折り曲がり部の長さｙの二倍が必要となり、高集積化の妨げとなる。
【００３０】
もちろん、折り曲がりパターンを有するデータ選択線９２は、直線形状のデータ選択線のパターンに比較して、パターンの間隔が一定でなくリソグラフィやエッチング余裕を必要とするため、高集積化は困難となる。また、データ選択線９２とデータ転送線８０を平行に積層して形成する必要があり、データ選択線９２とデータ転送線８０を直交して形成する場合に比べて、そのデータ転送線に垂直方向の合わせずれに対する余裕は小さくなる。
【００３１】
ところで、従来技術２（特願平８−３０６０１４号）には、データ選択線９２とデータ転送線８０とで形成される合成磁場の方向に、強磁性体膜１１の磁化容易方向を一致させたメモリセルも開示されている。
【００３２】
このようなメモリセル構成では、データ転送線８０に複数個のメモリセルが接続され、且つデータ選択線９２に対して複数個のデータ転送線が形成されている場合、強磁性体膜１１の磁化容易方向に沿った２つの方向の磁化を情報記憶として用い、任意の情報を書き込む場合には、データ転送線８０だけでなく、データ選択線９２の電流を書き込み情報に合わせて少なくとも２値に変化させる必要がある。
【００３３】
以下にこの理由を説明する。先ず、データ選択線９２で選択した特定のメモリセルに、データ転送線９２の作る磁場によって与えられた２値の情報“０”、“１”を書き込むことを考える。
【００３４】
２値の情報を書き込む際、２つの磁化情報に対応してデータ転送線が作る磁化容易方向の磁場をそれぞれビット情報“０”及び“１”に対応させてＨBL0 及びＨBL1 とする。さらに、選択されたデータ選択線に接続された選択メモリセルに対して、選択したデータ選択線が形成する磁化容易方向の磁場をＨWLSEL とする。また、選択されていないデータ選択線に接続された非選択メモリセルに対して、前記選択されていないデータ選択線が形成する磁場をＨWLUNSEL とする。
【００３５】
ここで、磁化容易方向に沿った強磁性体膜８１の保磁力の大きさをＨK 、バイアス磁場をＨ0 とし、磁化容易方向に沿った磁化の正負の向きを情報“０”及び“１”に対応させるとする。ここで、選択したメモリセルに“０”の情報を書き込む条件は、次にようになる。
【００３６】
ＨBL0 ＋ＨWLSEL ＞ＨK ＋Ｈ0     （１）
さらに、この時、“０”の情報を書き込むメモリセルと同一のデータ転送線に接続され、選択されていないデータ選択線が接続されたメモリセルで、誤って“０”が書き込まれないための条件は、次のようになる。
【００３７】
ＨBL0 ＋ＨWLUNSEL ＜ＨK ＋Ｈ0     （２）
式（１）及び式（２）を連立させて解くことにより次式が得られる。
【００３８】
ＨWLUNSEL ＜ＨWLSEL     （３）
次に、選択したメモリセルに“１”の情報を書き込む条件は、“０”と反対向きの磁化を与える必要から次のようになる。
【００３９】
ＨBL1 ＋ＨWLUNSEL ＜−ＨK ＋Ｈ0     （４）
さらに、この時、“１”の情報を書き込むメモリセルと同一のデータ転送線に接続され、選択されていないデータ選択線に接続されたメモリセルで、誤って“１”が書き込まれないための条件は、次のようになる。
【００４０】
ＨBL1 ＋ＨWLUNSEL ＞−ＨK ＋Ｈ0     （５）
そして、式（４）及び式（５）を連立させて解くことにより次式が得られる。
【００４１】
ＨWLSEL ＜ＨWLUNSEL     （６）
式（３），（６）の両方は、一定のＨWLSEL 及びＨWLUNSEL では満足することができない。つまり、従来技術２のメモリセル構成法では、“０”及び“１”を書き込む条件によって、それぞれデータ選択線に流す電流を変化させる必要があることがわかる。
【００４２】
つまり、１つのデータ選択線に複数のメモリセルが接続され、それらにランダムデータを書き込む場合には、前記データ選択線の電流の大きさを、“０”及び“１”書き込みに対応して少なくとも２値の値を時間をずらして与え、相対する磁化それぞれに書き込みを行う必要がある。
【００４３】
従って、“０”を書き込む場合と“１”を書き込む場合に、データ選択線の電流方向を反転させて“１”，“０”を書き込んでおり、データ選択線の駆動として３値制御が必要となり複雑となる。
【００４４】
また、書き込み時に２値に変化する電流値を充分確保し、電流値の安定を図るために高速動作が難しいという問題があった。
【００４５】
【発明が解決しようとする課題】
上述したように、従来の磁気抵抗素子を用いたメモリセルの構成では、大きな読み出し信号を得つつ高集積化を図るのが困難となる欠点があった。さらに、読み出し及び書き込み動作でデータ選択線の電流方向を変化させたり、記憶するビットの状態に合わせて書き込み時にデータ選択線の電流方向を変化させる必要があり、データ選択線の回路が複雑となる欠点があった。
【００４６】
本発明の目的は、データの書き込み動作時及び読み込み動作時におけるデータ選択線に流れる電流の方向を一定にしてデータ選択線の回路を簡易化する共に、高密度メモリセルを高集積化を図り得る磁気記憶装置を提供することにある。
【００４７】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００４８】
（１）本発明の一例に係わる磁気記憶装置は、第１の磁性体と、第１の磁性体より保磁力が小さい第２の磁性体と、第１の磁性体と第２の磁性体との間に介在して形成された非磁性体とを含むデータ転送線と、前記データ転送線に対して交差配置されたデータ選択線とを具備し、第１の磁性体の磁化容易方向及び第２の磁性体の磁化容易方向は、それぞれ前記データ選択線の長手方向に本質的に平行又であり、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第１及び第２の磁性体の両方の磁化方向を前記磁化容易軸に平行な第１の方向、或いは第１の方向と逆向きの第２の方向の何れかに向けることによって、２値データを記憶することを特徴とする。
【００４９】
（２）本発明の一例に係わる磁気記憶装置は、複数のデータ選択線と、これらのデータ選択線に同一極性且つ大きさの異なる２種類の電圧を供給するための電源ノードと、磁気容易軸が前記データ選択線と平行である第１の磁性体と、磁気容易軸が前記データ選択線と平行であって、第１の磁性体の保持力よりも小さな保持力を有する第２の磁性体と、第１の磁性体と第２の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、前記メモリセルにデータを書き込む場合、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第１及び第２の磁性体の両方の磁化方向を前記磁化容易軸に平行な第１の方向、或いは第１の方向と逆向きの第２の方向の何れかに向けることによって、２値データを記憶し、前記２種類の電圧の一方が選択されたデータ選択線に供給され、前記メモリセルからデータを読み出す場合、前記２種類の電圧の他方が選択されたデータ選択線に供給されることを特徴とする。
【００５０】
好ましい実施態様は、前記データ転送線の一端が、一定の電圧を供給する電圧源に接続されていることである。
【００５１】
（３）  本発明の一例に係わる磁気記憶装置は、複数のデータ選択線と、前記データ選択線に同一極性且つ大きさの異なる２種類の電流を供給するための電源ノードと、磁気容易軸が前記データ選択線と平行である第１の磁性体と、磁気容易軸が前記データ選択線と平行であって、第１の磁性体の保持力よりも小さな保持力を有する第２の磁性体と、第１の磁性体と第２の磁性体との間に形成された非磁性体と、からなる複数のメモリセルを含み、前記複数のデータ選択線と交差するように配置されたデータ転送線とを具備してなり、前記メモリセルにデータを書き込む場合、前記２種類の電流の一方が選択されたデータ選択線に供給され、前記データ選択線及びデータ転送線に流れる電流より生成された磁界によって、前記第１及び第２の磁性体の両方の磁化方向を前記磁化容易軸に平行な第１の方向、或いは第１の方向と逆向きの第２の方向の何れかに向けることによって、２値データを記憶し、前記メモリセルからデータを読み出す場合、前記２種類の電流の他方が選択されたデータ選択線に供給されることを特徴とする。
【００５５】
さらに、本願発明に好ましい実施態様を以下に示す。
【００５６】
前記読み出し動作時及び書き込み動作時において、前記データ転送線の電流が共通の２値を用いる。
【００５７】
前記データ選択線の一端が一定の電圧を有する。
【００５８】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００５９】
本発明の構造を用いれば、データ選択線の電流方向を一定として回路を構成することができ、加えて、読み出し信号量も大きく確保できる。ここで、読み出し及び書き込み時に必要となるデータ選択線の電流の駆動回路に電流を一方向に流す回路だけで良い。そこで、データ選択線と電流源との間のスイッチ素子の面積を、双方向に電流を流す場合に比較して小さく、及び素子数を減らすことができる。また、データ選択線の一端の電位を固定しても、逆端の電位を前記一端の電位よりも一方向、例えば、正に振るだけでよく、正負の電圧を発生させる回路よりも簡単な回路で電圧振幅を大きく確保することができ、前記一端の電位よりも負の電圧を発生する電流源も必要なく、回路面積及び消費電力を小さくできる。
【００６０】
また、データ転送線の一端を一定電圧に固定することができ、変化させる必要がない。そこで、データ転送線を電源に対して低インピーダンスに保つことでき、例えば、データ選択線の電位を変えた時に生ずる、データ転送線上の容量結合ノイズを小さくすることができ、より安定なデータ読み出しが実現できる。
【００６１】
さらに、書き込み時に、データ選択線に２つの異なる電流値を時系列で与える必要がなく、電流切り替え回路を簡略化することができる。また、２つの異なる電流に切り替えるのに必要な、データ選択線を充電し、電流を安定させる時間を削減でき、より高速動作を行うことができる。さらに、電流切り替えに必要なデータ選択線の充電電荷を削減でき、より消費電力を削減することができる。さらに、電流源からスイッチ素子までの配線面積も小さくすることができ、より高密度なメモリセルアレイを形成できる。
【００６２】
さらに、本発明の構造ではデータ転送線とデータ選択線を直交させた構成を用いることができる。よって、データ転送線及びデータ選択線を平行に配置した構造よりも、データ転送線またはデータ選択線の両方を直線状に配置することができ、より高密度メモリセルを形成できる。さらに、データ転送線またはデータ選択線が折れ曲がったレイアウトから直線状のレイアウトにすることができ、より配線が形成する磁場を均一にすることができメモリセル間のばらつきを小さくし、動作を安定にできる。また、配線レイアウトが直線状であるから、より配線のリソグラフィやエッチングに対して、配線の幅の変動を小さく抑えることができる。また、データ選択線とデータ転送線を直交して形成することができ、データ選択線とデータ転送線を平行して形成する場合に比較して、その平面内での合わせずれに対する余裕が大きくなる。
【００６３】
本発明のメモリセルの構造を用いれば、データ読み出し時のデータ転送線の電流が小さくても、データ“１”と“０”とで十分な抵抗差を得ることができる。そこで、読み出し時に、データ選択線の電流上昇によるエレクトロ・マイグレーションが起こりやすくなり信頼性が低下する問題や、データ選択線の発生する熱によって、抵抗変化率が減少または、局所的に変化したり、読み出し回数によって、温度上昇の程度が異なるため、読み出しの履歴に依存した抵抗変化が生ずる問題を減少できる。また、データ選択線の発生する熱によって、読み出しデータの信号出力が変化したり、近隣のメモリセルの抵抗値が変化する問題を減少できる。そこで、高集積化しても、アレイノイズが上昇して読み出しが困難になりにくくなる。
【００６４】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００６５】
［第１実施形態］
図１は、本願発明の第１実施形態に係わる磁気記憶装置のメモリセルの構成を示す図である。図１（ａ）は平面図、図１（ｂ）はＡ−Ａ’部の断面図、図１（ｃ）はＢ−Ｂ’部の断面図である。
【００６６】
例えば２０Ｏｅ以上の保磁力を有する強磁性体膜１１上に、導電性の非磁性体膜１２を介して、強磁性体膜１１より保磁力が小さい軟磁性体膜１３が形成されている。軟磁性体膜１３上に凸部を有するバリアメタル層１４が形成されている。バリアメタル層１４の凸部の天頂上に金属導電層１５が形成されている。
【００６７】
そして、全面に層間絶縁膜２１が形成されている。金属導電層１５が形成されていない領域を中心としてデータ選択線２２が形成されている。
【００６８】
なお、軟磁性体膜１３の保磁力が強磁性体膜１１の保磁力よりも小さいことが必要条件であり、必ずしも強磁性体膜１１が強磁性体で軟磁性体膜１３が軟磁性体でなくても良い。例えば、強磁性体膜１１及び軟磁性体膜１３がともに強磁性体であっても良いし、強磁性体膜１１及び軟磁性体膜１３が共に軟磁性体膜であっても良い。
【００６９】
ここで、強磁性体膜１１としては、例えば、厚さ０．５〜５００ｎｍのＦｅ，Ｎｉ，Ｃｏ，Ｃｒ又はＭｎや、それらの合金であるＮｉＦｅやＣｏＦｅ，ＮｉＦｅＣｏ，ＣｏＰｔ並びにこれらの積層膜が用いることができる。
【００７０】
また、軟磁性体膜１３としては、保磁力が強磁性体膜１１より小さく、且つ磁化は強磁性体膜１１と同程度であることが望ましく、厚さ０．５〜５００ｎｍのＮｉＦｅ，ＣｏＦｅ，ＮｉＦｅＣｏ，ＣｏＴａＺｒ，ＣｏＮｂＺｒ，ＦｅＴａＮ又はＣｏＺｒＮｂ／ＮｉＦｅ／ＣｏＦｅ等の積層膜が用いることができる。
【００７１】
軟磁性体膜１３の保磁力を強磁性体膜１１の保磁力よりも小さくするには、例えば、軟磁性体膜１３の材質を変えるだけでなく、強磁性体膜１１と同じ材料を用いて軟磁性体膜１３の厚さを強磁性体膜１１より薄くすることによっても実現することができる。
【００７２】
また、非磁性体膜１２は、例えば厚さ０．５〜１０ｎｍのＣｕ，ＡｇＣｕやＴａＮ等の非磁性体から構成されている。さらに、非磁性体膜１２の厚さは、その中の伝導キャリアの自由行程よりも薄くなるよう形成され、強磁性体膜１１及び軟磁性体膜１３の磁化ベクトルが平行の場合に、データ転送線の抵抗が低く、それぞれの膜の磁化ベクトルが反平行な場合にはデータ転送線の抵抗が最も高くなるように選択される。また、強磁性体膜１１と軟磁性体膜１３との交換磁場は、軟磁性体膜１３の保磁力よりも弱いことが、それぞれの膜の磁化ベクトルを独立に制御するために望ましい。
【００７３】
また、データ転送線２２の中心部分の磁化を、データ転送線２２縁部分の磁化と独立に、データ選択線方向に沿った方向にするために、強磁性体膜１１及び軟磁性体膜１３の膜厚を厚くして磁壁の厚さよりもデータ転送線１０の幅を厚くすることが望ましい。
【００７４】
ここで、強磁性体膜１１，非磁性体膜１２及び軟磁性体膜１３は積層構造で磁気状態に応じて抵抗が変化する磁気記憶部１６を形成している。そして磁気記憶部１６は、データ選択線２２と交差する部位で磁気状態を記憶するメモリセル２３となっている。すなわち、図１においては、隣接する２本のデータ選択線２２にそれぞれ、１つのメモリセルが形成されている。
【００７５】
また、バリアメタル層１４は、例えば厚さ１〜１００ｎｍのＴａＮやＴｉＮ，ＷＮ，ＴａＷからなり、上部構造物からの不純物汚染を防ぐ役割がある。また、金属導電層１５は、例えば厚さ５０〜１０００ｎｍのＷ，Ａｌ，ＡｌＣｕ又はＣｕから形成され、データ転送線１０の隣接するメモリセル同士の接続領域の寄生抵抗を低減する役割がある。
【００７６】
また、層間絶縁膜２１は、例えば、５〜１００ｎｍの厚さからなるシリコン酸化膜またはシリコン窒化膜からなり、データ選択線２２とデータ転送線１０との電気的分離を行っている。データ転送線１０とデータ選択線２２とは直交するように交差配置され、互いに直交する方向に磁場を形成する。
【００７７】
また、強磁性体膜１１の磁化容易方向及び軟磁性体膜１３の磁化容易方向がそれぞれデータ選択線２２の長手方向に対して平行に形成されている。磁化容易方向を形成する方法としては、例えばＮｉＦｅを磁性体膜１１，１３として用いた場合、データ選択線２２に沿った方向の磁場を印加しながら膜の堆積を行うことによって、５〜１５Ｏｅ程度の磁気異方性を作りつけることができる。
【００７８】
そして、強磁性体膜１１及び軟磁性体膜１３の磁化の向きを全体として磁化容易方向に沿って１つの向き及び逆の向きに記憶することによって、例えば、２つの状態、すなわち、１ビットの論理情報の記憶を行う。
【００７９】
ここで、データ選択線２２に電流を流すことで発生するＡ−Ａ’方向の磁場をＨWL、データ転送線１０に電流を流すことで発生するＢ−Ｂ’方向の磁場をＨBLとし、それぞれ、Ａ→Ａ’方向及びＢ→Ｂ’方向を正とする。これら磁場の方向は、ＨBLが磁化容易方向と一致し、ＨWLが磁化容易方向と直交し磁化困難方向と一致する。
【００８０】
ここで、強磁性体膜１１と軟磁性体膜１３との保磁力が異なり、記憶保持状態における強磁性体膜１１の磁化の向きは、軟磁性体膜１３の磁化の向きとほぼ平行となるように形成される。このことは、記憶保持状態において、強磁性体膜１１と軟磁性体膜１３との磁化の向きは反平行状態となっている。
【００８１】
また、強磁性体膜１１の磁化容易方向は、データ選択線２２に平行して形成されているので、データ選択線２２とデータ転送線１０とに流れる電流から生じる合成磁場の方向は一般に磁化容易方向とは異なる。
【００８２】
次に、磁場ＨWLを印加しない状態での、データ転送線１０の抵抗ＲBLの磁場ＨBLに対する依存性を図２に示す。図２において、矢印は磁場履歴の方向を示している。さらに、図３，４に、図２の状態Ａ〜Ｄに対応した強磁性体膜１１及び軟磁性体膜１３の磁化状態を矢印で示す。
【００８３】
なお、図３（ａ）は状態Ａにおける軟磁性体膜１３の磁化状態、図３（ｂ）は状態Ａにおける強磁性体膜１１の磁化状態を示している。また、図３（ｃ）は状態Ｂにおける軟磁性体膜１３の磁化状態、図３（ｄ）は状態Ｂにおける強磁性体膜１１の磁化状態を示している。
【００８４】
また、図４（ａ）は状態Ｃにおける軟磁性体膜１３の磁化状態、図４（ｂ）は状態ｃにおける強磁性体膜１１の磁化状態を示している。また、図４（ｃ）は状態Ｄにおける軟磁性体膜１３の磁化状態、図４（ｄ）は状態Ｄにおける強磁性体膜１１の磁化状態を示している。
【００８５】
図３，４を用いて図２の抵抗ＲBLについて説明する。状態Ａでは、軟磁性体膜１３及び強磁性体膜１１の縁部から離れた中央部分の磁化が、ほぼ反平行状態になるため、データ転送線１０の抵抗ＲBLが大きくなる。
【００８６】
状態Ａから、さらに、正方向の磁場ＨBLを印加していくと、磁場ＨK1で強磁性体膜１１の磁化が下向きから上向きに変化し状態Ｂに遷移する。状態Ｂでは、縁部から離れた軟磁性体膜１３及び強磁性体膜１１の中央部分の磁化が平行状態になるため、データ転送線１０の抵抗ＲBLは小さくなる。
【００８７】
状態Ｂから、磁場ＨBLの向きを負の方向に変化させていき、磁場ＨBLが−ＨK2になると、軟磁性体膜１３の磁化が上向きから下向きに変化し状態Ｃに遷移する。状態Ｃでは、縁部から離れた軟磁性体膜１３及び強磁性体膜１１の中央部分の磁化がほぼ反平行状態になるため、データ転送線１０の抵抗ＲBLは上昇する。
【００８８】
さらに、状態Ｃから、磁場ＨBLの向きを更に負の方向に変化させると、磁場が−ＨK1で強磁性体膜１１の磁化が上向きから下向きに変化し状態Ｄに遷移する。状態Ｄでは、縁部から離れた軟磁性体膜１３及び強磁性体膜１１の中央部分の磁化が平行状態になるため、データ転送線１０の抵抗ＲBLは減少する。
【００８９】
状態Ｄから、磁場ＨBLを正の方向に変化させていき、磁場ＨBLがＨK2になると、軟磁性体膜１３の磁化が下向きから上向きに変化し状態Ａに遷移する。
【００９０】
ここで、膜内に磁化容易方向を有する強磁性体薄膜では、磁化困難方向の磁場が印加されると、磁化容易方向の磁化反転が生じる臨界磁場の大きさが小さくなることが知られている（金原、藤原著、“薄膜”裳華房  応用物理学選書３  ｐ．３００）。
【００９１】
このことは、単一磁区の理想的な磁性薄膜では、強磁性体膜の磁化ベクトルＭと磁化容易軸がなす角をθとし、異方性磁場をＨK として、磁化困難方向に磁場ＨWLを印加し、磁場容易方向に磁場ＨBLを印加することを考えると、磁性体膜のエネルギーＥが次のようになることから説明できる。
【００９２】
Ｅ＝（ＨK ／２）× sin2 θ−ＨBL× cosθ−ＨWL× sinθ  （７）
ここで、ｄＥ／ｄθ＝０かつ、ｄ2 Ｅ／ｄθ2 ＝０となる点で、磁場容易軸方向で磁化が反転する磁場ＨBL0 が与えられる。この場合、式（７）より、以下の関係が成り立つ。
【００９３】
ＨBL0 ＝（ＨK 2/3 −ＨWL2/3 ）3/2     （８）
また、図５に、磁化困難方向に磁場ＨWLを加えた場合の、強磁性体薄膜の磁化と磁場ＨBL依存性を示す。
【００９４】
式（８）より、磁化困難方向に磁場ＨWLを印加すると、図５に示すように、磁化反転が生ずる磁場ＨBL0 を小さくすることができる。なお、一般的には、ＨWLがほぼ０の場合には、磁気容易化方向の保磁力ＨC は、磁壁移動による磁化機構のためにＨC ＜ＨK となるが、磁場ＨWLを大きくすることによってＨBL0 が単調に小さくなる特徴は保たれる。
【００９５】
次に、本実施形態の磁気記憶装置の書き込み動作を簡単に説明する。書き込み時においては、データ選択線２２に、例えば正方向の電流を流し、正方向の磁場ＨWLを形成する。この磁場ＨWLはデータ転送線１０の縁部の磁化の向きに沿っていることが、よりデータ転送線１０の書き込みに必要な電流を小さくするのに望ましい。ここで、磁場ＨWLの方向は、磁化困難方向になっており、磁場ＨBLの方向は磁化容易方向になっている。
【００９６】
磁場ＨWLをパラメータとした、データ転送線１０の抵抗ＲBLの磁場ＨBLに対する依存性を図６に示す。なお、図６における磁場の履歴は、図２に示したものと同じとしている。また、磁場ＨWLが、０，ＨK2＞ＨWL＞０又はＨWL＞ＨK2の３つの場合を示している。
【００９７】
前述したように、磁化困難方向に磁場ＨWLを印加することによって、磁化が反転するのに必要な磁場ＨBL0 が小さくなる。このため、磁場ＨWLを印加することによって、磁場ＨBLが正の場合には、強磁性体膜１１の磁化が反転する磁場はＨK1より小さい磁場Ｈa となる。また、磁場ＨBLが負の場合には、−ＨK1より絶対値が小さい磁場Ｈb となる。
【００９８】
さらに、図７に、図６の状態Ａ’及びＢ’（磁場ＨWLが印加された場合）並びに状態Ａ及びＢ（磁場ＨWLが印加されていない場合）に対応する強磁性体膜１１及び軟磁性体膜１３の磁化状態を示す。
【００９９】
図７（ａ）は、等しいＨBLに対して、状態Ａ’及びＡにおける軟磁性体膜１３の状態をそれぞれ実線及び点線で示している。ここで、データ選択線２２によって形成される磁場の方向をＨWLとして示してある。図７（ｂ）は、等しいＨBLに対して、状態Ａ’及びＡにおける強磁性体膜１１の磁化の状態をそれぞれ実線及び点線で示している。また、図７（ｃ）は、等しいＨBLに対して、状態Ｂ’及びＢにおける軟磁性体膜１３の磁化状態をそれぞれ実線及び点線で示している。さらに、図７（ｄ）は、等しいＨBLに対して、状態Ｂ’およびＢにおける強磁性体膜１１の磁化の状態をそれぞれ実線及び点線で示している。
【０１００】
状態Ａ’では、縁部から離れた軟磁性体膜１３及び強磁性体膜１１の中央部分の磁化は、状態Ａよりもよりデータ転送線の縁に沿って平行状態になっているため、より小さなＨBLで磁化の向きを負方向から正方向へと変えることができる。さらに、正方向の磁場ＨBLを印加すると、磁場Ｈa で強磁性体膜１１の磁化が下向きから上向きに変化し、状態Ａ’から状態Ｂ’に遷移する。状態Ｂ’では、縁部から離れた軟磁性体膜１３及び強磁性体膜１１の中央部分の膜の磁化は平行状態になるため、データ転送線の抵抗ＲBLは小さくなる。
【０１０１】
以上から、データ“０”を書き込む場合には、例えば、データ選択線２２への電流の供給によって、正方向の磁場ＨWLを印加すると共に、データ転送線１０に電流を流して磁場ＨK1と磁場Ｈa との範囲の磁場ＨBLを印加する。
【０１０２】
また、データ“１”を書き込む場合には、データ選択線２２への電流の供給によって正方向の磁場ＨWLを印加して、データ転送線１０への電流の供給によって、−ＨK1とＨb との間の磁場ＨBLを印加する。さらに、例えば選択していないデータ選択線による磁場ＨWLがほぼ０となるように電流を調整する。
【０１０３】
このようにすることにより、選択したデータ選択線のメモリセルでは、強磁性体膜１１の磁化は変化する一方、選択していないデータ選択線のメモリセルでは、データ転送線の形成する磁場の絶対値がＨK1以下なので、強磁性体膜１１の磁化変化が生じない。
【０１０４】
よって、データ転送線に複数のメモリセルを接続していても、特定のメモリセルに選択的にデータ転送線で与えたデータに対応するデータの書き込みが行われる。この書き込み動作では、データ選択線の電流は一方向に流すだけで良い。
【０１０５】
次に、本実施形態の読み出し動作を簡単に説明する。読み出し時においては、選択したメモリセルの接続されたデータ選択線２２に正方向に電流を流して正向の磁場ＨWLを形成し、選択されていないデータ選択線２２では印加される磁場ＨWLがほぼ０となるように電流を調整する。
【０１０６】
磁場ＨWLが０又は正の磁場（ＨK2＞ＨWL＞０）である場合の、データ転送線１０の抵抗ＲBLの磁場ＨBLに対する依存性を図８に示す。図８において、矢印は、読み出し操作における磁場の履歴の方向を示している。書き込み動作で説明したように、磁場ＨWLを印加することによって、磁化を反転させるのに必要な磁場ＨBL0 が小さくなる。このため、軟磁性体膜１３の磁化が反転する磁場も、磁場ＨBLが正の場合には、ＨK2より小さい磁場ＨC となる。また、磁場ＨBLが負の場合には、−ＨK2より絶対値が小さい磁場ＨD となる。
【０１０７】
データを読み出す場合には、データ選択線への電流の供給によって正方向の磁場ＨWLを形成し、データ転送線に電流を流してＨC とＨK2との範囲の磁場ＨBLを形成する。
【０１０８】
このようにすることにより、データ“０”が書き込まれた状態では、図８の点Ａから点“０”へ磁化状態が変化する。点“０”においては、図７（ｃ），（ｄ）に示した磁化状態となり、軟磁性体膜１３の磁化が右上向きに保たれる。そこで、軟磁性体膜１３と強磁性体膜１１の中心部分の磁化が右上向きに揃うため、データ転送線の抵抗は小さくなる。
【０１０９】
一方、データ“１”が書き込まれた状態では、点Ａから点“１”へ磁化状態が変化する。点“１”においては、ＨC より大きいＨBLが印加されているため、軟磁性体膜１３の磁化が右下向きから右上向きに変化し、図７（ａ），（ｂ）に示した磁化状態となる。よって、軟磁性体膜１３と強磁性体膜１１の中心部分の磁化がそれぞれ右上向き及び右下向きとなり、状態Ｂ’よりも軟磁性体膜１３と強磁性体膜１１との磁化のなす角度が大きくなるため、データ転送線１０の抵抗は“０”状態よりも大きくなる。
【０１１０】
一方、選択されていないデータ選択線２２では、磁場ＨWLがほぼ０となるように電流を調整し、例えばデータ転送線１０に電流を流してＨK2とＨC との範囲のセンス用の磁場ＨBLを印加する。このようにすることにより、選択していないデータ選択線に接続されデータが“１”状態のメモリセルでは、ＨK2より小さいＨBLが印加されているため磁化の反転は生じず、軟磁性体膜１３の磁化は右下向きのままに保たれる。よって、軟磁性体膜１３と強磁性体膜１１の中心部分の磁化が右下向きで揃うため、データ転送線の抵抗は小さい。選択していないデータ選択線に接続されデータが“０”状態のメモリセルでは、やはり、軟磁性体膜１３と強磁性体膜１１の中心部分の磁化が右上向きで揃うため、データ転送線の抵抗は小さい。
【０１１１】
そこで、選択されていないデータ選択線に接続されているメモリセルでは、選択されたデータ選択線に接続されているメモリセルと比較して、データ“０”とデータ“１”での出力の差が小さい。よって、データ転送線１０に複数のメモリセルを縦列接続しても、データ選択線を用いて選択されたメモリセルのデータの読み出しを選択的に行うことができる。この読み出し動作では、データ選択線の電流は一方向に流すだけで良く、データ選択線の向きも書き込み動作と同じ向きでよい。
【０１１２】
ちなみに、軟磁性体膜１３と強磁性体膜１１との磁気的結合が弱い場合には、データ“１”の読み出し動作において、軟磁性体膜１３の磁化が、右下向きから右上向きに変化し、磁場ＨBLをデータ“０”にしても図８の状態Ｂに戻り、高抵抗状態が保持され、データ“０”とデータ“１”とで抵抗が大きく異なってしまう。
【０１１３】
このデータ“１”を読み出した状態の後に、共通のデータ転送線に接続された他のメモリセルを読み出す場合を考える。すると、データ転送線に複数のメモリセルが縦列接続されている場合には、先に読み出しを行ったメモリセルにおける直列抵抗値が異なり、読み出しマージンを大きく低下させる。
【０１１４】
そこで、データ“１”の読み出し動作においては、読み出し後に軟磁性体膜１３の磁化を右上向きから右下向きに変化させ読み出し開始状態に戻すため、例えば、データ転送線に電流を流して−ＨK2とＨD との範囲のＨBLを印加することが望ましい。
【０１１５】
以上から、本実施形態では、データ選択線に一方向の電流を流すことで、前記データ線に接続されたメモリセルを選択し、データ転送線の電流方向を制御することで読み出し、書き込みが行える。
【０１１６】
次に、データ転送線に複数のメモリセルを直列接続し、データ選択線に複数のメモリセル接続し、メモリセルマトリックスとして読み出し及び書き込み操作が行えること、及び、従来構成よりも大きな抵抗出力が得られることを示す。
【０１１７】
図９は、本実施形態のメモリセルでメモリセルマトリックスを形成した例を示す図である。図９（ａ）はメモリセルマトリクスの配置を示す平面図、図９（ｂ）は、図９（ａ）のＡ−Ａ’部の断面図、図９（ｃ）は図９（ａ）を回路的に表現した図である。
【０１１８】
この例では、２つのデータ転送線１０1 ，１０2 と２つのデータ選択線２２1 ，２２2 の交点にそれぞれメモリセル２３11，２３12，２３21，２３22が形成されている。ここで、データ選択線２２1 は、電流源ＩWLが接続された選択されたデータ選択線であり、メモリセル２３11，２３21に対して正方向の磁場ＨWLを与える。一方、データ選択線２２2 は、選択されていないデータ選択線であり、電流源が接続されていない。
【０１１９】
また、データ転送線１０1 、１０2 には電流源ＩBLが接続され、メモリセル２３11，２３21に対して選択的にデータの書き込み及び読み出しを行う。この場合、選択されていないデータ選択線２２2 に接続されたメモリセル２３12，２３22には、誤書き込みや誤読み出し、及びデータ破壊を防ぐ必要がある。
【０１２０】
ところで、メモリセルの動作磁場条件を詳細検討した結果、従来技術に記載されている磁気記憶装置では、データ選択線の読み出し時に流す電流の絶対値を、書き込み時に流す電流の絶対値以下にした場合に問題があることが判明した。以下の検討では、簡単のために、データ選択線に流す電流が０の場合に、磁場ＨWL方向のバイアス磁場が、式（８）のＨK に比較して充分小さく、データ転送線に流す電流が０の場合に、ＨBL方向のバイアス磁場が、式（８）のＨK に比較して充分小さく、データ転送線縁部で磁化がデータ転送線方向に揃う効果を無視できるとする。なお、従来技術１のメモリセルの配置は、図９に示した配置と同様でよい。
【０１２１】
まず、従来技術１の構成では、読み出し時の抵抗変化が微少であることを説明する。書き込みに関して、磁場ＨBLと磁場ＨWLに対する制限領域を図１０（ａ）に示す。図１０（ａ）において、横軸は強磁性体膜１１及び軟磁性体膜１３の異方性磁場ＨK で正規化した磁場ＨWLを、縦軸は磁場ＨK で正規化した磁場ＨBLを示している。
【０１２２】
図では、構造ばらつき、又は電流源の電流や抵抗ばらつきのため、ＨWL及びＨBLに関して±１５．８％の誤差があっても安定してメモリセルを書き込むことができる条件をハッチングした領域で示している。
【０１２３】
ここで、セルの書き込み可能領域は、３つの制限領域に囲まれた領域となる。先ず、一つ目の制限は、式（８）で求められ、強磁性体膜１１及び軟磁性体膜１３の中心部の磁化が反転する磁場で決まる下限である。下限以下の磁場であると、強磁性体膜１１及び軟磁性体膜１３の磁化が反転せず、書き込みができない。
【０１２４】
二つ目の制限は、データ選択線２２の形成する磁場ＨWLがＨK よりも大きいと、磁化のスイッチングを生じる磁場ＨBLが０となるため、メモリセル２３に蓄えられた磁化情報が消失してしまうことからくるものである。
【０１２５】
そして、三つ目の制限は、選択されたデータ選択線２２1 の形成する磁場が、隣接するメモリセル２３12，２３22に正方向の磁場Ｈを生じ、そのため誤書き込みを生じてしまうことからくるものである。
【０１２６】
図９（ｂ）に示すように、データ選択線２２の幅をｗ、データ選択線の間隔をｓ、データ選択線２２とデータ転送線１０中心とのメモリセル部での距離をｈとすると、選択されたメモリセル２３11の中心部に磁場ＨWLがデータ選択線２２1 に流れる電流によって形成されている条件で、隣接するメモリセル２３21上に形成される正方向の磁場は、ｗｈ／π｛ｈ2 ＋（ｗ＋ｓ）2 ｝となる。
【０１２７】
図１０（ａ）では、ｈ＝０．４５μｍ、ｗ＝０．６μｍ、ｓ＝０．４μｍとして求めた結果を用いており、この場合、隣接する非選択メモリセル上に０．０７ＨWLの磁場が形成される。この場合、誤書き込みが生じない条件は、式（８）からＨBL2/3 ＋（０．０７ＨWL）2/3 ＜ＨK 2/3 となる。
【０１２８】
また、従来技術１の構成で、読み出し時にデータ選択線２２の電流方向を書き込みと反対側に流す方法は、従来技術で説明したように、読み出しに、書き込みよりも大きな電流値を必要とする。
【０１２９】
従来技術１の構成で、読み出し時にデータ選択線の電流方向を書き込み時と同方向に流す方法は、読み出し信号量が小さいことを図１０（ｂ）を用いて示す。図１０（ｂ）は、読み出しに関して、磁場ＨBLと磁場ＨWLに対する制限領域を示しており、横軸は強磁性体膜１１及び軟磁性体膜１３の異方性磁場ＨK で正規化した磁場ＨWLを、縦軸は磁場ＨK で正規化した磁場ＨBLを示している。
【０１３０】
図では、構造ばらつきまたは電流源の電流や抵抗ばらつきのため、磁場ＨWL及び磁場ＨBLに関して±１５．８％のばらつきがあっても安定してメモリセルから読み出すことができる条件をハッチングした領域で示している。
【０１３１】
さらに、セルの読み出し可能領域において、読み出し信号量ΔＧＭＲとして抵抗値の反平行状態の抵抗値からの変化量を点線で示してある。ここでΔＧＭＲは、強磁性体膜１１及び軟磁性体膜１３の磁化が反平行状態の場合の抵抗値を基準として、平行状態になった時の抵抗変化量、つまり、得られる最大の信号出力で正規化してある。これは、強磁性体膜１１と軟磁性体膜１３のそれぞれの磁化がなす角度をθとして、ΔＧＭＲ＝ sin2 （θ／２）で求めることができる。
【０１３２】
図１０（ｂ）に示すように、従来技術１の構成では、±１５．８％のばらつきがあっても安定してメモリセルから読み出すことができる条件は、ΔＧＭＲは高々０．２程度であり、大きな読み出し出力を得ることはできない。
【０１３３】
次に、本実施形態の構成では、ΔＧＭＲを大きく確保できることを示す。まず、書き込みに関して、ＨBLとＨWLに対する制限領域を図１１（ａ）に示す。ここで、軟磁性体膜１３の異方性磁場をＨK2とし、強磁性体膜１１の異方性磁場をＨK1とし、ＨK1＝０．４ＨK2としている。
【０１３４】
図１１（ａ）において、横軸は強磁性体膜１１の異方性磁場ＨK1で正規化したＨWLを縦軸はＨK1で正規化したＨBLを示している。図では、構造ばらつき、または電流源の電流や抵抗ばらつきのため、ＨWL及びＨBLに関して±１５．８％の誤差があっても安定してメモリセルを書き込むことができる条件をハッチングした領域で示している。
【０１３５】
ここで、メモリセルの書き込み可能領域は、従来技術１と同様に３つの制限領域に囲まれた領域となる。１つめは、強磁性体膜１１の中心部の磁化が反転する磁場で決まる下限であり、ＨBL2/3 ＋ＨWL2/3 ＜ＨK12/3 が条件となる。これ以下だと、メモリセルの磁化が反転せず、書き込みができない。
【０１３６】
２つめは、データ選択線２２の形成する磁場ＨWLがＨK1よりも大きいと、磁化のスイッチングを生じる磁場が０となるため、メモリセル２３に蓄えられた磁化情報が消失してしまうことから来る制限である。
【０１３７】
さらに、３つめは、データ選択線２２の形成する磁場が、隣接するメモリセル２３12，２３22にＨWL方向の磁場を生じ、そのため軟磁性体膜１３の磁化が反転し誤書き込みを生じてしまうことからくる制限である。
【０１３８】
選択されたメモリセル２３11，２３21の中心で磁場ＨWLが形成されている条件で、隣接するメモリセル２３12，２３22上に形成されるＨWL方向の磁場は、ｗｈ／π｛ｈ2 ＋（ｗ＋ｓ）2 ｝となる。
【０１３９】
図１１（ａ）では、ｈ＝０．４５μｍ、ｗ＝０．６μｍ、ｓ＝０．４μｍとして求めた結果を用いており、この場合、０．０７ＨWLの磁場が隣接する非選択メモリセル上に形成される。誤書き込みが生じない条件は、式（８）からＨBL2/3 ＋（０．０７ＨWL）2/3 ＜ＨK22/3 となる。
【０１４０】
次に、本実施形態の磁気記憶装置の読み出しマージンについて示す。図１１（ｂ）は、読み出しに関して、ＨBLとＨWLに対する制限領域を示しており、横軸は強磁性体膜１１の異方性磁場ＨK1で正規化した磁場ＨWLを、縦軸は磁場ＨK1で正規化した磁場ＨBLを示している。
【０１４１】
図では、構造ばらつき、または電流源の電流や抵抗ばらつきのため、ＨWL及びＨBLに関して±１５．８％のばらつきがあっても安定してメモリセルから読み出すことができる条件をハッチングした領域で示している。
【０１４２】
セルの読み出し可能領域は、３つの制限領域に囲まれた領域となる。１つは、強磁性体膜１１の磁化が反転する磁場で決まる上限で、ＨBL2/3 ＋ＨWL2/3 ＜ＨK12/3 となる。これ以上だと、強磁性体膜１１の磁化が反転し、読み出し時に誤書き込みが生じる。
【０１４３】
２つめは、選択した読み出し時に必要な軟磁性体膜１３の磁化を反転するための磁場の下限で、選択されたメモリセルの軟磁性体膜１３の磁化を反転させるためには、ＨBL2/3 ＋ＨWL2/3 ＞ＨK22/3 が必要となる。
【０１４４】
さらに、３つめは、選択したデータ選択線２２の形成する磁場が、隣接するメモリセル２３12，２３22にＨWL方向の磁場を生じ、そのため軟磁性体８の磁化が反転し誤読み出しを生じてしまう事からくる上限である。
【０１４５】
書き込みと同じ条件の場合、０．０７ＨWLの磁場が隣接する非選択メモリセル上に形成される。データ転送線方向で隣接するメモリセルに誤読み出しが生じないためには、ＨBL2/3 ＋（０．０７ＨWL）2/3 ＜ＨK22/3 の条件が必要となる。
【０１４６】
さらに、図１１（ｂ）に、セルの読み出し可能領域において、読み出し信号量ΔＧＭＲとしてデータ保持状態である平行状態の抵抗値からの変化量を点線で示してある。ここでΔＧＭＲは、強磁性体膜１１及び軟磁性体膜１３の磁化が平行状態の場合の抵抗値を基準として、反平行状態になった時の抵抗変化量、つまり、得られる最大の信号出力で正規化してある。これは、式（８）より強磁性体膜１１と軟磁性体膜１３のそれぞれの磁化の角度を求め、それらがなす角度をθとして、ΔＧＭＲ＝ sin2 （θ／２）で求めることができる。
【０１４７】
図１１（ｂ）に示すように、本実施形態の構成では、ＨBL／ＨK1＝０．２、ＨWL／ＨK1＝０．２とすることによって、±１５．８％のばらつきがあっても安定してメモリセルから読み出すことができる条件内でΔＧＭＲを０．７以上にすることができ、従来技術よりも大きな読み出し出力を得ることができる。
【０１４８】
さらに、図１１（ａ）と図１１（ｂ）で、ＨBL／ＨK1＝０．２と固定して、ＨWL／ＨK1＝０．８とすることによって書き込みを、ＨWL／ＨK1＝０．２とすることで読み出しを実現でき、任意のデータの読み出し及び書き込み動作を、データ転送線の電流を２値の電流源を用い、データ選択線の電流も２値の電流源を用いることで実現できる。よって、データ転送線及びデータ選択線の回路構成が簡単になる。
【０１４９】
（第２実施形態）
本実施形態では、第１実施形態で説明したメモリセルを用いてメモリマトリクスを形成し、読み取り及び書き込み動作を行う回路構成について説明する。
【０１５０】
図１２は、本発明の第２実施形態に係わるメモリマトリクスを含む回路構成を示す図である。なお、図９と同一の部分には、同一符号を付し、その詳しい説明は省略する。
【０１５１】
図１２において、４本のデータ転送線１０（１０S ，１０US）と４つのデータ選択線２２（２２S ，２２US）の各交点にメモリセル２３（２３S ，２３US）が一つずつ形成されている。また、４本のデータ転送線１０とデータ選択線２２D の各交点にダミーメモリセル２３D が少なくとも１つ形成されている。
【０１５２】
ここで、データ選択線２２S は、選択されたデータ選択線２２を示し、データ選択線２２S に接続されたメモリセル２３S に対して選択的にデータの書き込み及び読み出しを行う。一方、データ選択線２２USは、選択されていないデータ選択線２２を示している。データ選択線２２USに接続されたメモリセル２３USに対しては、誤書き込みや誤読み出し、及びデータ破壊を防ぐよう回路構成及びタイミング調整をする必要がある。
【０１５３】
データ選択線２２の一端は、それぞれトランジスタ３３（３３S ，３３US）のソース・ドレイン電極の一端に接続されている。トランジスタ３３のゲート電極は電圧ノードＷ（Ｗ１〜Ｗ４）に接続されている。電圧ノードＷは、いわゆるアドレスデコーダに接続され、選択されたデータ選択線２２S に電流を排他選択的に供給する。このアドレスデコーダについては、ＤＲＡＭやＳＲＡＭで周知の回路を用いればよい。また、データ選択線２２の他端は、例えば、０Ｖとなっている電圧供給ノードに接続されている。
【０１５４】
さらに、トランジスタ３３のソース・ドレイン電極の他端は、電流供給ノード２２N に接続されている。さらに、電流供給ノード２２N はトランジスタ３１のソースドレイン電極の一端に接続され、トランジスタ３１のソースドレインの他端は、例えば正の電位を供給する電圧ノードＶH に接続されている。電圧ノードＶH は、メモリセル書き込みに十分なデータ選択線電流を与えるためのものであり、供給する電圧は例えば電源電圧ＶDDと等しいか、その１〜３倍程度とする。
【０１５５】
また電流供給ノード２２N は、トランジスタ３２のソースドレイン電極の一端に接続され、トランジスタ３２のソースドレインの他端は、正の電圧を供給する電圧ノードＶL に接続されている。電圧ノードＶL は、メモリセル読み出しに十分なデータ選択線電流を与えるためのものであり、供給される電圧は例えば０Ｖから電源電圧ＶDDまでの電圧とする。
【０１５６】
トランジスタ３１とトランジスタ３２はｐ型ＭＩＳＦＥＴであることが、電流供給ノード２２N を充電する際に、電流供給ノード２２N が電圧ノードＶH や電圧ノードＶL からのしきい値による電圧低下する問題がないため望ましい。
【０１５７】
また、データ転送線１０の一端には、直列に接続されたメモリセル２３S ，２３US及びダミーメモリセル２３D を介して、電圧Ｖplate を供給する電圧源Ｖplate に接続されている。さらに、データ転送線１０の他端は、差動センスアンプ３６（３６S ，３６US）に接続されている。なお、差動センスアンプ３６には、データ転送線１０に対してそれぞれ対となるデータ転送線３５（３５S ，３５US）が接続されている。
【０１５８】
そして、差動センスアンプ３６US、及びデータ転送線１０US，３５USは、差動センスアンプ３６S 、及びデータ転送線１０S ，３５S に対して並列接続され、差動センスアンプ３６S 、及びデータ転送線１０S ，３５S と同様に動作させることができるし、選択したデータ転送線１０S ，３５S のみを動作させることも可能である。
【０１５９】
図１２に示した回路構成では、４本のデータ転送線１０にそれぞれ４つのメモリセル２３が接続され、４ｘ４のメモリセル構成となっている。また、それぞれのデータ転送線１０には、ダミーメモリセル２３D が接続されている。もちろん、データ転送線１０、及びデータ選択線１０に接続するメモリセル２３の数は４つではなく複数であればよく、２n 個（ｎは正の整数）であることがアドレスデコードをする上で望ましい。
【０１６０】
図１３は、図１２の１つの対となるデータ転送線１０S ，３５S 及び差動センスアンプ３６S について詳しく示した回路図である。なお、図１３において、図１２と同一な部分には同一符号を付し、その詳細な説明を省略する。
【０１６１】
また、図１３において、選択されていないデータ転送線１０US，３５USと差動センスアンプ３６USは、データ転送線１０S ，３５S 及び差動センスアンプ３６S と同様に並列に形成すればよいので、図１３では簡単のため省略する。
【０１６２】
差動センスアンプ３６は、ｐ型ＭＩＳＦＥＴ４０（４０S ，４０US）とｎ型ＭＩＳＦＥＴ４１（４１S ，４１US）とから構成されている。ｎ型ＭＩＳＦＥＴ４１USのソースドレイン電極の一端はデータ転送線１０S に接続され、他端は電圧ノードＳＡＮに接続されている。また、ｎ型ＭＩＳＦＥＴ４１USのゲート電極はデータ転送線３５S に接続されている。
【０１６３】
さらに、ｎ型ＭＩＳＦＥＴ４１S のソースドレイン電極の一端は、データ転送線３５S に接続され、他端は電圧ノードＳＡＮに接続されている。また、ｎ型ＭＩＳＦＥＴ４１S のゲート電極はデータ転送線１０S に接続されている。これらｎ型ＭＩＳＦＥＴ４１S 及び４１USで、いわゆる交差結合型アンプとなっている。
【０１６４】
さらに、ｐ型ＭＩＳＦＥＴ４０USのソースドレイン電極の一端は、データ転送線１０S に接続され、他端は電圧ノードＳＡＰに接続されている。また、ｐ型ＭＩＳＦＥＴ４０USのゲート電極はデータ転送線３５S に接続されている。これらｐ型ＭＩＳＦＥＴ４０S ，４０USで、データ転送線１０S ，３５S に対する、いわゆる交差結合型アンプとなっている。
【０１６５】
ＭＩＳＦＥＴ４２USのソースドレイン電極の一端は、データ転送線１０S に接続され、他端は外部データ入出力端子Ｉ／Ｏ１に接続されている。ＭＩＳＦＥＴ４２S のソースドレイン電極の一端は、データ転送線３５S に接続され、他端は外部データ入出力端子Ｉ／Ｏ２に接続されている。
【０１６６】
ＭＩＳＦＥＴ４２S ，４２USのゲート電極は電圧ノードＹＬに接続されている。これらＭＩＳＦＥＴ４２，４２USは、外部データ入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２とデータ転送線１０S ，３５S との接続／非接続を電圧ノードＹＬの電圧を変化することで制御することができる。
【０１６７】
さらに、ＭＩＳＦＥＴ４３のソースドレイン電極の一端は、データ転送線１０S に接続され、他端はデータ転送線３５S に接続されている。ＭＩＳＦＥＴ４３のゲート電極は、電圧ノードＥＱに接続されている。電圧ノードＥＱの電圧を変化させることによって、データ転送線１０S ，３５S の電位を等しくし、データ転送線１０S とデータ転送線３５S との電圧非平衡を小さくする。
【０１６８】
ＭＩＳＦＥＴ４３及び電圧ノードＥＱは、例えば、データ転送線１０S ，３５S が充分低インピーダンスで電圧Ｖplate を供給する電源に接続され、そのデータ転送線の電圧非平衡が問題とならなければ省略することができる。
【０１６９】
本実施形態では、メモリセル２３S ，２３USが、センスアンプ回路及び電圧電源Ｖplate に直列にトランジスタを介することなしに接続されている。よって、直列に接続するトランジスタのチャネル抵抗による電圧低下による読み出し信号余裕の縮小を防ぐことができる。また、読み出し時に読み出しプローブ電流はＩ／Ｏ１，Ｉ／Ｏ２に流れ、センスアンプ部トランジスタ４０S ，４０US，４１S 、４１USには、ほとんど流れない。このため、センスアンプのトランジスタでは、読み出し電流を流すことによる電圧低下が生じず、センスアンプ内の電圧低下による読み出し信号余裕の縮小を防ぐことができる。
【０１７０】
ここで、ダミーメモリセル２３D は、そのデータ選択線２２D を選択状態から非選択状態にした場合に、｛（データ“１”であるメモリセル２３の抵抗値）−（データ“０”であるメモリセル２３の抵抗値）｝の値以下の抵抗変化量を有するようにしたメモリセルである。
【０１７１】
そして、その抵抗変化量は、｛（データ“１”であるメモリセル２３の抵抗値）−（データ“０”であるメモリセル２３の抵抗値）｝の半分に、｛（選択メモリセル２３S の“０”状態の抵抗値）−（非選択メモリセル２３USの“０”状態の抵抗値）｝を加えたものであることが望ましい。
【０１７２】
このようなダミーメモリセル２３D を形成するには、例えば、図１４に示すように、データ転送線１０の長手方向に沿った方向のメモリセル２３のデータ記憶領域の長さをｚとした場合、ダミーメモリセル２３D の長さをｚ／２にして形成すればよい。図１４（ａ）は、メモリセル及びダミーメモリセルの構成を示す平面図、図１４（ｂ）は同図（ａ）のＡ−Ａ’部の断面図、図１４（ｃ）は同図（ａ）のＢ−Ｂ’部の断面図である。
【０１７３】
ここで、メモリセル２３及びダミーメモリセル２３D に対する、それぞれのデータ選択線２２及び２２D に流す電流を等しくすれば、データ選択時の“１”及び“０”の状態変化に対応する抵抗変化量は、ダミーメモリセル２３D では、メモリセル２３の半分となり、望ましい値となる。
【０１７４】
また、ここでは、比較のため、メモリセル２３とダミーメモリセル２３D とがデータ転送線１０に縦続して形成されている例を示している。
【０１７５】
また、図１５に示すように、メモリセル２３上のデータ選択線２２の幅とダミーメモリセル２３D 上のデータ選択線２２D との幅を同じにし、ダミーメモリセル２３D の記憶領域の長さをメモリセル２３の半分に縮小した形にすることも可能である。このような構成であると、データ選択線２２，２２D に電流を供給した際、データ選択線２２とデータ選択線２２D によって、それぞれ形成される磁場が等しくなる電流密度がほぼ同じになり、データ選択線２２D の信頼性上望ましい形を形成できる。
【０１７６】
なお、図１５（ａ）は、メモリセル及びダミーメモリセルの構成を示す平面図、図１５（ｂ）は同図（ａ）のＡ−Ａ’部の断面図、図１５（ｃ）は同図（ａ）のＢ−Ｂ’部の断面図である。
【０１７７】
さらに、図１６に、ダミーメモリセルの他の構成例を示す。図１６（ａ）は、メモリセル及びダミーメモリセルの構成を示す平面図、図１６（ｂ）は同図（ａ）のＡ−Ａ’部の断面図、図１６（ｃ）は同図（ａ）のＢ−Ｂ’部の断面図である。
【０１７８】
データ転送線１０の長手方向に垂直な方向に余裕がある場合には、メモリセル２３の幅ｋの２倍の幅（２ｋ）を持つメモリセルを形成してダミーメモリセル２３D としてもよい。
【０１７９】
このダミーメモリセル２３D においても、メモリセル２３及びダミーメモリセル２３D で、それぞれのデータ選択線２２及び２２D に流す電流を等しくすれば、データ選択時の“１”及び“０”の状態変化に対応する抵抗変化量は、ダミーメモリセル２３D ではメモリセル２３の半分となり、望ましい値となる。
【０１８０】
本実施形態のダミーメモリセルでは、メモリセル２３と同じ材料及び構成でダミーメモリセル２３D を作成することができる。そこで、差動センスアンプとダミーメモリセルを用いて、メモリセル抵抗の温度変化や、強磁性体膜１１、非磁性体膜１２や軟磁性体膜１３の膜厚方向のばらつきや組成ばらつきよる磁化曲線の変化の影響を補償することができ、より安定なメモリ読み出し動作を実現できる。
【０１８１】
さらに、ダミーメモリセル２３D については、データ選択線２２D に読み出し選択電流を流した場合には、通常のメモリセル２３で“１”のデータ状態で読み出しを行った場合と同じ磁化状態となるように、予め、ダミーメモリセル２３D の強磁性体膜１１の磁化を決めてあるとする。これには、例えば、後述する“１”データの書き込み動作をダミーメモリセル２３D について行えばよい。
【０１８２】
もちろん、ダミーメモリセルについては、ダミーメモリセル２３D 上のデータ選択線２２D に読み出し選択電流を流した際に、｛（メモリセル２３の“１”の抵抗）−（メモリセル２３の“０”の抵抗）｝の値以下の抵抗変化量を有するようにしたメモリセルであれば、メモリセル２３と同一材料及び構造で形成しなくてもよい。
【０１８３】
次に、図１３に対応する、本メモリセル２３に対する書き込み動作を、図１７のタイミングチャートを用いて説明する。なお、以下で、トランジスタのｏｎ状態とは、トランジスタのしきい値よりも大きな電圧をゲート電極に加えて、ＭＩＳＦＥＴのソース電極とドレイン電極が導通状態になっていることを示し、トランジスタのｏｆｆ状態とは、トランジスタのしきい値よりも小さな電圧をゲート電極に加えて、ＭＩＳＦＥＴのソース電極とドレイン電極が遮断状態になっていることを示す。
【０１８４】
なお、しきい値としては、ソース電極とドレイン電極との間に流れる電流が、例えば４０ｎＡ×（チャネル幅）／（ゲート長さ）となる値になった時のゲート電圧とする。
【０１８５】
また、本実施形態では、通常のＣＭＯＳロジック回路の構成が簡単なため、しきい値が正であるトランジスタを例として用いて説明する。もちろん、しきい値が負のトランジスタを用いても、ゲート電圧の可変範囲にしきい値が含まれるようにすればよいことは自明である。
【０１８６】
先ず、例えば、トランジスタ（ｐ型ＭＩＳＦＥＴ）３１のゲート電位Φw をＶDDから０Ｖとすることによって、トランジスタ３１をｏｎ状態とし、電流供給ノード２２N の電位ＶWLをＶH に充電する。電流供給ノード２２N は、複数のトランジスタ３３US及び３３D のソースドレイン電極の一端が並列に接続されているため、容量が大きくなり、大きな充電電流を必要とする。そこで、電流供給ノード２２N をあらかじめＶH に充電しておくことによって、電流供給ノード２２N を充電しない場合に比較して、トランジスタ３３がｏｎ状態へ遷移する時に、充電電流分、書き込み時のデータ選択線２２の電流の減少を防ぐことができる。
【０１８７】
一方、データ転送線側では、書き込みデータとして、外部データ入出力端子Ｉ／Ｏ１及びＩ／Ｏ２に電位を与え、データ転送線１０に書き込みデータに対応した電流を流すシーケンスを行う。書き込みデータが“０”状態を実線で、“１”状態を破線で示している。
【０１８８】
まず、電圧ノードＥＱをＶDDから０Ｖにすることによって、データ転送線１０S 及び３５S の電位Ｖ10，Ｖ35を同電位に保つためのトランジスタ４３をｏｆｆにし、データ転送線１０S から、対となるデータ転送線３５S への電流の流入及び流出を防止し、書き込み電流の誤流出を防止する。この電圧ノードＥＱの電圧遷移は、ＭＩＳＦＥＴ４２S ，４２USがｏｎ状態となる電圧ノードＹＬの遷移に先立って行われる。
【０１８９】
書き込み時に０ＶまたはＶDDの電圧をとるデータ転送線１０S ，３５S から、電圧ノードＳＡＮへの電流の流入及び流出の寄生効果が生じると、書き込み電流が変化したり、消費電力が増えてしまう。この寄生効果を防ぐため、ｎ型ＭＩＳＦＥＴ４１S 、３１USで形成された交差結合型アンプの電圧ノードＳＡＮの電圧を｛（Ｉ／Ｏ１及びＩ／Ｏ２に与えるデータ電位の最大値）−（ｎ型ＭＩＳＦＥＴ４１S 、４１USのしきい値）｝以上にし、データ転送線１０S 、３５S の電位Ｖ10，Ｖ35に依らず、交差結合型アンプをｏｆｆ状態にする。
【０１９０】
本タイミングチャートでは、電圧ノードＳＡＮの電圧をＶDDとしている。また、電圧ノードＳＡＰについても同様の寄生効果が生じるため、ｐ型ＭＩＳＦＥＴ４０S 、４０USで形成された交差結合型アンプの制御端子である電圧ノードＳＡＰの電圧を｛（Ｉ／Ｏ１及びＩ／Ｏ２に与えるデータ電位の最小値）＋（ｐ型ＭＩＳＦＥＴ４１S 、４１USのしきい値）｝以下にし、データ転送線１０S 、３５S の電位Ｖ10，Ｖ35に依らず、交差結合型アンプをｏｆｆ状態にする。
【０１９１】
本タイミングチャートでは、電圧ノードＳＡＰの電圧を０Ｖとしている。これら電圧ノードＳＡＮ，ＳＡＰの電圧遷移は、電圧ノードＥＱの電圧遷移後、ＭＩＳＦＥＴ４２S ，４２USがｏｎ状態となる電圧ノードＹＬの電圧遷移までに行われる。
【０１９２】
次いで、Ｉ／Ｏ１に書き込みデータ“０”または“１”に対応するデータ電位を与え、Ｉ／Ｏ２に書き込みデータの反転データ“１”または“０”に対応するデータ電位を与える。これら、Ｉ／Ｏ１及びＩ／Ｏ２は低インピーダンスの電源、例えば０ＶやＶDDと接続されていることが書き込み電流安定及びノイズ低減のためには望ましい。
【０１９３】
次いで、例えば、電圧ノードＹＬを０ＶからＶDDにすることによってＭＩＳＦＥＴ４２S ，４２USをｏｎにする。ここで、Ｖplate とＩ／Ｏ１の電位差によって、データ転送線１０S に書き込みデータに対応した電流を流す。
【０１９４】
第１実施形態で説明したように、本メモリセルでは、データ書き込み時においてデータ転送線１０S に流れる書き込み電流の方向を変化させることによって、データの書き換えを行う。電流の方向を変化させるには、Ｖplate はＩ／Ｏ１のデータ電位の範囲にある必要があり、ＶDD／２が“０”、“１”の書き込み電流を等しくし電流及び磁場の余裕を広げるのに望ましい。また、Ｉ／Ｏ１及びＩ／Ｏ２のデータ電位は、電圧ノードＹＬの立ち上がりまでに決定していればよい。
【０１９５】
次いで、ＭＩＳＦＥＴ４２S ，４２USがｏｎ状態になった後で、例えば、選択したデータ選択線が接続された電圧ノードＷ２を０ＶからＶDDとすることによってトランジスタ４３S をｏｎにする。これにより、データを書き込むメモリセルの接続されたデータ選択線２２S に書き込み電流ＩWLを選択的に流し、書き込みを行う。
【０１９６】
書き込み時のデータ転送線１０及びデータ選択線２２の電流としては、例えば、図１１（ａ）に示したハッチング範囲のＨWL及びＨBLを生じる電流を用いれば、強磁性体膜１１の磁化の方向を書き込み電流方向に従って変化させることができる。例えば、図１１（ａ）の磁性体の組み合わせでは、磁場ＨBLとして、データ“１”の場合には０．２ＨK1となる磁場を形成するようＩ／Ｏ１の電圧を制御し、データ“０”の場合には−０．２ＨK1となる磁場を形成するようＩ／Ｏ１の電圧を制御する。さらに、データ選択線２２S の書き込み電流ＩW としては、磁場ＨWLとして、データ選択線２２S に０．８ＨK1の磁場が生じるようにし、非選択データ選択線２２USには、ほぼゼロ磁場が加わるようにすればよい。
【０１９７】
また、トランジスタ３３S をｏｎにする場合、非選択データ選択線２２US及びダミーメモリセル２３D に接続されたデータ選択線２２D に接続されたトランジスタ３３US及び３３D の電圧ノードＷ１，Ｗ３〜Ｗ８，ＷD1及びＷD2は０Ｖとし、ｏｆｆ状態にするのが消費電力を減少させる上で望ましい。
【０１９８】
次いで、トランジスタ３３S またはトランジスタ３１をｏｆｆ状態にし、データ選択線２２S の書き込み電流を遮断する。次いで、ＭＩＳＦＥＴ４２S ，４２USをｏｆｆ状態にし、データ転送線１０S に供給される電流を遮断する。データ選択線２２S への電流を先に遮断し、データ転送線１０S に書き込みデータに対応した電流を流すことによって、軟磁性体膜１３の磁化の方向を安定して強磁性体膜１１の方向に揃えることができる。
【０１９９】
次いで、データ転送線１０の電位Ｖ10を一定に保ち、次の読み出し操作を高速に行うために、データ転送線１０，３５の電圧Ｖ10，Ｖ35をＶplate にする。これには、センスアンプ制御の電圧ノードＳＡＮ、並びに電圧ノードＳＡＰの電圧をＶplate に戻す。さらに、電圧ノードＥＱの電圧を０ＶからＶDDにして、データ転送線１０と３５の電位Ｖ10，Ｖ35を等しくし、平衡状態にする。
【０２００】
この書き込みシーケンスにおいて、選択されていないデータ選択線２２USに接続されたメモリセル２３USでは、データ選択線によって生じる磁場ＨWLが軟磁性体膜１３の抗磁力以下となるため、誤って軟磁性体膜１３及び強磁性体膜１１にデータが書き込みされることがなく、選択したメモリセル２３S のみに選択的に書き込みを行うことができる。
【０２０１】
次に、図１３に示した回路のメモリセル２３の読み出し動作を、図１８のタイミングチャートを用いて説明する。
【０２０２】
まず、例えば、ｐ型ＭＩＳＦＥＴ４１S のゲート電位Φr をＶDDから０Ｖとすることによって、ｐ型ＭＩＳＦＥＴ４１をｏｎ状態とし、電圧ノード２２N をＶL に充電する。
【０２０３】
図１３のように、電圧ノード２２N は複数のトランジスタ３３US及び３３D のソースドレイン電極の一方が並列に接続されるため、容量が大きくなり、大きな充電電流を必要とする。そこで、電圧ノード２２N をあらかじめＶL に充電しておくことによって、電圧ノード２２N を充電しない場合に比較して、トランジスタ３３のｏｎ状態への遷移で前記充電電流分、読み出し時のデータ選択線の電流の減少を防ぐことができる。
【０２０４】
一方、データ転送線については、Ｉ／Ｏ１及びＩ／Ｏ２を同電位、例えば０Ｖを与えることによって、データ転送線１０S 及びデータ転送線３５S に等しい読み出しセンス用電流を流すシーケンスを行う。
【０２０５】
本タイミングチャートでは、“０”状態を実線で、“１”状態を破線で示している。まず、Ｉ／Ｏ１及びＩ／Ｏ２を低インピーダンスの電源、例えば０Ｖと接続し同電位を与える。この電位としては、書き込みに用いた“０”状態の電位や“１”状態の電位と等しくすればよい。
【０２０６】
次いで、例えば、入力ＹＬを０ＶからＶDDとすることによってＭＩＳＦＥＴ４２S 及び４２USをｏｎにする。ここで、Ｖplate とＩ／Ｏ１の電位差、及び、Ｖplate とＩ／Ｏ２の電位差によって、データ転送線１０S 及びデータ転送線３５S に等しい電流を流す。この際、データ選択線には電流を流していないので、Ｉ／Ｏ１及びＩ／Ｏ２の電位を書き込みに用いた“０”状態の電位や“１”状態の電位と等しくすれば、書き込みの場合の非選択データ選択線に接続されたメモリセルと同様に、強磁性体膜１１及び軟磁性体膜１３の磁化情報の破壊による誤書き込み及び誤読み出しは生じない。
【０２０７】
次いで、例えば、電圧ノードＷ２及びＷＤ２を０ＶからＶDDとすることによってトランジスタ３３S 及び３３D をｏｎにする。ここで、電圧ノードＷ２は読み出しを行うメモリセル２３S に接続されたデータ選択線２２S を選択するためのトランジスタ入力である。また、電圧ノードＷＤ２は、データ転送線３５S に接続されたダミーメモリセル２３D を選択するためのトランジスタ入力であり、読み出すメモリセル２３S に接続されたデータ転送線１０S と、選択するダミーメモリセル２３D に接続されたデータ転送線３５S は対となって、差動センスアンプ３６の入力となっている。
【０２０８】
ここで、読み出しセンス時のデータ転送線１０及びデータ選択線２２の電流としては、例えば、図１１（ｂ）に示したハッチング範囲のＨWL及びＨBLを生じる電流を用いれば、軟磁性体膜１３の磁化の方向を読み出し時のＨBLの方向に従って変化させることができ、抵抗変化出力を得ることができる。
【０２０９】
例えば、図１１（ｂ）の磁性体の組み合わせでは、ＨBLとして、０．２ＨK1となる磁場を形成するようＩ／Ｏ１及びＩ／Ｏ２の電圧を制御する。さらに、選択したメモリセル２３S のデータ選択線２２S の読み出し電流Ｉr 及び、ゲート入力がＷＤ２であるトランジスタと接続されたダミーメモリセル２３D の読み出し電流としては、ＨWLとして、選択データ選択線２２S に０．２ＨK1〜０．３ＨK1の磁場が生じるように制御する。さらに、非選択データ選択線２２USには、メモリセルにＨWL方向にほぼゼロ磁場が加わるように制御する。
【０２１０】
ここで、選択したメモリセル２３S の“１”及び“０”状態に対する抵抗値変化が、非選択のメモリセル２３USの“０”及び“１”状態の抵抗値変化よりも充分大きいものとする。また、選択したメモリセル２３S の“０”に対応する抵抗値をＲsel 、“１”状態に対応する抵抗値をＲsel ＋ΔＲsel とし、非選択のメモリセル２３USの抵抗値をＲunsel とし、ダミーメモリセル２３D の“０”に対応する抵抗値をＲdummy 、“１”状態に対応する抵抗値をＲdummy ＋ΔＲdummy とし、ＭＩＳＦＥＴ４２S ，４２USのｏｎ時のチャネル抵抗をＲchとする。
【０２１１】
この条件で、データ転送線１０S の電流Ｉr は、ＭＩＳＦＥＴ４２をｏｎした直後で、メモリセル２３S が“０”の状態で、
Ｖplate ／（Ｒsel ＋３* Ｒunsel ＋Ｒdummy ＋Ｒch）、
“１”の状態で、
Ｖplate ／（Ｒsel ＋ΔＲsel ＋３* Ｒunsel ＋Ｒdummy ＋Ｒch）
となる。
【０２１２】
一方、データ転送線３５S の電流は、トランジスタ３２をｏｎした直後で、
Ｖplate ／（４* Ｒunsel ＋ΔＲdummy ＋Ｒdummy ＋Ｒch）
となる。そこで、
ΔＲdummy ＝（Ｒsel −Ｒunsel ）＋ΔＲsel ／２
となるようにすれば、データ転送線３５S の電流とデータ転送線１０S の電流の大小によって、メモリセル２３S の“０”及び“１”を判別できる。
【０２１３】
従って、電圧ノードＥＱをＶDDから０Ｖに変化した後、データ転送線１０S ，３５S のセンスアンプ端の電圧降下量が、データ転送線に流れる電流が異なるため、メモリセル２３のデータ状態によって、データ転送線１０S とデータ転送線３５S との間で異なる結果が得られる。
【０２１４】
次いで、例えば、データ転送線１０S 及びデータ転送線３５S のセンスアンプ端の電圧差が２００ｍＶ以上となった時に、電圧ノードＳＡＮを０Ｖとすることによって、ｎ型ＭＩＳＦＥＴ４１S 及び４１USで形成された交差結合型アンプを動作させる。ここで、メモリセル２３S が“０”状態の場合には、データ転送線１０S のセンスアンプ端の電位Ｖ10が０Ｖまで低下し、メモリセル２３が“１”状態の場合には、データ転送線３５S のセンスアンプ端の電位Ｖ35が０Ｖまで低下する。
【０２１５】
この後、電圧ノードＹＬを一度ＶDDから０Ｖとし、Ｉ／Ｏ１、２とデータ転送線１０S ，３５S とを切り離す。次いで、ｐ型ＭＩＳＦＥＴ４０S 及び４０USで形成された交差結合型アンプを動作させる。ここで、メモリセル２３S が“１”状態の場合には、データ転送線１０のセンスアンプ端の電位Ｖ10がＶDDまで上昇する。これによって、メモリセル２３S のデータ転送線１０の電流方向を反転させ、磁場ＨBLを反転させる。メモリセル２３S のデータが“１”の場合には、読み出し電流によって、メモリセル２３S の強磁性体膜１１と軟磁性体膜１３の磁化が、データ保持状態の平行に近い状態から反平行に近い状態にスイッチしている。
【０２１６】
しかし、このＨBL反転によって、軟磁性体膜１３の磁化を強磁性体膜１１の磁化の方向に戻し、メモリセル２３S をデータ保持状態に戻すことができる。本タイミングチャートではｒｅｓｔｏｒｅと書いた範囲がこれに該当する。
【０２１７】
また、メモリセル２３S が“０”状態の場合には、データ転送線３５S のセンスアンプ端の電圧Ｖ35がＶDDまで上昇する。これによって、ダミーメモリセル２３D のデータ転送線１０S の電流方向を反転させ、磁場ＨBLを反転させる。
【０２１８】
メモリセル２３S のデータが“０”の場合には、読み出し電流によって、ダミーメモリセル２３D の強磁性体膜１１と軟磁性体膜１３の磁化が、データ保持状態の平行に近い状態から反平行に近い状態にスイッチしている。
【０２１９】
しかし、このＨBL反転によって、軟磁性体膜１３の磁化を強磁性体膜１１の磁化の方向に戻し、ダミーメモリセル２３D を初期状態に戻すことができる。本タイミングチャートでは、ｒｅｓｔｏｒｅと書いた範囲がこれに該当する。
【０２２０】
次いで、Ｉ／Ｏ１，２を、低インピーダンス電源と切り離し、あらかじめ等しい電圧、例えば０Ｖに充電して、例えば浮遊状態にして高インピーダンス状態とする。その後、入力ＹＬを再度０ＶからＶDDに上げ、データ転送線１０S ，３５S とＩ／Ｏ１，２とを接続する。これによって、読み出したデータをＩ／Ｏ１，２に出力する。Ｉ／Ｏ１，２を高インピーダンス状態にするのにＩ／Ｏ１，２に生じるノイズ及び負荷容量によって誤ってデータ反転が起こらず、Ｐ型ＭＩＳＦＥＴ４０に充分駆動力がある場合は、電圧ノードＹＬを一度０Ｖに下げ再びＶDDに上げるシーケンスを省略することができる。次いで、入力ＹＬをＶDDから０Ｖとし、Ｉ／Ｏ１，２とデータ転送線１０S ，３５S とを切り離す。
【０２２１】
次いで、データ転送線の電位を一定に保ち、次の読み出し操作を高速に行うために、データ転送線１０S ，３５S の電位Ｖ10，Ｖ35をＶplate にする。これには、センスアンプ制御入力ＳＡＮ及びＳＡＰの電圧をＶplate に戻す。さらに、電圧ノードＥＱの電圧を０ＶからＶDDとして、データ転送線１０S ，３５S の電位Ｖ10，Ｖ35を等しくし、平衡状態にする。
【０２２２】
この読み出しシーケンスにおいて、データ転送線１０S ，３５S の電流の絶対値は、書き込みシーケンスにおける値と等しい。よって、この読み出しシーケンスにおいて、選択されていないデータ選択線に接続されたメモリセルでは、データ選択線が生じるＨBLが軟磁性体膜１３の抗磁力以下となるため、誤って軟磁性体膜１３及び強磁性体膜１１に書き込みされることがなく、選択したメモリセル２３S のみに読み出しを行うことができる。
【０２２３】
本実施形態の回路構成では、読み出し及び書き込みに対して、データ転送線の電流として“０”、“１”に対応した２値のみで読み出し及び書き込みを行うことができる。そのため、よりデータ転送線の周辺回路が簡単となる。さらに、メモリセルが、センスアンプ回路及びＶplate を有する電圧ノードに直列にトランジスタを介することなしに接続されている。よって、直列に接続するトランジスタのチャネル抵抗ばらつきによる読み出し信号余裕の縮小を防ぐことができる。
【０２２４】
また、本実施形態のダミーメモリセル構成では、メモリセル２３と同じ材料及び構造でダミーメモリセル２３D を作成することができる。そこで、差動センスアンプとダミーメモリセルを用いて、メモリセル抵抗の温度変化や読み出し電流による変化、及び、強磁性体膜１１、非磁性導電膜１２や軟磁性体膜１３の膜厚方向のバラツキによる磁化曲線の変化の影響を補償することができ、より安定なメモリ読み出し動作を実現できる。
【０２２５】
（第３実施形態）
図１９は、本発明の第３実施形態に係わる磁気記憶装置の構成を示す図である。図１９（ａ）は図１（ａ）の平面図のＡ−Ａ’部に対応する断面図で、図１９（ｂ）はＢ−Ｂ’部に対応する断面図である。なお、図１９において、図１と同一な部分には同一符号を付し、その詳細な説明を省略する。
【０２２６】
本実施形態の特徴は、図１における強磁性体膜１１，非磁性導電膜１２及び軟磁性体膜１３からなる磁気記憶部をグラニュラー薄膜５２で置き換えたことである。なお、５１は絶縁膜である。
【０２２７】
図１９（ｃ）にグラニュラー薄膜５２の構造を示す。例えばＣｕやＡｇ等の非磁性体からなる非磁性体母相５２1 に、例えばＣｏ等の磁性材料からなる直径０．１μｍ以下の強磁性粒子５２2 と、強磁性粒子５２2 より保磁力が小さく、例えば直径０．１μｍ以下のＮｉやＦｅの軟磁性粒子５２3 とを、例えばそれぞれ、１０から５０％体積分率で分散させた構造となっている。そして、強磁性粒子５２2 と軟磁性粒子５２3 の磁化ベクトルの配列変化に対して抵抗変化が生ずる。
【０２２８】
例えば、強磁性粒子５２2 を非磁性体母相５２1 中に分散させた例として、ＣｕにＣｏを分散させた膜では、１０ｋＯｅの磁場印加で５％以上の抵抗の減少があることが知られている（三谷誠司、高梨弘毅、藤森啓安、固体物理Ｖｏｌ．３２、Ｎｏ．４、ｐ．２３８（１９９７））。
【０２２９】
さらに、非磁性体母相５２1 として、Ａｌ2 Ｏ3 やＳｉＯ2 、ＭｇＯ、ＨｆＯ2 などの非磁性絶縁体母相を用いてもよく、例えば、酸化アルミニウムにＣｏを分散させたＣｏ52Ａｌ20Ｏ28膜では、１０ｋＯｅの磁場印加で８％以上の抵抗の減少があることが知られている（三谷誠司、高梨弘毅、藤森啓安、固体物理Ｖｏｌ．３２、Ｎｏ．４、ｐ．２３５（１９９７））。
【０２３０】
ここでグラニュラー薄膜５２の抵抗値及び抵抗変化量は、強磁性粒子５２2 と軟磁性粒子５２3 との配置間隔によって決まる。従って、第１実施形態の非磁性体膜１２の膜厚をキャリアの平均自由行程、つまり典型的には室温で１０ｎｍ以下にする必要があったのに対し、グラニュラー薄膜５２の膜厚は、例えば、１０ｎｍ程度でもよい。このため、より抵抗値の製膜条件のばらつきを抑えることができる。
【０２３１】
さらに、非磁性体母相５２1 として、Ａｌ2 Ｏ3 やＳｉＯ2 、ＭｇＯ、ＨｆＯ2 などの非磁性絶縁体を用いた場合には、メモリセルのデータ転送線方向の抵抗を、非磁性体母相を用いた場合よりも大きくすることができ、チャネル抵抗が金属よりも大きなＭＩＳＦＥＴを読み出し書き込み回路に用いる場合には、インピーダンス整合上都合がよい。
【０２３２】
また、図２０に本実施形態の変形例を示す。図２０（ａ）は図１（ａ）の平面図のＡ−Ａ’部に対応する断面図で、図２０（ｂ）はＢ−Ｂ’部に対応する断面図、図２０（ｃ）はグラニュラー薄膜の構成を示す図である。なお、図２０において、図１９と同一な部分には同一符号を付し、その詳細な説明を省略する。
【０２３３】
本変形例では、基本的には先に示したものと同じであるが、グラニュラー薄膜５２を軟磁性膜５５で挟んだ構造を有する。
【０２３４】
また、グラニュラー薄膜５２は、図２０（ｃ）に示すように、例えばＣｕやＡｇからなる非磁性体母相５２1 中に例えばＣｏ，Ｎｉ又はＦｅ等の磁性材料からなる直径０．１μｍ以下の強磁性粒子５２2 を、例えば１０から５０％体積分率で分散させた構造となっている。そして、グラニュラー薄膜５２を、強磁性粒子５２2 の保磁力より小さい軟磁性膜５５で挟んでいる。
【０２３５】
グラニュラー薄膜５２の磁化の方向と軟軟磁性膜５５との磁化の方向変化によって、グラニュラー薄膜５２と軟磁性膜５５との界面において磁化の方向に依存した散乱またはトンネル現象が生じ、抵抗変化が生ずる。
【０２３６】
もちろん、本変形例も、非磁性体母相５２1 として、Ａｌ2 Ｏ3 やＳｉＯ2 、ＭｇＯ、ＨｆＯ2 などの非磁性絶縁体母相を用いてもよい。本変形例では、強磁性粒子と軟磁性膜５５との間隔によって、抵抗値及び抵抗変化量が決まるので、グラニュラー薄膜５２を極端に薄くする必要がない。よって、グラニュラー薄膜５２を例えば１０ｎｍ以上に厚く成膜することによって、より抵抗値のばらつきを抑えることができる。もちろん、本変形例で、グラニュラー薄膜５２として、軟磁性体となる粒子を分離させた構造とし、軟磁性膜５５の代わりに強磁性体膜を用いた構造でもよい。また、軟磁性膜５５の片側のみを形成した構造を用いることが可能である。
【０２３７】
（第４実施形態）
図２１は、本発明の第４実施形態に係わる磁気記憶装置の構成を示す図である。図２１（ａ）は平面図、図２１（ｂ）は同図（ａ）のＡ−Ａ’部の断面図、図２１（ｃ）は同図（ａ）のＢ−Ｂ’部の断面図、図２１（ｄ）は同図（ａ）のＣ−Ｃ’部の断面図を示す。なお、図１と同一なものには同一符号を付し、その説明を省略する。
【０２３８】
絶縁基体６１上にデータ選択線２２が形成されている。データ選択線２２の表面及び側部に、それぞれ表面絶縁膜６３及び側壁絶縁膜６４が形成されている。そして、側壁絶縁膜６４の間の絶縁基体６１上に側壁間導電膜６５が形成されている。表面絶縁膜６３，側壁絶縁膜６４及び側壁間導電膜６５の表面は同一平面に形成されている。また、絶縁基体６１上、且つ側壁間導電膜の間に層間絶縁膜７０が形成されている。
【０２３９】
表面絶縁膜６３，側壁絶縁膜６４及び側壁間導電膜６５上に、バリアメタル６６，強磁性体膜１１及び非磁性導電膜１２及び軟磁性体膜１３が順次積層されている。
【０２４０】
本実施形態では、側壁間導電膜６５がデータ選択線２２と自己整合的に形成されている点、及びデータ選択線２２の上にデータ転送線１０が形成されている点が第１実施形態と異なっている。
【０２４１】
バリアメタル６６は、例えば厚さ１〜１００ｎｍのＴａＮ，ＴｉＮ，ＷＮ，ＴａＷ等からなり、下部構造からの不純物汚染を防ぎ、側壁間導電膜６５及び表面絶縁膜６３と、強磁性体膜１１との密着性を向上させ、強磁性体膜１１を堆積する場合の下地平坦性を向上させる役割がある。
【０２４２】
また、側壁間導電膜６５は、例えば厚さ５０〜１０００ｎｍでＷ，Ａｌ，ＡｌＣｕ又はＣｕから形成され、データ転送線１０のメモリセル同士の接続領域の寄生抵抗を削減する役割があり、軟磁性体膜１３のパターンと自己整合的に形成されている。また、層間導電膜６５はバリアメタル６６と接触している。
【０２４３】
また、表面絶縁膜６３及び側壁絶縁膜６４は、例えば５〜１００ｎｍの厚さからなるシリコン酸化膜またはシリコン窒化膜からなる絶縁膜からなり、データ選択線２２とデータ転送線１０との電気的分離を行っている。
【０２４４】
これらデータ転送線１０とデータ選択線２２は直交する方向に形成され、互いに直交する方向に磁場を形成する。また、絶縁基体６１は、例えばシリコン酸化膜、シリコン窒化膜、またはアルミナからなる絶縁膜で構成されている。
【０２４５】
次に、図２２〜２５の工程断面図を用いて、図２１の磁気記憶装置の製造工程を説明する。図２２〜２５の工程断面図において、それぞれ（ａ）〜（ｄ）に示す部位は、図２１の（ａ）〜（ｄ）に示す部位に対応している。
【０２４６】
先ず、図２２に示すように，あらかじめＣＭＰ法を用いて平坦にした絶縁基体６１上に、例えば、厚さ５０〜１０００ｎｍのＷ、Ａｌ、ＡｌＣｕからなる導電膜，厚さ５〜２００ｎｍのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を順次全面に堆積する。さらに、リソグラフィと異方性エッチングによって、導電膜及び絶縁膜を選択的にパターンニングして取り除き、データ選択線２２及び表面絶縁膜６３を形成する。
【０２４７】
次いで、例えば、厚さ１〜２００ｎｍのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を全面に堆積する。この絶縁膜の厚さは、データ選択線２２の配置間隔の１／２以下とする。そして、図２３に示すように、例えば異方性エッチングによって絶縁膜を垂直方向にエッチングし、データ選択線２２の切り立った側壁に絶縁膜を選択的に残し、側壁絶縁膜６４を形成する。ここで、側壁絶縁膜６４の材質は、絶縁基体６１の材質と異なっていることが、データ選択線２２の側壁に選択的に側壁絶縁膜６４を形成するのに望ましい。
【０２４８】
次いで、図２４に示すように、全面に例えば厚さ５０〜２０００ｎｍのＷ、Ａｌ、ＡｌＣｕ、Ｃｕからなる導電膜を全面堆積した後、例えばＣＭＰ法により表面絶縁膜６３の表面に現れる程度に前記導電膜を研磨エッチングして平坦化し、側壁絶縁膜６４に囲まれた領域に側壁間導電膜６５を形成する。このＣＭＰ工程は、平滑化レジストを全面塗布した後エッチングする、いわゆるエッチバックプロセスで代替してもよい。
【０２４９】
次いで、図２５に示すように、例えば厚さ１〜１００ｎｍのＴａＮやＴｉＮ，ＷＮ，ＴａＷからなるバリアメタル６６、厚さ５００〜０．５ｎｍのＦｅ、Ｎｉ、Ｃｏ、Ｃｒ、Ｍｎやそれらの合金ＮｉＦｅやＣｏＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔ、及びこれらの積層膜からなる強磁性体膜１１、及び１０〜０．５ｎｍの厚さのＣｕ、ＡｇＣｕやＴａＮからなる非磁性体の非磁性導電膜１２、厚さ５００〜０．５ｎｍのＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏ、ＣｏＴａＺｒ、ＣｏＮｂＺｒ、ＦｅＴａＮまたは、ＣｏＺｒＮｂ／ＮｉＦｅ／ＣｏＦｅなどの積層膜からなる軟磁性体膜１３を全面に順次堆積する。
【０２５０】
さらに、レジスト７１を全面に塗布した後、リソグラフィ技術を用いてレジスト７１をパターニングし、エッチングまたはイオンミリングによって軟磁性体膜１３，非磁性導電膜１２，強磁性体膜１１，バリアメタル６６及び側壁間導電膜６５をエッチングする。このようにして軟磁性体膜１３，非磁性導電膜１２，強磁性体膜１１，バリアメタル６６からなる各データ転送線１０に対して電気的に接続された側壁間導電膜６５を自己整合的に形成することができる。この後、例えばレジスト７１は灰化させて取り除く。
【０２５１】
そしてさらに、厚さ５０〜１０００ｎｍのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜を全面に堆積し、例えば、エッチバックによって絶縁膜を側壁絶縁膜６４と側壁間導電膜６５に囲まれた溝内にのみ残すことによって層間絶縁膜７０を形成し図２１に示した形状を形成する。
【０２５２】
本実施形態では、データ選択線２２が形成される絶縁基体６１をあらかじめ平坦にすることができる。よって、データ転送線２２の厚さや粒径、配向を第１実施形態に比べて均一にすることが容易となる。このため、よりエレクトロ・マイグレーションによる断線が起きにくいデータ選択線２２を形成することができ、データ選択線２２に流せる電流密度を大きくすることができる。
【０２５３】
さらに、データ選択線２２の成膜温度を強磁性体膜１１，非磁性導電膜１２及び軟磁性体膜１３が劣化する温度よりも上昇させることができる。例えば、強磁性体膜１１としてＮｉＦｅ、非磁性導電膜１２としてＣｕを用いた場合には、２５０℃以上の温度にすると、ＮｉＦｅとＣｕとの界面拡散のため抵抗変化率が劣化する問題が生じる。
【０２５４】
このため、強磁性体膜１１，非磁性導電膜１２及び軟磁性体膜１３からなる磁気記憶部１６を形成した後のプロセスは、２５０℃以下の低温で構成する必要があり、磁気記憶部１６の形成後にデータ選択線２２の形成を行う構成では、データ転送線１０とデータ選択線２２間の絶縁膜として、例えば、２５０℃以上の成膜温度を必要とするプラズマＳｉＮ膜、ＴＥＯＳ分解を用いたプラズマＳｉＯ2 膜、常圧ＣＶＤで形成したＳｉＯ2 絶縁膜のように、電気絶縁特性が良い膜を形成するのは困難であった。
【０２５５】
さらに、データ選択線２２も高温で堆積することができないため、４００℃以上の基板温度を必要とするＣＶＤ法を用いてＡｌやＷ膜を形成することが困難であった。そのため、室温から１００℃程度の基板温度でデータ転送線１０を形成すると、粒界成長が起きにくく粒界が多く信頼性が低く電気抵抗が高い膜が形成されてしまう問題点があった。
【０２５６】
しかし、本実施形態の構造及び製造法を用いれば、例えば、４００℃以上の温度でデータ選択線２２を形成した後に、データ転送線１０を形成することができるので、上記のデータ転送線１０の耐熱性の問題を解決することができ、表面絶縁膜６３として、よりエッチング加工性や電気的絶縁特性の良い膜を使用できる。また、データ選択線２２を加工する際のエッチングダメージが磁気記憶部１６に入らないため、より信頼性の高い磁気メモリセルを形成することができる。
【０２５７】
さらに、本実施形態では、リソグラフィを要する工程は、データ選択線２２を形成する工程とデータ転送線１０を形成する工程の２工程であり、第１実施形態と比べて、リソグラフィ工程を減らすことができる。また、データ転送線１０の抵抗を下げる側壁間導電膜６５が自己整合的に形成されるので、データ転送線２２と側壁間導電膜６５との合わせずれによるメモリセル領域のデータ転送線１０の形成する磁場の不均一性を防ぐことができる。ここで、より抵抗変化を均一にでき、よりメモリセルの特性のばらつきを小さくできる。
【０２５８】
さらに、図２６に本実施形態の変形例の構造を示す。図２６（ａ）は平面図、図２６（ｂ）は（ａ）のＡ−Ａ’部の断面図、図２６（ｃ）は（ａ）のＢ−Ｂ’部の断面図、図２６（ｄ）は（ａ）のＣ−Ｃ’部の断面図である。なお、図１及び図２１と同一の部分には、同一符号をつけて詳しい説明は省略する。
【０２５９】
本変形例の特徴は、先に示した表面絶縁膜及び側壁絶縁膜が一体化され、絶縁基体６１及びデータ選択線２２を覆うように層間絶縁膜８１が形成されていることである。
【０２６０】
この構造は、例えば次のように形成すればよい。予めＣＭＰ法によって平坦にした絶縁基体６１上に、例えば厚さ５０〜１０００ｎｍのＷ、Ａｌ、ＡｌＣｕからなる導電膜を全面に堆積した後、パターニングを行いデータ選択線２２を形成する。さらに、例えば、データ選択線２２の配置間隔の１／２以下の厚さ、例えば厚さ５〜２００ｎｍのシリコン酸化膜またはシリコン窒化膜を等方的な成膜手法を用いて全面に堆積して層間絶縁膜８１を形成し、図２７に示した形状を得る。後の工程は、図２４，２５を用いて説明した製造工程と一致するので省略する。
【０２６１】
本変形例では、表面絶縁膜６３と側壁絶縁膜６４の厚さをそれぞれ任意に選択することはできないが、表面絶縁膜６３を形成する際の微細な異方性エッチングが不要である。よって、異方性エッチングを行うことが困難な、例えばアルミナやＭｇＯなどを用いることができ、工程も簡単となる。また、データ転送線１０のエッチングの際に、表面絶縁膜６３と側壁絶縁膜６４の境界からエッチングガスが侵入し、側壁絶縁膜６４をデータ選択線２２がエッチングされてしまう問題を防ぐことができる。
【０２６２】
なお、本発明は上述した各実施例に限定されるものではない。上記実施形態では、層間絶縁膜，表面絶縁膜及び側壁絶縁膜等の絶縁膜の形成法としては、熱酸化による酸化膜形成法、３０ｋｅＶ程度の低加速エネルギーで酸素を注入した酸化膜を形成してもよいし、絶縁膜を堆積する方法で形成してもよいし、シリコン窒化膜を堆積する方法、これらを組み合わせてもよい。
【０２６３】
また、素子分離膜や絶縁膜形成法自身は、磁性膜や金属膜を絶縁膜に変換するこれら以外の方法、例えば酸化イオンを堆積した磁性膜に注入する方法や、堆積した磁性膜を酸化する方法を用いてもかまわない。
【０２６４】
また、もちろん、絶縁膜としては、レジスト、Ｓｐｉｎ−ｏｎ−ｇｌａｓｓやシリコン窒化膜、その他チタン酸化膜、タンタル酸化膜、レジスト、またはＡｌ2 Ｏ3 、有機常誘電体膜の単層膜またはそれらの複合膜を用いることもできる。
【０２６５】
また、強磁性体膜１１、強磁性粒子５２2 、及び軟磁性体膜１３、軟磁性粒子５２3 の材料は、希薄磁性半導体であるＨｇＭｎＴｅやＣｄＭｎＳｅ、ＩｎＭｎＡｓ、ＧａＭｎＡｓ、やペロブスカイト型強磁性体ＬａＣａＭｎＯやＬａＳｒＭｎＯやスピネルフェライトＦｅＯ、ＭｎＦｅＯ、ＣｏＦｅＯ、ＮｉＦｅＯ、ＰｔＭｎＳｂ、ＮｉＭｎＳｂでもよい。また、この場合非磁性導電膜１２、非磁性体母相５２1 としては、例えば、ｎ型またはｐ型にドープしたＨｇＣｄＴｅ、ＩｎＧａＡｓ、ＳｒＴｉＯ、ＭｇＯを用いることが可能である。また、強磁性体膜１１及び軟磁性体膜１３の上下関係は入れ替えても構わない。
【０２６６】
第２実施形態において、スイッチ素子としてｎ型ＭＩＳＦＥＴ又はｐ型ＭＩＳＦＥＴを用いたが、これらは、ゲート入力を反転すれば、ｐ型とｎ型とを入れ替えてもよい。また、ｎ型ＭＩＳＦＥＴでなく、例えばｎｐｎバイポーラトランジスタでもよいし、ｐｎｐバイポーラトランジスタでもよい。バイポーラトランジスタを用いた場合には、ドレイン電極の代わりにコレクタ電極、ソース電極の代わりにエミッタ電極、ゲート電極の代わりにベース電極を用い、ｏｎ状態にするのに、例えばベース−エミッタ電極間にｎｐｎトランジスタで正にｐｎ接合の順方向電圧、例えばＳｉでは０．６Ｖ以上、ｐｎｐトランジスタで負に順方向電圧以上に印加し、ｏｆｆ状態にするにはベース電極を０Ｖとすればよい。
【０２６７】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【０２６８】
【発明の効果】
以上説明したように本発明によれば、データの書き込み動作時及び読み込み動作時におけるデータ選択線に流れる電流の方向を一定にしてデータ選択線の回路が簡易化されると共に、メモリセルの高集積化を図り得る。
【図面の簡単な説明】
【図１】第１実施形態に係わる磁気記憶装置の構成を示す図。
【図２】データ転送線の抵抗ＲBLの磁場ＨBLに対する依存性を示す特性図。
【図３】図２の状態Ａ〜Ｄに対応した強磁性体膜及び軟磁性体膜の磁化状態を示す図。
【図４】図２の状態Ａ〜Ｄに対応した強磁性体膜及び軟磁性体膜の磁化状態を示す図。
【図５】磁化困難方向に磁場ＨWLを加えた場合の、強磁性体薄膜の磁化と磁場ＨBL依存性を示す特性図。
【図６】磁場ＨWLをパラメータとした、データ転送線の抵抗ＲBLの磁場ＨBLに対する依存性を示す特性図。
【図７】図６の状態Ａ’及びＢ’並びに状態Ａ及びＢに対応する強磁性体膜及び軟磁性体膜の磁化状態を示す特性図。
【図８】磁場ＨWLが０又は正の磁場である場合のデータ転送線の抵抗ＲBLの磁場ＨBLに対する依存性を示す特性図。
【図９】第１実施形態に係わるメモリマトリクスの構成を示す図。
【図１０】従来技術の読み出し動作時及び書き出し動作時の磁場ＨBLと磁場ＨWLに対する制限領域を示す図。
【図１１】本実施形態の読み出し動作時及び書き出し動作時の磁場ＨBLと磁場ＨWLに対する制限領域を示す図。
【図１２】第２実施形態に係わるメモリマトリクスを含む回路構成を示す図。
【図１３】図１２の回路構成の一部を詳細に示した図。
【図１４】ダミーセルの構成を示す図。
【図１５】ダミーセルの構成を示す図。
【図１６】ダミーセルの構成を示す図。
【図１７】書き込み動作を説明するためのタイミングチャートを示す図。
【図１８】読み込み動作を説明するためのタイミングチャートを示す図。
【図１９】第３実施形態に係わる磁気記憶装置の構成を示す図。
【図２０】第３実施形態に係わる磁気記憶装置の構成を示す図。
【図２１】第４実施形態に係わる磁気記憶装置の構成を示す図。
【図２２】図２１の磁気記憶装置の製造工程を示す図。
【図２３】図２１の磁気記憶装置の製造工程を示す図。
【図２４】図２１の磁気記憶装置の製造工程を示す図。
【図２５】図２１の磁気記憶装置の製造工程を示す図。
【図２６】図２１の磁気記憶装置の変形例を示す図。
【図２７】図２６の磁気記憶装置の製造工程を示す図。
【図２８】従来技術の磁気記憶装置の構成を示す図。
【図２９】データ転送線の抵抗ＲBLのデータ選択線の電流ＩWL依存性を示す特性図。
【図３０】強磁性体膜の磁化状態を示す図。
【図３１】従来の磁気記憶装置の構成を示す図。
【図３２】図３１の磁気記憶装置を用いたマトリクスの構成を示す図。
【符号の説明】
１０…データ転送線
１０s …選択されたデータ転送線
１１…強磁性体膜
１２…非磁性導電膜
１３…軟磁性体膜
１４…バリアメタル層
１５…金属導電層
１６…磁気記憶部
２０…スイッチ素子
２０…トランジスタ
２１…層間絶縁膜
２２…データ選択線
２２S …選択されたデータ選択線
２２US…選択されていないデータ選択線
２２D …ダミーメモリセル用のデータ選択線
２２N …電流供給ノード
２３…メモリセル
２３S …選択されたメモリセル
２３US…選択されていないメモリセル
２３D …ダミーメモリセル
２４N …ノード
３１…トランジスタ
３２…トランジスタ
３３…トランジスタ
３５…データ転送線
３６…差動センスアンプ
４０…ｐ型ＭＩＳＦＥＴ
４１…ｎ型ＭＩＳＦＥＴ
４２…ＭＩＳＦＥＴ
４３…トランジスタ
５１…絶縁膜
５２…グラニュラー薄膜
５２1 …非磁性体母相
５２2 …強磁性粒子
５２3 …軟磁性粒子
５５…軟磁性膜
６１…絶縁基体
６３…表面絶縁膜
６４…側壁絶縁膜
６５…側壁間導電膜
６６…導電膜
７０…層間絶縁膜
７１…レジスト
８１…層間絶縁膜
【図１】
0004226679.tif 000002
【図２】
0004226679.tif 000003
【図３】
0004226679.tif 000004
【図４】
0004226679.tif 000005
【図５】
0004226679.tif 000006
【図６】
0004226679.tif 000007
【図７】
0004226679.tif 000008
【図８】
0004226679.tif 000009
【図９】
0004226679.tif 000010
【図１０】
0004226679.tif 000011
【図１１】
0004226679.tif 000012
【図１２】
0004226679.tif 000013
【図１３】
0004226679.tif 000014
【図１４】
0004226679.tif 000015
【図１５】
0004226679.tif 000016
【図１６】
0004226679.tif 000017
【図１７】
0004226679.tif 000018
【図１８】
0004226679.tif 000019
【図１９】
0004226679.tif 000020
【図２０】
0004226679.tif 000021
【図２１】
0004226679.tif 000022
【図２２】
0004226679.tif 000023
【図２３】
0004226679.tif 000024
【図２４】
0004226679.tif 000025
【図２５】
0004226679.tif 000026
【図２６】
0004226679.tif 000027
【図２７】
0004226679.tif 000028
【図２８】
0004226679.tif 000029
【図２９】
0004226679.tif 000030
【図３０】
0004226679.tif 000031
【図３１】
0004226679.tif 000032
【図３２】
0004226679.tif 000033