【手続補正書】
【提出日】平成25年3月6日(2013.3.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソースとドレインとゲートとを有し、前記ゲートが前記ソースと前記ドレインとの間及びｎ導電型チャネル層上にある金属半導体電界効果トランジスタと、
前記ソースの下にあり、前記ドレインに向かって延びている端部を有するｐ導電型領域であって、ｐ導電型介在半導体層によって前記ｎ導電型チャネル層から隔てられ、前記ソースに隣接し前記ｐ導電型領域を露出させるコンタクトビアホールを介して前記ソースに電気的に結合されているｐ導電型領域とを備え、
前記ｐ導電型領域は、ソースコンタクト及び／又はソース注入領域の下から延びていてドレインコンタクトの下までは延びていない金属半導体電界効果トランジスタの単位セル。
【請求項２】
前記ゲートは、第１側壁及び第２側壁を有し、前記第１側壁が前記ゲートの前記ソース側にあり、前記第２側壁が前記ゲートの前記ドレイン側にあり、
前記ｐ導電型領域は、前記ソースの下から前記ゲートの前記第１側壁まで延びていて前記ゲートの前記第１側壁を越えては延びていない請求項１に記載の金属半導体電界効果トランジスタ。
【請求項３】
前記ｐ導電型領域がその上に設けられる炭化ケイ素（ＳｉＣ）基板をさらに備え、
前記ｎ導電型チャネル層は、ｎ導電型炭化ケイ素（ＳｉＣ）を含み、前記ｐ導電型領域は、ｐ導電型ＳｉＣを含む請求項２に記載の金属半導体電界効果トランジスタ。
【請求項４】
前記ｐ導電型領域は、前記ＳｉＣ基板中に設けられ、該ＳｉＣ基板内に約０．４μｍ延びている請求項３に記載の金属半導体電界効果トランジスタ。
【請求項５】
前記ｐ導電型領域のキャリア濃度は、約１．０×１０１８ｃｍ−３〜約１．０×１０２０ｃｍ−３である請求項４に記載の金属半導体電界効果トランジスタ。
【請求項６】
前記ｎ導電型チャネル層は、前記ｐ導電型領域上に第１のｎ導電型チャネル層を備え、
前記第１のｎ導電型チャネル層上に第２のｎ導電型チャネル層を備える請求項５に記載の金属半導体電界効果トランジスタ。
【請求項７】
前記第１のｎ導電型チャネル層のキャリア濃度は、約３×１０１７ｃｍ−３であり、前記第２のｎ導電型チャネル層のキャリア濃度は、約１×１０１６ｃｍ−３である請求項６に記載の金属半導体電界効果トランジスタ。
【請求項８】
前記第１のｎ導電型チャネル層の厚さは、約０．２８μｍであり、前記第２のｎ導電型チャネル層の厚さは、約９００Åである請求項７に記載の金属半導体電界効果トランジスタ。
【請求項９】
前記ｐ導電型ＳｉＣ領域は、前記ＳｉＣ基板中にあり、前記ＳｉＣ基板内に約０．４μｍ延びている請求項８に記載の金属半導体電界効果トランジスタ。
【請求項１０】
前記ゲートは、第１側壁及び第２側壁を有し、前記第１側壁が前記ゲートの前記ソース側に、前記第２側壁が前記ゲートの前記ドレイン側にあり、
前記ｐ導電型領域は、前記ソースの下から前記第１側壁の前記ソース側の前記第１側壁の内側に約０．１〜約０．３μｍまで延びている請求項１に記載の金属半導体電界効果トランジスタ。
【請求項１１】
前記ゲートは、第１側壁及び第２側壁を有し、前記第１側壁が前記ゲートの前記ソース側に、前記第２側壁が前記ゲートの前記ドレイン側にあり、
前記ｐ導電型領域は、前記ソースの下から前記ゲートの前記第２側壁まで延びていて前記ゲートの前記第２側壁を越えては延びていない請求項１に記載の金属半導体電界効果トランジスタ。
【請求項１２】
前記ゲートは、第１側壁及び第２側壁を有し、前記第１側壁が前記ゲートの前記ソース側に、前記第２側壁が前記ゲートの前記ドレイン側にあり、
前記ｐ導電型領域は、前記ソースの下から前記ゲートの前記第１側壁と前記ゲートの前記第２側壁との間まで延びている請求項１に記載の金属半導体電界効果トランジスタ。
【請求項１３】
前記ｐ導電型領域は、ソースコンタクト及び／又はソース注入領域の下から延びていてドレインコンタクトの下までは延びていない請求項１に記載の金属半導体電界効果トランジスタ。
【請求項１４】
前記ｐ導電型領域は、ソースコンタクト及び／又はソース注入領域の下から延びていてドレイン注入領域の下までは延びていない請求項１に記載の金属半導体電界効果トランジスタ。
【請求項１５】
前記ｎ導電型チャネル層は、第１、第２及び第３のｎ導電型ＳｉＣチャネル層を備え、該第１、第２及び第３のｎ導電型チャネル層が、それぞれ第１、第２及び第３のキャリア濃度を有する請求項３に記載の金属半導体電界効果トランジスタ。
【請求項１６】
バッファ層を前記ＳｉＣ基板上にさらに備え、
前記ｐ導電型領域は、前記バッファ層中に形成される請求項３に記載の金属半導体電界効果トランジスタ。
【請求項１７】
前記バッファ層の厚さは、約２μｍである請求項１６に記載の金属半導体電界効果トランジスタ。
【請求項１８】
前記ｐ導電型領域は、前記バッファ層内に約０．４μｍ延びている請求項１７に記載の金属半導体電界効果トランジスタ。
【請求項１９】
前記バッファ層は、約０．５×１０１５ｃｍ−３〜約３×１０１５ｃｍ−３のキャリア濃度のｐ導電型ＳｉＣ、約５×１０１４ｃｍ−３未満のキャリア濃度のｎ導電型ＳｉＣ、及び未ドープＳｉＣのうちの少なくとも１つを含む請求項１６に記載の金属半導体電界効果トランジスタ。
【請求項２０】
前記ｐ導電型領域がその上に設けられる基板をさらに備え、
前記基板は、ｎ導電型ガリウムヒ素（ＧａＡｓ）及びｎ導電型窒化ガリウム（ＧａＮ）のうちの少なくとも１つを含み、
前記ｎ導電型チャネル層は、ｎ導電型ＧａＡｓ及びｎ導電型ＧａＮのうちの少なくとも１つを含み、
前記ｐ導電型領域は、ｐ導電型ＧａＡｓ及びｐ導電型ＧａＮのうちの少なくとも１つを含む請求項１に記載の金属半導体電界効果トランジスタ。
【請求項２１】
前記ｎ導電型チャネル層上にあってそれぞれ前記ソース及び前記ドレインを構成する第１及び第２のオーミックコンタクトと、
前記ソースと前記ドレインとの間にあって前記ｎ導電型チャネル層を露出させる第１陥凹部であって、前記ゲートがその中に設けられ、前記ｎ導電型チャネル層内に延びている第１陥凹部と、
前記ソースに隣接し、前記ｐ導電型領域を露出させるコンタクトビアホールと、
前記露出したｐ導電型領域上の第３のオーミックコンタクトと
をさらに備える請求項１に記載の金属半導体電界効果トランジスタ。
【請求項２２】
前記ドレインの前記第２のオーミックコンタクト上の第１のオーバー層と、前記ソースの前記第１のオーミックコンタクト上及び前記ｐ導電型領域の露出部分の前記第３のオーミックコンタクト上の第２のオーバー層をさらに備え、
該第２のオーバー層が、前記ソースの前記第１のオーミックコンタクト及び前記ｐ導電型領域の前記露出部分の第３のオーミックコンタクトを電気的に結合させる請求項２１に記載の金属半導体電界効果トランジスタ。
【請求項２３】
前記ｎ導電型チャネル層のキャリア濃度を超えるキャリア濃度を有し、前記ソース及び前記ドレインの下の前記ｎ導電型チャネル層中に注入されたＳｉＣのｎ導電型領域をさらに備え、
前記第１及び前記第２のオーミックコンタクトは、前記ＳｉＣのｎ導電型領域上に設けられている請求項２１に記載の金属半導体電界効果トランジスタ。
【請求項２４】
前記注入されたＳｉＣのｎ導電型領域のキャリア濃度は、約１×１０１９ｃｍ−３である請求項２３に記載の金属半導体電界効果トランジスタ。
【請求項２５】
前記第１、第２及び第３のオーミックコンタクトは、ニッケルコンタクトを含む請求項２１に記載の金属半導体電界効果トランジスタ。
【請求項２６】
前記ｎ導電型チャネル層上にあってそれぞれ前記ソース及び前記ドレインを構成する第１及び第２のオーミックコンタクトと、
前記ソースと前記ドレインとの間にあって前記ｎ導電型チャネル層を露出させ、第１及び第２側壁を有する第１陥凹部と、
前記第１陥凹部の前記第１側壁と前記第２側壁との間に設けられた第２陥凹部であって、前記ゲートがその中に設けられ前記ｎ導電型チャネル層内に延びている第２陥凹部と、
前記ソースに隣接し、前記ｐ導電型領域を露出させるコンタクトビアホールと、
前記露出したｐ導電型領域上の第３のオーミックコンタクトと
をさらに備える請求項１に記載の金属半導体電界効果トランジスタ。
【請求項２７】
前記ｎ導電型チャネル層は、第１及び第２のｎ導電型層を備え、
前記第１陥凹部は、前記第１のｎ導電型チャネル層を貫通して前記第２のｎ導電型チャネル層まで延びて前記第２のｎ導電型チャネル層を露出させ、
前記第２陥凹部は、前記第２のｎ導電型領域内に延びている請求項２６に記載の金属半導体電界効果トランジスタ。
【請求項２８】
ソースとドレインとゲートとを有し、前記ゲートが前記ソースと前記ドレインとの間及びｎ導電型チャネル層上にある金属半導体電界効果トランジスタを形成するステップと、
前記ソースの下にあり、前記ドレインに向かって延びている端部を有するｐ導電型領域であって、ｐ導電型介在半導体層によって前記ｎ導電型チャネル層から隔てられ、前記ソースに隣接し前記ｐ導電型領域を露出させるコンタクトビアホールを介して前記ソースに電気的に結合されているｐ導電型領域を形成するステップと
を有し、
前記ｐ導電型領域を形成するステップは、ソースコンタクト及び／又はソース注入領域の下から延びていてドレインコンタクトの下までは延びていない前記ｐ導電型領域を形成するステップを有する金属半導体電界効果トランジスタの作製方法。
【請求項２９】
ソースとドレインとゲートとを有し、前記ゲートが前記ソースと前記ドレインとの間及び半導体材料の第１層上にあるトランジスタと、
前記ソースの下にあり、前記ドレインに向かって延びている端部を有するｐ導電型領域であって、ｐ導電型介在半導体層によって半導体材料の前記第１層から隔てられ、前記ソースに隣接し前記ｐ導電型領域を露出させるコンタクトビアホールを介して前記ソースに電気的に結合されているｐ導電型領域とを備え、
前記ｐ導電型領域は、ソースコンタクト及び／又はソース注入領域の下から延びていてドレインコンタクトの下までは延びていないトランジスタの単位セル。
【請求項３０】
ソースとドレインとゲートとを有し、前記ゲートが前記ソースと前記ドレインとの間及びｎ導電型ＳｉＣのチャネル層上にある炭化ケイ素（ＳｉＣ）金属半導体電界効果トランジスタと、
前記ソースの下にあり、前記ドレインに向かって延びている端部を有するｐ導電型ＳｉＣ領域であって、ｐ導電型介在半導体層によって前記ｎ導電型ＳｉＣチャネル層から隔てられ、前記ソースに隣接し前記ｐ導電型ＳｉＣ領域を露出させるコンタクトビアホールを介して前記ソースに電気的に結合されているｐ導電型ＳｉＣ領域と
を備え、
前記ｐ導電型ＳｉＣ領域は、ソースコンタクト及び／又はソース注入領域の下から延びていてドレインコンタクトの下までは延びていない金属半導体電界効果トランジスタの単位セル。
【請求項３１】
ＳｉＣ基板上にｐ導電型注入用のマスクを形成するステップと、
前記ｐ導電型注入領域を注入し、ｐ導電型ＳｉＣ領域が、ソースの下にあり、ドレインに向かって延びている端部を有するように、アニールで前記ｐ導電型注入領域を活性化し、ｐ導電型ＳｉＣ領域を形成するステップであって、前記ｐ導電型ＳｉＣ領域がｐ導電型介在半導体層によってｎ導電型ＳｉＣチャネル層から隔てられ前記ソースに電気的に結合されており、前記ｎ導電型ＳｉＣチャネル層は第１のｎ導電型ＳｉＣチャネル層及び第２のｎ導電型ＳｉＣチャネル層を含むステップと、
前記ＳｉＣ基板及び前記ｐ導電型ＳｉＣ領域上にバッファ層を形成するステップと、
前記バッファ層上に前記第１のｎ導電型ＳｉＣチャネル層を形成するステップと、
前記第１のｎ導電型ＳｉＣチャネル層上に前記第２のｎ導電型ＳｉＣチャネル層を形成するステップと、
ｎ導電型ＳｉＣ注入用のマスクを形成するステップと、
前記ｎ導電型ＳｉＣを注入し、前記第２のｎ導電型ＳｉＣチャネル層中でそれぞれソース及びドレイン領域を形成するためにアニールで前記ｎ導電型ＳｉＣを活性化するステップと、
メサを形成するために前記第１及び第２のｎ導電型ＳｉＣチャネル層及び前記バッファ層をエッチングするステップと、
第１陥凹部用のマスクを形成し、前記ソース領域と前記ドレイン領域との間に前記第１陥凹部をエッチングするステップであって、前記第１陥凹部が前記第１のｎ導電型ＳｉＣチャネル層を露出させ第１及び第２の側壁を有するステップと、
前記第１及び第２のｎ導電型ＳｉＣチャネル層上、前記ソース及び前記ドレイン領域上、ならびに前記第１陥凹部中に酸化膜層を形成するステップと、
前記酸化膜層中に前記ソースと前記ドレインとｐ導電型ＳｉＣコンタクト用のウィンドウを開けるステップと、
前記ソース及び前記ドレイン用に開けられた前記ウィンドウ中に第１及び第２のオーミックコンタクトを形成するステップと、
第２陥凹部用のマスクを形成し、前記第１陥凹部の前記第１側壁と前記第２側壁との間で前記第２のｎ導電型ＳｉＣチャネル層内に前記第２陥凹部をエッチングするステップと、
前記ｐ導電型ＳｉＣ領域を露出させるために、前記第１及び第２のｎ導電型チャネル層を貫通してエッチングし、前記コンタクトウィンドウを貫通して前記ｐ導電型ＳｉＣコンタクト用の第２バッファ層をエッチングするステップと、
前記露出したｐ導電型ＳｉＣ領域上に第３のオーミックコンタクトを形成するステップと、
前記第２陥凹部中にゲートを形成するステップと、
前記オーミックコンタクト及び前記ゲート上にオーバー層を形成するステップであって、前記ソース及び前記ｐ導電型ＳｉＣ領域の前記露出部分が、前記ソース及び前記ｐ導電型ＳｉＣ領域を電気的に結合させる単一のオーバー層を共有するステップと
を有し、
前記ｐ導電型ＳｉＣ領域を形成するステップは、ソースコンタクト及び／又はソース注入領域の下から延びていてドレインコンタクトの下までは延びていない前記ｐ導電型ＳｉＣ領域を形成するステップを有する金属半導体電界効果トランジスタの作製方法。