Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成25年9月27日(2013.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に高誘電膜を形成する段階と、
前記高誘電膜上に金属含有膜を形成する段階と、
前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、
前記半導体膜を異方性エッチングする段階と、
前記半導体膜及び前記半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供し、エッチングされた前記半導体膜の少なくとも側壁上に前記半導体基板に対して傾く保護膜を形成する段階と、
前記金属含有膜及び前記高誘電膜を異方性エッチングする段階と、
を含み、
前記保護膜は、前記半導体基板に近い部位の幅が前記半導体基板に遠い部位の幅より広いことを特徴とする半導体素子の形成方法。
【請求項２】
前記多結晶半導体の一部は前記異方性エッチングによって前記半導体膜から離脱し、離脱した前記多結晶半導体は前記反応性窒素及び／または前記酸素含有ガスによって窒化及び／または酸化されて保護パーティクルが形成されることを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項３】
前記保護パーティクルはエッチングされた前記半導体膜の側壁に付着して保護膜を形成することを特徴とする請求項３に記載の半導体素子の形成方法。
【請求項４】
前記保護パーティクルは前記半導体膜と異なるエッチング選択比を有することを特徴とする請求項３に記載の半導体素子の形成方法。
【請求項５】
前記金属含有膜は前記保護膜及びエッチングされた前記半導体膜をエッチングマスクとして使ってエッチングされることを特徴とする請求項３に記載の半導体素子の形成方法。
【請求項６】
前記半導体基板は互いに異なる導電型のドーパントを含む第１領域及び第２領域を含み、前記高誘電膜、前記金属含有膜及び前記半導体膜は前記第１領域及び前記第２領域の前記半導体基板上に形成され、
前記第２領域の前記高誘電膜及び前記金属含有膜の間にゲート導電膜を形成することをさらに含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項７】
前記半導体膜をエッチングすることは、前記半導体膜の上部をエッチングすること及び前記半導体膜の下部をエッチングすることを含み、
前記反応性窒素及び／または前記酸素含有ガスを提供することは前記半導体膜の上部をエッチングする段階と前記半導体膜の下部をエッチングする段階との間に実行されることを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項８】
前記半導体膜のエッチングと前記反応性窒素及び／または前記酸素含有ガスの提供を交互に複数回繰り返すことを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項９】
半導体基板と、
前記半導体基板上に順に積層された高誘電パターン及び金属含有パターンと、
前記金属含有パターン上の多結晶半導体を含むゲートパターンと、
前記ゲートパターンの側壁上の保護膜と、
を含み、
前記保護膜は前記多結晶半導体の酸化物、窒化物及び／または酸窒化物を含むことを特徴とする半導体素子。
【請求項１０】
基板上に金属含有膜を形成する段階と、
前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、
前記半導体膜を異方性エッチングして前記多結晶半導体が前記半導体膜から離脱される段階と、
前記半導体膜を異方性にエッチングする間に、反応性窒素及び／または酸素含有ガスを前記エッチングされた半導体膜に提供する段階と、
前記金属含有膜を異方性エッチングする段階と、
を含み、
前記反応性窒素及び／または酸素含有ガスは、多結晶半導体と反応して保護パーティクルを形成することを特徴とする半導体素子の形成方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上述の課題を解決するための半導体素子の形成方法及びこれらによって形成された半導体素子が提供される。
本発明の半導体素子の形成方法は、半導体基板上に高誘電膜を形成する段階と、前記高誘電膜上に金属含有膜を形成する段階と、前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、前記半導体膜を異方性エッチングする段階と、前記半導体膜及び前記半導体膜に隣接した領域に反応性窒素及び／または酸素含有ガスを提供し、エッチングされた前記半導体膜の少なくとも側壁上に前記半導体基板に対して傾く保護膜を形成する段階と、前記金属含有膜及び前記高誘電膜を異方性エッチングする段階とを含み、前記保護膜は、前記半導体基板に近い部位の幅が前記半導体基板に遠い部位の幅より広いことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の半導体素子の形成方法は、基板上に金属含有膜を形成する段階と、前記金属含有膜上に多結晶半導体を含む半導体膜を形成する段階と、前記半導体膜を異方性エッチングして前記多結晶半導体が前記半導体膜から離脱される段階と、前記半導体膜を異方性にエッチングする間に、反応性窒素及び／または酸素含有ガスを前記エッチングされた半導体膜に提供する段階と、前記金属含有膜を異方性エッチングする段階と、を含み、前記反応性窒素及び／または酸素含有ガスは、多結晶半導体と反応して保護パーティクルを形成することを特徴とする。
一態様において、前記多結晶半導体パーティクルは前記ゲートパターンの側壁上に不均一に配置され得る。
【手続補正書】
【提出日】平成25年8月22日(2013.8.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ＳＯＩ基板の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ボンド基板にイオンを照射して前記ボンド基板に脆化領域を形成し、
前記ボンド基板又はベース基板の表面に開口部を形成し、
絶縁層を間に挟んで前記ボンド基板と前記ベース基板とを貼り合わせる際に、前記ボンド基板の一つの角部から貼り合わせを進行させ、前記角部に対向する他の角部に前記開口部を配置することによって前記ベース基板と前記ボンド基板とが貼り合わない領域であって、かつ前記ベース基板と前記ボンド基板とによって外周が閉じられた領域を形成し、
熱処理を施すことにより、前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項２】
ボンド基板上に絶縁層を形成し、
前記ボンド基板にイオンを照射して前記ボンド基板に脆化領域を形成し、
ベース基板上に窒素含有層を形成し、
前記窒素含有層が形成された前記ベース基板の表面に開口部を形成し、
前記絶縁層及び前記窒素含有層を間に挟んで前記ボンド基板と前記ベース基板とを貼り合わせる際に、前記ボンド基板の一つの角部から貼り合わせを進行させ、前記角部に対向する他の角部に前記開口部を配置することによって前記ベース基板と前記ボンド基板とが貼り合わない領域であって、かつ前記ベース基板と前記ボンド基板とによって外周が閉じられた領域を形成し、
熱処理を施すことにより、前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項３】
ボンド基板上に絶縁層を形成し、
前記ボンド基板にイオンを照射して前記ボンド基板に脆化領域を形成し、
ベース基板の表面に開口部を形成し、
前記開口部が形成された前記ベース基板上に窒素含有層を形成し、
前記絶縁層及び前記窒素含有層を間に挟んで前記ボンド基板と前記ベース基板とを貼り合わせる際に、前記ボンド基板の一つの角部から貼り合わせを進行させ、前記角部に対向する他の角部に前記開口部を配置することによって前記ベース基板と前記ボンド基板とが貼り合わない領域であって、かつ前記ベース基板と前記ボンド基板とによって外周が閉じられた領域を形成し、
熱処理を施すことにより、前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記熱処理を施すことにより、前記ボンド基板中の前記貼り合わない領域であって閉じられた領域近傍に応力を発生させて、前記ボンド基板の分離を促進させるＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記貼り合わない領域であって閉じられた領域の面積を、１．０ｍｍ２以上とするＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記半導体層にレーザー光の照射処理を行うＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記熱処理の温度を５００℃以下とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至６のいずれか一において、
前記熱処理の温度を５００℃以下で行い、前記脆化領域において前記ボンド基板を分離し、続けて５００℃以上８００℃以下の熱処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記ベース基板は、ガラス基板であることを特徴とするＳＯＩ基板の作製方法。
【請求項１０】
請求項１乃至８のいずれか一において、
前記ベース基板は、熱膨張係数が前記ボンド基板と１０％以上異なることを特徴とするＳＯＩ基板の作製方法。
【手続補正書】
【提出日】平成25年9月11日(2013.9.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層上の酸化物半導体層と、
前記酸化物半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上の、前記酸化物半導体層と接する酸化物絶縁層と、
前記ソース電極又は前記ドレイン電極と電気的に接続する配線とを有し、
前記配線は、前記酸化物絶縁層の開口を介して前記ソース電極又は前記ドレイン電極と接し、
前記ゲート電極と前記配線とは前記ゲート絶縁層及び前記酸化物半導体層を介して少なくとも一部重なり、
前記ソース電極及び前記ドレイン電極は、前記一部と重ならないことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記ソース電極及び前記ドレイン電極の膜厚は、前記配線の膜厚より薄いことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記ソース電極及び前記ドレイン電極は、前記一部と重ならないことを特徴とする半導体装置。
【請求項４】
ゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく、前記酸化物半導体層への水や水素の再混入を防ぎ、
前記酸化物半導体層に電気的に接続するソース電極及びドレイン電極を形成し、
前記酸化物半導体層、前記ソース電極及び前記ドレイン電極上に、前記酸化物半導体層の一部と接する酸化物絶縁層を形成し、
前記酸化物絶縁層に前記ソース電極又は前記ドレイン電極に達する開口を形成し、
前記開口に前記ソース電極又は前記ドレイン電極と接し、かつ前記ゲート電極と前記ゲート絶縁層及び前記酸化物絶縁層を介して少なくとも一部重なる配線を形成し、
前記配線は、前記ソース電極及び前記ドレイン電極より抵抗が低く
前記ソース電極及び前記ドレイン電極の膜厚は、前記配線の膜厚より薄く、
前記ソース電極及び前記ドレイン電極は、前記一部と重ならないことを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成25年6月20日(2013.6.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１の酸化物半導体層と、第１のゲート電極と、を有し、
前記第２のトランジスタは、第２の酸化物半導体層と、第２のゲート電極と、を有し、
前記第１の酸化物半導体層は、絶縁層を介して前記第１のゲート電極と重なる領域を有し、
前記第２の酸化物半導体層は、前記絶縁層を介して前記第２のゲート電極と重なる領域を有し、
前記第１の酸化物半導体層の膜厚は、前記第２の酸化物半導体層の膜厚よりも厚いことを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１の酸化物半導体層と、第１のゲート電極と、を有し、
前記第２のトランジスタは、第２の酸化物半導体層と、第２のゲート電極と、を有し、
前記第１の酸化物半導体層は、絶縁層を介して前記第１のゲート電極と重なる領域を有し、
前記第２の酸化物半導体層は、前記絶縁層を介して前記第２のゲート電極と重なる領域を有し、
前記第１のトランジスタと前記第２のトランジスタとは、ｎチャネル型トランジスタであり、
前記第１の酸化物半導体層の膜厚は、前記第２の酸化物半導体層の膜厚よりも厚く、
前記第１のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧よりも小さいことを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１の酸化物半導体層と、第１のゲート電極と、を有し、
前記第２のトランジスタは、第２の酸化物半導体層と、第２のゲート電極と、を有し、
前記第１の酸化物半導体層は、絶縁層を介して前記第１のゲート電極と重なる領域を有し、
前記第２の酸化物半導体層は、前記絶縁層を介して前記第２のゲート電極と重なる領域を有し、
前記第１のトランジスタと前記第２のトランジスタとは、ｎチャネル型のトランジスタであり、
前記第１の酸化物半導体層の膜厚は、前記第２の酸化物半導体層の膜厚よりも厚く、
前記第１のトランジスタは、デプレッション型トランジスタとして機能することができ、
前記第２のトランジスタは、エンハンスメント型トランジスタとして機能することができることを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年8月2日(2013.8.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上のゲート電極と、
前記ゲート電極上の第１の絶縁層と、
前記第１の絶縁層上の第２の絶縁層と、
前記第２の絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続された電極と、を有し、
前記第１の絶縁層は、開口部を有し、
前記開口部において、前記第２の絶縁層は前記ゲート電極と接する領域を有し、
前記酸化物半導体層は、前記第２の絶縁層を介して前記ゲート電極と重なる領域を有し、
前記電極は、前記第１の絶縁層及び前記第２の絶縁層を介して前記ゲート電極と重なる領域を有することを特徴とする半導体装置。
【請求項２】
基板上のゲート電極と、
前記ゲート電極上の第１の絶縁層と、
前記第１の絶縁層上の第２の絶縁層と、
前記第２の絶縁層上の酸化物半導体層と、
前記酸化物半導体層と電気的に接続された第１の電極と、
前記基板上の第２の電極と、
前記第２の絶縁層上の第３の電極と、を有し、
前記第１の絶縁層は、第１の開口部及び第２の開口部を有し、
前記第１の開口部において、前記第２の絶縁層は前記ゲート電極と接する領域を有し、
前記酸化物半導体層は、前記第２の絶縁層を介して前記ゲート電極と重なる領域を有し、
前記第１の電極は、前記第１の絶縁層及び前記第２の絶縁層を介して前記ゲート電極と重なる領域を有し、
前記第２の開口部において、前記第２の絶縁層は前記第２の電極と接する領域を有し、
前記第３の電極は、前記第２の絶縁層を介して前記第２の電極と重なる領域を有することを特徴とする半導体装置。
【請求項３】
請求項１において、
前記電極は、前記酸化物半導体層の側面と接する領域を有することを特徴とする半導体装置。
【請求項４】
請求項２において、
前記第１の電極は、前記酸化物半導体層の側面と接する領域を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記第２の絶縁層は、前記前記第１の絶縁層よりも緻密な構造を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年10月11日(2013.10.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
セル領域及び周辺回路領域を有する基板を設ける段階と、
前記基板上に第１絶縁膜を形成する段階と、
前記第１絶縁膜を貫通して延長する第１導電物質を含む第１コンタクトプラグを前記セル領域に形成する段階と、
前記第１コンタクトプラグをカバーして前記第１コンタクトプラグと一体で形成して、第１導電物質を含む第１導電ラインを前記第１コンタクトプラグと同時に形成する段階と、
前記第１絶縁膜を貫通して延長して、第１導電物質を含む第２コンタクトプラグを前記第１コンタクトプラグと同時に前記周辺回路領域に形成する段階と、
前記第２コンタクトプラグをカバーして前記第２コンタクトプラグと一体で形成して、第１導電物質を含む第２導電ラインを前記第２コンタクトプラグと同時に形成する段階と、を含む半導体装置の配線構造物の製造方法。
【請求項２】
前記第１導電ライン及び前記第２導電ラインは互いに平行したことを特徴とする請求項１に記載の半導体装置の配線構造物の製造方法。
【請求項３】
前記第１絶縁膜、前記第１コンタクトプラグ及び前記第２コンタクトプラグは、それぞれ同じ平面に配置される上部表面を含むことを特徴とする請求項１に記載の半導体装置の配線構造物の製造方法。
【請求項４】
少なくとも前記第１導電ライン及び前記第２導電ラインの側部を同時にシリサイド化する（Ｓｉｌｉｃｉｄａｔｉｎｇ）段階をさらに含むことを特徴とする請求項１に記載の半導体装置の配線構造物の製造方法。
【請求項５】
前記第１コンタクトプラグ、前記第１導電ライン、前記第２コンタクトプラグ、及び前記第２導電ラインを同時にシリサイド化する段階をさらに含むことを特徴とする請求項１に記載の半導体装置の配線構造物の製造方法。
【請求項６】
前記基板内に少なくとも一つのトレンチを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体装置の配線構造物の製造方法。
【請求項７】
前記少なくとも一つのトレンチは前記第１導電ラインと平行するように配列されることを特徴とする請求項６に記載の半導体装置の配線構造物の製造方法。
【請求項８】
前記第１コンタクトプラグに隣接する前記少なくとも一つのトレンチにゲート電極を形成する段階をさらに含むことを特徴とする請求項６に記載の半導体装置の配線構造物の製造方法。
【請求項９】
前記第１コンタクトプラグに対して前記ゲート電極の対向する側壁上に配置される少なくとも一つの第３コンタクトプラグを前記第１絶縁膜を貫通して形成する段階をさらに含み、前記少なくとも一つの第３コンタクトプラグは前記第１導電ラインより高く延長することを特徴とする請求項８に記載の半導体装置の配線構造物の製造方法。
【請求項１０】
前記少なくとも一つの第３コンタクトプラグ上に直接キャパシタを形成する段階をさらに含むことを特徴とする請求項９に記載の半導体装置の配線構造物の製造方法。
【請求項１１】
基板上に第１絶縁膜を形成する段階と、
前記基板のアクティブ領域の前記第１絶縁膜に第１コンタクトホールを形成する段階と
第１導電物質を使って前記第１コンタクトホールに第１コンタクトプラグを形成すると同時に前記第１コンタクトプラグと一体で形成されて前記第１コンタクトプラグを覆う導電膜を形成する段階と、
前記第１コンタクトプラグを覆う前記導電膜上に第１方向に延長するキャッピング（ｃａｐｐｉｎｇ）パターンを形成する段階と、
前記キャッピングパターンの外部で延長する部分の前記導電膜を除去して前記第１コンタクトプラグと一体で形成されて前記第１コンタクトプラグを覆う第１導電ラインを形成する段階と、
前記第１方向に対して傾斜した第２方向に沿って延長するフォトレジストパターンを形成する段階と、を含む半導体装置の配線構造物の製造方法。
【請求項１２】
前記第１方向及び前記第２方向は、互いに直交することを特徴とする請求項１１に記載の半導体装置の配線構造物の製造方法。
【請求項１３】
前記第１導電ラインの少なくとも側部をシリサイド化する段階をさらに含むことを特徴とする請求項１１に記載の半導体装置の配線構造物の製造方法。
【請求項１４】
前記第１コンタクトプラグ及び前記第１導電ラインを同時にシリサイド化する段階をさらに含むことを特徴とする請求項１１に記載の半導体装置の配線構造物の製造方法。
【手続補正書】
【提出日】平成24年11月21日(2012.11.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法、及び半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
酸化亜鉛、酸化インジウム及び酸化ガリウムを含む酸化物半導体層をスパッタリング法により形成し、
前記酸化物半導体層をＩＣＰエッチング法によりエッチングし、
前記酸化物半導体層に設けられたチャネル形成領域は、導電性を有する領域を介してソース電極層及びドレイン電極層と電気的に接続し、
前記チャネル形成領域は、ゲート絶縁層を介してゲート電極層と重なっていることを特徴とする半導体装置の作製方法。
【請求項２】
酸化亜鉛を含む酸化物半導体層をスパッタリング法により形成し、
前記酸化物半導体層をＩＣＰエッチング法によりエッチングし、
前記酸化物半導体層に設けられたチャネル形成領域は、導電性を有する領域を介してソース電極層及びドレイン電極層と電気的に接続し、
前記チャネル形成領域は、ゲート絶縁層を介してゲート電極層と重なっていることを特徴とする半導体装置の作製方法。
【請求項３】
インジウム酸化物及び亜鉛酸化物を含む酸化物半導体層をスパッタリング法により形成し、
前記酸化物半導体層をＩＣＰエッチング法によりエッチングし、
前記酸化物半導体層に設けられたチャネル形成領域は、導電性を有する領域を介してソース電極層及びドレイン電極層と電気的に接続し、
前記チャネル形成領域は、ゲート絶縁層を介してゲート電極層と重なっていることを特徴とする半導体装置の作製方法。
【請求項４】
ガリウムがドープされた酸化亜鉛を含む酸化物半導体層をスパッタリング法により形成し、
前記酸化物半導体層をＩＣＰエッチング法によりエッチングし、
前記酸化物半導体層に設けられたチャネル形成領域は、導電性を有する領域を介してソース電極層及びドレイン電極層と電気的に接続し、
前記チャネル形成領域は、ゲート絶縁層を介してゲート電極層と重なっていることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、前記酸化物半導体は結晶性を有することを特徴とする半導体装置の作製方法。
【請求項６】
酸化物半導体層をスパッタリング法により形成し、
熱処理により前記酸化物半導体層の結晶性を向上させ、
前記酸化物半導体層をＩＣＰエッチング法によりエッチングし、
前記酸化物半導体層に設けられたチャネル形成領域は、導電性を有する領域を介してソース電極層及びドレイン電極層と電気的に接続し、
前記チャネル形成領域は、ゲート絶縁層を介してゲート電極層と重なっていることを特徴とする半導体装置の作製方法。
【請求項７】
酸化物半導体層をスパッタリング法により形成し、
前記酸化物半導体層をＩＣＰエッチング法によりエッチングし、
熱処理により前記酸化物半導体層の結晶性を向上させ、
前記酸化物半導体層に設けられたチャネル形成領域は、導電性を有する領域を介してソース電極層及びドレイン電極層と電気的に接続し、
前記チャネル形成領域は、ゲート絶縁層を介してゲート電極層と重なっていることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一項において、前記酸化物半導体は、Ｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉの元素のうち一種、又は複数種が添加されたことを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、前記ＩＣＰエッチング法に用いるエッチング用ガスに、Ｃｌ２、ＢＣｌ３、ＳｉＣ４、ＣＣｌ４、ＣＦ４、ＳＦ６、ＮＦ３またはＯ２を用いることを特徴とする半導体装置の作製方法。
【請求項１０】
酸化物半導体層と、
前記酸化物半導体層上の、ソース電極層と、
前記酸化物半導体層上の、ドレイン電極層と、
前記酸化物半導体層上と、前記ソース電極層との間の、導電性を有する第１の領域と、
前記酸化物半導体層上と、前記ドレイン電極層との間の、導電性を有する第２の領域と、を有し、
前記ソース電極層の端部は、前記第１の領域の端部と一致する領域を有し、
前記ドレイン電極層の端部は、前記第２の領域の端部と一致する領域を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年5月27日(2013.5.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集束イオンビーム照射部と、
試料を載置する試料台と、
前記試料から発生する二次粒子を検出する二次粒子検出部と、
前記二次粒子検出部からの信号に基づいて観察像を形成する像形成部と、
前記観察像を記憶する記憶部と、
前記観察像の一部の領域を表示する表示部と、
前記表示部に表示した前記観察像の一部の領域と前記記憶部から読み出した前記試料の別の観察像とを重ね合わせて表示し、前記観察像を表示させる領域を変更する像編集部と、を有する断面加工観察装置。
【請求項２】
前記観察像と前記記憶部から読み出した別の観察像のそれぞれから特徴部分を抽出し、前記特徴部分の位置が一致するように前記観察像と前記別の観察像を重ね合わせる像処理部を有する請求項１に記載の断面加工観察装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】断面加工観察装置
【手続補正書】
【提出日】平成25年7月26日(2013.7.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
透光性を有する基体と、
前記基体の一表面に形成された、透光性を有する第１の電極と、
前記第１の電極上方のＥＬ層と、
前記ＥＬ層上方の第２の電極と、を有し、
前記基体は、前記基体の一表面を底面とした円柱形状、円錐形状、角柱形状、または角錐形状を有することを特徴とする照明装置。
【請求項２】
透光性を有する基板と、
前記基板の一表面に形成された、透光性を有する第１の電極と、
前記第１の電極上方のＥＬ層と、
前記ＥＬ層上方の第２の電極と、
前記基板の一表面と対向する表面に接着された、透光性を有する基体と、を有し、
前記基体は、前記基板に接着された表面を底面とした円柱形状、円錐形状、角柱形状、または角錐形状を有することを特徴とする照明装置。
【請求項３】
請求項１または請求項２において、
前記基体は、ｍ角形（ｍは４以上無限大以下）の底面を有する角柱形状であり、
前記基体の高さｈが、前記基体の材質の屈折率ｎ、前記底面に外接する正方形の一辺の長さｌ、との関係において、
ｈ≧（−０．７５・ｎ＋１．９８）・ｌ
を満たすことを特徴とする照明装置。
【請求項４】
透光性を有する第１の基体と、
前記第１の基体の一表面に形成された、透光性を有する第１の電極と、
前記第１の電極上方のＥＬ層と、
前記ＥＬ層上方の第２の電極と、
前記第２の電極上方の、透光性を有する第２の基体と、を有し、
前記第１の基体は、前記第１の基体の一表面を底面とした円柱形状、円錐形状、角柱形状、または角錐形状を有し、
前記第２の基体は、前記第１の基体と同一の形状を有することを特徴とする照明装置。
【手続補正書】
【提出日】平成25年7月1日(2013.7.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光に応じた信号を出力するための有効画素領域と、黒基準信号を出力するためのオプティカルブラック画素領域とを有する光電変換装置において、
前記オプティカルブラック画素領域には、絶縁膜に配されたプラグと、コア層を含み、前記プラグの上に配され前記プラグに接続する遮光膜とが配され、
前記プラグの上面と前記絶縁膜の上面とは同一面を形成し、
前記遮光膜は、前記コア層の上、前記コア層の下、あるいは前記コア層の上及び前記コア層の下に５ｎｍ以上１５ｎｍ以下の膜厚を有するチタン層を含む光電変換装置。
【請求項２】
前記チタン層は、前記コア層と前記プラグとの間に配されていることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記コア層は、前記チタン層と前記プラグとの間に配されていることを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記チタン層は、前記コア層の上の第１のチタン層と、前記コア層の下の第２のチタン層を含み、前記第１のチタン層の膜厚と前記第２のチタン層の膜厚の合計が５ｎｍ以上１５ｎｍ以下であることを特徴とする請求項１に記載の光電変換装置。
【請求項５】
前記チタン層は、前記遮光膜と同一のパターンを有することを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記プラグと前記絶縁膜はＣＭＰ処理がなされたことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記プラグは、バリアメタル層を有し、前記プラグのコア層とバリアメタル層と前記絶縁膜とは同一面を形成することを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力された撮像信号を処理する信号処理部とを有した撮像システム。
【請求項９】
光に応じた信号を出力するための有効画素領域と、遮光膜を有し黒基準信号を出力するためのオプティカルブラック画素領域とを有する光電変換装置の製造方法において、
前記オプティカルブラック画素領域において、絶縁膜に配され、前記絶縁膜の上面と同一面を形成する上面を有するプラグを形成する工程と、
前記オプティカルブラック画素領域において、前記プラグの上に、５ｎｍ以上１５ｎｍ以下の膜厚を有し、前記遮光膜を構成するチタン層を形成する工程と、
前記オプティカルブラック画素領域において、前記プラグの上に、前記遮光膜を構成するコア層を形成する工程を有することを特徴する光電変換装置の製造方法。
【請求項１０】
前記チタン層を形成する工程の後に、前記有効画素領域と前記オプティカルブラック画素領域に対してプラズマプロセスを行う工程を有することを特徴とする請求項９に記載の光電変換装置の製造方法。
【請求項１１】
前記チタン層を形成する工程の後に、前記有効画素領域と前記オプティカルブラック画素領域に対して水素終端化処理を行う工程を有することを特徴とする請求項９または１０に記載の光電変換装置の製造方法。
【請求項１２】
前記プラグを形成する工程は、前記プラグと前記絶縁膜に対してＣＭＰ処理を行う工程を含むことを特徴とする請求項９乃至１１のいずれか１項に記載の光電変換装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】光電変換装置、光電変換装置の製造方法、および撮像システム
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の光電変換装置は、光に応じた信号を出力するための有効画素領域と、黒基準信号を出力するためのオプティカルブラック画素領域とを有する光電変換装置において、前記オプティカルブラック画素領域には、絶縁膜に配されたプラグと、前記プラグの上部に配され前記プラグに接続する遮光膜とが配され、前記プラグの上面と前記絶縁膜の上面とは同一面を形成し、前記遮光膜の上部もしくは下部に５ｎｍ以上１５ｎｍ以下の膜厚を有するチタン膜が配される。本発明の光電変換装置の製造方法は、光に応じた信号を出力するための有効画素領域と、遮光膜を有し黒基準信号を出力するためのオプティカルブラック画素領域とを有する光電変換装置の製造方法において、前記オプティカルブラック画素領域において、絶縁膜に配され、前記絶縁膜の上面と同一面を形成する上面を有するプラグを形成する工程と、前記オプティカルブラック画素領域において、前記プラグの上に、５ｎｍ以上１５ｎｍ以下の膜厚を有し、前記遮光膜を構成するチタン層を形成する工程と、前記オプティカルブラック画素領域において、前記プラグの上に、前記遮光膜を構成するコア層を形成する工程を有する。
【手続補正書】
【提出日】平成25年2月22日(2013.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
なお、低輝度領域１２における長時間露光によって得られる電荷蓄積量（Ｓａ）に基づく電気信号と、高輝度領域１１における短時間露光によって得られる電荷蓄積量（Ｓｂ）に基づく電気信号とに基づいて画素値を決定する際は、同一時間露光を行なった場合の推定電荷蓄積量またはその推定電荷蓄積量に対応する電気信号出力値を算出して、算出した結果に基づいて画素値レベルを決定する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
特許文献２（特開２００８−２２７６９７号公報）は、そのような画像について補正を実行し、画素の階調不良や偽色の発生を抑制している。補正の手法を以下に示す。元の画像の画素値をＤｖ、元の画像に対してぼかし処理を加えた画像における同位置の画素値をＭｖ、としたときに、係数ａ，ｂ（ただしａ＋ｂ＝１）を適用し、偽色と判断された出力画素の同位置の画素値［Ｒｖ］は
［Ｒｖ］＝ａ×［Ｄｖ］＋ｂ×［Ｍｖ］
として算出される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
【図１】複数の異なる露光量の画像を合成して広いダイナミックレンジの画像を得る処理について説明する図である。
【図２】本発明の画像処理装置の全体構成例について説明する図である。
【図３】本発明の画素値補正処理の例について説明する図である。
【図４】本発明の実施例１に係る画像処理装置の画像処理部１０４の構成および処理について説明する図である。
【図５】画像解析部の生成する偽色判定画像の例について説明する図である。
【図６】参照画素に対する重み係数を設定するために利用するガウス関数について説明する図である。
【図７】参照画素に対する重み係数を設定するために利用するガウス関数について説明する図である。
【図８】本発明の画素値補正処理の一例について説明する図である。
【図９】画素値補正処理に適用する参照画像を縮小して生成した縮小画像を利用した処理例について説明する図である。
【図１０】本発明の実施例２に係る画像処理装置の画像処理部１０４の構成および処理について説明する図である。
【図１１】画素値補正に際して、異なるタイミングの撮影画像を適用した処理例について説明する図である。
【図１２】本発明の実施例３に係る画像処理装置の画像処理部１０４の構成および処理について説明する図である。
【図１３】一般的な画像の縮小処理例について説明する図である。
【図１４】偽色画素を考慮し、偽色の影響を低減した画像の縮小処理例について説明する図である。
【図１５】ガウス関数の代わりに、近似折れ線の関数を利用した重み係数の設定処理について説明する図である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
図８には、補正対象となる偽色画素２２１についての
（ａ）補正前の画像、
（ｂ）補正後の画像、
これらを示している。
図８（ａ）に示す例では、補正対象となる偽色画素２２１ａの周囲の画素を含む３×３の画素領域を参照領域としている。
この図８（ａ）に示す参照領域から、まず、非偽色画素（偽色判定画像（図５参照）において１の設定された画素）を選択する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１３３
【補正方法】変更
【補正の内容】
【０１３３】
しかしながら、このような平均値による画素値設定を行うと、偽色を含む画像の場合、縮小画像の設定画素値に偽色の影響が残るという問題がある。そこで、本発明では、図１４に示すように、縮小画像の作成の際に各画素について偽色の存在を考慮し、偽色の影響を減少させた縮小画像を生成する。
【手続補正書】
【提出日】平成25年10月10日(2013.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プロセス制御システム用のグラフィックディスプレイの実行時メモリに格納される複合形状サブエレメントの数を低減するための計算装置であって、
プロセッサと、
メモリと、
ディスプレイと、
前記グラフィックディスプレイの複合形状内で表示するための複合形状サブエレメントを選択するために前記メモリ内で維持され、前記プロセッサ上で実行される複合形状サブエレメント選択アプリケーションであって、前記複合形状がセレクタ形状、複数の複合形状サブエレメント、および式を含むように構成され、前記複合形状サブエレメント選択アプリケーションが、
式の結果を決定するために実行時に前記式を評価し、
前記式の結果を使用して、前記複数の複合形状サブエレメントから識別される複合形状サブエレメントを識別し、
前記識別した複合形状サブエレメントを、前記セレクタ形状の中でまたは前記セレクタ形状の代わりに表示し、かつ
前記式の結果によって識別されない、あらゆる複合形状サブエレメントを削除する  ための命令を含む複合形状サブエレメント選択アプリケーションと、を備える、
計算装置。
【請求項２】
前記式の結果を使用して前記複合形状サブエレメントを識別することが、前記式の結果を、前記複合形状サブエレメントを識別する項目に一致させる配列索引操作を含む、請求項１に記載の計算装置。
【請求項３】
前記式が値を含み、前記命令が、さらに前記値を有効値に一致させることによって前記式の値を確証することを含む、請求項１または２に記載の計算装置。
【請求項４】
前記式の結果がエラーを含む場合、または前記式の結果を使用して欠落している複合形状サブエレメントを識別する場合、前記表示された複合形状サブエレメントがデフォルトのサブエレメントまたはエラー・サブエレメントを含む、請求項１〜３のいずれか一項に記載の計算装置。
【請求項５】
前記式の結果により識別されなかったあらゆる複合形状サブエレメントを削除することが、プロセス制御システムのためのグラフィックディスプレイの前記実行時メモリから削除するために、前記識別されていない複合形状サブエレメントにマークを付けることを含む、請求項１〜４のいずれか一項に記載の計算装置。
【請求項６】
キャッシュ・システムが、前記識別されていない複合形状サブエレメントを削除する、請求項１〜５のいずれか一項に記載の計算装置。
【請求項７】
前記式が、前記複合形状サブエレメントを識別する１つまたは複数のユーザが設定可能なパラメータを含む、請求項１〜６のいずれか一項に記載の計算装置。
【請求項８】
前記１つまたは複数のユーザが設定可能なパラメータが、前記識別された複合形状サブエレメントが前記セレクタ形状の中でまたは前記セレクタ形状の代わりにどのように表示されるのかを決定する追加のユーザ設定可能パラメータを含み、前記追加のユーザ設定可能なパラメータが、サブエレメント色、サブエレメント・テキスト・フォーマット、サブエレメント・バインディング、およびプロセス・パラメータおよびフィールドデバイス・データへのリンクのうちの１つまたは複数を含む、請求項７に記載の計算装置。
【請求項９】
前記複合形状サブエレメントのそれぞれが、プリミティブ、アニメーション、およびアクションのうちの１つまたは複数を含む、請求項１〜８のいずれか一項に記載の計算装置。
【請求項１０】
各アクションおよびアニメーションが、前記複合形状サブエレメントに対する変更を実行するため、および前記サブエレメントと関連する視覚トリガを操作するために１つまたは複数のパラメータを含む、請求項９に記載の計算装置。
【請求項１１】
プロセス制御システム用のグラフィックディスプレイの実行時メモリに格納される複合形状サブエレメントの数を低減する方法であって、
前記グラフィックディスプレイの中で、セレクタ形状、複数の複合形状サブエレメント、および式を含む複合形状を表示するステップと、
式の結果を決定するために実行時に前記式を評価するステップと、
前記複数の複合形状サブエレメントから識別される複合形状サブエレメントを、前記式の結果を使用して識別するステップと、
前記識別された複合形状サブエレメントを、前記セレクタ形状の中にまたは前記セレクタ形状の代わりに表示するステップと、
前記式の結果によって識別されなかったあらゆる複合形状サブエレメントを削除するステップと、
を含む方法。
【請求項１２】
前記式の結果を使用して前記複合形状サブエレメントを識別することが、前記式の結果を、前記複合形状サブエレメントを識別する項目に一致させる配列索引操作を含む、請求項１１に記載の方法。
【請求項１３】
前記複合形状サブエレメントのそれぞれが、プリミティブ、アニメーション、およびアクションのうちの１つまたは複数を含み、各アクションおよびアニメーションが、前記複合形状サブエレメントに対する変更を実行するため、および前記サブエレメントに関連する視覚トリガを操作するために１つまたは複数のパラメータを含む、請求項１１または１２に記載の方法。
【請求項１４】
前記式が、前記複合形状サブエレメントを識別する１つまたは複数のユーザが設定可能なパラメータを含み、前記１つまたは複数のユーザが設定可能なパラメータが、前記識別された複合形状サブエレメントが前記セレクタ形状の中でまたは前記セレクタ形状の代わりにどのように表示されるのかを決定する追加のユーザ設定可能パラメータを含み、前記追加のユーザ設定可能パラメータが、サブエレメント色、サブエレメント・テキスト・フォーマット、サブエレメント・バインディングおよびプロセス・パラメータおよびフィールドデバイス・データへのリンクのうちの１つまたは複数を含む、請求項１１〜１３のいずれか一項に記載の方法。
【請求項１５】
前記式の結果にエラーが含まれる場合、または前記式の結果を使用して欠落している複合形状サブエレメントが識別される場合、前記表示された複合形状サブエレメントが、デフォルトのサブエレメントまたはエラー・サブエレメントを含む、請求項１１〜１４のいずれか一項に記載の方法。
【請求項１６】
前記式の結果によって識別されなかったあらゆる複合形状サブエレメントを削除することが、プロセス制御システム用の前記グラフィックディスプレイの実行時メモリからの削除のために前記識別されなかった複合形状サブエレメントにマークを付けることを含み、キャッシュ・システムが前記識別されていない複合形状サブエレメントを削除する、請求項１１〜１５のいずれか一項に記載の方法。
【手続補正書】
【提出日】平成25年7月3日(2013.7.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
前記消費電力に関する情報は、前記記録装置の電力状態を示す情報であることを特徴とする請求項１２又は１３に記載の記録装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】
前記消費電力に関する情報は、スリープ状態の記録装置を通常状態へ復帰させるために要する電力消費量を示す情報であることを特徴とする請求項１２又は１３に記載の記録装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
ステップＳ６１１は記録を行う場合のフローであり、記録指示解析部１１４に記録指示の解析を指示する。そして、記録すべき画像が記録画像格納部１１５に格納され、エンジン通信部１１７を介してエンジン１２２に渡され、実際の記録媒体に出力を行う。この一連の作用は従来の記録装置と同様である。そして、ステップＳ６１２において、変数Ｎを初期化する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
実施例１では、ステップＳ２０４において記録モードの問い合わせ画面を表示させ、ステップＳ２０５においてユーザインターフェース部１０３を介して記録モードが選択されるものであったが、他の態様であっても良い。
【手続補正書】
【提出日】平成25年2月20日(2013.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フレーム上にセットされた（Ｉｎx，Ａｌy，Ｇａ1-x-y）Ｎ（但し、０≦ｘ，０≦ｙ，
ｘ＋ｙ≦１）の組成式で示される青色の発光ダイオード及び
無機蛍光体と透明な樹脂との混合層であって、該混合層が青色の発光ダイオードの発光の一部を励起光として黄色発光する無機蛍光体、青色の発光ダイオードの発光の一部を励起光として該橙色又は赤色発光する無機蛍光体及び透明な樹脂からなる無機蛍光体と透明な樹脂との混合層であり、上記黄色発光する無機蛍光体が（Ｙ１−ｕ，Ｇｄｕ）３（Ａｌ1-vＧａv）５Ｏ１２：Ｃｅ，Ｅｕ蛍光体（但し、ｕ及びｖはそれぞれ、０≦ｕ≦０．３、及び０≦ｖ≦０．５）である混合層を有し、
発光ダイオードの発光のうち無機蛍光体により吸収されなかった発光色と発光ダイオードの発光の一部を用いて励起される無機蛍光体の発光色とが混色して、発光色度点（ｘ、ｙ）が、０．２１≦ｘ≦０．４８、０．１９≦ｙ≦０．４５の範囲に入る白色の光を放出し、その白色光の発光スペクトルが赤色発光領域に発光ピークを有する、白色発光素子。
【請求項２】
前記無機蛍光体と透明な樹脂との混合層の上部に透明樹脂またはガラス製キャップが取り付けられている、請求項１に記載の白色発光素子。
【請求項３】
前記黄色発光する無機蛍光体がＹ3Ａｌ5Ｏ12：Ｃｅ，Ｅｕ蛍光体及び／又は（Ｙ0.8，
Ｇｄ0.2）3Ａｌ5Ｏ12：Ｃｅ蛍光体である、請求項１又は２に記載の白色発光素子。
【請求項４】
前記透明な樹脂が、アクリル樹脂、エポキシ樹脂及びポリイミド樹脂からなる群から選ばれる１又は２以上の透明な樹脂である、請求項１〜３のいずれか１項に記載の白色発光素子。
【手続補正書】
【提出日】平成25年2月4日(2013.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
窒化物系化合物半導体に溝を形成する方法であって、
窒化物系化合物半導体の表面に形成された変成層をドライエッチングにより除去する変成層除去工程と、前記変成層を除去した窒化物系化合物半導体の表面に、前記変成層除去工程のドライエッチングにおけるバイアスパワーよりも低いバイアスパワーにてドライエッチングを行なって溝を形成する溝形成工程と、を含むことを特徴とする溝の形成方法。
【請求項２】
窒化物系化合物半導体からなる電界効果トランジスタの製造方法であって、
基板上に高抵抗層を形成する高抵抗層形成工程と、
前記高抵抗層上に、炭素濃度が１×１０１８ｃｍ−３以下であり層厚が１０ｎｍより厚く、１００ｎｍ以下であるチャネル層を含む半導体動作層を形成する半導体動作層形成工程と、
前記半導体動作層の上面から前記チャネル層の内部に到る深さまでリセス部を形成するリセス部形成工程と、
前記半導体動作層上に前記リセス部を挟んでソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体動作層上にわたって前記リセス部内を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記リセス部において前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
を含み、
前記リセス部形成工程は、請求項１に記載の溝の形成方法を用いてリセス部を形成することを特徴とする電界効果トランジスタの製造方法。
【請求項３】
前記リセス部形成工程は、前記リセス部の底面から前記チャネル層の下面までの厚さが１０ｎｍ以上となる深さに当該リセス部を形成することを特徴とする請求項２に記載の電界効果トランジスタの製造方法。
【請求項４】
前記高抵抗層は、炭素濃度が１×１０１８ｃｍ−３より大きいことを特徴とする請求項２または３に記載の電界効果トランジスタの製造方法。
【請求項５】
前記高抵抗層は、互いに組成が異なる窒化物系化合物半導体からなる層が交互に積層したバッファ層であることを特徴とする請求項２または３に記載の電界効果トランジスタの製造方法。
【請求項６】
前記半導体動作層は、前記チャネル層上に形成された該チャネル層とはバンドギャップエネルギーが異なるキャリア供給層を有することを特徴とする請求項２〜５のいずれか一つに記載の電界効果トランジスタの製造方法。
【請求項７】
前記半導体動作層は、前記チャネル層上に形成された該チャネル層とは導電型が異なるリサーフ層を有することを特徴とする請求項２〜５のいずれか一つに記載の電界効果トランジスタの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】溝の形成方法、および電界効果トランジスタの製造方法
【手続補正書】
【提出日】平成25年1月9日(2013.1.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタを有し、
前記トランジスタは、
ゲート電極と、絶縁層と、第１の電極と、第２の電極と、第１の酸化物半導体層と、第２の酸化物半導体層と、第３の酸化物半導体層と、を有し、
前記ゲート電極上に、前記絶縁層は設けられ、
前記絶縁層上に、前記第１の電極及び前記第２の電極は設けられ、
前記第１の電極上に、前記第１の酸化物半導体層は設けられ、
前記第２の電極上に、前記第２の酸化物半導体層は設けられ、
前記第１の酸化物半導体層、前記第２の酸化物半導体層、及び前記絶縁層上に、前記第３の酸化物半導体層は設けられ、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、窒素を含み、
前記第１の電極と前記第２の電極の一方は、前記トランジスタのソース又はドレインの一方となることができる機能を有し、
前記第１の電極と前記第２の電極の他方は、前記トランジスタのソース又はドレインの他方となることができる機能を有し、
前記第３の酸化物半導体層は、チャネルを形成することができる機能を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、前記第３の酸化物半導体層よりも導電率が高く、
前記第１の電極は、前記第１の酸化物半導体層を介して前記第３の酸化物半導体層と電気的に接続され、
前記第２の電極は、前記第２の酸化物半導体層を介して前記第３の酸化物半導体層と電気的に接続されることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、１ｎｍ〜１０ｎｍのサイズの結晶粒を含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年1月9日(2013.1.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタを有し、
前記トランジスタは、
第１の酸化物半導体層と、
前記第１の酸化物半導体層上の第２の酸化物半導体層と、
前記第２の酸化物半導体層上の第１の電極と、
前記第２の酸化物半導体層上の第２の電極と、を有し、
前記第２の酸化物半導体層は、窒素を含み、
前記第１の電極と前記第２の電極は、前記第２の酸化物半導体層上において分離して設けられ、
前記第１の電極と前記第２の電極の一方は、前記トランジスタのソース又はドレインの一方となることができる機能を有し、
前記第１の電極と前記第２の電極の他方は、前記トランジスタのソース又はドレインの他方となることができる機能を有し、
前記第１の酸化物半導体層は、チャネルを形成することができる機能を有し、
前記第２の酸化物半導体層は、第１の領域と、第２の領域と、第３の領域と、を有し、
前記第１の領域は前記第１の電極と接し、
前記第２の領域は前記第２の電極と接し、
前記第３の領域は、前記第１の領域と前記第２の領域の間に設けられ、前記第１の領域及び前記第２の領域よりも導電率が低いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、１ｎｍ〜１０ｎｍのサイズの結晶粒を含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成25年1月9日(2013.1.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に単結晶半導体層を形成する工程と、
前記単結晶半導体層の上面に接して非単結晶半導体層を形成する工程と、
前記単結晶半導体層を種結晶として前記非単結晶半導体層を結晶化して結晶性半導体層を形成する工程と、を有し、
前記単結晶半導体層の上面に垂直な方向と〈２１１〉のなす角度は、±１０°以内であることを特徴とする半導体装置の作製方法。