(57)【特許請求の範囲】
【請求項１】
基板上に形成されたルテニウムからなる電極又は配線と、
前記電極又は配線上に形成された高誘電体からなる機能性材料膜とを備え、
前記ルテニウムからなる電極又は配線は、ルテニウムからなる導体膜の形成後に、水素を含む非酸化性雰囲気のアニールを受けたことにより、前記ルテニウムの結晶粒は、一の結晶粒において階段状の表面形状を有していることを特徴とする半導体装置。
【請求項２】
基板上に形成されたルテニウムからなる下部電極と、
前記下部電極上に形成された容量絶縁膜と、
前記容量絶縁膜上に形成された上部電極とを備え、
前記ルテニウムからなる下部電極は、ルテニウムからなる導体膜の形成後に、水素を含む非酸化性雰囲気のアニールを受けたことにより、前記ルテニウムの結晶粒は、一の結晶粒において階段状の表面形状を有していることを特徴とする半導体装置。
【請求項３】
前記ルテニウムの結晶粒は、互いに隣接する結晶粒の上面同士が階段状の斜面により接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記階段状の斜面は、該斜面を構成する一段差部の傾斜面自体が複数の原子ステップによりさらに細かい階段状となっている請求項３に記載の半導体装置。
【請求項５】
前記階段状の斜面は、互いに隣接する結晶粒同士の接続面と該結晶粒の各上面とのなす角度が鈍角であることを特徴とする請求項３に記載の半導体装置。
【請求項６】
基板上に形成されたルテニウムからなる電極又は配線と、前記電極又は配線上に形成された高誘電体からなる機能性材料膜とを有する半導体装置の製造方法において、
前記基板上にルテニウムからなる導体膜を形成する導体膜形成工程と、
前記導体膜を所定形状にパターニングすることにより、前記導体膜からなる電極又は配線を形成する電極配線形成工程と、
水素を含む非酸化性雰囲気でアニールを行なうことにより、前記導体膜を構成するルテニウムの結晶粒の表面形状を一の結晶粒において階段状とするアニール工程と、
前記電極又は配線上に高誘電体からなる機能性材料膜を形成する機能性材料膜形成工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】
基板上に形成されたルテニウムからなる下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する半導体装置の製造方法において、
前記基板上にルテニウムからなる導体膜を形成する導体膜形成工程と、
前記導体膜を所定形状にパターニングすることにより、前記導体膜からなる下部電極を形成する下部電極形成工程と、
水素を含む非酸化性雰囲気でアニールを行なうことにより、前記導体膜を構成するルテニウムの結晶粒の表面形状を一の結晶粒において階段状とするアニール工程と、
前記下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工程と、
前記容量絶縁膜の上に上部電極を形成する上部電極形成工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
前記容量絶縁膜は、五酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム又はチタン酸バリウムストロンチウムからなることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記アニール工程は、前記容量絶縁膜形成工程よりも前に行なうことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記アニール工程は、前記下部電極形成工程よりも後に行なうことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１１】
前記導体膜形成工程は、前記導体膜を有底筒状に形成する工程を含むことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、リーク電流を確実に抑制できるキャパシタを含む半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、半導体装置を構成する材料の特性を利用して高性能化を図る必要が出てきている。トランジスタとキャパシタとを組み合わせて情報を記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）や、強誘電性ランダムアクセスメモリ（ＦｅＲＡＭ）の高集積化においては、トランジスタの微細化だけでなくキャパシタの微細化も必須となる。
【０００３】
特に、キャパシタは、雑音やソフトエラーの問題から、微細化が進んでキャパシタ部の面積が縮小されたとしても所定値以上の容量値が必要となる。このため、キャパシタを構成する誘電体膜として、従来のシリコン酸化膜とシリコン窒化膜の積層膜、いわゆるＯＮＯ膜よりも高い誘電率を有する機能性材料膜が検討されている。
【０００４】
例えば、高誘電体である機能性材料膜として、五酸化タンタル（Ｔａ2Ｏ5）膜や、さらには、チタン酸ストロンチウム（ＳｒＴｉＯ3 、以下、ＳＴＯと略称する）、チタン酸バリウム（ＢａＴｉＯ3 、以下、ＢＴＯと略称する）、チタン酸バリウムストロンチウム膜（ＢａxＳｒ1-xＴｉＯ3 、以下、ＢＳＴと略称する）等のペロブスカイト型の酸化物誘電体薄膜が検討されている。
【０００５】
ところが、これらの機能性材料膜をキャパシタの容量絶縁膜に用いる場合には、電極の材料に、従来のように多結晶シリコンを使用できなくなる。これは、機能性材料膜は、酸化性雰囲気で形成されることが多く、多結晶シリコンではその表面が酸化されてシリコン酸化膜が形成されてしまうからである。シリコン酸化膜は誘電率が低いため、容量絶縁膜に高誘電体を用いても、誘電率が低いシリコン酸化膜によって実効的な蓄積電荷量が減少してしまうことになる。
【０００６】
そこで、機能性材料膜を用いる場合には、白金（Ｐｔ）、ルテニウム（Ｒｕ）又はイリジウム（Ｉｒ）等の貴金属からなる電極が用いられる。
【０００７】
キャパシタに機能性材料膜としてＴａ2Ｏ5膜を用いた例が、ジャパニーズ  ジャーナル  オブ  アプライド  フィジックス、１９９８年第３７号１３３６頁〜１３３９頁に記載されている。また、機能性材料膜としてＢＳＴ膜を用いた例が、テクニカル  ダイジェスト  オブ  インターナショナル  エレクトロン  デバイス  アンド  マテリアルズ、１９９８年、２５３頁〜２５６頁に記載されている。
【０００８】
これら貴金属材料のうち、特にＲｕは、酸化物である二酸化ルテニウム（ＲｕＯ2 ）が導電体であり、四酸化ルテニウム（ＲｕＯ4 ）は低温における蒸気圧が高く、ドライエッチングによる加工が可能であるため、電極材料として非常に有望である。
【０００９】
しかしながら、これら高誘電率を有する機能性材料膜は、一般に誘電率が高くなる程、電極間に電圧を印加した場合における電極間のリーク電流密度が大きくなるという傾向がある。このリーク電流密度の増大は、時間の経過と共に蓄積電荷量を減少させてしまうため、ＤＲＡＭの電荷を保持できる時間が短くなってしまうという問題がある。
【００１０】
次に、半導体・集積回路技術第５４回シンポジウム講演論文集（１２頁〜１７頁）に記載された従来例を簡単に説明する。この論文によると、シリコンからなる基板上に形成された熱酸化膜上に、膜厚が１００ｎｍのルテニウムからなる下部電極を形成し、形成した下部電極に対して温度が７００℃の窒素雰囲気で３０秒間の熱処理を行なう。
【００１１】
その後、化学気相成長（ＣＶＤ）法を用いて下部電極上に膜圧が２４ｎｍのＴａ2Ｏ5膜を形成する。この状態では、Ｔａ2Ｏ5膜の組成は化学定量値から離れてＴａが過剰になっている。このままではリーク電流値が非常に大きいため、改善策として、温度が５５０℃の酸素雰囲気で１時間のアニールを行なっている。このアニールにより、電界強度が１ＭＶ／ｃｍの場合のリーク電流密度は１×１０-8Ａ／ｃｍ2 となり、このときの比誘電率は３０となる。
【００１２】
この他に酸素を補う方法として、温度が３００℃で１０分間の酸素プラズマアニールを行なっている。この酸素プラズマアニールにより、比誘電率は３０程度となり、リーク電流密度は電界強度が１．５ＭＶ／ｃｍの場合で１×１０-8Ａ／ｃｍ2 となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記従来のキャパシタは、温度が５５０℃の酸素雰囲気における１時間のアニール処理や、酸素プラズマアニール処理を行なった後のリーク電流値は小さいものの、このときのＴａ2Ｏ5膜は結晶化されておらず、誘電率が３０程度と小さい。この程度の誘電率では、従来の酸化窒化膜と粗面化ポリシリコン電極とを用いたキャパシタと比較して大きくは改善されていないため、ルテニウムからなる電極とＴａ2Ｏ5膜とを用いる優位性はない。
【００１４】
誘電率を大きくするには、Ｔａ2Ｏ5膜に対して温度が７００℃程度のアニールを行なって、Ｔａ2Ｏ5を結晶化する必要がある。前記の講演論文によると、Ｔａ2Ｏ5膜を結晶化する方法として、温度が７５０℃の窒素雰囲気で６０秒間のアニールを実施している。Ｔａ2Ｏ5膜を結晶化した後の電気的特性は、酸素を補う方法として、温度が５５０℃の酸素雰囲気で１時間のアニールを行なった試料では、誘電率は６０程度であり、電界強度が１ＭＶ／ｃｍの場合のリーク電流密度は１×１０-5Ａ／ｃｍ2 である。
【００１５】
一方、酸素を補う他の方法として酸素プラズマアニールを用いた試料では、誘電率は６０程度であり、電界強度が１ＭＶ／ｃｍの場合のリーク電流密度は１×１０-8Ａ／ｃｍ2 で、電界強度が−１ＭＶ／ｃｍの場合のリーク電流密度は１×１０-6Ａ／ｃｍ2 である。このように、酸素を補う方法に酸素プラズマアニールを用いる方が、酸素雰囲気のアニールよりもリーク電流が小さくなるものの、それでも十分に小さいとはいえない。
【００１６】
本発明は、このような問題に鑑みてなされたものであり、その目的は、貴金属からなる電極を用いた場合のリーク電流を十分に低減できるようにし、特に、機能性材料膜と貴金属電極とを用いたキャパシタのリーク電流を十分に低減できるようにする。
【００１７】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、電極又は配線を構成する導体膜、特にルテニウムを結晶化する際に、結晶粒の表面形状を階段状とする構成とする。
【００１８】
具体的に、本発明に係る第１の半導体装置は、基板上に形成されたルテニウムを含む電極又は配線を備え、ルテニウムの結晶粒は階段状の表面形状を有している。
【００１９】
第１の半導体装置によると、電極又は配線を構成するルテニウムの結晶粒（グレイン）の表面形状が階段状であるため、各結晶粒の表面積が増大するので、見かけの比誘電率が階段状の表面形状を有さない場合よりも大きくなる。その上、後述するように、互いに隣接する結晶粒同士の接続面と結晶表面とのなす角度が鈍角となるため、結晶粒の界面に電界の集中が起こりにくくなるので、リーク電流が低減する。
【００２０】
本発明に係る第２の半導体装置は、基板上に形成された下部電極と、下部電極上に形成された容量絶縁膜と、容量絶縁膜上に形成された上部電極とを備え、下部電極は結晶粒を含み、該結晶粒は階段状の表面形状を有している。
【００２１】
第２の半導体装置によると、下部電極を構成する電極部材の結晶粒の表面形状が階段状であるため、各結晶粒の表面積が増大し、階段状の表面形状を有さない場合と比べて見かけの比誘電率が大きくなる。その上、互いに隣接する結晶粒同士の接続面と結晶表面とのなす角度が鈍角であるため、結晶粒の界面に電界の集中が起こりにくくなるので、リーク電流が低減する。
【００２２】
第２の半導体装置において、下部電極がルテニウムを含むことが好ましい。このようにすると、結晶粒の表面に階段状の形状を得やすくなる。
【００２３】
本発明に係る第１の半導体装置の製造方法は、基板上にルテニウムを含む導体膜を形成する導体膜形成工程と、導体膜を所定形状にパターニングすることにより、導体膜からなる電極又は配線を形成する電極配線形成工程と、非酸化性雰囲気でアニールを行なうことにより、導体膜を構成するルテニウムの結晶粒の表面形状を階段状とするアニール工程とを備えている。
【００２４】
第１の半導体装置の製造方法によると、非酸化性雰囲気でアニールを行なうことにより、導体膜を構成するルテニウムの結晶粒の表面形状を階段状とするため、本発明の第１の半導体装置を実現できる。
【００２５】
第１の半導体装置の製造方法において、非酸化性雰囲気が水素を含むことが好ましい。このようにすると、ルテニウムの結晶粒の表面に細かい階段状の形状を確実に得られるようになる。
【００２６】
本発明に係る第２の半導体装置の製造方法は、基板上にルテニウムを含む導体膜を形成する導体膜形成工程と、導体膜を所定形状にパターニングすることにより、導体膜からなる下部電極を形成する下部電極形成工程と、非酸化性雰囲気でアニールを行なうことにより、導体膜を構成するルテニウムの結晶粒の表面形状を階段状とするアニール工程と、下部電極の上に容量絶縁膜を形成する容量絶縁膜形成工程とを備えている。
【００２７】
第２の半導体装置の製造方法によると、非酸化性雰囲気でアニールを行なうことにより、下部電極を構成するルテニウムの結晶粒の表面形状を階段状とするため、本発明の第２の半導体装置を実現できる。
【００２８】
第２の半導体装置の製造方法において、非酸化性雰囲気は水素を含むことが好ましい。
【００２９】
第２の半導体装置の製造方法において、容量絶縁膜が、五酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム又はチタン酸バリウムストロンチウムからなることが好ましい。このようにすると、容量絶縁膜が高誘電体からなるため、キャパシタを含む半導体装置をより小型化しても所望の容量値（蓄積電荷量）を確保できる。
【００３０】
第２の半導体装置の製造方法において、アニール工程は容量絶縁膜形成工程よりも前に行なうことが好ましい。このようにすると、容量絶縁膜を形成する成膜装置内で導体膜のアニールを行なうことができ、工程が簡単化される。
【００３１】
第２の半導体装置の製造方法において、アニール工程は下部電極形成工程よりも後に行なうことが好ましい。このようにすると、アニールによって導体膜の結晶粒が成長して加工がしにくくなる前に、下部電極のパターニングを行なうため、パターニングの加工が容易となる。
【００３２】
第２の半導体装置の製造方法において、導体膜形成工程が、導体膜を有底筒状に形成する工程を含むことが好ましい。このようにすると、下部電極の表面積が大きくなるため、キャパシタの容量値が確実に大きくなる。
【００３３】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３４】
図１は本発明の第１の実施形態に係る半導体装置であるキャパシタの断面構成を示している。図１に示すように、シリコンからなる基板１１上には、酸化シリコンからなる熱酸化膜１２、ルテニウム（Ｒｕ）からなる下部電極１３、Ｔａ2 Ｏ5 からなる容量絶縁膜１４、Ｒｕからなる上部電極１５が順次形成されている。
【００３５】
以下、前記のように構成されたキャパシタの製造方法を説明する。
【００３６】
まず、基板１１に対して熱処理を行なって基板１１の上部に熱酸化膜１２を形成する。次に、熱酸化膜１２の上に、スパッタ法を用いて、膜厚が約５０ｎｍの下部電極１３を形成する。続いて、温度が約８００℃の、非酸化性雰囲気であるアルゴン（Ａｒ）と水素（Ｈ2 ）との混合ガス中で、下部電極１３に対して２分間程度のアニールを行なう。なお、通常の半導体プロセスで用いるアルゴンガスには微量の酸素が含まれているため、高純度のアルゴンガスを用いることが好ましい。
【００３７】
次に、ＣＶＤ法を用いて、下部電極１３上に、膜厚が約１７ｎｍの容量絶縁膜１４を形成する。このとき、容量絶縁膜１４中の酸素の欠乏を補うために、下部電極１３に対して紫外線オゾン照射（ＵＶ−Ｏ3 処理）を行なう。
【００３８】
次に、スパッタ法を用いて、容量絶縁膜１４の上に上部電極１５を選択的に形成する。
【００３９】
このようにして得られたキャパシタの電気特性を評価した結果を示す。
【００４０】
アルゴンと水素との混合ガス中で下部電極１３に対してアニールを行なった場合は、容量絶縁膜１４の比誘電率が３５であり、上部電極が正にバイアスされる場合を正電位とすると、電界強度が１ＭＶ／ｃｍのときのリーク電流密度が６．７×１０-9Ａ／ｃｍ2 である。比較用として、アルゴン雰囲気で下部電極１３に対してアニールを行なった場合は、容量絶縁膜１４の比誘電率が３０となり、電界強度が１ＭＶ／ｃｍのときのリーク電流密度が１．５×１０-8Ａ／ｃｍ2 となる。
【００４１】
このように、アルゴンと水素との混合ガスで下部電極１３に対してアニールを行なった場合の容量絶縁膜１４の比誘電率は、アルゴンガスのみでアニールを行なった比較用のキャパシタよりも大きくなる。また、リーク電流密度は、本実施形態に係るキャパシタの方が比較用のキャパシタよりも小さくなる。
【００４２】
次に、温度が７５０℃程度の窒素雰囲気で６０秒間のアニールを行なうことにより、容量絶縁膜１４の結晶化を図る。結晶化後の容量絶縁膜１４の比誘電率は７０であり、電界強度が１ＭＶ／ｃｍのときのリーク電流密度は１．８×１０-8Ａ／ｃｍ2 である。ちなみに、比較用のキャパシタにおける容量絶縁膜１４の比誘電率は６０であり、電界強度が１ＭＶ／ｃｍのときのリーク電流密度は２×１０-8Ａ／ｃｍ2 である。このように、容量絶縁膜１４の結晶化を行なっても、本実施形態に係る容量絶縁膜１４の比誘電率は、比較用のキャパシタよりも大きくなり、且つ、リーク電流密度は、本実施形態に係るキャパシタの方が比較用のキャパシタよりも小さくなる。
【００４３】
ここまでのリーク電流密度の測定はすべて室温で行なっているが、本実施形態に係るキャパシタを半導体装置として形成する場合には、１００℃程度の高温下での動作を考慮する必要がある。通常、キャパシタは装置又は周囲温度の上昇と共にリーク電流が増大する。
【００４４】
そこで、本実施形態に係るキャパシタのリーク電流特性を１２５℃の温度下で測定した。
【００４５】
アルゴンのみのアニールを施した比較用のキャパシタは、電界強度が１ＭＶ／ｃｍのときのリーク電流密度が１×１０-6Ａ／ｃｍ2 であるのに対して、本実施形態に係るキャパシタは、電界強度が１ＭＶ／ｃｍのときのリーク電流密度が２×１０-7Ａ／ｃｍ2 であり、比較用のキャパシタよりもリーク電流値が小さい良好な結果を得られる。
【００４６】
下部電極１３のアニール条件によってリーク電流密度に違いが生じる要因は、アルゴンと水素との混合ガスでアニールを行なうと、ルテニウムの結晶粒の表面形状が階段状となるためである。
【００４７】
図２（ａ）は本実施形態に係る下部電極１３における階段状の表面形状を有する結晶粒を示す模式的な拡大図である。ここでは、符号１〜５がそれぞれの結晶粒を表わしている。各結晶粒１〜５の大きさは、温度が約８００℃のアニールによって５０ｎｍ〜１００ｎｍ程度であり、アニール前のグレイン結晶粒と比べて２〜５倍程度大きい。
【００４８】
図２（ｂ）は、図２（ａ）のIIｂ−IIｂ線における部分的な断面構成を示している。図２（ｂ）に示すように、結晶粒１と結晶粒２との間は階段状を呈している。この場合の結晶粒１の上面と結晶粒２の上面とは共に面方位が（０００１）面であり、この（０００１）面同士が結晶粒の界面である階段状の斜面により接続されている。
【００４９】
図２（ｃ）は図２（ｂ）に示す階段状の一段差部１０を拡大した断面構成を示しており、一段差部１０の傾斜面自体が複数の原子ステップによりさらに細かい階段状となっている。
【００５０】
このように、下部電極１３の表面が、階段状の一段差部１０の傾斜面がさらに細かい階段状となる２重の階段形状を有しているため、下部電極の表面積が増大し、見かけの比誘電率が、各結晶粒の表面が階段状でない場合と比べて大きくなる。さらに、図２（ｂ）に示すように、結晶粒１と結晶粒２とを接続する接続面と結晶粒１、２の各上面とのなす角度が鈍角であるため、鋭角的に交わる界面が少なくなる。その結果、結晶粒の界面に電界の集中が起こりにくくなるので、リーク電流が低減する。
【００５１】
図３（ａ）及び図３（ｂ）は比較用のキャパシタの下部電極であって、（ａ）はルテニウムの結晶粒の表面を示し、（ｂ）は（ａ）のIIIｂ−IIIｂ線における部分的な断面構成を示している。図３（ａ）に示す結晶粒の大きさは図２（ａ）に示す場合とほぼ同等であるが、各結晶粒の表面形状は階段状ではなく平滑である。これは、通常のアルゴンガス中に微量に含まれる酸素によって、結晶粒の表面が酸化されて酸化ルテニウムとなり、その表面の一部分が揮発してしまい、（０００１）面で止まっていることによる。これにより、図３（ｂ）に示すように、例えば、結晶粒６及び結晶粒７のように、互いに隣接する結晶粒同士の接続面が各結晶粒に対してほぼ直角となる段差部が形成される。このため、この直角な段差部に電界の集中が生じて、リーク電流が増大する原因となる。
【００５２】
以上説明したように、キャパシタの下部電極１３を構成する導体膜を、その結晶粒の表面形状が階段状となるように形成すれば、高誘電体であるＴａ2Ｏ5のような金属酸化物を容量絶縁膜１４に用いたキャパシタのリーク電流を低減することができる。
【００５３】
なお、高誘電体からなる機能性材料膜膜は、Ｔａ2Ｏ5膜に限らず、ＳＴＯ膜やＢＳＴ膜であってもよい。
【００５４】
また、下部電極１３に対するアニールの雰囲気にアルゴンと水素との混合ガスを用いたが、これに限らず、非酸化性ガスであればよい。
【００５５】
また、結晶粒の表面が階段状の導体膜は、キャパシタの電極に限らず、他の電極、例えばコンタクト、ビア又はパッド電極に用いてもよい。さらには比較的高電界が印加される配線に用いてもよい。
【００５６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００５７】
図４（ａ）及び図４（ｂ）は第２の実施形態に係るＤＲＡＭ装置の製造方法の工程順の断面構成を示している。
【００５８】
まず、図４（ａ）に示すように、ｐ型シリコンからなる基板２１上に、酸化シリコンからなる素子分離層２２を選択的に形成する。続いて、基板２１上における素子分離層２２に囲まれた素子形成領域に、ゲート絶縁膜２３及びゲート電極２４を形成し、その後、ゲート電極２４をマスクとしたイオン注入によりｎ+ 型の第１の拡散層２５及びｎ+ 型の第２の拡散層２６を自己整合的に形成する。
【００５９】
続いて、基板２１上にゲート電極２４を含む全面にわたって酸化シリコンからなる層間絶縁膜２７を堆積し、該層間絶縁膜２７における第２の拡散層２６の上側の領域に該第２の拡散層２６と接触するポリシリコンからなるコンタクト２８を形成する。次に、スパッタ法により、層間絶縁膜２７上におけるゲート電極２４の上方の領域にコンタクト２８と接触するルテニウムからなる下部電極２９を選択的に形成する。続いて、下部電極２９が形成された基板２１に対して、温度が約８００℃の水素及びアルゴンの混合ガス中で約２分間のアニールを実施する。
【００６０】
次に、図４（ｂ）に示すように、ＣＶＤ法を用いて、層間絶縁膜２７上に下部電極２９を含む全面にわたってＴａ2Ｏ5からなる容量絶縁膜３０を堆積し、続いて、容量絶縁膜３０に対してＵＶ−Ｏ3 処理による酸素の補充を行なうと共に、温度が約７５０℃で１分間程度のアニールを行なうことにより、容量絶縁膜を構成するＴａ2Ｏ5を結晶化する。続いて、ＣＶＤ法により、結晶化された容量絶縁膜３０の上にルテニウムからなる上部電極３１を堆積し、続いて、温度が約６００℃で約１分間のアニールを行なうことにより、キャパシタ部全体に対する加工ダメージの回復を図る。
【００６１】
本実施形態においては、図４（ａ）に示すように、下部電極２９のパターニングを行なった後に、結晶粒の成長及び階段状の表面形状を形成するためのアニールを行なっている。これは、エッチング等によるパターニング時には、結晶粒の粒径が小さい方が加工しやすいからである。その上、パターニング後は、膜状のルテニウムが孤立パターンとなるため、アニール時に生じる基板面に平行な方向のストレスを緩和できる。また、孤立パターンとなったルテニウム中で結晶粒が成長するため、結晶粒の数が減少する。
【００６２】
なお、本実施形態においては、キャパシタ部の下部電極２９に、単層のルテニウムを用いたが、他の導体膜との積層構造としてもよい。
【００６３】
また、容量絶縁膜３０にＴａ2Ｏ5を用いたが、これに限らず、ＳＴＯやＢＳＴを用いてもよい。
【００６４】
また、下部電極２９に対するアニールの雰囲気にアルゴンと水素との混合ガスを用いたが、これに限らず、非酸化性ガスであればよい。また、アニール温度を８００℃としたが、ルテニウムの結晶粒の成長が生じる温度であればよい。
【００６５】
このことを利用して、例えば、容量絶縁膜３０を成膜する成膜装置内において、容量絶縁膜３０を成膜する前に、非酸化性ガスの雰囲気で下部電極２９に対するアニールを行なってもよい。このようにすると、アニール専用の炉を用いることなく下部電極２９のアニールを行なえるので、製造工程を簡単化できる。
【００６６】
なお、アニール温度を上げ過ぎると、トランジスタ部における第１の拡散層２５及び第２の拡散層２６の注入プロファイルが崩れる。また、ゲート電極２４やコンタクト２８にシリサイド膜を形成するような場合には、シリサイド膜による不良が生じることがある。
【００６７】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００６８】
図５（ａ）〜（ｃ）及び図６（ａ）、（ｂ）は第３の実施形態に係るＤＲＡＭ装置の製造方法の工程順の断面構成を示している。
【００６９】
まず、図５（ａ）に示すように、ｐ型シリコンからなる基板４１上に、酸化シリコンからなる素子分離層４２を選択的に形成する。続いて、基板４１上における素子分離層４２に囲まれた素子形成領域に、ゲート絶縁膜４３及びゲート電極４４を形成し、その後、ゲート電極４４をマスクとしたイオン注入によりｎ+ 型の第１の拡散層４５及びｎ+ 型の第２の拡散層４６を自己整合的に形成する。
【００７０】
続いて、基板４１上にゲート電極４４を含む全面にわたって酸化シリコンからなる層間絶縁膜４７を堆積し、該層間絶縁膜４７における第２の拡散層４６の上側の領域に該第２の拡散層４６と接触するポリシリコンからなるコンタクト４８を形成する。その後、層間絶縁膜４７上に、下部電極の形状を決定する、酸化シリコンからなる第１の絶縁膜４９及び窒化シリコンからなる第２の絶縁膜５０を順次堆積する。
【００７１】
次に、図５（ｂ）に示すように、第１の絶縁膜４９及び第２の絶縁膜５０におけるコンタクト４８の上側の領域に対してエッチングを行なうことにより、コンタクト４８及び層間絶縁膜４７におけるコンタクト４８の周辺部を露出する開口部４９ａを形成する。
【００７２】
次に、図５（ｃ）に示すように、スパッタ法を用いて、第２の絶縁膜５０上に開口部４９ａの底面及び壁面を含む全面にわたってルテニウムからなる下部電極形成膜５１Ａを形成し、その後、ＣＶＤ法等を用いて、下部電極形成膜５１Ａの全面に酸化シリコンからなる保護層５２を形成する。続いて、保護層５２の上に開口部４９ａを充填するようにレジスト膜５３を塗布する。
【００７３】
次に、図６（ａ）に示すように、開口部４９ａを除くレジスト膜５３、保護層５２及び下部電極形成膜５１Ａに対して異方性のドライエッチによるエッチバックを行なって、第２の絶縁膜５０を露出させる。これにより、下部電極形成膜５１Ａから、開口部４９ａの底面上及び壁面上に下部電極５１Ｂを形成する。その後、開口部４９ａに残る保護層５２をフッ酸（ＨＦ）を含む薬液で除去する。続いて、下部電極５１Ｂが形成された基板４１に対して、温度が約８００℃の水素及びアルゴンの混合ガス中で約２分間のアニールを行なう。
【００７４】
これにより、下部電極５１Ｂは、図２（ａ）に示すようなルテニウムの結晶粒が成長する。本実施形態においても、下部電極５１Ｂのパターニング後に該下部電極５１Ｂのアニールを行なって、下部電極形成膜５１Ａの加工を容易としている。また、パターニング後は、膜状のルテニウムが孤立パターンに加工されているため、アニール時に生じる基板面に平行な方向のストレスを緩和できる。また、孤立パターンとなったルテニウム中で結晶粒が成長するため、結晶粒の数が減少する。
【００７５】
次に、図６（ｂ）に示すように、例えば１５０℃程度にまで加熱した熱燐酸により第２の絶縁膜５０を除去し、続いて、フッ酸等により第１の絶縁膜４９を除去することにより、有底筒状の下部電極５１Ｂを得る。
【００７６】
なお、本実施形態においては、レジスト膜５３を用いたエッチバックにより、下部電極形成膜５１Ａにおける開口部４９ａを除く領域を除去しているが、他の方法として、例えば、化学機械研磨法を用いてもよい。
【００７７】
この化学機械研磨法を用いる場合でも、下部電極形成膜５１Ａの上面に保護層５２を形成しておくことが望ましい。このようにすると、研磨時に開口部４９ａ等に堆積したスラリを、研磨後の洗浄によって保護層５２をリフトオフさせることにより容易に除去することができる。
【００７８】
また、下部電極５１Ｂに対するアニールは、第１の絶縁膜４９及び第２の絶縁膜５０を除去した後でもよい。
【００７９】
また、本発明の各実施形態において、ルテニウムからなる電極のアニール温度は、４５０℃〜９００℃であれば良い。また、アニールの非酸化性雰囲気ガスを構成するアルゴンと水素との割合は、水素がアルゴンガス中に含まれる微量の酸素と反応できる程度であれば良く、通常は１％以上であれば良い。
【００８０】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、電極又は配線を構成する部材の結晶粒の表面形状が階段状であるため、各結晶粒の表面積が増大するので、階段状の表面形状を有さない場合よりも大きくなる。その上、互いに隣接する結晶粒同士の接続面と結晶表面とのなす角度が鈍角であるため、結晶粒の界面に電界の集中が起こりにくくなるので、リーク電流が低減する。これにより、高誘電率を持つ機能性材料膜を容量絶縁膜とするキャパシタの電極に本発明の電極を用いると、リーク電流が少ない半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の電極を構成するルテニウムの結晶粒の表面形状を拡大して示し、（ａ）は模式的な平面図であり、（ｂ）は（ａ）のIIｂ−IIｂ線における構成断面図であり、（ｃ）は（ｂ）における一段差部を拡大した構成断面図である。
【図３】（ａ）及び（ｂ）は比較用の半導体装置の電極を構成するルテニウムの結晶粒の表面形状を拡大して示し、（ａ）は模式的な平面図であり、（ｂ）は（ａ）のIIIｂ−IIIｂ線における構成断面図である。
【図４】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図５】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図６】（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
１〜５    結晶粒
１０      段差部
１１      基板
１２      熱酸化膜
１３      下部電極
１４      容量絶縁膜
１５      上部電極
２１      基板
２２      素子分離層
２３      ゲート絶縁膜
２４      ゲート電極
２５      第１の拡散層
２６      第２の拡散層
２７      層間絶縁膜
２８      コンタクト
２９      下部電極
３０      容量絶縁膜
３１      上部電極
４１      基板
４２      素子分離層
４３      ゲート絶縁膜
４４      ゲート電極
４５      第１の拡散層
４６      第２の拡散層
４７      層間絶縁膜
４８      コンタクト
４９      第１の絶縁膜
４９ａ    開口部
５０      第２の絶縁膜
５１Ａ    下部電極形成膜
５１Ｂ    下部電極
５２      保護層
５３      レジスト膜
【図１】
0004261021.tif 000002
【図２】
0004261021.tif 000003
【図３】
0004261021.tif 000004
【図４】
0004261021.tif 000005
【図５】
0004261021.tif 000006
【図６】
0004261021.tif 000007