(57)【特許請求の範囲】
【請求項１】
以下の工程を有することを特徴とする半導体装置の製造方法：
（ａ）半導体基板の主面に分離部を形成する工程、
（ｂ）前記（ａ）工程後、前記半導体基板の分離部に囲まれた活性領域上に第１絶縁膜を形成する工程、
（ｃ）前記（ｂ）工程後の半導体基板の主面上に第２絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程後、前記第２絶縁膜上にベース電極形成膜を堆積する工程、
（ｅ）前記（ｄ）工程後、前記ベース電極形成膜の上層部に酸化促進のための不純物を導入する工程、
（ｆ）前記（ｅ）工程後、前記ベース電極形成膜上に第３絶縁膜を堆積する工程、
（ｇ）前記（ｆ）工程後、前記第３絶縁膜のうちの平面上の一部を前記ベース電極形成膜が露出するように除去した後、露出した部分の前記ベース電極形成膜のうちの膜厚方向の一部を除去することで前記ベース電極形成膜に窪みを形成し、その後、前記窪みを形成した部分の前記ベース電極形成膜を前記第２絶縁膜が露出するまで膜厚方向に除去することで第１エミッタ開口部を形成する工程、
（ｈ）前記（ｇ）工程後、前記半導体基板に対して酸化処理を施すことにより、前記第１エミッタ開口部内における前記ベース電極形成膜の側面および前記第３絶縁膜と接する側の角部に第４絶縁膜を形成する工程、
（ｉ）前記（ｈ）工程後、前記半導体基板に対してウエットエッチング処理を施して前記第１エミッタ開口部を通じて前記第２絶縁膜を除去することにより、前記第２絶縁膜の側面が前記第１エミッタ開口部内のベース電極形成膜の側面から離れるように開口され、前記ベース電極形成膜の一部が露出する第２エミッタ開口部を形成する工程、
（ｊ）前記（ｉ）工程後、前記半導体基板に対してフッ酸洗浄処理を施すことにより、前記第４絶縁膜を残し、かつ、前記第２エミッタ開口部から露出する前記第１絶縁膜を除去する工程、
（ｋ）前記（ｊ）工程後、前記半導体基板に対して還元性ガス雰囲気中において熱処理を施す工程、
（ｌ）前記（ｋ）工程後、前記第２エミッタ開口部から露出する半導体基板上に、ベース層となる異種結晶層をエピタキシャル法によって選択的に形成する工程、
ここで、前記第１絶縁膜、前記第３絶縁膜、および、前記第４絶縁膜としては酸化シリコン膜を形成し、前記第２絶縁膜としては窒化シリコン膜を形成し、前記ベース電極形成膜としては多結晶シリコン膜を形成する。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記（ｅ）工程の酸化促進のための不純物は、二フッ化ホウ素、ヒ素、酸素、シリコンまたはゲルマニウムであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記（ｆ）工程の第３絶縁膜を、プラズマを用いた化学気相成長法によって形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、前記（ｋ）工程の還元性ガス雰囲気中での熱処理は、前記半導体基板に対して第１温度で熱処理を施す第１熱処理工程と、前記第１熱処理工程後の半導体基板に対して前記第１温度よりも高い第２温度で熱処理を施す第２熱処理工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、前記第１温度は、前記半導体基板の異種結晶層成長面に結合された水素が脱離しない温度であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法において、前記第２温度は、前記半導体基板に形成された他の素子の電気特性を変化させるような元素の拡散を抑制するような温度であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記（ｌ）工程後、
（ｍ）前記第４絶縁膜を除去した後、前記第１エミッタ開口部内を含む半導体基板の主面上に第５絶縁膜を堆積する工程、
（ｎ）前記第５絶縁膜上に第１エミッタ電極形成膜を堆積した後、その第１エミッタ電極形成膜をエッチバックすることにより、前記第１エミッタ開口部の側面側に第１エミッタ電極形成膜を残す工程、
（ｏ）前記エッチバック工程で残された前記第１エミッタ電極形成膜をマスクとして、前記第５絶縁膜をエッチング除去することにより、前記第１エミッタ開口部から前記異種結晶層を露出させる工程、
（ｐ）前記第１エミッタ開口部内を含む半導体基板の主面上に、第２エミッタ電極形成膜を堆積した後、これをパターニングすることによりエミッタ電極を形成する工程、
（ｑ）前記（ｐ）工程後、前記ベース電極形成膜をパターニングすることにより、ベース電極を形成する工程、
（ｒ）前記（ｑ）工程後、前記半導体基板に熱処理を施すことにより、前記エミッタ電極中の不純物を前記異種結晶層に拡散させてエミッタ領域を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記（ａ）工程後、前記（ｃ）工程前に、前記半導体基板の電界効果トランジスタの形成領域に、前記半導体基板上に電界効果トランジスタのゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記半導体基板に電界効果トランジスタのソース、ドレイン用の第１半導体領域を形成する工程および前記ゲート電極の側面に側壁絶縁膜を形成する工程を有し、
前記（ｑ）工程後、前記（ｒ）工程前に、前記電界効果トランジスタのソース、ドレイン用の半導体領域であって、前記第１半導体領域よりも不純物濃度の高い第２半導体領域を形成するための不純物を導入する工程を有し、
前記（ｒ）工程においては、前記エミッタ領域の形成と同時に、前記電界効果トランジスタの第２半導体領域を活性化することを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、前記ゲート電極を形成する工程は、前記ゲート絶縁膜形成工程後の半導体基板の主面上にゲート電極形成膜を堆積する工程、前記ゲート電極形成膜においてｎチャネル型の電界効果トランジスタの形成領域にゲート電極をｎ型にするための不純物を導入する工程、前記ゲート電極形成膜においてｐチャネル型の電界効果トランジスタの形成領域にゲート電極をｐ型にするための不純物を導入する工程、前記ゲート電極形成膜をパターニングすることにより、前記ｎチャネル型の電界効果トランジスタの形成領域にｎ型のゲート電極を形成し、前記ｐチャネル型の電界効果トランジスタの形成領域にｐ型のゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７記載の半導体装置の製造方法において、前記（ｒ）工程後、前記半導体基板の主面上に導体膜を形成した後、前記半導体基板に熱処理を施すことにより少なくとも前記導体膜と前記エミッタ電極およびベース電極との接触部にシリサイド層を形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、ヘテロ接合バイポーラトランジスタ（Hetero−junction Bipolar Transistor；以下、ＨＢＴと略す）を有する半導体装置の製造方法および構造に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタの高速性能の向上を主目的として、ＨＢＴ技術が検討されている。本発明者が検討したＨＢＴの形成方法においては、例えばＳｉＧｅ層をエピタキシャル法によってシリコン（Ｓｉ）基板上に選択的に形成する直前に、水素ガス（Ｈ2）雰囲気中において高温熱処理（例えば８５０〜１２００℃程度）を施し、ＳｉＧｅ層の成長面の酸化シリコン膜を主に還元反応等によって除去し、その成長面の清浄化を図るようにしている。
【０００３】
【発明が解決しようとする課題】
ところが、上記ＨＢＴの形成技術においては、以下の課題があることを本発明者は見出した。すなわち、上記水素ガス雰囲気中における高温熱処理の際に、半導体基板に形成された他の素子の不純物が拡散してしまう結果、その素子の電気的特性が劣化する問題がある。特に、ＨＢＴとＣＭＩＳ（Complementary Metal Insulator Semiconductor）とを同一半導体基板に設ける半導体装置においては、ＣＭＩＳの加工精度確保のためにＣＭＩＳをＨＢＴよりも先に形成している。このため、ＨＢＴ形成のための上記水素ガス雰囲気中における高温熱処理時に、ＣＭＩＳを構成するｐチャネル型のＭＩＳにおけるｐ型ゲート電極中の不純物（ホウ素等）が増速拡散する結果、ｐチャネル型のＭＩＳのしきい値電圧が変動してしまう問題がある。一方、上記水素ガス雰囲気中における高温熱処理の温度をただ単純に下げると、ＳｉＧｅ層の成長面を充分に清浄化することができず、ＳｉＧｅ層が単結晶とならないで多結晶となり上手く成長しない。この結果、ＳｉＧｅ層に欠陥が発生し、その欠陥に沿ってリーク電流が流れ、消費電力の増大やさらにはＨＢＴが動作しないという問題が発生する。
【０００４】
本発明の目的は、ＨＢＴを有する半導体装置の信頼性を向上させることのできる技術を提供することにある。
【０００５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００７】
すなわち、本発明は、半導体基板上に第１，第２絶縁膜を下層から順に介してベース電極形成膜を堆積した後、そのベース電極形成膜の上層部に酸化促進のための不純物を導入する工程、前記ベース電極形成膜上に第３絶縁膜を堆積する工程、前記第３絶縁膜およびベース電極形成膜の一部を除去することで第１エミッタ開口部を形成する工程、前記半導体基板に対して酸化処理を施すことにより、前記第１エミッタ開口部内における前記ベース電極形成膜の側面および前記第３絶縁膜と接する側の角部に第４絶縁膜を形成する工程、前記半導体基板に対してウエットエッチング処理を施して前記第１エミッタ開口部を通じて前記第２絶縁膜を除去することにより、前記第２絶縁膜の側面が前記第１エミッタ開口部内のベース電極形成膜の側面から離れるように開口され、前記ベース電極形成膜の一部が露出する第２エミッタ開口部を形成する工程、前記半導体基板に対してフッ酸洗浄処理を施すことにより、前記第２エミッタ開口部から露出する前記第１絶縁膜を除去する工程、前記半導体基板に対して還元性ガス雰囲気中において熱処理を施す工程、前記第２エミッタ開口部から露出する半導体基板上に異種結晶層をエピタキシャル法により選択的に形成する工程を有するものである。
【０００８】
また、本発明は、前記還元性ガス雰囲気中での熱処理は、前記半導体基板に対して第１温度で熱処理を施す第１熱処理工程と、前記第１熱処理工程後の半導体基板に対して前記第１温度よりも高い第２温度で熱処理を施す第２熱処理工程とを有するものである。
【０００９】
また、本発明は、前記第３絶縁膜をプラズマを用いた化学気相成長法によって形成するものである。
【００１０】
【発明の実施の形態】
本実施の形態を詳細に説明する前に、本実施の形態における用語の意味を説明すると次の通りである。
【００１１】
高密度プラズマ化学気相成長法（ＨＤＰ−ＣＶＤ：High Density Plasma-Chemical Vapor Deposition）とは、一般に、１０12〜１０13／ｃｍ3程度のイオン密度のプラズマを用いたＣＶＤ法である。イオン密度が高いため、基板側にバイアスＲＦ（高周波）電圧を印加することにより、基板表面に活性種が衝突してスパッタエッチングする効果が加わり、スパッタエッチングを行いながら膜を形成することが可能となる。
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。なお、ＭＯＳ（Metal Oxide Semiconductor）・ＦＥＴは、ＭＩＳの下位概念とする。
【００１３】
（実施の形態１）
本実施の形態１の半導体装置は、例えば１０Ｇｂ／ｓまたは４０Ｇｂ／ｓの光伝送システム（光電変換装置等）、携帯電話またはブルートゥース用の電子装置等のような通信機器に用いられる半導体装置である。以下、本実施の形態１の半導体装置の製造方法の一例を図１〜図３３により説明する。ここでは、同一の半導体基板にヘテロ接合バイポーラトランジスタ（ＨＢＴ）およびＣＭＩＳ（Complementary MIS）回路等のようなデバイスを有する半導体装置の製造方法を例に説明する。
【００１４】
図１は、その半導体装置の製造工程中における要部断面図を示している。符号のＢはＨＢＴ形成領域、符号のＰＵはｐＭＩＳ形成領域、符号のＮＵはｎＭＩＳ形成領域をそれぞれ示している。ここでは、高速動作が可能なｎｐｎ型のＨＢＴを例示するが、ｐｎｐ型のＨＢＴを形成することもできる。半導体基板（以下、基板という）１は、例えば平面略円形状のＳＯＩ（Silicon On Insulator）ウエハからなる。すなわち、基板１は、支持基板１ａ上に絶縁層１ｂを介して半導体層１ｃを有している。支持基板１ａは、例えば単結晶シリコン（Ｓｉ）からなり、基板１の機械的強度を確保する機能を有している。絶縁層１ｂは、例えば酸化シリコン（ＳｉＯx）からなる。半導体層１ｃは、例えば単結晶シリコン層からなり、半導体ウエハで形成された半導体層と、その上のエピタキシャル法で形成された半導体層とを有している。この半導体層１ｃにデバイスが形成される。
【００１５】
半導体層１ｃの主面（デバイス形成面）の分離領域には、浅溝型の分離部（ＳＧＩ：Shallow Groove Isolation）２ａと、深い溝型の分離部（Trench Isolation）２ｂとが形成されている。浅溝型の分離部２ａは、絶縁層１ｂに接しない程度に半導体層１ｃに掘られた浅い溝内に、例えば酸化シリコン膜が埋め込まれて形成されている。この浅溝型の分離部２ａによって活性領域（アクティブ領域）の平面的な範囲が規定されている。また、深い溝型の分離部２ｂは、浅溝型の分離部２ａの上面からその分離部２ａおよび半導体層１ｃを貫通して絶縁層１ｂに達するように掘られた深い溝内に、例えば酸化シリコン膜が埋め込まれて形成されている。この深い溝型の分離部２ｂによって半導体層１ｃにおける各デバイス領域が電気的に完全に分離されている。なお、分離部２ａは、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法により形成しても良い。
【００１６】
ＨＢＴ形成領域Ｂの半導体層１ｃには、ｎ+型のコレクタ埋込領域３ａが形成されている。このコレクタ埋込領域３ａには、例えばアンチモン（Ｓｂ）が含有されている。このコレクタ埋込領域３ａの上層には、ｎ型のコレクタ領域３ｂおよびｎ+型のコレクタ引出領域３ｃが形成されている。このコレクタ領域３ｂおよびコレクタ引出領域３ｃには、例えばリン（Ｐ）が含有されている。このコレクタ領域３ｂとコレクタ引出領域３ｃとは、その間に設けられた浅溝型の分離部２ａによって分離されているが、上記コレクタ埋込領域３ａを通じて電気的に接続されている。ＨＢＴ領域Ｂの活性領域における半導体層１ｃ上面には、例えば酸化シリコン膜からなる絶縁膜４ａが形成されている。一方、ｐＭＩＳ形成領域ＰＵの半導体層１ｃにはｎウエルＮＷＬが形成され、ｎＭＩＳ形成領域ＮＵの半導体層１ｃにはｐウエルＰＷＬが形成されている。ｎウエルＮＷＬには、リン（Ｐ）またはヒ素（Ａｓ）が含有され、ｐウエルＰＷＬには、ホウ素（Ｂ）が含有されている。また、ｐＭＩＳ形成領域ＰＵおよびｎＭＩＳ形成領域ＮＵの活性領域における半導体層１ｃ上面には、例えば酸化シリコン膜からなるゲート絶縁膜４ｂが形成されている。ゲート絶縁膜４ｂは、酸窒化シリコン膜で構成しても良い。すなわち、ゲート絶縁膜４ｂと半導体層１ｃとの界面に窒素を偏析させる構造としても良い。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜４ｂのホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。また、酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が貫通し難いので、酸窒化シリコン膜を用いることにより、ゲート電極材料中の不純物（特にｐ型のゲートのホウ素）が半導体層１ｃ側に拡散することに起因する、しきい値電圧の変動を抑制することができる。酸窒化シリコン膜を形成するには、例えばゲート絶縁膜４ｂを形成後の基板１をＮＯ、ＮＯ2またはＮＨ3といった含窒素ガス雰囲気中で熱処理すれば良い。
【００１７】
まず、このような基板１（ＳＯＩウエハ）のデバイス形成面上に、例えば多結晶シリコン膜からなるゲート電極形成膜５をＣＶＤ（Chemical Vapor Deposition）法等によって堆積した後、その上にＨＢＴ形成領域ＢおよびｐＭＩＳ形成領域ＰＵが覆われ、ｎＭＩＳ形成領域のゲート電極形成領域が露出されるようなフォトレジストパターン（以下、レジストパターンという）ＦＲ１をフォトリソグラフィ（以下、リソグラフィという）技術により形成する。続いて、レジストパターンＦＲ１をイオン注入マスクとして、ｎＭＩＳ形成領域ＮＵのゲート電極形成膜５に、例えばリン（Ｐ）をイオン注入した後、レジストパターンＦＲ１を除去する。図２は図１の工程後の半導体装置の製造工程中の要部断面図である。ここでは、ゲート電極形成膜５上に、ＨＢＴ形成領域ＢおよびｎＭＩＳ形成領域ＮＵが覆われ、ｐＭＩＳ形成領域のゲート電極形成領域が露出されるようなレジストパターンＦＲ２をリソグラフィ技術により形成し、これをイオン注入マスクとして、ｐＭＩＳ形成領域ＰＵのゲート電極形成膜５に、例えばホウ素（Ｂ）をイオン注入した後、レジストパターンＦＲ２を除去する。図１および図２の２つのイオン注入処理の順序は逆でも良い。図３は図２の工程後の半導体装置の製造工程中の要部断面図、図４は図３のＨＢＴ形成領域の要部拡大断面図である。ここでは、ゲート電極形成膜５をリソグラフィ技術およびドライエッチング技術でパターニングすることにより、ゲート電極５Ｇを形成する。ｐＭＩＳ形成領域ＰＵのゲート電極５Ｇはｐ型に、ｎＭＩＳ形成領域ＮＵのゲート電極５Ｇはｎ型にされる。すなわち、本実施の形態１はデュアルゲート電極構造とされる。続いて、ｐＭＩＳ形成領域ＰＵにソースおよびドレイン用の低不純物濃度のｐ-型の半導体領域（第１半導体領域）６ａを形成し、ｎＭＩＳ形成領域ＮＵにソースおよびドレイン用の低不純物濃度のｎ-型の半導体領域（第１半導体領域）７ａを形成する。半導体領域６ａには、例えばホウ素が含有され、半導体領域７ａには、例えばヒ素が含有されている。これら半導体領域６ａ，７ａは、それぞれ別々のレジストパターンをイオン注入マスクとして、それぞれ別々のイオン注入処理により形成されている。また、半導体領域６ａ，７ａの形成のための各々のイオン注入マスクをマスクとしてパンチスルーストッパ形成用（ソースおよびドレイン間の短チャネル効果抑制用）の不純物を半導体層１ｃにイオン注入しても良い。その後、ゲート電極５Ｇの側面にサイドウォール（側壁絶縁膜）８を形成する。サイドウォール８は、ゲート電極５Ｇに接するように形成された相対的に薄い絶縁膜８ａと、その表面に接するように形成された相対的に厚い絶縁膜８ｂとを有している。絶縁膜８ａは、例えば酸化シリコン膜からなり、絶縁膜８ｂは、例えば窒化シリコン膜からなる。この段階でｐＭＩＳおよびｎＭＩＳの大半の構成が形成される。このようにＨＢＴの形成前にＭＩＳのゲート電極を形成するのは、ＨＢＴ形成前の方が下地の平坦性に優れており、ＭＩＳのゲート電極の加工を容易にでき、ゲート電極の加工精度を向上できるからである。その後、基板１（ＳＯＩウエハ）のデバイス形成面上に、例えば酸化シリコン膜からなる絶縁膜９をＣＶＤ法等によって堆積した後、ＨＢＴ形成領域に上記コレクタ領域３ｂおよびその周辺領域が露出されるように開口部１０を形成する。この開口部１０内における半導体層１ｃ上には、例えば酸化シリコン膜からなる絶縁膜（第１絶縁膜）１１が熱酸化法またはＣＶＤ法等によって形成されている（図４参照）。絶縁膜１１の厚さは、例えば二酸化シリコン換算膜厚で６ｎｍ程度である。
【００１８】
次に、図５は図３の工程後の半導体装置の製造工程中の要部断面図、図６は図５の２度目のイオン注入工程中におけるＨＢＴ形成領域の要部拡大断面図、図７は図５の工程後のベース引出電極形成膜の不純物濃度分布を示すグラフ図である。ここでは、基板１のデバイス形成面上に、例えば窒化シリコン膜からなる絶縁膜（第２絶縁膜）１２をＣＶＤ法等によって堆積した後、その上に、例えば厚さが１５０ｎｍ程度のノンドープの多結晶シリコン膜からなるベース電極形成膜１３をＣＶＤ法等によって堆積する。続いて、ベース電極形成膜１３に、その電気抵抗を下げるための不純物をイオン注入する（第１不純物導入工程）。この不純物導入工程では、その不純物が最終的にベース電極形成膜１３の厚さ方向のほぼ全体に分布するように条件を設定する。具体的には、例えばホウ素を、ドーズ量を１×１０16／ｃｍ2程度、イオン注入エネルギーを１５ｋｅＶ程度としてイオン注入する。続いて、本実施の形態１においては、ベース電極形成膜１３に対して、そのベース電極形成膜１３の酸化を促進させるための原子をイオン注入する（第２不純物導入工程）。この不純物導入工程では、酸化促進用の原子がベース電極形成膜１３の上層部分に分布するように、または、その原子の導入によるアモルファス層がベース電極形成膜１３の上層部分に形成されるように条件を設定する。図６は、ベース電極形成膜１３の上面から破線までに酸化促進用の原子が注入されている（またはその原子注入によるアモルファス層が形成されている）ことを模式的に示している。具体的には、例えば二フッ化ホウ素（ＢＦ2）を、ドーズ量２×１０15／ｃｍ2程度、イオン注入エネルギーを３ｋｅＶ程度としてイオン注入する。図７は、そのベース電極形成膜１３の厚さ方向の不純物分布を示している。ベース電極形成膜１３の表層部に二フッ化ホウ素による急峻なピークを持つ不純物濃度分布が形成されている。この第２不純物導入工程によるベース電極形成膜１３の上層部でのホウ素（Ｂ）の濃度は、上記第１不純物導入工程によるホウ素（Ｂ）の濃度よりも約１桁以上（例えば５×１０21／ｃｍ3）上昇させる。また、第２不純物導入工程におけるイオン注入深さは、その後のプロセス条件（例えば洗浄処理等）によるベース電極形成膜１３の表面の削れを考慮し、後述のエミッタ開口部内におけるベース電極形成膜１３の内側面を酸化する工程直前に露出されるベース電極形成膜１３の上面に、上記ホウ素濃度のピークが存在するように設定されている。
【００１９】
二フッ化ホウ素を使用した理由は、例えば次の通りである。すなわち、二フッ化ホウ素はホウ素よりも質量が重く深い位置まで入り込まないので、低エネルギーでもベース電極形成膜１３の表層部（浅い位置）に高不純物濃度でイオン注入できるからである。また、ここではＨＢＴのベース電極がｐ型にされるので、同じ導電型を形成する不純物の方が電気的特性上好ましいからである。ただし、この酸化促進用の原子は、二フッ化ホウ素に限定されるものではなく種々変更可能であり、例えばヒ素、ゲルマニウム（Ｇｅ）、シリコンまたは酸素（Ｏ）を用いても良い。ヒ素は、上記の原子の中で最も強い増速酸化効果を得ることができるので、後述のベース電極形成膜１３の酸化処理温度を相対的に低くても目的を達成でき、基板１に形成されるデバイスの電気的特性の向上を推進できる。また、ヒ素はｎ型を与える不純物なので、ヒ素を選択するとｐ型のベース電極形成膜１３の上層部にｐｎ接合が形成されるが、本発明者らの実験では特に電気的特性上の問題は生じなかった。これはそのｐｎ接合が後述のシリサイド化により除去されることが大きな理由と想定される。もちろんＨＴＢがｐｎｐ型の場合は、ベース電極はｎ型なのでヒ素を用いても問題無い。ゲルマニウムまたはシリコンを用いた場合は、ベース電極形成膜１３の上層部をアモルファス化することにより酸化を促進する。また、ゲルマニウムまたはシリコンの場合は、特定の導電型を与えないので、電気的特性上の問題も生じない。酸素を用いた場合は、アモルファス化および酸化に必要な酸素原子を直接導入することより酸化を促進する。
【００２０】
次に、図８は図５の工程後の半導体装置の製造工程中の要部断面図である。ここでは、ベース電極形成膜１３上に、例えば厚さが１５０ｎｍ程度の酸化シリコン膜等からなる絶縁膜（第３絶縁膜）１４を高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法等のようなプラズマを用いたＣＶＤ法によって堆積する。本発明者が検討した技術では上記絶縁膜１４をＴＥＯＳ（Tetraethoxysilane）ガス等のような有機系のガスを用いた高温低圧ＣＶＤ法で形成しているが、その場合、絶縁膜１４中に水分が入り易く、後述の還元性クリーニング処理時や異種結晶層の成長熱処理時に絶縁膜１４から多量の水分が脱離する結果、異種結晶層の成長面が酸化し、異種結晶層が単結晶とならないで多結晶となり結晶性を損なう場合が生じる。この結果、異種結晶層に欠陥が発生し、その欠陥に沿ってリーク電流が流れ、消費電力の増大やさらにはＨＢＴが動作しないという問題が顕著になる。これに対して、本実施の形態１のようにＨＤＰ−ＣＶＤ法で形成した絶縁膜１４は水分の含有量が相対的に少ないので、異種結晶層の成長熱処理時に発生する水分の量を大幅に低減できる。図９は、各種絶縁膜の熱処理温度に対する水分脱離の分析結果を示している。符号のＨＬＤは、上記絶縁膜１４を上記有機系のガスを用いた高温低圧ＣＶＤ法で形成した場合の水分発生分布、符号のＨＤＰは、上記絶縁膜１４をＨＤＰ−ＣＶＤ法で形成した場合の水分発生分布、符号のＢＧは測定装置のバックグラウンドを示している。絶縁膜１４を高温低圧ＣＶＤ法で形成した場合は、水分発生分布ＨＬＤに示すように、６００〜８００℃程度のＳｉＧｅ層の成長温度までの昇温中に水分脱離が起こる。８００℃近辺でも緩やかではあるが水分発生のピークが観測されている。これによって、昇温中に異種結晶成長面が再酸化され、さらにこの再酸化膜を除去するために、還元性ガス（水素ガス）雰囲気中での高温アニールが必須となる。これに対して、絶縁膜１４を上記ＨＤＰ−ＣＶＤ法で形成し場合は、水分発生分布ＨＤＰで示すように、絶縁膜１４を上記高温低圧ＣＶＤ法で形成した場合に比べて水分発生量が少ないのが分かる。また、絶縁膜１４をＨＤＰ−ＣＶＤ法で形成した場合には、３００℃近辺で緩やかな水分発生のピークが観測されるものの、８００℃近辺での水分発生の分布はほとんど無い。したがって、ＨＤＰ−ＣＶＤ法で絶縁膜１４を形成した場合には、上記異種結晶成長面での再酸化の発生を抑制または防止できるので、後述の還元性ガス雰囲気中での熱処理の温度を下げることができる。絶縁膜１４の成膜条件は、例えば次の通りである。成膜温度は、例えば４９０℃程度、バイアス高周波（ＲＦ）パワーは、例えば４００Ｗ程度、ガス種は、例えばモノシラン（ＳｉＨ4）、酸素（Ｏ2）およびアルゴン（Ａｒ）の混合ガスとされている。通常のＨＤＰ−ＣＶＤ装置は、基板加熱機構が無く、温度はバイアス高周波パワーによって決まる。成膜温度が高い方が絶縁膜１４中の水分の含有量が減り後述の熱処理時に水分離脱がより少なくなるが、成膜時のアルゴンによるスパッタリング作用によりＭＩＳ形成領域でのゲート電極の段差被覆形状（被覆率）が劣化する。したがって、絶縁膜１４の成膜条件は、水分脱離と被覆性との兼ね合いで設定する��とが好ましい。なお、絶縁膜１４の形成時には、ＨＢＴの活性領域（半導体層１ｃの異種結晶層の成長面）が露出されていないため、その活性領域へのプラズマダメージは生じない。
【００２１】
次に、図１０は図８の工程後の半導体装置の製造工程中の要部断面図である。ここでは、ＨＢＴ形成領域の上記コレクタ領域３ｂにおける絶縁膜１４およびベース電極形成膜１３の一部をリソグラフィ技術およびドライエッチング技術によって除去して第１エミッタ開口部１５ａを形成する。この第１エミッタ開口部１５ａの底面からは上記絶縁膜１２が露出され、第１エミッタ開口部１５ａの内側面からは上記ベース電極形成膜１３が露出されている。第１エミッタ開口部１５ａの平面寸法は、例えば約０．３５μｍ×約２．０μｍである。次に、図１１は図１０の工程後の半導体装置の製造工程中の要部断面図である。ここでは、絶縁膜１４上に、第１エミッタ開口部１５ａが露出され、それ以外が覆われるようなレジストパターンＦＲ３を形成した後、これをマスクとして、例えばリンを２００ｋｅＶ、５×１０12ｃｍ-2程度の条件で半導体層１ｃにイオン注入する。このイオン注入工程は、半導体層１ｃにＳＩＣ（Selective Implanted Collector）領域１６を形成するための１回目のイオン注入である。これにより、ＨＢＴの周波数特性を向上させることができる。続いて、レジストパターンＦＲ３を除去した後、例えば希フッ酸を用いて基板１（ＳＯＩウエハ）を洗浄する。図１２は、図１１の工程後のＨＢＴ形成領域の要部拡大断面図である。この段階では、第１エミッタ開口部１５ａの内側面において、ベース電極形成膜１３の内側面と絶縁膜１４の内側面とがほとんど一致している。
【００２２】
次に、基板１に対して、例えばスチーム酸化処理を施す（側壁酸化処理）。ここでは、例えば酸素（Ｏ2）／水素（Ｈ2）を２：１の割合で混合したガス中で７００℃の酸化処理を基板１に対して約１５分程度施す。図１３は、この酸化工程後のＨＢＴ形成領域の要部拡大断面図である。上記酸化処理により、第１エミッタ開口部１５ａ内で露出するベース電極形成膜１３の内側面に、例えば酸化シリコン膜からなる絶縁膜１７が形成されている。この絶縁膜１７は、後述の異種結晶層の選択エピタキシャル成長時に保護膜（成長阻止膜）として機能する。ところで、本発明者が検討した一般的な酸化処理では、第１エミッタ開口部１５ａ内においてベース電極形成膜１３の上部角（肩部、第１エミッタ開口部１５ａ内のベース電極形成膜１３の内側面と、ベース電極形成膜１３において絶縁膜１４が堆積されている側の面との交差部）の酸化レートの方が、ベース電極形成膜１３の内側面のそれよりも遅くなる（すなわち、酸化され難い）ため、ベース電極形成膜１３の肩部に形成される保護膜の膜厚の方が、ベース電極形成膜１３の内側面に形成されるそれよりも薄くなり、充分な保護がなされない場合がある。しかし、その状態で異種結晶層の成長直前に希フッ酸等を用いて洗浄処理を施すと、ベース電極形成膜１３の肩部が露出され、後述の異種結晶層の成長時にベース電極形成膜１３の露出部から異種結晶層が成長してしまう場合がある。このような問題を回避するために、上記希フッ酸を用いた洗浄処理を充分に行えず、異種結晶層の成長面が充分に清浄化されないために異種結晶層が単結晶化せず多結晶化してしまう場合が生じる。一方、上記保護膜の厚さを確保するために、絶縁膜１７の形成時にある程度の高い熱処理を施すことも考えられるが、熱処理温度が高くなると、既に基板１に形成されているＭＩＳのゲート電極５Ｇの不純物、特にｐＭＩＳのゲート電極中のホウ素がゲート絶縁膜を介して半導体層１ｃ側に拡散したり、ＭＩＳのソースおよびドレイン用の半導体領域６ａ，７ａの不純物分布が設計値（誤差を含む）から外れたりする問題が生じる。これに対して、本実施の形態１では、前記図５および図６で説明したように、ベース電極形成膜１３の上層部に酸化促進用の原子（例えば二フッ化ホウ素）をイオン注入したことにより、上記酸化処理において、ベース電極形成膜１３の肩部で増速酸化が生じ、その肩部での酸化レートが速くなる。このため、ベース電極形成膜１３の肩部に形成される絶縁膜１７を厚くすることができる。すなわち、比較的低い酸化処理温度でも、第１エミッタ開口部１５ａ内のベース電極形成膜１３の肩部に充分な厚さの絶縁膜１７を形成できる。したがって、異種結晶層の成長直前の洗浄処理を充分に行えるので、上記異種結晶層の成長不良の発生を抑制または防止できる。また、酸化処理温度を高くしなくて済むので、上記ＭＩＳの不純物分布の再編成を回避でき、ＭＩＳの電気的特性（しきい値電圧等）の変動や劣化を防止できる。また、絶縁膜１７を酸化処理で形成することにより、絶縁膜１７を絶縁膜の堆積とエッチバック法で形成する場合に比べて、製造工程を簡略化でき、また、微細化を推進できる。また、絶縁膜１７を酸化処理で形成し、ドライエッチン���処理を行わないので、半導体層１ｃへの損傷を回避でき、後述の異種結晶層の結晶性を向上させることができる。
【００２３】
次に、図１４は図１３に続く半導体装置の製造工程中におけるＨＢＴ形成領域の要部拡大断面図である。ここでは、第１エミッタ開口部１５ａ底部の窒化シリコン膜等からなる絶縁膜１２を、例えば熱リン酸等を用いたウエットエッチング処理により除去する。この際、絶縁膜１２にアンダーカットが生じるようにオーバーエッチング処理を施すことにより、ベース電極形成膜１３の端部下の絶縁膜１２をも部分的にエッチング除去する。このオーバーエッチング量（アンダーカット量、すなわち、半導体層１ｃの主面に沿う方向の長さ）は、例えば６０ｎｍ程度である。この熱リン酸等によるウエットエッチング処理では、窒化シリコン膜と酸化シリコン膜とのエッチレートの差が３０程度あるので、窒化シリコン膜等からなる絶縁膜１２のオーバーエッチング量が６０ｎｍであっても、酸化シリコン膜等からなる絶縁膜１１の削れ量は２ｎｍ程度である。したがって、このウエットエッチング処理において半導体層１ｃの主面部は、酸化シリコン膜等からなる絶縁膜１１により保護される。このウエットエッチング処理により、第１エミッタ開口部１５ａの下部に、これに連通するように、その第１エミッタ開口部１５ａよりも大きな平面寸法の第２エミッタ開口部１５ｂを形成する。この段階の第２エミッタ開口部１５ｂは、絶縁膜２の側面が第１エミッタ開口部１５ａ内のベース電極形成膜１３の側面から離れるように開口され、ベース電極形成膜１３の端部が庇のようになっており、そのベース電極形成膜１３の端部下面の一部が第２エミッタ開口部１５ｂから露出されている。
【００２４】
次に、基板１（ＳＯＩウエハ）に対して、例えば希フッ酸を用いたウエットエッチング処理（洗浄処理）により、第２エミッタ開口部１５ｂから露出する絶縁膜１１を除去する。図１５は、この洗浄処理後のＨＢＴ形成領域の要部拡大断面図である。これにより、水素終端され化学的に安定なシリコンからなる半導体層１ｃの表面を第２エミッタ開口部１５ｂ内から露出させることができる。ここで、絶縁膜１７も、絶縁膜１１と同じ酸化シリコン膜からなるので、この洗浄処理により除去されるが、絶縁膜１７の厚さは全体的に絶縁膜１１よりも厚く形成されているので、上記洗浄処理後も約４ｎｍ程度残すことができる。ところで、上記のように一般的な方法では、ベース電極形成膜１３の肩部の絶縁膜１７が薄いので、上記洗浄処理によりベース電極形成膜１３の肩部が露出されることが懸念され、充分な洗浄処理ができない。これに対して本実施の形態１では、上記のようにベース電極形成膜１３の肩部の絶縁膜１７も充分に厚く形成され、洗浄処理後も残すことができるので、この洗浄処理を充分に行うことができる。このため、本実施の形態１においては、水素終端され化学的に安定な半導体層１ｃのシリコンの表面をより良好に露出させることができるので、続く異種結晶層の成長時に水素終端効果をより効果的に作用させることができ、良好な結晶成長を促すことができる。
【００２５】
次に、図１６に示す処理シーケンスで熱処理を施す。ここでは、まず、基板１（ＳＯＩウエハ）を加熱処理室内に収容した後、水素ガスまたは窒素ガス等のような還元性または非酸化性ガス雰囲気中において基板１に対してプレ加熱処理（第１熱処理）を施す。加熱方法は、例えばランプアニール法を用いている。この処理の主目的は、基板１、特に絶縁膜１４中の水分を充分に除去することである。この時の処理温度は、水分が放出される温度以上で、シリコンと水素との結合が切れない温度以下とされている。この処理温度の上限設定の理由は、結晶成長面のシリコンにおける水素が脱離するような温度にしてしまうと、半導体層１ｃのシリコン表面がプレ加熱処理時に発生した水分により再酸化し、後続の異種結晶層の良好な結晶成長が損なわれてしまうからである。このように本実施の形態１においては、上記希フッ酸洗浄処理を経ることで、第２エミッタ開口部１５ｂ内の半導体層１ｃの異種結晶成長面が水素終端され安定とされた状態で、その水素がシリコンから離脱しない温度で基板１を加熱することにより、半導体層１ｃの異種結晶成長面の再酸化を抑制または防止しつつ、水分を充分に除去することができる。その他、本実施の形態１においては、処理温度の設定において、前記図９に示したようにＨＤＰ−ＣＶＤ法で形成された絶縁膜１４では３００℃近辺に水分脱離分布のピークが生じることも考慮されている。すなわち、絶縁膜１４をＨＤＰ−ＣＶＤ法で形成した場合は、３００℃近辺で水分脱離が観測されるので、プレ加熱処理の温度を、その水分脱離のピークが観測される温度程度に設定することにより、その絶縁膜１４に対して良好な水分除去が可能となる。具体的にプレ加熱処理温度（第１温度）は、例えば１００℃〜４００℃程度である。なお、４００℃以下であれば、シリコンと水素との結合が切れないことが一般的に知られている。続いて、上記加熱処理室から基板１を取り出し、搬送経路を通じて異種結晶成長処理用のエピタキシャル成長装置の室内に収容した後、水素ガス等のような還元性ガス雰囲気中においてメイン加熱処理を施す（第２熱処理）。この時も加熱方法は、例えばランプアニール法を用いている。この加熱処理は、還元性クリーニング処理とも呼ばれ、その主目的は、主に還元反応等によって異種結晶成長面（半導体層１ｃの主面）上の酸化シリコン膜を除去し、その結晶成長面に清浄なシリコン表面を露出させることである。本発明者が検討した技術では、このメイン加熱処理温度を、例えば８５０℃〜１２００℃程度の高温にしている。しかし、このような高温熱処理を施すと、基板１に既に形成されるＭＩＳの不純物が再拡散し、ＭＩＳの電気的特性が変動または劣化してしまう。特にデュアルゲート電極構造のＣＭＩＳ回路のｐＭＩＳでは、そのゲート電極５Ｇ中のホウ素が半導体層１ｃ側に拡散し、ＭＩＳのしきい値電圧が変動する場合がある。また、例えばＭＩＳの半導体領域６ａ中の不純物の再拡散が生じる場合がある。しかし、この処理温度をただ単純に下げると、結晶成長面を充分に清浄化することができず、異種結晶が多結晶化してしまう。これに対して、本実施の形態１においては、異種結晶層の結晶性を損なうことなく、上記還元性ガス雰囲気中でのメイン加熱処理温度を下げることができる。これは、本実施の形態１においては、前記したように、絶縁膜１４自体を水分発生の少ないＨＤＰ−ＣＶＤ法による絶縁膜で形成していること、異種結晶成長前の希フッ酸洗浄を充分に行うことができ、清浄（安定）なシリコン表面を露出させることができること、既にプレ加熱処理により水分除去を行っているため還元性ガス雰囲気中での熱処理で発生する水分の量を大幅に低減でき、結晶成長面のシリコンの再酸化を抑制または防止できるので、清浄（安定）なシリコン表面の露出状態を維持できること等の理由からである。具体的に還元性ガス雰囲気中でのメイン加熱処理温度（第２温度）は、例えば８００℃以下、処理時間は、例えば１２０秒以下とされている。本発明者の検討によれば、メイン加熱処理温度が８００℃以下であれば、ＭＩＳの不純物分布の再編成の問題を回避できるという知見が得られている。したがって、本実施の形態１によれば、ＣＭＩＳ回路の性能および信頼性を向上させることもできる。
【００２６】
上記のように本実施の形態１では、プレ加熱処理室とメイン加熱処理室とを別々にしている。これにより、プレ加熱処理で発生した水分がメイン加熱処理時に悪影響を及ぼすことが無いので、基板１の結晶成長面の清浄度を確保できる。ただし、このような悪影響が無い場合には、プレ加熱処理と続くメイン加熱処理とを同一のエピタキシャル成長室内で行っても良い。図１６ではプレ加熱処理後に基板１を搬送室に運ぶので処理温度が一旦下がっているが、プレ加熱処理とメイン加熱処理とを同一室内で行う場合には、プレ加熱温度を下げずに（または大幅に下げずに）そのままメイン加熱処理温度に移行するようにしても良い。また、本実施の形態１では、プレ加熱処理室からメイン加熱処理室（エピタキシャル成長装置）に移行するための搬送室では温度が下がっている。これは、搬送室の清浄度は熱処理室に比べて低く、温度を高くしたままであると結晶成長面の清浄度が低下することを考慮したものである。ただし、搬送室の清浄度を確保できる構成にした場合には、プレ加熱温度を下げずに（または大幅に下げずに）そのままメイン加熱処理温度に移行することもできる。
【００２７】
次に、上記エピタキシャル成長装置の処理室内において、例えばシリコン−ゲルマニウム（ＳｉＧｅ）等のような異種結晶層を、例えばＬＰ−ＣＶＤ(Low Pressure-Chemical Vapor Deposition)法により基板１（ＳＯＩウエハ）の半導体層１ｃ上に選択的にエピタキシャル成長させる。この時の処理温度は、例えば６５０℃〜８００℃程度である。ここでは、図１６に示したように還元性ガス雰囲気中での熱処理温度よりも下げている。また、この選択ＳｉＧｅ成長時においては、原料ガスとして、例えばＳｉＨ2Ｃｌ2，ＳｉＨ4、ＨＣｌ、ＧｅＨ4、Ｂ2Ｈ6、Ｈ2等が用いられる。図１７は異種結晶層１８を形成した後のＨＢＴ形成領域の要部拡大断面図である。また、図１８は図１７の段階のＨＢＴ形成領域の要部平面図である。異種結晶層１８は、ｎｐｎ型のＨＢＴのベース領域を形成する構成部であり、例えばｉ（イントリンシック）−ＳｉＧｅ、ｐ型のＳｉＧｅおよびｉ（イントリンシック）−Ｓｉが下層から順に積み重ねられてなる。このｐ型のＳｉＧｅにはホウ素が導入されてなり、その濃度は、例えば２×１０19ｃｍ-3程度である。この異種結晶層１８は、第２エミッタ開口部１５ｂを埋め込むように形成されており、第２エミッタ開口部１５ｂの外周においてベース電極形成膜１３の端部下面と接合されている。異種結晶層１８の総厚は、例えば厚さ７０ｎｍ程度である。なお、この異種結晶層１８の選択成長時に、ベース電極形成膜１３中の不純物（ホウ素）は絶縁膜１２に到達する程度までに更に拡散する。これにより、ベース電極形成膜１３の抵抗が低減される。
【００２８】
ただし、異種結晶層１８の主要素は、ＳｉＧｅに限定されるものではなく種々変更可能であり、例えば上記Ｓｉまたはシリコン−ゲルマニウム−カーボン（ＳｉＧｅＣ）を用いても良い。Ｓｉとする場合は、ｉ（イントリンシック）−Ｓｉ、ｐ型のＳｉおよびｉ（イントリンシック）−Ｓｉを下層から順に成長させて異種結晶層１８を形成する。また、ＳｉＧｅＣとする場合は、ｉ（イントリンシック）−ＳｉＧｅＣ、ｐ型のＳｉＧｅＣおよびｉ（イントリンシック）−Ｓｉを下層から順に成長させて異種結晶層１８を形成する。異種結晶層１８の主要素をＳｉＧｅ層とした場合には、Ｓｉとした場合に比べて、遮断周波数特性（ｆT）および電流増幅率（ｈFE）を向上させることができる。また、Ｓｉとした場合には温度特性の向上が図れる。さらに、ＳｉＧｅＣとした場合には、ＳｉＧｅとした場合に比べてＧｅの濃度を増加させることができるので、遮断周波数特性および電流増幅率をさらに向上させることができる。
【００２９】
本実施の形態１においては、上記のように異種結晶層の成長前の還元性ガス雰囲気中での熱処理温度が８００℃以下であっても、異種結晶層１８の結晶成長面の清浄度を維持したまま結晶成長ができるので、異種結晶層１８を単結晶化でき、その結晶性を向上させることができる。このため、ＨＢＴの電気的特性および信頼性を向上させることができる。また、第１エミッタ開口部１５ａの肩部が絶縁膜１７でしっかりと覆われているので、この結晶成長時に、その肩部から異種結晶層１８が成長してしまう不具合を防止できる。図１９は、本発明者が検討した技術によるＨＢＴの形成中の要部拡大断面図を比較のために示している。また、図２０は図１９の平面図である。符号５０は、有機系のガスを用いた高温低圧ＣＶＤ法で形成された絶縁膜を示している。この技術では、第１エミッタ開口部１５ａ内において絶縁膜１７ａがベース電極形成膜１３の肩部を充分に被覆しておらず、その肩部が露出していたためその肩部から不必要な異種結晶層１８ａが成長してしまっている。この不必要な異種結晶層１８ａは、ベース−エミッタ電極間の短絡不良を発生させる原因となる。
【００３０】
次いで、上記ＳＩＣ領域１６を形成するための２回目のイオン注入を行う。この際のイオン注入条件は、例えばリンを７０ＫｅＶ、２×１０12ｃｍ-2程度の条件とする。このイオン注入では、リンが、半導体層１ｃと、異種結晶層１８のｉ−ＳｉＧｅ層に打ち込まれるようにする。続いて、基板１（ＳＯＩウエハ）に対して、例えば希フッ酸を用いたウエットエッチング処理を施すことにより、上記絶縁膜１７を除去する。図２１は、この処理後のＨＢＴ形成領域の要部拡大断面図である。この処理後のベース電極形成膜１３の肩部は若干丸くなる。また、このエッチングにおいては、ベース電極形成膜１３上の絶縁膜１４も絶縁膜１７と同様に酸化シリコン膜からなるので、絶縁膜１４の表層部もエッチングされる。図２１中の破線は、このエッチングされた部分を示している。このため、第１エミッタ開口部１５ａ内の開口幅は底部から上方に向かって広がるようになる。次いで、図２２は、図２１の工程後におけるＨＢＴ形成領域の要部拡大断面図である。ここでは、基板１の半導体層１ｃの主面上に、例えば約３０ｎｍ厚の酸化シリコン膜からなる絶縁膜（第５絶縁膜）２０と、例えば約８０ｎｍ厚のリンドープの多結晶シリコン膜からなる導体膜（第１エミッタ電極形成膜）２１とを下層から順にＣＶＤ法により堆積した後、導体膜２１を比較的パワーの小さい条件でのドライエッチング法によってエッチバックし、さらに絶縁膜２０を、例えば希フッ酸を用いたウエットエッチング法によって除去し、第１エミッタ開口部１５ａ内から異種結晶層１８を露出させる。
【００３１】
次に、図２３は、図２２の工程後の半導体装置の要部断面図である。また、図２４は、図２３の工程のＨＢＴ形成領域の要部拡大断面図である。ここでは、まず、例えば約２００ｎｍ厚のリンドープの多結晶シリコン膜からなる導体膜（第２エミッタ電極形成膜）２２をＣＶＤ法により基板１の主面側に堆積した後、その導体膜２２をリソグラフィ技術およびドライエッチング法によりパターニングすることにより、エミッタ電極２３を形成する。エミッタ電極２３は、上記導体膜２１，２２を有している。エミッタ電極２３の導体膜２２は、第１エミッタ開口部１５ａの底部において異種結晶層１８（すなわち、ベース領域）と接触している。続いて、エミッタ電極２３をパターニングする際にエッチングマスクとしたレジストパターンを用いて絶縁膜１４もエッチングし、その下層のベース電極形成膜１３を露出させる。この段階では、図２４に示すように、エミッタ電極２３の導体膜２２のパターン側面と絶縁膜１３の側面とがほぼ一致している。続いて、上記レジストパターンを除去後、基板１に対してウエットエッチング処理を施すことにより、エミッタ電極２３の近傍に残された絶縁膜１４の側面がエミッタ電極２３の側面よりも後退するように、すなわち、絶縁膜１４の側面にアンダーカットが生じるように、軽くエッチング除去する。これにより、エミッタ電極２３の導体膜２２のパターン側面が絶縁膜１４の側面よりも外方に若干突出する。
【００３２】
次に、図２５は、図２３の工程後の半導体装置の要部断面図である。ここでは、まず、上記ベース電極形成膜１３を、リソグラフィ技術およびドライエッチング技術によってパターニングすることにより、ベース電極１３Ａを形成した後、上記絶縁膜９を異方性のドライエッチング法等によってエッチバックする。この時、ゲート電極５Ｇの側面のサイドウォール８の側面に絶縁膜９が残る。続いて、ｎＭＩＳ形成領域ＮＵが露出され、それ以外が覆われるようなレジストパターンを形成した後、ｎＭＩＳのソースおよびドレイン用のｎ+型の半導体領域を形成すべく、ｎＭＩＳ形成領域ＮＵの半導体層１ｃに、例えばヒ素をイオン注入する。また、ｐＭＩＳ形成領域ＰＵが露出され、それ以外が覆われるようなレジストパターンを形成した後、ｐＭＩＳのソースおよびドレイン用のｐ+型の半導体領域を形成すべく、ｐＭＩＳ形成領域ＰＵに、例えば二フッ化ホウ素をイオン注入する。次に、図２６は図２５の工程後の半導体装置の要部断面図である。また、図２７は図２６のＨＢＴ形成領域の要部拡大断面図である。ここでは、基板１（ＳＯＩウエハ）に対して、例えば９５０℃、２秒程度の熱処理を施すことにより、導体膜２２中のリンを異種結晶層１８のｉ−Ｓｉ層に拡散させて、異種結晶層１８の上部（導体膜２２と接触する領域）にエミッタ領域２４を形成する。これにより、ＨＢＴ２５を形成する。この時、同時にｐＭＩＳ形成領域ＰＵおよびｎＭＩＳ形成領域ＮＵにイオン注入した不純物を活性化させて、それぞれｐ+型の半導体領域（第２半導体領域）６ｂおよびｎ+型の半導体領域（第２半導体領域）７ｂを形成する。これにより、ｐＭＩＳ２６およびｎＭＩＳ２７を形成する。次に、図２８は図２６の工程後の半導体装置の要部断面図であり、図２９は図２８のＨＢＴ形成領域の要部拡大断面図である。ここでは、ベース電極１３Ａ、エミッタ電極２３、ｎ+型のコレクタ引出領域３ｃ、ｐ型の半導体領域６ａ、ｎ型の半導体領域７ｂおよびゲート電極５Ｇの表面を露出させた後、基板１（ＳＯＩウエハ）の主面上に、例えば約４０ｎｍ厚のチタン（Ｔｉ）またはコバルト（Ｃｏ）等からなる導体膜２８をスパッタリング法により堆積する。この際、スパッタリング法は指向性が強いので、導体膜２８は、基板１上の各部の側面には被着され難い。特に、本実施の形態で１は、絶縁膜１４の側面を若干アンダーカットしており、エミッタ電極２３の両端が庇となるので、絶縁膜１４の側面には導体膜２８が被着されない。次に、図３０は図２８の工程後の半導体装置の要部断面図であり、図３１は図３０のＨＢＴ形成領域の要部拡大断面図である。ここでは、例えば窒素ガス（Ｎ2）雰囲気中において、５００℃、６０秒程度の第１熱処理を基板１に施すことにより、ベース電極１３Ａ、エミッタ電極２３、ｎ+型のコレクタ引出領域３ｃ、ｐ型の半導体領域６ａ、ｎ型の半導体領域７ｂおよびゲート電極５Ｇ等の表面に、例えばチタンシリサイド（ＴｉＳｉx）またはコバルトシリサイド（ＣｏＳｉx）等からなるシリサイド層２９を形成した後、未反応の導体膜２８をウエットエッチング処理により除去する。シリサイドにおいてシリコンと金属との組成比ｘは、化学量論的組成（ストイキオメトリ）と呼ばれ、この値によりシリサイドの性質が変化する。組成比ｘは、通常、例えば２程度とされる。その後、例えば窒素ガス（Ｎ2）雰囲気中において、７４０℃、９３秒程度の第２熱処理を基板１に施すことにより、シリサイド層２９の抵抗を下げる。図３２は、前記図１９および図２０の状態のままＨＢＴの形成を続けた場合を比較のために示している。この場合、エミッタ電極２３とベース電極１３Ａとが、第１エミッタ開口部１５ａ内において上記ベース電極１３Ａの肩部から成長した異種結晶層１８ａを通じて電気的に接続されてしまっている。次に、図３３は図３０の工程後の半導体装置の要部断面図である。ここでは、基板１（ＳＯＩウエハ）の主面上に、例えば酸化シリコン膜からなる絶縁膜をＣＶＤ法、塗布法またはその両方を用いて堆積した後、その絶縁膜の上面をＣＭＰ（Chemical Mechanical Polish）法等によって研磨することにより平坦化して層間絶縁膜３０を形成する。続いて、その層間絶縁膜３０にコンタクトホール３１を穿孔する。続いて、例えばチタンと窒化チタンとの積層膜からなる相対的に薄い導体膜を堆積した後、その上に、例えばタングステン膜からなる相対的に厚い導体膜を堆積し、これをＣＭＰ（Chemical Mechanical Polish）法等によって研磨することにより、コンタクトホール３１内にプラグ（配線）３２を形成する。その後、プラグ３２および層間絶縁膜３０上に、例えばアルミニウム、アルミニウム合金を主体とする導体膜をスパッタリング法等によって堆積した後、これをリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、第１層配線（配線）３３を形成する。これ以降は、通常の半導体装置の製造工程を経てバイポーラトランジスタおよびＭＩＳを有する半導体装置を製造する。
【００３３】
図３４は、上記還元性ガス雰囲気中での熱処理温度とＨＢＴのベース・エミッタ電極間抵抗との関係を、本実施の形態１（白抜きの四角）と本発明者が検討した技術（黒塗りの三角）とで比較して示したグラフ図である。例えば還元性ガス雰囲気中での熱処理温度が８００℃の場合において本実施の形態１と発明者検討技術とで比較して見ると、本実施の形態１のベース・エミッタ電極間抵抗の方が、発明者検討技術のそれよりも２桁も高くすることができる。すなわち、本実施の形態１では、上記無用な異種結晶層１８ａの発生が無く、ＨＢＴのベース電極１３Ａとエミッタ電極２３との絶縁性が高いことが分かる。
【００３４】
また、図３５は、本実施の形態１のＨＢＴ２７のベースエミッタ電圧Ｖｂｅに対するベース電流Ｉｂおよびコレクタ電流Ｉｃの値を測定した結果を示すグラフ図である。また、図３６は、本発明者が検討したＨＢＴのベースエミッタ電圧Ｖｂｅに対するベース電流Ｉｂおよびコレクタ電流Ｉｃの値を測定した結果を示すグラフ図である。図３５および図３６を比較すると、本実施の形態１のＨＢＴ２７の方が、ベース電流Ｉｂおよびコレクタ電流Ｉｃの値が発明者検討技術に比べて安定しており、リーク電流も極めて小さいことが分かる。すなわち、異種結晶層１８の結晶性が良好であることが分かる。
【００３５】
このように本実施の形態１によれば、例えばＨＢＴ２５およびＣＭＩＳ回路を同一の基板１に有する半導体装の全体的な電気的特性を向上させることができる。また、ＨＢＴ２５およびＣＭＩＳ回路を同一の基板１に有する半導体装置の不良発生率を低減できるので、この半導体装置の歩留まりを向上させることができる。したがって、この半導体装置のコストを低減できる。
【００３６】
（実施の形態２）
本実施の形態２においては、上記ベース電極形成膜１３をＣＶＤ法等により堆積する際に、例えばホウ素（Ｂ）を高濃度で均一にベース電極形成膜１３に導入する。この場合、ホウ素の濃度は、前記側壁酸化処理時に、低温酸化処理であっても、前記第１エミッタ開口部１５ａの側面から露出するベース電極形成膜１３の側面全体の酸化を促進し、ベース電極形成膜１３の露出側面および前記肩部（絶縁膜１４が接する面と、上記露出側面とが交差する角部）に充分な膜厚の絶縁膜１７が形成されるような値に設定する。図３７は、ベース電極形成膜１３中の不純物濃度と抵抗値との関係を示すグラフ図である。本実施の形態２においては、ベース電極形成膜１３中の不純物（ホウ素）濃度を、例えばベース電極形成膜１３の抵抗値が小さくなり始める５×１０20／ｃｍ3程度以上とする。これにより、側壁酸化処理において、ベース電極形成膜１３の側面および肩部に充分な膜厚の絶縁膜１７を形成でき、前記実施の形態１と同様の効果を得ることが可能となる。
【００３７】
（実施の形態３）
本実施の形態３においては、前記絶縁膜１７の形成工程の変形例を図３８〜図４１により説明する。図３８〜図４１は、本実施の形態３の半導体装置の製造工程中におけるＨＢＴ形成領域の要部拡大断面図である。
【００３８】
まず、前記実施の形態１の図１〜図９で説明した工程を経た後、図３８に示すように、絶縁膜１４に第１エミッタ開口部１５ａ１をリソグラフィ技術およびドライエッチング技術により開口する。ここでの第１エミッタ開口部１５ａ１では、その底面からベース電極形成膜１３の上面一部が露出されている。続いて、基板１（ＳＯＩウエハ）に対して等方性のウエットエッチング処理等を施すことにより、図３９に示すように、第１エミッタ開口部１５ａ１から露出するベース電極形成膜１３の上層部に浅い窪み３４を形成する。この窪み３４の外周一部は、絶縁膜１４の下に入り込んでいる。その後、基板１（ＳＯＩウエハ）に対して異方性のドライエッチング処理を施すことにより、第１エミッタ開口部１５ａ１から露出するベース電極形成膜１３をエッチング除去することにより、図４０に示すように、第１エミッタ開口部１５ａを形成する。ここでの第１エミッタ開口部１５ａの底面からは絶縁膜１２の上面一部が露出されている。また、第１エミッタ開口部１５ａ内から露出するベース電極形成膜１３の肩部は窪み３４により角が取られている。その後、前記ＳＩＣ領域の形成のための１回目の不純物導入工程後、前記実施の形態１で説明した側壁酸化処理を施すことにより、図４１に示すように、第１エミッタ開口部１５ａ内のベース電極形成膜１３の側面および肩部に絶縁膜１７を形成する。この時、ベース電極形成膜１３の肩部は角が取られていることにより、その肩部での酸化を促進させることができるので、ベース電極形成膜１３の肩部の絶縁膜１７の厚さを、この工程後の希フッ酸洗浄処理に充分耐えられる程度の厚さにすることができる。したがって、前記実施の形態１と同様の効果を得ることが可能となる。
【００３９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４０】
例えばＭＩＳのゲート電極を、低抵抗な多結晶シリコン膜上に、窒化タングステン等のようなバリア金属膜を介してタングステン等のような金属膜を積み重ねてなる、いわゆるポリメタルゲート電極構造としても良い。
【００４１】
また、前記実施の形態においては、基板としてＳＯＩ基板を用いた場合について説明したが、これに限定されるものではなく、例えば結晶成長法で製造された半導体インゴットを切り出して得られる通常の半導体基板（ウエハ）を用いても良い。また、その通常の半導体基板の表面にエピタキシャル層を設けた、いわゆるエピタキシャルウエハを用いても良い。
【００４２】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＨＢＴとＣＭＩＳとを同一基板に設けた半導体装置技術に適用した場合について説明したが、それに限定されるものではなく、例えばＨＢＴを有し、ＭＩＳを有しない半導体装置技術、ｎＭＩＳまたはｐＭＩＳのいずれか一方とＨＢＴとを同一基板に設けた半導体装置技術にも適用できる。
【００４３】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４４】
すなわち、前記ベース電極形成膜の上層側に酸化促進のための不純物を導入する工程を有することにより、前記第１エミッタ開口部においてベース電極形成膜の側面および前記角部に第４絶縁膜を充分な厚さで形成することができるので、前記第２エミッタ開口部内の半導体基板に対して充分なフッ酸洗浄処理を施すことができる。このため、半導体基板の異種結晶成長面を清浄化できるので、還元性ガス雰囲気中における熱処理の温度を低くしても前記異種結晶層の結晶性を向上させることができる。したがって、ＨＢＴを有する半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程中における要部断面図である。
【図２】図１の工程後の半導体装置の製造工程中の要部断面図である。
【図３】図２の工程後の半導体装置の製造工程中の要部断面図である。
【図４】図３のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図５】図３の工程後の半導体装置の製造工程中の要部断面図である。
【図６】図５の２度目のイオン注入工程中におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図７】図５の工程後のベース引出電極形成膜の不純物濃度分布を示すグラフ図である。
【図８】図５の工程後の半導体装置の製造工程中の要部断面図である。
【図９】各種絶縁膜の熱処理温度に対する水分脱離の分析結果を示すグラフ図である。
【図１０】図８の工程後の半導体装置の製造工程中の要部断面図である。
【図１１】図１０の工程後の半導体装置の製造工程中の要部断面図である。
【図１２】図１１の工程後のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図１３】図１２の工程後の酸化処理後におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図１４】図１３に続く半導体装置の製造工程中におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図１５】図１４に続く洗浄処理後のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図１６】図１５の工程後の熱処理シーケンスの説明図である。
【図１７】図１６の工程後のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図１８】図１７の段階のバイポーラトランジスタ形成領域の要部平面図である。
【図１９】本発明者が検討したＨＢＴの形成工程中の要部拡大断面図である。
【図２０】図１９の平面図である。
【図２１】図１７の工程後のウエットエッチング処理後におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図２２】図２１の工程後におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図２３】図２２の工程後の半導体装置の要部断面図である。
【図２４】図２３の工程のバイポーラトランジスタ形成領域の要部拡大断面図である
【図２５】図２３の工程後の半導体装置の要部断面図である。
【図２６】図２５の工程後の半導体装置の要部断面図である。
【図２７】図２６のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図２８】図２６の工程後の半導体装置の要部断面図である。
【図２９】図２８のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図３０】図２８の工程後の半導体装置の要部断面図である。
【図３１】図３０のバイポーラトランジスタ形成領域の要部拡大断面図である。
【図３２】図１９の状態のままバイポーラトランジスタの形成工程を続けた場合のバイポーラトランジスタの要部断面図である。
【図３３】図３０の工程後の半導体装置の要部断面図である。
【図３４】還元性ガス雰囲気中での熱処理温度とバイポーラトランジスタのベース・エミッタ電極間抵抗との関係を、本実施の形態と本発明者が検討した技術とで比較して示したグラフ図である。
【図３５】本発明の一実施の形態であるバイポーラトランジスタのベースエミッタ電圧に対するベース電流およびコレクタ電流の値を測定したグラフ図である。
【図３６】本発明者が検討したバイポーラトランジスタのベースエミッタ電圧に対するベース電流およびコレクタ電流の値を測定したグラフ図である。
【図３７】本発明の他の実施の形態である半導体装置におけるベース電極形成膜中の不純物濃度と抵抗値との関係を示すグラフ図である。
【図３８】本発明の他の実施の形態である半導体装置の製造工程中におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図３９】図３８に続く半導体装置の製造工程中におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図４０】図３９に続く半導体装置の製造工程中におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【図４１】図４０に続く半導体装置の製造工程中におけるバイポーラトランジスタ形成領域の要部拡大断面図である。
【符号の説明】
１  半導体基板
１ａ  支持基板
１ｂ  絶縁層
１ｃ  半導体層
２ａ，２ｂ  分離部
３ａ  コレクタ埋込領域
３ｂ  コレクタ領域
３ｃ  コレクタ引出領域
４ａ  絶縁膜
４ｂ  ゲート絶縁膜
５  ゲート電極形成膜
５Ｇ  ゲート電極
６ａ，７ａ  半導体領域（第１半導体領域）
６ｂ，７ｂ  半導体領域（第２半導体領域）
８  サイドウォール
８ａ，８ｂ  絶縁膜
９  絶縁膜
１０  開口部
１１  絶縁膜（第１絶縁膜）
１２  絶縁膜（第２絶縁膜）
１３  ベース電極形成膜
１３Ａ  ベース電極
１４  絶縁膜（第３絶縁膜）
１５ａ  第１エミッタ開口部
１５ｂ  第２エミッタ開口部
１６  ＳＩＣ領域
１７  絶縁膜（第４絶縁膜）
１８  異種結晶層
２０  絶縁膜（第５絶縁膜）
２１  導体膜（第１エミッタ電極形成膜）
２２  導体膜（第２エミッタ電極形成膜）
２３  エミッタ電極
２４  エミッタ領域
２５  ヘテロ接合バイポーラトランジスタ
２６  ｐチャネル型のＭＩＳ・ＦＥＴ
２７  ｎチャネル型のＭＩＳ・ＦＥＴ
２８  導体膜
２９  シリサイド層
３０  層間絶縁膜
３１  コンタクトホール
３２  プラグ（配線）
３３  第１層配線（配線）
３４  窪み
５０  絶縁膜
ＦＲ１〜ＦＲ３  フォトレジストパターン
【図１】
0004262433.tif 000002
【図２】
0004262433.tif 000003
【図３】
0004262433.tif 000004
【図４】
0004262433.tif 000005
【図５】
0004262433.tif 000006
【図６】
0004262433.tif 000007
【図７】
0004262433.tif 000008
【図８】
0004262433.tif 000009
【図９】
0004262433.tif 000010
【図１０】
0004262433.tif 000011
【図１１】
0004262433.tif 000012
【図１２】
0004262433.tif 000013
【図１３】
0004262433.tif 000014
【図１４】
0004262433.tif 000015
【図１５】
0004262433.tif 000016
【図１６】
0004262433.tif 000017
【図１７】
0004262433.tif 000018
【図１８】
0004262433.tif 000019
【図１９】
0004262433.tif 000020
【図２０】
0004262433.tif 000021
【図２１】
0004262433.tif 000022
【図２２】
0004262433.tif 000023
【図２３】
0004262433.tif 000024
【図２４】
0004262433.tif 000025
【図２５】
0004262433.tif 000026
【図２６】
0004262433.tif 000027
【図２７】
0004262433.tif 000028
【図２８】
0004262433.tif 000029
【図２９】
0004262433.tif 000030
【図３０】
0004262433.tif 000031
【図３１】
0004262433.tif 000032
【図３２】
0004262433.tif 000033
【図３３】
0004262433.tif 000034
【図３４】
0004262433.tif 000035
【図３５】
0004262433.tif 000036
【図３６】
0004262433.tif 000037
【図３７】
0004262433.tif 000038
【図３８】
0004262433.tif 000039
【図３９】
0004262433.tif 000040
【図４０】
0004262433.tif 000041
【図４１】
0004262433.tif 000042