【手続補正書】
【提出日】平成25年7月29日(2013.7.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ストレージ装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
一実施態様のストレージ装置は、第１の不揮発性メモリと、前記第１の不揮発性メモリを制御する第１の制御部とを含む第１のメモリノードと、前記第１のメモリノードと接続される第１の入力ポートと、第２の不揮発性メモリと、前記第２の不揮発性メモリを制御する第２の制御部と、１以上の第１の出力ポートとを含む第２のメモリノードと、前記１以上の第１の出力ポートのうちの１つに接続される第２の入力ポートを含み、前記第１乃至第２のメモリノードとは異なる１以上の第３のメモリノードとを具備するストレージ装置であって、前記第１の制御部は、送信先アドレスと送信元アドレスを少なくとも含むパケットを前記第２のメモリノードへ出力し、前記第１の入力ポートは、前記第１のメモリノードから出力された前記パケットを受信し、前記第２のメモリノードは、前記ストレージ装置内における前記第２のメモリノードの位置情報である第１の位置情報を記憶し、前記第２の制御部は、前記パケット内の前記送信先アドレスと前記送信元アドレス、前記第１の位置情報を少なくとも含む情報に基づいて、前記パケットの出力先として、前記１以上の第３のメモリノードの中から１つを決定する。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の不揮発性メモリと、前記第１の不揮発性メモリを制御する第１の制御部と、を含む第１のメモリノードと、
前記第１のメモリノードと接続される第１の入力ポートと、第２の不揮発性メモリと、前記第２の不揮発性メモリを制御する第２の制御部と、１以上の第１の出力ポートと、を含む第２のメモリノードと、
前記１以上の第１の出力ポートのうちの１つに接続される第２の入力ポートを含み、前記第１乃至第２のメモリノードとは異なる１以上の第３のメモリノードと、
を具備するストレージ装置であって、
前記第１の制御部は、送信先アドレスと送信元アドレスを少なくとも含むパケットを前記第２のメモリノードへ出力し、
前記第１の入力ポートは、前記第１のメモリノードから出力された前記パケットを受信し、
前記第２のメモリノードは、前記ストレージ装置内における前記第２のメモリノードの位置情報である第１の位置情報を記憶し、
前記第２の制御部は、前記パケット内の前記送信先アドレスと前記送信元アドレス、前記第１の位置情報を少なくとも含む情報に基づいて、前記パケットの出力先として、前記１以上の第３のメモリノードの中から１つを決定するストレージ装置。
【請求項２】
前記第２の制御部は、前記パケット内の前記送信先アドレスと前記送信元アドレス、前記第１の位置情報を少なくとも含む情報に基づいて、前記パケットに含まれる情報を、前記第３のメモリノードに出力するか、または、前記第２の不揮発性メモリに記録するように構成されている請求項１に記載のストレージ装置。
【請求項３】
前記第１のメモリノードは、前記１以上の第１の出力ポートのうちの１つに接続される第３の入力ポートを備え、
前記第２の制御部は、前記パケット内の前記送信先アドレスと前記送信元アドレス、前記第１の位置情報を少なくとも含む情報に基づいて、前記パケットの出力先として、前記１以上の第３のメモリノード及び第１のメモリノードの中から１つを決定するように構成されている請求項１または２に記載のストレージ装置。
【請求項４】
前記第１乃至第３のメモリノードとは異なる１以上の第４のメモリノードをさらに具備し、
前記第２の制御部は、前記第１のメモリノードと前記１以上の第３のメモリノードと前記１以上の第４のメモリノードのうち、前記ストレージ装置内における位置情報が前記送信元アドレスと一致する第５のメモリノードと、前記ストレージ装置内における位置情報が前記送信先アドレスと一致する第６のメモリノードとを結ぶ第１の直線で区切られる２つの領域のうち第１の領域に前記第２のメモリノードが属する場合に、前記１以上の第３のメモリノードのうち第１の方向に存在する第７のメモリノードに前記パケットを出力し、前記第１の領域とは異なる第２の領域に前記第２のメモリノードが属する場合に、前記１以上の第３のメモリノードのうち第２の方向に存在する第８のメモリノードに前記パケットを出力する請求項１乃至請求項３の何れか１項に記載のストレージ装置。
【請求項５】
前記第２の制御部は、前記パケット内の前記送信先アドレス、前記送信元アドレス、前記第１の位置情報、及び前記１以上の第１の出力ポートにおける前記パケットとは別のパケットの出力に使用されているかを示す占有情報を少なくとも含む情報に基づいて、前記パケットの出力先として、前記１以上の第３のメモリノードの中から１つを決定する請求項１乃至請求項４の何れか１項に記載のストレージ装置。
【請求項６】
前記第２の制御部は、前記第１の領域に前記第２のメモリノードが属する場合に、前記１以上の第１の出力ポートのうち前記第７のメモリノードと接続される出力ポートが前記パケットとは別のパケットの出力用に使用されている場合、前記第８のメモリノードに前記パケットを出力し、前記第２の領域に前記第２のメモリノードが属する場合に、前記１以上の第１の出力ポートのうち前記第８のメモリノードと接続される出力ポートが前記パケットとは別のパケットの出力用に使用されている場合、前記第７のメモリノードに前記パケットを出力する請求項４に記載のストレージ装置。
【請求項７】
前記第２の制御部は、前記第１の領域において、前記第１の直線と直行し、かつ前記第６のメモリノードを通過する第２の直線で区切られる領域であって、前記第５のメモリノードに近い領域を第３の領域、他方を第４の領域とし、前記第２の領域において、前記第２の直線で区切られる領域のうち、前記第６のメモリノードに近い領域を第５の領域、他方を第６の領域とした場合に、前記第３の領域に前記第２のメモリノードが属する場合、前記第７のメモリノードに前記パケットを出力し、前記第４の領域に前記第２のメモリノードが属する場合、前記１以上の第３のメモリノードのうち前記第１の方向と逆の方向に存在するメモリノードに前記パケットを出力し、
前記第５の領域に前記第２のメモリノードが属する場合、前記第８のメモリノードに前記パケットを出力し、前記第６の領域に前記第２のメモリノードが属する場合、前記１以上の第３のメモリノードのうち前記第２の方向と逆の方向に存在するメモリノードに前記パケットを出力する請求項６に記載のストレージ装置。
【請求項８】
前記第１乃至第３のメモリノードとは異なる１以上の第４のメモリノードをさらに具備し、
前記第２の制御部は、前記第１のメモリノードと前記１以上の第３のメモリノードと前記１以上の第４のメモリノードのうち、前記ストレージ装置内における位置情報が前記送信先アドレスと一致するメモリノードへの転送経路が最も短いメモリノードに前記パケットを出力する請求項１に記載のストレージ装置。
【請求項９】
前記第２のメモリノードは前記第１の入力ポートの他にコンピュータと接続可能な１以上の入力ポートを含む請求項１に記載のストレージ装置。
【請求項１０】
前記第１乃至第３のメモリノードとは異なる１以上の第４のメモリノードをさらに具備し、
前記１以上の第３のメモリノードのうち前記第２のメモリノードに隣接しない第１の非隣接メモリノードと、前記１以上の第４のメモリノードのうち前記第１の非隣接メモリノードと接続され前記第１の非隣接メモリノードに隣接しない１以上の第２の非隣接メモリノードと、前記第２のメモリノードは夫々メモリノード同士の相対的な物理位置によって決定する付加アドレスを持ち、
前記第２の制御部は、前記第２のメモリノードの付加アドレス、前記第１の非隣接メモリノードの付加アドレス、前記第２の非隣接メモリノードの付加アドレスの少なくともいずれか一つを含む情報に基づいて、前記パケットの出力先として、前記１以上の第３のメモリノードの中から１つを決定する請求項１に記載のストレージ装置。
【請求項１１】
前記第１乃至第３のメモリノードとは異なる１以上の第４のメモリノードと、
前記第１のメモリノードと前記第２のメモリノードと前記１以上の第３のメモリノードと前記１以上の第４のメモリノードのうちいずれか１つ以上と接続されるリレーと、
をさらに具備し、
前記リレーは、前記リレーと接続されるメモリノードの中で、前記第１のメモリノードと前記第２のメモリノードと前記１以上の第３のメモリノードと前記１以上の第４のメモリノードのうち前記ストレージ装置内における位置情報が前記送信先アドレスと一致するメモリノードへの転送経路が最も短いメモリノードに前記パケット送信することを特徴とする請求項１に記載のストレージ装置。
【請求項１２】
前記第１乃至第３のメモリノードとは異なる１以上の第４のメモリノードをさらに具備し、
前記第１のメモリノードと前記第２のメモリノードと前記１以上の第３のメモリノードと前記１以上の第４のメモリノードのうち、他のメモリノードと接続されない入力ポートを少なくとも１以上有するメモリノードに接続可能なコンピュータの総数をＮｃとし、前記第１のメモリノードと前記第２のメモリノードと前記１以上の第３のメモリノードと前記１以上の第４のメモリノードの総数をＮｎｏｄｅとした場合、Ｎｃ＜√Ｎｎｏｄｅを満たすことを特徴とする請求項１に記載のストレージ装置。
【請求項１３】
Ｎc＜０．１×√Ｎnodeの関係式を満たすことを特徴とする請求項１２に記載のストレージ装置。
【請求項１４】
前記第２のメモリノードは前記パケットに含まれるkeyをアドレスに変換するアドレス変換器をさらに具備し、
前記第２の制御部は、key-value型データの各レコードを保有し、前記送信先アドレスを前記アドレス変換器により変換された前記アドレスとし、前記パケットにvalueを含めて出力する請求項１に記載のストレージ装置。