【誤訳訂正書】
【提出日】平成25年4月25日(2013.4.25)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
被試験デバイス（ＤＵＴ）からヒストグラムデータを収集する装置であって、
前記ＤＵＴから受け取ったデジタル出力に対応するアドレスに保存されているカウントを、読み出し、修正し、前記アドレスに書き戻すことにより、読み出し・修正・書き込み（ＲＭＷ）サイクルを行うための複数のメモリと、
前記複数のメモリに連結され、且つ、ａ）前記ＤＵＴが複数の場合には、該複数のＤＵＴの各々からのデジタル出力を別個のメモリへそれぞれルーティングし、ｂ）前記ＤＵＴが１つの場合には、該１つのＤＵＴからのデジタル出力を受け取り、前記１つのＤＵＴからのデジタル出力を、前記受け取られたデジタル出力の上位のビットに応じて前記複数のメモリの特定の１つに選択的にルーティングするデコード論理回路と、を備える、装置。
【請求項２】
前記複数のメモリのうち少なくとも１つは、他のメモリよりもカウントを保存可能なアドレスの数が少ないが前記他のメモリよりも発生数の多いデジタル出力のカウントを保存することができる第１のメモリである、請求項１に記載の装置。
【請求項３】
前記デコード論理回路は、ａ）テスト期間中に、より多い発生数が見込まれるデジタル出力については、前記第１のメモリに前記デジタル出力をルーティングし、ｂ）前記テスト期間中に、より少ない発生数が見込まれるデジタル出力については、前記他のメモリのうちいずれかに前記デジタル出力をルーティングする、請求項２に記載の装置。
【請求項４】
前記１つのＤＵＴはアナログ／デジタル変換器（ＡＤＣ）であり、
前記ＡＤＣへの入力はサイン波であり、
前記デコード論理回路は、前記ＡＤＣからのデジタル出力を、前記サイン波の変曲点（inflection point）に対応するデジタル出力については前記第１のメモリへルーティングし、他の全てのデジタル出力については前記デジタル出力を他のメモリにルーティングする、請求項２または請求項３に記載の装置。
【請求項５】
前記デコード論理回路は、前記１つのＤＵＴから受け取ったデジタル出力からオフセットを生成して、該オフセットに基づいて前記複数のメモリのいずれかに選択的にルーティグする、請求項１から請求項４の何れか一項に記載の装置。
【請求項６】
請求項１から請求項５の何れか一項に記載の装置を備えるテストサイト。
【請求項７】
請求項６に記載のテストサイトを備えるテストシステム。
【請求項８】
ＤＵＴからヒストグラムデータを収集するヒストグラムプロセッサであって、
複数のセグメントに分割された１つのメモリを備え、
前記複数のセグメントの各セグメントにおいて、前記ＤＵＴから受け取ったデジタル出力に対応するアドレスに保存されているカウントを、読み出し、修正し、前記アドレスに書き戻すことにより、読み出し・修正・書き込み（ＲＭＷ）サイクルを行い、
前記ヒストグラムプロセッサは、さらに、
前記複数のセグメントに連結され、且つ、ａ）前記ＤＵＴが複数の場合には、前記複数のセグメントの各々に、前記複数のＤＵＴのそれぞれのヒストグラムデータを収集させ、ｂ）前記ＤＵＴが１つの場合には、該１つのＤＵＴからのデジタル出力を、前記受け取られたデジタル出力の上位のビットに応じて前記複数のセグメントの特定の１つにルーティングするデコード論理回路を備える、ヒストグラムプロセッサ。
【請求項９】
前記複数のセグメントのうち少なくとも１つは、他のセグメントよりもカウントを保存可能なアドレスの数が少ないが他のセグメントよりも発生数の多いデジタル出力のカウントを保存することができる第１のセグメントである、請求項８に記載のヒストグラムプロセッサ。
【請求項１０】
前記デコード論理回路は、ａ）テスト期間中に、より多い発生数が見込まれるデジタル出力については、前記第１のセグメントに前記デジタル出力をルーティングし、ｂ）前記テスト期間中に、より少ない発生数が見込まれるデジタル出力については、他のセグメントのうちいずれかに前記デジタル出力をルーティングする、請求項９に記載のヒストグラムプロセッサ。
【請求項１１】
前記１つのＤＵＴはＡＤＣであり、
前記ＡＤＣへの入力はサイン波であり、
前記デコード論理回路は、前記ＡＤＣからのデジタル出力を、前記サイン波の変曲点に対応するデジタル出力については前記第１のセグメントへルーティングし、他の全てのデジタル出力については前記デジタル出力を他のセグメントにルーティングする、請求項９又は請求項１０に記載のヒストグラムプロセッサ。
【請求項１２】
前記デコード論理回路は、前記１つのＤＵＴからのデジタル出力からオフセットを生成して、該オフセットに基づいて前記複数のセグメントのいずれかに選択的にルーティグする、請求項８から請求項１１の何れか一項に記載のヒストグラムプロセッサ。
【請求項１３】
請求項８から請求項１２の何れか一項に記載のヒストグラムプロセッサを備えるテストサイト。
【請求項１４】
請求項１３に記載のテストサイトを備えるテストシステム。
【請求項１５】
１以上のＤＵＴからヒストグラムデータを収集する方法であって、
複数のＤＵＴがある場合に、各ＤＵＴからのデジタル出力を複数のメモリの別個のものにそれぞれルーティングすることと、
ＤＵＴが１つしかない場合に、１つのＤＵＴからのデジタル出力を、前記デジタル出力の上位のビットに応じて前記複数のメモリの特定の１つにルーティングすることと、
前記ルーティングされた先のメモリについて、受け取られたデジタル出力に対応するアドレスに保存されているカウントを、読み出し、修正し、前記アドレスに書き戻すことにより、読み出し・修正・書き込みサイクルを行うことと、を含む方法。
【請求項１６】
他のメモリよりもカウントを保存可能なアドレスの数が少ないが他のメモリよりも発生数の多いデジタル出力のカウントを保存することができる第１のメモリを前記複数のメモリのなかに含めることをさらに含む、請求項１５に記載の方法。
【請求項１７】
ＤＵＴが１つしかない場合に、ａ）テスト期間中に、より多い発生数が見込まれるデジタル出力については、前記第１のメモリに前記デジタル出力をルーティングし、ｂ）前記テスト期間中に、より少ない発生数が見込まれるデジタル出力については、他のメモリのうちいずれかに前記デジタル出力をルーティングすることをさらに含む、請求項１６に記載の方法。
【請求項１８】
ＤＵＴが１つしかない場合に、前記１つのＤＵＴからのデジタル出力からオフセットを生成して、該オフセットに基づいて前記複数のメモリの特定の１つに選択的にルーティグすることをさらに含む、請求項１５から請求項１７の何れか一項に記載の方法。
【請求項１９】
ＤＵＴからヒストグラムデータを収集する方法であって、
１つのメモリを複数のセグメントに分割して、各セグメントにおいて前記ＤＵＴから受け取ったデジタル出力に対応するアドレスに保存されているカウントを、読み出し、修正し、前記アドレスに書き戻すことにより、読み出し・修正・書き込み（ＲＭＷ）サイクルを行うことと、
複数のＤＵＴがある場合に、前記複数のセグメントの各々に、前記複数のＤＵＴのヒストグラムデータをそれぞれ収集させることと、
ＤＵＴが１つしかない場合に、１つのＤＵＴからのデジタル出力を、前記受け取られたデジタル出力の上位のビットに応じて前記複数のセグメントの特定の１つにルーティングすることと、を含む方法。
【請求項２０】
前記複数のセグメントに、他のメモリよりもカウントを保存可能なアドレスの数が少ないが他のメモリよりも発生数の多いデジタル出力のカウントを保存することができる第１のセグメントを含めることをさらに含む、請求項１９に記載の方法。
【請求項２１】
ＤＵＴが１つしかない場合に、ａ）テスト期間中に、より多い発生数が見込まれるデジタル出力については、前記第１のセグメントに前記デジタル出力をルーティングし、ｂ）前記テスト期間中に、より少ない発生数が見込まれるデジタル出力については、他のセグメントのうちいずれかに前記デジタル出力をルーティングすることをさらに含む、請求項２０に記載の方法。
【請求項２２】
ＤＵＴが１つしかない場合に、前記１つのＤＵＴからのデジタル出力からオフセットを生成して、該オフセットに基づいて前記複数のセグメントの特定の１つに選択的にルーティグすることをさらに含む、請求項１９から請求項２１の何れか一項に記載の方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】発明の名称
【訂正方法】変更
【訂正の内容】
【発明の名称】ヒストグラムデータを収集する装置、方法、ヒストグラムプロセッサ、テストサイト、及びテストシステム
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
本発明の実施形態は、多数のデバイスあるいは単一のデバイスのヒストグラムデータを効率的に収集するべく、多数のメモリを構成および利用することに関する。各メモリは、テストすべきＡＤＣの数に応じて構成されうる。各ＡＤＣについて別個のヒストグラムエンジンを利用するあるいは各ＡＤＣのテストに二重にメモリを利用する代わりに、大きなあるいは実質的なサンプル幅を有する単一のＡＤＣに対して、あるいは各々がより小さなサンプル幅を有する多数のＡＤＣに対して、各ヒストグラムエンジンを有するメモリを利用することができる。これを達成するべく、アドレスデコードの利用によりメモリが多数のセグメントにパーティションされ、これにより単一のＡＤＣがヒストグラムデータ収集のためにセグメント全てを利用でき、一方多数のＡＤＣがヒストグラムデータ収集のために、それぞれ、セグメントのうちの１つを利用できる。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００２３
【訂正方法】変更
【訂正の内容】
【００２３】
図２は、ヒストグラムデータを収集すべくヒストグラムエンジン２０６で多数のメモリ２０２および２０４を利用する例示的テストサイト２００であり、多数のメモリは、それぞれ、本発明の実施形態において並列にテストされるＡＤＣの数に応じて構成可能である。図２において、各ＡＤＣについて別個のヒストグラムエンジンを利用する、あるいは各ＡＤＣのテストに二重にメモリを利用する代わりに、大きなサンプル幅を有する単一のＡＤＣに対して、あるいは各々がより小さなサンプル幅を有する多数のＡＤＣに対して、ヒストグラムエンジン２０６のメモリを利用してよい。これを達成するべく、アドレスデコードの利用によりメモリが多数のセグメントにパーティションされ、これによりヒストグラムデータ収集のためにセグメント全てを単一のＡＤＣが利用でき、一方多数のＡＤＣがヒストグラムデータ収集のために、それぞれ、セグメントのうちの１つを利用できる。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１０
【訂正方法】変更
【訂正の内容】
【００１０】
故に、多数のメモリを構成および利用して、多数のデバイスあるいは単一のデバイスのヒストグラムデータを効率的に収集することが望ましい。
なお、下記特許文献１にヒストグラム作成装置が開示されている。
特許文献１  特開平６−３６０２８号公報