【手続補正書】
【提出日】平成25年5月17日(2013.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリと、メモリコントローラと、前記メモリと前記メモリコントローラとを電気的に接続するメモリインターフェースとを含むメモリシステムであって、
前記メモリインターフェースは、データの転送を行うために前記メモリが駆動するデータ線と、前記メモリから前記データ線へのデータ出力のタイミングを制御するためのリードクロックが伝送され、前記メモリコントローラが駆動するクロック線とを含み、
前記メモリは、Ｎ個のデータを出力する際、前記メモリコントローラから連続的に出力される１番目からＮ番目のリードクロックに同期して出力を開始し、１番目からＮ−１番目のデータについては２番目からＮ番目のリードクロックにそれぞれ同期して出力を停止し、Ｎ番目のデータについてはＮ番目のリードクロックの出力停止から第１の所定時間経過後に出力を停止し、
前記メモリコントローラは、１番目からＮ−１番目のデータについては２番目からＮ番目のリードクロックにそれぞれ同期して取り込み、Ｎ番目のデータについてはＮ番目のリードクロックによるＮ番目のデータの出力開始後Ｎ番目のデータの出力停止までの間に取り込み、Ｎ番目のリードクロックの出力期間を１番目からＮ−１番目のリードクロックの出力期間よりも長く設定することを特徴とするメモリシステム。
【請求項２】
前記メモリは、Ｎ個のデータを出力する際、前記メモリコントローラから連続的に出力される１番目からＮ番目のリードクロックの立下りエッジまたは立上りエッジから第２の所定時間以内に出力を開始し、１番目からＮ−１番目のデータについてはそれぞれ２番目からＮ番目のリードクロックの立下りエッジまたは立上りエッジから第３の所定時間以内に出力を停止し、Ｎ番目のデータについてはＮ番目のリードクロックの出力停止から前記第１の所定時間経過後に出力を停止することを特徴とする請求項１記載のメモリシステム。
【請求項３】
前記メモリコントローラは、１番目からＮ−１番目のリードクロックの周期を、前記第２の所定時間から第３の所定時間を減じた時間よりも大きくなるように制御することを特徴とする請求項２記載のメモリシステム。
【請求項４】
前記メモリコントローラは、１番目からＮ−１番目のリードクロックの周期を、前記第２の所定時間の２倍の時間よりも小さく、かつ前記第２の所定時間よりも大きくなるように制御することを特徴とする請求項２記載のメモリシステム。
【請求項５】
前記メモリコントローラは、１番目からＮ−１番目のデータについては２番目からＮ番目のリードクロックの立下りエッジまたは立上りエッジに同期して取り込むことを特徴とする請求項１記載のメモリシステム。
【請求項６】
前記メモリコントローラは、Ｎ番目のデータについてはＮ番目のリードクロックの出力完了時のエッジに同期して取り込むことを特徴とする請求項１記載のメモリシステム。
【請求項７】
メモリと、メモリコントローラと、前記メモリと前記メモリコントローラとを電気的に接続するメモリインターフェースとを含むメモリシステムであって、
前記メモリインターフェースは、データの転送を行うために前記メモリが駆動するデータ線と、前記メモリから前記データ線へのデータ出力のタイミングを制御するためのリードクロックが伝送され、前記メモリコントローラが駆動するクロック線と、前記クロック線を介して前記メモリに到達したリードクロックを前記メモリコントローラに、戻りリードクロックとして戻す戻りクロック線とを含み、
前記メモリは、Ｎ個のデータを出力する際、前記メモリコントローラから連続的に出力される１番目からＮ番目のリードクロックに同期して出力を開始し、１番目からＮ−１番目のデータについては２番目からＮ番目のリードクロックにそれぞれ同期して出力を停止し、Ｎ番目のデータについてはＮ番目のリードクロックの出力停止から第１の所定時間経過後に出力を停止し、
前記メモリコントローラは、１番目からＮ−１番目のデータについては２番目からＮ番目の戻りリードクロックにそれぞれ同期して取り込み、Ｎ番目のデータについてはＮ番目のリードクロックによるＮ番目のデータの出力開始後Ｎ番目のデータの出力停止までの間に取り込み、Ｎ番目のリードクロックの出力期間を１番目からＮ−１番目のリードクロックの出力期間よりも長く設定することを特徴とするメモリシステム。
【請求項８】
前記メモリは、Ｎ個のデータを出力する際、前記メモリコントローラから連続的に出力される１番目からＮ番目のリードクロックの立下りエッジまたは立上りエッジから第２の所定時間以内に出力を開始し、１番目からＮ−１番目のデータについてはそれぞれ２番目からＮ番目のリードクロックの立下りエッジまたは立上りエッジから第３の所定時間以内に出力を停止し、Ｎ番目のデータについてはＮ番目のリードクロックの出力停止から前記第１の所定時間経過後に出力を停止することを特徴とする請求項７記載のメモリシステム。
【請求項９】
前記メモリコントローラは、１番目からＮ−１番目のリードクロックの周期を、前記第２の所定時間から第３の所定時間を減じた時間よりも大きくなるように制御することを特徴とする請求項８記載のメモリシステム。
【請求項１０】
前記メモリコントローラは、１番目からＮ−１番目のリードクロックの周期を、前記第２の所定時間の２倍の時間よりも小さく、かつ前記第２の所定時間よりも大きくなるように制御することを特徴とする請求項８記載のメモリシステム。
【請求項１１】
前記メモリコントローラは、１番目からＮ−１番目のデータについては２番目からＮ番目の戻りリードクロックの立下りエッジまたは立上りエッジに同期して取り込むことを特徴とする請求項７記載のメモリシステム。
【請求項１２】
前記メモリコントローラは、Ｎ番目のデータについてはＮ番目のリードクロックの出力完了時のエッジに同期して取り込むことを特徴とする請求項７記載のメモリシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
上記課題を解決するために、第１の態様のメモリシステムは、メモリと、メモリコントローラと、前記メモリと前記メモリコントローラとを電気的に接続するメモリインターフェースとを含む。前記メモリインターフェースは、データの転送を行うために前記メモリが駆動するデータ線と、前記メモリから前記データ線へのデータ出力のタイミングを制御するためのリードクロックが伝送され、前記メモリコントローラが駆動するクロック線とを含み、前記メモリは、Ｎ個のデータを出力する際、前記メモリコントローラから連続的に出力される１番目からＮ番目のリードクロックに同期して出力を開始し、１番目からＮ−１番目のデータについては、２番目からＮ番目のリードクロックにそれぞれ同期して出力を停止し、Ｎ番目のデータについては、Ｎ番目のリードクロックの出力停止から第１の所定時間経過後に出力を停止し、前記メモリコントローラは、１番目からＮ−１番目のデータについては２番目からＮ番目のリードクロックにそれぞれ同期して取り込み、Ｎ番目のデータについてはＮ番目のリードクロックによるＮ番目のデータの出力開始後Ｎ番目のデータの出力停止までの間に取り込み、Ｎ番目のリードクロックの出力期間を１番目からＮ−１番目のリードクロックの出力期間よりも長く設定する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、第２の態様のメモリシステムは、メモリと、メモリコントローラと、前記メモリと前記メモリコントローラとを電気的に接続するメモリインターフェースとを含む。前記メモリインターフェースは、データの転送を行うために前記メモリが駆動するデータ線と、前記メモリから前記データ線へのデータ出力のタイミングを制御するためのリードクロックが伝送され、前記メモリコントローラが駆動するクロック線と、前記クロック線を介して前記メモリに到達したリードクロックを前記メモリコントローラに、戻りリードクロックとして戻す戻りクロック線とを含み、前記メモリは、Ｎ個のデータを出力する際、前記メモリコントローラから連続的に出力される１番目からＮ番目のリードクロックに同期して出力を開始し、１番目からＮ−１番目のデータについては、２番目からＮ番目のリードクロックにそれぞれ同期して出力を停止し、Ｎ番目のデータについては、Ｎ番目のリードクロックの出力停止から第１の所定時間経過後に出力を停止し、前記メモリコントローラは、１番目からＮ−１番目のデータについては、２番目からＮ番目の戻りリードクロックにそれぞれ同期して取り込み、Ｎ番目のデータについてはＮ番目のリードクロックによるＮ番目のデータの出力開始後Ｎ番目のデータの出力停止までの間に取り込み、Ｎ番目のリードクロックの出力期間を１番目からＮ−１番目のリードクロックの出力期間よりも長く設定する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
メモリコントローラ１０２は、その後、コマンドイネーブル線１１１に“Ｈ”信号、アドレスイネーブル線１１２に“Ｌ”信号を出力している時、ライトクロック線１１３にライトクロックを出力する。また、メモリコントローラ１０２は、ライトクロックの立上りエッジのタイミングで、時間ｔ２０２、ｔ２０３、ｔ２０４で指定した読み出し対象アドレスのデータの出力を指示するコマンドをデータ線１１５に出力する（ｔ２０５）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
メモリ１０１は、時間ｔ３０１のリードクロック１の立下りエッジを基準にして出力を開始したデータ１を、時間ｔ３０３のリードクロック２の立下りエッジを基準にしてｔＲＯＨ（読み出し出力保持時間）後の時間ｔ３０４までデータ線１１５に保持する（時間ｔ３０４にデータ線１１５への出力を停止する）。メモリ１０１は、時間ｔ３０３のリードクロック２の立下りエッジを基準にして、ｔＲＥＡ時間後のｔ３０５までに、データ線１１５にデータ２の出力を開始する。したがって、本質的に次式の関係がある。
ｔＲＯＨ＜ｔＲＥＡ
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
メモリ１０１は、時間ｔ３０６の最後のリードクロック５の立下りエッジを基準にして、ｔＲＥＡ後の時間ｔ３０８までにデータ５の出力を開始する。メモリ１０１は、このデータ５を、時間ｔ３０７のリードクロック５の立上りエッジを基準にしてｔＲＨＺ（読み出し出力高抵抗時間：データ線への出力を停止する時間）後のｔ３０９までデータ線１１５に保持する（ｔ３０９にデータ線１１５への出力を停止する）。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
入力回路４０３は、カウンタ４０４から最終データであることの通知を受けるまでは、戻りリードクロック線１１６の戻りリードクロックに同期して、データ線１１５からデータを取り込み、カウンタ４０４から最終データであることの通知を受けると、リードクロック線１１４のリードクロックに同期して、データ線１１５からデータを取り込む。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
メモリ１０１は、５番目のデータ（データ５）を、５番目のリードクロックの立上り（時間ｔ７１１）からｔＲＥＡが経過した時点から、リードクロックの立上りのタイミング（時間ｔ７１３）からｔＲＨＺ（図３参照）が経過するまでの間、データ線１１５に保持する（ｔＲＨＺが経過したときにデータ線１１５への出力を停止する）。ここで、本実施形態では、上述のように５番目のリードクロックの“Ｌ”期間（出力期間（Ｔｍ２））を１〜４番目のリードクロックの“Ｌ”期間（出力期間（Ｔｍ１））よりも長くしているので（最後のリードクロックのサイクルタイムを長くしているので）、“Ｌ”期間（出力期間（Ｔｍ２）を長くしない場合よりも、５番目のデータ（データ５）をデータ線１１５に長い期間保持させることができる（出力可能とすることができる）。これにより、メモリコントローラ１０２がメモリ１０１からデータを取り込むことが可能な期間が増加することとなる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
以上説明したように、本実施形態のメモリシステムによれば、メモリコントローラ１０２がメモリ１０１から連続してＮ個（本実施形態ではＮ＝５）のデータを読み出す際、Ｎ番目のデータについてはＮ番目のリードクロックによるＮ番目のデータの出力開始後Ｎ番目のデータの出力停止までの間に取り込む。また、メモリコントローラ１０２は、Ｎ番目のリードクロックの出力期間を１番目からＮ−１番目のリードクロックの出力期間よりも長く設定する。これにより、“Ｌ”期間（出力期間（Ｔｍ２）を長くしない場合よりも、５番目のデータ（データ５）をデータ線１１５に長い期間保持させることができる（出力可能とすることができる）。つまり、メモリコントローラ１０２がメモリ１０１からデータを取り込むことが可能な期間が増加することとなる。本実施形態では、Ｎ番目のリードクロックの立上りのタイミングを、Ｎ番目のデータのデータ線１１５への出力可能な期間内に設定し、これにより、Ｎ番目のリードクロックの立上りを利用して、Ｎ番目のデータを取り込むようにしている。なお、Ｎ番目のデータのデータ線１１５への出力可能な期間内に、Ｎ番目のリードクロックの立上り以外の信号を利用して、Ｎ番目のデータを取り込むこともできる。例えば、Ｎ番目のリードクロックの立上り以外の信号として、例えばメモリコントローラ１０２内部のクロックを利用して生成したクロックや、Ｎ個目のリードクロックの立下りからｔＲＥＡ以上の所定時間が経過したときに発生させた任意の信号を利用することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
また、本実施形態のメモリシステムによれば、１番目のデータからＮ−１番目のデータについては戻りリードクロックに同期して取り込むので、メモリ１０１とメモリコントローラ１０２との間でリードクロックやデータの伝送に遅延が発生する場合でも、メモリから出力されたデータをメモリコントローラが取り込むことが可能となる。