(57)【特許請求の範囲】
【請求項１】
ガラス基板上にＭｏあるいはＭｏを主成分とする導電性薄膜を成膜する工程と、
前記導電性薄膜をエッチャントによりエッチングしてゲート電極を形成し、前記ゲート電極以外の個所の前記ガラス基板上に導電性残渣物を残す工程と、
前記導電性残渣物を除去する工程とを有し、
前記導電性残渣物は、前記ガラス基板と前記導電性薄膜との反応層であり、前記エッチャントでは除去しきれないものであり、
前記導電性残渣物を除去する工程においては、バッファードフッ酸を主成分とする薬液処理を行うことを特徴とする
ＴＦＴアレイ基板の製造方法。
【請求項２】
ガラス基板上にＭｏあるいはＭｏを主成分とする導電性薄膜を成膜する工程と、
前記導電性薄膜をエッチャントによりエッチングしてゲート電極を形成し、前記ゲート電極以外の個所の前記ガラス基板上に導電性残渣物を残す工程と、
前記導電性残渣物を除去する工程とを有し、
前記導電性残渣物は、前記ガラス基板と前記導電性薄膜との反応層であり、前記エッチャントでは除去しきれないものであり、
前記導電性残渣物を除去する工程においては、弗素原子あるいは塩素原子を含むガスを主成分とするガスでプラズマエッチング処理をすることを特徴とする
ＴＦＴアレイ基板の製造方法。
【請求項３】
前記導電性薄膜はＭｏあるいはＭｏを主成分とする金属膜を下地にしたメタルの積層膜であることを特徴とする請求項１または２に記載のＴＦＴアレイ基板の製造方法。
【請求項４】
前記導電性残渣物を除去した後に、ゲート絶縁膜を成膜する工程と、パッシベーション膜と有機膜とを成膜する工程と、前記ゲート絶縁膜と前記パッシベーション膜と前記有機膜とに開口部を設けて前記絶縁性基板の表面を露出させる工程と、前記開口部を覆うように画素電極あるいは反射電極を形成する工程とを有する請求項１ないし３のいずれかに記載のＴＦＴアレイ基板の製造方法。
【請求項５】
請求項１ないし４のいずれかに記載のＴＦＴアレイ基板の製造方法を備えた液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いたアクティブマトリクス型液晶表示装置（ＴＦＴ−ＬＣＤ）およびその製造方法に関する。高歩留りでＴＦＴアレイ基板を製造する方法を提供するものでありＴＦＴ−ＬＣＤの表示特性を損なうことなく製造することができる。
【背景技術】
【０００２】
ガラス基板上に、薄膜トランジスタをマトリクス上に配置したアクティブマトリクス基板と、対向電極を兼ね備えたカラーフィルター基板と液晶を組み合わせたアクティブマトリクス型液晶表示装置は、画像表示装置の平面化への期待とともに、フラットディスプレイとして商品化も進められ、ノートパソコンはもちろんＯＡモニター用としても大きな市場を開拓すると有望視されている（例えば、特許文献１参照）。
【０００３】
薄膜トランジスタは、比較的低温で大面積に堆積が可能な非晶質シリコンを半導体層として用いる場合が多い。
【０００４】
一例として、図１にＴＦＴアレイ基板の主要断面図を示す。ガラス基板１上に第一の導電性薄膜を形成する。つぎに第一のフォトリソ工程で第一の導電性薄膜をパターニングしてゲート電極２および補助容量電極を形成する。つぎにゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４、ｎ+ａ−Ｓｉ：Ｈオーミックコンタクト層５をプラズマＣＶＤ法で積層する。
【０００５】
つぎに第二のフォトリソ工程で半導体層とオーミックコンタクト層をチャネルを形成する部分を残すようにアイランド状にパターニングする。つぎに第二の導電性薄膜を形成する。つぎに第三のフォトリソ工程で第二の導電性薄膜をパターニングし、ソース電極６、ドレイン電極７を形成し、形成されたソース電極６、ドレイン電極７をマスクにして、オーミックコンタクト層５をパターニングして薄膜トランジスタを作成する。
【０００６】
つぎに、パッシベーション膜８、有機膜９を成膜したのち、第四のフォトリソ工程で有機膜に凹凸形状を形成し、画素電極とドレイン電極との電気的接続を形成するためのコンタクトホールをパターニングする。このとき、ゲート電極とソース電極の端子を形成するためのコンタクトホールを形成してもよい。その次に画素電極となる透明導電性薄膜を形成する。つぎに第五のフォトリソ工程で透明導電性薄膜をパターニングして画素電極１０を形成する。
【０００７】
つぎに、反射膜を成膜したのち、第六のフォトリソ工程で反射電極１１を形成する。
【０００８】
【特許文献１】特許第３３６９６４４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ガラス基板１上にゲート電極２および補助容量電極を形成するために、成膜した第一の導電性薄膜の不要な箇所をエッチング除去するが、除去しきれずにガラス基板と第一の導電性薄膜との反応層が残渣物として残る。そのため、画素電極、あるいは反射電極がガラス基板上に形成される構造の場合、ゲート電極と画素電極、あるいは反射電極が短絡し、点欠陥不良となる。
【００１１】
前記特許文献１では、ソース電極とドレイン電極にＭｏ合金を適用した場合の、導電性の酸化モリブデンを除去する方法に関する技術が開示されている。
【００１２】
本発明は、上記の事情に鑑みて、ゲート電極または補助容量電極の短絡による点血管不良の少ないＴＦＴアレイ基板、液晶表示装置、及びそれらの製造方法を得るものであり、特にゲート電極にＭｏもしくはＭｏ合金、あるいは下層にＭｏ合金を用いた積層膜を用いた場合のＭｏ合金とガラス基板との反応生成物除去に関する発明で、下地のガラス基板からエッチング除去するものである。
【課題を解決するための手段】
【００１３】
本発明におけるＴＦＴアレイ基板の製造方法は、ガラス基板上にＭｏあるいはＭｏを主成分とする導電性薄膜を成膜する工程と、前記導電性薄膜をエッチャントによりエッチングしてゲート電極を形成し、前記ゲート電極以外の個所の前記ガラス基板上に導電性残渣物を残す工程と、前記導電性残渣物を除去する工程とを有し、前記導電性残渣物は、前記ガラス基板と前記導電性薄膜との反応層であり、前記エッチャントでは除去しきれないものであり、前記導電性残渣物を除去する工程においては、バッファードフッ酸を主成分とする薬液処理を行うことを特徴とするか、弗素原子あるいは塩素原子を含むガスを主成分とするガスでプラズマエッチング処理をすることを特徴とする。
【００１４】
本発明におけるＴＦＴアレイ基板は、透明絶縁性基板上に導電物からなる導電性薄膜を成膜する工程と、前記導電性薄膜をエッチングしてゲート電極または補助容量電極を形成する工程と、前記成膜する工程により前記透明絶縁性基板の表面に生成される前記透明絶縁性基板と前記導電物との反応生成物をエッチングする工程と、前記エッチングする工程により反応生成物がエッチングされた前記透明絶縁性基板上に画素電極または反射電極を形成する工程とを用いて得られる。
【発明の効果】
【００１５】
本発明によれば、ゲート電極または補助容量電極の短絡による点欠陥不良の少ないＴＦＴアレイ基板、液晶表示装置、及びそれらの製造方法を得ることができる。特に、画素電極および反射電極が、ガラス上に存在する構造をとる場合に、導電性の残渣物を除去することにより、ゲート電極・補助容量電極と画素電極または反射電極とが短絡することがなくなり、点欠陥不良を抑えることができる。
【００１７】
本発明の実施例では、半透過型の場合で説明したが、これに限ることなく、画素電極に透明導電性膜を用いた全透過型、あるいは反射導電性膜を用いた全反射型の場合でも同様の効果を奏する。
【発明を実施するための最良の形態】
【００１８】
実施の形態１
以下、本発明をその実施例を示す図面に基づき具体的に説明する。
【００１９】
図２の（ａ）は本発明で薄膜トランジスタを作成する方法において、第一のフォトリソ工程でゲート電極２、補助容量電極（図示せず）を作成したのちの断面構造図である。まず最初に、ガラス基板上にＭｏ、あるいはＭｏ合金を成膜する。このとき、ゲート電極がメタルの積層構造でもよく、ガラス基板と密着する層がＭｏ、もしくはＭｏ合金とする。積層構造の場合、上の層はＣｒ、Ｔｉ、Ｔａなどの高融点金属、あるいは、Ａｌ合金でもよい。たとえば、Ｍｏ合金を２００〜３００ｎｍの薄膜で成膜する。成膜条件は、成膜温度は１５０〜２２０℃でＡｒを１００ｓｃｃｍ流し、圧力は０．２〜０．４Ｐａ、ＤＣパワーが１０〜１５ｋＷで成膜する。その後、液組成がリン酸＋硝酸＋酢酸＋純水のエッチャントでエッチングする。エッチング後には、ガラス基板上には図２の（ａ）のようにエッチャントで除去しきれない微量の残渣物１２が存在する。この残渣物１２を除去するためにバッファードフッ酸を主成分とする薬液、たとえば、ＨＦとＮＨ4ＦとＨ2Ｏとからなる薬液で、ＨＦの濃度が０．３〜１０％の範囲である薬液で３０秒間ガラスの表面をエッチング処理をし、残渣物をエッチオフで一緒に除去する。
【００２０】
つぎにゲート絶縁膜３を膜厚３００〜５００ｎｍの窒化ケイ素膜で、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４を膜厚１００〜２００ｎｍで、ｎ；ａ−Ｓｉ：Ｈオーミックコンタクト層５を膜厚３０〜５０ｎｍでプラズマＣＶＤ法で連続成膜する（図２の（ｂ））。
【００２１】
つぎに第二のフォトリソ工程で半導体層とオーミックコンタクト層をチャネルを形成する部分を残すようにアイランド状にパターニングする。つぎに第二の導電性薄膜を形成する。つぎに第三のフォトリソ工程で第二の導電性薄膜をパターニングし、ソース電極６、ドレイン電極７を形成し、たとえばＭｏ合金で膜厚は２００〜４００ｎｍとする。形成されたソース電極６、ドレイン電極７をマスクにして、オーミックコンタクト層５をパターニングして薄膜トランジスタを作成する（図２の（ｂ））。
【００２２】
つぎに、パッシベーション膜８、有機膜９を成膜したのち、第四のフォトリソ工程で有機膜に凹凸形状を形成し、画素電極とドレイン電極との電気的接続を形成するためのコンタクトホールを形成してもよい。そのつぎに画素電極となる透明導電性薄膜を形成する。つぎに第五のフォトリソ工程で透明導電性薄膜をパターニングして画素電極１０を形成する（図２の（ｂ））。
【００２３】
つぎに、反射膜を成膜したのち、第六のフォトリソ工程で反射電極１１を形成する。これで、薄膜トランジスタアレイ基板が完成する（図２の（ｂ））。
【００２４】
実施の形態２
以下、本発明をその実施例を示す図面に基づき具体的に説明する。
【００２５】
図３の（ａ）は、本発明で薄膜トランジスタを作成する方法において、第一のフォトリソ工程でゲート電極２、補助容量電極（図示せず）を作成するにあたり、ゲート電極２と補助容量電極をウェットエッチングしたのちの断面構成図である。本実施の形態においても、ゲート電極を形成すると、同様に、残渣物が残るため、下記の方法で残渣物を除去する。
【００２６】
フッ素あるいは塩素原子を主成分とするガス、たとえば、ＣＦ4とＯ2の混合ガスで、ＣＦ4の濃度が４０〜７０％の条件でＲＩＥモードで、圧力は１０Ｐａ、ＲＦパワーは１５００Ｗ、時間は５０秒でドライエッチングしたのち、Ｏ2＝５００ｓｃｃｍのガスで圧力は４０Ｐａ、ＲＦパワーは１０００Ｗ、時間は２０秒でアッシングし、残渣物を除去する。
【００２７】
その後、有機レジスト１３を剥離液で除去したのち（図３の（ｂ））、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）半導体層４、ｎ；ａ−Ｓｉ：Ｈオーミックコンタクト層５をプラズマＣＶＤ法で連続成膜する（図３の（ｃ））。
【００２８】
つぎに第二のフォトリソ工程で半導体層とオーミックコンタクト層をチャネルを形成する部分を残すようにアイランド状にパターニングする。つぎに第二の導電性薄膜を形成する。つぎに第三のフォトリソ工程で第二の導電性薄膜をパターニングし、ソース電極６、ドレイン電極７を形成し、形成されたソース電極６、ドレイン電極７をマスクにして、オーミックコンタクト層５をパターニングして薄膜トランジスタを作成する（図３の（ｃ））。
【００２９】
つぎに、パッシベーション膜８、有機膜９を成膜したのち、第四のフォトリソ工程で有機膜に凹凸形状を形成し、画素電極とドレイン電極との電気的接続を形成するためのコンタクトホールをパターニングする（図３の（ｃ））。このとき、ゲート電極とソース電極端子を形成するためのホールを形成してもよい。そのつぎに画素電極となる透明導電性薄膜を形成する。つぎに第五のフォトリソ工程で透明導電性薄膜をパターニングして画素電極１０を形成する（図３の（ｃ））。
【００３０】
つぎに、反射膜を成膜したのち、第六のフォトリソ工程で反射電極１１を形成する。これで、薄膜トランジスタアレイ基板が完成する（図３の（ｃ））。
【図面の簡単な説明】
【００３１】
【図１】ＴＦＴアレイ基板の主要断面図である。
【図２】本発明の一実施例における残渣物除去処理前およびＴＦＴアレイ基板の主要部を示す断面図である。
【図３】本発明の他の実施例における残渣物除去処理前およびＴＦＴアレイ基板の主要部を示す断面図である。
【符号の説明】
【００３２】
１  ガラス基板
２  ゲート電極、補助容量電極
３  ゲート絶縁膜
４  ａ−Ｓｉ：Ｈ半導体層
５  ｎ＋ａ−Ｓｉ：Ｈオーミックコンタクト層
６  ソース電極
７  ドレイン電極
８  パッシベーション膜
９  有機膜
１０  画素電極
１１  反射電極
１２  残渣物
１３  有機レジスト
【図１】
0004226448.tif 000002
【図２】
0004226448.tif 000003
【図３】
0004226448.tif 000004