(57)【特許請求の範囲】
【請求項１】
プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出手段と、
前記ドライバと前記テストパッドとの間に布設されている配線の実配線長を測定する実配線長測定手段と、
前記ドライバと前記テストパッドとの間の配線構造を検証する配線構造検証手段と、
前記配線構造検証手段による検証結果に応じて、前記ドライバと前記テストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出手段と、
前記回路特性算出手段の算出結果に応じて、前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する最大許容距離算出手段と、
前記波長と前記最大許容距離とを用いて前記実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェック手段とを備え、
前記実配線チェック手段は、
前記最大許容距離が前記波長の定数倍より小さいか否かを判断し、
前記最大許容距離が前記波長の定数倍より小さい場合に、前記実配線長が前記最大許容距離以上か否かを比較して、前記実配線長が前記最大許容距離以上であると、前記最大許容距離の値を表示し、
前記最大許容距離が前記波長の定数倍より小さくない場合に、前記実配線長が前記波長の定数倍より大きいか否かを比較して、前記実配線長が前記波長の定数倍より大きいと、前記波長の定数倍の値を表示するプリント基板の配線構造チェックシステム。
【請求項２】
前記配線構造検証手段が検証する配線構造には、マイクロストリップライン、シングルストリップライン、ダブルストリップラインのうちいずれか１つ以上が含まれる請求項１記載のプリント基板の配線構造チェックシステム。
【請求項３】
前記最大許容距離算出手段は、
前記ドライバの特性インピーダンスと、前記ドライバと前記テストパッドの間の特性インピーダンスとの所定の関係に応じて、前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する請求項１記載のプリント基板の配線構造チェックシステム。
【請求項４】
前記最大許容距離算出手段は、
前記伝播遅延時間を変数に含む所定の算式から前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する請求項１記載のプリント基板の配線構造チェックシステム。
【請求項５】
前記回路特性算出手段は、
前記配線構造検証手段が検証する配線構造に応じて、前記最大許容周波数を変数に含む所定の算式から前記波長を算出する請求項１記載のプリント基板の配線構造チェックシステム。
【請求項６】
プリント基板の配線構造チェックシステムが、
プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出ステップと、
前記ドライバと前記テストパッドとの間に布設されている配線の実配線長を測定する実配線長測定ステップと、
前記ドライバと前記テストパッドとの間の配線構造を検証する配線構造検証ステップと、
前記配線構造検証ステップによる検証結果に応じて、前記ドライバと前記テストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出ステップと、
前記回路特性算出ステップの算出結果に応じて、前記ドライバと前記テストパッドの間に許容される最大許容距離を算出する最大許容距離算出ステップと、
前記波長と前記最大許容距離とを用いて前記実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェックステップとを実行し、
前記実配線チェックステップでは、
前記最大許容距離が前記波長の定数倍より小さいか否かを判断し、
前記最大許容距離が前記波長の定数倍より小さい場合に、前記実配線長が前記最大許容距離以上か否かを比較して、前記実配線長が前記最大許容距離以上であると、前記最大許容距離の値を表示し、
前記最大許容距離が前記波長の定数倍より小さくない場合に、前記実配線長が前記波長の定数倍より大きいか否かを比較して、前記実配線長が前記波長の定数倍より大きいと、前記波長の定数倍の値を表示するプリント基板の配線構造チェック方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法に関し、特に、高速動作をするＩＣ（ドライバとレシーバ）間を結ぶ配線上に存在するテストパッド接続用配線をチェックするプリント基板の配線構造チェックシステム及びプリント基板の配線構造チェック方法に関する。
【０００２】
【従来の技術】
一般に、ある線路上で、特性インピーダンスＺ０の回路要素から特性インピーダンスＺ１の回路要素へと信号電流が流れ込む場合の反射率ρは、下記の（１）式で表される。
【０００３】
【数１】
ρ＝（Ｚ１−Ｚ０）／（Ｚ１＋Ｚ０）  ……………………………………（１）
該（１）式により算出されるρの値は、入力に対して、どのくらいの反射が発生するかを示していることが知られている。例えば、Ｚ１＝Ｚ０の場合は、ρ＝０となり、即ち、これは、Ｚ０から入力した信号が全てＺ１に伝わったことを意味し、よって、反射波は発生しないことを意味している。
【０００４】
一般的に、テストパッドの接続のための配線は、マイクロストリップ配線（または、ストリップ配線）を分岐させたものであり、スタブ（または、スタブ配線）と呼ばれている。
【０００５】
上記のスタブが存在すると、ドライバ側から見た配線分岐点（スタブ発生点）での特性インピーダンスが変化し、上記（１）式で表されるような、反射（ノイズ）が発生することが知られている。つまり、回路上は、スタブは存在しない方が良いのだが、実際のセットでは検査用として使用されるケースが多い。
【０００６】
また、特開平１０−２９３７８１号公報には、配線長が波長の１／２の長さになった場合に、配線が効率の良いアンテナとなって該配線から放射ノイズを発生させることを防ぐために、配線長が波長の１／２になった場合には、警告する方法が提案されている。
【０００７】
また、配線長が波長の１／２の長さに一致しない場合でも、該配線長が波長に対して十分長くなる場合（例えば、配線長≧波長×１／４となる場合）には、やはり、当該配線がアンテナとなって、放射ノイズが発生する可能性が高いことが知られている。
【０００８】
特に、スタブの負荷側は、通常使用時には開放（Ｏｐｅｎ）状態であるので、スタブ配線長が丁度、波長の１／４となる時に、該スタブ配線は、効率の良いダイボールアンテナとして放射ノイズを発生させる可能性があることも知られている。但し、ここでの波長とは、ディジタル信号が持っている周波数成分のうち、放射ノイズとして影響があると思われるレベル（電界）を持つ最大周波数の波長を指す。
【０００９】
しかし、電気エネルギーの小さい信号（低速なディジタル信号、または電圧値の小さなディジタル信号）が主流の回路においては、それ程高い周波数成分（即ち、放射ノイズとして影響する程のレベルに達する周波数成分）は含まれていない。つまり、この場合は、考慮すべき波長は長く、波長が長い分だけテストパッドまでの配線長を長くしても問題が起こらなかった。
【００１０】
【発明が解決しようとする課題】
ところが、近年のプリント基板の軽薄短小化により、基板面積に対して実装すべき部品数の数が大幅に増え、それに伴い、テストパッド（一般的に基板表面層に配置する）を配置出来るスペースが少なくなり、ＩＣ（ドライバ）とテストパッドがなすスタブ配線長が波長の１／４以上となってしまい、結果として放射ノイズが増大するという問題点が生じてきた。
【００１１】
また、近年のプリント基板搭載回路の更なる高速化に伴い、その動作を確認するためのテストパッドの数が増大する傾向があることに加え、テストパッドが接続されている信号配線（ネット）が高速に動作し、それに伴い、スタブ部での反射（ノイズ）の有無、若しくは、ＩＣ（ドライバ）とテストパッドとの間のスタブ配線がアンテナとなることによって放射ノイズを出す可能性があるのか否かといった事柄を簡単に知ることが出来ないと言った問題があった。
【００１２】
また、テストパッドは、ＩＣからどの程度離して配置して良いかの目安を簡単に知ることが出来ないと言った問題もあった。
本発明は、以上のような近年のプリント基板回路配線における事情に鑑みてなされたものであり、従来の設計工程を変えることなく、さらに、設計コストを上げることもなく、テストパッドを備えたプリント基板の配線構造を簡単にチェックすることができるプリント基板の配線構造チェックシステムを提供することを目的とする。
【００１３】
本発明の第２の目的は、従来の設計工程を変えることなく、さらに、設計コストを上げることもなく、テストパッドを備えたプリント基板の配線構造を簡単にチェックすることができるプリント基板の配線構造チェック方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明に係るプリント基板の配線構造チェックシステムは、プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出手段と、ドライバとテストパッドとの間に布設されている配線の実配線長を測定する実配線長測定手段と、ドライバとテストパッドとの間の配線構造を検証する配線構造検証手段と、配線構造検証手段による検証結果に応じて、ドライバとテストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出手段と、回路特性算出手段の算出結果に応じて、ドライバとテストパッドの間に許容される最大許容距離を算出する最大許容距離算出手段と、波長と最大許容距離とを用いて実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェック手段とを備え、実配線チェック手段は、最大許容距離が波長の定数倍より小さいか否かを判断し、最大許容距離が波長の定数倍より小さい場合に、実配線長が最大許容距離以上か否かを比較して、実配線長が最大許容距離以上であると、最大許容距離の値を表示し、最大許容距離が波長の定数倍より小さくない場合に、実配線長が波長の定数倍より大きいか否かを比較して、実配線長が波長の定数倍より大きいと、波長の定数倍の値を表示するものである。
また、本発明に係るプリント基板の配線構造チェック方法は、プリント基板の配線構造チェックシステムが、プリント基板上に仮設計された配線構造のチェック対象であるテストパッドと最短距離をなし、かつ所定の高速ディジタル信号を出力するドライバの回路情報を抽出する回路情報抽出ステップと、ドライバとテストパッドとの間に布設されている配線の実配線長を測定する実配線長測定ステップと、ドライバとテストパッドとの間の配線構造を検証する配線構造検証ステップと、配線構造検証ステップによる検証結果に応じて、ドライバとテストパッドの間の特性インピーダンスと伝播遅延時間とを算出すると共に、所定の最大許容周波数における波長を算出する回路特性算出ステップと、回路特性算出ステップの算出結果に応じて、ドライバとテストパッドの間に許容される最大許容距離を算出する最大許容距離算出ステップと、波長と最大許容距離とを用いて実配線長が適正値か否かを評価して、その評価結果を表示する実配線長チェックステップとを実行し、実配線チェックステップでは、最大許容距離が波長の定数倍より小さいか否かを判断し、最大許容距離が波長の定数倍より小さい場合に、実配線長が最大許容距離以上か否かを比較して、実配線長が最大許容距離以上であると、最大許容距離の値を表示し、最大許容距離が波長の定数倍より小さくない場合に、実配線長が波長の定数倍より大きいか否かを比較して、実配線長が波長の定数倍より大きいと、波長の定数倍の値を表示するものである。
【００１５】
即ち、本発明では、所与のプリント基板上のチェック対象であるテストパッドに対して、該プリント基板上で該テストパッドに最も近い出力ドライバ（ＩＣドライバ）を割り出して該ドライバの回路情報を抽出した後、該回路情報を参照する所定の複数の計算式を計算して、該プリント基板上のテストパッドを、該ドライバから離しても差し支えがない距離（即ち、最大許容距離）を簡単に算出し、上記の対象とするＩＣ（ドライバ）からテストパッドまでの実配線長が、上記算出して得られた距離よりも長い場合には、警告を表示出力するように構成している。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線を示す配線図である。
【００１７】
図１に示す配線基板は、電源系グランドプレーン１と、上記プレーン上に設置されたドライバ１１と、レシーバ１２と、ドライバ１１とレシーバ１２とを結ぶ配線１３と、該配線から分岐したスタブ１４と、スタブ１４によって接続されたテストパッド（ＴＰ１）を備える。
【００１８】
図２は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のマイクロストリップラインと呼ばれる配線構造を示す配線構造図である。
【００１９】
図２に示す配線構造は、電源ベタ層２１（プレーン層）と、電源ベタ層２１上の配線２２を備える。
なお、図２で、符号（ｗ）で示す長さは、配線２２の配線幅を示し、符号（ｔ）で示す長さは、配線２２の配線厚を示し、符号（ｈ）で示す長さは、マイクロストリップライン構造における配線２２と電源ベタ層２１（プレーン層）間の距離（μｍ）を示し、符号（εreff）は、電源ベタ層２１と配線２２間の実効比誘電率を示す。
【００２０】
図３は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のシングルストリップラインと呼ばれる配線構造を示す配線構造図である。
【００２１】
図３に示す配線構造は、電源ベタ層３１（プレーン層）と、電源ベタ層３１間の配線３２を備える。
なお、図３で、符号（ｗ）で示す長さは、配線３２の配線幅を示し、符号（ｔ）で示す長さは、配線３２の配線厚を示し、符号（ｂ）で示す長さは、電源ベタ層３１（プレーン層）間の距離（μｍ）を示し、符号（εr ）は、電源ベタ層３１（プレーン層）間の比誘電率を示す。
【００２２】
図４は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のダブルストリップラインと呼ばれる配線構造を示す配線構造図である。
【００２３】
図４に示す配線構造は、電源ベタ層４１（プレーン層）と、電源ベタ層４１間の２系統の配線４２を備える。
なお、図４で、符号（ｗ）で示す長さは、配線４２の配線幅を示し、符号（ｔ）で示す長さは、配線４２の配線厚を示し、符号（ａ）で示す長さは、配線４２と該配線に距離が最も近い電源ベタ層４１（プレーン層）間の距離（μｍ）を示し、符号（ｄ）で示す長さは、２系統の配線４２の配線間距離（μｍ）を示し、符号（εr ）は、電源ベタ層４１（プレーン層）間の比誘電率を示す。
【００２４】
以下、本発明に係るプリント基板の配線構造チェックシステムの機能を説明する。
但し、本発明に係るプリント基板の配線構造チェックシステムの構成については、通常のコンピュータシステムとなるので、図示は省略する。
【００２５】
本発明に係るプリント基板の配線構造チェックシステムでは、チェック対象とする上記グランドプレーン１上に設置するテストパッド（ＴＰ１）に対して、後述する簡単な計算式を用いて、該テストパッドをＩＣ（ドライバ１１）から離しても良い距離（ｌｅｎｇｔｈ）を割り出し、対象とする上記ＩＣ（ドライバ１１）からテストパッドまでの配線長が、上記算出して得られた距離よりも長くなる場合には、警告を発する。
【００２６】
図５，６は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャートである。
以下、図１乃至４を参照しつつ、図５，６に示すフローチャートを使用して、本実施の形態に係るプリント基板の配線構造チェックシステムの動作を説明する。
【００２７】
但し、図５，６に示すフローチャート、及び、下記の説明中で参照する数式については、纏めて後述する。
また、下記フローチャートは、所与の一枚のプリント基板上の、一組のドライバとレシーバの回路をチェック対象としたチェックシステムの動作を記す。
【００２８】
まず、ステップＳ１では、チェックに必要な初期条件を設定する。このステップには、後述する数式で参照する定数Ｋ１〜Ｋ６を決める処理が含まれる。
ステップＳ２では、基板情報を格納する基板データベース（図示は省略）から全ての配線名を抽出する。
【００２９】
ステップＳ３では、一つの配線名上に存在する一つのテストパッドを取り出し、最短距離にあるドライバを特定する。
ステップＳ４では、上記特定したドライバの回路情報を抽出する。
【００３０】
ステップＳ５では、上記特定したドライバ上に高速ディジタル信号が出力（指定）されているか否かを検証し、出力（指定）されていなければ、上記のステップＳ３に戻り、出力（指定）されていれば、下記のステップＳ６に移る。
【００３１】
ステップＳ６では、上記ドライバと、該ドライバに対応するドライバ〜テストパッド間の実配線長（図１に、符号（ｌｅｎｇｔｈ）で示す部分の長さ）を測定する。
【００３２】
ステップＳ７では、上記ドライバと、該ドライバに対応するテストパッド間の配線構造を調査する。
ステップＳ８では、上記ドライバと、該ドライバに対応するテストパッド間の配線構造がマイクロストリップラインか否かを検証し、マイクロストリップラインでなければ、後述するステップＳ９に移り、マイクロストリップラインであれば、下記のステップＳ１０に移る。
【００３３】
ステップＳ１０では、（２），（３）式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の配線構造における特性インピーダンス（Ｚ０）と、伝播遅延（ｔｐｄ）を算出する。
【００３４】
ステップＳ１３では、（１４）式を用いて、ｆｘ＝１０００〔MHz 〕での上記ドライバの出力高速ディジタル信号の波長（λ）を算出し、ステップＳ１５に移る。
【００３５】
ステップＳ９では、上記ドライバと、該ドライバに対応するテストパッド間の配線構造がシングルストリップラインか否かを検証し、シングルストリップラインでなければ、後述するステップＳ１２に移り、シングルストリップラインであれば、下記のステップＳ１１に移る。
【００３６】
ステップＳ１１では、（４），（６）式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の配線構造における特性インピーダンス（Ｚ０）と、伝播遅延（ｔｐｄ）を算出する。
【００３７】
ステップＳ１４では、（１５）式を用いて、ｆｘ＝１０００〔MHz〕での上記ドライバ上の高速ディジタル信号の波長（λ）を算出し、ステップＳ１５に移る。
【００３８】
ステップＳ１２では、（５），（６）式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の配線構造における特性インピーダンス（Ｚ０）と、伝播遅延（ｔｐｄ）を算出し、上記のステップＳ１４に移る。
【００３９】
次に、図６に示すフローチャートを説明する。
ステップＳ１５では、上記ドライバの出力インピーダンス（Ｒｓ）を抽出する。
【００４０】
ステップＳ１６では、上記出力インピーダンス（Ｒｓ）と上記特性インピーダンス（Ｚ０）とを比較し、上記出力インピーダンス（Ｒｓ）が上記特性インピーダンス（Ｚ０）よりも小さくない場合は、後述のステップＳ１８に移り、上記出力インピーダンス（Ｒｓ）が上記特性インピーダンス（Ｚ０）よりも小さい場合は、下記のステップＳ１７に移る。
【００４１】
ステップＳ１７では、（８）〜（１２）式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の最大許容距離を算出し、後述のステップＳ１９に移る。
【００４２】
ステップＳ１８では、（７）式を用いて、上記ドライバと、該ドライバに対応するテストパッド間の最大許容距離を算出し、下記のステップＳ１９に移る。
ステップＳ１９では、上記算出した最大許容距離と上記波長（λ）×定数（Ｋ６）とを比較し、上記最大許容距離が、上記波長（λ）×定数（Ｋ６）よりも小さくない場合は、後述のステップＳ２１に移り、上記最大許容距離が、上記波長（λ）×定数（Ｋ６）よりも小さい場合は、下記のステップＳ２０に移る。
【００４３】
ステップＳ２０では、ドライバ〜テストパッド間の実配線長（ｌｅｎｇｔｈ）と上記最大許容距離とを比較し、上記実配線長（ｌｅｎｇｔｈ）が上記最大許容距離よりも小さい場合は後述のステップＳ２３に移り、上記実配線長（ｌｅｎｇｔｈ）が上記最大許容距離よりも小さくない場合はステップＳ２２に移る。
ステップＳ２１では、ドライバ〜テストパッド間の実配線長（ｌｅｎｇｔｈ）と上記波長に定数（Ｋ６）を乗じたものとを比較し、上記実配線長（ｌｅｎｇｔｈ）が上記波長に定数（Ｋ６）を乗じたものよりも小さい場合はステップＳ２３に移り、上記実配線長（ｌｅｎｇｔｈ）が上記波長に定数（Ｋ６）を乗じたものよりも小さくない場合はステップＳ２２に移る。
【００４４】
ステップＳ２２では、上記の（８）〜（１２）式で求めた結果、即ち、上記実配線長（ｌｅｎｇｔｈ）の上限値を対策指示に含めて表示する。該表示内容としては、例えば、「ドライバからテストパッドまでの配線長を適正値以下にしなさい」とし、ここで、上記適正値なる部分に上記（８）〜（１２）式で求めた上記実配線長（ｌｅｎｇｔｈ）の上限値を埋め込む。
【００４５】
ステップＳ２３では、上記チェック対象における次のテストパッド名をチェックする。
ステップＳ２４では、全てのテストパッド名をチェックしたら、全ての対策指示を表示出力してチェックを終了する。
【００４６】
図７は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
図７に示す配線基板上の配線（基板配線）は、電源系グランドプレーン７と、電源系グランドプレーン７上のドライバ７１及びレシーバ７２と、ドライバ７１とレシーバ７２とを結ぶ配線７３と、該配線７３から分岐したスタブ７４と、スタブ７４によって接続されたテストパッド（ＴＰ７）を備える。
【００４７】
上記基板配線の仕様は、下記のとおりとする。
即ち、配線名をＥ１とし、ドライバ（Ｄ）をＩＣ１００，１pin とし、レシーバ（Ｒ）をＩＣ２００，１pin とし、立ち上がり時間（τｒ）を２．０［ｎｓ］とし、出力インピーダンス（Ｒｓ）を２０．０［Ω］とし、ドライバとテストパッド間の距離（ｌｅｎｇｔｈ）を１４０．０［ｍｍ］とし、最大許容周波数ｆｘを１０００［MHz ］とする。
【００４８】
図８は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。
図８に示す配線基板上の配線構造は、電源系グランドプレーンである電源ベタ層８１と、該電源ベタ層８１上の配線８２を備える。
【００４９】
上記配線構造の仕様は、下記のとおりとする。
即ち、配線構造の型はマイクロストリップとし、配線幅（Ｗ）を０．１６［ｍｍ］＝１６０［μｍ］とし、配線厚（ｔ）を０．０４［ｍｍ］＝４０［μｍ］とし、配線高（ｈ）を０．１０［ｍｍ］＝１００［μｍ］とし、実効比誘電率（εreff）を３．６とする。
【００５０】
図９，１０は、本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図６に示す基板配線と配線構造を対象として実行した結果を実行経路で示したフローチャートである。
【００５１】
図９，１０に示すフローチャートにおいて、太い実線で示す経路は、上記実行時において実際に実行された処理の経路を示し、破線で示す経路は、上記実行時において実行されなかった処理の経路を示す。
【００５２】
ここでは、ステップＳ１〜Ｓ８，Ｓ１０，Ｓ１３，Ｓ１５〜Ｓ１７，Ｓ１９，Ｓ２０，Ｓ２２〜Ｓ２４の経路で示す間の処理が実行され、他の処理は実行されなかったことを示している。
【００５３】
以下、上記実行時の処理をトレースして説明する。
但し、ここでは、最大許容周波数ｆｘ［MHz］＝１０００と設定する。
まずステップＳ１では、初期条件として、最大許容周波数ｆｘ［MHz］＝１０００と、後述する数式で参照する定数Ｋ１〜Ｋ６を、０．１６，０．１１，０．０９，０．０８５，０．０８，１／４と設定する。
【００５４】
ステップＳ２では、図７に示す基板配線上のテストパッド名を抽出する。
ステップＳ３では、一つの上記テストパッド名（ＴＰ１）を取り出し、最短距離にあるドライバを特定する（ここでは、ドライバ７１が対象となる）。
【００５５】
ステップＳ４では、ドライバ７１の回路情報を抽出する。
ステップＳ５では、上記ドライバ７１の回路情報に高速ディジタル信号が出力（指定）されているか否かを検証し、その結果、高速ディジタル信号が出力（指定）されているので、下記のステップＳ６に移る。
【００５６】
ステップＳ６では、ドライバ７１とテストパッド（ＴＰ７）間の実配線長（ｌｅｎｇｔｈ）を測定する。
ステップＳ７では、ドライバ７１とテストパッド（ＴＰ７）間の配線構造を調査する。
【００５７】
ステップＳ８では、上記調査結果として、配線構造がマイクロストリップラインか否かを検証し、マイクロストリップラインであるので、下記のステップＳ１０に移る。
【００５８】
ステップＳ１０では、（２），（３）式を用いて、ドライバ７１と、該ドライバに対応するテストパッド（ＴＰ７）間の配線構造における特性インピーダンス（Ｚ０）と、伝播遅延（ｔｐｄ）を算出する。
【００５９】
ステップＳ１３では、（１４）式を用いて、ｆｘ＝１０００〔MHz〕でのドライバ７１上の高速ディジタル信号の波長（λ）を算出し、ステップＳ１５に移る。
【００６０】
次に、図１０に示すフローチャートを説明する。
ステップＳ１５では、ドライバ７１の出力インピーダンス（Ｒｓ）を抽出する。
【００６１】
ステップＳ１６では、上記出力インピーダンス（Ｒｓ）と上記特性インピーダンス（Ｚ０）とを比較し、上記出力インピーダンス（Ｒｓ）が上記特性インピーダンス（Ｚ０）よりも小さいので、下記のステップＳ１７に移る。
【００６２】
ステップＳ１７では、（８）〜（１２）式を用いて、ドライバ７１とテストパッド（ＴＰ７）間の最大許容距離を算出する。
ステップＳ１９では、上記算出した最大許容距離と上記波長（λ）×定数（Ｋ６）とを比較し、上記最大許容距離が、上記波長（λ）×定数（Ｋ６）よりも小さいので、下記のステップＳ２０に移る。
【００６３】
ステップＳ２０では、上記実配線長（ｌｅｎｇｔｈ）と上記最大許容距離とを比較し、実配線長（ｌｅｎｇｔｈ）が上記最大許容距離よりも小さくないので、下記のステップＳ２２に移る。
【００６４】
ステップＳ２２では、上記の（８）〜（１２）式で求めた結果、即ち、上記実配線長（ｌｅｎｇｔｈ）の上限値（即ち、最大許容距離）を対策指示に含めて表示する。該表示内容としては、例えば、「ドライバ７１からテストパッド（ＴＰ７）までの配線長を適正値以下にしなさい」とし、ここで、上記適正値なる部分に上記（８）〜（１２）式で求めた上記実配線長（ｌｅｎｇｔｈ）の上限値（最大許容距離）を埋め込む。
【００６５】
ステップＳ２３では、上記チェック対象における次のテストパッド名をチェックする。
ステップＳ２４では、上記のテストパッド名（ＴＰ７）でテストパッド名が尽きるので、上記対策指示を表示出力してチェックを終了する。
【００６６】
本発明の実施の形態に係るプリント基板の配線構造チェックシステムによるチェックの実施により、プリント基板上のドライバとテストパッド間の距離を、常に適正距離であることを保証して、該プリント基板上の配線構造を仕上げることが可能となる。
【００６７】
（数式に係る説明）
以下では、上記フローチャート中の処理の説明で参照した数式を説明する。
まず、該数式中で参照する符号の意味を説明する。
【００６８】
以下、符号λは、配線を流れるパルス電流の波長、符号τは、立ち上がり時間〔Ｓ〕、符号ｆｘは、最大許容周波数〔Ｈｚ〕、符号ｌｅｎｇｔｈは、配線長〔ｍ〕、符号Ｚ０は、特性インピーダンス〔Ω〕、符号εｒは、比誘電率、符号εｒｅｆｆは、実効（有効）比誘電率、符号Ｃ０は、自由空間中の光速（３×１０8〔ｍ／ｓ〕）、符号Ｗは、配線幅〔μｍ〕、符号ｔは、配線厚〔μｍ〕、符号ｈは、マイクロストリップラインにおける配線とプレーン層間距離〔μｍ〕、符号ｂは、シングルストリップラインにおけるプレーン層間距離〔μｍ〕、符号ｄは、配線間距離〔μｍ〕、符号ａは、ダブルストリップラインにおける配線と配線との距離が最も近いプレーン層との距離〔μｍ〕、符号ｔｐｄは、伝播遅延〔Ｓ／ｍ〕、符号Ｒｓは、出力ドライバの特性インピーダンス、符号Ｋ１〜Ｋ６は、定数の係数、符号ｍｌは、最大許容距離とする。
【００６９】
次に、上記フローチャート中の処理の説明で参照した数式を説明する。
まず、ステップＳ１０に係る数式として、下記の（２），（３）式がある。
【００７０】
【数２】
Ｚ０＝８７／√（εｒｅｆｆ＋１．４１）×ｌｎ（５．９８ｈ／（０．８ｗ＋ｔ））  ……………………………………………………………………………（２）
【００７１】
【数３】
ｔｐｄ＝３．３３×１０-9×√（０．４７５εｒ＋０．６７）  ………（３）
次に、ステップＳ１１に係る数式として、下記の（４）式がある。
【００７２】
【数４】
Ｚ０＝６０／√εｒ×ｌｎ（４ｂ／（０．６７πｗ（０．８＋ｔ／ｗ））  ……………………………………………………………………………………（４）
また、ステップＳ１２に係る数式として、下記の（５）式がある。
【００７３】
【数５】
Ｚ０＝８０（１−（ａ／４（ａ＋ｄ＋ｔ）））／√εｒ×ｌｎ（１．９（２ａ＋ｔ）／（０．８ｗ＋ｔ））  …………………………………………………（５）
さらに、ステップＳ１１とステップＳ１２の双方に係る数式として、下記の（６）式がある。
【００７４】
【数６】
ｔｐｄ＝３．３３×１０-9×√εｒ  ………………………………………（６）
また、ステップＳ１８（Ｒｓ≧Ｚ０の場合の最大許容距離（Ｌｍ）を求めるステップ）に係る数式として、下記の（７）式がある。
【００７５】
【数７】
最大許容距離（Ｌｍ）≦τｒ／（２×ｔｐｄ）  …………………………（７）
さらに、ステップＳ１７に係る数式として、下記の（８）〜（１２）式がある。
【００７６】
まず、下記の（８）式は、Ｚ０−Ｒｓ≦１０Ωの場合の最大許容距離（Ｌｍ）を求める数式である。
【００７７】
【数８】
最大許容距離（Ｌｍ）≦（τｒ／ｔｐｄ）×Ｋ１  ………………………（８）
また、下記の（９）式は、１０〔Ω〕＜Ｚ０−Ｒｓ≦２０〔Ω〕の場合の最大許容距離（Ｌｍ）を求める数式である。
【００７８】
【数９】
最大許容距離（Ｌｍ）≦（τｒ／ｔｐｄ）×Ｋ２  ………………………（９）
さらに、下記の（１０）式は、２０〔Ω〕＜Ｚ０−Ｒｓ≦３０〔Ω〕の場合の最大許容距離（Ｌｍ）を求める数式である。
【００７９】
【数１０】
最大許容距離（Ｌｍ）≦（τｒ／ｔｐｄ）×Ｋ３  ……………………（１０）
また、下記の（１１）式は、３０〔Ω〕＜Ｚ０−Ｒｓ≦４０〔Ω〕の場合の最大許容距離（Ｌｍ）を求める数式である。
【００８０】
【数１１】
最大許容距離（Ｌｍ）≦（τｒ／ｔｐｄ）×Ｋ４  ……………………（１１）
さらに、下記の（１２）式は、４０〔Ω〕＜Ｚ０−Ｒｓの場合の最大許容距離（Ｌｍ）を求める数式である。
【００８１】
【数１２】
最大許容距離（Ｌｍ）≦（τｒ／ｔｐｄ）×Ｋ５  ……………………（１２）
次に、ステップＳ１３とステップＳ１４の双方に係る数式として、下記の（１３）式がある。
【００８２】
【数１３】
ｆｘ＝１０００〔MHz〕  …………………………………………………（１３）
また、ステップＳ１３に係る数式として、下記の（１４）式がある。
【００８３】
【数１４】
λ＝Ｃ０／（ｆｘ√εｒｅｆｆ）  ………………………………………（１４）
また、ステップＳ１４に係る数式として、下記の（１５）式がある。
【００８４】
【数１５】
λ＝Ｃ０／（ｆｘ√εｒ）  ………………………………………………（１５）
最後に、ステップＳ２１に係る数式として、下記の（１６）式がある。
【００８５】
【数１６】
λ×Ｋ６＞実配線長（ｌｅｎｇｔｈ）  …………………………………（１６）
なお、上記の各数式は、図５，６に示すフローチャート中で、下記の流れに沿って使用される。
【００８６】
まず、（２）〜（６）式により、配線形態（マイクロストリップ構造であるか、若しくはシングルストリップ構造であるか）を考慮して、配線の特性インピーダンス（Ｚ０）と、伝播遅延（ｔｐｄ）を計算する。
【００８７】
次に、（７）〜（１２）式により、実際のスタブ配線長（１ｅｎｇｔｈ）が電気特性上、問題の無い条件を満たしていることを確認する。
また、（１３）式により、最大許容周波数ｆｘを決める。
【００８８】
さらに、（１４），（１５）式により、最大許容周波数ｆｘの波長（λ）を求める。
次に、（１６）式により、スタブ実配線長を示す上記実配線長（ｌｅｎｇｔｈ）が、上記波長（λ）の定数（Ｋ６）倍以上であることを確認する。
【００８９】
次に、（７）〜（１２）式で得られた、電気特性上で問題が無いこととの条件と、（１３）〜（１６）式で得られた、λの定数（Ｋ６）倍であることとの条件うち、条件の厳しい方を、ドライバからテストパッドまでの許される配線長とし、実際のスタブ実配線長が、該条件を満たしていることを確認する。
【００９０】
このように、テストパッドをＩＣ（ドライバ）から離しても電気特性が劣化しない関係にあるか否かを（２）〜（１２）式で確認し、次に、テストパッドをＩＣ（ドライバ）から離してもアンテナとして寄与しない関係にあるか否かを（１３）〜（１６）式で算出し、さらに、（２）〜（１２）式で得られた配線長を決める条件と、（１３）〜（１６）式で得られた配線長を決める条件のうち、条件の厳しい配線長条件に対して、実際のドライバからテストパッドまでの距離が妥当であるかを、図１，２に示す基板配線と配線構造に適用して判断することにより、従来の設計工程を変えることなく、更に、設計コストを上げることなく、対象とするプリント基板上のテストパッドが、妥当な位置に配置されているか否か、若しくは妥当な位置に配置されていない場合には、ドライバからどの程度離せば良いかを簡単に確認し、その結果を自動的に表示出力することが可能となる。
【００９１】
なお、図５，６のフローチャートで示した処理を実行するプログラムなど、本発明の実施の形態に係るプリント基板の配線構造チェックシステムに上記の処理を行わせるためのプログラムは、ＣＤ−ＲＯＭや磁気テープなどのコンピュータ読み取り可能な記録媒体に格納して配付してもよい。そして、少なくともマイクロコンピュータ，パーソナルコンピュータ，汎用コンピュータを範疇に含むコンピュータが、上記の記録媒体から上記プログラムを読み出して、実行するものとしてもよい。
【００９２】
【発明の効果】
以上に説明したとおり、本発明では、所与のプリント基板上のチェック対象であるテストパッドに対して、該ドライバから離しても差し支えがない距離を所定の算式により簡単に算出し、上記の対象とするＩＣ（ドライバ）からテストパッドまでの実配線長が、上記算出して得られた距離よりも長い場合には、警告を表示出力することができるので、放射ノイズによる影響を与えないプリント基板を設計することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線を示す配線図である。
【図２】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のマイクロストリップラインと呼ばれる配線構造を示す配線構造図である。
【図３】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のシングルストリップラインと呼ばれる配線構造を示す配線構造図である。
【図４】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上のダブルストリップラインと呼ばれる配線構造を示す配線構造図である。
【図５】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート（１／２）である。
【図６】本発明の実施の形態に係るプリント基板の配線構造チェックシステムの動作を示すフローチャート（２／２）である。
【図７】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線の１例を示す配線図である。
【図８】本発明の実施の形態に係るプリント基板の配線構造チェックシステムのチェック対象となる配線基板上の配線構造の１例を示す配線構造図である。
【図９】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図６に示す基板配線と配線構造を対象として実行した結果を実行経路で示したフローチャート（１／２）である。
【図１０】本発明の実施の形態に係るプリント基板の配線構造チェックシステムを、図６に示す基板配線と配線構造を対象として実行した結果を実行経路で示したフローチャート（２／２）である。
【符号の説明】
１，７……電源系グランドプレーン、１１，７１……ドライバ、１２，７２……レシーバ、１３，２２，３２，４２，７３……配線、１４，７４……スタブ、２１，３１，４１，８１……電源ベタ層、ＴＰ１，ＴＰ２……テストパッド、ｌｅｎｇｔｈ……ドライバ〜テストパッド間の実配線長、εｒ……比誘電率、εｒｅｆｆ……実行比誘電率
【図１】
0004378846.tif 000002
【図２】
0004378846.tif 000003
【図３】
0004378846.tif 000004
【図４】
0004378846.tif 000005
【図５】
0004378846.tif 000006
【図６】
0004378846.tif 000007
【図７】
0004378846.tif 000008
【図８】
0004378846.tif 000009
【図９】
0004378846.tif 000010
【図１０】
0004378846.tif 000011