【手続補正書】
【提出日】平成25年2月15日(2013.2.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成されたＬＣタンクＶＣＯとを備え、
前記ＬＣタンクＶＣＯは、
第１のノードに接続された第１のスパイラルインダクタと、
第２のノードに接続された第２のスパイラルインダクタと、
前記第１のノードに接続された第１のＭＯＳバラクタと、
前記第２のノードに接続された第２のＭＯＳバラクタと、
前記第１のノードに接続されたドレインおよび前記第２のノードに接続されたゲートを有する第１のＭＯＳトランジスタと、
前記第２のノードに接続されたドレインおよび前記第１のノードに接続されたゲートを有する第２のＭＯＳトランジスタとを含み、
前記第１および第２のＭＯＳバラクタは、前記半導体基板に垂直な方向から見たときに、前記第１のスパイラルインダクタと前記第２のスパイラルインダクタの間に配置され、
前記第１および第２のＭＯＳトランジスタは、前記第１および第２のＭＯＳバラクタの間に配置される、半導体装置。
【請求項２】
前記第１および第２のＭＯＳバラクタ並びに前記第１および第２のＭＯＳトランジスタは、前記半導体基板に垂直な方向から見たとき、第１および第２の直線で挟まれたゾーン内のいずれかの位置に配置され、
前記第１の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの外縁上の一方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの外縁上の一方の点とを結ぶ直線であり、
前記第２の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの外縁上の他方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの外縁上の他方の点とを結ぶ直線である、請求項１記載の半導体装置。
【請求項３】
前記第１および第２のＭＯＳバラクタ並びに前記第１および第２のＭＯＳトランジスタは、前記半導体基板に垂直な方向から見たとき、第１および第２の直線で挟まれたゾーン内のいずれかの位置に配置され、
前記第１の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの内縁上の一方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの内縁上の一方の点とを結ぶ直線であり、
前記第２の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの内縁上の他方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの内縁上の他方の点とを結ぶ直線である、請求項１記載の半導体装置。
【請求項４】
前記第１および第２のＭＯＳバラクタ並びに前記第１および第２のＭＯＳトランジスタは、前記半導体基板に垂直な方向から見たとき、第１〜第４の直線で囲まれたゾーン内のいずれかの位置に配置され、
前記第１の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタ上の前記第２のスパイラルインダクタに最も近い点を通る直線であり、
前記第２の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタ上の前記
第１のスパイラルインダクタに最も近い点を通る直線であり、
前記第３の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの外縁上の一方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの外縁上の一方の点とを結ぶ直線であり、
前記第４の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの外縁上の他方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの外縁上の他方の点とを結ぶ直線である、請求項１記載の半導体装置。
【請求項５】
前記第１および第２のＭＯＳバラクタ並びに前記第１および第２のＭＯＳトランジスタは、前記半導体基板に垂直な方向から見たとき、第１〜第４の直線で囲まれたゾーン内のいずれかの位置に配置され、
前記第１の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタ上の前記第２のスパイラルインダクタに最も近い点を通る直線であり、
前記第２の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタ上の前記第１のスパイラルインダクタに最も近い点を通る直線であり、
前記第３の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの内縁上の一方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの内縁上の一方の点とを結ぶ直線であり、
前記第４の直線は、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第１のスパイラルインダクタの中心を通る直線と交差する前記第１のスパイラルインダクタの内縁上の他方の点と、前記第１のスパイラルインダクタの中心と前記第２のスパイラルインダクタの中心を結ぶ直線に垂直であり、かつ前記第２のスパイラルインダクタの中心を通る直線と交差する前記第２のスパイラルインダクタの内縁上の他方の点とを結ぶ直線である、請求項１記載の半導体装置。
【請求項６】
前記第１および第２のスパイラルインダクタの内縁で囲まれる領域は、ダミーパターンを含まない、請求項１記載の半導体装置。
【請求項７】
前記半導体装置は、
前記半導体基板の主面に配置される複数のバンプを備え、
前記複数のバンプは、前記半導体基板に垂直な方向から見たときに、前記第１のスパイラルインダクタおよび前記第２のスパイラルインダクタと重ならない領域に配置される、請求項１記載の半導体装置。
【請求項８】
前記半導体装置は、さらに、
前記半導体基板に形成され、前記第１のノードに接続された第１の入力端子および前記第２のノードに接続された第２の入力端子を有する出力バッファを備え、
前記出力バッファは、前記半導体基板に垂直な方向から見たときに、前記第１のスパイラルインダクタと、前記第２のスパイラルインダクタの間の領域に配置される、請求項１記載の半導体装置。
【請求項９】
前記ＬＣタンクＶＣＯは、さらに、
前記第１および第２のノードに接続される定電流源を備え、
前記定電流源は、前記半導体基板に垂直な方向から見たときに、前記第１のスパイラルインダクタと、前記第２のスパイラルインダクタの間の領域に配置される、請求項１記載の半導体装置。
【請求項１０】
前記第１および第２のスパイラルインダクタが第１の方向に沿って配置され、前記第１および第２のＭＯＳバラクタは前記第１の方向に沿って配置される、請求項１記載の半導体装置。
【請求項１１】
前記第１および第２のＭＯＳトランジスタは前記第１の方向に配置される、請求項１０記載の半導体装置。
【請求項１２】
前記第１および第２のＭＯＳトランジスタはそれぞれのソースとして拡散領域を共有する、請求項１１記載の半導体装置。
【請求項１３】
前記第１の方向に沿って延び、前記第１のスパイラルインダクタ、前記第１のＭＯＳバラクタ、前記第１のＭＯＳトランジスタのドレインおよび前記第２のＭＯＳトランジスタのゲートに接続される第１の配線と、
前記第１の方向に沿って延び、前記第２のスパイラルインダクタ、前記第２のＭＯＳバラクタ、前記第２のＭＯＳトランジスタのドレインおよび前記第１のＭＯＳトランジスタのゲートに接続される第２の配線とを備える請求項１１記載の半導体装置。
【請求項１４】
前記第１および第２の配線は、互いに並行に配置される部分を有する請求項１３記載の半導体装置。
【請求項１５】
前記第１および第２の配線と並行に配置された部分を有し、前記第１および第２のＭＯＳバラクタに電気的に接続される第３の配線を有する請求項１３記載の半導体装置。