(57)【特許請求の範囲】
【請求項１】
主制御部、および当該主制御部に接続されると共にパルスモータの回路を制御するユニット制御部からなる制御システムに用いられるモータ制御回路であって、
上記ユニット制御部には、
基本クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、
上記制御パルスを計数するパルス計数手段と、
上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、
上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、
上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、
上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、
上記主制御部から伝送される所定のコマンドに応じて、上記第１及び第２の保持手段の保持する値の書換え及び動作開始／停止の指示を少なくとも行う手段と、
を有し、
上記主制御部からのコマンドに応じて上記パルスモータの回転を制御することを特徴とするモータ制御回路。
【請求項２】
主制御部、および当該主制御部に接続されると共にパルスモータの回転を制御するユニット制御部からなる制御システムに用いられるモータ制御回路であって、
上記ユニット制御部には、
基本クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、
上記制御パルスを計数するパルス計数手段と、
上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、
上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、
上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、
上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、
１パルス毎の周波数データを保持する速度データ保持手段と、
上記速度変化手段から出力される周波数データと、上記パルス計数手段により計数したパルス数に基づいて上記周波数データ保持手段から読み出した周波数データとを切り換えて上記レートデータ変換手段に供給する切換手段と、
を有することを特徴とするモータ制御回路。
【請求項３】
主制御部、および当該主制御部に接続されると共にパルスモータの回転を制御するユニット制御部からなる制御システムに用いられるモータ制御回路であって、
上記ユニット制御部には、
基本クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、
上記制御パルスを計数するパルス計数手段と、
上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、
上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、
上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、
上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、
上記主制御部から伝送される所定のコマンドに応じて、上記第１及び第２の保持手段の保持する値の書換え及び動作開始／停止の指示を少なくとも行う手段と、
上記パルス計数手段が保持する計数値を上記主制御部に送信する手段と、
を有すること特徴とするモータ制御回路。
【請求項４】
モータに出力すべきパルスの発生を制御するパルス発生制御手段と、
上記パルス発生制御手段により、位相が異なるパルスの組合せ、基本パルスと正逆信号の組合せ、正、負のパルスの組合せのいずれかにより、モータの駆動を制御する手段と、
を更に有することを特徴とする請求項１乃至３のうちのいずれか一項に記載のモータ制御回路。
【請求項５】
主制御部、および当該主制御部に接続されたユニット制御部からなる制御システムであって、
上記主制御部は、
上記ユニット制御部の動作を制御するための所定のコマンドを保持し、当該コマンドをユニット制御部に送信するコマンド保持送信手段、
を有し、
上記ユニット制御部は、
基本クロックを発生するクロック発生手段と、
上記クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、
上記制御パルスを計数するパルス計数手段と、
上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、
上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、
上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、
上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、
を有するモータ制御回路と、
上記主制御部より伝送される所定のコマンドに応じて、上記各保持手段の保持する値の書換え及び動作開始／停止の指示を行うコマンド実行手段と、
を有することを特徴とする制御システム。
【請求項６】
主制御部、および当該主制御部に接続されたユニット制御部からなる制御システムであって、
上記主制御部は、
上記ユニット制御部の動作を制御するための所定のコマンドを保持し、当該コマンドをユニット制御部に送信するコマンド保持送信手段、
を有し、
上記ユニット制御部は、
基本クロックを発生するクロック発生手段と、
上記クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、
上記制御パルスを計数するパルス計数手段と、
上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、
上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、
上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、
上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、
を有するモータ制御回路と、
上記主制御部より伝送される所定のコマンドに応じて、上記各保持手段の保持する値の書換え及び動作開始／停止の指示を行うコマンド実行手段と、
上記所定のコマンドに応じて行われた動作結果を上記主制御部に送信する動作結果送信手段と、
を有することを特徴とする制御システム。
【請求項７】
主制御部、および当該主制御部に接続されたユニット制御部からなる制御システムであって、
上記主制御部は、
上記ユニット制御部の動作を制御するための所定のコマンドを保持し、当該コマンドをユニット制御部に送信するコマンド保持送信手段、
を有し、
上記ユニット制御部は、
基本クロックを発信するクロック発信手段と、
上記クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、
上記制御パルスを計数するパルス計数手段と、
周波数データを上記パルス発生カウンタ手段で用いるカウント値に変換するためのレートデータ変換手段と、
上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、
上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、
上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数とに基づいて、上記第１の保持手段に保持された周波数データの上限から下限までの範囲で周波数データを増減させる速度変化手段と、
を有するモータ制御回路と、
上記主制御部より伝送される所定のコマンドに応じて、上記各保持手段の保持する値の書換え及び動作開始／停止の指示を行うコマンド実行手段と、
上記所定のコマンドに応じて行われた動作結果を上記主制御部に送信する動作結果送信手段と、
上記パルス計数手段に予め停止位置に対応するパルス数にさらに余分な動作パルス数を設定しておく手段と、を有し、モータ制御回路自体でバックラッシュによる誤動作を防止することを特徴とする制御システム。
【請求項８】
モータに出力すべきパルスの発生を制御するパルス発生制御手段と、
上記パルス発生制御手段により、位相が異なるパルスの組合せ、基本パルスと正逆信号の組合せ、正、負のパルスの組合せのいずれかを制御する手段と、
を更に有することを特徴とする請求項５乃至７のうちのいずれか一項に記載の制御システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータ制御回路、及び主制御部と当該主制御部に接続されたユニット制御部とからなる制御システムに関する。
【０００２】
【従来の技術】
従来、媒体、例えば紙葉類を搬送する媒体搬送装置には、媒体の分離、移動等のための多数のパルスモータが装備されている。
【０００３】
これらモータを制御する方法として、モータ制御パルスを主制御部のＣＰＵで発生させ、ユニット制御部にシリアル回線を通じて伝送してパルスモータに印加することがなされている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来技術のように、モータ制御パルスをＣＰＵで発生させると、当該ＣＰＵの負担が大きくなってしまう。さらに、シリアル回線上にパルスを伝送すると、そのデータ量が大きくなってしまう。
【０００５】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、第１にパルス発生回路の設定や動作指示をシリアルライン経由で行うことを可能とし、ユニット制御部側にパルス発生回路を設けることで、駆動パルスをシリアル回線で伝送する必要を無くし、第２にパルス発生回路の動作後に、実際に発生したパルス数を取得することにより、動作状態の診断を可能とし、第３にパルスレートの加減速は直線を基本とし、一部については１パルス毎にレートを設定可能とし、第４にコストを低減すると共に複雑なモータ制御を可能とする、モータ制御回路及びそれを用いた制御システムを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様では、主制御部、および当該主制御部に接続されると共にパルスモータの回路を制御するユニット制御部からなる制御システムに用いられるモータ制御回路であって、上記ユニット制御部には、基本クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、上記制御パルスを計数するパルス計数手段と、上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、上記主制御部から伝送される所定のコマンドに応じて、上記第１及び第２の保持手段の保持する値の書換え及び動作開始／停止の指示を少なくとも行う手段と、を有し、上記主制御部からのコマンドに応じて上記パルスモータの回転を制御することを特徴とするモータ制御回路が提供される。
【０００７】
第２の態様では、主制御部、および当該主制御部に接続されると共にパルスモータの回転を制御するユニット制御部からなる制御システムに用いられるモータ制御回路であって、上記ユニット制御部には、基本クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、上記制御パルスを計数するパルス計数手段と、上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、１パルス毎の周波数データを保持する速度データ保持手段と、上記速度変化手段から出力される周波数データと、上記パルス計数手段により計数したパルス数に基づいて上記周波数データ保持手段から読み出した周波数データとを切り換えて上記レートデータ変換手段に供給する切換手段と、を有することを特徴とするモータ制御回路が提供される。
【０００８】
第３の態様では、主制御部、および当該主制御部に接続されると共にパルスモータの回転を制御するユニット制御部からなる制御システムに用いられるモータ制御回路であって、上記ユニット制御部には、基本クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、上記制御パルスを計数するパルス計数手段と、上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、上記主制御部から伝送される所定のコマンドに応じて、上記第１及び第２の保持手段の保持する値の書換え及び動作開始／停止の指示を少なくとも行う手段と、上記パルス計数手段が保持する計数値を上記主制御部に送信する手段と、を有すること特徴とするモータ制御回路が提供される。
【００１０】
第５の態様では、主制御部、および当該主制御部に接続されたユニット制御部からなる制御システムであって、上記主制御部は、上記ユニット制御部の動作を制御するための所定のコマンドを保持し、当該コマンドをユニット制御部に送信するコマンド保持送信手段、を有し、上記ユニット制御部は、基本クロックを発生するクロック発生手段と、上記クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、上記制御パルスを計数するパルス計数手段と、上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、を有するモータ制御回路と、上記主制御部より伝送される所定のコマンドに応じて、上記各保持手段の保持する値の書換え及び動作開始／停止の指示を行うコマンド実行手段と、を有することを特徴とする制御システムが提供される。
【００１１】
第６の態様では、主制御部、および当該主制御部に接続されたユニット制御部からなる制御システムであって、上記主制御部は、上記ユニット制御部の動作を制御するための所定のコマンドを保持し、当該コマンドをユニット制御部に送信するコマンド保持送信手段、を有し、上記ユニット制御部は、基本クロックを発生するクロック発生手段と、上記クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、上記制御パルスを計数するパルス計数手段と、上記制御パルスの周波数データを上記パルス発生手段で用いるカウント値に変換するためのレートデータ変換手段と、上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数値とに基づいて、上記第１の保持手段に保持された周波数データの下限から上限まで、または上限から下限までの範囲で周波数データを増減させる速度変化手段と、を有するモータ制御回路と、上記主制御部より伝送される所定のコマンドに応じて、上記各保持手段の保持する値の書換え及び動作開始／停止の指示を行うコマンド実行手段と、上記所定のコマンドに応じて行われた動作結果を上記主制御部に送信する動作結果送信手段と、を有することを特徴とする制御システムが提供される。
【００１２】
第７の態様では、主制御部、および当該主制御部に接続されたユニット制御部からなる制御システムであって、上記主制御部は、上記ユニット制御部の動作を制御するための所定のコマンドを保持し、当該コマンドをユニット制御部に送信するコマンド保持送信手段、を有し、上記ユニット制御部は、基本クロックを発信するクロック発信手段と、上記クロックを所定のカウント値で分周して所望とする周波数の制御パルスを得るパルス発生手段と、上記制御パルスを計数するパルス計数手段と、周波数データを上記パルス発生カウンタ手段で用いるカウント値に変換するためのレートデータ変換手段と、上記周波数データの上限及び下限に係る情報を少なくとも保持する第１の保持手段と、上記周波数データを増減させるための加速間隔及び減速間隔に係る情報を少なくとも保持する第２の保持手段と、上記第２の保持手段に保持された加速間隔、または減速間隔のいずれかに基づいてクロックを生成し、生成した上記クロックと上記パルス計数手段の計数とに基づいて、上記第１の保持手段に保持された周波数データの上限から下限までの範囲で周波数データを増減させる速度変化手段と、を有するモータ制御回路と、上記主制御部より伝送される所定のコマンドに応じて、上記各保持手段の保持する値の書換え及び動作開始／停止の指示を行うコマンド実行手段と、上記所定のコマンドに応じて行われた動作結果を上記主制御部に送信する動作結果送信手段と、上記パルス計数手段に予め停止位置に対応するパルス数にさらに余分な動作パルス数を設定しておく手段と、を有し、モータ制御回路自体でバックラッシュによる誤動作を防止することを特徴とする制御システムが提供される。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
【００１４】
先ず、図１には、媒体、例えば紙葉類を搬送する為の制御システムの構成を示して説明する。図１に示されるように、主制御部１には、搬送部、取込部、集積部の各ユニット制御部２０がシリアル回線を介して接続されている。各ユニット制御部２０には、紙葉類の状態や位置を検知するための１つ又は複数のセンサＳが接続される共に、搬送系駆動用のモータＭが接続されている。
【００１５】
上記主制御部１と各ユニット制御部２０との間のシリアル回線接続は、図２に示されるように、６本のシリアル回線による並列接続である。
【００１６】
ここで、「ＳＤＡ」は、送信データである。データ構成は、スタートマーク、ユニット制御部接続数、共通コマンド、出力ポートデータ、コマンドデータまでの５１２ビットを１周期として繰り返す。例えば、３２ＭＨｚのクロックを使用した場合には、１２８μｓ周期で伝送が行われる。
【００１７】
一方、「ＲＤＡ」は、受信データである。当該データには、入力ポートデータとコマンドに対するレスポンスデータの２種類がある。ユニット制御部２０は、スタートマークを検出してから何番目かをカウントして自己の識別番号の時に入力ポートデータを１６個送信する。コマンドに対しては、該当ユニット制御部２０がコマンドをそのまま返送するエコーバックデータとコマンドの実行結果であるレスポンスデータを送信する。
【００１８】
次に、図３には、上記主制御部１、ユニット制御部２０の主要構成を示し説明する。図３に示されるように、主制御部１は、中央演算処理装置たるＣＰＵ２を備えている。当該ＣＰＵ２には、センサオン／オフメモリ３、レスポンスメモリ５、コマンドメモリ７、ポートＯＮ／ＯＦＦメモリ６０が接続されている。
【００１９】
上記センサオン／オフメモリ３は、シリアル−パラレル変換器４を介してシリアル回線５２に接続されている。上記レスポンスメモリ５は、シリアル−パラレル変換器６を介してシリアル回線５３に接続されている。
【００２０】
上記コマンドメモリ７は、パラレルーシリアル変換器８を介してシリアル回線５４に接続されている。上記ポートＯＮ／ＯＦＦメモリ６０は、パラレル−シリアル変換器６１を介してシリアル回線６２に接続されている。
【００２１】
また、上記主制御部１は、アドレス同期信号発生部９を備えており、当該アドレス同期信号発生部９は、シリアル回線５１に接続されている。
【００２２】
一方、ユニット制御部２０は、スイッチ２１を備えており、当該スイッチ２１には、複数のセンサＳａ，Ｓｂ，…Ｓｎが接統されている。
【００２３】
このスイッチ２１は、センサ切換タイミング生成部４０から供給されるタイミング信号に基づいて、時分割のスキャンを繰り返し、各センサの信号（以下、センサ信号と称する）を順次に選択出力する。
【００２４】
このスイッチ２１で選択される各センサ信号のレベルは、Ａ／Ｄコンバータ２２でデジタルデータに変換され、当該デジタルデータは、センサレベルデータとして、センサレベルメモリ２３に保持されると共に、比較器２４に供給されることになる。この比較器２４は、上記Ａ／Ｄコンバータ２２からの各センサレベルデータと、スライスレベルメモリ２５に予め保持されている複数のスライスレベルとを比較する。各比較結果は、比較結果メモリ２６に保持される。
【００２５】
上記スライスレベルメモリ２５は、センサ切換タイミング生成部４０から供給されるタイミング信号に基づき、スイッチ２１のスキャンと同じタイミングで、各センサに対応するスライスレベルを順次に出力する。
【００２６】
上記比較結果メモリ２６内の各比較結果は、センサスキャンとは独立した不図示のタイミング信号に応じて順次に出力され、パラレルーシリアル変換器３１でシリアル信号に変換される。このシリアル信号は、上記シリアル回線５２を介して、主制御部１側のシリアル−パラレル変換器４に伝送される。
【００２７】
上記センサレベルメモリ２３内の各センサレベルデータは、センサスキャンとは独立した不図示のタイミング信号に応じて順次に読出され、且つ後述するコマンド解析部３６からの指示に応動するセレクタ３２により選択された後、パラレルーシリアル変換器３３でシリアル信号に変換される。そして、このようにして変換されたシリアル信号は、上記シリアル回線５３を介して、主制御部１側のシリアル−パラレル変換器６に伝送される。
【００２８】
シリアル−パラレル変換器３４は、主制御部１のパラレル−シリアル変換器８からシリアル回線５４を介して伝送されるコマンドをパラレル変換する。そして、このパラレル変換されたコマンドは、コマンドメモリ３５に保持され、その保持内容はコマンド解析部３６によって解析される。
【００２９】
上記コマンド解析部３６は、コマンドメモリ３５内の所定のコマンドを解析することにより、センサレベルメモリ２３内のセンサレベルデータを主制御部１に伝送させるべく、セレクタ３２に指示を与える。
【００３０】
このセレクタ３２は、センサレベルメモリ２３から読出されるデータ、及びコマンド解析部３６から供給されるコマンド、即ちエコーバックチェック用の返送コマンドのいずれか一方を、そのコマンド解析部３６からの指令に応じて選択出力する。さらに、コマンド解析部３６は、コマンドメモリ３５内の所定のコマンドから複数のスライスレベルを解析し、それをスライスレベルメモリ２５に保持させる。また、コマンド解析部３６は、主制御部１から伝送されるコマンドを受信したときに、受信したのと同じ内容のコマンドをセレクタ３２及びパラレル−シリアル変換器３３を介して主制御部１に即時に返送する。
【００３１】
さらに、図中の同期信号受信部３０は、シリアル回線５１を介して主制御部１のアドレス同期信号発生部９に接続されており、アドレス同期信号発生部９から供給される同期信号を受信する。
【００３２】
ここで、モータ制御回路６５の動作について説明する。
【００３３】
モータ制御回路６５は、モータの初期速度、最高速度、加速レート、減速レート、動作量等のパラメータを与え、更には動作開始、動作停止等のコマンドを与えることにより制御される。ＣＰＵ２は、モータ制御回路６に送信すべきパラメータやコマンドをコマンドメモリ７に書き込む。
【００３４】
パラレル−シリアル変換器８は、コマンドメモリ７の内容をシリアル化して、シリアル回線５４を介してシリアル−パラレル変換器３４に伝送する。このシリアル−パラレル変換器３４でパラレル化されたパラメータやコマンドは、コマンドメモリ３５に書き込まれ、その内容はコマンド解析部３６がセンサ回路制御コマンド（センサレベルリード、スライスレベル設定コマンド）と同様に解析して、パラメータ及びコマンドがモータ制御回路６５に送られるものである場合には、これらをモータ制御回路６５に送信する。
【００３５】
モータ制御回路６５は、こうして送られてきたパラメータ及びコマンドに従った動作を行う。また、パラメータ及びコマンドが動作結果の返信を必要とするものである場合には、動作結果をセレクタ３２に送信する。
【００３６】
コマンド解析部３６は、同時にセレクタ３２を制御して、モータ制御回路６５からの動作結果をパラレル−シリアル変換器３３に送り、結果としてレスポンスメモリ５に動作結果が保存されて、ＣＰＵ２による読み取りが可能となる。
【００３７】
総括すれば、センサを制御する場合に使用する経路を共用して、主制御部１よりユニット制御部２０側にモータ制御回路６５を制御するためのコマンド等をシリアル通信で送信することができ、また、モータ制御回路６５からのレスポンスを同様の経路を介して、シリアル通信で返信することができる。
【００３８】
次に、出力ポート回路６４の動作について説明する。
【００３９】
ＣＰＵ２は、ポートＯＮ／ＯＦＦメモリ６０のＯＮ、又はＯＦＦしたい出力ポートに対応するアドレスに、ＯＮする場合は「１」、ＯＦＦする場合は「０」を書き込む。パラレル−シリアル変換器６１は、ポートＯＮ／ＯＦＦメモリ６０の内容をシリアル化し、シリアル回線６２を介してシリアル−パラレル変換器６３に伝送する。当該シリアル−パラレル変換器６３でパラレル化された、出力ポートＯＮ／ＯＦＦ情報は、出力ポート回路６４によって読み取られ、当該出力ポート回路６４は、出力ポートＯＮ／ＯＦＦ情報に従って、所定のポートの出力を設定する。そして、上述したモータ制御回路６５の場合と同様に、動作結果が必要な場合は当該動作結果をレスポンスメモリ５に送信する。
【００４０】
ここで、図４には上記モータ制御回路６５の内部構成を示し説明する。
【００４１】
同図に示されるように、最低レートレジスタ１０４、最高レートレジスタ１０５の出力は、セレクタ１０１，１０６の入力に接続されており、当該セレクタ１０１の出力は比較器１０２の入力に、当該セレクタ１０６の出力は速度データカウンタ１０７の入力に、それぞれ接続されている。上記セレクタ１０１にはカウントモード制御部１１８の出力信号が入力可能となっており、上記セレクタ１０６には再ロードコマンドが入力可能となっている。そして、上記比較器１０２からはイネーブル信号が速度データカウンタ１０７に入力可能となっており、これら両出力はセレクタ１０８の入力に接続されている。
【００４２】
スタートコマンドの入力を受けるStartレジスタ１１２の出力は、ＯＲ回路１１１、速度データカウンタ１０７、加減速クロックカウンタ１１３の入力に接続されており、このＯＲ回路１１１と加減速クロックカウンタ１１３の出力は、速度データカウンタ１０７の入力に接続されている。また、加速間隔レジスタ１２２、減速間隔レジスタ１２３の出力は、セレクタ１２４を介して、上記加減速クロックカウンタ１１３の入力に接続されている。
【００４３】
すなわち、上記加減速クロックカウンタ１１３は、Startレジスタ１１２の出力に基づいて計数を開始し、上記セレクタ１２４により選択された加速間隔、或いは減速間隔に基づいて、加減速基本クロックをカウントしつつ、所定の出力をなす構成となっている。
【００４４】
上記セレクタ１０８の出力は、レートデータ変換ＲＯＭ１０３の入力に接続されており、更にこのレートデータ変換ＲＯＭ１０３の出力は除算器１０９の入力に接続されている。そして、この除算器１０９の出力は、パルス発生カウンタ１１０の入力に接続されている。このパルス発生カウンタ１１０は、後述するモータ動作クロックを出力する。
【００４５】
このクロックは、パルス計数カウンタ１２６，１１９，１２０，１２１にも入力される構成となっている。
【００４６】
このような構成において、外部に出力されるとともに、ステッピングモータＭａやサーボモータＭｎの動作クロックとして用いられるパルスは、パルス発生カウンタ１１０によって生成される。このパルス発生カウンタ１１０には、クロック（例えば５００ｋＨｚ）が供給されており、除算器１０９から供給されるカウント値で当該クロックを分周することで、所望とする周波数のパルスを得ている。
【００４７】
更に、上記パルス発生カウンタ１１０は、出力パルスの立ち上がりに同期してカウント値をロードし直すことで、１パルス毎にカウント値の更新を行っている（以下、これをカウンタロードと称する）。
【００４８】
以下、上記カウント値の生成方法を詳述する。
【００４９】
カウント値は、「所望とするクロック周波数＝基本クロック周波数／カウント値」の関係で導かれる。ゆえに、パルス発生カウンタ１１０には、「基本クロック周波数／所望とするクロック周波数」によって得たカウント値をロードする必要がある。本発明では、レートデータ変換ＲＯＭ１０３によって、図６に示されるように、所望とするクロック周波数データの値をアドレスとして、カウント値を得られるようになっている。即ち、例えば、アドレス０の場合には無効、アドレス１の場合にはデータ５００００（カウント値５０００００／１０）の如く対応するカウント値を得ることができるようになっている。
【００５０】
上記カウント値のビット数が少ないと、除算による桁落ちによって出力のクロック周波数が正確に得られない。そこで、周波数データが１バイトであるのに対して、カウント値に係るデータは２バイトとしている。尚、ここでは、周波数データは実際の周波数の１／１０を設定することとしている。
【００５１】
次に、実施の形態において、上記レートデータ変換ＲＯＭ１０３に供給する所望とする周波数データの生成方法について詳述する。
【００５２】
この実施の形態に係るモータ制御回路では、２種類の周波数データ作成用の回路を有している。即ち、その１つは「直線加減速データ作成用回路」であり、他方は「自由曲線加減速データ作成用回路」である。
【００５３】
ここで、図５（ａ）は直線加減速の制御例を示しており、図５（ｂ）は自由曲線加減速の制御例を示している。尚、これらの図において、縦軸はパルスレート、横軸は時間をそれぞれ示している。
【００５４】
図５（ａ）において、Ｆminの値は、最低レートレジスタ１０４にストアされている。これを開始点とし、加速間隔レジスタ１２２に保持されている間隔で加速が開始され、Ｆmaxに到達すると加速を停止する。このＦmaxの値は、最高レートレジスタ１０５に保持されている。そして、パルス数Ｎ１にカウント値が到達すると、減速を開始する。この減速間隔は減速間隔レジスタ１２３に保持されている。そして、Ｆminに到達すると、減速を停止して等速走行し、パルス数Ｎ２にカウント値が到達すると、動作を終了する。それに先立ち、通常はセンサがＯＮされるので上記カウント値Ｎ２に到達する前に動作は終了される。
【００５５】
図５（ｂ）においては、図５（ａ）に比して、ＦminからＦmaxの値に到達するまで、自由曲線加減速を行っている。その他の動作は、上記直線加減速となっている。これらの制御については、後述する。
【００５６】
以下、上記直線加減速データ作成用回路の動作をより詳細に説明する。
【００５７】
この直線加減速データ作成回路の機能は、速度データカウンタ１０７、Startレジスタ１１２、最低レートレジスタ１０４、最高レートレジスタ１０５、セレクタ１０６、加速間隔レジスタ１２２、減速間隔レジスタ１２３、セレクタ１２４、加減速クロックカウンタ１１３等により実現される。
【００５８】
速度データカウンタ１０７は周波数データを発生する。
【００５９】
即ち、スタートコマンドがStartレジスタ１１２に入力されると、Startレジスタ１１２がＯＮされる。すると、速度データカウンタ１０７には、上記Startレジスタ１１２のＯＮに同期して最低レートレジスタ１０４の値（Ｆmin）がセレクタ１０６を介してロードされると共に、ＣＬＥＡＲが解除され、所定のカウントが開始されることになる。従って、カウントアップ前の周波数データは、最低レートレジスタ１０４からのロード値（Ｆmin）となる。
【００６０】
加減速クロックカウンタ１１３は、加速間隔レジスタ１２２からのカウント値をセレクタ１２４を介してロードし、加減速基本クロックをロードしたカウント値の分だけ計数することで、加速間隔を定義付ける所定のクロックを生成し、速度データカウンタ１０７に出力する。従って、速度データカウンタ１０７は、加減速クロックカウンタ１１３からのクロックに基づいてカウントアップし、所定の加速間隔でパルスレートを変化させることになる。こうして、ロード値Ｆmaxに到達すると、加速を停止することになる。
【００６１】
減速時に、速度データカウンタ１０７には、セレクタ１０６を介して、最高レートレジスタ１０５のカウント値（Ｆmax）がロードされる。従って、カウントアップによる周波数データの最大値は、最高レートレジスタ１０５からのロード値（Ｆmax）となる。加減速クロックカウンタ１１３は、減速間隔レジスタ１２３からのカウント値をセレクタ１２４を介してロードし、加減速基本クロックをロードしたカウント値の分だけ計数することで、減速間隔を定義付ける所定のクロックを生成し、速度データカウンタ１０７に出力する。従って、速度データカウンタ１０７は、この加減速クロックカウンタ１１３からのクロックによりカウントダウンし、所定の減速間隔でパルスレートを変化させることになる。こうして、再びロード値Ｆminに到達すると、減速を停止する。
【００６２】
次に、上記自由曲線加速回路の動作を説明する。
【００６３】
この自由曲線加速回路の機能は、主にパルス数レジスタ１１４乃至１１７、パルス計数カウンタ１２６，１１９，１２０，１１２、カウントモード制御部１１８等により実現される。以下、詳述する。
【００６４】
先ず、図７はレートデータＲＡＭ１２５の記憶内容を示す図である。
【００６５】
このレートデータＲＡＭ１２５には、１パルス毎に周波数データを設定する事が可能となっている。即ち、例えば、アドレス（パルス数）０の場合には、データ（周波数）Ｆ０、アドレス（パルス数）１の場合には、データ（周波数）Ｆ１の如くである。このように、周波数データは、主制御部１側からのコマンドに従って書込まれる。上記アドレスの更新には、パルス計数カウンタ１２６，１１９のカウンタ値が用いられ、パルス計数カウンタ１２６，１１９が出力パルスをカウントするのに従って、出力する周波数データが変化する。
【００６６】
ここで、パルス計数カウンタの動作を説明する。
【００６７】
パルス数計数カウンタ１２６，１１９，１２０，１２１は、Startレジスタ１１２がＯＮすると、パルス数レジスタ１１４，１１５，１１６，１１７に設定された値を各々ロードし、更にカウントモード制御部１１８からイネーブルされるとダウンカウントを行う。尚、ここでは、ダウンカウント方式を採用しているが、これに限定されないことは勿論である。
【００６８】
上記カウントモード制御部１１８は、主制御部１より書込まれたカウントモードを保持しており、各モードに応じた動作を行う。
【００６９】
自由曲線有効モードでは、カウンタは、パルス計数カウンタ１２０→１２６→１２１→１１９の順で行われる。
【００７０】
すなわち、各カウンタのカウント値が０になるとキャリー信号がカウントモード制御部１１８に送られ、当該カウントモード制御部１１８よりイネーブル信号を受けた次のカウンタによるカウント動作が行われる。
【００７１】
パルス計数カウンタ１２０，１２１のカウント中は、カウントモード制御部１１８は、セレクタ１０８によりレートデータＲＡＭ１２５を選択し、自由曲線動作を行い、カウンタ１２６，１１９のカウント中は、速度データカウンタ１０７を選択して、直線加減速動作を行う。
【００７２】
パルス計数カウンタ１２６が選択されている状態では、カウントモード制御部１１８は、セレクタ１０１により比較器１０２に入力される値を最高レートにすると共に、当該カウンタのアップカウントを指示する。
【００７３】
逆に、パルス計数カウンタ１１９が選択されている状態では、カウントモード制御部１１８は、セレクタ１０１により比較器１０２に入力される値を最低レートにすると共に、当該カウンタのダウンカウントを指示する。
【００７４】
直線加減速動作モードでは、パルス計数カウンタ１２６からパルス計数カウンタ１１９の順で選択されることになる。
【００７５】
いずれのモードのいかなる状態下においても、上記カウントモード制御部１１８が、主制御部１より停止コマンドを受信すると、無条件にパルス計数カウンタ１１９の選択状態となり、パルス数レジスタ１１５に設定されたパルス数を再ロードしてカウントを行った後に、Startレジスタ１１２をＯＦＦし、パルスを停止することになる。
【００７６】
ここで、ＣＰＵ２が位置検知センサによりモータ停止制御を行う場合には、バックラッシュによる誤動作の防止等のために、位置検知から一定量余分に動作させることが一般的であるとされている。
【００７７】
かかる点に鑑みて、本発明では、上記機能を用いてパルス計数カウンタ１１９に予め余分な動作パルス数を設定しておくことで、ＣＰＵ２を介することなく実行可能としている。パルス数レジスタ１１４乃至１１７の値は、ＣＰＵ２によって随時書き込み可能であるので、複雑な動作も実現される。
【００７８】
ＯＲ回路１１１がパルスレートの再ロードコマンドを受信した場合は、速度データカウンタ１０７に、当該再ロードコマンドのモードに応じて、最低レートレジスタ１０４又は最高レートレジスタ１０５の値がロードされる。
【００７９】
これにより、パルス発生動作中でも、最低レート、最高レートを変更可能とし、複雑な速度パターンでの動作を可能としている。
【００８０】
各パルス計数カウンタ１２６，１１９，１２０，１２１は、パルス数取得コマンドに従って、セレクタ３２に保持されているカウント値を送出する。ＣＰＵ２は、各カウンタに設定された動作パルス数から保持パルス数を減算することで、実際に動作したパルス数を認識することができる。
【００８１】
カウントモード制御部１１８は、ＣＰＵ２からステータス取得コマンドを受信すると、動作中、加速中等のステータスをレスポンスとして送信する。
【００８２】
図８は、複数のモータ制御回路２０１乃至２０３で、レートデータ変換ＲＯＭ１０３を共有する構成を示す図である。
【００８３】
かかる構成では、図９のタイミングチャートに示されるように、基本となるクロック（５００ｋＨｚ）を各モータ制御回路２０１乃至２０３間でずらすことで、レートデータ変換ＲＯＭ１０３に対するアクセスタイミングがずれるため、１個のレートデータ変換ＲＯＭ１０３から複数のモータ制御回路２０１乃至２０３がカウント値を読込むことが可能となる。
【００８４】
次に、本発明を用いたパルスモータの速度制御について詳述する。
【００８５】
図１０は、本発明を用いてパルスモータの速度制御を行う場合の構成を示す図である。尚、以下、図４と同一構成については、同一符号を付して詳細な説明を省略し、特徴となる部分を中心に説明を進めることにする。
【００８６】
図１０において、パルス発生カウンタ１１０から出力されるモータ動作クロックは、パルス発生制御部３００に入力されることになる。
【００８７】
パルス発生制御部３００は、詳細には図１１に示される構成となっている。
【００８８】
即ち、同図に示されるように、パルス発生カウンタ１１０からのモータ動作クロックと正逆レジスタ３０１からの正逆信号とを２相発生回路３０３が受け、所定の駆動信号を出力することになる。このとき、出力モードレジスタ３０２からの制御信号によりＳＷ１，ＳＷ２が駆動制御され、所望とする駆動信号が選択的に出力されることになる。
【００８９】
一般に、パルスモータを駆動する場合、図１２に示されるような制御パルスを用いることが知られている。
【００９０】
即ち、図１２（ａ）は位相が９０度ずれた制御パルスを用いる場合、図１２（ｂ）は基本クロックと正逆信号の組合せを用いる場合、図１２（ｃ）は正の制御パルスと負の制御パルスを用いる場合である。
【００９１】
上記構成によれば、これらのうち、図１２（ｂ）に示されるような態様を実現することができることになる。
【００９２】
尚、本発明では、パルスモータの駆動範囲は１０ｐｐｓから２５５０ｐｐｓ（１０ｐｐｓ単位）としているが、４倍と４０倍モードも設定することができる（４０ｐｐｓと４００ｐｐｓ）。
【００９３】
以上、本発明の実施の形態について説明したが、請求項記載のパルス発生カウンタ手段は、図４のパルス発生カウンタ１１０に相当する。パルス計数カウンタ手段は、パルス計数カウンタ１２６，１１９乃至１２１に相当する。レートデータ変換手段は、レートデータ変換ＲＯＭ１０３に相当する。第１の保持手段は最低レートレジスタ１０４，最高レートレジスタ１０５に相当する。第２の保持手段は、加速間隔レジスタ１２２，減速間隔レジスタ１２３に相当する。速度変化手段は、速度データカウンタ１０７に相当する。速度データ保持手段はレートデータＲＡＭ１２５に相当する。切換手段はセレクタ１０８に相当する。コマンド保持送信手段は、図１のコマンドメモリ７，パラレル−シリアル変換器８等に相当する。コマンド実行手段は、コマンド解析部３６等に相当する。
【００９４】
以上説明したように、本発明によれば、以下の効果が奏される。
【００９５】
即ち、ユニット制御部２０側にパルス発生回路を設けているので、駆動パルスをシリアル回線で伝送する必要が無い。
【００９６】
さらに、パルス発生回路の動作後に、実際に発生したパルス数を取得することが可能となる。さらに、動作状態の診断が可能となっている。
【００９７】
そして、パルスレートの加減速は直線を基本とし、一部については１パルス毎にレートを設定することを可能としている。
【００９８】
さらに、自由曲線加減速と、直線加減速を組み合わせることにより、コストの増加を抑えながら複雑なモータ制御を行う事を可能としている。
【００９９】
そして、ＣＰＵ側とセンサ側に監視装置を分割し、ＣＰＵ側とセンサ側間は多重化してセンサ情報を伝送することにより、ワイヤーを削減している。
【０１００】
また、センサ側ではセンサのアナログレベルを入力することで、ＣＰＵはセンサのアナログレベルを必要時に認識することが可能である。
【０１０１】
さらに、アナログレベルを知ることにより、センサ素子のばらつき、経時変化等に対応することが可能となっている。
【０１０２】
また、センサ側でアナログレベルをスライスレベルと比較して、０Ｎ／０ＦＦ結果のみ伝送することで、伝送量を削減している。
【０１０３】
センサ情報及びセンサ回路制御情報の伝送とアクチュエータ制御情報の伝送でシリアル回線を共有することで、シリアル回線を削減することができる。
【０１０４】
そして、ユニット制御部側のハードウェアでモータの制御を行うことができる。
【０１０５】
【発明の効果】
本発明によれば、パルス発生回路の設定、動作指示をシリアルライン経由で行うことを可能とし、ユニット制御部側にパルス発生回路を設けることで、駆動パルスをシリアル回線で伝送する必要を無くし、パルス発生回路の動作後に、実際に発生したパルス数を取得可能とし、動作状態の診断を可能とし、パルスレートの加減速は直線を基本とし、一部については１パルス毎にレートを設定可能としてコストを低減すると共に複雑なモータ制御を可能とするモータ制御回路を提供することができる。
【図面の簡単な説明】
【図１】媒体、例えば紙葉類を搬送する媒体搬送制御システムの構成を示す図である。
【図２】主制御部１と各ユニット制御部２０との間のシリアル回線接続の様子を示す図である。
【図３】主制御部１、ユニット制御部２０の主要構成を示す図である。
【図４】モータ制御回路６５の内部構成を示す図である。
【図５】（ａ）は直線加減速の制御例を示す図であり、図５（ｂ）は自由曲線加減速の制御例を示す図である。
【図６】レートデータＲＡＭ１２５の記憶内容を示す図である。
【図７】レートデータ変換ＲＯＭの記憶内容を示す図である。
【図８】複数のモータ制御回路２０１乃至２０３で、レートデータ変換ＲＯＭ１０３を共有する構成を示す図である。
【図９】図８の構成による動作を示すタイミングチャートである。
【図１０】本発明を用いてパルスモータの速度制御を行う場合の構成を示す図である。
【図１１】パルス発生制御部３００の構成を具現化して示した図である。
【図１２】パルスモータの制御方式を説明するための図である。
【符号の説明】
１  主制御部
２  ＣＰＵ
２０  ユニット制御部
６５  モータ制御回路
１０１  セレクタ
１０２  比較器
１０３  レートデータ変換ＲＯＭ
１０４  最低レートレジスタ
１０５  最高レートレジスタ
１０６  セレクタ
１０７  速度データカウンタ
１０８  セレクタ
１０９  除算器
１１０  パルス発生カウンタ
１１１  ＯＲ回路
１１２  Ｓｔａｒｔレジスタ
１１３  加減速クロックカウンタ
１１４  パルス数レジスタ
１１５  パルス数レジスタ
１１６  パルス数レジスタ
１１７  パルス数レジスタ
１１８  カウントモード制御部
１１９  パルス計数カウンタ
１２０  パルス計数カウンタ
１２１  パルス計数カウンタ
１２２  加速間隔レジスタ
１２３  減速間隔レジスタ
１２４  セレクタ
１２５  レートデータＲＡＭ
１２６  パルス計数カウンタ
【図１】
0004226762.tif 000002
【図２】
0004226762.tif 000003
【図３】
0004226762.tif 000004
【図４】
0004226762.tif 000005
【図５】
0004226762.tif 000006
【図６】
0004226762.tif 000007
【図７】
0004226762.tif 000008
【図８】
0004226762.tif 000009
【図９】
0004226762.tif 000010
【図１０】
0004226762.tif 000011
【図１１】
0004226762.tif 000012
【図１２】
0004226762.tif 000013