【手続補正書】
【提出日】平成25年11月6日(2013.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極と、第１絶縁体と、バンドギャップが２ｅＶ以上の第１半導体と、第２絶縁体と、第２半導体と、がこの順で積層されており、
前記電極は前記第１絶縁体に接し、
前記第１半導体は前記積層された方向において前記第１絶縁体と前記第２絶縁体とに挟まれ、
前記第２半導体は前記第２絶縁体に接しており、
更に、前記第１半導体に接する１つ以上の電極と、前記第２半導体に接する２つ以上の電極と、を少なくとも備えることを特徴とする半導体デバイス。
【請求項２】
前記第２半導体のチャネル領域の抵抗値が、前記第１絶縁体に接する電極である第１電極と前記第１半導体に接する電極である第２電極との間に電圧を印加することにより変化することを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記第１半導体が金属酸化物半導体であることを特徴とする請求項１または２に記載の半導体デバイス。
【請求項４】
前記第１半導体が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｒｈ、Ｃｕ、Ｓｒ、Ｎｉ、Ｌａ、Ａｌのうち、少なくとも１つの元素を含むことを特徴とする請求項３に記載の半導体デバイス。
【請求項５】
前記第１半導体が、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｏ、Ｚｎ−Ｏ、Ｇａ−Ｏ、Ｓｎ−Ｏの群から少なくとも１種選択されたｎ型半導体、または、Ｚｎ−Ｒｈ−Ｏ、Ｃｕ−Ｏ、Ｓｒ−Ｃｕ−Ｏ、Ｎｉ−Ｏ、Ｌａ−Ｃｕ−Ｏ−（Ｓ、Ｓｅ、Ｔｅ）、Ｃｕ−Ａｌ−Ｏ、Ｓｎ−Ｏの群から少なくとも１種選択されたｐ型半導体であることを特徴とする請求項４に記載の半導体デバイス。
【請求項６】
前記第１半導体が、アモルファスであることを特徴とする請求項４または５に記載の半導体デバイス。
【請求項７】
前記第２半導体が、前記第１半導体と同一材料から構成されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体デバイス。
【請求項８】
電極と、第１絶縁体と、バンドギャップが２ｅＶ以上の第１半導体と、第２絶縁体と、第２半導体と、がこの順で積層されており、
前記電極は前記第１絶縁体に接し、
前記第１半導体は前記積層された方向において前記第１絶縁体と前記第２絶縁体とに挟まれ、
前記第２半導体は前記第２絶縁体に接しており、
更に、前記第１半導体に接する１つ以上の電極と、前記第２半導体に接する２つ以上の電極と、を少なくとも備える半導体デバイスの駆動方法であって、
前記第１絶縁体に接する電極である第１電極と前記第１半導体に接する電極である第２電極との間に電圧を印加することにより、前記第２半導体のチャネル領域の抵抗値を変化させることを特徴とする半導体デバイスの駆動方法。
【請求項９】
前記第１半導体がｎ型半導体である場合、前記第１電極に印加される電圧の範囲における最低値を、前記第２電極に印加される電圧の範囲における最低値以下にすることを特徴とする請求項８に記載の半導体デバイスの駆動方法。
【請求項１０】
前記第２電極に印加される電圧の最低値を、前記第２半導体に接する複数の電極に印加される電圧の中の最低値以下にすることを特徴とする請求項９に記載の半導体デバイスの駆動方法。
【請求項１１】
前記第１半導体がｐ型半導体である場合、前記第１電極に印加される電圧の範囲における最高値を、前記第２電極に印加される電圧の範囲における最高値以上にすることを特徴とする請求項８に記載の半導体デバイスの駆動方法。
【請求項１２】
前記第２電極に印加される電圧の最高値を、前記第２半導体に接する複数の電極に印加される電圧の中の最高値以上にすることを特徴とする請求項１１に記載の半導体デバイスの駆動方法。
【請求項１３】
前記第１半導体がｎ型半導体である場合、前記第２電極に印加される電圧の最低値を、前記第２半導体に接する複数の電極に印加される電圧の中の最高値以上にすることを特徴とする請求項８に記載の半導体デバイスの駆動方法。
【請求項１４】
前記第１半導体がｐ型半導体である場合、前記第２電極に印加される電圧の最高値を、前記第２半導体に接する複数の電極に印加される電圧の中の最低値以下にすることを特徴とする請求項８に記載の半導体デバイスの駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記課題を解決するために、本発明は、電極と、第１絶縁体と、バンドギャップが２ｅＶ以上の第１半導体と、第２絶縁体と、第２半導体と、がこの順で積層されており、前記第１電極は前記第１絶縁体に接し、前記第１半導体は前記積層された方向において前記第１絶縁体と前記第２絶縁体とに挟まれ、前記第２半導体は前記第２絶縁体に接しており、更に、前記第１半導体に接する１つ以上の電極と、前記第２半導体に接する２つ以上の電極と、を少なくとも備えることを特徴とする半導体デバイスを提供するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、本発明は、電極と、第１絶縁体と、バンドギャップが２ｅＶ以上の第１半導体と、第２絶縁体と、第２半導体と、がこの順で積層されており、前記電極は前記第１絶縁体に接し、前記第１半導体は前記積層された方向において前記第１絶縁体と前記第２絶縁体とに挟まれ、前記第２半導体は前記第２絶縁体に接しており、更に、前記第１半導体に接する１つ以上の電極と、前記第２半導体に接する２つ以上の電極と、を少なくとも備える半導体デバイスの駆動方法であって、前記第１絶縁体に接する電極である第１電極と前記第１半導体に接する電極である第２電極との間に電圧を印加することにより、前記第２半導体のチャネル領域の抵抗値を変化させることを特徴とする半導体デバイスの駆動方法を提供するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
第１半導体を完全空乏化するためには、第１電極に印加する電圧Ｖ１と、第１半導体に接続する電極の電圧Ｖ２が次の関係を満たす必要がある。
−（Ｖ１−Ｖ２−ＶＦＢ）≧（ｑ・ＮＤ１／（２・εｓ１））・（ｔｓ１2＋２・ｔｓ１・εｓ１／Ｃ１）  式（１）
ｑは電気素量、ＶＦＢは第１電極−第１絶縁体−第１半導体構造におけるフラットバンド電圧である。ＮＤ１、ｔｓ１、εｓ１はそれぞれ第１半導体のドナー密度（又は電界が印加されていない場合のキャリア密度）、厚さ、誘電率である。Ｃ１は第１絶縁体の単位面積当たりの容量である。式（１）より、ＶＦＢ＝０Ｖの場合、第１半導体に接続する電極に印加した最低電圧に対し、第１電極に印加する電圧が同じか又はより低い場合に第１半導体を完全空乏化することができる。完全空乏化を実現する第１電極の電圧Ｖ１を高くするためには、ＮＤ１、ｔｓ１を小さく、εｓ１、Ｃ１を大きくすれば良い。ＶＦＢを０Ｖ、第１半導体の比誘電率を１０、Ｃ１を３．５×１０-8（Ｆ／ｃｍ2）（１００（ｎｍ）厚のＳｉＯ2相当）、ＮＤ１を１０18（ｃｍ-3）とすると、−（Ｖ１−Ｖ２）＝１（Ｖ）で完全空乏化するためにはｔｓが２（ｎｍ）以下となる。従って、ドナー密度は１０18（ｃｍ-3）以下が好ましい。但し、ドナー密度が１０18（ｃｍ-3）以上であっても、第１絶縁体として高誘電率絶縁体を用いれば、完全空乏化する電圧を高くすることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
第１半導体の材料としては、ａ−ＩＧＺＯを含むワイドギャップ金属酸化物半導体が好適である。ｎ型半導体としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ（ＩＴＯ）、Ｉｎ−Ｏ、Ｚｎ−Ｏ、Ｇａ−Ｏ、Ｓｎ−Ｏ（ＳｎＯ2）等を用いることができる。これらはＥｇが大きく、ホールの移動度も低い。ホールの移動度が低いと、注入による反転層の形成を抑制することができるためより好ましい。ｐ型半導体としては、Ｚｎ−Ｒｈ−Ｏ、Ｃｕ−Ｏ、Ｓｒ−Ｃｕ−Ｏ、Ｎｉ−Ｏ、Ｌａ−Ｃｕ−Ｏ−（Ｓ、Ｓｅ、Ｔｅ）、Ｃｕ−Ａｌ−Ｏ、Ｓｎ−Ｏ（ＳｎＯ）等を用いることができる。酸化物以外のワイドギャップ半導体も用いることができ、この場合の例としては、Ｚｎ−Ｓｅ、Ｚｎ−Ｓ、Ｃｄ−Ｔｅ、Ｇａ−Ｎ、Ｓｉ−Ｃ、Ｃ（ダイヤモンド）等が挙げられる。これらの半導体は結晶、多結晶、微結晶、アモルファスいずれの構造であっても良い。