(57)【特許請求の範囲】
【請求項１】
出力信号（ＵS）をアンチエイリアシングフィルタ（２）とこれに続くサンプリング素子（３）とによる信号処理にかけ、所定のサンプリング期間（Ｔ）を有するサンプリング信号（ＵA）を獲得する
アナログの出力信号（ＵS）を時間離散的にサンプリングする際に発生する位相遅延を補償する方法において、
サンプリング素子（３）に起因するサンプリング信号の位相遅延を先行のサンプリング期間のサンプリング信号を考慮することにより補償して信号（ＵF,K）を獲得するステップと、
続いてアンチエイリアシングフィルタ（２）に起因するサンプリング信号の位相遅延をアンチエイリアシングフィルタのフィルタ時定数（ＴF）、サンプリング素子のサンプリング期間（３）、および先行のサンプリング期間のサンプリング信号を考慮することにより補償して信号（ＵS,K）を獲得するステップとを有する、
ことを特徴とする位相遅延を補償する方法。
【請求項２】
サンプリング信号（ＵA）が更に位相遅延を有する場合、例えばサンプリング信号の更なる処理の際に発生する無駄時間（ＴT）によって位相遅延が生じる場合に、無駄時間により遅延されたサンプリング信号（ＵT）が発生し、無駄時間に起因するサンプリング信号（ＵT）の位相遅延の補償を無駄時間（ＴT）、サンプリング素子のサンプリング期間、および先行のサンプリング期間のサンプリング信号を考慮して行い、無駄時間の補償されたサンプリング信号（ＵA,K）を獲得し、無駄時間の補償されたサンプリング信号（ＵA,Kを更なる位相補償のために請求項１に記載された位相シフトの補償プロセスにかける、請求項１記載の方法。
【請求項３】
サンプリング素子（３）に起因する位相遅延を
φA＝−ω・１／２・ＴA＝−２・π・ｆ・ＴA／２＝−π・ｆ・ＴA
で表し、ここでｆは信号周波数であり、ＴAはサンプリング素子のサンプリング期間であり、該位相遅延を線形補間を用いて
ｙk,2＝ｘk＋１／２・（ｘk−ｘk-1）
のかたちの補正値により補正し、ここでｘk-1，ｘkは連続するサンプリング期間ＴT,k-1，ＴT,kのサンプリング信号である、請求項１または２記載の方法。
【請求項４】
アンチエイリアシングフィルタ（２）に起因する位相遅延をφF＝−ａｒｃｔａｎ（２・π・ｆ・ＴF）
で表し、ここでＴFはアンチエイリアシングフィルタのフィルタ時定数であり、該位相遅延を
ｙk,3＝ｘk＋ＴF／ＴA・（ｘk−ｘk-1）
のかたちの補正値により補正する、請求項１から３までのいずれか１項記載の方法。
【請求項５】
無駄時間（ＴT）に起因する位相遅延を
φV＝−ａｒｃｔａｎ（２πｆＴF）−πｆＴA−２πｆＴT
で表し、該位相遅延を
ｙk,1＝ｘk（１＋ＴT／ＴA）−ｘk-1・ＴT／ＴA
のかたちの補正値により補正する、請求項２から４までのいずれか１項記載の方法。
【請求項６】
個々の位相遅延の補償を連続的に行い、全体でサンプリング信号（ＵA，ＵT）をサンプリング期間中に補正するために先行する２個または３個のサンプリング期間のサンプリング信号を考慮する、請求項１から５までのいずれか１項記載の方法。
【請求項７】
個々の位相遅延の補償を該位相遅延の発生とは逆のシーケンスで行う、請求項１から６までのいずれか１項記載の方法。
【請求項８】
出力信号（ＵS）がアンチエイリアシングフィルタ（２）による信号処理にかけられて信号（ＵF）が獲得され、続いてサンプリング素子（３）による信号処理にかけられてサンプリング信号（ＵA）が獲得される、
アナログの出力信号（ＵS）を時間離散的にサンプリングする際に発生する位相遅延を補償する装置において、
サンプリング素子（３）に起因するサンプリング信号の位相遅延を先行のサンプリング期間のサンプリング信号を考慮することにより補償する手段（１１０；１９１〜１９４，３０，ｚ-1）と、
続いてアンチエイリアシングフィルタ（２）に起因するサンプリング信号の位相遅延をアンチエイリアシングフィルタのフィルタ時定数（ＴF）、サンプリング素子のサンプリング期間（３）、および先行のサンプリング期間のサンプリング信号を考慮することにより補償する手段（１２０；１９１〜１９４，３０，ｚ-1）とを有する、
ことを特徴とする位相遅延を補償する装置。
【請求項９】
サンプリング信号を更に処理する際の無駄時間（ＴT）に起因するサンプリング信号（ＵT）の位相遅延を補償する手段（１２０；１９１〜１９４、３０、ｚ-1）が設けられており、該手段により無駄時間（ＴT）、サンプリング期間（ＴA）、および先行のサンプリング期間のサンプリング信号を考慮して信号（ＵT）が得られ、無駄時間の補償されたサンプリング信号（ＵA,K）が獲得され、無駄時間の補償されたサンプリング信号（ＵA,K）を更なる位相補償のために請求項８に記載された位相シフトの補償手段へ供給する手段が設けられている、請求項８記載の装置。
【請求項１０】
サンプリング素子（３）またはアンチエイリアシングフィルタ（２）または更なる処理部での無駄時間（ＴT）に起因する位相遅延を補償する手段（１００、１１０、１２０）はそれぞれ所定数の並列の信号伝送チャネル（５０、５１、５２；６０、６１、６２；７０、７１、７２）を有しており、第１の信号伝送チャネル（５２；６２：７２）は変更されないサンプリング信号を加算素子（１０、１１、１２）へ伝送するために用いられ、乗算素子（９１；９３；９５）を有する第２の信号伝送チャネル（５１；６１；７１）は所定の係数で乗算されたサンプリング信号を加算素子（１０、１１、１２）へ伝送するために用いられ、遅延素子（Ｚ-1）および乗算素子（９０、９２、９４）を有する信号伝送チャネル（５０；６０；７０）は所定のサンプリング期間だけ遅延され所定の係数で乗算されたサンプリング信号を加算素子（１０、１１、１２）へ伝送するために用いられる、請求項８または９記載の装置。
【請求項１１】
サンプリング素子（３）またはアンチエイリアシングフィルタ（２）または更なる処理部での無駄時間（ＴT）に起因する位相遅延を補償する手段（１００、１１０、１２０）は連続して切り換えられ、全体で位相補償された出力信号（ＵS,K）が先行の３個のサンプリング期間の補償されていないサンプリング信号（ＵT）を考慮して形成される、請求項１０記載の装置。
【請求項１２】
直列に接続された所定数の遅延素子（ｚ-1）と、該遅延素子に接続されかつ相互に並列接続された乗算素子（１９１〜１９４）と、該乗算素子（１９１〜１９４）の出力信号を加算して位相補償を実現する加算素子（３０）とを有しており、
ＵS,K（ｋ）＝Ａ・ＵT（ｋ）＋Ｂ・ＵT（ｋ−１）＋Ｃ・ＵT（ｋ−２）＋Ｄ・ＵT（ｋ−３）
のかたちの位相補償されたサンプリング信号（ＵT）が得られ、ここでＵT＝（ｋ−ｉ，ｉ＝０，１，２，３）はｉ個のサンプリング期間だけ遅延された補償されていないサンプリング信号（ＵT）であり、Ａ，Ｂ，Ｃ，Ｄは信号サンプリング路のシステム定数である、請求項９記載の装置。
【請求項１３】
入力信号の変化がサンプリング期間中に閾値（ａｎｗｄＵＢＴｍａｘ）を上方超過した場合に位相補償を遮断する手段（４０、４１）が設けられている、請求項１２記載の装置。
【発明の詳細な説明】
【０００１】
本発明は、請求項１および８の上位概念に記載の位相遅延を補償する方法および装置に関する。
【０００２】
多数の技術分野において、アナログで存在するセンサ信号をディジタル信号へ変換する必要がある。このために使用される信号捕捉チェーンの個々の素子を介してオリジナルのアナログ信号と更に処理すべきディジタル信号との間に遅延が生じる。
【０００３】
ドイツ連邦共和国特許出願公開第１９５１４４１０号公報から、パルス量の検出装置が公知である。ここでは振動のない信号の獲得を保証するために電子フィルタが設けられている。このフィルタはアナログ回路として構成されており、微分および遅延用の少なくとも１つの第１の素子と、微分および遅延された信号を乗算する第２の素子と、フィルタリングされた信号をフィルタリングされていない信号から減算する減算段とを有する。これにより平滑化された信号が形成される。この刊行物では課題としてパルス入力信号の平滑化が挙げられているが、ディジタル信号からアナログ信号への変換を行う信号捕捉チェーンでの位相遅延によって発生する信号誤差は扱われていない。
【０００４】
本発明の課題は、アナログ出力信号の時間離散的なサンプリングの際に発生し、サンプリングされたディジタル信号に誤差を生じさせる位相遅延の補償を簡単かつできる限り僅かな回路コストで行うことである。
【０００５】
この課題は請求項１、８の特徴部分に記載の位相遅延を補償する方法および装置を構成して解決される。
【０００６】
本発明によれば、アナログの出力信号を時間離散的にサンプリングする際に発生する位相遅延の補償を簡単に実現でき、有効に使用できる。アンチエイリアシングフィルタおよびサンプリング素子を介した信号処理に基づいて発生する位相遅延は、本発明によればその発生と逆のシーケンスで再び補償される。
【０００７】
本発明の有利な実施形態は従属請求項の対象範囲である。
【０００８】
有利には、無駄時間に起因するサンプリング信号の更なる位相遅延、特にサンプリング信号の更なる処理の際に発生する無駄時間に起因してサンプリング信号の位相遅延が生じる場合、このような無駄時間によって発生するサンプリング信号の位相遅延の補償は、無駄時間とサンプリング素子のサンプリング期間とを考慮して行われ、無駄時間の補償されたサンプリング信号が得られる。ここで無駄時間の補償されたサンプリング信号に対して、請求項１記載の位相シフト補償が更なる位相補償のために行われる。これにより有効に、信号のサンプリング部と信号を更に使用する部分（例えば制御回路ないし補正機能部）との間に発生する位相遅延を補償することができる。
【０００９】
有利にはサンプリング素子に起因する位相遅延は
φA＝−ω・１／２・ＴA＝−２・π・ｆ・ＴA／２＝−π・ｆ・ＴA
のかたちで表され、ここでｆは信号周波数であり、ＴＡはサンプリング素子のサンプリング期間である。この位相遅延は、
ｙk,2＝ｘk＋１／２・（ｘk−ｘk-1）
のかたちの補正値による線形の補間を用いて補正される。ここでｘk，ｘk-1は連続するサンプリング期間ＴT,k-1，ＴT,kのサンプリング値である。こうした補正は計算上比較的僅かなコストで行われ、サンプリング素子で発生する典型的な位相遅延に対するきわめて良好な補償となる。
【００１０】
有利にはさらにアンチエイリアシングフィルタに起因する位相遅延が
φF＝−ａｒｃｔａｎ（２・π・ｆ・ＴF）
のかたちで表され、ここでＴFはアンチエイリアシングフィルタのフィルタ定数である。この位相遅延は
ｙk,3＝ｘk＋ＴF／ＴA・（ｘk−ｘk-1）
のかたちの補正値により補正される。この補正も低コストに行うことができ、充分な精度でアンチエイリアシングフィルタに起因する位相遅延が補正される。
【００１１】
本発明の有利な実施形態によれば、さらに無駄時間に起因する位相遅延は
φV＝−ａｒｃｔａｎ（２πｆＴF）−πｆＴA−２πｆＴT
のかたちで表され、ここでＴTは無駄時間である。この位相遅延は
ｙk,1＝ｘk（１＋ＴT／ＴA）＋ｘk-1・ＴT／ＴA
のかたちの補正値により補正される。具体的にはこれは無駄時間ＴT中に発生する誤差が続くサンプリングステップにおいて符号を反転した状態でサンプリング信号に加算されることを意味しており、このようにして補正が行われる。この補償も良好な補正結果を送出し、簡単に行うことができる。
【００１２】
有利には個々の位相遅延補正は連続的に行われ、全体でサンプリング信号の補正のためにサンプリング期間中に先行する２個ないし３個のサンプリング期間のサンプリング信号が考慮される。
【００１３】
この場合個々の位相遅延の補正は発生のときと逆のシーケンスで行うと有利であるので、部分的に補償された信号も使用される。
【００１４】
本発明の位相遅延を補償する装置の有利な実施形態によれば、サンプリング素子またはアンチエイリアシングフィルタまたは更なる処理部での無駄時間に起因して発生する位相遅延の補償手段はそれぞれ３つの平行な信号伝送チャネルを有している。ここでは変更されていないサンプリング信号を伝送する第１の信号伝送チャネルと、所定の係数で乗算されたサンプリング信号を伝送するための乗算素子を有する第２の信号伝送チャネルと、１サンプリング期間だけ遅延され所定の係数で乗算されたサンプリング信号を加算素子へ伝送するための遅延素子および乗算素子を有する第３の信号伝送チャネルとが使用される。この種の構造によれば、本発明の位相補償は回路技術的にも簡単かつ確実に実現可能である。
【００１５】
この場合有利にはサンプリング素子またはアンチエイリアシングフィルタまたは更なる処理部での無駄時間に起因する位相遅延を補償する手段は順次に切り換えられる。この切り換えは、全体で１つの位相補償された出力信号が先行の３つのサンプリング期間の補償されていないサンプリング信号を考慮して得られるように行われる。
【００１６】
本発明の装置の別の有利な実施形態によれば、この装置は、直列接続される３つの遅延素子と、これらの遅延素子に接続されかつ相互に並列接続された乗算素子と、乗算素子の出力信号を加算して位相補償を実現し位相補償されたサンプリング信号、すなわち
ＵS,K（ｋ）＝Ａ・ＵT（ｋ）＋Ｂ・ＵT（ｋ−１）＋Ｃ・ＵT（ｋ−２）＋Ｄ・ＵT（ｋ−３）
のかたちの信号を得るための加算素子とを有している。ここでＵT（ｋ−ｉ，ｉ＝０，１，２，３）はｉ個のサンプリング期間だけ遅延しており補償されていないサンプリング信号ＵTであり、Ａ，Ｂ，Ｃ，Ｄは信号サンプリング路のシステム定数である。これにより僅かな計算コストで本発明による位相補償を実現することができる。なぜならシステム定数Ａ，Ｂ，Ｃ，Ｄは予め定めることができ、規則的に新たに計算する必要がないからである。
【００１７】
本発明の装置の別の有利な実施形態によれば、この装置は、入力信号の変化分がサンプリング期間中に所定の閾値を上方超過する場合、本発明の位相補償を遮断する手段を有している。これにより有効に、きわめて迅速な信号の変化が補償部の入力側に存在する際に補償された信号に強い変動が発生するのを回避することができる。
【００１８】
本発明を以下に添付した図面に即して詳細に説明する。図１にはアナログのセンサ信号をサンプリングする信号捕捉チェーン回路のブロック回路図が示されている。図２にはサンプリング素子を用いたサンプリングにより生じた位相遅延が示されている。図３には更なる処理の際に無駄時間によって生じた信号遅延が示されている。図４にはサンプリング遅延を補償する本発明の方法が示されている。図５には位相補償回路全体の構造がブロック図で示されている。図６には本発明の位相補償を計算によって実行する有利な装置が示されている。図７には本発明の位相補償を計算によって実行する別の有利な装置が示されている。図８には車両の始動過程中のバッテリ電圧の特性が示されている。図９には本発明の位相補償後の図８のバッテリ電圧の特性が示されている。図１０には本発明の位相補償を行う場合と行わない場合の相応の電流特性が示されている。図１１にはアンチエイリアシングフィルタおよびサンプリング素子を有する信号区間で本発明の位相補償を行わない場合の位相特性のシミュレーションが示されている。図１２にはアンチエイリアシングフィルタとサンプリング素子とを有する信号区間で本発明の位相補償を行う場合の位相特性のシミュレーションが示されている。
【００１９】
１つの信号捕捉チェーンの個々の素子が図１に示されている。この信号捕捉チェーンはアナログのセンサ出力信号ＵSをディジタル信号ＵTへ変換する。
【００２０】
センサ１は出力信号ＵSを形成する。番号２でアンチエイリアシングフィルタが示されており、このフィルタは後続のサンプリングによる信号のエイリアシング効果の回避に用いられる。アンチエイリアシングフィルタは典型的にはローパスフィルタとして構成されている。サンプリング原理を満足させるためにはｆg＜１／２・ｆAを成り立たせなければならない。ここでｆgはローパスとして構成されたアンチエイリアシングフィルタ２の限界周波数であり、ｆAは後続のサンプリング素子３のサンプリング周波数である。最も簡単にはこのローパスフィルタはＰＴ１素子（比例無駄時間素子）であり、伝達関数
ＧTP（ｓ）＝１／（１＋ｓ・ＴF）
を有する。ここでｓは複雑な周波数変数ｓ＝σ＋ｊωであり、ＴFはフィルタ定数である。このようなローパスフィルタの位相遅延は
φF＝−ａｒｃｔａｎ（２・π・ｆ・ＴF）
である。アンチエイリアシングフィルタ２の出力信号はＵFで示されている。
【００２１】
アンチエイリアシングフィルタ２に後置接続されたサンプリング素子ないしサンプル回路３では信号値が離散的な時点ｔ＝ｋ・ＴAでサンプリングされる。ここでｋ＝０，１，２，３，．．．，であり、ＴAはサンプリング素子３のサンプリング期間である。サンプリング素子の出力信号はＵAで示されている。図２にはサンプリング原理が示されている。図からわかるように、信号ＵAの平均電圧ＵAはＵFに比べてサンプリング期間の１／２だけ遅延している。したがって位相遅延は
φA＝−ω・１／２・ＴA＝−２・π・ｆ・ＴA／２＝−π・ｆ・ＴA
となる。
【００２２】
信号ＵAは本来更なる処理のために設けられたディジタル信号である。ただしサンプリングタスクと後続のタスク、例えば制御回路タスクとの間での遅延のために、サンプリングから信号値ＵAの更なる使用までの時間遅延（サンプリング部から後続の機能部までの無駄時間）が生じる。位相遅延は
φT＝−ω／ＴT＝−２・π・ｆ・ＴT
である。これにより次に発生する無駄時間による遅延信号（動作信号）は図１ではＵTで示されている。このような位相遅延の発生する信号捕捉路の区間はシンボル４で示されている。
【００２３】
信号捕捉区間２、３、４に基づいて発生するセンサ出力信号ＵSの位相遅延はしたがって全体で
φV＝−ａｒｃｔａｎ（２πｆＴF）−πｆＴA−２πｆＴT
である。
【００２４】
【数１】
0004262411.tif 000002
【００２５】
本発明は発生する位相遅延をできる限り簡単な手段で補償することを目指している。
【００２６】
本発明によれば、フィルタリング、サンプリングおよび無駄時間に対する補償手段は発生と逆のシーケンスで信号路内に集積されている（図５を参照）。したがってまず信号の更なる処理の際に発生する無駄時間の補償が処理される。処理プロセスを信号捕捉のタスク中に移すことにより無駄時間、例えばインタラプト潜在時間を低減することができる。しかしこれは比較的大きなコストを必要とするため、本発明によれば無駄時間によって発生する位相遅延の補償を行えるようにしている。更なる処理の際の無駄時間により発生する信号遅延は図３に概略的に示されている。図３にはｘk-1、ｘkでインターバルｔ＝ｋ・ＴA中の信号値が示されている。ここからわかるように、新たな値ｘk+1には遅延量ＴT（無駄時間）が作用している。時間ＴTに対して先行の値ｘk-1が計算される。これにより発生する誤差を次のサンプリングステップで補償するために、値ｘkは成分
ｘk,kor＝（ｘk−ｘk-1）・ＴT／ＴA
により補正される。これにより補償信号に対して
ｙk＝ｘk＋ｘk,kor    ないし
ｙk1＝ｘk（１＋ＴT／ＴA）−ｘk-1・ＴT／ＴA
が得られる。
【００２７】
具体的にはこれは、無駄時間ＴT中に形成された誤差が後続のサンプリングステップ中に符号を反転した状態で加算されることを意味しており、このようにして補正が行われる。
【００２８】
サンプリングにより発生する位相遅延およびその補正は図４に示されている。この図からわかるように、サンプリングによりアンチエイリアシングフィルタ２の出力信号ＵFは平均して時間ＴA／２だけ遅延する。補償の目的は時点ｔで時点ｔ＋ＴA／２の値を予め計算することである。これは有利には
ｓ（ｔ＋ＴA／２）≒ｓ（ｔ）＋１／２・［ｓ（ｔ）−ｓ（ｔ−ＴA）］
のかたちの線形補間により行われる。
【００２９】
補正されたサンプリング値として本発明の補償により次の値が出力される。すなわち
ｙk2＝ｘk＋１／２・（ｘk−ｘk-1）
である。
【００３０】
以下に続いてアンチエイリアシングフィルタの使用によって発生する位相遅延の補償を詳細に説明する。
【００３１】
ＰＴ１フィルタとして構成されたアンチエイリアシングフィルタは伝達関数
ＧF（ｓ）＝１／（１＋ｓTF）
を有する。
【００３２】
【数２】
0004262411.tif 000003
【００３３】
【数３】
0004262411.tif 000004
【００３４】
時間領域での逆変換によりさらに次の微分式が成り立つ。すなわち
ｙk3＝ｘk＋ＴF／ＴA・（ｘk−ｘk-1）
である。
【００３５】
前述したように、本発明によれば前述のフィルタリング、サンプリング、および無駄時間に対する補償手段が成因ないし発生とは逆のシーケンスで信号路に集積されている。前述の無駄時間補償により信号ＵA,Kが形成され、後置接続されたサンプリング部での補償により信号ＵF,Kが形成され、さらに続くフィルタリング部での補償により出力信号ＵS,Kが形成される（図５を参照）。
【００３６】
この補償機能を実現するブロック回路図が図６に示されている。直列に順次に接続された３つの位相補償回路ブロック１００、１１０、１２０が示されており、これらのブロックはそれぞれ並列の３つの信号伝送チャネル５０、５１、５２および６０、６１、６２および７０、７１、７２を有している。ここにｚ-1で遅延素子が示されており、この素子は到来する信号を１サンプリング期間ＴAだけ遅延させる。９０〜９５で乗算素子が示されており、これらの素子での乗算はそれぞれ図示の係数で行われる。さらに加算および減算素子１０、１１、１２が設けられている。補償機能を実現することにより、動作信号ＵTはとりあえず（１００のブロックでは）変更されずに第１の加算素子１０へ供給されるものと、係数ＴT／ＴAで乗算されて第１の加算素子１０へ供給されるものと、１サンプリング期間だけ遅延され、係数ＴT／ＴAで乗算されて第１の加算素子１０へ供給されるものとがある。加算素子１０の出力信号は補償された信号ｙk1またはＵA,Kに相応する。この信号は（１１０のブロックで）相応に変更されずに第２の加算素子１１へ供給されるものと、係数１／２で乗算されて第２の加算素子１１へ供給されるものと、別のサンプリング期間だけ遅延され、係数１／２で乗算されて第２の加算素子１１へ供給されるものとがある。加算素子１１は補償された信号Ｙk2に相応する加算信号を形成する。出力信号として全体では信号ＵF,Kが得られ、この信号は再び（１２０のブロックで）相応に変更されずに第３の加算素子１２へ供給されるものと、係数ＴT／ＴAで乗算されて第３の加算素子１２へ供給されるものと、別のサンプリング期間だけ遅延され、係数ＴT／ＴAで乗算されて第３の加算素子１２へ供給されるものとがある。この第３の加算素子は補償された信号Ｙk3に相応する信号を形成する。加算素子１２の出力信号ＵS,Kは本発明により最終的に補償された出力信号である。
【００３７】
【数４】
0004262411.tif 000005
【００３８】
かっこ内に含まれている項は信号捕捉路のシステム定数である。したがってこの式は
ＵS,K（ｋ）＝Ａ・ＵT（ｋ）＋Ｂ・ＵT（ｋ−１）＋Ｃ・ＵT（ｋ−２）＋Ｄ・ＵT（ｋ−３）
のかたちで表すことができる。この場合値ＵT（ｋ−ｉ），ｉ＝０，１，２，３はｉ個のサンプリング期間だけ遅延した補償されていない信号ＵTである。こうした構造の式は図７に示された回路装置によって簡単に実現することができる。ここでは簡単化のためにＴAで遅延素子が示されており、この遅延素子は到来する信号をそれぞれ１サンプリング期間だけ遅延させ、１９１〜１９４で乗算素子が示されており、この乗算素子は値ＵT（ｋ−ｉ）を相応の係数Ａ，Ｂ，Ｃ，Ｄで乗算する。係数Ａ，Ｂ，Ｃ，Ｄで乗算された信号は、加算素子３０では相互に重畳される。
【００３９】
図７に示された回路装置はきわめて有利であると判明した。なぜならこの場合本発明の位相遅延の補償を行うのに必要な計算コストが非常に小さくなるからである。ここでは信号遅延を考慮して、遅延された入力信号とシステムにより予め設定された相応の定数Ａ，Ｂ，Ｃ，Ｄとを乗算し、得られた値を加算するだけでよい。図７に示された回路装置はハードウェアの構成においてもソフトウェアの構成においてもきわめて低コストに実現可能である。
【００４０】
きわめて迅速な信号変化が図７の補償回路の入力側で発生する場合、補償信号に強い変動が発生することを回避するために、入力信号ＵTがサンプリングステップ中に所定の閾値ａｎｗｄＵＢＴｍａｘを上方超過する際には前述の補正は遮断される（スイッチ４０）。入力信号の変化分と閾値との比較はこの場合比較器４１で行われる。
【００４１】
本発明の位相補償の典型的な適用法を図８から図１２に関連して詳細に説明する。有利な実施例によれば、本発明の位相遅延の補償の実現はバッテリ電圧、例えばコモンレールシステムの機関制御装置に対するバッテリ電圧を検出する際に行われる。バッテリ電圧は例えば電磁弁を駆動する電気的な操作素子に給電される。バッテリ電圧の変動により電磁弁電流の変動が生じる。この作用を低減するために、バッテリ電圧の補正が行われ、この補正は操作値を実際のバッテリ電圧に相応に上方から下方へ補正する。ただしバッテリ電圧検出の際の信号遅延により補正関数は強い影響を受ける。これはバッテリ電圧の変動自体が補正により電流変動にいたることを意味する。前述の本発明の補償によりこの電流変動は強く低減することができる。これは例えばコモンレールシステムの平滑化されたレール圧特性をもたらす。
【００４２】
図８には車両の始動フェーズでのバッテリ電圧が時間に関して示されている（信号ＵS）。サンプリングにより得られた本発明による位相遅延の補償なしのディジタル信号が図８に同様に示されている（信号ＵA）。
【００４３】
図９には信号ＵSが本発明により位相補償された信号ＵS,Kとともに示されている。この図からわかるように、本発明の位相補償を用いて、格段に正確にバッテリの電圧出力信号に近似する信号ＵSが得られる。
【００４４】
図１０には前述の補償なしのバッテリ電圧特性ＵAに依存する電磁弁電流Ｉと補償ありのバッテリ電圧特性ＵS,Kに依存する電磁弁電流Ｉとが時間に関して示されている。図からわかるように、本発明の位相補償により使用される電磁弁電流は著しく小さな変動しか有さない。
【００４５】
図１１、図１２に関連して、本発明の位相遅延の補償をさらに説明する。ここではアンチエイリアシングフィルタおよびサンプリング素子を有する信号捕捉区間で発生した信号のシミュレーションが行われる。この場合アンチエイリアシングフィルタのフィルタ時定数ＴFを６ｍｓとし、サンプリング素子のサンプリング期間ＴAは１０ｍｓとする。図１１には本発明の位相補償を行わない場合に発生する位相特性が示されている。すでに低い周波数から（１Ｈｚから）目立つ位相遅延が発生することがわかる。
【００４６】
図１２には本発明により位相補償された信号区間の位相特性、すなわちアンチエイリアシングフィルタ、サンプリング素子、アンチエイリアシングフィルタの補償部、およびサンプリング素子の補償部から成る信号区間が示されている。図からわかるように、７Ｈｚ〜８Ｈｚの周波数までは発生する位相遅延をほぼ完全に補償することができる。始動過程で発生するバッテリ電圧の変動は典型的には５Ｈｚ〜８Ｈｚの領域であるが、この変動もきわめて効率的に補償することができる。図１１、図１２からわかるように、本発明の位相補償により位相特性が向上し、発生する無駄時間の除去がもたらされる。
【図面の簡単な説明】
【図１】  信号捕捉チェーン回路のブロック回路図である。
【図２】  サンプリングにより生じた位相遅延を示す図である。
【図３】  更なる処理の際に無駄時間によって生じた信号遅延量を示す図である。
【図４】  サンプリング遅延を補償する本発明の方法を示す図である。
【図５】  位相補償回路全体の構造を示すブロック図である。
【図６】  本発明の位相補償を計算によって実行する有利な装置を示す図である。
【図７】  本発明の位相補償を計算によって実行する別の有利な装置を示す図である。
【図８】  車両の始動過程中のバッテリ電圧の特性を示す図である。
【図９】  本発明の位相補償後の図８のバッテリ電圧の特性を示す図である。
【図１０】  本発明の位相補償を行う場合と行わない場合の相応の電流特性を示す図である。
【図１１】  本発明の位相補償を行わない場合の位相特性のシミュレーションである。
【図１２】  本発明の位相補償を行う場合の位相特性のシミュレーションである。
【図１】
0004262411.tif 000006
【図２】
0004262411.tif 000007
【図３】
0004262411.tif 000008
【図４】
0004262411.tif 000009
【図５】
0004262411.tif 000010
【図６】
0004262411.tif 000011
【図７】
0004262411.tif 000012
【図８】
0004262411.tif 000013
【図９】
0004262411.tif 000014
【図１０】
0004262411.tif 000015
【図１１】
0004262411.tif 000016
【図１２】
0004262411.tif 000017