(57)【特許請求の範囲】
【請求項１】
所定の構造が形成された半導体基板上に第１Ｒｕ膜を蒸着する段階と、Ａｒ及びＨ2の混合プラズマを励起させて前記第１Ｒｕ膜を処理する段階と、前記第１Ｒｕ膜上に第２Ｒｕ膜を蒸着して２次に蒸着されたＲｕ膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にＴａ2Ｏ5膜を形成する段階と、全体構造上にＴｉＮ膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
【請求項２】
前記第１Ｒｕ膜はトリス（２，４−オクタネジオナト）ルテニウムを気相状態にした後、０.１〜１０Ｔｏｒｒの圧力を維持し、ウェーハを２００〜３５０℃で加熱させる反応炉に流入して形成することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項３】
前記第１Ｒｕ膜を形成するための反応ガスとして酸素を５〜１０００ｓｃｃｍ流入することを特徴とする請求項２記載の半導体素子のキャパシタ製造方法。
【請求項４】
前記Ａｒ及びＨ2の混合プラズマは１０〜１０００ＷのＲＦパワーを印加して励起させることを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項５】
前記第２Ｒｕ膜はトリス（２，４−オクタネジオナト）ルテニウムを気相状態にした後、０.１〜１０Ｔｏｒｒの圧力を維持し、ウェーハを２００〜３５０℃で加熱させる反応炉に流入して形成することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項６】
前記第２Ｒｕ膜を形成するための反応ガスとして酸素を５〜１０００ｓｃｃｍ流入することを特徴とする請求項５記載の半導体素子のキャパシタ製造方法。
【請求項７】
前記Ｔａ2Ｏ5膜はタンタルエチラート（Ｔａ（ＯＣ2Ｈ5）5）を気相状態にした後、０.１〜１.２Ｔｏｒｒの圧力を維持し、ウェーハを３００〜４００℃で加熱させる反応炉に流入して形成することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項８】
前記Ｔａ2Ｏ5膜を形成するための反応ガスとして酸素を１０〜１０００ｓｃｃｍ流入することを特徴とする請求項７記載の半導体素子のキャパシタ製造方法。
【請求項９】
前記Ｔａ2Ｏ5膜を形成した後、３００〜５００℃でＮ2ＯプラズマまたはＵＶ／Ｏ3処理を行い、５００〜７００℃の温度でＮ2ガスとＯ2ガスを用いて急速熱処理または反応炉熱処理工程を行う段階をさらに含むことを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【請求項１０】
前記上部電極として用いられるＴｉＮ膜の代わりにＲｕ膜を形成することを特徴とする請求項１記載の半導体素子のキャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のキャパシタ製造方法に係り、特に下部電極として用いられるＲｕ膜をＬＰＣＶＤ法で１次に蒸着し、Ａｒ及びＨ2混合プラズマ処理を行った後ＬＰＣＶＤ法でＲｕ膜を２次に蒸着することによりＲｕ膜の表面粗さを改善して、Ｔａ2Ｏ5膜を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保することができる半導体素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴って既存のＭＩＳ(Metal- Insulator-Silicon)構造のＴａ2Ｏ5膜を誘電体膜として使用するキャパシタの静電容量を確保するための方法にはＴａ2Ｏ5膜の厚さを薄くする方法がある。しかし、この方法は漏洩電流増加の原因となる。かかる問題を解決するために、下部電極として金属層を導入し有効厚さを薄くして静電容量を確保すると同時に漏洩電流特性も確保する方法が試みられている。金属層を下部電極として導入する場合、下部電極の膜質に応じて漏洩電流特性を改善することができる。
【０００３】
例えば、下部電極としてＲｕ膜を形成するためにはＬＰＣＶＤ法を使用する。ＬＰＣＶＤ法でＲｕ膜を形成する場合、表面粗さ(Surface Roughness)が不良となるため、シード層(Seed Layer)としてＰＶＤ法でＲｕ膜を一部蒸着した後、ＬＰＣＶＤ法でＲｕ膜を蒸着して表面粗さを改善している。しかし、このような場合は工程単純化及びステップカバレージに大きい影響を与える。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、Ｒｕ膜を下部電極として形成するとき表面粗さを改善してキャパシタの電気的特性を向上させることができる半導体素子のキャパシタ製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明では、下部電極として用いられるＲｕ膜をＬＰＣＶＤ法で１次に蒸着し、Ａｒ及びＨ2の混合ガスプラズマ処理を行った後、ＬＰＣＶＤ法でＲｕ膜を２次に蒸着することによりＲｕ膜の表面粗さを改善して、Ｔａ2Ｏ5を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保する。
【０００６】
本発明に係る半導体素子のキャパシタ製造方法は、所定の構造が形成された半導体基板上に第１Ｒｕ膜を蒸着する段階と、Ａｒ及びＨ2の混合プラズマを励起させて前記第１Ｒｕ膜を処理する段階と、前記第１Ｒｕ膜上に第２Ｒｕ膜を蒸着して２次に蒸着されたＲｕ膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にＴａ2Ｏ5膜を形成する段階と、全体構造上にＴｉＮ膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする。
【０００７】
【発明の実施の形態】
以下、添付図に基づいて本発明を詳細に説明する。
【０００８】
図１（ａ）乃至図１（ｃ）は本発明に係る半導体素子のキャパシタ製造方法を説明するために順次示した素子の断面図である。
【０００９】
図１（ａ）を参照すると、所定の構造が形成された半導体基板１１上に絶縁膜１２を形成した後、絶縁膜１２の所定の領域をエッチングして半導体基板１１の所定の領域を露出させるコンタクトホールを形成する。コンタクトホールの内部にポリシリコンプラグ１３と拡散防止膜1４としてＴｉ／ＴｉＮ膜を積層して埋め込む。全体構造上に酸化膜１５を形成した後、シリンダ型キャパシタを下部のコンタクトホール部分が露出するようにエッチングする。全体構造上に第１Ｒｕ膜１６ＡをＬＰＣＶＤ法で蒸着し、Ａｒ及びＨ2の混合プラズマを励起させて第１Ｒｕ膜１６Ａを処理する。この際、プラズマを励起させるためのＲＦパワーは１０〜１０００Ｗに維持する。一方、ＲＦパワーを印加する時、サブヒータ(sub heater)をグラウンドとし、シャワーヘッドを電極とする。第１Ｒｕ膜１６Ａはトリス（２，４−オクタネジオナト）ルテニウム(tris(2,4-octanedionato)ruthenium)を気相状態にした後、０.１〜１０Ｔｏｒｒの圧力を維持する反応炉に流入して蒸着する。この際、反応ガスとしては酸素を５〜１０００ｓｃｃｍ程度流入して使用し、反応炉内のウェーハを２００〜３５０℃で加熱させる。
【００１０】
図１（ｂ）を参照すると、プラズマ処理された第１Ｒｕ膜１６Ａ上にＬＰＣＶＤ法で第２Ｒｕ膜１６Ｂを蒸着して二次的に蒸着されたＲｕ膜１６を形成する。第２Ｒｕ膜１６Ｂも第１Ｒｕ膜１６Ａと同一の方法で蒸着する。
【００１１】
図１（ｃ）を参照すると、Ｒｕ膜１６を研磨して酸化膜１５を露出させることにより下部電極を形成する。酸化膜１５を除去した後、全体構造上にＴａ2Ｏ5膜１７を形成する。Ｔａ2Ｏ5膜１７はタンタルエチラート（Ｔａ（ＯＣ2Ｈ5）5）を１７０〜１９０℃程度の温度を維持する気化器で気相状態にした後、０.１〜１.２Ｔｏｒｒの圧力を維持する反応炉に流入して形成する。この際、反応ガスとしては酸素を１０〜１０００ｓｃｃｍ程度流入して使用し、反応炉内のウェーハを３００〜４００℃で加熱させる。Ｔａ2Ｏ5膜１７を形成した後、３００〜５００℃でＮ2ＯプラズマまたはＵＶ／Ｏ3処理を行い、５００〜７００℃の温度でＮ2ガスとＯ2ガスを用いて急速熱処理または反応炉熱処理工程を行う。全体構造上にＲｕ膜またはＴｉＮ膜を蒸着した後、パターニングして上部電極を形成する。
【００１２】
【発明の効果】
上述したように、本発明によれば、下部電極として用いられるＲｕ膜をＬＰＣＶＤ法で１次に蒸着し、Ａｒ及びＨ2混合プラズマ処理を行った後ＬＰＣＶＤ法でＲｕ膜を２次に蒸着することによりＲｕ膜の表面粗さを改善して、Ｔａ2Ｏ5膜を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保することができる。
【図面の簡単な説明】
【図１】図１（ａ）乃至図１（ｃ）は本発明に係る半導体素子のキャパシタ製造方法を説明するために順次示した素子の断面図である。
【符号の説明】
１１  半導体基板
１２  絶縁膜
１３  プラグ
１４  拡散防止膜
１５  酸化膜
１６  Ｒｕ膜
１６Ａ  第１Ｒｕ膜
１６Ｂ  第２Ｒｕ膜
１７  Ｔａ2Ｏ5膜
１８  ＴｉＮ膜
【図１】
0004215189.tif 000002