【手続補正書】
【提出日】平成25年6月10日(2013.6.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のマルチレベルセルにマルチビットデータがプレプログラムする段階と、
前記複数のマルチレベルのセルの状態グループを示す状態グループコードに基づいて前記複数のマルチレベルセルから前記プレプログラムされたマルチビットデータを読み出す段階と、
前記複数のマルチレベルセルに前記読み出されたマルチビットデータを再プログラムする段階と、を含む非揮発性メモリ装置のプログラム方法。
【請求項２】
前記状態グループのそれぞれは、非オーバーラップしきい電圧分布の集合に相応することを特徴とする請求項１に記載の非揮発性メモリ装置のプログラム方法。
【請求項３】
前記状態グループの数は、前記複数のマルチレベルセルのオーバーラップされたしきい電圧分布の最大数に基づいて決定されることを特徴とする請求項２に記載の非揮発性メモリ装置のプログラム方法。
【請求項４】
各状態グループコードのビット数は、前記状態グループの数に基づいて決定されることを特徴とする請求項３に記載の非揮発性メモリ装置のプログラム方法。
【請求項５】
前記マルチビットデータを前記複数のマルチレベルセルにプレプログラムするように、コントローラが前記マルチビットデータを前記非揮発性メモリ装置のページバッファ部にロードする段階をさらに含むことを特徴とする請求項１に記載の非揮発性メモリ装置のプログラム方法。
【請求項６】
前記ページバッファ部にロードされた前記マルチビットデータに基づいて前記状態グループコードを生成する段階をさらに含むことを特徴とする請求項５に記載の非揮発性メモリ装置のプログラム方法。
【請求項７】
前記状態グループコードを生成する段階は、
前記状態グループコードを生成するように前記ロードされたマルチビットデータのビットにロジック演算を実行する段階を含むことを特徴とする請求項６に記載の非揮発性メモリ装置のプログラム方法。
【請求項８】
前記生成された状態グループコードを前記ページバッファ部に一時的に保存する段階をさらに含むことを特徴とする請求項６に記載の非揮発性メモリ装置のプログラム方法。
【請求項９】
前記生成された状態グループコードを状態グループコードメモリブロックに保存する段階をさらに含むことを特徴とする請求項６に記載の非揮発性メモリ装置のプログラム方法。
【請求項１０】
前記状態グループコードメモリブロックは、シングルレベルセルを含むことを特徴とする請求項９に記載の非揮発性メモリ装置のプログラム方法。
【請求項１１】
非揮発性メモリ装置のページバッファ部にマルチビットデータをロードするようにコントローラを駆動する段階と、
前記マルチビットデータを第１メモリブロックにプログラムする段階と、
前記第１メモリブロックから前記マルチビットデータを読み出す段階と、
前記ページバッファ部に含まれたロジック回路から、状態グループコードを生成するように前記読み出されたマルチビットデータのビットにロジック演算を実行する段階と、
第２メモリブロックに前記状態グループコードをプログラムする段階と、を含むことを特徴とする非揮発性メモリ装置のプログラム方法。
【請求項１２】
前記第２メモリブロックに前記状態グループコードをプログラムする間、前記ページバッファ部に含まれたラッチに前記状態グループコードを一時的に保存する段階をさらに含むことを特徴とする請求項１１に記載の非揮発性メモリ装置のプログラム方法。
【請求項１３】
前記第２メモリブロックに前記状態グループコードをプログラムする段階は、前記マルチビットデータがプログラムされた後、前記コントローラからのデータの再ロード無しで実行することを特徴とする請求項１１に記載の非揮発性メモリ装置のプログラム方法。
【請求項１４】
非揮発性メモリ装置のページバッファ部にマルチビットデータをロードする段階と、
２つ以上の状態グループのうちのいずれか一つを示す状態グループコードを生成するように前記マルチビットデータのビットにロジック演算を実行する段階と、
メモリセルに前記状態グループコードをプログラムする段階と、を含むことを特徴とする非揮発性メモリ装置のプログラム方法。
【請求項１５】
前記ページバッファ部に前記マルチビットデータをロードする段階は、前記ページバッファ部に前記マルチビットデータをロードするようにコントローラを駆動する段階を含み、
前記状態グループコードをプログラムする段階は、前記コントローラからのデータの再ロード無しで実行することを特徴とする請求項１４に記載の非揮発性メモリ装置のプログラム方法。
【請求項１６】
前記ページバッファ部に前記マルチビットデータをロードする段階は、前記マルチビットデータが保存されたメモリブロックから前記マルチビットデータを読み出す段階を含み、
前記メモリブロックは、単一レベルセルを含むことを特徴とする請求項１４に記載の非揮発性メモリ装置のプログラム方法。
【請求項１７】
前記状態グループコードのビット数は、前記マルチビットデータのビット数より少ないことを特徴とする請求項１４に記載の非揮発性メモリ装置のプログラム方法。
【請求項１８】
ホストからマルチビットデータを受信し、非揮発性メモリ装置のページバッファ部に前記受信されたマルチビットデータをロードするコントローラと、
前記ページバッファ部、第１メモリブロック及び第２メモリブロックを含み、前記第１メモリブロックに前記ロードされたマルチビットデータをプログラムし、前記第１メモリブロックから前記プログラムされたマルチビットデータを読み出し、状態グループコードを生成するように前記読み出されたマルチビットデータのビットにロジック演算を実行し、前記第２メモリブロックに前記状態グループコードをプログラムする前記非揮発性メモリ装置と、を含むことを特徴とする非揮発性メモリシステム。
【請求項１９】
前記非揮発性メモリシステムは、メモリカードまたは内蔵型マルチメディアカードであることを特徴とする請求項１８に記載の非揮発性メモリシステム。
【請求項２０】
前記コントローラは、
前記ホストと前記非揮発性メモリ装置との間でデータ伝送を実行するプロセッサと、
前記ホストと通信するホストインターフェースと、
前記非揮発性メモリ装置と通信するメモリインターフェースと、
前記ホストから受信された前記マルチビットデータを一時的に保存するバッファメモリと、を含み、
前記バッファメモリは、前記コントローラの内部に位置するＳＲＡＭであることを特徴とする請求項１８に記載の非揮発性メモリシステム。
【請求項２１】
前記ページバッファ部は、
前記状態グループコードを生成するように前記読み出されたマルチビットデータの前記ビットに前記ロジック演算を遂行するロジック回路と、
前記状態グループコードが前記第２メモリブロックにプログラムされる間に前記状態グループコードを一時的に保存するラッチを含むことを特徴とする請求項１８に記載の非揮発性メモリシステム。
【請求項２２】
前記状態グループコードは、前記ロードされたマルチビットデータがプログラムされた後、前記コントローラからデータの再ロード無しでプログラムされることを特徴とする請求項１８に記載の非揮発性メモリシステム。
【請求項２３】
前記第２メモリブロックは、前記第１メモリブロックと同一のメモリブロックまたは前記第１メモリブロックとそれぞれ異なるメモリブロックであることを特徴とする請求項１８に記載の非揮発性メモリシステム。
【請求項２４】
前記第１メモリブロックは、単一レベルセルを含み、前記第２メモリブロックはマルチレベルセルを含むことを特徴とする請求項１８に記載の非揮発性メモリシステム。
【請求項２５】
ホストからマルチビットデータを受信し、非揮発性メモリ装置のページバッファ部に前記受信されたマルチビットデータをロードするコントローラと、
前記ページバッファ部及び複数のメモリセルを含み、２つ以上の状態グループのうちのいずれか一つを示す状態グループコードを生成するように前記マルチビットデータのビットにロジック演算を実行し、前記複数のメモリセルに前記状態グループコードをプログラムする前記非揮発性メモリ装置と、を含むことを特徴とする非揮発性メモリシステム。
【請求項２６】
前記非揮発性メモリシステムは、ソリッドステートドライブであることを特徴とする請求項２５に記載の非揮発性メモリシステム。
【請求項２７】
前記コントローラは、
前記ホストと前記非揮発性メモリ装置との間でデータ伝送を実行するプロセッサと、
前記ホストと通信するホストインターフェースと、
前記非揮発性メモリ装置と通信するメモリインターフェースと、を含み、
前記非揮発性メモリシステムは、前記ホストから受信された前記マルチビットデータを一時的に保存するバッファメモリをさらに含み、
前記バッファメモリは、前記コントローラの外部に位置したＤＲＡＭであることを特徴とする請求項２５に記載の非揮発性メモリシステム。
【請求項２８】
前記コントローラは、前記非揮発性メモリ装置が前記複数のメモリセルに前記状態グループコードをプログラムするように、前記ページバッファ部に前記マルチビットデータを再ロードすることを特徴とする請求項２５に記載の非揮発性メモリシステム。
【請求項２９】
前記マルチビットデータに含まれたビット数は３であり、前記状態グループコードに含まれたビット数は１であることを特徴とする請求項２５に記載の非揮発性メモリシステム。
【請求項３０】
ホストからマルチビットデータを受信し、非揮発性メモリ装置のページバッファ部に前記受信されたマルチビットデータをロードするコントローラと、
前記ホストから受信された前記マルチビットデータを一時的に保存し、前記コントローラの外部に位置したＤＲＡＭであるバッファメモリと、
前記ページバッファ部及び複数のメモリセルを含み、２つ以上の状態グループのうちのいずれか一つを示す状態グループコードを生成するように前記マルチビットデータのビットにロジック演算を実行し、前記複数のメモリセルに前記状態グループコードをプログラムする前記非揮発性メモリ装置と、を含み、
前記コントローラは、
前記ホストと前記非揮発性メモリ装置との間でデータ伝送を実行するプロセッサと、
前記ホストと通信するホストインターフェースと、
前記非揮発性メモリ装置と通信するメモリインターフェースと、を含むことを特徴とするソリッドステートドライブ。