【手続補正書】
【提出日】平成25年6月7日(2013.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１ノードを有し、各第１ノードの保持する第１データを当該第１ノードに対して第１方向にある第１ノードへ移動させる第１パイプラインと、
前記第１パイプラインの第１ノードの各々に対応している複数の第２ノードを有し、各第２ノードの保持する第２データを当該第２ノードに対して前記第１方向と逆の第２方向にある第２ノードへ移動させる第２パイプラインと、
前記第１パイプラインの第１ノードの１つを着目ノードとして、当該着目ノードに保持されている第１データと、当該着目ノードに対応する第２ノードに保持されている第２データと、を比較する比較手段と、
を有するデータ処理装置を複数備える演算装置であって、
外部装置から第１データと第２データとを取得する取得手段と、
前記取得した第１データを複製して前記複数のデータ処理装置のそれぞれの第１パイプラインへ入力する第１入力手段と、
前記取得した第２データを前記複数のデータ処理装置のうちの１つの第２パイプラインへ入力する第２入力手段と、
を更に備え、
前記複数のデータ処理装置の第２パイプラインが直列に接続されることを特徴とする演算装置。
【請求項２】
前記複数のデータ処理装置は複数のグループにグループ分けされており、
前記第２入力手段は、前記グループごとに、前記グループのうちの１つのデータ処理装置の第２パイプラインへ前記第２データを入力し、
前記グループごとに、前記複数のデータ処理装置の第２パイプラインが直列に接続されることを特徴とする請求項１に記載の演算装置。
【請求項３】
前記グループ分けを動的に変更する手段をさらに備えることを特徴とする請求項２に記載の演算装置。
【請求項４】
複数の第１ノードを有し、各第１ノードの保持するアドレスを当該第１ノードに対して第１方向にある第１ノードへ移動させる第１パイプラインと、
前記第１パイプラインの第１ノードの各々に対応している複数の第２ノードを有し、各第２ノードの保持するキャッシュタグを当該第２ノードに対して前記第１方向と逆の第２方向にある第２ノードへ移動させる第２パイプラインと、
前記第１パイプラインの第１ノードの１つを着目ノードとして、当該着目ノードに保持されているアドレスと、当該着目ノードに対応する第２ノードに保持されているキャッシュタグと、を比較して一致するか否かを判定する比較手段と、
を有するデータ処理装置を複数備えるキャッシュ装置であって、
外部記憶装置に格納されているデータの一部を記憶するキャッシュメモリと、
処理装置からデータの要求を取得する取得手段と、
前記取得したデータのアドレスを複製して前記複数のデータ処理装置のそれぞれの第１パイプラインへ入力する第１入力手段と、
前記キャッシュメモリに記憶されるデータのキャッシュタグを前記複数のデータ処理装置のうちの１つの第２パイプラインへ入力する第２入力手段と、
前記比較手段による比較結果が一致すると判定された場合に前記取得したデータがキャッシュヒットすると判定する判定手段と
を更に備え、
前記複数のデータ処理装置の第２パイプラインは直列に接続されることを特徴とするキャッシュ装置。
【請求項５】
前記複数のデータ処理装置は複数のグループにグループ分けされており、
前記第２入力手段は、前記グループごとに、前記グループのうちの１つのデータ処理装置の第２パイプラインへ前記キャッシュタグを入力し、
前記複数のデータ処理装置の第２パイプラインは、前記グループごとに直列に接続されることを特徴とする請求項４に記載のキャッシュ装置。
【請求項６】
前記グループ分けを動的に変更する手段をさらに備えることを特徴とする請求項５に記載のキャッシュ装置。
【請求項７】
前記キャッシュメモリは前記複数のデータ処理装置のそれぞれに対応するように分割されており、
前記複数のグループのいずれにも含まれないデータ処理装置に対応する前記キャッシュメモリの部分は停止される
ことを特徴とする請求項５又は６に記載のキャッシュ装置。
【請求項８】
駆動信号が有効である場合に、前記第１パイプラインは複数の第１ノードの保持するそれぞれのデータを前記第１方向へ移動させ、
前記駆動信号が有効であり、且つ前記判定手段がキャッシュヒットしないと判定した場合に、前記第２パイプラインは複数の第２ノードの保持するそれぞれの第２データを前記第２方向へ移動させる
ことを特徴とする請求項４乃至７のいずれか１項に記載のキャッシュ装置。
【請求項９】
前記第２入力手段は、前記判定手段がキャッシュヒットしないと判定した場合に、前記第１パイプラインから出力されたアドレスをキャッシュタグとして前記第２パイプラインへ入力することを特徴とする請求項４乃至８のいずれか１項に記載のキャッシュ装置。
【請求項１０】
前記処理装置からのデータの要求は前記外部記憶装置へのデータの書き込み要求であり、
前記キャッシュ装置は、前記第２パイプラインから出力されるキャッシュタグを用いて前記書き込みが要求されたデータを前記キャッシュメモリに書き込む手段をさらに備えることを特徴とする請求項４乃至９のいずれか１項に記載のキャッシュ装置。
【請求項１１】
複数の第１ノードを有し、各第１ノードの保持するアドレスを当該第１ノードに対して第１方向にある第１ノードへ移動させる第１パイプラインと、
前記第１パイプラインの第１ノードの各々に対応している複数の第２ノードを有し、各第２ノードの保持するキャッシュタグを当該第２ノードに対して前記第１方向と逆の第２方向にある第２ノードへ移動させる第２パイプラインと、
前記第１パイプラインの第１ノードの１つを着目ノードとして、当該着目ノードに保持されているアドレスと、当該着目ノードに対応する第２ノードに保持されているキャッシュタグと、を比較して一致するか否かを判定する比較手段と、
を有するデータ処理装置を複数備えるキャッシュ装置の制御方法であって、
外部記憶装置に格納されているデータの一部をキャッシュメモリに記憶する工程と、
取得手段が、処理装置からデータの要求を取得する取得工程と、
第１入力手段が、前記取得したデータのアドレスを複製して前記複数のデータ処理装置のそれぞれの第１パイプラインへ入力する第１入力工程と、
第２入力手段が、前記キャッシュメモリに記憶されるデータのキャッシュタグを前記複数のデータ処理装置のうちの１つの第２パイプラインへ入力する第２入力工程と、
判定手段が、前記比較手段による比較結果が一致すると判定された場合に前記取得したデータがキャッシュヒットすると判定する判定工程と
を有し、
前記複数のデータ処理装置の第２パイプラインは直列に接続されることを特徴とする制御方法。
【請求項１２】
コンピュータを請求項４乃至１０のいずれか１項に記載のキャッシュ装置の各手段として機能させるためのコンピュータプログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記課題に鑑みて、本発明の１つの側面に係る演算装置は、複数の第１ノードを有し、各第１ノードの保持する第１データを当該第１ノードに対して第１方向にある第１ノードへ移動させる第１パイプラインと、前記第１パイプラインの第１ノードの各々に対応している複数の第２ノードを有し、各第２ノードの保持する第２データを当該第２ノードに対して前記第１方向と逆の第２方向にある第２ノードへ移動させる第２パイプラインと、前記第１パイプラインの第１ノードの１つを着目ノードとして、当該着目ノードに保持されている第１データと、当該着目ノードに対応する第２ノードに保持されている第２データと、を比較する比較手段と、を有するデータ処理装置を複数備える演算装置であって、外部装置から第１データと第２データとを取得する取得手段と、前記取得した第１データを複製して前記複数のデータ処理装置のそれぞれの第１パイプラインへ入力する第１入力手段と、前記取得した第２データを前記複数のデータ処理装置のうちの１つの第２パイプラインへ入力する第２入力手段と、を更に備え、前記複数のデータ処理装置の第２パイプラインが直列に接続されることを特徴とする。