(57)【特許請求の範囲】
【請求項１】
制御に用いるＲＡＭの読み出し・書き込み診断を行い、該診断結果を示す論理値を前記ＲＡＭに格納し、前記ＲＡＭに格納された前記論理値に基づいてフェイルセーフ制御を実行する内燃機関用電子制御システムのフェイルセーフ装置であって、
前記診断結果を示す論理値を前記ＲＡＭに格納する演算処理が行われるフェイルセーフ処理系として、
前記診断の結果に基づき、フェイルセーフ制御を実行させる場合に一方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に他方の論理値を前記ＲＡＭに格納する主演算部側と、
前記診断の結果に基づき、フェイルセーフ制御を実行させる場合に前記他方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に前記一方の論理値を前記ＲＡＭに格納する副演算部側と、を備え、
前記主演算部側から前記一方の論理値が前記ＲＡＭに格納され、及び／又は、前記副演算部側から前記他方の論理値が前記ＲＡＭに格納される場合に、フェイルセーフ制御を実行させることを特徴とする内燃機関用電子制御システムのフェイルセーフ装置。
【請求項２】
制御に用いるＲＡＭの読み出し・書き込み診断を行い、該診断結果を示す論理値を前記ＲＡＭに格納し、前記ＲＡＭに格納された前記論理値に基づいてフェイルセーフ制御を実行する内燃機関用電子制御システムのフェイルセーフ装置であって、
前記電子制御システムが、モータによってスロットルバルブを開閉駆動する内燃機関の電子制御式スロットルバルブシステムであり、
前記診断結果を示す論理値を前記ＲＡＭに格納する演算処理が行われるフェイルセーフ処理系として、
前記スロットルバルブの目標開度の演算に用いるＲＡＭの読み出し・書き込み診断を行って、読み出し・書き込み不良が診断されたか否かに基づき、フェイルセーフ制御を実行させる場合に一方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に他方の論理値を前記ＲＡＭに格納する主演算部側と、
前記スロットルバルブの目標開度の演算に用いるＲＡＭの読み出し・書き込み診断を行って、読み出し・書き込み不良が診断されたか否かに基づき、フェイルセーフ制御を実行させる場合に前記他方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に前記一方の論理値を前記ＲＡＭに格納する副演算部側と、を備え、
前記主演算部側から前記一方の論理値が前記ＲＡＭに格納され、及び／又は、前記副演算部側から前記他方の論理値が前記ＲＡＭに格納される場合に、フェイルセーフ制御を実行させることを特徴とする内燃機関用電子制御システムのフェイルセーフ装置。
【請求項３】
前記フェイルセーフ制御として、前記モータのリレーをオフすることを特徴とする請求項２記載の内燃機関用電子制御システムのフェイルセーフ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は内燃機関用電子制御システムのフェイルセーフ装置に関する。
【０００２】
【従来の技術】
従来から自動車用エンジンにおいて、例えばアクチュエータで開閉駆動されるスロットルバルブの開度をマイクロコンピュータで制御することが行われている。
【０００３】
また、係る電子制御式スロットルバルブにおいて、制御に用いるＲＡＭの読出し・書き込みの診断を行い、読出し・書き込み不良発生時にフェイルセーフ制御に移行させることが行われており、更に、前記フェイルセーフ制御系を２重化し、診断結果を２つのフェイルセーフ制御系それぞれで処理して、少なくとも一方の系が正常に動作すれば、フェイルセーフ制御信号が出力されるように構成していた。
【０００４】
【発明が解決しようとする課題】
しかし、前記読出し・書き込み不良がビット線又はワード線の故障による場合、フェイルセーフ制御を行うためのＲＡＭ領域（診断結果やフェイルセーフ要求などを示すフラグの格納領域等）にも異常が生じて、確実にフェイルセーフ制御に移行させることができなくなる可能性があった。
【０００５】
即ち、従来のＲＡＭ故障は、メモリセル単体での故障を想定していたため、フェイルセーフ制御系を２重に備え、それぞれの系における診断結果やフェイルセーフ要求などを示すフラグを別々のアドレスに格納させる構成としてあれば、フェイルセーフ制御を保証することができた。
【０００６】
しかし、従来のフェイルセーフ装置は、同じ論理構成のものを２重に備える構成であったため、ビット線又はワード線の故障によってＲＡＭの不良が広範囲に発生し、双方のフェイルセーフ制御系のフラグが同一方向に影響を受けると、双方のフェイルセーフ制御系が共に誤動作して、フェイルセーフに移行させることができなくなる可能性があったものである。
【０００７】
本発明は上記問題点に鑑みなされたものであり、制御に用いるＲＡＭの読み出し・書き込み診断を行い、該診断結果を示す論理値を前記ＲＡＭに格納し、前記ＲＡＭに格納された前記論理値に基づいてフェイルセーフを実行する内燃機関用電子制御システムのフェイルセーフ装置において、たとえＲＡＭのビット線又はワード線の故障が発生し、２つのフェイルセーフ制御系のフラグが同一方向に影響を受けても、フェイルセーフ制御を確実に行わせることができる内燃機関用電子制御システムのフェイルセーフ装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
そのため請求項１記載の発明は、制御に用いるＲＡＭの読み出し・書き込み診断を行い、該診断結果を示す論理値を前記ＲＡＭに格納し、前記ＲＡＭに格納された前記論理値に基づいてフェイルセーフを実行する内燃機関用電子制御システムのフェイルセーフ装置であって、前記診断結果を示す論理値を前記ＲＡＭに格納する演算処理が行われるフェイルセーフ処理系として、前記診断の結果に基づき、フェイルセーフ制御を実行させる場合に一方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に他方の論理値を前記ＲＡＭに格納する主演算部側と、前記診断の結果に基づき、フェイルセーフ制御を実行させる場合に前記他方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に前記一方の論理値を前記ＲＡＭに格納する副演算部側と、を備え、前記主演算部側から前記一方の論理値が前記ＲＡＭに格納され、及び／又は、前記副演算部側から前記他方の論理値が前記ＲＡＭに格納される場合に、フェイルセーフ制御を実行させる構成とした。
【０００９】
かかる構成によると、フェイルセーフ処理系としての主演算部側及び副演算部側において、フェイルセーフの実行要求時に相互に異なる論理値がＲＡＭに格納され、主演算部側から一方の論理値がＲＡＭに格納され、及び／又は、副演算部側から他方の論理値がＲＡＭに格納される場合に、フェイルセーフが実行される。
【００１０】
請求項２記載の発明は、制御に用いるＲＡＭの読み出し・書き込み診断を行い、該診断結果を示す論理値を前記ＲＡＭに格納し、前記ＲＡＭに格納された前記論理値に基づいてフェイルセーフ制御を実行する内燃機関用電子制御システムのフェイルセーフ装置であって、前記電子制御システムが、モータによってスロットルバルブを開閉駆動する内燃機関の電子制御式スロットルバルブシステムであり、前記診断結果を示す論理値を前記ＲＡＭに格納する演算処理が行われるフェイルセーフ処理系として、前記スロットルバルブの目標開度の演算に用いるＲＡＭの読み出し・書き込み診断を行って、読み出し・書き込み不良が診断されたか否かに基づき、フェイルセーフ制御を実行させる場合に一方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に他方の論理値を前記ＲＡＭに格納する主演算部側と、前記スロットルバルブの目標開度の演算に用いるＲＡＭの読み出し・書き込み診断を行って、読み出し・書き込み不良が診断されたか否かに基づき、フェイルセーフ制御を実行させる場合に前記他方の論理値を前記ＲＡＭに格納し、フェイルセーフ制御を実行させない場合に前記一方の論理値を前記ＲＡＭに格納する副演算部側と、を備え、前記主演算部側から前記一方の論理値が前記ＲＡＭに格納され、及び／又は、前記副演算部側から前記他方の論理値が前記ＲＡＭに格納される場合に、フェイルセーフ制御を実行させる構成とした。
【００１１】
請求項３記載の発明では、請求項２記載の発明において、前記フェイルセーフとして、前記モータのリレーをオフする構成とした。
【００１２】
【発明の効果】
請求項に係る発明によると、前記主演算部側，副演算部側がＲＡＭに格納する論理値が、ＲＡＭのビット線故障又はワード線故障によって双方で同じ方向にシフトしても、前記主演算部側と副演算部側との一方の論理値は、前記シフト影響を実質的に受けないことになるので、ＲＡＭの読み出し・書き込み不良に対してフェイルセーフ制御を確実に実行させることができるという効果がある。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。図１は、本発明に係る電子制御システムのフェイルセーフ装置が適用される、マイクロコンピュータを含んで構成される自動車用エンジンの電子制御式スロットルバルブシステムを示す。
【００１４】
図１において、エンジン１の吸気管２にバタフライ式のスロットルバルブ３が介装され、該スロットルバルブ３の開度によってエンジン１の吸入空気量が調整される。
【００１５】
前記スロットルバルブ３は、モータ等のアクチュエータ４によって開閉駆動されるようになっており、該アクチュエータ４にはリレー５を介して電源ＶＣＣが接続される。
【００１６】
前記リレー５のＯＮ・ＯＦＦ及び前記アクチュエータ４による前記スロットルバルブ３の駆動位置（開度）を制御するマイクロコンピュータ６は、ＣＰＵ６１，ＲＡＭ６２，ＲＯＭ６３，Ｉ／Ｏ６４等を含んで構成される。
【００１７】
前記マイクロコンピュータ６には、アクセル開度センサ７、イグニッションスイッチ８、ニュートラルスイッチ９、エンジン回転センサ１０等からの検出信号が入力される。
【００１８】
そして、予めＲＯＭ６３に記憶されているプログラムに従って前記アクセル開度データ等を演算処理することで目標スロットル開度を決定し、該目標スロットル開度に前記スロットルバルブ３を駆動すべく、アクチュエータ４に開度制御信号（詳しくは、アクチュエータ４への通電を制御するパワートランジスタのデューティ制御信号）を出力する。
【００１９】
また、前記目標スロットル開度の演算処理等に用いるＲＡＭ６２の読出し・書き込みを診断し、不良発生時には、前記リレー５を強制的にＯＦＦするフェイルセーフ処理を行う。
【００２０】
具体的には、図２の論理演算回路に示すようにして、ＲＡＭ６２の読出し・書き込み不良の診断結果に基づくフェイルセーフ処理が行われるようになっている。まず、選択されたＲＡＭ６２の所定アドレスにおける読出し・書き込み診断を行う。
【００２１】
前記読出し・書き込み診断は、例えば、診断対象アドレスに基準データ（例えばAAAAAAAAh）を書き込み、該書き込みデータをテンポラリ領域にコピーし、前記テンポラリデータを反転させた後（反転データ＝55555555ｈ）、該反転データを診断対象アドレスに格納させ、本来共に前記反転データになるはずの診断対象アドレスからの読み出しデータと前記テンポラリデータとを比較して、両者に相違がある場合に、前記診断対象アドレスについて読出し・書き込み不良を判定する。
【００２２】
また、ＲＡＭ診断を行わせる診断条件として本実施の形態では、イグニッションスイッチのＯＮを条件とするが、イグニッションスイッチがＯＮのときに１がセットされるフラグ＃ＩＧＮＳＷと、イグニッションスイッチがＯＦＦのときに１がセットされるフラグ＃ＩＩＧＮＳＷとをそれぞれ設定し、フラグ＃ＩＧＮＳＷが１であるか、又は、フラグ＃ＩＩＧＮＳＷが０であるときに、ＲＡＭ診断を実行させる構成としてある。
【００２３】
かかる構成によると、フラグ＃ＩＧＮＳＷ，＃ＩＩＧＮＳＷを格納するＲＡＭのアドレスがワード線故障やビット線故障によって、一律に０又は１になったとしても、一方で診断条件の成立が判断され、ＲＡＭ診断を行わせることができる。
【００２４】
前記診断の結果、読出し・書き込み不良が判定されると、包括フラグＲＡＭＮＧＭ内のＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＭに１をセットすると共に、包括フラグＲＡＮＧＭ２内のＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＭに１をセットする。
【００２５】
以下、前記包括フラグＲＡＭＮＧＭ内のフラグを基礎とするフェイルセーフ処理系を主演算部側、前記包括フラグＲＡＮＧＭ２内のフラグを基礎とするフェイルセーフ処理系を副演算部側と称するものとする。即ち、本実施形態においては、フェイルセーフ処理系（フェイルセーフ制御信号の出力系）を２重に備えている。
【００２６】
主演算部側では、前記ＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＭと、同じく包括フラグＲＡＭＮＧＭ内のＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＳとを論理和（ＯＲ）演算する。同様に、副演算部側では、前記ＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＭと、同じく包括フラグＲＡＮＧＭ２内のＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＳとを論理和（ＯＲ）演算する。
【００２７】
前記ＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＳは、メインＣＰＵとサブＣＰＵとを備える場合に、サブＣＰＵ側の読出し・書き込み診断の結果がセットされるフラグであり、本実施形態の１ＣＰＵ構成では、常に０であるものとする。
【００２８】
前記論理和演算の結果を、主演算部側では、包括フラグＲＡＭＮＧＭ内のフェイルセーフフラグ＃ＦＬＧＦＳＭにセットし、副演算部側では、包括フラグＲＡＮＧＭ２内のフェイルセーフフラグ＃ＦＬＧＦＳＭにセットする。
【００２９】
前記フェイルセーフフラグ＃ＦＬＧＦＳＭは、主演算部側と副演算部側とでそれぞれに、フェイルセーフとして電子制御スロットルの制御を禁止するか否かを選択するＲＯＭ上のフラグ＃ＦＳ１（本実施形態では＃ＦＳ１＝１）と論理積（ＡＮＤ）演算される。
【００３０】
主演算部側の論理積演算の結果と、副演算部側の論理積演算の結果とが、主演算部側で論理和（ＯＲ）演算され、該論理和（ＯＲ）演算の結果が禁止条件成立フラグ＃ＥＴＣＯＦＦにセットされる。また、副演算部側では、主演算部側の論理積演算の結果と、副演算部側の論理積演算の結果とが、否定論理和（ＮＯＲ）演算され、該否定論理和（ＮＯＲ）演算の結果が禁止条件成立フラグ＃ＥＴＣＯＦＦ＿Ｓにセットされる。
【００３１】
続いて、主演算部側では、前記禁止条件成立フラグ＃ＥＴＣＯＦＦと、モータリレー診断に基づくリレーＯＦＦ要求フラグ＃ＲＬＹＯＦＦＲＱ（＝１：ＯＦＦ要求有り）とを、否定論理和（ＮＯＲ）演算し、該演算結果をモータリレー制御フラグ＃ＲＬＹＯＮにセットする。
【００３２】
副演算部側では、前記禁止条件成立フラグ＃ＥＴＣＯＦＦ＿Ｓと、モータリレー診断に基づくリレーＯＮ要求フラグ＃ＲＬＹＯＮ＿ＳＱ（＝１：ＯＮ要求有り）とを、否定論理積（ＮＡＮＤ）演算し、該演算結果をモータリレー制御フラグ＃ＲＬＹＯＮ＿Ｓにセットする。
【００３３】
主演算部側のモータリレー制御フラグ＃ＲＬＹＯＮは、否定（ＮＯＴ）演算された後、論理積（ＡＮＤ）回路に反転入力される。また、副演算部側のモータリレー制御フラグ＃ＲＬＹＯＮ＿Ｓは、否定（ＮＯＴ）演算された後、前記論理積（ＡＮＤ）回路にそのまま入力される。
【００３４】
前記論理積（ＡＮＤ）回路には、上記の他、ＲＡＭ診断から直接リレーＯＦＦフラグ＃ＲＡＭＦＳ（＝１：ＲＡＭ不良時）が入力される。ＲＡＭの読み出し・書き込み不良が診断され、前記ＲＡＭ診断ＮＧフラグ＃ＦＬＧＲＴＭに１がセットされると、前記禁止条件成立フラグ＃ＥＴＣＯＦＦが１にセットされる一方、禁止条件成立フラグ＃ＥＴＣＯＦＦ＿Ｓが０にセットされる。
【００３５】
その結果、モータリレー制御フラグ＃ＲＬＹＯＮに０がセットされる一方、モータリレー制御フラグ＃ＲＬＹＯＮ＿Ｓに１がセットされ、モータリレー制御フラグ＃ＲＬＹＯＮ，＃ＲＬＹＯＮ＿Ｓに基づく論理積（ＡＮＤ）回路の入力値はいずれも０となり、論理積（ＡＮＤ）回路の出力（フェイルセーフ制御信号）は０（ＬＯＷ）となって、モータリレーがＯＦＦされる。
【００３６】
このように主演算部側と副演算部側とで論理を逆にしてモータリレー制御フラグ＃ＲＬＹＯＮ，＃ＲＬＹＯＮ＿Ｓを設定させる構成であるから、ＲＡＭの読み出し・書き込み不良が診断されているにも関わらず、ＲＡＭのワード線及び／又はビット線の故障によって例えば禁止条件成立フラグ＃ＥＴＣＯＦＦ，禁止条件成立フラグ＃ＥＴＣＯＦＦ＿Ｓ等を格納するアドレス部分が影響を受けて、フラグ＃ＥＴＣＯＦＦ，＃ＥＴＣＯＦＦ＿Ｓが共に０になったとしても、フラグ＃ＥＴＣＯＦＦ＿Ｓは、ＲＡＭの読み出し・書き込み不良時に０がセットされるべきフラグであるから、フラグ＃ＥＴＣＯＦＦに基づいてリレーＯＦＦを行えなくても、フラグ＃ＥＴＣＯＦＦ＿ＳによってリレーをＯＦＦさせることができる。
【００３７】
また、ＲＡＭのワード線及び／又はビット線の故障によって例えば禁止条件成立フラグ＃ＥＴＣＯＦＦ，禁止条件成立フラグ＃ＥＴＣＯＦＦ＿Ｓが共に１になった場合には、逆に、フラグ＃ＥＴＣＯＦＦ＿Ｓに基づいてリレーＯＦＦを行えなくても、フラグ＃ＥＴＣＯＦＦによってリレーをＯＦＦさせることができる。
【００３８】
本実施の形態では、フラグ＃ＥＴＣＯＦＦ＿Ｓの他、ニュートラルスイッチ、エンジン回転、スタータスイッチ、バッテリ電圧、イグニッションスイッチなどの条件（図中(1)の条件）から、モータの駆動電流を制御するパワートランジスタをＯＦＦする論理積演算が行われるようになっており、ＲＡＭ故障によりフェイルセーフフラグ＃ＥＴＣＯＦＦ＿Ｓに０がセットされると、リレーがＯＦＦされると共に、パワートランジスタがＯＦＦされるようになっている。
【００３９】
ところで、禁止条件成立フラグ＃ＥＴＣＯＦＦ，禁止条件成立フラグ＃ＥＴＣＯＦＦ＿ＳによりリレーＯＦＦの要求が出力される条件であっても、該リレーＯＦＦ要求をクリアしてモータリレーをＯＮ状態に保持し、モータによるスロットル駆動を行わせたい場合には、図３に示すような論理演算を行わせるようにすれば良い。
【００４０】
図３に示す例では、主演算部側で、前記禁止条件成立フラグ＃ＥＴＣＯＦＦとクリア条件１の否定（ＮＯＴ）演算結果とを論理積（ＡＮＤ）演算し、その結果を、フェイルセーフフラグ＃ＥＴＣＦＡＩＬにセットする。
【００４１】
また、副演算部側では、前記禁止条件成立フラグ＃ＥＴＣＯＦＦ＿Ｓとクリア条件２とを論理和（ＯＲ）演算し、その結果を、フェイルセーフフラグ＃ＥＴＣＦＡＬ＿Ｓにセットする。
【００４２】
尚、前記クリア条件１・クリア条件２は、フェイルセーフ要求をクリアするためのものであり、クリア条件が成立しているときに１が設定される構成となっている。
【００４３】
そして、主演算部側では、前記フェイルセーフフラグ＃ＥＴＣＦＡＩＬと、モータリレー診断に基づくリレーＯＦＦ要求フラグ＃ＲＬＹＯＦＦＲＱ（＝１：ＯＦＦ要求有り）とを、否定論理和（ＮＯＲ）演算し、該演算結果をモータリレー制御フラグ＃ＲＬＹＯＮにセットする。
【００４４】
副演算部側では、前記フェイルセーフフラグ＃ＥＴＣＦＡＬ＿Ｓと、モータリレー診断に基づくリレーＯＮ要求フラグ＃ＲＬＹＯＮ＿ＳＱ（＝１：ＯＮ要求有り）とを、否定論理積（ＮＡＮＤ）演算し、該演算結果をモータリレー制御フラグ＃ＲＬＹＯＮ＿Ｓにセットする。
【００４５】
ここで、前記クリア条件１，２の設定例を説明する。前記クリア条件１，２も主・副の２重の系によってそれぞれ設定されるよう構成されており、例えば図４（Ａ），（Ｂ）に示すような論理演算によって設定される。
【００４６】
図４（Ａ）は、主演算部側のクリア条件１を演算する構成を示し、まず、アクセル開度センサ、スロットル開度センサの故障診断の結果がセットされる故障判定フラグ＃ＡＰＳＳＮＧ，＃ＴＰＳＳＮＧの論理和（ＯＲ）演算を行う。
【００４７】
前記故障判定フラグ＃ＡＰＳＳＮＧ，＃ＴＰＳＳＮＧは、それぞれ２重に備えられているアクセル開度センサ、スロットル開度センサの一方のみが故障しているときに１がセットされるようになっている。ここで、センサの一方のみが故障しているときには、アイドルスイッチＯＦＦ、かつ、ブレーキスイッチＯＦＦを条件に、残る正常なセンサを用いてスロットル開度を制御させるべく（リンプホーム制御）、前記クリア条件１を設定させる。
【００４８】
具体的には、主演算部側で、故障判定フラグ＃ＡＰＳＳＮＧ，＃ＴＰＳＳＮＧの論理和（ＯＲ）演算の結果を、アイドルスイッチのＯＦＦ時に１がセットされるアイドルＯＦＦフラグ＃ＩＤＬＥＯＦＦ、及び、ブレーキスイッチのＯＦＦ時に１がセットされるブレーキＯＦＦフラグ＃ＢＲＫＳＷＯＦＦと論理積（ＡＮＤ）演算し、リンプホーム制御要求時であって、アイドルスイッチＯＦＦ、かつ、ブレーキスイッチＯＦＦであるときに、前記論理積（ＡＮＤ）演算の結果として１が出力されるようにする。
【００４９】
前記論理積（ＡＮＤ）演算は、アイドルスイッチのＯＮ経験を示すアイドル経験フラグ＃ＥＴＣＦＪＵＤ（＝１：アイドル経験済み）と論理積（ＡＮＤ）演算され、リンプホーム制御要求時であって、アイドルスイッチＯＦＦ、かつ、ブレーキスイッチＯＦＦであり、然も、アイドルを経験しているときには、クリア条件１が成立する。
【００５０】
一方、副演算部側では、図４（Ｂ）に示すように、２重センサの一方のみが故障しているときに０がセットされる故障判定フラグ＃ＡＰＳＳＮＧ＿Ｓ，＃ＴＰＳＳＮＧ＿Ｓとを、否定論理積（ＮＡＮＤ）演算し、更に、該否定論理積（ＮＡＮＤ）演算の結果とアイドルＯＦＦフラグ＃ＩＤＬＥ＿ＯＦＦとブレーキＯＦＦフラグ＃ＢＲＫＳＷ＿ＯＦＦとを否定論理積（ＮＡＮＤ）演算する。
【００５１】
尚、前記アイドルＯＦＦフラグ＃ＩＤＬＥ＿ＯＦＦ、ブレーキＯＦＦフラグ＃ＢＲＫＳＷ＿ＯＦＦは、前記アイドルＯＦＦフラグ＃ＩＤＬＥＯＦＦ、ブレーキＯＦＦフラグ＃ＢＲＫＳＷＯＦＦと同様に、アイドルスイッチのＯＦＦ時に１がセットされ、また、ブレーキスイッチのＯＦＦ時に１がセットされるフラグである。
【００５２】
そして、上記否定論理積（ＮＡＮＤ）演算の結果を、アイドル経験時に０がセットされるフラグ＃ＥＴＣＦＪＵＤ＿Ｓと否定論理和（ＮＯＲ）演算し、該否定論理和（ＮＯＲ）の演算結果を、前記クリア条件２とする。
【００５３】
該クリア条件２も、クリア条件１と同様に、リンプホーム制御要求時であって、アイドルスイッチＯＦＦ、かつ、ブレーキスイッチＯＦＦであり、然も、アイドルを経験しているときに１となるが、論理が逆になっているので、ＲＡＭのワード線又はビット線の故障に影響されて前記故障判定フラグ＃ＡＰＳＳＮＧ，＃ＴＰＳＳＮＧ，＃ＡＰＳＳＮＧ＿Ｓ，＃ＴＰＳＳＮＧ＿Ｓが一律に０又は１になった場合には、クリア条件１，２のいずれか一方が非成立となるので、ＲＡＭ故障に基づくリレーＯＦＦ要求が実行されなくなることを回避できる。
【図面の簡単な説明】
【図１】実施の形態において本発明が適用される電子制御式スロットルバルブシステムを示す図。
【図２】実施の形態におけるＲＡＭ診断に基づくフェイルセーフ制御の様子を示す論理回路図。
【図３】フェイルセーフ制御の第２の実施形態を示す論理回路図。
【図４】第２実施形態におけるフェイルセーフ要求のクリア条件の設定を示す論理回路図。
【符号の説明】
１…エンジン
３…スロットルバルブ
４…アクチュエータ（モータ）
５…リレー
６…マイクロコンピュータ
６１…ＣＰＵ
６２…ＲＡＭ
６３…ＲＯＭ
６４…Ｉ／Ｏ
【図１】
0004312300.tif 000002
【図２】
0004312300.tif 000003
【図３】
0004312300.tif 000004
【図４】
0004312300.tif 000005