(57)【特許請求の範囲】
【請求項１】
表面に凹凸を有する製品ウエハと当該製品ウエハと比較して表面平坦なダミーウエハとを合わせて最大処理枚数のウエハをバッチ式のＣＶＤ装置内に充填し、前記製品ウエハの表面に所定膜厚の成膜を行う際の成膜時間導出方法であって、
前記ＣＶＤ装置内に第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn1 Ｘ＋ｂn1 …（１）を求める工程と、
前記ＣＶＤ装置内に第２の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn2 Ｘ＋ｂn2 …（２）を求める工程と、
前記ＣＶＤ装置の状態が変化した後に、当該ＣＶＤ装置内に前記第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn11Ｘ＋ｂn11…（３）を求める工程と、
前記一次式（１）〜（３）における各定数ａn1 ，ｂn1 ，ａn2 ，ｂn2 ，ａn11，ｂn11を用いて、前記ＣＶＤ装置の状態が変化した後における前記第２の所定枚数の製品ウエハの成膜処理における成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝（ａn2 ／ａn1 ）×ａn11×Ｘ＋（ｂn2 ／ｂn1 ）×ｂn11…（４）を求める工程と、
前記一次式（４）に基づいて、前記ＣＶＤ装置の状態が変化した後における前記第２の所定枚数の製品ウエハの成膜処理において所定の成膜膜厚が得られる成膜時間を求める工程とを行う
ことを特徴とする成膜時間導出方法。
【請求項２】
表面に凹凸を有する製品ウエハと当該製品ウエハと比較して表面平坦なダミーウエハとを合わせて最大処理枚数のウエハをバッチ式のＣＶＤ装置内に充填し、前記製品ウエハの表面に所定膜厚の成膜を行う方法であって、前記ＣＶＤ装置内に第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn1 Ｘ＋ｂn1 …（５）を求める工程と、
前記ＣＶＤ装置内に第２の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn2 Ｘ＋ｂn2 …（６）を求める工程と、
前記ＣＶＤ装置の状態が変化した後に、当該ＣＶＤ装置内に前記第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn11Ｘ＋ｂn11…（７）を求める工程と、
前記一次式（５）〜（７）における各定数ａn1 ，ｂn1 ，ａn2 ，ｂn2 ，ａn11，ｂn11を用いて、前記ＣＶＤ装置の状態が変化した後における前記第２の所定枚数の製品ウエハの成膜処理における成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝（ａn2 ／ａn1 ）×ａn11×Ｘ＋（ｂn2 ／ｂn1 ）×ｂn11…（８）を求める工程と、
前記一次式（８）に基づいて、前記ＣＶＤ装置の状態が変化した後における前記第２の所定枚数の製品ウエハの成膜処理において所定の成膜膜厚が得られる成膜時間を求め、当該成膜時間にて前記第２の所定枚数の製品ウエハの成膜を行う
ことを特徴とする成膜方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、成膜時間導出方法および成膜方法に関し、特には表面積の大きなウエハ表面に対してバッチ式のＣＶＤ装置を用いて所定膜厚の成膜を行う場合の成膜時間導出方法および成膜方法に関する。
【０００２】
【従来の技術】
近年半導体装置の高集積化にともない、ＤＲＡＭのようなキャパシタを有する半導体装置においては、セル面積を縮小しながらもキャパシタ容量を確保する必要があり、種々の技術検討が進められている。例えばＤＲＡＭにおいては、キャパシタを単純スタック構造からシリンダ構造へ変更することでキャパシタ表面積を増加させる構成が採用されている。またノード電極表面にリンをドープしたポリシリコンの半球グレイン（hemispherical grained-silicon以下、ＨＳＧ−Ｓｉと記す）を形成してノード電極の表面積を増加させ、これによってさらにキャパシタの表面積を増加させる構成も採用されている。
【０００３】
また、キャパシタ絶縁膜としては窒化シリコン膜が採用されているが、その薄膜形成は一般的に縦型のバッチ式減圧ＣＶＤ(chemical vapor deposition）装置にて２５枚〜１５０枚程度のウエハに対して一括して行われている。ところが、上述したように表面積が増加したノード電極を有するウエハに対してバッチ式のＣＶＤ装置で成膜処理を行う場合、ウエハの処理枚数が多い程、窒化シリコン膜の成膜レートが遅くなるといった現象が生じる。これは、成膜表面積が極端に増大した場合、成膜表面に対する成膜ガス（ＳｉＨ2Ｃｌ2およびＮＨ3）の供給が不足するためであり、キャパシタが単純スタック構造である場合には見られない現象であった。このような成膜ガスの供給不足を補うために、成膜ガスを大流量化することが考えられるが、この場合ＣＶＤ装置内におけるパーティクル（副生成物であるＨＮ4Ｃｌ）の発生を誘起するため望ましい方法ではなかった。
【０００４】
そこで、キャパシタ絶縁膜の形成工程においては、ＣＶＤ装置へのウエハ充填枚数毎に予め成膜レートに関する基礎データを実験的に導出しておき、これに基づいてねらい膜厚が得られるような処理時間を求めてＣＶＤ成膜を行っている。
【０００５】
【発明が解決しようとする課題】
ところが半導体装置の製造工程においては、例えば所定回数の処理を繰り返す毎に製造装置のメンテナンスを行うが、ＣＶＤ装置においてはメンテナンスを行う毎に成膜レートが微妙に変化する。このため、キャパシタ絶縁膜の成膜のようなねらい膜厚を厳しく管理する必要のある工程では、メンテナンスを行う毎に成膜レートに関する基礎データを実験的に導出する必要が生じる。
【０００６】
特に、上述したようなウエハの充填枚数によって成膜レートが変化するような成膜処理を行う場合、基礎データを実験的に導出する方法をそのまま適用すると、ＣＶＤ装置のメンテナンスを行う毎に、処理枚数毎の基礎データを実験的に導出する必要がある。例えば、この成膜処理が、ＣＶＤ装置内に２５枚、５０枚、７５枚、１００枚の各毎数でウエハを充填して行われる場合、成膜レートの基礎データを得るためには、各枚数段階での処理を２回ずつ成膜時間を変化させた実験的な成膜を行う必要があり、各成膜において５時間程度の処理時間を要するとした場合、全ての基礎データを得るためには４段階×２回×５時間＝４０時間の時間を要することになる。これは、ＣＶＤ装置のマシンダウンタイムを増大させる要因になる。
【０００７】
そこで本発明は、大表面積上へのＣＶＤ成膜においてＣＶＤ装置のマシンダウンタイムの低減を達成することが可能な成膜時間導出方法および成膜方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明の成膜時間導出方法は、表面に凹凸を有する製品ウエハと当該製品ウエハと比較して表面平坦なダミーウエハとを合わせて最大処理枚数のウエハをバッチ式のＣＶＤ装置内に充填し、製品ウエハの表面に所定膜厚の成膜を行う際の成膜時間導出方法であり、次のように行うことを特徴としている。先ず、ＣＶＤ装置内に第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、前記ＣＶＤ装置内に第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn1 Ｘ＋ｂn1 …（９）を求める。また、ＣＶＤ装置内に第２の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn2 Ｘ＋ｂn2 …（１０）を求める。その後、ＣＶＤ装置の状態が変化した後に、当該ＣＶＤ装置内に前記第１の所定枚数の製品ウエハと共にダミーウエハを装填して最大処理枚数とした実験的な成膜処理を複数回行い、成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝ａn11Ｘ＋ｂn11…（１１）を求める。次いで、一次式（９）〜（１１）における各定数ａn1 ，ｂn1 ，ａn2 ，ｂn2 ，ａn11，ｂn11を用いて、前記ＣＶＤ装置の状態が変化した後における前記第２の所定枚数の製品ウエハの成膜処理における成膜時間Ｘと成膜膜厚Ｙとの関係を示す一次式Ｙ＝（ａn2 ／ａn1 ）×ａn11×Ｘ＋（ｂn2 ／ｂn1 ）×ｂn11…（１２）を求める。そして、この一次式（１２）に基づいて、ＣＶＤ装置の状態が変化した後における前記第２の所定枚数の製品ウエハの成膜処理において所定の成膜膜厚が得られる成膜時間を求める。
【０００９】
また、本発明の成膜方法は、上述した成膜時間導出方法によって得られた成膜時間に従って所定枚数の製品ウエハに対する成膜を行うことを特徴としている。
【００１０】
このような成膜時間導出方法および成膜方法では、ＣＶＤ装置の状態が変化した後には、第１の所定枚数の製品ウエハをＣＶＤ装置内に充填しての実験的な成膜処理のみを行うことで、つまり第２の所定枚数の製品ウエハをＣＶＤ装置内に充填しての実験的な成膜処理を行うことなく、第２の所定枚数の製品ウエハを成膜処理する場合の成膜膜厚と成膜時間との関係が得られる。したがって、ＣＶＤ装置の状態が変化した後に、各所定枚数の製品ウエハをＣＶＤ装置内に充填しても実験的な成膜処理を行うことで成膜時間を導出する場合と比較して、実験的な成膜処理の回数を削減することができる。
【００１１】
【発明の実施の形態】
以下本発明の成膜時間導出方法および成膜方法の実施の形態を図面に基づいて詳細に説明する。ここでは、縦型バッチ式減圧ＣＶＤ装置を用い、ＤＲＡＭの製造工程において、ノード電極を覆う状態でキャパシタシリコン窒化膜を形成する場合に本発明を適用した実施の形態を説明する。
【００１２】
図１（１）に示すように、成膜処理を行う製品ウエハＷは、例えば単結晶シリコンからなる基板１表面が絶縁膜２で覆われ、この絶縁膜２に基板１に達するノードコンタクト３が形成され、このノードコンタクト３に接続する状態で絶縁膜２上にノード電極４が形成されている。このノード電極４は、バレル型に形成された非晶質シリコンの表面にＨＳＧ−Ｓｉ４ａを成長させてなるものであり、これによって表面積を増大させたものである。
【００１３】
このような構成のノード電極４が形成された製品ウエハＷに対して、図１(２)に示すように、ノード電極４表面を覆うキャパシタシリコン窒化膜５を所定膜厚で形成する場合には、キャパシタシリコン窒化膜形成用縦型バッチ式減圧ＣＶＤ装置（以下、単にＣＶＤ装置と記す）を用いる。
【００１４】
図２に示すように、このＣＶＤ装置は、円筒型の上端を閉塞させた状態で立設させたアウターチューブ１１内に、上端側を解放させた状態でインナーチューブ１２を立設させ、このインナーチューブ１２内に製品ウエハＷを保持したボート１３が収納される。またアウターチューブ１１の外周にはヒータ１５が設けられ、内部の加熱が自在に構成されている。さらに、アウターチューブ１１には排気管１６が接続され、インナーチューブ１２には反応ガスの導入管１７が接続されており、インナーチューブ１２に導入された反応ガスがアウターチューブ１１側から排気されるように構成されている。また、インナーチューブ１２の下方には真空ロードロック室１８が設けられ、このロードロック室１８からインナーチューブ１２内に、ボート１３に保持された製品ウエハＷが搬入出されるように構成されている。
【００１５】
図３に示すように、このＣＶＤ装置には、水平状態に保たれた製品ウエハＷが上下方向に所定間隔を保った積層状態で装填され、１００枚の製品ウエハＷを一括して成膜処理できる。また通常、製品ウエハＷは２５枚を１単位（１ロット）として生産ラインで流すため、本実施形態においてもＣＶＤ装置に対する製品ウエハＷの装填枚数は２５枚、５０枚、７５枚、１００枚を想定する。また製品ウエハＷのＣＶＤ装置内への充填枚数が１００枚に満たない場合には、上から順に製品ウエハＷを装填して行くこととする。そして、製品ウエハＷのない場所にはダミーウエハを装填することとする。このダミーウエハは、表面に凹凸が設けられていないウエハであることとする。
【００１６】
また、このＣＶＤ装置内には、製品ウエハＷおよびダミーウエハの他に、膜厚管理ウエハが充填されることとする。この膜厚管理ウエハは、表面平坦ウエハであり、製品ウエハＷおよびダミーウエハの装填位置の直下（ボトム位置、以下ＢＴＭと記す）と、製品ウエハの装填位置の直上（トップ位置、以下ＴＯＰと記す）と、製品ウエハ５０枚ずつの装填位置の間（センター位置、以下ＣＮＴと記す）の３箇所に装填可能である。
【００１７】
次に、このようなＣＶＤ装置を用いたキャパシタシリコン窒化膜の成膜を説明する。以下の１）〜５）のようにして、基礎データを得る。
【００１８】
１）先ず、ＣＶＤ装置に、図１（１）を用いて説明した構成の表面積の大きい製品ウエハＷを０枚装填し（装填せず）、ダミーウエハを１００枚装填すると共に、膜厚管理ウエハをＣＮＴへ装填する。ここでは、製品ウエハＷの充填枚数０枚が、請求項に示す第１の所定枚数となる。
【００１９】
この状態で膜厚管理ウエハを交換しながら成膜時間を変化させた複数回（最低２回）のシリコン窒化膜成膜を行う。そして、図４に示すように、製品ウエハＷを０枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係をプロットし、膜厚Ｙと成膜時間Ｘとの関係を表す下記一次式（１３）を得る。
Ｙ＝ａ0Ｘ＋ｂ0…（１３）
ただし、ａ0，ｂ0は定数である。
【００２０】
２）次に、ＣＶＤ装置に、表面積の大きい製品ウエハＷを２５枚装填し、ダミーウエハを７５枚装填すると共に、膜厚管理ウエハをＣＮＴへ装填する。
【００２１】
この状態で、膜厚管理ウエハを交換しながら成膜時間を変化させた複数回（最低２回）のシリコン窒化膜成膜を行う。そして、製品ウエハＷを２５枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係をプロットし、膜厚Ｙと成膜時間Ｘとの関係を表す下記一次式（１４）を得る。
Ｙ＝ａ25 Ｘ＋ｂ25 …（１４）
ただし、ａ25 ，ｂ25 は定数である。
【００２２】
３）さらに、ＣＶＤ装置に、表面積の大きい製品ウエハＷを５０枚装填し、ダミーウエハを５０枚装填すると共に、膜厚管理ウエハをＣＮＴへ装填する。
【００２３】
この状態で、膜厚管理ウエハを交換しながら成膜時間を変化させた複数回（最低２回）のシリコン窒化膜成膜を行う。そして、製品ウエハＷを５０枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係をプロットし、膜厚Ｙと成膜時間Ｘとの関係を表す下記一次式（１５）を得る。
Ｙ＝ａ50 Ｘ＋ｂ50 …（１５）
ただし、ａ50 ,ｂ50 は定数である。
【００２４】
４）また、ＣＶＤ装置に、表面積の大きい製品ウエハＷを７５枚、ダミーウエハを２５枚装填すると共に、膜厚管理ウエハをＣＮＴへ装填する。
【００２５】
この状態で、膜厚管理ウエハを交換しながら成膜時間を変化させた複数回（最低２回）のシリコン窒化膜成膜を行う。そして、製品ウエハＷを７５枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係をプロットし、膜厚Ｙと成膜時間Ｘとの関係を表す下記一次式（１６）を得る。
Ｙ＝ａ75 Ｘ＋ｂ75 …（１６）
ただし、ａ75 ,ｂ75 は定数である。
【００２６】
５）そして、ＣＶＤ装置に、表面積の大きい製品ウエハＷを１００枚、ダミーウエハを０枚装填すると共に、膜厚管理ウエハをＣＮＴへ装填する。
【００２７】
この状態で、膜厚管理ウエハを交換しながら成膜時間を変化させた複数回（最低２回）のシリコン窒化膜成膜を行う。そして、製品ウエハＷを１００枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係をプロットし、膜厚Ｙと成膜時間Ｘとの関係を表す下記一次式（１７）を得る。
Ｙ＝ａ100Ｘ＋ｂ100…（１７）
ただし、ａ100，ｂ100は定数である。
【００２８】
図４に示すように、製品ウエハＷの装填枚数が多くなるほど同じ成膜時間で成膜膜厚が低減していることが分かる。尚、ここでは、一次式（１３）〜（１７）および図４のプロットが基礎データとなる。そして、この基礎データを得るための各成膜工程は、上述した順序に限定されることはない。また、以上においては、製品ウエハＷの装填枚数２５枚、５０枚、７５枚、１００枚の各枚数が、請求項に示す第２の所定枚数となる。
【００２９】
次に、上述のようにして取得した基礎データに基づいて、ＣＶＤ装置の状態が変化した後における、製品ウエハＷの各充填枚数に対するシリコン窒化膜厚Ｙと成膜時間Ｘの関係を導出する手順を説明する。
【００３０】
６）先ず、例えばＣＶＤ装置のメンテナンスを行うことで、このＣＶＤ装置の状態が変化した後に、このＣＶＤ装置に図１（１）で示した製品ウエハＷを第１の所定枚数である０枚装填し（装填せず）、ダミーウエハを１００枚装填すると共に、膜厚管理ウエハをＣＮＴへ装填する。
【００３１】
この状態で、膜厚管理ウエハを交換しながら成膜時間を変化させた複数回（例えば１７分と２５分との２回）のシリコン窒化膜成膜を行う。そして、図５に示すように、製品ウエハ０枚充填におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係をプロットし、膜厚Ｙと成膜時間Ｘとの関係を表す下記一次式（１８）を得る。
Ｙ＝ａ01 Ｘ＋ｂ01 …（１８）
ただし、ａ01 ，ｂ01 は定数であることとする。
【００３２】
７）次に、ＣＶＤ装置メンテナンス後における表面積の大きい製品ウエハを２５枚装填した場合の膜厚Ｙと成膜時間Ｘとの関係を得るが、この際、実験的な成膜を行うことなく、次のような本発明に特徴的なパラメータ導出を行うことによって、実際に成膜条件出しを行うことなくこの関係を導出する。
【００３３】
すなわち、得ようとする膜厚Ｙと成膜時間Ｘとの関係を示す一次式をＹ＝ａ251Ｘ＋ｂ251とした場合、一次式（１３），（１４），（１８）の定数を用い、ａ251＝（a01 ／ａ0 ）×ａ25 、ｂ251＝（ｂ01 ／ｂ0  ）×ｂ25 としてこの一次式における定数ａ251，ｂ251を導出する。そして、この一次式から図５に示すように、製品ウエハＷを２５枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係を示すプロットを得る。
【００３４】
８）同様に、ＣＶＤ装置メンテナンス後における表面積の大きい製品ウエハＷを５０枚装填した場合の膜厚Ｙと成膜時間Ｘとの関係を得る。すなわち、得ようとする膜厚Ｙと成膜時間Ｘとの関係を示す一次式をＹ＝ａ5o1Ｘ＋ｂ501とした場合、一次式（１３），（１５），（１８）の定数を用い、ａ501＝（a01 ／ａ0 ）×ａ50 、ｂ501＝（ｂ01 ／ｂ0  ）×ｂ50 としてこの一次式における定数ａ501，ｂ501を導出する。そして、この一次式から図５に示すように、製品ウエハＷを５０枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係を示すプロットを得る。
【００３５】
９）また、ＣＶＤ装置メンテナンス後における表面積の大きい製品ウエハＷを７５枚装填した場合の膜厚Ｙと成膜時間Ｘとの関係を得る。すなわち、得ようとする膜厚Ｙと成膜時間Ｘとの関係を示す一次式をＹ＝ａ751Ｘ＋ｂ751とした場合、一次式（１３），（１６），（１８）の定数を用い、ａ751＝（a01 ／ａ0 ）×ａ75 、ｂ751＝（ｂ01 ／ｂ0  ）×ｂ75 としてこの一次式における定数ａ751，ｂ751を導出する。そして、この一次式から図５に示すように、製品ウエハＷを７５枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係を示すプロットを得る。
【００３６】
１０）さらに、ＣＶＤ装置メンテナンス後における表面積の大きい製品ウエハＷを１００枚装填した場合の膜厚Ｙと成膜時間Ｘとの関係を得る。すなわち、得ようとする膜厚Ｙと成膜時間Ｘとの関係を示す一次式をＹ＝ａ1001   Ｘ＋ｂ1001   とした場合、一次式（１３），（１７），（１８）の定数を用い、ａ1001   ＝（a01 ／ａ0 ）×ａ100、ｂ1001   ＝（ｂ01 ／ｂ0  ）×ｂ100としてこの一次式における定数ａ1001，ｂ1001を導出する。そして、この一次式から図５に示すように、製品ウエハＷを１００枚充填した場合におけるシリコン窒化膜厚Ｙと成膜時間Ｘの関係を示すプロットを得る。
【００３７】
１１）以上の後、これらの関係式または図５のプロットから、ＣＶＤ装置の状態が変化した後において、製品ウエハＷに対してキャパシタシリコン窒化膜５を所定膜厚で形成する場合の成膜時間を、ＣＶＤ装置に充填される製品ウエハＷの枚数毎に導出する。例えば、キャパシタシリコン窒化膜５のねらい膜厚が５ｎｍである場合、製品ウエハＷの充填枚数が２５枚であれば成膜時間２２分１５秒、製品ウエハＷの充填枚数が５０枚であれば成膜時間２２分４５秒、製品ウエハＷの充填枚数が７５枚であれば成膜時間２３分１５秒、製品ウエハＷの充填枚数が１００枚であれば成膜時間２３分４５秒と導出される。
【００３８】
以上の実施形態においては、ＣＶＤ装置のメンテナンスを行った後等のように、ＣＶＤ装置の状態が変化した後には、０枚の製品ウエハＷをＣＶＤ装置内に充填しての実験的な成膜処理のみを行うことで、つまり２５枚、５０枚、７５枚、１００枚の各枚数の製品ウエハＷをＣＶＤ装置内に充填しての、各実験的な成膜処理を行うことなく、それぞれの充填枚数の製品ウエハＷを成膜処理する場合の成膜膜厚と成膜時間との関係を得ている。
【００３９】
このため、ＣＶＤ装置の状態が変化した後に、製品ウエハＷの各充填枚数毎に実験的な成膜処理を行う場合と比較して、実験的な成膜処理の回数を削減し、ＣＶＤ装置のマシンダウンタイムの低減を図ることが可能になる。また実験的な成膜処理に要する人的工数を削減することが可能になる。
【００４０】
具体的には、２５枚、５０枚、７５枚、１００枚の各充填枚数に関して最低２回ずつの成膜処理が削減される。このため、各成膜処理に５時間要する場合には、４段階×２回×５時間＝４０時間のマシンダウンタイムの削減を図ることができる。
【００４１】
この結果、半導体装置の生産性の向上を図ることができる。
【００４２】
また、ＣＶＤ装置に充填する製品ウエハＷの第１の所定枚数を０枚としたことから、図４のプロットや一次式（１３）〜（１７）等の基礎データを取得した後におけるＣＶＤ装置の状態変化後には、各充填枚数に最適な成膜時間を導出するために、実験的な成膜処理に製品ウエハＷを用いる必要はない。このため、成膜時間導出のための実験的な成膜処理を、通常の平坦なウエハ（ダミーウエハと膜厚評価用ウエハと）のみを用いて容易に行うことが可能になる。尚、第１の所定枚数は、０枚に限定されることはない。ただし、第１の所定枚数を０枚としない場合には、製造工程における製品ウエハＷの充填枚数（２５枚、５０枚…）の中から第１の所定枚数を選択する。この場合、選択された充填枚数以外の充填枚数が第２の所定枚数となる。
【００４３】
以上実施形態においては、ＤＲＡＭのキャパシタシリコン窒化膜を形成する工程を例に採って本発明を説明した。しかし、本発明はこれに限定されることはなく、例えばＦeＲＡＭ（ferroelectric Random Access Memory）やＭＲＡＭ（Magnetic Random Access Memory）などの製造においてキャパシタ誘電膜を形成する工程にも適用可能である。この際、成膜材料は、シリコン窒化膜に限定されることはなく、それぞれのデバイスに適する材料を適宜選択して用いることとする。さらに、キャパシタの構成としても、図１を用いて説明したような基板上に形成する積み上げ型に限定されることはなくトレンチキャパシタであっても良い。また、キャパシタの形成に限定されることもなく、凹凸を有することでその表面積が極端に拡大された製品ウエハに対して膜厚精度の高い成膜を行う場合に広く適用可能である。
【００４４】
【発明の効果】
以上説明したように本発明の成膜時間導出方法および成膜方法によれば、メンテナンスなどによりＣＶＤ装置の状態が変化した後に、所望の成膜膜厚を得るための成膜時間を導出するための実験的な成膜処理の回数を大幅に削減することが可能になり、ＣＶＤ装置のマシンダウンタイムおよび人的工数を低減することができる。この結果、表面積が大幅に拡大された製品ウエハに対する成膜処理において、生産性を大幅に向上させることが可能になる。
【図面の簡単な説明】
【図１】本発明が適用される製品ウエハの一構成例を示す断面図である。
【図２】本発明が適用されるバッチ式ＣＶＤ装置の一構成例を示す図である。
【図３】図２のバッチ式ＣＶＤ装置における製品ウエハの充填状態を説明するための図である。
【図４】実験的に導出した成膜膜厚と成膜時間との関係を示す図である。
【図５】本発明の導出方法によって得られた成膜膜厚と成膜時間との関係を示す図である。
【符号の説明】
Ｗ…製品ウエハ
【図１】
0004273651.tif 000002
【図２】
0004273651.tif 000003
【図３】
0004273651.tif 000004
【図４】
0004273651.tif 000005
【図５】
0004273651.tif 000006