(57)【特許請求の範囲】
【請求項１】
入力信号の交流成分を出力する交流分離手段と、
上記交流分離手段から得られた交流信号に所定のバイアス電圧を加えるクランプ手段と、
上記クランプ手段の出力と上記バイアス電圧に応じた基準電圧とを比較し、当該比較結果に応じて上記クランプ手段の出力信号のデューティ比に応じたパルス信号を出力する比較手段と、
上記パルス信号を電流信号に変換する電圧／電流変換手段と、
上記電流信号を積分し、積分信号を出力する積分手段と、
上記積分信号の交流成分を除去し、直流成分を出力するフィルタと
を有するアシンメトリ検出回路。
【請求項２】
上記交流分離手段は、直流成分をカットオフするキャパシタによって構成されている
請求項１記載のアシンメトリ検出回路。
【請求項３】
上記積分手段は、上記電流信号によってチャージまたはディスチャージされるキャパシタによって構成されている
請求項１記載のアシンメトリ検出回路。
【請求項４】
上記フィルタは、ローパスフィルタからなる
請求項１記載のアシンメトリ検出回路。
【請求項５】
入力信号のアシンメトリを検出するアシンメトリ検出方法であって、
上記入力信号の直流成分をカットオフし、交流成分を出力するステップと、
上記交流成分に所定のバイアス電圧を加えて、当該バイアス電圧で上記入力信号をクランプするステップと、
上記クランプされた信号と上記バイアス電圧に応じた基準電圧とを比較し、当該比較結果に応じて上記クランプされた信号のデューティ比を表すパルス信号を出力するステップと、
上記パルス信号を電流信号に変換するステップと、
上記電流信号を積分し、積分信号を出力するステップと、
上記積分信号の交流成分を除去し、直流成分を出力するステップと
を有するアシンメトリ検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流信号のアシンメトリを検出するアシンメトリ検出回路及びその検出方法に関するものである。
【０００２】
【従来の技術】
アシンメトリ補正回路などにおいて、交流信号のアシンメトリを補正するために、まず入力信号のアシンメトリを検出する必要がある。
従来、交流信号のアシンメトリの検出は、信号のバイアス電圧と信号振幅の中間電位を比較することにで行われていた。図４は、従来のアシンメトリ検出回路の一例を示している。図示のように、このアシンメトリ検出回路２００は、ピークホールド回路２１０，２２０、中間電圧検出回路２３０及びアシンメトリ演算回路２４０によって構成されている。
【０００３】
ピークホールド回路２１０は、入力信号Ｓinの上限値（正のピークレベルＳPK1 ）を保持し、ピークレベル２２０は、同じ入力信号Ｓinの下限値（負のピークレベルＳPK2 ）を保持する。
中間電圧検出回路２３０は、ピークホールド回路２１０と２２０によって求められた正のピークレベルＳPK1 及び負のピークレベルＳPK2 に応じて、入力信号Ｓinの中間電圧を検出する。
【０００４】
ここで、例えば、入力信号Ｓinは、図５に示す波形を有すると仮定する。この入力信号Ｓinに対して、ピークホールド回路２１０は、その正のピークレベルＳPK1 を検出し、ピークホールド回路２２０は、その負のピークレベルＳPK2 を検出する。そして、中間電圧検出回路２３０は、正及び負のピークレベルＳPK1 とＳPK2 に基づき、入力信号Ｓinの中間電圧Ｖ2 を次式によって求め、中間電圧を示す信号ＳM をアシンメトリ演算回路２４０に出力する。
【０００５】
【数１】
Ｖ2 ＝（ＳPK1 −ＳPK2 ）／２        …（１）
【０００６】
即ち、中間電圧Ｖ2 は、図５に示す入力信号Ｓinの波形において、その正のピークレベルＳPK1 と負のピークレベルＳPK2 の中間の電圧であり、図示のように、ａ＝ｂが成立する電圧値である。
【０００７】
アシンメトリ演算回路２４０は、入力信号Ｓinのバイアス電圧Ｖ1 及びその中間電圧Ｖ2 に従って、信号Ｓinのアシンメトリを計算する。
交流信号のアシンメトリは、交流信号のデューティ比が５０％になる直流電圧値に対する上下のピーク電圧の比として定義されている。アシンメトリ演算回路２４０は、この定義に従って、入力された入力信号Ｓinのバイアス電圧Ｖ1 及び中間電圧検出回路２３０によって検出された中間電圧Ｖ2 に基づいて、入力信号Ｓinのアシンメトリを計算することができる。
【０００８】
【発明が解決しようとする課題】
ところで、上述した従来のアシンメトリ検出回路では、入力信号のアシンメトリを求めるために、まず信号の正及び負のピークレベルをピークホールド回路によって検出し、その結果に応じて信号振幅の中間電圧Ｖ1 を検出する。このため、正のピークホールド回路と負のピークホールド回路が必要となり、これらの回路のホールド特性によって求められた中間電圧の精度が大きく左右される。
【０００９】
一方、基準となるバイアス電圧Ｖ1 として交流信号に印加されている電圧が明白な場合は問題がないが、途中の経路で信号のオフセットなどが発生してしまうとバイアス電圧Ｖ1 の精度が低下する。例えば、バイアス電圧Ｖ1 と信号の振幅の中間電圧Ｖ2 とを比較する比較回路（図示せず、例えば、アシンメトリ演算回路２４０の内部にある）までの経路で見ると中間電圧Ｖ2 を求めるためのピークホールド回路で発生するオフセットにより、両者の精度は異なり、アシンメトリの検出精度が低下していまうおそれがある。
このようなアシンメトリの検出精度の低下を防ぐために、各回路に補正を入れたり、各回路ブロックそれぞれの検出精度を上げなければならず、システムとしてより複雑になり、且つ測定条件または信号レベルなどの変動に敏感で干渉に弱くなるという不利益がある。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、回路構成が簡単で、信号レベルに依存せず、確実な検出を実現でき、電圧オフセットなどの影響をほとんど受けることなく高精度のアシンメトリ検出を実現できるアシンメトリ検出回路及びその検出方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明のアシンメトリ検出回路は、入力信号の交流成分を出力する交流分離手段と、上記交流分離手段から得られた交流信号に所定のバイアス電圧を加えるクランプ手段と、上記クランプ手段の出力と上記バイアス電圧に応じた基準電圧とを比較し、当該比較結果に応じて上記クランプ手段の出力信号のデューティ比に応じたパルス信号を出力する比較手段と、上記パルス信号を電流信号に変換する電圧／電流変換手段と、上記電流信号を積分し、積分信号を出力する積分手段と、上記積分信号の交流成分を除去し、直流成分を出力するフィルタとを有する。
【００１２】
また、本発明では、好適には、上記交流分離手段は、直流成分をカットオフするキャパシタによって構成されている。
【００１３】
また、本発明では、好適には、上記積分手段は、上記電流信号によってチャージまたはディスチャージされるキャパシタによって構成されている。
【００１４】
また、本発明では、好適には、上記フィルタは、例えば、ローパスフィルタからなる。
【００１５】
さらに、本発明のアシンメトリ検出方法は、入力信号のアシンメトリを検出するアシンメトリ検出方法であって、上記入力信号の直流成分をカットオフし、交流成分を出力するステップと、上記交流成分に所定のバイアス電圧を加えて、当該バイアス電圧で上記入力信号をクランプするステップと、上記クランプされた信号と上記バイアス電圧に応じた基準電圧とを比較し、当該比較結果に応じて上記クランプされた信号のデューティ比を表すパルス信号を出力するステップと、上記パルス信号を電流信号に変換するステップと、上記電流信号を積分し、積分信号を出力するステップと、上記積分信号の交流成分を除去し、直流成分を出力するステップとを有する。
【００１６】
【発明の実施の形態】
図１は本発明に係るアシンメトリ検出回路の一実施形態を示す回路図である。
図示のように、本実施形態のアシンメトリ検出回路１００は、デューティ比検出回路１１０、フィルタ１２０及びキャパシタ１３０（Ｃ2 ）によって構成されている。
【００１７】
デューティ比検出回路１１０は、キャパシタ１４０（Ｃ1 ）、抵抗素子１５０（Ｒ1 ）、定電圧源１６０（Ｖ2 ）、比較器（コンパレータ）１７０及び電圧／電流変換器（Ｖ／Ｉ変換器）１８０によって構成されている。
【００１８】
以下、図１を参照しつつ、本実施形態のアシンメトリ検出回路の各部分の構成及び機能について説明する。
デューティ比検出回路１１０において、キャパシタ１４０は、入力信号Ｓinの直流成分をカットオフし、交流成分のみを通過させる。
定電圧源１６０は、任意の定電圧Ｖ2 を基準電圧として供給する。
【００１９】
キャパシタ１４０、抵抗素子１５０及び定電圧源１６０によって、入力信号Ｓinに対して、定電圧Ｖ2 に応じたバイアス電圧をＡＰＬ（Average Picture Level ：平均画像レベル）値として与える。即ち、入力信号Ｓinは定電圧Ｖ2 に従ってＡＰＬクランプされる。
【００２０】
図示のように、入力信号Ｓinがキャパシタ１４０を介してコンパレータ１７０の一方の入力端子Ｔin1 に入力される。抵抗素子１５０と定電圧源１６０がコンパレータ１７０の入力端子Ｔin1 と基準電位（接地電位）ＧＮＤとの間に直列接続されている。抵抗素子１５０と定電圧源１６０との接続中点がコンパレータ１７０の他方の入力端子Ｔin2 に接続されている。
【００２１】
このため、コンパレータ１７０の入力端子Ｔin1 に、入力信号ＳinがＡＰＬクランプされた信号ＳACが印加され、入力端子Ｔin2 に基準電圧として定電圧Ｖ2 が入力される。
【００２２】
コンパレータ１７０は、信号ＳACと基準電圧Ｖ2 とを比較し、比較の結果に応じたパルス電圧信号ＶCMP を出力する。コンパレータ１７０において、信号ＳACの比較対象となる基準電圧はＡＰＬ値のため、これらの信号を比較した結果、ＡＰＬ値でのデューティ比に応じた電圧パルスＶCMP が出力される。
【００２３】
電圧／電流変換回路１８０は、入力される電圧信号を電流信号に変換する。即ち、電圧／電流変換回路１８０によって、コンパレータ１７０によって出力された電圧ＶCMP に応じた電流ＩC が出力される。
【００２４】
電圧／電流変換回路１８０によって出力される電流ＩC によってキャパシタ１３０がチャージまたはディスチャージされる。これによって、出力電流ＩC に応じて、キャパシタ１３０の端子から積分電圧ＶC が得られる。
【００２５】
キャパシタ１３０によって得られた積分電圧ＶC がフィルタ１２０に入力される。フィルタ１２０は、例えば、ローパスフィルタによって構成されている。当該ローパスフィルタによって、積分電圧ＶC に含まれている交流信号成分が除去される。その結果、積分電圧ＶC に含まれている直流成分が出力される。当該直流成分は入力信号Ｓinのアシンメトリ検出結果ＳASYMとして出力される。
【００２６】
次に、図２及び図３に示す波形図を参照しつつ、本実施形態におけるアシンメトリ検出の原理について説明する。
図２は、交流信号のアシンメトリの定義を示す波形図である。交流信号のアシンメトリは、デューティ比が５０％になる直流電圧値に対する上限のピーク値と下限のピーク値との比で定義されている。
【００２７】
図示のように、交流信号Ｓinに対して、電圧Ｖ1 でクランプすると、デューティ比が５０％になるとする。このとき、電圧Ｖ1 に対して、信号Ｓinの上限値、即ち正のピークレベルをＡ、下限値、即ち負のピークレベルをＢとすると、信号ＳinのアシンメトリＡＳＹＭは、次式によって求められる。
【００２８】
【数２】
ＡＳＹＭ＝（Ａ−Ｂ）／（Ａ＋Ｂ）×１００％…（２）
【００２９】
式（２）によると、アシンメトリＡＳＹＭが０％というのは、上限値と下限値が等しく、Ａ＝Ｂの場合である。即ち、アシンメトリＡＳＹＭが０％の場合、交流信号が完全に上下対称の形になる。
【００３０】
ここで、近似的に、底辺をデューティ比、高さをピーク値（上限値もしくは下限値）とした三角形について考える。この三角形の面積として、正側面積Ｓp 及び負側面積Ｓn をそれぞれ次のように求めることができる。
【００３１】
【数３】
Ｓp ＝５０×Ａ／２                  …（３）
【００３２】
【数４】
Ｓn ＝５０×Ｂ／２                  …（４）
【００３３】
図３は、入力信号ＳinがＡＰＬ値（電圧Ｖ2 ）に対して、面積Ｓp 及び面積Ｓn を示している。
アシンメトリが０の場合、式（３）及び（４）に従って求められたＳp とＳn は、次式を満足する。
【００３４】
【数５】
Ｓp ＝Ｓn                           …（５）
【００３５】
一方、アシンメトリが０以外の場合、式（３）及び（４）に従って求められたＳp とＳn は、次式を満足する。
【００３６】
【数６】
Ｓp ≠Ｓn                           …（６）
【００３７】
一方、ＡＰＬ値は交流信号の平均値であるので、常に式（５）を満足させる直流電圧値である。アシンメトリが０以外のとき、ＡとＢが等しくならず、ＡＰＬ値は、式（５）により、デューティ比が５０％に等しくなくなる。
【００３８】
即ち、交流信号のピークレベルをモニタしなくても、交流信号のＡＰＬ値におけるデューティ比をモニタすることによって、当該交流信号のアシンメトリを検出することができる。
【００３９】
以下、図１を参照しながら、本実施形態のアシンメトリ検出回路におけるアシンメトリ検出の動作について説明する。
まず、入力交流信号Ｓinがデューティ比検出回路１１０に入力される。デューティ比検出回路１１０において、キャパシタ１４０によって入力信号Ｓinの直流成分がカットオフされ、さらに、抵抗素子１５０及び定電圧源１６０によって、定電圧Ｖ2 にＡＰＬクランプされた信号ＳACが得られ、コンパレータ１７０の入力端子Ｔin1 に入力される。コンパレータ１７０の入力端子Ｔin2 に、比較基準電圧として定電圧Ｖ2 が入力される。
【００４０】
コンパレータ１７０においては、入力端子Ｔin1 とＴin2 に入力された信号が比較される。比較の結果、ＡＰＬ値でのデューティ比を示す電圧パルスＶCMP が出力される。即ち、コンパレータ１７０の出力パルス信号ＶCMP のパルス幅によって、入力信号ＳinがＡＰＬ値に対するデューティ比が表される。
【００４１】
コンパレータ１７０から出力される電圧パルス信号ＶCMP が電圧／電流変換回路１８０に入力され、変換の結果、電圧パルス信号ＶCMP に応じた電流信号ＩC が出力される。
【００４２】
電流信号ＩC によってキャパシタ１３０がチャージまたはディスチャージされる。即ち、電流信号ＩC が積分され、積分信号として、電圧ＶC がキャパシタ１３０の端子から得られる。
【００４３】
フィルタ１２０によって、積分信号ＶC の交流成分が除去され、直流成分のみが出力される。この出力信号は、入力信号Ｓinのアシンメトリを示しており、アシンメトリ検出信号ＳASYMとして出力される。
【００４４】
以上説明したように、本実施形態によれば、簡単な回路を用いるだけで、入力信号のアシンメトリを確実に検出することが可能である。また、デューティ比検出回路において、ＡＰＬ値を定電圧源によって与え、入力信号ＳinをＡＰＬ値でクランプされた信号ＳACが生成され、さらにコンパレータ１７０によって信号ＳACと基準電圧である定電圧源の電圧Ｖ2 とが比較されるので、デューティ比を正しく検出できる。電圧／電流変換回路１８０によって、デューティ比検出結果が電流信号ＩC に変換され、それに応じてキャパシタ１３０によって積分信号ＶC が求められ、積分信号の直流成分に応じてアシンメトリを検出することができる。このため、信号の変動による影響をほとんど受けず、アシンメトリを確実に検出することが可能である。さらに、回路構成が極めて簡単で、例えば、比較回路１７０、電圧／電流変換回路１８０、及びフィルタ１２０については、特に限定したものを使用する必要がなく、既存のものを用いることができるので、アシンメトリ検出回路を含むシステムの開発及び製造コストを低く抑えることができる。
【００４５】
【発明の効果】
以上説明したように、本発明のアシンメトリ検出回路及びその検出方法によれば、簡単な回路構成によってアシンメトリを確実に検出でき、また、信号の積分結果に基づきアシンメトリの検出結果が得られるので、検出結果が電圧信号として出力できるのみではなく、入力信号のレベル変動に依存せず、確実な検出を実現できる。
さらに、本発明によれば、入力信号の直流オフセット及び信号処理回路において生じたオフセットの影響をほとんど受けないため、アシンメトリの検出結果として高い精度を保つことができる利点がある。
【図面の簡単な説明】
【図１】本発明に係るアシンメトリ検出回路の一実施形態を示す回路図である。
【図２】アシンメトリの定義を示す波形図である。
【図３】本実施形態におけるアシンメトリ検出の原理を示す波形図である。
【図４】従来のアシンメトリ検出回路の一例を示す回路図である。
【図５】従来のアシンメトリ検出回路の検出原理を示す波形図である。
【符号の説明】
アシンメトリ検出回路、１１０…デューティ比検出回路、１２０…フィルタ、１３０…キャパシタ、１４０…キャパシタ、１５０…抵抗素子、１６０…定電圧源、１７０…コンパレータ、１８０…電圧電流変換器、２００…従来のアシンメトリ検出回路、２１０…ピークホールド回路、２２０…ピークホールド回路、２３０…中間電圧検出回路、２４０アシンメトリ演算回路、ＧＮＤ…接地電位。
【図１】
0004310908.tif 000002
【図２】
0004310908.tif 000003
【図３】
0004310908.tif 000004
【図４】
0004310908.tif 000005
【図５】
0004310908.tif 000006