(57)【特許請求の範囲】
【請求項１】
導電性フレームを粗化処理する工程と、該導電性フレーム表面にメッキ用レジストを形成する工程と、該メッキ用レジストにフォト・リソ工法により開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキにより導体ポストＡを形成する工程と、該レジストを剥離する工程と、露出した前記導電性フレームと導体ポストＡの表面を粗化処理する工程と、２回目のメッキレジストであるメッキレジストＢを形成する工程と、該メッキレジストＢにフォト・リソ工程により前記導体ポストＡを含む開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキによりバリア金属と導体ポストＢを形成する工程と、該導体ポストＢの露出表面に接合用金属材料層を形成する工程と、該メッキレジストＢを剥離する工程と、接着剤層を形成する工程と、別途製造され被接続層を有した基板を接着剤層を介し、該被接続層を有した基板の被接合部と該導体ポストＢとを該接合用金属材料層を介して接合する工程と、前記導電性フレームと導体ポストＡをエッチングにより除去する工程からなることを特徴とする半導体搭載用基板の製造方法。
【請求項２】
２回目のメッキレジストであるメッキレジストＢが剥離されずに永久レジストとなり、該メッキレジストＢに導体ポストＡを含む開口部を形成する工程において、該開口部がフォト・リソ工程もしくはレーザー工程により形成される請求項１記載の半導体搭載用基板の製造方法。
【請求項３】
導電性フレームを粗化処理する工程と、該導電性フレーム表面にメッキ用レジストを形成する工程と、該メッキ用レジストにフォト・リソ工法により開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキにより導体ポストＡを形成する工程と、該レジストを剥離する工程と、露出した前記導電性フレームと導体ポストＡの表面を粗化処理する工程と、２回目のメッキレジストであるメッキレジストＢを形成する工程と、該メッキレジストＢにフォト・リソ工程により前記導体ポストＡを含む開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキによりバリア金属と配線層を形成する工程と、該メッキレジストＢを剥離する工程と、露出した該配線層および該導電性フレーム表面に絶縁樹脂層を形成する工程と、該絶縁樹脂層表面に該配線層に達するビアホール加工する工程と、該ビアホールを充填し導体ポストＣを形成する工程と、該導体ポストＣの露出表面に接合用金属材料層を形成する工程と、接着剤層を形成する工程と、該導電性フレームと導体ポストＡをエッチングにより除去する工程と、以上の工程から得られる導体ポストＣを有する複数の配線層である導体ポストＣ付配線層と前記工程において得られる導体ポストＡを有する導電性フレーム付配線層とを該接着剤層を介し、被接合部と該導体ポストＣとを該接合用金属材料層を介して接合する工程と、前記導電性フレーム付配線層の導電性フレームと導体ポストＡをエッチングにより除去する工程からなることを特徴とする半導体搭載用基板の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体搭載用基板の製造方法により製造された半導体搭載用基板にフリップチップを搭載する工程を有することを特徴とするフリップチップ実装基板の製造方法。
【請求項５】
さらに、外部実装用の半田ボールを搭載する工程を有することを特徴とする請求項４に記載のフリップチップ実装基板の製造方法。
【請求項６】
導電性フレームを粗化処理する工程と、該導電性フレーム表面にメッキ用レジストを形成する工程と、該メッキ用レジストにフォト・リソ工法により開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキにより導体ポストＡを形成する工程と、該レジストを剥離する工程と、露出した前記導電性フレームと導体ポストＡの表面を粗化処理する工程と、２回目のメッキレジストであるメッキレジストＢを形成する工程と、該メッキレジストＢにフォト・リソ工程により前記導体ポストＡを含む開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキによりバリア金属と導体ポストＢを形成する工程と、該導体ポストＢの露出表面に接合用金属材料層を形成する工程と、該メッキレジストＢを剥離する工程と、接着剤層を形成する工程と、別途製造され被接続層を有した基板を接着剤層を介し、該被接続層を有した基板の被接合部と該導体ポストＢとを該接合用金属材料層を介して接合する工程と、前記導電性フレームと導体ポストＡをエッチングにより除去する工程を含む半導体搭載用基板の製造方法により製造された、導体ポストＡと、導体ポストＢとを有し、該導体ポストＡが該導体ポストＢの凹構造のランドとしての鋳型となるように形成し、該導体ポストＡを除去することにより形成された凹構造のランドを有することを特徴とする半導体搭載用基板。
【請求項７】
前記導体ポストＡと前記導体ポストＢとの間にバリア金属層を有していることを特徴とする請求項６記載の半導体搭載用基板。
【請求項８】
請求項６または７記載の半導体搭載用基板を用いて、該半導体搭載用基板にフリップチップを搭載したことを特徴とするフリップチップ実装基板。
【請求項９】
請求項８記載のフリップチップ実装基板に半田ボールを搭載したことを特徴とする半田ボール搭載フリップチップ実装基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体搭載用基板とその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化と高密度実装化が進んでいる。これらの電子機器に使用される半導体装置は、小型化かつ多ピン化している。
【０００３】
半導体装置は、その小型化に伴って、従来のようなリードフレームを使用した形態の装置では、小型化に限界があるため、最近では、半導体搭載用基板上に半導体素子を実装したものとして、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）といったエリア実装型の新しい装置方式が、導入されている。これらの半導体装置では、半導体素子の電極をエリア型に再配列して、実装基板の配線端子とピッチを合わせるために、インターポーザと呼ばれる半導体搭載用基板上に、半導体素子を搭載する構造が主流となっている。インターポーザには、フレキシブルプリント基板や、リジット性を有するガラスエポキシ樹脂積層板やセラミック積層基板が用いられる。
【０００４】
これらのインターポーザの配線は高密度化する傾向にあり、ビルドアップした多層配線構造が採用されている。多層配線構造を有するインターポーザは、一般的には絶縁層上に形成した配線層を積み重ねて形成されるため、最外層の半導体素子の搭載面に導体配線パターンによる凹凸を形成する。この場合、とくに狭ピッチ化した配線パターンにおいては、フリップチップ実装の際のアンダーフィル注入や、樹脂による封止工程において発生するマイクロボイドが半導体装置のパッケージ信頼性、実装信頼性を低下させる不具合が生じる場合があった。
【０００５】
さらに、半導体素子接続のためのランドあるいは基板実装のためのランドが図１（ａ）に示すような角状凸構造１０１（図１（ｂ）は拡大断面図）を有している（例えば、特許文献１参照。）。半田ボールで実装した接合部に熱ストレス起因の応力集中が起こり、半田ボールクラックによる断線不良が発生する場合があった。また、半田ボールとランドの濡れ表面積を増大させるために、ランドに粗化処理が施されることもあったが、露出した配線パターンにも粗化処理がなされるために、特に配線が微細化するにつれ、断線不良を起こす可能性が高くなる問題があった。
【０００６】
一方、配線パターンをソルダーレジストによって被覆することで、半導体素子搭載面あるいは基板実装面の配線パターン凹凸を低減させることが可能となる。この場合は、半導体素子接続のためのランドあるいは基板実装のためのランドはソルダーレジストに開口を設けることによって形成されることが一般的である（例えば、特許文献２参照。）。この場合、半田ボール接続されたランド部には図２（ａ）のような角状凹構造２０１（図２（ｂ）は拡大断面図）が存在しており、ソルダーレジスト表面、開口部側面と半田ボールは接合できないために、実装表面積が比較的小さくなる可能性がある。
【０００７】
また、ソルダーレジスト開口部のエッジ、半田ボールの接合界面が熱ストレスに起因する応力集中点となる場合があり、半田接合部のクラックなど実装信頼性の低下を招くことがあった。さらに、ソルダーレジストの開口部が微小化するにつれ、レジストの残渣による半田ボールの接合不良が顕著になる可能性を否めない。
【０００８】
接合部の応力緩和の観点からは、ランドそのものには応力緩和機能が付与されていないことが多く、アンダーフィルもしくは、接続端子としてのバンプの形状、材質に工夫がなされるのが一般的である。また、多層配線構造を有するインターポーザでは、内層の配線層層間を半田接合により電気的接続されることがあるが、前記同様な接合信頼性上の課題を有している。
【０００９】
【特許文献１】
特開平３−７１６４９（第１図）
【特許文献２】
特開平１−１９６８４３（第２項、第１〜２図）
【００１０】
【発明が解決しようとする課題】
本発明は、半導体素子及び外部との実装用ランドまたは、内層の層間接合用ランドを有しており、かつ、導体接合部で応力集中点となる角状凸構造やソルダーレジストによる角状凹構造を持たず、半導体素子搭載面の回路凹凸がなく、実装時のアンダーフィル注入や樹脂封止工程におけるマイクロボイドを防ぎ、優れた実装性、信頼性を有する半導体搭載用基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明者らは、半導体素子や実装基板の接続端子と接続するランドが、特定の形状を有し、また、導電性フレーム上に形成された導体ポストを被接合基板に合金材料及び接着層を介して接合し、該導電性フレームを除去する工程を経て転写によってランド形成することより、実装性、信頼性に優れる半導体搭載用基板が得られることを見いだし、本発明を完成するに至った。
【００１２】
即ち、本発明は、
（１）導電性フレームを粗化処理する工程と、該導電性フレーム表面にメッキ用レジストを形成する工程と、該メッキ用レジストにフォト・リソ工法により開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキにより導体ポストＡを形成する工程と、該レジストを剥離する工程と、露出した前記導電性フレームと導体ポストＡの表面を粗化処理する工程と、２回目のメッキレジストであるメッキレジストＢを形成する工程と、該メッキレジストＢにフォト・リソ工程により前記導体ポストＡを含む開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキによりバリア金属と導体ポストＢを形成する工程と、該導体ポストＢの露出表面に接合用金属材料層を形成する工程と、該メッキレジストを剥離する工程と、接着剤層を形成する工程と、別途製造され被接続層を有した基板を接着剤層を介し、該被接続層を有した基板の被接合部と該導体ポストＢとを該接合用金属材料層を介して接合する工程と、前記導電性フレームと導体ポストＡをエッチングにより除去する工程からなることを特徴とする半導体搭載用基板の製造方法、
（２）２回目のメッキレジストであるメッキレジストＢが剥離されずに永久レジストである絶縁層となり、該メッキレジストＢに導体ポストＡを含む開口部を形成する工程において、該開口部がフォト・リソ工程もしくはレーザー工程により形成される前記（１）項記載の半導体搭載用基板の製造
方法、
（３）導電性フレームを粗化処理する工程と、該導電性フレーム表面にメッキ用レジストを形成する工程と、該メッキ用レジストにフォト・リソ工法により開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキにより導体ポストＡを形成する工程と、該レジストを剥離する工程と、露出した前記導電性フレームと導体ポストＡの表面を粗化処理する工程と、２回目のメッキレジストであるメッキレジストＢを形成する工程と、該メッキレジストＢにフォト・リソ工程により前記導体ポストＡを含む開口部を形成する工程と、該導電性フレームを電解メッキ用のリードとして該開口部を電解メッキによりバリア金属と配線層を形成する工程と、該メッキレジストＢを剥離する工程と、露出した該配線層および該導電性フレーム表面に絶縁樹脂層を形成する工程と、該絶縁樹脂層表面に該配線層に達するビアホール加工する工程と、該ビアホールを充填し導体ポストＣを形成する工程と、該導体ポストＣの露出表面に接合用金属材料層を形成する工程と、接着剤層を形成する工程と、該導電性フレームと導体ポストＡをエッチングにより除去する工程と、以上の工程から得られる導体ポストＣを有する複数の配線層である導体ポストＣ付配線層と前記工程において得られる導体ポストＡを有する導電性フレーム付配線層を該接着剤層を介し、被接合部と該導体ポストＣとを該接合用金属材料層を介して接合する工程と、前記導電性フレーム付配線層の導電性フレームと導体ポストＡをエッチングにより除去する工程からなることを特徴とする半導体搭載用基板の製造方法、
である。
【００１３】
【発明の実施の形態】
以下に図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。
【００１４】
図３〜図８は本発明の実施形態である半導体搭載用基板の製造方法の一例を説明するための図である。
【００１５】
本発明の半導体搭載用基板の製造方法としては、まず、導電性フレーム３０１に粗化処理を施し、次にメッキレジスト３０２を形成する（図３（ａ））。
導電性フレーム３０１の材質は、電解メッキ時のリード（カソード電極）としての機能と、使用される薬品に対する耐性とを有し、最終的にエッチング除去できるものであれば、どのようなものでも使用できるが、例としては、銅、銅合金、４２合金、ニッケル、鉄等が挙げられる。
また、粗化処理に用いる薬液としては、導電性フレーム３０１の材質に対して、微小な凹凸構造を形成できるものであればどのようなものでも使用できるが、例としては硝酸系、過酸化水素と硫酸系、アンモニア化合物、蟻酸系の薬液が使用できる。
また、メッキレジスト３０２は、例えば、導電性フレーム３０１上に紫外線感光性のドライフィルムレジストをラミネートし、露光マスクなどを用いてパターン感光し、その後現像することによりビア３０３を形成できる（図３（ｂ））。露光マスクには、リスフィルム、ガラス乾板、クロム蒸着乾板などを使用することができる。また、現像液には、カリウム、ナトリウム、リチウムの炭酸塩もしくは水酸化物の水溶液やテトラメチルアンモニウムハイドロオキサイド、などが使用できる。
【００１６】
次に、導電性フレーム３０１を電解メッキ用のリードとして、ビア底部より電解メッキを析出させ、導体ポストＡ３０４を形成する。導体ポストＡ３０４を形成する目的は凹構造を有したランドを形成する際の鋳型であるので、最終の工程でエッチングできる材質が望ましい。例えば、銅、銅合金、４２合金、ニッケル、鉄等が挙げられるが、導電性フレーム３０１の材質と同じであれば同時にエッチング除去できるため、工程短縮の観点からはなおいっそう好適である。
【００１７】
次に、メッキレジスト３０２を剥離する。剥離に用いる薬液としては、アルカリ金属の炭酸塩もしくは水酸化物の水溶液やテトラメチルアンモニウムハイドロオキサイド、モノエタノールアミンなどの混合溶液が使用できる。また、剥離の際にレジスト残渣が懸念されるが、過マンガン酸カリウム水溶液やジメチルスルフォキシドなどで除去することが可能となる場合がある。
【００１８】
次に、２回目のメッキレジスト（メッキレジストＢ）３０５を形成する（図３（ｅ））。このとき、導体ポストＡ３０４が露出されるように開口部３０６が加工される。開口の方法は、フォト・リソ法、レーザーやプラズマ法等を用いることができ、メッキレジストＢ３０５に適した工法を選択することができる。次に、開口部３０６内に露出した導体ポストＡ３０４と導電性フレーム３０１表面に粗化処理を行い、微小凹凸構造３０７を形成する（図３（ｆ））。次に導電性フレーム３０１を電解メッキのリードとして微小凹凸構造３０７の表面にバリア金属３０８を析出させる（図３（ｇ））。粗化後にバリア金属３０８を形成するのは、最終の工程で導電性フレーム３０１と導体ポストＡ３０４をエッチング除去するときのストップ層であり、露出後は半田ボール実装用ランドの表面となる。従って、実装面積の増加とアンカー効果により、接合強度が確保できる点から、上記微小凹凸構造３０７を形成することが望ましい。さらに、バリア金属３０８材質は上記目的を達するものであればよい。例としては、ニッケル、金、錫、銀、錫−銀系半田、共晶半田、パラジウム、等が挙げられるが、耐腐食性などの理由から金であることが最も好ましい。なお、導電性フレーム３０１をエッチング除去する際に使用する薬液に対して、導体ポストＡ３０４が耐性をもつ場合は、バリア金属３０８は省略することも可能である。
【００１９】
次に、導電性フレーム３０１を電解メッキのリードとしてバリア金属３０８の表面に導体ポストＢ４０１を形成する（図４（ｈ））。電解メッキによるレジストＢ３０５の開口部３０６の充填であるので、導電ペースト印刷法と比較し容易に導体ポストＢ４０１の先端形状を制御できる。導体ポストＢ４０１の材質としては、この製造方法に適するものであればどのようなものでも良く、例えば、銅、ニッケル、金、錫、パラジウム、ビスマス、あるいはこれらの金属種の複合系が挙げられる。特に、銅を適用することで、抵抗特性に優れた導体ポストＢ４０１が得られる。
【００２０】
次に、導体ポストＢ４０１の表面に（先端）に、接合用金属材料層４０２を形成する（図４（ｉ））。
接合用金属材料層４０２の形成方法としては、導電性フレーム３０１を電解めっき用リードとして電解メッキにより形成する方法、無電解メッキにより形成する方法、ペースト印刷による方法が挙げられる。印刷による方法では、印刷用のスクリーンマスクを導体ポストＢ４０１に対して精度良く位置あわせする必要があるが、メッキ法では導体ポストＢ４０１の表面以外に接合用金属材料層４０１が形成されることがないため、導体ポストＢ４０１の微細化・高密度化にも対応が容易である。特に、電解メッキによる方法では、無電解メッキによる方法よりも、めっき可能な金属が多種多様であり、また薬液の管理も比較的容易であるため、好適である。
接合用金属材料層４０２の材質としては、図５（ｈ）に示す別途製造された配線板（被接続層を有する基板）５０３の被接合部５０４と合金化接合可能なものであればどのようなものでも良く、半田など比較的低温領域で液化するものが適する。半田の中でも、鉛、錫、銀、銅、ビスマス、インジウム、亜鉛、金の少なくとも２種からなる半田を使用することが好ましい。近年では特に、環境面での配慮から鉛フリー半田の使用が非常に好適である。なお、図４（ｉ）では、導体ポストＢ４０１の表面に接合用金属材料層４０２を形成する例を示したが、接合用金属材料層４０２は導体ポストＢ４０１と被接合部５０４とを接合させることが目的であるため、被接合部５０４側に接合用金属材料層４０２を形成しても良い。またさらに、導体ポストＢ４０１と被接合部５０４の両表面に接合用金属材料層４０２を形成しても構わない。
【００２１】
次に、メッキレジストＢ３０５に感光性ドライフィルムを使用した場合は、メッキレジストＢ３０５を剥離し、露出した導体ポスト４０１、接合用金属材料層４０２表面に接着剤層４０３を形成することで、導体ポスト層４０５が得られる（図４（ｊ−１））。
接着剤層４０３は適用する樹脂形態に適した方法で形成され、樹脂インクを印刷、コートなどの方法で直接塗布、あるいはドライフィルムタイプの樹脂をラミネート、プレス（常圧、真空）等の方法で形成される。
また、メッキレジストＢ３０５が永久レジストの場合は剥離を行わず、導体ポスト間の絶縁層としてそのまま使用することができ、工程の短縮が期待できる。
さらに導体ポストのピッチが微小になるにつれ懸念される剥離残渣による接着剤層形成時の不具合を回避する必要がある場合は、接着剤層４０４をめっきレジストＢ３０５（絶縁層の一部となる）と導体ポストの接合用金属層の表面に形成することで導体ポスト層４０６が得られる（図４（ｊ−２））。
【００２２】
また、本発明の半導体搭載用基板の製造方法にて多層構造を有する基板の層間接合部を形成した実施形態の一例を図５にて説明する。
【００２３】
まず、前記同様の工程により、導体ポストＡ５０４と２回目のメッキレジストＢ５０５を形成後（図５（ａ）〜（ｄ））、メッキレジストＢ５０５の開口部５０６にバリア金属５０７を形成する（図５（ｅ））。ここで、開口部５０６は所望する配線パターンに相当する位置に開口がなされる。次に、導電性フレーム５０１を電解メッキ時のリードとしてバリア金属５０７の表面にめっき配線層５０８を形成する（図５（ｆ））。めっき配線層５０８の材質としては、この製造方法に適するものであればどのようなものでも良く、例えば、銅、ニッケル、金、錫、パラジウム、ビスマス、あるいはこれらの金属種の複合系が挙げられる。特に、銅を適用することで、抵抗特性に優れためっき配線層５０８が得られる。
【００２４】
次に、メッキレジストＢ５０５を剥離し、導電性フレーム付配線層５１４が得られる（図５（ｇ））。露出しためっき配線層５０８と導電性フレーム５０１の表面に絶縁樹脂層５０９を形成する（図５（ｈ））。次に、絶縁樹脂層５０９に、ＣＯ2，ＵＶレーザーなどを用いて、ビアホールを加工し導体ポストＣ５１０、接合用金属材料５１１、接着剤層５１２を形成することで、導電性フレーム付配線層５１５が得られる（図５（ｉ））。なお、導体ポストＣ５１０、接合用金属材料５１１、接着剤層５１２は前記同様の工程にて実施できる。次に導電性フレーム５０１をエッチングにより除去することで、導体ポストＣ付配線層５１３が得られる（図５（ｊ））。
【００２５】
前記接着剤層４０３，４０４，５１２を構成する樹脂は、前記製造方法に適するものであれば、どのようなものでも使用できる。例えば、エポキシ、フェノール、ビスマレイミド、ビスマレイミドトリアジン、トリアゾール、ポリシアヌレート、ポリイソシアヌレート、ベンゾシクロブテン、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリエステルイミド、ポリエーテルエーテルケトン、ポリフェニレンサルフィド、ポリキノリン、ポリノルボルネン、ポリベンゾオキサゾール、ポリベンゾイミダゾールなどの樹脂が使用できる。これらの樹脂は単独で使用しても良く、複数を混合して使用してもよい。
【００２６】
以上の工程によって得られた導体ポスト層６０１，６０２（図４において４０５）と予め準備した配線板６０３を位置あわせする（図６（ｋ））。位置合わせは、導体ポスト層６０１，６０２および配線板６０３に、予め形成されている位置決めマークを画像認識装置により読みとり位置合わせする方法、導体ポスト層６０１，６０２および配線板６０３に、予め形成されているガイド孔に対して位置合わせ用のガイドピンを挿入することで機械的に位置合わせする方法（ピンラミネーション）等を適用することができる。また、配線板６０３は、単層でも複数層でも良く、フィルム状でもリジットでも使用できる。
【００２７】
次に、導体ポスト層６０１，６０２および配線板６０３とを積層する。
積層方法としては、例えば、真空プレスを用いて、導体ポストＢ６０４が、接着剤層６０５を介して接合用金属材料層６０６により配線層の被接合部６０７と接合するまで加圧し、更に加熱して接着剤層６０５を熱硬化させて、導体ポスト層６０１，６０２と配線板６０３を接着することが出来る。ここで、導体ポスト層の積層は配線板の半導体搭載面だけではなく、基板実装面との積層もできる（図６（ｌ））。
【００２８】
次に、導体ポスト層６０１，６０２の導電性フレーム６０８、導体ポストＡ６０９をエッチングにより除去する。
バリア金属６１０は、導電性フレーム６０８、導体ポストＡ６０９をエッチングにより除去する際に使用する薬液に対して耐性を有するため、導体ポストＢ６０４は浸食・腐食されることはない。導電性フレーム６０８、導体ポストＡ６０９の材質が銅、バリア金属６１０の材質がニッケル、錫、または各種半田の場合、市販のアンモニア系エッチャントを使用することができる。また、導電性フレーム６０８、導体ポストＡ６０９の材質が銅、バリア金属６１０の材質が金、銀の場合、ほとんどの市販エッチャントを使用することができる。バリア金属６１０は半導体素子の実装表面にもなることを考慮すると、表面の清浄性、安定性、実装信頼性から金であることがもっとも好ましい。金の場合は、表面の粗化処理が非常に困難となるが、本発明の製造方法によれば、バリア金属６１０として金メッキを行う前に、導電性フレーム６０８、導体ポストＡ６０９を粗化しておくことが可能であるため、転写による金メッキの表面構造の制御が比較的容易である。
【００２９】
このようにして本発明の半導体搭載用基板７０１が得られ、実装部分には表面がバリア金属７０２で構成された凹状断面構造を有するランド７０３が形成されている（図７（ｍ））。
【００３０】
また、複数枚の導体ポストＣ付配線層８０１（図５において５１３）と同様の工程により製造された導電性フレーム付配線層８０２，８０３（図５において５１４，５１５）を前記同様の工程にて、位置合わせ（図８（ｋ））を行い積層、エッチングを行うことで本発明の半導体搭載用基板８０４が得られ、実装部分と内層の層間接合部分には表面がバリア金属８０６で構成された凹状断面構造を有するランド８０５が形成されている（図８（ｍ））。
【００３１】
ランドへの実装材料には、固相−液相接合である半田を用いることがもっとも好ましいが、その融点を接合金属層の融点よりも低いものを選定することが信頼性上、よりいっそう好適である。
【００３２】
本発明の半導体搭載用基板において、半導体素子を半田ボール接続で搭載した後、または基板実装面へ半田ボールを搭載した後、さらに、層間接合後における半田接合部のランドは、従来のランドの半田接合部よりも大きな接合面積を有しており、接合強度の向上が期待できる。
また、凹状の断面構造に粗化形状を転写形成しておくことで、さらに大きな接合面積が得られ、かつアンカー効果による接合強度の向上も期待できる。
また、フィレット形状に凸状角状構造、ソルダーレジスト等の樹脂からなる凹状構造が存在しないために、熱的、機械的ストレスによる応力の集中がほとんどなく、半田ボール接続部の信頼性向上が期待できる。
【００３３】
【実施例】
以下、実施例により更に具体的に説明するが、本発明はこれによって何ら限定されるものではない。
【００３４】
[接着剤ワニスの調整]
ｍ，ｐ−クレゾールノボラック樹脂（日本化薬（株）製、ＰＡＳ−１：商品名）１００ｇと、ビスフェノールＦ型エポキシ樹脂（日本化薬（株）製、ＲＥ−４０４Ｓ：商品名）１４０ｇをシクロヘキサン６０ｇに溶解し、硬化触媒としてトリフェニルフォスフィン（北興化学工業（株）製）０．２ｇを添加し、接着剤ワニスを調合した。
【００３５】
[半導体搭載用基板の製造例１]
表面を粗化処理した７０μｍ厚の電解銅箔（三井金属鉱業（株）製、３ＥＣ−ＶＬＰ：商品名）にドライフィルムレジスト（東京応化工業（株）製、α４３０：商品名）を常圧ロールラミネートにより貼り合わせ、所定のネガパターンニングがなされたクロムマスクを用いて露光・現像し、導体ポストＡの形成に必要なめっきレジストＡを形成した。
次に、めっきレジストＡの開口部の露出した電解銅箔表面に電解銅箔を電解めっき用リードとして、導体ポストＡを浴温２５℃、陰極電流密度３Ａ／ｄｍ2の条件で電解銅メッキにより、メッキ厚さ３μｍとなるように形成した。
次に、メッキレジストＡを水酸化ナトリウム水溶液を用いて剥離した後、メッキレジストＢ（旭化成（株）製、ＡＱ２５５８：商品名）を真空ラミネートにより張り合わせ、所定のネガパターンニングがなされたクロムマスクを用いて露光・現像し、バリア金属と導体ポストＢの形成に必要なメッキレジストＢを形成した。バリア金属を浴温６５℃、陰極電流密度０．５Ａ／ｄｍ2の条件で、電解金メッキによりめっき厚さ１μｍとなるように形成した。
さらに導体ポストＢを浴温２５℃、陰極電流密度３Ａ／ｄｍ2の条件で電解銅めっきにより、メッキ厚さ２２μｍとなるように形成した。さらに、得られた銅ポストの表面に接合用金属層としてＳｎ／２．５Ａｇ半田層を、浴温２２℃、陰極電流密度２Ａ／ｄｍ2の条件で、電解メッキにより、メッキ厚さ５μｍとなるように形成した。
次に、メッキレジストＢを水酸化ナトリウム水溶液を用いて剥離し、露出した導体ポスト層表面に上記の接着剤ワニスをスクリーン印刷で塗布し、８０℃で２０分間乾燥し、接着剤層を形成した。
次に、接続層を形成した導体ポスト層と、これとは別に準備しておいたフレキシブル配線板の被接続層に、予め形成されている位置決めマークを、画像認識装置により読みとり、両者を位置合わせし、１００℃の温度で仮圧着後、真空プレスにより、２２０℃の温度で加熱加圧することで、銅ポストが接着剤を貫通してフレキシブル配線板の被接合部と半田接合し、接着剤により導体ポスト層と被接続層が接着した。
次に、塩化第二鉄系エッチャントを用いて、電解銅箔を除去し、本発明の半導体搭載用基板を得ることができた。フリップチップ７０４を実装し、外部実装用の半田ボール７０５をリフロー搭載した状態（使用例）を図７（ｎ）に示す。
【００３６】
[半導体搭載用基板の製造例２]
メッキレジストＢにＣＦＰ−１１２１（住友ベークライト（株）製）を用い、永久レジスト（絶縁層の一部となる）とした以外は製造例１と同じ条件で実施した。
【００３７】
[半導体搭載用基板の製造例３]
製造例１と同様の工程にて形成したバリア金属形成後のメッキレジストＢの開口部に、配線層を浴温２５℃、陰極電流密度３Ａ／ｄｍ2の条件で電解銅メッキにより、メッキ厚さ１０μｍとなるように形成した後、メッキレジストＢを水酸化ナトリウム水溶液を用いて剥離し、露出した配線層と導電性フレーム表面にポリイミド樹脂を流延塗布し、絶縁樹脂層を形成した。次に絶縁樹脂表面にＵＶ−ＹＡＧ−レーザー（三菱電機（株）製、ＭＬ６０５ＬＤＸ：装置名）を照射し、φ４０μｍのビアホールを形成した。
次に、導体ポストＣを浴温２５℃、陰極電流密度３Ａ／ｄｍ2の条件で電解銅めっきにより、メッキ厚さ１５μｍとなるように形成した。さらに、得られた銅ポストの表面に接合用金属層としてＳｎ／２．５Ａｇ半田層を、浴温２２℃、陰極電流密度２Ａ／ｄｍ2の条件で、電解メッキにより、メッキ厚さ３μｍとなるように形成した。
次に、導体ポストＣおよび絶縁樹脂層の表面に上記の接着剤ワニスをスクリーン印刷で塗布し、８０℃で２０分間乾燥し、接着剤層を形成した。
次に、導電性フレームを塩化第二鉄系エッチャントでエッチングし、同様にして得られた複数の導体ポストＣ付配線層と配線層付導電性フレームとを製造例１と同様の方法で積層し、本発明の半導体搭載用基板を得た。フリップチップ８０７を実装し、外部実装用の半田ボール８０８をリフロー搭載した状態（使用例）を図８（ｎ）に示す。
【００３８】
【発明の効果】
本発明によれば、半導体素子の搭載面に回路凹凸のない水平構造が得られ、アンダーフィルや封止樹脂の埋め込み不良を避けることができ、かつ、実装用、内層接合用ランドが凹状に形成されるため、半田の塗れ面積の増加や、表面の粗化構造によるアンカー効果でさらに接合部の強度が得られ、実装信頼性、接合信頼性の向上が期待できる半導体搭載用基板を提供できる。また、接合部の断面形状には角状凸構造やソルダーレジストによる凹状構造が存在しないため、熱ストレスに起因する応力集中を緩和することができ、よりいっそうの実装信頼性が期待できる。
【図面の簡単な説明】
【図１】従来技術のランドの角形凸構造の一例を示す断面図と拡大図である。
【図２】従来技術のランドの角形凹構造の一例を示す断面図と拡大図である。
【図３】本発明の半導体搭載用基板の製造方法の一例を示す断面図である。
【図４】本発明の半導体搭載用基板の製造方法の一例を示す断面図（図３の続き）である。
【図５】本発明の半導体搭載用基板の製造方法の一例を示す断面図である。
【図６】本発明の半導体搭載用基板の製造方法の一例を示す断面図（図４の続き）である。
【図７】本発明の半導体搭載用基板の製造方法の一例を示す断面図（図６の続き）および実施例で得られた使用例を示す断面図である。
【図８】本発明の半導体搭載用基板の製造方法の一例を示す断面図（図５の続き）および実施例で得られた使用例を示す断面図である。
【符号の説明】
１０１                          角状凸構造ランド
２０１                          ソルダーレジストによる角状凹構造ランド
３０１、５０１、６０８          導電性フレーム
３０２、５０２                  メッキレジストＡ
３０３、５０３                  ビア
３０４、５０４、６０９          導体ポストＡ
３０５、５０５                  メッキレジストＢ
３０６、５０６                  開口部
３０７                          微小凹凸構造
３０８、５０７、６１０          バリア金属
４０１、６０４                  導体ポストＢ
４０２、５１１、６０６          接合用金属材料層
４０３、４０４、５１２、６０５  接着剤層
４０５、４０６、６０１，６０２  導体ポスト層
５０８                          めっき配線層
５０９                          絶縁樹脂層
５１０                          導体ポストＣ
５１３、８０１                  導体ポストＣ付配線層
５１４、５１５、８０２、８０３  導電性フレーム付配線層
６０３                          配線板
６０７                          被接合部
７０１、８０４                  半導体搭載用基板
７０３、８０５                  凹状断面構造ランド
７０４，８０７                  フリップチップ
７０５，８０８                  半田ボール
【図１】
0004348954.tif 000002
【図２】
0004348954.tif 000003
【図３】
0004348954.tif 000004
【図４】
0004348954.tif 000005
【図５】
0004348954.tif 000006
【図６】
0004348954.tif 000007
【図７】
0004348954.tif 000008
【図８】
0004348954.tif 000009