(57)【特許請求の範囲】
【請求項１】
出力段スイッチングトランジスタを流れる負荷電流を検出する検出手段、または該出力段スイッチングトランジスタでの出力電圧を検出する検出手段、またはチップの温度を検出する検出手段を有し、
少なくとも１つの出力側トランジスタを切り換える論理回路（１６）を有し、
該論理回路は、前記負荷電流または前記出力電圧または前記温度の少なくとも１つがあらかじめ定められた閾値に達する場合に該出力側トランジスタを切り換え、
その際に該出力側トランジスタは少なくとも１つの出力側にハイレベル信号を送出する、
モノリシック集積電力出力段において、
前記出力側トランジスタ（Ｔ１１）のエミッタは外部の制御端子（Ｓｔ）に接続されており、
前記出力段スイッチングトランジスタ（１２）のコレクタ電圧が負の場合に前記出力側トランジスタ（Ｔ１１）を阻止するスイッチング手段が設けられている
ことを特徴とするモノリシック集積電力出力段。
【請求項２】
前記スイッチング手段はトランジスタ（Ｔ１２）であり、該トランジスタ（Ｔ１２）のコレクタは前記出力側トランジスタ（Ｔ１１）のベースに接続されており、エミッタは前記出力段スイッチングトランジスタ（１２）のコレクタ（Ｃ）に接続されており、ベースは前記出力段スイッチングトランジスタ（１２）のエミッタ（Ｅ）に接続されている、請求項１記載の電力出力段。
【請求項３】
前記出力側トランジスタ（Ｔ１１）は別のトランジスタ（Ｔ１０）を介して制御され、該別のトランジスタ（Ｔ１０）のベースは前記論理回路（１６）に接続されており、コレクタは前記出力側トランジスタ（Ｔ１１）のベースに接続されており、エミッタは前記出力段スイッチングトランジスタ（１２）のエミッタ（Ｅ）に接続されている、請求項２記載の電力出力段。
【請求項４】
各トランジスタ（Ｔ１０、Ｔ１１、Ｔ１２）は電力出力段（１０）のπウェル（３０）に共通して設けられている、請求項２または３記載の電力出力段。
【請求項５】
前記πウェル（３０）は少なくとも１つのコンタクト個所を介して前記出力段スイッチングトランジスタのエミッタ（Ｅ）に導電接続されている、請求項４記載の電力出力段。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力段スイッチングトランジスタを流れる負荷電流を検出する検出手段、および／または出力段スイッチングトランジスタでの出力電圧を検出する検出手段、および／またはチップの温度を検出する検出手段を有し、少なくとも１つの出力側トランジスタを有する切り換え論理回路を有し、この切り換え論理回路は、負荷電流および／または出力電圧および／または温度の少なくとも１つがあらかじめ定められた閾値に達する場合に出力側トランジスタを切り換え、その際にこの出力側トランジスタは論理回路の少なくとも１つの出力側にハイレベル信号を送出する、モノリシック集積電力出力段に関する。
【０００２】
【従来の技術】
冒頭に記載された形式のモノリシックに集積化された電力出力段は公知である。この電力出力段は負荷電流の閾値の検出に使用され、負荷電流が調整された閾値に達する場合に切り換え論理回路により出力側トランジスタを介して切り換え信号が送出される。この種の電力出力段は、例えば車両の電子的な点火制御装置において使用される。
【０００３】
ドイツ連邦共和国特許第４３３３３５９号明細書から、このようなモノリシックに集積化された電力出力段が公知である。ただしこの場合、誘導負荷の切り換え時に電力出力段のスイッチングトランジスタのコレクタが逆方向電圧（＜０Ｖ）に引き込まれ、切り換え論理回路の出力側トランジスタが（検出すべき負荷電流が閾値に達していない場合でも）オンに制御されてしまうことがある。これにより信号誤りが生じる。
【０００４】
出力側トランジスタの阻止状態をコレクタ電圧が０Ｖ以下に低下した場合に保持するために、前記明細書には、電位制限用のダイオードおよび付加的なトランジスタを介して電力出力段の逆方向動作時の切り換え論理回路の誤動作を回避することが記載されている。出力側トランジスタはこの場合にプルダウントランジスタとして接続されており、障害信号の減結合を実現しているが、これにはきわめてコストがかかる。
【０００５】
【発明が解決しようとする課題】
本発明の課題は上述の欠点を回避することである。
【０００６】
【課題を解決するための手段】
この課題は本発明により、出力側トランジスタのエミッタは外部の制御端子に接続されており、出力段スイッチングトランジスタのコレクタ電圧が負の場合に出力側トランジスタを阻止するスイッチング手段が設けられているように構成して解決される。
【０００７】
【発明の実施の形態】
本発明による、請求項１に記載の特徴部分を有するモノリシック集積電力出力段は、従来の技術に対して、電力出力段の逆方向動作時に出力側トランジスタの誤動作を簡単に回避できる利点を有する。出力側トランジスタのエミッタが論理回路の出力側と接続されており、出力段スイッチングトランジスタのコレクタ電圧が負の場合に出力側トランジスタを阻止するスイッチング手段が設けられていることにより、障害への高い防護性が達成される。これはプルアップトランジスタとして接続されている出力側トランジスタが、アクティブなハイレベル信号によってのみ制御可能であるからである。このハイレベル信号は障害的なローレベル信号に対して逆位相である。トランジスタを介して付加的に障害のない制御が達成される。出力側トランジスタは電力出力段が逆方向動作する場合（コレクタ電圧が０Ｖ以下）にも確実に阻止状態にとどまり、負荷電流の閾値を信号化した出力信号を送出しない。
【０００８】
本発明の有利な実施形態は従属請求項に示される特徴部分に記載されている。
【０００９】
【実施例】
本発明を以下に実施例により添付の図に則して詳細に説明する。
【００１０】
図１にはモノリシック集積電力出力段１０が示されている。この電力出力段はトランジスタＴ１、Ｔ２、Ｔ３から成る出力段スイッチングトランジスタ１２を有している。出力段スイッチングトランジスタ１２のベースは外部のベース端子Ｂに接続されており、エミッタは外部のエミッタ端子Ｅに接続されており、コレクタは外部のコレクタ端子Ｃに接続されている。別の実施例によれば、出力段スイッチングトランジスタ１２は２段ないし３段に構成することもできる。電流計１４は例えば出力段スイッチングトランジスタ１２のトランジスタ段Ｔ３のセンシングセルとして構成され、出力段スイッチングトランジスタ１２を流れる負荷電流Ｉを検出する。この電流計は詳細には図示されない論理回路１６に接続されている。この論理回路は少なくとも１つの閾値段を有しており、出力側トランジスタＴ１１に対する制御信号を、調整可能な負荷電流Ｉの閾値に依存して送出する。
【００１１】
電力出力段１０はさらに出力段スイッチングトランジスタ１２のスイッチング区間を橋絡する逆方向ダイオードＤ１０を有している。出力段スイッチングトランジスタ１２の第１のスイッチング段Ｔ１のコレクタは外部のコレクタ端子Ｃに接続されるか、またはコレクタ抵抗Ｒ６を介して別の外部端子Ｋに接続される。外部端子Ｋおよびコレクタ抵抗Ｒ６は、スイッチング段Ｔ１のコレクタが外部のコレクタ端子Ｃに接続されている場合には省略することができる。選択可能なこの２つの回路の構成は、破線の接続線路によって示されている。
【００１２】
出力側トランジスタＴ１１を制御するために論理回路１６の出力端子がトランジスタＴ１０のベースに接続されている。トランジスタＴ１０のコレクタは一方では出力側トランジスタＴ１１のベースに接続され、また抵抗Ｒ１１を介して電位端子Ｖｃｃに接続され、他方では別のトランジスタＴ１２のコレクタに接続されている。出力側トランジスタＴ１１のエミッタは外部の制御端子Ｓｔに接続されている。出力側トランジスタＴ１１のコレクタは同様に電位端子Ｖｃｃに接続されている。別のトランジスタＴ１２のエミッタは外部のコレクタ端子Ｃに接続されており、このトランジスタＴ１２のベースおよびトランジスタＴ１０のエミッタは外部のエミッタ端子Ｅに接続されている。
【００１３】
さらにこの場合には図示の制御論理回路１８が設けられている。この制御論理回路の動作は詳細には説明しないが、この回路により出力段スイッチングトランジスタ１２の制御が、外部のベース端子Ｂに印加される信号に依存して、また場合によっては外部端子Ｋに印加される電圧に依存して行われる。
【００１４】
図１に示される電力出力段１０は例えば車両用内燃機関の点火装置の点火コイル２０を制御するために使用される。１次コイル２２は一方では外部のコレクタ端子Ｃに接続されており、他方では給電電圧源２４例えば車両のバッテリに接続されている。点火コイル２０の２次コイル２６は周知のように（ここでは単独で図示されている）点火プラグ２８に対する点火パルスを発生する。
【００１５】
外部端子Ｋが第１のスイッチング段Ｔ１のコレクタに接続されている場合、このコレクタは付加的に給電電圧源２４の正の端子に接続される。
【００１６】
電位端子Ｖｃｃは外部端子Ｋまたは外部のベース端子Ｂから給電することができる。
【００１７】
図２には、モノリシック集積電力出力段１０の第１の実施形態が概略的な断面図で示されている。弱くドープされたｐ領域をπ領域、また弱くドープされたｎ領域をν領域と示すことにする。出力側トランジスタＴ１１、トランジスタＴ１、Ｔ１０、Ｔ１２、および抵抗Ｒ６、Ｒ１１は共通してπウェル３０に集積化されている。出力側トランジスタＴ１１のエミッタはｎ＋領域から形成され、ベースはｎ＋領域を包囲するｐ領域から形成され、コレクタはｐ領域を包囲するν領域から形成されている。エミッタは論理回路の外部の出力側Ｓｔに接続されている。コレクタは電位端子Ｖｃｃに接続されている。トランジスタＴ１０のエミッタはｎ＋領域から形成され、ベースはこのｎ＋領域を包囲するｐ領域から形成され、コレクタはこのｐ領域を包囲するν領域から形成されている。ベースは論理回路１６に接続されており、エミッタは外部のエミッタ端子Ｅに接続されている。
【００１８】
トランジスタＴ１２は次のように形成されている。すなわちｎ＋領域とこのｎ＋領域を包囲するν領域とによりコレクタが形成され、基板（ｎ−領域）によりエミッタが形成され、πウェル３０によりベースが形成される。さらに抵抗Ｒ１１を形成するν領域が設けられている。
【００１９】
外部端子Ｋはｎ＋領域に接続されており、このｎ＋領域は抵抗Ｒ６を形成するν領域によって包囲されている。抵抗Ｒ６のν領域は、トランジスタＴ１のコレクタを形成するν領域に接続されている。トランジスタＴ１のコレクタを形成するν領域は、トランジスタＴ１のベースを形成するｐ領域を包囲している。このｐ領域はさらに、トランジスタＴ１のエミッタを形成するｎ＋領域を包囲している。
【００２０】
πウェル３０は、ｐ領域として構成された１つまたは複数の（この実施例では３つの）端子を介して外部のエミッタ端子Ｅに接続されている。ｐ領域を介して良好なオーミック性を有する端子が配置されている。
【００２１】
図３にはモノリシック集積電力出力段１０の第２の実施形態が概略的な断面図で示されている。図２と同じ部分は同じ参照番号が付されているので、改めて説明しない。この実施形態では外部端子Ｋおよび抵抗Ｒ６は省略される。
【００２２】
ここでは出力側トランジスタＴ１１、トランジスタＴ１０、Ｔ１２、抵抗Ｒ１１は共通してπウェル３０に集積化されている。スイッチング段Ｔ１は別のπウェル３１に構成されている。
【００２３】
トランジスタＴ１２は次のように形成されている。すなわちｎ＋領域によりコレクタが形成され、ｎ＋領域を包囲するν領域によりエミッタが形成され、πウェル３０によりベースが形成される。さらに抵抗Ｒ１１を形成するν領域が設けられている。πウェル３０はさらに、ｐ領域として構成された１つまたは複数の（この実施例では２つの）端子を介して外部のエミッタ端子Ｅに接続されている。
【００２４】
トランジスタＴ１はこの場合に、トランジスタＴ１、Ｔ２、Ｔ３を有する３重ダーリントン接続部の構成素子である。ここでν領域はｎ＋領域（エミッタＴ１）を介してトランジスタＴ２のベース（図示されていない）に接続されている。πウェル３１はトランジスタＴ１のベースを形成しており、このベースはｐ領域を介して制御論理回路１８に接続されている。
【００２５】
図２、図３には付加的に電力出力段スイッチングトランジスタ１２のスイッチング段Ｔ３が示されており、このスイッチング段は別のπウェル３２に構成されている。πウェル３２はスイッチング段Ｔ３のベースを形成しており、ｎ＋領域およびこのｎ＋領域を包囲するν領域が、スイッチング段Ｔ３のエミッタを形成している。このエミッタは電流計１４に接続されており、ベースはスイッチング段Ｔ２のエミッタに接続されている。
【００２６】
回路の別の構成素子、特に論理回路１６、制御論理回路１８の構成素子の図示は簡単化のために省略してある。
【００２７】
個々の拡散領域の構成は、バイポーラの電力半導体の周知の手法により比較的わずかな所要面積で行うことができる。
【００２８】
論理回路の出力側Ｓｔに配属される回路の構成素子、特にトランジスタＴ１０、Ｔ１１、Ｔ１２、抵抗Ｒ１１を共通にπウェル３０に収容することにより、出力側トランジスタＴ１１をプルアップトランジスタとしてコレクタ回路（出力側トランジスタのエミッタは論理端子Ｓｔに接続されている）に接続することができる。これによりトランジスタＴ１０のコレクタでのアクティブなハイレベル信号が、障害的なローレベル信号とは逆の位相であることが保証される。ローレベル信号は電力出力段の逆方向動作の結果として生じることがある。この場合出力段スイッチングトランジスタ１２のコレクタ電圧は＜０Ｖの値に引き込まれ、π領域３０、３２とｎ−領域（コレクタＣ）との間の接合部がもはや確実に阻止されなくなる。これによりトランジスタＴ１０が阻止されて、出力側トランジスタＴ１１はオンへ制御されてしまう。ただしここで想定されている障害の生じる状況においてトランジスタＴ１２がオンに制御されればこれは回避される。なぜならこのトランジスタＴ１２のベースはπウェル３０から形成されているからである。従って抵抗Ｒ１１を介して流れる電流がトランジスタＴ１２を介してさらに流れることができる。これによりトランジスタＴ１１は阻止された状態にとどまる。
【００２９】
別の実施例によれば、トランジスタＴ１０のν領域とＴ１２のν領域とを面積を節約するために統一化して設けることができる。トランジスタＴ１２のコレクタ領域は包囲されたｎ＋領域を有するν領域として、または単なるｎ＋領域として実現可能である（図２、図３ではν領域のみを有する装置が示されている）。
【００３０】
モノリシック集積電力出力段１０は、負荷電流Ｉの複数の異なる閾値、および対応する複数の論理回路の出力側Ｓｔに対して実現され、その際論理回路の各出力側Ｓｔは所定の負荷電流の閾値に割り当てられる。
【００３１】
さらに別の量（出力電圧、チップ温度）の閾値も検出可能であり、これらは１つまたは複数の論理回路の出力側に割り当てられる。
【図面の簡単な説明】
【図１】モノリシック集積電力出力段の回路図である。
【図２】図１に示された電力出力段の拡散ゾーンを示す１つの実施形態である。
【図３】図１に示された電力出力段の拡散ゾーンを示す別の実施形態である。
【符号の説明】
１０  電力出力段
１２  出力段スイッチングトランジスタ
１４  電流計
１６  論理回路
１８  制御論理回路
２０  点火コイル
２２  １次コイル
２４  給電電圧源
２６  ２次コイル
２８  点火プラグ
【図１】
0004283916.tif 000002
【図２】
0004283916.tif 000003
【図３】
0004283916.tif 000004