(57)【特許請求の範囲】
【請求項１】
アナログ信号を送信する送信側制御回路を備える第１システムと、前記第１システムとは異なるシステムであるとともに前記アナログ信号を受信する受信側制御回路を備える第２システムとを有し、
前記第１システムと前記第２システムとの間でアナログ信号の伝送が行われるフォークリフト用制御装置において、
前記送信側制御回路および前記受信側制御回路が、記憶装置をそれぞれに有しており、
前記送信側制御回路の記憶装置と前記受信側制御回路の記憶装置とは、同一の基準電圧値を記憶しており、
前記第１システムの前記送信側制御回路が、前記基準電圧値の電圧を有する擬似信号を前記第２システムの前記受信側制御回路に所定時間送信し、
前記第２システムの前記受信側制御回路が、受信した前記擬似信号の電圧値である擬似信号受信電圧値が予め定められた許容値の範囲内にあるか否かを判定するとともに、前記擬似信号受信電圧値が前記許容値の範囲内にある場合に、その後に受信するアナログ信号の受信電圧値を前記基準電圧値に対する前記擬似信号受信電圧値の比で除算して、アナログ信号の受信電圧値を補正することを特徴とするフォークリフト用制御装置。
【請求項２】
アナログ信号を送信する送信側制御回路を備える第１システムと、前記第１システムとは異なるシステムであるとともに前記アナログ信号を受信する受信側制御回路を備える第２システムとを有し、
前記第１システムと前記第２システムとの間でアナログ信号の伝送が行われるフォークリフト用制御装置において、
前記送信側制御回路および前記受信側制御回路が、記憶装置をそれぞれに有しており、
前記送信側制御回路の記憶装置と前記受信側制御回路の記憶装置とは、同一の基準電圧値を記憶しており、
前記第１システムの前記送信側制御回路が、前記基準電圧値の電圧を有する擬似信号を前記第２システムの前記受信側制御回路に所定時間送信し、
前記第２システムの前記受信側制御回路が、受信した前記擬似信号の電圧値である擬似信号受信電圧値が予め定められた許容値の範囲内にあるか否かを判定するとともに、前記擬似信号受信電圧値が前記許容値の範囲内にある場合に、その後に受信するアナログ信号の受信電圧値から前記擬似信号受信電圧値と前記基準電圧値との差分を減算して、アナログ信号の受信電圧値を補正することを特徴とするフォークリフト用制御装置。
【請求項３】
前記第２システムの前記受信側制御回路は、Ａ／Ｄコンバータと、Ａ／Ｄコンバータの前段に接続される差動入力回路とを備えることを特徴とする請求項１または２に記載のフォークリフト用制御装置。
【請求項４】
前記第２システムの前記受信側制御回路は、表示器を備え、
前記擬似信号受信電圧値と前記基準電圧値との差分が所定値以上の場合に、前記受信側制御回路が前記表示器に異常表示を行なわせることを特徴とする請求項１〜３のいずれか一項に記載のフォークリフト用制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、フォークリフトの制御装置に関し、とくにバッテリフォークリフトに搭載されたシステム間のアナログ信号の伝送に関するものである。
【０００２】
【従来の技術】
図５は従来のバッテリフォークリフトの制御装置の電気回路の構成を示す回路図である。図において、システムＡはバッテリフォークリフトの荷役作業を制御するシステムであり、システムＢはバッテリフォークリフトの走行を制御するシステムである。システムＡには、Ｄ／Ａコンバータ２が内蔵されたＣＰＵ１が設けられている。Ｄ／Ａコンバータ２は、オペアンプ４および抵抗Ｒｘを備えたアナログ伝送回路３と接続されている。オペアンプ４は差動入力型に構成され、一方の差動入力端子４ａはＤ／Ａコンバータ２に接続され、他方の差動入力端子４ｂは抵抗Ｒｘを介して接地されている。また、オペアンプ４および抵抗Ｒｘは、システムＢの抵抗Ｒｙとともに非反転増幅回路を構成している。さらに、抵抗Ｒｘおよび抵抗Ｒｙの抵抗値は等しくなっている。
【０００３】
システムＢには、Ａ／Ｄコンバータ１３が内蔵されたＣＰＵ１１および抵抗Ｒｙが設けられている。抵抗Ｒｙの一端は電線２１を介してオペアンプ４の出力端子４ｃおよびＡ／Ｄコンバータ１３に接続されている。抵抗Ｒｙの他端は電線２２を介して抵抗Ｒｘの一端、オペアンプ４の差動入力端子４ｂおよびＡ／Ｄコンバータ１３に接続されている。したがって、Ａ／Ｄコンバータ１３には抵抗Ｒｙの端子間電圧が入力される。
【０００４】
例えば、図示しない揚高センサのアナログ信号がシステムＡに入力されるとともに、システムＡがシステムＢにこの揚高センサのアナログ信号の電圧を情報として伝送する場合の動作について説明する。
この場合システムＡが送信側制御回路、システムＢが受信側制御回路を構成することになる。
ＣＰＵ１がＤ／Ａコンバータ２を介してこのアナログ信号の電圧を送信側電圧ＶINとしてオペアンプ４の差動入力端子４ａに出力する。オペアンプ４は、出力端子４ｃに出力電流Ｉ0 を出力し、抵抗Ｒｘの端子間電圧Ｖｘと送信側電圧ＶINとが等しくなるように制御する。ここで、抵抗Ｒｙの端子間電圧である送信側電圧ＶOUT はＶOUT ＝Ｒｙ・Ｉ0 であり、抵抗Ｒｘの端子間電圧ＶｘはＶｘ＝Ｒｘ・Ｉ0 であり、ＶINとＶOUTとの間には以下の関係が成立する。
ＶIN＝Ｖｘ＝Ｒｘ・Ｉ0＝Ｒｙ・Ｉ0＝ＶOUT
したがって、システムＡからシステムＢにアナログ信号の電圧が正確に伝送される。Ａ／Ｄコンバータ１３が受信側端子間電圧ＶOUT を予め定められたＡ／Ｄ変換の基準電圧値を基にＡ／Ｄ変換して、ＣＰＵ１１が使用する電圧値が算出される。
【０００５】
【発明が解決しようとする課題】
しかしながら、図６に示すように、結露や水浸入により、アナログ信号をシステムＡからシステムＢにアナログ信号を伝送する電線２２とグランドとの間で電流がリークする場合がある。
この場合、オペアンプ４の出力電流がリーク抵抗Ｒａを介して一部分流し、リーク抵抗Ｒａにリーク電流Ｉ1 が流れる。オペアンプ４は、抵抗Ｒｘの端子間電圧Ｖｘと送信側電圧ＶINとが等しくなるように制御するので、出力端子４ｃには抵抗Ｒｘに流れる電流Ｉ0 とリーク電流Ｉ1 を加算した出力電流Ｉ0 ＋Ｉ1 が出力される。一方、受信側電圧ＶOUT は、ＶOUT ＝Ｒｙ・（Ｉ0 ＋Ｉ1 ）＝Ｒｘ・（Ｉ0 ＋Ｉ1 ）となるので、抵抗Ｒｘの端子間電圧Ｖｘが受信側電圧ＶOUT が一致しなくなる。すなわち、送信側電圧ＶINと受信側電圧ＶOUT との間に誤差ΔＶ＝Ｒｘ・Ｉ1 を生じる。したがって、システムＡからシステムＢにアナログ信号の電圧が正確に伝送されないので、受信側のＣＰＵ１１がアナログ信号を誤認識するという問題点がある。
【０００６】
この発明は、このような課題を解決するためになされたもので、フォークリフトに搭載されたシステム間を伝送するアナログ信号の電流がリークした場合でも、システム間で伝送されるアナログ信号の電圧を補正し、アナログ信号を誤認識することのないフォークリフト用制御装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るフォークリフト用制御装置は、アナログ信号を送信する送信側制御回路を備える第１システムと、第１システムとは異なるシステムであるとともにアナログ信号を受信する受信側制御回路を備える第２システムとを有し、第１システムと第２システムとの間でアナログ信号の伝送が行われるフォークリフト用制御装置において、送信側制御回路および受信側制御回路が、記憶装置をそれぞれに有しており、送信側制御回路の記憶装置と受信側制御回路の記憶装置とは、同一の基準電圧値を記憶しており、第１システムの送信側制御回路が、基準電圧値の電圧を有する擬似信号を第２システムの受信側制御回路に所定時間送信し、第２システムの受信側制御回路が、受信した擬似信号の電圧値である擬似信号受信電圧値が予め定められた許容値の範囲内にあるか否かを判定するとともに、擬似信号受信電圧値が許容値の範囲内にある場合に、その後に受信するアナログ信号の受信電圧値を基準電圧値に対する擬似信号受信電圧値の比で除算して、アナログ信号の受信電圧値を補正するものである。
また、この発明に係るフォークリフト用制御装置は、アナログ信号を送信する送信側制御回路を備える第１システムと、第１システムとは異なるシステムであるとともにアナログ信号を受信する受信側制御回路を備える第２システムとを有し、第１システムと第２システムとの間でアナログ信号の伝送が行われるフォークリフト用制御装置において、送信側制御回路および受信側制御回路が、記憶装置をそれぞれに有しており、送信側制御回路の記憶装置と受信側制御回路の記憶装置とは、同一の基準電圧値を記憶しており、第１システムの送信側制御回路が、基準電圧値の電圧を有する擬似信号を第２システムの受信側制御回路に所定時間送信し、第２システムの受信側制御回路が、受信した擬似信号の電圧値である擬似信号受信電圧値が予め定められた許容値の範囲内にあるか否かを判定するとともに、擬似信号受信電圧値が許容値の範囲内にある場合に、その後に受信するアナログ信号の受信電圧値から擬似信号受信電圧値と基準電圧値との差分を減算して、アナログ信号の受信電圧値を補正するものである。
【０００８】
また、第２システムの受信側制御回路は、Ａ／Ｄコンバータと、Ａ／Ｄコンバータの前段に接続される差動入力回路とを備えることができる。
また、第２システムの受信側制御回路は、表示器を備え、擬似信号受信電圧値と基準電圧値との差分が所定値以上の場合に、受信側制御回路が表示器に異常表示を行なわせることもできる。
【０００９】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
図１は、この実施の形態に係るバッテリフォークリフト用制御装置の電気回路の構成を示す回路図である。図において、システムＡはバッテリフォークリフトの荷役作業を制御するシステムであり、システムＢはバッテリフォークリフトの走行を制御するシステムである。
【００１０】
システムＡには、制御回路が設けられ、この制御回路がバッテリフォークリフトの荷役作業を制御するとともにアナログ信号をシステムＢに送信する送信側制御回路１００を構成している。
送信側制御回路１００には、Ｄ／Ａコンバータ２およびＲＯＭ１０３が内蔵された送信側ＣＰＵ１０１、オペアンプ４および抵抗Ｒｘが設けられている。ＲＯＭ１０３には、予め定められた一定値である基準電圧値Ｖasおよび制御プログラムが格納されている。
Ｄ／Ａコンバータ２は、オペアンプ４および抵抗Ｒｘを備えたアナログ伝送回路３と接続されている。オペアンプ４は差動入力型に構成され、一方の差動入力端子４ａはＤ／Ａコンバータ２に接続され、他方の差動入力端子４ｂは抵抗Ｒｘを介して接地されている。
また、オペアンプ４および抵抗Ｒｘは、後述するシステムＢの抵抗Ｒｙとともに非反転増幅回路を構成している。さらに、抵抗Ｒｘおよび抵抗Ｒｙの抵抗値は等しくなっている。
【００１１】
システムＢにも、制御回路が設けられ、この制御回路がバッテリフォークリフトの走行を制御するとともにアナログ信号をシステムＡから受信する受信側制御回路１１０を構成している。
受信側制御回路１１０には、Ａ／Ｄコンバータ１３、ＲＯＭ１１２およびＲＡＭ１１４が内蔵された受信側ＣＰＵ１１１、抵抗Ｒｙおよび表示器１１５が設けられている。ＲＯＭ１１２には、予め定められた一定値であり、基準電圧値Ｖasと同一値である基準電圧値Ｖbsおよび制御プログラムが格納されている。抵抗Ｒｙの一端は電線２１を介してオペアンプ４の出力端子およびＡ／Ｄコンバータ１３に接続されている。抵抗Ｒｙの他端は電線２２を介して抵抗Ｒｘの一端およびオペアンプ４の差動入力端子４ｂおよびＡ／Ｄコンバータ１３に接続されている。したがって、Ａ／Ｄコンバータ１３には抵抗Ｒｙの端子間電圧が入力される。また、表示器１１５は、受信側ＣＰＵ１１１と接続されている。
【００１２】
送信側制御回路１００から受信側制御回路１１０にアナログ信号を伝送する際の、この実施の形態に係る制御装置の動作を図２のフローチャートを参照しながら説明する。
送信側制御回路１００の送信側ＣＰＵ１０１および受信側制御回路１１０の受信側ＣＰＵ１１１はともに、図示しないバッテリフォークリフトのキースイッチがオンすることにより動作を開始する（ステップＳ１３１）。
キースイッチがオンすると、送信側ＣＰＵ１０１が基準電圧値Ｖasの電圧を有する擬似信号をＤ／Ａコンバータ２およびオペアンプ４を介して受信側制御回路１１０に１秒間送信する（ステップＳ１３２）。受信側制御回路１１０では、Ａ／Ｄコンバータ１３がこの擬似信号を受信し、Ａ／Ｄ変換して擬似信号受信電圧値Ｖbfを算出する（ステップＳ１３３）。
【００１３】
次に、受信側制御回路１１０の受信側ＣＰＵ１１１は、擬似信号受信電圧値Ｖbfが基準電圧値Ｖbsに対し、予め定められた許容値αの範囲内にあるか否かを判定する（ステップＳ１３４）。擬似信号受信電圧値Ｖbfが、Ｖbs−α以上でかつＶbs＋α以下であれば、受信側ＣＰＵ１１１は擬似信号受信電圧値Ｖbfを基準電圧値Ｖbsとして、受信側ＣＰＵ１１１に内蔵されたＲＡＭ１１４に記憶する（ステップＳ１３５）。受信側ＣＰＵ１１１が、アナログ信号の受信電圧値Ｖbgを、送信側制御回路１００側の基準電圧値Ｖasに対する擬似信号受信電圧値Ｖbfの比（Ｖbf／Ｖas）、すなわちで送信側制御回路１００側の基準電圧値Ｖasに対する新たに記憶された受信側制御回路１１０の基準電圧値Ｖbsの比（Ｖbs／Ｖas）で除算して、アナログ信号の受信電圧値Ｖbgを補正しつつ、従来と同様の制御を行う（ステップＳ１３６）。
一方、ステップＳ１３４において、擬似信号受信電圧値Ｖbfが、Ｖbs−α未満あるいはＶbs＋αより大きいならば、重大な故障が発生している可能性があるので、ＣＰＵ１１１は従来の制御をも中止し表示器１１５に異常表示を行い、一連の処理を終了する。
【００１４】
以上のように、アナログ信号の電流がリークしても、受信側制御回路１１０でアナログ信号の受信電圧を補正するので、受信側制御回路１１０がアナログ信号を誤認識することがない。
【００１５】
なお、変形例として、ステップＳ１３５およびＳ１３６において、上記の処理に代えて、受信側制御回路１１０の受信側ＣＰＵ１１１が、擬似信号受信後に受信するアナログ信号の受信電圧値Ｖbgから擬似信号受信電圧値Ｖbfと基準電圧値Ｖbsとの差分を減算して、受信電圧値Ｖbgを補正してもよい。このようにすれば、リークによるアナログ信号を誤認識することがない。
【００１６】
また、図３に示すように、この発明の実施の形態に係るバッテリフォークリフト用制御装置の変形例として、図１に示した受信側制御回路１１０の代わりに、Ａ／Ｄコンバータ１３の前段に差動入力回路１２１を追加した受信側制御回路１２０を用いてもよい。差動入力回路１２１は図４に示すように、オペアンプ１２２および抵抗１２３，１２４，１２５，１２６から構成されている。このようにすれば、システムＡのグランドとシステムＢのグランドとの間に電位差があっても、差動入力回路１２１を介して、アナログ信号が入力されるので、Ａ／Ｄコンバータ１３が過電圧破損を起こすことがない。
【００１７】
【発明の効果】
この発明によれば、送信側制御回路および受信側制御回路が、記憶装置をそれぞれに有しており、送信側制御回路の記憶装置と受信側制御回路の記憶装置とは、同一の基準電圧値を記憶しており、送信側制御回路が、基準電圧値の電圧を有する擬似信号を受信側制御回路に所定時間送信し、受信側制御回路が、受信した擬似信号の電圧値である擬似信号受信電圧値が予め定められた許容値の範囲内にあるか否かを判定するとともに、擬似信号受信電圧値が許容値の範囲内にある場合に、その後に受信するアナログ信号の受信電圧値を基準電圧値に対する擬似信号受信電圧値の比で除算して、または、その後に受信するアナログ信号の受信電圧値から擬似信号受信電圧値と基準電圧値との差分を減算して、アナログ信号の受信電圧値を補正するので、受信するアナログ信号の電流がリークしても、受信側制御回路がアナログ信号を誤認識することがない。
また、この発明によれば、受信側制御回路は、Ａ／Ｄコンバータと、Ａ／Ｄコンバータの前段に接続される差動入力回路とを備えるので、送信側制御回路のグランドと受信側制御回路のグランドとの間に電位差があっても、差動入力回路を介して、アナログ信号が入力されるので、Ａ／Ｄコンバータが過電圧破損を起こすことがない。
また、この発明によれば、擬似信号受信電圧値と基準電圧値との差分が所定値以上の場合に、受信側制御回路が表示器に異常表示を行なわせるので、異常なリーク電流の発生をバッテリフォークリフトのオペレータ等に知らせることができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態に係るバッテリフォークリフト用制御装置の電気回路の構成を示す回路図である。
【図２】  実施の形態に係るバッテリフォークリフト用制御装置の動作を示すフローチャートである。
【図３】  この発明の実施の形態に係るバッテリフォークリフト用制御装置の変形例の電気回路の構成を示す回路図である。
【図４】  図３の電気回路の詳細を示す回路図である。
【図５】  従来のバッテリフォークリフト用制御装置の電気回路の構成を示す回路図である。
【図６】  図５のバッテリフォークリフト用制御装置の電流がリークした場合を説明する回路図である。
【符号の説明】
１００…送信側制御回路、１０１…送信側ＣＰＵ、１０３…ＲＯＭ、１１０…受信側制御回路、１１１…受信側ＣＰＵ、１１２…ＲＯＭ、１１５…表示器。
【図１】
0004292639.tif 000002
【図２】
0004292639.tif 000003
【図３】
0004292639.tif 000004
【図４】
0004292639.tif 000005
【図５】
0004292639.tif 000006
【図６】
0004292639.tif 000007