(57)【特許請求の範囲】
【請求項１】
ＢＧＡパッケージの電極ランドより大きな面積の第１の貫通孔を前記ＢＧＡパッケージのシリコンチップの略中央部下面に配置し、前記ＢＧＡパッケージの電極ランドとほぼ同等の大きさの複数の第２の貫通孔を前記ＢＧＡパッケージのシリコンチップの外周下面に配設し、前記第１の貫通孔及び前記第２の貫通孔以外の部分に電極ランドを配置したことを特徴とするＢＧＡ型パッケージを搭載する回路基板。
【請求項２】
前記第２の貫通孔を、前記ＢＧＡパッケージの外形より内側に矩形状に配置したことを特徴とする請求項１記載のＢＧＡ型パッケージを搭載する回路基板。
【請求項３】
前記第２の貫通孔を、前記ＢＧＡパッケージの外形より外側に矩形状に配置したことを特徴とする請求項１記載のＢＧＡ型パッケージを搭載する回路基板。
【請求項４】
ＢＧＡパッケージの電極ランドより大きな面積の第１の貫通孔を前記ＢＧＡパッケージのシリコンチップの略中央部下面に配置し、前記ＢＧＡパッケージの電極ランドとほぼ同等の幅の鈎形の第２の貫通孔を前記ＢＧＡパッケージの四隅近傍にそれぞれ配設し、前記第１の貫通孔及び前記第２の貫通孔以外の部分に電極ランドを配置したことを特徴とするＢＧＡ型パッケージを搭載する回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置たとえばＢＧＡ（ボールグリッドアレイ）型パッケージを実装してなる回路基板に関する。
【０００２】
【従来の技術】
近年、高密度実装技術の進展により、従来型のQFP（クワッドフラットパッケージ）に代わりCSP（チップスケールパッケージ）やBGAが普及してきている。CSPやBGAはQFPのようにパッケージ周囲に端子を持つのではなく、パッケージ下面に格子状にはんだが端子として配置されているのが特徴で、QFPに比べて、同じ端子数でもパッケージ面積を縮小できるなどの利点がある。
【０００３】
しかし実装後のパッケージが機器の使用に伴い繰り返しの温度変化を受けると、構成部材の熱膨張係数の違いから熱応力が生じる。
QFPは周囲のリード端子で応力を緩和しはんだ接合部に応力がかかりにくいのに対して、CSPやBGAは応力緩和構造を持たないため、はんだ接合部に応力が集中し、QFPと比較して早期にはんだクラックが生じてしまう。
【０００４】
はんだ接合部への応力集中を低減するいくつかの提案として、パッケージに応力吸収構造を付与したものや、特開平６−３２６２１１号公報のように実装後のパッケージと回路基板の間に樹脂を浸透、硬化させ、応力を分散させるものがある。
【０００５】
特開平６−３２６２１１号公報には、パッケージの回路基板もしくはパッケージを実装する回路基板に貫通穴を設ける案が示されているが、これは樹脂封止の際の作業性向上や、貫通穴を利用したパッケージと基板間の距離の計測ないしは制御を主目的としたものである。同特許の後半に熱応力に関して若干言及しているものの、効果については具体的に記述していない。この点で応力緩和を主たる目的とした本特許とは異なる。
【０００６】
また、特開平７−１４７４８１号公報には、BGAの隅もしくは回路基板にスルーホールを設けて位置決めないしは信頼性向上を図っているが、スルーホールをはんだ付けに用いる点が本特許と異なる。
【０００７】
また、特開平１１−４０９０１号公報には、パッケージの周囲にあたる回路基板にスリット穴を設ける構造を提案しているが、この目的はパッケージの熱が周囲に拡散することを防ぐものであり、この点で応力緩和を主たる目的とした本特許とは異なる。
【０００８】
【発明が解決しようとする課題】
パッケージに応力吸収構造をもたせた場合、効果はそのパッケージに限られる。また、実装後に樹脂で補強する方法では工数が増大し、リペアが困難という課題を有していた。
【０００９】
そこで、本発明ではパッケージの構造によらず、また特別な追加工程を必要とせず、パッケージの実装信頼性を向上させることができる実装構造を提供するものである。
【００１０】
【課題を解決するための手段】
この課題を解決するために本発明の半導体装置（パッケージ）を搭載（実装）した回路基板は、パッケージが搭載されている領域付近に応力を吸収する複数の貫通孔または鈎形スリットを回路基板に穿設する構成とした。
【００１１】
基本的に、はんだクラックの要因となる熱応力は、回路基板とパッケージの熱膨張率の違いによる変形量の差から生じるものである。パッケージの変形に回路基板の変形が追随できない分が、変形量の差となって応力を生じる。
【００１２】
仮に、回路基板のパッケージが搭載されている領域を切り離し、浮島構造にすることが出来れば、浮島構造となった回路基板はパッケージの変形に自由に追随し、パッケージと回路基板との変形差は極めて小さくなる。
【００１３】
実際には回路基板を完全に浮島にすることは出来ない。本発明はそれに近い状態を実現するため、回路基板上の配線に支障が出ない範囲でより多くの貫通孔やスリットを穿設する構成とした。
即ち、パッケージの略中央部下面と中央部以外の両方に貫通孔やスリットを穿設して、回路基板の一部を擬似的な浮島構造としたものである。
【００１４】
また、パッケージの各はんだ付け部の応力は、一律ではなく分布がある。例えば、図２のような電極配置とシリコンチップサイズのパッケージの場合、熱応力解析から、最大応力は図中の二重丸で示した電極に生じることが分かった。
さらに、はんだクラックは最大応力を生じる箇所から最初に発生するので、信頼性向上のためには最大応力の値を低減する必要がある。
従って、本発明により回路基板に擬似的な浮島構造を設ける場合も、最大応力を生じる箇所が浮島に含まれるよう配慮した。
【００１５】
即ち、図２に示す電極配置において、最大応力を生じる箇所が図中の二重丸で示した電極であるようなパッケージの場合は、貫通孔を中央部と、余白部すなわちパッケージの外形よりわずかに小さい正方形状に配置するのが効果的である。
【００１６】
また、図４に示す電極配置のパッケージの場合は、貫通孔を中央部と、パッケージの外側すなわちパッケージの外形よりわずかに大きい正方形状に、配置するのが効果的である。この場合は、図５のように外側の貫通孔の代わりに鈎形のスリットを穿設しても同様の効果が得られる。
【００１７】
上記構成により回路基板がパッケージの変形に追随しやすくなり、機器の使用に伴い発生する熱応力を緩和することで、はんだ接合部にかかる応力を低減することが出来、実装後の信頼性を向上させることが出来る。
【００１８】
【発明の実施の形態】
本発明は、穿孔した複数の貫通孔を塞ぐごとくＢＧＡ型パッケージを搭載してなり、前記貫通孔を前記ＢＧＡパッケージの略中央部下面とその周辺に配設したことを特徴とする半導体装置を実装した回路基板であり、回路基板が変形しやすくなり、機器の使用に伴い発生する熱応力を緩和することで、はんだ接合部にかかる応力を低減することが出来、実装後の信頼性を向上させられるという作用を有する。
【００１９】
上記構成において、中央部以外の貫通孔は電極の配置にあわせて、BGAパッケージの外形よりわずかに小さい、またはわずかに大きい正方形状に配置することできる。
【００２０】
また、中央部以外の貫通孔に代え、BGAパッケージの四隅近傍に鈎形のスリットをそれぞれ穿設しても同等の効果を発揮できる。
【００２１】
【実施例】
以下、本発明の実施例における半導体装置を実装した回路基板について、図面を用いて説明する。
【００２２】
（実施例１）
図１は本発明の第１の実施例における半導体装置（パッケージ）を実装した回路基板の要部断面図、図２は本発明の第１の実施例における回路基板の上面図を示す。図１、図２において、符号１はパッケージ、２は回路基板、３は貫通孔、４ははんだ接合部５ははんだ付け用の電極である。なお、図５は従来の半導体装置を実装した回路基板の側面図であって、貫通孔を備えていない。
【００２３】
本発明の第１の実施例における半導体装置を実装した回路基板２は、図２に示す電極配置を構成している。外周から２列目と３列目の間、および中央部に余白が存在する。
そこで、中央部に大きな直径の貫通孔と、パッケージの外形よりわずかに小さい内側に，正方形状に複数の小さな直径の貫通穴を所定ピッチ毎に穿設した。
【００２４】
この場合、一例として大きい方の貫通孔直径を4．8mm、小さい方の貫通孔直径を0．4mm，配設ピッチを１．６ｍｍ程度とした。
前記２種類の貫通孔の直径は回路基板の配線に支障が出ない範囲で、かつ、回路基板の強度に致命的な欠陥を与えない範囲で出来るだけ大きくするのが望ましい。
【００２５】
各構成要素の仕様を表１に示す。
【００２６】
【表１】
0004273598.tif 000002
【００２７】
図１、図２の実装構造と図５の従来構造とを比較するために−40℃〜＋125℃の温度サイクル試験を行った。
【００２８】
その結果を図６に示した。図５に示す従来構造の半導体装置を実装した回路基板では1000サイクル付近ではんだクラックが発生した。これに対し、実施例１の構成では1100サイクル付近まではんだクラックが発生せず、信頼性が向上したことを確認できた。
【００２９】
（実施例２）
図３は本発明の第２の実施例における半導体装置を実装する回路基板の上面図を示す。図３において、符号３２は回路基板、３３は貫通孔、５ははんだ付け用の電極である。
【００３０】
実施例２において、回路基板３２の電極配置を図３に示す。この場合の回路基板３２は中央部にのみ余白が存在する。そこで、図３に示したように、中央部と、搭載するパッケージよりわずかに大きい外側に正方形状に複数の貫通孔を穿設した。
この場合、大きい方の貫通孔直径を4．8mm、小さい方の貫通孔直径を0．4mm，配設ピッチを１．６ｍｍ程度とした。前記２種類の貫通孔の直径は回路基板３２の配線に支障が出ない範囲で、なおかつ、回路基板の強度に致命的な欠陥を与えない範囲で出来るだけ大きくするのが望ましい。
【００３１】
各構成要素の仕様は実施例１の場合と同じである。図３の実装構造の効果を確認するために−40℃〜＋125℃の温度サイクル試験を行った。
【００３２】
その結果を図７に示した。貫通孔を穿設していない回路基板構成では1100サイクル付近ではんだクラックが発生したのに対し、図４の構成では1200サイクル付近まではんだクラックが発生せず、信頼性が向上したことを確認できた。
【００３３】
（実施例３）
図４は本発明の第３の実施例における半導体装置を実装する回路基板の上面図であり、図４において符号２は回路基板、５３は貫通孔、５ははんだ付け用の電極である。
【００３４】
実施例３の場合は、実施例２の正方形状に配置した貫通孔に代え、図４に示したように、パッケージの外側の四隅付近に鈎形のスリット９をそれぞれ４カ所に穿設したものである。中央部の貫通孔５３直径を4．8mm、鈎形スリット９の一辺の長さを3mm，スリット幅を0．4mm程度とした。
前記貫通孔５３の直径およびスリット９の形状寸法は回路基板５２の配線に支障が出ない範囲で、なおかつ、回路基板５２の強度に致命的な欠陥を与えない範囲で出来るだけ大きくするのが望ましい。
【００３５】
各構成要素の仕様は実施例１、２と同じである。図４の実装構造の効果を確認するために−40℃〜＋125℃の温度サイクル試験を行った。その結果を図８に示した。貫通孔を穿設していない回路基板構成では1100サイクル付近ではんだクラックが発生したのに対し、図４の構成では1200サイクル付近まではんだクラックが発生せず、信頼性が向上したことを確認できた。
【００３６】
【発明の効果】
以上のように本発明によれば、パッケージの種類によらず、また特別な追加工程を必要とせず、パッケージの実装信頼性を向上させるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体装置を実装した回路基板の要部断面図
【図２】本発明の第１の実施例における回路基板の上面図
【図３】本発明の第２の実施例における回路基板の上面図
【図４】本発明の第３の実施例による回路基板の上面図
【図５】従来の実装構造の側面図
【図６】本発明の第１の実施例における温度サイクル試験結果の特性図
【図７】本発明の第２の実施例における温度サイクル試験結果の特性図
【図８】本発明の第３の実施例における温度サイクル試験結果の特性図
【符号の説明】
１  パッケージ
２、３２，５２  回路基板
３、３３，５３  貫通孔
４  はんだ接合部
５  電極
６  パッケージ外形
７  最大応力発生電極
８  シリコンチップ外形
９  鈎形スリット
【図１】
0004273598.tif 000003
【図２】
0004273598.tif 000004
【図３】
0004273598.tif 000005
【図４】
0004273598.tif 000006
【図５】
0004273598.tif 000007
【図６】
0004273598.tif 000008
【図７】
0004273598.tif 000009
【図８】
0004273598.tif 000010