(57)【特許請求の範囲】
【請求項１】
（０００−１）面から１０度以内の予め決められた角度傾いた面を最表層面として有し、４Ｈの結晶構造を持つ炭化珪素半導体領域内に、Ｐ型半導体領域およびＮ型半導体領域の少なくとも一方をイオン注入により選択的に形成し、
前記イオン注入後に、不活性雰囲気中で室温から１分以内で１５００℃から１６００℃の温度まで昇温し、その昇温後の温度で１分から１０分間、不純物活性化熱処理を施すことで、前記イオン注入が施された領域の表面粗度を０．４から０．６ｎｍとし、
その最表層面に金属電極を形成して構成し、その金属電極に電圧を印加することにより最表層面に垂直な方向に流れる電流の方向を制御するショットキー・バリア・ダイオード、若しくはＰＮ型ダイオードである、
ことを特徴とする半導体装置。
【請求項２】
（０００−１）面から１０度以内の予め決められた角度傾いた面を最表層面として有し、４Ｈの結晶構造を持つ炭化珪素半導体領域内に、Ｐ型半導体領域およびＮ型半導体領域の少なくとも一方をイオン注入により選択的に形成し、
前記イオン注入後に、不活性雰囲気中で室温から１分以内で１５００℃以上１６００℃以下の温度まで昇温し、その昇温後の温度で１分から１０分間、不純物活性化熱処理を施すことで、前記イオン注入が施された領域の表面粗度を０．４から０．６ｎｍ以下とし、
その最表層面に金属電極を形成し、その金属電極に電圧を印加することで、電流の通電／遮断を制御するスイッチング素子として機能するＭＥＳ型電界効果トランジスターあるいは接合型電界効果トランジスターとした、ことを特徴とする半導体装置。
【請求項３】
（０００−１）面から１０度以内の予め決められた角度傾いた面を最表層面として有し４Ｈの結晶構造を持つ炭化珪素半導体領域内にＰ型半導体領域およびＮ型半導体領域の少なくとも一方をイオン注入により選択的に形成し、
前記イオン注入後に、不活性雰囲気中で室温から１分以内で１５００℃以上１６００℃以下の温度まで昇温し、その昇温後の温度で１分から１０分間、不純物活性化熱処理を施すことで、前記イオン注入が施された領域の表面粗度を０．４から０．６ｎｍ以下とし、
上記の（０００−１）面から１０度以内の予め決められた角度傾いた最表層面に水素を含むゲート絶縁膜を形成したことを特徴とする半導体装置。
【請求項４】
（０００−１）面から１０度以内の予め決められた角度傾いた面を最表層面として有し４Ｈの結晶構造を持つ炭化珪素半導体領域内にＰ型半導体領域およびＮ型半導体領域の少なくとも一方をイオン注入により選択的に形成し、
前記イオン注入後に、不活性雰囲気中で室温から１分以内で１５００℃以上１６００℃以下の温度まで昇温し、その昇温後の温度で１分から１０分間、不純物活性化熱処理を施すことで、前記イオン注入が施された領域の表面粗度を０．４から０．６ｎｍ以下とし、
上記の（０００−１）面から１０度以内の予め決められた角度傾いた最表層面に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の水素を含むゲート絶縁膜を有することを特徴とする半導体装置。
【請求項５】
（０００−１）面から１０度以内の予め決められた角度傾いた面を最表層面として有し４Ｈの結晶構造を持つ炭化珪素半導体領域内にＰ型半導体領域およびＮ型半導体領域の少なくとも一方をイオン注入により選択的に形成し、
前記イオン注入後に、不活性雰囲気中で室温から１分以内で１５００℃以上１６００℃以下の温度まで昇温し、その昇温後の温度で１分から１０分間、不純物活性化熱処理を施すことで、前記イオン注入が施された領域の表面粗度を０．４から０．６ｎｍ以下とし、
上記最表層面にゲート絶縁膜を形成し、そのゲート絶縁膜のうち炭化珪素基板に接する層が炭化珪素を水を含んだ雰囲気で熱酸化することにより形成し、形成したゲート絶縁膜中に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の水素を含んでいることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板の結晶面方位を規定した炭化珪素基板上に形成する半導体装置に関するものである。
【背景技術】
【０００２】
半導体基板の最上層に炭化珪素を用いた半導体装置及びその製造方法については、以下に説明する様に、既にいくつかの発表が行われ、あるいは発明が開示されているが、従来、炭化珪素基板を用いた半導体装置は、通常（０００１）面上にゲート電極を形成する構造であった。
【０００３】
この場合に（０００１）面にイオン注入でＰ型あるいはＮ型領域を形成する場合に、Ｐ型あるいはＮ型不純物をイオン注入した後に１５００℃以上の高温で、活性化のための熱処理が行われるので、炭化珪素表面からシリコンが蒸発してしまい、炭化珪素表面の凹凸が大きくなる。その結果、金属−絶縁膜−半導体電界効果トランジスター（ＭＩＳＦＥＴ）や金属−半導体電界効果トランジスター（ＭＥＳＦＥＴ）のチャネル移動度の低下やイオン注入領域の結晶欠陥が大きくなることによるショットキー・バリア・ダイオード（ＳＢＤ）や接合型電界効果トランジスター（ＪＦＥＴ）のリーク電流が大きくなり、実際には使用できないという問題があった。
【０００４】
また、非特許文献２には、ＤｉＭＯＳＦＥＴ型のＳｉＣパワーＭＯＳＦＥＴにおいて、Ｐ型不純物（アルミニウム）をイオン注入した後に、１６００℃付近で熱処理をするために、チャネル移動度が室温で２２ｃｍ２／Ｖｓにしかならないことが記載されている。
【０００５】
また、非特許文献３には、Ｌａｔｅｒａｌ  ＤＭＯＳＦＥＴ型のＳｉＣパワーＭＯＳＦＥＴにおいて、Ｐ型不純物（アルミニウム）をイオン注入した後に、１６００℃で４０分の活性化熱処理をするためにチャネル移動度が、４から５ｃｍ２／Ｖｓ程度にしかならないことが記載されている。
【０００６】
このように、上記従来の各文献において、炭化珪素半導体基板上に不純物がイオン注入で形成されたＰ型領域及びＮ型領域を有する半導体装置は、（０００１）面に形成されている。しかしながら、炭化珪素基板には、様々な面方位があり、面方位とその面方位における不純物の熱処理方法を工夫することにより、不純物活性化熱処理後の炭化珪素基板表面の凹凸化を抑制して、半導体装置の電気的特性を向上できる可能性があった。
【０００７】
一方、非特許文献４には、６Ｈ−ＳｉＣの（０００−１）面にゲート酸化膜の下に不純物を注入するチャネルドーピングを用いてＭＯＳＦＥＴを形成して動作させた報告があるが、これはＮ型の半導体領域のみをイオン注入で形成しており、ゲート酸化膜はドライ酸化で形成しており、後の実施例で述べる半導体装置とは構造が異なる。
【０００８】
【非特許文献１】J.A.Cooper, Jr., M.R.Melloch,. Singh, A.Agarawal, J.W.Palmour, IEEE Transaction on electron devices, vol.49, No.4, April 2002,p.658
【非特許文献２】S.H.Ryu, A.Agarwal, J.Richmond, J.Palmour, N.Saks, and J.Williams, IEEE Electron device letters, vol.23, No.6, June 2002, p.321
【非特許文献３】J.Spitz, M.R.Melloch, J.A.Cooper, Jr.,M.A.Capano, IEEE Electron device letters, vol.19, No.4, April 1998, p.100
【非特許文献４】S.Ogino, T.Oikawa, K.Ueno, Mat.Sci.Forum、 338-342, (2000), p.1101
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明は上記に鑑み提案されたもので、イオン注入で形成されたＰ型、Ｎ型の不純物半導体領域を有する炭化珪素半導体基板を用いた半導体装置において炭化珪素半導体基板表面の凹凸を小さくすることにより、最終的に半導体装置の電気特性を向上することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、半導体装置において、少なくとも最表層が（０００−１）面の炭化珪素からなる半導体領域を有するとともに、その炭化珪素半導体領域にＰ型半導体領域およびＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成されている、ことを特徴としている。
【発明を実施するための最良の形態】
【００１１】
（０００−１）面の炭化珪素基板を用いて形成した半導体装置の一例として、ショットキー・バリア・ダイオード、横型ＭＩＳ電界効果トランジスター、および縦型ＭＩＳ電界効果トランジスターの製造方法について説明する。次いで、通常炭化珪素半導体基板を用いた半導体装置に使用されている（０００１）面と、本発明で提案した（０００−１）面にイオン注入した基板を熱処理した後の基板の表面粗度を原子間力顕微鏡で測定した結果を示す。
【００１２】
第１図は本発明の半導体装置の一例としてのショットキー・バリア・ダイオードの断面模式図である。
【００１３】
このショットキー・バリア・ダイオードは、下記の手順で製造した。先ずＮ型４Ｈ−ＳｉＣバルク基板１（抵抗率：０．００２Ωｃｍ、厚さ：３００μｍ）の（０００−１）面に、化学気相法で窒素を不純物として用い、濃度１×１０１６ｃｍ−３のＮ型のエピタキシャル層２を１０μｍ成長させた。このバルク基板１とエピタキシャル層２とは炭化珪素半導体領域を形成し、エピタキシャル層２の最表層も（０００−１）面となっている。
【００１４】
そして、ショットキー電極６の周辺部にガードリングを形成するために、エピタキシャル層２のガードリングを形成する領域にアルミニウムあるいはボロンのＰ型不純物を１×１０１７個ｃｍ−３イオン注入し、ガードリング用Ｐ型不純物領域（Ｐ型半導体領域）３を形成した。この時にイオン注入用のマスクは、低圧化学気相法で形成された二酸化珪素膜を用いた。二酸化珪素膜のイオン注入する部分をフッ酸で開孔した後に、室温から１０００℃の範囲でイオン注入するが、本実施形態では、室温でイオン注入した。
【００１５】
次いで、アルゴン雰囲気中で、１２００℃以下の温度から１５００℃から２０００℃、好ましくは１７００℃の温度まで１分以内で昇温して、１０秒から１０分間の活性化熱処理を行う。本実施形態では、１５００℃で５分間の熱処理を行った。続いて、バルク基板１の裏面側の（０００１）面に、Ｎｉ層あるいはＴｉ層（裏面電極４）をスパッタ法や蒸着法によって形成した後に、不活性雰囲気中で１０００℃付近で熱処理して裏面電極４を形成する。次に、パッシベーション用の酸化膜５を、イオン注入したエピタキシャル層２側に成膜し、ショットキー電極を形成する部分を開口し、ＮｉあるいはＴｉをスパッタ法や蒸着法によって形成してショットキー電極（金属電極）６を形成する。そして、アルミニウム合金からなる金属配線７をスパッタ法や蒸着法によって形成して完成する。この半導体装置は、炭化珪素半導体領域の（０００−１）面にゲート（ショットキー電極）を有し、（０００１）面にドレイン（裏面電極）を有し、ゲートに電圧を印加することにより（０００−１）面に垂直なＣ軸方向に流れる電流の方向を制御する整流素子として機能するようになる。
【００１６】
このように、ショットキー・バリア・ダイオードを製造する際に、最表層が（０００−１）面を有する炭化珪素半導体領域１，２に、Ｐ型半導体領域３をイオン注入により形成したので、炭化珪素半導体基板１，２表面の凹凸を小さくすることができ、それにより、ショットキー・バリア・ダイオードのオン抵抗、耐電圧等の電気特性を向上することができた。
【００１７】
また、Ｐ型半導体領域３をイオン注入で形成した後、不純物活性化熱処理を施したので、炭化珪素半導体領域１，２の最表層をより一層凹凸のない状態にすることができ、それに応じてショットキー・バリア・ダイオードの電気特性を一層向上させることができた。
【００１８】
上記の説明では、本発明を、（０００−１）面に垂直なＣ軸方向に流れる電流の方向を制御するショットキー・バリア・ダイオードに適用するようにしたが、同様に（０００−１）面に垂直なＣ軸方向に流れる電流の方向を制御するＰＮ型ダイオードに適用するようにしてもよい。
【００１９】
第２図は本発明に係る横型ＭＩＳ電界効果型トランジスターの一例としての横型（Ｌａｔｅｒａｌ  ｒｅｓｕｒｆ  ＭＯＳ構造）半導体装置の断面模式図である。先ずＰ型４Ｈ−ＳｉＣバルク基板１１（抵抗率：２Ωｃｍ、厚さ：３００μｍ）の（０００−１）面に、化学気相法でアルミニウムを不純物として用いて１０〜１５μｍのＰ型エピタキシャル層１２を形成した。Ｐ型不純物濃度は、５×１０１５個ｃｍ−３である。ここで、ＳｉＣバルク基板１１はＮ型でもよい。このバルク基板１１とエピタキシャル層１２とは炭化珪素半導体領域を形成し、エピタキシャル層１２の最表層も（０００−１）面となっている。
【００２０】
次いで、ソース領域およびドレイン領域を形成するためのイオン注入用マスクを、熱酸化膜やＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によるＳｉＯ２膜で形成する。本実施形態では、イオン注入マスクとして、ＬＴＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜を用いた。ＬＴＯ膜は、シランと酸素を４００℃から８００℃で反応させて二酸化珪素を堆積することにより形成した。
【００２１】
続いて、フォトリソグラフィーでソース領域およびドレイン領域を形成した後に、ＨＦ（フッ酸）でＬＴＯ膜をエッチングしてイオン注入されるソース領域およびドレイン領域を開口し、その開口に５００℃で、窒素、燐あるいは砒素をイオン注入して、Ｎ型不純物領域を形成し、ソース１３１およびドレイン１３２とした。
【００２２】
次いで、ソース１３１およびドレイン１３２と同様の方法でイオン注入し、高耐圧化のためのＮ−型不純物領域１４を形成した。この層は、２以上の領域に分割して、ゲートからドレインへ近づくにつれて濃度が濃くなっていてもよい。さらに、Ｐ型エピタキシャル層１２へのオーミックコンタクトをとるために、ソース１３１、ドレイン１３２およびＮ−型不純物領域１４の場合と同様に、イオン注入マスクを形成した後にアルミニウムあるいはボロンをイオン注入し、Ｐ＋型不純物領域１５を形成した。なお、ここでＮ−型の「−」はＮ型領域のＮ型不純物濃度よりも低濃度であることを示し、Ｐ＋型の「＋」はＰ型領域のＰ型不純物濃度よりも高濃度であることを示している。
【００２３】
その後、アルゴン雰囲気中において１５００℃から２０００℃の範囲において、１０秒から１０分間不純物活性化熱処理を行い、その後１２００℃以下の温度まで１分から５分で冷却を行った。本実施例では、１５００℃で５分の熱処理を行った。この時に、１２００℃以下の温度から熱処理温度まで１分以内で昇温するとさらによい。
【００２４】
続いて、エピタキシャル層１２上にパッシベーション用のＳｉＯ２膜１６を熱酸化膜やＬＴＯ膜で形成する。本実施形態では、ＬＴＯ膜で形成した。さらに、ゲート絶縁膜を形成する部分を開口し、８００℃〜１２００℃でＯ２ガスあるいは、Ｈ２Ｏ（水）を含むＯ２ガスで酸化し、約５０ｎｍのゲート絶縁膜１７を形成した。このゲート絶縁膜１７は、その全体あるいは少なくともエピタキシャル層１２に接する層が炭化珪素を熱酸化することにより形成され、水を含んだＯ２ガス雰囲気で熱酸化した場合は、形成されたゲート絶縁膜中に水素が含まれている。そのゲート絶縁膜１７上にゲート電極（金属電極）１８を形成した。このゲート電極１８は、アルミニウム、あるいはＮ型、Ｐ型ポリシリコンのいずれで形成してもよい。なお、ゲート絶縁膜１７とゲート電極１８をゲートと称することとする。引き続いて、ソース１３１およびドレイン１３２上のＳｉＯ２膜１６をエッチングしてコンタクト孔を開口した。次いで、ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいはスパッタ法で形成した後に、ＲＩＥあるいはウエットエッチングによりコンタクト電極（金属電極）１９を形成し、不活性雰囲気中で１０００℃付近で熱処理してオーミック化した。最終的に、アルミニウムを含有した金属を蒸着あるいはスパッタ法で形成した後に、ＲＩＥあるいはウエットエッチングにより、金属配線１０を形成して完成させた。
【００２５】
第３図は本発明に係る横型ＭＩＳ電界効果型トランジスターの一例としての横型（Ｌａｔｅｒａｌ  ｒｅｓｕｒｆ  ＭＯＳ構造）半導体装置のうち、第２図とは異なる構造のものの断面模式図である。基本的には第２図と同じであるが、エピタキシャル層１２にＰ型不純物領域１２２を設け、そのエピタキシャル層１２２に上記の、ソース１３１およびＰ＋型不純物領域１５を形成した点が第２図とは異なっている。
【００２６】
この第２図および第３図に示した横型Ｌａｔｅｒａｌ  ｒｅｓｕｒｆ  ＭＯＳＦＥＴ半導体装置は、炭化珪素半導体領域の（０００−１）面にゲート（ゲート絶縁膜とゲート電極から成る）、ソースおよびドレインを有し、ゲートに電圧を印加することにより（０００−１）面内に流れる電流の通電／遮断を制御するスイッチング素子である。
【００２７】
この他に横型半導体装置の例としては、ＭＥＳ型電界効果トランジスターがある。これは、（０００−１）面にゲート、ソースおよびドレインを有して、ゲートに電圧を印加することにより（０００−１）面内に流れる電流の通電／遮断を制御する点では、横型Ｌａｔｅｒａｌ  ｒｅｓｕｒｆ  ＭＯＳＦＥＴ半導体装置と同じであるが、ゲート電極の下にゲート絶縁膜はなく炭化珪素半導体の上に直接、金属からなるゲート電極が形成されている。
【００２８】
このように、横型半導体装置を製造する際に、最表層が（０００−１）面を有する炭化珪素半導体領域１１，１２に、ソース１３１、ドレイン１３２、Ｎ−型不純物領域１４、Ｐ＋型不純物領域１５等のＰ型半導体領域やＮ型半導体領域をイオン注入により形成したので、炭化珪素半導体基板１１，１２表面の凹凸を（０００１）面よりも小さくすることができ、それにより、横型半導体装置のオン抵抗、耐電圧等の電気特性を向上することができた。
【００２９】
また、ソース１３１、ドレイン１３２、Ｎ−型不純物領域１４、Ｐ＋型不純物領域１５等のＰ型半導体領域やＮ型半導体領域をイオン注入で形成した後に、不活性雰囲気中で１５００℃から２０００℃の温度まで昇温し、その温度で１０秒から１０分間の不純物活性化熱処理を施したので、さらに、不活性雰囲気中で１２００℃以下の温度から１分以内で１５００℃から２０００℃の温度まで昇温し、その温度で１０秒から１０分間の不純物活性化熱処理を施したので炭化珪素半導体領域１１，１２の最表層をより一層凹凸のない状態にすることができ、それに応じて横型半導体装置の電気特性を一層向上させることができた。
【００３０】
第４図は本発明の半導体装置の一例としての縦型ＭＩＳ電界効果トランジスターの断面模式図である。この発明の半導体装置では、バルク基板２１を、高濃度Ｎ型の４Ｈ−ＳｉＣ基板で形成し、その（０００−１）面上に、低濃度のＮ型炭化珪素からなるエピタキシャル層２２を形成した。このバルク基板２１とエピタキシャル層２２とは炭化珪素半導体領域を形成し、エピタキシャル層２２の最表層も（０００−１）面となっている。
【００３１】
次に、そのエピタキシャル層２２上に、第１の濃度を有し炭化珪素からなる第１Ｎ型不純物領域２３を化学気相法でエピタキシャル成長させた。続いてこの段階の炭化珪素からなる基板を通常のＲＣＡ洗浄をした後に、リソグラフィー用のアライメントマークをＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）で形成した。
【００３２】
そして、イオン注入用のマスクにＬＴＯ（Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ）膜を用いた。このＬＴＯ膜は、シランと酸素を４００℃〜８００℃で反応させて二酸化珪素を炭化珪素基板（第１Ｎ型不純物領域２３）上に堆積することにより形成した。次いで、リソグラフィーでイオン注入する領域を形成した後に、ＨＦ（フッ酸）でＬＴＯ膜をエッチングしイオン注入される領域を開口した。次いで、第１Ｎ型不純物領域２３に、アルミニウムあるいはボロンをイオン注入することにより、第１Ｎ型不純物領域３の両サイドに隣接して第１Ｐ型炭化珪素領域（Ｐ型（Ｐ−）ウエル）２４，２４を形成した。
【００３３】
さらに、高耐圧化のために、イオン注入により、第１Ｐ型炭化珪素領域２４よりも高濃度の第２Ｐ型炭化珪素領域（Ｐ＋領域）２４ａを第１Ｐ型炭化珪素領域２４の下部領域に形成した。その第２Ｐ型炭化珪素領域２４ａには、１０１６個ｃｍ−３〜１０１９個ｃｍ−３のアルミニウムあるいはボロンを注入して形成することで、確実に耐圧性を向上させることができることが分かった。
【００３４】
さらに、必要に応じて、ゲート酸化膜形成予定領域下方の第１Ｐ型炭化珪素領域２４の表面から内部にわたって選択的に、十分な不純物濃度を有するＮ型不純物領域としての埋め込みチャネル領域２５を形成した。この埋め込みチャネル領域２５の形成は、深さ（Ｌｂｃ）＝０．３μｍにおいて、１×１０１５個ｃｍ−３〜５×１０１７個ｃｍ−３のイオン注入で行った。そして、燐を総ドーズ量が７×１０１５個ｃｍ−２となるようにして多段注入し、注入エネルギーを４０ｋｅＶ〜２５０ｋｅＶの範囲で制御することにより所望の深さに形成した。
【００３５】
次に、第１Ｎ型不純物領域２３とは離れた位置で、第１Ｐ型炭化珪素領域２４，２４の表面から内部にわたって選択的に第２の濃度の第２Ｎ型不純物領域（Ｎ＋ソース）２６，２６を形成した。
【００３６】
さらに必要に応じて、第２Ｎ型不純物領域２６と埋め込みチャネル領域２５との間の第１Ｐ型炭化珪素領域２４には、その表面から内部にわたって選択的に第３の濃度の第３Ｎ型不純物領域２７をイオン注入で形成した。
【００３７】
その後、アルゴン雰囲気中において１５００℃から２０００℃の範囲において、１０秒から１０分間不純物活性化熱処理を行い、その後１２００℃以下の温度まで１分から５分で冷却を行った。本実施例では、１５００℃で５分の熱処理を行った。この時に、１２００℃以下から熱処理温度まで１分以内で昇温するとさらによい。
【００３８】
次いで、１２００℃でＯ２雰囲気あるいはＨ２Ｏを含むＯ２雰囲気で酸化して、約５０ｎｍのゲート酸化膜２８，２８を形成した。このゲート絶縁膜２８は、その全体あるいは少なくともエピタキシャル層２２に接する層が炭化珪素を熱酸化することにより形成され、水を含んだＯ２ガス雰囲気で熱酸化した場合は、形成されたゲート絶縁膜中に水素が含まれている。ＳＩＭＳ（２次イオン質量分析装置）で測定されたゲート絶縁膜中の水素密度分布を第７図に示す。（０００−１）面の炭化珪素基板とゲート絶縁膜との界面を中心にして、水素が分布しており、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の水素を含んでいれば界面の欠陥が減少して、チャネル移動度が向上する。続いて、アルゴン中で３０分間アニールした後に室温までアルゴン中で冷却した。その後にゲート電極２９，２９を形成した。ゲート電極２９，２９は、Ｐ＋ポリシリコンで形成した。Ｐ＋ポリシリコンでゲート電極２９，２９を形成するための方法としては、１）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンやフッ化ボロンをイオン注入することによりＰ型多結晶シリコンを形成する。２）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンを含んだＳｉＯ２膜をＣＶＤ法やスピン塗布により形成して、８００℃〜１１００℃で熱処理し拡散することにより、ボロンを注入してＰ型多結晶シリコンを形成する。３）シランとジボランを一緒に流して６００℃で熱処理することにより多結晶シリコンにボロンを注入してＰ型多結晶シリコンを形成する、などがある。この実施形態では、２）の方法を用いた。そして、エッチングすることによりゲート電極２９，２９の形成を完了した。
【００３９】
なお、上記の説明では、ゲート電極２９をＰ＋ポリシリコンで形成するようにしたが、アルミニウム、アルミニウム合金、あるいはモリブデン金属で形成してもよい。ゲート電極２９をアルミニウム、アルミニウム合金、あるいはモリブデン金属で形成した場合のゲート酸化膜２８との界面は、ゲート電極２９にポリシリコンを用いた場合のゲート酸化膜２８との界面よりも良好であり、チャネル移動度が高くなるという効果も確認することができた。
【００４０】
また、上記のゲート電極２９，２９上に、ＷＳｉ２、ＭｏＳｉ２、あるいはＴｉＳｉ２の何れかからなるシリサイド膜３０を形成してもよい。
【００４１】
引き続いて、層間絶縁膜３１をＣＶＤ法で堆積した後に、第２Ｎ型不純物領域（Ｎ＋ソース）２６，２６上および第１Ｐ型炭化珪素領域（Ｐ−ウエル）２４，２４上の層間絶縁膜３１をエッチングして、コンタクト孔を開口した。次いで、ニッケル、チタン、アルミニウムを含有した金属、あるいはこれらの合金からなる積層膜を蒸着あるいはスパッタ法で形成した後に、ＲＩＥあるいはウエットエッチングにより、多結晶シリコンからなる金属配線３２を形成し、第１Ｐ型炭化珪素領域２４と第２Ｎ型不純物領域２６とを短絡させた。この実施形態では、アルミニウムを蒸着した後に、ウエットエッチングして金属配線３２を形成した。
【００４２】
次いで、バルク基板２１の裏側に、金属を蒸着法あるいはスパッタ法で必要な厚さ付けることで、ドレイン電極３３を形成した。この実施形態では、ニッケルをスパッタ法でつけた。また、必要に応じて、１０００℃のアルゴン中で５分間の熱処理を行い、このようにして縦型ＭＩＳ電界効果トランジスターを完成させた。
【００４３】
縦型半導体装置は、この他に、接合型電界効果トランジスターがある。これは、ゲート電極の下に酸化膜がなく、直接、炭化珪素上に金属のゲート電極が形成された構造になっている。このゲート電極に電圧を印加することにより（０００−１）面に垂直な方向に流れる電流の通電／遮断を制御する。
【００４４】
このように、縦型ＭＩＳ電界効果トランジスター及び接合型電界効果トランジスターを製造する際に、最表層が（０００−１）面を有する炭化珪素半導体基板（炭化珪素半導体領域）２１，２２に、第１Ｎ型炭化珪素領域２３、第１Ｐ型炭化珪素領域２４、第２Ｐ型炭化珪素領域２４ａ等のＰ型半導体領域やＮ型半導体領域をイオン注入により形成したので、炭化珪素半導体基板２１，２２表面の凹凸を（０００１）面よりも小さくすることができ、それにより、縦型ＭＩＳ電界効果トランジスター及び接合型電界効果トランジスターのオン抵抗、耐電圧等の電気特性を向上することができた。
【００４５】
また、第１Ｎ型炭化珪素領域２３、第１Ｐ型炭化珪素領域２４、第２Ｐ型炭化珪素領域２４ａ等のＰ型半導体領域やＮ型半導体領域をイオン注入で形成した後、不純物活性化熱処理を施したので、炭化珪素半導体基板２１，２２の最表層をより一層凹凸のない状態にすることができ、それに応じて縦型ＭＩＳ電界効果トランジスター及び接合型電界効果トランジスターの電気特性を一層向上させることができた。
【００４６】
上記で説明した本発明に係る半導体装置、例えばショットキー・バリア・ダイオード、ＰＮ型ダイオード、接合型電界効果トランジスター、横型ＭＩＳ電界効果トランジスター、縦型ＭＩＳ電界効果トランジスターは、その電気特性の改善によって、電力変換器、駆動用インバータ、汎用インバータ、また、ＭＥＳ型電界効果トランジスターは、ＧＨｚ帯の大電力高周波用の通信用機器に部品として組み込まれることによりそれらの装置の性能を向上させるのに寄与することができる。第６図にモーター駆動用パワーＩＣの回路図を示す。このパワーＩＣ回路のインバーター部分（Ａ）に本発明の縦型ＭＩＳ電界効果トランジスターとショットキー・バリア・ダイオードが使用される。
【００４７】
なお、上記の説明では、炭化珪素半導体領域の最表層面を（０００−１）面としその面に各種処理を施すようにしたが、（０００−１）面からある角度（例えば１０度以内、好ましくは３．５度程度）傾いた面を最表層面とし、その面に各種処理を施すようにしてもよい。
【００４８】
次に、炭化珪素半導体基板の（０００１）面と（０００−１）面の表面粗度（ＲＭＳ）に対する熱処理時間の効果について説明する。
【００４９】
表面粗度に対する活性化熱処理の効果を調べるために、（０００１）面の炭化珪素基板と、（０００−１）面の炭化珪素基板とを室温から１６００℃まで１分で昇温して、１分間と１０分間の活性化熱処理を行い、表面を原子間力顕微鏡で観測して表面粗度（ＲＭＳ）を測定した。その結果を第５図に示す。第５図から分かるように、熱処理時間が１分でも１０分でも（０００１）面より（０００−１）面の方が表面粗度（ＲＭＳ）が小さく、半分程度になっている。
【００５０】
したがって、（０００−１）面にイオン注入領域を有する半導体装置を形成することにより、その上にゲート絶縁膜あるいは、ゲート電極を形成して、横型ＭＩＳ電界効果トランジスター、縦型ＭＩＳ電界効果トランジスター、ＭＥＳ型電界効果トランジスター、接合型電界効果トランジスター等の半導体装置を作製すると、通電時に電子が流れる時に、炭化珪素基板表面の凹凸による散乱が減少して、電子が流れやすくなりオン抵抗が下がる。また、ＭＥＳ型電界効果トランジスターの高周波特性が向上する。また、横型ＭＩＳ電界効果トランジスター、縦型ＭＩＳ電界効果トランジスター、ＭＥＳ型電界効果トランジスター、接合型電界効果トランジスター、ショットキー・バリア・ダイオード、ＰＮ型ダイオードで接合部分が形成される場合には、結晶欠陥が形成し難いので、ゲート電極に逆方向（負）の電圧を印加した場合に、リーク電流が減少すると同時に耐電圧を向上させることができる。
【産業上の利用可能性】
【００５１】
以上述べたように、この発明の半導体装置では、少なくとも最表層が（０００−１）面の炭化珪素からなる半導体領域を有するとともに、その炭化珪素半導体領域にＰ型半導体領域およびＮ型半導体領域の少なくとも一方がイオン注入により選択的に形成されているので、炭化珪素半導体領域表面の凹凸を小さくすることができ、それにより、半導体装置のオン抵抗、耐電圧等の電気特性を向上することができる。
【００５２】
また、Ｐ型半導体領域やＮ型半導体領域をイオン注入で形成した後、不純物活性化熱処理を施すので、炭化珪素半導体領域の最表層をより一層凹凸のない状態にすることができ、それに応じて半導体装置の電気特性を一層向上させることができる。
【図面の簡単な説明】
【００５３】
【図１】第１図は、本発明の半導体装置の一例としてのショットキー・バリア・ダイオードの断面模式図を示す図である。
【図２】第２図は、本発明に係る横型ＭＩＳ電界効果型トランジスターの一例としての横型（Ｌａｔｅｒａｌ  ｒｅｓｕｒｆ  ＭＯＳ構造）半導体装置の断面模式図である。
【図３】第３図は、本発明に係る横型ＭＩＳ電界効果型トランジスターの一例としての横型（Ｌａｔｅｒａｌ  ｒｅｓｕｒｆ  ＭＯＳ構造）半導体装置のうち、第２図とは異なる構造のものの断面模式図である。
【図４】第４図は、本発明の半導体装置の一例としての縦型ＭＩＳ電界効果トランジスターの断面模式図である。
【図５】第５図は、炭化珪素半導体基板の（０００１）面と（０００−１）面の熱処理時間に対する表面粗度（ＲＭＳ）の測定結果を示す図である。
【図６】第６図は、本発明の縦型ＭＩＳ電界効果トランジスターとショットキー・バリア・ダイオードが使用されるモーター駆動用パワーＩＣの回路図である。
【図７】第７図は、ＳＩＭＳ（２次イオン質量分析装置）で測定されたゲート絶縁膜中の水素密度分布を示す図である。
【図１】
0004340757.tif 000002
【図２】
0004340757.tif 000003
【図３】
0004340757.tif 000004
【図４】
0004340757.tif 000005
【図５】
0004340757.tif 000006
【図６】
0004340757.tif 000007
【図７】
0004340757.tif 000008