(57)【特許請求の範囲】
【請求項１】
直交信号のＹ軸信号を整流する第１の全波整流回路と、
直交信号のＸ軸信号を整流する第２の全波整流回路と、
前記第１の全波整流回路の出力を切り替える第１の切り替え回路と、
前記第２の全波整流回路の出力を切り替える第２の切り替え回路と、
前記第１の切り替え回路の出力と前記第２の切り替え回路の出力を比較して比較制御信号を出力する比較回路と、
タイミングパルス制御信号を発生させるタイミング発生回路と、
前記比較回路からの比較制御信号に基づいて前記第１の切り替え回路の出力と前記第２の切り替え回路の出力と前記タイミングパルス制御信号とでＣＯＲＤＩＣアルゴリズムを利用し直交信号の位相成分を出力するＣＯＲＤＩＣアルゴリズム回路と、
タイミングパルス制御信号に基づいて前記ＣＯＲＤＩＣアルゴリズム回路の出力をホールドさせて第１の切り替え回路へ出力する第１のロードホールド回路と、
タイミングパルス制御信号に基づいて前記ＣＯＲＤＩＣアルゴリズム回路の出力をホールドさせて第２の切り替え回路へ出力する第２のロードホールド回路と、
前記Ｙ軸信号と前記Ｘ軸信号を入力して前記直交信号の位相が４象限のうちどこに存在するかを検出する象限検出回路と、
タイミングパルス制御信号に基づいて前記象限検出回路の出力をホールドさせる第３のロードホールド回路と、
前記タイミングパルス制御信号に基づいて固定データを切り替えて出力する固定データ切り替え回路と、
前記比較回路からの比較制御信号に基づいて前記固定データ切り替え回路の出力の極性を切り替える極性切り替え回路と、
前記タイミングパルス制御信号に基づいて前記極性切り替え回路の出力を累積加算する累積加算回路と、
累積加算回路の出力と前記第３のロードホールド回路の出力とを加算する加算回路と、
前記タイミングパルス制御信号に基づいて前記加算回路の出力をホールドさせて出力する第４のロードホールド回路とを備えたことを特徴とするアークタンジェント回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交信号のアークタンジェントを計算する際に、演算回数が少なくかつ演算誤差を少なくできることを提供するためのアークタンジェント回路に関するものである。
【０００２】
【従来の技術】
近年、アークタンジェント回路は、デジタルＦＭ復調回路において、なくてはならない回路技術として重要視されている。
【０００３】
以下、図面を参照しながら、上述した従来のアークタンジェント回路の一例について説明を行う。
【０００４】
図４は、特開平６−７７７３４号公報で提案されているアークタンジェント回路のブロック構成図を示すものであり、これを以下に説明する。
【０００５】
アークタンジェント回路は図４に示すように構成されており、ＣＯＲＤＩＣとして知られる関数計算法を回路化したものである。信号Ｘは符号判定回路１０および反転回路９に供給し、同様に、信号Ｙは反転回路１６および符号判定回路１７に供給し、符号判定回路１０による信号Ｘの符号判定出力にもとづいて反転回路９において信号Ｘを選択的に正転、または反転すなわち（−１）倍し、符号判定回路１０による信号Ｘの符号判定出力にもとづいて反転回路１６において信号Ｙを選択的に正転、または反転すなわち（−１）倍する。定数値０および定数値πをセレクタ２４に供給し、符号判定回路１０による信号Ｘの符号判定出力にもとづいてセレクタ２４において一方の入力を選択し、セレクタ２４による選択出力は反転回路２５に供給し、符号判定回路１７による信号Ｙの符号判定出力にもとづいてセレクタ２４からの出力を反転回路２５において選択的に正転、または反転すなわち（−１）倍する。反転回路９からの出力および後記の１ビット左シフト回路１３からの出力とはセレクタ１１に供給し、セレクタ１１の出力はＸレジスタ１２に供給してロードし、Ｘレジスタ１２の出力は１ビット右シフト回路１４および加減算回路１５に供給し、加減算回路１５において後記の符号判定回路２２の出力にもとづいてＸレジスタ１２からの出力と後記の１ビット右シフト回路２０からの出力と加算もしくは減算を行う。加減算回路１５からの出力は１ビット左シフト回路１３に供給して、１ビット左シフトする。
【０００６】
反転回路１６からの出力および後記の１ビット左シフト回路２１からの出力とはセレクタ１８に供給し、セレクタ１８の出力はＹレジスタ１９に供給してロードし、Ｙレジスタ１９の出力は、１ビット右シフト回路２０、符号判定回路２２および加減算回路２３に供給し、加減算回路２３において符号判定回路２２の出力にもとづいてＹレジスタ１９からの出力と１ビット右シフト回路１４からの出力と加算もしくは減算を行う。
【０００７】
加減算回路２３からの出力は１ビット左シフト回路２１に供給する。反転回路２５からの出力と後記の１ビット左シフト回路２８からの出力とはセレクタ２６に供給し、セレクタ２６からの出力はＺレジスタ２７に供給してロードし、Ｚレジスタ２７の出力は加減算回路２９に供給し、Ｚレジスタ２１からの出力とアークタンジェント２の−ｋ乗（ｋ＝０、１、２…）の定数値生成回路３０の出力とを加減算回路２９において、符号判定回路２２の出力にもとづいて加算もしくは減算を行う。加減算回路２９からの出力は１ビット左シフト回路２８に供給する。
【０００８】
Ｚレジスタ２７からの出力は角度信号Ｚとして出力する。ここで、定数値生成回路３０はアークタンジェント２の−ｋ乗のそれぞれＫ＝０、１、２…に対する定数値を格納したＲＯＭなどで構成することができる。また、アークタンジェント２の−ｋ乗の値は定数値であるからＲＯＭに代わって論理回路で構成してもよい。
【０００９】
上記のように構成されたアークタンジェント演算回路を説明する。符号判定回路１０において信号Ｘの符号が判定され、信号Ｘ＜０のときは反転回路９において信号Ｘが、反転回路１６において信号Ｙが反転され、反転された信号Ｘはセレクタ１１を介してレジスタ１２にロードされ、反転された信号Ｙはセレクタ１８を介してレジスタ１９のロードされる。
【００１０】
信号Ｘ≧０のときは反転回路９、１６において信号Ｘ、信号Ｙが反転されずそのままレジスタ１２、１９にそれぞれロードされる。同時に、信号Ｘの正負に応じてセレクタ２４によって定数０または定数πが選択されて出力される。セレクタ２４からの出力は、符号判定回路１７において判定した信号Ｙの正負により、すなわち信号Ｙ＜０のときはセレクタ２４の出力を反転して、信号Ｙ≧０のときは反転せず、セレクタ２６を介してＺレジスタ２７のロードされる。上記により初期設定が終了する。
【００１１】
次のクロックからセレクタ１１、１８、２６はそれぞれ１ビット左シフト回路１３、２１、２８の出力を選択する側に切替えられる。また、加減算回路１５および２９はＹレジスタ１９にロードされたデータが正のときは加算回路として作用し、負のときは減算回路として作用し、加減算回路２３は逆にＹレジスタ１９にロードされたデータが正のときは減算回路として作用し、負のときは加算回路として作用する。加減算回路１５、２３、２９の出力の各ビットは１ビット左シフト回路１３、２１、２８によって１ビットシフトされてセレクタ１１、１８、２６に接続される。
【００１２】
ここで、０ビットには０が入力される。同様にＸレジスタ１２のデータ、Ｙレジスタ１９のデータは１ビット右シフト回路１４、２０によって各ビットが右に１ビットシフトされて加減算回路１５、２３に接続される。最上位ビットは符号拡張される。初期設定の終了に続いて、Ｘレジスタ１２、Ｙレジスタ、Ｚレジスタ２７、アークタンジェント２の−ｋ乗（ｋ＝０、１、２…）の定数値生成回路３０に同時にクロックを必要回数与え、Ｚレジスタ２７の出力Ｚからアークタンジェントの演算出力を得る。
【００１３】
【発明が解決しようとする課題】
しかしながら上記のような構成では、次のような問題点を有している。ＣＯＲＤＩＣアルゴリズム回路は図７（ａ）に示したように、ループをまわす回数が少ないと出力信号のアークタンジェント信号が非線型になるという問題点を有する。
【００１４】
【課題を解決するための手段】
上記問題点を解決するために本発明のアークタンジェント回路は、第１の全波整流回路と、第２の全波整流回路と、第１の切り替え回路と、第２の切り替え回路と、第１のロードホールド回路と、ＣＯＲＤＩＣアルゴリズムを利用し直交信号の位相成分を出力するＣＯＲＤＩＣアルゴリズム回路と、第２のロードホールド回路と、比較回路と、直交信号の位相が４象限のうちどこに存在するかを検出する象限検出回路と、第３のロードホールド回路と、タイミング発生回路と、固定データ切り替え回路と、極性切り替え回路と、累積加算回路と、加算回路と、第４のロードホールド回路とを備えたものである。
【００１５】
【発明の実施の形態】
本発明は、演算回数が少なくかつ演算誤差の少ないことを特徴とするアークタンジェント回路であり、収束させる基準の角度を０度ではなく、４５度に設定するという作用を有する。
【００１６】
本発明は、第１の全波整流回路と、第２の全波整流回路と、第１の切り替え回路と、第２の切り替え回路と、第１のロードホールド回路と、ＣＯＲＤＩＣアルゴリズムを利用し直交信号の位相成分を出力するＣＯＲＤＩＣアルゴリズム回路と、第２のロードホールド回路と、比較回路と、直交信号の位相が４象限のうちどこに存在するかを検出する象限検出回路と、第３のロードホールド回路と、タイミング発生回路と、固定データ切り替え回路と、極性切り替え回路と、累積加算回路と、加算回路と、第４のロードホールド回路とを備え、演算誤差回数が少なくかつ演算誤差の少ないことを特徴とするアークタンジェント回路であり、収束させる基準の角度を０度ではなく、４５度に設定するという作用を有する。
【００１７】
本発明は、固定データ切り替え回路は固定データ値を容易に設定できる数式を使って算出していることを特徴とするアークタンジェント回路であり、１円周／３６０度を決まった値に設定するという作用を有する。
【００１８】
本発明は、固定データ切り替え回路は固定データ値を容易に設定できる数式を使って算出していることを特徴とするアークタンジェント回路であり、１円周／３６０度を決まった値に設定するという作用を有する。
【００１９】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
（実施の形態）
図１は本発明の第１の実施例におけるアークタンジェント回路のブロック構成図を示すものである。図１において、１０１は入力されたＹ軸信号が正の値の信号であればそのまま出力し、負の値の信号であれば反転して出力する、いわゆる全波整流回路である。
【００２１】
１０２は入力されたＸ軸信号が正の値の信号であればそのまま出力し、負の値の信号であれば反転して出力する、いわゆる全波整流回路であり、１０３はセレクタ制御信号が「１」ならば前記全波整流回路１０１の出力信号を出力し、「０」であれば後述するロードホールド回路１０５の出力信号を出力する切り替え回路である。
【００２２】
１０４はセレクタ制御信号が「１」ならば前記全波整流回路１０２の出力信号を出力し、「０」であれば後述するロードホールド回路１０８の出力信号を出力する切り替え回路であり、１０５は後述するタイミング発生回路１１４から出力される制御信号が「１」のときに後述するＣＯＲＤＩＣ回路１０７からの出力信号（Ｙn+1信号）を出力し（ロードし）、制御信号が「０」のときは出力している信号をそのまま変化させない（ホールド）、いわゆるロードホールド回路である。
【００２３】
１０７は前記切り替え回路１０３からの出力信号（Ｘn信号）と前記切り替え回路１０４からの出力信号（Ｙn信号）と後述するタイミング発生回路１１４からの制御信号ｎを入力し、後述する比較回路１１０からの制御信号が「０」のときは（Ｙn+1＝Ｘn−２-n×Ｙn、Ｘn+1＝Ｙn＋２-n×Ｘn）の数式によって、制御信号が「１」のときは（Ｙn+1＝Ｘn＋２-n×Ｙn、Ｘn+1＝Ｙn−２-n×Ｘn）の数式によって得られるＹn+1信号、Ｘn+1信号を出力するＣＯＲＤＩＣ回路である。
【００２４】
１０８は後述するタイミング発生回路１１４から出力される制御信号が「１」のときに前記ＣＯＲＤＩＣ回路１０７からの出力信号（Ｘn+1信号）を出力し（ロードし）、制御信号が「０」のときは出力している信号をそのまま変化させない（ホールド）、いわゆるロードホールド回路である。
【００２５】
１１０は前記切り替え回路１０３、１０４からの出力信号（Ｘn信号、Ｙn信号）を入力し、（Ｘn信号≦Ｙn信号）であれば「０」を出力し、（Ｘn信号＞Ｙn信号）であれば「１」を出力する比較回路である。
【００２６】
１１１は入力されるＸ軸信号、Ｙ軸信号の符号が（Ｘ軸信号≧０、Ｙ軸信号≧０）であれば１象限に位置する信号としてそれに相応する信号を出力し、（Ｘ軸信号＜０、Ｙ軸信号≧０）であれば２象限に位置する信号としてそれに相応する信号を出力し、（Ｘ軸信号＜０、Ｙ軸信号＜０）であれば３象限に位置する信号としてそれに相応する信号を出力し、（Ｘ軸信号≧０、Ｙ軸信号＜０）であれば４象限に位置する信号としてそれに相応する信号を出力する象限検出回路である。
【００２７】
１１２は前記象限回路１１１からの出力信号を入力信号とし、後述するタイミング発生回路１１４から出力される制御信号が「１」のときに前記象限回路１１１の出力信号を出力し（ロードし）、制御信号が「０」のときは出力している信号をそのまま変化させない（ホールド）、いわゆるロードホールド回路である。
【００２８】
１１４は各回路に必要なタイミングパルスを発生させるタイミング発生回路であり、１１５は｛（Ｃ／３６０）×ｔａｎ-1（２-n）、Ｃは定数。｝により与えられる固定データを前記タイミング発生回路１１４からの制御信号ｎによって切り替えて出力する固定データ切り替え回路である。
【００２９】
１１６は前記固定データ切り替え回路１１５の出力信号を、前記比較回路１１０からの制御信号が「０」であればそのまま出力し、制御信号が「１」であれば反転して出力する極性切り替え回路であり、１１７は前記タイミング発生回路１１４からの制御信号に応じたタイミング期間に前記極性切り替え回路１１６の出力信号を累積加算したり、累積値をリセットしたりする累積加算回路である。
【００３０】
１１８は前記累積加算回路１１７の出力信号と前記ロードホールド回路１１２の出力信号とを加算する加算回路であり、１１９は前記ロードホールド回路１１８の出力を入力信号とし、前記タイミング発生回路１１４から出力される制御信号が「１」のときに前記象限回路１１１の出力信号を出力し（ロードし）、制御信号が「０」のときは出力している信号をそのまま変化させない（ホールド）、いわゆるロードホールド回路である。
【００３１】
１２０はデジタル信号で、かつ後述するＸ軸信号と直交しているＹ軸信号であり、１２１はデジタル信号で、かつ前記Ｙ軸信号と直交しているＸ軸信号であり、１２２は前記タイミング発生回路から出力されるタイミングパルスであり、１２３はｎと呼ばれる各回路の制御信号である、１２４はアークタンジェント回路からのデジタル出力信号である。
【００３２】
以上のように構成されたアークタンジェント回路について、以下図１、図２、図３、図６、図８を用いてその動作を説明する。
【００３３】
まず本発明のポイントとなるＣＯＲＤＩＣアルゴリズムを説明するが、その説明図が図６（a）である。図６（a）は直交信号（Ｘｎ、Ｙｎ）を直交座標軸上に示したものである。ＣＯＲＤＩＣアルゴリズムとは（Ｘｎ、Ｙｎ）の座標点から
Ｘn+1＝Ｘn＋２-n×Ｙn………（１式）
Ｙn+1＝Ｙn−２-n×Ｙｎ………（２式）
の数式によって示される新しい座標点（Ｘｎ＋１、Ｙｎ＋１）までの角度θが
θn＝ｔａｎ-1（２-n）………（３式）
によって得られるというアルゴリズムである。
例えば、図６（ｂ）にその実際例があるが、初期値（Ｘ0、Ｙ0）＝（０、８）であった場合の動作を示している。
ｎ＝０のときは（Ｘ1、Ｙ1）＝（８、８）、θ0＝ｔａｎ-1（２-0）＝４５度
ｎ＝１のときは（Ｘ2、Ｙ2）＝（１２、４）、θ1＝ｔａｎ-1（２-1）＝２６．５６度
ｎ＝２のときは（Ｘ3、Ｙ3）＝（１３、１）、θ2＝ｔａｎ-1（２-2）＝１４．０４度
というように決まったｎの値では決まった角度だけ座標点が移動している事がわかる。これを利用して直交信号（Ｘn、Ｙn）の角度を検出するのが本発明だが、その説明図が図８にある。
【００３４】
ここで、Ｘ軸信号１２０（Ｘnの初期値に相当する）、Ｙ軸信号１２１（Ｙnの初期値に相当する）がビット数１０ビットのデジタル信号だとする。その時、上記ｎの値はｎ＝１０が最大値となるが、理由は（１式）、（２式）の中の２-n×Ｙn、２-n×Ｘnの項にて、Ｘn、Ｙnが１０ビットデジタル信号であるため、２-n×Ｙn、２-n×Ｘnの計算がｎ＝１１以上だと意味をなさなくなるからである。
【００３５】
さてここで、Ｘ軸信号、Ｙ軸信号の入力値が（Ｘ0、Ｙ0）＝（１、１２）として、ＣＯＲＤＩＣ回路１０７と固定データ切り替え回路１１５と極性切り替え回路１１６と累積加算回路１１７がどのように動作するのかを実際に見てみる。
【００３６】
（その角度（アークタンジェント）を計算してみる。）まず、Ｘ0≦Ｙ0であるため、比較回路１１０の出力制御信号は「０」になり、ＣＯＲＤＩＣ回路１０７の出力信号は（Ｙn+1＝Ｘn−２-n×Ｙn、Ｘn+1＝Ｙn＋２-n×Ｘn）の数式によって計算されるから、（Ｘ1、Ｙ1）＝（１３、１１）となる。次に（Ｘ2、Ｙ2）を計算するのだが、この時の比較回路１１０からの出力制御信号は「１」になるため、ＣＯＲＤＩＣ回路１０７の出力信号は（Ｙn+1＝Ｘn＋２-n×Ｙn、Ｘn+1＝Ｙn−２-n×Ｘn）の数式によって計算されるから、（Ｘ2、Ｙ2）＝（７．５、１７．５）となる。この計算をｎ＝１０まで繰り返した結果は以下のようになる。
【００３７】
尚、比較制御１１０の出力制御信号をＺとしている。
初期値、（Ｘ0、Ｙ0）＝（１、１２）
ｎ＝０、（Ｘ1、Ｙ1、Ｚ0）＝（１３、１１、０）
ｎ＝１、（Ｘ2、Ｙ2、Ｚ1）＝（７．５、１７．５、１）
ｎ＝２、（Ｘ2、Ｙ3、Ｚ2）＝（１１．８７５、１５．６２５、０）
ｎ＝３、（Ｘ4、Ｙ4、Ｚ3）＝（１３．８２８、１４．１４１、０）
ｎ＝４、（Ｘ5、Ｙ5、Ｚ4）＝（１４．７１２、１３．２７６、０）
ｎ＝５、（Ｘ6、Ｙ6、Ｚ5）＝（１４．２９７、１３．７３６、１）
ｎ＝６、（Ｘ7、Ｙ7、Ｚ6）＝（１４．０８２、１３．９６０、１）
ｎ＝７、（Ｘ8、Ｙ8、Ｚ7）＝（１３．９７３、１４．０７０、１）
ｎ＝８、（Ｘ9、Ｙ9、Ｚ8）＝（１４．０２８、１４．０１５、０）
ｎ＝９、（Ｘ10、Ｙ10、Ｚ9）＝（１４．００１、１４．０４２、１）
ｎ＝１０、（Ｘ11、Ｙ11、Ｚ10）＝（１４．０１５、１４．０２９、０）
ｎ＝１１、（Ｚ11）＝（０）
になる。
【００３８】
ここで、各Ｚn値に応じて固定データ切り替え回路１１５にて固定データを切り替え、更に比較回路１１０からの制御信号にてその極性を切り替えてやり、その結果を累積加算回路１１７にて累積してやると、欲しいデータが得られるが、それを実際に計算してみると、Ｚ0＝０であるため、右回りに４５度移動しているから移動角度を４５度とする。
【００３９】
次にＺ1＝１であるため、左回りに２６．５６５度移動しているから移動角度を−２６．５６５度とする。これをｎ＝１１まで続けたのが下の計算である。また、下の計算にて、移動角度は固定的に決まる値であり、これを各ｎによって切り替えているのが固定データ切り替え回路１１５であり、その符号を決定しているのが比較回路１１０であり、実際に固定データ切り替え回路１１５からのデータの極性を切り替えているのが極性切り替え回路１１６である。
【００４０】
ｎ＝０、（Ｚ0、移動角度）＝（０、４５）
ｎ＝１、（Ｚ1、移動角度）＝（１、−２６．５６５）
ｎ＝２、（Ｚ2、移動角度）＝（０、１４．０３６）
ｎ＝３、（Ｚ3、移動角度）＝（０、７．１２５）
ｎ＝４、（Ｚ4、移動角度）＝（０、３．５７６）
ｎ＝５、（Ｚ5、移動角度）＝（１、−１．７９０）
ｎ＝６、（Ｚ6、移動角度）＝（１、−０．８９５）
ｎ＝７、（Ｚ7、移動角度）＝（１、−０．４４８）
ｎ＝８、（Ｚ8、移動角度）＝（０、０．２２４）
ｎ＝９、（Ｚ9、移動角度）＝（１、−０．１１２）
ｎ＝１０、（Ｚ10、移動角度）＝（０、０．０５６０）
ｎ＝１１、（Ｚ11、移動角度）＝（０、０．０２８０）
（一般的には移動角度＝ｔａｎ-1（２-n）で得られる。）
以上の計算はＸn＝Ｙnとなるように（θ＝４５度になるように）ＣＯＲＤＩＣアルゴリズムを計算しているため、上述した移動角度を全て加算すると（回路的には累積回路１１７にて行なう）Ｘn＝Ｙnとなるまでの（θ＝４５度となるまでの）移動角度を得ることができるが、その結果は４０．２３６度になる。
【００４１】
収束角度が４５度であるため、出力角度は４０．２３６＋４５＝８５．２３６度になるが、これは初期値（１、１２）のアークタンジェント値（ｔａｎ-1（１２）＝８５．２３６度）と同じ結果になる。
【００４２】
以上はＣＯＲＤＩＣ回路１０７と固定データ切り替え回路１１５と極性切り替え回路１１６と累積加算回路１１７の一連の回路がどのように動作するのかを示したものであるが、これだけでは十分に回路動作を説明できていないため、残りの説明を行なう。
【００４３】
まず、全波整流回路１０１、１０２は入力されたＸ軸信号とＹ軸信号とを全波整流する。これはＣＯＲＤＩＣ回路１０７に入力する信号を全て第１象限に移動させ、第１象限において入力信号のベクトル角を計算するのだが、これは計算のやり易さのためであり、また計算精度を高めるためでもある。
【００４４】
全波整流回路１０１、１０２の出力信号は切り替え回路１０３、１０４に入力されるが、切り替え回路１０３、１０４のセレクタ制御信号は図９（ｄ）１２２の信号のタイミングで切り替わるり、「Ｈ」のときにＸ軸信号１２０、Ｙ軸信号１２１を取り込みＣＯＲＤＩＣ回路１０７に信号を送る。そして、まず、比較回路１１０に入力され、制御信号Ｚnを出力し、切り替え回路１０３、１０４からの出力信号Ｘn、ＹnとともにＣＯＲＤＩＣ回路１０７に入力される。
【００４５】
ＣＯＲＤＩＣ回路１０７ではタイミング発生回路１１４から出力されるｎ信号１２３（図９（ｃ）に示すタイミング波形）に応じて、次の計算を行なう。Ｚnが「０」のときは（Ｙn+1＝Ｘn−２-n×Ｙn、Ｘn+1＝Ｙn＋２-n×Ｘn）の数式によって、「１」のときは（Ｙn+1＝Ｘn＋２-n×Ｙn、Ｘn+1＝Ｙn−２-n×Ｘn）の数式によって得られるＹn+1信号、Ｘn+1信号を出力する。
【００４６】
これらの信号をロードホールド回路１０５、１０８に入力し、切り替え回路１０３、１０４に戻す。そうするとＹn信号は図９（ｅ）に示したようなＹ0〜Ｙ10を繰り返す信号になる。次に比較回路１１０から出力された制御信号Ｚnは極性切り替え回路１１６に入力され、固定データ切り替え回路１１５からの出力データの極性を切り替えるが、固定データ切り替え回路は前述したｔａｎ-1（２-n）という数式によって得られるデータをタイミング発生回路１１４からのｎ信号１２３に応じた信号を切り替えて出力している。
【００４７】
例えば前述した条件であれば、
Ｚ0＝４５度、８００ｈ
Ｚ1＝２６．５６５度、４Ｂ９ｈ
Ｚ2＝１４．０３６度、２７Ｅｈ
Ｚ3＝７．１２５度、１４４ｈ
Ｚ4＝３．５７６度、Ａ２ｈ
Ｚ5＝１．７９０度、５１ｈ
Ｚ6＝０．８９５度、２８ｈ
Ｚ7＝０．４４８度、１４ｈ
Ｚ8＝０．２２４度、Ａｈ
Ｚ9＝０．１１２度、５ｈ
Ｚ10＝０．０５６０度、２ｈ
Ｚ11＝０．０２８０度、１ｈ
ということになるが、左側の値はｔａｎ-1（２-n）にて計算した値、右側の値は（Ｃ／３６０）×ｔａｎ-1（２-n）にて計算した値であり、ここではＣ＝４０００ｈとしているが、Ｃとは１円周角（３６０度）を与える定数であり、１６進法にて１００、２００、４００、８００というようにＭＳＢを「１」にして残りは「０」にするように決める。理由は後述する。そしてそのブロック構成図は図２にある。
【００４８】
また、極性切り替え回路１１６からの出力信号を累積加算回路１１７によって累積加算するが、この回路をリセットするタイミングが図９（ｆ）１２６信号にあり、累積加算回路１１７の出力信号の状態が図９（ｈ）に示してあるが、リセットした直後の出力信号が「０」になっており、このタイミング後に新たな累積加算が始まっていることがわかる。
【００４９】
一方Ｘ軸信号１２１、Ｙ軸信号１２０は象限検出回路１１１に入力され、入力された信号の正負情報から新しく作られたデータを選択し出力するように動作する。そのブロック構成図が図３に示されているが、
（Ｘ、Ｙ）＝（正、正）ならば０（０ｈ）を出力し、
（Ｘ、Ｙ）＝（負、正）ならばＣ／４（１０００ｈ）を出力し、
（Ｘ、Ｙ）＝（負、負）ならばＣ／２（２０００ｈ）を出力し、
（Ｘ、Ｙ）＝（正、負）ならばＣ×３／４（３０００ｈ）を出力する。
という切り替えを行ない、その出力をロードホールド回路１１２に入力するが、これは全波整流回路１０１、１０２にて入力された信号を全て第１象限に変換したため、元々存在していた象限のデータを後段にて付加する必要があるためだ。
【００５０】
そのデータを発生させるのが象限検出回路１１１であり、象限検出回路１１１からのデータと累積加算回路１１７からのデータとのタイミングを調整するのがロードホールド回路１１２である。そしてそれらのタイミングは図９（ｉ）にある。ロードホールド回路１１２からの象限変換データと累積加算回路１１７からのアークタンジェントデータとを加算して最終のアークタンジェントデータにするのが加算回路１１８で、そのデータのタイミングを合わせるのがロードホールド回路１１９である。
【００５１】
そのタイミングは図９（ｊ）にある。以上のようにして直交信号であるＸ軸信号とＹ軸信号のアークタンジェントである出力信号１２４を得ることができる。
【００５２】
ここで、Ｃの値の決定方法であるが、その説明ブロック図が図５である。図５（ａ）にて５０１は掛け算回路、５０２は掛け算回路、５０３は高調波成分を取り除くためのローパスフィルター回路、５０４は高調波成分を取り除くためのローパスフィルター回路、５０５は本発明回路と同じ働きをするアークタンジェント回路、５０６は微分回路であり、このブロック構成図にてＦＭ変調された信号を復調する事ができる。
【００５３】
簡単に説明するとＦＭ信号は周波数によって変調を受けた信号であるから、固定周波数（ＦＭ変調周波数に近い周波数）をもつＳＩＮ信号、ＣＯＳ信号を掛け算回路５０１、５０２によって入力信号に掛け算すると、そのビート成分が出力される。この信号に含まれる高調波成分をＬＰＦ５０３、５０４にて落とし、直交信号成分だけにして、アークタンジェント回路５０５に入力すると、前記ビート成分のアークタンジェント信号が得られる。
【００５４】
ここで、入力信号の周波数が高くなると、ビート成分の周波数も高くなり、アークタンジェント回路５０５から出力される角度信号の変化量も大きくなるため、その信号の微分成分も大きくなる。つまり、アークタンジェント回路５０５からの出力信号を微分回路５０６にて微分した出力信号はＦＭ復調した信号そのものになる。このようにアークタンジェント回路からの出力信号を微分するとＦＭ復調信号が得られるが、アークタンジェント回路からの出力信号は０度〜３６０度をぐるぐる繰り返す信号となるため、単純に微分すると０度／３６０度の境界にて非線形部分が出力され、正確な復調信号が得られない。
【００５５】
そこで、一円周３６０度を１６進法にて１００、２００、４００、８００というようにＭＳＢを「１」にして残りは「０」にするように決める。そうすると、図５（ｂ）に示す微分回路では正確な復調信号が得られることになるが、まず図５（ｂ）を説明すると、５１０は入力信号をある一定時間遅らせるディレイ回路、５１１は入力信号を反転させる反転回路、５１２は入力信号をアダ−するアダ−回路であるが、この場合反転回路５１１にて片方の入力信号を反転させており、かつキャリーイン信号を「Ｈ」に設定しているため、アダ−回路５１２は引き算回路になる。次にこの微分回路で実際に演算を行なってみる。
【００５６】
まず一円周３６０度を４０００ｈとして、入力信号を図１０（ａ）のように設定するが、これは３６０度（４０００ｈ）をまたがり、かつ単純増加（８０ｈ）する値にしている。この信号をディレイ回路５１０に通した信号が図１０（ｂ）とすると、出力信号５１５は図１０（ｃ）になるが、これをみると、全て８０ｈになっており、非線型部分が無い事がわかる。このようにＣの値を１６進法にて１００、２００、４００、８００というようにＭＳＢを「１」にして残りは「０」にするように決めると、ＦＭ復調には必要な微分回路を図５（ｂ）に示すような簡単な回路で構成する事ができるが、これを実現するには固定データ切り替え回路１１５を図２に示すようなデータ設定にする事、かつ象限検出回路１１１を図３に示すようなデータ設定にする事が必要になる。
【００５７】
以上のように本実施例によれば、比較回路１１０を設けて収束角度を４５度にすること、また固定データ切り替え回路１１５を図２に示すようなデータ設定にする事、かつ象限検出回路１１１を図３に示すようなデータ設定にする事で、演算回数が少なくかつ演算誤差の少ないことを特徴とするアークタンジェント回路を提供することができる。
【００５８】
【発明の効果】
以上のように本発明は第１の全波整流回路と、第２の全波整流回路と、第１の切り替え回路と、第２の切り替え回路と、第１のロードホールド回路と、ＣＯＲＤＩＣアルゴリズム回路と、第２のロードホールド回路と、比較回路と、象限検出回路と、第３のロードホールド回路と、タイミング発生回路と、固定データ切り替え回路と、極性切り替え回路と、累積加算回路と、加算回路と、第４のロードホールド回路を設ける事により、演算回数が少なくかつ演算誤差の少ないアークタンジェント回路を提供する事ができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるアークタンジェント回路のブロック構成図
【図２】本発明の固定データ切り替え回路のブロック構成図
【図３】本発明の象限切り替え回路のブロック構成図
【図４】従来のアークタンジェント回路のブロック構成図
【図５】本発明の実施例におけるＦＭ復調回路の動作説明図
【図６】本発明の実施例におけるＣＯＲＤＩＣアルゴリズムの動作説明図
【図７】従来及び本発明の実施例における入出力特性図
【図８】本発明の実施例におけるＣＯＲＤＩＣアルゴリズムの動作説明図
【図９】本発明の実施例におけるアークタンジェント回路の動作説明図
【図１０】本発明の実施例における微分回路の動作説明図
【符号の説明】
１０１  全波整流回路
１０２  全波整流回路
１０３  切り替え回路
１０４  切り替え回路
１０５  ロードホールド回路
１０７  ＣＯＲＤＩＣ回路
１０８  ロードホールド回路
１１０  比較回路
１１１  象限検出回路
１１２  ロードホールド回路
１１４  タイミング発生回路
１１５  固定データ切り替え回路
１１６  極性切り替え回路
１１７  累積加算回路
１１８  加算回路
１１９  ロードホールド回路
１２０  Ｙ軸信号
１２１  Ｘ軸信号
１２２  タイミングパルス
１２３  ｎ制御信号
１２４  出力信号
【図１】
0004310864.tif 000002
【図２】
0004310864.tif 000003
【図３】
0004310864.tif 000004
【図４】
0004310864.tif 000005
【図５】
0004310864.tif 000006
【図６】
0004310864.tif 000007
【図７】
0004310864.tif 000008
【図８】
0004310864.tif 000009
【図９】
0004310864.tif 000010
【図１０】
0004310864.tif 000011