(57)【特許請求の範囲】
【請求項１】
第１の入出力端子と、
前記第１の入出力端子に接続された第１のインダクタと、
前記第１のインダクタに接続されたキャパシタと、
前記キャパシタに接続された第２の入出力端子と、
前記キャパシタの一端に接続された第１のＭＥＭＳスイッチと、
前記キャパシタの他端に接続された第２のＭＥＭＳスイッチと、
前記第１のＭＥＭＳスイッチ及び前記第２のＭＥＭＳスイッチの間に接続された第２のインダクタとを備えたスイッチ回路であって、
前記第１のインダクタのインダクタンスをＬ1、前記第２のインダクタのインダクタンスをＬ2、前記キャパシタのキャパシタンスをＣ、使用周波数をｆとすると、ｆ＝１／（２π√ＣＬ1）＝１／（２π√ＣＬ2）の関係を満たすスイッチ回路。
【請求項２】
第１の入出力端子と、
前記第１の入出力端子に接続されたインダクタと、
前記インダクタに接続された第１のキャパシタと、
前記第１のキャパシタに接続された第２の入出力端子と、
前記インダクタの一端に接続された第１のＭＥＭＳスイッチと、
前記インダクタの他端に接続された第２のＭＥＭＳスイッチと、
前記第１のＭＥＭＳスイッチ及び前記第２のＭＥＭＳスイッチの間に接続された第２のキャパシタとを備えたスイッチ回路であって、
前記インダクタのインダクタンスをＬ、前記第１のキャパシタのキャパシタンスをＣ1、前記第２キャパシタのキャパシタンスをＣ2、使用周波数をｆとすると、ｆ＝１／（２π√Ｃ1Ｌ）＝１／（２π√Ｃ2Ｌ）の関係を満たすスイッチ回路。
【請求項３】
キャビティを有する基板と、
前記キャビティ面に形成された第２の電極と、
前記キャビティ面に形成された第２のインダクタと、
前記キャビティ空間を覆うように前記基板上に形成された支持膜と、
前記支持膜上に形成された第１の電極と、
前記支持膜上に形成された第１の入出力端子と、
前記支持膜上に形成され、前期第１の入出力端子に接続された第１のインダクタと、
前記支持膜上に形成され、前記第１のインダクタに接続されたキャパシタと、
前記支持膜上に形成され、前記キャパシタに接続された第２の入出力端子と、
前記第２の電極に与えられた制御信号に応じて、前記第２及び第１の電極間に働く静電力により前記支持膜を変位し、前記第１のインダクタと前記第２のインダクタの一端、及び前記第２の入出力端子と前記第２のインダクタの他端とを接触状態又は非接触状態にする第１及び第２のＭＥＭＳスイッチとを備えたスイッチ回路であって、
前記第１のインダクタのインダクタンスをＬ1、前記第２のインダクタのインダクタンスをＬ2、前記キャパシタのキャパシタンスをＣ、使用周波数をｆとすると、ｆ＝１／（２π√ＣＬ1）＝１／（２π√ＣＬ2）の関係を満たすスイッチ回路。
【請求項４】
キャビティを有する基板と、
前記キャビティ面に形成された第２の電極と、
前記キャビティ面に形成された第２のキャパシタと、
前記キャビティ空間を覆うように前記基板上に形成された支持膜と、
前記支持膜上に形成された第１の電極と、
前記支持膜上に形成された第１の入出力端子と、
前記支持膜上に形成され、前記第１の入出力端子に接続されたインダクタと、
前記支持膜上に形成され、前記インダクタに接続された第１のキャパシタと、
前記支持膜上に形成され、前記第１のキャパシタに接続された第２の入出力端子と、
前記第２の電極に与えられた制御信号に応じて、前記第２及び第１の電極間に働く静電力により前記支持膜を変位し、前記インダクタの一端と前記第２のキャパシタの一端、及び前記インダクタの他端と前記第２のキャパシタの他端とを接触状態又は非接触状態にする第１及び第２のＭＥＭＳスイッチとを備えたスイッチ回路であって、
前記インダクタのインダクタンスをＬ、前記第１のキャパシタのキャパシタンスをＣ1、前記第２キャパシタのキャパシタンスをＣ2、使用周波数をｆとすると、ｆ＝１／（２π√Ｃ1Ｌ）＝１／（２π√Ｃ2Ｌ）の関係を満たすスイッチ回路。
【請求項５】
請求項１又は２記載のスイッチ回路と、
入力端子と第２の出力端子の間に接続された第３のＭＥＭＳスイッチとを備えたスイッチ回路であって、
前記第１及び第２の入出力端子の代わりに、前記入力端子及び第１の出力端子をそれぞれ接続し、
前記第１、第２及び第３のＭＥＭＳスイッチをオンにすることによって、前記入力端子から前記第２の出力端子までの高周波信号の経路を形成するとともに、前記第１、第２及び第３のＭＥＭＳスイッチをオフにすることによって、前記入力端子から前記第１の出力端子までの高周波信号の経路を形成し、単極双投スイッチとして機能するスイッチ回路。
【請求項６】
請求項３又は４記載のスイッチ回路と、
前記キャビティ面に形成された第２の出力端子と、
前記支持膜上に形成され、前記第１のインダクタに接続された導通メタルパターンと、
前記第２の電極に与えられた制御信号に応じて、前記第２及び第１の電極間に働く静電力により前記支持膜を変位し、前記導通メタルパターンの一端と前記第２の出力端子とを接触状態又は非接触状態にする第３のＭＥＭＳスイッチとを備えたスイッチ回路であって、
前記第１及び第２の入出力端子が、入力端子及び第１の出力端子としてそれぞれ機能し、単極双投スイッチとして機能するスイッチ回路。
【請求項７】
請求項１又は２記載のスイッチ回路を２つ組み合わせ、
単極双投スイッチとして機能するスイッチ回路。
【請求項８】
請求項１又は２記載のスイッチ回路を少なくとも２つ以上組み合わせ、
多極多投スイッチとして機能するスイッチ回路。
【請求項９】
請求項３又は４記載のスイッチ回路を２つ組み合わせ、
単極双投スイッチとして機能するスイッチ回路。
【請求項１０】
請求項３又は４記載のスイッチ回路を少なくとも２つ以上組み合わせ、
多極多投スイッチとして機能するスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波において小型で低損失かつ高アイソレーションな、単極単投スイッチ、単極双投スイッチ、多極多投スイッチなどのスイッチ回路に関するものである。
【背景技術】
【０００２】
従来の単極双投（SPDT:Single-Pole Double-Throw）スイッチは、２つのＭＥＭＳ（microelectromechanical systems：マイクロ電気機械システム）スイッチをそれぞれ独立に制御することにより、１つの入力端子に入力された高周波信号の経路を、２つの出力端子に制御することができる（例えば、非特許文献１参照）。【０００３】
【非特許文献１】Sergio P. Pacheco, Dimitrios Peroulis and Linda P. B. Katehi "MEMS Single-Pole Double-Throw (SPDT) X and K-Band Switching Circuits", IEEE MTT-S, 2001
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したような従来の単極双投スイッチでは、２つのＭＥＭＳスイッチを独立に制御するための２系統の制御信号線およびλｇ／４線路が必要であることから、回路の小型化、低損失化に不利であるという問題点があった。【０００５】
この発明は、上述のような課題を解決するためになされたもので、その目的は、高周波において小型で低損失かつ高アイソレーションを実現することができるスイッチ回路を得るものである。
【課題を解決するための手段】
【０００６】
この発明に係るスイッチ回路は、第１の入出力端子と、前記第１の入出力端子に接続された第１のインダクタと、前記第１のインダクタに接続されたキャパシタと、前記キャパシタに接続された第２の入出力端子と、前記キャパシタの一端に接続された第１のＭＥＭＳスイッチと、前記キャパシタの他端に接続された第２のＭＥＭＳスイッチと、前記第１のＭＥＭＳスイッチ及び前記第２のＭＥＭＳスイッチの間に接続された第２のインダクタとを設け、前記第１のインダクタのインダクタンスをＬ1、前記第２のインダクタのインダクタンスをＬ2、前記キャパシタのキャパシタンスをＣ、使用周波数をｆとすると、ｆ＝１／（２π√ＣＬ1）＝１／（２π√ＣＬ2）の関係を満たすものである。【０００７】
また、この発明に係るスイッチ回路は、キャビティを有する基板と、前記キャビティ面に形成された第２の電極と、前記キャビティ面に形成された第２のインダクタと、前記キャビティ空間を覆うように前記基板上に形成された支持膜と、前記支持膜上に形成された第１の電極と、前記支持膜上に形成された第１の入出力端子と、前記支持膜上に形成され、前期第１の入出力端子に接続された第１のインダクタと、前記支持膜上に形成され、前記第１のインダクタに接続されたキャパシタと、前記支持膜上に形成され、前記キャパシタに接続された第２の入出力端子と、前記第２の電極に与えられた制御信号に応じて、前記第２及び第１の電極間に働く静電力により前記支持膜を変位し、前記第１のインダクタと前記第２のインダクタの一端、及び前記第２の入出力端子と前記第２のインダクタの他端とを接触状態又は非接触状態にする第１及び第２のＭＥＭＳスイッチとを設け、前記第１のインダクタのインダクタンスをＬ1、前記第２のインダクタのインダクタンスをＬ2、前記キャパシタのキャパシタンスをＣ、使用周波数をｆとすると、ｆ＝１／（２π√ＣＬ1）＝１／（２π√ＣＬ2）の関係を満たすものである。
【発明の効果】
【０００８】
この発明に係るスイッチ回路は、高周波において小型で低損失かつ高アイソレーションを実現することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施例１に係る単極単投スイッチの構成を示す回路図である。
【図２】図１の単極単投スイッチの等価回路図である。
【図３】図１の単極単投スイッチの等価回路図である。
【図４】この発明の実施例２に係る単極単投スイッチの構成を示す回路図である。
【図５】図４の単極単投スイッチの等価回路図である。
【図６】図４の単極単投スイッチの等価回路図である。
【図７】この発明の実施例３に係る単極単投スイッチの構造を示す平面図である。
【図８】この発明の実施例３に係る単極単投スイッチの構造を示す平面図である。
【図９】図８の単極単投スイッチのＡ−Ａ’断面を示す断面図である。
【図１０】図８の単極単投スイッチのＡ−Ａ’断面を示す断面図である。
【図１１】この発明の実施例４に係る単極単投スイッチの構造を示す平面図である。
【図１２】この発明の実施例４に係る単極単投スイッチの構造を示す平面図である。
【図１３】図１２の単極単投スイッチのＡ−Ａ’断面を示す断面図である。
【図１４】図１２の単極単投スイッチのＡ−Ａ’断面を示す断面図である。
【図１５】この発明の実施例５に係る単極双投スイッチの構成を示す回路図である。
【図１６】図１５の単極双投スイッチの等価回路図である。
【図１７】図１５の単極双投スイッチの等価回路図である。
【図１８】この発明の実施例６に係る単極双投スイッチの構造を示す平面図である。
【図１９】この発明の実施例６に係る単極双投スイッチの構造を示す平面図である。
【図２０】図１９の単極双投スイッチのＡ−Ａ’断面を示す断面図である。
【図２１】図１９の単極双投スイッチのＡ−Ａ’断面を示す断面図である。
【発明を実施するための最良の形態】
【００１０】
以下、実施例１〜６について説明する。実施例３及び４は、実施例１及び２にそれぞれ対応し具体的な構造に関する。また、実施例６は、実施例５に対応し具体的な構造に関する。
【実施例１】
【００１１】
この発明の実施例１に係るスイッチ回路について図１から図３までを参照しながら説明する。図１は、この発明の実施例１に係る単極単投スイッチの構成を示す回路図である。なお、各図中、同一符号は同一又は相当部分を示す。【００１２】
図１において、実施例１に係る単極単投スイッチは、第１の入出力端子１と、第２の入出力端子２と、第１の入出力端子１に接続された第１のインダクタ３と、第１のインダクタ３及び第２の入出力端子２の間に接続されたキャパシタ４と、キャパシタ４の一端に接続された第１のＭＥＭＳスイッチ５と、キャパシタ４の他端に接続された第２のＭＥＭＳスイッチ６と、第１のＭＥＭＳスイッチ５及び第２のＭＥＭＳスイッチ６の間に接続された第２のインダクタ７とが設けられている。【００１３】
つぎに、この実施例１に係るスイッチ回路の動作について図面を参照しながら説明する。【００１４】
図２は、第１、第２のＭＥＭＳスイッチ５、６がオフ（ＯＦＦ）状態の時の等価回路図を示す。第１のインダクタ３のインダクタンスＬ1と、第２のインダクタ７のインダクタンスＬ2と、キャパシタ４のキャパシタンスＣとが使用周波数ｆにおいて、ｆ＝１／（２π√ＣＬ1）＝１／（２π√ＣＬ2）の関係となるようにすると、第１の入出力端子１から入力された高周波信号は第２の入出力端子２に出力される。このとき、この単極単投スイッチはオン（ＯＮ）状態となる。【００１５】
図３は、第１、第２のＭＥＭＳスイッチ５、６がオン（ＯＮ）状態の時の等価回路図を示す。このとき、この単極単投スイッチはオフ（ＯＦＦ）状態となる。
【実施例２】
【００１６】
この発明の実施例２に係るスイッチ回路について図４から図６までを参照しながら説明する。図４は、この発明の実施例２に係る単極単投スイッチの構成を示す回路図である。【００１７】
図４において、実施例２に係る単極単投スイッチは、第１の入出力端子１と、第２の入出力端子２と、第１の入出力端子１に接続されたインダクタ３と、インダクタ３及び第２の入出力端子２の間に接続された第１のキャパシタ４と、第１のキャパシタ４の一端に接続された第１のＭＥＭＳスイッチ５と、第１のキャパシタ４の他端に接続された第２のＭＥＭＳスイッチ６と、第１のＭＥＭＳスイッチ５及び第２のＭＥＭＳスイッチ６の間に接続された第２のキャパシタ８とが設けられている。【００１８】
つぎに、この実施例２に係るスイッチ回路の動作について図面を参照しながら説明する。【００１９】
図５は、第１、第２のＭＥＭＳスイッチ５、６がオフ（ＯＦＦ）状態の時の等価回路図を示す。インダクタ３のインダクタンスＬと、第１のキャパシタ４のキャパシタンスＣ1と、第２のキャパシタ８のキャパシタンスＣ2とが使用周波数ｆにおいて、ｆ＝１／（２π√Ｃ1Ｌ）＝１／（２π√Ｃ2Ｌ）の関係となるようにすると、第１の入出力端子１から入力された高周波信号は第２の入出力端子２に出力される。このとき、この単極単投スイッチはオン（ＯＮ）状態となる。【００２０】
図６は、第１、第２のＭＥＭＳスイッチ５、６がオン（ＯＮ）状態の時の等価回路図を示す。このとき、この単極単投スイッチはオフ（ＯＦＦ）状態となる。
【実施例３】
【００２１】
この発明の実施例３に係るスイッチ回路について図７から図１０までを参照しながら説明する。図７及び図８は、この発明の実施例３に係る単極単投スイッチの構造を示す平面図である。【００２２】
図７は、支持膜を含まない単極単投スイッチの構造を示す図である。また、図８は、支持膜を含む単極単投スイッチの構造を示す図である。【００２３】
図７及び図８において、実施例３に係る単極単投スイッチは、四角形の灰皿のような中央部に四角形の凹部（キャビティ）がある基板１０と、凹部に形成された第２の電極１１と、凹部に形成された第２のインダクタ１２と、凹部を覆うように基板１０上に形成された支持膜１３と、支持膜１３上に形成された第１の電極１４と、第１の入出力端子１５と、第１のインダクタ１６と、キャパシタ１７と、第２の入出力端子１８とが設けられている。なお、第１のインダクタ１６のキャパシタ１７側の一端は、後で説明する図９及び図１０に示すように、支持膜１３を貫通して脚部を構成している。同様に、第２の入出力端子１８のキャパシタ１７側の一端は、後で説明する図９及び図１０に示すように、支持膜１３を貫通して脚部を構成している。【００２４】
この実施例３の第１の入出力端子１５と、第２の入出力端子１８と、第１のインダクタ１６と、キャパシタ１７と、第２のインダクタ１２とが、上記実施例１の第１の入出力端子１と、第２の入出力端子２と、第１のインダクタ３と、キャパシタ４と、第２のインダクタ７とにそれぞれ相当する。【００２５】
つぎに、この実施例３に係るスイッチ回路の動作について図面を参照しながら説明する。【００２６】
図１０は、図８において第２の電極１１に制御信号を印加した場合のＡ−Ａ’線の断面図を示す。第２の電極１１に与えられた制御信号に応じて、第２の電極１１および第１の電極１４間に働く静電力により支持層１３を変位し、キャパシタ１７の一端（すなわち、第１のインダクタ１６の脚部）と第２のインダクタ１２の一端、およびキャパシタ１７の他端（すなわち、第２の入出力端子１８の脚部）と第２のインダクタ１２の他端とを、少なくとも２つ以上の接点で接触状態（第１及び第２のＭＥＭＳスイッチがオン（ＯＮ）状態）とする。【００２７】
このとき、第１のインダクタ１６のインダクタンスＬ1と、第２のインダクタ１２のインダクタンスＬ2と、キャパシタ１７のキャパシタンスＣとが使用周波数ｆにおいて、ｆ＝１／２π√ＣＬ1＝１／２π√ＣＬ2の関係となるようにすると、第１の入出力端子１５から入力された高周波信号は第２の入出力端子１８に出力される。このとき、この単極単投スイッチはオフ（ＯＦＦ）状態となる。【００２８】
図９は、図８において第２の電極１１に制御信号を印加しない場合のＡ−Ａ’線の断面図を示す。このとき、この単極単投スイッチはオン（ＯＮ）状態となる。
【実施例４】
【００２９】
この発明の実施例４に係るスイッチ回路について図１１から図１４までを参照しながら説明する。図１１及び図１２は、この発明の実施例４に係る単極単投スイッチの構造を示す平面図である。【００３０】
図１１は、支持膜を含まない単極単投スイッチの構造を示す図である。また、図１２は、支持膜を含む単極単投スイッチの構造を示す図である。【００３１】
図１１及び図１２において、実施例４に係る単極単投スイッチは、四角形の灰皿のような中央部に四角形の凹部（キャビティ）がある基板１０と、凹部に形成された第２の電極１１と、凹部に形成された第２のキャパシタ１９と、凹部を覆うように基板１０上に形成された支持膜１３と、支持膜１３上に形成された第１の電極１４と、第１の入出力端子１５と、インダクタ２０と、第１のキャパシタ１７と、第２の入出力端子２１とが設けられている。なお、インダクタ２０の両端は、後で説明する図１３及び図１４に示すように、それぞれ支持膜１３を貫通して脚部を構成している。【００３２】
この実施例４の第１の入出力端子１５と、第２の入出力端子２１と、インダクタ２０と、第１のキャパシタ１７と、第２のキャパシタ１９とが、上記実施例２の第１の入出力端子１と、第２の入出力端子２と、インダクタ３と、第１のキャパシタ４と、第２のキャパシタ８とにそれぞれ相当する。【００３３】
つぎに、この実施例４に係るスイッチ回路の動作について図面を参照しながら説明する。【００３４】
図１４は、図１２において第２の電極１１に制御信号を印加した場合のＡ−Ａ’線の断面図を示す。第２の電極１１に与えられた制御信号に応じて、第２の電極１１および第１の電極１４間に働く静電力により支持層１３を変位し、第２のキャパシタ１９の一端とインダクタ２０の一端の脚部、および第２のキャパシタ１９の他端とインダクタ２０の他端の脚部とを、少なくとも２つ以上の接点で接触状態（第１及び第２のＭＥＭＳスイッチがオン（ＯＮ）状態）とする。【００３５】
このとき、インダクタ２０のインダクタンスＬと、第１のキャパシタ１７のキャパシタンスＣ1と、第２キャパシタ１９のキャパシタンスＣ2とが使用周波数ｆにおいて、ｆ＝１／２π√Ｃ1Ｌ＝１／２π√Ｃ2Ｌの関係となるようにすると、第１の入出力端子１５から入力された高周波信号は第２の入出力端子２１に出力される。このとき、この単極単投スイッチはオフ（ＯＦＦ）状態となる。【００３６】
図１３は、図１２において第２の電極１１に制御信号を印加しない場合のＡ−Ａ’線の断面図を示す。このとき、この単極単投スイッチはオン（ＯＮ）状態となる。
【実施例５】
【００３７】
この発明の実施例５に係るスイッチ回路について図１５から図１７までを参照しながら説明する。図１５は、この発明の実施例５に係る単極双投スイッチの構成を示す回路図である。【００３８】
図１５において、実施例５に係る単極双投スイッチは、入力端子３０と、第３のＭＥＭＳスイッチ３１と、第２の出力端子３２と、入力端子３０に接続された第１のインダクタ３と、第１のインダクタ３に接続されたキャパシタ４と、キャパシタ４に接続された第１の出力端子２と、キャパシタ４の一端に接続された第１のＭＥＭＳスイッチ５と、キャパシタ４の他端に接続された第２のＭＥＭＳスイッチ６と、第１のＭＥＭＳスイッチ５及び第２のＭＥＭＳスイッチ６の間に接続された第２のインダクタ７とが設けられている。【００３９】
つぎに、この実施例５に係るスイッチ回路の動作について図面を参照しながら説明する。【００４０】
図１６は、第１、第２、第３のＭＥＭＳスイッチ５、６、３１がオン（ＯＮ）状態の時の等価回路図を示す。第１のインダクタ３のインダクタンスＬ1と、第２のインダクタ７のインダクタンスＬ2と、キャパシタ４のキャパシタンスＣとが使用周波数ｆにおいて、ｆ＝１／２π√ＣＬ1＝１／２π√ＣＬ2の関係となるようにすると、入力端子３０から入力された高周波信号は第２の出力端子３２に出力される。【００４１】
図１７は、第１、第２、第３のＭＥＭＳスイッチ５、６、３１がオフ（ＯＦＦ）状態の時の等価回路図を示す。このとき、入力端子３０から入力された高周波信号は第１の出力端子２に出力される。【００４２】
図１５は、上記実施例１に係る単極単投スイッチと１つのＭＥＭＳスイッチ３１を組み合わせて構成した単極双投スイッチの例である。以上のように、実施例１あるいは実施例２で示す単極単投スイッチと１つのＭＥＭＳスイッチを組み合わせることで、１つの制御信号で信号の経路を切り替えることを特徴とする単極双投スイッチを構成することができる。
【実施例６】
【００４３】
この発明の実施例６に係るスイッチ回路について図１８から図２１までを参照しながら説明する。図１８及び図１９は、この発明の実施例６に係る単極双投スイッチの構造を示す平面図である。【００４４】
図１８は、支持膜を含まない単極双投スイッチの構造を示す図である。また、図１９は、支持膜を含む単極双投スイッチの構造を示す図である。【００４５】
図１８及び図１９において、実施例６に係る単極双投スイッチは、四角形の灰皿のような中央部に四角形の凹部（キャビティ）がある基板１０と、凹部に形成された第２の電極１１と、凹部に形成された第２のインダクタ１２と、凹部に形成された第２の出力端子２２と、凹部を覆うように基板１０上に形成された支持膜１３と、支持膜１３上に形成された第１の電極１４と、支持膜１３上に形成された入力端子１５と、支持膜１３上に形成された第１のインダクタ１６と、支持膜１３上に形成されたキャパシタ１７と、支持膜１３上に形成された第１の出力端子１８と、支持膜１３上に形成された導通メタルパターン２４とが設けられている。なお、第１のインダクタ１６及び第１の出力端子１８の形状は、上記実施例３の第１のインダクタ１６及び第２の入出力端子１８と同じである。また、導通メタルパターン２４の右側一端は、後で説明する図２０及び図２１に示すように、支持膜１３を貫通して脚部を構成している。【００４６】
つぎに、この実施例６に係るスイッチ回路の動作について図面を参照しながら説明する。【００４７】
図２０は、図１９において第２の電極１１に制御信号を印加した場合のＡ−Ａ’線の断面図を示す。第２の電極１１に与えられた制御信号に応じて、第２の電極１１および第１の電極１４間に働く静電力により支持膜１３を変位し、キャパシタ１７の一端（すなわち、第１のインダクタ１６の脚部）と第２のインダクタ１２の一端、およびキャパシタ１７の他端（すなわち、第１の出力端子１８の脚部）と第２のインダクタ１２の他端とを、少なくとも２つ以上の接点で接触状態（第１及び第２のＭＥＭＳスイッチがオン（ＯＮ）状態）とし、かつ導通メタルパターン２４の脚部と第２の出力端子２２とを、少なくとも１つ以上の接点で接触状態（第３のＭＥＭＳスイッチがオン（ＯＮ）状態）とする。【００４８】
このとき、第１のインダクタ１６のインダクタンスＬ1と、第２のインダクタ１２のインダクタンスＬ2と、キャパシタ１７のキャパシタンスＣとが使用周波数ｆにおいて、ｆ＝１／２π√ＣＬ1＝１／２π√ＣＬ2の関係となるようにすると、入力端子１５から入力された高周波信号は第２の出力端子２２に出力される。【００４９】
図２１は、図１９において第２の電極１１に制御信号を印加しない場合のＡ−Ａ’線の断面図を示す。このとき、入力端子１５から入力された高周波信号は第１の出力端子１８に出力される。【００５０】
図１９は、実施例３に係る単極単投スイッチと１つのＭＥＭＳスイッチを組み合わせて構成した単極双投スイッチの例である。以上のように、実施例３あるいは実施例４で示す単極単投スイッチと１つのＭＥＭＳスイッチを組み合わせることで、１つの制御信号で信号の経路を切り替えることを特徴とする単極双投スイッチを構成することができる。【００５１】
上記実施例１〜２のうちのいずれかの単極単投スイッチを２つ組み合わせて単極双投スイッチを構成することができる。【００５２】
上記実施例１〜２のうちのいずれかの単極単投スイッチを少なくとも２つ以上組み合わせて多極多投スイッチを構成することができる。【００５３】
上記実施例３〜４のうちのいずれかの単極単投スイッチを２つ組み合わせて単極双投スイッチを構成することができる。【００５４】
上記実施例３〜４のうちのいずれかの単極単投スイッチを少なくとも２つ以上組み合わせて多極多投スイッチを構成することができる。
【図１】
0004348390.tif 000002
【図２】
0004348390.tif 000003
【図３】
0004348390.tif 000004
【図４】
0004348390.tif 000005
【図５】
0004348390.tif 000006
【図６】
0004348390.tif 000007
【図７】
0004348390.tif 000008
【図８】
0004348390.tif 000009
【図９】
0004348390.tif 000010
【図１０】
0004348390.tif 000011
【図１１】
0004348390.tif 000012
【図１２】
0004348390.tif 000013
【図１３】
0004348390.tif 000014
【図１４】
0004348390.tif 000015
【図１５】
0004348390.tif 000016
【図１６】
0004348390.tif 000017
【図１７】
0004348390.tif 000018
【図１８】
0004348390.tif 000019
【図１９】
0004348390.tif 000020
【図２０】
0004348390.tif 000021
【図２１】
0004348390.tif 000022