(57)【特許請求の範囲】
【請求項１】
第１の電位を基準電位とする入力電圧信号を、前記第１の電位よりも低い第２の電位を基準電位とする出力電圧信号に変換して出力する逆レベルシフト回路であって、
前記第１の電位に基づいて動作し、前記入力電圧信号を、その値に応じた電流信号に変換して出力する電圧−電流変換部と、
負荷を介して前記第２の電位が与えられるソース、前記電圧−電流変換部の出力する電流信号に応じるドレインおよび一定電位が与えられるゲートを有するＮｃｈ−ＭＯＳトランジスタと、
前記第２の電位に基づいて動作し、前記Ｎｃｈ−ＭＯＳトランジスタのソースから出力される電流を、その値に応じた電圧信号に変換して、前記出力電圧信号として出力する電流−電圧変換部と
を備える逆レベルシフト回路。
【請求項２】
請求項１に記載の逆レベルシフト回路であって、
前記第１の電位に基づいて動作し、前記電圧−電流変換部の出力する前記電流信号に応じた電流を、前記Ｎｃｈ−ＭＯＳトランジスタのドレインに出力する第１電流源と、
前記第２の電位に基づいて動作し、前記負荷を含み、前記Ｎｃｈ−ＭＯＳトランジスタのソースから出力される電流に応じた電流信号を、前記電流−電圧変換部に出力する第２電流源と
をさらに備える逆レベルシフト回路。
【請求項３】
請求項２に記載の逆レベルシフト回路であって、
前記電圧−電流変換部は、前記入力電圧信号が印加され、前記電流信号を生成する第１抵抗を含み、
前記第１電流源は、前記電圧−電流変換部の出力する前記電流信号を受けて、それに応じた電流を出力する第１カレントミラー回路を含み、
前記第２電流源は、前記Ｎｃｈ−ＭＯＳトランジスタのソースから出力される電流を受けて、それに応じた電流信号を出力する、前記負荷たる第２カレントミラー回路を含み、
前記電流−電圧変換部は、前記第２電流源の出力する電流信号を受けて前記出力電圧信号となる電圧降下を生じさせる第２抵抗を含む
逆レベルシフト回路。
【請求項４】
請求項３に記載の逆レベルシフト回路であって、
前記第２電流源は、
前記第２の電位より一定値だけ高い第３の電位に基づいて動作し、前記第２カレントミラー回路から出力される電流信号を受けて、それに応じた電流信号を前記電流−電圧変換部の前記第２抵抗の一端に出力する第３カレントミラー回路
をさらに含み、
前記第２抵抗の他端には前記第２の電位が与えられる
逆レベルシフト回路。
【請求項５】
請求項１に記載の逆レベルシフト回路であって、
前記入力電圧信号はＰＷＭ信号であって、
前記電流−電圧変換部の出力する電圧信号を積分して前記出力電圧信号として出力する積分回路
をさらに備える逆レベルシフト回路。
【請求項６】
請求項１に記載の逆レベルシフト回路であって、
前記入力電圧信号に基づいて、前記第１の電位を基準電位とする他の出力電圧信号を生成して出力する信号出力部
をさらに備える逆レベルシフト回路。
【請求項７】
請求項１に記載の逆レベルシフト回路であって、
前記電流−電圧変換部からの前記出力電圧信号の変化に応じて、前記Ｎｃｈ−ＭＯＳトランジスタの動作を停止させる制御部
をさらに備える逆レベルシフト回路。
【請求項８】
請求項１ないし請求項７のいずれかに記載の逆レベルシフト回路と、
直列接続された高圧側および低圧側のスイッチング素子と、
前記逆レベルシフト回路の前記出力電圧信号を受けて、前記高圧側のスイッチング素子の動作を停止させる停止信号を出力可能な停止信号出力回路と
を備え、
前記高圧側のスイッチング素子の出力電圧が前記逆レベルシフト回路への前記入力電圧信号となる
パワー用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パワー用半導体装置内に採用される、高圧側の電圧信号を低圧側の電圧信号に変換する逆レベルシフト回路に関する。
【０００２】
【従来の技術】
例えばインバータやその駆動回路、保護回路などを一つのチップに収めたＨＶＩＣ（High Voltage Integrated Circuit）においては、一般的に、電圧信号を検出する検出回路が設けられている。この検出回路は、各相のハーフブリッジの高圧側および低圧側の各スイッチング素子に異常な電圧上昇が生じていないかどうかを検出する。
【０００３】
図６は、単相ハーフブリッジの高圧側スイッチング素子に異常な電圧上昇が生じていないかどうかを検出する回路を含むパワー用半導体装置の構成例を示す図である。この回路においては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子ＳＷ１，ＳＷ２が直列接続され、各々に帰還ダイオード（Free Wheel Diode）Ｄ１，Ｄ２が逆並列接続されている。そして、これらが一相分のハーフブリッジを構成している。そして、高圧側スイッチング素子ＳＷ１がマルチエミッタとなっており、そのうち一つの出力端にシャント抵抗ＳＨの一端が接続されている。このシャント抵抗ＳＨにおける電圧降下の値を監視することで、スイッチング素子に異常な電圧上昇が生じていないかどうかを検出することができる。なお、シャント抵抗ＳＨの他端は、スイッチング素子ＳＷ１，ＳＷ２の接続点ＭＰに接続される。
【０００４】
シャント抵抗ＳＨにおける電圧降下の出力信号は、例えばＡＤ（Analog→Digital）変換回路ＡＤを介してデジタル信号に変換された後、逆レベルシフト回路ＩＳに入力される。ここで、逆レベルシフト回路ＩＳとは、シャント抵抗ＳＨにおける電圧降下の信号変化（＝ＶＩＮ−ＨＧＮＤ）を、その基準電位を接続点ＭＰの電位ＨＧＮＤから他の回路の基準電位である接地電位ＧＮＤに下げつつ伝達する機能を有する回路である。
【０００５】
接続点ＭＰの電位ＨＧＮＤは高電位であり、かつ、浮遊状態にある。よって、出力信号の検出を行うためには、基準電位を接地電位ＧＮＤに下げる方が望ましい。特に、三相回路など多相の場合、ＨＶＩＣ内の一つのマイクロプロセッサが各相の出力信号を検出して異常かどうかの判断を行う（例えばシャント抵抗での電圧上昇が２相分あれば異常と判断する）ので、出力信号の基準電位が接地電位ＧＮＤに揃っている必要がある。逆レベルシフト回路ＩＳは、この理由のため設けられている。
【０００６】
そして、逆レベルシフト回路ＩＳの出力信号（＝ＶＯＵＴ−ＧＮＤ）は、上記のマイクロプロセッサに相当する異常検出／停止信号出力回路ＤＴに入力される。異常検出／停止信号出力回路ＤＴにおいては、各相のシャント抵抗ＳＨにおける電圧降下に異常が見られるかどうかが検出され、異常があればスイッチング素子ＳＷ１の動作を停止させる停止信号Ｓｃが出力される。
【０００７】
停止信号Ｓｃは、レベルシフト回路ＬＳおよび出力回路ＯＵを介してスイッチング素子ＳＷ１の制御電極に与えられる。レベルシフト回路ＬＳは、停止信号Ｓｃを、その基準電位を接地電位ＧＮＤから接続点ＭＰの電位ＨＧＮＤに上げつつ伝達する機能を有する。また、出力回路ＯＵは、レベルシフト回路ＬＳの出力を増幅する機能を有する。
【０００８】
なお、上記において、シャント抵抗ＳＨの電圧降下の出力信号をＡＤ変換回路ＡＤによりデジタル信号に変換することは必須ではない。例えば逆レベルシフト回路ＩＳや異常検出／停止信号出力回路ＤＴがアナログ入力の信号を処理可能であるのならば、ＡＤ変換回路ＡＤを省略し、電圧降下の信号変化をそのまま逆レベルシフト回路ＩＳに入力すればよい。
【０００９】
【発明が解決しようとする課題】
図７は、逆レベルシフト回路ＩＳの従来の構成例を示す図である。この逆レベルシフト回路ＩＳ４においては、コンパレータ等で構成されるハイサイド信号検出回路ＨＤが、入力信号ＶＩＮを受けて、所定の値よりもシャント抵抗ＳＨの電圧降下の値が大きいか否かを判断する。そして、大きい場合には、ハイサイド信号検出回路ＨＤは出力をアクティブ化する。
【００１０】
ハイサイド信号検出回路ＨＤの出力は、インバータＩＶ６を介してＰｃｈ−ＤＭＯＳ（P-channel Double diffusion Metal Oxide Semiconductor）トランジスタＰＤ１のゲート電極に与えられる。Ｐｃｈ−ＤＭＯＳトランジスタＰＤ１は、ハイサイド信号検出回路ＨＤの出力がアクティブ化されたときにオンし、そのソース・ドレイン間に電流を流す。なお、これらハイサイド側の各回路は、電源Ｖ１により電位ＨＧＮＤから生成されたより高電位の電位ＨＶＣＣによって駆動される。
【００１１】
Ｐｃｈ−ＤＭＯＳトランジスタＰＤ１は高耐圧であり、数百Ｖレベルの耐圧性能を有する。よって、高電位である電位ＨＶＣＣと低電位である接地電位ＧＮＤとの間で信号の逆レベルシフトを行うための高耐圧抵抗として機能する。そして、Ｐｃｈ−ＤＭＯＳトランジスタＰＤ１に流れる電流がローサイド側の抵抗Ｒ５に流れ、抵抗Ｒ５で電圧信号に変換される。そして、抵抗Ｒ５での電圧降下が、インバータＩＶ７とアンプ等で構成される出力回路ＯＴとを介して出力信号ＶＯＵＴとして出力される。なお、ローサイド側の各回路は、電源Ｖ２により接地電位ＧＮＤから生成されたより高電位の電位ＶＣＣによって駆動される。
【００１２】
さて、上記のように、この逆レベルシフト回路ＩＳ４では、Ｐｃｈ−ＤＭＯＳトランジスタＰＤ１が採用されている。ソース・ゲート間の電圧制御の観点から、一般に、逆レベルシフト回路ではＰｃｈのトランジスタが、レベルシフト回路ではＮｃｈのトランジスタが採用される。このため、例えばレベルシフト回路と逆レベルシフト回路とを混在させる場合などは、ＨＶＩＣ内にＮｃｈ、Ｐｃｈ両方のＤＭＯＳトランジスタを形成する必要がある。
【００１３】
ところが、ＤＭＯＳトランジスタの製造に当たっては、両トランジスタのしきい値等の特性をそれぞれの所望の値に調整しつつ、一つのＨＶＩＣ内にＮｃｈ、Ｐｃｈの両方を形成することが難しい。特に、Ｐｃｈ−ＤＭＯＳトランジスタをＮｃｈ−ＤＭＯＳトランジスタの存在する基板内に作りこむことは困難である。よって、Ｐｃｈ−ＤＭＯＳトランジスタを用いずに逆レベルシフト回路を構成することが望まれる。
【００１４】
なお、ＤＭＯＳトランジスタを用いずにフォトカプラを用いて逆レベルシフト回路を構成することも考えられる。しかし、フォトカプラは部品点数が多くなり、そのため高コスト化に結びつきやすく、また、高温においては信頼性が優れていない。よって、セット全体で考えた場合、電気的に動作をするトランジスタを用いた構成にすることが望まれる。
【００１５】
そこで、この発明の課題は、Ｐｃｈ−ＤＭＯＳトランジスタを使用せず、かつ、ドライバＩＣ（レベルシフト回路を含むＨＶＩＣ）に内蔵させることで低コストで信頼性に優れた逆レベルシフト回路を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明は、第１の電位を基準電位とする入力電圧信号を、前記第１の電位よりも低い第２の電位を基準電位とする出力電圧信号に変換して出力する逆レベルシフト回路であって、前記第１の電位に基づいて動作し、前記入力電圧信号を、その値に応じた電流信号に変換して出力する電圧−電流変換部と、負荷を介して前記第２の電位が与えられるソース、前記電圧−電流変換部の出力する電流信号に応じるドレインおよび一定電位が与えられるゲートを有するＮｃｈ−ＭＯＳトランジスタと、前記第２の電位に基づいて動作し、前記Ｎｃｈ−ＭＯＳトランジスタのソースから出力される電流を、その値に応じた電圧信号に変換して、前記出力電圧信号として出力する電流−電圧変換部とを備える逆レベルシフト回路である。
【００１７】
請求項２に記載の発明は、請求項１に記載の逆レベルシフト回路であって、前記第１の電位に基づいて動作し、前記電圧−電流変換部の出力する前記電流信号に応じた電流を、前記Ｎｃｈ−ＭＯＳトランジスタのドレインに出力する第１電流源と、前記第２の電位に基づいて動作し、前記負荷を含み、前記Ｎｃｈ−ＭＯＳトランジスタのソースから出力される電流に応じた電流信号を、前記電流−電圧変換部に出力する第２電流源とをさらに備える逆レベルシフト回路である。
【００１８】
請求項３に記載の発明は、請求項２に記載の逆レベルシフト回路であって、前記電圧−電流変換部は、前記入力電圧信号が印加され、前記電流信号を生成する第１抵抗を含み、前記第１電流源は、前記電圧−電流変換部の出力する前記電流信号を受けて、それに応じた電流を出力する第１カレントミラー回路を含み、前記第２電流源は、前記Ｎｃｈ−ＭＯＳトランジスタのソースから出力される電流を受けて、それに応じた電流信号を出力する、前記負荷たる第２カレントミラー回路を含み、前記電流−電圧変換部は、前記第２電流源の出力する電流信号を受けて前記出力電圧信号となる電圧降下を生じさせる第２抵抗を含む逆レベルシフト回路である。
【００１９】
請求項４に記載の発明は、請求項３に記載の逆レベルシフト回路であって、前記第２電流源は、前記第２の電位より一定値だけ高い第３の電位に基づいて動作し、前記第２カレントミラー回路から出力される電流信号を受けて、それに応じた電流信号を前記電流−電圧変換部の前記第２抵抗の一端に出力する第３カレントミラー回路をさらに含み、前記第２抵抗の他端には前記第２の電位が与えられる逆レベルシフト回路である。
【００２０】
請求項５に記載の発明は、請求項１に記載の逆レベルシフト回路であって、前記入力電圧信号はＰＷＭ信号であって、前記電流−電圧変換部の出力する電圧信号を積分して前記出力電圧信号として出力する積分回路をさらに備える逆レベルシフト回路である。
【００２１】
請求項６に記載の発明は、請求項１に記載の逆レベルシフト回路であって、前記入力電圧信号に基づいて、前記第１の電位を基準電位とする他の出力電圧信号を生成して出力する信号出力部をさらに備える逆レベルシフト回路である。
【００２２】
請求項７に記載の発明は、請求項１に記載の逆レベルシフト回路であって、前記電流−電圧変換部からの前記出力電圧信号の変化に応じて、前記Ｎｃｈ−ＭＯＳトランジスタの動作を停止させる制御部をさらに備える逆レベルシフト回路である。
【００２３】
請求項８に記載の発明は、請求項１ないし請求項７のいずれかに記載の逆レベルシフト回路と、直列接続された高圧側および低圧側のスイッチング素子と、前記逆レベルシフト回路の前記出力電圧信号を受けて、前記高圧側のスイッチング素子の動作を停止させる停止信号を出力可能な停止信号出力回路とを備え、前記高圧側のスイッチング素子の出力電圧が前記逆レベルシフト回路への前記入力電圧信号となるパワー用半導体装置である。
【００２４】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、ハイサイドの入力電圧信号を電流信号に変換して、その電流信号を、ゲート接地構成のＮｃｈ−ＤＭＯＳトランジスタを高耐圧抵抗として用いてローサイドに伝達し、出力電圧信号に変換する逆レベルシフト回路を実現したものである。これにより、Ｐｃｈ−ＤＭＯＳトランジスタを使用せず、かつ、低コストで信頼性に優れた逆レベルシフト回路を実現できる。
【００２５】
図１は、本実施の形態に係る逆レベルシフト回路ＩＳ１の構成を示す図である。この逆レベルシフト回路ＩＳ１は、図６の接続点ＭＰの電位ＨＧＮＤのように高電位を基準電位とする入力電圧信号ＶＩＮを、図６の接地電位ＧＮＤのように低電位を基準電位とする出力電圧信号ＶＯＵＴに変換して出力する。
【００２６】
図１に示すように、この逆レベルシフト回路ＩＳ１は、ハイサイド側の回路として、入力電圧信号ＶＩＮを、その値に応じた電流信号に変換して出力する電圧−電流変換回路ＣＶ１と、電圧−電流変換回路ＣＶ１の出力する電流信号に応じた電流を出力する電流源ＣＳ１とを備えている。
【００２７】
なお、電圧−電流変換回路ＣＶ１および電流源ＣＳ１はいずれも、電位ＨＧＮＤと電源Ｖ１により電位ＨＧＮＤから生成されたより高電位の電位ＨＶＣＣとに基づいて動作する。
【００２８】
そして、逆レベルシフト回路ＩＳ１にはＮｃｈ−ＤＭＯＳトランジスタＮＤ１が設けられている。Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のドレインには、電流源ＣＳ１から出力される電流が与えられる。また、そのゲートには、ＤＣ電圧バイアス手段ＢＩにより接地電位ＧＮＤから生成された一定電位が与えられる。
【００２９】
さらに、この逆レベルシフト回路ＩＳ１は、ローサイド側の回路として、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のソースから出力される電流信号に応じた電流を出力する電流源ＣＳ２と、電流源ＣＳ２から出力される電流を、その値に応じた電圧信号に変換して出力する電流−電圧変換回路ＣＶ２とを備えている。
【００３０】
なお、電流−電圧変換回路ＣＶ２および電流源ＣＳ２はいずれも、接地電位ＧＮＤと電源Ｖ２により接地電位ＧＮＤから生成されたより高電位の電位ＶＣＣとに基づいて動作する。
【００３１】
また、電流源ＣＳ２は、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のソースに接続された負荷として機能する。
【００３２】
次に、この逆レベルシフト回路ＩＳ１の動作について説明する。入力電圧信号ＶＩＮ（二値のパルス列であるデジタル信号、あるいは、連続して変化するアナログ信号、いずれであってもよい）は電圧−電流変換回路ＣＶ１において電流信号に変換され、電流源ＣＳ１を介してＮｃｈ−ＤＭＯＳトランジスタＮＤ１に与えられる。
【００３３】
Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１は高耐圧であり、数百Ｖレベルの耐圧性能を有する。よって、高電位である電位ＨＶＣＣと低電位である接地電位ＧＮＤとの間で信号の逆レベルシフトを行うための高耐圧抵抗として機能する。
【００３４】
ここで、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のゲートには一定電位が与えられ、ドレインには電流源ＣＳ１から変化する電流信号が与えられる。そして、ソースには電流源ＣＳ２が負荷として接続されている。すなわち、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１はゲート接地（Common Gate）構成となっている。よって、ドレイン・ソース間で電流ゲインは１となる。
【００３５】
Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のソースから出力される電流信号は、電流源ＣＳ１を介して電流−電圧変換回路ＣＶ２に与えられる。そして、電流信号の値に応じた電圧信号に変換されて、出力電圧信号ＶＯＵＴとして出力される。
【００３６】
このように、Ｎｃｈ−ＭＯＳトランジスタＮＤ１をゲート接地の構成で用いているので、ドレイン・ソース間で電流ゲインを１とすることができる。その結果、ハイサイドたる電圧−電流変換回路ＣＶ１から出力される電流信号をそのまま、ローサイドたる電流−電圧変換回路ＣＶ２に伝えることができる。よって、Ｐｃｈ−ＤＭＯＳを用いずに逆レベルシフト回路を構成できる。そのため、一つのＨＶＩＣ内にレベルシフト回路と逆レベルシフト回路とを混在させる場合であっても、Ｎｃｈ、Ｐｃｈ両方のトランジスタを形成する必要がなく、容易にＨＶＩＣを製造することができる。
【００３７】
また、この逆レベルシフト回路ＩＳ１では、電圧−電流変換回路ＣＶ１と電流−電圧変換回路ＣＶ２とを直接、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１に接続せず、その間に電流源ＣＳ１，ＣＳ２を設けている。よって、電圧−電流変換回路ＣＶ１および電流−電圧変換回路ＣＶ２を直接、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１に接続した場合に比べ、電圧−電流変換回路ＣＶ１の出力インピーダンス、および、電流−電圧変換回路ＣＶ２の入力インピーダンスに影響を与えないようにすることができる。よって、入力電圧信号ＶＩＮの変化を忠実に反映した出力電圧信号ＶＯＵＴを生成することができる。
【００３８】
なお、この逆レベルシフト回路ＩＳ１を図６のパワー用半導体装置に適用すれば、低コストで製造可能で、信頼性に優れたパワー用半導体装置が得られる。
【００３９】
さて、図２および図３は、逆レベルシフト回路ＩＳ１のより詳細な構成例を示す図である。なお、これらの回路においては、入力電圧信号ＶＩＮが例えば図６のシャント抵抗ＳＨの電圧降下の値そのもの、すなわちアナログ信号である場合を想定している。
【００４０】
まず、図２の逆レベルシフト回路ＩＳ１ａにおいては、電圧−電流変換回路ＣＶ１が、演算増幅器ＯＰ１とＮｃｈ−ＭＯＳトランジスタＮ１と抵抗Ｒ１とで構成されている。演算増幅器ＯＰ１の正入力端には入力電圧信号ＶＩＮが与えられ、演算増幅器ＯＰ１の負入力端には、抵抗Ｒ１の一端とＮｃｈ−ＭＯＳトランジスタＮ１のソースとが共通して接続される。また、演算増幅器ＯＰ１の出力はＮｃｈ−ＭＯＳトランジスタＮ１のゲートに与えられる。抵抗Ｒ１の他端には電位ＨＧＮＤが与えられる。
【００４１】
この抵抗Ｒ１、演算増幅器ＯＰ１およびＮｃｈ−ＭＯＳトランジスタＮ１は、いわゆる吸い込み型定電流回路を構成している。吸い込み型定電流回路においては、演算増幅器ＯＰ１の正入力端に入力される入力電圧信号ＶＩＮが、イマジナリーショートによって抵抗Ｒ１に印加され、入力電圧信号ＶＩＮの変化が抵抗Ｒ１に流れる電流信号に変換される。この電流信号の値は入力電圧信号ＶＩＮの値に比例する。そして、Ｎｃｈ−ＭＯＳトランジスタＮ１のドレインからこの電流信号と同じ値の電流を引き込む。すなわち、吸い込み型定電流回路は電圧−電流変換回路として機能する。
【００４２】
次に、電流源ＣＳ１は、Ｐｃｈ−ＭＯＳトランジスタＰ１，Ｐ２を含むカレントミラー回路で構成されている。このカレントミラー回路は、電圧−電流変換回路ＣＶ１の出力する電流信号を受けて、それに応じた同じ値の電流を出力する。
【００４３】
このカレントミラー回路の具体的構成は以下のとおりである。Ｐｃｈ−ＭＯＳトランジスタＰ１およびＰ２のソースには共通して電位ＨＶＣＣが与えられる。そして、Ｐｃｈ−ＭＯＳトランジスタＰ１のゲートはそのドレインに接続される。Ｐｃｈ−ＭＯＳトランジスタＰ１のドレインには、電圧−電流変換回路ＣＶ１のＮｃｈ−ＭＯＳトランジスタＮ１のドレインも接続される。Ｐｃｈ−ＭＯＳトランジスタＰ２のゲートはＰｃｈ−ＭＯＳトランジスタＰ１のゲートに接続される。そして、Ｐｃｈ−ＭＯＳトランジスタＰ２のドレインがＮｃｈ−ＤＭＯＳトランジスタＮＤ１のドレインに接続され、電流信号を伝達する。
【００４４】
次に、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のゲートに一定電位を与えるＤＣ電圧バイアス手段ＢＩは、例えば直流電圧源Ｖ３で構成される。
【００４５】
そして、電流源ＣＳ２は、Ｎｃｈ−ＭＯＳトランジスタＮ２，Ｎ３を含むカレントミラー回路（ゲート接地構成の負荷となる）と、Ｐｃｈ−ＭＯＳトランジスタＰ３，Ｐ４を含むカレントミラー回路とで構成されている。トランジスタＮ２，Ｎ３を含むカレントミラー回路は、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１の出力する電流信号を受けて、それに応じた同じ値の電流を出力する。そして、その出力がトランジスタＰ３，Ｐ４を含むカレントミラー回路に伝達されて、そこで再び、それに応じた同じ値の電流が出力される。
【００４６】
トランジスタＮ２，Ｎ３を含むカレントミラー回路の具体的構成は以下のとおりである。Ｎｃｈ−ＭＯＳトランジスタＮ２およびＮ３のソースには共通して電位ＧＮＤが与えられる。そして、Ｎｃｈ−ＭＯＳトランジスタＮ２のゲートはそのドレインに接続される。Ｎｃｈ−ＭＯＳトランジスタＮ２のドレインには、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のソースも接続される。Ｎｃｈ−ＭＯＳトランジスタＮ３のゲートはＮｃｈ−ＭＯＳトランジスタＮ２のゲートに接続される。
【００４７】
一方、トランジスタＰ３，Ｐ４を含むカレントミラー回路の具体的構成は以下のとおりである。Ｐｃｈ−ＭＯＳトランジスタＰ３およびＰ４のソースには共通して電位ＶＣＣが与えられる。そして、Ｐｃｈ−ＭＯＳトランジスタＰ３のゲートはそのドレインに接続される。Ｐｃｈ−ＭＯＳトランジスタＰ３のドレインには、Ｎｃｈ−ＭＯＳトランジスタＮ３のドレインも接続される。Ｐｃｈ−ＭＯＳトランジスタＰ４のゲートはＰｃｈ−ＭＯＳトランジスタＰ３のゲートに接続される。そして、Ｐｃｈ−ＭＯＳトランジスタＰ２のドレインから出力される電流信号が、電流−電圧変換回路ＣＶ２に与えられる。
【００４８】
そして、電流−電圧変換回路ＣＶ２は抵抗Ｒ２で構成されている。抵抗Ｒ２には、電流源ＣＳ２の出力する電流信号が与えられ、その電圧降下が出力電圧信号ＶＯＵＴとなる。
【００４９】
このように、電圧−電流変換回路ＣＶ１および電流−電圧変換回路ＣＶ２が抵抗を含み、電流源ＣＳ１，ＣＳ２がカレントミラー回路を含む構成とすれば、トランジスタおよび抵抗を用いて逆レベルシフト回路を容易に構成できる。
【００５０】
なお、図３の回路ＩＳ１ｂは、図２の構成からトランジスタＰ３，Ｐ４を含むカレントミラー回路を省略し、抵抗Ｒ２の一端にトランジスタＮ２，Ｎ３を含むカレントミラー回路の出力を接続して、抵抗Ｒ２の他端に電位ＶＣＣを与えるように構成した変形例である。このような構成にすれば、出力電圧信号ＶＯＵＴは電位ＶＣＣを基準電位とする信号となるが、より少ないトランジスタで構成できる。
【００５１】
一方、図２の構成の場合は、トランジスタ数は増えるものの、接地電位ＧＮＤを基準電位とする出力電圧信号が得られる。
【００５２】
なお、上記の説明では、Ｎｃｈ−ＤＭＯＳトランジスタで説明を行ったが、その他にも、例えばゲート電極をＶ字溝状に形成するＶＭＯＳトランジスタ等、他の高耐圧型ＭＯＳトランジスタのＮｃｈ型を採用してもよい。
【００５３】
また、図２および図３は、入力電圧信号ＶＩＮがアナログ信号である場合の回路構成例であったが、例えば入力電圧信号ＶＩＮがデジタル信号である場合には、電圧−電流変換回路ＣＶ１に例えばＤＡ（Digital→Analog）変換回路を設けて、アナログ化した電圧信号を抵抗Ｒ１に与えるようにしてもよい。
【００５４】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る逆レベルシフト回路の変形例であり、入力電圧信号ＶＩＮがＰＷＭ信号である場合を想定して、電流−電圧変換部ＣＶ２の出力する電圧信号を積分して出力電圧信号ＶＯＵＴとして出力する積分回路を追加したものである。
【００５５】
入力電圧信号ＶＩＮとしては、図６に示したようにＡＤ変換回路ＡＤの出力するデジタル信号であったり、実施の形態１の図２および図３の回路の説明で述べたようにアナログ信号であったり、様々な信号が考えられる。本実施の形態では、入力電圧信号ＶＩＮが、パルス幅が変調されたＰＷＭ（Pulse Width Modulation）パルス信号の場合を考える。
【００５６】
例えば入力電圧信号ＶＩＮがアナログ信号である場合、実施の形態１の図２および図３の回路を用いれば、入力電圧信号ＶＩＮの信号変化をある程度忠実に反映した信号が出力電圧信号ＶＯＵＴとして得られる。
【００５７】
しかし、厳密に考えた場合、入力電圧信号ＶＩＮの信号変化は、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のチャネル長変調効果の影響を受けるので、その信号変化が正確に出力電圧信号ＶＯＵＴに伝わらないことも考えられる。
【００５８】
一方、入力電圧信号ＶＩＮがＰＷＭ信号であれば電圧振幅は一定であり、そのパルス幅の長短が異なるだけである。よって、図２および図３の回路において抵抗Ｒ１に流れる電流の値は一定となり、電流の流れる時間がパルスごとに異なるだけとなる。この場合、電流は一定値であるので、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のチャネル長変調効果の影響を受けにくい。
【００５９】
そして、抵抗Ｒ２における電圧降下の値も一定値となり、電圧発生時間がパルスごとに異なるだけのＰＷＭ電圧信号が出力される。よって、抵抗Ｒ２における電圧降下を時間的に積分する積分回路を加えれば、積分回路の出力する電圧波形は、ＰＷＭ信号の変調前の信号変化を忠実に再現したものとなる。
【００６０】
なお、ＰＷＭ信号への変調は、例えば図６のパワー用半導体装置の場合ならば、ＡＤ変換回路ＡＤに代わって公知のＰＷＭ変調回路を採用すれば容易に行える。
【００６１】
図４は、本実施の形態に係る逆レベルシフト回路ＩＳ２を示す図である。なお、図４では、実施の形態１に係る逆レベルシフト回路ＩＳ１と同様の機能を有する要素については同一符号を付している。図４に示すように、この逆レベルシフト回路ＩＳ２は、実施の形態１に係る逆レベルシフト回路ＩＳ１の構成に積分回路ＩＮが加わっただけである。なお、積分回路ＩＮには、公知のＣＲ回路や演算増幅器を用いた回路を採用すればよい。
【００６２】
その他の構成は実施の形態１に係る逆レベルシフト回路と同様のため、説明を省略する。
【００６３】
＜実施の形態３＞
本実施の形態は、実施の形態１に係る逆レベルシフト回路の変形例であり、ハイサイドの電位ＨＧＮＤを基準電位とする他の出力電圧信号をも出力可能な信号出力部を設け、さらに、電流−電圧変換回路ＣＶ２からの出力電圧信号の変化に応じて、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１の動作を停止させるようにしたものである。
【００６４】
例えば図６のパワー用半導体装置において、ハイサイドの電位ＨＧＮＤを基準電位として動作する、異常検出／停止信号出力回路ＤＴと同様の回路が別に設けられていた場合、逆レベルシフト回路ＩＳにおいて電位ＨＧＮＤを基準電位とする新たな出力信号を生成して、その回路に制御信号として与え、その回路に高圧側スイッチング素子ＳＷ１の制御を行わせるようにしてもよい。そして、残った異常検出／停止信号出力回路ＤＴの停止信号Ｓｃについては例えば、レベルシフト回路ＬＳを介さずに低圧側スイッチング素子ＳＷ２の制御電極に入力するようにしてもよい。この場合、逆レベルシフト回路ＩＳにおいて、ハイサイドの電位ＨＧＮＤを基準電位とする新たな出力電圧信号を、高圧側の停止信号として生成する必要がある。
【００６５】
また、実施の形態１に係る逆レベルシフト回路においては、入力電圧信号ＶＩＮが入力される限り、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１は電流を流しつづける。しかし、図６のパワー用半導体装置の場合のように、異常が検出できさえすれば、その後はＮｃｈ−ＤＭＯＳトランジスタＮＤ１に電流が流れなくてもよい場合が考えられる。この場合は、出力電圧信号ＶＯＵＴに変化があった後に、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１に流れる電流を停止させる制御部を設ければ、消費電力の削減が図れる。
【００６６】
本実施の形態は、上記のような要請にこたえる逆レベルシフト回路を実現するものである。
【００６７】
図５は、本実施の形態に係る逆レベルシフト回路ＩＳ３を示す図である。なお、図５では、実施の形態１に係る逆レベルシフト回路ＩＳ１と同様の機能を有する要素については同一符号を付している。
【００６８】
図５に示すように、この逆レベルシフト回路ＩＳ３ではハイサイドにおいて、電位ＨＶＣＣと電位ＨＧＮＤとの間で直列に接続された抵抗Ｒ３，Ｒ４を設け、両抵抗により分割された電圧値を演算増幅器ＯＰ１の負入力端に入力している。つまり、ここでは演算増幅器ＯＰ１を比較器として用い、抵抗分割の電圧値と入力電圧信号ＶＩＮとを比較して、入力電圧信号ＶＩＮの方が大きければ出力信号をアクティブ化する。
【００６９】
そして、Ｎｃｈ−ＭＯＳトランジスタＮ１には演算増幅器ＯＰ１の出力を、インバータＩＶ１，ＩＶ２の直列接続したものを介して伝達する。なお、Ｎｃｈ−ＭＯＳトランジスタＮ１は、ここではスイッチとして機能する。
【００７０】
なお、本実施の形態においては、演算増幅器ＯＰ１およびＮｃｈ−ＭＯＳトランジスタＮ１の役割が実施の形態１と異なってはいるものの、電圧−電流変換回路ＣＶ１の機能は実施の形態１におけると同様である。すなわち、入力電圧信号ＶＩＮを抵抗Ｒ１において電流信号に変換する機能については変わりはない。
【００７１】
インバータＩＶ１の出力は、インバータＩＶ３を介して、電位ＨＧＮＤを基準電位とするＲＳフリップフロップＦＦ１のセット入力端に入力される。このＲＳフリップフロップＦＦ１が、本実施の形態の冒頭で述べた信号出力部にあたり、その出力電圧信号ＨＶＯＵＴが、前述の他の出力電圧信号にあたる。なお、各インバータＩＶ１〜ＩＶ３における遅延量は、所望の動作に適する値になるよう、それぞれ設計される。また、ＲＳフリップフロップＦＦ１のリセット入力端には、外部からのリセット信号Ｓｒ１が入力される。
【００７２】
このように、信号出力部たるＲＳフリップフロップＦＦ１に電位ＨＧＮＤを基準電位とする出力電圧信号ＨＶＯＵＴを生成して出力させれば、電位ＨＧＮＤを基準電位として動作する回路に対して、出力電圧信号ＨＶＯＵＴを制御信号として与えることが可能となる。
【００７３】
また、この逆レベルシフト回路ＩＳ３ではローサイドにおいて、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１のゲートと接地電位ＧＮＤとの間に、スイッチたるＮｃｈ−ＭＯＳトランジスタＮ４を設けている。そして、そのゲート電圧を制御することによりＮｃｈ−ＤＭＯＳトランジスタＮＤ１のゲートに接地電位ＧＮＤを与えて、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１に流れる電流を停止させられるようにしている。
【００７４】
Ｎｃｈ−ＭＯＳトランジスタＮ４のゲート電圧については、ＲＳフリップフロップＦＦ２を設け、その出力で制御する。ＲＳフリップフロップＦＦ２のセット入力端には、電流−電圧変換回路ＣＶ２からの出力電圧信号が入力される。また、リセット入力端には、外部からのリセット信号Ｓｒ２が入力される。
【００７５】
なお、ＲＳフリップフロップＦＦ２の出力は出力電圧信号ＶＯＵＴとなり、また、インバータＩＶ４，ＩＶ５を介してＮｃｈ−ＭＯＳトランジスタＮ４のゲートに与えられる。各インバータＩＶ４，ＩＶ５における遅延量は、所望の動作に適する値になるよう、それぞれ設計される。
【００７６】
このＮｃｈ−ＭＯＳトランジスタＮ４およびＲＳフリップフロップＦＦ２が、本実施の形態の冒頭で述べた制御部にあたり、電流−電圧変換回路ＣＶ２からの出力電圧信号の変化に応じて、Ｎｃｈ−ＤＭＯＳトランジスタＮＤ１の動作を停止させる。よって、出力電圧信号が変化した後に、制御部がＮｃｈ−ＤＭＯＳトランジスタＮＤ１に流れる電流を停止させることにより、消費電力の削減が図れる。
【００７７】
その他の構成は実施の形態１に係る逆レベルシフト回路と同様のため、説明を省略する。
【００７８】
【発明の効果】
請求項１に記載の発明によれば、負荷を介して第２の電位が与えられるソース、電圧−電流変換部の出力する電流信号に応じるドレインおよび一定電位が与えられるゲートを有するＮｃｈ−ＭＯＳトランジスタを備える。すなわち、Ｎｃｈ−ＭＯＳトランジスタをゲート接地の構成で用いているので、ドレイン・ソース間で電流ゲインを１とすることができ、ハイサイドたる電圧−電流変換部から出力される電流信号をそのまま、ローサイドたる電流−電圧変換部に伝えることができる。よって、Ｐｃｈ−ＤＭＯＳトランジスタを用いずに逆レベルシフト回路を構成できる。そのため、一つのＨＶＩＣ内にレベルシフト回路と逆レベルシフト回路とを混在させる場合であっても、Ｎｃｈ、Ｐｃｈ両方のトランジスタを形成する必要がなく、容易にＨＶＩＣを製造することができる。
【００７９】
請求項２に記載の発明によれば、第１および第２電流源を備えている。よって、電圧−電流変換部および電流−電圧変換部を直接、Ｎｃｈ−ＭＯＳトランジスタに接続した場合に比べ、電圧−電流変換部の出力インピーダンス、および、電流−電圧変換部の入力インピーダンスに影響を与えないようにすることができる。よって、入力電圧信号の変化を忠実に反映した出力電圧信号を生成することができる。
【００８０】
請求項３に記載の発明によれば、電圧−電流変換部および電流−電圧変換部が抵抗を含み、第１および第２電流源がカレントミラー回路を含む。よって、トランジスタおよび抵抗を用いて逆レベルシフト回路を容易に構成できる。
【００８１】
請求項４に記載の発明によれば、第２電流源が第３カレントミラー回路をさらに含み、第３カレントミラー回路の出力が電流−電圧変換部の第２抵抗の一端に与えられ、第２抵抗の他端に第２の電位が与えられる。よって、第２の電位を基準電位とする出力電圧信号が得られる。
【００８２】
請求項５に記載の発明によれば、入力電圧信号はＰＷＭ信号であり、積分回路をさらに備える。すなわち、入力電圧信号は振幅の一定したパルス列であるため、Ｎｃｈ−ＭＯＳトランジスタのチャネル長変調効果の影響を受けにくい。よって、積分回路で電流−電圧変換部の出力する電圧信号を積分することにより、入力電圧信号たるＰＷＭ信号の変調前の信号変化をより忠実に再現した出力電圧信号を出力することができる。
【００８３】
請求項６に記載の発明によれば、信号出力部が、第１の電位を基準電位とする他の出力電圧信号を生成して出力する。よって、第１の電位を基準電位として動作する回路に対して、他の出力電圧信号を制御信号として与えることが可能となる。
【００８４】
請求項７に記載の発明によれば、制御部が、電流−電圧変換部からの出力電圧信号の変化に応じて、Ｎｃｈ−ＭＯＳトランジスタの動作を停止させる。よって、出力電圧信号が変化した後に、制御部がＮｃｈ−ＭＯＳトランジスタに流れる電流を停止させることにより、消費電力の削減が図れる。
【００８５】
請求項８に記載の発明によれば、停止信号出力回路が、逆レベルシフト回路の出力電圧信号を受けて、高圧側のスイッチング素子の動作を停止させる。よって、低コストで製造可能で、信頼性に優れたパワー用半導体装置が得られる。
【図面の簡単な説明】
【図１】  実施の形態１に係る逆レベルシフト回路を示す図である。
【図２】  実施の形態１に係る逆レベルシフト回路のより詳細な構成例を示す図である。
【図３】  実施の形態１に係る逆レベルシフト回路のより詳細な構成例を示す図である。
【図４】  実施の形態２に係る逆レベルシフト回路を示す図である。
【図５】  実施の形態３に係る逆レベルシフト回路を示す図である。
【図６】  逆レベルシフト回路を含むパワー用半導体装置を示す図である。
【図７】  従来の逆レベルシフト回路を示す図である。
【符号の説明】
ＮＤ１  Ｎｃｈ−ＤＭＯＳトランジスタ、ＣＶ１  電圧−電流変換回路、ＣＶ２  電流−電圧変換回路、ＣＳ１，ＣＳ２  電流源、ＢＩ  ＤＣ電圧バイアス手段、Ｖ１，Ｖ２  電源、ＩＮ  積分回路、ＦＦ１，ＦＦ２  ＲＳフリップフロップ。
【図１】
0004319362.tif 000002
【図２】
0004319362.tif 000003
【図３】
0004319362.tif 000004
【図４】
0004319362.tif 000005
【図５】
0004319362.tif 000006
【図６】
0004319362.tif 000007
【図７】
0004319362.tif 000008