(57)【特許請求の範囲】
【請求項１】
ｎ型ＧａＡｓ基板上に、第１のｎ型Ｇａx1Ａｌ1-x1Ａｓ層（０＜ｘ１＜１）、第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層（０＜ｘ２＜１）、ｎ型Ｇａx3Ａｌ1-x3Ａｓクラッド層（０＜ｘ３＜１）、発光波長が８５０〜９００ｎｍになるように調整したｐ型Ｇａx4Ａｌ1-x4Ａｓ活性層（０＜ｘ４＜１）、及びｐ型Ｇａx5Ａｌ1-x5Ａｓクラッド層（０＜ｘ５＜１）を液相エピタキシャル法により積層した後に、前記ｎ型ＧａＡｓ基板を除去することからなる半導体発光素子用エピタキシャル基板において、第１のｎ型Ｇａx1Ａｌ1-x1Ａｓ層（０＜ｘ１＜１）、第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層（０＜ｘ２＜１）、ｎ型Ｇａx3Ａｌ1-x3Ａｓクラッド層（０＜ｘ３＜１）のそれぞれのドーパントがＴｅであり、前記第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層の前記第１のｎ型Ｇａx1Ａｌ1-x1Ａｓ層との界面から２μｍ以内の領域における炭素濃度の極大値が１×１０17ｃｍ-3未満であることを特徴とする半導体発光素子用エピタキシャル基板。
【請求項２】
ｎ型Ｇａx3Ａｌ1-x3Ａｓクラッド層とｐ型Ｇａx4Ａｌ1-x4Ａｓ活性層との界面におけるｎ型Ｇａx3Ａｌ1-x3Ａｓクラッド層のＡｌ組成比（１−ｘ３）が、０．１２以上で０．２５以下であることを特徴とする請求項１に記載の半導体発光素子用エピタキシャル基板。
【請求項３】
ｎ型ＧａＡｓ基板上に、第１のｎ型Ｇａx1Ａｌ1-x1Ａｓ層（０＜ｘ１＜１）、第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層（０＜ｘ２＜１）、ｎ型Ｇａx3Ａｌ1-x3Ａｓクラッド層（０＜ｘ３＜１）、発光波長が８５０〜９００ｎｍになるように調整したｐ型Ｇａx4Ａｌ1-x4Ａｓ活性層（０＜ｘ４＜１）、及びｐ型Ｇａx5Ａｌ1-x5Ａｓクラッド層（０＜ｘ５＜１）を液相エピタキシャル法により積層し、その後に前記ｎ型ＧａＡｓ基板を除去することからなる半導体発光素子用エピタキシャル基板の製造方法において、第１のｎ型Ｇａx1Ａｌ1-x1Ａｓ層（０＜ｘ１＜１）、第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層（０＜ｘ２＜１）、ｎ型Ｇａx3Ａｌ1-x3Ａｓクラッド層（０＜ｘ３＜１）のそれぞれのドーパントをＴｅとし、前記第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層（０＜ｘ２＜１）を成長させる際の８５５℃から８５０℃までの降温速度を０．２℃／分以下とし、前記第２のｎ型Ｇａx2Ａｌ1-x2Ａｓ層の前記第１のｎ型Ｇａx1Ａｌ1-x1Ａｓ層との界面から２μｍ以内の領域における炭素濃度の極大値が１×１０17ｃｍ-3未満であることを特徴とする半導体発光素子用エピタキシャル基板の製造方法。
【請求項４】
請求項１又は２に記載の半導体発光素子用エピタキシャル基板を用いて作製した発光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、赤外線を利用した光通信や空間伝送用に使用される高速・高出力赤外発光素子を作製するためのエピタキシャル基板及び、このエピタキシャル基板から作製された赤外発光素子に関する。
【０００２】
【従来の技術】
ＧａxＡｌ1-xＡｓ（０＜ｘ＜１）（以下、混晶比ｘを省略してＧａＡｌＡｓと表示する）系化合物半導体を利用した発光素子（以下ＬＥＤ）は赤外から赤色用の光源として広く用いられている。赤外ＬＥＤは光通信や空間伝送用に使用されているが、伝送するデータの大容量化、伝送距離の長距離化に伴い、高出力・高速の赤外ＬＥＤへの要求が高くなっている。
【０００３】
従来から知られているように、ＧａＡｌＡｓ系ＬＥＤにおいて、シングルへテロ構造よりもダブルヘテロ構造（以下ＤＨ構造）の方が出力が高く、また基板を除去することでさらなる高出力化が図られている。
【０００４】
基板を除去するタイプのエピタキシャル基板（以下ＤＤＨ構造）を作製する際、通常のＤＨ構造、即ちｐ型クラッド層、活性層、ｎ型クラッド層の３層構造のみをエピタキシャル成長して基板除去するとエピタキシャル基板の全厚が薄くなり、素子化工程でのハンドリングが困難になると同時に、このエピタキシャル基板から作製する素子の底面からｐｎ接合までの高さが低くなり、素子を導体に接着するときのペーストが素子側面を這い上がり、ｐｎ接合を短絡するという問題が発生する。これを防ぐために、基板除去後の仕上がりの全厚と素子底面から接合までの距離を稼ぐための第４のエピタキシャル層をＤＨ構造に付加することがＤＤＨ構造では標準的な構成になっている。第４のエピタキシャル層はバンドギャップが活性層よりも広く、活性層の発光光を吸収しないように設計される。
【０００５】
また、液相エピタキシャル法でＧａＡｌＡｓ層を成長する場合、Ａｌ組成が成長方向に向かって減少すること、Ｔｅのような分配係数の温度依存性が大きいドーパントを使用すると成長初期と終期のキャリヤ濃度が大きく異なってしまうことなどの理由から、この第４のエピタキシャル層は２層、あるいはそれ以上の複数層で構成させる方が、エピタキシャル層の設計が容易である。
【０００６】
この第４のエピタキシャル層は、素子の全抵抗を抑えることを考慮すると、ｎ型クラッド層側にｎ型層として付け加えることが有利である。これは、ＧａＡｓ−ＡｌＡｓ系においては正孔よりも電子の方が移動度が１０倍以上高く、キャリヤ濃度とＡｌ組成が同一であればｎ型の方が抵抗が低くなるためである。
【０００７】
ｎ型クラッド層側にｎ型層を付加してｐ型クラッド層をＬＥＤ表面側とする場合、図１に示すようにｎ型ＧａＡｓ基板を使用してｎ型層からエピタキシャル成長を開始する場合と、図２のようにｐ型ＧａＡｓ基板を使用してｐ型クラッド層から成長を開始する場合とが考えられる。
【０００８】
ｐ型ＧａＡｓ基板を使用してｐ型クラッド層から成長を開始する場合、ｎ型基板を使用してｎ型層から成長する場合と比較すると、ｐｎ接合形成温度が高くなる。このため、活性層のドーパントがｎ型クラッド層に拡散し、接合位置が冶金学的界面からｎ型クラッド層内にずれる。このような現象は活性層のドーパントに拡散エネルギーの小さいＺｎを使用する場合に顕著であり、赤色ＬＥＤ用エピタキシャルウエーハでは、むしろこれを利用して出力を向上させている。しかしながら、応答速度の高速化という観点からはこの現象は不利であり、接合界面は冶金学的界面からずれないことが望ましい。このため、活性層のドーパントにＺｎよりも拡散しにくいＭｇやＧｅを使用することが考えられるが、この場合でも高速化のために高濃度にドープされ、接合形成温度が高い場合には、ｐ型基板上にｐ型クラッド層側から成長すると、この拡散現象が抑制されない。
【０００９】
以上の点から、前記のｎ型クラッド層側にｎ型層を付加する構造を作製する場合は、ｎ型基板上にｎ型層から成長する方が有利である。
【００１０】
【発明が解決しようとする課題】
図１に示したように、ｎ型ＧａＡｓ基板上にｎ型層を付加したＤＤＨ構造を作製した場合、前記第１のｎ型ＧａＡｌＡｓ層と第２のｎ型ＧａＡｌＡｓ層の界面にｐ型反転層が発生し、サイリスタ不良が発生するという問題が生じる。また、素子を高速化するために活性層厚を１μｍ未満に設定したとき、発光出力が低下するという問題も発生した。
【００１１】
本発明はこれらの問題を解決し、ｎ型ＧａＡｓ基板上にｎ型層を付加したＤＤＨ構造の高速・高出力でサイリスタ不良が発生しない赤外ＬＥＤを作製するためのエピタキシャル基板及びこのエピタキシャル基板から作製された赤外ＬＥＤを提供することを目的とする
【００１２】
【課題を解決するための手段】
図１の構造において、サイリスタの発生原因について鋭意、研究を進めたところ、第２のｎ型ＧａＡｌＡｓ層の成長開始位置から２μｍ以内の領域において、アクセプタ不純物である炭素の濃度がスパイク状に上昇しており、このスパイクのピーク濃度が１×１０17ｃｍ-3以上になると、サイリスタの発生率が上昇することが明らかになった。
【００１３】
従って、本願の第１の発明は、ｎ型ＧａＡｓ基板上に第１のｎ型ＧａＡｌＡｓ層、第２のｎ型ＧａＡｌＡｓ層、ｎ型ＧａＡｌＡｓクラッド層、発光波長が８５０〜９００ｎｍになるように調整したｐ型ＧａＡｌＡｓ活性層、及びｐ型ＧａＡｌＡｓクラッド層を液相エピタキシャル法により順次積層した後に、前記ｎ型ＧａＡｓ基板を除去することからなる半導体ＬＥＤ用エピタキシャル基板において、前記第２のｎ型層の前記第１のｎ型層との界面から２μｍ以内の炭素濃度の極大値が１×１０17ｃｍ-3未満であることを特徴とする前記半導体ＬＥＤ用エピタキシャル基板を提供することにある。
【００１４】
また、活性層を薄くして応答速度を速くした場合に出力が低下する原因は、ｎ型クラッド層と活性層界面の非発光過程の割合が大きいことが考えられたが、その非発光過程が生じる原因について鋭意、研究を進めたところ、ｎ型クラッド層の活性層との界面部分のＡｌ組成比が０．２５以上である場合に、活性層厚を薄くした場合に出力が低下すること、即ち非発光過程の割合が大きくなることを見出した。また、前記ｎ型クラッド層の活性層との界面部分のＡｌ組成比が０．１２未満になると、活性層厚に拘わらず出力が下がることがわかった。
【００１５】
従って、本願の第２の発明は、前記ｎ型ＧａＡｌＡｓクラッド層とｐ型ＧａＡｌＡｓ活性層との界面における前記ｎ型ＧａＡｌＡｓクラッド層のＡｌ組成比が０．２５未満、かつ０．１２以上であることを特徴とする前記請求項１に記載の半導体ＬＥＤ用エピタキシャル基板を提供することにある。
【００１６】
また、本願の第３の発明は、上記の半導体ＬＥＤ用エピタキシャル基板を用いて作製した発光素子に関する。
【００１７】
【実施例】
以下、実施例に基づいて本願発明を詳細に説明する。
（実施例）図３の治具を用いてエピタキシャル成長を行った。図３において、ｎ型ＧａＡｓ基板１３はウエハーカセット１４に垂直にセットされ、複数のウエハーカセットをホルダー１５にセットする。ホルダー１５は駆動機構（図示しない）により上下方向に移動できる。ルツボ台２２には６つのルツボ１６〜２１がセットされる。ルツボ１７は原料溶解中にｎ型ＧａＡｓ基板１３が熱劣化するのを防ぐための退避用空ルツボである。ルツボ２１は前記第１のｎ型ＧａＡｌＡｓ層、ルツボ２０は前記第２のｎ型ＧａＡｌＡｓ層、ルツボ１９は前記ｎ型ＧａＡｌＡｓクラッド層、ルツボ１８は前記ｐ型ＧａＡｌＡｓ活性層、ルツボ１６は前記ｐ型ＧａＡｌＡｓクラッド層を成長するためのメルトがそれぞれ仕込まれている。各ルツボへの原料の仕込量は表１のとおりである。
【００１８】
【表１】
0004319291.tif 000002
メルトの入っているルツボ（１６、１８〜２１）はルツボ蓋２３をメルト表面に浮かべてある。
【００１９】
ルツボ１６〜２１、及びルツボ蓋２３はグラッシーカーボン製であり、これら以外の治具は通常の黒鉛材を使用している。
【００２０】
実際の成長は以下のようにして行った。図３の治具を石英反応管（図示しない）内にセットし、水素気流中で９２０℃まで加温し原料を溶解した。この間、ホルダー１５は空のルツボ１７内で保持した。続いて雰囲気温度を９００℃まで降温し、ホルダー１５を上昇させてからルツボ台２２を図３の左側に押してルツボ２１をホルダー１５の下にセットした。次に、ホルダー１５を下降してルツボ２１にウエハを浸漬した。続いて雰囲気温度を０．５℃／分の速度で８５５℃まで降温して図１の第１のｎ型ＧａＡｌＡｓ層を成長させた。次に、雰囲気温度を８５５℃に保持した状態でホルダー１５を上昇させてメルトからウエハを分離した。次に、ルツボ台２２を図３の右の方向へ引いて、ホルダー１５の下にルツボ２０をセットした後、ホルダー１５を下降させてルツボ２０内のメルトに浸漬した。次に雰囲気温度を８５５℃から８５０℃までは０．２℃／分、８５０℃から８００℃までは０．５℃／分で降温することにより、図１の第２のｎ型ＧａＡｌＡｓ層を成長させた。次に雰囲気温度を８００℃に保持した状態で、前記と同様の操作でホルダー１５をルツボ１９に浸漬する。次に雰囲気温度を８００℃から７９５℃までは０．２℃／分、７９５℃から７２５℃までは０．５℃／分で降温することにより、図１のｎ型ＧａＡｌＡｓクラッド層を成長させた。続いて７２５℃で１５分温度を保持した後、ホルダー１５を上昇させてルツボ台を移動、ルツボ１８に浸漬する。引き続き、７２３℃まで０．５℃／分で降温し、ホルダーを上昇してメルトから分離する。ルツボ台を移動してホルダーをルツボ１６に浸漬、７２３℃から６７０℃まで０．５℃／分で降温してｐ型ＧａＡｌＡｓクラッド層を成長させた。
【００２１】
以上のようにして成長したエピタキシャル層の層厚、Ａｌ組成、キャリヤ濃度を表２に示す。
【００２２】
【表２】
0004319291.tif 000003
エピタキシャル成長終了後、エピタキシャル基板を取り出し、図１のｐ型ＧａＡｌＡｓクラッド層表面を耐酸シートで保護してアンモニア−過酸化水素系エッチャントでｎ型ＧａＡｓ基板を選択的に除去した。その後、エピタキシャル基板両面に電極を形成し、ダイシングで分離することにより、ｐ型ＧａＡｌＡｓクラッド層が表面側となるようにした３５０μｍ角のＬＥＤを作製した。
【００２３】
（比較例１）実施例と同様じ条件でメルトを調整し、エピタキシャル成長を実施した。このとき、前記第２のｎ型ＧａＡｌＡｓ層を成長させる際の８５５℃から８５０℃までの降温速度を０．１０、０．１５、０．２５、０．３０、０．３５、０．４０、０．４５及び０．５℃／分の８水準とした。
【００２４】
（比較例２）前記ｎ型ＧａＡｌＡｓクラッド層のＡｌ組成を変更するため、表１のルツボ１９の仕込量を数水準かえたものについて、実施例と同様の方法でエピタキシャル成長しＬＥＤを作製した。また、活性層厚を１μｍに変更するために、前記実施例の７２５℃における１５分の保持時間を１０分に短縮したものについても前記Ａｌ組成を変更して実施した。
【００２５】
図４に前記第２のｎ型ＧａＡｌＡｓ層の前記第１のｎ型ＧａＡｌＡｓ層との界面付近の炭素濃度をＳＩＭＳ分析した結果を示す。第２のｎ型ＧａＡｌＡｓエピタキシャル層成長開始部分で、図に示したような炭素濃度のスパイクが発生していることがわかる。
【００２６】
種々の検討を重ねた結果、このスパイクのピーク高さは第２のｎ型層の成長開始部分の成長速度に依存することが明らかになった。
【００２７】
実施例と比較例１の条件で作製したＬＥＤについてサイリスタ検査を実施した。
サイリスタ検査は、エピタキシャル成長したウエーハからＬＥＤを作製し、ＬＥＤ１０万個当たりのサイリスタチップを計数した。
【００２８】
図５に実施例と比較例１で成長したウエーハの前記第２のｎ型層の前記第１のｎ型層との界面付近の炭素濃度スパイクのピーク濃度とサイリスタ発生率の関係を示す。この結果から、サイリスタを抑制するためには、この炭素濃度スパイクのピーク濃度が１×１０17ｃｍ-3未満であればよく、これを実現するためには前記第２のｎ型ＧａＡｌＡｓ層を成長させる際の８５５℃から８５０℃までの降温速度を０．２℃／分以下にすればよいことがわかった。
【００２９】
実施例、及び比較例２の条件で成長したエピタキシャル基板を用いてＬＥＤを作製し、その特性を比較した結果を図６に示す。この結果からｎ型クラッド層と活性層界面のｎクラッド層側のＡｌ組成比が０．２５より大きいと、ＬＥＤ出力の絶対値がこのＡｌ組成比が０．２５の場合よりも小さく、活性層を薄くすると出力はむしろ低下することがわかる。また、このＡｌ組成比が０．１２未満になると、活性層を薄膜化することで出力は上昇するが、絶対値が小さくなることがわかる。
【００３０】
従って、図６に示した出力の目標レベルを達成するためには前記界面のＡｌ組成の最適値は０．１２以上０．２５未満であることが明らかになった。
【００３１】
尚、何れのＡｌ組成水準においても、ＬＥＤの応答速度は活性層が０．４μｍの場合の方が１．０μｍの場合よりも速く、活性層厚が０．４μｍであれば目標値を達成できた。
【００３２】
【発明の効果】
以上のようにして、本発明によればｎ型ＧａＡｓ基板上にｎ型層を付加したＤＤＨ構造の高速・高出力でサイリスタ不良が発生しない赤外ＬＥＤを作製するためのエピタキシャル基板及びこのエピタキシャル基板から作製された赤外ＬＥＤを提供することができる。
【図面の簡単な説明】
【図１】本発明によるエピタキシャル構造の概略図である。
【図２】本発明によるエピタキシャル構造をｐ型ＧａＡｓ基板から成長した例である。
【図３】エピタキシャル成長に用いた治具の概略図である。
【図４】第１のｎ型層と第２のｎ型層界面領域における炭素濃度プロファイルをＳＩＭＳ分析した結果である。
【図５】第２のｎ型ＧａＡｌＡｓ層の第１のｎ型ＧａＡｌＡｓ層との界面に現れる炭素ピーク濃度とサイリスタ発生率の関係を示すものである。
【図６】ｎ型ＧａＡｌＡｓクラッド層のｐ型ＧａＡｌＡｓ活性層界面のＡｌ組成と出力の関係を活性層厚をパラメータとして示したものである。
【符号の説明】
１  ｎ型ＧａＡｓ基板
２  第１のｎ型ＧａＡｌＡｓ層
３  第２のｎ型ＧａＡｌＡｓ層
４  ｎ型ＧａＡｌＡｓクラッド層
５  ｐ型ＧａＡｌＡｓ活性層
６  ｐ型ＧａＡｌＡｓクラッド層
７  ｐ型ＧａＡｓ基板
８  ｐ型ＧａＡｌＡｓクラッド層
９  ｐ型ＧａＡｌＡｓ活性層
１０  ｎ型ＧａＡｌＡｓクラッド層
１１  第２のｎ型ＧａＡｌＡｓ層
１２  第１のｎ型ＧａＡｌＡｓ層
１３  ｎ型ＧａＡｓ基板
１４  ウエハーカセット
１５  ホルダー
１６  るつぼ
１７  退避用空るつぼ
１８  るつぼ
１９  るつぼ
２０  るつぼ
２１  るつぼ
２２  るつぼ台
２３  るつぼ蓋
【図１】
0004319291.tif 000004
【図２】
0004319291.tif 000005
【図３】
0004319291.tif 000006
【図４】
0004319291.tif 000007
【図５】
0004319291.tif 000008
【図６】
0004319291.tif 000009