(57)【特許請求の範囲】
【請求項１】
電源回路の回路パターンのランド表面上にデカップリング用積層セラミックコンデンサが実装される回路形成基板であって、
前記回路パターンのランド表面上に、比抵抗が１×１０−４Ωｃｍ〜１×１０−２Ωｃｍである抵抗被膜が形成され、
前記抵抗被膜と前記積層セラミックコンデンサの端子とが直接接触するようにして、前記抵抗被膜上に前記積層セラミックコンデンサが配置され、
前記抵抗被膜が導電性接着剤からなり、
前記導電性接着剤は、抵抗値の異なる少なくとも２種類の導電性接着剤が組み合わさったものであり、一方の抵抗値の小さい導電性接着剤により電気的接続と機械的接続を持たせ、他方の抵抗値の大きい導電性接着剤により前記回路パターンの表面に垂直方向の抵抗成分を持たせて該導電性接着剤の膜厚で該抵抗値を設定可能にしたことを特徴とする回路形成基板。
【請求項２】
前記抵抗値の小さい導電性接着剤と前記抵抗値の大きい導電性接着剤との抵抗値の比は、少なくとも２／３以下の比の関係にあることを特徴とする請求項１に記載の回路形成基板。
【請求項３】
前記抵抗値の小さい導電性接着剤は、銀または銅をフィラーに使ったものであり、前記抵抗値の大きい導電性接着剤は、少なくともカーボンをフィラーに使ったものであることを特徴とする請求項１に記載の回路形成基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子部品が実装される回路形成基板に関し、特にコンデンサやインダクタ等の電子部品に直列に接続される等価的な抵抗成分が形成された回路形成基板に関する。
【０００２】
【従来の技術】
従来からコンピュータやその他電気機器には動作電圧を得るための電源回路が備えられている。この電源回路は、動作の安定と動作の応答を速くするためのバイパス用のコンデンサ（デカップリングのためのコンデンサ）が複数個並列に接続されて実装されている回路形成基板で実現されている。バイパス用のコンデンサとしては、電源の容量、スイッチング周波数、併用される平滑用コイルなどの回路パラメータに応じて、小容量の積層セラミックコンデンサと、アルミニウムやタンタルなどで作られた大容量の電解コンデンサとが使用されている。
【０００３】
ところで、近年、積層セラミックコンデンサでは、誘電体および内部導体の薄層化や積層化技術の発展に伴い、積層セラミックコンデンサの静電容量が電解コンデンサの静電容量と同じ位になってきており、電解コンデンサを積層セラミックコンデンサに置き換えようとする試みがなされている。しかしながら、電解コンデンサを積層セラミックコンデンサに置き換えた場合、積層セラミックコンデンサの使用周波数帯におけるインピーダンスが小さすぎるため、電源回路の出力電力の波形の乱れが生じることになる。それは、後述する等価直列抵抗（ＥＳＲ）が小さすぎるために、電源回路を構成している例えば三端子レギュレータの入力電圧のステップ状の変動によるものである。
【０００４】
また、電解コンデンサを使用した場合、使用周波数帯におけるインピーダンスは積層セラミックコンデンサのそれよりも大きいが、このインピーダンスが大きいため、発熱が生じやすくなり、また、電源ラインの平滑性も悪くなる傾向にある。
【０００５】
ここで、電源回路における使用周波数とインピーダンスとの関係について説明しておく。負荷側から見た電源側のインピーダンス、即ち複数のコンデンサが形成する並列回路の合成インピーダンスは並列共振現象により、特定の周波数（並列共振周波数）で大きい値となる。この合成インピーダンスが大きい値となる点を反共振点という。この反共振点での合成インピーダンスは、コンデンサの等価直列抵抗（ＥＳＲ）が小さいといっそう大きくなる。
【０００６】
前述したように、近年では積層セラミックコンデンサの静電容量が拡大したことから、等価直列インダクタンス（ＥＳＬ）が小さいこととあいまって、タンタルコンデンサなどの電解コンデンサに代わって積層セラミックコンデンサが使用されるようになってきている。しかし、静電容量の大きな積層セラミックコンデンサでは等価直列抵抗（ＥＳＲ）が小さいため、反共振点でのインピーダンスが大きくなってしまう。
【０００７】
図１は、従来の回路形成基板に実装された例えば平滑回路のコンデンサを含む等価回路図である。図１の回路形成基板Ｂ１上において、コンデンサ１とコンデンサ２は並列接続されおり、コンデンサ１は、静電容量Ｃ１と等価直列抵抗Ｒ１と等価直列インダクタンスＬ１からなり、コンデンサ２は、静電容量Ｃ２と等価直列抵抗Ｒ２と等価直列インダクタンスＬ２からなる。また、回路形成基板Ｂ１上の回路パターンは、等価的にインダクタンスＬと抵抗Ｒなどを有している。なお、Ｓは電源電圧を発生させる電源電圧発生回路を示し、回路形成基板Ｂ１上の平滑回路に電圧を与える。Ｔは電源電圧発生回路Ｓからの電圧が平滑回路を介して与えられる負荷を示す。この図１では電源電圧発生回路Ｓを回路形成基板Ｂ１とは別に設けられているが、電源電圧発生回路Ｓを回路形成基板Ｂ１上に実装しても良い。
【０００８】
図２は、図１に示す平滑回路（コンデンサの並列回路）における周波数とインピーダンスの関係を示す図である。この平滑回路は、図２のラインａで示すように、並列共振周波数（反共振点）Ｆ１のとき、極大点のインピーダンスＺ１が発生することになる。
【０００９】
そこで、このような極大点を有するインピーダンスの発生を抑えるために、コンデンサの等価直列抵抗（ＥＳＲ）を適切な値に設定（調整）することも考えられる。この場合、必要とする等価直列抵抗は組み合わせるコンデンサによって変化するため、全ての組み合わせに適合するように多種類の等価直列抵抗を準備する必要があるが、このような事に対処することは難しく、また不可能に近い。
【００１０】
他方、コンデンサに直列にチップ抵抗を回路形成基板に実装することでも、反共振点での合成インピーダンスを設定（調整）することができる。
【００１１】
図３は、上記回路形成基板に実装された例えば平滑回路のコンデンサとチップ抵抗を含む等価回路図である。図３の回路形成基板Ｂ２上において、コンデンサ１およびチップ抵抗３による直列回路と、コンデンサ２およびチップ抵抗４による直列回路とは並列接続されている。コンデンサ１は、静電容量Ｃ１と等価直列抵抗Ｒ１と等価直列インダクタンスＬ１からなり、コンデンサ２は、静電容量Ｃ２と等価直列抵抗Ｒ２と等価直列インダクタンスＬ２からなる。チップ抵抗３は等価抵抗Ｒ３と等価直列インダクタンスＬ３からなり、チップ抵抗４は等価抵抗Ｒ４と等価直列インダクタンスＬ４からなる。また、回路形成基板Ｂ２上の回路パターンは、等価的にインダクタンスＬと抵抗Ｒなどを有している。なお、Ｓは、電源電圧を発生させる電源電圧発生回路を示し、回路形成基板Ｂ２上の平滑回路に電圧を与える。Ｔは電源電圧発生回路Ｓからの電圧が平滑回路を介して与えられる負荷を示す。この図３では電源電圧発生回路Ｓを回路形成基板Ｂ２とは別に設けられているが、電源電圧発生回路Ｓを回路形成基板Ｂ２上に実装しても良い。
【００１２】
図４は、図３に示す平滑回路における周波数とインピーダンスの関係を示す図である。図３に示す平滑回路のインピーダンスは、周波数の変化に応じてラインｂで示すように変化する。これによれば、ラインａ（図２と同じ）で示すインピーダンスの変化に比べ、ラインｂで示すインピーダンスの変化が緩やかになっていることが分かる。
【００１３】
【発明が解決しようとする課題】
以上説明した従来の回路形成基板の構成から分かるように、大きい静電容量のコンデンサを使用しても、周波数の変化によるインピーダンスの変化が少ない回路を得ることができるが、この場合、コンデンサに直列に抵抗を接続する必要がある。しかしながら、チップ抵抗を回路形成基板に実装する場合、配線の引き回しによりコンデンサに直列に入るインダクタンス成分も上昇するため、デカップリング性能が劣化してしまうという欠点がある。それに、必要な抵抗値も数１０ｍΩから１００ｍΩと微小で、ディスクリートの抵抗部品として入手することも困難である。
【００１４】
また、回路形成基板に抵抗を形成するのに、回路形成基板上の回路の１つとして、薄膜抵抗を形成することがあった。この抵抗膜には、酸化ルテニウム、酸化スズ、窒化タンタルなどの導電性粒子が用いられ、これらは何れもガラスとバインダーを混合してペースト化し、所定の位置および形状に印刷などして基板上に形成し、６００℃以上の高温で基板に焼き付ける方法が採られていた。
【００１５】
しかしながら、この方法は焼き付け温度によって抵抗値が変化しやすく、特に雰囲気制御を必要とする焼き付けのような場合に抵抗値のばらつきが大きくなるという問題点がある。
【００１６】
また、特許第２５７８２６４号で示される先行技術では、外部電極の表面に金属酸化膜を形成し、この金属酸化膜を抵抗として機能させることにより、等価直列抵抗（ＥＳＲ）を大きくしており、その金属酸化膜の膜厚で抵抗値を設定している。このような構成にすると、例えば、数１０ｍΩから１００ｍΩの微小な抵抗値を得ることができる。
【００１７】
しかしながら、このような金属酸化膜を形成する方法では、端子電極の酸化の制御が非常に難しく、酸化の程度が少しでも大きいと、内部電極も酸化されてしまって、コンデンサとしての機能を果たすことができなくなるという問題点がある。
【００１８】
本発明は上記のような従来例の問題点に鑑みてなされたもので、その目的とするところは、大きい静電容量のコンデンサを使用しても、周波数の変化によるインピーダンスの変化が少ない回路を得ることができる回路形成基板を提供することである。
【００１９】
【課題を解決するための手段】
請求項１に係る回路形成基板は、電源回路の回路パターンのランド表面上にデカップリング用積層セラミックコンデンサが実装される回路形成基板であって、前記回路パターンのランド表面上に、比抵抗が１×１０−４Ωｃｍ〜１×１０−２Ωｃｍである抵抗被膜が形成され、前記抵抗被膜と前記積層セラミックコンデンサの端子とが直接接触するようにして、前記抵抗被膜上に前記積層セラミックコンデンサが配置され、前記抵抗被膜が導電性接着剤からなり、前記導電性接着剤は、抵抗値の異なる少なくとも２種類の導電性接着剤が組み合わさったものであり、一方の抵抗値の小さい導電性接着剤により電気的接続と機械的接続を持たせ、他方の抵抗値の大きい導電性接着剤により前記回路パターンの表面に垂直方向の抵抗成分を持たせて該導電性接着剤の膜厚で該抵抗値を設定可能にしたことを特徴としている。
【００２０】
請求項１に係る回路形成基板においては、電源回路の回路パターンのランド表面上に、比抵抗が１×１０−４Ωｃｍ〜１×１０−２Ωｃｍである抵抗被膜が形成され、前記抵抗被膜とデカップリング用積層セラミックコンデンサの端子とが直接接触するようにして、前記抵抗被膜上に前記積層セラミックコンデンサが配置されているので、前記積層セラミックコンデンサにはインダクタンスを増加させることなく抵抗が直列に接続されたことになる。特に、大きい静電容量のコンデンサを使用しても、周波数の変化によるインピーダンスの変化が少ない回路を得られる。したがって、動作が安定し、応答速度の速い電源回路を提供することができる。また、抵抗被膜の比抵抗が１×１０−４Ωｃｍ〜１×１０−２Ωｃｍであるので、積層セラミックコンデンサに直列に接続される抵抗の抵抗値を大きく取ることができ、周波数の変化によるインピーダンスの変化を少なくできる。
【００２２】
また、請求項１に係る回路形成基板においては、回路パターンと積層セラミックコンデンサの端子間が抵抗被膜である導電性接着剤を介して接続されるので、積層セラミックコンデンサにはインダクタンスを増加させることなく直列に抵抗が接続された状態と同じ接続状態となる。従って、大きい静電容量の積層セラミックコンデンサを使用しても、周波数の変化によるインピーダンスの変化が少ない回路を得られる。したがって、動作が安定し、応答速度の速い電源回路を提供することができる。
【００２４】
さらに、請求項１に係る回路形成基板においては、一方の抵抗値の小さい導電性接着剤により電気的接続と機械的接続を持たせることにより、積層セラミックコンデンサが電気的および機械的に接続される。また、他方の抵抗値の大きい導電性接着剤により回路パターンの表面に垂直方向の抵抗成分を持たせて該導電性接着剤の膜厚を調整することにより該抵抗値を変えることができるので、導電性接着剤の抵抗値を積層セラミックコンデンサの種類に応じて自由に設定することができ、したがって、回路の種類に応じて適切に対応でき、汎用性が高まる。
【００２７】
請求項２に係る回路形成基板における抵抗値の小さい導電性接着剤と抵抗値の大きい導電性接着剤との抵抗値の比は、少なくとも２／３以下の比の関係にあることを特徴としている。
【００２８】
請求項２に係る回路形成基板においては、抵抗値の小さい導電性接着剤と抵抗値の大きい導電性接着剤との抵抗値の比は、少なくとも２／３以下の比の関係にあるので、例えばＣＲ部品の変動幅が±２０％であり、抵抗値の小さい導電性接着剤が±２０％変動しても、つまり４０％変動しても、残りの抵抗値の大きい部分６０％が変動しなければ、抵抗値の変動は、±２０％以内に収まる。したがって、抵抗値の比は４０％対６０％で２／３の比になり、回路の動作の安定化を図れる。
【００３１】
請求項３に係る回路形成基板における抵抗値の小さい導電性接着剤は、銀または銅をフィラーに使ったものであり、抵抗値の大きい導電性接着剤は少なくともカーボンをフィラーに使ったものであることを特徴としている。
【００３２】
請求項３に係る回路形成基板においては、銀または銅をフィラーに使った導電性接着剤により抵抗値の小さい抵抗が実現でき、少なくともカーボンをフィラーに使った導電性接着剤により抵抗値の大きい抵抗が実現できる。
【００３５】
【発明の実施の形態】
（第１の実施形態）
図５は、本発明の第１の実施形態に係る回路形成基板の構成を示す断面図である。この第１の実施形態に係る回路形成基板は、絶縁性基板９と、この絶縁性基板９上にプリント印刷された回路パターンのランド７，８と、これらのランド７，８の表面にそれぞれ形成された抵抗被膜５１，５２とを含み構成されている。この回路形成基板において、抵抗を直列に接続したい電子部品、例えばコンデンサ１２が実装される所定の位置のランド５１，５２に、比抵抗の大きい導電性フィラーを混練した導電性樹脂インクをスクリーン印刷により塗布し、乾燥、硬化して抵抗被膜５１，５２を形成する。コンデンサ１２の外部電極１０，１１は抵抗被膜５１，５２に接続されることにより、コンデンサ１２に直列に抵抗が接続された状態と同じになる。なお、抵抗被膜５１，５２は、コンデンサ１２の外部電極１０，１１の実装面側に形成するようにしても良い。
【００３６】
図６は第１の実施形態に係る回路形成基板に実装された例えば平滑回路のコンデンサを含む等価回路図である。図６の回路形成基板Ｂ３上において、コンデンサ１および抵抗被膜５による直列回路と、コンデンサ２および抵抗被膜６による直列回路とは並列接続されている。コンデンサ１は、静電容量Ｃ１と等価直列抵抗Ｒ１と等価直列インダクタンスＬ１からなり、コンデンサ２は、静電容量Ｃ２と等価直列抵抗Ｒ２と等価直列インダクタンスＬ２からなる。抵抗被膜５は等価抵抗Ｒ５からなり、抵抗被膜６は等価抵抗Ｒ６からなる。また、回路形成基板Ｂ３上の回路パターンは、等価的にインダクタンスＬと抵抗Ｒなどを有している。なお、例えば、図６のコンデンサ１は図５のコンデンサ１２を示すとすると、図６の抵抗被膜５は図５の抵抗被膜５１，５２に相当することになる。Ｓは、電源電圧を発生させる電源電圧発生回路を示し、回路形成基板Ｂ３上の平滑回路に電圧を与える。Ｔは電源電圧発生回路Ｓからの電圧が平滑回路を介して与えられる負荷を示す。この図６では電源電圧発生回路Ｓを回路形成基板Ｂ３とは別に設けられているが、電源電圧発生回路Ｓを回路形成基板Ｂ３上に実装しても良い。
【００３７】
図７は、図６に示す平滑回路における周波数とインピーダンスの関係を示す図である。この図７に示す平滑回路のインピーダンスは、周波数の変化に応じてラインｃで示すように変化する。これによれば、従来のラインａやラインｂで示すインピーダンスの変化に比べ、ラインｃで示すインピーダンスの変化が緩やかになっていることが分かる。
【００３８】
このように上記第１の実施形態による回路形成基板によれば、絶縁性基板９上にプリント印刷された回路パターンのランド７，８の表面に抵抗被膜５１，５２を形成し、これらの抵抗被膜５１，５２をコンデンサ１２に直列に接続される抵抗として用いるので、コンデンサ１２にはインダクタンスを増加させることなく抵抗が直列に接続されたことになる。これにより、大きい静電容量のコンデンサを使用しても、周波数の変化によるインピーダンスの変化が少ない回路を得られる。したがって、動作が安定し、応答速度の速い電源回路などを提供することができる。
【００３９】
ここで参考として、上記第１の実施形態において使用したコンデンサの容量（静電容量）とその寄生インピーダンス等の例を図８に示す。図８によれば、通常タイプの積層セラミックコンデンサＣ１は、容量が１０μＦ、等価直列抵抗が５ｍΩ、等価直列インダクタンスが７００ｐＨであり、低インダクタンスタイプの積層セラミックコンデンサＣ２は、容量が１μＦ、等価直列抵抗が７ｍΩ、等価直列インダクタンスが２００ｐＨであることを示している。
【００４０】
また、上記第１の実施形態において使用した導電性インクの比抵抗と塗布厚み等の例を図９に示す。図９によれば、通常タイプの積層セラミックコンデンサＣ１に対しては、導電性インクの比抵抗が３００００μΩｃｍ、ランドの寸法が３．２×０．６ｍｍ、塗布厚みが５０μｍ、付加された抵抗値が１６μΩであり、低インダクタンスタイプの積層セラミックコンデンサＣ２に対しては、導電性インクの比抵抗が３００００μΩｃｍ、ランドの寸法が１．６×１．０ｍｍ、塗布厚みが５０μｍ、付加された抵抗値が１７μΩであることを示している。このように所望の抵抗値（付加された抵抗値）を得るためには、ランドの寸法および導電性樹脂インクの塗布厚みを適切に設定すれば良い。言い換えれば、ランドの寸法および導電性樹脂インクの塗布厚みを変えれば、所望の抵抗値を有する抵抗被膜を得ることができる。
【００４１】
また、フィラーの種類と比抵抗の関係を図１０に示す。図１０によれば、比抵抗は、銀が８０〜１００μΩｃｍ、銅が８０〜１００μΩｃｍ、カーボンが１００００〜１０００００μΩｃｍ、ニッケルが１０００μΩｃｍであることを示す。このように導電性樹脂インクの比抵抗は、フィラーの種類などによって任意の値のものが得られる。
【００４２】
したがって、第１の実施形態によれば、抵抗被膜の厚みは印刷に使用するスクリーンパターンの仕様および印刷条件により、任意の厚みに設定できる。また、コンデンサに付加する抵抗値は、使用する材料の比抵抗と、塗布された厚み、ならびにランドの寸法によって任意の値に設定できるため、使用するコンデンサの組み合わせによって最適な抵抗値を付加することができる。
【００４３】
（第２の実施形態）
図１１は本発明の第２の実施形態に係る回路形成基板の構成を示す断面図である。この第２の実施形態に係る回路形成基板は、絶縁性基板９と、この絶縁性基板９上にプリント印刷された回路パターン１３，１４と、これらの回路パターン１３，１４とコンデンサ（例えば積層セラミックコンデンサ）１２の外部電極１０，１１とを接着する導電性接着剤１５，１６とを含み構成されている。導電性接着剤１５，１６は、従来から知られているスクリーン印刷などで転写処理され、回路パターン１３，１４上に形成され、配置される。そして、回路パターン１３，１４とコンデンサ１２の外部電極１０，１１とは導電性接着剤１５，１６を介して位置合わせされ、この後、導電性接着剤１５，１６に熱が加えられるとともに、回路パターン１３，１４とコンデンサ１２の外部電極１０，１１との間に圧力が加えられることにより、コンデンサ１２の外部電極１０，１１が導電性接着剤１５，１６により絶縁性基板９上に固定される。
【００４４】
なお、この回路形成基板では絶縁性基板を示したが、これに限らず、Ｓｉ半導体基板やＧａＡｓ半導体基板などであっても良い。また、導電性接着剤のフィラーとしては、Ａｇ、Ｃｕ、Ｎｉ、Ｃ（カーボン）のうちの１種類または２種類以上の混合物を用いる。
【００４５】
このように第２の実施形態によれば、回路パターンとコンデンサの外部電極との間に導電性接着剤が配置されることによって、両者が電気的に接続されるとともに、接着固定される。また、導電性接着剤が抵抗成分を有するので、コンデンサに直列に抵抗成分が形成される。また、導電性接着剤のフィラーとしては、Ａｇ、Ｃｕ、Ｎｉ、Ｃのうちの１種類または２種類以上の混合物を用いるので、比抵抗が１〜９×１０ー５Ωｃｍである一般の導電性接着剤に比べ、比抵抗が大きいためコンデンサの等価直列インダクタンス成分が小さくなる。
【００４６】
（第３の実施形態）
図１２は本発明の第３の実施形態に係る回路形成基板の構成を示す断面図である。この第３の実施形態に係る回路形成基板は、絶縁性基板９と、この絶縁性基板９上にプリント印刷された回路パターン１７，１８と、これらの回路パターン１７，１８とコンデンサ（例えば積層セラミックコンデンサ）１２の外部電極１０，１１とを接着する導電性接着剤１９，２０とを含み構成されている。導電性接着剤１９，２０は、回路パターン１７，１８の表面に垂直方向の抵抗成分を持たせ、導電性接着剤１９，２０の膜厚で抵抗値を設定可能にしている。
【００４７】
導電性接着剤１９，２０は、従来から知られているスクリーン印刷などで転写処理され、回路パターン１７，１８上に形成され、配置される。そして、回路パターン１７，１８とコンデンサ１２の外部電極１０，１１とが導電性接着剤１９，２０を介して位置合わせされ、この後、導電性接着剤１９，２０に熱が加えられるとともに、回路パターン１７，１８とコンデンサ１２の外部電極１０，１１との間に圧力が加えられることにより、コンデンサ１２の外部電極１０，１１が導電性接着剤１９，２０により絶縁性基板９上に固定される。
【００４８】
なお、この回路形成基板では絶縁性基板を示したが、これに限らず、Ｓｉ半導体基板やＧａＡｓ半導体基板などであっても良い。また、導電性接着剤のフィラーとしては、Ａｇ、Ｃｕ、Ｎｉ、Ｃのうちの１種類または２種類以上の混合物を用いる。
【００４９】
このように第３の実施形態によれば、回路パターンとコンデンサの外部電極との間に導電性接着剤が配置されることによって、両者が電気的に接続されるとともに、接着固定される。また、導電性接着剤が抵抗成分を有するので、コンデンサに直列に抵抗成分が形成される。また、導電性接着剤のフィラーとしては、Ａｇ、Ｃｕ、Ｎｉ、Ｃのうちの１種類または２種類以上の混合物を用いるので、比抵抗が１〜９×１０ー５Ωｃｍである一般の導電性接着剤に比べ、比抵抗が大きいためコンデンサの等価直列インダクタンス成分が小さくなる。
【００５０】
特に第３の実施形態によれば、回路パターンの表面に垂直方向の抵抗成分を持たせた導電性接着剤の膜厚を調整することにより、抵抗値を変えることができる。また、第２の実施形態のように導電性接着剤が電子部品の側面にないため、抵抗値を調整するための因子が減り、抵抗値を設定することが第２の実施形態に比べ容易になる。このように、導電性接着剤の抵抗値を電子部品の種類に応じて自由に設定することができるので、回路の種類に応じて適切に対応でき、汎用性が高まる。
【００５１】
（第４の実施形態）
図１３は本発明の第４の実施形態に係る回路形成基板の構成を示す断面図である。この第４の実施形態に係る回路形成基板は、絶縁性基板９と、この絶縁性基板９上にプリント印刷された回路パターン２１，２２と、これらの回路パターン２１，２２とコンデンサ（例えば積層セラミックコンデンサ）１２の外部電極１０，１１とを接着する導電性接着剤２３，２４，２５，２６とを含み構成されている。導電性接着剤２３，２４は、銀とカーボンの混合物のフィラーを使って抵抗値を大きくしたものであり、回路パターン２１，２２上に垂直方向の抵抗成分を持たせ、膜厚で抵抗値を設定できるようにしている。導電性接着剤２５，２６は銀のフィラーを使って抵抗値を小さくしたものであり、コンデンサ１１の外部電極１０，１１と導電性接着剤２３，２４との電気的接続および機械的接続を持たせている。
【００５２】
導電性接着剤２３，２４は、例えば１ｍΩ〜１Ωの抵抗になるように、銀とカーボンの混合物のフィラーを使ったものであり、例えば従来から知られているスクリーン印刷などで転写処理され、回路パターン２１，２２上に形成され、配置される。そして、導電性接着剤２３，２４は硬化させ、その膜厚が回路パターン２１，２２上に固定される。次に、この硬化させた導電性接着剤２３，２４の上に、例えば１ｍΩ以下の抵抗になるように、銀のフィラーを使った導電性接着剤２５，２６が設けられ、回路パターン２１，２２上の導電性接着剤２３，２４とコンデンサ１２の外部電極１０，１１とが導電性接着剤２５，２６を介して位置合わせされる。この後、導電性接着剤２５，２６に熱が加えられるとともに、回路パターン２１，２２とコンデンサ１２の外部電極１０，１１との間に圧力が加えられることにより、コンデンサ１２の外部電極１０，１１が導電性接着剤２５，２６により絶縁性基板９上に固定される。
【００５３】
なお、この回路形成基板では絶縁性基板を示したが、これに限らず、Ｓｉ半導体基板やＧａＡｓ半導体基板などであっても良い。また、導電性接着剤のフィラーとしては、Ａｇ、Ｃｕ、Ｎｉ、Ｃのうちの１種類または２種類以上の混合物を用いても良い。
【００５４】
このように第４の実施形態によれば、回路パターンとコンデンサの外部電極との間に導電性接着剤が配置されることによって、両者が電気的に接続されるとともに、接着固定される。また、導電性接着剤が抵抗成分を有するので、コンデンサに直列に抵抗成分が形成される。また、導電性接着剤のフィラーとしては、Ａｇ、Ｃｕ、Ｎｉ、Ｃのうちの１種類を、または２種類以上の混合物を用いるので、比抵抗が１〜９×１０ー５Ωｃｍである一般の導電性接着剤に比べ、比抵抗が大きいため、コンデンサの等価直列インダクタンス成分が小さくなる。
【００５５】
特に第４の実施形態によれば、抵抗値の小さい導電性接着剤により電気的接続と機械的接続を持たせることにより、全体として変動比の少ない安定した等価直列抵抗を得ることができる。また、抵抗値の大きい導電性接着剤を一旦先に硬化させるため、その膜厚の調整が容易となる。また、回路パターンの表面に垂直方向の抵抗成分を持たせたので、その膜厚で抵抗値が設定可能となり、これにより、導電性接着剤の抵抗値を電子部品の種類に応じて自由に設定することができ、したがって、回路の種類に応じて適切に対応でき、汎用性が高まる。
【００５６】
なお、以上に述べた各実施形態では、平滑回路のコンデンサを回路形成基板に実装した場合について説明したが、このような平滑回路に限らず、バイパス回路のコンデンサ、その他、コンデンサを用いた回路に適用できるのは言うまでもない。また、コンデンサに限らず、積層型インダクタなどの電子部品にも適用できる。
【００５７】
【発明の効果】
以上に説明したように本発明によれば、積層セラミックコンデンサに対するインダクタンスの上昇を抑えることができ、これにより、大きい静電容量の積層セラミックコンデンサを使用しても、周波数の変化によるインピーダンスの変化が少ない回路を得られる。したがって、動作が安定し、応答速度の速い電源回路を提供することができる。
【図面の簡単な説明】
【図１】従来の回路形成基板に実装された平滑回路のコンデンサを含む等価回路図である。
【図２】図１に示す平滑回路における周波数とインピーダンスの関係を示す図である。
【図３】従来の回路形成基板に実装された平滑回路のコンデンサとチップ抵抗を含む等価回路図である。
【図４】図３に示す平滑回路における周波数とインピーダンスの関係を示す図である。
【図５】本発明の第１の実施形態に係る回路形成基板の構成を示す断面図である。
【図６】第１の実施形態に係る回路形成基板に実装された平滑回路のコンデンサを含む等価回路図である。
【図７】図６に示す平滑回路における周波数とインピーダンスの関係を示す図である。
【図８】第１の実施形態において使用したコンデンサの容量（静電容量）とその寄生インピーダンス等の例を示す図である。
【図９】第１の実施形態において使用した導電性インクの比抵抗と塗布厚み等の例を示す図である。
【図１０】第１の実施形態などで使用されるフィラーの種類と比抵抗の関係を示す図である。
【図１１】本発明の第２の実施形態に係る回路形成基板の構成を示す断面図である。
【図１２】本発明の第３の実施形態に係る回路形成基板の構成を示す断面図である。
【図１３】本発明の第４の実施形態に係る回路形成基板の構成を示す断面図である。
【符号の説明】
１，２，１２      コンデンサ
５，６、５１，５２      抵抗被膜
７，８      ランド
９      絶縁性基板
１０，１１      コンデンサの外部電極
１３，１４，１７，１８，２１，２２      回路パターン
１５，１６，１９，２０      導電性接着剤
２３，２４      抵抗の大きい導電性接着剤
２５，２６      抵抗の小さい導電性接着剤
Ｃ１，Ｃ２      静電容量
Ｌ１，Ｌ２      等価直列インダクタンス
Ｒ１，Ｒ２      等価直列抵抗
Ｒ５，Ｒ６      等価抵抗
【図１】
0004233776.tif 000002
【図２】
0004233776.tif 000003
【図３】
0004233776.tif 000004
【図４】
0004233776.tif 000005
【図５】
0004233776.tif 000006
【図６】
0004233776.tif 000007
【図７】
0004233776.tif 000008
【図８】
0004233776.tif 000009
【図９】
0004233776.tif 000010
【図１０】
0004233776.tif 000011
【図１１】
0004233776.tif 000012
【図１２】
0004233776.tif 000013
【図１３】
0004233776.tif 000014