(57)【特許請求の範囲】
【請求項１】
ビデオ信号レシーバ内のビデオ信号のＤＣレベルを制御する装置であって、
前記ビデオ信号を増幅して、第１の増幅ビデオ信号を生成する第１の増幅器と、
前記第１の増幅器に結合され、前記第１の増幅ビデオ信号のＤＣレベルを制御する第１の制御信号に応答する第１のＤＣレベル制御回路と、
前記第１の制御信号を供給する制御手段と、
前記第１の増幅ビデオ信号を増幅して、第２の増幅ビデオ信号を生成する第２の増幅器であって、
前記第１の増幅ビデオ信号に応答してバッファされた信号を生成する入力バッファと、
前記バッファされた信号を増幅して第２の増幅ビデオ信号を生成する、前記入力バッファに結合された非反転増幅器と、
前記非反転増幅器に結合され、前記第２の増幅ビデオ信号を前記レシーバ内の他の信号とアライメントするために前記第２の増幅ビデオ信号のＤＣレベルを制御する制御手段により生成される第２の制御信号に応答する第２のＤＣレベル制御回路と
を備えた第２の増幅器と
を備えたことを特徴とする装置。
【請求項２】
前記非反転増幅器は、共通ベース構成で接続されたトランジスタをさらに備えたことを特徴とする請求項１に記載の装置。
【請求項３】
前記トランジスタは、コンデンサを介してグランドに接続したベースを有することを特徴とする請求項２に記載の装置。
【請求項４】
第１の抵抗を介して前記入力バッファに結合したエミッタと、第２の抵抗を介してグランドに結合したコレクタとを有し、前記第１の抵抗の値に対する前記第２の抵抗の値の第１の比により前記非反転増幅器のゲインが確定することを特徴とする請求項２に記載の装置。
【請求項５】
請求項２において、前記トランジスタは、ベースと、前記ベースから電源に結合した第３の抵抗と、前記ベースからグランドに結合した第４の抵抗とを有し、前記第４の抵抗に対する前記第３の抵抗の第２の比は、前記第１の比と等しいことを特徴とする請求項２に記載の装置。
【請求項６】
前記第２のＤＣレベル制御回路は、前記非反転増幅器に結合され、前記第２の増幅器を通過する電流を制御する第２の制御信号に応答する電流源を備えたことを特徴とする請求項１に記載の装置。
【請求項７】
前記第１の増幅器は、ＩＦ集積回路（１０６）内に備えられ、前記第１の増幅信号は、前記ＩＦ集積回路の出力信号であり、前記第２の増幅器（１２０）は、ＩＦ集積回路の外部にあり、前記第２の増幅器内に備えられた前記非反転増幅器（Ｑ２０４）および前記第２のＤＣレベル制御回路（Ｑ２０８）は、前記ＩＦ集積回路を下流の回路と整合させるために前記第２の増幅信号のＤＣレベルおよび信号極性を制御する第２の制御信号に応答して動作することを特徴とする請求項１に記載の装置。
【発明の詳細な説明】
【０００１】
本出願は１９９８年９月３０日出願の米国仮出願第６０／１０２４２９号の利益を主張するものであり、ここに米国仮出願第６０／１０２４２９号を記載して明細書の一部とする。
【０００２】
（開示の背景）
１．発明の属する技術分野
本発明は、ＴＶ（television）レシーバに関し、より詳細には、ＴＶレシーバのビデオ増幅器に関する。
【０００３】
（発明の背景）
現代のＴＶレシーバでは、マイクロプロセッサによりＩ２Ｃバスインタフェースを介してコマンドおよび制御情報を供給し、種々の制御機能を供給する。このＩ２Ｃバスは、チューナと、ＩＦと、ステレオデコーダとを備えたモジュール（ＩＦ集積回路）に結合されている。このマイクロプロセッサは、最高のピクチャおよび音声性能を得るため、Ｉ２Ｃバスインタフェースを介して８つ以上のアライメント機能および各種スイッチ機能を制御できる。これらの機能により、種々の信号特性、例えば、ビデオ出力およびＤＣレベルと、ＲＦ  ＡＧＣ遅延閾値等がファクトリアライメント（factory alignment）される。このような電子的にアライメントする目的は、小売店のショールームにあるＴＶレシーバの画質にばらつきがないようにするためであり、複数のチューナまたは複数の補助入力を備えたＴＶの入力の画質にばらつきがないようにするためであり、レシーバ回路のダイナミックレンジ内に信号レベルを保持するためである。
米国特許第４，４４２，４５８号には、ＣＲＴ（cathode ray tube）を駆動する増幅器が開示されている。この装置には第１増幅器が含まれており、この第１増幅器はビデオ信号を受信するための入力端子と出力端子がこのＣＲＴの制御グリッドに接続されている。第２増幅器はこのＣＲＴのカソード電流に応答し、第１増幅器の出力と合成され出力が生成される。第１増幅器は対応する従来の増幅器に比べて帯域幅が広く、ダイナミックレンジが狭くなっている。第２増幅器は第１増幅器の出力信号に比べてダイナミックレンジが広くなっている。第１増幅器と第２増幅器の出力が合成されて、ダイナミックレンジが加減され、制御グリッドに供給される出力信号のダイナミックレンジが所望の範囲に維持され、帯域幅が広くできる。
米国特許第４，７０６，１０８号には、ＴＶモニタのカラーゲインと、色相と、ホワイトバランスとを制御する自動システムが開示されている。このシステムは信号プロセッサと、カラーＣＲＴと、基準信号メモリと、信号制御回路とが含まれている。この信号制御回路は信号プロセッサと基準信号メモリに接続されている。この信号制御回路はメモリからの標準ＴＶ信号と基準信号に基づいて信号プロセッサの動作を調整する。
ＥＰ  ０  ３５９  ４９３  Ａには、ミラー差動ゲイン信号を表示する、差動ゲインのダブル表示モードが開示されている。差動ゲイン信号の対極のうちの１つの極を登録して互いに重なり合うようにするため、マイクロプロセッサで制御された変数は、差動ゲイン信号に加算される。その後、このマイクロプロセッサで制御された変数は、差動ゲイン信号の対極が互いに重なり合うように、調整される。ついで、変数値の差をゲイン差動値の割合に変換し、表示目盛りがなくても英数字で表示できるようにする。
米国特許第５，３１１，２９５号には、トランスコードシリアルデジタルビデオ信号のＲＧＢ表示が開示されている。この表示は、シリアルデジタルビデオ信号をパラレルデジタルビデオ信号に変換し、デジタルルミナンスコンポーネント信号と２つのデジタル差コンポーネント信号をパラレルデジタルビデオ信号から分離することにより生成される。その後、デジタルルミナンス信号および色差コンポーネント信号は、アナログ符号化色コンポーネント信号に変換される。その後、アナログ符号化色コンポーネント信号は、ＲＧＢコンポーネント信号にトランスコードし、ＲＧＢコンポーネント信号を波形表示デバイスにルーチングする。
【０００４】
現技術では取り扱われていない電子信号アライメント制御の一側面として、ＩＦ集積回路で生成されるビデオ信号のＤＣレベルを制御する機能がある。このような信号アライメント機能によると、ＩＦ集積回路と下流の回路とが整合され、ＩＦ集積回路をより多くのＴＶレシーバで使用できるようにすることが可能である。
【０００５】
したがって、ＴＶレシーバ技術において、ビデオ信号のＤＣレベルをシステムマイクロプロセッサで制御できる経済的解決方法が必要である。
【０００６】
（発明の概要）
本発明は、ビデオ信号のＤＣレベルを制御することにより、レシーバ内で信号のアライメントを電子的に行うためのＴＶレシーバにおける方法と装置である。ＴＶレシーバはチューナと、ＩＦと、ステレオデコーダとを有するＩＦ  ＩＣ（integrated circuit）を備えている。本発明では、ＤＡＣ（digital-to-analog converter）ＩＣを使用して、ＩＦ  ＩＣの出力に結合されたビデオ増幅器によって生成されるＤＣレベルを制御する。本発明の一実施形態において、システムマイクロプロセッサはＩ２Ｃバスを介してビデオ増幅器を制御するＤＡＣに接続されている。ビデオ増幅器は増幅されたビデオ信号にＤＣレベルを供給するＤＣビデオレベル回路を備える。さらに、ビデオ増幅器は非反転増幅器であり、ＩＦ  ＩＣの出力は下流の回路と極性の整合性がとられる。
【０００７】
（詳細な説明）
図１はＴＶレシーバの一部１００であって、信号処理モジュール１０６と、モジュール１０６の動作をサポートする本発明のコンポーネントを備えるもののブロック図である。モジュール１０６はベースバンドビデオ信号を生成するためにＴＶ信号に対し信号処理を行うＩＦ  ＩＣとして知られているものである。ベースバンドビデオ信号は、本発明により、ビデオ増幅器１２０によって増幅される。特に、ビデオ増幅器１２０は、ビデオ信号の電子的アライメントを行うためにシステムマイクロプロセッサ１５８により出力ビデオ信号のＤＣレベルを制御できるようにするＤＣレベルシフト回路を内蔵する。
【０００８】
より詳細には、たとえば、信号処理モジュール１０６はＳａｎｙｏ社製のモデルＬＡ７５７７Ｎ  ＩＦ  ＩＣである。モジュール１０６は音声（ＳＩＦ）と画像（ＰＩＦ）の両方のＩＦ回路を備える。モジュール１０６のオーディオ回路部分１５４は、ＳＩＦ増幅器１４６およびＳＩＦ  ＡＧＣ  １４８と、ダウンコンバータ１４７（ミキサ）と、制限増幅器１５０と、ＦＭ検出器１５２とを備えている。オーディオ回路１５４をサポートするのは４．５ＭＨｚバンドパスフィルタ１０８である。オーディオ回路１５４はＴＶレシーバモジュール１０６の一部であり、本発明の一部をなす。
【０００９】
モジュール１０６のビデオ部分１５６は、ＰＩＦ増幅器１３４と、ビデオ検出器１３２と、位相検出器１３０と、電圧制御発振器１４０と、内部ビデオ増幅器１３８と、等化増幅器１４４と、ナイキスト勾配キャンセラ（Nyquist slope canceller）１４２と、ＡＰＣスイッチ１２８と、ロック（lock）検出器１２４と、ＩＦ  ＡＧＣ回路１２６およびＲＦ  ＡＧＣ増幅器１２２とを備えている。モジュール１０６のビデオ部分１５６は、モジュール１０６の出力にあるＰＩＦ  ＳＡＷフィルタ１０２と、ＰＬＬ（phase lock loop）フィルタ１０４と、ＰＩＦ  ＡＧＣフィルタ１１８と、外部ビデオ増幅器１２０と、音声トラップ１１０およびビデオレベル回路１１２とである。ＩＦビデオ入力は、ビデオ信号をフィルタリングするＰＩＦ  ＳＡＷフィルタ１０２に接続してある。ＳＡＷフィルタリングビデオはＩＦ増幅器１３４で増幅され、ビデオ検出器１３２を使用してベースバンドにダウンコンバートされる。ビデオ検出器１３２はＶＣＯ（voltage controlled oscillator）１４０によって駆動される。ベースバンドビデオは内部ビデオ増幅器１３８によって増幅される。増幅された信号は音声トラップ１１０によってフィルタリングされ、ビデオレベル制御回路１１２の入力に供給される。ビデオレベル回路の動作はＩＦ  ＡＧＣ  １２６に影響を及ぼし、さらに、ＰＩＦ増幅器１３４のゲインに影響を及ぼし、ビデオ信号増幅度に影響を及ぼす。ビデオレベル制御回路１１２の出力は等化増幅器１４４に供給され、ビデオ信号の増幅度を制御する。等化増幅器１４４の出力は、さらに、ビデオ増幅器１２０によって増幅され、ビデオ出力信号となる。ＰＩＦ  ＡＧＣフィルタの出力は、ＡＰＣスイッチ１２８を駆動するロック検出器１２４に接続されている。ＰＬＬフィルタの動作モード、すなわち、フィルタを広帯域モード（信号取得時に使用する）にするか、狭帯域モード（ＰＬＬロック後に使用する）にするかが、ＡＰＣスイッチ１２８により選択される。システムマイクロプロセッサ１５８はデジタル制御信号を複数のＤＡＣ  １１４（例えば、Philips社製のTDA8444のような単一ＩＣパッケージでは８個のＤＡＣ）に結合し、その後、ＩＦモジュール１０６の種々の動作を制御し、特に、レベル回路１１２と、ＰＩＦミュート１１６と、ビデオ増幅器１２０とを制御する。
【００１０】
ＩＦ  ＡＧＣループ内のビデオレベル回路とＩＦ増幅器のゲインが同期チップ（sync-tip）レベルを検出することにより設定される。したがって、レベル回路１１２によって実行されたときに、ビデオ信号のＤＣレベルが変化すると、同期チップレベルとＩＦ  ＡＧＣループゲインが変化する。そこで、レベル回路１１２でＤＣレベルを変化させてビデオ信号のゲインを制御する。レベル回路１１２とＰＩＦミュートの詳細は、本出願と同時出願のＰＣＴ特許出願第＿号（整理番号第８９２０３号）に掲載されており、ここに番号を付して明細書の一部とする。
【００１１】
図１に示す特定の相互接続は、LA7577Nモジュール１０６内の相互接続を表す。次に詳細に説明するが、ビデオ増幅器１２０の発明用途が他の多くのビデオ処理アプリケーションにおいて使用可能なことは、当業者にとって当然のことである。
【００１２】
図２は本発明による非反転ビデオ増幅器１２０の概略図である。ビデオ入力信号は、図１のＬＡ７５７７のようなＩＦ  ＩＣの出力ピン２１に出力される。ビデオ増幅器１２０はＩＦ  ＩＣのビデオ出力端子に接続された外部ビデオ増幅器として採用されている。この増幅器はビデオ信号を増幅するとともに、増幅されたビデオ信号のＤＣレベルをシフトする。
【００１３】
このビデオ信号は、トランジスタＱ２０２（入力バッファ）に信号を結合する抵抗Ｒ２１０に供給される。トランジスタＱ２０６はビデオ増幅器１２０の出力バッファを構成している。抵抗Ｒ２１４と、コンデンサＣ２２８と、コンデンサＣ２２４は、電源電圧のフィルタリングに使用される。抵抗Ｒ２２０および抵抗Ｒ２２２は、トランジスタＱ２０４のベースを最大ビデオ入力信号レベルよりも高い一定電圧に設定する。共通ベース増幅器２４４（トランジスタ２０４と、抵抗２１６と、抵抗Ｒ２１２と、抵抗Ｒ２１８と、抵抗Ｒ２２０と、抵抗Ｒ２２２と、コンデンサＣ２２６とが含まれる）の増幅器電圧ゲインは、Ｒ２１８／Ｒ２１２の比に等しい。ビデオ出力信号のＤＣレベルは、トランジスタＱ２０８の定電流源で電流を盗むことにより調整される抵抗Ｒ２１８を通るＤＣ電流によって決まる。ＤＡＣ  １１４からの制御電圧は抵抗Ｒ２４２とＲ２４０、コンデンサＣ２３８とＣ２３６によって減衰され、フィルタリングされる。フィルタリングされた制御信号は、トランジスタＱ２０８および抵抗Ｒ２３４とＲ２３２を備えた電流源２４６を介して、増幅器２４４に結合されている。
【００１４】
動作中、ＤＡＣ出力電圧が上昇すると、トランジスタＱ２０８のコレクタ電流が増加するが、Ｒ２１８を通るＤＣ電流は減少し、ビデオ出力ＤＣレベルは低下する。ＤＡＣ出力電圧への応答の際のビデオ増幅器の出力ＤＣ電圧の関係３００を図３に示すが、水平軸３０２は制御電圧（ＤＡＣ値）で、垂直軸３０４は同期チップレベル電圧レベル（ビデオＤＣレベル）である。
【００１５】
例として、ビデオ入力同期チップレベル生成拡散（production spread）は、３．０１〜４．１５ＶＤＣであるが、ビデオ出力要件は２．５±０．５ＶＤＣである。ＤＣレベル調整は、ビデオ出力同期チップレベルが２．５±０．１ＶＤＣに設定されるように設計されている。望ましい増幅器ゲインは１．６５であったが、このゲインは、Ｒ２１８とＲ２２２をそれぞれ３３００Ωおよび２０００Ωに設定することにより得られた。
【００１６】
Ｒ２２０／Ｒ２２２の比は、電源のリップル除去が最適化されるように、Ｒ２２２／Ｒ２１２の比に設定される。この２つの比が等しい場合、出力は電源電圧の比較的小さな変動の影響を受けない。これは、Ｒ２１４、Ｃ２２４、およびＣ２２８で形成されるローパスフィルタが非常に低い周波数ではほとんど影響をしないため重要である。出力バッファＱ２０６はＰＮＰトランジスタとして示してあるが、ＮＰＮトランジスタも使用可能である。最後に、Ｃ２２６を使用して、ノイズフィルタリングおよび／またはＱ２０４接合容量の補正を行って、回路のビデオ帯域幅を改善できる。
【００１７】
本発明は、システムマイクロプロセッサを使用してシステムのＩ２Ｃバスを介して信号アライメント動作を制御するＴＶレシーバ信号アライメントを簡単にする回路を提示する。回路には、制御ＤＣレベルを持つ非反転ビデオ増幅器が含まれる。したがって、本発明の回路では、ファクトリアライメント時の追加信号アライメント機能を備え、また、ＴＶレシーバシステムの既存マイクロプロセッサおよびＩ２Ｃバスを介してテストすることができる。ビデオ増幅器では、増幅とレベルシフトの後もＩＦ  ＩＣモジュールの出力がある極性のビデオ信号を予期する下流回路と互換性を保つような非反転方式で増幅する。
【００１８】
本発明の教示を組み込んでいる各種の実施形態を提示し、詳細に説明したが、当業者であればこれらの教示をそのまま組み込んだ他の数多くの実施形態のバリエーションを容易に考案できるであろう。
【図面の簡単な説明】
本発明の教示は、添付図面とともに次の詳細な説明を考察することにより容易に理解できる。
【図１】  本発明により配列されているＴＶレシーバの一部の図である。
【図２】  ＤＣレベル制御機能を持つ非反転ビデオ増幅器の概略図である。
【図３】  ビデオ出力同期チップＤＣレベルと図２のビデオ増幅器から出力されるＤＡＣのレジスタ値とを対比したグラフである。
理解しやすくするため、同一の参照番号をできる限り使用して、図に共通の同一要素を指定した。
【図１】
0004335458.tif 000002
【図２】
0004335458.tif 000003
【図３】
0004335458.tif 000004