(57)【特許請求の範囲】
【請求項１】
ＲＦ信号の入力端子、入力側バイアス阻止用キャパシタ、互いに逆極性のダイオード対、出力側バイアス阻止用キャパシタ、およびＲＦ信号の出力端子が順次直列接続された信号路と、
前記入力側バイアス阻止用キャパシタと前記ダイオード対との間の信号路と前記バイアス端子との間に抵抗が設けられたバイアス回路と、
前記バイアス端子と前記抵抗との間のバイアス回路に一端が接続され他端が接地されたＲＦ短絡用キャパシタと、
前記ダイオード対と前記出力側バイアス阻止用キャパシタとの間の信号路に一端が接続され他端が接地されたＤＣフィード用インダクタと
を備えたリニアライザ。
【請求項２】
請求項１に記載のリニアライザにおいて、
前記ダイオード対と並列に抵抗とキャパシタのいずれか少なくとも一方を接続した
ことを特徴とするリニアライザ。
【請求項３】
請求項１に記載のリニアライザにおいて、
前記ダイオード対のいずれか少なくとも一方のダイオード側に当該ダイオードと直列に抵抗もしくはインダクタを設けた
ことを特徴とするリニアライザ。
【請求項４】
請求項２に記載のリニアライザにおいて、
前記ダイオード対のいずれか少なくとも一方のダイオード側に当該ダイオードと直列に抵抗もしくはインダクタを設けた
ことを特徴とするリニアライザ。
【請求項５】
請求項４に記載のリニアライザにおいて、
前記ダイオード対と前記ＤＣフィード用インダクタとの間の信号路、もしくは前記ＤＣフィード用インダクタと前記出力側バイアス阻止用キャパシタとの間の信号路に、抵抗、インダクタ、もしくはキャパシタからなる位相特性調整用回路を設けた
ことを特徴とするリニアライザ。
【請求項６】
請求項１から５のいずれか１項に記載のリニアライザにおいて、
前記入力端子と前記出力端子の少なくともいずれか一方に、アテネータ、アイソレータもしくは増幅器を設けた
ことを特徴とするリニアライザ。
【請求項７】
請求項６に記載のリニアライザにおいて、
前記アテネータを抵抗で構成した
ことを特徴とするリニアライザ。
【請求項８】
請求項７に記載のリニアライザにおいて、
前記ダイオード対を、複数個直列接続したダイオードの直列接続体の対で構成した
ことを特徴とするリニアライザ。
【請求項９】
請求項７に記載のリニアライザにおいて、
前記ダイオード対を、複数個並列に並べた
ことを特徴とするリニアライザ。
【請求項１０】
請求項１から９のいずれか１項に記載のリニアライザにおいて、
リニアライザの温度を検出する温度センサと、
前記温度センサによる検出温度、リニアライザの入力信号、出力信号に応じて前記ダイオード対に加えるバイアス電圧を制御するバイアス制御回路と
を備えたことを特徴とするリニアライザ。
【請求項１１】
請求項１から１０のいずれか１項に記載のリニアライザを、シングルエンド増幅器またはプッシュプル増幅器の前段または後段に接続した
ことを特徴とするリニアライザ。
【請求項１２】
請求項１から１０のいずれか１項に記載のリニアライザを、フィードフォワード増幅器を構成する増幅器に前置または後置した
ことを特徴とするリニアライザ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、衛星通信用増幅器、移動体通信用増幅器、及び地上マイクロ波通信用増幅器に適用され、振幅非線形性及び位相非線形性を補償する低歪増幅器用のリニアライザに関するものである。
【背景技術】
【０００２】
図２３は、第１の従来例に係るリニアライザを示す回路図である（例えば、特許文献１参照）。図２３に示す第１の従来例に係るリニアライザは、無線周波数帯の信号（ＲＦ信号）を入力する入力端子１、入力側バイアス阻止用キャパシタ４、ダイオード８、出力側バイアス阻止用キャパシタ５、および無線周波数帯の信号を出力する出力端子２が順次直列接続された信号路と、入力側バイアス阻止用キャパシタ４及びダイオード８間の信号路とバイアス端子３との間に第１の抵抗７が接続されたバイアス回路と、バイアス端子３及び第１の抵抗７間のバイアス回路に一端が接続され他端が接地されたＲＦ短絡用キャパシタ６と、ダイオード８及び出力側バイアス阻止用キャパシタ５間の信号路に一端が接続され他端が接地されたバイアス短絡用インダクタ１１と、ダイオード８に並列接続された第２の抵抗９および第１のキャパシタ１０からなる直列回路とを備えている。【０００３】
このリニアライザは、アナログ・プレディストーション型のリニアライザの一例である。このようなリニアライザは、増幅器の前段もしくは後段に直列に接続することにより、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器の歪補償を行うものである。このリニアライザは、バイアス電圧、抵抗９ならびにキャパシタ１０の値を変化させることで、入力電力に対する利得特性（ＡＭ−ＡＭ特性）と入力電力に対する位相特性（ＡＭ−ＰＭ特性）を調整できる。【０００４】
また、図２４は、第２の従来例に係るリニアライザを示す回路図である（例えば、特許文献２参照）。図２４において、図２３と同一部分は同一符号を付してその説明は省略する。図２４に示す第２の従来例に係るリニアライザは、２つのダイオード８、１２がＲＦ信号に対しては互いに逆極性で並列に使用され、直流バイアスはダイオードの順極性に直列に接続している。また、この２つのダイオード８、１２に抵抗２１、２２が並列に設けられており、バイアスは抵抗１９、２０を介して行われている。【０００５】
このようなリニアライザは、増幅器の前段もしくは後段に直列に接続することにより、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器の歪補償を行うものである。抵抗２１、２２の値を変化させることにより、入力電力に対する利得特性（ＡＭ−ＡＭ特性）と入力電力に対する位相特性（ＡＭ−ＰＭ特性）を微調整できる。【０００６】
図２５は、第３の従来例に係るリニアライザを示す回路図である（例えば、特許文献３参照）。図２５において、図２３と同一部分は同一符号を付してその説明は省略する。図２５に示す第３の従来例に係るリニアライザにおいて、２つのダイオード２３、２４は互いに逆極性に並列に設けられたダイオード対で、ＲＦ信号に対して一方は接地されている。また、抵抗３１、３２が、分圧器として用いられている。【０００７】
図２６は、第４の従来例に係るハーモニックミキサを示す回路図である（例えば、特許文献４参照）。図２６に示す第４の従来例に係るハーモニックミキサにおいて、ＩＦ入力端子３０とＩＦ入力端子２９との間の経路には、ローパスフィルタ２８とＤＣカット２７が設けられ、ローパスフィルタ２８とＤＣカット２７殿の接続点とグランドとの間には、互いに逆極性に並列接続された２つのダイオード２３、２４と、ローカル信号に対してλ/４波長である線路２５が設けられている。２６はローカル信号に対してλ/４波長である線路であり、３１はローカル信号入力端子を示す。【０００８】
【特許文献１】特開２００２−７６７８４号公報（図１）
【特許文献２】実開昭６１−６８５１７号公報（第１図）
【特許文献３】実開平５−０２３６１２号公報（図１）
【特許文献４】特開平９−１３０２３６号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した第１の従来例では、図２３のリニアライザのバイアス電圧、抵抗９ならびにキャパシタ１０の値を変化させることで、入力電力に対する利得特性（ＡＭ−ＡＭ特性）と入力電力に対する位相特性（ＡＭ−ＰＭ特性）を調整していた。【００１０】
しかしながら、図２７のような利得特性を持つ増幅器に図２３に示す構成のリニアライザを適用すると、高入力領域においてリニアライザと増幅器の利得特性が減少になるため、線形利得から２ｄＢ利得が下がる点としての規定利得圧縮点（例えばＰ2dB:２ｄＢ利得圧縮点）での出力電力が下がるという問題があった。【００１１】
この原理を、図面を参照して説明する。
第１の従来例に係るリニアライザを図２７のような増幅器の利得特性に用いる場合、図２７に示す利得特性において利得が増加している部分を平坦にするためにリニアライザが用いられる。増幅器の利得を平坦にするためには、リニアライザの利得特性を増幅器の利得特性の逆特性にする必要がある。第１の従来例に係るリニアライザでは、ダイオード８に印加する電圧と抵抗９とキャパシタ１０の値を調整することで増幅器の利得特性の逆特性を得ていた。そのときのリニアライザの特性は図２８である。【００１２】
利得特性が図２７のような増幅器に利得特性が図２８のようなリニアライザを適用すると、利得特性は図２９になる。このときの規定利得圧縮点を図２９の四角で表している。もとの増幅器の利得特性（実線）よりリニアライザ適用後の利得特性が規定利得圧縮点の入力レベルが低くなっていることが分かる。つまり、増幅器の入出力特性を示す図３０において、規定利得圧縮点の出力レベルがもとの増幅器の特性より低くなる。前記リニアライザ付き増幅器を例えばフィードフォワード増幅器に適用した場合、規定利得圧縮点が下がるために、より出力が大きな増幅器を用いなければならず、電力効率や回路面積が大きくなるという問題があった。【００１３】
また、図２４に示す第２の従来例では、ＲＦ電力に対して２つのダイオード対８，１２は逆極性になるが、直流バイアスに対して順方向バイアスになる。そのため、ＲＦ電力が大きくなると、抵抗１９の電圧降下によりダイオード８の信号に対する内部抵抗値が増加する。そのため、リニアライザの利得特性は入力電力に対して減少する。また、並列の抵抗２１、２２でその減少量を調整できるものの、高入力領域においてリニアライザと増幅器の利得特性が減少になるため、規定利得圧縮点での出力電力が下がるという問題があった。【００１４】
また、図２５に示す第３の従来例では、２つの抵抗３１，３２が分圧回路として働いており、この分圧回路を介してダイオード対２３，２４が接続されている。第３の従来例に係るリニアライザを用いることにより、入力信号が小さいとき、ダイオードに印加される電圧がダイオードの順電圧に比べて低いので、入力信号はそのまま出力される。逆に入力信号が大きいときには、ダイオードに印加される電圧が高くなり、信号波形がクリップされる。そのため、入力信号の大きさが大きくなるほど、出力信号は入力信号に比べて小さくなる。つまり、利得特性が信号の大きさに対して減少になっている。よって、抵抗で利得の減少量を調整できるものの、高入力領域においてリニアライザと増幅器の利得特性が減少になるため、規定利得圧縮点での出力電力が下がるという問題があった。【００１５】
さらに、第４の従来例では、ミキサの一部として２つのダイオード２３，２４を用いているのでバイアスは印加しない。２つのダイオード２３，２４はダイオードの整流作用を用いてローカル信号の２倍波を打ち消すためにある。したがって、ダイオード２３，２４はリニアライザとして動作させていない。【００１６】
この発明は上述した従来例に係る課題を解決するためになされたもので、利得性を、利得が減少した後に増加する谷特性にすることができるリニアライザを提供することを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係るリニアライザは、ＲＦ信号の入力端子、入力側バイアス阻止用キャパシタ、互いに逆極性のダイオード対、出力側バイアス阻止用キャパシタ、およびＲＦ信号の出力端子が順次直列接続された信号路と、前記入力側バイアス阻止用キャパシタと前記ダイオード対との間の信号路と前記バイアス端子との間に抵抗が設けられたバイアス回路と、前記バイアス端子と前記抵抗との間のバイアス回路に一端が接続され他端が接地されたＲＦ短絡用キャパシタと、前記ダイオード対と前記出力側バイアス阻止用キャパシタとの間の信号路に一端が接続され他端が接地されたＤＣフィード用インダクタとを備えたものである。
【発明の効果】
【００１８】
この発明によれば、バイアス端子から印加するバイアス電圧により通過利得または通過位相の特性を調整することにより、利得を利得が減少した後に増加する谷特性にすることができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１に係るリニアライザの回路図、
【図２】この発明の実施の形態１に係るリニアライザの利得特性および位相特性を示す特性図、
【図３】この発明のリニアライザの利得特性図、
【図４】図２７に示す利得特性を持つ増幅器に図３に示す利得特性を持つリニアライザを適用した場合の利得特性図、
【図５】図３に示す利得特性を持つリニアライザの適用後の増幅器の入出力特性図、
【図６】この発明の実施の形態２に係るリニアライザの回路図、
【図７】図２に示す実施の形態１に係るリニアライザの利得特性および位相特性と比較して示す実施の形態２に係るリニアライザの利得特性および位相特性を示す特性図、
【図８】この発明の実施の形態３に係るリニアライザの回路図、
【図９】図２に示す実施の形態１に係るリニアライザの利得特性および位相特性と比較して示す実施の形態３に係るリニアライザの利得特性および位相特性を示す特性図、
【図１０】この発明の実施の形態４に係るリニアライザの回路図、
【図１１】図７に示す実施の形態２に係るリニアライザの利得特性および位相特性と比較して示す実施の形態４に係るリニアライザの利得特性および位相特性を示す特性図、
【図１２】この発明の実施の形態５に係るリニアライザの回路図、
【図１３】図１１に示す実施の形態４に係るリニアライザの利得特性および位相特性と比較して示す実施の形態５に係るリニアライザの利得特性および位相特性を示す特性図、
【図１４】この発明の実施の形態６に係るリニアライザの回路図、
【図１５】この発明の実施の形態７に係るリニアライザの回路図、
【図１６】この発明の実施の形態８に係るリニアライザの回路図、
【図１７】図１１に示す実施の形態４に係るリニアライザの利得特性および位相特性と比較して示す実施の形態８に係るリニアライザの利得特性および位相特性を示す特性図、
【図１８】この発明の実施の形態８に係るリニアライザの回路図、
【図１９】図１１に示す実施の形態４に係るリニアライザの利得特性および位相特性と比較して示す実施の形態９に係るリニアライザの利得特性および位相特性を示す特性図、
【図２０】この発明の実施の形態１０に係るリニアライザの回路図、
【図２１】この発明の実施の形態１１に係るリニアライザの回路図、
【図２２】この発明の実施の形態１２に係るリニアライザの回路図、
【図２３】第１の従来例に係るリニアライザを示す回路図、
【図２４】第２の従来例に係るリニアライザを示す回路図、
【図２５】第３の従来例に係るリニアライザを示す回路図、
【図２６】第４の従来例に係るリニアライザを示す回路図、
【図２７】通常の増幅器が持つ利得特性図、
【図２８】従来のリニアライザの利得特性図、
【図２９】図２７に示す利得特性を持つ増幅器に図２８の利得特性を持つリニアライザを適用した場合の利得特性図、
【図３０】図２８の利得特性を持つリニアライザの適用後の増幅器の入出力特性図である。
【発明を実施するための最良の形態】
【００２０】
実施の形態１．
以下、この発明の実施の形態について図面を参照して説明する。
図１は、この発明の実施の形態１に係るリニアライザの回路図であり、図２は、この発明の実施の形態１に係るリニアライザの信号電力Ｐｉｎに対する利得特性（Ｇａｉｎ）および位相特性（Ｐｈａｓｅ）を示す特性図である。【００２１】
図１に示すリニアライザは、ＲＦ信号の入力端子１、入力側バイアス阻止用キャパシタ４、互いに逆極性のダイオード対８，１２、出力側バイアス阻止用キャパシタ５、およびＲＦ信号の出力端子２が順次直列接続された信号路と、入力側バイアス阻止用キャパシタ４とダイオード対８，１２との間の信号路とバイアス端子３との間に抵抗７が設けられたバイアス回路と、バイアス端子３と抵抗７間のバイアス回路に一端が接続され他端が接地されたＲＦ短絡用キャパシタ６と、ダイオード対８，１２と出力側バイアス阻止用キャパシタ５との間の信号路に一端が接続され他端が接地されたＤＣフィード用インダクタ１１とを備え、バイアス端子３から印加するバイアス電圧により通過利得もしくは通過位相の特性が調整されるようになっている。【００２２】
図１に示す回路において、バイアス端子３から正のバイアスを印加すると、抵抗７を介してダイオード８には順方向バイアスが加えられ、ダイオード１２には逆方向バイアスが加えられる。ＲＦ信号の入力端子１から信号電力Ｐｉｎが入力すると、ダイオード８によって信号波形はクリップされ、直流電流が発生する。この直流電流により、抵抗７において電圧降下が発生し、ダイオード８に加えられるバイアス電圧が低下することで、ダイオード８の信号に対する内部抵抗値が増加する。【００２３】
さらに、信号電力Ｐｉｎを増加させると、ダイオード１２によってもクリップされ、ダイオード８の直流電流と逆方向の直流電流が発生する。つまり、信号電流をダイオード１２で検波し、ある一定の電力以上になるとダイオード８の直流電流が抑圧され、ダイオード８の内部抵抗が減少する。よって、利得Ｇａｉｎは減少するが、ある一定の電力以上になると増加し始め、図２及び図３に示すように、利得特性は、信号電力Ｐｉｎに対して減少した後、増加する谷特性になる。【００２４】
このようなリニアライザは、図２７のようにＡＢ級アンプに見られるような飽和前に利得の盛り上がりがある増幅器の歪を補償するのに特に有効である。その原理は、リニアライザの利得特性を、図３のように利得が減少し、その後に増加する特性を持つことにより、線形利得（利得が一定なところ）より利得が下がる電力が適用前後で落ちにくいことにある。したがって、リニアライザ適用後の入出力特性は、第１の従来例のリニアライザ適用後の規定圧縮点に比べて高くなる（図５、図３０参照）。【００２５】
さらに、第１の従来例に係るリニアライザで利得の盛り上がりのある利得特性がある増幅器の歪を補償する場合、図３０のように補償後と補償前の規定の利得圧縮点を下げてしまうが、この発明に係るリニアライザを用いると、図５の歪補償後の入出力特性のように規定の利得圧縮点を下げることなく、利得の線形性を改善することができる。規定の利得圧縮点を下げない利点は、特にフィードフォワード増幅器にこの発明を用いたときにある。フィードフォワード増幅器では、規定利得圧縮点が下がると、歪を改善する最大の電力点も下がるからである。【００２６】
実施の形態２．
図６は、この発明の実施の形態２に係るリニアライザの回路図である。
図６に示す実施の形態２に係るリニアライザは、図１に示す実施の形態１に係るリニアライザの構成に対し、ダイオード対８，１２と並列に抵抗１３とキャパシタ１４の直列接続体を接続している。その他の構成は図１と同様である。なお、図６では、ダイオード対８，１２と並列に抵抗１３とキャパシタ１４の直列接続体を接続しているが、抵抗１３とキャパシタ１４のいずれか一方を接続しても良い。【００２７】
また、図７は、図２に示す実施の形態１に係るリニアライザの利得特性および位相特性と比較して示す実施の形態２に係るリニアライザの利得特性および位相特性を示す特性図である。【００２８】
この実施の形態２によれば、実施の形態１の構成に対して、さらに抵抗１３とキャパシタ１４を設けることにより、図７に示すように利得特性と位相特性をさらに調整することができる。【００２９】
実施の形態３．
図８は、この発明の実施の形態３に係るリニアライザの回路図である。
図８に示す実施の形態３に係るリニアライザは、図１に示す実施の形態１に係るリニアライザの構成に対し、ダイオード対８，１２のいずれか一方のダイオード、例えば逆極性のダイオード１２に、抵抗１５を直列接続してその接続体をダイオード８と並列接続している。その他の構成は図１と同様である。なお、抵抗１５と逆極性のダイオード１２の接続順序は逆でも良く、また、抵抗１５の代わりに、インダクタを設けても良い。【００３０】
また、図９は、図２に示す実施の形態１に係るリニアライザの利得特性および位相特性と比較して示す実施の形態３に係るリニアライザの利得特性および位相特性を示す特性図である。【００３１】
この実施の形態３によれば、抵抗１５は利得特性の増加の傾きを調整でき、抵抗１５によりダイオード１２でクリップされて発生した電流を抑える働きを持ち、図９に示すように利得の谷特性の増加量を抑えることができる。【００３２】
実施の形態４．
図１０は、この発明の実施の形態４に係るリニアライザの回路図である。
図１０に示す実施の形態４に係るリニアライザは、図６に示す実施の形態２に係るリニアライザの構成に対し、ダイオード対８，１２のいずれか一方のダイオード、例えば逆極性のダイオード１２に、抵抗１５を直列接続してその接続体をダイオード８と並列接続している。その他の構成は図６と同様である。なお、抵抗１５と逆極性のダイオード１２の接続順序は逆でも良く、また、抵抗１５の代わりに、インダクタを設けても良い。【００３３】
また、図１１は、図７に示す実施の形態２に係るリニアライザの利得特性および位相特性と比較して示す実施の形態４に係るリニアライザの利得特性および位相特性を示す特性図である。【００３４】
この実施の形態４によれば、抵抗１５を設けることで、利得の減少量と増加量を調整するとともに位相特性も調整することができる。【００３５】
実施の形態５．
図１２は、この発明の実施の形態５に係るリニアライザの回路図である。
図１２に示す実施の形態５に係るリニアライザは、図１０に示す実施の形態４に係るリニアライザの構成に対し、ＤＣフィード用インダクタ１１とバイアス阻止用キャパシタ５との間の信号路に、インダクタとキャパシタからなる位相特性を調整するための回路を設けたものである。その他の構成は図１０と同様である。なお、位相特性を調整するための回路は、インダクタとキャパシタの他に、抵抗、インダクタ、キャパシタからなる回路であっても良い。また、この回路を、ダイオード対８，１２とＤＣフィード用インダクタ１１との間の信号路に設けても良い。【００３６】
また、図１３は、図１１に示す実施の形態４に係るリニアライザの利得特性および位相特性と比較して示す実施の形態５に係るリニアライザの利得特性および位相特性を示す特性図である。【００３７】
この実施の形態５によれば、位相特性を調整するための回路を設けることで、図１３に示すように位相特性を調整することができる。【００３８】
実施の形態６．
図１４は、この発明の実施の形態６に係るリニアライザの回路図である。図１４に示す実施の形態６においては、実施の形態１−４と同様なリニアライザ１６の信号入出力端子に、アイソレータ、増幅器もしくはアテネータ１７、１８が設けられている。なお、このアイソレータ、増幅器もしくはアテネータは、リニアライザ１６の信号入力端子または出力端子のいずれかであっても良い。【００３９】
この構成にすることで、外部インピーダンスの影響を小さくすることができる。また、リニアライザ１６の信号入出力端子に増幅器を設けることにより、リニアライザの挿入損失を増幅器で補うことができる。【００４０】
実施の形態７.
図１５は、この発明の実施の形態７に係るリニアライザの回路図である。
図１５に示す実施の形態７に係るリニアライザは、図１４に示す実施の形態６に係るリニアライザ１６の信号入出力端子に設けられるアテネータ１７、１８を抵抗Ｒ１，Ｒ２の組み合わせで構成し、出力側バイアス阻止用キャパシタ５とアテネータ１７を入れ替え、ＤＣフィード用インダクタ１１をアテネータ１７で代用している。【００４１】
この構成にすることで、インダクタ１１とアテネータを共用することができ、小型化が図れる。また、抵抗で構成されたアテネータはリニアライザから見た外部インピーダンスの変化を軽減させ、広い範囲で周波数特性を軽減することができる。【００４２】
実施の形態８.
図１６は、この発明の実施の形態８に係るリニアライザの回路図である。
図１６に示す実施の形態８に係るリニアライザは、図１５に示す実施の形態７に係るリニアライザのダイオード対８，１２を、複数個直列接続したダイオード直列接続体の対で構成したものである。他の構成は図１５と同様である。【００４３】
また、図１７は、図１１に示す実施の形態４に係るリニアライザの利得特性および位相特性と比較して示す実施の形態８に係るリニアライザの利得特性および位相特性を示す特性図である。【００４４】
この構成にすることで、利得特性と位相特性の調整が可能になる。
また、ダイオードと直列または並列に抵抗、インダクタ、キャパシタを設けても適用される。【００４５】
実施の形態９.
図１８は、この発明の実施の形態９に係るリニアライザの回路図である。
図１８に示す実施の形態９に係るリニアライザは、図１５に示す実施の形態７に係るリニアライザのダイオード対８，１２を、複数個並列に設けたものである。他の構成は図１５と同様である。【００４６】
また、図１９は、図１１に示す実施の形態４に係るリニアライザの利得特性および位相特性と比較して示す実施の形態９に係るリニアライザの利得特性および位相特性を示す特性図である。【００４７】
この構成にすることで、利得特性と位相特性の調整が可能になる。
また、ダイオードと並列または直列に抵抗、インダクタ、キャパシタを設けても適用される。
さらに、実施の形態８のように直列に複数個ダイオードを設けていても適用される。【００４８】
実施の形態１０.
図２０は、この発明の実施の形態１０に係るリニアライザの回路図である。
図２０に示す実施の形態１０に係るリニアライザは、実施の形態１−９のリニアライザ２０に対し、リニアライザの温度、例えば主要な熱発生源となるダイオード対の温度を検出する温度センサ２１と、温度センサ２１から送られてきた温度、リニアライザ２０の入力信号、出力信号に応じてバイアス端子３から印加する電圧を制御するバイアス制御回路２２とを備えている。【００４９】
この構成にすることで、温度、入力信号、出力信号に対して利得特性と位相特性の調整が可能になる。【００５０】
実施の形態１１.
図２１は、この発明の実施の形態１１に係るリニアライザの回路図である。
図２１に示す実施の形態１１に係るリニアライザは、実施の形態１−１０のリニアライザ２４を、シングルエンド増幅器またはプッシュプル増幅器２３の前段に接続したものである。なお、リニアライザ２４を、シングルエンド増幅器またはプッシュプル増幅器２３の後段に接続しても良い。【００５１】
この構成にすることで、シングルエンド増幅器またはプッシュプル増幅器を高効率且つ低歪動作させることができる。【００５２】
実施の形態１２.
図２２は、この発明の実施の形態１２に係るリニアライザの回路図である。
図２２に示す実施の形態１２に係るリニアライザは、実施の形態１−１０のリニアライザ２４を、フィードフォワード増幅器２５を構成する主増幅器２６と誤差増幅器２７に前置したものである。なお、である。２５,２６はそれぞれ主増幅器と誤差増幅器である。なお、リニアライザ２４を、フィードフォワード増幅器２５を構成する主増幅器２６と誤差増幅器２７に後置しても良い。【００５３】
この構成にすることで、フィードフォワード増幅器２５に用いている増幅器２６，２７の歪特性が向上し、歪特性を一層改善することができる。
【図１】
0004319681.tif 000002
【図２】
0004319681.tif 000003
【図３】
0004319681.tif 000004
【図４】
0004319681.tif 000005
【図５】
0004319681.tif 000006
【図６】
0004319681.tif 000007
【図７】
0004319681.tif 000008
【図８】
0004319681.tif 000009
【図９】
0004319681.tif 000010
【図１０】
0004319681.tif 000011
【図１１】
0004319681.tif 000012
【図１２】
0004319681.tif 000013
【図１３】
0004319681.tif 000014
【図１４】
0004319681.tif 000015
【図１５】
0004319681.tif 000016
【図１６】
0004319681.tif 000017
【図１７】
0004319681.tif 000018
【図１８】
0004319681.tif 000019
【図１９】
0004319681.tif 000020
【図２０】
0004319681.tif 000021
【図２１】
0004319681.tif 000022
【図２２】
0004319681.tif 000023
【図２３】
0004319681.tif 000024
【図２４】
0004319681.tif 000025
【図２５】
0004319681.tif 000026
【図２６】
0004319681.tif 000027
【図２７】
0004319681.tif 000028
【図２８】
0004319681.tif 000029
【図２９】
0004319681.tif 000030
【図３０】
0004319681.tif 000031