(57)【特許請求の範囲】
【請求項１】
サイクルマスタノードをサイクルスレーブノードに同期させる方法であって、
前記サイクルスレーブノード内の論理回路を用いて、前記サイクルスレーブノードによる同期情報の受信後経過した期間に応じてタイマオフセット値を決定するステップと、
前記タイマオフセット値を前記サイクルマスタノードに送るステップと、
前記サイクルマスタノード内の論理回路を用いて、サイクルマスタノードのサイクルタイマの値を前記タイマオフセット値に基づいて調整するステップと、
を含むサイクルマスタノードをサイクルスレーブノードに同期させる方法。
【請求項２】
前記同期情報は、サイクルタイマのリセット信号を含む請求項１記載の方法。
【請求項３】
前記サイクルスレーブノードが、更に、１サイクル中に初期値から最終値までカウントするサイクルタイマを含み、
前記サイクルタイマのリセット信号が前記サイクルスレーブノードのサイクルタイマの１サイクルの多数倍の規定のレートで発生する請求項２記載の方法。
【請求項４】
前記サイクルスレーブノードが、更に、タイマオフセットレジスタを含み、
前記サイクルマスタノードが、更に、タイマ調整レジスタを含み、
前記サイクルスレーブノード内の論理回路を用いてタイマオフセット値を決定するステップは、
前記サイクルタイマのリセット信号を検出するサブステップ、
前記サイクルスレーブノードのサイクルタイマの値を読み出すサブステップと、
前記サイクルスレーブノードのサイクルタイマから読み出した値から前記タイマオフセット値を取り出すサブステップと、
前記タイマオフセット値を前記タイマオフセットレジスタにロードするサブステップと、
を含む請求項３記載の方法。
【請求項５】
前記タイマオフセット値をサイクルマスタノードに送るステップは、
前記タイマオフセットレジスタから前記タイマオフセット値を読み出すサブステップと、
前記タイマオフセット値を非同期データ転送プロトコルを用いて前記サイクルマスタノードに送るサブステップと、
を含む請求項４記載の方法。
【請求項６】
前記サイクルマスタノード内の論理回路を用いてサイクルマスタノードのサイクルタイマの値を調整するステップは、
前記サイクルスレーブノードから受信された前記タイマオフセット値を前記タイマ調整レジスタにロードするサブステップと、
前記サイクルマスタノードのサイクルタイマの値を読み出すサブステップと、
前記サイクルマスタノードのサイクルタイマから読み出した値から前記タイマオフセット値を減算して調整されたサイクルタイマ値を発生するサブステップと、
前記調整されたサイクルタイマ値から調整された最終サイクルタイマ値を取り出すサブステップと、
前記調整された最終サイクルタイマ値を前記サイクルマスタノードのサイクルタイマにロードするサブステップと、
を含む請求項４記載の方法。
【請求項７】
前記サイクルスレーブノードのサイクルタイマから読み出された値からタイマオフセット値を取り出すサブステップは、
前記サイクルタイマのリセット信号が検出された第１の時間と前記サイクルスレーブノードのサイクルタイマの値が読み出された第２の時間との間に経過したクロックサイクルの数を計算するサブステップと、
上記の計算サブステップの結果を前記サイクルスレーブノードのサイクルタイマから読み出された値から減算して前記タイマオフセット値を形成するサブステップと、
を含む請求項４記載の方法。
【請求項８】
前記調整された最終サイクルタイマ値を取り出すサブステップは、
前記サイクルマスタノードのサイクルタイマの値が読み出される第１の時間から出発して前記調整された最終サイクルタイマ値が前記サイクルマスタノードのサイクルタイマにロードされる第２の時間で終わる所要の全処理を実行するのに要するクロックサイクルの数を計算するサブステップ、
上記の計算サブステップの結果を前記調整されたサイクルタイマ値に加算し、該加算の結果を前記調整された最終サイクルタイマ値とするサブステップと、
を含む請求項６記載の方法。
【請求項９】
前記サイクルマスタノード及び前記サイクルスレーブノードを第１ネットワークの一部分とし、
前記同期情報は第１ネットワークに対し外部の第２ネットワークにより供給する請求項１記載の方法。
【請求項１０】
前記サイクルマスタノード及び前記サイクルスレーブノードを第１サブネットワークの一部分とし、
前記同期情報は第１サブネットワークに対し外部の第２サブネットワークにより供給する請求項１記載の方法。
【請求項１１】
前記サイクルマスタノード及び前記サイクルスレーブノードを複数の追加のサイクルスレーブノードも含む第1サブネットワークの一部とし、
前記サイクルタイマのリセット信号を第1サブネットワークに対し外部の第２サブネットワークにより同期式に供給する請求項３記載の方法。
【請求項１２】
前記サイクルマスタノードのサイクルタイマの値を第１サブネットワーク内の全てのサイクルスレーブノードに定期的に分配し、第１サブネットワーク内の全てのサイクルスレーブノードをサイクルタイマのリセット信号に同期させるステップを更に含む請求項１１記載の方法。
【請求項１３】
前記サイクルマスタノード及び前記サイクルスレーブノードを複数の追加のサイクルスレーブノードも含む第1ネットワークの一部とし、
前記サイクルタイマのリセット信号を第1ネットワークに対し外部の第２ネットワークにより同期式に供給する請求項３記載の方法。
【請求項１４】
前記サイクルマスタノードのサイクルタイマの値を第１ネットワーク内の全てのサイクルスレーブノードに定期的に分配し、第１ネットワーク内の全てのサイクルスレーブノードをサイクルタイマのリセット信号に同期させるステップを更に含む請求項１１記載の方法。
【請求項１５】
サイクルスレーブノードのサイクルタイマ及びサイクルスレーブノード論理回路を含むサイクルスレーブノードと、
サイクルマスタノードのサイクルタイマ及びサイクルマスタノード論理回路を含むサイクルマスタノードを含み、
前記サイクルスレーブノード論理回路が同期情報に応答してタイマオフセット値を決定し、これを前記サイクルマスタノードに送信し、且つ
前記サイクルマスタノード論理回路がそのサイクルマスタノードのサイクルタイマの値を前記タイマオフセット値に基づいて調整するシステム。
【発明の詳細な説明】
発明の背景
本発明は、一般に、１以上のネットワーク又はサブネットワーク内のサイクルマスタノードとサイクルスレーブノードを同期させる技術に関するものであり、特に、外部ネットワーク又は外部サブネットワークからサイクルスレーブノードに供給される同期情報を用いてサイクルマスタノードをサイクルスレーブノードに同期させる技術に関するものである。
慣例のネットワークでは、種々の構成素子（例えばコンピュータ、消費者電子機器、オフィスオートメイション機器、等）がローカルバス（代表的には直列バス、例えばＩＥＥＥ１３９４スタンダードにより規定されている直列バス（一般に「ＩＥＥＥ１３９４」バスという））により相互接続されている。ローカルバスにより相互接続された各構成素子をローカルバス上の「ノード」という。代表的には、ローカルバス上のノードの一つが共通のサイクルクロックを発生し（一般にこのノードを「ローカルサイクルマスタ」という）、ローカルバス上の他の全てのノード（一般に「サイクルスレーブノード」という）に分配する。一般に、サイクルスレーブノードの各々はローカルサイクルマスタにより同期して更新されるサイクルタイマを有している。
複数の個々のネットワーク（各ネットワークは独自のローカルバスを有する）からなるネットワークもある。全ネットワーク内のこれらの個々のネットワークは一般に「サブネットワーク」という。サブネットワークは１以上の「ブリッジ」によりリンク又は相互接続される。
ネットワークワイドサイクルクロック（「サイクル」）同期を用いるネットワークもある。ネットワークをサブネットワークに分割する場合には、ネットワークワイドクロック同期を得るために各サブネットワークのローカルサイクルマスタをネットワークワイド（「グローバル」）サイクルマスタに同期させる必要がある。このようなネットワークでは、各ローカルサイクルマスタをネットワーク内の１以上のブリッジに位置させる。代表的には各ローカルサイクルマスタは「ブリッジ入口」内に配置される。
例えば、２つのサブネットワークのうちの第１サブネットワークのローカルバスに接続された第１ブリッジ入口と、２つのサブネットワークのうちの第２サブネットワークのローカルバスに接続された第２ブリッジ入口とを有するブリッジにより相互接続された２つのサブネットワークを有する既知のネットワークでは、第１サブネットワークに対するローカルサイクルマスタが第１のブリッジ入口内に配置され、第２サブネットワークに対するローカルサイクルマスタが第２のブリッジ入口内に配置される。ネットワークワイドクロック同期はクロック同期情報をローカルサイクルマスタの間（即ち第１及び第２のブリッジ入口の間）で転送することにより達成される。しかし、ローカルサイクルマスタをブリッジ内に位置させることが常に望ましいとは限らず、また常にできるわけでもない。従って、ブリッジ内に位置しない非ブリッジノードをローカルサイクルマスタにしても、ネットワーク内の１以上のブリッジを経てネットワークワイド同期を達成することができる技術が要求されている。もっとおおざっぱに言うと、この技術分野で現在要求されているのは、１以上のサブネットワークを含むネットワーク内のサイクルマスタノードをサイクルスレーブノードのうちの１つに同期させるメカニズムである。本発明はこの要求を満たすものである。
発明の要旨
本発明の第１の特徴はサイクルマスタノードをサイクルスレーブノードに同期させる方法を提供することにあり、本発明の方法は、
サイクルスレーブノード内の論理回路を用いて、該サイクルスレーブノードが同期情報を受信するのに応答してタイマオフセット値を決定するステップと、
前記タイマオフセット値をサイクルマスタノードに送るステップと、
サイクルマスタノード内の論理回路を用いて、サイクルマスタノードサイクルタイマの値を前記タイマオフセット値に基づいて調整するステップと、
を含むことを特徴とする。
同期情報は、サイクルスレーブノードサイクルタイマの１サイクルの多数倍の規定のレートで発生するサイクルリセット信号とするのが好ましい。後述する実施例では、サイクルスレーブノードは更にタイマオフセットレジスタを含み、サイクルマスタノードは更にタイマ調整レジスタを含む。
サイクルスレーブノード内の論理回路を用いてタイマオフセット値を決定する前記ステップは、
サイクルリセット信号を検出するサブステップと、
サイクルスレーブノードサイクルタイマの値を読み出すサブステップと、
サイクルスレーブノードサイクルタイマから読み出した値からタイマオフセット値を取り出すサブステップと、
タイマオフセット値をタイマオフセットレジスタにロードするサブステップと、
を含むのが好ましい。
タイマオフセット値をサイクルマスタノードに送る前記ステップは、
タイマオフセットレジスタからタイマオフセット値を読み出すサブステップと、
該タイマオフセット値を非同期データ転送プロトコルを用いてサイクルマスタノードに送るサブステップと、
を含むのが好ましい。
サイクルマスタノード内の論理回路を用いてサイクルマスタノードサイクルタイマの値を調整する前記ステップは、
サイクルスレーブノードから受信されたタイマオフセット値をタイマ調整レジスタにロードするサブステップと、
サイクルマスタノードサイクルタイマの値を読み出すサブステップと、
サイクルマスタノードサイクルタイマから読み出した値からタイマオフセット値を減算して調整されたサイクルタイマ値を発生するサブステップと、
調整されたサイクルタイマ値から調整された最終サイクルタイマ値を取り出すサブステップと、
調整された最終サイクルタイマ値をサイクルマスタノードのサイクルタイマにロードするサブステップと、
を含むのが好ましい。
サイクルスレーブノードサイクルタイマから読み出した値からタイマオフセット値を取り出す前記サブステップは、
サイクルリセット信号が検出された第１の時間とサイクルスレーブノードサイクルタイマから値が読み出された第２の時間との間に経過したクロックサイクルの数を計算するサブステップと、
上記の計算ステップの結果をサイクルスレーブノードサイクルタイマから読み出された値から減算するサブステップと、
を含むのが好ましい。
調整された最終サイクルタイマ値を取り出すサブステップは、
サイクルマスタノードサイクルタイマから値が読み出される第１の時間から出発して調整された最終サイクルタイマ値がサイクルマスタノードサイクルタイマにロードされる第２の時間で終わる所要の全処理を実行するのに要するクロックサイクルの数を計算するサブステップ、
上記の計算サブステップの結果を調整されたサイクルタイマ値に加算し、この加算の結果を調整された最終サイクルタイマ値とするサブステップと、
を含むのが好ましい。
後述する実施例では、上記のサイクルマスタノード及び上記のサイクルスレーブノードを第１ネットワーク又はサブネットワークの一部分とし、同期情報は第１ネットワーク又はサブネットワークに対し外部の第２ネットワーク又はサブネットワークにより供給する。
本発明の同期方法は、サイクルマスタノードサイクルタイマの値を第１ネットワーク又はサブネットワーク内の全てのサイクルスレーブノードに定期的に分配して、第１ネットワーク又はサブネットワーク内の全てのサイクルスレーブノードをサイクルリセット信号に同期させるステップを更に含むものとするのが好ましい。
本発明の他の特徴は本発明の同期方法を実施するシステムを提供することにある。本発明は、更に、
第１ローカルバスに接続された複数の第１ノードを含む第１サブネットワークと、
第２ローカルバスに接続された複数の第２ノードを含む第２サブネットワークと、
第１及び第２サブネットワークを相互接続するブリッジとを含み、
前記ブリッジが、
第１ローカルバスに結合された第１ブリッジ入口、
第２ローカルバスに結合された第２ブリッジ入口、及び
だ第１及び第２ブリッジ入口を相互接続する相互接続系を含み、
前記複数の第１ノードの内の、第１サブネットワークのローカルサイクルマスタとして作用する選択した１つのノードが非ブリッジノードであるとともに、前記複数の第２ノードの内の、第２サブネットワークのローカルサイクルマスタとして作用する選択した１つのノードが非ブリッジノードであることを特徴とするネットワークを提供するものである。
後述する実施例では、第１及び第２ブリッジ入口の各々が本発明に従って構成されたサイクルスレーブノードを含み、第１及び第２サブネットワークに対するローカルサイクルマスタの各々が本発明に従って構成されたサイクルマスタノードを具えるものとする。
【図面の簡単な説明】
本発明のこれらの及び他の特徴、目的及び利点は図面を参照して以下の詳細な説明を読めば、一層明確に理解される。図面において、
図１は本発明の好適実施例の方法を実施するシステムのブロック図であり、
図２は本発明の代表例に従って構成されたネットワークのブロック図であり、
図３は本発明の他の代表例に従って構成されたネットワークのブロック図である。
発明の詳細な説明
図１につき説明すると、図１には以下に記載する本発明の方法を実施するシステムのブロック図が示されている。特に、サイクルスレーブノード２０及びサイクルマスタノード２２が示されている。サイクルスレーブノード２０はマイクロコントローラ２４、タイマオフセットレジスタ２６及びサイクルクロックサブシステム２７を含み、サイクルクロックサブシステム２７は規定のクロックレートで発振する水晶２８によりクロックされるサイクルタイマ３０を含む。サイクルマスタノード２２はマイクロコントローラ３２、タイマ調整レジスタ３４及びサイクルクロックサブシステム３５を含み、サイクルクロックサブシステム３５は規定のクロックレートで発振する水晶３６によりクロックされるサイクルタイマ３８を含む。サイクルタイマ３０及び３８の各々は、現タイマ値（即ち現カウント）が表わす現サイクルの一部分を示す分数値を蓄積する１つのフィールド及びサイクルタイマが通過したサイクルの総（通過/累積）数を示す総サイクルカウントを蓄積する別のフィールドを含む個別のレジスタ又はデータフィールドを含むのが好ましい。
慣例のネットワークと同様に、サイクルマスタノード２２はそのサイクルタイマ値をネットワーク又はその一部のサブネットワーク内の全ての他のノード（即ち全てのサイクルスレーブノード）に定期的に分配して、ネットワーク又はサブネットワーク内の全てのサイクルスレーブノード内のサイクルタイマ（サイクルスレーブノード２０内のサイクルタイマ３０を含む）の各々をサイクルマスタノード２２内のサイクルタイマ３８に同期させる。
しかし、本発明では、ネットワーク又はサブネットワーク内のサイクルスレーブノードのうちの図１にサイクルスレーブノード２０として示す１つのノードは外部ネットワーク又はサブネットワークからリセットライン４０を経て同期タイマリセット信号を受信する。このリセット信号は１サイクルの多数倍が好ましい規定のレートで定期的に発生される。
ここで、「サイクル」は、サイクルタイマが初期値からその最終値までカウントするのに要する期間を意味し、このときタイマレジスタが循環し、その初期値に戻る。例えば、サイクルタイマをモジュロＮ−カウンタとして実現する場合には、「サイクル」はこのカウンタがその初期値（Ａ）から（Ａ）＋Ｎ−１までカウントしその初期値（Ａ）に戻る前までの期間である。
本発明では、サイクルスレーブノード２０のマイクロコントローラ２４を次のステップ含む制御アルゴリズムを実行するようプログラムする。即ち、
（１）外部同期サイクルリセット信号を検出するステップ；
（２）サイクルタイマ３０の（１サイクルより小さい）部分値を読み取るステップ；この部分値は、現サイクルタイマ値（即ち現カウント）がＮ/２以下のとき正の整数として、現サイクルタイマ値がＮ/２より大きいとき負の整数として表わすのが好ましいが、本発明はこのスキームに限定されない（例えば正/負の遷移に対する閾値はサイクルタイマ３０の初期値と最大値の間の任意の適当な値にセットすることができる）。例えば、サイクルタイマ３０が８０００のモジュラス（Ｎ）を有するものとすると、部分値（Ｉ）は現カウント（Ｘ）が≦４，０００のときサイクルタイマ３０の現カウント（Ｘ）に等しい正の整数値として、現カウント（Ｘ）が＞４，０００のとき現カウント（Ｘ）とサイクルタイマ３０のモジュラス（Ｎ）との差に等しい負の整数値として表わすことができ、即ちＸ≦Ｎ/２のときＩ＝Ｘ（正の整数値）、及びＸ＞Ｎ/２のときＩ＝（Ｘ−Ｎ）（負の整数値）とすることができる。
（３）外部同期サイクルリセット信号が検出された時間と部分サイクルタイマ値が読み取られた時間との間にいくつのクロックサイクルが通過したかを計算するステップ；
（４）ステップ（２）で読み取られた部分サイクルタイマ値からステップ（３）の結果を減算するステップ；
（５）ステップ（４）の結果をタイマオフセット値としてタイマオフセットレジスタ２６にロードするステップ；
（６）タイマオフセットレジスタ２６からタイマオフセット値を読み出し、サイクルマスタノード２２に、都合の良い時点に、例えば非同期データ転送メカニズムを用いて送出するステップ；但し、タイマオフセット値が零の場合には、（サイクルマスタノード２２内のサイクルタイマ３８の値を調整する必要がないため）これをサイクルマスタノード２２に送る必要はない。
本発明を（プログラムしたマイクロコントローラを用いないで）全てハードウエアで、又は他の任意の都合の良い方法で実現する場合にはステップ（３）及び（４）を除去することができ、この場合にはその処理遅延が除去され、或いはタイマオフセット値の取り出しにおいて考慮し得る固定の処理遅延が生ずるだけとなることが容易に理解される。
本発明によれば、更に、サイクルマスタノード２２のマイクロコントローラ３２を次のステップを含む制御アルゴリズムを実行するようにプログラムする。即ち、
（１）サイクルスレーブノード２０から受信したタイマオフセット値をタイマ調整レジスタ３４にロードするステップ；
（２）サイクルタイマ３８の部分値（１サイクル小さい）を読み取るステップと；
（３）ステップ（１）においてタイマ調整レジスタ３４にロードされたタイマオフセット値をステップ（２）においてサイクルタイマ３８から読み取られた部分サイクルタイマ値から減算するステップ；
（４）ステップ（２）において部分サイクルタイマ値がサイクルタイマ３８から読み取られる時間から出発し、（後記のステップ（６）において）最終（調整された）サイクルタイマ値がサイクルタイマ３８にロードされる時間で終る、所要の全処理を実行するのに要するクロックサイクルの数を計算するステップ；
（５）ステップ（３）の結果をステップ（４）の結果に加算し、サイクルタイマ３８の所要の循環処理を実行させるステップ；例えば、その和が最大値より大きい場合（即ちオーバフロー状態が発生している場合）には、サイクルタイマ３８のモジュラス（Ｎ）をその和から減算して結果値に到達させる必要があるとともに、総サイクルカウントを１だけインクリメントさせる必要があり、その和が初期値より小さい場合（即ちアンダーフロー状態が発生している場合）には、サイクルタイマ３８のモジュラス（Ｎ）をその和に加算して結果値に到達させる必要があるとともに、総サイクルカウントを１だけデクリメントさせる必要がある；
（６）調整されたサイクルタイマ値を構成するステップ（５）の結果値をサイクルタイマ３８にロードするステップ；
本発明を（プログラムしたマイクロコントローラを用いないで）全てハードウエアで、又は他の任意の都合の良い方法で実現する場合にはステップ（４）を除去することができ、この場合にはその処理遅延が除去され、或いはタイマオフセット値の取り出しにおいて考慮し得る固定の処理遅延が生ずるだけとなることが容易に理解される。
本発明の上述した方法によれば、サイクルマスタノード２２のサイクルタイマ値が外部同期サイクルリセット信号に同期され、従ってネットワーク又はサブネットワーク内の全てのサイクルスレーブノードのサイクルタイマ（サイクルスレーブノード２０のサイクルタイマ３０を含む）が外部同期サイクルリセット信号に同期した状態に維持される。当業者であれば、本発明の方法（及びシステム）は簡単且つ高信頼度であるとともに、データ（例えばパケット）損失又はサイクルスレーブノードからの不定期帰還に対し大きな免疫を有することが理解されるであろう。
次に図２につき説明すると、図２には本発明の代表的な例に従って構成されたネットワーク５０が示されている。ネットワーク５０はサブネットワークＡのローカルバスＡに接続された複数のノードＮaと、サブネットワークＢのローカルバスＢに接続された複数のノードＮbを含む。サブネットワークＡ及びＢはブリッジ５６により相互接続され、このブリッジはローカルバスＡに結合されたブリッジ入口Ａと、ローカルバスＢに結合されたブリッジ入口Ｂを有する。ブリッジ入口Ａ及びＢは有線又は無線相互接続システム（ときどき「内部ファブリック」とよばれている）５５により相互接続される。
ブリッジ入口Ａは本発明に従って構成されたサイクルスレーブノード６０（例えば、図１に示すサイクルスレーブノード２０）を含み、ブリッジ入口Ｂは本発明に従って構成されたサイクルスレーブノード６２（例えば、図１に示すサイクルスレーブノード２０）を含む。
サブネットワークＡに対するローカルサイクルマスタ（図１に示すサイクルマスタノード２２）はサブネットワークＡのローカルバスＡに接続されたノードＮaの選択した任意の１つにすることができるとともに、サブネットワークＢに対するローカルサイクルマスタ（図１に示すサイクルマスタノード２２）はサブネットワークＢのローカルバスＢに接続されたノードＮbの選択した任意の１つにすることができる。
従って、この代表例によれば、ローカルサイクルマスタとして設計されたものを除くサブネットワークＡの全てのノードＮa及びローカルサイクルマスタとして設計されたものを除くサブネットワークＢの全てのノードＮbは慣例のスレーブノードとして適切に実現される。従って、各ローカルサイクルマスタは非ブリッジノードである。尚、ブリッジ入口Ａ又はＢの何れか一つにサイクルスレーブのではなくサイクルマスタノードを含めてもよいこと明かであり、この場合にはローカルサイクルマスタの一つを非ブリッジノードとするだけである。
次に図３につき説明すると、図３には本発明の他の代表例に従って構成されたネットワーク６６が示されている。ネットワーク６６は複数のローカルバス（ローカルバスＡ，Ｂ及びＣを含む）と、複数のブリッジ（ブリッジＡ及びＢを含む）を含んでいる。デイジーチェーン接続し得るネットワーク６６内のバスの数及びブリッジの数は実際上無制限であることは容易に認識されるであろう。
現在使用可能な技術では、２つのブリッジの固定の１つＡ又はＢがローカルバスＡに対するローカルサイクルマスタを含む必要がある。しかし、本発明によれば、２つのブリッジの選択した何れか１つＡ又はＢに本発明に従って構成されたサイクルマスタノードを含めるとともに、２つのブリッジの他方Ｂ又はＡに本発明に従って構成されたサイクルスレーブノードを含めることができる。従って、ネットワーク設計者はローカルバスＡに対するローカルサイクルマスタを固定のブリッジＡ又はＢに含める必要がなくなるため、ネットワークの構成又は再構成において大きな自由度が得られる。
以上本発明を詳細に説明したが、本発明の基本コンセプトの多くの変形及び／又は変更が当業者に明らかであり、これらの変形及び／又は変更も請求の範囲で特定される本発明の範囲に含まれるものである。
例えば、上述した制御アルゴリズムを適切にプログラムされたマイクロコントローラ２４及び３２により実行する代わりに、任意のハードワイヤード又はプログラマブルディジタル信号処理又は論理回路を使用することができることは当業者に明かである。
更に、タイマオフセットレジスタ２６及びタイマ調整レジスタ３４は個別のレジスタとして記載したが、本発明をハードウエアで実現する場合には、タイマオフセットレジスタ２６は読出し専用にし得るとともにタイマ調整レジスタ３４は書込み専用にし得るため、これらのレジスタはアドレスに関し単一のレジスタとして実現することができること明かである。
本発明の方法を実現するために使用するレジスタ及び論理回路は既存のリンクレイヤチップ（例えば、ＩＥＥＥ１３９４リンクレイヤチップ）を用いてソフトウエアで実現することができ、且つ現在開発中の将来のリンクレイヤチップ内にハードウエアで有利に実現することもできる。
また、所定のネットワーク内の全てのノード（又は選択したノード）は、例えばタイマオフセットレジスタ２６及びタイマ調整レジスタ３４（又はその等価物）の両方を含む必要なハードウエア及び／又はソフトウエアの全てをこれらのノードに含めることにより、本発明によるサイクルマスタノードとして又はサイクルスレーブノードとして作用する能力を有するものとして製造することができる点にも注意されたい。
【図１】
0004355370.tif 000002
【図２】
0004355370.tif 000003
【図３】
0004355370.tif 000004