(57)【特許請求の範囲】
【請求項１】
水蒸気及び水素を含む雰囲気中で、タングステンからなるゲート電極を加熱処理する工程を含む半導体装置の製造方法において、
水蒸気及び水素を含むガスを反応室内に封入して前記ゲート電極を加熱処理すると共に、前記加熱処理の際、水蒸気分圧，水素分圧，基板温度及びガス流量を制御することによって前記ゲート電極の表面に生成される金属オキソ酸の蒸気圧を１×１０-5ａｔｍ以下に制御し、前記ゲート電極の体積減少及び該ゲート電極表面での針状結晶の成長の少なくとも一方による形状変化を抑制することを特徴とする半導体装置の製造方法。
【請求項２】
前記加熱処理に先立ち、前記ゲート電極の表面に形成された酸化物層を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属又は金属積層配線を有する半導体装置の製造方法に係わり、特に高融点金属を用いた配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ（Metal Oxide Semiconductor ）型集積回路の製造方法においては、ＲＩＥ(Reactive Ion Etching ），イオン注入或いは応力等によるゲート端ダメージの緩和のための酸化工程が必要とされる。多結晶シリコンを用いたゲート電極は、乾燥酸素或いは水蒸気雰囲気中で加熱することによって酸化することが可能である。
【０００３】
一方、微細且つ高速な素子の実現のために低抵抗な単層の金属ゲート電極（メタルゲート電極）、或いは金属／多結晶シリコン等の積層構造を採るゲート電極（ポリメタルゲート電極）の開発が現在進められている。
【０００４】
ところが上記した酸化性雰囲気において、金属は酸化物の生成エネルギーの違いからシリコンより容易に酸化されやすい。酸化速度が速いため体積膨張による膜剥がれ等の形状変化を起こす。
【０００５】
この問題を回避するために、酸化剤としての水蒸気と還元剤としての水素との混合ガス中で加熱し、金属を酸化せずにシリコンのみを選択的に酸化する技術が開示されている（特開昭６０−９１６６号）。
【０００６】
ところが本発明者の研究によれば、Ｗ，Ｍｏ等の高融点金属からなるポリメタルゲート電極又はメタルゲート電極に対して、水素と水蒸気を含んだ雰囲気で加熱処理を行うと、金属電極（配線）部分に狭幅・薄膜化が起こることが判明した。ポリメタルゲート電極の場合、電極（配線）の断面積が滅少するため抵抗値が上昇する。また、メタルゲート電極の場合、抵抗上昇に加え実効的なゲート長が減少し、電気的特性が設計値通りでなくなるという問題が発生する。
【０００７】
また、８００〜９００℃程度の温度で熱処理を行うと、狭幅・薄膜化に加え、金属配線の表面に針状結晶が形成されることが分かった。針状生成物は長さが数１００ｎｍに達する場合があるため、層間絶縁膜等の堆積が均一に行えず、ショート、リークの原因となる場合があるため電極を正常に機能させることが困難となる。
【０００８】
【発明が解決しようとする課題】
上述したように、水蒸気及び水素を含む雰囲気中で高融点金属を加熱すると、金属配線に狭幅・薄膜化が生じ、抵抗値の上昇、電気的特性が変化するという問題があった。また、金属の表面に針状の結晶が形成され、ショート、リークの原因となるという問題があった。
本発明の目的は、高融点金属の形状変化を抑制し、信頼性の高い半導体装置を製造し得る半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
本発明（請求項１）は、水蒸気及び水素を含む雰囲気中で、タングステンからなるゲート電極を加熱処理する工程を含む半導体装置の製造方法において、水蒸気及び水素を含むガスを反応室内に封入して前記ゲート電極を加熱処理すると共に、前記加熱処理の際、水蒸気分圧，水素分圧，基板温度及びガス流量を制御することによって前記ゲート電極の表面に生成される金属オキソ酸の蒸気圧を１×１０-5ａｔｍ以下に制御し、前記ゲート電極の体積減少及び該ゲート電極表面での針状結晶の成長の少なくとも一方による形状変化を抑制することを特徴とする。
【００１１】
本発明の好ましい実施態様を以下に示す。
【００１２】
水蒸気及び水素を含むガスを反応室内に封入して前記ゲート電極を加熱する。
前記加熱処理に先立ち、前記ゲート電極の表面に形成された酸化物層を除去する。
【００１３】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
本発明者の研究により、高融点金属に対する水素、水蒸気、他の希釈ガスの混合雰囲気中での加熱処理における該高融点金属の狭幅・薄膜化は、蒸気圧の高い金属Ｍの金属オキソ酸（ＭＨx Ｏy ）が生成されることによって起こることが分かった。生成されるオキソ酸の蒸気圧が高ければ金属の気化量は多くなり、金属配線の狭幅・薄膜化がより顕著に起こる。
【００１４】
また、金属の表面に形成される針状結晶は、気化した金属オキソ酸が再結晶化することによって形成されることが分かった。
従って、高融点金属からなる金属配線又は電極の形状変化を抑制するためには、金属の気化量を低く、つまり金属オキソ酸の蒸気圧を低くすればよい。金属オキソ酸の蒸気圧が十分低くなるように、水蒸気分圧，水素分圧，温度，ガス流量を調節すればよい。
【００１５】
また更なる本発明者の研究によれば、水蒸気分圧，水素分圧及び温度を固定した場合、金属の気化量は、プロセスガスの総流量の増加に従い増加することが判明した。従って、金属の気化を抑制するためには、熱処理中のガスの流量を減らすことが好ましい。
【００１６】
また、金属配線の表面に酸化物層が形成されている状態で、前記加熱処理を行うと、より一層金属オキソ酸が発生しやすくなることが判明した。従って、加熱処理に先立ち、金属表面の酸化物層を除去することが好ましい。
素子の微細化がさらに進んだ場合には、素子特性の電極形状依存牲がより顕著となるため、本発明による高融点金属の気化抑制技術はより重要になる。
【００１７】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
［第１実施形態］
金属としてタングステン（Ｗ）を用いた場合のＷオキソ酸（ＷＯ3 Ｈ2 Ｏ）の蒸気圧の温度依存牲、分圧依存牲をそれぞれ図１，２に示す。
【００１８】
図１は、水蒸気分圧ＰH2O 及び水素分圧ＰH2を固定した場合（ＰH2O ＝０．０８ａｔｍ，ＰH2＝０．０４ａｔｍ）の温度依存性を示す特性図である。図から、Ｗオキソ酸の蒸気圧は、温度が上昇するに従って、指数関数的に上昇していることが分かる。
【００１９】
また、図２は、温度Ｔを固定した場合の、分圧比（ＰH2O ／ＰH2）依存性を示す特性図である。図から、分圧比が大きいほどＷオキソ酸の蒸気圧が高いことが分かる。また、水蒸気分圧ＰH2O が高いほどＷオキソ酸の蒸気圧が高いことが分かる。
【００２０】
また、本発明者の解析により、例えば生成するＷオキソ酸ＷＯ3 Ｈ2 Ｏの蒸気圧を１×１０-5ａｔｍ以下にするためには、８００℃下で（ＰH2O ）4 ／（ＰH2）3 ＜０．１７の条件で熱処理を行うことが必要である。この条件により金属の気化を抑制することができる。
【００２１】
図３は、Ｗ気化量のガス総流量依存性を示す特性図である。図から、水蒸気分圧ＰH2O ，水素分圧ＰH2及び温度Ｔを一定値に固定したとき、金属の気化量はプロセスガスの総流量が増えるに従い増加することが分かる。従って金属の気化を抑制するには、熱処理中のプロセスガスの流量を減らすことも効果がある。
【００２２】
以上説明したように、Ｗオキソ酸の蒸気圧が十分低くなるように水蒸気分圧ＰH2O ，水素分圧ＰH2及び温度Ｔを調整し、且つプロセスガスの総流量を減少させることにより、Ｗの気化を効果的に抑制できるので、熱処理に起因する電極の狭幅・薄膜化が抑制される。従って所望の形状、抵抗値の電極（配線）を得ることができる。
【００２３】
［第２実施形態］
図４〜７は、本発明の第２実施形態に係る相補型ＭＯＳＦＥＴ（ＣＭＯＳＦＥＴ）の製造工程を示す工程断面図である。
【００２４】
先ず、フォトリソグラフイ技術を用いてシリコン基板１０の所定領域を覆うレジストパターンを形成し、レジストパターンをマスクとしてシリコン基板１０にＢ，Ｇａ又はＩｎをイオン注入する。そして、前記レジストパターンを剥離した後、先の工程でイオン注入を行ったシリコン基板１０の表面を覆うレジストパターンを形成し、該レジストパターンをマスクとして、シリコン基板１０にＡｓ，Ｐ又はＳｂをイオン注入する。次いで、熱拡散を行うことによって、図４（ａ）に示すように、シリコン基板１０の表面に深さ１ｎｍ程度のＰ型領域１１，Ｎ型領域１２を形成する。
【００２５】
次いで、図４（ｂ）に示すように、シリコン基板１０のＰ型領域１１とＮ型領域１２の境界部に、ＬＯＣＯＳ法等を用いて膜厚６００ｎｍ程度のシリコン酸化膜からなる素子分離領域１３を形成する。
【００２６】
次いで、１０ｎｍ程度の膜厚の保護酸化膜を、Ｐ型領域１１及びＮ型領域１２の表面に形成する。そして、後に形成されるトランジスタのしきい値に合わせるためのイオン注入を行う。次いで、保護酸化膜を剥離し、図４（ｃ）に示すように、Ｐ型領域１１及びＮ型領域１２の表面に数１０ｎｍ程度の膜厚のゲート酸化膜１４を形成する。なお、以下の工程断面図では、基板１０の図示を省略する。
【００２７】
次いで、図５（ｄ）に示すように、全面に膜厚１００ｎｍ程度の多結晶シリコン膜１５を堆積する。次にフォトリソグラフイ技術を用いて所定領域を覆うレジストパターンを形成し、レジストパターンをマスクとして多結晶シリコン膜１５にＢ，ＧａまたはＩｎをイオン注入する。同様に所定領域を覆うレジストパターンをマスクとして多結晶シリコン膜１５にＡｓ，ＰまたはＳｂをイオン注入する。
【００２８】
次いで、図５（ｅ）に示すように、ＷＳｉx ターゲット及びＡｒ＋Ｎ2 雰囲気中を用いた反応性スパッタを行うことにより、膜厚１ｎｍ程度のＷＳｉx Ｎy 膜１６を形成する。ＷＳｉx Ｎy 膜１６は、後に形成されるＷ膜と多結晶シリコン膜１５とが以降の加熱処理において反応することを抑える反応防止層の役割、並びに多結晶シリコン膜１５中の不純物がＷ中に拡散することを防ぐバリア層の役割を果たす。なお、ＷＳｉx Ｎy 膜１６の形成は上記の方法による以外に、ＣＶＤ法等を用いても良いし、Ｗターゲット及びＡｒ＋Ｎ2 雰囲気を用いた反応性スパッタにより数ｎｍ程度のＷＮ膜を形成した後に、８００℃程度の加熱処理を行うことによって形成しても良い。
【００２９】
次いで、Ｗターゲット及びＡｒ雰囲気中を用いたスパッタ、或いはＣＶＤ法等により、膜厚１００ｎｍ程度のタングステン（Ｗ）膜１７を形成する。Ｗ膜１７の形成後、大気中に放置するとＷ膜１７の表面に自然酸化膜１８が形成される。
【００３０】
次いで、還元性雰囲気で６００℃，３０分程度の還元を行い、Ｗ膜１７表面の自然酸化膜１８を還元する。還元性ガスとしてはＨ2 やＣＯ或いはＮＨ3 等を用いることができる。また、還元処理以外にも希硫酸のような薬品を用いたエッチングや、ＣＤＥ（Chemical Dry Etching）やＣＭＰ（Chemical Mechanical Polishing ）等によって自然酸化膜１８を除去しても良い。
【００３１】
自然酸化膜１８の除去後、２４時間以上放置するとＷ膜１７上に、再び針状結晶が成長するのに必要な量の自然酸化膜が形成される。そこで、図５（ｆ）に示すように、自然酸化膜の除去後数時間以内にＣＶＤ法等により、全面に膜厚２５０ｎｍ程度のシリコン窒化膜１９を堆積する。この際のプロセス温度はおおよそ８００℃程度であるが、Ｗ膜１７上の自然酸化膜が除去されているため針状結晶が成長することはない。
【００３２】
次いで、図６（ｇ）に示すように、フォトリソグラフィ技術を用いて所望のゲート電極（配線）形成用のレジストパターン２０を形成し、レジストパターン２０をマスクとしてシリコン窒化膜１９をＲＩＥ法を用いてパターニングする。次にレジストパターン２０をアッシャーを用いて除去し、シリコン窒化膜１９をマスクとしてＷ膜１７，ＷＳｉx Ｎy 膜１６及び多結晶シリコン膜１５をＲＩＥ法を用いてエッチングし、図６（ｈ）に示すようなゲート電極（配線）を形成する。パターニング後、Ｗ膜１７の表面に自然酸化膜２１が形成される。
【００３３】
次いで、図６（ｉ）に示すように、還元性雰細気で６００℃，３０分程度の還元処理を行い、Ｗ膜１７表面の自然酸化膜２１を還元する。還元性ガスとしてはＨ2 やＣＯ或いはＮＨ3 等を用いることができる。また、還元処理の他にも希硫酸のような薬品を用いたエッチングや、ＣＤＥ法等を用いて自然酸化膜２１を除去しても良い。自然酸化膜２１の除去により、後工程の高温熱処理中にＷ膜１７の側面に針状生成物が発生することがなく、ゲート電極が加工当初の形状を保つので、高信頼性の低抵抗ゲート電極を得ることができる。
【００３４】
自然酸化膜２１の還元による除去後直ちに、Ｎ2 ，Ｈ2 ，Ｈ2 Ｏ雰囲気で８００℃，６０分程度の酸化処理を行う。この酸化工程は、Ｗ膜１７を酸化せずＰ型領域１１及びＮ型領域１２の表面、並びに多結晶シリコン膜１５のみを酸化するためのものであり、以降選択酸化処理と呼ぶ。この選択酸化処理によって、ゲート電極（配線）の底端部が酸化され、バーズビーク（鳥のくちばし）状の厚い酸化膜が形成される。そのため、ゲート電極（配線）の底端部の角が丸められた形状となり、ゲート電極（配線）底端部における電界集中が緩和され、素子の信頼性及び特性の向上が図られる。
【００３５】
この選択酸化処理の際、Ｈ2 Ｏ濃度、Ｈ2 濃度及び熱処理温度を適切に調整して、Ｗ膜１７の表面に形成される蒸気圧の高いオキソ酸ＷＨx Ｏy の生成を抑える。例えば、Ｈ2 分圧を２．５×１０-2Ｔｏｒｒ、Ｈ2 Ｏ分圧を２．５×１０-3ＴｏｒｒとすることでＷ膜１７の気化量を１ｎｍ以下に抑制することが可能である。
【００３６】
上記したようなオキソ酸の生成を抑える条件を用いれば、例えば０．１μｍ幅のゲート電極の断面積の減少率は２％以下となる。このゲート電極断面積の減少率値は、電極加工時のＲＩＥによる横方向からのエッチング等の電極断面積を減少させる他の要因の影響と比較すると、選択酸化処理におけるＷ膜１７の気化量は無視しできる量である。
【００３７】
なお、上記したプロセス条件は反応管の形状やウェハーの配置を反映するガスの対流条件によって変化し、反応炉体の材質によってはＨ2 Ｏの反応管への吸着、或いは脱離を考慮しなければならない場合もある。
【００３８】
次いで、図７（ｊ）に示すように、フォトリソグラフィ技術を用いてＰ型領域１１を覆うレジストパターン（不図示）を形成し、レジストパターンをマスクとしてＡｓを２０ｋｅＶ，７×１０15ｃｍ-2程度の条件でイオン注入を行い、Ｐ- 型領域２３を形成する。同様にＮ型領域１２を覆うレジストパターンを形成し、レジストパターンをマスクとしてＢＦ2 を２０ｋｅＶ，７×１０15ｃｍ-2程度の条件でイオン注入を行い、Ｎ- 型領域２４を形成する。
【００３９】
次いで、ＣＶＤ法等により膜厚５０ｎｍ程度のシリコン窒化膜を堆積した後、シリコン窒化膜のＲＩＥ法を用いてエッチングを行うことによって側壁絶縁膜２５を形成する。
【００４０】
次いで、図７（ｋ）に示すように、フォトリソグラフィ技術を用いてＰ型領域１１を覆うレジストパターン（不図示）を形成し、レジストパターンをマスクとしてＡｓを６０ｋｅＶ，７×１０15ｍ-2程度の条件でイオン注入し、Ｐ+ 型領域２６を形成する。同様に、Ｎ型領域１２を覆うレジストパターンを形成し、レジストをマスクとしてＢＦ2 を６０ｋｅＶ，６×１０15ｃｍ-2程度条件でイオン注入し、Ｎ+ 型領域２７を形成する。最後に、アニールすることによって、Ｐ- 型領域２３，Ｎ- 型領域２４，Ｐ+ 型領域２６及びＮ+ 型領域２７を活性化させる。
【００４１】
その後、通常の方法により層間絶縁膜及び配線を形成することで、ＣＭＯＳ  ＦＥＴが完成する
本実施形態によれば、Ｗオキソ酸の蒸気圧を抑制することによって、ゲート電極（配線）を構成するＷ配線の狭幅・薄膜化、並びに針状結晶の成長を抑えることができ、所望形状及び抵抗値のゲート電極（配線）を形成することができる。
【００４２】
［第３実施形態］
図８〜１１は本発明の第３実施形態に係わる半導体装置の製造工程を示す工程断面図である。
【００４３】
先ず、図８（ａ）に示すように、フォトリソグラフイ技術を用いてシリコン基板上１０上の所定領域を覆うレジストパターンを形成し、レジストパターンをマスクとしてシリコン基板１０にＢ，Ｇａ又はＩｎをイオン注入する。そして、レジストパターンを剥離した後、引き続き熱拡散を行うことで探さ１μｍ程度のＰ型領域１１を形成する。次いで、図８（ｂ）に示すように、ＬＯＣＯＳ法等を用いて所定領域に膜厚６００ｎｍ程度のシリコン酸化膜からなる素子分離領域１３を形成する。
【００４４】
次に図８（ｃ）に示すように膜厚１０ｎｍ程度のシリコン酸化膜からなる保護酸化膜３１を形成し、トランジスタのしきい値に合わせるためのイオン注入を行う。
【００４５】
次いで、図９（ｄ）に示すように、保護酸化膜３１を剥離した後、露出したシリコン基板１０及びＰ型領域１１の表面に、数〜１０ｎｍ程度のゲート酸化膜１４を形成する。そして、Ｗターゲットに対しＡｒ十Ｎ2 雰囲気中で反応性スパッタを行うことにより、全面に膜厚５ｎｍ程度のＷＳｉx Ｎy 膜１６を堆積する。
【００４６】
次いで、図９（ｅ）に示すように、Ｗターゲットに対しＡｒ雰囲気中でのスパッタ、或いはＣＶＤ法等を用いて、膜厚１００ｎｍ程度のＷ膜１７を形成する。
次いで、希硫酸を用いてウェットエッチングを行い、Ｗ膜１７表面の自然酸化膜を除去する。なお、自然酸化膜の除去には、希硫酸以外の薬品、或いはＣＤＥ，ＣＭＰ法等を用いることも可能である。また、Ｈ2 ，ＣＯ或いはＮＨ3 等の雰囲気中で６００℃程度に加熱することによって起こる還元作用によって、自然酸化膜を除去しても良い。
【００４７】
次いで、図９（ｆ）に示すように、ＣＶＤ法等を用いて膜厚２５０ｎｍ程度のシリコン窒化膜１９を形成する。シリコン窒化膜１９を、ＬＰ（Low Pressure）−ＣＶＤ法を用いて基板温度８００℃，成膜時間３０分程度の条件で成膜した場合、従来工程ではＷ膜１７上の自然酸化膜が原因となってＷ膜１７上に針状の生成物が発生する。しかし、本実施形態では、予めＷ膜１７上の自然酸化膜を除去してあるため針状生成物の発生を効果的に防止することができる。
【００４８】
次いで、図１０（ｇ）に示すように、フォトリソグラフィ技術を用いて所望のゲート電極（配線）形状のレジストパターン２０を形成し、レジストパターン２０をマスクとしてシリコン窒化膜１９をＲＩＥ法を用いてエッチングする。レジストパターン２０をアッシャーを用いて除去し、シリコン窒化膜１９をマスクとしてＷ膜１７及びＷＳｉx Ｎy 膜１６をＲＩＥ法を用いてエッチングし、図１０（ｈ）に示すようなゲート電極或いは配線を形成する。
【００４９】
次いで、この時点で形成されているＷ膜１７側面の自然酸化膜を再び上記のいずれかの方法で除去した後、図１０（ｉ）に示すように、Ｈ2 Ｏ，Ｈ2 ，Ｎ2 雰囲気で８００℃３０分程度の選択酸化を行う。選択酸化により、Ｗ膜１７を酸化せずに、Ｓｉ基板１０及びＰ型領域１１の表面のみを酸化することができ、ゲート端のダメージを緩和し、電界集中を抑制することが出来る。
【００５０】
熱力学的に考えるとＷ酸化物はＷより容易にオキソ酸を生成するため、酸化膜の除去を行わない場合は、急速にオキソ酸の蒸気圧が上昇し、再結晶化して針状結晶が生成される。本実施形態では、Ｗ膜１７上の自然酸化膜が除去されているため針状結晶の成長が抑制される。
【００５１】
選択酸化処理中に炉内にガスを流し続けるとウェハ上に常にオキソ酸濃度の低いガスが流れ込み、オキソ酸の生成反応が促進される。これを防ぐため選択酸化工程の初期段階でＨ2 Ｏ，Ｈ2 ，Ｎ2 混合ガスを炉体に導入した後はガスを炉内に封入した。ガスの封入により、選択酸化プロセス中の炉内での巨視的なガス流は温度差による熱対流によるものが支配的となり、Ｗオキソ酸の生成を抑制する効果が得られる。
【００５２】
Ｈ2 Ｏ分圧，Ｈ2 分圧，プロセス温度を適切に調整することにより生成されるオキソ酸ＷＨx Ｏy の蒸気圧を充分低く抑えることが出来る。例えばＨ2 の分圧を２．５×１０-2Ｔｏｒｒ、Ｈ2 Ｏの分圧を２．５×１０-3Ｔｏｒｒとすることでオキソ酸ＷＨx Ｏy の蒸気圧が１×１０-10 Ｔｏｒｒ程度になるため、Ｗ膜の気化量を１ｎｍ以下に抑制することが可能である。この条件を用いれば、例えば０．１μｍ幅の電極の断面積の減少量は２％以下となる。この減少量率は、電極加工時のＲＩＥによる横方向エッチング等の、電極断面積を減少する他の要因の影響と比較して、本工程によるＷ膜の気化量は無視しうる量である。オキソ酸の蒸気圧の減少によりＷ膜の気化によるゲート電極の狭幅化が抑制されるため、所望の形状のゲート電極を得ることが出来る。
【００５３】
次いで、図１１（ｊ）に示すように、Ａｓを２０ｋｅｖ，５×１０14ｃｍ-2程度の条件でイオン注入を行い、Ｎ- 型領域２４を形成する。次にＣＶＤ法等により膜厚５０ｎｍ程度のシリコン窒化膜を堆積した後、続いてＲＩＥ法を用いてエッチングを行うことで、側壁絶縁膜２５を形成する。
【００５４】
次いで、図１１（ｋ）に示すように、Ａｓを６０ｋｅｖ，７×１０15ｃｍ-2程度の条件でイオン注入を行い、Ｎ+ 型領域２７を形成する。
そして、図１１（ｌ）に示すように、シリコン窒化膜からなる層間絶縁膜３１を堆積した後、一方のＮ+ 型領域２７に接続するコンタクトホール３２中にＡｌからなる配線３３を形成する。
【００５５】
本実施形態によれば、単層のメタルゲートに対しても同様に、選択酸化処理の際にＷオキソ酸の蒸気圧を抑制し、所望の形状及び抵抗値のゲート電極を得ることができる。
【００５６】
なお、本発明は、上記実施形態に限定されるものではない。例えば、Ｗを用いたゲート電極（配線）について述べたが、例えばＭｏ等の他の高融点金属を用いても同様の効果を得ることができ、ゲート電極（配線）以外の金属電極（配線）にも用いることができる。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００５７】
【発明の効果】
以上説明したように本発明によれば、金属オキソ酸の蒸気圧を抑えることにより、金属配線の狭幅化・薄膜化による配線抵抗の上昇、形状劣化を防ぐことができ、高性能の半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】第１実施形態に係わるＷオキソ酸の蒸気圧の温度依存性を示す特性図。
【図２】第１実施形態に係わるＷオキソ酸の蒸気圧の水蒸気分圧／水素分圧依存性を示す特性図。
【図３】第１実施形態に係わるＷオキソ酸の蒸気圧のガス総流量依存性を示す特性図。
【図４】第２実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図５】第２実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図６】第２実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図７】第２実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図８】第３実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図９】第３実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図１０】第３実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図１１】第３実施形態に係わる半導体装置の製造工程を示す工程断面図。
【符号の説明】
１０…シリコン基板
１１…Ｐ型領域
１２…Ｎ型領域
１３…素子分離領域
１４…ゲート酸化膜
１５…多結晶シリコン膜
１６…ＷＳｉx Ｎy 膜
１７…タングステン膜
１８…自然酸化膜
１９…シリコン窒化膜
２０…レジストパターン
２１…自然酸化膜
２３…Ｐ- 型領域
２４…Ｎ- 型領域
２５…側壁絶縁膜
２６…Ｐ+ 型領域
２７…Ｎ+ 型領域
３１…層間絶縁膜
３２…コンタクトホール
３３…配線
【図１】
0004283904.tif 000002
【図２】
0004283904.tif 000003
【図３】
0004283904.tif 000004
【図４】
0004283904.tif 000005
【図５】
0004283904.tif 000006
【図６】
0004283904.tif 000007
【図７】
0004283904.tif 000008
【図８】
0004283904.tif 000009
【図９】
0004283904.tif 000010
【図１０】
0004283904.tif 000011
【図１１】
0004283904.tif 000012