(57)【特許請求の範囲】
【請求項１】
単結晶シリコン基板の特定の深さの特定の区画に、該基板の外部に通ずる空隙を形成する半導体装置の製造方法において、
前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、
前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、
前記空隙直上の前記単結晶シリコン基板のシリコンを単結晶化させる工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
単結晶シリコン基板の特定の深さの特定の区画に、該基板の外部に通ずる空隙を形成する半導体装置の製造方法において、
前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、
前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、
前記空隙上の前記単結晶シリコン基板のシリコン上にエピタキシャル成長を行う工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の半導体装置において、
前記ガス化する原料はフッ素、塩素のいずれかであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は主として単結晶シリコン−絶縁体構造を持つ基板、およびその製造方法に関する。
【０００２】
【従来の技術】
従来、単結晶シリコン−絶縁体基板（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ、以降ＳＯＩと略称する）の製造方法としては、単結晶シリコン薄膜と石英基板とを張り合わせる方法や、単結晶シリコン基板中に酸素イオンをイオン注入した後、アニール処理により単結晶シリコン基板中に石英領域を形成する方法などが知られていた。
【０００３】
図９（ａ）から図９（ｃ）は、従来の技術による半導体装置の製造方法の一例を示す断面図である。本例では、単結晶シリコン基板中に酸素イオンをイオン注入した後、アニール処理により単結晶シリコン基板中に石英領域を形成する方法を示す。
【０００４】
図９（ａ）は、単結晶シリコン基板９０１に酸素イオン９０２をイオン注入装置を用いて注入する工程である。
【０００５】
図９（ｂ）は、先述の工程により形成された、酸素イオンを注入されたシリコン領域９０３を示す図である。
【０００６】
先述のイオン注入工程により、単結晶シリコン基板９０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つ酸素イオンを注入されたシリコン領域９０３が形成される。酸素イオンを注入されたシリコン領域９０３内の酸素イオンの濃度の深さ方向の分布をグラフとして図中に示した。
【０００７】
図９（ｃ）は、先述の工程で得られた半導体装置に熱工程を施し、酸素イオンを注入されたシリコン領域９０３の酸素イオンを基板の原料であるシリコンと反応させて二酸化珪素を形成し、二酸化珪素薄膜９０４を形成する工程である。さらに、この際の熱工程で、二酸化珪素薄膜９０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の二酸化珪素薄膜９０４を有することから、ＳＯＩデバイスの形成が可能な領域になる。
【０００８】
【発明が解決しようとする課題】
これらの方法では得られる単結晶シリコン薄膜は石英基板上に形成されることとなる。石英は、単結晶シリコンと比べその熱伝導率は２桁以上低い。そのため、内部で消費された電力による温度上昇は通常の単結晶シリコン基板上に形成されたデバイスに比べ極めて大きなものとなり、高速動作を目的としたＭＯＳデバイスや、大電流スイッチングを目的としたパワーデバイスでは実用上極めて大きな制限を受ける。
【０００９】
この問題点を回避するため、石英より熱伝導度の高いサファイヤ上に単結晶シリコンをエピタキシャル成長する方法も知られている。しかしながら、サファイア基板はそれ自体きわめて高価であり、また大口径のものは入手が困難である。
【００１０】
この問題点を解決するため、単結晶シリコン基板上にサファイヤをエピタキシャル成長し、さらにその上に単結晶シリコンをエピタキシャル成長させるという方法が電子情報通信学会技術研究報告ＳＤＭ９２−１１７に紹介されているが、格子定数が４％以上異なるため、良好な単結晶を得ることはかなり困難である。
【００１１】
そこで、本発明では従来のこのような問題点を解決し、高速動作を目的としたＭＯＳデバイスや、大電流スイッチングを目的としたパワーデバイスに適したＳＯＩ基板を製造する手段を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明は、単結晶シリコン基板の特定の深さの特定の区画に、該基板の外部に通ずる空隙を形成する半導体装置の製造方法において、前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、前記空隙直上の前記単結晶シリコン基板のシリコンを単結晶化させる工程と、を有することを特徴とする。
【００１３】
または、単結晶シリコン基板の特定の深さの特定の区画に、該基板の外部に通ずる空隙を形成する半導体装置の製造方法において、前記単結晶シリコン基板に、該単結晶シリコン基板のシリコンと反応してガス化する原料をイオン注入法を用いて導入する工程と、前記単結晶シリコン基板及び前記原料を、熱印加することにより、前記単結晶シリコン基板の前記シリコン及び該原料の反応を促進させて空隙を形成する工程と、前記空隙上の前記単結晶シリコン基板のシリコン上にエピタキシャル成長を行う工程と、を有することを特徴とする。
【００１４】
【発明の実施の形態】
図１は本発明による半導体装置の一実施例を示す斜視図である。
【００１５】
単結晶シリコン基板１０１の特定の深さの範囲の特定の区画に、ヘリウムガスを有する空隙１０２が形成されている。
【００１６】
図２は本発明による半導体装置の一実施例を示す斜視図である。
【００１７】
単結晶シリコン基板２０１の特定の深さの範囲の特定の区画に、空隙領域２０２が形成されている。該空隙領域２０２は、単結晶シリコン基板２０１の側面に開口し、その開口は少なくともチップ毎の切り出し後には基板の両側面に通じて開口される形状になっている。
【００１８】
図３（ａ）から（ｃ）は、図１に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【００１９】
図３（ａ）は、レジスト３０２で一部区画をマスクされた単結晶シリコン基板３０１にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【００２０】
図３（ｂ）は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域３０３を示す図である。
【００２１】
先述のイオン注入工程により、単結晶シリコン基板３０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域３０３が形成される。ヘリウムイオンを注入されたシリコン領域３０１内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【００２２】
図３（ｃ）は、先述の工程で得られた半導体装置のレジスト３０２を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域３０３のヘリウムイオンをガス化してヘリウムガスを有する空隙３０４を形成する工程である。さらに、この際の熱工程で、ヘリウムガスを有する空隙３０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性のヘリウムガスを有する空隙３０４を有することから、ＳＯＩデバイスの形成が可能な領域になる。
【００２３】
図４（ａ）から（ｃ）は、図２に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【００２４】
図４（ａ）は、レジスト４０２で一部区画をマスクされた単結晶シリコン基板４０１にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【００２５】
図４（ｂ）は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域４０３を示す図である。
【００２６】
先述のイオン注入工程により、単結晶シリコン基板４０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域４０３が形成される。ヘリウムイオンを注入されたシリコン領域４０３内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【００２７】
図４（ｃ）は、先述の工程で得られた半導体装置のレジスト４０２を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域４０３のヘリウムイオンをガス化して空隙４０４を形成する工程である。さらに、この際の熱工程で、空隙４０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙４０４を有することから、ＳＯＩデバイスを形成可能な領域になる。
【００２８】
図５（ａ）から（ｃ）は、図２に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【００２９】
図５（ａ）は、レジスト５０２で一部区画をマスクされた単結晶シリコン基板５０１にフッ素イオンをイオン注入装置を用いて注入する工程である。
【００３０】
図５（ｂ）は、先述の工程により形成された、フッ素イオンを注入されたシリコン領域５０３を示す図である。
【００３１】
先述のイオン注入工程により、単結晶シリコン基板５０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つフッ素イオンを注入されたシリコン領域５０３が形成される。フッ素イオンを注入されたシリコン領域５０３内のフッ素イオンの濃度の深さ方向の分布をグラフとして図中に示した。
【００３２】
図５（ｃ）は、先述の工程で得られた半導体装置のレジスト５０２を取り去ったあとに熱工程を施し、フッ素イオンを注入されたシリコン領域５０３のフッ素イオンを単結晶シリコンと反応させ、ガス化して空隙５０４を形成する工程である。さらに、この際の熱工程で、空隙５０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙５０４を有することから、ＳＯＩデバイスを形成可能な領域になる。
【００３３】
このようにして得られた空隙は、そこに冷却用の媒体、例えばヘリウムガス、アンモニアガス、フレオンガス等を満たして循環させることで非常に効率のよい放熱が可能になるという特徴がある。
【００３４】
図６（ａ）から（ｃ）は、図１に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【００３５】
図６（ａ）は、レジスト６０２で一部区画をマスクされた単結晶シリコン基板６０１にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【００３６】
図６（ｂ）は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域６０３を示す図である。
【００３７】
先述のイオン注入工程により、単結晶シリコン基板６０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域６０３が形成される。ヘリウムイオンを注入されたシリコン領域６０１内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【００３８】
図６（ｃ）は、先述の工程で得られた半導体装置のレジスト６０２を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域６０３のヘリウムイオンをガス化してヘリウムガスを有する空隙６０４を形成する工程である。さらに、エピタキシャルシリコン層６０５を形成する際の熱工程で、ヘリウムガスを有する空隙６０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性のヘリウムガスを有する空隙６０４を有することから、ＳＯＩデバイスの形成が可能な領域になる。
【００３９】
図７（ａ）から（ｃ）は、図２に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【００４０】
図７（ａ）は、レジスト７０２で一部区画をマスクされた単結晶シリコン基板７０１にヘリウムイオンをイオン注入装置を用いて注入する工程である。
【００４１】
図７（ｂ）は、先述の工程により形成された、ヘリウムイオンを注入されたシリコン領域７０３を示す図である。
【００４２】
先述のイオン注入工程により、単結晶シリコン基板７０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つヘリウムイオンを注入されたシリコン領域７０３が形成される。ヘリウムイオンを注入されたシリコン領域７０３内のヘリウムイオンの濃度の深さ方向の分布をグラフとして図中に示した。
【００４３】
図７（ｃ）は、先述の工程で得られた半導体装置のレジスト７０２を取り去ったあとに熱工程を施し、ヘリウムイオンを注入されたシリコン領域７０３のヘリウムイオンをガス化して空隙７０４を形成する工程である。さらに、エピタキシャルシリコン層７０５を形成する際の熱工程で、空隙７０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙７０４を有することから、ＳＯＩデバイスを形成可能な領域になる。
【００４４】
図８（ａ）から（ｃ）は、図２に示す本発明による半導体装置の製造方法の一例を示す斜視図である。
【００４５】
図８（ａ）は、レジスト８０２で一部区画をマスクされた単結晶シリコン基板８０１にフッ素イオンをイオン注入装置を用いて注入する工程である。
【００４６】
図８（ｂ）は、先述の工程により形成された、フッ素イオンを注入されたシリコン領域８０３を示す図である。
【００４７】
先述のイオン注入工程により、単結晶シリコン基板８０１内の所定の深さにピークを持ち、その前後の深さ領域に分布を持つフッ素イオンを注入されたシリコン領域８０３が形成される。フッ素イオンを注入されたシリコン領域８０３内のフッ素イオンの濃度の深さ方向の分布をグラフとして図中に示した。
【００４８】
図８（ｃ）は、先述の工程で得られた半導体装置のレジスト８０２を取り去ったあとに熱工程を施し、フッ素イオンを注入されたシリコン領域８０３のフッ素イオンをシリコンと反応させ、ガス化して空隙８０４を形成する工程である。さらに、エピタキシャルシリコン層８０５を形成する際の熱工程で、空隙８０４より表面側にあるシリコンはアモルファス状態から単結晶化し、その部分の単結晶シリコンは直下に絶縁性の空隙８０４を有することから、ＳＯＩデバイスを形成可能な領域になる。
【００４９】
このようにして得られた空隙は、そこに冷却用の媒体、例えばヘリウムガス、アンモニアガス、フレオンガス等を満たして循環させることで非常に効率のよい放熱が可能になるという特徴があるのは先の実施例と同様である。
【００５０】
なお本発明の実施例では、空隙を満たすガスになる注入イオンとしてヘリウムを原料として用いたが、他のガスになる元素、水素、窒素、ネオン、アルゴン、クリプトン、キセノン、ラドン等を用いても同様な効果が得られるのは明らかであり、それらも本発明の範疇に属する。
【００５１】
また同様に、シリコンと反応しガス化することで空隙を形成する注入イオンとして本発明ではフッ素を用いたが、他の元素、例えば塩素、ゲルマニウムなどを用いても同様な効果が得られるのは明らかである。ゲルマニウムを用いた場合は、酸化して得られる酸化ゲルマニウムが１０００度前後で容易に昇華可能であることを応用する。
【００５２】
さらに、基板材料として単結晶シリコンを代表として用いたが、他の半導体材料、ゲルマニウム、ガリウム砒素、インジウム砒素、インジウム燐、ガリウムアルミニウム砒素等を用いても全く効果は変わらないことを付け足しておく。
【００５３】
そしてこのようにして形成されたＳＯＩ基板の表面は水面下に隠れた空隙の影響で波打つ形状になってしまうが、化学機械研磨法（ＣＭＰ法）等を用いて容易に平坦化可能であり、その必要性がある場合でも対処可能である。
【００５４】
また、イオン注入の深度があまり大きくできない場合でも、空隙形成後にエピタキシャル成長を施すことで所望の厚さの単結晶薄膜の形成が可能になるという特徴もある。
【００５５】
さらに本構造上に形成された配線は、二酸化珪素より誘電率の低い気体をＳＯＩ構造の絶縁層として用いるため、配線寄生容量が格段と減少し、より高い周波数の伝搬が可能になるという特徴もある。
【００５６】
【発明の効果】
本発明による半導体装置を用いることで、従来のＳＯＩ基板で問題になっていた放熱の問題の抜本的な解決がはかれた。さらに従来のＳＯＩ構造よりも寄生容量が小さくなるため、より高速な素子、配線の実現が可能になった。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例を示す斜視図。
【図２】本発明による半導体装置の一実施例を示す斜視図。
【図３】図１に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図４】図２に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図５】図２に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図６】図１に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図７】図２に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図８】図２に示す本発明による半導体装置の製造方法の一例を示す斜視図。
【図９】従来の技術による半導体装置の製造方法の一例を示す断面図。
【符号の説明】
１０１  単結晶シリコン基板
１０２  ヘリウムガスを有する空隙
２０１  単結晶シリコン基板
２０２  空隙領域
３０１  単結晶シリコン基板
３０２  レジスト
３０３  ヘリウムイオンを注入されたシリコン領域
３０４  ヘリウムガスを有する空隙
４０１  単結晶シリコン基板
４０２  レジスト
４０３  ヘリウムイオンを注入されたシリコン領域
４０４  空隙
５０１  単結晶シリコン基板
５０２  レジスト
５０３  フッ素イオンを注入されたシリコン領域
５０４  空隙
６０１  単結晶シリコン基板
６０２  レジスト
６０３  ヘリウムイオンを注入されたシリコン領域
６０４  ヘリウムガスを有する空隙
６０５  エピタキシャルシリコン層
７０１  単結晶シリコン基板
７０２  レジスト
７０３  ヘリウムイオンを注入されたシリコン領域
７０４  空隙
７０５  エピタキシャルシリコン層
８０１  単結晶シリコン基板
８０２  レジスト
８０３  フッ素イオンを注入されたシリコン領域
８０４  空隙
８０５  エピタキシャルシリコン層
９０１  単結晶シリコン基板
９０２  酸素イオン
９０３  酸素イオンを注入されたシリコン領域
９０４  二酸化珪素薄膜
【図１】
0004273533.tif 000002
【図２】
0004273533.tif 000003
【図３】
0004273533.tif 000004
【図４】
0004273533.tif 000005
【図５】
0004273533.tif 000006
【図６】
0004273533.tif 000007
【図７】
0004273533.tif 000008
【図８】
0004273533.tif 000009
【図９】
0004273533.tif 000010