(57)【特許請求の範囲】
【請求項１】
銅薄膜パターンと金属酸化物導電体薄膜パターンとの積層配線パターンから成り、少なくとも表面が絶縁性である基板上に形成される走査線、ゲート電極及び容量電極と、
二酸化珪素から成り、前記走査線、ゲート電極及び容量電極が形成された基板上に形成されるゲート絶縁膜と、
アモルファスシリコンから成り、前記ゲート絶縁膜上に、前記ゲート電極に対向するように形成される半導体能動膜と、
該半導体能動膜の両側の端部の上側に形成されるオーミックコンタクト膜と、
銅薄膜パターンと金属酸化物導電体薄膜パターンとの積層配線パターンから成り、前記オーミックコンタクト膜上に一部重なるようにして、チタン膜を介して形成されるソース電極及びドレイン電極と、
銅薄膜パターンと金属酸化物導電体薄膜パターンとの積層配線パターンから成り、前記ソース電極に接続されるように形成される信号線と、
銅薄膜パターンと金属酸化物導電体薄膜パターンとの積層配線パターンから成り、前記ドレイン電極に接続するように形成され、その端部が前記ゲート絶縁膜を挟んで前記容量電極に対向するドレイン配線とを有して構成されることを特徴とする銅配線基板。
【請求項２】
前記金属酸化物導電体が、インジウム錫、インジウム亜鉛またはインジウム錫亜鉛の酸化物から成ることを特徴とする請求項１に記載の銅配線基板。
【請求項３】
少なくとも表面が絶縁性である基板上に、銅薄膜と金属酸化物導電体薄膜とを順次成膜した後所定のマスクを用いてエッチングを実施して、銅薄膜パターンと金属酸化物導電体薄膜パターンとから成る積層配線パターンとして与えられる走査線、ゲート電極及び容量電極を形成する工程と、
前記走査線、ゲート電極及び容量電極が形成された基板上に、二酸化珪素から成るゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、アモルファスシリコンから成る半導体能動膜を形成する工程と、
前記半導体能動膜上に、オーミックコンタクト膜を形成する工程と、
前記半導体能動膜及び前記オーミックコンタクト膜の不要部分を除去して、前記ゲート電極に対向する位置にアイランド状の前記半導体能動膜及びオーミックコンタクト膜を形成する工程と、
前記オーミックコンタクト膜上の両側において一部重なるようにチタン膜を形成する工程と、
銅薄膜と金属酸化物導電体薄膜とを順次成膜した後所定のマスクを用いてエッチングを実施して、銅薄膜パターンと金属酸化物導電体薄膜パターンとから成る積層配線パターンとして与えられるソース電極、ドレイン電極、信号線及びドレイン配線を、前記チタン膜上に形成する工程と、
前記ソース電極と前記ドレイン電極との間の前記オーミックコンタクト膜を除去する工程とを有することを特徴とする銅配線基板の製造方法。
【請求項４】
互いに対向する１対の基板間に液晶を挟持しており、該１対の基板の一方の基板が請求項１に記載の銅配線基板であることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子素子用基板とその製造方法にかかわり、特に低抵抗の銅を配線材料や電極材料等の導電材料に使用した銅配線基板の銅パターンの耐酸化性、耐薬品性の改善に関するものである。また、この銅配線基板を利用した液晶表示装置に関するものである。
【０００２】
【従来の技術】
近年、パーソナルコンピューターの表示装置等に液晶表示装置が多用されている。液晶表示装置は一対の基板間に液晶を封入し、基板に液晶駆動用回路やバックライト、カラーフィルター等の付帯要素を装着することによって構成されている。液晶表示装置では多数の画素を使用して任意の文字や図形を高精度で表示できるアクティブマトリクス方式が利用されている。アクティブマトリクス方式の液晶駆動用回路の一例としては、薄膜トランジスタ（ Thin Film Transistor： ＴＦＴ ）方式が知られている。
図６と図７は液晶表示装置に使用する一般的なボトムゲート型の薄膜トランジスタ５を備えた、従来の銅配線基板の構造の一例を示す図である。図６は平面図を示し、図７（Ａ）、図７（Ｂ）は図６のＹ−Ｙ’に沿ったそれぞれ薄膜トランジスタ部分、ゲート配線部分及びソース端子部の断面構造を説明する図である。
図６に示すように表面が絶縁性の基板２の上に走査線３と信号線４がマトリックス状に配線されている。この走査線３と信号線４に囲まれた領域が画素１８である。各画素１８には薄膜トランジスタ５が設けられている。
【０００３】
薄膜トランジスタ５はアルミニウム、クロム、タンタルあるいはこれらの合金などの導電材料からなる走査線３と、この走査線３から引き出して設けたゲート電極１５上にゲート絶縁膜１６を設け、このゲート絶縁膜１６の上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜１０をゲート電極１５に対向させて設け、半導体能動膜１０の両側の上部側には、リンなどのドナーとなる不純物を高濃度にドープしたアモルファスシリコンなどから成るオーミックコンタクト膜１２，１３が載置されている。さらに半導体能動膜１０の上部には、オーミックコンタクト膜１２，１３の上に一部重なるようにしてアルミニウム、クロム、タンタルあるいはこれらの合金などの導電材料からなるソース電極８とドレイン電極９とを相互に対向させて設けている。また、ドレイン電極９の一端ではコンタクトホール５３において、インジウム錫酸化物 （ Indium Tin Oxide：ＩＴＯ）、インジウム亜鉛酸化物（ Indium Zinc Oxide：ＩＺＯ）等からなる透明な画素電極１９と接続されている。走査線３と信号線４の一端にはそれぞれ走査線３の端子部５１及び信号線４の端子部５２が設けられ、パッシベーション膜１７には金属配線まで達するコンタクトホールを設けてコンタクトホール内面に金属酸化物導電体５０を被着させ、金属配線と接触させることにより走査線３の端子部５１あるいは信号線４の端子部５２を形成している。
【０００４】
そしてこれらゲート絶縁膜１６、ソース電極８及びドレイン電極９などの上には、パッシベーション膜１７が設けられている。パッシベーション膜１７の上には配向膜（図示せず）が形成され、この配向膜に接して液晶が封入されてアクティブマトリクス液晶装置が構成されている。画素電極１９を通して液晶分子に電界を印加することによって液晶分子の配向制御を行うようになっている。
【０００５】
図６と図７に示した薄膜トランジスタ基板を製造する方法の一例としては、例えば、まずアルミニウム、クロム、タンタル等の導電性金属から成るターゲットを使用し、該ターゲットに直流電圧を印加するスパッタ法などの薄膜形成手段を用いて、ガラス等の透明絶縁性の基板２の上にアルミニウム、クロム、タンタル等の導電性金属薄膜を形成する。次いで、フォトリソグラフィーにより基板２上のゲート電極及び走査線３形成以外の場所の導電性金属薄膜を除去してゲート電極１５を形成した後、ＣＶＤ等の薄膜形成手段を利用してＳｉＯ2 やＳｉＮx から成るゲート絶縁膜１６、半導体能動膜１０を形成する。次いで、これらの上に前述のスパッタ法とフォトリソグラフィー等を利用してオーミックコンタクト膜１２，１３、ソース電極８とドレイン電極９を形成し、次いで形成したソース電極８とドレイン電極９の所定の位置にマスクをしてオーミックコンタクト膜の一部を除去して、オーミックコンタクト膜を分割した後、ＣＶＤ法等により、パッシベイション膜１７を形成して薄膜トランジスタを具備した銅配線基板１が得られる。
【０００６】
近年液晶表示装置の動作の高速化が要求されるようになり、走査線、信号線、ゲート電極、ソース電極及びドレイン電極などの導電部の導電材料における信号伝達の遅延が問題になってきた。この問題を解決する手段として、従来導電材料として使用されてきたアルミニウム、クロム、タンタル等の導電性金属に代えて、より低抵抗で安価な金属である銅（Ｃｕ）を利用することが提案されている。例えばタンタル、アルミニウム、クロムの比抵抗はそれぞれＴａ：１２．４×１０-3Ωｃｍ、Ａｌ：２．６６×１０-3Ωｃｍ、Ｃｒ：１３×１０-3Ωｃｍであるのに対して銅はＣｕ：１．６７×１０-3Ωｃｍと低い比抵抗を有している。
【０００７】
導電材料として銅を利用する場合、銅の酸化防止策をとる必要がある。銅表面が空気中の酸素や水分に触れると表面にＣｕＯやＣｕ2Ｏ 等の酸化層が形成される。これらの酸化層は不動態とはならないので内部まで酸化が進行し、導電材料としての銅の比抵抗が増大してしまい、低抵抗であるという銅の利点が失われてしまう。従って銅配線の表面を露出させることのないように、何らかの酸化防止層が必要である。銅表面の酸化を防止するために、半導体分野で一般にパッシベイション膜として使用されている酸化珪素質の保護膜を酸化防止層として使用すると、珪素と銅との間で原子の相互拡散が起こり、銅の比抵抗が増大してしまうので酸化珪素質の保護膜は得策ではない。例えばソース電極を銅薄膜から構成して、酸化防止膜を酸化珪素質膜で構成した場合には、ソース電極と酸化防止膜の間で珪素と銅との原子の相互拡散が起こる。珪素がソース電極中に拡散するとソース電極の抵抗が上昇して、薄膜トランジスタの作動が阻害される結果を招く。
【０００８】
酸化珪素と銅との間の原子の相互拡散を防止する手段として、酸化珪素と銅との間にチタン、タンタル、アルミニウム、クロム等の金属薄膜を形成して、バリア層とする方法が利用されている。ところが、銅はタンタル、アルミニウム、クロム等の金属に比較して耐薬品性が弱く、薬品を使用して金属薄膜をエッチングして配線パターンを形成する工程で、バリア層であるタンタル、アルミニウム、クロム等の金属薄膜をエッチング加工する前に、銅薄膜の方が先にエッチングされてしまい、線細りや断線を起こすという問題がある。
【０００９】
銅配線を大気との接触から遮断し、エッチング加工で使用するエッチャントから保護するために、酸化珪素質膜に代わるものとしてインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の金属酸化物導電体が挙げられる。通常、これらの金属酸化物導電体は液晶表示装置において透明画素電極として使用されるものである。金属酸化物導電体は銅との間で原子の相互拡散を起こさないので、透明画素電極として使用する他に、銅配線に対する保護膜としても有効である。例えば、銅配線からなる走査線や信号線の端子部分に金属酸化物導電体からなるキャップ層を設けておけば、大気中の酸素や水分によって銅配線が酸化されることはなく、銅配線の比抵抗が高くなることはない。従って、銅薄膜からなる走査線や信号線の端子部分に金属酸化物導電体からなるキャップ層を設けることは、接続端子部において接触抵抗の低い良好な接続を維持するためには有効な手段である。
【００１０】
薄膜トランジスタ基板の製造工程では、スパッタ法等を利用して基板全面にわたって金属薄膜を形成した後、フォトリソグラフィーを利用して走査線、信号線、ゲート電極、ソース・ドレイン電極、容量電極等の金属導体部分を所定のパターンに加工する。しかし、銅配線の部位によって保護膜の種類が異なる場合には、フォトリソグラフィー工程でのエッチング方法も異なるので製造工程が煩雑となって好ましくない。どの銅配線部位でも同じ構成をしていれば、同じ方法でパターニングできるので都合がよい。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、例えば液晶表示装置として利用する薄膜トランジスタ基板に用いる銅配線基板において、金属導電材料として銅を使用するにあたり、銅を大気から隔離して酸化を防止し、しかも銅と元素の相互拡散を起こさず安定であり、かつ銅配線パターンのエッチング加工に際して、同一のエッチング方法で全ての銅配線パターンのエッチング加工を可能にする手段を提供することである。
又、本発明のもう一つの目的は、銅配線基板を使用した低電力で作動し、信号遅延のない液晶表示装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明では絶縁性の基板上に形成した銅配線パターンを、該銅配線の表面に金属酸化物導電体を形成した積層配線パターンとし、該銅配線と該金属酸化物導電体の前記基板への投影形状がほぼ同一である銅配線基板とした。
すなわち、基板上の金属導体部分を全て銅と金属酸化物導電体との積層配線パターンとした。
本発明で利用できる金属酸化物導電体としては、インジウム錫酸化物（ Indiumu Tin Oxide：ＩＴＯ）、インジウム亜鉛酸化物（ Indiumu Zinc Oxide： ＩＺＯ）、インジウム錫亜鉛酸化物（Indiumu Tin Zinc Oxide： ＩＴＺＯ） 等が挙げられる。
該銅配線パターンの銅配線と金属酸化物導電体の基板への投影形状がほぼ同一であるということは、該銅配線パターンを形成する際に銅薄膜と金属酸化物導電体薄膜とを同一のパターンマスクを使用して形成するためである。従ってどの部位の銅配線パターンにおいても銅配線と金属酸化物導電体の基板への投影形状がほぼ同一となる。
このような構造の積層配線パターンとすることにより、銅配線の酸化を防ぎ、原子の相互拡散による弊害も防止でき、しかも銅配線パターンの加工に際して同一のパターンマスクを用いて、どの部位の銅配線パターンでも同一のエッチャントを使用して加工することができ、工程の簡素化がはかれる利点を有する。
【００１３】
本発明の銅配線基板は、前記積層配線パターンを薄膜トランジスタの走査線または／および信号線として利用し、かつ該積層配線パターンの金属酸化物導電体をゲート端子または／およびソース端子として利用したものである。
この銅配線基板は、原子の相互拡散により走査線または／および信号線を構成する銅配線の抵抗値が上がる恐れもなく、また、端子部が酸化されて接触抵抗が上昇する恐れもなくて安定した動作がもたらされる。
【００１４】
本発明の銅配線基板は、前記積層配線パターンをドレイン電極およびソース電極として利用したものであり、銅配線がチタン層を介して該薄膜トランジスタの半導体能動膜に接している。銅配線と半導体能動膜との間にチタン層を挟むことにより原子の相互拡散を防ぐことができ、銅配線及び半導体能動膜の双方とも悪影響を受けることはない。
【００１５】
本発明の銅配線基板では、前記金属酸化物導電体としてインジウム錫、インジウム亜鉛酸化物又はインジウム錫亜鉛酸化物を使用した。電気導電率が高く、比抵抗が低く、かつ銅に対して安定だからである。特に、金属酸化物導電体としてのインジウム錫亜鉛の酸化物は、塩酸のような弱酸でエッチング加工が可能で、他の部材に対する影響が少なく好適である。
【００１６】
本発明の銅配線基板の製造方法は、基板上に銅薄膜と金属酸化物導電体薄膜を順次成膜した後、同一パターンのマスクを使用して該銅薄膜と金属酸化物導電体薄膜をエッチングしてパターニングし、基板への投影形状がほぼ同一である積層配線パターンとする方法を採用した。
いかなる部位の銅配線パターンでも同一のエッチャントの組み合せを使用して加工できるので、加工工程が簡素化できる利点を有する。
エッチングに際しては、銅薄膜用のエッチャントとしては過硫酸アンモニウム溶液又はペルオキソ−硫酸−水素カリウム（ＫＨＳＯ5 ）とフッ酸とを含有する溶液が、金属酸化物導電体膜用のエッチャントとしは塩酸水溶液ないしは塩酸水溶液に硝酸を添加した水溶液が使用できる。
ペルオキソ−硫酸−水素カリウムの濃度は０．０８ないし２．０ｍｏｌ／ｌであることが好ましい。また、上記エッチング剤中のペルオキソ−硫酸−水素カリウムに対するフッ酸の濃度が０．０５ないしは２．０ｍｏｌ／ｌの範囲内になるように調節されていることが好ましい。また、上記エッチング剤は、酢酸を含有していることが膜への濡れ性を向上できる点で好ましく、上記エッチング剤中のペルオキソ−硫酸−水素カリウムに対する酢酸の重量比が１０ないしは７５ｗｔ％の範囲内になるように調節されていることが好ましい。
【００１７】
本発明の液晶表示装置は、互いに対向する１対の基板の一方の基板に本発明の銅配線基板を用いたものである。
本発明の銅配線基板を用いることにより、比抵抗の低い銅の使用が可能となり、信号の遅延が無く安定した動作の液晶表示装置が簡単な方法で得られるようになる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）
図１は本発明に係わる銅配線基板を用いた薄膜トランジスタ基板の一例を示す図で、ボトムゲート型の薄膜トランジスタ基板の主要部の断面構造を示す図である。図において表面が絶縁性の基板２の表面に走査線３、信号線４、薄膜トランジスタ５、ドレイン配線６、容量電極７等が形成されている。
走査線３は、銅薄膜パターン３ａとＩＴＺＯ薄膜パターン３ｂの積層配線パターンからなっている。
信号線４は、銅薄膜パターン４ａとＩＴＺＯ薄膜パターン４ｂの積層配線パターンからなっている。
ドレイン配線６は、銅薄膜パターン６ａとＩＴＺＯ薄膜パターン６ｂの積層配線パターンからなっている。
容量電極７は、銅薄膜パターン７ａとＩＴＺＯ薄膜パターン７ｂの積層配線パターンからなっている。
【００１９】
薄膜トランジスタ５は、銅薄膜パターン１５ａとＩＴＺＯ薄膜パターン１５ｂの積層配線パターンからなるゲート電極１５の上に、窒化珪素からなるゲート絶縁膜１６を設け、このゲート絶縁膜１６の上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜１０をゲート電極１５に対向させて設けてある。半導体能動膜１０の両側の上部側には、リンなどのドナーとなる不純物を高濃度にドープしたアモルファスシリコンなどから成るオーミックコンタクト膜１２，１３が載置されている。さらにオーミックコンタクト膜１２，１３の上にはオーミックコンタクト膜１２，１３の上に一部重なるようにして、バリア層としてのチタン膜１１を介して銅薄膜パターン８ａとＩＴＺＯ薄膜パターン８ｂの積層配線パターンからなるソース電極８及び銅薄膜パターン９ａとＩＴＺＯ薄膜パターン９ｂの積層配線パターンからなるドレイン電極９が形成されている。ソース電極８の一端は同じく銅パターン４ａとＩＴＺＯパターン４ｂの積層配線パターンからなる信号線４につながっており、ドレイン電極９の一端は同じく銅パターン６ａとＩＴＺＯパターン６ｂの積層配線パターンからなるドレイン配線６につながっている。そしてドレイン配線６の他端はゲート絶縁膜１６を挟んで容量電極７と向き合っており、蓄積容量４５を形成している。この容量電極７も銅薄膜パターン７ａとＩＴＺＯ薄膜パターン７ｂの積層配線パターンから構成されている。
【００２０】
上記の如く本実施の態様における走査線３、信号線４、ドレイン配線６、容量電極７及び薄膜トランジスタ５のソース電極８、ドレイン電極９、ゲート電極１５等の導電性金属部分は全て銅薄膜パターンとＩＴＺＯ薄膜パターンの積層配線パターンから構成されている。そして銅薄膜パターンとＩＴＺＯ薄膜パターンの基板面に対する投影形状はほぼ同一である。
また、信号線４、ドレイン配線６及び薄膜トランジスタ５のソース電極８、ドレイン電極９等の銅薄膜とゲート絶縁膜とが接する部分あるいは銅薄膜と半導体能動膜とが接する部分では、銅薄膜とゲート絶縁膜又は半導体能動膜との間にチタン膜を介在させて銅薄膜への原子の拡散を防止し、トランジスタの性能劣化を防止している。
【００２１】
次に、上記の薄膜トランジスタを有する銅配線基板を製造する方法の一例を説明する。
（１−１）走査線、ゲート電極及び容量電極の形成
例えば、まず銅から成るターゲットを使用し、該銅ターゲットに直流電圧を印加する直流スパッタ法を用いて、透明絶縁性ガラスからなる基板２の全面に銅薄膜を形成する。次いで、ターゲットを銅からＩＴＺＯに変えて銅薄膜と同様にスパッタ法によりＩＴＺＯ薄膜を銅薄膜表面の全面に形成する。次に、ＩＴＺＯ薄膜表面にフォトレジストを塗布し、基板２上の走査線３、ゲート電極１５及び容量電極７を形成する場所を遮蔽する所定形状のマスクを使用して露光して、所定形状のパターンを設ける。次いで塩酸とペルオキソ−硫酸−水素カリウムとフッ酸との混合水溶液を使用して、不要部分のＩＴＺＯ薄膜と銅薄膜を除去し、所定形状の走査線３、ゲート電極１５及び容量電極７を形成する。
【００２２】
（１−２）ゲート絶縁膜及び半導体能動膜の形成
スパッタ成膜室内をＳｉＨ4 ＋ Ｏ2  混合ガス雰囲気とし、ターゲット電極にダミー電極を装着して高周波電圧を印加してプラズマを発生させ、走査線３、ゲート電極１５及び容量電極７を形成した基板の表面に二酸化珪素から成るゲート絶縁膜１６を形成する。
次いで、  スパッタ成膜室内をＳｉＨ4 ＋ Ｈ2  混合ガス雰囲気とし、ターゲット電極にダミー電極を装着したままターゲット電極に高周波電流を印加し、ゲート絶縁膜１６の上にアモルファスシリコン（ａ-Ｓｉ） からなる半導体能動膜１０を形成する。
（１−３）オーミックコンタクト膜の形成
スパッタ成膜室内をアルゴンガス雰囲気とし、ターゲット電極に ａ-Ｓｉ：ｎ+ 生成用のリンドープシリコンからなるシリコンターゲットを装着し、ターゲットに高周波電流を印加し、半導体能動膜１０上にａ-Ｓｉ：ｎ+からなるオーミックコンタクト膜を形成する。
（１−４）半導体能動膜及びオーミックコンタクト膜のパターニング
オーミックコンタクト膜の表面にレジストを塗布した後、所定の形状にパターンマスクを使用して露光し、エッチングにより半導体能動膜１０とオーミックコンタクト膜の不要部分を除去するパターニングを施して、図１に示すようにゲート電極１５と向かい合う位置にアイランド状の半導体能動膜１０とオーミックコンタクト膜１２，１３を得る。
【００２３】
（１−５）チタンバリア層の形成
オーミックコンタクト膜１２，１３を形成した基板の表面に、チタンターゲットを使用したスパッタ成膜法によりチタン膜を形成する。次いで、信号線４、ドレイン配線６、ソース電極８及びドレイン電極９が配置される位置に所定形状のチタン膜を残して、他の不要部分のチタン膜を除去するパターニングを施す。このようにして信号線４、ドレイン配線６、ソース電極８及びドレイン電極９が配置される位置に、所定形状のチタン膜１１からなるバリア層を形成する。
【００２４】
（１−６）ソース電極及びドレイン電極用の銅薄膜と金属酸化物導電体薄膜の形成
上記基板の表面に（１−１）に記載した走査線、ゲート電極及び容量電極の形成方法と同様にして、ソース電極及びドレイン電極用の銅薄膜と金属酸化物導電体膜をスパッタ成膜する。次いで、銅薄膜と金属酸化物導電体薄膜を前記と同様の方法でパターニング処理して所定形状の信号線４、ドレイン配線６、ソース電極８及びドレイン電極９を得る。
最後にパッシベーション膜１７を形成して薄膜トランジスタ５を搭載した銅配線基板１を得る。
本実施の形態では、チタン膜１１と銅薄膜とを別々に加工する例を示したが、これらの積層膜を一括してエッチング処理しても良い。この際には、ペルオキソ−硫酸−水素カリウム（ＫＨＳＯ5 ）とフッ酸とを含有する水溶液からなるエッチング剤を用いて、上記積層膜に一括エッチングを施すことができる。ここで用いたエッチング剤中のペルオキソ−硫酸−水素カリウムの濃度は、０．０８ないしは２．０ｍｏｌ／ｌであることが好ましい。また、上記エッチング剤中のペルオキソ−硫酸−水素カリウムに対するフッ酸の濃度が０．０５ないしは２．０ｍｏｌ／ｌの範囲内になるように調製されていることが好ましい。また、上記エッチング剤は、酢酸を含有していることが積層膜への濡れ性を向上できる点で好ましく、上記エッチング剤中のペルオキソ−硫酸−水素カリウムに対する酢酸の重量比が１０ないしは７５ｗｔ％の範囲内になるように調製されていることが好ましい。
【００２５】
このようにして得られた本発明の銅配線基板は、銅配線が大気から隔離されているので端子部で銅が酸化されることが無く、又、絶縁膜との原子の相互拡散も防げるので、銅配線の電気抵抗が高くなることもない。又、製造工程も簡略化されるので液晶表示装置用の薄膜トランジスタ基板として有用である。
【００２６】
（第２の実施の形態）
図２と図３は本発明に係わる液晶表示装置の主要部を示す図で、図２は平面配置を示し、図３は図２のＸ−Ｘ’線に沿った液晶表示装置の薄膜トランジスタ部と画素部の断面構造を説明する図である。
図３において上の基板２０と下の基板２１が互いに所定の間隔（セルギャップ）をおいて平行に対向配置され、基板２０と２１の間に液晶層２２が設けられ、基板２０と２１の外側には偏光板２３，２４が配置されている。基板２０，２１と液晶層２２及び偏光板２３，２４とを組み合わせることにより、液晶セル２５が構成されている。
【００２７】
平面的には図２に示すとおり、一方の基板２１上にマトリックス状に複数の走査線４１と信号線４２が形成され、走査線４１と信号線４２に囲まれた領域に線状のコモン電極２６，２６と、線状の画素電極２７とが形成されている。複数の走査線４１は所定の間隔を保って互いに平行に配置され、走査線４１に沿って平行に同一平面上にコモン配線４３が形成されている。走査線４１と信号線４２に囲まれた各領域に、コモン配線４３から直角に２本の線状のコモン電極２６，２６が延び、これら２本のコモン電極２６，２６の先端部が、隣接する他の走査線の近傍で互いの連結されている。コモン配線４３とコモン電極２６に囲まれた部分が画素４８である。
【００２８】
断面構造を見ると、図３のとおり基板２１上にはゲート電極３１、コモン電極２６を覆ってゲート絶縁膜２８が形成され、ゲート絶縁膜２８上にＴＦＴの半導体能動膜３５、ソース電極３２及びドレイン電極３３並びに画素電極２７が形成されている。
走査線４１の信号線４２との交差部近傍がゲート電極３１となり、このゲート電極３１の上にゲート絶縁膜２８を介して半導体能動膜３５を左右両側から挟んだ状態で、ソース電極３２とドレイン電極３３が設けられて薄膜トランジスタ３０を構成している。
【００２９】
前記ソース電極３２は信号線４２に接続され、ドレイン電極３３は容量電極部４７に接続されている。この容量電極部４７から前記線状のコモン電極２６に平行な線状の画素電極２７が延び、画素電極２７の一端はコモン配線２６上に絶縁膜を介して形成されたもう一つの容量電極部４６に接続されている。二ヶ所の容量電極部４６，４７の下には、ゲート絶縁膜２８を介して容量電極（図示略）が配置されている。画素４８は線状の画素電極２７によって二分され、画素電極２７の両側に位置している。
【００３０】
この実施形態の液晶表示装置では、下の基板２１の液晶層側と上の基板２０の液晶層側に配向膜（図示省略）が設けられ、各配向膜は画素電極２７の長手方向に沿った方向に配向処理が施されている。このような配向処理によって基板２０，２１間に存在する液晶層２２の液晶分子は、電界が作用していない状態で長軸を画素電極２７の長手方向に平行にした状態でホモジニアス配列されるようになっている。
【００３１】
また、この実施形態の液晶表示装置では、上の偏光板２３の偏向軸の方向は画素電極２７の長手方向と平行な方向に向けられ、下の偏光板２４の偏向軸の方向は画素電極２７の長手方向と直角な方向に向けられている。また、図３に示すように薄膜トランジスタ３０の上部に位置する上の基板２０の液晶層側には、ブラックマスク３４が配置してある。このブラックマスク３４は、表示に寄与しない薄膜トランジスタ部分や走査線部分あるいは信号線部分を覆い隠すためのものである。
【００３２】
この実施形態の液晶表示装置の構造では、スイッチング素子である薄膜トランジスタの作動によってコモン電極２６と画素電極２７の間に電圧を印加するか否かを切り換えることにより、光透過非透過を切り換える方式をとっている。コモン電極２６と画素電極２７の間に電圧を印加した場合には、液晶分子を上下に基板間で９０度捻った状態（明状態）にすることができる。また、コモン電極２６と画素電極２７の間に電圧を印加しない場合には、液晶分子を配向膜の配向方向に沿ったホモジニアス配列（暗状態）にすることができる。
【００３３】
また、画素電極２７の一端の一部とこれに絶縁膜２８を挟んで対峙するコモン配線４３の一部に設けた容量電極（図示略）をオーバーラップして設けることで、両者間に蓄積容量４５を形成する。この蓄積容量で液晶表示装置に生じる寄生容量の一部を打ち消すことができ、フリッカや焼き付きの原因となる印加電圧の非対称性が小さくなり、表示品質が向上する。
【００３４】
この実施形態の液晶表示装置においては、下の基板２１に接して設けた走査線４１、ゲート電極３１、コモン電極２６、容量電極（図示略）は全て銅薄膜パターン（４１ａ、３１ａ、２６ａ）とＩＴＯ膜パターン（４１ｂ、３１ｂ、２６ｂ）との積層配線パターンから構成してある。また、ゲート絶縁膜２８上に設けた信号線４２、ソース電極３２、ドレイン電極３３、ドレイン配線、画素電極２７は全て銅薄膜パターン（４２ａ、３２ａ、３３ａ、２７ａ）とＩＴＯ膜パターン（４２ｂ、３２ｂ、３３ｂ、２７ｂ）との積層配線パターンから構成してある。さらに、ゲート絶縁膜２８の上に形成する薄膜トランジスタ３０の構成要素であるソース電極３２、ドレイン電極３３及びドレイン配線については、ゲート絶縁膜２８と銅薄膜パターン（３２ａ、３３ａ）との間にバリア層としてチタン膜３８，３９を介在させてある。
【００３５】
図４に走査線４１の断面構造を示す。基板２１に接して走査線４１の銅薄膜パターン４１ａを形成し、その表面全面に走査線４１のＩＴＯ膜パターン４１ｂを形成してある。基板２１の表面に設けるゲート電極３１、コモン電極２６及び容量電極（図示略）も全て同じ構造に構成する。
図５に信号線４２の断面構造を示す。信号線４２は基板２１又は基板２１上に設けたゲート絶縁膜２８の表面に形成する。銅配線を基板２１又は基板２１上に直接接する状態で設けると、ゲート絶縁膜２８の珪素と銅とが元素の相互拡散を起こし、薄膜トランジスタの性能に悪影響を及ぼす。従って、原子の相互拡散を防止するため、基板２１又はゲート絶縁膜２８と銅薄膜パターン４２ａとの間にバリア層として例えばチタン膜３８を介在させる。チタン膜３８の厚さは約５００〜１０００オングストローム程度あれば十分である。
ドレイン配線や画素電極２７並びにソース電極３２やドレイン電極３３も全て同じ構造に構成する。
本実施の形態においても、金属酸化物導電体薄膜としてＩＴＺＯを用いることができることはいうまでもない。
【００３６】
このように薄膜トランジスタ基板の金属導電体部分を銅薄膜とＩＴＯ膜の積層配線パターンとすることにより、導電体部分の電気抵抗が低くなり動作電力の低減と信号遅延の解消に寄与するものとなる。
また、この実施の態様では画素４８がコモン電極２６と画素電極２７に囲まれた部分にあるので、コモン電極２６と画素電極２７は特に透明にする必要はなく、銅電極が有効に利用できる。
【００３７】
上記の薄膜トランジスタ基板は、前述の第１の実施の形態で説明した方法と同一の方法で製造できるので、薄膜トランジスタ部分の形成方法の詳細な説明は省略する。
図３に示すように２枚の基板２０，２１を使用し、基板２０にはブラックマスク３４を形成した後配向膜を形成し、基板２１には薄膜トランジスタとそれに付随する駆動回路を形成した後配向膜を形成し、それぞれの基板の配向膜に配向処理を施す。配向処理を施した２枚の基板をセルギャップ形成用のビーズを介して対向配置した状態で周囲を封止剤により接合して液晶セルを組み立て、セルギャップ内に液晶を注入する。最後に液晶セルの基板外側に偏光板を配して液晶表示装置が完成する。
【００３８】
【発明の効果】
本発明の銅配線基板は導電部が銅と金属酸化物導電体との積層配線パターンからなり、基板に対する銅と金属酸化物導電体の投影形状がほぼ同一に形成してある。このため、銅薄膜を大気から隔離して酸化を防止すると共に、銅と基板あるいは絶縁膜との間の元素の相互拡散を起こさずに安定であり、かつ積層配線パターンのエッチング加工に際して、同一のエッチング方法で全ての積層配線パターンの加工が可能となる。
本発明の銅配線基板を液晶表示装置の薄膜トランジスタ基板として使用すれば、導電体部分の電気抵抗が低くなり動作電力の低減と信号遅延の解消に寄与するものとなる。
本発明の銅配線基板の製造方法に依れば、基板上に銅薄膜と金属酸化物導電体膜を順次成膜した後、同一パターンのマスクを使用して該銅薄膜と金属酸化物導電体膜をパターニングして、基板への投影形状がほぼ同一である配線パターンを得ることができる。いかなる部位の積層配線パターンでも同一のマスクとエッチャントを使用して加工できるので、加工工程が簡素化できる利点を有する。
また、本発明の液晶表示装置は銅と金属酸化物導電体との積層配線パターンからなる導電体を有しているので、動作電力が低減し信号遅延のない高性能な液晶表示装置が達成される。
【図面の簡単な説明】
【図１】  本発明の銅配線基板の断面構造の一部を示す図である。
【図２】  本発明の銅配線基板を使用した薄膜トランジスタ基板の平面構造を説明する図である。
【図３】  図２の薄膜トランジスタ基板の断面構造を説明する図である。
【図４】  図２の薄膜トランジスタ基板の走査線部の断面構造を説明する図である。
【図５】  図２の薄膜トランジスタ基板の信号配線部の断面構造を説明する図である。
【図６】  従来の薄膜トランジスタ基板の構造の一例を示す平面図である。
【図７】  図６の薄膜トランジスタ基板の断面構造を説明する図である。
【符号の説明】
１・・・銅配線基板、２・・・基板、３・・・走査線、４・・・信号線、５・・・ 薄膜トランジスタ、６・・・ドレイン配線、７・・・容量電極、８・・・ソース電極、９・・・ドレイン電極、１０・・・半導体能動膜、１１・・・チタン膜、１２，１３・・・ オーミックコンタクト膜、１５・・・ゲート電極、１６・・・ゲート絶縁膜、１７・・・ パッシベーション膜、１８・・・画素、１９・・・画素電極、２０，２１・・・基板、２２・・・液晶層、２３，２４・・・偏光板、２５・・・液晶セル、２６・・・コモン電極、２７・・・画素電極、２８・・・ゲート絶縁膜、３０・・・ 薄膜トランジスタ、３１・・・ ゲート電極、３２・・・ソース電極、３３・・・ドレイン電極、３５・・・ 半導体能動膜、３６，３７・・・オーミックコンタクト膜、３８，３９・・・チタン膜、４０・・・薄膜トランジスタ基板、４１・・・走査線、４２・・・信号線、４３・・・コモン配線、４６，４７・・・容量電極部、５０・・・ 金属酸化物導電体、５１，５２・・・端子部、５３・・・コンタクトホール、
【図１】
0004238956.tif 000002
【図２】
0004238956.tif 000003
【図３】
0004238956.tif 000004
【図４】
0004238956.tif 000005
【図５】
0004238956.tif 000006
【図６】
0004238956.tif 000007
【図７】
0004238956.tif 000008