(57)【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは１より大きな整数）の直列に接続された利得増幅段を有する対数増幅器であって、それぞれの利得増幅段が一対の差動入力と一対の差動出力とを有し、第１の利得増幅段の前記差動入力が入力信号を受ける当該対数増幅器の差動入力をなしており、
前記対数増幅器は、さらに、
それぞれが対応する利得増幅段の前記差動出力に接続された差動入力と差動出力とを有するＮ個の検出器セルと；
前記Ｎ個の検出器セルの各々の差動出力に接続された入力と、該入力に印加された信号間の差を示す出力信号を出力する出力とを有し、前記差は、前記対数増幅器に入力された前記入力信号の信号強度を示すようになっている差動増幅器と；
を具備し、
前記Ｎ個の検出器セルは、それぞれ、コレクタ、エミッタ及びベースを有する第１のトランジスタと；コレクタ、エミッタ及びベースを有する第２のトランジスタと、コレクタ、エミッタ及びベースを有する第３のトランジスタと、を含み、前記第１及び第２のトランジスタの双方のコレクタが当該検出器セルの前記差動出力をなしており、前記第３のトランジスタのコレクタが第１のトランジスタのコレクタに接続され、該第１及び第３のトランジスタの双方のベースが当該検出器セルの前記差動入力をなしており、
前記Ｎ個の検出器セルの各々が、更に、前記第１、第２及び第３のトランジスタのそれぞれのエミッタに接続され、それらのトランジスタに所定の量の電流を供給するための電源と；前記第１及び第２のトランジスタのベース間に接続された第１の抵抗器と；前記第２及び第３のトランジスタのベース間に接続された第２の抵抗器と；を有しており、
前記Ｎ個の検出器セルのそれぞれの差動入力の各々に信号が印加されないとき、当該検出器セルの差動出力の各々に流れる電流が等しくなるように、前記第１のトランジスタのエミッタのエミッタ領域に対する前記第２のトランジスタのエミッタのエミッタ領域の比及び第３のトランジスタのエミッタのエミッタ領域に対する第２のトランジスタのエミッタのエミッタ領域の比が所定の比率となるように設定されていることを特徴とする対数増幅器。
【請求項２】
前記対数増幅器の差動入力にそれぞれ接続された一対の差動入力と、前記差動増幅器の入力にそれぞれ接続された一対の差動出力とを有する第（Ｎ＋１）番目の検出器セルを更に具備しており、該第（Ｎ＋１）番目の検出器セルは前記Ｎ個の検出器セルのそれぞれと同じ構成を有していることを特徴とする請求項１記載の対数増幅器。
【請求項３】
一対の差動入力と、前記差動増幅器の入力にそれぞれ接続された一対の差動出力とを有する第（Ｎ＋２）番目の検出器セルと、前記対数増幅器の差動入力と前記第（Ｎ＋２）番目の検出器セルの前記一対の差動入力との間に接続されたインピーダンス回路網と、を更に具備し、該第（Ｎ＋２）番目の検出器セルは前記第（Ｎ＋１）番目の検出器セルと同じ構成を有しており、
前記インピーダンス回路網は、前記対数増幅器の差動入力をなす第１の入力と前記第（Ｎ＋２）番目の検出器セルの前記差動入力の第１の入力との間に接続された第１の抵抗と；前記対数増幅器の入力をなす第２の入力と前記第（Ｎ＋２）番目の検出器セルの前記差動入力の第２の入力との間に接続された第２の抵抗と；前記第（Ｎ＋２）番目の検出器セルの前記差動入力の第１の入力と第２の入力との間に接続された第３の抵抗と、を有することを特徴とする請求項２記載の対数増幅器。
【請求項４】
一対の差動入力と、前記差動増幅器の入力にそれぞれ接続された一対の差動出力とを有する第（Ｎ＋３）番目の検出器セルと；前記対数増幅器の差動入力と前記第（Ｎ＋３）番目の検出器セルの前記差動入力との間に接続されたインピーダンス回路網と；を更に具備し、該第（Ｎ＋３）番目の検出器セルは前記第（Ｎ＋１）番目の検出器セルと同じ構成を有しており、
前記インピーダンス回路網は、前記対数増幅器の差動入力をなす第１の入力と前記第（Ｎ＋３）番目の検出器セルの前記差動入力の第１の入力との間に接続された第４の抵抗と；前記対数増幅器の差動入力をなす第２の入力と前記第（Ｎ＋３）番目の検出器セルの前記差動入力の第２の入力との間に接続された第５の抵抗と；前記第（Ｎ＋３）番目の検出器セルの前記差動入力の第１の入力及び第２の入力間に接続された第６の抵抗と、を有することを特徴とする請求項３記載の対数増幅器。
【請求項５】
前記Ｎ個の直列に接続された利得増幅段の各々が相互コンダクタンス増幅段として構成された一対のトランジスタを有していることを特徴とする請求項１記載の対数増幅器。
【請求項６】
前記差動増幅器の出力に接続された負荷を更に有することを特徴とする請求項１記載の対数増幅器。
【請求項７】
前記負荷は抵抗器から成ることを特徴とする請求項６記載の対数増幅器。
【請求項８】
前記第２のトランジスタのエミッタのエミッタ領域をＡとし、前記第１のトランジスタのエミッタのエミッタ領域を１とした場合、前記第２のトランジスタのエミッタのエミッタ領域と前記第１のトランジスタのエミッタのエミッタ領域の比Ａ：１において、Ａは１よりも大きな数字であることを特徴とする請求項１記載の対数増幅器。
【請求項９】
前記第２のトランジスタのエミッタのエミッタ領域をＡとし、前記第３のトランジスタのエミッタのエミッタ領域を１とした場合、前記第２のトランジスタのエミッタのエミッタ領域と前記第３のトランジスタのエミッタのエミッタ領域の比Ａ：１において、Ａは１よりも大きな数字であることを特徴とする請求項８記載の対数増幅器。
【請求項１０】
Ａが２であることを特徴とする請求項８又は９記載の対数増幅器。
【請求項１１】
前記第１及び第２の抵抗器の抵抗値が等しいことを特徴とする請求項１記載の対数増幅器。
【請求項１２】
前記第１、第２及び第３のトランジスタがバイポーラ接合型トランジスタであることを特徴とする請求項１記載の対数増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に対数増幅器に関し、特に多段検出器回路を有する順次圧縮型の多段対数増幅器に関する。また、本発明は、前記対数増幅器の検出器セル、及び前記対数増幅器によって生成された信号の信号強度を判定する方法に関する。
【０００２】
【従来の技術】
一般に、順次圧縮型対数増幅器は良く知られており、ダイナミックレンジの大きな信号に高速に応答することが可能なため広く使用されている。また、順次圧縮型対数増幅器は、自動利得制御回路が信号振幅の変化に応答するのが遅いため使用できない分野に利用されることが多い。前記順次圧縮型対数増幅器は、通常５〜１０の多数の増幅器段にわたって入力信号を順次圧縮することによって対数機能を実現する。前記各増幅器段は、通常２〜４の比較的低いレベルからあるクリティカルレベルまでの線形利得を有する。クリティカルレベルを超えると、前記増幅器段の増分利得は減少するか、ある場合にはゼロとなる。
【０００３】
従来の順次圧縮型対数増幅器の実施例は、図１に示される。図１の対数増幅器１０は、複数個の直列に接続された利得増幅段１４〜２０を有する。
【０００４】
また、対数増幅器は、複数個の検出器セル２４〜３２を有する。検出器セル２６〜３２は、対応する利得増幅段の出力側に接続され、生成される信号の信号強度を判定する。図１に示されるように、付加検出器２４は、第１の利得増幅段１４の入力に接続され、入力信号ＶINの信号強度を判定する。各検出器セルは、検出された信号強度に比例する出力信号を生成する。次に、検出器の出力は、すべて加算され、対数増幅器１０によって生成された信号の全体の信号強度を判定する。図１に示される実施例で、検出器セルは、相互コンダクタンス素子を用いて電流出力を生成する。従って、その加算は、検出器出力を電流バス３４へ結合することにより達成される。電流バス３４において生成された電流ＩLOGは、入力信号ＶINの信号強度の対数関数である。次に、この電流ＩLOGは、負荷抵抗器３８を電流バス３４と接地との間に接続することによって、電圧ＶRSSIに変換される。ここで、ＲＳＳＩは入力信号強度を示す。抵抗器の代わりに相互レジスタンス段を用いてもよい。検出器段２４ 〜３２が実行されると、電圧出力を生成する。この場合、検出器電圧出力を加算するには、簡単な電流バスよりも、むしろ分離電圧加算回路が必要となる。
【０００５】
検出器セルにより生成された出力信号ＶRSSIは、その名の示すとおり、入力信号ＶINの受信信号強度を示す。例えば、携帯電話の分野において、この信号ＶRSSIは、ハンドセットの電力と送信局の電力の双方を変調するのに用いられる。信号ＶRSSIは、受信信号強度が低いと表示する場合、携帯受信器は、送信局へ更に送信電力を必要とする旨を指示することができる。同時に、ＣＯ−チャンネルの干渉を最小とするため、送信電力を最小に保持しなければならない。この干渉は同一周波数で送信する隣接した地理的領域をカバーする２つの基地局によって発生する干渉である。また、信号ＶRSSIは、ハンドセットで使用され、信号レベルに基づいた送信電力を変調する。ハンドセットの送信電力は、一般にＶRSSI信号の信号レベルに反比例する。ハンドセットの過度の電力消費を回避するため、ハンドセットの送信電力は、最小に保持しなければならない。ハンドセットの電力消費を最小にすることは、特に重要である。なぜなら、大半のハンドセットは、有限な電力量を有するバッテリーによって作動するからである。
【０００６】
従来の検出器セルの実施例が、図２に示される。検出器セル２４（図１の検出器セル２４に該当）は、３つのトランジスタＱ１〜Ｑ３を有する。トランジスタは、バイポーラ接合型トランジスタ（ＢＪＴ）であり、第２のトランジスタＱ２の場合、トランジスタＱ１とＱ３のエミッタ領域（ｅ）の倍数（Ｄ）に等しいエミッタ領域（Ｄｅ）を有する。第１の抵抗器ＲBは、第１と第２のトランジスタＱ１とＱ２のベース間に接続され、第２の抵抗器ＲBは、トランジスタＱ２とＱ３のベース間に接続される。トランジスタＱ１〜Ｑ３のエミッタは、電流ＩDを検出器回路へ供給する電源へ接続される。トランジスタＱ１とＱ３のコレクタ４０、４４は、従来から知られているように、それぞれ、負荷又は電源に接続される。トランジスタＱ２のコレクタ４２は、検出器セルの出力をなす。トランジスタＱ１のベースは、検出器セルの第１の入力４６をなし、またトランジスタＱ３のベースは、検出器セルの第２の入力４８をなす。
【０００７】
回路作動中、検出器の入力４６、４８に印加された信号Ｖ0は、正又は負の振幅を有するので、２つの抵抗器ＲBにより形成された抵抗分圧器を使用すると、２つの外側のトランジスタＱ１、Ｑ３のうちの１つに一層きびしい導通状態を生じる。
【０００８】
トランジスタＱ１、Ｑ３の合成コレクタ電流の形態は、ほぼ双曲線状のコサイン曲線に近い。このように、第２のトランジスタＱ２を通して流れる出力電流ＩOUTは、電流ＩDとトランジスタＱ１、Ｑ３のコレクタ電流との間の差に等しい。合成出力電流ＩOUTは、入力信号Ｖ0の関数として図３に示される。図３から明らかなように、出力電流ＩOUTは、何らの入力信号Ｖ0も検出器セルに供給されないとき、最大となる。この最大点の出力電流の大きさは、ＩD×（Ｄ／２＋Ｄ）に等しい。この作用は、信号が検出されないとき、好ましくない電力消費を生ずる。この効果は、検出器セル１つ毎に倍増される。この出力電流の累積効果は、ハンドセットのバッテリー寿命の低下をもたらす。
【０００９】
従って、信号が検出されないとき、何らの出力電流も生成しない検出器セルが要望される。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、信号が検出されないとき、出力電流を生じない検出器セルを提供することである。
【００１１】
【課題を解決するための手段】
本発明に係る検出器は、第１と第３のトランジスタのコレクタ同士を接続して上述の基本的な従来の検出器を改良し、検出器セルの第１の差動出力を形成する。第２のトランジスタのコレクタは、検出器セルの第２の差動出力を形成する。検出器セルに信号が加えられないとき、第１と第２の差動出力に流れる電流が実質的に等しくなるように、第２のトランジスタのエミッタ領域は、第１と第３のトランジスタのエミッタ領域に比例している。差動増幅器は第１と第２の差動入力に接続され、それらに流れる電流の差を演算する。検出器セルに何らの信号も印加されないとき、電流は等しくなるので、検出器セルに信号が印加されないと、差動増幅器は出力電流を生じない。何らの信号も検出されないとき、検出器セル全体の出力がゼロとなるように、実質的に同じ方法で、いくつかの別の検出器セルを前記差動増幅器に接続することができる。
【００１２】
本発明の他の実施例では、さらに追加の別の検出器セルが前記対数増幅器の入力に接続され、それらの検出セルが用いられる。これらの別の検出器セルは、前記対数増幅器の作動レンジを拡大するため、インピーダンス回路網を介して前記対数増幅器の入力に接続される。前記インピーダンス回路網は、前記対数増幅器の入力へ印加された入力信号を減衰し、前記別の検出器がより大きな入力信号を検出し、それにより前記検出器セルの作動レンジを拡大することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。図４は、本発明に係る検出器セル６０を示す。前記検出器セル６０は、入力４６、４８を有する差動対（differential pair）を有し、これらに入力信号Ｖ0が印加される。この入力信号Ｖ0は、前記検出器セル６０によって検出される信号である。また、前記検出器セル６０は、１対の差動出力６２、６４を有する。この検出器セル６０は、３つのトランジスタＱ４、Ｑ５、Ｑ６から構成される。隣接するトランジスタのベース間には、従来と同様に抵抗器が接続される。これらの抵抗器は、入力信号Ｖ0の電圧を分圧する分圧器を形成する。３つのトランジスタのエミッタは、所定電流値ＩDを供給する電源ＩDに接続される。
【００１４】
従来の検出器セルとは異なり、トランジスタＱ６のコレクタは、トランジスタＱ４のコレクタに接続され、これらは、両者で前記差動対の第１の差動出力６２を形成する。一方、トランジスタＱ５のコレクタは、単独で前記差動対の第２の差動出力６４を形成する。
【００１５】
トランジスタＱ５のエミッタ領域は、トランジスタＱ４、Ｑ６に対して、入力信号が前記差動入力４６、４８に印加されないとき、前記第１の差動出力６２に流れる電流Ｉ1が第２の差動出力６４に流れる電流Ｉ2に等しくなるような比例関係にある。この条件が満たされるためには、トランジスタＱ５（２ｅ）のエミッタ領域のトランジスタＱ４（ｅ）及びＱ６（ｅ）のエミッタ領域に対する比は、２：１に等しくなければならない。
【００１６】
差動増幅器７０は、差動出力６２、６４へ接続されており、これらの間を流れる電流Ｉ1とＩ2を比較する。この差動増幅器７０は、２つの電流Ｉ1及びＩ2間の差に比例する出力電流Ｉoutを導線７２上に生成する。負荷抵抗器３８を導線７２へ接続することができ、それにより端子３６において電流Ｉoutを所要の出力電圧信号ＶRSSIに変換することができる。
【００１７】
負荷抵抗器３８の代わりに、相互抵抗素子を使用することもできる。前記検出器セル６０及び差動増幅器７０の作用は、図５を検討すると、明らかとなる。図５において、出力電流Ｉoutは、前記差動入力４６、４８に印加された電圧Ｖ0の関数としてプロットされる。このプロットからも明らかなように、出力電流Ｉoutは、前記検出器セルへ入力電圧が印加されないとき、ほぼゼロとなる。その結果、従来の検出器セルの好ましくない電力消費は、実質的に回避される。
【００１８】
本発明に係る対数増幅器の一部を図６に示す。図６の対数増幅器は、１つの利得増幅段７４のみ示してある。これは、従来の差動対である。前記対数増幅器は、これに加えてさらに複数個の利得増幅段を有するが、これらは簡略化のため示されていない。前記対数増幅器は、１対の差動入力７６、７８を有している。これらの入力は、それらに供給される入力信号ＶINを第１の利得増幅段７４に提供するために、従来と同じ方法で第１の利得増幅段７４に接続されている。この利得増幅段７４は、１対の差動出力８０、８２を有し、前述した用法と同様の方法で、次の利得増幅段に接続されている。
【００１９】
図６の前記対数増幅器は、２つの検出器セル６０、８４を有する。図示されていないが、この対数増幅器で用いられる他の利得増幅段のそれぞれには、別の検出器セルが必要である。図４に示すように、前記検出器セル６０は、１対の差動入力４６、４８を有し、これらの端子は、差動入力７８、７６にそれぞれ接続され、これらに印加された入力信号ＶINを検出する。前記検出器セル６０の差動出力６２、６４は、前記差動増幅器７０の入力７３、７１へそれぞれ接続される。同様に、前記検出器セル８４は、１対の差動入力８６、８８を有している。これらの入力８６，８８は、前記利得増幅段７４によって生成された信号を検出するために、該増幅段の差動出力８２、８０にそれぞれ接続されている。また、前記検出器セル８４は、１対の差動出力９０、９２を有し、これらの出力は、前記差動増幅器７０の入力７３、７１へそれぞれ接続されている。
【００２０】
回路作動中において、前記検出器セルの第１の差動出力６２、９０において生じる出力信号は、共に合成、すなわち加算され、前記差動増幅器７０の第１の入力７３に入力される。また、前記検出器セルの第２の差動出力６４、９２の出力信号は、合成すなわち加算され、前記差動増幅器７０の第２の入力７１へ供給される。次に、差動増幅器は、その入力に印加された加算信号間の差を判定する。ここで差とは、対数増幅器によって生成された信号の信号強度を示すものである。更に、前記対数増幅器へ信号ＶINが印加されないとき、該増幅器において生じる出力電流Ｉoutは実質的にゼロとなる。
【００２１】
本発明の他の実施例を図７に示す。図７では、２つの検出器セル９８、１００が追加され、それぞれ図６の対数増幅器の差動入力７６、７８へ接続されている。前記検出器セル９８、１００は、検出器セルの作動レンジを拡大し、入力信号ＶINの大きな信号振幅を検出する。前記検出器セル９８、１００は、前記検出器セル６０と同様に前記差動増幅器７０へ接続されている。しかし、前記検出器セル９８、１００は、３つの抵抗器から成るインピーダンス回路網を介して前記差動入力７６、７８へ接続されている。例えば、抵抗器Ｒ１は、前記差動入力７８と検出器セル９８の第１の差動入力１０２との間に接続される。第２の抵抗器Ｒ２は、前記差動入力７６と前記検出器セル９８の第２の差動入力１０４との間に接続されている。第３の抵抗器Ｒ３は、検出器セル９８の第１と第２の入力１０４、１０２との間に接続されている。抵抗器Ｒ４〜Ｒ６から構成される前記検出器セル１００のインピーダンス回路網は、同様に、差動入力７６、７８と検出器セル１００との間に接続されている。インピーダンス回路網は、差動入力７６、７８に印加された入力信号ＶINを減衰し、それによって検出器セルが入力信号ＶINを検出できる作動レンジを拡大する。これは、検出器回路の確度を保持しながら、入力信号ＶINを広い作動レンジにすることができる。３つの検出セル６０、１００、９８が図７に示されているが、検出器セルは何個でも使用することができ、各検出器は、それらに接続された適切なインピーダンス回路網を有する。
【００２２】
上記のとおり、好適な実施例により本発明の原理を図示説明したが、本発明は、前記原理から逸脱することなく構成及び細部における改良をすることができる。従って、特許請求の範囲内におけるあらゆる改良・変更について権利を求めるものである。
【００２３】
【発明の効果】
本発明の対数増幅器によれば、検出セルの差動入力に入力信号が印加されなときは、出力電流はほぼゼロとなるので、電力消費量を節減できる。
【図面の簡単な説明】
【図１】従来の対数増幅器のブロック図である。
【図２】図１の対数増幅器の従来の検出器セルの概略図である。
【図３】印加された入力電圧の関数としての図２の検出器の電流出力のグラフである。
【図４】本発明に係る検出器セルの概略図である。
【図５】印加された信号電圧の関数としての図４の検出器セルの電流出力のグラフである。
【図６】図４の検出器セルを使用した対数増幅器の一部の概略構成図である。
【図７】本発明に係る検出器セルを使用した対数増幅器の一部の概略構成図である。
【符号の説明】
４６、４８        差動入力
６０              検出器セル
６２、６４        差動出力
７０              差動増幅器
７１              入力
７２              導線
７３              入力
７４              第１の利得増幅段
７６、７８        差動入力
８０、８２        差動出力
８４              検出器セル
８６、８８        差動入力
９０、９２        差動出力
９８、１００      検出器セル
１０２、１０４    差動入力
Ｑ４、Ｑ５、Ｑ６  トランジスタ
Ｒ１、Ｒ２、Ｒ３  抵抗器
【図１】
0004297520.tif 000002
【図２】
0004297520.tif 000003
【図３】
0004297520.tif 000004
【図４】
0004297520.tif 000005
【図５】
0004297520.tif 000006
【図６】
0004297520.tif 000007
【図７】
0004297520.tif 000008