(57)【特許請求の範囲】
【請求項１】
ヘッダ及びペイロードを有するパケットを受信するパケット交換受信機であって、前記ヘッダは初期同期化のためのプリアンブルを備え、前記パケットは前記ヘッダ内に複数の第１ビットと前記ペイロード内に複数の第２ビットを含み、前記ヘッダ内の各第１ビットはチップレートにおいて第１ビット当たりの第１チップ数によりヘッダスペクトラム拡散処理され、前記ペイロード内の各第２ビットはチップレートにおいて第２ビット当たりの第２チップ数によりヘッダスペクトラム拡散処理され、前記ヘッダは第１ビット数によりペイロードの長さを示す長さフィールドを有し、
前記ヘッダ内のプリアンブルに同期し、前記ヘッダから長さフィールドを読み取るためのヘッダ回路と、
前記ペイロードにおけるチップの第１数の複数の組をカウントし、それによって第１チップカウントを決定する第１チップカウンタと、
前記ペイロードにおけるチップの第２数の複数の組をカウントし、それによって第２チップカウントを決定する第２チップカウンタと、
チップの第２数のカウントおよびチップの第１数のカウントを記憶するためのルックアップテーブルを備えたメモリと、
第１チップカウントを第２チップカウントと比較し、第１チップカウント、第２チップカウント、および、前記メモリ内のルックアップテーブルから、前記長さフィールドからの指定されたバックアップ継続期間における、前記第２チップカウンタによってカウントされる最終第２ビット内に残るチップの第３数を決定するために前記第１チップカウンタへ、前記第２チップカウンタへ、および、前記メモリへ結合されるプロセッサと
を有するパケット交換受信機。
【請求項２】
請求項１記載のパケット交換受信機であって、更に、
前記パケットスペクトラム拡散信号内の前記ヘッダを検出するため、および、前記ヘッダの検出に応答してヘッダ検出信号を出力するための、前記通信チャネルに結合されたヘッダ検出手段と、
前記パケットスペクトラム拡散信号に埋め込まれた前記多重チャネルスペクトラム拡散信号をそれぞれ複数の受信されたスペクトラム拡散チャネルとして逆拡散するための、前記ヘッダ検出手段へ結合された受信機スペクトラム拡散手段と、
複数の受信スペクトラム拡散チャネルを受信符号化済みデータとして多重化するための、前記受信機スペクトラム拡散手段へ結合された多重化手段と、
受信符号化済みデータを受信データとして複号するための、前記多重化手段へ結合された復号手段と、
前記受信データを記憶し、前記受信データをデータ出力へ出力するための、前記復号段へ結合された受信機メモリ手段と、
を有するパケット交換受信機。
【請求項３】
ヘッダ及びペイロードを有するパケットを受信するための、通信チャネルへ結合されたパケット交換受信機であって、前記ヘッダが初期同期化のためのプリアンブルを有し、前記パケットがヘッダ内に複数の第１ビットとペイロード内に複数の第２ビットとを含み、前記ヘッダ内の各第１ビットが、チップレートにおいて、第１ビット当たりチップの第１数によってスペクトラム拡散処理され、前記ペイロード内の各第２ビットが、チップレートにおいて、第２ビット当たりチップの第２数によってスペクトラム拡散処理され、前記ヘッダが第１ビット数によってペイロードの長さを示す長さフィールドを有し、
ＱＡＭスペクトラム拡散信号を搬送周波数から処理周波数に変換するために、通信チャネルへ結合された翻訳デバイスを有し、前記ＱＡＭスペクトラム拡散信号が第１多重チャネルスペクトラム拡散信号と第２多重チャネルスペクトラム拡散信号とを含み、
処理周波数において、前記ＱＡＭスペクトラム拡散信号内のヘッダを検出し、前記ヘッダの検出に応答して、ヘッダ検出信号を出力するための、前記翻訳デバイスへ結合された複数のヘッダ整合フィルタ積分器を有し、
前記ヘッダ内のプリアンブルに同期し、前記ヘッダから長さフィールドを読み取るためのヘッダ回路を有し、
ペイロードにおいて、チップの第１数の複数の組をカウントし、それによって第１チップカウントを決定するための第１チップカウンタを有し、
ペイロードにおいて、チップの第２数の複数の組をカウントし、それによって第２チップカウントを決定するための第２チップカウンタを有し、
チップの第２数のカウントおよびチップの第１数のカウントを記憶するためのルックアップテーブルを有するメモリを有し、
第１チップカウントを第２チップカウントと比較し、第１チップカウント、第２チップカウント、及び、前記メモリ内のルックアップテーブルから、長さフィールドからの規定されたバックアップ継続期間において、前記第２チップカウンタによってカウントされる最終の第２ビット地に残るチップの第３数を決定するための、前記第１チップカウンタへ、前記第２チップカウンタへ、および、前記メモリへ結合されたプロセッサを有し、
前記翻訳デバイスおよび前記ルックアップテーブルへ結合された複数の第１データ整合フィルタを有し、前記複数の第１データ整合フィルタの各々が、前記ＱＡＭスペクトラム拡散信号に埋め込まれた第１多重チャネルスペクトラム拡散信号をそれぞれ複数の第１受信スペクトラム拡散チャネルとして逆拡散するために複数のチップシーケンス信号のチップシーケンス信号にそれぞれ整合するインパルス応答を有し、
前記翻訳デバイスへ結合された複数の第２データ整合フィルタを有し、前記第２データ整合フィルタの各々が、前記ＱＡＭスペクトラム拡散信号に埋め込まれた第２多重チャネルスペクトラム拡散信号をそれぞれ複数の第２受信スペクトラム拡散チャネルとして逆拡散するために複数のチップシーケンス信号のチップシーケンス信号にそれぞれ整合するインパルス応答を有し、
前記複数の第１および第２受信スペクトラム拡散チャネルを受信符号化済みデータとして多重化するための、前記複数の第１データ整合フィルタおよび前記複数の第２データ整合フィルタへ結合されたマルチプレクサを有し、
受信符号化済みデータを受信データとして復元するための、前記マルチプレクサへ結合されたデコーダを有し、
受信データを記憶し、受信データをデータ出力に出力するための、前記デコーダへ結合された受信ＦＩＦＯメモリ
を有するパケット交換受信機。
【請求項４】
ヘッダ及びペイロードを有するパケットを受信するパケット受信機の制御方法であって、前記ヘッダが初期同期化のためのプリアンブルを有し、前記パケットが前記ヘッダ内の複数の第１ビットと前記ペイロード内の複数の第２ビットを含み、前記ヘッダ内の各第１ビットはチップレートにおいて第１ビット当たりの第１チップ数によりヘッダスペクトラム拡散処理され、前記ペイロード内の各第２ビットはチップレートにおいて第２ビット当たりの第２チップ数によりヘッダスペクトラム拡散処理され、前記ヘッダは第１ビット数によりペイロードの長さを示す長さフィールドを有し、
前記ヘッダ内のプリアンブルへ同期するステップと、
前記ヘッダから長さフィールドを読み取るステップと、
第１チップカウンタを用いて、前記ペイロードにおけるチップの第１数の複数の組をカウントし、それによって第１チップカウントを決定するステップと、
第２チップカウンタを用いて、前記ペイロードにおけるチップの第２数の複数の組をカウントし、それによって第２チップカウントを決定するステップと、
前記チップの第２数のカウントおよび前記チップの第１数のカウントをルックアップテーブルに記憶するステップと、
第１チップカウントと第２チップカウントを比較するステップと、
第１チップカウント、第２チップカウント、および、前記ルックアップテーブルから、前記長さフィールドからの規定されたバックアップ継続期間において、前記第２チップカウンタによってカウントされる最終第２ビット内に残るチップの第３数を決定するステップと
を含むパケット交換受信機の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパケット交換方式に関し、更に詳細には、ＩＥＥＥ規格８０２．１１（ＣＳＭＡ／ＣＡ）に適合し、符号化されたメッセージを受信し、その長さを互換性のない時間単位において正確に解釈するよう作動可能な方式に関する。
【０００２】
【従来の技術】
現行ＩＥＥＥ規格８０２．１１はパケットにおけるデータ伝送を提供する。各パケットはヘッダ又はオーバヘッド部分及びペイロード又はデータ部分を含む。オーバヘッド部分は初期同期化に関するプリアンブル、２進または直交位相シフトキーイングインジケータ、および、長さフィールドを含む。長さフィールドは、論理チャネル話中信号を上位層用に保持するためにマイクロセカンドで表したペイロードの継続期間を識別する。パケットは、例えばビット当たりのような記号当たり１１チップのバーカーコードを用いて拡散される。各ビットは１マイクロセカンドである。記号カウンタと同じ１マイクロセカンドのカウンタの具体化が簡単なことにより便利性が得られる。更に、１ビットが１マイクロセカンドに等しいので、長さフィールドは当該パケットのデータ部分を受信するために必要な時間に相当する。低速８０２．１１デバイスに関しては、ビットレートは１Ｍｂｐｓ（ＢＰＳＫ）または２Ｍｂｐｓ（ＱＰＳＫ）であるので、ペイロード内のビット数を長さフィールドから算定することは困難ではない。ただし、１ＭＢＰＳによって分割できない多重転送レートが用いられる場合には、計算は困難になる。本発明はこの難問を解決する。
【０００３】
【発明が解決しようとする課題】
ＩＥＥＥ規格８０２．１１を実現する現行ハードウェアとの互換性を必要とし、記号継続期間が異なる方式の場合には、衝突回避は効率的に実行することが問題となる。
【０００４】
【課題を解決するための手段】
本発明の総体的な目的は、ヘッダに用いられる個数と異なるビット当たりのチップ数を持ち、同時に、ヘッダに用いられるビットに関してペイロードのフィールドの長さを示すビットをペイロード内において検出するシステムおよび方法である。
【０００５】
本発明の他の目的は、バーカーシーケンスに１つのチップを加えることにより直交チップシーケンス信号を有するシステムおよび方法である。
【０００６】
本発明の更に追加的目的はＩＥＥＥ規格８０２．１１に適合し、かつＩＥＥＥ規格８０２．１１の下においてパケットに必用な受信時間に等しいか又は更に大きい受信時間を必用とするメッセージサイズを受信するプロプリエタリモードにおいて作動可能なパケット交換方式である。
【０００７】
本発明の更なる目的は、直交性を達成し、それによって衝突を回避するためのパケット交換方式である。
【０００８】
本発明によれば、ここに具体化され、かつ広範囲に亙って記述するように、ＣＳＭＡ／ＣＡ方式用の効率的な衝突回避サブシステム及び方法を含むパケット交換受信機の改良が提供される。パケット交換受信機は、初期同期化のためのプリアンブルを有するヘッダを用いて、ヘッダ及びペイロードを有するパケットを受信する。前記パケットはヘッダに含まれる複数の第１ビットおよびペイロードに含まれる複数の第２ビットを含む。ヘッダ内の各第１ビットは、チップレートにおいて、第１ビット当たりの第１チップ数によりスペクトラム拡散処理される。ペイロード内の各第２ビットは、チップレートにおいて、第２ピット当たりの第２チップ数によりスペクトラム拡散処理される。前記第１ビットをスペクトラム拡散処理するためのチップシーケンス信号に関するチップレートは、前記第２ビットをスペクトラム拡散処理するために用いられるチップレートと同じである。前記ヘッダは、第１ビット数によるペイロードの長さを示す長さフィールドを含む。
【０００９】
衝突回避サブシステムは、ヘッダ回路、第１チップカウンタ、第２のチップカウンタ、メモリ、及び、プロセッサを含む。前記ヘッダ回路は、ヘッダ内の前記プリアンブルに同期し、前記ヘッダから長さフィールドを読み取る。ペイロードにおいて、前記第１チップカウンタはチップの第１数の複数の組をカウントし、それによって第１チップカウントを決定する。ペイロードにおいて、前記第２チップカウンタはチップの第２数の複数の組をカウントし、それによって第２チップカウントを決定する。前記メモリは、チップの第２数のカウントおよびチップの第１数のカウントを記憶するためのルックアップテーブルを有する。前記プロセッサは第１チップカウントを第２チップカウントと比較し、第１チップカウント、第２チップカウント、および、ルックアップテーブルから、長さフィールドからの指定されたバックアップ継続期間において、第２チップカウンたによってカウントされるペイロードにおける最終第２ビット内に残るチップの第３数を決定する。受信機は、受信を何時停止するかを決定するために長さフィールドにおける値を使用し、衝突回避制御信号のオン状態において送信機の送信を停止する衝突回避制御信号を生成する。
【００１０】
更に、本発明は、初期同期化のためのプリアンブルおよびペイロード内の第１ビット数を示す長さフィールドを含むヘッダ及びペイロードを含むパケットを受信するパケット交換受信機と共に使用するための衝突回避方法を含む。前記ヘッダは、第１ビット当たりの第１チップ数によってスペクトラム拡散処理された各第１ビットを有する複数の第１ビットを含む。前記ペイロードは第１ビット当たりの第２チップ数によってスペクトラム拡散処理された各第２ビットを有する複数の第２ビットを含む。
【００１１】
本方法は、前記プリアンブルに同期するステップおよび前記ヘッダから長さフィールドを読み取るステップを含む。次に、本方法は、ペイロードにおいて、第１チップカウンタを用いて第１チップ数の組をカウントするステップを含み、前記第１チップ数の各組は１ビットを構成する。次に、本方法は、ペイロードにおいて、第２チップカウンタを用いて第２チップ数の組をカウントするステップを含み、前記第２チップ数の各組はビット１を構成するが、前記第２チップ数の各組は前記第１チップ数の各組におけるチップ数よりも大きい数のチップを含む。次に、本方法は、第１チップカウントと第２チップカウントを比較するステップを含み、ルックアップテーブルおよび第１チップカウントと第２チップカウントの比較から、長さフィールドからの指定バックアップ継続期間における、第２チップカウンタによってカウントされる最終第２ビットに残る第３チップ数を決定するステップを含む。
【００１２】
本発明の追加的な目的および利点は後続する記述にその一部分が記載され、また、その一部分は前記記述から明白であるか、或いは、本発明の実施によって学習可能である。更に、本発明の目的および利点は、添付請求の範囲において特に指摘されている手段および組合わせによって理解および達成可能である。
【００１３】
【発明の実施の形態】
本発明の好ましい実施形態について、添付図面に示す例を参照しながら詳細に説明することとする。ここに、幾つかの図面を通じて同様のエレメントには同様の参照番号が用いられる。
【００１４】
本発明は、スペクトラム拡散パケット交換方式と共に使用するための２進または直交振幅変調（ＱＡＭ）スペクトラム拡散信号を用いた新規な衝突回避サブシステムを提供する。
【００１５】
好ましい一実施例における２進スペクトラム拡散信号はヘッダを含み、第１多重チャネルスペクトラム拡散信号であっても差し支えないペイロードがこれに時間的に追従する。ヘッダはペイロード、即ち、多重チャネルスペクトラム拡散信号と連結される。ここで使用する「ヘッダ」は信号のオーバヘッド部分を含むことが定義されている。図１に示すように、このオーバヘッド部分は、少なくとも、信号パケットの初期同期化のためのプリアンブル、２進Ｂまたは直交Ｑ変調振幅変調用インディケータ、および、多重チャネルスペクトラム拡散信号におけるビット数を識別する長さフィールドを含む。
【００１６】
ヘッダは、当該技術分野において周知の技法を用いて、チップシーケンス信号を伴ったヘッダ記号シーケンス信号のスペクトラム拡散処理から生成される。ヘッダ記号シーケンス信号は事前に定義された記号のシーケンスである。ヘッダ記号シーケンス信号は一定の値、即ち、一連のビット１または記号、または、一連のビット０または記号、または、交互配置されたビット１とビット０または交流配置された記号、または、疑似ランダム記号列、または、必要に応じて、他の事前に定義されたシーケンスであっても差し支えない。チップシーケンス信号はユーザにより定義され、一般に実際ニハヘッダ記号シーケンス信号と共に用いられる。好ましい実施例において、チップシーケンスは長さが１１のバーカーシーケンスから得られる。
【００１７】
ペイロードにおいて、当該ペイロードの各スペクトラム拡散チャネル、即ち、２進スペクトラム拡散信号の多重チャネルスペクトラム拡散信号部分は、それぞれのチップシーケンス信号を伴ったサブデータシーケンス信号のスペクトラム拡散処理によって当該技術分野においてヘッダ用に使用される周知の技法から同様に生成される。サブデータシーケンス信号はデータ、またはデータに変換されたアナログ信号、信号情報、またはデータ記号またはビットの他のソースから生成可能である。チップシーケンス信号はユーザ定義であっても差し支えなく、複数のスペクトラム拡散チャネル生成に用いられる他のチップシーケンス信号に直交することが好ましい。図２は、スペクトラム拡散信号のペイロード部分を示す。
【００１８】
好ましい実施例におけるＱＡＭスペクトラム拡散信号は第１ヘッダを含み、第１多重チャネルスペクトラム拡散信号であっても差し支えない第１ペイロードがこれに時間的に後続し、更に、第２のヘッダを含み、第２多重チャネルスペクトラム拡散信号であっても差し支えない第２ペイロードがこれに時間的に後続する。前記の第１および第２ヘッダは、それぞれ、第１および第２多重チャネルスペクトラム拡散信号と連結される。ここで使用する「ヘッダ」は信号のオーバヘッド部分を含むことが定義されている。図１に示すように、このオーバヘッド部分は、少なくとも、信号パケットの初期同期化のためのプリアンブル、２進Ｂまたは直交Ｑ変調振幅変調用インディケータ、および、多重チャネルスペクトラム拡散信号におけるビット数を識別する長さフィールドを含む。
【００１９】
ヘッダは、当該技術分野において周知の技法を用いて、チップシーケンス信号を伴ったヘッダ記号シーケンス信号のスペクトラム拡散処理から生成される。ヘッダ記号シーケンス信号は事前に定義された記号のシーケンスである。ヘッダ記号シーケンス信号は一定の値、即ち、一連のビット１または記号、または、一連のビット０または記号、または、交互配置されたビット１とビット０または交流配置された記号、または、疑似ランダム記号列、または、必要に応じて、他の事前に定義されたシーケンスであっても差し支えない。チップシーケンス信号はユーザにより定義され、一般に実際ニハヘッダ記号シーケンス信号と共に用いられる。好ましい実施例において、チップシーケンスは長さが１１のバーカーシーケンスから得られる。
【００２０】
ペイロードにおいて、ＱＡＭスペクトラム拡散信号の第１および第２の重チャネルスペクトラム拡散信号部分の各々はそれぞれのチップシーケンス信号を伴ったサブデータシーケンス信号のスペクトラム拡散処理によって当該技術分野においてヘッダ用に使用される周知の技法から同様に生成される。サブデータシーケンス信号はデータ、またはデータに変換されたアナログ信号、信号情報、またはデータ記号またはビットの他のソースから生成可能である。チップシーケンス信号はユーザ定義であっても差し支えなく、複数のスペクトラム拡散チャネル生成に用いられる他のチップシーケンス信号に直交することが好ましい。図２は、スペクトラム拡散信号のペイロード部分を示す。
【００２１】
ＱＡＭパケット交換方式おいて、各パケット送信機は、送信機メモリ手段、エンコーダ手段、デマルチプレックサ手段、送信機スペクトラム拡散手段、コンバイナ手段、ヘッダ手段、および、送信機サブシステム手段を含む。前記エンコーダ手段は送信機メモリ手段に結合される。前記エンコーダ手段に結合される前記デマルチプレックサ手段は複数の出力を有する。前記送信機スペクトラム拡散手段は前記デマルチプレックサ手段の複数の出力に結合される。コンバイナ手段は、送信機スペクトラム拡散手段とヘッダ手段との間に結合される。
【００２２】
送信機メモリ手段はデータ入力に結合され、前記データ入力からのデータを記憶する。前記エンコーダ手段は送信機メモリ手段からのデータを符号化済みデータとして符号化する。前記デマルチプレックサ手段は符号化済みデータを複数の第１サブデータシーケンス信号と複数の第２サブデータシーケンス信号とに逆多重化し、それぞれのサブデータシーケンス信号は前記デマルチプレックサ手段のそれぞれの出力に現れる。
【００２３】
前記の送信機スペクトラム拡散手段は複数の第１サブデータシーケンス信号の各々、および、それぞれのチップシーケンス信号を伴った複数の第２サブデータシーケンス信号の各々をスペクトラム拡散処理する。送信機スペクトラム拡散手段の出力は複数の第１スペクトラム拡散チャネルおよび複数の第２スペクトラム拡散チャネルであり、各スペクトラム拡散チャネルは前記デマルチプレックサ手段の出力の１つに対応する。コンバイナ手段は、複数の第１スペクトラム拡散チャネルを第１多重チャネルスペクトラム拡散信号として、また、複数の第２スペクトラム拡散チャネルを第２多重チャネルスペクトラム拡散信号として代数的に組み合わせる。前記ヘッダ手段は第１ヘッダを前記第１多重チャネルスペクトラム拡散信号に連結し、また、第２ヘッダを前記第２多重チャネルスペクトラム拡散信号に連結する。第１ヘッダ及び第２ヘッダはそれぞれチップシーケンス同期化に関するプリアンブルを有する。第１パケットスペクトラム拡散信号および第２パケットスペクトラム拡散信号はヘッダ手段の出力に現れる。送信機サブシステム手段は、搬送周波数において、第１パケットスペクトラム拡散信号および第２パケットスペクトラム拡散信号を、通信チャネルにより、電波を使用し、ＱＡＭスペクトラム拡散信号として伝送する。
【００２４】
パケット受信機の各々は、翻訳手段、ヘッダ検出手段、衝突回避手段、受信機スペクトラム拡散手段、多重化手段、復号化手段、および、受信機メモリ手段を含む。前記翻訳手段は前記通信チャネルに結合される。前記ヘッダ検出手段は、受信機スペクトラム拡散手段と衝突回避手段との間に結合される。受信機スペクトラム拡散手段は翻訳手段および多重化手段に結合される。前記復号手段は多重化手段と受信機メモリ手段との間に結合される。受信機メモリ手段の出力にはデータが現れる。
【００２５】
翻訳手段は、受信したＱＡＭスペクトラム拡散信号を搬送周波数から処理周波数に変換する。処理周波数は無線周波数（ＲＦ）、中間周波数（ＩＦ）、ベースバンド周波数、または、データ処理用として望ましい周波数であって差し支えない。
【００２６】
ヘッダ検出手段は、処理周波数における第１ヘッダ及びＱＡＭスペクトラム拡散信号に埋め込まれた第２信号を検出する。ヘッダ検出手段は、第１ヘッダおよび第２ヘッダの検出に応答して、ヘッダ検出信号を出力する。
【００２７】
衝突回避手段はヘッダ内のプリアンブルに同期し、当該ヘッダから長さフィールドを読み取る。第１および第２チップカウントおよびルックアップテーブルを用いて、衝突回避手段は衝突回避信号を生成する。
【００２８】
受信機スペクトラム拡散手段は第１多重チャネルスペクトラム拡散信号およびＱＡＭスペクトラム拡散信号内に埋め込まれた第２多重チャネルスペクトラム拡散信号を複数の第１スペクトラム拡散信号および複数の第２スペクトラム拡散信号として逆拡散する。多重化手段は複数の第１スペクトラム拡散信号および複数の第２スペクトラム拡散信号を符号化されたデータとして多重化する。復号手段は符号化されたデータを復号し、受信機メモリ手段は復号手段からのデータを記憶し、データを出力する。
【００２９】
図３に示す代表的構成において、送信機メモリ手段は送信機先入れ先出し（送信機ＦＩＦＯ）メモリ４１として具体化される。当該技術分野において周知のように、送信機ＦＩＦＯメモリ４１はランダムアクセスメモリ（ＲＡＭ）または他のメモリコンポネントを用いても差し支えない。送信機ＦＩＦＯメモリ４１はディジタル信号プロセッサ（ＤＳＰ）の一部分、或いは、特定用途集積回路（ＡＳＩＣ）の一部分であっても差し支えない。
【００３０】
アナログ信号の場合には、アナログをデータに変換するために送信機ＦＩＦＯメモリ４１への入力の前にＡ‐Ｄコンバータが挿入される。信号Ａ‐Ｄコンバータはアナログ信号を多重水準値の１つに変換するか、または、１ビットＡ‐Ｄコンバータ、即ち、ハードリミッタであっても差し支えない。
【００３１】
エンコーダ手段はエンコーダ４２として具体化される。エンコーダ４２は暗号化装置または他のプライバシデバイスであっても差し支えない。エンコーダ及びプライバシデバイスは、データの暗号化またはスクランブル用とあいて当該技術分野において周知である。保安が最重要項目でない場合には、リニアシフトレジスタから生成されるビットシーケンス信号のモジューロ２加算技法を用いてプライバシの保持が達成可能である。プライバシが高度の重要性を持つ場合には、例えば、データ暗号化規格（ＤＥＳ）アルゴリズムから生成される暗号化シーケンスを用いることも可能である。
【００３２】
エンコーダ４２は送信機ＦＩＦＯメモリ４１からのデータを符号化済みデータとして符号化する。符号化プロセスは、任意の暗号化デバイスを使用することにより、プライバシデバイス、または、コード化されたデータとして特定のデータチャネルを一意的に区別する他のデバイスを含むことも可能である。ここで使用される「符号化データ」という用語は、プライバシ保持のために暗号化されるか、または、スクランブルされたデータを広範囲に亙って意味するものとする。ただし、プライバシは符号化されたデータを必ずしも必要としない。符号化されたデータは、第１ＱＡＭスペクトラム拡散信号と第２ＱＡＭスペクトラム拡散信号を区別するために役立つ。
【００３３】
デマルチプレックス手段はデマルチプレックサ４４として具体化される。デマルチプレックサ４４は直列−並列コンバータとして具体化可能である。デマルチプレックサ４４の複数の第１出力と複数の第２出力に分割される。デマルチプレックサ４４の各出力は符号化された信号のデマルチプレクスされた部分を含む。
【００３４】
送信機スペクトラム拡散手段はチップシーケンス手段および複数の第１プロダクトデバイス５１、５２、５８と複数の第２プロダクトデバイス１５１、１５２、１５８として具体化される。チップシーケンス手段は複数のチップシーケンス信号を生成するチップシーケンスゼネレータ３９として具体化可能である。
【００３５】
その代りに、トランスミッタ送信機スペクトラム拡散手段は、複数のチップシーケンス信号を記憶するためにデマルチプレックサ４４の複数の出力とメモリデバイスとの間に結合された複数のＥＸＣＬＵＳＩＶＥ−ＯＲゲートとして具体化可能である。この実施例において、メモリデバイスはそれぞれのサブデータシーケンス信号に応答してそれぞれのチップシーケンス信号を出力する。
【００３６】
第３の代替案は、適当な検出器を備えたメモリデバイスとして具体化された送信機スペクトラム拡散手段を含み、その結果、特定のデータ記号またはデマルチプレックサの特定出力の出力におけるデータビットに応答して、チップシーケンス信号が前記のデータ記号またはデータビットに代置される。送信機スペクトラム拡散手段は複数のチップシーケンス信号を出力することのできる当該技術分野において周知の他の技術としても具体化可能である。
【００３７】
組み合わせ手段は、第１コンバイナ４５および第２コンバイナ１４５として具体化可能であり、ヘッダ手段は、第１ヘッダをデータと連結するための第１ヘッダデバイス４６、および、第２ヘッダをデータと連結するための第２ヘッダデバイス１４６として具体化され、送信機サブシステム手段は送信機サブシステムとして具体化される。メモリ１４４は、第１ヘッダデバイス４６および第２ヘッダデバイス１４６によって用いられるヘッダを記憶することが出来る。ヘッダを記憶するためのメモリは第１ヘッダデバイス４６および第２ヘッダデバイス１４６の一部分として含まれても差し支えない。その代りに、当該技術分野において周知のように適当なタップを備えたシフトレジスタはヘッダを生成可能である。
【００３８】
送信機サブシステムは、第１多重チャネルスペクトラム拡散信号を搬送周波数へシフトするためのオッシレータ４９および同位相乗算器デバイス４８、第２多重チャネルスペクトラム拡散信号を搬送周波数へシフトするために９０度移相デバイス１４７を介してオッシレータ４９に結合される直交位相乗算器デバイス１４８、通信チャネルを介して信号を伝送するための当該技術分野において周知のコンバイナ５２および電力増幅器５９、及び／又は、他の回路を含む。ＱＡＭスペクトラム拡散信号はアンテナ６０を用いて伝送される。ＱＡＭ変調機器６７は鎖線内のエレメントを含む。
【００３９】
図３に示すように、エンコーダ４２は、送信機ＦＩＦＯメモリ４１とデマルチプレックサ４４との間に結合される。チップシーケンスゼネレータ３９は複数の第１プロダクトデバイス５１、５２、５８および複数の第２プロダクトデバイス１５１、１５２、１５８に結合される。第１コンバイナ４５は複数の第１プロダクトデバイス５１、５２、５８と第１ヘッダデバイス４６との間に結合され、第１ヘッダデバイス４６は同位相乗算器デバイス４８に結合される。第２コンバイナ１４５は複数の第２プロダクトデバイス１５１、１５２、１５８、と第２ヘッダデバイス１４６との間に結合され、第２ヘッダデバイス１４６は直交位相乗算器デバイス１４８に結合される。
【００４０】
送信機ＦＩＦＯメモリ４１はデータ入力からデータを受け取り、そのデータを記憶する。送信機ＦＩＦＯメモリ４１に記憶された第１データは送信機ＦＩＦＯメモリ４１から出力された第１データである。
【００４１】
エンコーダ４２は送信機ＦＩＦＯ４１からのデータを符号化する。エンコーダ４２はプライバシタイプの符号化を用いてデータを符号化、即ち、データをスクランブルするか又は暗号化する。従って、符号化されたデータはスクランブルされるか又は暗号かされたデータである。
【００４２】
エンコーダ４２は異なるユーザからのデータを区別するために必要である。符号化されたデータを解読するための適当なキーを用いることにより、特定のユーザからのデータは他のユーザからのデータと区別される。従って、１つのユーザチャネルが特定のチップシーケンスによって定義される場合には、データの符号化は、他の多重チャネルスペクトラム拡散方式と異なり、１つのユーザチャネルを定義することである。エンコーダ４２を用いてデータをコード化することにより、１つの共通組のチップシーケンス信号を全てのユーザによって使用することが可能であり、フィルタ又は相関器を整合するコストが軽減される。この場合、受信機において、各ユーザ用に異なる組の整合フィルタまたは相関器を必要とせず、その代りに、全てのユーザからの多重チャネルスペクトラム信号を逆拡散（デスプレディング）するために１組の整合フィルタまたは相関器が必要であるので、コストの軽減が達成される。
【００４３】
デマルチプレックサ４４はコード化されたデータを、デマルチプレックサ４４のそれぞれの出力においてそれぞれのサブデータシーケンス信号を伴った複数の第１サブデータシーケンス信号と複数の第２サブデータシーケンス信号に逆多重化する。一般に、複数の第１サブデータシーケンス信号はデマルチプレックサ４４から出力されたデータシーケンス信号の半分であり、複数の第２サブデータシーケンス信号はデマルチプレックサ４４から出力されたデータシーケンス信号のもう一方の半分である。
【００４４】
チップシーケンスゼネレータ３９は複数のチップシーケンス信号を生成する。複数のチップシーケンス信号の各チップシーケンス信号は前記複数のチップシーケンス信号のうちの他のチップシーケンス信号との相関度が低く、前記複数のチップシーケンス信号のなかの他のチップシーケンス信号に直交することが好ましい。
【００４５】
データ拡散の用いられるチップシーケンスは必ずしも疑似ノイズシーケンスである必要はない。好ましい実施例において、チップシーケンスは長さ１１のバーカーシーケンスから求められ、各バーカーシーケンスは長さ１１の元のバーカーシーケンスのシフトである。バーカーシーケンスを直交設定するためには、長さ１１の元のバーカーコードの各シフトは１を用いて増補される。その結果、ビット当たり１２チップとなる。この増補は、本発明の衝突回避サブシステムの第２モードによって用いられる。
【００４６】
好ましい実施例において、チップシーケンスゼネレータ３９は、疑似ランダムコードシーケンスとの組み合わせによってバーカーシーケンスから特定のチップシーケンス信号を生成する。従って、バーカーシーケンスは同じ疑似ランダムシーケンスが乗ぜられる。疑似ランダムシーケンスと共にバーカーシーケンスを使用すると、対多重通路保護ならびに一層良好な相互相関が与えられる。
【００４７】
【表１】
0004295404.tif 000002
【００４８】
表１のマトリックスはバーカーシーケンス集合を示す。各行は当該行の回転によって得られるバーカーシーケンスである。前記の回転は第２エレメントから第１２エレメントまでに限って影響する。第１エレメントは同じ状態を維持し、「１」であり、これは、バーカーシーケンスを直交させる増補記号である。
【００４９】
図４に示すように、受信機において、翻訳手段は、オッシレータ６３および周波数固定ループ７０を備えた翻訳デバイス６２として示される。ヘッダ検出手段は、整合フィルタ及び収集回路１１内に所在する複数のヘッダ整合フィルタ積分器として具体化される。衝突回避手段は衝突回避サブシステム９０として具体化される。受信機スペクトラム拡散手段は、整合フィルタ及び収集回路１１の中に所在する複数のデータ整合フィルタを含み、多重化手段はマルチプレクサ８０として具体化され、復号手段はデコーダ８１として具体化される。受信機メモリ手段は受信機先入れ先出し（受信機ＦＩＦＯ）メモリ８２として具体化される。
【００５０】
翻訳デバイス６２はアンテナ７７を介して通信チャネルに、また、増幅器６４を介して整合フィルタ及び収集回路１１結合される。翻訳デバイス６２はオッシレータ６３に結合され、オッシレータ６３は周波数固定ループ７０に結合される。整合フィルタ及び収集回路１１内の複数のヘッダ整合フィルタ積分器は周波数固定ループ７０に結合される。衝突回避サブシステム９０は、整合フィルタ及び収集回路１１内のヘッダ整合フィルタ積分器に結合される。整合フィルタ及び収集回路１１内の複数の第１及び第２データ整合フィルタは翻訳デバイス６２とマルチプレクサ８０との間に結合される。デコーダ８１は、マルチプレクサ８０と受信機ＦＩＦＯメモリ８２との間に結合される。
【００５１】
翻訳デバイス６２は、受信したＱＡＭスペクトラム拡散信号を搬送周波数から処理周波数へ変換する。翻訳デバイス６２は、本開示においては搬送周波数で変調された受信ＱＡＭスペクトラム拡散信号である情報信号をＩＦ又はベースバンドに変換するための、当該技術分野において周知のミキサであってもさしつかえない。処理周波数はＲＦ、ＩＦ、ベースバンド周波数、又は、デジタル信号プロセッサ用として所要の他の周波数であっても差し支えない。受信ＱＡＭスペクトラム拡散信号をシフトするための信号はオッシレータ６３によって生成される。ＱＡＭスペクトラム拡散信号は同位相成分および直交位相成分に処理される。
【００５２】
本発明の衝突回避サブシステム９０は２つのモードにおいて作動する。第１のモードはＩＥＥＥ規格８０２．１１に適合し、ただ１つのシーケンス、即ち長さ１１の元のバーカーコードを使用する。このモードにおいて維持されるデータレートは１および２Ｍｂｐｓである。第２のモードはヘッダ用にバーカーコードを用いるが、ペイロード用に第１２番目のチップを用いてコードが増補される。第２のモードにおいて維持されるデータレートは最大２０．１７Ｍｂｐｓに達する。この実施例において、最大データレートは４．８３Ｍｂｐｓである。帯域幅の拡張なしに高いデータレートが得られる。両方モードは同じクロック（チップ）レートを用いる。これは、チップの具体化例における利点である。
【００５３】
第２のモードにおいて、衝突回避サブシステム下の好ましい実施例においては、ヘッダ用の長さ１１の元のバーカーコードまたはパケットのオーバヘッド部分を用いてランダムデータが拡大される。入力データはチップ当たり２サンプルのレートでサンプリングされる。ただし、パケット信号のでーた部分またはペイロードに関しては、好ましい実施例において、データはバーカーコードに１チップを加えて、即ち、ビット当たり１２チップによって拡大される。この場合、第１２番目のチップはバーカーシーケンスを直交させる。
【００５４】
第２のモードにおいて受信する場合には、衝突回避サブシステムは、パケットのオーバヘッド部分から、長さフィールド、または、ペイロードにおけるビット数を得る。長さフィールドは、ＩＥＥＥ規格８０２．１１に従い、マイクロセカンド単位でペイロード受信に関する時間も識別する。第２のモードにおいては、チップの継続期間は、ＩＥＥＥ規格に従って第１モードにおいて作動している場合と同じである。その結果、ビット当たり１２チップで拡散している場合には、長さフィールドは、ペイロードの受信に要する時間を示さない。ビット当たり１２のチップが在る場合にペイロードにおけるビット数を決定するために、本発明は２つのカウンタとルックアップテーブルを使用して、衝突回避制御信号を生成する。
【００５５】
図５に示すように、本発明の衝突回避サブシステムはヘッダ回路１９、第１チップカウンタ２０、第２チップカウンタ２１、メモリ２２、及び、プロセッサ２３として具体化可能である。第１と第２チップカウンタはメモリ２２に結合される。プロセッサ２３は第１チップカウンタ２０、第２チップカウンタ２１、及び、メモリ２２に結合される。
【００５６】
衝突回避サブシステムが、ヘッダ及びペイロードを有するパケットを受信すると、当該ヘッダは初期同期化に関するプリアンブルを含む。当該パケットは、ヘッダ内の複数の第１ビットおよびペイロード内の複数の第２ビットを含む。ヘッダ内の各第１ビットは、チップレートにおいて、第１ビット当たりの第１チップ数によりスペクトラム拡散処理される。ペイロード内の各第２ビットはスペクトラム拡散第２ビットである。第１ビットをスペクトラム拡散処理するためのチップシーケンス信号に関するチップレートは、第２ビットをスペクトラム拡散処理するために用いられるチップレートと同じである。前記ヘッダは、第１ビット数によりペイロードの長さを示す長さフィールドを持つ。
【００５７】
ヘッダ回路１９はヘッダ内のプリアンブルに同期し、ヘッダから長さフィールドを読み取る。第１チップカウンタ２０は、ペイロード内における、チップの第１数の複数の組をカウントし、それによって第１チップカウントを決定する。第２チップカウンタ２１は、ペイロード内における、チップの第２数の複数の組をカウントし、それによって、第２のチップカウントを決定する。メモリ２２は、チップの第２数のカウントおよびチップの第１数のカウントを記憶するためのルックアップテーブルを持つ。プロセッサ２３は第１チップカウントと第２チップカウントとを比較し、がおよび決定する番目秒する。第１チップカウント、第２チップカウント、及び、メモリ２２内のルックアップテーブルから、長さフィールドからの指定されたバックアップ期間において、第２チップカウンタ２１によってカウントされる最後の第２ビット内に残る第３数を決定する。
【００５８】
第１チップカウンタ２０はバーカーコードチップカウンタとして具体化可能である。第１チップカウンタ２０は、ＩＥＥＥ規格に従い、入来パケットに応答して１１チップ毎にカウントする。１１個のチップの各組が１マイクロ秒間に受信される。第１モードで作動している場合には、１１個のチップの各組は１ビットを示す。第１チップカウンタは、長さフィールドにおいてペイロードを受信する。
【００５９】
第２チップカウンタ２１はバーカーコード＋１チップカウンタとして具体化可能である。第２チップカウンタ２１は、入来パケットに応答して、１２チップ毎にカウントする。第２モードにおいて作動している場合には、１２個のチップの各組が１ビットを表す。ただし、チップ継続期間は第１モード作動中の場合と同じであるので、１ビットを受け取るために必要な時間は１マイクロ秒より大きい。
【００６０】
各パケットのオーバヘッド部分は長さフィールドを識別する。ＩＥＥＥ規格の下においては、長さフィールドはペイロード内のビット数を示し、同様に当該ペイロードを受け取るマイクロ秒数を示す。長さフィールドによって示されるペイロードの受信時間は延長可能でない。
【００６１】
長さフィールドは設定されているので、最終ビットの端部において受信を停止するためには、ビット当たり１２チップにおけるペイロードビット数を決定することが必要である。本発明は、ルックアップテーブルを備えたメモリ２２を用いてこの決定を行う。他の方法を使用することもできるが、ルックアップテーブルは高価な処理時間を節減し、本発明を簡素化する。
【００６２】
図６に代表的に示すように、ルックアップテーブルはゼロから１１までの反復的なサイクルを含む。第２チップカウンタによってカウントされる最終第２ビットにおいて読取られるように残されているチップの数を示すために、事前設定されたバックアップ継続時間の入力に応答して、この表が読取られる。事前設定されたバックアップ期間は、ルックアップテーブルを参照する長さフィールドの端部に先立つマイクロ秒数である。事前設定されたバックアップ期間において読取られたチップ数は最終第２ビットに残っているチップ数を識別する。ルックアップテーブルの出力は衝突回避制御信号である。
【００６３】
衝突回避制御信号は受信機への入力であり、受信機に長さフィールド内受信を何時停止するかを告げる。最終第２ビット内に残っているチップ数を識別することによって、受信機はチップ数を読み取り、その後で受信を停止することが可能であり、それによって、ビット当たり１１チップ標準と本発明のビット当たりプロプラエタリ１２チップとの間の差によって作られるあらゆる不要なチップの受信を回避できる。
【００６４】
本衝突回避サブシステム下の第２モードによって提供される主要な利点はパケットの直交性およびその結果として達成される衝突回避である。
【００６５】
図３において、複数の第１プロダクトデバイス５１、５２、５８、及び、複数の第２プロダクトデバイス１５１、１５２、１５８は、例えば、デマルチプレックサ４４の複数出力とチップシーケンス手段との間に結合される複数のＥＸＣＬＵＳＩＶＥ−ＯＲゲートとそて具体化可能である。各ＥＸＣＬＵＳＩＶＥ−ＯＲゲートは、デマルチプレックサからのそれぞれのサブデータシーケンス信号にチップシーケンスゼネレータ３９からのそれぞれのチップシーケンス信号を乗算する。
【００６６】
複数の第１デバイス５１、５２、５８は複数の第１サブデータシーケンス信号の各々にチップシーケンスゼネレータ３９からのそれぞれのチップシーケンス信号を乗算する。複数の第１プロダクトデバイス５１、５２、５８の出力において、複数の第１スペクトラム拡散チャネルがそれぞれ所在する。複数の第２デバイス１５１、１５２、１５８は複数の第２サブデータシーケンス信号の各々にチップシーケンスゼネレータ３９からのそれぞれのチップシーケンス信号を乗算する。複数の第２プロダクトデバイス１５１、１５２、５８１の出力において、複数の第２スペクトラム拡散チャネルがそれぞれ所在する。特定のスペクトラム拡散チャネルは特定のサブデータシーケンス信号をスペクトラム拡散処理するために使用されたチップシーケンス信号によって識別される。複数の第１サブデータシーケンス信号を乗算するために用いられる複数のチップシーケンス信号のは、複数の第２サブデータシーケンス信号を乗算するためにも使用可能である。その代りに、複数の第１チップシーケンス信号が、複数の第１サブデータシーケンス信号を乗算するために使用可能であり、複数の第２チップシーケンス信号が、複数の第２チップシーケンス信号と異なるの複数の第１チップシーケンスを用いて、複数の第２サブデータシーケンス信号を乗算するために使用可能である。
【００６７】
第１コンバイナ４５は複数第１のスペクトラム拡散チャネルを代数的に組み合わせ、組合わされた信号を第１多重チャネルスペクトラム拡散信号として出力する。システムの性能を有意に劣化させることなしに、ある程度の非線形処理が包含される可能性はあるとしても、第１コンバイナ４５は複数の第１スペクトラム拡散チャネルを線形組み合わせすることが好ましい。
【００６８】
第２コンバイナ１４５は複数の第２スペクトラム拡散チャネルを代数的に組み合わせ、組合わされた信号を第２多重チャネルスペクトラム拡散信号として出力する。システムの性能を有意に劣化させることなしに、ある程度の非線形処理が包含される可能性はあるとしても、第２コンバイナ１４５は複数の第２スペクトラム拡散チャネルを線形組み合わせすることが好ましい。
【００６９】
第１ヘッダデバイス４６は第１ヘッダを第１多重チャネルスペクトラム拡散信号に連結する。第１パケットスペクトラム拡散信号が第１ヘッダデバイス４６の出力に現れる。第１ヘッダは、受信機におけるチップシーケンス同期化用プリアンブルを含む。
【００７０】
第２ヘッダデバイス１４６は第２ヘッダを第２多重チャネルスペクトラム拡散信号に連結する。第２パケットスペクトラム拡散信号が第２ヘッダデバイス１４６の出力に現れる。第２ヘッダは、受信機におけるチップシーケンス同期化用プリアンブルを含む。
【００７１】
同位相乗算器デバイス４８は、搬送周波数の同位相成分として第１パケットスペクトラム拡散信号を搬送周波数にシフトする。直交位相乗算器デバイス１４８は第２パケットスペクトラム拡散信号を直交位相成分として搬送周波数にシフトする。
【００７２】
コンバイナ５２は、同位相成分としての第１パケットスペクトラム拡散信号と直交位相成分としての第２パケットスペクトラム拡散信号とを組み合わせ、ＱＡＭスペクトラム拡散信号を生成する。送信機は、通信チャネルを介して電波を使用し、ＱＡＭスペクトラム拡散信号を搬送周波数において伝送する。パケット送信機の送信機サブシステムは適当なフィルタ、電力増幅器５９、及び、アンテナ６０に結合された整合回路を含む。更に、送信機サブシステムはパケットスペクトラム拡散信号を送信前にハードリミッティングするためにハードリミッタを含んでも差し支えない。
【００７３】
本発明は、入来データのコヒーレントならびに微分的コヒーレント検波を実施できる。入来データはＱＰＳＫまたはＢＰＳＫ変調される。図７におけるモードが用いられた場合には、個別チャネルはＢＰＳＫおよびＱＰＳＫ変調され、これらは、伝送用にＱＡＭスペクトラム拡散信号として組合わされ、伝送される。受信機において、複数のデータ整合フィルタは、ＱＰＳＫ信号である個別成分を分離する。
【００７４】
図７に示すように、整合フィルタおよび収集回路１１は、複数のデータ整合フィルタ１１１、１１２、１１３、および複数のヘッダ整合フィルタ積分器１１７、１１８、１１９を含んでも差し支えない。複数のデータ整合フィルタ１１１、１１２、１１３は、複数の絶対値微分検波器１１４、１１５、１１６を介して、それぞれ、複数のヘッダ整合フィルタ積分器１１７、１１８、１１９に結合される。複数のヘッダ整合フィルタ積分器１１７、１１８、１１９は通路選択および収集決定論理１２０に結合される。通路選択および収集決定論理１２０および複数のデータ整合フィルタ１１１、１１２、１１３の出力はマルチプレクサ８０を介して結合される。複数のデータ整合フィルタ１１１、１１２、１１３および複数のヘッダ整合フィルタ積分器１１７、１１８、１１９はＱＡＭスペクトラム拡散信号の同位相および直交位相成分用整合フィルタ積分器を含む。
【００７５】
複数のデータ整合フィルタ１１１、１１２、１１３は、チップシーケンスゼネレータ３９によって生成される複数のチップシーケンス信号にそれぞれ整合する複数のインパルス応答を持つ。規格に従って作動中は、複数のデータ整合フィルタは各々長さ１１のバーカーコードのシフトに整合されるので、複数のデータ整合フィルタは論理的に検討することが出来る。受信したＱＡＭスペクトラム拡散信号がチップ当たり２倍のレートでサンプリングされ、コードに１１個のチップが含まれる場合には、このモードにおいて２２の可能なシフトがあり、従って、整合した２２個のフィルタがある。
【００７６】
複数のデータ整合フィルタ１１１、１１２、１１３は複数のデジタル整合フィルタ、複数のＳＡＷデバイス、プロセッサ又はＡＳＩＣにおいて作動するソフトウェアとして具体化可能である。複数のデータ整合フィルタ１１１、１１２、１１３は、同位相成分からＱＡＭスペクトラム拡散チャネルに埋め込まれた複数の第１スペクトラム拡散チャネルを検出する。検出された複数の第１スペクトラム拡散チャネルはそれぞれ複数の第１サブデータシーケンス信号である。複数のデータ整合フィルタ１１１、１１２、１１３は、直交位相成分から複数の第２スペクトラム拡散チャネルを検出する。検出された複数の第２スペクトラム拡散チャネルは複数の第２サブデータシーケンス信号である。既にのべたように、複数の第１スペクトラムチャネルはＱＡＭスペクトラム拡散信号の同位相成分にあり、複数の第２スペクトラムチャネルはＱＡＭスペクトラム拡散信号の直交位相成分にある。
【００７７】
複数の絶対値微分検波器１１４、１１５、１１６は、微分検出された複数の第１及び第２スペクトラム拡散チャネルの絶対値を決定する。可能性のある周波数オフセットの影響を除去するために、複数の絶対値微分検波器１１４、１１５、１１６は各データ整合フィルタの出力を処理する。
【００７８】
図７において、複数のヘッダー整合フィルタ積分器１１７、１１８、１１９は、処理周波数において、ＱＡＭスペクトラム拡散信号に埋め込まれて同位相成分から第１ヘッダおよびＱＡＭスペクトラム拡散信号に埋め込まれて直交位相構成分から第２ヘッダを積分し、かつ検出する。第１ヘッダと第２ヘッダおよびデータに関するチップシーケンス信号およびビット信号は全てのユーザに共通であるのでヘッダ整合フィルタ積分器は、全てのユーザからのＱＡＭスペクトラム拡散信号に埋め込まえた第１ヘッダ及び第２ヘッダを積分し、かつ検出することができる。複数の絶対値微分検波器１１４、１１５、１１６の各々の連続したＮ個の出力の大きさは、図７に示す複数のヘッド整合フィルタ積分器１１７、１１８、１１９、または、図８に示す複数の加算器１２４、１２５、１２６のどちらかによって合計される。次に、２２個の合計値のうちの最大出力に対応するヘッダ整合フィルタ積分器が、入来信号と同位相のヘッダ整合フィルタ積分器として選定される。
【００７９】
ここで使用される「ヘッダ整合フィルタ積分器」という用語は、第１ヘッダおよび第２ヘッダを検出するための１つ又は複数の整合積分器を意味する。複数のヘッダ整合フィルタ積分器１１７、１１８、１１９は複数のデジタル整合積分器、プロセッサまたはＡＳＩＣにおいて作動するソフトウェアとして具体化可能である。
【００８０】
第１ヘッダおよび第２ヘッダの検出に応答して、ヘッダ整合フィルタ積分器はヘッダ検出信号を出力する。ただし、ヘッダ検出信号を出力するためには、第１ヘッダまたは第２ヘッダのうちのただ１つだけが検出される必要がある。
【００８１】
通路選択および収集決定論理１２０は、複数のヘッダ整合フィルタ積分器１１７、１１８、１１９から選択し、ＱＡＭスペクトラム拡散信号の検出された通路をロックし、収集信号を出力する。収集信号はマルチプレクサ８０を通過する。
【００８２】
パケット収集の後で、データが、複数のデータ整合フィルタ１１１、１１２、１１３から検出され、マルチプレクサ８０を介して出力される。
【００８３】
整合フィルタおよび収集回路１１の代替を図８に示す。図８のデータ整合フィルタ１１１、１１２、１１３は図７の場合と同様に作動する。ただし、複数のヘッダ整合フィルタ積分器１１７、１１８、１１９は、それぞれ複数の加算器１２４、１２５、１２６へ接続された複数の絶対値微分検波器検１２１、１２２、１２３によって置き換えられる。複数の絶対値微分検波器１２１、１２２、１２３は第１ヘッダおよび第２ヘッダの各ビットの大きさを決定し、複数の加算器１２４、１２５、１２６は第１ヘッダおよび第２ヘッダのビットの大きさを効果的に加算するか又は積分する。通路選択および収集決定論理１２０は、図７に関連して述べたように作用する。
【００８４】
周波数固定されたループ７０は、ヘッダ検出信号に応答して周波数固定される。周波数固定されたループ７０はオッシレータ６３の周波数を受信したＱＡＭスペクトラム拡散信号の搬送周波数に固定する。周波数固定されたループおよびそれらの動作は、当該技術分野においては周知である。
【００８５】
衝突回避サブシステム９０は、ヘッダ検出信号に応答して、２つのモードのうちの１つにおいて作動する。第１モードはＩＥＥＥ規格８０２．１１に適合し、入来パケット信号のオーバヘッド及びデータ両方の部分に対して長さ１１の元のバーカーコードを使用する。第２モードは、ヘッダに対してバーカーコードを使用するが、ペイロードに関しては第１２番目のチップによってコードを増補する。
【００８６】
複数のチップシーケンス信号の各チップシーケンス信号は相互に異なる。但し、複数のチップシーケンス信号は全てのユーザに対して共通である。従って、複数のデータ整合フィルタ１１１、１１２、１１３は任意のユーザから複数のチップシーケンス信号を検出する事が出来る。
【００８７】
マルチプレクサ８０は複数の第１受信スペクトラム拡散チャネルおよび複数の第２受信スペクトラム拡散チャネルを受信した符号化済みデータとして多重化する。エラー無し環境における受信した符号化済みデータはパケット送信機において生成された符号化済みデータと同じである。マルチプレクサ８０は並列から直列へのコンバータとして具体化可能である。
【００８８】
デコーダ８１は受信した符号化済みデータを受信したデータとして復号する。各ユーザはプライバシの観点から異なるタイプの符号化作用を用いてを符号化するので復号することは、ユーザを相互に区別することである。例えば、第１ユーザと第２ユーザはそれぞれＤＥＳに関して第１キーおよび第２キーを用いて第１データ及び第２データを符号化することができる。その代りに、第１ユーザ及び第２ユーザは、線形シフトレジスタからビットのモジューロ２加算を用いて、それぞれ第１データ及び第２データを符号化しても差し支えない。線形レジスタの例において、第１ユーザは第１ビットシーケンスを生成するための第１組のタップまたは設定を利用し、第２ユーザは第２ビットシーケンスを生成するための第２組のタップまたは設定を利用する。従って、第２ビットシーケンスは第１ビットシーケンスと異なるはずである。
【００８９】
デコーダ８１が第１キーを用いて復号するように設定されている場合には、第１データはデコーダ８１の出力に現れ、復号されないデータがデコーダ８１の出力に現れるはずである。復号されないデータが存在する場合には、デコーダ８１によって拒絶されることになる。第１データが存在し、ヘッダまたはパケットのデータ部分における正しいデータシーケンスの存在によって検出された場合には、当該データは受信機ＦＩＦＯメモリ８２へパスされる。正しいデータシーケンスは、ビットの特定組合わせであり、適切な復号が行われことを示す。受信機ＦＩＦＯメモリ８２は受信したデータを記憶し、データは出力に現れる。
【００９０】
更に、本発明は、初期同期化のためのプリアンブルを含むヘッダおよびペイロード内の第１ビット数を示す長さフィールドを用いてヘッダ及びペイロードを含むパケットを受信するためにパケット交換受信機を使用する衝突回避方法を含む。この場合、ヘッダは、第１ビット当たりの第１チップ数によって処理された各第１ビットスペクトラム拡散を施した複数の第１ビットを含む。この場合、ペイロードは、第２ビット当たりの第２チップ数によって処理された各第２ビットスペクトラム拡散を施した複数の第２ビットを含む。
【００９１】
この方法は、プリアンブルに同期するステップおよびヘッダから長さフィールドを読み取るステップを含む。次に、この方法は、第１チップカウンタを用いて、ペイロードにおける第１チップ数の組数をカウントするステップを含み、第１チップ数の各組が１ビットを構成する。次に、この方法は、第２チップカウンタを用いて、ペイロードにおける第２チップ数の組数をカウントするステップを含み、第２チップ数の各組１ビットを構成するが、第２チップ数の各組が含むチップ数は第１チップ数の各組におけるチップ数よりも大きい。次に、この方法は、第１チップカウントを第２チップカウントと比較するステップを含み、更に、ルックアップテーブル及び第１チップカウントと第２チップカウントとの比較から、長さフィールドから得られる規定されたバックアップ継続期間において、第２チップカウンタによってカウントされる最終第２ビット内に残る第３チップ数を決定するステップを含む。
【００９２】
本発明の範囲または精神から逸脱することなしに、本発明のＣＳＭＡ／ＣＡ方式のための効率的な衝突回避サブシステム及び方法に種々の修正を施すことが可能であることは当該技術分野における当業者にとっては明白であるはずであり、ＣＳＭＡ／ＣＡ方式のための効率的な衝突回避サブシステム及び方法の改造種および変種は、それら及びそれらの等価体が添付請求の範囲に含まれる限り、本発明に含まれることを意図するものである。
【図面の簡単な説明】
【図１】パケットのヘッダ部分を示す図である。
【図２】パケットのペイロード部分を示す図である。
【図３】パケット送信機の構成図である。
【図４】パケット受信機の構成図である。
【図５】本発明の衝突回避構成要素の構成図である。
【図６】図５に示された衝突回避サブシステムに用いられるルックアップテーブルの例を示す図である。
【図７】図４に用いられる整合フィルタ及び収集サブシステムの構成図である。
【図８】図４に用いられる代替整合フィルタ及び収集サブシステムの構成図である。
【符号の説明】
４１  先入れ先出し（ＦＩＦＯ）メモリ
４２  エンコーダ
４４  デマルチプレクサ
４５  コンバイナ
【図１】
0004295404.tif 000003
【図２】
0004295404.tif 000004
【図３】
0004295404.tif 000005
【図４】
0004295404.tif 000006
【図５】
0004295404.tif 000007
【図６】
0004295404.tif 000008
【図７】
0004295404.tif 000009
【図８】
0004295404.tif 000010