(57)【特許請求の範囲】
【請求項１】
出力信号の電力を一定に保つように利得が制御されるゲインコントロールアンプ（１０）と、
前記ゲインコントロールアンプから出力された出力信号に応じて、デジタル信号を出力する第１のアナログ−デジタル変換回路（４０）と、
前記ゲインコントロールアンプから出力された出力信号を出力する出力検出回路（２０）と、
前記出力検出回路から出力された出力信号に応じて、前記第１のアナログ−デジタル変換回路への入力信号の電力を予測する電力予測手段（１１０）と、
前記電力予測手段によって予測された電力が、前記第１のアナログ−デジタル変換回路におけるサンプリング可能な上限電力以下であるか否かを判定する電力判定手段（１２０）と、
前記電力判定手段によって、前記予測された電力が前記第１のアナログ−デジタル変換回路におけるサンプリング可能な上限電力以下であると判定されたとき、前記第１のアナログ−デジタル変換回路から出力されたデジタル信号の収集を開始する信号収集手段（１４０）と、
前記ゲインコントロールアンプから出力された出力信号をベクトル復調するベクトル復調回路（８０）と、を備え、
前記第１のアナログ−デジタル変換回路は、前記ベクトル復調回路から出力された復調信号に基づいてデジタル信号を出力し、
前記電力予測手段は、あらかじめ準備した前記ベクトル復調回路の変換利得データを参照して、前記第１のアナログ−デジタル変換回路への入力信号の電力を予測することを特徴とするサンプリング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号をデジタル変換するサンプリング装置に関する。
【０００２】
【従来の技術】
無線通信、特に、ディジタル無線通信システムとしては、ディジタル信号を処理するベースバンド回路と、アナログ信号を処理するＲＦ回路とを有して構成されている。
【０００３】
一般的に、送信回路では、ベースバンド回路とＲＦ回路とのインターフェース回路としては、デジタル−アナログ変換回路（Ｄ／Ａコンバータ）が用いられ、受信回路では、ベースバンド回路とＲＦ回路とのインターフェース回路としては、アナログ−デジタル変換回路が用いられている。
【０００４】
ここで、受信回路でのアナログ−デジタル変換回路は、アナログ信号をデジタル変換（サンプリング）するとき、分解能が低いと、いわゆる量子化雑音が発生し伝送した信号の質を悪化させるといった問題がある。
【０００５】
しかしながら、現実問題として、通信システムのデータ伝送速度に対応できるようなアナログ−デジタル変換回路では、分解能が８ｂｉｔから１４ｂｉｔ程度であり、量子化雑音を抑制するには、アナログ−デジタル変換回路に入力する信号の電力を適正レベルに調節する必要がある。
【０００６】
このように、信号の電力を適正レベルに調節する回路としては、例えば、ゲインコントロールアンプ、電力検出器、及びローパスフィルタを組み合わせてフィードバック回路を構成する、いわゆる自動利得調節回路（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ：ＡＧＣ）が知られている。
【０００７】
しかして、自動利得調節回路とアナログ−デジタル変換回路とによりサンプリング装置を構成し、アナログ−デジタル変換回路によって、自動利得調節回路から出力された出力信号のデジタル信号（サンプリングデータ）を得るようにしている。
【０００８】
ここで、自動利得調節回路では、電力検出器は、ゲインコントロールアンプから出力される電力をモニタ（監視）し、モニタした結果をローパスフィルタを通してゲインコントロールアンプのゲイン調節端子に出力する。そして、ローパスフィルタの通過帯域を調節することで、利得調整の応答速度を変えることができるようになっている。
【０００９】
しかして、近年開発が進められている、無線を用いた高速のデータ通信システムでは、既存のコンピュータネットワークシステムとの融合を図るため、データがパケットと呼ばれる小さな単位によって、伝送されることが多い。しかし、無線通信では、有線通信に比べて、伝送路の損失が一定でなく、送受信器相互の距離に応じて信号強度が大きく変動するといった問題がある。
【００１０】
これに対して、信号強度の変動を補正するために、図２４に示すように、データパケットに先立ちプリアンブルと呼ばれる既知の情報を伝達し、データパケットと合わせてフレームを構成し、受信器が、プリアンブルを迅速に検知し、このプリアンブルを用いて、電力の補正、伝送周波数、若しくはタイミングの同期を取るようにしている。
【００１１】
【発明が解決しようとする課題】
ところで、上述したサンプリング装置においては、自動利得調節回路は、受信信号を検知した瞬間では最大利得で受信信号を処理するため、当該検知後からフィードバック制御の効果が現れるまでの間は、自動利得調節回路から過大な電力が出力される。
【００１２】
従って、自動利得調節回路から出力された電力が、アナログ−デジタル変換回路におけるサンプリング可能上限電力を超えたとき、アナログ−デジタル変換回路が正確にデジタル変換することができない。このため、正確なデジタル信号が得られず、アナログ−デジタル変換回路以降の電子回路、例えば、ベースバンド回路への悪影響を与えるいった問題がある。
【００１３】
本発明は、上記点に鑑み、アナログ−デジタル変換回路以降の電子回路への悪影響を抑えるようにしたサンプリング装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記目的を達成するために、請求項１に記載の発明では、出力信号の電力を一定に保つように利得が制御されるゲインコントロールアンプ（１０）と、ゲインコントロールアンプから出力された出力信号に応じて、デジタル信号を出力する第１のアナログ−デジタル変換回路（４０）と、ゲインコントロールアンプから出力された出力信号を出力する出力検出回路（２０）と、出力検出回路から出力された出力信号に応じて、第１のアナログ−デジタル変換回路への入力信号の電力を予測する電力予測手段（１１０）と、電力予測手段によって予測された電力が、第１のアナログ−デジタル変換回路におけるサンプリング可能な上限電力以下であるか否かを判定する電力判定手段（１２０）と、電力判定手段によって、予測された電力が前記第１のアナログ−デジタル変換回路におけるサンプリング可能な上限電力以下であると判定されたとき、第１のアナログ−デジタル変換回路から出力されたデジタル信号の収集を開始する信号収集手段（１４０）と、ゲインコントロールアンプから出力された出力信号をベクトル復調するベクトル復調回路（８０）と、を備え、第１のアナログ−デジタル変換回路は、ベクトル復調回路から出力された復調信号に基づいてデジタル信号を出力し、電力予測手段は、あらかじめ準備したベクトル復調回路の変換利得データを参照して、第１のアナログ−デジタル変換回路への入力信号の電力を予測することを特徴とする。
【００１５】
これにより、信号収集手段によって、第１のアナログ−デジタル変換回路が正しくサンプリングできた時間領域の信号だけを取り出すことが可能となる。この結果、第１のアナログ−デジタル変換回路におけるサンプリング可能な上限電力を越える電力が第１のアナログ−デジタル変換回路に入力されたときに発生しうる現象、例えば、第１のアナログ−デジタル変換回路から出力されたデジタル信号が上限の値に飽和してしまう現象などを回避できる。このため、第１のアナログ−デジタル変換回路以降の信号処理手段、例えば、ベースバンド回路が信号処理時に不適切なデジタル信号（サンプリングデータ）を用いて電力の補正などを行うことを防止することができる。
【００２０】
また、請求項１の発明では、電力予測手段は、あらかじめ準備したベクトル復調回路の変換利得データを参照して、第１のアナログ−デジタル変換回路への入力信号の電力を予測するので、ベクトル復調回路を採用したときであっても、第１のアナログ−デジタル変換回路への入力信号の電力の予測を、精度良く行うことができる。
【００５７】
因みに、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００５８】
【発明の実施の形態】
以下、本発明を図に示す各実施形態について説明する。
【００５９】
（第１実施形態）
図１に本発明に係るサンプリング装置の第１実施形態を示す。図１はサンプリング装置の回路構成を示すブロック図である。サンプリング装置は、ゲインコントロールアンプ１０、対数アンプ２０、ローパスフィルタ３０、第１及び第２のアナログ−デジタル変換回路４０、５０、及び制御回路６０によって構成されている。
【００６０】
ゲインコントロールアンプ１０は、制御電圧（制御信号）に基づいて利得が制御可能になっているものであって、入力信号Ｓｉｎを当該利得に基づいて増幅して増幅信号（以下、出力信号Ｓｓｍｐという）を対数アンプ２０及び第１のアナログ−デジタル変換回路４０に出力する。但し、ゲインコントロールアンプ１０としては、制御電圧に対して利得が対数的に変化するタイプ（例えば、１Ｖの変動に対し１０ｄＢ利得が変わるようなタイプ）が望ましい。
【００６１】
対数アンプ２０は、出力信号Ｓｓｍｐの電力を対数表示した値に対応した電圧を出力信号Ｓｒｅｆとしてローパスフィルタ３０及び第２のアナログ−デジタル変換回路５０に出力する。なお、対数アンプ２０としては、例えば、公知技術である逐次比較型のアンプを用いればよい。
【００６２】
ローパスフィルタ３０は、対数アンプ２０からの出力信号Ｓｒｅｆに基づいてフィルタ信号を上記制御電圧としてゲインコントロールアンプ１０の利得調整端子に出力する。なお、ローパスフィルタ３０としては、サンプリング装置の制御による所望の応答速度に応じてカットオフ周波数を調節すればよい。
【００６３】
ここで、ゲインコントロールアンプ１０は、対数アンプ２０及びローパスフィルタ３０とともに、クローズドループ（フィードバック回路）の自動利得調節回路を形成し、この自動利得調節回路は、ゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力をほぼ一定に保つように動作する。
【００６４】
第１のアナログ−デジタル変換回路４０は、ゲインコントロールアンプ１０からの出力信号Ｓｓｍｐをデータサンプリングしてサンプリングデータを制御回路６０に出力し、第２のアナログ−デジタル変換回路５０は、対数アンプ２０からの出力信号Ｓｒｅｆをデータサンプリングしてサンプリングデータを入力信号の電力検出のために制御回路６０に出力する。制御回路６０は、図３に示すフローチャートに従って、サンプリングデータの収集処理を行う。
【００６５】
次に、制御回路６０の作動の説明に先立って、上記の構成における、各信号の時間的変化を図２（ａ）〜（ｃ）を参照して説明する。図２（ａ）は、入力信号Ｓｉｎの電力の波形図、図２（ｂ）はゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力の波形図、図２（ｃ）は、対数アンプ２０からの出力信号Ｓｒｅｆの電圧の波形図である。
【００６６】
先ず、入力信号Ｓｉｎの電力が、図２（ａ）に示すように方形波状に変化したとき、ゲインコントロールアンプ１０では、入力信号Ｓｉｎが入力する直前は、ゲインコントロールアンプ１０の利得が最大利得で待機しているため、出力信号Ｓｓｍｐの電力は、図２（ｂ）に示すように、信号が入力された瞬間に一旦出力が大きくオーバシュートした後、利得制御が作用し始め、制御目標に近づくように変化する。
【００６７】
ここで、図２（ａ）中斜線で示した部分が、第１のアナログ−デジタル変換回路４０によってサンプリング可能である上限電力Ｐｍａｘを超えるため、第１のアナログ−デジタル変換回路４０が図２（ａ）中斜線で示した部分を正しくサンプリングできない。
【００６８】
一方、対数アンプ２０は、ゲインコントロールアンプ１０に比べて、ダイナミックレンジが広く、対数アンプ２０は、出力信号Ｓｒｅｆ（出力電圧）を、出力信号Ｓｓｍｐの電力を対数変換（対数表示）した値に比例して出力する。
【００６９】
従って、図２（ｃ）に示すように、出力信号Ｓｒｅｆがオーバシュートした瞬間でも、第１のアナログ−デジタル変換回路４０のサンプリング可能である上限を超えることない。このため、第１のアナログ−デジタル変換回路４０は、出力信号Ｓｒｅｆがオーバシュートした瞬間でも、出力信号Ｓｒｅｆをサンプリングすることができる。
【００７０】
以下に、制御回路６０の作動につき図３を参照して説明する。制御回路６０は、図３に示すフローチャートに従ってサンプリングデータ収集処理を行う。
【００７１】
先ず、第２のアナログ−デジタル変換回路５０からのサンプリングデータに基づいて、対数アンプ２０からの出力信号Ｓｒｅｆの電圧が、予め決めておいた閾値Ｖｔｈｏを超えた否かを判定し（ステップ１００）、出力信号Ｓｒｅｆの電圧が予め決めておいた閾値Ｖｔｈｏを超えたとき（出力信号Ｓｒｅｆの電圧＞閾値Ｖｔｈｏ）、入力信号Ｓｉｎが入力されたと判定する。これにより、ゲインコントロールアンプ１０への入力信号のタイミングを得ることができる。
【００７２】
次に、第２のアナログ−デジタル変換回路５０から出力されたサンプリングデータ（対数アンプ２０からの出力信号Ｓｒｅｆの電圧）に基づいて、ゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力を予測する（ステップ１１０）。すなわち、出力信号Ｓｓｍｐの電力が第２のアナログ−デジタル変換回路５０によるサンプリングデータに基づいて演算されることになる。
【００７３】
なお、図１に示す電気回路構成において、出力信号Ｓｓｍｐは、出力信号Ｓｒｅｆの電圧（電力に対して対数で変化する）を、リニア表示に変換した電力をとるため、容易に予測することができる。
【００７４】
次に、ステップ１１０で予測した出力信号Ｓｓｍｐの電力が、第１のアナログ−デジタル変換回路４０のサンプリング可能上限電力Ｐｍａｘを超えるか否かを判定し（ステップ１２０）、出力信号Ｓｓｍｐの電力がサンプリング可能上限電力Ｐｍａｘを超えるとき、第１のアナログ−デジタル変換回路４０のサンプリングデータ（デジタル信号）を破棄する（ステップ１３０）。
【００７５】
ここで、ゲインコントロールアンプ１０は、第１のアナログ−デジタル変換回路４０とともに、上述の如く破棄されたサンプリングデータ（デジタル信号）としては、図１６に示すプリアンブルのうち電力信号用信号の一部に対応するように設定されている。これにより、出力信号Ｓｓｍｐの電力がサンプリング可能上限電力Ｐｍａｘを超えるとき、第１のアナログ−デジタル変換回路４０によるサンプリングデータをベースバンド回路での処理には用いないようにする。
【００７６】
一方、ステップ１１０で予測した出力信号Ｓｓｍｐが第１のアナログ−デジタル変換回路４０のサンプリング可能上限電力Ｐｍａｘ以下になったとき、第１のアナログ−デジタル変換回路４０によるサンプリングデータ（デジタル信号）の採取を開始し、ベースバンド回路にサンプリングデータを送り、上記ベースバンド回路によって信号処理を実行させる（ステップ１４０）。
【００７７】
次に、対数アンプ２０からの出力信号Ｓｒｅｆの電圧が、予め決めておいた閾値Ｖｔｈｏを超えた否かを判定し（ステップ１００）、出力信号Ｓｒｅｆの電圧が予め決めておいた閾値Ｖｔｈｏを超えたとき、入力信号Ｓｉｎが入力されていると判定し、ステップ１４０の処理を行う。その後、入力信号Ｓｉｎの入力が停止するまで、すなわちＳｒｅｆがしきい値Ｖｔｈｏ以下になるまでステップ１４０の処理を繰り返すことになる。
【００７８】
以上のように、ゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力を予測し、予測した出力信号Ｓｓｍｐが第１のアナログ−デジタル変換回路４０のサンプリング可能上限電力Ｐｍａｘ以下になったとき、第１のアナログ−デジタル変換回路４０によるサンプリングデータの採取を開始する。従って、制御回路６０によって収集されサンプリングデータを処理するベースバンド回路では、第１のアナログ−デジタル変換回路４０が正しくサンプリングできた時間領域の信号だけを取り出して信号処理を行うことが可能となる。
【００７９】
この結果、第１のアナログ−デジタル変換回路４０に、サンプリング可能上限電力Ｐｍａｘの電力を入力してサンプリングしたときに発生しうる現象、例えば、サンプリングデータが第１のアナログ−デジタル変換回路４０の上限の値に飽和する現象などを回避できる。従って、上述した上限の値に飽和した状態のサンプリング結果でもって、制御回路６０以降の信号処理回路に悪影響を与えることを防止できる。例えば、ベースバンド回路が、第１のアナログ−デジタル変換回路４０の上限の値に飽和した状態のサンプリング結果を用いて電力の補正などを行うことを防止することができる。
【００８０】
ところで、従来、図２５に示すように、自動利得調節回路１、遅延回路２、信号検出回路３、及びローパスフィルタ４によりオープンループ回路を構成するサンプリング装置がある（特開平７−２１２１５３号公報参照）。
【００８１】
ここで、自動利得調節回路１には、入力信号が遅延回路２を通して入力されるため、自動利得調節回路１への入力信号の入力にあたり、遅延回路２のよる遅延時間が生じ、信号検出回路３は、上記遅延時間内において、入力信号に基づいて自動利得調節回路１への制御信号をローパスフィルタ４を通して出力する。従って、自動利得調節回路１は、上記遅延時間を利用して、上記制御信号に基づいて出力電力を適正レベルに制御するようにしている。
【００８２】
しかして、図２５に示すサンプリング装置では、入力信号が伝達される経路（自動利得調節回路１及び入力端子５の間）に遅延回路２が配置されている。この遅延回路２の実施にあたっては、インダクティブ／キャパシティブ回路や、多数のアンプを入れる手段などが上げられているが、これらの手段では、いずれも、信号波の帯域において、位相を均一に保持しつつ伝送することが困難である。
【００８３】
とくに、データ伝送速度の速い通信システムにおいては、信号波の帯域幅は広くなる傾向にある。また、ディジタル無線通信の場合、変調方式には位相変調が用いられることが多く、帯域内の位相情報を乱れなく伝達することは極めて重要である。
【００８４】
これに対して、本実施形態のサンプリング装置では、入力信号が伝達される経路において、遅延回路を配置していないので、入力信号の位相を均一に保持することができる。従って、本実施形態のサンプリング装置としては、変調方式には位相変調を採用したディジタル無線通信に対しても、良好に適用することができる。
【００８５】
また、図２５に示すサンプリング装置では、上述の如く、遅延回路２によって信号が遅延されてからアナログ−デジタル変換回路に伝達されるため、このアナログ−デジタル変換回路に接続されるベースバンド回路は、実際に信号が受信器に入ったタイミング（瞬間）を検知することができず、遅延回路２の遅れ時間分だけ遅れて検知するといった問題もある。
【００８６】
これに対して、本実施形態では、上述の如く、入力信号が伝達される経路において、遅延回路を配置していなく、第２のアナログ−デジタル変換回路５０からのサンプリングデータに基づいてサンプリング装置への入力信号の入力のタイミングを判定しているので、サンプリング装置への入力信号の入力のタイミングとしては、精度の良いものになる。
【００８７】
また、ゲインコントロールアンプ１０としては、対数アンプ２０から出力された出力信号に対して利得が対数的に変動するものを用いているので、対数アンプ２０と組み合わせた自動利得制御回路の利得制御の精度を高めると共に、対数−リニア変換回路等を必要とせず、簡素な回路構成で実現することが可能となる。
【００８８】
（第２実施形態）
次に、第２実施形態につき図４、図５（ａ）〜（ｃ）を参照して説明する。図４は、第２実施形態を示す電気回路図、図５（ａ）は、入力信号Ｓｉｎの電力の波形図、図５（ｂ）はゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力の波形図、図５（ｃ）は、対数アンプ２０からの出力信号Ｓｒｅｆの電圧の波形図である。なお、第２実施形態の電気回路及び各波形図は、上記第１実施形態と類似しているので、以下に相違点のみ説明する。
【００８９】
第２実施形態では、対数アンプ２０は、ゲインコントロールアンプ１０の入力側に配置され、対数アンプ２０は、その出力信号をローパスフィルタ３０を介してゲインコントロールアンプ１０の利得制御端子に出力する。
【００９０】
これにより、ゲインコントロールアンプ１０は、対数アンプ２０及びローパスフィルタ３０とともに、オープンループの自動利得調節回路を形成し、この自動利得調節回路は、ゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力をほぼ一定に保つように動作する。また、同時に、対数アンプ２０は、出力信号を、第２のアナログ−デジタル変換回路（電力検出用の）５０にも出力する。
【００９１】
第２実施形態では、対数アンプ２０は、入力信号Ｓｉｎを直接観測しているため、第２のアナログ−デジタル変換回路５０（電力検出用の）に入力される信号波形は、図５（ｃ）のように、図５（ａ）に示す入力信号Ｓｉｎの電力変化と同じ形状の波形となる。
【００９２】
ここで、ゲインコントロールアンプ１０によって利得制御されて、第１のアナログ−デジタル変換回路（データサンプリング用の）４０に入力される信号Ｓｓｍｐは、上述したオープンループの制御のため、ゲインコントロールアンプ１０の制御特性等により、出力電力に制御誤差が生ずる。但し、当該制御誤差は、第１のアナログ−デジタル変換回路４０で正しくサンプリングできる範囲に容易に収めることができるため、ベースバンド回路で行う信号処理において補正を行うことができ、実用上は問題がない。
【００９３】
また、図６に示すフローチャートが、図３に示すフローチャートに代えて採用され、制御回路６０は、図６に示すフローチャートに従ってサンプリングデータの収集処理を行う。図６に示すステップ１００、１４０は、図３に示すステップ１００、１４０と同一である。
【００９４】
次に、第２実施形態の制御回路６０の作動につき図６により説明する。制御回路６０は、図６に示すフローチャートに従ってサンプリングデータの収集処理を開始する。
【００９５】
先ず、対数アンプ２０からの出力信号Ｓｒｅｆの電圧が、予め決めておいた閾値Ｖｔｈｏを超えた否かを判定し（ステップ１１０）、出力信号Ｓｒｅｆの電圧が閾値Ｖｔｈｏを超えたとき（出力信号Ｓｒｅｆの電圧＞閾値Ｖｔｈｏ）、入力信号Ｓｉｎが入力されたとして、ステップ１１０Ａに進む。
【００９６】
次に、ステップ１１０Ａで、データベース１１０Ｂからゲインコントロールアンプ１０及びローパスフィルタ３０の双方の特性（伝達関数）のデータを参照するとともに、対数アンプ２０からの出力信号Ｓｒｅｆの電圧のサンプリングデータに基づいて、上述した自動利得調節回路（オープンループの）におけるアタックタイムＴａ（図５（ｂ）参照）を予測する。
【００９７】
但し、出力信号Ｓｒｅｆは、上述した自動利得調節回路に入力される電力を反映しているので、上述した自動利得調節回路を構成するゲインコントロールアンプ１０やローパスフィルタ３０の伝達関数に関する情報を加味すれば、アタックタイムＴａを精度良く予測することができる。また、アタックタイムＴａとは、図５（ｂ）に示すように、出力信号Ｓｒｅｆの電力の立ち上がり開始から一定レベルＶａに収束する迄の時間である。
【００９８】
次に、ステップ１１０Ａで予測したアタックタイムＴａだけ待った後（ステップ１５０）、ステップ１４０に進んで、第１のアナログ−デジタル変換回路４０によるサンプリングデータの採取を開始し、その後、ステップ１００の処理を行う。これにより、上記第１実施形態と実質的に同様に、図５の（ｂ）における斜線部で示したＡ／Ｄのサンプリング上限を超えた部分を除去して、サンプリングデータの収集を行うことができる。
【００９９】
以上により、上記第１実施形態と同様に、対数アンプ２０を用いているので、広いダイナミックレンジでの入力信号電力検出が可能である。これと共に、上述の如く、自動利得調節回路（自動利得調節機能）をオープンループの構成とすることによって、対数アンプ２０及びローパスフィルタ３０の遅延特性によらず、ゲインコントロールアンプ１０の利得制御（制御系）が不安定になることはなく、利得制御の発振（制御された電力が周期的に増減を繰り返す現象）を防止することができる。
【０１００】
また、上述した如く、予めゲインコントロールアンプ１０及びローパスフィルタ３０の双方の伝達関数を測定しこの伝達関数を保有するデータベース１１０Ｂを準備しておき、アタックタイムＴａの予測あたり、データベース１１０Ｂの伝達関数を参照するので、簡単にかつ確実に行うことができる。
【０１０１】
なお、本実施形態において、上記第１実施形態で述べたゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力の予測に代えて、アタックタイムＴａの予測を採用した根拠は、以下の通りである。
【０１０２】
すなわち、本実施形態では、自動利得調節回路をオープンループで構成しているため、図５（ｂ）に示すように、ゲインコントロールアンプ１０の利得制御における誤差を生じる。従って、ゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力の予測ではなく、アタックタイムＴａの予測を採用することで、利得制御における誤差に関わりなく、第１のアナログ−デジタル変換回路４０のサンプリング可能上限電力Ｐｍａｘ以下の信号を採取するようにしている。
【０１０３】
（第３実施形態）
次に、本発明の第３実施形態について図７、図８（ａ）〜（ｃ）により説明する。図８は第３実施形態の電気回路図、図８（ａ）は、入力信号Ｓｉｎの電力の波形図、図５（ｂ）はゲインコントロールアンプ１０からの出力信号Ｓｓｍｐの電力の波形図、図５（ｃ）は、対数アンプ２０からの出力信号Ｓｒｅｆの電圧の波形図である。
【０１０４】
第３実施形態では、ゲインコントロールアンプ１０、ローパスフィルタ３０、及び電力検出器７０で公知技術の自動利得調節回路を形成し、加えて、ゲインコントロールアンプ１０の入力側に対数アンプ２０を接続し、この対数アンプ２０の出力信号Ｓｒｅｆを第２のアナログ−デジタル変換回路５０（電力検出用の）に出力するようにした。
【０１０５】
このような構成では、自動利得調節回路はクローズドループから成るため制御目標に対する誤差はほとんど発生しない。また、対数アンプ２０の出力信号ＳｒｅｆＳｒｅｆは入力信号Ｓｉｎ電力の変動を反映しているため、制御回路６０によるサンプリングデータの収集処理に関しては、第２実施形態と同様の制御、すなわち、図６に示すフローチャートに従って処理を行うようにすればよい。
【０１０６】
（第４実施形態）
次に、本発明の第４実施形態について図９を参照して説明する。図９は、第４実施形態を示す電気回路図である。第４実施形態は、図１に示すゲインコントロールアンプ１０の出力端子及び第１のアナログ−デジタル変換回路４０の入力端子の間において、ベクトル変調器８０が接続されている。
【０１０７】
ベクトル変調器８０は、ゲインコントロールアンプ１０からの出力信号を出力信号Ｉ、Ｑの２チャンネルに直交復調し、これら出力信号Ｉ、Ｑを第１のアナログ−デジタル変換回路４０に出力する。すなわち、ゲインコントロールアンプ１０の出力電力が、ベクトル復調器８０の変換利得だけ増幅（変換損失の場合は減衰）されたものが、第１のアナログ−デジタル変換回路４０に入力される。
【０１０８】
ここで、制御回路６０は、図１０に示すフローチャートに従って、サンプルデータの収集処理を行う。但し、図１０に示すフローチャートは、図３に示すフローチャートにおいてデータベース１１０ａを追加したものである。制御回路６０は、ベクトル復調器８０から出力される出力信号Ｓｓｍｐの電力を予測する際において（ステップ１１０）、データベース１１０ａからベクトル復調器８０の変換利得データを参照できるようにすればよい。
【０１０９】
これにより、処理を複雑化することなく、確実に出力信号Ｓｓｍｐの電力の予測を行い、データ収集を開始すべき時間を適切に予測することが可能となる。その他の動作は、第１実施形態と同一である。
【０１１０】
（第５実施形態）
次に、本発明の第５実施形態について図１１により説明する。図１１は、第５実施形態を示す電気回路図である。第５実施形態では、図４に示すゲインコントロールアンプ１０の出力端子及び第１のアナログ−デジタル変換回路４０の入力端子の間に、ベクトル変調器８０が接続されている。但し、図１１に示すベクトル変調器８０は、図９に示すベクトル変調器８０と同一である。
【０１１１】
第５実施形態では、制御回路６０によるサンプルデータの収集処理にあたり、予測するデータとしては、アタックタイムＴａだけであるため、ベクトル復調器８０の影響は考慮しなくても良い。従って、制御回路６０としては、図６に示すフローチャートに従って、サンプルデータの収集処理を行うようにしておく。
【０１１２】
（第６実施形態）
次に、本発明の第６実施形態について図１２により説明する。図１２は、第６実施形態を示す電気回路図である。第６実施形態では、図７に示すゲインコントロールアンプ１０、ローパスフィルタ３０、及び電力検出器７０から成る自動利得調節回路と、第１のアナログ−デジタル変換回路（データサンプリング用の）４０の入力端子との間に、ベクトル変調器８０が接続されている。但し、図１２に示すベクトル変調器８０は、図９に示すベクトル変調器８０と同一である。その他の動作は、上記第５実施形態と同一である。
【０１１３】
（第７実施形態）
次に、本発明の第７実施形態について図１３、図１４（ａ）〜（ｅ）により説明する。図１２は第７実施形態を示す電気回路図、図１４（ａ）は、入力信号Ｓｉｎの電力の波形図、図１４（ｂ）は、遅延回路９０からの遅延信号Ｓｄｌｙの電圧の波形図、図１４（ｃ）は、コンパレータ９１からの出力信号Ｓｗｉｎの電圧の波形図、図１４（ｄ）は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波形図、図１４（ｅ）は、対数アンプ２０からの出力信号Ｓｒｅｆの電圧の波形図である。
【０１１４】
図１３に示すように、サンプリング装置は、ゲインコントロールアンプ１０、対数アンプ２０、ローパスフィルタ３０、第１及び第２アナログ−デジタル変換回路４０、５０、及びベクトル復調器８０に加えて、遅延回路９０、コンパレータ９１及び電圧制御型のスイッチ９２が設けられている。
【０１１５】
ここで、ゲインコントロールアンプ１０は、対数アンプ２０及びローパスフィルタ３０と共にクローズドループの自動利得調節回路が構成され、この自動利得調節回路は、上記第１実施形態と同様に、ゲインコントロールアンプ１０からの出力信号の電力をほぼ一定に保つように動作する。また、対数アンプ２０は、ゲインコントロールアンプ１０からの出力信号を第２のアナログ−デジタル変換回路（電力検出用）５０に入力する。
【０１１６】
ゲインコントロールアンプ１０は、その出力信号を、電圧制御型のスイッチ９２を介してベクトル復調器８０に出力し、ベクトル復調器８０は、ゲインコントロールアンプ１０からの出力信号を出力信号Ｓｓｍｐ（Ｉ、Ｑ）の２チャンネルに直交復調する。第１のアナログ−デジタル変換回路（データサンプリング用の）４０は、出力信号Ｓｓｍｐ（Ｉ、Ｑ）をサンプリングする。
【０１１７】
対数アンプ２０は、その出力信号を遅延回路９０を介してコンパレータ９１に入力し、遅延回路９０は、対数アンプ２０からの出力信号に対して遅延時間Ｔｄだけ遅れた遅延信号Ｓｄｌｙをコンパレータ９１に出力することになる。コンパレータ９１は、遅延信号Ｓｄｌｙと基準電圧Ｖｔｈａとの比較を行い、遅延信号Ｓｄｌｙが基準電圧Ｖｔｈａを超えたとき、ハイレベルの出力信号Ｓｗｉｎを出力する。
【０１１８】
ここで、電圧制御型のスイッチ９２は、コンパレータ９１からの出力信号Ｓｗｉｎに基づいて、ゲインコントロールアンプ１０及びベクトル復調器８０の間を接続或いは遮断する。
【０１１９】
具体的には、電圧制御型のスイッチ９２は、コンパレータ９１からのハイレベルの出力信号Ｓｗｉｎを受けたとき、ゲインコントロールアンプ１０及びベクトル復調器８０の間を接続して、ベクトル変調器８０（ベクトル変調器８０のない場合には第１のアナログ−デジタル変換回路４０）に、ゲインコントロールアンプ１０からの出力信号をを伝送するように設定した。
【０１２０】
制御回路６０は、図１５に示すフローチャートに従って、サンプルデータの収集処理を行う。また、図１５に示すステップ１００、ステップ１４０は、図６に示すステップ１００、ステップ１４０と同一である。
【０１２１】
以上の構成において、図１４（ａ）に示す入力信号Ｓｉｎの電力変化に対し、コンパレータ９１には、図１４（ｂ）に示すように、ゲインコントロールアンプ１０の出力電力変化に対応した信号（遅延信号）が、遅延回路９０によって遅延時間Ｔｄだけ遅延されて入力される。そして、コンパレータ９１は、遅延回路９０からの遅延信号と、基準電圧Ｖｔｈａとを比較すると、コンパレータ９１からの出力信号は、図１４（ｃ）に示すようになる。
【０１２２】
その後、電圧制御型のスイッチ９２が、コンパレータ９１からの出力信号に基づいてスイッチ制御し、電圧制御型のスイッチ９２から出力される信号は、図１４（ｄ）に示すように、ゲインコントロールアンプ１０から出力された信号のうち、入力信号Ｓｉｎが入力されてからＴｄの時間分が除去された信号となる。この信号が、ベクトル復調器８０を介して第１のアナログ−デジタル変換回路４０に入力される。一方、第２のアナログ−デジタル変換回路５０（電力検出用の）には、図１４（ｅ）に示すように、信号が入力された直後から電圧が増加する信号が入力される。
【０１２３】
以下、第７実施形態における制御回路６０の作動につき図１５を参照して説明すると、図１５に示すフローチャートは、図６に示すフローチャートのうちステップ１１０Ａ、１１０Ｂに置き換えてステップ１６０が採用されている。従って、制御回路６０は、図６に示す処理とほとんど同じだが、遅延時間Ｔｄはあらかじめ設計時に決まった値で製作しているため、時間（アタック時間Ｔａ）を予測する必要はなく、対数アンプ９２からの出力信号Ｓｒｅｆ（図１３（ｅ）参照）の電圧が基準値Ｖｔｈｏを上回ることで信号入力を検知した後、遅延時間Ｔｄだけ待ってからデータの採取を開始すればよい。
【０１２４】
ここで、第７実施形態における遅延時間Ｔｄの時間（長さ）は、例えば、図１６に記載のような構成のフレームを用いる場合、プリアンブルの先頭に含まれる同期用信号の送信時間をＴｐ、自動利得調節回路のアタックタイムをＴａとした場合、Ｔａ≦Ｔｄ＜Ｔｐ  の関係を満たせばよい。これにより、同期用信号のデータを得ることができるので、第１のアナログ−デジタル変換回路４０に接続されるベースバンド回路では、同期用信号のデータを用いて信号を処理することができる。但し、ベースバンド回路における電力制御のために、電力変動が少ない領域を長時間確保した方が好ましいため、遅延時間ＴｄはアタックタイムＴａになるべく近づけることが望ましい。
【０１２５】
さらに、電圧制御型のスイッチ９２により、入力信号がゲインコントロールアンプ１０に入力されてから遅延時間分Ｔｄの時間だけは、ゲインコントロールアンプ１０からの出力信号が第１のアナログ−デジタル変換回路４０に入力されないようになっている。このため、第１のアナログ−デジタル変換回路４０に過大な電力が入力されることを防止することができる。
【０１２６】
特に、第１のアナログ−デジタル変換回路４０として、過大入力に対して破損しやすい特性を持つものを採用したときには、電圧制御型のスイッチ９２は、過大電力に対する保護回路として作用するため、好適である。
【０１２７】
なお、本実施形態では、遅延回路９０は、対数アンプ２０の出力側に配置されているにすぎず、第１のアナログ−デジタル変換回路４０に至る回路には、何ら遅延回路は配置されておらず、第１のアナログ−デジタル変換回路４０への入力信号の位相特性に影響を与えることはない。さらに、第２のアナログ−デジタル変換回路５０には、入力信号がゲインコントロールアンプ１０を経て対数アンプ２０を通して入力されるため、ゲインコントロールアンプ１０への入力信号を遅延することなく、検出することが可能となる。
【０１２８】
（第８実施形態）
次に、本発明の第８実施形態について図１７、図１８（ａ）〜（ｅ）を参照して説明する。図１６は、第８実施形態の電気回路図、図１８（ａ）は、入力信号Ｓｉｎの電圧の波形図、図１８（ｂ）は、遅延回路９０からの遅延信号Ｓｄｌｙの電圧の波形図、図１８（ｃ）は、コンパレータ９１からの出力信号Ｓｗｉｎの電圧の波形図、図１８（ｄ）は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波形図、図１８（ｅ）は、対数アンプ２０からの出力信号Ｓｒｅｆの電圧の波形図である。
【０１２９】
第８実施形態では、その基本構成が、図１７に示すように、図１３に示す第７実施形態と実質的に同様であるが、ゲインコントロールアンプ１０、対数アンプ２０、ローパスフィルタ４０で構成される自動利得調節回路をオープンループの構成とした点のみ異なる。
【０１３０】
図１８（ａ）〜（ｅ）に示す各信号の波形図においても、図１８（ｄ）に示す信号が、オープンループのために制御誤差が残っている他は上記第７実施形態と同様の波形となる。また、制御回路６０の作動に関しても、図１５に示すフローチャートが採用されている。
【０１３１】
（第９実施形態）
次に、本発明の第９実施形態について図１９、図２０（ａ）〜（ｅ）を参照して説明する。図１８は、第９実施形態を示す電気回路図、図２０（ａ）は、入力信号Ｓｉｎの電力の波形図、図２０（ｂ）は、ゲインコントロールアンプ１０から出力された出力信号Ｓｃｔｌの電圧の波形図、図２０（ｃ）は、対数アンプ２０からローパスフィルタ４１を通して出力された信号Ｓｄｌｙの電圧の波形図、図２０（ｄ）は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波形図、図２０（ｅ）は、対数アンプ２０からの出力信号Ｓｒｅｆの電圧の波形図である。
【０１３２】
第９実施形態では、オープンループの自動利得調節回路を構成している点は、上記第８実施形態と同じであるが、図１７に示す遅延回路９０、コンパレータ９１、及びスイッチ９２の代わりに、対数アンプ２０の出力信号をローパスフィルタ４１を経て極性反転回路９３を介して電圧制御型の可変減衰器９４の制御端子に出力するようにしている点が異なる。
【０１３３】
なお、ここで用いた可変減衰器９４は、制御電圧が高い場合に減衰量が大きくなるタイプのものを用いているため、極性反転回路９４によって、図２０（ｃ）中の信号Ｓｄｌｙの電圧が高いときに、可変減衰器９４の減衰量を小さくするようにした。もちろん、可変減衰器９４の特性によっては特に設ける必要はない。いずれにせよ、対数アンプ２０の出力電圧を、ローパスフィルタ４０で遅延させた後の信号電圧に比例して、可変減衰器９４の減衰量が小さくなるように設定すればよい。
【０１３４】
以上の構成により、対数アンプ２０からローパスフィルタ４１を通して出力された信号Ｓｄｌｙの波形は、図２０（ｃ）に示すように、入力信号Ｓｉｎの電力の波形をローパスフィルタ４１で鈍らせ、立ち上がりを時間Ｔｄだけ遅らせたような波形になる。このため、可変減衰器９４を経て出力される信号は、図２０（ｄ）に示すように、オーバシュートが緩和され、第１のアナログ−デジタル変換回路４０でサンプリングできる上限電力を超えないように設定することが可能となる。
【０１３５】
もちろん、別途、対数アンプ２０の出力信号Ｓｒｅｆを、第２のアナログ−デジタル変換回路５０（電力検出用の）でモニタ（監視）しているため、入力信号Ｓｉｎが入力されたことは、対数アンプ２０の出力信号Ｓｒｅｆの電圧で検出すればよい。従って、制御回路６０は、すでに説明した図１５に示すフローチャートに従って、サンプリングデータ収集処理を行うようにすればよい。
【０１３６】
（第１０実施形態）
次に、本発明の第１０実施形態について図２１、図２２（ａ）〜（ｅ）を参照して説明する。図２１は、第１０実施形態を示す電気回路図、図２２（ａ）は、入力信号Ｓｉｎの電力の波形図、図２２（ｂ）は、遅延回路９０から出力された遅延信号のＳｄｌｙの電圧の波形図、図２２（ｃ）は、コンパレータ９１から出力された出力信号Ｓｗｉｎの電圧の波形図、図２２（ｄ）は、ベクトル復調器８０から出力された出力信号Ｓｓｍｐの電力の波形図、図２２（ｅ）は、コンパレータ９５から出力された出力信号Ｓｓｅｎの電圧の波形図である。
【０１３７】
第１０実施形態では、上記第７実施形態において、第２のアナログ−デジタル変換回路５０をコンパレータ９５に置き換えた構成であって、コンパレータ９５は、対数アンプ２０の出力電圧を、基準電圧Ｖｔｈｂと比較し、この基準電圧Ｖｔｈａを上回ったとき、コンパレータ９５の出力信号Ｓｓｅｎがハイレベルとなるように設定されている。
【０１３８】
ここで、図２１に示すコンパレータ９１（電圧制御型のスイッチ９２の制御の為の）において、遅延回路９０からの遅延信号Ｓｄｌｙのレベルを比較判定する為の基準電圧Ｖｔｈａを採用しており、この基準電圧Ｖｔｈａは、コンパレータ９５における基準電圧Ｖｔｈｂ以上の値に設定されている（基準電圧Ｖｔｈａ≧基準電圧Ｖｔｈｂ）。
【０１３９】
従って、図２２（ｃ）、（ｅ）に示すように、コンパレータ９５からの出力信号Ｓｓｅｎは、コンパレータ９１からの出力信号Ｓｗｉｎに比べて、早いタイミングでローレベルからハイレベルに変化すると共に、ハイレベルからローレベルに変化することになる。制御回路６０は、上述した出力信号Ｓｓｅｎの変化に応じて、サンプリングデータの収集処理を行う。
【０１４０】
第１０実施形態では、図２３に示すフローチャートが、図１５に示すフローチャートに代えて採用されており、図２３に示すフローチャートでは、図１５に示すフローチャートにおいて、ステップ１００に代えてステップ１７０が採用されている。
【０１４１】
ステップ１７０では、入力信号Ｓｉｎが入力されているか否かの判定にあたり、コンパレータ９５から出力された出力信号Ｓｓｅｎがハイレベルになるか否かで判定している。従って、入力信号Ｓｉｎが入力されているか否かの判定を精度良く行うことができる。
【０１４２】
ここで、入力信号Ｓｉｎが入力されているか否かの判定にあたり、上記第７実施形態に述べた第２のアナログ−デジタル変換回路５０に代わるコンパレータ９５で実現が可能であり、上記第７実施形態に比べて、回路の簡略化と低コスト化とを図ることができる。
【０１４３】
また、本発明の実施にあたり、第１０実施形態のコンパレータ９５を廃止するようにしてもよい。これは、ゲインコントロールアンプ１０から出力された出力信号のうち、第１のアナログ−デジタル変換回路４０のサンプリング可能な上限電力以下の信号を、電圧制御型のスイッチ９２によって、第１のアナログ−デジタル変換回路４０を入力しているからである。
【０１４４】
さらに、上記第７〜１０実施形態では、電圧制御型のスイッチ９２をゲインコントロールアンプ１０とベクトル復調器８０の間に接続した例につき説明したが、これに限らず、ベクトル復調器８０と第１のアナログ−デジタル変換回路４０との間に接続するようにしてもよい。
【０１４５】
なお、第１０実施形態は、上記第７実施形態において、第２のアナログ−デジタル変換回路５０をコンパレータ９５に置き換えたているが、第８或いは第９実施形態において、同様に、第２のアナログ−デジタル変換回路５０をコンパレータ９５に置き換えるとも可能である。
【０１４６】
また、上記第８、第９、第１０の実施形態における遅延時間Ｔｄの設定は、第７実施形態で説明した条件と同じになるように設定すればよい。
【０１４７】
なお、上記第７〜１０実施形態は、ベクトル復調器８０を接続した状態で実施形態について説明したが、これに限らず、ベクトル復調器８０が無く、ゲインコントロールアンプ１０と第１のアナログ−デジタル変換回路４０とを直接接続しても同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るサンプリング装置を示す電気回路図である。
【図２】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、ゲインコントロールアンプの出力信号Ｓｓｍｐの電力の波形図、（ｃ）は、対数アンプからの出力信号Ｓｒｅｆの電圧の波形図である。
【図３】図１に示す制御回路の作動を示すフローチャートである。
【図４】本発明の第２実施形態に係るサンプリング装置を示す電気回路図である。
【図５】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、ゲインコントロールアンプの出力信号Ｓｓｍｐの電力の波形図、（ｃ）は、対数アンプからの出力信号Ｓｒｅｆの電圧の波形図である。
【図６】図４に示す制御回路の作動を示すフローチャートである。
【図７】本発明の第３実施形態に係るサンプリング装置を示す電気回路図である。
【図８】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、ゲインコントロールアンプの出力信号Ｓｓｍｐの電力の波形図、（ｃ）は、対数アンプからの出力信号Ｓｒｅｆの電圧の波形図である。
【図９】本発明の第４実施形態に係るサンプリング装置を示す電気回路図である。
【図１０】図９に示す制御回路の作動を示すフローチャートである。
【図１１】本発明の第５実施形態に係るサンプリング装置を示す電気回路図である。
【図１２】本発明の第６実施形態に係るサンプリング装置を示す電気回路図である。
【図１３】本発明の第７実施形態に係るサンプリング装置を示す電気回路図である。
【図１４】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、遅延回路からの遅延信号Ｓｄｌｙの電圧の波形図、（ｃ）は、コンパレータ９１からの出力信号Ｓｗｉｎの電圧の波形図、（ｄ）は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波形図、（ｅ）は対数アンプからの出力信号Ｓｒｅｆの電圧の波形図である。
【図１５】図１３に示す制御回路の作動を示すフローチャートである。
【図１６】データフレームを説明するための図である。
【図１７】本発明の第８実施形態に係るサンプリング装置を示す電気回路図である。
【図１８】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、遅延回路からの遅延信号Ｓｄｌｙの電圧の波形図、（ｃ）は、コンパレータからの出力信号Ｓｗｉｎの電圧の波形図、（ｄ）は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波形図、（ｅ）は、対数アンプからの出力信号Ｓｒｅｆの電圧の波形図である。
【図１９】本発明の第９実施形態に係るサンプリング装置を示す電気回路図である。
【図２０】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、ゲインコントロールアンプから出力された出力信号Ｓｃｔｌの電圧の波形図、（ｃ）は、対数アンプからローパスフィルタを通して出力された信号Ｓｄｌｙの電圧の波形図、（ｄ）は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波形図、（ｅ）は、対数アンプからの出力信号Ｓｒｅｆの電圧の波形図である。
【図２１】本発明の第９実施形態に係るサンプリング装置を示す電気回路図である。
【図２２】（ａ）は、入力信号Ｓｉｎの電力の波形図、（ｂ）は、遅延回路から出力された遅延信号Ｓｄｌｙの電圧の波形図、（ｃ）は、コンパレータから出力された出力信号Ｓｗｉｎの電圧の波形図、（ｄ）は、ベクトル復調器から出力された出力信号Ｓｓｍｐの電力の波形図、（ｅ）は、コンパレータから出力された出力信号Ｓｓｅｎの電圧の波形図である。
【図２３】図１３に示す制御回路の作動を示すフローチャートである。
【図２４】データフレームのプレアンプルを説明する為の図である。
【図２５】従来のサンプリング装置を示す電気回路図である。
【符号の説明】
１０…ゲインコントロールアンプ、２０…対数アンプ、
４０…アナログ−デジタル変換回路、５０…アナログ−デジタル変換回路、
６０…制御回路、８０…ベクトル復調器、９２…電圧制御型スイッチ、
９０…遅延回路、９１…コンパレータ、９４…可変減衰器。
【図１】
0004292655.tif 000002
【図２】
0004292655.tif 000003
【図３】
0004292655.tif 000004
【図４】
0004292655.tif 000005
【図５】
0004292655.tif 000006
【図６】
0004292655.tif 000007
【図７】
0004292655.tif 000008
【図８】
0004292655.tif 000009
【図９】
0004292655.tif 000010
【図１０】
0004292655.tif 000011
【図１１】
0004292655.tif 000012
【図１２】
0004292655.tif 000013
【図１３】
0004292655.tif 000014
【図１４】
0004292655.tif 000015
【図１５】
0004292655.tif 000016
【図１６】
0004292655.tif 000017
【図１７】
0004292655.tif 000018
【図１８】
0004292655.tif 000019
【図１９】
0004292655.tif 000020
【図２０】
0004292655.tif 000021
【図２１】
0004292655.tif 000022
【図２２】
0004292655.tif 000023
【図２３】
0004292655.tif 000024
【図２４】
0004292655.tif 000025
【図２５】
0004292655.tif 000026