(57)【特許請求の範囲】
【請求項１】
コマンド信号を電気的負荷に発生させる出力として、並びに、上記電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサと、
上記マイクロプロセッサ端子に動作的に接続され、上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する第１のトランジスタと、
上記第１のトランジスタ及び上記マイクロプロセッサ端子に接続される第２のトランジスタとを有し、
上記第２のトランジスタは、正常の負荷状態下で上記マイクロプロセッサからのコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、上記第１のトランジスタが異常な過電流状態であるとき上記第１のトランジスタをオフ状態に保持し、上記第１のトランジスタをオフ状態に切り換えようとする上記マイクロプロセッサによる反復的な試行後に無負荷状態を表す上記マイクロプロセッサへの論理信号を保持するよう動作する、過電流状態からの保護及び電気的無負荷の検出を行う回路。
【請求項２】
上記第１のトランジスタの出力が監視できるように、上記第２のトランジスタを第１のトランジスタの出力と動作的に接続する手段を更に有し、
上記手段は直列接続されたダイオード及び抵抗により構成される、請求項１記載の回路。
【請求項３】
上記第２のトランジスタは、ベース、エミッタ及びコレクタを有するＮＰＮバイポーラトランジスタを含み、
上記第１のトランジスタの出力は上記第２のトランジスタのベースに動作的に接続される、請求項１又は２記載の回路。
【請求項４】
上記第２のトランジスタのコレクタが接続されたマイクロプロセッサ電源が設けられ、
上記第２のトランジスタは、上記第１のトランジスタをオフ状態に切り換えるための反復的な試行後に、上記マイクロプロセッサ電源の電圧に対応した電気的無負荷を表すハイ論理信号を上記マイクロプロセッサに返し、
上記第１のトランジスタ及び上記第２のトランジスタは接地され、
上記第１のトランジスタは電界効果トランジスタを有する、請求項１乃至３のうちいずれか一項記載の回路。
【請求項５】
コマンド信号を電気的負荷に発生させる出力として、並びに、上記電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサと、
上記マイクロプロセッサ端子に動作的に接続され、上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する電界効果トランジスタと、
上記電界効果トランジスタ及び上記マイクロプロセッサ端子に接続され、正常の負荷状態下で上記マイクロプロセッサからのコマンド信号の受信に応じて上記電界効果トランジスタをオン状態若しくはオフ状態の何れか一方に保持し、上記電界効果トランジスタが異常な過電流状態であるとき上記電界効果トランジスタをオフ状態に保持し、上記電界効果トランジスタをオフ状態に切り換えようとする反復的な試行後に無負荷状態を表す上記マイクロプロセッサへの論理信号を保持するよう動作するバイポーラトランジスタと、
電気的無負荷状態を表す論理信号に対応した電圧を供給するため上記マイクロプロセッサ端子に接続されたマイクロプロセッサ電源と、
上記電界効果トランジスタの出力を監視するため、上記バイポーラトランジスタのベースを上記電界効果トランジスタの出力に接続する手段とを有する、過電流状態からの保護及び電気的無負荷の検出を行う回路。
【請求項６】
上記バイポーラトランジスタのベースを上記電界効果トランジスタの出力に接続する手段は直列接続されたダイオード及び抵抗により構成され、
上記バイポーラトランジスタは、上記マイクロプロセッサ電源の電圧に対応したハイ論理信号を上記マイクロプロセッサトランジスタに返し、上記バイポーラトランジスタ及び上記電界効果トランジスタは接地されている、請求項５記載の回路。
【請求項７】
上記バイポーラトランジスタは上記マイクロプロセッサ電源に接続されたコレクタを含む、請求項６記載の回路。
【請求項８】
コマンド信号を電気的負荷に伝達し、上記電気的負荷の状態を監視する入力が受信される入出力端子と、
上記入出力端子に動作的に接続され、上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する第１のトランジスタと、
上記第１のトランジスタ、マイクロプロセッサ電源及び上記入出力端子に接続され、上記入出力端子に戻される出力論理信号を発生させるよう動作し、正常の負荷状態下で上記入出力端子を通じて発生されたコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、上記第１のトランジスタが異常な過電流状態であるとき上記第１のトランジスタをオフ状態に保持し、上記第１のトランジスタをオフ状態に切り換えようとする反復的な試行後に無負荷状態を表す論理信号を保持するよう動作する第２のトランジスタと、
上記第１のトランジスタの出力が監視できるように、上記第２のトランジスタを第１のトランジスタの出力と動作的に接続する手段と有する、過電流状態からの保護及び電気的無負荷の検出を行う回路。
【請求項９】
過電流状態から回路を保護し、電気的無負荷状態を検出する方法であって、
コマンド信号を電気的負荷に発生させる出力として、並びに、上記電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサを配置し、
上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する第１のトランジスタを上記マイクロプロセッサ端子に接続し、
第２のトランジスタを上記第１のトランジスタ及び上記マイクロプロセッサ端子に接続し、
正常の負荷状態下で上記マイクロプロセッサからのコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持するため、上記第２のトランジスタから上記マイクロプロセッサ及び上記第１のトランジスタに返される出力論理信号を発生させ、
異常な負荷状態下で、上記第１のトランジスタが異常な過電流状態であるとき上記第１のトランジスタをオフ状態に保持し、電気的無負荷状態に基づいて上記第１のトランジスタをオフ状態に切り換えようとする反復的な試行後に上記マイクロプロセッサへの論理信号を保持し、
上記マイクロプロセッサへの無負荷を表す論理信号に対応する電圧を供給するため、マイクロプロセッサ電源を上記マイクロプロセッサ端子に接続し、
上記第１のトランジスタの出力を監視するため、上記第２のトランジスタを上記第１のトランジスタの出力に動作的に接続する方法。
【請求項１０】
上記第２のトランジスタを、直列したダイオード及び抵抗を用いて上記第１のトランジスタの出力に接続し、
上記第２のトランジスタを、ベース、エミッタ及びコレクタを有するバイポーラトランジスタとして構成し、
マイクロプロセッサ電源を上記バイポーラトランジスタの上記コレクタ及び上記第１のトランジスタに接続し、
上記第１のトランジスタを上記バイポーラトランジスタの上記ベースに接続することを特徴とする請求項９記載の方法。
【請求項１１】
上記第１のトランジスタをオフ状態に切り換える反復的な試行後に、上記マイクロプロセッサ電源の電圧に対応し、無負荷状態を表すハイ論理信号を上記マイクロプロセッサに返し、
上記第１のトランジスタ及び上記第２のトランジスタを接地し、上記マイクロプロセッサ電源をプラス５ボルト電源として与えることを特徴とする請求項９又は１０記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気的負荷を制御及び監視する回路並びに方法と、過電流状態から出力装置を保護し、無負荷を検出する回路とに関する。
【０００２】
【従来の技術】
自動車の回路及び他の類似したアプリケーションにおいて、回路は、マイクロプロセッサと通信し、負荷のオン・オフのような負荷の制御を行うだけではなく、負荷の状態を監視する。例えば、マイクロプロセッサは、ランプをターンオンする回路にコマンド信号を発生することができる。また、回路は、短絡が発生したとき、若しくは、ランプ（例えば、負荷）が存在しないときを判定するため、ランプを監視することができる。これらの回路は、先行技術において公知であり、典型的に、負荷を電圧源に接続、切断するパワートランジスタを含む。この回路は、回路状態を検知する監視回路を含む。上記の回路の中の一部が使用するマイクロプロセッサは、そのマイクロプロセッサチップ上に別々の入力ピン及び出力ピンを有する。一方のピンは負荷を制御するため使用可能であり、他方のピンは負荷を監視するため使用可能である。
【０００３】
米国特許第５，５１０，９５０号明細書に記載された回路は、制御可能な負荷の状態を開示するだけではなく、単一のコントローラ入出力ピンから監視できる負荷を開示する。この回路はマイクロプロセッサと協働する電界効果トランジスタを含む。しかし、この回路は多少複雑であり、フィラメントが暖機する点灯時間を得るために、例えば、ランプを点灯するため全電圧の中の僅かな割合だけの使用を許容する。かくして、フィラメントがランプ内で暖機するとき、高抵抗が短絡として出現する。この回路は、小電圧を送ることによりこの問題を解決する。また、この回路は、自動車の高圧側で使用され、１２ボルトを獲得するためバッテリーに直結される。高圧側回路の使用は、スイッチ若しくは他の回路が接地され、したがって、スイッチに接続される低圧側よりも複雑な回路を必要とする。
【０００４】
米国特許第５，６９４，２８２号明細書に記載されている別の回路は、低圧側回路として設計され、入力及び出力として交互に構成可能な端子を備えたマイクロプロセッサを使用する。端子が出力として構成されたとき、マイクロプロセッサは、ソフトウェア制御の下で、トランジスタを介して電気的負荷をターンオン、ターンオフすることができる。マイクロプロセッサが負荷をターンオンしたとき、マイクロプロセッサはその端子を入力として再構成する。システムは、短絡が発生するまで、若しくは、マイクロプロセッサが負荷をターンオフするまで、電気的負荷をオン状態に保持する。短絡が発生したとき、システムは自動的に負荷をターンオフし、マイクロプロセッサ端子はオフ状態の負荷を検出するため入力として構成される。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、過電流状態から保護し、電気的無負荷を検出するため自動車バッテリー系の低圧側で使用され得る簡単な回路を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明による過電流状態からの保護及び電気的無負荷の検出を行う回路は、
コマンド信号を電気的負荷に発生させる出力及び上記電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサと、
上記マイクロプロセッサ端子に動作的に接続され、上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する第１のトランジスタと、
上記第１のトランジスタ及び上記マイクロプロセッサ端子に接続され、正常の負荷状態下で上記マイクロプロセッサからのコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、上記第１のトランジスタが異常な過電流状態であるとき上記第１のトランジスタをオフ状態に保持し、上記第１のトランジスタをオフ状態に切り換えようとする反復的な試行後に無負荷状態を表す上記マイクロプロセッサへの論理信号を保持するよう動作的である第２のトランジスタとにより構成される。
【０００７】
本発明によれば、本回路は、低圧側自動車アプリケーションと共に使用可能であり、第１及び第２のトランジスタ、並びに、電気的負荷へのコマンド信号を発生させる出力及び電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサだけを使用するので、簡単化される。第２のトランジスタは、正常な負荷状態で上記マイクロプロセッサからのコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、上記第１のトランジスタに異常な過電流状態が発生したときに上記第１のトランジスタをオフ状態に保持するよう動作的である。本発明による回路は、上記第１のトランジスタをオフ状態に切り換えようとする反復的な試行後に上記マイクロプロセッサへの論理信号を保持する。
【０００８】
本発明によれば、過電流状態からの保護と、電気的無負荷の検出とが行える点が有利である。マイクロプロセッサは、電気的負荷にコマンド信号を発生する出力及び電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有する。第１のトランジスタは、マイクロプロセッサ端子に動作的に接続され、電気的負荷に接続される出力を有する。第１のトランジスタはオン状態及びオフ状態を有する。第２のトランジスタは、第１のトランジスタ及びマイクロプロセッサ端子に接続される。第２のトランジスタは、第１のトランジスタをオン状態に切り換えるため、マイクロプロセッサ及び第１のトランジスタに返される出力論理信号を発生させるよう動作的である。第２のトランジスタは、正常な負荷状態でマイクロプロセッサからのコマンド信号の受信に応じて第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、第１のトランジスタ側の異常な過電流状態の際に第１のトランジスタをオフ状態に保持し、無負荷状態で第１のトランジスタをオフ状態に保持する反復的な試行後にマイクロプロセッサへの論理信号を保持するよう動作的である。
【０００９】
第２のトランジスタを第１のトランジスタの出力と動作的に接続する手段は、直列接続されたダイオード及び抵抗により構成することができる。
本発明の別の面において、第２のトランジスタは、ベース、エミッタ及びコレクタを有するＮＰＮバイポーラトランジスタを含む。トランジスタ電源はＮＰＮトランジスタのコレクタに接続され、コレクタは第２のトランジスタに動作的に接続される。第１のトランジスタの出力は、好ましくは、第２のトランジスタのベースに接続される。
【００１０】
本発明の更に別の面において、第２のトランジスタは、第１のトランジスタをオフ状態に切り換えるための反復的な試行後にマイクロプロセッサ電源の電圧に対応したハイ論理信号をマイクロプロセッサに返す。第１及び第２のトランジスタは、好ましくは、接地される。マイクロプロセッサ電源は、好ましくは、プラス５ボルト電源であり、第１のトランジスタは電界効果トランジスタにより構成される。
【００１１】
また、本発明により提供される過電流状態から回路を保護し、電気的無負荷状態を検出する方法は、
コマンド信号を電気的負荷に発生させる出力及び上記電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサを配置し、
上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する第１のトランジスタを上記マイクロプロセッサ端子に接続し、
第２のトランジスタを上記第１のトランジスタ及び上記マイクロプロセッサ端子に接続し、
正常の負荷状態下で上記マイクロプロセッサからのコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持するため、上記第２のトランジスタから上記マイクロプロセッサ及び上記第１のトランジスタに返される出力論理信号を発生させ、
異常な負荷状態下で、上記第１のトランジスタが異常な過電流状態であるとき上記第１のトランジスタをオフ状態に保持し、電気的無負荷状態に基づいて上記第１のトランジスタをオフ状態に切り換えようとする反復的な試行後に上記マイクロプロセッサへの論理信号を保持する段階を有し、
上記マイクロプロセッサへの無負荷を表す論理信号に対応する電圧を供給するため、マイクロプロセッサ電源を上記マイクロプロセッサ端子に接続する段階を有し、
上記第１のトランジスタの出力を監視するため、上記第２のトランジスタを上記第１のトランジスタの出力に動作的に接続する段階をさらに有する。
【００１２】
本発明の方法の一つの面によれば、回路を過電流状態から保護し、電気的無負荷を検出する方法が開示される。この方法は、電気的負荷へのコマンド信号を発生させる出力及び上記電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有するマイクロプロセッサを配置する段階を有する。
【００１３】
上記方法は、上記電気的負荷に接続される出力を有し、オン状態及びオフ状態を有する第１のトランジスタを上記マイクロプロセッサ端子に接続する段階をさらに有する。この方法は、第２のトランジスタを上記第１のトランジスタ及び上記マイクロプロセッサ端子に接続し、上記第１のトランジスタをオン状態に切り換えるため、上記第２のトランジスタから上記マイクロプロセッサ及び上記第１のトランジスタに返される出力論理信号を発生させる段階をさらに有する。この方法は、正常な負荷状態でマイクロプロセッサからのコマンド信号の受信に応じて上記第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、異常な負荷状態で、上記第１のトランジスタに過電流状態が発生したときに上記第１のトランジスタをオフ状態に保持する段階をさらに有する。電気的無負荷状態に基づいて上記第１のトランジスタをオフ状態に切り換えるための反復的な試行後、上記マイクロプロセッサへの論理信号が保持される。
【００１４】
本発明の方法は、また、電圧を第２のトランジスタに供給するため、マイクロプロセッサ電源をマイクロプロセッサ端子に動作的に接続する段階を含む。マイクロプロセッサ電源は、好ましくは、無負荷を表すマイクロプロセッサへの論理信号に対応した電圧を供給するため、マイクロプロセッサ端子に動作的に接続される。本発明の方法は、第１のトランジスタの出力を監視するため、第２のトランジスタを第１のトランジスタの出力に動作的に接続する段階を更に有する。また、本発明の方法は、直列したダイオード及び抵抗を用いて、第２のトランジスタを第１のトランジスタの出力と接続する段階をさらに有する。本発明の方法は、ベース、エミッタ及びコレクタを有するバイポーラトランジスタとして第２のトランジスタを形成する段階を更に有する。
【００１５】
【発明の実施の形態】
以下、一例として添付図面を参照して、本発明を説明する。
本発明は、低圧側自動車アプリケーションにおいて使用される回路であって、短絡及び無負荷のような過電流状態からの保護を行い、マイクロプロセッサの一つの端子を入力及び出力の両方として使用する簡単化された回路を提供する。本発明による回路は、自己保持型であり、回路を適切な位置に保持する。マイクロプロセッサは、同時に、他のタスクを自由に実行する。その上、これらの例において、ランプが最初にターンオンされるときのように、短絡した状態であるとみなされることを回路が明らかに検出したとき、回路監視機能が初期的に短絡回路状態を示しているとしても、回路はランプ若しくは他の負荷を監視する。以下、この問題を解決するための技術について説明する。
【００１６】
本回路は、モノリシックデバイスとして形成してもよく、自己保持型であり、フィードバックを保護する。モノリシックデバイスとして、本回路は、ＦＥＴ若しくはＭＯＳＦＥＴ製造工程の多構造内に他のトランジスタを用いて形成しても構わない。
回路は、好ましくは、高圧側で使用される（バッテリー若しくはヒューズに直結される）のではなく、低圧側自動車回路で使用され得る（すなわち、接地される）ので簡単化される。その結果として、回路は、回路をバッテリーのプラス側に繋ぐＰ型チャネルＦＥＴ及びＰＮＰトランジスタを必要としない。また、回路は、高圧側スイッチ及びマイクロプロセッサをバッファするため別個の回路を必要としない。コネクションは低圧側で行われるので、ＮＰＮトランジスタが簡単化された回路で使用され得る。
【００１７】
図１には、三つの入出力ポート（Ｉ／Ｏポート）１２，１４，１６を有するマイクロプロセッサ１０が示されている。入出力ポートはマイクロプロセッサ内でピンとして形成され、夫々、同図にＯＣ（過電流）−ＦＥＴとして示される本発明の過電流電界効果トランジスタ（ＦＥＴ）回路２０，２２，２４の入力端子（ピン）１８に接続される。過電流回路は、夫々の出力端子（ピン）２５を介して、自動車回路の一部であるソレノイド負荷２６と、リレー負荷２８と、ランプ負荷３０とに接続される。過電流回路は、これらの負荷を介してバッテリー電源３２のプラス１２ボルト（＋１２Ｖ）に直結され、また、典型的にピンを介してアース３４に接地される。各過電流回路がアース３４に接地されるだけではなく、過電流回路は、プラス５ボルト（＋５Ｖ）の電圧源４０として形成されたマイクロプロセッサ電源を含む。また、ピンのようなゲートコネクション４２が図示されている。本発明の過電流回路は、自動車電子制御モジュールで使用することが可能であり、当然に、後述するような本発明の電界効果トランジスタを使用する種々の過電流回路が異なる定格電流で利用されることが予測される。
【００１８】
図２を参照するに、本発明の過電流保護回路の一例が破線で示された範囲に含まれる回路４４の一部分として示されている。説明の簡単化のため、以下では、ソレノイド負荷２６と共に使用される過電流電界効果トランジスタ回路２０に関して説明する。同図には、典型的なマイクロプロセッサ入出力ポート１２が代表的な負荷２６及び適当な電圧源と共に示される。装置は、ハリス  コーポレーションによって製造されたHarris  RLP1N06CLE  インテリジェント・ディスクリーと・デバイスのようなシリコンの単一片に構成することができる。このデバイスは、ハリス  コーポレーションによって設計、製造された標準的なファイブ・リード・ＴＯ−２２０型（或いは、変種）パッケージに実装することができる。
【００１９】
図２に示されるように、マイクロプロセッサは、マイクロプロセッサ電源に対応する＋５Ｖ電源に接続された入出力ポート（若しくは端子）１２を含む。マイクロプロセッサは、ソレノイド負荷２６のような電気的負荷にコマンド信号を発生させる出力として構成可能であり、かつ、電気的負荷２６の状態を監視する入力として構成可能であるマイクロプロセッサ端子１２を有する。第１のトランジスタ５０は、電界効果トランジスタとして構成され、マイクロプロセッサ端子に動作的に接続され、電気的負荷に接続される出力を有する。この電界効果トランジスタは、オン状態及びオフ状態を有する。電界効果トランジスタ５０は、ドレイン５２、ソース５４及びゲート５６を含む。ドレイン５２は、電界効果トランジスタの出力を形成するように負荷２６に接続される。ソース５４は接地され、寄生ダイオード５８は、本質的に電界効果トランジスタのドレインとソースの間に存在する。ゲート５６は同図に示されるようなゲート端子４２を有する。
【００２０】
第２のトランジスタ６０は、バイポーラＮＰＮトランジスタとして形成され、エミッタ６２、ベース６４及びコレクタ６６を含む。コレクタ６６は、ピンを介してトランジスタの電圧源を与える＋５Ｖの電源に接続される。エミッタ６２はアース３４に接地される。コレクタ６６は、電界効果トランジスタ５０のゲート５６に接続され、この回路は入力端子１８に接続される。
【００２１】
また、抵抗７０、７２、７４、７６及び８３が回路内の接続される。
第２のトランジスタ６０は、マイクロプロセッサ１０に戻る出力論理信号を発生させるよう動作的である。第２のトランジスタ６０は、正常な負荷状態で、マイクロプロセッサからのコマンド信号の受信に応じて第１のトランジスタをオン状態若しくはオフ状態の何れか一方に保持し、第１のトランジスタを通る異常な過電流状態の発生時に第１のトランジスタをオフ状態に保持し、第１のトランジスタをオフ状態に切り換えるための反復的な試行後に、マイクロプロセッサに対する無負荷を表す論理信号を保持するように動作的である。
【００２２】
図示した如く、プラス５ボルトは、電気的無負荷を表す論理信号に対応した電圧を発生させるためマイクロプロセッサ端子に供給される。ベース６４と、電界効果トランジスタ５０の出力との間のドレイン５２を経由するコネクションは、ダイオード８０及び抵抗８２を含み、電界効果トランジスタ５０の監視を実現する。この第２のトランジスタは、ＮＰＮバイポーラトランジスタとして構成され、第１のトランジスタをオフ状態に切り換えるための反復的な試行後に電源４０の＋５Ｖに対応したハイ論理信号をマイクロプロセッサに与える。説明の簡単のため、以下、特に図２を参照して回路動作を詳細に説明する。
【００２３】
動作中に、この回路は、自己保持型機能を与えるだけではなく、短絡に対する過電流保護を実現し、無負荷状態と過電流状態の両方の状態を表示する。以下の説明中、過電流保護回路２０はＯＣ（過電流）−ＦＥＴのように略記されることがある。
正常な動作に対応した第１の動作状態において、電圧源は安定していることが想定され、負荷２６は正常である（故障が無い）と考えられる。負荷２６はオフ状態である。マイクロプロセッサ１０は、その入出力ポート１２を出力として構成し、正のパルスを過電流電界効果トランジスタ２０の入力ピン１８に送る。この信号は、出力である第１のトランジスタ、すなわち、電界効果トランジスタ５０を充分にターンオンさせることができる。第１のトランジスタ５０のドレイン５２は、トランジスタ５０の抵抗と負荷電流とによって決定されるグランドに近い電圧まで変化する。典型的に、設計者は最悪ケースの状態におけるこの電圧を０．７ボルト未満に設定する。このような低電圧は、次に、過電流電界効果トランジスタ２０のＮＰＮ型の第２のトランジスタ６０へのオフコマンドとして解釈される。
【００２４】
第２のトランジスタ６０がオフ状態であるため、過電流電界効果トランジスタ２０の＋５Ｖピンは、第１のトランジスタを直接的に駆動し、第１のトランジスタ５０をオン状態に保持する。続いて、マイクロプロセッサ１０からの信号は、過電流電界効果トランジスタ２０をオン状態に保持するためにはこれ以上必要ではなくなり、マイクロプロセッサ１０は自由に他の処理タスクを行える。次に、この入出力ポート１２が入力として構成された場合、入出力ポート１２上の電圧は、論理１であり、過電流電界効果トランジスタ２０が依然としてターンオンされていることを示す。過電流電界効果トランジスタ２０をターンオフさせるため、マイクロプロセッサ１０は、入出力ポート１２を出力として構成し、負のパルスを過電流電界効果トランジスタ２０の入力ピン１８に送る。これにより、第１のトランジスタはターンオフし、ドレイン電圧は電源電圧ＶBAT に近づく。このとき、第２のトランジスタ６０はオンにバイアスされ、コレクタ６６はグランド付近に切り替わり、第１のトランジスタ５０をオフ状態に保持する。マイクロプロセッサ１０からの信号は必要ではなくなる。マイクロプロセッサ１０は過電流電界効果トランジスタ２０の入力ピン１８上の電圧を監視し、論理０をこのピンに発生させることにより装置がオフ状態であることを通知する。
【００２５】
異常な動作に対応する第２の動作的な状態では、ある理由により負荷２６が存在しない場合、電圧源は、第２のトランジスタ６０をターンオンさせない。過電流電界効果トランジスタ２０の入力ピン１８は、たとえ、第１のトランジスタ５０をターンオフさせるため負のパルスが反復された後であっても、要求に応じて、常に論理１をマイクロプロセッサ１０に通知する。これは、装置が無負荷であることをマイクロプロセッサ１０に通知する。第１のトランジスタ５０はオンにバイアスされる。負荷が存在しないため、過電流電界効果トランジスタ２０に悪影響は生じない。負荷が（過電流電界効果トランジスタ２０の出力ピン２５上で）アースに短絡された場合、同じエラーメッセージがマイクロプロセッサ１０によって受信されることに注意する必要がある。これにより、負荷電流は装置を効率的にバイアスするので、過電流電界効果トランジスタ２０に悪影響は生じない。通知されたメッセージが無負荷の状態、又は、負荷がアースに短絡している状態の何れを意味するかは、設計者によって決められる事項である。一方で、負荷は常にオフ状態であり他方で、負荷は常にオン状態である。
【００２６】
異常な動作に対応する第３の動作状態において、ある種の理由から、負荷が短絡（出力ピン２５が図２のＶBAT に直結）された場合、瞬時高電圧が第２のトランジスタ６０に供給され、第２のトランジスタ６０をターンオンする。これは、第１のトランジスタ５０をターンオフさせ、第１のトランジスタ５０を過電流から保護する。場合によっては、この「短絡」は部分的な「短絡」であり、過電流電界効果トランジスタ２０は、第１のトランジスタ５０のドレイン５２上の電圧が第２のトランジスタ６０のターンオン電圧に達したときに保護される。この具体的に例示された回路構成の場合、一方のダイオード８０は、この電圧（約１．５ボルト）として、第２のトランジスタ６０のベース電圧ＶBEに降下する。この電圧は、過電流電界効果トランジスタ２０の動作に実質的な影響を与えることなく顧客の要求条件を満たすため、付加的なダイオードを直列に追加することによって変更され得る。
【００２７】
ランプ負荷３０のような正常な負荷に対応した第４の動作状態では、突入電流は、通常、第２のトランジスタ６０を導通状態に移すために十分であり、ランプをオフ状態に保持する。設計者は、マイクロプロセッサからの出力パルスを、予測された突入電流間隔よりも長い時間に亘ってオン状態に留めることが可能であるが、この結果として、実際に負荷３０の短絡が生じる場合に、装置が潜在的な故障モードに陥るおそれがある。より優れた解決法は、突入電流が生じる期間よりも長い期間に亘り、高速な系列として装置をパルス的に多数回オン状態にさせ、次に、この論理状態に対する入力ピン１８を読むことである。良好なランプである場合、フィラメントは暖機し、過電流電界効果トランジスタは、装置がオン状態であることを通知する。本当に短絡している場合、装置はオフ状態であることを通知する。装置が短絡状態であるとの決定をなす前に、ランプをターンオンするための多数の試行が行われる。
【００２８】
パワーオン中の正常なパワーオンサイクルにおいて、過電流電界効果トランジスタ２０はオフ状態若しくはオン状態に変化し得る。この問題を解決するため、マイクロプロセッサの入出力ポートは出力として電力が増大するようプログラムされ、論理０がピンにプログラムされるのがよい。これにより、過電流電界効果トランジスタはオフ状態であることが保証される。
【００２９】
第１のトランジスタの立ち上がり及び立ち下がり時間を制御するため、外部抵抗が（入力ピン１８とゲートピン４２の間で）抵抗７４と並列接続され得る。典型的なリレー、ソレノイド若しくはランプ負荷は高速スイッチング時間を必要としないので、外部抵抗を必要としないことが予想され、その結果として、放射され伝導されるＥＭＩは最小限に抑えられる。
【００３０】
本発明による回路は、過電流状態からの保護と、電気的無負荷の検出とを行う。マイクロプロセッサは、コマンド信号を電気的負荷に発生させる出力、並びに、電気的負荷の状態を監視する入力として構成可能な少なくとも一つのマイクロプロセッサ端子を有する。第１のトランジスタは、マイクロプロセッサ端子に動作的に接続され、電気的負荷に接続される出力を有する。第１のトランジスタは、オン状態及びオフ状態を有する。第２のトランジスタは電源から給電され、第１のトランジスタ及びマイクロプロセッサ端子に接続される。第２のトランジスタは、マイクロプロセッサに戻される出力論理信号を発生させ、正常な負荷状態の下で、マイクロプロセッサからのコマンド信号に応じて第１のトランジスタをオン状態若しくはオフ状態の中の何れか一方の状態に保持し、第１のトランジスタを通る異常な過電流状態が生じたとき、第１のトランジスタをオフ状態に保持するよう動作的である。また、第２のトランジスタは、第１のトランジスタをオフ状態に切り換えるための反復的な試行後にマイクロプロセッサへの無負荷論理信号を保持するよう動作的である。
【図面の簡単な説明】
【図１】自動車のソレノイド、リレー及びランプ負荷を制御する本発明の３個の異なる過電流電界効果トランジスタ回路に接続されたマイクロプロセッサを示す上位レベルの概略ブロック図である。
【図２】本発明の一面による過電流回路の電気系統図である。
【符号の説明】
１０    マイクロプロセッサ
１２，１４，１６    入出力ポート
１８    入力端子
２０，２２，２４    過電流電界効果トランジスタ
３２    バッテリー電源
３４    アース
４０    電圧源
４２    ゲートコネクション
４４    回路範囲を表す破線
５０    第１のトランジスタ
５２，６２    ドレイン
５４，６４  ソース
５６    ゲート
５８    寄生ダイオード
６０    第２のトランジスタ
６６    コレクタ
７０，７２，７４，７６，８２，８３    抵抗
８０    ダイオード
【図１】
0004295389.tif 000002
【図２】
0004295389.tif 000003