(57)【特許請求の範囲】
【請求項１】
クロックツリー構造を有し、クロック信号を複数の動作素子に供給するクロック供給回路であって、
前記クロックツリー構造を構成する複数の駆動素子と、
前段の駆動素子の出力と次段の複数の駆動素子又は動作素子とをそれぞれ接続する複数の接続配線とを備え、
前記複数の接続配線は、
基準配線層で形成される複数の第１配線と、
前記基準配線層を使用する回路ブロック上に存在する１つ以上の第２配線とを含み、
前記回路ブロック上に存在する１つ以上の第２配線は、前記基準配線層より上層の所定の配線層で形成され、
前記クロックツリー構造において前記第２配線が存在する段と同じ段の全ての前記接続配線は、少なくとも一部分が前記所定の配線層で形成される
ことを特徴とするクロック供給回路。
【請求項２】
クロックツリー構造を有し、クロック信号を複数の動作素子に供給するクロック供給回路であって、
前記クロックツリー構造を構成する複数の駆動素子と、
前段の駆動素子の出力と次段の複数の駆動素子又は動作素子とをそれぞれ接続する複数の接続配線とを備え、
前記複数の接続配線は、
基準配線層で形成される複数の第１配線と、
前記基準配線層を使用する回路ブロック上に存在する１つ以上の第２配線とを含み、
前記回路ブロック上に存在する１つ以上の第２配線は、前記基準配線層より上層の所定の配線層で形成され、
前記第２配線は、前記クロックツリー構造の真ん中の段より後段の接続配線である
ことを特徴とする請求項１記載のクロック供給回路。
【請求項３】
前記クロックツリー構造の初段の駆動素子から前記複数の動作素子に至る前記駆動素子の段数はそれぞれ等しく、
前記クロックツリー構造における同じ段の前段の駆動素子から次段の駆動素子又は動作素子に至る経路の接続配線の配線長は略等しく、
前記クロックツリー構造における同じ段の駆動素子の駆動能力は略等しい
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項４】
前記クロックツリー構造が、Ｈツリー構造である
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項５】
前記クロックツリー構造における同じ段の駆動素子の駆動能力が異なる
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項６】
前記クロックツリー構造における同じ段の前段の駆動素子から次段の駆動素子又は動作素子に至る経路の接続配線の配線長が異なる
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項７】
前記クロックツリー構造の初段の駆動素子から前記複数の動作素子に至る前記駆動素子の段数が異なる
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項８】
前記駆動素子の入力端子及び出力端子よりも上層の前記基準配線層で前記複数の第１配線が形成される
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項９】
前記動作素子のクロック入力端子よりも上層の前記基準配線層で前記複数の第１配線が形成される
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項１０】
前記複数の接続配線の配線領域のうち９０％以上が前記基準配線層で形成される
ことを特徴とする請求項１または２に記載のクロック供給回路。
【請求項１１】
前記基準配線層を複数備え、
前記複数の接続配線が、レイアウト上のＸ方向とＹ方向のそれぞれで異なる前記基準配線層を用いて形成される
ことを特徴とする請求項１または２に記載のクロック供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック供給回路及びその設計方法に関し、特に、クロックを複数の動作素子に供給するクロックツリー構造のクロック供給回路及びその設計方法に関する。
【背景技術】
【０００２】
近年、製造プロセスの微細化に伴い、配線及びトランジスタの製造ばらつきがクロック供給回路の性能に大きな影響を及ぼすようになっている。一例を挙げると、配線及びトランジスタの製造ばらつきにより、クロック信号の遅延時間にばらつきが生じることが問題となっている。一般に、セル１段あたりの遅延時間ｔｄは、負荷に依存しない遅延時間ｔ０と、単位負荷容量あたりの遅延時間を定める係数Δｔと、負荷となる次段セルのゲート容量Ｃｇと、負荷となる配線の容量（以下、配線容量と呼ぶ）Ｃｗとを用いて、次式（１）で表される。
【０００３】
ｔｄ＝ｔ０＋Δｔ（Ｃｇ＋Ｃｗ）  ・・・  （１）
【０００４】
上式（１）において、遅延時間ｔ０、係数Δｔ及びゲート容量Ｃｇはトランジスタの製造ばらつきによって変動する。配線容量Ｃｗは配線の製造ばらつきによって変動する。このため、配線及びトランジスタに製造ばらつきが生じた場合、クロック信号の遅延時間が変動する。これにより、クロックスキューが予想以上に大きくなることがある。
【０００５】
クロックスキューを抑制する従来のクロック供給回路として、クロックバッファツリー構造（以下、「クロックツリー構造」と呼ぶ）を用いたクロック供給回路が知られている（例えば、非特許文献１参照）。
【０００６】
クロックツリー構造は、バッファ等の駆動素子がツリー状となる構造である。ツリー状の最上段に位置する駆動素子の入力に、クロック発生回路からのクロック信号が印加される。ツリー状の末端にフリップフロップ又はメモリマクロ等の動作素子が接続される。このような構成により、クロックツリー構造は、クロックスキューを低減できる。
【０００７】
通常のクロックツリー構造よりもクロックスキューを低減するクロックツリー構造として、Ｈツリー構造が知られている（例えば、非特許文献１参照）。Ｈツリー構造とは、駆動素子間の配線として、Ｈ形状の配線を有する構造である。Ｈツリー構造は、中央部のＨ形状の配線を中心として次第に小さくなるＨ形状の配線が組み合わせられたツリー構造である。具体的には、Ｈツリー構造では、中央部のＨ形状の配線の中心にクロック発生回路からのクロック信号が印加される。中央部のＨ形状の４つ末端には、それぞれ駆動素子が接続される。当該駆動素子のそれぞれの出力は、次段のＨ形状の配線の中心に接続される。さらに、当該Ｈ形状の配線の４つの末端には、それぞれ駆動素子が接続される。すなわち、Ｈツリー構造は、１つの直線回路の末端を次段の直線回路の中央に位置させて回路を分岐することで、クロックスキューが発生しないようにしている。
【０００８】
しかしながら、Ｈツリー構造には、実際には不要な位置に駆動素子を配置する必要があるという課題がある。これに対して、クロック供給回路の一部のみにＨツリー構造を使用する方法が知られている（例えば、特許文献１参照）。
【０００９】
図７は特許文献１記載の従来のクロック供給回路の構成を示す図である。図７に示すクロック供給回路１００は、クロックツリー構造を構成する複数の駆動素子１０１〜１０４を備える。駆動素子１０１はクロックツリー構造の１段目の駆動素子であり、クロック信号が印加される。駆動素子１０２〜１０４は、それぞれクロックツリー構造の２段目〜４段目の駆動素子である。
【００１０】
図７に示すクロック供給回路１００は、クロックツリー構造の１段目及び２段目をＨツリー構造で構成し、３段目及び４段目を通常のクロックツリーで構成している。これにより、クロック供給回路１００は、Ｈツリー構造が上位の段のみであるため、少なくとも下位の段ではＨツリー構造を実現するために必要となる、不要な位置への駆動素子の配置を行う必要がない。また、クロック供給回路１００は、上位段にＨツリー構造を使用しているので、通常のクロックツリー構造を使用する場合よりもクロックスキューを抑制できる。
【非特許文献１】Ｋｅｒｒｙ  Ｂｅｒｎｓｔｅｉｎ、他６名著、“ＨＩＧＨ  ＳＰＥＥＳ  ＣＭＯＳ  ＤＥＳＩＧＮ  ＳＴＹＬＥＳ”
【特許文献１】特開２００３−７８０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、多層配線を有するクロック供給回路を製造する場合には、各配線層の配線は、配線層ごとに異なる条件（例えば、配線層の厚さ、配線の幅及び間隔など）で製造される。このため、配線の出来具合（例えば、ばらつきの大きさや傾向など）は配線層ごとに異なる。よって、配線容量Ｃｗのばらつきの大きさ及び傾向も配線層ごとに異なる。ところが、従来のクロックツリー構造では、クロック配線にどの配線層を用いるかを考慮することなく、複数の配線層を用いて配線を行うことになる。これにより、Ｈツリー構造を用いることで配線長が等しくなっても、上式（１）に含まれる項Δｔ×Ｃｗが配線間で異なることがある。このため、クロック経路間でクロック信号の遅延時間に差が生じ、クロックスキューが発生することがある。すなわち、従来のクロック供給回路は、各配線層の配線の出来具合に起因するクロックスキューが発生するという問題がある。
【００１２】
各配線層の配線の出来具合に起因するクロックスキューを抑制するためには、クロック配線に使用する配線層の種類を少なくし、クロック経路間の配線容量の差を削減することが有効である。しかしながら、クロック配線に使用する配線層を下位配線層のみに限定すると、マクロ上にクロック配線を通すことができないために迂回配線が発生する。これにより、配線混雑が発生する。
【００１３】
また、クロック配線に上位配線層のみを使用することで、マクロ上にクロック配線を通すことができる。よって、クロック配線層の種類を削減できる。しかしながら、クロック配線に上位配線層のみを用いる場合、通常下位層に存在する駆動素子及び動作素子の端子から、上位配線層までを接続する必要があるため、クロック配線に下位配線層のみを使用する場合に比べて、クロックの配線リソースが増え、配線混雑が発生することがある。
【００１４】
そこで本発明は、配線混雑を抑制しつつ、各配線層の配線の出来具合に起因するクロックスキューを抑制できるクロック供給回路及びその設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明に係るクロック供給回路は、クロックツリー構造を有し、クロック信号を複数の動作素子に供給するクロック供給回路であって、前記クロックツリー構造を構成する複数の駆動素子と、前段の駆動素子の出力と次段の複数の駆動素子又は動作素子とをそれぞれ接続する複数の接続配線とを備え、前記複数の接続配線は、基準配線層で形成される複数の第１配線と、前記基準配線層を使用する回路ブロック上に存在する１つ以上の第２配線とを含み、前記回路ブロック上に存在する１つ以上の第２配線は、前記基準配線層より上層の所定の配線層で形成される。
【００１６】
この構成によれば、基準配線層を用いる回路ブロック上に配置される第２配線のみに基準配線層以外の配線層が用いられ、他の配線は基準配線層で形成される。これにより、多くのクロック配線は、基準配線層で形成されるので、製造ばらつきにより配線層ごとの配線の出来具合が異なることにより発生するクロックスキューを抑制できる。また、駆動素子と次段の駆動素子又は動作素子との間に基準配線層を使用する回路ブロックが配置される場合には、配線の迂回を行わず当該回路ブロック上に第２配線を配置する。よって、本発明に係るクロック供給回路は、配線の迂回を行う必要がないので、配線混雑を抑制できる。
【００１７】
また、前記クロックツリー構造において前記第２配線が存在する段と同じ段の全ての前記接続配線は、少なくとも一部分が前記所定の配線層で形成されてもよい。
【００１８】
この構成によれば、基準配線層を使用する回路ブロック上にクロック配線が存在する段と、同じ段の全ての配線に対して基準配線層より上層の配線層を使用する。これにより、クロックツリー構造のうち、全動作素子に対して、所定の配線層によって発生する製造ばらつきが等しく影響するため、クロックツリー構造の各段における配線の出来具合による配線遅延のばらつきを低減できる。よって、本発明に係るクロック供給回路は、各配線層の配線の出来具合に起因するクロックスキューを抑制できる。
【００１９】
また、前記第２配線は、前記クロックツリー構造の真ん中の段より後段の接続配線であってもよい。
【００２０】
この構成によれば、クロックツリー構造の末端の配線ほど配線長が短くなる傾向にあるので、基準配線層以外の配線層で形成される配線の配線長を短くできる。これにより、本発明に係るクロック供給回路は、配線の出来具合による配線遅延のばらつきを低減できる。よって、各配線層の配線の出来具合に起因するクロックスキューを抑制できる。
【００２１】
また、前記所定の配線層の膜厚は、前記基準配線層の膜厚よりも厚くてもよい。
この構成によれば、膜厚の厚い配線層は配線の抵抗値が低いので、第２配線及び第２配線が含まれる段の接続配線の配線遅延は小さくなる。これにより、第２配線を含めたクロック系統の伝達時間を削減できる。また、一般的に膜厚の厚い配線層は電源等にのみ使用されるため、通常の信号配線の量が少ない。よって、第２配線を膜厚の厚い配線で形成することで、配線混雑を低減できる。
【００２２】
また、前記クロックツリー構造の初段の駆動素子から前記複数の動作素子に至る前記駆動素子の段数はそれぞれ等しく、前記クロックツリー構造における同じ段の前段の駆動素子から次段の駆動素子又は動作素子に至る経路の接続配線の配線長は略等しく、前記クロックツリー構造における同じ段の駆動素子の駆動能力は略等しくてもよい。
【００２３】
この構成によれば、クロックスキューが抑制されたクロックツリー構造において、配線混雑を抑制しつつ、各配線層の配線の出来具合に起因するクロックスキューを抑制できる。
【００２４】
また、入力されたクロック信号を複数の動作素子に供給するクロックツリー構造のクロック供給回路の設計方法であって、前記クロックツリー構造を構成する複数の駆動素子を接続する接続配線が、基準配線層を使用する回路ブロック上に配置される場合に、該接続配線を前記基準配線層より上層の配線層で形成し、前記接続配線が前記基準配線層を使用する回路ブロック上に配置されない場合に、該接続配線を前記基準配線層で形成してもよい。
【００２５】
これによれば、基準配線層を用いる回路ブロック上に配置される接続配線のみに基準配線層以外の配線層が用いられ、他の配線は基準配線層で形成される。これにより、多くのクロック配線は、基準配線層で形成されるので、製造ばらつきにより配線層ごとの配線の出来具合が異なることにより発生するクロックスキューを抑制できる。また、駆動素子と次段の駆動素子又は動作素子との間に基準配線層を使用する回路ブロックが配置される場合には、配線の迂回を行わず当該回路ブロック上に基準配線層より上層の配線層で形成される接続配線を配置する。よって、配線の迂回を行う必要がないので、配線混雑を抑制できる。
【００２６】
なお、本発明は、このようなクロック供給回路及びクロック供給回路の設計方法として実現できるだけでなく、クロック供給回路の設計方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【発明の効果】
【００２７】
本発明は、配線混雑を抑制しつつ、各配線層の配線の出来具合に起因するクロックスキューを抑制できるクロック供給回路及びその設計方法を提供できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係るクロック供給回路の実施の形態について、図面を参照しながら詳細に説明する。
【００２９】
（第１の実施形態）
本発明の第１の実施形態に係るクロック供給回路では、クロックツリーを構成する複数のクロック配線のうち、基準配線層を使用するマクロ上に配置されるクロック配線は基準配線層より上層の配線層で形成され、それ以外のクロック配線層は基準配線層で形成される。これにより、迂回配線の発生を防止するとともに、各層の配線の各配線層の出来具合に起因するクロックスキューを低減できる。
【００３０】
図１は、本発明の第１の実施形態に係るクロック供給回路の構成を模式的に示す図である。
【００３１】
図１に示すクロック供給回路２００は、クロックツリー構造を有し、入力されたクロック信号を複数の動作素子２１６〜２２３に供給する。クロック供給回路２００は、半導体集積回路に含まれる回路である。クロック供給回路２００は、複数の駆動素子２０１〜２１５と、複数の配線２２４〜２３８とを備える。
【００３２】
複数の駆動素子２０１〜２１５は、クロックツリー構造を構成する。駆動素子２０１は、クロックツリーの１段目の駆動素子であり、外部のクロック発生回路等から供給されるクロック信号を駆動する。
【００３３】
駆動素子２０２及び２０３はクロックツリーの２段目の駆動素子であり、駆動素子２０１により駆動されたクロック信号を駆動する。
【００３４】
駆動素子２０４〜２０７はクロックツリーの３段目の駆動素子である。駆動素子２０４及び２０５は、駆動素子２０２により駆動されたクロック信号を駆動する。駆動素子２０６及び２０７は、駆動素子２０３により駆動されたクロック信号を駆動する。
【００３５】
駆動素子２０８〜２１５は、クロックツリーの４段目の駆動素子である。駆動素子２０８及び２０９は、駆動素子２０４により駆動されたクロック信号を駆動する。駆動素子２１０及び２１１は、駆動素子２０５により駆動されたクロック信号を駆動する。駆動素子２１２及び２１３は、駆動素子２０６により駆動されたクロック信号を駆動する。駆動素子２１４及び２１５は、駆動素子２０７により駆動されたクロック信号を駆動する。
【００３６】
また、クロックツリー構造における同じ段の駆動素子の駆動能力は等しい。すなわち、駆動素子２０２及び２０３の駆動能力は等しく、駆動素子２０４〜２０７の駆動能力は等しく、駆動素子２０８〜２１５の駆動能力は等しい。
【００３７】
動作素子２１６〜２２３には、駆動素子２０８〜２１５によりそれぞれ駆動されたクロック信号が供給される。動作素子２１６〜２２３は、ＦＦ（フリップフロップ）又はメモリマクロ等である。
【００３８】
複数の配線２２４〜２３８は、クロックツリー構造の前段の駆動素子の出力と、次段の複数の駆動素子の入力又は動作素子のクロック入力とをそれぞれ接続する配線である。
【００３９】
配線２２４は、駆動素子２０１の出力と、駆動素子２０２及び２０３の入力とを接続する。配線２２５は、駆動素子２０２の出力と、駆動素子２０４及び２０５の出力とを接続する。配線２２６は、駆動素子２０３の出力と、駆動素子２０６及び２０７の入力とを接続する。配線２２７は、駆動素子２０４の出力と、駆動素子２０８及び２０９の入力とを接続する。配線２２８は、駆動素子２０５の出力と、駆動素子２１０及び２１１の入力とを接続する。配線２２９は、駆動素子２０６の出力と、駆動素子２１２及び２１３の入力とを接続する。配線２３０は、駆動素子２０７の出力と、駆動素子２１４及び２１５の入力とを接続する。配線２３１〜２３８は、駆動素子２０８〜２１５の出力と、動作素子２１６〜２２３のクロック入力とをそれぞれ接続する。
【００４０】
配線２２４〜２３７は、基準配線層で形成される。本実施の形態では、基準配線層を第３配線層とする。基準配線層とは、特別な条件が無い限り、クロック配線に用いられる配線層である。なお、基準配線層は、第３配線層以外の配線層であってもよい。また、基準配線層をレイアウトのＸ方向及びＹ方向それぞれに対して定めてもよい。例えば、Ｘ方向の配線には、基準配線層として第３配線層を用い、Ｙ方向の配線には、基準配線層として第４配線層を用いてもよい。ここでは説明を簡単にするために、基準配線層は第３配線層のみにしている。例えば、配線２２４〜２３７の全ての配線領域は、基準配線層で形成される。
【００４１】
配線２３８は、基準配線層より上層の配線層で形成される。例えば、配線２３８は、第４配線層で形成される。また、配線２３８は、マクロ２３９上に存在する。なお、配線２３８は、全ての領域において第４配線層で形成されてもよいし、マクロ２３９の近傍上のみ第４配線層で形成し、他の部分は基準配線層で形成してよい。すなわち、配線２３８は、マクロ２３９上の配線が基準配線層より上層の配線層で形成されればよい。なお、マクロ２３９の近傍上のみ第４配線層で形成することで、基準配線層以外の配線層で形成される配線領域が減少するので、各配線層の出来具合に起因する配線遅延のばらつきをより低減することができる。
【００４２】
また、クロックツリー構造における同じ段の、前段の駆動素子から次段の駆動素子又は動作素子に至る経路の配線の配線長は等しい。すなわち、駆動素子２０１の出力から駆動素子２０２及び２０３の入力までの経路の配線２２４の配線長は等しい。駆動素子２０２の出力から駆動素子２０４及び２０５の入力までの経路の配線２２５の配線長と、駆動素子２０３の出力から駆動素子２０６及び２０７の入力までの経路の配線２２６の配線長とはそれぞれ等しい。駆動素子２０４の出力から駆動素子２０８及び２０９の入力までの経路の配線２２７の配線長と、駆動素子２０５の出力から駆動素子２１０及び２１１の入力までの経路の配線２２８の配線長と、駆動素子２０６の出力から駆動素子２１２及び２１３の入力までの経路の配線２２９の配線長と、駆動素子２０７の出力から駆動素子２１４及び２１５の入力までの経路の配線２３０の配線長とはそれぞれ等しい。配線２３１〜２３８の配線長はそれぞれ等しい。
【００４３】
また、クロックツリー構造の初段の駆動素子２０１から複数の動作素子２１６〜２２３に至る駆動素子の段数はそれぞれ４段であり、等しい。
【００４４】
マクロ２３９は、所定の機能を有する回路ブロックであり、第３配線層を使用するマクロである。マクロ２３９は、駆動素子２１５と動作素子２２３との間に配置される。
【００４５】
なお、駆動素子２０１〜２１５の入力端子及び出力端子と、動作素子２１６〜２２３のクロック入力端子は、基準配線層を用いて形成されているとする。すなわち、配線２２４〜２３８は、駆動素子２０１〜２１５及び動作素子２１６〜２２３に用いられる下層の配線層と基準配線層と接続するビアコンタクト等を含まない。
【００４６】
以上のように、本発明の第１の実施形態に係るクロック供給回路２００では、クロックツリーの各段の間、及び最終段の駆動素子２０８〜２１５と動作素子２１６〜２２３とを接続する配線２２４〜２３８のうち、基準配線層である第３配線層を使用するマクロが配線下に配置されない配線２２４〜２３７は、基準配線層で形成される。また、基準配線層である第３配線層を使用するマクロ２３９が配線下に配置される配線２３８は、基準配線層より上層の第４配線層で形成される。
【００４７】
これにより、接続配線２２４〜２３８のうち多く（例えば、半分以上、好ましくは９０％以上）の接続配線が基準配線層で形成されるので、駆動素子２０１の入力から動作素子２１６〜２２３への各経路における配線の各配線層の配線の出来具合に起因する遅延量の差を低減できる。よって、本発明に係るクロック供給回路２００は、クロックスキューを低減できる。
【００４８】
また、本発明の第１の実施形態に係るクロック供給回路２００においては、間に基準配線層を使用するマクロ２３９が配置される駆動素子２１５と動作素子２２３とを接続する配線２３８に基準配線層より上層の配線層が使用される。これにより、マクロ２３９上に配線２３８を配置することができるので、迂回配線の発生を防止できる。
【００４９】
次に、第４配線層を使用することで発生する各配線層の出来具合に起因する遅延量のばらつきの具体例を説明する。
【００５０】
配線２３８に第４配線層を使用することで発生する、各配線層の出来具合に起因する遅延量のばらつきは、駆動素子２０１から動作素子２２３までの経路（以下、パスＡと呼ぶ）の遅延量（以下、パスＡ遅延量と呼ぶ）に対する、駆動素子２１５の遅延量と配線２３８の遅延量との和（以下、パスＢ遅延量と呼ぶ）の割合から求めることができる。
【００５１】
例えば、パスＡ遅延量＝１ｎｓとし、パスＢ遅延量＝０．２ｎｓとした場合、パスＢ遅延量が占めるパスＡの全体の遅延量に対する割合は２０％となる。よって、パスＡ遅延量に対する第４配線層のばらつきの影響は、全体のクロック遅延量の２０％の部分に対して効くということになる。この場合、この２０％に対して、配線構造の出来具合の違いによる影響度を加味すれば、考慮すべきタイミングマージンの値が明確になる。
【００５２】
仮に、一層あたり５％の出来具合のばらつきがあるとすれば、考慮すべきタイミングマージンの値は、
パスＡ遅延量×２０（％）×５（％）＝パスＡ遅延値×１（％）＝１０ｐｓ
となる。すなわち、動作素子２２３との間でデータの受け渡しを行う動作素子へのタイミング制約に、０．０１ｎｓのマージンを与えれば、クロック配線の出来具合によるクロックスキューに対して、十分なタイミングマージンを確保できる。
【００５３】
厳密には、上記の場合の一層当たりの出来具合のばらつきの値は、使用する第４配線層の長さなどによっても変化するので一意には決められないが、ここでは説明を簡単にするために、基準配線層と異なる配線層を一層使用するごとに、５％のばらつきが発生すると仮定している。
【００５４】
次に、本発明の第１の実施形態に係るクロック供給回路２００の設計方法を説明する。
図２は、クロック供給回路２００のレイアウト設計の流れを示すフローチャートである。
【００５５】
まず、論理合成等により生成されたネットリストに基づき、動作素子２１６〜２２３、及び、動作素子２１６〜２２３で用いられるクロックを生成するクロック発生回路を含む複数のマクロの配置を行う（Ｓ１０１）。次に、当該ネットリストに基づき、クロックツリーを生成する（Ｓ１０２）。すなわち、クロック発生回路と、動作素子２１６〜２２３との配置関係から、クロック発生回路から各動作素子２１６〜２２３への段数及び配線長が等しくなるように駆動素子２０１〜２１５及び配線２２４〜２３８が形成される。
【００５６】
次に、各配線２２４〜２３８が、基準配線層を使用するマクロ上に形成されているか否かが判定される（Ｓ１０３）。基準配線層を使用するマクロ上に配線が形成されている場合（Ｓ１０３でＹｅｓ）、当該配線を基準配線層より上層の配線層に決定する（Ｓ１０４）。また、基準配線層を使用するマクロ上に配線が形成されていない場合（Ｓ１０３でＮｏ）。当該配線を基準配線層に決定する（Ｓ１０５）。
【００５７】
以上により、図１に示すようなクロック供給回路２００のレイアウトが作成される。
なお、上述したクロック供給回路２００の設計方法は、汎用のコンピュータシステムを用いてＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）による設計を行う際に用いられる。例えば、図２に示す処理は、プロセッサ及びメモリを備える汎用のコンピュータシステムにインストールされたプログラムにより実現される。なお、当該プログラムは、磁気ディスク及びＣＤ−ＲＯＭ等の記録媒体に格納されてもよい。また、図２に示す処理の一部又は全部を専用のハードウェア回路により実現してもよい。また、図２に示す処理の一部又は全部を設計者が行ってもよい。
【００５８】
以上より、本発明の第１の実施形態に係るクロック供給回路２００は、一部の駆動素子の出力配線のみに限定して、基準配線層よりも上層の配線層を用いる。よって、大部分のクロック配線は、基準配線層で形成されるので、各配線層の出来具合に起因する配線遅延のばらつきを低減することができる。よって、本発明の第１の実施形態に係るクロック供給回路２００は、各配線層の出来具合に起因するクロックスキューを抑制できる。
【００５９】
また、本発明の第１の実施形態に係るクロック供給回路２００は、基準配線層を使用するマクロ上に配置する必要があるクロック配線に対しては基準配線層より上層の配線層を使用する。これにより、本発明の第１の実施形態に係るクロック供給回路２００は、クロック配線の迂回を行う必要がないので、配線混雑を抑制できる。
【００６０】
以上、本発明の実施の形態に係るクロック供給回路２００について説明したが、本発明は、この実施の形態に限定されるものではない。
【００６１】
例えば、図１において、マクロ２３９が第３配線層までを使用しているマクロとしたが、基準配線層よりも上層の配線層を使用しているマクロであればどの配線層を使用してもよい。例えば、マクロ２３９が第４配線層を使用している場合には、配線２３８は第５配線層で形成される。
【００６２】
また、図１において、クロックツリー構成の最終段の配線２３８下にマクロ２３９が配置され、配線２３８のみが基準配線層より上層の配線層で形成されているが、配線２２４〜２３８のうちいずれかの配線の下にマクロ２３９が配置される場合に、当該配線を基準配線層より上層の配線層で形成すればよい。さらに、複数の配線の下にそれぞれ基準配線層を使用するマクロが配置される場合には、当該複数の配線層を基準配線層より上層の配線層で形成すればよい。
【００６３】
また、図１に示すクロックツリーは等長、等段構成であるが、本発明の効果を得るためには、等長、等段構成でなくてもよい。また、各段の駆動素子の駆動能力は異なってもよい。
【００６４】
また、Ｈツリー構造のクロック供給回路に本発明を適用してもよい。
また、上記説明において、配線２２４〜２３７の配線全てが基準配線層で形成されるとしたが、配線２２４〜２３７の一部に他の配線層が用いられてもよい。例えば、駆動素子の入力端子及び出力端子、又は動作素子のクロック入力端子が基準配線層よりも下層の配線層で形成される場合、駆動素子の入力端子及び出力端子、又は動作素子のクロック入力端子とクロック配線に用いられる基準配線層とを接続する配線層が必要となる。よって、配線２２４〜２３７の配線領域のうち実質的に配線に用いられる配線領域が基準配線層で形成されればよい。例えば、配線２２４〜２３７の配線領域のうち、９０％以上の領域が基準配線層で形成されることが望ましい。なお、駆動素子の入力端子及び出力端子、又は動作素子のクロック入力端子が基準配線層よりも下層の配線層で形成される場合においては、全ての端子ともほぼ同じ条件なので、各配線層の出来具合に起因する遅延量のばらつきの影響は無視できる。
【００６５】
また、基準配線層を配線のＸ方向、Ｙ方向で別々に定める場合も同様である。Ｘ方向の基準配線層と、Ｙ方向の基準配線層を足し合わせた配線を基準配線層として、上記説明と同様に扱えばよい。またＸ方向の基準配線層と、Ｙ方向の基準配線層とを接続するビアコンタクトが必要であるが、クロックツリー構造のほぼ全系統にこのビアコンタクトが形成され、また全てのクロック配線ともほぼ同じ条件なので、基準配線層同士のビアコンタクトの出来具合に起因する遅延量のばらつきの影響は無視できる。
【００６６】
（第２の実施形態）
本発明の第２の実施形態に係るクロック供給回路は、基準配線層より上層の配線層が使用される段と同じ段の全てのクロック配線に基準配線層より上層の配線層を使用する。これにより、各配線層の出来具合に起因するクロックスキューの発生を低減できる。
【００６７】
図３は、本発明の第２の実施形態に係るクロック供給回路の構成を模式的に示す図である。
【００６８】
図３に示すクロック供給回路３００は、クロックツリー構造を有し、入力されたクロック信号を複数の動作素子３１８〜３２５に供給する。クロック供給回路３００は、半導体集積回路に含まれる回路である。クロック供給回路３００は、複数の駆動素子３０１〜３１７と、配線３２６〜３４２とを備える。
【００６９】
複数の駆動素子３０１〜３１７は、クロックツリー構造を構成する。駆動素子３０１は、クロックツリーの１段目の駆動素子であり、外部のクロック発生回路等から供給されるクロック信号を駆動する。駆動素子３０２及び３０３はクロックツリーの２段目の駆動素子であり、駆動素子３０１により駆動されたクロック信号を駆動する。
【００７０】
駆動素子３０４〜３０７はクロックツリーの３段目の駆動素子である。駆動素子３０４及び３０５は、駆動素子３０２により駆動されたクロック信号を駆動する。駆動素子３０６及び３０７は、駆動素子３０３により駆動されたクロック信号を駆動する。
【００７１】
駆動素子３０８〜３１５は、クロックツリーの４段目の駆動素子である。駆動素子３０８及び３０９は、駆動素子３０４により駆動されたクロック信号を駆動する。駆動素子３１０及び３１１は、駆動素子３０５により駆動されたクロック信号を駆動する。駆動素子３１２及び３１３は、駆動素子３０６により駆動されたクロック信号を駆動する。駆動素子３１４及び３１５は、駆動素子３０７により駆動されたクロック信号を駆動する。駆動素子３１６は、駆動素子３０８により駆動されたクロック信号を駆動する。駆動素子３１７は、駆動素子３１４により駆動されたクロック信号を駆動する。
【００７２】
動作素子３１８〜３２５には、駆動素子３１６、３０９〜３１３、３１７及び３１５により駆動されたクロック信号が供給される。動作素子３１８〜３２５は、ＦＦ又はメモリマクロ等である。
【００７３】
複数の配線３２６〜３４２は、クロックツリー構造の前段の駆動素子の出力と、次段の複数の駆動素子の入力又は動作素子のクロック入力とをそれぞれ接続する配線である。
【００７４】
配線３２６は、駆動素子３０１の出力と、駆動素子３０２及び３０３の入力とを接続する。配線３２７は、駆動素子３０２の出力と、駆動素子３０４及び３０５の入力とを接続する。配線３２８は、駆動素子３０３の出力と、駆動素子３０６及び３０７の入力とを接続する。配線３２９は、駆動素子３０４の出力と、駆動素子３０８及び３０９の入力とを接続する。配線３３０は、駆動素子３０５の出力と、駆動素子３１０及び３１１の入力とを接続する。配線３３１は、駆動素子３０６の出力と、駆動素子３１２及び３１３の入力とを接続する。配線３３２は、駆動素子３０７の出力と、駆動素子３１４及び３１５の入力とを接続する。配線３３４〜３３８及び３４０は、駆動素子３０９〜３１３及び３１５の出力と、動作素子３１９〜３２３及び３２５のクロック入力とをそれぞれ接続する。配線３３３及び３３９は、駆動素子３０８及び３１４の出力と、駆動素子３１６及び３１７の入力とをそれぞれ接続する。配線３４１及び３４２は、駆動素子３１６及び３１７の出力と、動作素子３１８及び３２４のクロック入力とをそれぞれ接続する。
【００７５】
配線３２６及び３２９〜３４２は、基準配線層で形成される。本実施の形態では、基準配線層を第３配線層とする。なお、基準配線層は、第３層以外の配線層であってもよい。また、Ｘ方向及びＹ方向それぞれに対して基準配線層を定めてもよい。ここでは説明を簡単にするために、基準配線層は第３配線層のみにしている。例えば、配線３２６及び３２９〜３４２の全ての配線領域は、基準配線層で形成される。
【００７６】
配線３２７及び３２８は、基準配線層よりも上層の配線層で形成される。例えば、配線３２７及び３２８は、第４配線層で形成される。また、配線３２７は、マクロ３４３上に配置される。なお、配線３２７は、全ての領域において第４配線層で形成されてもよいし、マクロ３４３の近傍上のみ第４配線層で形成し、他の部分は基準配線層で形成してよい。また、配線３２８は、配線３２７の第４配線層で形成される配線長と略等しい配線長が第４配線層で形成される。言い換えると、配線３２８は、配線３２７の基準配線層で形成される領域の配線長と略等しい配線長の領域が基準配線層で形成される。
【００７７】
また、配線３２７の駆動素子３０２から駆動素子３０４に至る経路と、駆動素子３０２から駆動素子３０５に至る経路とで第４配線層で形成される領域の配線長を等しくすることで、より配線遅延のばらつきを低減することができる。同様に、配線３２８の駆動素子３０３から駆動素子３０６に至る経路と、駆動素子３０３から駆動素子３０７に至る経路とで第４配線層で形成される領域の配線長を等しくすることで、より配線遅延のばらつきを低減することができる。
【００７８】
マクロ３４３は、所定の機能を有する回路ブロックであり、第３配線層を使用するマクロである。マクロ３４３は、駆動素子３０２と、駆動素子３０４及び３０５との間に配置される。
【００７９】
以上のように、マクロ３４３上に配置される配線３２７と、配線３２７と同じ段の配線３２８は基準配線層より上層の配線層で形成される。また、同じ段に基準配線層を使用するマクロ上に配置される配線が存在しない場合には、当該段に含まれる全ての配線は、基準配線層で形成される。すなわち、本発明の第２の実施形態に係るクロック供給回路３００では、クロックツリー構造における同じ段のクロック配線は、全て、基準配線層で形成される配線、又は全て、基準配線層より上層の配線層で形成される配線である。
【００８０】
なお、駆動素子３０１〜３１７の入力端子及び出力端子、及び動作素子３１８〜３２５のクロック入力端子は、基準配線層を用いて形成されているとする。すなわち、配線３２６〜３４２は、駆動素子３０１〜３１７及び動作素子３１８〜３２５に用いられる下層の配線層と基準配線層と接続するビアコンタクト等を含まない。
【００８１】
以上の構成により、本発明の第２の実施形態に係るクロック供給回路３００は、基準配線層を使用するマクロ３４３上に配置される配線３２７と、配線３２７とクロックツリーの同じ段に配置される配線３２８とを基準配線層より上層の配線層で形成する。これにより、クロックツリーの同段の配線に使用される配線層が等しくなる。よって、配線の出来具合によって発生するクロックスキューの影響を小さくできる。
【００８２】
次に、本発明の第２の実施形態に係るクロック供給回路３００の設計方法を説明する。なお、上述した図２のステップＳ１０１〜Ｓ１０３及びＳ１０５の処理は同様であり、説明は省略する。
【００８３】
クロック供給回路３００の設計方法では、基準配線層を使用するマクロ上に配線が配置されている場合（Ｓ１０３でＹｅｓ）、当該配線及び当該配線とクロックツリーの同段の配線を基準配線層より上層の配線層に決定する。以上により、図３に示すようなクロック供給回路３００のレイアウトが作成される。
【００８４】
以上、本発明の第２の実施形態に係るクロック供給回路３００は、上述した第１の実施形態に係るクロック供給回路２００と同様に、配線混雑を抑制しつつ、各配線層の出来具合によって発生するクロックスキューを抑制できる。
【００８５】
さらに、本発明の第２の実施形態に係るクロック供給回路３００は、基準配線層を使用するマクロ上に配置する必要があるクロック配線と同じ段の全てのクロック配線に対して基準配線層より上層の配線層を使用する。これにより、クロックツリー構造の各段における配線の出来具合によるばらつきがなくなる。よって、本発明の第２の実施形態に係るクロック供給回路３００は、各配線層の配線の出来具合に起因するクロックスキューをさらに抑制できる。
【００８６】
なお、図３において、マクロ３４３が第３配線層までを使用しているマクロとしたが、基準配線層よりも上層の配線層を使用しているマクロであればどの配線層を使用してもよい。
【００８７】
また、図３において、クロックツリーの２段目の配線３２７下にマクロ３４３が配置され、２段目の配線３２７及び３２８が基準配線層より上層の配線層で形成されているが、配線３２６〜３４２のうちいずれかの配線の下にマクロ３４３が配置される場合に、当該配線と同じ段の全ての配線を基準配線層より上層の配線層で形成すればよい。
【００８８】
また、図３において、クロックツリーは等長及び等段構成ではないが、等長及び等段構成であってもよい。
【００８９】
また、Ｈツリー構造のクロック供給回路に本発明を適用してもよい。
また、上記説明において、配線３２６及び３２９〜３４２の配線領域の全てが基準配線層で形成されるとしたが、第１の実施形態で述べた理由と同様の理由により、配線３２６及び３２９〜３４２の配線領域の一部に他の配線層が用いられてもよい。また、基準配線層を配線のＸ方向、及びＹ方向それぞれに対して別々に定めてもよい。
【００９０】
（第３の実施形態）
本発明の第３の実施形態に係るクロック供給回路は、クロックツリーの後段のクロック配線に基準配線層より上層の配線層を用いる。これにより、基準配線層より上層の配線層が用いられる配線長を短くできるので、各配線層の出来具合に起因するクロックスキューを低減できる。
【００９１】
図４は、本発明の第３の実施形態に係るクロック供給回路の構成を模式的に示す図である。
【００９２】
図４に示すクロック供給回路４００は、Ｈツリー構造のクロック供給回路である。クロック供給回路４００は、複数の駆動素子４０１〜４０４と、配線４０５〜４０７とを備える。
【００９３】
駆動素子４０１は、クロックツリーの１段目の駆動素子であり、外部からクロック信号を駆動する。複数の駆動素子４０２はクロックツリーの２段目の駆動素子であり、駆動素子４０１により駆動されたクロック信号を駆動する。複数の駆動素子４０３はクロックツリーの３段目の駆動素子であり、複数の駆動素子４０２により駆動されたクロック信号を駆動する。複数の駆動素子４０４はクロックツリーの４段目の駆動素子であり、複数の駆動素子４０３により駆動されたクロック信号を駆動する。複数の駆動素子４０４により駆動されたクロック信号は、それぞれ複数の動作素子（図示せず）に供給される。
【００９４】
配線４０５は、クロックツリーの１段目の駆動素子４０１の出力と、２段目の複数の駆動素子４０２の入力とを接続する。配線４０６は、クロックツリーの２段目の複数の駆動素子４０２の出力と、３段目の複数の駆動素子４０３の入力とを接続する。配線４０７は、クロックツリーの３段目の複数の駆動素子４０３の出力と、４段目の複数の駆動素子４０４の入力とを接続する。なお、図４に示す配線４０７ａは、４段目の複数の配線４０７に含まれる配線である。
【００９５】
配線４０５及び４０６は、基準配線層で形成される。また、配線４０７ａ以外の複数の配線４０７は、基準配線装置で形成される。本実施の形態では、基準配線層を第３配線層とする。なお、基準配線層は、第３層以外の配線層であってもよい。また、基準配線層を配線のＸ方向及びＹ方向それぞれに対して別々に定めてもよい。
【００９６】
配線４０７ａは、基準配線層よりも上層の配線層で形成される。例えば、配線４０７ａは、第４配線層で形成される。なお、配線４０７ａは、全ての領域において第４配線層で形成されてもよいし、マクロ４０８の近傍上のみ第４配線層で形成し、他の部分は基準配線層で形成してよい。
【００９７】
マクロ４０８は、所定の機能を有する回路ブロックであり、第３配線層を使用するマクロである。マクロ４０８は、配線４０７ａ下に配置される。
【００９８】
ここで、図４に示すように、Ｈツリー構造において、クロックツリーの何段目かにより配線長が異なる。具体的には、クロックツリー構造が少数の駆動素子を起点にし、多数の動作素子までをツリー状に構成するために、後段の配線ほど配線長が短くなる。すなわち、配線４０７の配線長は配線４０６の配線長より短く、配線４０５の配線長は配線４０６の配線長より短い。
【００９９】
配線長が短ければ、配線容量も少ないため、上式（１）より、Δｔ×Ｃｗも小さい。すなわち、配線長の短いクロックツリー末端の段の配線に基準配線層よりも上層の配線層を使用することで、クロック系統全体に対するばらつきによる影響を小さくできる。これにより、配線の出来具合によって発生するクロックスキューを低減できる。
【０１００】
以上、本発明の第３の実施形態に係るクロック供給回路４００は、上述した第１の実施形態に係るクロック供給回路２００と同様の効果を得ることができる。さらに、クロック供給回路４００は、基準配線層よりも上層を使用する配線を、クロックツリー構造の末端の配線にすることで配線の出来具合によって発生するクロックスキューをさらに低減できる。
【０１０１】
なお、上記説明において、マクロ４０８が配置は３段目の配線下に配置されているが、４段目の配線（駆動素子４０４と動作素子とを接続する配線）下に配置されてもよい。
【０１０２】
また、クロックツリーの段数は、４段に限定されるものではない。また、クロックツリーの真ん中の段より後段の配線に基準配線層より上層の配線層を用いることで、上述したクロックスキューの発生量を削減する効果を得ることができる。例えば、クロックツリーが６段で構成される場合には４段目以降の段に基準配線層より上層の配線層を用いればよい。なお、より端末に近い側の段の配線に基準配線層より上層の配線層を用いることで、より高い効果を得ることができる。
【０１０３】
また、図４ではＨツリー構造のクロック供給回路を一例として示したが、Ｈツリー構造以外のクロックツリー構造であってもよい。Ｈツリー構造以外のクロックツリー構造においても、クロックツリーの末端の配線ほど配線長が短くなる傾向にある。よって、上述したクロックスキューを低減する効果を得ることができる。
【０１０４】
（第４の実施形態）
本発明の第４の実施形態に係るクロック供給回路は、基準配線層を使用するマクロ上に配置されるクロック配線を、基準配線層より上層であり、かつ基準配線層よりも膜厚が厚い配線層で形成する。これにより、各配線層の出来具合に起因するクロックスキューを低減できる。
【０１０５】
図５は、本発明の第４の実施形態に係るクロック供給回路の基準配線層より上層の配線層を用いる配線の構成を示す図である。なお、本発明の第４の実施形態に係るクロック供給回路の概略構成は、例えば、図１と同様である。
【０１０６】
図５に示すように、配線５０２は、クロックツリーの最終段の駆動素子５０１の出力と、動作素子５０３のクロック入力とを接続する。マクロ５０４は、基準配線層を使用するマクロであり、配線５０２の下に配置される。
【０１０７】
図６は、図５のａ−ｂ面におけるクロック供給回路の構造を示す断面図である。
図６に示すように、クロック供給回路は、第１配線層６０１と、第１層間膜６０２と、第２配線層６０３と、第２層間膜６０４と、第３配線層６０５と、第３層間膜６０６と、第４配線層６０７と、第４層間膜６０８と、第５配線層６０９と、第５層間膜６１０と、第６配線層６１１と、第６層間膜６１２と、第７配線層６１３とを備える。
【０１０８】
第４の実施形態において、基準配線層は第３配線層である。また、第６配線層６１１及び第７配線層６１３は、第３配線層６０５、第４配線層６０７及び第５配線層６０９、よりも膜厚が厚い。
【０１０９】
また、マクロ５０４は、第４配線層までの配線層を使用するマクロである。
図６に示すように、配線５０２は、マクロ５０４上及びマクロ５０４の近傍以外において、基準配線層である第３配線層６０５で形成される。配線５０２は、マクロ５０４上及びマクロ５０４の近傍において第６配線層６１１で形成される。また、マクロ５０４の近傍において、配線５０２の基準配線層の配線と第６配線層の配線とが、第４配線層６０７、第５配線層６０９、及び各配線層の層間を接続するビアコンタクトを介して接続される。
【０１１０】
以上より、本発明の第４の実施形態に係るクロック供給回路は、上述した第１の実施形態に係るクロック供給回路２００と同様の効果を得ることができる。
【０１１１】
さらに、第４の実施形態に係るクロック供給回路は、基準配線層を用いるマクロ５０４上に配置される配線５０２に、基準配線層よりも膜厚が厚い第６配線層６１１を使用する。ここで、膜厚の厚い配線層は配線の抵抗値が低いため、クロックの伝播時間を削減しやすい。これにより、配線５０２の遅延量を低減できるので、異なる配線層を使用することで発生する遅延量のばらつきを相対的に低減できる。よって、第４の実施形態に係るクロック供給回路は、各配線層の出来具合に起因するクロックスキューをさらに減少できる。
【０１１２】
また、一般的に膜厚の厚い配線層は電源等にのみ使用されるため、通常の信号配線の量が少ない。よって、膜厚の厚い配線層を用いることで、配線混雑を低減できる。また、下層の配線層の配線混雑を緩和できる。
【０１１３】
なお、配線５０２に第６配線層６１１を使用する場合、基準配線層である第３配線層６０５以外に、第４配線層６０７及び第５配線層６０９を使用することになるが、この部分は、ほぼ垂直方向に接続しているだけなので、製造ばらつきの影響はほとんど受けない。
【０１１４】
また、図６において、配線５０２に第６配線層６１１を使用しているが、第７配線層６１３を使用してもよい。
【０１１５】
また、図６において、クロックツリーの最終段の駆動素子５０１と動作素子５０３との間にマクロ５０４が配置される例を説明したが、クロックツリーのいずれかの段の駆動素子間にマクロ５０４が配置される場合も同様である。
【産業上の利用可能性】
【０１１６】
本発明は、クロック供給回路に適用でき、特に、クロックツリー構造を有するクロック供給回路に適用できる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の第１の実施形態に係るクロック供給回路の構成を示す図である。
【図２】本発明の第１の実施形態に係るクロック供給回路のレイアウト設計の流れを示すフローチャートである。
【図３】本発明の第２の実施形態に係るクロック供給回路の構成を示す図である。
【図４】本発明の第３の実施形態に係るクロック供給回路の構成を示す図である。
【図５】本発明の第４の実施形態に係るクロック供給回路の構成を示す図である。
【図６】本発明の第４の実施形態に係るクロック供給回路の構成を示す断面図である。
【図７】従来のクロック供給回路の構成を示す図である。
【符号の説明】
【０１１８】
１００、２００、３００、４００  クロック供給回路
１０１、１０２、１０３、１０４、２０１、２０２、２０３、２０４、２０５、２０６、２０７、２０８、２０９、２１０、２１１、２１２、２１３、２１４、２１５、３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８、３０９、３１０、３１１、３１２、３１３、３１４、３１５、３１６、３１７、４０１、４０２、４０３、４０４、５０１  駆動素子
２１６、２１７、２１８、２１９、２２０、２２１、２２２、２２３、３１８、３１９、３２０、３２１、３２２、３２３、３２４、３２５、５０３  動作素子
２２４、２２５、２２６、２２７、２２８，２２９、２３０、２３１、２３２、２３３、２３４、２３５、２３６、２３７、２３８、３２６、３２７、３２８、３２９、３３０、３３１、３３２、３３３、３３４、３３５、３３６、３３７、３３８、３３９、３４０、３４１、３４２、４０５、４０６、４０７、４０７ａ、５０２  配線
２３９、３４３、４０８、５０４  マクロ
６０１  第１配線層
６０２  第１層間膜
６０３  第２配線層
６０４  第２層間膜
６０５  第３配線層
６０６  第３層間膜
６０７  第４配線層
６０８  第４層間膜
６０９  第５配線層
６１０  第５層間膜
６１１  第６配線層
６１２  第６層間膜
６１３  第７配線層
【図１】
0004355348.tif 000002
【図２】
0004355348.tif 000003
【図３】
0004355348.tif 000004
【図４】
0004355348.tif 000005
【図５】
0004355348.tif 000006
【図６】
0004355348.tif 000007
【図７】
0004355348.tif 000008