(57)【特許請求の範囲】
【請求項１】
表面に不純物層が形成された半導体基板と、
前記不純物層に連結され内部を導電性物質で充填したコンタクトホールを有しており前記半導体基板の上面に形成された層間絶縁膜と、
該層間絶縁膜の上面に形成された第１酸化膜と、
該第１酸化膜の上面に形成された窒化膜と、
該窒化膜の所定領域上にパターニングされた第２酸化膜と、
該第２酸化膜の側面と該第２酸化膜が形成されていない窒化膜の上面及び側面と前記第１酸化膜の側面と前記コンタクトホールの上面とに形成された拡散防止膜と、
該拡散防止膜の上面に形成された下部電極と、
前記第２酸化膜の上面と前記拡散防止膜の上面と前記下部電極の上面とに形成された高誘電膜と、
該高誘電膜の上面に形成された上部電極と、
から構成されたことを特徴とする半導体素子のキャパシタ構造。
【請求項２】
前記第１酸化膜及び前記窒化膜は、前記コンタクトホールを露出するようにパターニングされ、前記第２酸化膜は、前記コンタクトホールに連結され該コンタクトホールよりホールの幅が広くなるようにパターニングされたことを特徴とする請求項1記載の半導体素子のキャパシタ構造。
【請求項３】
前記第2酸化膜は、前記コンタクトホールの中心位置と整合するホールが形成されたことを特徴とする請求項1記載の半導体素子のキャパシタ構造。
【請求項４】
前記拡散防止膜は、チタン(Ti)、窒化チタン(TiN)、ルテニウム(Ru)又はイリジウム(Ir)の何れか一つの物質からなり、前記下部電極及び前記上部電極は、白金(Pt)、酸化ルテニウム(RuO2)、酸化イリジウム(IrO2)、ルテニウム(Ru)又はイリジウム(Ir)の何れか一つの物質からなり、前記高誘電膜は、ＢＳＴ((Ba,Sr)T2O3)、酸化タンタリウム(Ta2O5)又はＰＺＴ(Pb(Zr,Ti)O3)を包含していてシリコン系列の誘電物質よりも誘電率の高い物質からなることを特徴とする請求項1記載の半導体素子のキャパシタ構造。
【請求項５】
半導体基板の表面に不純物層を形成し該不純物層が形成された半導体基板の上面に層間絶縁膜を形成するステップと、
該層間絶縁膜をエッチングして中央にコンタクトホールを形成するステップと、
該コンタクトホールの内部を導電性物質で充填するステップと、
前記層間絶縁膜及びコンタクトホールの上面に第1酸化膜を形成するステップと、
該第1酸化膜の上面に窒化膜を形成するステップと、
前記窒化膜の所定領域をエッチングしてその中央下部に位置する前記第1酸化膜を露出させるステップと、
前記窒化膜と露出した第1酸化膜の上部に第2酸化膜を形成するステップと、
前記第2酸化膜の所定領域及び前記第1酸化膜の所定領域をエッチングして前記窒化膜の一部と前記コンタクトホールとを露出するステップと、
前記第2酸化膜の上面及び側面と前記窒化膜の上面及び側面と前記第1酸化膜の側面と前記コンタクトホールの上面とを覆う拡散防止膜を形成するステップと
、
前記拡散防止膜の上面に下部電極を形成するステップと、
前記第2酸化膜の上面に形成された前記拡散防止膜及び下部電極を除去するステップと、
前記第2酸化膜の上面と前記拡散防止膜の上面と前記下部電極の上面とに高誘電膜を形成するステップと、
前記高誘電膜の上面に上部電極を形成するステップと、
を順次行うことを特徴とする高誘電膜を用いた半導体素子のキャパシタの製造方法。
【請求項６】
前記第1酸化膜を形成するステップ及び前記第2酸化膜を形成するステップは、化学気相蒸着法(ＣＶＤ法)を施して形成することを特徴とする請求項5記載の半導体素子のキャパシタの製造方法。
【請求項７】
前記第1酸化膜を露出させるステップは、前記コンタクトホールの上部に対応する窒化膜の領域が露出するように該窒化膜の上面に第1マスクパターンを形成し、該第1マスクパターンを用いて前記窒化膜をエッチングして前記コンタクトホールの上部に位置する第1酸化膜を露出させ、
前記窒化膜の一部と前記コンタクトホールとを露出させるステップは、前記第２酸化膜の上面に前記コンタクトホールより幅が広い第２マスクパターンを形成し、該第2マスクパターンを用いて前記第2酸化膜の所定部位及び前記第1酸化膜の所定部位を順次エッチングして前記コンタクトホールを露出させることを特徴とする請求項5記載の半導体素子のキャパシタの製造方法。
【請求項８】
前記第２酸化膜の所定部位及び前記第１酸化膜の所定部位を順次エッチングするときは、窒化膜はエッチングせず、第２酸化膜及び第１酸化膜のみを選択してエッチングし、前記第２マスクパターンのホールの中心位置は、前記コンタクトホールの中心位置と一致させることを特徴とする請求項7記載の半導体素子のキャパシタの製造方法。
【請求項９】
前記第2酸化膜の上面に形成された前記拡散防止膜及び下部電極を除去するステップは、前記下部電極を包含した前記第2酸化膜の上部に位置する拡散防止膜までエッチバックを施し、前記下部電極を隣接するセルと分離させることを特徴とする請求項5記載の半導体素子のキャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高誘電膜を用いた半導体素子のキャパシタに係るもので、詳しくは、高誘電膜の形成時に拡散防止膜を露出させず、拡散防止膜の耐酸化性を向上することができる高誘電膜を用いた半導体素子のキャパシタ構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、DRAMセルを構成するキャパシタにおいては、DRAM技術の高集積化に伴い、キャパシタの単位面積当たりの貯蔵容量を増加させるため、通常用いられるシリコン系列の誘電物質よりも誘電率の高い物質からなる高誘電膜を使用するようになってきた。
【０００３】
以下、従来の半導体素子のキャパシタの構造及びその製造方法について、添付図面に基づいて説明する。まず、従来の高誘電膜を用いた半導体素子のキャパシタ構造は、図８(Ａ)に示したように、表面に不純物層２が形成された半導体基板１と、前記不純物層２に連結され内部を導電性物質で充填したコンタクトホール４を有しており前記半導体基板１の上面に形成された層間絶縁膜３と、この層間絶縁膜３の上部に位置する前記コンタクトホール４と連結されるように形成されたノードコンタクト５と、該ノードコンタクト５を覆うように前記層間絶縁膜３の上面の所定領域に形成された拡散防止膜６と、該拡散防止膜６の上面に形成された下部電極７と、該下部電極７の上面及び側面と前記拡散防止膜６の側面とを覆うように前記層間絶縁膜３上に形成された高誘電膜８と、該高誘電膜８の上面に形成された上部電極９と、から構成されていた。
【０００４】
次に、このように構成された従来の半導体素子のキャパシタの製造方法について、図８（Ａ）を参照して説明する。
先ず、半導体基板１の表面に不純物層２を形成し、該不純物層２が形成された前記半導体基板1の上面に層間絶縁膜３を形成し、該層間絶縁膜３の中央下部に位置する前記不純物層２の上面にコンタクトホール４を形成する。次に、該コンタクトホール４を導電性物質で充填し、前記半導体基板１上に形成された層間絶縁膜３の上部に、前記コンタクトホール４と連結させるようにノードコンタクト５を形成し、該ノードコンタクト５の内部を多結晶シリコンで充填する。次に、前記ノードコンタクト５を包含した前記層間絶縁膜３上の所定領域に拡散防止膜６を形成し、該拡散防止膜６の上面に下部電極７を形成し、該下部電極７の上面及び側面と前記拡散防止膜６の側面と前記層間絶縁膜３の上面とを覆うように高誘電膜８を形成し、最後に、該高誘電膜８の上面に上部電極９を形成してキャパシタの製造をしていた。
【０００５】
このとき、例えば、白金のような物質を用いて下部電極７を形成するとき、前記拡散防止膜６は、該下部電極７と多結晶シリコンからなるノードコンタクト５との反応を防止する役割をしていた。又、酸素を包含する気体からなる雰囲気下で高誘電膜８を形成するとき、前記拡散防止膜6は、前記多結晶シリコンからなるノードコンタクト５が酸化される現象を防止する役割もしているため、前記拡散防止膜６には、高温下において優れた耐酸化性が必要とされていた。
【０００６】
【発明が解決しようとする課題】
しかし、このような従来の半導体素子のキャパシタ構造においては、図８(Ａ)に示したように、拡散防止膜６の周辺部が外部に露出されているため、高誘電膜８を形成するとき、酸素を包含する気体からなる雰囲気下に直接露出され、酸素が拡散防止膜６の周辺部に沿って距離dだけ拡散してくると、多結晶シリコンからなるノードコンタクト５が酸化されるという問題点があった。
【０００７】
このような問題点を解消するため、図８(Ｂ)に示したように、拡散防止膜６′をノードコンタクトの内部に陥没させて形成する構造もあるが、このように構成された陥没構造の拡散防止膜を有するキャパシタ構造においても、下部電極７′の側壁と拡散防止膜６′間の距離d′は、通常、500Å以下であって、図８(Ａ)に示したキャパシタの酸素拡散距離dと同様であるため、結局、ノードコンタクト５′の酸化を防止することはできなかった。
【０００８】
また、このような従来の半導体素子のキャパシタの製造方法において、図８(Ｃ)に示したように、拡散防止膜及び該上面の各部電極の中心がノードコンタクトの中心軸から外れて非対称的に形成された場合、即ち、拡散防止膜６と下部電極７とが整合されていない（Mis-align）と、ノードコンタクト５が外部に露出されて、該ノードコンタクト５上に高誘電膜８が形成されるため、接触不良の発生及び漏洩電流の増大をもたらし、素子に致命的な悪影響を与えるという問題点があった
。
【０００９】
そこで、本発明は、このような問題点に対処し、下部電極の整合性を向上させて、安定したコンタクトを形成できる半導体素子のキャパシタ構造及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
このような目的を達成するため、本発明による半導体素子のキャパシタ構造は、表面に不純物層が形成された半導体基板と、前記不純物層に連結され内部を導電性物質で充填したコンタクトホールを有しており前記半導体基板の上面に形成された層間絶縁膜と、該層間絶縁膜の上面に形成された第１酸化膜と、該第１酸化膜の上面に形成された窒化膜と、該窒化膜の所定領域上にパターニングされた第２酸化膜と、該第２酸化膜の側面と該第２酸化膜が形成されていない窒化膜の上面及び側面と前記第１酸化膜の側面と前記コンタクトホールの上面とに形成された拡散防止膜と、該拡散防止膜の上面に形成された下部電極と、前記第２酸化膜の上面と前記拡散防止膜の上面と前記下部電極の上面とに形成された高誘電膜と、該高誘電膜の上面に形成された上部電極と、から構成されている。
【００１１】
ここで、前記第１酸化膜及び前記窒化膜は、コンタクトホールを露出するようにパターニングされているものとし、また、第２酸化膜は、コンタクトホールに連結され該コンタクトホールよりホールの幅が広くなるようにパターニングされているものとする。
【００１２】
また、パターニングされた前記第2酸化膜は、コンタクトホールの中心位置と整合するようなホールが形成されているものとする。
このとき、前記拡散防止膜は、チタン(Ti)、窒化チタン(TiN)、ルテニウム(Ru)又はイリジウム(Ir)の何れか一つの物質からなり、前記下部電極及び前記上部電極は、白金(Pt)、酸化ルテニウム(RuO2)、酸化イリジウム(IrO2)、ルテニウム(Ru)又はイリジウム(Ir)の何れか一つの物質からなり、前記高誘電膜は、ＢＳＴ((Ba,Sr)T2O3)、酸化タンタリウム(Ta2O5)又はＰＺＴ(Pb(Zr,Ti)O3)を包含していてシリコン系列の誘電物質よりも誘電率の高い物質からなるものとする。
【００１３】
そして、本発明に係る半導体素子のキャパシタの製造方法は、半導体基板の表面に不純物層を形成し該不純物層が形成された半導体基板の上面に層間絶縁膜を形成するステップと、該層間絶縁膜をエッチングして中央下部にコンタクトホールを形成するステップと、該コンタクトホールの内部を導電性物質で充填するステップと、前記層間絶縁膜及びコンタクトホールの上面に第1酸化膜を形成するステップと、該第1酸化膜の上面に窒化膜を形成するステップと、前記窒化膜の所定領域をエッチングしてその中央下部に位置する前記第1酸化膜を露出するステップと、前記窒化膜と露出した第1酸化膜の上部に第2酸化膜を形成するステップと、前記第2酸化膜の所定領域及び前記第1酸化膜の所定領域をエッチングして前記窒化膜の一部と前記コンタクトホールとを露出させるステップと、前記第2酸化膜の上面及び側面と前記窒化膜の上面及び側面と前記第1酸化膜の側面と前記コンタクトホールの上面とを覆う拡散防止膜を形成するステップと、前記拡散防止膜の上面に下部電極を形成するステップと
、前記第2酸化膜の上面に形成された前記拡散防止膜及び下部電極を除去するステップと、前記第2酸化膜の上面と前記拡散防止膜の上面と前記下部電極の上面とに高誘電膜を形成するステップと、前記高誘電膜の上面に上部電極を形成するステップと、を順次行うものとする。
【００１４】
このとき、前記第1酸化膜を形成するステップと、前記第2酸化膜を形成するステップは、化学気相蒸着法(ＣＶＤ法)を施して形成するものとする。
また、前記窒化膜の所定領域をエッチングしてその中央下部に位置する前記第1酸化膜を露出するステップは、前記コンタクトホールの上部に対応する窒化膜の領域が露出するように該窒化膜の上面に第1マスクパターンを形成し、該第1マスクパターンを用いて前記窒化膜をエッチングして前記コンタクトホールの上部に位置する第1酸化膜を露出させるものとし、また、前記第２酸化膜の所定領域及び前記第１酸化膜の所定領域をエッチングして前記窒化膜の一部と前記コンタクトホールとを露出させるステップは、前記第２酸化膜の上面に前記コンタクトホールより幅が広い第２マスクパターンを形成し、該第2マスクパターンを用いて前記第2酸化膜の所定部位及び前記第1酸化膜の所定部位を順次エッチングして前記コンタクトホールを露出させることとする。
【００１５】
さらに、前記第２酸化膜の所定部位及び第１酸化膜の所定部位を順次エッチングするときは、窒化膜はエッチングせず、第２酸化膜及び第１酸化膜のみを選択してエッチングし、前記第２マスクパターンのホールの中心位置は、前記コンタクトホールの中心位置と一致させることとする。
【００１６】
さらにまた、前記第2酸化膜の上面に形成された前記拡散防止膜及び下部電極を除去するステップは、前記下部電極を包含した前記第2酸化膜の上部に位置する拡散防止膜までエッチバックを施し、前記下部電極を隣接するセルと分離させることとする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。図１〜図６は、本発明による半導体素子のキャパシタの製造方法を示す工程断面図であり、まず、図６を参照して本発明の半導体素子のキャパシタ構造を示す。本発明の構造は、半導体基板１０の表面に不純物層１１を形成し、該半導体基板１０の上面には、前記不純物層１１に連結され内部を導電性物質で充填したコンタクトホール１３を有する層間絶縁膜１２が形成されている。該層間絶縁膜１２の上面には、パターニングされた第１酸化膜１４が形成されており、該第１酸化膜１４の上面には、窒化膜１５が形成されている。該窒化膜１５の所定領域上には、パターニングされた第２酸化膜１７が形成されている。該第２酸化膜１７及び前記第１酸化膜１４に設けられたホールの内側面を覆うように拡散防止膜１９が形成されており、該拡散防止膜１９の内側面を覆うように白金からなる下部電極２０ｂが形成されている。このとき、上記下部電極２０ｂの下部がノードコンタクト２０ａとなる。更に、前記第２酸化膜１７の上面と前記拡散防止膜１９の上端面と前記下部電極２０ｂ及び下部電極の下部であるノードコンタクト２０ａの内側面とを覆うように高誘電膜２１が形成され、該高誘電膜２１の上面を覆うように上部電極２２が形成されている。
【００１８】
なお、図６において、拡散防止膜１９は、チタン、窒化チタン、ルテニウム又はイリジウムの何れか一つの物質からなり、下部電極２０ｂ及び上部電極２２は、白金、酸化ルテニウム、酸化イリジウム、ルテニウム又はイリジウムの何れか一つの物質からなり、高誘電膜２１は、ＢＳＴ、酸化タンタリウム又はＰＺＴを包含しており、シリコン系列の誘電物質よりも誘電率の高い物質からなるものである。
【００１９】
このような構成により、高誘電膜２１の形成時において、酸素を包含する気体からなる雰囲気下で拡散防止膜１９が露出されないため、拡散防止膜１９の耐酸化性を格段に向上することができる。
【００２０】
次に、このように構成された本発明による半導体素子のキャパシタの製造方法について、図１〜図６を用いて説明する。
先ず、図１に示したように、半導体基板１０の表面に不純物層１１を形成し、該不純物層形成された半導体基板１０の上面に層間絶縁膜１２を形成し、該層間絶縁膜１２の中央に位置する前記不純物層１１の上面にコンタクトホール１３を形成し、該コンタクトホール１３を導電性物質で充填する。
【００２１】
次に、前記コンタクトホール１３が形成された前記層間絶縁膜１２の上面に化学気相蒸着法（以下「ＣＶＤ法」と略称する）を施して第１酸化膜１４を形成する。そして、前記第１酸化膜１４の上面に窒化膜１５を形成した後、前記コンタクトホール１３の上部に対応する窒化膜１５の部位が露出するように、該窒化膜の上面に第１マスクパターン１６を形成する。
【００２２】
次に、図２に示したように、前記第１マスクパターン１６を用いて前記窒化膜１５をエッチングし、その下部に位置する第1酸化膜１４の中央を露出させる。このように、窒化膜１５をエッチングして形成された窒化膜１５内のホールの大きさは、その後のステップが行われて形成されるノードコンタクト２０ａの幅となる。
【００２３】
次いで、前記窒化膜１５と露出された第1酸化膜１４の上部にＣＶＤ法を施して第２酸化膜１７を形成した後、該第２酸化膜１７上に第２マスクパターン１８を形成する。この場合、前記第2マスクパターン１８のホールの中心位置は、前記コンタクトホール１３の中心位置と一致させる。そのとき前記第２マスクパターン１８は、前記コンタクトホール１３よりも幅が広くなるよう形成する。ここで、前記第２マスクパターン１８のホールの大きさは、その後のステップが行われて形成される下部電極２０ｂの幅となる。
【００２４】
次に、図３に示したように、前記第２マスクパターン１８を用いて前記第2酸化膜１７の所定領域及び前記第１酸化膜１４の所定領域を順次エッチングする。この場合、窒化膜１５はエッチングせず、第２酸化膜１７及び第１酸化膜１４のみを選択してエッチングする。このようにすると、前記第２酸化膜１７のエッチングされた部位は、下部電極２０ｂが形成される領域となり、前記第２酸化膜１７がエッチングされて露出された窒化膜１５は、その下部の第1酸化膜１４をエッチングする際にマスクパターンの役割をする。また、前記下部電極２０ｂが形成される領域よりも幅が狭く形成された前記第１酸化膜１４のエッチングされた部位は、ノードコンタクト２０ａが形成される領域となる。
【００２５】
次に、図４に示したように、第２酸化膜１７の上面及び内側面と、露出された窒化膜１５の上面及び内側面と、第１酸化膜１４の内側面と、コンタクトホール１３に充填された導電性物質の上面とを覆うようにチタン又は窒化チタンからなる拡散防止膜19を形成する。このとき、前記拡散防止膜１９は、図３に示した構造物の表面に沿って、均一な厚さに形成する。この場合、前記拡散防止膜１９の形成材料は、チタン又は窒化チタンのみに限定されず、ルテニウム及びイリジウムなどを用いることもできる。
【００２６】
そして、図５に示したように、前記拡散防止膜１９の上面にＣＶＤ法を施し白金膜２０を形成させて、ノードコンタクト２０ａ及び下部電極２０ｂを一挙に形成する自己整合（self-align）を施す。この場合、前記白金膜２０は、前記拡散防止膜１９の表面に沿って形成されるが、このとき、前記第1酸化膜１４におけるホール側面とコンタクトホール１３の上部とに形成された白金膜２０は、下部電極の下部であるノードコンタクト２０ａに該当する領域となる。また、前記第1酸化膜１４のホールよりも幅が広い第2酸化膜１７に形成されたホールの側面と窒化膜１５上とに形成された白金膜２０は、下部電極２０ｂに該当する領域となる。このように、本発明において、下部電極２０ｂ及びノードコンタクト２０ａを別途の工程を施さずに、一回の蒸着工程を施して形成した白金膜２０を用いて、白金からなる下部電極２０ｂ及びノードコンタクト２０ａを自己整合させて形成することができる。
【００２７】
なお、本発明では、前記ノードコンタクト２０ａ及び下部電極２０ｂの形成材料として白金を用いたが、形成材料はこれに限定されず、酸化ルテニウム、酸化イリジウム、ルテニウム、イリジウムなどの物質を用いることもできる。
【００２８】
次に、図５に示す構造物全体の上にエッチバックを施し、前記第2酸化膜１７上面に形成された白金膜２０及び拡散防止膜１９をエッチングにより前記下部電極２０ｂを隣接したセルから分離させ、図６に示したように、一つのセルに対して独立した一つの下部電極２０ｂを形成する。
【００２９】
次に、前記露出した前記第２酸化膜１７の上面及び前記拡散防止膜19の上面
と、前記下部電極２０ｂの上面とにＢＳＴからなる高誘電膜２１を形成する。この場合、前記高誘電膜２１を形成する材料は、ＢＳＴに限定されず、酸化タンタリウム、ＰＺＴなどのような物質を包含しており、通常用いられるシリコン系列の誘電物質より誘電率の高い物質を用いることができる。
【００３０】
その後、前記高誘電膜２１の上面に白金からなる上部電極２２を形成する。なお、形成材料は白金に限定されず、酸化ルテニウム、酸化イリジウム、ルテニウム、イリジウムなどの物質を用いることもできる。こうして、本発明に係る半導体素子のキャパシタの製造を終了する。
【００３１】
以上のように、本発明では、下部電極の不整合の誤差を考慮する工程上のマージンを確保して、製造工程を容易に進行することができる。
ここで、図２に示した製造工程において、前記第2マスクパターン１８のホールの中心位置が前記コンタクトホール１３の中心位置から外れて整合されていない状態で、本発明のキャパシタの製造が行われる場合について、以下に説明する。
【００３２】
図７は、図２の場合と比較して、整合されていない状態の第２マスクパターン１８を用いて、その下部に位置する第２酸化膜１７及び第１酸化膜１４を順次エッチングしたときの構造を示した縦断面図である。図７に示した構造物上に、図４〜図６に示した製造工程を施してキャパシタを製造すると、下部電極は、コンタクトホール上に非対称的に形成されるが、このとき、拡散防止膜の下部のコンタクトホールは、露出されることはない。
【００３３】
【発明の効果】
以上説明したように、本発明による半導体素子のキャパシタ構造においては、拡散防止膜は、コンタクトホールと下部電極の下部との界面に形成され、また、該拡散防止膜上には白金などからなる下部電極が形成されるので、高誘電膜の形成時において、酸素を包含する気体からなる雰囲気下で拡散防止膜が露出されなくなり、拡散防止膜の耐酸化性を格段に向上させることができるようになる。これにより、下部電極の下部が露出し酸化される現象を抑制でき、接触不良の発生及び漏洩電流の発生を防止し得るという効果がある。
【００３４】
又、本発明による半導体素子のキャパシタの製造方法においては、下部電極の不整合時の誤差を考慮する工程上のマージンを確保できるので、下部電極の整合性を向上させることができる。こうして、安定したコンタクトを形成できるので、製造工程が容易になり、生産性が向上し得るという効果がある。
【図面の簡単な説明】
【図１】本発明による半導体素子のキャパシタの製造方法を示す工程断面図であり、半導体基板上に形成された層間絶縁膜上に窒化膜及び第１マスクパターンを形成する工程を示す図である。
【図２】上記の工程断面図において、パターニングされた窒化膜上に第２酸化膜及び第２マスクパターンを形成する工程を示す図である。
【図３】上記の工程断面図において、第２酸化膜及び第１酸化膜をエッチングしてコンタクトホールを形成する工程を示す図である。
【図４】上記の工程断面図において、コンタクトホールを覆う拡散防止膜を形成する工程を示す図である。
【図５】上記の工程断面図において、拡散防止膜を覆う白金膜を形成する工程を示す図である。
【図６】上記の工程断面図において、エッチバックされた拡散防止膜及び白金膜上に高誘電膜及び上部電極を形成する工程を示す図である。
【図７】本発明による半導体素子のキャパシタの製造方法を示す工程において、拡散防止膜と下部電極が整合されずにコンタクトホールを形成した工程断面図である。
【図８】従来の半導体素子のキャパシタ構造を示す断面図である。
【符号の説明】
１０…半導体基板
１１…不純物層
１２…層間絶縁膜
１３…コンタクトホール
１４…第１酸化膜
１５…窒化膜
１６…第１マスクパターン
１７…第２酸化膜
１８…第２マスクパターン
１９…拡散防止膜
２０…白金膜
２０ａ…ノードコンタクト
２０ｂ…下部電極
２１…高誘電膜
２２…上部電極
【図１】
0004340823.tif 000002
【図２】
0004340823.tif 000003
【図３】
0004340823.tif 000004
【図４】
0004340823.tif 000005
【図５】
0004340823.tif 000006
【図６】
0004340823.tif 000007
【図７】
0004340823.tif 000008
【図８】
0004340823.tif 000009