(57)【特許請求の範囲】
【請求項１】
ＡｌxＧａ1-x-yＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）よりなる半導体層の上に電極を形成する工程と、前記電極を形成した後にアニールする工程とを備え、前記電極は、水素を吸蔵する性質を有する金属を含むものであり、前記アニールする工程は、温度を上げる過程と温度を下げる過程とを繰り返し、かつ前記温度を下げる過程において、到達後維持すべき温度が２種類以上あり、そのうちの少なくとも１つが１００℃以上３００℃以下であることを特徴とする半導体装置の製造方法。
【請求項２】
前記水素を吸蔵する性質を有する金属は、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記水素を吸蔵する性質を有する金属は、Ｍｇであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記水素を吸蔵する性質を有する金属は、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記電極は、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくとも２層の多層膜により構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記アニールする工程は、水素を含まない雰囲気中においてアニールするものであることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、短波長レーザや高温動作トランジスタ等に用いられるIII−Ｖ族窒化物系化合物よりなる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
一般式がＡｌxＧａ1-x-yＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表されるIII−Ｖ族窒化物系化合物半導体（以下III−Ｖ族窒化物半導体と記す）は、１．９〜６．２ｅＶにおよぶ広範なバンドギャップエネルギーを有し、可視域から紫外域までをカバーする発光・受光デバイス用半導体材料として有望である。
【０００３】
III−Ｖ族窒化物半導体を用いた半導体レーザや受光素子、ヘテロバイポーラトランジスタ等を作製する場合、発熱や電力損失を低減するために低抵抗のｐ型またはｎ型III−Ｖ族窒化物半導体層とそれに対する低抵抗のオーミック電極を形成することが重要である。
【０００４】
従来より、ｐ型III−Ｖ族窒化物半導体を製造する方法として、マグネシウムをIII−Ｖ族窒化物半導体に添加し、その後III−Ｖ族窒化物半導体をアニールすることが知られている。このｐ型III−Ｖ族窒化物半導体を含む従来の半導体装置の製造方法を、図７を用いて説明する。
【０００５】
まず、有機金属気相エピタキシャル成長（以下ＭＯＶＰＥと記す）法により、サファイア基板１の上にアンドープＧａＮバッファ層２、アンドープＧａＮ層３、ｐ型不純物をドープした（以下ｐドープと記す）ＧａＮ層４ａを順次結晶成長させる。ここで、ｐドープＧａＮ層４ａを結晶成長する際に、ドーパントとしてはＭｇを用い、そのＭｇの原料としてはシクロペンタジエニルマグネシウム（以下Ｃｐ2Ｍｇと記す）を用いる。以下、サファイア基板１の上にアンドープＧａＮバッファ層２等の膜が形成されたものを基板という（図７（ａ））。
【０００６】
次に、この基板を窒素雰囲気中にてアニールし、ｐドープＧａＮ層４ａに含まれる水素を追い出してＭｇを活性化させ、ｐ型ＧａＮ層４を作成する（図７（ｂ））。
【０００７】
その後、ｐ型ＧａＮ層４の上にＮｉ膜５およびＡｕ膜６を順次蒸着してｐ型側の電極（以下ｐ電極と記す）７を形成する（図７（ｃ））。
【０００８】
この半導体装置の製造方法により、ｐ電極７とｐ型ＧａＮ層４との間でオーミック特性を有し、かつｐ電極７とｐ型ＧａＮ層４との間のコンタクト抵抗率が１×１０-3Ω・ｃｍ2程度であるｐ電極７を得ることができたという報告がなされている。
【０００９】
また、ｎ型III−Ｖ族窒化物半導体を製造する方法として、珪素をIII−Ｖ族窒化物半導体に添加することが知られている。このｎ型III−Ｖ族窒化物半導体を含む従来の半導体装置について、ｎ型側の電極（以下ｎ電極と記す）とｎ型III−Ｖ族窒化物半導体との間のコンタクト抵抗率が５×１０-5Ω・ｃｍ2程度であるｎ電極が得られたという報告がなされている。
【００１０】
【発明が解決しようとする課題】
上記従来の半導体装置の製造方法に関しては、ｐドープＧａＮ層４ａを形成させ、アニールした後にｐ電極７を形成するので、アニールの工程でｐドープＧａＮ層４ａ中に含まれる水素を十分に追い出すことができず、その結果ｐ電極７とｐ型ＧａＮ層４との間のコンタクト抵抗率を低減させることができなかった。
【００１１】
また、上記従来の半導体装置の製造方法に関しては、ｎ型III-V族窒化物半導体中に含まれる水素を十分に追い出すことができず、その結果ｎ電極とｎ型III−Ｖ族窒化物半導体との間のコンタクト抵抗率を低減させることができなかった。
【００１２】
そのため、上記従来の半導体装置の製造方法を用いて半導体レーザ等のデバイスを製造した場合、しきい値電圧の上昇等デバイスの特性を悪化させていた。
【００１３】
上記課題に鑑み本発明は、ｐ型またはｎ型III−Ｖ族窒化物半導体と、その上に形成されたｐ電極またはｎ電極とを含む半導体装置に関し、ｐ型またはｎ型III−Ｖ族窒化物半導体と、ｐ電極またはｎ電極との間でオーミック特性を有し、コンタクト抵抗率を低減させることができる半導体装置の製造方法を提供するものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置の製造方法は、ＡｌxＧａ1-x-yＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）よりなる半導体層の上に電極を形成する工程と、前記電極を形成した後にアニールする工程とを備え、前記電極は、水素を吸蔵する性質を有する金属を含むものであり、前記アニールする工程は、温度を上げる過程と温度を下げる過程とを繰り返し、かつ前記温度を下げる過程において、到達後維持すべき温度が２種類以上あり、そのうちの少なくとも１つが１００℃以上３００℃以下であるものである。
【００１５】
この構成により、温度を上げる過程において半導体層から水素が追い出され、かつ温度を下げる過程において半導体層に含まれる水素が電極により吸蔵されるので、半導体層に含まれる水素を効率よく追い出すことができる。
【００１７】
また、到達後維持すべき温度を１００℃以上３００℃以下にしているので、電極の剥がれを抑えることができる。
【００１８】
本発明の半導体装置の製造方法は、かかる構成につき、水素を吸蔵する性質を有する金属が、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素であるものである。
【００１９】
この構成により、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素を用いているので、半導体層に含まれる水素を効率よく追い出すことができる。
【００２０】
本発明の半導体装置の製造方法は、かかる構成につき、水素を吸蔵する性質を有する金属が、Ｍｇであるものである。
【００２１】
この構成により、Ｍｇを用いているので、Ｍｇが半導体層に拡散してより低抵抗のｐ型半導体層を得ることができる。
【００２２】
本発明の半導体装置の製造方法は、かかる構成につき、水素を吸蔵する性質を有する金属が、Ｎｉ、ＰｄまたはＴａであるものである。
【００２３】
この構成により、さらに仕事関数の大きいＮｉ、ＰｄまたはＴａを電極に用いているので、電極と半導体層との間の、価電子帯のバリア高さを低減させることができる。
【００２４】
本発明の半導体装置の製造方法は、かかる構成につき、電極が、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくとも２層の多層膜により構成されているものである。
【００２５】
この構成により、半導体層に対して密着性の良いＴｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａを含む層を第１層として用いて多層膜の電極とすることができるので、電極の剥がれを抑えることができる。
【００２６】
本発明の半導体装置の製造方法は、かかる構成につき、アニールする工程が、水素を含まない雰囲気中においてアニールするものである。
【００２７】
この構成により、水素を含まない雰囲気中においてアニールしているので、半導体層より水素をさらに効率よく追い出すことができる。
【００２８】
【発明の実施の形態】
本発明の半導体装置の製造方法に関する実施の形態について、図面を用いて説明する。
【００２９】
（実施の形態１）
本発明の第１の実施の形態に係る半導体装置の製造方法を図１に示す。
【００３０】
なお、ＡｌxＧａ1-x-yＩｎyＮの半導体層として、ｘ＝０、ｙ＝０のＧａＮの場合について以下説明する。
【００３１】
まず、サファイア基板１をアセトンやメタノール等で有機洗浄してＭＯＶＰＥ装置内に導入し、サファイア基板１の表面をサーマルクリーニングした後、トリメチルガリウムおよびアンモニアを原料とし、ＭＯＶＰＥ装置内の圧力を１気圧とし、常圧ＭＯＶＰＥ法により厚さ５００ÅのアンドープＧａＮバッファ層２、厚さ１μｍのアンドープＧａＮ層３、厚さ１μｍでドーパント濃度が５×１０18ｃｍ-3のｐドープＧａＮ層４ａをサファイア基板１の上に順次結晶成長させる。以下、サファイア基板１の上に形成された膜とともに基板と記す。ここで、結晶成長時の基板の温度は、アンドープＧａＮバッファ層２に関しては５００℃、アンドープＧａＮ層３、ｐドープＧａＮ層４ａに関してはともに１０００℃である。また、ｐドープＧａＮ層４ａを結晶成長させる際に、ドーパントとしてはＭｇを用い、そのＭｇの原料としてＣｐ2Ｍｇを用いる（図１（ａ））。
【００３２】
次に、基板をＭＯＶＰＥ装置より取り出して蒸着装置内に導入し、基板上にＮｉとＭｇとからなる厚さ１０００Åの合金膜８および厚さ１０００Åの、抵抗が低く、表面が安定したＡｕ膜６を順次蒸着してｐ電極９を形成する（図１（ｂ））。
【００３３】
その後、合金膜８およびＡｕ膜６を蒸着された基板を蒸着装置より取り出してアニール炉内に導入する。そしてアニール炉内において基板を加熱（アニール）し、ｐドープＧａＮ層４ａを、ｐ型の導電性を有する、いわゆるｐ型ＧａＮ層４に変化させて半導体装置を作成する（図１（ｃ））。この基板を加熱する工程については以下の実施例１、２において説明する。なお、基板を加熱する方法としては、ヒータによるアニールを用いてもよいし、ランプアニール、高周波加熱等を用いてもよい。
【００３４】
（実施例１）
この実施例１に係る加熱工程について、加熱温度の時間的変化を図２の実線に示す。以下、図２と同様の、加熱温度の時間的変化に関する図において、ｎ回目（ｎは自然数）の昇温過程、高温維持過程、降温過程および低温維持過程をそれぞれＵｎ、Ｈｎ、ＤｎおよびＬｎと表す。また、以下、昇温過程に始まり、高温維持過程および降温過程を経て低温維持過程に至る一連の過程を熱サイクルという。
【００３５】
基板をアニール炉内に導入した後、アニール炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分かけて基板の温度を７００℃まで上げ（Ｕ１）、そのまま２０分間加熱する（Ｈ１）。その後、基板の温度を５分かけて室温まで戻し（Ｄ１）、５分間放置する（Ｌ１）。この熱サイクルを３回繰り返し、加熱工程を終了させる。
【００３６】
この方法によれば、昇温過程および高温維持過程においてｐドープＧａＮ層４ａから水素が追い出され、かつ降温過程および低温維持過程においてｐドープＧａＮ層４ａに含まれる水素が電極を形成するＮｉおよびＭｇに吸蔵されるので、ｐドープＧａＮ層４ａ中に含まれる水素を効率よく追い出すことができ、ｐドープＧａＮ層４ａ中に含まれるＭｇをより多く活性化させることができる。その結果、ｐドープＧａＮ層４ａを従来よりも低い抵抗率を有するｐ型ＧａＮ層４に変化させることができ、ｐ型ＧａＮ層４とｐ電極９との間でオーミック接触を実現でき、ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率を下げることができる。
【００３７】
また、特に合金膜８にＭｇを用いているので、Ｍｇが半導体層に拡散してより低抵抗のｐ型ＧａＮ層４を得ることができ、ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率を下げることができる。
【００３８】
さらに、特に合金膜８に仕事関数の大きいＮｉを用いているので、Ｎｉとｐ型ＧａＮ層４との間の、価電子帯のバリア高さを低減させることができ、ｐドープＧａＮ層４とｐ電極９との間のコンタクト抵抗率を下げることができる。
【００３９】
この実施例１に係る半導体装置の製造方法においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０18ｃｍ-3であってＭｇ活性化率がほぼ１００％であり、ｐ型ＧａＮ層４とｐ電極９との間でコンタクト抵抗率が１×１０-5Ω・ｃｍ2であるオーミック接触が実現できた。これらの値は従来の半導体装置の製造方法に比べてよい値であった。
【００４０】
（実施例２）
この実施例２に係る加熱工程について、加熱温度の時間的変化を図３の実線に示す。
【００４１】
基板をアニール炉内に導入した後、アニール炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分かけて基板の温度を７００℃まで上げ（Ｕ１）、そのまま２０分間加熱する（Ｈ１）。その後、基板の温度を５分かけて２５０℃まで戻し（Ｄ１）、５分間放置する（Ｌ１）。この熱サイクルを３回繰り返し、加熱工程を終了させる。
【００４２】
この方法によれば、実施例１における効果に加え、降温過程において基板の温度を２５０℃まで下げ、低温維持過程において基板の温度を２５０℃に維持しているので、ｐ電極９の剥がれを抑えることができ、結果として半導体装置の製造歩留まりを向上させることができる。
【００４３】
この実施例２に係る半導体装置の製造方法においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０18ｃｍ-3であってＭｇ活性化率がほぼ１００％であり、ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率が１×１０-5Ω・ｃｍ2であるオーミック接触が得られた。これらの値は従来の半導体装置の製造方法に比べてよい値であった。また、この方法により製造された半導体装置の表面を光学顕微鏡により観察したところ、ｐ電極９の、ｐ型ＧａＮ層４からの剥がれは特に発見されず、ｐ電極９の剥がれが抑えられていることがわかった。
【００４４】
ｐ電極９の剥がれが抑えられているのは、降温過程において基板の温度を２５０℃に下げ、低温維持過程において基板の温度を２５０℃に維持することにより高温から室温まで温度を下げたときに生じるｐ電極のグレイン化を抑えることができたためと考えられる。
【００４５】
なお、降温過程および低温維持過程における基板の温度を１００℃以上３００℃以下にすることによりｐ電極９の剥がれを抑えることができる。
【００４６】
（実施の形態２）
本発明の第２の実施の形態に係る半導体装置の製造方法を図４に示す。
【００４７】
まず、アセトンやメタノール等で有機洗浄されたサファイア基板１の上にＭＯＶＰＥ装置を用い、サファイア基板１の表面をサーマルクリーニングした後、トリメチルガリウムおよびアンモニアを原料とし、常圧ＭＯＶＰＥ法によりサファイア基板１の上に厚さ５００ÅのアンドープＧａＮバッファ層２、厚さ１μｍのアンドープＧａＮ層３、厚さ１μｍでドーパント濃度が５×１０18ｃｍ-3のｎ型ＧａＮ層１０をサファイア基板１の上に順次結晶成長させる。以下、サファイア基板１の上に形成された膜とともに基板と記す。ここで、結晶成長時の基板１の温度は、アンドープＧａＮバッファ層２に関しては５００℃、アンドープＧａＮ層３、ｎ型ＧａＮ層１０に関してはともに１０００℃である。また、ｎ型ＧａＮ層１０を結晶成長させる際に、ドーパントとしてはＳｉを用い、そのＳｉの原料としてはシランを用いる（図４（ａ））。
【００４８】
次に、この基板をＭＯＶＰＥ装置より取り出して蒸着装置内に導入し、基板上にＴｉとＡｌとからなる厚さ１０００Åの合金膜１１および厚さ１０００ÅのＡｕ膜１２を順次蒸着してｎ電極１３を形成する。
【００４９】
その後、基板をアニール炉内に導入する。そして第１の実施の形態で記載した実施例１と実施例２と同様の熱サイクルを３回繰り返す（図４（ｂ））。
【００５０】
この方法によれば、昇温過程および高温維持過程においてｎ型ＧａＮ層１０から水素が追い出され、かつ降温過程および低温維持過程においてｎ型ＧａＮ層１０に含まれる水素が電極を形成するＴｉおよびＡｌに吸蔵されるので、ｎ型ＧａＮ層１０中に含まれる水素を効率よく追い出すことができる。その結果、ｎ型ＧａＮ層１０とｎ電極１３との間のコンタクト抵抗率を下げることができる。
【００５１】
この第２の実施の形態に係る半導体装置の製造方法においては、ｎ型ＧａＮ層１０とｎ電極１３との間のコンタクト抵抗率が１×１０-6Ω・ｃｍ2であるオーミック接触が得られた。この値は従来の半導体装置の製造方法の場合に比べてよい値であった。
【００５２】
（実施の形態３）
本発明の第３の実施の形態に係る半導体装置の製造方法を図５に示す。まずサファイア基板１をアセトンやメタノール等で有機洗浄してＭＯＶＰＥ装置内に導入し、サファイア基板１の表面をサーマルクリーニングした後、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、シラン、Ｃｐ2Ｍｇおよびアンモニアを原料とし、常圧ＭＯＶＰＥ法によりサファイア基板１の上に厚さ５００ÅのアンドープＧａＮバッファ層２、厚さ２μｍのｎ型ＧａＮよりなるｎ型コンタクト層１４、厚さ０．３μｍのｎ型Ａｌ0.1Ｇａ0.9Ｎよりなるｎ型クラッド層１５、厚さ７０ÅのアンドープＩｎ0.02Ｇａ0.98Ｎと厚さ３０ÅのアンドープＩｎ0.2Ｇａ0.8Ｎとの２層を交互に３回繰り返して形成した発光層１６、厚さ０．３μｍのｐ型Ａｌ0.1Ｇａ0.9ＮよりなるＭｇドーパントのｐ型クラッド層１７、厚さ０．５μｍのｐ型ＧａＮよりなるＭｇドーパントのｐ型コンタクト層１８を順次形成する。ここで、結晶成長温度は、アンドープＧａＮバッファ層２に関しては５００℃、ｎ型コンタクト層１４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ型コンタクト層１８に関しては１０００℃、発光層１６に関しては８００℃である（図５（ａ））。
【００５３】
次に、基板をＭＯＶＰＥ装置より取り出してドライエッチング装置内に導入し、選択マスクを用いてｎ型コンタクト層１４までドライエッチングし、一部のｐ型コンタクト層１４を露出させる。さらに別の選択マスクによりドライエッチングしてｐ型クラッド層１７およびｐ型コンタクト層１８をリッジ状に形成する。そして基板をドライエッチング装置より取り出す。
【００５４】
その後、露出したｎ型コンタクト層１４の上にＴｉとＡｌとからなる厚さ１０００Åの合金膜１１および厚さ１０００ÅのＡｕ膜１２を順次蒸着してｎ電極１３を形成し、ｐ型コンタクト層１４の上にＮｉとＭｇとからなる厚さ１０００Åの合金膜８および厚さ１０００ÅのＡｕ膜６を順次蒸着してｐ電極９を形成する（図５（ｂ））。
【００５５】
その後、基板をアニール炉内に導入する。そしてアニール炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分かけて基板の温度を７００℃まで上げ、そのまま２０分間加熱する。その後、基板の温度を５分かけて室温まで戻し、５分間放置する。この熱サイクルを３回繰り返し、ｎ型コンタクト層１４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ型コンタクト層１８より水素を追い出し、ｐ型クラッド層１７およびｐ型コンタクト層１８に含まれるＭｇを活性化させる（図５（ｃ））。
【００５６】
最後に基板を劈開して共振器端面を形成し、半導体装置すなわち半導体レーザを作成する。
【００５７】
第３の実施の形態に係る半導体レーザの電流−電圧特性と、従来の半導体レーザの電流−電圧特性とを比較した結果を図６に示す。図６において、実線で示す曲線Ａが第３の実施の形態に係る半導体レーザの電流−電圧特性を表すグラフであり、破線で示す曲線Ｂが従来の半導体レーザの電流−電圧特性を表すグラフである。第３の実施の形態に係る半導体レーザのしきい値電圧は４．０Ｖであり、従来の半導体レーザのしきい値電圧よりも０．５Ｖ低かった。また、電流−電圧特性曲線の傾きについては、第３の実施の形態に係る半導体レーザのほうが従来の半導体レーザよりも急であった。すなわち、第３の実施の形態に係る半導体レーザの素子抵抗のほうが従来の半導体レーザの素子抵抗よりも小さいことがわかった。
【００５８】
第３の実施の形態に係る半導体レーザのほうが従来の半導体レーザよりもしきい値電圧および素子抵抗が小さいのは、基板をアニールする過程において第１および第２の実施の形態と同様、ｎ型コンタクト層１４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ型コンタクト層１８に含まれる水素が、アニール時の７００℃という温度により追い出され、かつアニール後の室温に戻す過程で水素がＴｉ、Ａｌ、ＮｉおよびＭｇに吸蔵され、その結果、ｎ型コンタクト層１４とｎ電極１３との間およびｐ型コンタクト層１７とｐ電極９との間のコンタクト抵抗率を下げることができるためである。また、ｐ型クラッド層１７およびｐ型コンタクト層１８中に含まれるＭｇをより多く活性化させて従来のものより低い抵抗率を有するｐ型クラッド層１７およびｐ型コンタクト層１８に変化させることができるためである。
【００５９】
なお、上記第１、第２および第３の実施の形態において、以下に示す置き換えを行っても同様の効果が得られる。
【００６０】
熱サイクルの回数は２回以上であればよい。
【００６１】
Ｎｉの代わりにＰｄを用いてもよい。ＰｄはＮｉと同様に仕事関数が大きく、かつ、ｐ型ＧａＮ層４およびｐ型コンタクト層１８に対して密着性のよい金属である。
【００６２】
ｐ電極９またはｎ電極１３として、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくとも２層の多層膜により構成されていてもよい。
【００６３】
このようにすれば、ｐ型ＧａＮ層４、ｐ型コンタクト層１８およびｎ型コンタクト層１４に対して密着性の良いＴｉ、Ａｌ、ＮｉまたはＰｄを第１層として用いて多層膜の電極とすることができるので、ｐ電極９またはｎ電極１３の剥がれを抑えることができる。
【００６４】
また、ｐ電極９またはｎ電極１３として、水素を吸蔵する効果のある金属元素、例えばＴｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄおよび希土類元素のうちの少なくとも１つを含む合金、単層膜または多層膜を用いてもよい。
【００６５】
Ａｕ層６の代わりに抵抗が低く、表面の安定したＰｔ層を用いてもよい。
【００６６】
サファイア基板１の代わりにＧａＮ基板、ＳｉＣ基板またはスピネル基板を用いてもよい。
【００６７】
基板をアニールするのに、水素を含まない雰囲気中においてアニールしてもよい。
【００６８】
この構成により、水素を含まない雰囲気中においてアニールしているので、ｐドープＧａＮ層４ａまたはｐ型コンタクト層１８より水素をさらに効率よく追い出すことができてより低抵抗のｐ型ＧａＮ層４またはｐ型コンタクト層１８を得ることができる。
【００６９】
III−Ｖ族窒化物系化合物半導体よりなる層を結晶成長させる方法として、常圧ＭＯＶＰＥ法以外に減圧ＭＯＶＰＥ法やハイドライド気相成長法等を用いてもよい。
【００７０】
ｐ電極９およびｎ電極を形成する方法として、蒸着以外にスパッタ法等を用いてもよい。
【００７１】
【発明の効果】
本発明の半導体装置の製造方法によれば、III−Ｖ族窒化物よりなる半導体層中に含まれる水素を効率よく追い出すことができる。その結果、低い抵抗率を有するｐ型またはｎ型の半導体層を得ることができ、半導体層と電極との間のコンタクト抵抗率を下げることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図
【図２】第１と第２の実施の形態に係る実施例１の加熱工程における、加熱温度の時間的変化に対する図
【図３】第１と第２の実施の形態に係る実施例２の加熱工程における、加熱温度の時間的変化に対する図
【図４】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図
【図５】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程断面図
【図６】第３の実施の形態で形成された半導体レーザの電流−電圧特性と、従来の半導体レーザの電流−電圧特性とを比較した図
【図７】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
１  サファイア基板
２  アンドープＧａＮバッファ層
３  アンドープＧａＮ層
４ａ  ｐドープＧａＮ層
４  ｐ型ＧａＮ層
８  合金膜
９  ｐ電極
１３  ｎ電極
１４  ｎ型コンタクト層
１５  ｎ型クラッド層
１７  ｐ型クラッド層
１８  ｐ型コンタクト層
【図１】
0004292619.tif 000002
【図２】
0004292619.tif 000003
【図３】
0004292619.tif 000004
【図４】
0004292619.tif 000005
【図５】
0004292619.tif 000006
【図６】
0004292619.tif 000007
【図７】
0004292619.tif 000008