(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基体の画素領域に対応する領域部に形成されたオーバーフローバリア領域となる第２導電型の不純物領域と、
前記第２導電型の不純物領域上に形成された高抵抗エピタキシャル層による第２導電型の領域部と、
前記画素領域の周辺の領域部に対応する半導体基体上に形成された前記高抵抗エピタキシャル層による第１導電型の領域部とを有し、
固体撮像チップのスクライブ面に前記第１導電型の半導体基体及び前記第１導電型の領域部が露出し、該スクライブ面にｐｎ接合部が露出されない構成とされて成る
ことを特徴とする固体撮像素子。
【請求項２】
前記第２導電型の不純物領域が、ボロン不純物を有する領域で形成されて成る
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第２導電型の不純物領域が、アルミニウム不純物を含む領域で形成されて成る
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
第１導電型の半導体基体の画素領域に対応する領域部に第２導電型の不純物を導入してオーバーフローバリア領域となる第２導電型の不純物領域を形成する工程と、
前記第２導電型の不純物領域を含む前記半導体基体上に、ノンドープ又は第１導電型の高抵抗エピタキシャル層を成長し、同時に前記不純物領域の第２導電型不純物を該高抵抗エピタキシャル層へ拡散して該高抵抗エピタキシャル層の前記不純物領域に対応する領域部を第２導電型にし、前記半導体基体の第１導電型不純物を該高抵抗エピタキシャル層へ拡散して該高抵抗エピタキシャル層の前記画素領域の周辺に対応する領域部を第１導電型にする工程を有し、
固体撮像チップのスクライブ面に前記第１導電型の半導体基体及び前記第１導電型の領域部が露出し、該スクライブ面にｐｎ接合部が露出しない構成とする
ことを特徴とする固体撮像素子の製造方法。
【請求項５】
同一種類の不純物を打ち込みエネルギー及び不純物濃度を異ならしてイオン注入して前記第２導電型の不純物領域を形成する
ことを特徴とする請求項４に記載の固体撮像素子の製造方法。
【請求項６】
拡散係数の異なる複数種の不純物をイオン注入して前記第２導電型の不純物領域を形成する
ことを特徴とする請求項４に記載の固体撮像素子の製造方法。
【請求項７】
アルミニウム不純物とボロン不純物をイオン注入して前記第２導電型の不純物領域を形成する
ことを特徴とする請求項４に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
固体撮像素子として、受光センサ部での余剰の電荷を基板側に排出するようにした、いわゆる縦型オーバーフロードレイン方式の固体撮像素子が知られている。本出願人は、先に縦型オーバーフロードレイン方式の固体撮像素子において、受光センサ部の空乏領域を厚さ２μｍ以上の高抵抗エピタキシャル層により形成し、近赤外線領域にも感度を有せしめたＣＣＤ固体撮像素子を開発した（特願平８−１５２４９４号参照）。
【０００３】
図８は、このＣＣＤ固体撮像素子を示す。このＣＣＤ固体撮像素子１は、第１導電型、例えばｎ型のシリコンからなる半導体基板２上に、同導電型の低不純物濃度、即ちｎ- のエピタキシャル層３が形成されたｎ型の半導体基体１０を有し、この半導体基体１０のエピタキシャル層３内にオーバーフローバリア領域となる第２導電型、例えばｐ型の第１の半導体ウエル領域４が形成され、この第１のｐ型半導体ウエル領域４上にエピタキシャル成長により、第１のｐ型半導体ウエル領域４より比抵抗の高い高抵抗半導体領域、いわゆる高抵抗エピタキシャル層５が形成される。この高抵抗エピタキシャル層５は、その厚さを２μｍ以上、好ましくは５μｍ以上とし、第１のｐ型半導体ウエル領域４より低濃度のｐ型領域又はｎ型領域、又はノンドープ（真性半導体）領域で形成される。
【０００４】
この高抵抗エピタキシャル層５の表面にマトリック配列の各受光センサ部１１を構成するための、ｎ+ 半導体領域６及びこの上のｐ+ の正電荷蓄積領域７が形成される。また、高抵抗エピタキシャル層５の各受光センサ部列の一側に対応する位置に、読み出しゲート部１３を挟んで垂直転送レジスタ１２のｎ型の転送チャネル領域９が形成される。転送チャネル領域９下には第２のｐ型半導体ウエル領域８が形成される。さらに各受光センサ部１１を区画するｐ型のチャネルストップ領域１４が形成される。
【０００５】
転送チャネル領域９、チャネルストップ領域１４及び読み出しゲート部１３上に、ゲート絶縁膜１５を介して、例えば多結晶シリコンからなる転送電極１６が形成され、転送チャネル領域９、ゲート絶縁膜１５及び転送電極１６によりＣＣＤ構造の垂直転送レジスタ１２が構成される。さらに、転送電極１６上を被覆する層間絶縁膜１８を介して受光センサ部１１の開口を除く他所全面に遮光膜１７が形成される。
【０００６】
このようにして、受光センサ部１１と、オーバーフローバリア領域となる第１のｐ型半導体ウエル領域４と、オーバーフロードレインとなる基板２が垂直方向に形成されてなる縦型オーバーフロードレイン方式のＣＣＤ固体撮像素子１が構成される。
【０００７】
このＣＣＤ固体撮像素子１においては、赤外線が十分吸収される深さにオーバーフローバリア領域４が形成され、オーバーフローバリア領域４に達する高抵抗エピタキシャル層５が空乏化されることで、近赤外線領域にも感度を有することができる。
【０００８】
【発明が解決しようとする課題】
ところで、上述の近赤外線領域にも感度を有するＣＣＤ固体撮像素子１においては、例えば高抵抗エピタキシャル層５をｐ--型にして形成した場合に、図９の比較例１に示すように、スクライブライン２１上より切断して固体撮像チップを得たときに、そのスクライブ面にｐ--の高抵抗エピタキシャル層５とｎ型の半導体基体１０、即ちそのｎ- エピタキシャル層３とで形成されるｐｎ接合２２が露出した形となり、半導体基体１０とＧＮＤ、即ちチャネルストップ領域１４を通してＧＮＤ電位が与えられているｐ--高抵抗エピタキシャル層５との間でリーク電流が発生する恐れがある。
【０００９】
また、ｐ--高抵抗エピタキシャル層１５の周辺領域部には、ゲート絶縁膜、ｐｎ接合部の保護を目的とした保護トランジスタ２４が形成される。図９の比較例１では、ｐ--の高抵抗エピタキシャル層５にｐ型のベース領域２３を形成し、ベース領域２３内にｎ型のエミッタ領域２６を形成し、さらに、ｎ型のコレクタ電極取り出し領域２７を形成して高抵抗エピタキシャル層５をコレクタ領域とした保護トランジスタ（バーティカル型のｎｐｎバイポーラトランジスタ）２４が構成される。２８はｐ+ のベース電極取り出し領域、Ｃはコレクタ端子、Ｂはベース端子、Ｅはエミッタ端子を示す。
【００１０】
この保護トランジスタ２４では、コレクタ領域がｐ--高抵抗エピタキシャル層５で構成されるので、静電強度が低下し、即ち保護トランジスタの保護能力が弱くなるという問題が発生する。
【００１１】
一方、上述のＣＣＤ固体撮像素子１において、例えば高抵抗エピタキシャル層５をｎ--型にして形成した場合には、図１２のポテンシャル分布Ｉで示すように、オーバーフローバリア領域４にホール電荷ｈに対してポテンシャルの窪みが形成され、このオーバーフローバリア領域４に蓄積されたホール電荷ｈがチャネルストップ領域１４に排出され難くなり、飽和電荷量Ｑｓの減少や、ホール電荷ｈが排出されやすい周辺部の画素と周辺部以外の画素との間に差が生じて起こる、いわゆるシェーディングの悪化等が問題となる。
【００１２】
この点を改善するために、本出願人は、図１０及び図１１に示すように、高抵抗エピタキシャル層５をｎ--型にした場合にも、垂直方向に隣り合う受光センサ部間の転送電極１６下、従ってｐ型チャネルストップ領域１４下に対応する高抵抗エピタキシャル層５内の部分に、内部ｐ型半導体領域２５を設けるようにしたＣＣＤ固体撮像素子を提案した（特願平１０−９０１７５号参照）。
【００１３】
この図１０及び図１１のＣＣＤ固体撮像素子によれば、図１３のポテンシャル分布IIで示すようにホール電荷ｈに対するポテンシャルの窪みが形成されず高抵抗エピタキシャル層５の深い位置で光電変換により発生したホール電荷ｈはオーバーフローバリア領域４に蓄積されず、内部ｐ型半導体領域２５を通りｐ型チャネルストップ領域１４を介して排出される。
【００１４】
また、周辺部の保護トランジスタ２４は、ｎ--の高抵抗エピタキシャル層５がコレクタ領域として構成されるので、保護トランジスタ２４としての保護能力が確保できる。しかし乍ら、各画素内に設ける内部ｐ型半導体領域２５は、画素の微細化の妨げとなる。
【００１５】
本発明は、上述の点に鑑み、特性を損なうことなく画素の微細化を図り、且つスクライブ面でのリーク電流の発生を回避できるようにした固体撮像素子及びその製造方法を提供するものである。
【００１６】
【課題を解決するための手段】
本発明に係る固体撮像素子は、第１導電型の半導体基体の画素領域に対応する領域部に形成されたオーバーフローバリア領域となる第２導電型の不純物領域と、第２導電型の不純物領域上に形成された高抵抗エピタキシャル層による第２導電型の領域部と、画素領域の周辺の領域部に対応する半導体基体上に形成された高抵抗エピタキシャル層による第１導電の領域部とを有し、固体撮像チップのスクライブ面に第１導電型の半導体基体及び第１導電型の領域部が露出し、スクライ面にｐｎ接合部が露出されない構成とされる。
【００１７】
本発明に係る固体撮像素子の製造方法は、第１導電型の半導体基体の画素領域に対応する領域部に第２導電型の不純物を導入してオーバーフローバリア領域となる第２導電型の不純物領域を形成する工程と、第２導電型の不純物領域を含む前記半導体基体上に、ノンドープ又は第１導電型の高抵抗エピタキシャル層を成長し、同時に不純物領域の第２導電型不純物を高抵抗エピタキシャル層へ拡散して高抵抗エピタキシャル層の不純物領域に対応する領域部を第２導電型にし、半導体基体の第１導電型不純物を高抵抗エピタキシャル層へ拡散して高抵抗エピタキシャル層の画素領域の周辺に対応する領域部を第１導電型にする工程を有し、固体撮像チップのスクライブ面に第１導電型の半導体基体及び第１導電型の領域部が露出し、スクライブ面にｐｎ接合部が露出しない構成とする。
【００１８】
本発明によれば、オーバーフローバリアとなる不純物領域に対応する高抵抗エピタキシャル層の領域部を上記不純物領域と同導電型に形成し、高抵抗エピタキシャル層の周辺部に対応する領域部を半導体基体と同導電型に形成するので、不純物領域の近傍で光電変換された一方の電荷は、不純物領域に蓄積されず高抵抗エピタキシャル層を通ってチャネルストップ領域に排出される。
【００１９】
また、図１１に示すような内部第２導電型「半導体領域が不要となり、画素の微細化も可能となる。
高抵抗エピタキシャル層の周辺部に対応する領域部を、半導体基体と同導電型に形成するので、図２に示すように、スクライブライン上より切断された固体撮像チップのスクライブ面では、ｐｎ接合部は露出されず、スクライブ面でのリーク電流の発生はない。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２１】
図１及び図２は、本発明に係る縦型オーバーフロードレイン方式の固体撮像素子の一実施の形態を示す。本実施の形態は、近赤外線領域にも感度を有するＣＣＤ固体撮像素子に適用した場合である。図１は固体撮像素子の撮像領域の要部の平面図、図２は画素領域及び周辺領域付近の断面図を示す。
【００２２】
本実施の形態に係る固体撮像素子３１は、第１導電型、例えばｎ型のシリコンからなる半導体基板３２上に、同導電型の低不純物濃度、即ちｎ- のエピタキシャル層３３が形成されたｎ型の半導体基体４０を有し、この半導体基体４０のエピタキシャル層３３内の画素領域に対応する領域部にオーバーフローバリア領域となる第２導電型の半導体領域、本例ではｐ型の第１の半導体ウエル領域３４が形成され、この第１のｐ型半導体ウエル領域３４上にエピタキシャル成長により、第１のｐ型半導体ウエル領域３４より比抵抗の高い（従って第１のｐ型半導体ウエル領域３４より低不純物濃度である）高抵抗の半導体領域、いわゆる高抵抗エピタキシャル層３５が形成される。この高抵抗エピタキシャル層３５に受光センサ部４１を形成するための、ｎ+ の半導体領域３６及びこの上のｐ+ の正電荷蓄積領域３７が形成される。
【００２３】
また、受光センサ部４１の各列の一側に対応する位置の高抵抗エピタキシャル層３５に後述の垂直転送レジスタ４３を構成するためのｎ型の転送チャネル領域３９が形成され、この転送チャネル領域３９下に第２のｐ型半導体ウエル領域３８が形成される。さらに受光センサ部４１を区画する位置の高抵抗エピタキシャル層３５にｐ型のチャネルストップ領域４４が形成される。
【００２４】
受光センサ部４１は、画素となるもので、図１に示すように複数の受光センサ部４１がマトリックス状に配列される。受光センサ部４１と垂直転送レジスタ４３との間に読み出しゲート部４２が形成される。
【００２５】
転送チャネル領域３９、チャネルストップ領域４４及び読み出しゲート部４２上に、ゲート絶縁膜４５を介して例えば２層構造の多結晶シリコンからなる転送電極４６〔４６ａ，４６ｂ〕が形成され、転送チャネル領域３９、ゲート絶縁膜４５及び転送電極４６によりＣＣＤ構造の垂直転送レジスタ４３が構成される。
【００２６】
らに、転送電極４６上を被覆する層間絶縁膜４８を介して受光センサ部４１の開口を除く全面に例えばＡｌ等による遮光膜４７が形成される。
【００２７】
第１導電型の低不純物濃度のエピタキシャル層３３は、いわゆるシャッタ電圧を低減するために設けるもので、このエピタキシャル層３３を形成することにより、基板電圧Ｖsub によるシャッタ電圧の低電圧化が容易になる。
【００２８】
オーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４は、好ましくは不純物の濃度が１０14〜１０16ｃｍ-3の範囲内とされる。
【００２９】
高抵抗エピタキシャル層３５の厚さは、２μｍ以上、好ましくは５μｍ以上とし、例えば１０μｍ程度とすることができる。高抵抗エピタキシャル層３５の不純物濃度は１０15ｃｍ-3未満、例えば１０13ｃｍ-3とすることができる。
【００３０】
そして、本実施の形態においては、特に、高抵抗エピタキシャル層３５の画素領域に対応する領域部、即ちオーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４に対応する領域部３５Ａを、第１のｐ型半導体ウエル領域３４と同導電型で形成し、高抵抗エピタキシャル層３５の周辺領域部３５Ｂを、ｎ型半導体基体４０と同導電型で形成する。
【００３１】
高抵抗エピタキシャル層３５の領域部３５Ａは、オーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４より低不純物濃度のｐ--高抵抗領域で形成される。また、高抵抗エピタキシャル層３５の周辺領域部３５Ｂは、ｎ型半導体基体４０のｎ- のエピタキシャル層３３より低不純物濃度のｎ--高抵抗領域で形成される。
【００３２】
高抵抗エピタキシャル層３５のｎ--の周辺領域部３５Ｂには、前述と同様の保護トランジスタ５１が形成される。この保護トランジスタ５１は、ｎ--の周辺領域部３５Ｂにｐ型のベース領域５２を形成し、ベース領域５２内にｎ型のエミッタ領域５３を形成し、さらに、コレクタ領域となるｎ--の領域部３５Ｂにｎ型のコレクタ電極取り出し領域５４を形成し、さらに、ベース領域５２内にｐ型のベース電極取り出し領域５５を形成して構成される。Ｃはコレクタ端子、Ｂはベース端子、Ｅはエミッタ端子である。
【００３３】
この固体撮像素子３１では、赤外線が十分吸収される深さにオーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４が形成され、このオーバーフローバリア領域３４に達する高抵抗エピタキシャル層３５が空乏化されることで、近赤外線領域にも感度を有することができる。
【００３４】
本実施の形態に係る近赤外線領域にも感度をもつ固体撮像素子３１によれば、高抵抗エピタキシャル層３５のオーバーフローバリア領域３４に対応する領域部３５Ａがｐ型として形成されているため、即ち、受光センサ部３１の空乏化領域となる高抵抗エピタキシャル層の領域部３５Ａ及びオーバーフローバリア領域３４を含む領域が全てｐ型で形成されているため、前述の図１１に示す垂直方向に隣り合う画素間に対応する位置にホール電荷の排除に供する内部ｐ型半導体領域２５を設けることなく、図３のポテンシャル分布III で示すようにホール電荷ｈに対するポテンシャルの窪みが発生しない。
【００３５】
即ち、内部ｐ型半導体領域２５を設けることなく、高抵抗エピタキシャル層３５の深い位置で光電変換により発生したホール電荷ｈは、オーバーフローバリア領域３４に蓄積されることなく高抵抗エピタキシャル層３５のｐ--領域部３５Ａを通って表面のｐ型チャネルストップ領域４４へ排出することができる。これにより、オーバーフローバリア領域３４は完全に空乏化する。従って、飽和電荷量Ｑｓの減少や、シェーディング等の問題は起こらず、各画素の特性の均一化が図れる。そして、内部ｐ型半導体領域２５を省略できる分、さらに画素を微細化することができる。
【００３６】
また、高抵抗エピタキシャル層３５の周辺領域部３５Ｂはｎ型半導体基体４０と同導電型のｎ--に形成されているので、図２に示すように、スクライブライン５７上より切断された固体撮像チップのスクライブ面にｎ型半導体基体４０及びｎ−−の周辺領域部３５Ｂが露出し、スクライブ面にｐｎ接合が露出することはなく、スクライブ面でのｎ型半導体基体とＧＮＤ間にリーク電流は発生しない。
【００３７】
また、縦方向の画素間の混色を防止することができる。
【００３８】
上述の本実施の形態に係る固体撮像素子３１は、例えば次のように製造される。
【００３９】
図４は、本発明の製造方法の一例を示す。先ず、図４Ａに示すように、例えばｎ型のシリコン半導体基板３２上に、基板３２と同導電型の低不純物濃度のｎ- エピタキシャル層３３を形成したｎ型半導体基体４０を設ける。このｎ型半導体基体４０のｎ- エピタキシャル層３３の画素領域に対応する領域部表面にｐ型不純物を導入してオーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４を形成する。
【００４０】
この第１のｐ型半導体ウエル領域３４の形成に際して、本例では、ｐ型不純物として拡散係数の異なる複数種の同導電型不純物、例えばアルミニウム（Ａｌ）不純物とボロン（Ｂ）不純物とを例えばイオン注入で導入する。アルミニウム不純物は、ボロン不純物に対して拡散係数が小さい。導入するドーズ量の比としては、Ａｌ：Ｂ＝１０〜１００：１程度とすることができる。
【００４１】
次に、図４Ｂに示すように、ｎ型半導体基体４０上の全面にｎ型又はノンドープ（真性半導体）による高抵抗エピタキシャル層３５を成長する。このエピタキシャル成長時、第１のｐ型半導体ウエル領域３３から主として拡散係数の大きいボロン不純物がエピタキシャル層へ拡散し、即ちいわゆるボロン不純物のアウトディフェージョン６０によって、高抵抗エピタキシャル層３５のうちの第１のｐ型半導体ウエル領域、即ち、オーバーフローバリア領域３３上に対応する領域部３５Ａがｐ--高抵抗領域として成長する。
【００４２】
オーバーフローバリア領域３４は、主として拡散係数の小さいアルミニウム不純物によって形成されることになる。
【００４３】
ｐ型不純物となるアルミニウムは、シリコン半導体内において、拡散係数が小さいと共に、固溶度（いわゆる溶解度）も小さく、活性化率が小さい。しかし、オーバーフローバリア領域３４は、不純物濃度が１０14〜１０16ｃｍ-3と低いので、オーバーフローバリア領域３４の不純物としてアルミニウムを用いることができる。
【００４４】
一方、高抵抗エピタキシャル層３５の周辺領域部３５Ｂでは、ｎ型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときは基体４０のｎ-エピタキシャル層３３からのｎ型不純物のエピタキシャル層３５への拡散によって、基体４０と同導電型のｎ--高抵抗領域となる。
【００４５】
次いで、高抵抗エピタキシャル層３５の画素領域に対応するｐ--高抵抗領域部３５Ａに、前述した受光センサ部４１を構成するｎ+ 半導体領域３６及びｐ+ の正電荷蓄積領域３７、第２のｐ型半導体ウエル領域３８、ｎ型の転送チャネル領域３９、さらにｐ型チャネルストップ領域４４を夫々例えばイオン注入で形成する。また、高抵抗エピタキシャル層３５の周辺のｎ--領域部３５Ｂに保護トランジスタ５１を構成するｐ型ベース領域５２、ｎ型エミッタ領域５３、ｐ+ ベース電極取り出し領域５５及びｎ+ コレクタ電極取り出し領域５４を、例えばイオン注入で形成する。
【００４６】
次いで、表面を覆って全面にゲート絶縁膜４５を形成し、この上に選択的に多結晶シリコン層による転送電極４６を形成する。この後は、転送電極４６を層間絶縁膜４８で覆い、これの上に例えばＡｌ等による遮光膜４７を形成する。遮光膜４７には、受光センサ部４１に対応する部分に開口を形成する。さらに、図示せざるも、層間絶縁膜、平坦化膜を積層し、平坦化膜上に色フィルタ及びオンチップマイクロレンズ等を形成する。このようにして、図７に示すＣＣＤ固体撮像素子３１を得る。
【００４７】
この図４の実施の形態に係る製法によれば、オーバーフローバリア領域３４を、ｐ型不純物として拡散係数の大きいボロン不純物と拡散係数の小さいアルミニウム不純物とのイオン注入で形成することにより、ｎ型又はノンドープの高抵抗エピタキシャル層３５の成長時に、オーバーフローバリア領域３４からのボロン不純物のアウトディフュージョンによって、高抵抗エピタキシャル層３５のオーバーフローバリア領域３４上に対応する領域部３５Ａをｐ--高抵抗領域とすることができる。同時に、高抵抗エピタキシャル層３５の周辺領域部３５Ｂでは、ｎ型エピタキシャル成長、又はノンドープエピタキシャル成長のときにはｎ型半導体基体４０からのｎ型不純物のアウトディフュージョンによって、ｎ--高抵抗領域とすることができる。
【００４８】
また、オーバーフローバリア領域３４は、主として拡散係数の小さいアルミニウム不純物によって形成されるので、オーバーフローバリア領域３４の厚さ、不純物濃度の変動が抑えられ、従って撮像素子特性のばらつきが生じにくい。
【００４９】
図５は、本発明の製造方法の他の例を示す。先ず、図５Ａに示すように、例えばｎ型のシリコン半導体基板３２上に、同導電型の低不純物濃度のｎ- エピタキシャル層３３を形成したｎ型半導体基板４０を設ける。このｎ- エピタキシャル層３３の画素領域に対応する領域部表面に、同一種類のｐ型不純物を打ち込みエネルギー及び不純物濃度を異ならしめてイオン注入してオーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４を形成する。
【００５０】
この例では、不純物としてボロン（Ｂ）不純物を用い、高打ち込みエネルギー例えば２ＭｅＶ程度の打ち込みエネルギーで深い位置に不純物濃度ピーク位置ＲP1がくるようにイオン注入した第１のボロンイオン注入部６１と、之より低打ち込みエネルギー例えば１００ｋｅＶ程度の打ち込みエネルギーで浅い位置に不純物濃度ピーク位置ＲP2がくるようにイオン注入した第２のボロンイオン注入部６２を形成してオーバーフローバリア領域３４を形成する。
【００５１】
第１のボロンイオン注入部６１は、第２のボロンイオン注入部６２より高不純物濃度とする。例えば、導入するドーズ量の比としては、第１のボロンイオン注入部６１：第２のボロンイオン注入部６２＝１０〜１００：１程度とすることができる。
【００５２】
次に、図５Ｂに示すように、ｎ型半導体基体４０上に全面にｎ型又はノンドープ（真性半導体）による高抵抗エピタキシャル層３５を成長する。このエピタキシャル成長時、オーバーフローバリア領域３４の主として第２のボロンイオン注入部６２からのボロン不純物のアウトディフュージョンによって、高抵抗エピタキシャル層３５のうちオーバーフローバリア領域３４上に対応する領域部３５Ａがｐ--高抵抗領域として成長する。オーバーフローバリア領域３４は、第１のボロンイオン注入部６１のボロン不純物を主たる不純物にして形成されることになる。
【００５３】
一方、高抵抗エピタキシャル層３５の周辺領域部３５Ｂは、ｎ型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときは基体４０のｎ- エピタキシャル層３３からのｎ型不純物のアウトディフュージョンによって、基体４０と同導電型のｎ--高抵抗領域となる。次いで、前述と同様にして、図７に示すＣＣＤ固体撮像素子３１を得る。
【００５４】
この図５の実施の形態に係る製造方法によれば、オーバーフローバリア領域３４を、同一種類の不純物、本例ではボロン不純物を用い、打ち込みエネルギー及び不純物濃度を異にした第１及び第２のボロンイオン注入部６１及び６２によって形成することにより、ｎ型、又はノンドープの高抵抗エピタキシャル層３５の成長時に、第２のボロンイオン注入部６２からのアウトディフュージョンによって高抵抗エピタキシャル層３５のオーバーフローバリア領域３４上に対応する領域部３５Ａをｐ--高抵抗領域とすることができる。同時に、高抵抗エピタキシャル層３５の周辺領域３５Ｂでは、ｎ型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときには基体４０からのｎ型不純物のアウトディフュージョンによって、ｎ--高抵抗領域とすることができる。
【００５５】
また、オーバーフローバリア領域３４は、主として深い位置にＲP1がある第１のボロンイオン注入部６１によるボロン不純物で形成されるので、オーバーフローバリア領域３４の厚さ、不純物濃度の変動が抑えられ、撮像素子特性のばらつきが生じにくい。
【００５６】
図６は、本発明の製造方法のさらに他の例を示す。先ず、図６Ａに示すように、例えばｎ型のシリコン半導体基板３２上に、同導電型の低不純物濃度のｎ- エピタキシャル層３３を形成したｎ型半導体基体４０を設ける。このｎ- エピタキシャル層３３の画素領域に対応する領域部表面に、オーバーフローバリア領域となる第１のｐ型半導体ウエル領域３４を例えばイオン注入により形成する。この例ではボロン不純物をイオン注入して第１のｐ型半導体ウエル領域３４を形成する。
【００５７】
次に、図６Ｂに示すように、ｎ型半導体基体４０上に全面にｎ型又はノンドープ（真性半導体）による高抵抗エピタキシャル層３５を成長する。このエピタキシャル成長時、オーバーフローバリア領域３３からの不純物のアウトディフュージョンにより高抵抗エピタキシャル層３５のうちのオーバーフローバリア領域３４上に対応する領域部３５Ａがｐ--高抵抗領域として成長する。一方、高抵抗エピタキシャル層３５の周辺領域部３５Ｂでは、ｎ型エピタキシャル成長によって、又はノンドープエピタキシャル成長のときは基体４０のｎ-エピタキシャル層３３からのｎ型不純物のエピタキシャル層３５へのアウトディフュージョンによって、基体４０と同導電型のｎ--高抵抗領域となる。
【００５８】
次いで、前述と同様にして、図７に示すＣＣＤ固体撮像素子３１を得る。
【００５９】
この図６の実施の形態に係る製造方法においても、高抵抗エピタキシャル層３５の成長時に、その高抵抗エピタキシャル層３５のオーバーフローバリア領域３４上に対応する領域部３５Ａをｐ--高抵抗領域とし、周辺領域部３５Ｂをｎ--高抵抗領域とすることができる。但し、この図６の例ではオーバーフローバリア領域３４の厚み、不純物濃度のばらつきが生じ易く、この点では、前述の図４及び図５の製法の方が優れている。
【００６０】
上述の各実施の形態に係る製造方法によれば、オーバーフローバリア領域３４を構成する不純物のアウトディフュージョン量を制御することによって、高抵抗エピタキシャル層のチップ周辺部はｎ型の領域部３５Ｂとし、画素領域に対応する領域部３５Ａはｐ型の領域部３５Ａとすることができる。
【００６１】
従って、上述した飽和電荷量Ｑｓの減少や、シェーディングの増大なしに画素を微細化でき、また固体撮像チップのスクライブ面で半導体基体とグランド（ＧＮＤ）間のリーク電流が発生せず、更に、保護トランジスタの静電強度、いわゆる保護能力を改善した近赤外線領域に感度を持つＣＣＤ固体撮像素子を容易に製造することができる。
【００６２】
また、図４及び図５の例においては、エピタキシャル成長時のオーバーフローバリア領域３４の厚み、不純物濃度の変動が抑えられ、撮像素子特性のばらつきを抑えて歩留りよく近赤外線領域にも感度を有するＣＣＤ固体撮像素子３１を製造できる。
【００６３】
尚、上例ではｎ型半導体基板３２上にｎ- エピタキシャル層３３を形成したが、このｎ- エピタキシャル層３３を省略した構成にも本発明は適用できる。
【００６４】
本発明の固体撮像素子は、例えばＣＭＯＳセンサ、内部増幅型センサ等、ＣＣＤ固体撮像素子以外の固体撮像素子にも適用できる。
【００６５】
本発明の固体撮像素子は、上述の例に限定されるものでなく、本発明の要旨を逸脱しない範囲内でその他の様々な構成を取り得る。
【００６６】
【発明の効果】
本発明に係る固体撮像素子によれば、高抵抗エピタキシャル層のオーバーフローバリア領域となる不純物領域上に対応する領域部を該不純物領域と同導電型である第２導電型で形成し、エピタキシャル層の周辺領域部を半導体基体と同導電型である第１導電型で形成することにより、不純物領域の近傍で光電変換された一方の電荷が不純物領域に蓄積されることなく表面のチャネルストップ領域に排出され、従って、飽和電荷量Ｑｓの減少や、シェーディングの増大を生じさせることなく、画素の微細化が図れる。
【００６７】
また、固体撮像チップのスクライブ面においてｐｎ接合の露出がなく、半導体基体とグランド（ＧＮＤ）間にリーク電流が発生しない。
【００６８】
縦方向の画素間の混色を防止することができる。
【００６９】
また、高抵抗エピタキシャル周辺領域部に形成される保護トランジスタの静電強度が低下する事を回避できる。従って、縦型オーバーフロードレイン方式で近赤外線領域にも感度を有する固体撮像素子を、高画素数、高信頼性をもって提供することができる。また、撮像素子特性のばらつきが生じにくい固体撮像素子を提供できる。
【００７０】
本発明に係る固体撮像素子の製造方法によれば、上記固体撮像素子を歩留り良く製造することができる。また、不純物領域の厚さ、不純物濃度の変動を抑え、従って、素子特性のばらつきを抑えて歩留り良く固体撮像素子を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る固体撮像素子の撮像領域の要部の平面図である。
【図２】本発明の一実施の形態に係る固体撮像素子の画素部及び周辺領域の要部の断面図である。
【図３】図１のＡ−Ａ部分の基板厚さ方向のポテンシャル分布図である。
【図４】Ａ〜Ｂ 本発明の一実施の形態に係る固体撮像素子の製造方法の一例を示す製造工程図である。
【図５】Ａ〜Ｂ 本発明の一実施の形態に係る固体撮像素子の製造方法の他の例を示す製造工程図である。
【図６】Ａ〜Ｂ 本発明の一実施の形態に係る固体撮像素子の製造方法の他の例を示す製造工程図である。
【図７】本発明の一実施の形態に係る固体撮像素子の製造工程図である。
【図８】従来例の固体撮像素子の画素部分の断面図である。
【図９】比較例１に係る固体撮像素子の要部の断面図である。
【図１０】比較例２に係る固体撮像素子の撮像領域の要部の平面図である。
【図１１】比較例２に係る固体撮像素子の要部の断面図である。
【図１２】比較例１の画素間の基板厚さ方向のポテンシャル分布図である。
【図１３】比較例２の画素間の基板厚さ方向のポテンシャル分布図である。
【符号の説明】
１，３１‥‥固体撮像素子、３２‥‥ｎ型半導体基板、３２‥‥ｎ- エピタキシャル層、４０‥‥ｎ型半導体基板、３４‥‥オーバーフローバリア領域（不純物領域）、３５‥‥高抵抗エピタキシャル層、４１‥‥受光センサ部、４２‥‥読み出しゲート部、４３‥‥垂直転送レジスタ、４４‥‥チャネルストップ領域、５１‥‥保護トランジスタ、５７‥‥スクライブライン
【図１】
0004310845.tif 000002
【図２】
0004310845.tif 000003
【図３】
0004310845.tif 000004
【図４】
0004310845.tif 000005
【図５】
0004310845.tif 000006
【図６】
0004310845.tif 000007
【図７】
0004310845.tif 000008
【図８】
0004310845.tif 000009
【図９】
0004310845.tif 000010
【図１０】
0004310845.tif 000011
【図１１】
0004310845.tif 000012
【図１２】
0004310845.tif 000013
【図１３】
0004310845.tif 000014