(57)【特許請求の範囲】
【請求項１】
複数の画素を含み、複数のパタンを用いて形成されるアクティブ領域と、
前記アクティブ領域内に形成されており、前記パタン間の整列に使われる整列キーと、を有し、
前記画素はレッド、ブルー及びグリーン画素を含み、
前記整列キーは、非晶質シリコンで形成され、かつレッド画素内のみに形成される、
液晶表示装置。
【請求項２】
前記整列キーは１回の露光領域の中心にまたは中心に対して対称的に形成される、請求項１に記載の液晶表示装置。
【請求項３】
前記整列キーは前記画素内に形成される、請求項１に記載の液晶表示装置。
【請求項４】
基板と、
前記基板上に形成されているゲート線と、
前記基板上に形成されて画像信号を伝達し、前記ゲート線と絶縁されて交差するデータ線と、
前記データ線からの信号が印加され、前記ゲート線とデータ線に定義される画素領域内に位置する画素電極と、
前記画素電極と絶縁されて重なっている整列キーと、を有し、
前記画素領域はレッド、ブルー及びグリーン画素を含み、
前記整列キーは、非晶質シリコンで形成され、かつレッド画素内のみに形成される、
液晶表示装置。
【請求項５】
基板と、
前記基板上に形成されているゲート線及び前記ゲート線に連結されているゲート電極よりなるゲートパタンと、
前記ゲートパタン上に形成されているゲート絶縁層と、
前記ゲート電極の上部の前記ゲート絶縁層の上部に形成されている半導体層と、
前記ゲート絶縁層上に形成されて前記ゲート線と交差するデータ線、前記データ線に連結されており前記半導体層上に形成されているソース電極及び前記ソース電極と隔離されて前記半導体層上に形成されているドレーン電極からなるデータパタンと、
前記ゲート線とデータ線に定義される画素領域内に形成される整列キーと、
前記データパタン及び前記データパタンで覆われない前記半導体層及びゲート絶縁層上に形成されており、前記ドレーン電極を露出する接触孔を有する保護膜と、
前記保護膜上に形成されており、前記接触孔を通して前記ドレーン電極に連結されている画素電極と、を有し、
前記画素領域はレッド、ブルー及びグリーン画素を含み、
前記整列キーは、非晶質シリコンで形成され、かつレッド画素内のみに形成される、
液晶表示装置。
【請求項６】
前記整列キーは前記半導体層と同じ層で形成されている、請求項５に記載の液晶表示装置。
【請求項７】
前記半導体層は非晶質シリコン層からなり、
前記半導体層及び前記データパタン間に形成されているドーピングされた非晶質シリコン層をさらに含み、
前記整列キーは前記ドーピングされた非晶質シリコン層で形成されている、
請求項５に記載の液晶表示装置。
【請求項８】
複数の画素からなるアクティブ領域を含む基板上にゲートパタンを形成する段階と、
ゲート絶縁膜及び半導体層を連続して積層する段階と、
前記半導体層をパターニングしてチャンネル層及び整列キーを形成する段階と、
前記整列キーを用いてデータパタンを形成する段階と、
保護膜を形成する段階と、
前記保護膜上に透明導電膜を形成する段階と、を有し、
前記画素はレッド、ブルー及びグリーン画素を含み、
前記整列キーを、非晶質シリコンで形成し、かつレッド画素内のみに形成する、
液晶表示装置の製造方法。
【請求項９】
前記半導体層はドーピングされていない非晶質シリコン層上にドーピングされた非晶質シリコン層を形成してなる、請求項８に記載の液晶表示装置の製造方法。
【請求項１０】
前記整列キーは前記非晶質シリコンを用いて形成する、請求項９に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ：以下“ＬＣＤ"と略称する）及びその製造方法に関するものであり、特にＬＣＤパネルとマスクを整列するための整列キーとを備えているＬＣＤパネルに関する。
【０００２】
【従来の技術】
半導体製造工程やＬＣＤ製造工程フォトリソグラフィ工程では一連のマスクレーヤをパターニングすることによって集積回路または薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：以下“ＴＦＴ“と略称する）が形成される。この時、各マスクのパタンは他のマスクのパタンと一定の空間的な関係を維持している。したがって、半導体またはＬＣＤ製造工程で各マスクレーヤは以前のマスクレーヤのパタンが形成されたウェーハまたはＬＣＤパネルに整列されなければならず、このために特定の整列キーを使う。
【０００３】
図１は半導体の製造工程に使われるウェーハのチップ（ダイ）の配置を表わす。図１に図示したように一般に半導体ウェーハ１は集積回路が配置されるアクティブ領域であるチップ（ダイ）２とダイとの間の余裕空間を含み、余裕空間にはウェーハを個々のチップに分けるための切断線３が形成されている。図２に図示したように余裕空間内には整列キー４が配置される。一般に半導体製造工程ではウェーハとマスク上に整列キーを形成し、この整列キーを用いてマスクとウェーハとを位置合わせする。
【０００４】
前記整列キーを用いたウェーハとマスクの位置合わせ方法は次の通りである。まず、マスクの位置をステッパ上にある基準マークに合わせ、ウェーハの原点（０，０）を大体探す（Ｗａｆｅｒ  Ｇｌｏｂａｌ  Ａｌｉｇｎｍｅｎｔ；ＷＧＡと略称する）。その後、ＷＧＡで見つけた原点（０，０）に対して各々の露光ショットが位置した領域をウェーハ１の余裕空間内にある整列キーを用いて求める。ここで、原点に対する整列キーの位置は設計値によって予め定められており、この設計値と前記で求めた実際値との誤差を確認し、露光時にこれを補正して露光する。
【０００５】
この時、ウェーハ１の余裕空間内に位置する整列キーをショットの中心点または中心周辺に対称的に配置し、原点に対するこれら整列キーの位置を各々求め、これらの数値を平均することで整列キーの位置を求める。
【０００６】
一方、従来のＬＣＤ製造工程においても半導体ウェーハ製造工程と同様にＬＣＤパネル及びマスク上に整列キーを備え、これを用いてマスクとＬＣＤパネルとを位置合わせさせる。かかるＬＣＤ上のショットマップを図３、４及び図５、６に図示した。
図３、４及び図５、６上の符号番号５で示される整列キーは各々の場合に使われる整列キーを表わす。
【０００７】
図３及び４はＬＣＤパネルの形成において１レーヤに１枚のマスクを使う場合のショットマップを表わす。図３で点線で形成されている領域はＬＣＤパネル上に照射されるショットを表わし、図４は図３に図示したＬＣＤパネルを形成することに使われるマスクを表わす。すなわち、図３のＬＣＤパネルはＡショット、Ｂショット、Ｃショットが反復形成されたものであり、図４はＡショット、Ｂショット、Ｃショットのパタンがすべて形成されているマスクを表わす。ここで、Ａショットは後に表示領域として使われるアクティブ領域であって、アクティブ領域の形成のためのパタン以外には他のパタンが形成されない。したがって、ＬＣＤパネルのＡショットとマスクとを位置合わせさせるためにはＢショット、Ｃショットパタンの周辺の残りの空間に整列キーを挿入してマスクとの位置合わせを行う。すなわち、基準点に対するＡショットの位置をＢショットあるいはＣショットにある整列キーを用いて求める。この場合、Ａショットの位置をＡショット上の整列キーを用いて求めるのではなく、間接的にＢショットあるいはＣショットを用いて求めるため、次のような理由によって位置合わせの程度が低下する。
【０００８】
例えば、Ｂショットにある整列キーを用いて基準点に対するＡショットの位置を求める場合に、もし最初のＡショットとＢショットが正確に配列されておらず、ステッチ不良が発生したとすると、Ｂショットの整列キーではＡショットの位置が正確に求められない。したがってマスクの位置を正確にＡショットに合わせられない問題が発生する。
【０００９】
一方、図５及び６は１レーヤに４枚のマスクを使う場合のショットマップを表わす。図５はＬＣＤパネル上に照射されるショットを表わし、図６は図５に図示したＬＣＤパネルを形成するのに使われるマスクを表わす。図５に図示したＬＣＤパネルにおいては、例えばＡショットのアクティブ領域とマスクとを位置合わせする場合に、Ａショット内に整列キーを挿入してＬＣＤパネルとマスクとを位置合わせし得るので図３よりは正確な位置合わせを行うことができる。しかし、整列キーを挿入することができる領域が二辺（Ａショットは上側及び左側、Ｂショットは上側及び右側、Ｃショットは下側及び左側、Ｄショットは下側及び右側）に制限されて整列キーを露光領域に均一に配置できないので半導体ウェーハほどの位置合わせ度を維持することができない。
【００１０】
従って、従来の技術によると、パタンが正確に位置合わせされなくてＬＣＤパネルの不良の原因となり、特にゲートパタン対データパタン、ゲートパタン対ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）パタン、データパタン対ＩＴＯパタンの整列がうまく行われなくて寄生容量が発生するという問題点がある。
【００１１】
【発明が解決しようとする課題】
本発明は前記のような従来のＬＣＤ工程におけるＬＣＤパネルとマスクの整列の問題点を解決するためのもので、整列しようとするショットに整列キーを配置し、これを用いてマスクとの正確な整列を遂行してＬＣＤパネルの不良率をできるだけ小さくするためのものである。
【００１２】
【課題を解決するための手段】
本願第１発明は、前記の課題を解決するために、複数の画素を含み複数のパタンを用いて形成されるアクティブ領域と、前記アクティブ領域内に形成されており、前記パタン間の整列に使われる整列キーとを含む液晶表示装置を提供する。前記画素はレッド、ブルー及びグリーン画素を含み、前記整列キーは、非晶質シリコンで形成され、かつレッド画素内のみに形成される。
【００１３】
基準点に対する整列キーの位置を予め設定しておき、実際のＬＣＤパネル上にある整列キーをレーザなどでスキャニングして基準点に対する実際の整列キーの位置を求め、両者の差から実際のＬＣＤパネルの位置を求める。その後、ＬＣＤパネルとマスクとを位置あわせする。
非晶質シリコンで作られる整列キーは赤色を帯びているので、レッドが祖に形成することが好ましい。
【００１４】
本願第２発明は、前記第１発明において、整列キーが１回の露光領域の中心にまたは中心に対して対称的に形成される液晶表示装置を提供する。
【００１５】
本願第３発明は、前記第１発明において、整列キーが画素内に形成される液晶表示装置を提供する。
【００１９】
本願第６発明は、基板と、基板上に形成されているゲート線と、基板上に形成されて画像信号を伝達し、ゲート線と絶縁されて交差するデータ線と、データ線からの信号が印加され、ゲート線とデータ線に定義される画素領域内に位置する画素電極と、画素電極と絶縁されて重なっている整列キーとを含む液晶表示装置を提供する。前記画素領域はレッド、ブルー及びグリーン画素を含み、前記整列キーは、非晶質シリコンで形成され、かつレッド画素内のみに形成される。
【００２１】
本願第８発明は、基板；基板上に形成されているゲート線及びゲート線に連結されているゲート電極よりなるゲートパタン；ゲートパタン上に形成されているゲート絶縁層；ゲート電極の上部のゲート絶縁層の上部に形成されている半導体層；ゲート絶縁層上に形成されてゲート線と交差するデータ線、データ線に連結されており半導体層上に形成されているソース電極及びソース電極と隔離されて半導体層上に形成されているドレーン電極からなるデータパタン；ゲート線とデータ線に定義される画素領域内に形成される整列キー；データパタン及びデータパタンで覆われない半導体層及びゲート絶縁層上に形成されており、ドレーン電極を露出する接触孔を有する保護膜；及び保護膜上に形成されており、接触孔を通してドレーン電極に連結されている画素電極；を含む液晶表示装置を提供する。前記画素領域はレッド、ブルー及びグリーン画素を含み、前記整列キーは、非晶質シリコンで形成され、かつレッド画素内のみに形成される。
【００２２】
本願第９発明は、前記第８発明において、整列キーが半導体層と同じ層で形成されている液晶表示装置を提供する。
【００２３】
本願第１０発明は、前記第８発明において、半導体層は非晶質シリコン層からなり、半導体層及びデータパタン間に形成されているドーピングされた非晶質シリコン層をさらに含み、整列キーは前記ドーピングされた非晶質シリコン層で形成されている液晶表示装置を提供する。
【００２５】
本願第１２発明は、
Ａ；複数の画素からなるアクティブ領域を含む基板上にゲートパタンを形成する段階、
Ｂ；ゲート絶縁膜及び半導体層を連続して積層する段階、
Ｃ；半導体層をパターニングしてチャンネル層及び整列キーを形成する段階、
Ｄ；整列キーを用いてデータパタンを形成する段階、
Ｅ；保護膜を形成する段階、
Ｆ；保護膜上に透明導電膜を形成する段階、
を含む液晶表示装置の製造方法を提供する。
前記画素はレッド、ブルー及びグリーン画素を含み、前記整列キーを、非晶質シリコンで形成し、かつレッド画素内のみに形成する。
【００２６】
本願第１３発明は、前記第１２発明において、半導体層は、ドーピングされていない非晶質シリコン層上にドーピングされた非晶質シリコン層を形成してなる液晶表示装置の製造方法を提供する。
【００２７】
本願第１４発明は、前記第１２発明において、整列キーは非晶質シリコンを用いて形成する液晶表示装置の製造方法を提供する。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施例に対して詳しく説明する。
【００２９】
図７及び８は本発明の実施例によってＬＣＤパネル上に整列キーを配置する一例を表わす図面で、図７は１レーヤに１枚のマスクを使う場合を表わし、図８は１レーヤに４枚のマスクを使う場合を表わす。図７及び８に図示したように整列キー１３はＬＣＤパネル１１において後に表示領域になるアクティブ領域の外部だけでなくアクティブ領域の内部にも配置されている。また、整列キー１３は１回の露光領域（点線で表示された領域）の中心に、または中心に対して対称的に配置される。
【００３０】
かかるような整列キーを用いてＬＣＤパネル上にマスクを整列させる方法を説明すると次の通りである。
【００３１】
まず、マスクをステッパ上にある基準マークに整列させ、ＬＣＤパネルの原点（０，０）を大体探す（Ｐｌａｔｅ  Ｇｌｏｂａｌ  Ａｌｉｇｎｍｅｎｔ；ＰＧＡと略称する）。その後、ＰＧＡで見つけた原点（０，０）に対して各々の露光ショットが位置した領域をＬＣＤパネルのアクティブ領域内にある整列キーを用いて求める。その後、前記で求めた値と整列キーの設計値との誤差を確認して露光時これを補正して露光する。
【００３２】
これをより具体的に説明すると次の通りである。
【００３３】
基準点（一般に原点）に対する各整列キーの位置（設計時に指定された位置）を予め設定する。その後、実際のＬＣＤパネル上にある整列キーをレーザービームでスキャニングして原点に対する実際の整列キーの位置を求め、整列キーの設計位置と実際の整列キーの位置との差を求める。そして各整列キーに対する設計位置値と実際位置値の差を平均して、ＬＣＤパネルの設計位置に対する実際のＬＣＤパネルの相対位置を求める。
【００３４】
かかる方式でＬＣＤパネルの設計位置に対する実際のＬＣＤパネルの相対位置を求めた後、ＬＣＤパネルとマスクとを位置合わせさせる。例えばＬＣＤパネルが設計位置に対してＸ軸方向に＋１の位置にあるとしたら、整列されたマスクは設計位置に対してＸ軸方向に−１の位置にあるので、ＬＣＤパネルをＸ軸方向に−１だけ移動させてＬＣＤパネルとマスクとを正確に位置合わせすることができる。
【００３５】
この時、ＬＣＤパネルの位置を求める場合には、ＬＣＤパネルのアクティブ領域内に配置されている数個の整列キーを使用して原点に対する各々の整列キーの位置を求め、これらの値を総合的に考慮して設計位置に対するＬＣＤパネルの位置を求めるため、正確なＬＣＤパネルの位置を求めることができる。
【００３６】
次に、かかる整列キーの構造及び製造方法について詳しく説明する。
【００３７】
まず、図９及び図１０を参照して整列キーを有する薄膜トランジスタの基板の構造について説明する。ここで図１０は図９のVI−VI′線の断面図である。
基板１００上にゲート線２００及びその分枝であるゲート電極２１０よりなるゲートパタンが形成されている。ゲートパタン２００、２１０上にはゲート絶縁層３００が形成されている。ゲート電極２１０上部のゲート絶縁層３００上には非晶質シリコン層４００及びｎ＋不純物の高濃度でドーピングされた非晶質シリコン層がゲート電極２１０を中心に両側に形成されており、画素領域には非晶質シリコンよりなる整列キー４１０が形成されている。ここで、非晶質シリコン層４００はゲート電極２１０に電圧が印加される場合にチャンネルを形成するチャンネル層を形成する。画素領域上に形成される整列キーにより光の透過率が小さくなるので整列キーはできるだけ小さく形成するのが好ましい。
【００３８】
ゲート絶縁層３００上にはまた縦にデータ線６００が形成されている。データ線６００の分枝であるソース電極６１０がドーピングされた非晶質シリコン層５２０上に形成されており、ソース電極６１０の向かい側に位置したドーピングされた非晶質シリコン層５３０上にはドレーン電極６２０が形成されている。
【００３９】
データパタン６００、６１０、６２０及びこのデータパタンで覆われない非晶質シリコン層４００及び整列キー４１０上には保護膜７００が形成されており、この保護膜７００にはドレーン電極６２０を露出させる接触孔７１０が各々形成されている。
【００４０】
最後に、保護膜７００上には、接触孔７１０を通してドレーン電極６２０に連結されており、ＩＴＯで作られている画素電極８００が形成されている。
【００４１】
本実施例で、整列キー４１０は画素電極８００下部の画素領域に形成されるが、それ他の場所に形成されることも有り得、非晶質シリコン以外の物質で作られることもあり得る。いずれにしても透明膜や半透明膜で形成し、光の透過を妨げないようにすることが好ましい。また整列キー４１０は幾つかの画素ごとに一つずつ形成されることも有り得るが、この場合には非晶質シリコンで作られる整列キー４１０は赤色を帯びているのでレッド、グリーン、ブルーの三つの画素の中のレッド画素に形成するのが好ましい。しかし、非晶質シリコン膜ではない保護膜で整列キーを形成する場合には任意の位置にこれを形成してもよい。
【００４２】
それでは、図９及び図１０に図示した構造の整列キーを製造する方法について図１１ないし図１２を参照して説明する。
【００４３】
図１１に図示したように透明な絶縁基板１００上にゲート線２００及びゲート電極２１０を含むゲートパタンを形成する。
【００４４】
図１２に図示したように、窒化シリコンよりなるゲート絶縁層３００、非晶質シリコン層４００及びドーピングされた非晶質シリコン層５００を順に積層した後、ドーピングされた非晶質シリコン層５００及び非晶質シリコン層４００をフォトエッチングしてゲート電極２１０に対応する位置と画素領域内の位置に各々非晶質シリコン層４００及びその上のドーピングされた非晶質シリコン層５００、整列キー４１０及びその上のドーピングされた非晶質シリコン層５１０を残す。その後、非晶質シリコンで形成された整列キー４１０を用いて前述したようにＬＣＤパネルとマスクとを正確に位置合わせさせて一連のパタンをＬＣＤパネル上に形成させる。
【００４５】
すなわち、データパタンを形成するために金属膜を積層した後で感光膜をコーティングし、ＬＣＤパネルの整列キー４１０とマスクの整列キーとを用いてＬＣＤパネルとマスクとを位置合わせした後に露光する。感光膜を現像した後、これをマスクとして金属膜をエッチングし、図１３に示すようにデータ線６００、ソース電極６１０、ドレーン電極６２０を含むデータパタンを形成する。続いてデータパタン６００、６１０、６２０をマスクとして露出されたドーピングされた非晶質シリコン層５００を除去する。
【００４６】
かかるように非晶質シリコンで整列キー４１０を形成し、これを用いることによってその後のパタンをＬＣＤパネル上に正確に形成することができる。
【００４７】
図１４に図示したように、保護膜７００を積層した後、かかる整列方法を用いてこれをフォトエッチングしてドレーン電極を露出する接触孔７１０を形成する。
【００４８】
最後に、図１０に図示したようにＩＴＯを積層し、このような整列方法を用いてこれをエッチングすることで接触孔７１０を通してドレーン電極６２０と接続される画素電極８００を形成する。
【００４９】
以上で説明したように本発明では非晶質シリコンを用いてアクティブ領域に整列キーを形成することによってＬＣＤパネルとマスクとを位置合わせしたが、非晶質シリコン以外にドーピングされた非晶質シリコンまたは保護膜を用いて整列キーを形成しても良い。
【００５０】
また、アクティブ領域内に形成された整列キーを透明膜または半透明膜で形成して透過率の減少をさらに減らすこともできる。
【００５１】
【発明の効果】
本発明によると、一つの露光領域に形成された整列キーを用いてＬＣＤパネルとマスクとを正確に位置合わせすることができるので、各層の誤整列に起因した寄生容量を最少化してＬＣＤパネルの品質を向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体工程に使われるウェーハを表わす図面
【図２】図１のＡ部分を拡大した図面
【図３】１レーヤに１枚のマスクを用いてＬＣＤパネルを製造する場合のＬＣＤパネル上のショットを表した図面
【図４】図３に図示したＬＣＤパネルを形成するのに使われるマスクを表わす図面
【図５】１レーヤに４枚のマスクを用いてＬＣＤパネルを製造する場合のＬＣＤパネル上のショットを表わした図面
【図６】図５に図示したＬＣＤパネルを形成するのに使われるマスクを表わす図面
【図７】１レーヤに１枚のマスクを使った場合のＬＣＤパネル上の整列キーの配置を表す図面
【図８】１レーヤに４枚のマスクを使った場合のＬＣＤパネル上の整列キーの配置を表す図面
【図９】本発明によってＬＣＤパネル上に配置される整列キーの構造の一例を表わす図面
【図１０】図９のVI−VI′から見た断面図
【図１１】図１０の構造を製造する工程を表わす断面図
【図１２】図１０の構造を製造する工程を表わす断面図
【図１３】図１０の構造を製造する工程を表わす断面図
【図１４】図１０の構造を製造する工程を表わす断面図
【符号の説明】
２      チップ（ダイ）
２００  ゲート線
２１０  ゲート電極
３００  ゲート絶縁層
４００  非晶質シリコン層
４１０  整列キー
５２０  ドーピングされた非晶質シリコン層
６００  データ線
６１０  ソース電極
６２０  ドレーン電極
７００  保護膜
７１０  接触孔
８００  画素電極
【図１】
0004335985.tif 000002
【図２】
0004335985.tif 000003
【図３】
0004335985.tif 000004
【図４】
0004335985.tif 000005
【図５】
0004335985.tif 000006
【図６】
0004335985.tif 000007
【図７】
0004335985.tif 000008
【図８】
0004335985.tif 000009
【図９】
0004335985.tif 000010
【図１０】
0004335985.tif 000011
【図１１】
0004335985.tif 000012
【図１２】
0004335985.tif 000013
【図１３】
0004335985.tif 000014
【図１４】
0004335985.tif 000015