(57)【特許請求の範囲】
【請求項１】
監視している機械的な刺激に印加に応答して電気信号を供給する可変コンデンサと、
前記可変コンデンサに接続されて共通ノードを形成する基準コンデンサと、
入力及び出力を有する充電コンパレータを含み、前記共通ノードを前記充電コンパレータの入力に接続し、前記充電コンパレータの前記入力及び出力にまたがって接続された通常閉成のフェーズＡスイッチとを備えた電気回路と、
前記基準コンデンサは第１の通常閉成のフェーズＢを介して選択したゲイン電圧に、及び第１の通常開放の逆フェーズＢスイッチを介して選択した電源電圧に接続され、
前記可変コンデンサは第２の通常閉成のフェーズＢスイッチを介して選択したバイアス電圧に、及び第２の通常開放の逆フェーズＢスイッチを介してアナログ・フィードバック回路に接続され、更に、
入力及び出力を有する電圧電流変換器であって、前記充電コンパレータの前記出力が前記電圧電流変換器の入力に接続されている前記電圧電流変換器と、
正極性入力、負極性入力、及び出力信号を提供する出力を有する積分バッファであって、前記電圧電流変換器の前記出力が通常開放のフェーズＣスイッチを介して前記積分バッファの入力に接続された前記積分バッファと、
前記フェーズＣスイッチと前記積分バッファの前記入力との間に接続された積分器コンデンサとを備え、
前記積分バッファの出力は前記アナログ・フィードバック回路、及び出力増幅器を介して出力電圧ピンに接続され、前記アナログ・フィードバック回路は前記第２の逆フェーズＢスイッチに接続され、更に、
命令サイクルを供給しかつ前記フェーズスイッチの付勢状態を制御するように各フェーズスイッチに接続された論理回路であって、各命令サイクルにおいて、前記フェーズＡスイッチを開放し、ある選択した間隔後に前記第１及び第２のフェーズＢスイッチを開放し、次いで前記第１及び第２の逆フェーズＢスイッチを閉成し、そして選択した間隔後に前記フェーズＣスイッチを閉成して前記積分器コンデンサを充電し、かつある選択した間隔について前記可変コンデンサへアナログ・フィードバックを提供し、その後に次の命令サイクルのために前記フェーズスイッチを通常の付勢状態に反転させる、前記論理回路と、
前記可変コンデンサと前記基準コンデンサとの間の前記共通ノードと、前記可変コンデンサ上に現れる印加された機械的な刺激から独立した寄生電荷に等しく、かつその逆極性の選択した電荷を供給する信号発生手段とに接続された線形補正コンデンサとを備えた、可変コンデンサ・トランスデューサ。
【請求項２】
前記線形補正コンデンサは、第３のフェーズＢスイッチを介して前記アナログ・フィードバック回路に接続され、かつ第３の逆フェーズＢスイッチを介して前記選択したバイアス電圧に接続される、請求項１に記載の可変コンデンサ・トランスデューサ。
【請求項３】
可変コンデンサ・トランスデューサは更に、基準電圧と、電源電圧と接地との間に直列接続されてその間に接続点を形成する温度依存抵抗及び較正抵抗と、前記基準電圧と前記接続点との間に接続された熱補正ポテンショメータとを有する熱補正ブリッジ回路網を備え、前記較正抵抗の調整が第１の温度において組合わせた出力信号に対する熱補正ポテンショメータ設定の影響を除去でき、かつ前記熱補正ポテンショメータが前記第１の温度において前記組合わせた出力信号に影響することなく、前記第２の温度においてオフセット誤差に対して補償をするために第２の温度で調整できるように、前記熱補正ポテンショメータが前記積分バッファの出力信号に付加された出力を有する請求項１記載の可変コンデンサ・トランスデューサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、概要的にセンサ素子のように可変コンデンサを有するセンサに関し、特に圧力又は加速度のような機械的な刺激の印加に対して改善された線形出力電圧を供給する信号調整電子回路に関する。
【０００２】
【従来の技術】
この種の信号調整電子回路は、本発明の被譲渡人に譲渡された米国特許第４，９８２，３５１号に開示かつ説明されている。この発明では、ダイアフラムに印加された圧力における変動に応答し、選択した範囲内でトランスデューサの静電容量を変動させる圧力応答ダイアフラムを有する静電容量型圧力トランスデューサのような条件応答素子が、電荷ロックド・ループ（ｃｈａｒｇｅｄ  ｌｏｃｋｅｄ  ｌｏｏｐ）の関係において基準コンデンサに接続されているのが示されており、この電荷ロックド・ループの関係は共通ノードを備えて対応する範囲内でトランスデューサの静電容量の変動に応答して選択した範囲内で出力電圧を変動させるように電源電圧に対して比例応答をなす容量電圧変換回路を形成する。スイッチ・アレーが所定の周波数で逆方向に移行することにより前記トランスデューサと基準コンデンサとに係わる電圧をサイクルさせるので、トランスデューサの静電容量における変化が共通ノードにおける差動電圧に帰結する。そこで、この差動電圧が増幅されて電流源シンク回路網を駆動し、センサ出力電圧を調整すると共に、フィードバック・パスを介して共通ノードにおける平衡条件を回復させ、これによってセンサ出力電圧をトランスデューサの静電容量の関数として保持させる。
【０００３】
この回路は、圧力及び加速度応答トランスデューサを含む種々の静電容量型トランスデューサに広く用いられていたものであり、近似的な線形出力電圧を供給する。この型式のセンサは、典型的には、総合精度がフル・スケール出力電圧の数パーセント内にある。このようなセンサの利用として、高精度かつ低価格が常に求められている。この回路におけるある誤差は、正または負の電圧変化が可変コンデンサに印加されて共通ノードにおける誤差の変化をオフセットさせるフリップ・フロップのラッチを用いたフィードバック回路に関連している。誤差充電はディジタル・システムにより加えられる電荷による制限があるので、このディジタル的なアプローチを用いることにより誤差充電を除去させることはないが小さくすることはできる。加えて、ある程度の非線形が認められ、それ自体が可変コンデンサと並列の寄生コンデンサの証明である。
【０００４】
【発明が解決しようとする課題】
前述の信号調整電子回路は小さな誤差バンド内で非常に効果的かつ正確であるが、本発明の目的は、印加される機械的な刺激に対する出力電圧の精度及びその線形性を改善した信号調整電子回路を提供することである。他の目的は、改善された低コストかつ高精度の条件応答静電容量型トランスデューサを提供することである。本発明の更なる他の目的は、前記従来技術の欠点を解消した信号調整電子回路を提供することである。
【０００５】
【課題を解決するための手段】
簡単に説明すると、本発明によれば、機械的な刺激の印加に応答してその容量を変化させる可変コンデンサを基準コンデンサに接続して、充電コンパレータに接続された共通ノードを形成し、続いてこの充電コンパレータを電圧対電流段に接続する。電圧電流段の出力は、タイミング及び論理回路により制御されたスイッチ・アレーのうちの一つのフェーズＣスイッチを介して、積分バッファの正入力及び積分コンデンサに接続される。積分バッファの出力は、出力増幅器に接続されると共に、可変コンデンサに接続されたフェーズ／Ｂスイッチ（／は反転を表す。）を介してアナログ・フィードバック回路網に接続される。特に、命令サイクルの開始において、前記タイミング及び論理回路は充電コンパレータにまたがって接続されているフェーズＡスイッチを開放させて充電コンデンサを作動可能状態にする。この事象に続いて、基準コンデンサをゲイン電圧に、かつ可変コンデンサをバイアス電圧にそれぞれ接続している各フェーズ／Ｂスイッチを開放し、次いで基準コンデンサを電源電圧に、かつ可変コンデンサをアナログ・フィードバック回路網にそれぞれ接続している各フェーズＢスイッチを閉成して、基準コンデンサ及び可変コンデンサに係る電圧を切り換え、共通ノード即ち検出ノードにおける正味の充電を導入する。安定状態条件では、このノードにおける正味の充電は誤差充電を表す。この誤差充電は、充電コンパレータを介して電圧に、かつ前記電圧電流段における電流に変換される。短い整定期間後に、前記電圧電流段の出力に接続されているフェーズＣスイッチが閉成されるので、この電流が積分コンデンサに導かれて、前記検出ノード上の正味誤差充電と逆極性である、前記積分バッファの出力における電圧に変換される。この電圧は誤差充電をゼロにするように可変コンデンサにフィードバックさせる。次いで、フェーズＣスイッチが開放されると共に、他のフェーズスイッチが次のサイクルに備えて以前の付勢状態に復帰するようにされる。
【０００６】
本発明の特徴によれば、線形補正コンデンサがフェーズＢスイッチ、フェーズ／Ｂスイッチを介し、共通ノード及び信号発生手段に接続されて選択した容量が得られ、可変容量からこの選択した容量を引き算して寄生容量を補正する。
【０００７】
変形された実施例の特徴によれば、熱補正調整によりセンサ出力に変化を発生させないように、室温のような第１の温度で較正された抵抗性ブリッジ・センサを利用する熱補正回路を備え、温度上の静電容量型センサ誤差に対する補正を行う。そこで、第２の温度における熱補正調整は、前記第１の温度における出力に影響することなく、温度変化により発生した出力誤差を補正することができる。
【０００８】
本発明の改良された容量対電圧変換器の集積回路を有する新しい改良されたセンサの目的、効果及び詳細は、本発明の好ましい実施例の以下の詳細な説明に示されており、その詳細な説明は図面を参照して行う。
【０００９】
【発明の実施の形態】
図１を参照する。参照番号１０は新しい改良された本発明のセンサを示す。示されているセンサには、可変コンデンサＣVAR を含む加速度計、圧力センサ、位置センサ等のように条件又は機械的な刺激の応答手段１１が含まれている。基準コンデンサＣREF と共に可変コンデンサＣVAR は、較正された容量調整の集積回路１２形式にある信号調整回路手段に接続されている。集積回路１２に関して、以下の説明のために、Ｒの抵抗値は公称１０Ｋオームである。特に、可変コンデンサの片側は集積回路１２の可変（ＶＡＲ）ピン６に接続されており、また基準コンデンサＣREF の片側は集積回路１２の基準（ＲＥＦ）ピン２に接続されている。このコンデンサの反対側は検出（ＤＥＴ）ピン４に接続されている。集積回路１２の内側において、ピン４は０．１Ｒ抵抗を介して充電コンパレータ１４に接続されると共に、フェーズ・スイッチφＡが充電コンパレータ１４にまたがって接続されている。充電コンパレータ１４の出力は、Ｄ型ラッチ・フリップ・フロップ１８、スイッチ／ＳＷ３を介して、又は直接、スイッチＳＷ３を介して電圧電流段１６に接続されている。以下で説明するＳＷ１、／ＳＷ１及びＳＷ２、／ＳＷ２と共に、スイッチＳＷ３、／ＳＷ３は、ワン・タイム・プログラマブル・スイッチである。電圧電流段１６の出力はフェーズ・スイッチφＣを介して積分バッファ２０及び積分器（ＩＮＴ）ピン８に接続されており、ピン８は続いて外部積分コンデンサＣINT に接続されている。積分バッファ２０の出力は、フィードバック抵抗ＲＦ３、ＲＦ２、ＲＦ１とスイッチ／ＳＷ１、ＳＷ１とを備えたフィードバック回路網２２及びフェーズ・スイッチ／φＢを介して、ＶＡＲ（ピン６）に接続されている。スイッチＳＷ１又は／ＳＷ１は所望するレベルの感度に従って閉成するようにプログラムされている。
【００１０】
プログラム可能な他のオプションはスイッチＳＷ２、／ＳＷ２を用いて提供される。デフォールト又は通常の動作モードでは、スイッチ／ＳＷ２を閉成し、積分バッファ２０の出力を２．０Ｒ抵抗を介して出力増幅器２４の正極性入力及び（ＦＬＴ）ピン９に接続し、その出力を（ＯＵＴ）ピン１０に接続し、続いてピン９を外部フィルタ・コンデンサＣFLT1に接続している。出力増幅器２４の負極性入力は、２．０Ｒ抵抗を介して減衰された電源電圧ＶDD／３へ、及び２．０Ｒ抵抗を介して出力増幅器２４の出力に接続されている。この構成は、以下で説明するように、可変コンデンサＣVAR に関連した出力電圧を供給する。所望により、出力電圧における変化はスイッチ／ＳＷ２に代わって閉成されるプログラミング・スイッチＳＷ２により反転されてもよい。この構成では、積分バッファ２０の出力は２．０Ｒ抵抗を介して増幅器２６の負極性入力に接続され、その正極性入力は減衰された電源電圧ＶDD５／１２に接続されている。この出力は更に、２．０Ｒ抵抗を介してその負極性入力にフィードバックされている。
【００１１】
基準ピン２は、フェーズ・スイッチφＢを介して０．８ＶDDとＶSSとの間で１０ビット・ゲインＤＡＣ形式にあるプログラマブル分圧器と、フェーズ・スイッチ／φＢを介して基準電圧、即ち０．３３Ｒ抵抗を介して電源電圧ＶDDとに接続されている。
【００１２】
可変ピン６は、フェーズ・スイッチφＢを介してＶDDと０．２ＶDDとの間で１１ビット・バイアスＤＡＣ形式にある他のプログラマブル電圧と、フェーズ・スイッチ／φＢを介して前述のフィードバック回路網とに接続されている。
【００１３】
タイミング信号φＡ、φＢ、／φＢ、φＣは発振器２８及びフェーズ・ロジック３０を用いて内部的に発生される。スイッチＳＷ１、／ＳＷ１、ＳＷ２、／ＳＷ２、ＳＷ３、／ＳＷ３、及びゲイン及びバイアスＤＡＣは揮発性−不揮発性メモリ３４に接続されている。これらの機能は（ＤＡＣ）ピン１１、（ＣＬＫ）ピン１２及び（ＰＧＭ）ピン１３を用いて較正される。較正は１チップ・スイッチを設定すること、回路パフォーマンスをテストすること、最初の２ステップを反復させること、かつ最後に信頼性のある不揮発性メモリに最終的なスイッチ設定を記憶させることからなる。
【００１４】
シールド発生器は、シールド・ピン３及び５に接続されており、説明する充電基準フェーズにおいて（ＤＥＴ）ピン４に存在するしきい値電圧に等しい電圧源を供給する（約ＶDD／２）。シールド電圧は公知の方法によりピン４に接続された導体路を保護している。
【００１５】
Ｐｉｎ７（ＶＳＳ）はアナログ接地及びディジタルＧＮＤの両方となり、一方ピン１４（ＶＤＤ）は電圧源に接続するためのものである。ピン１４はコネクタ３６の端子ＶＤＤに接続されると共に、フィルタ・コンデンサＣ１が端子ＶＤＤ及びＶＳＳにまたがって接続されている。コネクタ３６の端子ＯＵＴは、１０オームより大きな値の抵抗Ｒ１を介してピン１０と、フィルタ・コンデンサＣ２と、１．８Ｋオームより大きな値のプル・アップ抵抗Ｒ２及び１．８Ｋオームより大きな値のプル・ダウンＲ３を備えた分圧器とに接続されている。コンデンサＣFLT2は（ＶＤＤ）ピン１４及び（ＦＬＴ）ピン９にまたがって接続されている。
【００１６】
説明する特徴によれば、外部コンデンサＣLIN は、外部的に（ＬＩＮ）ピン１に接続され、また内部的にフェーズ・スイッチφＢを介してフィードバック回路網の電圧ＶF に接続され、フェーズ・スイッチ／φＢを介して電圧ＶBIASに接続されている。
【００１７】
説明した外部部品に加えて、集積回路１２は小容量の変化を出力電圧による大きな変化に変換する。その入力容量は、機械的な刺激、例えば圧力、加速度等の印加に応答して変動する。
【００１８】
集積回路１２の動作は３つのフェーズに分解され得る。第１のフェーズは充電基準フェーズであり、複数のフェーズ・スイッチのフェーズ・ロジックが図１に示されている。このフェーズでは基準コンデンサＣREF 及びトランスデューサ・コンデンサＣVAR の電極に既知量の電荷が蓄積される。これは、フェーズ・スイッチφＡ及びフェーズ・スイッチφＢを閉じ、これらが基準コンデンサＣREF に既知の選択した電圧ＶDET −ＶGAINを印加させ、かつ可変コンデンサＣVAR に電圧ＶDET −ＶBAISに印加させることにより、達成される。更に、外部コンデンサＣLIN に既知の選択した電圧ＶDET −ＶF が印加される。充電基準フェーズは、次のフェーズに入るまでに基準コンデンサＣREF 及び可変コンデンサＣVAR の電圧を安定させるために、十分長くなるように選択される。
【００１９】
最初のフェーズの終りで、フェーズ・スイッチφＡが開き、次いでフェーズ・スイッチφＢが開いてＤＡＣ電圧を切り離し、フェーズ・スイッチ／φＢを閉じて電源電圧ＶDD及びフィードバック電圧ＶF をスイッチ・インする。これは共通検出ピン４における誤差電圧に従って充電コンパレータの出力を論理１、論理０、又はその間の中間的なものに移行させる。フェーズ・スイッチ／φＢは、第３のサンプル・フェーズに入るまでに充電コンパレータ及びＣREF 、ＣVAR 端の電圧を安定させるために、十分長く閉じているように選択される。
【００２０】
本発明の特徴によれば、第３のフェーズでは、較正中はスイッチＳＷ３を閉じているようにプログラムすることができる（スイッチ／ＳＷ３は開放であり、逆のモードを図１に示す）。充電コンパレータ１４の出力はフェーズ・スイッチφＣを介してサンプリングされ、従って積分コンデンサＣINT を充電又は放電させる。積分コンデンサＣINT 端の電圧は積分バッファ２０によりバッファリングされて、抵抗フィードバック回路網２２を介して入力コンデンサ回路網にフィードバックされる。
【００２１】
安定状態において、可変コンデンサＣVAR が変化しなければ、基準フェーズと充電再分配即ちサンプル・フェーズとの間でスイッチングするときに、ピン４の電圧は変化しない。基準フェーズからコンパレータ・フェーズへスイッチングするときは、基準コンデンサＣREF 、可変コンデンサＣVAR 及び外部コンデンサＣLIN における充電の変化を計算することができ、またスイッチ／ＳＷ２が閉成、かつＦOUT ＝ＶOUT ／ＶDD、Ｇが既知の定数であるとすると、可変コンデンサＣVAR の電圧変化に対する出力電圧に関連した伝達関数の一般式を
【数１】
ＦOUT ＝Ｇ* （ＦBIAS−（１−ＦGAIN）* ＣREF ／（ＣVAR −ＣLIN ））−１／３
と書き表すことができる。スイッチＳＷ２が閉成のときも同様の伝達関数を書き表すことができる。しかし、容量ＣVAR −ＣLIN が機械的な刺激（例えば、圧力、加速度）の線形関数に対して逆比例するのであれば、伝達関数は、端子ＯＵＴにおける出力電圧ＶOUT が機械的な刺激の線形関数であることを示している。しかし、可変コンデンサＣVAR は、機械的な刺激から独立していると共に、非線形出力電圧を発生させる寄生容量ＣPAR を本質的に含む。本発明の特徴によれば、この寄生容量の影響を打ち消すために容量ＣLIN が用いられる。
【００２２】
図１には、スイッチ／ＳＷ３を閉成することにより、この回路にＤ型ラッチ１８を接続し、ディジタル・フィードバック・ループを形成するのが示されているが、好ましくは、スイッチＳＷ３が閉成されると共に、／ＳＷ３が開放されてＤラッチをバイパスさせるようにプログラムされる。これは、回路にコモン・モードのピン４上の誤差充電をゼロにできるようにすることにより、雑音を減少させるアナログ・フィードバック・ループに帰結する。Ｄ型ラッチ１８の使用により、可変コンデンサＣVAR に特定の正又は負の充電を行う結果となるので、ある誤差充電が共通ノード上に本質的に留まる。即ち、この型式のフィードバックは、所定量の小さなセンサ出力雑音に帰結する。この雑音を低減させるためにフリップ・フロップを用いた従来技術の回路アプローチにおける積分時定数は、説明したスイッチ電圧アプローチであろうが、又はスイッチド電流アプローチであろうが、増加され得るが、これに伴ってセンサの周波数応答は劣化する。アナログ・フィードバックを可能にするスイッチを備えたフリップ・フロップ、即ちＤ型ラッチ１８を除去して、等価なフィードバック充電を得ることにより、正味誤差充電を打ち消して雑音をかなり低減することができる。例えば、本発明に従って構築されたセンサでは、周波数応答を劣化させることなく、１％ｆSOの出力雑音（フル・スケール出力）を０．１％ｆSOに低減した。
【００２３】
以上で参照したように、本発明の他の特徴は非線形出力を補正する手段を備えることに係わる。典型的には、圧力及び加速度センサに１．０％ｆSO程度の非線形が発生する。この非線形は、圧力源と連通して配置されたダイアフラム上の可動コンデンサ・プレートの不均一な移動のように、種々の要素により発生するものであり、このダイアフラムの動きは、その中心から固定されたダイアフラム周辺の方向に移行するに従って減少する。この非線形は、図３に示すように、可変コンデンサＣVAR と並列に寄生容量ＣPAR を付加することにより、モデル化することができる。以上で説明したスイッチド電圧アプローチに対する電気的な伝達関数は、ＣREF ／（ＣVAR ＋ＣPAR −ＣLIN ）の線形関数となるセンサ出力電圧に帰結する。ＣVAR の逆数は理想的には検知された刺激の線形関数であり、従ってＣLIN がＣPAR に等しい限り、センサ出力電圧も検知刺激の線形関数である。図３に示すように、コンデンサＣLIN の１端は基準コンデンサＣREF と可変コンデンサＣVAR との間の共通ノードのピン４に接続され、その他端は可変コンデンサＣVAR に印加される信号に対してフェーズが逆となるスイッチ電圧信号に接続される。線形な補正量は、ＣLIN の容量を調整することにより、又はコンデンサＣLIN に印加される信号のマグニチュードを調整することにより、調整可能にされている。
【００２４】
本発明により作成されたトランスデューサは、集積回路１２に加えて、以下の部品を備えている。
【００２５】
【表１】
0004233142.tif 000002
【００２６】
変形した実施例において、図４に示す回路網の特徴はセンサ用の熱誤差補償を行う。この回路網は電源電圧ＶDDと接地ＶSSとの間の較正抵抗Ｒ５に直列接続された温度依存抵抗Ｒ４を備えている。熱補償ポテンショメータＲ６は基準電圧ＶDD／２と、抵抗Ｒ４及びＲ５の接続点との間に接続されている。較正抵抗Ｒ５は、第１の温度即ち室温において熱補正ポテンショメータＲ６の調整がセンサ出力段に接続されたオフセット補償電圧に影響しないように、調整される。抵抗Ｒ４の抵抗値は温度により変化するので、第２の温度における変化により発生したセンサ出力誤差については、ポテンショメータＲ６を調整することにより、第１の温度におけるセンサ出力に影響させるとことなく、補償することができる。この実施例は、第２の温度における補償のために、第１の温度における第２の調整を行う必要性をなくして、熱補償を簡単化している。更なる効果は、製造プロセスに関して、第１の温度から第２の温度へ及びその逆へ行く際に得られるセンサ・データを記憶して置く必要がないことである。同じような温度補償較正ブリッジが共通譲渡した米国特許第５，２４１，８５０号に示されている。
【００２７】
本発明を説明するために、本発明の特定の実施例を説明したが、本発明の他の実施例及び変形が可能なことを理解すべきである。可変コンデンサに達する閉フィードバック・ループを示したが、所望ならば、基準コンデンサ用のフィードバック・ループを設けることもできる。本発明は、開示した、特許請求の範囲内に含まれる実施例の全ての変形及び等価物を含む。
【図面の簡単な説明】
【図１】本発明の第１の実施例の可変コンデンサ、集積回路及び関連部品を備えたセンサのブロック図。
【図２】図１の集積回路に関するタイミング図。
【図３】線形性を改良した本発明の構成を示す概要ブロック図。
【図４】本発明の変形実施例の熱誤差特性を説明する概要ブロック図。
【符号の説明】
１０  静電容量型トランスデューサ
１２  集積回路
１４  電荷コンパレータ
１８  Ｄ型フリップ・フロップ
１６  電圧電流段
２０  積分バッファ
２２  抵抗フィードバック回路網
２４  出力増幅器
２６  増幅器
３４  シールド発生器
４０  熱補償回路網
【図１】
0004233142.tif 000003
【図２】
0004233142.tif 000004
【図３】
0004233142.tif 000005
【図４】
0004233142.tif 000006