(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数のコンデンサと、
複数の前記コンデンサへの配線の接続を切り替える配線切替手段と、
前記配線切替手段の動作を制御し、複数の前記コンデンサを互いに並列に接続して供給された供給電圧で複数の該コンデンサを充電し、充電した複数の前記コンデンサを互いに直列に接続することによって、供給電圧よりも高い昇圧電圧を生成して外部装置に出力する制御手段と、
から構成され、
前記制御手段は、昇圧電圧を出力する前に前記コンデンサに付随している浮遊容量を充電することによって、昇圧電圧を出力する際、複数の前記コンデンサから前記浮遊容量に供給される電荷の量を抑える、
ことを特徴とする電源回路。
【請求項２】
前記制御手段は、昇圧電圧を出力した後、前記浮遊容量に蓄積した電荷の一部を供給電圧が供給される配線に放出させる、ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記浮遊容量に蓄積された電荷を回収するための電荷蓄積手段をさらに備え、
前記制御手段は、前記浮遊容量に蓄積された電荷を前記電荷蓄積手段に蓄積して再利用する、
ことを特徴とする請求項１又は２に記載の電源回路。
【請求項４】
前記制御手段は、昇圧電圧を出力する際、全ての前記浮遊容量が前記コンデンサを介して供給電圧を供給されるように前記配線切替手段を制御する、ことを特徴とする請求項１乃至３の何れか１項に記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、昇圧回路を備える電源回路に関し、特に、高い昇圧効率を有すると共に低消費電力で動作する昇圧回路を備える電源回路に関する。
【０００２】
【従来の技術】
従来の電源回路は、例えば、供給された電圧（供給電圧）を昇圧して出力するための昇圧回路を備えている。この昇圧回路は、例えば半導体基板上に形成された複数のコンデンサから構成されている。
始めに、昇圧回路を構成する複数のコンデンサは、互いに並列に接続され、供給電圧で充電される。その後、これらのコンデンサは、互いに直列に接続される。これによって、昇圧回路（電源回路）は、供給電圧よりも高い電圧（昇圧電圧）を出力する。
【０００３】
【発明が解決しようとする課題】
コンデンサを半導体基板上に形成した場合は、必然的に浮遊容量が形成されてしまう。
上記した昇圧回路が昇圧電圧を出力する際、コンデンサに蓄積されていた電荷は、電源回路に接続された外部回路に出力されると共に、浮遊容量にも供給される。このため、上記昇圧回路（電源回路）の昇圧効率は低いという問題がある。
また、昇圧電圧を出力した後、次にコンデンサを充電する際、浮遊容量に蓄積された電荷はグランドに放出（放電）されてしまうため、昇圧回路（電源回路）で無駄に消費される電力が大きいという問題がある。
従って、本発明は、低消費電力で、効率よく電圧を昇圧する電源回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するため、本発明の電源回路は、半導体基板上に形成された複数のコンデンサと、複数の前記コンデンサへの配線の接続を切り替える配線切替手段と、前記配線切替手段の動作を制御し、複数の前記コンデンサを互いに並列に接続して供給された供給電圧で複数の該コンデンサを充電し、充電した複数の前記コンデンサを互いに直列に接続することによって、供給電圧よりも高い昇圧電圧を生成して外部装置に出力する制御手段と、から構成され、前記制御手段は、昇圧電圧を出力する前に前記コンデンサに付随している浮遊容量を充電することによって、昇圧電圧を出力する際、複数の前記コンデンサから前記浮遊容量に供給される電荷の量を抑える、ことを特徴とする。
この発明によれば、昇圧電圧を出力する前に浮遊容量を充電しているため、昇圧電圧を出力する際にコンデンサから浮遊容量に供給される電荷量が少ない。即ち、供給電圧が効率よく昇圧されるため、低い消費電力で、効率よく供給電圧を昇圧することができる。
【０００５】
前記制御手段は、昇圧電圧を出力した後、前記浮遊容量に蓄積した電荷の一部を供給電圧が供給される配線に放出させてもよい。
前記浮遊容量に蓄積された電荷を回収するための電荷蓄積手段をさらに備え、前記制御手段は、前記浮遊容量に蓄積された電荷を前記電荷蓄積手段に蓄積して再利用してもよい。
前記制御手段は、昇圧電圧を出力する際、全ての前記浮遊容量が前記コンデンサを介して供給電圧を供給されるように前記配線切替手段を制御してもよい。
このようにすると、浮遊容量に印加される逆バイアス電圧が大きく、浮遊容量の容量が小さくなるため、昇圧電圧を出力する際、コンデンサから浮遊容量に供給される電荷の量を効率よく抑えることができる。
【０００６】
【発明の実施の形態】
（第１の実施の形態）
次に、本発明の第１の実施の形態にかかる電源回路について図面を参照して説明する。
第１の実施の形態にかかる電源回路は、例えば図１に示すように、昇圧回路１と、制御回路２と、外部コンデンサＣｏｕｔと、から構成されている。
昇圧回路１は、半導体基板上に形成された集積回路（ＬＳＩ）である。昇圧回路１は、図示せぬ外部電源から電源電圧ＶＤＤ及び基準電圧（グランド電圧）ＶＳＳを供給され、電源電圧ＶＤＤを昇圧し、昇圧電圧ＶＵＯＵＴとして外部コンデンサＣｏｕｔに供給する。
制御回路２は、昇圧回路１に制御信号を出力し、昇圧回路１の動作を制御する。なお、制御回路２の詳しい動作については後述する。
外部コンデンサＣｏｕｔは、電源回路から外部装置（図示せず）に出力される昇圧電圧ＶＵＯＵＴを安定させるために設けられている。この外部コンデンサＣｏｕｔは、昇圧回路１の出力端子と基準電圧ＶＳＳを供給するための基準線との間に接続され、昇圧回路１から供給された昇圧電圧ＶＵＯＵＴによって充電される。
【０００７】
図２は、上記昇圧回路１の回路図である。なお、図２は、例として、電源電圧ＶＤＤを約５倍に昇圧するための回路構成を示している。
図２に示すように、昇圧回路１は、コンデンサＣｉｎと、スイッチＴｒ１〜Ｔｒ６と、から構成されている。
コンデンサＣｉｎは、第１段目から第４段目まで、４つ設けられている。また、コンデンサＣｉｎは半導体基板上に形成されているため、拡散層と半導体基板との間に逆バイアス電圧が印加されると、図３に示すように、拡散層と半導体基板との間に空乏層が形成される。この空乏層は、浮遊容量Ｃとなる。このように、半導体基板上に形成された各コンデンサＣｉｎには、浮遊容量Ｃが必然的に付随する。また、図３に示すように、浮遊容量Ｃの一端は拡散層であり、他端は半導体基板であるため、図２のような回路図で示した場合、浮遊容量Ｃの一端はコンデンサＣｉｎの一端に、他端は基準電圧ＶＳＳを供給するための基準線（グランド）に、それぞれ必然的に接続される。なお、コンデンサＣｉｎの並びは、図面の左側から右側に向かって、第１段目から第４段目とする。
スイッチＴｒ１は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ１ｎと、ＰＭＯＳトランジスタＴｒ１ｐと、から構成されている。このスイッチＴｒ１は、第１段目から第４段目の各コンデンサＣｉｎと電源電圧ＶＤＤを供給するための電源線ＬＶＤＤとの間にそれぞれ設けられている。具体的には、ＮＭＯＳトランジスタＴｒ１ｎ及びＰＭＯＳトランジスタＴｒ１ｐが有する電流路の一端は、コンデンサＣｉｎの他端に接続され、他端は電源線ＬＶＤＤに接続されている。また、ＮＭＯＳトランジスタＴｒ１ｎ及びＰＭＯＳトランジスタＴｒ１ｐのゲートは、制御回路２に接続されている。そして、スイッチＴｒ１は、制御回路２からの制御信号によってオン、オフする。
【０００８】
スイッチＴｒ２は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ２ｎと、ＰＭＯＳトランジスタＴｒ２ｐと、から構成されている。このスイッチＴｒ２は、電源線ＬＶＤＤと、第１段目から第４段目の各コンデンサＣｉｎの一端（浮遊容量Ｃの一端）との間にそれぞれ設けられている。具体的には、ＮＭＯＳトランジスタＴｒ２ｎ及びＰＭＯＳトランジスタＴｒ２ｐが有する電流路の一端は、電源線ＬＶＤＤに接続され、他端はコンデンサＣｉｎの一端に接続されている。また、ＮＭＯＳトランジスタＴｒ２ｎ及びＰＭＯＳトランジスタＴｒ２ｐのゲートは、制御回路２に接続されている。そして、スイッチＴｒ２は、制御回路２からの制御信号によってオン、オフする。
スイッチＴｒ３は、ＮＭＯＳトランジスタであり、グランドと第１段目から第４段目の各コンデンサＣｉｎの一端との間にそれぞれ設けられている。具体的には、スイッチＴｒ３が有する電流路の一端は、コンデンサＣｉｎの一端に接続され、他端はグランドに接続されている。また、スイッチＴｒ３のゲートは、制御回路２に接続されている。そして、スイッチＴｒ３は、制御回路２からの制御信号によってオン、オフする。
【０００９】
スイッチＴｒ４は、ＰＭＯＳトランジスタであり、電源線ＬＶＤＤと第１段目のコンデンサＣｉｎの一端との間に設けられている。具体的には、スイッチＴｒ４が有する電流路の一端は、電源線ＬＶＤＤに接続され、他端は第１段目のコンデンサＣｉｎの一端に接続されている。また、このスイッチＴｒ４のゲートは制御回路２に接続されている。そして、スイッチＴｒ４は、制御回路２からの制御信号によってオン、オフする。
スイッチＴｒ５は、ＰＭＯＳトランジスタであり、第１段目のコンデンサＣｉｎと第２段目のコンデンサＣｉｎとの間、第２段目のコンデンサＣｉｎと第３段目のコンデンサＣｉｎとの間、第３段目のコンデンサＣｉｎと第４段目のコンデンサＣｉｎとの間、にそれぞれ設けられている。具体的には、各スイッチＴｒ５が有する電流路の一端は、前段のコンデンサＣｉｎの他端に接続され、他端は次段のコンデンサＣｉｎの一端に接続されている。また、これらのスイッチＴｒ５のゲートは、制御回路２に接続されている。そして、スイッチＴｒ５は、制御回路２からの制御信号によってオン、オフする。
スイッチＴｒ６は、ＰＭＯＳトランジスタであり、第４段目のコンデンサＣｉｎの他端と、昇圧電圧ＶＵＯＵＴを出力するために設けられた昇圧回路１の出力端子との間に設けられている。具体的には、スイッチＴｒ６が有する電流路の一端は、第４段目のコンデンサＣｉｎの他端に接続され、他端は出力端子に接続されている。また、このスイッチＴｒ６のゲートは制御回路２に接続されている。そして、スイッチＴｒ６は、制御回路２からの制御信号によってオン、オフする。
【００１０】
次に、以上のように構成された電源回路の動作について説明する。
始めに、電源回路は、図示せぬ外部電源と、昇圧電圧ＶＵＯＵＴを必要とする図示せぬ外部装置と、に接続される。そして、電源回路は、以下に示す動作を開始し、外部電源から供給された電源電圧ＶＤＤを昇圧し、外部装置に出力する。図４（Ａ）〜（Ｅ）は、制御回路２がスイッチＴｒ１〜Ｔｒ６に供給する制御信号の波形をそれぞれ示している。具体的には、図４（Ａ）は、ＮＭＯＳトランジスタＴｒ１ｎ及びスイッチＴｒ３のゲートに供給される制御信号の波形を、図４（Ｂ）は、ＰＭＯＳトランジスタＴｒ１ｐのゲートに供給される制御信号の波形を、図４（Ｃ）は、ＮＭＯＳトランジスタＴｒ２ｎのゲートに供給される制御信号の波形を、図４（Ｄ）は、ＰＭＯＳトランジスタＴｒ２ｐのゲートに供給される制御信号の波形を、図４（Ｅ）は、スイッチＴｒ４，Ｔｒ５，Ｔｒ６のゲートに供給される制御信号の波形を、それぞれ示している。なお、図４（Ａ）〜（Ｅ）中のタイミングＴ１〜Ｔ９が、電源回路が行う動作の１サイクルに相当する。
【００１１】
１サイクルの最初の期間Ｔ１〜Ｔ２に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、ＮＭＯＳトランジスタＴｒ１ｎ、ＰＭＯＳトランジスタＴｒ２ｐ、及び、スイッチＴｒ３〜Ｔｒ６のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ２ｎ及びＰＭＯＳトランジスタＴｒ１ｐのゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ１及びスイッチＴｒ３がオンし、スイッチＴｒ２及びスイッチＴｒ４〜Ｔｒ６がオフする。この状態の昇圧回路１は、図５（Ａ）に示した回路と同等である。
図５（Ａ）に示すように、浮遊容量Ｃは、その両端がグランドに接続される。このため、タイミングＴ１で浮遊容量Ｃに電荷が蓄積されている場合は、その電荷が放出される。一方、４つのコンデンサＣｉｎは、互いに並列に接続される。具体的には、各コンデンサＣｉｎは、その一端がグランドに接続され、他端が電源線ＬＶＤＤに接続される。これによって、コンデンサＣｉｎに電源電圧ＶＤＤが供給され、コンデンサＣｉｎは電荷を蓄積する。
【００１２】
次に、期間Ｔ２〜Ｔ３に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ２ｐ、及び、スイッチＴｒ４〜Ｔｒ６のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ２ｎ、及び、スイッチＴｒ３のゲートにローレベルの制御信号を、それぞれ供給する。これによって、全てのスイッチＴｒ１〜Ｔｒ６がオフし、コンデンサＣｉｎ及び浮遊容量Ｃが電圧供給路から切り離される。このように、全てのスイッチＴｒ１〜Ｔｒ６がオフする期間を設けることにより、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止できる。
次に、期間Ｔ３〜Ｔ４に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、ＮＭＯＳトランジスタＴｒ２ｎ、ＰＭＯＳトランジスタＴｒ１ｐ、及び、スイッチＴｒ４〜Ｔｒ６のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ、ＰＭＯＳトランジスタＴｒ２ｐ、及び、スイッチＴｒ３のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ１，Ｔｒ３〜Ｔｒ６がオフし、スイッチＴｒ２がオンする。この状態の昇圧回路１は、図５（Ｂ）に示した回路と同等である。
【００１３】
図５（Ｂ）に示すように、浮遊容量Ｃは、その一端が電源線ＬＶＤＤに接続され、他端がグランドに接続される。これにより、浮遊容量Ｃに電源電圧ＶＤＤが供給され、浮遊容量Ｃは電荷を蓄積する。一方、コンデンサＣｉｎは、その一端が電源線ＬＶＤＤに接続され、他端がオープンである。このため、コンデンサＣｉｎには電荷が供給されず、コンデンサＣｉｎに蓄積された電荷は放出されない。
次に、期間Ｔ４〜Ｔ５に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、期間Ｔ２〜Ｔ３と実質的に同一の制御信号をスイッチＴｒ１〜Ｔｒ６に供給する。これにより、全てのスイッチＴｒ１〜Ｔｒ６がオフする。
次に、期間Ｔ５〜Ｔ６に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ２ｐのゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ２ｎ、及び、スイッチＴｒ３〜Ｔｒ６のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ１〜Ｔｒ３がオフし、スイッチＴｒ４〜Ｔｒ６がオンする。この状態の昇圧回路１は、図５（Ｃ）に示した回路と同等である。
【００１４】
図５（Ｃ）に示すように、４つのコンデンサＣｉｎは直列に接続される。また、第１段目のコンデンサＣｉｎの一端は電源線ＬＶＤＤに接続され、第４段目のコンデンサＣｉｎの他端は昇圧回路１の出力端子に接続される。一方、浮遊容量Ｃは、その一端がコンデンサＣｉｎの一端に接続され、他端がグランドに接続される。これにより、コンデンサＣｉｎに蓄積された電荷が、外部コンデンサＣｏｕｔに供給されると共に、第２段目から第４段目のコンデンサＣｉｎに付随している浮遊容量Ｃにも供給される。しかし、浮遊容量Ｃは期間Ｔ３〜Ｔ４で電源電圧ＶＤＤによって充電されており、浮遊容量Ｃの両端に印加される電圧は電源電圧ＶＤＤよりも大きい。これによって空乏層が広くなるため、浮遊容量Ｃの容量値が小さく、コンデンサＣｉｎから浮遊容量Ｃに供給される電荷量は少ない。従って、高い昇圧効率で電源電圧ＶＤＤを昇圧することができる。なお、外部コンデンサＣｏｕｔに供給される昇圧電圧ＶＵＯＵＴは、外部コンデンサＣｏｕｔを介して、図示せぬ外部装置に安定して供給される。
【００１５】
次に、期間Ｔ６〜Ｔ７に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、期間Ｔ２〜Ｔ３と実質的に同一の制御信号をスイッチＴｒ１〜Ｔｒ６に供給する。これにより、全てのスイッチＴｒ１〜Ｔｒ６がオフする。
次に、期間Ｔ７〜Ｔ８に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、期間Ｔ３〜Ｔ４と実質的に同一の制御信号をスイッチＴｒ１〜Ｔｒ６に供給する。これにより、スイッチＴｒ１，Ｔｒ３〜Ｔｒ６がオフし、スイッチＴｒ２がオンする。この状態の昇圧回路１は、図５（Ｂ）に示した回路と同等である。
第２段目から第４段目のコンデンサＣｉｎに付随している浮遊容量Ｃは、期間Ｔ５〜Ｔ６で、コンデンサＣｉｎから電荷を供給されているため、浮遊容量Ｃの両端電圧は、期間Ｔ５〜Ｔ６で充電された分だけ電源電圧ＶＤＤよりも大きい。このため、期間Ｔ６〜Ｔ７では、期間Ｔ５〜Ｔ６で蓄積された分の電荷が、浮遊容量Ｃから放出される。この際、浮遊容量Ｃから放出される電荷の一部は、電源線ＬＶＤＤに放出されるため、昇圧回路１（電源回路）全体で消費される電力の増大を抑えることができる。
次に、期間Ｔ８〜Ｔ９に、制御回路２は、図４（Ａ）〜（Ｅ）に示すように、期間Ｔ２〜Ｔ３と実質的に同一の制御信号をスイッチＴｒ１〜Ｔｒ６に供給する。これにより、全てのスイッチＴｒ１〜Ｔｒ６がオフする。
以上で電源回路が行う１サイクルの動作が終了する。そして、次のサイクルの期間Ｔ１〜Ｔ２で、浮遊容量Ｃの両端がグランドに接続され、浮遊容量Ｃに蓄積された電荷が放出される。
【００１６】
（上記動作のまとめ）
以下に、上記した電源回路が行う１サイクルの動作を、図５を用いて整理する。
１．期間Ｔ１〜Ｔ２
昇圧回路１は、制御回路２からの制御信号により、図５（Ａ）に示す回路と同等になり、４つのコンデンサＣｉｎが、電源電圧ＶＤＤによって充電される。
２．期間Ｔ２〜Ｔ３
コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサＣｉｎ及び浮遊容量Ｃは、制御回路２からの制御信号によって電圧供給路から切り離される。
３．期間Ｔ３〜Ｔ４
昇圧回路１は、制御回路２からの制御信号により、図５（Ｂ）に示す回路と同等になり、浮遊容量Ｃが、電源電圧ＶＤＤによって充電される。
【００１７】
４．期間Ｔ４〜Ｔ５
コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサＣｉｎ及び浮遊容量Ｃは、制御回路２からの制御信号によって電圧供給路から切り離される。
５．期間Ｔ５〜Ｔ６
昇圧回路１は、制御回路２からの制御信号により、図５（Ｃ）に示す回路と同等になる。これにより、昇圧電圧ＶＵＯＵＴが外部コンデンサＣｏｕｔに供給される。また、この際、コンデンサＣｉｎの電荷は、外部コンデンサＣｏｕｔに供給されると共に、第２段目から第４段目のコンデンサＣｉｎに付随している浮遊容量Ｃにも供給される。但し、浮遊容量Ｃは期間Ｔ３〜Ｔ４で予め充電されているため、コンデンサＣｉｎから浮遊容量Ｃに流れる電荷は少ない。
６．期間Ｔ６〜Ｔ７
コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサＣｉｎ及び浮遊容量Ｃは、制御回路２からの制御信号によって電圧供給路から切り離される。
【００１８】
７．期間Ｔ７〜Ｔ８
昇圧回路１は、制御回路２からの制御信号により、図５（Ｂ）に示す回路と同等になり、浮遊容量Ｃに蓄積されている電荷の一部が放出される。なお、放出される電荷量は、期間Ｔ５〜Ｔ６で浮遊容量Ｃに蓄積された電荷量にほぼ等しい。
８．期間Ｔ８〜Ｔ９
コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、コンデンサＣｉｎ及び浮遊容量Ｃは、制御回路２からの制御信号によって電圧供給路から切り離される。
以上で、電源回路が行う１サイクルの動作が終了する。
上記したように、昇圧電圧ＶＵＯＵＴを出力する前に、予め浮遊容量Ｃを充電することによって、電源電圧ＶＤＤを効率よく昇圧することができる。
また、次のサイクルの初めで浮遊容量Ｃに蓄積された電荷を放出する前に、浮遊容量Ｃに蓄積された電荷の一部を電源線ＬＶＤＤに放出することによって、電源回路で消費される電力の増大を抑えることができる。これにより、電源回路のエネルギー効率が良くなる。
【００１９】
（第２の実施の形態）
次に、本発明の第２の実施の形態にかかる電源回路について図面を参照して説明する。
第２の実施の形態にかかる電源回路を構成する昇圧回路１は、図６に示すように構成されている。具体的には、昇圧回路１は、コンデンサＣｉｎと、コンデンサＣｃｏと、スイッチＴｒ１〜Ｔｒ１３と、から構成されている。なお、図６は、例として、電源電圧ＶＤＤを約５倍に昇圧するための回路構成を示している。
コンデンサＣｉｎは、第１段目から第４段目までの４つ設けられている。このコンデンサＣｉｎは、第１の実施の形態と同様に、電源電圧ＶＤＤを昇圧するために設けられた昇圧用のコンデンサである。また、各コンデンサＣｉｎには、浮遊容量Ｃが必然的に付随している。第１の実施の形態で示したように、浮遊容量Ｃの一端は拡散層であり、他端は半導体基板であるため、浮遊容量Ｃの一端はコンデンサＣｉｎの一端に、他端はグランドに、それぞれ必然的に接続される。なお、コンデンサＣｉｎの並びは、図面の左側から右側に向かって、第１段目から第４段目とする。
【００２０】
コンデンサＣｃｏは、浮遊容量Ｃに蓄積された電荷を回収するために設けられた電荷回収用のコンデンサである。
スイッチＴｒ１は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ１ｎと、ＰＭＯＳトランジスタＴｒ１ｐと、から構成されている。スイッチＴｒ１は、スイッチＴｒ１２と、４つのコンデンサＣｉｎとの間にそれぞれ設けられている。具体的には、ＮＭＯＳトランジスタＴｒ１ｎ及びＰＭＯＳトランジスタＴｒ１ｐが有する電流路の一端は、スイッチＴｒ１２が有する電流路の一端に接続され、他端はコンデンサＣｉｎの他端に接続されている。また、ＮＭＯＳトランジスタＴｒ１ｎ及びＰＭＯＳトランジスタＴｒ１ｐのゲートは、制御回路２に接続されている。
スイッチＴｒ２は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ２ｎと、ＰＭＯＳトランジスタＴｒ２ｐと、から構成されている。スイッチＴｒ２は、スイッチＴｒ１２と、４つのンデンサＣｉｎとの間にそれぞれ設けられている。具体的には、ＮＭＯＳトランジスタＴｒ２ｎ及びＰＭＯＳトランジスタＴｒ２ｐが有する電流路の一端は、スイッチＴｒ１２が有する電流路の一端に接続され、他端はコンデンサＣｉｎの一端に接続されている。また、ＮＭＯＳトランジスタＴｒ２ｎ及びＰＭＯＳトランジスタＴｒ２ｐのゲートは、制御回路２に接続されている。
【００２１】
スイッチＴｒ３は、ＮＭＯＳトランジスタであり、４つのコンデンサＣｉｎとスイッチＴｒ１０との間にそれぞれ設けられている。具体的には、スイッチＴｒ３が有する電流路の一端は、コンデンサＣｉｎの一端に接続され、他端はスイッチＴｒ１０が有する電流路の一端に接続されている。また、スイッチＴｒ３のゲートは、制御回路２に接続されている。
スイッチＴｒ４は、ＰＭＯＳトランジスタであり、スイッチＴｒ１２と第１段目のコンデンサＣｉｎとの間に設けられている。具体的には、このスイッチＴｒ４が有する電流路の一端は、スイッチＴｒ１２が有する電流路の一端に接続され、他端は第１段目のコンデンサＣｉｎの一端に接続されている。そして、このスイッチＴｒ４のゲートは、制御回路２に接続されている。
スイッチＴｒ５は、ＰＭＯＳトランジスタであり、第１の実施の形態と同様に、第１段目のコンデンサＣｉｎと第２段目のコンデンサＣｉｎとの間、第２段目のコンデンサＣｉｎと第３段目のコンデンサＣｉｎとの間、及び、第３段目のコンデンサＣｉｎと第４段目のコンデンサＣｉｎとの間に、それぞれ設けられている。具体的には、スイッチＴｒ５が有する電流路の一端は、前段のコンデンサＣｉｎの他端に接続され、他端は次段のコンデンサＣｉｎの一端に接続されている。また、スイッチＴｒ４のゲートは、制御回路２に接続されている。
【００２２】
スイッチＴｒ６は、ＰＭＯＳトランジスタであり、第１の実施の形態と同様に、電流路の一端が第４段目のコンデンサＣｉｎの他端に接続され、他端が昇圧回路１の出力端子に接続され、ゲートが制御回路２に接続されている。
スイッチＴｒ７は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ７ｎと、ＰＭＯＳトランジスタＴｒ７ｐと、から構成され、電荷回収用のコンデンサＣｃｏと第１段目のコンデンサＣｉｎに付随している浮遊容量Ｃとの間に設けられている。具体的には、ＮＭＯＳトランジスタＴｒ７ｎ及びＰＭＯＳトランジスタＴｒ７ｐが有する電流路の一端は、浮遊容量Ｃの一端に接続され、他端はコンデンサＣｃｏの一端に接続されている。また、ＮＭＯＳトランジスタＴｒ７ｎ及びＰＭＯＳトランジスタＴｒ７ｐのゲートは、制御回路２に接続されている。スイッチＴｒ８は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ８ｎと、ＰＭＯＳトランジスタＴｒ８ｐと、から構成され、第１段目の浮遊容量Ｃと第２段目の浮遊容量Ｃとの間、第１段目の浮遊容量Ｃと第３段目の浮遊容量Ｃとの間、及び、第１段目の浮遊容量Ｃと第４段目の浮遊容量Ｃとの間に、それぞれ設けられている。具体的には、ＮＭＯＳトランジスタＴｒ８ｎ及びＰＭＯＳトランジスタＴｒ８ｐが有する電流路の一端は、第１段目の浮遊容量Ｃの一端に接続され、他端は第２段目から第４段目の各浮遊容量Ｃの一端に接続されている。また、ＮＭＯＳトランジスタＴｒ８ｎ及びＰＭＯＳトランジスタＴｒ８ｐのゲートは、制御回路２に接続されている。
【００２３】
スイッチＴｒ９は、ＰＭＯＳトランジスタであり、電荷回収用のコンデンサＣｃｏとグランドとの間に設けられている。具体的には、スイッチＴｒ９が有する電流路の一端は、コンデンサＣｃｏの他端に接続され、他端はグランドに接続されている。また、スイッチＴｒ９のゲートは、制御回路２に接続されている。
スイッチＴｒ１０は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ１０ｎと、ＰＭＯＳトランジスタＴｒ１０ｐと、から構成されている。スイッチＴｒ１０は、スイッチＴｒ１２と、電荷回収用のコンデンサＣｃｏとの間に設けられている。具体的には、ＮＭＯＳトランジスタＴｒ１０ｎ及びＰＭＯＳトランジスタＴｒ１０ｐが有する電流路の一端は、スイッチＴｒ１２が有する電流路の一端に接続され、他端はコンデンサＣｃｏの一端に接続されている。また、ＮＭＯＳトランジスタＴｒ１０ｎ及びＰＭＯＳトランジスタＴｒ１０ｐのゲートは、制御回路２に接続されている。
スイッチＴｒ１１は、ＰＭＯＳトランジスタであり、電荷回収用のコンデンサＣｃｏと、電源電圧ＶＤＤを入力するために昇圧回路１に設けられた電源入力端子との間に設けられている。具体的には、スイッチＴｒ１１が有する電流路の一端は、電源入力端子に接続され、他端はコンデンサＣｃｏの他端に接続されている。また、スイッチＴｒ１１のゲートは、制御回路２に接続されている。
【００２４】
スイッチＴｒ１２は、電流路が並列に接続されたＮＭＯＳトランジスタＴｒ１２ｎと、ＰＭＯＳトランジスタＴｒ１２ｐと、から構成されている。スイッチＴｒ１２は、昇圧回路１の電源入力端子と、上記各スイッチとの間に設けられている。具体的には、ＮＭＯＳトランジスタＴｒ１２ｎ及びＰＭＯＳトランジスタＴｒ１２ｐが有する電流路の一端は、スイッチＴｒ１，Ｔｒ２、スイッチＴｒ４、及び、スイッチＴｒ１０が有する電流路の一端に接続され、他端は電源入力端子に接続されている。また、ＮＭＯＳトランジスタＴｒ１２ｎ及びＰＭＯＳトランジスタＴｒ１２ｐのゲートは、制御回路２に接続されている。
スイッチＴｒ１３は、電流路が並列に接続されたＮＭＯＳトランジスタＴｒ１３ｎと、ＰＭＯＳトランジスタＴｒ１３ｐと、から構成されている。スイッチＴｒ１３は、スイッチＴｒ３と、グランドとの間に設けられている。具体的には、ＮＭＯＳトランジスタＴｒ１３ｎ及びＰＭＯＳトランジスタＴｒ１３ｐが有する電流路の一端は、スイッチＴｒ３が有する電流路の他端に接続され、他端はグランドに接続されている。また、ＮＭＯＳトランジスタＴｒ１３ｎ及びＰＭＯＳトランジスタＴｒ１３ｐのゲートは、制御回路２に接続されている。
【００２５】
次に、以上のように構成された電源回路の動作について説明する。
始めに、電源回路は、図示せぬ外部電源と、昇圧電圧ＶＵＯＵＴを必要とする図示せぬ外部装置と、に接続される。そして、電源回路は、以下に示す動作を開始し、外部電源から供給された電源電圧ＶＤＤを昇圧し、外部装置に出力する。
図７（Ａ）〜（Ｋ）は、制御回路２がスイッチＴｒ１〜Ｔｒ１３に供給する制御信号の波形をそれぞれ示している。具体的には、図７（Ａ）は、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ１３ｎ及びスイッチＴｒ３のゲートに、図７（Ｂ）は、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ１３ｐのゲートに、図７（Ｃ）は、ＮＭＯＳトランジスタＴｒ２ｎのゲートに、図７（Ｄ）は、ＰＭＯＳトランジスタＴｒ２ｐのゲートに、図７（Ｅ）は、スイッチＴｒ４〜Ｔｒ６のゲートに、図７（Ｆ）は、ＮＭＯＳトランジスタＴｒ７ｎ，Ｔｒ８ｎ及びスイッチＴｒ９のゲートに、図７（Ｇ）は、ＰＭＯＳトランジスタＴｒ７ｐ，Ｔｒ８ｐのゲートに、図７（Ｈ）は、ＮＭＯＳトランジスタＴｒ１０ｎのゲートに、図７（Ｉ）は、ＰＭＯＳトランジスタＴｒ１０ｐ及びスイッチＴｒ１１のゲートに、図７（Ｊ）は、ＮＭＯＳトランジスタＴｒ１２ｎのゲートに、図７（Ｋ）は、ＰＭＯＳトランジスタＴｒ１２ｐのゲートに、それぞれ供給される制御信号の波形を示している。なお、図７（Ａ）〜（Ｋ）中のタイミングＴ１〜Ｔ１３が、電源回路が行う動作の１サイクルに相当する。
【００２６】
１サイクルの最初の期間Ｔ１〜Ｔ２に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ１２ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ２ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１０ｐ、及び、スイッチＴｒ３，Ｔｒ４〜Ｔｒ６，Ｔｒ８，Ｔｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ２ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１０ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ１２ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ９のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ１，Ｔｒ３，Ｔｒ１２，Ｔｒ１３がオンし、スイッチＴｒ２，Ｔｒ４〜Ｔｒ１１がオフする。この状態の昇圧回路１は、図８（Ａ）に示した回路と同等である。
図８（Ａ）に示すように、浮遊容量Ｃは、両端がグランドに接続される。このため、タイミングＴ１で浮遊容量Ｃに電荷が蓄積されている場合は、その電荷が放出される。一方、４つのコンデンサＣｉｎは、互いに並列に接続される。具体的には、各コンデンサＣｉｎは、その一端がグランドに接続され、他端が電源入力端子に接続される。これによって、コンデンサＣｉｎに電源電圧ＶＤＤが供給され、コンデンサＣｉｎが充電される。
【００２７】
次に、期間Ｔ２〜Ｔ３に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ１２ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ２ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１０ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ４〜Ｔｒ６，Ｔｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ２ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１０ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ１２ｐ、及び、スイッチＴｒ３，Ｔｒ９のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ１２がオンし、スイッチＴｒ１〜Ｔｒ１１，Ｔｒ１３がオフする。この状態では、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離されている。このような期間を設けることにより、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止できる。
次に、期間Ｔ３〜Ｔ４に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ２ｎ，Ｔｒ１２ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１０ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ４〜Ｔｒ６，Ｔｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１０ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ２ｐ，Ｔｒ１２ｐ、及び、スイッチＴｒ３，Ｔｒ９のゲートにローレベルの制御信号を、それぞれ供給する。これにより、スイッチＴｒ２，Ｔｒ１２がオンし、スイッチＴｒ１，Ｔｒ３〜Ｔｒ１１，Ｔｒ１３がオフする。この状態の昇圧回路１は、図８（Ｂ）に示した回路と同等である。
【００２８】
図８（Ｂ）に示すように、浮遊容量Ｃは、その一端が電源入力端子に接続され、他端がグランドに接続される。これにより、浮遊容量Ｃに電源電圧ＶＤＤが供給され、浮遊容量Ｃが充電される。一方、コンデンサＣｉｎは、その一端が電源入力端子に接続され、他端がオープンである。これにより、この期間中、コンデンサＣｉｎには電荷が供給されず、コンデンサＣｉｎに蓄積された電荷は放出されない。
次に、期間Ｔ４〜Ｔ５に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、期間Ｔ２〜Ｔ３と実質的に同一の制御信号を各スイッチＴｒ１〜Ｔｒ１３に供給する。これにより、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。
次に、期間Ｔ５〜Ｔ６に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ１２ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ２ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１０ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ２ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１０ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ１２ｐ、及び、スイッチＴｒ３，Ｔｒ４〜Ｔｒ６，Ｔｒ９のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ４〜Ｔｒ６，Ｔｒ１２がオンし、スイッチＴｒ１〜Ｔｒ３，Ｔｒ７〜Ｔｒ１１，Ｔｒ１３がオフする。この状態の昇圧回路１は、図８（Ｃ）に示した回路と同等である。
【００２９】
図８（Ｃ）に示すように、４つのコンデンサＣｉｎは直列に接続される。また、第１段目のコンデンサＣｉｎの一端は電源入力端子に接続され、第４段目のコンデンサＣｉｎの他端は昇圧回路１の出力端子に接続される。一方、浮遊容量Ｃは、その一端がコンデンサＣｉｎの一端に接続され、他端がグランドに接続される。これにより、コンデンサＣｉｎに蓄積された電荷が、外部コンデンサＣｏｕｔに供給されると共に、第２段目から第４段目のコンデンサＣｉｎに付随している浮遊容量Ｃにも供給される。しかし、浮遊容量Ｃは期間Ｔ３〜Ｔ４で電源電圧ＶＤＤによって充電されており、浮遊容量Ｃの両端に印加される電圧は電源電圧ＶＤＤよりも大きい。このため、浮遊容量Ｃの容量値が小さく、コンデンサＣｉｎから浮遊容量Ｃに供給される電荷量は少ない。従って、高い昇圧効率で電源電圧ＶＤＤを昇圧することができる。なお、外部コンデンサＣｏｕｔに供給される昇圧電圧ＶＵＯＵＴは、外部コンデンサＣｏｕｔを介して、図示せぬ外部装置に安定して供給される。
次に、期間Ｔ６〜Ｔ７に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、期間Ｔ２〜Ｔ３と実質的に同一の制御信号を各スイッチＴｒ１〜Ｔｒ１３に供給する。これにより、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。
【００３０】
次に、期間Ｔ７〜Ｔ８に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、期間Ｔ３〜Ｔ４と実質的に同一の制御信号を各スイッチＴｒ１〜Ｔｒ１３に供給する。これにより、昇圧回路１は、図８（Ｂ）に示した回路と同等になる。浮遊容量Ｃは、期間Ｔ３〜Ｔ４に、電源電圧ＶＤＤによって充電され、期間Ｔ５〜Ｔ６でさらに充電されている。期間Ｔ７〜Ｔ８では、期間Ｔ５〜Ｔ６で浮遊容量Ｃに蓄積された分の電荷が、浮遊容量Ｃから放出される。この際、浮遊容量Ｃから放出される電荷の一部は、電源入力端子（電源電圧ＶＤＤが供給される配線）に放出されるため、昇圧回路１（電源回路）全体で消費される電力の増大を抑えることができる。
次に、期間Ｔ８〜Ｔ９に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ２ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１０ｐ，Ｔｒ１２ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ４〜Ｔｒ６，Ｔｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ２ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１０ｎ，Ｔｒ１２ｎ，Ｔｒ１３ｎ、及び、スイッチＴｒ３，Ｔｒ９のゲートにローレベルの制御信号を、それぞれ供給する。これによって、期間Ｔ２〜Ｔ３と同様に、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。
【００３１】
次に、期間Ｔ９〜Ｔ１０に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ７ｎ，Ｔｒ８ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ２ｐ，Ｔｒ１０ｐ，Ｔｒ１２ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ４〜Ｔｒ６，Ｔｒ９，Ｔｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ２ｎ，Ｔｒ１０ｎ，Ｔｒ１２ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ７ｐ，Ｔｒ８ｐ、及び、スイッチＴｒ３のゲートにローレベルの制御信号を、それぞれ供給する。これにより、スイッチＴｒ７〜Ｔｒ９がオンし、スイッチＴｒ１〜Ｔｒ６，Ｔｒ１０〜Ｔｒ１３がオフする。この状態の昇圧回路１は、図８（Ｄ）に示した回路と同等である。
図８（Ｄ）に示すように、各浮遊容量Ｃは、電荷回収用のコンデンサＣｃｏと直列に接続される。これによって、各浮遊容量Ｃに蓄積されていた電荷が、コンデンサＣｃｏに蓄積される。
次に、期間Ｔ１０〜Ｔ１１に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、期間Ｔ８〜Ｔ９と実質的に同一の制御信号をスイッチＴｒ１〜Ｔｒ１３に供給する。これによって、期間Ｔ２〜Ｔ３と同様に、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。
【００３２】
次に、期間Ｔ１１〜Ｔ１２に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ１０ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ２ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１２ｐ、及び、スイッチＴｒ３，Ｔｒ４〜Ｔｒ６のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ２ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１２ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ１０ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ９，Ｔｒ１１のゲートにローレベルの制御信号を、それぞれ供給する。これにより、スイッチＴｒ１，Ｔｒ３，Ｔｒ１０，Ｔｒ１１，Ｔｒ１３がオンし、スイッチＴｒ２，Ｔｒ４〜Ｔｒ９，Ｔｒ１２がオフする。この状態の昇圧回路１は、図８（Ｅ）に示した回路と同等である。
図８（Ｅ）に示すように、浮遊容量Ｃは、両端がグランドに接続される。このため、浮遊容量Ｃに残っている電荷が放出される。一方、コンデンサＣｉｎは、その一端がグランドに接続され、他端がコンデンサＣｃｏの一端に接続される。また、コンデンサＣｃｏの他端は、電源入力端子に接続される。コンデンサＣｃｏは期間Ｔ９〜Ｔ１０で充電されているため、コンデンサＣｉｎは、コンデンサＣｃｏによって充電される。
【００３３】
次に、期間Ｔ１２〜Ｔ１３に、制御回路２は、図７（Ａ）〜（Ｋ）に示すように、ＮＭＯＳトランジスタＴｒ１ｎ，Ｔｒ１３ｎ、ＰＭＯＳトランジスタＴｒ２ｐ，Ｔｒ７ｐ，Ｔｒ８ｐ，Ｔｒ１０ｐ，Ｔｒ１２ｐ、及び、スイッチＴｒ３，Ｔｒ４〜Ｔｒ６，Ｔｒ１１のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ２ｎ，Ｔｒ７ｎ，Ｔｒ８ｎ，Ｔｒ１０ｎ，Ｔｒ１２ｎ、ＰＭＯＳトランジスタＴｒ１ｐ，Ｔｒ１３ｐ、及び、スイッチＴｒ９のゲートにローレベルの制御信号を、それぞれ供給する。これによって、期間Ｔ２〜Ｔ３と同様に、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。
以上で電源回路が行う１サイクルの動作が終了する。そして、次のサイクルの期間Ｔ１〜Ｔ２で、コンデンサＣｉｎが電源電圧ＶＤＤによって充電される。但し、コンデンサＣｉｎは前サイクルの期間Ｔ１１〜Ｔ１２でコンデンサＣｃｏによって充電されているため、次サイクルの期間Ｔ１〜Ｔ２で新たにコンデンサＣｉｎに供給される電荷量は少ない。
【００３４】
（上記動作のまとめ）
以下に、上記した電源回路が行う１サイクルの動作を、図８を用いて整理する。
１．期間Ｔ１〜Ｔ２
昇圧回路１は、制御回路２からの制御信号により、図８（Ａ）に示す回路と同等になり、昇圧用の４つのコンデンサＣｉｎが、電源電圧ＶＤＤによって充電される。
２．期間Ｔ２〜Ｔ３
昇圧回路１のコンデンサＣｉｎ及び浮遊容量Ｃは、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路２からの制御信号によって電圧供給路から切り離される。
【００３５】
３．期間Ｔ３〜Ｔ４
昇圧回路１は、制御回路２からの制御信号により、図８（Ｂ）に示す回路と同等になり、４つの浮遊容量Ｃが、電源電圧ＶＤＤによって充電される。
４．期間Ｔ４〜Ｔ５
昇圧回路１のコンデンサＣｉｎ及び浮遊容量Ｃは、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路２からの制御信号によって電圧供給路から切り離される。
５．期間Ｔ５〜Ｔ６
昇圧回路１は、制御回路２からの制御信号により、図８（Ｃ）に示す回路と同等になる。これにより、昇圧電圧が外部コンデンサＣｏｕｔに出力される。また、この際、コンデンサＣｉｎの電荷は、外部コンデンサＣｏｕｔに供給されると共に、浮遊容量Ｃにも供給される。但し、浮遊容量Ｃは期間Ｔ３〜Ｔ４で予め充電されているため、コンデンサＣｉｎから浮遊容量Ｃに流れる電荷は少ない。
【００３６】
６．期間Ｔ６〜Ｔ７
昇圧回路１のコンデンサＣｉｎ及び浮遊容量Ｃは、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路２からの制御信号によって電圧供給路から切り離される。
７．期間Ｔ７〜Ｔ８
昇圧回路１は、制御回路２からの制御信号により、図８（Ｂ）に示す回路と同等になり、浮遊容量Ｃに蓄積されている電荷の一部が放出される。なお、放出される電荷量は、期間Ｔ５〜Ｔ６で浮遊容量Ｃに蓄積された電荷量にほぼ等しい。
８．期間Ｔ８〜Ｔ９
昇圧回路１のコンデンサＣｉｎ及び浮遊容量Ｃは、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路２からの制御信号によって電圧供給路から切り離される。
９．期間Ｔ９〜Ｔ１０
昇圧回路１は、制御回路２からの制御信号により、図８（Ｄ）に示す回路と同等になり、電荷回収用のコンデンサＣｃｏが、浮遊容量Ｃによって充電される。
【００３７】
１０．期間Ｔ１０〜Ｔ１１
昇圧回路１のコンデンサＣｉｎ及び浮遊容量Ｃは、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止するために、制御回路２からの制御信号によって電圧供給路から切り離される。
１１．期間Ｔ１１〜Ｔ１２
昇圧回路１は、制御回路２からの制御信号により、図８（Ｅ）に示す回路と同等になり、４つの昇圧用コンデンサＣｉｎが、電荷回収用のコンデンサＣｃｏによって充電される。また、浮遊容量Ｃに残っている電荷が放出される。
以上で、電源回路が行う１サイクルの動作が終了する。
上記したように、昇圧電圧を出力する前に、予め浮遊容量Ｃを充電することによって、電源電圧ＶＤＤを効率よく昇圧することができる。
また、期間Ｔ１１〜Ｔ１２で浮遊容量Ｃに蓄積された電荷を放出する前に、浮遊容量Ｃに蓄積された電荷の一部を電源入力端子に放出することによって、電源回路で消費される電力の増大を抑えることができる。これにより、電源回路のエネルギー効率が良くなる。
また、浮遊容量Ｃに蓄積された電荷をコンデンサＣｃｏで回収し、次のサイクルでコンデンサＣｉｎを充電するために使用するため、電源回路の消費電力が低い。
【００３８】
（第３の実施の形態）
次に、本発明の第３の実施の形態にかかる電源回路について図面を参照して説明する。
第３の実施の形態にかかる電源回路を構成する昇圧回路１は、図９に示すように構成されている。具体的には、昇圧回路１は、コンデンサＣｉｎと、スイッチＴｒ１〜Ｔｒ５と、から構成されている。
コンデンサＣｉｎは、第１段目から第４段目までの４つ設けられている。このコンデンサＣｉｎは、第１及び第２の実施の形態と同様に、電源電圧ＶＤＤを昇圧するために設けられた昇圧用のコンデンサである。また、各コンデンサＣｉｎには、浮遊容量Ｃが必然的に付随している。図９に示すように、浮遊容量Ｃの一端はコンデンサＣｉｎの一端に接続され、他端はグランドに接続される。但し、図３に示したように、浮遊容量Ｃの一端は拡散層であり、他端は半導体基板であるため、図９に示すように、浮遊容量Ｃの接続関係は、第１及び第２の実施の形態とは必然的に異なっている。なお、コンデンサＣｉｎの並びは、図面の左側から右側に向かって、第１段目から第４段目とする。
【００３９】
スイッチＴｒ１は、電流路が並列に接続された、ＮＭＯＳトランジスタＴｒ１ｎと、ＰＭＯＳトランジスタＴｒ１ｐと、から構成されている。スイッチＴｒ１は、電源電圧ＶＤＤを供給するために昇圧回路１に設けられた電源入力端子と、４つのコンデンサＣｉｎとの間にそれぞれ設けられている。具体的には、ＮＭＯＳトランジスタＴｒ１ｎ及びＰＭＯＳトランジスタＴｒ１ｐが有する電流路の一端は、電源入力端子に接続され、他端はコンデンサＣｉｎの一端に接続されている。また、ＮＭＯＳトランジスタＴｒ１ｎ及びＰＭＯＳトランジスタＴｒ１ｐのゲートは、制御回路２に接続されている。
スイッチＴｒ２は、ＮＭＯＳトランジスタであり、４つのコンデンサＣｉｎとグランドとの間にそれぞれ設けられている。具体的には、スイッチＴｒ２が有する電流路の一端は、コンデンサＣｉｎの他端に接続され、他端はグランドに接続されている。また、スイッチＴｒ２のゲートは、制御回路２に接続されている。
【００４０】
スイッチＴｒ３は、ＰＭＯＳトランジスタであり、電源入力端子と第１段目のコンデンサＣｉｎとの間に設けられている。具体的には、このスイッチＴｒ３が有する電流路の一端は、電源入力端子に接続され、他端は第１段目のコンデンサＣｉｎの他端に接続されている。そして、このスイッチＴｒ３のゲートは、制御回路２に接続されている。
スイッチＴｒ４は、ＰＭＯＳトランジスタであり、第１段目のコンデンサＣｉｎと第２段目のコンデンサＣｉｎとの間、第２段目のコンデンサＣｉｎと第３段目のコンデンサＣｉｎとの間、及び、第３段目のコンデンサＣｉｎと第４段目のコンデンサＣｉｎとの間に、それぞれ設けられている。具体的には、これらのスイッチＴｒ４が有する電流路の一端は、前段のコンデンサＣｉｎの一端に接続され、他端は次段のコンデンサＣｉｎの他端に接続されている。また、これらのスイッチＴｒ４のゲートは、制御回路２に接続されている。
スイッチＴｒ５は、ＰＭＯＳトランジスタであり、第１の実施の形態と同様に、電流路の一端が第４段目のコンデンサＣｉｎの一端に接続され、他端が昇圧回路１の出力端子に接続され、ゲートが制御回路２に接続されている。
【００４１】
次に、以上のように構成された電源回路の動作について説明する。
始めに、電源回路は、図示せぬ外部電源と、昇圧電圧ＶＵＯＵＴを必要とする図示せぬ外部装置と、に接続される。そして、電源回路は、以下に示す動作を開始し、外部電源から供給された電源電圧ＶＤＤを昇圧し、外部装置に出力する。
図１０（Ａ）〜（Ｃ）は、制御回路２がスイッチＴｒ１〜Ｔｒ５に供給する制御信号の波形をそれぞれ示している。具体的には、図１０（Ａ）は、ＮＭＯＳトランジスタＴｒ１ｎ及びスイッチＴｒ２に供給される制御信号の波形を、図１０（Ｂ）は、ＰＭＯＳトランジスタＴｒ１ｐに供給される制御信号の波形を、図１０（Ｃ）は、スイッチＴｒ３〜Ｔｒ５に供給される制御信号の波形を、それぞれ示している。なお、図１０（Ａ）〜（Ｃ）中のタイミングＴ１〜Ｔ５が、電源回路が行う動作の１サイクルに相当する。
１サイクルの最初の期間Ｔ１〜Ｔ２に、制御回路２は、図１０（Ａ）〜（Ｃ）に示すように、ＮＭＯＳトランジスタＴｒ１ｎ、及び、スイッチＴｒ２〜Ｔｒ５のゲートにハイレベルの制御信号を、ＰＭＯＳトランジスタＴｒ１ｐのゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ１，Ｔｒ２がオンし、スイッチＴｒ３〜Ｔｒ５がオフする。この状態の昇圧回路１は、図１１（Ａ）に示した回路と同等である。
【００４２】
図１１（Ａ）に示すように、４つのコンデンサＣｉｎ及び浮遊容量Ｃは、互いに並列に接続される。具体的には、コンデンサＣｉｎ及び浮遊容量Ｃは、その一端が電源入力端子に接続され、他端がグランドに接続される。これにより、コンデンサＣｉｎ及び浮遊容量Ｃが、電源電圧ＶＤＤによって充電される。
次に、期間Ｔ２〜Ｔ３に、制御回路２は、図１０（Ａ）〜（Ｃ）に示すように、ＰＭＯＳトランジスタＴｒ１ｐ及びスイッチＴｒ３〜Ｔｒ５のゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ及びスイッチＴｒ２のゲートにローレベルの制御信号を、それぞれ供給する。これによって、全てのスイッチＴｒ１〜Ｔｒ５がオフし、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。このような期間を設けることにより、コンデンサＣｉｎに蓄積された電荷が、スイッチのオン、オフの切り替えによって漏れ出すことを防止できる。
【００４３】
次に、期間Ｔ３〜Ｔ４に、制御回路２は、図１０（Ａ）〜（Ｃ）に示すように、ＰＭＯＳトランジスタＴｒ１ｐのゲートにハイレベルの制御信号を、ＮＭＯＳトランジスタＴｒ１ｎ、及び、スイッチＴｒ２〜Ｔｒ５のゲートにローレベルの制御信号を、それぞれ供給する。これによって、スイッチＴｒ３〜Ｔｒ５がオンし、スイッチＴｒ１，Ｔｒ２がオフする。この状態の昇圧回路１は、図１１（Ｂ）に示す回路と同等である。
図１１（Ｂ）に示すように、４つのコンデンサＣｉｎは直列に接続される。また、第１段目のコンデンサＣｉｎの他端は電源入力端子に接続され、第４段目のコンデンサＣｉｎの一端は昇圧回路１の出力端子に接続される。一方、浮遊容量Ｃは、その一端がコンデンサＣｉｎの一端に接続され、他端がグランドに接続される。これにより、コンデンサＣｉｎに蓄積された電荷が、外部コンデンサＣｏｕｔに供給されると共に、第２段目から第４段目のコンデンサＣｉｎに付随している浮遊容量Ｃにも供給される。しかし、浮遊容量Ｃの一端はコンデンサＣｉｎを介して電源入力端子に接続されているため、浮遊容量Ｃに印加される逆バイアス電圧は、第１及び第２の実施の形態よりも大きい。このため、浮遊容量Ｃの容量は、第１及び第２の実施の形態よりも小さくなる。また、浮遊容量Ｃは期間Ｔ１〜Ｔ２で電源電圧ＶＤＤによって充電されているため、コンデンサＣｉｎから浮遊容量Ｃに供給される電荷量は第１及び第２の実施の形態よりも少ない。従って、第１及び第２の実施の形態よりも高い昇圧効率で電源電圧ＶＤＤを昇圧することができる。なお、外部コンデンサＣｏｕｔに供給される昇圧電圧ＶＵＯＵＴは、外部コンデンサＣｏｕｔを介して、図示せぬ外部装置に安定して供給される。
【００４４】
次に、期間Ｔ４〜Ｔ５に、制御回路２は、図１０（Ａ）〜（Ｃ）に示すように、期間Ｔ２〜Ｔ３と実質的に同一の制御信号をスイッチＴｒ１〜Ｔｒ５に供給する。これによって、期間Ｔ２〜Ｔ３と同様に、コンデンサＣｉｎ及び浮遊容量Ｃは、電圧供給路から切り離される。
以上で電源回路が行う１サイクルの動作が終了する。そして、次のサイクルの期間Ｔ１〜Ｔ２で、浮遊容量Ｃに蓄積されている電荷の一部が電源入力端子に放出される。このとき放出される電荷量は、前サイクルの期間Ｔ３〜Ｔ４で浮遊容量Ｃに蓄積された電荷量にほぼ等しい。なお、浮遊容量Ｃから放出される電荷の一部は、電源入力端子（電源電圧ＶＤＤが供給される配線）に放出されるため、昇圧回路１（電源回路）全体で消費される電力の増大を抑えることができる。
以上に示したように、浮遊容量Ｃに大きい逆バイアス電圧が印加されるように、回路を構成することによって、第１及び第２の実施の形態よりも高い昇圧効率で昇圧電圧を生成することができる。
【００４５】
なお、この発明は、浮遊容量Ｃを充電した後に昇圧電圧ＶＵＯＵＴを出力することができるのであれば、上記実施の形態で説明した電源回路に限定されず、任意の構成に変更・応用することができる。
例えば、電源電圧ＶＤＤを昇圧するためのコンデンサＣｉｎの数は、電源電圧ＶＤＤを何倍に昇圧するかによって自由に変更することができる。
また、第３の実施の形態で示した昇圧回路１に、第２の実施の形態で示したような電荷回収用のコンデンサＣｃｏを設け、浮遊容量Ｃに蓄積された電荷を回収し、コンデンサＣｉｎを充電するために使用してもよい。この場合、例えば、コンデンサＣｃｏの一端は、コンデンサＣｉｎの一端に接続され、他端はスイッチを介してグランドに接続される。そして、制御回路２は、上記と同様にスイッチのオン、オフを制御することによって、浮遊容量Ｃの電荷を回収し、コンデンサＣｉｎを充電する。
【００４６】
【発明の効果】
以上の説明から明らかなように、この発明によれば、昇圧電圧を出力する際にコンデンサから浮遊容量に供給される電荷量が少ないので、供給電圧を効率よく昇圧することができる。即ち、低い消費電力で、効率よく供給電圧を昇圧することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる電源回路の構成図である。
【図２】図１に示した電源回路を構成する昇圧回路の構成を示す回路図である。
【図３】昇圧回路を構成するコンデンサに付随する浮遊容量を示す図である。
【図４】図１に示した電源回路を構成する制御回路が供給する制御信号の波形図である。
【図５】図２に示した昇圧回路の、制御信号によって制御されている各期間毎の等価回路を示す図である。
【図６】第２の実施の形態にかかる電源回路を構成する昇圧回路の回路図である。
【図７】第２の実施の形態にかかる電源回路を構成する制御回路が供給する制御信号の波形図である。
【図８】図６に示した昇圧回路の、制御信号によって制御されている各期間毎の等価回路を示す図である。
【図９】第３の実施の形態にかかる電源回路を構成する昇圧回路の回路図である。
【図１０】第３の実施の形態にかかる電源回路を構成する制御回路が供給する制御信号の波形図である。
【図１１】図９に示した昇圧回路の、制御信号によって制御されている各期間毎の等価回路を示す図である。
【符号の説明】
１・・・昇圧回路、２・・・制御回路、Ｔｒ１〜Ｔｒ１３・・・スイッチ、Ｃｉｎ・・・コンデンサ、Ｃｃｏ・・・コンデンサ、Ｃｏｕｔ・・・外部コンデンサ、Ｃ・・・浮遊容量
【図１】
0004329196.tif 000002
【図２】
0004329196.tif 000003
【図３】
0004329196.tif 000004
【図４】
0004329196.tif 000005
【図５】
0004329196.tif 000006
【図６】
0004329196.tif 000007
【図７】
0004329196.tif 000008
【図８】
0004329196.tif 000009
【図９】
0004329196.tif 000010
【図１０】
0004329196.tif 000011
【図１１】
0004329196.tif 000012