(57)【特許請求の範囲】
【請求項１】
交互に隣接して配置した第１の電極と第２の電極と、前記第１及び第２の電極と交差するように配置された第３の電極とを備え、前記第１及び第２の電極と前記第３の電極との交差部分に表示セルが形成されるプラズマディスプレイの駆動方法であって、
１表示画面に相当する１表示フレームは複数のサブフレームを備え、点灯するサブフレームを組み合わせて階調表示を行い、
各サブフレームは、
表示セルの壁電荷分布を初期化するリセット期間と、
該リセット期間の後、前記表示セルの壁電荷を表示データに応じた状態に設定するアドレス期間と、
該アドレス動作で設定された前記表示セルの状態に応じて、点灯セルを選択的に発光させるサステイン期間とを備え、
前記リセット期間に前記第１の電極と前記第２の電極間に印加されるリセット電圧差と、前記アドレス期間に前記第１の電極と前記第２の電極間に印加されるアドレス電圧差は、各サブフレーム毎に任意に設定され、表示フレーム内に、前記リセット電圧差及び前記アドレス電圧差の少なくとも一方が異なる複数のサブフレームを備えることを特徴とするプラズマディスプレイの駆動方法。
【請求項２】
請求項１に記載のプラズマディスプレイの駆動方法であって、前記リセット電圧差及び前記アドレス電圧差の少なくとも一方は、前記サステイン期間の長いサブフレームより前記サステイン期間の短いサブフレームにおいて大きいプラズマディスプレイの駆動方法。
【請求項３】
請求項１に記載のプラズマディスプレイの駆動方法であって、各表示フレームは、前のフレームの終了状態にかかわらず全面でリセット放電を行うフレームリセット期間を当該フレームの最初に備え、
前記リセット電圧差及び前記アドレス電圧差の少なくとも一方は、前記フレームリセット期間に近いサブフレームより前記フレームリセット期間から遠いサブフレームにおいて大きいプラズマディスプレイの駆動方法。
【請求項４】
請求項１に記載のプラズマディスプレイの駆動方法であって、前記アドレス期間には、前記第２の電極には順次スキャンパルスが印加されると共に、前記第３の電極には前記スキャンパルスに同期して表示データに対応する信号が印加され、
前記スキャンパルスのパルス幅は、各サブフレーム毎に任意に設定され、
前記リセット電圧差及び前記アドレス電圧差は、各サブフレーム毎に前記スキャンパルスのパルス幅に応じて任意に設定されるプラズマディスプレイの駆動方法。
【請求項５】
請求項１に記載のプラズマディスプレイの駆動方法であって、前記リセット期間に前記第１の電極と前記第２の電極間に印加する信号は時間の経過と共に電圧が変化する信号であり、該信号は時間の経過と共に出力電圧が変化する回路の駆動時間を制御することにより実現されるプラズマディスプレイの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイの駆動方法に関し、特に各表示フレームを複数のサブフレームで構成し、点灯するサブフレームの組合せにより階調表示するプラズマディスプレイの駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイ（ＰＤ）装置は、自己発光型であるので視認性がよく、薄型で大画面表示及び高速表示が可能であることから、ＣＲＴに替わる表示装置として注目されている。
図１は、ＰＤ装置の基本構成を示す図である。
【０００３】
図１に示すように、プラズマディスプレイパネル（ＰＤＰ）１０では、Ｘ電極（第１の電極：サステイン電極）Ｘ１、Ｘ２、…とＹ電極（第２の電極：スキャン電極）Ｙ１、Ｙ２、…とを隣接して交互に配置し、Ｘ及びＹ電極に垂直な方向にアドレス電極（第３の電極）Ａ１、Ａ２、…を配置する。Ｘ電極とＹ電極の組み、すなわち、Ｘ１とＹ１、Ｘ2 とＹ２、…の間に表示ラインが形成され、各表示ラインとアドレス電極が交差する部分に表示セル（以下、単にセルと称する。）が形成される。
【０００４】
Ｘ電極は共通にＸサステイン回路１４に接続され、同じ駆動信号が印加される。Ｙ電極はそれぞれＹスキャンドライバ１２に接続され、後述するアドレス動作時には順次スキャンパルスが印加されるが、それ以外の時にはＹサステイン回路１３により同じ駆動信号が印加される。アドレス電極は、アドレスドライバ１１に接続され、アドレス動作時にはスキャンパルスに同期して、点灯セルと非点灯セルを選択するアドレス信号が印加されるが、それ以外の時には同じ駆動信号が印加される。制御回路１５は、上記の各部を制御する信号を出力する。
【０００５】
図２は、ＰＤ装置における駆動シーケンスを説明するためのフレームの構成を示す図である。プラズマディスプレイの放電は、オン又はオフの２値の状態しかとれないため、発光の回数を変えて階調を表現する。そのため、図２に示すように、１画面の表示に相当する１フレームを、複数個のサブフレームに分割する。各サブフレームは、リセット期間、アドレス期間、及びサステイン期間より構成される。リセット期間では、前のサブフィールドでの点灯状態にかかわらず、すべてのセルを均一な状態、例えば、壁電荷を消去した状態や壁電荷が一様に形成されている状態にするための動作が行われる。アドレス期間では、表示データに応じてセルのオンやオフの状態を決定するために、選択的な放電（アドレス放電）が行われ、オン状態のセルに次のサステイン動作で放電して発光するのに必要な壁電荷が形成される。サステイン期間は、アドレス期間にオン状態に設定されたセルで繰り返し放電を行わせ、発光させる。サステイン期間の長さ、つまり発光回数はそれぞれのサブフィールドで異なっており、例えば、各サブフレームの発光回数の比率を、１：２：４：８…という具合に設定し、各セル毎に階調に応じて発光させるサブフレームを組み合わせれば、階調表示が行える。
【０００６】
図３は、プラズマディスプレイパネルの従来の駆動方法の例を示す波形図である。図示のように、リセット期間では、Ｘ電極に放電開始電圧以上の高い電圧Ｖｗ、例えば３００Ｖのパルスを印加する。このパルスの印加によって、前のサブフィールドの点灯状態にかかわらず、すべてのセルで放電が発生し、壁電荷が形成される。次にこのパルスを取り去ると、壁電荷自体の電圧によって再度放電を開始するが、電極間には電位差がないため、放電によって発生した空間電荷は中和して壁電荷のない均一な状態が実現できる。アドレス期間においては、Ｙ電極にスキャンパルスを順次印加し、その表示ラインの点灯させるセルのアドレス電極にはアドレスパルス（アドレス信号）を印加して放電を行う。この放電はＸ電極側にも広がり、Ｘ電極とＹ電極間には壁電荷が形成される。このスキャンをすべての表示ラインに渡って実行する。アドレス期間においては、アドレスパルスを印加したセルでは放電が発生し、アドレスパルスを印加しないセルでは放電が発生しないことが必要であり、アドレスパルスの電圧は各種の誤差要因を考慮して決定される。次に、サステイン期間において、Ｘ電極とＹ電極に、電圧Ｖｓ（約１７０Ｖ）のサステインパルスを繰り返し印加する。サステインパルスが印加されると、アドレス期間に壁電荷が形成されたセルは、サステインパルスの電圧に壁電荷の電圧が重畳されて放電開始電圧以上となり放電を開始する。アドレス期間に壁電荷が形成されなかったセルは放電しない。なお、ほとんどの電荷は中和するが、多少のイオンや準安定原子は放電空間内に留まる。次のアドレス放電でこの残った電荷を利用して、アドレス放電を確実に発生させるための種火として作用させることも行われている。これは、一般的に種火効果又はプライミング効果と呼ばれている。
【０００７】
図４は、本出願人が特開2000-75835号公報で開示している従来の駆動方法の他の例を示す図である。この駆動方法は、リセットパルスを電圧が緩やかに変化する鈍波とすることで、微弱なリセット放電を生じさせ、リセット放電によるコントラストの低下を抑制することができる。なお、特開2000-75835号公報は、リセット期間の終了時にＸ電極とＹ電極間に印加する電圧により蓄積される壁電荷を任意の量とすることが可能で、Ｙ電極に印加される鈍波波形の電圧を、アドレス時にスキャンパルスが印加されない時の電圧とスキャンパルスの電圧との間の任意の電圧とすることで、安定したアドレス放電が行えることを開示している。
【０００８】
以上が、プラズマディスプレイ装置の基本的な構成と動作であるが、各種の変形例が提案されている。例えば、図２のフレーム構成で、同じ発光回数のサブフィールドを複数個設けて、動画表示がスムーズになるようにすることが行われている。また、１フレームの最初のサブフィールドでのみ書込み放電を伴うリセット動作を行い、それ以降のサブフィールドのリセット動作では書込み放電を行わない場合もある。更に、全セルでリセットを行わず、前のサブフィールドで点灯したセルのみリセットを行う場合もある。更に、リセット動作で均一な壁電荷を残し、アドレス動作では非点灯セルを選択して壁電荷を消去する消去アドレス法が行われる場合もある。更に、リセットパルスを取り去った後のＸ電極とＹ電極間に電位差を与えることにより、所望の電荷を残して、アドレス動作時に利用する場合もある。更に、本出願人は、特許第２８０１８９３号で、Ｘ電極とＹ電極の間のすべてのスリット、すなわち、各Ｙ電極と両側のＸ電極との間で表示ラインを形成することにより、Ｘ電極とＹ電極の本数を変えずに表示ライン数を２倍にするＡＬＩＳ方式と呼ばれるプラズマディスプレイ装置を開示している。
【０００９】
以上のように、プラズマディスプレイ装置には各種の変形例があるが、本願発明はそのいずれにも適用可能である。
プラズマディスプレイ装置は、ＣＲＴを凌ぐ高画質が要求されている。高画質の要素としては、高精細、高階調性、高輝度化、高コントラストなどがある。高精細にするには、画素ピッチを細かくして表示ライン数及び表示セル数を増加させる必要があり、上記のＡＬＩＳ方式は高精細化を低コストで実現する構成である。高コントラストにするには、リセットパルスなどの画像に関係しない放電の強度や回数を減少させる。
【００１０】
高階調にするには、フレーム内のサブフィールドの個数を増加させて、表現できる階調数を増加させる必要があるが、これにはリセット期間やアドレス期間に要する時間を短縮するか、サステイン放電の周期を短縮する必要がある。また、高輝度にするには、１回のサステイン放電の強度を増加させることでも可能であるが、これは螢光体の劣化を招くという問題があり、他の方法としては、フレーム内のサステイン放電の回数を増加させる方法がある。サステイン放電の回数を増加させるには、上記のように、サステイン放電の周期を短縮するか、リセット期間やアドレス期間に要する時間を短縮してサステイン期間の割合を増加させるかである。しかし、サステイン動作周期の短縮は、現状の構成ではサステイン放電を安定して発生させる上で限界がある。そこで、高階調化及び高輝度化の観点から、リセット期間やアドレス期間に要する時間の短縮が望まれている。特に、アドレス期間は、スキャンパルスを順次印加するためリセット期間に比べて長く、スキャンパルスを狭くできれば時間短縮の効果が大きい。
【００１１】
アドレス動作におけるアドレス電極とＹ電極間の電圧は、アドレスパルスの電圧とスキャンパルスの電圧の差（或いは、それにリセット期間に形成された壁電荷による実効的な電圧を加えた電圧）であり、この実効電圧が放電閾値電圧を超えると放電する。この時の実効電圧と放電閾値電圧との差が大きいとアドレス放電を開始するまでの遅れが小さくなるので、スキャンパルスの幅を狭くすることができ、差が小さいとアドレス放電を開始するまでの遅れが大きくなるので、スキャンパルスの幅を広くする必要がある。すなわち、アドレス動作におけるアドレス電極とＹ電極間の実効電圧とスキャンパルスの幅は、トレードオフの関係にある。従って、狭いスキャンパルスで動作させる１つの方法は、アドレスパルスとスキャンパルスの電圧差を大きくすることである。
【００１２】
また、アドレスパルスの電圧は、各種の誤差要因を考慮して、アドレスパルスが印加されたセルではアドレス放電が発生し、アドレスパルスが印加されないセルではアドレス放電が発生しないように決定する必要がある。具体的には、アドレスパルスの電圧を各セルに印加される実効電圧のばらつき以上に設定し、アドレスパルスの電圧の１／２が印加された時に放電閾値電圧になるように、スキャンパルスの電圧（及びリセット期間に形成された壁電荷による実効的な電圧）を決定している。スキャンパルスは、アドレスパルスとの差電圧が問題であり、アドレスパルスが正極性であるとするとスキャンパルスは負極性である。前述のように差電圧を大きくするためには、例えば、スキャンパルスの電圧を低下させる必要があるが、この場合にはＹスキャンドライバの耐圧の問題が生じる。
【００１３】
そこで、リセット期間で次のアドレス動作に有効な壁電荷を残し、この残留壁電荷による電圧を利用してアドレスパルスとスキャンパルスの電圧差を実効的に高くすることも有効である。
以上説明したような点を考慮して、アドレスパルスの電圧、スキャンパルスの電圧と幅、及びリセット期間に残留させる壁電荷を、表示データに応じたアドレス放電が確実に発生するようにスキャンパルスの幅を決定している。
【００１４】
【発明が解決しようとする課題】
プラズマディスプレイ装置では、階調を表現するために、図２に示すようなサブフレーム構成を有し、各セル毎に表示レベルに応じて発光させるサブフレームを選択している。アドレスパルスの電圧、スキャンパルスの電圧と幅、及びリセット期間に残留させる壁電荷は、一般的にはこれらの条件はすべてのサブフレームで同じであった。
【００１５】
しかし、リセット期間とアドレス期間の条件を各サブフレームで同一とした場合、サブフレームによってアドレス放電の発生の遅れが異なる。このアドレス放電発生の遅れは、プライミング効果の不足によって発生し、アドレス放電を発生しにくくする。前述のように、放電により発生した電荷は壁電荷となったり中和するが、多少のイオンや準安定原子は放電空間内に留まり、プライミング効果を提供する。放電空間内の電荷は放電の強度に応じて発生し、徐々に中和して消滅する。そのため、大きな重みのサブフレームが点灯した場合には、サステイン放電が多数回行われるので大きなプライミング効果を生じるが、小さな重みのサブフレームが点灯した場合には、サステイン放電が行われる回数が少ないので、発生するプライミング効果は小さい。また、プライミング効果は放電後に時間の経過と共に徐々に減少する。そのため、例えば、暗い表示が続く場合には、各フレームで小さな重みのサブフレームのみが点灯するので、そのサブフレームによるプライミング効果が小さい上、次のフレームまで点灯するサブフレームがないため、プライミング効果が減少して、次のフレームでそのサブフレームのアドレス期間にはプライミング効果が非常に小さくなってしまい、アドレス放電が発生しにくくなる。
【００１６】
従来は、このような場合でも確実にアドレス動作が行えるように、アドレスパルスの電圧、スキャンパルスの電圧と幅、及びリセット期間に残留させる壁電荷などの条件を決定していた。サブフレーム毎の差はアドレス動作時の実効電圧のばらつきを増大させるので、その分アドレスパルスの電圧を大きくするか、スキャンパルスの幅を広くして許容範囲を広げていた。しかし、アドレスパルスの電圧を高くする場合には耐圧の高いアドレスドライバを使用する必要があり、コスト増加という問題を生じる。一方、スキャンパルスの幅を広くした場合には、アドレス期間が増加するという問題を生じる。
【００１７】
このように、アドレスパルスの電圧を低くすると共にスキャンパルスの幅も狭くするという両方の条件を満たす方法は従来行われていなかった。
本発明は、アドレスパルスの電圧が低く且つスキャンパルスの幅も狭くてもアドレス動作のための放電が確実に発生するプラズマディスプレイの駆動方法を実現することを目的とする。
【００１８】
【課題を解決するための手段】
本発明のプラズマディスプレイの駆動方法は、リセット期間に壁電荷を残すように第１の電極（Ｘ電極）と第２の電極（Ｙ電極）間に印加される電圧に差を設ける駆動方法であり、上記目的を実現するため、リセット期間に第１の電極と第２の電極間に印加されるリセット電圧差と、アドレス期間に第１の電極と第２の電極間に印加されるアドレス電圧差は、各サブフレーム毎に任意に設定され、リセット電圧差及びアドレス電圧差の少なくとも一方は、少なくとも１つのサブフレームで異なる。
【００１９】
リセット期間に第１の電極と第２の電極間に印加されるリセット電圧差は、リセット期間に残す壁電荷に関係する。また、アドレス電圧差と壁電荷による電圧を合わせた電圧が、アドレス動作時に第１の電極と第２の電極間に印加される実効電圧である。本発明によれば、アドレス期間に第１の電極と第２の電極間に印加されるアドレス電圧差又はリセット期間に残す壁電荷又はその両方（すなわち実効電圧）が、サブフレーム毎に最適な量に設定される。従って、これまで考慮していたサブフレームによるアドレス放電の遅れを考慮する必要がなくなり、すべてのサブフレームでスキャンパルスの幅を同じように狭くでき、アドレス期間に要する時間を短縮できる。
【００２０】
アドレス動作時の実効電圧は、サステイン期間の長いサブフレームよりサステイン期間の短いサブフレームにおいて大きくする。また、表示フレームが全面でリセット放電を行うフレームリセット期間をフレームの最初に備える場合には、アドレス動作時の実効電圧は、フレームリセット期間に近いサブフレームよりフレームリセット期間から遠いサブフレームにおいて大きくする。
【００２１】
更に、アドレス動作時の実効電圧と共にスキャンパルスの幅も、各サブフレーム毎に設定するようにしてもよい。
本発明の駆動方法は、リセット期間に第１の電極と第２の電極間に印加する鈍波パルスの終了時の電圧を変えて所望の壁電荷を残す方法である。終了時の電圧を変えるには、この鈍波パルスを発生する回路が時間の経過と共に出力電圧が変化する回路であり、その駆動時間を制御することにより実現される。
【００２２】
【発明の実施の形態】
図５は、本発明の第１実施例のフレーム構成を示す図である。図示のように、１フレームでは、サブフレーム１（ＳＦ１）、ＳＦ２、…、ＳＦ６の６個のサブフレームが順番に配置され、各サブフレームのサステイン期間はＳＦ１、ＳＦ２、…、ＳＦ６の順に長くなる。
【００２３】
図６は、第１実施例の各サブフレームにおける駆動波形を示す図であり、サブフレームに応じてサステイン期間の長さ（すなわちサステインパルス数）が異なると共に、ΔＶａｄｄ−ΔＶｈが任意に設定される。
図示のように、各ＳＦのリセット期間は、リセット期間（書込み）とリセット期間（電荷調整）の２つの期間に分けられる。リセット期間（書込み）では、Ｘ電極に徐々に電圧が低下する鈍波パルスを、Ｙ電極に徐々に電圧が増加する鈍波パルスを印加してリセット放電を発生させている。リセット放電により、Ｘ電極側には正の電荷が蓄積され、Ｙ電極側には負の電荷が蓄積される。しかし、鈍波パルスによる放電は小さく、リセット放電による不要な発光量を小さくできるという利点がある。しかし、鈍波パルスによるリセット放電で生じるプライミング効果は非常に小さく、十分なプライミング効果が得られない。そのため、後のアドレス期間におけるアドレス放電ではサステイン放電による生じるプライミング効果が重要になる。
【００２４】
次のリセット期間（電荷調整）では、Ｘ電極に所定の電圧（ここではサステインパルスの正側と同じ電圧）を印加し、Ｙ電極に徐々に電圧が低下する鈍波パルスを印加して前のリセット期間（書込み）で蓄積された壁電荷を減少させる。この時、Ｘ電極印加する電圧はＹ電極に印加する電圧より高く、その間の電圧差はΔＶｈである。前述の特開2000-75835号公報に開示されているように、この電圧差ΔＶｈと残留する壁電荷の量の間には所定の関係があり、電圧差ΔＶｈを小さくすると壁電荷の量が増加する。なお、リセット期間（電荷調整）では、リセット期間（書込み）で蓄積された壁電荷を減少させるので、リセット期間（書込み）のリセット放電の強度も、リセット期間（電荷調整）の終了後に残留する壁電荷に関係する。リセット放電の強度は、リセット期間（書込み）のＸ電極とＹ電極間の電圧に関係する。いずれにしろ、リセット期間（電荷調整）の終了後には、図７に示すように、Ｙ電極上には負の電荷が、Ｘ電極及びアドレス電極上には正の電荷が蓄積される。蓄積される電荷の量は、ΔＶｈが小さければ大きくなり、またリセット期間（書込み）のＸ電極とＹ電極間の電圧が大きくなると大きくなる。
【００２５】
次のアドレス期間では、Ｘ電極に上記の所定の電圧（サステインパルスの正側と同じ電圧）よりΔＶｘ高い電圧を印加し、Ｙ電極にサステインパルスの中間電圧を印加した上で、幅Ｔｓのスキャンパルスを順次印加する。スキャンパルスを印加した時のＸ電極とＹ電極間の電圧差はΔＶａｄｄである。スキャンパルスの電圧は、リセット期間（電荷調整）の最後にＹ電極に印加された鈍波パルスの電圧よりΔＶα低い。また、スキャンパルスの印加に同期してアドレス電極にアドレスパルスを印加する。ここで、アドレス放電時にＸ電極とＹ電極の間に印加される実効電圧は、ΔＶａｄｄに壁電荷による電圧を重畳した電圧である。上記のように壁電荷による電圧はΔＶｈに関係するので、アドレス放電時にＸ電極とＹ電極の間に印加される実効電圧は、ΔＶａｄｄ−ΔＶｈに関係する。すなわち、ΔＶａｄｄ−ΔＶｈが大きいほど、アドレス放電が発生しやすい。後のサステイン期間は、従来と同様であり、説明は省略する。
【００２６】
前述のように、放電により発生した電荷の一部は放電空間内に留まり、プライミング効果を提供する。第１実施例では、上記のようにリセット期間（書込み）のリセット放電によるプライミング効果が小さいので、主としてサステイン放電によるプライミング効果が問題になる。大きな重みのサブフレームが点灯した場合には、サステイン放電が多数回行われるので大きなプライミング効果を生じる。従って、大きな重みのサブフレームが点灯する場合には、隣接する小さな重みのサブフレームにもプライミング効果を与えるだけでなく、次のフレームの大きな重みのサブフレームまでプライミング効果が持続するので、プライミング効果は問題にならない。これに対して、小さな重みのサブフレームのみが点灯する場合にはプライミング効果が小さく、次のフレームの小さな重みのサブフレームが点灯するまでには、プライミング効果は非常に小さくなる。そのため、プライミング効果の減少が問題になるのは小さな重みのサブフレームである。
【００２７】
第１実施例では、小さな重みのサブフレームＳＦ１やＳＦ２などにおけるΔＶａｄｄ−ΔＶｈを、大きな重みのサブフレームＳＦ５やＳＦ６などにおけるΔＶａｄｄ−ΔＶｈより大きくしてアドレス放電を発生しやすくしている。また、リセット期間（書込み）のＸ電極とＹ電極間の電圧を大きくすることもある。これにより、たとえ小さな重みのサブフレームのみが点灯してプライミング効果が小さい場合でも、確実にアドレス放電が発生する。
【００２８】
なお、図６において、リセット期間（電荷調整）にＸ電極に印加する電圧とアドレス期間にＸ電極に印加する電圧の差ΔＶｘと、リセット期間（電荷調整）の終了時にＹ電極に印加する電圧（鈍波の終了時の電圧）とアドレス期間にＹ電極に印加するスキャンパルスの電圧の差ΔＶαの和は、ΔＶａｄｄ−ΔＶｈに等しい、すなわち、ΔＶａｄｄ−ΔＶｈ＝ΔＶｘ＋ΔＶαである。ΔＶａｄｄ−ΔＶｈを増加させる場合、ΔＶｘを増加させても、ΔＶαを増加させても同様の効果が得られた。なお、アドレス動作時にアドレス電極に残留させる壁電荷の量は、ΔＶｘとΔＶαの分配比によって制御できる。
【００２９】
第１実施例では、リセット期間（書込み）とリセット期間（電荷調整）において、電極に鈍波パルスを印加する必要があり、しかも鈍波パルスの印加終了時の電圧をサブフレームに応じて変える必要がある。図８は、このような鈍波パルスを発生するための鈍波発生回路の回路構成とその動作を示す図である。図８の（Ａ）に示すように、第１のＦＥＴのドレインを第１の電源端子に接続し、ゲートを制御部に接続し、ソースを抵抗とダイオードを介して出力に接続する。出力はＹ電極に接続され、Ｙ電極はＸ電極との間でパネル容量を形成する。また、Ｙ電極、すなわち出力は、ダイオードと抵抗と第２ＦＥＴを介して第２の電源端子に接続されている。第１の電源は正の鈍波波形の目標電圧より若干大きい電圧の電圧源であり、第２の電源は負の鈍波波形の目標より若干低い電圧の電圧源である。正の鈍波パルスを印加する時には、制御部からは第２のＦＥＴをオフ状態にする信号を出力した状態で、第１のＦＥＴをオン状態にするパルスが印加される。制御部はこのパルスの幅を自由に設定可能である。出力は、抵抗とパネル容量が遅延回路を形成のためＦＥＴがオン状態になると徐々に増加する。出力が所望の電圧に到達した時点で、制御部が第１のＦＥＴのゲートに印加するパルスの出力を停止すると、出力は所望の電圧で維持される。例えば、図８の（Ｂ）に示すように、Ｖ１の電圧で停止するのであれば、制御部はｔ１の幅のパルスを出力し、Ｖ２の電圧で停止するのであれば、制御部はｔ２の幅のパルスを出力する。このようにして、正の鈍波パルスの終了時の電圧を任意に設定できる。負の鈍波パルスを印加する時には、第２のＦＥＴのを上記と同様に駆動する。このようにして、図６のＹ電極に印加する２つの鈍波パルスを組み合わせた信号が生成できる。
【００３０】
図９は、本発明の第２実施例のフレーム構成を示す図である。第２実施例のフレーム構成では、フレームの中央から順に重みの大きなサブフレームを配置すると共に、フレームの最初にフレームリセット期間を設けた。このフレームリセット期間は、前のサブフレームが終了した状態にかかわらず、全面（全セル）でリセット放電を発生させる期間で、従来の全面書込みパルスを使用しても鈍波パルスを使用してもよい。このリセット放電により、プライミングが形成される。
【００３１】
図１０は、第２実施例の各サブフレームの駆動波形を示す図であり、図６の第１実施例の駆動波形と異なるのはリセット期間（書込み）に、急激に変化するパルスを印加している点である。このようなパルスを印加しても同様にリセット放電が発生する。後の動作はは第１実施例と同じであるが、第２実施例では、フレームリセット期間から離れたサブフレームＳＦ４やＳＦ２におけるΔＶａｄｄ−ΔＶｈ又はリセット期間（書込み）のＸ電極とＹ電極間の電圧を、他のサブフレームＳＦ１やＳＦ６などにおけるΔＶａｄｄ−ΔＶｈより大きくしてアドレス放電を発生しやすくしている。これにより、たとえフレームリセット期間から離れたサブフレームでプライミング効果が小さい場合でも、確実にアドレス放電が発生する。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、サブフレームに応じてアドレス時の実効電圧が最適な状態に設定されるので、動作マージンが大きくなり、スキャンパルス幅を狭くしてアドレス期間を短くできる。これにより、プラズマディスプレイ装置の階調性及び輝度を一層改善できる。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の基本構成を示すブロック図である。
【図２】プラズマディスプレイ装置で階調表示を行うためのフレーム構成を示す図である。
【図３】プラズマディスプレイ装置の従来の駆動方法を示す波形図である。
【図４】プラズマディスプレイ装置の従来の駆動方法の別の例を示す波形図である。
【図５】本発明の第１実施例のフレーム構成を示す図である。
【図６】第１実施例の駆動方法を示す波形図である。
【図７】第１実施例におけるリセット期間終了後の各電極の壁電荷を示す図である。
【図８】第１実施例で使用する鈍波発生回路の構成と動作を示す図である。
【図９】本発明の第２実施例のフレーム構成を示す図である。
【図１０】第２実施例の駆動方法を示す波形図である。
【符号の説明】
１０…プラズマディスプレイパネル
１１…アドレスドライバ
１２…Ｙスキャンドライバ
１３…Ｙサステイン回路
１４…Ｘサステイン回路
１５…制御回路
【図１】
0004357107.tif 000002
【図２】
0004357107.tif 000003
【図３】
0004357107.tif 000004
【図４】
0004357107.tif 000005
【図５】
0004357107.tif 000006
【図６】
0004357107.tif 000007
【図７】
0004357107.tif 000008
【図８】
0004357107.tif 000009
【図９】
0004357107.tif 000010
【図１０】
0004357107.tif 000011