(57)【特許請求の範囲】
【請求項１】
複数のセンサ（４）と、センサの出力端子に接続され、所定の精度で測定される複数の電気信号を受信するマルチプレクサ（６）と、前記マルチプレクサの出力端子に接続されたアナログーディジタル変換器（７）と、前記アナログーディジタル変換器の出力端子に接続されたディジタル処理手段（８）とを備える電気保護装置において、
前記アナログーディジタル変換器（７）はシグマーデルタタイプであり、プリセット安定時間（Ｔｓ）を有しており、数値分割フィルタ（１５）と直列に接続されたシグマーデルタ変調器（１４）を備え、分割フィルタはレベル１〜ｎの複数（ｎ）の重み係数（ｋｉ）を有し、第１量（Ｇ１）が、変調器の安定時間時に使用されるレベル１〜ｍの分割フィルタの係数の和と、フィルタの係数全部の和との比に一致し、第２量（Ｇ２）が、測定された電気信号の最大及び最小振幅の比に一致し、第１量及び第２量の積が前記精度より小さく、ｍがｎよりはるかに小さいことを特徴とする装置。
【請求項２】
レベル１〜ｍのフィルタの係数がゼロであることを特徴とする請求項１に記載の装置。
【請求項３】
フィルタの非ゼロの係数が対称形であることを特徴とする請求項２に記載の装置。
【請求項４】
フィルタの係数が対称形であることを特徴とする請求項１又は２に記載の装置。
【請求項５】
フィルタの係数が正弦ｉ／ｉタイプの曲線を形成することを特徴とする請求項１乃至４のいずれか１項に記載の装置。
【請求項６】
フィルタの係数がプリセット値に制限されることを特徴とする請求項５に記載の装置。
【請求項７】
センサ（４）が電流センサであり、装置が引外し装置であることを特徴とする請求項１乃至６のいずれか１項に記載の装置。
【請求項８】
ディジタル処理手段が分割フィルタを備えることを特徴とする請求項１乃至７のいずれか１項に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のセンサと、センサの出力端子に接続され、所定の精度で測定される複数の電気信号を受信するマルチプレクサと、マルチプレクサの出力端子に接続されたアナログーディジタル変換器と、アナログーディジタル変換器に接続されたディジタル処理手段とを備える電気保護装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
標準的に使用されている電気保護装置において、特に遮断器の電子引外し装置において、保護される電力システムの電流及び／又は電圧を多重化し、次にディジタル処理回路、好ましくはマイクロプロセッサを用いてそれらを処理する前にアナログーディジタル変換を行う（米国特許第5,101,316号明細書、米国特許第4,672,501号明細書を参照）。
【０００３】
さらに、電子引外し装置ではシグマーデルタタイプのアナログーディジタル変換器を使用することが提案されている。この場合、引外し装置は各測定チャネル、すなわち、各電流センサと関連する変換器を備える。米国特許第4,943,888号明細書では、３個のシグマーデルタ変換器が必要である。最上位引外し装置の場合、最大８個の測定チャネルがあり、このうちの三つは３相電流用、他の一つは中性電流用、他の三つは３相電圧用、残りの一つは地絡電流用であり、８個の変換器を使用することを意味する。
【０００４】
マルチプレクサをシグマーデルタタイプのアナログーディジタル変換器と組み合わせて使用した場合、一つの測定チャネルから次に切り換える際に、急な立ち上がり部を有する過渡信号を生じるという問題により、これまで保護装置に適用されてはいなかった。
【０００５】
本発明の目的は、電気保護装置、特に電子引外し装置の測定精度を向上させると共に、コスト及び体積を低減させることにある。
【０００６】
【課題を解決するための手段】
本発明によれば、この目的は、アナログーディジタル変換器はシグマーデルタタイプであり、プリセット安定時間を有しており、数値分割フィルタと直列に接続されたシグマーデルタ変調器を備え、分割フィルタはレベル１〜ｎの複数の重み係数を有し、第１量が、変調器の安定時間時に使用されるレベル１〜ｍの分割フィルタの係数の和と、フィルタの係数全部の和との比に一致し、第２量が、測定される電気信号の最大及び最小振幅の比に一致し、第１量及び第２量の積が前記精度より小さく、ｍがｎよりはるかに小さいという事実により達成される。
【０００７】
マルチプレクサとシグマーデルタタイプの変換器の結合は、分割フィルタの係数を適切に選択することにより可能となるが、シグマーデルタ変換器の高解像度と優れた直線性が結合され、マルチプレクサと一つのアナログーディジタル変換器を使用することから生じる体積とコストが低減される。
【０００８】
その他の長所と特徴は、非制限例のみとして与えられ、添付図面に示される、本発明の特別な実施形態についての以下の説明からさらに明らかとなる。
【０００９】
【発明の実施の形態】
図１において、負荷（図示せず）を供給する配電システムは、開位置で回路を遮断するように設計された遮断器１を備える。遮断器１の開放機構２は、過負荷又は短絡の際、遮断器の引外しを指示する有極継電器３により制御される。各導体は、それに関連する変流器４を有しており、関連導体に流れる電流を示すアナログ信号を発生する。この信号は波形整形回路５に送られ、その出力Ｉ１、Ｉ２、Ｉ３、ＩＮはマルチプレクサ６を介してアナログーディジタル変換器７に送られる。変換器７の出力端子はディジタル処理回路８に接続され、この回路はまた、マルチプレクサと変換器とを制御する。ディジタル処理回路８には、その操作に必要な各種付属品、特に読み出し専用メモリ（ＲＯＭ）９、ランダムアクセスメモリ（ＲＡＭ）１１、不揮発性メモリ（ＥＥＰＲＯＭ）１０、キーパッド１３及び表示装置１２が接続される。このタイプの電気保護装置は従来のものであり、特に米国特許第5,101,316号明細書に記載されている。
【００１０】
本発明によれば、アナログーディジタル変換器７はシグマーデルタタイプである。図２に示された周知タイプのこの変換器は、直列にて、シグマーデルタ変調器１４と数値分割フィルタ１５とを備える。シグマーデルタ変調器１４は、好ましい実施形態では、入力端子に送られたアナログ信号をプリセット周波数が約１ＭＨｚにて１又は０の遮断されないフロービットに変換する。変調器１４は、直列にて、信号Δを供給する差動加算回路１６と、積分器１７と、アナログ比較器とから構成される。１ビットのディジタルーアナログ変換器１９は、変調器１４の出力と差動加算回路１６の負の入力との間のフィードバックループに接続される。分割フィルタ１５は、変調器１４からのビット出力をサンプリング周波数Ｆｅにて、Ｐビットで符号化されたデータに変換する。このため、分割フィルタからの各出力サンプルＸは、変調器１４により供給され、フィルタのｎ個の重み係数ｋｉにより加重された、ｎ連続１ビットサンプルｘｉを合計する下式により得られる。
【００１１】
【数１】
0004245791.tif 000002
式中、ｉ＝１〜ｎである。
【００１２】
この種の変換器は高解像度と優れた直線性とを呈し、調整を必要としない。しかし、この変換器がマルチプレクサの出力経路で使用される場合、測定チャネルの各変化時、マルチプレクサで生じた前縁部の高周波数成分が増え、各サンプリングされた信号のスペクトル分が変更され、その分析を使用不可能にする。
【００１３】
図３と図４は、電気保護装置で７つの測定チャネルを多重化することにより生じる問題を示す。図３では、３位相電力システムの三つの相Ｉ１（実線）、Ｉ２（破線）及びＩ３（点線）の位相差が１２０°の正弦波電流と、通常ゼロの中性電流ＩＮとが時間に関連付けて示されている。任意時間ｔ０にて、信号Ｉ１をアナログーディジタル変換器に送信しているマルチプレクサが、次の測定チャネル、すなわちＩ２の測定に切り換わる場合、振幅差は大きくなる。
【００１４】
マルチプレクサの切り換え時間ｔ０のこの突発変化により、不要な過渡信号が変調器の安定時間Ｔｓ時、分割フィルタの入力にて発生する。変調器の積算器１７の入力信号Δは実際、時間Ｔｓ後安定するのみである（図４）。時間ｔ０とｔ０＋Ｔｓ間でこれらの信号を考慮する分割フィルタは、そのサンプリング周期をＴｅとすると、時間ｔ０とｔ０＋Ｔｅ、の間に測定されたサンプルの測定を改竄する。
【００１５】
実施形態の目的のため、１１ビット（Ｐ＝１１）で符号化されたサンプルを供給する分割フィルタの場合、測定される信号の振幅間の最大差は、４０９６（１の時の１ビットと比較して１の時の１１ビット）の比に一致する。第１サンプルｘ１が前の測定チャネルの最後のサンプルｘｎの値に一致する最高値を有し、関連する測定チャネルの以下のサンプル全てが測定されるサンプルを示す値１にある場合、分割フィルタの係数が正弦波ｉ／ｉタイプの曲線をｎ＝１２８で形成する際、発生エラーは１３％となることが示される。同一条件下、最初の２つのサンプルｘ１とｘ２とが誤りで、ｘｎの前の値に等しい場合、エラーは最大５０％に増加する。分割フィルタの係数が三角形を形成する場合、すなわちｋ１＝ｋｎ＝１、ｋ２＝ｋｎ−１＝２、ｋ３＝ｋｎ−３＝３の場合、エラーはさらに大きくなり、最初のサンプルｘ１、ｘ２の重みが大きくなる。この場合、１つの誤りビットでは、約１３３％のエラーに、２つの誤りビットでは、約３９９％のエラーに達する。
【００１６】
さらに一般に、装置の定格電流がＩｎで、保護装置の範囲が２００と仮定すると、すなわち保護装置が０，１  Ｉｎ〜２０  Ｉｎの範囲の電流を測定できる必要がある場合、エラーは、正弦波ｉ／ｉ曲線の場合、１つの誤りビットでの０．６％から２つの誤りビットでは２．４％に、また８つの誤りビットでは７２％になる。同一条件下、三角形のフィルタの重み係数の分布では、エラーは１つの誤りビットでの６％から２つの誤りビットでは１９％に、また８つの誤りビットでは２３２％になる。
【００１７】
上記の実施形態では、シグマーデルタタイプのアナログーディジタル変換器の上流の経路で信号を多重化することにより生じる問題が明瞭に示される。
【００１８】
第１量Ｇ１を、レベル１〜ｍの、変調器の安定時間Ｔｓ時使用される、分割フィルタの係数の和、すなわち、
【数２】
0004245791.tif 000003
と、フィルタの係数全部の和、すなわち、
【数３】
0004245791.tif 000004
との比に等しくする。第２量Ｇ２を、測定される電気信号、すなわち測定範囲を示す最大及び最小振幅の比に等しくする。
【００１９】
本発明によれば、フィルタの重み係数ｋ１は、積Ｇ１×Ｇ２が電気信号の測定が要求する精度未満でなければならない。
【００２０】
図５（ａ）〜（ｃ）では、変調器の安定時間Ｔｓは、シグマーデルタ変調器の２つの出力ビットの時間（ｔ０−ｔ２）未満である。この場合、ｍ＝２である。従って、レベル１〜ｍの係数ｋ１とｋ２は、積Ｇ１×Ｇ２が必要とする精度より小さいという条件が満たされるように選択するだけでよい。図５（ａ）〜（ｃ）に示された係数の数ｎは、明瞭にするため制限される。好ましい実施形態では、図６では、ｎ＝１２８、ｍ＝８が示されている。数ｍは常に、ｎよりはるかに小さく、変調器の安定時間ＴｓはＴｅよりはるかに小さい。
【００２１】
フィルタの係数は、図５（ａ）〜（ｃ）及び図６で破線で示されるように、正弦波ｉ／ｉ曲線を形成することが好ましい。好ましい実施形態では、図６に、この曲線が中心部分で変化し、フィルタの係数が、図中プリセット値５１１に制限されていることが示されている。これにより、例えばＲＯＭタイプで係数を含むメモリのサイズは９ビットＲＯＭに制限される。
【００２２】
一般的には、分割フィルタの重み係数は、対称形、ｋ１＝ｋｎ、ｋ２＝ｋｎ−１、ｋ３＝ｋｎ−３・・・（図５（ａ）と（ｃ））であることが好ましく、耐ノイズ性能が向上する。
【００２３】
図５（ｂ）と（ｃ）は、変調器の安定時間Ｔｓ時に使用される最初の２つの係数、ｋ１とｋ２がゼロである事実により図５（ａ）とは異なる。両方の場合とも、量Ｇ１はゼロ、積Ｇ１×Ｇ２はゼロとなるため、自動的に条件「精度未満のＧ１×Ｇ２」を満たす。図５（ｃ）では、フィルタの係数は対称形であり、図５（ｂ）では非ゼロ係数のみが対称形である。従って、図５（ｂ）では、ｋ３＝ｋｎ、ｋ４＝ｋｎ−１、・・・、となり、一方、図５（ｃ）では、ｋ３＝ｋｎ−２、ｋ４＝ｋｎ−３、・・・となる。
【００２４】
好ましい実施形態では、マルチプレクサは４チャネルマルチプレクサであり、シグマーデルタ変調器の出力周波数は１ＭＨｚであり、フィルタは１２８の係数（ｎ＝１２８）から成り、正弦波ｉ／ｉ曲線を形成し、値５１１に制限され、最初の１８の係数ｋ１〜ｋ１８はゼロであり、フィルタの非ゼロ係数は対称形である（図６）。
【００２５】
１ＭＨｚの変調器の出力周波数について、変調器の安定時間Ｔｓが約８μｓの場合、ｍ＝８、フィルタの最初の８つの係数のゼロリセットにより、上記の条件が全ての場合に満たされる。
【００２６】
係数ゼロによるサンプルの最初のｍビットを加重することにより、多重化によるエラーが排除される。
【００２７】
本発明により、使用する変換器の数が減少でき、素子コストが低減される。また、変換機能がＡＳＩＣで集積される場合、容量が節約され、電子回路が消費する電流が減少する。従って、後者の特徴により、電子回路の電源供給を行う素子の負荷が軽くなったり、その寸法や熱抵抗が低減されたりする。
【００２８】
電子引外し装置の場合、センサは電流センサである。電圧や電源測定を行う最上位引外し装置はまた、電圧センサからなる。特別の実施形態では、この引外し装置は、２つのマルチプレクサからなり、それぞれ４つのチャネルを有しており、これらのマルチプレクサの一方は電流センサ（Ｉ１、Ｉ２、Ｉ３、ＩＮ）に関連しており、他方は電圧センサ（Ｕ１、Ｕ２、Ｕ３）と、地絡電流センサ（ＩＧ）に関連する。各マルチプレクサは、ＡＳＩＣで集積される、１５ビットのシグマーデルタタイプのアナログーディジタル変換器に直列に接続される。分割フィルタは、またＡＳＩＣで集積される、ディジタル処理回路に含まれる。２つの変換器を使用することにより、電流と電圧の同時取得と変換が可能となり、電源消費の電圧ー電流位相差によりエラーが除去される。
【００２９】
本発明は、図と上記に示された特別の実施形態に限定されない。本発明は、一つのシグマーデルタタイプのアナログーディジタル変換器を使用して少なくとも２つの多重化測定チャネルからなる電気保護装置に適用する。
【図面の簡単な説明】
【図１】先行技術による電子引外し装置の構成を示すブロック図。
【図２】先行技術によるシグマーデルタタイプのアナログーディジタル変換器の構成を示す回路図。
【図３】本発明に係る装置で１つの測定チャネルから次に切り換える際に生じる変化を示す波形図。
【図４】本発明に係る装置で１つの測定チャネルから次に切り換える際に生じる変化を示す波形図。
【図５】本発明による装置の分割フィルタの重み係数値の別の実施形態の概略説明図。
【図６】本発明による装置の分割フィルタの重み係数値の別の実施形態の概略説明図。
【符号の説明】
１  遮断器
２  開放機構
３  有極継電器
４  変流器
５  波形整形回路
６  マルチプレクサ
７  アナログーディジタル変換器
８  ディジタル処理回路
９  ＲＯＭ
１０  ＲＡＭ
１１  ＥＥＰＲＯＭ
１２  表示装置
１３  キーパッド
１４  シグマーデルタ変調器
１５  数値分割フィルタ
１６  差動加算回路
１７  積分器
１８  アナログ比較器
１９  ディジタルーアナログ変換器
【図１】
0004245791.tif 000005
【図２】
0004245791.tif 000006
【図３】
0004245791.tif 000007
【図４】
0004245791.tif 000008
【図５】
0004245791.tif 000009
【図６】
0004245791.tif 000010