(57)【特許請求の範囲】
【請求項１】
メモリセルに電荷を蓄積することによりデータを記憶するダイナミック型半導体記憶装置であって、
前記メモリセルが接続された相補ビット線と、
該相補ビット線間に接続され、前記相補ビット線の一方を高電位側電源電位に他方を低電位側電源電位に増幅するセンスアンプと、
前記相補ビット線のプリチャージ期間に当該相補ビット線の電位を前記高電位側電源電位と前記低電位側電源電位の中心電位より低い所定の電位に制御する制御回路と、を備え、
前記制御回路は、
前記相補ビット線の少なくとも一方のビット線に接続され、トランジスタ・キャパシタ型のセル構成を有し、前記トランジスタと前記キャパシタの接続ノードである電荷蓄積ノードは選択された時に当該ビット線につながるダミーセルと、
前記ダミーセルの選択／非選択を制御する駆動信号源と、
前記ダミーセルの電荷蓄積ノードを前記低電位側電源電位と同じ第１の電位に接続する第１のスイッチング素子と、
前記ダミーセルの電荷蓄積ノードを前記所定の電位の近傍の第２の電位に接続する第２のスイッチング素子と、
該駆動信号により当該ダミーセルが選択された時に前記駆動信号に応答して前記相補ビット線間を短絡する第３のスイッチング素子と、を備え、
前記センスアンプの活性化期間に、前記ダミーセルを非選択とし、前記第１のスイッチング素子をオンにして、前記電荷蓄積ノードを第１の電位に設定し、
前記相補ビット線の前記プリチャージ期間に、前記ダミーセルを選択し、前記電荷蓄積ノードを前記相補ビット線の少なくとも一方のビット線に接続するように制御して、前記相補ビット線の容量と前記キャパシタの容量により、前記相補ビット線の電位を前記所定の電位にした後に、前記第２のスイッチング素子をオンにして、前記電荷蓄積ノードを前記第２の電位に設定することを特徴とするダイナミック型半導体記憶装置。
【請求項２】
前記相補ビット線のプリチャージ期間に当該相補ビット線間を短絡する第４のスイッチング素子をさらに有し、該第４のスイッチング素子は前記ダミーセルの選択／非選択を制御する駆動信号と異なる信号によって駆動されることを特徴とする請求項１に記載のダイナミック型半導体記憶装置。
【請求項３】
１対の相補ビット線の少なくとも一方のビット線に接続されたダミーセルの電荷蓄積ノードと、他の１対の相補ビット線の少なくとも一方のビット線に接続されたダミーセルの電荷蓄積ノードとが、互いに直接接続されていることを特徴とする請求項１または２に記載のダイナミック型半導体記憶装置。
【請求項４】
１対の相補ビット線の少なくとも一方のビット線に接続されたダミーセルの電荷蓄積ノードと、他の１対の相補ビット線の少なくとも一方のビット線に接続されたダミーセルの電荷蓄積ノードとが、少なくとも１つのスイッチング素子を介して互いに接続されていることを特徴とする請求項１から３のいずれか一項に記載のダイナミック型半導体記憶装置。
【請求項５】
前記ダミーセルは、前記メモリセル１つ分に相当するセル構造によって形成されていることを特徴とする請求項１に記載のダイナミック型半導体記憶装置。
【請求項６】
前記ダミーセルは、隣接する前記メモリセル２つ分のセルキャパシタの拡散層同士を接続したことを特徴とする請求項１に記載のダイナミック型半導体記憶装置。
【請求項７】
前記ダミーセルは、隣接する前記メモリセル２つ分のセルキャパシタの電荷蓄積ノードを形成する導電層同士を接続したことを特徴とする請求項１に記載のダイナミック型半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリセルに電荷を蓄積することによりデータを記憶するダイナミック型半導体記憶装置（以下、「ＤＲＡＭ」と称する。）に係り、特に、セルデータ読み出し時のマージンを拡大するのに有用な技術に関する。
【０００２】
【従来の技術】
図１２には従来技術の一例としてのＤＲＡＭにおける要部、すなわちセルデータ読み出しに関わるセルアレイからセンスアンプ部までの模式的な回路構成が示される。
図中、ＢＬ０及びＢＬ０Ｘは相補ビット線、ＷＬ００及びＷＬ０１はワード線を示し、各ワード線及びビット線の交差部にはダイナミック型メモリセルＭＳが配設されている。各メモリセルＭＳは、１トランジスタ・１キャパシタ型のセル構成を有し、記憶データとしての電荷を蓄積するキャパシタＣｓと、該キャパシタと対応するビット線ＢＬ０，ＢＬ０Ｘの間で電荷を転送するｎチャネルトランジスタＱｓとからなっている。また、１は相補ビット線ＢＬ０，ＢＬ０Ｘ間に接続されたセンスアンプ（Ｓ／Ａ）、２は同じく相補ビット線ＢＬ０，ＢＬ０Ｘ間に接続されたプリチャージ回路を示す。センスアンプ１は、高電位側の電源ラインＳＡＰと低電位側の電源ラインＳＡＮの間に接続されたフリップフロップを構成するｐチャネルトランジスタＱ１及びＱ２とｎチャネルトランジスタＱ３及びＱ４とを有している。一方、プリチャージ回路２は、相補ビット線ＢＬ０，ＢＬ０Ｘ間に直列に接続されたｎチャネルトランジスタＱ５及びＱ６と、同じく相補ビット線ＢＬ０，ＢＬ０Ｘ間に接続されたｎチャネルトランジスタＱ７とを有している。トランジスタＱ５とトランジスタＱ６の接続点にはプリチャージ用電源電圧ＶＰＲが印加されており、トランジスタＱ５，Ｑ６及びＱ７はそれぞれプリチャージ信号ＥＱＬに応答する。また、Ｑ１１及びＱ１２はセンスアンプ１と相補ビット線ＢＬ０，ＢＬ０Ｘの間を絶縁するためのｎチャネルトランジスタ、Ｑ１３及びＱ１４は同じくセンスアンプ１と相補ビット線（図示の例では右側のビット線）の間を絶縁するためのｎチャネルトランジスタを示す。トランジスタＱ１１及びＱ１２は絶縁用制御信号ＩＳ０に応答し、トランジスタＱ１３及びＱ１４は絶縁用制御信号ＩＳ１に応答する。
【０００３】
この構成において、相補ビット線ＢＬ０，ＢＬ０Ｘをプリチャージする場合、プリチャージ信号ＥＱＬを“Ｈ”レベルとする。これによって、プリチャージ回路２のトランジスタＱ５〜Ｑ７は全てオン状態となり、各ビット線ＢＬ０，ＢＬ０Ｘのプリチャージ電位は、プリチャージ用電源電圧ＶＰＲと同じ電位となる。従来、このプリチャージ電位は、センスアンプ１によりビット線ＢＬ０，ＢＬ０Ｘ間の電位差を増幅した際の高電位側電源電位（ＳＡＰの電位とほぼ同じ電位）と低電位側電源電位（ＳＡＮの電位とほぼ同じ電位）の中心の電位に設定されていた。
【０００４】
しかし、メモリセルＭＳのトランジスタＱｓ及びセンスアンプ１が非活性状態にあるスタンバイ期間中、つまりビット線ＢＬ０，ＢＬ０Ｘのプリチャージ期間中に、メモリセルＭＳのキャパシタＣｓに蓄積された電荷は、リークにより減少する。従って、“Ｈ”レベルのデータに応じた電荷を蓄積しているメモリセルについては、当該メモリセルの電荷蓄積ノードの電位がリークにより低下することになり、その分だけ対応するビット線との間の電位差が小さくなってしまう。一方、“Ｌ”レベルのデータに応じた電荷を蓄積しているメモリセルについては、蓄積電荷のリークが少なく当該メモリセルの電荷蓄積ノードの電位はほとんど変化しないので、対応するビット線との間の電位差がそれほど小さくならない。
【０００５】
データ読み出し時の相補ビット線ＢＬ０，ＢＬ０Ｘ間の電位差は、リークにより低下した“Ｈ”レベルにあるセルの電荷蓄積ノードの電位とプリチャージ電位との電位差に依存するので、結局、“Ｈ”レベルデータに対する読み出し時のマージンが“Ｌ”レベルデータに対するそれよりも小さくなってしまう。つまり、“Ｈ”レベルデータの方が“Ｌ”レベルデータよりもデータ読み出し時の差電圧が小さくなり易く、マージンが小さかった。
【０００６】
そこで、“Ｈ”レベルデータに対する読み出し時のマージンを拡げるために、従来より、ビット線電位をデータ読み出し時に変化させる方法が幾つか提案されている。例えば、“Ｈ”レベルデータ側及び“Ｌ”レベルデータ側の各ビット線電位の中心の電位とは異なる第３の電位を発生する電源を使用する方法、ダミーキャパシタを用いてそのカップリング容量によりビット線電位（リークにより低下した“Ｈ”レベルデータ側のビット線電位）を持ち上げる方法等が提案されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、第３の電位を発生する電源を使用する方法では、電源自体の電流駆動能力を高める必要があるため、消費電力が増大し、また電源回路の構成が複雑化し、場合によっては動作の高速化が阻害されたりするといった問題があった。
【０００８】
一方、ダミーキャパシタを使用する方法では、半導体基板上に占めるキャパシタの面積を大きくする必要がある、或いはキャパシタを駆動する電圧を高くしなければならないなど、面積が相対的に増大する、或いは消費電力が増大するといった問題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、面積の増大及び消費電力の増大を抑え、比較的簡単な制御によりビット線電位を必要十分なだけ変化させ、ひいては“Ｈ”レベルデータ読み出しに対するマージンを拡げることができるダイナミック型半導体記憶装置（ＤＲＡＭ）を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明によれば、メモリセルに電荷を蓄積することによりデータを記憶するＤＲＡＭであって、前記メモリセルが接続された相補ビット線と、該相補ビット線間に接続されたセンスアンプと、前記相補ビット線の少なくとも一方のビット線に接続され、選択された時に当該ビット線につながる電荷蓄積ノードを有するダミーセルと、前記相補ビット線のプリチャージ期間に前記ダミーセルの電荷蓄積ノードの電位を制御して当該ビット線の電位を所定の電位に制御する制御回路とを備え、該所定の電位を、前記センスアンプにより前記相補ビット線間の電位差を増幅した際の高電位側電源電位と低電位側電源電位の中心電位より低い電位に設定したことを特徴とするＤＲＡＭが提供される。
【００１０】
本発明に係るＤＲＡＭの構成によれば、制御回路によってダミーセルの電荷蓄積ノードの電位が制御されることで、ビット線のプリチャージ電位は、センスアンプによる増幅後の高電位側電源電位と低電位側電源電位の中心電位より低い電位に設定される。これによって、リークにより低下した“Ｈ”レベルデータ側のビット線電位とプリチャージ電位との電位差は、蓄積電荷のリーク後も必要十分な大きさを確保することができる。
【００１１】
つまり、ビット線のプリチャージ電位とセルデータ読み出し時の電位を変化させることにより、電荷蓄積ノードの電位がリークにより低下したセルの“Ｈ”レベルデータと、電荷蓄積ノードの電位がほとんど変化しないセルの“Ｌ”レベルデータのどちらに対しても、同程度の読み出し差電圧をもってデータを読み出すことが可能となり、その分、“Ｈ”レベルデータ読み出しに対するマージンを拡げることができる。
【００１２】
また、ビット線のプリチャージ電位はダミーセルの電荷蓄積ノードの電位に依存して決まるので、当該ビット線とプリチャージ用の電源を接続することができる。従って、従来のＤＲＡＭで用いられていたビット線プリチャージ用の回路部分（図１２のプリチャージ回路２）が不要となり、面積の増大を抑えることができる。
【００１３】
さらに、ダミーセルを活性化するのはプリチャージ期間のみで、セルデータ読み出し動作及びセンスアンプ活性化の期間中は該ダミーセルは非活性化されているので、ビット線の負荷容量は従来技術に比べて増加することはない。つまり、ダミーセルの存在に起因してデータ読み出し差電位が悪化したり或いは消費電力が増大することはない。
【００１４】
なお、本発明の他の構成上の特徴及び作用の詳細については、以下に記述される実施形態を用いて説明する。
【００１５】
【発明の実施の形態】
図１には本発明の第１の実施形態に係るＤＲＡＭにおける要部の回路構成が示される。
図示の回路構成で用いられている参照符号のうち、図１２に示した従来の回路構成で用いられているものと同じ参照符号は同じ構成要素を表しているので、その説明は省略する。
【００１６】
本実施形態に係る回路の構成上の特徴は、▲１▼従来の回路（図１２参照）で用いられていたプリチャージ回路２を備えていないこと、▲２▼本発明の特徴をなす回路ブロック１０を設けたことである。
回路ブロック１０において、ＤＳはダミーセルを示し、データ記憶用のメモリセルＭＳと同じ１トランジスタ・１キャパシタ型のセル構成を有している。すなわち、ダミーセルＤＳは、プリチャージ電位を決定する電荷（メモリセルＭＳの場合、記憶データとしての電荷）を蓄積するキャパシタＣｄｓと、該キャパシタと対応するビット線ＢＬ０，ＢＬ０Ｘの間で電荷を転送するｎチャネルトランジスタＱｄｓとからなっている。また、Ｑ８は各ダミーセルＤＳの電荷蓄積ノード（つまり、キャパシタＣｄｓとトランジスタＱｄｓの接続点）を第１の電源電位Ｖ１（図示の例では０Ｖ）に接続するためのｎチャネルトランジスタ、Ｑ９は同じく各ダミーセルＤＳの電荷蓄積ノードを第２の電源電位Ｖ２に接続するためのｎチャネルトランジスタを示す。トランジスタＱ８及びＱ９はそれぞれ制御信号ＣＶ１及びＣＶ２に応答してオン／オフし、いずれか一方のトランジスタのみがオンとなるように制御がなされる。但し、この制御は、両方のトランジスタＱ８及びＱ９が共にオフとなる場合も含む。また、ＤＷＬは各ダミーセルＤＳの選択／非選択（つまり、トランジスタＱｄｓのオン／オフ）を制御する駆動信号、Ｑ１０は駆動信号ＤＷＬによりダミーセルＤＳが選択された時に駆動信号ＤＷＬに応答して相補ビット線ＢＬ０，ＢＬ０Ｘ間を短絡するｎチャネルトランジスタを示す。
【００１７】
なお、図示の例では、説明の簡単化のため、１対の相補ビット線ＢＬ０，ＢＬ０Ｘに対応する回路のみ示されているが、他の相補ビット線に対応する回路についても同様に構成されている。つまり、各ダミーセルＤＳの電荷蓄積ノードの電位をＶ１／Ｖ２に制御するためのトランジスタＱ８及びＱ９は、複数のダミーセルに対して共通に設けられており、各ダミーセルＤＳの電荷蓄積ノードは、互いに回路素子を介さずに、直接接続されている。
【００１８】
次に、本実施形態に係る回路の動作について説明する。
センスアンプ１の活性化期間の終了時（つまり、ビット線のプリチャージ期間の開始時）には、相補ビット線ＢＬ０及びＢＬ０Ｘの電位は、それぞれ、センスアンプ１による増幅後の高電位側電源電位（ＶＨとする）及び低電位側電源電位（ＶＬとする）にある。この時点では、ダミーセルＤＳの電荷蓄積ノードは、第１の電源電位と同じ電位Ｖ１に充電されており、また、第１の電源電位Ｖ１及び第２の電源電位Ｖ２のいずれからも切断されている。
【００１９】
この状態で、ダミーセル駆動信号ＤＷＬを活性化して（つまり“Ｈ”レベルとして）相補ビット線ＢＬ０，ＢＬ０Ｘ同士とダミーセルＤＳの電荷蓄積ノードとを接続すると、相補ビット線ＢＬ０，ＢＬ０Ｘの電位は、各ビット線の電位とダミーセルＤＳの容量及びビット線容量とで決まる電位に均衡する。今、ビット線容量をＣｂｌ、ダミーセルＤＳの容量をＣｄｓとすると、該接続動作により均衡するビット線の電位（ｖｐｒ）は、以下の式で表される。
【００２０】
ｖｐｒ＝｛（ＶＨ＋ＶＬ）・Ｃｂｌ＋２Ｃｄｓ・Ｖ１｝
／｛２（Ｃｂｌ＋Ｃｄｓ）｝  ………………………（１）
ここで、ＶＬ＝Ｖ１（＝０Ｖ）とすると、式（１）は、
ｖｐｒ＝ＶＨ／２・｛Ｃｂｌ／（Ｃｂｌ＋Ｃｄｓ）｝  ……………（２）
となり、ＶＨとＶＬ（＝０Ｖ）の中心電位（ＶＨ／２）より低い電位となる。
【００２１】
このように、相補ビット線ＢＬ０，ＢＬ０Ｘ間が短絡され、相補ビット線の各電位が均衡（つまり一致）した後、ダミーセルＤＳの電荷蓄積ノードを第２の電源電位Ｖ２に接続し、相補ビット線をＶ２の電位にプリチャージする。なお、本実施形態では、第２の電源電位Ｖ２は上記ｖｐｒの近傍に設定してある。これによって、ビット線のプリチャージ期間中、相補ビット線ＢＬ０，ＢＬ０Ｘの電位を第２の電源電位Ｖ２（≒ｖｐｒ）にクランプする際に、かかる電位Ｖ２を供給する電源にとっては、大きな電流駆動能力は必要とされず、単に、相補ビット線ＢＬ０，ＢＬ０Ｘの電位をＶ２の電位に保持しておくのに十分な能力さえあればよい。これは、消費電力の低減化に寄与する。
【００２２】
次いで、センスアンプ１の活性化が始まる前に、ダミーセル駆動信号ＤＷＬを非活性化して（つまり“Ｌ”レベルとして）トランジスタＱ１０及びダミーセルＤＳのトランジスタＱｄｓをオフとすることにより、相補ビット線ＢＬ０，ＢＬ０Ｘ同士の短絡の解除と、該相補ビット線のプリチャージ電源（つまり、第２の電源電位Ｖ２）からの切断を行う。この時、各ダミーセルＤＳはそれぞれ対応するビット線から切断されているので、センスアンプ１の活性化動作とは独立したタイミングで、この後から次のプリチャージ期間開始までの間に、ダミーセルＤＳの電荷蓄積ノードを第１の電源電位Ｖ１に接続し、ダミーセルＤＳの電荷蓄積ノードをＶ１の電位に充電しておけばよい。また、センスアンプ１の活性化期間中は、各ダミーセルＤＳはビット線から切断されているので、ビット線負荷容量はＣｂｌより大きくなることはない。従って、データ読み出し差電位を悪化させることはない。
【００２３】
以下、本実施形態の回路の動作について、図２に示す動作タイミング波形図を参照しながら更に説明する。
なお、図示の例は、図１のセンスアンプ１に対して左側のビット線群と交差するワード線ＷＬ００が活性化される場合の動作タイミング波形を示すものであるが、センスアンプ１に対して右側のビット線群と交差するワード線が活性化される場合も同様に考えられる。また、全ての非選択ワード線（例えばワード線ＷＬ０１）は、図２に破線で示すように、“Ｌ”レベルを保持している。
【００２４】
先ず、センスアンプ１の活性化期間中は、ダミーセル駆動信号ＤＷＬを“Ｌ”レベルとし、ダミーセルＤＳを非選択状態とする。これによって、各ダミーセルＤＳはそれぞれ対応するビット線から切断される。この期間に、制御信号ＣＶ１を“Ｈ”レベルとし、トランジスタＱ８をオン状態とする。これによって、各ダミーセルＤＳの電荷蓄積ノードは、第１の電源電位Ｖ１（＝０Ｖ）の電位に充電される。この制御信号ＣＶ１は、ダミーセル駆動信号ＤＷＬを活性化する（つまり“Ｈ”レベルとする）前に“Ｌ”レベルとされる。
【００２５】
次いで、プリチャージ動作に入る時は、選択ワード線（ＷＬ００）を非活性化し、センスアンプ１を各電源ラインＳＡＰ，ＳＡＮから切り離した後、ダミーセル駆動信号ＤＷＬを活性化する（“Ｈ”レベルとする）。さらに、相補ビット線ＢＬ０，ＢＬ０Ｘの電位が前述したプリチャージ電位（ｖｐｒ）に均衡した後、絶縁用制御信号ＩＳ１を“Ｈ”レベルとし、トランジスタＱ１３，Ｑ１４をオン状態とする。これによってセンスアンプ１は右側の相補ビット線と接続される。なお、ワード線が選択される側（つまり左側）の絶縁用制御信号ＩＳ０については、図２に破線で示すように、元々“Ｈ”レベルとされている。
【００２６】
次いで、センスアンプ１の両側の相補ビット線の各電位が均衡した後、ダミーセル駆動信号ＤＷＬを活性化したままで制御信号ＣＶ２を“Ｈ”レベルとし、トランジスタＱ９をオン状態とする。これによって、第２の電源電位Ｖ２が各ダミーセルＤＳの電荷蓄積ノードに接続され、さらに、オン状態にあるダミーセルトランジスタＱｄｓを介してそれぞれビット線ＢＬ０，ＢＬ０Ｘに接続される。これによって、ビット線がプリチャージ電位Ｖ２にクランプされる。
【００２７】
このように、プリチャージ期間中、ダミーセル駆動信号ＤＷＬを活性化しておく（つまり“Ｈ”レベルとする）ことにより、相補ビット線ＢＬ０，ＢＬ０Ｘ間の短絡と、各ビット線の電位のプリチャージ電位へのクランプを行うことができる。
さらに、再びセンスアンプ１の活性化期間に入り、ワード線ＷＬ００が選択されるとすると、制御信号ＩＳ１を“Ｌ”レベルとして非選択側ビット線をセンスアンプ１から切断し、さらにダミーセル駆動信号ＤＷＬを“Ｌ”レベルとしてダミーセルＤＳを各ビット線ＢＬ０，ＢＬ０Ｘから切り離す。その後、ＷＬ００、ＳＡＰ及びＳＡＮを順に活性化する。
【００２８】
一方、同期間中（つまりセンスアンプ１の活性化期間中）、ワード線ＷＬ００を活性化する前にダミーセル駆動信号ＤＷＬを“Ｌ”レベルとし、その後、順に制御信号ＣＶ２を“Ｌ”レベル、制御信号ＣＶ１を“Ｈ”レベルとすることで、ダミーセルＤＳの電荷蓄積ノードをＶ１の電位に充電する。
以上説明したように、第１の実施形態に係る回路構成によれば、トランジスタＱ８及びＱ９のオン／オフ動作に基づいてダミーセルＤＳの電荷蓄積ノードの電位が制御されることにより、ビット線のプリチャージ電位は、前述の式（１）及び（２）に表されるように、高電位側電源電位ＶＨと低電位側電源電位ＶＬ（＝０Ｖ）の中心電位（ＶＨ／２）より低い電位となる。これによって、電荷蓄積ノードの電位がリークにより低下したセルの“Ｈ”レベルデータと、電荷蓄積ノードの電位がほとんど変化しないセルの“Ｌ”レベルデータのどちらに対しても、同程度の読み出し差電圧をもってデータを読み出すことが可能となる。つまり、“Ｈ”レベルデータ読み出しに対するマージンを拡大することができる。
【００２９】
また、本実施形態では、従来の回路で用いられていたビット線プリチャージ用回路部分（図１２のプリチャージ回路２）が不要であるので、面積の増大を抑えることができる。
さらに、センスアンプ１の活性化期間中、ダミーセルＤＳは非活性化されているので、ビット線の負荷容量はＣｂｌより大きくなることはない。従って、データ読み出し差電位が悪化したり或いは消費電力が増大するといった不都合は生じない。
【００３０】
上述した第１の実施形態では、ダミーセルＤＳ、ビット線短絡用トランジスタＱ１０などを含む回路ブロック１０は、センスアンプ１の片側（図示の例では左側）に設けられているが、センスアンプ１を挟んで反対側（右側）に設けてもよいことはもちろんである。また、図示の例では、ダミーセルＤＳは各ビット線ＢＬ０，ＢＬ０Ｘに対し１個ずつ設けられているが、必要に応じて、各ビット線に対し複数個ずつ設けてもよい。さらに、図示の例では、共有型センスアンプ方式（センスアンプを両側の相補ビット線で共有する方式）について示したが、共有型でない他の方式の場合にも同様に適用され得ることはもちろんである。
【００３１】
図３には本発明の第２の実施形態に係るＤＲＡＭにおける要部の回路構成が示される。
図１に示した第１の実施形態の回路との対比において、本実施形態の回路が構成上異なっている点は、相補ビット線ＢＬ０，ＢＬ０Ｘについてセンスアンプ１を挟んで互いに反対側に（つまり、センスアンプ１の左側ではビット線ＢＬ０Ｘに、センスアンプ１の右側ではビット線ＢＬ０に）ダミーセルＤＳが接続されていることである。かかる接続形態は、他の相補ビット線ＢＬ１，ＢＬ１Ｘについても同様である。他の回路部分及びその動作については、第１の実施形態（図１参照）の場合と同様であるので、その説明は省略する。
【００３２】
また、本発明の特徴をなす回路ブロック２０及び３０の構成及びその動作は、図１に示した回路ブロック１０の構成及びその動作と基本的に同じであり、当業者であれば容易に類推され得るので、その説明は省略する。
なお、図２に示した動作タイミング波形は、本実施形態に係る回路の動作にも適用される。
【００３３】
この第２の実施形態では、ビット線短絡用トランジスタＱ２０及びＱ３０（Ｑ２１及びＱ３１）はセンスアンプ１を挟んで両側に設けられているが、かかるビット線短絡用トランジスタはセンスアンプ１のいずれか片側だけに設けてもよいことはもちろんである。また、上述した第１の実施形態と同様、共有型センスアンプ方式の場合について示したが、共有型でない他の方式の場合にも同様に適用され得ることはもちろんである。
【００３４】
図４には第２の実施形態（図３）におけるダミーセルを実現するための第１の具体例に相当する等価回路が示される。また、図５にはこの等価回路に対応したレイアウトパターンが示される。
図４及び図５の例示は、ＳＡＣ(Self Align Contact)というプロセス技術を使用しない場合のダミーセルのレイアウト例を示したものであり、図５において、（ａ）は、正規のメモリセル２つ分を接続してダミーセルを形成した場合の、隣接する拡散層同士を接続した時のレイアウトパターンを示し、（ｂ）は、正規のメモリセル２つ分を接続してダミーセルを形成した場合の、隣接するセルキャパシタの電荷蓄積ノードを形成する導電層同士を接続した時のレイアウトパターンを示している。ここでは、多数回の繰り返しパターンのうち、ビット線については６本分（ＢＬ０〜ＢＬ２Ｘ）、ワード線については４本分（ＷＬ００〜ＷＬ０３）の領域でのダミーセルの配置について示している。各ダミーセルは、セル繰り返しパターンの端、すなわちビット線の端に配置される。
【００３５】
本実施形態におけるダミーセルのレイアウトの特徴は、繰り返しパターンの最端の拡散層のパターンを少しだけ変更するだけで所望の動作を行うダミーセルを形成できることである。具体的には、図５（ａ）に示すように、最端の拡散層パターンと端から２番目の隣接する拡散層パターンをつなげる、つまり隣合うキャパシタ−拡散層間のコンタクト同士を拡散層で接続する。そして、最端の拡散層のキャパシタとは反対側の端で、電源配線（Ｖ１／Ｖ２）と接続すればよい。また、図５（ｂ）に示すように隣接するセルキャパシタの電荷蓄積ノードを形成する導電層同士を接続したレイアウトパターンの場合には、拡散層のパターンの規則性は最端まで保たれている。
【００３６】
図６には第２の実施形態（図３）におけるダミーセルを実現するための第２の具体例に相当する等価回路が示され、図７にはこの等価回路に対応したレイアウトパターンが示される。
図６及び図７の例示は、ＳＡＣ技術を使用した場合のダミーセルのレイアウト例を示したものである。なお、図７の（ａ）及び（ｂ）に示されるレイアウトパターンの接続形態は、それぞれ図５の（ａ）及び（ｂ）に示されるレイアウトパターンの接続形態に対応している。
【００３７】
但し、図６及び図７に例示されるＳＡＣ技術は、２本のワード線及び２本のビット線を枠組みとしてエッチングを行い、コンタクトホールを形成する技術である。従って、この技術をキャパシタコンタクト形成に使用する場合には、最端のキャパシタコンタクトについても２本のワード線で挟まれる必要があることになる。１本はダミーワード線（ＤＷＬ０）として使用し、もう１本はリセット信号線（ＲＳＴ０）として使用する。このリセット信号線（ＲＳＴ０）は、図３に示す回路の動作上は必要ないが、ＳＡＣ技術を使用するために必要になる配線である。これはワード線と同一層の配線なので、図６に示すようにダミーセルの電荷蓄積ノードと電源配線の間に、リセット信号ＲＳＴ０に応答するＭＯＳトランジスタが形成されることになる。本実施形態の回路の動作のためには、このリセット信号ＲＳＴ０を常時“Ｈ”レベルとしておけばよい。
【００３８】
次に、図５及び図７に例示されたダミーセルの接続形態について図８及び図９を参照しながら説明する。ここに、図８は、メモリセル２つ分を接続してダミーセルを形成した場合の、隣接する拡散層同士を接続した時のパターン例を示し、図９は、メモリセル２つ分を接続してダミーセルを形成した場合の、隣接するセルキャパシタの電荷蓄積ノードを形成する導電層同士を接続した時のパターン例を示す。
【００３９】
図８において、或るビット線とのコンタクトを持つ拡散層▲１▼に注目した時、隣接する拡散層は▲２▼及び▲３▼であるが、この場合、ビット線コンタクトからは遠い側の拡散層▲３▼と接続する。なぜなら、拡散層を接続することにより露光により鮮明なパターンを描くのが難しい形状（図５において一点鎖線Ｐで示す部分）が形成され、パターン形状が鈍る可能性があるからである。しかし、図示のように拡散層を接続すれば、仮にパターン形状が鈍ったとしても、その周りの領域は同一信号のノードであるので、短絡等の問題は生じない。
【００４０】
従って、このようなレイアウトパターンを作成することにより、面積の点で効率良くダミーセルを形成することができる。拡散層の形状が異なる場合も、同様に考えればよい。
一方、図９に示す接続パターンの場合、プロセス工程中の露光条件等によりビット線と平行な方向で隣接するセルキャパシタが誤って接続されてしまう可能性があるが、図中、一点鎖線Ｐ１及びＰ２で示すようにセルキャパシタの形状を一部変形させておけば、セルキャパシタが接続されてしまうといった問題を解消することができる。
【００４１】
図１０には本発明の第３の実施形態に係るＤＲＡＭにおける要部の回路構成が示される。
図３に示した第２の実施形態の回路との対比において、本実施形態の回路が構成上異なっている点は、▲１▼各ダミーセルＤＳの電荷蓄積ノードが、リセット信号ＲＳＴ０，ＲＳＴ１により駆動されるｎチャネルトランジスタＱ４４，Ｑ４５，Ｑ５４及びＱ５５を介して互いに接続されていること、▲２▼図１２に示した従来の回路で用いられていたプリチャージ回路２を備えていることである。他の回路部分及びその動作については、第２の実施形態（図３参照）と同様であるので、その説明は省略する。
【００４２】
本実施形態に係る回路構成は、ダミーセルＤＳの電荷蓄積ノードに接続される配線抵抗が大きい時に特に効果を発揮し、相補ビット線の電位を速やかに所定のプリチャージ電位にクランプすることができる。なぜなら、配線の抵抗成分が大きく配線のＣＲ時定数が大きい場合には、ダミーセルＤＳの電荷蓄積ノードを２つの電源（第１の電源電位Ｖ１と第２の電源電位Ｖ２）に時分割形態で接続すると、配線の電位が当該電源電位まで十分達しないおそれがあるからである。このような場合、ダミーセルＤＳの電荷蓄積ノードを第１の電源電位Ｖ１に常時接続しておき、リセット信号ＲＳＴ０，ＲＳＴ１を用いて電荷蓄積ノードと各電源電位との接続を制御するようにすればよい。
【００４３】
この第３の実施形態では、相補ビット線間を短絡するトランジスタとして、ダミーセル駆動信号ＤＷＬ０，ＤＷＬ１に応答するトランジスタＱ４０（Ｑ４１，Ｑ５０，Ｑ５１）と、プリチャージ回路２においてプリチャージ信号ＥＱＬに応答するトランジスタＱ７（図１２参照）の２種類が設けられているが、これは、いずれか一方だけ用いてもよいことはもちろんである。
【００４４】
参考として、図１１に本実施形態（図１０参照）の回路の動作タイミング波形の一例が示される。動作形態については、図１の回路に関連して図２に示した動作タイミング波形図から、当業者であれば容易に類推され得るので、その説明は省略する。
なお、本発明は上述した第１〜第３の実施形態を用いて説明したが、本発明はこれらの実施形態に限定されない。例えば、各実施形態の特徴事項を適宜組み合わせることも可能であり、かかる組合せは、図示はしないが、当業者には容易に想到されるであろう。
【００４５】
【発明の効果】
以上説明したように本発明によれば、面積及び消費電力を増大させることなく比較的簡単な制御によりビット線電位を必要十分なだけ変化させることができ、これによって“Ｈ”レベルデータ読み出しに対するマージンを拡大することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＤＲＡＭにおける要部の構成を示す回路図である。
【図２】図１の回路の動作タイミング波形図である。
【図３】本発明の第２の実施形態に係るＤＲＡＭにおける要部の構成を示す回路図である。
【図４】図３におけるダミーセルを実現するための第１の具体例を示す等価回路図である。
【図５】図４の等価回路に対応したレイアウトパターン図である。
【図６】図３におけるダミーセルを実現するための第２の具体例を示す等価回路図である。
【図７】図６の等価回路に対応したレイアウトパターン図である。
【図８】図５及び図７におけるダミーセルの接続パターンの一例を示す図である。
【図９】図５及び図７におけるダミーセルの接続パターンの他の例を示す図である。
【図１０】本発明の第３の実施形態に係るＤＲＡＭにおける要部の構成を示す回路図である。
【図１１】図１０の回路の動作タイミング波形図である。
【図１２】従来技術の一例としてのＤＲＡＭにおける要部の構成を示す回路図である。
【符号の説明】
１…センスアンプ（Ｓ／Ａ）
２…プリチャージ回路
ＢＬ０，ＢＬ０Ｘ，ＢＬ１，ＢＬ１Ｘ…相補ビット線
ＤＳ…ダミーセル
ＤＷＬ，ＤＷＬ０，ＤＷＬ１…ダミーセルの駆動信号（ビット線短絡用信号）
ＭＳ…メモリセル
Ｑ８，Ｑ２２，Ｑ３２，Ｑ４２，Ｑ５２…ダミーセルの電荷蓄積ノードを第１の電位に接続する第１のスイッチング素子（トランジスタ）
Ｑ９，Ｑ２３，Ｑ３３，Ｑ４３，Ｑ５３…ダミーセルの電荷蓄積ノードを第２の電位に接続する第２のスイッチング素子（トランジスタ）
Ｑ１０，Ｑ２０，Ｑ２１，Ｑ３０，Ｑ３１，Ｑ４０，Ｑ４１，Ｑ５０，Ｑ５１…相補ビット線間を短絡する第３のスイッチング素子（トランジスタ）
Ｑ１１〜Ｑ１４…ビット線とセンスアンプの絶縁用トランジスタ
ＶＳＳ…第１の電位
ＶＰＲ…第２の電位
ＷＬ００，ＷＬ０１，ＷＬ１０，ＷＬ１１…ワード線
【図１】
0004353546.tif 000002
【図２】
0004353546.tif 000003
【図３】
0004353546.tif 000004
【図４】
0004353546.tif 000005
【図５】
0004353546.tif 000006
【図６】
0004353546.tif 000007
【図７】
0004353546.tif 000008
【図８】
0004353546.tif 000009
【図９】
0004353546.tif 000010
【図１０】
0004353546.tif 000011
【図１１】
0004353546.tif 000012
【図１２】
0004353546.tif 000013