(57)【特許請求の範囲】
【請求項１】
被試験機であるＶＶＶＦインバータの制御アンプのゲート出力端に接続され、等価的にＶＶＶＦインバータ主回路部および誘導電動機の動作をするＶＶＶＦインバータの制御アンプ試験装置において、該制御アンプからのＯＮ、ＯＦＦの各相ゲート信号と誘導電動機定数より算出される予測各相電流Iu、Iv、Iwの正負の極性から求められる相対地電位ＶＧＵ、ＶＧＶ、ＶＧＷを入力し、フイルタ電圧Vfを使用して（19）式および（20）式
【数１】
0004251720.tif 000015
により算出される演算各相電圧Vu、Vv、Vwに基づき、変換行列〔Ｃ〕を使用して演算ｄ、ｑ軸電圧Vds〔n〕、Vqs〔n〕を（17）式
【数２】
0004251720.tif 000016
により出力するｄ、ｑ軸電圧演算回路と、該ｄ、ｑ軸電圧Vds〔n〕、Vqs〔n〕と誘導電動機定数より算出される予測電気角速度ωr〔n＋1〕を入力し、変換行列〔Ａ〕、〔Ｂ〕および微小時間ΔＴを使用して誘導電動機定数より算出される予測固定子および回転子ｄ、ｑ軸電流Ids〔n＋1〕、Iqs〔n＋1〕、Idr〔n＋1〕、Iqr〔n＋1〕を（13）式
【数３】
0004251720.tif 000017
により出力する電流演算回路と、前記予測固定子および回転子ｄ、ｑ軸電流を入力し、微分演算子Ｐ、励磁インダクタンスＭ、および負荷の慣性モーメントＪを使用して前記予測電気角速度ωr〔n＋1〕を（14）式
【数４】
0004251720.tif 000018
により出力する回転数演算回路と、前記予測固定子ｄ、ｑ軸電流を入力して前記予測各相電流Iu、Iv、Iwを（18）式
【数５】
0004251720.tif 000019
により出力する２相／３相変換回路と、前記予測固定子ｄ、ｑ軸電流と前記ｄ、ｑ軸電圧を入力し、インダクタンスＬd、抵抗Ｒd、容量Ｃdを使用してＶＶＶＦインバータの主回路部定数より算出される予測フィルタ電流、および電圧I1〔n＋1〕、Vf〔n＋1〕を（15）式および（16）式
【数６】
0004251720.tif 000020
により演算して予測フイルタ電圧Vf〔n＋1〕を出力するフイルタ電圧演算回路と、前記予測各相電流Iu、Iv、Iw、前記予測フィルタ電圧Vf〔n＋1〕および前記予測電気角速度ωr〔n＋1〕を入力してこれらの値をＤ／Ａ変換するＤ／Ａ変換回路から構成されることを特徴とするＶＶＶＦインバータの制御アンプ試験装置。
【請求項２】
前記ＶＶＶＦインバータの制御アンプが出力する各相の上下アームのゲート信号のＡＮＤ出力を保持し、該保持したＡＮＤ出力を短絡検知信号として前記ＶＶＶＦインバータの制御アンプに出力する短絡検知回路を設けた請求項１記載のＶＶＶＦインバータの制御アンプ試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＶＶＶＦインバータの制御アンプ試験装置に関わり、特にＶＶＶＦインバータの負荷として誘導電動機を接続した時に、ＶＶＶＦインバータの制御アンプの制御信号に基づき、ＶＶＶＦインバータの主回路部および誘導電動機と等価な動作をするとともに、ＶＶＶＦインバータおよび誘導電動機が動作している時と等価な電気信号をＶＶＶＦインバータの制御アンプにフイードバックする、主としてマイコン等の電子回路により構成したＶＶＶＦインバータの制御アンプ試験方法及び装置に関するものである。
【０００２】
【従来の技術】
交流電源を直流に変換し、さらに可変電圧可変周波数の交流に変換するＶＶＶＦインバータの負荷として、誘導電動機が接続される。
図２は、ＶＶＶＦインバータの主回路接続図である。
同図において、１０１は直流電源、１０２はフイルタリアクトル、１０３はフイルタコンデンサ、１０４はＰＷＭ変換器、１０５は誘導電動機、１０６は直流電圧検出器、１０７は電流検出器、１０８は回転数検出器、１は制御アンプである。制御アンプ１にはフイルタ電圧信号Vf、３相電流信号Iu、v、wおよび誘導電動機の電気角速度信号ωrがフイードバックされる。
ＰＷＭ変換器１０４はフイルタリアクトル１０２およびフイルタコンデンサ１０３を介して直流電源１０１より供給されるエネルギーにより、誘導電動機１０５を制御アンプ１のゲート信号により駆動する。
【０００３】
従来は、このＶＶＶＦインバータの制御アンプが正規に動作しているかどうかを確認するために、実際に使用する直流電源、フイルタリアクトル、フイルタコンデンサおよびＰＷＭ変換器（以下、一括してＶＶＶＦインバータ主回路部と称する）および誘導電動機を図２の如く接続するか、制御アンプにアナログおよびデイジタルの擬似的な信号を与えて試験を行っていた。
【０００４】
【発明が解決しようとする課題】
このように、実際のＰＷＭインバータ主回路部および誘導電動機とＶＶＶＦインバータの制御アンプとを接続して制御アンプのハードおよびソフトのチェック、又は試験を行おうとすると、ＰＷＭインバータ主回路部および誘導電動機や周辺の回転体試験装置のセットに多大な時間を要すると共に、多くの電力が必要となる。
又、アナログおよびデイジタルの擬似的な信号を制御アンプに与える方法は、制御アンプのハード的なチェツクはできても、フイードバック信号の値により、制御内容が変化するようなソフト的なチェックはできないという問題があった。
【０００５】
本発明は上記事情に鑑みてなされたもので、ＶＶＶＦインバータの負荷として誘導電動機を接続した時のＶＶＶＦインバータ制御アンプの動作と、実時間で等価に動作する試験装置を、ＶＶＶＦインバータ主回路部および誘導電動機等の回転体を有せずに、しかも試験装置内のソフト定数変更のみで、全てのＰＷＭインバータ主回路部および誘導電動機の模擬に対応できる試験装置を、マイコン等の電子回路のみで実現するＶＶＶＦインバータの制御アンプ試験方法及びその装置を提供することにある。
【０００６】
［課題を解決するための手段］つまり、その目的を達成するための手段は、
１）請求項１において、
【０００７】
ＶＶＶＦインバータの制御アンプ試験装置において、該制御アンプからのゲート信号およびＶＶＶＦインバータの主回路部定数および誘導電動機定数より算出される予測各相電流を入力して演算ｄ、ｑ軸電圧を出力するｄ、ｑ軸電圧演算回路と、該ｄ、ｑ軸電圧とＶＶＶＦインバータの主回路部定数および誘導電動機定数より算出される予測電気角速度とを入力してＶＶＶＦインバータの主回路部定数および誘導電動機定数より算出される予測固定子および回転子ｄ、ｑ軸電流を出力する電流演算回路と、前記予測固定子および回転子ｄ、ｑ軸電流を入力して前記予測電気角速度を出力する回転数演算回路と、前記予測固定子ｄ、ｑ軸電流を入力して前記予測各相電流を出力する２相／３相変換回路と、前記予測固定子ｄ、ｑ軸電流と前記ｄ、ｑ軸電圧を入力してＶＶＶＦインバータの主回路部定数および誘導電動機定数より算出される予測フィルタ電圧を出力するフイルタ電圧演算回路と、前記予測各相電流、前記予測フィルタ電圧および前記予測電気角速度を入力してこれらの値をＤ／Ａ変換するＤ／Ａ変換回路から構成されることを特徴とするＶＶＶＦインバータの制御アンプ試験装置である。
２）請求項２において、
【０００８】
前記ＶＶＶＦインバータの制御アンプが出力する各相の上下アームのゲート信号のＡＮＤ出力を保持し、該保持したＡＮＤ出力を短絡検知信号として前記ＶＶＶＦインバータの制御アンプに出力する短絡検知回路を設けた請求項１記載のＶＶＶＦインバータの制御アンプ試験装置である。
【０００９】
本発明の原理をＰＷＭインバータ主回路部と３相誘導電動機、および負荷イナーシャを組み合せた７元１次連立微分方程式により説明する。
３相２相変換行列は次に示す（１）式の〔Ｃ〕とし表される。
【００１０】
【数１】
0004251720.tif 000002
かご形３相誘導電動機の固定子（略字Ｓで表す）のｄおよびｑ軸成分の電圧をVds、Vqs、固定子および回転子（略字ｒで表す）のｄおよびｑ軸成分の電流をIds、Iqs、Idr、Iqr、固定子および回転子の抵抗および自己インダクタンスをRs、Rr、Ls、Lr、励磁インダクタンスをＭ、３相誘導電動機の極対数ｐと回転角速度ωmの積を新たに電気角速度と名付け、それをωrとすると、微分演算子Ｐ（＝ｄ／dt）を使用して、３相誘導電動機の等価回路４元１次連立微分方程式は（２）式で表される。
【００１１】
【数２】
0004251720.tif 000003
又、３相誘導電動機の発生トルクをTL、負荷の慣性モーメントをＪとして、制動分を無視するとトルク式は（３）式で表される。
【００１２】
【数３】
0004251720.tif 000004
さらに、図２の直流電源１０１、フイルタリアクトル１０２、フイルタコンデンサ１０３の直流電源部は（４）、（５）式で表される。
【００１３】
【数４】
0004251720.tif 000005
誘導電動機の固定子ｄ、ｑ軸電圧Vds、Vqs、および電流Ids、Iqsとフイルタコンデンサ１０２のＰＷＭ変換器への出力Vf×Ｉ２との間には、ＰＷＭ変換器の損失を無視すると、次に示す（６）式の関係があるので、ＶＶＶＦインバータの直流電源部と誘導電動機１０５を数式的に接続できる。
【００１４】
【数５】
0004251720.tif 000006
ここで、本発明では、直流電源部定数、誘導電動機定数、負荷の慣性モーメントおよび制御アンプ１からのＰＷＭ変換器１０４のゲート信号Ｇと３相電流の正負より定まる固定子ｄ、ｑ電圧Vds、Vqsが決まると、（２）〜（５）式より固定子および回転子のｄ、ｑ軸電流、電気角速度ωr、フイルタ電流I1、およびフイルタコンデンサ１０２の電圧すなわちフイルタ電圧Vfが求まる事を利用する。
さらに、厳密には、（２）〜（５）式を連立させて７元１次の連立微分方程式を演算しなければいけないところを、本発明では、今、演算しようとしている微小時間では電気角速度ωrおよびフイルタ電圧Vfが大きく変化しないと考えて、（２）式、（３）式および（４）、（５）式を連立させずに演算し、微分方程式解法の容易化を計っている。
【００１５】
すなわち、（２）式は次に示す（７）、（８）式および（９）式の如き４元１次連立微分方程式の形に表される。
【００１６】
【数６】
0004251720.tif 000007
また（３）式は次に示す（１０）式の如き形に、
【数７】
0004251720.tif 000008
（４）式は（１１）式の如き形に、
【数８】
0004251720.tif 000009
（５）式は（６）式を代入して（１２）式の如き形にそれぞれ変形される。
【００１７】
【数９】
0004251720.tif 000010
さらに（７）、（１０）〜（１２）式を離散化して、代数方程式の形にする事により、ＤＳＰ（デイジタル、シグナル、プロセッサ）等のマイクロコンピュータにより演算して、固定子および回転子ｄ、ｑ軸電流Ids、Iqs、Idr、Iqr、電気角速度ωr、フイルタ電流I1およびフイルタ電圧Vfを求める事ができる。
（７）、（１０）〜（１２）式を離散化して、代数方程式の形にする方法は、オイラー法、ルンゲ、クッタ法等があるが、ここではオイラー法により説明する。  サンプリング間隔ΔＴ毎にデータの採取および演算を行うとして、（７）、（１０）〜（１２）式に対して微小時間ΔＴでのオイラー法を適用すると、次に示す（１３）〜（１６）式の如くなる。
【００１８】
【数１０】
0004251720.tif 000011
オイラー法の解法値である予測値は、前回予測値を添字〔n〕、今回予測値を添字〔n+1〕で表すと以下のようになる。
〔Ｉ〔n〕〕t＝〔Ｉｄｓ〔n〕、Ｉｑｓ〔n〕、Ｉｄｒ〔n〕、Ｉｑｒ〔n〕〕
〔Ｖ〔n〕〕t＝〔Ｖｄｓ〔n〕、Ｖｑｓ〔n〕〕
〔Ｉ〔n+1〕〕t＝〔Ｉｄｓ〔n+1〕、Ｉｑｓ〔n+1〕、Ｉｄｒ〔n+1〕、Ｉｑｒ〔n+1〕〕
である。
【００１９】
従って、微小時間ΔＴ毎に３相誘導電動機に印加される相電圧をサンプリングし、式（１３）〜（１６）の演算を行うとして、今回サンプリング時の３相誘導電動機の固定子ｄ、ｑ軸電圧〔Ｖ〔n〕〕tと、前回演算の電気角速度予測値ωr〔n〕と、固定子および回転子ｄ、ｑ軸電流予測値〔Ｉ〔n〕〕tと、フイルタ電流予測値I1〔n〕と、フイルタ電圧予測値Vf〔n〕を使用して、（１３）〜（１６）式により今回の電気角速度予測値ωr〔n+1〕、固定子および回転子ｄ、ｑ軸電流予測値〔I〔n+1〕〕t、フイルタ電流予測値I1〔n+1〕、およびフイルタ電圧予測値Vf〔n+1〕を演算できる。
ここで、（８）式中のωrは電気角速度予測値ωr〔n〕を使用し、固定子ｄ、ｑ軸電圧〔Ｖ〔n〕〕は、３相誘導電動機の相電圧Vu、Vv、Vwより次に示す（１７）式により演算できる。
【００２０】
【数１１】
0004251720.tif 000012
演算された電流予測値〔I〔n+1〕〕tの中の固定子ｄ、ｑ軸電流Ids〔n+1〕、Iqs〔n+1〕を取り出し、次に示す式（１８）に従って、変換行列〔Ｃ〕の逆行列〔Ｃ〕−１により２相３相変換して３相電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕を演算する。
【００２１】
【数１２】
0004251720.tif 000013
この演算された３相電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕、電気角速度予測値ωr〔n+1〕、および平滑コンデンサ電圧予測値Vf〔n+1〕を制御アンプ１にフイードバックする事により、制御アンプ１はＶＶＶＦインバータにより誘導電動機を駆動した時と同等の動作を行う。
【００２２】
さらに、ＶＶＶＦインバータの制御アンプ１はゲート信号Ｇを出力するが、各相レグの上下のスイッチング素子が誤って両方共にＯＮした時には、直流電源が短絡状態となる。
この短絡現象の検知を、前述したような演算によって行っていたのでは、ある程度の時間が必要であるマイコンでの演算のために、短時間のスイッチング素子の短絡を検知できない事がある。
そこで、例えばＵ相レグの上下のゲート信号ＧＵＰおよびＧＵＮのＡＮＤを取る事により、ゲート信号ＧＵＰおよびＧＵＮが共に１になると、ＡＮＤの出力が１となり、この１となった状態を保持して短絡検知信号ＥとしてＶＶＶＦインバータの制御アンプに出力する事により、短時間の短絡であってもゲート信号Ｇの異常を知らせる事ができる。
以下、本発明の一実施例を図面に基づいて詳述する。
【００２３】
［発明の実施の形態］図１は本発明の請求項１が適用されたＶＶＶＦインバータの制御アンプ試験方法及びその装置を示す制御回路ブロック図である。同図において、１はＶＶＶＦインバータの制御アンプ、１０はＶＶＶＦインバータの制御アンプ試験装置、１１はｄ、ｑ軸電圧演算回路、１２は電流演算回路、１３は２相／３相変換回路、１４はフイルタ電圧演算回路、１５は回転数演算回路、１６はＤ／Ａ変換回路、１７は短絡検知回路である。
【００２４】
ＶＶＶＦインバータの制御アンプ試験装置１０は、ＶＶＶＦインバータの制御アンプ１よりゲート信号Ｇを入力し、３相電流信号Iu′、Iv′、Iw′とフイルタ電圧信号Vf′および電気角速度信号ωr′をＶＶＶＦインバータの制御アンプ１に出力するために、ｄ、ｑ軸電圧演算回路１１、電流演算回路１２、２相／３相変換回路１３、フイルタ電圧演算回路１４、回転数演算回路１５、Ｄ／Ａ変換回路１６、および請求項１記載の短絡検知回路１７で構成される。
【００２５】
ＶＶＶＦインバータの制御アンプ１は、図２のＶＶＶＦインバータの主回路接続図に示すゲート信号Ｇ、すなわちＵ相のゲート信号ＧＵＰ、ＧＵＮ、Ｖ相のゲート信号ＧＶＰ、ＧＶＮ、Ｗ相のゲート信号ＧＷＰ、ＧＷＮをｄ、ｑ軸電圧演算回路１１および短絡検知回路１７に出力する。
ゲート信号ＧＵＰおよびＧＵＮはＵ相スイッチング素子のＰ側およびＮ側のゲート信号であり、それぞれ「１」の時、素子がＯＮ、「０」の時、素子がＯＦＦを表す。
これらのゲート信号ＧＵＰおよびＧＵＮは、どちらかが「１」か、又は、Ｕ相レグ間のスイッチング素子短絡を防ぐために両方共に「０」かである。
他の相のゲート信号についても同様である。
【００２６】
ｄ、ｑ軸電圧演算回路１１は、各相のゲート信号Ｇと予測３相電流Iu、v、wを入力し、各相のゲート信号Ｇと予測３相電流Iu、v、wの正負の極性とにより、各相電圧Vu、v、wを演算し、さらに（１７）式により固定子ｄ、ｑ軸電圧Vds、Vqsを演算して、この演算固定子ｄ、ｑ軸電圧Vds、Vqsを電流演算回路１２およびフイルタ電圧演算回路１４に出力する。
【００２７】
すなわち、図２の直流電源ＶＳの負側に対するＰＷＭ変換器１０４の各相出力電位の相対値（１or０）を対地電位ＶＧと名付けると、例えば、Ｕ相において、ゲート信号ＧＵＰ＝１の時は、Ｕ相対地電位ＶＧＵ＝１とし、そうではなく、ゲート信号ＧＵＮ＝１の時はＵ相対地電位ＶＧＵ＝０とする。
しかし、Ｐ側およびＮ側のゲート信号が共に０の時は、相電流の流れる方向によって相電圧が決まるために、ゲート信号ＧＵＰ＝ＧＵＮ＝０で、しかも、Ｕ相電流Iu≧０の時はＵ相対地電位ＶＧＵ＝０とし、ゲート信号ＧＵＰ＝ＧＵＮ＝０で、しかも、Ｕ相電流Iu＜０の時はＵ相対地電位ＶＧＵ＝１とする。
【００２８】
他の相の対地電位ＶＧＶ、ＶＧＷについても同様に求める事ができるので、フイルタ電圧ＶＦを使用して、次に示す（１９）、（２０）式により演算各相電圧Vu、Vv、Vwを求める事ができ、さらに、（１７）式により演算固定子ｄ、ｑ軸電圧Vds、Vqsを求める事ができる。
【００２９】
【数１３】
0004251720.tif 000014
電流演算回路１２は、サンプリング時間間隔ΔＴ毎に固定子ｄ、ｑ軸電圧Vds〔n〕、Vqs〔n〕と、回転数演算回路１５より出力される電気角速度予測値ωr〔n〕を入力して、前回演算結果である固定子および回転子ｄ、ｑ軸電流予測値Ids〔n〕、Iqs〔n〕、Idr〔n〕、Iqr〔n〕とにより（１３）式に基づき、今回の固定子および回転子ｄ、ｑ軸電流予測値Ids〔n+1〕、Iqs〔n+1〕、Idr〔n+1〕、Iqr〔n+1〕を演算し、これらの値を内部に記憶すると共に、２相／３相変換回路１３、フイルタ電圧演算回路１４および回転数演算回路１５に出力する。
【００３０】
２相／３相変換回路１３は、電流演算回路１２より出力される固定子ｄ、ｑ軸電流予測値Ids〔n〕、Iqs〔n〕を入力して、（１８）式に基づき３相電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕を演算し、これらの値をｄ、ｑ軸電圧演算回路１１およびＤ／Ａ変換回路１６に出力する。
【００３１】
フイルタ電圧演算回路１４は、サンプリング時間間隔ΔＴ毎に電流演算回路１２より出力される固定子および回転子ｄ、ｑ軸電流予測値Ids〔n〕、Iqs〔n〕および演算固定子ｄ、ｑ軸電圧Vds、Vqsを入力して、前回演算結果のフイルタ入力電流予測値I１〔n〕およびフイルタ電圧予測値Vf〔n〕とにより、（１５）、（１６）式に基づき、今回のフイルタ入力電流予測値Ｉ１〔n+1〕およびフイルタ電圧予測値Vf〔n+1〕を演算し、これらの値を内部に記憶すると共に、フイルタ電圧予測値Vf〔n+1〕をＤ／Ａ変換回路１６に出力する。
ここで、（１６）式において、フイルタ電圧予測値Vf〔n〕が零だと割算できないが、ある程度のダミーの小さな値をベースとして入れておいても大きな演算誤差は無い。
【００３２】
回転数演算回路１５は、サンプリング時間間隔ΔＴ毎に電流演算回路１２より出力される固定子および回転子ｄ、ｑ軸電流予測値Ids〔n〕、Iqs〔n〕、Idr〔n〕、Iqr〔n〕を入力して、前回演算結果の電気角速度予測値ωr〔n〕とにより、（１４）式に基づき、今回の電気角速度予測値ωr〔n+1〕を演算し、この値を内部に記憶すると共に、電流演算回路１２およびＤ／Ａ変換回路１６に出力する。
【００３３】
Ｄ／Ａ変換回路１６は、２相／３相変換回路１３より３相電流予測値Iu〔n〕、Iv〔n〕、Iw〔n〕を、フイルタ電圧演算回路１４よりフイルタ電圧予測値Vf〔n〕を、さらに回転数演算回路１５より電気角速度予測値ωr〔n〕を入力し、それぞれをデイジタル／アナログ変換して３相電流信号Iu′、Iv′、Iw′、フイルタ電圧信号Vf′、および電気角速度信号ωr′をＶＶＶＦインバータの制御アンプ１に出力する。
ここで、ＶＶＶＦインバータの制御アンプ１がデイジタル信号を入力して制御を行う構成であれば、このＤ／Ａ変換回路１６は無くても良い。
【００３４】
短絡検知回路１７は、デイジタルのＡＮＤ回路と保持回路で構成され、ＶＶＶＦインバータの制御アンプ１より出力される各相のゲート信号ＧＵＰ、ＧＵＮ、ＧＶＰ、ＧＶＮ、ＧＷＰ、ＧＷＮを入力し、例えばＵ相のゲート信号ＧＵＰとＧＵＮのＡＮＤを取り、そのＡＮＤ出力を入力の立上りで動作する保持回路に入力する。他の相についても同様であり、この保持回路の出力は、短絡検知器１７の短絡信号ＥとしてＶＶＶＦインバータの制御アンプ１に出力される。
【００３５】
【発明の効果】
以上詳述したように、本発明の試験装置においては、被試験装置であるＶＶＶＦインバータの制御アンプのゲート出力端に接続し、模擬する誘導電動機の電気角速度およびＶＶＶＦインバータ直流電源部のフイルタ電圧が急速に変化しないとして各変数を一義的に演算予測し、誘導電動機と負荷およびＶＶＶＦインバータの直流電源部の連立微分方程式の次数を下げて、ＶＶＶＦインバータが駆動しようとする誘導電動機と負荷およびＶＶＶＦインバータの直流電源部の電気定数より演算したＶＶＶＦインバータの３相電流信号とフィルタ電圧信号および誘導電動機の電気角速度信号をＶＶＶＦインバータの制御アンプに出力するために、ＶＶＶＦインバータの制御アンプはあたかもそのゲート信号により、ＶＶＶＦインバータを制御し誘導電動機を駆動しているが如く動作し、本試験装置は等価的に回転体やＰＷＭインバータの主回路の無いＶＶＶＦインバータの制御アンプ試験装置として動作する。
よって、本発明のＶＶＶＦインバータの制御アンプ試験方法及びその装置は、実用上、極めて有用性の高いものである。
【図面の簡単な説明】
【図１】本発明の一実施例のＶＶＶＦインバータの制御アンプ試験装置の制御回路ブロック図である。
【図２】従来のＶＶＶＦインバータの主回路接続図である。
【符号の説明】
１、ＶＶＶＦインバータの制御アンプ
１０、ＶＶＶＦインバータの制御アンプ試験装置
１１、ｄ、ｑ軸電圧演算回路
１２、電流演算回路
１３、２相／３相変換回路
１４、フイルタ電圧演算回路
１５、回転数演算回路
１６、Ｄ／Ａ変換回路
１７、短絡検知回路
１０１、直流電源
１０２、フイルタリアクトル
１０３、フイルタコンデンサ
１０４、ＰＷＭ変換器
１０５、誘導電動機
１０６、直流電圧検出器
１０７、電流検出器
１０８、回転数検出器
【図１】
0004251720.tif 000021
【図２】
0004251720.tif 000022