(57)【特許請求の範囲】
【請求項１】
半導体基板上にシリコン酸化膜からなる下部クラッドを形成する第１の工程と、
前記下部クラッドの表層に窪みを形成し、前記窪み内を埋め込むように金属膜を堆積した後、平坦化して、前記窪み内のみに前記金属膜が充填されるようにする第２の工程と、
前記下部クラッド上にシリコン酸窒化膜からなるコア材を堆積し、プラズマドライエッチングのプラズマの到達による前記金属膜の発光を認識するまで、前記コア材を前記プラズマドライエッチングして前記コア材を加工して、前記下部クラッド及び後記上部クラッドに比して高屈折率とされて光路となるコアを形成した後、前記下部クラッドをオーバーエッチングし、前記プラズマドライエッチングを終了する第３の工程と、
前記コアを覆うようにシリコン酸化膜からなる上部クラッドを形成する第４の工程と
を含むことを特徴とする光スイッチング素子の製造方法。
【請求項２】
前記第３の工程における前記コア材の堆積は、前記コアの屈折率を制御するために、化学気相成長法により、酸素添加に寄与するソースガス、窒素添加に寄与するソースガス、及びシリコン添加に寄与するソースガスの各々の流量を調節して行うことを特徴とする請求項１に記載の光スイッチング素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体プロセス技術を用いて半導体基板上に形成されるものであり、光ファイバーに相当する光学機能を有する光スイッチング素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来、光スイッチング素子を製造する際には、シリコン基板上に火炎加水分解堆積法によって酸水素バーナー中にＳｉＣｌ4などの原料ガスを流入させ、火炎中で酸化反応を起こし、ガラス粒子層として下部クラッド及びとコア材を堆積する。コア材には屈折率を変えるためにＴｉＯ2やＧｅＯ2などの不純物を添加する。そして、１２００℃以上の熱処理を行ってガラス粒子同士を密着させ、コア材をパターニングしてコアを形成した後、火炎加水分解堆積法によってコアを覆うように上部クラッドを堆積し、１２００℃以上の熱処理を行うことにより、光スイッチング素子を製造していた。
【０００４】
【発明が解決しようとする課題】
下部クラッド上にコアをパターン形成する際に、下部クラッドとコア材とはほぼ同質の材料からなるためにエッチング速度差が小さく、十分な選択比が得られないことから、コア形成時に下部クラッドもエッチングしてしまい、欲する形状が得られないという問題がある。特に、コアの側壁が垂直面とならず、裾引き状態の粗面となる場合があり、これが光の減衰を惹起する一因となる。
【０００６】
そこで本発明は、前記問題に鑑みてなされたものであり、クラッドとコアを類似する材料から形成するも、下部クラッド上にコアを容易且つ正確にパターン形成することを可能とし、信頼性の高い光スイッチング素子及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００１１】
本発明の光スイッチング素子の製造方法は、半導体基板上にシリコン酸化膜からなる下部クラッドを形成する第１の工程と、前記下部クラッドの表層に窪みを形成し、前記窪み内を埋め込むように金属膜を堆積した後、平坦化して、前記窪み内のみに前記金属膜が充填されるようにする第２の工程と、前記下部クラッド上にシリコン酸窒化膜からなるコア材を堆積し、プラズマドライエッチングのプラズマの到達による前記金属膜の発光を認識するまで、前記コア材を前記プラズマドライエッチングして前記コア材を加工して、前記下部クラッド及び後記上部クラッドに比して高屈折率とされて光路となるコアを形成した後、前記下部クラッドをオーバーエッチングし、前記プラズマドライエッチングを終了する第３の工程と、前記コアを覆うようにシリコン酸化膜からなる上部クラッドを形成する第４の工程とを含む。
【００１２】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について図面を参照しながら詳細に説明する。
【００１３】
（具体的な実施形態）
−光スイッチング素子の概略構成−
図１は、本実施形態に係る光スイッチング素子の概略構成を示す概略断面図である。
この光スイッチング素子は、シリコン半導体基板１上に、シリコン酸化膜からなる下部クラッド２と、シリコン酸窒化膜からなり、下部クラッド２上にパターン形成され、光路を構成するコア３と、コア３を覆うように下部クラッド２上に形成されたシリコン酸化膜からなる上部クラッド４と、上部クラッド４の表層のコア３の上方に相当する部位に形成された窪みにＴｉＮ及びＷが順次埋め込まれてなるヒータ５と、ヒータ５へ電力を供給するための電力供給用配線６と、電力供給用配線６と接続するための外部電力供給用窓８が形成されてなるカバー膜７とを備えて構成されている。
【００１４】
ここで、下部クラッド２の表層には、後述するようにコア３をパターン形成する際のドライエッチングのエッチングストッパーとなるエンド・ポイント・ディテクター９（End Point Detector：以下、単にＥＰＤ９と記す。）が形成されている。このＥＰＤ９は、下部クラッド２の表層に形成された窪みにＴｉＮ及びＷが順次埋め込まれてなるものである。
【００１５】
この光スイッチング素子では、下部クラッド２、コア３及び上部クラッド４が化学気相成長法（ＣＶＤ法）、具体的にはプラズマＣＶＤ法又は熱ＣＶＤ法により形成されており、コア３がクラッド２，４に比して高屈折率となるように、シリコン酸窒化膜の酸素添加量、窒素添加量及びシリコン添加量の各々が調節されている。ここで更に、コア３の屈折率を調節するため、不純物としてホウ素又はリンを添加するようにしても良い。コア３がこれを囲むクラッド２，４よりも高屈折率であるために、コア３に入射した光は、当該コア３内を反射しながら進行する。隣接するコア３間で光路を変更するには、ヒータ５によりコア３を加熱することにより、当該コア３を熱膨張させて屈折率を変化させ、これにより光路変更する。
【００１６】
−光スイッチング素子の製造方法−
図２〜図７は、本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
本実施形態の光スイッチング素子を製造するには、先ず図２（ａ）に示すように、プラズマＣＶＤ法又は熱ＣＶＤ法により、シリコン半導体基板１上にシリコン酸化膜を膜厚１５μｍ程度に堆積し、下部クラッド２を形成する。ここで、下部クラッド２の屈折率は１．４６程度とする。
【００１７】
続いて、図２（ｂ）に示すように、下部クラッド２の表層に窪み１１（孔又は溝）を深さ０．４μｍ程度にパターン形成し、窪み１１内を埋め込むように金属薄膜、ここではＴｉＮ膜１２及びＷ膜１３の積層膜を下部クラッド２上に堆積する。この金属薄膜としては、ＴｉＮやＷの替わりにＣｕ，Ｔｉ，ＡｌやこれらとＴｉＮ，Ｗとを組み合わせて成膜するようにしても良い。
【００１８】
続いて、図２（ｃ）に示すように、下部クラッド２表面をストッパーとして、ＴｉＮ膜１２及びＷ膜１３をＣＭＰ（Chemical Mechanical Polishing）法により平坦化し、窪み１１内のみにＴｉＮ膜１２及びＷ膜１３が充填されてなるＥＰＤ９を形成する。
【００１９】
続いて、図３（ａ）に示すように、表層にＥＰＤ９の形成された下部クラッド２上に、プラズマＣＶＤ法により高密度プラズマ（High Density Plasma）を用いて、コア材となるシリコン酸窒化膜１４を膜厚１．５μm程度に堆積する。このとき、ソースガスのうち、酸素添加に寄与するガス、窒素添加に寄与するガス、及びシリコン添加に寄与するガスの各々の流量を調節し、シリコン酸窒化膜１４をクラッド２，４に比して高屈折率、ここでは１．５１程度に制御する。前記ソースガスとしては、ＳｉＨ4、Ｎ2Ｏ及びＮ2の混合ガスを用いる。この場合、ＳｉＨ4がシリコン添加に寄与するガスであり、Ｎ2Ｏ及びＮ2が酸素及び窒素添加に寄与するガスとなる。ここで、Ｎ2Ｏの替わりにＮＯ2やＯ2，Ｏ3ガスを用いても良い。
【００２０】
上記の材料を用いる利点は、半導体プロセスで使い慣れた材料であるために制御が容易であり、不純物の混合というプロセスの制御が容易になるということは、結果的に屈折率の制御も容易となることを意味することにある。
【００２１】
この場合、混合ガスの構成要素であるＳｉＨ4の替わりに、ＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）を用いても良い。また、コア材の屈折率を調節するため、ホウ素やリンを含む不純物、例えばＢ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（ＯＣＨ3）3から選ばれた少なくとも１種や、ＮＨ3等を添加しても好適である。
【００２２】
続いて、シリコン酸窒化膜１４をパターニングしてコア３を形成する。
具体的には、先ず図３（ｂ）に示すように、下部クラッド２上にフォトレジスト１５を塗布する。
【００２３】
次に、図３（ｃ）に示すように、フォトレジスト１５をフォトリソグラフィーにより加工して、コア形状のレジストマスク１６を形成する。
【００２４】
そして、レジストマスク１６をマスクとしてシリコン酸窒化膜１４をプラズマドライエッチング法によりエッチングし、欲する形状のコア３をパターン形成する。ここで、当該エッチングの際に、ＥＰＤ９をエッチングストッパーとして用いる。即ち、コア３の非形成部位のシリコン酸窒化膜１４がエッチングされてＥＰＤ９が露出すると、当該ＥＰＤ９にプラズマが到達し、発光強度や光波長に変化が生じる。この変化を検出することによりエッチング終了を認識し、更に若干のオーバーエッチングを行った後にエッチングを終了する。このオーバーエッチングは、下部クラッド２をプラズマＣＶＤ法により形成した場合に当該下部クラッド２に発生しがちな「空孔」を除去し、コア３に直接「空孔」が接することを抑止するために行う。このオーバーエッチングにより、光の減衰を防止することができる。
【００２５】
そして、図３（ｄ）に示すように、レジストマスク１６を灰化（アッシング）処理等により除去し、コア３を完成させる。コア３中の水素を除去するために１１００℃、窒素雰囲気にて３０分程度の熱処理を行う。この熱処理においてはウェーハの割れを防止するために昇温・冷却ともに２０℃／分以下に温度制御する。
【００２６】
続いて、下部クラッド２と一体となってコア３を覆う上部クラッド４を形成する。
具体的には、先ず図４（ａ）に示すように、プラズマＣＶＤ法又は熱ＣＶＤ法により、コア３を覆うようにシリコン酸化膜を堆積し、上部クラッド４を形成する。ここで、上部クラッド４の屈折率は下部クラッド２と同様に１．４６程度とする。
【００２７】
次に、上部クラッド４の表面にはコア相当分の段差が生じるため、ＣＭＰ法によりこれを除去して平坦化する。このとき、前記段差が大きく直接ＣＭＰ法によりこれを除去することが困難である場合には、図４（ｂ）に示すように、上部クラッド４表面にフォトレジスト１０を塗布して前記段差を埋め込み、この状態でドライエッチング又はウェットエッチングにより表層を所定分除去した後、ＣＭＰ法により平坦化すれば良い。このようにして前記段差を除去し、図４（ｃ）に示すように表面が平坦化された上部クラッド４を形成する。
【００２８】
続いて、図５（ａ）に示すように、上部クラッド４の表層にヒータ５を形成する。
具体的には、上部クラッド４の表層のコア３の上方に相当する部位に窪み１７（孔又は溝）を深さ０．１５μｍ程度にパターン形成し、窪み１７内を埋め込むように金属薄膜、ここではＴｉＮ膜１８（膜厚５０ｎｍ程度）及びＷ膜１９（膜厚１００ｎｍ程度）の積層膜を上部クラッド４上に堆積し、上部クラッド４表面をストッパーとして、ＴｉＮ膜１８及びＷ膜１９をＣＭＰ法により平坦化し、窪み１７内のみにＴｉＮ膜１８及びＷ膜１９が充填されてなるヒータ５を形成する。ヒータとしては、上部クラッド４上のヒータ５と同じ部位に、ＴｉＮ膜１８及びＷ膜１９の積層膜をパターン形成するようにしても良い。
【００２９】
続いて、ヒータ５へ電力を供給するための電力供給用配線６をパターン形成する。
具体的には、先ず図５（ｂ）に示すように、上部クラッド４上に金属薄膜、ここではヒータ接続用のＴｉ膜（膜厚６０ｎｍ程度）、ＴｉＮ膜（膜厚３０ｎｍ程度）、Ａｌ−Ｃｕ膜（膜厚１．０μｍ程度）、及び反射防止用のＴｉＮ膜（膜厚１００ｎｍ程度）を順次積層して金属薄膜２０を形成する。ここで、Ｗ膜及びＴｉＮ膜を用いて金属薄膜を形成しても良い。
【００３０】
次に、図５（ｃ）に示すように、金属薄膜２０上にフォトレジスト２１を塗布した後、図６（ａ）に示すように、金属薄膜２０の各ヒータ５間に相当する部位で分断される形状にフォトレジスト２１をフォトリソグラフィーにより加工し、レジストマスク２２を形成する。そして、レジストマスク２２をマスクとして金属薄膜２０をドライエッチングする。しかる後、図６（ｂ）に示すように、レジストマスク２２を灰化処理等により除去し、各ヒータ５と接続される各電力供給用配線６を形成する。
【００３１】
続いて、図６（ｃ）に示すように、電力供給用配線６を覆うように、プラズマＣＶＤ法によりシリコン窒化膜を膜厚５００ｎｍ程度に堆積し、カバー膜７を形成する。
【００３２】
続いて、図７（ａ）に示すように、カバー膜７の各電力供給用配線６上に相当する所定部位を露出させる形状のレジストマスク２３を形成し、これをマスクとしてカバー膜７をドライエッチングし、各電力供給用配線６の表面の一部をそれぞれ露出させる。しかる後、図７（ｂ）に示すように、レジストマスク２３を灰化処理等により除去し、外部電力供給用窓８が形成されてなるカバー膜７が完成する。
【００３３】
そして、外部電力供給用窓８から各電力供給用配線６と接続させる外部配線（不図示）の形成等を経て、光スイッチング素子を完成させる。
【００３４】
そして、シリコン半導体基板１から、各光スイッチング素子を切り出す。
具体的には、先ず図８（（ａ）が平面図、（ｂ）が断面図、（ｃ）が１つの光スイッチング素を拡大した平面図）に示すように、シリコン半導体基板１上に各光スイッチング素子４１がマトリクス状に形成され、各光スイッチング素子４１間がスクライブ領域４２とされた状態において、図９（（ａ）が平面図、（ｂ）が断面図）に示すように、光スイッチング素子４１の素子領域４３の形状に合わせてレジストマスク４４を形成する。
【００３５】
続いて、図１０に示すように、レジストマスク４４をマスクとして、素子領域４３の周辺に存する酸化膜やＥＰＤ９等をエッチングにより除去する。ここで、酸化膜とＥＰＤ９とのエッチング選択比が異なる場合、段階的エッチング、即ち先ず酸化膜のエッチングを行った後にＥＰＤ９のエッチングを行うようにしても良い。
【００３６】
しかる後、レジストマスク４４を灰化処理等により除去し、図１１（（ａ）が平面図、（ｂ）が断面図、（ｃ）が切り離し後の各素子を示す断面図）に示すように、スクライブ領域４２にてダイシングにより各光スイッチング素子４１を切り出す。ここで、スクライブ領域４２をダイサーの刃幅よりも広くなるようにエッチングすることで、光スイッチング素子の側面にダイシング時の刃が接触することを防止し、破断面が付与されないようにすることが好ましい。
【００３７】
以上説明したように、本実施形態によれば、ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量及びシリコン添加量の各々を調節し、均一な屈折率となるようにコア３を形成することにより、従来の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不純物を添加して屈折率を調節する場合に比して、均一な不純物濃度及び膜厚分布のコア３を実現し、コア３のクラッド２，４との屈折率差を容易且つ正確に得ることが可能となる。更には、クラッド２，４とコア３を類似する材料から形成するも、下部クラッド２にＥＰＤ９を設けることにより、下部クラッド上にコア３を容易且つ正確にパターン形成することが可能となり、信頼性の高い光スイッチング素子が実現する。
【００３８】
（変形例）
以下、本実施形態の諸変形例について説明する。ここでは便宜上、光スイッチング素子の構成をその製造方法と共に述べる。また、上述した実施形態と同様の構成要素等については同符号を記す。
【００３９】
−変形例１−
この変形例１では、本実施形態と同様に光スイッチング素子の構成及び製造方法を開示するが、本実施形態と比べて、コアをパターン形成する際に、コア材が比較的厚いためにフォトレジストがエッチングに耐え切れない場合に適用して好適な手法である。
【００４０】
図１２は、変形例１に係る光スイッチング素子の製造方法のうち、主に本実施形態と異なる工程を示す概略断面図である。
先ず、図１２（ａ）に示すように、本実施形態と同様に、プラズマＣＶＤ法又は熱ＣＶＤ法により、シリコン半導体基板１上にシリコン酸化膜を膜厚１５μｍ程度に堆積し、下部クラッド２（屈折率：１．４６程度）を形成した後、下部クラッド２の表層に窪み１１（孔又は溝）を深さ０．４μｍ程度にパターン形成する。
【００４１】
続いて、窪み１１内を埋め込むようにシリコン窒化膜又は多結晶シリコン膜を下部クラッド２上に堆積し、下部クラッド２表面をストッパーとして、シリコン窒化膜又は多結晶シリコン膜をＣＭＰ法により平坦化し、窪み１１内のみにシリコン窒化膜又は多結晶シリコン膜が充填されてなるＥＰＤ３１を形成する。ここで、本実施形態のＥＰＤ９と異なり、窪み１１内にシリコン窒化膜又は多結晶シリコン膜を充填するが、これは、ＥＰＤ３１のエッチングストッパーとしての機能を十分に担保することを考慮し、後述する金属薄膜と異なる材料でＥＰＤを形成する必要があるからである。
【００４２】
続いて、表層にＥＰＤ３１の形成された下部クラッド２上に、プラズマＣＶＤ法により高密度プラズマを用いて、コア材となるシリコン酸窒化膜１４（屈折率：１．５１程度）を膜厚０．２５μm程度に堆積する。この場合、本実施形態と同様に、ソースガスとしてはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含む混合ガスを用い、必要に応じて不純物を添加する。
【００４３】
続いて、シリコン酸窒化膜１４上に、エッチング時にフォトレジストの代替される金属薄膜、ここではＡｌ膜３２をスパッタ法により形成する。
【００４４】
続いて、図１２（ｂ）に示すように、Ａｌ膜３２上にフォトレジストを塗布し、フォトリソグラフィーによりこれをコア形状に加工して、レジストマスク３３を形成する。
【００４５】
続いて、図１２（ｃ）に示すように、レジストマスク３３をマスクとしてＡｌ膜３２をドライエッチングし、Ａｌ膜３２をレジストマスク３３に倣ったコア形状に加工して、Ａｌマスク３４を形成する。
【００４６】
続いて、図１２（ｄ）に示すように、レジストマスク３３を灰化処理等により除去した後、Ａｌマスク３４をマスクとしてシリコン酸窒化膜１４をプラズマドライエッチング法によりエッチングし、欲する形状のコア３をパターン形成する。ここで、当該エッチングの際に、ＥＰＤ３１をエッチングストッパーとして用いる。即ち、コア３の非形成部位のシリコン酸窒化膜１４がエッチングされてＥＰＤ３１が露出すると、当該ＥＰＤ３１にプラズマが到達し、発光強度や光波長に変化が生じる。この変化を検出することによりエッチング終了を認識する。当該エッチングにおいては、フォトレジストに比して極めてエッチング速度の低いＡｌ膜をエッチングマスクに用いるため、コア材の厚みが大きい場合でも十分なエッチングが可能となる。またこのとき、Ａｌマスク３４がＥＰＤ３１と異なる材料からなるため、発光強度や光波長の変化の検出に支障を来すおそれがない。そして、本実施形態と同様の目的により若干のオーバーエッチングを行った後にエッチングを終了する。
【００４７】
続いて、図１２（ｅ）に示すように、Ａｌマスク３４をウェットエッチング等により除去し、コア３を完成させる。
【００４８】
しかる後、本実施形態の図４〜図７と同様の諸工程を経て、光スイッチング素子を完成させる。
【００４９】
以上説明したように、変形例１によれば、ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量及びシリコン添加量の各々を調節し、均一な屈折率となるようにコア３を形成することにより、従来の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不純物を添加して屈折率を調節する場合に比して、均一な不純物濃度及び膜厚分布のコア３を実現し、コア３のクラッド２，４との屈折率差を容易且つ正確に得ることが可能となる。更には、クラッド２，４とコア３を類似する材料から形成するも、下部クラッド２にＥＰＤ３１を設け、更にはエッチングマスクに金属薄膜を用いることにより、コア材が厚くとも下部クラッド上にコア３を容易且つ正確にパターン形成することが可能となり、信頼性の高い光スイッチング素子が実現する。
【００５０】
−変形例２−
この変形例２では、本実施形態と同様に光スイッチング素子の構成及び製造方法を開示するが、コアの形成方法が異なる点で相違する。
【００５１】
図１３及び図１４は、変形例２に係る光スイッチング素子の製造方法のうち、主に本実施形態と異なる工程を示す概略断面図である。
先ず、図１３（ａ）に示すように、本実施形態と同様に、プラズマＣＶＤ法又は熱ＣＶＤ法により、シリコン半導体基板１上にシリコン酸化膜を膜厚１５μｍ程度に堆積し、下部クラッド２（屈折率：１．４６程度）を形成した後、下部クラッド２の表層に窪み１１（孔又は溝）を深さ０．４μｍ程度にパターン形成し、窪み１１内を埋め込むように金属薄膜、ここではＴｉＮ膜１２及びＷ膜１３の積層膜を下部クラッド２上に堆積する。
【００５２】
続いて、下部クラッド２表面をストッパーとして、ＴｉＮ膜１２及びＷ膜１３をＣＭＰ法により平坦化し、窪み１１内のみにＴｉＮ膜１２及びＷ膜１３が充填されてなるＥＰＤ９を形成した後、表層にＥＰＤ９の形成された下部クラッド２上に、プラズマＣＶＤ法により高密度プラズマを用いて、コア材となるシリコン酸窒化膜１４（屈折率：１．５１程度）を膜厚０．２５μm程度に堆積する。この場合、本実施形態と同様に、ソースガスとしてはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含む混合ガスを用い、必要に応じて不純物を添加する。
【００５３】
続いて、シリコン酸窒化膜１４上に、金属薄膜、ここではＴｉＮ膜５１を膜厚０．２５μｍ程度に形成する。
【００５４】
続いて、図１３（ｂ）に示すように、ＴｉＮ膜５１上にフォトレジストを塗布し、フォトリソグラフィーによりこれをコア形状の溝を有するように加工して、レジストマスク５２を形成する。
【００５５】
続いて、図１３（ｃ）に示すように、レジストマスク５２をマスクとしてＴｉＮ膜５１をドライエッチングし、ＴｉＮ膜５１をレジストマスク５２に倣ったコア形状に加工して、コア形状の溝５３ａを有するＴｉＮマスク５３を形成する。その後、レジストマスク５２を灰化処理等により除去する。
【００５６】
続いて、図１３（ｄ）に示すように、溝５３ａを埋め込みＴｉＮマスク５３を覆うように、プラズマＣＶＤ法により高密度プラズマを用いて、コア材となるシリコン酸窒化膜５４（屈折率：１．５１程度）を堆積する。この場合、本実施形態と同様に、ソースガスとしてはＳｉＨ4（またはＴＥＯＳ）、Ｎ2Ｏ及びＮ2を含む混合ガスを用い、必要に応じて不純物を添加する。
【００５７】
続いて、図１４（ａ）に示すように、ＴｉＮマスク５３をストッパーとしてＣＭＰ法によりシリコン酸窒化膜５４を研磨する。このとき、シリコン酸窒化膜５４は溝５３ａを充填するように残存する。
【００５８】
続いて、図１４（ｂ）に示すように、ＴｉＮマスク５３をウェットエッチング等により除去することにより、下部クラッド２上にコア３をパターン形成する。
【００５９】
しかる後、本実施形態の図４〜図７と同様の諸工程を経て、光スイッチング素子を完成させる。
【００６０】
以上説明したように、変形例２によれば、ＣＶＤ法を用いてソースガスの酸素添加量、窒素添加量及びシリコン添加量の各々を調節し、均一な屈折率となるようにコア３を形成することにより、従来の火炎加水分解堆積法を用いてＴｉＯ2やＧｅＯ2等の不純物を添加して屈折率を調節する場合に比して、均一な不純物濃度及び膜厚分布のコア３を実現し、コア３のクラッド２，４との屈折率差を容易且つ正確に得ることが可能となる。更には、クラッド２，４とコア３を類似する材料から形成するも、下部クラッド２にＥＰＤ９を設け、更にはコア形状の溝５３ａを有するＴｉＮ膜５３をマスクに用いて自己整合的にコア３を形成する手法を採ることにより、コア３が厚くとも下部クラッド上にこれを容易且つ正確にパターン形成することが可能となり、信頼性の高い光スイッチング素子が実現する。
【００６１】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６２】
（付記１）半導体基板上に形成されたクラッドと、
前記クラッドに覆われており、前記クラッドに比して高屈折率とされて光路を形成するコアと
を含み、
前記コアは、シリコン酸窒化物から形成されており、屈折率を制御するように酸素添加量、窒素添加量及びシリコン添加量の少なくとも一種が調節されてなることを特徴とする光スイッチング素子。
【００６３】
（付記２）前記コアを加熱することにより光路を変更制御するヒータを更に含むことを特徴とする付記１に記載の光スイッチング素子。
【００６４】
（付記３）前記クラッドはシリコン酸化物からなることを特徴とする付記１又は２に記載の光スイッチング素子。
【００６５】
（付記４）前記コアは、不純物としてホウ素又はリンを含み、前記不純物量により屈折率が調節されてなることを特徴とする付記１〜３のいずれか１項に記載の光スイッチング素子。
【００６６】
（付記５）前記コアは、ＳｉＨ4、Ｎ2Ｏ及びＮ2を含む混合ガスをソースガスとし、ＳｉＨ4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の流量が調節された化学気相成長法により形成されてなることを特徴とする付記１〜３のいずれか１項に記載の光スイッチング素子。
【００６７】
（付記６）前記コアは、Ｓｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスをソースガスとし、Ｓｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の流量が調節された化学気相成長法により形成されてなることを特徴とする付記１〜３のいずれか１項に記載の光スイッチング素子。
【００６８】
（付記７）前記混合ガスは、不純物としてＮＨ3、Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（ＯＣＨ3）3から選ばれた少なくとも１種を含むことを特徴とする付記５又は６に記載の光スイッチング素子。
【００６９】
（付記８）半導体基板上に形成されたクラッドと、
前記クラッドに覆われており、前記クラッドに比して高屈折率とされて光路を形成するコアと
を含み、
前記クラッドは、下部クラッド及び上部クラッドを有し、前記下部クラッド上に形成された前記コアを前記上部クラッドで覆うように構成されており、
前記下部クラッドの表層に、当該下部クラッドと異なる材料からなるエッチングストッパーが設けられていることを特徴とする光スイッチング素子。
【００７０】
（付記９）前記コアを加熱することにより光路を変更制御するヒータを更に含むことを特徴とする付記８に記載の光スイッチング素子。
【００７１】
（付記１０）前記エッチングストッパーは、前記下部クラッドの表層に形成された窪み内を前記下部クラッドと異なる材料で充填してなるものであることを特徴とする付記８又は９に記載の光スイッチング素子。
【００７２】
（付記１１）半導体基板上に化学気相成長法により下部クラッドを形成する第１の工程と、
前記下部クラッド上に化学気相成長法によりコア材を堆積し、前記コア材を加工して、光路となるコアを形成する第２の工程と、
前記コアを覆うように化学気相成長法により上部クラッドを形成する第３の工程と
を含み、
前記第２の工程において、前記化学気相成長法でソースガスの流量を調節し、前記コアを前記下部クラッド及び前記上部クラッドに比して高屈折率となるように屈折率を制御して形成することを特徴とする光スイッチング素子の製造方法。
【００７３】
（付記１２）前記コア材がシリコン酸窒化膜であり、前記ソースガスのうち、酸素添加に寄与するガス、窒素添加に寄与するガス、及びシリコン添加に寄与するガスの少なくとも一種の流量を調節することを特徴とする付記１１に記載の光スイッチング素子の製造方法。
【００７４】
（付記１３）前記ソースガスは、ＳｉＨ4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、ＳｉＨ4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の流量を調節することを特徴とする付記１２に記載の光スイッチング素子の製造方法。
【００７５】
（付記１４）前記ソースガスは、Ｓｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の流量を調節することを特徴とする付記１２に記載の光スイッチング素子の製造方法。
【００７６】
（付記１５）前記混合ガスは、不純物としてＮＨ3、Ｂ2Ｈ6、Ｂ（ＯＣＨ3）3、ＰＨ3及びＰＯ（ＯＣＨ3）3から選ばれた少なくとも１種を含むことを特徴とする付記１３又は１４に記載の光スイッチング素子の製造方法。
【００７７】
（付記１６）前記第２の工程において、前記化学気相成長法がプラズマ化学気相成長法又は熱化学気相成長法であることを特徴とする付記１１〜１５のいずれか１項に記載の光スイッチング素子の製造方法。
【００７８】
（付記１７）前記第３の工程の後、前記上部クラッド上に、前記コアを加熱することにより光路を変更制御するヒータを形成する第４の工程を更に含むことを特徴とする付記１１〜１６のいずれか１項に記載の光スイッチング素子の製造方法。
【００７９】
（付記１８）前記第２の工程において、前記コア材上に金属膜を形成し、前記金属膜をコア形状に加工し、当該金属膜をマスクとして前記コア材を加工した後、前記金属膜を除去することにより、前記コアを形成することを特徴とする付記１１〜１７のいずれか１項に記載の光スイッチング素子の製造方法。
【００８０】
（付記１９）前記第２の工程において、前記下部クラッド上に、前記コア形状の溝を有する薄膜を形成し、前記溝内に前記コア材を充填した後、前記薄膜を除去することにより、前記コアを形成することを特徴とする付記１１〜１７のいずれか１項に記載の光スイッチング素子の製造方法。
【００８１】
（付記２０）半導体基板上に下部クラッドを形成する第１の工程と、
前記下部クラッドの表層に、当該下部クラッドと異なる材料からなるエッチングストッパーを形成する第２の工程と、
前記下部クラッド上にコア材を堆積し、前記エッチングストッパーをエッチングの基準に用いて前記コア材を加工して、前記下部クラッド及び前記上部クラッドに比して高屈折率とされて光路となるコアを形成する第３の工程と、
前記コアを覆うように上部クラッドを形成する第４の工程と
を含むことを特徴とする光スイッチング素子の製造方法。
【００８２】
（付記２１）前記第１の工程、前記第３の工程及び前記第４の工程において、前記下部クラッド、前記コア材及び前記上部クラッドを化学気相成長法により形成することを特徴とする付記２０に記載の光スイッチング素子の製造方法。
【００８３】
（付記２２）前記化学気相成長法がプラズマ化学気相成長法又は熱化学気相成長法であることを特徴とする付記２１に記載の光スイッチング素子の製造方法。
【００８４】
（付記２３）前記第３の工程において、前記コア材を高密度プラズマを用いたプラズマ化学気相成長法により形成することを特徴とする付記２１に記載の光スイッチング素子の製造方法。
【００８５】
（付記２４）前記第３の工程において、前記化学気相成長法でソースガスの流量を調節して前記コア材を堆積し、前記コア材を加工することにより前記コアの折率を制御して形成することを特徴とする付記２１〜２３のいずれか１項に記載の光スイッチング素子の製造方法。
【００８６】
（付記２５）前記コア材がシリコン酸窒化膜であり、前記ソースガスのうち、酸素添加に寄与するガス、窒素添加に寄与するガス、及びシリコン添加に寄与するガスの少なくとも一種の流量を調節することを特徴とする付記２４に記載の光スイッチング素子の製造方法。
【００８７】
（付記２６）前記ソースガスは、ＳｉＨ4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、ＳｉＨ4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の流量を調節することを特徴とする付記２５に記載の光スイッチング素子の製造方法。
【００８８】
（付記２７）前記ソースガスは、Ｓｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2を含む混合ガスであり、Ｓｉ（ＯＣ2Ｈ5）4、Ｎ2Ｏ及びＮ2のうち少なくとも１種の流量を調節することを特徴とする付記２５に記載の光スイッチング素子の製造方法。
【００８９】
（付記２８）前記混合ガスは、不純物としてＮＨ3、Ｂ2Ｈ6及びＰＨ3からから選ばれた少なくとも１種を含むことを特徴とする付記２６又は２７に記載の光スイッチング素子の製造方法。
【００９０】
（付記２９）前記第４の工程の後、前記上部クラッド上に、前記コアを加熱することにより光路を変更制御するヒータを形成する第５の工程を更に含むことを特徴とする付記２０〜２８のいずれか１項に記載の光スイッチング素子の製造方法。
【００９１】
（付記３０）前記第３の工程において、前記下部クラッド上に、前記コア形状の溝を有する薄膜を形成し、前記溝内に前記コア材を充填した後、前記薄膜を除去することにより、前記コアを形成することを特徴とする付記２０〜２９のいずれか１項に記載の光スイッチング素子の製造方法。
【００９２】
（付記３１）前記第３の工程において、前記コア材上に金属膜を形成し、前記金属膜をコア形状に加工し、当該金属膜をマスクとして前記コア材を加工した後、前記金属膜を除去することにより、前記コアを形成することを特徴とする付記２０〜３０のいずれか１項に記載の光スイッチング素子の製造方法。
【００９３】
（付記３２）前記第２の工程において、前記下部クラッドの表層に窪みを形成し、前記窪み内を前記下部クラッドと異なる材料で充填して前記エッチングストッパーを形成することを特徴とする付記２０〜３１のいずれか１項に記載の光スイッチング素子の製造方法。
【００９４】
（付記３３）前記第２の工程において、前記下部クラッドの表層に窪みを形成し、前記窪み内を前記金属膜及び前記下部クラッドと異なる材料で充填して前記エッチングストッパーを形成することを特徴とする付記３２に記載の光スイッチング素子の製造方法。
【００９５】
（付記３４）前記第２の工程において、プラズマドライエッチング法により前記コア材をエッチングする際に、前記エッチングストッパーにプラズマが到達したことよる発光強度又は光波長の変化を検出することにより、前記コア材のエッチングを終了することを特徴とする付記２０〜３３のいずれか１項に記載の光スイッチング素子の製造方法。
【００９６】
【発明の効果】
本発明によれば、クラッドとコアを類似する材料から形成するも、下部クラッド上にコアを容易且つ正確にパターン形成することが可能となり、信頼性の高い光スイッチング素子が実現する。
【図面の簡単な説明】
【図１】本実施形態に係る光スイッチング素子の概略構成を示す概略断面図である。
【図２】本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本実施形態に係る光スイッチング素子の製造方法を工程順に示す概略断面図である。
【図８】シリコン半導体基板から各光スイッチング素子を切り出す様子を示す模式図である。
【図９】図８に引き続き、シリコン半導体基板から各光スイッチング素子を切り出す様子を示す模式図である。
【図１０】図９に引き続き、シリコン半導体基板から各光スイッチング素子を切り出す様子を示す模式図である。
【図１１】図１０に引き続き、シリコン半導体基板から各光スイッチング素子を切り出す様子を示す模式図である。
【図１２】変形例１に係る光スイッチング素子の製造方法のうち、主に本実施形態と異なる工程を示す概略断面図である。
【図１３】変形例２に係る光スイッチング素子の製造方法のうち、主に本実施形態と異なる工程を示す概略断面図である。
【図１４】図１３に引き続き、変形例２に係る光スイッチング素子の製造方法のうち、主に本実施形態と異なる工程を示す概略断面図である。
【符号の説明】
１  シリコン半導体基板
２  下部クラッド
３  コア
４  上部クラッド
５  ヒータ
６  電力供給用配線
７  カバー膜
８  外部電力供給用窓
９，３１  ＥＰＤ
１１，１７  窪み
１２，１８，５１  ＴｉＮ膜
１３，１９  Ｗ膜
１４，５４  シリコン酸窒化膜
１５，２１  フォトレジスト
１６，２２，２３，３３，４４，５２  レジストマスク
２０  金属薄膜
３２  Ａｌ膜
３４  Ａｌマスク
４１  光スイッチング素子
４２  スクライブ領域
４３  素子領域
５３  ＴｉＮマスク
【図１】
0004213491.tif 000002
【図２】
0004213491.tif 000003
【図３】
0004213491.tif 000004
【図４】
0004213491.tif 000005
【図５】
0004213491.tif 000006
【図６】
0004213491.tif 000007
【図７】
0004213491.tif 000008
【図８】
0004213491.tif 000009
【図９】
0004213491.tif 000010
【図１０】
0004213491.tif 000011
【図１１】
0004213491.tif 000012
【図１２】
0004213491.tif 000013
【図１３】
0004213491.tif 000014
【図１４】
0004213491.tif 000015