(57)【特許請求の範囲】
【請求項１】
基板と、前記基板の表面上に積層された複数の半導体チップとを有し、
前記基板及び前記複数の半導体チップが、封止樹脂により封止され、
前記複数の半導体チップにおいて、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層されており、前記上の半導体チップが前記下の半導体チップからはみ出した部分の下に、前記封止樹脂とは別体の樹脂又はペーストが充填されており、
前記複数の半導体チップのうち、前記基板の直上の前記半導体チップが前記基板の表面とフリップチップ接続されている
電子モジュール。
【請求項２】
基板と、前記基板の表面上に積層された複数の半導体チップとを有し、前記基板及び前記複数の半導体チップが、封止樹脂により封止され、前記複数の半導体チップにおいて、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層されており、前記上の半導体チップが前記下の半導体チップからはみ出した部分の下に、前記封止樹脂とは別体の樹脂又はペーストが充填されており、前記複数の半導体チップのうち、前記基板の直上の前記半導体チップが前記基板の表面とフリップチップ接続されている電子モジュールを搭載してなる
電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップが基板に接続された電子モジュール及びこの電子モジュールを備えた電子機器に係わる。
【０００２】
【従来の技術】
従来、半導体チップのパッケージにおいて、ＱＦＰ（Quad Flat Package ）構造やＳＯＰ（Small Outline Package ）構造のパッケージが用いられていた。
これらの構造では、それぞれ離れて配置された半導体チップとリードフレームとの間をワイヤで接続しているため、その分マザー基板への実装面積が大きくなる。
【０００３】
【発明が解決しようとする課題】
そこで、最近半導体チップと同等或いはわずかに大きいＣＳＰ（チップ・サイズ（スケール）・パッケージ）構造が採用されてきている。
【０００４】
このＣＳＰ構造を採ることにより、マザー基板への実装面積を大幅に低減することができるが、接続端子数は従来とほぼ同じで減少しないため、マザー基板の配線ルールによって厳しい仕様が要求され、その結果コストアップや品質低下の問題が生じることがある。
【０００５】
この問題に対して、パッケージ内に複数の半導体チップを形成してＭＣＭ（マルチチップモジュール）化することにより、回路的に関連の強い半導体チップ間の配線をパッケージ内に集約させて、マザー基板との接続点数を減らすことが可能である。
【０００６】
内部に２つの半導体チップを配置した電子モジュールの断面図を図１６に示す。
この電子モジュール５１は、第１の半導体チップ５２及び第２の半導体チップ５３が、インターポーザー基板５４上に並列して配置され、その周囲を封止樹脂６２で埋めて構成される。
【０００７】
第１の半導体チップ５２及び第２の半導体チップ５３は、共にダイペースト５５を介してインターポーザー基板５４に接合されている。
【０００８】
また、第１の半導体チップ５２及び第２の半導体チップ５３の上面には、それぞれパッド６１が形成され、このパッド６１とインターポーザー基板５４の上面に形成されたランド５６との間がワイヤ６０を介して電気的に接続されている。
【０００９】
インターポーザー基板５４の下面には、薄い板状の電極端子５８が形成され、電極端子５８以外の部分にはソルダーレジスト５７が形成されている。
また、インターポーザー基板５４の外縁部には補強端子５９が形成されて、電子モジュール５１と図示しないマザー基板との半田接続を補強している。
【００１０】
インターポーザー基板５４の上面のランド５６と、下面の電極端子５８との間には図示しないが配線が形成されて電気的に接続される。
この配線は、例えばインターポーザー基板５４を貫通したスルーホールによって構成することができる。
【００１１】
しかしながら、この場合には、半導体チップの数が増えることにより、電子モジュール５１の面積が増加する。
【００１２】
また、電子モジュール５１が大面積になることにより、マザー基板との接続の信頼性が低下する等の問題もある。
特に、メモリ素子の半導体チップを使用する場合には、端子数のが少ない割にチップが大きく、この傾向が顕著になる。
【００１３】
上述した問題の解決のために、本発明においては、面積が少なく小型集積化が図れ、かつ接続の信頼性も確保することができる電子モジュール及び電子機器を提供するものである。
【００１４】
【課題を解決するための手段】
本発明の電子モジュールは、基板と、基板の表面上に積層された複数の半導体チップとを有し、基板及び複数の半導体チップが封止樹脂により封止され、複数の半導体チップにおいて、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層されており、上の半導体チップが下の半導体チップからはみ出した部分の下に、封止樹脂とは別体の樹脂又はペーストが充填されており、複数の半導体チップのうち、基板の直上の半導体チップが基板の表面とフリップチップ接続されているものである。
【００１５】
本発明の電子機器は、基板と、基板の表面上に積層された複数の半導体チップとを有し、基板及び複数の半導体チップが封止樹脂により封止され、複数の半導体チップにおいて、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層されており、上の半導体チップが下の半導体チップからはみ出した部分の下に、封止樹脂とは別体の樹脂又はペーストが充填されており、複数の半導体チップのうち、基板の直上の半導体チップが基板の表面とフリップチップ接続されている電子モジュールを搭載したものである。
【００１６】
上述の本発明によれば、基板上に複数の半導体チップが積層されていることにより、複数の半導体チップを基板上に並列に配置した場合と比較して、電子モジュールの面積を低減することができる。
【００１７】
【発明の実施の形態】
本発明は、基板と、基板の表面上に積層された複数の半導体チップとを有し、基板及び複数の半導体チップが封止樹脂により封止され、複数の半導体チップにおいて、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層されており、上の半導体チップが下の半導体チップからはみ出した部分の下に、封止樹脂とは別体の樹脂又はペーストが充填されており、複数の半導体チップのうち、基板の直上の半導体チップが基板の表面とフリップチップ接続されている電子モジュールである。
【００２５】
本発明は、基板と、基板の表面上に積層された複数の半導体チップとを有し、基板及び複数の半導体チップが封止樹脂により封止され、複数の半導体チップにおいて、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層されており、上の半導体チップが下の半導体チップからはみ出した部分の下に、封止樹脂とは別体の樹脂又はペーストが充填されており、複数の半導体チップのうち、基板の直上の半導体チップが基板の表面とフリップチップ接続されている電子モジュールを搭載した電子機器である。
【００２６】
図１及び図２は本発明の一実施の形態として、電子モジュールの概略構成図を示す。
図１Ａは電子モジュールの表面側の斜視図、図１Ｂは裏面側の斜視図、図２は断面図をそれぞれ示す。
【００２７】
この電子モジュール１は、第１の半導体チップ２と第２の半導体チップ３が積層されて、この積層された２つの半導体チップがインターポーザー基板４上に配置され、その周囲を封止樹脂１２で埋めて構成される。
【００２８】
第１の半導体チップ２は、ダイペースト５を介してインターポーザー基板４に接合されている。
第２の半導体チップ３は、同様にダイペースト５を介して第１の半導体チップ２に接合されている。この第２の半導体チップ３は、縦・横が共に第１の半導体チップ２より小さくなっていて、第１の半導体チップ２の主面内に収まる大きさとなっている。
【００２９】
また、第１の半導体チップ２及び第２の半導体チップ３の上面には、それぞれパッド１１が形成され、このパッド１１とインターポーザー基板４の上面に形成されたランド６との間がワイヤ１０を介して電気的に接続されている。
【００３０】
インターポーザー基板４の下面には、薄い略円板状の電極端子８が形成され、電極端子８以外の部分にはソルダーレジスト７が形成されている。
ソルダーレジスト７は、プリント基板等のマザー基板と半田により接続を行う際に、隣接する電極端子８間を半田が短絡しないようにする作用も有している。
また、下面の外縁部には補強端子９が形成されて、電子モジュール１と図示しないマザー基板との半田接続を補強している。
この補強端子９は、図１Ｂに示すようにインターポーザー基板４の４隅に形成され、うち１つのみ四角形状とすることにより、電子モジュール１の向きを示す目印としている。
【００３１】
インターポーザー基板４の上面のランド６と、下面の電極端子８との間には図示しないが配線が形成されて電気的に接続される。
この配線は、例えばインターポーザー基板４を貫通したスルーホールによって構成することができる。
【００３２】
電子モジュール１の各部の材料は、特に限定しないが、例えば次のような材料を用いることができる。
インターポーザー基板４は、例えばポリイミドやガラスエポキシを用いることができる。
ダイペースト５は、ダイボンディングに通常用いられる材料、例えばエポキシ樹脂中に無機フィラーを充填した絶縁ペーストを用いることができる。
ランド６は、例えばパターン表面に金メッキをすることにより形成することができる。
ワイヤ１０は、例えば金ワイヤにより形成することができる。
パッド１１は、例えばアルミにより形成することができる。
封止樹脂１２には、例えばエポキシ樹脂やその他熱硬化樹脂を用いることができる。
【００３３】
上述の本実施の形態の電子モジュール１によれば、インターポーザー基板４上に２つの半導体チップ２，３を積層して構成したことにより、図１６に示した２つの半導体チップ５２，５３を横に並べた電子モジュール５１よりも面積が低減される。
そして、２つの半導体チップ２，３を積層していることにより、単位面積当たりの集積度が向上している。
【００３４】
また、前述のＱＦＰのように外側にリードフレームを引き出す代わりに、電極端子８を全てインターポーザー基板４の下面に設けているので、リードフレームを引き出した場合よりも面積が低減されている。
【００３５】
マザー基板の反りや衝撃等により、マザー基板と電子モジュールとの接続状態に及ぶ影響は、電子モジュールの面積が大きいほど顕著になる。
本実施の形態によれば、電子モジュール１の面積が低減されるため、この影響を小さくすることができ、従ってマザー基板との接続の信頼性をより向上させることができる。
【００３６】
本実施の形態の電子モジュール１は、例えば次のようにして製造することができる。
まず、複数個の電子モジュール１に対応する面積のインターポーザー基板４を用意する。
【００３７】
このインターポーザー基板４上に、第１の半導体チップ２をダイペースト５を介してマウントし、加熱してダイペースト５を熱硬化させることで第１の半導体チップ２を固定する。
次に、第１の半導体チップ２上面のパッド１１と、インターポーザー基板４上面のランド６とを、ワイヤ１０で接続する。
【００３８】
次に、第２の半導体チップ３を同様にダイペースト５を介して第１の半導体チップ２上にマウントする。続いて、第２の半導体チップ２上面のパッド１１と、インターポーザー基板４上面のランド６とワイヤ１０で接続する。
このとき、下の第１の半導体チップ２のワイヤ１０に接触しないように第２の半導体チップ３をマウントすると共に、第２の半導体チップ３のワイヤ１０が下段の第１の半導体チップ１やそのワイヤ１０に接触しないように、ワイヤの１０ループ形状を制御する。
【００３９】
次に、全てのワイヤ１０が隠れる厚さの封止枠（図示せず）をインターポーザー基板４に張り付ける。
【００４０】
その後、封止枠内の半導体チップ２，３とワイヤ１０が隠れるように、封止樹脂１２を充填する。
さらに、真空脱泡した後、封止樹脂１２を熱硬化させる。
【００４１】
最後に、インターポーザー基板４をダイサーにて単体即ち各電子モジュール１に切り分けて、上述の電子モジュール１を形成することができる。
製造した電子モジュール１に対して、必要な電気チェックを行う。
【００４２】
尚、上述の製造方法において、インターポーザー基板４は、複数個の電子モジュール１に対応した面積のものであったが、封止樹脂１２は各電子モジュール１に対応して分離して設けてもよいし、インターポーザー基板４と同様に複数個の電子モジュール１に対応した面積に形成してもよい。
封止樹脂１２を各電子モジュール１に対応して分離する場合には、上述の封止枠を各電子モジュール１に対応した格子状にして、格子の中にそれぞれ封止樹脂１２を充填する。この場合、ダイサーで切断するのは封止枠とインターポーザー基板４となる。
封止樹脂１２をインターポーザー基板４と同様に複数個の電子モジュール１に対応した面積に形成する場合には、封止枠をインターポーザー基板４の外縁にのみ略ロ字形状にして、封止樹脂１２をインターポーザー基板４上に一体に充填する。この場合、ダイサーで切断するのは封止樹脂１２とインターポーザー基板４となる。
【００４３】
また、上述の製造方法では、第１の半導体チップ２にワイヤ１０を接続してから第２の半導体チップ３を取り付けたが、先に２つの半導体チップ２，３を取り付けてから各半導体チップにワイヤ１０を接続するようにしてもよい。
【００４４】
尚、製造方法については、その他の従来公知の技術を適用することが可能である。
【００４５】
尚、本実施の形態の電子モジュール１では、インターポーザー基板４は１層の基板の両面に端子が形成されていたが、その他の構成、例えば１層の基板の上面のみに端子が形成された構成、２層以上の基板を積層してその層間にも配線を通す構成等を採ることができる。
【００４６】
また、電極端子８は、上述の薄い板状の他、いわゆるＢＧＡ（ボールグリッドアレイ）のようにボール状にしてもよい。
上述のように電極端子８を薄い板状にすると、ボール状にした場合より、電子モジュール１をマザー基板に接続したときの高さを低くすることができる利点を有する。
【００４７】
上述の実施の形態の電子モジュール１では、上段の第２の半導体チップ３が下段の第１の半導体チップ２の主面に収まる構成であったが、上段の半導体チップ３が下段の半導体チップから一部はみ出すように構成することもできる。
その場合の実施の形態を次に示す。
【００４８】
本発明の他の実施の形態の電子モジュールの概略構成図を図３に示す。図３Ａは電子モジュールの斜視図、図３Ｂは平面図を示す。尚、図３Ｂではワイヤ１０と基板４上のランド６は省略している。
図３Ａ及び図３Ｂに示すように、この電子モジュール２１は、下段の長方形の第１の半導体チップ２上に、略正方形の第２の半導体チップ３を積層した構成であり、上段の第２の半導体チップ３の一部が下段の第１の半導体チップ２からはみ出している。
以下、このはみだしている部分をオーバーハング部３ａとする。
【００４９】
この電子モジュール２１では、第２の半導体チップ３のパッド１１の１端子分がオーバーハング部３ａとなっている。
そして、パッド１１及びワイヤ１０は、各半導体チップ２，３のオーバーハング部３ａ以外の２辺に形成されている。
【００５０】
尚、その他の構成は、先の実施の形態の電子モジュール１と同様であるので、同一符号を付して重複説明を省略する。
【００５１】
尚、半導体チップのパッド（端子）にワイヤ１０をボンディングするには、通常超音波と圧力を印加して熱圧着させており、オーバーハング部３ａが振動することで、超音波が減衰し、ボンディング強度が低下、ないしはボンディングができないことがあるが、この電子モジュール２１のようにオーバーハング部３ａが１端子分程度なら、問題ないことが確認されている。
【００５２】
本実施の形態の電子モジュール２１によれば、オーバーハング部３ａを形成することにより、上下の半導体チップ２，３が異形のものでも積層することが可能となり、目的に合った最適の半導体チップを選択して電子モジュールを構成することが可能になる。
【００５３】
ところで、オーバーハング部を大きくした場合、即ち上段の半導体チップが下段の半導体チップから大きくはみ出して積層させた場合に、上段の半導体チップのオーバーハング部にパッドを形成してワイヤを接続しようとすると、オーバーハング部の振動により超音波が減衰するため、ワイヤの接続が不安定になる。
従って、オーバーハング部３ａを余り大きくすることができなかった。
このように、オーバーハング部を設けた場合でも、まだ上段の半導体チップの設計条件に制約がある。
【００５４】
そこで、上段の半導体チップの設計条件の自由度をさらに上げる目的で、オーバーハング部の隙間を埋めるようにする。
実際には、オーバーハング部の下の隙間に、スペーサを入れたり或いは樹脂やペースト等を充填したりすることにより、隙間を埋めておいてからボンディングを行う。
その場合の電子モジュールの実施の形態を次に示す。
【００５５】
図４は、スペーサを設けた電子モジュールの概略構成図を示す。図４Ａは電子モジュールの斜視図を示し、図４Ｂは複数の半導体チップの積層方法を斜視図で示す。尚、図４ではパッド１１に接続するワイヤと基板４上のランドは省略している。また図４Ｃと図４Ｄは製造工程を平面図及び断面図で示す。
【００５６】
この電子モジュール２２は、下段の第１の半導体チップ２と比較して、上段の第２の半導体チップ３の寸法及び面積が充分大きくなっており、上段の第２の半導体チップ３がはみ出したオーバーハング部３ａの下の隙間に、下段の第１の半導体チップ２と略同じ厚さのスペーサ１３を入れて構成されている。
【００５７】
そして、図４Ｂに示すように、インターポーザー基板４上の、第１の半導体チップ２の両側にそれぞれスペーサ１３を配置してから、上段の第２の半導体チップ３を接合する。
【００５８】
尚、図４では、下段の第１の半導体チップ２のボンディング方法を示していないが、上段の第２の半導体チップ３の下から見えている部分にパッドを設ければ、ワイヤによるボンディングを行うことができる。
また、後述する実施の形態のように、フリップチップ接続を用いることも可能である。
【００５９】
半導体チップのパッドへワイヤをボンディングする際には、通常超音波と圧力をかけ熱圧着させている。
本実施の形態の電子モジュール２２によれば、オーバーハング部３ａへのボンディングにおいて、上段の第２の半導体チップ３にかかる圧力をスペーサ１３で受けて上段の第２の半導体チップ３の振動を防ぐことができるので、より安定した確実なボンディングが可能となる。
【００６０】
尚、スペーサ１３を入れる代わりに、オーバーハング部の下の隙間に樹脂やペーストを充填するようにしてからボンディングしても同様の効果が得られる。
【００６１】
この樹脂やペーストは、例えば印刷により、ダイペーストと同時に供給することも可能である。
例えば図４Ｃに示すように、基板上に樹脂やペーストを印刷するときに、スペーサ１３となる部分とダイペースト１３′となる部分とをそれぞれ同時に印刷より形成する。
次に、図４Ｄに示すように、ダイペースト１３′となる部分上に第１の半導体チップ２を押しつけて、第１の半導体チップ２の上面とスペーサ１３の上面が同じ高さになるようにする。この面の上に図４Ｂに示すように第２の半導体チップ３が取り付けられる。
【００６２】
次に、本発明のさらに他の実施の形態として、フリップチップ接続を用いた電子モジュールの概略構成図（断面図）を図５に示す。
本実施の形態の電子モジュール３１では、下段の第１の半導体チップ２をフリップチップ接続によりインターポーザー基板４と接続したものである。
【００６３】
図５に示すように、この電子モジュール３１では、下段の第１の半導体チップ２下面のパッド１１にスタッドバンプ１４が形成され、このスタッドバンプ１４がインターポーザー基板４上面のランド１５に配置されて、さらに半田１６により周囲を覆われて電気的に接続されている。
【００６４】
また、図５では、インターポーザー基板４の上面のランド６と下面の電極端子８との間の配線となるスルーホール１７を一部図示している。スタッドバンプ１４に接続されたランド１５についても同様に配線により電極端子８と接続される。
【００６５】
第１の半導体チップ２のスタッドバンプ１４以外の部分とインターポーザー基板４との間の隙間には、封止樹脂１２が充填されている。
尚、この隙間に充填される樹脂は、電子モジュール３１全体の封止樹脂１２と同一の樹脂に限定されない。
【００６６】
上段の第２の半導体チップ３は、前述の実施の形態の電子モジュール１と同様に、その上面のパッド１１とインターポーザー基板４上面のランド６とをワイヤ１０で接続することにより、電気的に接続されている。
その他の構成は、前述の実施の形態の電子モジュール１と同様であるので、同一符号を付して重複説明を省略する。
【００６７】
尚、スタッドバンプ１４の代わりに、メッキまたは蒸着後ウエットバックした半田バンプ等、その他の種類のバンプを形成するようにしてもよい。
【００６８】
本実施の形態の電子モジュール３１によれば、基板４上に複数の半導体チップ２，３を積層していることにより、先の実施の形態と同様に電子モジュール３１の面積を低減することができる。
そして、本実施の形態では、特に半導体チップをフェイスダウンで実装するフリップチップ接続を用いているため、全てワイヤ接続でボンディングを行う場合に比べて、ワイヤ１０が少なくてすみ、ワイヤ１０が減る分のスペースを詰めることができるので、電子モジュール３１を確実に小さくすることができる。
【００６９】
また、ワイヤ接続だけの場合には、複数の半導体チップ２，３と接続される基板４表面のランド６を全て半導体チップ２，３の外側まで出して、それから基板４に形成された配線で内側に持ってくる必要がある。
これに対して、下段の半導体チップ２をフリップチップ接続にした場合には、半導体チップ２の下面でボンディングされるため、その分基板配線を短くすることができる。
また、上段の半導体チップ３と接続するランド６からの基板配線との引き回しの制約も少なくなる。
【００７０】
上述の本実施の形態の電子モジュール３１は、例えば次のようにして製造することができる。尚、前述の実施の形態の電子モジュール１の製造と共通する工程は説明を省略する。
【００７１】
まず、予め第１の半導体チップ２下面のパッド１１に、ワイヤを用いることによりスタッドバンプ１４を形成しておく。
また、インターポーザー基板４上面の、フリップチップ接続用のランド１５に、スクリーン印刷でクリーム状の半田１６を供給する。
【００７２】
次に、第１の半導体チップ２を、そのスタッドバンプ１４がある面を下にしてマウントを行う。このとき、各スタッドバンプ１４がそれぞれ該当するランド１５に乗るように位置合わせをする。
【００７３】
続いて、リフロー炉を通して半田１６による接続を行い、洗浄によりフラックスを除去し、乾燥させる。
【００７４】
次に、第１の半導体チップ２の一辺に、封止樹脂例えばエポキシ系樹脂を供給し、第１の半導体チップ２とインターポーザー基板４との間の隙間に浸透させた後、加熱硬化させる。
【００７５】
次に、上段の第２の半導体チップ３をダイペースト５を介してマウントし、加熱してペーストを熱硬化させることでチップを固定する。
そして、第２の半導体チップ３のパッド１１とインターポーザー基板４のランド６とをワイヤ１０で接続する。
【００７６】
その後は、先の実施の形態で説明したと同様の工程を経て、本実施の形態の電子モジュール３１を製造することができる。
【００７７】
上述の実施の形態ではフリップチップ接続を半田１６を用いて行ったが、その他の接続方法を採った実施の形態を次に示す。
【００７８】
図６は、電子モジュールの概略断面図である。
この電子モジュール３２では、先の実施の形態の電子モジュール３１で用いた半田１６の代わりに、接合材１８を用いてフリップチップ接続を行った構成である。
【００７９】
この接合材１８としては、異方性導電フィルム（ＡＣＦ）、絶縁性の接着剤となる樹脂を用いることができる。絶縁性の接着剤となる樹脂としては、例えばエポキシ樹脂等の熱硬化性樹脂、ポリイミドとの熱可塑性樹脂を用いることができる。
そして、第１の半導体チップ２とインターポーザー基板４との間の隙間には、接合材１８が充填されて接合がなされる。
【００８０】
いずれの材料を接合材１８に用いた場合も、同様にインターポーザー基板４上に接合材１８を形成した後、第１の半導体チップ２を加熱加圧して押しつけることにより、スタッドバンプ１４とランド１５とを接続される。
【００８１】
ただし、異方性導電フィルムを接合材１８に用いた場合には、フィルム中の微細な導電性粒子がスタッドバンプ１４とランド１５の間に挟まれるようにして電気的に接続させる。
一方、樹脂を接合材１８に用いた場合は、接続部の周囲に樹脂が逃げるようにしてスタッドバンプ１４とランド１５との間には樹脂が残らないようにする。
【００８２】
異方性導電フィルム（ＡＣＦ）を接合材１８に用いた場合には、例えば次のように製造を行う。
インターポーザー基板４の第１の半導体チップ２を乗せる位置に、第１の半導体チップ２のサイズと同等以上の異方性導電フィルムを貼り付け、カバーフィルムを剥がす。
【００８３】
次に、第１の半導体チップ２を、そのスタッドバンプ１４が形成された面を下にして、各バンプ１４が該当するランド１５に乗るように位置合わせをしてマウントする。続いて、加熱加圧して、バンプ１４とランド１５とを接触させると共に異方性導電フィルムを硬化させる。
【００８４】
その後は上段の第２の半導体チップ３を、ダイペースト５を介してマウントし、以降は前述の実施の形態と同様にして電子モジュールを製造することができる。
【００８５】
また、樹脂を接合材１８として用いた場合は、例えば次のようにして製造を行う。
インターポーザー基板４の第１の半導体チップ２を載せる位置に、樹脂ペーストを供給する。尚、樹脂の供給方法は、ディスペンサによって行う他、スクリーン印刷によって行うことも可能である。
【００８６】
次に、第１の半導体チップ２を、そのスタッドバンプ１４が形成された面を下にして、各バンプ１４が該当するランド１５に乗るように位置合わせをしてマウントする。続いて、加熱して樹脂ペーストを熱硬化させることにより第１の半導体チップ２を固定する。
【００８７】
その後は上段の第２の半導体チップ３を、ダイペースト５を介してマウントし、以降は前述の実施の形態と同様にして電子モジュール３２を製造することができる。
【００８８】
次に、本発明のさらに他の実施の形態として、フリップチップ接続を用いたさらに他の電子モジュールの概略構成図を図７及び図８に示す。図７Ａは電子モジュールの斜視図を示し、図７Ｂは複数の半導体チップの積層方法を示す斜視図であり、図８Ｂは電子モジュールの断面図を示す。
【００８９】
この電子モジュール３３は、下段の第１の半導体チップ２の上面から、上段の第２の半導体チップ３の４辺がはみ出している構成である。
下段の第１の半導体チップ２をワイヤ接続とすると、半導体チップ２のパッドを上面に形成する必要があり、ワイヤ接続をするために上段の半導体チップ３を４辺ではみ出すように構成することができないが、下段の第１の半導体チップ２に前述のフリップチップ接続を用いることにより、このように上段の第２の半導体チップ３の４辺がはみ出した構成とすることができる。
【００９０】
従って、上段の第２の半導体チップ３の設計条件の自由度が向上する。
また、図７に示すように、オーバーハング部の幅が小さい場合には、スペーサ等を設けなくても接続が可能である。
【００９１】
尚、オーバーハング部の幅を大きく取りたい場合には、前述の電子モジュール２２と同様に、オーバーハング部の下にスペーサ１３を入れるか或いは樹脂を充填しておく。
【００９２】
次に、本発明のさらに他の実施の形態として、３つの半導体チップを積層した電子モジュールの概略構成図（斜視図）を図９に示す。
【００９３】
この電子モジュール３４は、３つの半導体チップを積層させた構成である。
即ち、第１の半導体チップ２と第２の半導体チップ３と第３の半導体チップ２０とが積層されて構成されている。
第１の半導体チップ２は、フリップチップ接続によりインターポーザー基板４と接続されている。
第２の半導体チップ３は、ワイヤ１０によりインターポーザー基板４と電気的に接続されている。そして、第２の半導体チップ３は、第１の半導体チップ２より２辺がはみ出している。
【００９４】
そして、第３の半導体チップ２０は、第２の半導体チップ３上にダイペース値５を介して接合され、ワイヤ１０によりインターポーザー基板４と電気的に接続されている。
この第３の半導体チップ２０は、第２の半導体チップ３から一部が後退した大きさとなっていて、第２の半導体チップ３上面のワイヤ１０を接続するためのパッド１１付近を露出させている。
これにより、第２の半導体チップ３と第３の半導体チップ２０のそれぞれにワイヤ１０を接続することができる。
【００９５】
本実施の形態の電子モジュール３４によれば、３つの半導体チップ２，３，２０を有していても、これらが積層されていることにより、電子モジュール３４の占有する面積は小さくて済み、単位面積当たりの集積度がさらに向上する。
【００９６】
本発明のさらに他の実施の形態として、３つの半導体チップを積層した他の電子モジュールの概略構成図を図１０に示す。図１０Ａは電子モジュールの斜視図を示し、図１０Ｂは複数の半導体チップの積層方法を斜視図で示す。
【００９７】
この電子モジュール３５では、半導体チップを３つ有して構成されている。
そして、そのうち２つの半導体チップ、即ち第１の半導体チップ４１及び第２の半導体チップ４２が共に並列してインターポーザー基板４の上面にフリップチップ接続され、残りの第３の半導体チップ４３がこれら２つの半導体チップ４１，４２上に積層された構成である。
【００９８】
第３の半導体チップ４３は、第１の半導体チップ４１及び第２の半導体チップ４２の上面に、ダイペーストを介して接合されている。また、上面のパッド１１とインターポーザー基板４上面のランド６とがワイヤ１０で電気的に接続されている。
【００９９】
３つの半導体チップ４１，４２，４３は、それぞれ主面の寸法が異なっており、第１の半導体チップ４１は主面が長方形であり、第２の半導体チップ４２は主面が略正方形であり、第３の半導体チップ４３は主面が長方形でありかつ下段の２つの半導体チップが収まる大きさとなっている。
【０１００】
このように、それぞれ大きさや形状が異なる半導体チップ４１，４２，４３を積層して、電子モジュール３５を構成することもできる。
これにより、各種の半導体チップを組み合わせても、容易に面積の小さい電子モジュールを構成することができる。
【０１０１】
図１１は、スペーサを設けた電子モジュールの他の構成における半導体チップの積層方法を示す斜視図である。
この電子モジュール３６は、下段の第１の半導体チップ２の略２倍の面積の第２の半導体チップ３を上段に載せる場合であり、スペーサ１３の大きさが下段の第１の半導体チップ２と略同一面積となっている。
尚、図示しないが下段の半導体チップ２は、フリップチップ接続により基板４と接続されている。
【０１０２】
このように構成することにより、大きく面積が異なる半導体チップ２，３を積層することができる。
【０１０３】
図１２は、スペーサを設けた電子モジュールのさらに他の構成における半導体チップの積層方法を示す斜視図である。
この電子モジュール３７は、下段の第１の半導体チップ４１及び第２の半導体チップ４２を間隔を置いて並列に配置して、これら２つの半導体チップ４１，４２の間にスペーサ１３を入れている。
そして、２つの半導体チップ４１，４２及びスペーサ１３上に、上段の第３の半導体チップ４３を載置するようにしている。
尚、図示しないが下段の半導体チップ４１，４２は、フリップチップ接続により基板４と接続されている。
【０１０４】
即ち、この電子モジュール３７は、図１０に示した電子モジュール３５にさらにスペーサ１３を設けた構造になっている。
スペーサ１３を設けたことにより、上段の半導体チップ４３のパッド１１の配置の自由度が高まると共に、ボンディングの際の圧力をスペーサ１３に吸収させることができる利点を有している。
【０１０５】
上述の各実施の形態では、電子部品としては半導体チップのみを有して電子モジュールが構成されていたが、複数の半導体チップと一般の電子部品とを組み合わせて、より機能的な電子モジュールを構成することもできる。
その場合を次に示す。
【０１０６】
図１３及び図１４は、本発明のさらに別の実施の形態として、半導体チップの他の電子部品を混載した電子モジュールの概略構成図を示す。図１３は斜視図、図１４は図１３のＸ−Ｘにおける断面図を示す。
【０１０７】
この電子モジュール４０は、インターポーザー基板４上に第１の半導体チップ２及び第２の半導体チップ３が積層されている。
下段の第１の半導体チップ２は、先に図５に示した電子モジュール３１と同様に、フリップチップ接続によりインターポーザー基板４上面のランド１５に接続され、接続部のスタッドバンプ１４の周囲が半田１６により接続されている。
【０１０８】
本実施の形態の電子モジュール４０では、特に２つの半導体チップ２，３の周囲のインターポーザー基板４上に、一般の電子部品１９が配置接続されている。この電子部品１９は、上段の第２の半導体チップ３とを電気的に接続するワイヤ１０の付近に配置されている。また、電子部品１９の下のランド１５は、図示したスルーホール１７を介してインターポーザー基板４下面の電極端子８と接続されている。
【０１０９】
その他の構成は、先に図５に示した電子モジュール３１と同様であるので、重複説明を省略する。
【０１１０】
そして、この一般の電子部品１９としては、小さいチップ状の素子や抵抗素子、コンデンサ等を配置することが可能である。
半導体チップ２，３に比して面積が比較的小さい電子部品１９であれば、このように搭載することが可能である。
【０１１１】
さらに、本実施の形態の電子モジュール４０では、フリップチップ接続の接続部の周囲に半田１６を用いていることにより、容易に一般の電子部品１９との混載が可能になりモジュール化することができる。
【０１１２】
尚、半田接続を使用しない場合には、一般の電子部品１９の実装が別工程になる。
このとき、下段の半導体チップ２を先に基板４に付けると、一般の電子部品１９用の半田印刷が困難になってしまう。
一方、一般の電子部品１９の半田接続を先に行うと、薄い半導体チップの実装するときに電子部品が邪魔になってしまう。
このため、周りの電子部品１９を半導体チップ２，３から遠ざけて配置することや、下段の半導体チップ２の実装前に一般部品１９を実装した後のごみや余分なフラックスを洗浄する作業等が必要になる。
【０１１３】
従って、半田接続を用いた方が、他の一般の電子部品１９と混載した電子モジュール４０を容易に製造することができる。
【０１１４】
尚、電子部品１９が下段の半導体チップ２と比較して薄い場合には、上段の半導体チップ３をオーバーハングさせて、そのオーバーハング部の下に電子部品１９を配置する構成も可能である。
この場合はオーバーハング部の下にスペーサ等を配置できないので、ワイヤ１０用のパッド１１は、主としてオーバーハング部以外の部分に配置する。
【０１１５】
本実施の形態の電子モジュール４０によれば、半導体チップ２，３以外に一般の電子部品１９も一括してリフローで半田接続することができ、半導体チップ周辺の回路を取り込んで、機能的な電子モジュール４０を形成することができる。
【０１１６】
本実施の形態の電子モジュール４０は、例えば次のようにして製造することができる。尚、先の実施の形態と同様の工程は重複説明を省略する。
【０１１７】
インターポーザー基板４上面のフリップチップ接続用のランド１５に、スクリーン印刷でクリーム状の半田１６を供給する。
【０１１８】
次に、一般の電子部品１９の接続用のランド１５に、スクリーン印刷でクリーム状の半田を供給する。
このとき、先に印刷したフリップチップ接続用の半田１６がつぶれないように、メタルスクリーンの基板４側をエッチングにより削って逃がしておく。
【０１１９】
続いて、インターポーザー基板４上に、位置合わせして一般の電子部品１９をマウントする。
【０１２０】
その後は、第１の半導体チップ２、第３の半導体チップ３を順次マウントし、以下前述の実施の形態と同様にして、電子モジュール４０を製造することができる。
【０１２１】
尚、本発明において、複数の半導体チップの種類の組み合わせは任意であり、同種の半導体チップ同士を組み合わせても、異種の半導体チップ同士を組み合わせてもよい。
【０１２２】
半導体チップの種類としては、ＲＯＭ，ＳＲＡＭ，ＤＲＡＭ，フラッシュメモリ等のメモリ素子、ＣＰＵやＭＰＵ等の制御素子・演算素子、或いはその他の素子を用いることが可能である。
【０１２３】
ここで、上述の各実施の形態のように複数の半導体チップが積層されて構成された電子モジュールを搭載することにより、図１５に示すような携帯電話等の電子機器１００を構成することができる。
そして、上述のように面積が小さくかつ複数の半導体チップを有して集積度の高い電子モジュール１０１を搭載しているので、小型でかつ高機能の電子機器１００を構成することができる。
また、上述のように電子モジュール１０１の信頼性が高いため、電子機器１００の信頼性も高くなる。
【０１２４】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【０１２５】
【発明の効果】
上述の本発明によれば、複数の半導体チップを積層することにより、複数の半導体チップを平面的に並べる場合と比較して、著しく電子モジュールの面積を低減することができる。
従って、単位面積当たりの集積度を向上させることができる。
【０１２６】
そして、電子モジュールの面積が低減されるため、マザー基板の反りや衝撃等によりマザー基板と電子モジュールとの接続状態に及ぶ影響を小さくすることができ、マザー基板との接続の信頼性をより向上させることができる。
【０１２７】
また、基板の直上の下段の半導体チップをフリップチップ接続したことにより、その上に載せる上段の半導体チップの大きさの制約がなくなり、設計の自由度が向上する。
さらに、下段の半導体チップのワイヤ接続のためのスペースが不要になるため、電子モジュールの面積をより小さくすることができる。
また、基板配線を短くすると共に、基板配線の配置の制約を低減することができる。
【０１２８】
また、上の半導体チップが下の半導体チップから少なくとも一部がはみ出して積層された構成とすることにより、上下の半導体チップが異形のものでも積層することが可能となり、目的に合った最適の半導体チップを選択して電子モジュールを構成することが可能になる。
【０１２９】
さらに、上の半導体チップが下の半導体チップからはみ出した部分の下に、樹脂やペーストが充填されている構成としたことにより、ボンディングの際にかかる圧力を受けることができると共に、超音波が逃げる（減衰する）のを防止するという働きを有し、より安定した確実なボンディングが可能となる。
【０１３３】
また、複数の半導体チップが積層されて構成された電子モジュールを搭載して電子機器を構成することにより、小型でかつ高機能の電子機器を構成することができる。そして、電子モジュールの信頼性が高いため、電子機器の信頼性も高くなる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の電子モジュールの概略構成図である。
Ａ  表面側の斜視図である。
Ｂ  裏面側の斜視図である。
【図２】図１の電子モジュールの断面図である。
【図３】本発明の他の実施の形態の電子モジュールの概略構成図である。
Ａ  斜視図である。
Ｂ  平面図である。
【図４】スペーサを設けた電子モジュールの概略構成図である。
Ａ  斜視図である。
Ｂ  複数の半導体チップの積層方法を示す斜視図である。
Ｃ，Ｄ  図４Ａの電子モジュールの製造工程を示す平面図及び断面図である。
【図５】フリップチップ接続を用いた電子モジュールの概略構成図（断面図）である。
【図６】フリップチップ接続を用いた他の電子モジュールの概略構成図（断面図）である。
【図７】フリップチップ接続を用いたさらに他の電子モジュールの概略構成図である。
Ａ  斜視図である。
Ｂ  複数の半導体チップの積層方法を示す斜視図である。
【図８】図７の電子モジュールの断面図である。
【図９】３つの半導体チップを積層した電子モジュールの概略構成図（斜視図）である。
【図１０】３つの半導体チップを積層した他の電子モジュールの概略構成図である。
Ａ  斜視図である。
Ｂ  複数の半導体チップの積層方法を示す斜視図である。
【図１１】スペーサを設けた電子モジュールの他の構成における半導体チップの積層方法を示す斜視図である。
【図１２】スペーサを設けた電子モジュールのさらに他の構成における半導体チップの積層方法を示す斜視図である。
【図１３】半導体チップの他の電子部品を混載した電子モジュールの概略構成図（斜視図）である。
【図１４】図１３の電子モジュールの断面図である。
【図１５】電子機器に電子モジュールを搭載した状態を示す図である。
【図１６】内部に２つの半導体チップを配置した電子モジュールの断面図である。
【符号の説明】
１，２１，２２，３１，３２，３３，３４，３５，３６，３７，４０，１０１  電子モジュール、２，４１  第１の半導体チップ、３，４２  第２の半導体チップ、４  インターポーザー基板、５  ダイペースト、６，１５  ランド、７  ソルダーレジスト、８  電極端子、９  補強端子、１０  ワイヤ、１１  パッド、１２  封止樹脂、１３  スペーサ、１４  スタッドバンプ、１６  半田、１７  スルーホール、１８  接合材、１９  電子部品、２０，４３  第３の半導体チップ、１００  電子機器
【図１】
0004228457.tif 000002
【図２】
0004228457.tif 000003
【図３】
0004228457.tif 000004
【図４】
0004228457.tif 000005
【図５】
0004228457.tif 000006
【図６】
0004228457.tif 000007
【図７】
0004228457.tif 000008
【図８】
0004228457.tif 000009
【図９】
0004228457.tif 000010
【図１０】
0004228457.tif 000011
【図１１】
0004228457.tif 000012
【図１２】
0004228457.tif 000013
【図１３】
0004228457.tif 000014
【図１４】
0004228457.tif 000015
【図１５】
0004228457.tif 000016
【図１６】
0004228457.tif 000017