(57)【特許請求の範囲】
【請求項１】
アルミニウムおよびシリコン含有ガラス基体上にトップゲート薄膜トランジスタを直接的に製造する方法であって、
該ガラスの表面を、ＨＦ処理を実施しない浸出処理を行なうことにより、浸出処理されたシリカの豊富なガラス表面を形成し、
該浸出処理されたシリカの豊富なガラス表面上にシリコンコーティングを直接的に形成し、
該シリコンコーティングにパターンを形成して、前記薄膜トランジスタの基板を形成し、
該薄膜トランジスタを製造するのに必要な製造工程を続ける各工程を有してなることを特徴とする方法。
【請求項２】
前記薄膜トランジスタ内のソースドレーン半導体領域が、前記浸出処理されたシリカの豊富なガラス表面と直接的に接触していることを特徴とする請求項１記載の方法。
【請求項３】
前記浸出処理工程が、０−６および／または８−１４の間のｐＨを有する液体または気体を使用することを含むことを特徴とする請求項１記載の方法。
【請求項４】
前記シリコンコーティングを形成する工程が、前記浸出処理されたシリカの豊富なガラス表面と密接している非晶質シリコンまたは多結晶質シリコンフイルムを形成する工程を含むことを特徴とする請求項１記載の方法。
【請求項５】
前記浸出処理工程が、前記ＴＦＴのゼロゲート電圧でのソースドレーン電流が、該トランジスタが浸出処理されていないガラス基体上に製造された場合のゼロゲート電圧でのソースドレーン電流よりも、
少なくとも１桁だけ、
少なくとも１．５桁だけ、または
少なくとも２桁だけ小さくなるようにするのに十分であることを特徴とする請求項１記載の方法。
【請求項６】
前記浸出処理工程により形成された浸出処理されたシリカの豊富なガラス表面が、前記浸出処理工程を供する前の表面と比較して、
５μｍ×５μｍの区域に亘り５００オングストローム未満、
５μｍ×５μｍの区域に亘り２００オングストローム未満、または
５μｍ×５μｍの区域に亘り１００オングストローム未満の増大した表面荒さを示すことを特徴とする請求項１記載の方法。
【請求項７】
１０Ｖのソースドレーン電圧およびゼロボルトのゲート電圧がＴＦＴに加えられた場合、前記ＴＦＴのソースドレーン電流が１０−１０アンペア未満であることを特徴とする請求項１または３記載の方法。
【請求項８】
前記ＴＦＴのしきい電圧が３ボルト未満であることを特徴とする請求項７記載の方法。
【請求項９】
前記浸出処理工程により形成された浸出処理されたシリカの豊富なガラス表面が、該浸出処理工程を供する前の表面と比較して、５μｍ×５μｍの区域に亘り５００オングストローム未満の増大した表面荒さを示すことを特徴とする請求項８記載の方法。
【請求項１０】
アルミニウムおよびシリコン含有ガラス基体上に薄膜トランジスタを製造する方法であって、
該ガラスの表面を、ＨＦ処理を実施しない浸出処理を行なうことにより、浸出処理されたシリカの豊富なガラス表面を形成し、
該浸出処理されたシリカの豊富なガラス表面上にシリコンコーティングを直接的に形成し、
該シリコンコーティングにパターンを形成して、前記薄膜トランジスタの基板を形成し、
該薄膜トランジスタを製造するのに必要な製造工程を続ける各工程を有してなり、それにより、前記形成、パターン形成、および続いての製造工程により、前記浸出処理されたシリカの豊富なガラス表面と直接的に接触しているソースドレーン半導体領域を有するＴＦＴが形成されることを特徴とする方法。
【請求項１１】
前記浸出処理工程が、前記ＴＦＴのゼロゲート電圧でのソースドレーン電流が、前記トランジスタが浸出処理されていないガラス基体上に製造された場合のゼロゲート電圧でのソースドレーン電流よりも少なくとも１桁小さくなるようにするのに十分であることを特徴とする請求項１０記載の方法。
【請求項１２】
前記ＴＦＴのソースドレーン電流が、１０Ｖのソースドレーン電圧およびゼロボルトのゲート電圧が該ＴＦＴに施される場合、１×１０−１０アンペア未満であることを特徴とする請求項１０記載の方法。
【請求項１３】
前記浸出処理工程が、
（１）前記ガラス表面を８−１４の間のｐＨを有する塩基と接触させ、
（２）さらに、前記ガラス表面を０−６のｐＨを有する酸と接触させる各工程を含むことを特徴とする請求項１から１２のいずれか１項記載の方法。
【請求項１４】
前記浸出処理工程が、工程（１）の後に、ＨＦ処理を用いないことを特徴とする請求項１３記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ガラス上への薄膜トランジスタ（ＴＦＴ）の形成、より詳しくは、浸出処理されたガラス表面上へのトップゲートＴＦＴの直接的な形成に関するものである。
【０００２】
【従来の技術】
電子的装置の製造において、ケイ素（以下シリコンと称する）には幅広い用途が見出されている。特に実用的なものとしては、薄膜トランジスタ（ＴＦＴ）が挙げられる。このようなトランジスタは、多くの装置において重要な構成部材である。現在非常に関心を集めている装置は、液晶表示装置（ＬＣＤ）である。
【０００３】
非晶質シリコン（ａ−Ｓｉ）型薄膜トランジスタ（ＴＦＴ）を多結晶質シリコン（ｐｏｌｙ−Ｓｉ）型のものに置き換えることにより性能を高めることが、シリコン装置産業、特にアクティブマトリクス液晶装置（ＡＭＬＣＤ）の製造の目的である。この変化により、オン電流が大きくなり、周波数応答が良好になり、表示装置が大きくなり、寿命が潜在的に長くなる。ガラス基体上に周囲回路またはピクセルスイッチを付与することもできる。このことにより、基体への外部接続数が大幅に減少し、それにより、信頼性が高まり、コストが減少する。
【０００４】
Ｐｏｌｙ−ＳｉのＴＦＴは、上述した理由のために非常に魅力的である。ＴＦＴの製造に必要とされるｐｏｌｙ−Ｓｉフイルムは、コーニングコード1737のガラスのような、歪点が高い平らなガラス基体上に直接形成することができる。しかしながら、これらのｐｏｌｙ−Ｓｉ型のＴＦＴは典型的に、ｐｏｌｙ−Ｓｉ基層とガラス基体との間に中間ＳｉＯ2バリア層を付着させたガラス基体上に製造されている。このＳｉＯ2バリア層は通常0.5μｍから１μｍまでの間の厚さである。ＳｉＯ2バリア層が用いられている理由は２つある。第１に、この層は、ＡｌおよびＢのようなガラス成分をアクティブｐｏｌｙ−Ｓｉ基層から隔てるように機能する。ＡｌおよびＢは、Ｓｉ中においてドーパントとして機能し、導電性背面を形成し、したがってトランジスタの漏れ電流を増大させるので、このような隔離は重要である。第２には、バリア層を使用することにより、ガラスから次の電子素子中にアルカリが拡散するのを防ぐことがある。このようなバリア層が、例えば、AraujoおよびFehlnerの「酸化物層の間のナトリウム再分布」,J.Non-Crystalline Solids, Vol.197, 154-163頁、およびMoore等の「Ｐｏｌｙ−Ｓｉ型ＴＦＴ表示装置用のバリア層」,SID 96 DIGEST, 543-545頁(1996)に論じられている。これらの文献には、アルミノホウケイ酸塩ガラス上にＳｉＯ2バリア層を配置することにより、ナトリウム再分布が濃度勾配に反することが示されている。ナトリウムは、Ｎａ濃度の低いＳｉＯ2バリア層からＮａ濃度の高いガラス基体中に浸出処理する傾向にある。
【０００５】
【発明が解決しようとする課題】
アクティブマトリクスピクセルトランジスタにｐｏｌｙ−Ｓｉ型ＴＦＴを使用することに対する難問の１つは、ｐｏｌｙ−Ｓｉ型ＴＦＴは通常、ａ−Ｓｉ型ＴＦＴよりもオフ電流（漏れ電流）が大きいことである。したがって、コントラストを損なわずにアクティブマトリクス表示装置にアドレスするためには、ピクセルＴＦＴは好ましくは、漏れ電流が１×10-10アンペア未満でなければならない。ＳｉＯ2付着工程を排除し、ガラス表面上に直接ＴＦＴフイルムを付着できることが望ましい。しかしながら、「バリア層」の文献に記載されているように、現在まで、そのような試みによる、漏れ電流は許容できないものであった。
【０００６】
【課題を解決するための手段】
本発明において、ガラス表面に浸出処理を施すことにより、バリア層を必要としない半導体基体を作成する。本出願人は、ガラス表面の適切な浸出処理により、表面の荒さよびＴＦＴの製造に重要な他の特性を損なわずに、シリカの豊富なバリア層をガラス表面に付与できることを発見した。
【０００７】
適切な浸出処理工程の実施例は、ＲＣＡ洗浄として典型的に知られている工程である。ＲＣＡ洗浄は、半導体工業で通常用いられており、高抵抗率脱イオン水による濯ぎとともに、ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2ＯおよびＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏの温浴（75℃）を用いている。基体をこの技術により洗浄して、粒子、有機残留物、および金属を除去し、工程の収率を高めている。ＳｉＯ2フイルムには、ＲＣＡ洗浄はほとんどまたは全く効果がない。これとは対照的に、コーニングコード1737のガラスようなアルミノホウケイ酸塩ガラス基体は、そのような洗浄工程中に浸出処理される。誘導結合高周波プラズマ（ＩＣＰ）分析および二次イオン質量分光学（ＳＩＭＳ）分析により、化学浴は、アルミニウム、ホウ素、ナトリウム、カルシウム、バリウム、および他の成分のいくつかを除去して、後にシリカが豊富な表面層を残すことが示されている。得られたｐｏｌｙ−Ｓｉ型ＴＦＴの特性は、適切に浸出処理された表面層は、以前に研究したＡＰＣＶＤ  ＳｉＯ2のような付着バリア層に匹敵して作用できることを示している。
【０００８】
本発明の方法を用いて、漏れ電流またはオフ電流が、同一の薄膜トランジスタが浸出処理されていないガラスシート上に付着された場合の漏れ電流よりも、少なくとも１桁小さい（より好ましくは少なくとも1.5桁、そして最も好ましくは少なくとも２桁小さい）薄膜トランジスタを形成することができる。漏れ電流は、所定のゲート電圧での最小ソースドレーン電流である。ＡＭＬＣＤ内のＴＦＴの漏れ電流は、０Ｖのゲート電圧で生じることが好ましい。ＴＦＴ内のアクティブ領域は、ソースとゲートの直接下のドレーン接点との間の半導体領域である。トップゲートのポリシリコンＴＦＴにおいて、このアクティブ領域は基体と密接している。
【０００９】
本発明は、付着バリア層コーティングを使用する必要なく、ガラス基体上に直接ポリシリコンＴＦＴを形成するのに特に有用である。このようなポリシリコンＴＦＴの漏れ電流を、本発明の方法を使用することにより、10Ｖのソースドレーン電圧で10-10アンペア未満、より好ましくは10-11未満、そして最も好ましくは10-12アンペア未満にすることができ、しきい電圧は各々の場合３ボルト未満である。そのような実施の形態においてポリシリコンコーティングを付着させる方法は重要ではなく、したがって、ポリシリコンは、直接的に付着させても、または非晶質ケイ素として付着させ、この業界で知られている適切な結晶化工程により転化しても差し支えない。あるいは、ｐｏｌｙ−Ｓｉをレーザまたはイオン衝撃により付着させても、もしくは混合非晶質Ｓｉ／ｐｏｌｙ−Ｓｉ相で付着させて再結晶化させてもよい。
【００１０】
図１は、ボトムゲート（ａ−Ｓｉ）型ＴＦＴを示している。図２は、トップゲート（ｐｏｌｙ−Ｓｉ）型ＴＦＴを示している。ボトムゲートａ−Ｓｉ型ＴＦＴ構造において、アクティブ半導体領域はゲート絶縁体によりガラス基体から遮蔽されており、一方、ｐｏｌｙ−ＳｉトップゲートＴＦＴ構造において、この領域はガラス基体と密接している。トップゲートは、ゲート金属が頂面にあり、ソースドレーン半導体領域が基体と接触していることを意味する。
【００１１】
ここで図１を参照する。ａ−Ｓｉ型ＴＦＴは、金属ゲート材料12（例えば、Ｔａ、Ｍｏ）が付着され、パターン形成され、エッチングされているガラス基体10からなる。ゲート誘電体14（典型的にａ−Ｓｉ型ＴＦＴにはＳｉＮ）が、ガラス10およびゲート金属12を含む全表面に亘り付着されている。次に、固有（ドープされていない）シリコン層16が付着されてパターン形成され、その後、ｎ−ドープシリコン層18ａ（ソース）および18ｂ（ドレーン）がそれぞれ付着される。ＩＴＯピクセル層20がゲート酸化物14の上に付着され、ピクセル領域においてパターン形成される。金属ソースライン22ａおよびドレーン18ｂとＩＴＯピクセル20との間のコネクタ22ｂが付着されパターン形成されている。この装置は、パッシベーション層24（例えば、ＳｉＮまたはＳｉＯ2）を付着させることにより完成する。このボトムゲートＴＦＴ構造においては、ＴＦＴのアクティブ領域16は、ゲート絶縁体14によりガラス基体10から分離されていることに注意されたい。
【００１２】
図２に示した典型的なｐｏｌｙ−ＳｉトップゲートＴＦＴは、比較的類似の層を有している。しかしながら、トップゲートＴＦＴにおいて、固有シリコン16からなるアクティブソースドレーン半導体領域は、ガラス基体と直接的に接触している。本発明が主に関係するのは、トップゲートＴＦＴである。本発明の前に、そのような装置内のガラス基体10では、成分がガラスからＴＦＴ中に浸出処理するのを防ぐのに十分であった付着バリア層（例えば、0.5ミクロンから１ミクロンの厚さのＳｉＯ2）を用いていた。
【００１３】
本発明の方法を使用することにより、最初にガラス上にバリア層コーティングを付着させる必要なく、浸出処理されたガラス表面上に直接シリコンコーティングを付着させることができる。しかしながら、ガラスの表面の荒さは、浸出処理工程により不利に影響を及ぼされず、実際、５ミクロン×５ミクロンの区域に亘り500オングストロームのＲＭＳより大きくは基体の表面荒さを増大させない。より好ましくは、増大した表面荒さは、５ミクロン×５ミクロンの区域に亘り200オングストロームＲＭＳ未満であり、最も好ましくは５ミクロン×５ミクロンの区域に亘り100オングストローム未満である。
【００１４】
浸出処理は好ましくは、０−６および／または８−14の間のｐＨを有し、好ましくはガラス表面から金属成分を除去することのできる液体または気体を用いて行う。ある実施の形態において、浸出処理は、８−14の間のｐＨを有する塩基を用い、続いて、０−６の間のｐＨを有する酸と接触させることにより行われる。ガラスを浸出処理する好ましい方法は、ＲＣＡ洗浄として知られているものの一部として用いられているような浸出処理材料にガラス表面を接触させることを含む。ＲＣＡ洗浄の第１の工程は、４部のＨ2Ｏ、１部のＮＨ4ＯＨおよび１部のＨ2Ｏ2を用いた塩基洗浄を含む。塩基洗浄の目的は、有機材料を除去することにある。典型的に、塩基洗浄の後にＨ2Ｏによる濯ぎが行われる。ＲＣＡ洗浄の第２の工程は、12部のＨ2Ｏ、2.5部のＨＣｌおよび2.5部のＨ2Ｏ2からなる酸による洗浄を含む。酸洗浄の目的は、金属を除去することにある。典型的に、酸洗浄の後にＨ2Ｏによる濯ぎが行われ、続いて通常100：１の短時間のＨＦへの浸漬が行われ、さらにＨ2０による濯ぎおよび回転乾燥が行われる。
【００１５】
浸出処理の実験は、ＲＣＡ洗浄の塩基洗浄の最中に、非常に高濃度のアルミニウムがガラス表面から浸出処理されることを示している。浸出処理の実験は、化学浴の誘導結合高周波プラズマ（ＩＣＰ）分析を用いて、二次イオン質量分光学を用いたｐｏｌｙ−Ｓｉ被覆基体への相互汚染を研究することにより行った。カルシウムのような他のガラス成分もまたガラス表面から浸出処理したが、アルミニウムほど濃度は高くなかった。ＲＣＡ洗浄の酸の部分もまた、カルシウムおよびバリウムを浸出処理させ、塩基洗浄から残されたアルミニウムを除去する。
【００１６】
低温（600℃まで）のＴＦＴ製造工程を用いて、３つの異なる基体上に図２に示したものと類似のトップゲートポリシリコンＴＦＴを製造した。これらＴＦＴの各々において、ポリシリコンは、低圧ＣＶＤを用いてシランから直接的に付着させた。第１の基体は、大気圧化学蒸着した（ＡＰＣＶＤ）1100オングストロームのＳｉＯ2バリア被膜を有するコーニングコード1737のガラス基体であった。他の２つの基体は、ＨＦ浸漬を行ったものと行っていないものである、被覆されていないコード1737のガラス基体であった。これら３つの基体の各々についてのトランジスタのソースドレーン電流対加えた電圧の特徴付けを行って、それらの結果を図３に示す。
【００１７】
ＨＦ浸漬を行わずにＲＣＡ洗浄を用いて適切に浸出処理した基体上に製造したＴＦＴは、ＳｉＯ2バリア被覆したガラス基体よりも小さい漏れ電流を示した。トランジスタ製造の初期に頃には、ベースのｐｏｌｙ−Ｓｉ層付着の前のガラス基体のＲＣＡ洗浄には、洗浄工程における最後の段階として短時間の希釈ＨＦへの浸漬が含まれていた。この種類の洗浄工程を用いると、むき出しのガラス基体上に製造されたトランジスタは、1100オングストローム厚のＡＰＣＶＤ  ＳｉＯ2上に製造されたものよりも約２位大きい大きさの漏れ電流を示した。ＲＣＡ洗浄工程の最後に行われるこの短時間のＨＦエッチングは、結晶質シリコンウェハーから固有の酸化物を除去するために半導体工業において標準的に行われている。しかしながら、このようなエッチングをガラス表面上に行った場合、塩基洗浄段階で製造された浸出処理されたガラス層が除去されてしまう。
【００１８】
【発明の効果】
したがって、ＲＣＡ洗浄の最後に行われた短時間の希釈ＨＦ浸漬を省いた場合、トランジスタの漏れ電流は、ＳｉＯ2被覆ガラス基体上に製造したものよりも統計的に小さい（良好）であることが分かった。この現象のために提案された理由は、ＲＣＡ洗浄により浸出処理されたシリカの豊富な表面層を形成し、この層が、ガラス基体の大部分と続いての電子フイルムとの間のバリアとして機能することである。
【００１９】
【実施例】
以下、実施例を参照して本発明を詳細に説明する。これらの実施例は、説明を目的とするものであって、限定を意図するものではない。
【００２０】
３つの異なる種類の基体をトップゲートＴＦＴ製造のために作成した：１）塩基浴および酸浴の両方への10分間に亘る標準ＲＣＡ洗浄、並びに希釈ＨＦ浸漬により洗浄して、浸出処理した表面層を除去した基体、２）塩基浴および酸浴の両方への10分間に亘る標準ＲＣＡ洗浄により洗浄して、薄い浸出処理表面層を形成した基体、および３）塩基浴および酸浴の両方への120分間に亘る標準ＲＣＡ洗浄により洗浄して、かなり浸出処理された表面層を形成した基体。ｐ型およびｎ型の両方のＴＦＴをこれらの基体上に製造した。図２に示したものと類似の121のマトリクスの同一トップゲートポリシリコンＴＦＴを各々の基体上に形成した。各々の場合において、ポリシリコンは、シランから低圧ＣＶＤにより付着させた。次いで、10Ｖの電圧をソースライン22ａおよび22ｂに加えて、金属ゲート12を−５ボルトから15ボルトに掃引し、ソースライン22ａと22ｂの間の電流を測定した。測定した漏れ電流（最小ソースドレーン電流）の平均および標準偏差が表１に示されている。
【００２１】
【表１】
0004245086.tif 000002
【００２２】
これらの実施例は、漏れ電流が、図３に示したＩ−Ｖ曲線に観察されたものと同一の傾向をたどることを示している。ｎ型ＴＦＴに関して、得られる漏れ電流は10-12アンペアに近づいている。より高品質のシリコン（例えば、レーザにより再結晶化されたポリシリコンまたは固相結晶化ポリシリコンのような）を用いた場合、これらの試料の漏れ電流は10-12アンペア未満となると考えられる。ＨＦ浸漬を行って、形成された浸出処理表面が除去された表面上に製造されたトランジスタは、浸出処理されたまたはシリカが豊富な表面上のＴＦＴよりも実質的に大きい漏れ電流を有した。ガラス表面の浸出処理またはＲＣＡ処理の量においても傾向が観察される。表面が浸出処理される時間が長いほど、シリカの豊富な表面の境界区域がより純粋になり、浸出処理された層がより厚くなる。これにより、漏れ電流のより少ないトランジスタが形成される。ＲＣＡ洗浄の浸出処理工程中にガラスの表面荒さにおける差が観察されたとしても、それはごくわずかである。コーニングコード1737のガラス基体の初期のＲＭＳ表面荒さは４μｍ×４μｍ区域において約2.0オングストロームであった。ＨＦの浸漬を行わない標準的な10分間のＲＣＡ洗浄後には、ＲＭＳ表面荒さが1.7μｍから2.2μｍと測定された。
【図面の簡単な説明】
【図１】ａ−Ｓｉ型ＴＦＴを製造するのに典型的に用いられるボトムゲートＴＦＴを示す断面図
【図２】ｐｏｌｙ−Ｓｉ型ＴＦＴを製造するのに典型的に用いられるトップゲートＴＦＴを示す断面図
【図３】従来技術のトランジスタおよび本発明により製造したトランジスタを比較する電流対電圧特性を示すグラフ
【符号の説明】
10    ガラス基体
12    ゲート金属
14    ゲート誘電体
16    固有シリコン層
18    ｎ−ドープシリコン層
20    ＩＴＯピクセル層
22    ソースライン
24    パッシベーション層
【図１】
0004245086.tif 000003
【図２】
0004245086.tif 000004
【図３】
0004245086.tif 000005