(57)【特許請求の範囲】
【請求項１】
第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣｄｓ１の並列接続回路で構成された第１のスイッチ回路Ｓ１と、１次巻線Ｌｐと２次巻線Ｌｓを有するトランスＴと、前記１次巻線Ｌｐに直列に接続された第１のインダクタＬｒと、前記２次巻線Ｌｓに接続された整流平滑回路ＲＳと、交流電圧を整流する少なくとも１つの整流素子により構成された入力側整流回路Ｄａと、第１のスイッチ回路Ｓ１が導通状態となるオン期間に前記入力側整流回路Ｄａにより得られた整流電圧が印加されるように接続された第２のインダクタＬｉと、該第２のインダクタＬｉに蓄えられた励磁エネルギーが充電され、且つ前記オン期間に前記１次巻線Ｌｐに電圧が印加されるように接続された第３のキャパシタＣｉと、前記２次巻線Ｌｓに接続された整流平滑回路ＲＳから出力を得るように第１のスイッチ素子Ｑ１を制御するスイッチング制御回路と、を備えたスイッチング電源において、
第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣｄｓ２の並列接続回路で構成された第２のスイッチ回路Ｓ２と、該第２のスイッチ回路Ｓ２と直列に接続された第４のキャパシタＣｒとを備え、
前記第２のスイッチ回路Ｓ２と第４のキャパシタＣｒとの直列回路の一端が第１のスイッチ回路Ｓ１の一端に接続され、
前記第２のインダクタＬｉは、前記オン期間に前記第２のインダクタＬｉに蓄えられた励磁エネルギーが、前記第１のスイッチ回路Ｓ１が非導通となるオフ期間に、前記第２のスイッチ回路Ｓ２と前記第４のキャパシタＣｒとを介して、または前記１次巻線Ｌｐを介して、前記第３のキャパシタＣｉに流れるように接続され、
前記スイッチング制御回路は、第１スイッチ素子Ｑ１がターンオフすると第２のスイッチ素子Ｑ２がターンオンし、第２スイッチ素子Ｑ２がターンオフすると第１のスイッチ素子Ｑ１がターンオンするように制御して、前記オン期間に第１のスイッチ回路Ｓ１を介して第３のキャパシタＣｉを充電する電荷量を制御することを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング制御回路は、前記整流平滑回路ＲＳから得られる出力電圧を安定化するように第１のスイッチ素子Ｑ１のオン期間を制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング制御回路は、第３のキャパシタＣｉの両端電圧に応じて第２のスイッチ素子Ｑ２のオン期間を制御することを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記スイッチング制御回路は、前記整流平滑回路ＲＳから得られる出力電圧を安定化するように第２のスイッチ素子Ｑ２のオン期間を制御し、第３のキャパシタＣｉの両端電圧に応じて第１のスイッチ素子Ｑ１のオン期間を制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項５】
前記トランスＴとは別の第２のトランスＴ２を設け、第２のインダクタＬｉを第２のトランスＴ２の入力巻線で構成し、第２のトランスＴ２の出力巻線Ｌｏと前記整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けたことを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記トランスＴとは別の第２のトランスＴ２を設け、第２のインダクタＬｉと直列に第２のトランスＴ２の入力巻線Ｌｉ１を接続し、第２のトランスＴ２の出力巻線Ｌｏと前記整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けたことを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。
【請求項７】
前記トランスＴに３次巻線Ｌｔを設け、該３次巻線Ｌｔに第２のインダクタＬｉを直列に接続したことを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。
【請求項８】
前記トランスＴに単数または複数の駆動巻線Ｌｂ１，Ｌｂ２を設け、前記スイッチング制御回路は前記駆動巻線Ｌｂ１，Ｌｂ２に発生する電圧を用いて第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２を駆動することを特徴とする請求項１〜７のいずれかに記載のスイッチング電源装置。
【請求項９】
前記駆動巻線Ｌｂ１，Ｌｂ２と第１・第２のスイッチ素子Ｑ１，Ｑ２の制御端子との間に抵抗Ｒｇ１，Ｒｇ２とキャパシタＣｇ１，Ｃｇ２との直列回路からなる遅延回路ＤＬ１，ＤＬ２を備え、前記スイッチング制御回路は前記駆動巻線Ｌｂ１，Ｌｂ２に前記第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせる電圧が発生してから遅延して該第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせることを特徴とする請求項８に記載のスイッチング電源装置。
【請求項１０】
第１・第２のスイッチ素子Ｑ１，Ｑ２の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように前記遅延回路ＤＬ１，ＤＬ２の遅延時間を設定したことを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１１】
前記スイッチング制御回路は、前記駆動巻線Ｌｂ１，Ｌｂ２に前記第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせる電圧が発生してから所定時間後に前記第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオフさせる時定数回路ＴＣ１，ＴＣ２を備えたことを特徴とする請求項８〜１０のいずれかに記載のスイッチング電源装置。
【請求項１２】
前記スイッチング制御回路は、所定負荷より軽負荷時または無負荷時に、第１・第２のスイッチ素子Ｑ１，Ｑ２がオンオフする発振期間と該発振が停止する発振停止期間とを周期的に繰り返す間欠発振動作モードになるように、第１のスイッチ素子Ｑ１を制御することを特徴とする請求項１〜１１のいずれかに記載のスイッチング電源装置。
【請求項１３】
前記トランスＴの有する漏れインダクタンスを第１のインダクタＬｒとして構成したことを特徴とする請求項１〜１２のいずれかに記載のスイッチング電源装置。
【請求項１４】
第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２の少なくとも一方を電界効果トランジスタで構成したことを特徴とする請求項１〜１３のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電源からの供給電力を断続すると共にインダクタにより電力変換を行って所定の直流電圧を出力するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
一般にスイッチング電源装置の性能指標として高調波特性と力率特性がある。高調波特性はスイッチング電源装置からその入力電源ラインへ流れる高調波電流の抑制機能であり、他の機器へ悪影響を与えないように高調波電流の上限が規定されている。また、力率特性はスイッチング電源装置から入力を見た力率であり、電力系統の低損失化のためには高力率である程好ましい。
【０００３】
そこで、従来は特許文献１〜３に開示されているような構造のスイッチング電源装置が考案されている。
特許文献１のスイッチング電源装置の構成例を図１４に示す。図１４において、第１のスイッチ回路Ｓ１は第１のスイッチ素子Ｑ１，第１のダイオードＤ１、および第１のキャパシタＣ１の並列回路で構成していて、第２のスイッチ回路Ｓ２は第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列回路で構成している。
【０００４】
Ｔはトランスであり、その１次巻線Ｔ１とインダクタＬとの直列回路に第１のスイッチ回路Ｓ１と入力電源Ｅを直列に接続するとともに、第２のスイッチ回路Ｓ２とキャパシタＣとの直列回路を１次巻線Ｔ１とインダクタＬとの直列回路に対して並列に接続している。トランスＴの２次巻線Ｔ２には整流ダイオードＤｓと平滑コンデンサＣｏからなる整流平滑回路ＲＳを設けている。２次側の整流ダイオードＤｓには並列にキャパシタＣｓを接続している。検出回路１４は負荷に供給される出力電圧Ｖｏおよび必要に応じて出力電流Ｉｏを検出する。制御回路１１はバイアス巻線Ｔ３の発生電圧を入力して、スイッチ素子Ｑ１に対して正帰還をかけることによって自励発振させる。制御回路１２はバイアス巻線Ｔ４の発生電圧を入力して、スイッチ素子Ｑ２のオフタイミングを制御することによりＱ２のオン期間を制御する。
【０００５】
特許文献２のスイッチング電源装置の構成例を図１５に示す。図１５において、交流電源２から供給される交流電圧を整流器４で整流し、平滑コンデンサ６で平滑することによって得られる整流電圧Ｖｉｎを、第１の電力変換部８および第２の電力変換部１０へ供給するようにしている。スイッチングトランジスタＱｓがオンになると、整流電圧ＶｉｎがチョークコイルＣＨとダイオードＤｂおよび高周波トランスＴの１次巻線Ｌ１に加わり、チョークコイルＣＨにエネルギーが蓄積される。スイッチングトランジスタＱｓがオフすると、チョークコイルＣＨのエネルギーによりダイオードＤｃ、１次巻線Ｌ１、およびコンデンサＣ１を通って電流が流れる。このスイッチングトランジスタＱｓのオンオフ動作を繰り返すことによって、トランスＴの２次巻線Ｌ２に誘起した電圧をダイオードＤ２とコンデンサＣｏで平滑化して直流電圧Ｖｏを出力する。パルス幅制御回路１６は出力電圧Ｖｏの変動に応じてスイッチングトランジスタＱｓの通電時間制御を行ってＶｏを安定化させる。
【０００６】
特許文献３のスイッチング電源装置の構成例を図１６に示す。図１６において、全波整流回路２は入力端子１−１′から交流入力電圧を入力して整流電圧Ｅｉを出力する。第１のコンデンサ３はインダクタ２０の電流を第２のスイッチング素子６と第２のコンデンサ７を介して平滑し、直流電圧Ｅ３を供給する。第１のスイッチング素子４は前記整流電圧Ｅｉをインダクタ２０を介して、さらに第１のコンデンサ７の直流電圧Ｅ３をトランス５の１次巻線５１を介して、高周波スイッチングにより交流電圧に変換する。第２のスイッチング素子６と第１のスイッチング素子４は制御回路１１により交互にオンオフされる。第２のコンデンサ７は第２のスイッチング素子６のオン期間にトランス５に蓄積された励磁エネルギーの一部とインダクタ２０の電流を吸収し放出する。ダイオード８とコンデンサ９は整流平滑回路を構成し、２次巻線５２に発生する高周波交流電圧のフライバック電圧を整流平滑し、直流出力電圧Ｅｏを出力端子１０−１０′へ出力する。制御回路１１は直流出力電圧Ｅｏを検出して第１のスイッチング素子４および第２のスイッチング素子６のオンオフ比を制御する。
【特許文献１】特開平１１−１８７６６４号公報
【特許文献２】特開平４−２１３５８号公報
【特許文献３】特開平７−７５３３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、特許文献１では、電圧クランプ回路により、ゼロ電圧スイッチング動作（以下ＺＶＳ動作という。）が行われ、高効率化を図ることができるが、高調波電流抑制機能はない。
特許文献２では、高調波電流抑制機能を有するが、ＺＶＳ動作を行わないためスイッチング損失が大きく回路効率が悪い。また、瞬時停電等において入力電源からの供給が遮断された場合においても、ある一定時間出力を供給し続けることができる出力保持時間を確保するためのコンデンサＣ１の電圧が制御されないために軽負荷時に大きく上昇し、部品の耐圧を超えるおそれが生じるという問題がある。
【０００８】
特許文献３では、電圧クランプ回路により、ＺＶＳ動作が行われ、高調波電流抑制機能も有するが、スイッチング動作により発生する電流が商用交流電圧を整流するダイオード（図１６に示した全波整流回路２）に流れるため、そのダイオードでの損失が大きく、高調波電流の低減効果も小さい。そのため、商用交流電源ラインにローパスフィルタを設ける必要がある。また、特許文献２と同様に、出力保持時間を確保するためのコンデンサ３の電圧が制御されないため、その電圧が軽負荷時に大きく上昇し、部品の耐圧を超えるおそれが生じるという問題がある。
【０００９】
そこで、この発明の目的は、高調波電流の低減効果を高め、高調波特性および力率特性を改善するとともに、より高効率化を図ったスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１０】
（１）この発明のスイッチング電源装置は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣｄｓ１の並列接続回路で構成された第１のスイッチ回路Ｓ１と、１次巻線Ｌｐと２次巻線Ｌｓを有するトランスＴと、前記１次巻線Ｌｐに直列に接続された第１のインダクタＬｒと、前記２次巻線Ｌｓに接続された整流平滑回路ＲＳと、交流電圧を整流する少なくとも１つの整流素子により構成された入力側整流回路Ｄａと、第１のスイッチ回路Ｓ１が導通状態となるオン期間に前記入力側整流回路Ｄａにより得られた整流電圧が印加されるように接続された第２のインダクタＬｉと、該第２のインダクタＬｉに蓄えられた励磁エネルギーが充電され、且つ前記オン期間に前記１次巻線Ｌｐに電圧が印加されるように接続された第３のキャパシタＣｉと、前記２次巻線Ｌｓに接続された整流平滑回路ＲＳから出力を得るように第１のスイッチ素子Ｑ１を制御するスイッチング制御回路とを備えたスイッチング電源において、
第２のスイッチ素子Ｑ２、第２のダイオードＤ２、第２のキャパシタＣｄｓ２の並列接続回路で構成された第２のスイッチ回路Ｓ２と、該第２のスイッチ回路Ｓ２と直列に接続された第４のキャパシタＣｒとを備え、  前記第２のスイッチ回路Ｓ２と第４のキャパシタＣｒとの直列回路の一端が第１のスイッチ回路Ｓ１の一端に接続され、前記第２のインダクタＬｉは、前記オン期間に前記第２のインダクタＬｉに蓄えられた励磁エネルギーが、前記第１のスイッチ回路Ｓ１が非導通となるオフ期間に、前記第２のスイッチ回路Ｓ２と前記第４のキャパシタＣｒとを介して、または前記１次巻線Ｌｐを介して、前記第３のキャパシタＣｉに流れるように接続され、前記スイッチング制御回路が、第１スイッチ素子Ｑ１がターンオフすると第２のスイッチ素子Ｑ２がターンオンし、第２スイッチ素子Ｑ２がターンオフすると第１のスイッチ素子Ｑ１がターンオンするように制御して、前記第１のスイッチ回路Ｓ１のオン期間に第１のスイッチ回路Ｓ１を介して第３のキャパシタＣｉを充電する電荷量を制御することを特徴としている。
【００１１】
（２）この発明のスイッチング電源装置は、（１）において整流平滑回路ＲＳから得られる出力電圧を安定化するように第１のスイッチ素子Ｑ１のオン期間を制御することを特徴としている。
【００１２】
（３）この発明のスイッチング電源装置は、（１）または（２）において第３のキャパシタＣｉの両端電圧に応じて第２のスイッチ素子Ｑ２のオン期間を制御することを特徴としている。
【００１３】
（４）この発明のスイッチング電源装置は、（１）において前記スイッチング制御回路が、整流平滑回路ＲＳから得られる出力電圧を安定化するように第２のスイッチ素子Ｑ２のオン期間を制御し、第３のキャパシタＣｉの両端電圧に応じて第１のスイッチ素子Ｑ１のオン期間を制御することを特徴としている。
【００１４】
（５）この発明のスイッチング電源装置は、（１）〜（４）においてトランスＴとは別の第２のトランスＴ２を設け、第２のインダクタＬｉを第２のトランスＴ２の入力巻線で構成し、第２のトランスＴ２の出力巻線Ｌｏと前記整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けたことを特徴としている。
【００１５】
（６）この発明のスイッチング電源装置は、（１）〜（４）においてトランスＴとは別の第２のトランスＴ２を設け、第２のインダクタＬｉと直列に第２のトランスＴ２の入力巻線Ｌｉ１を接続し、第２のトランスＴ２の出力巻線Ｌｏと前記整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けたことを特徴としている。
【００１６】
（７）この発明のスイッチング電源装置は、（１）〜（４）において前記トランスＴに３次巻線Ｌｔを設け、該３次巻線Ｌｔに第２のインダクタＬｉを直列に接続したことを特徴としている。
【００１７】
（８）この発明のスイッチング電源装置は、（１）〜（７）において前記トランスＴに単数または複数の駆動巻線Ｌｂ１，Ｌｂ２を設け、前記スイッチング制御回路が駆動巻線Ｌｂ１，Ｌｂ２に発生する電圧を用いて第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２を駆動することを特徴としている。
【００１８】
（９）この発明のスイッチング電源装置は、（１）〜（８）において駆動巻線Ｌｂ１，Ｌｂ２と第１・第２のスイッチ素子Ｑ１，Ｑ２の制御端子との間に抵抗Ｒｇ１，Ｒｇ２とキャパシタＣｇ１，Ｃｇ２との直列回路からなる遅延回路ＤＬ１，ＤＬ２を備え、前記スイッチング制御回路が前記駆動巻線Ｌｂ１，Ｌｂ２に前記第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせる電圧が発生してから遅延して該第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせることを特徴としている。
【００１９】
（１０）この発明のスイッチング電源装置は、（９）において第１・第２のスイッチ素子Ｑ１，Ｑ２の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように前記遅延回路ＤＬ１，ＤＬ２の遅延時間を設定したことを特徴としている。
【００２０】
（１１）この発明のスイッチング電源装置は、（１）〜（１０）において前記スイッチング制御回路が、駆動巻線Ｌｂ１，Ｌｂ２に第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせる電圧が発生してから所定時間後に第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオフさせる時定数回路ＴＣ１，ＴＣ２を備えたことを特徴としている。
【００２１】
（１２）この発明のスイッチング電源装置は、（１）〜（１１）において前記スイッチング制御回路が、所定負荷より軽負荷時または無負荷時に、第１・第２のスイッチ素子Ｑ１，Ｑ２がオンオフする発振期間と該発振が停止する発振停止期間とを周期的に繰り返す間欠発振動作モードになるように、第１のスイッチ素子Ｑ１を制御するようにしたことを特徴としている。
【００２２】
（１３）この発明のスイッチング電源装置は、（１）〜（１２）においてトランスＴの有する漏れインダクタンスを第１のインダクタＬｒとして構成したことを特徴としている。
【００２３】
（１４）この発明のスイッチング電源装置は、（１）〜（１３）において第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２の少なくとも一方を電界効果トランジスタで構成したことを特徴としている。
【発明の効果】
【００２４】
（１）この発明によれば、スイッチ素子Ｑ１、Ｑ２はＺＶＳ動作により、スイッチング損失が大幅に低減される。また、スイッチ素子Ｑ１のターンオフによりトランス電圧が反転して、スイッチ素子Ｑ２はターンオンされ、スイッチ素子Ｑ２かつダイオードＤｓのターンオフによりトランス電圧が反転して、スイッチ素子Ｑ１はターンオンされるため、スイッチ素子Ｑ１およびスイッチ素子Ｑ２が同時にオンすることが原理上無く、同時オンによる破壊等の不具合が発生しない。また、出力電圧Ｖｏは、帰還回路ＦＢ１の信号に基づいてスイッチ素子Ｑ１のオン期間を制御することにより安定化制御され、入力電圧Ｖｉは、帰還回路ＦＢ２の信号に基づいてスイッチ素子Ｑ２のオン期間を制御することにより制御される。さらに、特に軽負荷時においては、スイッチ素子Ｑ２のオン期間を短くすることにより、スイッチ素子Ｑ１のオン期間は短くなり、キャパシタ電圧Ｖｉの上昇を抑制することができる。
【００２５】
（２）この発明によれば、整流平滑回路ＲＳから得られる出力電圧を安定化するように第１のスイッチ素子Ｑ１のオン期間を制御するようにしたことにより、定電圧電源装置として用いることができる。
【００２６】
（３）この発明によれば、第３のキャパシタＣｉの両端電圧に応じて第２のスイッチ素子Ｑ２のオン期間を制御するようにしたことにより、オン期間に第１のスイッチ回路Ｓ１を介して第３のキャパシタＣｉを充電する電荷量を制御することができ、軽負荷時や無負荷時におけるキャパシタＣｉへの印加電圧の過大な上昇を抑えることができる。
【００２７】
（４）この発明によれば、スイッチング制御回路が、整流平滑回路ＲＳから得られる出力電圧を安定化するように第２のスイッチ素子Ｑ２のオン期間を制御し、第３のキャパシタＣｉの両端電圧に応じて第１のスイッチ素子Ｑ１のオン期間を制御するようにしたことにより、オン期間に第１のスイッチ回路Ｓ１を介して第３のキャパシタＣｉを充電することができ、出力電圧Ｖｏの安定化と第３のキャパシタＣｉの電圧Ｖｉの双方を安定化できる。
【００２８】
（５）この発明によれば、第２のインダクタＬｉをトランスＴとは別の第２のトランスＴ２の入力巻線で構成し、第２のトランスＴ２の出力巻線Ｌｏと前記整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けたことにより、第２のインダクタＬｉに蓄積したエネルギーを２次側に直接供給でき、トランスＴの巻線電流が減少して導通損失が低減でき、さらなる高効率化が図れる。
【００２９】
（６）この発明によれば、第２のインダクタＬｉと直列に第２のトランスＴ２の入力巻線Ｌｉ１を接続し、第２のトランスＴ２の出力巻線Ｌｏと前記整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けたことにより、第２のトランスＴ２の出力巻線に発生する電圧を利用して、第２のインダクタＬｉに印加される電圧を調整して、入力電流の導通角を広げて高調波電流を更に抑制したり、逆に導通角を狭めて第３のキャパシタＣｉの電圧上昇を抑制したりして高性能化を図ることができる。
【００３０】
（７）この発明によれば、トランスＴに３次巻線Ｌｔを設け、該３次巻線Ｌｔに第２のインダクタＬｉを直列接続したことにより、トランスの３次巻線に発生する電圧を利用して、第２のインダクタＬｉに印加される電圧を調整して、入力電流の導通角を広げて高調波電流を更に抑制したり、逆に導通角を狭めて第３のキャパシタＣｉの電圧上昇を抑制したりして高性能化を図ることができる。
【００３１】
（８）この発明によれば、トランスＴに単数または複数の駆動巻線Ｌｂ１，Ｌｂ２を設け、スイッチング制御回路が駆動巻線Ｌｂ１，Ｌｂ２に発生する電圧を用いて第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２を駆動するようにしたことにより、自励発振動作が可能となる。
【００３２】
（９）この発明によれば、駆動巻線Ｌｂ１，Ｌｂ２と第１・第２のスイッチ素子Ｑ１，Ｑ２の制御端子との間に抵抗Ｒｇ１，Ｒｇ２とキャパシタＣｇ１，Ｃｇ２との直列回路からなる遅延回路ＤＬ１，ＤＬ２を備え、スイッチング制御回路が駆動巻線Ｌｂ１，Ｌｂ２に第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせる電圧が発生してから遅延して該第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせるようにしたことにより、デッドタイムが挿入され、第１・第２のスイッチ素子Ｑ１，Ｑ２の同時オン状態が原理上無く、ＺＶＳ動作によりスイッチング損失を低減できる。
【００３３】
（１０）この発明によれば、第１・第２のスイッチ素子Ｑ１，Ｑ２の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように前記遅延回路ＤＬ１，ＤＬ２の遅延時間を設定したことにより、ＺＶＳ動作することになり、スイッチング損失が低減して高効率化が図れる。
【００３４】
（１１）この発明によれば、時定数回路ＴＣ１，ＴＣ２の作用により、駆動巻線Ｌｂ１，Ｌｂ２に第１・第２のスイッチ素子Ｑ１，Ｑ２をターンオンさせる電圧が発生してから一定時間後にＱ１，Ｑ２がターンオフするので、駆動巻線Ｌｂ１，Ｌｂ２の電圧変動の影響を受けずに第１・第２のスイッチ素子Ｑ１，Ｑ２のオン期間を定めることができる。
【００３５】
（１２）この発明によれば、軽負荷時または無負荷時に発振期間と発振停止期間を交互に周期的に繰り返す間欠発振モードに移行するので、第３のキャパシタＣｉの両端電圧の上昇を効果的に抑制でき、且つ単位時間あたりのスイッチング回数が減ることによりスイッチング損失および導通損失が低減して高効率化を図ることができる。
【００３６】
（１３）この発明によれば、トランスＴの漏れインダクタンスを第１のインダクタＬｒとして利用することにより部品点数が削減できる。
【００３７】
（１４）この発明によれば、第１のスイッチ回路Ｓ１または第２のスイッチ回路Ｓ２の少なくとも一方を電界効果トランジスタで構成したことにより、ダイオードＤ１，Ｄ２を寄生ダイオードで、キャパシタＣｄｓ１，Ｃｄｓ２を寄生キャパシタでそれぞれ構成でき、スイッチ素子Ｑ１，Ｑ２、ダイオードＤ１，Ｄ２、およびキャパシタＣｄｓ１，Ｃｄｓ２の並列接続回路を少ない部品点数で構成できる。
【発明を実施するための最良の形態】
【００３８】
第１の実施形態に係るスイッチング電源装置について図１〜図３を参照して説明する。
図１はスイッチング電源装置の回路図である。図１においてＶｉｎは商用交流電源である。入力側整流回路Ｄａはダイオードブリッジからなり、ＥＭＩフィルタＥＭＩ−Ｆを介して商用交流電源Ｖｉｎを全波整流する。第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、第１のキャパシタＣｄｓ１からなる。同様に第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、第２のキャパシタＣｄｓ２からなる。これらのダイオードＤ１，Ｄ２はＦＥＴであるスイッチ素子Ｑ１，Ｑ２の寄生ダイオード、キャパシタＣｄｓ１，Ｃｄｓ２はＱ１，Ｑ２の寄生キャパシタである。但し、必要な特性を得るためにＱ１，Ｑ２とは別にＤ１，Ｄ２，Ｃｄｓ１，Ｃｄｓ２を付加してもよい。
【００３９】
入力側整流回路Ｄａの整流電圧はキャパシタＣａに印加される。トランスＴは１次巻線Ｌｐ、２次巻線Ｌｓ、駆動巻線Ｌｂ１，Ｌｂ２を備えている。トランスＴの２次巻線Ｌｓには整流ダイオードＤｓと平滑コンデンサＣｏからなる整流平滑回路ＲＳを接続している。整流ダイオードＤｓには、トランスの電圧が反転するときに共振動作するように共振用のキャパシタＣｓを並列接続している。なお、キャパシタＣｓとしてはダイオードＤｓの寄生容量を用いることが可能で、個別部品を不要とすることもできる。またトランスＴの１次巻線Ｌｐには直列に第１のインダクタＬｒと第２のインダクタＬｉを接続している。第１のインダクタＬｒとしてはトランスＴの漏れインダクタンスを利用することもできる。
【００４０】
第２のスイッチ回路Ｓ２には第４のキャパシタＣｒを直列に接続している。この第２のスイッチ回路ＳＣ２、第４のキャパシタＣｒ、第１のインダクタＬｒおよびトランスＴの１次巻線Ｌｐとによって閉ループを構成している。また第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２との接続点に第２のインダクタＬｉの一端を接続し、その他端を第３のダイオードＤｉに接続している。また第２のスイッチ回路Ｓ２と第４のキャパシタＣｒとの接続点と、第３のダイオードＤｉと第２のインダクタＬｉとの接続点に、第４のダイオードＤｃの両端を接続している。
【００４１】
第１のスイッチ回路Ｓ１とキャパシタＣａとの接続点と第１のインダクタＬｒの一端との間には第３のキャパシタＣｉを接続している。
【００４２】
第１・第２のスイッチ回路Ｓ１，Ｓ２にはそれぞれスイッチング制御回路ＳＣ１，ＳＣ２を接続している。入力側整流回路Ｄａと第３のキャパシタＣｉとの間に第４のダイオードＤｂを接続している。
【００４３】
スイッチング制御回路ＳＣ１は第１のスイッチ素子Ｑ１のゲート−ソース間に接続したトランジスタＴｒ１と遅延回路ＤＬ１と時定数回路ＴＣ１とを備えている。遅延回路ＤＬ１はキャパシタＣｇ１と抵抗Ｒｇ１の直列回路によって構成している。第１のスイッチ素子Ｑ１は駆動巻線Ｌｂ１の誘起電圧によってターンオンされるが、遅延回路ＤＬ１によってＱ１のターンオンタイミングが遅延される。
【００４４】
時定数回路ＴＣ１は、抵抗Ｒｔ１、ダイオードＤｔ１、フォトカプラのフォトトランジスタＰｔ１から成るインピーダンス回路とキャパシタＣｔ１とからなる。この時定数回路ＴＣ１とトランジスタＴｒ１とによって第１のスイッチ素子Ｑ１のターンオフ制御を行う。
【００４５】
第２のスイッチング制御回路ＳＣ２も第１のスイッチング制御回路ＳＣ１と同様の構成であり、同様に作用する。
【００４６】
第１のスイッチング制御回路ＳＣ１のフォトカプラのフォトトランジスタＰｔ１には帰還回路ＦＢ１を接続している。この帰還回路ＦＢ１は整流平滑回路ＲＳから出力端子ＯＵＴへ出力される電圧Ｖｏを検出して、その電圧Ｖｏが安定化するように帰還制御する。第２の帰還回路ＦＢ２は第３のキャパシタＣｉの入力電圧Ｖｉを検出して、その入力電圧Ｖｉが軽負荷時に所定値より上昇しないように第２のスイッチ素子Ｑ２のオン期間が制御されるように帰還制御する。
【００４７】
キャパシタＣａは、スイッチ素子Ｑ１，Ｑ２のスイッチングによって生じる高周波電流を接地へ流す（シャントする）ので、その高周波電流が入力電源側へ戻るのを阻止する。また、インダクタ等を挿入して、そのインダクタンスとキャパシタＣａのキャパシタンスとによってローパスフィルタを構成してもよい。
【００４８】
次に、図１に示したスイッチング電源装置の回路動作について図２・図３を基に説明する。
図２は図１各部の波形図である。また、図３は商用電源の入力電圧Ｖｉｎ、入力電流ｉｉｎ、インダクタＬｉに流れる電流ｉｌの概略波形図である。スイッチ素子Ｑ１，Ｑ２の駆動信号（ゲート・ソース間電圧）をＶｇｓ１，Ｖｇｓ２、ドレイン・ソース間電圧をＶｄｓ１，Ｖｄｓ２、ドレイン電流をｉｄ１，ｉｄ２、トランスＴの励磁電流をｉｍ、２次巻線に流れる電流をｉｓ、インダクタＬｉに流れる電流をｉｌとし、各状態の動作を示す。
【００４９】
(1) 状態１  ｓｔａｔｅ１  ［ｔ１〜ｔ２］
はじめにダイオードＤ１が導通し、駆動巻線Ｌｂ１の電圧によりスイッチＱ１はターンオンしてＺＶＳ動作を行う。状態１において、１次巻線ＬｐにはスイッチＱ１を介してキャパシタＣｉの両端電圧が入力電圧Ｖｉとして印加され、１次巻線Ｌｐの励磁インダクタンスは励磁される。インダクタＬｉにはスイッチＱ１を介して全波整流電圧Ｖａｃが印加され、インダクタＬｉは励磁される。図２においてαｔｏｎはトランスＴの励磁電流ｉｍが負となる期間である。この期間では、キャパシタＣｉ、スイッチＱ１、１次巻線Ｌｐ、インダクタＬｒからなるループで、キャパシタＣｉは充電される。
【００５０】
時刻ｔ２でキャパシタＣｔ１の電圧がトランジスタＴｒ１のしきい値電圧となりＴｒ１がオン、Ｑ１がターンオフしてトランスＴの電圧（トランスＴの各巻線の電圧）が反転する。
【００５１】
(2) 状態２  ｓｔａｔｅ２  ［ｔ２〜ｔ３］
トランスＴの１次巻線Ｌｐ、インダクタＬｒに流れていた電流、およびインダクタＬｉに流れていた電流によりキャパシタＣｄｓ１が充電され、キャパシタＣｄｓ２が放電される。時刻ｔ３で電圧Ｖｄｓ２が零電圧となりダイオードＤ２が導通する。トランスＴの２次側では電圧Ｖｓが零になると整流ダイオードＤｓが導通する。
【００５２】
(3) 状態３  ｓｔａｔｅ３  ［ｔ３〜ｔ４］
ダイオードＤ２の導通時、駆動巻線Ｌｂ２の電圧によりスイッチＱ２はターンオンしてＺＶＳ動作が行われる。トランスＴの１次側では、１次巻線Ｌｐ、スイッチＱ２、キャパシタＣｒ、インダクタＬｒからなるループで共振回路が構成され、インダクタＬｒとキャパシタＣｒが共振し、共振電流が流れる。また、インダクタＬｉに蓄えられた励磁電流ｉｌがスイッチＱ２とキャパシタＣｒを介してキャパシタＣｉに流れ込み、キャパシタＣｉが充電される。トランスＴの２次側ではトランスＴの励磁エネルギーが２次巻線Ｌｓから放出され、ダイオードＤｓに流れる電流ｉｓは曲線波形となる。図２において、ｔｒ１はトランスＴのリセット時間である。時刻ｔ４で（ｔ３からｔｒ２経過後）電流ｉｌが零となると、励磁電流ｉｌによるキャパシタＣｉの充電は終了する。
【００５３】
(4) 状態４  ｓｔａｔｅ４  ［ｔ４〜ｔ５］
電流ｉｌが零となると、ダイオードＤｃが導通して、スイッチ素子Ｑ２とともにインダクタＬｉの両端が短絡され、ダイオードＤｉへの印加電圧がクランプされる。状態３、状態４ではキャパシタＣｒの電圧Ｖｒは１次巻線ＬｐとインダクタＬｒとの直列回路に印加され、励磁電流ｉｍは直線的に減少する。励磁電流ｉｍは零となるとその後は負となる。２次側では、電流ｉｓが零となるまで流れる。時刻ｔ５でキャパシタＣｔ２の電圧がＴｒ２のしきい値電圧となりＴｒ２がオンすると、スイッチＱ２がターンオフする。
【００５４】
(5) 状態５  ｓｔａｔｅ５  ［ｔ５〜ｔ６］
トランスＴの２次側ではダイオードＤｓに逆電圧が印加されトランスＴの２次巻線Ｌｓの電圧が反転する。１次側では１次巻線ＬｐとインダクタＬｒに流れていた電流によりキャパシタＣｄｓ１が放電され、キャパシタＣｄｓ２が充電され、時刻ｔ６で電圧Ｖｄｓ１が零になるとＤ１が導通する。
以上の状態１〜５を繰り返す。
【００５５】
図１に示したスイッチング電源装置の回路特性は次のとおりである。
スイッチ回路Ｓ１が導通となるオン期間を時間ｔｏｎ、スイッチ回路Ｓ２が導通している期間を時間ｔｏｎ２、キャパシタＣａの電圧をＶａｃ、キャパシタＣｉの電圧をＶｉ、トランスの２次巻線数に対する１次巻線数の巻線比をｎとすると、トランスの励磁インダクタンスＬに印加される電圧と時間の積より次式が成り立つ。
【００５６】
Ｖｉ×ｔｏｎ＝ｎＶｏ×ｔｏｎ２    …(1)
また、インダクタＬｉに印加される電圧と時間の積より次式が成り立つ。
【００５７】
Ｖａｃ×ｔｏｎ＝（Ｖｉ＋ｎＶｏ−Ｖａｃ）ｔｒ２    …(2)
上式において、時間ｔｒ２は、インダクタＬｉに流れる電流ｉｌがオフ期間においてゼロとなるまでの時間である。出力電力が一定の場合、交流入力電圧の１周期において電圧Ｖｉはほぼ一定となるため、式(1)よりｔｏｎを制御して、ｔｏｎ／ｔｏｎ２を制御することにより出力電圧Ｖｏを安定化することができる。
【００５８】
また、入力電流ｉｉｎは、１スイッチング周期において、インダクタＬｉに流れる電流の平均値から次式として求められる。
【００５９】
ｉｉｎ＝Ｖａｃ×ｎＶｏ×ｔｏｎ／｛２Ｌｉ（Ｖｉ＋ｎＶｏ−Ｖａｃ）｝  …(3)
よって、図３に示すように、入力電流ｉｉｎはほぼ正弦波となり、入力電流の高調波成分が大幅に低減される。また、電圧Ｖｉを大きくすると電流ｉｉｎがより正弦波に近くなり、歪み率は小さくなって、高調波電流がさらに抑制できることが分かる。
【００６０】
また全波整流電圧Ｖａｃにおける瞬時入力電力ｐ１は次式となる。
【００６１】
ｐ１＝Ｖａｃ×ｉｉｎ      …(4)
よって、式(1),(3),(4)よりｔｏｎを消去すると、
ｐ１＝（Ｖａｃ×ｎＶｏ）2 ／｛２Ｌｉ×Ｖｉ（Ｖｉ＋ｎＶｏ−Ｖａｃ）｝ｔｏｎ２
…(5)
と表され、電力ｐ１は時間ｔｏｎ２に比例することが分かる。時間ｔｏｎ２を一定とすると、電圧Ｖｉが大きくなると電力ｐ１は小さくなり、逆に、出力電力が小さくなると、電圧Ｖｉが上昇することが分かる。これに対し、時間ｔｏｎ２を制御することにより、電力ｐ１を制御して、入力電力の変化に対する電圧Ｖｉの変化を制御し、出力電力が小さいときの電圧Ｖｉの上昇を抑制することができる。
【００６２】
また、トランスのリセット時間ｔｒ１とオン期間ｔｏｎ２との関係からαを次式とする。
【００６３】
（１−α）ｔｏｎ２＝ｔｒ１，ｔｏｎ２＝ｔｒ１＋αｔｏｎ２    …(6)
ここで、αｔｏｎ２はトランスを逆方向に励磁している時間である。オフ期間にキャパシタＣｒに充電された電荷によりトランスを逆方向に励磁し、オン期間に第１のスイッチ回路Ｓ１を介して第３のキャパシタＣｉを充電する。このオン期間での充電期間はαｔｏｎとなり、充電電荷量Ｑａは次式で表される。
【００６４】
Ｑａ＝Ｖｉ（αｔｏｎ）2／２Ｌ＝（ｎＶｏ×αｔｏｎ２）2／（２Ｖｉ×Ｌ）  …(7)
この充電電荷Ｑａは、１スイッチング周期において循環される電荷となり、出力には関与しないエネルギーとなる。式(6)から、オン期間ｔｏｎ２は、出力に関与するトランスのリセット時間ｔｒ１に対し、トランスを逆方向に励磁している時間αｔｏｎ２が加算されており、見かけ上、時間ｔｏｎ２が大きくなっている。従って、時間αｔｏｎ２を大きくして充電電荷量Ｑａを大きくすると、式(5)から電圧Ｖｉが大きくなり、入力電流波形はより正弦波に近づき、高調波電流は抑制される。逆に時間αｔｏｎ２を小さくして充電電荷量Ｑａを小さくすると、式(5)から電圧Ｖｉが上昇するのを抑制できる。
【００６５】
したがって時間αｔｏｎ２または時間αｔｏｎを適切に制御して、充電電荷量Ｑａを制御すると、電圧Ｖｉが安定化され、かつ高調波電流を抑制できることが分かる。
【００６６】
さらに、励磁電流ｉｍの振幅Ｉｍｐｐは、
Ｉｍｐｐ＝（Ｖｉ／Ｌ）×ｔｏｎ      …(9)
と表される。また、インダクタＬｉに流れる電流ｉｌの振幅をＩｌｐｐとおくと、次式で表される。
【００６７】
Ｉｌｐｐ＝（Ｖａｃ／Ｌｉ）×ｔｏｎ    …(10)
よって、トランスＴから２次側に送られる電力ｐ２は、次式で表される。
【００６８】
ｐ２＝ｎＶｏ｛（１−２α）Ｉｍｐｐ・ｔｏｎ２／２Ｔ＋Ｉｌｐｐ・ｔｒ２／２Ｔ｝
…(11)
よって、電力ｐ２を一定とすると、入力周期においてαは変化し、全波整流電圧Ｖａｃに比例する電流ピーク値Ｉｌｐｐおよび時間ｔｒ２の変化に応じてαは変化する。
【００６９】
以上より、オン期間ｔｏｎを制御して出力電圧を安定に制御しながら出力電力や交流入力電圧のピーク値に応じてオン期間ｔｏｎ２を制御して、充電量Ｑａを制御することにより、入力電流の高調波電流の抑制と、電圧Ｖｉの上昇の抑制を両立することが可能となる。特に、重負荷時には充電量Ｑａを増やすことにより、入力電流波形をより正弦波に近づけ、軽負荷時には充電量Ｑａを減らすことにより電圧Ｖｉの上昇を抑制することができる。
【００７０】
また、本発明では、オン期間にて第１のスイッチ回路Ｓ１を介して第３のキャパシタＣｉを充電する期間αｔｏｎを設けることで、この期間αｔｏｎにおいてスイッチ素子Ｑ１をターンオンすることにより、スイッチ素子Ｑ１の零電圧スイッチング動作が行われ、スイッチング損失を大幅に低減することができる。
【００７１】
さらに、スイッチ素子Ｑ１のターンオフ時に漏れインダクタンスにより発生するスイッチングサージ電圧の発生を、第２のスイッチ回路Ｓ２と第４のキャパシタＣｒを直列に接続した電圧クランプ回路により大幅に低減して、スイッチ回路の低電圧ストレス化を図ることができる。
【００７２】
また、交流入力電圧の１周期においてオン期間ｔｏｎはほぼ一定となることから、出力電圧を安定化する制御回路の応答特性に優れる。
【００７３】
また、キャパシタＣｉに蓄えられた静電エネルギーにより、十分な出力電圧の保持時間を確保することが可能となる。
【００７４】
さらに、図１において、所定負荷より軽負荷時または無負荷時に、オン期間が十分に小さくなり、駆動巻線Ｌｂ１にスイッチ素子Ｑ１をターンオンさせるための電圧が発生してから、スイッチ素子Ｑ１がターンオンするまでの遅延時間よりも、トランジスタＴｒ１がオンするまでの遅延時間の方を短く設定した場合には、トランジスタＴｒ１がスイッチ素子Ｑ１よりも先にオンすることになり一時的に発振が停止し、発振期間と停止期間を周期的に繰り返す間欠発振動作モードに移行する。この場合、単位時間におけるインダクタＬｉに蓄積されるエネルギーは小さくなり、第３のキャパシタＣｉの両端電圧の上昇を効果的に抑制できる。また、単位時間あたりのスイッチング回数が減ることによって、スイッチング損失および導通損失を低減して高効率化を図ることができる。上記Ｑ１がターンオンするまでの遅延時間はＣｇ１，Ｒｇ１による遅延時間ＤＬ１の時定数で設定する。また、上記Ｔｒ１がオンするまでの遅延時間はＲｔ１，Ｐｔ１，Ｃｔ１による時定数回路ＴＣ１の時定数で設定する。
【００７５】
図１に示したスイッチング電源装置の効果はまとめると次のとおりである。
（１）スイッチ素子Ｑ１，Ｑ２はＺＶＳ動作により、スイッチング損失が大幅に低減される。
【００７６】
（２）スイッチ素子Ｑ１のターンオフによりトランス電圧が反転して、スイッチ素子Ｑ２はターンオンされ、スイッチ素子Ｑ２かつダイオードＤｓのターンオフによりトランス電圧が反転して、スイッチ素子Ｑ１はターンオンされるため、スイッチ素子Ｑ１およびスイッチ素子Ｑ２が同時にオンすることが原理上無く、同時オンによる破壊等の不具合が発生しない。
【００７７】
（３）出力電圧Ｖｏは、帰還回路ＦＢ１の信号に基づいてスイッチ素子Ｑ１のオン期間を制御することにより安定化制御され、入力電圧Ｖｉは、帰還回路ＦＢ２の信号に基づいてスイッチ素子Ｑ２のオン期間を制御することにより制御される。
【００７８】
（４）特に軽負荷時においては、スイッチ素子Ｑ２のオン期間を短くすることにより、スイッチ素子Ｑ１のオン期間は短くなり、キャパシタ電圧Ｖｉの上昇を抑制することができる。
【００７９】
（５）軽負荷時または無負荷時に発振期間と発振停止期間を交互に周期的に繰り返す間欠発振モードに移行するので、第３のキャパシタＣｉの両端電圧の上昇を効果的に抑制でき、且つ単位時間あたりのスイッチング回数が減ることによりスイッチング損失および導通損失が低減して高効率化を図ることができる。
【００８０】
次に、第２の実施形態に係るスイッチング電源装置について、図４を基に説明する。
図４はその回路図である。図１に示したスイッチング電源装置と異なり、この例では第２のスイッチ回路Ｓ２と第４のキャパシタＣｒの直列回路を第１のスイッチ回路Ｓ１に対して並列に接続している。その他の構成は図１に示したものと同様である。なお図４ではトランスＴの駆動巻線Ｌｂ１，Ｌｂ２、帰還回路ＦＢ１，ＦＢ２については図示を省略している。またスイッチング制御回路ＳＣ１，ＳＣ２はブロック化して表している。また図１に示したダイオードＤｃをダイオードＤｉのアノードとスイッチ素子Ｑ２のドレインとの間に接続することができるが、図示を省略している。
【００８１】
このような回路構成であっても第１の実施形態の場合と同様の効果を奏する。またキャパシタＣｒの印加電圧は大きくなるが、蓄える電荷量を一定として考えると、キャパシタＣｒの容量を低減できるため、キャパシタＣｒの小型化を図ることができる。
【００８２】
図５は第３の実施形態に係るスイッチング電源装置の回路図である。図１に示した構成と異なり、この図５に示す例では、第４のキャパシタＣｒを第３のキャパシタＣｉの一端と第１のインダクタＬｒとの間に接続している。また図１に示したダイオードＤｃをダイオードＤｉのアノードとスイッチ素子Ｑ２のドレインとの間に接続することができるが、図示を省略している。その他は図１に示した場合と同様である。ただし図５ではトランスＴの駆動巻線Ｌｂ１，Ｌｂ２、スイッチング制御回路ＳＣ１，ＳＣ２および帰還回路ＦＢ１，ＦＢ２については図示を省略している。
【００８３】
このような構成であっても第１の実施形態の場合と同様の効果が得られる。
【００８４】
また、第１のインダクタＬｒに直列につながる第４のキャパシタＣｒと第３のキャパシタＣｉとの接続点に第２のスイッチ素子Ｑ２の一端を接続したので第１・第２のスイッチ素子Ｑ１，Ｑ２の印加電圧を低減でき、それらの電圧ストレスを低減できる。
【００８５】
図６は第４の実施形態に係るスイッチング電源装置の回路図である。図１に示したスイッチング電源装置と異なり、この図６に示す例では、図１に示した第４のダイオードＤｂを設けていない。図１に示した第４のダイオードＤｂは、それを設けることによって第３のキャパシタＣｉに充電電流を供給できるが、このダイオードＤｂとキャパシタＣｉとは所謂コンデンサインプット型の整流平滑回路を構成しているのではない。キャパシタＣｉはトランスＴの１次巻線Ｌｐまたはスイッチ回路Ｓ２を介して充電される。したがって図１に示したダイオードＤｂは必須ではない。この図６の構成ではダイオードＤｂが不要となって部品点数の削減が図れる。ただ、このスイッチング電源装置の起動時や重負荷時においてキャパシタＣｉの両端電圧がキャパシタＣａの両端電圧より小さい状態でキャパシタＣｉを充電する電流がトランスＴを通るためトランスＴが偏磁する場合があるが、図１に示したようにダイオードＤｂを設ければ、起動時や重負荷時にキャパシタＣｉに対して直接充電できるため、上述の問題が生じない。
【００８６】
図７は第５の実施形態に係るスイッチング電源装置の回路図である。図１に示した例では第２のインダクタＬｉを第１・第２のスイッチ回路Ｓ１，Ｓ２の接続点と第３のダイオードＤｉとの間に設けたが、この図７の例では第１のスイッチ回路Ｓ１とキャパシタＣｉとの接続点とキャパシタＣａとの間に第２のインダクタＬｉを設けている。このような構成であっても第１の実施形態の場合と同様の効果が得られる。
【００８７】
図８は第６の実施形態に係るスイッチング電源装置の回路図である。この例ではトランスＴとは別に第２のトランスＴ２を設け、この第２のトランスＴ２の入力巻線Ｌｉを図１に示した第２のインダクタＬｉとして用いている。そして第２のトランスＴ２の出力巻線Ｌｏと整流平滑回路ＲＳとの間に整流回路Ｄｓ２を設けている。その他の部分は図１に示したものと同様である。なお図１におけるダイオードＤｂに相当するものは図８では図示していない。
【００８８】
このような構成により、インダクタＬｉに蓄えられるエネルギーが整流平滑回路ＲＳ側に直接供給できるため、その分トランスＴの電流が減少し、トランスＴの巻線等による導通損失が低減して、さらなる高効率化が図れる。なお、整流回路Ｄｓ２と整流回路Ｄｓを切り放して、異なる出力として供給することも可能である。
【００８９】
図９は第７の実施形態に係るスイッチング電源装置の回路図である。この例では第２のトランスＴ２を設け、その入力巻線Ｌｉ１に対して直列にインダクタＬｉを設けている。その他の部分は図８に示したものと同様である。
【００９０】
このような構成により、インダクタＬｉ１に蓄えられるエネルギーが整流平滑回路ＲＳ側に直接供給できるため、その分トランスＴの電流が減少し、トランスＴの巻線等による導通損失が低減して高効率化が図れる。なお、図８の場合と同様に、整流回路Ｄｓ２と整流回路Ｄｓを切り放して、異なる出力として供給することも可能である。
【００９１】
図１０は第８の実施形態に係るスイッチング電源装置の回路図である。この例ではトランスＴに３次巻線Ｌｔを設け、この３次巻線Ｌｔを第２のインダクタＬｉと直列に接続している。その他は図１に示したものと同様である。
【００９２】
この図１０に示すような構成によって第１の実施形態の場合と同様の効果を得ることができるとともに、トランスＴの３次巻線Ｌｔに発生する電圧を利用してインダクタＬｉに印加される電圧を調整して入力電流ｉｉｎの導通角（商用電源電圧の半周期内での導通期間）を調整して高調波電流をさらに抑制したり、損失を低減したりできる。また、３次巻線Ｌｔと１次巻線との巻数比を調整することにより上記導通角を狭めてキャパシタＣｉへ過大な電圧が印加されるのを抑制できる。
【００９３】
図１１は第９の実施形態に係るスイッチング電源装置の回路図である。この例ではインダクタＬｉをダイオードＤｂとキャパシタＣａとの間に設けている。また整流平滑回路ＲＳにダイオードＤｆとインダクタＬｆを追加してフォワードコンバータ形式としている。したがってトランスＴの２次巻線Ｌｓの極性は第１〜第８の実施形態の場合と逆である。その他の構成は図１に示したものと同様である。この図１１に示した構成によれば、インダクタＬｆに励磁エネルギーを蓄積するため、その分トランスＴを小型化できる。
【００９４】
なお、インダクタＬｉの位置を変えずに、２次側を図１のようにフライバックコンバータ形式とすることも可能である。さらに、図１，図４〜図１０において２次側を図１１同様にフォワードコンバータ形式とすることも可能である。
【００９５】
図１２は第１０の実施形態に係るスイッチング電源装置の回路図である。この例では商用電源（交流入力電圧ライン）の両端と第２のインダクタＬｉの一端との間にダイオードＤｂ１，Ｄｂ２を接続している。また、交流入力電圧ラインにローパスフィルタＬＰＦを接続し、入力側整流回路Ｄａの整流出力に直接第３のキャパシタＣｉを接続している。ローパスフィルタＬＰＦはスイッチ素子Ｑ１，Ｑ２のスイッチングによって生じる高周波電流が入力電源側へ戻るのを阻止する。
【００９６】
このような構成によって第１の実施形態の場合と同様の効果を得ることができるとともに、ローパスフィルタＬＰＦを交流入力電圧ラインに設置することで、部品配置の自由度が向上する。
【００９７】
図１３は第１１の実施形態に係るスイッチング電源装置のスイッチング制御回路の構成例を示している。この例ではトランスＴの駆動巻線Ｌｂに抵抗Ｒｚ，ツェナダイオードＺＤ，ダイオードＤｚの直列回路を接続していて、ツェナダイオードＺＤとダイオードＤｚとの直列回路に抵抗ＲｔとキャパシタＣｔによる直列回路を並列に接続している。そしてキャパシタＣｔの電圧をトランジスタＴｒのベースに印加するようにしている。またトランジスタＴｒのベースエミッタ間に設けたダイオードＤｂは、トランジスタＴｒのベース・エミッタ間への逆電圧の印加を防止する。
【００９８】
抵抗ＲｇとキャパシタＣｇの直列回路は遅延回路ＤＬを構成していて、スイッチ素子Ｑのターンオンを遅延させる。なおキャパシタＣｉｓｓはスイッチ素子Ｑの入力容量を図示している。
【００９９】
このように、抵抗ＲｔとキャパシタＣｔからなる時定数回路にはツェナダイオードＺＤによる一定電圧が供給されるので、駆動巻線Ｌｂの電圧変動の影響を受けない。またこの抵抗Ｒｔのインピーダンスを制御することによって、トランジスタＴｒがオンするタイミング、すなわちスイッチ素子Ｑのオン期間を制御することができる。
【図面の簡単な説明】
【０１００】
【図１】第１の実施形態に係るスイッチング電源装置の回路図である。
【図２】同スイッチング電源装置の各部の波形図である。
【図３】入力電圧、入力電流、およびインダクタに流れる電流波形を示す図である。
【図４】第２の実施形態に係るスイッチング電源装置の回路図である。
【図５】第３の実施形態に係るスイッチング電源装置の回路図である。
【図６】第４の実施形態に係るスイッチング電源装置の回路図である。
【図７】第５の実施形態に係るスイッチング電源装置の回路図である。
【図８】第６の実施形態に係るスイッチング電源装置の回路図である。
【図９】第７の実施形態に係るスイッチング電源装置の回路図である。
【図１０】第８の実施形態に係るスイッチング電源装置の回路図である。
【図１１】第９の実施形態に係るスイッチング電源装置の回路図である。
【図１２】第１０の実施形態に係るスイッチング電源装置の回路図である。
【図１３】第１１の実施形態に係るスイッチング電源装置のスイッチング制御回路の例を示す図である。
【図１４】従来のスイッチング電源装置の回路図である。
【図１５】従来のスイッチング電源装置の回路図である。
【図１６】従来のスイッチング電源装置の回路図である。
【符号の説明】
【０１０１】
ＥＭＩ−Ｆ  −ＥＭＩフィルタ
ＬＰＦ−ローパスフィルタ
Ｄａ−入力側整流回路
Ｑ１−第１のスイッチ素子
Ｄ１−第１のダイオード
Ｃｄｓ１−第１のキャパシタ
Ｓ１−第１のスイッチ回路
Ｑ２−第２のスイッチ素子
Ｄ２−第２のダイオード
Ｃｄｓ２−第２のキャパシタ
Ｓ２−第２のスイッチ回路
Ｃａ−キャパシタ
Ｔ−トランス
Ｌｐ−１次巻線
Ｌｓ−２次巻線
Ｌｂ１，Ｌｂ２−駆動巻線
Ｄｓ−整流ダイオード
Ｃｏ−平滑コンデンサ
ＲＳ−整流平滑回路
Ｌｒ−第１のインダクタ
Ｌｉ−第２のインダクタ
Ｃｒ−第４のキャパシタ
Ｃｉ−第３のキャパシタ
ＳＣ１−第１のスイッチング制御回路
ＳＣ２−第２のスイッチング制御回路
Ｄｂ−第４のダイオード
Ｄｉ−第３のダイオード
Ｔｒ１，Ｔｒ２−トランジスタ
ＤＬ１，ＤＬ２−遅延回路
ＦＢ１，ＦＢ２−帰還回路
ＴＣ１，ＴＣ２−時定数回路
【図１】
0004251180.tif 000002
【図２】
0004251180.tif 000003
【図３】
0004251180.tif 000004
【図４】
0004251180.tif 000005
【図５】
0004251180.tif 000006
【図６】
0004251180.tif 000007
【図７】
0004251180.tif 000008
【図８】
0004251180.tif 000009
【図９】
0004251180.tif 000010
【図１０】
0004251180.tif 000011
【図１１】
0004251180.tif 000012
【図１２】
0004251180.tif 000013
【図１３】
0004251180.tif 000014
【図１４】
0004251180.tif 000015
【図１５】
0004251180.tif 000016
【図１６】
0004251180.tif 000017