(57)【特許請求の範囲】
【請求項１】
段差を有する基板上に堆積した絶縁膜の平坦化方法であって、
前記段差を有する基板上に軟化点を低下させる不純物を含むシリコン酸化膜からなる絶縁膜を成膜する工程と、
成膜された絶縁膜の表面を平坦化のために研磨する工程と、
研磨された絶縁膜を７００℃以上の温度であって、かつ該絶縁膜をリフローさせない条件で熱処理する工程とを含み、
前記成膜工程から前記研磨工程までの間、前記絶縁膜を７００℃未満の温度範囲に保持することを特徴とする絶縁膜の平坦化方法。
【請求項２】
前記絶縁膜が、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）からなる請求項１に記載の絶縁膜の平坦化方法。
【請求項３】
前記熱処理を、７００〜９５０℃の温度で、１５〜４５秒間行うことを特徴とする請求項２に記載の絶縁膜の平坦化方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造の技術分野に属し、より詳細には、半導体装置の層間絶縁膜、特に、平坦性が良好で表面が平滑な、メタル配線下層の層間絶縁膜などの絶縁膜の平坦化方法に関する。
【０００２】
【従来の技術】
従来、トランジスタ形成後の層間絶縁膜の形成工程においては、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）等の熱流動性のある膜を用い、成膜後に熱処理することにより平坦化を達成してきている。ところが、最近の微細化の進展により、さらなる平坦性が求められるようになってきている。このため、最近では、この絶縁膜を化学機械研磨（以下、ＣＭＰという）処理により研磨し、絶縁膜の表面を平坦化する方法が用いられるようになってきている。その結果、最近では、絶縁膜のより高度な平坦性が実現されている。
【０００３】
しかし、さらに微細化が進み、ゲート電極間あるいはキャパシタ電極間の間隔が小さくなり、この部分において基板上に形成される段差のアスペクト比が大きくなると、絶縁膜の表面のＣＭＰ処理後に、この場所に窪みが発生することが本発明者らによって見出されている。このような窪みは、その後の配線形成工程時にメタルショート等を誘発する可能性があるため、歩留まりの低下につながることが懸念される。
【０００４】
【発明が解決しようとする課題】
本発明は、ゲート、キャパシタ等の構造に起因する段差を有する半導体基板上に形成された絶縁膜、例えば熱流動性の膜で成膜された絶縁膜をその表面に窪みなどを生じさせることなく平坦化させることができ、その結果、その上にメタルショート等を誘発させることなく、高い歩留まりでメタル配線を形成することができる絶縁膜の平坦化方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者らは、上記課題を解決するために、絶縁膜の平坦化について、鋭意研究を行った結果、上述した窪みは、該当するゲート電極間のスペース、あるいはキャパシタ間のスペースをＢＰＳＧ膜等の絶縁膜で埋め込んだ後に、炉あるいはＲＴＡ（rapid thermal anneal) により、熱処理を実施した際に形成されるボイドに起因することを知見した。すなわち、このボイドが、その後のＣＭＰ工程で絶縁膜の表面に表れることによって窪みとなることが判明した。
この絶縁膜の表面の窪みの発生は以下のように、説明することができる。
【０００６】
図２に、従来の絶縁膜の平坦化方法による半導体装置の製造方法を説明するための半導体装置の断面図を示す。なお、図２においては、説明を簡略化するために、半導体（Ｓｉ）基板およびこれに形成された素子構造は省略されている。
図２（ａ）は、図示しないＳｉ基板に図示していない素子構造を形成した後、ゲート２１を形成し、絶縁膜２２を成膜した状態の半導体装置を示す。同図に示すように、成膜された当初の絶縁膜２２は、ゲート電極２１の存在によってその表面が平坦でなく波打っており、その中には微少空孔２５が発生している。
【０００７】
次に、従来法では、半導体装置の絶縁膜２２の表面の平坦化を目的として熱処理を行う。この熱処理は、絶縁膜２２の稠密化を行うための焼き締め処理でもある。熱処理中に、図２（ａ）に示す絶縁膜２２中に存在していた微小空孔２５の内、絶縁膜２２の表面近傍の多数の微小空孔２５は、熱処理中に、絶縁膜２２の収縮に伴って絶縁膜２２の表面から放散される。しかし、ゲート電極２１の間の領域で絶縁膜２２の表面から遠い領域に存在していた多数の微小空孔２５は、絶縁膜２２の収縮によってその表面から放散できずに集合して、熱処理後、図２（ｂ）に示すように、ボイド２３を発生させることになると考えられる。こうして、図２（ｂ）に示すように、熱処理によって、絶縁膜２２の表面の平坦化も行われるが、絶縁膜２２中の２つのゲート電極２１に挟まれた複数の個所でボイド２３が形成されるものと考えられる。
【０００８】
この後、ＣＭＰ処理を実施すると、図２（ｃ）に示すように、ＣＭＰ処理によって絶縁膜２２の上部が削られることにより、ボイド２３が絶縁膜２２の表面に現れ、これに絶縁膜２２の表面に窪み２４が形成されることになる。
本発明者らは、以上の知見を得て、ＣＭＰ処理後に絶縁膜表面に窪みが発生することを防止するためには、熱処理後の絶縁膜中のボイドの形成を防止することが必要であることを見出した。
【０００９】
本発明者らは、これらの知見を基に、さらに、鋭意努力を重ねた結果、熱処理後の絶縁膜中のボイドの形成を防止するためには、熱処理工程およびＣＭＰ処理工程を特定の順番で実施することが有効であることを見出し、本発明に至ったものである。
すなわち、本発明は、段差を有する基板上に成膜された絶縁膜の平坦化方法であって、前記段差を有する基板上に前記絶縁膜を成膜する工程と、成膜された絶縁膜を稠密化が起きない状態に保ったままで、その表面を平坦化のために研磨する工程と、研磨された絶縁膜を熱処理することによって稠密化する工程とを有することを特徴とする絶縁膜の平坦化方法を提供するものである。
【００１０】
ここで、前記熱処理工程は、前記絶縁膜がリフローしない温度条件で行うのが好ましく、また、前記熱処理工程の温度は、７００℃以上であるのが良い。
また、前記絶縁膜は、熱流動性の絶縁膜であるのが好ましく、また、軟化点を低下させる不純物を含むシリコン酸化膜であるのが好ましく、また、前記不純物が、ホウ素およびリンの少なくとも一方であるのが好ましい。
また、前記成膜工程から前記研磨工程までの間、前記絶縁膜を、前記成膜工程の温度以下の温度、または、７００℃未満の温度に保持するのが好ましい。
また、前記研磨工程は、化学機械研磨工程であるのが好ましい。
【００１１】
本発明はまた、段差を有する基板上に堆積した絶縁膜の平坦化方法であって、前記段差を有する基板上に軟化点を低下させる不純物を含むシリコン酸化膜からなる絶縁膜を成膜する工程と、成膜された絶縁膜の表面を平坦化のために研磨する工程と、研磨された絶縁膜を７００℃以上の温度で熱処理する工程とを含み、前記成膜工程から前記研磨工程までの間、前記絶縁膜を７００℃未満の温度範囲に保持することを特徴とする絶縁膜の平坦化方法を提供するものである。
ここで、前記不純物が、ホウ素およびリンの少なくとも一方であるのが好ましい。
また、前記研磨工程は、化学機械研磨工程であるのが好ましい。
【００１２】
なお、本発明の一実施態様の絶縁膜の平坦化方法は、段差を有する基板上に熱流動性の膜で成膜された絶縁膜を熱処理と化学機械研磨法を用いて平坦化するに際し、該基板上に成膜された該絶縁膜を化学機械研磨した後に、所定の条件で熱処理することを特徴とする。
本発明においては、また、本発明の絶縁膜の平坦化方法を用いて基板上に成膜された絶縁膜を平坦化する工程を含む半導体装置の製造方法を提供することもできる。
【００１３】
【発明の実施の形態】
本発明に係る絶縁膜の平坦化方法を添付の図面に示す好適実施例に基づいて、以下に詳細に説明する。
図１は、本発明の絶縁膜の平坦化方法による半導体装置の製造方法の一例を説明するための各プロセスにおける半導体装置の断面図である。なお、図１においても、図２と同様に、説明を簡略化するために、半導体基板およびこれに形成された素子構造は省略されている。
【００１４】
まず、本発明の絶縁膜の平坦化方法では、図１（ａ）に示すように、図示しないＳｉ基板に図示していない素子構造を形成した後、ゲート電極１１を形成し、段差のある基板状態において、絶縁膜１２を成膜する。
同図に示す状態の半導体装置では、図２（ａ）に示す半導体装置と同様に、成膜された当初の絶縁膜１２は、ゲート電極１１の存在によって、その表面が平坦でなく波打っており、その中には微少空孔１５が発生している。
【００１５】
この絶縁膜成膜工程で成膜され、次の研磨工程で平坦化される絶縁膜１２は、半導体装置において、平坦化の必要がある絶縁膜であれば、どのようなものでも良いが、層間絶縁膜、特に、メタル配線下の層間絶縁膜などに用いられる絶縁膜が好ましい。また、このような絶縁膜としては、所望の絶縁膜特性を発揮できるものであればいずれであってもよいが、熱流動性を有することにより、半導体基板上に均一に成膜できる熱流動性の絶縁膜が好ましい。例えば、ＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）膜、ＢＰＳＧ膜、ＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜が好適に使用できる。
【００１６】
ＳＯＤ膜は、絶縁膜の原料となるポリマーが含まれた溶液を基板上に塗布し、熱処理によってポリマーを重合させ、絶縁膜としたものである。シロキサン系のポリマーを含む溶液を用いて形成するシリコン酸化膜系の絶縁膜（ＳＯＧ：Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）が代表的であるが、芳香族等の有機系の絶縁膜も成膜可能である。ＢＰＳＧ膜は、ホウ素およびリンを含んだシリコン酸化膜であり、例えば４００℃程度の基板温度での熱ＣＶＤ法もしくはプラズマＣＶＤ法によって成膜する。ホウ素およびリンはいずれも、シリコン酸化膜の軟化点を低下させる効果を有する。このほかにも、例えばヒ素もシリコン酸化膜の軟化点を低下させる。ＦＳＧ膜は、フッ素を含むシリコン酸化膜であり、例えば４００℃程度の基板温度でのプラズマＣＶＤ法によって成膜される。
なお、このような絶縁膜を成膜する方法としては、特に制限的ではなく、従来公知の絶縁膜の成膜方法は、いずれも適用可能である。
【００１７】
次に、本発明の絶縁膜の平坦化方法では、図１（ｂ）に示すように、成膜工程で成膜された絶縁膜１２の表面を研磨して、平坦化する。
図１（ｂ）に示すように、この研磨工程において、絶縁膜１２の表面の研磨によって絶縁膜の１２の表面は、平坦化される。この時、絶縁膜１２は、研磨されて、その厚みが減少するが、元々絶縁膜１２中に存在していた微小空孔１５はそのまま残る。
【００１８】
成膜工程の後、平坦化工程までは、絶縁膜の稠密化によって膜中にボイドが発生するような処理を行うべきではない。少なくとも、７００℃程度以上の温度での長時間の熱処理は避けるべきである。通常は、成膜工程後、熱処理を経ることなく平坦化工程を行えばよい。ただし、成膜工程の温度（ＣＶＤ法で成膜する場合にはＣＶＤ時の基板温度、ＳＯＤであれば重合化温度）以下の温度の熱処理であれば、極端に時間が長くない限り、実質的な稠密化は発生しない。成膜工程の温度を超える温度の熱処理であっても、時間が短く、稠密化が実質的に発生しない範囲であれば、実施可能である。
【００１９】
なお、平坦化のための研磨工程に適用される絶縁膜の研磨方法としては、特に制限的ではなく、従来公知の平坦化のための研磨方法はいずれも適用することができるが、その中でも、化学機械研磨（ＣＭＰ）装置による化学機械研磨方法（ＣＭＰ法）を用いるのが好ましい。
【００２０】
ここで、本発明の絶縁膜の平坦化方法において、絶縁膜の平坦化に用いるＣＭＰ法は、特に限定されるわけではなく、酸化膜の除去や平坦化に通常用いられるＣＭＰ法を用いることができる。具体的には、定盤上の研磨布に半導体ウェハを研磨材を流しながら擦り合わせ、研磨加工すればよい。研磨布の材料は、発砲ポリウレタン、不織布等通常用いられる材料であってよく、研磨剤には、シリカ、アルミナなどの研磨砥粒をｐＨ調整剤を含んだ水に混合した通常この目的で使用されるスラリーを用いればよい。
【００２１】
続いて、本発明の絶縁膜の平坦化方法では、図１（ｃ）に示すように、研磨工程で研磨されて平坦化された絶縁膜１２は、所定の条件で熱処理される。
図１（ｃ）に示すように、この熱処理工程によって、平坦化された絶縁膜１２は、焼き締められ、稠密化されて収縮する。しかし、その変化は小さく、平坦化されていた絶縁膜１２の表面の平坦性には、あまり影響しない。この時、絶縁膜１２は平坦化のためにその膜厚が薄くなっているので、絶縁膜１２中に残存していた多数の微小空孔１５は、絶縁膜１２の表面から十分に放散する。このため、絶縁膜１２中に、特に２つのゲート電極１１の間の領域に放散できなかった微小空孔１５が集合することがなく、図１（ｃ）に示すように、熱処理後の絶縁膜１２中にボイドが形成されることはない。したがって、絶縁膜の表面に窪みが生じることもなく、絶縁膜１２の表面は、平滑なままである。
【００２２】
すなわち、本発明の絶縁膜の平坦化方法では、半導体装置の絶縁膜１２の成膜後、稠密化するための熱処理を行う前に、ＣＭＰ処理などの研磨処理による絶縁膜１２の平坦化を行うことにより、熱処理を行う際の絶縁膜１２の層厚が小さくなっている。これにより、絶縁膜１２が収縮される度合が減少し、また、微少空孔１５が絶縁膜１２の表面から十分に放出されることにより、絶縁膜１２中にボイドを生じず、その結果、絶縁膜１２の表面に窪みが生じることがないといえる。
【００２３】
これに対し、従来法では、図２に示すように、半導体装置の絶縁膜２２の成膜後、絶縁膜２２の焼き締めおよびその表面の平坦化を目的として熱処理を行った後に、ＣＭＰ処理などの研磨処理による絶縁膜２２の平坦化を行う。このため、熱処理中に、絶縁膜２２の膜厚の厚いゲート２１の間の領域に存在していた多数の微小空孔２５は、その表面から放散できずに集合して、熱処理後ボイド２３が発生する。その後のＣＭＰ処理等の研磨処理において、絶縁膜２２の上部が削られて、絶縁膜２２の表面に現れ、絶縁膜２２の表面に窪み２４が形成されることになることは、前述した通りである。
【００２４】
ここで、本発明の絶縁膜の平坦化方法において、ＣＭＰ処理などの研磨処理後に実施する所定の条件の熱処理は、絶縁膜、好ましくは熱流動性の膜で成膜される絶縁膜をリフローさせない条件、すなわち、流動することのない条件で実施するのが好ましい。絶縁膜、例えば熱流動性の膜がリフローするか否かは、加熱温度とその処理時間との相互関係で決定され、使用される流動性の膜の種類や特性によっても異なることが知られている。本発明においては、熱処理を実施する所定の条件（以下、単に熱処理の条件という）は、使用される絶縁膜、例えば流動性の膜に応じて適宜選択すれば良い。絶縁膜がＢＰＳＧ膜の場合を例に取ると、焼き締めのための熱処理は、７００〜９５０℃の温度で、１５〜４５秒間行うのが好ましい。
本発明では絶縁膜の表面の平坦化はＣＭＰによって達成されているので、リフローさせる必要はない。むしろ、熱処理の条件をリフローしない範囲にとどめ、極端な稠密が起きないようにして、ＣＭＰ後の表面形状を保つことが好ましい。
【００２５】
なお、このような熱処理において、絶縁膜中に存在していた微小空孔を絶縁膜表面から放散させ、絶縁膜を稠密化させて、その膜質を改善させることは、その物性値の変化からもわかる。例えば、絶縁膜がＢＰＳＧ膜である場合、そのエッチレングレート（１：２０ＢＨＦ９０秒浸漬）が、熱処理を実施しなかったＢＰＳＧ膜では５３０Å／ｍｉｎであったのに対し、８５０℃で２０秒間熱処理したＢＰＳＧ膜では３９２Å／ｍｉｎであったことからもわかる。
【００２６】
ところで、本発明においては、このような熱処理は、絶縁膜の焼き締めを目的とするものであるが、ＭＯＳ型トランジスタの製造においては、ＭＯＳ型トランジスタのゲート電極やソース／ドレイン領域の低抵抗化のために使用されるサリサイドプロセスの第２段階の熱処理を兼ねていても良い。
サリサイドプロセスでは、２段階の熱処理が実施される。第１段階目の熱処理により、ゲート電極の多結晶シリコンやシリコン基板表面の拡散層と被覆した金属膜との間のシリサイド化反応が進行し、これにより形成されたシリサイド膜を第２段階の熱処理で低抵抗化する。このシリサイド層上にＢＰＳＧ膜等の流動性の膜による絶縁膜を成膜する場合、この流動性の膜よりなる絶縁膜の焼き締めのための熱処理をかねて、絶縁膜の成膜後に第２段階の熱処理を実施することが好ましいとされているからである。
【００２７】
本発明の絶縁膜の平坦化方法は、基本的に以上のように構成されるが、上述した本発明の各処理に本発明の効果を損なわしめない他の処理をおこなってもよいことはもちろんである。例えば、本発明法において、研磨（ＣＭＰ）処理工程と熱処理工程の間に他の処理を含めてもよい。
【００２８】
本発明の絶縁膜の平坦化方法は、段差を有する基板上に絶縁膜、例えば熱流動性の膜で成膜された絶縁膜を平坦化するのに好ましく使用することができる。特に、半導体基板上に形成されたゲート電極間の間隔やキャパシタ間の間隔が狭く、かつこれらの間のアスペクト比が大きい、すなわち、幅が狭く、高さが高い段差を有する半導体基板上に絶縁膜、例えば熱流動性の膜で成膜された絶縁膜を平坦化するのに好適に使用することができ、これにより平坦性が良好で、表面が平滑な絶縁膜を得ることができる。
【００２９】
半導体装置の製造方法に、特に、段差を有する半導体基板上に絶縁膜、例えば熱流動性の膜で成膜された絶縁膜を平坦化する必要のある半導体装置の製造方法は、本発明の絶縁膜の平坦化方法を用いることができる。
これにより、製造される半導体装置の絶縁膜の平坦性が優れており、表面に窪みが生じない。この結果、上記絶縁膜の表面に窪みが存在することにより懸念される問題が解決され、半導体装置の歩留まりの向上に寄与する。
特に、上述した理由から、ゲート電極や多層配線の下層の配線を作製するために、サリサイドプロセスを用いてシリサイド化したＭＯＳ型トランジスタを有する半導体装置の製造方法において、本発明を適用することは、特に有効である。
【００３０】
【発明の効果】
以上詳述したように、本発明によれば、段差を有する基板上に、例えば熱流動性の膜などで成膜された絶縁膜を平坦化処理した後でも、絶縁膜の表面に窪みが生じることがなく、平坦性が良好で表面が平滑な絶縁膜を得ることができる。
【００３１】
また、本発明法を半導体装置の製造方法に適用すれば、製造される半導体装置の絶縁膜の表面に窪みが生じることがなく、平坦かつ平滑な表面を持つ絶縁膜を得ることができる。従って、絶縁膜の表面に窪みが形成されることによって懸念されるメタルショートなどの問題が解消され、半導体装置の製造における半導体装置の歩留まり低下が抑制され、あるいは歩留まりの向上が期待される。
【図面の簡単な説明】
【図１】  本発明の方法の手順を示すための半導体装置の１例の断面模式図であり、（ａ）は絶縁膜を成膜した当初の半導体装置、（ｂ）はＣＭＰ処理実施後の半導体装置および（ｃ）は熱処理実施後の半導体装置の断面模式図である。
【図２】  従来の方法の手順を示すための半導体装置の断面図であり、（ａ）は絶縁膜を成膜した当初の半導体装置、（ｂ）は熱処理実施後の半導体装置、（ｃ）はＣＭＰ実施後の半導体装置の断面模式図である。
【符号の説明】
１１、２１  ゲート
１２、２２  絶縁膜
１５、２５  微少空孔
２３      ボイド
２４      窪み
【図１】
0004255626.tif 000002
【図２】
0004255626.tif 000003