(57)【特許請求の範囲】
【請求項１】
白金族の元素よりなる金属膜上に化学気相成長法により酸化物誘電体膜を形成する酸化物誘電体膜の成膜方法であって、
前記金属膜上に、第１の酸化力を有する酸素ガスを含む第１の条件で第１の酸化物誘電体膜を堆積する工程と、
前記第１の酸化物誘電体膜上に、前記第１の酸化力より大きい第２の酸化力を有する酸素ガスを含む第２の条件で第２の酸化物誘電体膜を堆積する工程と、を有し、
反応チャンバ内における酸素分圧を制御することにより、前記第１の酸化力から前記第２の酸化力に変化する
ことを特徴とする酸化物誘電体膜の成膜方法。
【請求項２】
請求項１記載の酸化物誘電体膜の成膜方法において、
前記酸化物誘電体膜の成膜中の酸化力を、前記第１の酸化力から前記第２の酸化力に連続的に変化する
ことを特徴とする酸化物誘電体膜の成膜方法。
【請求項３】
半導体基板上に形成された白金族の元素よりなる金属膜上に、化学気相成長法により酸化物誘電体膜を形成する半導体装置の製造方法であって、
前記金属膜上に、第１の酸化力を有する酸素ガスを含む第１の条件で第１の酸化物誘電体膜を堆積する工程と、
前記第１の酸化物誘電体膜上に、前記第１の酸化力より大きい第２の酸化力を有する酸素ガスを含む第２の条件で第２の酸化物誘電体膜を堆積する工程と、を有し、
反応チャンバ内における酸素分圧を制御することにより、前記第１の酸化力から前記第２の酸化力に変化する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、酸化物誘電体膜の成膜方法に係り、特に、金属膜上に密着性の優れた良質の酸化物誘電体膜を堆積する酸化物誘電体膜の成膜方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭは、１トランジスタ、１キャパシタで構成しうる半導体記憶装置であり、従来より、高密度・高集積化された半導体記憶装置を製造するための構造や製造方法が種々検討されている。近年、ギガビット級の記憶容量を有するＤＲＡＭの開発が行われているが、このようなギガビット級のＤＲＡＭでは、単位面積あたりの蓄積容量を増加してキャパシタによる所有面積を狭めるべく、キャパシタ誘電体膜として、従来より広く用いられていたシリコン酸化膜やシリコン窒化膜よりも誘電率の大きなタンタル酸化膜（Ｔａ2Ｏ5）やＢＳＴなどの高誘電率膜を採用することが検討されている。とりわけタンタル酸化膜は、成膜手法や装置の開発が進んでおり、次世代メモリの必須材料として注目を集めている。
【０００３】
ＤＲＡＭのキャパシタ誘電体膜としてタンタル酸化膜を用いる場合、ＣＶＤ法を用い、Ｔａ（ＯＣ2Ｈ5）5やＴａ（ＯＣＨ3）5などの有機原料やＴａＣｌ5やＴａＦ5などの無機原料に、Ｏ2，Ｈ2Ｏ，Ｏ2＋Ｈ2などのガスを混合し、酸化雰囲気中で成膜が行われていた。ＣＶＤ法により成膜が行われていたのは、ＣＶＤにより形成したタンタル酸化膜が高い誘電率を有すること、リーク電流が小さいこと及びステップカバレッジに優れた膜を形成できること等による。
【０００４】
その一方、実用に耐えるような低リーク電流の膜を実現するには、成膜後に酸化雰囲気中でアニールを行うなど、膜中の不純物や欠陥を減らす技術と併用することが不可欠である。また、シリコン酸化膜の場合には電極材であるシリコンを直接熱酸化することによって形成できるのに対し、タンタル酸化膜の場合には電極材上にＣＶＤによって成膜することから、電極材との相性がきわめて重要となる。タンタル酸化膜と電極材との相性は、密着性などのプロセス安定性がよいこと、バンド不連続量が大きくリーク電流抑制能力が高いこと、界面欠陥の量などによって決まる。しかしながら、電極材が酸化されることにより、プロセス安定性が著しく損なわれ、界面欠陥も増加してしまう。
【０００５】
特開昭６３−６２２６２号公報には、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、プラチナ（Ｐｔ）などよりなる高融点金属電極上に、ＣＶＤ法によりタンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）等の金属酸化物膜よりなる高誘電率膜を成膜する方法が開示されている。本文献に記載の成膜方法は、成膜の初期過程では酸素を導入せず、その後に酸素ガスを導入して原料ガスと混合した雰囲気中で金属酸化物膜を成膜するものである。この方法によれば、成膜初期過程における電極の酸化を防止することができる。
【０００６】
【発明が解決しようとする課題】
上述の通り、ＣＶＤ法によりタンタル酸化膜を成膜する場合、酸素欠損による欠陥を低減させるために成膜後に酸化雰囲気中でのアニールを行う技術を併用することにより、リーク電流を低減していた。しかしながら、タンタル酸化膜の膜厚が２０ｎｍを切るような薄膜になると、１０-16Ａ／セルオーダーの低リーク電流を実現するのは困難であった。
【０００７】
薄膜化した誘電体膜では、とりわけ膜厚に対する界面領域の占める割合が多くなるため、リーク電流の低減には界面制御がより一層重要となる。しかしながら、従来の成膜条件のように温度、圧力及び原料ガス流量を単純に制御する成膜方法では、界面を制御するような成膜は困難であった。また、ＡＬＤ（Atomic Layer Deposition）に代表されるような１原子層ごとに成膜を行う技術を適用することも考えられるが、装置構成が複雑であり量産には向かなかった。
【０００８】
また、成膜過程における酸素は、カーボンを含む未分解の原料や反応副生成物を膜中から排除する役割をも担っているため、特開昭６３−６２２６２号公報に記載の方法のように成膜初期過程で酸素を導入しないと、電極とタンタル酸化膜との界面近傍の不純物を十分に除去することができず、電極への密着性に優れたタンタル酸化膜を形成することができなかった。
【０００９】
本発明の目的は、密着性に優れ、界面欠陥の少ない酸化物誘電体膜を形成しうる酸化物誘電体膜の成膜方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、白金族の元素よりなる金属膜上に化学気相成長法により酸化物誘電体膜を形成する酸化物誘電体膜の成膜方法であって、前記金属膜上に、第１の酸化力を有する酸素ガスを含む第１の条件で第１の酸化物誘電体膜を堆積する工程と、前記第１の酸化物誘電体膜上に、前記第１の酸化力より大きい第２の酸化力を有する酸素ガスを含む第２の条件で第２の酸化物誘電体膜を堆積する工程と、を有し、反応チャンバ内における酸素分圧を制御することにより、前記第１の酸化力から前記第２の酸化力に変化することを特徴とする酸化物誘電体膜の成膜方法によって達成される。このようにして酸化物誘電体膜を形成することにより、下地膜の酸化が抑制され、下地膜と酸化物誘電体膜との密着性を高めることができとともに界面欠陥を抑制することができる。また、このように形成した酸化物誘電体膜を用いて容量素子を形成する場合にあっては、プロセス安定性を高め、リーク電流を低減することができる。
【００１１】
また、上記の酸化物誘電体膜の成膜方法において、前記酸化物誘電体膜の成膜中の酸化力を、前記第１の酸化力から前記第２の酸化力に連続的に変化するようにしてもよい。このようにして酸化物誘電体膜を形成することにより、酸化物誘電体膜を再現性よく安定して成膜することができる。このような特徴は、量産性を持たせた装置により酸化物誘電体膜を成膜するうえで極めて有効である。
【００１２】
また、上記目的は、半導体基板上に形成された白金族の元素よりなる金属膜上に、化学気相成長法により酸化物誘電体膜を形成する半導体装置の製造方法であって、前記金属膜上に、第１の酸化力を有する酸素ガスを含む第１の条件で第１の酸化物誘電体膜を堆積する工程と、前記第１の酸化物誘電体膜上に、前記第１の酸化力より大きい第２の酸化力を有する酸素ガスを含む第２の条件で第２の酸化物誘電体膜を堆積する工程と、を有し、反応チャンバ内における酸素分圧を制御することにより、前記第１の酸化力から前記第２の酸化力に変化することを特徴とする半導体装置の製造方法によっても達成される。
【００１３】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による酸化物誘電体膜の成膜方法について図１及び図２を用いて説明する。
【００１４】
図１は本実施形態による酸化物誘電体膜の成膜方法を示すフローチャート、図２は本発明の方法及び従来の方法を用いて成膜したタンタル酸化膜を有する容量素子の電気特性を示すグラフである。
【００１５】
本実施形態による酸化物誘電体膜の成膜方法について図１を用いて説明する。
【００１６】
まず、ロードイン工程において、タンタル酸化膜（Ｔａ2Ｏ5）を堆積するウェーハを反応チャンバ内に導入する（ステップＳ１１）。
【００１７】
次いで、パージ工程において、反応チャンバ内に例えば窒素ガスやアルゴンガスなどのパージガスを導入し、所定時間のパージを行う（ステップＳ１２）。
【００１８】
次いで、ヒートリカバリ工程において、温度安定のために所定時間保持する（ステップＳ１３）。
【００１９】
次いで、プレデポジション工程において、酸素ガスを反応チャンバ内に導入し、成膜前の準備を行う（ステップＳ１４）。
【００２０】
次いで、第１の成膜工程において、酸化力が小さい成膜条件で所定膜厚のタンタル酸化膜を成膜する（ステップＳ１５）。
【００２１】
次いで、第２の成膜工程において、第１の成膜工程よりも酸化力が大きい成膜条件で所定膜厚のタンタル酸化膜を成膜する（ステップＳ１６）。
【００２２】
次いで、アフタデポジション工程において、成膜後の後処理を行う（ステップＳ１７）。
【００２３】
次いで、パージ工程において、反応チャンバ内にパージガスを導入し、所定時間のパージを行う（ステップＳ１２）。
【００２４】
次いで、ロードアウト工程において、反応チャンバ内よりウェーハを取り出す（ステップＳ１９）。
【００２５】
こうして、ウェーハ上に、所定膜厚のタンタル酸化膜を成膜する。
【００２６】
このように、本実施形態による酸化物誘電体膜の成膜方法は、酸化力が小さい成膜条件でタンタル酸化膜の成膜を行う第１の成膜工程と、酸化力が大きい成膜条件でタンタル酸化膜の成膜を行う第２の成膜工程とを少なくとも含むことに主たる特徴がある。
【００２７】
第１の成膜工程において酸化力を下げるのは、成膜初期過程における下地膜の酸化量を抑えるためである。下地膜の酸化を抑えてタンタル酸化膜を形成することにより下地膜とタンタル酸化膜との界面のプロセス安定性を高めることができ、下地膜との密着性を高めるとともに界面欠陥を抑制することができる。これにより、タンタル酸化膜をキャパシタ誘電体膜に用いる場合にあっては、リーク電流を低減することができる。殊に、キャパシタの形成後に水素を含む雰囲気で熱処理（例えばトランジスタの特性向上のために行われているフォーミングガスアニール）を行う場合にあっては、下地膜の酸化に起因する膜剥がれを防止することができる。
【００２８】
ここで、下地膜とタンタル酸化膜との間の密着性及び界面の制御性を向上するためには、プレデポジション工程及び第１の成膜工程における平均酸化量を、３ｎｍ以下に抑えることが望ましい。第１の成膜工程における成膜条件は、下地膜の平均酸化量が３ｎｍ以下となるように、適宜制御する。
【００２９】
なお、成膜初期過程において酸素ガスを導入せずに成膜を行えば、下地膜の酸化を防止することはできる。しかしながら、成膜初期過程で酸素ガスを導入することは、良質のタンタル酸化膜を形成するうえで極めて重要である。すなわち、成膜中に導入する酸素ガスは、成膜対象であるタンタル酸化膜の一部を構成する酸素となるほか、カーボンを含む未分解の原料や反応副生成物を膜中から排除する役割をも担っている。したがって、成膜初期過程で酸素ガスを導入しないと膜中の不純物が十分に除去されず、良質なタンタル酸化膜を形成することはできない。殊に、膜厚が２０ｎｍを切るような極めて薄いタンタル酸化膜を形成する場合、膜全体に対する界面近傍の不純物を多く含む膜の割合が大きくなり、良質な膜形成は望めない。
【００３０】
第１の成膜工程と第２の成膜工程との間で酸化力を変化する方法としては、例えば以下に示す方法がある。
【００３１】
第１の方法は、第１の成膜工程において酸素分圧が低い状態で成膜を行い、第２の成膜工程において酸素分圧が高い状態で成膜を行う方法である。例えば、表１に示すように、第１の成膜工程における酸素ガス流量を１００ｓｃｃｍとして成膜を行い、第２の成膜工程における酸素ガス流量を１０００ｓｃｃｍとして成膜を行うことにより、第２の成膜工程における酸化力を第１の成膜工程における酸化力よりも大きくする。
【００３２】
【表１】
0004357146.tif 000002
【００３３】
第２の方法は、第１の成膜工程において成膜室の圧力が低い状態で成膜を行い、第２の成膜工程において成膜室の圧力が高い状態で成膜を行う方法である。例えば、表２に示すように、第１の成膜工程における成膜室圧力を０．５Ｔｏｒｒとして成膜を行い、第２の成膜工程における成膜室圧力を１．０Ｔｏｒｒとして成膜を行うことにより、第２の成膜工程における酸化力を第１の成膜工程における酸化力よりも大きくする。
【００３４】
【表２】
0004357146.tif 000003
【００３５】
原料にＰＥＴ（ペントエトキシタンタル：Ｔａ（ＯＣ2Ｈ5）5）を用いてタンタル酸化膜を成膜する場合、酸素だけでなく反応副生成物であるＨ2Ｏも酸化種として作用する。したがって、成膜室の全圧を下げることによっても酸化力を抑えることができる。
【００３６】
第３の方法は、第１の成膜工程において成膜温度が低い状態で成膜を行い、第２の成膜工程において成膜温度が高い状態で成膜を行う方法である。例えば、表２に示すように、第１の成膜工程における成膜温度を４６０℃として成膜を行い、第２の成膜工程における成膜温度を４８０℃として成膜を行うことにより、第２の成膜工程における酸化力を第１の成膜工程における酸化力よりも大きくする。
【００３７】
【表３】
0004357146.tif 000004
【００３８】
成膜中の設定温度が一定のままでも、圧力或いはガス流量を変化することにより温度を制御することも可能である。すなわち、圧力を低くすることによってウェーハ表面の温度を下げたり、ガス流量を多くして熱交換することができる。後者の場合、熱容量の大きなヘリウムガスを導入することにより、より大きな効果を得ることができる。
【００３９】
第１の成膜工程と第２の成膜工程において酸化力を変化してタンタル酸化膜を形成した場合、下地膜上には、酸素含有量の少ないタンタル酸化膜と、酸素含有量の多いタンタル酸化膜とが形成される。このような膜構造は、例えば透過型電子顕微鏡を用いたＥＤＡＸ測定により確認することができる。
【００４０】
なお、第１の成膜工程において酸化力を抑制する方法として、上記第１乃至第３の方法を任意に組み合わせるようにしてもよい。また、第１の成膜工程と第２の成膜工程とは、常圧又は減圧の反応チャンバ内で連続して行うことが望ましい。第１の成膜工程の後にウェーハを装置外に取り出すと、ウェーハ表面に不純物が付着する虞があり、良質のタンタル酸化膜が形成できないからである。
【００４１】
また、プレデポジション工程では、プレデポジション工程から第１の成膜工程に移行する際の圧力変化を抑えるため、第１の成膜工程に必要な量の酸素ガスや同等量のパージガスを導入することが望ましい。下地膜の酸化を抑える意味からはプレデポジション工程においても酸素ガスを導入しない方が望ましいが、酸素ガスを導入することは下地膜表面のカーボン系汚染物質を取り除く効果がある。表１〜３に記載の条件では、プレデポジション工程と第１の成膜工程において同量の酸素ガスを導入している。
【００４２】
次に、下地膜が酸化されることによる影響について、下地膜がルテニウム膜の場合を例にして具体的に説明する。
【００４３】
下地膜がルテニウム膜の場合、タンタル酸化膜の成膜過程で下地膜が酸化されると、ルテニウム膜とタンタル酸化膜との間には酸化ルテニウム膜が形成される。酸化ルテニウム膜は導電性の膜であり、酸化ルテニウムが形成されることによりタンタル酸化膜の誘電率を下げる方向には作用しない。また、酸化ルテニウムは、タンタル酸化膜との間に、ルテニウムとタンタル酸化膜との間におけるバンド不連続量よりも大きなバンド不連続量を形成する。したがって、ルテニウム膜とタンタル酸化膜との界面に酸化ルテニウムが形成された方が電気特性上好ましいとも考えられる。
【００４４】
しかしながら、ＤＲＡＭなどのデバイスへの適用を考えた場合、ルテニウム膜とタンタル酸化膜との間に形成される酸化ルテニウム膜が重大な問題をもたらすことがある。すなわち、キャパシタの形成後に水素を含む雰囲気で熱処理（例えばトランジスタの特性向上のために行われているフォーミングガスアニール）を行うと、ルテニウム膜とタンタル酸化膜との界面に形成されている酸化ルテニウムが還元されて膜剥がれを生じることがある。したがって、デバイスのトータルプロセスを考慮した場合、タンタル酸化膜の成膜過程におけるルテニウム膜の酸化を抑制することが望ましい。
【００４５】
このような膜剥がれは、ルテニウムの酸化量を３ｎｍ以下に抑えることにより防止することができる。すなわち、酸化ルテニウム膜は強い結晶配向性を有するため、ＣＶＤやスパッタで成膜した多結晶ルテニウム上に形成される酸化ルテニウム膜の均一性は乏しい。したがって、酸化ルテニウム膜の膜厚を３ｎｍ以下に抑えることにより、たとえ酸化ルテニウム膜が還元されてもルテニウム膜とタンタル酸化膜との間の密着性を十分に維持することができる。
【００４６】
ルテニウムの表面に形成される酸化ルテニウム膜は、成膜チャンバ内の圧力を例えば２．５Ｔｏｒｒ、成膜温度を例えば４８０℃とすると、その膜厚が３ｎｍ程度となる。したがって、このような条件を用いて第１の成膜工程における成膜を行えばよい。
【００４７】
また、成膜前のパージ昇温過程では、成膜炉内を低酸素濃度に設定してタンタル酸化膜／ルテニウム膜界面にラフネスの大きな酸化ルテニウム膜が形成されるのを抑制することが望ましい。これにより、タンタル酸化膜とルテニウム膜との界面は、Ｔａ−Ｏ−Ｒｕ−Ｏ−Ｒｕネットワークの代わりにＴａ−Ｏ−ＲｕやＴａ−Ｒｕ結合が多くなるため、密着性を向上することができる。
【００４８】
図２は、本発明の方法及び従来の方法を用いて成膜したタンタル酸化膜を有する容量素子の電気特性を示すグラフである。図２（ａ）は負の印加電圧を加えたときのリーク電流特性を示し、図２（ｂ）は正の印加電圧を加えたときのリーク電流特性を示している。
【００４９】
図中、点線は、一定条件でタンタル酸化膜を成膜する従来法を適用した場合であり、成膜温度を５００℃、圧力を１．３Ｔｏｒｒ、ＰＥＴ流量を４４ｍｇ／ｍｉｎ、酸素流量を１０００ｓｃｃｍ、として４８秒間の成膜を行い、膜厚約１３ｎｍのタンタル酸化膜の形成を行った場合である。実線は、酸化力の異なる２段階の成膜工程でタンタル酸化膜を成膜する本実施形態の方法を適用した場合であり、成膜温度を５００℃、圧力を１．３Ｔｏｒｒ、ＰＥＴ流量を４４ｍｇ／ｍｉｎ、酸素流量を１００ｓｃｃｍ、として１０秒間の成膜を行った後、酸素流量のみを１０００ｓｃｃｍに増加して３５秒間の成膜を行い、膜厚約１３ｎｍのタンタル酸化膜の形成を行った場合である。
【００５０】
リーク電流の測定は、２５６ｋ規模のキャパシタセルアレイで評価を行い、１セルあたりのリーク電流に換算することにより行った。また、容量素子の電極構造はシリンダ型とし、電極材料には上部電極及び下部電極ともにＣＶＤ法により成膜したルテニウム膜を用いた。
【００５１】
容量素子の容量値を測定したところ、従来法を用いて形成した容量素子の容量は２１．７ｆＦ／セル、本実施形態による方法を用いて形成した容量素子の容量は２２ｆＦ／セルであり、従来法を用いて形成した容量素子の方がわずかに厚い膜となっていた。しかしながら、リーク電流特性は本実施形態による方法を用いた場合の方が１桁近く低くなっており、従来法と比較してリーク電流を低減することができた。
【００５２】
このように、本実施形態によれば、酸化力が小さい第１の成膜工程と酸化力が大きい第２の成膜工程によりタンタル酸化膜を成膜するので、下地膜の酸化を抑制することができ、下地膜とタンタル酸化膜との密着性を高めることができとともに、界面欠陥を抑制することができる。また、このように成膜したタンタル酸化膜を用いて容量素子を形成する場合にあっては、リーク電流を低減することができる。
【００５３】
なお、上記実施形態では、酸化物誘電体膜の実質的な成膜工程を、酸化力が小さい成膜条件で成膜を行う第１の成膜工程と、酸化力が大きい成膜条件で成膜を行う第２の成膜工程とに分けているが、３つ以上の工程に分けるようにしてもよい。すなわち、本発明は、主として、酸化物誘電体膜の成膜初期過程において下地膜の酸化を抑えることにある。したがって、成膜の初期過程において酸化力が小さい成膜条件で成膜を行う工程を含むものであれば、その後の工程によらず本発明の効果を得ることができる。
【００５４】
［第２実施形態］
本発明の第２実施形態による酸化物誘電体膜の成膜方法について図１及び図３を用いて説明する。なお、図１に示す第１実施形態による酸化物誘電体膜の成膜方法と同一の構成要素には同様の符号を付し、説明を省略し或いは簡略にする。
【００５５】
図３は本実施形態による酸化物誘電体膜の成膜方法を示すタイムチャートである。
【００５６】
本実施形態による酸化物誘電体膜の成膜方法は、基本的な概念は第１実施形態による酸化物誘電体膜の成膜方法と同様である。本実施形態による酸化物誘電体膜の成膜方法は、第１の成膜工程と第２の成膜工程との間の過程において、酸化力を連続的に変化することに主たる特徴がある。
【００５７】
すなわち、本実施形態による成膜方法では、図３（ａ）に示すように、第１の酸素流量で一定時間の成膜を行った後、酸素流量を第２の酸素流量まで徐々に増加し、第２の酸素流量で一定時間の成膜を行うことにより、タンタル酸化膜を成膜する。また、第１の酸素流量で一定時間行う成膜は必ずしも必要はなく、図３（ｂ）に示すように、第１の酸素流量から第２の酸素流量まで酸素流量を徐々に増加しながら成膜を行った後、第２の酸素流量で一定時間の成膜を行うことにより、タンタル酸化膜を成膜するようにしてもよい。
【００５８】
このように、酸素流量を連続的に変化すると、成膜室内における急激な圧力変化が抑制され、安定した成膜を行うことができる。このため、パーティクルの発生も抑制することができる。
【００５９】
次に、本実施形態による酸化物誘電体膜の成膜方法の一例を図１を参照して説明する。
【００６０】
まず、タンタル酸化膜を堆積するウェーハを反応チャンバ内に導入する（ステップＳ１１）。この際、パージガスとしての窒素ガスを例えば流量５００ｓｃｃｍで、アルゴンガスを例えば流量１００ｓｃｃｍで、反応チャンバ内に導入する。なお、窒素ガスとともに反応チャンバ内に導入するアルゴンガスは、ウェーハ裏面の保護を目的としたものである。反応チャンバ内の設定温度は、例えば５００℃に設定しておく。
【００６１】
次いで、窒素ガスの流量を例えば１８００ｓｃｃｍまで、アルゴンガスの流量を例えば３００ｓｃｃｍまで、それぞれ増加し、例えば３０秒間のパージを行う（ステップＳ１２）。なお、タンタル原料であるＰＥＴは、第１の成膜工程に先だって流量を安定させるために、パージ工程では反応チャンバ外にベントフローしておく。ＰＥＴは、キャリアガスであるＨｅによって運ばれる。
【００６２】
次いで、ヒートリカバリ工程において、温度安定のために例えば７０秒間そのまま保持する（ステップＳ１３）。なお、下地膜がルテニウムの場合、この工程は、表面に付着している水分や表面に形成されている酸化ルテニウム膜を除去する効果もある。
【００６３】
次いで、プレデポジション工程において、流量を例えば３０ｓｃｃｍとして、酸素ガスを反応チャンバ内に導入する（ステップＳ１４）。
【００６４】
次いで、第１の成膜工程において、反応チャンバ内への窒素ガスの導入を停止するとともに、ＰＥＴの導入を開始する（ステップＳ１５）。これにより、ウェーハ上へのタンタル酸化膜の成膜が開始する。ＰＥＴは、例えば流量３００ｓｃｃｍのヘリウムガスをキャリアガスとして、例えば４４ｍｇ／ｍｉｎの流量で反応チャンバ内に導入される。
【００６５】
次いで、この状態で例えば１０秒間の成膜を行った後、酸素流量を３０ｓｃｃｍから例えば１０００ｓｃｃｍまで連続的にランプアップする。なお、この間も、タンタル酸化膜は堆積される。
【００６６】
次いで、第２の成膜工程において、酸素ガス流量を１０００ｓｃｃｍ一定としたまま、所定時間（例えば４５秒間）の成膜を行い、所望の膜厚を有するタンタル酸化膜を成膜する（ステップＳ１６）。
【００６７】
次いで、アフタデポジション工程において、反応チャンバ内へのＰＥＴの導入を停止し、反応チャンバ内を減圧することで、タンタル酸化膜の成膜をストップさせる（ステップＳ１７）。この際、例えば流量２００ｓｃｃｍで酸素ガスを反応チャンバ内に導入しておき、未反応のＰＥＴの残留物を除去する。
【００６８】
次いで、反応チャンバ内への酸素ガス及びヘリウムガスの導入を停止し、その後、例えば流量９００ｓｃｃｍで窒素ガスを導入し、例えば４０秒間のパージを行う（ステップＳ１８）。
【００６９】
次いで、窒素ガスの流量を例えば５００ｓｃｃｍ、アルゴンガスの流量を例えば１００ｓｃｃｍとやや絞り、反応チャンバ内からウェーハを搬出する（ステップＳ１９）。
【００７０】
こうして、ウェーハ上に、所望の膜厚のタンタル酸化膜を形成する。
【００７１】
このように、本実施形態によれば、第１の成膜工程と第２の成膜工程との間において酸化力を連続的に変化するので、反応チャンバ内の急激な圧力変化を抑制することができる。これにより、タンタル酸化膜を再現性よく安定して成膜することができる。このような特徴は、量産性を持たせた装置によりタンタル酸化膜を成膜するうえで極めて有効である。
【００７２】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図４乃至図１５を用いて説明する。
【００７３】
図４は本実施形態による半導体装置の構造を示す平面図、図５は本実施形態による半導体装置の構造を示す概略断面図、図６乃至図１５は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００７４】
はじめに、本実施形態による半導体装置の構造を図４及び図５を用いて説明する。
【００７５】
シリコン基板１０上には、素子領域を画定する素子分離膜１２が形成されている。素子領域上には、ゲート電極２０とソース／ドレイン拡散層２４、２６とを有するメモリセルトランジスタが形成されている。ゲート電極２０は、図４に示すように、ワード線を兼ねる導電膜としても機能する。メモリセルトランジスタが形成されたシリコン基板１０上には、ソース／ドレイン拡散層２４に接続されたプラグ３６及びソース／ドレイン拡散層２６に接続されたプラグ３８とが埋め込まれた層間絶縁膜３０が形成されている。
【００７６】
層間絶縁膜３０上には、層間絶縁膜４０が形成されている。層間絶縁膜４０上には、プラグ３６を介してソース／ドレイン拡散層２４に接続されたビット線４８が形成されている。ビット線４８は、図４に示すように、ワード線（ゲート電極２０）と交わる方向に延在して複数形成されている。ビット線４８が形成された層間絶縁膜４０上には、層間絶縁膜５８が形成されている。層間絶縁膜５８には、プラグ３８に接続されたプラグ６２が埋め込まれている。
【００７７】
層間絶縁膜５８上には、エッチングストッパ膜６４、層間絶縁膜６６及びエッチングストッパ膜６８が形成されている。エッチングストッパ膜６８上には、エッチングストッパ膜６８、層間絶縁膜６６、エッチングストッパ膜６４を貫きプラグ６２に接続され、エッチングストッパ膜６８上に突出して形成されたシリンダ状の蓄積電極７６が形成されている。蓄積電極７６上には、タンタル酸化膜（Ｔａ2Ｏ5）よりなるキャパシタ誘電体膜７８を介して、ルテニウム膜よりなるプレート電極８８が形成されている。
【００７８】
プレート電極８８上には、層間絶縁膜９０が形成されている。層間絶縁膜９０上には、プラグ９６を介してプレート電極８８に接続され、或いは、プラグ９８を介してビット線４８に接続された配線層１００が形成されている。配線層１００が形成された層間絶縁膜９０上には、層間絶縁膜１０２が形成されている。
【００７９】
こうして、１トランジスタ、１キャパシタよりなるメモリセルを有するＤＲＡＭが構成されている。
【００８０】
次に、本実施形態による半導体装置の製造方法について図６乃至図１５を用いて説明する。なお、図６及び図７は図４のＡ−Ａ′線断面における工程断面図を表し、図８乃至図１５は、図４のＢ−Ｂ′線断面における工程断面図を表している。
【００８１】
まず、シリコン基板１０の主表面上に、例えば、ＳＴＩ（Shallow Trench Isolation）法により、素子分離膜１２を形成する（図６（ａ））。例えば、まず、シリコン基板１０上に膜厚１００ｎｍのシリコン窒化膜（図示せず）を形成する。次いで、このシリコン窒化膜を、素子領域となる領域に残存するようにパターニングする。次いで、パターニングしたシリコン窒化膜をハードマスクとしてシリコン基板１０をエッチングし、シリコン基板１０に例えば深さ２００ｎｍの素子分離溝を形成する。次いで、例えばＣＶＤ法によりシリコン酸化膜を全面に堆積した後、シリコン窒化膜が露出するまでこのシリコン酸化膜をＣＭＰ（化学的機械的研磨：Chemical Mechanical Polishing）法により研磨し、素子分離溝内に選択的にシリコン酸化膜を残存させる。この後、シリコン窒化膜を除去し、シリコン基板１０の素子分離溝に埋め込まれたシリコン酸化膜よりなる素子分離膜１２を形成する。
【００８２】
次いで、メモリセル領域のシリコン基板１０中にＰウェル（図示せず）を形成し、しきい値電圧制御のためのイオン注入を行う。
【００８３】
次いで、素子分離膜１２により画定された複数の素子領域上に、例えば熱酸化法により、例えば膜厚５ｎｍのシリコン酸化膜よりなるゲート絶縁膜１４を形成する。なお、ゲート絶縁膜１４としては、シリコン窒化酸化膜などの他の絶縁膜を適用してもよい。
【００８４】
次いで、ゲート絶縁膜１４上に、例えばポリシリコン膜１６とタングステン膜１８との積層膜よりなるポリメタル構造のゲート電極２０を形成する（図６（ｂ））。例えば、膜厚７０ｎｍのポリシリコン膜１６と、膜厚５ｎｍのタングステンナイトライド（ＷＮ）膜（図示せず）と、膜厚４０ｎｍのタングステン膜１８と、膜厚２００ｎｍのシリコン窒化膜２２とを順次堆積した後、リソグラフィー技術及びエッチング技術によりこれら膜を同一の形状にパターニングし、上面がシリコン窒化膜２２で覆われ、タングステンナイトライド膜を介してポリシリコン膜１６及びタングステン膜１８が積層されてなるポリメタル構造のゲート電極２０を形成する。なお、ゲート電極２０は、ポリメタル構造に限られるものではなく、ポリゲート構造、ポリサイド構造、或いは、金属ゲート等を適用してもよい。
【００８５】
次いで、ゲート電極２０をマスクとしてイオン注入を行い、ゲート電極２０の両側のシリコン基板１０中にソース／ドレイン拡散層２４、２６を形成する。
【００８６】
こうして、シリコン基板１０上に、ゲート電極２０、ソース／ドレイン拡散層２４、２６を有するメモリセルトランジスタを形成する。
【００８７】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３５ｎｍのシリコン窒化膜を堆積した後にエッチバックし、ゲート電極２０及びシリコン窒化膜２２の側壁にシリコン窒化膜よりなるサイドウォール絶縁膜２８を形成する（図６（ｃ）、図８（ａ））。
【００８８】
次いで、全面に、例えばＣＶＤ法により例えばＢＰＳＧ膜を堆積した後、リフロー法及びＣＭＰ法等により、シリコン窒化膜１８が露出するまでその表面を研磨し、表面が平坦化されたＢＰＳＧ膜よりなる層間絶縁膜３０を形成する。
【００８９】
次いで、リソグラフィー技術及びエッチング技術により、層間絶縁膜３０に、ソース／ドレイン拡散層２４に達するスルーホール３２と、ソース／ドレイン拡散層２６に達するコンタクトホール３４とを、ゲート電極２０及びサイドウォール絶縁膜２８に対して自己整合的に形成する（図６（ｄ）、図８（ｂ））。
【００９０】
次いで、層間絶縁膜３０に開口されたコンタクトホール３２、３４内に、プラグ３６、３８をそれぞれ埋め込む（図７（ａ）、図８（ｃ））。例えば、ＣＶＤ法により、砒素ドープした多結晶シリコン膜を堆積した後、ＣＭＰ法によりシリコン窒化膜２２が露出するまで研磨し、コンタクトホール３２、３４内のみに多結晶シリコン膜よりなるプラグ３６、３８を選択的に残存させる。
【００９１】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４０を形成する。
【００９２】
次いで、リソグラフィー技術及びエッチング技術により、プラグ３６に達するコンタクトホール４２を層間絶縁膜４０に形成する（図７（ｂ）、図８（ｄ））。
【００９３】
次いで、層間絶縁膜４０上に、コンタクトホール４２を介してプラグ３６に接続されたビット線４８を形成する（図７（ｃ）、図９（ａ））。例えば、まず、スパッタ法により、膜厚４５ｎｍの窒化チタン（ＴｉＮ）／チタン（Ｔｉ）の積層構造よりなる密着層５０と、膜厚２５０ｎｍのタングステン（Ｗ）膜５１とを順次堆積する。次いで、ＣＭＰ法によりタングステン膜５１を研磨し、コンタクトホール４２内にタングステン膜５１よりなるプラグを埋め込む。次いで、スパッタ法により、膜厚３０ｎｍのタングステン膜５２を堆積する。次いで、ＣＶＤ法により、タングステン膜５２上に、膜厚２００ｎｍのシリコン窒化膜５４を堆積する。次いで、リソグラフィー技術及びエッチング技術により、シリコン窒化膜５４、タングステン膜５２及び密着層５０をパターニングし、上面がシリコン窒化膜５４に覆われ、密着層５０及びタングステン膜５２よりなり、プラグ３６を介してソース／ドレイン拡散層２４に接続されたビット線４８を形成する。
【００９４】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚２０ｎｍのシリコン窒化膜を堆積した後にエッチバックし、ビット線４８及びシリコン窒化膜５４の側壁に、シリコン窒化膜よりなるサイドウォール絶縁膜５６を形成する（図９（ｂ））。
【００９５】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚４００ｎｍのシリコン酸化膜を堆積し、ＣＭＰ法によりその表面を研磨し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜５８を形成する。
【００９６】
次いで、リソグラフィー技術及びエッチング技術により、層間絶縁膜５８、４０に、プラグ３８に達するコンタクトホール６０を形成する（図９（ｃ））。このとき、シリコン窒化膜に対して高い選択比をもつエッチング条件でシリコン酸化膜をエッチングすることにより、ビット線４８上を覆うシリコン窒化膜５４及びビット線４８の側壁に形成されたサイドウォール絶縁膜５６に自己整合でコンタクトホール６０を開口することができる。
【００９７】
次いで、全面に、例えばスパッタ法により、膜厚２５ｎｍの窒化チタン／チタンの積層構造よりなる密着層と、膜厚２５０ｎｍのタングステン膜とを堆積した後、層間絶縁膜５８の表面が露出するまでＣＭＰ法により研磨し、コンタクトホール６０内に埋め込まれたプラグ６２を形成する（図１０（ａ））。
【００９８】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シリコン窒化膜よりなるエッチングストッパ膜６４を形成する。
【００９９】
次いで、エッチングストッパ膜６４上に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜６６を形成する。
【０１００】
次いで、層間絶縁膜６６上に、例えばＣＶＤ法により、例えば膜厚４０ｎｍ程度のシリコン窒化膜を堆積し、シリコン窒化膜よりなるエッチングストッパ膜６８を形成する。
【０１０１】
次いで、エッチングストッパ膜６８上に、例えばＣＶＤ法により、例えば膜厚６００ｎｍのシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜７０を形成する（図１０（ｂ））。
【０１０２】
次いで、リソグラフィー技術及びエッチング技術により、層間絶縁膜７０、エッチングストッパ膜６８、層間絶縁膜６６、エッチングストッパ膜６４をパターニングし、蓄積電極の形成予定領域に、これら膜を貫いてプラグ６２に達する開口部７２を形成する（図１１（ａ））。
【０１０３】
次いで、全面に、例えばＣＶＤ法により、膜厚１０ｎｍの窒化チタン膜と、膜厚４０ｎｍのルテニウム（Ｒｕ）膜とを堆積する。
【０１０４】
次いで、フォトレジスト膜（図示せず）を塗布し、窒化チタン膜及びルテニウム膜が形成された開口部７２内を埋め込む。
【０１０５】
次いで、例えばＣＭＰ法及び反応性イオンエッチング法により、層間絶縁膜７０の表面が露出するまでフォトレジスト膜、ルテニウム膜及び窒化チタン膜を研磨するとともに、開口部７２内のフォトレジスト膜を除去し、開口部７２の内壁に沿って形成され、窒化チタン膜よりなる密着層７４と、ルテニウム膜よりなる蓄積電極７６とを形成する（図１１（ｂ））。
【０１０６】
次いで、例えば弗酸水溶液を用いたウェットエッチングなどの等方性エッチングにより、エッチングストッパ膜６８をストッパとして、層間絶縁膜７０を選択的にエッチングする。
【０１０７】
次いで、密着層７４を、例えば硫酸と過酸化水素とを含む水溶液により、蓄積電極７６、エッチングストッパ膜６８、層間絶縁膜６６に対して選択的にエッチングする（図１２（ａ））。このエッチングは、密着層７４と後に形成するキャパシタ誘電体膜７８との相性が悪い場合を考慮したものであり、密着層７４と蓄積電極７６との相性がよい場合には、必ずしも密着層７４を除去する必要はない。密着層７４のエッチングは、少なくともエッチングストッパ膜６８と蓄積電極７６との間に間隙が形成されるまで行うことが望ましい。なお、キャパシタ誘電体膜との相性に基づいて密着層を除去する技術については、例えば、同一出願人による特開２０００−１２４４２３号公報に詳述されている。
【０１０８】
次いで、全面に、例えば第２実施形態による酸化物誘電体膜の成膜方法により、例えば膜厚１０〜３０ｎｍのタンタル酸化膜を堆積し、タンタル酸化膜よりなるキャパシタ誘電体膜７８を形成する。これにより、ルテニウムよりなる蓄積電極７６の酸化は３ｎｍ以下に抑えられる。なお、このように成膜されたタンタル酸化膜はアモルファス状態である。
【０１０９】
次いで、ＵＶ−Ｏ3、Ｏ3或いはＨ2Ｏ雰囲気などにおける熱処理を行い、タンタル酸化膜中の酸素空孔を充填するとともに、ＰＥＴの加水分解反応を促進する。例えば、ＵＶ−Ｏ3中で、温度を４８０℃として２時間の熱処理を行う。
【０１１０】
このようにして、第２実施形態による酸化物誘電体膜の成膜方法を用いたタンタル酸化膜の成膜とＵＶ−Ｏ3中における熱処理を行うことにより、タンタル酸化膜を結晶化して高い誘電率を有しリーク電流の少ない良質なキャパシタ誘電体膜７８を形成することができる（図１２（ｂ））。
【０１１１】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚３０〜５０ｎｍのルテニウム膜を堆積する。例えば、スパッタ法により膜厚約１０ｎｍのシード層を形成した後、ＣＶＤ法によりルテニウム膜を堆積することにより、所定膜厚のルテニウム膜を形成する。ＣＶＤによる成膜では、例えば、成膜温度を３００℃、圧力を０．０５Ｔｏｒｒ、ルテニウム源としてのＲｕ（ＥｔＣｐ）2の流量を０．０６ｃｃ、Ｏ2ガス流量を１６０ｓｃｃｍとしてルテニウム膜を成膜する。
【０１１２】
次いで、リソグラフィー技術及びエッチング技術により、ルテニウム膜をパターニングし、ルテニウム膜よりなるプレート電極８８を形成する（図１３）。例えば、ルテニウム膜は、圧力を０．１Ｔｏｒｒ、パワーを５００Ｗ、ガス流量をＣｌ2／Ｏ2＝５０／５００ｓｃｃｍとしてエッチングすることができる。
【０１１３】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、ＣＭＰ法によりその表面を研磨し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜９０を形成する。
【０１１４】
次いで、リソグラフィー技術及びエッチング技術により、層間絶縁膜９０を貫きプレート電極８８に達するコンタクトホール９２と、層間絶縁膜９０、エッチングストッパ膜６８、層間絶縁膜６６、エッチングストッパ膜６４及びシリコン窒化膜５４を貫きビット線４８に達するコンタクトホール９４とを形成する（図１４）。例えば、層間絶縁膜９０及び層間絶縁膜６６は、圧力を０．０５Ｔｏｒｒ、パワーを１５００Ｗ、ガス流量をＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝１５／３００／３５０／５ｓｃｃｍとして、シリコン窒化膜に対してエッチング選択性を確保しうる条件でエッチングし、エッチングストッパ膜６８、６４及びシリコン窒化膜５４は、圧力を０．０５Ｔｏｒｒ、パワーを１５００Ｗ、ガス流量をＣＨＦ3／ＣＯ／Ｏ2＝５０／１５０／５ｓｃｃｍとして、シリコン酸化膜に対してエッチング選択性を確保しうる条件でエッチングする。
【０１１５】
次いで、全面に、例えばスパッタ法により、膜厚２５ｎｍの窒化チタン／チタンの積層構造よりなる密着層と、膜厚２５０ｎｍのタングステン膜とを堆積した後、層間絶縁膜９０の表面が露出するまでＣＭＰ法により研磨し、コンタクトホール９２内に埋め込まれたプラグ９６と、コンタクトホール９４内に埋め込まれたプラグ９８とを形成する。
【０１１６】
次いで、フォーミングガス（３％Ｈ2＋９７％Ｎ2）中で、例えば４００℃、１時間のアニールを行う。この際、フォーミングガス中に含まれる水素が内部に浸入し、酸化ルテニウムの還元ガスとして作用することがある。しかしながら、キャパシタ誘電体膜７８と蓄積電極７６との間には厚くても３ｎｍ程度以下の酸化ルテニウム膜しか形成されていないので、この酸化ルテニウムが還元されても膜剥がれが生じることはない。
【０１１７】
次いで、全面に、例えばスパッタ法により、膜厚１０ｎｍのバリアメタルとなる窒化チタン膜と、膜厚３００ｎｍのアルミ膜或いは銅膜とを堆積してパターニングし、プラグ９６、９８を介して下層配線に接続された配線層１００を形成する。
【０１１８】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１０００ｎｍのシリコン酸化膜を堆積し、ＣＭＰ法によりその表面を研磨し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜１０２を形成する（図１５）。
【０１１９】
こうして、１トランジスタ、１キャパシタよりなるメモリセルを有するＤＲＡＭを製造することができる。
【０１２０】
このように、本実施形態によれば、キャパシタ誘電体膜７８としてのタンタル酸化膜を第２実施形態によるタンタル酸化膜の成膜方法を用いて形成するので、キャパシタ誘電体膜７８の成膜過程における蓄積電極７６の酸化を抑制することができる。これにより、キャパシタのリーク電流を低減することができるとともに、フォーミングガス雰囲気中での熱処理における膜剥がれを防止することができる。
【０１２１】
なお、上記実施形態では、タンタル酸化膜よりなるキャパシタ誘電体膜を形成するにあたり、第２実施形態によるタンタル酸化膜の成膜方法を用いたが、第１実施形態によるタンタル酸化膜の成膜方法を用いてもよい。
【０１２２】
また、上記実施形態では、シリンダ形状のキャパシタを有するＤＲＡＭ型の半導体装置に本発明を適用する場合を示したが、装置構造は本実施形態の構造に限られるものではない。
【０１２３】
本発明は、タンタル酸化膜をキャパシタ誘電体膜とするキャパシタを有する半導体装置に広く適用することができる。
【０１２４】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１２５】
例えば、上記第１乃至第３実施形態では、ルテニウム膜上にタンタル酸化膜を形成する場合を代表的な例として示しているが、本発明はルテニウム膜上にタンタル酸化膜を形成する場合に限定されるものではない。
【０１２６】
下地膜としては、成膜過程で酸化されると界面特性を劣化する虞のある電極材料、例えば上記ルテニウムと共通の性質を有する白金族元素である、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）を用いた場合に効果が期待できる。特に、タンタル酸化膜の成膜温度である３００〜６００℃程度の温度において酸化反応が生じるルテニウムやイリジウムを下地膜として用いる場合には、極めて有効である。
【０１２７】
また、下地膜が酸化されることによる素子特性の劣化を防止する場合のほか、下地膜よりも下層に酸素が入り込むことによる素子特性の劣化を防止する場合にも、本発明は効果を発揮する。例えば、成膜雰囲気中の酸素が下地膜を透過して更に下層の電極材を酸化し、コンタクト特性を劣化することがあるが、本発明を適用することにより、下地膜を透過する酸素量が大幅に低減され、下層膜の酸化を抑制することができる。
【０１２８】
また、タンタル酸化膜を形成する場合のほか、上記導電性材料を電極材として用いる酸化物誘電体材料、例えば酸化ジルコニウム（ＺｒＯｘ）膜、酸化ハフニウム（ＨｆＯｘ）膜、ＢＳＴ膜、ＳＴＯ膜、ＰＺＴ膜を形成する場合においても、本発明を適用することができる。
【０１２９】
また、上記実施形態では、組成比がＴａ2Ｏ5であるタンタル酸化膜を記載しているが、化学量論的組成を有するタンタル酸化膜を代表的に記述しただけであり、他の組成比を有するタンタル酸化膜を排除するものではない。例えば、上記組成比近傍の組成比を有するタンタル酸化膜であっても、本発明を同様に適用することができる。
【０１３０】
また、上記実施形態では、熱ＣＶＤ法によりタンタル酸化膜を成膜する場合を示したが、原料ガスを励起する手段は温度に限定されない。例えば、プラズマや光によって原料ガスを励起するようにしてもよいし、熱、プラズマ、光等の励起手段を任意に組み合わせるようにしてもよい。
【０１３１】
【発明の効果】
以上の通り、本発明によれば、酸化力が小さい第１の成膜工程と酸化力が大きい第２の成膜工程により酸化物誘電体膜を堆積するので、下地膜の酸化を抑制することがでる。これにより、下地膜と酸化物誘電体膜との密着性を高めることができとともに、界面欠陥を抑制することができる。また、このように成膜した酸化物誘電体膜を用いて容量素子を形成する場合にあっては、リーク電流を低減することができる。また、酸化物誘電体膜を堆積する過程における下層膜への酸素の透過量が大幅に低減され、下地膜よりも下層の電極材の酸化を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による酸化物誘電体膜の成膜方法を示すフローチャートである。
【図２】本発明の方法及び従来の方法を用いて成膜したタンタル酸化膜を有する容量素子の電気特性を示すグラフである。
【図３】本発明の第２実施形態による酸化物誘電体膜の成膜方法を示すタイムチャートである。
【図４】本発明の第３実施形態による半導体装置の構造を示す平面図である。
【図５】本発明の第３実施形態による半導体装置の構造を示す概略断面図である。
【図６】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図７】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図８】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図９】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１０】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１２】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１３】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図１４】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１５】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…ゲート絶縁膜
１６…多結晶シリコン膜
１８，５２…タングステン膜
２０…ゲート電極
２２、５４…シリコン窒化膜
２４、２６…ソース／ドレイン拡散層
２８、５６…サイドウォール絶縁膜
３０、４０、５８、６６、７０、９０、１０２…層間絶縁膜
３２、３４、６０、９２、９４…コンタクトホール
３６、３８、６２、９６、９８…プラグ
４８…ビット線
５０、７４…密着層
６４、６８…エッチングストッパ膜
７２…開口部
７６…蓄積電極
７８…キャパシタ誘電体膜
８８…プレート電極
１００…配線層
【図１】
0004357146.tif 000005
【図２】
0004357146.tif 000006
【図３】
0004357146.tif 000007
【図４】
0004357146.tif 000008
【図５】
0004357146.tif 000009
【図６】
0004357146.tif 000010
【図７】
0004357146.tif 000011
【図８】
0004357146.tif 000012
【図９】
0004357146.tif 000013
【図１０】
0004357146.tif 000014
【図１１】
0004357146.tif 000015
【図１２】
0004357146.tif 000016
【図１３】
0004357146.tif 000017
【図１４】
0004357146.tif 000018
【図１５】
0004357146.tif 000019