(57)【特許請求の範囲】
【請求項１】
透光性基板上に非透光性薄膜材料からなるパターンを形成し、
前記パターン上に感光性薄膜を形成し、
前記感光性薄膜を透過した光源からの光を前記基板の表面側に設けられた反射手段によって反射または散乱させ、前記基板の表面側から照射して前記感光性薄膜を露光し、
前記露光された感光性薄膜を現像することを特徴とする半導体装置の作製方法。
【請求項２】
透光性基板上に非透光性薄膜材料からなるパターンを形成し、
前記パターン上に感光性薄膜を形成し、
前記パターンをマスクとして光源からの光を前記基板の裏面側から照射して前記感光性薄膜を露光し、且つ、前記感光性薄膜を透過した前記光源からの光を前記基板の表面側に設けられた反射手段によって反射または散乱させ、前記基板の表面側から照射して前記感光性薄膜を露光し、
前記露光された感光性薄膜を現像することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または２において、前記現像された後の感光性薄膜の寸法は、前記非透光性薄膜材料からなるパターンの寸法より小さいことを特徴とする半導体装置の作製方法。
【請求項４】
透光性基板上にゲート配線を形成し、
前記ゲート配線上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体膜を形成し、
前記半導体膜上に感光性薄膜を形成し、
前記ゲート配線をマスクとして光源からの光を前記基板の裏面側から照射して前記感光性薄膜を露光し、且つ、前記感光性薄膜を透過した前記光源からの光を前記基板の表面側に設けられた反射手段によって反射または散乱させ、前記基板の表面側から照射して前記感光性薄膜を露光し、
前記露光された部分を除去して感光性薄膜からなるパターンを形成し、
前記感光性薄膜からなるパターンをマスクとして前記半導体膜に導電型を付与する不純物を添加することを特徴とする半導体装置の作製方法。
【請求項５】
透光性基板上にゲート配線を形成し、
前記ゲート配線上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体膜を形成し、
前記半導体膜上に絶縁性薄膜を形成し、
前記絶縁性薄膜上に感光性薄膜を形成し、
前記ゲート配線をマスクとして光源からの光を前記基板の裏面側から照射して前記感光性薄膜を露光し、且つ、前記感光性薄膜を透過した前記光源からの光を前記基板の表面側に設けられた反射手段によって反射または散乱させ、前記基板の表面側から照射して前記感光性薄膜を露光し、
前記露光された部分を除去して感光性薄膜からなるパターンを形成し、
前記パターンをマスクとして前記絶縁性薄膜を選択的に除去し、前記絶縁性薄膜からなるパターンを形成し、
前記感光性薄膜からなるパターンを除去し、
前記絶縁性薄膜からなるパターンをマスクとして前記半導体膜に導電型を付与する不純物を添加することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または５において、前記絶縁性薄膜は、窒化珪素膜、酸化窒化珪素膜、酸化珪素膜、有機樹脂膜から選ばれた単層膜、またはそれらの積層膜であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４乃至６のいずれか一において、前記感光性薄膜からなるパターンの寸法は、前記ゲート配線の寸法より小さいことを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、前記反射手段は、光反射性を有する材料膜が設けられた反射板であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は露光装置および露光方法に関する。また、その露光方法を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
絶縁性を有する基板上に形成された薄膜トランジスタ（ＴＦＴ）により画素回路および駆動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶ディスプレイは０．５〜２０インチ程度のものまで表示ディスプレイとして利用されている。
【０００４】
現在、高精細な表示が可能な液晶ディスプレイを実現するために、ポリシリコン膜で代表される結晶質半導体膜を活性層とするＴＦＴが注目されている。
【０００５】
しかしながら、結晶質半導体膜を活性層とするＴＦＴは、非晶質半導体膜を活性層とするＴＦＴと比較して、動作速度や駆動能力が高い一方、リーク電流が大きいという問題があった。
【０００６】
このリーク電流を抑えるための技術として、ＴＦＴのチャネル形成領域とドレイン領域との間にＬＤＤ領域を形成することが知られている。このＬＤＤ領域は、チャネル形成領域とドレイン領域との間に形成される電界の強度を緩和し、ＴＦＴのＯＦＦ電流の低減、劣化の防止の役割を果たしている。
【０００７】
ＴＦＴのチャネル形成領域とドレイン領域の間にＬＤＤ領域を形成するには、ドレイン領域となる領域に導電型を付与する不純物イオンを高濃度に添加し、ＬＤＤ領域となる領域に導電型を付与する不純物イオンを低濃度に添加するマスクを用いる。このように選択的に不純物濃度の異なる領域を形成するためのマスクを形成する従来の手段としては、フォトマスクを用いるパターニング方法▲１▼（ノンセルフアライン方式）や、配線をマスクとして裏面からの露光を行なうパターニング方法▲２▼（セルフアライン方式）が挙げられる。
【０００８】
従来のフォトマスクを用いるパターニング方法▲１▼を以下に簡単に説明する。一般的にＬＤＤ構造を形成する場合、フォトリソグラフィ法によるマスクを用いる。ここでは、一例としてボトムゲート型ＴＦＴの作製過程を用いて説明する。
【０００９】
まず、絶縁基板上にゲート配線を形成する。この段階で第１のフォトマスクを使用する。次に、ゲート配線の上にゲート絶縁膜と非晶質な領域を有する半導体膜を積層し、この非晶質な領域を有する半導体膜を加熱、またはレーザー光等による結晶化処理を施して結晶質半導体膜とする。
【００１０】
次いで、パターニング方法▲１▼を用いてマスクパターンを形成する。ここでのパターニング方法▲１▼とは、マスクパターン用の絶縁膜を形成する工程と、前記マスクパターン用の絶縁膜上にフォトレジスト膜を塗布する工程と、第２のフォトマスクを用いて露光・現像することによりフォトレジストパターンを形成する工程と、前記フォトレジストパターンをマスクに用いてマスクパターン用の絶縁膜をエッチングしてマスクパターンを形成する工程と、フォトレジストパターンを除去する工程とを行うことを指している。このようにフォトマスクを用いる方式をノンセルフアライン方式と呼ぶ。この後、マスクパターンを用いて結晶質半導体膜に導電性を付与する不純物イオンの添加を選択的に行ない、ソース領域、ドレイン領域、またはＬＤＤ領域等を形成する。
【００１１】
この方法での問題点は、フォトマスクの位置合わせにおいて、ある程度の範囲でバラツキが発生するため、ＴＦＴの特性がばらつく点である。特に、マスクパターンによりチャネル形成領域の幅が決定されるため、そのパターニング精度は高いものが要求される。
【００１２】
また、配線をマスクとした裏面からの露光を行なうパターニング方法▲２▼を図１４を用いて説明する。裏面からの露光によるパターニングは、パターニング方法▲１▼と比較して、精度よくパターニングできる。ただし、従来の裏面からの露光によるパターニングは、光の廻り込みがあるため、配線幅より若干パターンが細くなる。
【００１３】
まず、絶縁基板１０上にゲート配線１１を形成する。この段階で第１のフォトマスクを使用する。次に、ゲート配線の上にゲート絶縁膜１２と非晶質な領域を有する半導体膜を積層し、この非晶質な領域を有する半導体膜を加熱、またはレーザー光等による結晶化処理を施して結晶質半導体膜１３とする。
【００１４】
次いで、マスクパターンを形成するためのパターニング方法▲２▼を用いる。ここでのパターニング方法▲２▼とは、マスクパターン用の絶縁性薄膜１４を形成する工程と、前記マスクパターン用の絶縁性薄膜上にフォトレジスト膜１５を塗布する工程（図１４（Ａ））と、ゲート配線をマスクとして裏面からの露光・現像を行うことによりレジストパターン１６を形成する工程（図１４（Ｂ））と、前記レジストパターンをマスクに用いてマスクパターン用の絶縁膜をエッチングしてマスクパターン１７を形成する工程と、レジストパターン１６を除去する工程（図１４（Ｃ））とを行うことを指している。この裏面からの露光によりゲート配線とほぼ同一寸法のマスクパターン１７が形成される。図１４では、レジストパターンの端部と配線端部が一致しているが、実際には光が廻り込み、マスクパターン１７はゲート配線より端部から０．３〜０．５μｍ程度小さくなる。
【００１５】
このようにフォトマスクを用いない方式をセルフアライン方式と呼ぶ。この後、マスクパターンを用いて結晶質半導体膜に導電性を付与する不純物イオンの添加を選択的に行ない、ソース領域、ドレイン領域、またはＬＤＤ領域を形成する。
【００１６】
この方法▲２▼での問題点は、マスクとして用いたゲート配線とほぼ同一寸法のレジストパターンしか作製することができず、所望のレジストパターンを形成することは困難であった。また、露光条件、例えば露光時間を変更して光を廻り込ませてレジストパターンをゲート配線の内側に形成することも可能であるが、光の廻り込みによりレジストパターンの膜厚が減少してしまう。そのため、特に微細な配線をマスクとして用いた場合には、配線上のレジストを全て露光してしまう恐れがあるため適していない。また、光を廻り込ませても端部から１μｍが限界であった。加えて、端部から１μｍ程度、光を廻り込ませるためには、十分な露光時間および露光光量が必要とされていた。
【００１７】
従って、ボトムゲート型ＴＦＴの作製工程においては、ＬＤＤ領域を形成する場合、パターニング方法▲１▼によるマスクとパターニング方法▲２▼によるマスクとを用いて選択的に不純物の添加を行う必要があった。
【００１８】
【発明が解決しようとする課題】
そこで、本発明は、上記従来技術の問題を解決するものであり、セルフアライン方式でマスクパターンを形成する新規な露光装置を提供することを目的とする。
【００１９】
また、本発明の露光装置を用いた露光方法を用いてセルフアライン方式でマスクパターンを形成し、ＬＤＤ領域をゲート配線上に形成するＴＦＴを用いた表示装置の構成およびその作製方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を解決するため、基板の表面側に反射板が感光性薄膜表面から距離Ｘ（０．１μｍ〜１０００μｍ）離れて設けられた露光装置を用いて裏面露光を行ない、セルフアライン方式でマスクパターンを形成することを特徴としている。
【００２１】
本明細書で開示する発明の構成は、
感光性薄膜が設けられた透光性基板を設置するステージと、
前記透光性基板の裏面側から前記感光性薄膜を照射する光源と、
前記透光性基板の表面側に設けられた反射手段とを有することを特徴とする露光装置である。
【００２２】
上記構成において、前記反射手段は、反射性を有する材料薄膜が設けられた基板であることを特徴としている。
【００２３】
また、上記各構成において、前記感光性薄膜はフォトレジスト膜である。
【００２４】
また、上記各構成において、前記感光性薄膜は、非透光性薄膜材料からなるパターン上に設けられていることを特徴としている。
【００２５】
本発明の露光方法においては、光源からの光は裏面側から基板を透過して感光性薄膜（ゲート配線上の領域以外）に照射する。また、光源から前記感光性薄膜を透過した光は、基板の表面側に設けられた反射板により反射・散乱させて基板の表面側から感光性薄膜（全面）に照射する。この反射・散乱した光が微量にしか照射されない領域の感光性薄膜を利用してマスクパターンを形成する。なお、この反射・散乱させた光が微量にしか照射されない領域は、感光性薄膜表面と反射板との距離Ｘ（０．１μｍ〜１０００μｍ）を適宜変更することによって、その位置を決定することができるため、ゲート配線上に所望の寸法を有するマスクパターンをセルフアライン方式で形成することができる。
【００２６】
また、上記露光装置を用いた本発明の露光方法の構成は、
透光性基板上に非透光性薄膜材料からなるパターンを形成する工程と、
前記パターン上に感光性薄膜を形成する工程と、
前記パターンをマスクとして光源からの光を前記基板の裏面側から照射して前記感光性薄膜を露光し、且つ、前記感光性薄膜を透過した前記光源からの光を前記基板の表面側に設けられた反射手段によって反射または散乱させ、前記基板の表面側から照射して前記感光性薄膜を露光する工程と、
を有することを特徴とする露光方法である。
【００２７】
また、上記構成において、前記感光性薄膜からなるパターンの形状は、前記非透光性薄膜材料からなるパターンの形状を縮小したものであることを特徴としている。
【００２８】
上記本発明の露光方法を用いて形成されるマスクパターン、またはマスクパターンをマスクとして形成される絶縁膜からなるドーピングマスクを利用して、導電性を付与する不純物イオンを選択的に添加してＬＤＤ領域を形成する。
【００２９】
なお、本明細書中では、ＴＦＴが作製される基板の面を表面とし、表面と相対する面を裏面とする。
【００３０】
また、本明細書中では、露光装置の光源からの光に対する透過率が６０％以上、好ましくは８０％以上である基板を透光性基板とする。
【００３１】
また、反射手段としては、露光装置の光源からの光の波長に対する反射率が８０％以上であり、光反射性の高いアルミニウム膜や銀等の金属膜が成膜された基板（反射板）を用いることができる。
【００３２】
なお、本明細書中において、特に指定がない限り「不純物」とは１３族または１５族に属する元素を指して用いる。また、各不純物領域は作製プロセスの過程で領域の大きさ（面積）が変化するが、本明細書中でが面積が変化しても濃度が変化しない限りは同一の符号で説明するものとする。
【００３３】
【発明の実施の形態】
(実施形態１)
以下に図６を参照して本発明の実施の形態の一例を詳細に説明する。
【００３４】
図６に示すように、本発明の露光装置は、感光性薄膜が設けられた透光性基板を設置するステージと、前記感光性薄膜を露光させる光源と、前記透光性基板の表面側に反射手段とを有している。反射手段６０２としては、反射性を有する金属薄膜が形成された基板（反射板）、ミラー、光散乱板等を用い、基板面と平行に備える。なお、反射手段と感光性薄膜表面との距離Ｘを０．１μｍ〜１０００μｍの範囲内で調節し、廻り込み距離Ｙを制御できる。
【００３５】
また、本発明の露光方法においては、感光性薄膜を透過した光源からの光６０１を、基板の表面側に設けた反射手段６０２により反射・散乱させて基板の表面側から選択的に感光性薄膜を露光する。こうすることによって、非透過性材料からなるパターン６００上に光を廻し込ませて制御性よくマスクを形成することができる。
【００３６】
本発明の露光方法について簡単に説明する。
【００３７】
なお、ここでは、非透過性材料からなるパターン６００上方に形成した感光性樹脂のうち、６０６で示される領域（パターン６００の端部から距離Ｙだけ離れたパターンを有する）以外を露光する場合について説明する。
【００３８】
まず、光源からの光６０１は、パターン６００をマスクとして裏面から感光性薄膜を露光し、６０５ａで示される領域が露光される。次いで、６０５ａで示される領域を透過した光は、反射手段６０２によって反射または散乱された光６０３が、再び感光性薄膜を露光し、６０５ａ、６０５ｂで示される領域を露光する。従って、６０５ａで示される領域は２回露光される。そのため、６０５ａで示される領域のみを露光したい場合には、短時間で露光可能であり、スループットを向上させることができる。
【００３９】
その後、露光された領域６０５ａ、６０５ｂを除去し、露光されない６０６で示される領域のみを残存させる。こうして、マスク６０６（パターン６００の端部から距離Ｙだけ離れたパターンを有する）を形成することができる。
【００４０】
以上の工程を経て形成された６０６で示される領域をマスクとして利用すれば、薄膜６０４を選択的にエッチングを行うことができる。また、この６０６をマスクとして利用すれば、半導体膜６０７にスルードーピングを行うこともできる。なお、図６中の６０８は絶縁膜である。
【００４１】
また、本発明の露光方法は、非透過性材料からなるパターン６００上にマスクを形成する場合において特に限定されることなく適用できる。なお、パターン６００は遮光性を有するに十分な膜厚を備えた材料膜であればよい。
【００４２】
(実施形態２)
以下に図１（Ａ）〜（Ｅ）を参照して本発明の実施の形態の一例を詳細に説明する。なお、簡略化のためＮチャネル型ＴＦＴを用いた作製方法の説明を行う。
【００４３】
まず、基板を用意する。基板１００としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板、プラスチック基板（ポリエチレンテレフタレート基板）等の透光性を有する基板を用いることができる。
【００４４】
次いで、基板上に下地絶縁膜（以下、下地膜とする）１０１を形成し、熱処理する。この下地膜１０１としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯｘＮｙ）、またはこれらの積層膜等を１００〜５００ｎｍの膜厚範囲で用いることができる。下地膜の形成手段としては、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、蒸着法、減圧熱ＣＶＤ法等の形成方法を用いることができる。この下地膜は基板からの不純物の拡散を防ぐ効果がある。なお、この下地膜は、ＴＦＴの電気特性を向上させるためであり、特に設けなくともよい。
【００４５】
次いで、絶縁膜１０１上に非透過性導電材料からなる導電膜（ゲート配線形成材料層）を形成し、公知のパターニング方法によりゲート配線１０２を形成する。
【００４６】
導電膜としては、導電性材料または半導体材料、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、シリコン（Ｓｉ）等を主成分とする層からなる単体金属層、或いはこれらを組み合わせた積層構造を用いることができる。積層構造の代表例としてはＴａ／Ａｌ、Ｔｉ／Ａｌ、Ｃｕ／Ｗ、Ａｌ／ＷまたはＷ／Ｍｏの積層構造などが挙げられる。また、金属シリサイドを設けた構造（具体的にはＳｉｘ、Ｓｉ／ＴｉＳｉｘ、Ｓｉ／ＣｏＳｉｘ、またはＳｉ／ＭｏＳｉｘ等の導電性を持たせたシリコンと金属シリサイドとを組み合わせた構造）を用いてもよい。なお、導電膜の膜厚としては、１０〜５００ｎｍの範囲で用いることができる。
【００４７】
次いで、ゲート配線の表面を保護するための絶縁膜１０３、例えば、ゲート配線を陽極酸化して形成した陽極酸化膜や、ゲート配線を覆って全面に膜厚の薄い窒化珪素膜を形成することが好ましい。
【００４８】
次いで、ゲート絶縁膜１０４’を形成する。ゲート絶縁膜１０４’としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯｘＮｙ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）膜等）、またはこれらの積層膜等を用いることができる。ゲート絶縁膜の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタリング法、蒸着法、塗布法等の公知の手段を用い、１０〜４００ｎｍの膜厚範囲で用いることができる。
【００４９】
次いで、ゲート絶縁膜１０４’上に半導体膜を積層形成する。半導体膜としては、非晶質珪素膜、微結晶を有する非晶質半導体膜、微結晶半導体膜、非晶質ゲルマニウム膜、ＳｉXＧｅ1-X（０＜Ｘ＜１）で示される非晶質シリコンゲルマニウム膜、またはこれらの積層膜を２０〜７０ｎｍ（代表的には４０〜５０ｎｍ）の膜厚範囲で用いることができる。また、半導体膜の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタリング法等を用いることができる。
【００５０】
次いで、非晶質な領域を有する半導体膜に結晶化処理を施し、結晶質半導体膜１０５を形成する。（図１（Ａ））
【００５１】
本発明の結晶化処理としては、公知の如何なる手段、例えば、赤外光または紫外光の照射による結晶化処理（以下、レーザー結晶化と呼ぶ）、触媒元素を用いたレーザー結晶化、熱結晶化、触媒元素を用いた熱結晶化等を用いることができる。また、これらの結晶化処理を組み合わせてもよい。
【００５２】
特に、レーザー結晶化は基板にかけるストレスが少なく、短時間で処理することができるため有効である。結晶化処理として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。なお、レーザーのガスとしてＸｅＣｌ、ＡｒＦ、ＫｒＦ等を用いたパルスレーザーやＡｒレーザー等の連続発振レーザーを用いて、そのレーザー光を線状（幅数ミリ×数十センチ）、長方形状または正方形状にビーム形成して照射することができる。
【００５３】
なお、レーザー結晶化の条件（レーザービームの形状、レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、半導体膜の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。また、レーザー結晶化の条件によっては、半導体膜が溶融状態を経過して結晶化する場合や、半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。また、大気にふれることなく同一チャンバー内で、半導体膜の形成と、絶縁膜の形成と、半導体膜のレーザー結晶化を行う構成としてもよい。
【００５４】
また、結晶化を助長する触媒元素（ニッケル）を添加する熱結晶化については特開平7-130652号公報、特開平9-312260号等に詳細に記載されている。結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものを用いる。また、非晶質珪素膜中の拡散が置換型拡散であるＧｅ、Ｐｂを用いることもできる。
【００５５】
ただし、触媒元素を用いたレーザー結晶化や触媒元素を用いた熱結晶化においては、下地膜上に触媒元素を添加させて半導体膜を積層した後、半導体膜を結晶化させる。なお、触媒元素を用いて結晶化を行った場合は、半導体膜中に触媒元素が高濃度に残存するため、結晶化処理後に半導体膜中の触媒元素の濃度を低減する工程、例えばゲッタリング処理を施すことが好ましい。
【００５６】
次いで、以下に示す本発明のパターニング方法を用いてマスクパターンの形成を行う。
【００５７】
まず、半導体膜１０５上に絶縁性薄膜１０６を形成する。絶縁性薄膜１０６としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯｘＮｙ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）膜等）、またはこれらの積層膜等を用いることができる。絶縁性薄膜１０６の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタリング法、蒸着法等の公知の手段を用い、１０〜２００ｎｍの膜厚範囲で用いることができる。この絶縁性薄膜１０６は、後の工程で積層する感光性薄膜との密着性を向上させるとともに、半導体膜、特にチャネル形成領域となる領域を汚染から保護するものである。
【００５８】
次いで、絶縁性薄膜上に感光性薄膜１０７を形成する。（図１（Ｂ））感光性薄膜１０７としては、ポジ型のフォトレジスト、ネガ型のフォトレジスト、感光性ポリイミド等を用いることができる。感光性薄膜１０７の形成手段としては塗布法等の公知の手段を用いる。また、感光性薄膜の紫外線透過厚であれば膜厚は特に限定されることはないが、０．２５μｍ〜４μｍ、好ましくは、１〜２μｍの膜厚範囲で用いる。
【００５９】
次いで、基板面と平行に反射板１０８（感光性薄膜表面との距離Ｘ1（Ｘ1＝０．１〜１０００μｍ））が設けられた裏面露光装置を用いて露光を行う。本発明の露光方法においては、感光性薄膜を透過した光源からの光を、基板の表面側に設けられた反射板１０８により反射・散乱させて基板の表面側から感光性薄膜全面に不均一な照射を行うことを特徴としている。なお、光源からの光は裏面側から基板を透過し、感光性薄膜（ゲート配線上の領域以外）に照射される。
【００６０】
即ち、反射板１０８により反射・散乱した光が微量にしか照射されない領域を利用してゲート配線の寸法より縮小した寸法を有する第１の感光性薄膜パターン１０９が得られる。（図１（Ｃ））なお、ゲート配線１０２の寸法と比較した感光性薄膜パターン１０９の縮小率は、距離Ｘ1（感光性薄膜表面と反射板との間の距離）、露光量、露光時間等を変化させることで適宜調節可能である。この第１の感光性薄膜パターン１０９をエッチングマスクとして用い、絶縁性薄膜１０６を選択的にエッチングして、チャネル形成領域となる領域上に絶縁性薄膜パターン１１０を形成する。（図１（Ｄ））その後、第１の感光性薄膜パターン１０９を除去する。（図１（Ｅ））
【００６１】
以上の工程によりセルフアライン方式でゲート配線上にパターンを形成することができる。
【００６２】
次いで、上記裏面からの露光と同様のセルフアライン方式による方法を用いて感光性薄膜を形成して、再度、裏面からの露光を行う。この２回目の裏面からの露光では、ゲート配線パターンの寸法より小さく、第１の感光性薄膜パターン１０９よりも寸法が大きくなるように距離Ｘ2、露光量、露光時間等を調節し、第２の感光性薄膜パターンを形成する。
【００６３】
次いで、第２の感光性薄膜パターン及び絶縁性薄膜パターンをマスクとしてＰ型またはＮ型の導電型を付与する不純物を高濃度に添加する。こうして、選択的に導電型を付与する不純物が添加された領域はソース領域またはドレイン領域となる。
【００６４】
次いで、第２の感光性薄膜パターンを除去した後、絶縁性薄膜パターンをマスクとしてＰ型またはＮ型の導電型を付与する不純物を低濃度に添加する。こうして高濃度不純物領域（ソース領域／ドレイン領域）とチャネル形成領域の間に低濃度不純物領域（ＬＤＤ領域）を形成する。
【００６５】
従って、第１の感光性薄膜パターンによりチャネル形成領域の寸法が決定され、第２の感光性薄膜パターンによりＬＤＤ領域の寸法が決定される。なお、本願発明のパターニング方法による感光性薄膜パターンは、ゲート配線上のみに形成されるため、ＬＤＤ領域とゲート電極とがオーバーラップした構造（いわゆるＧＯＬＤ構造）となる。従って、ＴＦＴのオン電流の劣化が抑制され、信頼性が向上する。
【００６６】
また、ＬＤＤ領域に代えてオフセット領域を形成することもできる。さらに、本発明のパターニング方法によるパターニングを複数回行ない、ＬＤＤ領域とオフセット領域を形成することもできる。加えて、本発明のパターニング方法によるパターニング及び不純物の添加を適宜、複数回行うことによって、チャネル形成領域以外に異なる濃度で同一の不純物を含む少なくとも三種類以上の不純物領域を形成することもできる。
【００６７】
また、公知のフォトマスクを使用するパターニング方法や公知の裏面からの露光によるパターニング方法と組み合わせて使用することもできる。
【００６８】
なお、ここではボトムゲート型ＴＦＴのＬＤＤ領域を形成する例を示したが、非透過性材料からなるパターン上にマスクをパターニングする場合であれば特に限定されることなく、トップゲート構造（代表的にはプレーナ構造）にも適用できる。例えば、下層に非透過性材料からなるパターンを有する絶縁膜のパターニングや活性層のパターニングにおいても適用できる。
【００６９】
また、本発明の装置を用いることにより微細な配線においても裏面露光を行うことができる。
【００７０】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００７１】
【実施例】
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【００７２】
［実施例１］本実施例では、本願発明を用いて、同一基板上に周辺駆動回路の一部を構成するＣＭＯＳ回路と画素回路部の一部を構成する画素ＴＦＴとを作製した例を説明する。以下に本発明の半導体装置およびその作製方法の簡略断面図である図１〜図５を用いて簡略に説明する。なお、簡略化のため本実施例ではＮチャネル型ＴＦＴを用いて作製方法の詳細な説明を行う。
【００７３】
まず、透光性を有する基板１００を用意する。本実施例においては基板１００としてガラス基板（コーニング１７３７；歪点６６７℃）を用いた。次に、基板１００上に下地絶縁膜（以下、本明細書中では下地膜と称す）を形成した後、熱処理する。また、ここでの熱処理は基板の歪点以下、好ましくは２００〜７００℃で行う。本実施例では、下地膜１０１として、ＴＥＯＳと酸素（Ｏ2）を原料ガスに用い、プラズマＣＶＤ装置によって膜厚２００ｎｍの酸化珪素膜を成膜した後、６４０℃、４時間の熱処理を行った。
【００７４】
次いで、下地膜１０１上に導電膜を形成し、パターニングを施してゲート配線を形成する。本実施例では簡略化のため図示しないが、膜厚５０ｎｍの窒化タンタル膜と膜厚２５０ｎｍのタンタル膜の積層膜を形成した後、フォトマスクを用いる通常のパターニングを行い、ゲート配線１０２を形成した。そして、本実施例では、ゲート配線に陽極酸化処理を施してゲート配線の保護膜１０３を形成した。この保護膜を設けることによって、後の工程である半導体膜の結晶化により形成される結晶粒径を均一なものとすることができる。
【００７５】
次いで、ゲート配線１０２及びその保護膜１０３を覆ってゲート絶縁膜１０４’を形成する。本実施例では、ゲート絶縁膜１０４’の形成手段としてプラズマＣＶＤ法を用い、膜厚が１２５ｎｍである酸化珪素膜を形成した。
【００７６】
次いで、ゲート絶縁膜１０４’上に半導体膜を形成する。本実施例では、半導体膜の形成手段としてプラズマＣＶＤ法を用い、膜厚が５５ｎｍである非晶質珪素膜を形成した。
【００７７】
次いで、非晶質珪素膜からなる半導体膜を結晶化する。本実施例では、エキシマレーザー光を照射して、結晶質珪素膜１０５を形成した。（図１（Ａ））
【００７８】
次いで、結晶化した半導体膜１０５上に絶縁性薄膜１０６を形成する。本実施例では、絶縁性薄膜１０６の形成手段としてプラズマＣＶＤ法を用い、膜厚が２００ｎｍである酸化珪素膜を形成した。本実施例では酸化珪素膜を用いたが、絶縁膜であれば特に限定されない。
【００７９】
次いで、絶縁性薄膜１０６上に第１の感光性薄膜１０７を形成する。本実施例では、第１の感光性薄膜の形成手段として塗布法を用い、膜厚２．３μｍのポジ型のフォトレジスト膜（東京応化工業製、ＴＳＭＲ８９００、４５ｃＰ）を形成した。（図１（Ｂ））
【００８０】
次いで、基板面と平行に反射板１０８（第１の感光性薄膜表面との距離Ｘ1）が設けられた裏面露光装置を用いてセルフアライン方式の第１の裏面露光（ここでは露光光量１０ｍＷ）を行った。（図１（Ｃ））本実施例では、図１（Ｃ）中に示した第１の感光性薄膜表面と反射板１０８との距離Ｘ1＝１．０μｍとなるように、厚さ１．０μｍのカプトンテープを反射板１０８と基板の間に挟み、光源からの紫外光が裏面側から基板を通過して第１の感光性薄膜（ゲート配線上の領域以外）に感光され、基板の表面側に設けられた反射板により反射・散乱された光が基板の表面側から第１の感光性薄膜全面を感光した。その後、現像すると、紫外光により感光された第１の感光性薄膜が選択的に除去されて、ゲート配線パターンの寸法より小さい第１のフォトレジストパターン１０９が残存した。
【００８１】
次いで、第１のフォトレジストパターン１０９をエッチングマスクとして、絶縁性薄膜１０６を選択的に除去して絶縁性薄膜パターン１１０を形成した。（図１（Ｄ））
【００８２】
次いで、第１のフォトレジストパターン１０９を除去した。（図１（Ｅ））
【００８３】
次いで、第２の感光性薄膜１１１を形成して、第１の裏面露光と同様のセルフアライン方式による方法を用いて第２の裏面露光を行う。本実施例では、第２の第２の感光性薄膜１１１として、第１の感光性薄膜と同じ材料を用い、第２の感光性薄膜表面と反射板１０８との距離Ｘ2を０．５μｍに調節して第２の裏面露光（ここでは露光光量１０ｍＷ）を行った。（図２（Ｂ））この第２の裏面露光では、ゲート配線パターンの寸法より小さく、第１のフォトレジストパターン１０９よりも寸法の大きな第２のフォトレジストパターン１１２を残存させた。
【００８４】
次いで、第２のフォトレジストパターン１１２及び絶縁性薄膜パターン１１０をマスクとしてＮ型の導電型を付与する不純物を高濃度に添加する。こうして、選択的に導電型を付与する不純物が高濃度に添加された領域１１３は、ソース領域またはドレイン領域となる。（図２（Ｃ））
【００８５】
その後、第２のフォトレジストパターン１１２を除去（図２（Ｄ））して、薄い酸化珪素膜１１４’（５０ｎｍ）を形成した。（図３（Ａ））この酸化珪素膜１１４’は制御性よく不純物を低濃度に添加するための膜であって、特に形成する必要はない。なお、本実施例では酸化珪素膜を用いたが、他の絶縁性材料膜、例えば、窒化珪素膜、酸化窒化珪素膜を用いることもできる。
【００８６】
次いで、Ｎ型の導電型を付与する不純物を薄い酸化珪素膜１１４’を介して添加することにより、選択的に不純物が低濃度に添加された領域１１６、１１７を形成する。なお、絶縁性薄膜パターン１１０はチャネル形成領域を保護するマスクとしての役目を果たしている。こうして高濃度不純物領域（ソース領域／ドレイン領域）１１８’、１１９’とチャネル形成領域１１５の間に低濃度不純物領域（ＬＤＤ領域）１１６、１１７が形成された。本実施例では、第１のレジストパターン１０９によりチャネル形成領域の寸法が決定し、第２のレジストパターン１１２によりＬＤＤ領域の寸法が決定する。
【００８７】
本実施例では、Ｎ型の導電性を付与する不純物としてリン元素を用い、１１６、１１７で示される低濃度不純物領域のリン濃度が、ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3、１１８’、１１９’で示される高濃度不純物領域のリン濃度が、ＳＩＭＳ分析で１×１０20〜８×１０21atoms ／ｃｍ3になるようにそれぞれドーピング条件、ドーズ量、加速電圧を調節した。（図３（Ｂ））
【００８８】
その後、Ｎ型の導電型を付与する不純物を活性化させるための熱アニール、またはレーザーアニールを行う。本実施例ではレーザー光による活性化を行った。その後、フォトマスクを使用する通常のパターニングにより所望の形状とし、薄い酸化珪素膜１１４、半導体膜１１５〜１１９、及びゲート絶縁膜１０４を形成した。次いで、層間絶縁膜１２０を堆積し、ソース領域、ドレイン領域を露出させるコンタクトホールを形成した後、金属膜を形成し、これをパターニングして、ソース領域１１８、ドレイン領域１１９と接触する金属配線１２１、１２２を形成した。こうして、Ｎチャネル型ＴＦＴの作製工程を完了した。（図３（Ｃ））
【００８９】
なお、本実施例ではＮチャネル型ＴＦＴの作製方法を例示したが、Ｐチャネル型ＴＦＴを作製する場合には、上記不純物添加工程においてＮ型を付与する不純物イオンに代えてＰ型を付与するボロンイオンを添加すればよい。また、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせてなるＣＭＯＳ回路やＮチャネル型ＴＦＴで形成された画素ＴＦＴに本願発明を適用することも可能である。
【００９０】
上記本実施例の作製方法を利用して半導体素子（ＴＦＴ）からなる半導体回路を備えた半導体装置について、図４及び図５を用いてその構造の一例を説明する。なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素回路部とを備えている。本実施例では図示を容易にするため、同一基板上に周辺駆動回路部の一部を構成するＣＭＯＳ回路と、画素回路部の一部を構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とが示されている。
【００９１】
また、図５（Ａ）及び図５（Ｂ）は図４の上面図に相当する図であり、図５（Ａ）及び図５（Ｂ）において、点線Ａ−Ａ’で切断した部分が、図４の画素回路の断面構造に相当し、点線Ｂ−Ｂ’で切断した部分が、図４のＣＭＯＳ回路の断面構造に相当する。また、図４及び図５に使われている符号は図１〜図３と同一である。
【００９２】
図４において、いずれのＴＦＴ（薄膜トランジスタ）も基板１００上に設けられた下地膜１０１に形成される。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、下地膜上にゲート配線１０２が形成され、その上にゲート絶縁膜１０４が設けられている。ゲート絶縁膜上には、活性層として高濃度不純物領域（ｐ+型領域）４１８、４１９（ソース領域又はドレイン領域）と、チャネル形成領域４１５と、前記高濃度不純物領域とチャネル形成領域の間に低濃度不純物領域（ｐ―型領域）４１６、４１７が形成される。なお、活性層は酸化珪素膜からなる保護膜１１４で保護される。保護膜１１４の上を覆う第１の層間絶縁膜１２０にコンタクトホールが形成され、高濃度不純物領域４１８、４１９に配線１２１、１２３が接続され、さらにその上に第２の層間絶縁膜１２６が形成され、配線１２３に引き出し配線１２７が接続されて、その上を覆って第３の層間絶縁膜１３０が形成される。
【００９３】
一方、Ｎチャネル型のＴＦＴは、活性層として高濃度不純物領域（ｎ+型領域）１１８、１１９（ソース領域又はドレイン領域）と、チャネル形成領域１１５と、前記高濃度不純物領域とチャネル形成領域の間に低濃度不純物領域（ｎ―型領域）１１６、１１７が形成される。高濃度不純物領域１１８、１１９には配線１２１、１２２が形成され、さらに配線１２２には引き出し配線１２８が接続される。活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造である。
【００９４】
画素回路に形成されたＮチャネル型ＴＦＴについては、第１の層間絶縁膜１２０を形成する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。そして、高濃度不純物領域１１８、１１９には配線１２４、１２５が接続され、その上に第２の層間絶縁膜１２６と、ブラックマスク１２９とが形成される。さらに、その上に第３の層間絶縁膜１３０が形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極１３１が接続される。この画素電極１３１は、ブラックマスクと補助容量を形成している。
【００９５】
本実施例では一例として透過型のＬＣＤを作製したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを作製することが可能である。
【００９６】
なお、本実施例では、画素回路の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００９７】
〔実施例２〕  実施例１では、反射板を用いた裏面露光方法を２回行ない、第１のレジストパターン１０９によりチャネル形成領域の寸法を決定し、第２のレジストパターン１１２によりＬＤＤ領域の寸法を決定した例を示した。本実施例では、反射板を用いた裏面露光方法による第１のレジストパターン１０９によりチャネル形成領域の寸法を決定し、公知の露光方法によるパターンによりＬＤＤ領域の寸法を決定した例を示す。本実施例は、図２（Ａ）の工程まで実施例１と同一であるため、その工程までの説明は省略する。
【００９８】
本実施例では、実施例１に従い、図２（Ａ）で示される状態を得た後、公知の裏面からの露光を行ない、ゲート配線と同一形状を有する第２の感光性薄膜からなるパターンを形成した。この第２の感光性薄膜からなるパターンによりＬＤＤ領域の寸法を決定した。以降の工程は実施例１に従い、半導体装置を完成した。公知の裏面からの露光方法もセルフアライン方式であるため、実施例１と同様にフォトマスクの使用枚数を削減することができた。
【００９９】
なお、本実施例では、本願発明である反射板を用いた裏面露光方法により第１のレジストパターン１０９を形成したが、第１の感光性薄膜からなるパターンを公知の露光方法を用い、第２の感光性薄膜からなるパターンを本発明の裏面露光方法により形成する構成としてもよい。本実施例は公知の露光方法との組み合わせが容易であり、その組み合わせ方は自由である。
【０１００】
〔実施例３〕  本実施例では、図１（Ｂ）において、実施例１と異なる感光性薄膜材料を用いた場合の例について説明する。本実施例は、図１（Ａ）の工程まで実施例１と同一であるため、その工程の説明は省略する。
【０１０１】
本実施例では、実施例１のフォトレジスト材料（東京応化工業製、ＴＳＭＲ８９００）と比較して高い解像度を有するポジ型レジスト材料（東京応化工業製、ＴＨＭＲ３３００ＬＤ）を用いた。こうすることにより、極めて正確に露光することができ、感光性薄膜からなるパターンを形成することができた。この感光性薄膜からなるパターンの精度を高めることにより、チャネル形成領域の形状を正確に形成することができるため、ＴＦＴ間の電気特性のバラツキを低減することができる。
【０１０２】
以降の工程は実施例１に従い、図４に示した半導体装置を完成した。
【０１０３】
なお、本実施例は実施例１、実施例２との組み合わせが容易であり、その組み合わせ方は自由である。
【０１０４】
〔実施例４〕  実施例１では、チャネル形成領域以外に異なる濃度で同一の不純物を含む二種類の不純物領域を形成したが、本実施例では、チャネル形成領域以外に異なる濃度で同一の不純物を含む少なくとも三種類以上の不純物領域を形成する例を説明する。本実施例は、図３（Ｂ）の工程まで実施例１と同一であるため、その工程までの説明は省略する。
【０１０５】
本実施例では、実施例１に従い、図３（Ｂ）で示される状態を得た後、さらに第３の感光性薄膜からなるパターンを本発明の裏面露光方法、または公知の方法により形成し、不純物のドーピングを行って、チャネル形成領域以外に異なる濃度で同一の不純物を含む少なくとも三種類の不純物領域を形成した。ただし、第３の感光性薄膜からなるパターンは、第１のレジストパターンより大きく、第２のレジストパターンより小さい形状とした。以降の工程は実施例１に従い、半導体装置を完成した。
【０１０６】
なお、チャネル形成領域からソース領域（またはドレイン領域）に向かって不純物濃度が高くなるように多段階に形成することが望ましい。こうすることで、電界の緩和効果が大きくなってホットキャリア耐性が高まる。本実施例を利用して形成された半導体装置は、ＴＦＴが優れた信頼性を有するため、半導体装置全体として信頼性が大幅に向上した。
【０１０７】
なお、本実施例は実施例１〜３との組み合わせが容易であり、その組み合わせ方は自由である。
【０１０８】
〔実施例５〕  本実施例では、チャネル保護膜を形成するための第１のマスクを本発明の裏面露光方法を用いてパターニングし、ソース領域およびドレイン領域形成の際に用いられる第２のマスクを通常の露光方法（フォトマスクを使用）を用いた一例を以下に示す。
【０１０９】
特に、ボトムゲートＴＦＴにおいては、ＬＤＤ領域とチャネル形成領域との境界をゲート配線上方の位置、且つ、ゲート配線の端部からある程度離れた位置（例えばＴＦＴのサイズがＬ／Ｗ＝８／８である場合、約１μｍ程度離れた位置）に形成するとホットキャリアによるオン電流値（ＴＦＴがオン動作時に流れるドレイン電流）の劣化を防ぐことができるため、本発明の裏面露光装置を用いて第１のマスクを形成することが適している。
【０１１０】
また、ＬＤＤ領域とソース領域（またはドレイン領域）との境界をゲート配線上方以外の領域、且つ、ゲート配線の端部からある程度離れた位置（例えばＴＦＴのサイズがＬ／Ｗ＝８／８である場合、約１μｍ程度離れた位置）に形成するとＴＦＴのリーク電流が低減できるため、フォトマスクを使用する公知の裏面露光方法を用いて第２のマスクを形成することが適している。
【０１１１】
本実施例について図７〜図１０を用いて説明する。ここでは、表示領域の画素ＴＦＴと、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【０１１２】
（ゲート電極、ゲート絶縁膜、結晶質半導体膜の形成：図７（Ａ））
図７（Ａ）において、基板７０１には低アルカリガラス基板や石英基板を用いることができる。この基板７０１のＴＦＴを形成する表面には、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜などの絶縁膜を形成しておいても良い（図示せず）。ゲート電極７０２〜７０４と容量配線７０５とは、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）から選ばれた元素またはいずれかを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。本実施例では、スパッタ法で膜厚５０ｎｍの窒化タンタル（ＴａＮ）膜と膜厚２５０ｎｍのＴａ膜とを積層形成し、所定の形状にレジストマスクを形成した後、ＣＦ4とＯ2の混合ガスでプラズマエッチング処理をすれば所望の形状に加工することができる。ここでは簡略化のため、２層であることを図示していない。また、ゲート電極は窒化タングステン（ＷＮ）とＷなどによる２層構造としても良い。また、ここでは図示はしてないがゲート電極に接続するゲート配線も同時に形成する。
【０１１３】
ゲート絶縁膜７０６は酸化シリコン、窒化シリコンを成分とする材料で、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成する。例えばプラズマＣＶＤ法で、ＳｉＨ4、ＮＨ3、Ｎ2を原料とした窒化シリコン膜７０６ａを５０ｎｍ、ＳｉＨ4とＮ2Ｏを原料とした窒化酸化シリコン膜７０６ｂを７５ｎｍの厚さに積層形成してゲート絶縁膜としても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えない。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施すことは適切な処置として用いることができる。
【０１１４】
次に、ＴＦＴの活性層となる結晶質半導体膜の形成を行った。結晶質半導体膜の材料にはシリコンを用いた。まず、ゲート絶縁膜７０６に密接して、２０〜１５０ｎｍの厚さで非晶質シリコン膜をプラズマＣＶＤ法やスパッタ法などの公知の成膜法で形成した。非晶質シリコン膜の作製条件に限定されるものはないが、膜中に含まれる酸素、窒素の不純物元素を５×１０18ｃｍ-3以下に低減させておくことが望ましい。また、ゲート絶縁膜と非晶質シリコン膜とは同じ成膜法で形成することが可能なので、両者を連続形成しても良い。ゲート絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。そして公知の結晶化技術を使用して結晶質シリコン膜７０７を形成する。例えば、レーザーアニール法や、熱アニール法（固相成長法）、または特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜７０７を形成しても良い。
【０１１５】
結晶質シリコン膜７０７のｎチャネル型ＴＦＴが形成される領域には、しきい値電圧を制御する目的で１×１０16〜５×１０17ｃｍ-3程度のボロン（Ｂ）を添加しておいても良い。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【０１１６】
（マスクの形成（裏面露光）：図７（Ｂ））
次に、ｎチャネル型ＴＦＴのＬＤＤ領域となる低濃度不純物領域を形成するために、ｎ型を付与する不純物元素の添加を行うためのマスクを形成した。まず、結晶質シリコン膜７０７の表面に酸化シリコン膜や窒化シリコン膜から成るマスク絶縁膜７０８を１００〜２００ｎｍ、代表的には１２０ｎｍの厚さに形成した。この表面にフォトレジスト膜を全面に形成した後、本発明の裏面露光法によりゲート電極７０２〜７０４をマスクとしてフォトレジスト膜を感光させた。本実施例では、露光光量を１０ｍＷとし、反射板７００とフォトレジスト膜表面との距離Ｘを５００μｍとした。距離Ｘを５００μｍとしたのは、露光光量が１０ｍＷである時の最適値であったためである。なお、この距離Ｘが０．１μｍ〜１０００μｍの範囲であれば自由に調節できる本発明の露光装置（図６に示した）を用いた。裏面露光工程の後、現像して感光したフォトレジストを除去すれば、ゲート電極上であってゲート電極の内側にレジストマスク７０９〜７１２を形成することができる。
【０１１７】
（ｎ-領域の形成：図７（Ｃ））
本発明の裏面露光装置により得たレジストマスク７０９〜７１２をマスクとし、マスク絶縁膜７０８を介してその下側にある結晶質シリコン膜にｎ型を付与する不純物元素をイオンドープ法（イオン注入法でも良い）で添加した。半導体の技術分野においてｎ型を付与する不純物元素には、周期律表第１５族の元素からリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが適用され、ここではリン（Ｐ）を用いた。形成した低濃度不純物領域７１３〜７１８のリン（Ｐ）濃度は１×１０17〜５×１０18ｃｍ-3の範囲とすることが望ましく、ここでは、５×１０17ｃｍ-3とした。本明細書中では、不純物領域７１３〜７１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【０１１８】
（チャネル保護膜形成：図８（Ａ））
次に、このレジストマスクを使用してマスク絶縁膜７０８をエッチング除去し、チャネル保護膜７１９〜７２２を形成した。下地となる結晶質シリコン膜７０７に対して選択性良くマスク絶縁膜７０８をエッチングするために、ここではフッ酸系の溶液を用いたウエットエッチング法を採用した。勿論、ドライエッチング法で実施しても良く、例えばＣＨＦ3ガスで絶縁膜７０８をエッチングすることができる。また、この工程ではオーバーエッチングして、レジストマスク７０９〜７１２の端面より内側にチャネル保護膜７１９〜７２２が形成されるようにしてもよい。
【０１１９】
（ｎ+領域の形成：図８（Ｂ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度不純物領域の形成をする工程を行った。ここでは、通常の露光法でレジストによるマスク７２３〜７２５を形成した。そして、このレジストマスクを用いて容量配線７０５上のチャネル保護膜７２２をエッチングして除去した。次いで、結晶質シリコン膜７０７にｎ型を付与する不純物元素が添加された高濃度不純物領域７２６〜７３０をイオンドープ法（イオン注入法でも良い）で形成した。この高濃度不純物領域７２６〜７３０には１×１０20〜１×１０21ｃｍ-3とすれば良く、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。この濃度を本明細書中では（ｎ+）と表す。
【０１２０】
（ｐ+領域の形成：図８（Ｃ））
次に、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域とする高濃度不純物領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行った。半導体の技術分野においてｐ型を付与する不純物元素には、周期律表第１３族の元素からボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などが適用され、ここではボロン（Ｂ）を用いた。チャネル保護膜７１９上の内側に位置するようにマスク７３１を形成し、ｎチャネル型ＴＦＴを形成する領域はすべてレジストマスク７３３で覆った。さらに、フッ酸系の溶液を用いたウエットエッチング法でチャネル保護膜７１９の端部がほぼマスク７３１の端部と一致するようにエッチング処理して新たな形状を有するチャネル保護絶縁膜７１９ｂを形成した。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（イオン注入法を用いても良い）で高濃度不純物領域７３４〜７３６を形成した。不純物領域７３４〜７３６は結晶質シリコン膜の表面から不純物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０21ｃｍ-3の範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域７３４〜７３６に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。このようにして、ｐチャネル型ＴＦＴの高濃度不純物領域のチャネル形成領域と接する端部を、前の工程で形成した低濃度不純物領域７１３、７１４の端部よりチャネル形成領域側に設けることにより、この部分における接合状態を良好なものとすることができる。
【０１２１】
図７（Ｂ）〜図８（Ａ）で示したように、不純物領域７３５、７３６には前の工程でリン（Ｐ）が添加されているので、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの領域を領域（Ａ）とする。そして、領域（Ａ）のチャネル形成領域側にある不純物領域７３４はボロン（Ｂ）のみを含む領域であり、本明細書中ではこの領域を領域（Ｂ）とする。
【０１２２】
（保護絶縁膜の形成、活性化の工程、水素化の工程：図９（Ａ））
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜７３７を形成した。保護絶縁膜７３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【０１２３】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などで行うことができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１２４】
活性層となる結晶質シリコン膜７０７を、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、結晶質シリコン膜７０７中にはおよそ１×１０17〜５×１０19ｃｍ-3の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させ動作させることに問題はないが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図８（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から、リン（Ｐ）が添加されている高濃度不純物領域へ触媒元素をゲッタリングすることができた。その結果チャネル形成領域の触媒元素濃度を５×１０17ｃｍ-3以下とすることが可能となり、前記不純物領域には１×１０18〜５×１０20ｃｍ-3の触媒元素が偏析した。
【０１２５】
（層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電極の形成：図９（Ｂ））
活性化工程を終えたら、保護絶縁膜７３７の上に５００〜１５００ｎｍの厚さの層間絶縁膜７３８を形成した。前記保護絶縁膜７３７と層間絶縁膜７３８とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線７３９〜７４１と、ドレイン配線７４２、７４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【０１２６】
保護絶縁膜７３７と層間絶縁膜７３８とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【０１２７】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜７４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜７４４に開口部を形成しておいても良い。
【０１２８】
その後、有機樹脂膜からなる第２の層間絶縁膜７４５を約１μｍの厚さに形成した。適用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜７４５、パッシベーション膜７４４にドレイン配線７４３に達するコンタクトホールを形成し、画素電極７４６を設けた。画素電極７４６は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。
【０１２９】
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ７６８とｐチャネル型ＴＦＴ７６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することを可能とした。画素ＴＦＴ７６９はｎチャネル型ＴＦＴであり、さらに容量配線７０５と半導体層７６６と、その間に形成されている絶縁膜とから保持容量７７０が画素ＴＦＴ７６９に接続している。
【０１３０】
なお、本実施例は実施例１〜４との組み合わせが容易であり、その組み合わせ方は自由である。
【０１３１】
〔実施例６〕  本実施例では、画素ＴＦＴと駆動回路が形成された基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１０に示すように、実施例５に示した図９（Ｂ）の状態の基板に対し、配向膜９０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板９０２には、遮光膜９０３、透明導電膜９０４および配向膜９０５を形成する。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素ＴＦＴと駆動回路が形成された一方の基板と対向基板とを、公知のセル組み工程によってシール材（図示せず）や柱状スペーサ９０７などを介して貼りあわせる。その後、両基板の間に液晶材料９０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型液晶表示装置を完成する。
【０１３２】
なお、本実施例は実施例１〜５との組み合わせが容易であり、その組み合わせ方は自由である。
【０１３３】
〔実施例７〕  本実施例では、本願発明によって作製された液晶表示装置の例を図１１に示す。
【０１３４】
図１１において８００は絶縁表面を有する基板（酸化シリコン膜を設けたプラスチック基板）、８０１は画素回路、８０２は走査線駆動回路、８０３は信号線駆動回路、８３０は対向基板、８１０はＦＰＣ（フレキシブルプリントサーキット）、８２０はロジック回路である。ロジック回路８２０としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【０１３５】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【０１３６】
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どちらを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリクス型の電気光学装置（半導体装置）に対して適用することが可能である。
【０１３７】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例６のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１３８】
〔実施例８〕  本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【０１３９】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
【０１４０】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例７のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１４１】
〔実施例９〕
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【０１４２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ウエアラブルディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２に示す。
【０１４３】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
【０１４４】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示部２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１４５】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１４６】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１４７】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１４８】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０１４９】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１５０】
［実施例１０］
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【０１５１】
その様な電子機器としては、プロジェクター（リア型またはフロント型）などが挙げられる。それらの一例を図１３に示す。
【０１５２】
図１３（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２で構成される。本発明は投射装置の液晶表示装置やその他の信号制御回路に適用することができる。
【０１５３】
図１３（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は投射装置やその他の信号制御回路に適用することができる。
【０１５４】
なお、図１３（Ｃ）は、図１３（Ａ）及び図１３（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５５】
また、図１３（Ｄ）は、図１３（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１５７】
［実施例１１］
本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１５８】
図１５（Ａ）は本願発明を用いて作製したＥＬ表示装置の上面図である。図１５（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１５９】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１６０】
また、図１５（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。
【０１６１】
本願発明は、駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３の作製に際して用いることができる。
【０１６２】
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。画素電極４０２７が透明導電膜である場合、画素部用ＴＦＴとしてはＰチャネル型ＴＦＴを用いることが好ましい。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１６３】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１６４】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１６５】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気開放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１６６】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１６７】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６８】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１６９】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１７０】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１７１】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１７２】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１７３】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１７４】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１７５】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１７６】
［実施例１２］
本実施例では、本願発明を用いて実施例１１とは異なる形態のＥＬ表示装置を作製した例について、図１６（Ａ）、図１６（Ｂ）を用いて説明する。図１５（Ａ）、図１５（Ｂ）と同じ符号のものは同じ部分を指しているので説明は省略する。
【０１７７】
図１６（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１６（Ａ）をＡ-Ａ'で切断した断面図を図１６（Ｂ）に示す。
【０１７８】
実施例１１に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１７９】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１８０】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１８１】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１８２】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１８３】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８４】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１８５】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８６】
［実施例１３］
本実施例ではＥＬ表示パネルの画素部のさらに詳細な断面構造を図１７に、上面構造を図１８（Ａ）に、回路図を図１８（Ｂ）に示す。図１７、図１８（Ａ）及び図１８（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０１８７】
図１７において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は本願発明のＮＴＦＴを用いて形成される（実施例１〜５参照）。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のＰＴＦＴを用いて形成しても構わない。
【０１８８】
また、電流制御用ＴＦＴ３５０３は本願発明のＮＴＦＴを用いて形成される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０１８９】
このとき、電流制御用ＴＦＴ３５０３が本願発明を用いて作製されることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴに重なるようにＬＤＤ領域を設ける本願発明の構造は極めて有効である。
【０１９０】
また、本実施例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１９１】
また、図１８（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７となる配線は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域ではコンデンサが形成される。このコンデンサ３５０４は電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０１９２】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１９３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレインに電気的に接続される。この場合においては電流制御用ＴＦＴとしてＮチャネル型ＴＦＴを用いることが好ましい。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１９４】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１９５】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１９６】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１９７】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１９８】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１９９】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２００】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図１８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０２０１】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２０２】
以上のように本願発明のＥＬ表示パネルは図１７のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０２０３】
なお、本実施例の構成は、実施例１〜５の構成と自由に組み合わせて実施することが可能である。また、実施例９、１０の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０２０４】
〔実施例１４〕
本実施例では、実施例１３に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図１９を用いる。なお、図１７の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２０５】
図１７において、電流制御用ＴＦＴ３５０３は本願発明を用いて作製したＰＴＦＴを用いて形成される。作製プロセスは実施例１〜５を参照すれば良い。
【０２０６】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２０７】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２０８】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２０９】
なお、本実施例の構成は、実施例１〜５の構成と自由に組み合わせて実施することが可能である。また、実施例９、１０の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０２１０】
〔実施例１５〕
本実施例では、図１８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２０（Ａ）〜（Ｃ）に示す。なお、本実施例において、３８０１はスイッチング用ＴＦＴ３８０２のソース配線、３８０３はスイッチング用ＴＦＴ３８０２のゲート配線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電流供給線、３８０７はＥＬ素子とする。
【０２１１】
図２０（Ａ）は、二つの画素間で電流供給線３８０６を共通とした場合の例である。即ち、二つの画素が電流供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２１２】
また、図２０（Ｂ）は、電流供給線３８０８をゲート配線３８０３と平行に設けた場合の例である。なお、図２０（Ｂ）では電流供給線３８０８とゲート配線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３８０８とゲート配線３８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２１３】
また、図２０（Ｃ）は、図２０（Ｂ）の構造と同様に電流供給線３８０８をゲート配線３８０３と平行に設け、さらに、二つの画素を電流供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線３８０８をゲート配線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２１４】
なお、本実施例の構成は、実施例１〜５、１１または１２の構成と自由に組み合わせて実施することが可能である。また、実施例９、１０の電子機器の表示部として本実施例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２１５】
［実施例１６］
実施例１３に示した図１８（Ａ）、図１８（Ｂ）では電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためにコンデンサ３５０４を設ける構造としているが、コンデンサ３５０４を省略することも可能である。実施例１３の場合、電流制御用ＴＦＴ３５０３として実施例１〜５に示すような本願発明を用いて作製したＮＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ３５０４の代わりとして積極的に用いる点に特徴がある。
【０２１６】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０２１７】
また、実施例１５に示した図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）の構造においても同様に、コンデンサ３８０５を省略することは可能である。
【０２１８】
なお、本実施例の構成は、実施例１〜５、１１〜１５の構成と自由に組み合わせて実施することが可能である。また、実施例９、１０の電子機器の表示部として本実施例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２１９】
【発明の効果】
本発明を利用することにより、フォトマスクを使った露光装置等を使用することなく、セルフアライン方式でパターンの形成が可能となった。従って、フォトマスクの位置合わせによるバラツキは生じないため、ＴＦＴの特性のバラツキを低減することができる。特に、ボトムゲート型ＴＦＴの作製方法に本発明のセルフアライン方式のパターン形成方法を用いることによって、ゲート配線上に所望の寸法のＬＤＤ領域やオフセット領域を形成することができる。
【０２２０】
また、本発明を利用することにより、短時間で光を廻り込ませることができるため、微細な配線であっても配線上方の内側にパターンを形成することができる。
【図面の簡単な説明】
【図１】    本願発明の作製工程一例を示す図（実施例１）
【図２】    本願発明の作製工程一例を示す図（実施例１）
【図３】    本願発明の作製工程一例を示す図（実施例１）
【図４】    本願発明の構成の一例を示す断面構造図（実施例１）
【図５】    本願発明の構成の一例を示す上面図（実施例１）
【図６】    本発明の露光装置
【図７】    本願発明の作製工程一例を示す図（実施例５）
【図８】    本願発明の作製工程一例を示す図（実施例５）
【図９】    本願発明の作製工程一例を示す図（実施例５）
【図１０】    液晶表示装置の断面構造を示す図（実施例６）
【図１１】    アクティブマトリクス型の表示装置（実施例７）
【図１２】    電子機器の一例を示す図（実施例９）
【図１３】    電子機器の一例を示す図（実施例１０）
【図１４】    従来の作製工程一例を示す図
【図１５】    ＥＬ表示装置を示す図。（実施例１１）
【図１６】    ＥＬ表示装置を示す図。（実施例１２）
【図１７】    ＥＬ表示装置を示す図。（実施例１３）
【図１８】    ＥＬ表示装置を示す図。（実施例１３）
【図１９】    ＥＬ表示装置を示す図。（実施例１４）
【図２０】    ＥＬ表示装置を示す図。（実施例１５）
【符号の説明】
１００            基板
１０１            下地膜
１０２            ゲート配線
１０３            保護膜
１０４            ゲート絶縁膜
１０５            半導体膜
１０６            絶縁性薄膜
１０７            感光性薄膜
１０８            反射板
１０９            第１のレジストパターン
１１０            マスクパターン
１１１            感光性薄膜
１１２            第２のレジストパターン
１１３            高濃度不純物領域
１１５            チャネル形成領域
１１６、１１７    ＬＤＤ領域
１１８            ソース領域
１１９            ドレイン領域
１２０            層間絶縁膜
１２１、１２２    配線
【図１】
0004357672.tif 000002
【図２】
0004357672.tif 000003
【図３】
0004357672.tif 000004
【図４】
0004357672.tif 000005
【図５】
0004357672.tif 000006
【図６】
0004357672.tif 000007
【図７】
0004357672.tif 000008
【図８】
0004357672.tif 000009
【図９】
0004357672.tif 000010
【図１０】
0004357672.tif 000011
【図１１】
0004357672.tif 000012
【図１２】
0004357672.tif 000013
【図１３】
0004357672.tif 000014
【図１４】
0004357672.tif 000015
【図１５】
0004357672.tif 000016
【図１６】
0004357672.tif 000017
【図１７】
0004357672.tif 000018
【図１８】
0004357672.tif 000019
【図１９】
0004357672.tif 000020
【図２０】
0004357672.tif 000021