(57)【特許請求の範囲】
【請求項１】
空乏ゲート型光センサにおいて、
光にさらすことができる露光区域を含む主表面を形成している、結晶質シリコンから成る基層と、
前記基層の主表面に隣接して配置され、該主表面中にギャップを形成し、前記露光区域内に前記ギャップの直ぐ隣に酸化物を有するフィールド酸化物層と、
前記主表面に配置され、前記ギャップを実質上覆い、前記露光区域の一部分の上と前記ギャップの直ぐ外側のフィールド酸化物層の一部分の上に広がっているポリシリコン層とを有し、
前記基層と前記ポリシリコン層とが、それらの界面において、所定のしきい値電圧をもつゲートを形成しており、
前記ギャップは前記露光区域の一部にだけ形成されており、
前記基層と前記ポリシリコン層との間であって前記ギャップの範囲内に、ゲート酸化物層が設けられている、
ことを特徴とする空乏ゲート型光センサ。
【請求項２】
請求項１に記載の光センサにおいて、前記ギャップは、前記基層の主表面の一部分の前記露光区域内に囲い込み区域を形成するように構成されていることを特徴とする光センサ。
【請求項３】
請求項１に記載の光センサにおいて、更に、前記フィールド酸化物層に接続されたトランスファ回路が設けられ、該トランスファ回路は、前記ポリシリコン層の直ぐ隣に配置された第２のポリシリコン層を有する、ことを特徴とする光センサ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、空乏ゲート型光センサ、または単に光ゲートとして知られるＣＭＯＳアクティブ画素イメージセンサに関するものである。
【０００２】
【従来の技術】
現在、テレビジョンカメラまたは文書スキャナなどにおいて固体撮像デバイスで画像を感知する２つの主要な基本技術、すなわち電荷結合デバイス（ＣＣＤ）とＣＭＯＳがある。これら２つの技術はそれぞれ実際的な長所と短所をもつ。しかし、最近、ＣＣＤまたはＣＭＯＳのどちらの長所も保持することを意図した新しいセンサ技術が利用できるようになった。この技術は「ＣＭＯＳアクティブ画素イメージセンサ」又は「空乏ゲート型光センサ」又は最も簡単に「光ゲート」として知られるものである。簡単に述べると、各光センサごとに小さい単一段のＣＣＤが作られ、単一段ＣＣＤの出力にＣＭＯＳ回路たとえば電荷転送回路が集積されている。そのような光ゲートを作る基本技術が、Mendis, Kemeny  および  Fossum  の論文“CMOS Active Pixel Image Sensor, ”IEEE Transaction on Electron Devices, Volume 41, No. 3, March 1994  に記載されている。
【０００３】
光ゲートをベースとする光センサの基本構造は次の通りである。光を受け取る光ゲートとして知られる露出表面をもつ１つの外部バイアス付き領域がシリコン構造内に配置されている。光ゲートが光にさらされると、その空乏層に電荷が発生する。この光ゲートの隣に電荷転送ゲートすなわちトランスファゲートが配置されている。光ゲートから電荷を転送したいとき、トランスファゲートに電位を加えて、そこの電位の井戸を深くする。このトランスファゲートの電位の井戸を深くすることによって、基本的なＣＣＤ法に従って光ゲート内の電荷がトランスファゲートの中に流出する。このＣＣＤタイプの電荷転送はプロセス中に一度だけ起こり、トランスファゲートの中に流出した電荷は対応するＣＭＯＳ回路によって電圧に変換される。
【０００４】
光ゲートは、小さいサイズ、ＣＭＯＳの互換性、比較的容易な製作など、多くの長所を有するが、たとえばフルカラー文書スキャナにこの技術を組み入れるには、なお幾つかの問題を解決しなければならない。或る形式のフルカラー文書スキャナには、かなり多くの光センサを組み入れた３つの独立した線形アレイが設置されている。独立した各線形アレイは１つの原色フィルタ、たとえば赤色、青色、緑色フィルタで濾波される。次に、３つの原色フィルタ線形アレイは通過する原稿にさらされ、その原稿に基づいたビデオ信号が記録される。独立した各線形アレイは１つの原色フィルタで濾波されるので、最終出力は原画像に基づいた３つの色分解版である。
【０００５】
観察された光ゲートに関連する１つの特殊な実際的な問題は、光、特に青色光線の短い波長を吸収することが難しいことである。短い波長の光は、光ゲートにおいて一般的であるポリシリコン上層によって減衰する傾向があるので、単結晶シリコン（ここで電子・正孔対が発生する）の中に入っていかない傾向がある。この光ゲートの欠陥のはっきりした例がヨーロッパ特許出願ＥＰ−Ａ２−７５７３９０号に記載されている。この参考文献においては、フルカラー・セルが計画されており、赤色光と緑色光を受け取るために光ゲートが使用されているが、青色光は光ゲートでなく別個のフォトダイオードで検出することが意図されている。このセルの基本計画は、従来技術の場合、特に短い波長の光を検出するため使用できる光ゲートを設計する必要であることを教えている。
【０００６】
前に引用した論文“CMOS Active Pixel Image Sensor”は光ゲートの基本的な動作原理について述べている。
【０００７】
ヨーロッパ特許出願ＥＰ−Ａ２−７５７３９０号は、フルカラーイメージ用のアクティブ画素イメージセンサを開示している。アレイの各画素セルは、赤色光と緑色光を受け取るための２個の光ゲートと、青色光を受け取るためのＣＭＯＳ型フォトダイオードを含んでいる。この参考文献は上に詳しく説明したが、従来技術の場合、短い波長の光たとえば青色光を受け取ることができる光ゲートが必要であることを明らかにしている。
【０００８】
特開昭５７−９２８７７号は、Ｎ型基層に円形Ｐ層を形成し、その円形Ｐ層にアルミニウム電極を取り付けたフォトダイオードを開示している。円形Ｐ層の内径は少数キャリヤの拡散長さの２倍にし、かつ空乏層の広がり幅の２倍以上にするよう決められる。その総合的な目的は、円形Ｐ層を電荷コレクタとして働かせると同時に、フォトダイオードの全キャパシタンスを最小にすることである。
【０００９】
【課題を解決するための手段】
本発明は、第１の態様として、結晶質シリコンから成る基層を含む空乏ゲート型光センサを提供する。基層は光にさらすことができる露光領域を含む主表面を形成している。基層の主表面に隣接して酸化物層が置かれている。酸化物層は、基層の主表面に非酸化物物質のギャップを形成し、露光区域内に前記ギャップに直接隣接する酸化物を有する。基層の主表面の上にポリシリコン層が置かれている。ポリシリコン層は、前記ギャップを実質上覆い、かつ露光区域の一部分の上と、前記ギャップの直ぐ外側の酸化物層の一部分の上に広がっている。
【００１０】
【発明の実施の形態】
図１、図２、および図３は、それぞれ本発明の一実施例に係る、単一光ゲートと関連するトランスファ（電荷転送）ゲートを示す平面図、横断面図、および縦断面図である。図中、同じ符号は同じ要素を示す。図２及び図３に示すように、光ゲートの感光性表面の大部分は、シリコン基層１１の主表面に形成されたフィールド酸化物１０の層の形をしている（図中の種々の網状線は異なる要素を区別し、図１では、平面図の異なる要素の重なり合いを示す。異なる要素に用いられた材料は本文の中で説明してある）。感光性領域すなわち露光区域の境界は、フィールド酸化物１０の境界の周囲に形成された不透明な光シールド（図示せず）で形成することができる。フィールド酸化物１０の区域の上に全体に置かれているのは、ポリシリコン層１２である。重要なことは、ポリシリコン層１２がフィールド酸化物１０で形成された露光区域を完全には覆っていないことである。すなわち、図示した好ましい実施例の場合、ポリシリコン層１２は、平面図において、一般に露光区域の中で囲い込み区域（たとえば、図示のように、真ん中に正方形開口をもつ正方形）の形をしている。しかし、他の形状、たとえばＸ形状または囲い込みでないＵ形状も可能である。
【００１１】
ポリシリコン層１２がフィールド酸化物１０によって輪郭が定められた区域の一部のみを覆っていることは重要なことである。ポリシリコンはそこを通過する短い波長（すなわち青色）光を減衰する効果を有する。従って、ポリシリコン層１２は、記録中の画像からの青色光が基層１１に達するのを妨げる傾向がある。この理由で、ポリシリコン層１２が全露光区域の一部のみを覆うようにすれば、青色光は基層１１に入り込むことができ、基層１１内に電子・正孔対を発生させるであろう。
【００１２】
図２を参照すると、フィールド酸化物１０の中にポリシリコン層１２の全体形状にほぼ従っているギャップ（２箇所に参照番号１４で示す）が設けられていることがわかる。言い換えると、ポリシリコン層１２はフィールド酸化物１０によって輪郭が定められた区域の部分集合のまわりに広がっているが、ギャップ１４は全体的にポリシリコン層１２の真下に位置している。ここで、重要なことは、ポリシリコン層１２の一部分がギャップ１４の縁を越えて広がり、ギャップ１４の両側でフィールド酸化物１０の一部分と部分的に重なり合っていることである。また、ギャップ１４とポリシリコン層１２の間に、フイールド酸化物の比較的薄い（約１８０オングストローム）保護層（ここではゲート酸化物１５と呼ぶ）が置かれている。
【００１３】
図２に示したデバイスの総合的機能は次の通りである。露光区域に当たった光（すなわち図面の上部から来た光）は、フィールド酸化物１０を通過して、基層１１の構造の中に電子・正孔対を発生させる。もう一度繰り返すと、ポリシリコン層１２が覆っているのは全露光区域の比較的小部分のみであるので、青色光を阻止するポリシリコン層１２の効果は最小にされる。しかし、基層１１内の電子・正孔対によって発生した電荷を集めるために、もちろん一定のポリシリコン層１２を設けなければならない。露光区域の一部分を覆っているポリシリコン層１２の幾何学的形状は、露光区域内のどこか特定の場所に生成された電荷がギャップ１４に向かって移動して、そこでポリシリコン層１２の下の空乏ゲート領域によって集めることができるように、一般に基層１１の拡散長さを考慮して選定される。
【００１４】
ギャップ１４に関して、詳細にはギャップ１４内のシリコンとポリシリコン層１２との境界に本質上生成されているものは、ソースまたはドレインが存在しないことを除けば、小さいＮチャンネル・トランジスタゲートである。しかし、特にゲート酸化物１５の所に、しきい値動作があることははっきりしている。このしきい値動作は全デバイスが光に基づく画像信号電荷を出力することができる動作範囲と一致していることが好ましい。たとえば、もし全デバイスの電位の所望動作範囲が１〜５ボルトであれば、ゲート酸化物１５の所に形成される望ましいしきい値は約０．７ボルトである。対照的に、フィールド酸化物１０の大部分のフィールド酸化物のさらに厚い区域は、動作範囲を十分に越えたしきい値、たとえば１５ボルトを有するであろう。従って、ギャップ１４での基層１１とポリシリコン層１２との境界は、「光ゲート」すなわち空乏ゲート型光センサとして使用される本質的なゲートトランジスタを形成している。なお、図２のデバイスが作動中のとき、ポリシリコン層１２は、ギャップ１４のゲート酸化物１５と相互作用して、基層１１中に空乏領域１６を形成する。
【００１５】
酸化物層１０の典型的な厚さは約０．３μｍであり、ポリシリコン層１２の典型的な深さは約０．３μｍである。４００センサ／インチの画像走査アレイに使用されるであろう１個の感光性露光区域の典型的な全幅は約５０×６０μｍである。
【００１６】
図１〜図３に示した全体構造は、関連するトランスファゲートを有する光ゲートの全体構造である。図３をよく見ると、トランスファ回路２０に隣接するギャップ１４の一部はポリシリコン層２４の間の空所を占める一連のＮ＋拡散２２の方に伸びていることが判るであろう。また、種々のＮ＋拡散２２と隣接するポリシリコン層２４は金属電極が設けられていることが判る。各金属電極は特定の識別された入力を有する。文字表示ＰＧ，ＰＴ，ＰＲ，Ｖout ，Ｖreset は、トランスファ回路２０で読み出される基層１１内に発生した信号を読み出すため信号電荷を特定の順序で置くことができる場所を表す。
【００１７】
図４は、フィールド酸化物１０に当たった光によって発生した信号をトランスファ回路２０で読み出すために、種々の指示された電極に置かれる信号の順序を示す比較タイミング図である。図４には、ＰＴに置くことができる信号の２つの変形が示されている。ＰＴ′は、特定のフィールド酸化物からの信号を他の画像信号に多重化することになっている場合にＰＴに置くべき好ましい信号である。簡単に述べると、最初に、ポリシリコン層１２とフィールド酸化物１０の組合せによって形成された光ゲートＰＧに電位ＶＤＤが置かれる。ポリシリコン層１２上の初期電位はポリシリコン層１２の下に電位の井戸を生成する。空乏ゲート型光センサの分野で一般に知られているように、ポリシリコン層１２から特定の電荷を読み出すには、トランスファゲートＰＴ上の電位を一時的に光ゲートＰＧ内の電位より高くしなければならない。このため、読出し時間に、光ゲートＰＧ上の電位は一時的にアースまで下げられるが、トランスファゲートＰＴ上の電位は一定のままか（ＰＴの場合）、あるいは光ゲートＰＧ上の電位の一時的な低下の直前および直後に、比較的低いレベルＰＴＬから比較的高いレベルＰＴＨへ一時的に高められる（ＰＴ′の場合）。
【００１８】
このＰＧとＰＴ間の一時的な変化の効果は、ポリシリコン層１２上に蓄積したすべての電荷（究極的には基層１１に当たった光の効果による電荷）をポリシリコン層１２からトランスファゲート２０へ引き出すことである。光ゲートから読み出された信号はＶout 上に電圧として現れる。その電圧は最後にＣＭＯＳ画像処理回路に接続することができる。図４には、さらにリセットゲート電圧ＰＲが示されている。リセットゲート電圧ＰＲは、電圧ＶＤＤによって一時的に起動されたとき比較的高いリセット電圧Ｖr をＶout にロードする。この目的は前信号の読出しに関係するすべての電位からトランスファゲート２０をクリアすることであり、その結果トランスファゲート２０に対し一様な暗レベルが設定されるであろう。光ゲート上の光の強度に関係する信号出力Ｖsig は、図示のように、リセット電圧Ｖr −Ｖsig に関係する値としてＶout に現れる。
【００１９】
トランスファゲート２０のための構造、たとえば転送電圧ＰＴとリセット電圧ＰＲのためのノードは、たとえばポリシリコン層１２を作る工程と同じ積層工程で作ることができることは明らかであろう。図５は、本発明のもう１つの実施例の縦断面図である。図５に示した構造は、転送電圧ＰＴのためのノードがポリシリコン層１２と同じポリシリコンの層で作られておらず、ポリシリコン層１２に直接接続された別個のポリシリコン層で作られている点で、図３に示した構造とは異なる。この別個のポリシリコン層２５はポリシリコン層１２とは異なる積層工程で作ることが好ましい。また２つの層が永久に短絡しないように、層２５とポリシリコン層１２との境界に薄い酸化物の層（図示せず）を設けるべきである。図５の構造の利点は、動作中、ＰＧ（すなわちポリシリコン層１２）とＰＴ（層２５）間の相対的電位に変化があるとき、ポリシリコン層１２に残留電荷が残らないことである。
【００２０】
図１に示した本発明の好ましい実施例は電荷集合層として実際に役に立つ「ドーナツ」形のポリシリコン層を開示しているが、本発明の全体構造は、たとえばＣＣＤ段またはＣＭＯＳフォトダイオードに応用されたほぼ同様なドーナツ構造とはかなりの点で異なる。第１に、固体走査装置の分野において一般的である多段ＣＣＤの場合、電荷集合層の一般的なドーナツ構造は効率が悪いであろう。その理由は、ドーナツ形の電荷集合層がＣＣＤ段から電荷を集める際に非効率の原因になるからである。
【００２１】
米国特許第５，１８７，３８０号および特公開Ａ２−５７９２８７７号の場合、ＣＭＯＳフォトダイオードまたは放射検出器の中にドーナツ構造がある。それら２つのケースでは、ドーナツ構造の総合的目的は光センサの全キャパシタンスを小さくすることである。ＣＭＯＳ光センサの場合、最終出力は電位の形の信号であり、その信号はより低い電位の区域へ転送されて光センサから読み出される。従って、そのようなケースでは、光センサのキャパシタンスは予測できない雑音源であるので、光センサ自身のキャパシタンスを最小にすることが望ましい。しかし、本発明は空乏ゲート型光センサ、すなわち光ゲートを目指しており、光ゲートの最終出力（すなわちポリシリコン層１２から出力されるもの）は電位の形でなく、電荷の形をしている。読出しスピル（read out spill) の間に、たとえばＰＧやＰＴが相対的極性を変える時に、基層１１の露光区域内に発生したすべての自由電荷はフラッシュアウトされる。転送される電荷の量は電圧に依存しないので、電荷が転送される回路上の電圧によって電荷は影響されないであろう。従って、フォトダイオードの場合に重要である接合キャパシタンスとの関係は、光ゲートの機能と関係がない完全に異なる問題である。本発明においてドーナツまたは他の構造にする主な理由は、電荷を集めるポリシリコン層の青色減衰効果を避けるためである。
【００２２】
断面図は本発明のさまざまな層の断面形をある程度理想化して示しているが、この分野の専門家は、たとえば図２および図３に示した層の全体形状は単にそのような層の望ましい形状を示すことを意図するものであること、また図２および図３に示した構造の実際の実施例はたとえば個々の層の上に先細の縁を有するであろうということを理解されるであろう。
【図面の簡単な説明】
【図１】本発明に係るトランスファゲートを有する光センサの構造の平面図である。
【図２】図１の線２に沿った横断面図である。
【図３】図１の線３に沿った縦断面図である。
【図４】信号をベースとする電荷を読み出すため、本発明に係る光センサのさまざまな部分に加える電位を示すタイミング図である。
【図５】本発明に係るトランスファゲートを有する光センサのもう１つの実施例の図３に似た縦断面図である。
【符号の説明】
１０  フィールド酸化物層
１１  シリコン基層
１２  ポリシリコン層
１４  ギャップ
１５  ゲート酸化物
２０  トランスファ回路（ゲート）
２２  Ｎ＋拡散
２４  ポリシリコン層
２５  別個のポリシリコン層
ＰＧ，ＰＴ，ＰＲ，Ｖout ，Ｖreset   信号電荷を特定の順序で置くことができる場所
【図１】
0004368439.tif 000002
【図２】
0004368439.tif 000003
【図３】
0004368439.tif 000004
【図４】
0004368439.tif 000005
【図５】
0004368439.tif 000006