(57)【特許請求の範囲】
【請求項１】
銅層の周囲に、チタン膜と、チタン酸化物からなる被膜を有することを特徴とする配線。
【請求項２】
銅層の周囲に、モリブデンと、モリブデン酸化物からなる被膜を有することを特徴とする配線。
【請求項３】
銅層の周囲に、クロムと、クロム酸化物からなる被膜を有することを特徴とする配線。
【請求項４】
銅層の周囲に、タンタルと、タンタル酸化物からなる被膜を有することを特徴とする配線。
【請求項５】
前記被膜は、前記銅層の周囲に形成されたチタン膜と該チタン膜の表面に形成されたチタン酸化物からなる膜とを有することを特徴とする請求項１記載の配線。
【請求項６】
前記被膜は、前記銅層の周囲の一部に形成されたチタン膜と、前記銅層の周囲の残部に形成されたチタン酸化物からなる膜とを有することを特徴とする請求項１記載の配線。
【請求項７】
前記被膜は、前記銅層の周囲に形成されたクロム膜と該クロム膜の表面に形 成されたクロム酸化物からなる膜とを有することを特徴とする請求項３記載の配線。
【請求項８】
前記被膜は、前記銅層の周囲の一部に形成されたクロム膜と、前記銅層の周囲の残部に形成されたクロム酸化物からなる膜とを有することを特徴とする請求項３記載の配線。
【請求項９】
請求項１乃至４のいずれかに記載の配線を有することを特徴とする薄膜トランジスタ基板。
【請求項１０】
基体上にＴｉＮ膜を介して請求項１に記載の配線を設けたことを特徴とする薄膜トランジスタ基板。
【請求項１１】
銅層の表面に、チタンまたはチタン酸化物からなる被膜を有する配線が、基体上にＴｉＮ膜を介して設けられたことを特徴とする薄膜トランジスタ基板。
【請求項１２】
前記配線の被膜は、前記銅層の表面に形成されたチタン膜と該チタン膜の表面に形成されたチタン酸化物からなる膜とを有することを特徴とする請求項１１記載の薄膜トランジスタ基板。
【請求項１３】
チタン、モリブデン、クロム、タンタルのうちから選択されたいずれかの金属膜を形成した基体の前記金属膜上に、銅からなるターゲットを使用して銅膜を成膜し、該銅膜と前記金属膜とを所望配線形状にパターニングし、ついで前記基体をアニール処理して前記バターニングした銅膜上にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜を形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項１４】
基体上にＴｉＮ膜を成膜し、ついで前記ＴｉＮ膜上にチタンまたはチタン酸化物からなる膜を成膜し、ついで前記チタンまたはチタン酸化物からなる膜上に銅からなるターゲットを使用して銅膜を成膜して積層膜とし、該積層膜を所望 配線形状にバターニングし、ついで前記基体をアニール処理して前記バターニングした銅膜上にチタンまたはチタン酸化物からなる被膜を形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項１５】
前記ＴｉＮ膜上に成膜するチタンまたはチタン酸化物からなる膜の膜厚を１０ｎｍ乃至２０ｎｍとすることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
【請求項１６】
前記被膜が酸素を含有することを特徴とする誇求項１３又は１４に記載の薄膜トランジスタ基板の製造方法。
【請求項１７】
前記銅膜の成膜前にチタンまたはチタン酸化物からなる膜の表面に生成したチタンの酸化層を、プラズマエッチングにより除去することを特徴とする請求項１４記載の薄膜トランジスタ基板の製造方法。
【請求項１８】
対向配置された一対の基板の間に液品が挟持され、前記一対の基板の一方が請求項９又は１０又は１１に記載の薄膜トランジスタ基板であることを特徴とする液品表示装置。
【発明の詳細な説明】
技術分野
本発明は、低抵抗の銅を電極や配線材料に用いた配線とこれを用いた薄膜トランジスタ（ＴＦＴ）基板及びその製造方法と液晶表示装置に関する。
背景技術
一般に、液晶表示装置に備えられる基板としては、薄膜トランジスタ（ＴＦＴ）基板が知られている。
図３３と図３４は、ゲート配線Ｇとソース配線Ｓなどの部分を基板８６上に備えた一般的な薄膜トランジスタ基板の一構造例を示すものである。図３３と図３４に示す薄膜トランジスタ基板において、ガラスなどの透明の基板８６上に、ゲート配線Ｇとソース配線Ｓとがマトリクス状に配線されている。また、ゲート配線Ｇとソース配線Ｓとで囲まれた領域が画素部８１とされ、各画素部８１には薄膜トランジスタ８３が設けられている。
薄膜トランジスタ８３はエッチストッパ型の一般的な構成のものであり、Ａｌ又はＡｌ合金などの導電材料からなるゲート配線Ｇとこのゲート配線Ｇから引き出して設けたゲート電極８８上に、ゲート絶縁膜８９を設け、このゲート絶縁膜８９上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜９０をゲート電極８８に対向させて設け、更にこの半導体能動膜９０上にＡｌ又はＡｌ合金などの導電材料からなるドレイン電極９１とソース電極９２とを相互に対向させて設けて構成されている。なお、半導体能動膜９０の両側の上部側にはリンなどのドナーとなる不純物を高濃度にドープしたアモルファスシリコンなどのオーミックコンタクト膜９０ａ、９０ａが形成され、それら上に形成されたドレイン電極９１とソース電極９２と、半導体能動膜９０とで挟まれた状態でエッチングストッパー９３が形成されている。また、ドレイン電極９１の上からドレイン電極９１の側方側にかけてインジウム酸化錫（以下、ＩＴＯと略記する。）からなる透明画素電極９５が接続されている。
そして、ゲート絶縁膜８９と透明画素電極９５とドレイン電極９１とソース電極９２などの上を覆ってこれらの上にパッシベーション膜９６が設けられている。このパッシベーション膜９６上には図示略の配向膜が形成され、この配向膜の上方に液晶が設けられてアクティブマトリクス液晶表示装置が構成されていて、透明画素電極９５によって液晶の分子に電界を印加すると液晶分子の配向制御ができるようになっている。
図３３と図３４に示した薄膜トランジスタ基板を製造する方法としては、アルミニウムまたはアルミニウム合金からなるターゲットを用い、該ターゲットに直流電力を印加する通常のスパッタ法などの薄膜形成手段によりガラス基板８６上にＡｌ又はＡｌ合金層を形成後、フォトリソグラフィー法によりゲート形成位置以外の場所のＡｌ又はＡｌ合金層を除去してゲート電極８８を形成した後、ＣＶＤ法などの薄膜形成手段によりＳｉＯ２やＳｉＮｘからなるゲート絶縁膜８９、半導体能動膜９０、エッチングストッパー９３を形成し、ついでこれらの上に上述のスパッタ法、フォトリソグラフィー法によりオーミックコンタクト膜９０ａ、ドレイン電極９１及びソース電極９２を形成し、ついで形成したドレイン電極９１及びソース電極９２をマスクして、オーミックコンタクト膜９０ａの一部を除去してオーミックコンタクト膜９０ａを分割した後、ＣＶＤ法などによりパッシベーション膜９６を形成することにより、薄膜トランジスタ基板が得られる。
ところで、近年、液晶表示装置の高速化等に伴い、ゲート電極、ゲート配線、ソース配線、ドレイン配線などの電極や配線の抵抗による信号伝達の遅延の問題が顕在化されており、このような問題を解決するために電極や配線を構成する材料としてＡｌまたはＡｌ合金より低抵抗の銅の使用が検討されている。この銅配線は、ＡｌまたはＡｌ合金から配線を構成する場合と同様に通常のスパッタ法によりＣｕ層を形成後、フォトリソグラフィー法により配線形成位置以外の場所のＣｕ層を除去することにより形成できる。
しかしながら図３３と図３４に示したような構造の薄膜トランジスタ基板が備えられた液晶表示装置において、ゲート電極８８などの電極やゲート配線Ｇなどの配線の材料（以下、配線材料と略記する。）として銅を用いると、銅が薬液に弱いため、後工程で他の層をエッチングする際に使用される酸化力のある酸系エッチング剤が銅膜にしみ込んで来たときにこの銅膜がエッチングされて損傷を受けることがあり、さらに損傷が進行すると下地膜としての基板８６から剥離したり、断線不良が生じることがあるため、用いるエッチング剤が制限されてしまうという問題があった。
また、配線材料として銅を用いると、フォトリソグラフィー工程で使用されるレジスト剥離液が銅膜にしみ込んで来たときにこのレジスト剥離液により銅膜が腐食することがあった。
また、銅膜のエッチングメカニズムは、銅膜表面を酸化してエッチングを行うものであるが、エッチング前に空気中の水分や酸素により銅膜の表面にＣｕＯやＣｕ２Ｏなどの酸化層ができてしまうと、酸化力のないエッチング剤でもエッチングされて損傷を受け、さらには断線不良が生じるという問題があった。そこで、表面にＣｕＯやＣｕ２Ｏなどの酸化層の発生を防止できるＣｕ系配線材料として、Ｃｕ合金が考えられているが、Ｃｕ合金はＣｕに比べて配線比抵抗が大きくなってしまい、低抵抗の材料を用いる効果があまり期待できなくなってしまう。
また、ゲート電極８８を銅膜から構成すると、Ｃｕがゲート絶縁膜８９に拡散し、絶縁耐圧不良が生じるという問題があり、さらに、基板８６がガラス基板であると、ゲート電極８８に基板８６中のＳｉがゲート電極８８に入り込み、ゲート電極８８の抵抗が上昇してしまう。また、ドレイン電極９１やソース電極９２を銅膜から構成すると、各電極９１，９２と半導体能動膜９０との間で元素の相互拡散が生じ、半導体能動膜の特性が劣化してしまうという問題があった。
発明の開示
本発明は上記事情に鑑みてなされたもので、低抵抗の銅を配線材料として用いる場合に、水分や酸素に対する耐酸化性を向上でき、しかもエッチング剤やレジスト剥離液などに対する耐腐食性を向上でき、下地との密着性を向上でき、さらに隣接膜との間での元素の相互拡散を防止できる配線とこれを用いた薄膜トランジスタ基板およびその製造方法と、そのような薄膜トランジスタ基板を備えた液晶表示装置を提供することを課題とする。
本発明の配線は、上記課題を解決するために、銅層の周囲に、チタンまたはチタン酸化物からなる被膜を有することを特徴とする。ここでの被膜の具体例としては、チタン原子数に対する酸素原子数の比が１対０乃至１対２である組成の皮膜などを挙げることができ、より具体的には、チタン被膜、酸化チタン被膜などが挙げられる。
また、本発明の配線は、上記課題を解決するために、銅層の周囲に、モリブデンまたはモリブデン酸化物からなる被膜を有することを特徴とするものであってもよい。ここでの被膜の具体例としては、モリブデン原子数に対する酸素原子数の比が１対０乃至１対３である組成の被膜などを挙げることができ、より具体的には、モリブデン被膜、酸化モリブデン被膜などが挙げられる。
また、本発明の配線は、上記課題を解決するために、銅層の周囲に、クロムまたはクロム酸化物からなる被膜を有することを特徴とするものであってもよい。ここでの被膜の具体例としては、クロム原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜などを挙げることができ、より具体的にはクロム被膜、酸化クロム被膜などが挙げられる。
さらにまた、本発明の配線は、上記課題を解決するために、銅層の周囲に、タンタルまたはタンタル酸化物からなる被膜を有することを特徴とするものであってもよい。ここでの被膜の具体例としては、タンタル原子数に対する酸素原子数の比が１対０乃至１対２．５である組成の被膜などを挙げることができ、より具体的には、タンタル被膜、酸化タンタル被膜などが挙げられる。
上記の銅層の周囲に形成される上記被膜の厚みは、５乃至３０ｎｍ程度とすることが好ましく、より好ましくは５乃至２０ｎｍストローム程度である。上記被膜の厚みが５ｎｍ未満であると、薄すぎて水分や酸素に対する耐酸化性ならびにエッチング剤やレジスト剥離液などに対する耐腐食性をあまり向上できず、また、隣接膜との間の元素の相互拡散が生じる場合がある。また、３０ｎｍを超えて厚くしても目的とする効果が飽和する一方で成膜時間が増加し、また、配線比抵抗が上昇してしまう。
また、本発明の配線で、銅層の周囲に、チタンまたはチタン酸化物からなる被膜を有するものにおいては、上記被膜は、チタン膜と、チタン酸化物からなる膜とを有してなるものであってもよく、具体例としては、チタン膜と、チタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものなどが挙げられる。
また、本発明の配線で、銅層の周囲に、チタンまたはチタン酸化物からなる被膜を有するものにおいては、上記被膜は、上記銅層の周囲に形成されたチタン膜と該チタン膜の表面に形成されたチタン酸化物からなる膜とを有してなるものであってもよく、具体例としては、上記銅層の周囲に形成されたチタン膜と該チタン膜の表面に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものなどが挙げられる。
また、本発明の配線で、銅層の周囲に、チタンまたはチタン酸化物からなる被膜を有するものにおいては、上記被膜は、上記銅層の周囲の一部に形成されたチタン膜と、上記銅層の周囲の残部に形成されたチタン酸化物からなる膜とを有してなるものであってもよく、具体例としては、上記銅層の周囲の一部に形成されたチタン膜と、上記銅層の周囲の残部に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものなどが挙げられる。
また、本発明の配線で、銅層の周囲に、クロムまたはクロム酸化物からなる被膜を有するものにおいては、上記被膜は、クロム膜と、クロム酸化物からなる膜とを有してなるものであってもよく、具体例としては、クロム膜と、クロム原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものなどが挙げられる。
また、本発明の配線で、銅層の周囲に、クロムまたはクロム酸化物からなる被膜を有するものにおいては、上記被膜は、上記銅層の周囲に形成されたクロム膜と該クロム膜の表面に形成されたクロム酸化物からなる膜とを有してなるものであってもよく、具体例としては、上記銅層の周囲に形成されたクロム膜と該クロム膜の表面に形成されたクロム原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものなどが挙げられる。
また、本発明の配線で、銅層の周囲に、クロム又はクロム酸化物からなる被膜を有するものにおいては、上記被膜は、上記銅層の周囲の一部に形成されたクロム膜と、上記銅層の周囲の残部に形成されたクロム酸化物からなる膜とを有してなるものであってもよく、具体例としては、上記銅層の周囲の一部に形成されたクロム膜と、上記銅層の周囲の残部に形成されたクロム原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものなどが挙げられる。
本発明の薄膜トランジスタ基板は、上記課題を解決するために、上記のいずれかの構成の本発明の配線を有することを特徴とする。
また、本発明の薄膜トランジスタ基板は、上記課題を解決するために、基体上にＴｉＮ膜を介して上記のいずれかの構成の本発明の配線を設けたことを特徴とする。
また、本発明の薄膜トランジスタ基板は、銅層の周囲に、チタンまたはチタン酸化物からなる被膜を有する配線を基体上にＴｉＮ膜を介して設けたことを特徴とするものであってもよい。チタンまたはチタン酸化物からなる被膜の具体例としては、チタン原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜などが挙げられる。
また、本発明の薄膜トランジスタ基板は、銅層の表面に、チタンまたはチタン酸化物からなる被膜を有する配線の被膜が、基体上にＴｉＮ膜を介して設けられたものであってもよい。ここでの配線の被膜は、上記銅層の表面に形成されたチタン膜と該チタン膜の表面に形成されたチタン酸化物からなる膜とを有するものであってもよい。ここでのチタン酸化物からなる膜の具体例としては、チタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有するものなどが挙げられる。
上記ＴｉＮの厚みは、１０乃至５０ｎｍ程度とすることが好ましい。上記ＴｉＮの厚みが１０ｎｍ未満であると、上記配線の銅層と基体の間に、上記のバリヤー層として作用する被膜が形成されていない場合、あるいは、上記被膜の厚みが十分でない場合に、上記基体や、ＳｉＯ２、ＳｉＯＮ、ＳｉＯｘなどの隣接膜から拡散してきた元素が配線内に入り込むのを防止する効果が不十分である。また、５０ｎｍを超えて厚くしても目的とする効果が飽和する一方で成膜時間が増加してしまう。
本発明に係わる配線にあっては、上述のような構成とすることにより、レジスト剥離液やエッチング液などの薬液や水分に強い保護層や隣接膜との間での元素の相互拡散を防止するバリヤー層としての被膜が銅層の周囲に形成されたこととなり、あるいはレジスト剥離液やエッチング液などの薬液や水分に強い保護層としての被膜が銅層の表面に形成されたこととなる。
このような配線を有する本発明の薄膜トランジスタ基板によれば、後工程で他の層をエッチングする際に使用される酸化力のある酸系エッチング剤が銅配線にまでしみ込んで来ても銅層の周囲あるいは表面に保護層として作用する上記被膜が形成されているので、配線がエッチング剤により損傷を受けにくく、配線が下地から剥離するのを防止できるうえ断線不良の発生を防止でき、また、用いるエッチング剤の自由度が大きい。
また、フォトリソグラフィー工程で使用されるレジスト剥離液が配線にまでしみ込んで来ても本発明に用いられる配線は銅層の周囲あるいは表面に保護層として作用する上記被膜が形成されているので、レジスト剥離液による配線の腐食を防止できる。
また、本発明に係わる配線は、銅層の周囲あるいは表面に上記被膜が形成されているので、エッチング前に水分の存在により配線の表面に酸化層が形成されることがなくなり、酸化力のないエッチング剤により損傷を受けにくく、断線不良の発生を防止できる。また、銅層の周囲にバリヤー層として作用する上記被膜が形成されているので、隣接膜から元素が拡散してきても上記被膜により配線への原子の拡散が阻害され、隣接膜からの元素の拡散に起因する配線抵抗の上昇を防止でき、また、銅層のＣｕ原子が隣接膜に拡散するのを上記被膜により阻害できるので、銅層からのＣｕ原子の拡散に起因する絶縁耐圧不良を防止できるうえ、半導体能動膜の特性の劣化を防止できる。
また、銅層の表面にバリヤー層として作用する上記被膜を形成した配線にあっては、この配線の上側や側方の隣接膜（上記被膜の上側や側方の隣接膜）から元素が拡散してきても上記被膜により配線への原子の拡散が阻害され、隣接膜からの元素の拡散に起因する配線抵抗の上昇を防止でき、また、上記被膜により銅層のＣｕ原子がこの配線の上側や側方の隣接膜に拡散するのを阻害されるので、銅層からのＣｕ原子の拡散に起因する絶縁耐圧不良を防止できるうえ、半導体能動膜の特性の劣化を防止できる。
また、銅層の周囲あるいは表面が上記被膜により覆われているので、この配線上にＣＶＤ法等により酸化珪素からなる絶縁膜やパッシベーション膜を形成する際に、上記銅層を構成するＣｕと絶縁膜等の形成材料のＳｉＨ４ガスとの反応を防止できるので、上記反応に起因して銅層の表面に針状突起が生じることがなく、該針状突起により絶縁抵抗不良が起こるのを防止できる。
また、本発明に係わる配線は、ＩＴＯやＩＺＯなどの透明導電膜からなる画素電極と直接接触させても、配線材料としてアルミニウムを用いる場合のようにＩＴＯやＩＺＯ中の酸素が配線を酸化することがなく、ＩＴＯやＩＺＯとのコンタクト抵抗が低い。
さらに、本発明の薄膜トランジスタ基板において、上記配線と上記基体との間にＴｉＮ膜を設けたものにあっては、上記配線を構成する銅層の下面と基体の間に上記のようなバリヤー層として作用する被膜が設けられていなくても、あるいは、上記銅層の下面と基体の間の上記被膜の厚みが薄くても、上記配線と上記基体との間にＴｉＮ膜が設けられているので、上記基体や隣接膜から配線に元素が拡散してきても上記ＴｉＮ膜により配線への原子の拡散が阻害され、上記基体や隣接膜からの元素の拡散に起因する配線抵抗の上昇の防止効果が優れる。また、上記ＴｉＮ膜によって、上記配線の密着性が向上する。
従って、本発明の薄膜トランジスタ基板によれば、低抵抗の銅を配線材料として用いる特性を損なうことなく、水分や酸素に対する耐酸化性を向上でき、しかもエッチング剤やレジスト剥離液などに対する耐性を向上できるので、下地膜との密着性を向上でき、断線不良や腐食を防止でき、また、用いるエッチング剤の自由度が大きいので、銅配線形成後の工程が制約されにくく、さらに、隣接膜との間での元素の相互拡散を防止できるので、絶縁耐圧が良好で半導体能動膜の特性が良好な薄膜トランジスタ基板を提供できる。
本発明の薄膜トランジスタ基板の製造方法は、上記課題を解決するために、チタン、モリブデン、クロム、タンタルのうちから選択されたいずれかの金属膜を形成した基体の上記金属膜上に、銅からなるターゲットを使用して銅膜を成膜し、該銅膜と上記金属膜とを所望配線形状にパターニングし、ついで前記基体をアニール処理して前記パターニングした銅膜上にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜を形成することを特徴とする。
上記の構成の本発明の薄膜トランジスタの製造方法において、上記アニール条件は、４００°Ｃ乃至１２００℃程度で、３０分間乃至１時間程度である。アニール温度が４００℃未満であると低温すぎて、配線形成用の銅膜中に金属膜中の元素を十分引き込むことができない。１２００℃を越えると、温度が高くなりすぎて、銅膜が融解し抵抗の低い銅配線が形成できない。
本発明の薄膜トランジスタ基板の製造方法によれば、上記のいずれかの構成の本発明の配線を有する薄膜トランジスタ基板を製造できる。それは、チタン、モリブデン、クロム、タンタルのうちから選択されたいずれかの金属膜を形成した基体の金属膜上に、例えば、銅からなるターゲットを使用した２周波励起型スパッタ装置を用いて非酸化雰囲気下で銅膜を成膜する成膜工程により、上記金属膜中の元素を銅膜中に引き込むことができる。この後、該銅膜と上記金属膜とを所望配線形状にパターニングするパターニング工程を行って銅層を形成し、ついで前記基体をアニール処理すると、上記銅膜中に引き込まれた金属元素が上記銅層の表面に拡散するので、上記銅層の周囲にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜を形成することができる。このように基体上に形成した金属膜の元素を銅膜形成時に銅膜中に引き込み、さらにアニール処理することにより上記金属膜の元素を銅層の表面に拡散させることにより保護層やバリヤー層として作用する被膜を形成すると、銅層上にスパッタ法等により上記被膜を積層する場合と比べて、配線の厚みを薄くでき、しかもこの配線の被膜は、厚みが薄くても上述のように水分やレジスト剥離液に対する耐酸化性やエッチング剤などに対する耐酸性を十分向上できる。
また、本発明の薄膜トランジスタの製造方法は、上記の課題を解決するために、基体上にＴｉＮ膜を成膜し、ついで上記ＴｉＮ膜上にチタンまたはチタン酸化物からなる膜を成膜し、ついで上記チタンまたはチタン酸化物からなる膜上に銅からなるターゲットを使用して銅膜を成膜して積層膜とし、該積層膜を所望配線形状にパターニングし、ついで上記基体をアニール処理して上記パターニングした銅膜上にチタンまたはチタン酸化物からなる被膜を形成することを特徴とする方法であってもよい。ここでのチタンまたはチタン酸化物からなる膜の具体例としては、チタン原子数に対する酸素原子数の比が１対０乃至１対２であるチタン系膜などを挙げることができる。また、チタンまたはチタン酸化物からなる被膜の具体例としては、チタン原子数に対する酸素原子数の比が１対０乃至１対２であるチタン被膜などを挙げることができる。
上記の構成の本発明の薄膜トランジスタの製造方法において、上記アニール条件は、３００°Ｃ乃至１２００℃程度で、３０分間乃至１時間程度である。アニール温度が３００℃未満であると低温すぎて、配線形成用の銅膜中に金属膜中の元素を十分引き込むことができず、銅層の表面に良好なチタンまたたチタン酸化物からなる被膜を形成できない。１２００℃を越えると、温度が高くなりすぎて、銅膜が融解し抵抗の低い銅配線が形成できない。
かかる構成の薄膜トランジスタ基板の製造方法によれば、上記のいずれかの構成の配線がＴｉＮ膜を介して設けた薄膜トランジスタ基板を製造できる。それは、チタン系膜をＴｉＮ膜を介して形成した基体のチタンまたはチタン酸化物からなる膜上に、例えば、銅からなるターゲットを使用した２周波励起型スパッタ装置を用いて非酸化雰囲気下で銅膜を成膜する成膜工程により、上記チタンまたはチタン酸化物からなる膜中のチタン元素を銅膜中に引き込むことができる。この後、上記チタンまたはチタン酸化物からなる膜と銅膜とからなる積層膜を所望配線形状にパターニングするパターニング工程を行って銅層を形成し、ついで上記基体をアニール処理すると、上記銅膜中に引き込まれたチタン元素を上記銅層の表面に拡散するので、上記銅層の周囲または表面に保護層やバリヤー層として作用するチタンまたはチタン酸化物からなる被膜を形成することができる。このようにして製造される薄膜トランジスタ基板の配線の被膜は、上記銅層の周囲に形成される場合と、上記銅層の表面に形成される場合があるが、それはチタンまたはチタン酸化物からなる膜の厚みや基体をアニール処理する際のアニール温度等のアニール条件をコントロールすることにより制御できる。
また、上記の薄膜トランジスタの製造方法においては、上記ＴｉＮ膜上に成膜するチタンまたはチタン酸化物からなる膜の膜厚を１０ｎｍ乃至２０ｎｍとすることが好ましい。チタンまたはチタン酸化物からなる膜の膜厚を２０ｎｍ以下とすることで、抵抗上昇が少なく、配線材料としてＣｕを用いる効果が顕著に現れる。一方、チタンまたはチタン酸化物からなる膜の膜厚を３０ｎｍを超えて厚くしても、配線材料としてＡｌを用いたときと同じ程度まで抵抗が上昇してしてしまうため、Ｃｕを用いる意義がなくなってしまう。また、チタンまたはチタン酸化物からなる膜の膜厚が１０ｎｍ未満では、アニール処理によりＣｕ層の表面に拡散するチタン元素が少なく、銅層の周囲または表面に形成されるチタン原子数に対する酸素原子数の比が１対０乃至１対２であるチタンまたはチタン酸化物からなる被膜の厚みが薄く、保護層やバリヤー層としての効果が十分得られない。
また、上記の薄膜トランジスタの製造方法においては、上記銅膜の成膜前にチタンまたはチタン酸化物からなる膜の表面に生成したチタンの酸化層をプラズマエッチングにより除去することにより、基体をアニール処理して銅膜中に引き込まれたチタン元素を上記銅層の表面に拡散させるためのアニール温度を下げることができる。
また、上記のいずれかの構成の本発明の薄膜トランジスタの製造方法によれば、上記金属膜が形成された基体上あるいは上記チタンまたはチタン酸化物からなる膜がＴｉＮ膜を介して形成された基体上に２周波励起スパッタ法により銅膜を成膜する成膜工程と、該銅膜のパターニング工程と、上記基体のアニール工程により、本発明に係わる配線を基体上に容易に形成できるので製造工程が複雑になることがない。
さらに、上記のいずれかの構成の本発明の薄膜トランジスタ基板の製造方法は、低温工程で基体上に本発明の配線を形成できるので、６００°Ｃ以上の加熱に耐えられないガラス基板などを基体として用いる場合にも適用できる。
また、上記のいずれかの構成の本発明の薄膜トランジスタの製造方法においては、上記被膜に酸素を含有させてもよい。
上記アニール時の雰囲気に酸素を含まないで行うと酸素原子の含有割合が０原子％の被膜が得られ、また、上記アニール時の雰囲気の酸素分圧を順次増やすことにより、被膜中の酸素原子の含有割合を順次増加できる。
本発明に係わる液晶表示装置は、上記課題を解決するために、対向配置された一対の基板の間に液晶が挟持され、前記一対の基板の一方が上記のいずれかの構成の本発明の薄膜トランジスタ基板であることを特徴とする。
本発明の液晶表示装置によれば、低抵抗配線として銅配線を用いた本発明の薄膜トランジスタ基板が備えられているので、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高精細な表示に最適な表示装置等を容易に実現できるという利点がある。また、配線の下地からの剥離がなく、断線不良や腐食の発生がなく、しかも配線と隣接膜との間での元素の相互拡散を防止できる本発明の薄膜トランジスタ基板が備えられているので、特性の良好な液晶表示装置を提供できる。
発明を実施するための最良の形態
以下に本発明の各実施形態を詳細に説明するが、本発明はこれらの実施形態に限定されるものではない。
（第１実施形態）
図１は本発明の液晶表示装置の第１実施形態の要部を示すもので、この第１実施形態の液晶表示装置３０は、本発明の薄膜トランジスタ基板の実施形態のボトムゲート型の薄膜トランジスタ基板３１と、この薄膜トランジスタ基板３１に平行に隔離して設けられた透明の対向基板３２と、上記薄膜トランジスタ基板３１と対向基板３２との間に封入された液晶層３３を具備して構成されている。
上記薄膜トランジスタ基板３１には、図３３に示した従来の構造と同様に縦列の多数のソース配線と横列の多数のゲート配線が、対向基板３２の上面側から平面視した場合にマトリクス状になるように配列形成され、ソース配線とゲート配線とで囲まれた多数の領域のそれぞれが画素部とされ、各画素部に対応する領域にそれぞれＩＴＯ（インジウムスズ酸化物）等の透明導電材料からなる画素電極３５が形成されるとともに、各画素電極３５の近傍にボトムゲート型の薄膜トランジスタが設けられている。
図１はソース配線とゲート配線とで囲まれた１つの画素部に対応する領域に設けられた薄膜トランジスタの部分とその周囲部分を拡大して示すもので、薄膜トランジスタ基板３１には画素部が多数整列形成されて液晶表示装置３０としての表示画面が構成されている。
この形態の薄膜トランジスタ基板３１にあっては、各画素部において少なくとも表面が絶縁性である基板（基体）３６上にゲート電極４０が設けられ、このゲート電極４０と基板３６を覆ってゲート絶縁膜４１が設けられ、ゲート電極４０上のゲート絶縁膜４１上にゲート電極（配線）４０よりも小さな半導体能動膜４２が積層され、この半導体能動膜４２の両端部上にｎ＋層などからなるオーミックコンタクト膜４３、４４が、半導体能動膜４２の端部と位置を合わせ、半導体能動膜４２の中央部側に間隙をあけて相互に隔離して積層されている。ここでの基板３６としては、ガラス基板や、表面にＳｉＮｘ膜３６ａが形成された基板を用いることもできる。
ここでゲート電極４０は、銅層４０ａの周囲に被膜４０ｂを有してなるものである。被膜４０ｂは、チタンまたはチタン酸化物からなる被膜、モリブデンまたはモリブデン酸化物、クロムまたはクロム酸化物からなる被膜、タンタルまたはタンタル酸化物からなる被膜のうちいずれかの被膜である。上記チタンまたはチタン酸化物からなる被膜の具体例としては、チタン原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜が挙げられる。また、上記モリブデンまたはモリブデン酸化物からなる被膜の具体例としては、モリブデン原子数に対する酸素原子数の比が１対０乃至１対３である組成の被膜が挙げられる。また、上記クロムまたはクロム酸化物からなる被膜の具体例としては、クロム原子数に対する酸素原子数の比が１対０乃至１対１．５である組成の被膜が挙げられる。また、上記タンタルまたはタンタル酸化物からなる被膜の具体例としては、タンタル原子数に対する酸素原子数の比が１対０乃至１対２．５である組成の被膜のうちのいずれかの被膜が挙げられる。
上記被膜４０ｂは、チタン膜と、チタン酸化物からなる膜とを有してなるものであってもよく、具体例としては、チタン膜と、チタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものであってもよく、より具体的には図２に示すように銅層４０ａの周囲に形成されたチタン膜４０ｆと該チタン膜４０ｆの表面に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜４０ｇとを有してなるものや、図３に示すように銅層４０ａの周囲の一部に形成されたチタン膜４０ｈと、銅層４０ａの周囲の残部に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜４０ｉとを有してなるものであってもよい。
また、上記被膜４０は、クロム膜と、クロム酸化物からなる膜とを有してなるものであってもよく、具体例としては、クロム膜と、クロム原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有してなるものであってもよく、より具体的には、銅層４０ａの周囲に形成されたクロム膜と、該クロム膜の表面に形成されたクロム原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などクロム酸化物からなる膜とを有してなるものや、銅層４０ａの周囲の一部に形成されたクロム膜と、銅層４０ａの周囲の残部に形成されたクロム原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのクロム酸化物からなる膜とを有してなるものであってもよい。
次に、図１の左側（図１に示す画素電極３５から離れた側）のオーミックコンタクト膜４３の上面と左側面とその下の半導体能動膜４２の左側面とそれらに連続するゲート絶縁膜４１の上面の一部分を覆って、即ち、半導体能動膜４２とオーミックコンタクト膜４３の重なり部分（重畳部分）を覆ってソース電極４６が形成されている。ここでのソース電極４６は、銅層４６ａの周囲に被膜４６ｂを有してなるものである。被膜４６ｂは、上記ゲート電極４０の被膜４０ｂと同様の被膜からなるものである。また、この被膜４６ｂは、ゲート電極４０の被膜４０ｂと同様に、チタン膜と、チタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜とを有してなるものであってもよい。
また、図１の右側（図１に示す画素電極３５に近い側）のオーミックコンタクト膜４４の上面と右側面とその下の半導体能動膜４２の右側面とそれらに連続するゲート絶縁膜４１の上面の一部分を覆って、即ち、半導体能動膜４２とオーミックコンタクト膜４３の重畳部分を覆ってドレイン電極４８が形成されている。ここでのドレイン電極４８は、銅層４８ａの周囲に被膜４８ｂを有してなるものである。被膜４８ｂは、上記ゲート電極４０の被膜４０ｂと同様の被膜からなるものである。また、この被膜４８ｂは、ゲート電極４０の被膜４０ｂと同様に、チタン膜と、チタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜とを有してなるものであってもよい。
また、これらの各膜の上にはこれらを覆ってパッシベーション膜４９が設けられ、ドレイン電極４８の右側端部上のパッシベーション膜４９上には画素電極３５が形成されていて、この画素電極３５はパッシベーション膜４９に形成されたコンタクトホール（導通孔）５０に設けた接続導体部５１を介してドレイン電極４８に接続されている。
一方、薄膜トランジスタ基板３１に対して設けられている対向基板３２の液晶側には、対向基板３２側から順にカラーフィルタ５２と共通電極膜５３とが積層されている。上記カラーフィルタ５２は、表示に寄与しない薄膜トランジスタ部分やゲート配線部分およびソース配線部分を覆い隠すためのブラックマトリクス５４と、画素電極３５を設けた画素領域で表示に寄与する部分を通過する光を透過させ、更に、カラー表示をするためのカラー画素部５５を主体として構成されている。これらのカラー画素部５５は、液晶表示装置がカラー表示の構造の場合に必要とされ、画素部毎に設けられているが、隣接する画素部において色違いとなるように、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３元色のものが色の偏りがないように規則的にあるいはランダムに配置される。
なお、図１に示す断面構造では薄膜トランジスタ基板３１の液晶側と対向基板３２の液晶側に設けられる配向膜は省略してあるとともに、薄膜トランジスタ基板３１の外側と対向基板３２の外側に設けられる偏光板を省略してある。
図１に示す液晶表示装置３０に備えらた薄膜トランジスタ基板３１にあっては、後工程で他の層をエッチングする際に使用される酸化力のある酸系エッチング剤がゲート電極４０やソース電極４６やドレイン電極４８にまでしみ込んで来ても銅層４０ａ，４６ａ，４８ａの周囲にそれぞれ保護層として作用する上記被膜４０ｂ，４６ｂ，４８ｂが形成されているので、各電極がエッチング剤により損傷を受けにくく、各電極が下地から剥離するのを防止できるうえ断線不良の発生を防止でき、また、用いるエッチング剤の自由度が大きい。
また、フォトリソグラフィー工程で使用されるレジスト剥離液がゲート電極４０やソース電極４６やドレイン電極４８にまでしみ込んで来ても銅層４０ａ，４６ａ，４８ａの周囲にそれぞれ上記被膜４０ｂ，４６ｂ，４８ｂが形成されているので、レジスト剥離液により各電極の表面の腐食を防止できる。
また、ゲート電極４０やソース電極４６やドレイン電極４８は、銅層４０ａ，４６ａ，４８ａの外周面にそれぞれ上記被膜４０ｂ，４６ｂ、４８ｂが形成されているので、エッチング前に水分の存在により各電極の表面に酸化層が形成されることがなくなり、酸化力のないエッチング剤により損傷を受けにくく、断線不良の発生を防止できる。また、ゲート電極４０やソース電極４６やトレイン電極４８は、それぞれ被膜４０ｂ，４６ｂ、４８ｂを有しているので、これら電極上にＣＶＤ法等により絶縁膜４１やパッシベーション膜４９を形成する際に、電極４０，４６，４８を構成するＣｕと絶縁膜等の形成材料のＳｉＨ４ガスとの反応を防止できるので、上記反応に起因して銅層の表面に針状突起が生じることがなく、該針状突起により絶縁抵抗不良が起こるのを防止できる。
また、ゲート電極４０やソース電極４６やドレイン電極４８は、銅層４０ａ，４６ａ，４８ａの外周面にそれぞれバリヤー層として作用する上記被膜４０ｂ，４６ｂ、４８ｂが形成されているので、基体３６からＳｉが拡散してきても上記被膜４０ｂによりゲート電極４０への原子の拡散が阻害され、ゲート電極４０の抵抗の上昇を防止でき、また、銅層４０ａからＣｕ原子がゲート絶縁膜４１に拡散しようとしても被膜４０ｂにより上記Ｃｕ原子のゲート絶縁膜４１への拡散が阻害され、銅層４０ａからのＣｕ原子の拡散に起因する絶縁耐圧不良を防止でき、銅層４６ａ，４８ａからＣｕ原子が半導体能動膜４２に拡散しようとしても被膜４６ｂ，４８ｂにより上記Ｃｕ原子の拡散が阻害され、銅層４６ａ，４８ａからのＣｕ原子の拡散に起因する半導体能動膜４２の特性の劣化を防止できる。
また、電極４８は、ＩＴＯからなる画素電極と直接接触させても、配線材料としてアルミニウムを用いる場合のようにＩＴＯ中の酸素が電極４８を酸化することがなく、ＩＴＯとのコンタクト抵抗が低い。
従って、実施形態の薄膜トランジスタ基板３１によれば、低抵抗の銅を配線材料として用いる特性を損なうことなく、水分や酸素に対する耐酸化性を向上でき、しかもエッチング剤やレジスト剥離液などに対する耐性を向上できるので、下地膜との密着性を向上でき、断線不良や腐食を防止でき、また、用いるエッチング剤の自由度が大きいので、銅配線形成後の工程が制約されにくく、さらに、隣接膜との間での元素の相互拡散を防止できるので、絶縁耐圧が良好で半導体能動膜の特性が良好な薄膜トランジスタ基板を提供できる。
第１実施形態の液晶表示装置３０によれば、上述のような薄膜トランジスタ基板３１が備えられているので、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高精細な表示に最適な表示装置を容易に実現できるという利点がある。また、下地からの配線の剥離がなく、断線不良や腐食の発生がなく、しかも配線と隣接膜との間での元素の相互拡散を防止できる薄膜トランジスタ基板３１が備えられているので、特性の良好な液晶表示装置を提供できる。
次に、本発明の薄膜トランジスタ基板の製造方法を図１に示す構造の薄膜トランジスタ基板を製造する方法に適用した実施形態例について説明する。
図４は、第１実施形態の薄膜トランジスタ基板の製造方法に好適に用いられる薄膜の製造装置の成膜室を示す概略構成図であり、図５は、薄膜の製造装置の全体構成を示す平面図であり、図６は、図５に示す薄膜の製造装置の一部を拡大した側面図である。
図４は、減圧状態に保持可能な成膜室を示し、この成膜室６０は、図５に示すように搬送室６１の側部にゲートバルブ６２を介して接続されている。
上記搬送室６１の周囲には成膜室６０の他に、ロータ゛ー室６３とアンロータ゛ー室６４とストッカーチャンバ６５がそれぞれ搬送室６１を囲むように接続され、搬送室６１とその周囲の各室との間にはそれぞれゲートバルブ６６、６７、６８が設けられている。以上の説明のように、成膜室６０と搬送室６１とロータ゛室６３とアンロータ゛ー室６４とストッカーチャンバ６５により薄膜の製造装置Ａ’が構成されている。
上記成膜室６０は、図４に示すように、その上部に第１の電極７０が設けられ、第１の電極７０の底面にターゲット７１が着脱自在に装着されているとともに、成膜室６０の底部には第２の電極７２が設けられ、第２の電極７２の上面に少なくとも表面が絶縁性である基板３６が着脱自在に装着されている。
上記ターゲット７１をなす材料としては、ゲート電極４０、ソース電極４６、ドレイン電極４８を形成する場合、チタン、モリブデン、クロム、タンタルのうちから選択されたいずれかの金属と、銅が用いられ、ａ−Ｓｉ：ｎ＋層を形成する場合、ｎ型ａ−Ｓｉ：ｎ＋生成用のＰドープＳｉが用いられる。上記基板３６としては、薄膜トランジスタ基板を製造する場合にはガラス基板を好適に用いることができる。なお、上記ターゲット７１の装着には静電チャックなどの通常知られたターゲット装着機構を用いることができる。
上記第１の電極７０は、導電性材料からなる母体７０ａとこの母体７０ａの表面に形成された酸化膜、窒化膜あるいはフッ化膜などからなる保護層７０ｂとから構成されている。
そして、上記第１の電極７０には第１の交流電源７５が接続されるとともに、第１の電極７０と第１の交流電源７５との間には整合回路７５ａが組み込まれていて、この整合回路７５ａは高周波電力の反射波をゼロにする作用を奏する。また、第１の電極７０には、インピーダンス調整用のローパスフィルタなどのバンドパスフィルタ７７を介して直流電源７８が接続されている。このバンドパスフィルタ７７は、直流電源７８に高周波が乗らないように回路のインピーダンスを無限大に調整するものである。
更に、上記第２の電極７２にも第２の交流電源８０が接続されるとともに、第２の電極７２と第２の交流電源８０の間には上記整合回路７５ａと同様の作用を奏する整合回路８０ａが組み込まれている。
なお、上記成膜室６０には、真空引き用およびガス排気用の排気ユニット６０ａ、成膜室６０内への反応ガス供給機構６０ｂ等を含んでいるが図４では説明の簡略化のためにこれらを簡略化して記載した。
次に、上記搬送室６１には、リンク式の搬送機構（マジックハンド）６９が設けられ、この搬送機構６９は搬送室６１の中心部に立設された支軸７４を支点として回動自在に設けられ、ストッカーチャンバ６５に配置されているカセット７９からターゲット７１を取り出して必要に応じて成膜室６０に搬送し、成膜室６０の第１の電極７０にターゲット７１を装着できるようになっている。
なお、上記カセット７９にはダミーターゲット７１ａも収納されていて、必要に応じてダミーターゲット７１ａも成膜室６０に搬送できるようになっている。
図４乃至図６に示す薄膜の製造装置は、１つの成膜室６０で１つ以上の薄膜（例えば、ゲート電極４０を形成するための金属膜と銅膜と、ゲート絶縁膜４１と、半導体能動膜４２と、オーミックコンタクト膜４３，４４と、ソース電極４６を形成するための金属膜と銅膜と、ドレイン電極４８を形成するための金属膜と銅膜、パッシベーション膜４９）を連続成膜することができる装置である。
即ち、成膜室６０において、ＣＶＤ成膜（ゲート絶縁膜・半導体能動膜・パッシベーション膜４９の成膜）とスパッタ成膜（オーミックコンタクト膜・ゲート電極を形成するための金属膜と銅膜・ソース電極を形成するための金属膜と銅膜・ドレイン電極を形成するための金属膜と銅膜の成膜）を電源を切り替えることにより行なうことができる。
まず、成膜室６０と搬送室６１とストッカーチャンバ６５を減圧したならば、ゲートバルブ６２と６８を開放して搬送機構６９によりガラス基板３６を第２の電極７２に装着する。この状態からゲートバルブ６２を閉じたならば、以下の工程に準じて基板３６上にゲート電極４０などの薄膜を順次形成する。
（１−１）ゲート電極用金属膜の成膜工程
成膜室６０をＡｒガス雰囲気とし、第１の電極７０にチタン、モリブデン、クロム、タンタルのうちから選択されたいずれかの金属からなるターゲット７１を装着し、第２の電極７２にはガラス基板３６を装着したままで、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、図７Ａに示すように基板３６上に膜厚５０ｎｍ程度の金属膜４０ｅを形成する。
なお、金属膜４０ｅの表面には、該金属膜４０を構成する金属元素と成膜室６０内の残留酸素が反応して金属の酸化層が形成されている場合があるため、その場合にはこの金属の酸化層を、プラズマエッチングにより除去しておくことが好ましい。ここでのプラズマエッチングは、成膜室６０をＡｒガス雰囲気とし、第１の電極７０にダミーターゲット７１ａを装着し、第２の電極７２には金属膜４０ｅを形成したガラス基板３６を装着したままで、第１の交流電源７５から第１の電源７０に高周波を供給し、負荷電位をフローティングしてプラズマを発生させるとともに、第２の電極７２に高周波電力を供給し基板３６に２００Ｗ程度の交流電力を２分程度印加することにより行われる。
（１−２）ゲート電極用銅膜の２周波励起スパッタ成膜工程
成膜室６０を非酸化雰囲気としてＡｒガス雰囲気とし、第１の電極７０に銅からなるターゲット７１を装着し、第２の電極にはガラス基板３６を装着したままで、直流電源７８を作動させて直流電力をターゲット７１に印加するとともに第２の交流電源８０を作動させて交流電力をガラス基板３６に印加する２周波励起スパッタ法により、銅膜のスパッタ成膜を行い、図７Ｂに示すように基板３６に形成された金属膜４０ｅ上に膜厚１５０ｎｍ程度の銅膜４０ｃを形成する。この工程では、基板３６に印加する交流電力は、０．１乃至５Ｗ／ｃｍ２程度である。このようにすると、銅膜４０ｃを構成するＣｕの結晶の粒径を小さくできるので、Ｃｕの結晶の粒界が多くなり、上記金属膜４０ｅ中の元素が銅膜４０ｃ中に引き込まれ、この引き込まれた元素の拡散が促進される。
（１−３）ゲート電極用金属膜及び銅膜のパターニング工程
銅膜４０ｃの表面にレジストを塗布してパターン露光し、エッチングにより銅膜４０ｃと金属膜４０ｅの不要部分を除去した後にレジストを剥離するパターニングを施して、図７Ｃに示すような所望の線幅の銅層（銅配線）４０ａと金属膜４０ｅの積層膜を形成する。
（１−４）基板（基体）の第一アニール工程
銅層４０ａと金属膜４０ｅの積層膜が形成された基板３６をＡｒガス雰囲気でアニール処理し、上記銅層４０ａ中に引き込まれた金属膜４０ｅの金属元素を上記銅層４０ａの表面に拡散し、図７Ｄに示すような上記銅層４０ａの周囲にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜４０ｂが形成されたゲート電極４０を得る。ここで形成された被膜４０ｂの厚みは、５ｎｍ乃至２０ｎｍ程度である。
ここでのアニール処理条件は、４００℃程度で２時間程度である。
また、アニール時の雰囲気に酸素を含ませないで行うと酸素原子の含有割合が０原子％の被膜４０ｂが得られ、また、上記アニール時の雰囲気の酸素分圧を順次増やすことにより、被膜４０ｂ中の酸素原子の含有割合を順次増加できる。
従って、基板３６上にチタンからなる金属膜４０ｅを形成した場合は、チタンまたはチタン酸化物からなる被膜４０ｂが形成され、より具体的には、チタン原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜４０ｂが形成され、モリブデンからなる金属膜４０ｅを形成した場合は、モリブデンまたはモリブデン酸化物からなる被膜４０ｂが形成され、より具体的にはモリブデン原子数に対する酸素原子数の比が１対０乃至１対３である組成の被膜４０ｂが形成され、クロムからなる金属膜４０ｅを形成した場合はクロムまたはクロム酸化物からなる被膜４０ｂが形成され、より具体的にはクロム原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜４０ｂが形成され、タンタルからなる金属膜４０ｅを形成した場合はタンタルまたはタンタル酸化物からなる被膜４０ｂが形成され、より具体適にはタンタル原子数に対する酸素原子数の比が１対０乃至１対２．５である組成の被膜４０ｂが形成される。
また、チタンからなる金属膜４０ｅの厚みや、アニール温度を４００°Ｃ乃至１２００°Ｃの範囲、アニール時間３０分間乃至１時間の範囲で変更することにより、図２に示すように銅層４０ａの周囲に形成されたチタン膜４０ｆと該チタン膜４０ｆの表面に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜４０ｇとを有してなる被膜４０ｂや、図３に示すように銅層４０ａの周囲の一部に形成されたチタン膜４０ｈと、銅層４０ａの周囲の残部に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜４０ｉとを有してなる被膜４０ｂを形成できる。
（１−５）ゲート絶縁膜（窒化ケイ素膜）４１のＣＶＤ成膜工程
成膜室６０をＳｉＨ４＋ＮＨ３＋Ｎ２混合ガス雰囲気とし、第１の電極７０にダミーターゲット７１ａを装着し、第１の交流電源７５から第１の電極７０に周波数２００ＭＨｚの高周波を供給し、負荷電位をフローティングしてプラズマを発生させて窒化ケイ素膜を基板３６上に堆積させるＣＶＤ成膜を行ない、図８Ａに示すようなゲート絶縁膜４１を形成する。このＣＶＤ成膜の場合は、第１の電極７０に装着されたダミーターゲット７１ａをスパッタしないように供給する周波数を大きく設定し、第１の電極７０にかかるイオンエネルギーを小さくするとともに、第２の電極７２に高周波電力を供給し、基板３６にかかるイオンエネルギーを制御する。
（１−６）半導体能動膜（ａ−Ｓｉ層）４２のＣＶＤ成膜工程
成膜室６０をＳｉＨ４＋Ｈ２混合ガス雰囲気とし、第１の電極７０にダミーターゲット７１ａを装着したままで第１の交流電源７５から第１の電極７０に周波数２００ＭＨｚ程度の高周波を供給し、更に、第２の交流電源８０から第２の電極７２に高周波電力を供給し、ガラス基板３６にかかるイオンエネルギーを制御してａ−Ｓｉ層の成膜を行い、半導体能動膜４２を形成する。
（１−７）オーミックコンタクト膜（ａ−Ｓｉ：ｎ＋層）４３ａのスパッタ成膜工程
成膜室６０をＡｒガス雰囲気とし、第１の電極７０にａ−Ｓｉ：ｎ＋層生成用のＰドープＳｉからなるターゲット７１を装着し、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、半導体能動膜４２上にオーミックコンタクト膜４３ａを形成する。
（１−８）半導体能動膜とオーミックコンタクト膜のパターニング工程
オーミックコンタクト膜４３ａの表面にレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して、図８Ａに示すようにゲート電極４０よりも小さいアイランド状の半導体能動膜４２とオーミックコンタクト膜４３ａを得る。半導体能動膜４２と、オーミックコンタクト膜４３ａの形成位置は、ゲート電極４０上のゲート絶縁膜４１においてゲート電極４０と対向する位置である。
（１−９）ソース電極及びドレイン電極用金属膜の成膜工程
図８Ａに示すようにオーミックコンタクト膜４３ａの上面と両側面とその下の半導体能動膜４２の両側面とそれらに連続するゲート絶縁膜４１の上面の一部分を覆うように、膜厚５０ｎｍ程度の金属膜４６ｅを上述のゲート電極用金属膜の成膜工程と同様にして形成する。なお、金属膜４６ｅの表面には、金属の酸化層が形成されている場合があるため、その場合にはこの金属の酸化層を、先に述べた金属膜４０ｅをプラズマエッチングする方法と同様にして除去しておくことが好ましい。
（１−１０）ソース電極及びドレイン電極用銅膜の２周波励起スパッタ成膜工程
図８Ａに示すように金属膜４６ｅ上に膜厚１５０ｎｍ程度の銅膜４６ｃを上述のゲート電極用銅膜の２周波励起スパッタ成膜工程と同様にして形成する。このようにすると、上記金属膜４６ｅ中の元素が銅膜４６ｃ中に引き込まれる。
（１−１１）ソース電極及びドレイン電極用金属膜及び銅膜と、半導体能動膜とオーミックコンタクト膜のパターニング工程
半導体能動膜４２の中央部分の上部をエッチングにより除去し、半導体能動膜４２の中央部分上のオーミックコンタクト膜４３ａと金属膜４３ａと銅膜４６ｅを除去することで、図８Ｂに示すように半導体能動膜４２の両端部分上に相互に離隔したオーミックコンタクト膜４３，４４と、ソース電極４６形成用金属膜４６ｅ及び銅層４６ａと、ドレイン電極４８形成用金属膜４６ｅと銅層４８ａとを形成することができる。
（１−１２）基板の第二アニール工程
ソース電極４６形成用金属膜４６ｅ及び銅層４６ａと、ドレイン電極４８形成用金属膜４６ｅと銅層４８ａとが形成された基板３６を先に行った基板の第一アニール工程と同様にしてアニール処理し、上記銅層４６ａ，４８ａ中に引き込まれた金属膜４６ｅの金属元素を上記銅層４６ａ，４８ａの表面に拡散し、図８Ｃに示すような銅層４６ａ，４８ａの周囲にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜４６ｂ，４８ｂが形成されたソース電極４６とドレイン電極４８が得られる。ここで形成される被膜４６ｂ，４８ｂは、ゲート電極４０の被膜４０ｂと同様に、上述の割合で酸素が含まれていてもよい。
また、ゲート電極４０の被膜４０ｂを形成する場合と同様に金属膜４６ｅの厚みや、アニール条件を変更することにより、銅層の周囲に形成されたチタン膜と該チタン膜の表面に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜とを有してなる被膜４６ｂ，４８ｂや、銅層の周囲の一部に形成されたチタン膜と、銅層の周囲の残部に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜などのチタン酸化物からなる膜４０ｉとを有してなる被膜４６ｂ，４８ｂを形成できる。
（１−１３）パッシベーション膜４９のＣＶＤ成膜工程
半導体能動膜４２とソース電極４６とドレイン電極４８を覆うように窒化ケイ素からなるパッシベーション膜４９をゲート絶縁膜４１のＣＶＤ成膜工程とほぼ同様にして成膜する。
（１−１４）画素電極形成工程
ついで、パッシベーション膜４９を乾式法あるいは乾式法と湿式法の併用によりエッチングしてコンタクトホール５０を形成した後、パッシベーション膜４９上にＩＴＯ層を形成し、パターニングすることにより画素電極３５を形成し、図１に示すようにコンタクトホール５０の底面および内壁面、パッシベーション膜４９の上面にかけて接続導体部５１を形成し、この接続導体部５１を介してドレイン電極４８と画素電極３５を接続すると、図１と同様の薄膜トランジスタ基板３１が得られる。
なお、基板３６として表面にＳｉＮｘ膜３６ａが形成されたものを用いる場合は、基板３６上に金属膜４０ｅを形成する前に、上述のゲート絶縁膜４１のＣＶＤ成膜工程と同様の方法でＳｉＮｘ膜を成膜しておく。
なお、ソース配線については図面に記載していないが、ゲート絶縁膜４１上にソース電極４６を形成する場合の成膜時とアニール時およびエッチング時に同時に形成すれば良い。
上述のような薄膜トランジスタ基板３１の製造によれば、上記金属膜が形成された基体３６上に２周波励起スパッタ法により銅膜を成膜する成膜工程と、該銅膜のパターニング工程と、上記基体のアニール工程により、水分や酸素に対する耐酸化性を向上でき、しかもエッチング剤やレジスト剥離液などに対する耐腐食性を向上でき、下地との密着性を向上でき、さらに隣接膜との間での元素の相互拡散を防止できるゲート電極４０、ソース電極４６、ドレイン電極４８を基板３６上に容易に形成できるので製造工程が複雑になることがない。
さらに、本発明の薄膜トランジスタ基板の製造方法は、低温工程で基板３６上に上述のような特性を有するゲート電極４０、ソース電極４６、ドレイン電極４８を形成できるので、６００°Ｃ以上の加熱に耐えられないガラス基板などを基体として用いる場合にも適用できる。
なお、上述の実施形態の薄膜トランジスタ基板の製造方法においては、図４に示したようなプラズマ装置を構成する処理室内で電極の被膜用の金属膜を形成した場合について説明したが、上記金属膜は通常のスパッタ装置で形成してもよい。
（第２実施形態）
図９は本発明の液晶表示装置の第２実施形態の要部を示すもので、この第２実施形態の液晶表示装置３０ａが図１に示した第１実施形態の液晶表示装置３０と異なるところは、薄膜トランジスタ基板として図９に示すような構成のボトムゲート型の薄膜トランジスタ基板３１ａが備えられている点である。
この薄膜トランジスタ基板３１ａが図１に示した薄膜トランジスタ基板３１と異なるところは、ゲート電極４０のガラス基板３６側の面にＴｉＮ層４５ａが設けられ、ソース電極４６のオーミックコンタクト膜４３側の面にＴｉＮ層４７ａが設けられ、ドレイン電極４８のオーミックコンタクト膜４４側の面にＴｉＮ層４７ｂが設けられている点である。ここでのソース電極４６はＴｉＮ層４７ａを介してオーミックコンタクト膜４３と半導体能動膜４２に電気的に接続されている。ドレイン電極４８はＴｉＮ層４７ｂを介してオーミックコンタクト膜４４と半導体能動膜４２に電気的に接続されている。
第２実施形態の薄膜トランジスタ基板３１ａにあっては、上記のような構成としたことにより第１実施形態の薄膜トランジスタ３１と同様の作用効果がある。さらに、この第２実施形態のものは、電極４０、４６、４８と基板３６との間にＴｉＮ層４５ａ、４７ａ、４７ｂが設けられているので、各電極の下側の隣接膜である基板３６やゲート絶縁膜４１などから元素が拡散してきてもＴｉＮ層４５ａ、４７ａ、４７ｂにより電極４０、４６、４８への原子の拡散が阻害され、基板３６や隣接膜からの元素の拡散に起因する配線抵抗の上昇の防止効果が優れる。また、ＴｉＮ層４５ａ、４７ａ、４７ｂによって、電極４０、４６、４８の密着性が向上する。
この薄膜トランジスタ基板３１ａも図４乃至図６に示した薄膜の製造装置を用いて製造できる。
以下に第２実施形態の薄膜トランジスタ基板３１ａの製造方法について詳しく説明する。
（２−１）ゲート電極用ＴｉＮ膜の成膜工程
成膜室６０をＮを含むガス雰囲気とし、第１の電極７０にチタンからなるターゲット７１を装着し、第２の電極７２にはガラス基板３６を装着し、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、図１０Ａに示すように基板３６上に膜厚５０ｎｍ程度のＴｉＮ膜４５を形成する。ここでのＮを含むガス雰囲気としては、Ｎ２、Ｎ２Ｏ、ＮＯ２などのガスと、Ａｒガスの混合ガスが用いられる。
（２−２）ゲート電極用金属膜の成膜工程
成膜室６０をＮを含むガス雰囲気からＡｒガス雰囲気に変更し、第１の電極７０に装着するターゲット７１をチタン、モリブデン、クロム、タンタルのうちから選択されていずれかの金属からなるものに変更し、上記（１−１）ゲート電極用金属の成膜工程と同様の方法により、図１０Ｂに示すように基板３６に形成されたＴｉＮ膜４５上に膜厚５０ｎｍ程度の金属膜４０ｅを形成する。
（２−３）ゲート電極用銅膜の２周波励起スパッタ成膜工程
上記（１−２）の２周波励起スパッタ成膜工程と同様の方法により、図１０Ｂに示すように金属膜４０ｅ上に膜厚１５０ｎｍ程度の銅膜４０ｃを成膜してＴｉＮ膜４５と金属膜４０ｅと銅膜４０ｃとからなる積層膜５７を形成する。このようにすると、上記金属膜４０ｅ中の元素が銅膜４０ｃ中に引き込まれる。
（２−４）ゲート電極用ＴｉＮ膜及び金属膜及び銅膜のパターニング工程
上記（１−３）のパターニング工程と同様の方法により積層膜５７にパターニングを施して、図１０Ｃに示すような所望の線幅のＴｉＮ層４５ａと金属膜４０ｅと銅層４０ａとからなる積層膜を形成する。
（２−５）基板（基体）の第一アニール工程
ＴｉＮ層４５ａと金属膜４０ｅと銅層４０ａとの積層膜が形成された基板３６を上記（１−４）の第一アニール工程と同様にしてアニール処理し、上記銅層４０ａ中に引き込まれた金属膜４０ｅの金属元素を上記銅層４０ａの表面に拡散し、図１０Ｄに示すような上記銅層４０ａの周囲にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜４０ｂが形成されたゲート電極４０を得る。
なお、上記ＴｉＮ層４５ａはゲート電極４０と基板３６との間に介在されたままである。
（２−６）ゲート絶縁膜（窒化ケイ素膜）４１のＣＶＤ成膜工程
上記（１−５）のゲート絶縁膜のＣＶＤ成膜工程と同様にして窒化ケイ素膜を基板３６上に堆積させるＣＶＤ成膜を行ない、図１１Ａに示すようなゲート絶縁膜４１を形成する。
（２−７）半導体能動膜（ａ−Ｓｉ層）４２のＣＶＤ成膜工程
上記（１−６）の半導体能動膜のＣＶＤ成膜工程と同様にしてゲート絶縁膜４１上にａ−Ｓｉ層の成膜を行い、半導体能動膜４２を形成する。
（２−８）オーミックコンタクト膜（ａ−Ｓｉ：ｎ＋層）４３ａのスパッタ成膜工程
上記（１−７）のオーミックコンタクト膜のスパッタ工程と同様にして半導体能動膜４２上にオーミックコンタクト膜４３ａを形成する。
（２−９）半導体能動膜とオーミックコンタクト膜のパターニング工程
上記（１−８）のパターニング工程と同様にして半導体能動膜４２とオーミックコンタクト膜４３ａにパターニングを施して、図１１Ａに示すようにゲート電極４０よりも小さいアイランド状の半導体能動膜４２とオーミックコンタクト膜４３ａを得る。
（２−１０）ソース電極及びドレイン電極用ＴｉＮ膜の成膜工程
成膜室６０を上記（２−１）の工程と同様にＮを含むガス雰囲気とし、第１の電極７０にチタンからなるターゲット７１を装着し、第２の電極７２にはガラス基板３６を装着したままで、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、図１１Ａに示すようにオーミックコンタクト膜４３ａの上面と両側面とその下の半導体能動膜４２の両側面とそれらに連続するゲート絶縁膜４１の上面の一部分を覆うように、膜厚５０ｎｍ程度のＴｉＮ膜４７を形成する。
（２−１１）ソース電極及びドレイン電極用金属膜の成膜工程
図１１Ａに示すようにＴｉＮ膜４７上に膜厚５０ｎｍ程度の金属膜４６ｅを上述のゲート電極用金属膜の成膜工程と同様にして形成する。
（２−１２）ソース電極及びドレイン電極用銅膜の２周波励起スパッタ成膜工程
図１１Ａに示すように金属膜４６ｅ上に膜厚１５０ｎｍ程度の銅膜４６ｃを上述のゲート電極用銅膜の２周波励起スパッタ成膜工程と同様にして形成し、ＴｉＮ膜４７と金属膜４６ｅと銅膜４６ｃとからなる積層膜５８を得る。このようにすると、上記金属膜４６ｅ中の元素が銅膜４６ｃ中に引き込まれる。
（２−１３）ソース電極及びドレイン電極用ＴｉＮ膜と金属膜及び銅膜と、半導体能動膜とオーミックコンタクト膜のパターニング工程
半導体能動膜４２の中央部分の上部をエッチングにより除去し、半導体能動膜４２の中央部分上のオーミックコンタクト膜４３ａとＴｉＮ膜４７と金属膜４３ａと銅膜４６ｅを除去することで、図１１Ｂに示すように半導体能動膜４２の両端部分上に相互に離隔したオーミックコンタクト膜４３，４４と、ソース電極４６形成用ＴｉＮ層４７ａと金属膜４６ｅ及び銅層４６ａと、ドレイン電極４８形成用ＴｉＮ層４７ｂと金属膜４６ｅと銅層４８ａとを形成することができる。（２−１４）基板の第二アニール工程
ソース電極４６形成用ＴｉＮ層４７ａと金属膜４６ｅ及び銅層４６ａと、ドレイン電極４８形成用ＴｉＮ４７ｂと金属膜４６ｅと銅層４８ａとが形成された基板３６を先に行った基板の第一アニール工程と同様にしてアニール処理し、上記銅層４６ａ，４８ａ中に引き込まれた金属膜４６ｅの金属元素を上記銅層４６ａ，４８ａの表面に拡散し、図１１Ｃに示すような銅層４６ａ，４８ａの周囲にチタン、モリブデン、クロム、タンタルのうちから選択された金属の被膜４６ｂ，４８ｂが形成されたソース電極４６とドレイン電極４８が得られる。
（２−１５）パッシベーション膜４９のＣＶＤ成膜工程
半導体能動膜４２とソース電極４６とドレイン電極４８を覆うように窒化ケイ素からなるパッシベーション膜４９をゲート絶縁膜４１のＣＶＤ成膜工程とほぼ同様にして成膜する。
（２−１６）画素電極形成工程
ついで、パッシベーション膜４９を乾式法あるいは乾式法と湿式法の併用によりエッチングしてコンタクトホール５０を形成した後、パッシベーション膜４９上にＩＴＯ層を形成し、パターニングすることにより画素電極３５を形成し、図９に示すようにコンタクトホール５０の底面および内壁面、パッシベーション膜４９の上面にかけて接続導体部５１を形成し、この接続導体部５１を介してドレイン電極４８と画素電極３５を接続すると、図９と同様の薄膜トランジスタ基板３１ａが得られる。
上述のような薄膜トランジスタ基板の製造方法によれば、図９に示すような構造の薄膜トランジスタ基板３１ａを製造できる。
なお、ここでの薄膜トランジスタの製造方法において、金属膜４０ｅ、４６ｅの厚みを変更したり、基板３６をアニール処理する際のアニール温度を５００°Ｃ以上とすると、基板３６と各銅層の間の金属膜４０ｅ、４６ｅを構成するチタンなどの金属元素のほぼ全てを銅層４０ａ、４６ａ、４８ａの表面に拡散させることができ、例えば、図１２に示すような銅層４０ａの表面に、チタン原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜４０ｂを有するようなゲート電極４０や、図１３に示すように銅層４０ａの表面に形成されたチタン膜４０ｍと該チタン膜４０ｍの表面に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜４０ｎとを有するようなゲート電極４０が得られる。また、ソース電極４６やドレイン電極４８についても、銅層の表面にチタン原子数に対する酸素原子数の比が１対０乃至１対２である組成の被膜を有するようなものや、銅層の表面に形成されたチタン膜と該チタン膜の表面に形成されたチタン原子数に対する酸素原子数の比が１対１乃至１対２である組成の膜とを有するようなものが得られる。
このようにして得られた電極４０、４６、４８は、銅層４０ａ、４６ａ、４８ａの下面側に被膜４０ｂ、４６ｂ、４８ｂが設けられていないが、電極４０、４６、４８と基板３６との間にＴｉＮ層４５ａ、４７ａ、４７ｂが設けられているので、各電極の下側の隣接膜である基板３６やゲート絶縁膜４１などから元素が拡散してきてもＴｉＮ層４５ａ、４７ａ、４７ｂにより電極４０、４６、４８への原子の拡散が阻害され、基板３６や隣接膜からの元素の拡散に起因する配線抵抗の上昇の防止効果が優れる。
（第３実施形態）
次に、本発明の薄膜トランジスタ基板の第３実施形態について図１４を用いて説明する。
第３実施形態の薄膜トランジスタ基板３１ｂは、トップゲート型ＴＦＴを備えたものであり、図１４に示すように、例えばガラス等の透明基板１０２上に多結晶シリコンからなる半導体層１０３が形成され、その中央部上にＳｉＮｘ等からなるゲート絶縁膜１０４が形成され、ゲート絶縁膜１０４上にＴｉＮ層１０１ａを介してゲート電極１０５が形成されている。このゲート電極１０５は、銅層１０５ａの表面に、第２実施形態の被膜４０ｂと同様の材料からなる被膜１０５ｂを有してなるものである。なお、ゲート電極１０５は図示しないゲート配線と一体形成されている。
半導体層１０３には１０１６ａｔｍ／ｃｍ３以下の低濃度でＰ＋、Ａｓ＋等のｎ型不純物が導入されたｎ−半導体層からなるソース領域１０７およびドレイン領域１０８が形成され、これらソース領域１０７、ドレイン領域１０８に挟まれた領域がチャネル部１０９となっている。また、これらソース領域１０７、ドレイン領域１０８をなすｎ−半導体層は、ゲート絶縁膜１０４端部の下方にまで侵入する形で形成されている。
また、ソース領域１０７およびドレイン領域１０８表面にはタングステンシリサイド、モリブデンシリサイド等のシリサイド膜１１０がそれぞれ形成されており、一方のシリサイド膜１１０上にＴｉＮ層１２５ａを介してソース配線１１１とソース電極１１２が形成され、他方のシリサイド膜１１０上にＴｉＮ層１２５ｂを介してドレイン電極１１３が形成されている。これらソース配線１１１、ソース電極１１２は、銅層１１２ａの表面に第２実施形態の被膜４６ｂと同様の材料からなる被膜１１２ｂを有してなるものである。ドレイン電極１１３は銅層１１３ａの表面に第２実施形態の被膜４８ｂと同様の材料からなる被膜１１３ｂを有してなるものである。
そして、全面を覆うようにパッシベーション膜１１４が形成され、このパッシベーション膜１１４を貫通してドレイン電極１１３に達するコンタクトホール１１１５が形成され、このコンタクトホール１１５を通じてドレイン電極１１３と接続されたＩＴＯからなる画素電極１１６が形成されている。
また、図示を省略するが、ゲート配線端部のゲート端子部およびソース配線端部のソース端子部において、上記コンタクトホール１１５と同様、ゲート配線およびソース配線を覆うパッシベーション膜１１４が開口し、ＩＴＯからなるパッドがゲート配線およびソース配線に接続してそれぞれ設けられている。
第３実施形態の薄膜トランジスタ基板３１ｂにあっては、電極や配線を構成する銅層１０５ａ、１１２ａ、１１３ａの表面に被膜１０５ｂ、１１２ｂ、１１３ｂが形成されているので、水分や酸素に対する耐酸化性を向上でき、しかもエッチング剤やレジスト剥離液などに対する耐腐食性を向上できる。またゲート電極１０５、ソース配線１１１およびソース電極１１２、ドレイン電極１１３と基板１０２との間にそれぞれＴｉＮ層１０１ａ、１２５ａ、１２５ｂが設けられているので、各電極や配線の下側の隣接膜である基板（基体）１０２やゲート絶縁膜１０４などから元素が拡散してきてもＴｉＮ層１０１ａ、１２５ａ、１２５ｂにより原子の拡散が阻害され、基板１０２やゲート絶縁膜１０４などからの元素の拡散に起因する配線抵抗の上昇の防止効果が優れる。また、ＴｉＮ層１０１ａ、１２５ａ、１２５ｂによって、ゲート電極１０５、ソース配線１１１およびソース電極１１２、ドレイン電極１１３の密着性が向上する。
（実施例１）
図４ないし図６に示した薄膜の製造装置を用い、成膜室６０をＡｒガス雰囲気とし、第１の電極７０にチタンからなるターゲット７１を装着し、第２の電極７２に１辺が６インチの正方形のガラス基板を装着し、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、ガラス基板上に膜厚５０ｎｍのチタン膜を形成した。
ついで、成膜室６０をＡｒガス雰囲気とし、第１の電極７０に銅からなるターゲット７１を装着し、第２の電極７２にはガラス基板を装着したままで、直流電源７８を作動させて直流電力をターゲット７１に印加するとともに第２の交流電源８０を作動させて交流電力をガラス基板に印加する２周波励起スパッタ法により、上記チタン膜上に膜厚１５０ｎｍのＣｕ膜を形成した。ここでのガラス基板に印加する交流電力は、２００Ｗであった。
ついで、このＣｕ膜の表面にレジストを塗布してパターン露光し、エッチング剤によりＣｕ膜とチタン膜の不要部分を除去した後に感光性レジストを剥離するパターニングを施して、チタン膜とＣｕ層の積層膜を形成した。
ついで、上記の積層膜が形成された基板を窒素ガス雰囲気で４００°Ｃ、２時間アニール処理して、配線を作製した。この実施例１で得られた配線の構造をオージェ分析法により調べたところ、銅層の周囲にＴｉを含有する被膜が形成された構造のものであり、また、銅層上の被膜の厚みは１０ｎｍであった。また、実施例１の配線の比抵抗を測定したところ、０．２７Ω／□であり、アニール前後で変化なかった。
（実施例２）
ガラス基板に印加する交流電力を１００Ｗにした以外は、上記実施例１と同様にして配線を作製した。この実施例２で得られた配線の構造をオージェ分析法により調べたところ、銅層の周囲にＴｉを含有する被膜が形成された構造のものであり、また、銅層上の被膜の厚みは８ｎｍであった。また、実施例２の配線層の比抵抗を測定したところ、０．２３Ω／□であった。
（比較例１）
ガラス基板に印加する交流電力を０Ｗにした以外は、上記実施例１と同様にして配線を作製した。この比較例１で得られた配線の構造をオージェ分析法により調べたところ、銅層の周囲にＴｉを含有する被膜が形成された構造のものであり、また、銅層上の被膜の厚みは４ｎｍであった。また、比較例１の配線の比抵抗を測定したところ、０．２３Ω／□であった。
上記実施例１、２及び比較例１からガラス基板に印加する交流電力を大きくするに従ってＣｕ層上に形成される被膜の厚みが厚くなることがわかる。
（比較例２）
図４ないし図６に示した薄膜の製造装置を用い、成膜室６０をＡｒガス雰囲気とし、第１の電極７０に銅からなるターゲット７１を装着し、第２の電極７２にはガラス基板を装着し、直流電源７８を作動させて直流電力をターゲット７１に印加するとともに第２の交流電源８０を作動させて交流電力をガラス基板に印加する２周波励起スパッタ法により、膜厚１５０ｎｍのＣｕ膜を形成した。ここでのガラス基板に印加する交流電力は、２００Ｗであった。
ついで、このＣｕ膜の表面にレジストを塗布してパターン露光し、エッチング剤によりＣｕ膜の不要部分を除去した後に感光性レジストを剥離するパターニングを施して、Ｃｕ層を形成し、配線を作製した。この比較例２で得られた配線の比抵抗は、０．２０Ω／□であった。
（比較例３）
ガラス基板に印加する交流電力を１００Ｗにした以外は、上記比較例２と同様にして配線を作製した。この比較例３で得られた配線の比抵抗を測定したところ、０．１８Ω／□であった。
（実験例１）
実施例１、２、比較例１乃至３で得られた配線の薬液耐性について調べた。ここでの薬液耐性は、各配線を過硫酸アンモニウムエッチング液に６０秒間浸漬し、これらを剥離液から取り出し、リンス洗浄、乾燥させたときのエッチング液浸漬前後の配線の表面の状態を原子力間顕微鏡（ＡＦＭ）により観察することにより評価した。その結果を図１５から図１７に示す。図１５は、過硫酸アンモニウムエッチング液浸漬後の実施例１の配線の表面の金属組織を示す写真である。図１６は、過硫酸アンモニウムエッチング液浸漬後の実施例２の配線の表面の金属組織を示す写真である。図１７は、過硫酸アンモニウムエッチング液浸漬後の比較例１の配線の表面の金属組織を示す写真である。
また、各配線のエッチングレートを測定したところ、アニール前の実施例１の配線は１３２ｎｍ／分、アニール後の実施例１の配線は約３分間の保持時間の後アニール前の配線と同様１３２ｎｍ／分、アニール前の実施例２の配線は１２６ｎｍ／分、アニール後の実施例２の配線は１分間以上の保持時間の後アニール前の配線と同様１２６ｎｍ／分、アニール前の比較例１の配線は１２８ｎｍ／分、アニール後の比較例１の配線は保持時間は１分未満で、その後はアニール前の配線と同様１２８ｎｍ／分、比較例２の配線は１２７ｎｍ／分、比較例３の配線は１２８ｎｍ／分であり、さらに実施例１と同様のアニールをした後でもエッチングレートは変わらなかった。
図１５乃至図１７に示した結果ならびにエッチングレートの測定結果から明らかなように基板に印加する交流電力が０Ｗの比較例１の配線や銅層のみ形成した比較例２，３の配線は、エッチング液によるエッチングレートがエッチング開始直後から大きく、また、比較例１の配線は銅膜がほぼ全面に亘ってエッチングされており（表面保護率が７％）、エッチング液により大きなダメージを受けていることがわかる。これに対して実施例１，２のものは、約１分間以上エッチングが進行しない保持時間を有し、基板に印加する交流電力が２００Ｗの実施例１の配線の表面保護率は９０％、基板に印加する交流電力が１００Ｗの実施例２の配線の表面保護率は６０％であり、エッチング液浸漬前後の配線の表面の状態があまり変化しておらず、比較例１のものに比べて薬液耐性が優れていることがわかる。なお、ここでの表面保護率とは、エッチング液浸漬前の配線の表面積（１００％）に対するエッチング液浸漬後に残った表面部分の合計面積の割合である。
また、実施例１、２の配線においては、アニール前後の比抵抗はあまり変化がない。
図１８乃至図１９に、実施例１の配線のアニール処理前後の配線構造をオージェ分析法より調べた結果を示す。図１８は、実施例１の配線のアニール処理前のデプスプロファイルであり、図１９は実施例１の配線のアニール処理後のデプスプロファイルである。
図１８乃至図１９に示した結果からアニール処理前は、ガラス基板とＣｕ層の間のＴｉの含有量が多く、Ｃｕ層中にはＴｉがわずかに含まれており、また、Ｃｕ層表面には殆どＴｉが含まれていないことがわかる。ここでＣｕ層中にＴｉが含まれているのは、Ｃｕをスパッタ成膜する際に基板に交流電力を印加したためであると考えられる。また、アニール処理後は、ガラス基板とＣｕ層の間のＴｉの含有量がアニール処理前に比べて少なくなり、また、Ｃｕ層表面側にＴｉ及びＯのピークが認められ、Ｃｕ層表面のＴｉおよびＯがアニール処理前に比べて多くなっていることがわかる。これらのことから、アニール処理を施すことにより、ＴｉがＣｕ層の表面に拡散したことがわかる。
（実施例３）
チタンからなるターゲット７１に代えてクロムからなるターゲット７１を用い、ガラス基板上にクロム膜を形成した以外は、上記実施例１と同様にして配線を作製した。また、実施例３の配線層の比抵抗を測定したところ、０．１４Ω／□であった。
（実施例４）
ガラス基板に印加する交流電力を１００Ｗにした以外は、上記実施例３と同様にして配線を作製した。また、実施例４の配線層の比抵抗を測定したところ、０．１４Ω／□であった。
（比較例４）
ガラス基板に印加する交流電力を０Ｗにした以外は、上記実施例３と同様にして配線を作製した。また、比較例１の配線の比抵抗を測定したところ、０．１４Ω／□であった。
（実験例２）
実施例３、４、比較例４で得られた配線の薬液耐性について上記実験例１と同様にして調べた。その結果を図２０乃至図２２に示す。図２０は、過硫酸アンモニウムエッチング液浸漬後の実施例３の配線の表面の金属組織を示す写真である。図２１は、過硫酸アンモニウムエッチング液浸漬後の実施例４の配線の表面の金属組織を示す写真である。図２２は、過硫酸アンモニウムエッチング液浸漬後の比較例４の配線の表面の金属組織を示す写真である。
また、各配線のエッチングレートを測定したところ、アニール前の実施例３の配線は１２８ｎｍ／分、アニール後の実施例３の配線は約２分間の保持時間の後アニール前の配線と同様１２８ｎｍ／分、アニール前の実施例４の配線は１３１ｎｍ／分、アニール後の実施例４の配線は１分間以上の保持時間の後アニール前と同様１３１ｎｍ／分、アニール前の比較例４の配線は１２７ｎｍ／分、アニール後の比較例４の配線は保持時間は１分未満で、その後はアニール前の配線と同様１２７ｎｍ／分であった。
図２０乃至図２２に示した結果ならびにエッチングレートの測定結果から明らかなように基板に印加する交流電力が０Ｗの比較例４の配線や銅層のみ形成した比較例２，３の配線は、エッチング液によるエッチングレートがエッチング開始直後から大きく、また、比較例４の配線は銅膜がほぼ全面に亘ってエッチングされており（表面保護率が１５％）、エッチング液により大きなダメージを受けていることがわかる。これに対して実施例３，４のものは、約１分間以上エッチングが進行しない保持時間を有し、基板に印加する交流電力が２００Ｗの実施例３の配線の表面保護率は７０％、基板に印加する交流電力が１００Ｗの実施例４の配線の表面保護率は５０％であり、エッチング液浸漬前後の配線の表面の状態があまり変化しておらず、比較例４のものに比べて薬液耐性が優れていることがわかる。
また、実施例３，４の配線においては、アニール前後の比抵抗はあまり変化がない。
図２３乃至図２４に、実施例３の配線のアニール処理前後の配線構造をオージェ分析法より調べた結果を示す。図２３は、実施例３の配線のアニール処理前のデプスプロファイルであり、図２４は実施例１の配線のアニール処理後のデプスプロファイルである。
図２３乃至図２４に示した結果からアニール処理前は、ガラス基板とＣｕ層の間のＣｒの含有量が多く、Ｃｕ層中にはＣｒがわずかに含まれており、また、Ｃｕ層表面には殆どＴｉが含まれていないことがわかる。ここでＣｕ層中にＴｉが含まれているのは、Ｃｕをスパッタ成膜する際に基板に交流電力を印加したためであると考えられる。
また、アニール処理後は、ガラス基板とＣｕ層の間のＣｒの含有量がアニール処理前に比べて少なくなり、また、Ｃｕ層表面側にＣｒ及びＯのピークが認められ、Ｃｕ層表面のＣｒおよびＯがアニール処理前に比べて多くなっていることがわかる。これらのことから、アニール処理を施すことにより、ＣｒがＣｕ層の表面に拡散したことがわかる。
（実験例３）
チタンからなるターゲット７１に代えてモリブデンからなるターゲット７１を用い、また、ガラス基板に印加する交流電力を０〜２００Ｗの範囲で変更し、ガラス基板上にモリブデン膜を形成した以外は、上記実施例１と同様にして配線を作製したときの、Ｃｕ層上に形成される被膜とガラス基板に印加する交流電力との関係を調べた。その結果、ガラス基板に印加する交流電力が２００Ｗのときに得られる被膜は、７ｎｍ、１００Ｗのときに得られる被膜は６ｎｍ、０Ｗのときに得られる被膜は２ｎｍであった。このことからガラス基板に印加する交流電力を大きくするに従ってＣｕ層上に形成されるモリブデンを含む被膜の厚みが厚くなることがわかる。
（実験例４）
図４ないし図６に示した薄膜の製造装置を用い、成膜室６０をＮ２とＡｒガスの混合雰囲気とし、第１の電極７０にチタンからなるターゲット７１を装着し、第２の電極７２には１辺が６インチの正方形のガラス基板を装着し、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行なうことにより膜厚５０ｎｍのＴｉＮ膜を成膜した。
ついで、成膜室６０をＡｒガス雰囲気とし、第１の電極７０にチタンからなるターゲット７１を装着し、第２の電極７２に上記１辺が６インチの正方形のガラス基板を装着したままで、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、ガラス基板上に膜厚２０ｎｍのチタン膜を形成した。
ついで、成膜室６０をＡｒガス雰囲気とし、第１の電極７０に銅からなるターゲット７１を装着し、第２の電極７２にはガラス基板を装着したままで、直流電源７８を作動させて直流電力をターゲット７１に印加するとともに第２の交流電源８０を作動させて交流電力をガラス基板に印加する２周波励起スパッタ法により、上記チタン膜上に膜厚１４０ｎｍのＣｕ膜を成膜し、ＴｉＮ膜とチタン膜とＣｕ膜からなる積層膜を形成した。ここでのガラス基板に印加する交流電力は、２００Ｗであった。
ついで、上記の積層膜が形成された基板を窒素ガス雰囲気で４００°Ｃ、２時間アニール処理して、試験片１を作製した。
また、Ｃｕ膜の厚みを１５０ｎｍ、アニール処理時の温度を５００°Ｃとした以外は、上記の方法と同様にして試験片２を作製した。
また、図４ないし図６に示した薄膜の製造装置を用い、成膜室６０をＳｉＨ４＋Ｈ２混合ガス雰囲気とし、第１の電極７０にダミーターゲット７１ａを装着し、第２の電極７２にガラス基板３６を装着し、第１の交流電源７５から第１の電極７０に周波数２００ＭＨｚ程度の高周波を供給し、更に、第２の交流電源８０から第２の電極７２に高周波電力を供給し、ガラス基板３６にかかるイオンエネルギーを制御して膜厚１００ｎｍのａ−Ｓｉ層（ｉ−Ｓｉ）を成膜した。
ついで、成膜室６０をＡｒガス雰囲気とし、第１の電極７０にａ−Ｓｉ：ｎ＋層生成用のＰドープＳｉからなるターゲット７１を装着し、第１の交流電源７５から第１の電極７０に周波数１３．６ＭＨｚ程度の高周波を供給し、更に直流電源７８から負荷する負荷電位を−２００Ｖにしてスパッタリングを行ない、上記ａ−Ｓｉ層上に膜厚２０ｎｍのａ−Ｓｉ：ｎ＋層（ｎ＋Ｓｉ）を成膜した。
ついで、このａ−Ｓｉ：ｎ＋層上に膜厚５０ｎｍのＴｉＮ膜を上記試験片１と同様にして成膜し、さらにこのＴｉＮ膜上に膜厚１５０ｎｍのＣｕ膜を上記試験片１と同様にして成膜した。
この後、この基板を窒素ガス雰囲気で５００°Ｃ、２時間アニール処理して、試験片３を作製した。
図２５乃至図２７に、試験片１乃至３の構造をオージェ分析法より調べた結果を示す。図２５は、４００°Ｃで２時間アニール処理を施した試験片１のデプスプロファイルであり、図２６は、５００°Ｃで２時間アニール処理を施した試験片２のデプスプロファイルであり、図２７は、５００°Ｃで２時間アニール処理を施した試験片３のデプスプロファイルである。
図２５乃至図２７に示した結果から、ＴｉＮ膜とＣｕ膜の間にＴｉ膜を設けていない試験片３のものは、Ｃｕ膜の表面側にＴｉのピークがなく、５００°Ｃでアニール処理してもＣｕ膜の表面にはＴｉが拡散していないことがわかる。また、ＣｕのピークとＳｉのピークの間（Ｃｕ膜とＳｉ層の間）には、−◇−で示されるＮのピークと、−△−で示されるＴｉのピークがあり、また、Ｎのピークは、Ｔｉのピークより大きいが、それはオージェ分析法では、Ｎのピークの近傍にあるＴｉのピークも検出されてしまうため、−◇−で示されるＮのピークには、Ｎ以外にＴｉも含まれており、従って、ＮとＴｉとの含有率はほぼ１：１であると推定されるため、Ｃｕ膜とａ−Ｓｉ：ｎ＋層との間にＴｉＮ膜が残存していることがわかる。
ＴｉＮ膜とＣｕ膜の間にＴｉ膜を設けた試験片２のものは、Ｃｕ膜の表面側にＴｉのピークが認められ、４００°Ｃでアニール処理することによりＣｕ膜の表面にＴｉが拡散していることがわかる。また、Ｃｕのピークと、ガラス基板中のＯのピークの間では、−◇−で示されるＮのピークは−△−で示されるＴｉのピークより大きいが、先に述べた同様の理由により、ＴｉＮ膜が残存していることがわかる。なお、Ｃｕ膜の表面側にＯのピークが認められるが、これはＯがＴｉと反応して、チタン酸化膜が生成したためである。
また、試験片３のものは、試験片２のものよりＣｕ膜の表面側のＴｉのピークが大きく、また、Ｃｕのピークとガラス基板中のＯのピークの間の−△−で示されるＴｉのピークが小さくなっており、５００°Ｃでアニール処理することにより、Ｔｉ膜を構成するＴｉの殆どが、Ｃｕ膜の表面に拡散したと考えられる。
（実験例５）
アニール条件を変更した以外は、上記試験片３の作製方法と同様にして試験片４を作製した。
また、ａ−Ｓｉ：ｎ＋層上にＴｉＮ膜に代えて各種の金属膜（膜厚５０ｎｍのＴｉ膜、膜厚５０ｎｍのＣｒ膜、膜厚５０ｎｍのＭｏ膜、膜厚５０ｎｍのＴｉＮ膜と膜厚２０ｎｍのＴｉ膜）を形成し、また、アニール条件を変更した以外は、上記試験片３の作製方法と同様にして試験片５乃至８を作製した。
そして、試験片４乃至試験片８の積層膜のシート抵抗について調べた。その結果を図２８に示す。図２８中、横軸はアニール温度（°Ｃ）、縦軸のＲ／Ｒ（ｉｎ）はＣｕ膜のシート抵抗値に対する積層膜のシート抵抗値の比である。
図２８の結果からａ−Ｓｉ：ｎ＋層とＣｕ膜の間にＴｉ膜を設けた試験片５のものは、アニール温度が３００°Ｃを超えると膜のシート抵抗が徐々に大きくなり、アニール温度が４００°Ｃでのシート抵抗がＣｕ膜のシート抵抗の約１．５倍で、５００°Ｃで最もシート抵抗が大きいことわかる。ここでアニール温度の上昇によりシート抵抗が大きくなるのは、温度の上昇によりＣｕ膜を構成するＣｕと、下地の金属膜の元素がＣｕと相互拡散し、Ｃｕの中に固溶するためのである。
これに対して、ａ−Ｓｉ：ｎ＋層とＣｕ膜の間にＴｉＮ膜又はＭｏを設けた試験片４、７のものは、アニール温度を変更しても殆どシート抵抗は変化せず、Ｃｕ膜と同じ程度の低抵抗の膜であることがわかる。また、ａ−Ｓｉ：ｎ＋層とＣｕ膜の間にＣｒ膜を設けた試験片６のものは、４００°Ｃでのシート抵抗がＣｕ膜の抵抗の約１．１倍で、また、アニール温度を変更しても殆どシート抵抗は変化していないことがわかる。また、ａ−Ｓｉ：ｎ＋層とＣｕ膜の間にＴｉＮ膜とＴｉ膜を設けた試験片８のものは、アニール温度が４００°Ｃでのシート抵抗がＣｕ膜の約１．３倍となるが、５００°Ｃを超えるとＣｕ膜と同じ程度の低抵抗となることがわかる。
（実験例６）
上記試験片４乃至８を４００°Ｃで２時間アニール処理したときのＣｕ膜の下層の金属膜（ＴｉＮ膜、Ｔｉ膜、Ｃｒ膜、Ｍｏ膜、ＴｉＮ膜とＴｉ膜）の拡散状態についてオージェ分析法により調べた。結果を以下に述べる。
試験片４、７のものは、Ｃｕ膜の表面には金属膜（Ｍｏ膜、ＴｉＮ膜）を構成する元素は殆ど拡散していないことが分かった。
これに対して試験片５、６のものは、Ｃｕ膜の表面に厚さ１０ｎｍ程度のチタンの酸化膜やクロムの酸化膜からなる被膜が形成されていることがわかった。また、試験片８のものは、Ｃｕ膜の表面に厚さ１０ｎｍ程度のチタンの酸化膜からなる被膜が形成されていることがわかった。
（実験例７）
上記試験片４乃至７についてａ−Ｓｉ：ｎ＋層とＣｕ膜間に形成された金属膜のバリヤー性について評価した。ここでのバリヤー性は、Ｃｕ膜に電圧を印加したときのシート抵抗を測定することにより評価した。結果を図２９に示す。
図２９に示した結果からａ−Ｓｉ：ｎ＋層とＣｕ膜間にＴｉ膜やＣｒ膜を設けた試験片５、６は、アニール温度が４００°Ｃを超えると急激にシート抵抗が上昇していることがわかる。また、ａ−Ｓｉ：ｎ＋層とＣｕ膜間にＭｏ膜を設けた試験片７は、５００°Ｃまでシート抵抗は殆ど変化せず、５００°Ｃを超えると急激に上昇していることがわかる。ここで急激にシート抵抗が上昇するのは、アニール温度の上昇により、メタルシリサイド反応により、ａ−Ｓｉ：ｎ＋層とＣｕ膜間の金属膜のバリヤー性が低下し、ａ−Ｓｉ：ｎ＋層中のＳｉが拡散して、Ｃｕ膜中に入り込むためである。
これに対してａ−Ｓｉ：ｎ＋層とＣｕ膜間にＴｉＮ膜を設けた試験片４は、アニール温度が５００°Ｃまでシート抵抗が殆ど変化せず、また、５００°Ｃを超えても試験片７に比べて緩やかに上昇していることがわかる。
従ってＴｉＮ膜は、Ｔｉ、Ｃｒ、Ｍｏに比べて、耐熱性が優れており、隣接膜からの元素の拡散の防止に有効であることがわかる。
（実験例８）
ガラス基板とＴｉ膜との間にＴｉＮ膜を設けず、また、Ｔｉ膜上にＣｕ膜を形成する前にＴｉ膜の表面にプラズマエッチングを施してＴｉの酸化層を除去し、アニール条件を変更した以外は試験片１の作製方法と同様にして試験片９を作製した。
ここでのプラズマエッチングは、成膜室６０をＡｒガス雰囲気とし、第１の電極７０にダミーターゲット７１ａを装着し、第２の電極にＴｉ膜を成膜したガラス基板を装着したままで、第１の交流電源７５から第１の電源７０に高周波を供給し、負荷電位をフローティングしてプラズマを発生させるとともに、第２の電極７２に高周波電力を供給しガラス基板に２００Ｗ程度の交流電力を２分程度印加することにより行われる。
また、Ｔｉ膜の表面にプラズマエッチングを施す際、ガラス基板に印加する交流電力を５０Ｗ、１分とした以外は上記試験片１０の作製方法と同様にして各種の試験片９乃至１３を作製した。
図３０に、アニール処理前の試験片９の構造と、アニール温度を２５０°Ｃから５００°Ｃの範囲で変更したときの試験片９の構造をオージェ分析法により調べた結果を示す。
また、図３１にアニール処理前の試験片１０の構造と、アニール温度を３００°Ｃから５００°Ｃの範囲で変更したときの試験片１０の構造をオージェ分析法により調べた結果を示す。
図３０乃至図３１の結果からアニール処理前の試験片１０は、Ｃｕ膜とＴｉ膜の境界付近にＯのピークが認められ、Ｔｉ膜の表面にチタンの酸化膜が生成されていることがわかる。また、ＴｉがＣｕ膜の表面側に拡散し始める温度は３５０°Ｃであり、さらにアニール温度を高くするに従って、Ｃｕ膜の表面側に拡散するＴｉの量が増えることがわかる。これに対してアニール処理前の試験片９は、Ｃｕ膜とＴｉ膜の境界付近にＯのピークが認められないことから、プラズマエッチング処理によりチタンの酸化膜が除去されたことがわかる。また、ＴｉがＣｕ膜の表面側に拡散し始める温度は３００°Ｃであり、試験片１０よりも低い温度でＴｉが拡散し始めていることがわかる。従って、プラズマエッチングによりＴｉ膜表面のチタンの酸化膜を除去することが、ＴｉをＣｕ膜の表面に拡散させるためのアニール温度を下げるのに有効であることがわかる。
（実験例９）
ＴｉＮ膜とガラス基板との間に膜厚３００ｎｍのＳｉＯ２膜を形成し、ＴｉＮ膜とＣｕ膜の間のＴｉ膜の厚みを１０ｎｍから５０ｎｍの範囲で変更し、さらにアニール条件を変更以外は、上記実験例４の試験片３とほぼ同様にして試験片１１乃至１４を作製した。
そして、試験片１１乃至試験片１４の積層膜のシート抵抗について調べた。その結果を図３２に示す。図３２中、横軸はアニール温度（°Ｃ）、縦軸のＲ／Ｒ（ｉｎ）はＣｕ膜のシート抵抗値に対する積層膜のシート抵抗値の比である。
図３２の結果からＳｉＯ２とＣｕ膜の間に厚さ５０ｎｍのＴｉＮ膜と厚さ３０乃至５０ｎｍのＴｉ膜を設けた試験片１１乃至１２のものは、アニール温度が３００°Ｃを超えると膜のシート抵抗が徐々に大きくなり、４００°Ｃで最もシート抵抗が大きくなっていることがわかる。
これに対してＳｉＯ２とＣｕ膜の間に厚さ５０ｎｍのＴｉＮ膜と厚さ２０ｎｍのＴｉ膜を設けた試験片１３のものは、試験片１１乃至１２のものよりもシート抵抗の変化が小さいことがわかる。また、ＳｉＯ２とＣｕ膜の間に厚さ５０ｎｍのＴｉＮ膜と厚さ１０ｎｍのＴｉ膜を設けた試験片１４のものは、アニール温度を変更しても殆どシート抵抗は変化していないことがわかる。
従って、ＴｉＮ膜上に成膜するＴｉ膜の厚みを２０ｎｍ以下とすることにより、抵抗上昇が少なく、低抵抗の配線とすることができることがわかる。
以上説明したように本発明によれば、低抵抗の銅を配線材料として用いる場合に、水分や酸素に対する耐酸化性を向上でき、しかもエッチング剤やレジスト剥離液などに対する耐腐食性を向上でき、下地との密着性を向上でき、さらに隣接膜との間での元素の相互拡散を防止できる配線とこれを用いた薄膜トランジスタ基板およびその製造方法と、そのような薄膜トランジスタ基板を備えた液晶表示装置を提供できる。
【図面の簡単な説明】
図１は、本発明に係わる第１実施形態の液晶表示装置と薄膜トランジスタ基板の断面を示す図である。
図２は、図１の薄膜トランジスタ基板に備えられるゲート電極のその他の例を示す拡大断面図である。
図３は、図１の薄膜トランジスタ基板に備えられるゲート電極のその他の例を示す拡大断面図である。
図４は、本発明に係わる実施形態の薄膜トランジスタ基板の製造方法に好適に用いられる薄膜の製造装置の成膜室を示す構成図である。
図５は、本発明に係わる実施形態の薄膜トランジスタ基板の製造方法に好適に用いられる薄膜の製造装置の全体構成を示す平面図である。
図６は、図５に示す薄膜の製造装置の一部を拡大した側面図である。
図７Ａは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図７Ｂは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図７Ｃは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図７Ｄは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図８Ａは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図８Ｂは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図８Ｃは、本発明に係わる第１実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図９は、本発明に係わる第２実施形態の液晶表示装置と薄膜トランジスタ基板の断面を示す図である
図１０Ａは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１０Ｂは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１０Ｃは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１０Ｄは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１１Ａは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１１Ｂは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１１Ｃは、本発明に係わる第２実施形態の薄膜トランジスタ基板の製造方法の一工程を示す図である。
図１２は、図９の薄膜トランジスタ基板に備えられるゲート電極のその他の例を示す拡大断面図である。
図１３は、図９の薄膜トランジスタ基板に備えられるゲート電極のその他の例を示す拡大断面図である。
図１４は、本発明の係わる第３実施形態の薄膜トランジスタ基板の断面を示す図である。
図１５は、エッチング液浸漬後の実施例１の配線の表面の金属組織を示す写真である。
図１６は、エッチング液浸漬後の実施例２の配線の表面の金属組織を示す写真である。
図１７は、エッチング液浸漬後の比較例１の配線の表面の金属組織を示す写真である。
図１８は、実施例１の配線のアニール処理前の配線構造をオージェ分析法により調べた結果を示す図である。
図１９は、実施例１の配線のアニール処理後の配線構造をオージェ分析法により調べた結果を示す図である。
図２０は、エッチング液浸漬後の実施例３の配線の表面の金属組織を示す写真である。
図２１は、エッチング液浸漬後の実施例４の配線の表面の金属組織を示す写真である。
図２２は、エッチング液浸漬後の比較例４の配線の表面の金属組織を示す写真である。
図２３は、実施例３の配線のアニール処理前の配線構造をオージェ分析法により調べた結果を示す図である。
図２４は、実施例３の配線のアニール処理後の配線構造をオージェ分析法により調べた結果を示す図である。
図２５は、試験片１の構造をオージェ分析法により調べた結果を示す図である。
図２６は、試験片２の構造をオージェ分析法により調べた結果を示す図である。
図２７は、試験片３の構造をオージェ分析法により調べた結果を示す図である。
図２８は、試験片４乃至試験片８の積層膜のシート抵抗を調べた結果を示す図である。
図２９は、試験片４乃至７のａ−Ｓｉ：ｎ＋層とＣｕ膜間の金属膜のバリヤー性を調べた結果を示す図である。
図３０は、アニール処理前の試験片９の構造と、アニール温度を２５０°Ｃから５００°Ｃの範囲で変更したときの試験片９の構造をオージェ分析法により調べた結果を示す。
図３１は、アニール処理前の試験片１０の構造と、アニール温度を３００°Ｃから５００°Ｃの範囲で変更したときの試験片１０の構造をオージェ分析法により調べた結果を示す図である。
図３２は、試験片１１乃至試験片１４の積層膜のシート抵抗を調べた結果を示す図である。
図３３は、従来の液晶表示装置に備えられた薄膜トランジスタ基板の一例の画素部を示す平面略図である。
図３４は、図３３の薄膜トランジスタ基板を示す断面図である。
【図１】
0004247772.tif 000002
【図２】
0004247772.tif 000003
【図３】
0004247772.tif 000004
【図４】
0004247772.tif 000005
【図５】
0004247772.tif 000006
【図６】
0004247772.tif 000007
【図７Ａ】
0004247772.tif 000008
【図７Ｂ】
0004247772.tif 000009
【図７Ｃ】
0004247772.tif 000010
【図７Ｄ】
0004247772.tif 000011
【図８Ａ】
0004247772.tif 000012
【図８Ｂ】
0004247772.tif 000013
【図８Ｃ】
0004247772.tif 000014
【図９】
0004247772.tif 000015
【図１０Ａ】
0004247772.tif 000016
【図１０Ｂ】
0004247772.tif 000017
【図１０Ｃ】
0004247772.tif 000018
【図１０Ｄ】
0004247772.tif 000019
【図１１Ａ】
0004247772.tif 000020
【図１１Ｂ】
0004247772.tif 000021
【図１１Ｃ】
0004247772.tif 000022
【図１２】
0004247772.tif 000023
【図１３】
0004247772.tif 000024
【図１４】
0004247772.tif 000025
【図１５】
0004247772.tif 000026
【図１６】
0004247772.tif 000027
【図１７】
0004247772.tif 000028
【図１８】
0004247772.tif 000029
【図１９】
0004247772.tif 000030
【図２０】
0004247772.tif 000031
【図２１】
0004247772.tif 000032
【図２２】
0004247772.tif 000033
【図２３】
0004247772.tif 000034
【図２４】
0004247772.tif 000035
【図２５】
0004247772.tif 000036
【図２６】
0004247772.tif 000037
【図２７】
0004247772.tif 000038
【図２８】
0004247772.tif 000039
【図２９】
0004247772.tif 000040
【図３０】
0004247772.tif 000041
【図３１】
0004247772.tif 000042
【図３２】
0004247772.tif 000043
【図３３】
0004247772.tif 000044
【図３４】
0004247772.tif 000045