(57)【特許請求の範囲】
【請求項１】
交流電圧を直流電圧に変換して、出力端子に直流電圧を出力するＡＣ−ＤＣコンバータであって、
商用電源からの交流電圧を整流して平滑された直流電圧のトランス一次側への導通をスイッチングするスイッチング素子と、
前記トランス二次側出力を整流する整流回路と、
出力端子における直流電圧が一定の電圧となるように、該出力端子における直流電圧に基づいて前記スイッチング素子を制御する第１制御回路と、
前記第１の制御回路が前記出力端子における直流電圧を前記一定の電圧に制御することができない場合、前記出力端子における直流電圧を前記一定の電圧より高い予め定めた電圧となるように、前記出力端子における直流電圧に基づいて前記スイッチング素子を制御する第２制御回路とを備えたＡＣ−ＤＣコンバータと、
前記ＡＣ−ＤＣコンバータの出力電圧を変換する変換器と、前記ＡＣ−ＤＣコンバータから前記予め定めた電圧が出力された場合に変換動作を停止させる保護回路とを備え、前記ＡＣ−ＤＣコンバータから出力された直流電圧を所定の電圧レベルに変換するＤＣ−ＤＣコンバータと
を備えたことを特徴とする電源システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源システムに関し、より詳細には、自励型フライバックコンバータを有する電源システムに関する。
【０００２】
【従来の技術】
（スイッチング電源装置の基本動作）
商用電源を用いた電源システムは、通常、直流出力を得るためＡＣ−ＤＣコンバータを備えるが、このようなＡＣ−ＤＣコンバータとして、従来、自励型フライバックコンバータ（またはリンギングチョークコンバータ（ＲＣＣ）という）が広く用いられている。図５は、従来の自励型フライバックコンバータの回路の基本構成を示す図である。絶縁トランス1は入力側の1次巻線Npと出力側の2次巻線Nsおよび1次側の補助巻線Nbによって構成されている。補助巻線Nbは、スイッチング素子であるMOS-FET2のゲート電圧を制御するトランジスタ3の駆動用巻線である。入力電圧Eは、AC入力電圧をブリッジダイオードで整流して、アルミ電界コンデンサによって平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。ここでブリッジダイオード、アルミ電解コンデンサは図示していない。
【０００３】
入力電圧Eは1次巻線Npの一端とMOS-FET2のドレイン端子の間に印加され、入力電圧の(+)側は1次巻線Npの巻きはじめ、入力電圧の(-)側はMOS-FET2のソース端子に接続されている。また、補助巻き線Nbは1次巻き線Npと同極に、2次巻線Nsは異極に配置されている。MOS-FET2のゲート端子には起動抵抗4、5が接続されている。また、MOS-FET2のゲート端子と補助巻線Nbの巻きはじめとの間には、コンデンサ6とゲート抵抗7、8が接続されている。ゲート抵抗8の両端には、カソードを補助巻線Nb側に向けたダイオード9が接続されており、MOS-FET2のターンオン、ターンオフのスピードを調整している。
【０００４】
トランジスタ3のベースと入力電圧の(-)側との間には、コンデンサ10が接続されている。抵抗11は、補助巻線Nbとトランジスタ3のベースとの間に接続され、コンデンサ10とあわせて時定数回路を構成している。
【０００５】
フォトカプラ12のコレクタとMOS-FET2のゲートとの間には抵抗13が接続され、フォトカプラ12に流れる電流を制限しており、フォトカプラ12のエミッタはトランジスタ3のベースに接続されている。絶縁トランス1の2次巻線Nsの巻き終わりには整流用のダイオード14のアノード側が接続されている。電界コンデンサ15は、ダイオード14のカソード側と2次巻線Nsの巻きはじめとの間に接続され平滑化を行っている。
【０００６】
出力電圧Voは抵抗16、17によって分圧され、分圧された電圧はOPアンプ18の反転入力端子に印加される。ツェナーダイオード19と抵抗20とで生成された基準電圧は、OPアンプ18の非反転入力端子に入力され、OPアンプ18は反転入力端子に印加された電圧を、入力された基準電圧と比較して出力端子の電圧を調整することによって、抵抗21を介してフォトカプラ12のダイオードに流れる電流を制御している。OPアンプ18の反転入力端子と出力端子との間に接続された抵抗22とコンデンサ23は閉ループの利得、位相を調整するためのものである。
【０００７】
まず、入力電圧Eが印加されるとMOS-FET2は起動抵抗4、5によりゲート端子にバイアスが印加され導通状態となる。MOS-FET2が導通状態になると1次巻線Npに入力電圧Eが印加され、補助巻線Nbに巻きはじめ側を(+)とする電圧が誘起される。このとき2次巻線Nsにも電圧が誘起されるが、整流ダイオード14のアノード側を(-)とする電圧であるため2次側には電圧は伝達されない。従って、1次巻線Npを流れる電流は絶縁トランス1の励磁電流だけで絶縁トランス1には励磁電流の2乗に比例したエネルギーが蓄積され、この励磁電流は時間に比例して増大する。補助巻線Nbに誘起された電圧によりコンデンサ6、抵抗7、8を介してMOS-FET2のゲートが充電され、さらに導通状態が継続される。
【０００８】
時定数回路を構成している抵抗11、コンデンサ10には補助巻線Nbから電荷が充電され、コンデンサ10の両端の電圧がトランジスタ3のVbeより高くなるとトランジスタ3が導通状態となり、MOS-FET2のゲート電圧が低下することでMOS-FET2は非導通状態となる。このとき絶縁トランスの各巻線には起動時と逆向きの電圧が発生し、2次巻線には整流ダイオード14のアノード側を(+)とする電圧が発生するため、絶縁トランス1に蓄積されたエネルギーが整流、平滑され、2次側に伝達される。絶縁トランス1に蓄えられているエネルギーが2次側にすべて伝達されるとMOS-FET2は再び導通状態となる。
【０００９】
これは、MOS-FET2のドレイン-ソース間の電圧に比例した電圧が補助巻線Nbに発生しているのに対し、MOS-FET2が非導通状態になった直後はゲート端子が(-)にバイアスされており、2次側にエネルギーの伝達が終わると(-)のバイアスが徐々に低下するため、Cカップリングしているコンデンサ6から再びMOS-FET2のゲート端子が(+)方向にバイアスされるからである。
【００１０】
フォトカプラ12からの電流は、出力電圧Voが高いときに電流を多く流すので、それによってコンデンサ10に電流が供給され、充電時間が短くなる。これはMOS-FET2の導通時間が短くなることを示しており、これによって絶縁トランス1に蓄積されるエネルギーが減少することで出力電圧Voが下がり、定電圧動作を行っている。出力電圧が低い場合は逆の動作である。
【００１１】
図６は、自励式フライバックコンバータ方式による回路の各部における電流または電圧の波形の様子を示す図である。VGはMOS-FET2のゲート電圧を、VDSはMOS-FET2のドレイン-ソース電圧を、IDはドレイン電流を、VNsは2次巻線Nsに発生する電圧を、ISは2次側の整流ダイオード14に流れる電流を、VNbは補助巻線Nbに発生する電圧をそれぞれ示している。
【００１２】
まず、MOS-FET2のオン期間について説明する。起動抵抗4、5によりゲートにバイアスが印加され、VGの電位が上昇することによってMOS-FET2は導通状態となる。これにより、IDは時間とともに正の傾きで直線的に増加し、絶縁トランス1にエネルギーが蓄積される。このとき、VDSは、MOS-FET2が導通状態であるため電位がほぼ０になっており、一方、2次側の整流ダイオード14は、VNsが印加されるが、逆バイアスされているためISは０となる。このときの補助巻線Nbの電圧を示したのがVNbである。
【００１３】
コンデンサ10が充電され、トランジスタ3が導通状態になりMOS-FET2のゲート電圧VGは０になるため、MOS-FET2は非導通状態となる。このため、IDは０となり、VDSは入力電圧Eに対する2次側の出力電圧の巻線比倍の電圧とサージ電圧とを重畳したものとなる。このとき、2次側の整流ダイオード14は導通状態となり、絶縁トランス1に蓄積されたエネルギーが2次側に伝達される。ISは負の傾きで直線的に減少し、その際補助巻線には負電圧が発生する。
【００１４】
（ＤＣ−ＤＣコンバータ回路の動作）
電源システムにおいては、通常、スイッチング電源から出力された電圧を所望の電圧レベルとするため、ＤＣ−ＤＣコンバータが用いられる。従来の電源システムにおいては、このようなＤＣ−ＤＣコンバータとして降圧型ＤＣ−ＤＣコンバータが広く用いられている。
【００１５】
図７は、降圧型ＤＣ−ＤＣコンバータの基本回路を示す図である。降圧型ＤＣ−ＤＣコンバータは、スイッチング電源装置の後段に配置され、スイッチング電源装置の直流出力電圧(Vo)から任意の直流出力電圧(V1)を生成する。降圧型ＤＣ−ＤＣコンバータは主として入力コンデンサ28、PチャネルMOS-FET29、インダクタ30、ダイオード31、整流コンデンサ32から構成される。PチャネルMOS-FET29のソースはVo側に、ドレインはインダクタ30の一端にそれぞれ接続されている。インダクタ30のもう一端とGND間には整流コンデンサ32が接続されている。また、インダクタ30のMOS-FET29側にはダイオード31のカソードが接続され、ダイオード31のアノードはGNDに接続されている。コンパレータ33の出力端子は、抵抗34を介してMOS-FET29のゲートに接続され、非反転入力端子には検出電圧として出力電圧(V1)が抵抗35を介して印加され、および反転入力端子には入力電圧(Vo)が抵抗36、37にて分圧されて印加されている。反転入力端子に印加された基準電圧よりも非反転入力端子に入力された出力電圧が低い場合には、コンパレータ33の出力はLowレベルとなり、PチャネルMOS-FET29が導通し、インダクタ30を通じてコンデンサ32が充電される。コンデンサ32が充電され、非反転入力端子電圧が反転入力端子電圧より高くなると、コンパレータ33の出力はHighレベルとなりPチャネルMOS-FET29は非導通となって、ダイオード31が導通することによりインダクタ30の回生が終了する。以上の動作を繰り返すことで、任意の直流出力電圧を例えばマイクロコントローラ等の装置へ供給する。
【００１６】
（過電圧防止回路の動作）
次にループオープン、素子破壊等が発生したときに過電圧の発生を防止するための従来のスイッチング電源装置における過電圧防止回路の動作について図５を参照して説明する。出力側端子には抵抗24を介してツェナーダイオード25のカソードが、ツェナーダイオード25のアノード端子には信号を伝達するフォトカプラ26の発光側のアノード端子が、およびGND端子には発光側のカソード端子が、それぞれ接続されている。
【００１７】
MOS-FET2のゲート端子にはラッチ動作用のサイリスタ27のアノード端子が接続され、MOS-FET2のソース端子にはサイリスタ27のカソード端子が接続されている。フォトカプラ26の受光側トランジスタのコレクタはMOS-FET2のゲート端子に接続され、受光側トランジスタのエミッタはサイリスタ27のゲート端子に接続されている。
【００１８】
例えば、OPアンプ18の入力端子間のショートまたはフォトカプラ12の素子オープン等により帰還信号がなくなった場合には、正常な閉ループ制御を行うことができなくなるため、出力電圧の上昇を招き、その結果出力側の回路の故障、アルミ電解コンデンサの暴爆弁の動作等を引き起こすことになる。
【００１９】
従来、このような出力電圧の異常な上昇を抑えるために、ツェナーダイオード25、フォトカプラ26、サイリスタ27等で構成された回路により保護動作を行っている。以下にその動作について説明する。
【００２０】
上記の閉ループ制御の異常等により、出力電圧がツェナーダイオード25の動作電圧より上昇すると、抵抗24を介してフォトカプラ26の発光側に電流が流れる。この電流はフォトカプラ25の受光側に伝達され、サイリスタ27のゲート端子にトリガ電流が供給される。これにより、サイリスタ27のアノードからカソードに向かう方向に電流が流れることになり、MOS-FET2のゲート電圧が低下する。ゲート電圧の低下によってMOS-FET2の発振は停止し、出力電圧が低下する。
【００２１】
サイリスタ27には起動抵抗4側から保持電流が供給されるため、MOS-FET2の発振停止は、AC入力がオフとなり保持電流がなくなるまで継続される。この結果、出力電圧（Vo）が低下するため、後段のＤＣ−ＤＣコンバータも動作を停止し、ＤＣ−ＤＣコンバータの直流出力電圧(V1)も低下する。
【００２２】
なお、従来技術に関する公知文献を見つけることができなかったため、先行技術文献の記載を省略する。
【００２３】
【発明が解決しようとする課題】
しかしながら、従来の回路構成では過電圧防止のためサイリスタという素子を用いられており、サイリスタが高価なことから部品コストが上昇してしまうという問題がある。
【００２４】
また、注入ノイズ等によりサイリスタの誤動作を防止するため、フィルタ回路の追加が避けられない等の問題がある。
【００２５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、サイリスタを用いずに過電圧防止回路を構成することによって、安価な電源システムの提供およびフィルタ回路等の追加を回避することにある。
【００２６】
【課題を解決するための手段】
このような目的を達成するため、本願発明の電源システムは、交流電圧を直流電圧に変換して、出力端子に直流電圧を出力するＡＣ−ＤＣコンバータであって、商用電源からの交流電圧を整流して平滑された直流電圧のトランス一次側への導通をスイッチングするスイッチング素子と、トランス二次側出力を整流する整流回路と、出力端子における直流電圧が一定の電圧となるように、出力端子における直流電圧に基づいてスイッチング素子を制御する第１制御回路と、第１の制御回路が出力端子における直流電圧を前記一定の電圧に制御することができない場合、出力端子における直流電圧を前記一定の電圧より高い予め定めた電圧となるように、出力端子における直流電圧に基づいてスイッチング素子を制御する第２制御回路とを備えたＡＣ−ＤＣコンバータと、ＡＣ−ＤＣコンバータの出力電圧を変換する変換器と、ＡＣ−ＤＣコンバータから予め定めた電圧が出力された場合に変換動作を停止させる保護回路とを備え、ＡＣ−ＤＣコンバータから出力された直流電圧を所定の電圧レベルに変換するＤＣ−ＤＣコンバータとを備えたことを特徴とする。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図１は、本発明の実施例にかかるＡＣ−ＤＣコンバータの基本回路を示す図であり、図２は、本発明の実施例にかかるＤＣ−ＤＣコンバータの基本回路を示す図である。従来技術（図５および図７）と同じ機能を有する箇所に関しては符号および動作の説明は省略する。
【００２８】
図１において、従来技術との違いは、サイリスタ27を削除し、出力端子の電圧が一定の電圧を超えた場合に所定の電圧となるようスイッチング素子を制御するサブループ制御回路を付加した点である。サブループ回路は、フォトカプラ26の受光側トランジスタのコレクタ端子を抵抗38を介してMOS-FET2のゲート端子に、フォトカプラ26の受光側トランジスタのエミッタ端子をトランジスタ3のベース端子にそれぞれ接続し、およびフォトカプラ26の発光側にはOPアンプ39、抵抗40〜43、ツェナーダイオード44を接続するよう構成される。また、図２に示すように、本発明のＤＣ−ＤＣコンバータは、従来のＤＣ−ＤＣコンバータに比べ、過電圧保護機能をさらに設け、過電圧に対する耐久力を増強するため、コンバータの入力とコンパレータ33の非反転入力端子との間には、アノードを非反転入力端子に接続したツェナーダイオード45を付加している。以下動作について説明する。
【００２９】
（サブループ制御）
図１に示したスイッチング電源のサブループ制御は、抵抗41、42によって分圧された検出電圧がOPアンプ39の反転入力端子に接続され、ツェナーダイオード44と抵抗43とで生成された基準電圧はOPアンプ39の非反転入力端子に入力される。ここで、スイッチング素子を制御して入力された直流電圧を一定の出力電圧に変換して出力端子に出力するメインループ制御の際の出力電圧Voの電圧値をVacdc1、サブループ制御時の出力電圧Voの電圧値をVacdc2とすると、Vacdc2＞Vacdc1となっており、直流出力電圧VoがVacdc1を超えるとサブループ制御回路がＡＣ−ＤＣコンバータを制御することとなる。
【００３０】
サブループ制御回路に制御が移った後は、OPアンプ39は反転入力端子の入力電圧を基準電圧と比較して、出力端子の電圧を調整することによって抵抗40を介してフォトカプラ26のダイオードに流れる電流を制御する。フォトカプラ26の受光部に流れる電流を変化させることによって、定電圧制御を行う方法については従来技術で説明したフォトカプラ12と同様である。以上により、直流出力電圧がVacdc1を超えVacdc2に達するまでは、サブループ制御によりＡＣ−ＤＣコンバータの動作が維持される。
【００３１】
（過電圧保護機能）
次に、図２に示したＤＣ−ＤＣコンバータの入力電圧上昇時の動作について説明する。MOS-FET29のソース端子とコンパレータ33の非反転入力端子間に接続されたツェナーダイオード45により、ＤＣ−ＤＣコンバータの入力電圧が上昇し、非反転入力端子電圧にツェナーダイオード45の動作電圧(Vz)を加えた電圧、すなわちＤＣ−ＤＣコンバータの保護電圧よりも高くなるとツェナーダイオード45が導通し、コンパレータ33の非反転入力端子電圧が反転入力端子電圧よりも高くなる。この結果、MOS-FET29の発振が停止し、直流出力電圧が低下する。この出力の低下はツェナーダイオード45が導通している間、継続されることになる。
【００３２】
以上の動作より、出力を低下させるためにはサブループ制御時の出力電圧（Vacdc2）より、ツェナーダイオード45のツェナー電圧(Vz)とＤＣ−ＤＣコンバータの出力電圧(V1)との和（Vz+V1）が低い必要がある。また、メインループ制御時にＤＣ−ＤＣコンバータの出力が低下することがないようにするためには、以下の関係である必要があることがわかる。
Vacdc1＜Vz+V1＜Vacdc2
したがって、以上のサブループ制御と過電圧保護機能とを組み合わせることによって、確実にＤＣ−ＤＣコンバータの出力を低下させることができ、サイリスタを用いることなく従来と同様のスイッチング電源の機能を確保することができる。
【００３３】
図３は、図２のＤＣ−ＤＣコンバータの直流出力電圧により動作する装置としてマイクロコントローラ54および直流出力電圧を監視するリセット回路を組み込んだリセットIC53を示す概略図である。リセットIC53はOPアンプ46とMOS-FET47、基準電圧発生回路48、遅延回路49等で構成される。OPアンプ46の反転入力端子には検出電圧を抵抗50、51にて分圧されたものが入力され、非反転入力端子に入力された基準電圧発生回路48からの出力と比較することでOPアンプ46は出力を変化させる。
【００３４】
さらに、OPアンプ46の出力には遅延回路49が付加され、検出電圧の変化に対してすぐにMOS-FET47の出力が変化しないようにしている。リセットIC53の出力はオープンドレインとなっており、MOS-FET47のドレインを出力端子としている。リセットIC53の出力とマイクロコントローラ54の/Reset入力との間にはプルアップ抵抗52が接続される。例えば、電源起動時には反転入力端子電圧は非反転入力端子電圧より低いため、OPアンプ46の出力はHighレベルとなる。したがって、MOS-FET47が導通状態となるためリセットICの出力はLowとなり、マイクロコントローラのリセット状態は保持される。
【００３５】
電源電圧の上昇により反転入力端子電圧が非反転入力端子電圧より高くなると、OPアンプ46はLow出力となり、MOS-FET47が非導通となるため、リセットIC53出力はHighレベルとなり、マイクロコントローラ54のリセット状態は解除される。リセットIC53が、以上のような動作を行うことによって電源電圧の立ち上がり特性に依存せずに、マイクロコントローラ54のリセット動作の保持、解除を確実に行うことができる。
【００３６】
図４は、ＡＣ−ＤＣコンバータの異常状態（ループオープン等）による出力電圧の上昇からマイクロコントローラ54のリセットまでの一連の動作を示す図である。
【００３７】
まず、ループオープン等により第１の制御回路による制御であるメインループ制御が働かなくなると、サブループ制御が働き、スイッチング電源の出力電圧(Vo)がVacdc1から上昇を始める。スイッチング電源の出力電圧(Vo)がVz+V1に達すると、ＤＣ−ＤＣコンバータが動作を停止して出力電圧(V1)が低下し始める。出力(V1)がリセット電圧まで低下すると、リセットIC53が動作し、マイクロコントローラ54の/Reset信号をLowとする。マイクロコントローラ54がリセット状態になることにより、本電源システムにより動作する装置は動作不能となり、ユーザに動作できない旨を伝えられる。
【００３８】
また、ループオープン等の電圧異常の状態であっても、スイッチング電源の出力はVacdc2を基準に制御されるため、Vacdc2を素子の耐圧以下に選択することによって破壊等の状態を回避することができる。
【００３９】
本発明の実施態様の例を以下に列挙する。
【００４０】
［実施態様１］  商用電源からの交流電圧を整流して平滑された直流電圧を、スイッチング素子によって制御し、一定の出力電圧に変換して出力端子に出力するＡＣ−ＤＣコンバータにおいて、前記出力端子の電圧が所定の電圧となるように、前記スイッチング素子を制御する制御回路を有し、前記所定の電圧は、前記一定の直流出力より高いことを特徴とするＡＣ−ＤＣコンバータ。
【００４１】
［実施態様２］  商用電源からの交流電圧を整流して平滑された直流電圧を、スイッチング素子によって制御し、一定の出力電圧に変換して出力端子に出力するＡＣ−ＤＣコンバータと、前記一定の直流出力電圧を任意の直流出力電圧に変換するＤＣ−ＤＣコンバータとを備えた電源システムにおいて、前記ＡＣ−ＤＣコンバータは、前記出力端子の電圧が所定の電圧となるように、前記スイッチング素子を制御する制御回路を有し、前記ＤＣ−ＤＣコンバータは、前記出力端子に出力された電圧が、前記一定の直流出力電圧より高く前記所定の電圧より低い所定の保護電圧を超えると、変換動作を停止させる保護回路を有することを特徴とする電源システム。
【００４２】
［実施態様３］  前記ＤＣ−ＤＣコンバータの出力電圧を監視して、前記ＤＣ−ＤＣコンバータが変換動作を停止するとリセット信号を供給するリセット回路をことをさらに備えたことを特徴とする実施態様２に記載の電源システム。
【００４３】
【発明の効果】
以上説明したように本発明によれば、ＡＣ−ＤＣコンバータは、出力端子の電圧が所定の電圧となるように、スイッチング素子を制御する制御回路を有し、
所定の電圧は、一定の直流出力より高いため、サイリスタを用いずに過電圧防止回路を構成することができ、安価な電源システムの提供およびフィルタ回路等の追加を回避することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例にかかるＡＣ−ＤＣコンバータの基本回路を示す図である。
【図２】本発明の実施例にかかるＤＣ−ＤＣコンバータの基本回路を示す図である。
【図３】本発明のＤＣ−ＤＣコンバータの直流出力電圧により動作するマイクロコントローラとリセットICを示す概略図である。
【図４】本発明のＡＣ−ＤＣコンバータの異常状態による出力電圧の上昇からマイクロコントローラのリセットまでの一連の動作を示す図である。
【図５】従来の自励型フライバックコンバータの回路の基本構成を示す図である。
【図６】  RCC方式による回路の各部における電流または電圧の波形の様子を示す図である。
【図７】ＤＣ−ＤＣコンバータの基本回路を示す図である。
【符号の説明】
１  絶縁トランス
２、２９、４７  MOS-FET
３  トランジスタ
４、５、７、８、１１、１３、１６、１７、２０〜２２、２４、３４〜３８、４０〜４３、５０〜５２  抵抗
６、１０、１５、２３、２８、３２  コンデンサ
９、１４、３１  ダイオード
１２、２６  フォトカプラ
１８、３９、４６  OPアンプ
１９、２５、４４、４５  ツェナーダイオード
２７  サイリスタ
３０  インダクタ
３３  コンパレータ
４８  基準電圧発生回路
４９  遅延回路
５３  リセットIC
【図１】
0004289904.tif 000002
【図２】
0004289904.tif 000003
【図３】
0004289904.tif 000004
【図４】
0004289904.tif 000005
【図５】
0004289904.tif 000006
【図６】
0004289904.tif 000007
【図７】
0004289904.tif 000008