(57)【特許請求の範囲】
【請求項１】
ＯＦＤＭ信号によるデジタル放送の放送波中継を行う放送波中継局の送受アンテナ間での信号の回り込みによって発生するループ発振を検知する装置であって、
入力ＯＦＤＭ信号をあらかじめ設定した時間だけ遅延させて出力する遅延回路と、
前記入力ＯＦＤＭ信号と前記遅延回路によって遅延されたＯＦＤＭ信号の両信号間の相関値を検出する相関検出回路と、
比較器にあらかじめ定めた閾値を供給する閾値設定回路と、
該閾値設定回路から供給される閾値と前記相関検出回路の実質的な出力値とのレベル比較を行い、該比較の結果、前記相関検出回路の実質的な出力値の方が前記閾値よりも大きい場合には、前記入力ＯＦＤＭ信号がループ発振していると判定して、発振検知信号を出力する前記比較器とを備え、
前記遅延回路は、当該ループ発振検知装置を設置する放送波中継局にて受信した受信信号をそれと同じ周波数で信号を再送信するのに要する時間か、又はそれ以上の時間として、ループ発振の原因となる信号経路を当該信号が一巡するのに要する時間にわたって入力ＯＦＤＭ信号を遅延させて出力することを特徴とするループ発振検知装置。
【請求項２】
請求項１記載のループ発振検知装置において、該装置はさらに、前記相関検出回路と前記比較器との間に積分回路が介挿されていることを特徴とするループ発振検知装置。
【請求項３】
請求項１または２記載のループ発振検知装置を具えたことを特徴とする回り込みキャンセラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ループ発振検知装置とそれを具えた回り込みキャンセラに係り、特に、放送波中継局の送受アンテナ間での信号の回り込みによって発生するループ発振を検知する装置とそれを具えた回り込みキャンセラに関する。
【０００２】
【従来の技術】
この種類のループ発振は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号を用いたデジタル放送またはデジタル伝送において、ＳＦＮ（Single Frequency Network：単一周波数ネットワーク）を構成する中継局で同一周波数再送信による放送波中継を行う場合、特に問題となる。
【０００３】
従来、この種類のループ発振を検知するループ発振検知回路が組み込まれた回り込みキヤンセラとして、本発明者らの発明に係る回り込みキヤンセラ（特願平１１−３４１８６２号参照）がある。このループ発振検知回路では、受信したＯＦＤＭ信号の周波数特性からループ発振を検知するようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、上記特願平１１−３４１８６２号明細書記載の方法では、受信したＯＦＤＭ信号の周波数特性を得るには、ＯＦＤＭ信号を１シンボル期間受信し、その１シンボル分の信号をＦＦＴ（Fast Fourier Transform）することが必要である。このため、この方法でループ発振を検知するためには、ＯＦＤＭ信号１シンボル分の受信に要する時間とＦＦＴに要する時間とが最低でも必要であり、短時間にループ発振を検知することは困難であった。
【０００５】
そこで、本発明の目的は、ＳＦＮを構成する同一周波数再送信を行う放送波中継局の送受アンテナ間での信号の回り込みによって発生するループ発振をきわめて短時間に検知することのできるループ発振検知装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ＯＦＤＭ信号は有効シンボル期間以下の長さの時間データにおいては自己相関がほとんどないが、ループ発振を起こした場合は連続して大きな自己相関が得られることに着眼してなしたものであり、すなわち、本発明ループ発振検知装置は、ＯＦＤＭ信号によるデジタル放送の放送波中継を行う放送波中継局の送受アンテナ間での信号の回り込みによって発生するループ発振を検知する装置であって、入力ＯＦＤＭ信号をあらかじめ設定した時間だけ遅延させて出力する遅延回路と、前記入力ＯＦＤＭ信号と前記遅延回路によって遅延されたＯＦＤＭ信号の両信号間の相関値を検出する相関検出回路と、比較器にあらかじめ定めた閾値を供給する閾値設定回路と、該閾値設定回路から供給される閾値と前記相関検出回路の実質的な出力値とのレベル比較を行い、該比較の結果、前記相関検出回路の実質的な出力値の方が前記閾値よりも大きい場合には、前記入力ＯＦＤＭ信号がループ発振していると判定して、発振検知信号を出力する前記比較器とを備え、前記遅延回路は、当該ループ発振検知装置を設置する放送波中継局にて受信した受信信号をそれと同じ周波数で信号を再送信するのに要する時間か、又はそれ以上の時間として、ループ発振の原因となる信号経路を当該信号が一巡するのに要する時間にわたって入力ＯＦＤＭ信号を遅延させて出力することを特徴とするものである。
【０００７】
また、本発明ループ発振検知装置はさらに、前記相関検出回路と前記比較器との間に積分回路が介挿されていることを特徴とするものである。
【０００８】
また、本発明回り込みキャンセラは、本発明ループ発振検知装置を具えたことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に添付図面を参照し、発明の実施の形態に基づいて本発明を詳細に説明する。
図１は、本発明ループ発振検知装置の第１の実施形態をブロック図にて示している。
図１において、１はＡＧＣ回路、２は遅延回路、３は相関検出回路、４は比較器、および５は閾値設定回路である。
【００１０】
動作につき説明する。
まず、入力信号としてのＯＦＤＭ信号が、本発明装置を構成するＡＧＣ（Automatic Gain Control）回路１に入力される。ＡＧＣ回路１は、当該回路１の出力電力が一定となるようにＯＦＤＭ信号の利得を調整して遅延回路２および相関検出回路３に出力する。遅延回路２は、あらかじめ設定した時間だけ入力信号を遅延させて出力する。また、遅延回路２は、最初に入力された信号が設定した遅延時間だけ遅延して出力されるまではレベル０を出力するように構成されているものとする。なお、上記以外の、本発明装置のすべての部分で使用される遅延回路も、最初に入力された信号が設定した遅延時間だけ遅延して出力されるまではレベル０を出力するように構成されているものとする。
【００１１】
相関検出回路３はＡＧＣ回路１と遅延回路２の各出力信号が供給され、これら信号間の相関値を計算し、その結果を比較器４に出力する。また、比較器４には閾値設定回路５が接続され、当該回路からあらかじめ定めた閾値が供給されている。比較器４は、相関検出回路３の出力信号と閾値設定回路５から供給される閾値とをレベル比較し、相関検出回路３の出力信号の方が閾値設定回路５からの閾値よりもレベル的に大きい場合、すなわち、検出された相関値があらかじめ定めた閾値を超えている場合に、入力ＯＦＤＭ信号は発振しているものと判定し、発振検知信号を出力する。
【００１２】
ここで、遅延回路２は、本発明ループ発振検知装置を設置する放送波中継局において、受信信号をそれと同じ周波数で再送信するのに要する時間かまたはそれ以上の時間だけ、すなわち、ループ発振の原因となる信号の経路を信号が一巡するのに要する時間にわたつて入力ＯＦＤＭ信号を遅延させて出力するように構成することで、ループ発振が起きた場合の相関検出回路３の出力をループ発振が生じていない場合の出力に比して大きくすることができ、高精度にループ発振を検知することが可能となる。
【００１３】
図２は、本発明ループ発振検知装置の第２の実施形態をブロック図にて示している。
本実施形態が第１の実施形態と異なっている点は、図２に示すように、新たに積分回路６が相関検出回路３と比較器４との間に介挿された点である。図２において、図１と同じ構成要素には同一符号を付し、それらの説明は省略する。
【００１４】
動作につき説明する。
図２において、積分回路６は、相関検出回路３の出力信号である相関信号に含まれるノイズによって比較器４が誤作動するのを防ぐために介挿され、積分によって相関検出回路３の出力信号（相関信号）を平滑化して比較器４へ出力するためのものである。
また、積分回路６の積分はあらかじめ設定した一定期間について積分するか、あるいは、積分値にあらかじめ設定した係数を乗算することで、積分回路６の出力信号が大きくなり発散するのを避けるようにする。
【００１５】
以下に、上述した本発明の第１の実施形態および第２の実施形態において使用する相関検出回路３および積分回路６（これは、第２の実施形態においてのみ使用）の具体例について説明する。
まず、相関検出回路３の第１の回路構成例と第２の回路構成例を説明する。
図３は、相関検出回路３の第１の回路構成例をブロック図にて示している。
図３において、７は乗算器、８は絶対値回路、９は遅延回路、および１０は乗算器である。
【００１６】
動作につき説明する。
乗算器７は、ＡＧＣ回路１（図１および２参照）の出力信号（実質的には入力ＯＦＤＭ信号）と遅延回路２（図１および２参照）の出力信号とを複素乗算して乗算結果を絶対値回路８に出力する。絶対値回路８は、乗算器７の出力信号の複素量の絶対値を演算して演算結果を遅延回路９および乗算器１０に出力する。遅延回路９は、絶対値回路８の出力信号をあらかじめ設定した時間だけ遅延させて乗算器１０に出力する。なお、遅延回路９に設定する遅延時間は、遅延回路２（図１および２参照）の遅延時間と同じ値に設定する。乗算器１０は絶対値回路８の出力信号と遅延回路９の出力信号を実数の乗算をして比較器４（図１の場合）または積分回路６（図２の場合）に出力する。
【００１７】
図３において乗算器７と乗算器１０は、複素と実数の違いはあるもののどちらも相関を演算するための乗算器であり、本構成においては二重に相関を演算していることになる。このように、二重に相関を演算することでループ発振による相関を精度よく算出することが可能になり、また、乗算器７の後段に絶対値回路８を配置し、乗算器１０を実数の乗算とすることで複素の乗算に比べて演算量を減らすことができる。
【００１８】
図４は、相関検出回路３の第２の回路構成例をブロック図にて示している。
この第２の回路構成が第１の回路構成と異なっている点は、図４に示すように、図３において乗算器１０であった部分が、相関値算出回路１１に置き換えられた点である。
【００１９】
動作につき説明する。
乗算器７は、ＡＧＣ回路１（図１および２参照）の出力信号（実質的には入力ＯＦＤＭ信号）と遅延回路２（図１および２参照）の出力信号とを複素乗算して乗算結果を絶対値回路８に出力する（ここまでは、図３の場合と同じである）。絶対値回路８は、乗算器７の出力信号の複素量の絶対値を演算して演算結果を遅延回路９および相関値算出回路１１に出力する。遅延回路９は、絶対値回路８の出力信号を、本発明ループ発振検知装置を設置する放送波中継局において、受信信号をそれと同じ周波数で再送信するのに要する時間かまたはそれ以上の時間だけ遅延させて相関値算出回路１１に出力する。相関値算出回路１１は、絶対値回路８の出力信号と遅延回路９の出力信号との相関値を算出して比較器４（図１の場合）または積分回路６（図２の場合）に出力する。
【００２０】
いま、時刻を自然数ｔで表し、絶対値回路８の出力信号をｆ（ｔ）、遅延回路９の出力信号をｇ（ｔ）、相関値算出回路１１の出力信号をｃ（ｔ）とすると、相関値算出回路１１における相関値の演算は、一般的な相関係数の式を用いて、（１）式で表すことができる。
【数１】
0004209083.tif 000002
【００２１】
ここで、Ｎとして、ループ発振の原因となる信号の経路を信号が一巡するのに要する時間以上の値を設定し、
【数２】
0004209083.tif 000003
とする。
【００２２】
（１）式により相関値が計算される相関検出回路３（図１および２参照）において、当該検出回路の出力ｃ（ｔ）は、−１≦ｃ（ｔ）≦１であり、回り込みやマルチパスが存在しないときは、ほぼ０となるが、Ｄ／Ｕ＝１ｄＢ程度の回り込みが存在する場合には約０．３、また、回り込みによってループ発振が発生すると０．５以上の値となる。図４に示す構成の相関検出回路３を用いたループ発振検知装置では、閾値設定回路５（図１および２参照）で設定する閾値を０．５とすることでループ発振を検知することができる。
【００２３】
次に、積分回路６の第１の回路構成例と第２の回路構成例を説明する。
図５は、積分回路６の第１の回路構成例をブロック図にて示している。
図５において、１２は加算器、１３は遅延回路、１４は乗算器、１５は積分係数設定回路、１６は正規化係数設定回路、および１７は乗算器である。
【００２４】
動作につき説明する。
加算器１２は、相関検出回路３（図２参照）の出力信号と後述する乗算器１４の出力信号が供給される遅延回路１３（遅延時間は、あらかじめ設定する）の出力信号との和を演算して乗算器１４に出力する。積分係数設定回路１５は、あらかじめ設定した係数αを乗算器１４と正規化係数設定回路１６に出力する。なお、係数αとしては、０＜α≦１の値を設定するものとする。
【００２５】
また、乗算器１４は、加算器１２の出力信号と積分係数設定回路１５の出力である係数αとの積を演算して遅延回路１３と乗算器１７に出力する。正規化係数設定回路１６においては、積分係数設定回路１５からの係数αを用いて
β＝（１−α）／α
なる演算を行って得られた係数βを乗算器１７に出力する。乗算器１７は、乗算器１４の出力信号に正規化係数設定回路１６からの係数βを乗じて、積分回路６の出力として比較器４（図２参照）に出力する。
【００２６】
図６は、積分回路６の第２の回路構成例をブロック図にて示している。
図６において、１８は積分係数設定回路、１９は乗算器、２０は遅延回路、２１は加算器、２２は遅延回路、および２３は減算器である。
【００２７】
動作につき説明する。
積分係数設定回路１８は、あらかじめ設定した係数α′を乗算器１９に出力すし、ここに、係数α′は、後述する遅延回路２２の遅延時間の逆数に比例した係数で、０＜α′≦１の値を設定する。乗算器１９は、相関検出回路３（図２参照）の出力信号に積分係数設定回路１８の出力である係数α′を乗算した結果を遅延回路２０と加算器２１に出力する。加算器２１は、その出力信号を遅延回路２２によって１動作クロック分だけ遅延させた信号と乗算器１９の出力信号とを加算し、加算結果を遅延回路２２と減算器２３に出力する。
【００２８】
また、遅延回路２０は、乗算器１９の出力信号を予め設定した時間だけ遅延させて減算器２３に出力する。減算器２７においては、加算器２１の出力信号から遅延回路２０の出力信号を減算した結果を、積分回路６の出力として比較器４（図２参照）に出力する。
【００２９】
最後に、本発明の効果を検証する意味で、本発明によるループ発振検知装置を設置する放送波中継局において、その放送波中継局が受信する親局波（希望波）に対する回り込み波のＤ／Ｕ（Desired to Undesired Ratio）が∞（回り込み波なし）、６ｄＢ、および０ｄＢ（ループ発振時）の各場合について相関検出回路３（図１および２参照）の出力信号がどのように変化するかを検討した。
【００３０】
図７（ａ），（ｂ），（ｃ）は、それぞれ上記Ｄ／Ｕが∞（回り込み波なし）、６ｄＢ、および０ｄＢ（ループ発振時）の各場合について相関検出回路３の出力信号の時間変化を示している。なお、図において横軸は時刻、縦軸は相関値ををそれぞれ示している。
同図から、放送波中継局がループ発振（すなわち、Ｄ／Ｕ＝０ｄＢ）の状態にあるときには、相関検出回路３の出力はループ発振による相関が連続して出力していることが分かる（図７（ｃ）参照）。また、Ｄ／Ｕ＝６ｄＢにおいても、相関回路３の出力にはノイズの影響と思われる大きな相関が現れている（図７（ｂ）参照）。この大きな相関によって当該中継局がループ発振していると誤検知するのを避けるために、図２に示すように、相関検出回路３と比較器４の間に積分回路６を配置する。
【００３１】
本発明は、上述した発明の実施の形態に限定されるものでなく、幾多の変形が可能なものである。
例えば、図１、２中に示す相関検出回路３として、畳み込み演算を行うタイブの相関検出回路を使用することもできる。また、図１、２中の積分回路６としては、単に低域通過フィルタを用いてもよい。
【００３２】
また、本発明は、上述のループ発振検知装置を具えた回り込みキャンセラをも含むものである。なお、この種類の回り込みキャンセラは、例えば、本発明者らによる発明に係る「回り込みキャンセラ」（特開平１１−３５５１６０号）等により周知であるので、ここでは、その説明は省略する。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、ＯＦＤＭ信号で同一周波数再送信を行う放送波中継局におけるループ発振を短時間で検知することが可能になる。
【図面の簡単な説明】
【図１】  本発明ループ発振検知装置の第１の実施形態をブロック図にて示している。
【図２】  本発明ループ発振検知装置の第２の実施形態をブロック図にて示している。
【図３】  相関検出回路の第１の回路構成例をブロック図にて示している。
【図４】  相関検出回路の第２の回路構成例をブロック図にて示している。
【図５】  積分回路の第１の回路構成例をブロック図にて示している。
【図６】  積分回路の第２の回路構成例をブロック図にて示している。
【図７】  希望波に対する回り込み波のＤ／Ｕが∞（回り込み波なし）、６ｄＢ、および０ｄＢ（ループ発振時）の各場合について相関検出回路３の出力信号の時間変化を示している。
【符号の説明】
１  ＡＧＣ回路
２  遅延回路
３  相関検出回路
４  比較器
５  閾値設定回路
６  積分回路
７，１０  乗算器
８  絶対値回路
９  遅延回路
１１  相関値算出回路
１２  加算器
１３  遅延回路
１４，１７  乗算器
１５  積分係数設定回路
１６  正規化係数設定回路
１８  積分係数設定回路
１９  乗算器
２０，２２  遅延回路
２１  加算器
２３  減算器
【図１】
0004209083.tif 000004
【図２】
0004209083.tif 000005
【図３】
0004209083.tif 000006
【図４】
0004209083.tif 000007
【図５】
0004209083.tif 000008
【図６】
0004209083.tif 000009
【図７】
0004209083.tif 000010