(57)【特許請求の範囲】
【請求項１】
複数のチップを有する解析用ウェハに対する不良解析システムであって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、
前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を出力するメモリセル試験手段と、
前記メモリセル試験結果に基づき、前記Ｙ方向の不良を考慮した前記Ｘ方向置換能力によるＸ方向救済判定処理と前記Ｘ方向の不良を考慮した前記Ｙ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行するデータ解析手段とを備え、
前記Ｘ方向救済判定処理は、
(a) 前記複数のメモリセルを前記Ｙ方向に沿って複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、
(b) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(a) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、
前記Ｙ方向救済判定処理は、
(c) 前記複数のメモリセルを前記Ｘ方向に沿って複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、
(d) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(c) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、
前記致命不良集計処理は、
(e) 前記メモリセル試験結果の前記不良ビット情報のうち、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップを含む、
不良解析システム。
【請求項２】
前記Ｙ方向仮想置換能力は前記Ｙ方向置換能力で決定される最大能力からゼロにかけてそれぞれ設定される第３の数のＹ方向設定仮想置換能力を含み、
前記Ｘ方向仮想置換能力は前記Ｘ方向置換能力で決定される最大能力からゼロにかけてそれぞれが設定される前記第３の数のＸ方向設定仮想置換能力を含み、前記第３の数のＸ方向設定仮想置換能力は前記第３の数のＹ方向設定仮想置換能力に対応しており、
前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理は、前記Ｙ方向仮想置換能力及び前記Ｘ方向仮想置換能力を変化させながら前記第３の数回行われ、各回毎に救済不能な前記致命不良ビット情報が認識される、
請求項１記載の不良解析システム。
【請求項３】
前記致命不良ビット情報は、前記第３の数回行われる前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済不能とされた際のＹ方向設定仮想置換能力及びＸ方向設定仮想置換能力のうち少なくとも一方の能力に基づき、予め設定された複数のレベルのうちいずれかにレベル設定され、
前記致命不良集計処理は、前記複数のレベルに分類して前記致命不良ビット情報を集計する、
請求項２記載の不良解析システム。
【請求項４】
前記Ｙ方向仮想置換能力は第１〜第Ｚ（Ｚ≧２）のレベル設定がなされた第１〜第ＺのＹ方向設定仮想置換能力を含み、前記Ｘ方向仮想置換能力は前記第１〜第Ｚのレベル設定がなされた第１〜第ＺのＸ方向設定仮想置換能力を含み、
前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理は、前記Ｙ方向仮想置換能力を前記第１〜第ＺのＹ方向設定仮想置換能力に、前記Ｘ方向仮想置換能力を前記第１〜第Ｚの前記Ｘ方向設定仮想置換能力にそれぞれ変化させながらＺ回行われ、各回毎に救済不能な前記致命不良ビット情報が認識され、
前記致命不良ビット情報は、第ｉ（ｉ＝１〜Ｚのいずれか）の前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済不能と認識されると、第ｉのレベルと分類され、
前記致命不良集計処理は、第１〜第Ｚのレベルに分類して前記致命不良ビット情報を集計する、
請求項１記載の不良解析システム。
【請求項５】
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記複数のチップのうち前記致命不良ビット情報を有するチップが視覚認識可能な表示用ウェハを表示するステップをさらに含む、
請求項１ないし請求項４のうちいずれか１項に記載の不良解析システム。
【請求項６】
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記致命不良ビット情報で規定される不良領域が視覚認識可能な表示用ウェハを表示するステップをさらに含む、
請求項１ないし請求項４のうちいずれか１項に記載の不良解析システム。
【請求項７】
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記不良ビット情報から前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域が視覚認識可能な表示用ウェハを表示するステップをさらに含む、
請求項１ないし請求項４のうちいずれか１項に記載の不良解析システム。
【請求項８】
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 第１のレベルの前記致命不良ビット情報で規定される不良領域が視覚認識可能な第１の表示用ウェハを表示するステップと、
(g) 前記第１のレベルとは異なる第２のレベルの前記致命不良ビット情報で規定される不良領域が視覚認識可能な第２の表示用ウェハを表示するステップをさらに含む、
請求項３あるいは請求項４に記載の不良解析システム。
【請求項９】
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 第１のレベルの前記致命不良ビット情報で規定される不良領域と、前記第１のレベルとは異なる第２のレベルの前記致命不良ビット情報で規定される不良領域とを識別して視覚認識可能な表示用ウェハを表示するステップをさらに含む、
請求項３あるいは請求項４に記載の不良解析システム。
【請求項１０】
前記解析用ウェハにおけるパターン欠陥を含む欠陥領域を規定した欠陥領域情報を付与する欠陥領域情報付与手段をさらに備え、
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する致命不良欠陥領域と、前記不良ビット情報から前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する非致命不良欠陥領域と、前記第１及び第２の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含む、
請求項１ないし請求項４のうちいずれか１項に記載の不良解析システム。
【請求項１１】
前記致命不良集計処理は、
前記ステップ(f) の後、
(g) 前記致命不良欠陥領域が視覚認識可能な第１の表示用ウェハを表示するステップと、
(h) 前記非致命不良欠陥領域が視覚認識可能な第２の表示用ウェハを表示するステップと、
(i) 前記無影響欠陥領域が視覚認識可能な第３の表示用ウェハを表示するステップと、
をさらに含む、
請求項１０記載の不良解析システム。
【請求項１２】
前記致命不良集計処理は、
前記ステップ(f) の後、
(g) 前記致命不良欠陥領域、前記非致命不良欠陥領域及び前記無影響欠陥領域の各領域を識別して視覚認識可能な表示用ウェハを表示するステップと、
をさらに含む、
請求項１０記載の不良解析システム。
【請求項１３】
前記解析用ウェハにおけるパターン欠陥を含む欠陥領域を規定した欠陥領域情報を付与する欠陥領域情報付与手段をさらに備え、
前記致命不良集計処理は、
前記ステップ(e) の後、
(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、第１のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、前記第１のレベルと異なる第２のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、前記不良ビット情報から前記第１及び第２のレベルの前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、前記第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含む、
請求項３あるいは請求項４に記載の不良解析システム。
【請求項１４】
前記致命不良集計処理は、
前記ステップ(f) の後、
(g) 前記第１のレベルの致命不良欠陥領域が視覚認識可能な第１の表示用ウェハを表示するステップと、
(h) 前記第２のレベルの致命不良欠陥領域が視覚認識可能な第２の表示用ウェハを表示するステップと、
(i) 前記非致命不良欠陥領域が視覚認識可能な第３の表示用ウェハを表示するステップと、
(j) 前記無影響欠陥領域が視覚認識可能な第４の表示用ウェハを表示するステップと、
をさらに含む、
請求項１３記載の不良解析システム。
【請求項１５】
前記致命不良集計処理は、
前記ステップ(f) の後、
(g) 前記第１のレベルの致命不良欠陥領域、前記第２のレベルの致命不良欠陥領域、前記非致命不良欠陥領域及び前記無影響欠陥領域の各領域を識別して視覚認識可能な表示用ウェハを表示するステップと、
をさらに含む、
請求項１３記載の不良解析システム。
【請求項１６】
前記解析用ウェハの前記複数のチップそれぞれに対し、前記複数のメモリセル中の不良メモリセルを前記置換用メモリセル群に置き換えた後の電気的特性の良否判定結果を含むウェハテスト情報を付与するウェハテスト情報付与手段をさらに備え、
前記致命不良自動抽出処理は、
前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理の前に行われ、前記ウェハテスト情報に基づき、前記複数のチップのうち所定の条件を満足するチップに対してのみ、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理を行わせるチップ選別処理をさらに含む、
請求項１ないし請求項４のうちいずれか１項に記載の不良解析システム。
【請求項１７】
複数のチップを有する解析用ウェハに対する致命不良抽出方法であって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、
(a) 前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を得るステップと、
(b) 前記複数のメモリセルを前記Ｙ方向に沿って複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、
(c) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(b) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップと、
(d) 前記複数のメモリセルを前記Ｘ方向に沿って複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、
(e) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(d) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップと、
(f) 前記メモリセル試験結果の前記不良ビット情報のうち、前記ステップ(c) 及びステップ(e) で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップと、
を備える致命不良抽出方法。
【請求項１８】
請求項１７記載致命不良抽出方法をコンピュータに実行させるためのプログラムが記録されている、コンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、各々が複数のメモリセルを有するチップが複数個形成される半導体ウェハの致命不良を自動的に抽出する不良解析システムに関するものである。
【０００２】
【従来の技術】
複数のメモリセル（一般に行及び列で特定されるマトリックス状に配置されている）を有する半導体チップが複数個形成されている半導体ウェハの不良解析方法として、テスタ（「ＬＳＩテスタ」とも称される）を用いる方法が一般的に知られている。この方法は、半導体ウェハ内のすべてのメモリセルに対して電気的特性に関するテストを行い、その結果検出されたメモリセル不良を、行方向に沿ったｘ座標及び列方向に沿ったｙ座標で規定される座標空間内に、不良パターン（一般にフェイルビットマップ（以下、単に「ＦＢＭ」と略称する））の形式で表示し、このＦＢＭを用いて不良原因を推定するものである。
【０００３】
通常、複数のメモリセルを有する半導体チップでは、不良メモリセルを救済するための冗長（置換）用のメモリセルを有しており、この冗長用メモリセルによる救済可能な範囲で不良メモリセルを救済することが可能である。このため、複数のメモリセルを有する半導体チップにおける不良は、救済できる不良と救済できない不良とに区分することができる。ここで、救済できる不良は歩留まりに影響しない不良、救済できない不良は歩留まりを低下させる致命不良とそれぞれ置き換えることができ、救済できない不良（以下、「致命不良」と称する場合あり）がどのようなものかを知ることは、各々が複数のメモリセルを有する半導体チップが複数個形成されている半導体ウェハの不良解析を行う上で非常に重要である。
【０００４】
【発明が解決しようとする課題】
しかし、上述した致命不良がどのようなものかを知るために、従来、不良解析エンジニアがＦＢＭ情報から手作業で致命不良を抽出することしか行っておらず、時間がかかりすぎ、また、サンプリング数も限定されてしまう問題点があった。
【０００５】
この発明は、上記問題点を解消するためになされたもので、人手によらず自動的に致命不良の原因究明が可能な不良解析システムを提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明にかかる請求項１記載の不良解析システムは、複数のチップを有する解析用ウェハに対する不良解析システムであって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を出力するメモリセル試験手段と、前記メモリセル試験結果に基づき、前記Ｙ方向の不良を考慮した前記Ｘ方向置換能力によるＸ方向救済判定処理と前記Ｘ方向の不良を考慮した前記Ｙ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行するデータ解析手段とを備え、前記Ｘ方向救済判定処理は、(a) 前記複数のメモリセルを前記Ｙ方向に沿って複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、(b) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(a) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、前記Ｙ方向救済判定処理は、(c) 前記複数のメモリセルを前記Ｘ方向に沿って複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、(d) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(c) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップとを含み、前記致命不良集計処理は、(e) 前記メモリセル試験結果の前記不良ビット情報のうち、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップを含んでいる。
【０００７】
請求項２記載の不良解析システムにおいて、前記Ｙ方向仮想置換能力は前記Ｙ方向置換能力で決定される最大能力からゼロにかけてそれぞれ設定される第３の数のＹ方向設定仮想置換能力を含み、前記Ｘ方向仮想置換能力は前記Ｘ方向置換能力で決定される最大能力からゼロにかけてそれぞれが設定される前記第３の数のＸ方向設定仮想置換能力を含み、前記第３の数のＸ方向設定仮想置換能力は前記第３の数のＹ方向設定仮想置換能力に対応しており、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理は、前記Ｙ方向仮想置換能力及び前記Ｘ方向仮想置換能力を変化させながら前記第３の数回行われ、各回毎に救済不能な前記致命不良ビット情報が認識される。
【０００８】
請求項３記載の不良解析システムにおいて、前記致命不良ビット情報は、前記第３の数回行われる前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済不能とされた際のＹ方向設定仮想置換能力及びＸ方向設定仮想置換能力のうち少なくとも一方の能力に基づき、予め設定された複数のレベルのうちいずれかにレベル設定され、前記致命不良集計処理は、前記複数のレベルに分類して前記致命不良ビット情報を集計している。
【０００９】
請求項４記載の不良解析システムにおいて、前記Ｙ方向仮想置換能力は第１〜第Ｚ（Ｚ≧２）のレベル設定がなされた第１〜第ＺのＹ方向設定仮想置換能力を含み、前記Ｘ方向仮想置換能力は前記第１〜第Ｚのレベル設定がなされた第１〜第ＺのＸ方向設定仮想置換能力を含み、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理は、前記Ｙ方向仮想置換能力を前記第１〜第ＺのＹ方向設定仮想置換能力に、前記Ｘ方向仮想置換能力を前記第１〜第Ｚの前記Ｘ方向設定仮想置換能力にそれぞれ変化させながらＺ回行われ、各回毎に救済不能な前記致命不良ビット情報が認識され、前記致命不良ビット情報は、第ｉ（ｉ＝１〜Ｚのいずれか）の前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理で救済不能と認識されると、第ｉのレベルと分類され、前記致命不良集計処理は、第１〜第Ｚのレベルに分類して前記致命不良ビット情報を集計している。
【００１０】
請求項５記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(e) の後、(f) 前記複数のチップのうち前記致命不良ビット情報を有するチップが視覚認識可能な表示用ウェハを表示するステップをさらに含んでいる。
【００１１】
請求項６記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(e) の後、(f) 前記致命不良ビット情報で規定される不良領域が視覚認識可能な表示用ウェハを表示するステップをさらに含んでいる。
【００１２】
請求項７記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(e) の後、(f) 前記不良ビット情報から前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域が視覚認識可能な表示用ウェハを表示するステップをさらに含んでいる。
【００１３】
請求項８記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(e) の後、(f) 第１のレベルの前記致命不良ビット情報で規定される不良領域が視覚認識可能な第１の表示用ウェハを表示するステップと、(g) 前記第１のレベルとは異なる第２のレベルの前記致命不良ビット情報で規定される不良領域が視覚認識可能な第２の表示用ウェハを表示するステップをさらに含んでいる。
【００１４】
請求項９記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(e) の後、(f) 第１のレベルの前記致命不良ビット情報で規定される不良領域と、前記第１のレベルとは異なる第２のレベルの前記致命不良ビット情報で規定される不良領域とを識別して視覚認識可能な表示用ウェハを表示するステップをさらに含んでいる。
【００１５】
請求項１０記載の不良解析システムは、前記解析用ウェハにおけるパターン欠陥を含む欠陥領域を規定した欠陥領域情報を付与する欠陥領域情報付与手段をさらに備え、前記致命不良集計処理は、前記ステップ(e) の後、(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する致命不良欠陥領域と、前記不良ビット情報から前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する非致命不良欠陥領域と、前記第１及び第２の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含んでいる。
【００１６】
請求項１１記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(f) の後、(g) 前記致命不良欠陥領域が視覚認識可能な第１の表示用ウェハを表示するステップと、(h)前記非致命不良欠陥領域が視覚認識可能な第２の表示用ウェハを表示するステップと、(i) 前記無影響欠陥領域が視覚認識可能な第３の表示用ウェハを表示するステップとをさらに含んでいる。
【００１７】
請求項１２記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(f) の後、(g) 前記致命不良欠陥領域、前記非致命不良欠陥領域及び前記無影響欠陥領域の各領域を識別して視覚認識可能な表示用ウェハを表示するステップとをさらに含んでいる。
【００１８】
請求項１３記載の不良解析システムは、前記解析用ウェハにおけるパターン欠陥を含む欠陥領域を規定した欠陥領域情報を付与する欠陥領域情報付与手段をさらに備え、前記致命不良集計処理は、前記ステップ(e) の後、(f) 前記欠陥領域情報付与手段より得た前記欠陥領域情報で規定される前記欠陥領域を、第１のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、前記第１のレベルと異なる第２のレベルの前記致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、前記不良ビット情報から前記第１及び第２のレベルの前記致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、前記第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップをさらに含んでいる。
【００１９】
請求項１４記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(f) の後、(g) 前記第１のレベルの致命不良欠陥領域が視覚認識可能な第１の表示用ウェハを表示するステップと、(h) 前記第２のレベルの致命不良欠陥領域が視覚認識可能な第２の表示用ウェハを表示するステップと、(i) 前記非致命不良欠陥領域が視覚認識可能な第３の表示用ウェハを表示するステップと、(j) 前記無影響欠陥領域が視覚認識可能な第４の表示用ウェハを表示するステップとをさらに含んでいる。
【００２０】
請求項１５記載の不良解析システムにおいて、前記致命不良集計処理は、前記ステップ(f) の後、(g) 前記第１のレベルの致命不良欠陥領域、前記第２のレベルの致命不良欠陥領域、前記非致命不良欠陥領域及び前記無影響欠陥領域の各領域を識別して視覚認識可能な表示用ウェハを表示するステップとをさらに含んでいる。
【００２１】
請求項１６記載の不良解析システムは、前記解析用ウェハの前記複数のチップそれぞれに対し、前記複数のメモリセル中の不良メモリセルを前記置換用メモリセル群に置き換えた後の電気的特性の良否判定結果を含むウェハテスト情報を付与するウェハテスト情報付与手段をさらに備え、前記致命不良自動抽出処理は、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理の前に行われ、前記ウェハテスト情報に基づき、前記複数のチップのうち所定の条件を満足するチップに対してのみ、前記Ｘ方向救済判定処理及び前記Ｙ方向救済判定処理を行わせるチップ選別処理をさらに含んでいる。
【００２２】
この発明に係る請求項１７記載の致命不良集計方法は、複数のチップを有する解析用ウェハに対する致命不良を抽出する方法であって、前記複数のチップはそれぞれ、Ｘ方向及びＹ方向で規定されるマトリクス状に配置された複数のメモリセルと前記複数のメモリセル中の不良メモリセルと置換可能な置換メモリセル群とを有し、前記置換メモリセル群はＸ方向及びＹ方向にそれぞれ所定のＸ方向置換能力及び所定のＹ方向置換能力で置換可能であり、(a) 前記複数のチップそれぞれにおける前記複数のメモリセルの良／不良を検出して不良のメモリセルには不良ビット情報を付加したメモリセル試験結果を得るステップと、(b) 前記複数のメモリセルを前記Ｙ方向に沿って複数のＸ方向置換対象メモリセル群に縮退し、前記複数のＸ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＹ方向仮想置換能力に基づき、前記Ｙ方向の不良を考慮して良／不良を判定するステップと、(c) 前記複数のＸ方向置換対象メモリセル群のうち、前記ステップ(b) で不良と判定された第１の数のＸ方向置換対象メモリセル群それぞれを、前記Ｘ方向置換能力に基づき救済可能な範囲で救済判定するステップと、(d) 前記複数のメモリセルを前記Ｘ方向に沿って複数のＹ方向置換対象メモリセル群に縮退し、前記複数のＹ方向置換対象メモリセル群それぞれについて、前記メモリセル試験結果の前記不良ビット情報及び予め定められたＸ方向仮想置換能力に基づき、前記Ｘ方向の不良を考慮して良／不良を判定するステップと、(e) 前記複数のＹ方向置換対象メモリセル群のうち、前記ステップ(d) で不良と判定された第２の数のＹ方向置換対象メモリセル群それぞれを、前記Ｙ方向置換能力に基づき救済可能な範囲で救済判定するステップと、(f) 前記メモリセル試験結果の前記不良ビット情報のうち、前記ステップ(c) 及びステップ(e) で救済できなかったメモリセルの不良ビット情報である致命不良ビット情報を集計するステップとを備えている。
【００２３】
請求項１８記載の記録媒体は、請求項１７記載致命不良抽出方法をコンピュータに実行させるためのプログラムが記録されている。
【００２４】
【発明の実施の形態】
＜＜実施の形態１＞＞
＜ハード構成＞
図１はこの発明の実施の形態１である不良解析システムのシステム構成を示すブロック図である。図１に示すようなネットワーク上にＬＳＩテスタ１、データ解析用ＥＷＳ２が設けられ、ＬＳＩテスタ１は解析用の半導体ウェハの複数のチップにおける置換用メモリセルを除くメモリセルに対して電気的特性に関するテストをチップ単位に行い、メモリセル不良を検出したテスト結果を生成する。
【００２５】
ＬＳＩテスタ１に備え付けられたテスタ用コンピュータ１Ａは、ＬＳＩテスタ１より得たテスト結果に基づき、不良メモリセルを不良ビット情報として表現したＦＢＭ情報が集計される。データ解析用ＥＷＳ（Engineering Work Station）２はテスタ用コンピュータ１Ａで集計されたＦＢＭ情報に基づき、後述する致命不良自動抽出処理を行う。なお、データ解析用ＥＷＳ２はＣＤ−ＲＯＭ５等の記録媒体に記録されたプログラムを実行することもできる。
【００２６】
テスタ用コンピュータ１Ａ及びデータ解析用ＥＷＳ２はそれぞれ対応のコネクタ１２に接続され、各コネクタ１２，１２間がケーブル１３で接続されることにより、テスタ用コンピュータ１Ａ，データ解析用ＥＷＳ２間でデータの授受が可能となる。なお、ケーブル１３の終端部にはターミナル１４が設けられる。
【００２７】
＜方法＞
＜全体処理＞
図２及び図３は、実施の形態１の不良解析システムによる致命不良自動抽出処理（方法）の全体処理の流れを示すフローチャートである。以下、同図を参照して、実施の形態１の致命不良自動抽出方法を説明する。なお、以下に述べる致命不良自動抽出方法は、テスタ用コンピュータ１Ａで集計されたＦＢＭ情報をデータ解析用ＥＷＳには取り込むステップを実行した後に行われる。
【００２８】
まず、ステップＳ１で、解析用ウェハ毎に設定される品種毎のルールを設定して、チップサイズをｎ×ｍビットに、置換最小単位をｎ１×ｍ１ビットに、Ｘライン置換対象エリアをｎｘ×ｍｘピクセルに、Ｙライン置換対象エリアをｎｙ×ｍｙピクセルに、Ｘライン置換対象ピクセル数をａピクセルに、Ｙライン置換対象ピクセル数をｂピクセルにそれぞれ設定する。以下、各設定ルールの詳細を説明する。なお、Ｘライン置換対象エリア，Ｙライン置換対象エリア間でｍｘ＞ｍｙ、ｎｘ＜ｎｙの関係を満足している。
【００２９】
チップサイズ（ｘ×ｙビット）は、図８に示すように、１チップ内にマトリックス状に配置されているメモリセルのＸ方向及びＹ方向それぞれのビット数で規定される。図８のではＸ方向にｎビット、Ｙ方向にｍビットのｎ×ｍのマトリックスを示している。
【００３０】
置換最小単位（ｘ×ｙビット）は、置換を行うときの最小のＸ方向及びＹ方向のライン幅（このライン幅単位で置換は行われる）を意味する。例えば、置換最小単位が３×３ビットの場合、図９に示すように、９個（３×３）のビット領域ＢＡが１つの置換最小単位となり、これが１単位のピクセル領域ＰＡとなる。
【００３１】
Ｘライン置換対象エリア（ｘ×ｙピクセル）における「Ｘライン」とは共通のＸアドレスを持つラインのことを意味し、Ｘライン置換対象エリアは、Ｘライン用の冗長メモリセルが置き換えることができる範囲を意味する。例えば、置換最小単位が３×３ビットで、Ｘライン置換対象エリアが２×４ピクセルの場合、図９に示すように、８個（２×４）のピクセル領域ＰＡによってＸライン置換対象エリアが規定される。
【００３２】
Ｙライン置換対象エリア（ｘ×ｙピクセル）における「Ｙライン」とは、共通のＹアドレスを持つラインのことを意味し、Ｙライン置換対象エリアは、Ｙライン用の冗長メモリセルが置き換えることができる範囲を意味する。例えば、置換最小単位が３×３ビットで、Ｙライン置換対象エリアが５×１ピクセルの場合、図１０に示すように、６個（６×１）のピクセル領域ＰＡによってＹライン置換対象エリアＹＡが規定される。
【００３３】
Ｘライン置換可能ピクセル数とは、Ｘライン置換対象エリア内で置き換えることができるＸライン用の冗長メモリセルの本数を置換最小単位のＸ方向ビットで割り算したものである。Ｘライン方向の置換能力を表している。
【００３４】
Ｙライン置換可能ピクセル数とは、Ｙライン置換対象エリア内で置き換えることができるＹライン用の冗長メモリセルの本数を置換最小単位のＹ方向ビットで割り算したものであり、Ｙライン方向の置換能力を表している。
【００３５】
ステップＳ１が終了すると、ステップＳ２で対象チップを選択した後、ステップＳ３で、図１１に示すように、対象チップにおけるＦＢＭを置換最小単位（ｎ１×ｍ１）で縮退する。
【００３６】
次に、ステップＳ４において、図１２に示すように、図１１で示したＦＢＭ上にＸライン置換対象エリア（ｎｘ×ｍｘピクセル）を設定するとともに、各Ｘライン置換対象エリア毎にＸライン置換可能ピクセル数（ａ）を設定する。すなわち、Ｘライン置換対象エリアをＸ（ａｘ，ａｙ）で表現するとともに、｛ａ（ａｘ，ａｙ）＝ａ；ａｘ＝１〜ｎ／（ｎ１・ｎｘ），ａｙ＝１〜ｍ／（ｍ１・ｍｘ）｝となるように設定する。
【００３７】
次に、ステップＳ５において、図１３に示すように、図１１で示したＦＢＭ上にＹライン置換対象エリア（ｎｙ×ｍｙピクセル）を設定するとともに、各Ｙライン置換対象エリア毎にＹライン置換可能ピクセル数（ｂ）を設定する。すなわち、Ｙライン置換対象エリアをＹ（ｂｘ，ｂｙ）で表現するとともに、｛（ｂ（ｂｘ，ｂｙ）＝ｂ；ｂｘ＝１〜ｎ／（ｎ１・ｎｙ），ｂｙ＝１〜ｍ／（ｍ１・ｍｙ）｝となるように設定する。
【００３８】
次に、ステップＳ６で、Ｙライン方向の仮想置換能力を示す変数αにＹライン置換可能ピクセル数ｂを，Ｘライン方向の仮想置換能力を示す変数βにＸラインの置換可能ピクセル数ａをそれぞれ入力して、変数α，βの初期設定を行う。後述するように、これら変数α，βをそれぞれｂ，ａからゼロにかけて変化させることにより複数の仮想設定置換能力を設定することができる。
【００３９】
次に、ステップＳ７で、不良メモリセルの救済判定順をＸライン優先で行うのかＹライン優先で行うのかを判定し、Ｘライン優先で行う場合はステップＳ８ａに、Ｙライン優先で行う場合はステップＳ８ｂに進む。なお、救済判定順は予め初期設定しておいても良い。
【００４０】
まず、Ｘライン優先で行う処理について説明する。
ステップＳ８ａで、Ｙライン方向の不良を考慮したＸラインの救済処理を行い、次に、ステップＳ９ａで、Ｘライン方向の不良を考慮しＹラインの救済判定処理を行う。
【００４１】
その後、ステップＳ１０ａで、α＝β＝０か否かを判定し、α＝β＝０でなければ、ステップＳ１１ａに移行し、α＝β＝０であればステップＳ１４に移行する。
【００４２】
ステップＳ１１ａでα＝βか判定し、α＝βの場合にはステップＳ１２ａに移行し、α＝βでなければステップＳ１３ａに移行する。
【００４３】
ステップＳ１２ａは、α、βからそれぞれ１ずつ減算した後、ステップＳ８ａに戻る。一方、ステップＳ１３ａは、αのほうがβよりも大きければαのみ１減算し、βのほうがαよりも大きければβのみ１減算する処理を行った後、ステップＳ８ａに戻る。以降、ステップＳ１０ａで、α＝β＝０が判定されるまで、ステップＳ８ａ〜Ｓ１３ａを繰り返す。
【００４４】
次に、Ｙライン優先で行う処理について説明する。
ステップＳ８ｂで、Ｘライン方向の不良を考慮しＹラインの救済判定処理を行い、次に、ステップＳ９ｂで、Ｙライン方向の不良を考慮しＸラインの救済判定処理を行う。
【００４５】
その後、ステップＳ１０ｂで、α＝β＝０か否かを判定し、α＝β＝０でなければ、ステップＳ１１ｂに移行し、α＝β＝０であればステップＳ１４に移行する。
【００４６】
ステップＳ１１ｂでα＝βか判定し、α＝βの場合にはステップＳ１２ｂに移行し、α＝βでなければステップＳ１３ｂに移行する。
【００４７】
ステップＳ１２ｂは、α、βからそれぞれ１ずつ減算した後、ステップＳ８ｂに戻る。一方、ステップＳ１３ｂは、αのほうがβよりも大きければαのみ１減算し、βのほうがαよりも大きければβのみ１減算する処理を行った後、ステップＳ８ｂに戻る。以降、ステップＳ１０ｂで、α＝β＝０が判定されるまで、ステップＳ８ｂ〜Ｓ１３ｂを繰り返す。
【００４８】
これらの、別方向のラインを考慮した救済判定処理を行うステップ（ステップＳ８ａ，Ｓ８ｂ，Ｓ９ａ及びＳ９ｂ）の内容に関しては後に詳述する。上述したＸライン優先あるいはＹライン優先で行う処理が終了するとステップＳ１４に移行する。
【００４９】
ステップＳ１４では、救済不能と判断された不良ビット情報で規定される領域の不良形状の分類処理を行い、ステップＳ１５で、このチップが最後のチップか判定し、最後のチップならステップＳ１７に移行し、最後でなければステップＳ１６で次のチップを選択した後、ステップＳ３に戻る。以降、ステップＳ１５で最後のチップと判定されるまで、ステップＳ３〜Ｓ１６を繰り返す。
【００５０】
ステップＳ１５で最後チップであると判定されると、ステップＳ１７で、１ウェハあたりの致命不良ビット情報の集計処理を出力し、致命不良自動抽出処理を終了する。
【００５１】
＜Ｘライン救済判定処理▲１▼＞
図４及び図５は、前述したＹライン方向の不良を考慮したＸラインの救済判定処理を行うステップ（Ｓ８ａ，Ｓ９ｂ）の処理内容の詳細を示すフローチャートである。以下、図４及び図５を参照して、Ｙライン方向の不良を考慮したＸラインの救済判定処理の流れを説明する。
【００５２】
まず、ステップＳ２１で、置換最小単位（ｎ１×ｍ１）で縮退したＦＢＭを図１４に示すように、（１×ｍｙピクセル）毎に区切り、そのエリア内の不良数を検証し、不良数がαを越えていれば不良な第１の縮退ピクセルとして縮退し、不良数がα以下あれば正常な第１の縮退ピクセルとして縮退しながら、図１５に示すような縮退ＦＢＭを作成する。したがって、図１５に示した各第１の縮退ピクセルは、不良あるいは正常な縮退ピクセルとして識別可能である。
【００５３】
次に、ステップＳ２２では、ステップＳ２１で縮退したＦＢＭをさらに１×（ｍｘ／ｍｙ）ピクセルで縮退し、図１６に示すように、Ｘラインの置換最小単位のＹ方向が１つの領域で表現される第２の縮退ピクセルからなる縮退ＦＢＭを作成する。なお、第１の縮退ピクセル中の少なくとも１つのピクセルが不良ピクセルの場合は縮退後の第２の縮退ピクセルも不良となる。
【００５４】
次に、ステップＳ２３で、ａｘ，ａｙに“１”を代入して初期設定を行う。続いて、ステップＳ２４で、置換可能ピクセル数ａ（ａｘ，ａｙ）が“０”未満か“０”以上かを判定し、０未満であればＸ（ａｘ，ａｙ）で表現されるＸライン置換対象エリアの救済は不可能と判断して次のエリアに進むためステップＳ３３に移行し、０以上であればＸ（ａｘ，ａｙ）で表現されるＸライン置換対象エリアＸＡ（図１７参照）の冗長用のメモリセルが残っており、救済可能と判断して次のステップＳ２５に進む。
【００５５】
ステップＳ２５では、Ｘ（ａｘ、ａｙ）に該当するＸライン置換対象エリア内の不良ピクセル数をカウントし、置換可能ピクセル数ａ（ａｘ、ａｙ）からカウントした不良ピクセル数を減算する。
【００５６】
次に、ステップＳ２６で、ステップＳ２５の減算処理後の置換可能ピクセル数ａ（ａｘ、ａｙ）の値が０未満（負）か０以上かを判定し、０以上であれば、正常救済可能と判断し、ステップＳ２７で、Ｘ（ａｘ、ａｙ）で表現されるＸライン置換対象エリア内の不良ピクセル内で発生している不良ビットの情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ３３に進む。
【００５７】
一方、ステップＳ２６で０未満であると判定されれば、ステップＳ２８で、α、βの値が初期値（すなわち、α＝ｂ、β＝ａ）であるか判定する。ここでα、βの値が初期値であれば、絶対救済不可能と判断し、ステップＳ２９で、不良ピクセルのある場所を救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、Ｘ（ａｘ、ａｙ）で表現されるＸライン置換対象エリア内の不良ビット情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ３３に進む。
【００５８】
一方、ステップＳ２８でα、βが初期値以外であると判定されれば、さらに、ステップＳ３０で、救済判定順がＸライン優先で行っているのかＹライン優先で行っているのかを判定する。
【００５９】
ここで救済判定順がＹライン優先で行っている場合は、Ｘライン救済が最後の救済処理であるため絶対救済不可能と判断し、ステップＳ３１で、Ｘ（ａｘ、ａｙ）で表現されるＸライン置換対象エリア全体を救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、このＸライン置換対象エリア内の不良ビット情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ３３に進む。
【００６０】
一方、ステップＳ３０で救済判定順がＸライン優先で行っていると判定されれば、Ｙラインで救済できる可能性が残っていると判断し、ステップＳ３２で、不良ピクセル内の不良ビット数をカウントし、不良ビットを多くもつピクセルから、救済可能なピクセル数（ステップＳ２５で減算する前の本数）分の不良ピクセルを選択し、その中にある不良ビット情報を消去し、ステップＳ３３に進む。
【００６１】
ステップＳ３３で、次のＸライン置換対象エリアに検証対象を変えるため、ａｘを“１”インクリメントする。そして、ステップＳ３４で、ａｘの値が｛ｎ／（ｎ１・ｎｘ）｝（＝ａｘの最大値）以下であるか否かを判定し、ａｘ≦｛ｎ／（ｎ１・ｎｘ）｝の場合はステップＳ２４に戻り、次のＸライン置換対象エリアの救済判定を行う。以降、ステップＳ３４でａｘ＞｛ｎ／（ｎ１・ｎｘ）｝と判定されるまで、ステップＳ２４〜Ｓ３４を繰り返す。
【００６２】
ステップＳ３４でａｘ＞｛ｎ／（ｎ１・ｎｘ）｝と判定されると、ａｘに関しては一ライン分完了したと判断し、ステップＳ３５でａｘを初期値（１）に戻し、ａｙを“１”インクリメントする。
【００６３】
そして、ステップＳ３６で、ａｙの値に関して｛ｍ／（ｍ１・ｍｘ）｝（＝ａｙの最大値）以下か否かを判定し、ａｙ≦｛ｍ／（ｍ１・ｍｘ）｝の場合はステップＳ２４に戻り、次のＸライン置換対象エリアの救済判定を行う。以降、ステップＳ３６でａｙ＞｛ｍ／（ｍ１・ｍｘ）｝と判定されるまで、ステップＳ２４〜Ｓ３６を繰り返す。
【００６４】
最終的に、ステップＳ３６でａｙ＞｛ｍ／（ｍ１・ｍｘ）｝を判定されると、１チップ内の全Ｘライン置換対象エリアの救済判定処理を完了したことになるため、本処理を終了する。
【００６５】
＜Ｙライン救済判定処理▲２▼＞
図６及び図７は、前述したＸライン方向の不良を考慮したＹラインの救済判定処理を行うステップ（Ｓ８ｂ，Ｓ９ａ）の処理内容を示すフローチャートである。以下、図６及び図７を参照して、Ｘライン方向の不良を考慮したＹラインの救済判定処理の流れを説明する。
【００６６】
まず、ステップＳ４１で、置換最小単位（ｎ１×ｍ１）で縮退したＦＢＭを図１８に示すように、（ｎｘ×１ピクセル）毎に区切り、そのエリア内の不良数を検証し、不良数がαを越えていれば不良な第３の縮退ピクセルとして縮退し、不良数がα以下あれば正常な第３の縮退ピクセルとして縮退しながら、図１９に示すような縮退ＦＢＭを作成する。したがって、図１９に示した各第３の縮退ピクセルは、不良あるいは正常の縮退ピクセルとして識別可能である。
【００６７】
次に、ステップＳ４２では、ステップＳ４１で縮退したＦＢＭをさらに（ｎｙ／ｎｘ）１×ピクセルで縮退し、図２０に示すように、Ｙラインの置換最小単位のＸ方向が１ピクセルで表現される第４の縮退ピクセルからなる縮退ＦＢＭを作成する。なお、第３の縮退ピクセル中の少なくとも１つのピクセルが不良ピクセルの場合は縮退後の第４の縮退ピクセルも不良となる。
【００６８】
次に、ステップＳ４３で、ｂｘ，ｂｙに“１”を代入する。続いて、ステップＳ４４で、置換可能ピクセル数ｂ（ｂｘ，ｂｙ）が“０”未満か“０”以上かを判定し、０未満であればＹ（ｂｘ，ｂｙ）で表現されるＹライン置換対象エリアの救済は不可能と判断して次のエリアに進むためステップＳ５３に移行し、０以上であればＹ（ｂｘ，ｂｙ）で表現されるＹライン置換対象エリアＹＡ（図２１参照）の冗長用のメモリセルが残っており、救済可能と判断して次のステップＳ４５に進む。
【００６９】
ステップＳ４５では、Ｙ（ｂｘ、ｂｙ）に該当するＹライン置換対象エリア内の不良ピクセル数をカウントし、置換可能ピクセル数ｂ（ｂｘ、ｂｙ）からカウントした不良ピクセル数を減算する。
【００７０】
次に、ステップＳ４６で、ステップＳ４５の減算処理後の置換可能ピクセル数ｂ（ｂｘ、ｂｙ）の値が０未満（負）か０以上かを判定し、０以上であれば、正常救済可能と判断し、ステップＳ４７で、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア内の不良ピクセル内で発生している不良ビットの情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ５３に進む。
【００７１】
一方、ステップＳ４６で０未満であると判定されれば、ステップＳ４８で、α、βの値が初期値（すなわち、α＝ｂ、β＝ａ）であるか判定する。ここでα、βの値が初期値であれば、絶対救済不可能と判断し、ステップＳ４９で、不良ピクセルのある場所を救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ５３に進む。
【００７２】
一方、ステップＳ４８でα、βが初期値以外でないと判定されれば、さらに、ステップＳ５０で、救済判定順がＹライン優先で行っているのかＸライン優先で行っているのかを判定する。
【００７３】
ここで救済判定順がＸライン優先で行っている場合は、Ｙライン救済が最後の救済処理であるため絶対救済不可能と判断し、ステップＳ５１で、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア全体を救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、このＹライン置換対象エリア内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ５３に進む。
【００７４】
一方、ステップＳ５０で救済判定順がＹライン優先で行っていると判定されれば、Ｘラインで救済できる可能性が残っていると判断し、ステップＳ５２で、不良ピクセル内の不良ビット数をカウントし、不良ビットを多くもつピクセルから、救済可能なピクセル数（ステップＳ４５で減算する前の本数）分の不良ピクセルを選択し、その中にある不良ビット情報を消去し、ステップＳ５３に進む。
【００７５】
ステップＳ５３で、次のＹライン置換対象エリアに検証対象を変えるため、ｂｘを“１”インクリメントする。そして、ステップＳ５４で、ｂｘの値が｛ｎ／（ｎ１・ｎｙ）｝（＝ｂｘの最大値）以下であるか否かを判定し、ｂｘ≦｛ｎ／（ｎ１・ｎｙ）｝の場合はステップＳ４４に戻り、次のＹライン置換対象エリアの救済判定処理を行う。以降、ステップＳ５４でｂｘ＞｛ｎ／（ｎ１・ｎｙ）｝と判定されるまで、ステップＳ４４〜Ｓ５４を繰り返す。
【００７６】
ステップＳ５４でｂｘ＞｛ｎ／（ｎ１・ｎｙ）｝と判定されると、ｂｘに関しては一ライン分完了したと判断し、ステップＳ５５でｂｘを初期値（１）に戻し、ｂｙを“１”インクリメントする。
【００７７】
そして、ステップＳ５６で、ｂｙの値に関して｛ｍ／（ｍ１・ｍｙ）｝（＝ｂｙの最大値）以下か否か判定し、ｂｙ≦｛ｍ／（ｍ１・ｍｙ）｝の場合はステップＳ４４に戻り、次のＹライン置換対象エリアの救済判定を行う。以降、ステップＳ５６でｂｙ＞｛ｍ／（ｍ１・ｍｙ）｝と判定されるまで、ステップＳ４４〜Ｓ５６を繰り返す。
【００７８】
最終的に、ステップＳ５６でｂｙ＞｛ｍ／（ｍ１・ｍｙ）｝を判定されると、１チップ内の全Ｙライン置換対象エリアの救済判定を完了したことになるため、本処理を終了する。
【００７９】
＜効果＞
このように、実施の形態１の不良解析システムは、ＬＳＩテスタ１にて解析用ウェハの電気的テストを行ったテスト結果と取り込んで、データ解析用ＥＷＳ２上で図２〜図７で示した致命不良自動抽出処理を自動的に実行することにより、従来、人間が手作業で行っていた致命不良抽出を自動的に行うことができる。
【００８０】
この際、Ｘライン救済判定処理はＹライン方向の不良を考慮して行い、Ｙライン救済判定処理はＸライン方向の不良を考慮して行われるため、比較的精度の高い致命不良ビット情報を得ることができる。
【００８１】
さらに、Ｙライン及びＸライン置換能力で決定される最大能力（ｂ，ａ）からゼロにかけてＹライン及びＸライン設定仮想置換能力を示すα，βが順次設定されるため、実際のＹライン及びＸライン置換能力にそって細かくＹライン方向及びＸライン方向の不良を考慮したＸ方向及びＹ方向救済判定処理をそれぞれ行うことができ、その結果、正確な致命不良ビット情報を得ることができる。
【００８２】
＜＜実施の形態２＞＞
＜全体処理＞
図２２及び図２３は、実施の形態２の不良解析システムによる致命不良自動抽出方法の全体処理の流れを示すフローチャートである。以下、同図を参照して、図２及び図３で示した実施の形態１の処理と比較しながら実施の形態２の致命不良自動抽出方法を説明する。なお、実施の形態２の不良解析システムのハードウェア構成は図１で示した実施の形態１の構成と同様であり、実施の形態１同様、以下に述べる致命不良自動抽出方法は、テスタ用コンピュータ１Ａで集計されたＦＢＭ情報をデータ解析用ＥＷＳには取り込むステップを実行した後に行われる。
【００８３】
まず、ステップＳ６１で、実施の形態１のステップＳ１同様、品種毎のルールを設定する。ただし、実施の形態１と異なり、Ｘライン及びＹライン方向の仮想設定置換能力を示す、Ｘライン仮想設定置換対象ピクセル数及びＹライン仮想設定置換対象ピクセル数をＺ種類のレベル（第１〜第Ｚのレベル）に分けて予め設定する。
【００８４】
すなわち、第１のレベル〜第Ｚのレベルにかけて、Ｘライン仮想設定置換対象ピクセル数をａ１〜ａｚピクセルに、Ｙライン仮想設定置換対象ピクセル数をｂ１〜ｂｚピクセルにそれぞれ設定する。これらＸライン及びＹライン仮想設定置換対象ピクセル数（ａ１〜ａｚ，ｂ１〜ｂｚ）はＸライン及びＹライン置換対象ピクセル数（ａ，ｂ）に関連づけて設定しても、全く関連づけることなく設定してもよい。
【００８５】
ステップＳ６１が終了すると、ステップＳ６２で対象チップを選択した後、ステップＳ６３でレベル設定用の変数Ｎに“１”を代入して初期設定を行う。
【００８６】
そして、ステップＳ６４で、実施の形態１のステップＳ３と同様に、対象チップにおけるＦＢＭを置換最小単位（ｎ１×ｍ１）で縮退する。
【００８７】
次に、ステップＳ６５において、実施の形態１のステップＳ４と同様に、ＦＢＭ上にＸライン置換対象エリア（ｎｘ×ｍｘピクセル）を設定する。ただし、ステップＳ４と異なり、レベルＮにおける各Ｘライン置換対象エリア毎にＸライン仮想設定置換可能ピクセル数（ａＮ）を設定する。すなわち、Ｘライン置換対象エリアをＸ（ａｘ，ａｙ）で表現するとともに、｛ａ（ａｘ，ａｙ）＝ａＮ；ａｘ＝１〜ｎ／（ｎ１・ｎｘ），ａｙ＝１〜ｍ／（ｍ１・ｍｘ）｝となるように設定する。
【００８８】
次に、ステップＳ６６において、実施の形態１のステップＳ５と同様に、ＦＢＭ上にＹライン置換対象エリア（ｎｙ×ｍｙピクセル）を設定する。ただし、ステップＳ５と異なり、レベルＮにおける各Ｙライン置換対象エリア毎にＹライン仮想設定置換可能ピクセル数（ｂＮ）を設定する。すなわち、Ｙライン置換対象エリアをＹ（ｂｘ，ｂｙ）で表現するとともに、｛（ｂ（ｂｘ，ｂｙ）＝ｂＮ；ｂｘ＝１〜ｎ／（ｎ１・ｎｙ），ｂｙ＝１〜ｍ／（ｍ１・ｍｙ）｝となるように設定する。
【００８９】
次に、ステップＳ６７で、変数αにＹライン仮想設定置換可能ピクセル数ｂＮを，変数βにＸライン仮想設定置換可能ピクセル数ａＮをそれぞれ入力する。
【００９０】
次に、ステップＳ６８で、救済判定順がＸライン優先で行うのかＹライン優先で行うのかを判定し、Ｘライン優先で行う場合はステップＳ６９ａに、Ｙライン優先で行う場合はステップＳ６９ｂに進む。なお、救済判定順は予め初期設定することができる。
【００９１】
まず、Ｘライン優先で行う処理は、ステップＳ６９ａで、Ｙライン方向の不良を考慮したＸラインの救済判定を行い、次に、ステップＳ７０ａで、Ｘライン方向の不良を考慮したＹラインの救済判定を行う。
【００９２】
次に、Ｙライン優先で行う処理は、ステップＳ６９ｂで、Ｘライン方向の不良を考慮したＹラインの救済判定を行い、次に、ステップＳ７０ｂで、Ｙライン方向の不良を考慮したＸラインの救済判定を行う。
【００９３】
これらの、別方向のラインを考慮した救済判定を行うステップ（ステップＳ６９ａ，Ｓ６９ｂ，Ｓ７０ａ及びＳ７０ｂ）の内容に関しては後に詳述する。上述したＸライン優先あるいはＹライン優先で行う処理が終了するとステップＳ７１に移行する。
【００９４】
ステップＳ７１で、救済不能と判断された領域で発生している不良形状の分類処理を行い、不良モード（不良形状）を分類してレベルＮの致命不良ビット情報をデータ解析用ＥＷＳ２の所定の記憶部に記憶する。
【００９５】
そして、ステップＳ７２で、Ｎ＝Ｚであるか否かを検証し、Ｎ＝Ｚでなければ、ステップＳ７３でＮを“１”インクリメントしてステップＳ６４に戻る。以降、ステップＳ７２でＮ＝Ｚと判定されるまで、ステップＳ６４〜Ｓ７３を繰り返す。
【００９６】
ステップＳ７２でＮ＝Ｚを判定されると、ステップＳ７４で、このチップが最後のチップか否かを判定し、最後のチップならステップＳ７６に移行し、最後でなければステップＳ７５で次のチップを選択した後、ステップＳ６３に戻る。以降、ステップＳ７４で最後のチップと判定されるまで、ステップＳ６３〜Ｓ７５を繰り返す。
【００９７】
ステップＳ７４で最後チップであると判定されると、ステップＳ７６で、１ウェハあたりの致命不良ビット情報の集計処理を出力し、致命不良自動抽出処理を終了する。
【００９８】
＜Ｘライン救済判定処理▲３▼＞
図２４は、前述したＹライン方向の不良を考慮したＸラインの救済判定処理を行うステップ（Ｓ６９ａ，Ｓ７０ｂ）の処理内容を示すフローチャートである。以下、図２４を参照して、図４及び図５で示した実施の形態１のＸライン救済判定処理▲１▼と比較しながら、Ｙライン方向の不良を考慮したＸラインの救済判定処理▲３▼の流れを説明する。
【００９９】
まず、ステップＳ８１で、実施の形態１のステップＳ２１と同様に、置換最小単位（ｎ１×ｍ１）で縮退したＦＢＭを第１の縮退ピクセルとして縮退する。
【０１００】
ステップＳ８２では、実施の形態１のステップＳ２２と同様に、ステップＳ８１で縮退したＦＢＭをさらに１×（ｍｘ／ｍｙ）ピクセルで縮退して第２の縮退ピクセルからなる縮退ＦＢＭを作成する。
【０１０１】
次に、ステップＳ８３で、ａｘ，ａｙに“１”を代入する。続いて、ステップＳ８４で、実施の形態１のステップＳ２５と同様に、Ｘ（ａｘ、ａｙ）のＸライン置換対象エリア内の不良ピクセル数をカウントし、置換可能ピクセル数ａ（ａｘ、ａｙ）からカウントした不良ピクセル数を減算する。
【０１０２】
次に、ステップＳ８５で、ステップＳ８４の減算処理後の置換可能ピクセル数ａ（ａｘ、ａｙ）の値が０未満（負）か０以上かを判定し、０以上であれば、正常救済可能と判断し、ステップＳ８６Ａで、Ｘ（ａｘ、ａｙ）で表現されるＸライン置換対象エリア内の不良ピクセル内で発生している不良ビットの情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ８７に進む。
【０１０３】
一方、ステップＳ８５で０未満であると判定されれば、レベルＮでは救済不可能と判断し、ステップＳ８６Ｂで、不良ピクセルのある場所をレベルＮの不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、不良ピクセル内の不良ビット情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ８７に進む。
【０１０４】
ステップＳ８７で、次のＸライン置換対象エリアに検証対象を変えるため、ａｘを“１”インクリメントする。そして、ステップＳ８８で、ａｘの値が｛ｎ／（ｎ１・ｎｘ）｝（＝ａｘの最大値）以下であるか否かを判定し、ａｘ≦｛ｎ／（ｎ１・ｎｘ）｝の場合はステップＳ８４に戻り、次のＸライン置換対象エリアの救済判定を行う。以降、ステップＳ８８でａｘ＞｛ｎ／（ｎ１・ｎｘ）｝と判定されるまで、ステップＳ８４〜Ｓ８８を繰り返す。
【０１０５】
ステップＳ８８でａｘ＞｛ｎ／（ｎ１・ｎｘ）｝と判定されると、ａｘに関しては一ライン分完了したと判断し、ステップＳ８９でａｘを初期値（１）に戻し、ａｙを“１”インクリメントする。
【０１０６】
そして、ステップＳ９０で、ａｙの値に関して｛ｍ／（ｍ１・ｍｘ）｝（＝ａｙの最大値）以下か否か判定し、ａｙ≦｛ｍ／（ｍ１・ｍｘ）｝の場合はステップＳ８４に戻り、次のＸライン置換対象エリアの救済判定を行う。以降、ステップＳ９０でａｙ＞｛ｍ／（ｍ１・ｍｘ）｝と判定されるまで、ステップＳ８４〜Ｓ９０を繰り返す。
【０１０７】
最終的に、ステップＳ９０でａｙ＞｛ｍ／（ｍ１・ｍｘ）｝を判定されると、１チップ内の全Ｘライン置換対象エリアの救済判定を完了したことになるため、本処理を終了する。
【０１０８】
＜Ｙライン救済判定処理▲４▼＞
図２５は、前述したＸライン方向の不良を考慮したＹラインの救済判定処理を行うステップ（Ｓ７０ａ，Ｓ６９ｂ）の処理内容を示すフローチャートである。以下、図２５を参照して、図６及び図７で示した実施の形態１のＹライン救済判定処理▲２▼と比較しながら、Ｘライン方向の不良を考慮したＹラインの救済判定処理▲４▼の流れを説明する。
【０１０９】
まず、ステップＳ９１で、実施の形態１のステップＳ４１と同様に、置換最小単位（ｎ１×ｍ１）で縮退したＦＢＭを第３の縮退ピクセルとして縮退する。
【０１１０】
ステップＳ９２では、実施の形態１のステップＳ４２と同様に、ステップＳ９１で縮退したＦＢＭをさらに（ｎｙ／ｎｘ）×１ピクセルで縮退して第４の縮退ピクセルからなる縮退ＦＢＭを作成する。
【０１１１】
次に、ステップＳ９３で、ｂｘ，ｂｙに“１”を代入する。続いて、ステップＳ９４で、実施の形態１のステップＳ４５と同様に、Ｙ（ｂｘ、ｂｙ）のＹライン置換対象エリア内の不良ピクセル数をカウントし、置換可能ピクセル数ｂ（ｂｘ、ｂｙ）からカウントした不良ピクセル数を減算する。
【０１１２】
次に、ステップＳ９５で、ステップＳ９４の減算処理後の置換可能ピクセル数ｂ（ｂｘ、ｂｙ）の値が０未満（負）か０以上かを判定し、０以上であれば、正常救済可能と判断し、ステップＳ９６ＡでＹ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア内の不良ピクセル内で発生している不良ビットの情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ９７に進む。
【０１１３】
一方、ステップＳ９５で０未満であると判定されれば、レベルＮでは救済不可能と判断し、ステップＳ９６Ｂで、不良ピクセルのある場所をレベルＮの不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、不良ピクセル内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ９７に進む。
【０１１４】
ステップＳ９７で、次のＹライン置換対象エリアに検証対象を変えるため、ｂｘを“１”インクリメントする。そして、ステップＳ９８で、ｂｘの値が｛ｎ／（ｎ１・ｎｘ）｝（＝ｂｘの最大値）以下であるか否かを判定し、ｂｘ≦｛ｎ／（ｎ１・ｎｘ）｝の場合はステップＳ９４に戻り、次のＹライン置換対象エリアの救済判定を行う。以降、ステップＳ９８でｂｘ＞｛ｎ／（ｎ１・ｎｘ）｝と判定されるまで、ステップＳ９４〜Ｓ９８を繰り返す。
【０１１５】
ステップＳ９８でｂｘ＞｛ｎ／（ｎ１・ｎｘ）｝と判定されると、ｂｘに関しては一ライン分完了したと判断し、ステップＳ９９でｂｘを初期値（１）に戻し、ｂｙを“１”インクリメントする。
【０１１６】
そして、ステップＳ１００で、ｂｙの値に関して｛ｍ／（ｍ１・ｍｙ）｝（＝ｂｙの最大値）以下か否か判定し、ｂｙ≦｛ｍ／（ｍ１・ｍｙ）｝の場合はステップＳ９４に戻り、次のＹライン置換対象エリアの救済判定を行う。以降、ステップＳ１００でｂｙ＞｛ｍ／（ｍ１・ｍｙ）｝と判定されるまで、ステップＳ９４〜Ｓ１００を繰り返す。
【０１１７】
最終的に、ステップＳ１００でｂｙ＞｛ｍ／（ｍ１・ｍｙ）｝を判定されると、１チップ内の全Ｙライン置換対象エリアの救済判定を完了したことになるため、本処理を終了する。
【０１１８】
＜効果＞
このように、実施の形態２の不良解析システムは、実施の形態１と同様、ＬＳＩテスタ１にてウェハの電気的テストを行った結果と取り込んで、データ解析用ＥＷＳ２上で図２２及び図２３〜図２５で示した処理を自動的に実行することにより、予め定められたＺ種類の仮想設定置換能力に基づく致命不良抽出を自動的に行うことができる。
【０１１９】
この際、Ｘライン救済判定処理はＹライン方向の不良を考慮して行い、Ｙライン救済判定処理はＸライン方向の不良を考慮して行われるため、比較的精度の高い致命不良ビット情報を得ることができる。
【０１２０】
さらに、実施の形態２の不良解析システムは、第１〜第Ｚのレベル毎に致命不良ビット情報の分類処理を行うことにより、致命不良ビット情報のレベルを検証することによって不良の危険度を認識することができ、危険度に基づくことにより不良解析時のサンプリング等を効率的に行うことができる。
【０１２１】
＜＜実施の形態３＞＞
＜全体処理＞
図２６及び図２７は、この発明の実施の形態３の不良解析システムによる致命不良自動抽出方法の全体処理の流れを示すフローチャートである。実施の形態３の全体処理は図２及び図３で示した実施の形態１の全体処理とほぼ同様の処理を行い、実施の形態３のステップＳ１０１〜Ｓ１１７が実施の形態１のステップＳ１〜Ｓ１７に対応している。なお、実施の形態３の不良解析システムのハードウェア構成は図１で示した実施の形態１の構成と同様であり、以下に述べる致命不良自動抽出方法は、テスタ用コンピュータ１Ａで集計されたＦＢＭ情報をデータ解析用ＥＷＳには取り込むステップを実行した後に行われる。
【０１２２】
ただし、ステップＳ１０８ａ及びＳ１０９ｂのＹライン方向の不良を考慮したＸラインの救済判定処理▲５▼の内容並びにＳ１０８ｂ及びＳ１０９ａのＸライン方向の不良を考慮したＹラインの救済判定処理▲６▼の内容は後述するが図４及び図５，図６及び図７で示した実施の形態１の救済判定処理内容▲１▼，▲２▼とは異なる。
【０１２３】
また、ステップＳ１１４の処理は、救済不能と判断された領域で発生している不良形状の分類処理を行うまでは実施の形態１のステップＳ１４と同様であるが、その後、設定されたレベル毎の不良数をデータ解析用ＥＷＳ２の所定の記憶部に保存する点で異なる。
【０１２４】
＜Ｘライン救済判定処理▲５▼＞
図２８及び図２９は、前述したＹライン方向の不良を考慮したＸラインの救済判定処理を行うステップ（Ｓ１０８ａ，Ｓ１０９ｂ）の処理内容を示すフローチャートである。実施の形態３のＸライン救済判定処理▲５▼は図４及び図５で示した実施の形態１のＸライン救済判定処理▲１▼とほぼ同様の処理を行い、実施の形態３のステップＳ１２１〜Ｓ１３６が実施の形態１のステップＳ２１〜Ｓ３６に対応している。
【０１２５】
ただし、ステップＳ１２９及びステップＳ１３１の処理内容はステップＳ２９及びＳ３１の処理内容に加え、不良のレベルを考慮している。
【０１２６】
すなわち、ステップＳ１２９の処理は、不良ピクセルのある場所を「レベル０」の救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、Ｘ（ａｘ、ａｙ）で表現されるＸライン置換対象エリア内の不良ビット情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ１３３に進ませる処理である。
【０１２７】
また、ステップＳ１３１の処理は、Ｘ（ａｘ、ａｙ）で表現されるＸライン置換対象エリア全体を「レベルＮ（Ｎはｂ−α，ａ−βの大きい方）」の救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、このＸライン置換対象エリア内の不良ビット情報を消去し、次のＸライン置換対象エリアを検証するためステップＳ１３３に進ませる処理である。
【０１２８】
＜Ｙライン救済判定処理▲６▼＞
図３０及び図３１は、前述したＸライン方向の不良を考慮したＹラインの救済判定処理を行うステップ（Ｓ１０８ｂ，Ｓ１０９ａ）の処理内容を示すフローチャートである。実施の形態３のＹライン救済判定処理▲６▼は図４及び図５で示した実施の形態１のＹライン救済判定処理▲２▼とほぼ同様の処理を行い、実施の形態３のステップＳ１４１〜Ｓ１５６が実施の形態１のステップＳ４１〜Ｓ５６に対応している。
【０１２９】
ただし、ステップＳ１４９及びステップＳ１５１の処理内容はステップＳ４９及びＳ５１の処理内容に加え、不良のレベルを考慮している。
【０１３０】
すなわち、ステップＳ１４９の処理は、不良ピクセルのある場所を「レベル０」の救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ１５３に進ませる処理である。
【０１３１】
また、ステップＳ１５１の処理は、Ｙ（ｂｘ、ｂｙ）で表現されるＹライン置換対象エリア全体を「レベルＮ（Ｎはｂ−α，ａ−βの大きい方）」の救済不可不良発生場所（致命不良ビット情報）としてデータ解析用ＥＷＳ２内の所定の記憶部に記憶し、このＹライン置換対象エリア内の不良ビット情報を消去し、次のＹライン置換対象エリアを検証するためステップＳ１５３に進ませる処理である。
【０１３２】
＜効果＞
このように、実施の形態３の不良解析システムは、実施の形態１と同様、ＬＳＩテスタ１にてウェハの電気的テストを行った結果と取り込んで、データ解析用ＥＷＳ２上で図２６及び図２７〜図３０及び図３１で示した処理を自動的に実行することにより、従来、人間が手作業で行っていた致命不良抽出を自動的に行うことができる。
【０１３３】
この際、Ｘライン救済判定処理はＹライン方向の不良を考慮して行い、Ｙライン救済判定処理はＸライン方向の不良を考慮して行われるため、比較的精度の高い致命不良ビット情報を得ることができる。
【０１３４】
さらに、Ｙライン及びＸライン置換能力で決定される最大能力（ｂ，ａ）からゼロにかけてＹライン及びＸライン設定仮想置換能力を示すα，βが順次設定されるため、実施の形態１同様、正確な致命不良ビット情報を得ることができる。
【０１３５】
加えて、実施の形態３の不良解析システムは、レベル毎に致命不良ビット情報の分類処理を行うことにより、致命不良ビット情報のレベルを検証することによって不良の危険度を認識することができ、危険度に基づくことにより不良解析時のサンプリング等を効率的に行うことができる。
【０１３６】
＜＜実施の形態４＞＞
図３２は、この発明の実施の形態４である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３２で示した出力結果は、図２で示した実施の形態１の全体処理のステップＳ１７による１ウェハ当たりの致命不良の集計処理の出力結果に相当する。
【０１３７】
図３２に示すように、被測定サンプルである表示用のウェハ３７上に設けられた複数のチップ３８を、致命不良発生チップ３８ａあるいは致命不良未発生チップ３８ｂに分類して表示している。
【０１３８】
このように、実施の形態４は、実施の形態１の致命不良自動抽出方法による救済判定結果に基づき、致命不良発生チップと致命不良未発生チップとを識別可能にウェハマップとして表示することにより、解析用ウェハ上の致命不良チップの分布を視覚的に捉えることができる。
【０１３９】
なお、図３２で示した出力結果は、レベル分類を省き全てのレベルで致命不良ビット情報を共通化することにより、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果としても出力可能である。
【０１４０】
＜＜実施の形態５＞＞
図３３は、この発明の実施の形態５である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３３で示した出力結果は、図２で示した実施の形態１の全体処理のステップＳ１７による１ウェハ当たりの致命不良の集計処理の出力結果に相当する。
【０１４１】
図３３に示すように、被測定サンプルである表示用のウェハ３７上に設けられた複数のチップ３８中の致命不良発生チップ上に、致命不良ビット情報で規定された不良領域であるフェイルビット領域３９ａを表示している。
【０１４２】
このように、実施の形態５は、実施の形態１の致命不良自動抽出方法による救済判定結果に基づき、致命不良発生チップにおけるフェイルビット領域をウェハマップ上に表示することにより、フェイルビット領域の分布、種類（ブロック，ライン、ビット等）を視覚的に捉えることができる。
【０１４３】
なお、図３３で示した出力結果は、レベル分類を省き全てのレベルで致命不良ビット情報を共通化することにより、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果としても出力可能である。
【０１４４】
＜＜実施の形態６＞＞
図３４は、この発明の実施の形態６である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３４で示した出力結果は、図２で示した実施の形態１の全体処理のステップＳ１７による１ウェハ当たりの致命不良の集計処理の出力結果に相当する。
【０１４５】
図３４に示すように、被測定サンプルである表示用のウェハ３７上に設けられた複数のチップ３８上に、非致命不良のフェイルビット領域３９ｂを表示している。非致命不良のフェイルビット領域３９ｂは、ＦＢＭ情報での不良ビット情報のうち致命不良ビット情報を除いた不良ビット情報で規定される不良領域である。
【０１４６】
このように、実施の形態６は、実施の形態１の致命不良自動抽出方法による救済判定結果に基づき、非致命不良のフェイルビット領域をウェハマップ上に表示することにより、歩留まりに影響しないフェイルビット領域の分布、種類（ブロック，ライン、ビット等）を視覚的に捉えることができる。
【０１４７】
なお、図３４で示した出力結果は、レベル分類を省き全てのレベルで致命不良ビット情報を共通化することにより、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果としても出力可能である。
【０１４８】
＜＜実施の形態７＞＞
図３５及び図３６は、この発明の実施の形態７である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３５及び図３６で示した出力結果は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果に相当する。
【０１４９】
図３５に示すように、被測定サンプルである表示用のウェハ３７上に設けられた複数のチップ３８中にレベルＡ（Ａ＝０，１，２，…のいずれか）の致命不良ビット情報で規定されるフェイルビット領域３６Ａを表示している。
【０１５０】
図３６に示すように、被測定サンプルであるウェハ３７上に設けられた複数のチップ３８中にレベルＢ（Ｂ＝０，１，２，…のいずれかで、レベルＡとは異なる）の致命不良ビット情報で規定されるフェイルビット領域３６Ｂを表示している。なお、図３５及び図３６の表示は同時に行っても別々に行っても良い。
【０１５１】
このように、実施の形態７は、実施の形態２あるいは実施の形態３の致命不良自動抽出方法による判定結果に基づき、致命不良発生チップにおけるフェイルビット領域をレベル単位にウェハマップ上に表示することにより、レベル毎のフェイルビット領域の分布、種類（ブロック，ライン、ビット等）を視覚的に捉えることができる。
【０１５２】
＜＜実施の形態８＞＞
図３７は、この発明の実施の形態８である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図３７で示した出力結果は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処
【０１５３】
図３７に示すように、被測定サンプルである一つの表示用のウェハ３７上に設けられた複数のチップ３８中にレベルＡ（Ａ＝０，１，２，…のいずれか）の致命不良ビット情報で規定されるフェイルビット領域３６Ａと、レベルＢ（Ｂ＝０，１，２，…のいずれかで、レベルＡとは異なる）の致命不良ビット情報で規定されるフェイルビット領域３６Ｂとを一括して表示している。
【０１５４】
このように、実施の形態８は、実施の形態２あるいは実施の形態３の致命不良自動抽出方法による救済判定結果に基づき、致命不良ビット情報で規定されるフェイルビット領域を複数のレベル単位でウェハマップ上に一括表示することにより、レベル毎のフェイルビット領域の分布、種類（ブロック，ライン、ビット等）を視覚的に捉えることができる上、一括表示された複数のレベル間のフェイルビット領域の分布、種類の相関関係を視覚的に瞬時に捉えることができる。
【０１５５】
＜＜実施の形態９＞＞
＜ハード構成＞
図３８はこの発明の実施の形態９である不良解析システムのシステム構成を示すブロック図である。同図に示すように、図１で示した実施の形態１の不良解析システムとほぼ同様な構成であるが、欠陥データベース４が追加された点が異なる。
【０１５６】
欠陥データベース４には、解析用ウェハ上のパターン欠陥、異物等を含む欠陥領域の情報が蓄積されている。欠陥領域は既存の欠陥検査装置で検出することができる。このような欠陥領域の情報が蓄積された欠陥データベース４は対応のコネクタ１２によって、ＬＳＩテスタ１、データ解析用ＥＷＳ２との間にネットワークを構築している。なお、他の構成は図１と同様であるため、説明は省略する。
【０１５７】
＜分類方法＞
図３９は、実施の形態９の致命不良自動抽出方法における致命不良集計処理における分類方法を示す説明図である。図３９で示した分類方法は、図２及び図３で示した実施の形態１の全体処理のステップＳ１７による１ウェハ当たりの致命不良の集計処理で行う分類方法に相当する。
【０１５８】
図３９に示すように、欠陥データベース４より得られたパターン欠陥領域４１ａ〜４１ｃと、致命不良のフェイルビット領域４０ａ及び非致命不良のフェイルビット領域４０ｂとを座標系を一致させて同一平面上で比較する。
【０１５９】
パターン欠陥領域４１ａ〜４１ｃは前述したように解析用ウェハ上のパターン欠陥、異物等の領域である。致命不良のフェイルビット領域４０ａ及び非致命不良のフェイルビット領域４０ｂとは実施の形態１の致命不良自動抽出方法で抽出された致命不良のフェイルビット領域３９ａ（図３３参照）及び非致命不良のフェイルビット領域３９ｂ（図３４参照）を、上記パターン欠陥領域４１ａ〜４１ｃの座標系に変換して得られた領域である。
【０１６０】
図３９に示すように、致命不良のフェイルビット領域４０ａ及び非致命不良のフェイルビット領域４０ｂの座標から距離Ｔの領域を設定し、パターン欠陥領域４１ａ〜４１ｃが致命不良のフェイルビット領域４０ａあるいは非致命不良のフェイルビット領域４０ｂから距離Ｔの範囲内にあるか範囲外にあるかを判定する。
【０１６１】
そして、図３９に示すように、致命不良のフェイルビット領域４０ａから距離Ｔの範囲である第１の領域内に存在するパターン欠陥領域４１ａを致命欠陥、非致命不良のフェイルビット領域４０ｂから距離Ｔの範囲内である第２の領域内に存在するパターン欠陥領域４１ｂを非致命不良欠陥、第１及び第２の領域内に存在しないパターン欠陥領域４１ｃを無影響欠陥として識別している。
【０１６２】
このように、実施の形態９は、実施の形態１の致命不良自動抽出方法による救済判定結果と欠陥データベースより得られるパターン欠陥領域とを照合することにより、歩留まりに影響を与える致命欠陥と、不良には影響を与えるが歩留まりには影響を与えない非致命不良欠陥と、不良に影響を与えない無影響欠陥とにパターン欠陥を分類することができる。
【０１６３】
なお、図３９で示した分類方法は、レベル分類を省き全てのレベルで致命不良ビット情報を共通化することにより、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図２６及び図２７で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の分類方法として用いることもできる。
【０１６４】
＜＜実施の形態１０＞＞
図４０は、この発明の実施の形態１０である致命不良自動抽出方法における致命不良集計処理における分類方法を示す説明図である。図４０で示した分離方法は、図２２及び図２３で示した実施の形態２の全体処理のステップＳ７６あるいは図４０で示した実施の形態３の全体処理のステップＳ１１７による１ウェハ当たりの致命不良の集計処理の出力結果の分離方法である。なお、実施の形態１０の不良解析システムのハードウェア構成は図３８で示した実施の形態９の構成と同様である。
理の出力結果に相当する。
【０１６５】
図４０に示すように、パターン欠陥領域４１ｄ〜４１ｇと、レベルＡ（Ａ＝０，１，２，…のいずれか）のフェイルビット領域３５Ａ、レベルＢ（Ｂ＝０，１，２，…のいずれかで、レベルＡとは異なる）のフェイルビット領域３５Ｂ及び非致命不良のフェイルビット領域４０ｂとを同一のウェハ領域３３上で比較する。
【０１６６】
パターン欠陥領域４１ｄ〜４１ｇは前述したようにウェハ上のパターン欠陥、異物等の領域である。レベルＡのフェイルビット領域３５Ａ、レベルＢのフェイルビット領域３５Ｂ及び非致命不良のフェイルビット領域４０ｂは実施の形態２あるいは実施の形態３の致命不良自動抽出方法で抽出されたレベルＡのフェイルビット領域３６Ａ（図３５参照）、レベルＢのフェイルビット領域３６Ｂ（図３６参照）及び非致命不良のフェイルビット領域３９を、上記パターン欠陥領域４１ｄ〜４１ｇの座標系に変換した領域である。
【０１６７】
図４０に示すように、レベルＡのフェイルビット領域３５Ａ、レベルＢのフェイルビット領域３５Ｂ及び非致命不良のフェイルビット領域４０ｂの座標から距離Ｔの領域を設定し、パターン欠陥領域４１ｄ〜４１ｇがレベルＡのフェイルビット領域３５Ａ、レベルＢのフェイルビット領域３５Ｂあるいは非致命不良のフェイルビット領域４０ｂから距離Ｔの範囲内にあるか範囲外にあるかを判定する。
【０１６８】
そして、図４０に示すように、レベルＡのフェイルビット領域３５Ａから距離Ｔの範囲である第１の領域内に存在するパターン欠陥領域４１ｄをレベルＡの致命欠陥、レベルＢのフェイルビット領域３５Ｂから距離Ｔの範囲である第２の領域内に存在するパターン欠陥領域４１ｅをレベルＢの致命欠陥、非致命不良のフェイルビット領域４０ｂから距離Ｔの範囲内である第３の領域内に存在するパターン欠陥領域４１ｆを致命不良以外の不良と一致する非致命不良欠陥、第１〜第３の領域内に存在しないパターン欠陥領域４１ｇを無影響欠陥として識別している。
【０１６９】
このように、実施の形態１０は、実施の形態２あるいは実施の形態３の致命不良自動抽出方法による判定結果と欠陥データベースより得られるパターン欠陥領域とを照合することにより、レベル分類された歩留まりに影響を与える致命欠陥と、不良には影響を与えるが歩留まりには影響を与えない非致命不良結果と、不良に影響を与えない無影響欠陥とにパターン欠陥を分類することができる。
【０１７０】
＜＜実施の形態１１＞＞
図４１〜図４３は、この発明の実施の形態１１である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図４１〜図４３で示した出力結果は、図３９で示した実施の形態９の分類方法に基づく出力結果である。
【０１７１】
図４１に示すように、被測定サンプルである表示用のウェハ３７上に設けられた複数のチップ３８中における致命欠陥領域４２ａ（図３９のパターン欠陥領域４１ａに相当）を表示している。
【０１７２】
図４２に示すように、ウェハ３７上に設けられた複数のチップ３８中における非致命不良欠陥領域４２ｂ（図３９のパターン欠陥領域４１ｂに相当）を表示している。
【０１７３】
図４３に示すように、ウェハ３７上に設けられた複数のチップ３８中における無影響欠陥領域４２ｃ（図３９のパターン欠陥領域４１ｃに相当）を表示している。なお、図４１〜図４３の表示は同時に行っても別々に行っても良い。
【０１７４】
このように、実施の形態１１は、実施の形態９識別方法を用いて、歩留まりに影響を与える致命欠陥と、不良には影響を与えるが歩留まりには影響を与えない非致命不良欠陥と、不良に影響を与えない無影響欠陥とに分類された、パターン欠陥の重み毎の発生分布を視覚的に捉えることができる。
【０１７５】
＜＜実施の形態１２＞＞
図４４〜図４７は、この発明の実施の形態１２である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図４４〜図４７で示した出力結果は、図４０で示した実施の形態１０の分類方法に基づく出力結果である。
【０１７６】
図４４に示すように、被測定サンプルである表示用のウェハ３７上に設けられた複数のチップ３８中におけるレベルＡの致命欠陥領域３４Ａ（図４０のパターン欠陥領域４１ｄに相当）を表示している。
【０１７７】
図４５に示すように、被測定サンプルであるウェハ３７上に設けられた複数のチップ３８中におけるレベルＢの致命欠陥領域３４Ｂ（図４０のパターン欠陥領域４１ｅに相当）を表示している。
【０１７８】
図４６に示すように、ウェハ３７上に設けられた複数のチップ３８中における非致命不良欠陥領域３４Ｃ（図４０のパターン欠陥領域４１ｆに相当）を表示している。
【０１７９】
図４７に示すように、ウェハ３７上に設けられた複数のチップ３８中における無影響欠陥領域３４Ｄ（図４０のパターン欠陥領域４１ｇに相当）を表示している。なお、図４４〜図４７の表示は同時に行っても別々に行っても良い。
【０１８０】
このように、実施の形態１２は、実施の形態１０識別方法を用いて、歩留まりに影響を与えるレベル分けされた致命欠陥と、不良には影響を与えるが歩留まりには影響を与えない非致命不良欠陥と、不良に影響を与えない無影響欠陥とに分類された、レベル毎のパターン欠陥の発生分布を視覚的に捉えることができる。
【０１８１】
＜＜実施の形態１３＞＞
図４８は、この発明の実施の形態１３である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図４８で示した出力結果は、図３９で示した実施の形態９の分類方法に基づく出力結果である。
【０１８２】
図４８Ａ示すように、被測定サンプルである一つの表示用のウェハ３７上に設けられた複数のチップ３８中における致命欠陥領域４２ａ（図３９のパターン欠陥領域４１ａに相当）と非致命不良欠陥領域４２ｂ（図３９のパターン欠陥領域４１ｂに相当）と無影響欠陥領域４２ｃ（図３９のパターン欠陥領域４１ｃに相当）とを一括表示している。
【０１８３】
このように、実施の形態１３は、実施の形態９識別方法を用いて、歩留まりに影響を与える致命欠陥と、不良には影響を与えるが歩留まりには影響を与えない非致命不良欠陥と、不良に影響を与えない無影響欠陥とに分類されたパターン欠陥を一つのウェハ上に識別可能に表示することにより、パターン欠陥の重み毎の発生分布を視覚的に瞬時に捉えることができる。
【０１８４】
＜＜実施の形態１４＞＞
図４９は、この発明の実施の形態１４である致命不良自動抽出方法における致命不良集計処理の出力結果を示す説明図である。図４９で示した出力結果は、図４０で示した実施の形態１０の分類方法に基づく出力結果である。
【０１８５】
図４９に示すように、被測定サンプルである一つのウェハ３７上に設けられた複数のチップ３８中におけるレベルＡの致命欠陥領域３４Ａ（図４０のパターン欠陥領域４１ｄに相当）レベルＢの致命欠陥領域３４Ｂ（図４０のパターン欠陥領域４１ｅに相当）、非致命不良欠陥領域３４Ｃ（図４０のパターン欠陥領域４１ｆに相当）及び無影響欠陥領域３４Ｄ（図４０のパターン欠陥領域４１ｇに相当）を一括して表示している。
【０１８６】
このように、実施の形態１４は、実施の形態１０識別方法を用いて、歩留まりに影響を与えるレベル分けされた致命欠陥と、不良には影響を与えるが歩留まりには影響を与えない非致命不良欠陥と、不良に影響を与えない無影響欠陥とに分類されたパターン欠陥を一つのウェハ上に識別可能に表示することにより、レベル毎のパターン欠陥の発生分布を視覚的に瞬時に捉えることができる。
【０１８７】
＜＜実施の形態１５＞＞
＜ハード構成＞
図５０はこの発明の実施の形態１５である不良解析システムのシステム構成を示すブロック図である。同図に示すように、図１で示した実施の形態１の不良解析システムとほぼ同様な構成であるが、ＷＴデータベース３が追加された点が異なる。
【０１８８】
ＷＴデータベース３には、解析用ウェハ上の複数のチップの電気的試験による良否判定を行うウェハテスト（ＷＴ）の結果が蓄積されている。ＷＴは置換用のメモリセルによる置き換えが可能か否かを含めて行われるため、ＷＴで不良と判定されたチップは置換用メモリセルでの救済不可能な致命不良を有するチップである。また、ＷＴではファンクション不良、スタンバイ電流異常不良等のカテゴリ別のテストが行われる。このようなＷＴ情報が蓄積されたＷＴデータベース３はコネクタ１２によって、ＬＳＩテスタ１、データ解析用ＥＷＳ２との間にネットワークを構築している。なお、他の構成は図１と同様であるため、説明は省略する。
【０１８９】
＜第１の方法＞
＜全体処理＞
図５１及び図５２は、実施の形態１５の不良解析システムによる致命不良自動抽出方法の第１の方法の全体処理の流れを示すフローチャートである。同図に示すように、第１の方法の全体処理の流れは図２及び図３で示した実施の形態１の全体処理の流れとほぼ同様であり、ステップＳ２，Ｓ３間にステップＳ１８が追加された点のみ異なる。
【０１９０】
ステップＳ１８は、ステップＳ２の次に実行され、ＷＴデータベース３に蓄積された過去のＷＴ結果に基づき、ステップＳ２で選択されたチップについて、ステップＳ３〜Ｓ１４の致命不良自動抽出処理処理を行うか否かを判定する。
【０１９１】
ステップＳ１８で、致命不良自動抽出処理を行うと判定した場合はステップＳ３に移行し、実施の形態１と同様の致命不良自動抽出処理が実行され、致命不良自動抽出処理を行わないと判定した場合はステップＳ１５に移行し、致命不良自動抽出処理を行うことなく直ちに次のチップ選択処理が行われる。
【０１９２】
なお、ステップＳ１８における判断基準は、(1)不良チップのみを対象とする、(2)不良チップの中で特定のカテゴリ（ファンクション不良、スタンバイ電流異常不良等）に属する不良チップのみを対象とする、(3)複数のカテゴリのいずれかに属する不良チップのみを対象とする等の基準が考えられ、実施の形態１５では、これら判断基準に該当するチップに対してのみ致命不良自動抽出を行うようにしている。
【０１９３】
＜第２の方法＞
＜全体処理＞
図５３及び図５４は、実施の形態１５の不良解析システムによる致命不良自動抽出方法の第２の方法の全体処理の流れを示すフローチャートである。同図に示すように、第２の方法の全体処理の流れは図２６及び図２７で示した実施の形態３の全体処理の流れとほぼ同様であり、ステップＳ１１８が追加された点のみ異なる。
【０１９４】
ステップＳ１１８は、ステップＳ１０２の次に実行され、ＷＴデータベース３に蓄積された過去のＷＴ結果に基づき、ステップＳ１０２で選択されたチップに対するステップＳ１０３〜Ｓ１１４の致命不良自動抽出処理を行うか否かを判定する。
【０１９５】
ステップＳ１１８で、致命不良自動抽出処理を行うと判定した場合はステップＳ１０３に移行し、実施の形態３と同様の致命不良自動抽出処理が実行され、致命不良自動抽出処理を行わないと判定した場合はステップＳ１１５に移行し、致命不良自動抽出処理を行うことなく直ちに次のチップ選択処理が行われる。
【０１９６】
なお、ステップＳ１１８における判断基準は、第１の方法のステップＳ１８における判断基準と同様である。
【０１９７】
＜効果＞
このように、致命不良自動抽出方法の実行時にＷＴデータベース３に蓄積されたＷＴ結果を参照し、致命不良自動抽出対象のチップを絞り込むことにより、致命不良自動抽出処理を短時間に行うことができる。また、判断基準として上記した(2)あるいは(3)を採用することにより、不良カテゴリ毎の致命不良の自動集計を行うことも可能となる。
【０１９８】
＜＜記録媒体への適用＞＞
実施の形態１〜実施の形態１５で述べた致命不良自動抽出方法を記述した致命不良自動抽出処理実行プログラムをデータ解析用ＥＷＳ２のＣＰＵが読み取り可能なＣＤ−ＲＯＭ５（図１参照）等の記録媒体に記録させて、ＣＤ−ＲＯＭ５に記録された致命不良自動抽出処理実行プログラムに基づきデータ解析用ＥＷＳ２が致命不良自動抽出処理を実行するように構成してもよい。
【０１９９】
【発明の効果】
以上説明したように、この発明における請求項１記載の不良解析システムのデータ解析手段は、メモリセル試験結果に基づき、Ｙ方向の不良を考慮したＸ方向置換能力によるＸ方向救済判定処理とＸ方向の不良を考慮したＹ方向置換能力によるＹ方向救済判定処理との連続処理及び致命不良集計処理とを含む致命不良自動抽出処理を実行することにより、自動的に致命不良ビット情報を集計することができる。
【０２００】
この際、Ｘ方向救済判定処理はＹ方向の不良を考慮して行い、Ｙ方向救済判定処理はＸ方向の不良を考慮して行われるため、比較的精度の高い致命不良ビット情報を得ることができる。
【０２０１】
請求項２記載の不良解析システムにおいて、Ｙ方向及びＸ方向仮想置換能力はそれぞれＹ方向及びＸ方向置換能力で決定される最大能力からゼロにかけてそれぞれ設定される第３の数のＹ方向及びＸ方向設定仮想置換能力を含み、Ｘ方向及びＹ方向救済判定処理は、Ｙ方向仮想置換能力及びＸ方向仮想置換能力を変化させながら第３の数回行われるため、実際のＹ方向及びＸ方向置換能力にそって細かくＹ方向及びＸ方向の不良を考慮したＸ方向及びＹ方向救済判定処理をそれぞれ行うことができ、その結果、正確な致命不良ビット情報を得ることができる。
【０２０２】
請求項３記載の不良解析システムにおいて、致命不良ビット情報は、第３の数回行われるＸ方向救済判定処理及びＹ方向救済判定処理で救済不能と判定された際のＹ方向設定仮想置換能力及びＸ方向設定仮想置換能力のうち少なくとも一方の能力に基づき、予め設定された複数のレベルのうちいずれかにレベル設定されるため、致命不良ビット情報のレベルを検証することによって不良の危険度を認識することができる。
【０２０３】
請求項４記載の不良解析システムにおいて、致命不良ビット情報は、第ｉ（ｉ＝１〜Ｚのいずれか）のＸ方向救済判定処理及びＹ方向救済判定処理で救済不能と認識されると、第ｉのレベルと分類することができるため、致命不良ビット情報のレベルを検証することによって不良の危険度を認識することができる。
【０２０４】
請求項５記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 複数のチップのうち致命不良ビット情報を有するチップが視覚認識可能な表示用ウェハを表示するステップを含むため、表示用ウェハを観察することにより、ウェハ上の致命不良のチップの分布を認識することができる。
【０２０５】
請求項６記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 致命不良ビット情報で規定される不良領域が視覚認識可能な表示用ウェハを表示するステップを含むため、表示用ウェハを観察することにより、ウェハ上の致命不良領域の分布を認識することができる。
【０２０６】
請求項７記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 不良ビット情報から致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域が視覚認識可能な表示用ウェハを表示するステップを含むため、表示用ウェハを観察することにより、ウェハ上の非致命不良領域の分布を認識することができる。
【０２０７】
請求項８記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 第１のレベルの致命不良ビット情報で規定される不良領域が視覚認識可能な第１の表示用ウェハを表示するステップと、(g) 第１のレベルとは異なる第２のレベルの致命不良ビット情報で規定される不良領域が視覚認識可能な第２の表示用ウェハを表示するステップを含むため、第１及び第２の表示用ウェハをそれぞれ観察することにより、ウェハ上の第１及び第２のレベルの致命不良領域の分布を認識することができる。
【０２０８】
請求項９記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 第１のレベルの致命不良ビット情報で規定される不良領域と、第１のレベルとは異なる第２のレベルの致命不良ビット情報で規定される不良領域とを識別して視覚認識可能な表示用ウェハを表示するステップを含むため、表示用ウェハを観察することにより、ウェハ上の第１及び第２のレベルの致命不良領域の分布を同時に認識することができる。
【０２０９】
請求項１０記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 欠陥領域情報付与手段より得た欠陥領域情報で規定される欠陥領域を、致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する致命不良欠陥領域と、不良ビット情報から致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する非致命不良欠陥領域と、第１及び第２の領域内に存在しない無影響欠陥領域とに分類するステップを含むため、欠陥領域を致命不良ビット情報との関係において分類することができる。
【０２１０】
請求項１１記載の不良解析システムのデータ解析手段における致命不良集計処理は、ステップ(f) の後、(g) 致命不良欠陥領域が視覚認識可能な第１の表示用ウェハを表示するステップと、(h) 非致命不良欠陥領域が視覚認識可能な第２の表示用ウェハを表示するステップと、(i) 無影響欠陥領域が視覚認識可能な第３の表示用ウェハを表示するステップとをさらに含むため、第１〜第３の表示用ウェハをそれぞれ観察することにより、ウェハ上の致命不良欠陥領域、非致命不良欠陥領域及び無影響欠陥領域の分布をそれぞれ認識することができる。
【０２１１】
請求項１２記載の不良解析システムのデータ解析手段における致命不良集計処理は、ステップ(f) の後、(g) 致命不良欠陥領域、非致命不良欠陥領域及び無影響欠陥領域の各領域を識別して視覚認識可能な表示用ウェハを表示するステップをさらに含むため、表示用ウェハをそれぞれ観察することにより、ウェハ上の致命不良欠陥領域、非致命不良欠陥領域及び無影響欠陥領域の分布を同時に認識することができる。
【０２１２】
請求項１３記載の不良解析システムのデータ解析手段における致命不良集計処理は、(f) 欠陥領域情報付与手段より得た欠陥領域情報で規定される欠陥領域を、第１のレベルの致命不良ビット情報で規定される不良領域を基点とした第１の領域内に存在する第１のレベルの致命不良欠陥領域と、第１のレベルと異なる第２のレベルの致命不良ビット情報で規定される不良領域を基点とした第２の領域内に存在する第２のレベルの致命不良欠陥領域と、不良ビット情報から第１及び第２のレベルの致命不良ビット情報を除いた非致命不良ビット情報で規定される不良領域を基点とした第３の領域内に存在する非致命不良欠陥領域と、第１〜第３の領域内に存在しない無影響欠陥領域とに分類するステップを含むため、欠陥領域を第１及び第２のレベルの致命不良ビット情報との関係において分類することができる。
【０２１３】
請求項１４記載の不良解析システムのデータ解析手段における致命不良集計処理は、ステップ(f) の後、(g) 第１のレベルの致命不良欠陥領域が視覚認識可能な第１の表示用ウェハを表示するステップと、(h) 第２のレベルの致命不良欠陥領域が視覚認識可能な第２の表示用ウェハを表示するステップと、(i) 非致命不良欠陥領域が視覚認識可能な第３の表示用ウェハを表示するステップと、(j) 無影響欠陥領域が視覚認識可能な第４の表示用ウェハを表示するステップとを含むため、第１〜第４の表示用ウェハをそれぞれ観察することにより、ウェハ上の第１及び第２のレベルの致命不良欠陥領域、非致命不良欠陥領域並びに無影響欠陥領域の分布をそれぞれ認識することができる。
【０２１４】
請求項１５記載の不良解析システムのデータ解析手段における致命不良集計処理は、ステップ(f) の後、(g) 致命不良欠陥領域、非致命不良欠陥領域及び無影響欠陥領域の各領域を識別して視覚認識可能な表示用ウェハを表示するステップをさらに含むため、表示用ウェハをそれぞれ観察することにより、ウェハ上の第１及び第２のレベルの致命不良欠陥領域、非致命不良欠陥領域並びに無影響欠陥領域の分布を同時に認識することができる。
【０２１５】
請求項１６記載の不良解析システムのデータ解析手段における致命不良集計処理は、Ｘ方向救済判定処理及びＹ方向救済判定処理の前に行われ、ウェハテスト情報に基づき、複数のチップのうち所定の条件を満足するチップに対してのみ、Ｘ方向救済判定処理及びＹ方向救済判定処理を行わせるチップ選別処理をさらに含むため、Ｘ方向救済判定処理及びＹ方向救済判定処理を必要最小限のチップに対して行うことができ、実行時間の短縮を図ることができる。
【０２１６】
この発明における請求項１７記載の致命不良抽出方法は、ステップ(a) で得たメモリセル試験結果に基づき、ステップ(b) 及びステップ(c) によるＹ方向の不良を考慮したＸ方向置換能力によるＸ方向救済判定処理と、ステップ(d) 及びステップ(e) によるＸ方向の不良を考慮したＹ方向置換能力によるＹ方向救済判定処理並びにステップ(f) による致命不良集計処理とによって行われる。
【０２１７】
上記Ｘ方向救済判定処理はＹ方向の不良を考慮して行い、上記Ｙ方向救済判定処理はＸ方向の不良を考慮して行われるため、比較的精度の高い致命不良ビット情報を得ることができる。
【０２１８】
この発明における請求項１８記載の記録媒体は、請求項１７記載の致命不良抽出方法をコンピュータに実行させるためのプログラムが記録されているため、このプログラムをコンピュータに実行させることにより、自動的に致命不良ビット情報を集計することができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１である不良解析システムのシステム構成を示すブロック図である。
【図２】  実施の形態１の致命不良自動抽出方法の全体処理を示すフローチャートである。
【図３】  実施の形態１の致命不良自動抽出方法の全体処理を示すフローチャートである。
【図４】  図２及び図３のＸライン救済判定処理の詳細を示すフローチャートである。
【図５】  図２及び図３のＸライン救済判定処理の詳細を示すフローチャートである。
【図６】  図２及び図３のＹライン救済判定処理の詳細を示すフローチャートである。
【図７】  図２及び図３のＹライン救済判定処理の詳細を示すフローチャートである。
【図８】  ビットで示されるチップ平面を示す説明図である。
【図９】  ビットサイズ、置換最小単位及びＸライン置換対象エリアの関係を示す説明図である。
【図１０】  ビットサイズ、置換最小単位及びＹライン置換対象エリアの関係を示す説明図である。
【図１１】  置換最小単位で縮退さたチップ平面を示す説明図である。
【図１２】  チップ平面上におけるＸライン置換対象エリアを示す説明図である。
【図１３】  チップ平面上におけるＹライン置換対象エリアを示す説明図である。
【図１４】  Ｘライン救済判定処理説明用の説明図である。
【図１５】  Ｘライン救済判定処理説明用の説明図である。
【図１６】  Ｘライン救済判定処理説明用の説明図である。
【図１７】  Ｘライン救済判定処理説明用の説明図である。
【図１８】  Ｙライン救済判定処理説明用の説明図である。
【図１９】  Ｙライン救済判定処理説明用の説明図である。
【図２０】  Ｙライン救済判定処理説明用の説明図である。
【図２１】  Ｙライン救済判定処理説明用の説明図である。
【図２２】  この発明の実施の形態２である致命不良自動抽出方法の全体処理を示すフローチャートである。
【図２３】  この発明の実施の形態２である致命不良自動抽出方法の全体処理を示すフローチャートである。
【図２４】  図２２及び図２３のＸライン救済判定処理の詳細を示すフローチャートである。
【図２５】  図２２及び図２３のＹライン救済判定処理の詳細を示すフローチャートである。
【図２６】  この発明の実施の形態３である致命不良自動抽出方法の全体処理を示すフローチャートである。
【図２７】  この発明の実施の形態３である致命不良自動抽出方法の全体処理を示すフローチャートである。
【図２８】  図２６及び図２７のＸライン救済判定処理の詳細を示すフローチャートである。
【図２９】  図２６及び図２７のＸライン救済判定処理の詳細を示すフローチャートである。
【図３０】  図２６及び図２７のＹライン救済判定処理の詳細を示すフローチャートである。
【図３１】  図２６及び図２７のＹライン救済判定処理の詳細を示すフローチャートである。
【図３２】  実施の形態４による集計処理の出力結果を示す説明図である。
【図３３】  実施の形態５による集計処理の出力結果を示す説明図である。
【図３４】  実施の形態６による集計処理の出力結果を示す説明図である。
【図３５】  実施の形態７による集計処理の出力結果を示す説明図である。
【図３６】  実施の形態７による集計処理の出力結果を示す説明図である。
【図３７】  実施の形態８による集計処理の出力結果を示す説明図である。
【図３８】  実施の形態９の不良解析システムのシステム構成を示すブロック図である。
【図３９】  実施の形態９による分類方法説明用の説明図である。
【図４０】  実施の形態１０による分類方法説明用の説明図である。
【図４１】  実施の形態１１による集計処理の出力結果を示す説明図である。
【図４２】  実施の形態１１による集計処理の出力結果を示す説明図である。
【図４３】  実施の形態１１による集計処理の出力結果を示す説明図である。
【図４４】  実施の形態１２による集計処理の出力結果を示す説明図である。
【図４５】  実施の形態１２による集計処理の出力結果を示す説明図である。
【図４６】  実施の形態１２による集計処理の出力結果を示す説明図である。
【図４７】  実施の形態１２による集計処理の出力結果を示す説明図である。
【図４８】  実施の形態１３による集計処理の出力結果を示す説明図である。
【図４９】  実施の形態１４による集計処理の出力結果を示す説明図である。
【図５０】  実施の形態１５の不良解析システムのシステム構成を示すブロック図である。
【図５１】  実施の形態１５の致命不良自動抽出方法の全体処理の第１の方法を示すフローチャートである。
【図５２】  実施の形態１５の致命不良自動抽出方法の全体処理の第１の方法を示すフローチャートである。
【図５３】  実施の形態１５の致命不良自動抽出方法の全体処理の第２の方法を示すフローチャートである。
【図５４】  実施の形態１５の致命不良自動抽出方法の全体処理の第２の方法を示すフローチャートである。
【符号の説明】
１  ＬＳＩテスタ、２  データ解析用ＥＷＳ、３  ＷＴデータベース、４  欠陥データベース、５  ＣＤ−ＲＯＭ。
【図１】
0004290270.tif 000002
【図２】
0004290270.tif 000003
【図３】
0004290270.tif 000004
【図４】
0004290270.tif 000005
【図５】
0004290270.tif 000006
【図６】
0004290270.tif 000007
【図７】
0004290270.tif 000008
【図８】
0004290270.tif 000009
【図９】
0004290270.tif 000010
【図１０】
0004290270.tif 000011
【図１１】
0004290270.tif 000012
【図１２】
0004290270.tif 000013
【図１３】
0004290270.tif 000014
【図１４】
0004290270.tif 000015
【図１５】
0004290270.tif 000016
【図１６】
0004290270.tif 000017
【図１７】
0004290270.tif 000018
【図１８】
0004290270.tif 000019
【図１９】
0004290270.tif 000020
【図２０】
0004290270.tif 000021
【図２１】
0004290270.tif 000022
【図２２】
0004290270.tif 000023
【図２３】
0004290270.tif 000024
【図２４】
0004290270.tif 000025
【図２５】
0004290270.tif 000026
【図２６】
0004290270.tif 000027
【図２７】
0004290270.tif 000028
【図２８】
0004290270.tif 000029
【図２９】
0004290270.tif 000030
【図３０】
0004290270.tif 000031
【図３１】
0004290270.tif 000032
【図３２】
0004290270.tif 000033
【図３３】
0004290270.tif 000034
【図３４】
0004290270.tif 000035
【図３５】
0004290270.tif 000036
【図３６】
0004290270.tif 000037
【図３７】
0004290270.tif 000038
【図３８】
0004290270.tif 000039
【図３９】
0004290270.tif 000040
【図４０】
0004290270.tif 000041
【図４１】
0004290270.tif 000042
【図４２】
0004290270.tif 000043
【図４３】
0004290270.tif 000044
【図４４】
0004290270.tif 000045
【図４５】
0004290270.tif 000046
【図４６】
0004290270.tif 000047
【図４７】
0004290270.tif 000048
【図４８】
0004290270.tif 000049
【図４９】
0004290270.tif 000050
【図５０】
0004290270.tif 000051
【図５１】
0004290270.tif 000052
【図５２】
0004290270.tif 000053
【図５３】
0004290270.tif 000054
【図５４】
0004290270.tif 000055