(57)【特許請求の範囲】
【請求項１】
第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第３の電界効果トランジスタのゲート電極及びドレイン電極と第４の電界効果トランジスタのソース電極とを接続する第１の端子と、前記第１の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３および前記第４の電界効果トランジスタとで構成された制御部を有し、
前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
【請求項２】
第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第３の電界効果トランジスタのドレイン電極と第１の抵抗の一方の端子が接続され、該第１の抵抗の他方の端子(以下、「第１の端子」という。）が前記第３の電界効果トランジスタのゲート電極と第４の電界効果トランジスタのソース電極に接続され、前記第１の端子と前記第１の電界効果トランジスタのゲート電極とが第２の抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３および前記第４の電界効果トランジスタと前記第１の抵抗とで構成された制御部を有し、
前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
【請求項３】
第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第３の電界効果トランジスタのドレイン電極と定電圧を生成するダイオードのカソードとが接続され、該ダイオードのアノード（以下、「第１の端子」という。）が前記第３の電界効果トランジスタのゲート電極と第４の電界効果トランジスタのソース電極とに接続され、前記第１の端子と前記第１の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３および前記第４の電界効果トランジスタと前記ダイオードとで構成された制御部を有し、
前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
【請求項４】
第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、
第３の電界効果トランジスタのドレイン電極と定電圧を生成する第５の電界効果トランジスタのソース電極が接続され、該第５の電界効果トランジスタのゲート電極とドレイン電極と前記第３の電界効果トランジスタのゲート電極と第４の電界効果トランジスタのソース電極とを接続した第１の端子と前記第１の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３、前記第４および前記第５の電界効果トランジスタとで構成された制御部を有し、
前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、利得可変低雑音増幅器に関し、特にテレビ、ラジオ、ＣＡＴＶ、移動体無線等の通信機器における受信ＲＦフロントエンド部の利得制御型低雑音増幅器に関するものである。
【０００２】
【従来の技術】
最近、多種多様な無線システム、無線電話、衛星放送、ＣＡＴＶ、ディジタルＴＶ、衛星放送等のサービスが提供されるようになっている。
【０００３】
これらのシステムを構成するＩＣの低周波部分、ベースバンド部分、ディジタル処理の部分は専ら集積度が高く消費電力が小さいシリコンＣＭＯＳが使われてきたが、最近の微細ゲート技術はＣＭＯＳをギガヘルツのＲＦ帯へも応用可能としてなっており、これらをも含めたワンチップの無線システムを作ることが可能となりつつある。無線システムの大衆化のためには沢山のＩＣを安く提供することがカギとなり、このような流れは必然と考えられる。
【０００４】
無線システムのアンテナの次に接続されるＲＦ受信機能ブロックが低雑音増幅器である。低雑音増幅器は受信機全体の雑音指数、すなわちどれだけ小さい入力電波受けることができるかを決める重要なブロックと言われる。更に最近の複雑なディジタル変調の無線システムやダイレクトコンバージョンの受信機構成では、種々の入力感度の電波を一定のレベルの信号として扱う必要があり増幅器に利得制御の機能が高く要求されている。
【０００５】
シリコン電界効果トランジスタを用いたフロントエンド利得可変増幅器としては、例えば特開平６-１７７７６８５号公報に開示されているような、ＴＶチューナー用にデュアルゲート電界効果トランジスタを用いた回路が幅広く用いられている。
【０００６】
図１１はデュアルゲートまたはカスコード接続型電界効果トランジスタの増幅器の一例を示す。端子ＲＦinから入力された高周波信号が増幅されて端子ＲＦoutに現れる。利得は、端子ＶｇおよびＶｃでコントロールできる。この構成では特に端子Ｖｃの電圧を変えることによりカスコード接続された電界効果トランジスタ１２０３の動作領域を３極管領域内で変え、電界効果トランジスタ１２０３の相互コンダクタンスを変化させることにより利得を制御することが多い。
【０００７】
【発明が解決しようとする課題】
しかし、図１２に示すように、測定によって得た電界効果トランジスタの最小雑音指数(ＮＦmin)と測定バイアス条件の関係をみると、飽和領域にバイアスされている時にはＮＦmin が１デシベル（ｄＢ）以下と非常に小さいが３極管領域に入ると急激にＮＦminが劣化してしまうと言う問題点が生じる。従って低雑音動作させるには端子Ｖｃだけでなく端子Ｖｇも制御して利得制御するほうが好ましいが、２つの端子を同時に制御しなければならなく非常に使いにくい。
【０００８】
また、ＧａＡｓ電界効果トランジスタがバイアス回路やコントロール回路を構成する複数の部品と一緒にしてプリント基板上、あるいはセラミック基板上に実装されている。このような実装基板では、非常に多数の無線システムに供給するには、組み立て、調整の工数の多さ、コスト高の問題が生じる。
【０００９】
本発明の目的は、ＣＭＯＳのウェハープロセスで外付部品点数を減らしつつ低雑音性を維持し、さらに利得制御機能という高付加価値のある低雑音増幅器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明によれば、第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第３の電界効果トランジスタのゲート電極及びドレイン電極と第４の電界効果トランジスタのソース電極とを接続する第１の端子と、前記第１の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３および前記第４の電界効果トランジスタとで構成された制御部を有し、前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【００１１】
また、本発明によれば、第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第３の電界効果トランジスタのドレイン電極と第１の抵抗の一方の端子が接続され、該第１の抵抗の他方の端子（以下、「第１の端子」という。）が前記第３の電界効果トランジスタのゲート電極と第４の電界効果トランジスタのソース電極に接続され、前記第１の端子と前記第１の電界効果トランジスタのゲート電極とが第２の抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３および前記第４の電界効果トランジスタと前記第１の抵抗とで構成された制御部を有し、前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【００１２】
また、本発明によれば、第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第３の電界効果トランジスタのドレイン電極と定電圧を生成するダイオードのカソードとが接続され、該ダイオードのアノード（以下、「第１の端子」という。）が前記第３の電界効果トランジスタのゲート電極と第４の電界効果トランジスタのソース電極とに接続され、前記第１の端子と前記第１の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３および前記第４の電界効果トランジスタと前記ダイオードとで構成された制御部を有し、前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【００１３】
また、本発明によれば、第１の電界効果トランジスタのドレイン電極と第２の電界効果トランジスタのソース電極とが接続され、前記第１の電界効果トランジスタのソース電極が接地され、前記第２の電界効果トランジスタのドレイン電極が負荷を介して直流電源に接続され、前記第１の電界効果トランジスタのゲート電極を信号の入力端子として信号を入力し、前記第２の電界効果トランジスタのドレイン電極を信号の出力端子として信号を出力するカスコード接続型増幅器において、第３の電界効果トランジスタのドレイン電極と定電圧を生成する第５の電界効果トランジスタのソース電極が接続され、該第５の電界効果トランジスタのゲート電極とドレイン電極と前記第３の電界効果トランジスタのゲート電極と第４の電界効果トランジスタのソース電極とを接続した第１の端子と前記第１の電界効果トランジスタのゲート電極とが抵抗を介して接続され、前記第３の電界効果トランジスタのソース電極が接地され、前記第４の電界効果トランジスタのドレイン電極が直流電源に接続されてなる前記第３、前記第４および前記第５の電界効果トランジスタとで構成された制御部を有し、前記第４の電界効果トランジスタのゲート電極と前記第２の電界効果トランジスタのゲート電極とが接続された第２の端子の電圧によって前記カスコード接続型増幅器の利得を制御することを特徴とする利得可変低雑音増幅器が得られる。
【００１６】
【発明の実施の形態】
以下、本発明の一実施の形態について図３を参照して説明する。電界効果トランジスタ４０５、４０６と負荷４０７にて構成されるカスコード型増幅器の電界効果トランジスタ４０５のゲートは直流（ＤＣ）をカットするキャパシタ４０４を介してＲＦの信号入力部へ、もう一方は抵抗４０３を介してバイアス回路を構成する電界効果トランジスタ４０１、４０２で構成されるバイアス回路部Ａ０に接続される。電界効果トランジスタ４０２のゲートは自身のドレインと接続され、かつハイインピーダンスでバイアス直流電圧源に引き出すための抵抗４０３を介してカスコード接続された電界効果トランジスタ４０５に接続される。バイアス回路部Ａ０の電界効果 トランジスタのドレインはＤＣ電源へ接続され、ゲートはカスコード接続された電界効果トランジスタ４０６のゲートに接続され、利得制御端子として外部に取り出される。このとき利得制御端子の電圧をＶｃとする。
【００１７】
バイアス回路部Ａ０の回路はＤＣ電源電圧が十分高く、電界効果トランジスタ４０１、４０２が電流飽和領域で動作するＶｃの電圧範囲においては、当然電界効果トランジスタ４０２のゲート電圧が電流飽和領域にバイアスされる電圧になっている。つまり、図２の電流電圧特性の黒丸で示された点にバイアスされる。このように生成した電界効果トランジスタ４０２のゲート電圧は抵抗４０３とキャパシタ４０４のハイパスフィルタを介して電界効果トランジスタ４０５のゲートに与えられる。このときＶｃを変化させても、カスコード型増幅器の電界効果トランジスタ４０５もＤＣ的に電流飽和領域にバイアスされる。この状態ではＶｃを変えたとき、図２の黒丸をつなぐ線に沿って電界効果トランジスタ４０５の電流が変化する。この結果、図１２に示した最小雑音指数が低く維持される電界効果トランジスタ４０５のバイアス条件に、Ｖｃによらず設定されることになる。カスコード型増幅器の利得は電界効果トランジスタ４０５のドレイン電流が変化することで変化する相互コンダクタンスの変化により変えられる。従ってＶｃの制御のみで、利得が可変でき、かつ最小雑音指数を生かしたマッチングがおこなえることがわかる。
【００１８】
さらに図４の矢印で示したように電界効果トランジスタ４０５のバイアスポイントをより電流飽和領域にセットして最小雑音指数を生かした設計をしたい場合は図５のようなバイアス回路部にすることで可能となる。バイアス回路を構成する電界効果トランジスタ７０２のゲートとドレインの間に電圧レベルをシフトするための直流電圧源７０３を挿入して電圧レベルをシフトすればよい。
【００１９】
本発明の他の実施の形態としてそれぞれ図６、図７、図８に３例示す。図６では図５の電圧源７０３のかわりに抵抗を挿入した回路、図７では図５の電圧源７０３の代わりにダイオードを挿入した回路、図８では図５の電圧源７０３の代わりに電界効果トランジスタを挿入した回路で電圧シフトを実現している。
【００２０】
ここまで述べてきたカスコード型増幅器とバイアス回路の組合せでは、利得特性の制御電圧Ｖｃ依存性が電界効果トランジスタ４０５のドレイン電流と相互コンダクタンスの関係で決ってしまう。従って所望の利得制御電圧の関係を得ることができないこともあり、Ｖｃと利得の関係を変更する回路を挿入する必要がある。
【００２１】
例えば、ＶｃとＶｃ′との関係を変える回路として図１に示すバイアス回路Ａ１が挙げられる。この例ではデシベル表示の利得と制御電圧Ｖｃ′の関係がリニアになる例である。図３に示す電界効果トランジスタ４０５が弱反転領域にバイアスされている場合、相互コンダクタンスは電流に比例しゲート電圧に対して指数的に増加する。従って、本発明のバイアス回路ではこの領域ではＶｃに対して指数的に利得が変化するのでデシベルの利得変化は Ｖｃに対してリニアに変化する。
【００２２】
図１のＡ１に示す回路ではＶｃ′が大きいとき電界効果トランジスタ１０３がオフになり抵抗Ｒ１(１０２)と抵抗Ｒ２(１０１)の比でＶｃとＶｃ′の関係が与えられる。従ってこの時Ｖｃ′に対してもデシベルの利得変化はリニアになる。一方、電界効果トランジスタ４０５が強反転領域にバイアスされている場合にはその電界効果トランジスタの相互コンダクタンスの電流依存性は単純ではなくなる。図１に示すバイアス回路Ａ１ではＶｃ′がＶｃcに対して電界効果トランジスタ１０３がオンになる条件においてその電界効果トランジスタの非線形電流電圧特性を使って電界効果トランジスタ４０５の相互コンダクタンスの電流依存性とＶｃ′の関係を変える。このとき、電界効果トランジスタ１０３のゲート幅を注意深く選ぶことによって、デシベルの利得とＶｃ′はリニアな関係にできる。なお、この条件と電界効果トランジスタ１０３がオフの状態の関係が良好に接続されるように抵抗Ｒ１(１０２)と抵抗Ｒ２(１０１)を選定する必要がある。
【００２３】
【実施例】
図９は本発明の一実施例を示す。カスコード増幅部の入力部分はインダクタおよびキャパシタにより目的の周波数にマッチングしている。負荷にはインダクタを用い、目的の周波数で利得がとれるように設計されている。Ａ２は本発明の一例のバイアス回路を採用している。制御電圧と利得の関係を変える変換回路部Ａ１には演算増幅器部にｎチャネルの電界効果トランジスタを負荷とする、Ｐチャネル電界効果トランジスタ入力のインバータ回路を３段接続することで構成した。非線形特性を利用するための電界効果トランジスタのゲート幅は制御電圧Ｖｃ′とデシベルの利得の関係がリニアになるように選んでいる。カスコード増幅器部の入力部を最小雑音が得られる条件でマッチングをとることによりデバイスの最小雑音指数に近い値で増幅器の雑音指数が得られる。利得重視であれば、利得最大にマッチングすればよい。
【００２４】
図１０は本発明の実施例の利得の制御電圧依存性を示したものである。図１０に示すように、電圧Ｖｃに対してはデシベル利得に対して利得の高いところで飽和するような関数になっているが、Ｖｃ′に対しては広い範囲でリニアな関係にあることがわかる。
【００２５】
実施例においてカスコード型増幅器の負荷はマッチング回路としてもよい。また、インダクタ負荷を含めマッチング回路を電界効果トランジスタと同一チップ上に形成してもよいし、チップの外に実装される部品であってもよい。同様に入力側のマッチング回路も電界効果トランジスタと同一チップ上に形成してもよい。
【００２６】
実施例においてバイアス回路Ａ０の部分は図５、図６、図７、図８の回 路に置き換えても、基本的な動作は変わらない。カスコード型増幅器のソース接地電界効果トランジスタのバイアス条件がより電流飽和の条件になるのでより低い雑音指数特性が期待できる。ただし、電源電圧として高い電圧が必要になる。
【００２７】
上記実施例において演算増幅器部分には、ＣＭＯＳのインバータで構成されるものでもかまわないし、Ｐチャネル電界効果トランジスタを負荷とするｎチャネル電界効果トランジスタ入力のインバータでもよい。また通常の差動増幅で構成されるタイプの演算増幅器でもかまわない。所望のＤＣレベルの設定に応じて選択すれば良い。
【００２８】
【発明の効果】
本発明によれば、高性能な利得可変低雑音増幅器がＣＭＯＳの技術で提供できるようになる。この技術を用い、できるだけ調整を不要に、かつ外付部品を減らしてコスト低減し、ワンチップＩＣで提供することにより、無線システムの大量供給が可能となる。
【図面の簡単な説明】
【図１】本発明のカスコード型可変利得低雑音増幅器の基本的構成を示す図である。
【図２】電界効果トランジスタの電流飽和領域を電流電圧特性とともに示した図である。
【図３】本発明の増幅器のバイアス回路の動作を説明するための図である。
【図４】電界効果トランジスタの電流飽和バイアス条件をよりトランジスタの最小雑音指数の得られる条件にするための方法を説明する図である。
【図５】図４に示したより最小雑音指数バイアス条件にするためのバイアス回路の一例を示した回路図である。
【図６】図４に示したより最小雑音指数バイアス条件にするためのバイアス回路の別な例を示した回路図である。
【図７】図４に示したより最小雑音指数バイアス条件にするためのバイアス回路のさらに別な例を示した回路図である。
【図８】図４に示したより最小雑音指数バイアス条件にするためのバイアス回路のさらに別な例を示した回路図である。
【図９】本発明のカスコード型可変利得低雑音増幅器の一実施例を示した図である。
【図１０】本発明の実施例における利得の制御電圧依存性を示した図である。
【図１１】電界効果トランジスタを用いた従来のカスコード接続型利得可変増幅 器の基本構成を示した図である。
【図１２】電界効果トランジスタの電流電圧特性とトランジスタの最小雑音指数を示した図である。
【符号の説明】
１０１    抵抗Ｒ２
１０２    抵抗Ｒ１
１０３    電界効果トランジスタ
１０４，１０５    直流電圧源
１０６    演算増幅器
４０１，４０２    電界効果トランジスタ
４０３    抵抗
４０４    キャパシタ
４０５，４０６    電界効果トランジスタ
４０７    カスコード接続型増幅器の負荷
７０１，７０２    電界効果トランジスタ
７０３    直流電圧源
１２０１    直流カットのキャパシタ
１２０２    ハイインピーダンスでバイアス直流電圧源に引き出すための抵抗
１２０３，１２０４    カスコード接続された電界効果トランジスタ
【図１】
0004214348.tif 000002
【図２】
0004214348.tif 000003
【図３】
0004214348.tif 000004
【図４】
0004214348.tif 000005
【図５】
0004214348.tif 000006
【図６】
0004214348.tif 000007
【図７】
0004214348.tif 000008
【図８】
0004214348.tif 000009
【図９】
0004214348.tif 000010
【図１０】
0004214348.tif 000011
【図１１】
0004214348.tif 000012
【図１２】
0004214348.tif 000013