(57)【特許請求の範囲】
【請求項１】
基板上に酸化膜を形成する段階と、
前記基板全体に絶縁膜を蒸着し、前記基板上の絶縁膜をエッチングして、前記絶縁膜内にトレンチを形成する段階と；
前記絶縁膜と前記基板とを覆うように第１のポリシリコン層を堆積せしめる段階と；
前記第１のポリシリコン層をエッチングして、前記トレンチの側壁にフローティングゲートを形成する段階と；
前記絶縁膜をとり除く段階と；
第１のフォトレジストパターンを形成する段階と；
前記第１のフォトレジストパターンを用いて第１のイオン注入を行い、前記フローティングゲートに近接して、前記基板内に第１のソース／ドレイン領域を形成する段階と；
前記第１のフォトレジストパターンを取り除く段階と；
前記基板全体にＯＮＯ層を形成する段階と；
前記ＯＮＯ層を覆うように第２のポリシリコン層を堆積せしめる段階と；
前記第２のポリシリコン層をエッチングして、コントロールゲートと少なくとも一つのセレクトゲートを形成する段階と；
第２のフォトレジストパターンを形成する段階と；
前記第２のフォトレジストパターンを用いて第２のイオン注入を行い、前記セレクトゲートに近接して、前記基板内に第２のソース／ドレイン領域を形成する段階と；
を含むことを特徴とするフラッシュメモリの形成方法。
【請求項２】
前記絶縁膜を２０００乃至３０００Åの厚さで蒸着することを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項３】
前記第１のポリシリコン層を４０００乃至６０００Åの厚さで蒸着することを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項４】
前記第１のポリシリコン層はマスクパターンなしにエッチングされ、前記フローティングゲートを形成することを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項５】
前記フローティングゲートを形成した後、前記絶縁膜は湿式蝕刻でとり除かれることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項６】
前記第１のイオン注入は、前記フローティングゲートが形成された後に行われることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項７】
前記ＯＮＯ層は、第１酸化膜が５０乃至１００Å、窒化膜が５０乃至１００Å、第２酸化膜が３００乃至４００Åの厚さであることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項８】
前記第２のポリシリコン層は、１５００乃至２５００Åの厚さで蒸着されることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項９】
前記第２のポリシリコン層をエッチングする際、前記コントロールゲート及びセレクトゲートが、同時に形成されることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
【請求項１０】
請求項１に記載の方法で形成されたフローティングゲートを含むことを特徴とするフラッシュメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、側壁方式を用いたフラッシュメモリの形成方法に関し、特にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ、以下ＳＴＩ）を形成した基板上に絶縁膜を形成してパターニングして、シリコーンを蒸着してマスクなしにエッチングして絶縁膜の側壁にポーリ側壁を形成してフローティングゲートを形成して、ＣＳＤ（Ｃｅｌｌ  Ｓｏｕｒｃｅ  Ｄｒａｉｎ、以下ＣＳＤ）イオン注入後、ＯＮＯ（Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ、以下ＯＮＯ）を蒸着して、コントロールゲートとセレクトゲート用ポーリを蒸着した後、パターンニングしてコントロールゲート及びセレクトゲートを形成して、ＣＳＤイオン注入してフラッシュ素子を形成する方法に関する。
【背景技術】
【０００２】
従来は、ＥＥＰＲＯＭトンネル酸化膜（ＥＴＯＸ）の構造を持つフラッシュメモリセルは素子分離膜が形成された半導体基板の活性領域上部に形成されてゲート酸化膜によって半導体基板と電気的に分離するフローティングゲート（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ）、フローティングゲートを含む全体上部に形成されて誘電体膜によってフローティングゲートと電気的に分離するコントロールゲート（Ｃｏｎｔｒｏｌ  Ｇａｔｅ）、そしてフローティングゲート両側部の半導体基板にそれぞれ形成されたソース及びドレインで成り立って、前記素子分離膜はＳＴＩまたはＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）工程に形成される。
【０００３】
前記のような従来の技術はフローティングゲート形成の時フィールド（Ｆｉｅｌｄ）領域とモト（Ｍｏａｔ）領域の段差及びポリシリコン層の悪い反射（Ｂａｄ  ｒｅｆｌｅｃｔｉｏｎ）特性のためＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）を用いてキャップ窒化マスク（Ｃａｐ  Ｎｉｔｒｉｄｅ  Ｍａｓｋ）を形成した後、ポリシリコンをエッチングしてフローティングゲートを形成する。これはキャップ窒化エッチング時ＣＤ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ、以下  ＣＤ）制御の難しさがあり、過度なポーリロス（Ｐｏｌｙ  Ｌｏｓｓ）が発生する。この為、後工程でのポリシリコンエッチング時に悪いプロファイル及びモトピット（Ｍｏａｔ  Ｐｉｔ）などを誘発する問題点がある。
【０００４】
図１は、従来の技術に製造されたフラッシュ素子の構造で、フローティングゲート１をコントロールゲート２がくるんで、両側にセレクトゲート３が形成された構造である。一つのコントロールゲートが、二つのトランジスターを作動させるフラッシュ素子である。このような構造は、大きさが大きいという短所も持っている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、本発明は前述した従来の問題点を解決するために案出されたものであり、フローティングゲートを形成するために絶縁膜を形成した後、トレンチを形成して、ポーリを蒸着した後、マスクなしに湿式蝕刻して絶縁膜のトレンチ領域の側壁にポーリ側壁を形成してフローティングゲートエッチング時キャップ用の窒化ハードマスク及びパターン工程を減らすことができるから生産単価を下げることができ、又、キャップ用の窒化ハードマスクを使わないからＣＤ制御が容易で、フローティングゲートエッチング時にモトピットを防止するだけではなく、側壁方式を用いてフローティングゲートを形成するからデバイス大きさを小さくすることができるフラッシュメモリの製造方法を提供することにその目的がある。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、本発明の側壁方式を用いたフラッシュメモリの形成方法は、ＳＴＩを形成した基板上に絶縁膜を形成してパターニングして、ポリシリコンを蒸着してマスクなしにエッチングして絶縁膜側壁にポーリ側壁を形成する。
【０００７】
即ち、本発明の側壁方式を用いたフラッシュメモリの形成方法は、
基板上に酸化膜を形成する段階と、
前記基板全体に絶縁膜を蒸着し、前記基板上の絶縁膜をエッチングして、前記絶縁膜内にトレンチを形成する段階と；
前記絶縁膜と前記基板とを覆うように第１のポリシリコン層を堆積せしめる段階と；
前記第１のポリシリコン層をエッチングして、前記トレンチの側壁にフローティングゲートを形成する段階と；
前記絶縁膜をとり除く段階と；
第１のフォトレジストパターンを形成する段階と；
前記第１のフォトレジストパターンを用いて第１のイオン注入を行い、前記フローティングゲートに近接して、前記基板内に第１のソース／ドレイン領域を形成する段階と；
前記第１のフォトレジストパターンを取り除く段階と；
前記基板全体にＯＮＯ層を形成する段階と；
前記ＯＮＯ層を覆うように第２のポリシリコン層を堆積せしめる段階と；
前記第２のポリシリコン層をエッチングして、コントロールゲートと少なくとも一つのセレクトゲートを形成する段階と；
第２のフォトレジストパターンを形成する段階と；
前記第２のフォトレジストパターンを用いて第２のイオン注入を行い、前記セレクトゲートに近接して、前記基板内に第２のソース／ドレイン領域を形成する段階と；
を含むことを特徴とするものである。
【発明の効果】
【０００８】
本発明に係る側壁方式を用いたフラッシュメモリの形成方法は、フローティングゲートを絶縁体側壁を用いて形成することで、フローティングゲートエッチング時にキャップ用の窒化ハードマスク及びパターン工程を減らすことができるから、生産単価を下げることができ、又、キャップ用の窒化ハードマスクを使わないからＣＤ制御が容易で、フローティングゲートエッチング時にモトピットを防止することだけではなく、側壁方式を用いてフローティングゲートを形成するから、デバイスの大きさを小さくすることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る好ましい実施形態を添付図面を参照しつつ詳細に説明する。
【００１０】
まず、図２は、ゲート酸化膜１０を形成した後、絶縁体１１を２０００乃至３０００Åの厚さで蒸着した後、パターンニングしてエッチングし、トレンチを形成する段階で、望ましくは２５００Åの厚さで蒸着する。
【００１１】
図３は、形成された前記トレンチにフローティングゲート用ポーリ（ポリシリコン）１２を約４０００乃至６０００Åの厚さで蒸着する段階で、望ましくは５０００Åの厚さで蒸着する。
【００１２】
図４は、蒸着された前記ポーリ１２をマスクなしに蝕刻して絶縁体の側壁にフローティングゲート１４用ポーリ側壁を形成する段階である。この時マスクがない状態で蝕刻をするようにすれば、蒸着されたポーリの位相のために、トレンチが形成された部分のポーリはトレンチがなく平たい部分より蝕刻速度が早いので、ポーリ側壁を形成することができる。
【００１３】
図５は、絶縁体１１をとり除いてポーリ側壁を残す段階で、残っているポーリは、後工程でフローティングゲート１４に利用される。
【００１４】
図６は、フォトレジスト１５を形成してパターニングしてフローティングゲートのソース及びドレイン形成１７のためのＣＳＤイオン注入１６する段階である。
【００１５】
図７は、前記フローティングゲート１４の上にＯＮＯ１８を蒸着する段階である。このとき、第１酸化膜は５０乃至１００Åを蒸着し、窒化膜は５０乃至１００Åを蒸着し、第２酸化膜は３００乃至４００Åを蒸着する。望ましくは、第１酸化膜は８０Å、窒化膜は８０Å、第２酸化膜は３５０Åの厚さで蒸着する。
【００１６】
図８は、コントロールゲート１９とセレクトゲート２０を形成するためのポーリを１５００乃至２５００Åの厚さ（望ましくは２０００Åの厚さで蒸着）に蒸着した後、パターンニングして、コントロールゲート１９とセレクトゲート２０とを形成する段階である。
【００１７】
図９は、セレクトゲート２０のソースとドレインを形成するためにＣＳＤイオン注入を再び行う段階で、フォトレジスト２１でマスクした後、セレクトゲート２０のソースとドレインを形成する。
【００１８】
図１０で、ＣＳＤイオン注入パターン２１をとり除けばフラッシュ素子が形成される。
【図面の簡単な説明】
【００１９】
【図１】従来技術によるフラッシュセルの構造断面図である。
【図２】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図３】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図４】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図５】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図６】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図７】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図８】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図９】本発明によるフラッシュメモリセルの製造方法の断面図である。
【図１０】本発明によるフラッシュメモリセルの製造方法の断面図である。
【符号の説明】
【００２０】
１１：  絶縁体
１４：  フローティングゲート
１８：  コントロールゲート
１９：  コントロールゲート
２０：  セレクトゲート
【図１】
0004391354.tif 000002
【図２】
0004391354.tif 000003
【図３】
0004391354.tif 000004
【図４】
0004391354.tif 000005
【図５】
0004391354.tif 000006
【図６】
0004391354.tif 000007
【図７】
0004391354.tif 000008
【図８】
0004391354.tif 000009
【図９】
0004391354.tif 000010
【図１０】
0004391354.tif 000011