(57)【特許請求の範囲】
【請求項１】
多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、二重または多重チャネルでなされたＴＦＴのアクティブチャネル間距離Ｓが下記式（１）と同一関係を有するように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法：Ｓ＝ｍＧｓ・ｓｅｃθ−Ｌ…（１）ここで、Ｇｓは多結晶シリコン薄膜の結晶粒の大きさ、ｍは１、２、３、．．．整数＞０、 θはアクティブチャネル方向の垂直方向に対して致命的な結晶粒境界（すなわち、プライマリ結晶粒界）が傾いている角度、Ｌは二重または多重チャネルＴＦＴ各々のアクティブチャネルの長さを示す。
【請求項２】
θ＝０゜である時、前記二重チャネルまたは多重チャネル間距離が前記Ｓの定数倍であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項３】
θ＝０゜である時、前記二重チャネルまたは多重チャネル間距離が前記Ｓと同一となるように設計することを特徴とする請求項２に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項４】
前記多結晶シリコンがディスプレーデバイス全体基板上に形成されるかまたは基板の選択領域上に形成されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項５】
前記結晶粒の大きさが０．２μｍ以上であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項６】
前記結晶粒が２個以上ＴＦＴ基板に含まれるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項７】
前記結晶粒界の傾斜角度が−４５゜≦θ≦４５゜であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項８】
前記結晶粒界の傾斜角度が−５゜≦θ≦５゜であるように設計することを特徴とする請求項７に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項９】
前記アクティブチャネル長さが結晶粒の大きさの定数倍であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１０】
ディスプレー内の前記結晶粒数が２個以上含まれるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１１】
前記結晶粒が一定な方向に成長するように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１２】
前記多結晶シリコンがＰＥＣＶＤ、ＬＰＣＶＤ、及びスパッタリング法中いずれか一つの方法で成長した非晶質シリコンをエキシマレーザー照射をして結晶化するように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１３】
請求項１に記載の多結晶シリコン薄膜の設計方法を用いて作製されたＴＦＴを備えたことを特徴とするディスプレーデバイス。
【請求項１４】
前記ディスプレーデバイスが液晶表示装置（ＬＣＤ）または有機電界発光素子（ＥＬ）であることを特徴とする請求項１３に記載のデバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＴＦＴ用多結晶シリコン薄膜及びこれを利用したディスプレーデバイスに係り、さらに詳細には結晶成長方向が一定でかつ規則化されたシリコン粒を有するＴＦＴ用多結晶シリコン薄膜及び前記多結晶シリコン薄膜を用いて製造されたＴＦＴを用いるデバイスに関する。
【０００２】
【従来の技術】
多結晶シリコンを利用したＴＦＴ（Ｔhｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板製作時、アクティブチャネル（ａｃｔｉｖｅ  ｃhａｎｎｅｌ）領域内に含まれる多結晶シリコンの結晶粒界に存在するダングリングボンド（ｄａｎｇｌｉｎｇ  ｂｏｎｄｓ）などの結合欠陥は電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）に対するトラップ（ｔｒａｐ）が提供することと知られている。
【０００３】
したがって、結晶粒の大きさ、大きさ均一性、数と位置、方向等はスレショルド電圧（Ｖｔh）、しきい値傾斜（ｓｕｂ  ｔhｒｅｓhｏｌｄ  ｓｌｏｐｅ）、電荷キャリア移動度（ｃhａｒｇｅ  ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）、漏れ電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）、及びデバイス安全性（ｄｅｖｉｃｅ  ｓｔａｂｉｌｉｔｙ）等のようなＴＦＴ特性に直接または間接的に致命的な影響を与え得ることはもちろん、ＴＦＴを利用したアクティブマトリックスディスプレー基板製作時位置による均一性にも致命的な影響を与えることができる。
【０００４】
特に、ＴＦＴ特性を向上させるために、結晶粒の大きさが大きくなって規則化されるほど各ＴＦＴ間の特性中均一性は結晶粒界によって致命的な影響を受ける。
【０００５】
ＴＦＴ基板またはアクティブマトリックスディスプレー上の全領域または選択的領域内に結晶粒の大きさが一定で、その成長方向がアクティブチャネル方向に対して一定でかつ規則化された多結晶シリコン結晶粒を利用してＴＦＴを製作する場合、単一アクティブチャネル（ｓｉｎｇｌｅ  ａｃｔｉｖｅ  ｃhａｎｎｅｌ）で構成されたＴＦＴに比べて、同一なアクティブチャネル長さを有する二重（ｄｕａｌ）または多重（ｍｕｌｔｉｐｌｅ）アクティブチャネルを利用したＴＦＴで製作する時、電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）の移動に致命的な影響をあたえる結晶粒界の数が減るためにＴＦＴ特性が向上することになる。
【０００６】
例えば、図１Ａで結晶粒の大きさがＧｓであって、致命的な結晶粒界の傾斜角度がθである多結晶シリコンを利用して、長さが２Ｌであって幅がＷである単一アクティブチャネルのＴＦＴを製作する場合、そのアクティブチャネル領域内に含まれる致命的な結晶粒界の数は３であり、全体チャネル長さを２Ｌと同一にするが、二重チャネルとしたＴＦＴに対しては各チャネル領域内に含まれる致命的な結晶粒界の数は２または１になることができる（図１Ｂ）。したがって、電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）の移動に対する障壁（ｂａｒｒｉｅｒ）で働く致命的な結晶粒界が減るために全体的なＴＦＴ特性は向上することである。
【０００７】
しかし、二重または多重チャネルＴＦＴにおいて、各アクティブチャネル内に含まれる致命的な結晶粒界の数がチャネル位置によって変わり得るので、それによってＴＦＴの均一性が悪くなり得る。
【０００８】
例えば、図１Ｂのように、最初アクティブチャネル内には１個の致命的な結晶粒界が含まれており、一方、二番目アクティブチャネル内には２個の致命的な結晶粒界が含まれている場合が発生しうる。
【０００９】
このような問題点を補完するために、国際特許ＷＯ  ９７/４５８２７号ではＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）結晶化技術を利用して基板上に多結晶または単結晶の巨大シリコン粒（ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ）を形成することができて（図３）、これを利用してＴＦＴを製作したとき単結晶シリコンで製作されたＴＦＴの特性に次ぐ特性を得ることができることと報告されている。
【００１０】
しかし、単結晶シリコンを形成してＴＦＴを製作するＳＬＳ方法は、基板上の数多くのＴＦＴが製作されなければならない位置のアクティブチャネル領域に精密にアライン（ａｌｉｇｎ）されなければならない技術的な難しさがあるのみならず、少なくともアクティブチャネル領域に該当する寸法（ｄｉｍｅｎｓｉｏｎ）ほど単結晶シリコンを形成するためには多結晶シリコンを利用したＴＦＴ基板の製作時より長時間が要求される問題点がある。
【００１１】
したがって、生産効率（ｔhｒｏｕｇhｐｕｔ）が低くなり量産性の面で、多結晶シリコンを利用したＴＦＴ基板製作がさらに優秀な方法であることに知られている。
【００１２】
しかし、駆動回路はもちろん、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ；ＤＡＣ）回路などの高特性のＴＦＴが要求される回路の完全な内蔵が要求されるアクティブマトリックスディスプレー製作においては単結晶シリコンを利用したＴＦＴの特性が要求されうる。このとき、多結晶シリコンを利用してＴＦＴを製作する場合、相変わらず結晶粒の大きさとアクティブチャネルの寸法によって数個から数十個の致命的な結晶粒界がアクティブチャネル領域内に含まれることができて、それによって、ＴＦＴの特性低下が予想され、完全な回路内蔵には充分とは言えない。
【００１３】
一方、米国特許第６，１７７，３０１号明細書ではＳＬＳ結晶化技術を利用して巨大粒子シリコン粒（ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ）を形成してドライバ（ｄｒｉｖｅｒ）と画素配置（ｐｉｘｅｌ  ａｒｒａｙ）を含んだＬＣＤデバイス用ＴＦＴ製作時アクティブチャネル方向がＳＬＳ結晶化方法によって成長した結晶粒方向に対して平行した場合電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）に対する結晶粒界の障壁（ｂａｒｒｉｅｒ）効果が最小になり（図４Ａ）、したがって、単結晶シリコンに次ぐＴＦＴ特性を得ることができる反面、アクティブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ特性が電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）のトラップ（ｔｒａｐ）で働く多くの結晶粒界が存在するようになってＴＦＴ特性が大幅に低下する（図４Ｂ）。
【００１４】
実際にアクティブマトリックスディスプレー製作時駆動回路（ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）内のＴＦＴは一般的に９０゜の角度を有する場合があり、このとき、各ＴＦＴの特性を大幅に低下させないで、かつ、ＴＦＴ間の均一性を向上させるためには結晶成長方向に対するアクティブチャネル領域の方向を３０゜ないし６０゜の角度に傾くように製作することによってデバイスの均一性を向上させることができる（図４Ｃ）。
【００１５】
しかし、この方法もＳＬＳ結晶化技術により形成される有限大きさの結晶粒を利用することによって、数個または数十個の致命的な結晶粒界がアクティブチャネル領域内に含まれるようになり、それによって、単結晶シリコン程度のＴＦＴ特性を要求する回路内蔵には充分とは言えず、アクティブチャネル領域内に含まれる致命的な結晶粒界の数を制御できる程度の精密性はなくて、それによるＴＦＴの不均一性は相変わらず存在することが予想される。
【００１６】
【発明が解決しようとする課題】
本発明は上述したような問題点を解決するために案出されたものであり、本発明ではＴＦＴ基板またはアクティブマトリックスディスプレー上の全領域または選択的領域内に結晶粒の大きさが一定で、その成長方向がアクティブチャネル方向に対して一定でかつ規則化された多結晶シリコン結晶粒を利用してＴＦＴを製作する場合、同一なアクティブチャネル長さを有する二重または多重アクティブチャネルを利用したＴＦＴに製作する時、電荷キャリアの移動に致命的な影響をあたえる結晶粒界の数が減ることによってＴＦＴ特性の向上はもちろん、二重または多重チャネルの各チャネル内に含まれる結晶粒界の数を同一にすることによってＴＦＴ特性の均一性を確保することができるＴＦＴ用多結晶シリコン及びこれを利用したディスプレーデバイスを提供することにある。
【００１７】
【課題を解決するための手段】
本発明は前記した目的を達成するために、本発明は、
二重または多重チャネルでなされたＴＦＴのアクティブチャネル間距離‘Ｓ’が下記式（１）と同一関係を有することを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
Ｓ＝ｍＧｓ・ｓｅｃθ−Ｌ…（１）
ここで、
Ｇｓは多結晶シリコン薄膜の結晶粒の大きさ、
ｍは１、２、３、．．．整数＞０、
θはアクティブチャネル方向の垂直方向に対して致命的な結晶粒界（すなわち、“プライマリ”結晶粒界）が傾いてある角度、
Ｌは二重または多重チャネルＴＦＴ各々のアクティブチャネルの長さを示す。
【００１８】
また、本発明は、前記多結晶シリコン薄膜を利用したＴＦＴを用いて製造されることを特徴とするディスプレーデバイスを提供する。
【００１９】
【発明の実施の形態】
以下、本発明を添付した図面を参照して詳細に説明する。
【００２０】
アクティブマトリックスディスプレー用ＴＦＴ製作時ＴＦＴ特性に直、間接的に重大な影響を及ぼす多結晶シリコンの結晶粒がＴＦＴ特性向上のために、大きくて規則化される場合、結晶粒の有限な大きさによって隣接した結晶粒間には結晶粒界が発生する。
【００２１】
特に、アクティブチャネル領域内に結晶粒界が存在する時ＴＦＴ特性に致命的な影響をあたえる結晶粒界、特に、アクティブチャネル方向の垂直方向に対する結晶粒界の傾斜角度θが−４５゜≦θ≦４５゜である“プライマリ（Ｐｒｉｍａｒｙ）”結晶粒界は（図１Ａ及び図１Ｂ）、多結晶シリコン薄膜の形成時工程精密性の限界によって避けれない欠陥になり、基板またはディスプレー上に製作されるＴＦＴアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数は結晶粒の大きさ、方向、アクティブチャネルの寸法等によって変わることができる（図４Ａないし図４Ｃ）。
【００２２】
結晶粒の大きさは、ＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリング等のような非晶質の形成方法による薄膜特性または薄膜厚さ等によって多結晶シリコン形成時成長できる結晶粒の大きさに限界が発生することはもちろん、非晶質シリコンを結晶質シリコンに相変化する結晶化技術に直接影響を受ける。
【００２３】
例えば、レーザーエネルギーを利用したシリコン結晶化の場合（例えば、Ｅｘｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ法）、エネルギー密度、パルス持続性（ｄｕｒａｔｉｏｎ）、基板伝導性、基板温度等によって成長できる最大結晶粒の大きさが定められる。
【００２４】
また、たびたびアクティブマトリックスディスプレーで用いられるＴＦＴのアクティブチャネル次元が結晶粒の大きさに比べて相対的に大きく、したがって、ＴＦＴ特性に影響をあたえる致命的な結晶粒界がアクティブ領域内に含めることができ、単結晶シリコンを利用したＴＦＴ特性に比べて大幅に低下させることができる（図５Ａ）。
【００２５】
このような場合、長さ２Ｌである二重または多重チャネル形成のための二重ゲートまたは多重ゲートを利用してＴＦＴを製作した場合、各チャネル領域内に含まれる致命的な結晶粒界の数が減るためにＴＦＴ特性を向上させることができる（図５Ｂ）。
【００２６】
しかし、二重ゲートまたは多重ゲートを利用してＴＦＴを製作する場合、各々のアクティブチャネルに含まれる致命的な結晶粒界の数が結晶粒の大きさとアクティブチャネルの寸法によって異なるようになり（図５Ｂ）、これは不均一なＴＦＴ特性を引き起こすことができる。
【００２７】
本発明ではこのような問題点を解決することができる方法で、二重ゲートまたは多重ゲート間距離が特定の間隔“Ｓ”の定数倍になる場合、さらに望ましくは同じくなる時隣接したアクティブチャネル内に含まれる致命的な結晶粒界の数が同一になることができて、したがって、同一な特性を得ることができることを示す（図５Ｃ）。
【００２８】
本発明で“結晶粒の大きさ”というのは確認することができる結晶粒界間の距離で、通常誤差範囲に属する結晶粒界の距離と定義する。
【００２９】
本発明ではソース／ドレイン方向に対する法線をＮＮ′といえばＮＮ′と−４５゜≦θ≦４５゜の角度θをなす結晶粒界は電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）の移動に致命的な影響を及ぼすことができ、このような結晶粒界を“プライマリ”結晶粒界と定義する（図６Ａ及び図６Ｂ）。
【００３０】
このとき、長さがＬであって幅がＷであるアクティブチャネル領域に対して“プライマリ”結晶粒界に垂直な距離、すなわちアクティブチャネル領域内の最大距離Ｄは単純な三角関数関係によって次のように示すことができる（図７）。
Ｄ＝（Ｌ＋ｘ）×ｃｏｓθ、ここでｘ＝Ｗｔａｎθであって、
したがって、Ｄ＝（Ｌ＋Ｗｔａｎθ）×ｃｏｓθ＝Ｌｃｏｓθ＋Ｗｔａｎθｃｏｓθ
ここで、ｔａｎθｃｏｓθ＝ｓｉｎθであるので、Ｄを再び書けば、
Ｄ＝Ｌｃｏｓθ＋Ｗｓｉｎθに、アクティブチャネル領域の長さＬと幅Ｗ、そして法線ＮＮ′に対する“プライマリ”結晶粒界の傾斜角度θだけの関数で示すことができる。
【００３１】
θ＝０゜の場合、Ｄ＝ＬであってＤはこれ以上チャネル幅Ｗと角度θの関数ではない。
【００３２】
このとき、二アクティブチャネル領域内の“プライマリ”結晶粒界の数を同一にするようにＴＦＴを製作するための“同期化（ｓｙｎｃhｒｏｎｉｚａｔｉｏｎ）”条件は図８から
Ｄ＝ａ＋ｂであることが容易に分かる。
【００３３】
図８の最初アクティブチャネル領域内上部の最初“プライマリ”結晶粒界から二番目アクティブチャネル領域内上部の最初“プライマリ”結晶粒界までの距離をＴとすると、
Ｔ＝ａ＋ｙ＋ｂ＝Ｄ＋ｙで示すことができて、
結晶粒の大きさをＧｓとすると、長さＴを
Ｔ＝ｍＧｓ、ここでｍ＝１、２、３、．．．、整数＞０で示すことができる。
【００３４】
それゆえ、Ｔに対して同一に置いてｙに対して解けば、
ｙ＝ｍＧｓ−Ｄで示すことができる。
【００３５】
このとき、同期化に対する二重チャネル間間隔“Ｓ”を
Ｓ＝ｓ１＋ｓ２で示せば（図８）、単純な三角関数関係によって、
ｓ１＝ｙｓｅｃθ、ｓ２＝Ｗｔａｎθの関係にあることが分かる。
【００３６】
それゆえ、Ｓ＝ｓ１＋ｓ２＝ｘｓｅｃθ＋Ｗｔａｎθ＝（ｍＧｓ−Ｄ）ｓｅｃθ＋Ｗｔａｎθ
＝ｍＧｓ・ｓｅｃθ−Ｄｓｅｃθ＋Ｗｔａｎθ
Ｄ＝Ｌｃｏｓθ＋Ｗｓｉｎθであるので、
Ｓ＝ｍＧｓ・ｓｅｃθ−Ｌ−Ｗｔａｎθ＋Ｗｔａｎθになる。
【００３７】
それゆえ、二重ゲートまたは多重ゲートを利用したＴＦＴで各アクティブチャネル内に含まれる“プライマリ”結晶粒界の数を同期化（ｓｙｎｃhｒｏｎｉｚａｔｉｏｎ）するためのチャネル間間隔Ｓは下記式１により示すことができる。
Ｓ＝ｍＧｓ・ｓｅｃθ−Ｌ…（１）
前記式１で、Ｇｓは結晶粒の大きさ、ｍ＝１、２、３、．．．、整数＞０、θはアクティブチャネル方向の垂直方向に対して致命的な結晶粒界（“プライマリ”結晶粒界）が傾いてある角度、Ｌは二重または多重チャネルＴＦＴ各々のアクティブチャネル長さである。
【００３８】
また、間隔Ｓは物理的な距離を有する二重ゲートまたは多重ゲートとして定義されるためにはいつもＳ＞０であるべきで、それによって同期化に対するｍの値が定まることができる。
【００３９】
θ＝０゜の場合
ＴＦＴ特性に致命的な影響を及ぼす“プライマリ”結晶粒界が電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）の方向に対して垂直な（θ＝０゜）特殊な場合（図９Ａ及び図９Ｂ）にはθ≠０゜の場合に比べて、“プライマリ”結晶粒界に対して垂直な“セカンダリ（ｓｅｃｏｎｄａｒｙ）”結晶粒界がＴＦＴ特性におよぼす影響が減るためにＴＦＴ特性がより優秀だろうと容易に判断でき、また、同一なチャネル長さの二重ゲートまたは多重ゲートでなされてあるＴＦＴの場合、各チャネル領域内に含まれる“プライマリ”結晶粒界の数を同期化することにより均一性を確保することができる。
【００４０】
したがって、θ＝０゜の場合、
Ｓ＝ｍＧｓ−Ｌになることが分かる。
【００４１】
一方、傾斜角度θと結晶粒の大きさＧｓが与えられた場合、全体チャネル長さが２Ｌである単一ゲートＴＦＴを二重ゲートＴＦＴとしたとき、各々のチャネル長さＬである二個のアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数を同期化するためのチャネル間の間隔Ｓの値を求めた。これを表１に示した。
【００４２】
このとき、同期化が可能なｍ値とそれによるＳ値を小さい値から２個ずつ提示した。さらに大きいＳ値は結晶粒の大きさであるＧｓほどずつ加わることによって求められることができることを式（１）及び表（１）から分かる。
【表１】
0004361740.tif 000002
結晶粒の大きさＧｓ、角度θが与えられて、Ｗ＝１０μｍである場合、チャネル長さＬによるアクティブチャネル領域内結晶粒界の最大数Ｎｍａｘが含まれる確率Ｐ値
【００４３】
本発明では前記結晶粒界の傾斜角度が−５゜≦θ≦５゜の場合ＴＦＴ特性がさらに望ましい。
【００４４】
【発明の効果】
ＴＦＴ基板またはアクティブマトリックスディスプレー上の全領域または選択的領域内に結晶粒の大きさが一定で、その成長方向がアクティブチャネル方向に対して一定でかつ規則化された多結晶シリコン結晶粒を利用してＴＦＴを製作する場合、単一アクティブチャネルで構成されたＴＦＴに比べて、同一なアクティブチャネル長さを有する二重または多重アクティブチャネルを利用したＴＦＴに製作する時、電荷キャリアの移動に致命的な影響をあたえる結晶粒界の数が減るためにＴＦＴ特性が優秀になりえる。また、本発明で定義された数式を利用してＴＦＴ設計をする時、二重または多重アクティブチャネル各々のチャネル領域内に含まれる致命的な結晶粒界の数を同一にすることによってＴＦＴの均一性を向上させることができる。
【図面の簡単な説明】
【図１Ａ】  ２Ｌの同一なチャネル長さを有する結晶粒の大きさＧｓである単一アクティブチャネルＴＦＴを概略的に示した断面図である。
【図１Ｂ】  二重アクティブチャネルＴＦＴを概略的に示した断面図である。
【図２Ａ】  従来技術による単一ＴＦＴを示した回路構成図である。
【図２Ｂ】  従来技術による共通電極に連結されている二重ＴＦＴでなされたＴＦＴを示した回路構成図である。
【図３Ａ】  従来技術のＳＬＳ結晶化法によって形成された巨大シリコン粒を含んだアクティブチャネルを概略的に示した断面図である。
【図３Ｂ】  従来技術のＳＬＳ結晶化法によって形成された巨大シリコン粒を含んだアクティブチャネルを概略的に示した断面図である。
【図４Ａ】  他の従来技術のＳＬＳ結晶化法によって形成された巨大粒子シリコン粒を含んだアクティブチャネルを概略的に示した断面図である。
【図４Ｂ】  他の従来技術のＳＬＳ結晶化法によって形成された巨大粒子シリコン粒を含んだアクティブチャネルを概略的に示した断面図である。
【図４Ｃ】  他の従来技術のＳＬＳ結晶化法によって形成された巨大粒子シリコン粒を含んだアクティブチャネルを概略的に示した断面図である。
【図５Ａ】
本発明によるθ＝0゜である時、与えられた結晶粒の大きさとアクティブチャネルの次元を利用した単一チャネルＴＦＴと二重チャネルＴＦＴを概略的に示した断面図である。
【図５Ｂ】
本発明によるθ＝0゜である時、与えられた結晶粒の大きさとアクティブチャネルの次元を利用した単一チャネルＴＦＴと二重チャネルＴＦＴを概略的に示した断面図である。
【図５Ｃ】
本発明によるθ＝0゜である時、与えられた結晶粒の大きさとアクティブチャネルの次元を利用した単一チャネルＴＦＴと二重チャネルＴＦＴを概略的に示した断面図である。
【図６Ａ】  アクティブチャネルの長さが２Ｌである単一ゲートを概略的に示した断面図である。
【図６Ｂ】  二重ゲートを概略的に示した断面図である。
【図７】  本発明で定義した式１を計算するための二重ゲートＴＦＴを概略的に示した断面図である。
【図８】  本発明による二重ゲートＴＦＴの同期化に対する条件を得るために示した概略的な断面図である。
【図９Ａ】  θ＝０゜の場合単一ゲートＴＦＴを概略的に示した断面図である。
【図９Ｂ】  二重ゲートＴＦＴを概略的に示した断面図である。
【図１Ａ】
0004361740.tif 000003
【図１Ｂ】
0004361740.tif 000004
【図２Ａ】
0004361740.tif 000005
【図２Ｂ】
0004361740.tif 000006
【図３Ａ】
0004361740.tif 000007
【図３Ｂ】
0004361740.tif 000008
【図４Ａ】
0004361740.tif 000009
【図４Ｂ】
0004361740.tif 000010
【図４Ｃ】
0004361740.tif 000011
【図５Ａ】
0004361740.tif 000012
【図５Ｂ】
0004361740.tif 000013
【図５Ｃ】
0004361740.tif 000014
【図６Ａ】
0004361740.tif 000015
【図６Ｂ】
0004361740.tif 000016
【図７】
0004361740.tif 000017
【図８】
0004361740.tif 000018
【図９Ａ】
0004361740.tif 000019
【図９Ｂ】
0004361740.tif 000020