(57)【特許請求の範囲】
【請求項１】
ＩＥＥＥ１３９４バス上でサイクルマスタとなりサイクルスタートパケットを送出するとともに、該ＩＥＥＥ１３９４バスに接続されたノードから該サイクルスタートパケットに同期して送信されるデータを受信し、その受信したデータを変換する装置であって、
リファレンス信号を受信する外部同期信号受信部と、
前記受信したデータを変換して、その変換されたデータを前記リファレンス信号に同期して出力するデータ変換部と、
前記サイクルマスタが出力するサイクルスタートパケットの周波数を前記リファレンス信号の周波数に連動するように制御する同期調整部と、
を備える、前記装置。
【請求項２】
前記受信したデータおよび変換されたデータは映像データであり、
前記データ変換部が、受信した映像データを、その映像データの形式と異なる映像形式に変換して、その変換された映像データを前記リファレンス信号に同期して出力する、請求項１記載の装置。
【請求項３】
前記受信した映像データは、ＤＶフォーマットのビデオ信号であり、
前記変換された映像データが、アナログビデオ信号またはＳＤＩビデオ信号である、請求項２に記載の装置。
【請求項４】
ＩＥＥＥ１３９４バス上の複数のノードのうち一つがサイクルマスタとなり、前記サイクルマスタが出力するサイクルスタートパケットに同期して、前記一方のノードから他方のノードへデータを送信するとともに、該他方のノードにおいて該データを変換するデータ変換システムであって、
前記複数のノードのうちの第１のノードは、
外部から入力されるリファレンス信号を受信する外部同期信号受信部と、
前記サイクルマスタが出力するサイクルスタートパケットの周波数を前記外部同期信号受信部で受信したリファレンス信号の周波数に連動するように制御する同期調整部と、
を備え、
前記第１のノード、または、前記複数のノードのうちの第２のノードは、前記データを変換して、その変換されたデータを前記リファレンス信号に同期して出力するデータ変換部を備える、
前記データ変換システム。
【請求項５】
前記変換前のデータおよび変換されたデータは映像データであり、
前記データ変換部が、変換前の映像データを、その映像データの形式と異なる映像形式に変換して、その変換された映像データを前記リファレンス信号に同期して出力する、請求項４記載のデータ変換システム。
【請求項６】
前記変換前の映像データがＤＶフォーマットのビデオ信号であり、前記変換後の映像データがアナログビデオ信号またはＳＤＩビデオ信号である、請求項５に記載のデータ変換システム。
【請求項７】
前記第１のノードは、データ転送時におけるサイクルマスタとなる、請求項４または６に記載のデータ変換システム。
【請求項８】
前記第２のノードは前記同期調整部を備え、サイクルマスタとなったノードの同期調整部がサイクルスタートパケットの周波数を前記外部同期信号受信部で受信したリファレンス信号に連動するように制御して出力する、請求項４〜７のいずれか一項に記載のデータ変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置から出力されるデータを異なるフォーマットのデータにリアルタイムで変換するためのデータ変換システムに関し、特に、IEEE1394バス上の第１ノードと第２ノードとのうちいずれか一方がサイクルマスタとなり、サイクルマスタが出力するサイクルスタートパケットに同期して、第１ノードから第２ノードへの第１データの転送を行うとともに、第２ノードにおいて第１データから変換された第２データを外部から入力されるリファレンス信号に同期して出力するデータ変換システムに関する。
【背景技術】
【０００２】
パーソナルコンピュータ（PC）のデータ記録容量および処理速度の著しい向上によりビデオ編集をPC上で行う、いわゆるノンリニア編集が普及してきている。ビデオ素材をPCに取り込んだり、編集した後のビデオ画像を出力する際には、ビデオキャプチャボードやビデオ編集ボードなどの専用のハードウェアをPCの拡張スロットに追加挿入し、このハードウェアを介してデータの入出力を行っている。
【０００３】
現在でも、アナログビデオやハイエンド業務用の信号を扱うためには、専用のハードウェアが必要となるが、民生機器やローエンド業務用で広く用いられているDV（Digital Video）というフォーマットのデータを扱うだけであれば、汎用の安価な1394OHCI準拠のIEEE1394インターフェイス規格のハードウェアであっても実用に耐えるようになってきている。
【０００４】
これは、PCのCPU能力が向上したことにより、専用のハードウェアを用いることなくビデオ編集などの処理を実用的に実行できるようになったことに加えて、代表的なビデオ編集ソフトウェアがDVフォーマットでデータの入出力を行うインターフェイスとして、1394OHCI準拠のIEEE1394インターフェイスをサポートするようになったことが要因となっている。
【０００５】
1394OHCI準拠のIEEE1394インターフェイスは、デスクトップ型PCだけではなく、ノートブック型PCにも標準搭載される場合も多く、DVフォーマットでのビデオ入出力から編集までをノート型PC１台で行うことも可能となっている。
【０００６】
DVフォーマットのビデオ素材のみを扱う場合には、前述したようなシステムで完結することができるものの、アナログフォーマットや業務用のSDIフォーマットの素材を扱う必要があるケースも少なくなく、そのような場合には、フォーマットの相互変換を行う必要がある。DVフォーマットのビデオ素材と、アナログフォーマットやSDIフォーマットのビデオ素材との間でデータの相互変換するためには、入力されたアナログビデオ信号またはSDIビデオ信号をリアルタイムでDVフォーマットに変換しながらDV信号として出力したり、その逆にDVフォーマットのビデオ信号をアナログビデオ信号やSDIビデオ信号に変換しながら出力する外付けユニット型のDVコンバータが併用される場合が多い。
【０００７】
民生用から業務用にいたるまでさまざまなDVコンバータが存在しているが、業務用途では外部同期（ゲンロック）と呼ばれる機能が必要とされる場合がある。この外部同期機能を持たないDVコンバータでは、PCから1394OHCI準拠のIEEE1394インターフェイスを介して出力されるDV信号からアナログビデオ信号またはSDIビデオ信号に変換する際、PCから出力されるDV信号のフレーム周波数のタイミングで、変換結果のアナログビデオ信号またはSDIビデオ信号を出力する。
【０００８】
外部同期機能を有するDVコンバータの場合、リファレンス入力端子を介して出力タイミングの基準となるレファレンス信号が入力される。PCの1394OHCI準拠のIEEE1394インターフェイスから出力されたDVビデオ信号をアナログビデオ信号やSDIビデオ信号に変換する場合には、変換結果の信号をバッファリングしながらリファレンス信号に同期させて出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
IEEE1394バス上に接続されたノード間のデータ転送には、Asynchronous転送（非同期転送）モードとIsochronous転送（アイソクロナス転送）モードがあり、映像・音声の転送にはアイソクロナス転送モードが用いられる。PCの1394OHCI準拠のIEEE1394インターフェイスを介してDVビデオ信号を出力する場合もこのアイソクロナス転送モードを用いる。
【００１０】
PCとDVコンバータとがIEEE1394バス上のノードとして存在し、PCの1394OHCI準拠のIEEE1394インターフェイスを介してDVコンバータにDVビデオ信号を出力する場合、PCまたはDVコンバータのいずれか一方が転送サイクルを管理するサイクルマスタと呼ばれるノードとなり、一定周期（125μsec）でサイクルスタートパケットをIEEE1394バス上に出力する。
【００１１】
PCの1394OHCI準拠のIEEE1394インターフェイスは、サイクルマスタが出力するサイクルスタートパケットを検出する度に、IEEE1394で定義されているアイソクロナス転送用のパケットの形式でDVフォーマットのビデオ信号を送信する。
【００１２】
このように、PCの1394OHCI準拠のIEEE1394インターフェイスから出力されるDVビデオ信号のフレーム周波数は、サイクルマスタの出力するサイクルスタートパケットの周波数と同期することとなる。サイクルマスタの出力するサイクルスタートパケットの125μsecという間隔は、サイクルマスタとなったノードのクロックソース24.576MHzから一定比で分周されて生成されるが、各ハードウェアに備わる個々のクロックソースのばらつきから、周波数のゆらぎが生じることとなる。したがって、PCの1394OHCI準拠のIEEE1394インターフェイスから出力されるDVビデオ信号のフレーム周波数が使用する機器により異なることから、外部からDVコンバータに入力されるリファレンス信号のフレーム周波数と平均的に一致しないこととなり、DVコンバータ側でバッファリングを行っても、PC側からの転送速度が速い場合には出力されるアナログビデオ信号またはSDIビデオ信号にフレーム落ちが生じ、PC側からの転送速度が遅い場合には出力されるアナログビデオ信号またはSDIビデオ信号にフレームの繰り返しが発生するという問題がある。
【００１３】
このようなフレーム落ちやフレームの繰り返しが発生するタイミングは予測することが困難であり、PC側に搭載されたビデオ編集ソフトウェアによりフレーム単位で正確に編集が行われたにも拘らず、最終的に出力される画像にはフレーム落ちやフレームの繰り返しなどの欠陥が不定期的に発生するおそれがある。
【００１４】
本発明は、情報処理装置から出力されるデータを異なるフォーマットのデータにリアルタイムで変換する際に、データの転送と変換されたデータの出力を同期させることにより、動画像データにおけるフレーム落ちやフレーム繰り返しなどの画像の欠陥が生じることを防止するデータ変換システムを提供する。
【課題を解決するための手段】
【００１５】
本願の第１の観点に係る発明は、ＩＥＥＥ１３９４バス上でサイクルマスタとなりサイクルスタートパケットを送出するとともに、ＩＥＥＥ１３９４バスに接続されたノードからサイクルスタートパケットに同期して送信されるデータを受信し、その受信したデータを変換する装置であって、リファレンス信号を受信する外部同期信号受信部と、前記受信したデータを変換して、その変換されたデータを前記リファレンス信号に同期して出力するデータ変換部と、前記サイクルマスタが出力するサイクルスタートパケットの周波数を前記リファレンス信号の周波数に連動するように制御する同期調整部とを備える装置である。
【００１６】
ここで、前記受信したデータおよび変換されたデータを映像データとし、前記データ変換部が、受信した映像データを、その映像データの形式と異なる映像形式に変換して、その変換された映像データを前記リファレンス信号に同期して出力することができる。
また受信した映像データを、ＤＶフォーマットのビデオ信号とし、変換された映像データを、アナログビデオ信号またはＳＤＩビデオ信号とすることができる。
【００１７】
また、リファレンス信号がアシンクロナス転送によるように構成できる。
【００１９】
本願の第２の観点による発明は、ＩＥＥＥ１３９４バス上の複数のノードのうち一つがサイクルマスタとなり、サイクルマスタが出力するサイクルスタートパケットに同期して、一方のノードから他方のノードへデータを送信するとともに、他方のノードにおいてデータを変換するデータ変換システムであって、複数のノードのうちの第１のノードは、外部から入力されるリファレンス信号を受信する外部同期信号受信部と、前記サイクルマスタが出力するサイクルスタートパケットの周波数を前記外部同期信号受信部で受信したリファレンス信号の周波数に連動するように制御する同期調整部とを備え、第１のノード、または、複数のノードのうちの第２のノードは、データを変換して、その変換されたデータをリファレンス信号に同期して出力するデータ変換部を備えるデータ変換システムである。
【００２０】
ここで、前記変換前のデータおよび変換されたデータを映像データとし、前記データ変換部が、変換前の映像データを、その映像データの形式と異なる映像形式に変換して、その変換された映像データを前記リファレンス信号に同期して出力することができる。
また変換前の映像データデータをＤＶフォーマットのビデオ信号とし、変換後の映像データをアナログビデオ信号またはＳＤＩビデオ信号とすることができる。
【００２１】
また、第１のノードは、データ転送時におけるサイクルマスタとなるように構成できる。
【００２２】
さらに、第２のノードは同期調整部を備え、サイクルマスタとなったノードの同期調整部がサイクルスタートパケットの周波数を外部同期信号受信部で受信したリファレンス信号に連動するように制御して出力するように構成できる。
【発明の効果】
【００２３】
本発明によれば、外部同期用のリファレンス信号に同期して出力されるデータと、1394OHCI準拠のIEEE1394インターフェイスを介して出力されるデータのフレーム周波数を同期させることができ、フレーム周波数のずれに基づくフレーム落ちやフレームの繰り返しなどのデータの欠陥を防止することが可能となる。
【発明を実施するための最良の形態】
【００２４】
本発明では、IEEE1394バス上のノードとして、1394OHCI準拠のIEEE1394インターフェイスを備えたハードウェア（PC）と、PCから出力されるDVビデオ信号をアナログビデオ信号またはSDIビデオ信号に変換して出力する変換ハードウェア（以下、DVコンバータと称す）とが接続されている場合を考察する。PCの1394OHCI準拠のIEEE1394インターフェイスから出力されるDVフォーマットのビデオ信号は、アイソクロナス転送モードで第２ノードであるDVコンバータに転送される。
【００２５】
アイソクロナス転送モードは、IEEE1394バス上のサイクルマスタと呼ばれるノードによって管理され、サイクルマスタが125μsec毎に出力するサイクルスタートパケットに基づいて、PCの1394OHCI準拠のIEEE1394インターフェイスからDVフォーマットのビデオ信号が出力される。
【００２６】
このサイクルスタートパケットの間隔は、サイクルマスタのクロックソース24.576MHzから一定比で分周されており、外部同期回路に入力されるリファレンス信号とのずれが生じることから、DVコンバータで変換されたアナログビデオ信号やSDIビデオ信号を出力する際にバッファリングを行ったとしてもフレーム落ちやフレームの繰り返しなどの欠陥が生じることとなる。このため、本発明では、サイクルマスタのクロックソースの周波数をリファレンス信号によりフィードバック制御して、サイクルマスタが出力するサイクルスタートパケットの間隔を125μsecより長くしたり短くしたりして、その結果としてIEEE1394の転送レートを動的に変化させ、それにより、1394OHCI準拠のIEEE1394インターフェイスから出力されるDVフォーマットのビデオ信号のフレーム周波数の平均を外部同期用のリファレンス信号の周波数に一致させるようにしている。
【００２７】
以下に、具体的な実施例に基づいて詳細に説明する。
【実施例１】
【００２８】
本発明の第１実施例について図１に基づいて説明する。
【００２９】
図１では、OCHI IEEE1394ハードウェアであるPC10と、DVフォーマットのビデオ信号をアナログビデオ信号またはSDIビデオ信号に変換するDVコンバータ20とがIEEE1394ケーブル30により接続されている。
【００３０】
PC10には、DVフォーマットの動画像データを格納するハードディスクなどの記録媒体を含むDVデータ処理部11、IEEE1394で定義されているパケットの形式でデータを入出力するIEEE1394回路12、水晶発振子などで構成されるクロックソース13とを備えている。なお、PC10内には、CPU、ROM、RAM、その他のインターフェイス類が内蔵されており、図面ではこれらの機能部は省略している。また、PC10では、少なくともDVフォーマットのデータを編集するためのビデオ編集ソフトウェアが実行可能な環境となっており、DVデータ処理部11およびIEEE1394回路12を介して出力することが可能となっている。
【００３１】
DVコンバータ20には、IEEE1394ケーブル30を介して転送されてくるDVフォーマットのビデオ信号を受信するためのIEEE1394回路21、転送されてくるDVフォーマットのビデオ信号をアナログフォーマットのビデオ信号またはSDIフォーマットのビデオ信号に変換するデータ変換回路23、変換されたビデオ信号を一旦バッファリングするフレームバッファ24、外部からのリファレンス信号を受信する外部同期回路25、外部同期回路25による電圧のフィードバック制御を受けるクロック発振回路VCXO（Voltage Controlled Crystal Oscillator）22を備えている。このDVコンバータ20についても、CPU、ROM、RAM、各種インターフェイスなどを内蔵しており、図面ではこれらの機能部を省略している。
【００３２】
このようにした第１実施例では、DVコンバータ20側のIEEE1394ノードがサイクルマスタになる。サイクルマスタとなったDVコンバータ20のIEEE1394回路21は、125μsec毎にサイクルスタートパケットをIEEE1394バス上に出力するが、このサイクルスタートパケットの間隔を決定するクロック発振回路が外部同期回路25によって制御されている。
【００３３】
外部同期回路25は、入力されるリファレンス信号と、出力されるアナログビデオ信号またはSDIビデオ信号のタイミング差を一定に保つように、VCXO22の電圧をフィードバック制御してVCXO22の発振周波数を制御する。このことにより、VCXO22のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるPC10の1394OHCI準拠のIEEE1394側からの転送レートも、リファレンス信号と同期させることができる。
【００３４】
このようにして、DVコンバータ20では、PC10の1394OHCI準拠のIEEE1394インターフェイスからのDVビデオ信号の転送を受けて、データ変換後のアナログビデオ信号またSDIビデオ信号をフレーム落ちやフレームの繰り返しなどの欠陥のない状態でリファレンス信号に完全に同期して出力することが可能となる。
【００３５】
この第１実施例の場合、PC10側のIEEE1394ハードウェアは標準品のままで構成することができる。
【実施例２】
【００３６】
IEEE1394バスに接続されたPCおよびDVコンバータのIEEE1394回路のうちいずれがサイクルマスタになるか特定できない場合がある。DVコンバータ側がサイクルマスタになれなかった場合には、PC側のIEEE1394ノードがサイクルマスタとなることとなり、PC側のクロック発振周波数をリファレンス信号に同期するように制御する必要がある。このような場合を、本発明の第２実施例として、図２に基づいて説明する。
【００３７】
図２では、OCHI IEEE1394ハードウェアであるPC10と、DVフォーマットのビデオ信号をアナログビデオ信号またはSDIビデオ信号に変換するDVコンバータ20とがIEEE1394ケーブル30により接続されている。
【００３８】
PC10には、DVフォーマットの動画像データを格納するハードディスクなどの記録媒体を含むDVデータ処理部11、IEEE1394で定義されているパケットの形式でデータを入出力するIEEE1394回路12、電圧のフィードバックにより発振周波数の制御が可能なVCXO14を備えている。前述と同様に、PC10内には、CPU、ROM、RAM、その他のインターフェイス類が内蔵されており、図面ではこれらの機能部は省略している。また、PC10では、少なくともDVフォーマットのデータを編集するためのビデオ編集ソフトウェアが実行可能な環境となっており、DVデータ処理部11およびIEEE1394回路12を介して出力することが可能となっている。
【００３９】
DVコンバータ20には、IEEE1394ケーブル30を介して転送されてくるDVフォーマットのビデオ信号を受信するためのIEEE1394回路21、転送されてくるDVフォーマットのビデオ信号をアナログフォーマットのビデオ信号またはSDIフォーマットのビデオ信号に変換するデータ変換回路23、変換されたビデオ信号を一旦バッファリングするフレームバッファ24、外部からのリファレンス信号を受信する外部同期回路25、外部同期回路25による電圧のフィードバック制御を受けるクロック発振回路VCXO（Voltage Controlled Crystal Oscillator）22を備えている。このDVコンバータ20についても、CPU、ROM、RAM、各種インターフェイスなどを内蔵しており、図面ではこれらの機能部を省略している。
【００４０】
このようにした第２実施例では、DVコンバータ20側のIEEE1394ノードがサイクルマスタになった場合は、第１実施例と同様にして、入力されるリファレンス信号と、アナログビデオ信号またはSDIビデオ信号のタイミング差を一定に保つように、VCXO22の電圧をフィードバック制御してVCXO22の発振周波数を制御する。このことにより、VCXO22のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるPC10の1394OHCI準拠のIEEE1394側からの転送レートも、リファレンス信号と同期させることができる。
【００４１】
また、PC10側のIEEE1394ノードがサイクルマスタになった場合には、DVコンバータ20の外部同期回路25で受信したリファレンス信号をIEEE1394ケーブル30によりPC10側に送信し、リファレンス信号とサイクルスタートパケットとのタイミング差を一定に保つように、PC10側のVCXO14をフィードバック制御する。リファレンス信号をDVコンバータ20からPC10に送信するには、非同期（Asynchronous）転送モードで転送することができ、この場合、PC10側にAV/Cプロトコルにより送信されてくるコマンドを解釈するためのアルゴリズムなどを備える必要がある。このことにより、VCXO14のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるPC10の1394OHCI準拠のIEEE1394側からの転送レートも、リファレンス信号と同期させることができる。
【００４２】
このようにして、第２実施例では、PC10とDVコンバータ20のうちいずれがサイクルマスタとなった場合でも、データ変換後のアナログビデオ信号またSDIビデオ信号をフレーム落ちやフレームの繰り返しなどの欠陥のない状態でリファレンス信号に完全に同期して出力することが可能である。
【００４３】
〈変形例〉
DVコンバータ20の外部同期回路25に入力されるリファレンス信号をPC10側に送信するための専用制御信号線31を別途設けることが可能である。この場合、専用制御信号線31を介してリファレンス信号を確実に送信して、PC10側のVCXO14のフィードバック制御を確実に行うことが可能となる。
【実施例３】
【００４４】
PC側に外部同期用のリファレンス信号を入力し、このリファレンス信号に同期するようにPC側からDVコンバータへの転送周波数を制御するように構成することが可能である。このような場合を第３実施例として図３に基づいて説明する。
【００４５】
図３では、OCHI IEEE1394ハードウェアであるPC10と、DVフォーマットのビデオ信号をアナログビデオ信号またはSDIビデオ信号に変換するDVコンバータ20とがIEEE1394ケーブル30により接続されている。
【００４６】
PC10には、DVフォーマットの動画像データを格納するハードディスクなどの記録媒体を含むDVデータ処理部11、IEEE1394で定義されているパケットの形式でデータを入出力するIEEE1394回路12、電圧のフィードバックにより発振周波数の制御が可能なVCXO14および外部からのリファレンス信号を受信する外部同期回路15を備えている。前述と同様に、PC10内には、CPU、ROM、RAM、その他のインターフェイス類が内蔵されており、図面ではこれらの機能部は省略している。また、PC10では、少なくともDVフォーマットのデータを編集するためのビデオ編集ソフトウェアが実行可能な環境となっており、DVデータ処理部11およびIEEE1394回路12を介して出力することが可能となっている。
【００４７】
DVコンバータ20には、IEEE1394ケーブル30を介して転送されてくるDVフォーマットのビデオ信号を受信するためのIEEE1394回路21、転送されてくるDVフォーマットのビデオ信号をアナログのビデオ信号またはSDIのビデオ信号に変換するデータ変換回路23、水晶発振子などで構成されるクロックソース26などを備えている。このDVコンバータ20についても、CPU、ROM、RAM、各種インターフェイスなどを内蔵しており、図面ではこれらの機能部を省略している。
【００４８】
このようにした第３実施例では、PC10の外部同期回路15で受信したリファレンス信号に基づいて、リファレンス信号とサイクルスタートパケットとのタイミング差を一定に保つように、PC10側のVCXO14をフィードバック制御する。このことにより、VCXO14のクロックを一定比で分周して生成されるサイクルスタートパケットの出力間隔が変化し、このサイクルスタートパケットの間隔により決まるPC10の1394OHCI準拠のIEEE1394側からの転送レートも、リファレンス信号と同期させることができる。なお、この場合、PC10のIEEE1394ノードがサイクルマスタになる必要がある。
【００４９】
このようにして、第３実施例では、データ変換後のアナログビデオ信号またSDIビデオ信号をフレーム落ちやフレームの繰り返しなどの欠陥のない状態でリファレンス信号に完全に同期して出力することが可能である。
【００５０】
この第３実施例の場合、DVコンバータ20側のハードウェアは汎用品をそのまま用いて構成することが可能となる。
【産業上の利用可能性】
【００５１】
本発明では、DVフォーマットでのビデオ信号をPCから出力し、これをアナログビデオ信号やSDIフォーマットのビデオ信号に変換する際に、IEEE1394による転送レートと出力フレームレートを同期させて、フレーム落ちやフレームの繰り返しなどの画像欠陥の発生を防止できる。変換を行うデータフォーマットは、実施例に説明したものに限定されるものではなく、アナログビデオ信号、SDIビデオ信号、DVビデオ信号、MPEG1、MPEG2、MPEG4、その他のフォーマットのビデオ信号間の相互変換などに適用することが可能である。また、動画像データに限定されるものではなく、音声データに適用することも可能である。
【図面の簡単な説明】
【００５２】
【図１】第１実施例の簡略ブロック図。
【図２】第２実施例の簡略ブロック図。
【図３】第３実施例の簡略ブロック図。
【図１】
0004228081.tif 000002
【図２】
0004228081.tif 000003
【図３】
0004228081.tif 000004