(57)【特許請求の範囲】
【請求項１】
入力信号を受信する受信手段、前記受信手段に結合された複数段の利得調整ＲＦ増幅器、増幅された信号を周波数ダウン変換する変換手段、所望の信号のレベルを測定する測定手段、及び、前記信号を復調する復調手段を備えた受信器であって、
前記複数段の利得調整ＲＦ増幅器が、
入力端子と、
前記入力端子に結合された入力部及び（Ｎ−１）個の連続する出力部を有する（Ｎ−１）段の容量性ラダー減衰器（ここでＮは２以上の整数）であって、前記容量性ラダー減衰器の各段が前記入力端子と前記（Ｎ−１）個の連続する出力部との間の連続的に増加する減衰量を発生させるための減衰段を有する前記（Ｎ−１）段の容量性ラダー減衰器と、
共通出力増幅段に結合された出力部を有するＮ個の利得段であって、前記Ｎ個の利得段の第１の利得段が前記入力端子に結合された入力部を有し、前記Ｎ個の利得段の第２乃至第Ｎの利得段が前記容量性ラダー減衰器の前記（Ｎ−１）個の連続する出力部のうちの異なる一つの出力部に結合された入力部をそれぞれ有する前記Ｎ個の利得段と、
を備え、
前記測定手段が、前記Ｎ個の利得段のうちの選択された一つの段をオンに切り換えるためのレベル制御出力部を有することを特徴とする受信器。
【請求項２】
前記Ｎ個の利得段のそれぞれの利得が、実質的に一致していることを特徴とする請求項１に記載の受信器。
【請求項３】
前記容量性ラダー減衰器の各段の減衰量が、実質的に一致していることを特徴とする請求項１又は２に記載の受信器。
【請求項４】
前記容量性ラダー減衰器の各段のリアクタンスの比率が、ＲＦ周波数の変化にかかわらず保持されることを特徴とする請求項１乃至３のいずれか一項に記載の受信器。
【請求項５】
前記各利得段が、差動入力増幅器及びベースバイアス電流供給回路を有し、前記測定手段の前記レベル制御出力部が、要求により、ベースバイアス電流供給のオンオフの切換えに用いられることを特徴とする請求項１乃至４のいずれか一項に記載の受信器。
【請求項６】
入力端子と、
前記入力端子に結合された入力部及び（Ｎ−１）個の連続する出力部を有する（Ｎ−１）段の容量性ラダー減衰器（ここでＮは２以上の整数）であって、前記容量性ラダー減衰器の各段が前記入力端子と前記（Ｎ−１）個の連続する出力部との間の連続的に増加する減衰量を発生させるための減衰段を有する前記（Ｎ−１）段の容量性ラダー減衰器と、
共通出力増幅段に結合された出力部を有するＮ個の利得段であって、前記Ｎ個の利得段の第１の利得段が前記入力端子に結合された入力部を有し、前記Ｎ個の利得段の第２乃至第Ｎの利得段が前記容量性ラダー減衰器の前記（Ｎ−１）個の連続する出力部のうちの異なる一つの出力部に結合された入力部をそれぞれ有する前記Ｎ個の利得段と、
前記Ｎ個の利得段のうちの選択された一つの段をオンに切り換えるための外部信号に応答する切換手段と、
を備えていることを特徴とする利得調整増幅器。
【請求項７】
前記各利得段が、差動入力増幅器及びベースバイアス電流供給回路を有し、前記切換手段が、要求により、ベースバイアス電流供給のオンオフを切り換えることを特徴とする請求項６に記載の利得調整増幅器。
【請求項８】
請求項６又は７に記載の利得調整増幅器を備えていることを特徴とする集積回路。
【発明の詳細な説明】
技術分野
本発明は、無線受信器、特に、無線受信器に使用するための利得調整増幅器に関する。この無線受信器若しくは利得調整増幅器は、別々の部品から組み立てられてもよいし、集積回路であってもよい。集積化された場合は、無線受信器及び利得調整増幅器は、デジタルページャ及びセルラ／コードレス電話のようなバッテリで電力が供給される通信機器に使用できる。
背景技術
記述するのに都合がよいため、デジタルページャで使用される集積化された受信器を参照しながら本発明を説明する。
しばしば、デジタルページャのようなアプリケーションで使用される低電力受信器は自動利得調整（ＡＧＣ）を組み込んでいない。しかしながら、受信器の高周波帯域幅内のチャネル近くで非常に大きな電力が供給される送信器が多数存在する環境で、信号を受信すると、受信回路が飽和してしまう。所望の信号振幅が高周波利得を減衰するのに十分な大きさであれば、ＡＧＣは、所望の信号が直線的に減少する一方で、大きな干渉により生ずる不要な信号が２乗若しくは３乗で減少するという事実に基づいて、受信した入力信号を制御しやすいレベルに減衰する手段を供給する。大きな入力高周波信号を大きく減衰させるために、無線受信器の入力段にＡＧＣを備えたものが、ヨーロッパ特許明細書ＥＰ−Ａ−０  ７９５  ９６７から知られている。このやり方では、集積することが難しいＰＩＮダイオードを必要とする。
発明の開示
本発明は、低電力無線受信器に集積できるＡＧＣシステムを提供することを目的とする。
本発明の第１の態様によれば、
入力信号を受信する受信手段、前記受信手段に結合された複数段の利得調整ＲＦ増幅器、増幅された信号を周波数ダウン変換する変換手段、所望の信号のレベルを測定する測定手段、及び、前記信号を復調する復調手段を備えた受信器であって、
前記複数段の利得調整ＲＦ増幅器が、
入力端子と、
前記入力端子に結合された入力部及び（Ｎ−１）個の連続する出力部を有する（Ｎ−１）段の容量性ラダー減衰器（ここでＮは２以上の整数）であって、前記容量性ラダー減衰器の各段が前記入力端子と前記（Ｎ−１）個の連続する出力部との間の連続的に増加する減衰量を発生させるための減衰段を有する前記（Ｎ−１）段の容量性ラダー減衰器と、
共通出力増幅段に結合された出力部を有するＮ個の利得段であって、前記Ｎ個の利得段の第１の利得段が前記入力端子に結合された入力部を有し、前記Ｎ個の利得段の第２乃至第Ｎの利得段が前記容量性ラダー減衰器の前記（Ｎ−１）個の連続する出力部のうちの異なる一つの出力部に結合された入力部をそれぞれ有する前記Ｎ個の利得段と、
を備え、
前記測定手段が、前記Ｎ個の利得段のうちの選択された一つの段をオンに切り換えるためのレベル制御出力部を有することを特徴とする受信器が提供される。
本発明の第２の態様によれば、
入力端子と、
前記入力端子に結合された入力部及び（Ｎ−１）個の連続する出力部を有する（Ｎ−１）段の容量性ラダー減衰器（ここでＮは２以上の整数）であって、前記容量性ラダー減衰器の各段が前記入力端子と前記（Ｎ−１）個の連続する出力部との間の連続的に増加する減衰量を発生させるための減衰段を有する前記（Ｎ−１）段の容量性ラダー減衰器と、
共通出力増幅段に結合された出力部を有するＮ個の利得段であって、前記Ｎ個の利得段の第１の利得段が前記入力端子に結合された入力部を有し、前記Ｎ個の利得段の第２乃至第Ｎの利得段が前記容量性ラダー減衰器の前記（Ｎ−１）個の連続する出力部のうちの異なる一つの出力部に結合された入力部をそれぞれ有する前記Ｎ個の利得段と、
前記Ｎ個の利得段のうちの選択された一つの段をオンに切り換えるための外部信号に応答する切換手段と、
を備えていることを特徴とする利得調整増幅器が提供される。
本発明による受信器若しくは増幅器は、外部ＡＧＣの要素を必要としない集積回路として構成されてもよい。
利得減衰状態で動作すると、複数段の利得調整増幅器は高精度の線形性と低利得を有するが、ＡＧＣが動作しなければ低ノイズ高利得である。
所望ならばアプリケーションに依存して、利得段の利得が一致するか、又は異なってもよい。アプリケーションに依存して、容量性ラダー減衰器の段それぞれの減衰は、同一か若しくは異なってもよい。
容量性ラダー減衰器を使用する利点は、その全体のリアクタンスが周波数によって変化するが、相対的なリアクタンスの比率は保持されるため、本質的にマルチバンドデバイスとなることにある。
【図面の簡単な説明】
本発明は、実施例により、添付された図を参照しながら以下に詳細に説明されるだろう。
第１図は、一次局及び複数の二次局を有する選択呼出システムのブロックの概略図である。
第２図は、二次局で使用される無線受信器のブロックの概略図である。
第３図は、第２図に示されている無線受信器の中で使用されている高周波増幅器の一実施例のブロックの概略図である。
図において、同じ参照番号は対応する部分を示すのに使用されている。
発明を実施するための形態
第１図を参照すると、選択呼出システムは、適したプロトコルにしたがってシステムを動作するようにプログラムされたシステムコントローラを含む一次局１０を有している。一方向ページングシステムの場合、プロトコルはＰＯＣＳＡＧや、高周波ページングコードＮｏ.１のＣＣＩＲ等である。
複数の２次局１２が備えられており、それら局は、一次局１０に対して相対的に移動することができる。二次局１２は、典型的に、一次局１０からの信号を検出するアンテナ１６を有する受信器１４を有する。復号器１８は、受信器１４の出力部、及びマイクロコントローラ２０に結合されている。任意に、復号器１８は省略されてもよく、また復号機能はマイクロコントローラ２０のソフトウェアで実行される。マイクロコントローラ２０は、リードオンリーメモリ（ＲＯＭ）２２に記憶されているプログラムにしたがって動作する。発光ダイオード２４を有する表示器、音響変換器２６、及び／又は振動子モータ２８は、マイクロコントローラ２０に結合されている。二次局１２がメッセージページャであると仮定する。このメッセージページャでは、入力メッセージが、ランダムアクセスメモリ（ＲＡＭ）３０に記憶され、キーパッド３２のキーを操作するユーザにより呼び戻されドライバ３４によりＬＣＤパネル３６に表示される。省電力バッテリは、一方がマイクロコントローラ２０に結合され他方が受信器１４に結合された電力コントローラ３８により達成される。
プロトコルをページングするＰＯＣＳＡＧはよく知られているが、二次局へのページャメッセージが、同期化コードワードから始まる１つのバッチを集合的に構成する８枚の時間フレームのうちの１枚の時間フレームに伝送されることは、おそらく言及するまでもない。各ページャは８枚の時間フレームのうちの１枚の時間フレームに割り当てられ、その結果、このフレームの持続期間に対して、同期化コードワードを受信するためのエネルギのみが必要である。残りの時間は、各ページャはパワーダウン、若しくは、受信器及びおそらくマイクロコントローラのいくつかの機能がスイッチオフされるスリープモードに切り換えられてもよい。
第２図に示されている受信器１４は、ゼロ次ＩＦ段に結合されたスーパヘテロダイン段を有する。さらに特には、入力整合回路網４０は、最適の電力／ノイズ整合を供給するアンテナ１６に結合される。第３図を参照しながら後述される自動利得調整ＲＦ増幅器４４は入力整合回路網４０に結合される。
バンドパスフィルタ４８はＲＦ増幅器４４の出力部に結合され、このバンドパスフィルタ４８の出力部はスーパヘテロダイン周波数ダウン変換段５０に結合される。この段５０は、バンドパスフィルタ４８の出力部及び局部発振器５２に結合された入力部と、ＩＦ信号を選択するもう１つのバンドパスフィルタ５４に結合された出力部とを備えたミキサ５１を有する。ＩＦ信号はミキサ５８、６０を有する４象限に関するチャネルを有するゼロ次ＩＦ段の信号スプリッタ５６に供給される。ミキサ５８、６０は、それぞれ、信号スプリッタ５６に結合された入力部、及び局部発振器６２から発振する局部発振器信号のための第２の入力部を有し、ミキサ６０に供給される局部発振器信号の位相は、位相シフタ６４で９０度シフトされる。ローパスフィルタ６６、６８それぞれは、ミキサ５８、６０の出力部において、混合により生成したゼロ次ＩＦ信号を選択し、これにより、所望の信号帯域幅の外側の全ての不要な信号に対して、大部分の選択（若しくは周波数弁別）が行われる。混合されその後選択された信号は、復号するための信号を出力部７２に供給する復調器７０に供給される。所望の信号のレベルを測定するための測定段４２は、ローパスフィルタ６６、６８と復調器７０との間の信号経路に結合された入力部を有している。測定段は、ＲＦ増幅器４４のレベル制御入力部４６に結合された制御出力部４５を有している。
第３図は、１．０ボルトの安定化供給電源ライン７４で動作する、複数段の利得調整ＲＦ増幅器４４の具体的な説明図である。この増幅器４４は集積回路で構成されている。
この増幅器４４はＮ段（ここではＮ＝５）の差動入力増幅段７６Ａ〜７６Ｅを有する。各差動増幅段の構造は同じであるので、記載を簡潔にするため、段７６Ａのみを記述することにし、他の段７６Ｂ〜７６Ｅの対応する構成要素はアルファベットを代えて同一の構成要素を表すことにする。
差動入力増幅段７６Ａは、エミッタが結合されたＮＰＮトランジスタ７８Ａ及び７９Ａと、もう１つ別のＮＰＮトランジスタ８０Ａとを有する。この別のＮＰＮトランジスタ８０Ａは、電圧源を構成するためにコレクタ−ベース電極が相互に接続されている。トランジスタ７８Ａ、７９Ａ、及び８０Ａのエミッタ電極は接地されている。トランジスタ７８Ａ、７９Ａのベース電極は、それぞれ信号入力部ＲＩＰ及びＲＩＮに結合されている。トランジスタ７８Ａ、７９Ａのためのベースバイアス電流は、トランジスタ８０Ａのベース電極から、それぞれ１０ＫΩの抵抗ＲＩＡ、ＲＩＢを経由して得られる。トランジスタ７８Ａ、７９Ａのコレクタ電極は、全ての段７６Ａ〜７６Ｅのための共通出力段８２に結合されている。スイッチ８４Ａ〜８４Ｅは、トランジスタ８０Ａ〜８０Ｅそれぞれのエミッタ回路に概略的に示されている。入力部４６の制御信号によりバイアス供給の直流スイッチングが行われ、その結果、常に、１つの入力段のみが活性化する。
容量性ラダー減衰器８６は差分入力増幅段７６Ｂ〜７６Ｅの入力段に結合されている。容量性ラダー減衰器８６は、入力部ＲＩＰ及びＲＩＮそれぞれに直列に接続されたキャパシタＣ１Ｂ〜Ｃ１Ｅ及びＣ２Ｂ〜Ｃ２Ｅを有する。キャパシタＣ１Ｂ、Ｃ１Ｃ、Ｃ１Ｄ、及びＣ１Ｅの接合部Ｊ１Ｂ〜Ｊ１Ｅは、それぞれトランジスタ７９Ｂ〜７９Ｅのベース電極に結合されている。キャパシタＣ２Ｂ、Ｃ２Ｃ、Ｃ２Ｄ、及びＣ２Ｅの接合部Ｊ２Ｂ〜Ｊ２Ｅは、それぞれトランジスタ７８Ｂ〜７８Ｅのベース電極に結合されている。キャパシタＣ３Ｂ〜Ｃ３Ｅそれぞれは、結合部のペアＪ１Ｂ，Ｊ２Ｂ；Ｊ１Ｃ，Ｊ２Ｃ；Ｊ１Ｄ，Ｊ２Ｄ及びＪ１Ｅ，Ｊ２Ｅを相互に接続している。容量性ラダーにより加えられる入力容量性リアクタンスは入力整合回路網４０（第２図）の設計により補償される。
容量性除算器のステップは設計の品質により選択され、例えばあらかじめ決められたやり方によって、均一でもよいし不均一であってもよい。典型的な均一値ステップは６ｄＢ〜８ｄＢのオーダである。６個までの入力段を有し９３０ＭＨｚまでの周波数で動作する実施例では、キャパシタＣ１Ｂ〜Ｃ１Ｅ及びＣ２Ｂ〜Ｃ２Ｅの値は２ｐＦのオーダであり、キャパシタＣ３Ｂ〜Ｃ３Ｅは１ｐＦのオーダである。容量性ラダー減衰器８６の特徴は、実際のリアクタンスが周波数によって変化するにもかかわらず、相対的なリアクタンスの比率が保持されているということである。
第１の差動入力増幅段７６Ａはその前段に減衰部を有しておらず、そのため、最小の雑音指数及び最大の利得で動作することができる。第２の段７６Ｂは、キャパシタＣ１Ｂ、Ｃ２Ｂ、Ｃ３Ｂで構成される第１の減衰器により保護され、その雑音指数は減衰率により増加し、利得はその分だけ低下する。
第３の段７６Ｃは、キャパシタＣ１Ｂ、Ｃ２Ｂ、Ｃ３Ｂ及びＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃそれぞれ等で構成される第１及び第２の減衰器により保護される。段７６Ｂ〜７６Ｅは受動回路網により保護されるため、後段の消費電力を減少することが可能となり、減衰器に十分に保護される。
関連する増幅器電流と減衰器のステップサイズとの多様な結合が選択されることができる。増幅段７６Ａ〜７６Ｅは、適合していれば如何なる増幅器の構造の利得ブロックを有してもよいし、適合していればＦＥＴ及びＭＯＳを含む如何なる技術で構成されてもよい。別の利得ブロックは不平衡容量性ラダー減衰器８６により不平衡になってもよい。
第３図に具体的に図示されたＲＦ増幅器は、適合していれば如何なるアプリケーションに使用されることができる。
本開示の説明を読むと、当業者にとって他の形態が明らかとなるであろう。このような形態は、受信器、ＲＦ増幅器、及びそれらの部品の設計、製造、及び使用において既知であり、且つ、上述した特徴の代わりに又はそれらに追加して使用することができるような他の特徴を含むことができる。
工業の適用分野
多くのアプリケーション、排他的ではないが特に、電気通信及びメッセージを使用する受信器に使用される利得調整ＲＦ増幅器。
【図１】
0004251507.tif 000002
【図２】
0004251507.tif 000003
【図３】
0004251507.tif 000004