(57)【特許請求の範囲】
【請求項１】
ＤＰＤ方式のトラッキングエラー信号検出装置であって、
トラッキング誤差に応じて相互の位相差が変化する第１信号群と第２信号群の直流成分を除去し微分する第１および第２の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第１または第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、ヒルベルト(Hilbert)変換部と、
上記第２または第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換器の遅延量に一致するように遅延させるための遅延部と、
上記ヒルベルト変換器の出力と遅延部の出力の位相差を計算するための位相比較器と
を有するトラッキングエラー信号検出装置。
【請求項２】
トラッキング誤差に応じて相互の位相差が変化する、第１、第２、第３、および第４のＲＦ信号の直流成分を除去するための、第１、第２、第３、および第４のＡＣ結合部と、
上記第１および第３のＡＣ結合の出力を加算して上記第１信号群を生成する第１の加算器と、
上記第２および第４のＡＣ結合の出力を加算して上記第２信号群を生成する第２の加算器と、
上記第１と第２の加算器の出力を、光ヘッド出力のレベルばらつきに応じて調整する第１および第２の可変利得部と、
上記第１の可変利得部の出力の帯域を制限し、帯域外成分の折り返しを防止するための、第１のアンチエイリアシングフィルタ（ＡＡＦ)と、
上記第２の可変利得部の出力の帯域を制限し、帯域外成分の折り返しを防止するための、第２のＡＡＦと、
上記第１のＡＡＦの出力を所定のレベルまで増幅し上記第１の微分器に出力する第１の増幅器と、
上記第２のＡＡＦの出力を所定のレベルまで増幅し上記第２の微分器に出力する第２の増幅器と、を有する
請求項１記載のトラッキングエラー信号検出装置。
【請求項３】
上記第１および第２のＡＡＦのカットオフ周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数のｒｏ／ｒｉ倍よりも高い
請求項２記載のトラッキングエラー信号検出装置。
【請求項４】
上記第１および第２のＡＡＦのカットオフ周波数は、ＲＦ信号の最高繰り返し周波数の２.４倍よりも高い
請求項２記載のトラッキングエラー信号検出装置。
【請求項５】
上記第１および第２の所定利得は、上記第１および第２のＡ／Ｄ変換器においてオーバースケールリミッタ効果が得られるように定められている
請求項２記載のトラッキングエラー信号検出装置。
【請求項６】
上記第１および第２のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍よりも高い
請求項５記載のトラッキングエラー信号検出装置。
【請求項７】
上記第１および第２のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、ＲＦ信号の最高繰り返し周波数の４.８倍よりも高い
請求項５記載のトラッキングエラー信号検出装置。
【請求項８】
上記遅延部は、バンドパスフィルタ（ＢＰＦ）を含む
請求項１記載のトラッキングエラー信号検出装置。
【請求項９】
上記ＢＰＦは、上記ヒルベルト変換部に等しい振幅周波数特性を持つ
請求項８記載のトラッキングエラー信号検出装置。
【請求項１０】
上記ヒルベルト変換部は第１のＦＩＲフィルタを含み、
上記遅延回路は、第２のＦＩＲフィルタを含み、
上記第１および第２のＦＩＲフィルタの出力信号の位相差は、信号周期と無関係に９０度である
請求項１記載のトラッキングエラー信号検出装置。
【請求項１１】
上記第１のＦＩＲフィルタの位相シフト量は信号周期と無関係に＋４５度または−４５度であり、上記第２のＦＩＲフィルタの位相シフト量は信号周期と無関係に−４５度または＋４５度である
請求項１０記載のトラッキングエラー信号検出装置。
【請求項１２】
上記位相比較器は、相互相関器である
請求項１から１１のいずれか一に記載のトラッキングエラー信号検出装置。
【請求項１３】
ＤＰＤ方式のトラッキングエラー信号検出装置であって、
トラッキング誤差に応じて相互の位相差が変化する第１信号群と第２信号群の直流成分を除去し微分する第１および第２の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第１のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、
上記第１のＡ／Ｄ変換器の出力を、上記第１のヒルベルト変換器の遅延量に一致するように遅延させるための第１の遅延部と、
上記第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、
上記第１のＡ／Ｄ変換器の出力を、上記第１のヒルベルト変換器の遅延量に一致するように遅延させるための第２の遅延部と、
上記第１のヒルベルト変換部の出力と第１の遅延部の出力の相互相関を計算するための第１の相互相関器と、
上記第２のヒルベルト変換部の出力と第２の遅延部の出力の相互相関を計算するための第２の相互相関器と、
上記第１の相関器の出力と上記第２の相関器の出力の差分を出力する減算器と
を有するトラッキングエラー信号検出装置。
【請求項１４】
トラッキング誤差に応じて相互の位相差が変化する、第１、第２、第３、および第４のＲＦ信号の直流成分を除去するための、第１、第２、第３、および第４のＡＣ結合部と、
上記第１および第３のＡＣ結合の出力を加算して上記第１信号群を生成する第１の加算器と、
上記第２および第４のＡＣ結合の出力を加算して上記第２信号群を生成する第２の加算器と、
上記第１と第２の加算器の出力を、光ヘッド出力のレベルばらつきに応じて調整する第１および第２の可変利得部と、
上記第１の可変利得部の出力の帯域を制限し、帯域外成分の折り返しを防止するための、第１のアンチエイリアシングフィルタ（ＡＡＦ)と、
上記第２の可変利得部の出力の帯域を制限し、帯域外成分の折り返しを防止するための、第２のＡＡＦと、
上記第１のＡＡＦの出力を所定のレベルまで増幅し上記第１の微分器に出力する第１の増幅器と、
上記第２のＡＡＦの出力を所定のレベルまで増幅し上記第２の微分器に出力する第２の増幅器と、を有する
請求項１３記載のトラッキングエラー信号検出装置。
【請求項１５】
上記第１および第２のＡＡＦのカットオフ周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数のｒｏ／ｒｉ倍よりも高い
請求項１４記載のトラッキングエラー信号検出装置。
【請求項１６】
上記第１および第２のＡＡＦのカットオフ周波数は、ＲＦ信号の最高繰り返し周波数の２.４倍よりも高い
請求項１４記載のトラッキングエラー信号検出装置。
【請求項１７】
上記第１および第２の所定利得は、上記第１および第２のＡ／Ｄ変換器においてオーバースケールリミッタ効果が得られるように定められている
請求項１４記載のトラッキングエラー信号検出装置。
【請求項１８】
上記第１および第２のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍よりも高い
請求項１７記載のトラッキングエラー信号検出装置。
【請求項１９】
上記第１および第２のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、ＲＦ信号の最高繰り返し周波数の４.８倍よりも高い
請求項１７記載のトラッキングエラー信号検出装置。
【請求項２０】
前記第１のヒルベルト変換部と第１の遅延部、および、上記第２のヒルベルト変換部と第２の遅延部は、櫛形にインターリーブされた２系統の独立したＴＡＰ引出しと出力（Ｉ,Ｑ）を有する、第１と第２のＦＩＲフィルタにより構成される
請求項１３記載のトラッキングエラー信号検出装置。
【請求項２１】
第１と第２の遅延部の遅延出力は、バンドパスフィルタ（ＢＰＦ）特性となるように構成される
請求項１４または２０記載のトラッキングエラー信号検出装置。
【請求項２２】
上記ＢＰＦは、上記第１と第２のヒルベルト変換部の出力に等しい振幅周波数特性を持つ
請求項２１記載のトラッキングエラー信号検出装置。
【請求項２３】
上記第１および第２のＡ／Ｄ変換器、または、上記各遅延部、または第１および第２のヒルベルト変換部の各出力を加算する加算器と、
上記加算器出力の自己相関を計算し、エンベロープ信号を生成する自己相関器と、
相互相関器出力、または、上記減算器出力を、上記エンベロープ信号で正規化する正規化回路と
を含む請求項１から２２のいずれか一に記載のトラッキングエラー信号検出装置。
【請求項２４】
上記正規化回路は、逆数を計算するＬＵＴ(Look Up Table)と乗算器とを含む
請求項２３記載のトラッキングエラー信号検出装置
【請求項２５】
上記正規化回路は、上記エンベロープ信号レベルに対し、下限リミッタを有する
請求項２４記載のトラッキングエラー信号検出装置。
【請求項２６】
ＤＰＤ方式のトラッキングエラー信号検出装置であって、
トラッキング誤差に応じて相互の位相差が変化する第１信号、第２信号、第３信号、および第４信号の直流成分を除去し微分する第１、第２、第３、および第４の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第３の微分器の出力をサンプリングし量子化する、第３のＡ／Ｄ変換器と、
上記第４の微分器の出力をサンプリングし量子化する、第４のＡ／Ｄ変換器と、
上記第１または第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、
上記第３または第４のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、
上記第２または第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、
上記第４または第３のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第４の遅延部と、
上記第１のヒルベルト変換部の出力と上記第１の遅延部の出力の相互相関を計算するための第１の相互相関器と、
上記第２のヒルベルト変換部の出力と上記第２の遅延部の出力の相互相関を計算するための第２の相互相関器と、
上記第１および第２の相互相関器の出力を加算する加算器と
を有するトラッキングエラー信号検出装置。
【請求項２７】
トラッキング誤差に応じて相互の位相差が変化する、第１、第２、第３、および第４のＲＦ信号の直流成分を除去するための、第１、第２、第３、および第４のＡＣ結合部と、
上記第１、第２、第３、および第４のＡＣ結合部の出力を、光ヘッド出力のレベルばらつきに応じて調整する第１、第２、第３、および第４の可変利得部と、
上記第１、第２、第３、および第４の可変利得部の出力の帯域を制限し、帯域外成分の折り返しを防止するための、第１、第２、第３、および第４のアンチエイリアシングフィルタ（ＡＡＦ)と、
上記第１、第２、第３、および第４のＡＡＦの出力を所定のレベルまで増幅し対応する第１、第２、第３、および第４の微分器に出力する第１、第２、第３、および第４の増幅器と、を有する
請求項２６記載のトラッキングエラー信号検出装置。
【請求項２８】
上記第１、第２、第３、および第４のＡＡＦのカットオフ周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数のｒｏ／ｒｉ倍よりも高い
請求項２７記載のトラッキングエラー信号検出装置。
【請求項２９】
上記第１、第２、第３、および第４のＡＡＦのカットオフ周波数は、ＲＦ信号の最高繰り返し周波数の２.４倍よりも高い
請求項２７記載のトラッキングエラー信号検出装置。
【請求項３０】
上記各増幅器の所定利得は、上記第１および第２のＡ／Ｄ変換器においてオーバースケールリミッタ効果が得られるように定められている
請求項２６記載のトラッキングエラー信号検出装置。
【請求項３１】
上記第１、第２、第３、および第４のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍よりも高い
請求項３０記載のトラッキングエラー信号検出装置。
【請求項３２】
上記第１、第２、第３、および第４のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、ＲＦ信号の最高繰り返し周波数の４.８倍よりも高い
請求項３０記載のトラッキングエラー信号検出装置。
【請求項３３】
上記各遅延部は、バンドパスフィルタ（ＢＰＦ）を含む
請求項２６記載のトラッキングエラー信号検出装置。
【請求項３４】
上記ＢＰＦは、上記ヒルベルト変換部に等しい振幅周波数特性を持つ
請求項３３記載のトラッキングエラー信号検出装置。
【請求項３５】
上記第１のヒルベルト変換部は第１のＦＩＲフィルタを含み、
上記第１の遅延部は、第２のＦＩＲフィルタを含み、
上記第２のヒルベルト変換部は第３のＦＩＲフィルタを含み、
上記第２の遅延部は、第３のＦＩＲフィルタを含み、
上記第１および第３のＦＩＲフィルタの出力信号の位相差は、並びに、上記第２および第４のＦＩＲフィルタの出力信号の位相差は信号周期と無関係に９０度である
請求項２６記載のトラッキングエラー信号検出装置。
【請求項３６】
上記第１および第３のＦＩＲフィルタの位相シフト量は信号周期と無関係に＋４５度または−４５度であり、上記第２および第４のＦＩＲフィルタの位相シフト量は信号周期と無関係に−４５度または＋４５度である
請求項３５記載のトラッキングエラー信号検出装置。
【請求項３７】
ＤＰＤ方式のトラッキングエラー信号検出装置であって、
トラッキング誤差に応じて相互の位相差が変化する第１信号、第２信号、第３信号、および第４信号の直流成分を除去し微分する第１、第２、第３、および第４の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第３の微分器の出力をサンプリングし量子化する、第３のＡ／Ｄ変換器と、
上記第４の微分器の出力をサンプリングし量子化する、第４のＡ／Ｄ変換器と、
上記第１のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、
上記第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、
上記第３のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第３のヒルベルト(Hilbert)変換部と、
上記第４のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第４のヒルベルト(Hilbert)変換部と、
上記第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、
上記第２のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第２の遅延部と、
上記第３のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第３の遅延部と、
上記第４のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第４の遅延部と、
上記第１のヒルベルト変換部の出力と上記第２の遅延部の出力の相互相関を計算するための第１の相互相関器と、
上記第２のヒルベルト変換部の出力と上記第１の遅延部の出力の相互相関を計算するための第２の相互相関器と、
上記第３のヒルベルト変換部の出力と上記第４の遅延部の出力の相互相関を計算するための第３の相互相関器と、
上記第４のヒルベルト変換部の出力と上記第３の遅延部の出力の相互相関を計算するための第４の相互相関器と、
上記第１および第２の相互相関器の出力の差分を計算する第１の減算器と、
上記第３および第４の相互相関器の出力の差分を計算する第２の減算器と、
上記第１および第２の減算器の出力を加算する加算器と
を有するトラッキングエラー信号検出装置。
【請求項３８】
トラッキング誤差に応じて相互の位相差が変化する、第１、第２、第３、および第４のＲＦ信号の直流成分を除去するための、第１、第２、第３、および第４のＡＣ結合部と、
上記第１、第２、第３、および第４のＡＣ結合部の出力を、光ヘッド出力のレベルばらつきに応じて調整する第１、第２、第３、および第４の可変利得部と、
上記第１、第２、第３、および第４の可変利得部の出力の帯域を制限し、帯域外成分の折り返しを防止するための、第１、第２、第３、および第４のアンチエイリアシングフィルタ（ＡＡＦ)と、
上記第１、第２、第３、および第４のＡＡＦの出力を所定のレベルまで増幅し対応する第１、第２、第３、および第４の微分器に出力する第１、第２、第３、および第４の増幅器と、を有する
請求項３７記載のトラッキングエラー信号検出装置。
【請求項３９】
上記第１、第２、第３、および第４のＡＡＦのカットオフ周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数のｒｏ／ｒｉ倍よりも高い
請求項３８記載のトラッキングエラー信号検出装置。
【請求項４０】
上記第１、第２、第３、および第４のＡＡＦのカットオフ周波数は、ＲＦ信号の最高繰り返し周波数の２.４倍よりも高い
請求項３８記載のトラッキングエラー信号検出装置。
【請求項４１】
上記各増幅器の所定利得は、上記第１および第２のＡ／Ｄ変換器においてオーバースケールリミッタ効果が得られるように定められている
請求項３７記載のトラッキングエラー信号検出装置。
【請求項４２】
上記第１、第２、第３、および第４のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ、最外周またはシーク目標半径をｒｏとし場合、ＲＦ信号の最高繰り返し周波数の２＊（ｒｏ／ｒｉ）倍よりも高い
請求項４１記載のトラッキングエラー信号検出装置。
【請求項４３】
上記第１、第２、第３、および第４のＡ／Ｄ変換器は、入力ＲＦ信号と非同期の同一のサンプリングクロックで駆動され、かつ、当該サンプリングクロックの周波数は、ＲＦ信号の最高繰り返し周波数の４.８倍よりも高い
請求項４１記載のトラッキングエラー信号検出装置。
【請求項４４】
上記第１のヒルベルト変換部と第１の遅延部、上記第２のヒルベルト変換部と第２の遅延部は、上記第３のヒルベルト変換部と第３の遅延部は、上記第４のヒルベルト変換部と第４の遅延部は、櫛形にインターリーブされた２系統の独立したＴＡＰ引出しと出力（Ｉ,Ｑ）を有する、第１、第２、第３、および第４のＦＩＲフィルタにより構成される
請求項３８記載のトラッキングエラー信号検出装置。
【請求項４５】
上記第１、第２、第３、および第４の遅延部の遅延出力は、バンドパスフィルタ（ＢＰＦ）特性となるように構成される
請求項３８または４４記載のトラッキングエラー信号検出装置。
【請求項４６】
上記ＢＰＦは、上記第１、第２、第３、および第４のヒルベルト変換部の出力に等しい振幅周波数特性を持つ
請求項４５記載のトラッキングエラー信号検出装置。
【請求項４７】
上記第１、第２、第３、および第４のＡ／Ｄ変換器、または、上記各遅延部、または第１、第２、第３、および第４のヒルベルト変換部の各出力を加算する加算器と、
当該加算器出力の自己相関を計算し、エンベロープ信号を生成する自己相関器と、
相互相関器の加算出力を、上記エンベロープ信号で正規化する正規化回路と
を含む請求項２６から４６のいずれか一に記載のトラッキングエラー信号検出装置。
【請求項４８】
上記正規化回路は、逆数を計算するＬＵＴ(Look Up Table)と乗算器とを含む
請求項４７記載のトラッキングエラー信号検出装置
【請求項４９】
上記正規化回路は、上記エンベロープ信号レベルに対し、下限リミッタを有する
請求項４８記載のトラッキングエラー信号検出装置。
【請求項５０】
ディスク状光記録媒体を有する光ディスク装置であって、
上記光記録媒体に照射した光の反射光情報からトラッキングエラー信号を検出するＤＰＤ方式のトラッキングエラー信号検出装置を有し、
上記トラッキングエラー信号検出装置は、
トラッキング誤差に応じて相互の位相差が変化する第１信号群と第２信号群の直流成分を除去し微分する第１および第２の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第１または第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、ヒルベルト(Hilbert)変換部と、
上記第２または第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換器の遅延量に一致するように遅延させるための遅延部と、
上記ヒルベルト変換器の出力と遅延部の出力の位相差を計算するための位相比較器とを含む
光ディスク装置。
【請求項５１】
ディスク状光記録媒体を有する光ディスク装置であって、
上記光記録媒体に照射した光の反射光情報からトラッキングエラー信号を検出するＤＰＤ方式のトラッキングエラー信号検出装置を有し、
上記トラッキングエラー信号検出装置は、
トラッキング誤差に応じて相互の位相差が変化する第１信号群と第２信号群の直流成分を除去し微分する第１および第２の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第１のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、
上記第１のＡ／Ｄ変換器の出力を、上記第１のヒルベルト変換器の遅延量に一致するように遅延させるための第１の遅延部と、
上記第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、
上記第１のＡ／Ｄ変換器の出力を、上記第１のヒルベルト変換器の遅延量に一致するように遅延させるための第２の遅延部と、
上記第１のヒルベルト変換部の出力と第１の遅延部の出力の相互相関を計算するための第１の相互相関器と、
上記第２のヒルベルト変換部の出力と第２の遅延部の出力の相互相関を計算するための第２の相互相関器と、
上記第１の相関器の出力と上記第２の相互相関器の出力の差分を出力する減算器とを含む
光ディスク装置。
【請求項５２】
ディスク状光記録媒体を有する光ディスク装置であって、
上記光記録媒体に照射した光の反射光情報からトラッキングエラー信号を検出するＤＰＤ方式のトラッキングエラー信号検出装置を有し、
上記トラッキングエラー信号検出装置は、
トラッキング誤差に応じて相互の位相差が変化する第１信号、第２信号、第３信号、および第４信号の直流成分を除去し微分する第１、第２、第３、および第４の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第３の微分器の出力をサンプリングし量子化する、第３のＡ／Ｄ変換器と、
上記第４の微分器の出力をサンプリングし量子化する、第４のＡ／Ｄ変換器と、
上記第１または第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、
上記第３または第４のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、
上記第２または第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、
上記第４または第３のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第４の遅延部と、
上記第１のヒルベルト変換部の出力と上記第１の遅延部の出力の相互相関を計算するための第１の相互相関器と、
上記第２のヒルベルト変換部の出力と上記第２の遅延部の出力の相互相関を計算するための第２の相互相関器と、
上記第１および第２の相互相関器の出力を加算する加算器とを含む
光ディスク装置。
【請求項５３】
ディスク状光記録媒体を有する光ディスク装置であって、
上記光記録媒体に照射した光の反射光情報からトラッキングエラー信号を検出するＤＰＤ方式のトラッキングエラー信号検出装置を有し、
上記トラッキングエラー信号検出装置は、
トラッキング誤差に応じて相互の位相差が変化する第１信号、第２信号、第３信号、および第４信号の直流成分を除去し微分する第１、第２、第３、および第４の微分器と、
上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、
上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、
上記第３の微分器の出力をサンプリングし量子化する、第３のＡ／Ｄ変換器と、
上記第４の微分器の出力をサンプリングし量子化する、第４のＡ／Ｄ変換器と、
上記第１のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、
上記第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、
上記第３のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第３のヒルベルト(Hilbert)変換部と、
上記第４のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第４のヒルベルト(Hilbert)変換部と、
上記第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、
上記第２のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第２の遅延部と、
上記第３のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第３の遅延部と、
上記第４のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第４の遅延部と、
上記第１のヒルベルト変換部の出力と上記第２の遅延部の出力の相互相関を計算するための第１の相互相関器と、
上記第２のヒルベルト変換部の出力と上記第１の遅延部の出力の相互相関を計算するための第２の相互相関器と、
上記第３のヒルベルト変換部の出力と上記第４の遅延部の出力の相互相関を計算するための第３の相互相関器と、
上記第４のヒルベルト変換部の出力と上記第３の遅延部の出力の相互相関を計算するための第４の相互相関器と、
上記第１および第２の相互相関器の出力の差分を計算する第１の減算器と、
上記第３および第４の相互相関器の出力の差分を計算する第２の減算器と、
上記第１および第２の減算器の出力を加算する加算器とを含む
光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置等におけるＤＰＤ（Differential Phase Detection）方式のトラッキングエラー信号(ＴＥ)検出装置および光ディスク装置に関するものである。
【背景技術】
【０００２】
光ディスクコントローラにおいては、ＲＯＭ型ディスクにおけるトラッキングエラー(ＴＥ)信号生成のため、ＤＰＤ方式のＴＥ検出装置（回路）を装備することが必須とされている。現在、このＤＰＤ方式のＴＥ検出装置は、高速高精度のアナログ回路により実現されている（たとえば特許文献１〜１０参照）。
【０００３】
ところで、近年、システムＬＳＩ技術の進展に伴い、アナログ信号処理とデジタル信号処理の、同一チップ（Chip）への統合が進展している。これは、光ディスクのコントローラチップ（Chip）においても例外ではない。このようなデジタル信号処理化への進展に伴い、ＤＰＤ方式のＴＥ検出装置においても、デジタルチップへの統合化が待ち望まれている。
【０００４】
このような要望に対応するための技術について第１例〜第３例として述べる。
【０００５】
＜第１例＞
第１例は、アナログ回路により設計されたＤＰＤ回路を、アナログ回路技術により、「そのまま」デジタルチップに混載する技術である。
具体的には、たとえば特許文献に開示されているような、現状の構成である[高域ブースト(イコライザ)、２値化（スライサ）、およびエッジ比較型位相比較器］を、そのまま、アナログ回路技術により、デジタチップに実装するものである。
この場合、[高域ブースト(イコライザ)および２値化（スライサ）]は、ＤＰＤの演算チャネル数(２または４)だけ必要とされる。
高域ブースト回路(イコライザ)は、位相差検出の観点では本質的には不必要なものであるが、エッジ比較型位相比較器を用いるが故に、２値化を適正に行うために必要となるものである。
【０００６】
[２値化（スライサ）およびエッジ比較型位相比較器]は、ＲＦ振幅に依存するＴＥ検出感度の変動を抑圧するために採用されるものである。エッジのみの位相差を検出することにより、振幅変動に対する感度を抑圧する。
この、エッジ比較型位相比較器には、ノイズを除去し、ＴＥの検出感度を実用的ならしめるために、スキューやデフォーカス（ＯＴＦ変動）による高域の周波数特性（f特）低下・ノイズ・アシンメトリ等により発生する、偽エッジやチャタリングを除去する機構が必要とされる。このため、エッジ除去機構は、非同期帰還形の回路構成により実現される。
【０００７】
＜第２例＞
第２例によるアプローチとしては、特許文献２に開示されたアナログ相関検出方式を採用した技術がある。
本第２例は、[９０度移相器、乗算器、およびＬＰＦ]という、完全なアナログ回路により構成される。
上述した第１例では、まず２値化を適正に行い、そのエッジの位相比較を行うのに対し、この第２例においては、波形の位相比較（相関演算）を行う。ゆえに、第２例の方式は、原理的には回路規模の大きい高域ブースト回路を必要としない。
第２例の技術においては、エッジ比較型位相比較器を用いていないため、非同期帰還ループよりなる偽エッジおよびチャタリング除去機構を必要としない。
【０００８】
＜第３例＞
第３例によるアプローチとして、現状の、高速アナログ回路により実現されているＤＰＤ回路を、デジタル信号処理に置き換えるという技術がある（たとえば特許文献８，９参照）。
この技術は、Ａ／Ｄ変換器、高域ブースト＆補完、ゼロクロス生成、ゼロクロス位相比較器を有し、この表記の順に処理を行うという構成で、第１例のアナログ処理系を、そのままデジタル信号処理に置き換えたものであると言える。
【０００９】
【特許文献１】特許第３３３６７７８号公報
【特許文献２】特開昭５７-１９１８３９号公報
【特許文献３】特開昭５７-１８１４３３号公報
【特許文献４】特開昭６３-１４８４３３号公報
【特許文献５】特開平０７-２９６３９５号公報
【特許文献６】特開昭６３-１３１３３４号公報
【特許文献７】特許第３０６５９９３号公報
【特許文献８】特許第３４３９３９３号公報
【特許文献９】特開２００６-２６０６４５号公報
【特許文献１０】特許第３７６９８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上述した第１例で用いられる高域ブースト回路（イコライザ）は、高次の伝達関数により構成されるため、そもそもの回路規模が大きい上、素子感度が高く、ばらつきの大きい微細ＣＭＯＳプロセスのアナログ回路には不向き、という問題がある。
また、最内周から最外周にフル・シークを行った場合など、ＲＦの周波数そのものが大きく変わる場合は、伝達関数の極と零点を周波数変化に追従させる必要があり、これを正確に実施するのは困難である。
【００１１】
この位相比較器の動作上限速度は、非同期帰還形の回路構成であるが故に、プロセス要因や温度・電源条件により大きく変動するゲート遅延時間に依存すると共に、デジタルゲートで構成されるにもかかわらず、デジタル回路の定石であるクロック同期設計によるタイミング管理 (Standard Timing Analysis：STA) が不可能で、安定した高速動作を保障することが困難である。
さらに、このアプローチでは、半導体プロセス微細化に伴い、デジタル回路ブロックがシュリンクして行くのに対し、アナログ回路ブロックのシュリンクが追いつかないという、本質的な問題がある。
【００１２】
具体的には、
(１)微細化に伴うしきい値Ｖｔｈのばらつき増大と、これを低減するための、ＭＯＳトランジスタのチャネル幅Ｗの増加、
(２)微細化に伴うＭＯＳトランジスタの等価出力抵抗Ｒ０の低下と、これを補って利得を確保するｇｍを実現するための、チャネル幅Ｗの増加、および
(３)微細化に伴う電源電圧低下と、これを補ってダイナミックレンジを確保するに必要な電流を流すための、チャネル幅Ｗの増加、および折り返し型回路を採用しなければならない、という本質的な問題がある。
この(１)(２)(３)の問題は、アナログ回路のトランジスタの(相対的な)サイズと消費電流の増加を招く。ゆえに、プロセスシュリンクが進展しても、アナログ回路の実装面積と消費電力は、ほとんどシュリンクされない。
このため、微細化が進展するほど、チップに占めるアナログ回路の面積と消費電流が、支配的になる。
微細化プロセスは面積あたりの単価が高価であり、このアプローチはコストの面で逆効果になる。
以上の理由により、第１例によるアプローチを採用することはできない。
【００１３】
上述したように、第２例の技術においては、エッジ比較型位相比較器を用いていないため、非同期帰還ループよりなる偽エッジおよびチャタリング除去機構を必要としない。
したがって、この第２例では、第１例のゲート遅延やタイミング管理に起因する、動作速度の問題から逃れることができる。
しかし、相関検出方式は、入力振幅に対する出力感度が２乗特性になるため、振幅や信号の周波数特性（f特）によるＴＥ検出感度の変動が激しいという問題がある。
この問題を解決するため、リミッタを挿入した技術が提案されている（たとえば特許文献３，４参照）。しかし、このリミッタを挿入した技術は、振幅変動に伴う成分はリミッタで抑圧できても、ｆ特変動に伴う成分は除去されない。また、ｆ特変動成分は、高域ブーストを追加して、絶対値ではなく変動が問題であることから解決しない。
また、トラッキングエラー検出回路という性質上、帰還ループと大きな時定数を持つ自動利得制御（ＡＧＣ）回路は、トラッキングサーボ系を適正に動作させることが困難になるので、追加することができない。仮に、帰還ループを持たないフィードフォワード型ＡＧＣ回路であっても、正規化回路(除算器)をアナログ技術で適正かつ実用的な回路規模で実現することは困難である。
【００１４】
また、相関検出方式には、正確に９０度の位相差を与える位相シフト回路が必須となる。位相シフトのずれは、ＴＥ信号の原点ズレを生じ、トラックズレを引き起こす。
しかも、入力ＲＦ信号はランダム系列の集合体なので、ランダム系列のスペクトラムが存在するＤＣ（０Ｈｚ）〜ナイキスト（Nyquist）周波数(ｆｓ/２)に至るまで、信号周期にかかわらず、正確に９０度の位相シフトを行うことが必要条件となる。しかし、このような特性をアナログ回路で適正に実現することは、因果律の観点からも物理的に不可能である。特許文献２，５においても、実際の実現方法は示されていない。
【００１５】
そのための代案として、一定値の遅延回路を挿入して、等価的に、ある特定の周波数だけで９０度の位相差を与えるようにした技術も提案されている(たとえば特許文献６，７参照)。
しかし、ＲＦ信号はランダム系列であるから、その特定周波数より高い周波数は位相が遅れ、低い周波数は位相が進む。つまり、それぞれ逆方向にＴＥのセンタずれを生ずるので、ＴＥのセンタずれがゼロとなる様に遅延量を調整しなければならない。このＴＥセンタずれは、ＲＦ信号に含まれる各周期の生起確率だけで決まるものではなく、ｆ特やチャネル間のバランスにも依存する。したがって、この調整を適正に行うことは困難である。また、最内周から最外周にフル・シークを行った場合など、ＲＦの周波数そのものが変動する場合については対応が困難である。したがって、特許文献６，７に開示された技術では、ＴＥ検出回路として実用に供することができない。
【００１６】
また、アナログ乗算器は、トランジスタの等価エミッタ抵抗を利用するため、出力オフセットのばらつきや温度ドリフトが大きく、これらを、トラッキングサーボ系として実用上問題のないレベルに押さえ込むためには、トランジスタサイズ、ひいてはChip面積が、非常に大きくなるという実装上の問題もある。
ＴＥ検出回路と言う性質上、ＤＣ成分を必要とするため、オフセットを抑圧するDCサーボ回路等は採用することができない。
【００１７】
このように、種々の不都合点が存在するため、本アプローチは採用されない。故に、現在のアナログ構成のＤＰＤ回路では、第１例の方式が主流になっている。
さらに本質的な問題として、アナログ方式である以上、上記第１例で述べた(１)(２)(３)の問題点から逃れることができない。故に、微細ＣＭＯＳプロセスで実施した場合のコストの観点からも、本第２例によるアプローチは採用することが困難である。
【００１８】
また、上記第３例によるアプローチによれば、デジタル信号処理部の面積を、微細化技術の進展に従ってシュリンクさせていくことができる。
しかし、このアプローチでは、高速高分解能のＡ／Ｄコンバータが、２個、ないしは４個、必要される。
Ａ／Ｄ変換器の必要個数は、ＤＰＤの演算チャネル数に依存するが、４チャネル必要とされるのが最近の主流である。たとえば、高密度光ディスクの代表規格である「Ｂｌｕ-ｒａｙ Ｄｉｓｃ」TMでは、プッシュ‐プル（Push-Pull）信号レベルを確保してＤＰＰ方式ＴＥ検出を採用したドライブ(光ディスク駆動装置)における再生互換性を確保するため、ＲＯＭ Ｄｉｓｃのピット（Pit）深さはλ/6とされる。
この影響により、ＤＰＤ_ＴＥ信号に原点シフト(オフセット)が発生する（たとえば特許文献１０参照）。この原点シフトを除去し、かつ、光ピックアップのレンズシフトによる影響もキャンセルするため、４チャネルのＤＰＤ演算方式が必要とされる。
【００１９】
ＤＰＤ回路で扱う信号は高Ｓ／ＮのＲＦ帯域信号であり、かつ、[高域ブースト、補間、およびゼロクロス生成]という、線形デジタル信号処理を必要とする。また、振幅制限を行うと、補間後のゼロクロスにズレを生じるため、オーバースケールリミット効果を用いた量子化bit数削減は行えない。
このため、リードチャネル（Read-Channel） (Viterbi復号等)に用いられるＡ／Ｄ変換器に準ずる、高い分解能のＡ／Ｄ変換器が必要とされる。具体的には、４bit〜6bit程度とされる。
また、ＴＥ生成回路という性質上、ディスクの最内周から最外周へのフル・シーク動作においても、適正に動作することが求められる。したがって、Ａ／Ｄ変換器には、フル・シーク動作においてもＲＦ信号の折り返しが生じないように、ＲＦのチャネル周波数を上回る、高いサンプリング周波数での動作が求められる。
具体的には、最近の高密度光ディスク装置においては、ｄ=１に制限されたチャネル符号が用いられており、最高繰り返し周波数は２Ｔ（=ｆｃｃｋ／４，ｆｃｃｋ:チャネルクロック周波数)である。また、最内周と最外周の線速度の比は、およそ２.４倍(１２cmディスクの場合)である。さらに、線速度の誤差も考慮される必要がある。ゆえに、Ａ／Ｄ変換器には、ｆｃｃｋの１.２倍を超えるサンプリング周波数での動作が求められる。
【００２０】
このように、高速高分解能のＡ／Ｄ変換器が４チャネルも必要とされ、これらは、高速高精度アナログ回路技術で実現される。ゆえに、上述の第１例の(１)(２)(３)に示した問題により、半導体プロセスの微細化が進展するほど、チップに占めるＡ／Ｄ変換器の面積と消費電流が支配的になり、微細ＣＭＯＳプロセスで実施した場合のコストの観点から、本アプローチも採用することはできない。
【００２１】
本発明は、ＤＰＤ方式の装置を高速高精度のデジタル回路として実現可能なトラッキングエラー信号検出装置および光ディスク装置を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の第１の観点は、ＤＰＤ方式のトラッキングエラー信号検出装置であって、トラッキング誤差に応じて相互の位相差が変化する第１信号群と第２信号群の直流成分を除去し微分する第１および第２の微分器と、上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、上記第１または第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、ヒルベルト(Hilbert)変換部と、上記第２または第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換器の遅延量に一致するように遅延させるための遅延部と、上記ヒルベルト変換器の出力と遅延部の出力の位相差を計算するための位相比較器とを有する。
【００２３】
本発明の第２の観点は、光ディスク装置におけるＤＰＤ方式のトラッキングエラー信号検出装置であって、トラッキング誤差に応じて相互の位相差が変化する第１信号群と第２信号群の直流成分を除去し微分する第１および第２の微分器と、上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、上記第１のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、上記第１のＡ／Ｄ変換器の出力を、上記第１のヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、上記第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、上記第２のＡ／Ｄ変換器の出力を、上記第１のヒルベルト変換部の遅延量に一致するように遅延させるための第２の遅延部と、上記第１のヒルベルト変換部の出力と第１の遅延部の出力の相互相関を計算するための第１の相互相関器と、上記第２のヒルベルト変換部の出力と第２の遅延部の出力の相互相関を計算するための第２の相互相関器と、上記第１の相関器の出力と上記第２の相関器の出力の差分を出力する減算器とを有する。
【００２４】
本発明の第３の観点は、光ディスク装置におけるＤＰＤ方式のトラッキングエラー信号検出装置であって、トラッキング誤差に応じて相互の位相差が変化する第１信号、第２信号、第３信号、および第４信号の直流成分を除去し微分する第１、第２、第３、および第４の微分器と、上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、上記第３の微分器の出力をサンプリングし量子化する、第３のＡ／Ｄ変換器と、上記第４の微分器の出力をサンプリングし量子化する、第４のＡ／Ｄ変換器と、上記第１または第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、上記第３または第４のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、上記第２または第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、上記第４または第３のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第４の遅延部と、上記第１のヒルベルト変換部の出力と上記第１の遅延部の出力の相互相関を計算するための第１の相互相関器と、上記第２のヒルベルト変換部の出力と上記第２の遅延部の出力の相互相関を計算するための第２の相互相関器と、上記第１および第２の相互相関器の出力を加算する加算器とを有する。
【００２５】
本発明の第４の観点は、光ディスク装置におけるＤＰＤ方式のトラッキングエラー信号検出装置であって、トラッキング誤差に応じて相互の位相差が変化する第１信号、第２信号、第３信号、および第４信号の直流成分を除去し微分する第１、第２、第３、および第４の微分器と、上記第１の微分器の出力をサンプリングし量子化する、第１のアナログ／デジタル（Ａ／Ｄ）変換器と、上記第２の微分器の出力をサンプリングし量子化する、第２のＡ／Ｄ変換器と、上記第３の微分器の出力をサンプリングし量子化する、第３のＡ／Ｄ変換器と、上記第４の微分器の出力をサンプリングし量子化する、第４のＡ／Ｄ変換器と、上記第１のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第１のヒルベルト(Hilbert)変換部と、上記第２のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第２のヒルベルト(Hilbert)変換部と、上記第３のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第３のヒルベルト(Hilbert)変換部と、上記第４のＡ／Ｄ変換器の出力を、信号成分の周期と無関係に９０度位相シフトするための、第４のヒルベルト(Hilbert)変換部と、上記第１のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第１の遅延部と、上記第２のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第２の遅延部と、上記第３のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第３の遅延部と、上記第４のＡ／Ｄ変換器の出力を、上記ヒルベルト変換部の遅延量に一致するように遅延させるための第４の遅延部と、上記第１のヒルベルト変換部の出力と上記第２の遅延部の出力の相互相関を計算するための第１の相互相関器と、上記第２のヒルベルト変換部の出力と上記第１の遅延部の出力の相互相関を計算するための第２の相互相関器と、上記第３のヒルベルト変換部の出力と上記第４の遅延部の出力の相互相関を計算するための第３の相互相関器と、上記第４のヒルベルト変換部の出力と上記第３の遅延部の出力の相互相関を計算するための第４の相互相関器と、上記第１および第２の相互相関器の出力の差分を計算する第１の減算器と、上記第３および第４の相互相関器の出力の差分を計算する第２の減算器と、上記第１および第２の減算器の出力を加算する加算器とを有する。
【００２６】
また、本発明に係る光ディスク装置は、上述した第１、第２、第３、または第４の観点に係るトラッキングエラー信号検出装置を有する。
【発明の効果】
【００２７】
本発明によれば、ＤＰＤ方式の装置を高速高精度のデジタル回路として実現可能である。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２９】
＜第１実施形態＞
図１は、本発明の第１の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【００３０】
本第１の実施形態に係るＴＥ検出装置１００は、たとえば光ディスクの光ピックアップ（ＯＰＵ）に配置される受光素子１０１、第１のＡＣ結合部１０２、第２のＡＣ結合部１０３、第３のＡＣ結合部１０４、第４のＡＣ結合部１０５、第１の加算器１０６、第２の加算器１０７、第１の可変利得部（以下、ＧＣＡ）１０８、第２のＧＣＡ１０９、第１のアンチエイリアシングフィルタ（以下、ＡＡＦ）１１０、第２のＡＡＦ１１１、第１の増幅器１１２、第２の増幅器１１３、第１の微分器１１４、第２の微分器１１５、第１のアナログ／デジタル変換器（以下、ＡＤＣ）１１６、第２のＡＤＣ１１７、ヒルベルト(Hilbert)変換器１１８、遅延回路１１９、遅延回路１２０、総和回路１２１、相互相関器１２２、自己相関器１２３、利得回路１２４、正規化回路１２５、デジタル／アナログ変換器（以下、ＤＡＣ）１２６、ローパスフィルタ（ＬＰＦ）１２７、および分周器１２８を有する。
【００３１】
受光素子１０１は、４分割され、分割受光素子１０１−Ａは第１のＲＦ信号ＲＦ１を第１のＡＣ結合部１０２に出力し、分割受光素子１０１−Ｂは第４のＲＦ信号ＲＦ４を第４のＡＣ結合部１０５に出力し、分割受光素子１０１−Ｃは第３のＲＦ信号ＲＦ３を第３のＡＣ結合部１０４に出力し、分割受光素子１０１−Ｄは第４のＲＦ信号ＲＦ４を第２のＡＣ結合部１０３に出力する。
【００３２】
第１〜第４のＡＣ結合部１０２〜１０５は、たとえばキャパシタにより構成され、光ピックアップ（ＯＰＵ）の受光素子１０１から出力される、トラッキング誤差に応じて相互の位相差（時間差）が変化する、第１・第２・第３・第４のＲＦ信号ＲＦ１〜４の直流成分をそれぞれ除去する。
【００３３】
第１の加算器１０６は、第１のＡＣ結合部１０２で直流成分が除去された第１のＲＦ信号１と第３のＡＣ結合部１０４で直流（ＤＣ）成分が除去された第３のＲＦ信号ＲＦ３とを加算して、第１のＧＣＡ１０８に出力する。
【００３４】
第２の加算器１０７は、第２のＡＣ結合部１０３で直流成分が除去された第２のＲＦ信号２と第４のＡＣ結合部１０５で直流（ＤＣ）成分が除去された第４のＲＦ信号ＲＦ４とを加算して、第２のＧＣＡ１０９に出力する。
【００３５】
第１のＧＣＡ１０８は、第１の加算器１０６の出力信号を光ピックアップ（ＯＰＵ）の受光素子１０１の出力レベルのばらつきに応じてレベル調整し第１のＡＡＦ１１０に出力する。
【００３６】
第２のＧＣＡ１０９は、第２の加算器１０７の出力信号を光ピックアップ（ＯＰＵ）の受光素子１０１の出力レベルのばらつきに応じてレベル調整し第２のＡＡＦ１１１に出力する。
【００３７】
第１のＡＡＦ１１０は、第１のＧＣＡ１０８の出力の帯域を制限し、帯域外成分の折り返しを防止し、第１の増幅器１１２に出力する。
【００３８】
第２のＡＡＦ１１１２は、第２のＧＣＡ１０９の出力の帯域を制限し、帯域外成分の折り返しを防止し、第２の増幅器１１３に出力する。
【００３９】
第１および第２のＡＡＦ１１０，１１１は、折り返しを防止するためのものであり、本実施形態においては２次ＬＰＦを用いた。次数は任意である。
ＡＡＦ１１０，１１１のカットオフ周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ，最外周またはシーク目標半径をｒｏ、かつ[ｒｏ＞ｒｉ]、とする場合、半径ｒｉにおけるＲＦ最高繰り返し周波数（Ｂｌｕ-ｒａｙでは２Ｔ=ｆｃｃｋ/４,ＤＶＤ/ＣＤでは３Ｔ=ｆｃｃｋ／６，ｆｃｃｋ：チャネルクロック周波数)のｒｏ／ｒｉ倍(１２cmディスクでは２.４倍)よりも高く定められることが望ましい。
その理由は、ディスクの最内周から最外周へのフル・シーク動作においても、ＴＥ信号を適正に検出するためである。
【００４０】
第１の増幅器１１２は、第１のＡＡＦ１１０の出力を所定のレベルまで増幅し、第１の微分器１１４に出力する。
【００４１】
第２の増幅器１１３は、第２のＡＡＦ１１１の出力を所定のレベルまで増幅し、第２の微分器１１５に出力する。
【００４２】
第１および第２の増幅器１１２，１１３は、後段のＡＤＣ１１６，１１７の入力に対してオーバースケール効果を与えるものである。
第１および第２の増幅器１１２，１１３のゲイン（利得）は、ＡＤＣ１１６，１１７の入力振幅がフルスケールを超過する振幅となるように定められる。
その目的は、Ａ／Ｄ変換器のオーバースケールリミット効果を用いて、振幅変動成分を除去すると共に、量子化分解能を有効利用し、低ビット（bit）数のＡ／Ｄ変換器を用いるためである。等価的には、位相差情報の抽出に関して重要なゼロクロス近傍にのみ、量子化分解能を割り当てるものである。
なお、第１および第２の増幅器１１２，１１３は、それぞれ第１および第２のＧＣＡ１０８，１０９に結合されてもよい。
【００４３】
第１の微分器１１４は、第１の増幅器１１２の出力のＤＣ成分を除去し、微分して第１のＡＤＣ１１６に出力する。
【００４４】
第２の微分器１１５は、第１の増幅器１１３の出力のＤＣ成分を除去し、微分して第２のＡＤＣ１１７に出力する。
【００４５】
第１および第２の微分器１１４，１１５は、前段までのＤＣオフセットを除去すると共に、微分特性を与え、後段の、検出感度が微分特性を有する位相復調器の、復調Ｓ／Ｎ比を良好ならしめるためのものである。第１および第２の微分器１１４，１１５は１次のハイパスフィルタ（ＨＰＦ）により構成可能である。
【００４６】
第１のＡＤＣ１１６は、第１の微分器１１４の出力を振幅制限しサンプリングし量子化してヒルベルト変換器１１８に出力する。
【００４７】
第２のＡＤＣ１１７は、第１の微分器１１５の出力を振幅制限しサンプリングし量子化して遅延回路１１９に出力する。
【００４８】
第１および第２のＡＤＣ１１６，１１７は、同一のサンプリングクロックＣＬＫで駆動される。このサンプリングクロックＣＬＫは、ＲＦに対して非同期でよい。ＡＤＣ１１６，１１７のサンプリング周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ，最外周またはシーク目標半径をｒｏ、かつ[ｒｏ＞ｒｉ]、とする場合、半径ｒｉにおけるＲＦ最高繰り返し周波数(Ｂｌｕ-ｒａｙでは２Ｔ=ｆｃｃｋ／４，ＤＶＤ／ＣＤでは３Ｔ=ｆｃｃｋ／６，ｆｃｃｋ：チャネルクロック周波数)の２＊（ｒｏ／ｒｉ）倍(１２cmディスクでは４.８倍)よりも高く定められることが望ましい。
その理由は、ディスクの最内周から最外周へのフル・シーク動作においても、ＴＥ信号を適正に検出するためである。
本実施形態において、ＡＤＣ１１６，１１７は１bitラッチドコンパレータにより代替可能である。
【００４９】
ヒルベルト変換器１１８は、第１（または第２）のＡＤＣ１１６（またはＡＤＣ１１７）の出力を、信号成分の周期と無関係に９０度位相シフトし、その結果を位相比較器としての相互相関器１２２に出力する。
【００５０】
遅延回路１１９は、第２(または第１)のＡＤＣ１１７（またはＡＤＣ１１６）の出力を、ヒルベルト変換器１１８の遅延量に一致するように遅延させ相互相関器１２２に出力する。
【００５１】
遅延回路１２０は、総和回路１２１の出力を、ヒルベルト変換器１１８の遅延量に一致するように遅延させ自己相関器１２３に出力する。
【００５２】
遅延回路１１９，１２０は、ヒルベルト変換器１１８に等しい振幅周波数特性を持つバンドパスフィルタ（ＢＰＦ）により構成可能である。
【００５３】
また、ヒルベルト変換器に代えて第１のＦＩＲフィルタを、また、遅延回路のＢＰＦに代えて第２のＦＩＲフィルタを持ち、第１と第２のＦＩＲフィルタの出力信号の位相差は、信号周期と無関係に９０度であるように構成することも可能である。
特に、第１のＦＩＲフィルタの位相シフト量は信号周期と無関係に＋４５度（または−４５度）であり、第２のＦＩＲフィルタの位相シフト量は信号周期と無関係に−４５度（または＋４５度）であるように構成することが可能である。
この場合のＦＩＲフィルタのインパルス応答とタップ係数の例を図２から図５に示す。
【００５４】
なお、図２は、位相シフト量が信号周期と無関係に＋４５度であるＦＩＲフィルタのＴＡＰ係数(≡インパルス応答)を示す図である。
図３は、位相シフト量が信号周期と無関係に＋４５度であるＦＩＲフィルタのＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
図４は、位相シフト量が信号周期と無関係に−４５度であるＦＩＲフィルタのＴＡＰ係数(≡インパルス応答)を示す図である。
図５は、位相シフト量が信号周期と無関係に−４５度であるＦＩＲフィルタのＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
【００５５】
総和回路１２１は、ＡＤＣ１１６の出力およびＡＤＣ１１７の出力の総和を求める。総和回路１２１の出力は、遅延回路１２０を介して自己相関器１２３に入力される。
【００５６】
相互相関器１２２は、ヒルベルト変換器１１８の出力と遅延回路１１９の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣを演算し、その結果を正規化回路１２５に出力する。
【００５７】
図６は、本実施形態に係る相関器の構成例を示す回路図である。
図６の相関器３００は、イネーブル信号生成部３１０、デジタル乗算器３２０、アキュムレータ３３０、および出力部３４０により構成されている。
なお、図６において、分周クロックＣＬＫ２は、分周器１２８で周波数ｆｓのクロックＣＬＫをＮ分周した周波数ｆｓ／Ｎのクロックである。
【００５８】
イネーブル信号生成部３１０は、クロックＣＬＫに同期して分周クロックＣＬＫ２をラッチするラッチ３１１、クロックＣＬＫに同期してラッチ３１１の出力をラッチするラッチ３１２、および正入力に供給されるラッチ３１１の出力と負入力に供給されるラッチ３１２の出力との論理演算によりイネーブル信号（パルス）ＥＮＳを生成するゲート回路３１３を有する。
【００５９】
デジタル乗算器３２０は、クロックＣＬＫに同期して入力Ａ（たとえばヒルベルト変換器の出力信号）をラッチするラッチ３２１、クロックＣＬＫに同期して入力部（たとえば遅延回路の出力信号）をラッチするラッチ３２２、ラッチ３２１，３２２にラッチされた入力ＡとＢとを乗算する乗算器３２３、およびクロックＣＬＫに同期して乗算器３２３の出力をラッチしアキュムレータ３３０に出力するラッチ３２４を有する。
【００６０】
アキュムレータ３３０は、加算器３３１、イネーブル信号ＥＮＳに応じてデジタル乗算器３２０の出力または加算器３３１のいずれかを選択して出力するマルチプレクサ３３２、クロックＣＬＫに同期してマルチプレクサ３３２の出力をラッチするラッチ３３３、およびラッチ３３３の出力を（１／Ｎ）して出力部３４０に出力する正規化（除算）回路３３４を有する。
加算器３３１は、デジタル乗算器３２０の出力とラッチ３３３の出力を加算する。
【００６１】
出力部３４０は、ラッチ３４１、およびイネーブル信号ＥＮＳに応じてアキュムレータ３３０の出力またはラッチ３４１の出力のいずれかを選択してラッチ３４１に出力するマルチプレクサ３４２を有する。
ラッチ３４１は、クロックＣＬＫに同期してマルチプレクサ３４２の出力をラッチし相関器出力信号として出力する。
【００６２】
自己相関器１２３は、総和回路１２１の出力の自己相関係数ＡＣ０を計算する。
自己相関器１２３は、たとえば乗算器と、この乗算器出力を累積加算しホールドし固定係数で正規化(除算)する積分器により構成可能である。
乗算器は、平衡変調器(Balanced-Modulator)、あるいは排他的論理和(Exclusive-OR)回路により代替可能である。
【００６３】
利得回路１２４は、自己相関器１２３の出力を所定の利得で増幅して正規化回路１２５に出力する。
利得回路１２４においては、自己相関係数ＡＣ０に、メディア(ディスク)の種類に応じた適切な固定係数（本実施例では、ＢＤ・ＣＤは２、ＤＶＤは４とされる。）を掛け、総和の２乗包絡線信号（エンベロープ信号）ＥＮＶを生成する。
【００６４】
正規化回路１２５は、相関器１２２の出力を、自己相関器１２３、利得回路１２４で得られたエンベロープ信号で正規化する（除算する）。総和のエンベロープ信号に代えて、絶対値信号で正規化しても良い。
正規化回路１２５は、基本的に、逆数を計算するＬＵＴ(Look Up Table)と乗算器で構成可能である。さらに正規化回路１２５は、信号欠陥(ディフェクト)等によるゼロ割り発散を防止するため、エンベロープ信号レベルに対し、下限リミッタを有することが好ましい。
【００６５】
図７は、本実施形態に係る正規化回路の構成例を示す回路図である。
図７の正規化回路４００は、イネーブル信号生成部４１０、分子データ入力部４２０、分母データ入力部４３０、下限リミッタ４４０、ルックアップテーブル（ＬＵＴ）４５０、タイミング調整部４６０，４７０、乗算器４８０、および出力部４９０を有する。
なお、相関器の場合と同様に、図７において、分周クロックＣＬＫ２は、分周器１２８で周波数ｆｓのクロックＣＬＫをＮ分周した周波数ｆｓ／Ｎのクロックである。
【００６６】
イネーブル信号生成部４１０は、クロックＣＬＫに同期して分周クロックＣＬＫ２をラッチするラッチ４１１、クロックＣＬＫに同期してラッチ４１１の出力をラッチするラッチ４１２、および正入力に供給されるラッチ４１１の出力と負入力に供給されるラッチ４１２の出力との論理演算によりイネーブル信号（パルス）ＥＮＳを生成するゲート回路４１３を有する。
【００６７】
分子データ入力部４２０は、ラッチ４２１、およびイネーブル信号ＥＮＳに応じて分子データＮまたはラッチ４２１の出力のいずれかを選択してラッチ４２１に出力するマルチプレクサ４２２を有する。
ラッチ４２１は、クロックＣＬＫに同期してマルチプレクサ４２２の出力をラッチしタイミング調整部４６０に出力する。
【００６８】
分母データ入力部４３０は、ラッチ４３１、およびイネーブル信号ＥＮＳに応じて分母データＤＮまたはラッチ４３１の出力のいずれかを選択してラッチ４３１に出力するマルチプレクサ４３２を有する。
ラッチ４３１は、クロックＣＬＫに同期してマルチプレクサ４３２の出力をラッチし下限リミッタ４４０に出力する。
【００６９】
下限リミッタ４４０は、Ａ入力である分母データ入力部４３０の出力がＢ入力（しきい値
Ｖｔｈ）以上である場合にイネーブル信号をアクティブとする比較制御部４４１、およびイネーブル信号がアクティブのとき分母データ入力部４３０の出力を選択して、ＬＵＴ４５０に出力するマルチプレクサ４４２を有する。
【００７０】
ＬＵＴ４５０は、逆数を演算するためのログ演算部４５１、反転器４５２、およびべき乗器４５３を含むＲＯＭルックアップテーブルである。
【００７１】
タイミング調整部４６０は、ラッチ４６１、およびイネーブル信号ＥＮＳに応じて分子データ入力部４２０の出力またはラッチ４６１の出力のいずれかを選択してラッチ４６１に出力するマルチプレクサ４６２を有する。
ラッチ４６１は、クロックＣＬＫに同期してマルチプレクサ４６２の出力をラッチし乗算器４８０に出力する。
【００７２】
タイミング調整部４７０は、ラッチ４７１、およびイネーブル信号ＥＮＳに応じてＬＵＴ４５０の出力またはラッチ４７１の出力のいずれかを選択してラッチ４７１に出力するマルチプレクサ４７２を有する。
ラッチ４７１は、クロックＣＬＫに同期してマルチプレクサ４７２の出力をラッチし乗算器４８０に出力する。
【００７３】
乗算器４８０は、タイミング調整部４６０のよる分子データとタイミング調整部４７０による分母データの逆数を乗算し出力部４９０に出力する。
【００７４】
出力部４９０は、ラッチ４９１、およびイネーブル信号ＥＮＳに応じて乗算器４８０の出力またはラッチ４９１の出力のいずれかを選択してラッチ４９１に出力するマルチプレクサ４９２を有する。
ラッチ４９１は、クロックＣＬＫに同期してマルチプレクサ４９２の出力をラッチし正規化回路の出力信号として出力する。
【００７５】
この正規化回路(Normalizer)は、前述したように、逆数を計算するＬＵＴ（ルックアップテーブル）と乗算器により構成される。正規化回路においては、ディフェクト等により信号が欠落するとゼロ割り発散が生じるので、図７に示すように、分母入力(Denominator)には下限リミッタを備える必要がある。この下限リミッタは、ＬＵＴに反映されていても良い。
【００７６】
module lowlim(in,vth,out);
input (N:0) in;
input (N:0) vth;
output (N:0) out;
if (in < vth)
assign out=vth; 
else
assign out=in;
endmodule
【００７７】
下限値(図７ではＶｔｈ)は、たとえば、ＥＮＶ定常レベルの１/８とされる。
【００７８】
ＤＡＣ１２６は、正規化回路１２５の出力をデジタル信号からアナログ信号に変換する。
【００７９】
ＬＰＦ１２７は、ＤＡＣ１２６の出力を平滑化してＴＥ信号として出力する。
【００８０】
次に、上記構成による動作を説明する。
【００８１】
受光素子１０１において、４分割され、分割受光素子１０１−Ａから第１のＲＦ信号ＲＦ１が第１のＡＣ結合部１０２に出力される。同様にして、分割受光素子１０１−Ｂから第４のＲＦ信号ＲＦ４が第４のＡＣ結合部１０５に出力され、分割受光素子１０１−Ｃから第３のＲＦ信号ＲＦ３が第３のＡＣ結合部１０４に出力され、分割受光素子１０１−Ｄから第４のＲＦ信号ＲＦ４が第２のＡＣ結合部１０３に出力される。
【００８２】
第１〜第４のＡＣ結合部１０２〜１０５では、光ピックアップ（ＯＰＵ）の受光素子１０１から出力される、トラッキング誤差に応じて相互の位相差（時間差）が変化する、第１・第２・第３・第４のＲＦ信号ＲＦ１〜４の直流成分がそれぞれ除去される。
そして、第１の加算器１０６において、第１のＡＣ結合部１０２で直流成分が除去された第１のＲＦ信号１と第３のＡＣ結合部１０４で直流（ＤＣ）成分が除去された第３のＲＦ信号ＲＦ３とが加算され、第１のＧＣＡ１０８に出力する。
また、第２の加算器１０７において、第２のＡＣ結合部１０３で直流成分が除去された第２のＲＦ信号２と第４のＡＣ結合部１０５で直流（ＤＣ）成分が除去された第４のＲＦ信号ＲＦ４とが加算して、第２のＧＣＡ１０９に出力される。
【００８３】
第１のＧＣＡ１０８では、第１の加算器１０６の出力信号が光ピックアップ（ＯＰＵ）の受光素子１０１の出力レベルのばらつきに応じてレベル調整され、第１のＡＡＦ１１０に出力される。同様に、第２のＧＣＡ１０９では、第２の加算器１０７の出力信号が光ピックアップ（ＯＰＵ）の受光素子１０１の出力レベルのばらつきに応じてレベル調整され、第２のＡＡＦ１１１に出力される。
【００８４】
第１のＡＡＦ１１０においては、第１のＧＣＡ１０８の出力の帯域が制限され、帯域外成分の折り返しが防止されて、第１の増幅器１１２で増幅作用を受けて第１の微分器１１４に出力される。また、第２のＡＡＦ１１１２においては、第２のＧＣＡ１０９の出力の帯域が制限され、帯域外成分の折り返しが防止されて、第２の増幅器１１３で増幅作用を受けて第２の微分器１１５に出力される。
【００８５】
第１の微分器１１４では、第１の増幅器１１２の出力のＤＣ成分が除去され、微分されて第１のＡＤＣ１１６に出力される。また、第２の微分器１１５では、第２の増幅器１１３の出力のＤＣ成分が除去され、微分されて第２のＡＤＣ１１７に出力される。
【００８６】
そして、第１のＡＤＣ１１６で、第１の微分器１１４の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号としてヒルベルト変換器１１８に出力される。
同様に、第２のＡＤＣ１１７で、第２の微分器１１５の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として遅延回路１１９に出力される。
【００８７】
ヒルベルト変換器１１８においては、第１のＡＤＣ１１６の出力が、信号成分の周期と無関係に９０度位相シフトされ、その結果が相互相関器１２２に出力される。
また、遅延回路１１９では、第２のＡＤＣ１１７の出力が、ヒルベルト変換器１１８の遅延量に一致するように遅延されて相互相関器１２２に出力される。
これらと並行して、総和回路１２１において第１のＡＤＣ１１６の出力と第２のＡＤＣ１１７の出力の総和がとられ、その出力が遅延回路１２０でヒルベルト変換器１１８の遅延量に一致するように遅延されて自己相関器１２３に出力される。
【００８８】
相互相関器１２２では、ヒルベルト変換器１１８の出力と遅延回路１１９の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣが演算され、その結果が正規化回路１２５に出力される。
また、自己相関器１２３では、総和回路１２１の出力の自己相関係数ＡＣ０が計算され、利得回路１２４に出力される。
そして、利得回路１２４においては、自己相関係数ＡＣ０に、メディア(ディスク)の種類に応じた適切な固定係数が掛け合わされて、総和の２乗包絡線信号ＥＮＶが生成されて正規化回路１２５に出力される。
【００８９】
正規化回路１２５においては、相互相関器１２２の出力が、自己相関器１２３、利得回路１２４で得られたエンベロープ信号で正規化される（除算される）。
そして、ＤＡＣ１２６において、正規化回路１２５の出力がデジタル信号からアナログ信号に変換され、ＬＰＦ１２７で平滑化されＴＥ信号として出力される。
すなわち、正規化回路１２５の出力は、ＤＡＣ１２６によりアナログに変換され、ポストフィルタ（Post Filter(ＬＰＦ)）で平滑され、イメージ成分を除去された後、ＤＰＤトラッキングエラー信号ＴＥoutとして、図示しないトラッキングサーボ制御装置に送られる。
【００９０】
第１の実施形態のＴＥ検出装置によれば、ＤＰＤ方式のＴＥ検出装置は、高速高精度のデジタル回路として実現可能である。より具体的な効果については、後で詳述する。
【００９１】
＜第２実施形態＞
図８は、本発明の第２の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【００９２】
本第２の実施形態に係るＴＲ検出装置１００Ａが第１の実施形態に係るＴＥ検出装置１００と異なる点は、以下の点にある。
第１のＡＤＣ１１６の出力側に第１のヒルベルト変換器１１８−１と第１の遅延回路１１９−１が接続され、第２のＡＤＣ１１７の出力側に第２のヒルベルト変換器１１８−２と第２の遅延回路１１９−２が接続されている。
そして、第１のヒルベルト変換器１１８−１の出力と第２の遅延回路１１９−２の出力との相互相関を演算する第１の相互相関器１２２−１、および第２のヒルベルト変換器１１８−２の出力と第１の遅延回路１１９−１の出力との相互相関を演算する第２の相互相関器１２２−２が設けられている。
さらに、第１の相互相関器１２２−１の出力と第２の相互相関器１２２−２の出力とを減算処理を行い差分を得る減算器１２９が設けられ、この減算器１２９の出力が正規化回路１２５の分子データとして入力される。
また、総和回路１２１Ａは、第１の遅延回路１１９−１の出力と第２の遅延回路１１９−２の出力の総和を求める。
【００９３】
この場合、第１のヒルベルト変換器１１８−１と第１の遅延回路１１９−１、並びに、第２のヒルベルト変換器１１８−２と第２の遅延回路１１９−２は、図９に示すような櫛形にインターリーブされた２系統の独立したＴＡＰ引出しと出力(Ｉ,Ｑ)を有する、単一のＦＩＲフィルタにより構成することができ、実装における回路規模を削減することができる。
【００９４】
図９は、本実施形態に係るヒルベルトＩＱフィルタ２００の構成例を示す回路図である。
図１０は、本実施形態のヒルベルト変換器のＴＡＰ係数(≡インパルス応答)を示す図である。
図１１は、本実施形態のヒルベルト変換器のＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
図１２は、本実施形態のバンドパスフィルタのＴＡＰ係数(≡インパルス応答)を示す図である。
図１３は、本実施形態のバンドパスフィルタのＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
【００９５】
図９に示すように、ヒルベルトＩＱフィルタ２００のＱ出力はヒルベルト変換特性を持つ。ヒルベルト（Hilbert）変換の周波数伝達関数は、下記の式で表される。
【００９６】
［数１］
H(ω)＝e-π/２(ω＞0)／H(ω)＝0 (ω=0，２πfs/２)／H(ω)＝-e-π/２(ω＜0)
【００９７】
つまり、信号周期とは関係なく、９０°（π/２）の位相シフトを与える。振幅特性は、ＤＣとナイキスト（Nyquist）周波数(ｆｓ／２)にヌル（Null）を持つ、バンドパス特性とする。
【００９８】
本ヒルベルト変換器のタップ（ＴＡＰ）係数は、図１０および図１１に示すように、センタタップ（ＴＡＰ）を中心に正負逆の符号を持つ点対称の係数プロファイルとなる。ゆえに、本ヒルベルト(Hilbert)変換器は、因果律の観点から、アナログ実装では物理的に実現不可能である。
【００９９】
また、図９に示すように、ヒルベルトＩＱフィルタ２００のＩ出力は、Ｑ出力と同一振幅特性のバンドパス特性にする。遅延量はＱ出力に等しく設計される。
本バンドパスフィルタのタップ（ＴＡＰ）係数は、図１２および図１３に示すように、センタタップ（ＴＡＰ）を中心とする線対称の係数プロファイルになる。ゆえに、本ＢＰＦは、因果律の観点から、アナログ実装では物理的に実現不可能である。
【０１００】
また、本実施形態の振幅特性を、ＤＣとナイキスト（Nyquist）周波数（ｆｓ／２）にヌル（Null）を持つバンドパス特性とする。さらに、ハーフナイキスト（Half-Nyquist）周波数(ｆｓ／４)を中心に線対称な振幅特性とする。すると、上記の図９および図１０、図１１のように、１ＴＡＰおきにゼロＴＡＰを持ち、かつ、ヒルベルト（Hirbert）変換器とＢＰＦのＴＡＰ配置は相補的になる。
したがって、図９に示すように、ヒルベルト変換器１１８−１と遅延回路１１９−１、名並びに、ヒルベルト変換器１１８−２と遅延回路１１９−２、は、櫛形にインターリーブされた２系統の独立したＴＡＰ引出し２１０，２２０と出力(Ｉ,Ｑ)２３０を有する、単一のＦＩＲフィルタにより構成することができ、実装における回路規模を削減することができる。
【０１０１】
このような構成においても、ＤＰＤ方式のＴＥ検出装置を、高速高精度のデジタル回路として実現可能である。
【０１０２】
＜第３実施形態＞
図１４は、本発明の第３の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【０１０３】
本第３の実施形態に係るＴＥ検出装置５００は、たとえば光ディスクの光ピックアップ（ＯＰＵ）に配置される受光素子５０１、第１〜第４のＡＣ結合部５０２〜５０４、第１〜第４のＧＣＡ（可変利得部）５０６〜５０９、第１〜第４のＡＡＦ５１０〜５１３、第１〜第４の増幅器５１４〜５１７、第１〜第４の微分器５１８〜５２１、クロック発生器５２２、第１〜第４のＡＤＣ５２３〜５２６、第１および第２のヒルベルト(Hilbert)変換器５２７，５２８、第１および第２の遅延回路５２９，５３０、遅延回路５３１、総和回路５３２、第１および第２の相互相関器５３３，５３４、加算器５３５、自己相関器５３６、利得回路５３７、正規化回路５３８、ＤＡＣ５３９、ＬＰＦ５４０、および分周器５４１を有する。
【０１０４】
受光素子５０１は、４分割され、分割受光素子５０１−Ａは第１のＲＦ信号ＲＦ１を第１のＡＣ結合部５０２に出力し、分割受光素子５０１−Ｂは第４のＲＦ信号ＲＦ４を第４のＡＣ結合部５０５に出力し、分割受光素子５０１−Ｃは第３のＲＦ信号ＲＦ３を第３のＡＣ結合部５０４に出力し、分割受光素子５０１−Ｄは第４のＲＦ信号ＲＦ４を第２のＡＣ結合部５０３に出力する。
【０１０５】
第１〜第４のＡＣ結合部５０２〜５０５は、たとえばキャパシタにより構成され、光ピックアップ（ＯＰＵ）の受光素子１０１から出力される、トラッキング誤差に応じて相互の位相差（時間差）が変化する、第１・第２・第３・第４のＲＦ信号ＲＦ１〜４の直流成分をそれぞれ除去する。
【０１０６】
第１のＧＣＡ５０６は、第１のＡＣ結合部５０２の出力信号を光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整し第１のＡＡＦ５１０に出力する。
【０１０７】
第２のＧＣＡ５０７は、第２のＡＣ結合部５０３の出力信号を光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整し第２のＡＡＦ５１１に出力する。
【０１０８】
第３のＧＣＡ５０８は、第３のＡＣ結合部５０４の出力信号を光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整し第３のＡＡＦ５１２に出力する。
【０１０９】
第４のＧＣＡ５０９は、第４のＡＣ結合部５０５の出力信号を光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整し第４のＡＡＦ５１３に出力する。
【０１１０】
第１のＡＡＦ５１０は、第１のＧＣＡ５０６の出力の帯域を制限し、帯域外成分の折り返しを防止し、第１の増幅器５１４に出力する。
【０１１１】
第２のＡＡＦ５１１は、第２のＧＣＡ５０７の出力の帯域を制限し、帯域外成分の折り返しを防止し、第２の増幅器５１５に出力する。
【０１１２】
第３のＡＡＦ５１２は、第３のＧＣＡ５０８の出力の帯域を制限し、帯域外成分の折り返しを防止し、第３の増幅器５１６に出力する。
【０１１３】
第４のＡＡＦ５１３は、第４のＧＣＡ５０９の出力の帯域を制限し、帯域外成分の折り返しを防止し、第４の増幅器５１７に出力する。
【０１１４】
第１〜第４のＡＡＦ５１０〜５１３は、前述した第１および第２の実施形態と同様に折り返しを防止するためのものであり、本代実施形態においては２次ＬＰＦを用いた。次数は任意である。
ＡＡＦ５１０〜５１３のカットオフ周波数は、前述した第１および第２の実施形態と同様に、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ，最外周またはシーク目標半径をｒｏ、かつ［ｒｏ＞ｒｉ］、とする場合、半径ｒｉにおけるＲＦ最高繰り返し周波数（Ｂｌｕ-ｒａｙでは２Ｔ=ｆｃｃｋ／４,ＤＶＤ／ＣＤでは３Ｔ=ｆｃｃｋ／６，ｆｃｃｋ：チャネルクロック周波数)のｒｏ／ｒｉ倍(１２cmディスクでは２.４倍)よりも高く定められることが望ましい。
その理由は、ディスクの最内周から最外周へのフル・シーク動作においても、ＴＥ信号を適正に検出するためである。
【０１１５】
第１の増幅器５１４は、第１のＡＡＦ５１０の出力を所定のレベルまで増幅し、第１の微分器５１８に出力する。
【０１１６】
第２の増幅器５１５は、第２のＡＡＦ５１１の出力を所定のレベルまで増幅し、第２の微分器５１９に出力する。
【０１１７】
第３の増幅器５１６は、第３のＡＡＦ５１２の出力を所定のレベルまで増幅し、第３の微分器５２０に出力する。
【０１１８】
第４の増幅器５１７は、第４のＡＡＦ５１３の出力を所定のレベルまで増幅し、第４の微分器５２１に出力する。
【０１１９】
第１〜第４の増幅器５１４〜５１７は、前述と同様に、後段のＡＤＣ５２３〜５２６の入力に対してオーバースケール効果を与えるものである。
第１〜第４の増幅器５１４〜５１７のゲイン（利得）は、ＡＤＣ５２３〜５２６の入力振幅がフルスケールを超過する振幅となるように定められる。
その目的は、Ａ／Ｄ変換器のオーバースケールリミット効果を用いて、振幅変動成分を除去すると共に、量子化分解能を有効利用し、低bit数のＡ／Ｄ変換器を用いるためである。等価的には、位相差情報の抽出に関して重要なゼロクロス近傍にのみ、量子化分解能を割り当てるものである。
なお、第１〜第４の増幅器５１４〜５１７は、それぞれ第１〜第４のＧＣＡ５０６〜５０９に結合されてもよい。
【０１２０】
第１の微分器５１８は、第１の増幅器５１４の出力のＤＣ成分を除去し、微分して第１のＡＤＣ５２３に出力する。
【０１２１】
第２の微分器５１９は、第２の増幅器５１５の出力のＤＣ成分を除去し、微分して第２のＡＤＣ５２４に出力する。
【０１２２】
第３の微分器５２０は、第３の増幅器５１６の出力のＤＣ成分を除去し、微分して第３のＡＤＣ５２５に出力する。
【０１２３】
第４の微分器５２１は、第４の増幅器５１７の出力のＤＣ成分を除去し、微分して第４のＡＤＣ５２６に出力する。
【０１２４】
第１〜第４の微分器５１８〜５２１は、前述と同様に、前段までのＤＣオフセットを除去すると共に、微分特性を与え、後段の、検出感度が微分特性を有する位相復調器の、復調Ｓ／Ｎ比を良好ならしめるためのものである。第１〜第４の微分器５１８〜５２１は１次のハイパスフィルタ（ＨＰＦ）により構成可能である。
【０１２５】
第１のＡＤＣ５２３は、第１の微分器５１８の出力を振幅制限しサンプリングし量子化して第１のヒルベルト変換器５２７に出力する。
【０１２６】
第２のＡＤＣ５２４は、第２の微分器５１９の出力を振幅制限しサンプリングし量子化して第１の遅延回路５２９に出力する。
【０１２７】
第３のＡＤＣ５２５は、第３の微分器５２０の出力を振幅制限しサンプリングし量子化して第２のヒルベルト変換器５２８に出力する。
【０１２８】
第４のＡＤＣ５２６は、第４の微分器５２１の出力を振幅制限しサンプリングし量子化して第２の遅延回路５３０に出力する。
【０１２９】
第１〜第４のＡＤＣ５２３〜５２６は、前述と同様に、同一のサンプリングクロックＣＬＫで駆動される。このサンプリングクロックＣＬＫは、ＲＦに対して非同期でよい。第１〜第４のＡＤＣ５２３〜５２６のサンプリング周波数は、記録媒体である光ディスクの最内周またはシーク開始半径をｒｉ，最外周またはシーク目標半径をｒｏ、かつ［ｒｏ＞ｒｉ］、とする場合、半径ｒｉにおけるＲＦ最高繰り返し周波数（Ｂｌｕ-ｒａｙでは２Ｔ=ｆｃｃｋ/４,ＤＶＤ/ＣＤでは３ｔ=ｆｃｃｋ/６,ｆｃｃｋ：チャネルクロック周波数）の２＊（ｒｏ／ｒｉ）倍（１２cmディスクでは４．８倍)よりも高く定められることが望ましい。
その理由は、ディスクの最内周から最外周へのフル・シーク動作においても、ＴＥ信号を適正に検出するためである。
本実施形態において、第１〜第４のＡＤＣ５２３〜５２６は１bitラッチドコンパレータにより代替可能である。
【０１３０】
第１のヒルベルト変換器５２７は、第１のＡＤＣ５２３の出力を、信号成分の周期と無関係に９０度位相シフトし、その結果を第１の相互相関器５３３に出力する。
【０１３１】
第１の遅延回路５２９は、第２のＡＤＣ５２４の出力を、第１のヒルベルト変換器５２７の遅延量に一致するように遅延させ第１の相互相関器５３３に出力する。
【０１３２】
第２のヒルベルト変換器５２８は、第３のＡＤＣ５２５の出力を、信号成分の周期と無関係に９０度位相シフトし、その結果を第２の相互相関器５３４に出力する。
【０１３３】
第２の遅延回路５３０は、第４のＡＤＣ５２６の出力を、第２のヒルベルト変換器５２８の遅延量に一致するように遅延させ第２の相互相関器５３４に出力する。
【０１３４】
遅延回路５３１は、総和回路５３２の出力を、第１および第２のヒルベルト変換器５２７，５２８の遅延量に一致するように遅延させ自己相関器５３６に出力する。
【０１３５】
遅延回路５２９〜５３１は、第１および第２のヒルベルト変換器５２７，５２８に等しい振幅周波数特性を持つバンドパスフィルタ（ＢＰＦ）により構成可能である。
【０１３６】
なお、前述した第１および第２の実施形態と同様に、第１および第２のヒルベルト変換器５２７，５２８は、直交したＩ（同相成分），Ｑ（直交成分）２つの出力を持つＦＩＲフィルタにより構成可能である。
【０１３７】
また、ヒルベルト変換器に代えて第１のＦＩＲフィルタを、また、遅延回路のＢＰＦに代えて第２のＦＩＲフィルタを持ち、第１と第２のＦＩＲフィルタの出力信号の位相差は、信号周期と無関係に９０度であるように構成することも可能である。
特に、第１のＦＩＲフィルタの位相シフト量は信号周期と無関係に＋４５度（または−４５度）であり、第２のＦＩＲフィルタの位相シフト量は信号周期と無関係に−４５度（または＋４５度）であるように構成することが可能である。
【０１３８】
総和回路５３２は、ＡＤＣ５２３〜５２６の出力の総和を求める。総和回路５３２の出力は、遅延回路５３１を介して自己相関器５３６に入力される。
【０１３９】
第１の相互相関器５３３は、第１のヒルベルト変換器５２７の出力と第１の遅延回路５２９の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣ１を演算し、その結果を加算器５３５に出力する。
【０１４０】
第２の相互相関器５３４は、第２のヒルベルト変換器５２８の出力と第２の遅延回路５３０の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣ２を演算し、その結果を加算器５３５に出力する。
【０１４１】
加算器５３５は、第１の相互相関器５３３の出力と第２の相互相関器５３４の出力を加算して正規化回路５３８に出力する。
【０１４２】
なお、第１および第２の相互相関器５３３，５３４は、図６の回路が適用可能である。
【０１４３】
自己相関器５３６は、総和回路５３２の出力の自己相関係数ＡＣ０を計算する。
自己相関器５３６は、たとえば乗算器と、この乗算器出力を[累積加算しホールドし固定係数で正規化(除算)]する積分器により構成可能である。
乗算器は、平衡変調器(Balanced-Modulator)、あるいは排他的論理和(Exclusive-OR)回路により代替可能である。
【０１４４】
利得回路５３７は、自己相関器５３６の出力を所定の利得で増幅して正規化回路５３８に出力する。
利得回路５３７においては、自己相関係数ＡＣ０に、メディア(ディスク)の種類に応じた適切な固定係数（本実施例では、ＢＤ・ＣＤは２、ＤＶＤは４とされる。）を掛け、総和の２乗包絡線信号（エンベロープ信号）ＥＮＶを生成する。
【０１４５】
正規化回路５３８は、加算器５３５の出力を、自己相関器５３６、利得回路５３７で得られたエンベロープ信号で正規化する（除算する）。総和のエンベロープ信号に代えて、絶対値信号で正規化しても良い。
正規化回路５３８は、基本的に、逆数を計算するＬＵＴ(Look Up Table)と乗算器で構成可能である。さらに正規化回路５３８は、信号欠陥(ディフェクト)等によるゼロ割り発散を防止するため、エンベロープ信号レベルに対し、下限リミッタを有することが好ましい。
【０１４６】
なお、正規化回路５３８は、図７の回路が適用可能である。
【０１４７】
ＤＡＣ５３９は、正規化回路５３８の出力をデジタル信号からアナログ信号に変換する。
【０１４８】
ＬＰＦ５４０は、ＤＡＣ５３９の出力を平滑化してＴＥ信号として出力する。
【０１４９】
次に、上記構成による動作を説明する。
【０１５０】
受光素子５０１において、４分割され、分割受光素子５０１−Ａから第１のＲＦ信号ＲＦ１が第１のＡＣ結合部５０２に出力される。同様にして、分割受光素子５０１−Ｂから第４のＲＦ信号ＲＦ４が第４のＡＣ結合部５０５に出力され、分割受光素子５０１−Ｃから第３のＲＦ信号ＲＦ３が第３のＡＣ結合部５０４に出力され、分割受光素子５０１−Ｄから第４のＲＦ信号ＲＦ４が第２のＡＣ結合部５０３に出力される。
【０１５１】
第１〜第４のＡＣ結合部１０２〜１０では、光ピックアップ（ＯＰＵ）の受光素子１０１から出力される、トラッキング誤差に応じて相互の位相差（時間差）が変化する、第１・第２・第３・第４のＲＦ信号ＲＦ１〜４の直流成分がそれぞれ除去され、それぞれ第１〜第４のＧＣＡ５０６〜５０９に出力される。
第１のＧＣＡ５０６では、第１のＡＣ結合部５０２の出力信号が光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整され、第１のＡＡＦ５１０に出力される。
同様に、第２のＧＣＡ５０７では、第２のＡＣ結合部５０３の出力信号が光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整され、第２のＡＡＦ５１１に出力される。
第３のＧＣＡ５０８では、第３のＡＣ結合部５０４の出力信号が光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整され、第３のＡＡＦ５１２に出力される。
第４のＧＣＡ５０９では、第４のＡＣ結合部５０５の出力信号が光ピックアップ（ＯＰＵ）の受光素子５０１の出力レベルのばらつきに応じてレベル調整され、第４のＡＡＦ５１３に出力される。
【０１５２】
第１のＡＡＦ５１０においては、第１のＧＣＡ５０６の出力の帯域が制限され、帯域外成分の折り返しが防止されて、第１の増幅器５１４で増幅作用を受けて第１の微分器５１８に出力される。
また、第２のＡＡＦ５１１においては、第２のＧＣＡ５０７の出力の帯域が制限され、帯域外成分の折り返しが防止されて、第２の増幅器５１５で増幅作用を受けて第２の微分器５１１９に出力される。
第３のＡＡＦ５１２においては、第３のＧＣＡ５０８の出力の帯域が制限され、帯域外成分の折り返しが防止されて、第３の増幅器５１６で増幅作用を受けて第３の微分器５２０に出力される。
第４のＡＡＦ５１３においては、第４のＧＣＡ５０９の出力の帯域が制限され、帯域外成分の折り返しが防止されて、第４の増幅器５１７で増幅作用を受けて第４の微分器５２１に出力される。
【０１５３】
第１の微分器５１８では、第１の増幅器５１４の出力のＤＣ成分が除去され、微分されて第１のＡＤＣ５２３に出力される。
また、第２の微分器５１９では、第２の増幅器５１５の出力のＤＣ成分が除去され、微分されて第２のＡＤＣ５２４に出力される。
第３の微分器５２０では、第３の増幅器５１６の出力のＤＣ成分が除去され、微分されて第３のＡＤＣ５２５に出力される。
第４の微分器５２１では、第４の増幅器５１７の出力のＤＣ成分が除去され、微分されて第４のＡＤＣ５２６に出力される。
【０１５４】
そして、第１のＡＤＣ５２３で、第１の微分器５１８の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として第１のヒルベルト変換器５２７に出力される。
同様に、第２のＡＤＣ５２４で、第２の微分器５１９の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として第１の遅延回路５２９に出力される。
また、第３のＡＤＣ５２５で、第３の微分器５２０の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として第２のヒルベルト変換器５２８に出力される。
同様に、第４のＡＤＣ５２６で、第４の微分器５２１の出力が振幅制限されてサンプリング、量子化作用を受け、デジタル信号として第２の遅延回路５３０に出力される。
【０１５５】
第１のヒルベルト変換器５２７においては、第１のＡＤＣ５２３の出力が、信号成分の周期と無関係に９０度位相シフトされ、その結果が第１の相互相関器５３３に出力される。
また、第１の遅延回路５２９では、第２のＡＤＣ５２４の出力が、第１のヒルベルト変換器５２７の遅延量に一致するように遅延されて第１の相互相関器５３３に出力される。
第２のヒルベルト変換器５２８においては、第３のＡＤＣ５２５の出力が、信号成分の周期と無関係に９０度位相シフトされ、その結果が第２の相互相関器５３４に出力される。
また、第２の遅延回路５３０では、第４のＡＤＣ５２６の出力が、第２のヒルベルト変換器５２８の遅延量に一致するように遅延されて第２の相互相関器５３４に出力される。
これらと並行して、総和回路５３２において第１〜第４のＡＤＣ５２３〜５２６の出力と第２のＡＤＣ１１７の出力の総和がとられ、その出力がヒルベルト変換器１１８の遅延量に一致するように遅延されて自己相関器５３６に出力される。
【０１５６】
第１の相互相関器５３３では、第１のヒルベルト変換器５２７の出力と第１の遅延回路５２９の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣ１が演算され、その結果が加算器５３５に出力される。
第２の相互相関器５３４では、第２のヒルベルト変換器５２８の出力と第２の遅延回路５３０の出力により入力ＲＦ信号の位相差を表す相関係数ＣＣ１が演算され、その結果が加算器５３５に出力される。
そして、加算器５３５において、第１および第２の相互相関器５３３，５３４の出力が加算されて正規化回路５３８に出力される。
また、自己相関器５３６では、総和回路５３２の出力の自己相関係数ＡＣ０が計算され、利得回路５３７に出力される。
そして、利得回路５３７においては、自己相関係数ＡＣ０に、メディア(ディスク)の種類に応じた適切な固定係数が掛け合わされて、総和の２乗包絡線信号（エンベロープ信号）ＥＮＶが生成されて正規化回路５３８に出力される。
【０１５７】
正規化回路５３８においては、加算器５３５の出力が、自己相関器５３６、利得回路５３７で得られたエンベロープ信号で正規化される（除算される）。総和のエンベロープ信号に代えて、絶対値信号で正規化しても良い。
そして、ＤＡＣ５３９において、正規化回路５３８の出力がデジタル信号からアナログ信号に変換され、ＬＰＦ５４０で平滑化されＴＥ信号として出力される。
すなわち、正規化回路５３８の出力は、ＤＡＣ５３９によりアナログに変換され、ポストフィルタ（Post Filter(ＬＰＦ)）で平滑され、イメージ成分を除去された後、ＤＰＤトラッキングエラー信号ＴＥoutとして、図示しないトラッキングサーボ制御装置に送られる。
【０１５８】
第３の実施形態のＴＥ検出装置によれば、ＤＰＤ方式のＴＥ検出装置は、高速高精度のデジタル回路として実現可能である。より具体的な効果については、後で詳述する。
【０１５９】
＜第４実施形態＞
図１５は、本発明の第４の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【０１６０】
本第４の実施形態に係るＴＲ検出装置５００Ａが第３の実施形態に係るＴＥ検出装置５００と異なる点は、以下の点にある。
第１のＡＤＣ５２３の出力側に第１１のヒルベルト変換器５２７−１と第１１の遅延回路５２９−１が接続され、第２のＡＤＣ５２４の出力側に第１２のヒルベルト変換器５２７−２と第１２の遅延回路５２９−２が接続されている。
そして、第１１のヒルベルト変換器５２７−１の出力と第１２の遅延回路５２９−２の出力との相互相関を演算する第１１の相互相関器５３３−１、および第１２のヒルベルト変換器５２７−２の出力と第１１の遅延回路５２９−１の出力との相互相関を演算する第１２の相互相関器５３３−２が設けられている。
同様に、第３のＡＤＣ５２５の出力側に第２１のヒルベルト変換器５２８−１と第２１の遅延回路５３０−１が接続され、第４のＡＤＣ５２６の出力側に第２２のヒルベルト変換器５２８−２と第２２の遅延回路５３０−２が接続されている。
そして、第２１のヒルベルト変換器５２８−１の出力と第２２の遅延回路５３０−２の出力との相互相関を演算する第２１の相互相関器５３４−１、および第２２のヒルベルト変換器５２８−２の出力と第２１の遅延回路５３０−１の出力との相互相関を演算する第２２の相互相関器５３４−２が設けられている。
さらに、第１１の相互相関器５３３−１の出力と第１２の相互相関器５３３−２の出力とを減算処理を行い差分を得る減算器５４２が設けられ、第２１の相互相関器５３４−１の出力と第２２の相互相関器５３４−２の出力とを減算処理を行い差分を得る減算器５４３が設けられている。
そして、加算器５３５Ａが減算器５４２の出力と減算器５４３の出力を加算して、正規化回路５３８に出力する。
また、総和回路５３２Ａは、第１１の遅延回路５２９−１の出力、第１２の遅延回路５２９−２の出力、第２１の遅延回路５３０−１の出力、第２２の遅延回路５３０−２の出力の総和を求める。
【０１６１】
この場合も、第１１のヒルベルト変換器５２７−１と第１１の遅延回路５２９−１、第１１のヒルベルト変換器５２７−２と第１２の遅延回路５２９−２、並びに、第２１のヒルベルト変換器５２８−１と第２１の遅延回路５３０−１、第２２のヒルベルト変換器５２８−２と第２２の遅延回路５３０−２は、図９に示すような櫛形にインターリーブされた２系統の独立したＴＡＰ引出しと出力（Ｉ,Ｑ）を有する、単一のＦＩＲフィルタにより構成することができ、実装における回路規模を削減することができる。
【０１６２】
本第４の実施形態においては、ＡＤＣ５２３〜５２６の出力は、直交したＩ，Ｑ２つの出力を持つＦＩＲフィルタからなる、第１１のヒルベルト変換器５２７−１と第１１の遅延回路５２９−１、第１２のヒルベルト変換器５２７−２と第１２の遅延回路５２９−２、並びに、第２１のヒルベルト変換器５２８−１と第２１の遅延回路５３０−１、第２２のヒルベルト変換器５２８−２と第２２の遅延回路５３０−２に入力される。
そして、ヒルベルト変換器とバンドパスフィルタ特性を持つＦＩＲの出力は対応する相互相関器に供給される。
上述したように、各ＦＩＲフィルタの振幅特性は、Ｉ,Ｑ両方の出力共にバンドバス特性が与えられているため、ＤＣ成分とナイキスト（Nyquist）周波数(ｆｓ／２)成分の伝達量はゼロである。ゆえに、本相関演算の結果として相関係数に生じる、振幅制限に起因するＤＣシフト成分（ＴＥ信号のセンタずれ）は常にゼロとなる。このため、上述したように、オーバースケールリミット効果を利用することが可能になり、低bit数のＡ／Ｄ変換器を用いることができる。
【０１６３】
相互相関器５３３−１，５３３−２による相関係数ＣＣ１とＣＣ２は、減算器５４２に入力され、減算され、トラッキングエラー信号ＴＥ１として出力される。
ＦＩＲフィルタにおいて、相補的にＩ,Ｑ演算されているため相関係数ＣＣ１とＣＣ２の期待値は等しく、極性は逆となる。
一方、相関器の積分残渣(ノイズ成分)は、９０°の位相差を有し、相互に無相関となる。したがって、相関係数ＣＣ１とＣＣ２を差動合成することにより、ＴＥ成分は２倍、ノイズ（Noise）成分は√２倍になり、ＴＥ信号のＳ／Ｎ比を３ｄＢ改善することが出来る。
同様に、相互相関器５３３−１，５３４−２による相関係数ＣＣ３とＣＣ４は、減算器５４３に入力され、減算され、トラッキングエラー信号ＴＥ２として出力される。
相関係数ＣＣ３とＣＣ４を差動合成することにより、ＴＥ成分は２倍、ノイズ（Noise）成分は√２倍になり、ＴＥ信号のＳ／Ｎ比は３ｄＢ改善される。
ＴＥ１とＴＥ２は加算器５３５Ａで加算され、トラッキングエラー信号ＴＥ０とされる（演算：ＴＥ０=ＴＥ１+ＴＥ２）。本演算は入力の接続に応じ、減算でも良い。この操作により、メディアのピット（Pit）深さやＯＰＵのレンズシフトに起因する、原点ズレ(トラックオフセット)がキャンセルされる。
【０１６４】
なお、本実施形態では、相関演算（乗算→積分）→加減算という構成順になっているが、乗算→加減算→積分という構成順序であっても差し支えない。
【０１６５】
相関検出の感度は、乗算器を用いるため、ＲＦ入力振幅に対し２乗特性を示す。これは、ＯＰＵの光学伝達関数等による周波数特性劣化の影響も受けるため、ＡＤＣ入力におけるオーバースケールリミット効果だけでは抑圧することができない。したがって、振幅変動の影響を除去するため、ＴＥ０を相関器の入力信号レベルで正規化することが望ましい。
総和回路５３２Ａにおいて、ＦＩＲフィルタ（遅延回路５２９−１，５２９−２，５３０−１，５３０−２）の出力Ｉ１,２,３,４（Ｑ１,２,３,４でも良い)の総和を演算し、総和信号Z0を生成する。
この総和信号Ｚ０を自己相関器５３６に入力し、自己相関係数ＡＣ０を演算する。利得回路５３７において、この相関係数ＡＣ０に、メディア(ディスク)の種類に応じた適切な固定係数（本実施例では、ＢＤ・ＣＤは２、ＤＶＤは４とされる。）を掛け、総和の２乗包絡線信号：ENVを生成する。このエンベロープ信号ＥＮＶを持って、上記のＴＥ０を正規化する（演算：ＴＥ=ＴＥ０／ＥＮＶ）。デジタル処理なので、除算の実装は容易である。
正規化回路５３８の出力は、ＤＡＣ５３９によりアナログに変換され、ポストフィルタ（Post Filter(ＬＰＦ)）で平滑され、イメージ成分を除去された後、ＤＰＤトラッキングエラー信号ＴＥoutとして、図示しないトラッキングサーボ制御装置に送られる。
【０１６６】
なお、上述の実施形態においては正規化回路を設ける場合を例に説明したが、たとえば正規化回路を設ける代わりに、正規化前のＴＥ０信号とＥＮＶ信号の両方をサーボシステムに送り、トラッキングサーボ制御装置のＤＳＰにおいて、正規化演算を実施しても良い。
なお、振幅やｆ特等の変動が小さい場合は、正規化を省略することができる。
また、ヒルベルトフィルタやバンドパスフィルタ（ＢＰＦ）のＴＡＰ係数は、図１０〜図１３に示すものに限らないことはいうまでもない。たとえば、ヒルベルトフィルタのＴＡＰ係数を［０，１，０，−１，０］（または［０，−１，０，１，０］）、バンドパスフィルタ（ＢＰＦ）のＴＡＰ係数を［−１，０，２，０−１］としても構成可能である。
また、より高い分解能のＡ／Ｄ変換器を利用することができる環境においては、前述のオーバースケールリミット効果に代えて、Ａ／Ｄ変換後にデジタルリミッタを追加しても良い。
また、ＴＥ信号、または、ＴＥ0信号とENV信号は、アナログに変換することなく、デジタル系列のまま、トラッキングサーボ制御装置に送っても良い。
【０１６７】
以上の第１〜第４の実施形態によれば、以下の効果を得ることができる。
(１)  [Ａ／Ｄ、補間、高域ブースト（Boost）、エッジ(ゼロクロス)比較型位相比較器]というデジタルＤＰＤ回路の従来の構成に対し、[Ａ／Ｄ、ヒルベルト変換、相関検出型位相比較器]という構成を採用することにより、回路規模が大きく素子感度の高いアナログ高域ブースト回路を廃し、位相比較器の安定した高速動作を確保し、かつ、Ａ／Ｄ変換器の量子化bit数を低減することが可能となる。
【０１６８】
(２)  効果(１)の、ヒルベルト変換器は、［Ａ／Ｄ変換器＊第１のＦＩＲデジタルフィルタ(ヒルベルト変換)//第２のＦＩＲデジタルフィルタ(遅延またはＢＰＦ)]という完全デジタル系により実現され、誤差やドリフト無く、ＤＣ（０Ｈｚ）〜Nyquist周波数（ｆｓ／２）まで、信号周期と無関係に、正確に９０度の相対位相差を実現することができる。
【０１６９】
(３)  効果(１)の、[相関検出型位相比較器]は、[デジタル乗算器*Integral&Dump(Accumlator*S&H)積分器]により構成される。積分検出であるため、一般的なエッジ比較型位相比較器のような非同期帰還ループによる偽エッジ除去機構を必要としない。故に、完全同期化設計による定量的なタイミング管理(STA：Static Timing Analysis)が可能になり、位相比較器の動作速度の高速化を実現する。
【０１７０】
(４)  効果(２)のヒルベルト変換器は、本質的に、ＤＣ（０Ｈｚ）とナイキスト（Nyquist）周波数（ｆｓ／２）の振幅特性がゼロの、バンドバス特性を示す。したがって、効果(３)の相関検出型位相比較器と組み合わせてＤＰＤ方式ＴＥ検出回路を構成すれば、ＴＥ信号以外の復調ＤＣ成分は原理的にゼロになる。ゆえに、Ａ／Ｄ変換器前段で振幅制限を行っても、ＴＥ信号の原点ズレ(オフセット)は発生しないので、オーバースケールリミット効果を用いて、Ａ／Ｄ変換器の量子化bit数を削減することができる。
【０１７１】
（５）  効果(４)のように、Ａ／Ｄ変換器のオーバースケールリミット効果を利用することにより、量子化bit数を削減して(１bit〜４bitで可)回路規模の低減を図ると共に、効果(３)の相関検出型位相比較器の欠点である、振幅に対するＴＥ感度２乗特性の影響を抑圧した、デジタルＤＰＤ回路を実現することができる。
【０１７２】
（６）  ＴＥ信号を、[Ａ／Ｄ変換器またはＦＩＲフィルタ出力]の総和(SUM)信号の２乗包絡線(エンベロープ)または絶対値信号で正規化することにより、高密度光ディスク装置における、f特劣化の影響を抑圧しきれなかったＴＥ感度２乗特性の影響を除去した、デジタルＤＰＤ回路を実現できる。
【０１７３】
（７）  Ａ／Ｄ変換器のサンプリング周波数を、ディスク最内周におけるＲＦ信号の最高繰り返し周波数の４.８倍(１２cmディスクの場合)以上とすることにより、ＲＦの折り返しにより発生する逆相成分の影響による外周部ＴＥ検出感度低下を回避し、最内周⇒最外周のフルシークにおいても、トラバースＴＥ信号を正確に検出できる。
【０１７４】
（８）  第１の[ヒルベルト変換＊相関検出型位相比較器]と、第２の[ヒルベルト変換*相関検出型位相比較器]を相補的に実装し、両出力を差動合成することにより、ＴＥ信号のＳ／Ｎ比を改善することが可能である。
【０１７５】
（９）  前述の[第１のＦＩＲデジタルフィルタ(ヒルベルト変換)//第２のＦＩＲデジタルフィルタ(遅延またはＢＰＦ)]は、櫛形にインターリーブされた２系統の独立したＴＡＰ引出しと出力（Ｉ,Ｑ）を有する、単一のＦＩＲフィルタとして実装され、ＦＩＲフィルタの回路規模を半減させることが可能である。
【０１７６】
なお、上述したＴＥ検出装置は、たとえば波長が４００ｎｍ帯の半導体レーザを搭載するブルーレイディスク（Ｂｌｕ-ｒａｙ  ｄｉｓｃ）等の光記録再生装置(光ディスク装置)に適用可能である。
【０１７７】
図１６は、本発明の実施形態に係るＴＥ検出装置を採用可能な光記録再生装置の構成例を示す図である。
【０１７８】
この光記録再生装置６００は、記録媒体（たとえば光ディスク６１０１、光ピックアップ（光ヘッド）６１０、ＤＰＤ型ＴＥ検出装置６２０、サーボ制御部６３０、駆動回路６４０、およびシステムコントローラ６５０を有する。
【０１７９】
光ヘッド６１０は、レーザ駆動回路により駆動されデジタルデータの記録再生用のレーザダイオード６１１、レーザダイオード６１１が放射したレーザ光を検出する受光素子６１２、光学系６１３、対物レンズ６４１等を有する。
受光素子６１２が、前述した各実施形における受光素子１０１，５０１に対応する。
【０１８０】
ＤＰＤ型ＴＥ検出装置６２０は、前述の第１〜第４の実施形態のＴＥ検出装置１００，１０Ａ，５００，５００Ａが適用される。
【０１８１】
サーボ制御部６３０は、システムコントローラ６５０の制御の下、ＴＥ検出装置６２０からのアナログＴＥ信号をデジタルに変換するＡＤＣ６３１、サーボフィルタ６３２、駆動回路６４０をＰＷＭ制御するＰＷＭ回路６３３等を含む。なお、図１４においては、フォーカスエラー信号の処理系は省略している。
【０１８２】
駆動回路６４０は、トラッキングドライバ６４１を有し、対物レンズ６１４のトラッキング機構部をドライブする。
【０１８３】
なお、この光記録再生装置は、一例であって、本発明が適用される光記録装置は、図１４の構成に限るもではないことはいうまでもない。
【図面の簡単な説明】
【０１８４】
【図１】本発明の第１の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【図２】位相シフト量が信号周期と無関係に＋４５度のＦＩＲフィルタのＴＡＰ係数(≡インパルス応答)を示す図である。
【図３】位相シフト量が信号周期と無関係に＋４５度のＦＩＲフィルタのＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
【図４】位相シフト量が信号周期と無関係に−４５度のＦＩＲフィルタのＴＡＰ係数(≡インパルス応答)を示す図である。
【図５】位相シフト量が信号周期と無関係に−４５度のＦＩＲフィルタのＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
【図６】本実施形態に係る相関器の構成例を示す回路図である。
【図７】本実施形態に係る正規化回路の構成例を示す回路図である。
【図８】本発明の第２の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【図９】本実施形態に係るヒルベルトＩＱフィルタの構成例を示す回路図である。
【図１０】本実施形態のヒルベルト変換器のＴＡＰ係数(≡インパルス応答)を示す図である。
【図１１】本実施形態のヒルベルト変換器のＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
【図１２】本実施形態のバンドパスフィルタのＴＡＰ係数(≡インパルス応答)を示す図である。
【図１３】本実施形態のバンドパスフィルタのＴＡＰ番号とＴＡＰ係数との対応関係を示す図である。
【図１４】本発明の第３の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【図１５】本発明の第４の実施形態に係るＤＰＤ方式を採用したトラキングエラー（ＴＥ）検出装置の構成を示す回路図である。
【図１６】本発明の実施形態に係るＴＥ検出装置を採用可能な光記録再生装置の構成例を示す図である。
【符号の説明】
【０１８５】
１００，１００Ａ・・・ＴＥ検出装置、１０１・・・受光素子、１０２〜１０３・・・第１〜第４のＡＣ結合部、１０６・・・第１の加算器、１０７・・・第２の加算器、１０８・・・第１の可変利得部（ＧＣＡ）、１０９・・・第２のＧＣＡ、１１０・・・第１のアンチエイリアシングフィルタ（ＡＡＦ）、１１１、第２のＡＡＦ、１１２・・・第１の増幅器、１１３・・・第２の増幅器、１１４・・・第１の微分器、１１５・・・第２の微分器、１１６・・・第１のアナログ／デジタル変換器（ＡＤＣ）、１１７・・・第２のＡＤＣ、１１８，１１８−１・・・ヒルベルト(Hilbert)変換器、１１９，１１９−１，１１９−２・・・遅延回路、１２０・・・遅延回路、１２１・・・総和回路、１２２・・・相互相関器、１２３・・・自己相関器、１２４・・・利得回路、１２５・・・正規化回路、１２６・・・デジタル／アナログ変換器（ＤＡＣ）、１２７・・・ローパスフィルタ（ＬＰＦ）、１２８・・・分周器、１２９・・・減算器、５００，５００Ａ・・・ＴＥ検出装置、５０１・・・受光素子、５０２〜５０５・・・、第１〜第４のＡＣ結合部、５０６〜５０９・・・第１〜第４のＧＣＡ（可変利得部）、５１０〜５１３・・・第１〜第４のＡＡＦ、５１４〜５１７・・・第１〜第４の増幅器、５１８〜５２１・・・第１〜第４の微分器、５２３〜５２６・・・第１〜第４のＡＤＣ、５２７，５２８・・・第１および第２のヒルベルト(Hilbert)変換器、５２７−１，５２７−２，５２８−１，５２８−２・・・ヒルベルト変換器、５２９，５３０・・・第１および第２の遅延回路、５３１・・・遅延回路、５２９−１，５２９−２，５３０−１，５３０−２・・・遅延回路、５３２，５３２Ａ・・・総和回路，５３３，５３４・・・第１および第２の相互相関器、５３５，５３５Ａ・・・加算器、５３６・・・自己相関器、５３７・・・利得回路、５３８・・・正規化回路、５３９・・・ＤＡＣ、５４０・・・ＬＰＦ５４１・・・分周器、５４２，５４３・・・減算器。
【図１】
0004321630.tif 000002
【図２】
0004321630.tif 000003
【図３】
0004321630.tif 000004
【図４】
0004321630.tif 000005
【図５】
0004321630.tif 000006
【図６】
0004321630.tif 000007
【図７】
0004321630.tif 000008
【図８】
0004321630.tif 000009
【図９】
0004321630.tif 000010
【図１０】
0004321630.tif 000011
【図１１】
0004321630.tif 000012
【図１２】
0004321630.tif 000013
【図１３】
0004321630.tif 000014
【図１４】
0004321630.tif 000015
【図１５】
0004321630.tif 000016
【図１６】
0004321630.tif 000017