(57)【特許請求の範囲】
【請求項１】
ベース基板を準備する第１段階と、
前記ベース基板の上方に形成されるＩＩＩ−Ｖ族化合物半導体層にかかる応力を緩和するために、前記ベース基板上に第１緩衝層を形成する第２段階と、
前記第１緩衝層上に前記ＩＩＩ−Ｖ族化合物半導体層を形成する第３段階と、
前記ベース基板を分離する第４段階
とを含む半導体基板の製造方法において、
第３段階と第４段階との間に、前記ＩＩＩ−Ｖ族化合物半導体層上に第２緩衝層を形成する段階をさらに含み、
前記第２緩衝層が、前記第１緩衝層のドーピング濃度分布と対称的なドーピング濃度分布を有するように形成されることを特徴とする半導体基板の製造方法。
【請求項２】
前記第１緩衝層が、ドーピング濃度が相異なる複数の半導体物質層より形成されることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記複数の半導体物質層を形成する段階が、
前記ベース基板上にドープ半導体物質層を形成する段階と、
前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階とを含むことを特徴とする請求項２に記載の製造方法。
【請求項４】
ベース基板を準備する第１段階と、
前記ベース基板の上方に形成されるＩＩＩ−Ｖ族化合物半導体層にかかる応力を緩和するために、前記ベース基板上に第１緩衝層を形成する第２段階と、
前記第１緩衝層上に前記ＩＩＩ−Ｖ族化合物半導体層を形成する第３段階と、
前記ベース基板を分離する第４段階
とを含む半導体基板の製造方法であって、
前記第１緩衝層が、ドーピング濃度が相異なる複数の半導体物質層より形成され、
前記複数の半導体物質層を形成する段階が、
前記ベース基板上にドープ半導体物質層を形成する段階と、
前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階とを含み、
前記アンドープ半導体物質層上に、ドープ半導体物質層とアンドープ半導体物質層とをこの順番で少なくとも一回形成する段階をさらに含むことを特徴とする半導体基板の製造方法。
【請求項５】
前記複数の半導体物質層を形成する段階が、
前記ベース基板上にアンドープ半導体物質層を形成する段階と、
前記アンドープ半導体物質層上にドープ半導体物質層を形成する段階とを含むことを特徴とする請求項２に記載の製造方法。
【請求項６】
前記ドープ半導体物質層上に、前記アンドープ半導体物質層と前記ドープ半導体物質層とをこの順番で少なくとも一回形成する段階をさらに含むことを特徴とする請求項５に記載の製造方法。
【請求項７】
前記第１緩衝層が、ドーピング濃度が順次濃くなる半導体物質層より形成されることを特徴とする請求項１に記載の製造方法。
【請求項８】
前記ドーピング濃度が順次濃くなる半導体物質層を形成する段階が、
前記ベース基板上にアンドープ半導体物質層を形成する段階と、
前記アンドープ半導体物質層上に、ドーピング濃度が順次濃くなるようにドープ半導体物質層を形成する段階とを含むことを特徴とする請求項７に記載の製造方法。
【請求項９】
ドーピング濃度が順次濃くなるように形成された前記ドープ半導体物質層が、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の薄い順に積層することにより形成されることを特徴とする請求項８に記載の製造方法。
【請求項１０】
ベース基板を準備する第１段階と、
前記ベース基板の上方に形成されるＩＩＩ−Ｖ族化合物半導体層にかかる応力を緩和するために、前記ベース基板上に第１緩衝層を形成する第２段階と、
前記第１緩衝層上に前記ＩＩＩ−Ｖ族化合物半導体層を形成する第３段階と、
前記ベース基板を分離する第４段階
とを含む半導体基板の製造方法であって、
第３段階と第４段階との間に、前記ＩＩＩ−Ｖ族化合物半導体層上に第２緩衝層を形成する段階をさらに含み、
前記第２緩衝層が、前記ＩＩＩ−Ｖ族化合物半導体層上に、ドーピング濃度が相異なる複数の半導体物質層より形成され、
前記複数の半導体物質層を形成する段階が、
前記ＩＩＩ−Ｖ族化合物半導体層上にドープ半導体物質層を形成する段階と、
前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階とを含むことを特徴とする半導体基板の製造方法。
【請求項１１】
前記アンドープ半導体物質層上に、ドープ半導体物質層とアンドープ半導体物質層とをこの順番で少なくとも一回形成する段階をさらに含むことを特徴とする請求項１０に記載の製造方法。
【請求項１２】
ベース基板を準備する第１段階と、
前記ベース基板の上方に形成されるＩＩＩ−Ｖ族化合物半導体層にかかる応力を緩和するために、前記ベース基板上に第１緩衝層を形成する第２段階と、
前記第１緩衝層上に前記ＩＩＩ−Ｖ族化合物半導体層を形成する第３段階と、
前記ベース基板を分離する第４段階
とを含む半導体基板の製造方法であって、
第３段階と第４段階との間に、前記ＩＩＩ−Ｖ族化合物半導体層上に第２緩衝層を形成する段階をさらに含み、
前記第２緩衝層が、前記ＩＩＩ−Ｖ族化合物半導体層上に、ドーピング濃度が相異なる複数の半導体物質層より形成され、
前記複数の半導体物質層を形成する段階が、
前記ＩＩＩ−Ｖ族化合物半導体層上にアンドープ半導体物質層を形成する段階と、
前記アンドープ半導体物質層上にドープ半導体物質層を形成する段階とを含むことを特徴とする半導体基板の製造方法。
【請求項１３】
前記ドープ半導体物質層上に、アンドープ半導体物質層とドープ半導体物質層とをこの順番で少なくとも一回形成することを特徴とする請求項１２に記載の製造方法。
【請求項１４】
ベース基板を準備する第１段階と、
前記ベース基板の上方に形成されるＩＩＩ−Ｖ族化合物半導体層にかかる応力を緩和するために、前記ベース基板上に第１緩衝層を形成する第２段階と、
前記第１緩衝層上に前記ＩＩＩ−Ｖ族化合物半導体層を形成する第３段階と、
前記ベース基板を分離する第４段階
とを含む半導体基板の製造方法であって、
第３段階と第４段階との間に、前記ＩＩＩ−Ｖ族化合物半導体層上に第２緩衝層を形成する段階をさらに含み、
前記第２緩衝層が、前記ＩＩＩ−Ｖ族化合物半導体層上で、ドーピング濃度が順次濃くなる半導体物質層より形成されることを特徴とする半導体基板の製造方法。
【請求項１５】
前記ドーピング濃度が順次濃くなる半導体物質層を形成する段階が、
前記ＩＩＩ−Ｖ族化合物半導体層上にアンドープ半導体物質層を形成する段階と、
前記アンドープ半導体物質層上に、ドーピング濃度が順次濃くなるようにドープ半導体物質層を形成する段階
とを含むことを特徴とする請求項１４に記載の製造方法。
【請求項１６】
ドーピング濃度が順次濃くなるように形成された前記ドープ半導体物質層が、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の薄い順に積層することにより形成されることを特徴とする請求項１５に記載の製造方法。
【請求項１７】
ベース基板を準備する第１段階と、
前記ベース基板の上方に形成されるＩＩＩ−Ｖ族化合物半導体層にかかる応力を緩和するために、前記ベース基板上に第１緩衝層を形成する第２段階と、
前記第１緩衝層上に前記ＩＩＩ−Ｖ族化合物半導体層を形成する第３段階と、
前記ベース基板を分離する第４段階
とを含む半導体基板の製造方法であって、
第３段階と第４段階との間に、前記ＩＩＩ−Ｖ族化合物半導体層上に第２緩衝層を形成する段階をさらに含み、
前記第２緩衝層が、前記ＩＩＩ−Ｖ族化合物半導体層上で、ドーピング濃度が順次薄くなる半導体物質層より形成されることを特徴とする半導体基板の製造方法。
【請求項１８】
前記ドーピング濃度が順次薄くなる半導体物質層を形成する段階が、
前記ＩＩＩ−Ｖ族化合物半導体層上に、ドーピング濃度が順次薄くなるようにドープ半導体物質層を形成する段階と、
前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階とを含むことを特徴とする請求項１７に記載の製造方法。
【請求項１９】
ドーピング濃度が順次薄くなるように形成された前記ドープ半導体物質層が、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の高い順に積層することにより形成されることを特徴とする請求項１８に記載の製造方法。
【請求項２０】
前記ＩＩＩ−Ｖ族化合物半導体層が、シリコンドーピングされたＧａＮ層であることを特徴とする請求項１乃至１９のいずれか１項に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体基板の製造方法に係り、詳細にはＩＩＩ−Ｖ族化合物半導体基板の製造方法に関する。
【０００２】
【従来の技術】
レーザダイオードや光放出ダイオードなどのような半導体素子の性能及び寿命は、当該素子を構成する様々な要素により決定されるが、特に素子が載せられるベース基板により多くの影響を受ける。これにより、良質の半導体基板製造のための様々な方法が提示されており、なかでもＩＩＩ−Ｖ族化合物半導体基板に対する関心が高まりつつある。特に近年、ＩＩＩ−Ｖ族化合物半導体基板を代表するＧａＮ基板製造に対する関心が高まっている。
【０００３】
高品質のＧａＮ基板を得るためのカギは、ＧａＮ基板を形成するにあたり欠陥密度を最小化しつつ製造コストを下げて製造工程を単純化することである。
【０００４】
一般的に、ＧａＮ基板はサファイア基板上にＧａＮ層を成長させた後で、サファイア基板を除去する方法により製造されており、サファイア基板上に成長するＧａＮ層が厚いほどＧａＮ層内の欠陥密度は小さくなる傾向がある。従って、サファイア基板上でＧａＮ層はできる限り厚く成長させる必要がある。
【０００５】
サファイア基板上でＧａＮ層を厚く成長させるための方法として、相対的に成長率の高いＨＶＰＥ（ハイドライド気相成長法；Hydride Vapor Phase Epitaxy）法、昇華法、ＭＯＣＶＤ（有機金属化学蒸着；Metal Organic Chemical Vapor Deposition）法があるが、ＭＯＣＶＤ法は高品質のＧａＮ薄膜を得られるにもかかわらず、薄膜成長率が遅いために、数十μｍ〜数百μｍ程度の厚みを有するＧａＮ層を成長させることはほとんど不可能である。
【０００６】
またＨＶＰＥ法を用いた従来のＧａＮ基板製造方法は、サファイア基板上にシリコン酸化膜をマスクとして形成した後で、ＧａＮ層を成長させるＥＬＯ（Epitaxial Lateral Overgrowth）方式を適用した方法（第１方法）と、図１に示すようなマスクなしにサファイア基板１０上に直接厚いＧａＮ層１２を成長させる方法（第２方法）とに大別できる。
【０００７】
しかしながら上記第１方法の場合、サファイア基板上に成長するＧａＮ層全体に生じる応力の分布が均一ではないために、厚くて広い面積のＧａＮ層を形成し難い問題がある。
【０００８】
また第２方法の場合、図２に示すように、サファイア基板１０とＧａＮ層１２との間の熱膨張係数差により両者に相異なる様相の応力が分布してしまう。１０ａはサファイア基板１０に分布する引張応力を、１２ａはＧａＮ層１２に分布する、引張応力と反対になる性質の圧縮応力を象徴的に示したものである。このように互いに反対になる性質の応力分布により、サファイア基板１０及びＧａＮ層１２がクラックされる問題が生じる。また、ＧａＮ層１２が伝導性を有するためにシリコンがドーピングされるが、これによりＧａＮ層１２の内部に応力が生じ、結局はＧａＮ層１２がクラックされる結果を招く。
【０００９】
【発明が解決しようとする課題】
従って本発明の目的は、前述の従来技術の問題点を改善するために、基板を成長させる過程において応力の発生を最小化でき、従って基板がクラックされることを防止できる化合物半導体基板の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
すなわち本発明の上記目的は、ベース基板を準備する第１段階と、前記ベース基板上に第１緩衝層を形成する第２段階と、前記第１緩衝層上に半導体層を形成する第３段階と、前記ベース基板を分離する第４段階と、を含むことを特徴とする半導体基板の製造方法によって達成される。
【００１１】
さらに本発明は、第３段階と第４段階との間に、前記半導体層上に第２緩衝層を形成する段階をさらに含むことを特徴とする前記製造方法である。
【００１２】
さらに本発明は、前記ベース基板は、サファイア基板または炭化珪素基板であることを特徴とする前記製造方法である。
【００１３】
さらに本発明は、前記第２緩衝層は、前記第１緩衝層と同一の構成で形成される、前記第１緩衝層のドーピング濃度分布と対称的なドーピング濃度分布を有するように形成される、または、前記第１緩衝層のドーピング濃度分布と非対称的なドーピング濃度分布を有するように形成されることを特徴とする前記製造方法である。
【００１４】
さらに本発明は、前記第１緩衝層は、ドーピング濃度が相異なる複数の半導体物質層より形成されることを特徴とする前記製造方法である。
【００１５】
さらに本発明は、前記複数の半導体物質層を形成する段階は、前記ベース基板上にドープ半導体物質層を形成する段階と、前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００１６】
さらに本発明は、前記アンドープ半導体物質層上に、ドープ半導体物質層とアンドープ半導体物質層とをこの順番で少なくとも一回形成する段階をさらに含むことを特徴とする前記製造方法である。
【００１７】
さらに本発明は、前記複数の半導体物質層を形成する段階は、前記ベース基板上にアンドープ半導体物質層を形成する段階と、前記アンドープ半導体物質層上にドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００１８】
さらに本発明は、前記ドープ半導体物質層上に、前記アンドープ半導体物質層と前記ドープ半導体物質層とをこの順番で少なくとも一回形成する段階をさらに含むことを特徴とする前記製造方法である。
【００１９】
さらに本発明は、前記第１緩衝層は、ドーピング濃度が順次濃くなる半導体物質層より形成されることを特徴とする前記製造方法である。
【００２０】
さらに本発明は、前記ドーピング濃度が順次濃くなる半導体物質層を形成する段階は、前記ベース基板上にアンドープ半導体物質層を形成する段階と、前記アンドープ半導体物質層上に、ドーピング濃度が順次濃くなるようにドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００２１】
さらに本発明は、ドーピング濃度が順次濃くなるように形成された前記ドープ半導体物質層は、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の薄い順に積層することにより形成されることを特徴とする前記製造方法である。
【００２２】
さらに本発明は、前記第２緩衝層は、前記半導体層上に、ドーピング濃度が相異なる複数の半導体物質層より形成されることを特徴とする前記製造方法である。
【００２３】
さらに本発明は、前記複数の半導体物質層を形成する段階は、前記半導体層上にドープ半導体物質層を形成する段階と、前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００２４】
さらに本発明は、前記アンドープ半導体物質層上に、ドープ半導体物質層とアンドープ半導体物質層とをこの順番で少なくとも一回形成する段階をさらに含むことを特徴とする前記製造方法である。
【００２５】
さらに本発明は、前記複数の半導体物質層を形成する段階は、前記半導体層上にアンドープ半導体物質層を形成する段階と、前記アンドープ半導体物質層上にドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００２６】
さらに本発明は、前記ドープ半導体物質層上に、アンドープ半導体物質層とドープ半導体物質層とをこの順番で少なくとも一回形成することを特徴とする前記製造方法である。
【００２７】
さらに本発明は、前記第２緩衝層は、前記半導体層上で、ドーピング濃度が順次濃くなる半導体物質層より形成されることを特徴とする前記製造方法である。
【００２８】
さらに本発明は、前記ドーピング濃度が順次濃くなる半導体物質層を形成する段階は、前記半導体層上にアンドープ半導体物質層を形成する段階と、前記アンドープ半導体物質層上に、ドーピング濃度が順次濃くなるようにドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００２９】
さらに本発明は、ドーピング濃度が順次濃くなるように形成された前記ドープ半導体物質層は、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の薄い順に積層することにより形成されることを特徴とする前記製造方法である。
【００３０】
さらに本発明は、前記第２緩衝層は、前記半導体層上で、ドーピング濃度が順次薄くなる半導体物質層より形成されることを特徴とする前記製造方法である。
【００３１】
さらに本発明は、前記ドーピング濃度が順次薄くなる半導体物質層を形成する段階は、前記半導体層上に、ドーピング濃度が順次薄くなるようにドープ半導体物質層を形成する段階と、前記ドープ半導体物質層上にアンドープ半導体物質層を形成する段階と、を含むことを特徴とする前記製造方法である。
【００３２】
さらに本発明は、ドーピング濃度が順次薄くなるように形成された前記ドープ半導体物質層は、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の高い順に積層することにより形成されることを特徴とする前記製造方法である。
【００３３】
さらに本発明は、前記半導体層は、伝導性を有するＩＩＩ−Ｖ族化合物半導体層より形成され、特に好ましくはシリコンドーピングされるＧａＮ層で形成されることを特徴とする前記製造方法である。
【００３４】
このような本発明の製造方法を用いることによって、成長する化合物半導体基板の応力を最小化でき、クラックの危険性を最小化した高品質の化合物半導体基板を得ることができる。
【００３５】
【発明の実施の形態】
以下、本発明の半導体基板の製造方法を、添付された図面を参照して詳細に説明する。この過程において、図面に示された層や領域の厚みは明細書の明確性のために誇張されて示してある。
【００３６】
図３を参照すれば、ベース基板４０上に第１緩衝層４２が形成される。該緩衝層４２は、半導体層にかかる応力を緩和するために設置されるものである。第１緩衝層は、半導体層にかかる応力を緩和する効果を有する全ての物質で製造することができ、好ましくは濃度調節可能なドープ半導体物質であり、より好ましくはドープＩＩＩ−Ｖ族化合物半導体、特に好ましくはシリコンドープＧａＮである。ドーピングに用いられるドープ剤としては、当業界で用いられる物質であればいずれも使用可能であり、例えばシリコン、窒素などである。
【００３７】
なお、ベース基板４０は、第１緩衝層４２が形成される前に表面処理してもよい。表面処理は、例えばＮＨ3ガス及びＨＣｌガスを使用して処理することが好ましい。
【００３８】
ベース基板４０は、その上に製造する半導体層の種類に応じて適切なものを選ぶことが好ましく、なかでも、サファイア基板またはＳｉＣ基板より形成されることが好ましい。ベース基板の厚さは特には限定されないが、一般的には３３０〜４３０μｍである。
【００３９】
続いて、第１緩衝層４２上に半導体層４４を形成する。該半導体層４４は、後続工程においてベース基板４０から分離される。従って、結晶欠陥の成長を最小化するためにできる限り厚く形成されることが好ましい。
【００４０】
本発明において半導体層４４は、化合物半導体層または非化合物半導体層のいずれでもよい。本発明において化合物半導体層は、伝導性を付与するために、化合物半導体層４４を形成しつつ導電性不純物をイオン注入することが好ましく、該導電性不純物としてはシリコンが好ましい。また化合物半導体層を構成する物質は、化合物半導体を形成し得る物質であればどのようなものでも使用可能である。化合物半導体としては、例えば、III族のＢ，Ａｌ，Ｇａ，ＩｎとＶ族のＮ，Ｐ，Ａｓ，Ｓｂとが化合してなるＩＩＩ−Ｖ族化合物半導体、ＺｎＯやＣｄＳなどのＩＩ−ＶＩ化合物半導体、ＩＴＯ（Indium-tin-Oxide）、ＰｂＳ、ＰｂＴｅとＳｎＴｅとの固溶系であるＰｂ1-xＳｎxＴｅ、Ｂｉ2Ｔｅ3、ＩｎＡｓxＰ1-x、ＧａＡｓxＳｂ1-xなどが挙げられる。なかでも、ＩＩＩ−Ｖ族化合物半導体が好ましく、特にＧａＮ層が好ましい。また非化合物半導体層は、例えばＳｉ，Ｇｅ，Ｓｅ，Ｔｅなどからなる単体半導体、アモルファス半導体などから構成される層である。
【００４１】
半導体層の厚みは特には限定されないが、好ましくは２００〜３００μｍ、より好ましくは２２５〜２７５μｍである。
【００４２】
以下、半導体層４４を化合物半導体層４４として説明する。しかし、このような説明は、化合物半導体層に限られたものではなく、非化合物半導体層にも同様に適用できる。
【００４３】
化合物半導体層４４が形成された後、ベース基板４０を分離する。ここで分離されたベース基板４０以外の層が、化合物半導体層４４からなる電気伝導性を有する化合物半導体基板となる（図４）。この時、化合物半導体層４４の全面が露出するまで第１緩衝層４２も除去されることが好ましい。
【００４４】
さらに、第１緩衝層上に半導体層を形成する段階と、前記ベース基板を分離する段階との間に、化合物半導体層４４上に、第２緩衝層４６を形成することが好ましい。第１緩衝層とともに第２緩衝層を形成することによって、ベース基板と化合物半導体層間に生じる応力分布差をより効果的に最小化することができ、その結果として分布差に起因するクラック発生を最小化することができる。第２緩衝層４６は選択的に形成されうるものであり、化合物半導体層４４上に第２緩衝層４６が形成されてもよいし、形成されなくてもよい。また第２緩衝層を構成する物質は、上記第１緩衝層と同様である。
【００４５】
第１緩衝層および第２緩衝層の厚みは特には限定されないが、好ましくは２０〜４０μｍ、より好ましくは２７〜３３μｍである。
【００４６】
本発明において、第１緩衝層および第２緩衝層は、以下に示すような様々な方法によって形成されることが好ましい。なお、以下の説明において、半導体層として化合物半導体層を用い、該化合物半導体層をドーピングするドープ剤としてＳｉを用いた場合を用いたが、もちろん、ここで説明される各方法は、他の半導体層やドープ剤を用いた場合も同様に適用される。
【００４７】
まず第１緩衝層の様々な形成方法について説明する。
【００４８】
＜第１方法＞
第１方法において、第１緩衝層は、ドーピング濃度が相異なる複数の半導体物質層より形成される。ここで前記ドーピング濃度が相異なる複数の半導体物質層として、応力緩和用のドープ半導体物質層およびアンドープ半導体物質層を用いて説明する。
以下図を参照しながら詳述する。
【００４９】
具体的に図５を参照すれば、ベース基板４０上にドープ化合物半導体層４２ａ（第１層）を形成する。
【００５０】
続いて、図６に示すように第１層４２ａ上にアンドープ化合物半導体層４２ｂ（第２層）を形成する。
【００５１】
図７を参照すれば、第２層４２ｂ上に、さらに第１層および第２層をこの順番で交互に積層してもよい。このような第１層および第２層の積層をさらに繰り返し、結果的に図８に示すように、３層の化合物半導体層と、３層の半導体層とが交互に３回積層された第１緩衝層４２が形成される。
【００５２】
＜第２方法＞
第２方法において、第１緩衝層は、ドーピング濃度が相異なる複数の半導体物質層より形成される。ここで前記ドーピング濃度が相異なる複数の半導体物質層として、応力緩和用のドープ半導体物質層およびアンドープ半導体物質層を用いて説明する。第２方法は、第１緩衝層を、複数のドープ化合物半導体層４２ａ及びアンドープ化合物半導体層４２ｂが交互に積層して形成する点では、上記第１方法と同一であるが、ドープ化合物半導体層４２ａ及びアンドープ化合物半導体層４２ｂの初めの形成順序が異なるものである。以下図を参照しながら詳述する。
【００５３】
具体的に説明すると、図９に示すようにベース基板４０上にアンドープ化合物半導体層４２ｂ（第２層）をまず形成した後で、ドープ化合物半導体層４２ａ（第１層）を形成する。その後、第２層および第１層の積層をこの順番でさらに繰り返し、結果的に図１０に示すように、３層の化合物半導体層と、３層の半導体層とが交互に３回積層された第１緩衝層４８が形成される。
【００５４】
上記第１方法および第２方法においては、第１層および第２層を、ベース基板上に、第１層および第２層の順番で、または、第２層および第１層の順番で、積層することによって、応力の発生を最小化でき、基板がクラックされることを防止できる。
【００５５】
上記第１方法および第２方法においては、第１層及び第２層はそれぞれドープＩＩＩ−Ｖ族化合物半導体層及びアンドープＩＩＩ−Ｖ族化合物半導体層であることが好ましく、例えばシリコンドープＧａＮ層及びアンドープＧａＮ層より形成されることが特に好ましい。また、ドーピング濃度を異ならせた２層を入れ替わり形成してもよい。
【００５６】
＜第３方法＞
第３方法において、第１緩衝層は、ドーピング濃度が順次濃くなる半導体物質層より形成される。前記ドーピング濃度が順次濃くなる半導体物質層を形成する方法の一例としては、まず前記ベース基板上にアンドープ半導体物質層を形成し、前記アンドープ半導体物質層上に、ドーピング濃度が順次濃くなるようにドープ半導体物質層を形成することによる方法が挙げられる。なお、当該方法において、ドーピング濃度が順次濃くなるように形成された前記ドープ半導体物質層は、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の薄い順に積層することにより形成されることが好ましい。以下図を参照しながら詳述する。
【００５７】
図１１を参照すれば、ベース基板４０上にまず、第１ドーピング濃度を有する応力緩和のための化合物半導体層４２ｃ（以下、第１ドープ化合物半導体層４２ｃ）が形成される。第１ドープ化合物半導体層４２ｃ上に第２〜第５ドープ化合物半導体層４２ｄ，４２ｅ，４２ｆ，４２ｇが順次にさらに形成される。この時、第１〜第５ドープ化合物半導体層４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｇは積層される順序によりドーピング濃度もまた順次濃くなるように形成されることが好ましい。
【００５８】
従って、第３方法により形成された第１緩和層５０はドーピング濃度が順次濃くなる勾配を有する。
【００５９】
次に第２緩衝層の様々な形成方法について説明する。
【００６０】
＜第４方法＞
第４方法において、第２緩衝層は、ドーピング濃度が相異なる複数の半導体物質層より形成される。ここで前記ドーピング濃度が相異なる複数の半導体物質層として、応力緩和用のドープ半導体物質層およびアンドープ半導体物質層を用いて説明する。詳細な形成方法は、形成される下部層がベース基板４０ではなく化合物半導体層４４という点を除外すれば、上記第１緩衝層の第１方法（図５〜図７）の形成方法と同じ方法で形成される。
【００６１】
＜第５方法＞
第５方法において、第２緩衝層は、ドーピング濃度が相異なる複数の半導体物質層より形成される。ここで前記ドーピング濃度が相異なる複数の半導体物質層として、応力緩和用のドープ半導体物質層およびアンドープ半導体物質層を用いて説明する。
【００６２】
すなわち第５方法は、第２緩衝層を、複数のドープ化合物半導体層４２ａ及びアンドープ化合物半導体層４２ｂが交互に積層して形成する点では、上記第４方法と同一であるが、ドープ化合物半導体層４２ａ及びアンドープ化合物半導体層４２ｂの初めの形成順序が異なるものである。詳細な形成方法は、形成される下部層がベース基板４０ではなく化合物半導体層４４という点を除外すれば、上記第１緩衝層の第２方法（図９〜図１０）の形成方法と同じ方法で形成される。
【００６３】
例えば図３に示すような構造において、第２緩衝層を当該第４または第５方法により形成し、第１緩衝層４２を前述の第１方法（図５〜８）または第２方法（図９〜１０）により形成した場合、化合物半導体層４４を中心にして、前記第２緩衝層は、前記第２緩衝層は、前記第１緩衝層と同一の構成で形成される。このような構成によって、ベース基板と化合物半導体層間に現れる応力分布差が最小化され、その結果として前記分布差に起因するクラック発生が最小化することができる。
【００６４】
＜第６方法＞
第６方法において、第２緩衝層は、ドーピング濃度が順次濃くなる半導体物質層より形成される。前記ドーピング濃度が順次濃くなる半導体物質層を形成する方法の一例としては、まず前記ベース基板上にアンドープ半導体物質層を形成し、前記アンドープ半導体物質層上に、ドーピング濃度が順次濃くなるようにドープ半導体物質層を形成することによる方法が挙げられる。なお、当該方法において、ドーピング濃度が順次濃くなるように形成された前記ドープ半導体物質層は、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の薄い順に積層することにより形成されることが好ましい。詳細な形成方法は、形成される下部層がベース基板４０ではなく化合物半導体層４４という点を除外すれば、上記第１緩衝層の第３方法（図１１）の形成方法と同じ方法で形成される。すなわち、第１緩衝層５０と非対称になるべくドーピング濃度が積層される順序により順次濃くなるように形成される。
【００６５】
例えば図３に示すような構造において、第２緩衝層を当該第６方法により形成され、第１緩衝層４２が前述の第３方法（図１１）により形成された場合、化合物半導体層４４を中心にして、前記第２緩衝層は、前記第１緩衝層のドーピング濃度分布と非対称的なドーピング濃度分布を有するように形成される。
【００６６】
＜第７方法＞
第７方法において、第２緩衝層は、第３方法と反対に形成される。すなわち、ドーピング濃度が順次薄くなる半導体物質層より形成される。前記ドーピング濃度が順次薄くなる半導体物質層を形成する方法の一例としては、まず前記ベース基板上にアンドープ半導体物質層を形成し、前記アンドープ半導体物質層上に、ドーピング濃度が順次薄くなるようにドープ半導体物質層を形成することによる方法が挙げられる。なお、当該方法において、ドーピング濃度が順次薄くなるように形成された前記ドープ半導体物質層は、異なるドーピング濃度を有する複数の半導体物質層をドーピング濃度の濃い順に積層することにより形成されることが好ましい。
【００６７】
図１２を参照すれば、化合物半導体層４４上に第１〜第５ドープ化合物半導体層４２ｃ，４２ｄ，４２ｅ，４２ｆ，４２ｇより構成される第２緩衝層５２が形成されるが、ドーピング濃度の最も濃い第５ドープ化合物半導体層４２ｇが化合物半導体層４４上にまず形成された後で、第４、第３、第２及び第１ドープ化合物半導体層４２ｆ，４２ｅ，４２ｄ，４２ｃの順に形成される。
【００６８】
例えば図３に示すような構造において、第２緩衝層を当該第７方法により形成され、第１緩衝層４２が前述の第３方法（図１１）により形成された場合、化合物半導体層４４を中心にして、前記第２緩衝層は、前記第１緩衝層のドーピング濃度分布と対称的なドーピング濃度分布を有するように形成される。
【００６９】
以上説明した、第１および第２緩衝層を、化合物半導体層４４を中心にして対称または非対称に形成する実施形態以外にも、第１緩衝層は第１または第２方法で説明したようなドープ（アンドープ）及びアンドープ（ドープ）半導体物質層を交互に形成し、第２緩衝層は第６または第７方法で説明したような順次にドーピング濃度が濃く（薄く）なる半導体物質層より形成する、という組み合わせも可能である。
【００７０】
以上述べたような第１および第２緩衝層の構成によって、ベース基板と化合物半導体層間に現れる応力分布差が最小化され、その結果として前記分布差に起因するクラック発生が最小化することができる。
【００７１】
また、ベース基板と化合物半導体層４４との間に形成される第１緩衝層として、形成後にベース基板と共に除去する条件で、化合物半導体層を構成する物質と異なる物質からなる層を形成しても良い。
【００７２】
以下本発明の製造方法を、半導体基板、第１緩衝層、および第２緩衝層としてＧａＮ基板を、ドーパントとしてシリコンを用いた場合を例にとってさらに具体的に説明する。
【００７３】
以下、第２緩衝層が、第１緩衝層と同一の構成で形成されることを特徴とする半導体基板の形成方法について説明する。
【００７４】
ＧａＮ層形成のための前駆体としてＧａ金属とＮＨ3を使用し、キャリアガスとしてはＮ2ガスを使用する。また、成長法としてはＨＰＶＥ法を適用し、成長のためのファーネスとしては水平オープンフローリアクタを使用する。
【００７５】
まず基板（例えばサファイア基板）をリアクタ内にローディングした後で、必要に応じて基板の表面を処理する。例えばＮＨ3ガス及びＨＣｌガスを使用した表面処理が挙げられる。その後、第１緩衝層（図３の４２）として、厚さ２７〜３３μｍのＧａＮ層を連続的に形成した後で、化合物半導体層（図３の４４）としてシリコンドーピングされたＧａＮ層を２２５〜２７５μｍの厚みに形成する。ここで化合物半導体層は、時間当り６０μｍほどの成長速度でシリコンをドーピングしつつ形成することが好ましい。続いて、得られたシリコンドープＧａＮ層上に第２緩衝層（図３の４６）としてシリコンドーピングされたＧａＮ層を厚さ１８〜２２μｍに形成する。その後、所定時間、ＧａＮ層が形成された基板をリアクタから取り出して、ベース基板を分離しＧａＮ基板を得る。
【００７６】
ここで、第１緩衝層として形成されたＧａＮ層を形成する過程を詳細に説明する。まず基板上にＧａＮ層を形成した後で、形成されたＧａＮ層上に、ドーパントソースガスとしてＳｉＨ2Ｃｌ2を所定流量でフローさせて、シリコンドーピングされたＧａＮ層を２μｍさらに形成する。所望の層厚さになるまで、これら２層を交互に積層する。
【００７７】
上記第１緩衝層と同様の方法で第２緩衝層としてのＧａＮ層を形成することができる。
【００７８】
次に、第２緩衝層は、第１緩衝層のドーピング濃度分布と対称的なドーピング濃度分布を有することを特徴とする半導体基板の形成方法について説明する。基本的に、上述した第１および第２緩衝層が同一の構成で形成される基板の形成方法と同じ条件で実施されるが、第１および第２緩衝層として形成されるＧａＮ層は異なる過程により形成される。
【００７９】
まず、第１緩衝層として形成されたＧａＮ層は、ＧａＮ層５層（以下、第１〜第５ＧａＮ層）を順次に連続して形成する方法により形成されるが、各層のドーピング濃度を異ならせる。
【００８０】
具体的に、第１ＧａＮ層はドーパントドーピングなしに形成され、第２ＧａＮ層はドーパントソースガスとしてＳｉＨ2Ｃｌ2を化合物半導体層４４上にフローさせながら形成される。同様に、第３〜第５ＧａＮ層もそれぞれ順次のドーパントソースガスのドーパント濃度を濃くしながらフローさせて形成される。このようにして、第１〜第５ＧａＮ層、すなわち第１緩衝層がドーピング濃度が順次濃くなるドーピング濃度勾配を有すべく形成される。もちろん、第５ＧａＮ層にとどまらず、所望の濃度勾配が得られるようにさらに積層してもよい。
【００８１】
一方、第２緩衝層においては、ＧａＮ層５層（以下、第６〜第１０ＧａＮ層）をドーピング濃度が順次薄くなるように形成する。具体的に、化合物半導体層４４上に先ずに形成される第６ＧａＮ層は、化合物半導体層４４上にドーピング濃度が最も濃くなるようにドーピングソースガスをフローしながら形成する。以降、第７〜第９ＧａＮ層を、それぞれドーピング濃度が順次薄くなるようにドーピングソースガスをフローさせつつ形成し、第１０ＧａＮ層をドーピングなしに形成する。もちろん、第９ＧａＮ層にとどまらず、所望の濃度勾配が得られるようにさらに積層してもよい。
【００８２】
【実施例】
＜実施例１＞
本発明者はＩＩＩ−Ｖ族化合物半導体基板の一つとしてＧａＮ基板を形成するために、次のような実験をした。この時、ＧａＮ層形成のための前駆体としてＧａ金属とＮＨ3を使用し、キャリアガスとしてはＮ2ガスを使用した。また、成長法としてはＨＰＶＥ法を適用し、成長のためのファーネスとしては水平オープンフローリアクタを使用した。
【００８３】
具体的な過程を説明すれば、まずサファイア基板をリアクタ内にローディングした後で、ＮＨ3ガス及びＨＣｌガスを使用して前記サファイア基板の表面を処理する。その後、第１緩衝層（図３の４２）として、厚さ３０μｍのシリコンドーピングされたＧａＮ層を連続的に形成した後で、ドープ化合物半導体層（図３の４４）としてシリコンドーピングされたＧａＮ層を２５０μｍほどの厚みに形成する。続いて、前記２５０μｍ厚みのＧａＮ層上に第２緩衝層（図３の４６）としてシリコンドーピングされたＧａＮ層を２０μｍほどの厚みに形成する。その後、１時間かけて前記ＧａＮ層が形成されたサファイア基板を前記リアクタから取り出してＧａＮ基板を得た。このようにして形成されたＧａＮ基板は、クラックが最小化されていた。
【００８４】
ここで、第１緩衝層として形成された厚さ３０μｍのＧａＮ層が形成された過程をさらに具体的に説明すれば、まずサファイア基板上に厚さ３μｍ程度にＧａＮ層を形成し、形成されたＧａＮ層上に、ＳｉＨ2Ｃｌ2を１ｓｃｃｍほどの割合でフローさせて、シリコンドーピングされたＧａＮ層を２μｍさらに形成する。このような２層（すなわちアンドープＧａＮ層およびシリコンドープＧａＮ層）を交互に積層することによって、６層のＧａＮ層が形成されて３０μｍのＧａＮ層が形成された。
【００８５】
また、前記２層を入れ替わり積層する方法で４層のＧａＮ層が形成されて前記２０μｍ厚みのＧａＮ層（第２緩衝層）が形成された。
【００８６】
また、前記２５０μｍ厚みのＧａＮ層（化合物半導体層）は時間当り６０μｍほどの成長速度でシリコンをドーピングしつつ形成された。
【００８７】
サファイア基板を分離し、本発明の半導体基板を得た。
【００８８】
＜実施例２＞
第１実験例と同じ条件下で実施されるが、第１段階及び第２緩衝層として形成された３０μｍのＧａＮ層及び２０μｍ厚みのＧａＮ層は第１実験例と異なる過程により形成された。
【００８９】
まず、第１緩衝層として形成された前記３０μｍのＧａＮ層は６μｍ厚みのＧａＮ層５層（以下、第１ないし第５ＧａＮ層という）を順次に連続して形成する方法により形成されるが、各層のドーピング濃度を異ならせた。
【００９０】
具体的に、第１ＧａＮ層はドーパントドーピングなしに形成され、第２ＧａＮ層はドーパントソースガスとして０．１ｓｃｃｍほどＳｉＨ2Ｃｌ2を化合物半導体層４４上にフローさせつつ、第３ないし第５ＧａＮ層はそれぞれ０．２、０．３、０．４ｓｃｃｍほどのＳｉＨ2Ｃｌ2がフローされつつ形成され、第１ないし第５ＧａＮ層、すなわち３０μｍのＧａＮ層がドーピング濃度が順次濃くなるドーピング濃度勾配を有するように形成された。
【００９１】
一方、第２緩衝層として化合物半導体層４４上に形成された前記２０μｍ厚みのＧａＮ層は４μｍ厚みのＧａＮ層５層（以下、第６ないし第１０ＧａＮ層という）を順次に連続して形成する方法により形成されるが、前記３０μｍ厚みのＧａＮ層（第１緩衝層）と同様に各層のドーピング濃度を異ならせる方法で形成された。ただし、前記第１ないし第５ＧａＮ層を形成する時とは反対に各ＧａＮ層のドーピング濃度勾配が反対に、すなわちドーピング濃度が順次薄くなるように形成された。
【００９２】
具体的に、化合物半導体層４４上に先ずに形成される第６ＧａＮ層は、化合物半導体層４４上に０．４ｓｃｃｍ程度のＳｉＨ2Ｃｌ2がフローされつつ形成されてドーピング濃度が最も濃くなり、第７ないし第９ＧａＮ層はそれぞれ０．３、０．２、０．１ｓｃｃｍ程度のＳｉＨ2Ｃｌ2が化合物半導体層４４上にフローされつつ形成されて各層のドーピング濃度が順次薄くなり、第１０ＧａＮ層はドーピングなしに形成された。その後の過程は第１実験例と同一に進められた。
【００９３】
図１３は、本発明の実施例により形成された直径２インチ、厚さ３００μｍのＧａＮ基板の表面状態を確認できる写真であり、図１４は従来の方法で形成された同じ直径及び厚さで形成されたＧａＮ基板の表面状態を確認できる写真である。
【００９４】
図１３及び図１４で確認できるように、本発明により形成されたＧａＮ基板にはクラックが生じていないが、従来の方法により形成されたＧａＮ基板にはクラック１００が生じていた。
【００９５】
前述の説明において多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというより、好ましい実施形態の例示として解釈さるべきである。
【００９６】
【発明の効果】
前述の如く、ベース基板及びメインの基板である化合物半導体層間に応力緩和のための緩衝層が形成された後で、化合物半導体層が形成されることによって、好ましくは化合物半導体層上に第２の緩衝層がさらに形成されることによって、ベース基板と化合物半導体層間に生じる応力分布差が最小化され、その結果として前記分布差に起因するクラック発生が最小化され、高品質の化合物半導体基板、例えば高品質のＩＩＩ−Ｖ族化合物半導体としてＧａＮ基板を得ることができる。
【図面の簡単な説明】
【図１】  従来技術によるＧａＮ基板製造方法を説明するための断面図である。
【図２】  図１に示された従来技術によるＧａＮ基板製造方法の問題点を説明するための断面図であって、矢印は応力をあらわす。
【図３】  本発明の製造方法によって製造される半導体基板の断面図である。
【図４】  本発明において、ベース基板を分離した状態の電気伝導性を有する化合物半導体基板である。
【図５】  本発明の製造方法における、第１緩衝層の第１形成方法を段階別に示す断面図である。
【図６】  本発明の製造方法における、第１緩衝層の第１形成方法を段階別に示す断面図である。
【図７】  本発明の製造方法における、第１緩衝層の第１形成方法を段階別に示す断面図である。
【図８】  本発明の製造方法における、第１緩衝層の第１形成方法を段階別に示す断面図である。
【図９】  本発明の製造方法における、第１緩衝層の第２形成方法を段階別に示す断面図である。
【図１０】  本発明の製造方法における、第１緩衝層の第２形成方法を段階別に示す断面図である。
【図１１】  本発明の製造方法における、第２緩衝層の第６形成方法を段階別に示す断面図である。
【図１２】  本発明の製造方法における、第２緩衝層の第７形成方法を段階別に示す断面図である。
【図１３】  本発明の実施例により形成された、直径２インチ、厚さ３００μｍのＧａＮ基板の表面状態を示した写真である。
【図１４】  従来技術により形成された、直径２インチ、厚さ３００μｍのＧａＮ基板の表面状態を示した写真である。
【符号の説明】
１０      サファイア基板、
１２      ＧａＮ層
１２ａ    圧縮応力
１０ａ    引張応力
４０      ベース基板
４２、４８、５０      第１緩衝層
４２ａ    ドープ化合物半導体層
４２ｂ    アンドープ化合物半導体層
４２ｃ〜４２ｇ  第１〜第５ドープ化合物半導体層
４４      半導体層
４６、５２      第２緩衝層
１００    クラック
【図１】
0004213896.tif 000002
【図２】
0004213896.tif 000003
【図３】
0004213896.tif 000004
【図４】
0004213896.tif 000005
【図５】
0004213896.tif 000006
【図６】
0004213896.tif 000007
【図７】
0004213896.tif 000008
【図８】
0004213896.tif 000009
【図９】
0004213896.tif 000010
【図１０】
0004213896.tif 000011
【図１１】
0004213896.tif 000012
【図１２】
0004213896.tif 000013
【図１３】
0004213896.tif 000014
【図１４】
0004213896.tif 000015