(57)【特許請求の範囲】
【請求項１】
入力と、第一の帰還信号と第二の帰還信号とを受信し、出力を生成するための第一の総和デバイスと、
前記第一の総和回路の出力を入力として受信し、出力を生成するための第一の共振器と、
前記第一の共振器の出力を受信し、この変調器の出力となるデジタル出力を生成するための量子化器と、
それぞれ、前記量子化器の前記出力を入力として受信し、それぞれ、前記第一と前記第二の帰還信号を生成するための第一のD/A変換器と第二のD/A変換器とを備え、
前記第一のD/A変換器と第二のD/A変換器は、その周波数領域において異なる伝達関数を有し、
さらに、前記第一のD/A変換器はフルリターン・ツウ・ゼロ変換器から成り、前記第二のD/A変換器はハーフリターン・ツウ・ゼロ変換器から成るものである、帯域通過シグマ・デルタ変調器。
【請求項２】
更に、
前記第一の共振器からの前記出力と、第一と第二の帰還信号とを受信し、出力を生成するための第二の総和デバイスと、
前記第二の総和デバイスからの前記出力を受信し、前記量子化器によって受信される出力を生成するための第二の共振器とを備える、ことを特徴とする請求項１記載の帯域通過シグマ・デルタ変調器。
【請求項３】
前記第一の共振器と第二の共振器はマイクロメカニカル共振器から成る、ことを特徴とする請求項１或いは２のいずれかに記載の帯域通過シグマ・デルタ変調器。
【請求項４】
前記第一の共振器と第二の共振器は音響共振器から成る、ことを特徴とする請求項１から２のいずれかに記載の帯域通過シグマ・デルタ変調器。
【請求項５】
前記音響共振器は表面弾性波共振器から成る、ことを特徴とする請求項４記載の帯域通過シグマ・デルタ変調器。
【請求項６】
前記音響共振器はフィルムバルク音響共振器から成る、ことを特徴とする請求項４記載の帯域通過シグマ・デルタ変調器。
【請求項７】
前記第一と第二のD/A変換器は１ビット変換器から成る、ことを特徴とする請求項１から６のいずれかに記載の帯域通過シグマ・デルタ変調器。
【請求項８】
更に、前記第一のD/A変換器と前記第一の総和デバイスとの間、前記第二のD/A変換器と前記第一の総和デバイスとの間、及び前記第一の共振器と前記量子化器との間に、利得段が設けられる、ことを特徴とする請求項１から７のいずれかに記載の帯域通過シグマ・デルタ変調器。
【請求項９】
更に、前記第一の共振器と前記第二の総和デバイスとの間、前記第二の共振器と前記量子化器との間、前記第一のD/A変換器と前記第二の総和デバイスとの間、前記第一のD/A変換器と前記第二の総和デバイスとの間、前記第二のD/A変換器と前記第一の総和デバイスとの間、及び前記第二のD/A変換器と前記第二の総和デバイスとの間に、利得段が設けられることを特徴とする、請求項１のみに従属する場合を除く、請求項１から８のいずれかに記載の帯域通過シグマ・デルタ変調器。
【請求項１０】
入力信号を帯域通過シグマ・デルタ変調するための方法であって、
第一の帰還信号と、第二の帰還信号と、入力信号とを総和することで、出力を生成するステップと、
前記総和ステップからの出力を第一の共振器に通すことで、出力を生成するステップと、
前記第一の共振器からの出力を量子化器に通すことで、デジタル出力を生成するステップと、
前記量子化器からの出力を、それぞれ、第一のD/A変換器と第二のD/A変換器に通すことで、それぞれ、前記第一と前記第二の帰還信号を生成するステップとを含み、
前記第一のD/A変換器と第二のD/A変換器は、その周波数領域において異なる伝達関数を有し、
さらに、前記第一のD/A変換器はフルリターン・ツウ・ゼロ変換器から成り、前記第二のD/A変換器はハーフリターン・ツウ・ゼロ変換器から成る、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００１年１１月１３日に出願された米国仮出願第６０／３３１，２５６号、及び２００２年７月３日に出願された米国ユーティリティパテント出願第１０／１８８，０７１号の利益を主張する。
【０００２】
本発明は一般には帯域通過シグマ・デルタ変調器、より詳細には、音響共振器或いはマイクロメカニカル共振器を用いる帯域通過シグマデルタ変調器に係る。本発明は、更に、一般的には共振器からの反共振信号の相殺、より詳細には、マイクロメカニカル共振器、表面弾性波（surface acoustic wave, SAW）共振器、或いはバルク音響波（bulk acoustic  wave, BAW）共振器内で用いるための反共振成分を相殺するための方法及び装置にも係る。
【背景技術】
【０００３】
セルラ電話システムは世界中の多くの国々において非常に良く普及している。不幸なことに、異なる国々によって採用されている特定の標準は、しばしば異なり、ある国からのセルラデバイスは、他のシステム内では作動しない。このため、ある人が、異なる標準を採用する２つの異なる国においてセルラ電話を利用したい場合、全く異なる２つのハンドセットが必要となる。
【０００４】
この難点を克服するために、異なる標準を採用する異なる国においても同一のデバイスを用いることができるようにするための幾つかの試みがなされている。SDR（software-defined radio）と呼ばれる技術は、この問題に対する一つの解決を提供する。SDRシステムにおいては、RF或いはIF信号の全バンドがデジタル化され、チャネルはプログラマブルデジタルフィルタを用いて選択される。こうして、SDRは、異なる標準に合うようにソフトウェアを通じて自身を再構成させることができる。ただし、この方法は、完全に成功しているとはいいがたい。これは、このためには、高速のA/D変換器が必要となり、このA/D変換器は速度が速いことに加えて、十分な解像度を提供することも要求されるためである。理想的SDR構成においては、RFは受信機内で直接にデジタル化される。このためには、A/D変換器は、ギガヘルツレンジの速度を有することに加えて、16‐ビット解像度に相当する、１００ｄBを超えるダイナミックレンジを有することを要求される。様々なA/D変換器が存在する中で、シグマ・デルタ（sigma-delta）A/D変換器は、この要求されるダイナミックレンジを達成できる可能性を有する。ただし、これを達成できるのは、かなり低い周波数帯域に限られ、周波数が増加すると、回路の欠陥（imperfections）が顕著となり、このA/D変換器のダイナミックレンジは劣化する。ギガヘルツサンプリング周波数レンジに対しては、報告されている帯域通過シグマ・デルタ変調器の最も高いダイナミックレンジは、７５ｄBであり、これは、たった１２．５ビットなる解像度に相当する。
【０００５】
シグマ・デルタA/D変換器は、シグマ・デルタ変調器と、デジタルフィルタから成る。図１は帯域通過シグマ・デルタ変調器の典型的な構成を示す。この変調器内の主要な要素は、共振器２であり、これは量子化雑音シェーピング（quantization noise shaping）を提供する。つまり、共振器は、その共振周波数近傍の帯域内では帯域通過フィルタとして働く。共振器には、高い周波数にて動作することと、高いQ（quality factor）値を有することを求められる。共振器の出力は、量子化器３に通され、量子化器３は、その入力がある閾値を超えるときはデジタル”１”信号を生成し、その入力がその閾値より小さいときはデジタル”０”信号を生成する。この一連の０と１のデジタル信号がシグマ・デルタ変調器の出力となる。これら信号は、D/A変換器４にも帰還され、結果としてのアナログ信号は総和デバイス（summation device）１に第二の入力として加えられる。総和デバイス１は、変調器への入力も受信し、この入力と総和デバイスへの帰還信号との間の差から、共振器２への入力が生成される。
【０００６】
図２は、量子化雑音が共振周波数からシェーピングされ、結果として非常に高いダイナミックレンジを有する、四次の帯域通過シグマ・デルタ変調器からの典型的な出力スペクトルを示す。ノッチの深さと、共振器のQ値とには関係があり、Q値が高いほど、ノッチは深くなる。雑音シェーピングは、変調器の次数にも依存し、より高い次数の変調器は、より良い雑音シェーピング、従って、より高いダイナミックシェーピングを提供する。
【０００７】
典型的には、共振器は、３つの異なる電子回路、つまり、受動L-Cタンク、相互コンダクタ・キャパシタ（transconductor-capacitor）、或いはスイッチ・キャパシタ（switch-capacitor）の１つから成る。ただし、これら回路のいずれも、説明の状況においては成功していない。最初の二つの回路は、寄生損失（parasitic losse）と非線形性のために高いQ値を達成することができない。共振器がインテグレーテッドL-Cタンク（integrated L-C tank）から成る場合、典型的なQ値は、Qの増強手段を備えない場合と備える場合で、それぞれ、１０と４０近傍となる。共振器が相互コンダクタ・キャパシタから成る場合は、Q値は改善され、数百MHｚの周波数において、最高３００に達する。共振器がスイッチ・キャパシタから成る場合は、回路のセトリング（settling ）が低速であるために、共振周波数は、低い値（１００MHｚ以下に）制限される。これらタイプの共振器を用いたのでは、シグマ・デルタ変調器は、SDRの状況において要求される高い速度と高いダイナミックレンジとを同時に達成することはできない。実際に用いることができるSDRシステムを達成するためには、シグマ・デルタ変調器内で、高い速度と高いダイナミックレンジを同時に達成するために用いることができる共振器を見つけることが必要となる。
【０００８】
これら共振器においては、２つの共振モード、つまり、直列モードと並列モードが存在する。直列モードにおいては共振器のインピーダンスは最小となり、並列モードにおいては共振器のインピーダンスは最大となる。直列共振モードが発生する周波数は共振周波数と呼ばれ、並列共振モードが発生する周波数は反共振周波数（anti-resonant frequency）と呼ばれる。
【０００９】
図１１は、共振器の周波数とアドミタンス（インピーダンスの逆数）との間の関係を示すグラフである。最大の点が２１の所に見られるが、これは直列共振モードに対応し、周波数frの所で発生する。最小点２２は並列共振モードに対応し、反共振周波数faの所で発生する。
【００１０】
図１２は共振器に対する典型的な等価回路を示す。これは、抵抗Rｍ，２６と、キャパシタCm，２５と、インダクタLm，２４から成る直列接続と並列に接続された静的容量Cp，２３を含む。静的容量２３は理想的共振器の伝達関数を２つの伝送零（transmission zero）を導入することで変化させる。フィルタリングや発振器の製造など、様々な用途においては、反共振成分信号の存在は必要である。ただし、上に説明の図１のシグマ・デルタ変調器のなど、他の幾つかの状況においては、これは望ましくない。反共振成分が存在すると、変調器の伝達関数の実現が困難となり、このためこれを相殺することが必要となる。同様に、他の幾つかの変調器及び他の状況においても、共振ピークが強調されるように、反共振成分を相殺することが必要となる。
【発明の開示】
【００１１】
従って、本発明の一つの目的は、高い速度と高いダイナミックレンジとを有する帯域通過シグマ・デルタ変調器を提供することにある。
【００１２】
本発明のもう一つの目的は、マイクロメカニカル共振器を用いる帯域通過シグマ・デルタ変調器を提供することにある。
【００１３】
本発明のもう一つの目的は、音響共振器を利用する帯域通過シグマ・デルタ変調器を提供することにある。
【００１４】
本発明のもう一つの目的は、２つのD/A変換器を有する二次の帯域通過シグマ・デルタ変調器を提供することにある。
【００１５】
本発明の更にもう一つの目的は、２つのD/A変換器と２つの総和デバイスを有する四次の帯域通過シグマ・デルタ変調器を提供することにある。
【００１６】
本発明の更にもう一つの目的は、マイクロメカニカル共振器或いは音響共振器を有するシグマ・デルタ変調器を備えるシグマ・デルタA/D変換器を提供することにある。
【００１７】
本発明の一つの目的は、共振器内で用いるための反共振成分を相殺するための方法を提供することにある。
【００１８】
本発明のもう一つの目的は、共振器内で用いる反共振成分を相殺するための回路を提供することにある。
【００１９】
本発明の更にもう一つの目的は、マイクロメカニカル共振器或いは表面弾性波（音響）共振器内の反共振成分を相殺するための方法を提供することにある。
【００２０】
本発明の他の目的は、反共振及びマイクロメカニカル及び音響波共振器の相殺をするための回路を提供することにある。
【００２１】
本発明の更にもう一つの目的は、減算器に入力を提供する共振器と相殺網とを有する回路を提供することにある。
【００２２】
本発明の更にもう一つの目的は、共振器に対する相殺網として機能するキャパシタを提供することにある。
【００２３】
本発明の更にもう一つの目的は、マイクロメカニカル共振器、SAW（表面弾性波）共振器或いはBAW（バルク音響波）共振器内で用いる反共振成分を相殺するための方法及び回路を提供することにある。
【００２４】
簡潔に述べると、本発明のこれら及びその他の目的は、マイクロメカニカル共振器或いは音響共振器を、量子化器への出力を提供する帯域通過フィルタとして用いることで達成される。量子化器の出力は、変調器の出力として機能すると同時に、２つの異なるD/A変換器への帰還（信号）としても機能する。これら２つの変換器の出力は、利得によって調節され、総和デバイスに、入力（信号）と共に加えられる。この総和デバイスの出力は入力として共振器に加えられる。四次のデバイスにおいては、２つの共振器が、第二の総和デバイスと共に用いられる。反共振成分を相殺するために相殺網が提供されるが、これは、共振器と共通の入力と出力とを有し、この出力が共振器の出力から減算される。
【００２５】
本発明のより完全な理解と、本発明の付随する多くの長所が、以下の詳細な説明を添付の図面との関連で考慮し、本発明を一層理解することで、容易に得られるものである。
【発明を実施するための最良の形態】
【００２６】
図面の説明に移るが、参照符号は複数の図面を通じて類似する同一の対応するパーツを示す。最初に、図３は、マイクロメカニカル共振器（micro-mechanical resonator）を用いる二次のシグマ・デルタ変調器（second order sigma-delta modulator）を示す。総和回路（summing circuit）１は、アナログ入力と、２つの利得段からの２つの出力とを総和する。総和回路の出力を形成するこの総和は、マイクロメカニカル共振器２への入力となる。この共振器は、その共振周波数の所の信号は選択的に通過させ、他の周波数の信号は減衰する。この共振器からの出力は、利得段Ｇ１，６によって調節された後、量子化器（quantizer）３に供給される。この信号を量子化することで、図１と同様の一連の２進ビットを形成され、これらによってこの変調器の出力が形成される。この出力は、加えて、対のD/A変換器、つまり、DAC１，４とDAC２，５への入力として帰還される。これら変換器は両方とも１ビット変換器から成るが、ただし、異なる出力パルスを有する。一方は、リターン・ツウ・零（return to zero）変換器から成り、もう一方は、ハーフリターン・ツウ・零（half return to zero）変換器から成る。結果として、これらは、その周波数領域（frequency domain）において異なる伝達関数（transfer function）を有する。これら変換器の出力はアナログ信号から成り、これらは利得段Ｇ２，７とＧ３，８を通じて総和回路に帰還される。これら利得段Ｇ１からＧ３内の利得の値は、正或いは負のいずれとすることもできるが、しばしば、この帰還路内の利得は、図１と同様に、帰還信号が入力信号から減算されるように負とされる。
【００２７】
マイクロメカニカル共振器２は、二次のシステム（second order system）であるために、図３に示される帯域通過変調器は二次となり、図４に示すような二次の雑音シェーピング（noise-shaping）を提供する。マイクロメカニカル共振器に基づくこの変調器は、アナログ入力信号をデジタル化することはできるが、ただし、解像度に限界がある。後に説明される四次の変調器を用いると、より優れた分解能を得ることができる。ただし、マイクロメカニカル共振器のＱ値は、楽に１０００を超え、場合によっては、１０,０００に達するために、このタイプの共振器を用いると、ギガヘルツに到達する高い共振周波数を得ることができる。こうして、変調器に、（電子共振器とは）この異なる共振器を用いることで、ギガヘルツサンプリング周波数レンジと、比較的良好な解像度にて動作することが可能となる。
【００２８】
図５は、マイクロメカニカル共振器を用いる対応する四次の帯域通過シグマ・デルタ変調器を示す。入力総和回路１は、図３と類似するやり方にて、この変調器への入力と、２個の利得段からの帰還信号とを総和する。総和回路の出力は、マイクロメカニカル共振器２に供給され、これは利得段Ｇ１，６への出力を生成する。利得段６の出力は、次に、第二の総和回路９に、２つの追加の帰還信号と共に加えられる。これら信号の総和は、第二のマイクロ・メカニカル共振器１０への入力として用いられるが、この第二の共振器１０も、その共振周波数の所の信号は通過させ、他の周波数の信号は減衰させる。この出力は、利得段Ｇ４，１１によって調節され、この出力は量子化器３に加えられる。この量子化器の出力は、上述のように、一連のデジタルビットから成り、変調器の出力を形成する。この出力は、図３と同様なやり方にて、２つのD/A変換器４、５に帰還される。ただし、このアナログ信号は図３のように利得段Ｇ２、Ｇ３に加えられるのに加えて、第二の総和回路９への入力として、利得段Ｇ５，１２、Ｇ６，１３にも加えられる。
【００２９】
この総和回路の出力から、四次の帯域通過変調器の、入力アナログ信号のデジタル化された形式を有する出力が形成される。２つのマイクロメカニカル共振器をループ形式にて用いることで、このデバイスは、図６に示すような四次の雑音シェーピングを提供する。２つのメイクロメカニカル共振器を用いるこの四次の変調器は、アナログ信号を高い解像度にてデジタル信号化する能力を有する。
【００３０】
図３の実施例と同様に、これら利得段は、必要に応じて、正或いは負の利得であり得、利得（増幅）或いは減衰を提供することができる。
【００３１】
電子共振器と比較して優れた性能を有する共振器のもう一つのタイプとして音響共振器（acoustic resonator）がある。表面弾性波（surface acoustic wave, SAW）共振器は、５０から２,０００ＭＨｚなる共振周波数を有する。この共振器は、加えて、４,０００から１５,０００なるＱファクタを有する。フィルムバルク音響共振器（film bulk acoustic resonator, FBAR）は、３００から１０,０００ＭＨｚなる共振周波数と、１００から１０００なるＱファクタを有する。帯域通過シグマ・デルタ変調器内にこれらタイプの共振器を用いることでも、高い周波数において高い解像度を有するデジタル出力を生成することができる。
【００３２】
図７は、音響共振器２を用いる帯域通過シグマ・デルタ変調器を示す。この回路の他の部分は図３のそれと類似のやり方にて動作する。音響共振器２は、二次のシステムであるために、図７に示される帯域通過シグマ・デルタ変調器は、二次であり、図８に示されるような二次の雑音シェーピングを提供する。音響共振器を用いるこの変調器は、アナログ入力信号をデジタル化することはできるが、ただし、四次の変調器と比較して解像度は劣る。
【００３３】
図９は、音響共振器を用いるこのような四次の帯域通過シグマ・デルタ変調器を示す。この構成は図５に示されるそれと類似するが、ただし、マイクロメカニカル共振器の代りに、音響共振器を用いる。ループに接続された２個の音響共振器が存在するために、この変調器は図１０に示すような四次の雑音シェーピングを提供し、このため四次である。音響共振器を用いるこの四次の帯域通過シグマ・デルタ変調器は、高い周波数において高い解像度にてアナログ信号をデジタル化する能力を有する。
【００３４】
図１３は、反共振信号を相殺する手段を備えるシステムを示す。信号発生器からの入力信号Xin３４は、共振器２７と、相殺網２８の両方に加えられる。相殺網の出力が、減算器３１内で、共振回路の出力から引かれる。共振器の出力と相殺網の出力の所には、それぞれ、集中負荷（lumped load）ZL1２９とZL2３０が設けられる。これらは、減算器の入力インピーダンス、並びに各々のノードの所の寄生インピーダンスから成る。キャパシタCin３３は、入力ノードの所の集中寄生容量（lumped parastic capacitance）から成る。減算器の出力Xo，３１は、通常の共振器出力から、反共振成分が除去された信号を提供する。これは、共振網の幾つかのパラメータが適切な値を取る場合に達成される。
【００３５】
図１４は、第一の実施例による相殺回路の部分をより詳細に示す。図示されるように、集中負荷２９、３０は、それぞれ、抵抗とキャパシタの並列回路にて置換されている。こうして、負荷２９は、図示されりように、抵抗RL1，３５とキャパシタCL1，３６とを含み、同様に、負荷３０は、抵抗RL2，３８と、キャパシタCL2，３７とを含む。この構成においては、相殺網は単にキャパシタCc，３９から成る。共振器２７は、図１２に示すような等価回路を含む。反共振成分を除去するためには、以下の条件が満たされることを必要とされる：
Cp＝CC、RL1＝RL2及びCL1＝CL2
入力ノードの所に存在する寄生容量３３は、反共振成分の相殺にはなんの影響も有さない。
【００３６】
これら特定の関係式が成立する場合は、相殺回路の出力を減算器３１の減算入力に加えることで、共振器から、出力曲線の反共振部分が除去される。こうして、相殺回路の様々なパラメータをこの回路の共振器部の様々なパーツのパラメータとマッチングさせることで、相殺網内に反共振信号と等しい信号が生成される。この信号を共振器の出力から引くと、この出力の反共振部分が除去され、出力信号の反共振成分は含まない部分が残される。こうして、図１６に示される共振器の出力に対応する出力信号に、減算器内で変更を加えることで、図１７に示されるような反共振成分を含まない出力信号が得られる。
【００３７】
図１５は、相殺回路の第二の実施例を示すが、この実施例においては、集中負荷２９と３０は、純粋に容量から成り、キャパシタCL1，３６とCL2，３７として示される。この実施例においては、反共振成分の相殺は以下の単純な条件に従うことで達成することができる：
【数１】
0004355841.tif 000002
【００３８】
この実施例においては、キャパシタCPとCL1 の比と、キャパシタCCとCL2の比とが等しくなることのみが要求される。この状況においては、結果は、図１４に示され、図１６と１７とを用いて説明された第一の実施例のそれと等しくなる。
【００３９】
上述の技術の観点から本発明の様々な追加の修正物及びバリエーションが可能である。従って、本発明は、添付のクレームの範囲から逸脱することなく、上で具体的に説明されたのとは異なるやり方にて実施できるものと解されるべきである。
【図面の簡単な説明】
【００４０】
【図１】従来の技術による帯域通過シグマ・デルタ変調器のブロック図である。
【図２】典型的な四次の変調器からの出力スペクトルをグラフにて示す図である。
【図３】本発明によるマイクロメカニカル共振器を用いる二次の帯域通過シグマ・デルタ変調器のブロック図である。
【図４】図３の二次の帯域通過シグマ・デルタ変調器からの出力スペクトルをグラフにて示す図である。
【図５】マイクロメカニカル共振器を用いる四次の帯域通過シグマ・デルタ変調器のブロック図である。
【図６】図５による四次の帯域通過シグマ・デルタ変調器からの出力スペクトルをグラフにて示す図である。
【図７】音響共振器を用いる二次の帯域通過シグマ・デルタ変調器のブロック図である。
【図８】図７に示される二次の帯域通過シグマ・デルタ変調器からの出力スペクトルをグラフにて示す図である。
【図９】音響共振器を用いる四次の帯域通過シグマ・デルタ変調器のブロック図である。
【図１０】図９に示される四次の帯域通過シグマ・デルタ変調器からの出力スペクトルをグラフにて示す図である。
【図１１】共振器の周波数とアドミタンスとの間の関係をグラフにて示す図である。
【図１２】従来の技術による共振器に対する等価回路を示す図である。
【図１３】本発明の第一の実施例の回路を簡略的に示す図である。
【図１４】図１３に示される実施例の詳細な回路図である。
【図１５】本発明の第二の実施例の詳細な回路図である。
【図１６】従来の技術による共振器に対する周波数応答をグラフにて示す図である。
【図１７】本発明による共振器に対する周波数応答をグラフにて示す図である。
【符号の説明】
【００４１】
１  総和デバイス
２  共振器
３  量子化器
４  D/A変換器
２７  共振器
２８  相殺網
３１  減算器
【図１】
0004355841.tif 000003
【図２】
0004355841.tif 000004
【図３】
0004355841.tif 000005
【図４】
0004355841.tif 000006
【図５】
0004355841.tif 000007
【図６】
0004355841.tif 000008
【図７】
0004355841.tif 000009
【図８】
0004355841.tif 000010
【図９】
0004355841.tif 000011
【図１０】
0004355841.tif 000012
【図１１】
0004355841.tif 000013
【図１２】
0004355841.tif 000014
【図１３】
0004355841.tif 000015
【図１４】
0004355841.tif 000016
【図１５】
0004355841.tif 000017
【図１６】
0004355841.tif 000018
【図１７】
0004355841.tif 000019