(57)【特許請求の範囲】
【請求項１】
放電空間を列毎に区画する隔壁を有し、各列において放電空間が画面の全長にわたって連続し且つ広大部と狭窄部とが交互に並ぶように周期的に狭まっており、かつ隣接する列どうしで放電セルの列方向位置がずれたセル配列構造をもつ面放電型ＰＤＰであって、
行方向に画面の全長にわたって延び、行毎に面放電を生じさせるための電極対を構成する複数の第１の主電極と複数の第２の主電極とが、各列における隣接した放電セルで１本の主電極を共用するように１本ずつ交互に配列された
ことを特徴とする面放電型ＰＤＰ。
【請求項２】
前記第１及び第２の主電極が、平面視において放電セルの開口領域を避けて行方向に延びる形状にパターニングされた金属膜と、電極面積を確保する透明導電膜とからなり、前記放電空間に対する前面側に配置された
請求項１記載の面放電型ＰＤＰ。
【請求項３】
前記金属膜が、前記隔壁に沿って蛇行しながら行方向に延びる帯状の主バス部と、前記狭窄部を隠すように前記バス部から列方向に張り出た副バス部とからなる
請求項２記載の面放電型ＰＤＰ。
【請求項４】
前記金属膜が、前記隔壁に沿って蛇行しながら行方向に延びる帯状の主バス部と、平面視において前記狭窄部を囲むように前記バス部から列方向に張り出た副バス部とからなる
請求項２記載の面放電型ＰＤＰ。
【請求項５】
請求項１記載の面放電型ＰＤＰによってインタレース形式のフレームを表示するための駆動方法であって、
前記複数の第１の主電極を、それらのみに注目して数えた配列順位が奇数であるか偶数であるかによって２組に分類し、
同様に前記複数の第２の主電極を、それらのみに注目して数えた配列順位が奇数であるか偶数であるかによって２組に分類し、
奇数フィールドに対応したアドレス期間を第１期間と第２期間とに２分割し、同様に偶数フィールドに対応したアドレス期間を第３期間と第４期間とに２分割し、
前記第１期間において、奇数番目の第１の主電極を一括にバイアスした状態で、奇数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加し、
前記第２期間において、偶数番目の第１の主電極を一括にバイアスした状態で、偶数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加し、
前記第３期間において、奇数番目の第１の主電極を一括にバイアスした状態で、偶数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加し、
前記第４期間において、偶数番目の第１の主電極を一括にバイアスした状態で、奇数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加する
ことを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、面放電形式のＰＤＰ（プラズマディスプレイパネル）及びその駆動方法に関する。
【０００２】
大画面のテレビジョン表示デバイスとして面放電形式のＡＣ型ＰＤＰが商品化されている。ここでいう面放電形式は、輝度を確保する表示放電において陽極及び陰極となる第１及び第２の主電極を、前面側又は背面側の基板の上に平行に配列する形式である。
【０００３】
面放電型ＰＤＰの電極マトリクス構造として、主電極対と交差するようにアドレス電極を配列した“３電極構造”が広く知られている。表示に際しては、主電極対の一方（第２の主電極）を行選択のためのスキャン電極として用い、スキャン電極とアドレス電極との間でアドレス放電を生じさせることによって、表示内容に応じて壁電荷を制御するアドレッシングが行われる。アドレッシングの後、主電極対に交番極性の点灯維持電圧を印加すると、所定の壁電荷の存在するセルのみで基板面に沿った面放電が生じる。
【０００４】
【従来の技術】
インタレース形式の表示に、画面の行数Ｎに１を加えた本数の主電極を等間隔に配列した面放電型ＰＤＰが用いられている。
【０００５】
図１０は従来のＰＤＰの主電極及び隔壁の形状を示す図である。同図においてアドレス電極の図示は省略してある。
主電極Ｘｚは、行方向に真っ直ぐに延びる帯状の透明導電膜４１ｚとその導電性を補う幅の小さい金属膜４２ｚとの積層体である。金属膜４２ｚは透明導電膜４１ｚの列方向の中央に配置されている。同様に主電極Ｙｚも透明導電膜４１ｚと金属膜４２ｚとからなる。１本ずつ交互に配列された計（Ｎ＋１）本の主電極Ｘｚ，Ｙｚのうち、互いに隣接する主電極Ｘｚと主電極Ｙｚとが面放電を生じさせるための電極対を構成し、画面における１つの行を画定する。配列の両端を除く主電極Ｘｚ，Ｙｚは、それぞれが２つの行（奇数行及び偶数行）の表示に係わり、両端の主電極Ｘｚ，Ｙｚは１つの行の表示に係わる。
【０００６】
放電空間は、隔壁２９ｚによって列毎に区画され、１列分の放電空間である列空間３１ｚは全ての行に跨がって連続している。隣接した隔壁２９ｚと隣接した金属膜４２ｚとで囲まれる領域の構造体が、放電セル（表示素子）Ｃｚである。図では代表として、第１行の放電セルＣｚを破線の円で示してある。円内のアルファベットＲ，Ｇ，Ｂはその放電セルに配置される図示しない蛍光体の発光色を示す。
【０００７】
従来のアドレッシング方法では、奇数フィールド及び偶数フィールドのどちらのアドレス期間においても、主電極Ｙｚに対して１本ずつ順にスキャンパルスを印加する。そして、スキャンパルスの印加毎に、表示に用いる行（例えば奇数フィールドにおける奇数行）で主電極間のアドレス放電が生じるように、奇数番目の主電極Ｘｚの電位と偶数番目の主電極Ｘｚの電位とを相補的に切り換える。アドレス期間に続く表示期間においては、表示に用いる行の主電極Ｘｚと主電極Ｙｚとに交互に点灯維持パルスを印加するとともに、表示に用いない行（例えば奇数フィールドにおける偶数行）の主電極Ｘｚに対して、主電極Ｙｚと同じタイミングで点灯維持パルスを印加する。すなわち、表示に用いない行の主電極対の電位変化を同相とする。これにより、行間に隔壁を設けなくても、奇数行と偶数行との放電の干渉が低減される。
【０００８】
【発明が解決しようとする課題】
上述のとおり列空間が画面における列方向の全長にわたって連続している構造には、セル毎に放電空間を区画した構造と比べて排気処理及び蛍光体の形成が容易であるという製造面の利点とともに、セル間の電荷移動がプライミング効果を生むという駆動面の利点がある。
【０００９】
しかし、列空間の幅が一様な従来のＰＤＰでは、ある行の放電がその隣の行を越えてさらに隣の行まで過剰に拡がる、列方向のクロスークが発生するという問題があった。このクロストークは行ピッチが小さい高精細の画面で顕著である。
【００１０】
本発明は、クロストークによる誤放電の無い安定したインタレース形式の表示を実現することを目的としている。
【００１１】
【課題を解決するための手段】
本発明においては、列方向に並ぶ放電セルの放電空間が連通しかつ行方向に放電セルが千鳥状に並ぶセル配列構造を採用する。そして、千鳥状に並ぶ一群の放電セルで１行を構成するように面放電のための主電極を配列する。
【００１２】
各列において放電セルどうしの境界毎に列空間が狭まり、それによって放電が抑制されることから列方向のクロストークが防止される。
請求項１の発明のＰＤＰは、放電空間を列毎に区画する隔壁を有し、各列において放電空間が画面の全長にわたって連続し且つ広大部と狭窄部とが交互に並ぶように周期的に狭まっており、かつ隣接する列どうしで放電セルの列方向位置がずれたセル配列構造をもつ面放電型ＰＤＰであって、行方向に画面の全長にわたって延び、行毎に面放電を生じさせるための電極対を構成する複数の第１の主電極と複数の第２の主電極とが、各列における隣接した放電セルで１本の主電極を共用するように１本ずつ交互に配列されたものである。
【００１３】
請求項２の発明のＰＤＰにおいては、前記第１及び第２の主電極が、平面視において放電セルの開口領域を避けて行方向に延びる形状にパターニングされた金属膜と、電極面積を確保する透明導電膜とからなり、前記放電空間に対する前面側に配置されている。
【００１４】
請求項３の発明のＰＤＰにおいては、前記金属膜が、前記隔壁に沿って蛇行しながら行方向に延びる帯状の主バス部と、前記狭窄部を隠すように前記バス部から列方向に張り出た副バス部とからなる。
【００１５】
請求項４の発明のＰＤＰにおいては、前記金属膜が、前記隔壁に沿って蛇行しながら行方向に延びる帯状の主バス部と、平面視において前記狭窄部を囲むように前記バス部から列方向に張り出た副バス部とからなる。
【００１６】
請求項５の発明の駆動方法は、請求項１記載の面放電型ＰＤＰによってインタレース形式のフレームを表示するにあたって、前記複数の第１の主電極を、それらのみに注目して数えた配列順位が奇数であるか偶数であるかによって２組に分類し、同様に前記複数の第２の主電極を、それらのみに注目して数えた配列順位が奇数であるか偶数であるかによって２組に分類し、奇数フィールドに対応したアドレス期間を第１期間と第２期間とに２分割し、同様に偶数フィールドに対応したアドレス期間を第３期間と第４期間とに２分割し、前記第１期間において、奇数番目の第１の主電極を一括にバイアスした状態で、奇数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加し、前記第２期間において、偶数番目の第１の主電極を一括にバイアスした状態で、偶数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加し、前記第３期間において、奇数番目の第１の主電極を一括にバイアスした状態で、偶数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加し、前記第４期間において、偶数番目の第１の主電極を一括にバイアスした状態で、奇数番目の第２の主電極に対して１本ずつ順に行選択パルスを印加するものである。
【００１９】
【発明の実施の形態】
図１は本発明に係るＰＤＰのセル構造を示す図である。
図示のＰＤＰ１は一対の基板構体（基板上にセル構成要素を設けた構造体）１０，２０からなり、３電極面放電構造をもつ。画面ＥＳを構成する各放電セルにおいて、一対の主電極Ｘ，Ｙとアドレス電極Ａとが交差する。主電極Ｘ，Ｙは、前面側の基板構体１０の基材であるガラス基板１１の内面に配列されており、それぞれがセル毎に面放電ギャップを形成する透明導電膜４１と行の全長にわたって延びる金属膜（バス電極）４２とからなる。主電極Ｘ，Ｙを被覆するように厚さ３０〜５０μｍ程度の誘電体層１７が設けられ、誘電体層１７の表面には保護膜１８としてマグネシア（ＭｇＯ）が被着されている。
【００２０】
アドレス電極Ａは、背面側の基板構体２０の基材であるガラス基板２１の内面に配列されており、誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍ程度の蛇行した帯状の隔壁２９が各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向（画面ＥＳの水平方向）に列毎に区画され、且つ放電空間３０の間隙寸法が規定されている。放電空間３０のうちの各列に対応した部分（列空間）は全ての行に跨がって連続している。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電ガスが放つ紫外線によって局部的に励起されて発光する。
【００２１】
図２は第１実施形態に係る主電極及び隔壁の形状を示す図である。
平面視における画面の範囲内で、放電空間は規則的に蛇行する隔壁２９によって区画され、広大部３１１と狭窄部３１２とが交互に並ぶ列空間３１が形成されている。各放電セルＣは画面における１つの広大部３１１の範囲内の構造体である。図２では代表として第１行の放電セルＣを破線の円で示してある（図を見やすくするために円は実際より小さい範囲を囲んでいる）。円内のアルファベットＲ，Ｇ，Ｂはその放電セルにおける蛍光体の発光色を示す。
【００２２】
表示制御における行（ライン）、すなわちアドレッシングにおける走査の単位は、列内の配列順位が等しい各列の放電セルＣの集合からなる。鎖線で示されるとおり、奇数列と偶数列とではセル位置が列方向に半行分だけずれる。表示の１ピクセル（画素）には行方向に千鳥状に並ぶ３個の放電セルＣが対応し、ＲＧＢ配列は三角配列形式である。カラー表示に必要な３色分の放電セルＣが１つの行に属するので、奇数行と偶数行とを時分割で発光させるインタレース表示が可能である。なお、必ずしも行方向を水平方向とする必要はなく、垂直方向を行方向とし水平方向を列方向としてもよい。
【００２３】
主電極Ｘｏｄｄ，Ｘｅｖｅｎ及び主電極Ｙ（図中の添字は配列順位を示す）のそれぞれにおいて、透明導電膜４１は放電セル毎に点在する。金属膜４２は、それに対応する複数の透明導電膜４１を結ぶようにパターニングされており、主バス部４２０と副バス部４２１とからなる。主バス部４２０は、各列における広大部３１１と狭窄部３１２との境界で行方向に真っ直ぐに延び、副バス部４２１は狭窄部３１２と重なるように主バス部４２０から列方向に張り出している。主電極Ｘｏｄｄは、主電極Ｘのみに注目した電極配列における奇数番目の電極であり、主電極Ｘｅｖｅｎは偶数番目の電極である。
【００２４】
図３は主電極の変形例を示す図である。
主電極Ｘｏｄｄ，Ｘｅｖｅｎ及び主電極Ｙのそれぞれにおける金属膜４２ｂは、放電セルの開口領域を避けるように隔壁２９に沿って蛇行しながら行方向に延びる主バス部４２０ｂと列方向に延びる副バス部４２１ｂとからなる。この例では、図２の例と比べて金属膜４２ｂによる遮光が軽減され、輝度及び発光効率が改善される。
【００２５】
図４は主電極の副バス部の変形例を示す図である。
図４（ａ）において、金属膜４２ｃは、図３の例と同様に蛇行した主バス部４２０ｃと列空間の狭窄部を隠すように主バス部４２０ｃから張り出した副バス部４２１ｃとからなる。この例では、狭窄部での外光の反射によるコントラストの低下を防止することができる。狭窄部はほとんど発光しないので、それを隠しても発光効率は低下しない。
【００２６】
図４（ｂ）において、金属膜４２ｄは、図３の例と同様に蛇行した主バス部４２０ｄと平面視において列空間の狭窄部を囲むように主バス部４２０ｃから張り出した副バス部４２１ｄとからなる。この例では、各放電セルでの放電が主電極を伝わって列方向へ移動するのを防止し、駆動電圧マージを拡大することができる。
【００２７】
以下、ＰＤＰ１の駆動方法を説明する。
図５は第１実施形態の駆動方法における期間設定の概要を示す図である。
１シーンの画像情報であるフレームに割り当てるフレーム期間ＴＦを、奇数フィールド期間Ｔｆ１と偶数フィールド期間Ｔｆ２とに２分割する。奇数フィールド期間Ｔｆ１において奇数行の表示を行い、偶数フィールド期間Ｔｆ２において偶数行の表示を行う。すなわち、１シーンの情報をインターレース形式で表示する。
【００２８】
２値の点灯制御によって階調表示（カラー再現）を行うために、奇数フィールド及び偶数フィールドのそれぞれを例えば８個のサブフレームに分割する。言い換えれば、各フィールドを８個のサブフレームの集合に置き換える。これらサブフィールドにおける輝度の相対比率がおおよそ１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドの表示放電の回数を設定する。サブフィールド単位の点灯／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、表示可能な色の数は２５６3 となる。ただし、サブフィールドを輝度の重みの順に表示する必要はない。
【００２９】
奇数フィールドの各サブフィールドに割り当てるサブフィールド期間Ｔｓｆ１１〜Ｔｓｆ１８を、画面全体の電荷分布を均一化する準備期間ＴＲ、表示内容に応じた帯電分布を形成するアドレス期間ＴＡ１、及び階調レベルに応じた輝度を確保するために点灯状態を維持する表示期間ＴＳに分ける。そして、さらにアドレス期間ＴＡ１を前半期間ＴＡ１１と後半期間ＴＡ１２とに分割する。同様に、偶数フィールドに係わるサブフィールド期間Ｔｓｆ２１〜Ｔｓｆ２８を、準備期間ＴＲ、アドレス期間ＴＡ２、及び表示期間ＴＳに分ける。そして、アドレス期間ＴＡ２を前半期間ＴＡ２１と後半期間ＴＡ２２とに分割する。どちらのフィールドでも、準備期間ＴＲ及びアドレス期間ＴＡ１，ＴＡ２の長さは輝度の重みに係わらず一定であり、表示期間ＴＳの長さは輝度の重みが大きいほど長い。
【００３０】
図６は駆動シーケンスの概略を示す電圧波形図である。
準備期間ＴＲでは、全ての主電極Ｘに放電開始電圧を超える波高値の書込みパルスＰｒｘを印加する。このとき全てのアドレス電極Ａには書込みパルスＰｒｘを打ち消すためのパルスＰｒａを印加する。書込みパルスＰｒｘの印加による面放電で各放電セルに過剰の壁電荷が形成され、パルスの立ち下がりで自己消去放電が生じて壁電荷がほぼ消失する。
【００３１】
アドレス期間ＴＡ１，ＴＡ２では、後述のように主電極Ｙに電圧を印加してフィールドに応じた行選択を行い、それに同期させて点灯させるべきセルに対応したアドレス電極ＡにアドレスパルスＰａを印加してアドレス放電を生じさせる。
【００３２】
奇数フィールドに対応した表示期間ＴＳでは、奇数行については交互で偶数行については同時となるタイミングで主電極Ｘと主電極ＹとにサステインパルスＰｓを印加する。偶数フィールドに対応した表示期間ＴＳでは、偶数行については交互で奇数行については同時となるタイミングで主電極Ｘと主電極ＹとにサステインパルスＰｓを印加する。
【００３３】
図７は第１実施形態のアドレッシング方法を示す電圧波形図である。
奇数フィールドのアドレッシングに係る前半期間ＴＡ１１において、主電極Ｘｏｄｄを一括にバイアスしてアクティブとした状態で、主電極Ｙのうちの奇数番目の主電極Ｙ1 ，Ｙ3 ，Ｙ5 …に対して１本ずつ順に行選択パルスＰｙを印加する。図では印加順序が配列順であるが、任意の順序で印加することができる。行選択パルスＰｙの極性は主電極Ｘｏｄｄのバイアス電位と反対の極性とする。これにより、順位が１，５，９，…（１＋４ｊ）の各行の走査が行われる。ｊは０を含む整数である。バイアスとパルス印加とが行われた放電セルでは、セル電圧が他の放電セルより高くなり、主電極Ｙとアドレス電極Ａとの間のアドレス放電をトリガーとして主電極間のアドレス放電が生じる。後半期間ＴＡ１２においては、主電極Ｘｅｖｅｎを一括にバイアスした状態で、主電極Ｙのうちの偶数番目の主電極Ｙ2 ，Ｙ4 ，Ｙ6 …に対して１本ずつ任意の順序で行選択パルスＰｙを印加する。これにより、順位が３，７，１１，…（３＋４ｊ）の各行の走査が行われる。このように１行置きの行選択を行うアドレッシングによれば、前半期間ＴＡ１１と後半期間ＴＡ１２とで主電極Ｘｏｄｄ，Ｘｅｖｅｎのバイアスを切り換えればよく、電極間容量の充放電に費やす無駄な電力消費を低減することができる。これに対して、配列順の行選択では、行選択パルスＰｙの印加周期毎に主電極Ｘｏｄｄと主電極Ｘｅｖｅｎとを交互にバイアスする必要があり、無駄な消費電力が大きい。
【００３４】
偶数フィールドのアドレッシングに係る前半期間ＴＡ２１においては、主電極Ｘｏｄｄを一括にバイアスした状態で、主電極Ｙのうちの偶数番目の主電極Ｙ2 ，Ｙ4 ，Ｙ6 …に対して１本ずつ任意の順序で行選択パルスＰｙを印加する。これにより、順位が２，６，１０，…（２＋４ｊ）の各行の走査が行われる。後半期間ＴＡ２２においては、主電極Ｘｅｖｅｎを一括にバイアスした状態で、主電極Ｙのうちの奇数番目の主電極1 ，Ｙ3 ，Ｙ5 …に対して１本ずつ任意の順序で行選択パルスＰｙを印加する。これにより、順位が４，８，１２，…（４＋４ｊ）の各行の走査が行われる。
【００３５】
アドレッシングにおける主電極の電位制御の内容を表１にまとめて示す。表中の「ＯＮ」とは、電極を所定のアクティブ電位にバイアスすることを意味し、「ＯＦＦ」とは、電極をノンアクティブ電位に保つことを意味する。
【００３６】
【表１】
0004251383.tif 000002
【００３７】
図８は第２実施形態に係る主電極及び隔壁の形状を示す図である。
図２の第１実施形態と同様に、第２実施形態のＰＤＰ２においても、放電空間は規則的に蛇行する隔壁２９によって区画され、広大部３１１と狭窄部３１２とが交互に並ぶ列空間３１が形成されている。各放電セルＣは画面における１つの広大部３１１の範囲内の構造体である。図では代表として第１行の放電セルＣを破線の円で示してある。円内のアルファベットＲ，Ｇ，Ｂはその放電セルにおける蛍光体の発光色を示す。
【００３８】
ＰＤＰ２においては、主電極Ｘ（主電極Ｘｏｄｄ，Ｘｅｖｅｎの総称）と行選択に用いる主電極Ｙとが、各放電セルＣに一対ずつ対応するように１本ずつ交互に配列され、加えて主電極Ｙがそれらの配列の一端から順に２本ずつ共通接続されている。主電極Ｙを２本ずつ共通化することにより、画面は列内の配列順位が等しい各列の放電セルＣの集合を１行分の発光要素とする形態に限定される。鎖線で示されるとおり、奇数列と偶数列とではセル位置が列方向に半行分だけずれる。表示の１ピクセル（画素）には行方向に千鳥状に並ぶ３個の放電セルＣが対応し、ＲＧＢ配列は三角配列形式である。
【００３９】
主電極Ｘｏｄｄ，Ｘｅｖｅｎ及び主電極Ｙのそれぞれは、放電セル毎に点在する透明導電膜４１、と画面の行方向の全長にわたって延びる金属膜４２とからなる。金属膜４２は直線帯状にパターニングされており、各列における広大部３１１と狭窄部３１２との境界で行方向に真っ直ぐに延びている。
【００４０】
図８の電極構成は、セル構造が行方向及び列方向に対称であるので、画面の均一性の点で図２の電極構成と比べて有利である。
図９は第２実施形態のアドレッシング方法を示す電圧波形図である。
【００４１】
奇数フィールドのアドレス期間ＴＡ１において、主電極Ｘｏｄｄを一括にバイアスした状態で、主電極Ｙをそれらの配列の一端から順に２本ずつ分けた複数の組に対して１組ずつ順に行選択パルスＰｙを印加する。各組の２本の主電極Ｙに対する印加が同時であれば、印加の順序は配列順に限らない。これにより、順位が１，３，５，…（１＋２ｊ）の奇数行の走査が行われる。
【００４２】
偶数フィールドのアドレス期間ＴＡ２においては、主電極Ｘｅｖｅｎを一括にバイアスした状態で、奇数フィールドと同様に主電極Ｙを２本ずつ分けた複数の組に対して１組ずつ順に行選択パルスＰｙを印加する。印加の順序は配列順に限らない。これにより、順位が２，４，６，…（２＋２ｊ）の偶数行の走査が行われる。
【００４３】
図９のアドレッシング方法では、主電極Ｙを２本ずつ組にして行選択パルスＰｙを印加するので、図８のようにガラス基板上又はＰＤＰ１と駆動回路とを接続する配線板上で主電極Ｙを結線しておけば、主電極Ｙに電力を供給するドライバの端子数を削減して駆動回路の価格を低減することができる。ただし、主電極Ｙどうしを結線せずに、ドライバの制御で各組の主電極Ｙに同時に行選択パルスＰｙを印加することもできる。
【００４４】
以上の実施形態では主電極Ｘ，Ｙを前面側の基板上に配置する構造（いわゆる反射型）を図示したが、主電極Ｘ，Ｙを背面側の基板上に配置する構造（透過型）にも本発明を適用できる。透過型の場合、主電極Ｘ，Ｙは金属膜からなる遮光体であってもよい。
【００４５】
【発明の効果】
請求項１乃至請求項５の発明によれば、クロストークによる誤放電の無い安定したインタレース形式の表示を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るＰＤＰのセル構造を示す図である。
【図２】第１実施形態に係る主電極及び隔壁の形状を示す図である。
【図３】主電極の変形例を示す図である。
【図４】主電極の副バス部の変形例を示す図である。
【図５】第１実施形態の駆動方法における期間設定の概要を示す図である。
【図６】駆動シーケンスの概略を示す電圧波形図である。
【図７】第１実施形態のアドレッシング方法を示す電圧波形図である。
【図８】第２実施形態に係る主電極及び隔壁の形状を示す図である。
【図９】第２実施形態のアドレッシング方法を示す電圧波形図である。
【図１０】従来のＰＤＰの主電極及び隔壁の形状を示す図である。
【符号の説明】
１，２  ＰＤＰ
３０  放電空間
２９  隔壁
３１１  広大部
３１２  狭窄部
Ｘ  第１の主電極
Ｙ  第２の主電極
Ｃ  放電セル
４２，４２ｂ，４２ｃ，４２ｄ  金属膜
４１，透明導電膜
４２０，４２０ｂ，４２０ｃ，４２０ｄ  主バス部
４２１，４２１ｂ，４２１ｃ，４２１ｄ  副バス部
ＴＡ１，ＴＡ２  アドレス期間
ＴＡ１１  前半期間（第１期間）
ＴＡ１２  後半期間（第２期間）
ＴＡ２１  前半期間（第３期間）
ＴＡ２２  後半期間（第４期間）
Ｘｏｄｄ  主電極（奇数番目の第１の主電極）
Ｘｅｖｅｎ  主電極（偶数番目の第１の主電極）
【図１】
0004251383.tif 000003
【図２】
0004251383.tif 000004
【図３】
0004251383.tif 000005
【図４】
0004251383.tif 000006
【図５】
0004251383.tif 000007
【図６】
0004251383.tif 000008
【図７】
0004251383.tif 000009
【図８】
0004251383.tif 000010
【図９】
0004251383.tif 000011
【図１０】
0004251383.tif 000012