(57)【特許請求の範囲】
【請求項１】
半導体基板を所定パターンでエッチングして、可動電極を有する可動部と、前記可動電極に対向する固定電極とを形成する半導体力学量センサの製造方法において、
前記可動部、前記固定電極および前記半導体基板を電気的に接続する接続配線をスクライブライン上に形成し、前記エッチング後に、チップ化するためのダイシングカット工程にて前記接続配線を切断することを特徴とする半導体力学量センサの製造方法。
【請求項２】
前記半導体基板の表面に前記可動部、前記固定電極および前記半導体基板のそれぞれに電気接続される電極パッドを形成し、各電極パッド間を前記接続配線にて接続することを特徴とする請求項１に記載の半導体力学量センサの製造方法。
【請求項３】
前記接続配線を、前記電極パッドと同一材料で前記電極パッドと同時に形成することを特徴とする請求項２に記載の半導体力学量センサの製造方法。
【請求項４】
前記半導体基板は、第２の半導体基板の上に、第１絶縁膜と、貼り合わせ用薄膜と、第２絶縁膜と、第３絶縁膜と、導電性薄膜と、第４絶縁膜と、第１の半導体基板とが順に積層されたものであって、
前記第１の半導体基板に溝を形成する工程と、
前記溝が設けられた前記第１の半導体基板に犠牲層用薄膜を成膜する工程と、
前記犠牲層用薄膜に凹部を形成する工程と、
前記犠牲層用薄膜および前記凹部に前記第４絶縁膜を成膜する工程と、
前記犠牲層用薄膜および前記第４絶縁膜に開口部を設ける工程と、
前記開口部を含む前記第４絶縁膜上に前記導電性薄膜を成膜する工程と、
前記導電性薄膜をパターニングして、前記可動部、前記固定電極および前記半導体基板と前記各電極パッド間をそれぞれ電気的に接続する導電配線と、前記接続配線とを同時に形成する工程と、
前記導電性薄膜および前記第４絶縁膜の上に、前記第３絶縁膜、前記第２絶縁膜を成膜する工程と、
前記第２絶縁膜の上に前記貼り合わせ用薄膜を成膜する工程と、
前記貼り合わせ用薄膜の上に前記第１絶縁膜を成膜する工程と、
前記第１絶縁膜に前記第２の半導体基板を貼り合せる工程と、
前記第１の半導体基板を前記溝内の前記犠牲層用薄膜が露出するまで研磨する工程と、
前記犠牲層用薄膜を部分的にエッチング除去し、前記可動部を可動とする工程と、
この後、前記接続配線を切断する工程とを有することを特徴とする請求項１に記載の半導体力学量センサの製造方法。
【請求項５】
前記接続配線と前記犠牲層用薄膜の間に形成された前記第４絶縁膜は、前記犠牲層用薄膜のエッチングに対して耐性のある保護膜であることを特徴とする請求項４に記載の半導体力学量センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可動部と固定部を有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサの製造方法に関する。
【０００２】
【従来の技術】
従来、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサが提案されている（特開平９−２１１０２２号公報参照）。
このものは、基板上に梁構造の可動部と固定部を形成して構成されており、可動部と固定部の間の容量変化を検出することにより加速度を検出する。梁構造の可動部は、第１のアンカー部と、この第１のアンカー部により梁部を介して支持され加速度を受けて変位する質量部を有しており、この質量部には可動電極が設けられている。また、固定部は、基板上に第２のアンカー部により固定され可動電極と対向する形状の固定電極を有している。さらに、基板上には導電性薄膜とそれを覆うように絶縁膜、そして貼り合わせ用薄膜とが形成されており、これらは梁構造の可動部の下側に埋め込まれた形になっている。
【０００３】
【発明が解決しようとする課題】
本発明者等がこの加速度センサについてさらに検討を進めたところ、犠牲層エッチングにより可動部を形成するとき若しくは形成した後に、固定電極と、可動部と、半導体基板の間に静電気等により電位差が生じ、その静電引力により可動部が固定電極あるいは半導体基板と付着してしまうという問題があることがわかった。
【０００４】
本発明は、上記した付着を防止できる半導体力学量センサの製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、可動部、固定電極および半導体基板を電気的に接続する接続配線を形成し、可動部および固定電極を形成するためのエッチング後に、前記エッチングとは別の工程にて前記接続配線を切断することを特徴としている。
【０００６】
従って、製造工程中に静電気が発生しても、可動部、固定電極および半導体基板が同電位になるため、可動部が固定電極あるいは半導体基板と付着するのを防止することができる。
この場合、前記接続配線は、請求項２に記載の発明のように、可動部、固定電極および半導体基板のそれぞれに電気接続される電極パッド間に形成することができる。
【０００７】
また、請求項３に記載の発明のように、前記接続配線を、電極パッドと同一材料で電極パッドと同時に形成するようにすれば、工程の簡素化を図ることができる。また、請求項１に記載の発明のように、前記接続配線をスクライブライン上に形成すれば、チップ化するためのダイシングカット時に前記接続配線が切断されるため、切断のための余分な工程をなくし、工程を簡素化することができる。
【０００８】
また、請求項４に記載の発明のように、可動部、固定電極および半導体基板と前記各電極パッド間をそれぞれ電気的に接続する導電配線と前記接続配線とを同時に形成するようにすれば、接続配線を形成する特別な工程を必要としないため、工程を簡素化することができる。また、請求項５に記載の発明のように、前記接続配線と前記犠牲層用薄膜の間に形成された前記第４絶縁膜を、犠牲層用膜のエッチングに対して耐性のある保護膜とすれば、前記エッチング時に前記接続配線がエッチングされて断線するのを防止することができる。
【０００９】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図１に本発明の一実施形態にかかる加速度センサの平面図を示す。図２に、図１中のセンサエレメントの拡大図を示す。また、図３に図２中のＡ−Ａ断面図を示し、図４に図１中のＢ−Ｂ断面図を示す。
【００１０】
図１乃至図４において、基板１の上面には、単結晶シリコン（単結晶半導体材料）基板２を溝により分離して形成された梁構造体（可動部）２Ａと固定部２Ｂが配置されている。
梁構造体２Ａは、基板１側から突出する４つのアンカー部３ａ、３ｂ、３ｃ、３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ〜３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には梁部５が架設されている。
【００１１】
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられている。この透孔６ａを設けることにより、後述する犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。
さらに、質量部６における一方の側面（図２においては左側面）からは４つの可動電極７ａ、７ｂ、７ｃ、７ｄが突出している。この可動電極７ａ〜７ｄは、棒状をなし、等間隔をおいて平行に延びている。また、質量部６における他方の側面（図２においては右側面）からは４つの可動電極８ａ、８ｂ、８ｃ、８ｄが突出している。この可動電極８ａ〜８ｄは、棒状をなし、等間隔に平行に延びている。ここで、梁部４、５、質量部６、可動電極７ａ〜７ｄ、８ａ〜８ｄは、犠牲層酸化膜３７の一部もしくは全部をエッチング除去することにより、可動するようになっている。
【００１２】
また、可動電極７ａ〜７ｄが形成された側において、基板１の上面には、第１の固定電極９ａ、９ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、１１ｃ、１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ、１０ｂ、１０ｃ、１０ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。
【００１３】
同様に、可動電極８ａ〜８ｄが形成された側において、基板１の上面には、第１の固定電極１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、アンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持され、かつ梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ、１６ｂ、１６ｃ、１６ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。
【００１４】
基板１は、図３に示すようにシリコン基板３０の上に、絶縁膜３１と、貼り合わせ用薄膜（ポリシリコン薄膜）３２と、絶縁膜（シリコン酸化膜）３３と、絶縁膜３４と、導電性薄膜（例えばリン等の不純物をドーピングしたポリシリコン薄膜）３５と、絶縁膜３６とを積層した構成となっており、導電性薄膜３５が絶縁膜３４、３６で覆われた構造となっている。ここで、絶縁膜３４、３６は、後述する犠牲層エッチングを行う際のエッチング液で浸食されにくい薄膜で構成されている。例えば、エッチング液としてＨＦ（フッ素水素酸）を用いる場合には、シリコン酸化膜に比べ浸食量が小さいシリコン窒化膜を、絶縁膜３４、３６として用いる。
【００１５】
導電性薄膜３５は、図３に示すように、アンカー部３ａ、１０ａ、１０ｂ、１２ａを構成している。また、アンカー部３ｂ〜３ｄ、１０ｃ、１０ｄ、１２ｂ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ、２８ａ〜２８ｄについても導電性薄膜３５で構成されている。
また、この導電性薄膜３５は、第１の固定電極９ａ〜９ｄと電極取出部２７ａの間、第１の固定電極１３ａ〜１３ｄと電極取出部２７ｂの間、第２の固定電極１１ａ〜１１ｄと電極取出部２７ｃの間、および第２の固定電極１５ａ〜１５ｄと電極取出部２７ｄの間を、それぞれ電気的に接続する配線を形成するとともに、下部電極（静電気力相殺用固定電極）２６を形成している。この下部電極２６は、基板１の上面部における梁構造体２Ａと対向する領域に形成されている。
【００１６】
電極取出部２７ａ、２７ｂ、２７ｃは、図４に示すように、基板１から突出するアンカー部２８ａ、２８ｂ、２８ｃにより基板１の上面にそれぞれ支持されており、電極取出部２７ａ、２７ｂ、２７ｃの上にはアルミ電極からなる電極パッド（ボンディングパッド）４４ａ、４４ｂ、４４ｃがそれぞれ形成されている。このことにより、電極パッド４４ａは、電極取出部２７ａ、アンカー部２８ａを介し、配線２２、２４によって固定電極９ａ〜９ｄ、固定電極１３ａ〜１３ｄと電気接続され、電極パッド４４ｂは、電極取出部２７ｂ、アンカー部２８ｂを介し、配線２１によって梁構造体２Ａと電気接続され、電極パッド４４ｃは、電極取出部２７ｃ、アンカー部２８ｃを介し、配線２３、２５によって固定電極１１ａ〜１１ｄ、固定電極１５ａ〜１５ｄと電気接続される。
【００１７】
また、貼り合わせ用薄膜３２に設けられた開口部４６の上には、アンカー部２８ｄによって基板１の上面に支持された電極取出部２７ｄが設けられており、その上には電極パッド４４ｄが形成されている。この電極パッド４４ｄは、電極取出部２７ｄ、アンカー部２８ｃを介し開口部４６から貼り合わせ用薄膜３２に電気接続されており、貼り合わせ用薄膜３２の電位を取ることができるようになっている。
【００１８】
さらに、基板２における固定部２Ｂの表面には、電極パッド４３が設けられており、基板２のうち梁構造体２Ａ、固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ、電極取出部２８ａ〜２８ｄを除く部分の電位を取ることができるようになっている。
なお、上記した電極パッド４４ａ〜４４ｄ、４３が形成された部分にて、図４に示すように、電極部４５ａ〜４５ｅが構成される。
【００１９】
上記した構成の加速度センサにおいては、梁構造体２Ａの可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄの間に第１のコンデンサが、また梁構造体２Ａの可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄの間に第２のコンデンサがそれぞれ形成される。同様に、梁構造体２Ａの可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄの間に第１のコンデンサが、また梁構造体２Ａの可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄの間に第２のコンデンサがそれぞれ形成される。そして、第１、第２のコンデンサの容量に基づき、図示しない制御回路によって、梁構造体２Ａに作用する加速度が検出される。具体的には、可動電極と固定電極により２つの差動型静電容量を形成し、図示しない制御回路により、２つの容量が等しくなるようにサーボ制御が行われて加速度が検出される。
【００２０】
次に、上記した加速度センサの製造方法について、図２中のＡ−Ａ断面を用いた工程図に従って説明する。
まず、図５（ａ）に示すように、第１の半導体基板としての単結晶シリコン基板６０を用意する。そして、トレンチエッチングによりシリコン基板６０に溝６１を形成する。この溝６１は、梁構造体２Ａと固定部２Ｂを画定するためのものである。
【００２１】
次に、図５（ｂ）に示すように、犠牲層用薄膜としてのシリコン酸化膜６２をＣＶＤ法などにより成膜し、さらにシリコン酸化膜６２の表面を平坦化する。
次に、図５（ｃ）に示すように、シリコン酸化膜６２に対しフォトリソグラフィを経て一部エッチングして凹部６３を形成する。その後、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜６４を成膜する。
【００２２】
そして図５（ｄ）に示すように、シリコン酸化膜６２とシリコン窒化膜６４の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部６５ａ、６５ｂ、６５ｃ、６５ｄを形成する。この開口部６５ａ〜６５ｄは、梁構造体と下部電極とを接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。
【００２３】
引き続き、図５（ｅ）に示すように、開口部６５ａ〜６５ｄを含むシリコン窒化膜６４の上にポリシリコン薄膜を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン６６ａ、６６ｂ、６６ｃ、６６ｄ、６６ｅ、６６ｆを形成する。
そして、図６（ａ）に示すように、ポリシリコン薄膜６６ａ〜６６ｆおよびシリコン窒化膜６４の上にシリコン窒化膜６７を成膜し、さらにその上にシリコン酸化膜６８を成膜する。
【００２４】
そして、図６（ｂ）に示すように、シリコン酸化膜６８上に貼り合わせ用薄膜としてのポリシリコン薄膜６９を成膜する。
次に、図６（ｃ）に示すように、貼り合わせのためにポリシリコン薄膜６９の表面を機械的研磨などにより平坦化し、ポリシリコン薄膜６９上に貼り合わせを容易にするためにシリコン酸化膜７０を成膜する。
【００２５】
次に、図６（ｄ）に示すように、第２の半導体基板としての単結晶シリコン基板（支持基板）７１を用意し、シリコン酸化膜７０の表面とシリコン基板７１とを貼り合わせる。
そして、図７（ａ）に示すようにシリコン基板６０、７１を表裏逆にし、図７（ｂ）に示すように、シリコン基板６０側を機械的研磨などを行い薄膜化する。この際、溝６１内のシリコン酸化膜６２の層が出現するまで研磨を行う。このようにシリコン酸化膜６２の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【００２６】
なお、ここまでの工程において、電極部４５ａ〜４５ｅにも図４に示すような構造のもの（但し、犠牲層エッチングのためのシリコン酸化膜６２が残っている）が形成されている。
この後、アルミ電極４３、４４ａ〜４４ｄを成膜・フォトリソグラフィを経て形成する。
【００２７】
そして、図７（ｃ）に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６２をエッチング除去し、可動電極を有する梁構造体２Ａを可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去してシリコン基板６０を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板１に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。なお、この犠牲層エッチングによって、電極部４５ａ〜４５ｅが、図４に示すように形成される。
【００２８】
その後、ダイシングカットしてチップ化し、パッケージに実装して、半導体加速度センサが完成する。
なお、この実施形態においては、上記した犠牲層エッチングを行う前に、図１に示すように、電極パッド４３、４４ａ〜４４ｄを接続配線（例えば、Ａｕ線ワイヤ）１００で結線する。このことにより、犠牲層エッチング中若しくは犠牲層エッチング後において、帯電した装置等により静電気等が発生したとしても、固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ、梁構造体２Ａ、下部配線２６、固定部２Ｂのそれぞれの間に電位差が生じないようにすることができ、静電気力により梁構造体２Ａが固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄあるいは固定部２Ｂと付着したり、あるいは梁構造体２Ａが基板１に付着するのをなくすことができる。なお、接続配線１００は、実装終了後、切断するか、電極間に電流を流して焼き切る。
【００２９】
上記した実施形態においては、電極パッド４３、４４ａ〜４４ｄを接続配線１００で結線するものを示したが、図８に示すように、電極パッド４３、４４ａ〜４４ｄと同じアルミ薄膜で接続配線１０１を形成すれば、電極パッド４３、４４ａ〜４４ｄを形成する工程で同時に接続配線１０１を形成することができるため、工程を簡素化することができる。
【００３０】
また、図９に示すように、アルミ薄膜の接続配線１０１をスクライブライン１０２上に形成しておけば、チップを切り出すタイミングと接続配線１０１を切断する工程とを同時に行うことができ、工程を簡素化することができる。この場合、その接続配線１０１は、図１０に示すように、スクライブライン１０２を跨ぐように形成されていてもよい。
【００３１】
また、図１１に示すように、導電性薄膜３５と同じ材料（例えば、リン等の不純物をドーピングしたポリシリコン薄膜）による配線１０３によって、電極パッド４３、４４ａ〜４４ｄを接続するようにしてもよい。この場合、犠牲層エッチング時に配線１０３がエッチング液に晒されることがないため、接続配線が損傷して切断するという問題は発生しない。
【００３２】
さらに、図１２、図１３（図１２中のＣ−Ｃ矢視断面方向の斜視図）に示すように、単結晶シリコン２１３の上に絶縁膜２１４を介して単結晶シリコン基板２１２が接合されたＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を利用した半導体加速度センサのように、可動電極２０９、固定電極２０７、２０８の下の領域２１１が中空状態になって、下部配線がない構造のものにおいては、可動電極２０９や固定電極２０７、２０８と同じ材料（単結晶シリコン）によって、溝２１０の形成と同時に、スクライブライン２０２上に接続配線２０６を形成することで、可動電極２０９、固定電極２０７、２０８および基板２１２を、製造工程中、同電位とすることができる。
【００３３】
なお、本発明は、上記した半導体加速度センサに限らず、半導体ヨーレートセンサなどの他の半導体力学量センサにも適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図２】図１中のセンサエレメントの拡大図である。
【図３】図２中のＡ−Ａ断面図である。
【図４】図１中のＢ−Ｂ断面図である。
【図５】図１乃至図４に示す半導体加速度センサの製造方法を示す工程図である。
【図６】図５に続く工程を示す工程図である。
【図７】図６に続く工程を示す工程図である。
【図８】本発明の他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図９】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図１０】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図１１】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図１２】本発明のさらに他の実施形態にかかる半導体加速度センサの平面構成を示す図である。
【図１３】図１２に示す半導体加速度センサの斜視図である。
【符号の説明】
１…基板、２Ａ…梁構造体、２Ｂ…固定部、３ａ〜３ｄ…第１のアンカー部、４、５…梁部、６…質量部、７ａ〜７ｄ、８ａ〜８ｄ…可動電極、９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ…固定電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ…第２のアンカー部、２１〜２５…配線、２７ａ〜２７ｄ…電極取出部、４４ａ〜４４ｄ…電極パッド、１００、１０１、１０３…接続配線、１０２…スクライブライン、６０…第１の半導体基板、６１…溝、６２…犠牲層薄膜としてのシリコン酸化膜、６４、６７…シリコン窒化膜、６５ａ〜６５ｄ…開口部、６６ａ〜６６ｆ…導電性薄膜としてポリシリコン薄膜、６９…貼り合わせ用薄膜としてのポリシリコン薄膜、７１…第２の半導体基板。
【図１】
0004214572.tif 000002
【図２】
0004214572.tif 000003
【図３】
0004214572.tif 000004
【図４】
0004214572.tif 000005
【図５】
0004214572.tif 000006
【図６】
0004214572.tif 000007
【図７】
0004214572.tif 000008
【図８】
0004214572.tif 000009
【図９】
0004214572.tif 000010
【図１０】
0004214572.tif 000011
【図１１】
0004214572.tif 000012
【図１２】
0004214572.tif 000013
【図１３】
0004214572.tif 000014