(57)【特許請求の範囲】
【請求項１】
サンプルポートと、セットポートと、参照ポートと出力ポートとを有する遅延線であって、
前記遅延線が一連の複数の遅延素子と、ラッチ素子と、符号器とを含み、
前記サンプルポートが前記複数の遅延素子の第１入力につながり、
前記遅延素子すべてがそれぞれの前記ラッチ素子の入力に接続された出力を有し、
前記セットポートが前記ラッチ素子すべてに共通につながり、前記参照ポートが前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが前記符号器に接続された出力を有し、かつ前記符号器の出力が前記出力ポートにつながる遅延線と；
制御装置と；
演算装置と；
第１波形を前記サンプルポート及び前記制御装置へ接続する手段と；
第２波形を前記セットポート及び前記制御装置へ接続する手段と；
前記参照ポートを外部から供給されたＤＣ電圧源へ接続する手段と；
前記出力ポートを前記演算装置へ接続する手段と；
前記制御装置を前記演算装置へ接続する手段であって、前記第２波形のサイクル中に発生する前記第１波形のサイクルの第１サイクル計数値を取得し、前記第１サイクル計数値を前記演算装置へ渡し、かつ初期値が前記第２波形のサイクルの開始に際して前記出力ポートから得られ、かつ終了値が前記第２波形のサイクルの終了に際して前記出力ポートから得られるように前記演算装置に指示する能力とを有する制御装置を、
前記第１波形の周期、前記第１サイクル計数値、及び前記初期及び終了値から前記第２波形の周期を算出する能力を有する演算装置へ接続する手段と；を有することを特徴とする波形周期の判定装置。
【請求項２】
前記第１及び第２波形間の前記セットポートの接続を切換える切換手段を有し；
前記切換手段が、前記第１波形を前記セットポートに接続すると共に、１から０への遷移と０から１への遷移間の０の計数値で与えられる第１波形の測定周期を前記出力ポートに設けられるように、指示する能力をさらに有する制御装置と;
前記測定周期を使用して前記第２波形の周期の算出する能力をさらに有する演算装置と;をさらに有する請求の範囲１に記載の装置。
【請求項３】
前記遅延素子が遅延の同等な装置を生成する請求の範囲１に記載の装置。
【請求項４】
前記制御装置がサイクルの立上りエッジを計数して前記第１サイクル計数値を得る請求の範囲１に記載の装置。
【請求項５】
前記制御装置が完全なパルス形状のパルスを計数して前記第１サイクル計数値を得る請求の範囲１に記載の装置。
【請求項６】
前記第２波形のサイクル群中に発生する前記第１波形のサイクルの前記第１サイクル計数値を取得し、
前記第２波形のサイクル群のサイクルの前記第２サイクル計数値を取得し、
両前記数値を前記演算装置へ渡し、かつ
前記初期値が前記第２波形のサイクル群の開始に際して前記出力ポートから得られ、かつ終了値が前記第２波形のサイクル群の終了に際して前記出力ポートから得られるように前記演算装置に指示する能力とをさらに有する制御装置と；
前記第１波形の周期、両前記サイクル計数値、及び前記初期及び終了値から前記第２波形の平均周期を算出する能力をさらに有する演算装置とを；
さらに有する請求の範囲１に記載の装置。
【請求項７】
サンプルポートとセットポートと参照ポートと出力ポートとを有する遅延線であって、
前記遅延線が一連の複数の遅延素子と、ラッチ素子と、符号器とを含み、
前記サンプルポートが前記複数の遅延素子の第１入力につながり、
前記遅延素子すべてがそれぞれの前記ラッチ素子の入力に接続された出力を有し、
前記セットポートが前記ラッチ素子すべてに共通につながり、前記参照ポートが前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが前記符号器に接続された出力を有し、かつ前記符号器の出力が前記出力ポートにつながる遅延線と；
制御装置と；
演算装置と；
第１波形を前記サンプルポート及び前記制御装置へ接続する手段と；
第２波形を前記セットポート及び前記制御装置へ接続する手段と；
前記参照ポートを外部から供給されたＤＣ電圧源へ接続する手段と；
前記出力ポートを前記演算装置へ接続する手段と；
前記制御装置を前記演算装置へ接続する手段であって、前記第２波形のサイクル中に発生する前記第１波形のサイクルの第１サイクル計数値を取得し、前記第１サイクル計数値を前記演算装置へ渡し、かつ初期値が前記第２波形のサイクルの開始に際して前記出力ポートから得られ、かつ終了値が前記第２波形のサイクルの終了に際して前記出力ポートから得られるように前記演算装置を指示する能力とを有する制御装置を、
前記第１波形の周期、前記第１サイクル計数値、及び前記初期及び終了値から前記第１波形を基準として前記第２波形の位相を算出する能力を有する演算装置へ接続する手段と；を有することを特徴とする位相関係の判定装置。
【請求項８】
前記第１及び第２波形間の前記セットポートの接続を切換える切換手段を有し；
前記切換手段が、前記第１波形を前記セットポートに接続すると共に、１から０への遷移と０から１への遷移間の０の計数値で与えられる第１波形の測定周期を前記出力ポートに設けられるように、指示する能力をさらに有する制御装置と;
前記測定周期を使用して前記第２波形の周期の算出する能力をさらに有する演算装置と;をさらに有する請求の範囲７に記載の装置。
【請求項９】
前記遅延素子が遅延の同等な装置を生成する請求の範囲７に記載の装置。
【請求項１０】
前記制御装置がサイクルの立上りエッジを計数して前記第１サイクル計数値を得る請求の範囲７に記載の装置。
【請求項１１】
前記制御装置が完全なパルス形状のパルスを計数して前記第１サイクル計数値を得る請求の範囲７に記載の装置。
【請求項１２】
前記第２波形のサイクル群中に発生する前記第１波形のサイクルの第１サイクル計数値を取得し、
前記第２波形のサイクル群のサイクルの第２サイクル計数値を取得し、
両前記サイクル計数値を前記演算装置へ渡し、かつ
前記演算装置を前記初期値が前記第２波形のサイクル群の開始に際して前記出力ポートから得られ、かつ終了値が前記第２波形のサイクル群の終了に際して前記出力ポートから得られるように指示する能力とをさらに有する制御装置、及び前記第１波形の周期、両前記サイクル計数値、及び前記初期及び終了値から前記第２波形の平均位相関係を算出する能力をさらに有する演算装置をさらに有する請求の範囲７に記載の装置。
【請求項１３】
サンプルポートが一連の複数の遅延素子の第１入力につながり、前記遅延素子すべてがそれぞれのラッチ素子の入力に接続された出力を有し、セットポートが前記ラッチ素子すべてに共通につながり、参照ポートが前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが符号器に接続された出力を有し、前記符号器の出力が出力ポートにつながり、そして、前記サンプルポート、前記セットポート、前記参照ポート及び前記出力ポートとを含む前記遅延線であって、この遅延線を用いた波形周期の判定方法において、
前記サンプルポートへ送られる第１波形と前記セットポートへ送られる第２波形とであって、
前記第２波形の周期中発生する前記第１波形のサイクルの第１計数値を計数するステップと；
前記第２波形の周期の開始の際に前記出力ポートから初期値を、かつ前記第２波形の周期の終了の際に前記出力ポートから終了値を得るステップと；
前記第１波形の周期、前記第１計数値、及び前記初期値及び終了値から前記第２波形の周期を算出するステップと；を有することを特徴とする波形周期の判定方法。
【請求項１４】
前記第１波形の周期が前記出力ポートに形成されるように前記第１波形を前記セットポートへ切換えるステップを前記算出ステップに先だってさらに有する請求の範囲１３に記載の方法。
【請求項１５】
前記計数ステップがサイクルの立上りエッジを検出して前記第１計数値を得るステップを含む請求の範囲１３に記載の方法。
【請求項１６】
前記計数ステップが完全なパルス形状のパルスを検出して前記第１計数値を得るステップを含む請求の範囲１３に記載の方法。
【請求項１７】
前記第２波形の周期が第２波形の１つの完全なパルス形状のパルスである請求の範囲１３に記載の方法。
【請求項１８】
前記計数ステップが前記第２波形の周期の完全なパルス形状のパルスの第２計数値を計数するステップと；前記算出ステップが前記第２計数値に基ずいて前記第２波形のため算出された周期を平均するステップと；を含む請求の範囲１３に記載の方法。
【請求項１９】
サンプルポートが一連の複数の遅延素子の第１入力につながり、前記遅延素子すべてがそれぞれのラッチ素子の入力に接続された出力を有し、セットポートが前記ラッチ素子すべてに共通につながり、参照ポートが前記ラッチ素子すべてに共通につながり、前記ラッチ素子すべてが符号器に接続された出力を有し、前記符号器の出力が出力ポートにつながり、そして、前記サンプルポート、前記セットポート、前記参照ポート及び前記出力ポートとを含む前記遅延線であって、この遅延線を用いた波形の位相関係の判定方法において、
前記サンプルポートへ送られる第１波形と前記セットポートへ送られる第２波形とであって、
前記第２波形の周期中発生する前記第１波形のサイクルの第１計数値を計数するステップと；
前記第２波形の周期の開始の際に前記出力ポートから初期値を、かつ前記第２波形の周期の終了の際に前記出力ポートから終了値を得るステップと；
前記第１波形の周期、前記第１計数値、及び前記初期値及び終了値から前記第１波形を基準として前記第２波形の位相を算出するステップと；を有することを特徴とする位相関係の判定方法。
【請求項２０】
前記第１波形の周期が前記出力ポートに形成されるように前記第１波形を前記セットポートへ切換えるステップを前記算出ステップに先だってさらに有する請求の範囲１９に記載の方法。
【請求項２１】
前記計数ステップがサイクルの立上りエッジを検出して前記第１計数値を得るステップを含む請求の範囲１９に記載の方法。
【請求項２２】
前記計数ステップが完全なパルス形状のパルスを検出して前記第１計数値を得るステップを含む請求の範囲１９に記載の方法。
【請求項２３】
前記第２波形の周期が第２波形の１つの完全なパルス形状のパルスである請求の範囲１９に記載の方法。
【請求項２４】
前記計数ステップが前記第２波形の周期の完全なパルス形状のパルスの第２計数値を計数するステップと；前記算出ステップが前記第２計数値に基ずいて前記第２波形のため算出された周期を平均するステップと；を含む請求の範囲１９に記載の方法。
【発明の詳細な説明】
本発明は概して、波位相の正確な判定に関するものである。応用例においては、この精度は波エネルギーを使用して行なわれる測定の分解能の拡張のため、または波エネルギーの位相を精密に制御するためのいずれにも使用される。このような応用例は本明細書においては、カラービデオ信号復調及びレーザー干渉計変位測定のコンテキストで提供されるが、本発明は波位相の判定、または制御が重要な場合のほとんどすべての分野に広い応用性を有している。
発明の背景
我々の社会は、波位相を使用する各種装置及びプロセスをにますます頼りにするようになっている。いくつかの共通の家庭用の例は、ラジオ、テレビジョン、及びコンピュータ回路などの電気システムである。また、これらにおいては通常光波がいずれかの箇所で電気的信号に変換されるが、いくつかの共通の工業用の例はレーザ機器などの光学的測定ツールである。
波の最も基本的な属性はその振幅及びその周波数である。しかし、波、または「位相」のタイミング特性も重要である。ランダムハウスデイクショナリオブイナグリッシュラングエッジ（Ｒａｎｄｏｍ  Ｈｏｕｓｅ  Ｄｉｃｔｉｏｎａｒｙ  ｏｆ  Ｅｎｇｌｉｓｈ  Ｌａｎｇｕａｇｅ）（１９９６）はその位相の９通りの定義として：「サイクルにおける進行の特定段階、または要点、時間がある任意の開始端から進み、測定される周期のわずかの部分」を上げている。波は、必燃的にサイクリック循環的であり、特定波の特定サイクルにおけるある点が開始端として定義されると、同一波におけるいずれか他の点、または別の共存する波におけるいずれかの点が位相値と共に記述されることが続いている。さらに簡潔にいえば、２つの別個の波間、または位相値としての同一波の２つの部分間のタイミング関係が記述される。このような値は、波サイクルのどの部分が経過したか、またはサイクルのはじめ以来いかなる時間が終了したか、または同期の程度、またはその欠如が同一波、または異なる波の部分間にあることを知らせるなどの多くの用途を有することができる。
本発明は、波位相の属性による測定の精度の向上及び任意の制御の向上に関する。波位相は家庭、または工業において使用される装置及びプロセスの動作に対する基礎的なものであるため、波位相及び本発明の用途の２つのまったく別個の例が提供される。これらの第１は、信号復調中複合信号波形の一部が別の波形によって精密に同期されてカラービデオ情報を正確に抽出する必要がある場合の、テレビジョン分野から引出すことができる。第２例は、参照信号に応じた測定値の位相の変化が物理的変位を判定するため使用できる場合のレーザ分野から引出される。勿論、波位相の用途の多くの他の例が可能であり、かつ本明細書において使用された例が本発明の精神、または次に述べるそれに対する特許請求の範囲を制限するものとして解釈されるべきではない。
テレビジョンの例
カラーテレビジョンに使用されるそれらなどのビデオシステムでは、表示画像はライン毎に発生される。テレシネがカメラにより一組のフィルターレンスを通してライン毎に水平に走査され赤色、緑色及び青色（「ＲＧＢ」）の主カラー信号を発生する。これらの信号は、その後、一組の３信号に組合されかつ変換される。これらの１つは、輝度（本明細書においては、移行「ｌｕｍａ」と称する）信号であり、ピクチャーの輝度を表わす。他の２つは色調及び色飽和度情報を搬送する色差信号である。
テレビジョン方式審議委員会（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）（ＮＴＳＣ；主に米国、アメリカの他の諸国、及び日本で採用されている）によって提案された標準を使用する放送システムにおいては、これらの差信号はＩ及びＱと呼ばれる（それぞれ「同相」及び「直角位相」）。あるいはまた、位相交番ラインシステム（Ｐｈａｓｅ  Ａｌｔｅｒｎａｔｅ  Ｌｉｎｅ  Ｓｙｓｔｅｍ）（ＰＡＬ；欧州の多く、及び中国で採用されている）を使用する放送システムについては、これらはＵ及びＶと呼ばれる。
Ｉ／Ｑ、またはＵ／Ｖ信号はビデオ信号バンド幅のカットオフ近くの周波数で平衡変調器を変調するため使用される；いわゆるカラー副搬送波（ｆsc、それぞれＮＴＳＣに対しては３．５８Ｍｈｚ、ＰＡＬに対しては４．４３Ｍｈｚ）。副搬送波が抑制されるため、直角位相における振幅変調側波帯（位相９０度の違い）が生じ、これらは互いに加えられて位相が放送されるべき色調を表わし、かつ振幅が色情報の飽和を表わす色信号（本明細書において以降「ｃｈｒｏｍａ」と称する）を形成する。アクテイブデータ信号が、色信号を輝度信号と組合せることにより形成され、同期情報がさらに加えられて無線周波変換、または後検索及び再生のためビデオテープに格納するために適当なベースバンド信号の合成ビデオを形成する。
最も隔たった受信器では、ベースバンド信号の同期成分が特に重要である。それらは輝度信号からの色信号の分離を容易にするため使用される。ライン及びフィールドに対しては、方形波同期パルスがそれぞれの必要な周波数（これらは共通に水平同期及び垂直同期と呼ばれる）で使用される。対照的に、副搬送波が抑制されると、いくつかのサイクルの間の副搬送波信号のバーストが信号のアクテイブデータ内容の前に各ラインに含まれる。これはカラーバーストと呼ばれ、かつそれが厳密な位相を有する正弦波サイクル（ＮＴＳＣに対して約９及びに対して１０）の固定数からなり、その結果、それらを受信器により基準として使用して追従するラインのカラー情報の可変位相を正確に復号することができる。
デジタルＴＶ、モニタ、またはＶＣＲなどのデジタルシステムでは、デジタル受信器はビデオ信号を合成し、フィルターを通すことにより輝度信号から色信号を分離し、色度信号をＩ／Ｑ、またはＵ／Ｖ信号成分をで復調するため使用される。この復調を実行するため、カラーバーストと同期する一対の正弦波形が受信器によって再発生されなければならない。アクテイブデータをデジタル化するため使用されるサンプルクロックは、従って、カラーバーストとの固定位相関係を有していなければならず、その結果、これらの正弦関数の正確な位相及びそれ故正確な値が各サンプル毎の瞬時に算出される。さらに、この同期はカラーバースト周期後短かく各ラインのはじめに行なわれなければならない。
本最新の技術による方法は、カラーバースト周期中その位相及び周波数を調整するデジタルフェーズロックドループ（ＤＰＬＬ）を使用するものである。ＤＰＬＬはＤＣＯ（デジタル式に制御された発振器）、デジタルループフィルター及び位相比較器から構成される。その後、フィルターにかけられ周波数それ故ＤＣＯの位相を変化させるため使用されるデジタル化カラーバースト信号は、通常のアナログＰＬＬにおけるのと殆ど同様にＤＣＯの出力と比較され位相エラーを検出する。しかし、サンプルクロックがアクテイブデータの内容のラインに沿って進行するにつれて、カラーバースト周期中導入された何らかの位相エラーが蓄積するため、周波数ロッキングが数１０ｐｐｍ（１００万当たりの部分）の程度まで正確でなければならない。今日のＤＰＬＬでは、このような精度は、高度に正確かつ温度安定性電圧制御水晶発振器（ＶＣＸＯ）を使用してＤＣＯを駆動することによりのみ達成できる。さらに、ＤＰＬＬのロッキング範囲は水晶の極めて高いＱによって厳密に制限され、水晶周波数がｆscに非常に近接しているか、または他のにそれの整数倍（４ｆscなどの）でなければならない。代表的なＶＣＲに見られるような大きなライン間周波数変動に対して、これは正確なロッキングを極めて困難にする。さらになお、カラーバーストは全信号範囲（普通、デジタル式で８ビットで表わされる）非常に小さな振幅を有しているため、ＤＣＯがロックするデジタル化カラーバースト信号は最良で６ビットだけの精度を有し、かつこれはなお多くの位相エラーの機会を残す。簡単にいえば、上記時のように、ＤＰＬＬは放送目的のため非常に正確な周波数を維持するＴＶステーションからのそれらなどのように非常に安定な入力に対してのみ最良に動作する。
最新の技術による方法での別の問題は、受信器のサンプルクロックの周波数が実用上ｆscの整数倍ではないということである。十分小さな初期周波数の不一致によりＤＰＬＬがｆscのある数倍にのみロックされるため、データが先ずＤＣＯの周波数で標本化され、その後、適用によって判定されるサンプルロックにより再標本化されなければならない。これらのデジタルデータに関する多重比率動作にはデジタルフィルターが必要とされ、デジタルフィルターはハードウエア実装が高価であり、かつなお悪いことに、通常画像品質を劣化させる人工物を導入する。
前述のことから、テレビジョン放送、特にビデオテープ媒体からの再生された画像のカラーや品質は複雑な電気的波の部品間の位相関係を解決する場合、従来技術の限界によって制限されてきた。
干渉測定法の例
１８８７年アルバート  マイケルソンは干渉計を発明し、原子における微細構造を検出するため干渉測定法を使用するようになった。マイケルソンの実験はアークランプからの光をスリットから出現させ５０％ビームスプリッタを通過させた。その後、光は固定ミラーへ向かう参照ビーム及び可動測定ミラーへ向かう測定ビームの２つの成分に分割された。その後、両成分ともビームスプリッタを通って戻され、そこで光は生じたビーム間で再結合され、かつ干渉した。
多数の異なる形式の干渉測定法が可能であるが、本明細書において使用した例は変位干渉測定法である。マイケルソンのような装置では、測定ミラーが移動する時（即ち、変位する）、反射光は固定ミラーからの反射光の有する位相と周期的に同相になり、かつ位相がずれる。光の波長の１／４、または３／４の運動は光ビーム間に位相ずれ、または有害干渉を生じ、光の相殺を生じ、かつ暗ライン（即ち、縞）を引き起して視界表面に現れる。同様に、１／２波長刻みの運動は、同相、または視界表面に輝線、または縞を引き起す建設的干渉を生ずる。このような明るい及び暗い縞の数が計数され、かつ運動の長さ（即ち、１／２波長刻みの測定ミラーの変位）を算出するため使用される。
今日なお、変位レーザ干渉測定法は概して、マイケルソンが１００年以上も前に行った同様の原理を使用している。例えば、アークランプがレーザに代わり、かつ縞の計数には人の眼の代わりに光電式検出器が通常使用されている。
マイケルソンの基本技術に関する１つの改良は、それを多数回通過させることにより測定ビームが測定ミラーへかつミラーから移動する時間を倍増することである。このように，単一測定ビームパスが１／２波長の分解能を生成するのに対して（光は測定ミラーへの直接距離の二倍、１回の往路と１回の復路を移動するため、光学的強調係数２と呼ばれる）、二倍のパス（往復とも二倍）は１／４波長などの分解能を生成する。しかし、４倍を超えるものに対しては、測定ビームパスが扱い難く、かつ２、４、または８より大きな光学的強調係数は一般的には実用的でなないと考えられている。
別の現代の改良は、二重周波数レーザ（→デュアルフレクエンシーレーザ）干渉測定法である。このためには、異なる周波数（ｆ1及びｆ2）の２つの直交する直線偏光を有する光ビームが用意される。このビームは偏光ビームスプリッタで周波数ｆ1のみを有する参照ビーム及び初期には周波数ｆ2を有する測定ビームに分波される。これらのビームはともに、通常の干渉測定法におけるように進行する。しかし、測定ミラーが移動するにつれて、測定ビームはドップラシフト効果（秒当たり１２インチの速度は、その周波数がｆ2≠Δｆ2になるように、２Ｍｈｚの周波数のずれを生ずる）を受ける。干渉計検出器では、周波数の存在が離散的光周波数（ｆ1、ｆ2±Δｆ2）、かつその差（ｆ1−ｆ2±Δｆ2）及びそれらの合計（ｆ1±ｆ2±Δｆ2）である。しかし、通常のエレクトロニクスの限界のため、検出器は差成分（ｆ1−ｆ2±Δｆ2）を検出するのみであり、かつそれは測定信号（ｆM＝ｆ1−ｆ2±Δｆ2）になる。初期光ビーム（ｆR＝ｆ1−ｆ2；代表的には２ＭＨｚである）の二重周波数間の差をその周波数として有する参照信号（ｆR）も（通常、レーザヘッドの変調手段をタッピングオフすることにより）獲得される。それ故、測定信号はｆM＝ｆR±Δｆ2として表わされる。
変位干渉測定法の目標は距離を判定することである。ここで、速度はλ／Ｆ*（ｆM−ｆR）に等しく、ここで、λはレーザ光源の波長（Ｈｅ−Ｎｅレーザについては代表的には）λ＝６３３ｎｍである；１ｎｍ＝１×１０-9メートル）であり、Ｆは光学的強調係数である。用語ｑも分解能拡張を表わするため導入され、ｑは
速度＝λ／（Ｆ*ｑ）*（ｑ*ｆM−ｑ*ｆR）
を与える。次の理由により、これは全く有益である：
方程式１．１  距離＝∫（速度）ｄｔ
方程式１．２  距離＝∫λ／（Ｆ*ｑ）*（ｑ*ｆM−ｑ*ｆR）ｄｔ
方程式１．１及び方程式１．２は、「基本的方程式」であり、二重周波数レーザ（→デュアルフレクエンシーレーザ）干渉測定法に対する
分解能拡張への数値的近似の可能性において有益である。このような従来技術の主な近似を次に検討する。
基本的近似（分解能拡張なし）
分解能拡張なしｑ＝１では、方程式１．２は次のように簡単になる：
方程式２．１  距離＝λ／Ｆ*
（∫t1t0（ｆM）ｄｔ＋∫t2t1（ｆM）ｄｔ＋．．．＋∫j1j-1（ｆM）ｄｔ
−∫j1j0（ｆRｄｔ−∫j2j1（ｆR）ｄｔ−．．．−∫j1j-1（ｆR）ｄｔ）。
生成された参照及び測定信号は各サイクルに対して、即ち立上りエッジで定義された共通の基準箇所を有する方形波として処理される。参照及び測定信号のこのようなエッジを直接計数することにより、「基本的近似」は、どのような種類の光学部品が干渉計に使用されるか（即ち、Ｆに依存して）に依存してλ／２、ｒ／４、またはλ／８の分解能で実行される。さらに、ｔjを、ｆRの立上りエッジに一致するようにタイミングを合わせるようにｆM及びｔjの立上りエッジに一致するようにタイミングを合わせるようにとると、方程式２．１は次のように簡単化される：
方程式２．２  距離＝λ／Ｆ*（ｆMのエッジの合計−ｆRのエッジの合計）。
「基本的近似」を使用して、入手可能な測定分解能は光の波長及び使用した光学的パス数の倍増効果により制御される。この近似では、縞の数の計数のみ使用し、参照周波数及び参照周波数間の実際の位相関係は使用しない。しかし、この近似は下記のより複雑材料な近似に対する開始箇所をもたらす。
急速パルス近似：
この近似では、参照及び測定信号がより高いｑ*ｆR及びｑ*ｆMにそれぞれフェーズロックされ、かつこれらの信号のエッジが計数される。この近似のため使用された方程式は、下記を得るためｑ*ｆR及びｑ*ｆMがｆR及びｆMに代わること以外は「基本的近似」に使用されたそれらと同一である：
方程式３．１  距離＝λ／（Ｆ*ｑ）*（∫（ｑ*ｆM−ｑ*ｆR）ｄｔ
＝λ／（Ｆ*ｑ）*
（∫t1t0（ｑ*ｆM−ｑ*ｆR）ｄｔ
＋∫t2t1（ｑ*ｆM−ｑ*ｆR）ｄｔ
＋．．．＋∫tjtj-1（ｑ*ｆM−ｑ*ｆR）ｄｔ
この近似は代表的にはλ／４からλ／４８０の範囲の分解能をもたらす。しかし、より高い分解能を意図する場合は、速度制限は厳しくなる。例えば、標本化のため使用された代表的なクロック周波数は（標本化周波数に関するナイキスト制限のため）それぞれｆR、またはｆMのいずれかの最も高いものの少なくとも二倍でなければならない。
基準フェーズロックド近似：
この近似はｑ*ｆRに対する参照信号のみをフェーズロックし、かつクロック周波数ｆcとしてその信号を使用して測定信号を標本化する。急速パルス近似の速度上の欠点は、本明細書において測定信号のより広い周波数対域に対してフェーズロックさせないことにより得られる。しかし、各ｔjがｆMの立上りエッジに一致するようにタイミングを合わせられる場合はさらに、方程式３．１を再び適用する：
方程式４．１  １＝∫tjtj-1（ｆM）ｄｔ。
方程式３．１は本明細書においては、次のように簡単化される：
方程式４．１  距離＝λ／（Ｆ*ｑ）*
（[ｑ−∫t1t0（ｆC）ｄｔ]＋[ｑ−∫t2t1（ｆC）ｄｔ]）
＋．．．＋[ｑ−∫tjtj-1（ｆC）ｄｔ]）
＝λ／（Ｆ*ｑ）*
（[ｑ−（ｆMのエッジｔ0及びｔ1間の計数値ｆc）]）
＋（[ｑ−（ｆMのエッジｔ1及びｔ12間の計数値ｆc）]
＋．．．
＋（[ｑ−（ｆMのエッジｔj-1及びｔj間の計数値ｆc）]）。
Ａ／Ｄ近似：
この近似は急速パルス近似によって発生した急速周波数を電圧差が位相差を表わすのこぎり波形に置き換えるものである。その後、アナログ−デジタル（Ａ／Ｄ）変換器を使用してのこぎり波形に沿って所定箇所の電圧を変換して望ましい干渉計分解能を得る。この近似はスーパーフェーズロックループを使用してカウンタを更新するのに類似していおり、特定箇所で、変換器出力が更新カウンタと同一になる。いくつかの内容に対して、この近似は改良された測定分解能を提供する。
内挿近似：
これは急速パルス近似を増分しながら分離された長い周期パルスを有する信号の群を、それらが１つの短い周期信号であるかのようにエミュレートする。長いパルスの増分分離が遅延線を使用して達成される。ジゴコーポレーションオブミドルフィールド（Ｚｙｇｏ  Ｃｏｒｐｏｒａｒｉｏｎ  ｏｆ  Ｍｉｄｄｌｅｆｉｅｌｄ）、コネチカット州、がこの技術をＺＭＩシステムで使用している。
従来技術のまとめ
不幸にして、増加された分解能が探し求められるにともない、従来技術の近似は実用を中止することになる。例えば、急速パルス近似は実用的な計数手段を越えるロック周波数を発生し、Ａ／Ｄ近似は実用的なエレクトロニクスの取扱う能力を越えるアナログ信号を発生する。
前述のことから、レーザ変位干渉測定法の技術において入手可能な測定値の分解能が２つの光波間の位相関係を正確に判定するには不能さにより制限される。
発明の開示
従って、本発明の目的は波形周期の正確な判定のためのシステムを提供することである。
本発明の別の目的は２つの波形の位相関係の正確な判定のためのシステムを提供することである。
本発明の別の目的は外部から供給された波形との所定位相関係で波形の正確な発生のためのシステムを提供することである。
そして、本発明の別の目的は発生したクロック波形に応じた２つの外部から供給された波形の位相関係の正確な判定のためのシステムを提供することである。
簡単にいえば、本発明による第１の好ましい実施の形態は、サンプルポート、一組のポート、参照ポート、及び出力ポートを有する遅延線を含む波形周期の判定のための装置である。遅延線が、第１はサンプルポートに接続された、かつ各々がそれぞれのラッチ素子に接続された一連の遅延素子を含んでいる。ラッチ素子が出力ポートに接続される符号器に接続し、かつセットポート及び参照ポート各々が別々にラッチ素子すべてに共通に接続する。装置は出力ポートに及び演算装置に接続された制御装置、第１波形のためのサンプルポートへの及び制御装置への接続部、第２波形のためのセットポートへの及び制御装置への接続部、及び参照ポートのための外部から供給されたＤＣ電圧への接続部さらに含む。制御装置は第２波形の目標サイクル中発生する第１波形のサイクルを計数し、それを演算装置へ渡す。制御装置は、演算装置に目標サイクルの開始時点に出力ポートからの初期値及び前記目標サイクルの終了時の終了値出力ポートからの両方を得るように指示する。その後、演算装置は第１波形の周期、サイクル計数、及び初期及び終了値から第２波形の周期を算出する。この実施の形態は、第１波形のための予め入力された「認識」周期のいずれかを使用してもよく、または第１波形を一時的にセットポートに切換えて出力ポートでの測定値を得てもよい。
簡単にいえば、本発明による第２の好ましい実施の形態は、演算装置がより複合的な式を必燃的に使用して第１波形の周期、サイクル計数、及び初期及び終了値から第１波形を基準として第２波形の位相を算出する以外、上記第１の好ましい実施の形態と構造的に同一である位相関係の判定のための装置である。
本発明の利点は波形間の周期及び位相関係を判定する正確な装置を提供することである。さらに、これらの任務をともに実行できる実施の形態を構成するためには、スイッチ及び演算計算能力のみを追加すればよい。位相関係を算出するため使用された式には比較される波形の周期の知識、または測定値いずれかが必要とされるため、これは特に利点となる。
本発明の別の利点は、かなり異なりかつ関連しない周波数を有する波形間の周期及び位相関係を判定することである。
さらに、本発明の別の利点は、容易に初期に算出され、かつ使用中さらに連続的に自己キャリブレーションできるような形態で実行されることである。これらの能力は、時間中ずっと熱効果や電圧供給変動などに関連する通常の電子式回路のため精度の劣化を防止するため特に有益である。
本発明のこれらの及び他の目的や利点は、本発明を実行する最良の現在知られているモードの説明及び本明細書において記載されたように、かつ図面のいくつかの形状で図示されたように好ましい実施の形態の工業的な応用の視野において当業者にとって明らかになろう。
【図面の簡単な説明】
本発明の目的及び利点は以下の添付図面と共に次の詳細な説明から明らかになろう：
図１は本発明の基礎的な実施の形態を描写するブロック線図であり、
図２は図１における遅延線のいくつかの内部の詳細を描写し、
図３は図１に対する入力信号のタイミング線図であり、
図４はカラーテレビジョン信号を復調する場合発生した信号の位相を同期させるため適用された本発明の実施の形態を描写するブロック線図であり、
図５は図４に対する入力信号のタイミング線図であり、
図６は図４におけるアッキュムレータのいくつかの内部の詳細を描写し、
図７は変位干渉測定法を処理する場合、信号間の位相を算出するため適用された本発明の実施の形態を描写するブロック線図であり、
図８は図７に対する入力信号のタイミング線図である。
発明を実施するための最良の形態
本発明の位相分解能拡張技術は特定な応用のための複雑性を変化させる電子式回路として実行されるアクテイブ遅延線の概念を使用している。本明細書及び特に図１の視点において各種図面に図示されているように、本発明の装置の１つの実施の形態が一般的な参照番号１０によって描写されている。
図１は、サンプルポート１４、セットポート１６、参照ポート１８、及び出力ポート２０とを有する概して通常の遅延線１２が設けられる創造的回路１０の基礎的な実施の形態を描写する。スイッチ２２、制御装置２４、及び演算装置２６がさらに含まれる。回路１０への入力は第１信号２８（ｆA）及び第２信号３０（ｆB）である。
図２は図１の遅延線１２の内部詳細を描写している。各々がそれぞれの動的ラッチ素子３４（ＬＥ）へ進む出力を有する一連のアクテイブ遅延素子３２（ＤＥ）がが含まれる。遅延線１２のセットポート１６及び参照ポート１８は各ラッチ素子３４のため共通になっている。セットポート１６がローに予め設定され、かつその後立上り信号を受信すると、そのそれぞれの遅延素子３２及び参照ポート１８の共通に供給された電圧から受信された入力電圧の相対的な大きさに従って各ラッチ素子３４がセットされる。このように、セットポート１６の信号が遅延線１２を「セットする」と、少なくとも１つの０から１への遷移がラッチ素子３４の列に沿ってある程度存在しなければならない。
ラッチ素子３４の出力は遅延線１２の出力ポート２０での２進値を生成する符号器３６に送られる。本明細書において使用された例や形状には、描写された３００個の遅延素子３２及びラッチ素子３４が存在する。使用された遅延素子３２及びラッチ素子３４の数の選択は比較される信号、または信号部分の最長周期によって通常動機付けされる。各遅延素子３２は、１００〜２００ピコ秒のオーダーの遅延（ｔP）の増加に貢献し、遅延素子３２の適当な全数で倍増される場合は、もたらされる遅延量が考察の対象になっている単一周期より長いことを確実にする。使用された遅延素子３２及びラッチ素子３４の数も同様に符号器３６によって出力されたビットの数を動機付けし、遅延線１２の出力ポート２０によってもたらされた２進値になる（本明細書において使用された例及び形状では９ビット、少なくとも２進数で３００と同程度を計数）。
図１の回路１０は第１信号２８の周期（ＴA）を正確に判定するため使用される。これを行うため、第１信号２８（ｆA）を２で分割することにより得られた信号が遅延線１２のサンプルポート１４及びセットポート１６の両方に送られるように、制御装置２４は先ずスイッチ２２をセットする。これはラッチ素子３４のシリーズに沿った１の列、１から０への遷移、及び０の列、０から１への遷移を生ずる。
その後、遅延線１２はその出力ポート２０で１から０への遷移と０から１への遷移間の０の計数値である値（Ｘ）を与える。
次に、ＴA＝Ｘから、第１信号２８（ｆA）の周期（ＴA）が知られる。周期（ＴA）はｔDの「Ｕｎｉｔ」にある。通常の秒の単位が望ましい場合は、これを得るため式ＴA＝Ｘ*ｔDを使用してよい。このような倍増はいずれも、及び後で使用するための格納も演算装置２６で行なわれる。
図１の回路１０は第２信号３０の周期（ＴB）及び第１信号２８（ｆA）と第２信号３０（ｆB）間のタイミング（即ち、整相）を正確に判定するため使用される。
図３はこれを描写している回路１０のタイミング線図である。第１信号２８（ｆA）がサンプルポート１４に再び直接送られるが、次に、制御装置２４は、スイッチ２２が第２信号３０（ｆB）をセットポート１６に送るよう設定する。
第２信号３０（ｆB）のいずれかの立上りエッジが到着すると、遅延線１２がそのサイクルの高位部分のためのその出力を効果的に凍結させる。制御装置２４が第１信号２８（ｆA）及び第２信号３０（ｆB）をともにモニタし、かつそれが第２信号３０（ｆB）の立上りエッジ（Ｂ1）を検出すると、それは演算装置２６に遅延線１２の出力ポート２０の値を２つの立上りエッジＡ0及びＢ1間の遅延を反映するｔDの単位での２進値Ｘ1として格納するよう指示する。さらに、立上りエッジ（Ｂ1）に留意すると、制御装置２４も内部カウンタをリセットし、次の立上りエッジ（Ｂ2）が第２信号３０（ｆB）で認識されるまで進んで、第１信号２８（ｆA）の立上りエッジ（このサンプルではＡ1〜Ａ5）の次の番号の計数値（Ｙ）を取得する。次の立上りエッジ（Ｂ2）が到達すると、遅延線１２の出力は第２信号３０（ｆＢ）の半サイクルの間効果的に再び凍結され、かつ制御装置２４が演算装置２６に遅延線１２の出力ポート２０の値を最後の立上りエッジＡ5及びＢ2間の遅延を反映するｔDの単位での２進値Ｘ2として格納するよう指示する。最後に、制御装置２４はそれが保持されている計数値（Ｙ）を演算装置２６に引き渡す。
演算装置２６により、第２信号３０（ｆＢ）の周期（ＴB）を次式で算出することができる：
方程式５．１  ＴB＝Ｙ*  ＴA−Ｘ1＋Ｘ2、
ここで、Ｙ、Ｘ1及びＸ2はｔD1の増分で計数されたばかりであり、ＴAは前に測定値されたので既知である。さらに、秒の通常単位への変換が容易に行える。さらに、第１信号２８（ｆＡ）に関連して第２信号３０（ｆＢ）の位相が式θ＝Ｘ1／ＴA（必要に応じて、２π、または３６０倍してラジアン、または度の測定単位へ変換する）により容易に算出される。
このシナリオで使用されているように、回路１０についての留意すべき特定の要点は、第１信号２８（ｆA）及び第２信号３０（ｆB）が等しいことがまたは周波数が相対的に密接であることさえ必要でないことである。
回路１０はＶREF、ｔD、及びＴAの変動などの潜在的誤差のある程度の源を含むが、これらがすべて厳密に制御されて実際のエラーがいずれも最小化される。個別のｔD間の変動は使用された番号（本明細書において使用された例では３００）全体にわたって平均化される。Ｘ1及びＸ2の精度は、ＶREFまたはｔDの変動により影響され、これに対処するため、ＶREFが安定な直流電流（ＤＣ）源から取得される（即ち、ＶREF＝ＶDD／２；好ましい実施の形態ではＣＭＯＳのドレインへ供給されるＤＣ用ＶDD）。事実、詳細例で以下に述べるように、より大きな安定性と精度を得るため、ＶREFの変化に対して劇的に自己補償する本発明の実施の形態を構成することができる。回路１０について上記したように、これは測定されるＴAをそのままにして置く。またはその代わりに、非常に安定な源を使用して、例えば、温度安定化水晶発振器が使用される場合は、ＴAの定数として算出に使用するためただ単に入力される、ＴA用の「Known」値を供給してもよい。
基本的に創造的な回路１０について前述してきた。次に、検討を背景技術の節で導入した２つの問題を解決する特定な実施の形態に向ける。ただし，本明細書において提供された必燃的に制限された例が本発明の範囲を限定的に解釈するため使用されるべきではないことをさらに、強調する。
テレビジョンにおける本発明の適用
前に背景技術の節で説明したように、カラーテレビジョン信号を復調するため、信号のカラーバースト部分と同期する一対の正弦波波形が必要である。これをデジタル式で行うため、サンプルクロックを使用しなければならない。
カラーバーストの固定位相関係を有し、その結果、正確な位相かつそれ故正弦関数の正確な値が各々のサンプルで算出される。図４はこれを行うための回路５０を描写している。
回路５０には：遅延素子５２、スイッチ５４、リミッタ５６、制御装置５８、演算装置６０、累算装置６２、及びルックアップテーブル６４が含まれる。遅延素子５２はサンプルポート７４、セットポート７６、参照ポート７８、及び出力ポート８０が含まれる。遅延素子５２、スイッチ５４、及び演算装置６０は回路１０におけるそれらの同等物と同一である。本明細書においては、制御装置５８は、それがサンプルクロックカウンタ６６及びカラーバーストカウンタ６８（いずれも図示しないが、参照のため両方とも番号を付ける）をともに含むため、異なっている。ただし，以下に検討するように、本発明では、単に立上りエッジの検出に頼るよりもむしろこの実行における統合サイクルを計数してサイクルの発生を示すのが好ましい。回路５０への入力は、サンプルクロック信号７０（ｆs）（回路１０の第１信号２８（ｆA）に類似）及びカラーバースト信号７２（ｆsc）（回路１０の第２信号３０（ｆB）に類似）である。
多くの点に関して、回路５０は回路１０と同様に使用される。サンプルクロック信号７０（ｆs）がサンプルポート７４、セットポート７６の両方に送られ、それ故、サンプルクロック信号７０（ｆs）の周期（Ｔs）が遅延素子５２の出力ポート２０で得られるように、スイッチ５４が設定される。（この値は通常の秒の単位に容易に変換されるが、計算はｔDの時間「Ｕｎｉｔ」で簡単に実行されるため、本明細書においては必ずしも必要ではない。）
図５はサンプルクロック信号７０（ｆs）に関してカラーバースト信号７２（ｆsc）の位相を取得するため使用する回路５０のタイミング線図である。このため、
サンプルクロック信号７０（ｆs）は遅延素子５２のサンプルポート７４に送り続けられ、かつカラーバースト信号７２（ｆsc）は正弦波から方形波パルスへリミッタ５６によって整形し直され、かつスイッチ５４により遅延素子５２のセットポート７６に回される。整形し直されたカラーバースト信号７２（ｆSC）の各パルスに対して、立上りエッジ（ＳＣ1からＮＴＳＣではＳＣ9、またはＰＡＬではＳＣ10）が遅延素子５２のラッチ素子３４の列をセットさせる。ラッチ素子３４はその後リセットされる。
好ましい実施の形態では、カラーバースト信号７２（ｆSC）のパルスのすべてが使用するため必要ではない。このため各種動機付けが存在する。
例えば、カラーバースト信号７２（ｆSC）の立下りパルスが他のように安定でないことが多いということが発明者による観察の１つであった（ＮＴＳＣ及びＰＡＬがそれぞれ「約」９、または１０サイクルを使用していることを思い起こすこと；この多数のサイクルが存在することに常に頼ることはできない）。従って、それ故、このように，最後のサイクルを含むことは全体にわたる精度を実際に劣化させる。あるいはまた、遅延素子５２による早期の測定停止は計算を行う演算装置６０の付加的な時間をもたらす（カラー内容復調がカラーバースト周期の直後、各ラインのはじめに達成されることを思い起こすこと）。従って、動機付けは何であっても、最後のパルス（または平坦なパルス）は計数により無視されカラーバーストカウンタ６８で使用可能な全パルス以下になる。増加された精度は付加的な場合を平均して得られるため、精度を犠牲にすることなく実行可能な大きさの計数値（Ｎ）を使用することが勿論望ましい。
この好ましい実施の形態では、本発明は完全なパルス形状のパルスを計数することが好ましい。これは、制御装置５８のサンプルクロックカウンタ６６及びカラーバーストカウンタ６８がエッジ検出のみの際にトリガするカウンタより複雑化されることを必要とするが、ある状態では妥協するだけ価値がある。例えば、信号ノイズのため誤ってトリガされた計数を減ずるためである。このように、本明細書においては、Ｎ＝７、またはＮ＝８が使用される。
カラーバースト信号７２（ｆsc）のパルスが到着し始めると（即ち、立上りエッジ（ＳＣ1）後）、サンプルクロック信号７０（ｆs）のサイクル数（全サイクルが再び使用される）の計数値（Ｍ）もサンプルクロックカウンタ６６により取得される。
カラーバースト信号７２（ｆsc）の第１パルスの後、Ｆ1で指示される遅延素子５２の出力がサンプルクロック信号７０（ｆs）の前の立上りエッジ（ＳＣ0）からの遅延時間を表わす。同様に、Ｎ番目の立上りエッジ（ＳＣN）の直後、Ｆ2で指示される遅延素子５２の出力サンプルクロック信号７０（ｆS）の前の立上りエッジ（ＳＣM）からの遅延時間を表わす。それは下記従う：
方程式６．１  ＮＴSC＝ＭＴS＋（ＴS−Ｆ1）＋Ｆ2、
方程式６．２
ＴS／ＴSC＝Ｎ／（Ｍ＋（１−Ｆ1／ＴS＋Ｆ2／ＴS））＝θ。
方程式２の右辺がＴscを含んでいないことをとは特に、留意されなければならない。従って、Ｎ及びＭを計数し、かつＦ1、Ｆ2及びＴｓを測定すれば、位相（θ）の値は演算装置６０の浮動小数点演算を使用することにより高精度で得られる。各時間ごとにサンプルクロック信号７０（ｆｓ）がフルサイクル進むため、カラーバースト信号７２（ｆｓｃ）の位相は２π*（Ｔｓ／Ｔｓｃ）の量だけ増加する、ここで、θはサンプルクロック信号７０（ｆｓ）に関するカラーバースト信号７２（ｆｓｃ）係数２πの位相増分である。θの最大精度は比：
方程式６．３  Ｒ＝±（ｔD／２）ＮＴSC
によって決定される。
前に記したように、今日のＣＭＯＳ技術では、（ｔD／２）＝１００ピコ秒は容易に達成可能である。ＮＴＳＣに対しては３．５８ＭＨｚ、またはＰＡＬに対しては４．４３ＭＨｚの通常のカラーバースト信号７２（ｆｓｃ）では、Ｒの値は５０から１００ｐｐｍのオーダーであり、水晶発振器の精度と同等である。
演算装置６０は各走査ラインの始めにカラーバースト周期のθを算出する。位相誤差がラインに沿って蓄積するため、すべてのデータの精度は、それによって浮動小数点演算を呼び出す次の計算中保存される。演算装置６０の出力θ及びΔθは（Ｆ2／ＴSとして定義される）アッ累算装置６２へ送られる。
正弦関数の位相を発生してそれらがカラーバースト信号７２（ｆｓｃ）と同期するようにするため使用された累算装置６２の内部の詳細を示す。累算装置６２にはスイッチ８２、加算器８４、及びレジスター８６が含まれる。一定位相シフトΔθが加算器８４により初期条件として累算装置６２のレジスター８６に加算される。その後、各時間ごとにサンプルクロックカウンタ６６が進み、θの計数値もレジスター８６に加算される。位相は係数２πであるため、加算器８４のオーバフローキャリアーが廃棄され、かつ累算装置６２の電流出力が正弦関数のルックアップテーブル６４にアクセスするため使用される。
回路５０を用いて、復調のため必要とされる正弦関数の値がサンプルクロック信号７０（ｆｓ）の各サイクルの始めに更新される累算装置６２に格納された位相に従ってルックアップテーブル６４にアクセスすることにより得られる。このデータは同一瞬間に標本化された色度信号を復調するため使用される。
干渉測定法における適用
前に背景技術の節で説明したように、変位干渉測定法は複合技術である。しかし、本目的のため、基本的な重要性は２つの電子式信号、参照及び測定信号が生成されることであり、かつそれらの間の位相差を非常に正確に判定することである。
図７はこれを行う回路１００を描写しており、かつ図８は採用中の回路１００のタイミング線図である。回路１００には、３つのアクテイブ遅延線：参照遅延線１０２、測定遅延線１０４、及びクロック遅延線１０６が含まれる。参照遅延線１０２はサンプルポート１０８、セットポート１１０、参照ポート１１２（参照信号（ｆS）でなく、電圧参照用）、及び出力ポート１１４を有する。同様に、測定遅延線１０４はサンプルポート１１６、セットポート１１８、参照ポート１２０（さらに、電圧参照用）、及び出力ポート１２２を有する。クロック遅延線１０６は入力ポート１２４（ともに結合された遅延線１２のサンプルポート１４及びセットポート１６に類似の）、参照ポート１２６（さらに、電圧参照用）、及び出力ポート１２８を有する。
回路１００には、クロック１３０（例えば、１０ＭＨｚ水晶発振器）、基準デジタル−アナログ変換器（本明細書において、以降参照ＤＡＣ１３２と称する）、測定デジタル−アナログ変換器（本明細書において、以降測定ＤＡＣ１３４と称する）、クロックデジタル−アナログ変換器（本明細書において、以降クロックＤＡＣ１３６と称する）、参照スイッチ１３８、測定スイッチ１４０がさらに含まれる。
回路１００に存在する主信号は、外部から供給された参照信号１４６及び測定信号１４８（例えば、それぞれ二重周波数レーザ（→デュアルフレクエンシーレーザ）干渉測定法からの参照及び測定信号）;及びクロック１３０によって生成されるクロック信号１５０である。参照信号１４６は参照スイッチ１３８に対する１つの信号入力として使用され、かつ制御装置１４２によってモニタされる。測定信号１４８は測定スイッチ１４０に対する１つの信号入力として使用され、かつ制御装置１４２によってモニタもされる。クロック信号１５０は入力ポート１２４に送られ、制御装置１４２によってモニタされ、かつ参照スイッチ１３８及び測定スイッチ１４０の両方に対する第２入力として使用される。まとめると、制御装置１４２によって制限された入力選択と共に、スイッチ（１３８及び１４０）はそれぞれ２つの信号入力及び１つの出力を有する。参照スイッチ１３８はその信号入力として参照信号１４６及びクロック信号１５０を有し、かつその出力はセットポート１１０へ進む。同様に、参照スイッチ１４０はその信号入力として測定信号１４８及びクロック信号１５０を有し、かつその出力はセットポート１１８へ進む。
回路１００のキャリブレーションを行うため、クロック信号１５０が入力ポート１２４へ送られる。その後、クロック信号１５０（ｆｃ）がクロック遅延線１０６内部の遅延素子３２の番号に接近する出力ポート１２８の値を生成するまで、クロックＤＡＣ１３６を使用して参照ポート１２６へ供給されたＤＣ電圧を調整する。例えば、クロック遅延線１０６が潜在的にはＴDの３００の増分を生成する能力をもつ３００個の遅延素子３２を有する場合は、２５６個の出力が使用される可能性がある。これは調整の余地、即ち、２３５と３００間のを残し、なお、良好な分解能増大をもたらす（数２５６は２進数では計算に誠に便利でもある）。
この調整がセットアップ値（ＣC）と呼ばれる、出力ポート１２８の値を満足すると、回路１０について前に説明した形態で後で使用するため格納される。
次に、クロック信号１５０がサンプルポート１０８、セットポート１１０（参照スイッチ１３８を介して）、サンプルポート１１６、及びセットポート１１８（測定スイッチ１４０を介して）のすべてへ送られる。値（ＲC）は出力ポート１１４で得られ、かつ値（ＭC）は出力ポート１２２で得られる。これらはセットアップ値（ＣC）と比較され、必要に応じて、参照ＤＡＣ１３２及び測定ＤＡＣ１３４が、新しい値（ＲC及びＭC）がセットアップ値（ＣC）と同一になるまで、参照ポート１１２及び参照ポート１２０へそれぞれ供給された電圧を調整するため別々に使用される。このとき、回路１００は良好な程度の分解能増大を得るためセットアップされ、かつそれぞれの遅延線（１０２、１０４、１０６）間のいかなる不一致も調整された。
上記初期キャリブレーション動作後、回路１００が出力ポート１２８から新しい値（ＣI）を得ることにより使用中キャリブレーション状態に動的に維持され、これらをセットアップ値（ＣC）と比較し、かつ平行してデジタル−アナログ変換器（１３２、１３４、１３６）のすべてを調整して必要に応じて補償する。
前述のものは回路１００を得るかつキャリブレーション状態に維持する好ましい方法である。ただし，その他の方法も使用できる。例えば、すべての参照ポート（１１２、１２０、１２６）に接続された１つのデジタル−アナログ変換器が使用されてもよい。セットアップ値（ＣC）が良好な分解能増大のため調整するためさらに得られるが、本明細書においては、（ＣC）が遅延線（１０２、１０４、１０６）のすべてを同時にセットするため使用される。その後、値（ＲC及びＭC）も得られるが、本明細書においては、これらとセットアップ値（ＣC）の間のいかなる不一致にも留意し、計算値の補償が回路１００の調整よりむしろ演算装置１４４で行なわれる。本明細書においては、新しい値（Ｃ1）をセットアップ値（ＣC）と比較し、かつ参照ポート（１１２、１２０、１２６）すべてを同時に調整することにより、維持されたキャリブレーション値が得られる。別の代わりのキャリブレーション例はデジタル−アナログ変換器をまったく使用しない。
代わりに、オペレータがＶREFを遅延線（１０２、１０４、１０６）の参照ポート（１１２、１２０、１２６）に同時にセットして適当なセットアップ値（ＣC）を得るため、手動ＤＶ電圧調整装置が設けられる。その後、セットアップ値（ＣC）に対して値（ＲC及びＭC）の不一致の別々の修正、並びにセットアップ値（ＣC）とは異なる新しい値（Ｃ1）の総体的な修正を、演算装置１４４での補償計算値を使用してすべて果たすことができる。
図８は、回路１００が参照信号１４６及び測定信号１４８の位相情報を判定するためいかにして使用するかを描写するタイミング線図である。多くの点に関して、回路１００は回路１０と同様にも使用される。クロック信号１５０（ｆc）の周期（Ｔc）がキャリブレーション中Ｔc＝Ｃ1≧ＣCすでに得られている（それらがキャリブレーションで相殺するため、ｔDの単位がさらに使用される）。次に、参照信号１４６（ｆR）の周期（Ｔc）が制御装置１４２を使用することにより見出されて参照信号１４６（ｆR）のサイクル中クロック信号１５０（ｆc）のサイクルの計数値（ＵR）を取得する。次式の適用に使用するため、値（Ｖ1及びＶ2）が参照遅延線１０２の出力ポート１１４から得られる；
方程式７．１  ＴR＝ＵR*ＴC−Ｖ1＋Ｖ2
同時に、測定信号１４８（ｆM）の周期（ＴM）も制御装置１４２を使用することにより見出されて測定信号１４８（ｆM）のサイクル中クロック信号１５０（ｆc）のサイクルの計数値（ＵM）を取得する。次式の適用に使用するため、値（Ｗ1及びＷ2）が測定遅延線１０４の出力ポート１２２から得られる；
方程式７．２  ＴM＝ＵM*ＴC−Ｗ1＋Ｗ2
参照信号１４６（ｆR）の即時位相（ＰI）は次式により算出される；
方程式７．３  ＰI＝Ｖ1／ＴR
同様に、参照信号１４８（ｆM）の即時位相（ＰI）は次式により算出される；
方程式７．４  ＰI＝Ｗ1／ＴM
さらに、次に、次式を使用して；
方程式７．５  距離＝λ／（Ｆ*ＣC）*（Σ（ｑｉ−ｑｉ））
λ／２０４８より優れた分解能が可能になる。例えば、フォアパス光学素子が使用される場合（即ち、光学的強調係数＝８）、及び２５６個の遅延素子３２が使用される場合（即ち、ＣC＝２５６）、それは、変位はλ／２０４８の増分で解決されることになる。λ＝６３３ｎｍ、代表的にはＨｅＮｅレーザ、の場合は、これは３００ピコ秒以下の分解能が今度は容易に得られることを意味する。
変位干渉測定法や潜在的な多くの同様のその他など連続的な信号処理が望ましい場合のこの回路（１０、５０、１００）の適用においては、いくつかの信号の周期を早期に得ることが有利になりうる。スイッチ（２２及び５４）を通してこれらの信号が回される必要があるため、回路（１０及び５０）では、これは第１信号２８（ｆA）及びサンプルクロック信号７０（ｆS）により行なわれる。
ただし，回路１００では、これは必ずしもクロック信号１５０（ｆC）により行う必要はなく、変更が所望の最小分解能以下であることが予想される場合は、参照信号１４６（ｆR）の周期（ＴR）いずれに対して行なわれる必要はない（即ち、これはほんの僅かしか変更が予想されていないため）。特に回路１００では、参照番号１４６（ｆR）の周期（ＴR）の計算ではサイクル「Ｒ0」（図示しないが、図８の立上りエッジＲ1で始まるサイクルの直前）を使用することが有利である。
この形態においては、方程式７．３は早期に解くことができる（始まっていたとしても、Ｗ２を得るため使用された参照信号１４８（ｆM）サイクルの前に終了する参照信号１４６（ｆR）のサイクルから、Ｖ２が得られるため）。
さらになお、いくつかの信号周期の平均値が、即ち、電子的雑音のeffect効果影響を減少させるため使用されてもよい。
上述の例の他に、創造的回路（１０、５０及び１００）の各種その他の変形実施例及び代替物が本発明から逸脱することなく作成することができる。従って、上記開示は制限するものとして考えられるべきでなく、かつ添付特許請求の範囲は本発明の全精神及び範囲を包囲するものとして解釈されるべきである。
工業への適用
本発明は回路（１０、５０及び１００）をすべて各種適用によく適すように示す。回路１０から、本発明がある信号の周期の正確な測定が望まれる場合、または２つの信号間の位相関係の微細な分解能が望まれる場合の電子式信号処理にほとんどすべて使用されることが解る。特に、回路１０が比較のため使用される信号間の周波数関係にはほとんど無関係である。それ故、本発明は従来技術のある大きな欠点を解決するものである。
回路５０は複雑なカラーテレビジョン波形の復調を図示する本発明の例である。
一般に、この実施の形態は同一信号の２つの部分間の位相（即ち、タイミング）関係の非常に微細な分解能を可能にする。より具体的には、この実施の形態は従来技術の復調回路の代わりに使用される。この役割では、それがフェーズ ロック ループ（ＰＬＬ）副回路を使用しないため、回路５０は留意に値する。ＰＬＬは、測定可能な周波数の不一致がある場合それらにロックする能力がなくてもテレビジョン信号復調に現在広く使用されている。このＰＬＬの弱点は、極端な状況で可能であっても復調の品質が低いこと、及びデジタルフィルター（それ自体画像品質を劣化させることがある）などの高価な追加回路が必要とされることを意味する。ＰＬＬを使用しないことにより、回路５０はそれらの弱点に悩まされることはない。
回路１００はレーザ干渉測定法変位測定の適用性を図示する本発明の例である。
一般に、この特定実施の形態は、初期セットアップ及び使用中維持されるキャリブレーション技術両方を図説し、信頼性を有する本発明が、それが可能にする所望の微細位相分解能を提供する。さらに具体的には、これは、本発明がいかにして人の測定能力の最先端で使用できるか、かつそこまで拡張できるかを説明する複合実施形態である。回路１００を使用して、変位のサブナノメータ分解能が容易に達成される。
回路（１０、５０及び１００）すべてが、概して通常の電子部品及び技術を使用可能でであって、比較的安価に実行できる。本発明者は、本発明のＣＭＯＳ論理回路系列の実行を発展させてきた。現在の高分解能干渉測定法は周知の欠点を有するＥＣＬを必燃的に使用示すなければならないことが多いため、これは特に回路１００に対して注目に値する。さらに、本発明の構成部品は特に複雑なものではない。制御装置（２４，５８及び１４２）及び演算装置（２６、６０及び１４４）などの表面上は複雑な構成部品も、通常の現行技術で容易に生産される。
上記及びその他の理由で、本発明の回路（１０、５０及び１００）が広範な工業への適用性を有するであろうこと、及び本発明の商業上の有用性は拡大しかつ長持ちしよう。
【図１】
0004317923.tif 000002
【図２】
0004317923.tif 000003
【図３】
0004317923.tif 000004
【図５】
0004317923.tif 000005
【図４】
0004317923.tif 000006
【図６】
0004317923.tif 000007
【図７】
0004317923.tif 000008
【図８】
0004317923.tif 000009