(57)【特許請求の範囲】
【請求項１】
複数に分岐したドレイン端子と、複数に分岐したゲート端子と、複数に分岐したソース端子とを有する、前記ゲート端子及び前記ソース端子を共通とする複数の定電流素子が一列に同じ向きで配置され、かつ該列の方向において上記分岐したドレイン端子、上記分岐したソース端子が左右対称に配置された定電流回路を有し、
前記ドレイン端子は前記ゲート端子及び前記ソース端子に対応して各々平行に偶数個配置されており、前記ドレイン端子は左右の一番外側に位置する対から順番に一番内側の隣り合う位置に配置された対までそれぞれ２つを一組として接続されることで前記複数の定電流素子の各々における前記ドレイン端子および前記ゲート端子に付加された配線抵抗値の差異が均一化されていることを特徴とする半導体集積回路。
【請求項２】
分岐したゲート端子と、前記ゲート端子に対応するように分岐したソース端子と、前記ゲート端子及びソース端子を共通とし、分岐した前記ゲート端子と前記ソース端子に対応して配置された分岐したそれぞれ２個のドレイン端子を有するＮ（２≦Ｎ）個の定電流素子からなる定電流回路を有し、
第ｎ（１≦ｎ≦Ｎ）番目に配置された前記定電流素子の前記ドレイン端子は、複数のドレイン端子が配列された両端からそれぞれ第ｎ番目の位置にあり接続されることで前記Ｎ個の定電流素子の各々における前記ドレイン端子および前記ゲート端子に付加された配線抵抗値の差異が均一化されていることを特徴とする半導体集積回路。
【請求項３】
分岐したゲート端子と、前記ゲート端子に対応するように分岐したソース端子と、前記ゲート端子及びソース端子を共通とし、分岐した前記ゲート端子と前記ソース端子に対応して配置された分岐したそれぞれがＭ個のドレイン端子を有するＮ（２≦Ｎ）個の定電流素子を有し、
第ｎ（１≦ｎ≦Ｎ）番目に配置された前記定電流素子のドレイン端子は、Ｎ個ずつ束ねられた同一の配列を有するＭ個のグループの中でそれぞれ前記第ｎ番目の位置にあり接続されることで前記Ｎ個の定電流素子の各々における前記ドレイン端子および前記ゲート端子に付加された配線抵抗値の差異が均一化されていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数の所望の電流比を出力する定電流素子を用いた定電流回路において、各チャネルの電流値を均一に制御する回路構成に関するものである。
【０００２】
【従来の技術】
図３に、従来の同一電流を出力する定電流回路のＮ個の定電流素子の配列を示す構成図を示す。従来、複数の所望の電流比を出力する定電流素子であるＰ型若しくはＮ型のＭＯＳトランジスタを用いた定電流回路において、図３に示すように各チャネルの定電流素子は、素子ごとにレイアウトが完結する構成となっている。そして、ゲート端子１とソース端子２は、各定電流素子で共通である。又、ゲート端子１及びソース端子２の一方の端から順に、第１の出力端子チャネル３に対応する第１のドレイン端子６、第２の出力端子チャネル４に対応する第２のドレイン端子７、第Ｎの出力端子チャネル５に対応する第Ｎのドレイン端子８が各々分岐して配置されている。１２は、配線のためのコンタクトホールである。
【０００３】
図４は、従来のＮ個の同一電流を出力する定電流回路の概略構成を示す図である。図４においては、配置図をよりわかり易くするために、図３の構成図からゲート端子１とソース端子２を削除してドレイン端子の接続だけを示している。この様に、第１の出力端子チャネル３、第１のドレイン端子６を有する定電流素子のレイアウトが完結した隣に、第２の出力端子チャネル４、第２の出力端子チャネル５を有する定電流素子を配置し、以下、第Ｎ番目の定電流素子まで同様に配置されている。
【０００４】
また、従来の構成の例としては、ドレイン端子が分岐していない定電流素子を並列に並べている。(特許文献１参照)
【０００５】
【特許文献１】
特開平９−７３３３１（第６図）
【０００６】
【発明が解決しようとする課題】
しかし、上記の様な従来の構成において、ゲート端子１及びソース端子２に対応する部分に、各定電流素子の配置による定電流源からの距離の差があるために配線抵抗値に差が生じる。これにより、ゲート端子１、ソース端子２から供給される電流、電圧が、定電流素子ごとに異なるという問題が生じ得る。更に、他の構成要素等による温度の影響が、定電流素子が配置された場所によって異なるため、この配線抵抗値と温度による影響で各チャネルの電流値に差異が生じ、正確な電流値の制御が困難となる問題がある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、この発明は定電流回路の定電流素子であるＰ型もしくはＮ型のＭＯＳトランジスタの分岐した各ドレイン端子が、レイアウトパターンの両端より複数個分交互に配置されるようにレイアウトする。即ち、定電流回路においてＮ個の定電流素子がある場合には、一方の端より１チャネル目のドレイン端子、２チャネル目のドレイン端子の順でＮチャネル目まで配置し、左端においても１チャネル目のドレイン端子、２チャネル目のドレイン端子の順でＮチャネル目まで配置して、Ｎチャネル目の分岐したドレイン端子が中央で隣り合わせになるように配置する。
【０００８】
また、もう一方の手段として、定電流回路の定電流素子であるＰ型もしくはＮ型のＭＯＳトランジスタの分岐した各ドレイン端子が、レイアウトパターンの一方の端より複数個分交互に配置されるようにレイアウトする。即ち、定電流回路においてＮ個の定電流素子がある場合には、一方の端より１チャネル目のドレイン端子、２チャネル目のドレイン端子の順でＮチャネル目まで配置し、Ｎチャネル目の次に再び１チャネル目のドレイン端子、２チャネル目のドレイン端子の順でＮチャネル目まで配置して、分岐した各ドレイン端子の数がＭ個であった場合、Ｍ個分繰り返し交互となるように配置する。
【０００９】
このような配置にすることで、各定電流素子であるＰ型もしくはＮ型のＭＯＳトランジスタの素子単位で、ソース端子及びゲート端子に付加される配線抵抗の影響の均一化を図ることができる。更に、温度変化による電流値の影響を均等にすることができる。従って、複数個の所望の電流比を出力する定電流回路において、各チャネルの電流値制御の精度を向上する事ができる。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態を図に基づいて説明する。図１は本実施の形態に係る定電流回路の定電流素子の配列を示す構成図である。N型MOSトランジスタ若しくはP型MOSトランジスタである定電流素子におけるゲート端子１とソース端子２が、全てのチャネルで共通となっている。分岐した各ドレイン端子が、ゲート端子１及びソース端子２の左端と右端よりそれぞれ、第１のドレイン端子６、第２のドレイン端子７、そして第ｎのドレイン端子の順で中央に向かって順番に並べられている。この様にして、中央で第Ｎ番目のチャネルに対応した分岐した第Ｎのドレイン端子８が隣り合わせとなる。そして、各チャネルの出力端子である、第１の出力端子チャネル３、第２の出力端子チャネル４及び第Ｎの出力端子チャネル５に接続されるように構成されている。
【００１１】
この配置図を簡略化して示したものが図２に示す構成図となる。図２は、図１の構成図からソース端子１とゲート端子２とを削除しドレイン端子の接続だけを示したものである。
【００１２】
共通化されたソース端子１の及びゲート端子２の配線抵抗等による各定電流素子に印加される電流、電圧の値のばらつきが生じている場合であっても、各々の定電流素子において、ソース端子１及びゲート端子２の電流値、電圧値のばらつきの影響の均一化を図る事ができる。本実施の形態においては、理想的には第Ｎのドレイン端子８にソース端子１及びゲート端子２から印加される電流、電圧の値に均一化される。このようにして、チャネル間の電流値のバラツキを抑制することができる。又、各定電流素子の配置の違いによる他の構成要素によって発生した温度の影響のばらつきをも低減することができる。即ち、温度変化によるチャネル間の電流値のバラツキをも抑制することができる。
【００１３】
図７は本実施の形態に係る定電流回路の定電流素子の配列を示す構成図である。N型MOSトランジスタ若しくはP型MOSトランジスタである定電流素子におけるゲート端子１とソース端子２が、全てのチャネルで共通となっている。M個に分岐した各ドレイン端子が、ゲート端子１及びソース端子２の左端よりそれぞれ、第１のドレイン端子１４、第２のドレイン端子１５、そして第ｎのドレイン端子の順で右端に向かって順番に並べられている。この様にして、第Ｎ番目のチャネルに対応した第１の分岐した第Ｎのドレイン端子１６と第２の分岐した第１のドレイン端子１４が隣り合わせになるようにして、第Mの分岐した各ドレイン端子まで順番に並べられる。そして、各チャネルの出力端子である、第１の出力端子チャネル３、第２の出力端子チャネル４及び第Ｎの出力端子チャネル５に接続されるように構成されている。
【００１４】
この配置図を簡略化して示したものが図８に示す構成図となる。図８は、図７の構成図からソース端子１とゲート端子２とを削除しドレイン端子の接続だけを示したものである。
【００１５】
共通化されたソース端子１の及びゲート端子２の配線抵抗等による各定電流素子に印加される電流、電圧の値のばらつきが生じている場合であっても、各々の定電流素子において、ソース端子１及びゲート端子２の電流値、電圧値のばらつきの影響の均一化を図る事ができる。本実施の形態においては、理想的には第Ｎのドレイン端子８にソース端子１及びゲート端子２から印加される電流、電圧の値に均一化される。このようにして、チャネル間の電流値のバラツキを抑制することができる。又、各定電流素子の配置の違いによる他の構成要素によって発生した温度の影響のばらつきをも低減することができる。即ち、温度変化によるチャネル間の電流値のバラツキをも抑制することができる。
【００１６】
上記の様にして構成された定電流素子を用いた定電流回路の実施例を図５、図６に示す。図５は、定電流素子にP型MOSトランジスタを用いた定電流回路の実施例である。図６は、N型MOSトランジスタを用いた定電流回路の実施例である。
【００１７】
図５及び図６において、９は定電流源であり、１０は定電流素子P型MOSトランジスタであり、１１は定電流素子N型MOSトランジスタである。更に、１２は配線を行う為のコンタクトホールであり、１３は配線を行う為のビアホールである。図に示すように、定電流回路の定電流素子を構成することにより、高精度な定電流回路を備えた半導体装置を提供することができる。
【００１８】
【発明の効果】
本発明によれば、各定電流素子であるＰ型もしくはＮ型のＭＯＳトランジスタの素子単位でのソース端子に付加される配線抵抗値とゲート端子に付加される配線抵抗値の分布による電流、電圧値の均一化を図ることができる。更に、温度変化による電流値の影響を均一化することもできる。従って、各チャネルの電流値をより正確に制御することができ、高精度なチャネル間のマッチングの有する一定電流の供給をすることが可能となる。
【図面の簡単な説明】
【図１】本実施の形態に係る定電流回路の定電流素子の配列を示す構成図である。
【図２】本実施の形態に係る定電流回路の概略構成を示す図である。
【図３】従来の定電流回路の配列を示す構成図である。
【図４】従来の定電流回路の概略構成を示す図である。
【図５】本発明の実施の形態の定電流素子を用いた定電流回路の回路構成図である。
【図６】本発明の実施の形態の定電流素子を用いた定電流回路の回路構成図である。
【図７】本実施の形態に係る定電流回路の定電流素子の配列を示す構成図である。
【図８】本実施の形態に係る定電流回路の概略構成を示す図である。
【符号の説明】
１  ゲート端子
２  ソース端子
３  第１の出力端子チャネル
４  第２の出力端子チャネル
５  第Ｎの出力端子チャネル
６  第１のドレイン端子
７  第２のドレイン端子
８  第Ｎのドレイン端子
９  定電流源
１０  定電流素子P型MOSトランジスタ
１１  定電流素子N型MOSトランジスタ
１２  コンタクトホール
１３  ビアホール
１４  M個の分岐を有する第１のドレイン端子
１５  M個の分岐を有する第２のドレイン端子
１６  M個の分岐を有する第Nのドレイン端子
【図１】
0004245124.tif 000002
【図２】
0004245124.tif 000003
【図３】
0004245124.tif 000004
【図４】
0004245124.tif 000005
【図５】
0004245124.tif 000006
【図６】
0004245124.tif 000007
【図７】
0004245124.tif 000008
【図８】
0004245124.tif 000009