(57)【特許請求の範囲】
【請求項１】
第１素子の電荷の変化により、物理量を検出する物理量検出回路であって、
演算増幅器、第１コンデンサ、第１ダイオード及び第２ダイオードを備え、
前記演算増幅器は、出力端子、反転入力端子及び非反転入力端子を有し、負帰還動作をし、
前記第１素子は、前記反転入力端子に接続され、
前記第１コンデンサと前記第１ダイオードとは、並列に前記出力端子と前記反転入力端子との間に接続され、
前記第２ダイオードは、前記第１ダイオードと逆方向になるように、かつ前記第１ダイオードと直列に、前記出力端子と前記反転入力端子との間に接続されている、物理量検出回路。
【請求項２】
請求項１において、
前記第１ダイオードは、
前記半導体基板中に形成された第１導電型の第１領域と、
前記第１領域に形成された第２導電型の第２領域と、から構成され、
前記第２ダイオードは、
前記第２領域と、
前記第２領域に形成された第１導電型の第３領域と、から構成される、物理量検出回路。
【請求項３】
請求項１又は２において、
前記物理量検出回路の電源は、前記出力端子と寄生ダイオードを介して接続され、かつ前記反転入力端子と寄生ダイオードを介して接続されていない、物理量検出回路。
【請求項４】
請求項１において、
前記第１ダイオードは、
前記半導体基板中に形成された第１導電型の第１領域と、
前記第１領域に形成された第２導電型の第２領域と、から構成され、
前記第２ダイオードは、
前記半導体基板中に形成された第１導電型の第３領域と、前記第３領域に形成された第２導電型の第４領域と、から構成される、物理量検出回路。
【請求項５】
請求項１〜４のいずれかにおいて、
異常電圧監視手段およびリセット手段を備え、
前記異常電圧監視手段は、前記演算増幅器の出力電圧が設定した正常電圧ではない異常電圧かを判断する手段であり、
前記リセット手段は、異常電圧の判断にもとづき、作動し、出力電圧を正常電圧に戻す手段であり、
前記リセット手段は、前記半導体基板に形成されたＭＯＳ電界効果トランジスタであり、
前記第１ダイオードは、前記ＭＯＳ電界効果トランジスタのドレイン領域またはソース領域を構成要素として含む寄生ダイオードである、物理量検出回路。
【請求項６】
第１素子の電荷の変化により、物理量を検出する物理量検出回路であって、
演算増幅器、第１コンデンサ及び第１ダイオードを備え、
前記演算増幅器は、出力端子、反転入力端子及び非反転入力端子を有し、負帰還動作をし、
前記第１素子は、前記反転入力端子に接続され、
前記第１コンデンサと前記第１ダイオードとは、並列に前記出力端子と前記反転入力端子との間に接続され、
前記物理量検出回路が半導体基板に形成され、
前記第１ダイオードは、
前記半導体基板中に形成された第１導電型の第１領域と、
前記第１領域に形成された第２導電型の第２領域と、から構成される、物理量検出回路。
【請求項７】
請求項６において、
前記第１素子は、容量変化が可能な第２コンデンサを含む、物理量検出回路。
【請求項８】
請求項６又は７において、
前記物理量検出回路の電源は、前記出力端子と寄生ダイオードを介して接続され、かつ前記反転入力端子と寄生ダイオードを介して接続されていない、物理量検出回路。
【請求項９】
請求項６〜８のいずれかにおいて、
異常電圧監視手段およびリセット手段を備え、
前記異常電圧監視手段は、前記演算増幅器の出力電圧が設定した正常電圧ではない異常電圧かを判断する手段であり、
前記リセット手段は、異常電圧の判断にもとづき、作動し、出力電圧を正常電圧に戻す手段であり、
前記リセット手段は、前記半導体基板に形成されたＭＯＳ電界効果トランジスタであり、
前記第１ダイオードは、前記ＭＯＳ電界効果トランジスタのドレイン領域またはソース領域を構成要素として含む寄生ダイオードである、物理量検出回路。
【請求項１０】
第１素子の電荷の変化により、物理量を検出する物理量検出回路であって、
演算増幅器、第１コンデンサ、第１ダイオード、異常電圧監視手段およびリセット手段を備え、
前記演算増幅器は、出力端子、反転入力端子及び非反転入力端子を有し、負帰還動作をし、
前記第１素子は、前記反転入力端子に接続され、
前記第１コンデンサと前記第１ダイオードとは、並列に前記出力端子と前記反転入力端子との間に接続され、  前記物理量検出回路が半導体基板に形成され、
前記異常電圧監視手段は、前記演算増幅器の出力電圧が設定した正常電圧ではない異常電圧かを判断する手段であり、
前記リセット手段は、異常電圧の判断にもとづき、作動し、出力電圧を正常電圧に戻す手段であり、
前記リセット手段は、前記半導体基板に形成されたＭＯＳ電界効果トランジスタであり、
前記第１ダイオードは、前記ＭＯＳ電界効果トランジスタのドレイン領域またはソース領域を構成要素として含む寄生ダイオードである、物理量検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１素子の電荷の変化により物理量を検出する物理量検出回路に関する。
【０００２】
【背景技術】
コンデンサを用いて特定の物理量（力、重量、加速度、圧力等）を計測するセンサがある。すなわち、圧力等によりコンデンサの電極間の距離が変化すると、コンデンサの静電容量が変化する。この静電容量の変化から特定の物理量を計測するのである。このセンサを物理量検出回路と呼ぶ。
【０００３】
図３２は、物理量検出回路の一例の回路図である。まず、この物理量検出回路の構造を説明する。物理量検出回路は、演算増幅器１０、コンデンサ１２、及びコンデンサ１４を備える。演算増幅器１０は負帰還動作をする。コンデンサ１４は、演算増幅器１０の出力端子と演算増幅器１０の反転入力端子との間に接続されている。コンデンサ１２は、ダイヤフラムと、このダイヤフラムと対向した位置にある電極板と、を備える。コンデンサ１２の一方の端子は、演算増幅器１０の反転入力端子に接続されている。コンデンサ１２の他方の端子は、接地されている。演算増幅器１０の非反転入力端子には、電圧Ｖｂｂが印加されている。
【０００４】
次に、この物理量検出回路の動作を説明する。コンデンサ１２のダイヤフラムが計測しようとする物理量により変位すると、コンデンサ１２の静電容量が変化する。これを演算増幅器１０により増幅し、出力電圧Ｖｏｕｔを発生させる。この出力電圧Ｖｏｕｔをもとにして物理量を検出するのである。
【０００５】
物理量検出回路の原理は、図３２に示す回路である。しかし、実用的には物理量検出回路は、図３３に示す回路となる。この回路が図３２に示す回路と違う点は、抵抗１６があることである。すなわち、抵抗１６とコンデンサ１４とは、並列に演算増幅器１０の出力端子と演算増幅器１０の反転入力端子との間に接続されている。図３３の回路は、抵抗１６により物理量検出回路の安定度を向上させている。つまり、抵抗１６がないと、演算増幅器１０の大きな直流利得のため、演算増幅器１０のわずかなオフセット電圧で、出力電圧Ｖｏｕｔが出力可能範囲を越えて飽和する可能性があるのである。
【０００６】
【発明が解決しようとする課題】
抵抗１６の抵抗値Ｒは、次式のような設定が必要である。
【０００７】
Ｒ≫１／（２πｆ・Ｃ）
記号ｆは、コンデンサ１２の容量変化の周波数である。記号Ｃは、コンデンサ１４の静電容量である。例えば、記号Ｃ＝３ｐＦとした場合、インピーダンスＺ＝１／（２πｆ・Ｃ）≒５.３ＭΩとなる。精度よく増幅するためには、抵抗値ＲをインピーダンスＺより相当以上大きくする必要がある。例えば、抵抗値ＲをインピーダンスＺの１００倍以上とすると、抵抗値Ｒ＝５３０ＭΩ以上となる。
【０００８】
このような高抵抗を備えた物理量検出回路は、取り扱いが面倒である。すなわち、高抵抗は水分や汚れの付着により、抵抗値Ｒが大きく変動するのである（例えば、１００ＭΩが５０ＭΩとなる）。抵抗値Ｒがこのように大きく変動すると、物理量を精度よく検出するのは困難となる。よって、物理量検出回路に水分や汚れが付着しないように物理量検出回路を取り扱わなければならない。
【０００９】
また、１００ＭΩのような高抵抗を、半導体基板に形成する場合、抵抗の面積が大面積となる。このため、高抵抗を有する物理量検出回路を半導体基板に形成するのは実現性が乏しい。
【００１０】
以上より抵抗値Ｒを小さくしなければならない。そのためには、Ｒ≫１／（２πｆ・Ｃ）より、コンデンサ１４の容量Ｃを大きくする必要がある。
【００１１】
しかし、容量Ｃを大きくすると、次のような問題が生じる。すなわち、出力電圧Ｖｏｕｔとコンデンサ１２の静電容量の変化△Ｃとの関係は次式で表せる。
【００１２】
Ｖｏｕｔ＝（△Ｃ／Ｃ）Ｖｂｂ
よって、容量Ｃを大きくすると出力電圧Ｖｏｕｔが低下する。この低下を補うために次段に増幅器を取り付けなければならない。
【００１３】
本発明は、かかる課題を解決するためになされたものである。本発明は、高抵抗を備えた物理量検出回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、第１素子の電荷の変化により、物理量を検出する物理量検出回路であって、演算増幅器、第１コンデンサ及び第１ダイオードを備える。演算増幅器は、出力端子、反転入力端子及び非反転入力端子を有し、負帰還動作をする。第１素子は、反転入力端子に接続されている。第１コンデンサと第１ダイオードとは、並列に出力端子と反転入力端子との間に接続されている。
【００１５】
本発明に係る物理量検出回路は、負帰還回路に第１ダイオードが接続されている。この第１ダイオードを抵抗としている。第１ダイオードは、逆電圧と低い順電圧の範囲で高抵抗として機能する。逆電圧の範囲で、ダイオードが高抵抗として機能することは自明である。順電圧であっても電圧が低いと、ダイオードを高抵抗として機能させることができる。このことは、発明の実施の形態で詳細に説明する。
【００１６】
本発明は、以下のような第２ダイオードを備えるのが好ましい。第２ダイオードは、第１ダイオードと逆方向になるように、かつ第１ダイオードと直列に、出力端子と反転入力端子との間に接続されている。この態様によれば、第１ダイオードのみを備える態様に比べて、高抵抗として機能する電圧の範囲が広くなる。すなわち、第１ダイオードにとって高い順電圧であっても、第２ダイオードにとっては高い逆電圧となるからである。この逆についても同じである。
【００１７】
本発明の第１素子は、容量変化が可能な第２コンデンサを含むのが好ましい。第１素子としては、この他例えば、圧電素子がある。
【００１８】
本発明の物理量検出回路は半導体基板に形成されているのが好ましい。半導体基板としては、例えば、シリコン基板、ガリウム・ヒ素基板がある。
【００１９】
抵抗が第１ダイオードを含む態様の場合、第１ダイオードは半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成されるのが好ましい。例えば、半導体基板に電源が接続されている場合、第１ダイオードを電源と分離することができるからである。第１ダイオードが電源と分離していないと、第１ダイオードの端子のうち、電源と接続された端子の電圧は電源電圧に固定される。この結果、第１ダイオードの端子電圧を、本発明の物理量検出回路を動作させるのに必要な電圧に設定できなくなる。よって、物理量検出回路を正常動作させることができなくなる。
【００２０】
第１ダイオードは半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成される態様の場合、物理量検出回路の電源が出力端子と寄生ダイオードを介して接続され、かつ反転入力端子と寄生ダイオードを介して接続されていない、態様にすることができる。物理量検出回路の電源が反転入力端子と寄生ダイオードを介して接続されている態様の場合、反転入力端子−寄生ダイオード−電源という余分な電流経路ができる。これが物理量検出回路の動作に悪影響を及ぼすことがある。
【００２１】
抵抗が第１及び第２ダイオードを含む態様の場合、第１ダイオードは、半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成され、第２ダイオードは、第２領域と、第２領域に形成された第１導電型の第３領域と、から構成されるのが好ましい。例えば、半導体基板に電源が接続されている場合、第１及び第２ダイオードを電源と分離することができるからである。この態様の場合、物理量検出回路の電源が出力端子と寄生ダイオードを介して接続され、かつ反転入力端子と寄生ダイオードを介して接続されていない、態様にすることができる。
【００２２】
本発明の物理量検出回路は半導体基板に形成され、以下の態様が好ましい。第１ダイオードは、半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成される。第２ダイオードは、半導体基板中に形成された第１導電型の第３領域と、第３領域に形成された第２導電型の第４領域と、から構成される。
【００２３】
本発明の物理量検出回路は、異常電圧監視手段およびリセット手段を備え、前記異常電圧監視手段は、前記演算増幅器の出力電圧が設定した正常電圧ではない異常電圧かを判断する手段であり、前記リセット手段は、異常電圧の判断にもとづき、作動し、出力電圧を正常電圧に戻す手段である、態様にすることができる。
【００２４】
帯電した物体等により、物理量検出回路の演算増幅器の反転入力端子等に電荷が発生すると、演算増幅器の出力電圧が設定した正常電圧ではない異常電圧になることがある。このような状態になると、物理量検出回路としての正常な動作ができなくなる。この態様は、演算増幅器の出力電圧が異常電圧のとき、リセット手段が作動し、出力電圧を正常電圧に戻す。このため、演算増幅器の出力電圧が異常電圧になっても、物理量検出回路を正常の動作に戻すことが可能となる。なお、リセット手段としては、例えば、出力電圧を異常にしている電荷を放電する手段がある。
【００２５】
本発明の物理量検出回路は、前記リセット手段が、前記半導体基板に形成されたＭＯＳ電界効果トランジスタであり、前記第１ダイオードが、前記ＭＯＳ電界効果トランジスタのドレイン領域またはソース領域を構成要素として含む寄生ダイオードである、態様にすることができる。本発明によれば、寄生ダイオードを第１ダイオードとしているので、第１ダイオード作製の手間を省くことができる。
【００２６】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明に係る物理量検出回路の第１の実施の形態の回路図である。本発明の第１の実施の形態の構造を説明する。物理量検出回路は、演算増幅器２０、コンデンサ２２、コンデンサ２４、ダイオード２６及びダイオード２８を備える。本発明の第１の実施の形態は、ダイオード２６及びダイオード２８を高抵抗としている。
【００２７】
演算増幅器２０は負帰還動作をする。ダイオード２６、２８とコンデンサ２４とは、並列に演算増幅器２０の出力端子と演算増幅器２０の反転入力端子との間に接続されている。ダイオード２６とダイオード２８とは直列に、かつ互いに逆方向になるように、出力端子と反転入力端子との間に接続されている。すなわち、ダイオード２６のアノードは、反転入力端子に接続されている。ダイオード２６のカソードとダイオード２８のカソードとが接続されている。ダイオード２８のアノードは、出力端子に接続されている。
【００２８】
コンデンサ２２は、容量変化可能なコンデンサである。コンデンサ２２は、例えば、ダイヤフラムと、このダイヤフラムと微小ギャップを隔てて対向している電極板と、を備える。このようなコンデンサは、例えば、半導体マイクロマシニング技術により形成することができる。コンデンサ２２の一方の端子は、演算増幅器２０の反転入力端子に接続されている。コンデンサ２２の他方の端子と非反転入力端子とには、電圧Ｖｂｂが印加される。
【００２９】
次に、この物理量検出回路の動作を説明する。コンデンサ２２のダイヤフラムが計測しようとする物理量（例えば、圧力、加速度、角速度）により変位すると、コンデンサ２２の静電容量が変化する。これを演算増幅器２０により増幅し、出力電圧Ｖｏｕｔを発生させる。この出力電圧Ｖｏｕｔをもとにして物理量を検出するのである。
【００３０】
次に、ダイオード２６、２８が高抵抗として機能することを説明する。図３は、ダイオード２６、２８を示す回路図である。ダイオード２８のアノードに＋電圧、ダイオード２６のアノードに−電圧がそれぞれ印加されたとき、ダイオード２８には順方向電圧が印加され、ダイオード２６には逆方向電圧が印加される。この回路を流れる電流Ｉは、主として逆方向電圧が印加されているダイオード（この場合は、ダイオード２６）の特性できまる。
【００３１】
よって、ダイオード２６の特性とダイオード２８の特性とが同じ場合、電圧の向きに関わりなく、逆方向電圧が印加されているダイオードの特性を考えればよい。常温におけるダイオードの電圧電流特性は、次式のように表せる。
【００３２】
【数１】
0004355876.tif 000002
Ｉｓ：ダイオードの逆方向飽和電流
ｑ：電子電荷
ｋ：ボルツマン定数
Ｔ：絶対温度（３００Ｋ）
ＶＦ：ダイオードに印加さる電圧
Ｉｄ：ダイオードを流れる電流
式（１）より、電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係は、次式のように表せる。
【００３３】
【数２】
0004355876.tif 000003
式（２）をグラフで表すと、図２のようになる。図２から分かるように、電圧ＶＦ＝０のとき、ダイオードの抵抗Ｒ（ＶＦ）が最も小さくなる。このときの抵抗値は、０.０２６／Ｉｓ（Ω）となる。ダイオードの逆方向飽和電流Ｉｓは、ダイオードにより異なる。例えば、ダイオードの逆方向飽和電流Ｉｓ＝１０-15（Ａ）の場合、ダイオードの抵抗Ｒ（ＶＦ）＝２.６×１０13（Ω）となる。ダイオードの逆方向飽和電流Ｉｓ＝１０-12（Ａ）の場合、ダイオードの抵抗Ｒ（ＶＦ）＝２.６×１０10（Ω）となる。
【００３４】
したがって、ダイオード２６、２８からなる抵抗は、抵抗Ｒ（ＶＦ）が最も小さいときでも、高抵抗となる。そして、電圧の向きに関わらず高抵抗となる。よって、第１の実施の形態に係る物理量検出回路によれば、コンデンサ２４の容量を小さくすることが可能となる。したがって、物理量検出回路の利得を大きくすることができる。
【００３５】
なお、ダイオード２６、２８の接続としては、図４に示すような態様でもよい。すなわち、ダイオード２６のカソードは、反転入力端子に接続されている。ダイオード２６のアノードとダイオード２８のアノードとが接続されている。ダイオード２８のカソードは、出力端子に接続されている。この態様であっても、ダイオード２６、２８は高抵抗として機能する。なお、ダイオード２６とダイオード２８との接続以外、図４に示す回路は図１に示す回路と同じである。よって、図１中の符号が示すものと同一のものには、同一の符号を付する。
【００３６】
［第２の実施の形態］
図５は、本発明に係る物理量検出回路の第２の実施の形態の回路図である。本発明の第１の実施の形態との違いは、電源Ｖｄｄが寄生ダイオード３０を介して演算増幅器２０の出力端子と接続されていることである。なお、図１中の符号が示すものと同一のものには、同一の符号を付している。
【００３７】
第２の実施の形態は、シリコン基板に形成されている。図６は、ダイオード２６、２８、寄生ダイオード３０を示すシリコン基板の断面図である。以下に詳細に説明する。シリコン基板３２はｎ型である。シリコン基板３２中には二重構造のウェルが形成されている。すなわち、シリコン基板３２中にはｐウェル３４が形成されている。ｐウェル３４中にはｎウェル３６が形成されている。ｎウェル３６には、ｐ+領域３８とｎ+領域４０とが互いに間をあけて形成されている。ｐ+領域３８とｎ+領域４０とは接触して形成されていてもよい。ｐ+領域３８は演算増幅器の反転入力端子と接続されている。ｐウェル３４は演算増幅器の出力端子と接続されている。
【００３８】
ダイオード２６は、ｐ+領域３８とｎウェル３６とから構成されている。ダイオード２８は、ｎウェル３６とｐウェル３４とから構成されている。そして、ｐウェル３４とシリコン基板３２とから、寄生ダイオード３０が構成されている。図７は、これらのダイオードの接続関係を示す回路図である。
【００３９】
第２の実施の形態によれば、物理量検出回路の電源Ｖｄｄは演算増幅器２０の反転入力端子と寄生ダイオードを介して接続されていない。このため、反転入力端子には寄生ダイオードを介して電源Ｖｄｄの電圧が印加されない。よって、精度のよい物理量の検出が可能となる。なお、電源Ｖｄｄが演算増幅器２０の出力端子と寄生ダイオード３０を介して接続されている。しかしこれは、演算増幅器２０の動作に影響を及ぼさない。なお、ダイオード２６とダイオード２８との接続は、図４に示す接続でもよい。
【００４０】
［第３の実施の形態］
図８は、本発明に係る物理量検出回路の第３の実施の形態の回路図である。本発明の第２の実施の形態との違いは、電源Ｖｄｄが寄生ダイオード４２を介して演算増幅器２０の反転入力端子と接続されていることである。なお、図５中の符号が示すものと同一のものには、同一の符号を付している。
【００４１】
第３の実施の形態は、シリコン基板に形成されている。図９は、ダイオード２６、２８、寄生ダイオード３０、４２を示すシリコン基板の断面図である。以下に詳細に説明する。シリコン基板４４はｎ型である。シリコン基板４４中にはｐウェル４６、４８が互いに間をあけて形成されている。ｐウェル４６とｐウェル４８とは接触して形成されていてもよい。ｐウェル４６には、ｐ+領域５０とｎ+領域５２とが互いに間をあけて形成されている。ｐ+領域５０とｎ+領域５２とは接触して形成されていてもよい。ｐ+領域５０は演算増幅器の反転入力端子と接続されている。ｐウェル４８には、ｐ+領域５４とｎ+領域５６とが互いに間をあけて形成されている。ｐ+領域５４とｎ+領域５６とは接触して形成されていてもよい。ｎ+領域５６とｎ+領域５２とは接続されている。ｐ+領域５４は演算増幅器の出力端子と接続されている。
【００４２】
ダイオード２６は、ｐウェル４６とｎ+領域５２とから構成されている。ダイオード２８は、ｐウェル４８とｎ+領域５６とから構成されている。そして、ｐウェル４６とシリコン基板４４とから、寄生ダイオード４２が構成されている。ｐウェル４８とシリコン基板４４とから、寄生ダイオード３０が構成されている。図１０は、これらのダイオードの接続関係を示す回路図である。
【００４３】
第３の実施の形態によれば、物理量検出回路の電源Ｖｄｄが演算増幅器２０の反転入力端子と寄生ダイオード４２を介して接続されている。このため、反転入力端子−寄生ダイオード４２−電源Ｖｄｄという余分な電流経路ができる。これが物理量検出回路の動作に悪影響を及ぼすことがある。しかし、寄生ダイオード４２の抵抗値＞ダイオード２６の抵抗値＋ダイオード２８の抵抗値とすることにより、物理量検出回路の正常動作が可能となる。電源Ｖｄｄが演算増幅器２０の出力端子と寄生ダイオードを介して接続されている。しかし、演算増幅器２０には影響を及ぼさない。なお、ダイオード２６とダイオード２８との接続は、図４に示す接続でもよい。
【００４４】
［第４の実施の形態］
図１１は、本発明に係る物理量検出回路の第４の実施の形態の回路図である。本発明の第１の実施の形態との違いは、ダイオード２６がないことである。なお、図１中の符号が示すものと同一のものには、同一の符号を付している。
【００４５】
次に、ダイオード２８が高抵抗として機能することを説明する。ダイオードに印加される電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係は、次式のように表せる。
【００４６】
【数３】
0004355876.tif 000004
Ｉｓ：ダイオードの逆方向飽和電流
ｑ：電子電荷
ｋ：ボルツマン定数
Ｔ：絶対温度（３００Ｋ）
ＶＦ：ダイオードに印加される電圧
式（３）をグラフで表すと、図１３のようになる。次に、ダイオードが高抵抗として機能する電圧の範囲を求める。例えば、抵抗Ｒ（ＶＦ）＞５３０ＭΩとなる電圧の範囲を求める。ダイオードの逆方向飽和電流Ｉｓ＝１０-15（Ａ）の場合、ダイオードに印加される電圧ＶＦ＜０.２８（Ｖ）の条件下で、抵抗Ｒ（ＶＦ）＞５３０ＭΩとなる（図１４）。ダイオードの逆方向飽和電流Ｉｓ＝１０-12（Ａ）の場合、ダイオードに印加される電圧ＶＦ＜０.１（Ｖ）の条件下で、抵抗Ｒ（ＶＦ）＞５３０ＭΩとなる（図１５）。
【００４７】
したがって、ダイオード２８からなる抵抗は、一定条件の電圧下で高抵抗となる。
【００４８】
なお、図１２に示すようにダイオード２６を高抵抗としてもよい。すなわち、ダイオード２６のカソードは出力端子に接続されている。ダイオード２６のアノードは反転入力端子に接続されている。なお、ダイオードの接続方向以外、図１２に示す回路は図１１に示す回路と同じである。よって、図１１中の符号が示すものと同一のものには、同一の符号を付する。
【００４９】
［第５の実施の形態］
図１６は、本発明に係る物理量検出回路の第５の実施の形態の回路図である。本発明の第４の実施の形態との違いは、電源Ｖｄｄが寄生ダイオード５８を介して演算増幅器２０の出力端子と接続されていることである。なお、図１１中の符号が示すものと同一のものには、同一の符号を付している。
【００５０】
第５の実施の形態は、シリコン基板に形成されている。図１７は、ダイオード２８、寄生ダイオード５８を示すシリコン基板の断面図である。以下に詳細に説明する。シリコン基板６０はｎ型である。シリコン基板６０中にはｐウェル６２が形成されている。ｐウェル６２には、ｐ+領域６６とｎ+領域６４とが互いに間をあけて形成されている。ｐ+領域６６とｎ+領域６４とは接触して形成されていてもよい。ｐ+領域６６は演算増幅器の出力端子と接続されている。ｎ+領域６４は演算増幅器の反転入力端子と接続されている。
【００５１】
ダイオード２８は、ｎ+領域６４とｐウェル６２とから構成されている。そして、ｐウェル６２とシリコン基板６０とから、寄生ダイオード５８が構成されている。図１８は、これらのダイオードの接続関係を示す回路図である。
【００５２】
第５の実施の形態によれば、物理量検出回路の電源Ｖｄｄは演算増幅器２０の反転入力端子と寄生ダイオードを介して接続されていない。このため、反転入力端子には寄生ダイオードを介して電源Ｖｄｄの電圧が印加されない。よって、精度のよい物理量の検出が可能となる。電源Ｖｄｄが演算増幅器２０の出力端子と寄生ダイオードを介して接続されている。しかしこれは、演算増幅器２０の動作に影響を及ぼさない。なお、ダイオード２８の方向を逆向き（ダイオード２６の向き）としてもよい。
【００５３】
［第６の実施の形態］
図１９は、本発明に係る物理量検出回路の第６の実施の形態の回路図である。本発明の第１の実施の形態との違いは、異常電圧監視回路７０およびリセット回路７２が付加されていることである。なお、図１９において、図１中の符号が示すものと同一のものには、同一の符号を付している。
【００５４】
異常電圧監視回路７０の入力端子は、演算増幅器２０の出力端子と接続されている。異常電圧監視回路７０の出力端子は、リセット回路７２の入力端子と接続されている。リセット回路７２の出力端子は、コンデンサ２４およびダイオード（２６、２８）と並列に、演算増幅器２０の出力端子と反転入力端子とに接続されている。異常電圧監視回路７０は、演算増幅器２０の出力電圧が設定した正常電圧ではない異常電圧かを判断する回路である。リセット回路７２は、異常電圧の判断にもとづき、作動し、演算増幅器２０の出力電圧を正常電圧に戻す回路である。
【００５５】
異常電圧監視回路７０の一例を、図２０を用いて説明する。まず、異常電圧監視回路７０の構成を説明する。異常電圧監視回路７０は、二つの演算増幅器（ＣＭＰ１、ＣＭＰ２）とＮＡＮＤゲートとを含む。演算増幅器ＣＭＰ１の非反転入力端子および演算増幅器ＣＭＰ２の反転入力端子は、端子３（図１９参照）と接続されている。演算増幅器ＣＭＰ１の反転入力端子および演算増幅器ＣＭＰ２の非反転入力端子は、端子２（図１９参照）と接続されている。演算増幅器ＣＭＰ１の出力端子は、ＮＡＮＤゲートの一方の入力端子と接続されている。演算増幅器ＣＭＰ２の出力端子は、ＮＡＮＤゲートの他方の入力端子と接続されている。ＮＡＮＤゲートの出力端子は、異常電圧監視回路７０の出力端子となる。
【００５６】
次に、異常電圧監視回路７０の動作を、図１９、図２０および図２１を用いて、説明する。図２１は、図２０に示す異常電圧監視回路７０の動作を説明するためのグラフである。演算増幅器２０の出力電圧が設定した正常電圧の範囲ではない異常電圧のとき、異常電圧監視回路７０は、電圧ＶＰを出力する。これにより、リセット回路７２を、作動（ＯＮ動作）させる。つまり、演算増幅器２０の出力電圧が、設定した最低電圧ＶＬよりも低い電圧を演算増幅器ＣＭＰ１で判断する。そして、電圧ＶＬより低いとき、ＮＡＮＤゲートの出力端子から電圧ＶＰが出力される。また、演算増幅器２０の出力電圧が、設定した最高電圧ＶＨよりも高い電圧を演算増幅器ＣＭＰ２で判断する。そして、電圧ＶＨより高いとき、ＮＡＮＤゲートの出力端子から電圧ＶＰが出力される。なお、演算増幅器２０の出力電圧が、最低電圧ＶＬと最高電圧ＶＨとの間のときは、ＮＡＮＤゲートの出力端子から電圧ＶＰが出力されず、リセット回路７２がＯＦＦされる。
【００５７】
なお、異常電圧監視回路７０は、図２０に示す構造に限定されず、演算増幅器２０の出力電圧が異常電圧のとき、リセット回路７２を作動させることができるのなら、他の構造でもよい。
【００５８】
次に、リセット回路７２について説明する。リセット回路７２の一例としては、ＭＯＳ電界効果トランジスタがある。異常電圧監視回路７０からの電圧ＶＰにより、ＭＯＳ電界効果トランジスタのゲートがＯＮする。そして、異常電圧の原因となる電荷を、演算増幅器２０の出力側に放電する。これにより、演算増幅器２０の出力電圧が正常に戻る。そして、異常電圧監視回路７０からの電圧ＶＰの出力が停止されるので、リセット回路７２がＯＦＦされる。
【００５９】
なお、リセット回路７２の取り付け箇所は、異常電圧の原因となる電荷を放電できるのなら、他の箇所でもよい。また、リセット回路７２は、ＭＯＳ電界効果トランジスタに限定されず、異常電圧監視回路７０からの電圧ＶＰにより、作動し、異常電圧の原因となる電荷を、演算増幅器２０の出力側に放電させることができるのなら、他の構造でもよい。
【００６０】
帯電した物体が物理量検出回路に接近する等が原因で、演算増幅器２０の反転入力端子等に電荷が生じることにより、演算増幅器２０の出力端子に異常電圧が発生することがある。異常電圧の原因となる電荷を速やかに放電しなければならない。高抵抗として機能するダイオード２６、２８は、インピーダンスが非常に大きいので、ダイオード２６、２８を介すると、電荷はゆっくりとしか放電されない。しかし、第６の実施の形態によれば、異常電圧監視回路７０およびリセット回路７２を備えているので、演算増幅器２０の出力電圧を、速やかに、正常電圧に戻すことができる。以下に説明する他の実施の形態についても、同じことが言える。
【００６１】
［第７の実施の形態］
図２２は、本発明に係る物理量検出回路の第７の実施の形態の回路図である。本発明の第４の実施の形態との違いは、異常電圧監視回路７０およびリセット回路７２が付加されていることである。なお、図２２において、図１１中の符号が示すものと同一のものには、同一の符号を付している。異常電圧監視回路７０およびリセット回路７２の構造および取り付け箇所は、第６の実施の形態と同じである。第７の実施の形態は、第４の実施の形態についても、異常電圧監視回路７０およびリセット回路７２を付加できることを示すものである。なお、第２、第３および第５の実施の形態にも、異常電圧監視回路７０およびリセット回路７２を付加することができる。
【００６２】
［第８の実施の形態］
図２３は、本発明に係る物理量検出回路の第８の実施の形態の回路図である。本発明の第７の実施の形態との違いは、リセット回路７２として、ｎＭＯＳ電界効果トランジスタが具体的に図示されている点である。ｎＭＯＳ電界効果トランジスタのドレインは、演算増幅器２０の反転入力端子と接続されている。ソースは、演算増幅器２０の出力端子と接続されている。ゲートは、異常電圧監視回路７０の出力端子と接続されている。第８の実施の形態では、ｎＭＯＳ電界効果トランジスタの寄生ダイオードを、ダイオード２８にしている。よって、第８の実施の形態によれば、ダイオード２８を新たに用意する必要がなくなる。なお、図２３において、図２２中の符号が示すものと同一のものには、同一の符号を付している。
【００６３】
［第９の実施の形態］
図２４は、本発明に係る物理量検出回路の第９の実施の形態の回路図である。本発明の第７の実施の形態との違いは、リセット回路７２として、ｎＭＯＳ電界効果トランジスタが具体的に図示されている点である。第９の実施の形態に備えられるリセット回路７２としてのｎＭＯＳ電界効果トランジスタは、図２５に示すとおりである。リセット回路７２は、ｎ型のシリコン基板７４に形成されている。シリコン基板７４中にはｐウェル７６が形成されている。ｐウェル７６には、ｎ+領域７８、ｎ+領域８０、ｐ+領域８２が互いに間をあけて形成されている。ｎ+領域７８は、ｎＭＯＳ電界効果トランジスタのドレインとなる。ｎ+領域８０は、ｎＭＯＳ電界効果トランジスタのソースとなる。シリコン基板７４には、寄生ダイオード８４、８６、８８が形成されている。すなわち、寄生ダイオード８８は、ｎ+領域７８とｐウェル７６とから構成されている。寄生ダイオード８４は、ｎ+領域８０とｐウェル７６とから構成されている。寄生ダイオード８６は、ｐウェル７６とシリコン基板７４とから構成されている。図２６は、これらの寄生ダイオードおよびリセット回路７２の接続関係を示す回路図である。
【００６４】
寄生ダイオード８８は、高抵抗として機能するダイオード２８に相当する。なお、ダイオード８４、８６は、物理量検出回路の動作において、無視できる。つまり、ダイオード８４は、アノードおよびカソードが共に、演算増幅器２０の出力端子と直接に接続されているからである。また、ダイオード８６は、カソードが物理量検出回路で最高の電位となる端子４と接続され、アノードが演算増幅器２０の出力端子と接続されてる。このため、ダイオード８６には、逆方向電圧が印加されるているからである。
【００６５】
なお、寄生ダイオード８８をダイオード２８とせずに、新たに、シリコン基板に形成してもよい。この場合、寄生ダイオード８８とダイオード２８とが並列接続となるが、物理量検出回路の動作において問題はない。
【００６６】
［第１０の実施の形態］
図２７は、本発明に係る物理量検出回路の第１０の実施の形態の回路図である。第６の実施の形態との違いは、リセット回路７２として、ｎＭＯＳ電界効果トランジスタが具体的に図示されている点である。なお、図２７において、図１９中の符号が示すものと同一のものには、同一の符号を付している。
【００６７】
第１０の実施の形態に備えられるリセット回路７２としてのｎＭＯＳ電界効果トランジスタを説明する。図２８は、リセット回路７２が形成されたＳＩＭＯＸ基板の断面図である。図２９は、リセット回路７２の回路図である。リセット回路７２は、ＳＩＭＯＸ基板に形成されている。つまり、リセット回路７２は、ＳＯＩ構造をしている。ＳＩＭＯＸ基板は、シリコン基板９０（ｎ型またはｐ型）と、シリコン基板９０上に位置する酸化膜９２と、酸化膜９２上に位置するシリコン層９４と、を備える。シリコン層９４に、ｎＭＯＳ電界効果トランジスタ（リセット回路７２）のソースおよびドレインが形成されている。ドレインは、演算増幅器２０の反転入力端子（図２７参照）に接続されている。ソースは、演算増幅器２０の出力端子（図２７参照）と接続されている。ゲートは、異常電圧監視回路７０の出力端子と接続されている。
【００６８】
図２７に示す高抵抗として機能するダイオード２６、２８は、リセット回路７２と同じ基板に形成されている。すなわち、図３０は、ダイオード２６、２８が形成されたＳＩＭＯＸ基板の断面図である。ダイオード２６、２８は、シリコン層９４に形成されている。これを回路図で示すと図３１のようになる。第１０の実施の形態は、ＳＯＩ構造なので、寄生ダイオードの影響を受けない。
【図面の簡単な説明】
【図１】本発明に係る物理量検出回路の第１の実施の形態の回路図である。
【図２】本発明の第１の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係を示すグラフである。
【図３】本発明の第１の実施の形態のダイオード２６、２８を示す回路図である。
【図４】本発明に係る物理量検出回路の第１の実施の形態の他の例の回路図である。
【図５】本発明に係る物理量検出回路の第２の実施の形態の回路図である。
【図６】本発明の第２の実施の形態のダイオード２６、２８、寄生ダイオード３０を示すシリコン基板の断面図である。
【図７】本発明の第２の実施の形態のダイオード２６、２８、寄生ダイオード３０を示す回路図である。
【図８】本発明に係る物理量検出回路の第３の実施の形態の回路図である。
【図９】本発明の第３の実施の形態のダイオード２６、２８、寄生ダイオード３０、４２を示すシリコン基板の断面図である。
【図１０】本発明の第３の実施の形態のダイオード２６、２８、寄生ダイオード３０、４２を示す回路図である。
【図１１】本発明に係る物理量検出回路の第４の実施の形態の回路図である。
【図１２】本発明に係る物理量検出回路の第４の実施の形態の他の例の回路図である。
【図１３】本発明の第４の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係の一例を示すグラフである。
【図１４】本発明の第４の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係の他の例を示すグラフである。
【図１５】本発明の第４の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係のさらに他の例を示すグラフである。
【図１６】本発明に係る物理量検出回路の第５の実施の形態の回路図である。
【図１７】本発明の第５の実施の形態のダイオード２８、寄生ダイオード５８を示すシリコン基板の断面図である。
【図１８】本発明の第５の実施の形態のダイオード２８、寄生ダイオード５８を示す回路図である。
【図１９】本発明に係る物理量検出回路の第６の実施の形態の回路図である。
【図２０】本発明の第６の実施の形態に備えられる異常電圧監視回路の一例の回路図である。
【図２１】図２０に示す異常電圧監視回路の動作を説明するためのグラフである。
【図２２】本発明に係る物理量検出回路の第７の実施の形態の回路図である。
【図２３】本発明に係る物理量検出回路の第８の実施の形態の回路図である。
【図２４】本発明に係る物理量検出回路の第９の実施の形態の回路図である。
【図２５】本発明の第９の実施の形態に備えられるリセット回路が形成されたシリコン基板の断面図である。
【図２６】本発明の第９の実施の形態に備えられるリセット回路、ダイオード８４、ダイオード８６およびダイオード８８を示す回路図である。
【図２７】本発明に係る物理量検出回路の第１０の実施の形態の回路図である。
【図２８】本発明の第１０の実施の形態に備えられるリセット回路が形成されたＳＩＭＯＸ基板の断面図である。
【図２９】本発明の第１０の実施の形態に備えられるリセット回路の回路図である。
【図３０】本発明の第１０の実施の形態に備えられるダイオード２６、２８が形成されたＳＩＭＯＸ基板の断面図である。
【図３１】本発明の第１０の実施の形態に備えられるダイオード２６、２８の回路図である。
【図３２】物理量検出回路の一例の回路図である。
【図３３】実用的な物理量検出回路の回路図である。
【符号の説明】
１０  演算増幅器
１２  コンデンサ
１４  コンデンサ
１６  抵抗
２０  演算増幅器
２２  コンデンサ
２４  コンデンサ
２６  ダイオード
２８  ダイオード
３０  寄生ダイオード
３２  シリコン基板
３４  ｐウェル
３６  ｎウェル
３８  ｐ+領域
４０  ｎ+領域
４２  寄生ダイオード
４４  シリコン基板
４６  ｐウェル
４８  ｐウェル
５０  ｐ+領域
５２  ｎ+領域
５４  ｐ+領域
５６  ｎ+領域
５８  寄生ダイオード
６０  シリコン基板
６２  ｐウェル
６４  ｎ+領域
６６  ｐ+領域
７０  異常電圧監視回路
７２  リセット回路
７４  シリコン基板
７６  ｐウェル
７８  ｎ+領域
８０  ｎ+領域
８２  ｐ+領域
８４  寄生ダイオード
８６  寄生ダイオード
８８  寄生ダイオード
９０  シリコン基板
９２  酸化膜
９４  シリコン層
【図１】
0004355876.tif 000005
【図２】
0004355876.tif 000006
【図３】
0004355876.tif 000007
【図４】
0004355876.tif 000008
【図５】
0004355876.tif 000009
【図６】
0004355876.tif 000010
【図７】
0004355876.tif 000011
【図８】
0004355876.tif 000012
【図９】
0004355876.tif 000013
【図１０】
0004355876.tif 000014
【図１１】
0004355876.tif 000015
【図１２】
0004355876.tif 000016
【図１３】
0004355876.tif 000017
【図１４】
0004355876.tif 000018
【図１５】
0004355876.tif 000019
【図１６】
0004355876.tif 000020
【図１７】
0004355876.tif 000021
【図１８】
0004355876.tif 000022
【図１９】
0004355876.tif 000023
【図２０】
0004355876.tif 000024
【図２１】
0004355876.tif 000025
【図２２】
0004355876.tif 000026
【図２３】
0004355876.tif 000027
【図２４】
0004355876.tif 000028
【図２５】
0004355876.tif 000029
【図２６】
0004355876.tif 000030
【図２７】
0004355876.tif 000031
【図２８】
0004355876.tif 000032
【図２９】
0004355876.tif 000033
【図３０】
0004355876.tif 000034
【図３１】
0004355876.tif 000035
【図３２】
0004355876.tif 000036
【図３３】
0004355876.tif 000037