(57)【特許請求の範囲】
【請求項１】
基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域に、酸素を含む雰囲気中で第１のレーザビームを照射して、ｎＭＯＳＦＥＴのチャネル領域を形成するための（１００）優先配向多結晶シリコン薄膜を形成する第１の工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域以外の第２の領域に、真空中又は不活性ガス雰囲気中で第２のレーザビームを照射して（１１１）優先配向多結晶シリコン薄膜を形成する第２の工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【請求項２】
請求項１記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【請求項３】
請求項１又は２に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第２のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【請求項４】
基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域の表面に酸化膜を形成する工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち前記第１の領域以外の第２の領域と、前記第１の領域とに真空中又は不活性ガス雰囲気中でレーザビームを照射して、ｎＭＯＳＦＥＴのチャネル領域を形成するための（１００）優先配向多結晶シリコン薄膜を前記第１の領域に形成するとともに、（１１１）優先配向多結晶シリコン薄膜を前記第２の領域に形成する工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【請求項５】
請求項４記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記酸化膜は、１ｎｍ以上１０ｎｍ以下の膜厚で形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【請求項６】
請求項４又は５に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記レーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多結晶シリコン薄膜を用いた薄膜トランジスタを有するアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）は、アクティブマトリクス型液晶表示装置等に応用できるため、近年その開発が盛んに行われている。特に、多結晶シリコン（ｐ−Ｓｉ）薄膜を活性層に用いたＴＦＴは、従来の非晶質シリコン（ａ−Ｓｉ）薄膜を活性層に用いたＴＦＴと比較して電子移動度が２桁以上大きい。このため素子のサイズを小さくでき、高精細化が可能であるという優位点がある。また、駆動回路等の周辺回路も各画素をスイッチングするＴＦＴと同一の基板上に集積できるため、工程数や部品数を大幅に減少でき、低コストで高信頼性を有する液晶表示装置を得ることができる。
【０００３】
ところで、シリコン（Ｓｉ）結晶の（１１１）面と（１００）面とを比較すると、（１１１）面は電子移動度が（１００）面の約２／３であり、正孔の移動度は約２倍である。すなわち、ｎチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｅｄｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、（１００）面を優先配向させたｐ−Ｓｉ薄膜（以下「（１００）優先配向ｐ−Ｓｉ薄膜」という。）でチャネル領域を形成することにより移動度が向上し、ｐチャネルＭＯＳＦＥＴは、（１１１）面を優先配向させたｐ−Ｓｉ薄膜（以下「（１１１）優先配向ｐ−Ｓｉ薄膜」という。）でチャネル領域を形成することにより移動度が向上する。特開平６−２８３４２２号公報（以下「文献１」という。）に開示されているように、ガラス基板上に（１１１）優先配向ｐ−Ｓｉ薄膜を形成する方法としては、水素及び酸素が十分に除去されたａ−Ｓｉ薄膜にパルスレーザを多数回照射することが知られている。
【０００４】
一方、特開平１０−２６１７９９号公報（以下「文献２」という。）及び特開平１０−４１２３４号公報（以下「文献３」という。）には、基板に対するレーザの相対的な移動量を小さくして重ね率が高くなるようにしたパルスレーザをａ−Ｓｉ薄膜又はｐ−Ｓｉ薄膜に照射することにより、（１００）優先配向ｐ−Ｓｉ薄膜が形成されることが開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の方法で形成された（１００）優先配向ｐ−Ｓｉ薄膜は、表面粗さ（表面凹凸）が平方自乗平均（ＲＭＳ）で１５ｎｍ程度と大きく、下地のシリコン酸化膜（ＳｉＯ2膜）と（１００）優先配向ｐ−Ｓｉ薄膜との良好な界面が得られない。このため、耐圧や移動度が低下し、優れた特性のＴＦＴを得ることが困難であるという問題が生じている。
【０００６】
また、（１００）優先配向ｐ−Ｓｉ薄膜をアイランド状にパターニングした後の下地にも凹凸が残ることがあるため、表示領域のＴＦＴのチャネル領域に（１００）優先配向ｐ−Ｓｉ薄膜を用いると、液晶表示装置の表示品質が劣化するおそれがあるという問題が生じている。表面粗さを減少させる対策として、文献２に、（１００）優先配向ｐ−Ｓｉ薄膜表面を化学機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて研磨することにより平坦化する方法が開示されている。しかし、ＣＭＰ法は研磨処理に要する時間が多大であり、また、面積の大きい基板全面で均一な平坦度を得るのが困難である。
【０００７】
本発明の目的は、優れたＴＦＴ特性及び表示品質が得られる周辺回路一体型のアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、基板上に形成された複数のバスラインと、前記複数のバスラインで画定された複数の画素領域がマトリクス状に配置された表示領域と、前記表示領域の周囲に配置された周辺回路形成領域と、前記基板上に形成され、（１００）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第１の薄膜トランジスタと、前記基板上に形成され、（１１１）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第２の薄膜トランジスタとを有することを特徴とするアクティブマトリクス型表示装置用基板によって達成される。
【０００９】
また、上記目的は、基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域に、（１００）優先配向多結晶シリコン薄膜を形成する第１の工程と、前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域以外の第２の領域に、（１１１）優先配向多結晶シリコン薄膜を形成する第２の工程とを有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法によって達成される。
【００１０】
【発明の実施の形態】
まず、本発明の実施の形態の前提となる発明原理について説明する。文献２及び文献３では、パルスレーザ照射中のチャンバ内の雰囲気等については言及されていない。しかし、本発明者は（１００）優先配向ｐ−Ｓｉ薄膜を形成するためには、レーザビームの高い重ね率だけでなく、照射雰囲気中の酸素分圧又はａ−Ｓｉ薄膜上の酸化膜が重要な役割を果たすことを見い出した。さらに、酸素分圧を変化させることにより、ｐ−Ｓｉの結晶方位を変化させることなく（１００）優先配向ｐ−Ｓｉ薄膜の表面粗さを低減できることを見い出し、所定の酸素分圧で表面粗さを８ｎｍ程度（ＲＭＳ）にすることができた。しかし、それ以上酸素分圧が低すぎると（１００）優先配向ｐ−Ｓｉ薄膜が形成されないことも分かった。
【００１１】
具体的には、基板上に形成されたａ−Ｓｉ薄膜又は任意の結晶方位を有するｐ−Ｓｉ薄膜に対してパルスレーザを照射する際に、レーザビームの重ね率を９５〜９９．９％とし、酸素分圧を重ね率に適した所定の値以上としたときに、（１００）優先配向ｐ−Ｓｉ薄膜を得ることができた。酸素分圧は、重ね率が９５％のときが１０Ｐａ以上であり、重ね率が９９％のときが０．１Ｐａ以上である。また、レーザの照射エネルギーは表面粗さが最大となるところの近傍である。また、真空中又は不活性ガス雰囲気中でのパルスレーザ照射であっても、ａ−Ｓｉ薄膜表面に薄い酸化膜３６のある状態で、レーザの重ね率を９５〜９９．９％とすることにより、同様に（１００）優先配向ｐ−Ｓｉ薄膜を得ることができた。ただし、酸化膜が厚すぎると（１００）面を得ることが困難となり、レーザ・アブレーション等の原因ともなるので、酸化膜の膜厚は１〜１０ｎｍ程度であることが望ましい。酸素を含む雰囲気中で結晶化を行うと表面が酸化されて、薄い酸化膜が形成されることから、（１００）優先配向ｐ−Ｓｉ薄膜を形成するためには、レーザ照射による結晶化の際にａ−Ｓｉ薄膜又はｐ−Ｓｉ薄膜の表面に薄い酸化膜ができていることが重要であり、この酸化膜の存在によって（１００）面が安定化されると考えられる。
【００１２】
次に、本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板について図１乃至図１２を用いて説明する。図１は、本実施の形態によるアクティブマトリクス型表示装置用基板の構成を示している。ガラス基板２上には、画素領域がマトリクス状に配置された表示領域３０が形成されている。表示領域３０の周囲のガラス基板２端部には、図中右側にゲートバスライン駆動回路形成領域３２が形成され、図中上側にドレインバスライン駆動回路形成領域３３が形成されている。また、両駆動回路形成領域３２、３３を含むガラス基板２端部の周辺回路形成領域には、メモリやプロセッサ（ＣＰＵ）等が配置されていてもかまわない。
【００１３】
図２は、本実施の形態によるアクティブマトリクス型表示装置用基板上の一素子を基板面に垂直に切断した断面を示している。図２（ａ）は表示領域３０の画素領域毎にスイッチング素子として形成されたＴＦＴ２６の断面を示しており、図２（ｂ）はゲートバスライン駆動回路形成領域３２に回路素子として形成されたＴＦＴ２７の断面を示している。図２（ａ）に示すように、ガラス基板２上には下地シリコン窒化膜（下地ＳｉＮ膜）３が形成されている。下地ＳｉＮ膜３上には下地ＳｉＯ2膜４が形成されている。下地ＳｉＯ2膜４上には、チャネル領域となる（１１１）優先配向ｐ−Ｓｉ薄膜８が形成されている。（１１１）優先配向ｐ−Ｓｉ薄膜８の図中左端部にはドレイン領域１６が形成され、図中右端部にはソース領域１４が形成されている。（１１１）優先配向ｐ−Ｓｉ薄膜８上にはゲート絶縁膜１０を介してゲート電極１２が形成されている。ゲート電極１２上には層間絶縁膜１８が形成されている。層間絶縁膜１８上にはドレイン電極２４が形成されており、コンタクトホール２０を介して、ドレイン領域１６と電気的に接続されている。同様に、層間絶縁膜１８上にはソース電極２２が形成されており、コンタクトホール２０’を介して、ソース領域１４と電気的に接続されている。
【００１４】
また、ゲートバスライン駆動回路形成領域３２のＴＦＴ２７は、図２（ｂ）に示すように、チャネル領域が（１００）優先配向ｐ−Ｓｉ薄膜９で形成されていることを除き、図２（ａ）に示すＴＦＴ２６と同様の構成を有している。
【００１５】
次に、本実施の形態によるアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置の製造方法について図３乃至図１２を用いて説明する。図３乃至図１２は、本実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。図３乃至図１２において、（ａ）は図２（ａ）と同一の断面を示しており、（ｂ）は図２（ｂ）と同一の断面を示している。
【００１６】
まず、図３（ａ）、（ｂ）に示すようなガラス基板２上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法等を用いて、例えば膜厚５０ｎｍ程度の下地ＳｉＮ膜３を成膜する。続いて、下地ＳｉＮ膜３上に、例えば膜厚２００ｎｍ程度の下地ＳｉＯ2膜４を成膜する（図４（ａ）、（ｂ））。次に、図５（ａ）、（ｂ）に示すように、プラズマＣＶＤ法やＬＰＣＶＤ法、スパッタ法等を用いて、１０〜２００ｎｍ程度（例えば５０ｎｍ）の膜厚のａ−Ｓｉ薄膜６を成膜する。次に、例えば４５０℃で２時間程度の水素抜きアニール（熱処理）を行う。なお、ａ−Ｓｉ薄膜６中の水素濃度が十分に低ければ、水素抜きアニールの工程を省くことも可能である。続いて、ａ−Ｓｉ薄膜６表面にフッ酸処理を行い、ａ−Ｓｉ薄膜６表面の自然酸化膜を除去する。
【００１７】
次に、図６（ａ）、（ｂ）に示すように、真空中又は窒素、ヘリウム、アルゴン、ネオン、キセノン、クリプトン等の不活性ガス雰囲気中で、表示領域３０のａ−Ｓｉ薄膜６へパルスレーザを照射して、（１１１）優先配向ｐ−Ｓｉ薄膜８を形成する。このとき、図１に示すゲートバスライン駆動回路形成領域３２及びドレインバスライン駆動回路形成領域３３等の周辺回路形成領域にはパルスレーザが照射されないように、マスク３８を用いてレーザ光を遮光する。
【００１８】
高真空中でレーザ照射するとレーザの照射窓にＳｉが付着してレーザ照射装置の保守点検の周期が短くなるため、パルスレーザ照射時のアニールチャンバ内の真空度はあまり高くないことが望ましい。一度高真空に排気し、ある程度の圧力まで不活性ガスを導入して、レーザ照射を行ってもよい。
【００１９】
パルスレーザは、ＸｅＣｌ（波長３０８ｎｍ）やＫｒＦ（波長２４８ｎｍ）、ＡｒＦ（波長１９３ｎｍ）等のエキシマレーザが使用される。パルスレーザには、例えば２００×０．５ｍｍ2の長尺ビームを使用する。照射方法は、１ショット照射する毎に照射領域の短軸方向に照射領域を移動させるスキャンアニールを用い、重ね率は例えば９８．０〜９９．９％とする。このときパルスレーザは、同一領域について５０〜１０００ショット照射することになる。（１１１）優先配向ｐ−Ｓｉ薄膜８を形成するためには、重ね率９９％（同一領域について１００ショット）以上であることが望ましい。また、照射方法はスキャンアニールに限られず、位置を固定して５０〜１０００ショット照射し、それから照射領域のごく一部だけが重なるように照射領域を移動させて同様に５０〜１０００ショット照射することを繰り返してもよい。この場合、ビームの照射領域の形状は、長尺ビームよりも縦横比が小さく正方形に近い形状の方が好ましい。照射されるパルスレーザの照射エネルギー密度は、ｐ−Ｓｉが微結晶化するエネルギー密度よりも小さい１００〜１０００ｍＪ／ｃｍ2程度（例えば４００ｍＪ／ｃｍ2）とする。
【００２０】
ここで、図６（ｃ）は図６（ａ）に示す（１１１）優先配向ｐ−Ｓｉ薄膜８を基板面に垂直方向に見た平面図であり、図６（ｄ）は図６（ｂ）に示すａ−Ｓｉ薄膜６を基板面に垂直方向に見た平面図である。図６（ｃ）、（ｄ）に示すように、このレーザ照射により、多数の（１１１）配向の結晶粒４０が配列した（１１１）優先配向ｐ−Ｓｉ薄膜８が表示領域３０のみに形成される。
【００２１】
次に、酸素分圧が０．１Ｐａ以上となるようにアニールチャンバ内に酸素ガスを導入する。続いて、図７（ａ）、（ｂ）に示すように、酸素を含む雰囲気中で、ゲートバスライン駆動回路形成領域３２及びドレインバスライン駆動回路形成領域３３等の周辺回路形成領域のａ−Ｓｉ薄膜６へパルスレーザを照射し、（１００）優先配向ｐ−Ｓｉ薄膜９を形成する。このとき、既に（１１１）優先配向ｐ−Ｓｉ薄膜８が形成された表示領域３０にはパルスレーザが照射されないように、マスク３８’を用いてレーザ光を遮光する。パルスレーザの重ね率は例えば９９％とする。この際、ステージあるいはパルスレーザの１ショット毎の移動距離は長尺ビームの短軸方向の長さの１％である５μｍとなるが、その精度は±１μｍ以下であることが望ましい。パルスレーザの照射エネルギー密度は、例えば３８０ｍＪ／ｃｍ2とする。この照射エネルギーは、表面の凹凸が最大となるエネルギーに近い値であることが望ましい。照射中のパルスレーザのエネルギー変動は小さい方が望ましく、±３％以下、好ましくは±１％以下であることが望ましい。
【００２２】
ここで、図７（ｃ）は図７（ａ）に示す（１１１）優先配向ｐ−Ｓｉ薄膜８を基板面に垂直方向に見た平面図であり、図７（ｄ）は図７（ｂ）に示す（１００）優先配向ｐ−Ｓｉ薄膜９を基板面に垂直方向に見た平面図である。図７（ｃ）、（ｄ）に示すように、このレーザ照射により、周辺回路形成領域のみに正方形状の多数の（１００）配向の結晶粒４１が格子状に配列した（１００）優先配向ｐ−Ｓｉ薄膜９が形成される。なお、（１００）優先配向ｐ−Ｓｉ薄膜９を形成した後に、（１１１）優先配向ｐ−Ｓｉ薄膜８を形成してももちろん構わない。
【００２３】
なお、酸素ガスを導入して（１００）優先配向ｐ−Ｓｉ薄膜９を形成した工程の後に、結晶化のときよりも低い照射エネルギー密度（例えば３４０ｍＪ／ｃｍ2）、少ない重ね率（９０〜９７％程度）で、（１１１）優先配向ｐ−Ｓｉ薄膜８が形成された表示領域３０のみ又は基板全面にレーザ照射を行ってもよい。この酸素を含む雰囲気中でのレーザ照射により、表示領域３０に形成された（１１１）優先配向ｐ−Ｓｉ薄膜８の欠陥が修復され、良好な界面が得られる。
【００２４】
次に、図８（ａ）、（ｂ）に示すように、（１１１）優先配向ｐ−Ｓｉ薄膜８及び（１００）優先配向ｐ−Ｓｉ薄膜９をパターニングしてアイランド化する。次に、両ｐ−Ｓｉ薄膜８、９に例えばボロン（Ｂ）をイオンドーピングしてからアニールし、Ｐ型のｐ−Ｓｉ薄膜８、９を形成する。次に、プラズマＣＶＤ法等を用いて、両ｐ−Ｓｉ薄膜８、９上にＳｉＯ2等を成膜し、ゲート絶縁膜１０を形成する。両ｐ−Ｓｉ薄膜８、９をパターニングする前に連続的にゲート絶縁膜１０を形成し、その後にパターニングしてもよい。
【００２５】
次に、図９（ａ）、（ｂ）に示すように、スパッタ法等を用いてゲート形成金属層を成膜してパターニングし、ゲート絶縁膜１０上のゲート電極１２を形成する。次に、図１０（ａ）、（ｂ）に示すように、ゲート電極１２をマスクとして両ｐ−Ｓｉ薄膜８、９にリン（Ｐ）をイオンドーピングして、次いでアニール処理を行い、共にＮ型のソース領域１４、ドレイン領域１６を自己整合的に形成する。次に、図１１（ａ）、（ｂ）に示すように、プラズマＣＶＤ法等を用いて、ゲート電極１２、ソース／ドレイン領域１４、１６上にＳｉＮ膜等を成膜し、層間絶縁膜１８を形成する。
【００２６】
次に、図１２（ａ）、（ｂ）に示すように、ソース／ドレイン領域１４、１６上の層間絶縁膜１８を開口してコンタクトホール２０、２０’を形成する。次に、層間絶縁膜１８上に、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）、Ｔｉをこの順に成膜してパターニングし、コンタクトホール２０を介してドレイン領域１６に接続されるドレイン電極２４を形成し、同時にコンタクトホール２０’を介してソース領域１４に接続されるソース電極２２を形成する。以上説明した工程を経て、図２（ａ）、（ｂ）に示す本実施の形態によるアクティブマトリクス型表示装置用基板が完成する。この後対向基板と貼り合わせ、両基板間に液晶を封止して、本実施の形態による液晶表示装置が完成する。
【００２７】
本実施の形態によれば、同一基板上の異なる領域に、（１１１）優先配向ｐ−Ｓｉ薄膜８と（１００）優先配向ｐ−Ｓｉ薄膜９とを選択的に形成することができる。このため、周辺回路形成領域のＴＦＴ２７を（１００）優先配向ｐ−Ｓｉ薄膜９でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴとしても、表示領域３０のＴＦＴ２６を（１１１）優先配向ｐ−Ｓｉ薄膜８でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴとすることができる。したがって、表示領域３０のＴＦＴ２６のｐ−Ｓｉ薄膜をパターニングした後の下地の凹凸が減少するので液晶表示装置の表示品質が劣化することがない。なお、表示領域３０のＴＦＴ２６は、周辺回路形成領域のＴＦＴ２７ほどの特性は要求されないため、（１１１）優先配向ｐ−Ｓｉ薄膜８でｎチャネルを形成することによる移動度の低下は問題とならない。また、周辺回路形成領域のＴＦＴ２７を（１００）優先配向ｐ−Ｓｉ薄膜９でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴとし、表示領域３０のＴＦＴ２６を（１１１）優先配向ｐ−Ｓｉ薄膜８でｐチャネルが形成されたｐチャネルＭＯＳＦＥＴとすることももちろん可能である。
【００２８】
また、図６及び図７に示した工程で、ＣＭＯＳ形成用のより微細なパターンを有するマスク３８を使用すれば、（１００）優先配向ｐ−Ｓｉ薄膜９でｎチャネルが形成されたｎチャネルＭＯＳＦＥＴと、（１１１）優先配向ｐ−Ｓｉ薄膜８でｐチャネルが形成されたｐチャネルＭＯＳＦＥＴとが互いに相補型に接続されたＣＭＯＳ（Ｃｏｍｐｉｅｍｅｎｔａｒｙ  ＭＯＳ）回路を形成することができる。ＣＭＯＳ回路の集積度を向上させるためには、ｎＭＯＳの電子移動度だけでなく、ｐＭＯＳの正孔の移動度の向上が不可欠である。Ｓｉ結晶の（１１１）面は、（１００）面と比較すると、電子移動度が約２／３であり、正孔の移動度が約２倍である。このため、本実施の形態によれば、周辺回路形成領域内のＣＭＯＳ回路の面積を縮小でき、回路の集積度を向上させ、駆動回路だけでなくその他の回路（メモリ等）を集積させることができる。
【００２９】
次に、本発明の第２の実施の形態によるアクティブマトリクス型表示装置用基板について図１３及び図１４を用いて説明する。本実施の形態によるアクティブマトリクス型表示装置用基板の構成は、図１及び図２に示した第１の実施の形態によるアクティブマトリクス型表示装置用基板と同一であるのでその説明は省略する。
【００３０】
本実施の形態によるアクティブマトリクス型表示装置用基板の製造方法について、第１の実施の形態の説明で用いた図３乃至図５、図８乃至図１２を参照しつつ、図１３及び図１４を用いて説明する。まず、図３乃至図５に示した第１の実施の形態と同様に、ガラス基板２上に例えば膜厚５０ｎｍ程度の下地ＳｉＮ膜３、膜厚２００ｎｍ程度の下地ＳｉＯ2膜４及び膜厚１０〜２００ｎｍ程度（例えば５０ｎｍ）のａ−Ｓｉ薄膜６をこの順に成膜する。続いて、プラズマＣＶＤ法、ＬＰＣＶＤ法、スパッタ法等を用いて、膜厚１〜２０ｎｍ程度（例えば５ｎｍ）の酸化膜（ＳｉＯ2膜）３６を成膜する。次に、例えば４５０℃で２時間程度の水素抜きアニールを行う。次に、図１３（ａ）、（ｂ）に示すように、酸化膜３６をパターニングし、ゲートバスライン駆動回路形成領域３２及びドレインバスライン駆動回路形成領域３３等の周辺回路形成領域以外の酸化膜３６を除去する。
【００３１】
次に、図１４（ａ）、（ｂ）に示すように、真空中又は窒素、アルゴン等の不活性ガス雰囲気中で、第１の実施の形態と同様のパルスレーザを照射する。ここで、図１４（ｃ）は図１４（ａ）に示す（１１１）優先配向ｐ−Ｓｉ薄膜８を基板面に垂直に見た平面図であり、図１４（ｄ）は図１４（ｂ）に示す（１００）優先配向ｐ−Ｓｉ薄膜９を基板面に垂直に見た平面図である。図１４（ｃ）、（ｄ）に示すように、このレーザ照射により、多数の（１１１）配向の結晶粒４０が配列した表示領域の（１１１）優先配向ｐ−Ｓｉ薄膜８と、正方形状の多数の（１００）配向の結晶粒４１が格子状に配列した周辺回路形成領域の（１００）優先配向ｐ−Ｓｉ薄膜９とが同時に形成される。その後、図８乃至図１２に示した第１の実施の形態と同様の製造工程を経て、本実施の形態によるアクティブマトリクス型表示装置用基板が完成する。
【００３２】
本実施の形態では、所定の形状にパターニングされた酸化膜３６を用いて、一工程のみのレーザ照射で（１１１）優先配向ｐ−Ｓｉ薄膜８と（１００）優先配向ｐ−Ｓｉ薄膜９とを同時に形成している。このため、本実施の形態によれば、第１の実施の形態と同様の効果をより容易に実現できる。
【００３３】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態の図７（ａ）、（ｂ）に示した工程では、酸素を含む雰囲気中でレーザを照射しているが、本発明はこれに限らず、オゾン、水蒸気又は原子状酸素等を含む雰囲気中でも同様の効果が得られる。
【００３４】
また、上記実施の形態では、熱処理工程以外でのガラス基板２の温度を室温としたが、本発明はこれに限らず、ガラス基板２にダメージのない室温から４５０℃程度までの範囲の温度を用いてもよい。
【００３５】
さらに、上記実施の形態では、ａ−Ｓｉ薄膜６表面をフッ酸処理することにより自然酸化膜を除去しているが、本発明はこれに限られない。ａ−Ｓｉ薄膜６を成膜した後、大気にさらすことなくアニールチャンバへ搬送すれば、自然酸化膜が形成されないため、フッ酸処理する必要はない。
【００３６】
また、上記第２の実施の形態では、ａ−Ｓｉ薄膜６上の酸化膜３６をプラズマＣＶＤ法、ＬＰＣＶＤ法及びスパッタ法等で形成したが、本発明はこれに限られない。水素抜きアニール及び自然酸化膜の除去の後に、基板をオゾン水や過酸化水素水等の酸化性を有する溶液に浸したり、酸素プラズマに浸したり、あるいは酸素を含む雰囲気中で紫外光を照射したりすることにより酸化膜３６を形成してもよい。また、ａ−Ｓｉ薄膜６上に塗布したレジストを所定の形状にパターニングした後にオゾン水等に浸して酸化膜３６を形成し、その後レジストを除去することにより、酸化膜３６を選択的に形成してもよい。さらに、酸素を含む雰囲気中で、所定の形状のフォトマスク等を用いて紫外光や紫外領域のレーザをａ−Ｓｉ薄膜６に照射することにより、酸化膜３６を選択的に形成してもよい。
【００３７】
以上説明した実施の形態によるアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置は、以下のようにまとめられる。
（付記１）
基板上に形成された複数のバスラインと、
前記複数のバスラインで画定された複数の画素領域がマトリクス状に配置された表示領域と、
前記表示領域の周囲に配置された周辺回路形成領域と、
前記基板上に形成され、（１００）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第１の薄膜トランジスタと、
前記基板上に形成され、（１１１）優先配向多結晶シリコン薄膜で形成されたチャネル領域を有する第２の薄膜トランジスタと
を有することを特徴とするアクティブマトリクス型表示装置用基板。
【００３８】
（付記２）
付記１記載のアクティブマトリクス型表示装置用基板において、
前記第１の薄膜トランジスタはｎチャネルＭＯＳＦＥＴであり、
前記第２の薄膜トランジスタはｐチャネルＭＯＳＦＥＴであること
を特徴とするアクティブマトリクス型表示装置用基板。
【００３９】
（付記３）
付記２記載のアクティブマトリクス型表示装置用基板において、
前記周辺回路形成領域にはＣＭＯＳ回路が形成され、
前記ＣＭＯＳ回路は前記第１及び第２の薄膜トランジスタが互いに相補型に接続されて形成されていること
を特徴とするアクティブマトリクス型表示装置用基板。
【００４０】
（付記４）
付記１記載のアクティブマトリクス型表示装置用基板において、
前記第１の薄膜トランジスタは前記表示領域に形成され、
前記第２の薄膜トランジスタは前記周辺回路形成領域に形成されていること
を特徴とするアクティブマトリクス型表示装置用基板。
【００４１】
（付記５）
対抗して配置された一対の基板と、前記一対の基板間に封止された液晶とを有する液晶表示装置において、
前記基板の少なくとも一方に付記１乃至４のいずれか１項に記載のアクティブマトリクス型表示装置用基板を用いること
を特徴とする液晶表示装置。
【００４２】
（付記６）
基板上に成膜された非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域に、（１００）優先配向多結晶シリコン薄膜を形成する第１の工程と、
前記非晶質シリコン薄膜又は多結晶シリコン薄膜のうち第１の領域以外の第２の領域に、（１１１）優先配向多結晶シリコン薄膜を形成する第２の工程と
を有することを特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４３】
（付記７）
付記６記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１の工程は、酸素を含む雰囲気中で第１のレーザビームを照射して（１００）優先配向多結晶シリコン薄膜を形成し、
前記第２の工程は、真空中又は不活性ガス雰囲気中で第２のレーザビームを照射して（１１１）優先配向多結晶シリコン薄膜を形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４４】
（付記８）
付記７記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１の工程は、前記第２の領域を遮光して前記第１のレーザビームを照射し、
前記第２の工程は、前記第１の領域を遮光して前記第２のレーザビームを照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４５】
（付記９）
付記６記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１及び第２の工程の前に、前記第１の領域の表面に酸化膜を形成する工程をさらに有し、
前記第１の工程は、第１のレーザビームを照射して（１００）優先配向多結晶シリコン薄膜を形成し、
前記第２の工程は、真空中又は不活性ガス雰囲気中で第２のレーザビームを照射して（１１１）優先配向多結晶シリコン薄膜を形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４６】
（付記１０）
付記９記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記酸化膜は、１ｎｍ以上１０ｎｍ以下の膜厚で形成すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４７】
（付記１１）
付記７乃至１０のいずれか１項に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第１のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４８】
（付記１２）
付記７乃至１１のいずれか１項に記載のアクティブマトリクス型表示装置用基板の製造方法において、
前記第２のレーザビームは、９５％以上９９．９％以下の重ね率で照射すること
を特徴とするアクティブマトリクス型表示装置用基板の製造方法。
【００４９】
【発明の効果】
以上の通り、本発明によれば、優れたＴＦＴ特性及び表示品質が得られる周辺回路一体型のアクティブマトリクス型表示装置用基板及びそれを備えた液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の構成を示す図である。
【図２】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の構成を示す断面図である。
【図３】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図４】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図５】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【図７】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【図８】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図９】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１０】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１１】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第１の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１３】本発明の第２の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図である。
【図１４】本発明の第２の実施の形態によるアクティブマトリクス型表示装置用基板の製造方法を示す工程断面図及び平面図である。
【符号の説明】
２  ガラス基板
３  下地ＳｉＮ膜
４  下地ＳｉＯ2膜
６  ａ−Ｓｉ薄膜
８  （１１１）優先配向ｐ−Ｓｉ薄膜
９  （１００）優先配向ｐ−Ｓｉ薄膜
１０  ゲート絶縁膜
１２  ゲート電極
１４  ソース領域
１６  ドレイン領域
１８  層間絶縁膜
２０、２０’  コンタクトホール
２２  ソース電極
２４  ドレイン電極
２６、２７  ＴＦＴ
３０  表示領域
３２  ゲートバスライン駆動回路形成領域
３３  ドレインバスライン駆動回路形成領域
３６  酸化膜
３８、３８’  マスク
４０  （１１１）配向の結晶粒
４１  （１００）配向の結晶粒
【図１】
0004317332.tif 000002
【図２】
0004317332.tif 000003
【図３】
0004317332.tif 000004
【図４】
0004317332.tif 000005
【図５】
0004317332.tif 000006
【図６】
0004317332.tif 000007
【図７】
0004317332.tif 000008
【図８】
0004317332.tif 000009
【図９】
0004317332.tif 000010
【図１０】
0004317332.tif 000011
【図１１】
0004317332.tif 000012
【図１２】
0004317332.tif 000013
【図１３】
0004317332.tif 000014
【図１４】
0004317332.tif 000015