(57)【特許請求の範囲】
【請求項１】
試験対象の半導体素子である被測定素子に対して信号を供給するドライバの出力がハイインピーダンス状態にあるときの、前記ドライバの出力に流れるリーケージ電流を低減するリーケージ電流補正回路であって、
前記ドライバの出力段を構成する、前記被測定素子に所定の信号を印加するための第１のトランジスタ及び第２のトランジスタと、
前記第１のトランジスタと前記ドライバの出力間に直列に挿入された第１のダイオード及び前記第２のトランジスタと前記ドライバの出力間に直列に挿入された第２のダイオードと、
前記第１のトランジスタ及び前記第２のトランジスタがオフしているとき、前記第１のダイオードに流れる電流を検出する第１の電流検出回路と、
前記第１のトランジスタ及び前記第２のトランジスタがオフしているとき、前記第２のダイオードに流れる電流を検出する第２の電流検出回路と、
前記第１の電流検出回路で検出した前記第１のダイオードに流れる電流と電流値が等しく、かつ逆極性の電流を前記ドライバの出力に流し込む第１の電流供給回路と、
前記第２の電流検出回路で検出した前記第２のダイオードに流れる電流と電流値が等しく、かつ逆極性の電流を前記ドライバの出力に流し込む第２の電流供給回路と、
を有するリーケージ電流補正回路。
【請求項２】
前記第１の電流検出回路及び前記第２の電流検出回路はカレントミラー回路である請求の範囲第１項記載のリーケージ電流補正回路。
【請求項３】
前記第１の電流供給回路及び前記第２の電流供給回路はカレントミラー回路である請求の範囲第１項記載のリーケージ電流補正回路。
【請求項４】
試験対象の半導体素子である被測定素子から信号が出力される際の負荷となるプログラマブルロード回路の出力がハイインピーダンス状態にあるときの、前記プログラマブルロード回路の出力に流れるリーケージ電流を低減するリーケージ電流補正回路であって、
前記被測定素子の負荷となる第１の電流源及び第２の電流源と、
前記プログラマブルロード回路の出力に接続されたダイオードブリッジと、
前記第１の電流源を前記ダイオードブリッジと接続するスイッチとなる第１のトランジスタ及び前記第２の電流源を前記ダイオードブリッジと接続するスイッチとなる第２のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタがオフしているとき、前記ダイオードブリッジが備える、前記第１のトランジスタと前記プログラマブルロード回路の出力間に直列に挿入された第１のダイオードに流れる電流と等しい第１の電流を出力し、前記ダイオードブリッジが備える、前記第２のトランジスタと前記プログラマブルロード回路の出力間に直列に挿入された第２のダイオードに流れる電流と等しい第２の電流を出力する第１の回路と、
前記第１の回路から出力される第１の電流及び第２の電流を入力とし、前記第１の電流と逆極性の電流である第３の電流及び前記第２の電流と逆極性の電流である第４の電流を出力する第２の回路と、
前記第２の回路から出力された前記第３の電流と等しい電流を前記プログラマブルロード回路の出力に流し込み、前記第２の回路から出力された前記第４の電流と等しい電流を前記プログラマブルロード回路の出力に流し込む第３の回路と、
を有するリーケージ電流補正回路。
【請求項５】
前記第１の回路は、
前記第１の電流と等しい電流が流れる第３のダイオードと、
前記第２の電流と等しい電流が流れる第４のダイオードと、
前記第３のダイオードにエミッタが直列に接続されコレクタから前記第１の電流と等しい電流を出力する第３のトランジスタと、
前記第４のダイオードにエミッタが直列に接続されコレクタから前記第２の電流と等しい電流を出力する第４のトランジスタと、
を有する請求の範囲第４項記載のリーケージ電流補正回路。
【請求項６】
前記第２の回路は、カレントミラー回路である請求の範囲第４項記載のリーケージ電流補正回路。
【請求項７】
前記第３の回路は、
コレクタと共通に接続されたベースに前記第２の回路から出力された第３の電流が入力され、エミッタから該第３の電流と等しい電流を出力する第５のトランジスタと、
コレクタと共通に接続されたベースに前記第２の回路から出力された第４の電流が入力され、エミッタから該第４の電流と等しい電流を出力する第６のトランジスタと、
を有する請求の範囲第４項記載のリーケージ電流補正回路。
【発明の詳細な説明】
技術分野
本発明は半導体素子の試験を行うための半導体試験装置に関し、特に被測定素子の負荷となるプログラマブルロード回路等のリーケージ電流を低減するリーケージ電流補正回路に関するものである。
背景技術
半導体試験装置のテストヘッドが有する被測定素子（以下、ＤＵＴと称す）の入出力ピンに対する専用の電子回路はピンエレクトロニクスと呼ばれている。ピンエレクトロニクスはＤＵＴのピンに所定の信号を印加するためのドライバと、ＤＵＴから出力された信号のレベル（ＨｉｇｈまたはＬｏｗ）を判定するコンパレータと、ＤＵＴから信号が出力される際の負荷となるプログラマブルロード回路とによって構成される。
プログラマブルロード回路は半導体試験装置全体の制御を行う処理装置によって負荷条件を変更することが可能であり、ＤＵＴの仕様書に規定されている負荷を作り出すことができる。
第１図はプログラマブルロード回路の一構成例を示す回路図である。
第１図において、ピンエレクトロニクスは、ドライバ３、コンパレータ４、及びプログラマブルロード回路１によって構成され、それらにＤＵＴ２が接続されて試験が実施される。
プログラマブルロード回路１は、４つのダイオードＤ３〜Ｄ６からなるダイオードブリッジと、ＤＵＴ２の負荷となる第１の電流源１４及び第２の電流源１５と、負荷である第１の電流源１４または第２の電流源１５のいずれか一方を選択するための判定基準となるスレショルド電圧Ｖｔｈをダイオードブリッジに印加するプログラマブル電圧源２０と、第１の電流源１４及び第２の電流源１５をダイオードブリッジまたは接地電位に接続するスイッチとなるトランジスタＱ５〜Ｑ８と、プログラマブルロード回路１のＯＦＦ時にノードＡの放電を行うための第１の定電圧源１８（負電圧源）と、プログラマブルロード回路１のＯＦＦ時にノードＢの充電を行うための第２定電圧源１９（正電圧源）と、ノードＡと第１の定電圧１８を接続するためのスイッチとなるダイオードＤ１と、ノードＢと第２の定電圧源１９を接続するためのスイッチとなるダイオードＤ２と、プログラマブルロード回路１のＯＮ／ＯＦＦを制御するための信号を出力するＯＮ／ＯＦＦ信号源１１と、プログラマブルロード回路１のＯＦＦ時にノードＢの電圧を第２の定電圧源１９の出力電圧Ｖｐに引き込むための第３の電流源１６と、プログラマブルロード回路１のＯＦＦ時にノードＡの電圧を第１の定電圧源１８の出力電圧Ｖｍに引き込むための第４の電流源１７と、第３の電流源１６及び第４の電流源１７の電流経路を切り替えるためのスイッチとなるトランジスタＱ１〜Ｑ４と、ＯＮ／ＯＦＦ信号源１１の出力信号にしたがってトランジスタＱ１〜Ｑ８を駆動する第１のレベルシフト回路１２及び第２のレベルシフト回路１３とによって構成されている。
なお、プログラマブルロード回路１のＯＮとは、ＤＵＴ２に負荷として第１の電流源１４または第２の電流源１５が接続されている状態であり、プログラマブルロード回路１のＯＦＦとは、第１の電流源１４及び第２の電流源１５がそれぞれ接地電位と接続され、ＤＵＴ２に負荷が接続されていない状態を言う。
また、プログラマブル電圧源２０の出力電圧Ｖｔｈ、第１の電流源１４の出力電流Ｉ1、及び第２の電流源１５の出力電流Ｉ2は、各々変更することが可能であり、プログラミング処理によって所定の値に設定される。
このような構成において、ＤＵＴ２から信号が出力される場合、ドライバ３の出力はハイインピーダンス状態で保持され、プログラマブルロード回路１はＯＮに設定される。プログラマブルロード回路１のＯＮ／ＯＦＦは、ＯＮ／ＯＦＦ信号源１１の出力信号によって制御され、ＯＮ／ＯＦＦ信号源１１からＨｉｇｈレベルの信号が出力されているときにＯＮになる。
ＯＮ／ＯＦＦ信号源１１からＨｉｇｈレベルの信号が出力されると、第１のレベルシフト回路１２はトランジスタＱ１及びＱ６にベース電流を供給し、第２のレベルシフト回路１３はトランジスタＱ３及びＱ８にベース電流を供給する。このとき、トランジスタＱ２、Ｑ４、Ｑ５、Ｑ７はＯＦＦであり、トランジスタＱ１、Ｑ３、Ｑ６、Ｑ８はＯＮになる。
トランジスタＱ１およびＱ３がＯＮすると、第３の電流源１６及び第４の電流源１７はトランジスタＱ１及びＱ３を介してそれぞれ接地電位と接続される。
このような状態で、ＤＵＴ２からＨｉｇｈレベルの信号が出力されると、ＤＵＴ２の出力電圧はしきい値電圧Ｖｔｈよりも高い電圧であるため、ダイオードＤ６を経由してＤＵＴ２から第２の電流源１５に電流Ｉ2が流れる。
また、ＤＵＴ２からＬｏｗレベルが出力されると、ＤＵＴ２の出力電圧はしきい値電圧Ｖｔｈよりも低い電圧であるため、ダイオードＤ４を経由して第１の電流源１４からＤＵＴ２に電流Ｉ1が流れる。
したがって、ＤＵＴ２の出力に接続される負荷がその出力電圧に応じて切り替わり、負荷の値は第１の電流源１４の電流値Ｉ1、及び第２の電流源１５の電流値Ｉ2によって決定される。
なお、上述したようにプログラマブル電圧源２０、第１の電流源１４、及び第２の電流源１５はそれぞれプログラミング処理によってその出力値を変えることができるため、ＤＵＴ２の仕様にしたがって負荷である電流値Ｉ1、Ｉ2を変更することができる。
一方、ＤＵＴ２が信号入力状態に切り替わった場合、ドライバ３からＤＵＴ２に対して信号が出力され、ＤＵＴ２の出力はハイインピーダンス状態に設定される。また、負荷を接続する必要がないためプログラマブルロード回路１はＯＦＦに設定される。
プログラマブルロード回路１はＯＮ／ＯＦＦ信号源１１からＬｏｗレベルの信号が出力されたときにＯＦＦになる。ＯＮ／ＯＦＦ信号源１１からＬｏｗレベルが出力されると、第１のレベルシフト回路１２はトランジスタＱ２及びＱ５にベース電流を供給し、第２のレベルシフト回路１３はトランジスタＱ４及びＱ７にベース電流を供給する。このときトランジスタＱ１、Ｑ３、Ｑ６、Ｑ８はそれぞれＯＦＦであり、トランジスタＱ２、Ｑ４、Ｑ５、Ｑ６はそれぞれＯＮになる。
トランジスタＱ２およびＱ４がＯＮすると、第３の電流源１６とノードＢとがトランジスタＱ２を介して接続され、ノードＢの寄生容量が（Ｖｐ＋ダイオードＤ２の順方向電圧ＶF）まで充電される。
また、第４の電流源１７とノードＡとがトランジスタＱ４を介して接続され、ノードＡの寄生容量が（Ｖｍ−ダイオードＤ５の順方向電圧ＶＦ）まで放電される。
また、トランジスタＱ５、Ｑ７がＯＮすると、第１の電流源１４はトランジスタＱ５を介して接地電位と接続され、第２の電流源１５はトランジスタＱ７を介して接地電位と接続される。したがって、ＤＵＴ２とその負荷である第１の電流源１４及び第２の電流源１５との接続が切断される。
ところで、このようなプログラマブルロード回路やピンエレクトロニクスが有するドライバでは、出力ディスエーブル状態において、リーケージ電流が少ないことが試験の高精度化のために望ましい。
第１図に示したプログラマブルロード回路１の場合、ディスエーブル状態、すなわちプログラマブルロード回路１がＯＦＦのとき、リーケージ電流Ｉleakageは、Ｉleakage＝ＩD4−ＩD6となる。
第１図に示したプログラマブルロード回路は、ダイオードあるいはトランジスタに対して逆方向にバイアスすることで出力をハイインピーダンス状態に設定する回路である。このような回路に高速のダイオードやトランジスタ等を用いると、一般に、高速な素子ほど逆方向の耐電圧が小さくなる傾向があるため、逆方向にバイアスすることでリーケージ電流が増大してしまう。
このため、ＤＵＴ２の電源電流（消費電流）等を測定する際に、ＤＵＴ２の各ピンに対してピンエレクトロニクスのリーケージ電流が影響を与え、半導体試験装置の測定精度を悪化させてしまう。
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、半導体試験装置の測定精度を向上させるためにプログラマブルロード回路やドライバの出力に流れるリーケージ電流を低減することができるリーケージ電流補正回路を提供することを目的とする。
発明の開示
本発明は、ハイインピーダンス状態にある回路の出力に流れるリーケージ電流を低減するリーケージ電流補正回路に関するものであり、リーケージ電流を検出し、回路の出力にリーケージ電流を相殺する電流を流し込む補正回路を有する構成とする。
このことによって、回路の出力に流れるリーケージ電流は、補正回路から出力される電流によって打ち消されるため、リーケージ電流を低減することができる。
【図面の簡単な説明】
第１図は、プログラマブルロード回路の一構成例を示す回路図であり、
第２図は、本発明のリーケージ電流補正回路の構成を示す回路図であり、
第３図は、本発明のリーケージ電流補正回路の第１実施例の構成を示す回路図であり、
第４図は、本発明のリーケージ電流補正回路の第２実施例の構成を示す回路図であり、
第５図は、リーケージ電流補正回路が備えたカレントミラー回路の他の構成例を示す回路図である。
発明を実施するための最良の形態
次に本発明について図面を参照して説明する。
第２図は、本発明のリーケージ電流補正回路の構成を示す回路図である。なお、第２図は第１図で示したドライバ３に本発明のリーケージ電流補正回路を追加した構成を示している。
第２図において、ドライバ３は、ＤＵＴ２に所定の信号を印加するためのトランジスタＱ１１及びＱ１２と、トランジスタＱ１１及びＱ１２に直列に接続されたダイオードＤ１１及びＤ１２と、トランジスタＱ１１のベースに印加する電圧を切り換えるための第１のスイッチ３４と、トランジスタＱ１２のベースに印加する電圧を切り換えるための第２のスイッチ３５と、ドライバ３がＯＦＦのときにトランジスタＱ１１のベースに負の電圧Ｖｍを印加し、トランジスタＱ１１をＯＦＦさせる第１の定電圧源３６と、ドライバ３がＯＦＦのときにトランジスタＱ１２のベースに正の電圧Ｖｐを印加し、トランジスタＱ１２をＯＦＦさせる第２の定電圧源３７と、ドライバ３がＯＮのときにトランジスタＱ１１のベースに駆動電圧を印加するための第１のレベルシフト回路３２と、ドライバ３がＯＮのときにトランジスタＱ１２のベースに駆動電圧を印加するための第２のレベルシフト回路３３と、第１のレベルシフト回路３２及び第２のレベルシフト回路３３に入力する電圧を切り換えるための第３のスイッチ３１とによって構成されている。
ドライバ３には、第１のレベルシフト回路３２及び第２のレベルシフト回路３３に入力するＨｉｇｈレベルの電圧を供給する第３の定電圧源２３と、Ｌｏｗレベルの電圧を供給する第４の定電圧源２４と、ドライバ３の第３のスイッチ３１を切り換えるための信号を出力するＨ／Ｌ信号源２２と、ドライバ３のＯＮ／ＯＦＦを制御するための信号を出力するＯＮ／ＯＦＦ信号源２１とが接続され、ドライバ３はこれらの回路によって制御される。
このような構成において、ドライバ３がＯＦＦ、すなわちディスエーブル状態のときには、トランジスタＱ１１及びＱ１２がそれぞれＯＦＦしているため、ドライバ３の出力はハイインピーダンス状態にある。このとき、出力に流れるリーケージ電流が小さいことが望ましい。しかしながら、実際にはダイオードＤ１１、Ｄ１２及びトランジスタＱ１１、Ｑ１２を経由してリーケージ電流Ｉleakageが流れ、その値は、
Ｉleakage＝ＩD11−ＩD12
となる。
本発明のリーケージ電流補正回路は、ダイオードＤ１１に流れるリーケージ電流を補正する第１の補正回路５１とダイオードＤ１２に流れるリーケージ電流を補正する第２の補正回路５２とによって構成される。
第１の補正回路５１は、ダイオードＤ１１に流れる電流ＩD11を検出し、ＩD11と電流値が等しく、かつ逆極性の電流Ｉout1をドライバ３の出力に流し込む。
同様に、第２の補正回路５２は、ダイオードＤ１２に流れる電流ＩD12を検出し、ＩD12と電流値が等しく、かつ逆極性の電流Ｉout2をドライバ３の出力に流し込む。
このとき、ドライバ３の出力に流れるリーケージ電流Ｉleakageは、
Ｉleakage＝ＩD11−Ｉout1−ＩD12＋Ｉout2＝０
となる。
したがって、ＤＵＴ２から見たリーケージ電流を低減することができるため、半導体試験装置の測定精度が向上する。
次に実施例によって本発明をさらに具体的に説明する。
（第１実施例）
第３図は本発明のリーケージ電流補正回路の第１実施例の構成を示す回路図である。本実施例では、第２図で示したドライバ３に付与するリーケージ電流補正回路の具体的な回路例を示す。
第３図において、本実施例のリーケージ電流補正回路は、ドライバ３のダイオードＤ１１に流れるリーケージ電流を補正する第１の補正回路５１と、ドライバ３のダイオードＤ１２に流れるリーケージ電流を補正する第２の補正回路５２とによって構成される。
第１の補正回路５１は、トランジスタＱ１３及びＱ１４からなり、ダイオードＤ１１に流れるリーケージ電流ＩD11が入力され、ＩD11と等しい電流を出力する第１のカレントミラー回路５４と、トランジスタＱ１５及びＱ１６からなり、第１のカレントミラー回路５４から出力された電流を入力とし、リーケージ電流ＩD11と逆極性の電流Ｉout1をドライバ３の出力に流し込む第２のカレントミラー回路５３とによって構成される。
また、第２の補正回路５２は、トランジスタＱ１７及びＱ１８からなり、ダイオードＤ１２に流れるリーケージ電流ＩD12が入力され、ＩD12と等しい電流を出力する第３のカレントミラー回路５５と、トランジスタＱ１９及びＱ２０からなり、第３のカレントミラー回路５５から出力された電流を入力とし、リーケージ電流ＩD12と逆極性の電流Ｉout2をドライバ３の出力に流し込む第４のカレントミラー回路５６とによって構成される。
このような構成において、次に、第３図に示したリーケージ電流補正回路の動作について説明する。
ドライバ３がディスエーブル状態のとき、トランジスタＱ１１のベースには負の電圧Ｖｍが印加されているため、ダイオードＤ１１及びトランジスタＱ１１のベース・エミッタ間にはそれぞれ逆方向電圧が印加される。このとき、ダイオードＤ１１に逆方向電流ＩD11（リーケージ電流）が流れ、トランジスタＱ１１のベース・エミッタ間に逆方向電流ＩQ11が流れる。
トランジスタＱ１１のベース・エミッタに印加される逆方向電圧は、第１のカレントミラー回路５４のトランジスタＱ１３のベース・エミッタ間の順方向電圧である約０．７Ｖに抑制されるため、ＩQ11の値は極めて小さくなり、無視することができる。すなわち、
ＩD11＝ＩQ13＋ＩQ11
≒ＩQ13
となる。
第１のカレントミラー回路５４及び第２のカレントミラー回路５３はそれぞれ入出力電流が等しくなるように動作するため、第１のカレントミラー回路５４の入力電流であるＩQ13、第１のカレントミラー回路５４の出力電流であり、かつ第２のカレントミラー回路５３の入力電流であるＩQ14、及び第２のカレントミラー回路５３の出力電流であるＩout1はそれぞれ等しい値となる。
よって、ダイオードＤ１１に流れる電流ＩD11と第１の補正回路５１の出力電流Ｉout1とは電流値が等しく、かつ第３図に示すようにその極性が逆になる。
同様に、第２の補正回路５２の第３のカレントミラー回路５５の入力電流であるＩQ17、第３のカレントミラー回路５５の出力電流であり、かつ第４のカレントミラー回路５６の入力電流であるＩQ18、及び第４のカレントミラー回路５６の出力電流であるＩout2はそれぞれ等しい値となり、ダイオードＤ１２に流れる電流ＩD12と第２の補正回路５２の出力電流Ｉout2とは電流値が等しく、かつ第３図に示すようにその極性が逆になる。
したがって、ＤＵＴ２から見たドライバ３のリーケージ電流Ｉleakageは、
Ｉleakage＝ＩD11−Ｉout1−ＩD12＋Ｉout2＝０
となる。
（第２実施例）
第４図は本発明のリーケージ電流補正回路の第２実施例の構成を示す回路図である。本実施例のリーケージ電流補正回路は第１図で示したプログラマブルロード回路に本発明のリーケージ電流補正回路を付加した構成である。
第４図において、本実施例のリーケージ電流補正回路は、プログラマブルロード回路１のダイオードＤ４に流れるリーケージ電流を補正する第１の補正回路６１と、プログラマブルロード回路１のダイオードＤ６に流れるリーケージ電流を補正する第２の補正回路６２とによって構成される。
第１の補正回路６１は、プログラマブルロード回路１のダイオードＤ４と同じ特性を有するダイオードＤ２１、及びダイオードＤ２１を介してノードＡにエミッタが接続され、ダイオードＤ４に流れる電流ＩD4と等しい電流が流れるトランジスタＱ２１と、トランジスタＱ２１に流れる電流ＩQ21を入力電流とし、入力電流ＩQ21と等しい電流ＩQ24を出力する第１のカレントミラー回路６３と、第１のカレントミラー回路６３の出力電流ＩQ24を入力とし、プログラマブルロード回路１の出力（ノードＣ）にＩQ24と等しい電流ＩQ22を流し込むトランジスタＱ２２とによって構成される。
また、第２の補正回路６２は、プログラマブルロード回路１のダイオードＤ６と同じ特性を有するダイオードＤ２２、及びダイオードＤ２２を介してノードＢにエミッタが接続され、ダイオードＤ６に流れる電流ＩD6と等しい電流が流れるトランジスタＱ２５と、トランジスタＱ２５に流れる電流ＩQ25を入力電流とし、入力電流ＩQ25と等しい電流ＩQ28を出力する第２のカレントミラー回路６４と、第２のカレントミラー回路６４の出力電流ＩQ28を入力とし、プログラマブルロード回路１の出力（ノードＣ）にＩQ28と等しい電流ＩQ26を流し込むトランジスタＱ２６とによって構成される。
このような構成において、次に、第４図に示したリーケージ電流補正回路の動作について説明する。
プログラマブルロード回路１がディスエーブル状態のとき、ノードＡにはＶｍ−（ダイオードＤ１の順方向電圧ＶF）が印加されるため、ダイオードＤ４には逆方向電圧が加わり、逆方向電流（リーケージ電流）ＩD4が流れる。このとき、ダイオードＤ４に印加される逆方向電圧はダイオードＤ２１にも等しく印加され、ＩD4＝ＩD21となる。
ここで、トランジスタＱ２１のｈFEが十分に大きく、トランジスタＱ２１のベース電流を無視できると仮定すると、ＩD21＝ＩQ21となる。
第１のカレントミラー回路６３はＩQ21とほぼ等しい電流ＩQ24を出力し、トランジスタＱ２２はＩQ24とほぼ等しい電流ＩQ22をノードＣに流し込む。すなわち、ＩD4＝ＩQ22となる（但し、第４図に示すようにＩD4とＩQ22は極性が逆）。
同様に、ノードＢにはＶｐ＋（ダイオードＤ２の順方向電圧ＶF）が印加されるため、ダイオードＤ６には逆方向電圧が加わり、リーケージ電流ＩD6が流れる。このとき、ダイオードＤ６に印加される逆方向電圧はダイオードＤ２２にも等しく印加され、ＩD6＝ＩD22となる。
ここで、トランジスタＱ２５のｈFEが十分に大きく、トランジスタＱ２５のベース電流を無視できると仮定すると、ＩD22＝ＩQ25となる。
第１のカレントミラー回路６３はＩQ25とほぼ等しい電流ＩQ28を出力し、トランジスタＱ２６はＩQ28とほぼ等しい電流ＩQ26をノードＣに流し込む。すなわち、ＩD6＝ＩQ26となる（但し、第４図に示すようにＩD6とＩQ26は極性が逆）。
したがって、ＤＵＴ２から見たプログラマブルロード回路１のリーケージ電流Ｉleakageは、
Ｉleakage＝ＩD4−ＩQ22−ＩD6＋ＩQ26
＝０
となる。
なお、第３図及び第４図に示した各カレントミラー回路は、最も単純な構成を示している。各カレントミラー回路の構成はこれらに限られるものではなく、例えば、第５図に示すようなベース電流の影響を軽減することができる公知のカレントミラー回路を用いればさらに誤差の少ないリーケージ電流補正回路を得ることができる。また、第３図に示したダイオードＤ１１、Ｄ１２及び第４図に示したダイオードＤ１〜Ｄ６、Ｄ２１、Ｄ２２はそれぞれトランジスタのベース及びコレクタを接続した回路に置き換えることもできる。
産業上の利用可能性
本発明のリーケージ電流補正回路は、ダイオードやトランジスタに対して逆方向にバイアスすることで出力をハイインピーダンス状態に設定する回路に対して有用であり、特に半導体試験装置のピンエレクトロニクスのドライバまたはプログラマブルロード回路に適している。
【図１】
0004290768.tif 000002
【図２】
0004290768.tif 000003
【図３】
0004290768.tif 000004
【図４】
0004290768.tif 000005
【図５】
0004290768.tif 000006