(57)【特許請求の範囲】
【請求項１】
撮像素子を備えたカメラヘッドと、該カメラヘッドが接続されるカメラコントロールユニットとを有するヘッド分離型カメラであって、
前記カメラコントローラユニットは、
入力されるサンプルパルスにしたがって前記撮像素子の出力信号についての相関二重サンプリング処理を行うＣＤＳ回路と、
クロック信号の位相調整を行い、該位相調整が行われた調整クロック信号を出力する位相調整手段と、
前記位相調整手段から入力される前記調整クロック信号に応じて位相を調整したサンプルパルスを生成して前記ＣＤＳ回路へ出力するパルス出力手段と、
前記ＣＤＳ回路の出力信号について、ピーク範囲の探索を行うピーク探索手段と、
前記パルス出力手段が生成するサンプルパルスの位相が前記ピーク探索手段により探索される所定のピーク範囲内となるように、前記位相調整手段における前記クロック信号の位相調整を制御する位相制御手段とを有することを特徴とするヘッド分離型カメラ。
【請求項２】
前記カメラヘッドは、前記ピーク探索手段が前記ピーク範囲の探索を行うためのテスト信号を生成して前記撮像素子の出力信号の代わりに前記ＣＤＳ回路に出力するテスト信号生成手段を更に有することを特徴とする請求項１記載のヘッド分離型カメラ。
【請求項３】
前記ピーク探索手段は、前記テスト信号生成手段により生成された前記テスト信号に応じた前記ＣＤＳ回路の出力信号について、前記ピーク範囲の探索を行うことを特徴とする請求項２記載のヘッド分離型カメラ。
【請求項４】
前記テスト信号は、白い色の壁面を撮影したときの画素信号に相当する信号であることを特徴とする請求項２または請求項３に記載のヘッド分離型カメラ。
【請求項５】
前記カメラコントローラユニットは、前記ピーク探索手段が探索した前記ピーク範囲を示すピーク範囲データを記憶する記憶手段を更に有することを特徴とする請求項１から請求項３のいずれか１項に記載のヘッド分離型カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カメラヘッドとカメラコントロールユニットとが分離する構成を備えたヘッド分離型カメラに関する。
【背景技術】
【０００２】
従来、ＣＣＤ（Charge  Coupled  Device;電荷結合素子）等の撮像素子を用いた小型カメラとしてヘッド分離型カメラがある。
【０００３】
ヘッド分離型カメラは、一般に、ＣＣＤ等の撮像素子によって得られる画素信号を出力するカメラヘッド（ヘッドともいう）と、カメラヘッドからの画素信号に基づいて、表示用の映像信号を得るための信号処理回路を備えたカメラコントロールユニット（Camera  Control  Unit、以下「ＣＣＵ」ともいう）とを有し、ヘッドとＣＣＵとが専用のカメラケーブルで接続される構成となっている。
【０００４】
また、ヘッド分離型カメラは、ＣＣＵから出力される映像信号を表示装置に導き、表示装置における画像表示によって、ヘッドで捕らえた被写体を観察できるようになっている。
【０００５】
従来、例えば特許文献１には次のようなヘッド分離型カメラが開示されている。このヘッド分離型カメラは、カメラヘッドを駆動するための同期信号と、信号処理回路のタイミングを取るための同期信号とのカメラケーブルの長さによって生じた位相差を補正して、ケーブル長に起因する遅延時間を補正するようになっている。
【特許文献１】特開平１１−３４１３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来のヘッド分離型カメラでは、一定の長さを有するカメラケーブルによって、ヘッドとＣＣＵとが接続される構成を有している。
【０００７】
しかしながら、カメラケーブルは、長さの仕様が同じであっても、製造上のばらつきによって、長さのばらつきが発生する。
【０００８】
そして、ケーブルごとの長さのばらつきは、ケーブルの長さに対するばらつきの比率が同じ場合、カメラケーブルの長さが長くなるほど大きくなる。そうすると、カメラケーブルの長さが長くなるにしたがい信号の伝送に要する時間が長くなるため、個々のケーブルごとの長さのばらつきに起因する信号の遅延時間のばらつきが大きくなってしまうという課題があった。
【０００９】
また、ヘッド分離型カメラで扱われる信号の帯域が広がり、解像度やフレームレートが高くなると、信号の遅延時間のばらつきに対する要求が厳しくなる。そのため、カメラケーブルの各種スペックを高めて遅延時間のばらつきの範囲をより厳しいレベルに抑えることが求められる。
【００１０】
しかしながら、カメラケーブルの遅延時間のばらつきに対するスペックを高めるには限界がある。そのため、所望の性能を確保できるように、ヘッド分離型カメラがカメラケーブルの遅延時間に適合した信号処理を行えることが望ましい。
【００１１】
そこで、本発明は上記課題を解決するためになされたもので、カメラケーブルの遅延時間に適合した信号処理を行い、所望の性能を確保できるようにしたヘッド分離型カメラを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は、撮像素子を備えたカメラヘッドと、該カメラヘッドが接続されるカメラコントロールユニットとを有するヘッド分離型カメラであって、前記カメラコントローラユニットは、入力されるサンプルパルスにしたがって前記撮像素子の出力信号についての相関二重サンプリング処理を行うＣＤＳ回路と、クロック信号の位相調整を行い、該位相調整が行われた調整クロック信号を出力する位相調整手段と、前記位相調整手段から入力される前記調整クロック信号に応じて位相を調整したサンプルパルスを生成して前記ＣＤＳ回路へ出力するパルス出力手段と、前記ＣＤＳ回路の出力信号について、ピーク範囲の探索を行うピーク探索手段と、前記パルス出力手段が生成するサンプルパルスの位相が前記ピーク探索手段により探索される所定のピーク範囲内となるように、前記位相調整手段における前記クロック信号の位相調整を制御する位相制御手段とを有することを特徴とする。
【発明の効果】
【００１４】
以上詳述したように、本発明によれば、カメラケーブルの遅延時間に適合した信号処理を行い、所望の性能を確保できるようにしたヘッド分離型カメラが得られる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１６】
図１は、本実施の形態におけるヘッド分離型カメラ１の構成を示すブロック図である。本実施の形態におけるヘッド分離型カメラ１は、ＣＣＵ１０と、ヘッド５０と、カメラケーブル６０とを有し、ＣＣＵ１０とヘッド５０とがカメラケーブル６０によって接続されるようになっている。
【００１７】
ＣＣＵ１０は、コネクタ１２、ゲイン制御アンプ（ＡＧＣ）１３、ＡＤコンバータ（Ａ／Ｄ）１４およびデジタル信号処理部（ＤＳＰ）１５を有している。
【００１８】
また、ＣＣＵ１０は、タイミングジェネレータ（Timing  Generator；ＴＧ）１６と、位相調整器１７と、ＭＰＵ（Micro  Processing  Unit）２０と、ＤＡコンバータ（Ｄ／Ａ）２１、デジタルコネクタ２２およびアナログコネクタ２３を有している。さらに、ＣＣＵ１０はメモリ２４および発振回路２５を有している。
【００１９】
コネクタ１２は、カメラケーブル６０が接続される。コネクタ１２は、カメラケーブル６０に対応した複数の図示しない接続端子を有している。
【００２０】
ゲイン制御アンプ１３は、コネクタ１２から出力される撮像信号ｈｇ０をＡＤコンバータ１４で必要とされるレベルに増幅して、撮像信号ｈｇ１を出力する。
【００２１】
ＡＤコンバータ１４は、位相調整器１７で位相調整が行われた調整ＡＤクロック信号（ＡＤＣＬＫ）を入力し、その調整ＡＤクロック信号にしたがい撮像信号ｈｇ１をデジタル信号に変換して撮像信号ｈｇ２を出力する。
【００２２】
デジタル信号処理部１５は、タイミングジェネレータ１６から出力されるクロック信号（ＣＬＫ）、ＨＤ信号（水平同期信号）およびＶＤ信号（垂直同期信号）を入力して、デジタル信号に変換された撮像信号ｈｇ２に対する所定のデジタル信号処理を行い、図示しない表示装置で映像を表示するための映像信号ｈｇ３を出力する。また、デジタル信号処理部１５は、後述するテスト信号ｔｓｇに応じたテスト撮像信号ｔｈｇ２を抽出してＭＰＵ２０に出力する。
【００２３】
タイミングジェネレータ１６は、ＦＰＧＡ（Field  Programmable  Gate  Array）等を用いて構成されている。このタイミングジェネレータ１６は、クロック信号（ＣＬＫ）、ＨＤ信号（水平同期信号）およびＶＤ信号（垂直同期信号）をデジタル信号処理部１５と位相調整器１７に出力し、ＡＤクロック信号（ＡＤＣＬＫ）を位相調整器１７に出力する。
【００２４】
位相調整器１７はＭＰＵ２０からの制御信号ｃｇ１にしたがいクロック信号（ＣＬＫ）の位相調整およびＡＤクロック信号（ＡＤＣＬＫ）の位相調整を行う。そして、位相調整器１７は位相調整が行われた調整クロック信号（ＣＬＫ）とともに、ＨＤ信号（水平同期信号）およびＶＤ信号（垂直同期信号）をコネクタ１２を介してヘッド５０に出力し、調整ＡＤクロック信号（ＡＤＣＬＫ）をＡＤコンバータ１４に出力する。
【００２５】
ＭＰＵ２０はテスト撮像信号ｔｈｇ２に基づき後述する平坦部探索を行う。ＭＰＵ２０は平坦部探索の探索結果にしたがい位相調整器１７が位相調整を行うための制御信号ｃｇ１を生成する。
【００２６】
ＭＰＵ２０は、以上のようにして生成した制御信号ｃｇ１を位相調整器１７に出力する。また、ＭＰＵ２０は、平坦部探索で探索した平坦部を示す平坦部データをメモリ２４に記憶させる。
【００２７】
ＤＡコンバータ（Ｄ／Ａ）２１は、映像信号ｈｇ３をアナログ形式に変換してアナログコネクタ２３に出力する。デジタルコネクタ２２はデジタルの映像信号ｄｇを外部に出力するための接続端子であり、アナログコネクタ２３はアナログの映像信号ａｇを外部に出力するための接続端子である。
【００２８】
発振回路２５は所定周波数のクロック信号（ＣＬＫ）を生成し、その生成したクロック信号（ＣＬＫ）をタイミングジェネレータ１６に出力する。
【００２９】
次に、ヘッド５０とカメラケーブル６０の構成について説明する。ヘッド５０は図２に示すように、ＣＣＤ５１と、ヘッド内タイミングジェネレータ（Ｈｅａｄ−ＴＧ）５２と、駆動信号生成部５３と、ＣＤＳ回路５４と、カメラケーブル６０を接続するコネクタ５５と、切り替えスイッチＳＷを有している。
【００３０】
ＣＣＤ５１はヘッド５０に備えられている図示しないレンズによって結像される被写体の光学画像に応じた画素信号を生成し、その画素信号をＣＤＳ回路５４に出力する。
【００３１】
ヘッド内タイミングジェネレータ（Ｈｅａｄ−ＴＧ）５２はパルス出力手段としての機能を有し、コネクタ５５から供給されるクロック信号（ＣＬＫ）に応じてサンプルパルスＳＰ１、ＳＰ２を生成し、生成したサンプルパルスＳＰ１、ＳＰ２をＣＤＳ回路５４に出力する。また、ヘッド内タイミングジェネレータ５２は同期信号ＶＤ、ＨＤを駆動信号生成部５３の仕様に適合した信号に変換して駆動信号生成部５３に出力する。
【００３２】
駆動信号生成部５３はＣＣＤ駆動用の水平駆動信号生成部５３ａと垂直駆動信号生成部５３ｂとを有し、ＣＣＤ５１を駆動するための駆動パルスをヘッド内タイミングジェネレータ５２から供給される同期信号ＶＤ、ＨＤにしたがいＣＣＤ５１に出力する。
【００３３】
ＣＤＳ回路５４は、ＣＣＤ５１からの画素信号に対してサンプルパルスＳＰ１、ＳＰ２にしたがった相関二重サンプリング（co-related  double  sampling）処理を行い、リセットノイズを除去して撮像信号ｈｇ０を出力する。切り替えスイッチＳＷはテストモード制御信号ｔｍｄにしたがい切り替え動作を行い、後述する通常モードとテストモードとを切替える。
【００３４】
カメラケーブル６０は信号線６１，６２、６３を有している。信号線６１はＣＣＵ１０からヘッド５０に調整クロック信号（ＣＬＫ）、ＨＤ信号（水平同期信号）およびＶＤ信号（垂直同期信号）を伝送し、信号線６２はヘッド５０からＣＣＵ１０に撮像信号ｈｇ０を伝送する。信号線６３はテストモード制御信号ｔｍｄを伝送する。テストモード制御信号ｔｍｄは、動作モードをテストモードと撮像モードとに切り替えるための信号である。
【００３５】
以上の構成を有するヘッド分離型カメラ１は、撮影を行うための通常の撮像モードに加えてテストモードでも作動するように構成されている。撮像モードでは、ＭＰＵ２０からのテストモード制御信号ｔｍｄによって切り替えスイッチＳＷが端子ａ側に切り替えられる。ヘッド５０で撮影された映像に応じた撮像信号ｈｇ０がコネクタ１２を介してゲイン制御アンプ１３に入力される。そして、ＡＤコンバータ１４が撮像信号ｈｇ２を出力し、デジタル信号処理部１５が映像信号ｈｇ３を出力し、デジタルコネクタ２２から映像信号ｄｇが外部に出力され、映像が所定の表示装置に表示される。
【００３６】
一方、テストモードは、カメラケーブル６０の遅延時間に適合した信号処理を行えるようにするためのモードである。テストモードで作動する場合、ＭＰＵ２０からのテストモード制御信号ｔｍｄによって切り替えスイッチＳＷが端子ｂ側に切り替えられる。すると、ヘッド内タイミングジェネレータ（Ｈｅａｄ−ＴＧ）５２で生成されるテスト信号（ｔｓｇ）が出力される。ヘッド分離型カメラ１では、ＣＣＤ５１から出力される画素信号がＣＤＳ回路５４に入力される。そして、その画素信号に対する信号処理をＣＤＳ回路５４、ゲイン制御アンプ１３およびＡＤコンバータ１４が行い、その結果得られるテスト撮像信号ｔｈｇ２に応じて、ＭＰＵ２０が位相制御手段としての動作を行い、制御信号ｃｇ１を出力して位相調整器１７における位相調整を制御する。
【００３７】
そして、ヘッド分離型カメラ１は、位相調整器１７によってＡＤクロック信号（ＡＤＣＬＫ）の位相調整を行い、ＡＤコンバータ１４における信号処理の最適化を図ることができる。図３は、ＡＤコンバータ１４に入力する映像信号ｈｇ１、ＡＤＣＬＫおよび概ね矩形波状のテスト信号Ｖｔｅそれぞれの波形を示す図である。図３に示す点線部はＣＤＳ回路５４からの入力信号を反転した信号で、実線部はサンプルパルスＳＰ１、ＳＰ２によって、ＣＤＳ回路５４が出力した信号（実際はＡＧＣを通過）であり、ＡＤコンバータ１４への入力前の信号の波形特性を示している。テスト信号Ｖｔｅは、変化点が実際の映像信号（ＣＤＳ出力）と同じになる信号(矩形波)としている。
【００３８】
ＡＤコンバータ１４では、ＡＤクロック信号（ＡＤＣＬＫ）にしたがい入力信号のサンプリングを行う。そのため、図３に示すように、ＡＤクロック信号（ＡＤＣＬＫ）の立ち上がりが入力信号のレベルの変化がほとんどない平坦な部分（平坦部ともいう）に一致しているときは、適正な信号を出力できるものの、立ち上がりが平坦部から外れる程度までＡＤクロック信号の位相がずれると、適正な信号を出力することができなくなってしまう。
【００３９】
そこで、ヘッド分離型カメラ１では、ＭＰＵ２０が位相制御手段としての動作を行い、制御信号ｃｇ１を出力して位相調整器１７における位相調整を制御する一方、平坦部探索手段としての動作を行い、ＡＤコンバータ１４に入力される入力信号の平坦部を探索する。位相調整器１７は一般的にＰＬＬの技術を用いて入力クロックに対して出力クロックの位相を細かくシフトできる回路である。
【００４０】
この場合、図４に示すように、例えば、ＭＰＵ２０は平坦部の中央部ｔ０を目標点とする探索を行い、見つかった中央部ｔ０を含む範囲ｔａを平坦部とする。平坦部の検出は、ＡＤ変換された撮像信号ｈｇ２のレベルを位相調整器１７で調整（シフト）されたクロック位相毎に検出して比較することで行うことができる。撮像信号ｈｇ２のレベルを検出する場合、通常はノイズの影響を取り除くため、画面のある一定範囲内（例えば、画面中央部）を積分して行う。積分はデジタル信号処理部１５で行い、その結果をＭＰＵ２０が検出することでレベルを判定する。
【００４１】
そして、ＭＰＵ２０は平坦部が見つかったときは、そのときのＡＤクロック信号（ＡＤＣＬＫ）の位相を示す平坦部データをメモリ２４に記憶させる。そうすると、この場合の位相制御によって、ＡＤクロック信号（ＡＤＣＬＫ）の立ち上がり（図３における上向き矢印部分）が映像信号の平坦部のほぼ中央部分（図３における○印の部分）に一致することになる。
【００４２】
そして、平坦部データをメモリ２４に記憶させると、ＭＰＵ２０が平坦部データに応じた制御信号ｃｇ１を位相調整器１７に出力する。そうすることにより、位相が最適な値に調整されたＡＤクロック信号がＡＤコンバータ１４に入力される。そのため、ヘッド分離型カメラ１では、カメラケーブル６０による遅延時間に適合した信号処理を行えるようになり、カメラケーブル６０の長さが長くても基本性能（解像度、ＳＮ比、感度など）を所望のレベルで確保できるようになる。また、外形上は同じ長さのカメラケーブル６０が複数ある場合、そのどちらについても、それぞれの長さによる遅延時間に適合した信号処理が行える。そのため、ヘッド分離型カメラ１は、カメラケーブル６０の長さのばらつきの影響を回避することができる。
【００４３】
ヘッド分離型カメラ１は、ＡＤクロック信号の位相を調整する際に、テスト信号Ｖｔｅではなく、マルチバーストとよばれるテスト用のチャートを撮影したときの撮像データを用いて位相調整を行ってもよい。その際、より周波数の高い部分に適合させてＡＤクロック信号の位相調整を行うことが好ましい。
【００４４】
次に、別の実施の形態にかかるヘッド分離型カメラ１００について説明する。図５はヘッド分離型カメラ１００の構成を示すブロック図、図６はヘッド１５０の構成を示すブロック図である。このヘッド分離型カメラ１００は、ＣＣＵ１１０と、ヘッド１５０と、カメラケーブル６０とを有し、ＣＣＵ１１０とヘッド１５０とがカメラケーブル６０によって接続されるようになっている。
【００４５】
ＣＣＵ１１０は、ＣＣＵ１０と比べて、コネクタ１２とゲイン制御アンプ１３との間にＣＤＳ回路５４を有する点、位相調整器１７とコネクタ１２との間にパルス出力部１８と駆動信号生成部１９を有する点、位相調整器１７が調整クロック信号（ＣＬＫ）をパルス出力部１８に出力する点で相違している。パルス出力部１８は、調整クロック信号（ＣＬＫ）に応じて位相を調整したサンプルパルスＳＰ１、ＳＰ２を生成してＣＤＳ回路５４に出力する。駆動信号生成部１９はＣＣＤ５１を駆動するための駆動パルスＣＶＤをＣＣＤ５１に出力する。
【００４６】
ヘッド１５０は図６に示すように、ヘッド５０と比較して、ヘッド内タイミングジェネレータ５２、駆動信号生成部５３およびＣＤＳ回路５４を有しない点と、パターンジェネレータ（ＰＴＧ）１５１を有する点で相違している。また、ＣＣＤ５１を駆動するための駆動パルスＣＶＤがＣＣＵ１１０から信号線６４を介して供給される点も相違している。
【００４７】
パターンジェネレータ１５１はテスト信号ｔｓｇを生成し、そのテスト信号ｔｓｇをコネクタ５５を介してＣＣＵ１１０に出力する。パターンジェネレータ１５１はテスト信号生成手段としての機能を有している。なお、テスト信号ｔｓｇはヘッド１５０によって白い色の壁面を撮影したときの画素信号に相当している。
【００４８】
このヘッド分離型カメラ１００も、ヘッド分離型カメラ１と同様にテストモードで作動する。テストモードで作動する場合、ＭＰＵ２０からのテストモード制御信号ｔｍｄによって切り替えスイッチＳＷが端子ｂ側に切り替えられる。すると、パターンジェネレータ１５１が生成したテスト信号ｔｓｇがＣＣＵ１１０のＣＤＳ回路５４に入力する。そのテスト信号ｔｓｇに対する信号処理をＣＤＳ回路５４、ゲイン制御アンプ１３およびＡＤコンバータ１４が行う。そして、その結果得られるテスト撮像信号ｔｈｇ２に応じて、ＭＰＵ２０が位相制御手段としての動作を行い、制御信号ｃｇ２を出力して位相調整器１７における位相調整を制御する。このとき、ＭＰＵ２０はテスト撮像信号ｔｈｇ２に基づき後述するピーク範囲探索を行う。ＭＰＵ２０はピーク範囲探索の探索結果にしたがい位相調整器１７が位相調整を行うための制御信号ｃｇ１を生成する。
【００４９】
ここで、図７は、ＣＤＳ回路５４に入力される信号の波形を示した図である。ＣＣＤ５１から出力される画素信号は、図７に示すように、リセット期間ｔ１と、フィールドスルー期間ｔ２と、信号期間ｔ３とが繰り返される信号である。ＣＤＳ回路５４はフィールドスルーレベル（黒レベル）Ｌ１と、信号レベルＬ２との信号期間ｔ３におけるレベル差を信号として取り出すため、それぞれのレベルをサンプルパルスＳＰ１、ＳＰ２でクランプして出力する。
【００５０】
ＣＤＳ回路５４では、サンプルパルスＳＰ１、ＳＰ２のタイミングがずれると、サンプルパルスＳＰ１、ＳＰ２でクランプされる信号のレベル差が変わり、黒レベルの不正確さや信号レベルの低下を招く。そのため、ＣＤＳ回路５４にはサンプルパルスＳＰ１、ＳＰ２を正確なタイミングで入力することが重要である。しかしながら、カメラケーブル６０の長さが長いと信号の遅延が大きくなり、ケーブルごとの長さのばらつきも大きくなるため、サンプルパルスＳＰ１、ＳＰ２の入力タイミングが正確なタイミングからずれることがある。
【００５１】
サンプルパルスＳＰ１、ＳＰ２はパルス出力部１８によって生成されるが、パルス出力部１８はクロック信号ＣＬＫの位相に応じた位相でサンプルパルスＳＰ１、ＳＰ２を生成する。そのため、クロック信号ＣＬＫの位相を調整することにより、サンプルパルスＳＰ１、ＳＰ２の位相を一体的に調整することができる。
【００５２】
ところで、サンプルパルスＳＰ１、ＳＰ２の位相を変えると（図７において、サンプルパルスＳＰ１、ＳＰ２を一緒に左または右にずらす）、ＣＤＳ回路５４がフィールドスルーレベルＬ１と、信号レベルＬ２とをクランプするタイミングが変わるため、ＣＤＳ回路５４から出力される信号のレベル差も変化する。
【００５３】
ここで、サンプルパルスＳＰ１、ＳＰ２の位相を変化させたときのＣＤＳ回路５４の出力信号レベルをプロットすると、図８のようになる。図８（ａ）はテスト信号ｔｓｇを入力した場合で、信号レベルがピークレベルＶ１を含むレベルＶ２以上となる位相の範囲がピーク範囲ＣＰとなり、ピーク範囲ＣＰが広くなる場合、図８（ｂ）は実際の映像を撮影した場合等のピーク範囲が狭い場合である。なお、ピーク範囲とは、ピークレベルＶ１を与える位相Ｃ１を含む、レベルＶ２を与える位相Ｃ２、Ｃ３の範囲であって、ピークレベルＶ１と、レベルＶ２との差が一定範囲（例えば数％程度）に収まり、レベルの変化が少なくて概ね平坦になる位相の範囲をいう。
【００５４】
図８（ａ）の場合、ＣＤＳ回路５４から出力される信号のレベルがピーク範囲ＣＰを外れると、ＣＣＤ５１によって得られた撮像信号に含まれている本来の信号レベルが得られなくなってしまう。そのため、サンプルパルスＳＰ１、ＳＰ２の位相は、ピーク範囲ＣＰに収まっていることが望ましい。そこで、ヘッド分離型カメラ１では、次のようにしてピーク範囲探索を行うとともに、位相調整を行う。
【００５５】
テスト信号ｔｓｇがカメラケーブル６０を介してＣＤＳ回路５４に入力されると、そのテスト信号ｔｓｇに応じたテスト撮像信号ｔｈｇ２がデジタル信号処理部１５からＭＰＵ２０に出力される。そのテスト信号ｔｓｇはカメラケーブル６０を通ってＣＣＵ１０に入力するため、テスト撮像信号ｔｈｇ２にはカメラケーブル６０による遅延の影響が含まれている。ＭＰＵ２０はそのテスト撮像信号ｔｈｇ２に基づき、ピーク探索手段としての動作を行い、前述のピーク範囲ＣＰが見つかるまで制御信号ｃｇ２を位相調整器１７に出力する。この場合、ＭＰＵ２０はレベルＶ２を与える位相Ｃ２、Ｃ３が見つかるまで変化させながら制御信号ｃｇ２を位相調整器１７に出力する。
【００５６】
位相調整器１７は制御信号ｃｇ２にしたがいクロック信号ＣＬＫの位相を調整して調整クロック信号ＣＬＫをパルス出力部１８に出力する。調整クロック信号ＣＬＫが出力されると、位相が調整されたサンプルパルスＳＰ１、ＳＰ２がパルス出力部１８からＣＤＳ回路５４に入力される。
【００５７】
ＭＰＵ２０はピーク範囲ＣＰが見つかったとき、すなわち、レベルＶ２を与える位相Ｃ２、Ｃ３が見つかったときは、ピーク範囲ＣＰを示すピーク範囲データ（位相Ｃ２、Ｃ３を示すデータ）をメモリ２４に記憶させる。
【００５８】
そして、ピーク範囲データをメモリ２４に記憶させると、ＭＰＵ２０がピーク範囲データに応じた制御信号ｃｇ２を位相調整器１７に出力する。そうすることにより、位相が最適な値に調整されたサンプルパルスＳＰ１、ＳＰ２がＣＤＳ回路５４に入力される。そのため、ヘッド分離型カメラ１００では、カメラケーブル６０による遅延時間に適合した信号処理を行えるようになり、カメラケーブル６０の長さが長くても基本性能（解像度、ＳＮ比、感度など）を所望のレベルで確保できるようになる。
【００５９】
また、ヘッド分離型カメラ１００では、通常の撮影に用いる信号ライン６１、６２を用いて前述の位相調整を行う。そのため、ヘッド分離型カメラ１００では、位相調整を行うにあたって、専用の信号（リターンクロック）や回路（ＰＬＬ回路など）が不要になっている。
【００６０】
さらに、前述の位相調整は、どのような長さのカメラケーブル６０にも対応することができる。そのため、カメラケーブル６０がどのような長さであっても、長さのばらつきの影響を回避して、所望の性能を確保することができる。これにより、所望の性能を確保しながらカメラケーブル６０の長さを今まで以上に長くすることも可能である。
【００６１】
そして、カメラケーブル６０に対する各種スペックの要求を緩めても所望の性能を確保することができるので、結果的にカメラケーブル６０の低コスト化を図ることができる。
【００６２】
特にＡＤクロック信号（ＡＤＣＬＫ）の位相はサンプルパルスＳＰ１、ＳＰ２の位相に連動しているので、ヘッド分離型カメラ１００の場合、前述のようにしてサンプルパルスＳＰ１、ＳＰ２の位相を調整することにより、ＡＤクロック信号（ＡＤＣＬＫ）の位相の最適化を図ることができる。
【００６３】
ヘッド分離型カメラ１００も、カメラケーブル６０による遅延時間に適合した信号処理を行え、カメラケーブル６０の長さが長くても基本性能を所望のレベルで確保することができる。
【００６４】
以上の説明したヘッド分離型カメラ１，１００は、図９に示すように、ＣＣＤ５１、ＣＤＳ回路５４、ゲイン制御アンプ１３およびＡＤコンバータ１４を一系統だけ有し、その一系統でＲＧＢの３つの色信号について処理を行う単板式のヘッド分離型カメラである。本実施の形態は、単板式のヘッド分離型カメラのほか、図１０に示すように、ＣＤ５１（５１ａ，５１ｂ，５１ｃ）、ＣＤＳ回路５４（５４ａ，５４ｂ，５４ｃ）、ゲイン制御アンプ１３（１３ａ，１３ｂ，１３ｃ）およびＡＤコンバータ１４（１４ａ，１４ｂ，１４ｃ）を三系統有し、各系統がＲＧＢの３つの色信号それぞれについて処理を行う三板式のヘッド分離型カメラについても適用することができる。ＲＧＢの３つの色信号の位置がずれる、すなわち、遅延時間がばらつくと、色の再現性が悪化する。また、ＣＣＤの画素ずらしによって解像度を高めている場合は各画素（Ｒ、Ｇ、Ｂ）間の遅延時間のばらつきを小さくすることが求められる。そのため、特に、三板式のヘッド分離型カメラの場合はＲＧＢの３つの色信号それぞれの遅延時間のばらつきを小さくすることが重要である。したがって、三板式のヘッド分離型カメラの場合は、より要求される遅延時間のばらつきに対するスペックのレベルが高くなるため、前述した位相調整がより効果的なものとなる。
【００６５】
上記実施の形態に記載されている回路（ヘッド内タイミングジェネレータ５２など）は本発明を実現するための一例となる回路である。本発明は、本発明を実現可能な上記以外の回路を用いたヘッド分離型カメラについても適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本実施の形態におけるヘッド分離型カメラの構成を示すブロック図である。
【図２】ヘッドの構成を示すブロック図である。
【図３】ＡＤコンバータへの入力信号の波形、ＡＤＣＬＫおよびテスト信号Ｖｔｅを示す図である。
【図４】平坦部探索の目標の一例を示す図である。
【図５】別の実施の形態におけるヘッド分離型カメラの構成を示すブロック図である。
【図６】図５に示したヘッド分離型カメラのヘッドの構成を示すブロック図である。
【図７】ＣＤＳ回路に入力される信号の波形を示す図である。
【図８】サンプルパルスの位相を変化させたときのＣＤＳ回路５４の出力信号レベルをプロットした図で、（ａ）はピーク範囲が広い場合、（ｂ）ピーク範囲が狭い場合である。
【図９】単板式のヘッド分離型カメラの主要な構成を示すブロック図である。
【図１０】三板式のヘッド分離型カメラの主要な構成を示すブロック図である。
【符号の説明】
【００６７】
１，１００…ヘッド分離型カメラ、１０，１１０…ＣＣＵ、１３…ＡＧＣ，１４…ＡＤコンバータ，１５…デジタル信号処理部、１６…タイミングジェネレータ、１７…位相調整器、１８…パルス出力部、１９，５３…駆動信号生成部、２０…ＭＰＵ、
２４…メモリ、５０…ヘッド、５１…ＣＣＤ、５２…ヘッド内タイミングジェネレータ、５４…ＣＤＳ回路、１５１パターンジェネレータ。
【図１】
0004357575.tif 000002
【図２】
0004357575.tif 000003
【図３】
0004357575.tif 000004
【図４】
0004357575.tif 000005
【図５】
0004357575.tif 000006
【図６】
0004357575.tif 000007
【図７】
0004357575.tif 000008
【図８】
0004357575.tif 000009
【図９】
0004357575.tif 000010
【図１０】
0004357575.tif 000011