(57)【特許請求の範囲】
【請求項１】
データ信号と出力イネーブル信号とが入力され、前記出力イネーブル信号が論理１である時に前記データ信号と同一の論理値のプールアップ信号と前記データ信号の論理値を反転させたプールダウン信号とを送出する入力部と、
バーン−インイネーブル信号とアドレス遷移検出信号とライトバー信号とが入力され複数個の駆動制御信号を１つずつ順次に活性化させる駆動制御部と、
前記入力部から送出されるプールアップ信号及びプールダウン信号と前記駆動制御部から出力される駆動制御信号とが入力され、前記駆動制御信号が活性化される時に前記データ信号の論理値によってプールアップ動作またはプールダウン動作が行われる複数個の出力駆動部と、
を含むデータ出力バッファ。
【請求項２】
前記駆動制御部は、
前記アドレス遷移検出信号と前記ライトバー信号とのアンド演算結果をクロックとして用いて前記バーン−インイネーブル信号をカウントイネーブル信号として用いるｎビットのカウンターと、
前記各カウンターからの出力をデコーディングするデコーダーと、
を含む請求項１記載のデータ出力バッファ。
【請求項３】
前記駆動制御部は、カウンターと該カウンターの出力をデコーディングするデコーダーとを含み、
前記カウンターは、
前記アドレス遷移検出信号と前記ライトバー信号とをアンド演算する第１アンドゲートと、
前記第１アンドゲートからの出力をクロックとして用い、前記バーン−インイネーブル信号を入力して第１出力を発生する第１Ｊ−Ｋフリップフロップと、
順次に配列されて、前段のＪ−Ｋフリップフロップの出力と入力とをアンド演算するｎ−１個の第２アンドゲートと、
前記第１アンドゲートからの出力をクロックとして用い、ｎ−１個の前記第２アンドゲートの各々に１対１に対応するように構成され、対応する前記第２アンドゲートの出力を入力して第２出力を発生するｎ−１個の第２Ｊ−Ｋフリップフロップと
を含む請求項１記載のデータ出力バッファ。
【請求項４】
前記デコーダからの出力が前記駆動制御信号である請求項３記載のデータ出力バッファ。
【請求項５】
前記複数個の出力駆動部におけるそれぞれの電流駆動能力の和が、正常動作モードにおいて提供される電流駆動能力と同一またはそれ以上である請求項１記載のデータ出力バッファ。
【請求項６】
前記出力駆動部は、
前記駆動制御部から最初に出力する第１駆動制御信号と前記プールアップ信号とが入力される第３ナンドゲートと、
前記第１駆動制御信号と前記プールダウン信号とが入力される第２アンドゲートと、
前記第３ナンドゲートからの出力信号により制御され出力端をプールアップさせる第１プールアップ素子と、
前記第２アンドゲートからの出力信号により制御され前記出力端をプールダウンさせる第１プールダウン素子と、
を含んでなる請求項１記載のデータ出力バッファ。
【請求項７】
データ信号と出力イネーブル信号とが入力され、前記出力イネーブル信号が論理１である時に前記データ信号と同一の論理値のプールアップ信号と前記データ信号の論理値を反転させたプールダウン信号とを送出する入力部と、
バーン−インイネーブル信号とアドレス遷移検出信号とライトバー信号とにより作られる第１駆動制御信号と第２駆動制御信号とを交互に活性化させる駆動制御部と、
前記入力部から送出されるプールアップ信号とプールダウン信号とが入力されており前記駆動制御部から出力される第１駆動制御信号によりイネーブルされ、前記データ信号の論理値によってプールアップ動作またはプールダウン動作が行われる第１出力駆動部と、
前記入力部から送出されるプールアップ信号とプールダウン信号とが入力されており前記駆動制御部から出力される第２駆動制御信号によりイネーブルされ、前記データ信号の論理値によってプールアップ動作またはプールダウン動作が行われる第２出力駆動部と、
を含むデータ出力バッファ。
【請求項８】
前記駆動制御部は、
前記アドレス遷移検出信号と前記ライトバー信号とが入力される第３アンドゲートと、
前記バーン−インイネーブル信号が入力され前記第３アンドゲートからの出力をクロックとして用いるＪ−Ｋフリップフロップと、
前記Ｊ−Ｋフリップフロップからの出力を反転した信号と前記のバーン−インイネーブル信号とが入力され前記の第１駆動制御信号を出力する第４ナンドゲートと、
前記Ｊ−Ｋフリップフロップからの出力と前記バーン−インイネーブル信号とが入力され前記の第２駆動制御信号を出力する第５ナンドゲートと、
を含んでなる請求項７記載のデータ出力バッファ。
【請求項９】
前記第１出力駆動部と前記第２出力駆動部におけるそれぞれの電流駆動能力の和が、正常動作モードにおいて提供される電流駆動能力と同一またはそれ以上である請求項７記載のデータ出力バッファ。
【請求項１０】
前記第１出力駆動部は、
前記第１駆動制御信号及び前記プールアップ信号が論理１である時にターンオンされる第１プールアップ素子と、
前記第１駆動制御信号及び前記プールダウン信号が論理１である時にターンオンされる第１プールダウン素子と、
を含んでなる請求項７記載のデータ出力バッファ。
【請求項１１】
前記第２出力駆動部は、
前記第２駆動制御信号及び前記プールアップ信号が論理１である時にターンオンされる第２プールアップ素子と、
前記第２駆動制御信号及び前記のプールダウン信号が論理１である時にターンオンされる第２プールダウン素子と、
を含んでなる請求項７記載のデータ出力バッファ。
【請求項１２】
前記第１出力駆動部は、
前記第１駆動制御信号と前記プールアップ信号とが入力される第３ナンドゲートと、
前記第１駆動制御信号と前記プールダウン信号とが入力される第２アンドゲートと、
前記第３ナンドゲートからの出力信号により制御され出力端をプールアップさせる第１プールアップ素子と、
前記第２アンドゲートからの出力信号により制御され前記出力端をプールダウンさせる第１プールダウン素子と、
を含んでなる請求項７記載のデータ出力バッファ。
【請求項１３】
前記第２出力駆動部は、
前記第２駆動制御信号と前記プールアップ信号とが入力される第６ナンドゲートと、
前記第２駆動制御信号と前記プールダウン信号とが入力される第３アンドゲートと、
前記第６ナンドゲートからの出力信号により制御され前記出力端をプールアップさせる第２プールアップ素子と、
前記第３アンドゲートからの出力信号により制御され前記出力端をプールダウンさせる第２プールダウン素子と、
を含んでなる請求項７記載のデータ出力バッファ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の出力データを一時的に保持するデータ出力バッファに関するもので、特に、出力駆動部が分割され安定したバーン−インテストを行うことができるデータ出力バッファに関する。
【０００２】
【従来の技術】
半導体集積回路が故障を起こし動作時にエラーを誘発させる原因は、該半導体集積回路の欠陥にある。このような半導体集積回路の欠陥は、製造工程中に発生したものだけでなく、使用途中に発生するものもある。
【０００３】
半導体集積回路に欠陥が発生する確率を失敗率というが、この失敗率は、製品の使用期間によって初期欠陥期間(Infant Mortality)、使用期間(Useful Life time)及び老巧期間(Wear-out)の３つの期間に区分することができる。
【０００４】
初期欠陥期間における失敗率は、テストで検出されなかった故障等が既に半導体集積回路に存在しているか、まもなく故障原因になる欠陥等が存在していることに起因する。これらの故障等のほとんどは、半導体集積回路の全使用可能期間において初期欠陥等が発展して故障を起こす。ほとんどの半導体集積回路は、その製造過程において、この初期欠陥を前もって検出するテストを行うが、これをバーン−インテスト(Burn-in Test)という。
【０００５】
このバーン−インテストとは、半導体集積回路に高電圧を供給しながら高温で長時間動作させて機能検査を遂行することによって、初期欠陥の原因を急速に進行させて故障の可否をテストする方法である。バーン−インテストモードの設定環境は、製品の種類によって異なる。例えば、半導体メモリのバーン−インテストは、定格電源電圧が５ボルトの場合には、８ボルト程度の高電圧を加えながら１００℃程度の温度で２４時間程度の間、データの書込み動作と読み込み動作を進行させ、ストレスを加える場合もある。
【０００６】
なお、半導体集積回路のテストは、テスト時間を減らすために、多数個のチップを対象として同時にテストを行う。同様に、バーン−インテストも、多数個のチップを対象として同時にテストを行う。このように、多数個のチップが同時にテストされるようにするために、各チップのデータ出力パッドを共通に連結した後バーン−インテストを遂行する。半導体メモリを含むほとんどの半導体集積回路は、内部で発生した信号がデータ出力バッファを介して外部に出力するように設計される。このデータ出力バッファからの出力が上記データ出力パッドに伝達される。
【０００７】
図７は、従来のデータ出力バッファを示した回路図である。
図７に図示したように、ノアゲート１０２には、出力イネーブル信号ＯＥ及びデータ信号ＤOUTが、２個のインバーター１０４及び１０８によりそれぞれ反転されて入力されている。また、ナンドゲート１０６には、出力イネーブル信号ＯＥとインバーター１０８により反転されたデータ信号ＤOUTとが入力されている。そして、出力駆動部は、プールアップ素子であるｐＭＯＳトランジスタ１１０とプールダウン素子であるｎＭＯＳトランジスタ１１２が、電源電圧ＶＤＤと接地ＶＳＳとの間に直列に連結されていた。
【０００８】
ノアゲート１０２からの出力は、インバーター１１４により反転されて、ｐＭＯＳトランジスタ１１０のゲートに加えられる。また、ナンドゲート１０６からの出力は、もう一方のインバーター１１６により反転されて、ｎＭＯＳトランジスタ１１２のゲートに加えられる。ｐＭＯＳトランジスタ１１０とｎＭＯＳトランジスタ１１２のそれぞれのドレインが連結されてなる出力端１１８は、データ出力パッド１２０に連結されていた。
【０００９】
ここで、出力イネーブル信号ＯＥが論理０（ＬＯＷ）の時は、データ信号ＤOUTの論理値に関係なく出力駆動部がフローティング状態となる。つまり、出力イネーブル信号ＯＥが論理０である時、ノアゲート１０２からの出力は論理０となり、ナンドゲート１０６からの出力は論理１（ＨＩＧＨ）となる。そして、ノアゲート１０２からの論理０の出力は、インバーター１１４により論理１に反転されてｐＭＯＳトランジスタ１１０をターンオフさせる。また、ナンドゲート１０６の論理１からの出力は、インバーター１１６により論理０に反転されてｎＭＯＳトランジスタ１１２をターンオフさせる。
【００１０】
一方、出力イネーブル信号ＯＥが論理１である時は、前記出力駆動部は、データ信号ＤOUTの論理値によってプールアップまたはプールダウンされる。出力イネーブル信号ＯＥが論理１であれば、ノアゲート１０２とナンドゲート１０６からのそれぞれの出力は、データ信号ＤOUTと同一な論理値を有する。従って、この場合、２個のインバーター１１４及び１１６から出力されるプールアップ信号ＰＵ及びプールダウン信号ＰＤは、データ信号ＤOUTと反対の論理値を有する。
【００１１】
つまり、出力イネーブル信号ＯＥが論理１でありデータ信号ＤOUTが論理１である時、インバーター１１４から出力されるプールアップ信号ＰＵは論理０となって、ｐＭＯＳトランジスタ１１０は、ターンオンされる。この時、インバーター１１６から出力されるプールダウン信号ＰＤも論理０となって、ｎＭＯＳトランジスタ１１２は、ターンオフされる。従って、出力端１１８は、電源電圧ＶＤＤレベルにプールアップされ論理１の出力データ信号ＤＱがデータ出力パッド１２０に伝達される。
【００１２】
これに対し、出力イネーブル信号ＯＥが論理１でありデータ信号ＤOUTが論理０である時、インバーター１１４から出力されるプールアップ信号ＰＵは論理１となって、ｐＭＯＳトランジスタ１１０は、ターンオフされる。この時、インバーター１１６から出力されるプールダウン信号ＰＤも論理１となって、ｎＭＯＳトランジスタ１１２は、ターンオンされる。従って、出力端１１８は、接地ＶＳＳレベルにプールダウンされて、論理０の出力データ信号ＤＱがデータ出力パッド１２０に伝達される。
【００１３】
次に、このような従来のデータ出力バッファの動作特性を、図８のタイミングダイアグラムに示した。すると、図８に図示したように、出力イネーブル信号ＯＥが論理１の間にのみ出力データ信号ＤＱの出力が行われることが分かった。
【００１４】
【発明が解決しようとする課題】
しかし、図７の回路図において、出力駆動部を構成するｐＭＯＳトランジスタ１１０及びｎＭＯＳトランジスタ１１２は、他の回路のＭＯＳトランジスタと比べ相対的に非常に大きな電流駆動能力を有するように設計されていた。その理由は、データ出力バッファは、外部の素子と論理レベルが一致しなければならないだけでなく、非常に大きな容量の負荷を高速で駆動しなければならないためである。
【００１５】
従って、定格より高い電圧を加えて行われるバーン−インテストモードにおいて、電流駆動能力が非常に大きいデータ出力バッファの出力駆動部に更に多くの量の電流が流れるようになる。その上、多数個のチップを同時にテストする場合は、バーン−インテストモードにおいてデータ出力パッドには、過度な電流が流れるようになり、安定したバーン−インテストの遂行が難しくなるという問題点があった。
【００１６】
そこで、本発明は、このような問題点に対処し、データ出力バッファの出力駆動部を多段に分割し、これを順次に駆動させることにより、安定したバーン−インテストを行うことができるデータ出力バッファを提供することを目的とする。
【００１７】
【課題を解決するための手段】
このような目的を達成させるために、本発明によるデータ出力バッファは、データ信号と出力イネーブル信号とが入力され、前記の出力イネーブル信号が論理１である時に前記データ信号と同一の論理値のプールアップ信号と前記データ信号の論理値を反転させたプールダウン信号とを送出する入力部と、バーン−インイネーブル信号とアドレス遷移検出信号とライトバー信号とが入力され複数個の駆動制御信号を１つずつ順次に活性化させる駆動制御部と、前記入力部から送出されるプールアップ信号及びプールダウン信号と前記駆動制御部から出力される駆動制御信号とが入力され前記駆動制御信号が活性化される時に前記データ信号の論理値によってプールアップ動作またはプールダウン動作が行われる複数個の出力駆動部と、から構成されているものである。
【００１８】
ここで、前記駆動制御部は、前記アドレス遷移検出信号と前記ライトバー信号とのアンド演算結果をクロックとして用いて前記バーン−インイネーブル信号をカウントイネーブル信号として用いるｎビットのカウンターと、前記各カウンターからの出力をデコーディングするデコーダーと、から構成されている。
【００１９】
詳しくは、前記駆動制御部は、カウンターと該カウンターの出力をデコーディングするデコーダーとを含み、前記カウンターは、前記アドレス遷移検出信号と前記ライトバー信号とをアンド演算する第１アンドゲートと、前記第１アンドゲートからの出力をクロックとして用い、前記バーン−インイネーブル信号を入力して第１出力を発生する第１Ｊ−Ｋフリップフロップと、順次に配列されて、前段のＪ−Ｋフリップフロップの出力と入力とをアンド演算するｎ−１個の第２アンドゲートと、前記第１アンドゲートからの出力をクロックとして用い、ｎ−１個の前記第２アンドゲートの各々に１対１に対応するように構成され、対応する前記第２アンドゲートの出力を入力して第２出力を発生するｎ−１個の第２Ｊ−Ｋフリップフロップとから構成されているものである。
【００２０】
なお、前記デコーダからの出力が前記駆動制御信号となる。
【００２１】
すると、前記複数個の出力駆動部におけるそれぞれの電流駆動能力の和が、正常動作モードにおいて提供される電流駆動能力と同一またはそれ以上となる。
【００２２】
そして、前記出力駆動部は、前記駆動制御部から最初に出力する第１駆動制御信号と前記プールアップ信号とが入力される第３ナンドゲートと、前記第１駆動制御信号と前記プールダウン信号とが入力される第２アンドゲートと、前記第３ナンドゲートからの出力信号により制御され出力端をプールアップさせる第１プールアップ素子と、前記第２アンドゲートからの出力信号により制御され前記出力端をプールダウンさせる第１プールダウン素子と、から構成されている。
【００２３】
また、上記の目的を達成させるための他の形態として、本発明によるデータ出力バッファは、データ信号と出力イネーブル信号とが入力され、前記出力イネーブル信号が論理１である時に前記データ信号と同一の論理値のプールアップ信号と前記データ信号の論理値を反転させたプールダウン信号とを送出する入力部と、
バーン−インイネーブル信号とアドレス遷移検出信号とライトバー信号とにより作られる第１駆動制御信号と第２駆動制御信号とを交互に活性化させる駆動制御部と、前記入力部から送出されるプールアップ信号とプールダウン信号とが入力されており前記駆動制御部から出力される第１駆動制御信号によりイネーブルされ、前記データ信号の論理値によってプールアップ動作またはプールダウン動作が行われる第１出力駆動部と、前記入力部から送出されるプールアップ信号とプールダウン信号とが入力されており前記駆動制御部から出力される第２駆動制御信号によりイネーブルされ、前記データ信号の論理値によってプールアップ動作またはプールダウン動作が行われる第２出力駆動部と、から構成することもできる。
【００２４】
このとき、前記駆動制御部は、前記アドレス遷移検出信号と前記ライトバー信号とが入力される第３アンドゲートと、前記バーン−インイネーブル信号が入力され前記第３アンドゲートからの出力をクロックとして用いるＪ−Ｋフリップフロップと、前記Ｊ−Ｋフリップフロップからの出力を反転した信号と前記のバーン−インイネーブル信号とが入力され前記の第１駆動制御信号を出力する第４ナンドゲートと、前記Ｊ−Ｋフリップフロップからの出力と前記バーン−インイネーブル信号とが入力され前記の第２駆動制御信号を出力する第５ナンドゲートと、から構成されている。
【００２５】
すると、前記第１出力駆動部と前記第２出力駆動部におけるそれぞれの電流駆動能力の和が、正常動作モードにおいて提供される電流駆動能力と同一またはそれ以上となる。
【００２６】
また、前記第１出力駆動部は、前記第１駆動制御信号及び前記プールアップ信号が論理１である時にターンオンされる第１プールアップ素子と、前記第１駆動制御信号及び前記プールダウン信号が論理１である時にターンオンされる第１プールダウン素子と、から構成されている。
【００２７】
詳しくは、前記第１出力駆動部は、前記第１駆動制御信号と前記プールアップ信号とが入力される第３ナンドゲートと、前記第１駆動制御信号と前記プールダウン信号とが入力される第２アンドゲートと、前記第３ナンドゲートからの出力信号により制御され出力端をプールアップさせる第１プールアップ素子と、前記第２アンドゲートからの出力信号により制御され前記出力端をプールダウンさせる第１プールダウン素子と、から構成されている。
【００２８】
そして、前記第２出力駆動部は、前記第２駆動制御信号及び前記プールアップ信号が論理１である時にターンオンされる第２プールアップ素子と、前記第２駆動制御信号及び前記のプールダウン信号が論理１である時にターンオンされる第２プールダウン素子と、から構成されている。
【００２９】
詳しくは、前記第２出力駆動部は、前記第２駆動制御信号と前記プールアップ信号とが入力される第６ナンドゲートと、前記第２駆動制御信号と前記プールダウン信号とが入力される第３アンドゲートと、前記第６ナンドゲートからの出力信号により制御され前記出力端をプールアップさせる第２プールアップ素子と、前記第３アンドゲートからの出力信号により制御され前記出力端をプールダウンさせる第２プールダウン素子と、から構成されている。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を、図１〜図６を参照して詳細に説明する。
まず、図１は、本発明によるデータ出力バッファの回路図である。入力部は、２個のインバーター３０４及び３０８とノアゲート３０２とアンドゲート３０６とから構成される。出力イネーブル信号ＯＥとデータ信号ＤOUTは、上記の２個のインバーター３０４及び３０８によりそれぞれ反転されて前記ノアゲート３０２に入力される。また、前記ナンドゲート３０６には、前記出力イネーブル信号ＯＥと前記反転されたデータ信号ＤOUTとが入力される。そして、ノアゲート３０２とアンドゲート３０６からの出力は、第１出力駆動部３１２と第２出力駆動部３１４に、プールアップ信号ＰＵとプールダウン信号ＰＤとしてそれぞれ入力される。
【００３１】
また、駆動制御部３１０には、バーン−インイネーブル信号ＢＩＥＮ、アドレス遷移検出信号ＡＴＤ及びライトバー信号／ＷＲが入力される。前記駆動制御部３１０は、このような入力信号等を用いて第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２を発生する。前記第１駆動制御信号Ｓ１は、第１出力駆動部３１２に入力され、前記第２駆動制御信号Ｓ２は、第２出力駆動部３１４に入力される。
【００３２】
ここで、第１出力駆動部３１２には、プールアップ素子であるｐＭＯＳトランジスタ３２０とプールダウン素子であるｎＭＯＳトランジスタ３２２が、電源電圧ＶＤＤと接地ＶＳＳとの間に直列に連結されている。そして、ナンドゲート３１６には、前記プールアップ信号ＰＵと前記第１駆動制御信号Ｓ１とが入力される。このナンドゲート３１６からの出力は、前記ｐＭＯＳトランジスタ３２０のゲートに入力される。また、アンドゲート３１８には、前記プールダウン信号ＰＤと前記第１駆動制御信号Ｓ１が入力される。このアンドゲート３１８からの出力は、前記ｎＭＯＳトランジスタ３２２のゲートに入力される。そして、ｐＭＯＳトランジスタ３２０及びｎＭＯＳトランジスタ３２２のそれぞれのドレインが共通に連結された出力端３２４は、データ出力パッド３３４に連結される。
【００３３】
このような第１出力駆動部３１２と該第１出力駆動部３１２と同様に構成された第２出力駆動部３１４のそれぞれの電流駆動能力は、図１に示したデータ出力バッファ全体の電流駆動能力の１／２である。即ち、正常動作モードでは、第１出力駆動部３１２と第２出力駆動部３１４の全てが活性化されて、正常動作に必要な電流駆動能力が提供される。しかし、バーン−インテストモードでは、第１出力駆動部３１２と第２出力駆動部３１４のうちのいずれか１つのみが活性化されて、データ出力バッファの電流駆動能力は、正常動作モードの１／２に減少する。
【００３４】
前記駆動制御部３１０から出力した第１駆動制御信号Ｓ１は、前記第１出力駆動部３１２を活性化させる。例えば、第１駆動制御信号Ｓ１の論理値が１である時、プルアップ信号ＰＵの論理値がナンドゲート３１６の出力に反映される。また、第１駆動制御信号Ｓ１の論理値が１である時、プールダウン信号ＰＤの論理値もまたアンドゲート３１８の出力に反映される。
【００３５】
これに対し、第１駆動制御信号Ｓ１が論理０であれば、ナンドゲート３１６の出力は論理１に固定され、また、アンドゲート３１８の出力は論理０に固定される。従って、前記ｐＭＯＳトランジスタ３２０と前記ｎＭＯＳトランジスタ３２２の全てがターンオフされて、第１出力駆動部３１２はフローティング状態となる。
【００３６】
次に、第２出力駆動部３１４は、第１駆動制御信号Ｓ１の代わりに第２駆動制御信号Ｓ２が入力されることを除けば、その構造は第１出力駆動部３１２と同一である。上記第２出力駆動部３１４には、プールアップ素子であるｐＭＯＳトランジスタ３３０及びプールダウン素子であるｎＭＯＳトランジスタ３３２が、電源電圧ＶＤＤと接地ＶＳＳとの間に直列に連結されている。そして、ナンドゲート３２６には、前記プールアップ信号ＰＵと前記第２駆動制御信号Ｓ２とが入力される。このナンドゲート３２６からの出力は、前記ｐＭＯＳトランジスタ３３０のゲートに入力される。また、アンドゲート３２８には、前記プールダウン信号ＰＤと前記第２駆動制御信号Ｓ２が入力される。このアンドゲート３２８からの出力は、前記ｎＭＯＳトランジスタ３３２のゲートに入力される。そして、ｐＭＯＳトランジスタ３３０及びｎＭＯＳトランジスタ３３２のそれぞれのドレインが共通に連結された出力端３２４は、データ出力パッド３３４に連結される。
【００３７】
そして、前記駆動制御部３１０から出力した第２駆動制御信号Ｓ２は、第２出力駆動部３１４を活性化させる。即ち、第２駆動制御信号Ｓ２が論理１である時に、プールアップ信号ＰＵがナンドゲート３２６の出力に反映される。また、第２駆動制御信号Ｓ２が論理１である時、プールダウン信号ＰＤの論理値もまたアンドゲート３２８の出力に反映される。これに対し、第２駆動制御信号Ｓ２が論理０であれば、第２出力駆動部３１４は、フローティング状態となる。
【００３８】
ここで、出力イネーブル信号ＯＥが論理０である時、出力駆動部３１２及び３１４は、データ信号ＤOUTの論理値に関係なくフローティング状態となる。即ち、出力イネーブル信号ＯＥが論理０であれば、ノアゲート３０２とアンドゲート３０６の出力が全て０である。この時、第１出力駆動部３１２のナンドゲート３１６の出力は論理１であり、アンドゲート３１８の出力は論理０である。従って、ｐＭＯＳトランジスタ３２０及びｎＭＯＳトランジスタ３２２が全てターンオフされる。同様に、出力イネーブル信号ＯＥが論理０である時、第２出力駆動部３１４もまたフローティング状態となる。
【００３９】
反対に、出力イネーブル信号ＯＥが論理１である時、各出力駆動部３１２及び３１４では、データ信号ＤOUTの論理値によってプールアップ動作またはプールダウン動作が行われる。例えば、出力イネーブル信号ＯＥが論理１であれば、ノアゲート３０２の出力は、データ信号ＤOUTと同一な論理値を有し、アンドゲート３０６の出力は、データ信号ＤOUTが反転されたものと同一である。
【００４０】
よって、出力イネーブル信号ＯＥが論理１でありデータ信号ＤOUTが論理１である時、プールアップ信号ＰＵは論理１である。この時、第１駆動制御信号Ｓ１が論理１であれば、ナンドゲート３１６の出力は論理０となる。また、入力条件が同一である時、プールダウン信号ＰＤは、論理０となって、アンドゲート３１８の出力が論理０となる。このため、ｐＭＯＳトランジスタ３２０はターンオンされｎＭＯＳトランジスタ３２２はターンオフされて、出力端３２４が電源電圧ＶＤＤレベルにプールアップされる。
【００４１】
これに対し、出力イネーブル信号ＯＥが論理１でありデータ信号ＤOUTが論理０である時、プールアップ信号ＰＵは、論理０である。この時、ナンドゲート３１６の出力は、第１駆動制御信号Ｓ１の論理値に関係なく論理１となる。同一の入力条件において、プールダウン信号ＰＤは、論理１となって、アンドゲート３１８の出力が論理１となる。このため、ｐＭＯＳトランジスタ３２０はターンオフされるしｎＭＯＳトランジスタ３２２はターンオンされて、出力端３２４が接地ＶＳＳレベルにプールダウンされる。
【００４２】
次に、図２は、本発明によるデータ出力バッファの駆動制御部３１０の回路図である。Ｊ−Ｋフリップフロップ４０２には、バーン−インイネーブル信号ＢＩＥＮが入力される。また、アンドゲート４０４には、アドレス遷移検出信号ＡＴＤ及びライトバー信号／ＷＲが入力される。アンドゲート４０４からの出力は、Ｊ−Ｋフリップフロップ４０２のクロックとして用いられる。そして、ナンドゲート４０６には、Ｊ−Ｋフリップフロップ４０２からの出力Ｑをインバーター４０８により反転させた信号とバーン−インイネーブル信号ＢＩＥＮとが入力される。また、他方のナンドゲート４１０には、Ｊ−Ｋフリップフロップ４０２からの出力Ｑとバーン−インイネーブル信号ＢＩＥＮとが入力される。この２個のナンドゲート４０６及び４１０の出力がそれぞれ第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２である。
【００４３】
Ｊ−Ｋフリップフロップ４０２に入力される２個の信号Ｊ及びＫは、どちらもバーン−インイネーブル信号ＢＩＥＮである。従って、Ｊ−Ｋフリップフロップ４０２は、バーン−インイネーブル信号ＢＩＥＮが論理０である時には、クロックが入力されても出力Ｑの論理値は変わらない。反対に、バーン−インイネーブル信号ＢＩＥＮが論理１である時には、クロックが発生すると出力Ｑの論理値が反転される。
【００４４】
ここで、Ｊ−Ｋフリップフロップ４０２からの出力Ｑは、ナンドゲート４０６には反転入力し、また他方のナンドゲート４１０にはそのまま入力するので、各ナンドゲート４０６及び４１０に入力されるもう一つの入力であるバーン−インイネーブル信号ＢＩＥＮが論理１であれば、第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２とは互いに反対の論理値を有する。それだけでなく、バーン−インイネーブル信号ＢＩＥＮが論理１である状態でクロックが継続的に入力されると、Ｊ−Ｋフリップフロップ４０２の出力Ｑは、クロック毎に反転されるので、第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２の論理値もまたクロック毎に交互に反転される。
【００４５】
しかし、バーン−インイネーブル信号ＢＩＥＮが０であれば、第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２は論理１に固定される。このとき、バーン−インイネーブル信号ＢＩＥＮが論理０というのは、正常動作モードであることを意味する。従って、正常動作モードのとき、第１駆動制御信号Ｓ１及び第２駆動制御信号Ｓ２が全て論理１に固定されるので、図１に示したデータ出力バッファの第１出力駆動部３１２及び第２出力駆動部３１４が全て活性化される。
【００４６】
次に、図３は、本発明によるデータ出力バッファの動作特性を示したタイミングダイアグラムである。まず、正常動作モードにおけるバーン−インイネーブル信号ＢＩＥＮは、図３（ａ）に示したように、論理０である。この時、第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２は、全て論理１となる。従って、図１に示したデータ出力バッファにおいて、第１出力駆動部３１２及び第２出力駆動部３１４が全て活性化される。従って、単位データ信号ＤOUTがデータ出力パッド３３４に伝達される時、２個の全出力駆動部３１２及び３１４においてプールアップ動作またはプールダウン動作が行われる。
【００４７】
この時、データ出力パッド３３４に流れる電流量は、図１に示したデータ出力バッファの電流駆動能力に起因する。上記の場合は、正常動作モードであるので、供給される電源電圧ＶＤＤが定格電圧レベルである。従って、データ出力パッドに３３４流れる電流量も定格を超過しない。
【００４８】
しかし、バーン−インテストモードは、図３（ａ）に示したように、バーン−インイネーブル信号ＢＩＥＮが論理１に遷移してから始まる。同図（ｂ）に示したライトバー信号／ＷＲが論理１である時、データをリードするためのアドレスＡＤＤ（同図（ｃ）参照）が入力されると、新しいアドレスが入力される毎に、同図（ｄ）に示したように、アドレス遷移検出信号ＡＴＤとなるシングルパルスが発生する。
【００４９】
すると、図２に示したとおり、ライトバー信号／ＷＲとアドレス遷移検出信号ＡＴＤのアンド演算結果が、Ｊ−Ｋフリップフロップ４０２のクロックとして用いられる。その結果、ライトバー信号／ＷＲが論理１に固定されると、アドレス遷移検出信号ＡＴＤがすぐＪ−Ｋフリップフロップ４０２のクロックとなる。従って、第１駆動制御信号Ｓ１（同図（ｅ）参照）と第２駆動制御信号Ｓ２（同図（ｆ）参照）のそれぞれの論理値は、アドレス遷移検出信号ＡＴＤの周期毎に反転される。この時、第１駆動制御信号Ｓ１と第２駆動制御信号Ｓ２の位相は、互いに反対である。
【００５０】
まず、第１アドレス信号ＡＤＤ１が入力されると、それと同時に、アドレス遷移検出信号ＡＴＤとなる最初のシングルパルスが発生する。この最初のシングルパルスにより、第１駆動制御信号Ｓ１は論理１となるが、第２駆動制御信号Ｓ２は論理０となる。第１駆動制御信号Ｓ１が論理１である間に、第１データ信号ＤOUT１（同図（ｇ）参照）が入力され出力イネーブル信号ＯＥ（同図（ｈ）参照）が論理１に活性化されると、第１データ信号ＤOUT１は、同図（ｉ）に示したように、出力データ信号ＤＱとしてデータ出力パッド３３４に伝達される。
【００５１】
この時、図１に示したデータ出力バッファーにおいて、第１出力駆動部３１２が活性化されるが、第２出力駆動部３１４は活性化されない。従って、この時の出力データ信号ＤＱのプールアップ動作またはプールダウン動作は、ただ第１出力駆動部３１２のみで行われる。
【００５２】
次に、第２アドレス信号ＡＤＤ２が入力されると、それと同時に、アドレス遷移検出信号ＡＴＤとなる２番目のシングルパルスが発生する。この２番目のシングルパルスにより、第１駆動制御信号Ｓ１は論理０となり、第２駆動制御信号Ｓ２は論理１となる。第２駆動制御信号Ｓ２が論理１である間に、第２データ信号ＤOUT２が入力され、出力イネーブル信号ＯＥが再び論理１に活性化されると、第２データ信号ＤOUT２は、同図（ｉ）に示したように、出力データ信号ＤＱとしてデータ出力パッド３３４に伝達される。
【００５３】
この時、図１に示したデータ出力バッファにおいて、第２出力駆動部３１４が活性化されるが、第１出力駆動部３１２は活性されない。従って、この時の出力データ信号ＤＱのプールアップ動作またはプールダウン動作は、ただ第２出力駆動部３１４のみで行われる。
【００５４】
その結果、奇数番目に入力されるデータ信号（ＤOUT１、ＤOUT３、…）は、第１駆動制御信号Ｓ１が論理１に活性化される時に出力され、偶数番目に入力されるデータ信号（ＤOUT２、ＤOUT４、…）は、第２駆動制御信号Ｓ２が論理１に活性化される時に出力される。
【００５５】
上述のとおり、新しいデータ信号ＤOUTが入力される毎に、２個に分割された出力駆動部３１２及び３１４は、交互に活性化される。従って、単位データ信号ＤOUTがデータ出力パッドに伝達される時、各出力駆動部のプールアップ動作またはプールダウン動作によりデータ出力パッド３３４に流れる電流量は、正常動作モードと比較して１／２に減少する。従って、バーン−インテストモードにおいて定格電源電圧ＶＤＤよりずっと高い電源電圧が供給されても、データ出力パッドには過度な電流が流れない。
【００５６】
次に、図４は、本発明によるデータ出力バッファの他の実施例を示したブロック図である。図４に示した本発明のデータ出力バッファは、ｎ個の出力駆動部６１２〜６１６を有する。まず、出力イネーブル信号ＯＥ及びデータ信号ＤOUTが入力されて、プールアップ信号ＰＵ及びプールダウン信号ＰＤが発生する経路は、図１と同一である。ノアゲート６０２から出力されるプールアップ信号ＰＵとアンドゲート６０６から出力されるプールダウン信号ＰＤは、ｎ個の出力駆動部６１２〜６１６に入力される。
【００５７】
駆動制御部６１０には、バーン−インイネーブル信号ＢＩＥＮ、アドレス遷移検出信号ＡＴＤ及びライトバー信号／ＷＲが入力される。駆動制御部６１０は、このような入力信号ＢＩＥＮ、ＡＴＤ及び／ＷＲを用いて、ｎ個の駆動制御信号Ｓ１〜Ｓｎを順次に活性化させる。駆動制御部６１０から出力する駆動制御信号Ｓ１〜Ｓｎは、出力駆動部６１２−６１６にそれぞれ入力される。
【００５８】
図４に示したそれぞれの出力駆動部６１２〜６１６の内部構成及び動作は、図１に示した出力駆動部３１２または３１４のものと同一である。各出力駆動部６１２〜６１６からの出力は、全てがデータ出力パッド６１８に伝達される。
【００５９】
次に、図５は、図４に示した本発明によるデータ出力バッファの他の実施例における駆動制御部６１０を示した回路図である。図５に示した駆動制御部６１０における全てのＪ−Ｋフリップフロップ７０２〜７０６は、アドレス遷移検出信号ＡＴＤとライトバー信号／ＷＲとのアンド演算結果をクロックとして用いる。
【００６０】
アドレス遷移検出信号ＡＴＤとライトバー信号／ＷＲとは、アンドゲート７０８に入力されてアンド演算される。第１Ｊ−Ｋフリップフロップ７０２にはバーン−インイネーブル信号ＢＩＥＮが入力されている。そして、第１Ｊ−Ｋフリップフロップ７０２から出力した信号Ｑ１は、デコーダー７２８に含まれている第１ナンドゲートに入力される。ここで、Ｊ−Ｋフリップフロップ７０２とアンドゲート７０８とはカウンターを構成する。また、第２Ｊ−Ｋフリップフロップ７０４には、バーン−インイネーブル信号ＢＩＥＮと第１Ｊ−Ｋフリップフロップ７０２から出力した信号Ｑ１とがアンドゲート７１０でアンド演算された結果が入力される。そして、第２Ｊ−Ｋフリップフロップ７０４から出力した信号Ｑ２もまたデコーダー７２８に含まれている第２ナンドゲートに入力される。ここで、Ｊ−Ｋフリップフロップ７０４とアンドゲート７１０とは同様に上記カウンターを構成する。そしてまた、第２Ｊ−Ｋフリップフロップ７０４への入力、即ちアンドゲート７１０からの出力と、第２Ｊ−Ｋフリップフロップ７０４からの出力Ｑ２とがアンドゲート７１２でアンド演算された結果は、次の第３Ｊ−Ｋフリップフロップに入力される。同様にして、最後のｎ番目のＪ−Ｋフリップフロップ７０６には、ｎ−１番目のＪ−Ｋフリップフロップへの入力とｎ−１番目のＪ−Ｋフリップフロップからの出力とがアンドゲート７１４によりアンド演算された結果が入力される。こうして、ｎ番目のＪ−Ｋフリップフロップ７０６から出力した信号Ｑｎもまたデコーダー７２８に入力される。ここで、Ｊ−Ｋフリップフロップ７０６とアンドゲート７１４とは同様に上記カウンターを構成する。
【００６１】
第１Ｊ−Ｋフリップフロップ７０２に入力される２個の信号Ｊ及びＫは、どちらもバーン−インイネーブル信号ＢＩＥＮである。従って、バーン−インイネーブル信号ＢＩＥＮが論理０である時は、第１Ｊ−Ｋフリップフロップ７０２にクロックが入力されても、出力Ｑ１の論理値は変わらない。これに対し、バーン−インイネーブル信号ＢＩＥＮが論理１である時は、第１Ｊ−Ｋフリップフロップ７０２にクロックが入力される毎に出力Ｑ１は反転する。
【００６２】
また、残りのＪ−Ｋフリップフロップ７０４〜７０６の動作特性も第１Ｊ−Ｋフリップフロップ７０２と同様である。ただし、バーン−インイネーブル信号ＢＩＥＮが論理１に活性化された状態において、第１Ｊ−Ｋフリップフロップ７０２を除く残りのＪ−Ｋフリップフロップからの出力は、前段のＪ−Ｋフリップフロップからの出力によって決定される。
【００６３】
例えば、第１Ｊ−Ｋフリップフロップ７０２からの出力Ｑ１が論理１であり、第２Ｊ−Ｋフリップフロップ７０４からの出力Ｑ２が論理０である時、各Ｊ−Ｋフリップフロップにクロック、即ちアンドゲート７０８からの出力が入力すると、第１Ｊ−Ｋフリップフロップ７０２からの出力Ｑ１は論理０に反転され、第２Ｊ−Ｋフリップフロップ７０４からの出力Ｑ２は論理１に反転される。つまり、前段のＪ−Ｋフリップフロップからの出力Ｑが、その次の段のＪ−Ｋフリップフロップへの入力Ｊ及びＫに反映され、更に、その次の段のＪ−Ｋフリップフロップへの出力Ｑに影響を及ぼす。
【００６４】
以上のことは、各Ｊ−Ｋフリップフロップ７０２〜７０６から出力される各駆動制御信号Ｓ１〜Ｓｎの論理値は、第１駆動制御信号Ｓ１からｎ番目の駆動制御信号Ｓｎに順次に伝播することを意味する。
【００６５】
従って、デコーダー７２８は、バーン−インイネーブル信号ＢＩＥＮによりイネーブルされて、各Ｊ−Ｋフリップフロップ７０２〜７０６からの出力をデコーディングする。つまり、デコーダー７２８からの出力Ｓ１〜Ｓｎが駆動制御信号であり、この駆動制御信号Ｓ１〜Ｓｎにより、図４に示したｎ個の出力駆動部６１２〜６１６は、順次に駆動する。そして、デコーダー７２８は、バーン−インイネーブル信号ＢＩＥＮが論理０（ＬＯＷ）である時にセットされて、全ての出力Ｓ１〜Ｓｎが論理１（ＨＩＧＨ）の値を有する。従って、正常動作モードでは図４に示した全ての出力駆動部６１２−６１６が活性化されるが、バーン−インテストモードでは、論理１の駆動制御信号が入力されている出力駆動部のみが活性化される。
【００６６】
図６は、本発明によるデータ出力バッファの他の実施例における動作特性を示したタイミングダイアグラムであって、特に、バーン−インテストモードにおける動作特性を示したものである。バーン−インテストモードにおいてデータをリードするためのアドレスＡＤＤ（図６（ａ）参照）が入力されると、新しいアドレスが入力される毎に、図６（ｂ）に示したアドレス遷移検出信号ＡＴＤとなるシングルパルスが発生する。
【００６７】
図５に示したとおり、ライトバー信号／ＷＲとアドレス遷移検出信号ＡＴＤのアンド演算結果が、それぞれのＪ−Ｋフリップフロップ７０２〜７０６のクロックとして用いられる。その結果、ライトバー信号／ＷＲが論理１に固定されると、アドレス遷移検出信号ＡＴＤがすぐＪ−Ｋフリップフロップ７０２〜７０６のクロックとなる。従ってアドレス遷移検出信号ＡＴＤの周期毎に、ｎ個の駆動制御信号Ｓ１〜Ｓｎが１個ずつ順次に論理１となる。
【００６８】
第１アドレス信号ＡＤＤ１が入力されると、それと同時に、アドレス遷移検出信号ＡＴＤとなる最初のシングルパルスが発生する。この最初のシングルパルスによって、図６（ｃ）に示したように、第１駆動制御信号Ｓ１は論理１となるが、残りの駆動制御信号Ｓ２〜Ｓｎは論理０となる。第１駆動制御信号Ｓ１が論理１である間に、第１データ信号ＤOUT１（図６（ｆ）参照）が入力され、出力イネーブル信号ＯＥ（図６（ｇ）参照）が論理１に活性化されると、図６（ｈ）に示したように、第１データ信号ＤOUT１が出力データ信号ＤＱとしてデータ出力パッド６１８に伝達される。
【００６９】
この時、図４に示したデータ出力バッファにおいて、第１出力駆動部６１２が活性化されるが、残りの出力駆動部６１４−６１６は活性化されない。従って、この時の出力データ信号ＤＱのプールアップまたはプールダウンは、ただ第１出力駆動部６１２のみで行われる。
【００７０】
次に、第２アドレス信号ＡＤＤ２（図６（ａ）参照）が入力されると、それと同時に、アドレス遷移検出信号ＡＴＤとなる２番目のシングルパルスが発生される。この２番目のシングルパルスにより、図６（ｄ）に示したように、第２駆動制御信号Ｓ２が論理１となる。第２駆動制御信号Ｓ２を除いた残りの駆動制御信号Ｓ１〜Ｓｎは論理０である。第２駆動制御信号Ｓ２が論理１である間、第２データ信号ＤOUT２が入力され、出力イネーブル信号ＯＥが再び論理１に活性化されると、図６（ｈ）に示したように、第２データ信号ＤOUT２が出力データ信号ＤＱとしてデータ出力パッド６１８に伝達される。
【００７１】
この時、図４に示したデータ出力バッファにおいて、第２出力駆動部６１４のみが活性化され、残りの出力駆動部６１２〜６１６は活性化されない。従って、この時の出力データ信号ＤＱのプールアップ動作またはプールダウン動作は、ただ第２出力駆動部６１４のみで行われる。
【００７２】
その結果、アドレス遷移検出信号ＡＴＤのｎ周期の間に、各出力駆動部が順次に活性化されて、ｎ個のデータ信号ＤOUTが出力される。この時、１つのデータ信号ＤOUTを出力するために、アドレス遷移検出信号ＡＴＤの周期ごとに、ただ１つの出力駆動部にてプールアップ動作またはプールダウン動作が行われる。
【００７３】
従って、単位データ信号ＤOUTがデータ出力パッドに伝達される時、各出力駆動部のプールアップ動作またはプールダウン動作によりデータ出力パッド６１８に流れる電流量は、正常動作モードと比較して１／ｎに減少する。従って、バーン−インテストモードで定格電源電圧ＶＤＤよりずっと高い電源電圧が供給されても、データ出力パッド６１８には過度な電流が流れない。
【００７４】
バーン−インテストモードのリードサイクルは、正常動作モードのリードサイクルより１０倍以上長い。例えば、バーン−インテストモードのリードサイクルは１μs以上であり、正常動作モードのリードサイクルは０．１μs以内である。従って、バーン−インテストモードにおいて、本発明によるデータ出力バッファの電流駆動能力が減少しても、データ出力パッド６１８にバーン−インテストに必要な十分量の電流が供給される。
【００７５】
【発明の効果】
本発明は以上のように構成されたので、請求項１に係る発明によると、バーン−インテストモードにおいて、各出力駆動部のプールアップ動作及びプールダウン動作によりデータ出力パッドに流れる電流量は、正常動作モードと比較して１／ｎに減少できるので定格電源電圧より高い電源電圧が供給されてもデータ出力パッドに過度な電流が集中することを防止でき、安定したバーン−インテストを行うことができる。また、バーン−インテストモードのリードサイクルは、正常動作モードのリードサイクルより１０倍以上長いので、バーン−インテストモードにおいて、データ出力バッファの電流駆動能力が減少しても、データ出力パッドにバーン−インテストに必要な十分量の電流を供給することができる。
【００７６】
また、請求項７に係る発明によると、バーン−インテストモードにおいて、第１出力駆動部と第２出力駆動部の内いずれか１つのみが活性化されデータ出力バッファの電流駆動能力を正常動作モードの１／２に減少できるのでデータ出力パッドに過度な電流が集中することを防止でき、安定したバーン−インテストを行うことができる。また、出力駆動部の個数が少なくなると共に駆動制御部の構成を簡単にして、データ出力バッファの構造を簡単にすることができる。
【図面の簡単な説明】
【図１】本発明によるデータ出力バッファを示した回路図である。
【図２】本発明によるデータ出力バッファの駆動制御部を示した回路図である。
【図３】本発明によるデータ出力バッファの動作特性を示したタイミングダイアグラムである。
【図４】本発明によるデータ出力バッファの他の実施例を示したブロック図である。
【図５】本発明によるデータ出力バッファの他の実施例における駆動制御部を示した回路図である。
【図６】本発明によるデータ出力バッファの他の実施例における動作特性を示したタイミングダイアグラムである。
【図７】従来のデータ出力バッファを示した回路図である。
【図８】従来のデータ出力バッファの動作特性を示したタイミングダイアグラムである。
【符号の説明】
３１２，６１２…第１出力駆動部
３１４，６１４…第２出力駆動部
６１６…第ｎ出力駆動部
３１０，６１０…駆動制御部
７２８…デコーダー
３１８，４０４，７０８…アンドゲート
３１６，３２６，４０６，４１０，７１０，７１２…ナンドゲート
３２０，３３０…プールアップ素子
３２２，３３２…プールダウン素子
１２０，３３４…データ出力パッド
【図１】
0004277293.tif 000002
【図２】
0004277293.tif 000003
【図３】
0004277293.tif 000004
【図４】
0004277293.tif 000005
【図５】
0004277293.tif 000006
【図６】
0004277293.tif 000007
【図７】
0004277293.tif 000008
【図８】
0004277293.tif 000009