(57)【特許請求の範囲】
【請求項１】
入力電圧として第１の電圧と前記第１の電圧のほぼ２倍の第２の電圧とが入力されるアーク溶接機の主回路であって、前記入力電圧を直流に整流する整流部と、第１および第２の平滑コンデンサからなる平滑部と、それぞれ二つの半導体素子を有して前記整流部により整流された直流をオンオフする第１および第２の半導体パッケージと、前記第１および第２の半導体パッケージを介して前記平滑部に接続された一次側巻線を有するとともに溶接アークが必要とする電力が取り出される二次側巻線を有するトランスと、前記第１の電圧または前記第２の電圧に応じて前記平滑部、前記第１および第２の半導体パッケージならびに前記トランスの相互間の接続を切り換える切換手段とを備え、
前記切換手段は、前記第１の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第１および第２の半導体パッケージの全ての半導体素子とを使用するフルブリッジ構成とする接続に切り換え、
前記第２の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第１および第２の半導体パッケージのそれぞれ一つの半導体素子とを使用するハーフブリッジ構成とする接続に切り換え、前記第１の半導体パッケージは直列接続された第１の半導体素子と第２の半導体素子を有し、前記第２の半導体パッケージは直列接続された第３の半導体素子と第４の半導体素子を有するアーク溶接機の主回路。
【請求項２】
入力電圧として第２の電圧を入力する際のハーフブリッジ構成に使用する二つの半導体素子に、前記入力電圧として第１の電圧を入力する際のフルブリッジ構成に使用されるときに導通・非導通のタイミングが異なる関係にある半導体素子を用いることを特徴とする請求項１記載のアーク溶接機の主回路。
【請求項３】
第２の電圧が第１の電圧の１．８〜２．２倍である請求項１または請求項２記載のアーク溶接機の主回路。
【請求項４】
第１の電圧と前記第１の電圧のほぼ２倍の第２の電圧とを入力電圧とし前記入力電圧を直流に整流する整流部と、第１および第２の平滑コンデンサと、周期的に導通・非導通の状態に制御される第１および第２の半導体素子を有した第１の半導体パッケージと、周期的に導通・非導通の状態に制御される第３および第４の半導体素子を有した第２の半導体パッケージと、一次側巻線および二次側巻線を有し前記二次側巻線から溶接アークが必要とする電力が取り出されるトランスと、前記整流部と前記第１および第２の平滑コンデンサと前記第１，第２，第３および第４の半導体素子と前記トランスとの接続を切り換える切換手段と、前記第１，第２，第３および第４の半導体素子を駆動する半導体駆動回路とを備え、
前記入力電圧として前記第１の電圧を入力する際に、
前記切換手段は、前記整流部の出力の一端と他端との間に前記第１および第２の平滑コンデンサを直列または並列接続した平滑部を接続し、前記平滑部の一端に前記第１の半導体素子が接続され前記平滑部の他端に前記第２の半導体素子が接続されるように前記平滑部の両端間に前記第１の半導体パッケージを構成する前記第１および第２の半導体素子を直列接続し、前記平滑部の一端に前記第３の半導体素子が接続され前記平滑部の他端に前記第４の半導体素子が接続されるように前記平滑部の両端間に前記第２の半導体パッケージを構成する前記第３および第４の半導体素子を直列接続し、前記第１と第２の半導体素子の接続点と前記第３と第４の半導体素子の接続点との間に前記トランスの一次側巻線を接続し、
前記半導体駆動回路は、前記第１の半導体パッケージを構成する前記第１の半導体素子と前記第２の半導体素子との導通・非導通のタイミングが異なり、前記第２の半導体パッケージを構成する前記第３の半導体素子と前記第４の半導体素子との導通・非導通のタイミングが異なり、前記第１の半導体パッケージを構成する前記第１の半導体素子と前記第２の半導体パッケージを構成する前記第４の半導体素子との導通・非導通のタイミングが同じになり、前記第１の半導体パッケージを構成する前記第２の半導体素子と前記第２の半導体パッケージを構成する前記第３の半導体素子との導通・非導通のタイミングが同じになるように制御し、
前記入力電圧として前記第２の電圧を入力する際に、
前記切換手段は、前記整流部の出力の一端と他端との間に前記第１および第２の平滑コンデンサを直列接続し、前記トランスの一次側巻線を介して前記第１の平滑コンデンサの両端間に直列接続され前記第１の半導体パッケージを構成する前記第１および第２のうち一方の半導体素子を接続し、前記トランスの一次側巻線を介して前記第２の平滑コンデンサの両端間に直列接続され前記第２の半導体パッケージを構成する前記第３および第４のうち一方の半導体素子を接続し、
前記半導体駆動回路は、前記第１の平滑コンデンサの両端間に接続した半導体素子と前記第２の平滑コンデンサの両端間に接続した半導体素子との導通・非導通のタイミングが異なるように制御することを特徴とするアーク溶接機。
【請求項５】
入力電圧として第２の電圧を入力する際に、トランスの一次側巻線を介して第１の平滑コンデンサの両端間に接続する半導体素子と、前記トランスの一次側巻線を介して第２の平滑コンデンサの両端間に接続する半導体素子とは、前記入力電圧として第１の電圧を入力する際に導通・非導通のタイミングが異なる関係にある半導体素子を用いることを特徴とする請求項４記載のアーク溶接機。
【請求項６】
第２の電圧が第１の電圧の１．８〜２．２倍である請求項４または請求項５記載のアーク溶接機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ほぼ倍数関係にある二つの入力電圧を使用するアーク溶接機の主回路およびアーク溶接機に関するものである。
【０００２】
【従来の技術】
ほぼ倍数関係にある二つの入力電圧を使用できるアーク溶接機においては、入力電圧に応じて主回路構成を切り換えることによって対応してきた。主回路構成には、従来、二つの方法が使用されてきた。一つは、図４に示すように、低い方の入力電圧では主回路をフルブリッジ構成（図４（ａ））に、高い方の入力電圧では主回路をハーフブリッジ構成（図４（ｂ））に切り換える方法である。もう一つは、主回路構成をフルブリッジ構成にしたまま、図５（ａ），（ｂ）に示すように、入力電圧に応じてメイントランスの一次側の結線を切り換える方法である。
【０００３】
まず、図４に示す方法について考える。図４（ａ）は低い方の電圧が入力された時のフルブリッジ構成であり、図４（ｂ）は高い方の電圧が入力された時のハーフブリッジ構成である。図４において、１は三相入力部、２は三相入力を直流に整流する整流部、３は平滑コンデンサ３ａ，３ｂからなり整流部２に接続して整流電圧を平滑する平滑部、４ａ，４ｂはそれぞれ二つの半導体素子（半導体素子４ａ１と半導体素子４ａ２，半導体素子４ｂ１と半導体素子４ｂ２）を持つ半導体パッケージである。５は平滑部３の電圧を溶接に適する電圧に変換するメイントランスである。ただし、ここではメイントランス５の一次側巻線のみ図示している。メイントランス５の二次側巻線（図示せず）から溶接アークが必要とする電力が取り出される。図４（ａ）において、平滑部３の平滑コンデンサ３ａと平滑コンデンサ３ｂは直列接続となっているが、並列接続でもよい。なお、図４（ｂ）では、半導体パッケージ４ｂは主回路構成に寄与しないため図示していない。なお、半導体素子４ａ１，４ａ２，４ｂ１，４ｂ２には、全て同等の半導体素子を使用し、例えばＩＧＢＴやＭＯＳＦＥＴなどのパワー素子のいずれでも良い。
【０００４】
図４に示す構成方法では、低い方の電圧が入力された時に図４（ａ）の回路を構成し、半導体パッケージ４ａと半導体パッケージ４ｂとがフルブリッジ構成となってメイントランス５に電力を供給する。この場合、図２（ｂ）のタイミングチャートで示されるように、半導体素子４ａ１と半導体素子４ｂ２とが同時に導通・非導通、半導体素子４ａ２と半導体素子４ｂ１とが同時に導通・非導通となり、半導体素子４ａ１，４ｂ２と半導体素子４ａ２，４ｂ１とが交互に導通するように制御される。
【０００５】
また、高い方の電圧が入力された時に図４（ｂ）の回路を構成し、半導体パッケージ４ａと平滑部３とがハーフブリッジを構成してメイントランス５に電力を供給する。この場合、半導体素子４ａ１と半導体素子４ａ２とが交互に導通するように制御される。
【０００６】
この構成方法で半導体パッケージの熱損失を考えると、高い方の電圧が入力された時の図４（ｂ）の半導体素子の定常電流と低い方の電圧が入力された時の図４（ａ）の半導体素子の定常電流とがほぼ等しいので、両者の定常損失はほぼ等しい。しかし、図４（ｂ）の場合のスイッチング損失は、その入力電圧が図４（ａ）の場合より高いため、図４（ａ）の場合のスイッチング損失より高くなる。したがって、全体の半導体素子の発熱を考えると、図４（ｂ）の場合の方が図４（ａ）の場合より多くなるため、半導体パッケージ４ａの温度上昇が問題となる恐れがある。
【０００７】
次に、図５に示す方法について考える。この方法では、図４（ａ）のメイントランス５に代えて、入力電圧に応じて、図５（ａ）のメイントランス６あるいは図５（ｂ）のメイントランス７の構成とし、その他の主回路構成については、図４（ａ）のフルブリッジと同じなのでその説明を省略する。なお、図５でも、メイントランス６あるいはメイントランス７の一次側の結線のみを示し、二次側巻線を省略している。
【０００８】
図５（ａ）は低い方の電圧が入力された時であり、メイントランス６の一次側の二つの巻線６ａと巻線６ｂを並列に接続する。一方、図５（ｂ）は高い方の電圧が入力された時であり、メイントランス７の一次側の二つの巻線７ａと巻線７ｂを直列に接続する。図５（ａ）と図５（ｂ）とのいずれの場合においてもメイントランス６あるいはメイントランス７の二次側から同等の出力を得ることができる。ただし、図示の通り、メイントランス６あるいはメイントランス７の一次側の巻線を二つにする必要がある。通常、一次側の巻線を二重に巻く方法と一次側の巻線を二つのコアに巻く方法がある。前者では一次側の巻線の線間の絶縁が問題になる恐れがある。また、いずれの場合も、メイントランスが大きくなることが免れない。したがって、特にトランスの小型化が要求された場合は、図４に示す主回路構成が向いている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図４に示す従来の主回路ではハーフブリッジ構成時に半導体パッケージの温度上昇が問題となる恐れがあった。
【００１０】
本発明は、ほぼ倍数関係にある二つの入力電圧を必要に応じて切り換えるアーク溶接機において、トランスの大型化を防止し、かつ半導体パッケージの温度上昇を低減できるアーク溶接機の主回路およびそれを応用したアーク溶接機を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載のアーク溶接機の主回路は、入力電圧として第１の電圧と前記第１の電圧のほぼ２倍の第２の電圧とが入力されるアーク溶接機の主回路であって、前記入力電圧を直流に整流する整流部と、第１および第２の平滑コンデンサからなる平滑部と、それぞれ二つの半導体素子を有して前記整流部により整流された直流をオンオフする第１および第２の半導体パッケージと、前記第１および第２の半導体パッケージを介して前記平滑部に接続された一次側巻線を有するとともに溶接アークが必要とする電力が取り出される二次側巻線を有するトランスと、前記第１の電圧または前記第２の電圧に応じて前記平滑部、前記第１および第２の半導体パッケージならびに前記トランスの相互間の接続を切り換える切換手段とを備え、前記切換手段は、前記第１の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第１および第２の半導体パッケージの全ての半導体素子とを使用するフルブリッジ構成とする接続に切り換え、前記第２の電圧の場合に、前記トランスに対する前記整流部の出力側の構成を前記平滑部と前記第１および第２の半導体パッケージのそれぞれ一つの半導体素子とを使用するハーフブリッジ構成とする接続に切り換え、前記第１の半導体パッケージは直列接続された第１の半導体素子と第２の半導体素子を有し、前記第２の半導体パッケージは直列接続された第３の半導体素子と第４の半導体素子を有する。なお、第１および第２の半導体パッケージ内の半導体素子としては、ＩＧＢＴやＭＯＳＦＥＴなどのパワー素子のいずれでも良い。
【００１２】
この主回路によれば、第２の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際、第１および第２の二つの半導体パッケージからそれぞれ一つの半導体素子を使用することで、半導体素子の発熱が二つの半導体パッケージに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、トランスの大型化も防止できる。
【００１３】
請求項２記載のアーク溶接機の主回路は、請求項１記載のアーク溶接機の主回路において、入力電圧として第２の電圧を入力する際のハーフブリッジ構成に使用する二つの半導体素子に、入力電圧として第１の電圧を入力する際のフルブリッジ構成に使用されるときに導通・非導通のタイミングが異なる関係にある半導体素子を用いることを特徴とする。
【００１４】
この主回路により、第２の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際に使用される二つの半導体素子を、第１の電圧を入力電圧としてフルブリッジ構成を含む主回路を構成する際と同じように動作させればよいため、半導体素子の制御が簡単になる。
【００１５】
請求項３記載のアーク溶接機の主回路は、請求項１または請求項２記載のアーク溶接機の主回路において、第２の電圧が第１の電圧の１．８〜２．２倍である。このような範囲にあることが好ましい。
【００１６】
請求項４記載のアーク溶接機は、第１の電圧と前記第１の電圧のほぼ２倍の第２の電圧とを入力電圧とし前記入力電圧を直流に整流する整流部と、第１および第２の平滑コンデンサと、周期的に導通・非導通の状態に制御される第１および第２の半導体素子を有した第１の半導体パッケージと、周期的に導通・非導通の状態に制御される第３および第４の半導体素子を有した第２の半導体パッケージと、一次側巻線および二次側巻線を有し前記二次側巻線から溶接アークが必要とする電力が取り出されるトランスと、前記整流部と前記第１および第２の平滑コンデンサと前記第１，第２，第３および第４の半導体素子と前記トランスとの接続を切り換える切換手段と、前記第１，第２，第３および第４の半導体素子を駆動する半導体駆動回路とを備え、前記入力電圧として前記第１の電圧を入力する際に、前記切換手段は、前記整流部の出力の一端と他端との間に前記第１および第２の平滑コンデンサを直列または並列接続した平滑部を接続し、前記平滑部の一端に前記第１の半導体素子が接続され前記平滑部の他端に前記第２の半導体素子が接続されるように前記平滑部の両端間に前記第１の半導体パッケージを構成する前記第１および第２の半導体素子を直列接続し、前記平滑部の一端に前記第３の半導体素子が接続され前記平滑部の他端に前記第４の半導体素子が接続されるように前記平滑部の両端間に前記第２の半導体パッケージを構成する前記第３および第４の半導体素子を直列接続し、前記第１と第２の半導体素子の接続点と前記第３と第４の半導体素子の接続点との間に前記トランスの一次側巻線を接続し、前記半導体駆動回路は、前記第１の半導体パッケージを構成する前記第１の半導体素子と前記第２の半導体素子との導通・非導通のタイミングが異なり、前記第２の半導体パッケージを構成する前記第３の半導体素子と前記第４の半導体素子との導通・非導通のタイミングが異なり、前記第１の半導体パッケージを構成する前記第１の半導体素子と前記第２の半導体パッケージを構成する前記第４の半導体素子との導通・非導通のタイミングが同じになり、前記第１の半導体パッケージを構成する前記第２の半導体素子と前記第２の半導体パッケージを構成する前記第３の半導体素子との導通・非導通のタイミングが同じになるように制御し、前記入力電圧として前記第２の電圧を入力する際に、前記切換手段は、前記整流部の出力の一端と他端との間に前記第１および第２の平滑コンデンサを直列接続し、前記トランスの一次側巻線を介して前記第１の平滑コンデンサの両端間に直列接続され前記第１の半導体パッケージを構成する前記第１および第２のうち一方の半導体素子を接続し、前記トランスの一次側巻線を介して前記第２の平滑コンデンサの両端間に直列接続され前記第２の半導体パッケージを構成する前記第３および第４のうち一方の半導体素子を接続し、前記半導体駆動回路は、前記第１の平滑コンデンサの両端間に接続した半導体素子と前記第２の平滑コンデンサの両端間に接続した半導体素子との導通・非導通のタイミングが異なるように制御することを特徴とする。なお、第１〜第４の半導体素子としては、ＩＧＢＴやＭＯＳＦＥＴなどのパワー素子のいずれでも良い。
【００１７】
この構成によれば、第２の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際、第１および第２の二つの半導体パッケージからそれぞれ一つの半導体素子を使用することで、半導体素子の発熱が二つの半導体パッケージに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、トランスの大型化も防止できる。
【００１８】
請求項５記載のアーク溶接機は、請求項４記載のアーク溶接機において、入力電圧として第２の電圧を入力する際に、トランスの一次側巻線を介して第１の平滑コンデンサの両端間に接続する半導体素子と、トランスの一次側巻線を介して第２の平滑コンデンサの両端間に接続する半導体素子とは、入力電圧として第１の電圧を入力する際に導通・非導通のタイミングが異なる関係にある半導体素子を用いることを特徴とする。
【００１９】
この構成により、第２の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際に使用される２つの半導体素子を、第１の電圧を入力電圧としてフルブリッジ構成を含む主回路を構成する際と同じように動作させればよいため、半導体素子を制御する半導体駆動回路の構成が簡単になる。
【００２０】
請求項６記載のアーク溶接機は、請求項４または請求項５記載のアーク溶接機において、第２の電圧が第１の電圧の１．８〜２．２倍である。このような範囲にあることが好ましい。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２２】
図１は本発明の実施の形態におけるアーク溶接機の主回路を示すブロック図である。低い方の電圧が入力されてフルブリッジを構成する場合は図４（ａ）に示す従来の構成例と同様になるので、その図面を省略する。図１は、高い方の電圧が入力されてハーフブリッジを構成する場合のブロック図である。なお、図１において、従来の構成例と同一機能のものには同一の符号を付してその説明を省略する。
【００２３】
本実施の形態では、高い方の電圧が入力された時に、半導体パッケージ４ａと半導体パッケージ４ｂからそれぞれ一つの半導体素子（図１では、半導体素子４ａ１と４ｂ１）を使用し、平滑部３とハーフブリッジを構成してメイントランス５に電力を供給する。なお、図１では半導体素子４ａ１と４ｂ１を使用してハーフブリッジを構成しているが、半導体素子４ａ２と４ｂ２を使用してハーフブリッジを構成してもよい。
【００２４】
次に、本実施の形態におけるフルブリッジ構成とハーフブリッジ構成の場合の動作を図２を参照しながら説明する。図２（ａ）は本発明の実施の形態における半導体素子の駆動方法を説明するためのブロック図であり、８は半導体素子４ａ１，４ａ２，４ｂ１，４ｂ２の制御端子へ駆動信号を出力する半導体駆動回路である。図２（ｂ）は半導体駆動回路８が出力する駆動信号のタイミングチャートであり、▲１▼は半導体素子４ａ１，４ｂ２へ入力される駆動信号、▲２▼は半導体素子４ａ２，４ｂ１へ入力される駆動信号であり、図中のｏｎ，ｏｆｆは駆動信号がそのレベルのときに半導体素子がｏｎ（導通），ｏｆｆ（非導通）することを示す。
【００２５】
半導体駆動回路８が、半導体素子４ａ１，４ｂ２に▲１▼の駆動信号を入力し、半導体素子４ａ２，４ｂ１へ▲２▼の駆動信号を入力することで、半導体素子４ａ１と半導体素子４ｂ２とが同時に導通・非導通、半導体素子４ａ２と半導体素子４ｂ１とが同時に導通・非導通となり、半導体素子４ａ１，４ｂ２と半導体素子４ａ２，４ｂ１とが交互に導通する。
【００２６】
図４（ａ）に示されるように、低い方の電圧が入力される時のフルブリッジ構成では、二つの半導体パッケージ４ａと４ｂにある四つの半導体素子４ａ１，半導体素子４ａ２，半導体素子４ｂ１および半導体素子４ｂ２が全部使用されるので、図２（ｂ）に示す動作タイミングチャートの通り動作する。
【００２７】
一方、ハーフブリッジ構成では、二つの半導体パッケージ４ａと半導体パッケージ４ｂからそれぞれ一つの半導体素子を使用し、図２（ｂ）に示す動作タイミングチャートの通り動作させるためには、図１のように半導体素子４ａ１と半導体素子４ｂ１とを使用するか、あるいは半導体素子４ａ２と半導体素子４ｂ２とを使用しなければならない。なお、この場合に使用される半導体素子４ａ１と半導体素子４ｂ１、あるいは半導体素子４ａ２と半導体素子４ｂ２は、フルブリッジ構成時には同時に導通していない。このように構成することで、ハーフブリッジ構成およびフルブリッジ構成のいずれにおいても、同一の半導体駆動信号を使用することができるので、半導体駆動回路８の構成が簡単となる。
【００２８】
以上のように本実施の形態によれば、ハーフブリッジ構成時に二つの半導体パッケージ４ａと半導体パッケージ４ｂからそれぞれ一つの半導体素子を使用することで、図４（ｂ）に示す従来の主回路構成と比較して、半導体素子の発熱が二つの半導体パッケージ４ａと４ｂに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、メイントランス５を図５のように一次側の巻線を二つにする必要がないため、メイントランス５の大型化も防止できる。
【００２９】
さらに、本実施の形態では、ハーフブリッジ構成において、フルブリッジ構成時に同時に導通しない半導体素子４ａ１と半導体素子４ｂ１、あるいは半導体素子４ａ２と半導体素子４ｂ２を使用することで、前述のように半導体駆動回路８の構成が簡単となる。なお、ハーフブリッジ構成において、半導体素子４ａ１と半導体素子４ｂ２、あるいは半導体素子４ａ２と半導体素子４ｂ１を使用して半導体パッケージにおける温度上昇を低減することもできるが、この場合、使用する二つの半導体素子を交互に導通させるために、フルブリッジ構成時と異なる駆動信号を用いなければならなくなる。
【００３０】
図３に本発明の実施の形態におけるアーク溶接機を示すブロック図である。図３において、１０は切換手段であり、その他図１と対応する部分には同一符号を付している。なお、図３では、半導体駆動回路８は図示されていないが、図２に示されたように半導体駆動回路８はフルブリッジ構成およびハーフブリッジ構成のいずれの場合も半導体素子４ａ１，４ａ２，４ｂ１，４ｂ２の制御端子に接続されたままである。したがって、ハーフブリッジ構成の場合に、半導体駆動回路８は、ハーフブリッジ構成に使用される二つの半導体素子に対してフルブリッジ構成時と同一の駆動信号を供給するが、ハーフブリッジ構成に使用されない二つの半導体素子に対しても駆動信号を供給している。
【００３１】
前述したアーク溶接機の主回路を実現するために、本実施の形態のアーク溶接機は、切換手段１０を設け、この切換手段１０により、整流部２と、平滑コンデンサ３ａおよび平滑コンデンサ３ｂと、半導体素子４ａ１，半導体素子４ａ２，半導体素子４ｂ１および半導体素子４ｂ２と、メイントランス５とを、フルブリッジ構成の場合には例えば図４（ａ）と等価な回路となるように接続し、ハーフブリッジ構成の場合は例えば図１と等価な回路となるように接続するというように、接続を切り換えるようにしている。切換手段１０の動作は以下の通りである。
【００３２】
すなわち、ほぼ倍数関係にある二つの入力電圧の低い方の電圧が入力された時に、切換手段１０は整流部２の出力を受け、その出力を平滑部３に入力し、さらに平滑部３の出力を、半導体パッケージ４ａ，４ｂにある四つの半導体素子４ａ１，半導体素子４ａ２，半導体素子４ｂ１および半導体素子４ｂ２からなるフルブリッジに入力する。さらに、フルブリッジの出力をメイントランス５に入力して溶接に供する。この場合、前述したように平滑部３にある二つの平滑コンデンサ３ａと平滑コンデンサ３ｂは図４（ａ）のように直列接続でもよいが、並列接続でもよい。
【００３３】
一方、高い方の電圧が入力された時に、切換手段１０は整流部２の出力を受け、その出力を平滑部３と半導体パッケージ４ａ，４ｂにあるそれぞれ一つの半導体素子からなるハーフブリッジに入力する。さらに、ハーフブリッジの出力をメイントランス５に入力して溶接に供する。この場合、ハーフブリッジ構成に使用する半導体素子として、フルブリッジ構成時に同時に導通しない半導体素子４ａ１と半導体素子４ｂ１、あるいは半導体素子４ａ２と半導体素子４ｂ２を使用することにより、前述のように半導体駆動回路８（図２）の構成が簡単になる。
【００３４】
以上のように構成するアーク溶接機では、一次側の巻線を二つにする必要がなくメイントランス５の大型化を防止できるとともに、高い方の電圧が入力された時のハーフブリッジ構成における半導体パッケージの温度上昇を低減できる。
【００３５】
なお、上記の実施の形態において、三相入力部１に入力される高い方の電圧（第２の電圧）が、低い方の電圧（第１の電圧）の１．８〜２．２倍の範囲であれば、前述の効果を得ることができる。
【００３６】
【発明の効果】
以上のように本発明によれば、第１の電圧と第１の電圧のほぼ２倍の第２の電圧との二つの入力電圧を必要に応じて切り換えるアーク溶接機において、第２の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際、第１および第２の二つの半導体パッケージからそれぞれ一つの半導体素子を使用することで、半導体素子の発熱が二つの半導体パッケージに分散されるため、一つの半導体パッケージにおける発熱量が約二分の一になり、半導体パッケージにおける温度上昇を低減することができる。また、トランスの大型化も防止できる。
【００３７】
さらに、第２の電圧を入力電圧としてハーフブリッジ構成を含む主回路を構成する際に使用される二つの半導体素子に、入力電圧として第１の電圧を入力する際に導通・非導通のタイミングが異なる関係にある半導体素子を用いることにより、その２つの半導体素子を第１の電圧を入力電圧としてフルブリッジ構成を含む主回路を構成する際と同じように動作させればよいため、半導体素子を制御する半導体駆動回路の構成が簡単になる。
【００３８】
また、第２の電圧が第１の電圧の１．８〜２．２倍の範囲であれば、前述の効果を得ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態におけるアーク溶接機の主回路を示すブロック図。
【図２】本発明の実施の形態における半導体素子の駆動方法を説明するためのブロック図および駆動信号波形図。
【図３】本発明の実施の形態におけるアーク溶接機を示すブロック図。
【図４】  従来のアーク溶接機の主回路を示すブロック図。
【図５】  他の従来のアーク溶接機の主回路を説明するための図。
【符号の説明】
１    三相入力部
２    整流部
３    平滑部
３ａ    平滑コンデンサ
３ｂ    平滑コンデンサ
４ａ    半導体パッケージ
４ｂ    半導体パッケージ
４ａ１    半導体素子
４ａ２    半導体素子
４ｂ１    半導体素子
４ｂ２    半導体素子
５    メイントランス
８    半導体駆動回路
１０    切換手段
【図１】
0004357667.tif 000002
【図２】
0004357667.tif 000003
【図３】
0004357667.tif 000004
【図４】
0004357667.tif 000005
【図５】
0004357667.tif 000006