(57)【特許請求の範囲】
【請求項１】
電圧を印加することによって充放電対象キャパシタンスを充放電する充放電装置であって、
共通導体に一端子が結合された電気的エネルギ回収用の回収用キャパシタと、
前記回収用キャパシタの他端子に一端子が結合された補償用キャパシタと、
前記補償用キャパシタの他端子と前記充放電対象キャパシタンスとの間に接続された第１のスイッチと、
前記補償用キャパシタの前記一端子と前記充放電対象キャパシタンスとの間に接続された第２のスイッチと、
前記回収用キャパシタの前記他端子と前記第１のスイッチとの間に前記補償用キャパシタと並列に接続された第１の定電圧源と、
前記充放電対象キャパシタンスに第３のスイッチを介して接続された第２の定電圧源と、
前記補償用キャパシタの他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第１のスイッチをターンオンすることにより前記第１のスイッチと共振インダクタを介して前記充放電対象キャパシタンスを充電する第１の経路形成手段と、
前記回収用キャパシタの前記他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第２のスイッチをターンオンすることにより前記第２のスイッチと共振インダクタを介して前記充放電対象キャパシタンスを放電させて前記回収用キャパシタに電気的エネルギを回収する第２の経路形成手段とを備え、
前記第１の経路形成手段により前記充放電対象キャパシタンスに供給する電圧値を、前記第２の定電圧源が供給する電圧値まで立ち上げたタイミングで前記第３のスイッチをターンオンすることを特徴とする充放電装置。
【請求項２】
前記第２の経路形成手段に関連して設けられた前記インダクタは、前記第１の経路形成手段に関連して設けられた前記インダクタより大きいインダクタンスを有することを特徴とする、請求項１に記載の充放電装置。
【請求項３】
前記充放電対象キャパシタンスが、表示画面を構成する１つ以上のセルで構成されることを特徴とする、請求項１または２に記載の充放電装置を含む表示装置。
【請求項４】
電気的エネルギ回収用の回収用キャパシタから画面を構成するセルへ電荷を移動させる充電と、前記セルから前記回収用キャパシタへ電荷を移動させる電力回収を行うプラズマ・ディスプレイ・パネルであって、
共通導体に一端子が結合された電気的エネルギ回収用の回収用キャパシタと、
前記回収用キャパシタの他端子に一端子が結合された補償用キャパシタと、
前記補償用キャパシタの他端子と前記充放電対象キャパシタンスとの間に接続された第１のスイッチと、
前記補償用キャパシタの前記一端子と前記充放電対象キャパシタンスとの間に接続された第２のスイッチと、
前記回収用キャパシタの前記他端子と前記第１のスイッチとの間に前記補償用キャパシタと並列に接続された第１の定電圧源と、
前記充放電対象キャパシタンスに第３のスイッチを介して接続された第２の定電圧源と、
前記補償用キャパシタの他端子に一端子が結合され、前記充放電対象キャパシタンスに他端子が結合され、前記第１のスイッチをターンオンすることにより前記第１のスイッチと共振インダクタを介して前記セルを充電する第１の経路形成手段と、
前記回収用キャパシタの前記他端子に一端子が結合され、前記セルに他端子が結合され、前記第２のスイッチをターンオンすることにより前記第２のスイッチと共振インダクタを介して前記セルを放電させて前記回収用キャパシタに電気的エネルギを回収する第２の経路形成手段とを備え、
前記第１の経路形成手段により前記充放電対象キャパシタンスに供給する電圧値を、前記第２の定電圧源が供給する電圧値まで立ち上げたタイミングで前記第３のスイッチをターンオンすることを特徴とする、プラズマ・ディスプレイ・パネル。
【請求項５】
前記第２の経路形成手段に関連して設けられた前記インダクタは、前記第１の経路形成手段に関連して設けられた前記インダクタより大きいインダクタンスを有することを特徴とする、請求項４に記載のプラズマ・ディスプレイ・パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＤＰ（プラズマ・ディスプレイ・パネル）の駆動に関し、特に、ＰＤＰの表示電極に電圧を印加しその表示電極間の容量に蓄積された電気的エネルギを回収する回路に関する。
【背景技術】
【０００２】
ＰＤＰの対をなす表示電極間にサステイン・パルス電圧を印加することによってその表示電極間の容量（キャパシタンス）に電荷すなわち電気的エネルギが蓄積される。その電気的エネルギを回収用キャパシタを用いて回収する技術が知られている。そのキャパシタに回収された電気的エネルギは、次の表示電極間へのサステイン・パルス電圧の印加に用いられる。【０００３】
１９９８年６月２日付けで公開された特開平１０−１４９１３５号公報（Ａ）の分割出願の２００４年１０月１４日付けで公開された特開２００４−２８７４６６号公報（Ａ）には、表示装置の駆動回路が記載されている。この駆動回路は、Ｘ電極群とＹ電極群にそれぞれ、リアクトルと、１対のダイオードと、１対の第６のスイッチと、コンデンサとからなる電力回収回路は２４を設け、維持駆動回路の正・負の電圧の立ち上がる以前に、上記一対の第６のスイッチの一方を導通してリアクトルにコンデンサから電流エネルギを蓄え、電圧の立ち上がり時にリアクトルに蓄えられた電流エネルギを加算してコンデンサから充電を行うようにする。
【特許文献１】特開２００４−２８７４６６号公報
【０００４】
１９９９年１月２２日付けで公開された特開平１１−１５４２６号公報（Ａ）には、容量負荷駆動回路が記載されている。この駆動回路では、容量負荷の一端は接地され、他端はインダクタが接続されている。インダクタには、スイッチ素子とダイオードとの直列回路と、スイッチ素子とダイオードとの直列回路との並列回路が接続され、この並列回路には電力回収用のコンデンサが接続されている。容量負荷には２つのスイッチ素子が接続され、一方のスイッチ素子には正電源と負電源とを切り替えるスイッチ素子が接続されている。コンデンサには、正電源と負電源とを切り替えるスイッチ素子が接続されている。
【特許文献２】特開平１１−１５４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
回収された電気的エネルギを蓄積している回収用キャパシタによってサステイン・パルスをインダクタを介してＰＤＰの表示電極に印加すると、サステイン・パルスの立ち上がり時間は長くなる傾向がある。そのインダクタは、表示電極に共振的に電気的エネルギを供給するために所要の大きさのインダクタンスを必要とする。そのインダクタのインダクタンスを小さくすると電気的エネルギの回収効率が低下する。【０００６】
発明者たちは、ＰＤＰの駆動において、表示電極に印加されるパルスの立ち上がり時間を長くすることなく、電気的エネルギの回収効率を高くすることが望ましい、と認識した。【０００７】
本発明の目的は、ＰＤＰ等において知られている容量性負荷に蓄積された電気的エネルギの回収効率を高くすることである。【０００８】
本発明の別の目的は、短い立ち上がり時間のパルスをキャパシタンスに印加する回路を実現することである。【０００９】
本発明のさらに別の目的は、ＰＤＰ等において知られている容量性負荷へのパルス印加の開始から放電までの遅延を短くすることである。【００１０】
本発明のさらに別の目的は、ＰＤＰ等において知られている容量性負荷へ印加するパルスの幅を小さくすることである。
【課題を解決するための手段】
【００１１】
本発明の特徴によれば、充放電装置は、電圧を印加することによって充放電対象キャパシタンス（容量性負荷）を充放電するものであり、共通導体に一端子が結合された電気的エネルギ回収用の回収用キャパシタと、その回収用キャパシタの他端子に一端子が結合された補償用キャパシタと、その補償用のキャパシタの他端子に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、共振インダクタを介してその充放電対象キャパシタンスを充電する第１の経路形成手段と、その回収用キャパシタのその他端子に一端子が結合され、その充放電対象キャパシタンスに他端子が結合され、共振インダクタを介してその充放電対象キャパシタンスを放電させてその回収用キャパシタに電気的エネルギを回収する第２の経路形成手段と、を具えている。【００１２】
また、本発明は、上述の装置の構成を含む表示装置およびプラズマ・ディスプレイ・パネルに関する。【００１３】
また、本発明は、上述の装置の機能を実現する充放電の方法に関する。
【発明の効果】
【００１４】
本発明によれば、電気的エネルギの回収効率を高くすることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態を、図面を参照して説明する。図面において、同様の構成要素には同じ参照番号が付されている。【００１６】
図１は、本発明の実施形態による、典型例の表示装置６０の構成を示している。表示装置６０は、ｎ×ｍ個のセルからなる表示面を有する３電極面放電型のＰＤＰ１０と、セルを選択的に発光させるためのドライブ・ユニット５０とを具えており、例えばテレビジョン受像機、コンピュータ・システムのモニタ等に利用される。【００１７】
ＰＤＰ１０では、表示放電を生じさせるための電極対を構成する表示電極ＸおよびＹ（Ｘ１，Ｙ１，．．．Ｘｊ，Ｙｊ，．．．Ｘｍ，Ｙｍ）が平行に配置され、これら表示電極ＸおよびＹと直交するようにアドレス電極Ａ（Ａ１，．．．Ａｉ，．．．Ａｍ）が配置されている。表示電極Ｘはサステイン（維持）電極であり、表示電極Ｙはスキャン（走査）電極である。表示電極ＸおよびＹは、典型的には画面の行方向または水平方向に延び、アドレス電極Ａは列方向または垂直方向に延びている。【００１８】
ドライブ・ユニット５０は、ドライバ制御回路５１、データ変換回路５２、電源回路５３、Ｘ電極ドライバ回路またはＸドライバ回路６１、Ｙ電極ドライバ回路またはＹドライバ回路６４、およびアドレス電極ドライバ回路またはＡドライバ回路６８を含んでおり、場合によってＲＯＭを含み得る集積回路の形態で実装される。ドライブ・ユニット５０には、ＴＶチューナまたはコンピュータのような外部装置からＲ，ＧおよびＢの３原色の発光強度を示すフィールド・データＤｆが各種の同期信号とともに入力される。フィールド・データＤｆはデータ変換回路５２の中のフィールドメモリに一時的に記憶される。データ変換回路５２は、フィールド・データＤｆを階調表示のためのサブフィールド・データＤｓｆに変換してＡドライバ回路６８に供給する。サブフィールド・データＤｓｆは、１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフィールドＳＦにおける各セルの発光の要否を表す。【００１９】
Ｘドライバ回路６１は、ＰＤＰ表示面を構成する複数のセルの壁電圧を均等にするために表示電極Ｘに初期化のための電圧を印加するリセット回路６２と、セルに表示放電を生じさせるために表示電極Ｘにサステイン・パルスを印加するサステイン回路６３とを含んでいる。Ｙドライバ回路６４は、表示電極Ｙに初期化のための電圧を印加するリセット回路６５と、アドレッシングにおいて表示電極Ｙにスキャンパルスを印加するスキャン回路６６と、セルに表示放電を生じさせるために表示電極Ｙにサステイン・パルスを印加するサステイン回路６７とを含んでいる。Ａドライバ回路６８は、表示データに応じてサブフィールド・データＤｓｆによって指定されたアドレス電極Ａにアドレスパルスを印加する。【００２０】
ドライバ制御回路５１は、パルス電圧の印加およびサブフィールド・データＤｓｆの転送を制御する。電源回路５３はユニット内の所要部分に駆動電力を供給する。【００２１】
１つのピクチャ（画面）は典型的には１フレーム期間で構成されており、インターレース型走査では１フレームが２つのフィールドで構成され、プログレッシブ型走査では１フレームが１つのフィールドで構成されている。ＰＤＰ１０による表示では、２値の発光制御によってカラー再現を行うために、典型的にはそのような１フィールド期間の入力画像の時系列の１つのフィールドＦを所定数ｑのサブフィールドＳＦに分割する。典型的には、各フィールドＦをｑ個のサブフィールドＳＦの集合に置き換える。しばしば、これらサブフィールドＳＦに順に２0，２1，２2，．．．２q-1等の異なる重みを付けて各サブフィールドＳＦの表示放電の回数を設定する。サブフィールド単位の発光／非発光の組合せでＲ，ＧおよびＢの各色毎にＮ（＝１＋２1＋２2＋．．．＋２q-1）段階の輝度設定を行うことができる。このようなフィールド構成に合わせてフィールド転送周期であるフィールド期間Ｔｆをｑ個のサブフィールド期間Ｔｓｆに分割し、各サブフィールドＳＦに１つのサブフィールド期間Ｔｓｆを割り当てる。さらに、サブフィールド期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および発光のための表示期間ＴＳに分ける。典型的には、リセット期間ＴＲおよびアドレス期間ＴＡの長さはどのサブフィールドでも一定であるのに対し、表示期間ＴＳにおけるパルス数は輝度の重みが大きいほど多く、表示期間ＴＳの長さは輝度の重みが大きいほど長い。この場合、サブフィールド期間Ｔｓｆの長さも、該当するサブフィールドＳＦの輝度の重みが大きいほど長い。【００２２】
図２は、本発明の実施形態による、Ｘドライバ回路６１、Ｙドライバ回路６４およびＡドライバ回路６８の出力駆動電圧波形の概略的な駆動シーケンスを例示している。なお、図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。【００２３】
リセット期間ＴＲ、アドレス期間ＴＡおよびサステイン期間ＴＳの順序は、ｑ個のサブフィールドＳＦにおいて同じであり、駆動シーケンスはサブフィールドＳＦ毎に繰り返される。各サブフィールドＳＦのリセット期間ＴＲにおいては、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１と正極性のパルスＰｒｘ２とを順に印加し、全ての表示電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパルスＰｒｙ２とを順に印加する。パルスＰｒｘ１、Ｐｒｙ１およびＰｒｙ２は微小放電が生じる変化率で振幅が漸増する鈍波パルスまたはランプ波形である。最初に印加されるパルスＰｒｘ１およびＰｒｙ１は、前サブフィールドＳＦにおける発光／非発光に係わらず全てのセルに同一極性の適当な壁電圧を生じさせるために印加される。適度の壁電荷が存在するセルにパルスＰｒｘ２およびＰｒｙ２を印加することにより、壁電圧を放電開始電圧とパルス振幅との差に相当する値に調整することができる。セルに加わる駆動電圧は、表示電極ＸおよびＹに印加されるパルスの振幅の差を表す合成電圧である。【００２４】
アドレス期間ＴＡにおいては、発光させるセルのみに発光維持に必要な壁電荷を形成する。全ての表示電極Ｘおよび全ての表示電極Ｙを所定電位にバイアスした状態で、行選択期間（１行分のスキャン時間）毎に選択行に対応した表示電極Ｙに負極性のスキャンパルス−Ｖｙを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極ＡのみにアドレスパルスＶａｄを印加する。つまり、選択行ｊのｍ列分のサブフィールド・データＤｓｆに基づいてアドレス電極Ａ１〜Ａｍの電位を２値制御する。選択セルでは表示電極Ｙとアドレス電極Ａとの間の放電が生じる。そのアドレス放電がトリガとなって、その後の表示電極Ｘ−Ｙ間の面放電が生じる。【００２５】
サステイン期間ＴＳにおいては、最初に全ての表示電極Ｙに対して所定極性（図の例では正極性）のサステイン・パルスＰｓを印加する。その後、表示電極Ｘと表示電極Ｙとに対して交互にサステイン・パルスＰｓを印加する。サステイン・パルスＰｓの振幅は維持電圧Ｖｓである。サステイン・パルスＰｓの印加によって、所定の壁電荷が残存するセルにおいて面放電が生じる。サステイン・パルスＰｓの印加回数は、上述したようにサブフィールドＳＦの重みに対応する。なお、サステイン期間ＴＳ全体にわたって不要な対向放電を防止するために、アドレス電極Ａをサステイン・パルスＰｓと同極性の電圧Ｖａｓにバイアスする。【００２６】
図１において、各１対の表示電極ＸｊとＹｊで形成されるキャパシタは容量Ｃを有する。図１のサステイン回路６７および６８によって各１対の表示電極ＸｊとＹｊの間に図２の２つの系列のサステイン・パルスＰｓの電圧Ｖｓがそれぞれ印加される。【００２７】
図３Ａは、サステイン回路６７および６８に用いられる、電気的エネルギ回収すなわち電力回収機能を有する通常のパルス電力供給および回収回路１１と、クランプ回路１４とを示している。図３Ｂは、図３Ａのパルス電力供給および回収回路１１とクランプ回路１４のスイッチＳＷ１〜ＳＷ４の状態と、パルス印加時のパネル容量Ｃｐおよび回収用キャパシタＣｒの両端間の電圧ＶCpおよびＶCrの変化とを示している。パネル容量Ｃｐは、１対または複数対の表示電極ＸおよびＹの間に形成され、例えば１００ｎＦのオーダの容量Ｃｐを有する。【００２８】
図３Ａにおいて、パルス電力供給および回収回路１１は、複数対の表示電極ＸおよびＹの間の容量Ｃｐより充分大きい容量Ｃｒ（例えばＣｐの１００倍以上）を有し一方の端子が接地された電力回収用キャパシタＣｒと、キャパシタＣｒに直列にそれぞれの一方の端子がスイッチＳＷ１およびＳＷ３をそれぞれ介して互いに逆極性で並列に接続されたダイオードＤ１およびＤ２と、ダイオードＤ１およびＤ２の他端子の接続点に一端子が接続され他端子が容量Ｃｐの１対または複数対の表示電極の各対の一方（ＸまたはＹ）に内在する電極抵抗Ｒを介して接続された共振インダクタＬと、を含んでいる。クランプ回路１４は、共振インダクタＬの他端子とその電極抵抗Ｒとの接続点にスイッチＳＷ２を介して接続された所定の電圧Ｖｓの定電圧源Ｖｓを含み、その接続点をスイッチＳＷ４を介して接地点ＧＮＤに接続する。【００２９】
図３Ａおよび３Ｂを参照すると、最初にキャパシタＣｒに概ね電圧Ｖｓ／２の電荷が蓄積されており、複数の表示電極間の容量であるパネル容量Ｃｐには電荷が蓄積されていないものとする。従って、パネル容量Ｃｐにおける電圧ＶCpの値はゼロ（０）である。パルスＰｓの立ち上がりの開始において、スイッチＳＷ１がターンオンすると、キャパシタＣｒからスイッチＳＷ１、ダイオードＤ１および共振インダクタＬを介してパネル容量Ｃｐに供給電流が流れ、電荷ｑ〜ＣＶｓがパネル容量Ｃｐに蓄積され、パネル容量Ｃｐの電圧ＶCpが上昇し、パルスＰｓの立ち上がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖｐｍａｘに達したとき、クランプ回路１４のスイッチＳＷ２がターンオンされる。そのピーク電圧Ｖｐｍａｘは電圧Ｖｓより僅かに低い。クランプ回路１４の電圧源Ｖｓは、パネル容量Ｃｐの電圧を電圧Ｖｓにクランプし、パネル容量Ｃｐを電圧Ｖｓに維持する。クランプ回路１４はパネル容量Ｃｐの電圧ＶCpを所定の電圧Ｖｓになるように補償する。その後、サステイン放電が生じ、スイッチＳＷ１およびＳＷ２がターンオフされる。【００３０】
パルスＰｓの立ち下がりの開始において、スイッチＳＷ３がターンオンされると、パネル容量Ｃｐから共振インダクタＬ、ダイオードＤ２およびスイッチＳＷ２を介して回収用キャパシタＣｒに還流電流が流れ、電荷ｑ〜ＣＶｓが回収用キャパシタＣｒに追加的に蓄積され、パネル容量Ｃｐの電圧が下降し、パルスＰｓの立ち下がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖｐｍｉｎに達したとき、スイッチＳＷ４がターンオンされ、クランプ回路１４の接地点ＧＮＤは、パネル容量Ｃｐの電圧ＶCpを接地電位ＧＮＤまたは０Ｖにクランプする。そのピーク電圧Ｖｒｍｉｎは接地電位ＧＮＤまたは０Ｖより僅かに高い。このようにして、回収用キャパシタＣｒからパネル容量Ｃｐに供給された電荷すなわち電力の大部分が回収される。【００３１】
図４は、パネル容量Ｃｐの両端間のパルスＰｓの電圧ＶCpのより詳しい通常の波形を示している。この波形では、実効的パルス立ち上がり時間Ｔｅｒの期間において、最初のパルスＰｓの立ち上がり時間Ｔｒｍにおいて電力回収用キャパシタＣｒによって表示電極ＸおよびＹ間のパネル容量Ｃｐの電圧ＶCpが接地電位ＧＮＤ＝０Ｖからクランプ電位Ｖｓより幾分か低いピーク電圧Ｖｐｍａｘに上昇し、クランプ立ち上がり時間Ｔｒｃにおいてクランプ回路１４によってクランプ電位Ｖｓにクランプされて電位Ｖｓに維持される。【００３２】
次に、パルス電力供給および回収回路１１およびクランプ回路１４による、１つのパルスＰｓについての消費電力または単位時間当たり仕事量を求める。電力を回収しない場合のクランプ電圧ＶｓによるパルスＰｓに対する消費電力Ｗ0はＷ0＝ＣｐＶｓ2であり、電力を回収する場合のクランプ電圧ＶｓによるパルスＰｓに対する消費電力ＷｓはＷｓ＝Ｃｐ（Ｖｓ−Ｖｐｍａｘ）Ｖｓであり、電力を回収する場合の電力回収用キャパシタＣｒによるパルスＰｓに対する消費電力ＷｒはＷｒ＝ＣｐＶｐｍａｘＶｓである。この場合の電力回収効率ηは次の式で表される。【００３３】
【数１】
0004357564.tif 000002
【００３４】
パネル容量Ｃｐの電圧ＶCpは次の式で表される。【００３５】
【数２】
0004357564.tif 000003
【００３６】
【数３】
0004357564.tif 000004
【００３７】
【数４】
0004357564.tif 000005
【００３８】
回収用キャパシタＣｒの安定電圧Ｖｏは、Ｖｏ＝Ｖｓ／２である。【００３９】
パルスＰｓの実効的立ち上がり時間Ｔｅｒは、定電圧源Ｖｓによるクランプ立ち上がり時間Ｔｒｃ＝２．２ＣｐＲを加えると、Ｔｅｒ＝Ｔｒｍ＋Ｔｒｃ＝Ｔｒｍ＋２．２ＣｐＲで表される。例えば、Ｖｓ＝２００Ｖ、Ｒ＝０．５Ω、Ｌ＝２００ｎＨ、Ｃｐ＝１００ｎＦの場合、回収効率η＝７８．４％、回収用キャパシタＣｒの電圧ＶCrによる立ち上がり時間Ｔｒｍ＝約４５０ｎｓ、クランプ立ち上がり時間Ｔｒｃ＝約１１０ｎｓ、実効的立ち上がり時間Ｔｅｒ＝約５６０ｎｓとなる。【００４０】
図５Ａは、本発明の第１の実施形態による、容量Ｃｐを有する１対または複数対の表示電極ＸおよびＹにパルスＰｓの電圧Ｖｓを印加するパルス電圧印加回路６０２を示している。パルス電圧印加回路６０２は、パルスＰｓの立ち上がりにおいて電力を供給しその立ち下がりにおいて電力を回収するパルス電力供給および回収回路１２と、表示電極ＸおよびＹの間の電圧ＶCpを所定の電圧Ｖｓおよび０Ｖにクランプするクランプ回路１４と、パルス電力供給および回収回路１２およびクランプ回路１４におけるスイッチＳＷ１〜ＳＷ４のオン／オフ動作を制御する信号を発生する制御信号発生回路１６と、を含んでいる。スイッチＳＷ１〜ＳＷ４はトランジスタであってもよい。【００４１】
図５Ａにおいて、パルス電力供給および回収回路１２は、一方の端子が接地点ＧＮＤすなわち共通導体電位に結合された電力回収用キャパシタＣｒと、キャパシタＣｒに直列にキャパシタＣｒの一方の端子に負極の一端子が結合された定電圧Ｖａ／２の補償用電圧源Ｖｃｍと、キャパシタＣｒに直列に且つ電圧源Ｖｃｍに並列に結合された補償用キャパシタＣａと、電圧源Ｖｃｍの他端子に直列に結合されかつ経路１を形成するように電圧源Ｖｃｍの他方の端子にスイッチＳＷ１を介してアノード（陽極）端子が結合されたダイオードＤ１と、キャパシタＣｒに直列に結合されかつ補償用キャパシタＣａおよびダイオードＤ１と並列に経路２を形成するようにキャパシタＣｒの他端子と補償用キャパシタＣａの一端子の接続点にスイッチＳＷ２を介してカソード（陰極）端子が結合されたダイオードＤ２と、ダイオードＤ１およびＤ２の他端子の接続点に一端子が結合され他端子がパネル容量Ｃｐの１対または複数対の表示電極ＸおよびＹの各対の一方（ＸまたはＹ）に内在する電極抵抗Ｒを介して結合された共振インダクタＬと、を含んでいる。電力回収用キャパシタＣｒは、１対または複数対の表示電極ＸおよびＹの間のパネル容量Ｃｐより充分大きい容量Ｃｒを有する。回収用キャパシタＣｒは、典型的には電解キャパシタとフィルム・キャパシタの組合せからなる。スイッチＳＷ１とダイオードＤ１の配置は入れ替えてもよい。同様に、スイッチＳＷ３とダイオードＤ２の配置は入れ替えてもよい。【００４２】
クランプ回路１４は、共振インダクタＬの他端子とその電極抵抗Ｒとの接続点にスイッチＳＷ２を介して結合された所定の電圧Ｖｓの定電圧源Ｖｓを含み、その接続点をスイッチＳＷ４を介して接地点ＧＮＤに結合する。【００４３】
図５Ｂは、本発明の実施形態による、スイッチＳＷ１〜ＳＷ４を制御するための図５Ａの制御信号発生回路１６の制御信号ＣSW1〜ＣSW4のオン／オフの状態と、パルス印加時の表示電極キャパシタＣｐおよび回収用キャパシタＣｒの両端間の電圧ＶCpおよびＶCrの概略の波形を示している。【００４４】
図６は、図５Ａのパルス電圧印加回路６０４のパネル容量キャパシタＣｐの両端間のパルスＰｓの電圧ＶCpの波形を示している。この場合、パルスＰｓの電圧ＶCpの波形は、実効的立ち上がり時間Ｔｅｒ＝Ｔｒｍにおいて、立ち上がりピーク電圧Ｖ’ｐｍａｘがクランプ電圧Ｖｓと等しくなるように補償用電圧源Ｖｃｍの定電圧Ｖａが設定されており、立ち上がり部分に段差のない滑らかなパルス波形が形成される。【００４５】
図５Ａおよび５Ｂを参照すると、パルス電圧印加回路６０２において、図１の表示装置６０の電源を投入してキャパシタＣｒが充放電を繰り返した後の定常動作状態において、回収用キャパシタＣｒは概ね電圧Ｖｓ／２を有し、補償用キャパシタＣａは補償用電圧源Ｖｃｍによって充電されて電圧Ｖａを有し、パネル容量またはパネル容量Ｃｐには電荷が蓄積されていないものとする。従って、パネル容量Ｃｐにおける電圧ＶCpの値はゼロ（０）である。【００４６】
図５Ａ、５Ｂおよび６を参照すると、パルスＰｓの立ち上がりの開始のタイミングｔ１において、制御信号ＣSW1に従ってスイッチＳＷ１がターンオンすると、キャパシタＣｒから補償用キャパシタＣａ、スイッチＳＷ１、ダイオードＤ１および共振インダクタＬを介してパネル容量Ｃｐに供給電流が流れ、電荷ｑ≒ＣｐＶｓがパネル容量Ｃｐに蓄積され、パネル容量Ｃｐの電圧ＶCpが上昇し、パルスＰｓの立ち上がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖ’ｐｍａｘに達したとき、制御信号ＣSW2に従ってタイミングｔ２においてクランプ回路１４のスイッチＳＷ２がターンオンされる。そのピーク電圧Ｖｐｍａｘは電圧Ｖｓに実質的に等しい（Ｖ’ｐｍａｘ＝Ｖｓ）。定電圧源Ｖｃｍおよび補償用キャパシタＣａの電圧Ｖａの印加によって、電極抵抗Ｒによる電圧降下分である図４の電圧差Ｖｓ−Ｖｐｍａｘが補償され、図６ではピーク電圧Ｖ’ｐｍａｘ＝Ｖｓとなる。図４における電圧ＶCpがピーク電圧Ｖｐｍａｘに達してからさらに電圧Ｖｓに達するまでの遅延時間は存在しない。クランプ回路１４の電圧源Ｖｓは、サステイン放電が生じるタイミングｔ２とｔ３の間において、パネル容量Ｃｐの電圧ＶCpを電圧Ｖｓにクランプし、パネル容量Ｃｐの電圧ＶCpを電圧Ｖｓに維持する。サステイン放電の後、制御信号ＣSW1およびＣSW2に従ってスイッチＳＷ１およびＳＷ２がターンオフされる。【００４７】
パルスＰｓの立ち下がりの開始のタイミングｔ３において、制御信号ＣSW3に従ってスイッチＳＷ３がターンオンされると、パネル容量Ｃｐから共振インダクタＬ、ダイオードＤ２およびスイッチＳＷ３を介して回収用キャパシタＣｒに還流電流が流れ、電荷ｑ〜ＣｐＶｓが回収用キャパシタＣｒに蓄積され、パネル容量Ｃｐの電圧が下降し、パルスＰｓの立ち下がりが形成される。パネル容量Ｃｐの電圧ＶCpがピーク電圧Ｖ’ｐｍｉｎに達したとき、タイミングｔ４において制御信号ＣSW4に従ってスイッチＳＷ４がターンオンされる。そのピーク電圧Ｖ’ｐｍｉｎは接地電位ＧＮＤまたは０Ｖより僅かに高い。クランプ回路１４の接地点ＧＮＤは、パネル容量Ｃｐの電圧ＶCpを接地電位ＧＮＤまたは０Ｖにクランプする。このようにして、パネル容量Ｃｐに蓄積された電荷すなわち電力の大部分がキャパシタＣｒに回収される。その後、同様の動作が繰り返される。【００４８】
次に、１つのパルスＰｓについての消費電力を求める。電力を回収しない場合のクランプ電圧Ｖｓによる消費電力Ｗ0はＷ0＝ＣｐＶｓ2であり、電力を回収する場合のクランプ電圧Ｖｓによる消費電力ＷｓはＷｓ＝Ｃｐ（Ｖｓ−Ｖ’ｐｍａｘ）Ｖｓであり、電力を回収する場合の電圧源Ｖｃｍによる消費電力ＷａはＷａ＝ＣｐＶ’ｐｍａｘＶａで表される。この場合の回収効率η’は次の式で表される。【００４９】
【数５】
0004357564.tif 000006
【００５０】
回収用キャパシタＣｒと補償用キャパシタＣａの接続点における電気的エネルギの供給量と受け取り量は互いに等しいので、回収用キャパシタＣｒと補償用キャパシタＣａの接続点における安定電位Ｖ1、および補償用キャパシタＣａとスイッチＳＷ１の接続点における安定電位Ｖ2は、次の式で表される。【００５１】
【数６】
0004357564.tif 000007
【００５２】
ここで、電力回収時の立ち下がりピーク電圧Ｖ’ｐｍｉｎの立ち下がりの大きさＶｐｍａｘは次の式で表される。【００５３】
【数７】
0004357564.tif 000008
【００５４】
従って、図５Ａの回路１２の回収効率η’と図３Ａの従来技術の回路１１の回収効率ηとの比は、次の式で表される。【００５５】
【数８】
0004357564.tif 000009
【００５６】
従って、このパルス電力供給および回収回路１２および条件による回収効率η’は従来技術のパルス電力供給および回収回路１１の回収効率ηより僅かに低下するが、実効的立ち上がり時間Ｔｅｒは同じである。【００５７】
次に、立ち上がりピーク電圧Ｖ’ｐｍａｘとクランプ電圧Ｖｓが等しくなるように決定された補償用電源Ｖｃｍの定電圧Ｖａ／２に対する回収効率η’を考える。例えば、Ｖｓ＝２００Ｖ、Ｌ＝２００ｎＨ、Ｒ＝０．５Ω、Ｃｐ＝１００ｎＦについて、立ち上がりピーク電圧Ｖ’ｐｍａｘ＝Ｖｓを満たす定電圧Ｖａは、上述の式６よりＶａ＝約２７．５Ｖとなる。このとき、回収効率η’＝約７２．５％、実効的立ち上がり時間Ｔｅｒ＝Ｔｒｍ＋０＝約４５０ｎｓとなる。一方、図３Ａの従来技術のパルス電力供給および回収回路１１においてＬ＝４５０ｎｓとした場合、Ｌ＝約１１０ｎＨ、回収効率η＝７３．１％である。【００５８】
図７は、従来技術のパルス電力供給および回収回路１１と、立ち上がりピーク電圧Ｖｐ’ｍａｘとクランプ電圧Ｖｓが等しくなるように電源Ｖｃｍの定電圧Ｖａを設定した場合の、図５Ａのパルス電力供給および回収回路１２とによる、実効的立ち上がり時間Ｔｅｒに対する回収効率ηおよびη’の比較を示している。【００５９】
従って、図５Ａにおいて、立ち上がりピーク電圧Ｖ’ｐｍａｘ＝Ｖｓとなるように補償用電源Ｖｃｍを定電圧Ｖａとすることによって、回収効率η’およびが実効的立ち上がり時間Ｔｒｍが従来のものと同等であるにもかかわらず、段差のない滑らかな駆動波形を有するパルスＰｓを生成することができる。【００６０】
パルス電力供給および回収回路１２において、パルスＰｓが立ち上がり部分に段差がなく滑らかな波形を有する場合は、スイッチＳＷ２におけるスイッチング損失（ターンオン抵抗）がないので、図３Ａの従来技術のパルス電力供給および回収回路１１の回収効率ηより、実効的回収効率η’は高くなる。【００６１】
図８は、図５Ａのパルス電圧印加回路６０２を変形した本発明の第２の実施形態による、パネル容量Ｃｐを有する１対または複数対の表示電極ＸおよびＹにパルスＰｓの電圧Ｖｓを印加するパルス電圧印加回路６０４を示している。図８において、図５ＡのインダクタＬが異なるインダクタンスを有するそれぞれ経路１および２用のインダクタＬ１およびＬ２に置き換えられている。インダクタＬ１は図５ＡのインダクタＬと同じインダクタンスを有し、インダクタＬ２はインダクタＬ１より大きいインダクタンスを有する（Ｌ１＜Ｌ２）。インダクタＬ１はその一端子がダイオードＤ１のカソードに結合されて経路１の一部を形成し、インダクタＬ２はその一端子がダイオードＤ２のアノードに結合されて経路２の一部を形成し、インダクタＬ１とＬ２の他端子の接続点は表示電極ＸおよびＹの一方すなわちパネル容量Ｃｐに結合される。パルス電圧印加回路６０４のその他の構成は、図５Ａのパルス電圧印加回路６０２と同じである。【００６２】
図８において、パルス電力供給および回収回路１３は、図５Ａのパルス電力供給および回収回路１２と同様の、電力回収用キャパシタＣｒと、定電圧Ｖａの補償用電圧源Ｖｃｍと、補償用キャパシタＣａと、経路１を形成するように電圧源Ｖｃｍの他方の端子にスイッチＳＷ１を介してアノード端子が結合されたダイオードＤ１と、キャパシタＣｒに直列に結合されかつ補償用キャパシタＣａおよびダイオードＤ１と並列に経路２を形成するようにキャパシタＣｒの他端子と補償用キャパシタＣａの一端子の接続点にスイッチＳＷ２を介してカソード端子が結合されたダイオードＤ２と、を含み、経路１を形成するようにダイオードＤ１のカソード端子に一端子が結合され他端子がパネル容量Ｃｐの１対または複数対の表示電極ＸおよびＹの各対の一方（ＸまたはＹ）に内在する電極抵抗Ｒを介して結合された共振インダクタＬ１と、経路２を形成するようにダイオードＤ２のアノード端子に一端子が結合され他端子がパネル容量Ｃｐの１対または複数対の表示電極ＸおよびＹの各対の一方に内在する電極抵抗Ｒを介して結合された共振インダクタＬ２と、を含んでいる。共振インダクタＬ２のインダクタンスは、共振インダクタＬ１のインダクタンスより大きい（Ｌ２＞Ｌ１）。共振インダクタＬ２のインダクタンスは、立ち下がりピーク電圧Ｖ’ｐｍａｘ＝Ｖｓとなるように選択される。パルス電力供給および回収回路１３の他の構成は、図５Ａのパルス電力供給および回収回路１２と同様である。【００６３】
図９は、図８のパルス電圧印加回路６０４において、立ち下がりピーク電圧の大きさＶ’ｐｍａｘがクランプ電圧Ｖｓと等しく立ち下がりピーク電位Ｖ”ｍｉｎが共通導体電位ＧＮＤと等しくなるように電気的エネルギ回収経路２の共振インダクタＬ２のインダクタンスを設定した場合における、立ち上がりおよび立ち下がり部分に段差のない滑らかな波形を有するパルスＰｓを示している。【００６４】
パルス電圧印加回路６０４では、経路２のインダクタＬ２がインダクタＬ１より大きいインダクタンスを有するので、タイミングｔ３からピーク電圧Ｖ’ｐｍｉｎまでの立ち下がり時間は幾分か長くなるが、ピーク電圧の大きさが大きくなって、ピーク電圧Ｖ’ｐｍｉｎは接地電位ＧＮＤの０Ｖに達し、ピーク電圧Ｖ’ｐｍｉｎに達してから接地電位ＧＮＤに達するまでの遅延時間は存在しない。この場合、実効的立ち下がり時間Ｔｅｆは実効的立ち上がり時間Ｔｅｒより長くなる。【００６５】
次に、１つのパルスＰｓについての消費電力を求める。電力を回収しない場合のクランプ電圧Ｖｓによる消費電力Ｗ0はＷ0＝ＣｐＶｓ2であり、電力を回収する場合のクランプ電圧Ｖｓによる消費電力ＷｓはＷｓ＝０であり、電力を回収する場合の補償用キャパシタＣａによる消費電力ＷａはＷａ＝ＣｐＶ”ｐｍａｘＶａ＝ＣｐＶｓＶａである。この場合の回収効率η”は次の式で表される。【００６６】
【数９】
0004357564.tif 000010
【００６７】
補償用キャパシタＣａとスイッチＳＷ１の接続点における安定電位Ｖ1は、次の式で表される。【００６８】
【数１０】
0004357564.tif 000011
【００６９】
回収用キャパシタＣｒと補償用キャパシタＣａの接続点における安定電位Ｖ2は、Ｖ２の点におけるエネルギの出入りが等しいので、次の式で表される。【００７０】
【数１１】
0004357564.tif 000012
【００７１】
補償用キャパシタＣａの両端間における安定電圧Ｖａは次の式で表される。【００７２】
【数１２】
0004357564.tif 000013
【００７３】
図１０は、従来技術のパルス電圧印加回路１１と、立ち上がりピーク電圧Ｖ’ｐｍａｘとクランプ電圧Ｖｓが等しくなるように補償用電源Ｖｃｍの定電圧Ｖａを設定し、かつ立ち下がりピーク電位Ｖ’ｍｉｎが接地電位ＧＮＤと等しくなるように設定した場合の図８のパルス電圧印加回路１３による、実効的立ち上がり時間Ｔｅｒに対する回収効率ηおよびη”の比較を示している。図８のパルス電圧印加回路１３では、回収効率η”は、従来のパルス電圧印加回路１１の効率ηより高くなっている。【００７４】
従って、図８の第２の実施形態によれば、電気的エネルギの回収効率を増加させることができる上に、表示電極ＸおよびＹに印加するパルスＰｓの立ち上がり時間を短くすることができる。これによって、表示電極ＸおよびＹへのパルス印加の開始から放電までの遅延を短くでき、従って放電の発生を安定させることができる。また、表示電極ＸおよびＹに印加するパルスＰｓの幅を小さくすることができ、従って所定期間内により多数のパルスＰｓの位置を確保することによって表示装置６０の表示品質を向上させることができる。【００７５】
図１１Ａは、図６のパルスＰｓの変形であり、階段状の波形を有する別のパルスＰｓを示している。図１１Ｂは、図９のパルスＰｓの変形であり、階段状の波形を有するさらに別のパルスＰｓを示している。【００７６】
図１２は、図５Ａのパルス電圧印加回路６０２を変形した本発明のさらに別の実施形態による、パネル容量Ｃｐを有する２ブロックの表示電極対ＸおよびＹにそれぞれパルスＰｓの電圧Ｖｓを交互に印加するパルス電圧印加回路６０６を示している。【００７７】
図１２において、パルス電圧印加回路６０６は、パルスＰｓの立ち上がりにおいて電力を供給しその立ち下がりにおいて電力を回収するパルス電力供給および回収回路１２０と、表示電極ＸおよびＹの間の電圧ＶCpを所定の電圧Ｖｓおよび０Ｖにクランプするクランプ回路１４０と、パルス電力供給および回収回路１２０およびクランプ回路１４０におけるスイッチＳＷ１、ＳＷ２、．．．ＳＷ４’のオン／オフ動作を制御する信号を発生する制御信号発生回路１６０と、を含んでいる。パルス電力供給および回収回路１２０およびクランプ回路１４０は、補償用電源ＶｍおよびＶｍ’および補償用キャパシタＣａおよびＣａ’に関して対称である。【００７８】
パルス電力供給および回収回路１２０において、パネル容量Ｃｐに対してパネル容量Ｃｐ’が図５Ａの回収用キャパシタＣｒとして機能し、パネル容量Ｃｐ’に対してパネル容量Ｃｐが図５Ａの回収用キャパシタＣｒとして機能する。パネル容量Ｃｐに電気的エネルギを供給するための経路１を形成するように、パネル容量Ｃｐ’に結合されたインダクタＬ’と、ダイオードＤ２’と、並列に結合された補償用電圧源Ｖｃｍおよび補償用キャパシタＣａと、スイッチＳＷ１と、パネル容量Ｃｐに結合されたダイオードＤ１とが、直列に結合されている。また、パネル容量Ｃｐ’に電気的エネルギを供給するための経路２を形成するように、パネル容量Ｃｐに結合されたインダクタＬと、ダイオードＤ２と、並列に結合された補償用電圧源Ｖｃｍ’および補償用キャパシタＣａ’と、スイッチＳＷ１’と、パネル容量Ｃｐ’に結合されたダイオードＤ１’とが、直列に結合されている。【００７９】
クランプ回路１４０は、２組のクランプ回路、即ち、スイッチＳＷ２を介してパネル容量Ｃｐに結合された定電圧源Ｖｓ、スイッチＳＷ４を介してパネル容量Ｃｐに結合された接地電位ＧＮＤ、スイッチＳＷ２’を介してパネル容量Ｃｐ’に結合された定電圧源Ｖｓ、およびスイッチＳＷ４’を介してパネル容量Ｃｐ’に結合された接地電位ＧＮＤを含んでいる。【００８０】
以上、ＰＤＰについて説明したが、本発明は、これに限定されることなく、例えば、有機および無機ＥＬ、および電圧の印加により電荷を蓄積することで文字などを表示させる電子ペーパーにも適用可能である。【００８１】
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組み合わせること、その変形およびバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理および請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
【図面の簡単な説明】
【００８２】
【図１】図１は、本発明の実施形態による、典型例の表示装置の構成を示している。
【図２】図２は、本発明の実施形態による、Ｘドライバ回路、Ｙドライバ回路およびＡドライバ回路の出力駆動電圧波形の概略的な駆動シーケンスを例示している。
【図３】図３Ａは、サステイン回路に用いられる、電気的エネルギ回収すなわち電力回収機能を有する通常のパルス電力供給および回収回路と、クランプ回路とを示している。図３Ｂは、図３Ａのパルス電力供給および回収回路とクランプ回路のスイッチの状態と、パルス印加時の表示電極キャパシタおよび回収用キャパシタの両端間の電圧およびの変化とを示している。
【図４】図４は、パネル容量Ｃｐの両端間のパルスの電圧のより詳しい通常の波形を示している。
【図５Ａ】図５Ａは、本発明の実施形態による、パネル容量Ｃｐを有する１対または複数対の表示電極ＸおよびＹにパルス電圧を印加するパルス電圧印加回路を示している。
【図５Ｂ】図５Ｂは、本発明の実施形態による、スイッチを制御するための図５Ａの制御信号発生回路の制御信号のオン／オフの状態と、パルス印加時の表示電極キャパシタおよび回収用キャパシタの両端間の電圧およびの概略の波形を示している。
【図６】図６は、図５Ａのパルス電圧印加回路の表示電極キャパシタの両端間のパルスの電圧の波形を示している。
【図７】図７は、従来技術のパルス電力供給および回収回路と、立ち上がりピーク電圧とクランプ電圧が等しくなるように補償用電源の定電圧を設定した場合の、図５Ａのパルス電力供給および回収回路とによる、実効的立ち上がり時間に対する回収効率の比較を示している。
【図８】図８は、図５Ａのパルス電圧印加回路を変形した本発明の別の実施形態による、パネル容量Ｃｐを有する１対または複数対の表示電極にパルスの電圧を印加するパルス電圧印加回路を示している。
【図９】図９は、立ち下がりピーク電位が共通導体電位と等しくなるように電気的エネルギ回収経路の共振インダクタのインダクタンスを設定した場合における、立ち上がり部分に段差のない滑らかな波形を有するパルスを示している。
【図１０】図１０は、従来技術のパルス電圧印加回路と、立ち上がりピーク電圧とクランプ電圧が等しくなるように補償用電源の定電圧を設定し、かつ立ち下がりピーク電位が共通導体電位と等しくなるように設定した場合の図８のパルス電圧印加回路とによる、実効的立ち上がり時間に対する回収効率の比較を示している。
【図１１】図１１Ａは、図６のパルスの変形であり、階段状の波形を有する別のパルスを示している。図１１Ｂは、図９のパルスの変形であり、階段状の波形を有するさらに別のパルス示している。
【図１２】図１２は、図５Ａのパルス電圧印加回路を変形した本発明の別の実施形態による、２ブロックの表示電極対にそれぞれパルスの電圧を交互に印加するパルス電圧印加回路を示している。
【図１】
0004357564.tif 000014
【図２】
0004357564.tif 000015
【図３】
0004357564.tif 000016
【図４】
0004357564.tif 000017
【図５Ａ】
0004357564.tif 000018
【図５Ｂ】
0004357564.tif 000019
【図６】
0004357564.tif 000020
【図７】
0004357564.tif 000021
【図８】
0004357564.tif 000022
【図９】
0004357564.tif 000023
【図１０】
0004357564.tif 000024
【図１１】
0004357564.tif 000025
【図１２】
0004357564.tif 000026