(57)【特許請求の範囲】
【請求項１】
音声制御用ＣＰＵと、該音声制御用ＣＰＵからの制御指令に応じて音声合成を行って音声信号を出力する音源ＩＣとが同一基板上に配設された音声制御装置を備え、前記音声制御用ＣＰＵの出力端子が前記音源ＩＣのリセット端子に接続された遊技機において、
前記音声制御用ＣＰＵの電源電圧と前記音源ＩＣの電源電圧とを別系統とし、かつ前記音源ＩＣの電源電圧が、３端子レギュレータの出力電圧として生成される構成とし、
前記音声制御用ＣＰＵの入力端子に前記音源ＩＣの電源電圧を入力し、
前記音声制御用ＣＰＵの電源投入時に、前記音源ＩＣへリセット信号の出力をオンする第１ステップと、前記音源ＩＣの電源電圧が所定電圧に達しているか否かを監視する第２ステップと、前記音源ＩＣの電源電圧が所定電圧に達していない場合には前記第２ステップを繰り返し行う一方、前記音源ＩＣの電源電圧が所定電圧に達している場合には前記リセット信号の出力をオフする第３ステップとにより構成したリセット手段を前記音声制御用ＣＰＵに設けたことを特徴とする遊技機。
【請求項２】
音声制御用ＣＰＵと、該音声制御用ＣＰＵからの制御指令に応じて音声合成を行って音声信号を出力する音源ＩＣとが同一基板上に配設された音声制御装置を備え、前記音声制御用ＣＰＵの出力端子が前記音源ＩＣのリセット端子に接続された遊技機において、
前記音声制御用ＣＰＵの電源電圧と前記音源ＩＣの電源電圧とを別系統とし、かつ前記音源ＩＣの電源電圧が、３端子レギュレータの出力電圧として生成される構成とし、
前記音声制御用ＣＰＵの入力端子に前記音源ＩＣの電源電圧を入力し、
前記音声制御用ＣＰＵの電源投入後に、前記音源ＩＣの電源電圧が所定電圧に達しているか否かを監視する第１ステップと、前記音源ＩＣの電源電圧が所定電圧に達していない場合には前記第１ステップを繰り返し行う一方、前記音源ＩＣの電源電圧が所定電圧に達している場合には前記音源ＩＣへリセット信号の出力をオンする第２ステップと、前記リセット信号の出力をオンした時点から所定時間経過後に前記リセット信号の出力をオフする第３ステップとにより構成したリセット手段を前記音声制御用ＣＰＵに設けたことを特徴とする遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声制御用ＣＰＵと、該音声制御用ＣＰＵからの制御指令に応じて音声合成を行って音声信号を出力する音源ＩＣとが同一基板上に配設された音声制御装置を備え、音声制御用ＣＰＵの出力端子が音源ＩＣのリセット端子に接続された遊技機に関するものであって、特に、電源投入時のリセットに関する。
【０００２】
【従来の技術】
パチンコ遊技機に限らず遊技機には、遊技制御用のメイン制御装置の他に、遊技状況に応じた効果音を制御するための音声制御装置が配備されているものが多い。この音声制御装置は、音声制御用のＣＰＵ、ＲＯＭ、ＲＡＭ、通信用インタフェース等を１チップ内に実装させたＭＰＵ（以下、明細書では音声制御用ＣＰＵということにする）と、音声合成回路を含む音源ＩＣで構成したものが主流となっている。遊技状況に応じた効果音を制御する場合は、メイン制御装置から指令を音声制御用ＣＰＵに与え、応じて音声制御用ＣＰＵが制御指令を音源ＩＣに与えることで、音源ＩＣが与えられた指令に応じてメロディを奏でる。
【０００３】
上述の音声制御装置を用いる場合は、次の点を留意しなければならない。音源ＩＣはメロディを奏でるためのシーケンス機能を持つシステム化されているＩＣであるため、電源投入時に初期化（リセット）が必要である。
【０００４】
また、パチンコ機ではメインＣＰＵおよび複数のサブＣＰＵによって構成されているため、各ＣＰＵに供給する電源容量が多く必要とされ、その効率は無視できるものではない。そのため、一般的にスイッチングレギュレータが用いられている。また、同一基板内では共通化できる電源であればＣＰＵ以外のＩＣも共通とすることが望ましい。しかしながら、特に音声制御基板では共通可能な音源ＩＣであっても、共通化するスイッチングレギュレータの可聴音範囲の成分ノイズに対する配慮が欠けるとノイズ音が発生する場合が生じる。この場合、電源の十分な設計には工数もかかり、電源を共通化することは避けるべきであり、別に安定した電源を供給したほうがよい。
【０００５】
一方、電源容量の小さなパチンコ遊技場の島の電源設備では、同時に多数の台の電源を投入した場合、電源設備の容量が足りずにパチンコ機本体の電源電圧の立ち上がり鈍くなることがある。このような設備状況下で、音声制御用ＣＰＵの電源と音源ＩＣの電源とを別電源とした場合、音声制御用ＣＰＵと音源ＩＣの電源の立ち上がりにタイムラグが生じる。
【０００６】
単純にリセットＩＣ等のリセット回路手段により音声制御用ＣＰＵの電源電圧のみを監視し、リセット信号を解除する場合、音声制御用ＣＰＵの電源電圧の立ち上がりよりも音源ＩＣの電源電圧の立ち上がりが遅いと、音源ＩＣの電源電圧が立ち上がる前にリセット信号が解除される場合が生じ、音源ＩＣはリセットされていない状態となり、その後に音声制御用ＣＰＵから送られる制御指令に正しく応じることができず、暴走してしまう（現象としては異常音の発生や音声発生の不能状態）という問題がある。
【０００７】
上述したように、従来のようなリセットＩＣ等のリセット回路手段で確実にリセット信号を解除するためには、音源ＩＣの電源電圧の立ち上がりに対してどのタイミングで音源ＩＣのリセット信号を解除するのか、最適なリセット回路の設計にそれなりの工数を要する欠点がある。ホール設置後に再設計を要するようなトラブルが生じた場合には（前述した電源の立ち上がりのタイムラグのばらつきを吸収できていない場合には）、回路基板の変更まで必須となりうる。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、音源ＩＣの暴走による異常音の発生や音声発生が不能となる状態を防止できる遊技機を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に係る遊技機は、音声制御用ＣＰＵと、該音声制御用ＣＰＵからの制御指令に応じて音声合成を行って音声信号を出力する音源ＩＣとが同一基板上に配設された音声制御装置を備え、前記音声制御用ＣＰＵの出力端子が前記音源ＩＣのリセット端子に接続されたものであって、上記課題を解決するために、
前記音声制御用ＣＰＵの電源電圧と前記音源ＩＣの電源電圧とを別系統とし、かつ前記音源ＩＣの電源電圧が、３端子レギュレータの出力電圧として生成される構成とし、
前記音声制御用ＣＰＵの入力端子に前記音源ＩＣの電源電圧を入力し、
前記音声制御用ＣＰＵの電源投入時に、前記音源ＩＣへリセット信号の出力をオンする第１ステップと、前記音源ＩＣの電源電圧が所定電圧に達しているか否かを監視する第２ステップと、前記音源ＩＣの電源電圧が所定電圧に達していない場合には前記第２ステップを繰り返し行う一方、前記音源ＩＣの電源電圧が所定電圧に達している場合には前記リセット信号の出力をオフする第３ステップとにより構成したリセット手段を前記音声制御用ＣＰＵに設けたことを特徴とする。
【００１０】
請求項２に係る遊技機は、音声制御用ＣＰＵと、該音声制御用ＣＰＵからの制御指令に応じて音声合成を行って音声信号を出力する音源ＩＣとが同一基板上に配設された音声制御装置を備え、前記音声制御用ＣＰＵの出力端子が前記音源ＩＣのリセット端子に接続されたものであって、上記課題を解決するために、
前記音声制御用ＣＰＵの電源電圧と前記音源ＩＣの電源電圧とを別系統とし、かつ前記音源ＩＣの電源電圧が、３端子レギュレータの出力電圧として生成される構成とし、
前記音声制御用ＣＰＵの入力端子に前記音源ＩＣの電源電圧を入力し、
前記音声制御用ＣＰＵの電源投入後に、前記音源ＩＣの電源電圧が所定電圧に達しているか否かを監視する第１ステップと、前記音源ＩＣの電源電圧が所定電圧に達していない場合には前記第１ステップを繰り返し行う一方、前記音源ＩＣの電源電圧が所定電圧に達している場合には前記音源ＩＣへリセット信号の出力をオンする第２ステップと、前記リセット信号の出力をオンした時点から所定時間経過後に前記リセット信号の出力をオフする第３ステップとにより構成したリセット手段を前記音声制御用ＣＰＵに設けたことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の遊技機の一実施形態としてのパチンコ遊技機における電源系統を表す要部ブロック図である。パチンコ遊技機には、パチンコ遊技の総括的な制御を行うメイン制御装置１と、メイン制御装置１からの情報（指令コマンドやデータ）に基いて各駆動部を制御するサブ制御装置、即ち、図柄表示制御装置２、音声制御装置３、ランプ制御装置４、賞球制御装置５が配備される。
【００１３】
また、パチンコ遊技機には、遊技盤面に設けられた各種入賞口に対して設けられた入賞球検出装置６、球貯留タンクにおける球不足状態を検出する球切れ検出装置７、賞品球を貯留する受皿の満タン状態を検出する貯留球検出装置８が配備され、各検出装置による検出状態がメイン制御装置１に入力される。さらに、遊技盤面に設けられた役物入賞装置（例えば、アタッカや電動チューリップ）を作動するためのソレノイド９がメイン制御装置１からの制御出力により駆動制御されるように設けられる。また、賞球払出し装置から排出された賞品球を検出する賞品球検出装置１０、賞球払出し装置から排出された貸球を検出する貸球検出装置１１の検出状態が賞球制御装置５及びメイン制御装置１に入力される。
【００１４】
電源回路１２は電源基板（図示せず）に配備されるもので、交流２４Ｖを入力電源として各種電源電圧を生成する。即ち、制御装置用の電源電圧ＤＣ５Ｖ、スイッチ用（検出装置用）の作動電源電圧ＤＣ１２Ｖ、ランプ用電源電圧としての脈流２４Ｖ、図柄表示装置及び音声制御装置３（後述する３端子レギュレータに）に供給するための電源電圧ＤＣ１２Ｖ及び賞球制御装置５及びソレノイド９の電源電圧としてのＤＣ３４Ｖを生成する。
【００１５】
図２は本発明の音声制御装置３の要部ブロック図である。音声制御装置３は音制御基板１３に配備されるもので、メイン制御装置１から一方向通信可能に接続された音声制御用ＣＰＵ１４、音声制御用ＣＰＵ１４からの制御指令に応じて音声合成を行って音声信号を出力する音源ＩＣ１５、音声信号を増幅してスピーカ１７に出力するためのアンプ１６、音源ＩＣ１５に接続されると共に音声合成のための音データを格納したＲＯＭ１８、音源ＩＣ１５の作動用の電源電圧を生成する３端子レギュレータ１９により構成されている。なお、音声制御用ＣＰＵ１４はＡ／Ｄ変換機能を有しているものである。このＡ／Ｄ機能は後述する電源監視用に用いられており、音声制御用ＣＰＵ１４外に別途設けてもよいが、本実施形態ではより回路をシンプルとし小型化するためにＡ／Ｄ変換機能を内蔵したＣＰＵを用いている。
【００１６】
電源回路１２により生成された制御用電源電圧ＤＣ５Ｖは供給ライン２０を通じて音声制御用ＣＰＵ１４に供給される。また、電源回路１２により生成された電源電圧ＤＣ１２Ｖは供給ライン２１を通じて３端子レギュレータ１９に供給され、３端子レギュレータ１９によって安定化した直流電圧Ｐ５Ｖが生成され、該直流電圧Ｐ５Ｖは供給ライン２２を通じて電源電圧として音源ＩＣに供給される一方、電源監視ライン２３を通じて音声制御用ＣＰＵ１４の入力端子ＡＮ４に入力接続される。
【００１７】
音声制御用ＣＰＵ１４と音源ＩＣ１５とは通信接続されており、音声制御用ＣＰＵ１４が制御指令を音源ＩＣ１５に与えることで、音源ＩＣ１５が与えられた指令に応じてメロディ（ＢＧＭ等）を奏でたり、例えば、「ラッキー」等の言葉や「ガシャーン」等の擬音などの効果音を発生する。また、音声制御用ＣＰＵ１４の出力端子Ｐ２０が音源ＩＣ１５のリセット端子ＲＥＳＥＴに接続され、音声制御用ＣＰＵ１４からのリセット信号の出力により音源ＩＣ１５がリセットされるよう構成されている。
【００１８】
以上のように構成された音声制御装置３の電源投入時の処理動作について説明する。図３は、音声制御用ＣＰＵ１４が行う処理のメインルーチンを示すフローチャートであり、請求項１に記載の発明に対応するものである。電源投入直後、音声制御用ＣＰＵは、メイン制御装置１から情報を受け付けないように割込み禁止をする等の初期設定を行い（ステップＳ０１）、音源ＩＣに対するリセット信号の出力をオンし（ステップＳ０２）、ＲＡＭの不特定状態のクリアを行い、ステップＳ０４に移行して電圧監視処理を実行する。なお、リセット信号はローレベルでアクティブである。ステップＳ０２の処理により、音源ＩＣ１５のリセット端子（ＲＥＳＥＴ）にリセット信号が入力される。
【００１９】
図４は音声制御用ＣＰＵ１４が行う電圧監視処理のサブルーチンを示すフローチャートである。音声制御用ＣＰＵは、電圧監視処理を開始すると、３端子レギュレータ１９の出力電圧、即ち、音源ＩＣに供給される電源電圧を読み込んでＡ／Ｄ変換を開始する（ステップＡ０１）。具体的には、Ａ／Ｄ変換制御レジスタに「０００００１００Ｂ」をセットし、入力端子ＡＮ４に印加されている電源電圧を読み込んでＡ／Ｄ変換を行う。
【００２０】
音声制御用ＣＰＵは、Ａ／Ｄ変換が終了したか否かを判別し（ステップＡ０２）、Ａ／Ｄ変換中であればステップＡ０２の判別処理を繰り返し実行する一方、Ａ／Ｄ変換が終了した場合にはステップＡ０３に移行する。具体的には、Ａ／Ｄ変換ステータスレジスタのビット４が０であるか否かを監視し、Ａ／Ｄ変換ステータスレジスタのビット４が０である場合にはビット４を監視し続ける一方、Ａ／Ｄ変換ステータスレジスタのビット４が１となるとステップＡ０３に移行する。
【００２１】
音声制御用ＣＰＵは、ステップＡ０３、ステップＡ０４及びステップＡ０６の判別処理によりＡ／Ｄ変換結果を予め設定した値と比較する。ステップＡ０３においては、Ａ／Ｄ変換結果の上位ビットが所定値に等しいか否かを判別する。音声制御用ＣＰＵは、Ａ／Ｄ変換結果の上位ビットが所定値に等しくない場合はステップＡ０４に移行し、Ａ／Ｄ変換結果の上位ビットが所定値よりも小さいか否かを判別する。
【００２２】
音声制御用ＣＰＵは、ステップＡ０４において、Ａ／Ｄ変換結果の上位ビットが所定値よりも小さい場合は、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達していないと判別し、電圧監視フラグに１をセットし（ステップＡ０５）、メインルーチンにリターンする。
【００２３】
音声制御用ＣＰＵは、ステップＡ０４において、Ａ／Ｄ変換結果の上位ビットが所定値よりも小さくない場合は、即ち、Ａ／Ｄ変換結果の上位ビットが所定値よりも大きい場合は、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達していると判別し、電圧監視フラグを０クリアし（ステップＡ０７）、メインルーチンにリターンする。
【００２４】
また、ステップＡ０３において、Ａ／Ｄ変換結果の上位ビットが所定値に等しい場合は、音声制御用ＣＰＵはステップＡ０６に移行し、Ａ／Ｄ変換結果の下位ビットが所定値よりも小さいか否かを判別する。
【００２５】
音声制御用ＣＰＵは、ステップＡ０６において、Ａ／Ｄ変換結果の下位ビットが所定値よりも小さい場合は、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達していないと判別し、電圧監視フラグに１をセットし（ステップＡ０５）、メインルーチンにリターンする。
【００２６】
音声制御用ＣＰＵは、ステップＡ０６において、Ａ／Ｄ変換結果の下位ビットが所定値よりも小さくない場合は、即ち、Ａ／Ｄ変換結果の下位ビットが所定値よりも大きい場合は、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達していると判別し、電圧監視フラグを０クリアし（ステップＡ０７）、メインルーチンにリターンする。
【００２７】
電圧監視処理を行った結果、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達している場合には電圧監視フラグに０がセットされる一方、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達していない場合には電圧監視フラグに１がセットされることとなる。また、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達している場合には、音源ＩＣ１５が、電源電圧Ｐ５Ｖが供給されることにより確実に立ち上がり、リセット端子（ＲＥＳＥＴ）に与えられているリセット信号によってリセットされることとなる。
【００２８】
メインルーチンに戻った音声制御用ＣＰＵは、電圧監視フラグが０であるか否かを判別し（ステップＳ０５）、換言すれば、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達しているか否かを判別し、電圧監視フラグが０でない場合にはステップＳ０４の電圧監視処理とステップＳ０５の判別処理を繰り返し行う。
【００２９】
ステップＳ０５において、電圧監視フラグが０である場合には（音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達している場合には）、音源ＩＣに対するリセット信号の出力を、電圧監視フラグが０になってから所定時間（１ｍｓ程度）後に（音源ＩＣがリセットと認識可能な時間の経過後に）オフする（ステップＳ０６）。即ち、音源ＩＣ１５が確実にリセットされている状態で音源ＩＣに対するリセット信号を解除する。
【００３０】
音声制御用ＣＰＵは、次いで、メイン制御装置１に対しての割込み禁止を解除してメイン制御装置１から情報を受け付けるようにし（ステップＳ０７）、ステップＳ０８のメイン処理において、メイン制御装置１からの遊技情報にそった効果音の生成、演出を行う。
【００３１】
以上に説明したように、音声制御用ＣＰＵ１４の入力端子ＡＮ４に音源ＩＣ１５の電源電圧を入力すると共に音声制御用ＣＰＵ１４の出力端子Ｐ２０を音源ＩＣ１５のリセット端子（ＲＥＳＥＴ）に接続し、該音声制御用ＣＰＵ１４の電源投入時に、音源ＩＣ１５へリセット信号の出力をオンし、音源ＩＣ１５の電源電圧を監視し、音源ＩＣの電源電圧が所定電圧に達していない場合には音源ＩＣ１５の電源電圧を繰り返し監視する一方、音源ＩＣ１５の電源電圧が所定電圧に達している場合には、即ち、音源ＩＣ１５が電源電圧により立ち上がると共に音声制御用ＣＰＵ１４から出力されているリセット信号により確実にリセットされた状態となっている場合に、リセット信号の出力をオフするようにしたので、音声制御用ＣＰＵ１４によって音源ＩＣ１５を確実にリセットでき、音源ＩＣ１５の暴走による異常音の発生や音声発生が不能である状態を防止できる。
【００３２】
また、音源ＩＣ１５の電源電圧は、音声制御用ＣＰＵ１４の電源電圧とは別系統とされた３端子レギュレータ１９の出力電圧として生成される構成としたので、音源ＩＣ１５の電源電圧が安定化すると共に可聴音範囲の成分が乗らないようにすることができ、ノイズ音の発生を防ぐことができる。
【００３３】
実施形態においては音声制御用ＣＰＵと音源ＩＣを含む音声制御装置について説明したが、本発明のリセット手段は、音声制御装置に限らず、制御用ＣＰＵと、制御用ＣＰＵとは別電源で動作し、電源投入時の初期化が必要な周辺ＩＣとを有する他の制御装置にも適用することができる。前記の他の制御装置の形態としては、例えば、図柄表示制御装置、ランプ／ＬＥＤ制御装置、賞球及び貸球の払出し制御を行う払出制御装置に適用が可能である。この場合、制御用ＣＰＵが周辺ＩＣの電源電圧を監視し、周辺ＩＣの電源電圧が確実に立ち上がり、制御用ＣＰＵからのリセット信号により周辺ＩＣが確実にリセットされた状態となってからリセット信号を解除する構成とすればよい。
【００３４】
図５は、音声制御用ＣＰＵ１４が行う処理の別の実施形態のメインルーチンを示すフローチャートであり、請求項２に記載の発明に対応するものである。図３に示す実施形態においては、音源ＩＣに対するリセット信号の出力のオンを、電源投入直後、メイン制御装置１から情報を受け付けないように割込み禁止をする等の初期設定を行った次段階で行っているが、本実施形態では、電源監視フラグが０であることが判別された場合に（すなわち、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達している場合に）、音源ＩＣに対するリセット信号の出力をオンする点が相違する。
【００３５】
即ち、電源投入直後、音声制御用ＣＰＵは、メイン制御装置１から情報を受け付けないように割込み禁止をする等の初期設定を行い（ステップＳ１１）、ＲＡＭの不特定状態のクリアを行い（ステップＳ１２）、ステップＳ１３に移行して電圧監視処理を実行し、電圧監視フラグが０であるか否かを判別する（ステップＳ１４）。音声制御用ＣＰＵは、電圧監視フラグが０でない場合には、即ち、音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達していない場合には、ステップＳ１３の電圧監視処理とステップＳ１４の判別処理を繰り返し行う。
【００３６】
そして、音声制御用ＣＰＵは、ステップＳ１４において、電圧監視フラグが０である場合には（音源ＩＣ１５の電源電圧が所定電圧Ｐ５Ｖに達している場合には）、音源ＩＣに対するリセット信号の出力をオンする（ステップＳ１５）。次いで、音声制御用ＣＰＵは、音源ＩＣに対するリセット信号の出力を、リセット信号の出力がオンになってから所定時間（１ｍｓ程度）後に（音源ＩＣがリセットと認識可能な時間経過後に）、オフする（ステップＳ１６）。即ち、音源ＩＣ１５が確実にリセットされている状態で音源ＩＣに対するリセット信号を解除する。
【００３７】
音声制御用ＣＰＵは、次いで、メイン制御装置１に対しての割込み禁止を解除してメイン制御装置１から情報を受け付けるようにし（ステップＳ１７）、ステップＳ１８のメイン処理において、メイン制御装置１からの遊技情報にそった効果音の生成、演出を行う。
【００３８】
実施形態の音声制御装置は、音声制御用ＣＰＵ１４がＡ／Ｄ変換機能を介して音源ＩＣ１５の電源電圧を監視し、所定値に達したことにより音源ＩＣのリセット信号を音声制御用ＣＰＵ１４が解除するように構成したので、リセット回路手段により構成した場合に比べ、音源ＩＣに必要なリセットのオン期間のみ注意して制御プログラムを作成すればよく、音源ＩＣの電源電圧を監視するので、音源ＩＣのリセット信号は必ず音源ＩＣの電源電圧の立ち上がり後に解除されるので、ホール設置後に再設計を要するようなトラブルを生じることがない。また、音源ＩＣの機能アップによる音源ＩＣの変更についても制御プログラムを修正するだけでよく、簡単に変更に対応でき、確実なリセット解除を可能にする。
【００３９】
【発明の効果】
請求項１に係る遊技機によれば、音源ＩＣの電源電圧は、音声制御用ＣＰＵの電源電圧とは別系統とされた３端子レギュレータの出力電圧として生成される構成としたので、音源ＩＣの電源電圧が安定化すると共に可聴音範囲の成分が乗らないようにすることができ、音声制御用ＣＰＵの電源投入時に、音源ＩＣへリセット信号の出力をオンし、音源ＩＣの電源電圧を監視し、音源ＩＣの電源電圧が所定電圧に達していない場合には音源ＩＣの電源電圧を繰り返し監視する一方、音源ＩＣの電源電圧が所定電圧に達している場合に、リセット信号の出力をオフするようにしたので、音源ＩＣが電源電圧により立ち上がると共に音声制御用ＣＰＵから出力されているリセット信号により確実にリセットされた状態となってからリセット信号の出力をオフすることができ、この結果、音声制御用ＣＰＵによって音源ＩＣを確実にリセットでき、音源ＩＣの暴走による異常音の発生や音声発生が不能である状態を防止することができる。
【００４０】
請求項２に係る遊技機によれば、音源ＩＣの電源電圧は、音声制御用ＣＰＵの電源電圧とは別系統とされた３端子レギュレータの出力電圧として生成される構成としたので、音源ＩＣの電源電圧が安定化すると共に可聴音範囲の成分が乗らないようにすることができ、音声制御用ＣＰＵが立ち上がった後、音源ＩＣの電源電圧を監視し、音源ＩＣの電源電圧が所定電圧に達していない場合には音源ＩＣの電源電圧を繰り返し監視する一方、音源ＩＣの電源電圧が所定電圧に達している場合に、音源ＩＣにリセット信号の出力をオンし、この時から所定時間経過して音源ＩＣのリセットが完了してから、音源ＩＣへのリセット信号の出力をオフできるので、例えば、音声制御用ＣＰＵの電源電圧よりも音源ＩＣの電源電圧が先に所定電圧に達した場合であっても、音声制御用ＣＰＵによって音源ＩＣを確実にリセットでき、音源ＩＣの暴走による異常音の発生や音声発生が不能となる状態を防止できる。
【図面の簡単な説明】
【図１】本発明の遊技機の一実施形態としてのパチンコ遊技機における電源系統を表す要部ブロック図
【図２】実施形態における音声制御装置の要部ブロック図
【図３】音声制御用ＣＰＵが行う処理のメインルーチンを示すフローチャート（請求項１に記載の発明に対応）
【図４】音声制御用ＣＰＵが行う電圧監視処理のサブルーチンを示すフローチャート
【図５】音声制御用ＣＰＵが行う処理のメインルーチンを示すフローチャート（請求項２に記載の発明に対応）
【符号の説明】
１  メイン制御装置
２  図柄表示制御装置
３  音声制御装置
４  ランプ制御装置
５  賞球制御装置
６  入賞球検出装置
７  球切れ検出装置
８  貯留球検出装置
９  ソレノイド
１０  賞品球制御装置
１１  貸球検出装置
１２  電源回路
１３  音制御基板
１４  音声制御用ＣＰＵ
１５  音源ＩＣ
１６  アンプ
１７  スピーカ
１８  ＲＯＭ
１９  ３端子レギュレータ
２０  供給ライン
２１  供給ライン
２２  供給ライン
２３  電源監視ライン
【図１】
0004317959.tif 000002
【図２】
0004317959.tif 000003
【図３】
0004317959.tif 000004
【図４】
0004317959.tif 000005
【図５】
0004317959.tif 000006