(57)【特許請求の範囲】
【請求項１】
第１の差動入力のペア端子と、第２の差動入力のペア端子とを設けた乗算器において、
第２の差動入力のペア端子の一方の信号を受けて第１の差動入力のペア端子の一方に出力して自己相関を打ち消す第１のキャンセル回路と、
第１のキャンセル回路の出力を受けて第２の差動入力のペア端子の一方に出力する第２のキャンセル回路と、
を具備したことを特徴とした乗算器。
【請求項２】
キャンセル回路は、オペアンプを用いた減衰回路である請求項１に記載の乗算器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ内部のアイソレーションによる自己相関によってフィードスルーが低下する現象を外部のキャンセル回路によって改善した乗算器に関する。
【０００２】
【従来の技術】
従来技術の例について、図４と図５を参照して構成と動作について説明する。
図４に示すように、従来のＩＣ化された乗算器の原理的回路は、アイソレーション部３１、３２と、加算器４１、４２、５１、５２と、乗算部６０とで構成している。
また、入力端子Ｘａ、Ｘｂと、入力端子Ｙａ、Ｙｂとは、それぞれアナログ信号の差動入力のペア端子である。
図４の例では、入力端子Ｘｂ、Ｙｂをそれぞれ接地してアンバランス入力としている。
【０００３】
アイソレーション部３１は、ＩＣ内部の自己相関による信号を発生する等価的構成要素で、加算器４１の出力から、加算器５２で加算される度合いを比率のβ１であらわしている。
アイソレーション部３２は、ＩＣ内部の自己相関による信号を発生する等価的構成要素で、加算器４２の出力から、加算器５１で減算される度合いを比率のα１であらわしている。
ここで、ＩＣ内部のアイソレーションによる自己相関の信号を発生する比率であるα１、β１は、十分小さい値であるとする。
【０００４】
次に、信号を主体にして乗算器の動作を説明する。
アナログ電圧のアンバランス信号ｘ０、ｙ０を入力端子Ｘａ、Ｙａにそれぞれ入力し、各部における信号ｘ１、ｙ１、ｘ２、ｙ２、Ｒｅｓを図４に示すように設定する。
【０００５】
加算器４１、４２の出力ｘ１、ｙ１は、下記式（１）、（２）となる。
ｘ１＝ｘ０                                         ・・・・・（１）
ｙ１＝ｙ０                                         ・・・・・（２）
【０００６】
加算器５１、５２の出力ｘ２、ｙ２は、下記式（３）、（４）となる。
ｘ２＝ｘ０−α１・ｙ０                             ・・・・・（３）
ｙ２＝ｙ０＋β１・ｘ０                             ・・・・・（４）
【０００７】
従って、乗算部６０の乗算結果Ｒｅｓは、下記式（５）となる。
Ｒｅｓ＝ｘ２・ｙ２
＝ｘ０・ｙ０（１−α１・β１）＋β１・ｘ０2−α１・ｙ０2・・・（５）
ここで、α１≪１、β１≪１だから、α１・β１は無視できるので、乗算結果Ｒｅｓは、下記式（６）となる。
Ｒｅｓ＝ｘ０・ｙ０＋β１・ｘ０2−α１・ｙ０2            ・・・（６）
従って、式（６）において、ｘ０＝１Ｖp-pの大入力と、ｙ０＝１ｍＶp-p以下の微弱入力が同時に入力された場合に、乗算出力にｘ０の自己相関による信号のｘ０2が出力される。
このため、１ｍＶp-p以下の微少入力の乗算結果の出力が検出できなくなる。
【０００８】
ＩＣ化された乗算器の内部においてアイソレーションがあるため自己相関による信号が出力される影響は、ＡＣフィールドスルーの仕様として表記されている。
例えば、図５に示すように、Ｘフィードスルーの特性は、Ｘ端子の入力信号のレベルを０ｄＢｍとして、Ｙ端子の入力信号のレベルを０となるように調整したとき、乗算部６０の乗算結果は、理想的には無限に小さくなるはずであるが、１ＭＨｚ〜３０ＭＨｚの範囲でアイソレーション部のβ１の影響で７０ｄＢの自己相関による信号の出力がある。
【０００９】
【発明が解決しようとする課題】
上記説明のように、従来のＩＣ化された乗算器においては、一方がｘ０＝１Ｖp-pの大入力と、他方がｙ０＝１ｍＶp-p以下の微弱入力とが同時に入力された場合に、乗算出力にｘ０の自己相関による信号のｘ０2が出力される。
このため、１ｍＶp-p以下の微少入力の乗算結果の出力が検出できない、つまりフィードスルーが劣化するという実用上の問題があった。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、乗算器の内部のアイソレーションによる自己相関の信号出力によってフィードスルーが劣化する現象を外部キャンセル回路によって改善した乗算器を提供することにある。
【００１０】
【課題を解決するための手段】
即ち、上記目的を達成するためになされた本発明の第１は、
自己相関の信号を出力する乗算器において、
自己相関の比率で減衰させて自己相関と逆位相の信号を入力するキャンセル回路を設けて、
自己相関による信号出力を打ち消すことを特徴とした乗算器を要旨としている。
【００１１】
また、上記目的を達成するためになされた本発明の第２は、
第１の差動入力のペア端子と、第２の差動入力のペア端子とを設け、自己相関の信号を出力する乗算器において、
第２の差動入力のペア端子の一方の信号を受けて第１の差動入力のペア端子の一方に出力して自己相関を打ち消す第１のキャンセル回路と、
第１のキャンセル回路の出力を受けて第２の差動入力のペア端子の一方に出力する第２のキャンセル回路と、
を具備して、自己相関による信号出力を打ち消すことを特徴とした乗算器を要旨としている。
【００１２】
そして、上記目的を達成するためになされた本発明の第３は、
キャンセル回路は、抵抗による分圧回路である本発明第１に記載の乗算器を要旨としている。
【００１３】
さらに、上記目的を達成するためになされた本発明の第４は、
キャンセル回路は、オペアンプを用いた減衰回路である本発明第２に記載の乗算器を要旨としている。
【００１４】
【発明の実施の形態】
本発明の実施の形態は、下記の実施例において説明する。
【００１５】
【実施例】
（実施例１）
本発明の実施例１について、図１と図２とを参照して構成と動作について説明する。
図１に示すように、本発明の実施例１の構成は、アイソレーション部３１、３２と、加算器４１、４２、５１、５２と、乗算部６０との従来構成にキャンセル回路２０を追加して構成している。
従って、従来構成と同じアイソレーション部３１、３２と、加算器４１、４２、５１、５２と、乗算部６０については、説明を省略する。
また、従来と同様に、入力端子Ｘａ、Ｘｂと、入力端子Ｙａ、Ｙｂとは、それぞれアナログ信号の差動入力のペア端子である。
図１の例では、アンバランス信号ｘ０、ｙ０を入力している。
【００１６】
キャンセル回路２０は、例えば、入力端子Ｘａ、Ｘｂの入力インピーダンスが十分高ければ、抵抗Ｒ１、Ｒ２により減衰器を構成し、入力端子Ｘａの信号レベルを抵抗Ｒ１、Ｒ２により分圧し、入力端子Ｙｂに印加している。
このとき、抵抗Ｒ１、Ｒ２による減衰比β０は、アイソレーション部３１の比率β１と同じとする。
【００１７】
次に、信号を主体にして実施例１の乗算器の動作を説明する。
アナログ電圧のアンバランス信号ｘ０、ｙ０を入力端子Ｘａ、Ｙａにそれぞれ入力し、各部における信号ｘ１、ｙ１、ｘ２、ｙ２、Ｒｅｓを図１に示すように設定する。
【００１８】
加算器４１、４２の出力ｘ１、ｙ１は、下記式（７）、（８）となる。
ｘ１＝ｘ０                                         ・・・・・（６）
ｙ１＝ｙ０−β０・ｘ０                             ・・・・・（７）
【００１９】
加算器５１、５２の出力ｘ２、ｙ２は、下記式（８）、（９）となる。
ｘ２＝ｘ０−α１（ｙ０−β０・ｘ０）               ・・・・・（８）
ｙ２＝ｙ０−β０・ｘ０ ＋β１・ｘ０                ・・・・・（９）
【００２０】
従って、β０＝β１のとき乗算部６０の乗算結果Ｒｅｓは、下記式（１０）となる。
Ｒｅｓ＝ｘ２・ｙ２
＝ｘ０・ｙ０−α１・ｙ０2−α１・β１・ｘ０・ｙ０    ・・・・（１０）
ここで、α１≪１、β１≪１なので、α１・β１は無視できるので、乗算結果Ｒｅｓは、下記式（１１）となる。
Ｒｅｓ＝ｘ０・ｙ０−α１・ｙ０2                      ・・・・（１１）
つまり、β０とβ１を等しくなるように調整すれば、自己相関と逆位相の信号が入力されて、乗算出力からｘ０の自己相関による信号ｘ０2が打ち消されて除去できる。
【００２１】
従って、ｙ０を基準の既知信号とし、ｘ０を未知の微少信号となる用途、例えばデジタル通信の復調回路等に使用できる。
また、図２に示すように、本発明によるＡＣフィードスルーの特性は、１ＭＨｚ〜３０ＭＨｚの範囲でＸフィードスルーが７０ｄＢから１００ｄＢと大幅に改善できた。
【００２２】
（実施例２）
本発明の実施例２について、図３を参照して構成と動作について説明する。
実施例２は、乗算出力からｘ０の自己相関による信号ｘ０2のみならず、ｙ０の自己相関による信号ｙ０2を除去する構成である。
図３に示すように、実施例２の構成は、アイソレーション部３１、３２と、加算器４１、４２、５１、５２と、乗算部６０との従来構成にキャンセル回路２１、２２を追加して構成している。
【００２３】
従って、従来構成と同じアイソレーション部３１、３２と、加算器４１、４２、５１、５２と、乗算部６０については、説明を省略する。
また、従来と同様に、入力端子Ｘａ、Ｘｂと、入力端子Ｙａ、Ｙｂとは、それぞれアナログ信号の差動入力のペア端子である。
図３の例では、アナログ電圧の信号ｘ０、ｙ０を入力端子Ｘａ、Ｙａに、入力し、キャンセル回路２１、２２の出力を入力端子Ｘｂ、Ｙｂにそれぞれ接続する。
【００２４】
キャンセル回路２１は、例えば、オペアンプＡ１と、抵抗Ｒ、Ｒ、α２・Ｒにより構成し、入力端子Ｘａのレベルを１：１で反転した出力と、入力端子Ｙａのレベルを減衰比α２で減衰した反転出力を入力端子Ｘｂに印加している。
キャンセル回路２２は、例えば、オペアンプＡ２と、抵抗Ｒ、Ｒ、β２・Ｒにより構成し、入力端子Ｙａのレベルを１：１で反転した出力と、入力端子ｘｂのレベルを減衰比β２で減衰した反転出力を入力端子Ｙｂに印加している。
【００２５】
次に、信号を主体にして実施例２の乗算器の動作を説明する。
アナログ電圧のアンバランス信号ｘ０、ｙ０を入力端子Ｘａ、Ｙａにそれぞれ入力し、各部における信号ｘ１、ｙ１、ｘ２、ｙ２、ｘ３、ｙ３、ｘ４、ｙ４、Ｒｅｓを図３に示すように設定する。
【００２６】
加算器４１、４２の出力ｘ３、ｙ３は、下記式（１２）、（１３）となる。
ｘ３＝ｘ１−ｘ２＝ｘ１−（−ｘ１−α２・ｙ１）
＝２ｘ１＋α２・ｙ１                              ・・・・（１２）
ｙ３＝ｙ１−ｙ２＝ｙ１−（−ｙ１−β２・ｘ２）
＝２ｙ１−β２・ｘ１                              ・・・・（１３）
【００２７】
加算器５１、５２の出力ｘ４、ｙ４は、下記式（１４）、（１５）となる。
ｘ４＝２ｘ１＋α２・ｙ１ −α１・ｙ３
＝２ｘ１＋ｙ１（α２−α１）                      ・・・・（１４）
ｙ４＝２ｙ１−β２・ｘ１＋β１・ｘ３
＝２ｙ１＋ｘ１（２β１−β２）                    ・・・・（１５）
【００２８】
ここで、α２、β２を、α２＝α１、β２＝２β１とすれば、乗算部６０の乗算結果Ｒｅｓは、下記式（１６）となる。
Ｒｅｓ＝４ｘ１・ｙ１                                  ・・・・（１６）
従って、キャンセル回路２１、２２の減衰比率をα２＝α１、β２＝２β１となるようにそれぞれ調整すれば、乗算出力Ｒｅｓにｘ０の自己相関の信号ｘ０2と、ｙ０の自己相関の信号ｙ０2が出力されない。
【００２９】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、本発明においては、乗算器の内部のアイソレーションによる自己相関の信号出力によってフィードスルーが劣化する現象を、外部キャンセル回路によって改善できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例１の乗算器の回路図である。
【図２】本発明の実施例１の乗算器の特性図である。
【図３】本発明の実施例２の乗算器の回路図である。
【図４】従来の乗算器の回路図である。
【図５】従来の乗算器の特性図である。
特許願
【符号の説明】
２０、２１、２２  キャンセル回路
３１、３２  アイソレーション部
４１、４２  加算器
５１、５２  加算器
６０  乗算部
【図１】
0004346777.tif 000002
【図２】
0004346777.tif 000003
【図３】
0004346777.tif 000004
【図４】
0004346777.tif 000005
【図５】
0004346777.tif 000006