(57)【特許請求の範囲】
【請求項１】
基板上に第１電極と圧電体膜と第２電極が積層された圧電素子の製造方法であって、
前記基板上に、ウェットエッチングのエッチングレートが前記基板とは異なる材料で構成される第１の金属膜を形成する工程と、
前記第１の金属膜上に第２の金属膜を形成する工程と、
前記第２の金属膜上に圧電体膜層を形成する工程と、
前記圧電体膜層をエッチングによりパターニングして前記圧電体膜を形成する工程と、
前記第２の金属膜をドライエッチングによりパターニングする工程と、
前記第１の金属膜をウェットエッチングによりパターニングして、前記第１電極を形成する工程とを有する圧電素子の製造方法。
【請求項２】
前記第１層は、Ｗ、ＴｉＷ、Ａｕ、Ｃｕ、Ａｌ、Ｎｉ及びＣｒの少なくとも１つを材料として形成されている請求項１に記載の圧電素子の製造方法。
【請求項３】
前記第２層は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ及びＰｄの少なくとも１つを材料として形成されている請求項１または２に記載の圧電素子の製造方法。
【請求項４】
前記第１電極は、シート抵抗が０．５Ω／ｓｑ以下である請求項１〜３のいずれかに記載の圧電素子の製造方法。
【請求項５】
前記基板は、ＳｉあるいはＳｉＯ２を材料として形成されている請求項１〜４のいずれかに記載の圧電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェットヘッドなどに用いられる圧電素子の製造方法に関するものである。
【背景技術】
【０００２】
従来より、インク液滴を吐出させるインクジェットヘッドの駆動機構、圧力センサ等として用いることができるアクチュエータとして、印加される電圧が変化すると伸縮する圧電体膜を用いた圧電素子がある。圧電素子は、Ｓｉ等で形成された基板上に、下部電極、圧電体膜、上部電極を積層した構成であり、下部電極及び上部電極から圧電体膜に電圧を印加することで、圧電体膜を伸縮させる。
【０００３】
このような圧電素子としては、例えば、引用文献１に、下部電極６０をパターニングして全体パターンを形成し、その後、ゾル−ゲル法またはスパッタリング法等により圧電体膜層及び上部電極膜を形成し、圧電体膜層及び上電極膜のみをエッチングして圧電素子のパターニングを行うことで作製した圧電素子が記載されている。
さらに、上電極膜上に密着層及び上部層を形成し、マスクパターンとなるマスク層を形成した後、ドライエッチングで上部層のみを除去し、その後ウェットエッチングで密着層を除去することで、上電極膜上にリード電極を形成することが記載されている。
【０００４】
また、引用文献２には、下部電極となる第２電極層にＰｔ等の導電性材料を、膜厚０．１μｍ〜０．４μｍで形成した圧電素子が記載されている。
【０００５】
【特許文献１】特許第３８４９７７３号
【特許文献２】特開平２００４−１８６６４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、引用文献１に示すように圧電素子の下部電極、圧電体膜、上部電極は、ドライエッチングや、ウェットエッチングによりパターニングして製造される。また、下部電極には、圧電体膜との密着性や導電性等を高めるため、ＩｒやＰｔ等の貴金属が用いられ、これらの下部電極のパターニングには、ドライエッチングが用いられる。
【０００７】
しかしながら、ドライエッチングを用いてパターニングを行うと、下部電極を支持する基板までエッチングしてしまう、いわゆるオーバーエッチングが生じてしまう。
インクジェットヘッドとして用いる場合、基板に部分的な欠損が生じると、振動板が正確に振動せず、インク液滴の吐出精度が低くなるという問題がある。
【０００８】
また、圧電素子は、下部電極のシート抵抗を低くすることで、圧電素子の高密度配置や、消費電力の削減が可能となる。これに対しては、電極の厚みを厚くすることで、シート抵抗を低くすることができるが、装置として高価になるという問題がある。
【０００９】
本発明の目的は、上記従来技術に基づく問題点を解消し、安価で消費電力の少なく、高精度に駆動する圧電素子を容易かつ高い精度で製造できる圧電素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、基板上に第１電極と圧電体膜と第２電極が積層された圧電素子の製造方法であって、前記基板上に、ウェットエッチングのエッチングレートが前記基板とは異なる材料で構成される第１の金属膜を形成する工程と、前記第１の金属膜上に第２の金属膜を形成する工程と、前記第２の金属膜上に圧電体膜層を形成する工程と、前記圧電体膜層をエッチングによりパターニングして前記圧電体膜を形成する工程と、前記第２の金属膜をドライエッチングによりパターニングする工程と、前記第１の金属膜をウェットエッチングによりパターニングして、前記第１電極を形成する工程とを有する圧電素子の製造方法を提供するものである。
【００１１】
ここで、前記第１層は、Ｗ、ＴｉＷ、Ａｕ、Ｃｕ、Ａｌ、Ｎｉ及びＣｒの少なくとも１つを材料として形成されていることが好ましい。
【００１２】
また、前記第２層は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ及びＰｄの少なくとも１つを材料として形成されていることが好ましい。
【００１３】
また、前記第１電極は、シート抵抗が０．５Ω／ｓｑ以下であることが好ましい。
【００１４】
また、前記基板は、ＳｉあるいはＳｉＯ２を材料として形成されていることが好ましい。
【発明の効果】
【００１５】
本発明によれば、第１電極を２層構造とすることで、第１電極に用いる貴金属の量を減らし、かつ、シート抵抗も低くすることができる。
また、２層構造とし、第１層を、ウェットエッチングのエッチングレートが基板と異なる材料で作製することで、第２層にドライエッチング、第１層にウェットエッチングを用いることができ、ドライエッチングにより第２層をオーバーエッチングした場合も、第１層を除去するのみであるので、基板が欠損することを防止でき、さらに第１層は、基板をエッチングしない溶液でエッチングできる。
これにより、高精度、抵抗値が低くかつ安価な圧電素子とすることができる。
【００１６】
また、ドライエッチングとウェットエッチングを組み合わせて製造することができ、また、ドライエッチングの精度が低くても圧電素子を高精度にかつ簡単に製造することができる。
【００１７】
より詳細には、本発明によれば、第１電極を２層構造とし、第２層をドライエッチングでパターニングし、第１層をウェットエッチングでパターニングすることで、ドライエッチングにより基板をエッチングすることを防止できる。また、第１層を基板とウェットエッチングのエッチングレートが異なる材料で形成することにより、ウェットエッチング時に基板をエッチングすることも防止できる。これにより、簡単かつ高精度に、安価で高精度な圧電素子を製造することができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係る圧電素子の製造方法について、添付の図面に示す実施形態を基に詳細に説明する。
【００２０】
図１は、圧電素子を用いるインクジェットヘッドの一例の概略構成を示す断面図である。
図１に示すインクジェットヘッド１０は、圧電素子１２と、ヘッド基板１４とを有する。ここで、図１に示すように、インクジェットヘッド１０は、複数の圧電ユニット１５が一定間隔でヘッド基板１４上に配置されており、１つの圧電ユニット１５とその圧電ユニット１５に対応するヘッド基板１４部分が１つの吐出部を構成している。この各吐出部は同様の構成であるので、以下では、代表して１つの吐出部を構成する１つの圧電ユニット１５とその圧電ユニット１５に対応するヘッド基板１４の各部について説明する。
【００２１】
まず、圧電素子１２は、上部電極１６、圧電体膜１８及び下部電極２０で構成される圧電ユニット１５と、基板２２とを有し、基板２２上に下部電極２０、圧電体膜１８、上部電極１６の順に積層されている。
【００２２】
基板２２は、複数の圧電ユニット１５に共通の板状部材であり、複数の圧電ユニット１５をそれぞれ支持している。
この基板２２には、シリコン、ガラス、ステンレス、イットリウム安定化ジルコニア（ＹＳＺ）、アルミナ、サファイア、シリコンカーバイト等の種々の材料で作製した板状部材を用いることができる。また、基板２２として、シリコン基板上にＳｉＯ２膜とＳｉ活性層とを順次積層させたＳＩＯ基板等の積層基板を用いてもよい。
ここで、基板としては、ＳｉあるいはＳｉＯ２を材料として形成した基板を用いることが好ましい。基板の材料としてＳｉあるいはＳｉＯ２を用いることで、基板を容易に加工することができ、安価にすることができる。さらに、後述するがウェットエッチングでのエッチングレート（選択比）も第１層と異なる値としやすくなる。
【００２３】
圧電ユニット１５は、上部電極１６、圧電体膜１８及び下部電極２０を有する。
上部電極１６は、板状の電極であり、圧電体膜１８の一方の面に配置されている。上部電極１６は、図示しない電源に接続されている。この上部電極１６は、種々の材料で作製することができ、例えば、Ａｕ，Ｐｔ及びＩｒ等の金属、ＩｒＯ２，ＲｕＯ２，ＬａＮｉＯ３及びＳｒＲｕＯ３等の金属酸化物、Ａｌ，Ｔａ，Ｃｒ及びＣｕ等の一般的に半導体プロセスで用いられる電極材料及びこれらの組み合わせで作製することができる。
また、上部電極１６は、圧電体膜との密着性を高めるため、密着層と電極層とを積層させた多層構造としてもよい。
【００２４】
圧電体膜１８は、上部電極１６から下部電極２０に向かう方向（図１中上下方向）に一定の厚みのある部材であり、印加される電圧が変化することにより伸縮する。圧電体膜１８は、ＰｂｘＢｙＯｚを主成分とし、下部電極２０上に形成されている。ここで、ｘ、ｙ、ｚは、任意の実数であり、Ｂは、Ｂサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，Ｎｉ及びランタニド元素の少なくとも１つで構成されている。また、圧電体膜は、ｘ＝ｙ＝１、ｚ＝３とした場合が標準であり、ｘとｙは、ペロブスカイト構造をとりうる範囲内で種々の値に変更することができる。ＰｂｘＢｙＯｚを主成分とした場合は、ペロブスカイト構造とすることで、圧電特性を高くすることができる。
【００２５】
ここで、圧電体膜１８としては、Ｂサイトの元素としてＺｒ及びＴｉを有するチタン酸ジルコン酸鉛（ＰＺＴ）を主成分とすることが好ましい。主成分をＰＺＴとすることで、圧電特性を高くすることができ、比較的安価にすることができる。
【００２６】
また、圧電体膜としては、チタン酸ジルコン酸鉛（ＰＺＴ）に限定されず、チタン酸鉛、ジルコニウム酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブ酸ジルコニウムチタン酸鉛等の鉛含有化合物を用いることができる。
また、本実施形態では、ＰｂｘＢｙＯｚを主成分としたが、いわゆるＡサイトに鉛を含有していない、ニッケルニオブ酸ジルコニウム、チタン酸ビスマスカリウム、ニオブ酸ナトリウム、ニオブ酸カリウム、ニオブ酸リチウム等も用いることもできる。
【００２７】
ここで、圧電体膜１８は、気相成長法によって作製することが好ましい。具体的には、プラズマを用いた気相成長法、光、熱等を用いた気相成長法、スパッタリング法、イオンビームスパッタリング法、イオンプレーティング法、ＣＶＤ等、種々の気相成長法で作製することが好ましい。
気相成長法により作製することでアニール処理等をすることなく圧電体膜を作製することができ、鉛抜け等を防止できるため、均一な圧電体膜を形成することができる。
【００２８】
下部電極２０は、基板２２と圧電体膜１８との間に配置されている。つまり、下部電極２０は、圧電体膜１８の上部電極１６が配置されている面とは反対側の面に配置されている。この下部電極２０は、図示しない電源、もしくは接地端子に接続されている。
下部電極２０は、基板２２側の第１層３２と圧電体膜１８側の第２層３４の２層が積層された構造である。
【００２９】
第１層３２は、基板２２上に配置されているシート状部材であり、所定のパターンで形成された電極である。ここで、本実施形態では、圧電体膜の配置パターンと略同一のパターンで形成されている。
第１層３２は、ウェットエッチングのエッチングレートが基板２２（のエッチングレート）とは異なる材料で作製されている。つまり、第１層３２は、基板２２に対してはエッチング効果が低い若しくは無い溶液によりウェットエッチングが可能な材料で作製されている。ここで、第１層３２は、導電性材料であり、Ｗ，ＴｉＷ，Ａｕ，Ｃｕ，Ａｌ，Ｎｉ及びＣｒの少なくとも１つを用いることが好ましい。
ここで、第１層３２は、ウェットエッチングのエッチングレート（選択比）が基板２２（のエッチングレート）と１０倍以上異なる材料で作製することが好ましい。エッチングレートの比を１０倍以上とすることで、第１層３２のエッチング時に基板３２がエッチングされることを防止でき、基板２２を欠損させることを防止しつつ、第１層３２の不要な部分を除去することができる。
【００３０】
第２層３４は、第１層３２上に配置されているシート状部材であり、第１層３２と同様のパターンで形成された電極である。
第２層３４は、圧電体膜１８と密着し、かつ、第１層３２とは異なる材料で作製されている。ここで、第２層も導電性材料であり、例えば、Ａｕ，Ｐｔ，Ｉｒ，Ｒｕ，Ｒｈ及びＰｄ等の金属、ＩｒＯ２，ＲｕＯ２，ＬａＮｉＯ３及びＳｒＲｕＯ３等の金属酸化物及びこれらの組み合わせで作製することができる。
特に、圧電体膜１８との接着性を高くすることができ、また、導電性を高く（抵抗率を低く）できるため、第２層は、Ｐｔ、Ｉｒ、Ｒｕ、Ｒｈ及びＰｄの少なくとも１つにより作製することが好ましい。
【００３１】
ここで、下部電極２０は、シート抵抗を０．５Ω／ｓｑ以下とすることが好ましい。下部電極２０のシート抵抗を０．５Ω／ｓｑ以下とすることで、消費電力を少なくすることができる。また、２層構造とすることで、高価な貴金属の使用量を少なくしてもシート抵抗を低くすることができ、製造コストを下げ、圧電素子を安価にすることができる。
【００３２】
また、下部電極２０は、第１層３２の応力の方向と、第２層３４との応力の方向とを互いに異なる方向とすることが好ましい。より具体的には、第１層３２と第２層３４とは、互いに応力バランスを取るように形成することが好ましい。
このように、第１層３２の応力の方向と、第２層３４との応力の方向とを互いに異なる方向とすることで、基板の反りを減らすことができ、エッチング等の際のアライメントが正確にできるため高精細なインクジェットヘッドを作製することができる。
【００３３】
圧電素子１２は、以上のような構成である。
この圧電素子１２は、圧電体膜１８を挟んでいる上部電極１６と下部電極２０とで、圧電体膜１８に電圧を印加する。圧電体膜１８は、上部電極１６及び下部電極２０から電圧が印加されることで伸縮する。
【００３４】
このように圧電素子１２の下部電極２０を２層構造とすることで、下部電極２０に用いる貴金属の量を減らすことができ、かつ、シート抵抗も低くすることができる。また、第２層に上記金属を用いることで、圧電体膜との接着性を高くすることができ、下部電極上にスパッタリング法等の気相成長法を用いて圧電体膜を作製する場合も、好適に作製することができる。具体的には、Ｐｂ抜けの少ないペロブスカイト結晶の圧電体膜を安定して成長させることができる。
また、２層構造とすることで、第２層にドライエッチング、第１層にウェットエッチングを用いることができ、ドライエッチングにより下部電極をオーバーエッチングした場合も、第１層を除去するのみであるので、基板が欠損することを防止できる。さらに、第１層をウェットエッチングのエッチングレートが基板１４のエッチングレートと異なる材料で作製することで、下部電極２０のパターニング時に基板が欠損すること（つまり、基板を傷つけること）を防止できる。
以上より、高精度、抵抗値が低くかつ安価な圧電素子とすることができる。
【００３５】
次に、ヘッド基板１４について説明する。
ヘッド基板１４は、圧電素子１２（の圧電ユニット１５）の振動を伝達する振動板２４と、インクを貯留し、振動板２４の振動により、インク液滴を吐出するインク貯留吐出部材２６とを有し、基板２２の圧電ユニット１５が配置されている面とは反対側の面に配置されている。ヘッド基板１４は、圧電素子１２の基板２２側から、振動板２４、インク貯留吐出部材２６の順で積層されている。
【００３６】
振動板２４は、基板２２の圧電素子１２が配置されている面とは反対側に配置されている。振動板２４は、対向する位置に配置されている圧電素子１２の圧電ユニット１５が伸縮することにより振動する。
【００３７】
インク貯留吐出部材２６は、振動板２４の基板２２とは反対側の面に配置されており、インクを貯留するインク室２８と、インク液滴が吐出されるインク吐出口３０とが形成されている。
インク室２８は、所定量のインクが貯留された空間であり、圧電素子１２の圧電ユニット１５に対向する位置に配置されている。このインク室２８の圧電ユニット１５とは反対側の面には、１つのインク吐出口３０が形成されている。
インク室２８は、圧電素子１２側の面が振動板２４で形成されており、振動板２４が振動すると容積が変化する。
具体的には、上部電極１６及び下部電極２０から圧電体膜１８に電圧が印加されることで対応する位置の振動板２４が振動し、インク室２８の容積が小さくなる。このようにインク室２８の容積が小さくなると、インク室２８内に貯留されたインクがインク吐出口からインク液滴として吐出される。
なお、インク室２８には、図示しないインク供給手段と接続されており、インク吐出口３０からインク液滴が吐出されると、インク室２８にインクが補充される。このようにして、インク室２８は、一定量のインクが貯留されている。
インクジェットヘッド１０は、基本的に以上の構成である。
【００３８】
次に、インクジェットヘッド１０のインク吐出動作について説明する。
まず、インクジェットヘッド１０の下部電極２０は、複数の圧電ユニットで同時に駆動され、一定の電圧が印加、若しくは接地されている。
この状態で、画像信号に応じて、上部電極１６に電圧が印加されると、圧電体膜１８に印加される電圧が変化するため、圧電体膜１８が変形する。
【００３９】
圧電体膜１８が変形すると、その圧電体膜１８に対応するインク室２８の一面の振動板２４が振動し、インク室２８の容積が小さくなる。
インク室２８の容積が小さくなると、インク室２８内部に貯留されているインクの圧が高くなり、インク吐出口３０からインク液滴が吐出される。
【００４０】
このように、画像信号に応じてインク液滴を吐出することで、画像を形成、若しくは、目標物にインク液滴を吐出することができる。
【００４１】
インクジェットヘッド１０は、上述したように圧電素子の基板をオーバーエッチングすることなく下部電極を作製できるため、基板の厚みを均一にすることができる。これにより、圧電素子の圧電ユニットの振動を高い精度で振動板に伝達することができる。このように、振動板を正確に振動できることで、インク室の容積を正確に変化させることが可能となる。これにより、インク液滴をより正確に吐出することが可能となり、インクジェットヘッドのインク吐出応答性を高くすることが可能となる。
また、圧電素子の下部電極のシート抵抗を低くすることができるため、圧電素子での発熱を低減することができ、また、消費電力を小さくすることもできる。
【００４２】
ここで、インクジェットヘッドは、圧電素子の圧電ユニットの配置密度を１２００ｎｐｉ（ノズルパーインチ）以上とすることが好ましい。圧電ユニットの配置密度、つまり吐出部の配置密度を１２００ｎｐｉ以上とすることで、より小さなインクジェットヘッドで、より高画質な画像を記録することが可能となる。また、圧電ユニットの振動を振動板に正確に伝達することができるため、配置密度を高くした場合でも、正確にインク液滴を吐出することができる。
【００４３】
ここで、本実施形態では、基板２２と振動板２４とインク貯留吐出部材２６とをそれぞれ別部材としたが、一枚の板状部材にインク室及び液滴貯留吐出部材を形成し、さらに振動板を設けた一体構造としてもよい。つまり、基板２２に振動板及びインク貯留吐出部材を形成してもよい。
【００４４】
また、本実施形態では、インク液滴を吐出させるインクジェットヘッドとして説明したが、本発明はこれに限定されず、液滴を吐出する種々の液滴吐出ヘッドとして用いることができる。一例としては、化学反応を起こさせるための反応開始剤を、対象に液滴として吐出させる液滴吐出ヘッドや、液体を一定量混合させるために、溶媒中に他の液体を液滴として吐出する液滴吐出ヘッド等にも用いることができる。
【００４５】
次に、圧電素子の製造方法の一例について説明する。
まず、圧電素子の製造に用いる装置の一例について説明する。
図２は、本発明の圧電素子の製造方法に用いるスパッタリング装置の一実施形態の概略構成を示す断面図である。
【００４６】
スパッタリング装置５０は、気相成長法の１つであるプラズマを用いたスパッタリング法で、下部電極２０上に圧電体膜１８を成膜する装置であり、真空容器５２と、支持部５４と、プラズマ電極５６と、ガス導入管５８と、ガス排出管６０と、高周波電源６２とを有する。
真空容器５２は、鉄、ステンレス、アルミニウム等で形成される気密性の高い容器である。真空容器５２としては、スパッタリンク装置で利用される種々の真空容器（真空チャンバ、ベルジャー、真空槽）を用いることができる。
【００４７】
支持部５４は、真空容器５２の内部の上面側に配置されている。支持部５４は、その下面に下部電極が形成された蒸着基板Ｂを支持する支持機構、および、支持している蒸着基板Ｂを所定温度にする加熱機構で構成されている。
ここで、蒸着基板Ｂは、下部電極２０が形成されていれば、特に限定はなく、例えば、下部電極２０を形成した基板２２でもよく、基板２２と振動板２４及びインク貯留吐出部材２６が形成されたヘッド基板１４とを接合した基板でもよい。
【００４８】
プラズマ電極５６は、真空容器５２の内部の下面側に配置されている。つまり、プラズマ電極５６は、支持部５４に対向して配置されている。プラズマ電極５６は、支持部５４側の面にターゲットＴを装着する装着部を有し、また、電圧を印加する高周波電源６２が接続されている。ここで、ターゲットＴとは、蒸着基板Ｂの下部電極２０上に成膜する膜の組成に応じた材料である。
【００４９】
ガス導入管５８は、真空容器５２内にガスを導入するためのパイプであり、図示しないガスタンク等と接続されている。また、ガス排出管６０は、真空容器５２内の気体を排気するためのパイプであり、図示しない真空ポンプ等と接続されている。ここで、ガス導入管５８から真空容器５２内に導入するガスとしては、アルゴン（Ａｒ）、または、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガス等を用いることができる。
【００５０】
次に、スパッタリンク装置５０による成膜方法について説明する。
まず、支持部５４に蒸着基板Ｂを装着し、プラズマ電極５６の装着部にターゲットＴを装着する。その後、ガス排出管６０から真空容器５２内の空気を排出しつつ、ガス導入管５８から真空容器５２内にガスを導入し、真空容器５２内にガスを充満させた状態にする。
その後、高周波電源６２からプラズマ電極５６に電圧を印加し、プラズマ電極５６から放電を発生させる。プラズマ電極５６で放電を発生させると、真空容器内のガスがプラズマ化され、ガスのプラスイオンが生成される。生成されたプラスイオンは、ターゲットＴをスパッタする。スパッタされたターゲットＴの構成元素は、ターゲットから放出され、中性あるいはイオン化された状態で蒸着基板Ｂに蒸着される。
スパッタリング装置５０は、このようにして蒸着基板Ｂに膜を形成する。
【００５１】
以下、図３とともに本発明の圧電素子の製造方法についてより詳細に説明する。
まず、基板に下部電極２０の第１層を形成する（Ｓ１０）。第１層の作製方法は、スパッタリング、蒸着、また、機械的に貼り付ける等種々の方法を用いることができる。
【００５２】
次に、基板上に形成した第１層上に、第２層を形成する（Ｓ１２）。第１層の作製方法も、スパッタリング、蒸着、また、機械的に貼り付ける等種々の方法を用いることができる。
【００５３】
次に、第２層上に圧電膜を形成する（Ｓ１４）。具体的には、スパッタリンク装置５０を用いて、蒸着基板Ｂとして、下部電極２０が形成された基板２２を配置し、ターゲットとしてＰＺＴ等の圧電膜の材料の焼成体を配置する。そして、上述したように、真空容器５２内に所定のガスを充満させ、プラズマ放電を発生させることにより、蒸着基板Ｂの下部電極２０上に圧電膜を形成する。
【００５４】
次に、圧電膜及び第２層をドライエッチングする（Ｓ１６）。
具体的には、圧電膜上にレジスト層等でマスクパターンを形成し、圧電膜及び第２層をドライエッチングする。
ここで、ドライエッチングとしては、ハロゲン系ガスとＡｒを使用する方法等、種々の反応性エッチングまたはイオンエッチングを用いることができる。
このようにドライエッチングを行うことで、所定パターンの圧電体膜及び第２層が形成される。ここで、ドライエッチングは、第２層は完全にエッチングし、基板はエッチングしない深さで行う。つまり、第１層は部分的にエッチングされてもよい。
【００５５】
次に、第１層をウェットエッチングする（Ｓ１８）。
具体的には、第１層をエッチングし、かつ基板をエッチングしない溶液により、第１層をエッチングする。また、必要に応じて、圧電体膜にはマスクを形成する。
第１層をウェットエッチングすることで、第２層と同様のパターンにエッチングされ、下部電極が形成される。
【００５６】
次に、圧電体膜上に形成したマスクを除去し、圧電体膜上に上部電極を形成する（Ｓ２０）。ここで、上部電極１６の作製方法は、特に限定されず、マスク等を用い、スパッタリング、蒸着により形成する方法、また、機械的に貼り付ける等種々の方法を用いることができる。
以上のようにして圧電素子を製造する。
【００５７】
このように、下部電極を２層構造とし、基板側の層をウェットエッチング可能な材料で作製し、圧電体膜側の層を圧電体膜との密着性が高く、シート抵抗値が低くさらに圧電体膜を気相成長法で形成する際に成膜可能な材料で作製することで、基板を傷つけることなく、高精度かつ容易に圧電素子を作製することができる。
また、第２層を設けることで、ドライエッチング時にオーバーエッチングした場合でもその後ウェットエッチングで除去する第１層をエッチングするのみで、基板をエッチングすることを防止できる。また、上述したように第１層を、ウェットエッチングのエッチングレートが基板のウェットエッチングのエッチングレートと異なる材料で形成することで、基板をエッチングすることなく第１層をエッチングできる点は上述したとおりである。
【００５８】
ここで、プラズマを用いる気相成長法でＰＺＴ膜を成膜する場合は、成膜温度Ｔｓ［℃］と、成膜時のプラズマ中のプラズマ電位Ｖｓ［Ｖ］とが、下記式（１）及び式（２）の両方を満たすことが好ましい。
４００≦Ｔｓ≦４７５      式（１）
２０≦Ｖｓ≦５０        式（２）
また、下記式（３）及び式（４）の両方を満たすことも好ましい。
４７５≦Ｔｓ≦６００      式（３）
Ｖｓ≦４０        式（４）
上記の式（１）及び式（２）、もしくは、式（３）及び式（４）のいずれかを満たす条件で成膜することで、パイロクロア層の少なくペロブスカイト結晶が安定的に成長し、圧電特性の高い圧電体膜とすることができる。
【００５９】
また、本実施形態では、プラズマを用いた気相成長法により圧電体膜を作製する場合について説明したが、これに限定されず、光、熱等を用いた気相成長法にも用いることができ、スパッタリング法、イオンビームスパッタリング法、イオンプレーティング法、ＣＶＤ等、種々の気相成長法で圧電体膜を作製してもよい。
また、気相成長法に限定されず、第２層上に接着剤等で圧電体膜を接着させてもよい。
【００６０】
また、本実施形態では、圧電体膜として、圧電特性が高く、比較的安価であり、作製がよういであるため、Ｂサイトの元素としてＺｒ及びＴｉを有するＰＺＴの圧電体膜を形成する場合として説明したが、これに限定されず、上述したＰｂｘＢｙＯｚを主成分とする圧電体膜、また、鉛を使用していない圧電体膜を作製する場合も同様である。
【００６１】
また、本実施形態では、圧電体膜及び下部電極のエッチング後に上部電極を形成したが、本発明はこれに限定されず、圧電体膜のエッチングを行う前に、上部電極を作製してもよい。具体的には、図３中のＳ１４とＳ１６との間で上部電極を作製してもよい。
【００６２】
以下、具体的実施例を用いて本発明の圧電素子についてより詳細に説明する。
具体例に用いた圧電素子は、以下の方法で作製した。図４（Ａ）〜（Ｉ）は、圧電素子の製造方法の各工程を模式的に示す工程図である。
【００６３】
まず、図４（Ａ）に示すように、基板としてＳｉ基板１０１上にＳｉＯ２膜１０２が形成されたＳＯＩ基板１００を用いた。
次に、このＳＯＩ基板１００のＳｉＯ２膜１０２上にスパッタ法で厚さ１６００ｎｍのＴｉＷ膜１０４を成膜する（図４（Ｂ）参照）。ここで、成膜時の成膜温度は、３５０℃とした。
さらに、ＴｉＷ膜１０４上にスパッタ法で厚さ１５０ｎｍのＩｒ膜１０６を成膜した（図４（Ｃ）参照）。成膜時の成膜温度は、３０５℃とした。
このようにして、ＳＯＩ基板１００上に下部電極の第１層となるＴｉＷ膜１０４と第２層となるＩｒ膜１０６を成膜する。
【００６４】
次に、Ｉｒ膜１０６上にスパッタ法でＰＺＴ膜１０８を成膜した（図４（Ｄ）参照）。具体的には、上述のスパッタリング装置５０を用い蒸着基板Ｂとして、ＳＯＩ基板１００上にＴｉＷ膜１０４及びＩｒ膜１０６が形成された基板を用い、ターゲットＴとして、ＰＺＴ焼成体を用いた。成膜時の成膜温度は、４７５℃とした。
上記条件で、Ｉｒ膜１０６上に圧電体膜となるＰＺＴ膜１０８を成膜した。
【００６５】
次に、リフトオフ法によりパターニングして、Ｔｉを密着層としてＩｒ膜をＰＺＴ膜１０８上に成膜することで、ＰＺＴ膜１０８上に上部電極１１０を形成した（図４（Ｅ）参照）。
【００６６】
その後、ＰＺＴ膜１０８上の上部電極１１０を含む所定領域にレジスト層１１２を形成した（図４（Ｆ）参照）。
次に、このレジスト層１１２をマスクとして、ＰＺＴ膜１０８及びＩｒ膜１０６をドライエッチングした。ここで、ドライエッチングには、ハロゲン系ガス及びＡｒを用いた。また、ドライエッチングは、ＴｉＷ膜１０４が露出するまで行った。ここで、ＴｉＷ膜１０４は一部エッチングされたが、ＳＯＩ基板１００は露出していなかった。つまり、ＳＯＩ基板１００は、エッチングされていなかった。
このように、レジスト層１１２をマスクとして、ＰＺＴ膜１０８及びＩｒ膜１０６をドライエッチングし、所定パターン形状とすることで、圧電体膜１０８’及び第２層１０６’を作製した（図４（Ｇ）参照）。
【００６７】
その後、さらにレジスト層１１２をマスクとして、ＴｉＷ膜１０４をウェットエッチングした。ここで、ウェットエッチングには、過酸化水素（Ｈ２Ｏ２）を用いた。このように、レジスト層１１２をマスクとして、ＴｉＷ膜１０４をウェットエッチングし、所定パターンとすることで、第１層１０４’作製した（図４（Ｈ）参照）。
なお、過酸化水素は、ＳｉＯ２に対してエッチング効果がほとんどないため、ＳＯＩ基板１００のＳｉＯ２膜１０２は、エッチングされなかった。
その後、レジスト層１１２を除去することで、基板上に下部電極、圧電体膜、上部電極が積層された圧電素子とした（図４（Ｉ）参照）。
【００６８】
このようにして、作製した圧電素子の下部電極のシート抵抗を測定したところ、シート抵抗は、０．２Ω／ｓｑであった。
また、下部電極と、圧電体膜及び基板との密着性は良好であった。
また、上述したように、ドライエッチング及びウェットエッチングを組み合わせて下部電極をエッチングしたため、基板を傷つけることなく、かつ、確実に所定パターンの下部電極を形成することができた。また、Ｉｒ電極の使用量を１５０ｎｍと少なくすることができた。
さらに、Ｉｒ膜の上に形成したＰＺＴ膜の配向をＸＲＤ（Ｘ線回析）測定により測定した。測定した結果、ＰＺＴ膜は、（１００）配向であった。また、ヒステリシス特性も測定した結果、従来のＩｒのみの下部電極上に形成したＰＺＴ膜のヒステリシス特性と同等であった。つまり、下部電極を２層とした場合も、従来と同様の性能の圧電体膜を作製できることがわかる。
【００６９】
次に、実施例２として、図４に示した方法と同様の工程で、第１層のＴｉＷ膜の厚みを８２０ｎｍ、第２層のＩｒ膜の厚みを１５０ｎｍとした圧電素子を作製した。
実施例２の圧電素子の下部電極のシート抵抗は、０．３５Ω／ｓｑであった。
また、実施例２の圧電素子も、基板をエッチングすることなく（つまり、基板を傷つけることなく）、圧電体膜及び下部電極を作製することができた。
【００７０】
次に、実施例３として、図４に示した方法と同様の工程で、第１層のＴｉＷ膜の厚みを１０００ｎｍ、第２層のＩｒ膜の厚みを１２００ｎｍとした圧電素子を作製した。
実施例３の圧電素子の下部電極のシート抵抗は、０．０８Ω／ｓｑであった。
また、実施例３の圧電素子も、基板をエッチングすることなく、圧電体膜及び下部電極を作製することができた。
【００７１】
次に、比較例１として、下部電極を単層構造とした圧電素子も作製し、作製した圧電素子の品質及びシート抵抗を測定した。
比較例１の圧電素子は、以下のようにして作製した。ここで、ＴｉＷ膜を形成していない点、及びウェットエッチングによるＴｉＷ膜のパターニングを行っていない点を除いて、他の点は上述と同様にして作製しているので、各工程の詳細な説明については省略する。
まず、スパッタ法により、ＳＩＯ基板上に厚さ１５０ｎｍのＩｒ膜を成膜した。その後、ＳＩＯ基板上に形成したＩｒ膜上にスパッタ法によりＰＺＴ膜を形成した。その後、ＰＺＴ膜状に上部電極を形成し、さらに上部電極を含む領域にレジスト層を形成する。その後、レジスト層をマスクとしてＰＺＴ膜及びＩｒ膜をドライエッチングする。その後レジスト層を除去した。
このようにして圧電素子を作製した。図５（Ａ）及び（Ｂ）に、比較例として作製した圧電素子の概略構成の断面図を示す。
【００７２】
上記方法で作製した圧電素子の下部電極のシート抵抗を測定した。測定した結果、シート抵抗は、１．１Ω／ｓｑであった。また、ＳＯＩ基板１００上に直接形成されたＩｒ膜１２０をドライエッチングにより除去したため、図５（Ａ）に示すように、ＳＯＩ基板１２０の一部（具体的には、ＳｉＯ２層１０２の一部）がエッチングされてしまった。
このように、ＳＯＩ基板１００の一部がエッチングされてしまったため、図５（Ｂ）に示すようにＳｉ基板１０１にインク室１２４を形成した場合にインク室１２４周りの基板の厚みが不均一となり、圧電ユニットからインク室及び振動板に伝達する振動の精度が低かった。なお、本比較例では、ＳＯＩ基板１００にインク室を形成したが、ＳＯＩ基板に振動板及び液滴貯留吐出部材を形成した場合もＳＯＩ基板の厚みが変化するため、同様の結果が出ると考えられる。
【００７３】
また、比較例２として、Ｉｒ膜の厚みを１５００ｎｍとしたことを除いて比較例１と同様の工程で、圧電素子を作製した。
このようにして作製した圧電素子の下部電極のシート抵抗を測定した。測定した結果、シート抵抗は、０．１１Ω／ｓｑであった。また、ＳＯＩ基板上に直接形成されたＩｒ膜をドライエッチングにより除去したため、ＳＯＩ基板の一部がエッチングされてしまった。
【００７４】
以上の実施例及び比較例の測定結果を表１にまとめて示す。
【００７５】
【表１】
0004361102.tif 000002
【００７６】
表１に示すように、下部電極を２層で形成し、かつ、基板側をウェットエッチング可能な材料とすることで、基板をオーバーエッチングすることなく、下部電極を形成することができることがわかる。
また、２層とすることで、高価なＩｒの使用量を少なくしつつ、かつシート抵抗も低くでき、低抵抗で発熱量の少なく、かつ安価な圧電素子とすることができることがわかる。
以上より、本発明の効果は明らかである。
【００７７】
また、上記実施形態では、基板にＳｉＯ２を、第１層にＴｉＷを、エッチング液として過酸化水素水を用いた場合を説明したが、これに限定されずエッチングレートが異なる種々の組み合わせとすることができ、例えば、基板として表面酸化膜つきのＳｉを、第１層としてＡｕを、エッチング液としてＩ２とＫＩを混合した液体を用いた組み合わせとしても、上記効果を得ることができる。
【００７８】
以上、本発明に係る圧電素子の製造方法について詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよい。
【００７９】
一例としては、上記の実施形態では、本発明の圧電素子を本発明のインクジェットヘッドに用いた場合として説明したが、本発明はこれに限定されず、メモリ、圧力センサ等種々の用途に用いる圧電素子として用いることができる。
【図面の簡単な説明】
【００８０】
【図１】圧電素子を用いるインクジェットヘッドの一例の概略構成を示す断面図である。
【図２】圧電素子の作製に用いるスパッタリング装置の一実施形態の概略構成を示す断面図である。
【図３】圧電素子の製造方法の一実施形態の工程を示すフロー図である。
【図４】（Ａ）〜（Ｉ）は、圧電素子の製造方法の各工程を模式的に示す工程図である。
【図５】（Ａ）及び（Ｂ）は、それぞれ比較例として作製した圧電素子の概略構成を示す断面図である。
【符号の説明】
【００８１】
１０  インクジェットヘッド
１２  圧電素子
１４  ヘッド基板
１５  圧電ユニット
１６  上部電極
１８  圧電体膜
２０  下部電極、
２２  基板
２４  振動板
２６  インク貯留吐出部材
２８  インク室
３０  インク吐出口
３２  第１層
３４  第２層
５０  スパッタリング装置
５２  真空容器
５４  支持部
５６  プラズマ電極
５８  ガス導入管
６０  ガス排出管
６２  高周波電源
１００  Ｓｉ基板
１０２  ＳｉＯ２層
１０４  第１層
１０６  第２層
１０８  圧電体膜層
１１０  マスク
Ｔ    ターゲット
Ｂ    蒸着基板
【図１】
0004361102.tif 000003
【図２】
0004361102.tif 000004
【図３】
0004361102.tif 000005
【図４】
0004361102.tif 000006
【図５】
0004361102.tif 000007