(57)【特許請求の範囲】
【請求項１】
（ａ）下地基板上に被処理膜を成膜する工程と、
（ｂ）前記被処理膜上にレジストパターンを形成する工程と、
（ｃ）前記レジストパターンの欠損部を検出する工程と、
（ｄ）前記レジストパターンの欠損部に、前記被処理膜および前記レジストとは、エッチング特性が異なる光ＣＶＤ膜を成膜する工程と、
（ｅ）前記レジストパターンおよび前記光ＣＶＤ膜をマスクとして前記被処理膜をエッチングする工程と、
（ｆ）前記工程（ｅ）において、マスクとして用いた膜を除去する工程と
を含む電子装置の製造方法において、
前記光ＣＶＤ膜が絶縁膜であるとともに、前記工程（ｆ）では、前記工程（ｅ）において、マスクとして用いた膜中、前記レジストパターンのみを除去し、前記光ＣＶＤ膜を残存させることを特徴とする電子装置の製造方法。
【請求項２】
前記工程（ｄ）をレーザＣＶＤで行なう請求項１記載の電子装置の製造方法。
【請求項３】
前記工程（ｄ）をガスカーテンを用いたレーザＣＶＤで行なう請求項２記載の電子装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子装置の製造方法に関し、特にレジストパターンを用いて非処理層をパターニングする工程を含む電子装置の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置の薄膜トランジスタ（ＴＦＴ）基板においては、通常ガラス基板上に複数行のゲートバスライン、複数行または複数列の蓄積容量バスライン、複数列のドレイン（またはソース）バスライン、ゲートバスラインとドレイン（またはソース）バスラインの各交点に薄膜トランジスタを形成し、各薄膜トランジスタのソース電極に画素電極を接続している。周辺回路を同一ガラス基板上に集積化する場合もある。各層のパターニングではレジストパターンを用いて行なわれる。
【０００３】
ゲートバスライン、ドレインバスラインの欠損はライン欠陥の原因となり、液晶表示装置の致命的な欠陥となる。しかし、広い面積を有するガラス基板上でレジストパターンを欠陥なく作成することは容易でない。
【０００４】
図６は、従来の技術による電子装置の製造方法の一部を示す。図６（Ａ）〜（Ｅ）は、基板の断面図を示し、図６（Ｂ１）、（Ｃ１）、（Ｄ１）は、図６（Ｂ）、（Ｃ）、（Ｄ）に対応する平面図を示す。
【０００５】
図６（Ａ）に示すように、下地基板１０の上に被処理膜１１を堆積する。下地基板１０は、液晶表示装置の場合にはガラス基板であり、半導体集積回路装置の場合には例えばシリコン基板である。また、これらの基板の上に薄膜トランジスタ、ＭＯＳトラジスタ等の回路構成素子を形成した基板であっても良い。被処理膜１１は、導電膜又は絶縁膜である。以下の説明においては、電子装置が液晶表示装置であり、被処理膜１１が金属膜である場合を説明する。
【０００６】
図６（Ｂ）に示すように、被処理膜１１である金属膜の上にレジストパターン１２を形成する。レジストパターン１２の形成は、レジスト膜の塗布、露光、現像によって行なわれる。
【０００７】
図６（Ｂ１）に示すように、レジストパターン１２がその一部において欠損部１２ｘを有するとする。
【０００８】
図６（Ｃ）に示すように、レジストパターン１２をマスクとし、被処理膜１１のエッチングを行なう。エッチングはウエットエッチングまたはドライエッチングである。レジストパターン１２に欠損部１２ｘが存在するため、被処理膜１１も、レジストパターン１２に対応して処理され、欠損部１１ｘを生じる。
【０００９】
図６（Ｃ１）は、レジストパターンの欠損部１２ｘに応じて、被処理膜１１に欠損部１１ｘが生じた状態を示す。レジストパターン１２が存在しない領域においては、被処理膜１１がエッチングされ、下地基板１０の表面が露出している。
【００１０】
図６（Ｄ）に示すように、レジストパターンをアッシングまたは剥離液を用いて除去する。
【００１１】
図６（Ｄ１）に示すように、レジストパターンが除去された被処理膜１１は、レジストパターンに欠損部が生じていた部分に欠損部１１ｘを有する。図に示すように、欠損部がパターンを横断している場合には、配線の断線等が生じる。欠損部がパターンを横断していない場合にも、被処理膜で形成されるパターンが変形し、抵抗増加等の欠陥が生じる。
【００１２】
図６（Ｅ）に示すように、エッチング工程終了後、パターニングされた被処理膜１１を覆うように、保護膜１５が形成される。例えば、被処理膜１１がゲートバスラインであり、保護膜１５はゲート絶縁膜である。ゲートバスライン１１が断線すると、断線部よりも下流の画素が欠陥となり、線欠陥が生じてしまう。
【００１３】
このように、レジストパターンの欠損は、被処理膜のパターンの欠損に直結し、得られる電子装置の回路機能を損なうものとなる。
【００１４】
従来、完成品の歩留まりを高めるため、配線等に欠損が生じてもその後の処理により回路機能を回復するための冗長素子の形成や、配線等の欠損部を修復する技術が提案されている。また、レチクル用Ｃｒ膜のパターニングを行なった後のレチクル等の欠損部を修復するために、光化学気相堆積（ＣＶＤ）を用いてレチクルパターンを補填する技術等も提案されている（特開平９−２９７３８７号公報、特開平８−３１４１２０号公報等）。
【００１５】
レチクルが完全なものであっても、下地基板に凹凸等が存在すると、被処理膜表面にも凹凸が発生し、ハレーション等によりパターン不良が生じる可能性がある。
【００１６】
【発明が解決しようとする課題】
レジストパターンを用いた被処理膜のエッチング工程において、レジストパターンの完全を保証することは困難である。レジストパターンに欠損部が存在すると、被処理膜のパターニング後、被処理膜のパターンにも欠損が生じてしまう。
【００１７】
本発明の目的は、レジストパターンに欠損部が生じても、その欠損の影響を製品に及ぼすことを防止する方法を提供することである。
【００１８】
本発明の他の目的は、柔軟性に優れたパターニング工程を含む電子装置の製造方法を提供することである。
【００１９】
本発明のさらに他の目的は、広面積の被処理膜のパターニング工程において、歩留まりを向上させることのできる電子装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段】
本発明の１観点によれば、（ａ）下地基板上に被処理膜を成膜する工程と、（ｂ）前記被処理膜上にレジストパターンを形成する工程と、（ｃ）前記レジストパターンの欠損部を検出する工程と、（ｄ）前記レジストパターンの欠損部に、前記被処理膜および前記レジストとは、エッチング特性が異なる光ＣＶＤ膜を成膜する工程と、（ｅ）前記レジストパターンおよび前記光ＣＶＤ膜をマスクとして前記被処理膜をエッチングする工程と、を含む電子装置の製造方法が提供される。
【００２１】
光ＣＶＤを用いることにより、レジストパターンの欠損部を修復することができる。光ＣＶＤにより、金属膜を成膜することができる。被処理膜とエッチング特性の異なる膜を選択的に光ＣＶＤにより形成することにより、レジストパターンの欠損を修復することができる。レジストパターンの欠損部を修復すれば、被処理膜の処理を正常に行なうことができ、パターニング後の欠損の発生を防止することができる。
【００２２】
前記工程（ｅ）において、マスクとして用いた膜を除去する工程では、前記光ＣＶＤ膜が絶縁膜であるとともに、前記工程（ｅ）において、マスクとして用いた膜中、前記レジストパターンのみを除去し、前記光ＣＶＤ膜を残存させることを本発明の特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。なお、ガラス基板上にゲート配線等の導電パターンを作成する場合を例にとって説明するが、本発明はこれに限定されるものではない。
【００２４】
図１（Ａ）に示すように、ガラス基板１０の表面上にゲートバスライン形成用の配線層１１を形成する。ガラス基板１０は、不純物拡散防止のため、ガラス基板１０上に酸化シリコン層を堆積したもの等で構成される。配線層１１は、例えばＣｒ膜、Ｔｉ／Ａｌ積層、Ｍｏ／Ａｌ積層等で構成され、例えば膜厚約１５０ｎｍ、線幅約９μｍである。配線層が被処理膜となる。
【００２５】
図１（Ｂ）に示すように、被処理膜１１の上にレジストパターン１２を形成する。しかしながら、レジストパターン１２に欠損部１２ｘが生じたとする。
【００２６】
図１（Ｂ１）は、基板の平面図を示す。図中左側に示したレジストパターン１２は、欠損部１２xを有し、上下の部分が分断した形状となっている。このまま次のパターニング工程を行なうと、被処理膜１１は欠損部を有するレジストパターン１２と同等の形状にパターニングされてしまう。
【００２７】
レジストパターン１２形成後、レジストパターンの検査を行ない、レジストパターンの欠損部１２ｘを検出する。
【００２８】
図３（Ａ）は、レジストパターン修復用に用いるレーザＣＶＤ装置の構成を概略的に示す。レーザＣＶＤ装置は、集光レンズ２１により入射するレーザ光を集光すると共に、ＣＶＤソースガスチャンバ２２からノズルを介して供給されるＣＶＤソースガスＧ１により、下地基板２６上にＣＶＤ膜２７を堆積させる。
【００２９】
ＣＶＤソースガスチャンバ２２の周囲には、パージガスチャンバ２３が配置されており、不活性ガス等のパージガスＧ２を噴出する。この構成により、ＣＶＤ成長領域にはＣＶＤソースガスが供給され、周囲からはパージガスＧ２のガスカーテンにより分離される。
【００３０】
このようなガスカーテンを用いたレーザＣＶＤ装置により、大気雰囲気中で最小線幅約５μｍのＣＶＤ成長膜が形成できる。たとえば、ＣＶＤ成長Ｗ膜の膜厚は約０．２μｍであり、抵抗率は、例えば５０μΩｃｍ以下である。
【００３１】
Ｃｒ（ＣＯ）6、Ｍｏ（ＣＯ）6、Ｗ（ＣＯ）6等の金属カルボニルを必要に応じてＡｒなどの不活性ガスとをソースガスとし、金属膜をＣＶＤ成長することができる。励起光は波長３５５ｎｍのＹＡＧレーザ光を用いることができる。
【００３２】
図１（Ｃ）に示すように、レジストパターンの欠損部１２ｘにおいて光ＣＶＤ、好ましくはレーザＣＶＤ、を用い、レジストパターンの欠損部１２ｘに金属膜のレーザＣＶＤ膜１４を堆積する。レーザＣＶＤ膜１４は、レジストパターン１２と共に被処理膜１１の処理形状を画定する部材となる。
【００３３】
図１（Ｃ１）は、基板の平面図を示す。図中左側に示すレジストパターン１２は中央部に欠損を有し、上下が分離しているが、レーザＣＶＤにより形成した修復膜１４がその欠損部を覆い、分離された上下のパターン１２を接続している。上下に分離された配線パターン１２の欠損部にレーザＣＶＤ膜１４を形成することにより、連続した配線パターンが形成される。
【００３４】
図１（Ｄ）に示すように、レジストパターン１２とＣＶＤ膜１４をマスクとし、被処理膜１１のエッチングを行なう。
【００３５】
図１（Ｄ１）に示すように、修復膜１４が上下のレジストパターン１２を接続しているため、被処理層１１は連続した形状でパターニングされる。
【００３６】
図１（Ｅ）に示すように、エッチング工程終了後レジストパターン１２を除去する。被処理膜１１は連続した形状で残る。なお、ＣＶＤ修復膜１４は被処理層１１の上に残っている。
【００３７】
図１（Ｆ）に示すように、被処理膜１１、修復膜１４を覆うように保護膜１５を形成する。修復膜１４は絶縁物のため、被処理膜１１の上に修復膜１４が残存しても電気的性能には影響しない。
【００３８】
以上の実施例においては、レジストパターン修復用のＣＶＤ修復膜をそのまま残したが、除去することも可能である。
【００３９】
図２（Ａ）は、図１（Ｃ）と同様被処理膜１１の上にレジストパターン１２を形成し、レジストパターン１２の欠損部にＣＶＤ修復膜１４を形成した状態を示す。この状態でエッチングを行ない被処理膜１１をパターニングする。
【００４０】
図２（Ｂ）に示すように、エッチング終了後レジストパターン１２を除去する。レジストパターン１２と金属ＣＶＤ修復膜１４は通常エッチング特性が異なるため、ＣＶＤ修復膜１４は残っている。
【００４１】
その後、ＣＶＤ修復膜１４を除去する。
【００４２】
なお、レジストパターンとＣＶＤ修復膜との除去はどちらを先にしても良い。
【００４３】
図２（Ｃ）は、レジストパターン１２の除去に先立ちＣＶＤ修復膜１４を先に除去した状態を示す。その後レジストパターン１２の除去を行なう。
【００４４】
図２（Ｄ）に示すように、レジストパターン及びＣＶＤ修復膜を除去した被処理膜１１のパターンを覆うように、保護膜１５を形成する。
【００４５】
以上説明したようなレジストパターンの修復を用い、正常なマスクを形成した後、被処理膜を正常に加工することができる。
【００４６】
なお、電気的に接続されるべき領域の欠損部の修復を説明したが、電気的に絶縁されるべき部分間のパターンの修復も同様に行われる。
【００４７】
図３（Ｂ）、（Ｃ）は、絶縁性被処理膜１２中に形成されるコンタクト孔Ｈ１、Ｈ２が連続してしまった場合の修復方法を示す。図３（Ｃ）は、図３（Ｂ）の断面構成を示す。絶縁性表面を有する下地基板１０の表面上に、配線層１６が形成されている。配線層１６は、左右の部分で電気的に分離されている。配線層１６を覆って、絶縁性保護層１７が形成されている。保護層１７の上に、レジストパターン１２が形成される。
【００４８】
レジストパターン１２の開口Ｈ１、Ｈ２は、分離されて形成されるべき構成である。しかし、レジストパターンには、コンタクト孔Ｈ１、Ｈ２を接続したような連続孔Ｈが形成されてしまった。そこで、レーザＣＶＤによりパターン修正用の金属膜１４を堆積し、コンタクト孔Ｈ１、Ｈ２を分離する。
コンタクト孔Ｈ１、Ｈ２間に、レーザＣＶＤにより、金属修復膜１４を形成し、接続孔Ｈ１、Ｈ２を分離する。
【００４９】
図３（Ｂ）、（Ｃ）に示すような修復したレジストパターン(及び修復膜)をマスクとして、絶縁膜１７がエッチングされる。修復膜１４によって分離されたコンタクト孔Ｈ１、Ｈ２の形状に絶縁膜１７を貫通するコンタクト孔が形成される。
【００５０】
図３（Ｂ）、（Ｃ）の場合には、金属修復膜14をそのまま残すと、その後形成される配線を短絡してしまう。レジストパターン１２除去の工程の後、またはレジストパターンの除去の前、またはレジストパターン１２の除去と同時に修復膜１４の除去も行なう。
【００５１】
図４（Ａ）、（Ｂ）は、薄膜トランジスタの構成例を示す。図４（Ａ）はボトムゲート型ＴＦＴの構成例であり、図４（Ｂ）はトップゲート型ＴＦＴの構成例である。
【００５２】
図４（Ａ）、（Ｂ）は、表示部Ｂに含まれる画素ＴＦＴの構造例を示す断面図である。
【００５３】
図４（Ａ）は、ボトムゲート型のＴＦＴの構造例を示す。
【００５４】
図４（Ａ）に示されるボトムゲート型のＴＦＴは、透明基板１０の上にＣｒ等の金属膜を成膜し、パターニングして形成されたゲート電極Ｇを有する。ゲート電極Ｇ上には、ゲート絶縁膜として機能するＳｉＮ、ＳｉＯ2等の絶縁膜３３が形成され、さらにその上には、チャネル層として機能するＳｉＮ、ＳｉＯ2等の絶縁膜３３が形成され、さらにその上にはチャネル層として機能するチャネル用のポリシリコン膜３５が堆積されている。チャネル用のポリシリコン膜３５のゲート電極Ｇの両側の領域上には、チャネル用のポリシリコン膜３５よりも高濃度にドーピングされたポリシリコン高濃度層３７が形成されている。このポリシリコン高濃度層３７上には、ソース電極Ｓ及びドレイン電極Ｄが堆積され、ポリシリコン層３７と共にパターニングされる。このようにして形成された画素ＴＦＴ２５を、窒化膜又は酸化膜等により形成された層間絶縁膜４１で覆い、周囲から絶縁保護する。層間絶縁膜４１にコンタクト孔を開口し、その上にＩＴＯからなる画素電極４５を形成する。画素電極４５は、画素ＴＦＴ２５のソース電極Ｓと接続される。
【００５５】
ポリシリコン膜は、例えばアモルファスシリコン層を堆積し、このアモルファスシリコン膜を結晶化することにより得られる。結晶化工程としては、ＸｅＣｌ（波長３０８ｎｍ）又はＫｒＦ（波長２４８ｎｍ）の光源を用いた低温でのエキシマレーザによるレーザアニール結晶化技術を用いることが好ましい。レーザアニール結晶化技術を用いれば、例えば高速動作が必要とされる信号線駆動回路を構成するＴＦＴ部分のみ又は周辺回路部分にのみ結晶化することも可能である。この場合、レーザビームを走査する面積を低減するこができる。
【００５６】
図４（Ｂ）は、トップゲート型のＴＦＴの構造例を示す。
【００５７】
図４（Ｂ）に示すトップゲート型ＴＦＴ２５において、透明基板１０の上にチャネル層として機能するポリシリコン膜３５が形成され、その上にはゲート絶縁膜として機能するＳｉＮ、ＳｉＯ2等の絶縁膜３３が堆積され、パターニングされる。絶縁膜３３上に、Ｃｒ等の金属膜を堆積し、パターニングしてゲート電極Ｇが形成される。
【００５８】
ポリシリコン膜３５上のソース領域及びドレイン領域には、チャネル用ポリシリコン膜３５よりも高濃度にドーピングされたポリシリコン高濃度層３７が形成されている。このポリシリコン高濃度層３７上には、ソース電極Ｓ及びドレイン電極Ｄが形成されるソース電極Ｓ、ドレイン電極Ｄ、ポリシリコン層３５、３７は同時にパターニングできる。
【００５９】
このようにして形成された画素ＴＦＴ２５を、窒化膜、酸化膜等により形成された層間絶縁膜４１で覆い、周囲から絶縁保護する。層間絶縁膜４１にコンタクト孔を開口し、その上にＩＴＯからなる画素電極４５を形成する。画素電極４５は、画素ＴＦＴ２５のソース電極Ｓと接続される。
なお、Ｃｒの代りにＴｉ／Ａｌ／Ｔｉの積層を用いても良い。チャネル用ポリシリコン層３５の所望領域を高濃度に不純物ドーピングし、ポリシリコン高濃度層３７を省略しても良い。又画素電極以外の部分で周辺回路用ＴＦＴを形成することもできる。
【００６０】
図５（Ａ）は、このようなＴＦＴを用いて形成するＴＦＴ基板の等価回路図を示す。ゲートバスラインＧＢ、ドレインバスラインＤＢがそれぞれ複数平行に配置され、その各交差点にＴＦＴ２５が接続されている。ＴＦＴ２５のソース電極は、画素電極４５に接続されている。又、画素電極４５は、蓄積容量バスラインＣＢと重複する領域を有し、画素ごとの蓄積容量を形成している。
【００６１】
ゲートバスラインＧＢに断線Ｘ１が生じると、断線部分よりも下流側の画素が欠陥となってしまう。同様、ドレインバスラインＤＢに断線Ｘ２が生じると、断線部分Ｘ２よりも下流の画素が欠陥となってしまう。このような断線を防止することにより、線欠陥発生を防止して液晶表示装置を作成することが可能となる。
【００６２】
図５（Ｂ）は、完成された液晶表示装置の構成を概略的に示す。第１の基板３１はＴＦＴ基板であり、その表面にＴＦＴ２５が形成されている。ＴＦＴ２５に接続された画素電極４５は、各画素の表示を選択的に行なうための電極となる。ＴＦＴ２５は絶縁層４１に覆われている。又、絶縁層４１、画素電極４５を覆って配向膜５１が形成されている。
【００６３】
ＴＦＴ基板３１と対向するように、対向基板６１が配置されている。対向基板６１の表面には、カラーフィルタ６６が形成され、その上に共通電極６５が形成されている。共通電極６５の上に、配向膜５２が形成されている。配向膜５１と５２は、液晶分子の配向を制御するための配向処理を受ける。
【００６４】
対向する基板３１、６１の外側表面上には、偏光板６２、６３が配置される。対向基板の画定する空間内に液晶層５０が充填される。このようにして液晶表示装置が形成される。
【００６５】
なお、上記電子装置の製造方法は、（ａ）下地基板上に被処理膜を成膜する工程と、（ｂ）前記被処理膜上にレジストパターンを形成する工程と、（ｃ）前記レジストパターンの欠損部を検出する工程と、（ｄ）前記レジストパターンの欠損部に、前記被処理膜および前記レジストとは、エッチング特性が異なる光ＣＶＤ膜を成膜する工程と、（ｅ）前記レジストパターンおよび前記光ＣＶＤ膜をマスクとして前記被処理膜をエッチングする工程とを含む電子装置の製造方法であってもよい。
【００６６】
また、（ｆ）前記工程（ｅ）の後、前記レジストパターンおよび前記光ＣＶＤ膜を除去する工程を含む電子装置の製造方法であってもよい。
【００６７】
さらには、前記電子装置が薄膜トランジスタを含む回路であり、前記被処理膜が導電体膜または絶縁膜であり、前記光ＣＶＤ膜が金属膜である電子装置の製造方法であってもよい。
【００６８】
なお、液晶表示装置を形成する場合を例にとって説明したが、液晶表示装置以外の電子装置を製造することもできる。例えば、シリコン基板上に多層配線を形成し、集積回路チップ間の配線を行なうためのシステムインパッケージ型配線基板を作成することもできる。その他種々の用途に上述の方法を適用できることは当業者に自明であろう。
【００６９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００７０】
【発明の効果】
レジストパターンの欠陥を修復することにより、製品の歩留まりを向上することができる。
【図面の簡単な説明】
【図１】  本発明の実施例によるＴＦＴ基板の製造工程を説明するための断面図及び平面図である。
【図２】  本発明の参考例によるＴＦＴ基板の製造工程を説明するための断面図である。
【図３】  本発明の実施例に用いるガスカーテン式レーザＣＶＤ装置の構成を概略的に示す斜視図及び変形例によるレジストパターン修復を説明するための平面図及び断面図である。
【図４】  ＴＦＴの構成例を示す断面図である。
【図５】  液晶表示装置のＴＦＴ基板の透過回路図及び液晶表示装置の概略断面図である。
【図６】  パターニングの従来技術を示す断面図及び平面図である。
【符号の説明】
１０  ガラス基板
１１  被処理膜
11ｘ  欠損部
１２  レジストパターン
12ｘ  欠損部
１４  ＣＶＤ修復膜
１５  保護膜
２１  集光レンズ
２２  ソースガスチャンバ
２３  パージガスチャンバ
【図１】
0004245850.tif 000002
【図２】
0004245850.tif 000003
【図３】
0004245850.tif 000004
【図４】
0004245850.tif 000005
【図５】
0004245850.tif 000006
【図６】
0004245850.tif 000007