(57)【特許請求の範囲】
【請求項１】
画素がマトリックス状に配置された画面領域を有するＥＬ表示装置において、
前記各画素に形成され、ＥＬ素子に駆動電流を供給する駆動素子と、
前記各画素に形成され、ＥＬ素子に流れる電流をオンオフ制御するスイッチング素子と、
その出力ゲートがゲート信号線を通じて前記スイッチング素子のゲートに接続されたゲートドライバ回路と、を具備し、
前記スイッチング素子をオンオフ制御することにより、前記画面領域の輝度を変化できるように構成されており、
前記スイッチング素子のオンオフ制御は、前記ゲートドライバ回路のシフトレジスタに入力するスタートパルスに基づいてなされるよう構成されており、
かつ、前記シフトレジスタの出力側と前記出力ゲートとの間に２以上のインバータ回路が形成されている、ことを特徴とするＥＬ表示装置。
【請求項２】
ソースドライバ回路と、
前記ソースドライバ回路が出力する信号を、前記駆動素子に印加する経路を発生させる選択素子を更に備え、
前記スイッチング素子と前記選択素子とは、異なるゲート信号線により制御されることを特徴とする請求項１記載のＥＬ表示装置。
【請求項３】
前記画面領域は、複数の表示画面に区分され、
前記スイッチング素子をオンオフ制御することにより、前記複数の表示画面ごとに輝度を変化できるように構成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項４】
１秒あたりのフレーム数は、１０以上１００以下である、請求項１乃至請求項３のいずれかに記載のＥＬ表示装置。
【請求項５】
画面の輝度を変化させる場合、遅延処理を実施するように構成されている、請求項１乃至請求項３のいずれかに記載のＥＬ表示装置。
【請求項６】
画像データをカウントし、カウント結果に対応して画面の明るさ制御を行うように構成されている、請求項１乃至請求項３のいずれかに記載のＥＬ表示装置。
【請求項７】
ＥＬ素子への電流を遮断し、次に電流を流す周期が、０．５ｍｓｅｃ以上１００ｍｓｅｃ以下に制御されるように構成されている、請求項１乃至請求項３のいずれかに記載のＥＬ表示装置。
【請求項８】
前記画素は、電流プログラムの画素構成である、請求項１乃至請求項３のいずれかに記載のＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
主として本発明は自発光で画像を表示するＥＬ表示パネルとおよびこれらのＥＬ表示パネルを用いた携帯電話などの情報表示装置などに関するものである。
【０００２】
【従来の技術】
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されているため、ワードプロセッサやパーソナルコンピュータ、テレビなどの機器や、ビデオカメラのビューファインダ、モニターなどにも用いられている。
【０００３】
【発明が解決しようとする課題】
しかし、液晶表示パネルは自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。バックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが大きくなるという問題があった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低いという問題点があった。
【０００４】
【課題を解決するための手段】
この課題を解決するために本発明は、第１に、ＥＬ表示装置において、アクティブマトリックス型ＥＬ表示装置であって、表示領域の上辺と下辺のうち少なくとも一方に、発光しないかもしくは発光する光を遮光された画素行が形成もしくは配置されていることを特徴とする。
【０００５】
第２に、ＥＬ表示装置の駆動方法において、ＥＬ表示装置の駆動方法であって、同時に複数の画素行を選択し、前記選択した画素行に同一画像データを印加する第１の動作と、前記画素行の選択位置を順次シストさせる第２の動作と、最終画素行を選択する際に、画像表示領域以外に形成または配置された画素行を選択する第３の動作を実施することを特徴とする。
【０００６】
第３に、ＥＬ表示装置において、マトリックス状に配置された画素と、前記画素を選択するゲートドライバ回路と、前記画素に印加する画像データを出力する電流出力型のソースドライバ回路を具備し、前記ゲートドライバ回路は順次画素行を選択し、前記ゲートドライバ回路が画素行を選択していない時には、前記ソースドライバ回路は、黒表示での書き込み電流を出力することを特徴とする。
【０００７】
第４に、ＥＬ表示装置において、マトリックス状に配置された画素と、前記画素を選択するゲートドライバ回路と、前記画素に印加する画像データを出力する電流出力型のソースドライバ回路と、表示領域外に形成された第２の画素とを具備し、前記ゲートドライバ回路は順次画素行を選択し、前記ゲートドライバ回路が表示領域の画素行を選択していない時には、前記ソースドライバ回路は、前記表示領域外に形成された画素に出力電流を書き込むか、もしくは、前記画素から電流を吸収することを特徴とする。
【０００８】
第５に、ＥＬ表示装置において、マトリックス状に配置された画素と、前記画素を選択するゲートドライバ回路と、前記画素に印加する画像データを出力する電流出力型のソースドライバ回路と、表示領域外に形成された第２の画素とを具備し、前記第２の画素の画素電極は、ＥＬ素子のカソード電極またはアノード電極と電気的に短絡されていることを特徴とする。
【０００９】
第６に、ＥＬ表示装置において、マトリックス状に配置された画素と、前記画素を選択するゲートドライバ回路と、前記画素に印加する画像データを出力する電流出力型のソースドライバ回路と、表示領域外に形成された第２の画素とを具備し、前記第２の画素にはＥＬ素子が形成されていないか、もしくはＥＬ素子から発光する遮光する遮光手段を有していることを特徴とする。
【００１０】
第７に、情報表示装置において、マトリックス状に配置された画素と、表示領域外に形成された第２の画素とを有するＥＬ表示パネルと、ダウンコンバータと、アップコンバータと、受話器と、スピーカーとを具備することを特徴とする。
【００１１】
第８に、ＥＬ表示装置において、画像メモリと、所定の大きさ以上の画像データの個数をカウントするカウンタ回路と、前記カウンタ回路のカウント値が所定値以上の時、前記画像メモリから読み出すデータが小さくなるようにデータ変換するデータ変換回路とを具備することを特徴とする。
【００１２】
第９に、ＥＬ表示装置において、マトリックス状に形成された画素と、前記画素に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動トランジスタ素子と、前記駆動用トランジスタ素子からの電流が前記ＥＬ素子にながれることを制御するスイッチング素子と、前記画素を順次選択するゲートドライバ回路と、所定の大きさ以上の画像データの個数をカウントするカウンタ回路と、前記カウンタ回路のカウント値が所定値以上の時、前記スイッチング素子を制御する制御回路とを具備することを特徴とする。
【００１３】
第１０に、ＥＬ表示装置において、マトリックス状に形成された画素と、前記画素に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動トランジスタ素子と、前記画素を順次選択するゲートドライバ回路と、前記ゲートドライバ回路の上に形成された電極と、前記電極上に形成されたＥＬ膜とを具備することを特徴とする。
【００１４】
第１１に、ＥＬ表示装置において、アクティブマトリックス型ＥＬ表示装置であって、各画素に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動トランジスタ素子と、前記駆動トランジスタ素子のゲート端子の電位を所定期間保持するための第１のコンデンサと、前記第１のコンデンサの一端子に接続された第２のコンデンサと、前記第２のコンデンサの他の端子に接続された制御信号線とを具備し、前記制御信号線に印加した電圧により、前記ゲート端子の電位をシフトさせることを特徴とする。
【００１５】
第１２に、ＥＬ表示装置において、アクティブマトリックス型ＥＬ表示装置であって、各画素に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動トランジスタ素子と、スイッチングトランジスタ素子と、前記駆動トランジスタ素子のゲート端子と電圧端子間に配置された第１のコンデンサと、前記駆動トランジスタ素子のゲート端子と前記スイッチングトランジスタ素子のドレイン端子間に配置された第２のコンデンサとを具備し、前記スイッチング素子の選択により、前記スイッチングトランジスタ素子のドレイン端子と、前記駆動トランジスタのソース端子とが短絡できるように配置されていることを特徴とする。
【００１６】
第１３に、ＥＬ表示装置において、アクティブマトリックス型ＥＬ表示装置であって、赤色に発光する第１のＥＬ素子と緑色に発光する第２のＥＬ素子と青色に発光する第３のＥＬ素子と前記第１のＥＬ素子に電流を供給する第１の駆動トランジスタ素子と、前記第２のＥＬ素子に電流を供給する第２の駆動トランジスタ素子と、前記第３のＥＬ素子に電流を供給する第３の駆動トランジスタ素子と、前記第１の駆動トランジスタ素子と前記第１のＥＬ素子間に配置された第１のスイッチング素子と、前記第２の駆動トランジスタ素子と前記第２のＥＬ素子間に配置された第２のスイッチング素子と、前記第３の駆動トランジスタ素子と前記第３のＥＬ素子間に配置された第３のスイッチング素子と、前記第１の駆動トランジスタ素子と前記第２の駆動トランジスタ素子と前記第３の駆動トランジスタ素子とを同時に選択する第１のゲート信号線と、前記第１のスイッチング素子のオンオフを制御する第１の制御信号線と、前記第２のスイッチング素子のオンオフを制御する第２の制御信号線と、前記第３のスイッチング素子のオンオフを制御する第３の制御信号線とを具備することを特徴とする。
【００１７】
第１４に、ＥＬ表示装置の駆動方法において、アクティブマトリックス型ＥＬ表示装置の駆動方法であって、赤色に発光する第１のＥＬ素子のオンオフさせる周期とオンさせる時間のうち少なくとも一方と、緑色に発光する第２のＥＬ素子のオンオフさせる周期とオンさせる時間のうち少なくとも一方と、青色に発光する第３のＥＬ素子のオンオフさせる周期とオンさせる時間のうち少なくとも一方とのうち、いずれかが他のＥＬ素子と異なっていることを特徴とする。
【００１８】
第１５に、ＥＬ表示装置において、ＥＬ表示装置であって、各画素に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動トランジスタ素子と、前記画素に形成されたＥＬ膜と、前記ＥＬ膜上に形成された電極と、前記ＥＬ膜への水分の流入を防止する封止膜と、前記封止膜上に前記画素形状に対応して形成された光屈曲手段とを具備し、前記光屈曲手段は、６角形状に形成または配置されていることを特徴とする。
【００１９】
第１６に、ＥＬ表示装置において、ＥＬ表示装置であって、マトリックス状に配置された画素と、前記画素に印加する電流を出力する各ソース信号線に形成または配置された電流出力回路と、デジタル画像データをアナログ電流に変換するアナログ電流変換回路と、前記アナログ電流変換回路が出力する電流をサンプリングして、前記電流出力回路に保持させる電流サンプリング回路とを具備することを特徴とする。
【００２０】
第１７に、ＥＬ表示装置の製造方法において、ＥＬ表示装置の製造方法であって、基板にＥＬ膜と前記ＥＬ膜およびＥＬ膜への水分の流入を防止する封止膜とを形成する第１の工程と、前記封止膜上に透明樹脂を塗布する第２の工程と、前記透明樹脂に、光屈曲手段の形状に対応した凹凸形状を有するローラーを押圧して、前記凹凸形状を転写する第３の工程と、前記透明樹脂を硬化させる第４の工程を行うことを特徴とする。
【００２１】
第１８に、ＥＬ表示装置の製造方法において、ＥＬ表示装置の製造方法であって、基板にＥＬ膜と前記ＥＬ膜およびＥＬ膜への水分の流入を防止する封止膜とを形成する第１の工程と、前記封止膜上に画素形状に対応した凸部を形成する第２の工程と、前記凸部および封止膜上に透明樹脂を塗布する第３の工程と、前記透明樹脂を硬化させる第４の工程を行うことを特徴とする。
【００２２】
第１９に、ＥＬ表示装置の製造方法において、ＥＬ表示装置の製造方法であって、基板にＥＬ膜と前記ＥＬ膜およびＥＬ膜への水分の流入を防止する封止膜とを形成する第１の工程と、前記封止膜と所定の間隔をあけて、前記画素形状に対応した開口部を有するマスクを配置する第２の工程と、前記マスクを介して、透明材料を前記封止膜上に蒸着する第３の工程とを行うことを特徴とする。
【００２３】
第２０に、ＥＬ表示装置の製造方法において、ＥＬ表示装置の製造方法であって、基板にＥＬ膜と前記ＥＬ膜およびＥＬ膜への水分の流入を防止する封止膜とを形成する第１の工程と、前記封止膜上に透明樹脂を塗布する第２の工程と、前記透明樹脂に、光屈曲手段の形状に対応した凹凸形状を有するプレス板を押圧する第３の工程と、前記プレス板を介して前記透明樹脂に光を照射し、前記透明樹脂を硬化させる第４の工程を行うことを特徴とする。
【００２４】
【発明の実施の形態】
本明細書において、各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小した箇所がある。例えば、図５の表示パネルの断面図では封止膜７３などを十分厚く図示している。また、図６等では画素電極に信号を印加する薄膜トランジスタ（ＴＦＴ）などを省略している。また、本発明の表示パネルなどでは、位相補償のための位相フィルムなどを省略しているが、適時付加することが望ましい。以上のことは他の図面に対しても同様である。また、同一番号または記号を付した箇所は同一の材料あるいは機能もしくは動作を有するものである。
【００２５】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等と組み合わせることができる。例えば、図６の表示パネルにタッチパネルなどを付加し、図２３２、図２４３のような情報表示装置とすることができる。また、拡大レンズを取り付け、ビデオカメラ（図１６２参照）などのビューファインダ（図２３９参照）を構成することもできる。また、図４９、図２９７、図５０、図６０などで説明した本発明の駆動方法は、本発明の表示装置または表示パネルのいずれにも適用することができる。また、本発明は各画素にＴＦＴが形成されたアクティブマトリックス型表示パネルを主として説明するがこれに限定されるものではなく、単純マトリックス型にも適用することができることは言うまでもない。
【００２６】
このように、明細書、図面で説明した事項、内容、仕様は、特に例示されていなくとも、互いに組み合わせて適用させることができる。
【００２７】
（実施の形態１）
現在、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、複数の有機エレクトロルミネッセンス（ＥＬ）素子をマトリックス状に配列して構成される有機ＥＬ表示パネルが注目されている。
【００２８】
有機ＥＬ表示パネルは、図２に示すように、画素電極４８としての透明電極が形成されたアレイ基板４９上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも１層の有機ＥＬ層４７、及び反射膜４６が積層されたものである。透明電極（画素電極）４８の陽極（アノード）にプラス、反射膜４６の陰極（カソード）にマイナスの電圧を加え、これらの間に直流電流を印加することにより、有機ＥＬ層４７が発光する。このように、良好な発光特性を期待することのできる有機化合物を有機ＥＬ層に使用することによって、ＥＬ表示パネルが実用に耐え得るものになっている。
【００２９】
なお、カソード電極、アノード電極あるいは反射膜は、ＩＴＯ電極に誘電体多層膜からなる光学的干渉膜を形成して構成してもよい。誘電体多層膜とは低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層形成したもの（誘電体ミラー）である。この誘電体多層膜は有機ＥＬ構造から放射される光の色調を良好なものにする機能（フィルタ効果）を有する。
【００３０】
アノードあるいはカソードへ電流を供給する配線６３、５１には大きな電流が流れる。例えば、ＥＬ表示装置の画面サイズが４０インチサイズになると１００Ａ程度の電流が流れる。そのため、これらの配線の抵抗値は十分低く作製する必要がある。この課題に対して、本発明では、まず、アノードなどの配線を薄膜で形成する。そして、この薄膜配線に電解めっき技術により導体の厚みを太く形成している。また、必要に応じて、配線そのもの、あるいは配線に銅薄からなる金属配線を付加している。
【００３１】
また、アノードあるいはカソード配線に大きな電流を供給するため、電流供給手段から高電圧で小電流の電力配線を用いて、前記アノード配線などの近傍まで配線し、ＤＣＤＣコンバータなどを用いて低電圧、高電流に電力変換して供給している。つまり、電源から高電圧、小電流配線を用いて電力消費対象まで配線し、電力消費対象の近傍で大電流、低電圧に変換する。このようなものとして、ＤＣＤＣコンバータ、トランスなどが例示されている。
【００３２】
反射膜４６には、リチウム、銀、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さなもの、特にＡｌ−Ｌｉ合金を用いることが好ましい。また、透明電極（画素電極）４８には、ＩＴＯ（錫ドープ酸化インジウム）等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項は画素電極に対しても同様である。
【００３３】
なお、画素電極４８などに薄膜を蒸着する際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよい。また、画素電極４８としてのＩＴＯ上にカーボン膜を２０ｎｍ以上５０ｎｍ以下で成膜することにより、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。
【００３４】
また、有機ＥＬ膜は蒸着で形成することに限定されるものではなく、インクジェットで形成してもよいことは言うまでもない。
【００３５】
（実施の形態２）
以下、本発明のＥＬ表示パネル構造の理解を容易とするため、まず、本発明の有機ＥＬ表示パネルの製造方法について説明をする。
【００３６】
放熱性を良くするため、アレイ基板４９はサファイアガラスで形成してもよい。または熱伝導性のよい薄膜あるいは厚膜を形成してもよい。例えば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナなどのセラミック基板や銅などからなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布などのコーティングを施したものを用いてもよい。画素電極を反射型とする場合、基板材料としては基板の表面方向より光が出射されるので、ガラス、石英や樹脂等の透明ないし半透明材料の他、ステンレスなどの非透過材料を用いることもできる。この構成を図５に図示する。図５では、カソード電極をＩＴＯなどの透明電極７２で形成している。
【００３７】
なお、本発明の実施例では、カソードなどを金属膜で形成するとしたが、これに限定されるものではなく、ＩＴＯ、ＩＺＯなどの透明膜で形成してもよい。このように、ＥＬ素子１５のアノードとカソードの両方の電極を透明電極にすることにより、透明ＥＬ表示パネルを構成できる。つまり、金属膜を使わずに透過率を約８０％まで上げることにより、文字や絵を表示しながら表示パネルの向こう側がほとんど透けて見えるような構成にすることができる。
【００３８】
また、アレイ基板４９にはプラスチック基板を用いてもよい。プラスチック基板は割れにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板は板に限定されるものではなく、厚さ０．０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００３９】
ベース基板の材料として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯＮ（厚さ２００μｍの１枚板）が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂などからなる補助基板（あるいはフィルムもしくは膜）を配置する。
【００４０】
このように、アレイ基板４９をプラスチックで構成する場合、アレイ基板４９はベース基板と２枚の補助基板から構成されるので、ベース基板の他方の面にも、前述と同様にハードコート層およびガスバリア層が形成されたポリエーテルスルホン樹脂などからなる補助基板（あるいはフィルムもしくは膜）を配置する。なお、ベース基板と補助基板とは接着剤もしくは粘着剤を介して貼り合わせて積層基板とする。
【００４１】
接着剤としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いること、また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。また、アレイ基板４９の屈折率との屈折率差が０．０３以下となるようにすることが好ましい。特に、接着剤は酸化チタンなどの光拡散材を添加し、光散乱層として機能させることが好ましい。
【００４２】
各々の補助基板をベース基板に貼り合わせる際には、各々の補助基板の光学的遅相軸同士がなす角度を４５度以上１２０度以下、さらに好ましくは８０度以上１００度以下（ほぼ９０度）とすることがよい。この範囲にすることにより、補助基板および補助基板であるポリエーテルスルホン樹脂などで発生する位相差を積層基板内で完全に打ち消すことができる。したがって、有機ＥＬ表示パネル用プラスチック基板は位相差の無い等方性基板として扱うことができるようになる。
【００４３】
この構成により、位相差を持ったフィルム基板またはフィルム積層基板に比べて、著しく汎用性が広がる。つまり、位相差フィルムとを組み合わせることにより直線偏光を楕円偏光に設計通りに変換できるようになるからである。アレイ基板４９などに位相差があると、この位相差により設計値との誤差が発生する。
【００４４】
補助基板におけるハードコート層は、材料としてエポキシ系樹脂、ウレタン系樹脂またはアクリル系樹脂等を用いることができ、ストライプ状電極あるいは画素電極を有する透明導電膜の第１のアンダーコート層とを兼ねる。また、ガスバリア層としては、ＳｉＯ2、ＳｉＯｘなどの無機材料、またはポリビニールアルコール、ポリイミドなどの有機材料等を用いることができる。粘着剤、接着剤などとしては、先に記述したアクリル系の他にエポキシ系接着剤、またはポリエステル系接着剤等を用いることができる。なお、接着層の厚みは１００μｍ以下とするが、基板など表面の凹凸を平滑化するために、１０μｍ以上とすることが好ましい。
【００４５】
また、アレイ基板４９を構成する補助基板および補助基板として、厚さ４０μｍ以上４００μｍ以下のものを用いることが好ましい。また、各々の補助基板の厚さを１２０μｍ以下にすることにより、ポリエーテルスルホン樹脂のダイラインと呼ばれる溶融押し出し成形時のむらまたは位相差を低く抑えることができるので、好ましくは厚さを５０μｍ以上８０μｍ以下とする。
【００４６】
次に、この積層基板に、透明導電膜の補助アンダーコート層としてＳｉＯｘを形成し、画素電極となるＩＴＯからなる透明導電膜をスパッタ技術で形成する。このようにして製造した有機ＥＬ表示パネル用プラスチック基板の透明導電膜は、その膜特性として、シート抵抗値２５Ω／□、透過率８０％を実現することができる。
【００４７】
ベース基板の厚さが５０μｍ〜１００μｍのように薄い場合には、有機ＥＬ表示パネルの製造工程において、有機ＥＬ表示パネル用プラスチック基板が熱処理によりカールしてしまう。また、ストライプ状電極などを構成するＩＴＯにクラックが発生し、それ以降の搬送が不可能となる。また、回路部品の接続においても良好な結果は得られない。しかし、ベース基板を１枚板で厚さ２００μｍ以上５００μｍ以下とした場合は、基板の変形がなく平滑性に優れ、搬送性が良好で、透明導電膜特性も安定する。また、回路部品の接続も問題なく実施することができる。さらに、適度な柔軟性と平面性をもっているため、厚さを２５０μｍ以上４５０μｍ以下とすることがよいと考えられる。
【００４８】
なお、アレイ基板４９として前述のプラスチック基板などの有機材料を使用する場合は、液晶層に接する面にもバリア層として無機材料からなる薄膜を形成することが好ましい。この無機材料からなるバリア層は、ＡＩＲコートと同一材料で形成されることが好ましい。なお、封止フタ４１もアレイ基板４９と同様の技術あるいは構成により作製できる。
【００４９】
また、バリア層を画素電極あるいはストライプ状電極上に形成する場合は、光変調層に印加される電圧のロスを極力低減させるために低誘電率材料を使用することが好ましい。例えば、フッ素を添加したアモルファスカーボン膜（比誘電率２．０〜２．５）が例示される。その他、ＪＳＲ社が製造販売しているＬＫＤシリーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜２．７））、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．０〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベースにしたスピン塗布形であり、比誘電率も２．０〜２．７と低く好ましい。その他、ポリイミド、ウレタン、アクリル等の有機材料や、ＳｉＮｘ、ＳｉＯ2などの無機材料でもよい。これらのバリア層材料は補助基板に用いても問題はない。
【００５０】
プラスチックで形成したアレイ基板４９あるいは封止フタ４１を用いることにより、割れない、軽量化できるという利点を発揮できる他に、プレス加工できるという利点もある。つまり、プレス加工あるいは切削加工により任意の形状の基板を作製できるということである（図３を参照）。また、融解あるいは化学薬品処理により任意の形状、厚みに加工することもできる。例えば、円形にしたり、球形（曲面など）にしたり、円錐状に加工したりすることが例示される。また、プレス加工により、基板の製造と同時に、一方の基板面に凹凸部２５２を形成し、散乱面の形成、あるいはエンボス加工を行うことができる。
【００５１】
また、プラスチックをプレス加工することにより形成したアレイ基板４９の穴に、バックライトあるいはカバー基板の位置決めピンを挿入できるように形成することも容易である。また、アレイ基板４９、封止フタ４１内に厚膜技術あるいは薄膜技術で形成したコンデンサあるいは抵抗などの電気回路を構成してもよい。また、封止フタ４１に凹部（図示せず）を形成し、アレイ基板４９に凸部２５１を形成し、この凹部と凸部とがちょうどはめ込めるように形成することにより、封止フタ４１とアレイ基板４９とをはめ込みにより一体化することができるように構成してもよい。
【００５２】
ガラス基板を用いた場合は、画素１６の周辺部にＥＬ素子を蒸着する際に使用する土手を形成していた。土手（リブ）は樹脂材料を用いて、１．０μｍ以上３．５μｍ以下、さらに好ましくは１．５μｍ以上２．５μｍ以下の厚みで凸部状に形成する。この樹脂からなる土手（凸部）２５１を封止フタ４１またはアレイ基板４９のプレス加工による形成と同時に作製することもできる（図３を参照）。これは封止フタ４１、アレイ基板４９を樹脂で形成することにより発生する大きな効果である。なお、土手材料はアクリル樹脂、ポリイミド樹脂の他、ＳＯＧ材料でもよい。
【００５３】
このように、樹脂部を基板と同時に形成することにより製造時間を短縮できるので低コスト化が可能である。また、アレイ基板４９などの製造時に、表示領域部にドット状に凸部２５１を形成する。この凸部２５１は隣接画素間に形成することで、封止フタ４１とアレイ基板４９との所定の空間を保持する。なお、土手形状は、画素電極を取り囲む□状の他、ストライプ状でもよい。
【００５４】
なお、以上の実施例では、土手として機能する凸部２５１を形成するとしたが、これに限定されることはない。例えば、画素部をプレス加工などにより掘り下げる（凹部）としてもよい。なお、凹凸部２５２、凸部２５１は基板と同時に形成される他、平面な基板を最初に形成し、その後、再加熱によりプレスして凹凸を形成する方式も含まれる。
【００５５】
また、封止フタ４１、アレイ基板４９を直接着色することにより、モザイク状のカラーフィルタを形成してもよい。基板にインクジェット印刷などの技術を用いて染料、色素などを塗布し浸透させる。浸透後、高温で乾燥させ、表面をＵＶ樹脂などの樹脂、酸化シリコンあるいは酸化窒素などの無機材料で被覆すればよい。また、グラビア印刷技術、オフセット印刷技術、スピンナーで膜を塗布し現像する半導体パターン形成技術などでカラーフィルタを形成してもよい。カラーフィルタの他、同様の技術を用いて、黒色もしくは暗色あるいは変調する光の補色関係にあるブラックマトリックス（ＢＭ）を着色により直接形成してもよい。また、基板面上に画素に対応するように凹部を形成し、この凹部にカラーフィルタ、ＢＭあるいはＴＦＴを埋め込むように構成してもよい。特に、表面をアクリル樹脂で被膜することが好ましい。この構成では画素電極面などが平滑化されるという利点もある。
【００５６】
また、導電性ポリマーなどにより基板表面の樹脂を導電化し、画素電極あるいはカソード電極を直接構成してもよい。さらには、基板に大きく穴を開け、この穴にコンデンサなどの電子部品を挿入する構成も例示される。これにより、基板が薄く構成できる利点が発揮される。
【００５７】
また、基板の表面を切削することにより、自由に模様を形成してもよい。また、封止フタ４１、アレイ基板４９の周辺部を溶かすことにより形成してもよい。また、有機ＥＬ表示パネルの場合は外部からの水分の進入を阻止するため、基板の周辺部を溶かして封止してもよい。
【００５８】
以上のように、基板を樹脂で形成することにより、基板への穴あけ加工が容易である。また、プレス加工などにより自由に基板形状を構成することができる。
【００５９】
また、封止フタ４１とアレイ基板４９を多層回路基板あるいは両面基板として利用できるようにするため、封止フタ４１とアレイ基板４９に穴をあけ、この穴に導電樹脂などを充填し、基板の表と裏とを電気的に導通させることも可能である。
【００６０】
また、封止フタ４１、アレイ基板４９自身を多層の配線基板としてもよい。例えば、導電樹脂のかわりに導電ピンなどを挿入したり、形成した穴にコンデンサなどの電子部品の端子を差し込めるようにしたり、または基板内に薄膜による回路配線、コンデンサ、コイルあるいは抵抗を形成してもよい。多層化は薄い基板を貼り合わせることにより構成されるので、この際、貼り合わせる基板（フィルム）の１枚以上を着色してもよい。
【００６１】
また、基板材料に染料、色素を加えて基板自身に着色を行ったり、フィルタを形成したりすることができる。また、製造番号を基板作製と同時に形成することもできる。また、表示領域以外の部分だけを着色することにより、積載したＩＣチップに光が照射されることで誤動作を防止できる。
【００６２】
また、基板の表示領域の半分を異なる色に着色することもできる。これは、樹脂板加工技術（インジェクション加工、コンプレクション加工など）を応用すればよい。また、同様の加工技術を用いることにより表示領域の半分を異なるＥＬ層膜厚にすることもできる。また、表示部と回路部とを同時に形成することもできる。また、表示領域とドライバ積載領域との基板厚みを変化させることも容易である。
【００６３】
また、封止フタ４１またはアレイ基板４９に、画素に対応するように、あるいは表示領域に対応するようにマイクロレンズを形成することもできる。また、封止フタ４１、アレイ基板４９を加工することにより、回折格子を形成してもよい。また、画素サイズよりも十分に微細な凹凸を形成することで、視野角を改善したり、視野角依存性を持たせたりすることができる。なお、このような任意形状の加工、微細加工技術などはオムロン（株）が開発したマイクロレンズを形成するスタンパ技術で実現できる。
【００６４】
封止フタ４１、アレイ基板４９には、ストライプ状電極（図示せず）が形成されている。また、基板が空気と接する面には、反射防止膜（ＡＩＲコート）が形成され、偏光板（偏光フィルム）など他の構成材料が貼り付けられている場合は、その構成材料の表面などに反射防止膜（ＡＩＲコート）が形成される。また、封止フタ４１、アレイ基板４９に偏光板などが貼り付けられていない場合は、封止フタ４１、アレイ基板４９に直接、反射防止膜（ＡＩＲコート）が形成される。
【００６５】
なお、以上の実施例は封止フタ４１、アレイ基板４９がプラスチックで形成されることを中心に説明してきたが、これに限定されるものではない。例えば、封止フタ４１、アレイ基板４９がガラス基板、金属基板であっても、プレス加工、切削加工などにより、凹凸部２５２、凸部２５１などを形成または構成できる。また、基板に限定されるものでもない。例えば、フィルムあるいはシートでもよい。
【００６６】
また、偏光板の表面へのごみの付着を防止あるいは抑制するため、フッ素樹脂からなる薄膜を形成することが有効である。また、静電気防止のために親水基を有する薄膜、導電性ポリマー膜、金属膜などの導電体膜を塗布あるいは蒸着してもよい。
【００６７】
なお、表示パネル８２の光入射面あるいは光出射面に配置または形成される偏光板（偏光フィルム）は直線偏光するものに限定されるものではなく、楕円偏光となるものであってもよい。また、複数の偏光板を貼り合わせたり、偏光板と位相差板とを組み合わせたり、貼り合わせたものを用いてもよい。
【００６８】
偏光フィルムを構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。ＴＡＣフィルムの製造については、溶液流延製膜技術で作製することが最適である。
【００６９】
ＡＩＲコートは誘電体単層膜もしくは多層膜で形成される構成が例示される。その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。例えば、フッ素系のアクリル樹脂などが例示され、特に屈折率が１．３７以上１．４２以下のものが良好である。
【００７０】
また、ＡＩＲコートには３層構成あるいは２層構成がある。３層の場合は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。２層の場合は特定の可視光の波長帯域での反射を防止するために用いられ、これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、ＡＩＲコートは２層以上に限定されるものではなく、１層でもよい。この場合は、フッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／２積層して形成する。
【００７１】
マルチコートの場合は、酸化アルミニウム（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として形成される。
【００７２】
Ｖコートの場合は、一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため、青色光を変調する場合は物質の安定性からもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。例えば、フッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【００７３】
なお、表示パネルに静電気がチャージされることを防止するため、カバー基板などの導光板、表示パネル８２などの表面に親水性の樹脂を塗布しておくこと、あるいはパネルなどの基板材料を親水性が良好な材料で構成しておくことが好ましい。その他、表面反射を防止するため、偏光板５４の表面などにエンボス加工を行ってもよい。
【００７４】
１画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（ＴＦＴ）を形成する。形成するＴＦＴは、同じ種類のＴＦＴであってもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴというように、違う種類のＴＦＴであってもよいが、望ましくはスイッチング用薄膜トランジスタ、駆動用薄膜トランジスタとも同極性のものが望ましい。またＴＦＴの構造は、プレーナー型のＴＦＴというように限定されるものではなく、スタガー型でも逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。
【００７５】
本発明のＥＬ素子１５は、アレイ基板上に、ホール注入電極（画素電極）となるＩＴＯと、１種以上の有機層と、電子注入電極とが順次積層されたＥＬ構造体を有し、前記アレイ基板にはＴＦＴが設けられている。
【００７６】
本発明のＥＬ素子を製造するには、まず、基板上にＴＦＴのアレイを所望の形状に形成する。そして、平滑化膜上の透明電極（画素電極）であるＩＴＯをスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。
【００７７】
ＴＦＴとしては、通常の多結晶シリコンＴＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の端部に設けられ、その大きさは１０〜３０μｍ程度で、この際の画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。
【００７８】
アレイ基板上には、ＴＦＴの配線電極が設けられる。配線電極は抵抗が低く、しかもホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とＴＦＴの配線電極とを併せた全体の厚さは、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。
【００７９】
ＴＦＴ１１の配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性を有するものであればいずれであってもよいが、中でもポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。
【００８０】
ＥＬ構造体の発光ピークは２つ以上であってもかまわない。例えば、本発明のＥＬ素子における緑および青色発光部は、青緑色発光のＥＬ構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のＥＬ構造体と、このＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。
【００８１】
次に、本発明のＥＬ素子１５を構成するＥＬ構造体について説明する。本発明のＥＬ構造体は、透明電極である電子注入電極と、１種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも１層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。なお、ホール輸送層はなくてもよい。本発明のＥＬ構造体の有機層は、種々の構成とすることができ、電子注入・輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。
【００８２】
ホール注入電極の材料としては、ホール注入電極側から発光した光を取り出す構造であるため、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常１０〜５００ｎｍ程度とすることが好ましい。また、ホール注入電極の材料には、素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、１０〜３０Ω／□（膜厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使用する場合には、ＩＴＯ等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満たすように、電極の膜厚や光学定数を設定すればよい。このホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成されることが好ましい。スパッタガスは、特に制限されるものではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合ガスを用いればよい。
【００８３】
電子注入電極は、スパッタ法等や好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金を用いた材料で構成される。例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、または３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすればよい。また、その上限値に特に制限はないが、通常、膜厚は１００〜５００ｎｍ程度とすればよい。
【００８４】
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。
【００８５】
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないときなどに設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。
【００８６】
これらの正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・封止し、再結合領域を最適化させ、発光効率を改善する働きがある。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。
【００８７】
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常５〜１００ｎｍ程度とすることが好ましい。
【００８８】
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは１／１０〜１０倍程度とすればよい。正孔注入層、正孔輸送層の厚さ、および、電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送層で１００ｎｍ程度である。このような膜厚については注入輸送層を２層設けるときも同じである。
【００８９】
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度（イオン化ポテンシャル・電子親和力により決まる）を考慮しながら膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。
【００９０】
本発明のＥＬ素子１５の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭６３−２６４６９２号公報等に開示されているようなトリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の金属錯体色素、特開平６−１１０５６９号公報（フェニルアントラセン誘導体）、特開平６−１１４４５６号公報（テトラアリールエテン誘導体）、特開平６−１００８５７号公報、特開平２−２４７２７８号公報等に開示されているような青緑色発光材料が挙げられる。
【００９１】
青色発光のＥＬ素子１５は、発光層の材料に発光波長が約４００ｎｍの「ＤＭＰｈｅｎ（Ｔｒｉｐｈｅｎｙｌａｍｉｎｅ）」を用いるとよい。この際、発光効率を高める目的で、電子注入層（Ｂａｔｈｏｃｕｐｒｏｉｎｅ）と正孔注入層（ｍ−ＭＴＤＡＴＸＡ）にバンド・ギャップが発光層と同じ材料であるものを採用することが好ましい。これは、バンド・ギャップが３．４ｅＶと大きいＤＭＰｈｅｎを発光層に用いただけでは、電子は電子注入層に、正孔は正孔注入層にとどまるので、発光層で電子と正孔の再結合が起こりにくいからである。ＤＭＰｈｅｎのようにアミン基を備える発光材料は構造が不安定で長寿命化し難いという課題に対しては、ＤＭＰｈｅｎ中で励起したエネルギーをドーパントに移動させ、ドーパントから発光させることにより解決できる。
【００９２】
ＥＬ材料として、りん光発光材料を用いることにより発光効率を向上できる。蛍光発光材料は、その外部量子効率が２〜３％程度である。蛍光発光材料は内部量子効率（励起によるエネルギーが光に変わる効率）が２５％なのに対し、りん光発光材料は１００％近くに達するため、外部量子効率が高くなる。
【００９３】
また、ＥＬ素子の発光層のホスト材料にはＣＢＰを用いるとよい。ここでは赤色（Ｒ）や緑色（Ｇ）、青色（Ｂ）のりん光発光材料をドーピングしている。ドーピングした材料はすべてＩｒを含む。Ｒ材料はＢｔｐ２Ｉｒ（ａｃａｃ）、Ｇ材料は（ｐｐｙ）２Ｉｒ（ａｃａｃ）、Ｂ材料はＦＩｒｐｉｃを用いると良い。
【００９４】
また、正孔注入層・正孔輸送層には、例えば、特開昭６３−２９５６９５号公報、特開平２−１９１６９４号公報、特開平３−７９２号公報、特開平５−２３４６８１号公報、特開平５−２３９４５５号公報、特開平５−２９９１７４号公報、特開平７−１２６２２５号公報、特開平７−１２６２２６号公報、特開平８−１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載されている各種有機化合物を用いることができる。
【００９５】
なお、上記これらの正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。
【００９６】
（実施の形態３）
以下、本発明のＥＬ表示パネルの製造方法および構造についてさらに詳しく説明をする。先にも説明したように、まず、アレイ基板４９に画素を駆動するＴＦＴ１１を形成する。１つの画素は４個または５個のＴＦＴで構成される。また、画素は電流プログラムされ、プログラムされた電流がＥＬ素子１５に供給される。通常、電流プログラムされた値は電圧値としてコンデンサ１９に保持される。このＴＦＴ１１の組み合わせなど画素構成については後に説明をする。次に、ＴＦＴ１１に正孔注入電極としての画素電極４８を形成する。画素電極４８はフォトリソグラフィーによりパターン化する。なお、ＴＦＴ１１の下層、あるいは上層にはＴＦＴ１１に光入射することにより発生するホトコンダクタ現象（以後、ホトコンと呼ぶ）による画質劣化を防止するために、遮光膜を形成または配置する。
【００９７】
プラスチック基板にＴＦＴを形成するためには、有機半導体を形成する表面を加工し、炭素と水素からなるペンタセン分子を利用した電子薄膜を形成すればよい。この薄膜は、従来の結晶粒の２０〜１００倍の大きさを持つとともに、電子デバイス製造に適した十分な半導体特性を具備する。
【００９８】
ペンタセン分子は、シリコン基板上で成長する際に表面の不純物に付着する傾向がある。このため、成長が不規則となり、高品質のデバイスを製造するには小さすぎる結晶粒になる。結晶粒をより大きく成長させるために、まずシリコン基板の上に、シクロヘキセンと呼ばれる分子の単一層「分子バッファ」を塗布するとよい。この層がシリコン上の「ｓｔｉｃｋｙ  ｓｉｔｅｓ（くっつきやすい場所）」を覆うため、清浄な表面ができてペンタセン分子が非常に大きな結晶粒にまで成長する。このような新しい結晶粒の大きなペンタセン分子の薄膜を低い温度で塗布して使うことにより、フレキシブルなトランジスタを大量生産することができる。
【００９９】
また、基板上にゲートとなる金属薄膜を島状に形成し、この上にアモルファスシリコン膜を蒸着あるいは塗布した後、加熱して半導体膜を形成してもよい。島状に形成した部分に半導体膜が良好に結晶化する。そのため、モビリティが良好となる。
【０１００】
有機トランジスタ（ＴＦＴ）として、静電誘導トランジスタ（ＳＩＴ）と呼ぶ構造を採用することが好ましく、アモルファス状態のペンタセンを使用する。正孔の移動度は１×１０ｃｍ2／Ｖｓと結晶化したペンタセンよりも低い。しかし、ＳＩＴ構造を採用することにより周波数特性を高めることができる。なお、ペンタセンの膜厚は１００ｎｍ以上３００ｎｍ以下とすることが好ましい。
【０１０１】
また、有機ＴＦＴとしてＰ型電界効果トランジスタでもよく、プラスチック基板上にＴＦＴを形成できる。この場合、プラスチック基板ごと折り曲げることが可能なので、フレキシブルなＴＦＴ型表示パネルを構成できるペンタセンは多結晶状態とすることが好ましい。また、ゲート絶縁膜の材料にはＰＭＭＡを使用することが好ましい。有機トランジスタの活性層にはナフタセンを使ってもよい。
【０１０２】
洗浄時に酸素プラズマ、Ｏ2アッシャーを使用すると、画素電極４８の周辺部の平滑化膜７１も同時にアッシングされ、画素電極４８の周辺部がえぐられてしまう。この課題を解決するために、本発明では図４で示すように、画素電極４８の周辺部にアクリル樹脂からなるエッジ保護膜８１を形成している。エッジ保護膜８１の構成材料としては、平滑化膜７１を構成するアクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、ＳｉＯ2、ＳｉＮｘなどの無機材料や、Ａｌ2Ｏ3なども例示される。
【０１０３】
エッジ保護膜８１は画素電極４８のパターニング後、画素電極４８間を埋めるように形成される。もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタルマスクの土手（メタルマスクが画素電極４８と直接接しないようにするスペーサ）としてもよいことは言うまでもない。
【０１０４】
（実施の形態４）
以下、ＥＬ表示パネル内で発生した光の取り出し効率を向上させる方法について説明をする。図３０１は、従来のＥＬ表示装置の課題を説明するものである。図３０１において、２７９１は光の軌跡を図示している。
【０１０５】
有機ＥＬ層４７で発生した光は、反射膜４６で反射などして、ゲートドライバ１２（あるいはソースドライバ１４）が形成されたアレイ基板４９から出射する。この光２７９１ａはアレイ基板４９と空気との界面に対し、所定の角度で入射した光はアレイ基板４９から出射する。しかし、臨界角θ以上の角度で入射した光２７９１ｂはアレイ基板４９内で全反射してしまう。この全反射した光２７９１ｂは、アレイ基板４９内で乱反射し、表示コントラストを低下させる。
【０１０６】
全反射した光２７９１ｂは損失となり、この損失となる光の割合は、ＥＬ素子１５が発生する全光束量の２／３に達する。したがって、光２７９１ｂの発生を低減することが、光利用率の向上に直結する。
【０１０７】
この課題を解決する構成が図７の構成である。図５などで説明した封止膜７３上に屈折シート（光屈折部材あるいは光屈折板）を取り付けている（配置している、あるいは形成している）。屈折シート２８０１には画素１６に対応するように、三角形あるいは多角形もしくは円弧上に屈折部２８０２が形成されている。この屈折部２８０２は全体を透明部材で構成してもよく、また、図７のａで示す部分（屈折部２８０２の内面）に反射膜を形成してもよい。反射膜は、Ａｌ、銀などの金属膜の他、低屈折率の誘電体膜と高屈折率の誘電体膜とを多層形成することにより構成した干渉膜でもよい。また、スネルの法則による全反射領域となるように形状を設定してもよい。
【０１０８】
また、屈折シート２８０１に屈折部２８０２を形成したものを封止膜７３上に取り付ける構成だけでなく、封止膜７３に直接、屈折部２８０２を形成してもよい。また、光の下取り出しの場合は、アレイ基板４９自身を加工し、屈折部２８０２を形成してもよい。また、封止板の上に形成または配置してもよい。
【０１０９】
なお、屈折部２８０２の形状は、斜面状あるいは、円弧状に限定されるものではなく、多角形、ついたて状でもよい。また、多数の針状の突起が密集して形成されたものでもよい。また、屈折部２８０２は画素１６の発光部の周辺部に形成されることを基本とする。つまり、画素１６の開口率が３０％であれば、画素１６の非発光部（つまり、７０％の部分）に形成する。もちろん、屈折部２８０２の形成位置が発光位置に重なってもよいことは言うまでもない。
【０１１０】
なお、屈折部２８０２は画素１６の発光部の周辺部に形成されることを基本とするとしたが、表示画面２１の中央部の周辺部では多少変化させることが好ましい。表示画面２１の中央部では、屈折部２８０２を画素１６の発光部の周辺部に丁度配置されるように形成する。表示画面２１の周辺部では、屈折部２８０２を画素１６の発光部の中心位置から外側にずらした配置にするように形成する。このように、屈折部２８０２の形成位置を表示画面の中央部と周辺部で変化させることにより、モアレの発生を抑制でき、また、色むらの発生をも抑制できるようになる。その他、屈折部２８０２の位置を画素ごとに多少ランダムに形成することによっても、モアレの発生を抑制でき、また、色むらの発生をも抑制できるようになる。
【０１１１】
また、屈折部２８０２の内部をＥＬ素子１５で発光した光が通過し、かつ、この屈折部２８０２で屈折してパネルの前面に出射されるように構成してもよい。つまり、屈折部２８０２がプリズムとして作用する。この場合は、屈折部２８０２は光透過材で構成する必要がある。
【０１１２】
屈折部２８０２が光透過材料で形成された場合、この材料を着色することには効果がある。ＥＬ素子１５から放射する光の帯域をカットするカラーフィルタの効果を発揮できるからである。したがって、ＥＬ表示パネルの色純度が向上し、ホワイトバランスも良好となる。また、ＥＬ素子１５が白色発光の場合は、カラーフィルタを設けず、この屈折部２８０２をカラーフィルタとして活用することができる。もちろん、カラーフィルタを別途形成し、さらに着色した屈折部２８０２を形成または配置してもよい。また、屈折部２８０２または屈折シート２８０１に直接着色してもよいし、これらを着色材料で形成してもよい。
【０１１３】
着色材料としては、色素あるいは顔料を樹脂中に分散したものを用いても良いし、カラーフィルタのようにゼラチンやカゼインを酸性染料で染色したものでもよい。その他、フルオラン系色素を発色させて用いることもできる。また、ＲＧＢの３色を必要とするものではなく、任意の１色以上を用いればよい。また、色素を用いて天然樹脂を染色したり、また、色素を合成樹脂中に分散させた材料を用いることもできる。色素の選択範囲は、アゾ染料、アントラキノン染料、フタロシアニン染料、トリフェニルメタン染料などから適切な１種類、もしくはそれらのうちの２種類以上の組み合わせでも良い。
【０１１４】
屈折部２８０２、屈折シート２８０１の構成材料はポリマーを用いることが好ましい。ポリマーとしては、製造工程の容易さ、液晶相との分離等の点により光硬化タイプの樹脂を用いるのがよい。具体的な例として、紫外線硬化性アクリル系樹脂が好ましく、特に紫外線照射によって重合硬化するアクリルモノマー、アクリルオリゴマーを含有するものが好ましい。
【０１１５】
中でもフッ素基を有する光硬化性アクリル樹脂は経時変化が少なく、耐光性も良好である。
【０１１６】
ポリマーを構成する高分子形成モノマーとしては、２−エチルヘキシルアクリレート、２−ヒドロキシエチルアクリレート、ネオペンチルグリコールドアクリレート、ヘキサンジオールジアクリレート、ジエチレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ポリエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ペンタエリスリトールアクリレート等々である。
【０１１７】
オリゴマーもしくはプレポリマーとしては、ポリエステルアクリレート、エポキシアクリレート、ポリウレタンアクリレート等が挙げられる。
【０１１８】
また、重合を速やかに行う為に重合開始剤を用いても良く、この例として、２−ヒドロキシ−２−メチル−１−フェニルプロパン−１−オン（メルク社製「ダロキュア１１７３」）、１−（４−イソプロピルフェニル）−２−ヒドロキシ−２−メチルプロパン−１−オン（メルク社製「ダロキュア１１１６」）、１−ビドロキシシクロヘキシルフェニルケトン（チバガイキー社製「イルガキュア１８４」）、ベンジルメチルケタール（チバガイギー社製「イルガキュア６５１」）等が掲げられる。その他に任意成分として連鎖移動剤、光増感剤、染料、架橋剤等を適宜併用することができる。
【０１１９】
なお、以上のポリマーに関する事項は、主として図１３、図１４、図１５の製造方法で適用される。図１６の製造方法の場合は、屈折部２８０２は無機材料で形成されているが、もちろん、ポリマーのように有機材料で形成してもよい。
【０１２０】
屈折部２８０２の配置は、図８に図示するように６角形状にするとよい。もちろん、８角形以上などでもよい。画素１６の発光部の周囲に屈折部２８０２を形成する。このように６角形状とすることにより、ＥＬ表示パネルを観察した際、表示画面をみる視点を変化させた場合でも色むら、色シフトの発生が非常に少なくすることができる。また、画素１６の発光位置と屈折部２８０２の位置ずれによるモアレの発生も少ない。
【０１２１】
図８は表示画面２１の上下方向に同一色を配置した構成（縦ストライプ構成）の実施例であったが、図９のように画素の色配置をモザイク状に形成することにより、表示パネルを構成するドット数が比較的少ない場合であっても画像の斜め方向の解像度が向上する。
【０１２２】
また、図１０に図示するように、１つの画素１６に複数の屈折部２８０２を形成または配置してもよい。図１０の実施例では、画素１６は１つの画素電極を有しており、この１つの画素電極に対して、３つの屈曲部２８０２（２８０２ａ、２８０２ｂ、２８０２ｃ）が形成（配置）されている。もちろん、１つの画素１６に複数の画素電極を有し、各画素電極に対して、それぞれ屈折部２８０２を形成（配置）してもよい。なお、画素電極の周辺部に駆動あるいはスイッチング用のＴＦＴなどを配置するため、１つの画素電極に対して画素電極を複数に分割しても開口率の低下はあまり生じない。
【０１２３】
もちろん、図１１に図示するように、１つの画素１６に１つの屈折部２８０２を配置（形成）してもよい。また、図１２（ａ）に図示するように、１つの画素に２列にかつ複数（図１２（ａ）では２×６個）の屈折部２８０２を形成してもよい。また、図１２（ｂ）のように、１つの画素電極に６角形などの多角形状の屈折部２８０２を複数個（図１２（ｂ）では３個）形成してもよい。
【０１２４】
（実施の形態５）
以下、屈折部２８０２（屈折シート２８０１を含む場合もある）を形成する製造方法について説明をする。
【０１２５】
図１３は本発明の第１の実施例である。まず、ＴＦＴ１１、画素１６、ゲートドライバ１２、ソースドライバ１４などが形成されたアレイ基板４９に有機ＥＬ層４７を形成する。この形成は、低分子ＥＬ膜を蒸着により形成してもよく、また、インクジェット方式で高分子ＥＬ膜を形成してもよい。有機ＥＬ層４７上に電極を形成し、この上に封止膜７３を形成する（図１３（ａ））。また、封止板を取り付けても良い。これらの事項については、他の箇所で詳細に説明するのでここでは省略する。
【０１２６】
また、以下に説明する事項以外は、本発明の明細書で記載した製造方法が適用される。また、ＥＬ素子１５の構成、画素構成、アレイ構成、パネル構成、駆動方法、駆動回路などに関しても以下の製造方法あるいは製造されたパネルなどに適用されることは言うまでもない。また、以下の製造方法で製造されたパネルなどを用いて情報表示装置、テレビ、モニター、カメラなども構成できる。
【０１２７】
次に、図１３（ｂ）に示すように、未硬化のポリマー材料（透明膜２８６１）を封止膜７３上に塗布する。このポリマー材料２８６１とは、先に説明した屈折部２８０２の材料のことである。なお、塗布はオフセット印刷、スクリーン印刷、ローラーによる塗布、スピンナーでの塗布などのいずれの方法（技術）を用いてもよい。
【０１２８】
未硬化のポリマー材料２８６１の塗布後、オーブンにいれて予備乾燥させる。もしくは、弱い光（紫外線（ＵＶ）、可視光でもよい）をポリマー材料２８６１に照射して、ポリマー材料２８６１の流動性を抑える。その後、屈折部２８０２の形状を形成したローラー２８６２を回転させながら、透明膜（ポリマー材料）２８６１に押し付ける。このように、ローラー２８６２の凹凸形状を透明膜２８６１に転写する（図１３（ｃ））。この転写により、透明膜２８６１に屈折部２８０２に相当する凹凸部（凹部）２８６３が形成される。凹凸部（凹部）２８６３の形成後、透明膜２８６１全体にＵＶまたは可視光を照射し、透明膜２８６１を完全に硬化させる。
【０１２９】
透明膜２８６１を重合させる時の温度制御は重要である。加温は４０度以上６０度前後にする。紫外線（ＵＶ）は分光分布にもよるが、２０〜３０ｍＷ／ｃｍ2程度の強度で２秒〜８秒間程度照射する。これらの温度および紫外線の照射条件は透明膜２８６１の添加材などを考慮して定めなければならない。条件が不適切な場合は表面が白濁したり、微細な凹凸状になる。本発明では、５０℃の温度で光源に超高圧水銀灯を用いて、透明膜２８６１に紫外線（基板面での照射強度：３０ｍＷ／ｃｍ2）を６秒間照射し、透明膜２８６１を硬化させた。
【０１３０】
なお、ローラー２８６２の内部に紫外線（ＵＶ）２９０２の発光源を配置し、ローラー２８６２の進行にあわせて、透明膜２８６１にＵＶを照射し、順次硬化させてもよい。また、ローラー２８６２と別途、ＵＶ２９０２の発生源を設け、ローラー２８６２の進行にあわせて、この発生源から透明膜２８６１にＵＶを照射し、順次硬化させてもよい。また、屈折部２８０２の必要な部分に反射膜などを形成する。反射膜の構成などについては、図７で説明したので省略する。
【０１３１】
また、図１４の製造方法により、屈折部２８０２を形成してもよい。図１４（ａ）、（ｂ）は図１３（ａ）、（ｂ）と同一であるので説明を省略する。図１４（ｃ）では、透明材料からなるプレス板２９０１を用いている。プレス板２９０１には、屈折部２８０２と反対形状の凹凸が形成されている。プレス板２９０１は、石英ガラスなどの透明材料から形成されている。このプレス板２９０１を透明膜２８６１に押し付けることにより、プレス板２９０１の凹凸が透明膜２８６１に転写される。
【０１３２】
このように、プレス板２９０１の凹凸形状を透明膜２８６１に転写することにより、透明膜２８６１に屈折部２８０２に相当する凹凸部（凹部）２８６３が形成される。凹凸部（凹部）２８６３の形成後、透明膜２８６１全体に、プレス板２９０１を介してＵＶまたは可視光２９０２を照射し、透明膜２８６１を完全に硬化させる。
【０１３３】
プレス板２９０１の凹凸面には、オレフィン系の材料などからなる離形性のよい薄膜を形成しておくことが好ましい。このような離形性のよい薄膜を形成しておくことで、透明膜２８６１とプレス板２９０１との離形性が良好となり、製造効率が向上する。なお、プレス板２９０１と透明膜２８６１とも温度管理も重要である。プレス板２９０１は透明膜２８６１よりも５度〜１５度程度、温度を低くしておくことが好ましい。なお、透明膜２８６１の種類によっては、温度は逆の関係にした方が離形性などが良好になる場合もある。したがって、実験を十分に実施し、条件を定める必要がある。
【０１３４】
また、離形フィルムとしては、シリコン樹脂フィルム、フッ素樹脂フィルム、ポリエチレン、ポリプロピレン等のオレフィン系樹脂フィルムが例示され、また、樹脂フィルムの表面にシリコン樹脂、フッ素樹脂を塗布等したものが例示される。その他、紫外線を透過し、ある程度の柔軟性を有すれば何でもよい。例えば、ガラス基板等も用いることができる。
【０１３５】
また、図１４（ｄ）で図示するように、プレス板２９０１を取り外した後、透明膜２８６１全体にＵＶ（可視光）を照射し、未硬化の樹脂成分を完全に硬化させる。このことは、透明膜２８６１が熱硬化タイプなどの場合も同様である。
【０１３６】
なお、図１３、図１４などで説明した製造方法では、透明膜２８６１は紫外線硬化タイプを用いるとしたが、本発明はこれに限定されるものではない。例えば、熱可塑タイプの樹脂材料、熱硬化タイプの樹脂材料、２液を混合させることにより硬化し始める２液タイプの常温硬化タイプなどの樹脂材料なども用いることができる。以上の場合は、ポリマー材料（透明膜）２８６１は透明材料である必要はない。ポリマー材料２８６１の選択範囲も広がり、エポキシ系樹脂、フェノール系樹脂などを用いることができる。この場合は、凹凸部（凹部）２８６３を形成後、加熱、放置などして屈折部２８０２を形成する。もちろん、プレス板２９０１を透明膜２８６１に押し付けた状態で硬化させてもよい。また、屈折部２８０２の必要な部分に反射膜などを形成する。反射膜の構成などについては、図７で説明したので省略する。
【０１３７】
図１５は、本発明の他の実施例である。図１５（ａ）までは他の実施例と同様であるので説明を省略する。
【０１３８】
図１５（ｂ）では封止膜７３上に、凸部２８７１を形成している。凸部２８７１の形成位置は屈折部２８０２の形成位置に一致するようにする。つまり、画素周辺部あるいは画素の発光部の周辺部である。液晶表示パネルではブラックマトリックス（ＢＭ）の形成位置である。凸部２８７１はＳｉＯ2、ＳｉＮｘなどの無機材料を用いて形成する。また、透明膜２８６１のように有機材料を用いてもよい。凸部２８７１の形成方法としては、封止膜７３あるいは封止板上に無機薄膜あるいは有機薄膜を０．５〜３μｍの厚みで蒸着あるいは塗布する。その上にマスクを形成し、前記マスクを用いてネガまたはポジでエッチングする（図１５（ｂ））。
【０１３９】
次に、図１５（ｃ）に図示するように、表示画面２１の全体に、透明膜２８６１を塗布する。なお、塗布はオフセット印刷、スクリーン印刷、ローラーによる塗布、スピンナーでの塗布などのいずれの方法（技術）を用いてもよい。
【０１４０】
塗布する樹脂は、粘度を５ｃｐ以上４０ｃｐ以下とすることが好ましい。つまり、比較的粘度を低下したものを用いる。透明膜２８６１は凸部２８７１に沿って滑らかに形成される。以上のように、図１５では凸部２８７１と透明膜２８６１により屈折部２８０２が形成される。また、屈折部２８０２の必要な部分に反射膜などを形成する。反射膜の構成などについては、図７で説明したので省略する。
【０１４１】
なお、図１５（ｃ）において、表示画面２１の全体に透明膜を塗布するとしたがこれに限定されるものではなく、無機材料からなる薄膜を蒸着してもよい。無機材料を蒸着することにより、凸部２８７１の凹凸により屈折部２８０２が形成される。
【０１４２】
図１６は、本発明の他の実施例である。図１６（ａ）までは他の実施例と同様であるので説明を省略する。図１６（ｂ）では封止膜７３もしくは封止蓋の上に、メタルマスク２８８１を配置している。メタルマスク２８８１の開口部は、封止膜７３側の開口部が広く、他面側が狭くなっている。
【０１４３】
図１６で説明したメタルマスク２８８１は、封止膜７３に直接触れないように（もしくは、極力、封止膜７３と接触しないように）するため、メタルマスク２８８１の裏面、もしくは、封止膜７３あるいは封止蓋の表面に１．５〜３μｍの高さの突起を形成する。この突起は、有機ＥＬ層４７を蒸着などしない箇所、例えば、隣接した画素間に形成する。
【０１４４】
図１６（ｂ）で図示するように、メタルマスク２８８１を介して、ＳｉＯ2、ＳｉＮｘなどの無機材料を堆積させる。堆積箇所は、屈折部２８０２の形成箇所である。また、無機材料のかわりに透明膜２８６１のように有機材料を用いてもよい。以上のようにメタルマスク２８８１を用いて屈折部２８０２を形成することができる。
【０１４５】
図７は、プリズム状などの屈曲部（もしくは光反射部）２８０２の例示であった。しかし、本発明はこれに限定されるものではない。例えば、図１７に図示するように、画素１６に対応してマイクロレンズ状の屈折部２８０２を形成してもよい。マイクロレンズはサインカーブ状にすることが好ましい。また、円弧状に形成することが好ましいが、これに限定されるものではなく、蒲鉾状であってもよい。マイクロレンズの高さは１５μｍ以上３１００μｍ以下とすることが好ましい。マイクロレンズはスタンパ技術で形成する。このスタンパ技術にはオムロン社がマイクロレンズ形成の方法として採用している方式、松下電器がＣＤのピックアップレンズで微小レンズの形成方法として用いている方式などを応用する。また、図１７の屈折部２８０２は回折格子で形成することもできる。他の事項は図７と同様であるので説明を省略する。
【０１４６】
真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した装置を用いる。主たる排気装置は排気速度１５００リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ-6Ｔｏｒｒ（１３３．３２２ｅ-6Ｐａ）以下であり、全ての蒸着は２〜３×１０ｅ-6Ｔｏｒｒ（２６６．６４４〜３９９．９６６ｅ-6Ｐａ）の範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【０１４７】
このようにして真空層中に配置したアレイ基板上に、カーボン膜２０〜５０ｎｍを成膜する。次に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチルフェニル）アミノ）−α−フェニルスチルベンを０．３ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【０１４８】
正孔輸送層として、Ｎ，Ｎ’−ビス（４’−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓの蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【０１４９】
発光層（電子輸送層）として、トリス（８−キノリノラト）アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成する。
【０１５０】
次に、電子注入電極として、Ａｌ−Ｌｉ合金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で膜厚約１ｎｍに形成し、続いてそのＡｌ−Ｌｉ合金をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみを、約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成し、積層型の電子注入電極とした。
【０１５１】
このようにして作成した有機薄膜ＥＬ素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング７０５９ガラス製の封止フタ４１をシール剤４５（アネルバ株式会社製、商品名：スーパーバックシール９５３−７０００）で貼り付けて表示パネルとした。なお、封止フタ４１とアレイ基板４９との空間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿度に弱いため、乾燥剤５５によりシール剤４５を浸透する水分を吸収し、有機ＥＬ層４７の劣化を防止しているのである。
【０１５２】
シール剤４５からの水分の浸透を抑制するためには外部からの経路（パス）を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹部４３、凸部４４を形成している。アレイ基板４９の周辺部に形成した凸部４４は少なくとも二重に形成する。凸と凸との間隔（形成ピッチ）は１００μｍ以上５００μｍ以下に、また、凸の高さは３０μｍ以上３００μｍ以下とすることが好ましい。この凸部はスタンパ技術で形成する。
【０１５３】
一方、封止フタ４１にも凹部４３を形成する。凹部４３の形成ピッチは凸部４４の形成ピッチと同一にする。このように、形成ピッチを同一にすることで凹部４３に凸部４４がちょうどはまり込み、表示パネルの製造時に封止フタ４１とアレイ基板４９との間に位置ずれが発生しない。凹部４３と凸部４４間にはシール剤４５を配置する。シール剤４５は封止フタ４１とアレイ基板４９とを接着するとともに、外部からの水分の浸入を防止する。
【０１５４】
シール剤４５としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いること、また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。特に、シール接着剤は酸化チタンの微粉末、酸化シリコンなどの微粉末を重量比で６５％以上９５％以下の割合で添加し、この微粉末の粒子径の平均直径を２０μｍ以上１００μｍ以下とすることが好ましい。これは微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなるからである。しかし、あまりに多いと気泡などが入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
【０１５５】
乾燥剤の重量はシールの長さ１０ｍｍあたり０．０４ｇ以上０．２ｇ以下、特に０．０６ｇ以上０．１５ｇ以下とすることが望ましい。これは乾燥剤の量が少なすぎると、水分防止効果が薄れ、すぐに有機ＥＬ層が劣化するためである。逆に多すぎると、乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。
【０１５６】
図２ではガラスの封止フタ４１を用いて封止する構成であるが、図５のようにフィルムを用いた封止であってもよい。例えば、封止フィルムとしては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド  ライク  カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）ので、封止膜７３として使用できる。また、ＤＬＣ膜を透明電極７２の表面に直接蒸着する構成でもよい。薄膜の膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）して計算する。ｄは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。）が、ＥＬ素子１５の発光主波長λ以下となるようにするとよい。この条件を満たすことにより、ＥＬ素子１５からの光取り出し効率が、ガラス基板で封止した場合に比較して２倍以上になる。また、アルミニウムと銀の合金あるいは混合物あるいは積層物を形成してもよい。
【０１５７】
有機ＥＬ層４７から発生した光の半分は、反射膜４６で反射され、アレイ基板４９を透過して出射される。しかし、反射膜４６は外光を反射するため写り込みが発生し、表示コントラストを低下させる。この対策のために、アレイ基板４９にλ／４板５０および偏光板５４を配置している。なお、画素が反射電極の場合は、有機ＥＬ層４７から発生した光は上方向に出射される。したがって、λ／４板５０および偏光板５４は光出射側に配置されなければならない。なお、反射型画素は、画素電極４８を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極４８の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層４７との界面が広くなって発光面積が大きくなり、発光効率が向上する。
【０１５８】
アレイ基板４９と偏光板（偏光フィルム）５４間には１枚あるいは複数の位相フィルム（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。この位相フィルムは入射光を出射光に対して位相差を発生させ、効率よく光変調を行うのに寄与する。
【０１５９】
その他、位相フィルムとして、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用いてもよい。その他、水晶などの結晶を用いてもよい。１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ以下、さらには８０ｎｍ以上２２０ｎｍ以下とすることが好ましい。
【０１６０】
なお、図５に図示するように、位相フィルムと偏光板とを一体化した円偏光板７４（円偏光フィルム）を用いてもよい。
【０１６１】
λ／４板（位相フィルム）５０は染料あるいは顔料で着色し、カラーフィルタとしての機能をもたせることが好ましい。特に、有機ＥＬ層は赤（Ｒ）の純度が悪いので、着色したλ／４板５０で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的であり、この顔料が特定の波長帯域の光を吸収して、吸収されなかった波長帯域の光を透過する。
【０１６２】
以上のように、位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成してもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することにより、かまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは１つの画素電極あるいは３原色の画素にそれぞれ対応するように配置する。
【０１６３】
先にも記述したが、カラーフィルタの形成時に圧延、もしくは光重合により位相差を発生させることができるので、位相フィルムの機能はカラーフィルタに持たせてもよい。その他、図５の平滑化膜７１を光重合させることにより位相差を持たせてもよい。このように構成すれば、位相フィルムを基板外に構成あるいは配置する必要がなくなり、表示パネルの構成も簡易になり低コスト化が望める。なお、以上の事項は偏光板５４にも適用できる。
【０１６４】
偏光板５４はヨウ素などをポリビニールアルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち、特定の偏光軸方向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ  ｐｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。
【０１６５】
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、コレステリック液晶層と（１／４）λ板を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（ＰＢＳ）等を用いることも可能である。
【０１６６】
なお、図２では図示していないが、偏光板５４の表面にはＡＩＲコートを施している。
【０１６７】
画素電極４８にはＴＦＴが接続されるとしたがこれに限定されるものではない。アクティブマトリックスには、スイッチング素子として薄膜トランジスタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイオード、ホトダイオード、ホトトランジスタ、ＦＥＴ、ＭＯＳトランジスタ、ＰＬＺＴ素子などでも可能である。つまり、スイッチング素子、駆動素子を構成するものはこれらのいずれでも使用することができる。
【０１６８】
また、ＴＦＴにはＬＤＤ（ロー  ドーピング  ドレイン）構造を採用することが好ましい。なお、ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ動作をするすべての素子一般を意味する。また、ＥＬ膜の構成、パネル構造などは単純マトリックス型表示パネルにも適用できる。また、本明細書ではＥＬ素子として有機ＥＬ素子（ＯＥＬ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤ）を例にあげて説明するがこれに限定されるものではなく、無機ＥＬ素子にも適用される。
【０１６９】
有機ＥＬ表示パネルに用いられるアクティブマトリックス方式は、（１）特定の画素を選択し、必要な表示情報を与えられること、（２）１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満たさなければならない。
【０１７０】
この２つの条件を満たすため、図３０２に示す従来の有機ＥＬの素子構成において、第１のＴＦＴ１１ａは画素を選択するためのスイッチング用薄膜トランジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を供給するための駆動用薄膜トランジスタとする。
【０１７１】
ここで液晶に用いられるアクティブマトリックス方式と比較すると、スイッチング用ＴＦＴ１１ａは液晶用にも必要であるが、駆動用ＴＦＴ１１ｂはＥＬ素子１５を点灯させるために必要である。この理由として、液晶の場合は、電圧を印加することでオン状態を保持することができるが、ＥＬ素子１５の場合は、電流を流し続けなければ画素１６の点灯状態を維持できないからである。
【０１７２】
したがって、有機ＥＬ表示パネルでは電流を流し続けるために、駆動用ＴＦＴ１１ｂをオンさせ続けなければならない。まず、走査線、データ線が両方ともオンになると、スイッチング用ＴＦＴ１１ａを通してコンデンサ１９に電荷が蓄積される。このコンデンサ１９が駆動用ＴＦＴ１１ｂのゲートに電圧を加え続けるため、スイッチング用ＴＦＴ１１ａがオフになっても、電流供給線２０から電流が流れ続け、１フレーム期間にわたり画素１６をオンできる。
【０１７３】
この構成を用いて階調を表示させる場合、駆動用ＴＦＴ１１ｂのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用ＴＦＴ１１ｂのオン電流のばらつきがそのまま表示に現れる。
【０１７４】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば極めて均一であるが、安価なガラス基板に形成することのできる形成温度が４５０度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値のばらつきを持つため、駆動用ＴＦＴ１１ｂを流れるオン電流がこれに対応してばらつき、表示にむらが発生する。これらのむらは、閾値電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶縁膜の厚みなどでも発生する。また、ＴＦＴ１１の劣化によっても特性は変化する。
【０１７５】
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンＴＦＴではこのばらつきを所定範囲以内に抑えるというスペックを満たせない。この問題を解決するため、１画素内に４つのトランジスタを設けて、閾値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法や、定電流回路を１画素ごとに形成し電流の均一化を図る方法などが考えられる。
【０１７６】
しかしながら、これらの方法は、プログラムされる電流がＥＬ素子１５を通じてなされるため、電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し、駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。そのため、駆動電圧が高くなるという課題を有することになる。
【０１７７】
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がＥＬ素子１５の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性に、キンク電流が発生した場合、またはトランジスタの閾値電圧の変動が発生した場合、記憶された電流値が変動するという課題もある。
【０１７８】
本発明のＥＬ素子構造は、上記課題に対して、ＥＬ素子１５に流れる電流を制御するＴＦＴ１１が、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小限に抑えることができ、記憶される電流値の変動を小さくすることができる構成である。
【０１７９】
本発明のＥＬ素子構造は、具体的には図６（ａ）に示すように、単位画素が最低４つからなる複数のＴＦＴ１１ならびにＥＬ素子１５により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平滑化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このように、ソース信号線１８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。
【０１８０】
第１のゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることにより、第１のＴＦＴ（あるいはスイッチング素子）１１ａおよび第３のＴＦＴ（あるいはスイッチング素子）１１ｃを通して、前記ＥＬ素子１５に流すべき電流値を流し、第１のＴＦＴ１１ａのゲートとドレイン間を短絡するように第２のＴＦＴ１１ｂが第１のゲート信号線１７ａをアクティブ（ＯＮ電圧を印加）とすることで開くと共に、第１のＴＦＴ１１ａのゲートとソース間に接続されたコンデンサ１９に、前記電流値を流すように第１のＴＦＴ１１ａのゲート電圧（あるいはドレイン電圧）を記憶する。
【０１８１】
なお、第１のＴＦＴ１１ａのソース−ゲート間容量であるコンデンサ１９は０．２ｐＦ以上の容量とすることが好ましい。他の構成として別途、コンデンサ１９を形成する例もある。つまり、これはコンデンサ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成である。Ｍ３トランジスタ１１ｃのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からは、このように別途コンデンサを構成する方が好ましい。なお、コンデンサ１９の大きさは、０．２ｐＦ以上２ｐＦ以下、中でも０．４ｐＦ以上１．２ｐＦ以下とすることがよい。
【０１８２】
また、コンデンサ１９は隣接する画素間の非表示領域に形成されることが好ましい。一般的に、フルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタルマスクによるマスク蒸着で形成するため、有機ＥＬ層の形成位置にマスク位置ずれが発生し、各色の有機ＥＬ層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は１０μｍ以上離れなければならず、また、この部分は発光に寄与しない部分となる。したがって、コンデンサ１９をこの領域に形成することは開口率向上のために有効な手段となる。
【０１８３】
次に、第１のゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のＴＦＴ１１ａならびにＥＬ素子１５に接続された第４のＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する。
【０１８４】
この回路は１画素内に４つのＴＦＴ１１を有しており、第１のトランジスタＭ１のゲートは第２のトランジスタＭ２のソースに接続されており、第２のトランジスタＭ２および第３のトランジスタＭ３のゲートは第１のゲート信号線１７ａに、第２のトランジスタＭ２のドレインは第３のトランジスタＭ３のソースならびに第４のトランジスタＭ４のソースに接続され、第３のトランジスタＭ３のドレインはソース信号線１８に接続されている。第４のトランジスタＭ４のゲートは第２のゲート信号線１７ｂに接続され、第４のトランジスタＭ４のドレインはＥＬ素子１５のアノード電極に接続されている。
【０１８５】
なお、図６ではすべてのＴＦＴはＰチャンネルで構成している。Ｐチャンネルは多少、ＮチャンネルのＴＦＴと比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定されるものではない。Ｎチャンネルのみで構成してもよいし（図１５８、図１５９、図８５などを参照）、また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【０１８６】
なお、第３および第４のトランジスタは同一の極性で構成し、かつＮチャンネルで構成し、第１および第２のトランジスタはＰチャンネルで構成することが好ましい。一般的に、ＰチャンネルトランジスタはＮチャンネルトランジスタと比較して、信頼性が高い、キンク電流が少ないなどの特長があり、電流を制御することによって目的とする発光強度を得るＥＬ素子に対しては、第１のＴＦＴ１１ａをＰチャンネルにすると効果が大きくなる。
【０１８７】
（実施の形態６）
以下、本発明のＥＬ素子構成について図１８を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは、必要な電流値を記憶させるタイミングである。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることにより、等価回路として図１８（ａ）となる。ここで、信号線より所定の電流Ｉ１が書き込まれ、ＴＦＴ１１ａはゲートとドレインが接続された状態となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１が流れる。したがって、ＴＦＴ１１ａのゲート−ソース間の電圧は電流Ｉ１が流れるようにＶ１となる。
【０１８８】
第２のタイミングは、ＴＦＴ１１ａとＴＦＴ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、そのときの等価回路は図１８（ｂ）となる。この場合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の電圧Ｖ１は保持されたままとなる。
【０１８９】
なお、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートは同一のゲート信号線１７ａに接続している。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートとを異なるゲート信号線１７ｂに接続してもよい（ＳＡ１とＳＡ２とを個別に制御できるようにする）。つまり、１画素のゲート信号線は３本となる（図６の構成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、ＴＦＴ１１のばらつきによるＥＬ素子１５の電流値ばらつきをさらに低減することができる。
【０１９０】
第１のゲート信号線１７ａと第２のゲート信号線１７ｂとを共通にし、第３および第４のトランジスタを異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。このように構成すれば、本発明の動作タイミングとしては信号線からの書き込み経路がオフになる。すなわち、所定の電流が記憶される際に、電流の流れる経路に分岐があると、正確な電流値がＭ１のソース−ゲート間容量（コンデンサ）に記憶されない。第３のトランジスタＭ３と第４のトランジスタＭ４を異なった導電形とし、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずＭ３がオフした後にＭ４がオンすることを可能にする。ただしこの場合、お互いの閾値を正確にコントロールする必要があるのでプロセスへの注意を要する。
【０１９１】
なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにＴＦＴ１１ｅ（Ｍ５）を図６（ｂ）に示すようにカスケード接続してトランジスタの総数を４以上にしても動作原理は同じである。このように、ＴＦＴ１１ｅを加えた構成とすることにより、第３のトランジスタＭ３を介してプログラムした電流をより精度よくＥＬ素子１５に流すことができるようになる。
【０１９２】
図６の構成において、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式の条件を満たすことがさらに好ましい。なお、下式においてλの値は、隣接する画素間において、０．０１以上０．０６以下の条件を満たす。
【０１９３】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソース−ドレイン間電圧の影響を受ける（ミラー効果）。
【０１９４】
隣接する画素におけるそれぞれのＴＦＴ１１ａにΔＶｔなる閾値のシフトが発生した場合を考える。この場合、記憶される電流値は同じである。閾値のシフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾値が変動することによる、ＥＬ素子１５の電流値のずれに相当する。したがって、電流のずれをｘ（％）以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなければならないことが判る。この許容値はアプリケーションの輝度により変化する。輝度が１００ｃｄ／ｍ2〜１０００ｃｄ／ｍ2までの輝度領域においては、変動量が２％以上あれば人間は変動した境界線を認識する。したがって、輝度（電流量）の変動量が２％以内であることが必要である。輝度が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝度変化量は２％以上となる。本発明のＥＬ表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は１００ｃｄ／ｍ2程度である。実際に、図６の画素構成を試作し、閾値の変動を測定すると、隣接する画素のＴＦＴ１１ａにおいては閾値の変動の最大値は０．３Ｖであることが判った。したがって、輝度の変動を２％以内に抑えるためにはλは０．０６以下でなければならない。しかし、人間が変化を認識することができないので、０．０１以下にする必要はない。また、この閾値のばらつきを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
【０１９５】
また、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式を満たすように構成されることが好ましい。なお、λの変動は隣接する画素間において１％以上５％以下とする。
【０１９６】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ＥＬ素子を流れる電流値が変動する。変動を±２％以内に抑えるためには、λの変動を±５％に抑えなければならない。しかし、人間が変化を認識することができないので、１％以下にする必要はない。また、１％以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
【０１９７】
また、実験、アレイ試作および検討によれば、第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上２００μｍ以下、さらには、１５μｍ以上１５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和され、キンク効果が低く抑えられるためであると考えられる。
【０１９８】
また、画素を構成するＴＦＴ１１が、レーザー再結晶化方法（レーザアニール）により形成されたポリシリコンＴＦＴで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザーの照射方向に対して同一の方向であることが好ましい。
【０１９９】
本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのためにトランジスタが４つ以上必要である。これらのトランジスタ特性により回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と垂直方向では移動度、閾値の平均値が異なるので、画素を構成するすべてのトランジスタのチャンネル方向は同一である方が望ましい。
【０２００】
また、コンデンサ１９の容量値をＣｓ、第２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、次式を満たすことが好ましい。
【０２０１】
３＜Ｃｓ／Ｉｏｆｆ＜２４
さらに好ましくは、次式を満たすことが好ましい。
【０２０２】
６＜Ｃｓ／Ｉｏｆｆ＜１８
ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬ素子を流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、コンデンサ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【０２０３】
また、アクティブマトリックスを構成するトランジスタがｐ−ｃｈポリシリコン薄膜トランジスタによって構成され、ＴＦＴ１１ｂがデュアルゲート構造以上であるマルチゲート構造とされることが好ましい。ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。この要求を満たすために、ＴＦＴ１１ｂのゲートの構造をマルチゲート構造とすることでＯＮ／ＯＦＦ比の高い特性を実現できるようになるのである。
【０２０４】
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることが好ましい。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトランジスタ特性のばらつきとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザーの照射によるエネルギーのばらつきなどに起因するものが多く、これを吸収するためには、できるだけレーザーの照射ピッチ（一般的には１０数μｍ）をチャンネル内により多く含む構造とすることが望ましい。そこで、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることによりレーザー照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生するので、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は９μｍ2以上、さらには、１６μｍ2以上４５μｍ2以下となるようにすることが好ましい。
【０２０５】
また、隣接する単位画素での第１のＴＦＴ１１ａの移動度変動を２０％以下にすることが好ましい。なぜなら、移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、第１のトランジスタＭ１のゲート−ソース間の容量が充電できないからである。したがって、移動のばらつきを２０％以内に抑えることで画素間の輝度のばらつきを認知限以下にすることができる。
【０２０６】
以上、図６を画素構成として説明したが、これらは図１９、図２０に図示する構成にも適用することができる。以下、図１９などの画素構成について説明する。
【０２０７】
ＥＬ素子１５に流す電流を設定する時、変換用ＴＦＴ１１ａに流す信号電流をＩｗ、その結果、変換用ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇｓとする。書き込み時はＴＦＴ１１ｄによって変換用ＴＦＴ１１ａのゲート−ドレイン間が短絡されているので、変換用ＴＦＴ１１ａは飽和領域で動作する。よって、信号電流Ｉｗは、以下の式で与えられる。
【０２０８】
（数１）  Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2
ここでのＣｏｘは単位面積当たりのゲート容量であり、Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴの閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌはチャンネル長、ε０は真空の移動度、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
【０２０９】
ＥＬ素子１５に流れる電流をＩｄｄとすると、Ｉｄｄは、ＥＬ素子１５と直列に接続される駆動用ＴＦＴ１１ｂによって電流レベルが制御される。本発明では、そのゲート−ソース間電圧が（数１）式のＶｇｓに一致するので、駆動用ＴＦＴ１１ｂが飽和領域で動作すると仮定すれば、以下の式が成り立つ。
【０２１０】
（数２）  Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2
絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が飽和領域で動作するための条件は、Ｖｄｓをドレイン−ソース間電圧として、一般に以下の式で与えられる。
【０２１１】
（数３）  ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜
ここで、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂは、小さな画素内部に近接して形成されるため、大略μ１＝μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（数１）式及び（数２）式から容易に以下の式が導かれる。
【０２１２】
（数４）  Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）
ここで注意すべき点は、（数１）式及び（数２）式において、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、（数４）式はこれらのパラメータを含まないので、Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないということである。仮に、Ｗ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流Ｉｗと同一になるので、結果としてＥＬ素子１５の発光輝度を正確に制御できる。
【０２１３】
以上のように、変換用ＴＦＴ１１ａの閾値Ｖｔｈ１と駆動用ＴＦＴ１１ｂの閾値Ｖｔｈ２は基本的に同一である為、両ＴＦＴにおける共通電位にあるゲートに対してカットオフレベルの信号電圧が印加されると、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつきなどの要因により、Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがある。この時、駆動用ＴＦＴ１１ｂにサブスレッショルドレベルのリーク電流が流れる為、ＥＬ素子１５が微発光を呈する。この微発光により画面のコントラストが低下し、表示特性が損なわれる。
【０２１４】
本発明では特に、駆動用ＴＦＴ１１ｂの閾電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの閾電圧Ｖｔｈ１より低くならないように設定している。例えば、駆動用ＴＦＴ１１ｂのゲート長Ｌ２を変換用ＴＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならないようにしており、微少な電流リークを抑制することが可能である。以上の事項は図６の変換用ＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用される。
【０２１５】
図１９に示すように、信号電流が流れる変換用ＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御する駆動用ＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断する取込用ＴＦＴ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込み期間中に変換用ＴＦＴ１１ａのゲート−ドレイン間を短絡するスイッチング用ＴＦＴ１１ｄ、変換用ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了後も保持するためのコンデンサ１９および発光素子としてのＥＬ素子１５などから構成される。このように、ゲート信号線は各画素２本であることから、前述した図６などに基づく本発明の明細書全体の構成、機能、動作などを適用することができる。
【０２１６】
図１９における取込用ＴＦＴ１１ｃはＮチャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭＯＳ（ＰＭＯＳ）で構成されているが、これは一例であって、必ずしもこの通りである必要はない。コンデンサ１９は、その一方の端子が変換用ＴＦＴ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。したがって、以上の事項は図６などにも適用されることは言うまでもない。
【０２１７】
ＥＬ素子１５の端子電圧は温度によっても変化する。通常、温度が低い時は高く、温度が高くなるにつれて低くなる。この傾向はリニアの関係にある。したがって、Ｖｄｄ電圧を外部温度によって（正確にはＥＬ素子１５の温度によって）調整することが好ましい。温度センサで外部温度を検出し、Ｖｄｄ電圧発生部のフィードバックをかけてＶｄｄ電圧を変化させる。Ｖｄｄ電圧は摂氏１０℃の変化で、２％以上８％以下、中でも３％以上６％以下とすることが好ましい。
【０２１８】
なお、図６などのＶｄｄ電圧はＴＦＴ１１のオフ電圧よりも低くすることが好ましい。具体的には、Ｖｇｈ（ゲートのオフ電圧）は少なくともＶｄｄ−０．５Ｖよりも高くするべきである。これよりも低いとＴＦＴのオフリークが発生し、レーザアニールのショットむらが目立つようになる。また、あまりにも高いと逆にオフリーク量が増加するので、Ｖｄｄ＋４Ｖよりも低くすべきである。したがって、ゲートのオフ電圧Ｖｇｈ、つまり、図６におけるＶｄｄ電源電圧は、−０．５Ｖ以上＋４Ｖ以下、さらに好ましくは０Ｖ以上＋２Ｖ以下とすべきであり、ゲート信号線に印加するＴＦＴのオフ電圧が、十分オフになるようにする。ＴＦＴがＮチャンネルの場合は、Ｖｇｌがオフ電圧となるので、ＶｇｌはＧＮＤ電圧に対して−４Ｖ以上０．５Ｖ以下、さらには−２Ｖ以上０Ｖ以下の範囲となるようにすることが好ましい。
【０２１９】
以上、図６の電流プログラムの画素構成について述べたが、これに限定されるものではなく、図８５、図８７などの電圧プログラムの画素構成にも適用できることは言うまでもない。なお、電圧プログラムのＶｔオフセットキャンセルは、Ｒ、Ｇ、Ｂごとに個別に補償することが好ましい。
【０２２０】
図１９の構成は、走査線ｓｃａｎＡ及びｓｃａｎＢを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Ｉｗを生成して逐次データ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各データ線ｄａｔａの交差部に配されて、駆動電流の供給を受けて発光する電流駆動型のＥＬ素子１５を含む複数の画素とを備えている。
【０２２１】
特徴事項として図１９に示した画素構成は、当該走査線ｓｃａｎＡが選択された時、当該データ線ｄａｔａから信号電流Ｉｗを取り込む受入部（具体的には、取込用ＴＦＴ１１ｃから構成される）と、取り込んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子ＯＬＥＤ（他に、ＥＬ、ＯＥＬ、ＰＥＬ、ＰＬＥＤと略称する場合がある）に流す駆動部とからなる。
【０２２２】
前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用ＴＦＴ１１ａと、そのゲートに接続したコンデンサ１９とを含んでいる。変換用ＴＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗをチャネルに流して変換された電圧レベルをゲートに発生させ、コンデンサ１９に生じた電圧レベルを保持する。
【０２２３】
また、前記変換部は、変換用ＴＦＴ１１ａのドレインとゲートとの間に挿入されたスイッチング用ＴＦＴ１１ｄを含んでいる。スイッチング用ＴＦＴ１１ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換する時に導通し、変換用ＴＦＴ１１ａのドレインとゲートを電気的に接続してソースを基準とする電圧レベルを変換用ＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチング用ＴＦＴ１１ｄは、電圧レベルをコンデンサ１９に保持する時に遮断され、変換用ＴＦＴ１１ａのゲート及びこれに接続したコンデンサ１９を変換用ＴＦＴ１１ａのドレインから切り離す。
【０２２４】
また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用ＴＦＴ１１ｂを含んでいる。駆動用ＴＦＴ１１ｂは、コンデンサ１９に保持された電圧レベルをゲートに受け入れ、それに応じた電流レベルを有する駆動電流がチャネルを介してＥＬ素子１５に流れる。変換用ＴＦＴ１１ａのゲートと駆動用ＴＦＴ１１ｂのゲートとが直接接続されてカレントミラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例関係となるようにしている。
【０２２５】
駆動用ＴＦＴ１１ｂは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０２２６】
駆動用ＴＦＴ１１ｂは、その閾電圧が画素内で対応する変換用ＴＦＴ１１ａの閾電圧より低くならないように設定されている。具体的には、駆動用ＴＦＴ１１ｂは、そのゲート長が変換用ＴＦＴ１１ａのゲート長より短くならないように設定されている。あるいは、駆動用ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対応する変換用ＴＦＴ１１ａのゲート絶縁膜より薄くならないように設定されても良い。
【０２２７】
また、駆動用ＴＦＴ１１ｂは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応する変換用ＴＦＴ１１ａの閾電圧より低くならないように設定されてもよい。仮に、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂの閾電圧が同一となるように設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、変換用ＴＦＴ１１ａの閾電圧より駆動用ＴＦＴ１１ｂの閾電圧が低くなる場合がある。
【０２２８】
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流が駆動用ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し、画面のコントラスト低下が現れる。そこで、駆動用ＴＦＴ１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、駆動用ＴＦＴ１１ｂの閾電圧が変換用ＴＦＴ１１ａの閾電圧よりも低くならない。
【０２２９】
ゲート長Ｌが比較的短い短チャネル効果領域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈが上昇する。一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート長Ｌに関わらず、ＴＦＴの閾値Ｖｔｈはほぼ一定である。この特性を利用して、駆動用ＴＦＴ１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長くしている。例えば、変換用ＴＦＴ１１ａのゲート長が７μｍの場合、駆動用ＴＦＴ１１ｂのゲート長を１０μｍ程度にする。
【０２３０】
変換用ＴＦＴ１１ａのゲート長が短チャネル効果領域Ａに属する一方、駆動用ＴＦＴ１１ｂのゲート長が抑制領域Ｂに属するようにしても良い。これにより、駆動用ＴＦＴ１１ｂにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制可能とする。以上により、駆動用ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリーク電流を抑制してＥＬ素子１５の微発光を抑え、コントラスト改善に寄与可能である。
【０２３１】
図１９に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走査線が選択された状態でデータ線ｄａｔａに電流源ＣＳを接続することにより、変換用ＴＦＴ１１ａに輝度情報に応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じて制御される可変電流源である。このとき、変換用ＴＦＴ１１ａのゲート−ドレイン間はスイッチング用ＴＦＴ１１ｄによって電気的に短絡されているので（数３）式が成立し、変換用ＴＦＴ１１ａは飽和領域で動作する。したがって、そのゲート−ソース間には（数１）式で与えられる電圧Ｖｇｓが生ずる。
【０２３２】
次に、第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを非選択状態とする。詳しく述べると、まず第２の走査線ｓｃａｎＢを低レベルとしてスイッチング用ＴＦＴ１１ｄをｏｆｆ状態とする。これによって、電圧Ｖｇｓがコンデンサ１９によって保持される。次に、第１の走査線ｓｃａｎＡを高レベルにしてｏｆｆ状態とすることにより、画素回路とデータ線ｄａｔａとが電気的に遮断されるので、その後はデータ線ｄａｔａを介して別の画素への書き込みを行うことができる。ここで、電流源ＣＳが信号電流の電流レベルとして出力するデータは、第２の走査線ｓｃａｎＢが非選択となる時点では有効とされるが、その後は任意のレベル（例えば、次の画素の書き込みデータ）とされて良い。
【０２３３】
駆動用ＴＦＴ１１ｂは変換用ＴＦＴ１１ａとゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、駆動用ＴＦＴ１１ｂが飽和領域で動作していれば、駆動用ＴＦＴ１１ｂを流れる電流は（数２）式で与えられ、これがすなわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。駆動用ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素子１５での電圧降下を考慮してもなお（数３）式が成立するよう、十分な電源電位をＶｄｄ電圧に与えれば良い。
【０２３４】
なお、図６（ｂ）などと同様に、インピーダンスを増大させることなどを目的として、図２０に図示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、これによりより良好な電流駆動を実現できる。他の事項は図６で説明しているで省略する。
【０２３５】
このようにして作製した図６、図１９などで説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／ｃｍ2の一定電流密度で連続駆動させた。ＥＬ構造体においては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光色が得られた。
【０２３６】
（実施の形態７）
以下、図６、図１９、図２０などを用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法などについて説明をする。
【０２３７】
フルカラー有機ＥＬ表示パネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機ＥＬ層からの光を遮るＴＦＴの面積を小さくすればよい。低温多結晶Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜１００倍の性能を持ち、その上、電流の供給能力が高いため、ＴＦＴのサイズを非常に小さくできる。したがって、有機ＥＬ表示パネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。
【０２３８】
ゲートドライバ１２あるいはソースドライバ１４などの駆動回路をアレイ基板４９上に形成することにより、電流駆動の有機ＥＬ表示パネルで特に問題になる抵抗を下げることができる。つまり、ＴＣＰの接続抵抗がなくなる上に、ＴＣＰ接続の場合に比べて電極からの引き出し線が２〜３ｍｍ短くなり、配線抵抗が小さくなる。さらに、ＴＣＰ接続のための工程がなくなる、材料コストが下がるという利点がある。
【０２３９】
（実施の形態８）
次に、本発明のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図２１はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ１４が接続されている。ソースドライバ１４の出力段には映像信号のビット数に対応したカレントミラー回路が形成されている。例えば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている。なお、１つのカレントミラー回路の最小出力電流は１０ｎＡ以上５０ｎＡ以下、特に１５ｎＡ以上３５ｎＡ以下にすることがよい。これはソースドライバ１４内のカレントミラー回路を構成するトランジスタの精度を確保するためである。
【０２４０】
また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。この回路の電圧（電流）出力値は、ＥＬ素子１５の閾値がＲＧＢで異なるので、Ｒ、Ｇ、Ｂで独立して設定できるように構成することが好ましい。
【０２４１】
以上、今までに説明してきた画素構成、アレイ構成、パネル構成などは、この後に説明する構成、方法、装置に適用されることは言うまでもない。
【０２４２】
有機ＥＬ素子には大きな温度依存性特性（温特）があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を作成する。この場合、選択するＥＬ材料で一義的に決定されるので、ソフト制御するマイコンなどを必要としない場合が多い。つまり、液晶材料により、一定のシフト量などに固定しておいてもよいということである。重要なのは発光色材料により温特が異なっている点であり、発光色（Ｒ、Ｇ、Ｂ）ごとに最適な温特補償を行う必要がある点である。
【０２４３】
Ｒ、Ｇ、ＢのＥＬ素子１５の温特はない方が好ましいのは言うまでもないが、各ＥＬ素子の温特は一定範囲内にする必要がある。少なくともＲ、Ｇ、Ｂの温特方向が同一方向か、もしくは変化しないようにする。また、変化は各色とも摂氏１０℃の変化で、２％以上８％以下、中でも３％以上６％以下とすることが好ましい。
【０２４４】
あるいは、温特補償をマイコンで行ってもよい。温度センサでＥＬ表示パネルの温度を測定し、測定した温度によりマイコン（図示せず）などで変化させる。また、切り替え時に基準電流などをマイコン制御などにより自動的に切り替えてもよいし、特定のメニューを表示できるように制御してもよい。また、マウスなどを用いて切り替えたり、ＥＬ表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。
【０２４５】
本発明において、ソースドライバ１４は半導体シリコンチップで形成され、ガラスオンチップ（ＣＯＧ）技術でアレイ基板４９のソース信号線１８の端子と接続されている。ソース信号線１８などの信号線の配線にはクロム、アルミニウム、銀などの金属配線が用いられる。これは細い配線幅で低抵抗の配線が得られるからである。金属配線は画素が反射型の場合は工程が簡略できるので、画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。
【０２４６】
本発明はＣＯＧ技術に限定されるものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバ１４などを積載し、表示パネルの信号線と接続した構成としてもよい。また、ソースドライバ１４は電源ＩＣ１０２を別途作製し、３チップ構成としてもよい。
【０２４７】
また、ＴＣＦテープを用いてもよい。ＴＣＦテープ向けフィルムは、ポリイミド・フィルムと銅（Ｃｕ）箔を、接着剤を使わずに熱圧着することができる。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ箔の上に溶解したポリイミドを重ねてキャスト成型する方法と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にＣｕをメッキや蒸着で付ける方法がある。これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにＣｕを付けるＴＣＰテープを用いる方法が最も好ましい。３０μｍ以下のリード・ピッチには、接着剤を使わないＣｕ貼り積層板で対応する。この接着剤を使わないＣｕ貼り積層板の形成方法の中で、Ｃｕ層をメッキや蒸着で形成する方法がＣｕ層の薄型化に適しているため、リード・ピッチの微細化に有利である。
【０２４８】
一方、ゲートドライバ１２は低温ポリシリコン技術で、画素のＴＦＴと同一のプロセスで形成されている。これは、ソースドライバ１４と比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術でも容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術などを用いてアレイ基板４９上に実装してもよい。また、画素ＴＦＴなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成されてもよく、有機材料で形成（有機ＴＦＴ）されてもよい。
【０２４９】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用のシフトレジスタ２２ｂとを内蔵する。各シフトレジスタ２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）と、スタートパルス（ＳＴｘ）で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。またその他にも、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ（図示せず）からの信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路と検査回路を内蔵する。
【０２５０】
シフトレジスタ２２のバッファ容量は小さいため、直接にはゲート信号線１７を駆動することができない。そのため、シフトレジスタ２２の出力とゲート信号線１７を駆動する出力ゲート２４間には少なくとも２つ以上のインバータ回路２３が形成されている。
【０２５１】
ソースドライバ１４を低温ポリシリコンなどのポリシリコン技術でアレイ基板４９上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバのシフトレジスタ２２間には複数のインバータ回路２３が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項）は、ソースドライバおよびゲートドライバ回路に共通の事項である。例えば、図２１ではソースドライバ１４の出力が直接ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタ２２の出力には多段のインバータ回路２３が接続されて、インバータ回路の出力にはトランスファーゲートなど、アナログスイッチのゲートが接続されている。
【０２５２】
インバータ回路２３はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したように、ゲートドライバ１２のシフトレジスタ２２の出力端にはインバータ回路２３が多段に接続されており、その最終出力が出力ゲート２４に接続されている。なお、インバータ回路２３はＰチャンネルのみで構成してもよい。ただしこの場合は、インバータ回路ではなく単なるゲート回路として構成してもよい。
【０２５３】
各インバータ回路２３を構成するＰチャンネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、チャンネル長をＬ（ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する）とし、シフトレジスタに近いインバータの次数を１、表示側に近いインバータの次数をＮ（Ｎ段目）とする。
【０２５４】
インバータ回路２３の接続段数が多いと接続されているインバータ回路２３の特性差が多重（積み重なり）され、シフトレジスタ２２から出力ゲート２４までの伝達時間に差が生じる（遅延時間ばらつき）。例えば、極端な場合では、図２１において出力ゲート２４ａは１．０μｓｅｃ後（シフトレジスタからパルスが出力されてから起算）にオンしている（出力電圧が切り替わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ後（シフトレジスタからパルスが出力されてから起算）にオンしている（出力電圧が切り替わっている）という状態が生じる。
【０２５５】
したがって、シフトレジスタ２２と出力ゲート２４間に作製するインバータ回路２３数は少ない方がよいが、出力ゲート２４を構成するＴＦＴのチャンネルのゲート幅Ｗは非常に大きい方がよい。また、シフトレジスタ２２の出力段のゲート駆動能力は小さいので、シフトレジスタを構成するゲート回路（ＮＡＮＤ回路など）で直接、出力ゲート２４を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、例えば、図２１のインバータ回路２３ｄのＷ４／Ｌ４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャンネル長）のサイズと、インバータ回路２３ｃのＷ３／Ｌ３のサイズの比が大きいと遅延時間が長くなり、また、インバータの特性がばらつきをも大きくする。
【０２５６】
図２２に遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図２１でインバータ回路２３ｄとインバータ回路２３ｃのチャンネル長Ｌが同一で２Ｗ３＝Ｗ４であれば、（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．５である。図２２のグラフにおいて、遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【０２５７】
図２２では（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続段数が多くなり、遅延時間ばらつきも大きくなることを示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほどインバータ回路２３から次段のインバータ回路２３への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【０２５８】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５
また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とＮチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【０２５９】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
さらに、シフトレジスタの出力端から出力ゲート（あるいはトランスファーゲート）間に形成されるインバータ回路２３の段数ｎは次式を満たすと遅延時間のばらつきも少なく良好である。
【０２６０】
３≦ｎ≦８
モビリティμにも課題がある。Ｎチャンネルトランジスタのモビリティμｎが小さいとＴＧおよびインバータのサイズが大きくなり、消費電力等が大きくなる。また、ドライバの形成面積が大きくなり、パネルサイズも大きくなってしまう。一方、モビリティμｎが大きいとトランジスタの特性劣化を引き起こしやすいので、モビリティμｎは以下の範囲がよい。
【０２６１】
５０≦μｎ≦１５０
また、シフトレジスタ２２内のクロック信号のスルーレートは、５００Ｖ／μｓｅｃ以下にする。スルーレートが高いとＮチャンネルトランジスタの劣化が激しいからである。
【０２６２】
なお、図２１でシフトレジスタの出力にはインバータ回路２３を多段に接続するとしたが、ＮＡＮＤ回路でもよい。ＮＡＮＤ回路でもインバータを構成することができるからである。つまり、インバータ回路２３の接続段数とはゲートの接続段数と考えればよい。この場合も、今まで説明したＷ／Ｌ比等の関係が適用される。また、以上の図２１、図２２を用いて説明した事項は図６６、図６７、図６９などにも適用される。
【０２６３】
また、図２１などにおいて画素のスイッチングトランジスタがＰチャンネルの時は、最終段のインバータからの出力は、オン電圧Ｖｇｌがゲート信号線１７に印加され、オフ電圧Ｖｇｈがゲート信号線１７に印加される。逆に、画素のスイッチングトランジスタがＮチャンネルの時は、最終段のインバータからの出力は、オフ電圧Ｖｇｌがゲート信号線１７に印加され、オン電圧Ｖｇｈがゲート信号線１７に印加される。
【０２６４】
以上の実施例では、ゲートドライバを高温ポリシリコンあるいは低温ポリシリコン技術などで画素１６と同時に作製するとしたが、これに限定されるものではない。例えば、図２３に図示するように別途、半導体チップで作製したソースドライバ１４、ゲートドライバ１２を表示パネル８２に積載してもよい。
【０２６５】
また、表示パネル８２を携帯電話などの情報表示装置に使用する場合、ソースドライバ１４、ゲートドライバ１２を図２３に示すように、表示パネルの一辺に実装することが好ましい（なお、このように一辺にドライバＩＣを実装する形態を３辺フリー構成（構造）と呼ぶ。従来は、表示領域のＸ辺にゲートドライバ１２が実装され、Ｙ辺にソースドライバ１４が実装されていた）。表示画面２１の中心線が表示装置の中心になるように設計し易く、また、ドライバＩＣの実装も容易となるからである。なお、ゲートドライバ回路を高温ポリシリコンあるいは低温ポリシリコン技術などを用いて３辺フリーの構成として作製してもよい（つまり、図２３のソースドライバ１４とゲートドライバ１２のうち、少なくとも一方をポリシリコン技術でアレイ基板４９に直接形成する）。
【０２６６】
なお、３辺フリー構成とは、アレイ基板４９に直接ＩＣを積載あるいは形成した構成だけでなく、ソースドライバ１４、ゲートドライバ１２などを取り付けたフィルム（ＴＣＰ、ＴＡＢ技術など）をアレイ基板４９の１辺（もしくはほぼ１辺）に貼り付けた構成も含む。つまり、２辺にＩＣが実装、あるいは取り付けられていない構成、配置あるいはそれに類似するすべてを意味する。
【０２６７】
図２３のように、ゲートドライバ１２をソースドライバ１４の横に配置すると、ゲート信号線１７はＣ辺に沿って表示画面２１まで形成される必要がある（図２４等参照）。
【０２６８】
なお、Ｃ辺に形成するゲート信号線１７のピッチは５μｍ以上１２μｍ以下にする。５μｍ未満では隣接ゲート信号線に寄生容量の影響によりノイズが乗ってしまうからである。実験によれば、７μｍ以下で寄生容量の影響が顕著に発生し、さらに５μｍ未満では表示画面にビート状などの画像ノイズが激しく発生する。特に、ノイズの発生は画面の左右で異なり、このビート状などの画像ノイズを低減することは困難である。また、低減１２μｍを越えると表示パネルの額縁幅Ｄが大きくなりすぎて実用的でない。
【０２６９】
前述の画像ノイズを低減するためには、ゲート信号線１７を形成した部分の下層あるいは上層に、グラントパターン（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン）を配置することにより低減できる。また、別途設けたシールド板（シールド箔（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン））をゲート信号線１７上に配置すればよい。
【０２７０】
図２４のＣ辺のゲート信号線１７はＩＴＯ電極で形成してもよいが、低抵抗化するため、ＩＴＯと金属薄膜とを積層して形成したり、金属膜で形成することが好ましい。ＩＴＯと積層する場合は、ＩＴＯ上にチタン膜を形成し、その上にアルミニウムあるいはアルミニウムとモリブデンの合金薄膜を形成する。もしくはＩＴＯ上にクロム膜を形成する。金属膜の場合は、アルミニウム薄膜、クロム薄膜で形成する。以上の事項は本発明の他の実施例でも同様である。
【０２７１】
なお、図２４などにおいて、ゲート信号線１７などは表示領域の片側に配置するとしたがこれに限定されるものではなく、両方に配置してもよい。例えば、ゲート信号線１７ａを表示画面２１の右側に配置（形成）し、ゲート信号線１７ｂを表示画面２１の左側に配置（形成）してもよい。以上の事項は他の実施例でも同様である。
【０２７２】
図２５ではソースドライバ１４とゲートドライバ１２とを１チップ化（１チップドライバＩＣ１４ｃ）している。１チップ化すれば、表示パネル８２へのＩＣチップの実装が１個で済む。したがって、実装コストも低減できる。また、１チップドライバＩＣ１４ｃ内で使用する各種電圧も同時に発生させることができる。
【０２７３】
なお、ソースドライバ１４、ゲートドライバ１２、１チップドライバＩＣ１４ｃはシリコンなどの半導体ウェハで作製し、表示パネル８２に実装するとしたがこれに限定されるものではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示パネル８２に直接形成してもよい。
【０２７４】
図２６では、ソースドライバ１４の両端にゲートドライバ１２ａ、１２ｂを実装する（あるいは形成する）としたがこれに限定されるものではない。例えば、図２３に示すように、ソースドライバ１４に隣接した一方の側に１つのゲートドライバ１２を配置してもよい。なお、図２６などにおいて太い実線で図示した箇所はゲート信号線１７が並列して形成した箇所を示している。したがって、ｂの部分（画面下部）は走査信号線の本数分のゲート信号線１７が並列して形成され、ａの部分（画面上部）はゲート信号線１７が１本形成されている。
【０２７５】
なお、図２６のように、２つのゲートドライバ１２ａ、１２ｂを使用すると図２６のＣ辺に並列して形成するゲート信号線１７ａの本数が走査線数の１／２となる（画面の左右にゲート信号線数を１／２ずつ配置できるからである）。したがって、額縁が画面の左右で均等になるという特徴を持つようになる。
【０２７６】
本発明はゲート信号線１７の走査方向と、画面分割にも特徴がある。例えば、図２６ではゲートドライバ１２ａが画面上部のゲート信号線１７ｂと接続されている。また、ゲートドライバ１２ｂが画面下部のゲート信号線１７ａと接続されている。ゲート信号線１７の走査方向も矢印Ａで示すように画面の上部から下部の方向である。なお、ソース信号線１８は画面上部と画面下部で共通である。
【０２７７】
図２７ではゲートドライバ１２ａが画面上部の隣接したゲート信号線１７と異なるように接続されている。ゲートドライバ１２ａは奇数番目のゲート信号線１７ｂと接続されている。また、ゲートドライバ１２ｂは偶数番目のゲート信号線１７ａと接続されている。ゲート信号線の走査方向は、ゲート信号線１７ｂは画面上部から下部の方向である（矢印Ａ）。ゲート信号線１７ａは画面下部から上部の方向である（矢印Ｂ）。このように、ゲート信号線１７をゲートドライバ１２と接続することにより、また、ゲート信号線の走査方法を所定の方向とすることにより、表示画面２１に輝度傾斜が発生せず、フリッカの発生も抑制することができる。なお、ソース信号線１８は画面上部と画面下部で共通である。ただし、画面の上下で分割してもよいことは言うまでもない。以上の事項は他の実施例にも適用される。
【０２７８】
１チップ化している図２５でもゲートドライバ１２ａが画面上部のゲート信号線１７ｂと接続されている。また、ゲートドライバ１２ｂが画面下部のゲート信号線１７ａと接続されている。ゲート信号線１７ｂの走査方向は矢印Ａで示すように、画面の上部から下部の方向である。ゲート信号線１７ａの走査方向は矢印Ｂで示すように、画面の下部から上部の方向である。なお、ソース信号線１８は画面上部と画面下部で共通である。このように、ゲート信号線１７をゲートドライバ１２と接続することにより、また、ゲート信号線の走査方法を所定の方向とすることにより、表示画面２１に輝度傾斜が発生せず、フリッカの発生も抑制することができる。
【０２７９】
なお、１チップドライバＩＣ１４ｃはシリコンなどの半導体ウェハで作製し、表示パネル８２に実装するとしたがこれに限定されるものではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示パネル８２に直接形成してもよい。また、画面の上部を駆動するドライバＩＣを表示画面の上辺に配置し、画面の下部を駆動するドライバＩＣを表示画面の下辺に配置してもよい（つまり、実装ＩＣは２チップとなる）。以上の事項は他の本発明の実施例にも適用される。
【０２８０】
図２５および図２６では画面を中央部で分割するように表現したが、これに限定されるものではない。例えば、図２６の場合は、表示画面２１ａを小さくし、表示画面２１ｂを大きくしてもよい。この表示画面２１ａをパーシャル表示領域とし（図２８参照）、主として時刻表示や日付表示を行い、低消費電力モードで使用する。図２５および図２６ではゲート信号線１７ｂで表示画面２１ａを表示し、ゲート信号線１７ａで表示画面２１ｂを表示している。
【０２８１】
また、図２８などでは、図２９で図示するように、表示画面２１ａを３辺フリーの構成とし、表示画面２１ｂを従来のソースドライバ１４とゲートドライバ１２を別個の辺に配置する構成としてもよい。つまり、ゲート信号線１７ａとソース信号線１８ａは１チップドライバＩＣ１４ｃから出力するということである。
【０２８２】
また、図３０に図示するように、表示画面２１を２１ａと２１ｂの２つの画面に分割し、それぞれの画面に対応するソースドライバ１４、ゲートドライバ１２を配置してもよい。図３０では各ソースドライバ１４から出力する映像信号の書き込み時間が他の実施例と比較して２倍になるので、十分に画素に信号を書き込むことができる。また、図３１に図示するように、表示画面２１は１つにして画面の上下に各１つずつソースドライバ１４を配置してもよい。このことは、ゲートドライバ１２に対しても同様に適用できる。
【０２８３】
なお、以上の実施例はゲート信号線１７を平行に形成し、画素領域まで配線する構成であったが、これに限定されるものではなく、図３２に図示するようにソース信号線１８を１辺に平行に配線するように構成してもよいことは言うまでもない。
【０２８４】
図２８、図２９、図３０などにおいて、表示画面２１ａと２１ｂでフレームレート（駆動周波数または単位時間（１秒間）あたりの画面書き換え回数）を変化させたりすることも低消費電力化に有効な手段である。また、表示画面２１ａと２１ｂで表示色数または表示色を変化させるのも低消費電力化に有効である。
【０２８５】
図６で図示した構成では、ＥＬ素子１５のカソードはＶｓ１電位に接続されている。しかし、各色を構成する有機ＥＬの駆動電圧が異なるという問題がある。例えば、単位平方センチメートルあたり０．０１Ａの電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖである。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したがって、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄのソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流も異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。
【０２８６】
この課題に対応するため、本発明では図３３に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には、図３３ではＢをカソード電極５３ａとし、ＧとＲをカソード電極５３ｂとしている。なお、図３３はガラス面から光を取り出す下取り出しを想定しているが、上取り出しの場合もある。この場合、カソードとアノードは逆転した構成になる。
【０２８７】
Ｒ、Ｇ、ＢのＥＬ素子１５の端子電圧は極力一致させることが好ましいことは言うまでもない。少なくとも、白ピーク輝度を表示しており、色温度が６０００Ｋ以上９０００Ｋ以下の範囲で、Ｒ、Ｇ、ＢのＥＬ素子の端子電圧は１０Ｖ以下となるように材料あるいは構造選定をする必要がある。また、Ｒ、Ｇ、Ｂのうち、各ＥＬ素子の最大の端子電圧と最小の端子電圧との差は、２．５Ｖ以内、さらに好ましくは１．５Ｖ以下にする必要がある。なお、以上の実施例では、色はＲＧＢとしたがこれに限定されるものではない。このことは後に説明する。
【０２８８】
また、色むらの補正も必要である。この色むらは、各色のＥＬ材料を塗り分けるため、膜厚のばらつき、特性のばらつきによって発生する。これを補正するため、３０％〜７０％の輝度で白ラスター表示を行い、表示画面２１内の各色の面内分布を測定する。面内分布は少なくとも３０画素に１ポイントずつ測定する。この測定データをメモリからなるテーブルに保存し、この保存されたデータを使用して、入力画像データを補正して表示画面２１に表示するように構成する。
【０２８９】
なお、画素は、Ｒ、Ｇ、Ｂの３原色としたがこれに限定されるものではなく、シアン、イエロー、マゼンダの３色でもよい。また、Ｂとイエローの２色でもよいし、もちろん単色でもよい。また、Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダの６色でもよいし、Ｒ、Ｇ、Ｂ、シアン、マゼンダの５色でもよい。これらはナチュラルカラーとして色再現範囲が拡大し、良好な表示を実現できる。その他、Ｒ、Ｇ、Ｂ、白の４色でもよいし、Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダ、黒、白の８色でもよい。また、白色発光の画素を表示画面２１全体に形成（作製）し、ＲＧＢなどのカラーフィルタで３原色表示とし、ＥＬ層に各色の発光材料を積層して形成してもよい。また、１画素をＢとイエローのように塗り分けても良い。以上のように本発明のＥＬ表示装置は、ＲＧＢの３原色でカラー表示を行うものに限定されるものではない。
【０２９０】
また、図３４に図示するように、３原色の他に、白色発光の画素１６Ｗを形成してもよい。白色発光の画素１６Ｗは、Ｒ、Ｇ、Ｂ発光の構造を積層することにより作製（形成または構成）され、１組の画素は、これらＲＧＢの３原色と、白色発光の画素１６Ｗからなる。このように、白色発光の画素を形成することで、白色のピーク輝度が表現しやすくなり、輝き感のある画像表示が実現できるようになる。
【０２９１】
また、ＲＧＢの３原色を１組の画素とする場合であっても、図３５に図示するように、各色の画素電極の面積を異ならせることが好ましい。もちろん、各色の発光効率がバランスよく、色純度もバランスがよければ、同一面積でもかまわない。しかし、１つまたは複数の色のバランスが悪い場合には、画素電極（発光面積）を調整することが好ましく、電流密度を基準に各色の電極面積を決定すればよい。つまり、色温度が６０００Ｋ（ケルビン）以上９０００Ｋ以下の範囲で、ホワイトバランスを調整した時、各色の電流密度の差が±３０％以内、さらに好ましくは±１５％以内となるようにすればよい。例えば、電流密度が１００Ａ／平方メーターとすれば、３原色をいずれも７０Ａ／平方メーター以上１３０Ａ／平方メーター以下、さらに好ましくは８５Ａ／平方メーター以上１１５Ａ／平方メーター以下となるようにする。
【０２９２】
また、図３６に図示するように、隣接した画素行で、３原色の配置を異なるように配置することが好ましい。例えば、偶数行目が、左からＲ、Ｇ、Ｂの配置であれば、奇数行目はＢ、Ｇ、Ｒの配置とする。このように配置することにより、少ない画素数でも、画像の斜め方向の解像度が改善される。さらに、１行目を左からＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂの配置とし、２行目をＧ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒの配置とし、３行目をＢ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇの配置とするように、３画素行以上で、画素配置を異ならせてもよい。
【０２９３】
カソード電極５３ａは、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ＥＬが水に弱くエッチングなどを行うことができないからである。メタルマスク（図示せず）を用いて、カソード電極５３ａを蒸着し、同時にコンタクトホール５２ａに接続する。そして、コンタクトホール５２ａによりＢカソード配線５１ａと電気的接続を取ることができる。
【０２９４】
カソード電極５３ｂも同様に、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスク（図示せず）を用いて、カソード電極５３ｂを蒸着し、同時にコンタクトホール５２ｂに接続する。コンタクトホール５２ｂによりＲＧカソード配線５１ｂと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となるように形成するとよい。
【０２９５】
以上の構成により、カソード電極５３ａと５３ｂには異なる電圧を印加することができるから、図６のＶｄｄ電圧が各色共通であっても、ＲＧＢのうち、少なくとも１色のＥＬ素子に印加する電圧を変化させることができる。なお、図３３において、ＲＧは同一のカソード電極５３ｂとしたがこれに限定されるものではなく、ＲとＧで異なるカソード電極となるように構成してもよい。
【０２９６】
以上のように構成することにより、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間でのオフリーク電流の発生、キンク現象を防止することができる。したがって、フリッカが発生せず、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。
【０２９７】
また、図６のＶｓ１をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたがこれに限定されるものではなく、アノード電圧Ｖｄｄを各色で異なるように構成してもよい。例えば、Ｒ画素のＶｄｄ電圧を８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成としてもよい。これらのアノード電圧、カソード電圧は±１Ｖの範囲で調整できるように構成されることが好ましい。
【０２９８】
パネルサイズが２インチ程度であっても、Ｖｄｄ電圧と接続されるアノードからは１００ｍＡ近く電流が出力される。そのため、アノード配線（電流供給線）２０の低抵抗化は必須である。この課題に対応するため、本発明では図３７で図示するように、アノード配線６３を表示領域の上側と下側から供給している（両端給電）。以上のように両端給電することにより、画面の上下での輝度傾斜の発生がなくなる。
【０２９９】
発光輝度を高めるためには画素電極４８を粗面化するとよい。この構成を図５に示す。まず、画素電極４８を形成する箇所にスタンパ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約２００ｎｍのアルミニウムの金属薄膜を形成して画素電極４８を形成する。画素電極４８が有機ＥＬ素子と接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、画素電極４８はストライプ状電極とする。また、凸部は凸状だけに限定されるものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。
【０３００】
突起の大きさは直径４μｍ程度、隣接間距離の平均値を１０μｍ、２０μｍ、４０μｍにし、それぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ2、１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ2として輝度測定を行ったところ、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、画素電極４８上の突起の単位面積密度を変えることで、画素電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とすることで良好な結果を得ることができた。
【０３０１】
有機ＥＬは自己発光素子である。この発光による光がスイッチング素子としてのＴＦＴに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりＴＦＴなどのスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０３０２】
この課題に対処するため、本発明では図３８に示すように、ゲートドライバ１２（場合によってはソースドライバ１４）の下層、画素ＴＦＴ１１の下層に遮光膜９１を形成している。遮光膜９１はクロムなどの金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のＴＦＴ１１のパターニングが困難になるからである。
【０３０３】
遮光膜９１上に２０ｎｍ以上１００ｎｍ以下の無機材料からなる平滑化膜７１ａを形成する。あるいは、この遮光膜９１のレイヤーを用いてコンデンサ１９の一方の電極を形成してもよい。この場合、平滑化膜７１ａは極力薄く作り、コンデンサの容量値を大きくすることが好ましい。また、遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１の表面に形成し、この酸化シリコン膜をコンデンサ１９の誘電体膜として用いてもよい。平滑化膜７１ｂ上にはハイアパーチャ（ＨＡ）構造の画素電極が形成される。
【０３０４】
ゲートドライバ１２などは裏面だけでなく、表面からの光の進入も抑制するべきである。なぜなら、ホトコンの影響により誤動作するからである。したがって、本発明において、カソード電極が金属膜の場合は、ゲートドライバ１２などの表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０３０５】
しかし、ゲートドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作、あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではゲートドライバ１２などの上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。基本的に有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有機ＥＬ膜を形成することにより、カソードとゲートドライバ間が隔離され、前述の課題を解消することができる。
【０３０６】
画素において、１つ以上のＴＦＴ１１の端子間あるいはＴＦＴ１１と信号線とが短絡すると、ＥＬ素子１５が常時点灯して輝点となる場合がある。この輝点は視覚的に目立つので黒点化（非点灯）する必要がある。この対処法として、該当画素１６を検出し、コンデンサ１９にレーザー光を照射してコンデンサの端子間を短絡させる。すると、コンデンサ１９には電荷を保持できなくなるので、ＴＦＴ１１が電流を流さなくなるのである。
【０３０７】
なおこの際、レーザー光を照射する位置にあたるカソード膜を除去しておくことが望ましい。これはレーザー光照射により、コンデンサ１９の端子電極とカソード膜とがショートすることを防止するためである。
【０３０８】
また、図３９に図示する構造も例示される。図３９は光をアレイ基板４９側から取り出す下取り出し構造の例である。図３９においても、ゲートドライバ１２（場合によってはソースドライバ１４）の下層、画素ＴＦＴ１１の下層に遮光膜を形成している。
【０３０９】
しかし、ホトコンの影響により誤動作するので、ゲートドライバ１２（あるいはソースドライバ１４）などは裏面だけでなく、表面からの光の進入も抑制するべきである。このため、本発明では、カソード電極４６を遮光膜として用いている。
【０３１０】
一方、カソード（もしくはアノード）電極が透明電極の場合、つまり、画素電極を反射タイプとし共通電極を透明電極（ＩＴＯ、ＩＺＯなど）にする光上取り出しの構造（アレイ基板４９側から光を取り出すのは下取出し、ＥＬ膜蒸着面から光を取り出すのが上取り出し）の場合は、透明電極のシート抵抗値が問題となる。なぜなら、透明電極は高抵抗であるが、有機ＥＬのカソードには高い電流密度で電流を流す必要があるからである。したがって、ＩＴＯ膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。
【０３１１】
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線９２を形成している。低抵抗化配線９２は液晶表示パネルのブラックマトリックス（ＢＭ）と同様の構成（クロムまたはアルミ材料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画素電極間、ゲートドライバ１２の上など）である。ただし、有機ＥＬではＢＭを形成する必要はないから機能は全く異なる。なお、低抵抗化配線９２は透明電極７２の表面に限定されるものではなく、裏面（有機ＥＬ膜と接する面）に形成してもよい。また、ＢＭ状に形成した金属膜として、Ｍｇ・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉなどの合金あるいは積層構造体など、アルミニウム、マグネシウム、インジウム、銅または各々の合金等を用いてもよい。なお、ＢＭ上には腐食などを防止するため、さらにＩＴＯ、ＩＺＯ膜を積層し、また、ＳｉＮｘ、ＳｉＯ2などの無機薄膜、あるいはポリイミドなどの有機薄膜を形成する。
【０３１２】
また、ＥＬ膜の蒸着面から光を取り出す（上取り出し）場合は、有機ＥＬ層４７上にＭｇ−Ａｌ膜を形成し、その上にＩＴＯ、ＩＺＯ膜を形成することが好ましい。または、有機ＥＬ層４７上にＭｇ−Ａｌ膜を形成し、その上にブラックマトリックス（液晶表示パネルのようなブラックマトリックス）を形成することが好ましい。このブラックマトリックスはクロム、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、ＳｉＯ2、ＳｉＮｘなどの無機絶縁膜や、ポリエステル、アクリルなどの有機絶縁膜からなる保護膜１７６１を形成することが好ましい。さらに、この保護膜１７６１上には、反射防止膜（ＡＩＲコート）を形成することが好ましい。なお、保護膜１７６１の最小膜厚は１μｍ以上にする。
【０３１３】
また、下取り出しの場合であっても、カソード電極の反射膜４６の透過率を高くすることにも効果がある。これは、アレイ基板４９側から表示画像を見る構成であっても、反射膜４６の透過率が高いため、写り込みが減少し、円偏光板７４が不要となる。したがって、上取り出しよりも光取り出し効率が向上する場合がある。なお、反射膜４６の透過率は、６０％以上９０％以下、特に７０％以上９０％以下にすることが好ましい。なぜなら、６０％以下であるとカソード電極のシート抵抗値が低くなる一方、写り込みが大きくなるからである。逆に、９０％以上ではカソード電極のシート抵抗値が高くなり、表示画像の輝度傾斜が大きくなるからである。
【０３１４】
反射膜４６の透過率を高くするにはＡｌ膜を厚み２０ｎｍ以上１００ｎｍ以下というように薄く形成する。その上にＩＴＯ、ＩＺＯ膜を形成することが好ましい。または、Ａｌ膜上にブラックマトリックスを形成することが好ましい。
【０３１５】
図４０に図示するように、画素電極４８を円弧状にすることにより、有機ＥＬ層４７の発光面積が広くなる。したがって、電流密度が小さくなり、ＥＬ素子１５の高寿命化を実現できる。また、ＥＬ素子１５の端子電圧も低下するので電力効率も向上する。
【０３１６】
図４１は図４０で説明したＥＬ表示パネルの製造方法の説明図である。図４１（ａ）で図示するように、アレイ基板４９上にＴＦＴ１１、ゲートドライバ１２などを形成する。
【０３１７】
次に、図４１（ｂ）に図示するように、アレイ基板４９上にアクリル樹脂などの有機材料からなる平滑化膜７１を塗布する。なお、平滑化膜７１はＳＯＧなどの無機材料であってもよい。膜厚は１．５μｍ以上３μｍ以下にすることが好ましい。次に、前記平滑化膜７１上にマスク１７７１を形成する。マスク１７７１は金属材料で形成し、形成位置は画素１６に対応するようにする。次に、エッチングを行う。エッチングはウエットエッチング、Ｏ2プラズマなどの乾式エッチングのいずれでもよい。マスク１７７１の間から、平滑化膜７１がエッチングされるので、図４１（ｃ）に図示するように、平滑化膜７１は円弧状となる。
【０３１８】
さらに、図４１（ｄ）に図示するように、平滑化膜７１にマスク（図示せず）を形成して、コンタクトホール１７７２を形成する。もしくは、図４１（ｂ）のエッチング工程でコンタクトホール１７７２も同時に形成する。
【０３１９】
次に、図４１（ｅ）に図示するように、ＩＴＯ、ＩＺＯなどの透明電極で画素電極４８を形成する。画素電極４８とＴＦＴ１１とは、画素コンタクト部１７５１で接続をとる。このコンタクトホールでＩＴＯからなる画素電極４８とドレイン端子とを電気的に接続する。
【０３２０】
次に、画素電極４８上に５０ｎｍ以上１５０ｎｍ以下のカーボン膜を薄く蒸着し、この上に有機ＥＬ層を形成する。有機ＥＬ層４７は単色の場合は全面に、ＲＧＢの場合はメタルマスクを用いて塗り分ける（図４１（ｆ）参照）。
【０３２１】
有機ＥＬ層４７の形成後、カソード電極となるＡｌ膜（反射膜）４６を形成する（図４１（ｇ））。さらに、Ａｌ膜（反射膜）４６上に保護膜１７６１を形成する（図４１（ｈ））。
【０３２２】
保護膜１７６１は、フィルムを用いた保護層であってもよい。例えば、保護層としては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド  ライク  カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）ので、保護層１７６１として使用できる。また、保護層１７６１の膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）して計算する。ｄは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。）が、ＥＬ素子１５の発光主波長λ以下となるようにするとよい。
【０３２３】
なお、有機ＥＬ層４７または画素電極４８は、円弧状に限定されるものではなく、三角錐状、円錐状、サインカーブ状でもよく、また、これらを組み合わせた構造でもよい。また、１画素に微細な円弧上、三角錐状、円錐状、サインカーブ状が形成されたり、これらが組み合わされたり、もしくは、ランダムな凹凸が形成された構成であっても良い。また、図４０では凸状の円弧状であるが、凹状の円弧状であっても上記と同様である。
【０３２４】
図４２はパネル化した構成図（断面図）である。なお、他の図面でも同様であるが、本明細書において各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小している。図４２の表示パネルの断面図においても平滑化膜７１などを十分に厚く図示している。しかし、アレイ基板４９の板厚は、非常に薄く図示している。また、ＴＦＴなどは省略している。
【０３２５】
図４２において、封止フタ４１と、アレイ基板４９間にはスペーサ１７８１を配置し、保護膜１７６１または反射膜４６もしくは有機ＥＬ層４７と封止フタ４１とが直接、接しないように構成されている。乾燥剤は表示領域の周辺部に配置または充填されている。スペーサは円筒状または球状のものを用いる。高さは、１０μｍ以上１００μｍ以下にすることが好ましい。また、保護膜１７６１を加工することによりスペーサとすることもできる。つまり、保護膜１７６１の一部または全部を突起状あるいは柱状あるいはストライプ状に加工あるいは形成することによりスペーサの機能を持たせる。なお、スペーサ１７８１を乾燥剤とする構成でも好ましい。
【０３２６】
図１９に示す画素は駆動用ＴＦＴ１１ｂと変換用ＴＦＴ１１ａとがカレントミラーの関係にあり、これらの特性（閾値Ｖｔ、Ｓ値、モビリティμなど）が一致していなければならない。また、図６の画素においても、各ＴＦＴの特性が一致していることが好ましいことは言うまでもない。
【０３２７】
画素１６のＴＦＴ１１を構成する半導体膜は、低温ポリシリコン技術において、レーザアニールにより形成するのが一般的である。このレーザアニールの条件のばらつきがＴＦＴ１１特性のばらつきとなる。しかし、１画素１６内のＴＦＴ１１の特性が一致していれば、図６、図１９などの電流プログラムを行う方式においては、所定の電流がＥＬ素子１５に流れるように駆動することができる。この点は、電圧プログラムにない利点である。
【０３２８】
この課題に対して、本発明では図４３に示すように、アニールの時のレーザー照射スポット２３０をソース信号線１８と平行に照射する。また、１画素列に一致するようにレーザー照射スポット２３０を移動させる。もちろん、１画素列に限定されるものではなく、例えば、図４３のＲＧＢを１画素１６という単位でレーザーを照射してもよい（この場合は、３画素列ということになる）。特に、画素はＲＧＢの３画素で正方形の形状となるように作製されている。したがって、Ｒ、Ｇ、Ｂの各画素は縦長の画素形状となる。そのため、画素１６内に形成されるＴＦＴ１１の配置は、図３４に図示するように縦方向に配置される（変換用ＴＦＴ１１ａ、駆動用ＴＦＴ１１ｂ）。したがって、レーザー照射スポット２３０を縦長にしてアニールすることにより、１画素内ではＴＦＴ１１の特性ばらつきが発生しないようにすることができる。
【０３２９】
一般的に、レーザー照射スポット２３０の長さは１０インチというように固定値である。このレーザー照射スポット２３０を移動させるのであるから、１つのレーザー照射スポット２３０を移動できる範囲内におさめられるようにパネルを配置する必要がある（つまり、パネルの表示画面２１の中央部でレーザー照射スポット２３０が重ならないようにする）。
【０３３０】
図４４の構成では、レーザー照射スポット２３０の長さの範囲内に３つのパネルが縦に配置されるように形成されている。レーザー照射スポット２３０を照射するアニール装置はガラス基板２４１の位置決めマーカ２４２ａ、２４２ｂを認識してレーザー照射スポット２３０を移動させる。位置決めマーカ２４２の認識はパターン認識装置で行う。アニール装置（図示せず）は位置決めマーカ２４２を認識し、画素列の位置を割り出す。そして、ちょうど画素列位置に重なるようにレーザー照射スポット２３０を照射してアニールを順次行う。
【０３３１】
図４３、図４４で説明したレーザアニール方法（ソース信号線１８と平行にライン状のレーザースポットを照射する方式）は、有機ＥＬパネルの電流プログラム方式の時に特に採用することが好ましい。なぜならば、ソース信号線の平行方向とＴＦＴ１１の特性が一致しているためである（縦方向に隣接した画素ＴＦＴの特性が近似している）。そのため、電流駆動時にソース信号線の電圧レベルの変化が少なく、電流書き込み不足が発生しにくい（例えば、白ラスター表示の場合、隣接した各画素の変換用ＴＦＴ１１ａに流す電流はほぼ同一のため、ソースドライバ１４から出力する電流振幅の変化が少ない）。
【０３３２】
また、図４５、図４６などで説明する複数の画素行を同時書き込みする方式では均一な画像表示を実現できる（主としてＴＦＴ特性のばらつきに起因する表示むらが発生しにくいからである）。図４５などは複数画素行を同時に選択するので、隣接した画素のＴＦＴが均一であれば、縦方向のＴＦＴ特性むらはソースドライバ１４で吸収できるようになる。
【０３３３】
図６に示すように、ゲート信号線１７ａは行選択期間に導通状態（ここでは図６のＴＦＴ１１がＰチャネルトランジスタであるためローレベルで導通となる）となり、ゲート信号線１７ｂは非選択期間時に導通状態となる。
【０３３４】
ソース信号線の状態が階調０表示状態であったときに、階調１に対する電流値を印加し、行選択期間を７５μ秒で動作させると、図４７の実線ａに示すように、ソース信号線１８の寄生容量が増加すると、ＥＬ素子１５に出力される電流値が減少する。
【０３３５】
図４７の点線ｂは実線ａに比べて階調１に対する電流値を１０倍流した場合であり、ソース信号線１８の寄生容量の増加に対し、ＥＬ素子１５に出力される電流値の減少割合は小さくなる。所定電流値に対し、１０％程度のばらつきは人間の目にとって輝度の差として観測できないことから、１０％程度の低下を認めるとすると許容されるソース容量は実線ａでは２ｐＦ以下、点線ｂでは２５ｐＦ以下となる。
【０３３６】
ソース信号線１８の電流値変化に要する時間ｔは、浮遊容量の大きさをＣ、ソース信号線の電圧をＶ、ソース信号線に流れる電流をＩとすると、ｔ＝Ｃ・Ｖ／Ｉであるため、電流値を１０倍大きくできることは電流値変化に要する時間が１／１０近くまで短くできる、またはソース容量が１０倍になっても所定の電流値に変化できるということを示す。したがって、短い水平走査期間内に所定の電流値を書き込むためには電流値を増加させることが有効である。
【０３３７】
入力電流を１０倍にすると出力電流も１０倍となり、ＥＬ素子の輝度が１０倍となるよう所定の輝度を得るために、図６のスイッチング用ＴＦＴ１１ｄの導通期間を従来の１／１０とし、発光期間を１／１０とすることで、所定輝度を表示するようにした。つまり、ソース信号線１８の寄生容量の充放電を十分に行い、所定の電流値を画素１６の変換用ＴＦＴ１１ａに対してプログラムを行うためには、ソースドライバ１４から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線１８に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がＥＬ素子１５に流れる。例えば、１０倍の電流でプログラムすれば、当然１０倍の電流がＥＬ素子１５に流れ、ＥＬ素子１５は１０倍の輝度で発光する。つまり、所定の発光輝度にするためには、ＥＬ素子１５に流れる時間を１／１０にすればよい。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電できるし、所定の発光輝度を得ることができる。
【０３３８】
なお、１０倍の電流値を画素の変換用ＴＦＴ１１ａ（正確にはコンデンサ１９の端子電圧を設定している）に書き込み、ＥＬ素子１５のオン時間を１／１０にするとしたがこれは一例である。場合によっては、１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き込み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆に、１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き込み、ＥＬ素子１５のオン時間を２倍にする場合もあるであろう。本発明は、画素への書き込み電流を所定値以外の値にし、ＥＬ素子１５に流れる電流を間欠状態にして駆動することに特徴がある。本明細書では説明を容易にするため、Ｎ倍の電流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ倍にするとして説明する。しかし、これに限定されるものではなく、Ｎ１倍の電流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ２倍（Ｎ１とＮ２とは異なる）としてもよいことは言うまでもない。なお、間欠する間隔は等間隔に限定されるものではない。
【０３３９】
また、説明を容易にするため、１Ｆ（１フィールドまたは１フレーム）を基準にしてこの１Ｆを１／Ｎにするとして説明する。しかし、１画素行が選択され、電流値がプログラムされる時間（通常、１水平走査期間（１Ｈ））があるし、また、走査状態によっては誤差も生じるので、以上の説明はあくまでも説明を容易にするための便宜状の問題だけであり、これに限定されるものではない。
【０３４０】
有機（無機）ＥＬ表示装置は、ＣＲＴのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあるいは１フレーム）の期間の間は、画素に書き込んだ電流（電圧）を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題を発生させる。
【０３４１】
本発明では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。この駆動方法を実施し画面の一点を観測した場合を考える。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。動画データ表示を、この間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。また、間欠表示を実現するが、回路のメインクロックは従来と変わらない。したがって、回路の消費電力が増加することもない。
【０３４２】
液晶表示パネルの場合は、光変調をする画像データ（電圧）は液晶層に保持されており、黒挿入表示を実施しようとすると液晶層に印加しているデータを書き換える必要がある。そのため、ソースドライバ１４の動作クロックを高くし、画像データを黒表示データと交互にソース信号線１８に印加しなければならないので、黒挿入表示（黒表示などの間欠表示）を実現しようとするためには回路のメインクロックをあげる必要がある。また、時間軸伸張を実施するための画像メモリも必要になる。
【０３４３】
しかし、本発明のＥＬ表示パネルの画素構成では、図６、図１５９、図１６２、図１８４、図８１、図８５、図８６、図７２〜図７６、図８３、図６７、図７９、図８０、図１８２などに示すように、画像データはコンデンサ１９に保持されており、このコンデンサ１９の端子電圧に対応する電流をＥＬ素子１５に流している。したがって、画像データは液晶表示パネルのように光変調層に保持されているのではない。
【０３４４】
本発明はスイッチング用ＴＦＴ１１ｄ、あるいはＴＦＴ１１ｅなどをオンオフさせるだけでＥＬ素子１５に流す電流を制御する。つまり、ＥＬ素子１５に流れる電流Ｉｗをオフしても、画像データはそのままコンデンサ１９に保持されている。したがって、次のタイミングでスイッチング素子などをオンさせ、ＥＬ素子１５に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明では黒挿入表示（黒表示などの間欠表示）を実現しようとする際においても回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないため、画像メモリも不要である。また、有機ＥＬ素子１５は電流を印加してから発光するまでの時間が短く高速応答である。そのため、動画表示に適し、さらに間欠表示を実施することにより従来のデータ保持型の表示パネル（液晶表示パネル、ＥＬパネルなど）の問題である動画表示の問題を解決できる。
【０３４５】
図４８に示すように、ゲート信号線１７ｂは従来導通期間が１Ｆ（電流プログラム時間を０とした時、通常プログラム時間は１Ｈであり、ＥＬ表示装置の画素行数は少なくとも１００行以上であるので、１Ｆとしても誤差は１％以下である）とし、Ｎ＝１０とすれば、図４７によると、最も変化に時間のかかる階調０から階調１へもソース容量が２０ｐＦ程度であれば７５μ秒程度で変化できる。これは、２型程度のＥＬ表示装置であればフレーム周波数が６０Ｈｚで駆動できることを示している。
【０３４６】
更に、大型の表示装置でソース容量が大きくなる場合は、ソース電流を１０倍以上にしてやればよい。一般に、ソース電流値をＮ倍にした場合、ゲート信号線１７ｂ（ＴＦＴ１１ｄ）の導通期間を１Ｆ／Ｎとすればよい。これにより、テレビ、モニター用の表示装置などにも適用が可能である。
【０３４７】
以下、図面を参照しながら、さらに詳しく説明をする。まず、図６の寄生容量４０４は、ソース信号線間の結合容量、ソースドライバ１４のバッファ出力容量、ゲート信号線１７とソース信号線１８とのクロス容量などにより発生する。この寄生容量４０４は通常１０ｐＦ以上となる。電圧駆動の場合、ソースドライバ１４からは低インピーダンスで電圧がソース信号線１８に印加されるため、寄生容量４０４が多少大きくとも駆動では問題とならない。
【０３４８】
しかし、電流駆動において、特に黒レベルの画像表示では５ｎＡ以下の微小電流で画素のコンデンサ１９をプログラムする必要がある。したがって、寄生容量４０４が所定値以上の大きさで発生すると、１画素行にプログラムする時間（通常１Ｈ以内、ただし、２画素行を同時に書き込む場合もあるので１Ｈ以内に限定されるものではない）内に寄生容量を充放電することができない。１Ｈ期間で充放電できなければ、画素への書き込み不足となり、解像度が全く出ない。
【０３４９】
図６の画素構成の場合、図１８（ａ）に示すように、電流プログラム時は、プログラム電流Ｉ１がソース信号線１８に流れる。この電流Ｉ１が変換用ＴＦＴ１１ａを流れ、プログラム電流Ｉ１を流す電流が保持されるように、コンデンサ１９のＶ１が設定（プログラム）される。このとき、スイッチング用ＴＦＴ１１ｄはオープン状態（オフ状態）である。
【０３５０】
次に、ＥＬ素子１５に電流を流す期間は図１８（ｂ）のようにＴＦＴ１１が動作する。つまり、ゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、変換用ＴＦＴ１１ａ、取込用ＴＦＴ１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧Ｖｇｌが印加され、スイッチング用ＴＦＴ１１ｄがオンする。
【０３５１】
今、プログラム電流Ｉ１が本来流す電流（所定値）のＮ倍であるとすると、図１８（ｂ）のＥＬ素子１５に流れる電流もＩ１となる。したがって、所定値のＮ倍の輝度でＥＬ素子１５は発光する。
【０３５２】
そこで、スイッチング用ＴＦＴ１１ｄを本来オンする時間（約１Ｆ）の１／Ｎの期間だけオンさせ、他の期間（Ｎ−１）／Ｎをオフさせれば、１Ｆ全体の平均輝度は所定の輝度となる。この表示状態は、ＣＲＴが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の１／Ｎ（全画面を１とする）が点灯している点である（ＣＲＴでは、点灯している範囲は１画素行（厳密には１画素）である）。
【０３５３】
本発明では、この１／Ｎの画像表示領域が図４９（ａ１）に示すように、表示画面２１の上から下に移動する。本発明では、１Ｆ／Ｎ期間の間だけ、ＥＬ素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／Ｎ）は電流が流れない。したがって、画像は間欠表示となるが、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。
【０３５４】
この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。液晶表示パネル（本発明以外のＥＬ表示パネル）では、１Ｆの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ぼけとなっていた（画像の輪郭ぼけ）。しかし、本発明では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができるのである。
【０３５５】
また、ＥＬ表示装置では、黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のようなコントラスト低下もない。また、図１８に示すように、スイッチング用ＴＦＴ１１ｄをオンオフ操作するだけで、間欠表示を実現することができる。これは、コンデンサ１９に画像データがメモリされているためである。つまり、各画素１６に、画像データは１Ｆの期間中は保持されている。この保持されている画像データに相当する電流をＥＬ素子１５に流すか否かをスイッチング用ＴＦＴ１１ｄの制御により実現しているのである。
【０３５６】
したがって、間欠表示を実現する場合としない場合では、１画素を構成するＴＦＴ１１の個数に変化はない。つまり、画素構成はそのままで、ソース信号線１８の寄生容量４０４の影響を除去し、良好な電流プログラムを実現している。その上、ＣＲＴに近い動画表示を実現しているのである。
【０３５７】
また、ゲートドライバ１２の動作クロックはソースドライバ１４の動作クロックに比較して十分に遅いため、回路のメインクロックが高くなるということはない。また、Ｎの値の変更も容易である。
【０３５８】
画像表示方向（画像書き込み方向）は図５０に図示するように、第１フィールド目では画面の上から下方向とし（図５０（ａ））、次の第２フィールド目では画面の下から上方向（図５０（ｂ））としてもよい。つまり、図５０（ａ）と図５０（ｂ）とを交互に繰り返せばよいのである。
【０３５９】
さらに、図５１に図示するように、第１フィールド目では画面の上から下方向とし（図５１（ａ））、一旦全画面を黒表示（非表示領域）３１２とした後（図５１（ｂ））、次の第２フィールド目では画面の下から上方向（図５１（ｃ））とし、また一旦全画面を黒表示（非表示領域）３１２としてもよい（図５１（ｄ））。つまり、図５１（ａ）から図５１（ｄ）の状態を交互に繰り返せばよいのである。
【０３６０】
なお、図５０、図５１などにおいて、画面の書き込み方法を画面の上から下あるいは下から上としたが、これに限定されるものではない。以上の事項は他の本発明の実施例でも同様である。
【０３６１】
図４９（ａ）は画像表示領域３１１を１／Ｎとし、非表示領域３１２を（Ｎ−１）／Ｎとしている（ただし、これは理想状態の場合である。現実にはコンデンサ１９、変換用ＴＦＴ１１ａのソース−ゲート（ＳＧ）容量による突き抜けがあるので異なる）。つまり、画像表示領域３１１を１つにした場合である。画像表示領域３１１は矢印に示すように、画面の上から下方向に移動する（図４９（ａ１）→図４９（ａ２）→図４９（ａ３）→図４９（ａ１）→）。ただし、この画像表示領域３１１の移動は画面の上から下方向に移動することに限定されるものではなく、画面の下から上方向に移動するとしてもよい。また、１フレーム目（１フィールド目）は画面の上から下方向に移動させ、次の２フレーム目（２フィールド目）は画面の下から上方向に移動するように走査（操作）してもよいことは言うまでもない。また、画面の右から左、あるいは画面の左から右に走査（操作）してもよい。
【０３６２】
図４８は動作タイミング波形である。先にも記載したように、１Ｆの期間で１画面が表示されるとし、１Ｈの期間で電流プログラムされるとしている。図４８（ａ）は図６（ａ）、（ｂ）におけるゲート信号線１７ａのタイミング波形を示す。また、図４８（ｂ）は、ゲート信号線１７ｂのタイミング波形を示す。基本的には、ゲート信号線１７ｂがオン電圧Ｖｇｌとなった時にスイッチング用ＴＦＴ１１ｄが導通し（期間は１Ｆ／Ｎ）、ＥＬ素子１５にピーク電流が所定電流Ｉ１のＮ倍の電流が流れ、ＥＬ素子１５は所定輝度ＢのＮ倍の輝度（Ｎ・Ｂ）で発光する。１Ｆ／（Ｎ−１）／Ｎの期間はスイッチング用ＴＦＴ１１ｄがオフ状態となる。このゲート信号線の制御は図２１のように、ゲートドライバ１２内の２つのシフトレジスタ（２２ａ、２２ｂ）を制御することにより容易に実現できる。シフトレジスタ２２ａはゲート信号線１７ａの制御データを保持（走査）し、シフトレジスタ２２ｂはゲート信号線１７ｂの制御データを保持（走査）すればよいからである。
【０３６３】
図５２はゲート信号線１７ｂの波形を示す。図５２（ａ）を第１画素行目のゲート信号線１７ｂの電圧波形とすると、図５２（ｂ）は第１画素行目に隣接した第２画素行目のゲート信号線１７ｂの電圧波形を示す。同様に、図５２（ｃ）は次の第３画素行目のゲート信号線１７ｂの電圧波形、図５２（ｄ）は第４画素行目のゲート信号線１７ｂの電圧波形を示す。
【０３６４】
以上のように、各画素行でゲート信号線１７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印加していく。このように走査することにより、ＥＬ素子１５が点灯している時間を１Ｆ／Ｎに規定しながら、順次点灯する画素行をシフトさせることができるので、各画素行でゲート信号線１７ｂの波形を同一にし、シフトさせることは容易である。図２１のシフトレジスタ２２ａ、２２ｂに印加するデータであるＳＴ１、ＳＴ２を制御すればよいからである。例えば、入力ＳＴ２がＬレベルの時、ゲート信号線１７ｂにオン電圧Ｖｇｌが出力され、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂにオフ電圧Ｖｇｈが出力されるとすれば、ゲート信号線１７ｂに印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで入力し、他の期間はＨレベルにする。この入力されたＳＴ２を１Ｈに同期したクロックＣＬＫ２でシフトしていくだけである。
【０３６５】
同様に、図４８（ａ）に示すゲート信号線１７ａの波形の作成も容易である。図２１のシフトレジスタ２２ａの入力データであるＳＴ１を制御すればよいからである。例えば、入力ＳＴ１がＬレベルの時、ゲート信号線１７ａにオン電圧Ｖｇｌが出力され、入力ＳＴ１がＨレベルの時、ゲート信号線１７ａにオフ電圧Ｖｇｈが出力されるとすれば、ゲート信号線１７ａに印加するＳＴ１を１Ｈの期間だけＬレベルで入力し、他の期間はＨレベルにする。この入力されたＳＴ１を１Ｈに同期したクロックＣＬＫ１でシフトしていくだけである。
【０３６６】
図４９（ｂ）は画像表示領域３１１を１／（２Ｎ）とし、２つの画像表示領域３１１ａ、３１１ｂを矢印に示すように、画面の上から下方向に移動した例である（図４９（ｂ１）→図４９（ｂ２）→図４９（ｂ３）→図４９（ｂ１）→）。ただし、この画像表示領域３１１ａ、３１１ｂの移動は画面の上から下方向に移動することに限定されるものではなく、画面の下から上方向に移動するとしてもよい。また、１フレーム目（１フィールド目）は画面の上から下方向に移動させ、次の２フレーム目（２フィールド目）は画面の下から上方向に移動するように走査（操作）してもよいことは言うまでもない。また、画面の右から左、あるいは画面の左から右に走査（操作）してもよい。
【０３６７】
さらに、図４９（ｃ）は画像表示領域３１１を１／（３Ｎ）とし、３つの画像表示領域３１１ａ、３１１ｂ、３１１ｃを矢印に示すように、画面の上から下方向に移動した例である（図４９（ｃ１）→図４９（ｃ２）→図４９（ｃ３）→図４９（ｃ１）→）。
【０３６８】
図４９（ｂ）、（ｃ）に示すように、画像表示領域３１１を複数に分割すればするほど、画像表示全体のフレームレート（１秒間に画面を書く回数、例えばフレームレート６０とは、１秒間に６０回画面を書き換えること）を低下させることができる。フレームレートを低下させれば、その分、回路の動作クロックを低下させることができるから消費電力を小さくできる。つまり、ＥＬ素子１５の発光期間が短くなり、かつ見かけ上の瞬時輝度が高くなり、その上、画像表示領域３１１と非表示領域３１２とが高速に繰り返されるため、フリッカが低減する。したがって、フレームレートを低減することができる。
【０３６９】
以上のように駆動させることで、１フレーム（１フィールド）内に点灯する回数を増やし、フリッカを低減させることができる。ＥＬ素子の点灯においては点灯回数を増やすことで周波数成分が高くなることから人間の目に観測されにくくなる。例えば、１回あたりの点灯期間を１／７にして１フレームに７回点灯させると、フレーム周波数が３０Ｈｚにおいてもフリッカのない表示が実現できた。
【０３７０】
スイッチング用ＴＦＴ１１ｄのオンオフを制御することにより、画像の輝度を調整（可変）することができる。例えば、図４９（ａ）の場合（画像表示領域３１１が１つの場合）は、非表示領域３１２の面積を変化させることにより、表示画面２１の明るさが変化する（図５３（ａ３）より図５３（ａ２）の方が暗く、図５３（ａ２）より図５３（ａ１）の方が暗い）。
【０３７１】
同様に、図４９（ｂ）の場合（画像表示領域３１１が２つの場合）は、図５３（ｂ３）より図５３（ｂ２）の方が暗く、図５３（ｂ２）より図５３（ｂ１）の方が表示画面２１の表示輝度が暗くなる。また、図４９（ｃ）の場合（画像表示領域３１１が３つの場合、つまり３以上）も同様である。
【０３７２】
なお、図４９では画像表示領域３１１は表示画面２１上を走査するとしたが、これに限定されるものではなく、図５３（ｃ１）、（ｃ２）に図示するように、１フレーム（１フィールド）目は全画面を非表示領域３１２とし、次の２フレーム（２フィールド）目は全画面を画像表示領域３１１としてもよい。つまり、全画面を画像表示状態と非点灯状態とを交互に繰り返す。ただし、画像表示時間と、非点灯時間とを等時間に限定するものではない。例えば、画像表示時間を１Ｆ／４とし、非点灯時間を３Ｆ／４としてもよい。このように、画像表示時間と、非点灯時間との割合を変化させることによっても画像の表示輝度を変化（調整）することができる。
【０３７３】
いずれにせよ、図５４に示すように、Ｎの値を変化させることにより、画像の表示輝度Ｂはリニアに変化させることができる。また、Ｎの値を制御するだけで容易に画像の明るさを可変できる。
【０３７４】
図５５は、本発明の表示輝度を調整（制御）する回路のブロック図である。フレームメモリ（フィールドメモリ）３５４には、外部から入力された映像データが蓄積される。ＣＰＵ３５３は蓄積された映像データを用いて演算をする。演算は、映像データの最大輝度、最適輝度、平均輝度、輝度分布のうち少なくとも１つ以上を用いる。また、連続する映像データの各フレームの最大輝度、最適輝度、平均輝度、輝度分布およびその変化割合も考慮する。
【０３７５】
演算した結果は輝度メモリ３５２にストアされる。輝度メモリ３５２とは画像の明るさを補正したデータである。例えば、海岸などの明るい画面では画像の平均輝度を明るく補正し、その画像データ内で比較的暗い部分があるときは、実際値よりも暗い画像データに変換する。また、夜の画面などでは、画像が全体的に暗いため、比較的明るい部分をより明るく補正する。
【０３７６】
カウンタ回路３５１は図５４のＮ値をいくらにするかをカウントする回路である。ゲート信号線１７ｂの波形においてＮ値をリアルタイムで変化させる。Ｎ値は時間であるから、カウンタでカウントすることにより容易に変化させることができ、画像の明るさを変更できる。
【０３７７】
切り替え回路３５５は画素１６のＴＦＴ１１をオンさせる電圧Ｖｇｌとオフさせる電圧Ｖｇｈ（画素ＴＦＴ１１がＰチャンネルの場合であり、Ｎチャンネルではその逆である）を切り替える回路である。つまり、カウンタ回路３５１の出力に基づき、図４８（ｂ）に示す１Ｆ／Ｎの期間を変化させる。したがって、表示画面２１の明るさをリアルタイムで容易に可変することができる。
【０３７８】
映像信号データに応じて表示輝度をリアルタイムで制御する。このように制御することにより、明るさ表現のダイナミックレンジを実質上３倍以上に拡大することができる。また、ＥＬ表示装置は、ＥＬ素子に電流を流さない時は完全に黒表示（非点灯）となるから、画像表示の黒浮きも発生しない。つまり、コントラストも高くなる。特に電流プログラムの場合、黒表示では、画素にプログラムする電流値が１０ｎＡと小さいので、寄生容量４０４を十分充放電できず、完全な黒表示を実現することが難しい。また、ゲート信号線１７に印加されたパルスによりソース信号線１８に電力が供給され（突き抜け電圧）、黒浮きが発生する。
【０３７９】
本発明は強制的にスイッチング用ＴＦＴ１１ｄをオフにし、ＥＬ素子１５に電流を供給することを停止する。したがって、ＥＬ素子１５は完全に非点灯状態となる。そのため、良好なコントラストを実現できる。また、ソース信号線１８に印加するデータの出力タイミングと、ゲート信号線１７ａ、１７ｂのタイミングを調整する必要がある。特に、画素行を選択するゲート信号線１７ａのＶｇｌ（図６のＴＦＴ１１ｂ、１１ｃをオンさせる電圧）の出力は、１Ｈよりも短くなるようにすることが好ましい。このことは図１１０などでも説明する。
【０３８０】
なお、図５５において、映像信号の映像データに基づき、リアルタイムで画像の明るさを変化させるとしたが、これに限定されるものではない。例えば、ユーザーが明るさ調整スイッチを押したり、明るさ調整ボリウムを回したりする時に、この変化を検出してカウンタ回路３５１のカウンタ値を可変して、表示画面２１の輝度（あるいはコントラスト、もしくはダイナミックレンジ）を変化させてもよい。また、外光などの明るさをホトセンサで検出し、この検出したデータに基づき、表示画面２１の明るさなどを自動的に変化させてもよい。また、表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０３８１】
明るさ調整は、ＥＬ素子１５側のＴＦＴ（図６ではスイッチング用ＴＦＴ１１ｄ）をオンオフさせることにより実現できる。この場合、ソースドライバ１４から出力するプログラム電流（電圧：電圧プログラム方式の場合）は固定値である（プログラム電流は変化させない）ので、ソースドライバの回路構成を簡略化できる。つまり、表示画面の明るさに対応して出力電流（電圧）などを変化させる必要がないからである。例えば、従来の液晶表示パネルでは６４階調表示のときは、最大明るさの６４階調目を使用する。これよりも明るさ調整で輝度を下げる時は、例えば３２階調目までを使用する。このように回路を構成すると、画面輝度が暗いときには階調表示数が少なくなる。
【０３８２】
また、ＥＬ素子１５側のＴＦＴ１１をオンオフさせる（ＥＬ素子１５に流れる電流を間欠表示させる）方式でも、オフ期間の調整により明るさを自由に調整できる。その際、本発明による明るさ調整は、ガンマ調整、リニアリティの明るさ変化においても保持できる。電源電圧Ｖｄｄも固定値であるから構成上も有利である。
【０３８３】
また、スイッチング用ＴＦＴ１１ｄを画面の上から下方向に、オンオフ状態を制御することにより容易に画面の輝度をガウス分布させることができる。制御するにもほとんど演算機能を必要としない。この方法については後ほど説明をする。
【０３８４】
なお、ＥＬ素子１５をオンオフする周期は０．５ｍｓｅｃ以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。あるいは、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ以上にすると、点滅状態に見える。したがって、ＥＬ素子のオンオフ周期は０．５ｍｓｅｃ以上１００ｍｓｅｃ以下、さらには２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さらに好ましくは、オンオフ周期を３ｍｓｅｃ以上２０ｍｓｅｃ以下にすべきである。
【０３８５】
黒画面（非表示領域）３１２の分割数は、１つにすると良好な動画表示を実現できるが、画面のちらつきが見えやすくなるので、黒挿入部を複数に分割することが好ましい。しかし、分割数をあまりに多くすると動画ぼけが発生するので、分割数は１以上８以下とすべきである。さらには１以上５以下とすることが好ましい。
【０３８６】
なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、Ｎ＝４では、７５％が黒画面であり、２５％が画像表示である。このとき、７５％の黒表示部を７５％の黒帯状態で画面の上下方向に走査するのが分割数１である。７５％の黒画面と２５／３％の表示画面の３ブロックで走査するのが分割数３である。静止画の場合は分割数を多くし、動画の場合は分割数を少なくする。切り替えは入力画像に応じて自動的（動画検出など）に行っても良く、ユーザーが手動で行ってもよい。また、表示装置の映像などを入力コンテンツに対応させて切り替えるように構成すればよい。
【０３８７】
例えば、携帯電話などにおいて、壁紙表示、入力画面では、分割数を１０以上とする（極端には１Ｈごとにオンオフしてもよい）。ＮＴＳＣの動画を表示するときは、分割数を１以上５以下とする。なお、分割数は３以上の多段階に切り替えできるように構成することが好ましい。例えば、分割数なし、２、４、８などである。
【０３８８】
また、全表示画面に対する黒画面の割合は、全画面の面積を１とした時、０．２以上０．９以下（Ｎで表示すれば１．２以上９以下）とすること、特には０．２５以上０．６以下（Ｎで表示すれば１．２５以上６以下）とすることが好ましい。なぜなら、０．２０以下であると動画表示での改善効果が低いからである。また、０．９以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなるからである。
【０３８９】
また、１秒あたりのフレーム数は、１０以上１００以下（１０Ｈｚ以上１００Ｈｚ以下）、さらには１２以上６５以下（１２Ｈｚ以上６５Ｈｚ以下）が好ましい。なぜなら、フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ソースドライバ１４などからの書き込みが苦しくなり解像度が劣化するからである。
【０３９０】
いずれにせよ、図４８、図５５などを用いて先に説明したように、本発明では、ゲート信号線１７の制御や、ソース信号線１８に印加する電流（電圧）の変化により行ってもよいし、また、両者を組み合わせて行ってもよい。
【０３９１】
なお、以上の事項は、図８５、図８７などの電圧プログラムの画素構成でも適用できることは言うまでもない。例えば、図８５ではＴＦＴ１１ｅをオンオフ制御すればよい。
【０３９２】
ゲート信号線１７ｂの１Ｆ／Ｎの期間だけ、オン電圧Ｖｇｌにする時刻は図５６に図示するように、１Ｆ（１Ｆに限定されるものではなく、単位期間でよい）期間のうち、どの時刻でもよい。単位期間のうち、所定の期間だけＥＬ素子１５をオンさせることにより、所定の平均輝度を得るものだからである。ただし、図５６（ａ）のプログラム期間（１Ｈ）後、すぐにゲート信号線１７ｂをオン電圧ＶｇｌにしてＥＬ素子１５を発光させる方が、図６のコンデンサ１９の保持率特性の影響を受けにくくなるのでよい。また、１Ｆ／Ｎの期間は図５６（ｂ）において、Ａ、Ｂの記号と矢印で示すように、位置を変化させるように構成してもよい。図２１におけるＳＴに印加するデータのタイミング（１ＦのいつにＬレベルにするか）を調整あるいは可変できるように構成しておけば、この変化も容易に実現できる。
【０３９３】
また、図５７に図示するように、ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）してもよい。つまり、オン電圧Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）の期間をＫ回実施する。このように制御すれば、画像表示状態は図４９（ｂ）（Ｋ＝２）、図４９（ｃ）（Ｋ＝３）となる。このように、点灯させる画像部（画像表示領域３１１）を複数に分割することによりフリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。また、この画像の分割数も可変できるように構成することが好ましい。例えば、ユーザーが明るさ調整スイッチを押したり、明るさ調整ボリウムを回したりすることで、この変化を検出してＫの値を変更するというように、表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０３９４】
このように、図２１におけるＳＴに印加するデータのタイミング（１ＦのいつにＬレベルにするか）を調整あるいは可変できるように構成しておけば、Ｋの値（画像表示領域３１１の分割数）を変化させることも容易に実現できる。
【０３９５】
なお、図５７では、ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）し、オン電圧Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）期間をＫ回実施するとしたがこれに限定されるものではない。１Ｆ／（Ｋ・Ｎ）期間をＬ（Ｌ≠Ｋ）回実施してもよい。つまり、本発明は、ＥＬ素子１５に流す期間（時間）を制御することにより表示画面２１を表示するものであるので、１Ｆ／（Ｋ・Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含まれる。また、Ｌの値を変化させることにより、表示画面２１の輝度をデジタル的に変更することができる。例えば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化をなす。これらの制御も図２１、図５５、図６６、図６７などの回路構成で容易に実現できる。
【０３９６】
また、画像表示領域３１１を分割する時、ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間は同一期間に限定されるものではない。例えば、図５８に示すように、オン電圧Ｖｇｌにする期間をｔ１とｔ２のように複数の期間としてもよい。
【０３９７】
図４８では隣接した画素行を順次点灯（表示）させるように図示したが、本発明はこれに限定されるものではない。図５９に図示するように、インターレース走査してもよい。このインターレース走査とは、第１フィールドでは奇数画素行に画像を書き込み（図４９（ａ）書き込み画素行３９１）、次の第２フィールドでは偶数画素行に画像を書き込む（図４８（ｂ）書き込み画素行３９１）画像表示方法である。書き込まない画素行は前のフィールドの画像データを保持している（保持画素行３９２）。このように、ＥＬ表示装置でインターレース走査をすることにより、フリッカを減少させ得ることができる。
【０３９８】
この図５９の駆動方法であれば、すべての（あるいは複数の）偶数画素行のゲート信号線１７ｂを共有でき、また、すべての（あるいは複数の）奇数画素行のゲート信号線１７ｂを共有できる。したがって、ゲート信号線１７の引き回し数を大幅に削減できる。また、全画面を画像表示領域３１１と非表示領域３１２とを交互に表示する場合は、すべてのゲート信号線１７ｂを共有できる。これらの構成は図２４などの３辺フリーの構成で特に有効である。
【０３９９】
なお、インターレース走査は、第１フィールドでは奇数画素行に画像を書き込み、次の第２フィールドでは偶数画素行に画像を書き込むとしたが、これに限定されるものではない。例えば、第１フィールドでは２画素行とばしで２画素行ずつ画像を書き込み、次の第２フィールドでは第１フィールドで書き込まなかった２画素行ごとに画像を書き込んでもよい。また、３画素行ずつあるいは４画素行ずつでもよい。また、第１フィールドでは画面の２行目から２画素行ずつ画像を書き込み（図６０（ａ）を参照）、次の第２フィールドでは１行目から２画素行ごとに画像を書き込んでもよい（図６０（ｂ）を参照）。また、図６０に図示するように、書き込んでいる画素行あるいは書き込む画素行を非表示領域３１２となるように制御してもよい。また、第１フィールドでは画面の上から下に向かって画像を書き込み、第２フィールドでは画面の下から上に向かって画像を書き込んでもよい。これらもすべてインターレース走査の概念に含まれる。
【０４００】
インターレース走査も図４８、図５２で説明した方法を実施することで容易に実現できる。点灯させない非表示領域３１２に該当する画素行は図６（ａ）に示すスイッチング用ＴＦＴ１１ｄをオフさせればよいからである。
【０４０１】
また、当然のことながら図６１に図示するように、非表示領域３１２とインターレース走査とを組み合わせることができる。図６１（ａ）では、書き込み画素行３９１と保持画素行３９２からなる走査領域５０１を順次シフトさせる。なお、図６１（ａ）では第１行目から画像を書き込んでいる。図６１（ｂ）でも同様に、書き込み画素行３９１と保持画素行３９２からなる走査領域５０１を順次シフトさせる。なお、図６１（ｂ）では第２行目から画像を書き込んでいる。
【０４０２】
以上の実施例は主として図６の画素１６の構成について説明した。しかし、本発明はこれに限定されるものではない。例えば、図１９や図２０の画素１６でも実現できる。
【０４０３】
図１９の画素構成では、ゲート信号線１７ａにオン電圧Ｖｇｌを印加することにより、コンデンサ１９にソース信号線１８に印加した電流値がプログラムされる。図６２に図示するように、ソース信号線１８にはソースドライバ１４内の電源切り替え手段４０３から映像信号に該当するデータが印加される。プログラムされた電流は、カレントミラー効率が１の時、前記電流が駆動用ＴＦＴ１１ｂに流れ、この電流がＥＬ素子１５に印加される。この関係（タイミング波形など）は図４８に図示した事項を流用でき、あるいは類似するので説明を要さないであろう。ただし、電流プログラムを行う際、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄのオンあるいはオフタイミングを個別に制御しなければならない場合がある。この場合は、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄをオンオフさせるゲート端子を別のゲート信号線１７としなければならない。
【０４０４】
図４９などの表示方法を実施するためには、ＥＬ素子１５に流す電流を遮断する必要がある。この遮断を目的として図６２に図示するように、ＴＦＴ１１ｅを付加する。ＴＦＴ１１ｅのゲート端子をオン電圧ＶｇｌにすることによりＥＬ素子１５に電流が印加され、ＴＦＴ１１ｅのゲート端子をオフ電圧ＶｇｈにすることによりＥＬ素子１５への電流が遮断される（非点灯状態）。
【０４０５】
したがって、図４８などで説明したゲート信号線１７ａ、１７ｂの信号波形を印加することにより、図４９などで説明した画像表示を実現できる。
【０４０６】
画像表示領域３１１と非表示領域３１２は図６３に図示するように、奇数画素行と偶数画素行とをフレーム（フィールド）ごとに切り替えてもよい。図６３（ａ）で奇数画素行を表示し、偶数画素行を非表示とすれば、次のフレーム（フィールド）（図６３（ｂ）を参照）では奇数画素行を非表示にし、偶数画素行を表示する。
【０４０７】
このように、１画素行ごとに非表示領域と表示領域とを繰り返すように表示すれば、フリッカの発生が大幅に抑制される。
【０４０８】
なお、図６３において、１画素行ごとに非表示画素行と表示画素行にするとしたがこれに限定されるものではなく、２画素行ごとあるいはそれ以上の画素行ごとに非表示画素行と表示画素行にするとしてもよい。
【０４０９】
例えば、２行ごとであれば、第１フィールド（フレーム）では、１画素行目と２画素行目を表示画素行とし、３画素行目と４画素行目を非表示画素行とすると、５画素行目と６画素行目は表示画素行となる。次の第２フィールド（フレーム）では、１画素行目と２画素行目を非表示画素行とし、３画素行目と４画素行目を表示画素行とすると、５画素行目と６画素行目は非表示画素行となる。また、次の第３フィールド（フレーム）では、第１フィールドと同様、１画素行目と２画素行目を表示画素行とし、３画素行目と４画素行目を非表示画素行とすると、５画素行目と６画素行目は表示画素行となる。
【０４１０】
なお、本明細書でフィールドとフレームの文言は同義に使用したり、分離したりしている。一般的に、ＮＴＳＣのインターレース駆動において、１フレームは２フィールドで構成される。しかし、プログレッシブ駆動において、１フレームは１フィールドである。このように、映像の信号の世界ではフィールドとフレームは使い分けられているが、本発明における表示パネルに表示する画像はプログレッシブでもインターレースでもどちらでも適用できる。そのため、どちらでもよいという表現としている。フィールドでもフレームでも概念的には一連の画面を書き終える時間の単位である。
【０４１１】
図６４の表示方法も有効である。ここで説明を容易にするため、図６４（ａ）を第１フィールド（第１フレーム）、図６４（ｂ）を第２フィールド（第２フレーム）、図６４（ｃ）を第３フィールド（第３フレーム）、図６４（ｄ）を第４フィールド（第４フレーム）とする。
【０４１２】
第１フィールド（フレーム）では、１画素行目と２画素行目を非表示画素行とし、３画素行目と４画素行目を表示画素行、５画素行目と６画素行目を表示画素行とする。第２フィールド（フレーム）では、奇数画素行目を表示画素行とし、偶数画素行目を非表示画素行とする。第３フィールド（フレーム）では、１画素行目と２画素行目を表示画素行とし、３画素行目と４画素行目を非表示画素行とする。第４フィールド（フレーム）では、奇数画素行目を非表示画素行とし、偶数画素行目を表示画素行とする。以後、第１フィールド（第１フレーム）の表示状態から順次繰り返す。
【０４１３】
図６４の駆動方法では、４フィールド（フレーム）で１ループとしている。このように、複数フィールド（複数フレーム）で画像表示を行うことにより、図６３よりもフリッカの発生は抑制されることが多い。
【０４１４】
なお、図６４の実施例では、第１フィールド（フレーム）では、２画素行目ずつ非表示画素行とし、第２フィールド（フレーム）では、１画素行目ずつ非表示画素行としたがこれに限定されるものではない。また、第１フィールド（フレーム）では、４画素行目ずつ非表示画素行とし、第２フィールド（フレーム）では、２画素行目ずつ非表示画素行とし、第３フィールド（フレーム）では、１画素行目ずつ非表示画素行とし、第４フィールド（フレーム）では、４画素行目ずつ非表示画素行とし、第５フィールド（フレーム）では、２画素行目ずつ非表示画素行とし、第６フィールド（フレーム）では、１画素行目ずつ非表示画素行としてもよい。
【０４１５】
本発明の駆動方法は、表示効果（アニメーション効果など）を実現することも容易である。図６５は表示領域が図６５（ａ）→図６５（ｂ）→図６５（ｃ）→図６５（ｄ）と順次現れる表示方法である。ゆっくりと非表示領域３１２をスクロールしていくことによりアニメーション効果を実現できる。これらの制御は図２１、図６６、図６７などの回路構成でも容易に実現できる。これは、映像として黒表示状態を書き込まず、ゲート信号線１７ｂなどの制御によりアニメーション効果を容易に実現している。
【０４１６】
液晶表示パネルなどの画素に１フィールド（１フレーム）期間データを保持する表示パネルは動画ぼけが発生するという課題がある。ただし、ＣＲＴなどは電子銃により一瞬表示されるだけなので動画ぼけの問題は発生しない。
【０４１７】
この課題を解決するのに有効な手段が黒挿入である。本発明は動画表示を極めたＣＲＴに近い黒挿入方式を容易に実現できる。
【０４１８】
図６８は画面の上から下にＦという文字が移動するところを示している。図６８に図示するように、画像表示（図６８（ａ）、（ｃ）、（ｅ））の間に非表示状態（図６８（ｂ）、（ｄ）、（ｆ））を挿入している。したがって、画像は飛び飛びの表示となる。そのため、動画ぼけが発生せず、良好な動画表示を実現できる。
【０４１９】
このように、全画面を非表示領域とするには図６６の回路構成を採用すればよい。図２１との差異は、ＥＮＢＬ端子６０１を具備する点である。ＥＮＢＬ端子６０１はゲート信号線１７が形成されたＯＲ回路６０２の一端子に接続されている。ＥＮＢＬ端子をＬレベルとすることにより、すべてのゲート信号線１７ｂにはＶｇｈレベルが出力され、ＥＬ素子１５に電流を供給するスイッチング用ＴＦＴ１１ｄまたはＴＦＴ１１ｅがオフ状態となり、全画面が非表示領域３１２となる。また、ＥＮＢＬ端子がＨレベルの時は、通常動作が実施される。
【０４２０】
なお、図２１、図６６、図６７、図６９では、ＳＴ端子に入力されたデータをクロックで順次シフトしていく（シリアル動作）として説明したが、これに限定されるものではない。例えば、各ゲート信号線のオンオフ状態を一度に決定するパラレル入力であってもよい（すべてのゲート信号線のオンオフフロジックがコントローラまたはゲート信号線１７の本数分、一度に出力され決定される構成など）。
【０４２１】
図６８の実施例は、動画表示であったが、Ｒ、Ｇ、Ｂごとにフラッシュイングさせるなどのアニメーション効果の実施も容易である（図７０参照）。図７０において、図７０（ａ）は赤色表示３１１Ｒの画像、図７０（ｃ）は緑色表示３１１Ｇの画像、図７０（ｅ）は青色表示３１１Ｂの画像である。図７０（ａ）、（ｃ）、（ｅ）の各画像の間に非表示状態（図７０（ｂ）、（ｄ）、（ｆ））を挿入している。この動作を図７０（ａ）から図７０（ｆ）までの動作をゆっくりと実施すれば、Ｒ、Ｇ、Ｂの画像がフラッシュイングしているように表示することができる。
【０４２２】
また、図７１のように、異なる画像ごとにフラッシュイングさせるなどのアニメーション効果の実施も容易である。図７１において、図７１（ａ）は第１画像３１１ａ、図７１（ｃ）は第２画像３１１ｂ、図７１（ｅ）は第３画像３１１ｃである。図７１（ａ）、（ｃ）、（ｅ）のそれぞれの画像の間に非表示状態（図７１（ｂ）、（ｄ）、（ｆ））を挿入している。図７１（ａ）から図７１（ｆ）までの動作をゆっくりと実施すれば、第１、第２、第３の画像がフラッシュイングしているように表示することができる。
【０４２３】
以上の実施例は、概念的にはソース信号線１８の所定値に対してＮ倍の電流を流し、ＥＬ素子１５には１／Ｎの期間だけＮ倍の電流を流して所望の輝度を得る方法
（構成）である。この方法
（構成）により、寄生容量４０４の存在による書き込み不足の課題を解決した。
【０４２４】
なお、Ｎ倍する駆動方法は、１倍（従来の駆動方法）の時よりも発光効率が向上する。これは、図６の駆動用ＴＦＴ１１ｂ（コンデンサ１９側）の突き抜け電圧の影響であり、Ｎ倍にする方が、この突き抜け電圧の影響を軽減できる。Ｎ倍数は１．５倍以上８倍以下が適切である。これ以上であると、ＥＬ素子の発光効率が低下し、全体としての効率も低下するので、Ｎ倍数は２倍以上６倍以下が好ましい。ここで、Ｎ倍するとは、発光期間を１／Ｎにするということである。したがって、Ｎ倍数を２倍以上６倍以下にするとは、発光期間を１／２以上１／６以下にする（通常の明るさの時）ということになる。
【０４２５】
なお、本発明はスイッチング用ＴＦＴ１１ｄをオフさせ、ＥＬ素子１５への電流を遮断した後、再び、スイッチング用ＴＦＴ１１ｄをオンさせることにより、ＥＬ素子１５に先と同様に電流を流すことができる。本発明はこの原理をうまく応用して、１／Ｎの期間に電流を流し、所定の輝度を得ている。このように駆動できるのは、流す電流値が画素１６ごとにコンデンサ１９に保持されているからである。つまり、本発明は、ＥＬ素子１５に流す電流値を保持しながらＥＬ表示パネル特有の画素構成をうまく応用していると言うことができる。
【０４２６】
（実施の形態９）
図７２の構成は、駆動用ＴＦＴ１１ａに対し、駆動能力がＮ−１倍の駆動用ＴＦＴ１１ａｎを形成することにより、寄生容量４０４の存在による書き込み不足の課題を解決する方法である。
【０４２７】
図７２と図６（ａ）との差異は、駆動用ＴＦＴ１１ａの他に、Ｎ−１倍の駆動用ＴＦＴ１１ａｎ−１とスイッチング用ＴＦＴ１１ｆを追加した点である。図６と図７２との差異を中心に説明する。駆動用ＴＦＴ１１ａｎ−１としたのは、駆動用ＴＦＴ１１ａｎ−１と駆動用ＴＦＴ１１ａとの電流が加算されればＮ倍になるように構成したためである。つまり、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａのチャンネル幅Ｗ１のＮ−１倍にしているということである。例えば、Ｎ＝１０であって、駆動用ＴＦＴ１１ａのチャンネル幅Ｗ１が１とすれば、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２は９倍である。したがって、理論的には、駆動用ＴＦＴ１１ａが１の電流を流せば駆動用ＴＦＴ１１ａｎ−１は９倍の電流を流す能力があるということになる。
【０４２８】
なお、図７２で駆動用ＴＦＴ１１ａｎ−１の駆動電流をＮ−１としたのは、図７２の構成では、Ｎ倍の電流をソース信号線１８に流す時、ＥＬ素子１５に電流を流す駆動用ＴＦＴ１１ａの１倍の電流が加算されるからである。図７３の構成では、ＥＬ素子１５に電流を流す駆動用ＴＦＴ１１ｂの電流はソース信号線１８に流れることはないからＴＦＴ１１ｎの駆動電流をＮ倍にする必要がある。
【０４２９】
ここで説明を容易にするため、駆動用ＴＦＴ１１ａはＩ１なる電流を流すとし、駆動用ＴＦＴ１１ａｎ−１はＩｎ−１の電流を流すとすると、Ｉ１＋Ｉｎ−１＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）という式が成り立つ。
【０４３０】
電流プログラム期間にはゲート信号線１７ａがオン電圧Ｖｇｌに印加され、駆動用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｆ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂにはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態となる。したがって、プログラム電流Ｉｗに相当する電圧がコンデンサ１９にプログラムされる。つまり、Ｉ１＋Ｉｎ−１＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）なる電流がソース信号線１８に流れる。
【０４３１】
次に、ＥＬ素子１５に電流を流す期間ではゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、駆動用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｆ、取込用ＴＦＴ１１ｃがオフ状態となる。したがって、ソース信号線１８と画素１６とは切り離される。また、ゲート信号線１７ｂにはオン電圧Ｖｇｌが印加され、スイッチング用ＴＦＴ１１ｄはオン状態となる。したがって、プログラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子１５に流れる。
【０４３２】
以上のように駆動することにより、ソース信号線１８には所望値の電流（ＥＬ素子に流す電流）のＮ倍の電流を流すことができる。したがって、寄生容量４０４の影響が除外され、十分にコンデンサ１９に電流プログラムを行うことができる。一方、ＥＬ素子１５には所望値の電流を印加することができる。
【０４３３】
図７２ではＮ−１の電流能力がある駆動用ＴＦＴ１１ａｎ−１を１つ画素に作製するとしたがこれに限定されるものではない。図７４に示すように、複数個のＴＦＴ（図７４ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ６）を作製してもよい。動作は図７２と同様であるので説明を省略する。
【０４３４】
また、図２１に図示したカレントミラー方式においても図７２の構成を展開することができる。図７３に図示するように、Ｎ倍の駆動能力を有するＴＦＴ１１ｎを形成すればよい。ただし、カレントミラー構成ではスイッチング用のＴＦＴ１１ｆは必要がない。
【０４３５】
図７３において、ＴＦＴ１１ｎのチャンネル幅Ｗ２と駆動用ＴＦＴ１１ｂのチャンネル幅Ｗ１との比は、Ｎ：１としている。ここで説明を容易にするため、駆動用ＴＦＴ１１ｂはＩ１なる電流を流すとし、ＴＦＴ１１ｎはＩｎの電流を流すとすると、Ｉｎ＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）となる。
【０４３６】
電流プログラム期間にはゲート信号線１７ａにオン電圧Ｖｇｌが印加され、取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状態となる。したがって、プログラム電流Ｉｗに相当する電圧がコンデンサ１９にプログラムされる。つまり、Ｉｎ＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）なる電流がソース信号線１８に流れる。なお、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄとは少しタイミングをずらせてオンオフ状態を制御することが好ましい。この場合、取込用ＴＦＴ１１ｃを制御するゲート信号線とスイッチング用ＴＦＴ１１ｄを制御するゲート信号線とを別個にし、独立制御をする必要がある。
【０４３７】
次に、ＥＬ素子１５に電流を流す期間ではゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオフ状態となる。したがって、ソース信号線１８と画素１６とは切り離され、プログラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子１５に流れる。
【０４３８】
以上のように駆動することで、ソース信号線１８には所望値の電流（ＥＬ素子に流す電流）のＮ倍の電流を流すことができる。したがって、寄生容量４０４の影響が除外され、十分にコンデンサ１９に電流プログラムを行うことができる。一方、ＥＬ素子１５には所望値の電流を印加することができる。
【０４３９】
なお、ゲート信号線１７ｂとＴＦＴ１１ｅは図６２で説明したように、図２５などの非画像表示あるいは１／Ｎ期間だけＥＬ素子１５に電流を流すように制御するために設けたものである。したがって、図７３の構成において、さらにＮ倍の電流を流し、ＥＬ素子１５に流す電流を１／Ｎ期間のパルス駆動することにより、寄生容量４０４による書き込み不足の問題は全くなくなる。また、黒挿入表示を容易に実現でき、良好な動画表示を実現できる。
【０４４０】
また、図７３の構成は非常に有効である。例えば、図６のみの構成で、Ｎ＝１０を実現しようとすると、所望値よりも１０倍高いパルス状の電流をＥＬ素子１５に印加する必要がある。この場合、ＥＬ素子１５の端子電圧が高くなることから、Ｖｄｄ電圧を高く設計する必要があり、また、ＥＬ素子１５が劣化する可能性もある。
【０４４１】
しかし、図７３の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とし、２倍高い電流でプログラムすれば、５×２＝１０となるので、ＥＬ素子１５には２倍の電流を１／２の期間だけ印加すれば実現できる。したがって、ＥＬ素子１５が劣化する問題もなくなるし、Ｖｄｄ電圧をほとんど高くする必要がない。
【０４４２】
逆に、ＴＦＴ１１ｎだけでＮ＝１０を実現しようとすると、図７３の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの１０倍とする必要がある。１０倍にするとＴＦＴ１１ｎの形成面積が、画素の面積のほとんどを占有する。したがって、画素開口率が極めて小さくなるか、もしくは実現不可能になる。しかし、図７３の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とするだけで済むので十分な画素開口率を実現することができる。
【０４４３】
Ｎ＝１０の実現方法は数多くある。例えば、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの２倍とし、５倍高い電流をＥＬ素子１５に１／５の期間印加する方法や、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの４倍とし、２．５倍高い電流をＥＬ素子１５に１／２．５の期間印加する方法などである。つまり、ＴＦＴ１１ｎの設計（チャンネル幅Ｗ２）とＥＬ素子１５に流す電流とその期間とを考慮して掛算が１０となるようにすればよい。このように、Ｎの値は自由に設計することができる。
【０４４４】
なお、図７３ではＮの電流能力があるＴＦＴ１１ｎを１つ画素に作製するとしたがこれに限定されるものではない。図７５に示すように、複数個のＴＦＴ（図７５ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ５）を作製してもよい。動作は図７３と同様であるので説明を省略する。
【０４４５】
Ｎ＝１０の実現方法が数多くあるのは、図７２の構成でも同様である。駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａの４倍とし、２倍高い電流をＥＬ素子１５に１／２の期間印加する方法や、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａの２倍とし、５倍高い電流をＥＬ素子１５に１／５の期間印加する方法などである。つまり、駆動用ＴＦＴ１１ａｎ−１の設計（チャンネル幅Ｗ２）とＥＬ素子１５に流す電流とその期間とを考慮して掛算が１０となるようにすればよい。このように、Ｎの値は自由に設計することができる。
【０４４６】
以上に説明した事項は、図７２、図７４、図７６〜図７８においても適用できることは明らかである。つまり、本発明はチャンネル幅が大きい駆動用ＴＦＴを各画素に形成し、ソース信号線１８を駆動する電流を増大させる。かつ、図４９などで説明したようにＥＬ素子１５に流す電流を増大するとともに、ＥＬ素子１５に流す電流を所定の期間とする方法あるいは構成である。
【０４４７】
また、スイッチング用ＴＦＴ１１ｄあるいはＴＦＴ１１ｅのオンオフを制御することにより、図２５、図４９などで説明した表示を実現できる。この表示により、動画表示を改善でき、また、明るさを調整することができる。したがって、本発明ではＥＬ素子にＮ倍あるいはＮに比例した電流をＥＬ素子１５に印加するとしたが、これに限定されるものではない。所定の１倍あるいはそれ以下の電流をＥＬ素子１５に流す構成でもよい。この場合でも、動画表示を改善でき、また、明るさを容易に調整することができるという効果を発揮できるからである。
【０４４８】
図６および図７２も同様であるが、スイッチング用ＴＦＴ１１ｄをオン状態にする際、抵抗値を高くすることにより駆動用ＴＦＴ１１ａのキンク現象による特性ばらつきを抑制できる。このことは図６（ｂ）の構成で説明をした。図６（ｂ）のＴＦＴ１１ｅを配置し、ＴＦＴ１１ｅのゲート端子にＶｂｂ電圧（Ｖｇｌ＜Ｖｂｂ＜Ｖｇｈ）を印加することにより、駆動用ＴＦＴ１１ａに流れる電流のばらつきが減少するのである。
【０４４９】
したがって、図６および図７２の画素構成においても、ゲート信号線１７ｂにＶｂｂ電圧を印加してスイッチング用ＴＦＴ１１ｄをオンさせることが好ましい。つまり、スイッチング用ＴＦＴ１１ｄはオフ状態ではオフ電圧Ｖｇｈが印加され、オン状態ではＶｂｂ電圧を印加するのである。
【０４５０】
図６７のように回路構成すればこの制御は容易である。シフトレジスタ２２ｂの出力段のインバータはオフ電圧ＶｇｈとＶｂｂ電圧を電源とすれば、オフ状態ではゲート信号線１７ｂにオフ電圧Ｖｇｈが印加され、オン状態ではゲート信号線１７ｂにＶｂｂ電圧が印加できるからである。
【０４５１】
なお、ゲート信号線１７のオンオフ制御は、シフトレジスタ２２が保持するデータに基づくとしたがこれに限定されるものではなく、シフトレジスタ２２を設けずに、各ゲート信号線１７を独自に制御する方式でもよい。例えば、オン電圧を出力する任意のゲート信号線１７をマルチプレクサ回路で選択してもよい。また、すべてのゲート信号線をパラレルで引き出し、それぞれのゲート信号線に自由にオン電圧またはオフ電圧を印加できるように構成してもよい。このように、シフトレジスタ２２の保持データによらず、任意のゲート信号線１７を選択できるように構成することにより、図４９、図５３、図４５、図４６、図２１０、図２１３、図２１８、図２２１、図２２３、図２４８などの表示画面２１のオンオフあるいは輝度分布の強弱処理が容易となる。
【０４５２】
なお、図６（ｂ）と同様に図７６に図示するように、別途Ｖｂｂ電圧を印加するＴＦＴ１１ｅを形成または配置してもよい。この事項はカレントミラー構成でも同様である。例えば、図７９、図８０に図示するように、Ｖｂｂ電圧を印加するスイッチング用ＴＦＴ１１ｆを別途形成または配置してもよい。図７０の画素構成でも同様である。
【０４５３】
なお、図８２においては、駆動用ＴＦＴ１１ａをＴＦＴ１１ａ１とＴＦＴ１１ａ２に分離し、ゲート端子をカスケードに接続することにより、キンク現象を抑制でき、また、特性ばらつきも抑制できる。このことは図６の駆動用ＴＦＴ１１ａ、図１９の駆動用ＴＦＴ１１ｂ、図７２の駆動用ＴＦＴ１１ａ、図７３の駆動用ＴＦＴ１１ｂなどについても同様である（駆動用ＴＦＴの構成として採用することが好ましい）。
【０４５４】
図７４および図７５においてＴＦＴ１１ｎなどを複数に分割するとしたが、また他の構成として、図８３に図示するように分割したＴＦＴ１１ｎ１、ＴＦＴ１１ｎ２を駆動電流向上用として動作させるか否かをゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｇｌ）で制御すればよい。ＴＦＴ１１ｆ２をオフ状態にすれば、ソース信号線１８に流れる電流はＴＦＴ１１ｎ１、ＴＦＴ１１ｎ２が動作している場合の１／２となる。これらの制御は表示パネルの画像表示データおよび消費電力の観点から決定すると良い。
【０４５５】
図７６と図７７の差異は、スイッチング用ＴＦＴ１１ｆのゲート端子をゲート信号線１７ｃに接続した点である。つまり、スイッチング用ＴＦＴ１１ｆのオンオフ状態をゲート信号線１７ａの電位状態に影響されず、独自制御を実現できる点にある。スイッチング用ＴＦＴ１１ｆが絶えずオフ状態である時は、ＴＦＴ１１ｎは画素から切り離された状態であり、図６（ａ）の画素構成となる。ゲート信号線１７ｃとゲート信号線１７ａとをロジック的にショートして使用すれば図７６の構成となる。
【０４５６】
ここでの図７６の問題点は、ＴＦＴ１１ｎと駆動用ＴＦＴ１１ａの閾値Ｖｔなどの特性ずれが画素ごとに発生していると、画素ごとにＥＬ素子１５に流れる電流にばらつきが出るという点である。電流にばらつきが発生すると、白ラスターなどの均一表示でも表示画像にざらつき感が出てしまう。その点、図６の構成ではこの問題は発生しない。
【０４５７】
したがって、表示パネルの画面サイズが小さく、寄生容量４０４の影響が少ない時はスイッチング用ＴＦＴ１１ｆを絶えずオフ状態で使用する。また、表示パネルの画面サイズが大きく、寄生容量４０４の影響が駆動用ＴＦＴ１１ａの動作のみでは解消できない時は、ゲート信号線１７ｃをゲート信号線１７ａのロジックとショートさせ、図７６の画素構成を実現して駆動を行うとよい。
【０４５８】
図６９に図７７の画素構成を駆動する回路ブロックを示す。ゲート信号線１７ｃを駆動するシフトレジスタ２２ｃを形成し、ゲート信号線１７ｃを駆動する。図６の画素構成で駆動する時は、ＳＴ３のデータを絶えずＬとし、ゲート信号線１７ｃには絶えず、Ｖｇｈのオフ電圧が出力されるように制御する。図７７の構成で使用する場合は、シフトレジスタ２２ｃと２２ａのデータ入力状態（タイミング、ロジックなど）を同一にすればよい。
【０４５９】
この図７７の構成は、カレントミラーの構成でも実現できる。図７８にその画素構成を示す。図７８に図示するように、分割した駆動用ＴＦＴ１１ａ、ＴＦＴ１１ｎを駆動電流向上用として動作させるか否かをゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｇｌ）で制御すればよい。スイッチング用ＴＦＴ１１ｆをオフ状態にすれば、ソース信号線１８に流れる電流により駆動用ＴＦＴ１１ａのみが動作する。
【０４６０】
したがって、図７７の画素構成と同様に、表示パネルの画面サイズが小さく、寄生容量４０４の影響が少ない時はスイッチング用ＴＦＴ１１ｆを絶えずオフ状態で使用する。表示パネルの画面サイズが大きく、寄生容量４０４の影響が駆動用ＴＦＴ１１ａの動作のみでは解消できない時は、ゲート信号線１７ｃをゲート信号線１７ａのロジックとショートさせ、駆動電流を増大させて駆動する。このように、図７８の画素構成においても、図６９の回路ブロックを適用することができる。
【０４６１】
なお、図６９の構成ではゲート信号線１７ｃを制御するシフトレジスタ２２ｃを新規に形成し、動作させた。しかし、この構成に限定されるものではない。スイッチング用ＴＦＴ１１ｆのゲート端子にＶｇｌまたはＶｇｈ電圧を印加するだけであるので、ゲート信号線１７ｃの制御ロジックは容易である。ＴＦＴ１１ｎを動作させない時は、表示画面２１内の全スイッチング用ＴＦＴ１１ｆのゲート端子にオフ電圧Ｖｇｈを印加すればよい。ＴＦＴ１１ｎを動作させる場合は、ゲート信号線１７ａの電位をゲート信号線１７ｃに印加すればよい。したがって、図６９のように別途シフトレジスタ２２ｃを使用する必要はない。つまり、シフトレジスタ２２ａのデータをそのままゲート信号線１７ｃに出力するか、すべてのゲート信号線１７ｃの電位がオフ電圧Ｖｇｈとなるようにゲート回路を付加すればよいからである。
【０４６２】
（実施の形態１０）
以下に本発明の駆動方法について説明をする。ソース信号線１８に流す電流をＮ倍することにより、寄生容量４０４の影響がなくなり、解像度のある良好な画像表示を実現できる。図４５はソース信号線に流れる電流を増大させる他の実施例の説明図である。図４５における本発明の駆動方法とは、基本的に複数の画素行を同時に選択し、それら複数の画素行をあわせた電流でソース信号線の寄生容量などを充放電し、電流書き込み不足を大幅に改善する方法である。この駆動方法ならば、複数の画素行を同時に選択するため、１画素あたりの駆動する電流を減少させることができ、ＥＬ素子１５に流れる電流をも減少させることができる。ここで、説明を容易にするため、一例として、Ｎ＝１０として説明する（ソース信号線に流す電流を１０倍にする）。
【０４６３】
図４５などで説明する本発明において、画素行は同時にＫ画素行を選択する。ソースドライバＩＣからは所定電流のＮ倍電流をソース信号線１８に印加する。各画素にはＥＬ素子に流す電流のＮ／Ｋ倍の電流がプログラムされる。ＥＬ素子を所定発光輝度とするために、ＥＬ素子に流れる時間を１フレームのＫ／Ｎ時間にする。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電でき、良好な解像度と所定の発光輝度を得ることができる。
【０４６４】
つまり、１フレームのＫ／Ｎの期間の間だけ、ＥＬ素子に電流を流し、他の期間（１Ｆ（Ｎ−１）Ｋ／Ｎ）は電流を流さないということである。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示され、画像データ表示が時間的に飛び飛び表示（間欠表示）状態となる。したがって、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。また、ソース信号線１８にはＮ倍の電流で駆動するため、寄生容量の影響を受けず、高精細表示パネルにも対応できる。
【０４６５】
まず、理解を容易にするため、先に説明したように１画素行を選択し、Ｎ倍の電流をプログラムする方式について、駆動波形などを参照しながら説明をする。図８４はその説明図である。なお、図８４では画面を横長に図示しているがこれに限定されるものではなく、縦長でもよいし、円形などの他の形状でもよい。
【０４６６】
図８４（ａ）は表示画面２１への書き込み状態を図示している。図８４（ａ）において、８７１は書き込み画素行である。なお、図８４（ａ）では１Ｈ期間に書き込む画素行は１行である。また、以下の実施例では図６の画素構成を例にあげて説明するがこれに限定されるものではなく、図１９などのカレントミラーの画素構成であってもよい。また、図８５、図８６、図８７などの電圧プログラム方式の画素構成にも適用できることは言うまでもない。
【０４６７】
図８４（ａ）において、ゲート信号線１７ａが選択されるとソース信号線１８に流れる電流が変換用ＴＦＴ１１ａにプログラムされる。この時、ゲート信号線１７ｂにはオフ電圧が印加され、ＥＬ素子１５には電流が流れない。これは、ＥＬ素子１５側のスイッチング用ＴＦＴ１１ｄがオン状態であると、ソース信号線１８からＥＬ素子１５の容量成分が見え、この容量に影響されてコンデンサ１９に十分に正確な電流プログラムができなくなるためである。したがって、図８４（ｂ）で示すように、電流を書き込まれている画素行は非表示領域３１２となる。他の画素行のスイッチング用ＴＦＴ１１ｄはオン状態となっているので、画像表示領域３１１となる。なお、図１９などに示すカレントミラーの画素構成では電流プログラムを行う変換用ＴＦＴ１１ａに電流が流れる状態であっても、ソース信号線１８からはＥＬ素子１５は見えない。したがって、図８４（ｂ）のように非点灯状態とする必要がない。つまり、図８４（ｂ）のように、書き込み画素行を非表示領域３１２とすることは発明の必須条件ではない。
【０４６８】
図８８はゲート信号線１７に印加する電圧波形である。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。図８８の下段には選択している画素行の番号を記載している。また、図中の（１）、（２）とは選択している画素行番号を示している。
【０４６９】
図８８において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。したがって、コンデンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに流れるようにプログラムされる。画素行（１）が選択されている時は、図６の画素構成におけるゲート信号線１７ｂ（１）にはオフ電圧Ｖｇｈが印加され、ＥＬ素子１５には電流が流れない。
【０４７０】
１Ｈ後には、ゲート信号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素行の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する）である。したがって、コンデンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに流れるようにプログラムされる。画素行（２）が選択されている時は、図６の画素構成ではゲート信号線１７ｂ（２）にはオフ電圧Ｖｇｈが印加され、ＥＬ素子１５には電流が流れない。しかし、先の画素行（１）のゲート信号線１７ａ（１）にはオフ電圧Ｖｇｈが印加され、ゲート信号線１７ｂ（１）にはオン電圧Ｖｇｌが印加されるため、点灯状態となっている。
【０４７１】
次の１Ｈ後には、ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、ゲート信号線１７ｂ（３）にはオフ電圧Ｖｇｈが印加され、画素行（３）のＥＬ素子１５には電流が流れない。しかし、先の画素行（１）、（２）のゲート信号線１７ａ（１）、（２）にはオフ電圧Ｖｇｈが印加され、ゲート信号線１７ｂ（１）、（２）にはオン電圧Ｖｇｌが印加されるため、点灯状態となっている。
【０４７２】
以上の動作を１Ｈの同期信号に同期して画像を表示していく。しかし、図８８の駆動方法では、ＥＬ素子１５には１０倍の電流が流れる。したがって、表示画面２１は約１０倍の輝度で表示される。もちろん、この状態で所定の輝度表示を行うためには、プログラム電流を１／１０にしておけばよいことは言うまでもない。しかし、１／１０の電流であると寄生容量などにより書き込み不足が発生するため、高い電流でプログラムし、非表示領域３１２の挿入により所定の輝度を得るのが本発明の基本的な主旨である。
【０４７３】
しかし、図８４の方法も本発明の範疇である。つまり、所定電流よりも高い電流がＥＬ素子１５に流れるようにし、ソース信号線１８の寄生容量を十分に充放電するという概念である。これによれば、ＥＬ素子１５にＮ倍の電流を流さなくともよくなる。例えば、ＥＬ素子１５に並列に電流経路を形成し（ダミーのＥＬ素子を形成し、このＥＬ素子は遮光膜を形成して発光させない等）、ダミーＥＬ素子とＥＬ素子１５に分流して電流を流しても良い。つまり、信号電流が０．２μＡのとき、プログラム電流を２．２μＡとして、変換用ＴＦＴ１１ａには２．２μＡを流す。この電流のうち、信号電流０．２μＡをＥＬ素子１５に流して、２μＡをダミーのＥＬ素子に流すというものである。
【０４７４】
以上のように構成することにより、ソース信号線１８に流す電流をＮ倍に増加させることにより、変換用ＴＦＴ１１ａにＮ倍の電流が流れるようにプログラムすることができ、かつ、電流ＥＬ素子１５には、Ｎ倍よりも十分小さい電流を流すことができることになる。以上の方法では、図８９などに図示するように、非表示領域３１２を設けることなく、図８４のようにほぼあるいは完全に全表示画面２１を画像表示領域３１１とすることができる。
【０４７５】
しかし、ダミーＥＬ素子などを形成するというような細工をしなければ、プログラムされた電流は理論的にはすべてＥＬ素子１５に流れる。したがって、図８４では表示画面はＮ倍の輝度で発光する。これを所定輝度で発光させるには、図８９に図示するように非表示領域３１２を設ければよい。図８９はその方式の説明図である。
【０４７６】
図８９（ａ）は表示画面２１への書き込み状態を図示している。図８９（ａ）において、８７１ａは書き込み画素行である。ソースドライバ１４から各ソース信号線１８にプログラム電流が供給される。なお、図８９などでは１Ｈ期間に書き込む画素行は１行である。しかし、何ら１Ｈに限定されるものではなく、０．５Ｈ期間でも、２Ｈ期間でもよい。また、ソース信号線１８にプログラム電流を書き込むとしたが、本発明は電流プログラム方式に限定されるものではなく、ソース信号線１８に電圧を書き込むという電圧プログラム方式でもよい。
【０４７７】
図８９（ａ）において、図８４と同様に、ゲート信号線１７ａが選択されるとソース信号線１８に流れる電流が変換用ＴＦＴ１１ａにプログラムされる。この時、ゲート信号線１７ｂはオフ電圧が印加され、ＥＬ素子１５には電流が流れない。これは、ＥＬ素子１５側のスイッチング用ＴＦＴ１１ｄがオン状態であると、ソース信号線１８からＥＬ素子１５の容量成分が見え、この容量に影響されてコンデンサ１９に十分に正確な電流プログラムができなくなるためである。したがって、図６の構成を例にすれば、図８９（ｂ）で示すように電流を書き込まれている画素行は非表示領域３１２となる。
【０４７８】
今、Ｎ倍（ここでは、先に述べたようにＮ＝１０とする）の電流でプログラムしたとすれば、画面の輝度は１０倍になるので、表示画面２１の９０％の範囲を非表示領域３１２とすればよい。したがって、画像表示領域の水平走査線がＱＣＩＦの２２０本（Ｓ＝２２０）とすれば、２２本を画像表示領域３１１とし、２２０−２２＝１９８本を非表示領域３１２とすればよい。一般的に述べれば、水平走査線（画素行数）をＳとすれば、Ｓ／Ｎの領域を画像表示領域３１１とし、この画像表示領域３１１をＮ倍の輝度で発光させ、画面の上下方向に走査させると、Ｓ（Ｎ−１）／Ｎの領域は非表示領域３１２となる。この非表示領域は黒表示（非発光）である。また、この非表示領域３１２はスイッチング用ＴＦＴ１１ｄをオフさせることにより実現する。なお、Ｎ倍の輝度で点灯させるとしたが、当然のことながら明るさ調整、ガンマ調整によりＮ倍の値を調整しなければならない。
【０４７９】
また、先の実施例で、１０倍の電流でプログラムすれば、画面の輝度は１０倍になり、表示画面２１の９０％の範囲を非表示領域３１２とすればよいとした。しかし、これは、ＲＧＢの画素を共通に非表示領域３１２とすることに限定されるものではない。例えば、Ｒの画素は、１／８を非表示領域３１２とし、Ｇの画素は、１／６を非表示領域３１２とし、Ｂの画素は、１／１０を非表示領域３１２とするように、それぞれの色により変化させてもよい。また、ＲＧＢの色で個別に非表示領域３１２（あるいは画像表示領域３１１）を調整できるようにしてもよいが、これらを実現するためには、Ｒ、Ｇ、Ｂで個別のゲート信号線１７ｂが必要になる。しかし、以上のＲＧＢの個別調整を可能にすることにより、ホワイトバランスを調整することが可能になり、各階調において色のバランス調整が容易になる。
【０４８０】
図８９（ｂ）に図示するように、書き込み画素行８７１ａを含む画素行を非表示領域３１２とし、書き込み画素行８７１ａよりも上画面のＳ／Ｎの範囲を画像表示領域３１１とする（書き込み走査が画面の上から下方向の場合であり、画面を下から上に走査する場合は、その逆となる）。画像表示状態は、画像表示領域３１１が帯状になって、画面の上から下に移動する。
【０４８１】
図９０はゲート信号線１７に印加する電圧波形である。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。図９０の下段には選択している画素行の番号を記載している。また、図中の（１）、（２）、（３）、（４）とは選択している画素行番号を示している。
【０４８２】
図９０において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。したがって、コンデンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに流れるようにプログラムされる。画素行（１）が選択されている時は、図６の画素構成におけるゲート信号線１７ｂ（１）にはオフ電圧Ｖｇｈが印加され、ＥＬ素子１５には電流が流れない。
【０４８３】
１Ｈ（説明を容易にするためであって、１Ｈに限定されるものではない）後には、ゲート信号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素行の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する）である。したがって、コンデンサ１９には１０倍の電流が変換用ＴＦＴ１１ａに流れるようにプログラムされる。この時には、ゲート信号線１７ｂ（１）にはオン電圧Ｖｇｌが印加される。このオン電圧が印加される期間は、図８９の実施例によれば、Ｓ／Ｎの期間である。その後、ゲート信号線１７ｂ（１）にはオフ電圧Ｖｇｈが印加されて、画素行（１）のＥＬ素子１５には電流が流れない。
【０４８４】
画素行（２）が選択されている時は、図６の画素構成におけるゲート信号線１７ｂ（２）にはオフ電圧Ｖｇｈが印加され、ＥＬ素子１５には電流が流れない。しかし、先の画素行（１）のゲート信号線１７ａ（１）にはオフ電圧Ｖｇｈが印加され、ゲート信号線１７ｂ（１）にはオン電圧Ｖｇｌが印加されるため、点灯状態となっている。このオン電圧が印加される期間は、図８９の実施例によれば、Ｓ／Ｎの期間である。その後、ゲート信号線１７ｂ（２）はオフ電圧Ｖｇｈが印加されて、画素行（２）のＥＬ素子１５には電流が流れない。
【０４８５】
次の１Ｈ後には、ゲート信号線１７ａ（３）が選択され、ゲート信号線１７ｂ（３）はオフ電圧Ｖｇｈが印加され、画素行（３）のＥＬ素子１５には電流が流れない。しかし、先の画素行（１）、（２）のゲート信号線１７ａ（１）、（２）にはオフ電圧Ｖｇｈが印加され、ゲート信号線１７ｂ（１）、（２）にはオン電圧Ｖｇｌが印加されるため、点灯状態となっている。以上の動作が繰り返されて、図８９の表示状態が実現される。
【０４８６】
図８９の表示では、１つの画像表示領域３１１が画面の上から下方向に移動する。フレームレートが低いと、画像表示領域３１１が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０４８７】
この課題に対しては、図９１に図示するように、画像表示領域３１１を複数に分割するとよい。図９１（ｂ）は、非表示領域３１２を５つに分割している。この５つを加えた部分がＳ（Ｎ−１）／Ｎの面積となれば、図８９の明るさと同等になる。逆に、画像表示領域３１１から見れば、画像表示領域（点灯領域）３１１は６つに分割されているが、この６つに分割された領域を加えた部分がＳ／Ｎと略一致するように構成（駆動）すれば、図８９の表示輝度と同等となる。
【０４８８】
なお、図９１（ｂ）にも図示するように、分割された画像表示領域３１１を等しくする必要はない。また、分割された非表示領域３１２も等しくする必要はない。
【０４８９】
以上のように、画像表示領域３１１を複数に分割することにより画面のちらつきが減少し、フリッカの発生がなく、良好な画像表示を実現できるようになる。なお、分割はもっと細かくしてもよいが、分割すればするほど動画表示性能は低下する。
【０４９０】
図９２はゲート信号線１７に印加する電圧波形である。図９２と図９０の差異は、ゲート信号線１７ｂの動作であり、このゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図９０と同一であるので説明を省略する。
【０４９１】
以上の実施例では、同時に選択する画素行は１画素行であった。図４６は複数画素行を同時に選択する方法である。図４６では説明を容易にするために、５画素行と同時に選択するとして説明するが、これに限定されるものではなく、２画素行以上であればよい。ただし、同時に選択する画素行が増加すると、変換用ＴＦＴ１１ａのばらつき吸収効果が低減する。
【０４９２】
なお、以下の実施例においても図６の電流プログラムの画素構成を例示して説明をするがこれに限定されるものではない。図１９のカレントミラーでも有効であることは言うまでもない。同時に選択される画素行が多くなることにより、ソース信号線の寄生容量４０４などの充放電が容易になるからである。また、図８６、図８７などの電圧プログラムの画素構成でも有効である。同時に選択される画素行が増加することにより、隣接した画素行を予備充電でき、高精細表示パネルにも対応できるようになるからである。
【０４９３】
なお、ここでも説明を容易にするために、ソースドライバ１４からソース信号線１８に流す電流（もしくは、ソースドライバ１４がソース信号線１８から吸い込む電流、変換用ＴＦＴ１１ａがソース信号線１８に流し込む電流）は所定値の１０倍（Ｎ＝１０）として説明をする。したがって、同時に選択する画素行が５画素行（Ｋ＝５）であれば、５つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、１０／５＝２倍の電流が変換用ＴＦＴ１１ａに流れる。同時に選択する画素行が２画素行であれば、２つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、１０／２＝５倍の電流が変換用ＴＦＴ１１ａに流れるということになる。
【０４９４】
また、同時に選択する画素行が５画素行（Ｋ＝５）であれば、５つの変換用ＴＦＴ１１ａのプログラム電流を加えたものとなる。例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、Ｎ＝１０とすれば、ソース信号線１８には、Ｉｄ×１０の電流を流すことになる。書き込み画素行８７１ａと隣接した書き込み画素行８７１ｂ（８７１ｂはソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。したがって、画像を書き込む画素（行）が８７１ａであり、８７１ａに書き込むために補助的に用いるのが画素（行）８７１ｂである）。
【０４９５】
理想的には、５画素の変換用ＴＦＴ１１ａが、それぞれＩｄ×２の電流をソース信号線１８に流し、各画素１６のコンデンサ１９には、２倍の電流がプログラムされるようになる。しかし、現実には、５画素の各ＴＦＴ１１は特性がずれているから、各画素のコンデンサ１９にプログラムされる電流にばらつきが発生する。例えば、書き込み画素行８７１ａには、１．８倍、４つの書き込み画素行８７１ｂには各々、２．２倍、２．０倍、１．６倍、２．４倍の電流がプログラムされる。この例では、書き込み画素行８７１ａには１．８倍の電流がプログラムされており、（２．０−１．８）／２．０＝１０％の誤差が出る。しかし、これらを加算した電流は１０倍という規定値に保たれる。
【０４９６】
つまり、ソース信号線１８にはソースドライバ１４からプログラムされた電流が規定通り流れるのに対し、選択された画素には特性ばらつきに応じた電流が流れる。したがって、各画素の変換用ＴＦＴ１１ａの特性ばらつきが大きいほど、目標とするプログラム電流が設定値からはずれてしまう。しかし、隣接した変換用ＴＦＴ１１ａはほぼ特性が一致しているから、図４６などのように同時に選択する画素行を増加させても均一表示を実現できる。
【０４９７】
なお、図４５、図４６などの実施例は、低温ポリシリコン技術でＴＦＴ１１を形成した表示パネルよりも、アモルファスシリコン技術でＴＦＴ１１を形成した表示パネルに有効である。なぜなら、アモルファスシリコンのＴＦＴ１１では、隣接したＴＦＴの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のＴＦＴの駆動電流はほぼ目標値となっている。
【０４９８】
図４６において、書き込み画素行８７１ａの画像データでＫ行（Ｋ＝５）を同時に書き込むと、Ｋ行の範囲（８７１ａ、８７１ｂ）は同一表示となる。このように同一表示にすると、当然のことながら解像度が低下する。これに対処するために、図４６（ｂ）に図示するように書き込み画素行８７１の部分を非表示領域３１２とするのである。そうすると、解像度低下は発生しない。
【０４９９】
次の１Ｈ後には、１画素行シフトした位置を書き込み画素行８７１ａとして同一動作を行い、非表示領域３１２も１画素（行）シフトすると、先の１Ｈで電流プログラムされた画素（行）が表示される。
【０５００】
以上のように駆動すると、本来の表示データと異なる電流データを書き込まれた書き込み画素行８７１ｂは表示されず、上記の動作を１行ずつシフトしていくと完全な画像表示を実現できる。また、補助的に用いている書き込み画素行８７１ｂの効果で、寄生容量４０４の充放電も十分１Ｈ期間内に実現できる。
【０５０１】
図９３は、図４６の駆動方法を実現するための駆動波形の説明図である。図８８と同様に、電圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。また、図９３の下段には選択している画素行の番号を記載している。また、（１）、（２）、（３）・・・（６）とは選択している画素行番号を示している。なお、行数はＱＣＩＦ表示パネルの場合では２２０本であり、ＶＧＡパネルの場合では４８０本である。
【０５０２】
図９３において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。ここでは説明を容易にするため、まず、書き込み画素行８７１ａが画素行（１）番目であるとして説明する。
【０５０３】
また、ソース信号線１８に流れるプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。また、５画素行を同時選択（Ｋ＝５）として説明をする。したがって、理想的には１つの画素のコンデンサ１９には２倍の電流が変換用ＴＦＴ１１ａに流れるようにプログラムされる。
【０５０４】
書き込み画素行が（１）画素行目である時、図９３で図示したように、ゲート信号線１７ａには（１）、（２）、（３）、（４）、（５）が選択されている。つまり、画素行（１）、（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ゲート信号線１７ｂはゲート信号線１７ａの逆位相となっているので、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０５０５】
理想的には、５画素の変換用ＴＦＴ１１ａが、それぞれＩｄ×２の電流をソース信号線１８に流す。そして、各画素１６のコンデンサ１９には、２倍の電流がプログラムされる。ここでは理解を容易にするため、各変換用ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０５０６】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、１０／５＝２倍の電流が変換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ×１０の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行８７１ｂはソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行８７１ｂは後に正規の画像データが書き込まれるので問題はない。
【０５０７】
したがって、書き込み画素行８７１ｂは、１Ｈ期間の間は書き込み画素行８７１ａと同一表示であるので、書き込み画素行８７１ａと電流を増加させるために選択した書き込み画素行８７１ｂを少なくとも非表示領域３１２とするのである。ただし、図１９のようなカレントミラーの画素構成、図８６などの電圧プログラム方式の画素構成では、場合によっては表示状態としてもよい。
【０５０８】
次の１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂ（１）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（６）が選択され（Ｖｇｌ電圧）、選択された画素行（６）の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（１）には正規の画像データが保持される。
【０５０９】
次の１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂ（２）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択された画素行（７）の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行ずつシフトしながら走査することにより１画面が書き換えられる。
【０５１０】
図８４と同様であるが、図９３の駆動方法では、各画素には２倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には２倍となる。したがって、表示画面の輝度は所定値よりも２倍となる。
【０５１１】
これを所定の輝度とするためには、図４５に図示するように、書き込み画素行８７１を含み、かつ表示画面２１の１／２の範囲を非表示領域３１２とすればよい。このことは図９０などを用いて説明したので省略する。
【０５１２】
表示画面２１に占める黒表示領域（非表示領域）３１２の面積を大きくするほど動画表示性能が向上する。したがって、図９４に図示するように画像表示領域３１１を少なくし、非表示領域３１２の面積を大きくすればよい。
【０５１３】
図４５のように、各画素にプログラムする電流が２倍で画像表示領域３１１の面積が表示画面２１の１／２であれば、所定の表示輝度を得ることができる。しかし、図９４のように画像表示領域３１１が表示画面２１の１／２よりも小さい場合、画面は暗くなる。そこで、所定輝度を得るためには、各画素にプログラムする電流を大きくすればよい。例えば、画像表示領域（点灯領域）３１１が表示画面２１の面積の１／５であり、同時に選択する画素行が５本（Ｋ＝５）であれば、１画素行にプログラムする電流（電圧）は所定値の５倍にすればよい。ソース信号線１８に流れる電流は５×５画素行＝２５倍となる。
【０５１４】
いずれにせよ、本発明の実施例ではソース信号線１８に流す電流（電圧）を変化させることによりプログラム電流（電圧）を調整することができる。つまり、ソースドライバ１４の基準電流（電圧）を調整するだけでソース信号線１８に流れる電流を調整できるということである。２画素行を同時にオンさせるか、５画素行を同時にオンさせるか、または１画素行のみを選択するかは、図２１などに図示するゲートドライバ１２のシフトレジスタ２２に印加するＳＴ＊端子へのデータで設定できる。したがって、ソースドライバ１４の仕様は、選択する画素数には左右されない。また、画面の明るさもゲート信号線１７ｂのオンオフで調整することができるから、表示画面２１の明るさ調整でソースドライバ１４からの出力電流を変化させることはない。したがって、ＥＬ素子１５のガンマ特性は１つの電流に対して決定すればよい。そのため、ソースドライバ１４の構成は極めて容易であり、汎用性の高いものとなる。以上の事項は、他の本発明の実施例にも適用できる。
【０５１５】
以上の実施例は、１画素行ごとに１本の選択画素行を配置（形成）する構成であったが、本発明はこれに限定されるものではなく、複数の画素行で１本の選択ゲート信号線を配置（形成）してもよい。
【０５１６】
図９５はその実施例である。なお、説明を容易にするため、画素構成は図６の場合を主に例示して説明をする。図９５では画素行の選択ゲート信号線１７ａが３つの画素（１６Ｒ、１６Ｇ、１６Ｂ）を同時に選択し、各画素をデータ書き込み状態とする。なお、Ｒの記号は赤色の画素関連、Ｇの記号は緑色の画素関連、Ｂの記号は青色の画素関連を意味するものとする。
【０５１７】
画素１６Ｒはソース信号線１８Ｒからデータをコンデンサ１９Ｒに書き込み、画素１６Ｇはソース信号線１８Ｇからデータをコンデンサ１９Ｇに書き込み、画素１６Ｂはソース信号線１８Ｂからデータをコンデンサ１９Ｂに書き込む。
【０５１８】
画素１６ＲのＴＦＴ１１ｄはゲート信号線１７ｂＲに接続され、画素１６ＧのＴＦＴ１１ｄはゲート信号線１７ｂＧに接続され、画素１６ＢのＴＦＴ１１ｄはゲート信号線１７ｂＢに接続されている。したがって、画素１６ＲのＥＬ素子１５Ｒ、画素１６ＧのＥＬ素子１５Ｇ、画素１６ＢのＥＬ素子１５Ｂは別個にオンオフ制御することができる。つまり、ＥＬ素子１５Ｒ、ＥＬ素子１５Ｇ、ＥＬ素子１５Ｂはそれぞれのゲート信号線１７ｂＲ、１７ｂＧ、１７ｂＢを制御することにより、点灯時間、点灯周期を個別に制御可能となるのである。
【０５１９】
この動作を実現するためには、図２１の構成において、ゲート信号線１７ａを走査するシフトレジスタ２２と、ゲート信号線１７ｂＲを走査するシフトレジスタ２２と、ゲート信号線１７ｂＧを走査するシフトレジスタ２２と、ゲート信号線１７ｂＢを走査するシフトレジスタ２２の４つを形成（配置）することが適切である。
【０５２０】
図９６は画素１６の配置を図示している。図９６において、画素は横ストライプ状に形成されている（なお、従来の構成では、一般的に縦ストライプ状である）。横ストライプ状に画素を配置することにより、ゲート信号線１７とスイッチング素子との接続が容易になり、また、画素レイアウトも容易になる。また、高分子材料のＥＬ素子では、インクジェットによる作製も容易になる。
【０５２１】
なお、図９５、図９６で、画素は横ストライプ状に形成するとしたが、従来と同様に縦ストライプ状であってもよい。また、本明細書で説明している逆バイアス電圧印加方式、ブロック駆動方式、Ｖｂｂ電圧での制御方式、ＲＧＢそれぞれの電圧を別個にする構成、ＴＦＴ１１ｂの突き抜け電圧を利用する方式、図２６４の方式、ダミー画素行を付加する構成などを、本明細書中の他の実施例などと組み合わせることが適切であることは言うまでもない。
【０５２２】
図９７は、図９５の画素構成の動作波形である。なお、説明を容易にするため、１画素行（もちろん、ＲＧＢでカウントするのであれば、３画素行ということになる）を選択するとして説明をする。ただし、図４５、図４６、図１１６などで説明しているように、複数の画素行を同時に選択する駆動方法も実現できることは言うまでもない。また、図１１０で説明しているように、１Ｈ期間の範囲であってもゲート信号線のタイミング制御を行う必要があるが、ここでは説明を容易にするため、ゲート信号線１７ａによる画素行の選択は１Ｈ期間であるとして説明をする。以上の事項は、本明細書で説明した他の駆動方法、パネル構成においても適用される。
【０５２３】
図９７において、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａは画素１６ブロック（これを１画素行と考える方が理解は容易になる）を選択している（図９５もあわせて参照のこと）。つまり、画素１６Ｒ、画素１６Ｇ、画素１６Ｂが選択され、画素行（１）の１６Ｒ、画素行（１）の１６Ｇおよび画素行（１）の１６ＢのスイッチングＴＦＴ１１ｂ、ＴＦＴ１１ｃがオン状態となる。
【０５２４】
画素行（１）の画素１６Ｒはソース信号線１８Ｒからの画像データをコンデンサ１９Ｒに書き込み、画素行（１）の画素１６Ｇはソース信号線１８Ｇからの画像データをコンデンサ１９Ｇに書き込み、画素行（１）の画素１６Ｂはソース信号線１８Ｂからの画像データをコンデンサ１９Ｂに書き込む。
【０５２５】
なお、説明を容易にするため、図９７では、各画素には１フレーム（１フィールド）の１／Ｎの期間にＮ倍（Ｎ＝２）の電流がＥＬ素子１５に流れるようにプログラムされるとして説明をする。なお、本明細書で説明している通り、他の実施例にも適用できる。また、Ｎ値を大きくすることにより、ソース信号線１８の寄生容量４０４の影響を無視できるようになり、画素１６に画像データを書き込みやすくなることは言うまでもない。つまり、Ｎ＝２に限定されるものではない。また、Ｎは整数に限定されるものではなく、２．５などのような値でも実現できる。また、ゲート信号線１７ａの選択時間も１Ｈに限定されるものではなく、２Ｈ以上でもよい。
【０５２６】
画素行（１）のゲート信号線１７ｂＲ、ゲート信号線１７ｂＧおよびゲート信号線１７ｂＢは、ゲート信号線１７ａの逆位相となっている。したがって、少なくとも画素行（１）の画素１６Ｒ、画素１６Ｇおよび画素１６ＢのスイッチングＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子（１５Ｒ、１５Ｇ、１５Ｂ）には電流が流れておらず、非表示領域３１２となる。
【０５２７】
次の１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂにはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素行（２）の画素１６Ｒ、画素１６Ｇおよび画素１６ＢのＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８（それぞれ、１８Ｒ、１８Ｇ、１８Ｂ）にプログラム電流が流れる。このように動作することにより、画素行（１）の画素１６Ｒ、画素１６Ｇおよび画素１６Ｂには画像データが保持される。
【０５２８】
さらに次の１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂ（２）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された画素行（３）のＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（２）に画像データが保持される。以上の動作を１画素行ずつシフトしながら走査することにより１画面が書き換えられる。
【０５２９】
次に、図９７のゲート信号線１７ｂの動作を主に説明をする。画素１６Ｒにはゲート信号線１７ｂＲが接続されている。画素１６Ｇにはゲート信号線１７ｂＧが接続されている。また、画素１６Ｂにはゲート信号線１７ｂＢが接続されている。したがって、画素１６Ｒはゲート信号線１７ｂＲでＥＬ素子１５Ｒに流れる電流をオンオフ制御することができる。同様に、画素１６Ｇはゲート信号線１７ｂＧでＥＬ素子１５Ｇに流れる電流をオンオフ制御することができ、画素１６Ｂはゲート信号線１７ｂＢでＥＬ素子１５Ｂに流れる電流をオンオフ制御することができる。
【０５３０】
図９７では、ゲート信号線１７ｂＲ、ゲート信号線１７ｂＧおよびゲート信号線１７ｂＢを各画素行において、同一波形にしている。したがって、ＥＬ素子１５Ｒ、１５Ｇおよび１５Ｂは同時にオンオフ（点灯、非点灯）される。なお、図９７は４ＨごとにＥＬ素子１５をオンオフさせているがこれに限定されるものではない。１Ｈごとや、それ以上でもよい。また、原理的には１Ｈ以下の周期でＥＬ素子１５をオンオフさせてもよい。
【０５３１】
ただし、オンオフ周期をあまりにも速くすると動画表示で動画ボケが発生する。したがって、ＥＬ素子１５がオンし、消灯して次にオンするまでの間隔は０．５ｍｓｅｃ以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。また、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ以上にすると、点滅状態に見えるので、ＥＬ素子のオンオフ周期は０．５μｓｅｃ以上１００ｍｓｅｃ以下、さらには、２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さらに好ましくは、３ｍｓｅｃ以上２０ｍｓｅｃ以下にすべきである。
【０５３２】
以上の関係から、１フレーム（１フィールド）に要する時間と、ゲート信号線１７ｂに印加する信号（Ｖｇｈ、Ｖｇｌ）の周期あるいは回数から画面をオンオフさせる非表示領域３１２の挿入数が決定される。非表示領域３１２を１つにすると良好な動画表示を実現できるが、画面のちらつきが見えやすくなるので、非表示領域３１２挿入部を複数に分割することが好ましい。しかし、分割数をあまりに多くすると動画ボケが発生するので、分割数は１以上８以下、さらには１以上５以下とすることが好ましい。
【０５３３】
なお、本発明は、ＴＦＴ１１ｄをオフすることで、ＥＬ素子１５に流れる電流を遮断しても、再びＴＦＴ１１ｄをオンすると、先に流れていた電流と同一の電流をＥＬ素子１５に流すことができる。これは、流す電流値が、画素のコンデンサ１９にメモリ（アナログメモリ）されているからである。この事項は、本発明の大きな特徴である。つまり、ＥＬ素子１５に流す電流をオンオフさせる制御を自由にできることを意味している。
【０５３４】
図９７では、ゲート信号線１７ｂＲ、ゲート信号線１７ｂＧおよびゲート信号線１７ｂＢを各画素行において同一波形とし、また、画素行の選択は１Ｈごとに選択画素行を順次シフトさせているので、ＥＬ素子１５Ｒ、１５Ｇおよび１５Ｂの発光位置は、表示画面２１の上から下へと高速に移動していく。また、このオンオフ制御と非表示領域３１２の挿入割合および非表示領域３１２の挿入個数は、図２１などで説明したシフトレジスタ２２へのＳＴデータを制御することにより容易に実現できる。もちろん、ゲート信号線１７ｂに印加するＶｇｈデータの制御をパラレル制御してもよいことは言うまでもない。
【０５３５】
また、ゲート信号線１７に印加する信号は周期的な信号としたが、これに限定されるものではなく、非周期的な信号でもよい。ただし、ＥＬ素子１５をオンまたはオフする時間の総和が異なると画面の明るさが変化したり、色バランスのずれが発生するので、１フレーム（１フィールド）の期間において、ＥＬ素子１５をオンまたはオフする時間の総和を一定値にする必要がある。なお、特殊な場合として、２フレーム（２フィールド）以上の期間でＥＬ素子１５をオンまたはオフする時間の総和を一定値にしても良い場合がある。１フレーム（フィールド）が非常に高速である場合と、ＦＳＣ（フレームシーケンシャルコントロール）駆動の場合である。
【０５３６】
図９８では、ゲート信号線１７ｂＲに印加する波形は２Ｈ周期で変化させ、ゲート信号線１７ｂＧに印加する波形は３Ｈ周期で変化させ、ゲート信号線１７ｂＢに印加する波形は４Ｈ周期で変化させている。他の事項は、図９７と同様であるので説明を省略する。
【０５３７】
なお、図９８での同期変化パターンは作図を容易にするためであって、２Ｈ、３Ｈなどに限定されるものではない。少なくとも、画素１６Ｒに接続されたゲート信号線１６ｂＲと、画素１６Ｇに接続されたゲート信号線１６ｂＧと、画素１６Ｂに接続されたゲート信号線１６ｂＢのうち１つ以上のゲート信号線１７ｂに印加する信号波形を他のゲート信号線１７ｂと異ならせたものである。
【０５３８】
図９８のように駆動すると、ＥＬ素子１５Ｒ、１５Ｇおよび１５Ｂの発光位置は、表示画面２１の上から下へと高速に移動していく。この際、ＥＬ素子１５Ｒのオンオフ（点灯、非点灯）周期と、ＥＬ素子１５Ｇのオンオフ（点灯、非点灯）周期と、ＥＬ素子１５Ｂのオンオフ（点灯、非点灯）周期とが異なる。このように、ＥＬ素子１５の点灯周期を異ならせることにより、フリッカの発生が目立ちにくくなる。
【０５３９】
また、このオンオフ制御と非表示領域３１２の挿入割合および非表示領域３１２の挿入個数は、図２１などで説明したシフトレジスタ２２へのＳＴデータを制御することにより容易に実現できる。もちろん、ゲート信号線１７ｂに印加する信号（Ｖｇｈ、Ｖｇｌ）データの制御をパラレル制御してもよいことは言うまでもない。
【０５４０】
図９９では、ゲート信号線１７ｂＲに印加するＶｇｌ期間を他のゲート信号線１７ｂよりも短くしている。したがって、ゲート信号線１７ｂＲに接続されたＥＬ素子１５Ｒの点灯時間は長くなる（画素１６ＲのＴＦＴ１１ｄがオンする期間が長くなる）。したがって、表示画面２１のＲの発光輝度が強くなる。
【０５４１】
以上のように、ゲート信号線１７ｂＲ、ゲート信号線１７ｂＧ、ゲート信号線１７ｂＢに印加する信号を個別に制御すること、つまり、ＥＬ素子１５をオンさせる時間、タイミング、周期を制御することにより、表示画面２１の色バランス、フリッカの発生を抑制できる。
【０５４２】
なお、図９９では、ゲート信号線１７ｂＧに印加する波形は３Ｈ周期で変化させ、ゲート信号線１７ｂＢに印加する波形は４Ｈ周期で変化させるとしたが、これは作図を容易にするためであって、２Ｈ、３Ｈなどに限定されるものではない。少なくとも、画素１６Ｒに接続されたゲート信号線１６ｂＲと、画素１６Ｇに接続されたゲート信号線１６ｂＧと、画素１６Ｂに接続されたゲート信号線１６ｂＢの中で、１つ以上のゲート信号線１７ｂに印加する信号波形のうち、ＴＦＴ１１ｄをオンさせる（もしくはオフさせる）信号の印加時間を他のゲート信号線１７ｂと異ならせたものである。
【０５４３】
図９９のように駆動すると、ＥＬ素子１５Ｒ、１５Ｇおよび１５Ｂの発光位置は、表示画面２１の上から下へと高速に移動していく。この際、ＥＬ素子１５Ｒのオン（点灯）時間と、ＥＬ素子１５Ｇのオン（点灯）時間と、ＥＬ素子１５Ｂのオン（点灯）時間を異ならせることができるので、画面の色バランス調整が可能となり、また、フリッカの発生が目立ちにくくなる。このような色バランス調整は、ユーザーが表示画面２１をみながら、調整できるように構成しておくことが好ましい。図２１などのシフトレジスタ２２に入力するＳＴデータのオン個数を増加あるいは減少させればよいので、この調整は容易である。また、このオンオフ制御と非表示領域３１２の挿入割合および肥料寺領域３１２の挿入個数は、図２１などで説明したシフトレジスタ２２へのＳＴデータを制御することにより容易に実現できる。もちろん、ゲート信号線１７ｂに印加する信号（Ｖｇｈ、Ｖｇｌ）データの制御をパラレル制御してもよいことは言うまでもない。
【０５４４】
なお、図９５〜図９９は画素構成が図６の場合を例示して説明をした。しかし、以上の実施例は、他の画素構成であっても適用できることは言うまでもない。例えば、図１９、図２０、図８６、図８７などである。つまり、図９５〜図９９で説明した技術的思想は他の構成においても適用できる。
【０５４５】
図４６、図４５、図９３などで説明した駆動方法は、同時に複数画素行を選択する方法であった。この駆動方法では以下の点で注意が必要である。結論から言えば、表示に寄与しない画素（行）（ダミー画素（行））を設ける（形成する）ことが好ましいことである。この理由などについて以下に説明をする。
【０５４６】
図１００は、同時に２画素行を選択する駆動方法の説明図である。図１００において、画素１６ａ、１６ｂが選択されている状態を図示している。画素１６ａのＴＦＴ１１ａと画素１６ｂのＴＦＴ１１ａはそれぞれ、電流Ｉｄｄをソース信号線１８に流す。
【０５４７】
ここで説明を容易にするため、各画素のＴＦＴ１１ａが流す電流はばらつきがないとし、２×Ｉｄｄ＝Ｉｗとする。つまり、ソースドライバ１４はソース信号線１８からの電流Ｉｗを吸収し、この電流Ｉｗを２等分した電流が各画素のコンデンサ１９にプログラムされる。例えば、Ｉｄｄ＝１５ｎＡであれば、Ｉｗ＝３０ｎＡである。
【０５４８】
図１（ａ）に図示するように、２本の書き込み画素行８７１（８７１ａ、８７１ｂ）が選択され、表示画面２１の上辺から下辺に順次選択されていく。しかし、図１（ｂ）のように、画面の下辺までくると書き込み画素行８７１ａは存在するが、８７１ｂはなくなる。つまり、選択する画素行が１本しかなくなる。そのため、ソース信号線１８に印加された電流Ｉｗは、すべて書き込み画素行８７１ａに書き込まれる。したがって、Ｉｗ＝Ｉｄｄとなり、図１（ａ）の書き込み画素行８７１ａに比較して、２倍の電流が画素にプログラムされてしまう。
【０５４９】
この課題に対して、本発明は、図１（ｂ）に図示するように表示画面２１の下辺にダミー画素行２４７１を形成（配置）しているので、選択画素行が表示画面２１の下辺まで選択された場合は、表示画面２１の最終画素行とダミー画素行２４７１が選択される。そのため、図１（ｂ）の書き込み画素行には、規定通りのＩｄｄ＝Ｉｗ／２の電流が書き込まれる。
【０５５０】
図１０１は図１（ｂ）の状態を示している。図１０１で明らかなように、選択画素行が表示画面２１の下辺の画素１６ｂ行まで選択された場合は、表示画面２１の最終画素行とダミー画素行２４７１が選択される。また、図１０２に図示するように、ダミー画素行２４７１を表示画面２１外に形成（配置）する。つまり、ダミー画素行２４７１は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。
【０５５１】
なお、図１０１、図１０２のようにダミー画素行２４７１を形成（配置）する構成であっても、図１８７で説明するように点灯制御線１７９１でゲート信号線１７ｂなどを共通にし、ブロック点灯駆動を実施できる。また、逆バイアス駆動とも組み合わせることができる（図１０３を参照のこと）。
【０５５２】
図１では、表示画面２１の下辺にダミー画素行２４７１を設けるとしたが、これに限定されるものではない。例えば、図１０４（ａ）に図示するように、画面の下辺から上辺に走査する（上下逆転走査）する場合は、図１０４（ｂ）に図示するように、表示画面２１の上辺にもダミー画素行２４７１を形成すべきである。つまり、画面２１の上辺と下辺のそれぞれにダミー画素行２４７１を形成（配置）する（図１０５を参照のこと）。以上のように構成することにより、画面の上下反転走査にも対応できるようになる。
【０５５３】
以上の実施例は、２画素行を同時選択する場合であった。本発明はこれに限定されるものではなく、例えば、５画素行を同時選択する方法でもよい。
【０５５４】
図１０６は５画素行を同時に選択する駆動方法の説明図である。図１０６に図示するように、画面の上下辺に４画素分のダミー画素行２４７１を形成している。
【０５５５】
図１０７は図１０６の表示パネルの駆動方法の説明図である。ソースドライバ１４からはＩｗ＝５×Ｉｄｄの電流が出力（あるいは吸収）されるとして説明する。なお、電流Ｉｄｄは各画素に書き込まれる電流（プログラムされる電流）であり、表示画像によって異なるのは言うまでもない。
【０５５６】
５画素行を同時に選択する駆動方法では、ソースドライバ１４は画素に書き込む電流Ｉｄｄの５倍の電流を出力する。図１０７（ａ）では、表示画面２１の１番上の画素のみが選択されている。しかし、この状態ではＩｗ＝５×Ｉｄｄであるから、所定値の５倍の電流が書き込み画素行８７１に書き込まれてしまう。
【０５５７】
この課題に対して、本発明では、図１０７（ａ）に図示するように、４画素分のダミー画素行２４７１ａを同時に選択する。つまり、４本のダミー画素行２４７１ａと１本の表示領域の書き込み画素行８７１が同時選択される。したがって、Ｉｗ＝５×Ｉｄｄとなるから、図１０７（ａ）で選択した書き込み画素行８７１には所定の電流Ｉｄｄがプログラムされるようになる。
【０５５８】
図１０７（ｂ）では、表示画面２１の２本の書き込み画素行８７１が選択され、ダミー画素行２４７１ａは１本が選択されず、３本が選択される。したがって、選択された画素行は計５本となる。そのため、Ｉｗ＝５×Ｉｄｄとなるから、図１０７（ｂ）で選択した２本の書き込み画素行８７１には所定の電流Ｉｄｄがプログラムされる。
【０５５９】
同様に、図１０７（ｃ）では、表示画面２１の３本の書き込み画素行８７１が選択され、ダミー画素行２４７１ａは２本が選択されず、２本が選択される。したがって、選択された画素行は計５本となる。そのため、Ｉｗ＝５×Ｉｄｄとなるから、図１０７（ｃ）で選択した２本の書き込み画素行８７１には所定の電流Ｉｄｄがプログラムされる。
【０５６０】
また同様に、図１０７（ｄ）では、表示画面２１の４本の書き込み画素行８７１が選択され、ダミー画素行２４７１ａは３本が選択されず、１本が選択される。また、図１０７（ｅ）では、表示画面２１の５本の書き込み画素行８７１が選択され、ダミー画素行２４７１ａは選択されない。以下、５本の画素行は順次選択されていく（図１０７（ｆ）、（ｇ）、（ｈ））。表示画面２１の下辺に到達すると、ダミー画素行２４７１ｂの選択本数が１Ｈごとに増加する。
【０５６１】
このように駆動することにより、同時選択する画素行が増加しても、表示画面２１の上辺あるいは下辺を選択する際、ダミー画素行２４７１を含めた画素行を一定値とすることができる。そのため、ソースドライバ１４が出力する電流値は画像データの同時選択画素行倍に固定することができるので、ソースドライバ１４の構成が容易になり、また、各画素には目標の所定電流（電圧）が書き込まれる。
【０５６２】
以上のように、５画素行を同時に選択する駆動方法では、画面の１辺に５−１＝４本のダミー画素行を形成すればよい。つまり、同時に選択する（画素行数−１）本以上のダミー画素行を形成あるいは配置すればよいのである。
【０５６３】
また、以上の実施例は、２画素行を同時選択する実施例と、５画素行を同時選択する実施例であったが、本発明はこれに限定されるものではなく、３画素行あるいはそれ以上の画素行を同時に選択してもよい。また、隣接した画素行を同時選択するとして説明したがこれに限定されるものではない。例えば、１画素行おきに選択してもよいし、ランダムに選択してもよい。
【０５６４】
以上の実施例では、複数の画素行を選択する際、表示画面２１の走査の最初あるいは最後の部分でダミー画素行２４７１を選択し、ソースドライバ１４に流れる電流Ｉｗを一定値とするものであるが、本発明はダミー画素行を形成あるいは配置するものであって、ソースドライバ１４に流れる電流を一定値にすることに限定されるものではない。
【０５６５】
図１０８は、書き込み画素行８７１ａが選択されていない期間に、ダミー画素行２４７１ａをオンさせる駆動方法である。また、書き込み画素行８７１ａは１画素行としているがこれに限定されるものではなく、図１０７などのように複数画素行であってもよいことは言うまでもない。このような駆動を行う場合として、アレイ基板４９に直接ゲートドライバ１２を形成（ゲートドライバ内蔵構成）する場合が例示される。
【０５６６】
ゲートドライバ内蔵構成では、複雑な回路を形成することが歩留まりあるいは形成面積の観点から困難である。そのため、極力簡略化した回路構成で、ゲートドライバ１２を形成するのだが、その動作に制約がある場合がある。
【０５６７】
例えば、ゲートドライバ１２のシフトレジスタ２２にデータ（ＳＴ）を入れても、２〜３クロック（クロックは１Ｈとする）後でないと、ゲート信号線１７ａにオン信号Ｖｇｌが出力しないことが例示される。ただし、ゲート信号線１７ａ（１）にオンデータが出力された後は、以後、１Ｈのクロックに同期してオンデータ位置は順次シフトされる。
【０５６８】
以上のように、２〜３クロック後でないと、ゲート信号線１７ａ（１）が選択されないとなると、２〜３クロックの間、いずれの画素行も選択されないことになる。この期間は、ソースドライバ１４の出力は０状態（電流の入出力はない）とすることが好ましい。しかし、ソースドライバ１４の出力段は定電流回路で構成されているので、流れる電流を完全に０とすることが困難である。ソース信号線１８に電流が流れると（ソース信号線１８の電荷をソースドライバ１４が吸収する）、ソース信号線１８の電位を低下させてしまう。ソース信号線１８の電位が低下すると、各画素１６のコンデンサ１９の電位も低下する場合がある。コンデンサ１９の電位が低下すると、ＴＦＴ１１ａのゲート端子の電位を低下させる方向になるため、ＴＦＴ１１ａが電流をより流す方向となる。この状態が顕著に現れるのが、画面が黒表示状態の場合である。各画素のＴＦＴ１１ａが電流を流すことにより、黒浮きが発生するからである。
【０５６９】
この課題に対しては、表示画面２１のいずれのゲート信号線１７も選択されていない場合（状態）、ダミー画素行２４７１を選択し、電流がソース信号線に流れるように駆動する。つまり、ダミー画素行２４７１のスイッチングＴＦＴ１１をオンさせ、また、駆動用ＴＦＴ１１ａのインピーダンスを低下させる。したがって、ソースドライバ１４に流れ込む電流は、ダミー画素行２４７１のＴＦＴ１１ａから供給されるように構成しておく。
【０５７０】
また、重要なのは、表示画面２１のいずれの画素行も選択されない状態では、ソースドライバ１４の出力段回路は、極力、電流オフの状態とすることである。
【０５７１】
図１０８（ａ１）では、ゲートドライバ１２内蔵のシフトレジスタ２２にスタート信号が印加されたことを想定している。図１０８（ａ２）は、図１０８（ａ１）に比較して１Ｈ後である。同様に、図１０８（ａ３）はさらに１Ｈ後であり、図１０８（ａ４）はさらに１Ｈ後である。つまり、図１０８（ａ１）、（ａ２）では、最初の２Ｈ期間は表示画面２１のいずれのゲート信号線も選択されず、３Ｈ後の、図１０８（ａ３）で初めて画素行（１）が選択され、以降、図１０８（ａ４）で１画素行シフトされ、画素行（２）が選択されたところを示している。
【０５７２】
このように、図１０８（ａ１）、（ａ２）では、いずれの画素行も選択されていない。その対策として、ダミー画素行２４７１ａを選択し、ソース信号線１８の電位を変化させないように、ダミー画素行２４７１ａにＴＦＴ１１ａからの電流を供給している。
【０５７３】
以上のように、ダミー画素行２４７１ａへ電流を供給することにより黒浮きがなく、良好な画像表示を実現できる。また、画面のホワイトバランスなどの変化も発生しない。
【０５７４】
なお、図１０８（ａ）では、ソースドライバ１４に近い側のダミー画素行２４７１ａを選択するとしたがこれに限定されるものではない。例えば、図１０８（ｂ）のように、ソースドライバ１４から遠い側のダミー画素行２４７１ｂを選択してもよい。また、ダミー画素行２４１７ａと２４７１ｂの両方を選択してもよい。
【０５７５】
また、図１０８（ｂ）の駆動方法は、図１０８（ａ）と同様の動作である。図１０８（ｂ１）で、ゲートドライバ１２内蔵のシフトレジスタ２２にスタート信号が印加され、図１０８（ｂ２）は、図１０８（ｂ１）に比較して１Ｈ後である。同様に、図１０８（ｂ３）はさらに１Ｈ後であり、図１０８（ｂ４）はさらに１Ｈ後である。
【０５７６】
図１０８（ｂ）も図１０８（ａ）と同様に、最初の２Ｈ期間は表示画面２１のいずれのゲート信号線も選択されず、３Ｈ後の、図１０８（ｂ３）で初めて画素行（１）が選択され、以降、図１０８（ｂ４）で１画素行シフトされ、画素行（２）が選択されたところを示している。図１０８（ｂ）のように、ソースドライバ１４から遠い方のダミー画素行２４７１ｂを選択する方が、ソース信号線１８の電位が安定化しやすい。この状態を図１０９に示している。
【０５７７】
なお、図１０８の実施例では、選択する画素行は１本であったが、これに限定されるものではない。例えば、図１０７のように複数の画素行を選択する駆動方法にも適用することができる。なお、複数の画素行を選択する駆動方法において、表示画面２１の画素行が全く選択されていないときに発生する黒浮きあるいは画質変化問題を解決することを目的とするのであれば、図１０７のように複数のダミー画素行２４７１を形成する必要はない。図１０８に図示するように、１本のダミー画素行２４７１であってもよい。この１本のダミー画素行でソース信号線１８の電位などを安定化することが可能であるからである。
【０５７８】
また、ダミー画素行２４７１ａと２４７１ｂとは、表示画面２１の走査方向（例えば、図１と図１０４）によって、選択するダミー画素行２４７１を変化させてもよい。
【０５７９】
図１０８では、１フレーム（もしくは１フィールド）の期間のうち、表示画面２１のいずれの画素行も選択されていない状態において、ダミー画素行２４７１を選択するというものであった。しかし、実駆動状態において、１水平走査期間に画素行が選択されていない場合がある。
【０５８０】
図１１０はこの状態を説明するための動作波形図である。本発明の表示装置では、１Ｈ（１水平走査期間）のクロックで画素行が選択され、かつ選択された画素行が順次シフトしていく。しかし、１Ｈの期間においても、所定の期間に画素行が選択されている。
【０５８１】
基本的に、選択される画素行のゲート信号線１７ｂは１Ｈの全期間の間、オフ電圧Ｖｇｈが印加されている。図１１０では画素行番号１の時、画素行（１）のゲート信号線１７ｂにオフ電圧Ｖｇｈが印加される。また、画素行番号２の時、画素行（２）のゲート信号線１７ｂにオフ電圧Ｖｇｈが印加される。
【０５８２】
一方、ゲート信号線１７ａは１Ｈよりも短い期間にオン電圧Ｖｇｌが印加されている。したがって、画素行番号１の時、ａの期間およびｂの期間での画素行（１）は非選択である。以上のように非選択の期間を発生させるのは、ゲート信号線１７ｂが変化するタイミングとゲート信号線１７ａが変化するタイミングが一致すると、突き抜け電圧が発生しやすいためである。突き抜け電圧が発生すると、コンデンサ１９に所望の電圧（電流）が保持されなくなり、ＥＬ素子１５の発光輝度にばらつきが発生するからである。
【０５８３】
少なくとも、図１１０に示すａの期間は確保することが好ましい。ｂの期間は場合によっては０でもよい。これは、ＥＬ素子１５をオンオフ制御するタイミングを考慮して決定すればよい。基本的には、ゲート信号線１７ｂがオン電圧Ｖｇｌからオフ電圧Ｖｇｈ（つまり、非選択状態）に変化したタイミングから、少なくとも、１Ｈの１／６４の時間以上１Ｈの１／８の時間以下経過してから、さらには、１Ｈの１／３２の時間以上１Ｈの１／８の時間以下経過してから、ゲート信号線１７ａを選択することが好ましい。もしくは、ゲート信号線１７ｂがオン電圧Ｖｇｌからオフ電圧Ｖｇｈ（つまり、非選択状態）に変化したタイミングから、少なくとも、０．５μｓｅｃ以上２０μｓｅｃ以下経過してから、さらには、１μｓｅｃ以上１０μｓｅｃ以下経過してから、ゲート信号線１７ａを選択することが好ましい。また、このａの期間またはｂの期間に図１６３などで説明するプリチャージ（ディスチャージ）電圧を印加するように構成するとさらに好ましい。
【０５８４】
ゲート信号線１７ａが選択されている期間は、図１１０に図示する切り替え信号ＣＳＷがオフ電圧Ｖｇｈとなる。この切り替え信号ＣＳＷのオン電圧Ｖｇｌで、ソースドライバ１４の出力段はオフ状態となるように制御される。また、この切り替え信号ＣＳＷのオン電圧Ｖｇｌで、図１０８で説明したダミー画素行２４７１が選択されるように制御される。以上のように構成あるいは動作させることにより、黒浮きがなく、良好な画像表示を実現できる。また、画面のホワイトバランスなどの変化も発生しないようにすることができる。
【０５８５】
なお、図１０９において、ダミー画素行２４７１はＥＬ素子１５、ＴＦＴ１１ｄを形成しているように図示したが、基本的にダミー画素行２４７１はソース信号線１８に流す電流を供給する（画素構成によっては、ソース信号線１８から電流を吸収する）ものであるので、ＥＬ素子１５は必要がない。逆に、ＥＬ素子１５などが形成されていると、ＥＬ素子１５が点灯して問題となる。
【０５８６】
本発明は、ダミー画素行２４７１は図１１１に図示するように、ＥＬ素子１５などを形成していない。突き抜け電圧発生用のコンデンサ１９ｂは付加してもしなくともよい。ただし、表示画面２１の画素に突き抜け電圧発生用のコンデンサ１９ｂが形成されている場合は、ダミー画素行２４７１にも形成しておくことが好ましい。これは、ダミー画素行２４７１のＴＦＴ１１ａが流す電流を表示画面２１の画素１６のＴＦＴ１１ａが流す電流と等しくするためである。
【０５８７】
図１１１は図６の画素構成の場合である。図１９のカレントミラーの画素構成では、図１１２に図示するように、ダミー画素行２４７１では、駆動用ＴＦＴ１１ｂ、ＥＬ素子１５を削除する。図８５、図８７などの電圧プログラムの画素構成の場合は、図１１３に図示するように、スイッチング用のＴＦＴ１１ｂとコンデンサ１９ａで構成する。なぜなら、電圧プログラム方式では、画素の駆動用ＴＦＴからソース信号線１８に電流を供給することがないからである。
【０５８８】
図１１１、図１１２などに図示するダミー画素行２４７１は、発光する必要がないため、図１１４に図示するように、ダミー画素行２４７１の画素電極４８にはＥＬ膜を形成しない。図１１４に図示するように、画素電極４８には絶縁膜２５６１を形成して、絶縁状態とする。もしくは、図１１５に図示するように、ダミー画素行２４７１の画素電極４８とカソードの反射膜４６とを電気的に短絡状態にする。このように構成することにより、画素電極４８の電位が安定する。
【０５８９】
図８９と同様に、図９４のように１つの画像表示領域３１１が画面の上から下方向に移動する際、フレームレートが低いと、画像表示領域３１１が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０５９０】
この課題に対しては、図１１６に図示するように、画像表示領域３１１を複数に分割するとよい。図１１６（ｂ）は、非表示領域３１２を３つに分割している。この３つを加えた部分がＳ（Ｎ−１）／Ｎの面積となれば、図９４の明るさと同等になる。
【０５９１】
図１１７はゲート信号線１７に印加する電圧波形である。図９３と図１１７の差異は、基本的にはゲート信号線１７ｂの動作である。ゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図９３とほぼ同一あるいは類推できるので説明を省略する。
【０５９２】
なお、図１１６（ｂ）にも図示するように、非表示領域３１２の走査方向は画面の上から下方向のみに限定されるものではなく、画面の下から上方向に走査してもよい。また、上から下への走査方向と、下から上方向への走査方向とを、交互にあるいはランダムに走査してもよい。また、分割数をフレームごとに、あるいは表示画面２１の所定位置で変化させてもよいことは言うまでもない。
【０５９３】
以上のように、画像表示領域３１１を複数に分割することにより画面のちらつきは減少し、フリッカの発生がなく、良好な画像表示を実現できるようになる。なお、分割はもっと細かくしてもよく、分割すればするほどフリッカが軽減する。特に、ＥＬ素子１５の応答性は速いため、５μｓｅｃよりも小さい時間でオンオフしても、表示輝度の低下はない。
【０５９４】
本発明の駆動方法において、ＥＬ素子１５のオンオフは、ゲート信号線１７ｂに印加する信号のオンオフで制御できるので、クロック周波数はＫＨｚオーダーの低周波数で制御が可能である。また、黒画面挿入（非表示領域３１２挿入）を実現する際、画像メモリなどを必要としない。したがって、低コストで本発明の駆動回路あるいは方法を実現できる。
【０５９５】
図１１８は同時に選択する画素行が２画素行の場合である。検討した結果によると、低温ポリシリコン技術で形成した表示パネルでは、２画素行を同時に選択する方法は表示均一性が実用的であった。これは、隣接した画素の変換用ＴＦＴ１１ａの特性が極めて一致しているためと推定される。また、レーザアニールする際に、ストライプ状のレーザーの照射方向はソース信号線１８と平行に照射することで良好な結果が得られた。
【０５９６】
図１１８において、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａは（１）、（２）が選択されている（図１１９を参照のこと）。この時、画素行（１）、（２）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ゲート信号線１７ｂはゲート信号線１７ａの逆位相となっているので、少なくとも画素行（１）、（２）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非表示領域３１２となる。なお、図１１８では、フリッカの発生を低減するため、画像表示領域３１１を５分割している。
【０５９７】
理想的には、２画素（行）の変換用ＴＦＴ１１ａが、それぞれＩｄ×５（Ｎ＝１０の場合）の電流をソース信号線１８に流し、各画素１６のコンデンサ１９には、５倍の電流がプログラムされるようになる。
【０５９８】
同時に選択する画素行が２画素行（Ｋ＝２）であるから、２つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、１０／２＝５倍の電流が変換用ＴＦＴ１１ａに流れ、ソース信号線１８には、２つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。
【０５９９】
例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ×１０の電流を流す。書き込み画素行８７１ｂは後に正規の画像データが書き込まれるので問題はない。書き込み画素行８７１ｂは、１Ｈ期間の間は書き込み画素行８７１ａと同一表示であるので、書き込み画素行８７１ａと電流を増加させるために選択した書き込み画素行８７１ｂとを少なくとも非表示領域３１２とするのである。
【０６００】
次の１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂ（１）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された画素行（３）の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（１）には正規の画像データが保持される。
【０６０１】
次の１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂ（２）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（４）が選択され（Ｖｇｌ電圧）、選択された画素行（４）の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行ずつシフトしながら走査することにより１画面が書き換えられる。
【０６０２】
図６２と同様であるが、図１２０の駆動方法では、各画素には５倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には５倍となる。したがって、画像表示領域３１１の輝度は所定値よりも５倍となる。これを所定の輝度とするためには、図４５に図示するように、書き込み画素行８７１を含み、かつ表示画面２１の１／５の範囲を非表示領域３１２とすればよい。このことは図９０などを用いて説明したので省略する。
【０６０３】
複数本の画素行を同時に選択する駆動方法では、同時に選択する画素行数が増加するほど、変換用ＴＦＴ１１ａの特性ばらつきを吸収することが困難になる。しかし、選択本数が低下すると、１画素にプログラムする電流が大きくなり、ＥＬ素子１５に大きな電流を流すことになり、ＥＬ素子１５に流す電流が大きいとＥＬ素子１５が劣化しやすくなる。
【０６０４】
図１２１はこの課題を解決するものである。図１２１の基本概念は、１／２Ｈ（水平走査期間の１／２）では図４６で説明したように、複数の画素行を同時に選択し、その後の１／２Ｈ（水平走査期間の１／２）では図８４で説明したように、１画素行を選択する方法を組み合わせたものである。このように組み合わせることにより、変換用ＴＦＴ１１ａの特性ばらつきを吸収し、より高速にかつ面内均一性を良好にすることができる。
【０６０５】
図１２１において、説明を容易にするため、第１の期間では５画素行を同時に選択し、第２の期間では１画素行を選択するとして説明をする。
【０６０６】
まず、第１の期間では、図１２１（ａ１）に図示するように、５画素行を同時に選択する。この動作は図４６を用いて説明した。ソース信号線に流す電流は所定値の２５倍とする。したがって、各画素１６の変換用ＴＦＴ１１ａには５倍の電流がプログラムされる。そして、２５倍の電流であるから、寄生容量４０４は極めて短期間に充放電される。したがって、ソース信号線の電位は、短時間で目標の電位となり、各画素１６のコンデンサ１９の端子電圧も５倍の電流を流すようにプログラムされる。この２５倍電流の印加時間は１／２Ｈ（１水平走査期間の１／２）とする。
【０６０７】
当然のことながら、書き込み画素行８７１の５画素行は同一画像データが書き込まれるから、表示しないようにするためＴＦＴ１１はオフ状態とされる。したがって、表示状態は図１２１（ａ２）となる。
【０６０８】
次の１／２Ｈ期間は、１画素行を選択し、電流（電圧）プログラムを行う。この状態を図１２１（ｂ１）に図示している。書き込み画素行８７１ａは先と同様に５倍の電流を流すように電流（電圧）プログラムされる。ここで、図１２１（ａ１）と図１２１（ｂ１）とで各画素に流す電流を同一にするのは、プログラムされたコンデンサ１９の端子電圧の変化を小さくして、より高速に目標の電流を流せるようにするためである。
【０６０９】
つまり、図１２１（ａ１）で、複数の画素に電流を流し、高速に概略の電流が流れる値まで近づける。この第１の段階では、複数の変換用ＴＦＴ１１ａでプログラムしているため、目標値に対してＴＦＴのばらつきによる誤差が発生しているが、次の第２の段階で、データを書き込みかつ保持する画素行のみを選択して、概略の目標値から、所定の目標値まで完全なプログラムを行うのである。
【０６１０】
なお、非表示領域３１２を画面の上から下方向に走査し、また、書き込み画素行８７１ａを画面の上から下方向に走査することは図４５、図４６、図８４などの実施例と同様であるので説明を省略する。
【０６１１】
図１２２は図１２１の駆動方法を実現するための駆動波形である。図１２１でわかるように、１Ｈ（１水平走査期間）は２つのフェーズで構成されており、ＩＳＥＬ信号で切り替える。ＩＳＥＬ信号については図１２３に図示している。
【０６１２】
まず、ＩＳＥＬ信号について説明をしておく。図１２３において、電流出力回路１２２２は１２２２ａと１２２２ｂの２つから構成されている。それぞれの電流出力回路１２２２は、８ビットの階調データをＤＡ変換するＤＡ回路１２２６とオペアンプ１２２４などから構成される。この電流出力回路１２２２の回路動作については先に説明したので省略する。図１２１の実施例では、電流出力回路１２２２ａは２５倍の電流を出力するように構成されている。一方、電流出力回路１２２２ｂは５倍の電流を出力するように構成されている。電流出力回路１２２２ａと１２２２ｂの出力はＩＳＥＬ信号によりスイッチ回路１２２３が制御され、ソース信号線１８に印加される。
【０６１３】
ＩＳＥＬ信号は、Ｌレベルの時、２５倍電流を出力する電流出力回路１２２２ａが選択されてソース信号線１８からの電流をソースドライバ１４が吸収する。Ｈレベルの時、５倍電流を出力する電流出力回路１２２２ｂが選択されてソース信号線１８からの電流をソースドライバ１４が吸収する。このように、抵抗１２２８の値を変化させるだけで済むので、２５倍、５倍などの電流の大きさ変更は容易である。また、抵抗１２２８をボリウムとすること、あるいは複数の抵抗とアナログスイッチに接続しておき選択することにより容易に変更することができる。
【０６１４】
図１２２に示すように、書き込み画素行が（１）画素行目である時（図１２２の画素行番号１の欄を参照）、ゲート信号線１７ａは（１）、（２）、（３）、（４）、（５）が選択されている。つまり、画素行（１）、（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路１２２２ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂには、オフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６１５】
理想的には、５画素の変換用ＴＦＴ１１ａが、それぞれＩｄ×２の電流をソース信号線１８に流す。そして、各画素１６のコンデンサ１９には、５倍の電流がプログラムされる。ここでは、理解を容易にするため、各変換用ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０６１６】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流が変換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ×２５の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行８７１ｂはソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行８７１ｂは後に正規の画像データが書き込まれるので問題はない。
【０６１７】
したがって、書き込み画素行８７１ｂは、１Ｈ期間の間は書き込み画素行８７１ａと同一表示である。そのため、書き込み画素行８７１ａと電流を増加させるために選択した書き込み画素行８７１ｂを少なくとも非表示領域３１２とするのである。
【０６１８】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行８７１ａのみ、つまり、（１）画素行目のみを選択する。図１２２で明らかなように、ゲート信号線１７ａ（１）のみに、オン電圧Ｖｇｌが印加され、ゲート信号線１７ａ（２）、（３）、（４）、（５）にはオフ電圧Ｖｇｈが印加されている。したがって、画素行（１）の変換用ＴＦＴ１１ａは動作状態（ソース信号線１８に電流を供給している状態）であるが、画素行（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフ状態、つまり、非選択状態である。また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路１２２２ｂが選択され、この電流出力回路１２２２ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６１９】
以上のことから、画素行（１）の変換用ＴＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線１８に流し、各画素行（１）のコンデンサ１９には、５倍の電流がプログラムされる。
【０６２０】
次の水平走査期間では１画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が（２）の時である。最初の１／２Ｈの期間では、図１２２に示すように書き込み画素行が（２）画素行目である時、ゲート信号線１７ａは（２）、（３）、（４）、（５）、（６）が選択されている。つまり、画素行（２）、（３）、（４）、（５）、（６）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路１２２２ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂ（２）、（３）、（４）、（５）、（６）には、オフ電圧Ｖｇｈが印加されている。したがって、画素行（２）、（３）、（４）、（５）、（６）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。一方、画素行（１）のゲート信号線１７ｂ（１）はＶｇｌ電圧が印加されているから、スイッチング用ＴＦＴ１１ｄはオン状態であり、画素行（１）のＥＬ素子１５は点灯する。
【０６２１】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流が変換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。
【０６２２】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行８７１ａのみを選択する。つまり、（２）画素行目のみを選択する。図１２２で明らかなように、ゲート信号線１７ａ（２）のみに、オン電圧Ｖｇｌが印加され、ゲート信号線１７ａ（３）、（４）、（５）、（６）にはオフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）の変換用ＴＦＴ１１ａは動作状態（画素行（１）はＥＬ素子１５に電流を流し、画素行（２）はソース信号線１８に電流を供給している状態）であるが、画素行（３）、（４）、（５）、（６）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフ状態、つまり、非選択状態である。また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路１２２２ｂが選択され、この電流出力回路１２２２ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧Ｖｇｈが印加されている。したがって、画素行（２）、（３）、（４）、（５）、（６）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６２３】
以上のことから、画素行（２）の変換用ＴＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線１８に流す。そして、各画素行（２）のコンデンサ１９には、５倍の電流がプログラムされる。以上の動作を順次実施することにより、１画面を表示することができる。
【０６２４】
図１２１で説明した駆動方法は、第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ倍の電流を流すようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、画素にはＮ倍の電流を流すようにプログラムする方式である。
【０６２５】
しかし、他の方策もある。第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行の総和電流がＮ倍の電流となるようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、選択された画素行の総和の電流（ただし、選択画素行が１の時は、１画素行の電流）がＮ倍となるようにプログラムする方式である。例えば、図１２１（ａ１）において、５画素行を同時に選択し、各画素の変換用ＴＦＴ１１ａに２倍の電流を流すと、ソース信号線１８には５×２倍＝１０倍の電流が流れる。次の第２の期間では図１２１（ｂ１）において、１画素行を選択し、この１画素の変換用ＴＦＴ１１ａには１０倍の電流を流す。
【０６２６】
この方式であれば、図１２３のように複数の電流出力回路１２２２は必要でなくなり、ソースドライバ１４は各ソース信号線に、１つの電流出力回路１２２２で構成できる。つまり、この方式では、ソース信号線１８の電流を流すソースドライバ１４の出力電流は一定値（当然、画像データにより、この一定値は変化する。この場合は、１Ｈ期間の間、選択画素数によらず、一定という意味である）である。したがって、ソースドライバ１４の構成は容易になる。
【０６２７】
なお、図１２１において、複数の画素行を同時に選択する期間を１／２Ｈとし、１画素行を選択する期間を１／２Ｈとしたがこれに限定されるものではない。例えば、複数の画素行を同時に選択する期間を１／４Ｈとし、１画素行を選択する期間を３／４Ｈとしてもよい。また、複数の画素行を同時に選択する期間と、１画素行を選択する期間とを加えた期間は１Ｈとしたがこれに限定されるものではない。例えば、２Ｈ期間でも、１．５Ｈ期間であっても良い。
【０６２８】
また、図１２１において、５画素行を同時に選択する期間を１／２Ｈとし、次の第２の期間では２画素行を同時に選択するとしてもよい。この場合でも実用上、支障のない画像表示を実現できる。
【０６２９】
また、図１２１において、５画素行を同時に選択する第１の期間を１／２Ｈとし、１画素行を選択する第２の期間を１／２Ｈとする２段階としたがこれに限定されるものではない。例えば、第１の段階は、５画素行を同時に選択し、第２の期間は前記５画素行のうち、２画素行を選択し、最後に、１画素行を選択する３つの段階としてもよい。つまり、複数の段階で画素行に画像データを書き込んでも良い。
【０６３０】
図１２３では、各ソース信号線１８に２つの電流出力回路１２２２を設けるとしたが、これは図１２１の第１の実施例である、第１の期間に２５倍の電流を出力するためと、第２の期間に５倍の電流を出力するためである。これを１つの電流出力回路１２２２で実現するには、図１２０の回路構成を採用するとよい。ＤＡ回路１２２６はリファレンス電圧（Ｉｒｅｆ）の大きさを最大値としてデジタル−アナログ変換をする。例えば、Ｉｒｅｆ電圧が５Ｖであれば、５Ｖを２５６分割したものが最小値としてアナログ出力される。つまり、アナログ出力の最大値は５Ｖ−１ビットのアナログ値であり、最小値は０Ｖであり、最小分解能は５Ｖ／２５６である（入力が８ビット仕様の時）。Ｉｒｅｆ電圧が２．５Ｖであれば、２．５Ｖを２５６分割したものが最小値としてアナログ出力される。つまり、アナログ出力の最大値は２．５Ｖ−１ビットのアナログ値であり、最小値は０Ｖであり、最小分解能は２．５Ｖ／２５６である（入力が８ビット仕様の時）。
【０６３１】
つまり、Ｉｒｅｆ電圧をダイナミックに切り替えることにより１つの電流出力回路１２２２で出力電流値を変更することができる。図１２０はその実現回路である。
【０６３２】
図１２０において、Ｖｉ電圧を４分割する抵抗ＲＩが設けられている。この分圧された電圧がスイッチ回路１２２３に入力され、１つの電圧が選択されてＩｒｅｆ電圧となる。このＩｒｅｆ電圧がオペアンプ１２２４に入力されている。したがって、前半の１／２Ｈの期間のＩｒｅｆ電圧と、後半の１／２Ｈの期間のＩｒｅｆ電圧とをすべてのソース信号線１８に接続された電流出力回路１２２２で切り替えることにより、出力電流の倍率を変更することができる。もちろん、図１２４に図示するように、Ｉｒｅｆ電圧を複数のオペアンプ１２２４の選択により発生させてもよい。
【０６３３】
図１２３の場合も画像表示領域３１１は図１２５に図示するように１つとしてもよい。また、図１２６に図示するように、複数の画像表示領域３１１に分割してもよい。
【０６３４】
図１２７に図示するように、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａは（１）、（２）、（３）、（４）、（５）が選択されている。つまり、画素行（１）、（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路１２２２ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂ（１）、（２）、（３）、（４）、（５）には、オフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６３５】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流が変換用ＴＦＴ１１ａに流れる。ソース信号線１８には、５つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ×２５の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行８７１ｂはソース信号線１８への電流量を増加させるため、補助的に用いる画素行であるが、書き込み画素行８７１ｂは後に正規の画像データが書き込まれるので問題はない。
【０６３６】
したがって、書き込み画素行８７１ｂは、１Ｈ期間の間は書き込み画素行８７１ａと同一表示である。そのため、書き込み画素行８７１ａと電流を増加させるために選択した書き込み画素行８７１ｂを少なくとも非表示領域３１２とするのである。
【０６３７】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行８７１ａのみを選択する。つまり、（１）画素行目のみを選択する。ゲート信号線１７ａ（１）のみに、オン電圧Ｖｇｌが印加され、ゲート信号線１７ａ（２）、（３）、（４）、（５）にはオフ電圧Ｖｇｈが印加されている。したがって、画素行（１）の変換用ＴＦＴ１１ａは動作状態（ソース信号線１８に電流を供給している状態）であるが、画素行（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃはオフ状態、つまり、非選択状態である。また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路１２２２ｂが選択され、この電流出力回路１２２２ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６３８】
以上のことから、画素行（１）の変換用ＴＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線１８に流し、各画素行（１）のコンデンサ１９には、５倍の電流がプログラムされる。
【０６３９】
次の水平走査期間では１画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が（２）の時である。最初の１／２Ｈの期間では、ゲート信号線１７ａは（２）、（３）、（４）、（５）、（６）が選択されている。つまり、画素行（２）、（３）、（４）、（５）、（６）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路１２２２ａが選択され、ソース信号線１８と接続されている。また、
ゲート信号線１７ｂ（２）、（３）、（４）、（５）、（６）には、オフ電圧Ｖｇｈが印加されている。したがって、画素行（２）、（３）、（４）、（５）、（６）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。一方、画素行（１）のゲート信号線１７ｂ（１）にはＶｇｌ電圧が印加されているから、スイッチング用ＴＦＴ１１ｄはオン状態であり、画素行（１）のＥＬ素子１５は点灯する。
【０６４０】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流が変換用ＴＦＴ１１ａに流れ、ソース信号線１８には、５つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。
【０６４１】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行８７１ａのみを選択する。つまり、（２）画素行目のみを選択する。ゲート信号線１７ａ（２）のみに、オン電圧Ｖｇｌが印加され、ゲート信号線１７ａ（３）、（４）、（５）、（６）にはオフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）の変換用ＴＦＴ１１ａは動作状態（画素行（１）はＥＬ素子１５に電流を流し、画素行（２）はソース信号線１８に電流を供給している状態）であるが、画素行（３）、（４）、（５）、（６）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフ状態、つまり、非選択状態である。また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路１２２２ｂが選択され、この電流出力回路１２２２ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧Ｖｇｈが印加されている。したがって、画素行（２）、（３）、（４）、（５）、（６）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６４２】
以上のことから、画素行（２）の変換用ＴＦＴ１１ａが、それぞれＩｄ×５の電流をソース信号線１８に流し、各画素行（２）のコンデンサ１９には、５倍の電流がプログラムされる。以上の動作を順次実施することにより、１画面を表示することができる。
【０６４３】
以上の説明でも明らかであるが、上記の動作は、図１２２と同一である。差異は、ゲート信号線１７ｂの動作であり、ゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。
【０６４４】
なお、図１２６にも図示するように、非表示領域３１２の走査方向は画面の上から下方向のみに限定されるものではない。画面の下から上方向に走査してもよい。また、上から下への走査方向と、下から上方向への走査方向とを、交互にあるいはランダムに走査してもよい。また、分割数をフレームごとに、あるいは表示画面２１の所定位置で変化させてもよいことは言うまでもない。
【０６４５】
以上のように、画像表示領域３１１を複数に分割することにより画面のちらつきが減少する。したがって、フリッカの発生がなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよく、分割すればするほどフリッカは軽減する。特に、ＥＬ素子１５の応答性は速いため、５μｓｅｃよりも小さい時間でオンオフしても、表示輝度の低下はない。
【０６４６】
図１２７の実施例も、第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ倍の電流を流すようにプログラムし、第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、画素にはＮ倍の電流を流すようにプログラムする方式とした。しかし、図１２２と同様に、他の方策もある。つまり、第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行の総和電流がＮ倍の電流となるようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、選択された画素行の総和の電流（ただし、選択画素行が１の時は、１画素行の電流）がＮ倍となるようにプログラムする方式である。
【０６４７】
以上の実施例は順次走査で画像を表示する方法であった。つまり、テレビ信号で言えば、ノンインターレース駆動（プログレッシブ駆動）である。本発明はインターレース駆動にも有効である。図１２８はインターレース駆動の説明図である。
【０６４８】
なお、インターレース駆動は通常２フィールドで１フレームである。図１２８も２フィールドで１フレーム（１画面）として説明した。しかし、これはＮＴＳＣのテレビ信号の場合であって、携帯電話などの画像表示では必ずしも２フィールド＝１フレームの原則を守る必要はない。
【０６４９】
例えば、４フィールドで１フレームとしてもよい。第１フィールドは４Ｙ−３（Ｙは、０以上の整数）画素行を書き込み、第２フィールドは４Ｙ−２（Ｙは、０以上の整数）画素行を書き込む。第３フィールドは４Ｙ−１（Ｙは、０以上の整数）画素行を書き込み、第４フィールドは４Ｙ（Ｙは、０以上の整数）画素行を書き込む方式である。つまり、インターレース駆動とは、複数のフィールドで１フレーム（１画面）を構成する方法である。
【０６５０】
図１２８（ａ）は第１フィールドであり、偶数画素行を書き込む。図１２８（ｂ）は第２フィールドであり、奇数画素行を書き込む。図１２９は図１２８の駆動方法を実現するための駆動波形である。なお、奇数フィールドと偶数フィールドは便宜上のものである。図１２８ではまず、奇数画素行から画像を書き込むとして説明する。
【０６５１】
図１２８において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。ここでは説明を容易にするため、まず、書き込み画素行８７１ａが画素行（１）番目であるとして説明する。
【０６５２】
また、ソース信号線１８に流れるプログラム電流は所定値のＮ倍（説明を容易にするため、今までの実施例と同様にＮ＝１０として説明する。なお、Ｎ＝１０に限定されるものではない。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。
【０６５３】
図１２９において、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａ（１）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂ（１）には、Ｖｇｈ電圧が印加されている。したがって、画素行（１）のスイッチング用ＴＦＴ１１ｄはオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６５４】
次の１Ｈには、書き込み画素行は（３）画素行目である。ゲート信号線１７ａ（３）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂ（３）には、Ｖｇｈ電圧が印加されている。したがって、画素行（３）のスイッチング用ＴＦＴ１１ｄはオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。また、ゲート信号線１７ｂ（１）にはＶｇｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄがオン状態である。したがって、画素行（１）のスイッチング用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥＬ素子１５が発光する。
【０６５５】
次の１Ｈには、書き込み画素行は（５）画素行目である。ゲート信号線１７ａ（５）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ゲート信号線１７ｂ（５）には、Ｖｇｈ電圧が印加され、画素行（５）のスイッチング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。また、ゲート信号線１７ｂ（３）にはＶｇｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄがオン状態である。したがって、画素行（３）のスイッチング用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥＬ素子１５が発光する。
【０６５６】
以上のように、第１フィールドでは、奇数画素行が順次選択されて、画像データが書き込まれていく。
【０６５７】
第２フィールドでは、（２）画素行目から、順次画像データが書き込まれる。ゲート信号線１７ａ（２）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂ（２）には、Ｖｇｈ電圧が印加され、画素行（２）のスイッチング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６５８】
次の１Ｈには、書き込み画素行は（４）画素行目である。ゲート信号線１７ａ（４）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂ（４）には、Ｖｇｈ電圧が印加され、画素行（４）のスイッチング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。また、ゲート信号線１７ｂ（３）にはＶｇｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄがオン状態である。したがって、画素行（３）のスイッチング用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥＬ素子１５が発光する。
【０６５９】
次の１Ｈには、書き込み画素行は（６）画素行目である。ゲート信号線１７ａ（６）にはＶｇｌ電圧が印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂ（６）には、Ｖｇｈ電圧が印加され、画素行（６）のスイッチング用ＴＦＴ１１ｄがオフ状態となり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。また、ゲート信号線１７ｂ（４）にはＶｇｌ電圧が印加され、スイッチング用ＴＦＴ１１ｄはオン状態である。したがって、画素行（４）のスイッチング用ＴＦＴ１１ｄもオン状態であり、対応する画素行のＥＬ素子１５が発光する。
【０６６０】
以上のように、第２フィールドでは、偶数画素行が順次選択されて、画像データが書き込まれていく。この第１フィールドと第２フィールドで１枚の画像表示が完成する。また、第２フィールドにおいて、偶数画素行を書く時は、奇数画素行はすべて非表示領域３１２としている。第１フィールドでは、奇数画素行を書く時は、偶数画素行はすべて非表示領域３１２としている。
【０６６１】
しかし、図１２８の駆動方法で、ソース信号線１８に１０倍の電流（Ｎ＝１０）を流し、変換用ＴＦＴ１１ａに電流プログラムをすると、奇数画素行あるいは偶数画素行を交互に表示するという処理を実施しても、表示輝度は所定輝度の１０／２＝５倍の輝度となる。したがって、表示輝度を１倍とするには、Ｎ＝２で駆動する必要がある。しかし、Ｎ＝２で駆動するとソース信号線１８に書き込む電流値が小さく寄生容量４０４を十分に充放電できないため、コンデンサ１９に書き込み不足が発生し、解像度が低下する。
【０６６２】
これを解決するためには図１３０に図示するように、奇数画素行あるいは偶数画素行だけでなく、表示画面２１の一部を非表示領域３１２ａとすればよい。図１３０では図１３０（ａ）→図１３０（ｂ）→図１３０（ｃ）→図１３０（ａ）と走査される。図１３０（ｂ）でわかるように、書き込み画素行８７１ａの上側（画面の上から下方向に走査しているとき）に所定の範囲で表示領域を形成する。ただし、表示領域は奇数画素行あるいは偶数画素行であるため、１画素行ごととなる。また、非表示領域３１２ａは連続した非表示領域にする。
【０６６３】
しかし、図１３０の駆動方法のように、表示領域を表示画面に一部に固めて走査すると、フリッカが発生しやすくなる。ただし、フレームレートが８０Ｈｚ以上の場合は、図１３０の表示状態（画像表示領域３１１を１つにした場合）であってもフリッカが発生しないことに注意を要する。つまり、フレームレートを８０Ｈｚ以上にすれば、画像表示領域３１１を分割する必要がなくなるのである。
【０６６４】
フレームレートが低い場合は図１３１に図示するように分割すればよい。このことは先に説明したので、図１３１はあえて説明を要さないであろう。ただし、図１３１は作図を容易にするため、分割した領域として、非表示領域３１２ｂと画像表示領域３１１のペアで作図したが、これに限定されるものではなく、分割した領域に複数の非表示領域３１２ｂと複数の画像表示領域３１１が存在しても問題ない。
【０６６５】
駆動方式には多種多様な構成が考えられる。図１３２において、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａは（１）、（Ｇ）が選択されている。つまり、画素行（１）、（Ｇ）の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態である。また、ゲート信号線１７ｂにはＶｇｈ電圧が印加されている。したがって、少なくとも画素行（１）、（Ｇ）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０６６６】
同時に選択する画素行が２画素行（Ｋ＝２）であるから、２つの変換用ＴＦＴ１１ａが動作する。つまり、１画素あたり、１０／２＝５倍の電流が変換用ＴＦＴ１１ａに流れる。ソース信号線１８には、２つの変換用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。
【０６６７】
次の１Ｈ後には、ゲート信号線１７ａ（Ｇ）は非選択となり、ゲート信号線１７ｂ（Ｇ）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素行（２）の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（Ｇ）には正規の画像データが保持される。
【０６６８】
次の１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂ（１）にはオン電圧Ｖｇｌが印加される。また、同時に、ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された画素行（３）の変換用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（１）には正規の画像データが保持される。以上の動作と１画素行ずつシフトしながら走査することにより１画面が書き換えられる。
【０６６９】
フリッカが発生しやすい場合は、図１３３に図示するように非表示領域３１２あるいは画像表示領域３１１を複数に分割すればよい。このことは先に説明したので、図１３３はあえて説明を要さないであろう。
【０６７０】
図１３４、図１３５は擬似インターレース駆動である。擬似インターレース駆動とは、第１Ｆ（第１フィールド）は奇数画素行と偶数画素行の２画素（複数画素）行を同時に選択して、選択した画素行が重なることなく画像データを書き込む。次の第２Ｆは第１画素行を除いて、偶数画素行と奇数画素行の２画素（複数画素）行を同時に選択して、選択した画素行が重なることなく画像データを書き込む方式である。
【０６７１】
図１３５（ａ１）、（ａ２）、（ａ３）は第１フィールドであり、図１３５（ｂ１）、（ｂ２）、（ｂ３）は第２フィールドである。第１フィールドは図１３５（ａ１）→図１３５（ａ２）→図１３５（ａ３）→と順次書き込み画素行８７１を２画素行ペアで映像データを書き込む。したがって、２画素行は同一画像表示であり、この表示状態が１フィールドの期間保持される。また、第１フィールドでは奇数画素行の画像データを該当奇数画素行と次の偶数画素行に表示する。つまり、第１行目の画像データは第１画素行と第２画素行に表示し、第３行目の画像データは第３画素行と第４画素行に表示し、第５行目の画像データは第５画素行と第６画素行に表示し、第７行目の画像データは第７画素行と第８画素行に表示する。
【０６７２】
第２フィールドは図１３５（ｂ１）→図１３５（ｂ２）→図１３５（ｂ３）→と順次書き込み画素行８７１を２画素行ペアで映像データを書き込む。したがって、２画素行は同一画像表示であり、この表示状態が１フィールドの期間保持される。また、第２フィールドでは偶数画素行の画像データを該当偶数画素行と次の奇数画素行に表示する。つまり、第２行目の画像データは第２画素行と第３画素行に表示し、第４行目の画像データは第４画素行と第５画素行に表示し、第６行目の画像データは第６画素行と第７画素行に表示し、第８行目の画像データは第８画素行と第９画素行に表示する。
【０６７３】
なお、図１３５（ａ１）の第１画素行は第１フィールドの状態が保持されたままにする。また、第１フィールドでは奇数画像データを書き込み、第２フィールドでは偶数画像データを書き込むとしたがこれに限定されるものでなく、逆でもよい。
【０６７４】
以上のように画像表示をすれば、人間の目によって２フィールドの表示画像が残像で加え合わさって見えるとした場合、１フレーム（２フィールド）が終了した時点で、第１画素行は、第１フィールドの表示画像である。また、第２画素行は、第１フィールドの第１画素行の画像データと第２フィールドの第２画素行の画像データとが加えられたものになる。第３画素行は、第１フィールドの第３画素行の画像データと第２フィールドの第２画素行の画像データとが加えられたものになる。また、第４画素行は、第１フィールドの第３画素行の画像データと第２フィールドの第４画素行の画像データとが加えられたものになる。第５画素行は、第１フィールドの第５画素行の画像データと第２フィールドの第４画素行の画像データとが加えられたものになる。
【０６７５】
以上のように、各画素行は、２つのフィールドの画像が重ね合わさったものとなるため、表示画像の輪郭が滑らかになる。特に、動画表示では若干の動画ぼけが発生するが、ほぼ静止画では良好な解像度が得られる（ように認識される）。
【０６７６】
図１３６は図１３５の表示方法を実現するための駆動波形である。図面の上位置は第１フィールド（１Ｆ）の駆動波形であり、図面の下位置は第２フィールド（２Ｆ）の駆動波形である。
【０６７７】
第１フィールド（１Ｆ）において、まず、第１画素行と第２画素行のゲート信号線１７ａ（１）、（２）が選択される。ソース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れるので、画素行（１）、（２）の変換用ＴＦＴ１１ａにはそれぞれ５倍の電流でプログラムされる。この時、第１画素行と第２画素行のゲート信号線１７ｂ（１）、（２）にはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態である。したがって、第１画素行と第２画素行のＥＬ素子１５は点灯しない。
【０６７８】
２Ｈ後（偶数画素行または奇数画素行ずつ画像データを書き込むから、２Ｈとなる）、第３画素行と第４画素行のゲート信号線１７ａ（３）、（４）が選択され、ソース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れる。したがって、画素行（３）、（４）の変換用ＴＦＴ１１ａはそれぞれ５倍の電流でプログラムされる。この時、第３画素行と第４画素行のゲート信号線１７ｂ（３）、（４）にはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態である。したがって、第３画素行と第４画素行のＥＬ素子１５は点灯しない。
【０６７９】
一方、ゲート信号線１７ｂ（１）、（２）には、オン電圧Ｖｇｌが印加されるので、第１画素行と第２画素行のスイッチング用ＴＦＴ１１ｄはオンし、ＥＬ素子１５が点灯する。
【０６８０】
さらに、２Ｈ後、第５画素行と第６画素行のゲート信号線１７ａ（５）、（６）が選択される。ソース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れるので、画素行（５）、（６）の変換用ＴＦＴ１１ａにはそれぞれ５倍の電流でプログラムされる。この時、第５画素行と第６画素行のゲート信号線１７ｂ（５）、（６）にはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態である。したがって、第５画素行と第６画素行のＥＬ素子１５は点灯しない。
【０６８１】
一方、ゲート信号線１７ｂ（１）、（２）、（３）、（４）には、オン電圧Ｖｇｌが印加されるので、第１画素行、第２画素行、第３画素行および第４画素行のスイッチング用ＴＦＴ１１ｄがオンし、ＥＬ素子１５が点灯する。以上の動作を画面の最終奇数画素行まで実施し、１画面を表示する。
【０６８２】
第２フィールド（２Ｆ）においては、第１画素行は選択せず、第１フィールドの状態を保持させる。次に、第２画素行と第３画素行のゲート信号線１７ａ（２）、（３）が選択される。ソース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れる。したがって、画素行（２）、（３）の変換用ＴＦＴ１１ａにはそれぞれ５倍の電流でプログラムされる。この時、第２画素行と第３画素行のゲート信号線１７ｂ（２）、（３）にはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態である。したがって、第２画素行と第３画素行のＥＬ素子１５は点灯しない。
【０６８３】
２Ｈ後、第４画素行と第５画素行のゲート信号線１７ａ（４）、（５）が選択され、ソース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れる。したがって、画素行（４）、（５）の変換用ＴＦＴ１１ａにはそれぞれ５倍の電流でプログラムされる。この時、第４画素行と第５画素行のゲート信号線１７ｂ（４）、（５）にはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態である。したがって、第４画素行と第５画素行のＥＬ素子１５は点灯しない。
【０６８４】
一方、ゲート信号線１７ｂ（２）、（３）には、オン電圧Ｖｇｌが印加されるので、第１画素行、第２画素行と第３画素行のスイッチング用ＴＦＴ１１ｄはオンし、ＥＬ素子１５は点灯する。
【０６８５】
さらに、２Ｈ後、第６画素行と第７画素行のゲート信号線１７ａ（６）、（７）が選択され、ソース信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れる。したがって、画素行（６）、（７）の変換用ＴＦＴ１１ａにはそれぞれ５倍の電流でプログラムされる。この時、第６画素行と第７画素行のゲート信号線１７ｂ（６）、（７）にはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態である。したがって、第６画素行と第７画素行のＥＬ素子１５は点灯しない。
【０６８６】
一方、ゲート信号線１７ｂ（１）、（２）、（３）、（４）、（５）には、オン電圧Ｖｇｌが印加されるので、第１画素行、第２画素行、第３画素行、第４画素行および第５画素行のスイッチング用ＴＦＴ１１ｄはオンし、ＥＬ素子１５は点灯する。以上の動作を画面の最終偶数画素行まで実施し、１画面を表示する。
【０６８７】
以上の実施例は、２フィールドで１画面を表示するものであった。図１３７は２フィールド以上で１画面を表示するものである。図１３７（ａ）が第１フィールド、図１３７（ｂ）が第２フィールド、図１３７（ｃ）が第３フィールドである。
【０６８８】
第１フィールドでは、４Ｙ−３（Ｙは１以上の整数）画素行と４Ｙ−２画素行とが書き込み画素行８７１である。２画素行ずつ画像データを書き込む。第２フィールドでは、４Ｙ−１画素行と４Ｙ画素行とが書き込み画素行８７１である。先のフィールドを同様に２画素行ずつ画像データを書き込む。第３フィールドでは、４Ｙ−２画素行と４Ｙ−１画素行とが書き込み画素行８７１である。２画素行ずつ画像データを書き込む。以上のように３Ｆで書き込むことにより、各画素データは複数のフィールドの画像データで補完される。
【０６８９】
図１３７は３フィールドで１画面の実施例であったが、それ以上のフィールドを用いて画像表示を実現してもよい。例えば、４フィールドの場合、第１フィールドでは、４Ｙ−３（Ｙは１以上の整数）画素行と４Ｙ−２画素行とが書き込み画素行８７１である。２画素行ずつ画像データを書き込む。第２フィールドでは、４Ｙ−１画素行と４Ｙ画素行とが書き込み画素行８７１である。第３フィールドでは、４Ｙ−２画素行と４Ｙ−１画素行とが書き込み画素行８７１である。先と同様に２画素行ずつ画像データを書き込む。第４フィールドでは、４Ｙ−３画素行と４Ｙ画素行とが書き込み画素行８７１である。先のフィールドを同様に２画素行ずつ画像データを書き込む。以上のように４フィールドで書き込むことにより、各画素データは複数のフィールドの画像データで補完される。
【０６９０】
以上の実施例は、主として図６の画素構成を例示して説明したが、本発明の駆動方法は、図１９、図７９などの他の電流プログラム画素構成に対しても有効である。
【０６９１】
図１３８は図７９の画素構成の駆動方法の説明図である。なお、ここでも、説明を容易にするために、ソースドライバ１４からソース信号線１８に流す電流（もしくは、ソースドライバ１４がソース信号線１８から吸い込む電流、駆動用ＴＦＴ１１ａがソース信号線１８に流し込む電流）は所定値の１０倍（Ｎ＝１０）として説明をする。また、駆動用ＴＦＴ１１ａとＴＦＴ１１ｂのカレント倍率は１：１（カレント倍率１）であるとして説明をする。
【０６９２】
したがって、同時に選択する画素行が５画素行（Ｋ＝５）であれば、５つの駆動用ＴＦＴ１１ａが動作する。カレント倍率＝１であるから、駆動用ＴＦＴ１１ｂにもＴＦＴ１１ａと同一の電流が流れる。つまり、１画素あたり、１０／５＝２倍の電流が駆動用ＴＦＴ１１ａに流れる。画素１６の駆動用ＴＦＴ１１ａにプログラムされる電流は所定値の２倍であるから、ＥＬ素子に流れる電流も２倍である。したがって、図４５のように１０倍の電流を流す場合に比較してＥＬ素子１５の劣化は少なくなる。一方、ソース信号線１８に流れる電流は１０倍であるから、図４５と同様の寄生容量４０４の充放電が可能である。このことは、図４６においても同様である。
【０６９３】
カレント倍率が２であれば、駆動用ＴＦＴ１１ｂがＥＬ素子１５に流す電流は１倍となる。したがって、所定輝度が得られるように所定電流をＥＬ素子１５に流すことができる。つまり、図１９、図７９の画素構成では、カレント倍率（ＴＦＴ１１ａとＴＦＴ１１ｂとの電流比率）と、ソース信号線１８に流す電流（プログラム電流）とを、設計（調整）することにより、汎用度の高い表示パネルの駆動設計が可能である。
【０６９４】
同時に選択する画素行が５画素行（Ｋ＝５）であれば、５つの駆動用ＴＦＴ１１ａのプログラム電流を加えたものとなる。例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、Ｎ＝１０とすれば、ソース信号線１８には、Ｉｄ×１０の電流を流す。書き込み画素行８７１ａと隣接した書き込み画素行８７１ｂ（８７１ｂはソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。したがって、画像を書き込む画素（行）が８７１ａであり、８７１ａに書き込むために補助的に用いるのが書き込み画素（行）８７１ｂである）。
【０６９５】
図１３８において、書き込み画素行８７１ａの画像データでＫ行（Ｋ＝５）同時に書き込む。したがって、Ｋ行の範囲（８７１ａ、８７１ｂ）は同一表示となる。このように、同一表示にすると当然のことながら解像度が低下する。これに対処するために、図４６（ｂ）に図示するように書き込み画素行８７１ｂの部分を非表示領域３１２とするのである。したがって、解像度低下は発生しない。
【０６９６】
図１３８（ａ）に図示する書き込み画素行８７１ａは表示状態にしているが、この画素はプログラム中であるため、画素への電流書き込み状態で変化する。したがって、非表示領域３１２としてもよい。
【０６９７】
次の１Ｈ後は、１画素行シフトした画素行を書き込み画素行８７１ａとして同一動作を行う。非表示領域３１２も１画素（行）シフトされる。以上のように、本来の表示データと異なる電流データを書き込まれた書き込み画素行８７１ｂは表示されず、上記の動作を１行ずつシフトしていくと完全な画像表示を実現できる。また、補助的に用いている書き込み画素行８７１ｂの効果で、寄生容量４０４の充放電も十分１Ｈ期間内に実現できる。
【０６９８】
図１３９は、図１３８の駆動方法を実現するための駆動波形の説明図である。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。また、図１３９の下段には選択している画素行の番号を記載している。また、図中の（１）、（２）、（３）・・・（１１）とは選択している画素行番号を示している。なお、画素行数はＶＧＡパネルでは４８０本であり、ＸＧＡパネルでは７６８本である。
【０６９９】
図１３９において、ゲート信号線１７ａ（１）とゲート信号線１７ｂ（１）が選択され（Ｖｇｌ電圧）、選択された画素行の駆動用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。また、ソース信号線１８に流れるプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。また、５画素行を同時選択（Ｋ＝５）として説明をする。したがって、理想的には１つの画素のコンデンサ１９には２倍の電流が駆動用ＴＦＴ１１ａに流れるようにプログラムされる。
【０７００】
基本的には、ゲート信号線１７ａと１７ｂとは同一位相であるから、共通化することが可能である。しかし、厳密には、画素行を選択、非選択とする際、まず、スイッチング用ＴＦＴ１１ｄがオフし、次に取込用ＴＦＴ１１ｃがオフするように制御されることが好ましいので、ゲート信号線１７ａとゲート信号線１７ｂとは分離しておいた方がよい。
【０７０１】
書き込み画素行が（１）画素行目である時、図１３９で図示したように、ゲート信号線１７ａ、１７ｂにはオン電圧Ｖｇｌが印加されている。したがって、画素行（１）、（２）、（３）、（４）、（５）が選択されている。つまり、画素行（１）、（２）、（３）、（４）、（５）の取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状態である。また、ゲート信号線１７ｂはゲート信号線１７ｂの逆位相となっている。したがって、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。
【０７０２】
理想的には、５画素の駆動用ＴＦＴ１１ａが、それぞれＩｄ×２の電流をソース信号線１８に流し、各画素１６のコンデンサ１９には、２倍の電流がプログラムされる。ここでは理解を容易にするため、各駆動用ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０７０３】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの駆動用ＴＦＴ１１ａが動作する。つまり、１画素あたり、１０／５＝２倍の電流が駆動用ＴＦＴ１１ａに流れる。ソース信号線１８には、５つの駆動用ＴＦＴ１１ａのプログラム電流を加えた電流が流れる。例えば、書き込み画素行８７１ａに、本来、書き込む電流をＩｄとし、ソース信号線１８には、Ｉｄ×１０の電流を流す。
【０７０４】
書き込み画素行（１）より以降に画像データを書き込む４つの書き込み画素行８７１ｂは、ソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行８７１ｂは後に正規の画像データが書き込まれるので問題はない。したがって、書き込み画素行８７１ｂは、１Ｈ期間の間は書き込み画素行８７１ａと同一表示である。そのため、電流を増加させるために選択した書き込み画素行８７１ｂを少なくとも非表示領域３１２とするのである。
【０７０５】
次の１Ｈ後には（画素行番号６の位置）、ゲート信号線１７ａ（１）、１７ｂ（１）は非選択となり、画素に書き込むデータが確定する。また、同時に、ゲート信号線１７ａ（６）が選択され（画素番号２の位置）、選択された画素行（６）の駆動用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（１）には正規の画像データが保持される。
【０７０６】
次の１Ｈ後には、ゲート信号線１７ａ（２）、１７ｂ（２）は非選択となる。また、ゲート信号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択された画素行（７）の駆動用ＴＦＴ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することにより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行ずつシフトしながら走査することにより１画面が書き換えられる。
【０７０７】
図８４と同様であるが、図９３の駆動方法では、各画素には２倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には２倍となる。したがって、表示画面の輝度は所定値よりも２倍となる。
【０７０８】
これを所定の輝度とするためには、図４５に図示するように、書き込み画素行８７１を含み、かつ表示画面２１の１／２の範囲を非表示領域３１２とすればよい。このことは図９０などを用いて説明したので省略する。なお、図１２１の駆動方法も図１３８、図７９、図８１、図８６、図８７などにも適用できることは言うまでもない。説明は先に行っているので省略する。
【０７０９】
表示画面２１に占める黒表示領域（非表示領域）３１２の面積を大きくするほど動画表示性能が向上する。したがって、図９４に図示するように画像表示領域３１１を少なくし、非表示領域３１２の面積を大きくすればよい。
【０７１０】
本発明の実施例ではソース信号線１８に流す電流（電圧）を変化させることによりプログラム電流（電圧）を調整することができる。つまり、ソースドライバ１４の基準電流（電圧）を調整するだけでソース信号線１８に流れる電流を調整できるということである。２画素行を同時にオンさせるか、５画素行を同時にオンさせるか、または１画素行のみを選択するかは、図２１などに図示するゲートドライバ１２のシフトレジスタ２２に印加するＳＴ＊端子へのデータで設定できる。したがって、ソースドライバ１４の仕様は、選択する画素数には左右されない。また、画面の明るさもゲート信号線１７ｃのオンオフで調整することができるから、表示画面２１の明るさ調整でソースドライバ１４からの出力電流を変化させることはない。したがって、ＥＬ素子１５のガンマ特性は１つの電流に対して決定すればよい。そのため、ソースドライバ１４の構成は極めて容易であり、汎用性の高いものとなる。以上の事項は、他の本発明の実施例にも適用できる。
【０７１１】
図８９と同様に、図９４のように１つの画像表示領域３１１が画面の上から下方向に移動する際、フレームレートが低いと、画像表示領域３１１が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。この課題に対しては、図１１６に図示するように、画像表示領域３１１を複数に分割するとよい。
【０７１２】
なお、図１１６（ｂ）にも図示するように、非表示領域３１２の走査方向は画面の上から下方向のみに限定されるものではなく、画面の下から上方向に走査してもよい。また、上から下への走査方向と、下から上方向への走査方向とを、交互にあるいはランダムに走査してもよい。また、分割数をフレームごとに、あるいは表示画面２１の所定位置で変化させてもよいことは言うまでもない。
【０７１３】
以上のように、画像表示領域３１１を複数に分割することにより画面のちらつきは減少し、フリッカの発生がなく、良好な画像表示を実現できるようになる。なお、分割はもっと細かくしてもよく、分割すればするほどフリッカが軽減する。特に、ＥＬ素子１５の応答性は速いため、５μｓｅｃよりも小さい時間でオンオフしても、表示輝度の低下はない。
【０７１４】
図４５、図４６は図６、図７９、図１９のような電流プログラム方式の画素構成を例示して説明したが、これに限定されるものではない。例えば、図８１、図８６、図８７などの電圧プログラム方式の画素構成でも有効である。複数画素行に同時に電圧を印加する方式とすることにより、画素を予備充電することができるため、ＳＸＧＡ以上の高精細表示パネルにも対応できるようになる。また、電駆動回路、信号処理回路が簡略化され、良好な黒表示を実現できるからである。
【０７１５】
電圧プログラムの適用例として図８１の画素構成を例示して説明をする。なお、図１４０、図１４１はその駆動波形である。図１４０、図１４１において５画素行を非表示領域３１２にするとして説明をするが、これに限定されるものではなく、単に説明を容易にするためである。例えば、２画素行を同時選択してもよく、１０画素行でもよい。また、１画素行を非表示領域３１２としてもよい。このことは図８５、図８６、図８７などに対しても同様である。
【０７１６】
また、図８１、図８５、図８６、図８７などで図示した電圧プログラムの画素構成に対して、図１１８、図１２１、図１２５、図１２６、図１２８、図１３７などで説明した駆動方法を適用することができる。また、Ｎ倍の電流がＥＬ素子１５に流れるように駆動し、非表示領域３１２を形成するという駆動方法も適用することができることは言うまでもない。しかし、図１４０、図１４１では説明が複雑になるのであえて説明しない。
【０７１７】
図１４１に示すように、書き込み画素行が（１）画素行目である時（画素行番号５の位置）、ゲート信号線１７ａには（１）、（２）、（３）、（４）、（５）が選択されている。つまり、画素行（１）、（２）、（３）、（４）、（５）の駆動用ＴＦＴ１１ｂがオン状態であり、ゲート信号線１７ｂには、オフ電圧Ｖｇｈが印加されている。したがって、画素行（１）、（２）、（３）、（４）、（５）のスイッチング用ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れておらず、非表示領域３１２となる。したがって、画素行（１）には５Ｈの期間、電圧が予備充電されていることになる。
【０７１８】
予備充電されている画素行は、５Ｈ期間の間は他の４画素行と同一表示である。そのため、書き込みを行っている画素行を少なくとも非表示領域３１２とするのである。特に、映像信号では隣接した画素では映像データが近似しているので、予備充電を行えば、正規の画像データの書き込みが楽になる。
【０７１９】
したがって、本発明は、複数の画素行に画像データを書き込み、正規の画像データが書き込まれるまでは非表示領域３１２とする方法である。ただし、１画素行の選択であっても、この画素行の画像データを書き込んでいるときは表示が不安定であるので、非表示とすることも本発明の概念である。また、ＥＬ素子１５に流れる電流を所定値よりも大きくし、非表示領域３１２を形成することにより所定輝度にする。この表示方法で良好な動画を実現するのも本発明の効果である。
【０７２０】
次の１Ｈでは、（２）画素行目の画像データを確定させる。図１４１で明らかなように、ゲート信号線１７ａ（１）とゲート信号線１７ｂ（１）にオフ電圧（Ｖｇｌ：ＴＦＴ１１ｂがＮチャンネルのため）が印加される（画素行番号６）。ゲート信号線１７ａ（６）とゲート信号線１７ｂ（６）にはオン電圧（Ｖｇｈ：ＴＦＴ１１ｂがＮチャンネルのため）が印加される。したがって、画素行（２）の変換用ＴＦＴ１１ａへの画像データは保持される。
【０７２１】
以上のように水平走査期間に同期して、１画素行、書き込み画素行がシフトし、上記の動作を順次実施することにより、１画面を表示することができる。
【０７２２】
図１４０は図８１の画素構成において、ゲート信号線１７ｂのタイミングを１Ｈシフトした方法である。図１４０で明らかなように、確定する画素を表示状態とするものである。
【０７２３】
例えば、画素行（１）は５Ｈの期間、画像データが書き込まれている（画素行番号１〜５の期間）。つまり、画素行（１）のゲート信号線１７ａは選択状態である（ＴＦＴ１１ｂがＮチャンネルのため、オン電圧Ｖｇｈが印加されている）。５Ｈの時には、ゲート信号線１７ｂ（１）にはオン電圧（Ｖｇｌ：ＴＦＴ１１ｄがＰチャンネルのため）が印加されているため、ＥＬ素子１５には電流が流れている。したがって、ＥＬ素子１５は点灯状態である。この点が図１４１と異なっている。図１４１では非表示領域３１２としていたが、他の点では図１４１と同様であるので説明を省略する。
【０７２４】
なお、以上の複数の画素行を同時にオンさせて画像データを書き込む本発明の実施例において、表示画面２１の最上辺あるいは最下辺、あるいはその両方の画素行は同時にオンさせるための隣接した画素行がない。この課題に対しては、表示画面２１の最上辺あるいは最下辺、あるいはその両方に、ダミーの画素行を形成あるいは配置すればよい。
【０７２５】
例えば、図９２で説明した５画素行を同時に選択する駆動方法では、画面の下辺に４本の画素行を形成する。もちろん上下反転駆動を実施する場合は、画面の上辺にも４本のダミー画素行を設ける。このダミー画素行は、ＥＬ素子１５を形成しないので、発光はしない。もちろん、ＥＬ素子１５を形成しても発光しないようにするか、遮光して表示されないようにする。その他、図６では１画素のスイッチング用ＴＦＴ１１ｄ以外を形成しておいてもよい。なお、ダミー画素行は１画素行以上形成する。
【０７２６】
また、隣接した画素行を同時にオンさせるとしたが、これに限定されるものではない。例えば、複数の画素行をオンさせるタイミングが異なっていても良い。また、１行目を３行目の２画素行というように離れていてもその効果は発揮される。極端には、２画素行を選択する場合、１画素行を固定して（例えば、画面の一番下の画素行あるいは、ダミー画素行）オンさせ、他の１画素行を走査して順次オンさせてもよい。
【０７２７】
図６、図１９、図６２、図７２、図７４、図７３などの電流プログラム方式で共通の事項であるが、電流プログラム方式での黒表示が困難という問題点がある（もちろん図４５、図４６などの本発明を実施すれば大幅に改善できる。しかし、さらに以下の実施例と組み合わせることも有効である。もちろん、図４５、図４６の実施例と組み合わさず、以下の実施例を単独で実施しても良い）。例えば、ＥＬ素子１５に流す白ピーク電流が２μＡであっても、６４階調表示における１階調目は２μＡ／６４≒３０ｎＡである。この微小な電流でソース信号線１８などの寄生容量４０４を１Ｈ期間に充放電することはなかなか困難である。なお、画素１６はマトリックス状に形成または配置されているが、図面では説明を容易にするために、１画素のみを図示している。
【０７２８】
この課題に対応するため、本発明ではソース信号線１８に黒レベルの電圧（電流）を書き込むための電圧源４０１を形成または配置している。具体的には電圧源４０１とはＤＣＤＣコンバータで所定電圧を発生させ、この電圧をアナログスイッチなどから構成される電源切り替え手段４０３で印加できるように構成している。
【０７２９】
ソース信号線１８に印加する信号波形の具体例を図１４２に示す。電流プログラムを行う１Ｈ期間の最初のｔ２の期間に駆動用ＴＦＴ１１ｂ（図６などでは変換用ＴＦＴ１１ａ）のソース信号線１８にオフまたはほぼ黒表示にする電圧Ｖｂを印加する。この電圧は電圧源４０１で発生し、電源切り替え手段４０３によりソース信号線１８に印加される。プログラム期間では取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状態であるから、ソース信号線１８に印加された電圧Ｖｂはコンデンサ１９の端子電圧、つまり、駆動用ＴＦＴ１１ｂのゲート端子電圧となる。したがって、１Ｈ期間の最初の画素は黒表示（非点灯状態）となる。
【０７３０】
本来、表示される画像が黒表示の場合は、そのまま、コンデンサ１９の端子電圧が保持される。実際に表示される画像が白表示の場合では、Ｖｂ電圧印加後に白表示の電圧Ｖｗ（なお、電流プログラムの場合はＩｗと表現すべきである）が印加されて、この電圧（電流）がコンデンサ１９に保持されて１Ｈ期間が終了する。なお、ここでは説明を容易にするため、実際に表示される画像が白表示であるから白表示の電圧Ｖｗ（電流Ｉｗ）を印加するとした。しかし、当然のことながら、自然画の場合は、コンデンサ１９に保持される電圧はＶｂからＶｗ間の電圧（電流）である。
【０７３１】
図１４２に図示するように、ソース信号線１８に信号を印加し、ゲート信号線１７ａ、１７ｂを駆動することにより、良好な黒表示を実現でき、また、図４９などの画像表示を実施できる。
【０７３２】
図６の画素構成でも図１４２の信号波形を印加することにより良好な黒表示を実現できる。電流プログラムを行う１Ｈ期間の最初のｔ２の期間に変換用ＴＦＴ１１ａのソース信号線１８にオフまたはほぼ黒表示にする電圧Ｖｂを印加する。この電圧は電圧源４０１で発生し、電源切り替え手段４０３によりソース信号線１８に印加される。
【０７３３】
プログラム期間では駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態であるから、ソース信号線１８に印加された電圧Ｖｂはコンデンサ１９の端子電圧、つまり、変換用ＴＦＴ１１ａのゲート端子電圧となる。したがって、１Ｈ期間の最初の画素は黒表示（非点灯状態）となる。
【０７３４】
先に説明したように、表示される画像が黒表示の場合では、そのまま、コンデンサ１９の端子電圧が保持される。実際に表示される画像が白表示の場合では、Ｖｂ電圧印加後に白表示の電圧Ｖｗ（なお、電流プログラムの場合はＩｗと表現すべきである）が印加されて、この電圧（電流）がコンデンサ１９に保持されて１Ｈ期間が終了する。
【０７３５】
図６２などで図示した電圧源４０１（プリチャージ回路）は低温ポリシリコン技術などで、アレイ基板４９上に直接形成してもよい。なお、ＥＬ素子１５はＲ、Ｇ、Ｂで素子構成、材料が異なるので光の発生が生じる電圧（電流）が異なる（立ち上がり電圧（電流））場合が多い。この特性に対応するため、Ｒ、Ｇ、Ｂでプリチャージ電圧を個別に設定できるように構成すること、少なくとも３原色のうち１色は変化できるようにすることが好ましい。
【０７３６】
なお、Ｖｂ電圧を印加するプリチャージ時間ｔ２は、１μ秒以上にする必要がある。また、Ｖｂ電圧を印加するプリチャージ時間ｔ２は１Ｈの１％以上１０％以下、さらには２％以上８％以下にすることが好ましい。
【０７３７】
また、表示画面２１の内容（明るさ、精細度など）で、プリチャージする電圧を変化できるように構成しておくことが好ましい。例えば、ユーザーが調整スイッチを押したり、調整ボリウムを回したりすることで、この変化を検出しプリチャージ電圧（電流）の値を変更する。表示する画像の内容、データにより自動的に変化させるように構成してもよい。例えば、ホトセンサで外部の外光の強さを検出し、その検出された値で、プリチャージ（ディスチャージ）電圧（電流）を調整する。その他、画像の種類（パソコン画像、昼の画面、星空など）に応じて、プリチャージ（ディスチャージ）電圧（電流）を調整する。調整は画像の平均明るさ、最大輝度、最小輝度、動画、静止画、輝度分布を考慮して決定する。
【０７３８】
図６２などではプリチャージ回路などを簡易に説明した。さらに、図１４３などを用いてさらに詳しく説明する。なお、ディスチャージとプリチャージは単に電位の印加方向であるので、以降はディスチャージとプリチャージを同義とし、プリチャージを用いて説明する。
【０７３９】
図１４３は電流駆動と電圧駆動とを組み合わせた回路構成である。スイッチ回路１２２３は表示領域のあるソース信号線１８に接続され、アナログスイッチから構成される。スイッチ回路１２２３のａ端子には電圧が印加され（プリチャージ電圧）、ｂ端子には画素にプログラムするプログラム電流が印加される。
【０７４０】
電流出力回路１２２２には８ビット（２５６階調）のＩＤＡＴＡが入力され、このＩＤＡＴＡがＤＡ回路１２２６でＤＡ変換されてアナログ電圧となる。このアナログ電圧が出力トランジスタ（もしくはＦＥＴ）１２２７のベース端子に印加され、オペアンプ１２２４ｂと抵抗１２２８の作用で、電流出力に変換される。なお、出力トランジスタ１２２７とオペアンプ１２２４などによる電圧−電流変換回路は一般的なもので、当該技術分野の技術者にとって公知であるのでこれ以上の説明は要さないであろう。
【０７４１】
一方、電圧出力回路１２２１は調整ボリウム（ＶＲ）１２２５とオペアンプ１２２４ａによるバッファ回路から構成される。調整ボリウム１２２５は全ソース信号線に共通のものである。この調整ボリウム１２２５を調整することにより、プリチャージ電圧Ｖｂが決定される。
【０７４２】
１水平走査期間（１Ｈ）の最初のプリチャージ電圧Ｖｂが印加される時、すべてのソース信号線に接続されたスイッチ回路１２２３は端子ａと接続されている。したがって、すべてのソース信号線１８はプリチャージ電圧Ｖｂに設定される。その後、スイッチ回路１２２３は端子ｂに切り替えられ、画像に対応した電流データ（２５６階調）がソース信号線１８に印加される。この電流データが各画素１６に書き込まれ、各画素のＥＬ素子１５に電流が流れて発光する。
【０７４３】
図１４３では、プリチャージ電圧Ｖｂは固定値であったが、図１４４では、プリチャージ電圧を２５６値（８ビット）とれるようにした回路構成図である。図１４４において、電圧出力回路１２２１は、８ビットのＶＤＡＴＡが入力され、ＤＡ回路１２２６ａでアナログ電圧に変換される。変換されたアナログ電圧はオペアンプ１２２４ｃの一端子に入力され、調整ボリウム（ＶＲ）１２２５の基準電圧に対して所定の電圧に調整できるように構成されている。
【０７４４】
オペアンプ１２２４ｃの出力はバッファのオペアンプ１２２４ａを介して、スイッチ回路１２２３ａのａ端子に印加される。一方、スイッチ回路１２２３ａのｂ端子には電流出力が印加されている。
【０７４５】
ＶＤＡＴＡはＩＤＡＴＡに対応する電圧である。１水平走査期間（１Ｈ）の最初の１〜１０μｓｅｃ（１Ｈの１／１００以上１／５以下の期間であることが好ましい）の期間にＶＤＡＴＡに対応したプリチャージ電圧Ｖｂが印加される。この時、すべてのソース信号線に接続されたスイッチ回路１２２３は端子ａと接続されている。したがって、各ソース信号線１８はＶＤＡＴＡに対応するプリチャージ電圧Ｖｂに設定される。図１４３との差異は、各ソース信号線にプリチャージ電圧Ｖｂを設定できることである。つまり、各ソース信号線１８にそれぞれＩＤＡＴＡをＤＡ変換するＤＡ回路と、ＶＤＡＴＡをＤＡ変換するＤＡ回路を具備している。ただし、各ソース信号線１８にそれぞれＩＤＡＴＡをＤＡ変換するＤＡ回路と、ＶＤＡＴＡをＤＡ変換するＤＡ回路を具備することに限定されるものではない。例えば、ＤＡ回路は１つでも、その出力を各ソース信号線でサンプルホールドすれば実現できるからである。
【０７４６】
ＶＤＡＴＡを変換した電圧を１Ｈの最初の期間に印加するが、この電圧値は、以降に印加するＩＤＡＴＡに対応した電流値によるソース信号線電位とほぼ等しくなる。したがって、ＶＤＡＴＡの電圧を印加することによりソース信号線の電位はほぼ目標値となり、ＩＤＡＴＡでわずかに目標値に補正するだけとなる。以上のように構成することにより、ソース信号線１８への電流書き込み不足はなくなる。
【０７４７】
なお、図１４４（ａ）において、スイッチ回路１２２３ａはａ端子とｂ端子とを切り替えるとしたがこれに限定されるものではない。例えば、図１４４（ｂ）のように、電圧出力回路１２２１の出力をａ端子に印加し、電流出力回路１２２２の出力がソース信号線１８に絶えず接続状態になるよう構成してもよい。
【０７４８】
ＤＡ回路１２２６をリファレンス電圧に対応して出力変化できるものとすることによりさらに回路構成の柔軟性が向上する。このリファレンス電圧に対応して出力変化できるとは、例えば、リファレンス電圧が２．５４Ｖの時、０．０１Ｖ間隔で出力を変化できるものをいう（８ビット、２５６階調のＤＡ回路を採用した時）。リファレンス電圧が５．０８Ｖでは０．０２Ｖ間隔で出力を変化できる。つまり、リファレンス電圧を変更することにより、瞬時にＤＡ回路の出力をリファレンス電圧に比例して変更することができる。図１４５はこのようなＤＡ回路を採用した場合の回路ブロック図である。
【０７４９】
図１４５において、ＤＡ回路１２２６ａにはＶｒｅｆ電圧が印加されている。Ｖｒｅｆ電圧はＶｖ電圧を４分割するＲＶ＊抵抗とスイッチ回路１２２３ｂからなる回路より出力される。したがって、Ｖｒｅｆ電圧はＣＶＳ信号により４段階に切り替えられ、ＤＡ回路１２２６ａの出力を瞬時に４段階で切り替えることができる。
【０７５０】
一方、ＤＡ回路１２２６ｂにはＩｒｅｆ電圧が印加されている。Ｉｒｅｆ電圧はＶｉ電圧を４分割するＲＶ＊抵抗とスイッチ回路１２２３ｃからなる回路より出力される。したがって、Ｉｒｅｆ電圧はＣＩＳ信号により４段階に切り替えられ、ＤＡ回路１２２６ｂの出力を瞬時に４段階で切り替えることができる。
【０７５１】
図１４５のように構成することにより、ソース信号線１８に出力する電流（電圧）は、１Ｈの期間に４段階に変化することができるようになる。この使用方法としては例えば、最初に高い電圧（電流）を一瞬印加し、この印加により高速に目標値まで到達させ、その後、定常値の電圧（電流）に変更し、目標値にすることで、画素に書き込む電圧（電流）を高速に変更することができる。
【０７５２】
ただし、図１４５の構成では、回路規模がかなり大きなものになる。一般的には図１４６に図示する構成で十分である。図１４５の構成は、電圧出力回路１２２１が２つの電圧値を出力できるように構成されている。この２つの電圧とは、１つが画像表示を黒にする電圧である。他の１つは画像表示を白にする電圧である。具体的には、図６のＶｄｄ電圧を６Ｖとすれば、黒電圧は３Ｖ〜４Ｖであり、白電圧は１Ｖ〜２Ｖである。この白電圧と黒電圧は調整ボリウム（ＶＲ）１２２５で調整され、この電圧がバッファのオペアンプ１２２４ａ、１２２４ｃを介してスイッチ回路１２２３ｂに印加される。なお、スイッチ回路１２２３ｂの出力はＶＳＬ電圧で切り替えられる。
【０７５３】
１水平走査期間（１Ｈ）の最初にプリチャージ電圧Ｖｂ（白電圧または黒電圧）が印加される。各ソース信号線はスイッチ回路１２２３ａの端子ｃと接続されているので、各ソース信号線１８はまず、白電圧または黒電圧にプリチャージ設定される。その後、スイッチ回路１２２３は端子ｂに切り替えられ、画像に対応した電流データ（２５６階調）がソース信号線１８に印加される。この電流データが各画素１６に書き込まれ、各画素のＥＬ素子１５に電流が流れて発光する。
【０７５４】
以上の実施例では、各ソース信号線１８はまず、白電圧または黒電圧にプリチャージに設定されるとしたがこれに限定されるものではない。表示データ（ＶＤＡＴＡ、ＩＤＡＴＡ）が所定値以上の時、あるいは所定値以下の時、プリチャージするように構成した方が現実的である。
【０７５５】
図１４７は説明を容易にするため、６４階調表示の場合を例示している。図１４７（ａ）では、５７階調目から６３階調目の範囲（ＫＷ）を白電圧でプリチャージする。つまり、図１４６の電圧出力回路１２２１から白電圧を出力する。また、０階調目から７階調目の範囲（ＫＢ）を黒電圧でプリチャージする。つまり、図１４６の電圧出力回路１２２１から黒電圧を出力する。そして、８階調目から５６階調目までは電圧出力回路１２２１の出力はハイインピーダンス状態とする（スイッチ回路１２２３ａは端子ａを選択しない）。
【０７５６】
以上のように、白表示とすべき階調に白電圧を印加し、黒表示とすべき階調に黒電圧を印加する。また、中間調の箇所（ＫＭ）ではプリチャージしないことにより、階調表示を高速に、かつ良好に実現することができる。
【０７５７】
電流プログラム方式の場合、黒表示では、プログラム電流（画素に書き込む電流）が５ｎＡ以上２０ｎＡ以下と小さいため、書き込み不足が発生する。そこで、黒電圧をプリチャージすることにより、本来の黒表示を実現することができる。しかし、暗い灰色の表示でも書き込み不足が発生することがある。この場合は、白と黒のプリチャージに加えて、第２の黒のプリチャージを行うことが効果的である。
【０７５８】
図１４７（ｂ）はこの実施例である。ＫＢ１の範囲で黒電圧をプリチャージすることにより、本来の黒表示を実現することができる。そして、ＫＢ２の範囲を第２の黒（灰色）をプリチャージすることにより、黒に近い灰色の部分に対して十分な階調表示を実現できる。
【０７５９】
ここで、より具体的には、図６の画素構成において、Ｖｄｄ電圧が６Ｖとすれば、ＫＢ１の範囲のプリチャージを行う黒電圧は３Ｖ〜３．５Ｖであり、ＫＢ２の灰色のプリチャージを行う黒電圧は３．５Ｖ〜４．０Ｖである。ＫＷの範囲の白電圧は１Ｖ〜２Ｖである。ＫＭの範囲は電圧によるプリチャージは行わない。
【０７６０】
図１４７（ｂ）は説明を容易にするため、６４階調表示の場合を例示している。図１４７（ｂ）では、５７階調目から６３階調目の範囲（ＫＷ）を白電圧でプリチャージする。０階調目から７階調目の範囲（ＫＢ１）を黒電圧でプリチャージする。８階調目から１５階調目の範囲（ＫＢ２）を第２の黒電圧でプリチャージする。１６階調目から５６階調目までは電圧出力回路１２２１の出力をハイインピーダンス状態とする（スイッチ回路１２２３ａは端子ａを選択しない）。
【０７６１】
以上のように、黒の範囲を複数の範囲に分離し、それぞれ異なった電圧でプリチャージすることにより、より適正な階調表示を実現できる。なお、図１４７（ｂ）は、黒の範囲を２つとしたがこれに限定されるものではなく、３つ以上でもよい。また、プリチャージは全ソース信号線に一括して行ってもよい。これらの回路構成は、図１４６においてバッファのオペアンプ１２２４を３個以上配置し、スイッチ回路１２２３ｂを３つ以上選択できるように構成すればよいから容易である。
【０７６２】
なお、図１４７において、階調０（黒表示）にＥＬ素子１５に流す電流は０Ａではない。ＥＬ素子１５は所定電流以上を流さないと発光しない。この発光しない範囲の電流を暗電流と呼ぶ。暗電流は画素サイズが１００００平方μｍで１０ｎＡ以上５０ｎＡ以下程度である。この暗電流の範囲内において、画素は黒表示であり、階調０でも電流が流れている。ソースドライバ１４の構成としては暗電流を加えた電流で駆動する必要がある。
【０７６３】
以降、図１４３〜図１４６に図示する回路構成を出力段回路１２７１と呼ぶ。出力段回路１２７１は図１４８に図示するように、各ソース信号線１８に配置（形成）するのが一般的な構成例である。なお、図１４８などで、出力段回路１２７１はシリコンチップで形成したソースドライバ１４内に形成したように図示したがこれに限定されるものではなく、ガラス基板２４１上に画素ＴＦＴ１１などと同時に直接形成してもよい。つまり、高温ポリシリコン技術、低温ポリシリコン技術、シャープ（株）などが開発しているＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）技術、富士通（株）などが開発している種結晶を基板に形成して成長させる方法、セイコーエプソン（株）が開発している石英基板に形成した半導体回路を転写によって、ガラス基板などに形成する技術で出力段回路１２７１を形成してもよい。また、ガラス基板２４１が金属基板あるいは半導体基板の場合は直接、出力段回路１２７１を形成できることは言うまでもない。
【０７６４】
また、ソースドライバ１４には、前記ソースドライバの信号端子電極部にメッキ技術またはネイルヘッドボンディング技術を用いて数μｍから１００μｍの高さの金（Ａｕ）からなる突起電極（図示せず）が形成されている。前記突起電極と各信号線とは導電性接合層（図示せず）を介して電気的に接続されている。導電性接合層の接着剤はエポキシ系、フェノール系等を主剤とし、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、カーボン（Ｃ）、酸化錫（ＳｎＯ2）などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。この導電性接合層は、転写等の技術で突起電極上に形成する。
【０７６５】
ソースドライバ１４（あるいはゲートドライバ１２）を基板上に積載するように図示または説明したが、これに限定されるものではない。また、基板上にソースドライバ１４（あるいはゲートドライバ１２）を積載せず、フィルムキャリヤ技術を用いて、ドライバＩＣを積載したポリイミドフィルム等を用いて信号線と接続しても良い。
【０７６６】
図１４８は表示画面２１の一方の端のみに出力段回路１２７１を配置したように図示したがこれに限定されるものではない。例えば、図１４９に図示するように、ソースドライバ１４ａと１４ｂを配置してもよい。図１４９ではゲートドライバ１２も２個形成している。つまり、表示画面は２１ａと２１ｂから構成されることになり、このように構成すれば表示画面２１ａと２１ｂで別個の画像を表示することができる。
【０７６７】
図１４９の構成では表示画面２１を２分割していることから、出力段回路１２７１から出力する映像信号は表示画面２１が１つの場合と比較して１／２の動作周波数でよい。また、ソース信号線１８などに発生する寄生容量も１／２となる。したがって、出力段回路１２７１の負担は１／２×１／２＝１／４となる。そのため、出力段回路１２７１から出力する電流が微小であっても十分ソース信号線１７の寄生容量を充放電でき、書き込み不足が発生しない。
【０７６８】
図１４９の構成では表示画面２１を画面２１ａと画面２１ｂとに中央部で２分割するため、分割位置で境目が見える場合がある。図１５０はこの課題に対処するものである。ソースドライバ１４ａは表示画面２１の奇数画素行を駆動し、ソースドライバ１４ｂは表示画面２１の偶数画素行を駆動する。したがって、表示画面２１の境目が発生しない。
【０７６９】
さらに、画素への書き込み電流不足を改善するためには、図１５１に図示するように、ソースドライバ１４ａおよび１４ｂにおいて各ソース信号線１８に対応する出力段回路１２７１を２つの出力とするとよい。つまり、出力段回路１２７１ａには２つの出力段（出力段Ａ、出力段Ｂ）を具備し、出力段Ａが表示画面２１ａの奇数画素行に接続され、出力段Ｂが表示画面２１ａの偶数画素行に接続されている。また、出力段回路１２７１ｂにも２つの出力段（出力段Ａ、出力段Ｂ）を具備し、出力段Ａが表示画面２１ｂの奇数画素行に接続され、出力段Ｂが表示画面２１ｂの偶数画素行に接続されている。このように構成することにより、さらに微小電流でもソース信号線に十分な電流を流せることにつながり、良好な画像表示を実現できる。
【０７７０】
なお、図１５１において、出力段回路１２７１は各画素に１つのソース信号線１８を接続するとしたがこれに限定されるものではなく、画素を差動構成にし、各画素に２つのソース信号線（一方のソース信号線をバイアス電流用、他方のソース信号線をバイアス電流＋信号電流用）で駆動するように構成してもよい。
【０７７１】
図１５２はより具体的なモジュール構成図である。図１５２において、１４ｂはソースドライバであり、１４ｃはゲートドライバとソースドライバとが一体化されたチップ（１チップドライバＩＣ）である。１チップドライバＩＣ１４ｃが表示画面２１のゲート信号線を駆動している。１チップドライバＩＣ１４ｃは表示画面２１ａのソース信号線１８ａを駆動する。ソースドライバ１４ｂはソース信号線１８ｂを駆動し、表示領画面２１ｂを駆動する。
【０７７２】
なお、図１５２は一例であって、ソースドライバ１４ｂもゲートドライバ機能を有し、表示画面２１ｂのゲート信号線１７ｂを駆動するように構成してもよい。また、電源ＩＣ１０２とコントロールＩＣ１０１はプリント基板１０３上に積載されているように図示したがこれに限定されるものではなく、先に説明したポリシリコン技術などを用いて表示パネル８２に直接形成してもよい。このことは図２２７、図２２８についても適用できる。他の構成は図２２７、図２２８、図２６、図１５１などと同様であるので説明を省略する。
【０７７３】
コントロールＩＣ１０１は１チップドライバＩＣ１４ｃとソースドライバ１４ｂの両方を駆動する。コントロールＩＣ１０１から１チップドライバＩＣ１４ｃに供給する信号（電源配線、データ配線など）はフレキシブル基板１０４ｃを介して供給する。しかし、ソースドライバ１４ｂはかなり距離が離れているため、まず、フレキシブル基板１０４ａで表示パネル８２の裏面に接続する。
【０７７４】
図１５３は表示パネル８２を裏面から観察した図である。表示パネル８２の裏面に信号配線（電源配線を含む）１３２１が形成されている。信号配線１３２１は、銅、アルミ（Ａｌ）、銀、銀−パラジウム、パラジウム、金、Ａｌ−Ｍｏなどの金属材料で形成される。信号配線１３２１は表示パネル８２の端から端まで信号を伝達する。表示パネル８２の一端にフレキシブル基板１０４ｂが接続されており、このフレキシブル基板１０４ｂからソースドライバ１４ｂに信号などが供給される。なお、図１５４は図１５３のＡから見たときの図面である。
【０７７５】
図６２、図１４２、図１４３〜図１４７は、図６、図１９のような電流プログラム方式の画素構成を例示して説明したが、これに限定されるものではない。例えば、図８５、図８６、図８７、図１５５、図１５６などの電圧プログラム方式の画素構成でも有効である。その場合は、図１４３のスイッチ回路１２２３のｂ端子に印加される信号は電圧とする必要がある。この変更は容易であり、当該技術分野の人間であれば容易に対応することができるであろう。電圧駆動では、ソース信号線１８の寄生容量による充電不足ということはないが、複数画素行に同時に電圧を印加する方式とすることにより、駆動回路、信号処理回路が簡略化され、また、良好な黒表示を実現できるからである。また、画像の隠逸表示を実現でき、ＴＦＴ１１のばらつき吸収にも効果が発揮されるからである。
【０７７６】
したがって、図１４３〜図１４７で説明した事項は、本発明のすべての表示パネル、表示装置、情報表示装置などに適用することができることは言うまでもない。
【０７７７】
以上のように、本発明は多種多様な画素構成に適用することができる。図１５７は図６のＴＦＴ１１のＰチャンネルをＮチャンネルにした実施例である。図１５７においても、ゲート信号線１７を制御することによりスイッチング用ＴＦＴ１１ｄをオンオフすることができ、図４９などの画像表示を実現できることは言うまでもないので説明を省略する。また、図４８、図５５などの駆動波形も同一または類似であるので説明を省略する。また、図６において駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃのみをＮチャンネルＴＦＴとすることも有効である。これは、コンデンサ１９への突き抜け電圧が低下し、コンデンサの保持特性も改善されるからである。
【０７７８】
なお、図１５７は電流源４０２のみを具備する構成である。つまり、プリチャージを実施する電圧源４０１は具備しない。しかし、寄生容量４０４が比較的小さく、または１Ｈ期間が十分長い場合は、電圧源４０１がなくとも十分に黒表示を実現できる。また、図４９などで説明したように、完全な非表示領域３１２を実施する場合は、電圧源４０１は必要でない場合がほとんどである。必要である場合は図１５８に図示するように構成すればよい。
【０７７９】
また、図１５９は図１９のＴＦＴ１１のＰチャンネルをＮチャンネルにした実施例である。図１５９においても、ゲート信号線１７を制御することによりＴＦＴ１１ｅなどをオンオフすることができ、図４９などの画像表示を実現できることは言うまでもないので説明を省略する。また、図４８、図５５などの駆動波形も同一または類似であるので説明を省略する。
【０７８０】
以上説明したように、電圧源４０１でＶｂ電圧（Ｉｂ電流）を印加することにより、良好な黒表示を実現できる。
【０７８１】
なお、Ｎ＝１０以上とし、高い電流パルスをＥＬ素子１５に印加すると、ＥＬ端子電圧も高くなる。また、ＥＬ素子１５はＲ、Ｇ、Ｂで立ち上がり電圧、ガンマカーブが異なる。特にＢはガンマカーブが緩やかであるのでＥＬ素子１５の端子電圧が高くなる傾向にある。立ち上がり電圧が高く、ガンマカーブが緩やかな色（Ｒ、Ｇ、Ｂ色）のＥＬ素子１５に端子電圧をあわせると消費電力が大きくなる。
【０７８２】
これを解決する方法の１つが図３３に示すカソードをＲ、Ｇ、Ｂで分離する方式である。なお、Ｒ、Ｇ、Ｂでそれぞれ別のカソード電位にする必要はない。特に、ガンマカーブが他の色から離れている１色のみのカソードのみを分離してもよい。その他の方法として、図１６０に示すようにＶｄｄ電源電圧を分離する構成も有効である。つまり、Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶｄｄＢとする構成である。このように分離することにより、ＲＧＢそれぞれを別電源で調整することができ、ＲＧＢのＥＬ素子１５の端子電圧が異なっていても消費電力の増加はわずかになる。
【０７８３】
なお、Ｒ、Ｇ、Ｂでそれぞれ別のＶｄｄ電位にする必要はない。特に、ガンマカーブが他の色から離れている１色のみのＶｄｄのみを分離してもよい。また、図１６１に図示するように、図３３の構成と組み合わせてもよい。つまり、Ｒ、Ｇ、Ｂで分離する方式であるＲ、Ｇ、Ｂでそれぞれ別のカソード電位（Ｒ画素はＶｓＲ、Ｇ画素はＶｓＧ、Ｂ画素はＶｓＢ）とする。特に、ガンマカーブが他の色から離れている１色のみのカソード電位のみを分離してもよい。さらに、Ｖｄｄ電源電圧を分離する。Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶｄｄＢとする構成である。この場合もＲ、Ｇ、Ｂでそれぞれ別のＶｄｄ電位にする必要はない。特に、ガンマカーブが他の色から離れている１色のみのＶｄｄのみを分離してもよい。
【０７８４】
なお、図１６０、図１６１では画素１６は図６の構成としたが、これに限定されるものではなく、図１９、図２０、図１５９、図１６２、図１５７、図１５８、図８１、図８５、図８６、図７２〜図７６、図８３、図６７、図７９、図８０、図８２などの構成でもよいことは言うまでもない。
【０７８５】
本発明の課題にＥＬ素子１５に印加する電流が瞬時的ではあるが、従来と比較してＮ倍大きいという問題がある。電流が大きいとＥＬ素子の寿命を低下させる場合がある。この課題を解決するためには、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することが有効である。
【０７８６】
以下、逆バイアス電圧Ｖｍを印加する方法について説明をする。逆バイアス電圧Ｖｍを印加するためには図６の構成において、駆動用ＴＦＴ１１ｂと取込用ＴＦＴ１１ｃのゲート端子を個別に制御する必要がある。つまり、駆動用ＴＦＴ１１ｂと取込用ＴＦＴ１１ｃを個別にオンオフさせる必要がある。この制御方法は図１６３を用いて説明する。
【０７８７】
まず、図１６３（ａ）に示すように、取込用ＴＦＴ１１ｃをオンし、スイッチング用ＴＦＴ１１ｄをオンさせる（図６もあわせて参照のこと）。そして、逆バイアス電圧ＶｍとＥＬ素子１５のａ端子に印加する。逆バイアス電圧Ｖｍはカソード電圧Ｖｓよりも低い５Ｖ以上１５Ｖ以内の電圧である。
【０７８８】
ＥＬ素子１５が点灯するときには、ａ端子にはカソード電圧Ｖｓに対し、５Ｖ以上１５Ｖ以内の高い電圧が印加されている。つまり、逆バイアス電圧ＶｍとはＥＬ素子１５が点灯しているときに印加する電圧に対し、理想的には絶対値が等しく、かつ極性の逆の電圧を印加するのである。現実的には絶対値が等しく、かつ極性の逆の電圧を印加することは困難であるから、逆極性で２〜３倍の電圧を印加する。以上のように、逆バイアス電圧Ｖｍを印加することにより、ＥＬ素子１５はほとんど劣化しなくなる。
【０７８９】
次に、図１６３（ｂ）に示すように、スイッチング用ＴＦＴ１１ｄをオフし、駆動用ＴＦＴ１１ｂをオンさせる。そして、黒表示電圧Ｖｂをコンデンサ１９に書き込む。この動作は図１４２で説明している。次に、図１６３（ｃ）に示すように、ＴＦＴ１１のオンオフ状態は図１６３（ｂ）と同一の状態で、電流源４０２からの画像表示電圧（電流）をコンデンサ１９に書き込む。この動作も図１４２で説明している。最後に、図１６３（ｄ）に示すように、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃをオフし、スイッチング用ＴＦＴ１１ｄをオンさせ、ＥＬ素子１５に電流を流して点灯させる。
【０７９０】
以上の動作を図１６４に示す。１Ｈ期間のｔ１時間に逆バイアス電圧Ｖｍをソース信号線１８に印加し、次のｔ２期間に黒表示電圧Ｖｂを印加し、そしてｔ３期間に画像データＶｗ（Ｉｗ）を印加する。他の動作は、図１６３で説明し、また、駆動方法などの図４９、図４８などで説明しているので説明を省略する。
【０７９１】
図１６５、図１５５、図１５６、図１６３の構成では、ソース信号線１８の電流を画素１６に取り込む際に、ＥＬ素子１５には逆方向電流が流れる。したがって、ＥＬ素子１５が有機電界発光素子の場合、逆方向電圧を印加した場合のように、有機分子の酸化還元反応などによる電気化学的劣化を遅くすることが可能となる。
【０７９２】
図１６６に陽極／正孔輸送層／発光層／電子輸送層／陰極からなる３層型有機発光素子のエネルギーダイアグラムを示す。発光時の正負キャリアの挙動は図１３４（ａ）で表わされる。電子は陰極（カソード）より電子輸送層に注入されると同時に正孔も陽極（アノード）から正孔輸送層に注入される。注入された電子、正孔は印加電界により対極に移動する。その際、有機層中にトラップされたり、発光層界面でのエネルギー準位の差によりキャリアが蓄積されたりする。
【０７９３】
有機層中に空間電荷が蓄積されると分子が酸化もしくは還元され、生成されたラジカル陰イオン分子もしくはラジカル陽イオン分子が不安定なため、膜質の低下により輝度の低下および定電流駆動時の駆動電圧の上昇を招くことが知られている。これを防ぐために、一例としてデバイス構造を変化させ、逆方向電圧を印加している。
【０７９４】
図１６６（ｂ）においては逆方向電流が印加されるため、注入された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化を抑えることで寿命を長くすることが可能となる。
【０７９５】
なお、図１６６では３層型素子についての説明を行ったが、４層型以上の多層型素子及び２層型以下の素子においても、電極から注入された電子及び正孔により有機膜の電気化学的劣化が起こることは同様である。したがって、層の数によらず本実施例により寿命を長くすることが可能となる。１つの層に複数の材料を混ぜ合わせた素子においても分子の電気化学的劣化は同様に生じるため効果がある。
【０７９６】
本発明での特徴はこのように、有機分子の劣化を防ぐ機能を持たせ、かつソース信号線に寄生する浮遊容量による波形なまりを防ぐためのバイアス電流を流す機能を持たせても、画素に必要なトランジスタ数を増加させることなく表示が可能であることである。つまり、逆方向電流を流すためのトランジスタの数を増やさなくてもよいことが、表示装置の各画素の開口率を下げなくて済むという利点につながっているのである。
【０７９７】
図１６７に逆バイアス電圧Ｖｍの印加効果について説明する。図１６７は所定電流で駆動した時のＥＬ素子１５の発光輝度、ＥＬ素子の端子電圧を示している。図１６７において、点線ｂは、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加した時のＥＬ素子１５の端子電圧を示している。一点鎖線ｃは、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加しなかった時のＥＬ素子１５の端子電圧を示している。また、実線ａは、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加した時（実線ａ）のＥＬ素子１５の発光輝度比（初期輝度を１とした時の比率）を示している。
【０７９８】
図１６７において、具体的には、ＥＬ素子はＲ発光であり、電流密度１００Ａ／平方メーターで電流駆動した場合である。サンプルＢは時間ｔの間、連続して電流密度１００Ａ／平方メーターの電流を印加している。点灯時間１５００時間で端子電圧が高くなったが急激に輝度低下して、２５００時間経過後には、初期輝度に対して、約１５％の輝度しか得られなかった。
【０７９９】
サンプルＡは３０Ｈｚのパルス駆動を実施し、半分の時間ｔ２に電流密度２００Ａ／平方メーターの電流を流し、後半の半分の時間ｔ１に逆バイアス電圧−１４Ｖを印加した（つまり、単位時間あたりの平均発光輝度はサンプルＡとＢでは同一である）。サンプルＡは、点線ｂで示すようにＥＬ素子１５の端子電圧の変化はほとんどなく、また、輝度が５０％となる点灯時間は４０００時間であった。
【０８００】
このように、逆バイアス電圧Ｖｍを印加してもＥＬ素子１５の端子電圧の増加はなく、発光輝度の低減割合は少ない。したがって、ＥＬ素子１５の長寿命駆動を実現することができる。
【０８０１】
図１６８は、逆バイアス電圧ＶｍとＥＬ素子１５の端子電圧の変化を示している。この端子電圧とは、ＥＬ素子１５に定格電流を印加した時である。図１６８はＥＬ素子１５に流す電流が電流密度１００Ａ／平方メーターの場合であるが、図１６８の傾向は、電流密度５０〜１００Ａ／平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。
【０８０２】
縦軸は初期のＥＬ素子１５の端子電圧に対する２５００時間後の端子電圧との比である。例えば、経過時間０時間において、電流密度１００Ａ／平方メーターの電流が印加した時の端子電圧を８Ｖとし、経過時間２５００時間において、電流密度１００Ａ／平方メーターの電流が印加した時の端子電圧を１０Ｖとすれば、端子電圧比は、１０／８＝１．２５である。
【０８０３】
横軸は、逆バイアス電圧Ｖｍと１周期に逆バイアス電圧を印加した時間ｔ１の積に対する定格端子電圧Ｖ０の比である。例えば、６０Ｈｚで、逆バイアス電圧Ｖｍを印加した時間が１／２であれば、ｔ１＝０．５である。また、経過時間０時間において、電流密度１００Ａ／平方メーターの電流が印加した時の端子電圧（定格端子電圧）を８Ｖとし、逆バイアス電圧Ｖｍを８Ｖとすれば、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）＝｜−８Ｖ×０．５｜／（８Ｖ×０．５）＝１．０となる。
【０８０４】
図１６８によれば、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧比の変化はなくなり（初期の定格端子電圧から変化しない）、逆バイアス電圧Ｖｍの印加による効果がよく発揮されている。しかし、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加する傾向にあるので、１．０以上、好ましくは１．７５以下になるように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との比率）を決定するとよい。
【０８０５】
ただし、バイアス駆動を行う場合は、逆バイアス電圧Ｖｍと定格電流とを交互に印加する必要がある。図１６７のように、サンプルＡとＢとの単位時間あたりの平均輝度を等しくしようとすると、逆バイアス電圧Ｖｍを印加する場合は、印加しない場合と比較して瞬時的に高い電流を流す必要がある。そのため、逆バイアス電圧Ｖｍを印加する場合（図１６７のサンプルＡ）のＥＬ素子１５の端子電圧も高くしなければならない。
【０８０６】
ただし、図１６８では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧Ｖ０は、平均輝度を満たす端子電圧（つまり、ＥＬ素子１５を点灯する端子電圧）とする（本明細書の具体例によれば、電流密度２００Ａ／平方メーターの電流を印加した時の端子電圧である。ただし、１／２デューティであるので、１周期の平均輝度は電流密度２００Ａ／平方メーターでの輝度となる）。
【０８０７】
なお、以上の事項は、ＥＬ素子１５を、白ラスター表示の場合（画面全体のＥＬ素子に最大電流を印加している場合）を想定しているが、ＥＬ表示装置の映像表示を行う場合は、自然画であり、階調表示を行う。したがって、絶えずＥＬ素子１５の白ピーク電流（最大白表示で流れる電流。本明細書の具体例では、平均電流密度１００Ａ／平方メーターの電流）が流れているわけではない。
【０８０８】
一般的に、映像表示を行う場合、各ＥＬ素子１５に印加される電流（流れる電流）は、白ピーク電流（定格端子電圧時に流れる電流。本明細書の具体例によれば、電流密度１００Ａ／平方メーターの電流）の約０．２倍であるので、図１６８の実施例において、映像表示を行う場合は横軸の値を０．２倍にする必要がある。したがって、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は０．２以上になるように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との比率など）を決定するとよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は１．７５×０．２＝０．３５以下になるように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１などを決定するとよい。
【０８０９】
つまり、図１６８の横軸（｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２））における１．０の値を０．２とする必要があるので、表示パネルに映像を表示する（この使用状態が通常であろう。白ラスターを常時表示することはないであろう）時は、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が０．２よりも大きくなるように、逆バイアス電圧Ｖｍを所定時間ｔ１に印加するようにする。また、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が大きくなっても、図１６８で図示するように、端子電圧比の増加はさほどない。したがって、白ラスター表示を実施することも考慮して、上限値は｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が１．７５以下を満たすようにすればよい。
【０８１０】
（実施の形態１１）
以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。なお、本発明はＥＬ素子１５に電流が流れていない期間に逆バイアス電圧Ｖｍ（電流）を印加することを基本とするがこれに限定されるものではない。例えば、ＥＬ素子１５に電流が流れている状態で、強制的に逆バイアス電圧Ｖｍを印加してもよい。なお、この場合は結果として、ＥＬ素子１５には電流が流れず、非点灯状態（黒表示状態）となるであろう。また、本発明は、主として電流プログラムの画素構成で逆バイアス電圧Ｖｍを印加することを中心に説明するがこれに限定されるものではない。例えば、図８７においてＴＦＴ１１ｅをオフさせ、図１６９と同様に逆バイアス電圧ＶｍをＥＬ素子１５のアノードに印加する構成にすれば、電圧プログラム方式の画素構成でも、以下に説明する逆バイアス電圧Ｖｍの印加を容易に実現することができる。したがって、図１６８などで説明した効果を発揮することができる。
【０８１１】
図１６９は、本発明の逆バイアス電圧印加方式の駆動方法の説明図である。図１６９は図６（ａ）の画素構成に逆バイアス電圧Ｖｍを印加するスイッチング用ＴＦＴ１１ｇを配置あるいは形成している。スイッチング用ＴＦＴ１１ｇのゲート端子は制御用のゲート信号線１７ｄに接続されている。スイッチング用ＴＦＴ１１ｇをオンさせることにより逆バイアス電圧ＶｍがＥＬ素子１５のアノードに印加される。
【０８１２】
まず、図１７０（ａ１）に示すように、ゲート信号線１７ａにオン電圧Ｖｇｌが印加されると、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオンする。すると、図１７０（ａ２）で示すように、ソースドライバ１４からプログラム電流Ｉｗが取込用ＴＦＴ１１ｃなどに流れ、コンデンサ１９に電流プログラムされる。なお、Ｎ倍に限定されるものではないが、ここでは説明を容易にするため、Ｎ倍の電流をプログラムし、ＥＬ素子１５に１Ｆ／Ｎの期間だけ、電流Ｉｄを流すものとする。
【０８１３】
次に、図１７０（ｂ１）に図示するように、ゲート信号線１７ｂにオフ電圧Ｖｇｈが印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフする。同時（同時に限定されるものではない）にゲート信号線１７ｂにオン電圧Ｖｇｌが印加されると、スイッチング用ＴＦＴ１１ｄがオンする。すると、図１７０（ｃ２）で示すように、電源Ｖｄｄが変換用ＴＦＴ１１ａを介して、電流プログラムされた電流ＩｄがＥＬ素子１５に流れ、図１７０（ｃ１）に図示するようにＥＬ素子１５が発光する。この発光輝度は、プログラムの変換効率が１００％であれば、約Ｎ倍の輝度で発光する。
【０８１４】
発光期間は１Ｆ／Ｎである。残りの１Ｆ（１−１／Ｎ）の期間はスイッチング用ＴＦＴ１１ｄがオフ状態であり、ＥＬ素子１５は非点灯（黒表示）となる。非点灯時はＥＬ素子１５に全く電流が流れないため、完全な黒表示を実現できる。また、発光時は白ピーク電流が大きいため、発光輝度も高い。そのため、本発明の駆動方法では、非常に高いコントラスト表示を実現できる。
【０８１５】
１Ｆの期間のすべてに、１倍の電流をＥＬ素子１５に流した場合（従来の駆動方法）に黒表示を実現しようとすると、黒表示電流をコンデンサ１９にプログラムする必要がある。しかし、電流駆動方法では黒表示時の電流値が小さいため、寄生容量の影響を大きく受け十分な解像度が出ない、黒浮きが発生するという課題が発生する。その上、ゲート信号線１７からの突き抜け電圧の影響も受ける。これらの課題により、黒表示部でもＥＬ素子１５が微点灯状態となり、コントラストが非常に悪くなる。
【０８１６】
本発明の駆動方法では、１Ｆ（１−１／Ｎ）の期間は完全にＥＬ素子１５に電流が流れないので、完全な黒表示を実現できる。つまり、黒浮きが発生しないのである。そのため、図１６３などで説明した黒表示のためのプリチャージを行わなくとも高コントラスト表示を実現できる。
【０８１７】
なお、もちろん図１６９などで説明する方法に図１６３などの方法を加えて実施してもよいことは言うまでもない。また、高コントラスト表示の実現は図８７などの電圧プログラムの画素構成においても同様に効果を発揮する。つまり、１Ｆ／Ｎパルス駆動を実施することにより、１Ｆ（１−１／Ｎ）の期間はＥＬ素子１５に全く電流が流れず、高コントラスト表示を実現できるのである。もちろん、画像表示を間欠にすることにより良好な動画表示を実現できるということにつながる。
【０８１８】
また、画素構成によっては、突き抜け電圧がＥＬ素子１５に流れる電流を増加させる方向に作用する場合は、白ピーク電流が増加し、画像表示のコントラスト感が増加するので、良好な画像表示を実現できるようになる。
【０８１９】
図１７０（ｄ１）に図示するように、ゲート信号線１７ｄにオン電圧を印加し、スイッチング用ＴＦＴ１１ｇをオンさせる。この時、スイッチング用ＴＦＴ１１ｄはオフ状態とする。スイッチング用ＴＦＴ１１ｇをオンさせることにより、ＥＬ素子１５のアノード（なお、画素構成によっては、逆バイアス電圧ＶｍをＥＬ素子１５のカソードに印加する場合もある。また、逆バイアス電圧Ｖｍは正極性の電圧の場合もある）に逆バイアス電圧Ｖｍ（逆バイアス電流Ｉｍが流れるとも表現できる。ＥＬ素子１５は回路的にはコンデンサとみなすことができるため、逆バイアス電圧Ｖｍの印加により交流的に電流が流れるからである。また、蓄積された電荷が放電されるからである）が印加される。印加する時間ｔ１は図１６８の状態を満たすように構成する（図１７０（ｄ２））。
【０８２０】
この逆バイアス電圧Ｖｍを印加する期間はＥＬ素子１５に電流Ｉｄが流れていない期間とすることが好ましい。不可能なわけではないが、電流Ｉｄが流れていると、逆バイアス電圧Ｖｍとショート状態となるからである。
【０８２１】
なお、図１７０（ｄ１）では逆バイアス電圧Ｖｍを印加する期間は１Ｆのうちの１箇所としたがこれに限定されるものではなく、複数の分割（例えば、１Ｆの期間に、２回以上あるいは３回以上に分けてＥＬ素子１５に逆バイアス電圧Ｖｍを印加するなど）してもよい。
【０８２２】
ゲート信号線１７ｂにオフ電圧を印加している期間のうち、任意のタイミングでゲート信号線１７ｄにオンオフ電圧を印加すればよいので、この制御は容易にできる。そして、これらのオン時間の総和が図１６８で説明したｔ１時間となるようにすればよい。
【０８２３】
また、ＥＬ素子１５に電流を流さない期間１Ｆ（１−１／Ｎ）が複数の期間に分割される場合もある。複数に分割することで、フリッカの発生が抑制される。この期間１Ｆ（１−１／Ｎ）が複数に分割された場合、その期間に逆バイアス電圧Ｖｍを印加すればよい。ただし、分割された期間１Ｆ（１−１／Ｎ）のすべてに逆バイアス電圧Ｖｍを印加する必要はない。
【０８２４】
なお、図１６７のように、逆バイアス電圧を印加せず、かつＥＬ素子１５にも電流が流れていない駆動方法について、図１６８で説明した内容を基に以下に補正（もしくは補足）する。図１６８で説明した時間ｔ１とは逆バイアス電圧Ｖｍを印加した時間である。また、時間ｔ２とはＥＬ素子１５に電流を印加した時間である。
【０８２５】
なお、逆バイアス電圧Ｖｍは直流的に固定値（Ｖｍ＝−８Ｖ）である必要はない。つまり、逆バイアス電圧Ｖｍはのこぎり歯波形の信号としてもよく、パルス的な波形の信号としてもよい。また、サイン波の信号波形でもよい。この場合の逆バイアス電圧とは、波形を積分したもの、あるいは実効値とする。また、印加時間ｔ１も不明確ではあるが、逆バイアス電圧Ｖｍを積分したもの、実効値を矩形波形とし、この矩形波形が印加されたとする時間をｔ１とすればよい。
【０８２６】
例えば、逆バイアス電圧の波形が、図１７１（ａ）に図示する電圧波形（３角形波）で、最大振幅値が１６Ｖ、印加時間がｔ１＝１００μｓｅｃであるとする。この場合は、図１７１（ｂ）に図示するように、最大振幅値が８Ｖ、印加時間がｔ１＝１００μｓｅｃの電圧波形と等価である。また、図１７１（ｃ）に図示するように、最大振幅値が１６Ｖ、印加時間がｔ１＝５０μｓｅｃの電圧波形と等価と見なして処理を行ってもよい。以上の事項は、ＥＬ素子１５に印加する正方向の電圧についても同様である。
【０８２７】
また、同様の事項はＥＬ素子１５に流す電流Ｉｄについても該当する。つまり、ＥＬ素子１５に流す電流（電圧）も直流ではなく、サイン波形の電流波形などにする場合もあり、この場合も直流の実効値に変換し、その矩形波の印加期間ｔ２に換算すればよい。
【０８２８】
逆バイアス電圧Ｖｍを印加する期間は、図１７２（ａ）に図示するように、ゲート信号線１７ａにオン電圧を印加する期間（通常、１Ｈ期間：プログラム期間）以外のすべての期間としてもよい。
【０８２９】
また、ＥＬ素子１５に電流Ｉｄを印加していない期間に逆バイアス電圧Ｖｍを印加すればよいので、図１７２（ｂ）に図示するように、ゲート信号線１７ａにオン電圧を印加する期間（プログラム期間）を含む期間に逆バイアス電圧Ｖｍを印加するように構成してもよい（図１７２（ｂ）はＥＬ素子１５に電流Ｉｄを印加している期間（ゲート信号線１７ｂにオン電圧を印加している期間）以外に逆バイアス電圧Ｖｍを印加している）。
【０８３０】
なお、図１７２、図１７０などで説明した逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミングなどに関する事項は他の実施例にも適用される。
【０８３１】
以上のように、本発明では、１Ｆ期間に非点灯期間（非表示領域）３１２を有しており、この非点灯期間を設けることにより動画表示性能が向上し、非点灯期間にＥＬ素子１５に逆バイアス電圧Ｖｍを印加できる。したがって、ＥＬ素子１５が劣化することがなく、端子電圧の上昇もないので、電源電圧Ｖｄｄを低く設定できるのである。
【０８３２】
図１７２はＥＬ素子１５の直前に逆バイアス電圧Ｖｍを印加するように構成したものであったが、他の構成として、図１７３に図示するように、スイッチング用ＴＦＴ１１ｄを介してＥＬ素子１５に逆バイアス電圧Ｖｍ（電流−Ｉｍ）を印加する構成も例示される。
【０８３３】
ゲート信号線１７ｄにオン電圧を印加することにより、スイッチング用ＴＦＴ１１ｇがオンし、逆バイアス電圧Ｖｍが印加される。同時にスイッチング用ＴＦＴ１１ｄもオンさせることにより、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。図１７３の構成であれば、逆バイアス電圧Ｖｍの印加は、スイッチング用ＴＦＴ１１ｇと１１ｄの両方で制御することができるので、制御が容易になり、柔軟性が向上する。
【０８３４】
ゲート信号線１７には、該当画素が選択されている時にオン電圧が印加される。非選択の期間はオフ電圧が印加される。したがって、ゲート信号線に印加される電圧は１Ｆの期間のうち、ほとんどの期間にオフ電圧が印加されているので、オフ電圧を逆バイアス電圧として使用することができる。
【０８３５】
オフ電圧はＴＦＴを完全にオフさせるため、通常、カソード電圧よりも低い電位である（もちろん、ＴＦＴがＰチャンネルの場合は逆である）。特に、ＴＦＴがアモルファスシリコンの場合は、オフ電圧はかなり低く設定されることが通常である。
【０８３６】
図１７４の構成では、ゲート信号線１７ａに接続された駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃをＮチャンネルＴＦＴとしている。したがって、オン電圧Ｖｇｈで駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃはオンし、オフ電圧Ｖｇｌでオフ状態となる。１Ｆのほとんどの期間、ゲート信号線１７ｂにはオフ電圧Ｖｇｌが印加されている。このオフ電圧Ｖｇｌを逆バイアス電圧Ｖｍとする（Ｖｇｌ＝Ｖｍ）。
【０８３７】
スイッチング用ＴＦＴ１１ｇも先の実施例と同様に、ゲート信号線１７ｄに印加する電圧で制御する。なお、断っておくが、ゲート信号線１７ｄに印加する電圧はスイッチング用ＴＦＴ１１ｇのオンオフを制御するものであるから、印加する電圧はＶｇｈ、Ｖｇｌに特定されるものではなく、他の任意の電圧を使用することができる。
【０８３８】
スイッチング用ＴＦＴ１１ｇがオンすると、ゲート信号線１７ａに印加されているオフ電圧ＶｇｌがＥＬ素子１５に印加される。したがって、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。図１７４の構成では、図１７３のように逆バイアス電圧Ｖｍを供給する信号線が不要であるため、画素開口率を向上できる。なお、図１７４において、ゲート信号線１７ｂに印加する電圧をＥＬ素子１５に印加するように構成してもよい（スイッチング用ＴＦＴ１１ｄはＮチャンネルにするなど構成を考慮する必要がある）。
【０８３９】
図１７４はゲート信号線１７の電圧を逆バイアス電圧にする構成であったが、図１７５はソース信号線１８に印加された電圧をＥＬ素子１５の逆バイアス電圧とする構成である。スイッチング用ＴＦＴ１１ｇがオンするタイミングで、ソース信号線１８に逆バイアス電圧Ｖｍを印加すると、ソース信号線１８を通じてＥＬ素子１５にも逆バイアス電圧Ｖｍを印加することができる。タイミングなどは図１６３で説明しているので省略する。
【０８４０】
逆バイアス電圧Ｖｍを印加する時間が、ＥＬ素子１５に電流を印加している期間と比較して長いときは、図１７６に図示するように、ＥＬ素子１５にチャージされた電圧が放電されるので、ＥＬ素子１５のアノード端子とカソード端子間をショートさせることにも効果がある。このようにショートさせることで、ＥＬ素子１５の正孔輸送層に蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素子の劣化を抑制できるようになる。なお、図１７２、図１７０などで説明した逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミングなどに関する事項は図１７６の実施例などにも適用されることは言うまでもない。
【０８４１】
図１７６では各ＴＦＴがＰチャンネルで構成されていたが、図１７７では図１７６の構成をＮチャンネルに変化させたものである。図１７７において、スイッチング用ＴＦＴ１１ｇがオンすると、ＥＬ素子１５のアノード端子とカソード端子間がショートし、この両端子にＶｄｄ電圧が印加される。この期間にＥＬ素子１５の正孔輸送層に蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素子の劣化を抑制できるようになる。なお、図１７６と同様に、図１７２、図１７０などで説明した逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミングなどに関する事項は図１７７の実施例などにも適用されることは言うまでもない。
【０８４２】
また、電流の流れる制御方向を変化させることによっても、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。図１７８はその構成図である。図１７８における４０２は定電流源である。
【０８４３】
図１７８において、スイッチング用ＴＦＴ１１ｇがオンしているとき、スイッチング用ＴＦＴ１１ｇには定電流源４０２と同一方向の電流が流れ、ＥＬ素子１５には順方向電圧が印加される。一方、スイッチング用ＴＦＴ１１ｇがオフの時には、ＥＬ素子１５と定電流源４０２とでループを構成するため、ＥＬ素子１５に流れる電流の向きが逆になる。つまり、定電流源４０２を配置または形成することにより、スイッチング用ＴＦＴ１１ｇの制御でＥＬ素子１５に容易に逆バイアス電圧Ｖｍを印加することができるのである。この時の、ゲート信号線１７のタイミングを図１７９に示す。ゲート信号線１７ａが選択されている期間以外の期間にゲート信号線１７ｄにオン電圧が印加されている。こうして、ＥＬ素子１５の正孔輸送層に蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積された電子も引き抜かれ、正孔輸送材料の酸化および電子輸送材料の還元による劣化を抑制できるようになる。
【０８４４】
図１８０はスイッチング用ＴＦＴ１１ｇをＮチャンネルとし、スイッチング用ＴＦＴ１１ｄがオンしているときはスイッチング用ＴＦＴ１１ｇをオフ状態にし、スイッチング用ＴＦＴ１１ｄがオフしているときはスイッチング用ＴＦＴ１１ｇをオン状態にした構成である。スイッチング用ＴＦＴ１１ｄがオンしているときはＥＬ素子１５が点灯し、スイッチング用ＴＦＴ１１ｇがオンしているときにはＥＬ素子１５に逆バイアス電圧Ｖｍが印加される。
【０８４５】
逆バイアス電圧Ｖｍはカソード電圧Ｖｋよりも低い電圧にすることが有効である。しかし、逆バイアス電圧Ｖｍを別途発生させようとすると、発生回路が必要である。この課題に対して、図１８１ではフライングコンデンサを形成している。フライングコンデンサ１００１は画素ごとに配置（形成）する他、パネルに１回路を配置（形成）してもよい。
【０８４６】
フライングコンデンサ１００１はゲート信号線１７ｅ、１７ｆを制御することにより動作させる。そして、ゲート信号線１７ｅとゲート信号線１７ｆは逆位相で動作させる。
【０８４７】
まず、ゲート信号線１７ｅにオン電圧を印加し、ＴＦＴ１１ｉ、１１ｊをオンさせ、コンデンサ１９ｂにＶｄｄ電圧を印加する。この時、ゲート信号線１７ｆにはオフ電圧を印加し、コンデンサ１９ｂに充電後、ＴＦＴ１１ｈ、１１ｋをオフさせておく。
【０８４８】
次に、ゲート信号線１７ｅにオフ電圧を印加し、ＴＦＴ１１ｉ、１１ｊをオフさせ、ゲート信号線１７ｆにはオン電圧を印加し、ＴＦＴ１１ｈ、１１ｋをオンさせる。すると、コンデンサ１９ｂに充電されたＶｄｄ電圧は逆位相となってＥＬ素子１５に、−Ｖｄｄ電圧を印加する。
【０８４９】
以上のように構成することにより、逆位相のＶｍ電圧（Ｖｍ＝−Ｖｄｄ）を発生させることができる。したがって、Ｖｍ電圧の供給配線は不要となる。
【０８５０】
以上の実施例は、主として図６で説明した電流プログラム方式の画素構成を例示して説明したがこれに限定されるものではなく、図１８２に図示するように、カレントミラーの画素構成でも、逆バイアス電圧Ｖｍを印加できるように構成できることは言うまでもない。なお、動作は図１６９で説明した構成をそのまま準用できるので省略する。また、図１８３に図示するように、電圧プログラムの画素構成であっても、逆バイアス電圧を印加できることは言うまでもない。図８７などでも同様である。したがって、電圧プログラムの画素構成でも非点灯時にＥＬ素子１５に逆バイアス電圧を印加するという構成あるいは方式を適用することができる。
【０８５１】
なお、以上の実施例において、本発明は、非点灯時にＥＬ素子１５に逆バイアス電圧Ｖｍを印加するという構成あるいは方法であるとして説明をした。これは、表示画面２１を表示し、ＥＬ素子１５の非点灯時に、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することに限定されるものではない。アクティブマトリックス型ＥＬ表示パネルにおいて、絶えず非点灯時に逆バイアス電圧Ｖｍを印加する構成でも本発明の範疇である。
【０８５２】
例えば、ＥＬ表示パネルの使用が終了してから所定期間の間、全表示画面２１のＥＬ素子１５に逆バイアス電圧Ｖｍを印加するように構成してもよい。また、ＥＬ表示パネルの使用を終了してから所定期間の間、全表示画面２１のＥＬ素子１５を順次走査して逆バイアス電圧Ｖｍを印加するように構成してもよい。また、ＥＬ表示パネルを使用する際（例えば、電源ＯＮ時）、所定の時間の間、全表示画面２１のＥＬ素子１５を順次走査して逆バイアス電圧Ｖｍを印加するように構成してもよい。また、ＥＬ表示パネルを使用していないとき、所定時間間隔（例えば、１時間ごとに１０秒間のように）ごとに、逆バイアス電圧Ｖｍを印加するように構成してもよい。逆に、ＥＬ表示パネルを使用している時、所定時間間隔（例えば、１時間ごとに１０秒間のように）ごとに、逆バイアス電圧Ｖｍを印加するように構成してもよい。
【０８５３】
図１５９において、画素を構成するＴＦＴ１１は５個となっている。しかし、図６（ａ）では４個で構成されている。そのため、図６（ａ）の構成の方が画素１６を構成するＴＦＴ１１数が１個少ないため、開口率を高くでき、また、画素欠陥の発生割合が少ないという利点がある。
【０８５４】
図１６２も電流プログラム方式の画素構成である。ゲート信号線１７ａにオン電圧を印加することにより、電流プログラムを行うことができる。また、ゲート信号線１７ｂにオフ電圧を印加し、ゲート信号線１７ｂにオン電圧を印加することによりＥＬ素子１５にプログラムされた電流を流すことができる。
【０８５５】
図１６２の構成においてもゲート信号線１７ｃにオン電圧またはオフ電圧を印加することにより、ＥＬ素子１５に流す電流を制御することができ、図４９などに図示した駆動方法あるいは表示状態を実現できる。
【０８５６】
なお、図１６２ではＴＦＴ１１ｅを付加したが、このＴＦＴ１１ｅを削除し、ゲート信号線１７ｂを操作し、スイッチング用ＴＦＴ１１ｄのオンオフ状態を制御することによっても、図４９などの画像表示などを実現できることは言うまでもない。
【０８５７】
図１８４も電流プログラム方式の画素構成である。ゲート信号線１７ａにオン電圧を印加することにより、電流プログラムを行うことができる。また、ゲート信号線１７ｂにオフ電圧を印加し、ゲート信号線１７ｂにオン電圧を印加することによりＥＬ素子１５にプログラムされた電流を流すことができる。
【０８５８】
図１８４の構成においてもゲート信号線１７ｃにオン電圧またはオフ電圧を印加することにより、スイッチング用ＴＦＴ１１ｄのオンオフを実現できるから、ＥＬ素子１５に流す電流を制御することができる。したがって、図４９などに図示した駆動方法あるいは表示状態を実現できる。
【０８５９】
なお、図８１は電圧プログラムの画素構成の例である。本発明は、１フィールドあるいは１フレーム（１Ｆ、もちろん２Ｆあるいはそれ以上を１区切りとすることも考えられる）の所定時間にＥＬ素子１５に流す電流の印加時間を制御することにより所定の発光輝度を得る方法である。つまり、ＥＬ素子に流す電流は所定輝度より高くし、所定より高い輝度分はオン時間を短くすることにより所定輝度を得る方法である。
【０８６０】
図８７も電圧プログラムによる画素構成である。図８７において、１９ａは閾値検出用容量（コンデンサ）、１９ｂは入力信号電圧保持用容量（コンデンサ）である。
【０８６１】
ステップ１（区間１）では、前記ＴＦＴ１１ａからＴＦＴ１１ｅをすべてＯＮにして一旦前記駆動用トランジスタをＯＮ状態にしているので、閾値のばらつきによる電流値のずれが発生する。
【０８６２】
ステップ２（区間２）では、前記ＴＦＴ１１ｂ、ＴＦＴ１１ｄはＯＮのままで前記ＴＦＴ１１ｃ、ＴＦＴ１１ｅをＯＦＦにすることにより、前記駆動用ＴＦＴ１１ａの電流値が０になるので、前記駆動用ＴＦＴ１１ａの閾値が前記閾値検出用容量１９ａに検出される。
【０８６３】
ステップ３（区間３）では、前記ＴＦＴ１１ｂ、ＴＦＴ１１ｄをＯＦＦにして前記ＴＦＴ１１ｃ、ＴＦＴ１１ｅをＯＮにすることにより、データ信号線の入力信号電圧を前記入力信号電圧保持用容量１９ｂに保持すると同時に、前記駆動用ＴＦＴ１１ａのゲートに前記入力信号電圧に閾値を加えた信号電圧を印加してＥＬ素子１５を電流駆動して発光させる。この駆動用ＴＦＴ１１ａは飽和領域で動作しているので、ゲート電圧から閾値を引いた電圧値の２乗に比例した電流が流れるが、ゲート電圧には前記閾値検出用容量１９ａにより閾値がすでに印加されているので、結果的に閾値はキャンセルされる。従って、駆動用ＴＦＴ１１ａの閾値がばらついてもシミュレーション結果に示すように、常に一定の電流値がＥＬ素子１５に流れることになる。
【０８６４】
ステップ４（区間４）では、画素１６が非選択期間に入ったとき、ＴＦＴ１１ｂ、ＴＦＴ１１ｄはＯＦＦ、ＴＦＴ１１ｅはＯＮのまま、ＴＦＴ１１ｃをＯＦＦにしても、前記入力信号電圧保持用容量１９ｂに保持された入力信号電圧と前記閾値検出用容量１９ａにより保持された閾値電圧が駆動用ＴＦＴ１１ａのゲートに印加されているので、ＥＬ素子１５には電流が流れて発光し続ける。
【０８６５】
以上のように、より正確に前記駆動用トランジスタの閾値を検出するためには、第１ステップの期間として２μｓｅｃ以上１０μｓｅｃ以下に設定し、第２ステップの期間として２μｓｅｃ以上１０μｓｅｃ以下に設定することが必要である。これは書き込みあるいは動作時間を十分に確保するためである。しかし、あまりに長いと本来の電圧プログラム時間が短くなり安定性がなくなる。
【０８６６】
したがって、図８１の電圧プログラム方式でも、本発明の駆動方法あるいは表示装置を実施することには効果がある。図８１において、ゲート信号線１７ｂを制御することにより、スイッチング用ＴＦＴ１１ｄをオンオフさせることができる。したがって、ＥＬ素子１５に流れる電流を間欠させることができる。また、図８７においても、ゲート信号線１７ｃの制御により、ＴＦＴ１１ｅをオンオフ制御することができる。そのため、図４９、図５３などの表示状態を実現できる。
【０８６７】
また、ＥＬ素子１５に流れる電流をＮ倍し、ＴＦＴ１１ｅのオンオフ状態を制御することにより、１／Ｎの期間点灯させるという駆動方法（なお、Ｎ倍あるいは１／Ｎに限定されるものではない）を実現できることは明らかである。つまり、本発明は、図６の電流プログラムの画素構成のみに限定されるものではなく、図８７などの電圧プログラムの画素構成でも、本発明の駆動方法を実現することができる。したがって、本明細書で記載した事項は本明細書で記載あるいは図示した画素構成あるいは装置などに適用することができる。
【０８６８】
同様に、図８５、図８６も電圧プログラムの画素構成である。図８５、図８６において、ゲート信号線１７ｂを制御することにより、ＴＦＴ１１ｅをオンオフさせることができる。したがって、ＥＬ素子１５に流れる電流を間欠させることができる。そのため、図４９、図５３などの表示状態を実現できる。したがって、容易にアニメーション効果を実現できる。また、多彩な画像表示を実現できる。また、その他の事項、あるいは動作は図８７と同様あるいは類似するので説明を省略する。なお、以上の事項は図１６３、図１６９などで説明した逆バイアス電圧Ｖｍ印加方式に関しても適用することができることは言うまでもない。
【０８６９】
例えば、逆バイアス電圧ＶｍはＲ、Ｇ、Ｂ画素ごとに電圧値を異ならせてもよい。その場合は、逆バイアス電圧Ｖｍを制御するＴＦＴのゲート信号線の本数が増加する。各Ｒ、Ｇ、ＢのＥＬ素子１５はそれぞれ、端子電圧、印加電流が異なるからである。例えば、Ｒ画素のＥＬ素子には、−１５Ｖを印加し、ＧとＢ画素のＥＬ素子には−１２Ｖを印加するという方式である。
【０８７０】
また、各Ｒ、Ｇ、ＢのＥＬ素子１５に印加する逆バイアス電圧（電流）の印加時間を異ならせてもよい。それぞれ、ＲＧＢ画素ごとに、端子電圧、印加電流が異なるからである。例えば、Ｒ画素のＥＬ素子には、１Ｆの１／２の時間だけ逆バイアス電圧Ｖｍを印加し、ＧとＢ画素のＥＬ素子には１Ｆの１／３の時間だけ逆バイアス電圧Ｖｍを印加するという方式である。
【０８７１】
また、表示画面２１の部分ごとに、逆バイアス電圧（電流）の印加時間あるいは印加電圧を異ならせてもよい。例えば、表示画面の中央部を明るくするガウス分布方式を採用した場合、中央部のＥＬ素子は周辺部に比較して流す電流値が大きいからである。
【０８７２】
Ｎ倍のパルス電圧を印加する方式の課題として、ＥＬ素子１５に流れる電流が大きくなり、ＥＬ素子１５が劣化し易くなるという課題がある。また、Ｎ＝１０以上となると、電流が流れる時に必要となるＥＬ素子１５の端子電圧が高くなり、電力効率が悪くなるという課題もある。ただし、この課題は白表示時のようにＥＬ素子に流れる電流が大きい時に発生する課題である。この課題に対する対処法を図６の画素構成を例にして、図１８５（ａ）を参照しながら説明する。
【０８７３】
図１８５（ａ）に図示するように、ＥＬ素子１５への電流Ｉｄｄが流れている時、Ｖｄｄ電圧（電源電圧）は駆動用ＴＦＴ１１ａのソース−ドレイン間電圧ＶｓｄとＥＬ素子１５の端子電圧Ｖｄで分圧される。この時、Ｉｄｄ電流が大きいとＶｄ電圧も高くなる。
【０８７４】
Ｖｄｄ電圧が十分に高いと駆動用ＴＦＴ１１ａにプログラムされた電流Ｉｗに等しい電流ＩｄｄがＥＬ素子１５に流れる。したがって、図１８６の実線に図示するように、電流ＩｗとＩｄｄは等しいかほぼリニアの関係（比例の関係）になる。リニアの関係になるというのは、ゲート信号線１７などに印加された信号などによりコンデンサ１９に突き抜けが発生し、Ｉｄｄ＝Ｉｗとはならないということである。
【０８７５】
本発明では、Ｖｄｄ電圧はＩｄｄとＩｗがリニア（比例）の関係を維持できないような低い電圧で用いる。つまり、必要なＶｓｄ＋Ｖｄ＞Ｖｄｄの関係にしている。さらには、Ｖｄ＞Ｖｄｄとすることが好ましい。
【０８７６】
例えば、一例として、Ｎ＝１０で、最大白表示に必要なＩｗ電流が２μＡとする。この状態では、Ｉｄｄ電流が２μＡとすると、Ｇ色のＥＬ素子ではＶｄ＝１４Ｖとなるので、この時のＶｄｄ電圧を１４Ｖ以下とする。もしくは、この時、Ｖｓｄ＝７Ｖとすると、Ｖｄ＋Ｖｓｄ＝１４Ｖ＋７Ｖ＝２１Ｖ＜Ｖｄｄ＝２１Ｖとする。
【０８７７】
この状態で駆動すると、電流ＩｄｄとＩｗの関係は図１８６の点線で示すような関係となり、最大白表示ではＩｗとＩｄｄの関係はリニアの関係でなくなる（非線形の関係、図１８６のＡの範囲）。しかし、黒表示あるいは灰色表示（表示輝度が比較的低い領域）ではリニアの関係（図１５４のＢの範囲）が維持される。
【０８７８】
Ａの領域ではＥＬ素子１５に流れる電流が制限され、ＥＬ素子１５を劣化させるような大きな電流が流れることはない。また、Ａの領域で、Ｉｗ電流を増加させると、変化割合は少ないがＩｄｄ電流は増加するので、階調表示を実現できる。ただし、Ａの領域では非線形となるからガンマ変換が必要である。例えば、画像表示が６４階調表示であれば、入力画像データ６４階調データをテーブル変換し、１２８階調あるいは２５６階調に変換してソースドライバ１４に印加する。
【０８７９】
Ａの領域では駆動用ＴＦＴ１１ａのＶｓｄ電圧とＥＬ素子１５のＶｄ電圧とが分圧され、ＥＬ素子１５の端子電圧Ｖａが決定される。この際、注目すべき事項として、ＥＬ素子１５は蒸着で形成される（あるいはインクジェット技術などによる塗布で形成）ため、均一に形成されている点である。そのため、ＥＬ端子電圧Ｖａは表示画面２１の面内で均一な値となる。したがって、駆動用ＴＦＴ１１ａの特性がばらついて、ＥＬ素子１５の端子電圧Ｖａで補正される。結果的にＶｄｄ電圧を本発明のように低くすることにより、駆動用ＴＦＴ１１ａの特性ばらつきが吸収でき、Ｖｄｄ電圧の低減により低消費電力化を実現できる。また、Ｎが大きい時にも、ＥＬ素子１５には高い電圧が印加されることがない。
【０８８０】
ＥＬ素子１５は蒸着技術、インクジェット技術だけでなく、インクを付けたスタンプを紙に当てて印刷するようにするスタンプ技術でも形成できる。
【０８８１】
まず、スタンプとなる部分を形成する。Ｓｉ基板上に半導体プロセスによって有機ＥＬ素子の発光領域と同じ形の溝のパターンを形成し、その溝の中を有機ＥＬ材にドーピングする材料を埋めることでスタンプとする。一方、有機ＥＬ素子を形成する方のガラス基板には、電極や発光層となる有機ＥＬ材を形成しておく。
【０８８２】
次に、スタンプと有機ＥＬ素子となる材料をつけたガラス基板をぴったりと重ね合わせる。この状態を保ちながら＋１００℃〜＋２００℃で約１０分間にわたって熱処理する。こうすることで、スタンプの溝の中に埋め込んだドーピング材料が蒸発し、有機ＥＬ素子の発光層に拡散する。あとは、色に応じたドーピング材料を埋め込んだスタンプを順次有機ＥＬ素子に当てて、ＲＧＢを塗り分ける。このスタンプ技術を用いると、１０μｍの矩形パターンや、線幅１０μｍのパターンのＥＬ素子１５が容易に形成できる。
【０８８３】
なお、１Ｆの期間の１／Ｎに、ＥＬ素子１５に電流を印加し、その印加する電流は所定輝度より高くし、所定より高い輝度分はオン時間を短くすることにより所定輝度を得る方法であるとした。しかし、本発明は一定の期間内の輝度平均を所定値にする方法である。したがって、１Ｆ（１フィールドあるいは１フレーム）に限定されるものではない。例えば、図５３（ｃ１）の表示状態が２Ｆ連続したり、図５３（ｃ２）の表示状態が３Ｆ連続したり、この図５３（ｃ１）と図５３（ｃ２）の状態が交互に繰り返されても良い。最終的に、５Ｆで所望の平均輝度となるように駆動すればよい。
【０８８４】
したがって、本発明の技術的思想は、一定の期間内に、ＥＬ素子１５のオン状態とオフ状態とを発生させ、このオン状態とオフ状態とを交互に繰り返し、この繰り返しにより、所定の表示輝度を得る方式である。また、制御はゲート信号線１７のオンオフ電圧を制御することにより実現する。
【０８８５】
なお、ソース信号線１８に所定電流のＮ倍の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を１／Ｎ期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線１７に印加した信号パルスがコンデンサ１９に突き抜け、コンデンサ１９に所望の電圧値（電流値）を設定できないからである。一般的にコンデンサ１９には所望の電圧値（電流値）よりも低い電圧値（電流値）が設定される。例えば、１０倍の電流値を設定するように駆動しても、５倍程度の電流しかコンデンサ１９には設定されない。Ｎ＝１０としても実際にＥＬ素子１５に流れる電流はＮ＝５の場合と同一となる。したがって、本発明はＮ倍の電流値を設定し、Ｎ倍に比例したあるいは対応する電流をＥＬ素子１５に流れるように駆動する方法である（ただし、図１８６で説明する駆動方法も実施するので限定は難しい）。もしくは、所望値よりも大きい電流をＥＬ素子１５にパルス状に印加する駆動方法である。
【０８８６】
また、所望値より電流（そのまま、ＥＬ素子１５に連続して電流を流すと所望輝度よりも高くなるような電流）を駆動用ＴＦＴ１１ａ（図６を例示する場合）に電流（電圧）プログラムを行い、ＥＬ素子１５に流れる電流を間欠にすることにより、所望のＥＬ素子の発光輝度を得るものである。
【０８８７】
また、図６を例示すれば（図１４２、図８５、図８６、図１８３、図８７などの電圧プログラム画素構成でも有効である）、駆動用ＴＦＴ１１ａと、この駆動用ＴＦＴにプログラムをする信号（電流、電圧）経路を設定（構成、配置、接続）する第１のスイッチング用ＴＦＴ１１ｃと、駆動用ＴＦＴ１１ａからの電流がＥＬ素子１５に流れる経路を設定（構成、配置、接続）する第２のスイッチング用ＴＦＴ１１ｄとを具備する画素構成において、前記第１のスイッチング用ＴＦＴ１１ｃをオン（経路を設定）し、第２のスイッチング用ＴＦＴ１１ｄをオフ（経路を切断）した第１の状態で、前記駆動用ＴＦＴに電流（電圧）プログラムする第１の状態と、前記第１のスイッチング用ＴＦＴ１１ｃをオフ（経路を切断）し、第２のスイッチング用ＴＦＴ１１ｄをオン（経路を設定）する第２の状態と、前記第１のスイッチング用ＴＦＴ１１ｃをオフ（経路を切断）し、第２のスイッチング用ＴＦＴ１１ｄをオフ（経路を切断）する第３の状態とを実施するものである。
【０８８８】
また、アクティブマトリックス型表示パネルにおいて、駆動用ＴＦＴ１１ａからＥＬ素子１５に流れる電流経路を１フレーム（１フィールド）期間中の所定期間の間、切断あるいは減少（ＥＬ素子１５に流れる電流波形は矩形あるいはＤＣに限定されるものではなく、サイン波形などもある。また、ＤＣ振幅値を変化させる場合もある）させ、少なくとも１フレーム（１フィールド）のＥＬ素子１５の発光輝度を減少させるものである。
【０８８９】
また、駆動用ＴＦＴ１１ａに所望値よりも高い輝度でＥＬ素子１５が発光するようにプログラムを行う動作と、ＥＬ素子１５に前記プログラムされた信号（電流）を流し、少なくとも１フレーム（１フィールド）期間中の所定期間に前記ＥＬ素子１５に流れないように動作を行うものである。
【０８９０】
あるいは、駆動用ＴＦＴ１１ａにプログラムされた電流に対応する輝度以下となるように、ＥＬ素子１５に流れる電流を制限するものである。
【０８９１】
また、所望値よりも高い輝度でＥＬ素子１５が発光するようにプログラムを行う動作と１フレーム（１フィールド）の平均輝度（所望輝度）が、所望輝度か、少なくとも前記所望輝度（プログラムされた輝度（電流））以下となるように、前記プログラム電流が前記ＥＬ素子１５に流れないように動作を行うものである。また、ＥＬ素子１５に流れる電流を完全にオンオフさせることに限定されるものではない。
【０８９２】
例えば、図６においてスイッチング用ＴＦＴ１１ｄを高抵抗オン状態とすることにより（つまり、所定値よりも小さい電流がＥＬ素子１５に流れている）、ＥＬ素子１５をオフあるいは低輝度発光を実施することができる。ＥＬ素子１５が低輝度発光の時は、表示画面２１の非表示領域３１２とは、完全黒表示ではなく、ダーク（灰色または黒表示に近い輝度）と置き換えて理解する必要がある。つまり、非表示領域３１２とは、通常表示よりも低輝度表示であればよい。低輝度表示とは画像が認識できる表示状態も含む。
【０８９３】
なお、以上の実施例は、ＥＬ素子１５の非点灯時間に逆バイアス電圧を印加する（図１７０、図１６８などを参照）ことを組み合わせることが有効である。また、図８７などの電圧プログラム画素構成にも有効であることは言うまでもない。
【０８９４】
なお、図４９などにおいて、非表示領域３１２は完全に非点灯状態である必要はない。微弱な発光あるいはうっすらとした画像表示があっても実用上は問題ない。つまり、画像表示領域３１１よりも表示輝度が低い領域と解釈するべきである。また、非表示領域３１２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色のみが非表示状態という場合も含まれる。
【０８９５】
なお、各画素構成において（例えば、図８１、図１５８、図１８４（ａ））、スイッチング用ＴＦＴ１１ｄのゲート端子を直接、オンオフ電圧に印加できるように構成しても、ＥＬ素子１５に流す電流を間欠動作させることができる。また、図１５９においてはＴＦＴ１１ｅ、図１９においては変換用ＴＦＴ１１ａ、図２０においては駆動用ＴＦＴ１１ｂのゲート端子に直接、オンオフ電圧を印加できるように構成しても、ＥＬ素子１５に流す電流を間欠動作させることができる。つまり、ＥＬ素子１５に電流を印加するＴＦＴのゲート端子を制御することによって、図４９などの表示状態を実施できるということである。
【０８９６】
以上のように、本発明はＥＬ素子１５に印加する電流をオンオフすることにより、ＥＬ素子１５を間欠表示させるものである。間欠表示させるためには、図６の例ではスイッチング用ＴＦＴ１１ｄをオンオフ制御する必要がある。したがって、スイッチング用ＴＦＴ１１ｄをオンオフするためのゲート信号線が必要となる。つまり、ＥＬ素子１５を間欠表示させるためには、コンデンサに、ＥＬ素子１５に流す電流をプログラムするための経路を形成する第１のスイッチング素子と、この第１のスイッチング素子をオンオフ制御するための第１のゲート信号線が必要である。また、ＥＬ素子１５に流れる電流経路を形成する第２のスイッチング素子と、この第２のスイッチング素子をオンオフするための第２のゲート信号線が必要となる。つまり、ゲート信号線は１画素あたり２本必要となる。
【０８９７】
しかし、１画素あたり２本以上のゲート信号線が必要となると、図２４などで説明した３辺フリーの画素構成では課題となる。ゲートドライバ１２を低温ポリシリコン技術などで形成しても、シフトレジスタ数が多くなり、回路構成が複雑となるからである。特に、アモルファスシリコン技術で３辺フリーの構成を実現しようとするとさらに課題は大きくなる。なぜならば、アモルファスシリコン技術ではゲートドライバ１２（あるいはソースドライバ１４）を表示パネル８２上に直接形成することができないからである。
【０８９８】
したがって、アモルファスシリコン技術で表示パネルを構成するには、ソースドライバ１４とゲートドライバ１２を表示画面２１の一辺に配置する必要がある。そして、ゲート信号線１７ａとゲート信号線１７ｂのすべてを、表示画面の左右にふりわけて配線する必要がある。ゲート信号線１７の本数が少ない場合はまだ対応できる可能性があるが、ＱＣＩＦでも垂直画素数は２２０ドットであるから、ゲート信号線１７は２２０×２＝４４０本にもなってしまう。その他、低温ポリシリコン技術でゲートドライバ１２を内蔵した場合でも、ゲート信号線１７の配線数が多いと、狭額縁化できない。したがって、商品力を失ってしまう。
【０８９９】
これより述べる本発明は上記の課題を解決するものである。簡単に記載すれば、ＥＬ素子１５をオンオフするゲート信号線１７ｂを複数本、共通にするのである。この共通にしたブロックごとにＥＬ素子１５に流れる電流をオンオフするのである。
【０９００】
図４５、図１１６の実施例においても、ＥＬ素子１５のオンオフは１画素行ずつ制御する必要はない。ブロックごとにオンオフしても非表示領域３１２を形成できるし、画像表示領域３１１も形成できるからである。以上のようにブロックでオンオフ制御する方式をブロック駆動と呼ぶ。ただし、隣接した画素行でブロックにする実施例もあるので、通常のブロックという概念よりは広義である。ただし、図６の画素構成では、電流プログラムを行っている画素行は非点灯状態にする必要がある。そのため、電流プログラムのために選択された画素行を含むブロックは非表示領域３１２とする必要がある。しかし、図６の場合であっても多少の画像にみだれを許容する場合は、電流プログラムを行っている画素行であっても、非表示領域３１２とする必要はない。また、図１９のカレントミラーの画素構成では、電流プログラムを行っている画素行であっても、非表示領域３１２とする必要はない。
【０９０１】
なお、本発明は、主として図６に図示する電流プログラムの画素構成を例示して説明をするがこれに限定されるものではなく、図１９などで説明した他の電流プログラム構成（カレントミラーの画素構成）であっても適用できる。また、ブロックでオンオフする技術的概念は、図８６、図８７などの電圧プログラムの画素構成であっても適用できる。また、本発明は、ＥＬ素子１５に流れる電流を間欠にする方法であるから、図１８３などで説明した逆バイアス電圧を印加する方式とも組み合わせることができる。以上のように、本発明は他の実施例と組み合わせて実施することができる。
【０９０２】
図１８７はブロック駆動の実施例である。まず、説明を容易にするため、ゲートドライバ１２はアレイ基板４９に直接形成するか、もしくはシリコンチップのゲートドライバ１２をアレイ基板４９に積載するとして説明する。また、ソースドライバ１４およびソース信号線１８は図面が煩雑になるため省略する。
【０９０３】
図１８７において、ゲート信号線１７ａはゲートドライバ１２と接続されている。一方、各画素のゲート信号線１７ｂは点灯制御線１７９１と接続されている。図１８７では４本のゲート信号線１７ｂが１つの点灯制御線１７９１と接続されている。なお、４本のゲート信号線１７ｂでブロックするというのはこれに限定されるものではなく、それ以上であってもよい。一般的に、表示画面２１は少なくとも５以上、さらには１０以上に分割することが好ましい。さらには、２０以上に分割することが好ましい。なぜなら、分割数が少ないと、フリッカが見えやすく、また、あまりにも分割数が多いと、点灯制御線１７９１の本数が多くなり、点灯制御線１７９１のレイアウトが困難になるからである。
【０９０４】
したがって、ＱＣＩＦ表示パネルの場合は、垂直走査線の本数が２２０本であるから、少なくとも、２２０／５＝４４本以上、好ましくは、２２０／１０＝１１以上でブロック化する必要がある。ただし、奇数行と偶数行で２つのブロック化を行った場合は、低フレームレートでも比較的フリッカの発生が少ないため、２つのブロック化で十分の場合がある。
【０９０５】
図１８７の実施例では、点灯制御線１７９１ａ、１７９１ｂ、１７９１ｃ、１７９１ｄと順次、オン電圧Ｖｇｌを印加するか、もしくはオフ電圧Ｖｇｈを印加し、ブロックごとにＥＬ素子１５に流れる電流をオンオフさせる。
【０９０６】
なお、図１８７の実施例では、ゲート信号線１７ｂと点灯制御線１７９１とがクロスすることがない。したがって、ゲート信号線１７ｂと点灯制御線１７９１とのショート欠陥は発生しない。また、ゲート信号線１７ｂと点灯制御線１７９１とが容量結合することがないため、点灯制御線１７９１からゲート信号線１７ｂ側を見た時の容量付加が極めて小さい。したがって、点灯制御線１７９１を駆動しやすい。
【０９０７】
図１８８は、図１８７の接続状態をさらに詳細に図示している。ゲートドライバ１２にはゲート信号線１７ａが接続されている。ゲート信号線１７ａにオン電圧Ｖｇｌを印加することにより、画素行が選択され、選択された各画素のＴＦＴ１１ｂ、１１ｃはオンして、ソース信号線１８に印加された電流（電圧）を各画素のコンデンサ１９にプログラムする。一方、ゲート信号線１７ｂは各画素のＴＦＴ１１ｄのゲート端子と接続されている。したがって、点灯制御線１７９１にオン電圧Ｖｇｌが印加されたとき、駆動用ＴＦＴ１１ａとＥＬ素子１５との電流経路を形成し、逆にオフ電圧Ｖｇｈが印加された時は、ＥＬ素子１５のアノード端子をオープンにする。
【０９０８】
なお、点灯制御線１７９１に印加するオンオフ電圧の制御タイミングと、ゲートドライバ１２がゲート信号線１７ａに出力する画素行選択電圧Ｖｇｌのタイミングは１水平走査クロック（１Ｈ）に同期していることが好ましい。しかし、これに限定されるものではない。点灯制御線１７９１に印加する信号は単に、ＥＬ素子１５への電流をオンオフさせるだけである。また、ソースドライバ１４が出力する画像データと同期がとれている必要もない。なぜなら、点灯制御線１７９１に印加する信号は、各画素１６のコンデンサ１９にプログラムされた電流を制御するものだからである。したがって、必ずしも、画素行の選択信号と同期がとれている必要はない。また、同期する場合であってもクロックは１Ｈ信号に限定されるものではなく、１／２Ｈでも、１／４Ｈであってもよい。
【０９０９】
図１８９は、画素構成が図１９などに図示したカレントミラーの画素構成の場合である。ただし、以前の実施例でも説明したように、ＥＬ素子１５に流れる電流を制御するために、ＴＦＴ１１ｅを形成し、また、ＴＦＴ１１ｅを制御するためのゲート信号線１７ｂを付加している。
【０９１０】
なお、図１８９において、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄを制御（オンオフ）するゲート信号線は共通（ゲート信号線１７ａ）としたが、これに限定されるものではなく、別個のゲート信号線１７としてもよい。この場合は、取込用ＴＦＴ１１ｃを制御する第１のゲート信号線１７と、スイッチング用ＴＦＴ１１ｄを制御する第２のゲート信号線１７をゲートドライバ１２に接続する。
【０９１１】
図１８９において、ゲートドライバ１２にはゲート信号線１７ａが接続されている。ゲート信号線１７ａにオン電圧を印加することにより、画素行が選択される。なお、図１８８などでも同様であるが、選択される画素行は１画素行に限定されるものではない。例えば、図９４、図１１８、図１２１では複数画素行が選択される。以上のように、本発明は選択される画素行数に制約されるものではない。
【０９１２】
図１８９において、ゲート信号線１７ａにオン電圧Ｖｇｌが印加されると、選択された各画素の駆動用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｄがオンして、ソース信号線１８に印加された電流（電圧）を各画素のコンデンサ１９にプログラムする。つまり、ソースドライバ１４は画素１６に書き込む電流（電圧）を出力（吸収）する。一方、ゲート信号線１７ｂは各画素のＴＦＴ１１ｅのゲート端子と接続されている。したがって、点灯制御線１７９１にオン電圧Ｖｇｌが印加されたとき、駆動用ＴＦＴ１１ｂとＥＬ素子１５との電流経路を形成し、逆にオフ電圧Ｖｇｈが印加された時は、ＥＬ素子１５のアノード端子をオープンにする。
【０９１３】
図１９０は、電圧プログラムの画素構成である。ただし、以前の実施例でも説明したように、ＥＬ素子１５に流れる電流を制御（間欠動作できるように）するために、スイッチング用ＴＦＴ１１ｄを形成し、また、スイッチング用ＴＦＴ１１ｄを制御するためのゲート信号線１７ｂを付加している。このゲート信号線１７ｂは複数画素行ごとに点灯制御線１７９１に接続されている。
【０９１４】
図１９０において、ゲートドライバ１２にはゲート信号線１７ａが接続されている。ゲート信号線１７ａにオン電圧を印加することにより、駆動用ＴＦＴ１１ｂがオンし、所定の画素行が選択される。
【０９１５】
図１９０において、ゲート信号線１７ａにオン電圧Ｖｇｌが印加されると、選択された各画素の駆動用ＴＦＴ１１ｂはオンして、ソース信号線１８に印加された電流（電圧）を各画素のコンデンサ１９にプログラムする。つまり、ソースドライバ１４は画素１６に書き込む電流（電圧）を出力（吸収）する。一方、ゲート信号線１７ｂは各画素のスイッチング用ＴＦＴ１１ｄのゲート端子と接続されている。したがって、点灯制御線１７９１にオン電圧Ｖｇｌが印加されたとき、駆動用ＴＦＴ１１ａとＥＬ素子１５との電流経路を形成し、逆にオフ電圧Ｖｇｈが印加された時は、ＥＬ素子１５のアノード端子をオープンにする。
【０９１６】
図１９１は、他の電圧プログラムの画素構成である、ＥＬ素子１５に流れる電流の間欠動作はスイッチング用ＴＦＴ１１ｄを用いて行う。スイッチング用ＴＦＴ１１ｄを制御するためのゲート信号線１７ｄは複数画素行ごとに点灯制御線１７９１に接続されている。
【０９１７】
図１９１の画素構成では、オフセット電圧を測定し、１フレームの期間に書き込まれた電圧をコンデンサ１９に保持させるためには、２本のゲート信号線１７ａと１７ｃが必要である。そのため、この２本のゲート信号線１７ａ、１７ｃはゲートドライバ１２に接続されている。この構成を図１９２に図示している。ゲートドライバ１２はゲート信号線１７ａとゲート信号線１７ｃにオンオフ電圧を印加することにより、取込用ＴＦＴ１１ｃ、駆動用ＴＦＴ１１ｂをオンオフ制御し、ソースドライバ１４から出力された電圧を画素にプログラムする。一方、ゲート信号線１７ｄは各画素のスイッチング用ＴＦＴ１１ｄのゲート端子と接続されている。したがって、点灯制御線１７９１にオン電圧Ｖｇｌが印加されたとき、駆動用ＴＦＴ１１ａとＥＬ素子１５との電流経路を形成し、逆にオフ電圧Ｖｇｈが印加された時は、ＥＬ素子１５のアノード端子をオープンにする。
【０９１８】
以上のように本発明は、画素構成が、電流プログラム方式であっても、電圧プログラム方式であっても、適用することができる。なお、以上の実施例はアクティブマトリックス型表示パネルを例示して説明したが、これに限定されるものではなく、単純マトリックス型表示パネルにも適用することができる。なぜならば、ブロックごとにＥＬ素子１５を点灯あるいは非点灯させることが、単純マトリックス型表示パネルでも実現できるからである。
【０９１９】
図１９３は他の実施例である。以下の実施例では先に述べた実施例との差異を中心に説明する。したがって、図１９３以降の実施例でも画素構成などは図１８９〜図１９１などで説明したいずれでも適用できる。
【０９２０】
図１９３は、ゲート信号線１７ｂを２画素行ずつ共通にし、かつ４ブロックごとに点灯制御線１７９１で共通にした構成である。第１番目と第２番目の画素行のゲート信号線１７ｂと、第９番目と第１０番目の画素行のゲート信号線１７ｂとを点灯制御線１７９１ａで共通にしている。したがって、点灯制御線１７９１ａにオン電圧Ｖｇｌを印加すると、少なくとも第１番目、第２番目、第９番目および第１０番目の画素行が点灯する。
【０９２１】
また、第３番目と第４番目の画素行のゲート信号線１７ｂと、第１１番目と第１２番目の画素行のゲート信号線１７ｂとを点灯制御線１７９１ｂで共通にしている。したがって、点灯制御線１７９１ｂにオン電圧Ｖｇｌを印加すると、少なくとも第３番目、第４番目、第１１番目および第１２番目の画素行が点灯する。
【０９２２】
同様に、第５番目と第６番目の画素行のゲート信号線１７ｂと、第１３番目と第１４番目の画素行のゲート信号線１７ｂとを点灯制御線１７９１ｃで共通にしている。したがって、点灯制御線１７９１ｃにオン電圧Ｖｇｌを印加すると、少なくとも第５番目、第６番目、第１３番目および第１４番目の画素行が点灯する。また、第７番目と第８番目の画素行のゲート信号線１７ｂと、第１５番目と第１６番目の画素行のゲート信号線１７ｂとを点灯制御線１７９１ｄで共通にしている。したがって、点灯制御線１７９１ｄにオン電圧Ｖｇｌを印加すると、少なくとも第７番目、第８番目、第１５番目および第１６番目の画素行が点灯する。
【０９２３】
図１９３のように、ゲート信号線１７ｂを点灯制御線１７９１と接続すると、小さな点灯ブロックが、分散して表示される。したがって、低レートでもフリッカの発生が少なくなる。
【０９２４】
図１９４は、ゲート信号線１７ｂを４画素とばしで共通にして点灯制御線１７９１に接続した構成である。第１番目、第５番目、第９番目、第１３番目の画素行のゲート信号線１７ｂが点灯制御線１７９１ａで共通にされている。したがって、点灯制御線１７９１ａにオン電圧Ｖｇｌを印加すると、少なくとも第１番目、第５番目、第９番目および第１３番目の画素行が点灯する。
【０９２５】
また、第２番目、第６番目、第１０番目、第１４番目の画素行のゲート信号線１７ｂが点灯制御線１７９１ｂで共通にしている。したがって、点灯制御線１７９１ｂにオン電圧Ｖｇｌを印加すると、少なくとも第２番目、第６番目、第１０番目および第１４番目の画素行が点灯する。
【０９２６】
同様に、第３番目、第７番目、第１１番目、第１５番目の画素行のゲート信号線１７ｂが点灯制御線１７９１ｃで共通にしている。したがって、点灯制御線１７９１ｃにオン電圧Ｖｇｌを印加すると、少なくとも第３番目、第７番目、第１１番目および第１５番目の画素行が点灯する。また、第４番目、第８番目、第１２番目、第１６番目の画素行のゲート信号線１７ｂが点灯制御線１７９１ｄで共通にしている。したがって、点灯制御線１７９１ｄにオン電圧Ｖｇｌを印加すると、少なくとも第４番目、第８番目、第１２番目および第１６番目の画素行が点灯する。
【０９２７】
図１９４のように、ゲート信号線１７ｂを点灯制御線１７９１と接続すると、図１９３よりも点灯する画素行が分散される。したがって、低レートでもフリッカの発生が少なくなる。
【０９２８】
図１９５は、奇数画素行のゲート信号線１７ｂを点灯制御線１７９１ａに接続し、偶数画素行のゲート信号線１７ｂを点灯制御線１７９１ｂに接続した構成である。
【０９２９】
図１９５では１画素行ごとにＥＬ素子１５を点灯制御できるので低レートでもフリッカの発生が少なくなる。また、点灯制御線１７９１が２本と本数も少なくなる。
【０９３０】
図１９６は、４画素行ごとにゲート信号線１７ｂを点灯制御線１７９１ａまたは点灯制御線１７９１ｂに接続した構成である。図１９６では、画素への電流（電圧）プログラムのタイミングと同期を取りやすい。
【０９３１】
以上の実施例は、点灯制御線１７９１に印加する電圧により、画素行ごとにオンオフ制御を行うものであり、本発明は、ＥＬ素子１５を間欠動作させることを目的としている。したがって、点灯制御線１７９１の有無に限定されるものではない。
【０９３２】
例えば、図１９７では点灯制御ドライバ回路１８９１を表示画面の１辺に形成（配置）している。つまり、表示画面の１辺にゲートドライバ１２を形成（配置）し、この辺の対面に点灯制御ドライバ回路１８９１を配置（形成）している。点灯制御ドライバ回路１８９１は、低温ポリシリコンあるいは高温ポリシリコン技術を用いて、アレイ基板４９に直接形成してもよいし、シリコンチップで構成し、アレイ基板４９にＣＯＧ技術などを用いて積載してもよい。ただし、図１９７のように、複数のゲート信号線１７ｂを共通（ブロック化）することにより、回路構成は極めて簡易になる。したがって、アレイ基板４９に直接形成しても、シリコンチップで構成しアレイ基板４９に積載しても、ほとんど面積を占有しない。したがって、表示パネルの狭額縁化を実現できる。なお、点灯制御ドライバ回路１８９１をソースドライバ１４と同一辺に配置して、３辺フリー構成を実現してもよい。
【０９３３】
図１９７までの実施例では、ゲートドライバ１２は、低温ポリシリコンあるいは高温ポリシリコン技術を用いて、アレイ基板４９に直接形成するか、シリコンチップで構成し、アレイ基板４９にＣＯＧ技術などを用いて積載するとして説明したが、本発明はこれに限定されるものではない。例えば、図１９８に図示するように、ソースドライバ１４が配置された辺から、ゲート信号線１７ａを配線してもよい。つまり、点灯制御線１７９１とゲート信号線１７ａの両方を表示画面２１の端に形成するのである。他の構成は図１８７などと同様であるので説明を省略する。
【０９３４】
また、図１９９に図示するように、表示画面の２つの辺にソースドライバ１４、ゲートドライバ１２をそれぞれ配置（形成）し、表示画面２１の中央部でそれぞれのゲートドライバ１２とソースドライバ１４と接続するように構成してもよい。このように構成することにより、ゲート信号線１７ａの引き回しが減少（１／２になる）し、狭額縁化を実現できる。
【０９３５】
図２００はソースドライバ１４とゲートドライバ１２などをパネルに配置した説明図である。図２００では、ソースドライバ１４をシリコンチップで作製し、アレイ基板４９の１辺に配置している。ゲートドライバ１２は、低温ポリシリコン、ＣＧＳ技術あるいは高温ポリシリコン技術を用いて、アレイ基板４９に直接形成している。点灯制御線１７９１へのオンオフ電圧はソースドライバ１４より出力している。
【０９３６】
図２０１は点灯制御ドライバ回路１８９１を低温ポリシリコン、ＣＧＳ技術あるいは高温ポリシリコン技術を用いて、アレイ基板４９に直接形成した実施例である。もちろん、点灯制御ドライバ回路１８９１をシリコンチップで作製し、アレイ基板４９にＣＯＧ技術などを用いて積載してもよい。
【０９３７】
図２０２は、点灯制御線１７９１へのオンオフ信号はコントロールＩＣ１０１などから出力した例である。このように、点灯制御線１７９１のオンオフデータをマイコンなどのコントロールＩＣ１０１などから出力するように構成することにより、ソースドライバ１４の仕様が簡易となり、また、駆動方法に変更があっても、ソースドライバ１４の変更が不要となる。
【０９３８】
図２０３は表示画面２１ａを駆動するゲートドライバ１２ａとソースドライバ１４ａ、および表示画面２１ｂを駆動するゲートドライバ１２ｂとソースドライバ１４ｂを用いた構成である。他の構成は、以前の実施例と同様であるので説明を省略する。
【０９３９】
図２０４は点灯制御線１７９１へのオンオフ信号がコントロールＩＣ１０１などから出力し、ゲートドライバ１２およびソースドライバ１４を、低温ポリシリコン、ＣＧＳ技術あるいは高温ポリシリコン技術を用いて、アレイ基板４９に直接形成した実施例である。もちろん、ソースドライバ１４、点灯制御ドライバ回路１８９１などをシリコンチップで作製し、アレイ基板４９にＣＯＧ技術などを用いて積載してもよい。
【０９４０】
図２０５は点灯制御線１７９１へのオンオフ信号がコントロールＩＣ１０１などから出力し、ゲート信号線１７ａへの制御信号およびソース信号線１８への画像データをソースドライバ１４ａで実現した構成である。ソースドライバ１４ａを、低温ポリシリコン、ＣＧＳ技術あるいは高温ポリシリコン技術を用いて、アレイ基板４９に直接形成してもよい。また、ソースドライバ１４ａなどをシリコンチップで作製し、アレイ基板４９にＣＯＧ技術などを用いて積載してもよい。
【０９４１】
図１７３〜図１８２などにおいて、逆バイアス電圧Ｖｍの印加する方式について説明を行った。逆バイアス電圧Ｖｍは基本的にはＥＬ素子１５に電流を印加していない時に、印加する方式であった。一方、図１８８などで説明したブロック駆動方式は、ブロックごとに非表示領域３１２と画像表示領域３１１を形成するものであった。これらを基に、ブロック駆動で非表示領域３１２のＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。つまり、ブロックごとに逆バイアス電圧（電流）を印加するのである。ただし、逆バイアス電圧Ｖｍは非表示領域３１２のブロックすべてに印加することに限定されるものではない。例えば、任意のブロックを複数に分割し、分割されたブロックごとに逆バイアス電圧Ｖｍを印加する構成でもよい。もちろん、ブロックごとに非表示領域３１２制御を実施し、逆バイアス電圧Ｖｍの印加制御は１画素行ずつ行ってもよい。
【０９４２】
以上のように、ブロックごとに逆バイアス電圧Ｖｍを印加するように構成することにより、図１７３などで説明した画素構成などが簡略され、制御も容易となる。特に、非表示領域３１２に逆バイアス電圧Ｖｍを印加するため、ロジックも簡単である。
【０９４３】
図２０６はブロック駆動と逆バイアス電圧駆動とを組み合わせた場合の本発明の実施例であり、図１７３の画素構成と同様である。この画素構成は、図１８８で説明したブロック駆動とを組み合わせている。なお、ブロック駆動は図１８８〜図２０５で説明したいずれの構成であっても適用できることは言うまでもない。
【０９４４】
図２０６において、点灯制御線１７９１にオフ電圧Ｖｇｈを印加することにより、該当ブロックが非表示領域３１２となる。同時に（同時に限定されるものではない。該当点灯制御線１７９１にオフ電圧Ｖｇｈが印加されている期間であれば、いずれの期間でもよい）、逆バイアス制御線２１１１にオン電圧Ｖｇｌを印加する。すると、該当ブロックのＥＬ素子１５に逆バイアス電圧Ｖｍが印加される。つまり、ロジック的には、点灯制御線１７９１の逆位相の信号を逆バイアス制御線２１１１とすればよい。
【０９４５】
同様に、図２０７は図１８９の構成に、逆バイアス駆動方式を追加した構成である。また、図２０８は図１９０の構成に、逆バイアス駆動方式を追加した構成であり、図２０９は図１９１の構成に、逆バイアス駆動方式を追加した構成である。動作は、容易であるから、あえて説明を要さないであろう。
【０９４６】
なお、先にも記載したが、逆バイアス電圧Ｖｍの印加とブロック駆動とは、完全に同期を取る必要はない。また、走査周期も完全に一致させる必要はない。
【０９４７】
以下、本発明のブロック駆動の説明を引き続き行う。図２１０は、本発明のブロック駆動方法の説明図である。以降の説明図においても、説明を容易するため、画素構成は図６で図示した画素構成として説明する。しかし、これに限定されるものではなく、図１９、図８６、図８７などの他の画素構成もよいことは言うまでもない。
【０９４８】
図６の画素構成の場合、電流プログラムを行っている画素行のスイッチング用ＴＦＴ１１ｄはオフ状態にする必要がある。つまり、選択画素行にはＥＬ素子１５がソース信号線１８から見えないよう（ソース信号線１８にＥＬ素子１５が接続されていない）に駆動する。これは、ソース信号線１８からのプログラム電流がＥＬ素子１５に流れ込むことを防止するためである。ＥＬ素子１５でプログラム電流が流れ込むと正規の電流をコンデンサ１９にプログラムできなくなるからである。
【０９４９】
したがって、ブロック駆動を実施する時は、選択画素行を含むブロックは非表示領域３１２とする必要がある。つまり、該当ブロック内の画素行が選択されている時は、このブロックは絶えず、非表示領域３１２とする。逆に、他のブロックは画像表示領域３１１でも、非表示領域３１２のいずれでもよい。フリッカを抑制するには、この選択画素行以外のブロックをオンオフ制御することにより行う。
【０９５０】
図２１０（ａ）はブロック１９８１ｂの１本の書き込み画素行８７１ａが選択されている。そのため、ブロック１９８１ｂは非点灯状態に制御されている。もし、ブロック１９８１が６画素行で構成されるのであれば、選択されたブロック１９８１は６Ｈの期間、非点灯表示に制御される。
【０９５１】
図２１０（ｂ）は図２１０（ａ）から１Ｈ後の表示状態である。選択された書き込み画素行８７１ａは１画素行シフトされている。図２１０（ａ）において、非表示領域３１２のブロックは、１９８１ｂ、１９８１ｄ、１９８１ｆ、１９８１ｈ、１９８１ｊである。図２１０（ｂ）では、非表示領域３１２のブロックは、１９８１ａ、１９８１ｂ、１９８１ｅ、１９８１ｇ、１９８１ｉとなっている。つまり、図２１０（ａ）と（ｂ）では選択された書き込み画素行８７１ａを含むブロック１９８１ｂ以外は反転（非表示領域３１２と画像表示領域３１１とが逆転）している。
【０９５２】
なお、選択画素行は１画素行に限定されるものではなく、複数本でもよい。例えば、図４５、図４６、図１２１などで説明したように、複数本の画素行を選択する方法と図２１０のブロック駆動あるいは図２０６の逆バイアス電圧駆動などと組み合わせることができる。
【０９５３】
また、図２１０では、選択画素行のスイッチング用ＴＦＴ１１ｄをオフ状態とし、ＥＬ素子１５は点灯させないとしたが、図１９のようにカレントミラー構成の場合は、ソース信号線１８とＥＬ素子１５とは接続されていない。したがって、選択画素行も表示状態としてもよい。ただし、選択画素行は、プログラム中であって、その期間の画像はみだれるので、非点灯状態に制御することが好ましい。
【０９５４】
図２１０では、非表示領域３１２と画像表示領域３１１との反転は、１Ｈ周期で行うとしたが、これに限定されるものではなく、２Ｈであったり、それ以上であったりしてもよい。また、比較的ランダムに点灯制御を行ってもよい。また、当然のことながら、非点灯のブロックに逆バイアス電圧Ｖｍを印加してもよい。
【０９５５】
なお、非表示領域３１２と画像表示領域３１１との制御は、ＲＧＢの画素で同時に行う必要はなく、Ｒ、Ｇ、Ｂで点灯制御を異ならせても良い。これは、ＦＳＣ（フレームシーケンシャルコントロール）の場合も含まれる。
【０９５６】
また、図２１０は１ブロックごとにオンオフ制御を行うとしたが、これに限定されるものではない。例えば、図２１１のように、２つのブロック（例えば、図２１１（ａ）ではブロック１９８１ｂと１９８１ｃとを非表示領域３１２としている。また、ブロック１９８１ｄと１９８１ｅとを画像表示領域３１１としている）で制御を行ってもよい。また、１Ｈ後に図２１１（ｂ）のように点灯制御を行ってもよい。図２１１（ａ）と（ｂ）では１ブロックずつずらして点灯制御を行っている。なお、図２１０、図２１１などでは図示を容易にするため、ブロック１９８１の数を非常に少なくしている。以上の事項は他の実施例においても同様である。
【０９５７】
図２１２はブロックの点灯制御により、表示画面２１に明るさ分布を形成する方法である。説明を容易にするため、図２１２（ａ）を１Ｈ目の状態とし、図２１２（ｂ）を図２１２（ａ）の次の１Ｈ後であるとして説明する。もちろん、図２１２（ａ）と（ｂ）は所定期間はなれた状態であればよい。
【０９５８】
明るさ分布を構成するには、ガウス分布が例示される。つまり、表示画面の中央部を明るくし、周辺部を暗くすることにより、視覚的には明るくし、消費電力を低減する手法である。本発明では、画面の左右方向は、映像信号の変調により、データ自身を変更して明るさ分布を形成する。例えば、１画素行のラインメモリを搭載し、このメモリに演算に必要な係数を保持させておく。例えば、画面の端が中央部に比較して５０％であれば、５０％に相当する係数を保持させておく。以下、ラインメモリには中央部が１００％になるように、かつガウス分布を満たすように係数を保持させておく。印加された画像データはこのラインメモリの係数と演算され、演算された結果が、各ソース信号線に印加される。
【０９５９】
なお、画面の縦方向にも非表示領域３１２をオンオフできるように、画素構成すれば、画面の左右方向は、映像信号の変調によりデータ自身が変更され、そのために明るさ分布を形成する必要がなくなる。例えば、１画素列のスイッチング用ＴＦＴ１１ｄをオンオフ制御できるように信号線を形成すればよい。つまり、スイッチング用ＴＦＴ１１ｄを表示画面でマトリックス状に制御できるようにすればよいのである。
【０９６０】
また、ガウス分布とは一実施例である。つまり、表示画面２１の中央部近傍を明るくする輝度の分布状態を発生するものである。したがって、ガウス分布に限定されるものではなく、サインカーブ状の明るさ分布であったり、円錐状の明るさ分布であったりしてもよい。また、本発明はスイッチング用ＴＦＴ１１ｄなどを制御して明るさ分布を発生させるものであるから、表示画面２１の中央部を明るくするということに限定されるものではない。例えば、表示画面の中央部が最も暗い状態であってもよいし、表示画面の上部が最も明るい状態でもよい。これらの明るさ分布状態もスイッチング用ＴＦＴ１１ｄなどを制御することにより、容易に実現することができる。単に、ゲート信号線１７ｂの制御タイミング、オン時間を調整（変化）させることにより実現できるからである。
【０９６１】
また、画像の種類にあわせて、明るさの分布状態をユーザーが自由に、あるいは自動的に変更することができる。例えば、パーシャル表示の時は、パーシャル表示位置を特に明るく表示することができる。また、任意の表示部分の色を容易に変化させたり、屋外で必要な部分のみが明るく見えるように表示したりすることができる。
【０９６２】
また、明るさはＲ、Ｇ、Ｂの３原色を同時に、かつ同一位置に変化させて発生させる（白色が移動する）ことに限定されるものではない。例えば、Ｒのみの最大輝度位置を移動させることもできる。以上のように、各色の最大輝度（最小輝度）位置を変化させることにより表示画面２１での色模様を発生させることができる。
【０９６３】
表示画面２１の上下方向における明るさの分布の形成は、ブロック１９８１のオンオフ制御により実現する。つまり、表示画面の中央部のブロック１９８１のオフ回数を少なくし、表示画面の上または下はオフ回数を多くする。オフ回数が多いほど表示画面は暗くなり、少なくなるほど明るくなる。このオンオフを制御することにより、表示画面の上下方向にガウス分布を形成できる。したがって、表示画面の左右方向は映像データの演算（もしくはアナログ変調で振幅値を変調する場合もあるであろう）などにより、明るさを調整（制御）し、表示画面の上下方向はブロック１９８１のオンオフ制御により、表示画面の明るさ調整（制御）を行う。
【０９６４】
なお、図２１２などにおいて、ブロック１９８１のオンオフ制御により、明るさ分布を形成するとしたがこれに限定されるものではない。ブロック１９８１に限らず、画素行ごとにオンオフ制御することによって明るさ分布を形成できることは言うまでもない。また、複数画素行ごとにオンオフ制御することでも実現できる。つまり、ブロック１９８１でオンオフ制御するというのは、複数の画素行の集まりとしてオンオフ制御しているに過ぎない。したがって、図２１２などは、本発明の技術的範囲の限定された１つの実施例である。
【０９６５】
図２１２（ａ）での非表示領域３１２はブロック１９８１ｂ、１９８１ｄ、１９８１ｈ、１９８１ｊである。図２１２（ｂ）での非表示領域３１２はブロック１９８１ａ、１９８１ｃ、１９８１ｉ、１９８１ｋである。したがって、中央部のブロック１９８１ｅ、１９８１ｆ、１９８１ｇは図２１２（ａ）、（ｂ）ともに点灯している。したがって、中央部は明るくなる。
【０９６６】
一方、図２１２（ａ）では、ブロック１９８１ａ、１９８１ｃ、１９８１ｉ、１９８１ｋは画像表示領域３１１であるが、図２１２（ｂ）では逆に非表示領域３１２となっている。したがって、表示画像の上下部は暗くなる。
【０９６７】
以上のことから、ブロック１９８１ごとにオンオフ制御することにより、表示画像に明るさ分布を形成できる。なお、図２１２において、中央部のブロック１９８１ｅ、１９８１ｆ、１９８１ｇは図２１２（ａ）、（ｂ）ともに点灯しているが、次の１Ｈで非点灯状態とするなどの制御を行うことにより、自由に明るさの制御を実現でき、また、フリッカの発生も抑制できる。
【０９６８】
図２１２では、ブロック１９８１の幅はすべて同一であった。しかし、視覚的には、表示画面２１の中央部を細かくし周辺部を荒くしてもよく、例えば、図２１３のように実施する。これは、人間の視覚による解像度は、画面の中央部が高いことによる。
【０９６９】
図２１３において、オンオフ制御は、図２１３（ａ）と（ｂ）とを交互に行う。そして、表示画面２１の中央部のブロック１９８１ｆ〜１９８１ｎでは細かいブロック単位（１単位）でオンオフ制御を行い、前記中央部の上下は２ブロック単位でオンオフ制御を行い、表示画面の上下は３ブロック単位でオンオフ制御を行う。なお、書き込み画素行８７１ａのオフ制御は図１７７で説明した方法で行い、非表示領域３１２とする。
【０９７０】
図２１３は点灯ブロック１９８１の幅を変化させることにより、表示画面の中央部でオンオフ制御を行い、視覚的にあわせた表示を実現するものであったが、図２１４は複数単位周期でオンオフさせる回数を制御することにより、表示画面のガウス分布を実現するものである。図２１４は６周期（図２１４（ａ）→（ｂ）→（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ａ）→（ｂ）→（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ａ））で表示画面の明るさ分布を形成するものである。もちろん、６周期に限定されるものではなく、２周期や、８周期以上であってもよい。また、周期の単位は、１Ｈ、１Ｆ、あるいは、他のクロックに同期させればよい。なお、図２１４においても、表示画面の左右方向へのガウス分布は、映像信号などで行う。このことは図２１０などで説明をしているので省略する。また、以上の事項は他の本発明にも適用される。
【０９７１】
図２１４でわかるように、図２１４（ｂ）、（ｅ）で表示画面の中央部に画像表示領域３１１を発生させ、図２１４（ｃ）、（ｆ）でも、表示画面の中央付近に画像表示領域を多く発生させている。このように制御することにより、表示画面の中央部が明るくなる。したがって、良好なガウス分布を発生させることができる。
【０９７２】
図２１５は、ガウス分布を発生させるものではなく、複数の期間で点灯ブロック１９８１の位置を変化させることにより、フリッカの発生を抑制するものである。図２１５（ａ）では、２ブロックごとに非表示領域３１２を発生させ、次のブロックの図２１５（ｂ）では、３ブロックごとに非表示領域３１２を発生させている。また、次のブロックの図２１５（ｃ）では、４ブロックごとに非表示領域３１２を発生させている。以上のように、非表示領域３１２もしくは画像表示領域３１１の位置を複数の周期で変化させることにより、フリッカの発生を抑制できる。また、図２１３、図２１４で説明した方法を組み合わせることにより、ガウス分布も発生できる。
【０９７３】
なお、以上の実施例は、図２１６に図示するようにブロック１９８１単位で点灯位置を変化させるものであった。しかし、本発明はこれに限定されるものではない。例えば、図２１７に図示するように、１／２ブロックずつ点灯位置を変化させてもよい。つまり、以上の実施例は、ブロック単位でオンオフ制御することを主として説明したがこれに限定されるものではない。ガウス分布の発生、フリッカの抑制は、ブロック１９８１単位でなくとも実現できるからである。以前に説明したように、１画素行単位で非点灯制御を実施すればよい。もちろん、複数画素行単位で非点灯制御あるいは点灯制御を実施すればよい。
【０９７４】
また、画素行に限定されるものではなく、画素列でオンオフ処理を実施してもよく、また、画素行と画素列の両方でオンオフ処理を実施してもよい。また、オンオフする画素行などは順次処理をすることに限定されるものではなく、ランダム処理を実施してもよい。ランダムに画素行（画素列）をオンオフ制御することにより、表示画面２１を見えにくくしたり、フリッカを発生させたりすることもできる。また、特定画素行（画素列）を常時、非表示領域３１２にすることもできる。また、画面全体あるいは一部を低フレームレートでオンオフ表示（非表示領域３１２と画像表示領域３１１を交互に繰り返す）することにより、画面をフラッシングさせたりすることもできる。これらは画像のスクランブル処理あるいは特殊効果処理として応用できる。
【０９７５】
ただし、以上の表示状態は、ブロック１９８１単位で制御を行うことにより、回路構成が容易になり、パネル構成、画素構成も容易となることは言うまでもない。
【０９７６】
図２１８に図示するように、画像表示領域３１１を表示画面２１の上から下へ走査することにより画像を表示する（（ａ）→（ｂ）→（ｃ）→（ｄ）→（ｅ）→（ａ）→（ｂ）→（ｃ）→）。この時、走査クロックを制御することにより、表示画面の上下方向に明るさ分布（ガウス分布など）を実現できる。
【０９７７】
図２１８では（ｃ）の表示状態で、画像表示領域３１１が走査されるときは、画像表示領域３１１の走査速度を遅くする。（ａ）、（ｅ）の部分に画像表示領域３１１が走査されるときは、画像表示領域３１１の走査速度を速くする。（ｂ）、（ｄ）の部分に画像表示領域３１１が走査されるときには、画像表示領域３１１の走査速度は（ａ）と（ｃ）の中間の速度にする。走査速度は図２１などで説明したゲートドライバ１２のシフトレジスタ２２に印加するＣＬＫ＊を制御することにより実現できる。また、図１８７などで説明した点灯制御線１７９１を制御することにより実現できる。
【０９７８】
以上のように、画像表示領域３１１を制御することにより、表示画面２１の中央部が最も高輝度となり、画面の上下部分が最も暗くなる。したがって、表示画面２１の上下方向にガウス分布などを形成できる。もちろん、画素列方向に制御して、画面の左右方向にガウス分布などを形成してもよい。また、映像信号の演算処理でも実現できる。
【０９７９】
なお、図２１８では、画像表示領域３１１の走査スピードを画面位置で変化させることにより、表示画面にガウス分布などの輝度分布を形成するとしたが、この技術的思想はＥＬ表示装置に限定されるものではない。例えば、ＬＥＤ表示装置でも適用できることは明らかである。また、自己発光型の表示パネル（表示装置）に限定されるものではない。例えば、液晶表示装置でも適用することができる。
【０９８０】
液晶表示装置では、バックライトを改良して実現する。バックライトは、画素行方向に沿ってストライプ状の発光領域が複数配置されたものを用いる。例えば、ストライプ状の白色ＥＬ素子が画素行方向に沿って、少なくとも１０本以上形成されたものを用いる。このストライプ状の発光素子を上から順に点灯していけばよい。つまり、ストライプ状のＥＬ素子を点灯させるときに、表示画面２１の中央部に該当するストライプ状ＥＬ素子１５の点灯時間を長くすると、バックライトの発光状態を図２１８の状態にすることができる。
【０９８１】
したがって、液晶表示装置では、そのもの自身では点灯表示状態を図２１８のようにすることはできないが、バックライトの点灯領域を走査状態とすることにより、図２１８で説明した画像表示を実現できる。以上の事項は図２２１、図２２２、図２２３、図２１０などにおいても適用できることは言うまでもない。
【０９８２】
図２１９はゲート信号線１７ａの駆動波形を図示している。なお、説明を容易にするため、ＭＣＬＫの周期は１Ｈ（１水平走査期間）としている。しかし、これに限定されるものではない。１Ｈよりももっと高速のクロックを用いることにより柔軟性のある制御を実現できる。
【０９８３】
図２１９の‘ａ’で示す部分が図２１８（ａ）の表示状態に該当する。同様に、図２１９の‘ｂ’で示す部分が図２１８（ｂ）の表示状態に該当し、図２１９の‘ｃ’で示す部分が図２１８（ｃ）の表示状態に該当する。また、図２１９の‘ｄ’で示す部分が図２１８（ｄ）の表示状態に該当し、図２１９の‘ｅ’で示す部分が図２１８（ｅ）の表示状態に該当する。
【０９８４】
なお、画素構成は図６の構成を例示して説明をする。したがって、ゲート信号線１７ａにオン電圧Ｖｇｌが印加された時に、該当画素行が選択される。しかし、本発明の実施例は、図６の画素構成に限定されるものではなく、図１９などのカレントミラー構成、図８６、図８７などの電圧プログラムの画素構成にも適用できる。
【０９８５】
図２１９に図示するように、‘ａ’、‘ｅ’の部分は１Ｈ幅のクロックで画素行がシフトされる。‘ｂ’、‘ｄ’の部分は２Ｈ幅のクロックで画素行がシフトされる。また、‘ｃ’の部分は３Ｈ幅のクロックで画素行がシフトされる。したがって、‘ｃ’の部分は‘ａ’の部分に比較して３倍、画素行のシフト動作が遅い。つまり、‘ｃ’の部分は‘ａ’の部分に比較して３倍明るくなる。そのため、表示画面の中央部が最も明るくなり、上下部を最も暗くすることができる。
【０９８６】
図２１９では、表示画面の中央部において、シフトレジスタ２２のデータ転送を３クロックとした。また、表示画面の上下部において、シフトレジスタ２２のデータ転送を１クロックとした。また、表示画面の上下部と中央部において、シフトレジスタ２２のデータ転送を２クロックとした。しかし、図２１９のように、クロックの切り替えが３段階であると、切り替えの境目がくっきりと明るさの差で表示される。したがって、境目が見えないように、実際はデータの転送クロックの差を小さくするとともに、変化するクロック数を多様にすることが好ましい。つまり、図２１９は説明のための図である。
【０９８７】
例えば、表示画面の中央部において、シフトレジスタ２２のデータ転送を５クロックとし、表示画面の上下部において、シフトレジスタ２２のデータ転送を３クロックとし、表示画面の上下部と中央部において、シフトレジスタ２２のデータ転送を４クロックとする。
【０９８８】
また、表示画面を９分割の領域以上とし、表示画面の上から第１領域、第２領域、第３領域、・・・・・第９領域とすれば、中央部の第５領域を、シフトレジスタ２２のデータ転送を１５クロックとし、第１領域、第９領域を、シフトレジスタ２２のデータ転送を１１クロックとする。第２領域、第８領域を、シフトレジスタ２２のデータ転送を１２クロックとする。第３領域、第７領域を、シフトレジスタ２２のデータ転送を１３クロックとする。第４領域、第６領域を、シフトレジスタ２２のデータ転送を１４クロックとする。以上のように、表示画面を分割してそれぞれ最適にオンオフ制御すれば、明るさの境目は目立たない。
【０９８９】
また、図２２０の方法も表示画面の明るさの境目が見えなくすることに対して有効である。図２２０では、表示画面２１の中央部領域のゲート信号線１７ａの信号波形を図示している。
【０９９０】
図２２０でわかるように、各フィールド（フレーム）（Ｆ）で表示位置に対する３クロックのシフト開始タイミングを変化させている。図２２０では説明を容易にするために、１Ｆから４Ｆでは１クロックずつ開始位置をシフトしている。現実には、各Ｆごとに１クロックずつシフトするものではなく、あるＦでは１クロック分シフトするが、他のＦではシフトしないなどの処理を行う。また、３クロックのシフトを実施する回数は各Ｆごとで変化させる。
【０９９１】
例えば、１Ｆ目は、表示画面の中央部の３クロックの開始位置が、画素行（９０）（９０画素行目）から開始されるとし、３クロックでシフトレジスタが転送される範囲を２０画素行とする。２Ｆ目は、表示画面の中央部の３クロックの開始位置が、画素行（９２）から開始されるとし、３クロックでシフトレジスタが転送される範囲を１６画素行とする。また、３Ｆ目は、表示画面の中央部の３クロックの開始位置が、画素行（９４）から開始されるとし、３クロックでシフトレジスタが転送される範囲を１２画素行とする。さらに、４Ｆ目は、表示画面の中央部の３クロックの開始位置が、画素行（９６）から開始されるとし、３クロックでシフトレジスタが転送される範囲を８画素行とする。以上のように処理を行うことにより、中央部が最も明るく、表示画面の上部の表示輝度から、この中央部の表示輝度に変化する境目を目立ちにくくすることができる。
【０９９２】
なお、シフトの開始位置はループ状に処理を行う。例えば、図２２０では１Ｆ→２Ｆ→３Ｆ→４Ｆ→１Ｆ→２Ｆ・・・・と繰り返す。また、図２２０では表示画面の中央部は３クロック周期で画素行をシフトするとしたがこれに限定されるものではなく、図２１９で説明したように、輝度分布がなめらかに変化するようにクロック数、表示領域を調整することは言うまでもない。
【０９９３】
図２１９と図２２０を組み合わせることによりさらに、画面表示の明るさ分布処理が目立たず、良好な表示を実現できることは言うまでもない。
【０９９４】
図２１９、図２２０で説明した駆動方法は、表示画面２１に輝度分布を意識的に形成するものであったが、この技術的概念は、他の画像表示にも応用できる。
【０９９５】
図２２１は表示画面２１に２つの輝度部分を形成（表示）したものである。図２２１において、画像表示領域３１１ａは画像表示領域３１１ｂよりも明るく表示していることを示している。図２２１（ａ）ではメモ１の画像表示領域３１１ａを他の画像表示領域３１１ｂよりも明るくする。画像表示領域３１１ａを画像表示領域３１１ｂよりも明るく表示することは、図２１８などで説明した方法で容易に構成できる。また、各部の表示領域を選択する回数を制御すればよいのであるから容易に他の方法でも実現できる。
【０９９６】
図２２１では、ユーザーが選択する領域を明るく（もしくは暗く）表示することにより、表示装置の使い勝手を良好なものとしている。もちろん、選択した画像表示領域３１１の色を変化させたりすることも好ましい。図２２１の表示方法はメニュー選択画面などに適用することが好ましい。ユーザーの操作で画面表示を切り替えることができ、操作性が向上するからである。また、マイコンなどの制御により、自動的に図２２１の画面表示状態となるように構成してもよい。また、屋外では外光が強く、表示画像が見えなくなるので、特に必要な部分のみを強く点灯するように（画像表示領域３１１ａ）制御を行っても良い。例えば、外光の明るさを検出し、その検出した外光の強さが一定値以上の場合において、ユーザーが電源スイッチを押して表示画面２１を表示した場合などである。
【０９９７】
また、図２２２（ａ）に図示するように、強く点灯する画像表示領域３１１ａを表示画面２１の複数箇所に設けたり、点滅させてもよい。点滅させるとは、図２２２（ａ）において、画像表示領域３１１ａを０．５秒サイクルでオンオフさせたり、低輝度と高輝度を交互に表示させたりすることである。
【０９９８】
また、図２２２（ｂ）に図示するように、高輝度画像表示領域３１１ａ、低輝度画像表示領域３１１ｂ、非表示領域３１２とを組み合わせて画像表示を行っても良い。
【０９９９】
図２２３は表示画面２１のスクロール効果を持たせたものである。図１９０（ａ）では、表示画面２１の中央部まで、高輝度画像表示領域３１１ａとしており、図１９０（ｂ）が表示画面２１の下端近傍まで、高輝度画像表示領域３１１ａとしている。
【１０００】
また、表示画面２１全体を同時に低輝度表示することも可能であることは言うまでもない。本発明は点灯制御線１７９１あるいはゲート信号線１７ｂを制御してＥＬ素子１５に流れる電流をオンオフさせることにより表示画面２１の輝度を調整（制御）する。したがって、ソースドライバ１４から出力する画像データは変化しないので、表示画像のコントラスト、ガンマカーブは、表示画像の輝度によらず一定値が保たれることにも特徴がある。そのため、表示画面２１全体を同時に低輝度表示しても、階調特性はそのまま保たれる（例えば、６４階調表示をしている場合は、表示画面の輝度が１／２となっても、６４階調が保たれる）。
【１００１】
図２２３に図示するように、最初に表示画面２１全体を低輝度画像表示領域３１１ｂとしておき（低輝度表示としておき）、表示画面を書き換えるという効果を発揮させるために、表示画面２１の上から、下方向に高輝度画像表示領域３１１ａとしていく（高輝度表示としていく）。したがって、図２２３の矢印方向に高輝度表示を行っていくことにより、１表示画面２１が書き換えられる。そして、一定時間の間、高輝度表示を連続させると、低消費電力化の観点から、表示画面２１全体を低輝度表示にする。
【１００２】
なお、有機ＥＬ表示パネルでは、白ラスター表示で、大きな電力を必要とする。この白ラスター表示用の電源回路を設けると電源回路が非常に大きくなる。一方で、通常のキャラクタ表示では、白ラスター表示の１／５〜１／３の電力しか冗費しない。したがって、白ラスター表示の対応ができるように電源の出力電流を保有することは経済的あるいは、システムサイズの観点から好ましくない。
【１００３】
この課題に対処するため、本発明では、一定値以上の電力を消費される画像（例えば、白ラスター表示など）を表示する場合は、画像の輝度を低下させて表示するように構成している。例えば、白ラスターで１００ｍＡの電流が流れる場合は、１／２の５０ｍＡの電流となるように画像データを処理する。つまり、入力画像のデータの総和を求め、総和が一定値以上となる場合は、画像データに演算処理を行って、保有する電源電力で表示可能なように画像データの値を小さくするのである。
【１００４】
もちろん、画像データの値を小さくすることに限定されるものではなく、図１８７、図２１８、図２２２などで説明した非点灯制御を行うことにより、表示画面２１全体の輝度を低減することができる。もちろん、画像表示部のみの輝度を低減し、アンテナ表示、時計表示などのアイコン部分は従来の輝度（そのままの輝度）を保つように制御することもできることは言うまでもない。
【１００５】
なお、以上の実施例は、画像表示領域３１１もしくは非表示領域３１２を表示画面の上下方向に走査することにより、画像表示を行うか、異なる輝度表示領域を形成（表示）するとして説明をした。しかし、本発明はこれに限定されるものではない。例えば、図２２１などにおいて、表示画面２１の各部分を選択する回数を制御すれば明るさ分布を形成できる。つまり、図２２１において、表示画面２１を表示するフレームレートが６０Ｈｚの時、画像表示領域３１１ｂを２５回選択し、画像表示領域３１１ａを５０回選択するように制御すれば、画像表示領域３１１ａは画像表示領域３１１ｂの２倍の輝度で表示できる。同様に、図２２３（ｂ）において、表示画面２１を表示するフレームレートが６０Ｈｚの時、画像表示領域３１１ｂを２５回選択し、画像表示領域３１１ａを５０回選択し、非表示領域３１２を全く選択しないように制御すれば、画像表示領域３１１ａは画像表示領域３１１ｂの２倍の輝度で表示でき、３１２の非表示領域を黒表示にすることができる。
【１００６】
なお、以上説明した事項は、図２０５などで説明したブロック駆動あるいは図２０６で説明した逆バイアス電圧駆動にも適用できることは言うまでもない。また、ブロック駆動において、各ブロックを構成する画素行の本数は１つの文字列を表現する本数にすることが好ましい。例えば、１文字が１６×１６ドットで構成されるのであれば、１６画素行を１つのブロックとする。また、１文字が２４×２４ドットで構成されるのであれば、２４画素行を１つのブロックとする。このように、文字を構成する縦方向のドット数をブロック数とを一致させることにより、文字を表示する行ごとに画像表示領域３１１、非表示領域３１２を制御することができる。
【１００７】
（実施の形態１２）
図６３の表示方法のように、奇数画素行と偶数画素行（もしくは複数画素行ごと）を所定フィールド（フレーム）ごとに切り替える表示方法は、立体画像表示装置もしくは方法に適用することができる。以下、本発明の立体表示装置について図２２４、図２２５を参照しながら説明をする。
【１００８】
まず、本発明の表示方法は基本的に画素行単位（画素行の方向）に画像表示領域３１１と非表示領域３１２を構成するものである。したがって、図６３のように表示する場合は縦横を変換する必要があるが、この変換は容易である。メモリに蓄積された画像データを行と列を入れ替えればよいからである。縦横を変換すれば図２２４（ａ１）の表示状態となる。つまり、表示パネルの走査方向はＡに示す矢印方向となるが、画像は図２２４（ａ１）に示すように、紙面上が画面上となり、紙面下が画面下となる。したがって、表示パネルの使用者にはあたかも画面上から下に走査しているように見える。
【１００９】
表示パネルの表示画面２１は左から奇数画素列（行）に右目の画像を表示し、偶数画素列（行）に左目の画像を表示する。画像表示は表示パネルと同期する観察用眼鏡８５２と同期させる。観察用眼鏡８５２はシャッタ８５１として機能する２つの液晶パネルを具備している。
【１０１０】
第１フィールド（第１フレーム）では図２２４（ａ１）に示すように、左から奇数番目の画素列（実際は奇数番目の画素行）が画像表示領域３１１となり、左から偶数番目の画素列（実際は偶数番目の画素行）が非表示領域３１２となる。図２２４（ａ１）の表示状態と同期して、観察用眼鏡８５２の左目用のシャッタ８５１Ｌが閉じ、観察用眼鏡８５２の右目用のシャッタ８５１Ｒが開く。したがって、観察者は右目だけで、図２２４（ａ１）の画像を見ることになる。
【１０１１】
第１フィールド（第１フレーム）の次の第２フィールド（第２フレーム）では図２２４（ａ２）に示すように、左から偶数番目の画素列（実際は偶数番目の画素行）が画像表示領域３１１となり、左から奇数番目の画素列（実際は奇数番目の画素行）が非表示領域３１２となる。図２２４（ａ２）の表示状態と同期して、観察用眼鏡８５２の右目用のシャッタ８５１Ｒが閉じ、観察用眼鏡８５２の左目用のシャッタ８５１Ｌが開く。したがって、観察者は左目だけで、図２２４（ａ２）の画像を見ることになる。
【１０１２】
以上の動作を交互に繰り返すことにより、観察者が使用する眼鏡型のシャッタ８５１と画像表示状態とが同期して交互に観察者に見えるようにすることにより立体画像表示を実現できる。
【１０１３】
シャッタ８５１を用いずに立体画像表示を実現するためには、図２２５に図示したように表示パネルの光出射側にプリズム８６１を配置すればよい。プリズム８６１のＡ部をある表示タイミングにおける画像表示領域３１１に対応するように配置し、プリズム８６１のＢ部を前述の表示タイミングにおける非表示領域３１２に対応するように配置する。このように、プリズム８６１を配置することにより、奇数画素行の画像が観察者の右目に入射するようにし、偶数画素行の画像が観察者の左目に入射するように構成することができる。なお、プリズム８６１と表示パネル間にはエチレングリコールなどの光結合材８６２を配置し、オプティカルカップリングさせておく。
【１０１４】
なお、図２２４において切り替え手段８５２は眼鏡としたがこれに限定されるものではない。観察者の右目に入射する光と左目に入射する光とを制御できるものであればいずれのものでもよい。例えば、ゴーグルタイプのものが例示される。また、切り替え手段８５２と表示パネルとが一体となったもの（ヘッドマウントディスプレイ）が例示される。また、シャッタ８５１は液晶表示パネルに限定されるものではなく、カメラのシャッタ、回転フィルタのようにメカニカルなものでもよい。また、ポリゴンミラーを組み込んだもの、ＰＬＺＴを用いたシャッタ、エレクトロルミネッセンスを応用したシャッタなども例示される。
【１０１５】
以上のように、１つの表示パネルの表示画像を図６３の表示方法を用いることにより立体表示を実現できる。なお、図２２４、図２２５の装置または方法は、複数画素行（列）ごと、あるいは奇数画素行（列）と偶数画素行（列）ごとに異なる画像を表示するというものであり、その用途は立体表示のみに限定されるものではない。例えば、単に２つの画像を重ね合わせて表示するという用途に用いてもよい。なお、本発明のＥＬ表示装置を用い、本発明の駆動方法を実施することが特に有効であることは言うまでもない。
【１０１６】
なお、各画素を駆動する素子はＴＦＴ１１としたがこれに限定されるものではない。例えば、薄膜ダイオード（ＴＦＤ）の組み合わせにより、画素１６を構成でき、このダイオードの一方の端子電圧レベルを操作することにより、ＥＬ素子１５に流す電流を間欠動作させることができる。この構成では、必要に応じてカソード電極を横ストライプ状に加工（形成）する。その他、バリスタ、サイリスタなどのスイッチング素子でも同様である。
【１０１７】
例えば、図６の変換用ＴＦＴ１１ａにおける駆動用ＴＦＴを例にすれば、図２２６（ａ）に図示するように、ＮチャンネルまたはＰチャンネルのバイポーラトランジスタでもよい。また、図２２６（ｂ）に図示するように、ＮチャンネルまたはＰチャンネルのＭＯＳトランジスタでもよい。さらに、図２２６（ｃ）に図示するように、ホトトランジスタあるいはホトダイオードでもよく、図２２６（ｄ）に図示するように、サイリスタ素子などでもよい。このことは、他の画素を構成するスイッチング素子にも適用できるということを意味する。
【１０１８】
また、ＴＦＴ素子はＰチャンネルでもＮチャンネルのいずれでも用いることができる。また、ＥＬ素子１５の位置は図６または図１９のような位置に限定されるものではない。例えば、図１８５（ａ）は図６の変換用ＴＦＴ１１ａとＥＬ素子１５との接続状態を抜き出したものである。この変形として図１８５（ｂ）の構成も例示される。また、駆動用ＴＦＴをＮチャンネルとした図１８５（ｃ）、（ｄ）の構成も例示される。これらの事項は変換用ＴＦＴ１１ａについてだけでなく、他の画素を構成するスイッチング素子（例えば、図６ではＴＦＴ１１ｂ、１１ｃ、１１ｄなど）についても同様である。また、ゲートドライバ１２、ソースドライバ１４を構成する素子に対しても同様に適用される。
【１０１９】
また、ＴＦＴなどのスイッチング素子は低温多結晶Ｓｉ−ＴＦＴで形成されることが望ましいが、アモルファスシリコンＴＦＴでもよい。特に、ＥＬ素子１５に流す電流が１μＡ以下の場合は、アモルファスシリコン技術で形成した方が特性上十分である。また、ゲートドライバ回路、ソースドライバ回路などもアモルファスシリコン技術による素子で形成してもよい。
【１０２０】
また、図２１、図６６、図６７、図６９などのゲートドライバ１２の構成についてもこれに限定されるものではなく（図２１などはＳＴ信号を順次クロックに同期してシフト動作（シリアル処理）する構成である）、例えば、各ゲート信号線のオンオフ状態を一度に決定するパラレル入力であってもよい（すべてのゲート信号線のオンオフフロジックがコントローラかゲート信号線１７の本数分、一度に出力され決定される構成など）。
【１０２１】
図２２７は有機ＥＬモジュールの構成図である。プリント基板１０３にはコントロールＩＣ１０１と電源ＩＣ１０２が実装されている。プリント基板１０３とアレイ基板４９とはフレキシブル基板１０４で電気的に接続される。このフレキシブル基板１０４を介して電源電圧、電流、制御信号、映像データがアレイ基板４９のソースドライバ１４およびゲートドライバ１２に供給される。
【１０２２】
この際問題となるのは、ゲートドライバ１２の制御信号である。ゲートドライバ１２には少なくとも５Ｖ以上の振幅の制御信号を印加する必要がある。しかし、コントロールＩＣ１０１の電源電圧は２．５Ｖあるいは３．３Ｖであるため、コントロールＩＣ１０１から直接ゲートドライバ１２に制御信号を印加することができない。
【１０２３】
この課題に対して、本発明は高い電圧で駆動される電源ＩＣ１０２からゲートドライバ１２の制御信号を印加する。電源ＩＣ１０２はゲートドライバ１２の動作電圧も発生させるので、当然ながらゲートドライバ１２に最適な振幅の制御信号を発生させることができる。
【１０２４】
図２２８ではゲートドライバ１２の制御信号をコントロールＩＣ１０１で発生させ、ソースドライバ１４で一旦レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は５〜８Ｖであるから、コントロールＩＣ１０１から出力された３．３Ｖ振幅の制御信号を、ゲートドライバ１２が受け取れる５Ｖ振幅に変換することができる。
【１０２５】
図２２９、図１６４は本発明の表示モジュール装置の説明図である。図２２９はソースドライバ１４内に内蔵表示メモリ１５１を持たせた構成である。内蔵表示メモリは８色表示（各色１ビット）、２５６色表示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４ビット）の容量を有する。この８色、２５６色または４０９６色表示で、かつ静止画の時は、ソースドライバ１４内に配置されたドライバコントローラはこの内蔵表示メモリ１５１の画像データを読み出すので、超低消費電力化を実現できる。もちろん、内蔵表示メモリ１５１は２６万色以上の多色の表示メモリであってもよい。また、動画の時も内蔵表示メモリ１５１の画像データを用いてもよい。
【１０２６】
内蔵表示メモリ１５１の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理などを行うことにより、２６万色表示データを４０９６色などに変換することができ、さらに内蔵表示メモリ１５１の容量を小さくすることができる。誤差拡散処理などは誤差拡散コントローラ１４１で行うことができる。また、ディザ処理を行った後、さらに誤差拡散処理を行ってもよい。以上の事項は、逆誤差拡散処理にも適用される。
【１０２７】
なお、図２２９などにおいて、１４をソースドライバと記載したが、単なるドライバだけでなく、電源ＩＣ１０２、バッファ回路１５４（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵表示メモリ１５１からの入力を処理してソース信号線に電圧あるいは電流を出力する様々な機能あるいは回路が構成されたものである。これらの事項は、本発明の他の実施例でも同様である。
【１０２８】
なお、図２２９などで説明する構成は、図２３〜図２７、図２９、図３２、図３１などで説明する３辺フリー構成あるいはその他の構成、駆動方法などにも適用できることは言うまでもない。
【１０２９】
図２３０はＥＬ素子１５を湿度から保護するための保護カバーを封止フタ４１とした構成例であり、また、携帯電話などの保護カバーと兼用してもよい。保護カバーとは、表示パネルの前面を保護するために配置された透明板である。もしくは、反射型の液晶表示パネルでは、フロントライトが保護カバーとなっている。そして、封止フタ４１には円偏光板７４が取り付けられている。なお、円偏光板７４は薄膜、または封止フタ４１などに樹脂を塗布し、この樹脂を延伸することにより形成してもよい。
【１０３０】
そして、携帯電話などの筐体１９３にＥＬ素子のアレイ基板４９が取り付けられている（ＥＬ表示パネルが取り付けられている）。封止フタ４１内にゲートドライバ１２（あるいはソースドライバ１４）が配置されている。ゲートドライバ１２（あるいはソースドライバ１４）も、封止フタ４１で保護されている。以上のように形成
（構成）することで、保護カバーを省略することができ、表示パネルモジュールとしての全体の厚みを薄くすることができる。
【１０３１】
また、図２でも説明したように、有機ＥＬパネルはカソード電極（もしくはアノード電極）として反射膜４６を形成する必要がある。この電極はアルミなどで形成する。そのため、反射率は８５％以上と良好である。
【１０３２】
図２３１は、この反射膜４６をミラーとして使用できるように構成した携帯電話である。通常の使用状態では図２３２に図示するように使用する（もしくは図２３３を参照のこと）。表示パネル２０４６をミラーとして使用する際には、表示パネル２０４６を右または左の支点（図示せず）を中心としてひっくり返し、裏面ミラー２０４５を使用する。
【１０３３】
ただし、以上の実施例は、ＥＬ表示パネルの裏面に形成された反射膜をミラーとして使用するものである。したがって、ミラーとして使用する対象は、携帯電話に限定されるものではなく、テレビ、モニター、ＰＤＡでもよい。また、表示パネルの裏面にミラーを形成するものである。したがって、カソードに限定されるものではなく、別途、表示パネルの裏面にミラーを形成した構成でもよい。例えば、反射型の液晶表示パネルでは、裏面を使用していないので、この裏面にアルミあるいは銀を蒸着し、ミラーを形成してもよい。この場合、アルミあるいは銀が腐食することを防止するため、表面にＳｉＯ2などの無機薄膜を形成することが好ましい。また、ＵＶ樹脂などでも保護してもよい。
【１０３４】
なお、図２３１において、２０４１は受信した音声を聞こえるようにするスピーカーであり、２０４４は、使用者の音声を入力するためのマイクである。また、図５５で説明したように、表示モード切り替えスイッチ４６５を配置しておくことが好ましい。また、さらに、図５４などで説明した画面の明るさを切り替える機能を実現する切り替えスイッチを形成（配置）することが好ましい。
【１０３５】
フレームレートはパネルモジュールの消費電力と関係する。つまり、フレームレートを高くすればほぼ比例して消費電力は増大する。携帯電話などは待ち受け時間を長くするなどの観点から消費電力の低減を図る必要がある。一方、表示色を多くする（階調数を多くする）ためにはソースドライバ１４などの駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。
【１０３６】
一般的に、携帯電話などの情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはＥＬ素子に印加する電圧（電流）波形の変化が多くなるなどの理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対して、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示する。
【１０３７】
図２３２で説明した本発明の携帯電話では図示していないが、筐体の裏側にＣＣＤカメラを備えている。ＣＣＤカメラで撮影した画像およびデータは即時に表示パネルの表示画面２１に表示できる。ＣＣＤカメラの画像データは２４ビット（１６７０万色）、１８ビット（２６万色）、１６ビット（６．５万色）、１２ビット（４０９６色）、８ビット（２５６色）をキー入力で切り替えることができる。
【１０３８】
表示データが１２ビット以上の時は、誤差拡散処理を行って表示する。つまり、ＣＣＤカメラからの画像データが内蔵表示メモリ１５１の容量以上の時は、誤差拡散処理などを実施し、表示色数を内蔵表示メモリ１５１の容量以下となるように画像処理を行う。
【１０３９】
今、ソースドライバ１４には４０９６色（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１を具備しているとして説明する。モジュール外部から送られてくる画像データが４０９６色の場合は、直接ソースドライバ１４の内蔵表示メモリ１５１に格納され、この内蔵表示メモリ１５１から画像データを読み出し、表示画面２１に画像を表示する。
【１０４０】
画像データが２６万色（Ｇ：６ビット、Ｒ、Ｂ：各５ビットの計１６ビット）の場合は、図２２９および図１６４に示すように、誤差拡散コントローラ１４１の演算メモリ１５２に一旦格納され、かつ同時に演算回路１５３で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理などにより１６ビットの画像データは内蔵表示メモリ１５１のビット数である１２ビットに変換されてソースドライバ１４に転送される。ソースドライバ１４はＲＧＢ各４ビット（４０９６色）の画像データを出力し、表示画面２１に画像を表示する。
【１０４１】
また、図１６４の構成などにおいて、垂直同期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変化させて）、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。例えば、ディザ処理では、第１フレームでＢａｙｅｒ型を用い、次の第２フレームではハーフトーン型を用いる。このように、フレームごとにディザ処理を変化させ、切り替えるようにすることで、誤差拡散処理などに伴うドットむらが目立ちにくくなるという効果が発揮される。
【１０４２】
また、第１フレームと第２フレームで誤差拡散処理などの処理係数を変化させてもよい。また、第１フレームで誤差拡散処理をし、第２フレームでディザ処理をし、さらに第３フレームで誤差拡散処理をするなど、様々な処理を組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理方法を選択してもよい。
【１０４３】
フレームレートなどの情報を伝送されるフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレートなどを変更できるようになる。伝送されてくる画像が動画か静止画かを記載しておくこと、特に動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はなく、送信あるいは発信するデータ中に図２３４などで説明する情報（表示色数、フレームレートなど）が記載されたものであればいずれでもよい。
【１０４４】
図２３５は本発明の携帯電話などに送られてくる伝送フォーマットである。伝送とは、受信するデータと送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のＣＣＤカメラで撮影した画像を他の携帯電話などに送信する場合もあるからである。したがって、図２３４などで説明する伝送フォーマットなどに関連する事項は送信、受信の双方に適用される。
【１０４５】
本発明の携帯電話などにおいて、データはデジタル化されてパケット形式で伝送される。図２３５で記載しているように、フレームの中は、フラグ部（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情報部（Ｉ）、及びフレームチェックシーケンス（ＦＣＳ）からなる。コントロール部（Ｃ）のフォーマットは図２３６のように情報転送（Ｉフレーム）、監視（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの形式をとる。
【１０４６】
まず、情報転送形式は、情報（データ）を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム（Ｉフレーム）という。
【１０４７】
また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求などを行うために使用する形式である。この形式によるフレームを、監視フレーム（Ｓフレーム）という。
【１０４８】
次に、非番号制形式は、その他のデータリング制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム（Ｕフレーム）という。
【１０４９】
端末及び網は送受信する情報フレームを送信シーケンス番号Ｎ（Ｓ）と受信シーケンス番号Ｎ（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、０〜７までの８個を循環番号として使い、７の次は０となるモジュラス構成をとっている。したがって、この場合のモジュラスは８であり、応答フレームを受信せずに連続送信できるフレーム数は７である。
【１０５０】
データ領域には色数データを示す８ビットのデータとフレームレートを示す８ビットのデータが記載される。これらの例を図２３４（ａ）、（ｂ）に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容（人物などの自然画、メニュー画面）などを図２３５のパケットに記載しておくことが望ましい。データを受け取った機種はデータをデコードし、それを自身（該当機種番号）のデータと認識したとき、記載された内容によって、表示色、フレームレートなどを自動的に変更する。また、記載された内容を表示装置の表示画面２１に表示するように構成してもよい。ユーザーが表示画面２１の記載内容（表示色、推奨フレームレート）を見て、キーなどを操作し、最適な表示状態にマニュアルで変更すればよい。
【１０５１】
なお、一例として、図２３４（ｂ）では数値の３はフレームレート８０Ｈｚと一例をあげて記載しているがこれに限定されるものではなく、４０〜６０Ｈｚなどの一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種などを記載しておいてもよい。機種により性能などが異なり、フレームレートを変化させる必要も発生するからである。また、画像が漫画であるとか、宣伝（ＣＭ）であるとかの情報を記載しておくことも好ましい。また、パケットに視聴料金や、パケット長などの情報を記載しておいてもよい。ユーザーが視聴料金の確認をして情報を受信するか否かを判断できるからである。また、画像データが誤差拡散処理をされているか否かのデータも記載しておくことが好ましい。
【１０５２】
また、画像処理方法（誤差拡散処理、ディザ処理などの種別、重み付け関数の種類とそのデータ、ガンマの係数など）、機種番号などの情報を伝送されるフォーマットに記載しておけばよい。また、画像データがＣＣＤで撮影されたデータか、ＪＰＥＧデータか、また、その解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデータかなどの情報を記載しておくと、これを基にデータをデコードあるいは検出し、自動受信した携帯電話などを最適な状態に変更できるようになる。
【１０５３】
もちろん、伝送されてくる画像が動画か静止画かを記載しておくこと、特に動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数／秒などの情報も記載しておくことが好ましい。
【１０５４】
以上の事項は、伝送パケットが送信の場合でも同様である。また、本明細書では伝送パケットとして説明しているがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２０１などで説明する情報が記載されたものであればいずれでもよい。
【１０５５】
誤差拡散処理コントローラ１４１には、誤差処理されて送られてきたデータに対して逆誤差拡散処理を行い、元データに戻してから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図２３５のパケットデータに載せておく。また、誤差拡散（ディザなどの方式も含む）の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。
【１０５６】
逆誤差拡散処理を実施するのは、誤差拡散処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたＥＬ表示装置などのガンマカーブと、送られてきたガンマカーブとが適応しない場合や、送信されてきたデータが誤差拡散などの処理をすでに実施された画像データである場合がある。この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響が出ないようにする。その後、受信したＥＬ表示装置などで誤差拡散処理を行い、受信表示パネルに最適なガンマカーブにし、かつ最適な誤差拡散処理となるように誤差拡散処理などを実施する。
【１０５７】
また、表示色によりフレームレートを切り替えたい場合は、携帯電話などの装置にユーザボタンを配置し、ボタンなどを用いて表示色などを切り替えられるようにすればよい。
【１０５８】
図２３２は情報端末装置の一例としての携帯電話の平面図である。筐体１９３にアンテナ１９１、テンキー１９２などが取り付けられている。１９４は表示色切り替えキーあるいは電源オンオフ、フレームレート切り替えキーである。
【１０５９】
携帯電話などの内部回路ブロックを図２３７に示す。回路は主としてアップコンバータ２０５とダウンコンバータ２０４のブロック、デェプレクサ２０１のブロック、ＬＯバッファ２０３などのブロックから構成される。
【１０６０】
キー１９４を１度押さえると表示色は８色モードに、続いて同一キー１９４を押さえると表示色は２５６色モード、さらに同一キー１９４を押さえると表示色は４０９６色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー１９４は３つ（以上）となる。
【１０６１】
キー１９４はプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切り替わるものでもよい。例えば、４０９６色を受話器に音声入力すること、例えば、「高品位表示」、「２５６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面２１に表示される色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【１０６２】
また、表示色の切り替えは電気的に切り替わるスイッチでもよく、表示パネルの表示画面２１に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切り替える、あるいはクリックボールのように回転あるいは方向により切り替えるように構成してもよい。
【１０６３】
１９４は表示色切り替えキーとしたが、フレームレートを切り替えるキーなどとしてもよい。また、動画と静止画とを切り替えるキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【１０６４】
なお、表示色などによりフレームレートを切り替えるという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置に限定されるものではなく、液晶表示パネル、有機ＥＬ表示パネルや、ＴＦＴパネル、ＰＬＺＴパネルや、ＣＲＴにも適用することができる。
【１０６５】
図２３１において、２０４３はファンクションスイッチ（ＦＳＷ）である。ＦＳＷ２０４３は、小指、薬指で押さえられる位置に配置されている。また、ＦＳＷ２０４３ａ、２０４３ｂは左右に配置されている。これは、右手の小指、薬指で押さえられること、左手の小指、薬指で押さえられることを実現できるように構成したためである。なお、ＦＳＷは筐体１９３の裏面に配置してもよい。
【１０６６】
右手用のＦＳＷ２０４３を有効にするか、左手のＦＳＷ２０４３を有効にするかは、コマンド設定でユーザーが切り替えられるようにしている。つまり、ユーザーがメニュー画面で右側用を有効にする設定にすると、右手用のＦＳＷ２０４３が有効になり、左手のＦＳＷ２０４３は無効になる。逆に、ユーザーがメニュー画面で左側用を有効にする設定にすると、左手用のＦＳＷ２０４３が有効になり、右手のＦＳＷ２０４３は無効になる。
【１０６７】
図２３８（ａ）に図示するように、ＦＳＷ２０４３が押されてない時は、テンキー１９２は数字入力キーとなる。図２３８（ｂ）のように、ＦＳＷ２０４３ａが押されると、ひらがな入力モードとなる。この時は、「あ、か、さ、た、な…」の一番上の文字が指定される。この状態でまず、「あ」を選択する。次に、ＦＳＷ２０４３ｂも押さえると、先に押さえられた文字列を含む５つの文字の入力状態となる。この状態で特定のキーを押さえると文字が入力される。したがって、ＦＳＷ２０４３とテンキー１９２とを組み合わせることにより、容易に日本語入力を実現できる。また、図２３８（ｄ）に図示するように、ＦＳＷ２０４３ｂのみを押さえると、英文字入力モードとなる。
【１０６８】
以上のように、テンキー１９２の他に、ＦＳＷ２０４３を配置することにより、容易に多種多様な文字入力が可能になる。
【１０６９】
（実施の形態１３）
さらに、本発明のＥＬ表示パネルあるいはＥＬ表示装置もしくは駆動方法を採用した実施の形態について、図面を参照しながら説明する。
【１０７０】
図２３９は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また、一部拡大あるいは縮小した箇所や省略した箇所もある。例えば、図２３９においては接眼カバーを省略している。以上のことは他の図面においても該当する。
【１０７１】
ボディー４５１の裏面は暗色あるいは黒色にされている。これは、表示パネル８２から出射した迷光がボディー４５１の内面で乱反射し、表示コントラストの低下を防止するためである。また、表示パネルの光出射側にはλ／４板５０（位相板など）、偏光板５４などが配置されている。このことは図２でも説明している。
【１０７２】
接眼リング４５２には拡大レンズ４５３が取り付けられている。観察者は接眼リング４５２をボディー４５１内での挿入位置を可変して、表示パネルの表示画像にピントが合うように調整する。また、必要に応じて表示パネルの光出射側に正レンズ４５４を配置すれば、拡大レンズ４５３に入射する主光線を収束させることができる。そのため、拡大レンズ４５３のレンズ径を小さくすることができ、ビューファインダを小型化することができる。
【１０７３】
図２４０はビデオカメラの斜視図である。ビデオカメラは撮影レンズ４６１とビデオカメラ本体４６２とを具備し、撮影レンズ４６１とビューファインダ４６６とは背中合わせとなっている。また、ビューファインダ４６６には接眼カバー４６４が取り付けられている（図２３９も参照）。観察者（ユーザー）はこの接眼カバー４６４部から表示パネルの画像を観察する。
【１０７４】
一方、本発明のＥＬ表示パネルは表示画面２１としても使用されている。表示画面２１は支点４６８で角度を自由に調整できる。表示画面２１を使用しない時は、格納部４６３に格納される。
【１０７５】
図２４０において、４６５は表示モード切り替えスイッチである。表示モード切り替えスイッチ４６５を押さえると図５５の回路が動作し、図５５で説明した事項が実施される。
【１０７６】
本実施の形態のＥＬ表示装置はビデオカメラだけでなく、図２４１に示すような電子カメラにも適用することができる。表示パネル８２はデジタルカメラ本体４７２に付属されたモニターとして用いる。デジタルカメラ本体４７２にはシャッタ４７１の他、表示モード切り替えスイッチ４６５が取り付けられている。
【１０７７】
この表示モード切り替えスイッチ４６５は、携帯電話などにも取り付けることが好ましい。また、携帯電話などにも、先に説明した表示モード切り替えスイッチの表示輝度を切り替える機能をも付加することが好ましい。以下、この表示輝度をデジタル的に変化させる方法について説明する。
【１０７８】
図９１などで説明したが、本発明の駆動方法の１つにＮ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法がある。この点灯させる１／ＭのＭの値だけを切り替えることにより、明るさをデジタル的に変更することができる。例えば、Ｎ＝４として、ＥＬ素子１５に４倍の電流を流す。点灯期間を１／Ｍとし、Ｍ＝１、２、３、４と切り替えれば、１倍から４倍までの明るさ切り替えが可能となる。なお、Ｍ＝１、１．５、２、３、４、５、６などと変更できるように構成してもよい。
【１０７９】
以上の切り替え動作は、携帯電話の電源をオンしたときに、表示画面２１を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。例えば、屋外などでは、周辺が明るく、画面が全く見えなくなるので、画面を非常に明るくする。しかし、高い輝度で表示し続けるとＥＬ素子１５は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で表示させる場合は、ユーザーがボタンを押すことにより表示輝度を高くできるように構成しておく。
【１０８０】
したがって、ユーザーがボタンで切り替えられるとか、設定モードで自動的に変更できるとか、外光の明るさを検出して自動的に切り替えられるとかのような構成にしておくことが好ましい。また、表示輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。
【１０８１】
また、表示画面はガウス分布表示にすることが好ましい。ガウス分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式である。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じられる。主観評価によれば、周辺部が中央部に比較して７０％の輝度を保っておれば、視覚的に遜色ない。さらに低減させて、５０％輝度としてもほぼ問題がない。本発明の自己発光型表示パネルでは、先に説明したＮ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）を用いて画面の上から下方向に、ガウス分布を発生させている。
【１０８２】
具体的には、画面の上部と下部ではＭの値を大きくし、中央部でＭの値を小さくする。これは、ゲートドライバ１２のシフトレジスタの動作速度を変調することなどにより実現できる。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度（画角０．９）を５０％にした時、１００％輝度の場合に比較して約２０％の低消費電力化が可能である。また、周辺輝度（画角０．９）を７０％にした時、１００％輝度の場合に比較して約１５％の低消費電力化が可能である。
【１０８３】
なお、ガウス分布表示はオンオフできるように切り替えスイッチなどを設けることが好ましい。例えば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り替えられるとか、設定モードで自動的に変更できるとか、外光の明るさを検出して自動的に切り替えられるとかのような構成にしておくことが好ましい。また、周辺輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。
【１０８４】
なお、液晶表示パネルではバックライトで固定のガウス分布を発生させているので、ガウス分布のオンオフを行うことはできない。ガウス分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。
【１０８５】
また、フレームレートが所定の時、室内の蛍光灯などの点灯状態と干渉してフリッカが発生する場合がある。つまり、蛍光灯が６０Ｈｚの交流で点灯しているとき、ＥＬ素子１５がフレームレート６０Ｈｚで動作していると、微妙な干渉が発生し、画面がゆっくりと点滅しているように感じられる場合がある。これをさけるにはフレームレートを変更すればよい。本発明はフレームレートの変更機能を付加している。また、Ｎ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）において、ＮまたはＭの値を変更できるように構成している。
【１０８６】
以上の事項は、携帯電話だけに限定されるものではなく、テレビ、モニターなどにも用いることができる。また、どのような表示状態にあるかをユーザーがすぐに認識できるように、表示画面にアイコン表示をしておくことが好ましい。以上の事項は以下の事項に対しても同様である。
【１０８７】
また、クロック・フェーズと画面位置（水平・垂直）を自動調整する「画面自動調整」機能や、ブラック・レベル・コントラストを自動調整する「オートゲインコントロール機能」を搭載することが好ましい。ブラック・レベル・コントラストを適正な値に調整すれば、ＲＧＢ各色に対して最適な階調表示を実現できる。さらに、ＶＧＡモードなどを縮小あるいは拡大表示した際に発生するにじみなどを抑える機能を搭載することが好ましい。また、一定時間使用しない際には、自動的にバックライトが消える「パワーセーブモード」を搭載することが好ましい。
【１０８８】
また、Ｎ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）を用い、Ｍの値をかなり大きくし、うっすらと画像が認識できる程度に表示輝度を低下させてもよい。以上の事項は他の本発明でも同様である。
【１０８９】
以上は表示パネル８２の表示領域が比較的小型の場合であるが、３０インチ以上と大型となると表示画面２１がたわみやすい。その対策のため、本発明では図２４２に示すように、表示パネル８２に外枠４８１をつけ、外枠４８１をつりさげられるように固定部材４８２を取り付けている。この固定部材４８２を用いて図２４３に示すように、ネジ等の固定部材４８２を用いて壁４９１などに取り付ける。
【１０９０】
しかし、表示パネル８２の画面サイズが大きくなると重量も重たくなる。そのため、表示パネル８２の下側に脚取り付け部４８４を配置し、複数の脚４８３で表示パネル８２の重量を保持できるようにしている。
【１０９１】
図２４２のように、脚４８３はＡに示すように左右に移動でき、また、脚４８３はＢに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。
【１０９２】
なお、脚４８３あるいは筐体（他の本発明においても）にはプラスチックフィルム−金属板複合材（以後、複合材と呼ぶ）を使用する。複合材は、金属とプラスチックフィルムを特殊表面処理層（接着層）を介して強力に接着したものである。金属板は０．２ｍｍ以上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層を介して貼り合わされるプラスチックフィルムは１５μｍ以上１００μｍ以下にすることが好ましい。特殊接着法によりプラスチックと金属板間に強固な密着力を有するようになる。この複合材を使用することにより、プラスチック層への着色、染色、印刷が可能となり、また、プレス部品での二次加工工程（フィルムの手貼り、メッキ塗装）の削除が可能となる。また、従来では不可能であった深絞り成形やＤＩ成形に適する。
【１０９３】
図２４２のテレビにおいて、画面の表面を保護フィルム（保護板でもよい）４９３で被覆している。これは、表示パネル８２の表示画面２１に物体があたって破損することを防止することが１つの目的である。保護フィルム４９３の表面にはＡＩＲコートが形成されており、また、表面をエンボス加工することにより液晶表示画面２１に外の状況（外光）が写り込むことを抑制している。
【１０９４】
保護フィルム４９３と表示パネル８２間にビーズなどを散布することにより、一定の空間が配置されるように構成する。また、保護フィルム４９３の裏面に微細な凸部を形成し、この凸部で表示パネル８２と保護フィルム４９３間に空間を保持させる。このように、空間を保持することにより保護フィルム４９３からの衝撃が表示パネル８２に伝達することを抑制する。
【１０９５】
また、保護フィルム４９３と表示パネル８２間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。
【１０９６】
保護フィルム４９３としては、ポリカーボネートフィルム（板）、ポリプロピレンフィルム（板）、アクリルフィルム（板）、ポリエステルフィルム（板）、ＰＶＡフィルム（板）などが例示される。その他、エンジニアリング樹脂フィルム（ＡＢＳなど）を用いることもできる。また、強化ガラスなど無機材料からなるものでもよい。保護フィルム４９３を配置するかわりに、表示パネル８２の表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。
【１０９７】
また、保護フィルム４９３あるいはコーティング材料の表面をフッ素コートすることにも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。
【１０９８】
画面は４：３に限定されるものではなく、ワイド表示ディスプレイでもよい。解像度は１２８０×７６８ドット以上にすることが好ましい。ワイド型とすることにより、ＤＶＤ映画やテレビ放送など、横長表示のタイトルや番組をフルスクリーンで楽しむことができる。表示パネル８２の明るさは３００ｃｄ／ｍ2（カンデラ／平方メートル）、さらには５００ｃｄ／ｍ2（カンデラ／平方メートル）にすることが好ましい。また、インターネットや通常のパソコン作業に適した明るさ（２００ｃｄ／ｍ2）で表示できるように切り替えスイッチを設置している。
【１０９９】
このように、使用者は表示内容あるいは使用方法により、最適な画面の明るさにすることができる。さらに動画を表示しているウインドウだけを５００ｃｄ／ｍ2にして、その他の部分は２００ｃｄ／ｍ2にする設定も可能である。テレビ番組をディスプレイの隅に表示しておいて、メールをチェックするといった使い方にも柔軟に対応できる。スピーカーはタワー型の形状になり、前方向だけではなく、空間全体に音が広がるように設計されている。
【１１００】
テレビ番組の再生、録画機能も使い勝手が向上している。例えば、ｉモードからの録画予約が簡単にできる。従来は新聞などのテレビ番組表で時間、チャンネルを確認してから予約する必要があったが、電子番組表をｉモードで確認して予約できる。これなら、放送時間が分からなくて困ることもない。また、録画番組の短縮再生もできる。ニュース番組などのテロップや音声の有無で重要性を判断しながら、不必要と判断した部分を飛ばして、番組の概要を短時間で見ることができる（３０分番組で１〜１０分程度）。
【１１０１】
また、テレビ録画ができるようにディスク容量が４０ＧＢ以上のハードディスクを積載している。これは本体の他に、電源と映像用入出力端子をまとめた拡張ボックスで構成されている。ビデオなどのＡＶ機器の接続に使う拡張ボックスには、パソコンとテレビの他に２系統の映像機器を接続できる。映像入力はＢＳデジタルチューナー用のＤ１端子の他にＳ端子入力も備え、接続する機器に合わせて選択できる。また、ゲーム機などの接続に便利なようにＡＶ用の端子は前面に配置されている。
【１１０２】
また、表示画面を前屈３０度以上、後屈１２０度以上とし、９０度／１８０度／２７０度に回転できるように構成することにより、操作環境にあわせた自在な設置が可能となる。例えば、９０度回転させてブラウザー画面を縦長に表示することができる。また、１４５度後屈させることによって対面に座った人へ向かって画面を表示できる。
【１１０３】
以上の保護フィルム４９３、筐体、構成、特性、機能などに関する事項は本発明の他の表示装置あるいは情報表示装置などにも適用されることは言うまでもない。
【１１０４】
なお、図７２などでコンデンサ１９の一方の端子はＶｄｄ電源と接続するとしたがこれに限定されるものではない。例えば、図１６５に図示するように、前段（１つ前の画素行）のゲート信号線１７ａに一方の端子を接続してもよい。前段のゲート信号線１７ａは１Ｈ前に選択され、電位変動が発生するが、その後は、次の１Ｆで選択されるまで（次回選択されるまで）、電位は固定される。つまり、前段のゲート信号線１７ａ１はオフ電位Ｖｇｈに固定されているので、コンデンサ１９の一方の電極として使用することができる。このように、前段のゲート信号線をコンデンサの電極として使用する構成を前段構成と呼ぶ。
【１１０５】
なお、図１６５ではゲート信号線１７ａを電極として使用するとしたがこれに限定されるものではなく、他のゲート信号線でもよい。また、前段構成の技術的思想は、選択されていない画素の固定電位を使用する方式である。したがって、場合によっては、後段のゲート電位を使用することもできる（例えば、ゲート信号線１７ｂ、逆バイアス電圧Ｖｍなど）。以上の事項は他の画素構成にも適用できることは言うまでもない。
【１１０６】
同様の事項は図８５の電圧プログラムの画素構成にも適用することができる。前段構成としては、図１５５の構成が例示され、コンデンサ１９の一方の電位がゲート信号線１７ａ１の電位とされている。また、図８７の前段構成は図１５６となる。以上のように、前段構成を採用することにより、画素内に形成する電源配線数を減少させることができ、高開口率化も実現できる。
【１１０７】
すでに説明したが、図７２のＴＦＴ１１ｄ、図７３のＴＦＴ１１ｅ、図７４のＴＦＴ１１ｄ、図７５のＴＦＴ１１ｂ、図７６のＴＦＴ１１ｄ、図７７のＴＦＴ１１ｄ、図７８のＴＦＴ１１ｅ、図７９のＴＦＴ１１ｅ、図８０のＴＦＴ１１ｄ、図８２のＴＦＴ１１ｄ、図８３のＴＦＴ１１ｄ、図８５のＴＦＴ１１ｅ、図８６のＴＦＴ１１ｅなどのオンオフ状態を制御することにより、図４９、図５３、図５９、図６１、図６３〜図６５、図６８、図７０、図７１、図２２４などで説明した駆動方法あるいは表示方法もしくは装置を実施できることは言うまでもない。
【１１０８】
また、図６などの駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃなどはＮチャンネルで形成されることが好ましい。コンデンサ１９への突き抜け電圧が低減するからである。また、コンデンサ１９のオフリークも減少するから、１０Ｈｚ以下の低いフレームレートにも適用できるようになる。
【１１０９】
逆に、図６の駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃをＰチャンネルにすることにより突き抜けを発生させて、より黒表示を良好にする方法も有効である。Ｐチャンネルにおいて駆動用ＴＦＴ１１ｂがオフするときはオフ電圧Ｖｇｈとなる。そのため、コンデンサ１９の端子電圧がＶｄｄ側に少しシフトし、変換用ＴＦＴ１１ａのゲート端子電圧が上昇し、より黒表示となる。また、第１階調表示とする電流値を大きくすることができるから（階調１までに一定のベース電流を流すことができる）、電流プログラム方式により書き込み電流不足を軽減できる。
【１１１０】
その他、ゲート信号線１７ａと変換用ＴＦＴ１１ａのゲート端子間に積極的にコンデンサを形成し、突き抜け電圧を増加させる構成も有効である（図２４４を参照）。このコンデンサの容量はコンデンサ１９の容量の１／５０以上１／１０以下、さらには１／４０以上１／１５以下とすることが好ましい。もしくは駆動用ＴＦＴ１１ｂのソース−ゲート（ＳＧ）もしくはゲート−ドレイン（ＧＤ）容量の１倍以上１０倍以下、さらにはＳＧ（もしくはＧＤ）容量の２倍以上６倍以下にすることが好ましい。なお、コンデンサの形成位置は、コンデンサ１９の一方の端子（変換用ＴＦＴ１１ａのゲート端子）とスイッチング用ＴＦＴ１１ｄのソース端子間に形成または配置してもよい（図２４５を参照）。この場合も容量などは先に説明した値と同様である。
【１１１１】
突き抜け電圧発生用のコンデンサ１９ｂの容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコンデンサ１９ａの容量（容量をＣａ（ｐＦ）とする）と、ＴＦＴ１１ａの白ピーク電流時（画像表示で表示最大輝度の白ラスター時）のゲート端子電圧Ｖｗを黒表示での電流を流す（基本的には電流は０である。つまり、画像表示で黒表示としている時）時のゲート端子電圧Ｖｂが関連する。これらの関係は、
Ｃａ／（２００Ｃｂ）≦｜Ｖｗ−Ｖｂ｜≦Ｃａ／（８Ｃｂ）
さらには、
Ｃａ／（１００Ｃｂ）≦｜Ｖｗ−Ｖｂ｜≦Ｃａ／（１０Ｃｂ）
の条件を満たすことが好ましい。なお、｜Ｖｗ−Ｖｂ｜とは、駆動用ＴＦＴの白表示時の端子電圧と黒表示時の端子電圧との差の絶対値である（つまり、変化する電圧幅）。
【１１１２】
駆動用ＴＦＴ１１ｂはＰチャンネルにし、このＰチャンネルは少なくともダブルゲート以上、好ましくはトリプルゲート以上にする。さらに好ましくは、４ゲート以上にする。そして、駆動用ＴＦＴ１１ｂのソース−ゲート（ＳＧ）もしくはゲート−ドレイン（ＧＤ）容量（ＴＦＴがオンしているときの容量）の１倍以上１０倍以下のコンデンサを並列に形成または配置することが好ましい。
【１１１３】
なお、以上の事項は、図６の画素構成だけでなく、他の画素構成でも有効である。例えば、図１９、図２０のカレントミラーの画素構成において、突き抜けを発生させるコンデンサをゲート信号線１７ａまたは１７ｂと変換用ＴＦＴ１１ａのゲート端子間に配置または形成する（図２４６、図２４７を参照）。取込用ＴＦＴ１１ｃのＮチャンネルはダブルゲート以上とする。もしくは取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄをＰチャンネルとし、トリプルゲート以上とする。図８６の電圧プログラムの構成にあっては、ゲート信号線１７ｃと駆動用ＴＦＴ１１ａのゲート端子間に突き抜け電圧発生用のコンデンサ１９ｃを形成または配置する（図２４８を参照）。また、取込用ＴＦＴ１１ｃはトリプルゲート以上とする。
【１１１４】
また、突き抜け電圧発生用のコンデンサ１９ｃはＴＦＴ１１ｃのドレイン端子（コンデンサ１９ｂ側）と、ゲート信号線１７ａまたは１７ｃ間に配置してもよい。また、突き抜け電圧発生用のコンデンサ１９ｃはＴＦＴ１１ａのゲート端子と、ゲート信号線１７ａ間に配置してもよい。
【１１１５】
また、電荷保持用のコンデンサ（図６、図１９ではコンデンサ１９）の容量をＣａとし、スイッチング用のＴＦＴ（図６では１１ｂ、図１９では１１ｃまたは１１ｄ）のソース−ゲート容量をＣｃ（突き抜け用のコンデンサがある場合には、その容量を加えた値）とし、ゲート信号線に印加される高電圧信号をＶｇｈとし、ゲート信号線に印加される低電圧信号をＶｇｌとした時、以下の条件を満たすように構成することにより、良好な黒表示を実現できる。
【１１１６】
０．０５Ｖ≦（Ｖｇｈ−Ｖｇｌ）×（Ｃｃ／Ｃａ）≦０．８Ｖ
さらに好ましくは、以下の条件を満たすことが好ましい。
【１１１７】
０．１Ｖ≦（Ｖｇｈ−Ｖｇｌ）×（Ｃｃ／Ｃａ）≦０．５Ｖ
以上の事項は図１４２、図８７などの画素構成にも有効である。例えば、図１４２の電圧プログラムの画素構成では、ＴＦＴ１１ａのゲート端子とゲート信号線１７ａ間に突き抜け電圧発生用のコンデンサ１９ｂを形成または配置する。
【１１１８】
なお、突き抜け電圧を発生させるコンデンサ１９ｂは、ＴＦＴのソース配線とゲート配線で形成する。ただし、これはＴＦＴ１１のソース幅を広げて、ゲート信号線１７と重ねて形成する構成であるから、実用上は明確にＴＦＴと分離できない構成の場合がある。また、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃ（図６の構成の場合）を必要以上に大きく形成することで、見かけ上、突き抜け電圧用のコンデンサ１９ｂを構成する方法も本発明の範疇である。駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃはチャンネル幅Ｗ／チャンネル長Ｌ＝６／６μｍで形成されることが多い。これらのチャンネル幅Ｗを大きくすることでも突き抜け電圧用のコンデンサ１９ｂを構成することができる。例えば、Ｗ：Ｌの比を２：１以上２０：１以下、好ましくは３：１以上１０：１以下にする構成が例示される。
【１１１９】
また、突き抜け電圧用のコンデンサ１９ｂは、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化させることが好ましい（図２４９を参照のこと）。Ｒ、Ｇ、Ｂの各ＥＬ素子１５の駆動電流が異なったり、ＥＬ素子１５のカットオフ電圧が異なったりするため、ＥＬ素子１５の変換用ＴＦＴ１１ａのゲート端子にプログラムする電圧（電流）も異なるからである。例えば、Ｒ画素のコンデンサ１９ｂＲを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデンサ１９ｂＧ、１９ｂＢを０．０２５ｐＦとする。また、Ｒ画素のコンデンサ１９ｂＲを０．０２ｐＦとした場合、Ｇ画素のコンデンサ１９ｂＧを０．０３ｐＦとし、Ｂ画素のコンデンサ１９ｂＢを０．０２５ｐＦとするなどである。このように、Ｒ、Ｇ、Ｂの画素ごとにコンデンサ１９ｂの容量を変化させることによりオフセットの駆動電流をＲＧＢごとに調整することができる。したがって、各ＲＧＢの黒表示レベルを最適値にすることができる。
【１１２０】
以上、突き抜け電圧発生用のコンデンサ１９ｂの容量を変化させるとしたが、図２４９などの構成における突き抜け電圧は、電荷保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂとの容量の相対的なものである。したがって、突き抜け電圧発生用コンデンサ１９ｂをＲ、Ｇ、Ｂの画素で変化することに限定されるものではない。つまり、電荷保持用コンデンサ１９ａの容量を変化させてもよいということである。例えば、Ｒ画素のコンデンサ１９ａＲを１．０ｐＦとした場合、Ｇ画素のコンデンサ１９ａＧを１．２ｐＦとし、Ｂ画素のコンデンサ１９ａＢを０．９ｐＦとするなどである。この時、突き抜け電圧発生用コンデンサ１９ｂの容量は、Ｒ、Ｇ、Ｂで共通の値とする。したがって、本発明は、電荷保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂとの容量比を、Ｒ、Ｇ、Ｂの画素のうち、少なくとも１つを他と異ならせたものである。なお、電荷保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂとの両方の容量をＲ、Ｇ、Ｂ画素で変化させてもよい。
【１１２１】
また、表示画面２１の左右で突き抜け電圧用のコンデンサ１９ｂの容量を変化させてもよい（図２５０を参照のこと）。画素１６ａは、ゲートドライバ１２に近い位置にある。つまり、画素１６ａは信号供給側に配置されており、ゲート信号の立ち上がりが速い（スルーレートが高いからである。ゲート波形２３４１ａを参照のこと）ため、突き抜け電圧が大きくなる。画素１６ｂはゲート信号線１７端に配置（形成）されているため、信号波形が鈍っている（ゲート信号線１７には容量があるためである。ゲート波形２３４１ｂを参照のこと）。そのため、ゲート信号の立ち上がりが遅く（スルーレートが遅く）、突き抜け電圧が小さくなる。したがって、ゲートドライバ１２との接続側に近い画素１６ａの突き抜け電圧発生用コンデンサ１９ｂを小さくし、ゲート信号線１７端側のコンデンサ１９ｂを大きくする。例えば、画面の左右でコンデンサの容量を１０％程度変化させる。
【１１２２】
図２４９でも説明したが、発生する突き抜け電圧は、電荷保持用コンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂの容量比で決定される。したがって、図２５０では、画面の左右で突き抜け電圧発生用のコンデンサ１９ｂの大きさを変化させるとしたが、これに限定されるものではない。突き抜け電圧発生用のコンデンサ１９ｂは画面の左右で一定にし、電荷保持用のコンデンサ１９ａの容量を画面の左右で変化させてもよい。また、突き抜け電圧発生用のコンデンサ１９ｂと、電荷保持用のコンデンサ１９ａの両方の容量を画面の左右で変化させてもよいことは言うまでもない。
【１１２３】
また、図２５０において、表示画面２１の左右で電荷保持用コンデンサ１９ａまたは突き抜け電圧発生用１９ｂの容量を変化させるとしたが、ゲートドライバ１２などが表示画面２１の左右に配置されている場合（例えば、両側給電）、表示画面２１の左右のコンデンサ１９ａ、１９ｂの容量は等しくてよい。しかし、画面の中央部の信号波形が、画面の左右の信号波形に比較して鈍っている場合は、突き抜け電圧発生用のコンデンサ１９ｂを画面の左右で一定にし、電荷保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂの容量を、表示画面２１の左右では同一にし、電荷保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサ１９ｂの容量のうち少なくとも一方を、表示画面２１の端と中央部で変化させる。
【１１２４】
また、図２５０において、画素１６ａと画素１６ｃのように、ゲートドライバ１２の形成位置から同一位置にあっても、突き抜け電圧などが異なる場合がある。例えば、ゲートドライバ１２の電源の供給位置あるいは電圧降下、ソースドライバ１４からの信号供給位置関係からである。したがって、図２５０の画素１６ｃは、画素１６ａに対して、突き抜け電圧発生用のコンデンサ１９ｂの容量と電荷保持用コンデンサ１９ａの容量のうち、少なくとも一方を異ならせる。画素１６ｄについても同様である。
【１１２５】
以上のように、本発明は、突き抜け電圧発生用のコンデンサ１９ｂの容量と電荷保持用コンデンサ１９ａの容量のうち、少なくとも一方を、表示画面２１内で他の条件に合わせて変化させている。
【１１２６】
図２１１、図２１２のように、本発明のコンデンサ１９ｂを形成（配置）する構成は以下の通りである。つまり、スイッチング用ＴＦＴがオンし、その後、オフする。この時、コンデンサ１９ａなどに作用し、ＥＬ素子１５の変換用ＴＦＴ１１（図６ではＴＦＴ１１ａ）のゲート端子を変化させることにより、ＴＦＴ１１の電流が流れないようにする方向に機能する構成である。図２１１、図２１２などではＰチャンネルの場合であったが、図２１５に図示するようにＮチャンネルの場合でも適用することができる。Ｎチャンネルの場合は、Ｖｇｈ電圧でＴＦＴがオンし、Ｖｇｌ電圧でＴＦＴがオフする。したがって、Ｎチャンネルの場合はＴＦＴ１１ｂ（１１ｃ）がオン（画素行が選択されている）からオフ（次の画素行が選択される）する際に、変換用ＴＦＴ１１ａが電流を流さない方向に作用するように構成すればよい。したがって、本発明は、選択するＴＦＴがオフになる際に、ＥＬ素子１５に電流を流さない方向に動作させるように構成したものである。
【１１２７】
図２５２を用いて説明すれば、なお、理解が容易となるであろう。まず、ソースドライバ１４には画像データとしての電流Ｉｗがソース信号線１８から吸い込まれる。なお、ここでは説明を容易にするため、プログラム電流Ｉｗをソースドライバ１４が吸い込む方向で動作し、各画素１６にプログラムされるとして説明をする。以下、動作について、図２５２および図２５３を参照しながら説明をする。なお、説明は、画素行（１）として説明をする。
【１１２８】
図２５２（ａ）に図示するように、ゲート信号線１７ａ（１）にオン電圧Ｖｇｌが印加され、画素が選択される。この時、ゲート信号線１７ｂ（１）にはオフ電圧Ｖｇｈが印加される。したがって、スイッチングＴＦＴ１１ｂおよび１１ｃがオンし、ＴＦＴ１１ｄはオフ状態である。
【１１２９】
ソース信号線１８にはプログラム電流Ｉｗが流れ、ＴＦＴ１１ａによって供給される（電流Ｉｄｄ＝Ｉｗ）。このプログラム電流Ｉｄｄが流れることにより、ソース信号線１８の電位が所定電圧となり、ＴＦＴ１１ａのゲート端子電圧Ｖｇが電流プログラムされる。ここで、電流プログラムされた電流とはＩｗ電流であり、ＴＦＴ１１ａはプログラム電流Ｉｗが流れるようにゲート端子電圧Ｖｇが設定される。他の言い方をすれば、ソース信号線の電位が画素にプログラムされたとも言うことができる。つまり、画素の動作状態としては電圧（が）プログラムされたとも言うことができる。
【１１３０】
１Ｈ（１水平走査期間）後、ゲート信号線１７ａ（１）にはオフ電圧Ｖｇｈが印加され、ＴＦＴ１１ｂ、ＴＦＴ１１ｃがオフし、コンデンサ１９ａにプログラム電流Ｉｗを流すのに必要な電圧が保持される。また、ゲート信号線１７ｂ（１）にオン電圧Ｖｇｌが印加され、ＴＦＴ１１ｄがオンする。したがって、Ｉｅ（＝Ｉｗ）電流がＥＬ素子１５に流れ、ＥＬ素子１５がプログラムされた電流Ｉｅで点灯する（図２５２（ｂ）を参照）。
【１１３１】
以上が、以前にも説明した電流プログラム方式の動作である。しかし、本発明は上記の動作とは異なる。ＥＬ素子１５に流れる電流Ｉｅを、プログラム電流Ｉｗよりも小さくしているからである。この理由は、図２５３のＶｇ（ＴＦＴ１１ａのゲート端子電圧）の変化を見るとわかる。
【１１３２】
理解を容易にするために、ＴＦＴのＰチャンネルの動作について説明をする。ＰチャンネルＴＦＴにはゲート端子電圧Ｖｇがマイナス側にあるほど大きなオン電流が流れ、０Ｖでは完全にオフする。オン電流はＴＦＴのＷ／Ｌおよびモビリティ、Ｓ値によって異なる。ＴＦＴのＷ／Ｌが６／１２の時、およそ−３Ｖまでは、チャンネル電流Ｉｄｄはごく僅かである。−４Ｖ〜−４．５Ｖで１〜５μＡの電流が流れる。
【１１３３】
図２５３は、画素（１）のＴＦＴ１１ａをほぼ黒表示とするための電流をプログラムする時を示している。まず、画素（１）のゲート端子電圧ＶｇはＶｗ電圧（白表示など）が保持されているとする。画素（１）が選択されると、ゲート信号線１７ａ（１）がオフ電圧Ｖｇｈからオン電圧Ｖｇｌに変化するため、コンデンサ１９ｂによって、ゲート信号線１７ａの電位が突き抜ける。この突き抜けによりゲート端子電圧ＶｇはＶ０となる。
【１１３４】
次に、ＴＦＴ１１ａはソースドライバ１４が吸収するプログラム電流Ｉｗに等しい電流を流す。しかし、黒表示の場合、ＴＦＴ１１ａが流す電流の値は小さい。一例として３０ｎＡ以下である。このような電流では、ソース信号線１８の寄生容量を１Ｈ期間内に十分に充放電することができないので、ソース信号線１８の電位を１Ｈ期間内に所定電圧にすることができない。つまり、ゲート端子電圧Ｖｇも低く、本来必要なＶｂ電圧とすることができず、Ｖｃ電圧となる。
【１１３５】
Ｖｃ電圧は、Ｖｂ電圧よりも低いため、ＴＦＴ１１ａはＥＬ素子１５に黒表示よりも大きな電流を流すため、ＥＬ素子１５は所望値よりも明るく発光する。したがって、ＥＬ表示パネルでは、黒浮きが発生し、高コントラスト表示を実現できない。
【１１３６】
しかし、本発明の動作は上記の動作と異なる。ゲート信号線１７ａ（１）がオン電圧Ｖｇｌからオフ電圧Ｖｇｈに変化するため、再び、コンデンサ１９ｂにより突き抜け電圧が発生するからである。この突き抜け電圧により、Ｖｇ電圧はＶｃ電圧から本来、必要とするＶｂ電圧にシフトする。したがって、ＴＦＴ１１ａは全く電流を流さないようにプログラムされるか、もしくは所望値の黒電流を流すようにプログラムされる。つまり、ＥＬ素子１５には微小な電流しか流れないようにプログラムされる。そのため、本発明のＥＬ表示パネルは黒浮きがなく、高コントラスト表示を実現できる。このＶｂ電圧は１フィールド（１フレーム）、つまり、次に画素が選択され、書き換えられるまで保持される。
【１１３７】
このように、本発明は突き抜け電圧をうまく利用して、良好な黒表示を実現している。該当の画素行が選択され、ゲート信号線１７ａにオン電圧が印加されると、図２５３に図示するようにＶ０電圧が突き抜けてＶｇ電圧がより、白表示となる方向にシフトしてしまう。しかし、この突き抜けた電圧は、ソース信号線１８からの電圧により短時間で充電される。特に、ＴＦＴ１１ａのゲート端子電圧Ｖｇが低下する方向であるので、ＴＦＴ１１ａがより電流を流す方向になり、短時間に充電されるのである。したがって、Ｖ０電圧分の突き抜けは全く問題とならない。
【１１３８】
ＴＦＴ１１ａのゲート端子電圧Ｖｇが目標値のＶｂ電圧に近づくにつれて、ＴＦＴ１１ａは電流を流さない方向となる。したがって、目標のＶｂ電圧になかなか到達しない。特に、プログラムされる電流が黒表示の電流に近づくにつれてその影響が顕著になる。図２５３では１Ｈの選択期間の終了時でもＶｂ電圧とならず、Ｖｃ電圧となっている。
【１１３９】
１Ｈの期間後、該当の画素行が非選択され、ゲート信号線１７ａにオフ電圧Ｖｇｈが印加されると、図２２９に図示するようにゲート信号線１７ａには、オフ電圧Ｖｇｈが印加され、突き抜け電圧が発生する。この突き抜け電圧により、ＴＦＴ１１ａのゲート端子電圧Ｖｇが目標のＶｂ電圧に到達する。
【１１４０】
以上のように本発明は、ゲート信号線１７ａの電圧変動をコンデンサ１９ｂを介してＴＦＴ１１ａに供給し、ＥＬ素子１５に流れる電流を制御している。この制御は特に、黒表示を実現するのに有効である。
【１１４１】
以上の説明では、選択した画素行のゲート信号線１７ａの突き抜け電圧により、駆動用ＴＦＴ１１ａを制御するものであった。しかし、本発明は、これに限定されるものではない。例えば、図２５４に図示するように、隣接した画素行のゲート信号線１７ａの突き抜けを利用するものでもよい。
【１１４２】
図９３で説明したように、複数画素行を同時に選択し、１画素行ずつ選択画素行をシフトしていく方法における印加するゲート信号線１７の電圧波形を図２５５に図示している。
【１１４３】
図２５４は、次の画素行のゲート信号線１７ａにコンデンサ１９ｂの一端子を図２０４、図２０２で説明したように接続している。また、図１８７のように、ゲート信号線１７ｂを複数画素行で共通にしている（点灯制御線１７９１で短絡）。また、図１５２、図２０５で説明したように、ゲートドライバ１２を表示画面２１の一辺に配置した３辺フリーの構成を採用している。
【１１４４】
図６のＴＦＴ１１ａ、図１９のＴＦＴ１１ｂのキンクばらつきの影響を軽減するためには、ＴＦＴ１１を形成する基板の電位を固定することが好ましい。例えば、シリコン基板などの金属基板上にＴＦＴを形成すればよい。また、ガラス基板にＴＦＴを形成する場合でも、基板に金属などで薄い電位安定化層を形成し、この上にＴＦＴ１１などを形成する。また、この電位安定化層にＴＦＴなどの素子の１端子を接地するとよい。以上のように、基板を電位固定することにより、キンクばらつきを大幅に低減できる。特に、光を上取り出しする構成の場合は、基板を透明にする必要がないので、上記の構成の採用は容易である。
【１１４５】
図２５５でも理解できるように、隣接した画素行のゲート信号線１７ａは注目する画素行のゲート信号線１７ａに対して１Ｈ遅れて、オフ電圧Ｖｇｈとなる。したがって、突き抜け電圧は１Ｈ遅れて印加される。他の動作は、図２５２、図２５３で説明した動作と同一であるので説明を省略する。
【１１４６】
図２５２、図２５３は駆動用ＴＦＴ１１ａがＰチャンネルの場合であった。駆動用ＴＦＴ１１ａがＮチャンネルの場合は、図２５６の駆動波形となる。Ｎチャンネルの場合は、Ｖｇｈ電圧の印加でスイッチングＴＦＴ１１ｂなどがオンし、Ｖｇｌ電圧の印加でオフする。したがって、突き抜け電圧は図２５６のＶｇ波形でもわかるように、ゲート信号線１７ａに印加された電圧がＶｇｌ→Ｖｇｈとなる時、Ｖｇｈ→Ｖｇｌとなる時に発生する。次の画素行を選択、非選択した時には、Ｖｇ電圧はより低くなっている。したがって、駆動ＴＦＴ１１ａをＮチャンネルで形成しておけば、図２５２、図２５３で説明したように、良好な黒表示を実現できる。
【１１４７】
なお、図２１５は図６のＴＦＴのＰチャンネルとＮチャンネルに変更したものであるので、動作は図６、図２１１などと同様であるので説明を省略する。また、ＰチャンネルとＮチャンネルとの変更は図８などでも同様であるので、本発明の突き抜け電圧用のコンデンサ１９ｂの概念をそのまま他の画素構成にも適用することができる。
【１１４８】
また、駆動用ＴＦＴ１１（図６ではＴＦＴ１１ａ、図１９ではＴＦＴ１１ｂなど）はＰチャンネルよりもＮチャンネルの方が突き抜け電圧による制御は良好な結果となる場合が多い。以下、この理由について説明をしておく。
【１１４９】
図２５７（ａ）は、ドレイン電圧（Ｄ）をソース電圧（Ｓ）に対して、十分に低電圧にした場合（飽和領域）の電流出力を示している。横軸は、ソース（Ｓ）電圧に対するゲート（Ｇ）電圧である。ゲート電圧をマイナス側にした時にソース（Ｓ）−ドレイン（Ｄ）間に電流が流れる。縦軸は、ソース（Ｓ）−ドレイン（Ｄ）間電流Ｉｉである。
【１１５０】
一般的に、低温ポリシリコン技術で形成したＴＦＴはＶ０電圧以下にした時に、電流が流れる。Ｖ０電圧は３〜４Ｖである。また、一般的に、ＰチャンネルのＴＦＴは電流が流れ始める電圧Ｖ０から１〜１．５Ｖで１〜１０μＡ（例えば、Ｗ／Ｌ＝６／９μｍ）の電流が流れる。この電圧幅をＶｃ（Ｖ）とする。
したがって、Ｐチャンネルの場合は、黒表示の時、ゲート（Ｇ）電圧Ｖ０で電流が流れはじめ、ゲート（Ｇ）電圧Ｖ０＋Ｖｃで１〜１０μＡの電流が流れる。図６の主要な部分を抜き出し、等価回路図で書くと、図２５７（ｃ）のようになる。電荷保持用のコンデンサ１９ａの容量をＣａとし、突き抜け電圧発生用のコンデンサ１９ｂの容量をＣｂ、ＴＦＴ１１ｂのチャンネル容量をＣｔとする。また、ＣｂとＣｔとを加えた容量をＣｃとする。ＴＦＴ１１ａのゲート電圧をＶｇとする。
【１１５１】
ゲート信号線１７ａに印加された電圧は、ＣａとＣｃ容量に分圧され、ＴＦＴ１１ａのゲート端子に印加される。例えば、Ｃａ：Ｃｃ＝３：２で、ゲート信号線の電圧が１０Ｖ変化したとすれば、この電圧は、３：２に分圧されてゲート端子にＶｇ電圧として印加される。つまり、Ｖｄｄ＝０Ｖであれば、ゲート信号線１７ａの電位が０Ｖから−１０Ｖに変化した時、Ｖｇ＝−４Ｖとなる。
【１１５２】
ゲート電圧Ｖｇにあらかじめ所定電圧が印加されている場合も同様である。ゲート信号線１７ａに印加された電圧の変化がＣａとＣｃ容量に分圧されて印加する。しかし、突き抜け電圧は、ゲート信号線１７の電位の変化によるものである。また、Ｃａ、Ｃｃは固定値である。そのため、電位の変化はオフ電圧Ｖｇｈとオン電圧Ｖｇｌで決まるから一定である。例えば、突き抜け電圧は、画像表示状態に関わらず、０．１Ｖというように一定値である。
【１１５３】
ゲート電圧Ｖｇは、画像によって変化する。例えば、黒表示では、ゲート電圧Ｖｇは−３Ｖ、白表示では−４Ｖである（図２５７（ａ）の実線ａを参照）。しかし、突き抜け電圧は、例えば、０．１Ｖというように固定値であるため、黒表示のＶｇ＝３Ｖに対する突き抜け電圧０．１Ｖと、白表示のＶｇ＝４Ｖに対する突き抜け電圧０．１Ｖとは寄与度が異なる。つまり、黒表示に対する突き抜け電圧の割合の方が、白表示に対する突き抜け電圧の割合よりも大きい。したがって、突き抜け電圧の影響は、黒表示で大きく、白表示で小さいことになる。
【１１５４】
この動作は、ＥＬ表示パネルの表示を良好な方にすることに寄与する。つまり、黒表示で突き抜け電圧が大きければ、黒表示により、ソース信号線１８に流すプログラム電流が大きくなる。したがって、書き込み不足が解消され、白表示による突き抜け電圧の影響は小さい方がよい。
【１１５５】
駆動用ＴＦＴ１１がＰチャンネルの場合は、黒表示にするＶ０電圧が−３Ｖ以下と絶対値が比較的大きい。少なくとも、黒表示の階調１（第１番目の階調）で流す電流（およそ、２〜５０ｎＡ）を発生させる電圧Ｖ０と、白表示の最大の階調で流す電流Ｉｉ（μＡ）を発生させる電圧Ｖ０＋Ｖｃとの関係は次式を満たすことが好ましい。
【１１５６】
１／２≦｜（Ｖｃ＋Ｖ０）／Ｖ０｜≦３
さらに好ましくは、
１≦｜（Ｖｃ＋Ｖ０）／Ｖ０｜≦２
を満たすことが好ましい。これは、突き抜け電圧の影響が黒表示で顕著となり、良好な黒表示を実現でき、かつ、白表示での突き抜け電圧の影響を軽減できるからである。
【１１５７】
また、図２５７（ａ）において、従来の電圧幅Ｖｃの大きさをＶ０に比較して相対的に大きくしてもよい。つまり、Ｓ値を小さくする。または、モビリティを小さくする。
【１１５８】
図２５７（ａ）のＰチャンネルの場合は、点線ｂに示すようにＶ０電圧を０電位側にシフトさせることが好ましい。このシフトは、ＰチャンネルＴＦＴの半導体層へのドーピング量を変更することにより実現できる。以上の事項は、図２５７（ｂ）のＮチャンネルの場合も同様である。
【１１５９】
アレイ作製にあたっては、ゲートドライバ１２などを構成するＴＦＴのドーピングは従来と同一にし、画素のＴＦＴ１１ａのドーピング量を変化させればよい。これは、ドーピングの際、マスクを用いることにより形成できる。また、ゲートドライバ１２などを構成するＴＦＴをＮチャンネルのみで構成し、画素のＴＦＴ１１ａをＰチャンネルとする。逆に、画素のＴＦＴ１１ａをＮチャンネルとした場合は、ゲートドライバ１２などを構成するＴＦＴなどはＰチャンネルとする。以上の事項は以下の事項にも適用することができる。
【１１６０】
図２５７（ｂ）はＮチャンネルのＴＦＴのソース電圧（Ｓ）とドレイン電圧（Ｄ）に対して、十分に高電圧にした場合（飽和領域）の電流出力を示している。横軸は、ソース（Ｓ）電圧に対してゲート（Ｇ）電圧である。ゲート電圧をプラス側にした時にソース（Ｓ）−ドレイン（Ｄ）間に電流が流れる。縦軸は、ソース（Ｓ）−ドレイン（Ｄ）間電流Ｉｉである。
【１１６１】
一般的に、低温ポリシリコン技術で形成したＮチャンネルのＴＦＴはＶ０電圧以上にした時に、電流が流れる。Ｖ０電圧は１〜２Ｖである。また、一般的に、ＮチャンネルのＴＦＴは電流が流れ始める電圧Ｖ０から１〜１．５Ｖで１〜１０μＡ（例えば、Ｗ／Ｌ＝６／９μｍ）の電流が流れる。この電圧幅をＶｃ（Ｖ）とする。
【１１６２】
したがって、Ｎチャンネルの場合は、黒表示の時、ゲート（Ｇ）電圧Ｖ０で電流が流れはじめ、ゲート（Ｇ）電圧Ｖ０＋Ｖｃで１〜１０μＡの電流が流れる。
【１１６３】
ゲート電圧Ｖｇは、画像によって変化する。例えば、黒表示では、ゲート電圧Ｖｇはグランド電圧から、１．５Ｖであり、白表示では２．５Ｖである（図２５７（ｂ）を参照）。しかし、突き抜け電圧は、例えば、０．１Ｖというように固定値であるため、黒表示のＶｇ＝１．５Ｖに対する突き抜け電圧０．１Ｖと、白表示のＶｇ＝２．５Ｖに対する突き抜け電圧０．１Ｖとは寄与度が異なる。つまり、黒表示に対する突き抜け電圧の割合の方が、白表示に対する突き抜け電圧の割合より大きい。したがって、突き抜け電圧の影響は、黒表示で大きく、白表示で小さいことになる。つまり、Ｎチャンネルでは、Ｐチャンネルに比較してＶ０電圧が低い。そのため、駆動ＴＦＴ１１ａは、Ｎチャンネルの方が、Ｐチャンネルよりも、つまり、黒表示で突き抜け電圧が大きくなり、黒表示で、ソース信号線１８に流すプログラム電流が大きくなる。したがって、書き込み不足が解消される。
【１１６４】
なお、以上の事項は、図７５、図７６などの電圧プログラムの画素構成に対しても適用させることができる。つまり、一定以上のプログラム電圧以上にならないとＥＬ素子１５に電流を流さないようにすることができるからである。したがって、黒表示などにおいて、ノイズで信号が揺れている際は、ノイズレベルを除去（突き抜け電圧の効果により、一定のレベルまではＥＬ素子１５は点灯しない）できるようになる。また、白ピーク輝度を出しやすくなり、画質が向上する。
【１１６５】
また、以上の実施例ではコンデンサ１９ｂの容量で、突き抜け電圧を設定（所望値にする）するとしたが、突き抜け電圧の値は、ゲート信号線１７の振幅値でも変化する。したがって、ゲート信号線１７ａ（図６の場合）の振幅値を調整することにより、突き抜け電圧を調整することができる。例えば、ゲート信号線のＶｇｈ電圧＝１０Ｖ、Ｖｇｌ電圧＝０Ｖであれば、振幅値は１０Ｖである。この状態で突き抜け電圧が０．１Ｖであるとし、Ｖｇｈ電圧を１２Ｖとすると、振幅値は１２Ｖとなる。したがって、理想的には突き抜け電圧は０．１２Ｖとなる。つまり、ゲート信号線１７の振幅により自由に突き抜け電圧を変更でき、ベース電流を調整できるようになるのである。
【１１６６】
ゲート電圧を発生する電源回路をコマンドにより、Ｖｇｈ電圧またはＶｇｌ電圧の値を設定できるようにしておけばよいので、この制御は容易である。この電圧を調整することにより、突き抜け電圧の微妙な調整が可能になる。
【１１６７】
ゲート信号線１７ａに印加する信号（ＴＦＴ１１のオンオフ信号）のスルーレート（立ち上がりおよび立ち下がり時間に対する電圧の変化）が高いと突き抜け電圧は増加する傾向にある。逆に、スルーレートが低いと突き抜け電圧は低下する。つまり、スルーレートが４０Ｖ／μｓｅｃの方が、２０Ｖ／μｓｅｃよりも突き抜け電圧は大きくなる。このゲート信号のスルーレートはゲートドライバ１２の出力バッファ（インバータ回路、オペアンプなど）の駆動能力で変化する。出力バッファの出力電流を制御することにより、スルーレートを調整でき、突き抜け電圧をも調整できる。出力バッファの出力電流を制御することは、出力バッファの供給電圧を調整すること、ゲート端子への印加波形を鈍らすことなどにより実現できる。また、供給電圧を調整することは回路構成上、容易である。ゲート端子への印加波形を鈍らすことは前段のバッファのサイズを小さくすること（能力を低下させる）により、実現できる。また、ゲート信号線１７ａに印加するオンオフ信号をサインカーブや鋸歯状の信号としても突き抜け電圧を変化できる。以上の事項は、以下に説明する電圧制御信号線、共通信号線の制御においても適用される。
【１１６８】
なお、図２１１などにおいて、突き抜け電圧発生用のコンデンサ１９ｂは、一方の電極をゲート信号線１７にするとしたが（ゲート信号線１７に接続するとしたが）、これに限定されるものではない。例えば、突き抜け電圧発生用にコンデンサ１９ｂの制御用の電圧制御信号線を別途形成する。コンデンサ１９ｂの２つの電極のうち、一方を変換用ＴＦＴ１１ａのゲート端子に接続し、他方を別途形成した前記電圧制御信号線に接続する構成でもよい。この構成では、ゲート信号線１７ａの選択状態に同期して、電圧制御信号線にパルス信号（矩形波に限定されるものではない。サインカーブや鋸歯状の信号でもよい）を印加すればよい。また、このパルス振幅値を調整することにより、突き抜け電圧を容易に調整できる。
【１１６９】
この構成を図２５８に示している。電圧制御信号線１７ｃに印加されたパルス電圧によって、コンデンサ１９ｂを介して突き抜け電圧がＴＦＴ１１ａのゲート端子に印加される。
【１１７０】
電圧制御信号線１７ｃはゲート信号線１７と動作は同一である。図２５９に図示するように、電圧制御信号線１７ｃはゲートドライバ１２の出力端子として構成される。また、図１８７で説明したように、ゲート信号線１７ｂは点灯制御線１７９１に接続されている。
【１１７１】
突き抜け電圧を発生させる信号をゲート信号線１７ａから供給するのではなく、図２６０に図示するように、電圧制御信号線１７ｃから供給すると突き抜け電圧の制御が容易になる。図２６０は図２５９の表示パネルを駆動する信号波形の説明図である。なお、説明を容易にするため、選択する画素行は画素行番号（１）であるとして説明する。
【１１７２】
画素行（１）が選択されると、ゲート信号線１７ａ（１）がＶｇｈ電圧からＶｇｌ電圧に変化するため、コンデンサ１９ｂによって、ゲート信号線１７ａの電位が突き抜ける。この突き抜けによりＶｇ電圧はＶ０となる。
【１１７３】
次に、ＴＦＴ１１ａは、ソースドライバ１４が吸収する電流Ｉｗに等しい電流を流す。しかし、黒表示の場合、ＴＦＴ１１ａが流す電流の値は小さい。一例として３０ｎＡ以下である。このような電流では、ソース信号線１８の寄生容量を１Ｈ期間内に十分に充放電することができない。したがって、ソース信号線１８の電位を１Ｈ期間内に所定電圧にすることができない。つまり、Ｖｇ電圧も低く、本来必要な電圧Ｖｂとすることができず、Ｖｃ電圧となる。
【１１７４】
次に、ゲート信号線１７ａ（１）がオン電圧Ｖｇｌからオフ電圧Ｖｇｈに変化するため、再び、コンデンサ１９ｂにより突き抜け電圧が発生する。この突き抜け電圧により、Ｖｇ電圧はＶｃ電圧からＶａ電圧にシフトする。
【１１７５】
さらに、ｔ１の時間遅れて、電圧制御信号線１７ｃ（１）が低電圧から高電圧にシフトする。したがって、さらに突き抜け電圧が発生し、ＴＦＴ１１ａのゲート端子電圧Ｖｇは目標電圧のＶｂにシフトする。このシフトする電圧を調整することにより、突き抜け電圧を自由に制御できる。つまり、図２５２、図２５３の構成では電圧の変化（突き抜け電圧量）は、ゲート信号線１７ａの振幅で制約される。しかし、図２５９のように、電圧制御信号線１７ｃを別途設けることにより、突き抜け電圧量を変更することが容易となる。また、印加する信号のスルーレートの制御も容易である。また、電圧制御信号線１７ｃに印加する信号の電位レベルにも制約を受けないため、回路構成も容易となる。
【１１７６】
したがって、ＴＦＴ１１ａは全く電流を流さないようにプログラムされるか、もしくは所望値の黒電流を流すようにプログラムされる。つまり、ＥＬ素子１５には微小な電流しか流れないようにプログラムされる。そのため、本発明のＥＬ表示パネルは黒浮きがなく、高コントラスト表示を実現できる。このＶｂ電圧は１フィールド（１フレーム）、つまり、次に画素が選択され、書き換えられるまで保持される。
【１１７７】
以上のように本発明では、電圧制御信号線１７ｃの電圧変動は、コンデンサ１１ｂを介してＴＦＴ１１ａに供給される。したがって、ＥＬ素子１５に流れる電流を制御している。この制御は特に、黒表示を実現するのに有効である。
【１１７８】
図２６０と図２６１との差異は、電圧制御信号線１７ｃの動作タイミングｔ１を１Ｈとした点である。他の点は同一である。図２６１のように構成することにより、ゲート信号線１７ａと電圧制御信号線１７ｃとの動作クロックを同一にすることができるため、回路構成が容易になる。
【１１７９】
図２５９は画素構成が図６の電流プログラムの画素構成である。しかし、本発明は電流プログラム方式に限定されるものではなく、電圧プログラムの画素構成にも適用することができる。図２６２は図８１などで説明した電圧プログラムの画素構成に、本発明の技術的思想を適用したものである。
【１１８０】
図２６２はコンデンサ１９ｂの一端子をＴＦＴ１１ｂのドレイン端子に接続し、他方の端子を電圧制御信号線１７ｃと接続したものである。なお、スイッチングＴＦＴ１１ｂはＮチャンネルのＴＦＴで形成している。
【１１８１】
図２６３は図２６２の画素構成における駆動波形の説明図である。画素行（１）が選択されると、ゲート信号線１７ａ（１）がＶｇｌ電圧からＶｇｈ電圧に変化するため、コンデンサ１９ｂによって、ゲート信号線１７ａの電位が突き抜ける。この突き抜けによりＶｇ電圧は、保持されていたＶｗからＶ０となる。
【１１８２】
次に、ＴＦＴ１１ａは、ソースドライバ１４が吸収する電流Ｉｗに等しい電流を流す。しかし、黒表示の微小な電流では、ソース信号線１８の寄生容量を１Ｈ期間内に十分に充放電することができない。したがって、ソース信号線１８の電位を１Ｈ期間内に所定電圧にすることができない。つまり、Ｖｇ電圧も低く、本来必要な電圧Ｖｂとすることができず、Ｖｃ電圧となる。
【１１８３】
次に、ゲート信号線１７ａ（１）がオン電圧Ｖｇｈからオフ電圧Ｖｇｌに変化するため、再び、コンデンサ１９ｂにより突き抜け電圧が発生する。この突き抜け電圧により、Ｖｇ電圧はＶｃ電圧からさらに低下してＶａ電圧にシフトする。
【１１８４】
さらに、ｔ１の時間遅れて、電圧制御信号線１７ｃ（１）が低電圧から高電圧にシフトする。したがって、突き抜け電圧が発生し、ＴＦＴ１１ａのゲート端子電圧Ｖｇは目標電圧のＶｂにシフトする。したがって、目標とする電圧ＶｂをＴＦＴ１１ａのゲート端子に印加することができる。
【１１８５】
図２６３と図２６４との差異は、電圧制御信号線１７ｃの動作タイミングｔ１を１Ｈとした点である。他の点は同一である。図２６４のように構成することにより、ゲート信号線１７ａと電圧制御信号線１７ｃとの動作クロックを同一にすることができるため、回路構成が容易になる。
【１１８６】
電圧制御信号線１７ｃを用いる構成は、他の数々の構成が例示される。例えば、図２６５はスイッチングＴＦＴ１１ｃのドレイン端子と電圧制御信号線１７ｃ間にコンデンサ１９ｂを配置（形成）した構成である。図２６５の構成は、直接にＴＦＴ１１ａのゲート端子に突き抜け電圧を印加する構成ではない。しかし、電圧制御信号線１７ｃに印加した信号波形はコンデンサ１９ｂを介してＴＦＴ１１ｃのドレイン端子に印加される。そして、このドレイン端子に印加された電圧がＴＦＴ１１ｂなどを介して、ＴＦＴ１１ａのゲート端子に反映（影響、作用、制御）されるのである。
【１１８７】
つまり、図２６５の画素構成では、ＥＬ素子１５に電流を流す駆動ＴＦＴ１１ａを直接制御するものではない。しかし、駆動ＴＦＴ１１ａが流す電流を制御することができる。本発明は、プログラムした電流を制御してそれよりも低い（場合によっては高くする場合もある。例えば、白ピーク電流がよりながれるように制御する場合である。）電流をなんらかの方法で行うものである。したがって、図２６５の構成も本発明の技術的思想の範疇である。
【１１８８】
図２６６は図１９のカレントミラーの画素構成において、電圧制御信号線１７ｃと突き抜け電圧発生用のコンデンサ１９ｂを形成した方式である。この構成については特に説明を要さないであろう。したがって、説明を省略する。
【１１８９】
図２６７は、突き抜け電圧発生用１１ａを形成していない。電圧制御信号線１７ｃは保持用コンデンサ１９の一端子に接続されている。いままで突き抜け電圧発生用コンデンサ１９ｂに印加する電圧でＴＦＴ１１ａのゲート端子の電位を制御し、ＴＦＴ１１ａが流す電流を調整するとして説明した。
【１１９０】
図２６７は電荷保持用コンデンサ１９を直接に制御することにより、ＴＦＴ１１ａのゲート端子の電圧を制御し、ＴＦＴ１１ａに流す電流を制御するものである。動作は図２６４で説明した動作をそのまま、あるいは類推することにより適用することができる。図２６７の画素構成では、突き抜け電圧発生用のコンデンサ１９ｂが不要である。したがって、画素構成が容易となる。
【１１９１】
図２６８は図２６７の画素構成における駆動波形の説明図である。ゲート信号線１７ａ（１）が選択されると、ＴＦＴ１１ｃとＴＦＴ１１ｄがオンする。次に、ＴＦＴ１１ａは、ソースドライバ１４が吸収する電流Ｉｗに等しい電流を流す。しかし、黒表示の微小な電流では、ソース信号線１８の寄生容量を１Ｈ期間内に十分に充放電することができない。したがって、ソース信号線１８の電位を１Ｈ期間内に所定電圧にすることができない。つまり、Ｖｇ電圧も低く、本来必要な電圧Ｖｂとすることができず、Ｖｃ電圧となる。
【１１９２】
次に、ゲート信号線１７ａ（１）がオン電圧Ｖｇｌからオフ電圧Ｖｇｈに変化する。同時に、電圧制御信号線１７ｃ（１）が低電圧から高電圧にシフトする。したがって、突き抜け電圧が発生し、ＴＦＴ１１ａのゲート端子電圧Ｖｇは目標電圧のＶｂにシフトする。したがって、目標とする電圧ＶｂをＴＦＴ１１ａのゲート端子に印加することができる。
【１１９３】
なお、図２６８では、「ゲート信号線１７ａ（１）がオン電圧Ｖｇｌからオフ電圧Ｖｇｈに変化する。同時に、電圧制御信号線１７ｃ（１）が低電圧から高電圧にシフトする。」としたが、これに限定されるものではなく、図２６３、または図２６４のようにｔ１の期間おくれて、信号波形が変化するように構成してもよい。
【１１９４】
図２６７の画素構成は、図６の画素構成にも適用できることは言うまでもない。電荷保持用のコンデンサ１９の一端子に電圧制御信号線１７ｃを接続する（図２６９を参照）。そして、この電圧制御信号線１７ｃに印加する信号によりＴＦＴ１１ａのゲート端子電圧を変動させ、ＴＦＴ１１ａが流す電流を制御（調整）する。
【１１９５】
また、コンデンサ１９ａの電極の下層に、前記電極と絶縁された信号線を形成してもよい。仮に、この信号線を共通信号線と呼ぶ。このような構成を実現すれば、共通信号線と前記絶縁膜とコンデンサの電極とで第２のコンデンサを形成することができる。このコンデンサは、図２１１のコンデンサ１９ｂと見なせる。したがって、共通信号線に先と同様にパルス信号を印加することにより、先と同様の作用および効果を発揮できる。なお、呼び方を共通信号線と呼んだが、機能、構成は先に説明した電圧制御信号線１７ｃと差がない。したがって、電圧制御信号線１７ｃで説明した事項、内容はそのまま、共通信号線に適用することができる。
【１１９６】
また、以上の実施例では、突き抜け電圧発生用コンデンサ１９ｂの一方の端子は、ＴＦＴ１１ａのゲート端子に接続するとした。しかし、本発明は、この構成に限定されるものではない。例えば、図２７０のように、電荷保持用のコンデンサ１９ａ、１９ｃの中点に突き抜け電圧発生用コンデンサ１９ｂの一方の端子を接続してもよい。図２７０に図示するように構成することにより、突き抜け電圧の影響が、ＴＦＴ１１ａのゲート端子に与える割合が少なくなる。
【１１９７】
また、図２７１に示す構成も効果的である。図２７１では画素が選択されると、ソースドライバ１４からの電圧はＴＦＴ１１ｂのドレイン端子Ｖｋに印加される。この電圧（つまり、プログラム電流である）が、コンデンサ１９ａとコンデンサ１９ｃで分割されて、駆動用ＴＦＴ１１ａのゲート端子電圧Ｖｇとなる。したがって、ゲート端子電圧Ｖｇはプログラムされた電圧Ｖｋに比較して低くなる。そのため、ＴＦＴ１１ａに流れる電流（ＥＬ素子１５に流れる電流）は、プログラムされた電流よりも小さくなる。そのため、プログラム電流を大きくし、ＥＬ素子１５に流れる電流を小さくできる。したがって、黒表示でも、書き込み不足がなくなる。
【１１９８】
図２７１において、電荷保持用コンデンサ１９ａの容量をＣａとし、電圧シフト用のコンデンサ１９ｃの容量をＣｃとし、ゲート信号線に印加される高電圧信号をＶｇｈとし、ゲート信号線に印加される低電圧信号をＶｇｌとした時、以下の条件を満足するように構成することにより、良好な黒表示を実現できる。
【１１９９】
０．５≦｜Ｖｇｈ−Ｖｇｌ｜×（Ｃａ／Ｃｃ）≦１０
さらに好ましくは、以下の条件を満足させることが好ましい。
【１２００】
１≦｜Ｖｇｈ−Ｖｇｌ｜×（Ｃａ／Ｃｃ）≦５
また、図２５７のＶｃを基準にすれば、
０．０５≦｜Ｖｃ｜×（Ｃａ／Ｃｃ）≦１
さらに好ましくは、以下の条件を満足させることが好ましい。
【１２０１】
１≦｜Ｖｃ｜×（Ｃａ／Ｃｃ）≦５
以上の事項は図１４２、図８７などの画素構成にも有効である。例えば、図１４２の電圧プログラムの画素構成では、ＴＦＴ１１ａのゲート端子とゲート信号線１７ａ間に突き抜け電圧発生用のコンデンサ１９ｂを形成または配置する。
【１２０２】
以上の事項は図２７２の実施例にも適用される。また、図１９などで説明した画素構成にも適用することができることは言うまでもない（図２７３を参照）。また、図８６、図８７なでの電圧プログラムの画素構成にも適用できる。ＴＦＴを突き抜ける電圧を補償できる。また、電位シフトさせることにより最良動作点で動作させることができるからである。
【１２０３】
図２７１は突き抜け電圧発生用のコンデンサ１９ｂを付加した構成であった。しかし、図２７１の構成では、一般的にＰチャンネルのＴＦＴ１１ｂはオン抵抗を低くするため、チャンネル幅Ｗを比較的大きくする必要がある。そのため、ソース−ゲート容量が比較的大きい。したがって、コンデンサ１９ｂを付加せずとも、ＴＦＴ１１ｂに発生する寄生容量で代用できる。
【１２０４】
図２７１のように、突き抜け電圧発生用のコンデンサ１９ｂと電圧シフト用のコンデンサ１９ｃの両方を作製すると、動作点Ｖｇにばらつきが発生する場合がある。この課題に対しては、画素行を選択するスイッチングＴＦＴ（図６では、ＴＦＴ１１ｂ、１１ｃ。図１９ではＴＦＴ１１ｃ、１１ｄ）をＮチャンネルにして、突き抜け電圧を極力低減することが効果的である。この実施例を図２７２に示す。図２７２では、スイッチングＴＦＴ１１ｂをＮチャンネルにすることにより、Ｐチャンネルに比較して突き抜け電圧を１／２〜１／５にすることができる。したがって、突き抜け電圧は発生しにくく、Ｖｋ電圧のシフトは発生しにくい。そのため、ＴＦＴ１１ａのゲート端子電圧Ｖｇのばらつきも発生しにくい。なお、図２７２では、逆バイアス電圧Ｖｍ印加用のＴＦＴ１１ｇ（スイッチング手段）と付加している。
【１２０５】
以上は、図６の画素構成の場合であったが、図１９の構成も同様である（図２７４を参照）。画素が選択されると、ＴＦＴ１１ｄがオンし、ソース信号線１８からの電圧（電流）が、ＴＦＴ１１ｄのドレイン端子に接続されたコンデンサ１９ａの一端子に書き込まれる。つまり、ソースドライバ１４からの電圧はＴＦＴ１１ｂのドレイン端子Ｖｋに印加される。この電圧（つまり、プログラム電流である）が、コンデンサ１９ａとコンデンサ１９ｃで分割されて、駆動用ＴＦＴ１１ｂのゲート端子電圧Ｖｇとなる。したがって、ゲート端子電圧Ｖｇはプログラムされた電圧Ｖｋに比較して小さく、そのため、ＴＦＴ１１ｂに流れる電流（ＥＬ素子１５に流れる電流）は、プログラムされた電流よりも小さくなる。そのため、プログラム電流を大きくし、ＥＬ素子１５に流れる電流を小さくできる。したがって、黒表示でも、書き込み不足がなくなる。
【１２０６】
なお、明らかな事項であるが、図２７４に図示するように各画素１６には、逆バイアスのＴＦＴ１１ｇを付加してもよい。また、突き抜け電圧発生用のコンデンサ１９ｂを付加してもよいことは言うまでもない。もちろん、ＥＬ素子１５に流れる電流をオンオフ制御するＴＦＴ１１ｄを付加してもよいことは言うまでもない。以上のように本発明は、本明細書で記載した構成あるいは実施例あるいは技術的思想を相互に組み合わせることができる。
【１２０７】
なお、共通信号線、電圧制御信号線は画素行と平行に形成する。つまり、画素行ごとに前記信号線を形成（配置）する。しかし、必ずしも画素行ごとに形成することに限定されるものではない。例えば、２画素行以上ずつ画素を選択する場合は、複数画素行ごとに前記信号線を形成（または配置）すればよい。
【１２０８】
また、図２１１などにおいて、１９ｂは２端子のコンデンサとしたがこれに限定されるものではない。例えば、ＴＦＴを用いて、ＴＦＴのソース−ゲート間容量を用いてコンデンサとしてもよい。つまり、突き抜け電圧を発生させる素子はコンデンサに限定されるものではなく、ＥＬ素子１５の変換用ＴＦＴ１１ａのゲート端子に絶縁状態で、この端子の電位を変更できるものであればいずれでもよい。もちろん、ダイオードの接合容量でもコンデンサを構成できることは言うまでもない。
【１２０９】
また、コンデンサ１９ｂは各画素に形成するとしたが必ずしもこれに限定されるものではない。例えば、隣接した画素で１つのコンデンサ１９ｂを形成してもよい。
【１２１０】
また、コンデンサ１９ｂの一端にＴＦＴなどのスイッチング素子を配置（形成）し、このスイッチング素子をオンオフ制御することにより、コンデンサ１９ｂを画素１６から切り離せるように構成してもよい。つまり、画素１６からコンデンサ１９ｂを切り離すことにより、ベース電流を変更（あり、なし）することができるようになる。また、スイッチング素子でコンデンサ１９ｂを切り離すとしたが、コンデンサ１９ｂの電極間をショートするＴＦＴ（スイッチング素子）などを形成（配置）し、このスイッチング素子をオンさせることにより、コンデンサ１９ｂの容量を０とする制御を行ってもよい。
【１２１１】
電位の変更の対象は変換用ＴＦＴ１１ａに限定されるものではない。ＥＬ素子１５の電流量を設定する素子であればいずれでもよい。つまり、変換用ＴＦＴ１１ａはＭＩＭ、ＴＦＤ（薄膜ダイオード）などでも構成できるからである。これらを制御することによりＥＬ素子１５に流れる（あるいは流す）電流を制御できるように構成すればよい。この構成では、必要に応じてカソード電極を横ストライプ状に加工（形成）する。
【１２１２】
また、図１６６、図１６９、図１７２〜図１８３などで、逆バイアス電圧Ｖｍを印加することによりＥＬ素子１５の劣化を防止するという逆バイアス駆動方式について説明をした。説明するまでもないが、この逆バイアス駆動方式と図２７５、図２７６、図２７７などで説明した突き抜け電圧により、ＥＬ素子１５に流れる電流を制御するという方式（突き抜け駆動方式と呼ぶ）とを組み合わせても良いことは言うまでもない。
【１２１３】
図２７６は、図８６の電圧プログラムの画素構成に突き抜け電圧発生用のコンデンサ１９ｂを付加するとともに、逆バイアス電圧Ｖｍを印加するＴＦＴ１１ｄを付加した構成である。
【１２１４】
なお、逆バイアス電圧ＶｍはＴＦＴ１１ｄで印加するとしたがこれに限定されるものではなく、コンデンサに置き換えてもよい。つまり、突き抜け電圧発生用コンデンサ１９ｂのように、コンデンサの一端にパルス電圧を印加することにより、コンデンサの電極に印加された電圧を、突き抜けによりＥＬ素子１５に印加するように構成してもよい。
【１２１５】
図２７７は、図１９などで説明したカレントミラーの画素構成（電流プログラム方式）に逆バイアス用のＴＦＴ１１ｇを追加した構成である。また、図２７８は図８５で説明した電圧プログラム方式の画素構成に逆バイアス用のＴＦＴ１１ｇを追加した画素構成である。また、図２７９は図６の画素構成（電流プログラム方式）の画素構成に逆バイアス用のＴＦＴ１１ｇを追加した画素構成である。
【１２１６】
なお、以上の実施例において、突き抜け電圧発生用コンデンサ１９ｂは２端子のコンデンサであるとして説明したが、これに限定されるものではない。例えば、図２８０では、トランジスタ２２７１のチャンネル容量でコンデンサ１９ｂを構成（形成、作製）したものである。ソース−ドレイン容量を用いても良い。
【１２１７】
同様に電荷保持用コンデンサ１９ａも２端子のコンデンサに限定されるものではない。図２８０で説明したように、トランジスタのチャンネル容量で構成してもよい。また、ダイオード（図２８０のトランジスタ２２７１（コンデンサ１９ｂ））はダイオードともみなせる）で容量を形成してもよい。その他、電荷を保持できる素子であればいずれでもよい。以上の事項は、本発明の他の実施例にも適用できることは言うまでもない。
【１２１８】
また、突き抜け駆動方式と逆バイアス駆動との組み合わせだけではなく、ブロック駆動方式や、Ｎ倍パルス駆動方式、複数画素行選択方式など、本明細書で記載した本発明は相互に組み合わせることができる。以上の事項は、以降の事項に対しても同様である。
【１２１９】
なお、突き抜け電圧により、目標値の電流に対してずれが発生する。しかし、本発明のように略Ｎ倍の電流がＥＬ素子１５に流れるようにプログラムし、かつ表示画像を間欠表示する方式では、目標値に対するずれも略１／Ｎとなる。また、１倍の電流（通常駆動、従来の駆動）に比較して、より飽和状態に近い領域でＴＦＴ１１ａを動作させているため、ずれも少なくなる。したがって、従来に比較してより良好な画像表示を実現できる。
【１２２０】
また、ＥＬ素子１５に流す電流を制御するというのが本発明の技術的思想である。したがって、突き抜け電圧の発生タイミングはゲート信号線１７ａの走査タイミングと必ずしも同期がとれていることが必須の条件ではない。非同期制御も可能であろう。突き抜け電圧は複数回に分散して印加してもよい。
【１２２１】
図１１１〜図１１４に図示したように、ＤＡ回路１２２６を含む電流出力回路１２２２でソース信号線１８に電流を出力するとしたが、図２１１、図２１２、図２１５などのように、突き抜け電圧を発生させて駆動する方法の場合は、一定のベース電流を加えて出力する必要がある。例えば、ある階調で３０ｎＡの電流を画素１６に電流プログラムする場合、突き抜け電圧によるベース電流を加えた電流をソース信号線１８に印加する。ベース電流が４０ｎＡであれば、３０ｎＡ＋４０ｎＡの電流をソース信号線１８に印加する（ソース信号線１８から電流出力回路１２２２に向かって吸収する）。したがって、ベース電流を加えて流すように回路構成をする必要がある。例えば、ベース電流用のカレントミラー回路を付加したりする構成が例示される。
【１２２２】
図１１１〜図１１４では、ＤＡ回路１２２６を含む電流出力回路１２２２でソース信号線１８に電流を出力するとしたが、これに限定されるものではない。例えば、ソースドライバ１４内に基準電流を発生させる第１のカレントミラー回路を１つ形成する（図２８１を参照）。
【１２２３】
図２８１は各ソース信号線１８に対応する電流出力回路１２２２の主要部を図示している。なお、図２８１では、印加される画像データは６ビット（ＲＧＢは各６４階調）であるとして説明をする。６ビットは画像データＤ（０〜５）が対応し、ＭＳＢ（最上位ビット）はＤ５であり、ＬＳＢ（最下位ビット）はＤ０である。
【１２２４】
図２８１でわかるように、画像データＤ０によりスイッチングトランジスタ２７５２ａがオンし、１つの子トランジスタ２７５４ａがオンする。同様に、画像データＤ１によりスイッチングトランジスタ２７５２ｂがオンし、２つの子トランジスタ２７５４ｂがオンする。また、画像データＤ２によりスイッチングトランジスタ２７５２ｃがオンし、４つの子トランジスタ２７５４ｃがオンする。また、画像データＤ３によりスイッチングトランジスタ２７５２ｄがオンし、８つの子トランジスタ２７５４ｄがオンする。また、画像データＤ４よりスイッチングトランジスタ２７５２ｅがオンし、１６つの子トランジスタ２７５４ｅがオンする。また、画像データＤ５によりスイッチングトランジスタ２７５２ｆがオンし、３２つの子トランジスタ２７５４ｆがオンする。したがって、入力画像データＤに応じて６４階調を表現する電流Ｉｗがソース信号線１８から流れ込む。つまり、ゲート信号線１７ａにオン電圧が印加され、選択画素行のＴＦＴ１１ａ（図６の場合）からＩｄｄ（＝Ｉｗ）電流が流れる。
【１２２５】
図２８１では、ソースドライバ１４内には１つの親トランジスタ２７５３が形成（配置）されている。この親トランジスタ２７５３に流れる電流が子トランジスタ２７５４に流れる。つまり、ソース信号線１８が１７６（ＱＣＩＦの場合）本あるとすれば、１７６×６３個の子トランジスタ２７５３が親トランジスタ２７５３と接続されていることになる。
【１２２６】
ただし、これでは１つの親トランジスタ２７５３に接続されている個数があまりにも多いので、中間のトランジスタを配置してもよい。例えば、親トランジスタを第１のトランジスタとすれば、第２のトランジスタ、第３のトランジスタを形成し、第３のトランジスタに子のトランジスタ２７５４の６３個を接続し、カレントミラーの関係にする。したがって、ＱＣＩＦを例示すれば（ソース信号線数１７６本）、第１のトランジスタを１個（親トランジスタ）とカレントミラーの関係にある第２のトランジスタを１６個形成（配置）し、この第２のトランジスタとカレントミラーの関係にある第３のトランジスタを１１個形成（配置）する。つまり、カレントミラーの関係にある第１から第３のトランジスタの個数は、１×１６×１１＝１７６個である。なお、この第１から第３のトランジスタはソースドライバ１４内で密集して配置する。各トランジスタのＶｔばらつきの影響をなくするためである。特に第１のトランジスタと第２のトランジスタは、ごく近傍に配置する必要がある。
【１２２７】
以上のような関係にすると、第１のカレントミラー回路（親トランジスタ２７５３）に流す電流を調整することにより、ＩＣチップ全体の出力電流量を調整できるようになる。親トランジスタ２７５３に流す電流は電子ボリウムで調整できるように構成しておく。また、図２８１に図示するように、ソースドライバ１４に外付けボリウム（バイアス抵抗）２７５１を配置し、この抵抗の抵抗値を変更することにより、親トランジスタ（第１のトランジスタ）２７５３に流れる電流を変化させるように構成してもよい。いずれにせよ、親トランジスタ２７５３に流れる電流を調整することにより、プログラム電流Ｉｗの最小きざみを容易にかつ全ソース信号線１８同時に変更することができる。
【１２２８】
なお、図４５、図４６、図１１６などでは同時に複数の画素行を選択するとした。この場合でも、親トランジスタ２７５３に流す電流を変化させることにより対応できる。つまり、１画素行を選択する場合に比較して、選択する画素行倍の電流を親トランジスタ２７５３に流せばよいからである。また、図１２１で説明したように、１Ｈの期間などで、ソース信号線１８に流す（ソース信号線１８から吸収する）電流を変化させる駆動方法への対応も容易である。親トランジスタ２７５３に流す電流を可変すればよいからである。
【１２２９】
この親トランジスタ２７５３の電流の調整により、表示パネルの明るさ、ガンマ特性を調整することができる。なお、親トランジスタ２７５３に流す基準電流は、Ｒ、Ｇ、Ｂ画素ごとに独自に調整できるように構成する。ＲＧＢでガンマカーブ、印加電流が異なるからである。この構成を図２８２に示す。図２８２に図示するように、各色の親トランジスタ２７５３（２７５３Ｒ、２７５３Ｇ、２７５３Ｂ）に流す電流を電子ボリウムあるいはバイアス抵抗により変更できるようにしておくのである。もちろん、ＥＬ素子１５のガンマ特性、温度特性に合致するように、親トランジスタ２７５３に流す電流は補正しておく。
【１２３０】
他に、データＤ０からＤ５にそれぞれ１つの（複数の場合もある）子トランジスタ２７５４を形成し、親トランジスタ２７５３とのカレントミラー回路のカレント倍率を変化させることにより、電流出力を変化させる構成でもよい。例えば、Ｄ０に対応する子トランジスタ２７５４は親トランジスタ２７５３とのカレント倍率１倍とし、Ｄ１に対応する子トランジスタ２７５４は親トランジスタ２７５３とカレント倍率２倍とする。同様に、Ｄ２に対応する子トランジスタ２７５４は親トランジスタ２７５３とのカレント倍率４倍とし、Ｄ３に対応する子トランジスタ２７５４は親トランジスタ２７５３とのカレント倍率８倍とする。さらに、Ｄ４に対応する子トランジスタ２７５４は親トランジスタ２７５３とのカレント倍率１６倍とし、Ｄ５に対応する子トランジスタ２７５４は親トランジスタ２７５３とのカレント倍率３２倍とする構成である。
【１２３１】
以上のように、出力電流回路１２２２を、２段階あるいは３段階（第１のトランジスタ、第２のトランジスタおよび第３のトランジスタ）のカレントミラー回路の構成を採用することにより、各ソース信号線１８にプログラムされる電流ばらつきをなくすることができる。
図２１１、図２１５のように、突き抜け電圧用のコンデンサ１９ｂを形成した場合は、一定のベース電流を加えて出力する必要がある。また、突き抜け電圧用のコンデンサ１９ｂを配置（形成）しない構成であっても、ＴＦＴ１１ｂのソース−ゲート端子容量により突き抜け電圧が発生する。例えば、先と同様に、ある階調で３０ｎＡの電流を画素１６に電流プログラムする場合、突き抜け電圧によるベース電流を加えた電流をソース信号線１８に印加する。ベース電流が４０ｎＡであれば、３０ｎＡ＋４０ｎＡの電流をソース信号線１８に印加する（ソース信号線１８から電流出力回路１２２２に向かって吸収する）。したがって、ベース電流を加えて流すように回路構成をする必要がある。例えば、ベース電流用のカレントミラー回路を別途、付加したりする構成が例示される。
【１２３２】
図２８３では、このベース電流印加用のトランジスタ２７５２ｂｂと２７５４ｂｂをソースドライバ１４内に配置（形成）している。なお、ベース電流の印加は端子Ｄｂｂに印加するロジック信号で切り替えられる。つまり、ベース電流を加えるか否かは、ロジック的に制御できるように構成されている。
【１２３３】
ＲＧＢのＥＬ素子１５ごとにガンマカーブ、印加電流が異なるので、ベース電流もＲＧＢごとに独自に調整できるように構成すること、また、オンオフ制御できるように構成することが好ましい。ベース電流を印加（ソース信号線１８から電流を吸収する場合もある）すると、画像によっては、黒浮きが発生するからである。したがって、ベース電流をオンオフさせることにより、最適に調整できるようにする。また、ベース電流のオンオフもＲＧＢごとに独自に設定できるようにしておくことが好ましい。
【１２３４】
なお、先にも説明したが親トランジスタ２７５３に流す基準電流、トランジスタ２７５４ｂｂに流すベース電流は温度補償をしておく。パネル（正確にはＥＬ素子１５の温度）を検出し、その検出した温度によって、基準電流、ベース電流の値を変化させる。一般的に、ＥＬ素子１５は温度が上がると発光効率が低下するので、温度が上がる際にはＥＬ素子１５に印加する電流を増大させるように構成する。また、基準電流、ベース電流の温度補償も、ＲＧＢごとに独自に補償値を設定できるようにすることが好ましい。
【１２３５】
以上の実施例では、画素１６に突き抜け電圧発生用のコンデンサ１９ｂを形成する、あるいは、ＴＦＴ１１ｂなどのチャンネル容量を利用して黒表示のバイアス電流をより多く流したりする方式であったが、以上の事項は、ソース信号線１８の電位をシフトすることによっても実現できる。図２８４はその実施例である。
【１２３６】
例えば、スイッチ回路１２２３に印加される電圧は図１４３の電圧出力回路１２２１である。つまり、画像データに応じて、スイッチ回路１２２３をオンさせてソース信号線１８の電位をＶｄｄ電圧の方にシフトさせる。したがって、ＴＦＴ１１ａのゲート端子の電位Ｖｇが高くなり、ＴＦＴ１１ａは電流を流さなくなる。スイッチ回路１２２３を閉じるタイミングは選択された画素行が非選択となる直前である。つまり、ゲート信号線１７ａにオフ電圧が印加される直前である。したがって、画素１６のコンデンサ１９ａに電流プログラムされ、スイッチ回路１２２３が動作することでソース信号線１８による電位シフトがコンデンサ１９ａに重畳されたのち、ゲート信号線１７ａにオフ電圧が印加され、該当画素行が非選択となる。
【１２３７】
なお、「画像データに応じて」とは、６４階調のうち、黒表示に近い下位８階調では、スイッチ回路１２２３を閉じるという制御を行うという意味である。黒表示ではソース信号線１８に流す電流が小さいため、書き込み不足が発生しやすいからである。つまり、以前に説明した選択プリチャージである。
【１２３８】
図２８４の電流出力回路１２２２は図１４３、図１４４、図２８１、図２８２、図２８３などに限定されるものではない。以下、本発明の他の電流出力回路１２２２について説明をする。
【１２３９】
図２８５は他の電流出力回路１２２２を用いた表示パネルの構成図である。なお、図２８５などでは、電流出力回路１２２２は、アレイ基板４９に画素１６と同時に形成してもよい。つまり、電流出力回路１２２２は低温ポリシリコン技術で形成してもよい。つまり、画素のＴＦＴと同一のプロセスで形成するのはもちろん、シリコンチップのソースドライバ１４内に形成し、ＣＯＧ技術などを用いてアレイ基板４９上に実装してもよいことは言うまでもない。また、高温ポリシリコン技術で形成してもよく、有機材料で形成（有機ＴＦＴ）してもよい。
【１２４０】
図２８５の電流出力回路１２２２は図１５７のＥＬ素子１５を削除し、この削除したＥＬ素子の箇所とソース信号線１８を続した構成である。つまり、図１５７のソース信号線１８が電流プログラム線３００２となる。この電流プログラム線３００２には電流サンプリング回路３００１の出力が接続される。電流プログラム線３００２に流れる電流はソース信号線１８に流れる電流である。したがって、電流サンプリング回路３００１からの電流が電流プログラム線３００２に流れ、この電流がコンデンサ１９にプログラムされる。そして、プログラムされた電流が１Ｈクロックに同期してソース信号線１８に印加されるのである。したがって、１Ｈクロックに同期して一斉に電流をソース信号線１８に印加する必要があるため、電流出力回路１２２２の出力段には１Ｈクロックに同期してオンオフするスイッチを具備している。
【１２４１】
なお、電流出力回路１２２２は図１５９のカレントミラーの画素１６構成でもよい。図２８５の電流出力回路１２２２は図１５９のＥＬ素子１５を削除し、この削除したＥＬ素子の箇所とソース信号線１８と接続した構成である。つまり、図１５９のソース信号線１８が電流プログラム線３００２となる。
【１２４２】
なお、図１５９のカレントミラーの構成では、カレント倍率を設定すること（構成すること）により、電流出力回路１２２２にサンプリングして書き込む電流と、ソース信号線１８から吸い込む電流値を異ならせることができる。したがって、電流サンプリング回路３００１からの書き込み電流を増加させることができ、電流サンプリング回路３００１の書き込み不足を解消することができる。また、逆にソース信号線１８への書き込み電流を増加させることもできる。
【１２４３】
なお、図２８５、図２８６などにおいて、電流出力回路１２２２は、図１５７、図１５９を変形させたものとして説明したがこれに限定されるものではない。例えば、２本の信号線に流れる電流（一方の電流はバイアス電流、他方の電流はバイアス電流＋信号（書き込み）電流）の差を電流出力回路１２２２に書き込む差動構成であってもよい。差動構成では、電流サンプリング回路３００１から電流出力回路１２２２への電流書き込み不足は発生しない。しかし、電流プログラム線３００２は２本必要である。
【１２４４】
また、図１５７、図１５９において、図２７１、図２７７、図２７５などで説明したように画素１６構成に突き抜け電圧発生用のコンデンサ１９ｂなどを付加することにより、バイアス電流を発生することができる。したがって、黒表示状態などにおいて、ソース信号線１８に流す電流を増加させることができる。
【１２４５】
図２８５の構成では、デジタル画像データをアナログ電流に変換するＤＡ回路（図示せず）からの出力は、電流サンプリング回路３００１で電流サンプリングされ、それぞれソース信号線１８に配置（形成）された電流出力回路１２２２に保持される（コンデンサ１９に記憶される）。この保持された電流を１Ｈクロックに同期してソース信号線１８に印加され（ソース信号線１８から電流を吸収し）、各表示画面２１の画素１６に順次書き込まれるのである。以上の構成を採用することにより、図１４４などで説明したオペアンプなどが不要になり、図２８３で説明したカレントミラー回路なども不要になる。また、電流出力回路１２２２の構成が容易であるので低温ポリシリコン技術などでも形成することができる。
【１２４６】
ただし、課題がある。電流サンプリング回路３００１の動作周波数が高く、電流出力回路１２２２への書き込み不足が発生するからである。これを解決するのは、図２８６に図示するように、２つの電流出力回路（１２２２ａ、１２２２ｂ）と、２つの電流サンプリング回路３００１（３００１ａ、３００１ｂ）を配置（形成）すればよい。
【１２４７】
このように２層にすることにより、第１Ｈ目では電流出力回路１２２２ａからソース信号線１８に電流を印加し、その期間に、電流サンプリング回路３００１ｂを動作させて電流出力回路１２２２ｂに書き込み電流を保持させる。次の第２Ｈ目では電流出力回路１２２２ｂからソース信号線１８に電流を印加し、その期間に、電流サンプリング回路３００１ａを動作させて電流出力回路１２２２ａに書き込み電流を保持させることができる。つまり、電流サンプリング回路３００１の動作スピードを１／２にすることができる。なお、表示画面は図２８６に図示するように表示画面２１ａと２１ｂの２分割としてもよい（ソース信号線１８を画面の中央部で切断する）。
【１２４８】
なお、図２８５、図２８６などで説明した電流出力回路１２２２がプログラム電流Ｉｗを吸い込む方向か、吐き出す方向かは、画素１６構成によって異なる。つまり、画素１６構成にあわせて電流出力回路１２２２の構成を設定（形成）する。
【１２４９】
図２８６では、図１８７で説明したようにゲート信号線１７ｂを複数信号線ずつ共通にしている。つまり、ブロック駆動方式を実施する。以上のように、本発明は、本明細書で記載した他の構成と組み合わせることができる。さらに、図２８７は、点灯制御線１７９１を複数本形成し、かつ、逆バイアス電圧を印加するように構成している。以上のように、本発明は、本明細書で記載した他の構成と組み合わせることができる。
【１２５０】
ＥＬ表示装置は、液晶表示装置のようなバックライトが不要である。したがって、モジュール厚を薄くできるという特徴がある。液晶表示装置は、バックライトを点灯して画像を表示する。また、バックライトの消費電力は携帯電話に使用するモジュールで２００〜３００ｍＷと大きい。それに比較して、ＥＬ表示パネルで使用する消費電力は５〜１０ｍＷと小さい。したがって、画像を表示する際は、バックライトが点灯しているため、どんな画像を表示してもモジュールとしての消費電力には差がない。
【１２５１】
ＥＬ表示装置において、画像表示状態と消費電力には密接な関係がある。通常の自然画では消費電力は少ない。しかし、白ラスター表示では、自然画の３〜４倍の電流を消費する。また、画像の表示状態によって、モジュールに流れる電流が絶えず変化する。
【１２５２】
白ラスター表示、画像の表示状態に追従するように電源回路を構成すると非常に回路構成が大きくなる。また、電源容量も大きくなる。本発明はこれらの課題を解決するものであり、また、表示画面２１の明るさ制御を容易に実現するものである。
【１２５３】
図２８８は、情報表示装置の一例としての本発明の携帯電話の表示方法の説明図である。図２８８（ａ）は、携帯電話の表示画面２１を示している。表示画面２１ｂはアンテナの受信状態、時刻などを表示する部分である。つまり、定常的に必要な情報を表示する領域である。表示画面２１ｃも同様に操作アイコンなど定常的に必要な情報を表示する領域である。表示画面２１ａはメニュー、画像などを表示する領域で絶えず、表示する画像が変化する領域である。
【１２５４】
図２８８では説明を容易にするため、図１８７、図２１０などで説明したブロック表示方法を適用しているとする。表示画面２１ｂは３つのブロック１９８１ｂを対応させ、表示画面２１ｃは３つのブロック１９８１ｃを対応させている。また、表示画面２１ａは残りのブロック１９８１ａを対応させている。したがって、選択するブロック１９８１の回数などを制御することにより容易にブロック１９８１ごとに画像の明るさを調整できる。なお、断っておくが、表示画面２１ａ、２１ｂ、２１ｃなどの明るさ調整は、図１８７、図２１０などで説明したブロック駆動に限定されるものではない。当然のことながら、図８４、図４５、図４６などで説明した順次駆動でもよいことは言うまでもない。順次駆動でも、クロックの速度などを制御することにより、部分ごとに表示画面２１での明るさ調整を容易に実現できるからである。
【１２５５】
表示画面２１ｂ、２１ｃは定常的に表示する部分であるので、一定の表示画面の明るさを保つ必要がある。また、電流の消費量は一定である。しかし、図２８８（ａ）の表示画面２１ａは画像の種類により画像の明るさを制御することが好ましい。例えば、表示画面２１ａにテレビ画像を表示していて、突然画面全体が白表示（白ラスター）に変化すると急激に電源回路からモジュールに電流が流れる。この電流によりモジュールが発熱し、劣化あるいは不良が発生する危険性がある。なお、図２８８（ｂ）で図示したブロック１９８１ａ、１９８１ｂ、１９８１ｃはそれぞれ個別にオンオフ処理（点灯、非点灯処理）を行うことができ、画像の明るさを調整できる。これは、点灯制御線１７９１を制御することにより容易に実現できる。
【１２５６】
したがって、表示画面２１ａにどんな画像が表示されるかを監視し、消費電力が急激に増加する場合は、表示する画像データに演算処理などを施して表示画面２１ａの全体輝度を低下させる必要がある。例えば、白ラスター表示を行う時には、白ラスターの画像データの大きさなどを１／２とし、表示輝度を１／２に低減させる。なお、画像の輝度は、図１８７などでも説明しているように、非表示領域３１２と画像表示領域３１１の割合を変化することにより行う。このようにすることにより、画像データの大きさを変化させずに画像の明るさ調整を実現できる。もちろん、画像データの大きさを変化させて実現してもよいことは言うまでもない。
【１２５７】
図２８９は、画像データによる消費電力変化を抑制する回路である。フレーム（フィールド）メモリ２６２１は２つの領域（２６２１ａ、２６２１ｂ）に分かれており、それぞれ、１画面の画像データを保持できる。フレームメモリ２６２１ａとフレームメモリ２６２１ｂとは交互に選択される。例えば、フレームメモリ２６２１ａからデータ変換回路２６２３に画像データを読み出している時には、マイコン（図示せず）からフレームメモリ２６２１ｂに画像データが書き込まれている。逆に、フレームメモリ２６２１ｂからデータ変換回路２６２３に画像データを読み出している時には、マイコン（図示せず）からフレームメモリ２６２１ａに画像データが書き込まれている。なお、説明を容易にするため、画像データＤＡＴＡ（５：０）はＤ５〜Ｄ０の６ビット（６４階調）であるとして説明をする。
【１２５８】
画像データＤＡＴＡ（５：０）はフレームメモリ２６２１ａと２６２１ｂに交互に書き込まれる。ＭＳＢのＤＡＴＡ５は、カウンタ回路２６２２でカウントされる。ＤＡＴＡ５をカウントするのは、ＤＡＴＡ５のビットがたっている画像データ、つまり、最高輝度の１／２以上となる画像データの個数をカウントしているのである。したがって、カウンタ回路２６２２のカウント値が大きいほど画像の輝度が高く、モジュールで消費する電力が大きいことを示していることになる。
【１２５９】
今、画像データはフレームメモリ２６２１ａに書き込まれるとともに、カウンタ回路２６２２でカウントされているとする。この時、フレームメモリ２６２１ｂの画像データが読み出されている。
【１２６０】
カウンタ回路２６２２のカウント値が所定値（この所定値はマイコン（図示せず）などにより可変できるように構成しておく）以上の時、カウンタ回路２６２２はデータ変換回路２６２３を制御する。この制御とは、フレームメモリ２６２２からの画像データの値を１／２する（１ビット右にシフトする）などの処理である。つまり、カウンタ回路は１画面の画像データをカウントする（画像データはフレームメモリ２６２１ａに書き込まれる）。そして、この画像データをフレームメモリ２６２１ａから読み出し、この画像データを制御するのである。
【１２６１】
なお、カウントはＤ５だけでなく、ＤＡＴＡ（５：４）あるいはＤＡＴＡ（５：３）をカウントすることにより、より画像の特徴抽出が正確に行えることは言うまでもない。特徴抽出を正確に行うことにより表示画面２１ａの明るさ調整をより適切に実施することができる。
【１２６２】
画像データが白ラスターなど、非常に消費電力が大きくなる場合は、データ変換回路２６２３で画像データを小さくする画像データ変換処理をした後、その変換後のデータをソースドライバ１４に印加する。なお、画像を１フレームごとに処理し、１フレームごとに表示画像の明るさ調整をすると画像がブリンクしてしまう（明るい画面と暗い画面が繰り返され、画像がまばたいた状態となる）。この課題に対しては、画像処理に遅延を持たし、また、複数フレームの画像変化を考慮しながら、データ変換回路２６２３のデータ変換制御を行うことにより対応できる。
【１２６３】
なお、図２８９では、画像データを変換し、ソースドライバ１４に印加することにより表示画面２１ａの明るさ調整を行うとしたが、これに限定されるものではなく、図２８８のブロック１９８１ａの点灯時間を制御することにより実現しても良いことは言うまでもない。以下、この実施について説明をする。
【１２６４】
図２９０はその実施例の説明図である。フレーム（フィールド）メモリ２６８１は２つの領域（２６８１ａ、２６８１ｂ）に分かれており、それぞれ、１画面の画像データを保持できる。フレームメモリ２６８１ａとフレームメモリ２６８１ｂとは交互に選択される。例えば、フレームメモリ２６８１ａからソースドライバ１４に画像データを読み出している時には、マイコン（図示せず）からフレームメモリ２６８１ｂに画像データが書き込まれている。逆に、フレームメモリ２６８１ｂからソースドライバ１４に画像データを読み出している時には、マイコン（図示せず）からフレームメモリ２６８１ａに画像データが書き込まれている。以上の事項は図２８９と同様である。
【１２６５】
画像データＤＡＴＡ（５：０）のＭＳＢのＤＡＴＡ５は、加算回路２６８２ａでカウントされる。図２８９の実施例と同様に、最高輝度の１／２以上となる画像データの個数をカウントするためである。したがって、加算回路２６８２ａのカウント値が大きいほど画像の輝度が高い画像データが多いことを示している。
【１２６６】
加算回路（演算処理回路）２６８２ｂは、表示画面２１を複数のブロックに区切り、それぞれのブロックでも平均輝度分布を処理する。また、演算処理回路２６８２ｃは画像データの所定輝度以上の画像データの分布状態と、所定輝度以下の画像データの分布状態を演算により求めている。つまり、加算回路（演算処理回路）２６８２は、表示画面２１の平均輝度分布、画像データの分布状態などを解析するものである。
【１２６７】
ゲートドライバ制御回路２６８３は、演算処理回路２６８２からの演算結果（処理結果）を複数フレームにわたって蓄積し、ゲートドライバ１２のシフトレジスタ２２に印加するＳＴデータあるいは、点灯制御線１７９１のオンオフデータを送出する。
【１２６８】
例えば、シフトレジスタ２２の制御により画面の明るさを調整するのであれば、図２９１のようになる。画像を暗くする場合は、図２９１（ａ）に図示するようにシフトレジスタ２２に印加するＳＴデータ数を少なくする。したがって、表示画面２１に占める画像表示領域３１１の割合が低下して暗くなる。比較的、表示画面２１を明るくする場合は、図２９１（ｂ）の画像表示領域３１１の幅を太くするか、もしくは画像表示領域３１１の個数を多くする。さらに、表示画面２１を明るくする場合は、図２９１（ｃ）の画像表示領域３１１の幅をさらに太くするか、もしくは画像表示領域３１１の個数をさらに多くする。なお、以上の処理は、図２８８のブロック１９８１の選択処理でも実現できることは明らかである。したがって、説明を省略する。
【１２６９】
また、画像データが動画であるか静止画であるかを検出し（動画検出、ＩＤ処理で行う）、図２９１の画像表示領域３１１の数を調整すればよい。つまり、動画であれば、画像表示領域３１１の個数を減らし、動画ボケをなくす。静止画であれば、フリッカの発生を抑制するために、画像表示領域３１１の個数を多くし、また画像表示領域を表示画面２１に分散させる。
【１２７０】
図２８９では、所定輝度以上の画像データの個数をカウントし、表示画面２１の明るさ制御を行うとしたが、図２９０と同様に、画像の特徴を抽出して表示画面２１の輝度を変化させてもよい。この実施例を図２９２に示す。なお、図２９０と図２９２の実施例を組み合わせても良いことは言うまでもない。
【１２７１】
図２９２はその実施例の説明図である。フレーム（フィールド）メモリ２６２１は２つの領域（２６２１ａ、２６２１ｂ）に分かれており、それぞれ、１画面の画像データを保持できる。フレームメモリ２６２１ａとフレームメモリ２６２１ｂとは交互に選択される。例えば、フレームメモリ２６２１ａからデータ変換回路２６９２に画像データを読み出している時には、マイコン（図示せず）からフレームメモリ２６２１ｂに画像データが書き込まれている。逆に、フレームメモリ２６２１ｂからデータ変換回路２６９２に画像データを読み出している時には、マイコン（図示せず）からフレームメモリ２６２１ａに画像データが書き込まれている。以上の事項は図２８９または図２９０と同様である。
【１２７２】
画像データＤＡＴＡ（５：０）のＭＳＢのＤＡＴＡ５は、加算回路２６８２ａでカウントされる。加算回路２６８２ａのカウント値が大きいほど画像の輝度が高い画像データが多いことを示している。加算回路（演算処理回路）２６８２ｂは先と同様に、表示画面２１を複数のブロックに区切り、それぞれのブロックでも平均輝度分布を処理する。また、演算処理回路２６８２ｃは画像データの所定輝度以上の画像データの分布状態と、所定輝度以下の画像データの分布状態を演算により求めている。つまり、加算回路（演算処理回路）２６８２は、表示画面２１の平均輝度分布、画像データの分布状態などを解析するものである。
【１２７３】
データ制御回路２６９１は、演算処理回路２６８２からの演算結果（処理結果）を複数フレームにわたって蓄積し、データ変換回路２６９２を制御して、画像データの変換処理をする。
【１２７４】
例えば、画面の明るさを調整するのであれば、図２８９と同様にデータをビットシフトさせた画像データの大きさを変換する。同時に画像データの解析結果に基づき、図２９３に図示するように最適なガンマ変換処理を実施する。
【１２７５】
図２９３はガンマテーブルである。横軸に階調番号を示し、縦軸は表示輝度の相対値をとっている。図２９３の点線がリニアの場合であり、実線は黒表示領域と白表示領域で階調つぶれを発生させた場合である。また、一点鎖線は、黒階調部のみで階調つぶれを発生させた場合である。
【１２７６】
以上のように、演算処理回路２６８２で画像の特徴抽出を行い、この結果に基づき、表示画像のガンマカーブを選択し、データのテーブル変換を行う。ガンマテーブルは３種類以上設け、最適なものを選択する。そして変換した画像データをソースドライバ１４に入力する。
【１２７７】
さらに図２９１で説明したように、画像を暗くする場合は、図２９１（ａ）に図示するようにシフトレジスタ２２に印加するＳＴデータ数を少なくする。したがって、表示画面２１に占める画像表示領域３１１の割合が低下して暗くなる。比較的、表示画面２１を明るくする場合は、図２９１（ｂ）の画像表示領域３１１の幅を太くするか、もしくは画像表示領域３１１の個数を多くする。さらに、表示画面２１を明るくする場合は、図２９１（ｃ）の画像表示領域３１１の幅をさらに太くするか、もしくは画像表示領域３１１の個数をさらに多くする。なお、少ない消費電力で表示画像を比較的明るく見えるようにするためには、表示輝度の最高輝度を低くし、最低輝度を高くし（つまり、画像のコントラストを低下させる）、かつ全体の平均輝度を小さくするとよい。
【１２７８】
また、画像データが動画であるか静止画であるかを検出し（動画検出、ＩＤ処理で行う）、図２９１の画像表示領域３１１の数を調整すればよい。つまり、動画であれば、画像表示領域３１１の個数を減らし、動画ボケをなくす。静止画であれば、フリッカの発生を抑制するために、画像表示領域３１１の個数を多くし、また画像表示領域を表示画面２１に分散させる。
【１２７９】
なお、図２８８では表示画面は２１ａ、２１ｂ、２１ｃの３つの領域とし、表示画面２１ａの表示輝度を変化させるとしたが、これに限定されるものではなく、表示画面２１ｂ、２１ｃとも変化させてもよい。
【１２８０】
また、図２９４に図示するように、表示画面の端に表示画面２１ｄ、２１ｅを設けてもよい。この表示画面２１ｄ、２１ｅは単なる枠としての表示を行う（つまり、画素電極が形成されておらす、ドットパターンの表示はできない）。したがって、表示画面２１ｄ、２１ｅは単純マトリックス的な表示となる。つまり、表示画面２１ｄ、２１ｅに電圧を印加すると画面全体が点灯する。
【１２８１】
図２９５に図示するように、点灯制御線１７９１ａに電圧を印加すると、表示画面２１ｄのＥＬ膜が点灯する。また、点灯制御線１７９１ｂに電圧を印加すると、表示画面２１ｅのＥＬ膜が点灯する。他の構成（１８９１など）は、以前に説明したので説明を省略する。
【１２８２】
図２９６に図示するように、ポリシリコン技術で形成されたゲートドライバ１２に平滑化膜７１が形成されている。この上に画素電極４８ａと同一材料で画素電極４８ｂが形成されており、画素電極４８ｂ上に有機ＥＬ層４７が形成されている。有機ＥＬ層４７上にはカソード電極（もしくはアノード電極）が形成される。画素電極４８ｂに電圧を印加することにより、表示画面２１ｄ、２１ｅが点灯する。
【１２８３】
以上の実施例では、ＥＬ素子１５はＲ、Ｇ、Ｂであるとしたがこれに限定されるものではない。例えば、シアン、イエロー、マゼンダでもよいし、任意の２色でもよい。Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダの６色あるいは任意の４色以上であってもよい。また、白単色であってもよいし、白単色光をカラーフィルタでＲＧＢにしたものでもよい。また、有機ＥＬ素子に限定されるものではなく、無機ＥＬ素子であってもよい。
【１２８４】
本発明の液晶表示パネルあるいはそれを用いた表示装置において、ゲートドライバ１２とソースドライバ１４は複数個（複数種類）集積することが好ましい。こうすることで、携帯電話網や無線ＬＡＮからダウンロードした動画や静止画、地上波のテレビ放送を受信する画像など、あらゆる通信網から入る画像を、ＭＰＵに負担をかけることなく表示できるようになる。高精細画像はＶＧＡ対応で６ビットのゲートドライバ１２とソースドライバ１４を使って表示し、精細度が落ちればＱＶＧＡに切り替え、テキスト・データならば１ビットのゲートドライバ１２とソースドライバ１４を使用する。また別途、ＮＴＳＣ表示用ドライバ（インターレース、擬似インターレース走査）、プログレッシブ表示用ドライバ（ノンインターレース）を形成することも好ましい。なお、これらの複数の機能を有するゲートドライバ１２、ソースドライバ１４はシリコンチップで形成し、ＣＯＧ技術などで実装してもよいことは言うまでもない。
【１２８５】
なお、図４５、図４６などでは、アクティブマトリックス型表示パネルを例示して説明したがこれに限定されるものではない。ソースドライバ１４などからは所定電流のＮ倍電流をソース信号線１８に印加（から吸収）する。また、複数の画素行を同時に選択する。そして、所定の期間の間だけ、ＥＬ素子に電流を流し、他の期間は電流を流さない、という概念は、単純マトリックス型表示パネルにも適用できるものである。
【１２８６】
ゲートドライバ１２、ソースドライバ１４が１種類の場合、精細度の異なる画像を表示するためにＭＰＵで信号の変換処理を実行する必要がある。液晶表示パネル以外で多数のゲートドライバ１２、ソースドライバ１４を用意する場合は、個別にＩＣを実装する必要があるため、コストが高くなるとともに実装面積が拡大してしまう。また、ゲートドライバ１２、ソースドライバ１４だけでなく、画像処理回路など多くの回路を表示パネル８２上のＳｉ膜中に集積してもよい。
【１２８７】
また、ＥＬ素子は点灯初期に特性変化が大きいので、焼きツキなどが発生しやすい。この対策のため、パネル形成後、２０時間以上１５０時間以内の間、白ラスター表示でエージングを行った後に、商品として出荷することが好ましい。このエージングでは所定表示輝度よりも２〜１０倍程度の明るさで表示させることが好ましい。
【１２８８】
なお、本発明は、図８５、図８７などで説明した画素構成を電圧プログラムの画素構成、図６、図１９なでで説明した電流プログラムの画素構成を中心として説明し、各画素には、１Ｈ期間に同期してソースドライバ１４から信号が供給されて書き込まれるとしたが、これに限定されるものでない。例えば、１フレームまたは１フィールドを複数のサブフレーム（フィールド）に分割して駆動する時分割駆動と組み合わせてもよい。また、１画素の複数の画素に分割する面積階調方式を組み合わせても良い。
【１２８９】
図２１、図４９、図５０〜図５３、図５５、図６０、図６３、図６６、図６７、図６９、図１６９、図１７２〜１８３などを用いて駆動（表示）方法、駆動回路について説明したが、これらの技術的思想を実現するガリ砒素、シリコン、ゲルマニウムなどで作製された半導体チップも本発明の権利範囲である。これらの半導体チップを表示パネルに実装することにより表示装置、情報表示装置などを実現できる。
【１２９０】
また、図６（ｂ）、図２０、図７６、図７９、図８０、図８２などにおけるＶｂｂ電圧を印加する端子を、図６７で説明したようにゲートドライバ１２ｂに接続することにより、良好な画像表示を実現することができる。
【１２９１】
また、図１８５、図２２６などで説明した電源電圧Ｖｄｄなどに関する事項も本明細書のすべての画素構成あるいは、表示パネル、情報表示装置あるいは駆動方法に適用される。また、図２〜図５、図２３〜〜３３、図３７、図３８、図１６４、図１６９、図１７２〜図１８３、図２２５、図２２７〜図２２９、図２３４、図２３７、図２３９〜図２４２などに関しても本明細書のすべての画素構成あるいは、ドライバ配置、表示パネル、情報表示装置あるいは駆動方法に適用されることは言うまでもない。
【１２９２】
図４５、図４６、図８４、図８８〜図９４、図１１６〜図１４１で説明した本発明の駆動方法、駆動回路と、図１６３、図１６６、図１６９、図１７２〜図１８３などで説明したＥＬ素子１５に逆バイアス電圧を印加する方法あるいは構成とを組み合わせることによりさらに特徴ある効果が発揮される。また、これらは、図６、図１９、図８５〜図８７、図１６８、図１６９〜図１８３、図２４４〜図２４７、図２５１などで説明した画素構成に適用できることも言うまでもない。また、これらの構成で、図４８〜図５１、図５３〜図６０、図６３〜図６５、図６８、図７０、図７１、図８５などを実現できることも説明を要しない。図２３〜図３２の３辺フリーの構成と組み合わせることも有効であることは言うまでもない。また、これらの技術を用いて、図２〜図５、図２３〜図３３、図３７、図３８、図１６４、図１６９、図１７２〜図１８３、図２２５、図２２７〜図２２９、図２３４、図２３７、図２３９〜図２４２などの表示パネル、情報表示装置あるいは駆動方法に適用できることも言うまでもない。
【１２９３】
また、図１６３、図１６９、図１７２〜図１８３などで説明したＥＬ素子１５に逆バイアス電圧を印加する方法あるいは構成も、図６、図１９、図４９、図６２、図６６、図６７、図７２〜図７６、図７９〜図８３、図８５〜図８７、図１５５〜図１６２、図１６５、図１６９、図１７２〜図１８４、図２４４〜図２４７、図２５１などの画素構成あるいはアレイ構成などに適用することは言うまでもない。また、これらの構成で、図４８〜図５１、図５３〜図６０、図６３〜図６５、図６８、図７０、図７１、図８５などを実現できることも説明を要しない。図２３〜図３２、図１８７〜図２００、図２０６〜図２０９などの３辺フリー構成と組み合わせることも有効であることは言うまでもない。特に、３辺フリー構成の場合は、画素がアモルファスシリコン技術を用いて作製されている時に有効である。また、アモルファスシリコン技術で形成されたパネルでは、ＴＦＴ素子の特性ばらつきのプロセス制御が不可能なため、本発明の電流駆動を実施することが好ましい。
【１２９４】
さらに、これらの技術を用いて、図２〜５、図２３〜図３３、図３７、図３８、図１６４、図１６９、図１７２〜図１８３、図２２５、図２２７〜図２２９、図２３４、図２３７、図２３９〜図２４２などの表示パネル、情報表示装置あるいは駆動方法に適用できることも言うまでもない。
【１２９５】
図１６８、図１６９、図１７０〜図１８３などで説明した画素構成、あるいは駆動方法における画素構成あるいはアレイ構成などはＥＬ表示パネルにのみ限定されるものではない。例えば、液晶表示パネルにも適用することができる。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換えればよい。例えば、液晶の場合は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｏｒｙ  Ｂｅｎｄ）、ＳＴＮ（Ｓｕｐｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ  Ａｌｉｇｎｅｄ）、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）およびＨＡＮ（Ｈｙｂｒｉｄ  Ａｌｉｇｎｅｄ  Ｎｅｍａｔｉｃ）モード、ＤＳＭモード（動的散乱モード）などである。特に、ＤＳＭは印加する電流により光変調できるので、本発明とはマッチングがよい。
【１２９６】
また、スイッチング素子についてもＴＦＴに限定されるものではない。また、本明細書のすべての画素構成あるいは、ドライバ配置、表示パネル、情報表示装置あるいは駆動方法に適用されることは言うまでもない。
【１２９７】
図１、図６、図１９、図２８〜図３２、図４９、図６２、図６６、図６７、図７２〜図７６、図７９〜８３、図８５〜図８７、図９５、図１００〜１０６、図１０９〜図１１５、図１５５〜図１６２、図１６５、図１６９、図１７２〜図１８４、図２４４〜図２５６、図２５８〜図２６７、図２６９、図２７０、図２７２、図２７３、図２７５〜図２８０などの画素構成あるいはアレイ構成などはＥＬ表示パネルにのみ限定されるものではない。例えば、液晶表示パネルにも適用することができる。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換えればよい。また、スイッチング素子についてもＴＦＴに限定されるものでないことは、図２２６などで説明した。
【１２９８】
また、図３、図１０〜図１２、図２３、図２６、図２８〜図３２、図１６４、図２３２、図２３４、図２３５、図２３９〜図２４２、図２６８、図２８８、図２９６などの構成、装置、方式はＥＬ表示パネルを用いたものに限定されるものではない。例えば、ＰＤＰ表示パネル、ＰＬＺＴ表示パネル、液晶表示パネルなどを用いたものにも適用することができる。
【１２９９】
図１３〜図１６、図２０、図４３の製造方法を用いることにより、図１、図６、図１０〜図１２、図１９、図３９、図４９、図６２、図６６、図６７、図７２〜図７６、図７９〜図８３、図８５〜図８７、図９５、図１００〜図１０６、図１０９〜図１１５、図１５５〜図１６２、図１６５、図１６９、図１７２〜図１８４、図２４４〜図２５６、図２５８〜図２６７、図２６９、図２７０、図２７２、図２７３、図２７５〜図２８０などの画素構成あるいはアレイ構成の表示パネルを容易に製造できる。また、これらを用いて情報表示装置を構成することができる。また、図７〜図１２、図１７の構成あるいは構造は、本発明の表示パネルあるいは表示装置に適用できることは言うまでもない。
【１３００】
また、図１０１〜図１０６、図１０９、図１１０の表示パネルの構成もしくはその駆動方法は、画素構成が、図１、図６、図１０〜図１２、図１９、図３９、図４９、図６２、図６６、図６７、図７２〜図７６、図７９〜図８３、図８５〜図８７、図９５、図１００〜１０６、図１０９〜図１１５、図１５５〜１６２、図１６５、図１６９、図１７２〜図１８４、図２４４〜図２５６、図２５８〜図２６７、図２６９、図２７０、図２７２、図２７３、図２７５〜図２８０などのいずれの構成であっても適用できることは言うまでもない。
【１３０１】
図１、図６、図１９、図４９、図６２、図１５７〜図１５９、図１６２、図１８４、図８１、図１６０、図１６１、図６６、図８５、図８６、図７２〜図７５、図８３、図６７、図７６、図８０、図８２、図７９、図１８３、図１６９、図１７２〜図１８２、図８７、図１６５、図１５５、図１５６、図２４４〜図２４７、図２５１、図３９、図２４８、図２７５〜図２８０、図２５２〜図２５６、図２４９、図２５０、図２５８〜図２６７、図２６９、図１００〜図１０６、図１０９〜図１１５、図２７０、図２７３、図２７２、図９５などの画素構成あるいはアレイ構成は、図２３０、図２３１、図２３３、図２３８、図２９５、図２８８、図２９４などの情報表示装置に適用できることは言うまでもない。
【１３０２】
また、図６、１９、図４９、図６２、図１５７、図１５８、図１５９、図１６２、図１８４、図８１、図１６０、図１６１、図６６、図８５、図８６、図７２〜図７５、図８３、図６７、図７６、図８０、図８２、図７９、図１８３、図１６９、図１７２〜図１８２、図８７、図１６５、図１５５、図１５６、図２４４〜図２４７、図２５１、図２４８、図２７５〜図２８０、図２５２〜図２５６、図２４９、図２５０、図２５８〜図２６７、図２６９、図１００、図１、図１０１〜図１０４、図１１０、図１０９、図１０５、図１０６、図１１１〜図１１５、図２７０、図１０〜図１２、図２７３、図２７２などの画素構成あるいはアレイ構成は、図１６４、図２３２、図２３５、図２３４、図３、図２３、図２６、図２３９、図２４０、図２４１、図２４２、図２８〜図３２、図２１０〜図２１７、図２３０、図２３１、図２３３、図２３８、図２１８〜図２２３、図２５１、図２４８、図２７５〜図２８０、図２５２〜図２５６、図２４９、図２５０、図２５８〜図２６７、図２６９、図１００、図１、図１０１〜図１０４、図１１０、図１０９、図１０５、図１０６、図１１１〜図１１５、図２７０、図２７３、図２７２、図９５に採用できることは言うまでもない。
【１３０３】
また、図２８１〜図２８３のソースドライバの構成、図２８４〜図２８７の電流出力回路１２２２などの構成は、画素構成が、図６、図１９、図４９、図６２、図１５７、図１５８、図１５９、図１６２、図１８４、図８１、図１６０、図１６１、図６６、図８５、図８６、図７２〜図７５、図８３、図６７、図７６、図８０、図８２、図７９、図１８３、図１６９、図１７２〜１８２、図８７、図１６５、図１５５、図１５６、図２４４〜２４７、図２５１、図２４８、図２７５〜図２８０、図２５２〜図２５６、図２４９、図２５０、図２５８〜図２６７、図２６９、図１００、図１、図１０１〜図１０４、図１１０、図１０９、図１０５、図１０６、図１１１〜図１１５、図２７０、図１０〜図１２、図２７３、図２７２などに適用できることは言うまでもない。同様に、図１０７、図１０８、図１１０、図２５３、図２５５、図２５６、図２６０、図２６１、図２６３、図２６４、図２８９〜図２９３の駆動方法あるいはデータ処理方式にあっても適用できることは言うまでもない。また、図１０１〜図１０６、図１０９、図１１０などで説明した駆動方法、画素構成についても同様である。また、これらを用いて情報表示装置などを構成できることも言うまでもない。
【１３０４】
図１３〜図１６、図４３、図４４などの製造方法にあっては、ＥＬ表示パネルの製造方法に限定されるものではない。例えば、液晶表示パネルの製造方法にも適用できる。また、図２３〜図３２の構成あるいは方法にあってもＥＬ表示パネルに限定されるものではなく、ＬＥＤ表示パネル、液晶表示パネルなどにも適用できることは言うまでもない。図４９、図４８、図５３〜図５９、図６３〜図６５、図６８、図７０、図７１、図８５、図５０、図５１、図６０、図２８８、図２９４、図２９５などの表示方法についても同様である。
【１３０５】
以上、本発明の実施例で説明した技術的思想はビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変できるように構成することが好ましい。これは、ＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。また、広告あるいはポスターなどの表示装置、ＲＧＢの信号器、警報表示灯などにも応用できる。
【１３０６】
また、スキャナの光源としても有機ＥＬパネルは有効である。ＲＧＢのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、アクティブマトリックスに限定されるものではなく、単純マトリックスでもよい。色温度を調整できるようにすれば画像読み取り精度も向上する。
【１３０７】
また、液晶表示装置のバックライトにも有機ＥＬ表示装置は有効である。ＥＬ表示装置（バックライト）のＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、Ｒ、Ｇ、Ｂ光を交互に走査する、フィールドシーケンシャル方式の液晶表示パネルのバックライトとしても有効である。また、バックライトを点滅しても黒挿入することにより動画表示用液晶表示パネルのバックライトとしても用いることができる。
【１３０８】
【発明の効果】
本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【１３０９】
なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。また、高精細の表示パネルであっても十分に対応できる。したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】本発明の表示パネルの説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示パネルの断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示装置の断面図
【図６】本発明の表示パネルの回路構成図
【図７】本発明の表示パネルの説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示パネルの説明図
【図１１】本発明の表示パネルの説明図
【図１２】本発明の表示パネルの説明図
【図１３】本発明の表示パネルの製造方法の説明図
【図１４】本発明の表示パネルの製造方法の説明図
【図１５】本発明の表示パネルの製造方法の説明図
【図１６】本発明の表示パネルの製造方法の説明図
【図１７】本発明の表示パネルの説明図
【図１８】本発明の表示パネルの説明図
【図１９】本発明の表示パネルの説明図
【図２０】本発明の表示パネルの説明図
【図２１】本発明の表示装置の回路構成図
【図２２】本発明の表示装置の説明図
【図２３】本発明の表示パネルの説明図
【図２４】本発明の表示パネルの説明図
【図２５】本発明の表示パネルの説明図
【図２６】本発明の表示パネルの説明図
【図２７】本発明の表示パネルの説明図
【図２８】本発明の表示パネルの駆動方法の説明図
【図２９】本発明の表示パネルの説明図
【図３０】本発明の表示パネルの説明図
【図３１】本発明の表示パネルの説明図
【図３２】本発明の表示パネルの説明図
【図３３】本発明の表示装置の説明図
【図３４】本発明の表示パネルの説明図
【図３５】本発明の表示パネルの説明図
【図３６】本発明の表示パネルの説明図
【図３７】本発明の表示装置の説明図
【図３８】本発明の表示装置の断面図
【図３９】本発明の表示パネルの説明図
【図４０】本発明の表示パネルの説明図
【図４１】本発明の表示パネルの製造方法の説明図
【図４２】本発明の表示パネルの説明図
【図４３】本発明の表示パネルの製造方法の説明図
【図４４】本発明の表示パネルの製造方法の説明図
【図４５】本発明の表示パネルの駆動方法の説明図
【図４６】本発明の表示パネルの駆動方法の説明図
【図４７】本発明の表示パネルの説明図
【図４８】本発明の表示パネルの駆動方法の説明図
【図４９】本発明の表示パネルの駆動方法の説明図
【図５０】本発明の表示パネルの駆動方法の説明図
【図５１】本発明の表示パネルの駆動方法の説明図
【図５２】本発明の表示パネルの駆動方法の説明図
【図５３】本発明の表示パネルの駆動方法の説明図
【図５４】本発明の表示パネルの駆動方法の説明図
【図５５】本発明の表示パネルの回路ブロック図
【図５６】本発明の表示パネルの駆動方法の説明図
【図５７】本発明の表示パネルの駆動方法の説明図
【図５８】本発明の表示パネルの駆動方法の説明図
【図５９】本発明の表示パネルの駆動方法の説明図
【図６０】本発明の表示パネルの駆動方法の説明図
【図６１】本発明の表示パネルの駆動方法の説明図
【図６２】本発明の表示パネルの説明図
【図６３】本発明の表示パネルの駆動方法の説明図
【図６４】本発明の表示パネルの駆動方法の説明図
【図６５】本発明の表示パネルの駆動方法の説明図
【図６６】本発明の表示パネルの回路ブロック図
【図６７】本発明の表示パネルの回路ブロック図
【図６８】本発明の表示パネルの駆動方法の説明図
【図６９】本発明の表示パネルの回路ブロック図
【図７０】本発明の表示パネルの駆動方法の説明図
【図７１】本発明の表示パネルの駆動方法の説明図
【図７２】本発明の表示パネルの説明図
【図７３】本発明の表示パネルの説明図
【図７４】本発明の表示パネルの説明図
【図７５】本発明の表示パネルの説明図
【図７６】本発明の表示パネルの説明図
【図７７】本発明の表示パネルの説明図
【図７８】本発明の表示パネルの説明図
【図７９】本発明の表示パネルの説明図
【図８０】本発明の表示パネルの説明図
【図８１】本発明の表示パネルの説明図
【図８２】本発明の表示パネルの説明図
【図８３】本発明の表示パネルの説明図
【図８４】本発明の表示パネルの駆動方法の説明図
【図８５】本発明の表示パネルの説明図
【図８６】本発明の表示パネルの説明図
【図８７】本発明の表示パネルの説明図
【図８８】本発明の表示パネルの駆動方法の説明図
【図８９】本発明の表示パネルの駆動方法の説明図
【図９０】本発明の表示パネルの駆動方法の説明図
【図９１】本発明の表示パネルの駆動方法の説明図
【図９２】本発明の表示パネルの駆動方法の説明図
【図９３】本発明の表示パネルの駆動方法の説明図
【図９４】本発明の表示パネルの駆動方法の説明図
【図９５】本発明の表示パネルの説明図
【図９６】本発明の表示パネルの説明図
【図９７】本発明の表示パネルの説明図
【図９８】本発明の表示パネルの説明図
【図９９】本発明の表示パネルの説明図
【図１００】本発明の表示パネルの説明図
【図１０１】本発明の表示パネルの説明図
【図１０２】本発明の表示パネルの説明図
【図１０３】本発明の表示パネルの説明図
【図１０４】本発明の表示パネルの説明図
【図１０５】本発明の表示パネルの説明図
【図１０６】本発明の表示パネルの説明図
【図１０７】本発明の表示パネルの説明図
【図１０８】本発明の表示パネルの説明図
【図１０９】本発明の表示パネルの説明図
【図１１０】本発明の表示パネルの説明図
【図１１１】本発明の表示パネルの説明図
【図１１２】本発明の表示パネルの説明図
【図１１３】本発明の表示パネルの説明図
【図１１４】本発明の表示パネルの説明図
【図１１５】本発明の表示パネルの説明図
【図１１６】本発明の表示パネルの駆動方法の説明図
【図１１７】本発明の表示パネルの駆動方法の説明図
【図１１８】本発明の表示パネルの駆動方法の説明図
【図１１９】本発明の表示パネルの駆動方法の説明図
【図１２０】本発明の表示パネルの駆動回路の説明図
【図１２１】本発明の表示パネルの駆動方法の説明図
【図１２２】本発明の表示パネルの駆動方法の説明図
【図１２３】本発明の表示パネルの駆動回路の説明図
【図１２４】本発明の表示パネルの駆動回路の説明図
【図１２５】本発明の表示パネルの駆動方法の説明図
【図１２６】本発明の表示パネルの駆動方法の説明図
【図１２７】本発明の表示パネルの駆動方法の説明図
【図１２８】本発明の表示パネルの駆動方法の説明図
【図１２９】本発明の表示パネルの駆動方法の説明図
【図１３０】本発明の表示パネルの駆動方法の説明図
【図１３１】本発明の表示パネルの駆動方法の説明図
【図１３２】本発明の表示パネルの駆動方法の説明図
【図１３３】本発明の表示パネルの駆動方法の説明図
【図１３４】本発明の表示パネルの駆動方法の説明図
【図１３５】本発明の表示パネルの駆動方法の説明図
【図１３６】本発明の表示パネルの駆動方法の説明図
【図１３７】本発明の表示パネルの駆動方法の説明図
【図１３８】本発明の表示パネルの駆動方法の説明図
【図１３９】本発明の表示パネルの駆動方法の説明図
【図１４０】本発明の表示パネルの駆動方法の説明図
【図１４１】本発明の表示パネルの駆動方法の説明図
【図１４２】本発明の表示パネルの駆動方法の説明図
【図１４３】本発明の表示パネルの駆動方法の説明図
【図１４４】本発明の表示パネルの駆動方法の説明図
【図１４５】本発明の表示パネルの駆動方法の説明図
【図１４６】本発明の表示パネルの駆動方法の説明図
【図１４７】本発明の表示パネルの駆動方法の説明図
【図１４８】本発明の表示パネルの説明図
【図１４９】本発明の表示パネルの説明図
【図１５０】本発明の表示パネルの説明図
【図１５１】本発明の表示パネルの説明図
【図１５２】本発明の表示パネルの説明図
【図１５３】本発明の表示パネルの説明図
【図１５４】本発明の表示パネルの説明図
【図１５５】本発明の表示パネルの画素構成の説明図
【図１５６】本発明の表示パネルの画素構成の説明図
【図１５７】本発明の表示パネルの説明図
【図１５８】本発明の表示パネルの説明図
【図１５９】本発明の表示パネルの説明図
【図１６０】本発明の表示パネルの説明図
【図１６１】本発明の表示パネルの説明図
【図１６２】本発明の表示パネルの説明図
【図１６３】本発明の表示パネルの駆動方法の説明図
【図１６４】本発明の表示装置の説明図
【図１６５】本発明の表示パネルの画素構成の説明図
【図１６６】本発明の表示パネルの説明図
【図１６７】本発明の表示パネルの駆動方法の説明図
【図１６８】本発明の表示パネルの駆動方法の説明図
【図１６９】本発明の表示パネルの説明図
【図１７０】本発明の表示パネルの駆動方法の説明図
【図１７１】本発明の表示パネルの説明図
【図１７２】本発明の表示パネルの説明図
【図１７３】本発明の表示パネルの説明図
【図１７４】本発明の表示パネルの説明図
【図１７５】本発明の表示パネルの説明図
【図１７６】本発明の表示パネルの説明図
【図１７７】本発明の表示パネルの説明図
【図１７８】本発明の表示パネルの説明図
【図１７９】本発明の表示パネルの説明図
【図１８０】本発明の表示パネルの説明図
【図１８１】本発明の表示パネルの説明図
【図１８２】本発明の表示パネルの説明図
【図１８３】本発明の表示パネルの説明図
【図１８４】本発明の表示パネルの説明図
【図１８５】本発明の表示パネルの説明図
【図１８６】本発明の表示パネルの説明図
【図１８７】本発明の表示パネルの説明図
【図１８８】本発明の表示パネルの説明図
【図１８９】本発明の表示パネルの説明図
【図１９０】本発明の表示パネルの説明図
【図１９１】本発明の表示パネルの説明図
【図１９２】本発明の表示パネルの説明図
【図１９３】本発明の表示パネルの説明図
【図１９４】本発明の表示パネルの説明図
【図１９５】本発明の表示パネルの説明図
【図１９６】本発明の表示パネルの説明図
【図１９７】本発明の表示パネルの説明図
【図１９８】本発明の表示パネルの説明図
【図１９９】本発明の表示パネルの説明図
【図２００】本発明の表示パネルの説明図
【図２０１】本発明の表示パネルの説明図
【図２０２】本発明の表示パネルの説明図
【図２０３】本発明の表示パネルの説明図
【図２０４】本発明の表示パネルの説明図
【図２０５】本発明の表示パネルの説明図
【図２０６】本発明の表示パネルの説明図
【図２０７】本発明の表示パネルの説明図
【図２０８】本発明の表示パネルの説明図
【図２０９】本発明の表示パネルの説明図
【図２１０】本発明の表示パネルの駆動方法の説明図
【図２１１】本発明の表示パネルの駆動方法の説明図
【図２１２】本発明の表示パネルの駆動方法の説明図
【図２１３】本発明の表示パネルの駆動方法の説明図
【図２１４】本発明の表示パネルの駆動方法の説明図
【図２１５】本発明の表示装置の駆動方法の説明図
【図２１６】本発明の表示装置の駆動方法の説明図
【図２１７】本発明の表示装置の駆動方法の説明図
【図２１８】本発明の表示パネルの駆動方法の説明図
【図２１９】本発明の表示パネルの駆動方法の説明図
【図２２０】本発明の表示パネルの駆動方法の説明図
【図２２１】本発明の表示パネルの駆動方法の説明図
【図２２２】本発明の表示パネルの駆動方法の説明図
【図２２３】本発明の表示パネルの駆動方法の説明図
【図２２４】本発明の情報表示装置の説明図
【図２２５】本発明の情報表示装置の説明図
【図２２６】本発明の表示パネルの説明図
【図２２７】本発明の表示装置の構成図
【図２２８】本発明の表示装置の構成図
【図２２９】本発明の表示装置の説明図
【図２３０】本発明の表示パネルの説明図
【図２３１】本発明の情報表示装置の説明図
【図２３２】本発明の情報表示装置の平面図
【図２３３】本発明の情報表示装置の説明図
【図２３４】本発明の表示装置のデータ伝送方法の説明図
【図２３５】本発明の表示装置のデータ伝送方法の説明図
【図２３６】本発明の表示装置のデータ伝送方法の説明図
【図２３７】本発明の情報表示装置の説明図
【図２３８】本発明の情報表示装置の説明図
【図２３９】本発明のビューファインダの断面図
【図２４０】本発明のビデオカメラの斜視図
【図２４１】本発明の電子カメラの斜視図
【図２４２】本発明のテレビの説明図
【図２４３】本発明のテレビの説明図
【図２４４】本発明の表示パネルの説明図
【図２４５】本発明の表示パネルの説明図
【図２４６】本発明の表示パネルの説明図
【図２４７】本発明の表示パネルの説明図
【図２４８】本発明の表示パネルの説明図
【図２４９】本発明の表示パネルの説明図
【図２５０】本発明の表示パネルの説明図
【図２５１】本発明の表示パネル置の説明図
【図２５２】本発明の表示パネルの説明図
【図２５３】本発明の表示パネルの説明図
【図２５４】本発明の表示パネルの説明図
【図２５５】本発明の表示パネルの説明図
【図２５６】本発明の表示パネルの説明図
【図２５７】本発明の表示パネルの説明図
【図２５８】本発明の表示パネルの説明図
【図２５９】本発明の表示パネルの説明図
【図２６０】本発明の表示パネルの説明図
【図２６１】本発明の表示パネルの説明図
【図２６２】本発明の表示パネルの説明図
【図２６３】本発明の表示パネルの説明図
【図２６４】本発明の表示パネルの説明図
【図２６５】本発明の表示パネルの説明図
【図２６６】本発明の表示パネルの説明図
【図２６７】本発明の表示パネルの説明図
【図２６８】本発明の表示パネルの説明図
【図２６９】本発明の表示パネルの説明図
【図２７０】本発明の表示パネルの説明図
【図２７１】本発明の表示パネルの説明図
【図２７２】本発明の表示パネルの説明図
【図２７３】本発明の表示パネルの説明図
【図２７４】本発明の表示パネルの説明図
【図２７５】本発明の表示パネルの説明図
【図２７６】本発明の表示パネルの説明図
【図２７７】本発明の表示パネルの説明図
【図２７８】本発明の表示パネルの説明図
【図２７９】本発明の表示パネルの説明図
【図２８０】本発明の表示パネルの説明図
【図２８１】本発明の表示パネルの説明図
【図２８２】本発明の表示パネルの説明図
【図２８３】本発明の表示パネルの説明図
【図２８４】本発明の表示パネルの説明図
【図２８５】本発明の表示パネルの説明図
【図２８６】本発明の表示パネルの説明図
【図２８７】本発明の表示パネルの説明図
【図２８８】本発明の表示パネルの説明図
【図２８９】本発明の表示パネルの説明図
【図２９０】本発明の表示パネルの説明図
【図２９１】本発明の表示パネルの説明図
【図２９２】本発明の表示パネルの説明図
【図２９３】本発明の表示パネルの説明図
【図２９４】本発明の表示パネルの説明図
【図２９５】本発明の表示パネルの説明図
【図２９６】本発明の表示パネルの説明図
【図２９７】本発明の表示パネルの駆動方法の説明図
【図２９８】本発明の表示パネルの画素構成の説明図
【図２９９】本発明の表示パネルの画素構成の説明図
【図３００】本発明の表示パネルの画素構成の説明図
【図３０１】従来の表示パネルの説明図
【図３０２】従来の表示パネルの回路構成図
【符号の説明】
１１  ＴＦＴ
１２  ゲートドライバ
１４  ソースドライバ
１４ｃ  １チップドライバＩＣ
１５  ＥＬ素子
１６  画素
１７  ゲート信号線
１８  ソース信号線
１９  コンデンサ
２０  電流供給線
２１  表示画面
２２  シフトレジスタ
２３  インバータ回路
２４  出力ゲート
４１  封止フタ
４３  凹部
４４  凸部
４５  シール剤
４６  反射膜
４７  有機ＥＬ層
４８  画素電極
４９  アレイ基板
５０  λ／４板
５１  カソード配線
５２  コンタクトホール
５３  カソード電極
５４  偏光板
５５  乾燥剤
６１，６２  接続端子
６３  アノード配線
７１  平滑化膜
７２  透明電極
７３  封止膜
７４  円偏光板
８１  エッジ保護膜
８２  表示パネル
９１  遮光膜
９２  低抵抗化配線
１０１  コントロールＩＣ
１０２  電源ＩＣ
１０３  プリント基板
１０４  フレキシブル基板
１０５  データ信号
１４１  誤差拡散コントローラ
１５１  内蔵表示メモリ
１５２  演算メモリ
１５３  演算回路
１５４  バッファ回路
１９１  アンテナ
１９２  テンキー
１９３  筐体
１９４  キー
２０１  デェプレクサ
２０２  ＬＮＡ
２０３  ＬＯバッファ
２０４  ダウンコンバータ
２０５  アップコンバータ
２０６  ＰＡプリドライバ
２０７  ＰＡ
２３０  レーザー照射スポット
２４１  ガラス基板
２４２  位置決めマーカ
２５１  凸部
２５２  凹凸部（エンボス加工部）
３１１  画像表示領域
３１２  非表示領域
３５１  カウンタ回路
３５２  輝度メモリ
３５３  ＣＰＵ
３５４  フレームメモリ（フィールドメモリ）
３５５  切り替え回路
３９１  書き込み画素行
３９２  保持画素行
４０１  電圧源
４０２  電流源
４０３  電源切り替え手段
４０４  寄生容量
４５１  ボディー
４５２  接眼リング
４５３  拡大レンズ
４５４  正レンズ
４６１  撮影レンズ
４６２  ビデオカメラ本体
４６３  格納部
４６４  接眼カバー
４６５  表示モード切り替えスイッチ
４６６  ビューファインダ
４６７  蓋
４６８  支点
４７１  シャッタ
４７２  デジタルカメラ本体
４８１  外枠
４８２  固定部材
４８３  脚
４８４  脚取り付け部
４９１  壁
４９２  固定金具
４９３  保護フィルム（保護板）
５０１  走査領域
６０１  ＥＮＢＬ端子
６０２  ＯＲ回路
８５１  シャッタ
８５２  観察用眼鏡（切り替え手段）
８６１  プリズム
８６２  光結合材
８７１  書き込み画素行
１００１  フライングコンデンサ
１２２１  電圧出力回路
１２２２  電流出力回路
１２２３  スイッチ回路（アナログスイッチ）
１２２４  オペアンプ（出力バッファ）
１２２５  調整ボリウム
１２２６  ＤＡ回路（デジタル−アナログ変換手段）
１２２７  出力トランジスタ（ＦＥＴ）
１２２８  抵抗
１２７１  出力段回路
１３２１  信号配線
１７５１  画素コンタクト部
１７６１  保護膜
１７７１  マスク
１７７２  コンタクトホール
１７８１  スペーサ
１７９１  点灯制御線
１８９１  点灯制御ドライバ回路
１９８１  ブロック
２０４１  スピーカー
２０４３  ファンクションスイッチ（ＦＳＷ）
２０４４  マイク
２０４５  ミラー
２０４６  表示パネル
２１１１  逆バイアス制御線
２２７１  トランジスタ
２３４１  ゲート波形
２４７１  ダミー画素行
２５６１  絶縁膜
２６２１，２６８１  フレーム（フィールド）メモリ
２６２２  カウンタ回路
２６２３  データ変換回路
２６８２  加算回路（演算処理回路）
２６８３  ゲートドライバ制御回路
２６９１  データ制御回路
２６９２  データ変換回路
２７５１  バイアス抵抗（電子ボリウム、電流変更手段）
２７５２  スイッチングトランジスタ（選択スイッチ）
２７５３  親トランジスタ
２７５４  子トランジスタ
２７９１  光（軌跡）
２８０１  屈折シート（板、フィルム）
２８０２  屈折部
２８６１  透明膜
２８６２  ローラー
２８６３  凹凸部（凹部）
２８７１  凸部
２８８１  メタルマスク
２９０１  プレス板（圧接手段、転写手段）
２９０２  光（ＵＶ光、可視光）
３００１  電流サンプリング回路
３００２  電流プログラム線
【図１】
0004251801.tif 000002
【図２】
0004251801.tif 000003
【図３】
0004251801.tif 000004
【図４】
0004251801.tif 000005
【図５】
0004251801.tif 000006
【図６】
0004251801.tif 000007
【図７】
0004251801.tif 000008
【図８】
0004251801.tif 000009
【図９】
0004251801.tif 000010
【図１０】
0004251801.tif 000011
【図１１】
0004251801.tif 000012
【図１２】
0004251801.tif 000013
【図１３】
0004251801.tif 000014
【図１４】
0004251801.tif 000015
【図１５】
0004251801.tif 000016
【図１６】
0004251801.tif 000017
【図１７】
0004251801.tif 000018
【図１８】
0004251801.tif 000019
【図１９】
0004251801.tif 000020
【図２０】
0004251801.tif 000021
【図２１】
0004251801.tif 000022
【図２２】
0004251801.tif 000023
【図２３】
0004251801.tif 000024
【図２４】
0004251801.tif 000025
【図２５】
0004251801.tif 000026
【図２６】
0004251801.tif 000027
【図２７】
0004251801.tif 000028
【図２８】
0004251801.tif 000029
【図２９】
0004251801.tif 000030
【図３０】
0004251801.tif 000031
【図３１】
0004251801.tif 000032
【図３２】
0004251801.tif 000033
【図３３】
0004251801.tif 000034
【図３４】
0004251801.tif 000035
【図３５】
0004251801.tif 000036
【図３６】
0004251801.tif 000037
【図３７】
0004251801.tif 000038
【図３８】
0004251801.tif 000039
【図３９】
0004251801.tif 000040
【図４０】
0004251801.tif 000041
【図４１】
0004251801.tif 000042
【図４２】
0004251801.tif 000043
【図４３】
0004251801.tif 000044
【図４４】
0004251801.tif 000045
【図４５】
0004251801.tif 000046
【図４６】
0004251801.tif 000047
【図４７】
0004251801.tif 000048
【図４８】
0004251801.tif 000049
【図４９】
0004251801.tif 000050
【図５０】
0004251801.tif 000051
【図５１】
0004251801.tif 000052
【図５２】
0004251801.tif 000053
【図５３】
0004251801.tif 000054
【図５４】
0004251801.tif 000055
【図５５】
0004251801.tif 000056
【図５６】
0004251801.tif 000057
【図５７】
0004251801.tif 000058
【図５８】
0004251801.tif 000059
【図５９】
0004251801.tif 000060
【図６０】
0004251801.tif 000061
【図６１】
0004251801.tif 000062
【図６２】
0004251801.tif 000063
【図６３】
0004251801.tif 000064
【図６４】
0004251801.tif 000065
【図６５】
0004251801.tif 000066
【図６６】
0004251801.tif 000067
【図６７】
0004251801.tif 000068
【図６８】
0004251801.tif 000069
【図６９】
0004251801.tif 000070
【図７０】
0004251801.tif 000071
【図７１】
0004251801.tif 000072
【図７２】
0004251801.tif 000073
【図７３】
0004251801.tif 000074
【図７４】
0004251801.tif 000075
【図７５】
0004251801.tif 000076
【図７６】
0004251801.tif 000077
【図７７】
0004251801.tif 000078
【図７８】
0004251801.tif 000079
【図７９】
0004251801.tif 000080
【図８０】
0004251801.tif 000081
【図８１】
0004251801.tif 000082
【図８２】
0004251801.tif 000083
【図８３】
0004251801.tif 000084
【図８４】
0004251801.tif 000085
【図８５】
0004251801.tif 000086
【図８６】
0004251801.tif 000087
【図８７】
0004251801.tif 000088
【図８８】
0004251801.tif 000089
【図８９】
0004251801.tif 000090
【図９０】
0004251801.tif 000091
【図９１】
0004251801.tif 000092
【図９２】
0004251801.tif 000093
【図９３】
0004251801.tif 000094
【図９４】
0004251801.tif 000095
【図９５】
0004251801.tif 000096
【図９６】
0004251801.tif 000097
【図９７】
0004251801.tif 000098
【図９８】
0004251801.tif 000099
【図９９】
0004251801.tif 000100
【図１００】
0004251801.tif 000101
【図１０１】
0004251801.tif 000102
【図１０２】
0004251801.tif 000103
【図１０３】
0004251801.tif 000104
【図１０４】
0004251801.tif 000105
【図１０５】
0004251801.tif 000106
【図１０６】
0004251801.tif 000107
【図１０７】
0004251801.tif 000108
【図１０８】
0004251801.tif 000109
【図１０９】
0004251801.tif 000110
【図１１０】
0004251801.tif 000111
【図１１１】
0004251801.tif 000112
【図１１２】
0004251801.tif 000113
【図１１３】
0004251801.tif 000114
【図１１４】
0004251801.tif 000115
【図１１５】
0004251801.tif 000116
【図１１６】
0004251801.tif 000117
【図１１７】
0004251801.tif 000118
【図１１８】
0004251801.tif 000119
【図１１９】
0004251801.tif 000120
【図１２０】
0004251801.tif 000121
【図１２１】
0004251801.tif 000122
【図１２２】
0004251801.tif 000123
【図１２３】
0004251801.tif 000124
【図１２４】
0004251801.tif 000125
【図１２５】
0004251801.tif 000126
【図１２６】
0004251801.tif 000127
【図１２７】
0004251801.tif 000128
【図１２８】
0004251801.tif 000129
【図１２９】
0004251801.tif 000130
【図１３０】
0004251801.tif 000131
【図１３１】
0004251801.tif 000132
【図１３２】
0004251801.tif 000133
【図１３３】
0004251801.tif 000134
【図１３４】
0004251801.tif 000135
【図１３５】
0004251801.tif 000136
【図１３６】
0004251801.tif 000137
【図１３７】
0004251801.tif 000138
【図１３８】
0004251801.tif 000139
【図１３９】
0004251801.tif 000140
【図１４０】
0004251801.tif 000141
【図１４１】
0004251801.tif 000142
【図１４２】
0004251801.tif 000143
【図１４３】
0004251801.tif 000144
【図１４４】
0004251801.tif 000145
【図１４５】
0004251801.tif 000146
【図１４６】
0004251801.tif 000147
【図１４７】
0004251801.tif 000148
【図１４８】
0004251801.tif 000149
【図１４９】
0004251801.tif 000150
【図１５０】
0004251801.tif 000151
【図１５１】
0004251801.tif 000152
【図１５２】
0004251801.tif 000153
【図１５３】
0004251801.tif 000154
【図１５４】
0004251801.tif 000155
【図１５５】
0004251801.tif 000156
【図１５６】
0004251801.tif 000157
【図１５７】
0004251801.tif 000158
【図１５８】
0004251801.tif 000159
【図１５９】
0004251801.tif 000160
【図１６０】
0004251801.tif 000161
【図１６１】
0004251801.tif 000162
【図１６２】
0004251801.tif 000163
【図１６３】
0004251801.tif 000164
【図１６４】
0004251801.tif 000165
【図１６５】
0004251801.tif 000166
【図１６６】
0004251801.tif 000167
【図１６７】
0004251801.tif 000168
【図１６８】
0004251801.tif 000169
【図１６９】
0004251801.tif 000170
【図１７０】
0004251801.tif 000171
【図１７１】
0004251801.tif 000172
【図１７２】
0004251801.tif 000173
【図１７３】
0004251801.tif 000174
【図１７４】
0004251801.tif 000175
【図１７５】
0004251801.tif 000176
【図１７６】
0004251801.tif 000177
【図１７７】
0004251801.tif 000178
【図１７８】
0004251801.tif 000179
【図１７９】
0004251801.tif 000180
【図１８０】
0004251801.tif 000181
【図１８１】
0004251801.tif 000182
【図１８２】
0004251801.tif 000183
【図１８３】
0004251801.tif 000184
【図１８４】
0004251801.tif 000185
【図１８５】
0004251801.tif 000186
【図１８６】
0004251801.tif 000187
【図１８７】
0004251801.tif 000188
【図１８８】
0004251801.tif 000189
【図１８９】
0004251801.tif 000190
【図１９０】
0004251801.tif 000191
【図１９１】
0004251801.tif 000192
【図１９２】
0004251801.tif 000193
【図１９３】
0004251801.tif 000194
【図１９４】
0004251801.tif 000195
【図１９５】
0004251801.tif 000196
【図１９６】
0004251801.tif 000197
【図１９７】
0004251801.tif 000198
【図１９８】
0004251801.tif 000199
【図１９９】
0004251801.tif 000200
【図２００】
0004251801.tif 000201
【図２０１】
0004251801.tif 000202
【図２０２】
0004251801.tif 000203
【図２０３】
0004251801.tif 000204
【図２０４】
0004251801.tif 000205
【図２０５】
0004251801.tif 000206
【図２０６】
0004251801.tif 000207
【図２０７】
0004251801.tif 000208
【図２０８】
0004251801.tif 000209
【図２０９】
0004251801.tif 000210
【図２１０】
0004251801.tif 000211
【図２１１】
0004251801.tif 000212
【図２１２】
0004251801.tif 000213
【図２１３】
0004251801.tif 000214
【図２１４】
0004251801.tif 000215
【図２１５】
0004251801.tif 000216
【図２１６】
0004251801.tif 000217
【図２１７】
0004251801.tif 000218
【図２１８】
0004251801.tif 000219
【図２１９】
0004251801.tif 000220
【図２２０】
0004251801.tif 000221
【図２２１】
0004251801.tif 000222
【図２２２】
0004251801.tif 000223
【図２２３】
0004251801.tif 000224
【図２２４】
0004251801.tif 000225
【図２２５】
0004251801.tif 000226
【図２２６】
0004251801.tif 000227
【図２２７】
0004251801.tif 000228
【図２２８】
0004251801.tif 000229
【図２２９】
0004251801.tif 000230
【図２３０】
0004251801.tif 000231
【図２３１】
0004251801.tif 000232
【図２３２】
0004251801.tif 000233
【図２３３】
0004251801.tif 000234
【図２３４】
0004251801.tif 000235
【図２３５】
0004251801.tif 000236
【図２３６】
0004251801.tif 000237
【図２３７】
0004251801.tif 000238
【図２３８】
0004251801.tif 000239
【図２３９】
0004251801.tif 000240
【図２４０】
0004251801.tif 000241
【図２４１】
0004251801.tif 000242
【図２４２】
0004251801.tif 000243
【図２４３】
0004251801.tif 000244
【図２４４】
0004251801.tif 000245
【図２４５】
0004251801.tif 000246
【図２４６】
0004251801.tif 000247
【図２４７】
0004251801.tif 000248
【図２４８】
0004251801.tif 000249
【図２４９】
0004251801.tif 000250
【図２５０】
0004251801.tif 000251
【図２５１】
0004251801.tif 000252
【図２５２】
0004251801.tif 000253
【図２５３】
0004251801.tif 000254
【図２５４】
0004251801.tif 000255
【図２５５】
0004251801.tif 000256
【図２５６】
0004251801.tif 000257
【図２５７】
0004251801.tif 000258
【図２５８】
0004251801.tif 000259
【図２５９】
0004251801.tif 000260
【図２６０】
0004251801.tif 000261
【図２６１】
0004251801.tif 000262
【図２６２】
0004251801.tif 000263
【図２６３】
0004251801.tif 000264
【図２６４】
0004251801.tif 000265
【図２６５】
0004251801.tif 000266
【図２６６】
0004251801.tif 000267
【図２６７】
0004251801.tif 000268
【図２６８】
0004251801.tif 000269
【図２６９】
0004251801.tif 000270
【図２７０】
0004251801.tif 000271
【図２７１】
0004251801.tif 000272
【図２７２】
0004251801.tif 000273
【図２７３】
0004251801.tif 000274
【図２７４】
0004251801.tif 000275
【図２７５】
0004251801.tif 000276
【図２７６】
0004251801.tif 000277
【図２７７】
0004251801.tif 000278
【図２７８】
0004251801.tif 000279
【図２７９】
0004251801.tif 000280
【図２８０】
0004251801.tif 000281
【図２８１】
0004251801.tif 000282
【図２８２】
0004251801.tif 000283
【図２８３】
0004251801.tif 000284
【図２８４】
0004251801.tif 000285
【図２８５】
0004251801.tif 000286
【図２８６】
0004251801.tif 000287
【図２８７】
0004251801.tif 000288
【図２８８】
0004251801.tif 000289
【図２８９】
0004251801.tif 000290
【図２９０】
0004251801.tif 000291
【図２９１】
0004251801.tif 000292
【図２９２】
0004251801.tif 000293
【図２９３】
0004251801.tif 000294
【図２９４】
0004251801.tif 000295
【図２９５】
0004251801.tif 000296
【図２９６】
0004251801.tif 000297
【図２９７】
0004251801.tif 000298
【図２９８】
0004251801.tif 000299
【図２９９】
0004251801.tif 000300
【図３００】
0004251801.tif 000301
【図３０１】
0004251801.tif 000302
【図３０２】
0004251801.tif 000303