(57)【特許請求の範囲】
【請求項１】
互いに９０度位相差を有するＡ，Ｂ２相のインクリメンタル信号と、１回転中の原点を示す基準信号Ｚと、３相ＡＣサーボモータの相励磁切替え信号（コミュテーション信号）ＣＳ１，ＣＳ２，ＣＳ３相とを出力する原信号出力部と、エンコーダ主電源のオン、オフ状態を検出する電源ＯＮ／ＯＦＦ検出回路と、Ａ，Ｂ２相の位相によりカウントアップパルスおよびダウンパルスを出力する方向弁別回路と、カウント初期データのプリロードができ前記方向弁別回路の出力パルスをカウントする第１アップダウンカウンタおよび第２アップダウンカウンタと、電源ＯＮ後のＡ，Ｂ２相のレベルにより前記第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードする初期データを出力する第１初期値検出回路と、電源ＯＮ後前記基準信号Ｚが初めて”Ｌ”レベルから”Ｈ”レベルに変化して１回転中の原点を示すと前記第２アップダウンカウンタにプリロードするオフセットデータおよびオフセットデータを第２アップダウンカウンタにプリロードするためのロード信号およびプリロード動作の完了を示すプリロードフラグを出力する第２初期値検出回路と、外部からのデータ要求信号を受信し要求信号受信と同時に前記原信号出力部からのＣＳ１，ＣＳ２，ＣＳ３相と前記第１アップダウンカウンタおよび第２アップダウンカウンタからのデータとプリロードフラグを保持、かつシリアルデータに変換し出力するデータ送受信回路とを備えたロータリーエンコーダ。
【請求項２】
電源ＯＮ／ＯＦＦ検出回路からの電源ＯＮ情報により、第１初期値検出回路からのデータを第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードし、電源ＯＮ後基準信号Ｚが初めて”Ｌ”レベルから”Ｈ”レベルに変化して１回転中の原点を示すと第２初期値検出回路から出力されるオフセットデータとして０（ゼロ）を第２アップダウンカウンタにプリロードする請求項１記載のロータリーエンコーダ。
【請求項３】
電源ＯＮ／ＯＦＦ検出回路からの電源ＯＮ情報により、第１初期値検出回路からのデータを第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードし、電源ＯＮ後基準信号Ｚが初めて”Ｌ”レベルから”Ｈ”レベルに変化して１回転中の原点を示すと第２初期値検出回路から出力されるオフセットデータとしてエンコーダ１回転当りの分解能以上でカウンタの最上位ビットが“１”となる値を第２アップダウンカウンタにプリロードする請求項１記載のロータリーエンコーダ。
【請求項４】
電源ＯＮ／ＯＦＦ検出回路からの電源ＯＮ情報により、第１初期値検出回路からのデータを第１アップダウンカウンタに、前記第１初期値検出回路からのデータにエンコーダ１回転当りの分解能以上の値を加算したデータを第２アップダウンカウンタ
にプリロードし、電源ＯＮ後基準信号Ｚが初めて”Ｌ”レベルから”Ｈ”レベルに変化して１回転中の原点を示すと第２初期値検出回路から出力されるオフセットデータとして０（ゼロ）を第２アップダウンカウンタにプリロードする請求項１記載のロータリーエンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回転体の回転位置を検出するためのロータリーエンコーダに関するものであり、特に３相ＡＣサーボモータに組込まれて使用されるインクリメンタルエンコーダに関するものである。
【０００２】
【従来の技術】
各種機械の駆動用に使用されるサーボモータにはブラシ付きのＤＣサーボモータとブラシのないＡＣサーボモータがあり、近年モータ保守の容易さからＡＣサーボモータの需要が増している。
【０００３】
サーボ系の位置検出器にもさまざまな種類があるが、近年サーボモータに組込まれて使用される位置検出器としてロータリーエンコーダが普及している。ＡＣサーボモータに組込まれるエンコーダにはインクリメンタルタイプとアブソリュートタイプがあり、インクリメンタルタイプは各種機械のＡＣサーボモータに取付けられ広く使用されており、ＡＣサーボ用エンコーダとして主流を占めている。
【０００４】
一方、アブソリュートタイプは１回転内の絶対位置が判別できるエンコーダで原点復帰動作が不要なことから多関節ロボット等のロボット用サーボモータなどに普及している。
【０００５】
以下に従来のインクリメンタルエンコーダについて説明する。図１０は従来のインクリメンタルエンコーダの構成を示すものであり、９１は発光素子、９２は回転スリット板、９３は受光素子、９４は波形整形回路、９５は信号伝送回路である。
【０００６】
出力信号は図１１に示すように、回転方向が判別できるように互いに９０度位相差を有するＡ，Ｂ２相の信号と、１回転１パルスの原点基準Ｚ信号と、ＡＣサーボモータの相励磁切替えのためのコミュテーション信号ＣＳ１，ＣＳ２，ＣＳ３を備えている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、出力信号の数が多いので配線数が多くなり量産性が悪く、機器への誤配線、信号線自信の断線も起こりやすいという問題点があった。
【０００８】
本発明は上記従来の問題点を解決するもので、エンコーダの出力信号数を減らし、量産性が高く信頼性が高いインクリメンタルエンコーダを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明は、互いに９０度位相差を有するＡ，Ｂ２相のインクリメンタル信号と、１回転中の原点を示す基準信号Ｚと、３相ＡＣサーボモータの相励磁切替え信号（コミュテーション信号）ＣＳ１，ＣＳ２，ＣＳ３相とを出力する原信号出力部と、エンコーダ主電源のオン、オフ状態を検出する電源ＯＮ／ＯＦＦ検出回路と、Ａ，Ｂ２相の位相によりカウントアップパルスおよびダウンパルスを出力する方向弁別回路と、カウント初期データのプリロードができ前記方向弁別回路の出力パルスをカウントする第１アップダウンカウンタおよび第２アップダウンカウンタと、電源ＯＮ後のＡ，Ｂ２相のレベルにより前記第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードする初期データを出力する第１初期値検出回路と、前記基準信号Ｚにより前記第１アップダウンカウンタまたは第２アップダウンカウンタにプリロードするオフセットデータおよびプリロード動作の完了を示すプリロードフラグを出力する第２初期値検出回路と、外部からのデータ要求信号を受信し要求信号受信と同時に前記原信号出力部からのＣＳ１，ＣＳ２，ＣＳ３相と前記第１アップダウンカウンタおよび第２アップダウンカウンタからのデータとプリロードフラグを保持、かつシリアルデータに変換し出力するデータ送受信回路とを備えたものである。
【００１０】
上記手段によって、エンコーダの出力信号であるＡ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３の信号をシリアルデータとして１回線で伝送できるため、エンコーダ出力信号数が大幅に削減でき、機器への組込みを含め量産性に優れ信頼性の高いロータリーエンコーダを得ることができる。
【００１１】
【発明の実施の形態】
上記課題を解決するために本発明は、互いに９０度位相差を有するＡ，Ｂ２相のインクリメンタル信号と、１回転中の原点を示す基準信号Ｚと、３相ＡＣサーボモータの相励磁切替え信号（コミュテーション信号）ＣＳ１，ＣＳ２，ＣＳ３相とを出力する原信号出力部と、エンコーダ主電源のオン、オフ状態を検出する電源ＯＮ／ＯＦＦ検出回路と、Ａ，Ｂ２相の位相によりカウントアップパルスおよびダウンパルスを出力する方向弁別回路と、カウント初期データのプリロードができ前記方向弁別回路の出力パルスをカウントする第１アップダウンカウンタおよび第２アップダウンカウンタと、電源ＯＮ後のＡ，Ｂ２相のレベルにより前記第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードする初期データを出力する第１初期値検出回路と、前記基準信号Ｚにより前記第１アップダウンカウンタまたは第２アップダウンカウンタにプリロードするオフセットデータおよびプリロード動作の完了を示すプリロードフラグを出力する第２初期値検出回路と、外部からのデータ要求信号を受信し要求信号受信と同時に前記原信号出力部からのＣＳ１，ＣＳ２，ＣＳ３相と前記第１アップダウンカウンタおよび第２アップダウンカウンタからのデータとプリロードフラグを保持、かつシリアルデータに変換し出力するデータ送受信回路とを備えたロータリーエンコーダである。
【００１２】
また、電源ＯＮ／ＯＦＦ検出回路からの電源ＯＮ情報により、第１初期値検出回路からのデータを第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードし、初回の基準信号Ｚにより第２初期値検出回路から出力されるオフセットデータとして０（ゼロ）を第２アップダウンカウンタにプリロードするロータリーエンコーダである。
【００１３】
また、電源ＯＮ／ＯＦＦ検出回路からの電源ＯＮ情報により、第１初期値検出回路からのデータを第１アップダウンカウンタおよび第２アップダウンカウンタにプリロードし、初回の基準信号Ｚにより第２初期値検出回路から出力されるオフセットデータとしてエンコーダ１回転当りの分解能以上でカウンタの最上位ビットが“１”となる値を第２アップダウンカウンタにプリロードするロータリーエンコーダである。
【００１４】
さらに、電源ＯＮ／ＯＦＦ検出回路からの電源ＯＮ情報により、第１初期値検出回路からのデータを第１アップダウンカウンタに、前記第１初期値検出回路からのデータにエンコーダ１回転当りの分解能以上の値を加算したデータを第２アップダウンカウンタにプリロードし、初回の基準信号Ｚにより第２初期値検出回路から出力されるオフセットデータとして０（ゼロ）を第２アップダウンカウンタにプリロードするロータリーエンコーダである。
【００１５】
このように、エンコーダ出力信号数を大幅に削減することができる。
また、第１アップダウンカウンタと第２アップダウンカウンタとのデータ比較により電源投入時から基準信号Ｚまでの移動量および第２アップダウンカウンタのデータより基準信号Ｚからの移動量を得ることができる。
【００１６】
また、第２アップダウンカウンタのデータ変化を観測することで初回の基準信号Ｚの検知有無、かつ第２アップダウンカウンタの最上位ビットを除くデータと第１アップダウンカウンタとの比較により電源投入時から基準信号Ｚまでの移動量および第２アップダウンカウンタの最上位ビットを除くデータより基準信号Ｚからの移動量を得ることができる。
【００１７】
さらに、第２アップダウンカウンタのデータ変化を観測することで初回の基準信号Ｚの検知有無、かつ第２アップダウンカウンタのデータより基準信号Ｚからの移動量を得ることができる。
【００１８】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【００１９】
図１は本発明の一実施例におけるロータリーエンコーダの構成図である。図１において１１は原信号出力部、１２は方向弁別回路、１３は第１初期値検出回路、１４は第２初期値検出回路、１５はｎビットの第１アップダウンカウンタ、１６はｍビットの第２アップダウンカウンタ、１７はデータ送受信回路、１８は電源ＯＮ／ＯＦＦ検出回路、１９は双方向性バス、２０はディジタル加算器、２１はＡＮＤゲート素子である。
【００２０】
原信号出力部１１は従来のインクリメンタルエンコーダと同様に図１０に示す発光素子９１、回転スリット板９２、受光素子９３、波形整形回路９４より構成され、出力信号の代表例としては図１１のようなインクリメンタル信号および３相励磁切替えコミュテーション信号が出力される。
【００２１】
図２は方向弁別回路１２の動作波形例であり、Ａ相がＢ相より進み位相のときはダウンパルスが出力され、Ａ相がＢ相より遅れ位相のときはアップパルスが出力される。このアップパルス、ダウンパルスはアップダウンカウンタ１５および１６に入力されパルスを計数しカウントデータが変化する。
【００２２】
図３（ａ）は第１初期値検出回路の動作波形例、図３（ｂ）はその回路例であり、Ａ，Ｂ相の信号“Ｈ”，“Ｌ”により２ビットの初期値Ｄ１，Ｄ０が出力される。
【００２３】
図４（ａ）は第１アップダウンカウンタおよび第２アップダウンカウンタの動作波形例であり、ここでは１６ビットカウンタの動作例を示す。このアップダウンカウンタは主電源ＯＮ／ＯＦＦ検出回路１８の出力であるロード信号または第２初期値検出回路から出力されるロード信号により、データプリロード動作とカウント動作が切替えられるパルスカウンタになっている。
【００２４】
図４（ｂ）は前記第１アップダウンカウンタおよび第２アップダウンカウンタの全体動作波形例である。
【００２５】
図５は第２初期値検出回路の動作波形例であり、電源ＯＮ後初回の基準信号Ｚの入力によりロード信号およびロードフラグの出力を行う。
【００２６】
以下、上記構成のロータリーエンコーダについてその動作説明をする。
図６は本発明の一実施例であり、電源ＯＮ後の初回の基準信号Ｚの検出により第２アップダウンカウンタ１６に０（ゼロ）をプリロードする実施例である。
【００２７】
まず主電源がＯＮになると原信号出力部１１よりＡ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３信号が出力される。例えばＡ相“Ｈ”，Ｂ相“Ｌ”で主電源ＯＮした場合、第１初期値検出回路１３によりＤ１＝０，Ｄ０＝０となり、電源ＯＮ／ＯＦＦ検出回路１８からのロード信号により第１アップダウンカウンタ１５には“００００”（１６進数）がロードされ、また、第２アップダウンカウンタ１６には前記第１初期値検出回路１３からのデータと動作モードにもとづき決まる第２初期値検出回路１４からのオフセットデータ“００００”とをディジタル加算器２０にて加算した“００００”（１６進数）がカウント初期値としてプリロードされる。
【００２８】
次に軸がＣＣＷに回転すると方向弁別回路１２からのアップパルスをカウントし、前記アップダウンカウンタのカウントデータは増加方向に変化する。
【００２９】
さらに軸がＣＣＷに回転し電源ＯＮ後、はじめて基準信号Ｚ相を検出すると動作モードにもとづき第２初期値検出回路１４によりオフセットデータとして０（ゼロ）が出力され、ディジタル加算器２０により第１初期値検出回路からのデータにオフセットデータ“００００”が加算され第２アップダウンカウンタ１６のロードデータとなる。同時にＡＮＤゲート素子２１を介して第２初期値検出回路１４からのロード信号により前記ロードデータが第２アップダウンカウンタ１６にロードされカウンタは一旦“００００”（１６進数）になった後カウント動作を継続する。
【００３０】
ここで、エンコーダ内のデータは、データ送受信回路１７および双方向性バス１９を介して上位機器例えばサーボドライバ等とデータ通信が行われ、エンコーダデータが必要なタイミングに応じてデータ要求信号がサーボドライバ側からエンコーダ側へ送信され、エンコーダ側ではこの要求信号を受信すると同時にエンコーダ内のデータを保持しシリアルデータに変換した後サーボドライバ側へデータを出力する。
【００３１】
図６のａ，ｂ，ｃ，ｄ，ｅはデータ通信にてエンコーダ内データをサーボドライバ側へ出力する時のタイミングパルス発生点であり、このタイミングにより第１アップダウンカウンタ１５、第２アップダウンカウンタ１６および原信号出力部１１からのＣＳ１，ＣＳ２，ＣＳ３信号がデータ送受信回路１７にて保持されシリアルデータに変換された後データ出力される。
【００３２】
上位機器であるサーボドライバ側ではエンコーダからのデータを受信したのちさらに上位機器であるＮＣ装置等に位置情報を出力するため受信したデータからＡ，Ｂ，Ｚ相信号への復元を行う。ここで非常に重要なことはいかにして正確な位置でＺ相信号の復元を行うかである。
【００３３】
図６において第１アップダウンカウンタだけに着目しタイミングパルス毎にカウントデータを見た場合、ｂ点からｃ点の間ではＺ相を通過しているので、この場合Ｚ相を正確に復元することは不可能である。ここで第２アップダウンカウンタと合わせてデータを着目すると、ｂ点からｃ点における第１アップダウンカウンタの変化量ｘと第２アップダウンカウンタの“０”からの変化量ｙよりタイミングパルス間内のＺ相の位置が判別でき、サーボドライバ側では受信したデータよりｃ点からｄ点の間でＡ，Ｂ相を何パルス復元し、かつこの復元するパルスのどの位置でＺ相を復元してよいかが容易に行えるようになる。
【００３４】
図７は本発明の一実施例であり、電源ＯＮ後の初回の基準信号Ｚの検出により第２アップダウンカウンタ１６にエンコーダ１回転の分解能以上の値でカウンタの最上位ビットが“１”となる値、例えばエンコーダの分解能が１６ビットの場合１００００（１６進数）を加算した値をプリロードする実施例であり、アップダウンカウンタの基本動作は前記図６と同じである。
【００３５】
この場合、サーボドライバ側では第２アップダウンカウンタ１６のデータ変化を常に観測し、１回転分解能以上のデータ変化を検出することによって初回Ｚ相検出の有無を判別することができ、プリロードフラグが削減できる。
【００３６】
また、Ｚ相復元においては図６と同様にｂ点からｃ点における第１アップダウンカウンタ１５の変化量ｘと第２アップダウンカウンタ１６のデータの内最上位ビットを除く下位１６ビットの変化量即ち変化量ｙによりＺ相復元のための情報を得ることができる。
【００３７】
図８は図７におけるカウンタ動作をグローバルに見た場合の動作図であり、エンコーダの１回転の分解能が１６ビットの場合、第１アップダウンカウンタ１５は電源ＯＮ後“００００”から回転量に応じて“ＦＦＦＦ”の間をサイクリックにカウント動作し、一方第２アップダウンカウンタ１６は初回の基準信号Ｚの検出以後“１００００”から“１ＦＦＦＦ”の間をサイクリックにカウント動作する。この場合、初回のＺ相検出以後は第２アップダウンカウンタの“００００”がＺ相の位置データ（絶対位置）として定義でき、サーボドライバ側でのＺ相の復元が容易になる。
【００３８】
図９は本発明の一実施例であり、電源ＯＮ後の第２アップダウンカウンタ１６のカウント初期値としてエンコーダ１回転の分解能以上の値、例えばエンコーダの分解能が１６ビットの場合１００００（１６進数）を初期値とし、初回の基準信号Ｚにより第２アップダウンカウンタ１６に“０”をロードする場合であり、アップダウンカウンタの基本動作は前記図６および図７と同じである。
【００３９】
この場合も、サーボドライバ側では第２アップダウンカウンタ１６のデータ変化を常に観測し、１回転分解能以上のデータ変化を検出することによって初回Ｚ相検出の有無を判別することができ、プリロードフラグが削減できる。
【００４０】
また、Ｚ相復元においては図６と同様にｂ点からｃ点における第１アップダウンカウンタ １５の変化量ｘと第２アップダウンカウンタ１６の“０”からの変化量ｙによりＺ相復元のための情報を得ることができる。
【００４１】
以上のようにデータプリロードが可能なアップダウンカウンタ２つとデータロード動作の組合せ、およびエンコーダ内のデータをシリアルデータとして出力することによりエンコーダから出力される信号線数を大幅に削減すると同時にエンコーダからのシリアルデータをもとにＡ，Ｂ，Ｚ相の復元が容易に実現できる。
【００４２】
【発明の効果】
上記の実施例から明らかなように本発明は、Ａ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３信号をシリアルデータとしてデータ伝送することにより、従来１４本必要としていた信号線数を４本まで削減することができ、量産性の向上と信頼性の高いロータリーエンコーダを実現できる。
【００４３】
また、双方向伝送により、サーボ制御に最適なタイミングでエンコーダデータの要求およびデータ出力が実現できる。
【００４４】
さらに、２つのアップダウンカウンタおよびデータロードの組合せ動作により初回の基準信号Ｚの検出有無および基準信号Ｚからの正確な移動量の検出を実現することができ、これらの情報をもとにＡ，Ｂ，Ｚ信号の復元を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の実施例のロータリーエンコーダの構成図
【図２】本発明の実施例の方向弁別回路の動作波形説明図
【図３】（ａ）本発明の実施例の第１初期値検出回路の動作波形を示す図
（ｂ）同動作回路の説明図
【図４】（ａ）本発明の実施例のアップダウンカウンタの詳細動作を示す図
（ｂ）同アップダウンカウンタの全体動作説明図
【図５】本発明の実施例の第２初期値検出回路の動作波形説明図
【図６】本発明の実施例の第１アップダウンカウンタおよび第２アップダウンカウンタの動作説明図
【図７】本発明の実施例の第１アップダウンカウンタおよび第２アップダウンカウンタの動作説明図
【図８】本発明の実施例の第１アップダウンカウンタおよび第２アップダウンカウンタの全体動作説明図
【図９】本発明の実施例の第１アップダウンカウンタおよび第２アップダウンカウンタの動作説明図
【図１０】従来のロータリーエンコーダ構成図
【図１１】従来のロータリーエンコーダ動作波形図
【符号の説明】
１１  原信号出力部
１２  方向弁別回路
１３  第１初期値検出回路
１４  第２初期値検出回路
１５  第１アップダウンカウンタ
１６  第２アップダウンカウンタ
１７  データ送受信回路
１８  電源ＯＮ／ＯＦＦ検出回路
１９  双方向性バス
２０  ディジタル加算器
２１  ＡＮＤゲート素子
９１  発光素子
９２  回転スリット板
９３  受光素子
９４  波形整形回路
９５  信号伝送回路
【図１】
0004214590.tif 000002
【図２】
0004214590.tif 000003
【図３】
0004214590.tif 000004
【図４】
0004214590.tif 000005
【図５】
0004214590.tif 000006
【図６】
0004214590.tif 000007
【図７】
0004214590.tif 000008
【図８】
0004214590.tif 000009
【図９】
0004214590.tif 000010
【図１０】
0004214590.tif 000011
【図１１】
0004214590.tif 000012