(57)【特許請求の範囲】
【請求項１】
多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、アクティブチャネル領域を含んでおり、プライマリ結晶粒界の最大数が前記アクティブチャネル領域内に含まれる確率Ｐが下記式１で表現され、前記確率が０．５でないように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法：Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ （式１）ここで、Ｄ＝Ｌ ｃｏｓ θ＋Ｗ ｓｉｎ θ、ＬはＴＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴＦＴのアクティブチャネル領域内に含まれることができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、θはプライマリ結晶粒界が傾斜している角度を示す。
【請求項２】
前記多結晶シリコン薄膜がディスプレー部に配置されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項３】
前記多結晶シリコン薄膜が駆動回路基板上に配置されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項４】
前記Ｐが０．７５以上であるかまたは０．２５以下であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項５】
前記θが−４５゜≦θ≦４５゜であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項６】
前記結晶粒大きさが０．２μｍ以上であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項７】
前記ＴＦＴ基板内の結晶粒の数が２個以上であるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項８】
前記プライマリ結晶粒界の（Ｎｍａｘ−１）個がＴＦＴのアクティブチャネル領域内に含まれる確率Ｑが下記式２で表現されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法：Ｑ＝１−Ｐ （式２）
【請求項９】
前記ＴＦＴのアクティブチャネル領域内に含まれるプライマリ結晶粒界の最大数が下記式３に表現されるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法：Ｎｍａｘ＝ζ(Ｄ／Ｇｓ) （式３）、ここで、ζ(ｘ）は、最も小さい整数≧ｘ、ｘ＝任意の数(ａｒｂｉｔｒａｒｙｎｕｍｂｅｒ)である。
【請求項１０】
前記Ｎｍａｘが１ないし１０中いずれか一つであるように設計することを特徴とする請求項９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１１】
θ＝０゜である時、前記アクティブチャネル長さとＮｍａｘの比が結晶粒大きさになるように設計することを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜。
【請求項１２】
θ＝０゜である時、前記結晶粒大きさとＮｍａｘの積が前記チャネル長さになることを特徴とする請求項１に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１３】
多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、ＴＦＴのアクティブチャネルの長さが結晶粒大きさの定数倍であるように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１４】
前記多結晶シリコン薄膜がディスプレー部に配置されるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１５】
前記多結晶シリコン薄膜が駆動回路基板上に配置されるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１６】
前記アクティブチャネル長さが０．２μｍ以上であるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１７】
前記結晶粒の数が２個以上であるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１８】
前記結晶粒の大きさが０．２μｍ以上であるように設計することを特徴とする請求項１３に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項１９】
多結晶シリコンの結晶粒が四角形状で規則的に成長したものとしてモデル化したＴＦＴ用多結晶シリコン薄膜の設計方法であって、アクティブチャネル領域を有していて、プライマリ結晶粒界の最大数を含む確率が、前記アクティブチャネル領域の対角に位置する二頂点からそれぞれプライマリ結晶粒界と平行して延ばした仮想の二ライン間の距離から、（前記結晶粒界の最大数−１）個の結晶粒が占める距離を差し引いた残り距離を、前記アクティブチャネル領域の長軸方向の結晶粒大きさで割った比率で示され、前記確率が０．５でないように設計することを特徴とするＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２０】
前記多結晶シリコン薄膜がディスプレー部に配置されるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２１】
前記多結晶シリコン薄膜が駆動回路基板上に配置されるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２２】
前記確率が０．７５以上であるかまたは０．２５以下であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２３】
前記ＴＦＴのアクティブチャネル長さが結晶粒大きさの定数倍であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２４】
前記多結晶シリコン薄膜が結晶粒が一定な方向に成長したものであるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２５】
前記結晶粒大きさが０．２μｍ以上であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２６】
前記結晶粒界の最大数が１ないし１０中いずれか一つであるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２７】
前記アクティブチャネルの長さが０．２μｍ以上であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２８】
前記結晶粒の数が２個以上であるように設計することを特徴とする請求項１９に記載のＴＦＴ用多結晶シリコン薄膜の設計方法。
【請求項２９】
請求項１に記載の多結晶シリコン薄膜の設計方法を用いて作製されたアクティブマトリックスＴＦＴを備えたことを特徴とするデバイス。
【請求項３０】
前記デバイスがディスプレーデバイスまたは半導体デバイスとして用いられることを特徴とする請求項２９に記載のデバイス。
【請求項３１】
前記ディスプレーデバイスは、液晶表示装置(ＬＣＤ)または有機電界発光素子(ＥＬ)であることを特徴とする請求項３０に記載のデバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多結晶シリコン薄膜及びこれを有したデバイスに係り、さらに詳細にはＴＦＴ用多結晶シリコン薄膜及びこれを有したデバイスに関する。
【０００２】
【従来の技術】
ＴＦＴ(Ｔhｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）のアクティブチャネル(ａｃｔｉｖｅ  ｃhａｎｎｅｌ)領域は一般的に多結晶シリコンで作られて結晶粒界を有している。このような結晶粒界には原子価表(ｄａｎｇｌｉｎｇ  ｂｏｎｄｓ)などの結合欠陥が存在して、このような欠陥は電荷キャリア(ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ)に対するトラップ(ｔｒａｐ）で作用する。
【０００３】
したがって、結晶粒の大きさ、大きさ均一性、数と位置、結晶粒界の傾斜角度などのパラメータはスレショルド電圧(Ｖｔh)、しきい値傾斜(ｓｕｂ  ｔhｒｅｓhｏｌｄ  ｓｌｏｐｅ)、電荷輸送移動度(ｃhａｒｇｅ  ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ)、漏れ電流(ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ)、及びデバイス安定性(ｄｅｖｉｃｅ  ｓｔａｂｉｌｉｔｙ)などのＴＦＴ特性に致命的な影響を与える場合がある。特に、結晶粒界の傾斜角度はＴＦＴの特性均一性に致命的な影響を与える場合がある。
【０００４】
ＴＦＴの特性に致命的な影響をあたえる結晶粒界を“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界という。このようなプライマリ結晶粒界の数は、図１に示したように、結晶粒の大きさ、傾斜角度θ、アクティブチャネルの次元(ｄｉｍｅｎｓｉｏｎ)、長さ(Ｌ)、幅(Ｗ)等によって変わる場合がある。
【０００５】
もしも最大プライマリ結晶粒界の数をＮｍａｘという時、アクティブチャネル領域に含まれることができる“プライマリ”結晶粒界の数はＮｍａｘまたは（Ｎｍａｘ−１）個になる。
【０００６】
図２Ａ及び２Ｂにおいて、図２ＡのＴＦＴは二個のプライマリ結晶粒界を有していて、図２ＢのＴＦＴは３個の結晶粒界を有している。
【０００７】
ディスプレー装置で、同一な数のプライマリ結晶粒界を有したＴＦＴが多ければ多いほど、ディスプレー装置は優秀なＴＦＴ特性均一度を有することができる。しかし、Ｎｍａｘ個の“プライマリ”結晶粒界の数を含むＴＦＴの数と（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数を含むＴＦＴの数が同一であるならば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中均一性の面で最も悪いことを容易に予想できる。
【０００８】
一方、ＳＬＳ(Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレイン(ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ)を形成することができ、これを利用してＴＦＴを製作したとき、単結晶シリコンで製作されたＴＦＴの特性と類似な特性を得ることができることと報告されている。
【０００９】
しかし、ディスプレー装置は、数１００万個のピクセルを有している。ＬＣＤ装置の場合に一つのピクセル当たり一つのＴＦＴが提供されて、有機ＥＬ表示装置の場合には一つのピクセル当たり二個のＴＦＴが提供される。したがって、アクティブチャネル領域に含まれたプライマリ結晶粒界の数と結晶粒の成長方向が同一な数１００万個のＴＦＴを製作することは不可能である。
【００１０】
これを具現する方法ではＰＣＴ国際特許ＷＯ  ９７／４５８２７号で開示されたように、非晶質シリコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質シリコンを多結晶シリコンに変換したり、基板上の選択領域のみを結晶化する技術が開示されている(図３Ａ及び図３Ｂ参照)。
【００１１】
非晶質シリコンの全体領域や選択領域を結晶化する期間、レーザービームまたはステージ(ｓｔａｇｅ）のステッピング(ｓｔｅｐｐｉｎｇ)及びシフチング(ｓhｉｆｔｉｎｇ）が必要である。したがって、レーザービームが照射される領域間のミスアライン(ｍｉｓａｌｉｇｎ）が存在するようになって、数多くのＴＦＴのアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数は変わるようになり、全体基板上またはドライバ領域、画素セル領域内のＴＦＴは予測できない不均一性を有するようになる。
【００１２】
また、米国特許第６，１７７，３９１号ではＳＬＳ結晶化技術を利用して巨大粒子シリコングレイン(ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ)を形成してドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ製作時アクティブチャネル方向がＳＬＳ結晶化方法によって成長した結晶粒方向に対して平行した場合電荷キャリア(ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ)方向に対する結晶粒界のバリヤ(ｂａｒｒｉｅｒ)効果が最小になって(図４Ａ)、したがって、単結晶シリコンに次ぐＴＦＴ特性を得ることができる反面、アクティブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ特性が電荷キャリア(ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ)のトラップで作用する多くの結晶粒界が存在するようになり、ＴＦＴ特性が大幅に低下する(図４Ｂ)。
【００１３】
実際に、アクティブマトリックスディスプレー製作時に駆動回路(ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ)内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜の角度を有する場合があり、このとき、各ＴＦＴの特性を大幅に低下させないながら、ＴＦＴ間特性の均一性を向上させるためには結晶成長方向に対するアクティブチャネル領域の方向を３０゜ないし６０゜の角度で傾斜するように製作することによってデバイスの均一性を向上させることができる(図４Ｃ)。
【００１４】
しかし、この方法もアクティブチャネル領域からプライマリ結晶粒界を完全に除去することができず、したがって、ＴＦＴ間特性差を引き起こす予測できない不均一性が存在するようになるという問題点がある。
【００１５】
【発明が解決しようとする課題】
本発明は上述したような問題点を解決するために案出されたものであり、本発明の目的は特性均一性を有したＴＦＴを提供することができる多結晶シリコン層を提供することにある。
【００１６】
本発明の他の目的は特性均一性を有したディスプレー装置（デバイス）を提供することにある。
具体的には、結晶粒が規則的に並んでなるＴＦＴ用多結晶シリコン薄膜であって、最小限一つのプライマリ結晶粒界を有するアクティブチャネル領域を備えているポリシリコン層を有しており、ディスプレーデバイスの残り複数個のＴＦＴと比較する時前記アクティブチャネル領域に対して同一な数を有するプライマリ結晶粒界が前記ディスプレーデバイス全体をかけて支配的なＴＦＴを備えており、ここで前記ＴＦＴは結晶粒大きさの変数、結晶粒界のティルト角及び前記アクティブチャネル領域の次元をセッティングすることにより製造されることを特徴とする複数個のＴＦＴを備えているディスプレーデバイスを提供することである。さらには、このディスプレーデバイスにおいて、 同一な個数の結晶粒界を備えている前記ディスプレーデバイス中でプライマリ結晶粒界の最大数がアクティブチャネル領域に含まれる確率が７５％以上であることを特徴とするディスプレーデバイス、プライマリ結晶粒界の最大数が１ないし１０であることを特徴とするディスプレーデバイス、結晶粒大きさは、０．２μｍ以上であることを特徴とするディスプレーデバイス、及び、 結晶粒の数が２以上であることを特徴とするディスプレーデバイスを提供することにある。
【００１７】
【課題を解決するための手段】
前記した目的を達成するために、本発明はプライマリ結晶粒界の最大数がＴＦＴのアクティブチャネル領域内に含まれる確率Ｐが下記式１で表現され、前記確率が０．５でないことを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００１８】
Ｐ＝(Ｄ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ    （式１）
ここで、
Ｄ＝Ｌ  ｃｏｓ  θ＋Ｗ  ｓｉｎ  θ
ＬはＴＦＴのアクティブチャネルの長さ、ＷはＴＦＴのアクティブチャネルの幅、Ｎｍａｘは長さＬ、幅がＷであるＴＦＴのアクティブチャネル領域内に含まれることができるプライマリ結晶粒界の最大数、Ｇｓは結晶粒大きさ、θはＴＦＴのアクティブチャネル方向の垂直方向に対してプライマリ結晶粒界が傾斜している角度を示す。
【００１９】
また、本発明はＴＦＴのアクティブチャネルの長さが結晶粒大きさの定数倍であることを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００２０】
また、本発明はプライマリ結晶粒界の最大数を含む確率がＴＦＴ基板のアクティブチャネル領域の長軸方向の結晶粒大きさに対して前記結晶粒界の（最大数−１）個の結晶粒が占める距離を差し引いた残り距離の比率で示され、前記確率が０．５でないことを特徴とするＴＦＴ用多結晶シリコン薄膜を提供する。
【００２１】
また、本発明は本発明によって製造される多結晶シリコン薄膜を用いるアクティブマトリックスＴＦＴを利用したことを特徴とするデバイスを提供する。
【００２２】
【発明の実施の形態】
以下、本発明を添付した図面を参照しながら詳細に説明する。
【００２３】
シリコン結晶粒大きさ、プライマリ結晶粒界の傾斜角度及びアクティブチャネルの次元のようなパラメータの最適条件を決定して特性均一性を有したＴＦＴを製造するために、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａｃｔｉｖｅ  ｃhａｎｎｅｌ  ｒｅｇｉｏｎ)内に含まれる確率‘Ｐ’を結晶粒大きさ、プライマリ結晶粒界の傾斜角度及びアクティブチャネルの次元の関数で導出する。
【００２４】
図５Ａないし５Ｃを参照すると、プライマリ結晶粒界と仮想の法線ＮＮによって形成された角度(θ）は−４５゜と４５゜間の範囲にあるようになる。すなわち、−４５゜≦θ≦４５゜が成立する。図６Ａ及び６Ｂを参照すると、アクティブチャネルの長さと幅が各々ＬとＷであって、アクティブチャネル領域の二頂点から延ばすプライマリ結晶粒界と平行してセカンド結晶粒界とは垂直である仮想の二ライン間の距離をＤといえば、次の式が成立する。
すなわち、Ｄ＝(Ｌ＋ｘ)×ｃｏｓ  θ、
ここで、ｘ＝Ｗ×ｔａｎ  θである。
Ｄ＝(Ｌ＋Ｗ  ｔａｎ  θ)×ｃｏｓ  θ＝Ｌ  ｃｏｓ  θ＋Ｗ  ｔａｎ  θｃｏｓ  θである。
ｔａｎ  θｃｏｓ  θ＝ｓｉｎθであるので、Ｄ＝Ｌ  ｃｏｓ  θ＋Ｗ  ｓｉｎ  θである。
【００２５】
したがって、前記最大距離Ｄは、アクティブチャネル領域の長さＬと幅Ｗ、そして法線ＮＮ′に対する“プライマリ”結晶粒界の傾斜角度θだけの関数で示すことができる。
【００２６】
結晶粒長軸方向の大きさをＧｓという時、アクティブチャネル領域内に含まれる“プライマリ”結晶粒界の最大数Ｎｍａｘは次のような式によって求めることができる。
Ｎｍａｘ＝ξ(Ｄ／Ｇｓ)、
【００２７】
ここで、関数ξは次のように定義される。
ξ(ｘ)＝ｘより大きいか、同一数(≧ｘ)中から最も小さい数。ｘ＝任意の数(ａｒｂｉｔｒａｒｙ  ｎｕｍｂｅｒ)である。
【００２８】
例えば、ｘが２である時、Ｎｍａｘ＝２であり、ｘ＝２．３である時、Ｎｍａｘ＝３になる。
【００２９】
一方、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界の最大数Ｎｍａｘがアクティブチャネル領域(ａｃｔｉｖｅ  ｃhａｎｎｅｌ  ｒｅｇｉｏｎ)内に含まれる確率‘Ｐ’は次のように誘導されうる。
Ｐ＝(ａ＋ｂ)／Ｇｓ
ここで、(ａ＋ｂ）は距離Ｄで（Ｎｍａｘ−１）個の結晶粒が占める距離を差し引いた距離である。すなわち、ａ＋ｂ＝Ｄ−(Ｎｍａｘ−１)×Ｇｓである。
したがって、Ｐ＝(−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓになる。
【００３０】
一方、“プライマリ(ｐｒｉｍａｒｙ)”結晶粒界が（Ｎｍａｘ−１）個アクティブチャネル領域(ａｃｔｉｖｅ  ｃhａｎｎｅｌ  ｒｅｇｉｏｎ)内に含まれる確率‘Ｑ’は次のように誘導されうる。
Ｐ＋Ｑ＝１であるので、Ｑ＝１−Ｐ
したがって、Ｑ＝１−(Ｄ−(Ｎｍａｘ−１)×Ｇｓ／Ｇｓ)＝(−Ｄ＋Ｎｍａｘ×Ｇｓ)／Ｇｓになる。
【００３１】
以上のように、アクティブチャネル領域内にはＮｍａｘ個または（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数のみ存在することができ、これに基づき前記数式によって表現される確率Ｐの物理的な意味は次のとおりである。
【００３２】
Ｐ＝０：アクティブチャネル領域内には（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の最大数Ｎｍａｘが含まれる確率は０であって、したがって、アクティブチャネル領域内には（Ｎｍａｘ−１）個の“プライマリ”結晶粒界の数のみ存在することができる。
【００３３】
０＜Ｐ＜０．５：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数が存在する確率は（Ｎｍａｘ−１）個の境界数が存在する確率より低い。
【００３４】
Ｐ＝０．５：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確率が（Ｎｍａｘ−１）個の境界数を含む確率と同一である。
【００３５】
０．５＜Ｐ＜１：アクティブチャネル領域内にＮｍａｘ個の“プライマリ”結晶粒界の数を含む確率が（Ｎｍａｘ−１）個の境界を含む確率と同一である。
【００３６】
Ｐ＝１：アクティブチャネル領域内に“プライマリ”結晶粒界の最大数Ｎｍａｘを含む確率は１であって、したがってアクティブチャネル領域内ではＮｍａｘ個の“プライマリ”結晶粒界の数のみ存在することができる。
【００３７】
その結果、ＴＦＴの均一性はＰ＝０．５の場合が最も悪く、Ｐ＝０またはＰ＝１の場合が最も優れるということが分かる。
【００３８】
しかし、多結晶シリコンを利用した実際ＴＦＴ基板製作ではアクティブチャネル形成のためのゲートメタル(ｇａｔｅ ｍｅｔａｌ）の湿式または乾式エッチング時工程マージンによって、Ｐ＝０またはＰ＝１である確率を得るのが容易でなく、アクティブマトリックスディスプレーの具現に必要なＴＦＴ特性の均一性を確保することができる確率Ｐの範囲である０≦Ｐ≦０．２５または０．７５≦Ｐ≦１を基準にして与えられた結晶粒大きさ及び方位に対してＴＦＴを設計したり要求されるＴＦＴ設計に合わせて多結晶シリコン薄膜を製作するようにシリコン結晶化工程を実施することが望ましい。
【００３９】
図７Ａないし７Ｃを参照すると、プライマリ結晶粒界は仮想の法線ＮＮと平行する。すなわち、プライマリ結晶粒界の傾斜角度(θ）は０゜である。この場合、同一な数の“プライマリ”結晶粒界がアクティブチャネル領域に含まれるならば、θ≠０゜の場合に比べて、“プライマリ”結晶粒界に対して垂直な“セカンダリ(Ｓｅｃｏｎｄａｒｙ)”結晶粒界がＴＦＴ特性におよぼす影響は減って、これによりＴＦＴ特性がさらに優秀なことを容易に判断できる。
【００４０】
図８Ａ及び８Ｂを参照すると、プライマリ結晶粒界の傾斜角度が０゜の場合、距離Ｄはアクティブチャネルの長さＬと同一になる。したがって、アクティブチャネル領域にプライマリ結晶粒界が含まれる確率は次のように求めることができる。
Ｐ＝(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓである。
Ｑ＝１−(Ｌ−(Ｎｍａｘ−１)×Ｇｓ)／Ｇｓ
＝(−Ｌ＋Ｎｍａｘ×Ｇｓ)／Ｇｓである。
【００４１】
図９Ａと図９Ｂでチャネル長さＬ＝９μｍであり、結晶粒大きさＧｓ＝２μｍ(ａ)とＧｓ＝４μｍ(ｂ)に対して図示した。結晶粒大きさが２μｍである場合(図９Ａ)アクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の最大数は５であり、したがって、与えられたアクティブチャネル次元(ｄｉｍｅｎｓｉｏｎ)及び結晶粒大きさと方向に対してアクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の数は５と４であり、これによる確率は各々０．５対０．５であって、このような場合、基板またはディスプレー上に製作されるＴＦＴの均一性は最も悪いことが容易に分かる。
【００４２】
同一なアクティブチャネル次元に対して結晶粒大きさを４μｍにしたとき(図９Ｂ)、アクティブチャネル領域内に含まれることができる“プライマリ”結晶粒界の数が２である確率は０．７５であって図９ＡよりＴＦＴ均一性が向上されることがわかる。
【００４３】
同一な結晶粒大きさ２μｍと４μｍに対してアクティブチャネル長さを１０μｍにすれば(図１０Ａ、図１０Ｂ)、結晶粒大きさ２μｍに対してアクティブチャネル領域内に含まれる“プライマリ”結晶粒界の数が５である確率が１であって、与えられたアクティブチャネル次元と結晶粒大きさに対して、駆動回路基板またはディスプレー上のすべてのＴＦＴが同一な数の“プライマリ”結晶粒界を含むようになり、少なくとも結晶粒大きさ、すなわち、結晶粒界によるＴＦＴ特性においては完全な均一性を得ることができることが分かる。反面、Ｌ＝１０μｍ、Ｇｓ＝４μｍである場合、確率は０．５であって、ＴＦＴ特性中均一性の面で最も悪い結果が招来されることが予想できる。
【００４４】
結晶粒大きさがアクティブチャネル長さより大きい場合にも前記確率Ｐを示す数式を適用して、“プライマリ”結晶粒界がアクティブチャネル領域内に含まれる確率が存在し、計算できるということが図１１Ａと図１１Ｂで示している。
【００４５】
図１１Ａと図１１Ｂからチャネル長さＬ＝４μｍに対して結晶粒大きさが８μｍである場合に比べて、１６μｍである場合ＴＦＴ特性中均一性が向上されうることが分かる。
【００４６】
上述したような例の通り、“プライマリ”結晶粒界が含まれる確率を計算することによって製作されるＴＦＴ基板の均一性を予測できて、これに基づきシリコン結晶化工程の工程パラメータを設定して最適の均一性を得るＴＦＴを得ることができる。
【００４７】
次の表１ないし４は、結晶粒大きさとアクティブチャネル次元による確率Ｐを示す。
【００４８】
【表１】
0004361722.tif 000002
【００４９】
【表２】
0004361722.tif 000003
【００５０】
【表３】
0004361722.tif 000004
前記表３で、傾斜角度は０゜である。アクティブチャネル長さに対する結晶粒界の最大数の比が結晶粒大きさになる場合には確率Ｐが1になることが分かる。
【００５１】
【表４】
0004361722.tif 000005
前記表４で、傾斜角度は０゜である。アクティブチャネル長さを結晶粒大きさで割った値が結晶粒界の最大数になる場合確率Ｐが１になることが分かる。
【発明の効果】
以上、説明したように、結晶粒の大きさ、結晶粒界の傾斜角度、及びアクティブチャネル領域の次元のようなパラメータを設定して特性均一性を有したＴＦＴを製造できる。
【図面の簡単な説明】
【図１】  従来技術によってアクティブチャネル領域に含まれるプライマリ結晶粒界の数が結晶粒大きさ、結晶粒界の傾斜角度、及びアクティブチャネル領域の次元によって変わることを示す図面である。
【図２Ａ】  従来技術によってプライマリ結晶粒界の数が相異なるＴＦＴを示す図面である。
【図２Ｂ】  従来技術によってプライマリ結晶粒界の数が相異なるＴＦＴを示す図面である。
【図３Ａ】  従来技術によってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴの概略的な図面である。
【図３Ｂ】  従来技術によってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴの概略的な図面である。
【図４Ａ】  他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図４Ｂ】  他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図４Ｃ】  他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な図面である。
【図５Ａ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｂ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図５Ｃ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直しない結晶粒界を有する多結晶シリコンを利用したＴＦＴを示す概略的な図面である。
【図６Ａ】  アクティブチャネル領域内にソース／ドレイン方向と垂直しない一般的な結晶粒界を有する多結晶シリコンを利用したＴＦＴの構造において、最大数または最大数−１個のプライマリ結晶粒界がアクティブチャネル領域内に含まれる確率を計算するための図面である。
【図６Ｂ】  アクティブチャネル領域内にソース／ドレイン方向と垂直しない一般的な結晶粒界を有する多結晶シリコンを利用したＴＦＴの構造において、最大数または最大数−１個のプライマリ結晶粒界がアクティブチャネル領域内に含まれる確率を計算するための図面である。
【図７Ａ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｂ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図７Ｃ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ａ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図８Ｂ】  ＴＦＴのアクティブチャネル領域内にソース／ドレイン方向と垂直な結晶粒界を有する多結晶シリコンを利用したＴＦＴ構造を示す概略的な図面である。
【図９Ａ】  本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図９Ｂ】  本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１０Ａ】  本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１０Ｂ】  本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１１Ａ】  本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１１Ｂ】  本発明によって計算された特定のパラメータ値によって確率を計算するための例を示す図面である。
【図１】
0004361722.tif 000006
【図２Ａ】
0004361722.tif 000007
【図２Ｂ】
0004361722.tif 000008
【図３Ａ】
0004361722.tif 000009
【図３Ｂ】
0004361722.tif 000010
【図４Ａ】
0004361722.tif 000011
【図４Ｂ】
0004361722.tif 000012
【図４Ｃ】
0004361722.tif 000013
【図５Ａ】
0004361722.tif 000014
【図５Ｂ】
0004361722.tif 000015
【図５Ｃ】
0004361722.tif 000016
【図６Ａ】
0004361722.tif 000017
【図６Ｂ】
0004361722.tif 000018
【図７Ａ】
0004361722.tif 000019
【図７Ｂ】
0004361722.tif 000020
【図７Ｃ】
0004361722.tif 000021
【図８Ａ】
0004361722.tif 000022
【図８Ｂ】
0004361722.tif 000023
【図９Ａ】
0004361722.tif 000024
【図９Ｂ】
0004361722.tif 000025
【図１０Ａ】
0004361722.tif 000026
【図１０Ｂ】
0004361722.tif 000027
【図１１Ａ】
0004361722.tif 000028
【図１１Ｂ】
0004361722.tif 000029