(57)【特許請求の範囲】
【請求項１】
アクティブ画素センサの読み出しチャネルであって、
受け取った光の強度に比例した振幅を持つ信号電圧になるよう出力を駆動するアクティブ画素であって、光を受け取っていない時には、基準電圧に該出力を駆動する、アクティブ画素と、
前記アクティブ画素の出力を受け取り、前記信号電圧をサンプリングして格納すると共に、前記基準電圧をサンプリングして格納する、サンプルアンドホールド回路であって、前記格納された信号電圧の出力と前記格納された基準電圧の出力とを等しくして、等化された出力電圧を提供する等化器回路を含む、サンプルアンドホールド回路と、
前記サンプリングして格納された信号電圧および前記サンプリングして格納された基準電圧の間の差から第１の差電圧を生成する緩衝増幅器であって、該緩衝増幅器の各入力で前記等化された出力電圧から第２の差電圧を生成する、緩衝増幅器と、
複数のバス相互接続線であって、前記緩衝増幅器のオフセットエラーを補正するために、第１のバス相互接続線が前記第１の差電圧を受け取り、かつ、第２のバス相互接続線が前記第２の差電圧を受け取るよう、前記緩衝増幅器の出力に選択的に接続される、複数のバス相互接続線と、
を備える、アクティブ画素センサの読み出しチャネル。
【請求項２】
前記緩衝増幅器は、
前記サンプリングされて格納された信号電圧および前記サンプリングされて格納された基準電圧を受け取り、該サンプリングされて格納された信号電圧および該サンプリングされて格納された基準電圧の間の差に比例した電位を持つ１つの出力電圧を生成する差動入力シングルエンド増幅段と、
前記１つの出力電圧を受け取り、該１つの出力電圧の電位に比例する振幅を持つ緩衝器電流を生成する緩衝段と、
前記緩衝器電流を受け取り、前記１つの出力電圧を生成すると共に、前記緩衝器電流の振幅より大きい振幅を持つよう予め調整された前記出力電流を生成する利得段と、
を備える、請求項１に記載のアクティブ画素センサの読み出しチャネル。
【請求項３】
前記緩衝段はソースホロワーを備える、
請求項２に記載のアクティブ画素センサの読み出しチャネル。
【請求項４】
前記利得段は利得段出力を有し、該利得段出力は、第１の制御信号が前記利得段出力と前記第１のバス相互接続線との接続を制御し、かつ、第２の制御信号が前記利得段出力と前記第２のバス相互接続線との接続を制御するよう、前記第１または第２のバス相互接続線に選択的に接続される、請求項２に記載のアクティブ画素センサの読み出しチャネル。
【請求項５】
前記サンプルアンドホールド回路は、
信号コンデンサと、
前記アクティブ画素の出力を前記信号コンデンサに接続して、該信号コンデンサが前記信号電圧を格納することができるようにした、信号電圧スイッチと、
基準コンデンサと、
前記アクティブ画素の出力を前記基準コンデンサに接続して、該基準コンデンサが前記基準電圧を格納することができるようにした、基準電圧スイッチと、
を有する、請求項１に記載のアクティブ画素センサ読み出しチャネル。
【請求項６】
前記等化器回路は、前記基準コンデンサにより格納される電圧に等しくなるよう、前記信号コンデンサにより格納される電圧を設定する手段を有する、請求項５に記載のアクティブ画素センサの読み出しチャネル。
【請求項７】
前記信号コンデンサおよび前記基準コンデンサを放電する手段をさらに備える、請求項５に記載のアクティブ画素センサの読み出しチャネル。
【請求項８】
前記緩衝増幅器は、１より大きい利得を持つ、請求項１に記載のアクティブ画素センサの読み出しチャネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般にアナログのアクティブ画素センサの読み出しチャネルに関し、より具体的には、電流モード利得補助のアクティブ画素センサのための差動入力シングルエンドのアナログ読み出しチャネルに関する。
【０００２】
【従来の技術】
電子カメラは、一般に光学画像を一組の電子信号に変換する。電子信号は、カメラで受け取られた光の色の強度を表すことができる。通常、電子カメラは、画像センサまたは光検出器の配列を備え、カメラで受け取られた光の強度を検出する。典型的に、画像センサは電子信号を生成し、この電子信号は、センサによって受け取られた光の強度に比例する振幅を持つ。電子信号は、画像処理ができるよう、調整およびサンプリングされることができる。
【０００３】
信号処理回路をもつ画像センサの集積化が、撮像システムの小形化および改良を可能にするので、より重要になってきている。アナログおよびデジタル信号処理回路と画像センサの集積化により、電子カメラ・システムは、低コストかつコンパクトであり、低電力であることが可能になる。
【０００４】
歴史的に、画像センサは、主として電荷結合素子（ＣＣＤ）である。ＣＣＤは比較的小さく、高いフィルファクター(fill factor)を提供することができる。しかし、ＣＣＤは、デジタルおよびアナログ回路と集積化するのが非常に難しい。さらに、ＣＣＤは、大量の電力を消費し、画像のスメアー(smear)という問題に苦しんでいる。
【０００５】
歴史的に、ＣＣＤは、ソリッドステート（solid-state；固体）可視光撮像デバイスの用途で典型的に使用される光電性の画素セルである。しかし、光電性の画素セル内に信号増幅回路を持つフォトゲートまたはフォトダイオードを備えるＣＭＯＳのアクティブ画素センサは、ＣＣＤに対するいくつかの利点を提供する。ＣＭＯＳのアクティブ画素センサ(active pixel sensor)は、より少ない電力を消費し、よりコストがかからないで製造することができ、より低い電源電圧を必要とし、大規模集積回路に集積するのがＣＣＤよりも簡単である。さらに、ＣＭＯＳのアクティブ画素センサを、低コストで大量の特定用途向けＩＣ（ＡＳＩＣ）プロセスで製造することができる。したがって、ＡＳＩＣ製造業者は、光電性の画素セルを開発することができる。ＣＭＯＳ技術が進むにつれ、ＡＳＩＣの製造業者は、さらに製造コストを低減させることができ、さらなる性能の利益を提供することができる。
【０００６】
図１は、従来技術の光電性の画素セル２および対応する読み出しチャネル４を示す。読み出しチャネル４は、光画像信号の出力ＶＳおよび基準出力ＶＲを含む。
【０００７】
画素セル２は、画素セル２によって受け取られる光の強度に比例した振幅を持つ出力信号を生成する。しかし、出力信号は、雑音の固定パターンをも含む。雑音の固定パターンは、画素セルによって受け取られる光の強度および出力信号の結果としての振幅の間の対応関係を減少させる。さらに、プロセス、温度およびバイアスの多様性のために、雑音の固定パターンは、異なる画素セル間で変化する。
【０００８】
画素セル２は、フォトダイオードＤ１、リセット・トランジスタＱ１および出力トランジスタＱ２、Ｑ３を備える。一般に、画素セル２の固定パターン雑音は、フォトダイオードＤ１の暗電流雑音および散弾雑音、リセット・トランジスタＱ１のリセットおよびクロック雑音、および出力トランジスタＱ２の利得の変動から成る。前に言及したように、プロセス、温度および画素セル間におけるバイアス状況の違いのため、雑音固定パターンは、異なる画素セル間で変化する。
【０００９】
光電性の画素セルの配列の光電性の画素セルのそれぞれにより蓄積される電荷をサンプリングすることにより、電子画像が取り込まれる。それぞれの光電性の画素セルによって蓄積された電荷の量は、光電性の画素セルの光電部分によって受け取られる光の強度に比例する。光電性の画素セルの固定雑音パターンは、光電性の画素セルによって伝導された電荷のサンプリングされた値、および光電性の画素セルにより受け取られた光の強度の間の相関関係を減少させる。
【００１０】
画素セル２が光に全くさらされない間に、画素セル２の応答をサンプリングすることによって、画素セル２の固定パターン雑音の基準応答を判断することができる。取り込まれた画像から基準応答を減算することにより、画素セル２の配列の固定パターン雑音のために取り込まれた電子画像におけるエラーを除去することができる。このプロセス（相関ダブル・サンプリング(correlated double sampling)と呼ばれる）は、従来技術の光電性の画素セル２および対応する読み出しチャネル４により、信号応答を生成する光画像信号出力ＶＳをサンプリングし、かつ、基準応答を生成する基準出力ＶＲをサンプリングすることで、達成される。したがって、画素セルの配列のそれぞれの画素セル２について、サンプリングされた電子画像内の固定パターン雑音の影響を除去するのに、２つのサンプルが必要とされる。大きい配列では、多数の電子サンプルが、画像を構成するのに必要とされる。
【００１１】
読み出しチャネル４は、信号増幅回路６および基準増幅回路８を備える。信号増幅回路６および基準増幅回路８は、オフセット・エラーを含む。オフセット・エラーは、画素セル２の応答およびサンプリングされた電子画像の間の対応関係を減少させる。信号増幅回路および基準増幅回路への入力を、あらかじめ決められた電位に駆動することによって、および信号出力ＶＳの電位およびサンプリングされたオフセット電圧を生成する基準出力ＶＲをサンプリングすることにより、オフセット・エラーを見積もることができる。信号応答および基準応答から、サンプリングされたオフセット電圧を減ずることによって、取り込まれた画像からオフセット・エラーを除去することができる。しかし、これは、電子応答を取り込むのに、画素の配列内のそれぞれの画素について４つのサンプルを必要とする。
【００１２】
画素セルの配列内のそれぞれの画素セル２は、光画像信号の出力ＶＳおよび基準出力ＶＲを持つ読み出しチャネル４を備える。多くの読み出しチャネルの信号出力ＶＳおよび基準出力ＶＲは、典型的に、「ビット線（bitline）」と呼ばれる導電線に接続される。一般に、多くの出力が１つのビット線に接続される。ビット線は、信号出力ＶＳおよび基準出力ＶＲにとって容量性の負荷になる。信号出力ＶＳおよび基準出力ＶＲが画素セル２の信号電圧または基準電圧を表す電位にビット線を駆動するのに必要なセトリング時間（セトリングタイム）が、容量性負荷によって増える。また、修正時間は、読み出しチャネルの電流駆動の能力に依存する。図１に示される読み出しチャネル４は、限られた電流駆動を提供する。したがって、ビット線に関連する容量が充電されるにつれ、従来技術の読み出しチャネル４の出力をサンプリングするのに、過大な修正時間を必要とすることがある。
【００１３】
図１で示される読み出しチャネル４は、画素セル２の出力信号および信号出力ＶＳの間に、約０．５から０．９の利得係数を提供する。したがって、画素セル２の出力信号は、読み出しチャネル４の出力でサンプリングされる前に、大いに減衰される。この減衰は、画素セル２の出力信号のＳＮ比を減少させる。
【００１４】
【発明が解決しようとする課題】
ＣＭＯＳの画素セルの配列の応答をサンプリングすることにより作られる電子的にサンプリングされた画像に関連する固定パターン雑音を除去するアクティブ画素センサを持つことが望ましい。理想的には、アクティブ画素センサの読み出しチャネルは、電子的にサンプリングされた画像を取り込むのに必要なサンプル数を最小にする。さらに、標準ＣＭＯＳプロセスを使用して製造された光画素セルの配列を用いて、アクティブ画素センサの読み出しチャネルを動作させることができる。現在の読み出しチャネルより大きい電流駆動を提供するアクティブ画素センサの読み出しチャネルを持ち、容量性ビット線に接続されるチャネル出力のセトリング時間を改善することが望ましい。さらに、１より大きいアクティブ画素センサの利得係数を持つことが望ましい。
【００１５】
【課題を解決するための手段】
本発明は、ＣＭＯＳの製造プロセスと互換性のあるアクティブ画素センサの読み出しチャネルを提供する。アクティブ画素センサは、単一差動出力、拡大されたダイナミックレンジ、改善された電流利得、改善された電流駆動およびアクティブ画素センサの読み出しチャネルに接続されたバス相互接続線の低減された容量性負荷を提供する。単一差動出力は、電子画像を構成するのに使用されるべきアクティブ画素センサの読み出しチャネルの配列に必要なサンプル数を減らす。改善された電流駆動は、アクティブ画素センサの読み出しチャネルの出力で生成される電位のセトリング時間を減らす。
【００１６】
本発明の第１の実施形態は、アクティブ画素センサの読み出しチャネルを備える。アクティブ画素センサの読み出しチャネルは、アクティブ画素を備える。アクティブ画素は、アクティブ画素により受け取られた光の強度に比例した振幅を持つ信号電圧に、アクティブ画素の出力を駆動する。アクティブ画素は、アクティブ画素が光を受け取っていない時には、アクティブ画素の出力を基準電圧に駆動する。さらに、アクティブ画素センサの読み出しチャネルは、サンプルアンドホールド(sample and hold)回路を備え、アクティブ画素の出力を受け取る。サンプルアンドホールド回路は、信号電圧をサンプリングして格納し、基準電圧をサンプリングして格納する。サンプルアンドホールド回路は、格納された信号電圧の出力と、格納された基準電圧の出力とを等しく（等化）して、等化された出力電圧を提供する等化器回路を含む。さらに、アクティブ画素センサの読み出しチャネルは、サンプリングされて格納された信号電圧およびサンプリングされて格納された基準電圧の間の差から第１の差電圧を生成し、また、等化された出力電圧から第２の差電圧を生成する緩衝増幅器を備える。さらに、複数のバス相互接続線も備えており、緩衝増幅器のオフセットエラーを補正するために、第１のバス相互接続線が第１の差電圧を受け取り、かつ、第２のバス相互接続線が第２の差電圧を受け取るよう、緩衝増幅器の出力に選択的に接続される。
【００１７】
本発明の第２の実施形態は、第１の実施形態に類似している。第２の実施形態の緩衝増幅器は、サンプリングして格納された信号電圧およびサンプリングして格納された基準電圧を受け取る差動入力シングルエンド増幅段を備える。差動入力シングルエンド増幅段は、サンプリングして格納された信号電圧およびサンプリングして格納された基準電圧の間の差に比例した電位を含む１つの出力電圧を生成する。さらに緩衝増幅器は、この１つの出力電圧を受け取り、１つの出力電圧の電位に比例した振幅を持つ緩衝器電流を生成する緩衝段を備える。さらに緩衝増幅器は利得段を備え、これは、緩衝器電流を受け取り、差電圧を生成し、および緩衝器電流の振幅より大きい振幅を持つよう予め調整された出力電流を生成する。
【００１８】
本発明の第３の実施形態は、第１の実施形態に類似する。第３の実施形態のサンプルアンドホールド回路は、信号コンデンサおよび信号電圧スイッチを備え、アクティブ画素の出力を信号コンデンサに接続し、信号コンデンサが信号電圧を格納できるようにする。サンプルアンドホールド回路はさらに、基準コンデンサおよび基準電圧スイッチを備え、アクティブ画素の出力を基準コンデンサに接続し、基準コンデンサが基準電圧を格納できるようにする。
【００１９】
本発明の第４の実施形態は、第３の実施形態に類似する。第４の実施形態は、信号コンデンサおよび基準コンデンサを放電する回路を備える。
【００２０】
本発明の他の側面および利点は、本発明の原理の例として示し、図と共に得られる以下の詳細な記述により明らかになるであろう。
【００２１】
【発明の実施の形態】
明瞭にするため図に示されるように、本発明は、アクティブ画素センサの読み出しチャネルに具体化される。アクティブ画素センサの読み出しチャネルは、単一差動出力、拡大されたダイナミックレンジ、改善された電流利得、改善された電流駆動およびアクティブ画素センサの読み出しチャネルに接続されるバス相互接続線の低減された容量性負荷を備える。単一差動出力は、電子画像を構成するのに使用されるべきアクティブ画素センサの読み出しチャネルの配列に必要なサンプル数を減らす。改善された電流駆動は、アクティブ画素センサの読み出しチャネルの出力で生成される電位のセトリング時間を減らす。
【００２２】
図２は、本発明の第１の実施形態を示し、この実施形態は、アクティブ画素センサの読み出しチャネルを備える。アクティブ画素センサの読み出しチャネルは、アクティブ画素２、サンプルアンドホールド回路１０および緩衝増幅器２０を備える。アクティブ画素２は、アクティブ画素出力において電圧（ＶＡＰ）を生成し、これは、アクティブ画素２により受け取られる光の強度に比例した振幅を持つ。サンプルアンドホールド回路１０は、アクティブ画素２の出力に接続される。サンプルアンドホールド回路１０は、アクティブ画素２により受け取られた光の強度に比例した振幅を持つ信号電圧をサンプリングして格納する。さらに、サンプルアンドホールド回路１０は、アクティブ画素２により生成された固定雑音パターンに比例した振幅を持つ基準電圧をサンプリングして格納する。緩衝増幅器２０は、サンプリングして格納された信号電圧およびサンプリングして格納された基準電圧の間の差電圧を生成する。緩衝増幅器のこの差電圧は、アクティブ画素２の固定雑音パターンが、アクティブ画素２の信号電圧から内部的に減算された１つの出力電圧である。従来技術と異なり、固定雑音パターンは、アクティブ画素の出力電圧がサンプリングされる前に、信号電圧から減算される。したがって、本発明は、従来技術に比べ、電子画像を生成するのに半分の数のサンプル数を必要とする。
【００２３】
図２は、１つのアクティブ画素２を示す。しかし、典型的には、光画像を電子的にサンプリングする目的で、多くのアクティブ画素２が配列に組み合わされ、その配列により光画像が検出される。
【００２４】
図３は、本発明の他の実施形態を示す。この実施形態は、より詳細なサンプルアンドホールド回路１０を備える。サンプルアンドホールド回路１０は、信号コンデンサＣＳ、基準コンデンサＣＲ、信号スイッチトランジスタＱ２、基準スイッチトランジスタＱ３および対の等化器トランジスタＱ４、Ｑ５を備える。
【００２５】
信号スイッチトランジスタＱ２は、アクティブ画素２が光にさらされている時に「オン」にされる。アクティブ画素が光にさらされている時のアクティブ画素２により生成される信号電圧は、信号コンデンサＣＳに格納される。基準スイッチトランジスタＱ３は、アクティブ画素２が光にさらされていない時に「オン」にされる。アクティブ画素２が光にさらされていない時のアクティブ画素２により生成される基準電圧は、基準コンデンサＣＲに格納される。信号コンデンサＣＳに格納される信号電圧ＶＳは、緩衝増幅器２０への第１の入力である。基準コンデンサＣＲに格納される基準電圧ＶＲは、緩衝増幅器２０への第２の入力である。
【００２６】
緩衝増幅器２０は、信号電圧ＶＳの電位および基準電圧ＶＲの電位の間の差に比例した差電圧を生成する。しかし、緩衝増幅器２０は、合計して緩衝増幅器２０の出力になる内部のオフセット電圧に悩まされる。緩衝増幅器の第１の入力および第２の入力を予め決められた電圧に駆動し、対応する緩衝器（バッファ）のオフセット電圧をサンプリングすることにより、オフセット電圧を判断することができる。第１および第２の入力は、信号コンデンサＣＳおよび基準コンデンサＣＲを共通の電圧に充電することにより、予め決められた電圧に駆動される。ＥＱ制御線は、等化器（イコライザ）トランジスタＱ４、Ｑ５を「オン」にし、これらのトランジスタは、信号コンデンサＣＳおよび基準コンデンサＣＲを、電位ＶＢＡＳＥにまで充電する。信号コンデンサＣＳおよび基準コンデンサＣＲが共通の電位ＶＢＡＳＥにまで充電される時に、緩衝器のオフセット電圧がサンプリングされる。緩衝器のオフセット電圧のサンプルは、次の信号サンプルから減算され、緩衝増幅器２０に関連するオフセット電圧エラーを除去する。
【００２７】
出力トランジスタＱ１１、Ｑ１３は、アクティブ画素センサの読み出しチャネルの２つの別々の出力ＯＵＴ１、ＯＵＴ２を提供する。第１の制御線ＳＨＤ１の電位が正にパルスされて、第１の出力トランジスタＱ１１をオンにし、このトランジスタは、緩衝増幅器２０の差電圧を、第１の出力ＯＵＴ１につなげる。第１の制御線は、緩衝増幅器２０の差電圧がサンプリングされるべき時に、正にパルスされる。第２の制御線ＳＨＤ２の電位が正にパルスされて、第２の出力トランジスタＱ１３をオンにし、このトランジスタは、緩衝増幅器２０の緩衝器オフセット電圧を、第２の出力ＯＵＴ２につなげる。第２の制御線は、緩衝増幅器２０の緩衝器オフセット電圧がサンプリングされるべき時に、正にパルスされる。
【００２８】
図３は、放電トランジスタＱ１を示す。放電トランジスタＱ１は、信号スイッチトランジスタＱ２または基準スイッチトランジスタＱ３が導通している間の、PRE_DSCH制御線が高電位にパルスする時に、信号コンデンサＣＳまたは基準コンデンサＣＲのどちらかについて放電の経路を与える。一般に、信号コンデンサＣＳおよび基準コンデンサＣＲは、信号電圧または基準電圧がサンプリングされて格納される前に、放電される。信号コンデンサＣＳおよび基準コンデンサＣＲを放電することにより、信号コンデンサＣＳおよび基準コンデンサＣＲに格納された電位をリセットする。これは、信号電圧および基準電圧が、より正確に格納されることを可能にする。さらに、信号コンデンサＣＳおよび基準コンデンサＣＲを放電することは、信号電圧および基準電圧のセトリング時間を減らす。
【００２９】
バイアストランジスタＱ１０は、アクティブ画素２の出力についてバイアス電圧を与える。典型的に、アクティブ画素２は、アクティブ画素２の出力が固定電圧にバイアスされる時に、より良く機能するソースホロワー回路を備える。
【００３０】
緩衝増幅器２０は、差電圧および出力電流を生成し、ここで差電圧の振幅および出力電流の振幅は、信号電圧ＶＳおよび基準電圧ＶＲの間の電位差に比例する。従来技術の緩衝器は、１より小さい利得（典型的には０．９）を含む。本発明の緩衝増幅器２０の利得は、１より大きい利得（典型的には約１．５）を含む。１より大きい、アクティブ画素センサの緩衝増幅器２０の利得の増加は、１より小さい利得を含む従来技術の緩衝増幅器に比べ、より良い信号の保全性を提供する。アクティブ画素センサの緩衝増幅器２０の利得は、差動入力電圧の信号および雑音のレベルを増加させる。アクティブ画素センサの緩衝増幅器２０の出力に結びつく雑音源の影響は、それほど大きくない。したがって、出力信号の全体のＳＮ比が改善される。
【００３１】
緩衝増幅器２０は、３段備える。差動入力シングルエンド（ＤＴＳ）変換段２２、緩衝またはソースホロワー段２４および電流モード利得段２６である。
【００３２】
図４は、本発明の他の実施形態を示す。この実施形態は、より詳細な緩衝増幅器２０内の回路を備える。
【００３３】
ＤＴＳ変換段２２は、信号電圧ＶＳおよび基準電圧ＶＲを受け取り、単一のＤＴＳ差動電圧ＶＤＴＳを生成する。この単一のＤＴＳ差動電圧ＶＤＴＳは、信号電圧ＶＳの電位および基準電圧ＶＲの電位の間の差に比例した振幅を持つ。ＤＴＳ変換段２２は、入力トランジスタＭＰ１、ＭＰ２および出力トランジスタＭＰ３、ＭＰ４を備える。
【００３４】
緩衝またはソースホロワー段２４は、単一のＤＴＳ差動電圧ＶＤＴＳの電圧振幅に比例した出力電流を生成する。ソースホロワー段２４は、緩衝(buffering)および電圧から電流への変換を提供する。ソースホロワー段２４は、入力トランジスタＭＮ１およびソースホロワー・トランジスタＭＮ２を備える。ソースホロワー・トランジスタＭＮ２は、ダイオード接続される。すなわち、ソースホロワー・トランジスタＭＮ２のソースは、ソースホロワー・トランジスタＭＮ２のベースに電気的に接続される。ソースホロワー・トランジスタＭＮ２がダイオード接続されるので、電圧から電流への変換が生じる。
【００３５】
電流モード利得段２６は、さらなる電流利得を提供する。利得段２６の機能を駆動させる付加電流は、アクティブ画素センサの読み出しチャネルのセトリング時間を減らす。電流モード利得段２６は、入力トランジスタＭＮ３および出力トランジスタＭＮ５を備える。ソースホロワー段２４のソースホロワートランジスタＭＮ２に類似して、電流モード利得段２６の出力トランジスタＭＮ５は、ダイオード接続される。入力トランジスタＭＮ３は、ＮＭＯＳトランジスタである。ＮＭＯＳトランジスタの相互コンダクタンスは、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタが、同様のプロセスで形成される時、ＰＭＯＳトランジスタの相互コンダクタンスより通常大きい。入力トランジスタＭＮ３の相互コンダクタンスの増加が、電流モード利得段２６の電流駆動能力を増加させ、これが、差電圧および緩衝器オフセット電圧のセトリング時間を減らす。さらに、利得段２６の構造は、利得段の出力が、ゲート制御されるＮＭＯＳトランジスタを介して、バス相互接続線に接続されることを可能にする。ゲート制御されるＮＭＯＳトランジスタは、非常に小さくできる。したがって、バス相互接続線の容量性負荷を最小にすることができ、これにより、差電圧および緩衝器オフセット電圧のセトリング時間を減らす。
【００３６】
ソースホロワー段２４のソースホロワートランジスタＭＮ２のサイズおよび電流モード利得段２６の出力トランジスタＭＰ５のサイズを、緩衝増幅器２０の電流駆動能力に適合するよう操作することができる。したがって、ソースホロワー段２４のソースホロワー・トランジスタＭＮ２のサイズおよび電流モード利得段２６の出力トランジスタＭＰ５のサイズを調整することにより、緩衝増幅器２０の出力の電位のセトリング時間を調整することができる。
【００３７】
典型的に、アクティブ画素センサの読み出しチャネルの配列内で、多くのセンサ読み出しチャネルの出力が、１つのビット線に接続される。１つのビット線に接続されるセンサの読み出しチャネルの数が大きければ大きいほど、多くの容量性負荷がビット線に接続される。前に述べたように、読み出しチャネルの出力に接続される容量は、読み出しチャネルの出力における信号電圧のセトリング時間を遅くさせる。したがって、読み出しチャネルの配列内におけるそれぞれの読み出しチャネルのセトリング時間は、読み出しチャネルの配列内のそれぞれのビット線に接続される読み出しチャネルの数を最小にすることにより、最適化されることができる。
【００３８】
図５は、画像をサンプリングするときの、本発明の実施形態の制御信号を示すタイミングを示す図である。第１の事象５１は、信号スイッチトランジスタＱ２をパルスするＳＨＳ制御線を含む。PRE_DSCH制御線は、放電トランジスタＱ１をパルスし、このトランジスタは、信号コンデンサＣＳを放電させる。信号コンデンサＣＳが画素セル２の信号電圧ＶＳの電位に充電するとき、信号スイッチトランジスタＱ２は、オンのままである。
【００３９】
第２の事象５３は、基準スイッチトランジスタＱ３をパルスするＳＨＲ制御線を含む。PRE_DSCH制御線は、放電トランジスタＱ１をパルスし、このトランジスタは、基準コンデンサＣＲを放電させる。基準コンデンサＣＲが、画素セル２の基準電圧ＶＲの電位に充電されるとき、基準スイッチトランジスタＱ３は、オンのままである。
【００４０】
第３の事象５５は、第１の出力トランジスタＱ１１をオンにするＳＨＤ１制御線を含み、このトランジスタは、緩衝増幅器２０の差電圧が、サンプリングされて格納されることを可能にさせる。差電圧は、画素セル２で受け取られている光の強度を表す。緩衝増幅器２０は、内部的に固定パターン雑音を減算する。
【００４１】
第４の事象５７は、等化器トランジスタＱ４、Ｑ５をオンにするＥＱ制御線を含み、これらのトランジスタは、信号コンデンサおよび基準コンデンサを電位ＶＢＡＳＥにまで充電することにより、緩衝増幅器２０の第１の入力および第２の入力をＶＢＡＳＥに駆動する。緩衝増幅器２０の出力は、緩衝器のオフセット電圧に駆動される。
【００４２】
第５の事象５９は、第２のトランジスタＱ１３をオンにするＳＨＤ２制御線を含み、このトランジスタは、緩衝増幅器２０の緩衝器オフセット電圧が、サンプリングされて格納されることを可能にする。
【００４３】
図５のＤＴＳ線は、前に記述した事象が起こるときの緩衝増幅器２０の出力における電位を示す。
【００４４】
本発明の具体的な実施形態を記述し、示してきたけれども、本発明は、このように記述し示された部分の固有の形に限られるものではない。本発明は、特許請求の範囲によってのみ、範囲を規定される。
【００４５】
本発明は例として次の実施態様を含む。
（１）受け取った光の強度に比例した振幅を持つ信号電圧に出力を駆動するアクティブ画素であって、該アクティブ画素が光を受け取っていない時には、基準電圧に該出力を駆動するアクティブ画素(2)と、
前記アクティブ画素の出力を受け取り、前記信号電圧をサンプリングして格納し、前記基準電圧をサンプリングして格納するサンプルアンドホールド回路(10)と、
前記サンプリングして格納された信号電圧および前記サンプリングして格納された基準電圧の間の差電圧を生成する緩衝増幅器(20)とを備えるアクティブ画素センサの読み出しチャネル。
【００４６】
（２）前記緩衝増幅器(20)が、
前記サンプリングされて格納された信号電圧および前記サンプリングされて格納された基準電圧を受け取り、前記サンプリングされて格納された信号電圧および前記サンプリングされて格納された基準電圧の間の差に比例した電位を持つ１つの出力電圧を生成する差動入力シングルエンド増幅段(22)と、
前記１つの出力電圧を受け取り、前記１つの出力電圧の電位に比例する振幅を持つ緩衝器電流を生成する緩衝段(24)と、
前記緩衝器電流を受け取り、前記電圧を生成し、および前記緩衝器電流の振幅より大きい振幅を持つよう予め調整された出力電流を生成する利得段(26)とを備える上記（１）に記載のアクティブ画素センサ読み出しチャネル。
【００４７】
（３）前記サンプルアンドホールド回路が、
信号格納要素と、
前記アクティブ画素の出力を前記信号格納要素に接続し、前記信号格納要素が前記信号電圧を格納できるようにした信号電圧スイッチと、
基準格納要素と、
前記アクティブ画素の出力を前記基準格納要素に接続し、前記基準格納要素が前記基準電圧を格納できるようにした基準電圧スイッチとを備える上記（１）に記載のアクティブ画素センサ読み出しチャネル。
【００４８】
（４）前記アクティブ画素センサ読み出しチャネルが、前記緩衝増幅器への入力を等化（イコライズ）して、前記緩衝増幅器内のオフセットエラーを判断することができるようにした手段を備える上記（１）に記載のアクティブ画素センサの読み出しチャネル。
（５）前記サンプルアンドホールド回路が、前記基準格納要素により格納された電圧に等しくなるよう、前記信号格納要素により格納された電圧を設定する手段を備える上記（３）に記載のアクティブ画素センサの読み出しチャネル。
【００４９】
（６）前記信号格納要素および前記基準格納要素を放電する手段を備える上記（３）に記載のアクティブ画素センサの読み出しチャネル。
（７）前記緩衝段(24)が、ソースホロワーを備える上記（２）に記載のアクティブ画素センサの読み出しチャネル。
（８）前記緩衝増幅器が、１より大きい利得を持つ上記（１）に記載のアクティブ画素センサの読み出しチャネル。
（９）前記信号格納要素が信号コンデンサ(CS)であり、前記基準格納要素が基準コンデンサ(CR)である上記（３）に記載のアクティブ画素センサの読み出しチャネル。
【００５０】
（１０）前記利得段(26)が、ビット線の配列内の多重ビット線に接続される利得段出力を備える上記（２）に記載のアクティブ画素センサの読み出しチャネル。
【００５１】
【発明の効果】
この発明によると、電子的にサンプリングされた画像に関連する固定パターン雑音を除去するアクティブ画素センサを実現することができる。このアクティブ画素センサはの読み出しチャネルは、電子的にサンプリングされた画像を取り込むのにサンプル数を最小にすることができ、チャネル出力の修正時間を改善することができる。
【図面の簡単な説明】
【図１】従来技術のアクティブ画素センサの緩衝増幅器を示す図。
【図２】本発明の実施形態を示す図。
【図３】本発明の実施形態によるサンプルアンドホールド回路の詳細を示す図。
【図４】本発明の実施形態による緩衝増幅器の詳細を示す図。
【図５】本発明の実施形態による制御信号を示すタイミング図。
【符号の説明】
２    アクティブ画素
１０  サンプルアンドホールド回路
２０  緩衝増幅器
２２  差動入力シングルエンド段
２４  ソースホロワー段
２６  利得段
【図１】
0004277339.tif 000002
【図２】
0004277339.tif 000003
【図３】
0004277339.tif 000004
【図４】
0004277339.tif 000005
【図５】
0004277339.tif 000006