(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１下部配線と、
前記第１下部配線を有する半導体基板上に形成された金属間絶縁膜と、
前記金属間絶縁膜を貫通して前記第１下部配線を露出させる複数の開口部と、
前記開口部の内側壁、露出された前記第１下部配線の表面及び前記開口部の間の前記金属間絶縁膜上にコンフォマルに形成された下部電極と、
前記下部電極上に順次に積層された誘電体膜及び上部電極と、
前記上部電極上に配置された第１上部配線と、を含み、前記第１上部配線は前記上部電極と電気的に接続されることを特徴とする半導体装置。
【請求項２】
前記開口部は平面的にはホール型を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記開口部は平面的にはストライプ型を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記開口部は平面的にはメッシュ型を有することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１下部配線と隣接した前記半導体基板上に形成された第２下部配線と、前記第１上部配線と隣接した前記金属間絶縁膜上に形成された第２上部配線とをさらに含み、前記第２上部配線は前記金属間絶縁膜を貫通するビアホールを通じて前記第２下部配線と電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ビアホール内に形成されたビアコンタクトプラグをさらに含み、前記第２上部配線は前記ビアコンタクトプラグを通じて前記第２下部配線と電気的に接続されることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１下部配線及び前記第１上部配線はアルミニウムＡｌ、アルミニウム合金Ａｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群から選択された少なくともいずれか一つであることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記金属間絶縁膜はＳｉＯ２、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨ及び誘電率ｋ３．０以下の低誘電率絶縁膜の一群から選択された少なくとも一つであることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記下部電極及び上部電極はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つであることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記誘電体膜はシリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つであることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記金属間絶縁膜は順次に積層された複数の金属間絶縁膜で構成されることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記第１下部配線と隣接した前記半導体基板上に形成された第２下部配線と、前記第２下部配線と隣接した前記複数の金属間絶縁膜上に形成された第２上部配線とをさらに含み、前記第２上部配線は前記第２下部配線と電気的に接続されることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記複数の金属間絶縁膜の間に介在された少なくとも一つの中間配線をさらに含み、前記第２上部配線は前記中間配線を通じて前記第２下部配線と電気的に接続されることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第１下部配線及び前記半導体基板の間に介在された層間絶縁膜と、前記金属間絶縁膜上に形成された上部絶縁膜とをさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項１５】
前記第１下部配線は前記層間絶縁膜内に位置し、前記第１下部配線の上部面は前記層間絶縁膜の上部面と同一の高さを有することを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記第１上部配線は前記上部絶縁膜内に位置し、前記第１上部配線の上部面は前記上部絶縁膜の上部面と同一の高さを有することを特徴とする請求項１４に記載の半導体装置。
【請求項１７】
半導体基板上に第１下部配線を形成する段階と、
前記第１下部配線上に金属間絶縁膜を形成する段階と、
前記金属間絶縁膜を貫通して前記第１下部配線を露出させる複数の開口部を形成する段階と、
前記開口部の内側壁、露出された前記第１下部配線の表面及び前記開口部の間の前記金属間絶縁膜上にコンフォマルに下部電極導電膜、誘電体膜及び上部電極導電膜を順次に積層する段階と、
前記下部電極導電膜、誘電体膜及び上部電極導電膜をパターニングしてキャパシタパターンを形成する段階と、
前記キャパシタパターン上に第１上部配線を形成する段階と、を含むことを特徴とする半導体装置の製造方法。
【請求項１８】
前記第１下部配線と隣接した前記半導体基板上に第２下部配線を形成する段階と、
前記金属間絶縁膜を貫通して前記第１下部配線を露出させるビアホールを形成する段階と、
前記第１上部配線と隣接した前記金属間絶縁膜上に前記ビアホールを通じて前記第２下部配線と電気的に接続される第２上部配線を形成する段階とを含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記ビアホール内に前記第２下部配線と第２上部配線を電気的に接続するビアコンタクトプラグを形成する段階をさらに含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記キャパシタパターンを形成した後に、前記ビアホールを形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２１】
前記ビアホールを形成した後に、前記キャパシタパターンを形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２２】
前記ビアコンタクトプラグはタングステンＷで形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２３】
前記金属間絶縁膜は複数の金属間絶縁膜で形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２４】
前記第１下部配線と隣接した前記半導体基板上に第２下部配線を形成する段階と、
前記複数の金属間絶縁膜を貫通して前記第２下部配線の表面を露出させるビアホールを形成する段階と、
前記第１上部配線と隣接した前記複数の金属間絶縁膜上に前記ビアホールを通じて前記第２下部配線と連結される第２上部配線を形成する段階とをさらに含むことを特徴とする請求項２３に記載の半導体装置の製造方法。
【請求項２５】
前記複数の金属間絶縁膜の間に前記第２下部配線と前記第２上部配線を電気的に接続する中間配線を形成する段階をさらに含むことを特徴とする請求項２４に記載の半導体装置の製造方法。
【請求項２６】
前記複数の開口部は平面的にはホール型で形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２７】
前記複数の開口部は平面的にはストライプ型で形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２８】
前記開口部は平面的にはメッシュ型で形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２９】
前記キャパシタパターンを形成する段階は、前記上部電極導電膜をパターニングする段階と、前記誘電膜及び下部電極導電膜をパターニングする段階とを含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項３０】
前記第１上部配線及び前記第１下部配線は、アルミニウムＡｌ、アルミニウム合金Ａｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群から選択された少なくともいずれか一つで形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項３１】
前記金属間絶縁膜はＳｉＯ２、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨ及び誘電率ｋ３．０以下の低誘電率絶縁膜の中から選択された少なくとも一つで形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項３２】
前記下部電極及び上部電極はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つで形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項３３】
前記誘電体膜はシリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つで形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項３４】
前記第１下部配線上にエッチング阻止膜を形成する段階をさらに含み、前記第１下部電極を露出させる開口部を形成する時に、前記エッチング阻止膜を除去することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項３５】
半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜内に前記層間絶縁膜の上部面と同一の高さを有する第１下部配線を形成する段階と、
前記第１下部配線上に金属間絶縁膜を形成する段階と、
前記金属間絶縁膜を貫通して前記第１下部配線を露出させる複数の開口部を形成する段階と、
前記開口部の内側壁、露出された前記第１下部配線の表面及び前記開口部の間の前記金属間絶縁膜上にコンフォマルに下部電極導電膜、誘電体膜及び上部電極導電膜を順次に積層する段階と、
前記下部電極導電膜、誘電体膜及び上部電極導電膜をパターニングしてキャパシタパターンを形成する段階と、
前記キャパシタパターンを含む基板の全面に上部絶縁膜を形成する段階と、前記上部絶縁膜内に前記キャパシタパターンの表面を露出させる開口部を形成する段階と、
前記キャパシタパターンの表面を露出させる開口部を導電物質で充填して第１上部配線を形成する段階と、を含むことを特徴とする半導体装置の製造方法。
【請求項３６】
前記第１下部配線と隣接した前記層間絶縁膜内に第２下部配線を形成する段階と、
前記金属間絶縁膜を貫通して前記第２下部配線を露出させるビアホールを形成する段階と、前記上部絶縁膜内に配線溝を形成する段階と、
前記ビアホール及び配線溝を導電物質で充填してビアコンタクトプラグ及び第２上部配線を形成する段階と、をさらに含むことを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項３７】
前記ビアホールを形成した後に、前記配線溝を形成することを特徴とする請求項３６に記載の半導体装置の製造方法。
【請求項３８】
前記配線溝を形成した後に、前記ビアホールを形成することを特徴とする請求項３６に記載の半導体装置の製造方法。
【請求項３９】
前記ビアホールと前記キャパシタパターンの表面を露出させる開口部を同時に形成することを特徴とする請求項３６に記載の半導体装置の製造方法。
【請求項４０】
前記配線溝とキャパシタパターンの表面を露出させる開口部を同時に形成することを特徴とする請求項３６に記載の半導体装置の製造方法。
【請求項４１】
前記金属間絶縁膜は順次に積層された複数の金属間絶縁膜で形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項４２】
前記第１下部配線と隣接した前記層間絶縁膜内に第２下部配線を形成する段階と、
前記複数の金属間絶縁膜を貫通して前記第１下部配線の表面を露出させるビアホールを形成する段階と、
前記上部絶縁膜の内に配線溝を形成する段階と、
前記ビアホール及び配線溝を導電物質で充填してビアコンタクトプラグ及び第２上部配線を形成する段階と、をさらに含むことを特徴とする請求項４１に記載の半導体装置の製造方法。
【請求項４３】
前記複数の金属間絶縁膜の間に少なくとも一つの中間配線及びビアコンタクトプラグを形成する段階をさらに含み、前記第２下部配線と前記第２上部配線と電気的に接続されることを特徴とする請求項４２に記載の半導体装置の製造方法。
【請求項４４】
前記複数の開口部は平面的にはホール型で形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項４５】
前記複数の開口部は平面的にはストライプ型で形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項４６】
前記複数の開口部は平面的にはメッシュ型で形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項４７】
前記キャパシタパターンを形成する段階は、前記上部電極導電膜、誘電体膜、及び下部電極導電膜を同時にパターニングすることを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項４８】
前記第１上部配線及び第１下部配線はアルミニウムＡｌ、アルミニウム合金Ａｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群から選択された少なくともいずれか一つで形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項４９】
前記第１上部配線及び第１下部配線の形成方法は、スパッタリング法により膜を形成し、リフローする方法、化学気相蒸着法を利用する方法、電気鍍金法を利用する方法の中から選択されたいずれか一つを使用することを特徴とする請求項４８に記載の半導体装置の製造方法。
【請求項５０】
前記金属間絶縁膜はＳｉＯ２、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨ及び誘電率ｋ３．０以下の低誘電率絶縁膜の中から選択された少なくとも一つで形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項５１】
前記下部電極及び上部電極はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つで形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項５２】
前記誘電体膜はシリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つで形成することを特徴とする請求項３５に記載の半導体装置の製造方法。
【請求項５３】
前記第１下部配線上にエッチング阻止膜を形成する段階をさらに含み、前記第１下部配線を露出させる開口部を形成する時に、前記エッチング阻止膜が除去されることを特徴とする請求項３５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関するものであり、特に、金属−絶縁体−金属（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ、以下ＭＩＭという）構造のキャパシタを含む半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ロジック素子の構成のために、受動素子であるキャパシタが多様な用途として使用されている。例えば、ＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）素子では、ディカップリングキャパシタとして、ＡＤ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）コンバーターまたはＤＡ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）コンバーターでは、キャパシタアレイなどとして使用されている。ところで、現在では、動作周波数の増加及びコンバーターのビットの増加に応じて徐々に大容量のキャパシタが必要になってきている。
【０００３】
制限された単位面積内でキャパシタの容量Ｃを適正値以上に維持させるための方法は、容量ＣがＣ＝εＡｓ／ｄ（ε＝誘電率、Ａｓ：電極の表面積、ｄ：誘電体の厚さ）で表されるため、第１は、誘電体の厚さｄを減少させる方法、第２は、キャパシタ電極の表面積Ａｓを増加させる方法、第３は、誘電率εが高い材料を使用する方法がある。
【０００４】
この中で、電極の表面積を増加させる方法において、従来のアナログキャパシタは相互連結配線である金属配線を各々上部電極と下部電極で使用するので、キャパシタの有効表面積が平面的である。
【０００５】
図１乃至図５は従来の技術によるＭＩＭ型キャパシタ及び層間配線間のコンタクトプラグを有する半導体装置の製造方法を示す断面図である。
【０００６】
図１を参照すると、層間絶縁膜２を形成し、前記層間絶縁膜２の上部に金属導電膜を形成し、パターニングしてキャパシタの下部電極４ａ及び下部配線４ｂを形成する。図示しないが、前記層間絶縁膜２の下部には半導体素子が形成された半導体基板が存在する。前記キャパシタの下部電極４ａ及び下部配線４ｂ上に金属間絶縁膜６を形成し、平坦化工程を進行する。
【０００７】
図２を参照すると、通常のフォトリソグラフィエッチング工程を使用して前記キャパシタの下部電極４ａを露出させるコンタクトホール８を形成する。前記下部電極が露出されるコンタクトホール８はキャパシタの有効表面積になるので、広い面積を有する。
【０００８】
図３を参照すると、前記コンタクトホール８を含む基板の全面に誘電体膜１０を形成する。
【０００９】
図４を参照すると、通常のフォトリソグラフィエッチング工程を使用して前記下部配線４ｂを露出させるビアホール１２を形成する。前記ビアホール１２は下部配線及び上部配線を電気的に連結する役割を果たし、前記コンタクトホール８よりは狭く形成される。
【００１０】
図５を参照すると、基板の全面に上部配線導電膜を形成し、パターニングして、キャパシタの上部電極１４ａ及び上部配線１４ｂを形成する。
【００１１】
上述の従来のＭＩＭキャパシタにあってはキャパシタの有効表面積が平面的であるので、キャパシタの容量確保において、制限があるという問題点がある。
【００１２】
【発明が解決しようとする課題】
本発明は、上述のような問題点を解決するために、層間配線の間に形成されるキャパシタの有効表面積を増加させた三次元ＭＩＭキャパシタを有する半導体装置及びその製造方法を提供することに目的がある。
【００１３】
【課題を解決するための手段】
上述の目的を達成するために、本発明の半導体装置は、半導体基板上に下部配線が形成されており、前記下部配線を有する半導体基板上に金属間絶縁膜が形成されている。前記金属間絶縁膜を貫通して前記下部配線を露出させる複数の開口部が形成されており、前記開口部は、平面的にはホール型、ストライプ型、メッシュ型の形状を有している。前記開口部の内側壁、露出された前記第１下部配線の表面及び前記開口部の間の前記金属間絶縁膜上にコンフォマルに下部電極、誘電体膜及び上部電極が積層されており、従来の技術と対比して、前記開口部の側面をキャパシタの有効表面積として利用するので、相当のキャパシタの容量増加をもたらすことができる。前記上部電極上には上部配線が形成されており、前記上部配線は前記上部電極と電気的に接続されている。
【００１４】
また、上述の目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上に下部配線を形成し、前記下部配線上に金属間絶縁膜を形成する。前記金属間絶縁膜を貫通して前記下部配線を露出させる複数の開口部を形成し、前記開口部は、平面的にホール型、ストライプ型及びメッシュ型の形状を有していることが望ましい。前記開口部の内側壁、前記露出された下部配線の表面及び前記開口部の間の前記金属間絶縁膜上にコンフォマルに下部電極導電膜、誘電体膜及び上部電極導電膜を順次に積層し、パターニングしてキャパシタパターンを形成する。次に、前記キャパシタパターン上に上部配線を形成する。
【００１５】
【発明の実施の形態】
上述の目的、特徴及び長所は添付した図面と関連した次の詳細な説明を通じてより明らかになる。以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００１６】
チップサイズの減少により制限された平面積内で、キャパシタの有効表面積を増大させて、ＭＩＭキャパシタの容量を増加させる。すなわち、キャパシタは断面には屈曲がある三次元構造を有し、平面にはホール型、ストライプ型、メッシュ型でキャパシタを形成してキャパシタの容量を極大化する。
【００１７】
図６乃至図８は本発明の実施形態によるキャパシタの平面図である。
【００１８】
図６はホール型として、全体キャパシタ形成領域１５内に９個の三次元ホール型キャパシタ形成領域１６がある。
【００１９】
図７はストライプ型として、全体キャパシタ形成開口部１５内に三つのストライプ型キャパシタ形成領域１７がある。
【００２０】
図８はメッシュ型として、全体キャパシタ形成開口部１５内に３＊３メッシュ型キャパシタ形成領域１８がある。
【００２１】
図９は図６のホール型のキャパシタをＩ−Ｉ'に沿って切断した断面図であり、また、図７のストライプ型のキャパシタをII−II'に沿って切断した断面図である。図１０は図８のメッシュ型のキャパシタをIII−III'に沿って切断した断面図である。図９及び図１０に示したＭＩＭキャパシタは、便宜上、同一の図面符号を使用する。
【００２２】
図９及び図１０を参照すると、層間絶縁膜３０上に下部配線３２が形成されており、前記下部配線３２上に金属間絶縁膜３４が形成されている。前記金属間絶縁膜３４を貫通して前記下部配線３２を露出する複数の開口部３５が形成されている。前記開口部３５の内側面、前記露出された下部配線３２の表面及び前記開口部の間の前記金属間絶縁膜３４上にキャパシタの下部電極３６、誘電体膜３８及びキャパシタの上部電極４０が形成されている。前記キャパシタの上部電極４０上に上部配線４２が形成されている。
【００２３】
上述の本発明の三次元キャパシタは従来の単純平板型のキャパシタと比較して屈曲を有する凹凸構造を有するので、相当水準のキャパシタの容量増加をなすことができる。
【００２４】
以下、通常の金属配線工程と同時に形成される三次元ホール型キャパシタ製造方法の望ましい実施形態を詳細に説明する。ストライプ型やメッシュ型キャパシタも同一の工程順序を有する。
【００２５】
本発明は従来の多層金属配線工程と工程順序を整合することができるＭＩＭキャパシタ製造方法であるので、以後、実施形態では、キャパシタ及び金属配線形成工程を同時に図示する。
（第１実施形態）
図１１及び図１６は本発明の第１実施形態による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【００２６】
図１１を参照すると、層間絶縁膜５０を形成し、前記層間絶縁膜５０上に下部配線導電膜を形成し、パターニングして下部配線５２ａ、５２ｂを形成する。図示しないが、前記層間絶縁膜５０の下部には通常の半導体素子工程が進行されている。前記下部配線５２ａ、５２ｂは第１下部配線５２ａ及び第２下部配線５２ｂからなる。前記下部配線導電膜はアルミニウムＡｌ、アルミニウムＡｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群で選択された少なくともいずれか一つで形成することができ、厚さは１０００Å乃至１００００Åの範囲で形成する。
【００２７】
次に、前記下部配線５２ａ、５２ｂを含む基板の全面にエッチング阻止膜５４を形成することができる。前記エッチング阻止膜５４はプラズマ強化化学気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下ＰＥＣＶＤという）方式により蒸着されるＳｉＮ、ＳｉＣまたはＳｉＣＮ膜が使用され、１００Å乃至１０００Åの範囲の厚さで形成することができる。
【００２８】
次に、金属間絶縁膜５６を形成し、平坦化工程を進行する。前記金属間絶縁膜はＳｉＯ2、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨまたは低誘電率ｌｏｗ−ｋ絶縁膜を使用することができる。低誘電率ｌｏｗ−ｋ絶縁膜は配線間寄生容量及び配線抵抗を減少させて、デバイスの速度をより速くし、デバイスの相互干渉を低減させることができる。形成方法としては、ＰＥＣＶＤ（Ｐｌａａｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  ＰｌａｓｍａＣＶＤ）、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、スピンコーティング（ｓｐｉｎ  ｃｏａｔｉｎｇ）方式が使用でき、厚さは３０００Å乃至１００００Åの範囲で形成する。
【００２９】
次に、前記金属間絶縁膜５６及びエッチング阻止膜５４を、感光膜パターンを利用して選択的にエッチングしてビアホール５７を形成する。
【００３０】
次に、前記ビアホール５７をバリヤ金属層及び導電物質で充填した後に、平坦化して導電性コンタクトプラグ５８を形成する。前記バリヤ金属層はＴａ、ＴａＮ、ＴｉＮ、ＷＮ、ＴａＣ、ＷＣ、ＴｉＳｉＮ、ＴａＳｉＮの中から選択されたいずれか一つまたはこれらを組み合わせて使用し、蒸着方法としては、物理気相蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下ＰＶＤという）、化学気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下ＣＶＤという）、原子膜蒸着法（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下ＡＬＤという）の中から選択された方法を使用することができる。前記導電物質はタングステンＷで形成することができる。
【００３１】
図１２を参照すると、前記金属間絶縁膜５６及びエッチング阻止膜を、感光膜パターンを利用して選択的にエッチングして前記第１下部配線５２ａの表面を露出させる複数の開口部６０を形成する。図１２の断面図には三つの開口部が形成されている
図１３を参照すると、前記開口部６０を含む基板の全面に下部電極導電膜６２、誘電体膜６４及び上部電極導電膜６６を形成する。
【００３２】
前記下部電極及び上部電極導電膜６２、６６はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つで形成し、厚さは３００Å乃至５０００Åの範囲で形成することができる。
【００３３】
前記誘電体膜６４はシリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つを使用することができる。蒸着方法では、ＣＶＤ、ＰＶＤ、ＡＬＤ法の中から選択されたいずれか一つの方法を使用することができ、前記誘電体膜の厚さは１００Å乃至２０００Åの範囲で形成することができる。
【００３４】
図１４を参照すると、前記上部電極導電膜６６、誘電体膜６４及び下部電極導電膜６２をフォトリソグラフィ工程によって形成された感光膜パターンを利用して選択的にエッチングしてキャパシタパターン６８を形成する。前記キャパシタパターン６８は前記開口部６０の内側面、前記露出された第１下部配線５２ａの表面及び前記開口部の間の前記金属間絶縁膜５６に沿って屈曲を有する凹凸構造を有するので、従来より広い有効表面積を有する。すなわち、従来のキャパシタに比べて開口部の側面を利用するので、キャパシタの容量が増加する。
【００３５】
前記キャパシタパターン６８は前記上部電極導電膜、誘電体膜及び下部電極導電膜を同時に乾式エッチングする場合には、垂直なプロファイルを有するようになる。これは、以後の上層配線をパターニングする時に、垂直なプロファイル側面にフェンスが残留して前記上部電極と下部電極との間に電流通路が形成されるブリッジ現象を引き起こすことがある。
【００３６】
ブリッジ現象を予防する方法としては、同時に垂直なプロファイルを形成し、絶縁膜を形成し、全面エッチングして垂直なプロファイル側面に絶縁膜スペーサを形成する方法がある。また、図１４に示したように、二回のフォトリソグラフィエッチング工程を実施する方法がある。この方法は、まず、前記上部電極導電膜６６をパターニングし、以後に、前記誘電体膜６４及び下部電極導電膜６２をパターニングする方法である。
【００３７】
図１５を参照すると、前記キャパシタパターン６８を含む基板の全面に上部配線導電膜７０を形成する。前記上部配線導電膜７０の形成方法は、上述の下部配線導電膜の形成方法と同一である。
【００３８】
図１６を参照すると、前記上部配線導電膜７０を選択的にエッチングして上部配線７０ａ、７０ｂを形成する。前記上部配線は第１上部配線７０ａ及び第２上部配線７０ｂからなる。
【００３９】
（第２実施形態）
図１７乃至図２２は本発明の第２実施形態による通常の二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【００４０】
図１７を参照すると、層間絶縁膜８０を形成し、前記層間絶縁膜８０の上部に下部配線導電膜を形成し、パターニングして下部配線８２ａ、８２ｂを形成する。図示しないが、前記層間絶縁膜８０の下部には通常の半導体素子工程が進行されている。前記下部配線は第１下部配線８２ａ及び第２下部配線８２ｂからなる。前記下部配線導電膜の形成方法は第１実施形態と同一である。
【００４１】
次に、前記下部配線８２ａ、８２ｂを含む基板の全面にエッチング阻止膜８４を形成し、前記エッチング阻止膜８４上に金属間絶縁膜８６を形成する。前記エッチング阻止膜８４及び金属間絶縁膜８６の形成方法は第１実施形態と同一である。
【００４２】
次に、前記金属間絶縁膜８６及び前記エッチング阻止膜８４を選択的にエッチングして、第１下部配線８２ａの表面を露出させる複数の開口部８８を形成する。図１７の断面図には三つの開口部が形成されている。
【００４３】
図１８を参照すると、前記開口部８８を含む基板の全面に下部電極導電膜９０、誘電体膜９２及び上部電極導電膜９４を形成する。前記下部電極導電膜９０、誘電体膜９２及び上部電極導電膜９４の形成方法は第１実施形態と同一である。
【００４４】
図１９を参照すると、前記上部電極導電膜９４、誘電体膜９２及び下部電極導電膜９０を選択的にエッチングしてキャパシタパターン９６を形成する。
【００４５】
前記キャパシタパターン９６は前記開口部８８の内側壁、前記露出された第１下部配線８２ａの表面及び前記開口部の間の金属間絶縁膜８６に沿って屈曲を有する凹凸構造を有するので、従来より広い有効面積を有する。すなわち、従来のキャパシタに対比して開口部の側面を利用するので、キャパシタの容量が増加する。
【００４６】
前記キャパシタパターン９６は前記上部電極導電膜、誘電体膜、及び下部電極導電膜を同時に乾式エッチングする場合には、垂直なプロファイルを有するようになる。したがって、第１実施形態で示したように、後続工程で発生するブリッジ現象を防止するために、絶縁膜スペーサを形成するか、または図１９に示したように、まず、上部電極導電膜９４をパターニングして、以後に、前記誘電体膜９２及び前記下部電極導電膜９０を同時にパターニングすることができる。
【００４７】
図２０を参照すると、前記金属間絶縁膜８６及びエッチング阻止膜８４をフォトリソグラフィ工程によって形成された感光膜パターンを利用して、選択的にエッチングして前記第２下部配線８２ｂの表面を露出させるビアホール９８を形成する。
【００４８】
図２１を参照すると、前記ビアホール９８を十分に充填する上部配線導電膜１００を形成する。前記上部配線導電膜１００の形成方法は、第１実施形態と同一である。図示しないが、前記上部配線導電膜を形成する前にはバリヤ金属層を形成する。
【００４９】
注目する点は、第１実施形態と対比して導電性プラグを形成できないことである。これは、導電性プラグを形成するための平坦化工程時に、前記金属間絶縁膜８６の上部に形成されているキャパシタパターン９６が共に除去されるためである。したがって、ビアホールを充填すると同時に、上部配線導電膜を同時に形成すべきである。
【００５０】
図２２を参照すると、前記上部配線導電膜１００をフォトリソグラフィ工程によって形成された感光膜パターンを利用して選択的にエッチングして、上部配線１００ａ、１００ｂを形成する。前記上部配線は第１上部配線１００ａ及び第２上部配線１００ｂからなる。
【００５１】
（第３実施形態）
図２３乃至図２８は本発明の第３実施形態による三層の金属配線にホール型キャパシタを形成する製造工程断面図である。本発明は、二層間の金属配線の間、または三層間の金属配線だけではなく、それ以上の配線の間でも、ＭＩＭキャパシタを多様に形成することができる。多層配線の間で、ＭＩＭキャパシタを形成する場合の長所は、制限された面積で高さの増加によるキャパシタンスの増加である。
【００５２】
図２３を参照すると、層間絶縁膜１１０を形成し、前記層間絶縁膜１１０上に下部配線導電膜を形成し、パターニングして下部配線１１２ａ、１１２ｂを形成する。図示しないが、前記層間絶縁膜１１０の下部には通常の半導体素子工程が進行されている。前記下部配線は第１下部配線１１２ａ及び第２下部配線１１２ｂからなる。前記下部配線導電膜はアルミニウムＡｌ、アルミニウム合金Ａｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群で選択された少なくともいずれか一つで形成することができ、厚さは１０００Å乃至１００００Åの範囲で形成することができる。
【００５３】
次に、前記下部配線１１２ａ、１１２ｂ上に第１エッチング阻止膜１１４を形成する。前記第１エッチング阻止膜１１４はＰＥＣＶＤ法で蒸着されるＳｉＮ、ＳｉＣまたはＳｉＣＮ膜が使用され、１００Å乃至１０００Åの範囲の厚さで形成する。
【００５４】
次に、第１金属間絶縁膜１１６を形成し、平坦化工程を進行する。前記第１金属間絶縁膜はＳｉＯ2、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨまたは誘電率ｋ３．０以下の低誘電率絶縁膜を使用することができる。形成方法としては、ＰＥＣＶＤ、ＨＤＰ−ＣＶＤ、ＡＰＣＶＤ、スピンコーティング方式が使用され、厚さは３０００Å乃至１００００Åの範囲で形成する。
【００５５】
次に、前記第１金属間絶縁膜１１６及び第１エッチング阻止膜１１４を選択的にエッチングして前記第２下部配線１１２ｂの上部を露出させるビアホール１１７を形成する。
【００５６】
次に、前記ビアホール１１７をバリヤ金属層及び導電物質で充填した後に、平坦化して導電性第１コンタクトプラグ１１８を形成する。前記バリヤ金属層はＴａ、ＴａＮ、ＴｉＮ、ＷＮ、ＴａＣ、ＷＣ、ＴｉＳｉＮ、ＴａＳｉＮの中から選択されたいずれか一つまたはこれらを組み合わせて使用し、蒸着方法としては、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法の中から選択された方法を使用することができる。前記導電物質はタングステンＷで形成することができる。
【００５７】
次に、前記第１コンタクトプラグ１１８を含む基板の全面に中間配線導電膜を形成し、パターニングして中間配線１２０を形成する。中間配線導電膜形成方法は、上述の下部配線形成方法と同一である。
【００５８】
次に、前記中間配線１２０を含む基板の全面に第２エッチング阻止膜１２２を形成し、前記第２エッチング阻止膜１２２上に金属間絶縁膜１２４を形成する。前記第２エッチング阻止膜１２２の形成方法は、前記第１エッチング阻止膜１１４の形成方法と同一であり、前記第２金属間絶縁膜１２４の形成方法は、前記第１金属間絶縁膜１１６の形成方法と同一である。
【００５９】
次に、前記第２金属間絶縁膜１２４及び第２エッチング阻止膜１２２を選択的にエッチングして前記中間配線１２０の表面を露出させるビアホールを形成する。
【００６０】
次に、上述の第１コンタクトプラグ１１８と同一の方法で第２コンタクトプラグ１２６を形成する。
【００６１】
図２４を参照すると、前記第２金属間絶縁膜１２４、前記第２エッチング阻止膜１２２、前記第１金属間絶縁膜１１６及び第１エッチング阻止膜１１４をフォトリソグラフィ工程によって形成された感光膜パターンを利用して、選択的にエッチングして前記第１下部配線１１２ａの表面を露出させる複数の開口部１２８を形成する。図２４の断面図には三つの開口部が形成されている。
【００６２】
図２５を参照すると、前記開口部１２８を含む基板の全面に下部電極導電膜１３０、誘電体膜１３２及び上部電極導電膜１３４を形成する。
【００６３】
前記下部電極及び上部電極導電膜１３０、１３４は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つで形成し、厚さは３００Å乃至５０００Åの範囲で形成することができる。
【００６４】
前記誘電体膜１３２は、シリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つで形成し、形成方法では、ＣＶＤ、ＰＶＤ、ＡＬＤ法などを使用することができる。前記誘電体膜の厚さは１００Å乃至２０００Åの範囲で形成することができる。
【００６５】
図２６を参照すると、前記上部電極導電膜１３４、前記誘電体膜１３２及び前記下部電極導電膜１３０をフォトリソグラフィ工程によって形成された感光膜パターンを利用して、選択的にエッチングしてキャパシタパターン１３６を形成する。前記キャパシタパターン１３６は前記金属間絶縁膜１１６、１２４及び露出された前記第１下部配線１１２ａの表面に沿って屈曲を有する凹凸構造を有するので、従来より広い有効表面積を有する。すなわち、従来のキャパシタに対比して開口部の側面を利用するので、キャパシタの容量が増加する。
【００６６】
前記キャパシタパターン１３６は前記上部電極導電膜、誘電体膜及び下部電極導電膜を同時に乾式エッチングする場合には、垂直なプロファイルを有する。したがって、第１実施形態で示したように、後続工程で発生するブリッジ現象を防止するために、絶縁膜スペーサを形成するか、または図２６に示したように、まず、上部電極導電膜をパターニングして上部電極１３４を形成し、以後に、前記誘電体膜１３２及び下部電極導電膜１３０を同時にパターニングする。
【００６７】
図２７を参照すると、前記キャパシタパターン１３６を含む基板の全面に上部配線導電膜１３８を形成する。前記上部配線導電膜形成方法は、上述の下部配線形成方法と同一である。
【００６８】
図２８を参照すると、前記上部配線導電膜１３８をパターニングして上部配線１３８ａ、１３８ｂを形成する。前記上部配線は第１上部配線１３８ａ及び第２上部配線１３８ｂからなる。
【００６９】
（第４実施形態）
図２９乃至図３５は本発明の第４実施形態による三層の金属配線にホール型キャパシタを形成する製造工程断面図である。第３実施形態はキャパシタと金属間に導電性コンタクトプラグを形成することにおいて、まず、導電性コンタクトプラグを形成したら、第４実施形態では、まず、キャパシタを形成し、導電性コンタクトプラグを形成する方法である。
【００７０】
図２９を参照すると、層間絶縁膜１４０、下部配線１４２ａ、１４２ｂ、第１エッチング阻止膜１４４、第１金属間絶縁膜１４６、第１コンタクトプラグ１４８、中間配線１５０、第２エッチング阻止膜１５２、第２金属間絶縁膜１５４を形成する工程は前記第３実施形態と同一である。
【００７１】
図３０を参照すると、前記第２金属間絶縁膜１５４、前記第２エッチング阻止膜１５２、前記第１金属間絶縁膜１４６及び第１エッチング阻止膜１４４をフォトリソグラフィ工程によって形成された感光膜パターンを利用して選択的にエッチングして、第１下部配線１４２ｂの表面を露出させる複数の開口部１５６を形成する。図３１の断面図には三つの開口部が形成されている。
【００７２】
図３１を参照すると、前記開口部１５６を含む基板の全面に下部電極導電膜１５８、誘電体膜１６０及び上部電極導電膜１６２を形成する。前記下部電極導電膜１５８、誘電体膜１６０及び上部電極導電膜１６２の形成方法は第３実施形態と同一である。
【００７３】
図３２を参照すると、前記上部電極導電膜１６２、誘電体膜１６０及び下部電極導電膜１５８を選択的にエッチングしてキャパシタパターン１６４を形成する。
【００７４】
前記キャパシタパターン１６４は前記金属間絶縁膜１４６、１５４及び露出された下部配線１４２ａの表面に沿って屈曲を有する凹凸構造を有するので、従来より広い有効表面積を有する。すなわち、従来のキャパシタに対比して開口部の側面を利用するので、キャパシタの容量が増加する。
【００７５】
前記キャパシタパターン１６４は前記上部電極導電膜、誘電体膜及び下部電極導電膜を同時に乾式エッチングして形成する場合には、垂直なプロファイルを有する。したがって、第１実施形態で示したように、後続工程で発生するブリッジ現象を防止するために、絶縁膜スペーサを形成するか、または図３２に示したように、まず、前記上部電極導電膜１６２をパターニングし、以後、前記誘電体膜１６０及び下部電極導電膜１５８をパターニングする。
【００７６】
図３３を参照すると、前記第２金属間絶縁膜１５４及び第２エッチグ阻止膜１５２をフォトリソグラフィ工程によって形成された感光膜パターンを利用して、選択的にエッチングして前記中間配線１５０の表面を露出させるビアホール１６６を形成する。
【００７７】
図３４を参照すると、前記ビアホール１６６を十分に充填する上部配線導電膜１６８を形成する。図示しないが、前記上部配線導電膜を形成する前にはバリヤ金属層を形成することができる。
【００７８】
注目する点は、第３実施形態と対比してコンタクトプラグを形成できないことである。これは、コンタクトプラグを形成するための平坦化工程時に、前記第２金属間絶縁膜１５４の上部にある前記キャパシタパターン１６４のように研磨されるためである。したがって、ビアホールを充填すると同時に、上部配線導電膜を同時に形成すべきである。
【００７９】
図３５を参照すると、前記上部配線導電膜１６８をフォトリソグラフィ工程によって形成された感光膜パターンを利用して、選択的にエッチングして上部配線１６８ａ、１６８ｂを形成する。前記上部配線は第１上部配線１６８ａ及び第２上部配線１６８ｂからなる。
【００８０】
（第５実施形態）
第５実施形態乃至第８実施形態は、ダマシン工程によってＭＩＭキャパシタ及び金属配線を形成する実施形態である。
【００８１】
図３６乃至図４４は本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。第５実施形態の配線形成方法は、まず、ビアホールを形成し、 後に、配線溝を形成するデュアルダマシン（ｄｕａｌ  ｄａｍａｓｃｅｎｅ）工程である。
【００８２】
図３６を参照すると、層間絶縁膜１７０を形成し、前記層間絶縁膜１７０を選択的にエッチングして配線溝１７１を形成する。図示しないが、前記層間絶縁膜１７０の下部には通常の半導体素子工程が進行されている。
【００８３】
次に、前記配線溝１７１を充填するバリヤ金属層１７２及び下部配線導電膜を形成し、化学機械的研磨によって平坦化して下部配線１７４ａ、１７４ｂを形成する。前記下部配線は第１下部配線１７４ａと第２下部配線１７４ｂがある。前記バリヤ金属層１７２はＴａ、ＴａＮ、ＴｉＮ、ＷＮ、ＴａＣ、ＷＣ、ＴｉＳｉＮ、ＴａＳｉＮの中から選択された少なくもいずれか一つで形成し、形成方法としては、ＰＶＤ、ＣＶＤ、ＡＬＤ法の中から選択されたいずれか一つの方法を使用することができる。前記下部配線導電膜はアルミニウムＡｌ、アルミニウム合金Ａｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群で選択された少なくともいずれか一つで形成し、厚さは１０００Å乃至１００００Åの範囲で形成する。下部配線導電膜を形成する方法としては、スパッタ法を用いて膜を形成する方法、リフローする方法、ＣＶＤ法で形成する方法、電気鍍金法を利用する方法の中から選択されたいずれか一つを使用することができる。電気鍍金法を利用する場合には、電解時に電流を流すために、シード層をバリヤ金属層上に形成する必要がある。
【００８４】
次に、前記下部配線１７４ａ、１７４ｂを含む基板の全面に第１エッチング阻止膜１７６、下部絶縁膜１７８及び第２エッチング阻止膜１８０を形成する。
【００８５】
前記下部絶縁膜１７８はＳｉＯ2、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨまたは誘電率ｋ３．０以下の低誘電率絶縁膜を使用することができ、形成方法としては、ＰＥＣＶＤ、ＨＤＰ−ＣＶＤ、ＡＰＣＶＤ、スピンコーティング方式が使用できる。
【００８６】
前記第１エッチング阻止膜１７６及び第２エッチング阻止膜１８０にはＰＥＣＶＤ法で蒸着されるＳｉＮ、ＳｉＣまたはＳｉＣＮ膜を使用することができ、１００Å乃至１０００Åの範囲の厚さで形成することができる。
【００８７】
図３７を参照すると、前記第２エッチング阻止膜１８０、下部絶縁膜１７８及び第１エッチング阻止膜１７６を選択的にエッチングして、前記第２下部配線１７４ａの表面を露出させる複数の開口部１８２を形成する。図面には三つの開口部が形成されている。
【００８８】
図３８を参照すると、前記開口部１８２を含む基板の全面に下部電極導電膜１８４、誘電体膜１８６及び上部電極導電膜１８８を形成する。
【００８９】
前記下部電極及び上部電極導電膜１８４、１８８はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つで形成し、厚さ３００Å乃至５０００Åの範囲で形成することができる。
【００９０】
前記誘電体膜１８６はシリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つを使用することができる。形成方法としては、ＣＶＤ、ＰＶＤ、ＡＬＤ法の中から選択されたいずれか一つの方法を使用することができ、前記誘電体膜の厚さは１００Å乃至２０００Åの範囲で形成する。
【００９１】
図３９を参照すると、前記上部電極導電膜１８８、誘電体膜１８６及び下部電極導電膜１８４を選択的にエッチングしてキャパシタパターン１９０を形成する。
【００９２】
前記キャパシタパターン１９０は前記下部絶縁膜１７８及び露出された第１下部配線１７４ａの表面に沿って屈曲を有する凹凸構造を有するので、従来より広い有効表面積を有する。すなわち、従来のキャパシタに対比して開口部の側面を利用するので、キャパシタの容量が増加する。
【００９３】
注目する点は、前記キャパシタパターン１９０は前記上部電極導電膜、誘電体膜及び下部電極導電膜を同時に乾式エッチングして、垂直なプロファイルを有してもよいことである。これは、ダマシン工程では、以後に、上層配線を直接形成せず、絶縁膜を形成するためである。
【００９４】
図４０を参照すると、前記キャパシタパターン１９０を含む基板の全面に上部絶縁膜１９２及びハードマスク膜１９４を形成する。
【００９５】
図４１を参照すると、前記ハードマスク膜１９４、上部絶縁膜１９２、第２エッチング阻止膜１８０、下部絶縁膜１７８及び第１エッチング阻止膜１７６を選択的にエッチングして、ビア幅Ｄ１を有するビアホール１９６を形成する。
【００９６】
図４２を参照すると、前記ハードマスク膜１９４及び上部絶縁膜１９２を選択的にエッチングして、配線幅Ｄ２を有する配線溝１９８を形成し、同時に前記キャパシタパターン１９０の表面を露出させる開口部２００を形成する。
【００９７】
図４３を参照すると、前記ビアホール１９６、前記配線溝１９８及び前記開口部２００を十分に充填するバリヤ金属層２０２及び上部配線導電層を形成し、ＣＭＰで平坦化してビアプラグ及び第２上部配線２０４ｂ及び第１上部配線２０４ａを形成する。
【００９８】
上述の実施形態では、キャパシタの表面を露出させる開口部２００を配線溝１９８と同時に形成する。これと異なり、図４４に示したように、ビアホール１９６を形成しつつ、同時にキャパシタの表面を露出する開口部２００を形成することもできる。以後に、配線溝１９８を形成すると、図４２に示したような断面を持つ結果物となる。
【００９９】
（第６実施形態）
第６実施形態は、まず配線溝を形成し、後に、ビアホールを形成するデュアルダマシン工程である。
【０１００】
図４５及び図４６は本発明の第６実施形態によるダマシン工程による二層の金属配線及び金属配線層間の間にホール型キャパシタを形成する製造工程断面図である。第６実施形態の工程順序は第５実施形態の図４０の工程まで同一であり、同一の図面符号を使用する。
【０１０１】
図４６を参照すると、図４０の工程まで進行した後には、前記ハードマスク膜１９４及び上部絶縁膜１９２を選択的にエッチングして、前記第２エッチング阻止膜１８０を露出させる配線幅Ｄ２の配線溝２０６を形成する。同時に、前記キャパシタパターン１９０の表面を露出させる開口部２００を形成する。
【０１０２】
次に、再び図４２を参照すると、ビア幅Ｄ１を有する感光膜パターンを利用して前記第２エッチング阻止膜１８０、下部絶縁膜１７８及び第１エッチング阻止膜１７６を選択的にエッチングしてビアホール１９６を形成する。以後の工程は第５実施形態と同一である。
【０１０３】
上述の実施形態では、開口部２００を配線溝１９８と同時に形成する。これと異なり、図４６に示したように、まず配線溝２０６のみを形成することもできる。以後に、ビアホール１９６を形成し、キャパシタパターンの表面を露出する開口部２００を形成すると、図４２に示したような断面を持つの結果物となる。
【０１０４】
（第７実施形態）
図４７乃至図５３は本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【０１０５】
本発明は三層の金属配線またはそれ以上の配線の間でもＭＩＭキャパシタを多様に形成することができる。多層配線の間でＭＩＭキャパシタを形成する場合の長所は、制限された面積で高さの増加によるキャパシタンスの増加である。
【０１０６】
図４７を参照すると、層間絶縁膜２１０を形成し、前記層間絶縁膜２１０を選択的にエッチングして配線溝２１１を形成する。図示しないが、前記層間絶縁膜２１０の下部には通常の半導体素子工程が進行されている。
【０１０７】
次に、前記配線溝２１１を充填するバリヤ金属層２１２及び下部配線導電膜を形成し、ＣＭＰで平坦化して下部配線２１４ａ、２１４ｂを形成する。前記下部配線には、第１下部配線２１４ａと第２下部配線２１４ｂがある。
【０１０８】
次に、前記下部配線を含む基板の全面に第１エッチング阻止膜２１６、下部絶縁膜２１８、第２エッチング阻止膜２２０、上部絶縁膜２２４からなる中間配線のための絶縁膜２２５を形成し、前記下部絶縁膜及び上部絶縁膜内に通常のダマシン工程を実施して、ビアホール及び配線溝からなるダマシン開口部を形成する。前記ダマシン開口部にバリヤ金属層２２６及び導電物質で十分に充電した後に、ＣＭＰで平坦化してビアプラグ及び中間配線２２８を同時に形成する。
【０１０９】
前記結果物に再び第３エッチング阻止膜２３０、上部−下部絶縁膜２３２、第４エッチング阻止膜２３４を形成する。
【０１１０】
前記下部配線２１４ａ、２１４ｂ導電膜及び中間配線２２８導電膜はアルミニウムＡｌ、アルミニウム合金Ａｌ−ａｌｌｏｙ、銅Ｃｕ、金Ａｕ、銀Ａｇ、タングステンＷ及びモリブデンＭｏからなる群で選択された少なくとも一つで形成することができ、厚さは１０００Å乃至１００００Åの範囲で形成することができる。下部配線及び中間配線を形成する方法としては、スパッタリング法で膜を形成し、リフローする方法、ＣＶＤ法で形成する方法、電気鍍金法を利用する方法の中から選択されたいずれか一つの方法を使用することができる。電気鍍金法を利用する場合には、電解時に電流を流すために、シード層をバリヤ金属層上に形成する必要がある。
【０１１１】
前記バリヤ金属層２１２、２２６はＴａ、ＴａＮ、ＴｉＮ、ＷＮ、ＴａＣ、ＷＣ、ＴｉＳｉＮ、ＴａＳｉＮの中から選択された少なくともいずれか一つで形成し、形成方法では、ＰＶＤ、ＣＶＤ、ＡＬＤ法の中から選択されたいずれか一つの方法を使用することができる。
【０１１２】
前記絶縁膜２１８、２２４、２３２はＳｉＯ2、ＳｉＯＣ、ＳｉＯＨ、ＳｉＯＣＨまたは誘電率ｋ３．０以下の低誘電率絶縁膜を使用することができ、形成方法としては、ＰＥＣＶＤ、ＨＤＰ−ＣＶＤ、ＡＰＣＶＤ、スピンコーティング方式を使用することができる。
【０１１３】
前記エッチング阻止膜２１６、２２０、２３０、２３４はＰＥＣＶＤ法で蒸着されるＳｉＮ、ＳｉＣ、またはＳｉＣＮ膜が使用され、１００Å乃至１０００Å範囲の厚さで形成することができる。
【０１１４】
図４８を参照すると、前記第４エッチング阻止膜２３４、前記上部−下部絶縁膜２３２、前記第３エッチング阻止膜２３０及び前記中間配線のための絶縁膜２２５を選択的にエッチングして前記第１下部配線２１４ａの表面を露出させる複数の開口部２３６を形成する。図４８では、三つの開口部が図示されている。
【０１１５】
図４９を参照すると、前記開口部２３６を含む基板の全面に下部電極導電膜２３８、誘電体膜２４０及び上部電極導電膜２４２を形成し、パターニングしてキャパシタパターン２４４を形成する。前記キャパシタパターン２４４は前記下部絶縁膜２３２、前記中間配線のための絶縁膜２２５及び露出された第１下部配線２１４ａの表面に沿って屈曲を有する凹凸構造を有するので、従来より広い有効表面積を有する。すなわち、従来のキャパシタに対比して開口部の側面を利用するので、キャパシタの容量が増加する。
【０１１６】
前記キャパシタパターン２４４は前記上部電極導電膜、誘電体膜及び下部電極導電膜を同時に乾式エッチングして垂直なプロファイルを有することができる。
【０１１７】
前記下部電極及び上部電極導電膜２３８、２４２はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｐｔ、Ｒｕ、Ｉｒ、Ｗの中から選択された少なくとも一つで形成し、厚さは３００Å乃至５０００Åの範囲で形成することができる。
【０１１８】
前記誘電体膜２４０はシリコン酸化膜、シリコン窒化膜、タンタルＴａ酸化膜、バリウム−ストロンチウム−チタンＢａ−Ｓｒ−Ｔｉ酸化膜、ジルコニウムＺｒ酸化膜、ハフニウムＨｆ酸化物、鉛−亜鉛−チタンＰｂ−Ｚｎ−Ｔｉ酸化物、ストロンチウム−ビスマス−タンタルＳｒ−Ｂｉ−Ｔａ酸化物の中から選択された少なくとも一つで形成することができ、形成方法としては、ＣＶＤ、ＰＶＤ、ＡＬＤ法の中から選択されたいずれか一つの方法を使用することができる。前記誘電体膜の厚さは１００Å乃至２０００Åの範囲で形成することができる。
【０１１９】
図５０を参照すると、前記キャパシタパターン２４４を含む基板の全面に上部絶縁膜２４６及びハードマスク膜２４８を形成する。
【０１２０】
図５１を参照すると、前記ハードマスク膜２４８、前記上部絶縁膜２４６、前記第２エッチング阻止膜２３４、前記下部絶縁膜２３２及び前記第１エッチング阻止膜２３０を、ビア幅Ｄ１を有する感光膜パターンを使用して、選択的にエッチングしてビアホール２５０を形成する。
【０１２１】
図５２を参照すると、前記ハードマスク膜２４８及び上部絶縁膜２４６を、配線幅Ｄ２を有する感光膜パターンを使用して、選択的にエッチングして配線溝２５２を形成する。これと同時に、前記キャパシタタパターン２４４の表面を露出させる開口部２５４を形成する。
【０１２２】
図５３を参照すると、前記ビアホール２５０、前記配線溝２５２及び前記開口部２５４を十分に充填するバリヤ金属層２５６及び上部配線導電膜を形成し、ＣＭＰで平坦化して第１上部配線２５８ａを形成し、同時にビアプラグ及び第２上部配線２５８ｂを形成する。
【０１２３】
上述の実施形態では、キャパシタパターンの表面を露出する開口部２５４を配線溝２５２と同時に形成する。これと異なり、図５４に示したように、ビアホール２５０を形成し、同時に、キャパシタパターンの表面を露出する開口部２５４を形成することもできる。以後に、配線溝２５２を形成すると、図５２に示したような断面を持つ結果物となる。
【０１２４】
（第８実施形態）
第８実施形態は配線溝をまず形成し、後に、ビアホールを形成するデュアルダマシン工程である。
【０１２５】
図５５及び図５６は本発明の第８実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。第８実施形態の工程順序は第７実施形態の図５０の工程までは同一であり、図面符号も同一である。
【０１２６】
図５５を参照すると、図５０の工程まで進行した後には、前記ハードマスク膜２４８及び上部絶縁膜２４６を、配線幅Ｄ２を有する感光膜パターンを使用して、選択的にエッチングして前記第２エッチング阻止膜２３４を露出させる配線溝２５６を形成する。同時に、キャパシタの表面を露出させる開口部２５４を形成する。
【０１２７】
次に、再び、図５２を参照すると、ビア幅Ｄ１を有する感光膜パターンを利用して前記第２エッチング阻止膜２３４、下部絶縁膜２３２及び第１エッチング阻止膜２３０を選択的にエッチングしてビアホール２５０を形成する。以後の工程は第７実施形態と同一である。
【０１２８】
上述の実施形態では、キャパシタパターンの表面を露出する開口部２５４を配線溝２５６と同時に形成する。これと異なり、図５６に示したように、まず配線溝２５６のみを形成することもできる。以後に、ビアホール２５０を形成し、キャパシタパターンを、表面を露出する開口部２５４を形成すると、図５２に示したような断面を持つ結果物となる。
【０１２９】
以上のような本発明は、上述の実施形態及び添付した図面により限定されず、本発明の技術的思想を逸脱しない範囲内で、多様な置換、変形及び変更が可能であることは、本発明が属する技術分野で通常の知識を持つ者においては自明である。
【０１３０】
【発明の効果】
上述の本発明は、従来のＭＩＭキャパシタに対比して制限された平面積で、キャパシタの有効表面積を増加させて静電容量を増加させることができるという効果がある。
また、本発明は既存の金属配線工程と自然に整合することができ、特に、ダマシン工程と自然に整合して形成することができるという長所がある。
【図面の簡単な説明】
【図１】従来の技術によるＭＩＭ型キャパシタを有する半導体装置の製造方法を示す断面図である。
【図２】従来の技術によるＭＩＭ型キャパシタを有する半導体装置の製造方法を示す断面図である。
【図３】従来の技術によるＭＩＭ型キャパシタを有する半導体装置の製造方法を示す断面図である。
【図４】従来の技術によるＭＩＭ型キャパシタを有する半導体装置の製造方法を示す断面図である。
【図５】従来の技術によるＭＩＭ型キャパシタを有する半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態によるＭＩＭキャパシタの平面図である。
【図７】本発明の実施形態によるＭＩＭキャパシタの平面図である。
【図８】本発明の実施形態によるＭＩＭキャパシタの平面図である。
【図９】図６のキャパシタをＩ−Ｉ'に沿って切断した断面図であり、また、図７のキャパシタをII−II'に沿って切断した断面図である。
【図１０】図８のキャパシタをIII−III'に沿って切断した断面図である。
【図１１】本発明の第１実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１２】本発明の第１実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１３】本発明の第１実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１４】本発明の第１実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１５】本発明の第１実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１６】本発明の第１実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１７】本発明の第２実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１８】本発明の第２実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図１９】本発明の第２実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２０】本発明の第２実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２１】本発明の第２実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２２】本発明の第２実施形態による二層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２３】本発明の第３実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２４】本発明の第３実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２５】本発明の第３実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２６】本発明の第３実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２７】本発明の第３実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２８】本発明の第３実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図２９】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３０】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３１】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３２】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３３】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３４】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３５】本発明の第４実施形態による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図３６】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図３７】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図３８】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図３９】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４０】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４１】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４２】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４３】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４４】本発明の第５実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４５】本発明の第６実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４６】本発明の第６実施形態によるダマシン工程による二層の金属配線にホール型キャパシタを形成する製造工程断面図である。
【図４７】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図４８】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図４９】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５０】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５１】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５２】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５３】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５４】本発明の第７実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５５】本発明の第８実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【図５６】本発明の第８実施形態によるダマシン工程による三層の金属配線にホール型のキャパシタを形成する製造工程断面図である。
【符号の説明】
５２ａ，８２ａ，１７４ａ…第１下部配線
５２ｂ，８２ｂ，１７４ｂ…第２下部配線
６２，９０，１３０，１５８，１８４，２３８…下部配線
６４，９２，１３２，１６０，１８６，２４０…誘電体膜
６６，９４，１３４，１６２，１８８，２４２…上部電極
７０ａ，１００ａ，２０４ａ…第１上部配線
７０ｂ，１００ｂ，２０４ｂ…第２上部配線
【図１】
0004245137.tif 000002
【図２】
0004245137.tif 000003
【図３】
0004245137.tif 000004
【図４】
0004245137.tif 000005
【図５】
0004245137.tif 000006
【図６】
0004245137.tif 000007
【図７】
0004245137.tif 000008
【図８】
0004245137.tif 000009
【図９】
0004245137.tif 000010
【図１０】
0004245137.tif 000011
【図１１】
0004245137.tif 000012
【図１２】
0004245137.tif 000013
【図１３】
0004245137.tif 000014
【図１４】
0004245137.tif 000015
【図１５】
0004245137.tif 000016
【図１６】
0004245137.tif 000017
【図１７】
0004245137.tif 000018
【図１８】
0004245137.tif 000019
【図１９】
0004245137.tif 000020
【図２０】
0004245137.tif 000021
【図２１】
0004245137.tif 000022
【図２２】
0004245137.tif 000023
【図２３】
0004245137.tif 000024
【図２４】
0004245137.tif 000025
【図２５】
0004245137.tif 000026
【図２６】
0004245137.tif 000027
【図２７】
0004245137.tif 000028
【図２８】
0004245137.tif 000029
【図２９】
0004245137.tif 000030
【図３０】
0004245137.tif 000031
【図３１】
0004245137.tif 000032
【図３２】
0004245137.tif 000033
【図３３】
0004245137.tif 000034
【図３４】
0004245137.tif 000035
【図３５】
0004245137.tif 000036
【図３６】
0004245137.tif 000037
【図３７】
0004245137.tif 000038
【図３８】
0004245137.tif 000039
【図３９】
0004245137.tif 000040
【図４０】
0004245137.tif 000041
【図４１】
0004245137.tif 000042
【図４２】
0004245137.tif 000043
【図４３】
0004245137.tif 000044
【図４４】
0004245137.tif 000045
【図４５】
0004245137.tif 000046
【図４６】
0004245137.tif 000047
【図４７】
0004245137.tif 000048
【図４８】
0004245137.tif 000049
【図４９】
0004245137.tif 000050
【図５０】
0004245137.tif 000051
【図５１】
0004245137.tif 000052
【図５２】
0004245137.tif 000053
【図５３】
0004245137.tif 000054
【図５４】
0004245137.tif 000055
【図５５】
0004245137.tif 000056
【図５６】
0004245137.tif 000057