(57)【特許請求の範囲】
【請求項１】
閾値設定回路において、
第一入力端子が前記閾値設定回路の入力端子に接続された第一差動増幅回路と、
一端が前記第一差動増幅回路の第二入力端子に接続され、他端がグランドに接続された容量と、
第一入力端子が前記第一差動増幅回路の第二入力端子及び第一カレントミラー回路を介した前記第一差動増幅回路の出力端子に接続され、第二入力端子が分圧回路を介して前記閾値設定回路の出力端子に接続され、出力端子が第二カレントミラー回路及び前記分圧回路を介して前記閾値設定回路の出力端子に接続された第二差動増幅回路と、
を備えていることを特徴とする閾値設定回路。
【請求項２】
閾値設定回路に接続された検出回路において、
第一入力端子が前記閾値設定回路の入力端子に接続された第一差動増幅回路と、
一端が前記第一差動増幅回路の第二入力端子に接続され、他端がグランドに接続された容量と、
第一入力端子が前記第一差動増幅回路の第二入力端子及び第一カレントミラー回路を介した前記第一差動増幅回路の出力端子に接続され、第二入力端子が分圧回路を介して前記閾値設定回路の出力端子に接続され、出力端子が第二カレントミラー回路及び前記分圧回路を介して前記閾値設定回路の出力端子に接続された第二差動増幅回路と、を有する前記閾値設定回路と、
前記検出回路の入力端子の電圧と前記閾値設定回路の出力端子の電圧とを比較するコンパレータと、
を備えていることを特徴とする検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，電子回路の内で鈍った信号波形を検出する回路に関する。より詳しくは鈍った信号波形から最適な閾値を抽出し，閾値と信号を比較検出する回路の内で，ＭＯＳトランジスタを用いた回路に関する。
【０００２】
【従来の技術】
まず本発明の背景を明らかにする為に従来の検出回路の説明を行う。図４に，従来広く用いられる検出回路を示す。入力端子ＩＮは，コンパレータ７の正入力端子と閾値設定回路６の入力端子２に接続する。コンパレータ７の負入力端子は，閾値設定回路６の出力端子６に接続する。コンパレータ７は，入力端子ＩＮのと閾値設定回路６の出力端子ＶＬの電圧を比較し，入力端子ＩＮの電圧のほうが高ければＨｉｇｈレベルをコンパレータ７の出力ＯＵＴに出力する。
【０００３】
閾値設定回路６の内部について説明する。ダイオードＤｉは，入力端子２から容量Ｃ１に導通するように接続する。容量Ｃ１の他端は，ＧＮＤ電位に接続する。抵抗Ｒ３１の一端は容量Ｃ１の一端に共通に接続され，抵抗３１の他端は，抵抗３２の一端と閾値設定回路６の出力端子ＶＬに接続する。抵抗３２の他端は，ＧＮＤ電位に接続する。
【０００４】
図４の回路の各部の動作波形を図７に示す。図７は，信号が入力される入力端子ＩＮと，入力端子ＩＮの電圧を保持する容量Ｃ１の一端と，閾値設定回路６の出力端子ＶＬと，コンパレータ７の出力ＯＵＴの波形を示している。入力端子ＩＮの電圧が容量Ｃ１の一端の電圧より高いと，ダイオードＤｉが導通し容量Ｃ１を充電する。容量Ｃ１の一端の電圧は，抵抗Ｒ３１とＲ３２で分圧し，コンパレータ７の閾値として，端子ＶＬに現れる。端子ＩＮの電圧が，容量Ｃ１の一端の電圧より低いと，ダイオードＤｉは非導通状態となるので，容量Ｃ１に溜まっている電圧は，抵抗Ｒ３１，Ｒ３２を通してゆっくりと放電する。コンパレータ７は，負入力端子に接続されている端子ＶＬの電圧を閾値として，正入力端子に接続されている入力端子ＩＮの電圧との比較を行い，入力端子の電圧のほうが高い時には，Ｈｉｇｈレベルを出力する。
【０００５】
端子ＶＬの電圧は，入力端子ＩＮのピーク値の電圧にほぼ比例した電圧になるので，入力端子ＩＮの電圧の大小に余り影響されないコンパレータ７の出力を得ることが出来る。
【０００６】
図８は，入力電圧と閾値と検出出力との関係を示している。入力電圧には，雑音が重畳している。入力電圧が大きいときには，低い閾値▲１▼で検出すると雑音も検出してしまう。高い閾値▲２▼で検出すると雑音より閾値が大きいので，正確に検出できる。入力信号が小さい時には，低い閾値▲１▼では正確に検出できるが，高い閾値▲２▼では，入力より閾値▲２▼が大きいので検出できない。入力信号の大小にかかわらず検出出力を得るためには，入力電圧のピークと閾値電圧をほぼ比例させる必要がある。図４の閾値設定回路６では，入力電圧のピークにほぼ比例した閾値を発生保持する機能が必要である。
【０００７】
【発明が解決しようとする課題】
図４の従来の検出回路では，ダイオードを使用している。ダイオードは，一般的に，順方向に導通した場合に，数１００ｍＶの電圧降下を生じる。図７で，容量Ｃ１の一端の電圧が，入力端子ＩＮの電圧より小さいのは，ダイオードＤｉの電圧降下によるものである。入力端子ＩＮ電圧が大きい場合には，ダイオードＤｉの電圧降下が無視できるが，入力端子ＩＮの電圧が小さい場合には，ダイオードの電圧降下により，入力端子ＩＮのピーク電圧に比例した電圧が，容量Ｃ１に保持できないと言う課題があった。
【０００８】
更に，容量Ｃ１に並列に抵抗Ｒ３１，Ｒ３２を接続しているので，容量Ｃ１で保持する電圧を長時間保持するためには，非常に大きな抵抗値を必要とすると言う課題があった。
【０００９】
【課題を解決する為の手段】
従来の技術の課題を解決するために，本発明では，図１に示す手段を講じた。ダイオードの変わりに，正負２つの入力と出力１つの端子をもち，正負入力の電位差を電流として出力する所謂トランスコンダクタンス３と，トランスコンダクタンス３の出力電流を一方通行にする為のトランジスタＭ１４，Ｍ１５，Ｍ１６Ｍ１７からなる所謂カレントミラー回路とを用いた。トランスコンダクタンス３は，入力の正負の電圧差が数ｍＶでも入力電圧差に比例した出力電流が得られるので，電圧降下の少ない電圧をＣ１に充電，保持することできる。
【００１０】
更に，容量Ｃ１の電圧を，差動増幅回路５とトランジスタＭ２３，Ｍ２４，Ｍ２５で構成した電圧−電流変換回路（以下ＶＩ変換回路と呼ぶ）を用いて電流に変換し，変換した電流を抵抗Ｒ１１，Ｒ１２に流すことで，容量Ｃ１に並列に抵抗を接続しないようにした。容量Ｃ１の放電電流が直接抵抗を流れないので，高い抵抗値を必要としない。
【００１１】
【発明の実施の形態】
図１，図２に，本発明による閾値設定回路６の具体的な回路構成を示す。閾定設定回路６は，入力端子２と出力端子ＶＬを持ち，入力端子２の電圧のピーク値を保持し，ピーク値に比例した電圧を出力端子ＶＬに出力する。閾値設定回路６は，図３の検出回路内で，入力端子２を入力端子ＩＮとコンパレータ７の正入力とに共通に接続し，出力端子ＶＬをコンパレータ７の負入力端子に接続する。
【００１２】
【実施例】
図１に本発明による閾値設定回路６を示す。入力端子２は，トランスコンダクタンス３の正入力に接続する。トランスコンダクタンス３の出力は，トランジスタＭ１５のドレイン電極，トランジスタＭ１６のドレイン電極とゲート電極，トランジスタＭ１７のゲート電極とに共通に接続する。トランスコンダクタンス３の負入力は，トランジスタＭ１７のドレイン電極，差動増幅回路５の正入力，容量Ｃ１の一端，トランジスタＭ１１のドレイン電極とに共通に接続する。トランジスタＭ１１のゲート電極は，固定電位９の一端に，ドレイン電極はＧＮＤ電位に接続する。固定電位９の他端と容量Ｃ１の他端はＧＮＤ電位に接続くする。トランジスタＭ１４のドレイン電極は，トランジスタＭ１４のゲート電極とトランジスタＭ１５のゲート電極とトランジスタＭ９のドレイン電極に共通に接続する。トランジスタＭ１４，Ｍ１５，Ｍ１６，Ｍ１７のソース電極は電源に接続する。トランジスタＭ９のゲート電極は固定電位８の一端に接続する。トランジスタＭ９のソース電極と固定電位８の他端はＧＮＤ電位に接続する。
【００１３】
差動増幅回路５の負入力は，トランジスタＭ２５のドレイン電極と抵抗Ｒ１１の一端に共通に接続する。差動増幅回路５の出力はトランジスタＭ２３のゲート電極に接続する。トランジスタＭ２３のソース電極はＧＮＤ電位に接続する。トランジスタＭ２３のドレイン電極は，トランジスタＭ２４ドレイン電極とゲート電極と，トランジスタＭ２５のゲート電極に共通に接続する。トランジスタＭ２４，Ｍ２５のソース電極は，電源に接続する。抵抗Ｒ１１の他端は，閾値設定回路６の出力端子ＶＬと抵抗Ｒ１２の一端に共通に接続する。抵抗Ｒ１２の他端は固定電位１０の一端に接続する。固定電位１０の他端はＧＮＤ電位に接続する。
【００１４】
まず，要素回路の機能と動作について説明する。
【００１５】
トラスコンダクタンス３は，トランジスタＭ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ１０で構成している。トランジスタＭ４とトランジスタＭ５はソース電極を共通に接続しゲート電極を正負の入力とした所謂差動入力対を形成している。トランジスタＭ３のドレイン電極は，トランジスタＭ４，Ｍ５のソース電極に共通に接続し，ゲート電極は固定電位１に接続する。トランジスタＭ３のソース電極は電源に接続している。トランジスタＭ６のドレイン電極は，トランジスタＭ６，Ｍ７のゲート電極とＭ４のドレイン電極に共通に接続する。トランジスタＭ７のドレイン電極は，トランジスタＭ８のドレイン電極，ゲート電極，トランジスタＭ５のドレイン電極，トランジスタＭ１０のゲート電極に共通に接続している。トランジスタＭ６，Ｍ７，Ｍ８，Ｍ１０のソース電極はＧＮＤ電位に接続している。トランジスタＭ１０のドレイン電極がトランスコンダクタンス３の出力である。使用可能なトランスコンダクタンス３の構成方法は種々あり，図１，２のトランジスタコンダクタンス３は，簡易な構成の一例である。その他の構成のトランスコンダクタンスを使用しても本発明の効果は失わなれない。
【００１６】
トランスコンダクタンス３では，トランジスタＭ４とＭ５サイズは同じで，トランジスタＭ７，Ｍ８，Ｍ１０のサイズは同じである。正負の入力の電位差にトランジスタＭ４，Ｍ５のｇｍを乗じた電流がトランジスタＭ８に出力される。トランジスタＭ８とトランジスタＭ１０はゲート電極が共通なので，トランジスタＭ８に流れる電流とトランジスタＭ１０に流れる電流の比は，トランジスタＭ８とトランジスタＭ１０のサイズ比と同一になる。即ち，トランスコンダクタンス３の出力電流Ｉｏｕｔは，正入力と負入力の電位差×トランジスタＭ４，Ｍ５のｇｍ×（トランジスタＭ８のサイズ／トランジスタＭ９のサイズ）で表現できる。
【００１７】
トランスコンダクタンス３は，入力端子２と容量Ｃ１の一端に電圧を比較し，入力端子２の電圧が，容量Ｃ１の電圧より大きいと出力電流Ｉｏｕｔが出力される。
【００１８】
トランジスタＭ１１，Ｍ１６，Ｍ１７は，容量Ｃ１の充放電制御回路である。トランジスタＭ１１は，ゲート，ソース間電圧が，固定電位９で一定に保たれているので，トランジスタＭ１１のドレイン，ソース間電流は一定になり，容量Ｃ１を一定の電流で放電する。トランジスタＭ１６，Ｍ１７は，ゲート電極を共通に接続した所謂カレントミラー回路で，トランジスタＭ１６，Ｍ１７のサイズ比に比例した電流がトランジスタＭ１６，Ｍ１７に流れる。トランスコンダクタンス３の出力電流Ｉｏｕｔが，トランジスタＭ１６を流れるので，トランジスタＭ１７には，トランジスタＭ１６とＭ１７のサイズ比に従った電流が流れる。トランジスタＭ１７を流れる電流は，容量Ｃ１を充電する。
【００１９】
トランジスタＭ９，Ｍ１４，Ｍ１５は，トランスコンダクタンス３の出力電流Ｉｏｕｔが非常に小さい時，ＩｏｕｔをトランジスタＭ１５に流す為に設けている。トランジスタＭ９は，ゲート，ソース間電圧が固定電位８で一定に保たれているので，トランジスタＭ９，Ｍ１４には，一定の電流が流れる。トランジスタＭ１４，Ｍ１５は，ゲート電極とソース電極が共通に接続された所謂カレントミラー回路なので，トランジスタＭ１５には，トランジスタＭ１４に流れる電流にトランジスタＭ１４とＭ１５のサイズ比を乗じた電流が流れる。トランスコンダクタンス３の正負入力が等しい場合，理想的にＩｏｕｔは０であるが，実際には，トランジスタＭ１０には，ゲート，ソース間電圧が０でも，わずかな電流，所謂オフリーク電流が流れる。該オフリーク電流は，Ｉｏｕｔなので，トランジスタＭ９，Ｍ１４，Ｍ１５が無ければ，容量Ｃ１を充電し，容量Ｃ１の一端の電圧は上昇する。トランスコンダクタンス３では，Ｉｏｕｔを小さくするように負入力が容量Ｃ１の一端に接続してあるが，既に，トランジスタＭ１０は，ゲート，ソース間電圧が０であるので，これ以上ゲートソース間電圧を小さくできず，オフリーク電流を減らすことはできない。
【００２０】
トランジスタＭ９，Ｍ１４，Ｍ１５で，このオフリーク電流と同等か，それ以上の電流を流すと，オフリーク電流は，トランジスタＭ１７ではなくＭ１５を流れるので，容量Ｃ１を充電することが無くなる。
【００２１】
図６には，トランジスタＭ９，Ｍ１４，Ｍ１５が有るときと，無いときの端子ＩＮ，端子ＶＬ，容量Ｃ１の一端の電圧変化と，トランジスタＭ１６，Ｍ１７のゲート電圧の変化，トランジスタＭ１６，Ｍ１７のオンオフ状態，コンパレータ７の出力の波形を示す。トランジスタＭ９，Ｍ１４，Ｍ１５が無い回路で，容量Ｃ１の一端の電圧が端子ＩＮの電圧より低いときには，トランジスタＭ１０のオフリーク電流がトランジスタＭ１７，Ｍ１６を流れることにより，トランジスタＭ１６，Ｍ１７のゲートは電源電圧にならず，トランジスタＭ１６，Ｍ１７は，完全にオフにならないので，容量Ｃ１を充電する電流が流れる。容量Ｃ１の一端の電圧は，充電により段々と上昇する，端子ＶＬの電圧も段々と上昇する。トランジスタＭ９，Ｍ１４，Ｍ１５がある場合には，トランジスタＭ１０のオフリーク電流は，トランジスタＭ１７ではなく，トランジスタＭ１５を流れる。トランジスタＭ１６，Ｍ１７のゲート電圧は，電源電圧になり容量Ｃ１を充電することはないので，端子ＶＬの電圧が段々と上昇することがない。
【００２２】
差動増幅回路５は，トランジスタＭ１８，Ｍ１９，Ｍ２０，Ｍ２１，Ｍ２２，容量Ｃ２で構成している。トランジスタＭ１９とトランジスタＭ２０はソース電極を共通に接続しゲート電極を正負の入力とした所謂差動入力対を形成している。トランジスタＭ１８のドレイン電極は，トランジスタＭ１９，Ｍ２０のソース電極に共通に接続し，ゲート電極は固定電位１に接続する。トランジスタＭ１８のソース電極は電源に接続している。トランジスタＭ２１のドレイン電極は，トランジスタＭ２１，Ｍ２２のゲート電極とトランジスタＭ１９のドレイン電極と容量Ｃ２の一端に共通に接続する。トランジスタＭ２２のドレイン電極は，トランジスタＭ２０のドレイン電極と容量Ｃ２の他端とに共通に接続する。トランジスタＭ２２のドレイン電極が差動増幅回路５の出力である。差動増幅回路５の構成方法は種々あり，図１，２の差動増幅回路５は，簡易な構成の一例である。その他の構成の差動増幅回路や汎用オペアンプを使用しても，本発明の効果は失わなれない。
【００２３】
差動増幅回路５では，トランジスタＭ１９とトランジスタＭ２０のサイズは等しい。さらにトランジスタＭ２１とトランジスタＭ２２のサイズは等しい。差動増幅回路５のゲインは，正負の入力電圧差×トランジスタＭ１９，Ｍ２０のｇｍ×（トランジスタＭ２２のｇｄｓ＋トランジスタＭ２０のｇｄｓ）で表現できる。容量Ｃ２は発振防止用の所謂位相補正用の容量である。
【００２４】
差動増幅回路は，容量Ｃ１の一端の電圧と，抵抗Ｒ１１の一端の電圧を比較して，その比較結果が，トランジスタＭ２２のドレインに出力される。トランジスタＭ２２のドレインの電圧が上がると，トランジスタＭ２３のゲート，ソース間電圧が大きくなり電流が増す。トランジスタＭ２４にはトランジスタＭ２３と同じ電流が流る。トランジスタＭ２４，Ｍ２５は，ゲート電極とソース電極が共通で所謂カレントミラー回路を構成している。トランジスタＭ２５には，トランジスタＭ２４に流れる電流に，トランジスタＭ２４，Ｍ２５のサイズ比を乗じた電流が流れる。抵抗Ｒ１１，Ｒ１２には，トランジスタＭ２５の電流と同じ電流が流れる。抵抗Ｒ１１の一端は，差動増幅回路５の負入力端子に接続しているので，抵抗Ｒ１１の一端の電圧が上昇すると，トランジスタＭ２２のドレイン電極の電圧が低くなる。従って，抵抗Ｒ１１の一端の電圧は，容量Ｃ１１の一端の電圧とほぼ同じになる。
【００２５】
端子ＶＬの電圧値ＶＬは，抵抗Ｒ１１の一端の電圧をＶｐ，固定電位１０の電圧値をＶ１０とすると
ＶＬ＝（Ｖｐ−Ｖ１０）×Ｒ１１／（Ｒ１１＋Ｒ１２）＋Ｖ１０
で表すことが出来る。Ｒ１１，Ｒ１２の抵抗値は，容量Ｃ１の放電には無関係で任意に選ぶことが出来る。
【００２６】
図５は，図１の回路の端子ＩＮ，容量Ｃ１，端子ＶＬの電圧と，図３のコンパレータ７の出力の波形を示している。図３の閾値設定回路６は，図１のものを用いている。入力端子ＩＮには，図３に示すように鈍った信号が入力している信号には，雑音が重畳している。閾値設定回６では，入力端子ＩＮの波形と容量Ｃ１の一端の電圧を，トランスコンダクタンス３で比較し，入力端子ＩＮの方が大きいとき，トランスコンダクタンス３のＩｏｕｔが発生する。Ｉｏｕｔは，トランジスタＭ１６，Ｍ１７を通って，容量Ｃ１を充電する。容量Ｃ１の一端の電圧が上昇して，入力端子ＩＮの電圧に等しいか大きくなると，Ｉｏｕｔは０になり容量Ｃ１の充電は行われず，トランジスタＭ１１により容量Ｃ１の電荷は段々と放電する。コンパレータ７の閾値は，容量Ｃ１の一端の電圧を分圧して得られる端子ＶＬの電圧で，コンパレータ７の出力は，入力端子ＩＮの電圧と端子ＶＬの電圧とを比較した結果を出力する。
【００２７】
図２の回路は，図１の閾値設定回路を，改良したものである。図２の回路の閾値設定回路６も，図１の回路と同様に，図３の検出回路に用いることが出来る。トランジスタＭ１２のゲート電極とドレイン電極は共通に容量Ｃ１の一端に接続している。トランジスタ１２のソース電極は，トランジスタＭ１３のゲート電極とドレイン電極に接続してる。トランジスタＭ１３のソース電極はＧＮＤ電位に接続している。トランジスタＭ２５のドレイン電極は，差動増幅回路５の負入力端子と，抵抗Ｒ１の一端に共通に接続している。抵抗Ｒ１他端は，ＧＮＤ電位に接続してる。トランジスタＭ２６のゲート電極は，トランジスタＭ２５のゲート電極と共通に接続している。トランジスタＭ２６のドレイン電極は，トランジスタＭ２７のドレイン電極と抵抗Ｒ２１の一端に共通に接続している。トランジスタＭ２７のゲート電極は，固定電位１に接続している。トランジスタＭ２６，Ｍ２７のソース電極は，電源端子に接続している。抵抗Ｒ２１の他端は，出力端子ＶＬと抵抗Ｒ２２の一端に共通に接続している。抵抗Ｒ２２の他端は，ＧＮＤ電位に接続している。トランジスタＭ９のゲート電極は，トランジスタＭ２のゲート電極とドレイン電極と，トランジスタＭ１のドレイン電極とトランジスタＭ１１のゲート電極に共通に接続している。トランジスタＭ２，Ｍ９のソース電極は，ＧＮＤ電位に接続している。トランジスタＭ１のゲート電極は，固定電位１に接続している。トランジスタＭ１のソース電極は，電源端子に接続している。抵抗Ｒ１の一端は，トランジスタＭ２５のドレイン電極と差動増幅回路５の負入力端子に共通に接続している。抵抗Ｒ１の他端は，ＧＮＤ電位に接続している。抵抗Ｒ１は，図１の抵抗Ｒ１１，Ｒ１２に相当する。以上述べた以外は，図１と同一である。
【００２８】
ドレイン電極とゲート電極を共通に接続したトランジスタＭ１２，Ｍ１３をさらに直列にした回路を，クリップ回路４と呼ぶ。容量Ｃ１の電圧が，トランジスタの閾値電圧の２倍を超えるとトランジスタＭ１２，Ｍ１３がオンするので，トランジスタＭ１７を流れる電流は，容量Ｃ１を充電せずにトランジスタＭ１２，Ｍ１３を流れる。クリップ回路４がない場合には，電源投入時等に，容量Ｃ１の電圧が，場合によっては，電源電圧そのものになり，信号のピーク電圧まで放電するのに多大な時間を要する。クリップ回路４が有れば，容量Ｃ１の電圧は，トランジスタの閾値電圧の倍より大きくならなず，入力端子２のピーク電圧に等しくなるまでの時間は少なくなる。
【００２９】
トランジスタＭ２７と抵抗Ｒ２１，Ｒ２２からなる回路は，端子ＶＬの最小電圧を得る回路である。トランジスタＭ２７のゲート電極は，固定電位１に接続しているので，トランジスタＭ２７には，一定の電流が流れる。トランジスタＭ２６に流れる電流が０のとき，端子ＶＬの電圧は，固定閾値＝Ｒ２２の抵抗値×トランジスタＭ２７に流れる電流，になる。即ち，トランジスタＭ２７，抵抗Ｒ２１，Ｒ２２からなる回路は，図１の固定電位１０と同等の機能を果たす。前述したごとく，抵抗Ｒ１の一端の電圧は，容量Ｃ１の一端の電圧と等しいので，トランジスタＭ２５には，容量Ｃ１の電圧に比例した電流が流れる。トランジスタＭ２５，Ｍ２６はゲート電極とソース電極が共通に接続された所謂カレントミラー回路なので，トランジスタＭ２６を流れる電流も容量Ｃ１の一端の電圧に比例する。端子ＶＬの電圧は，固定閾値＋トランジスタＭ２６を流れる電流×Ｒ２２となる。
【００３０】
トランジスタＭ１はゲート電極が固定電位１に接続しているので，流れる電流は一定である。トランジスタＭ２は，トランジスタＭ１に直列に接続しているので，流れる電流は一定で，ゲート電極とドレイン電極が共通なので，ゲート，ソース間電圧は一定になる。トランジスタＭ１，Ｍ２かならる回路は，図１の固定電位８，９と同一の機能を果たす。図２の回路は，クリップ回路の動作以外は，図１と全く同一の動作をする。
【００３１】
図５と図６は，前述したごとく共に図１，図２，図３の回路の動作波形を示している。図５と図６の相違点は，同じ端子ＩＮの波形にたいして，容量Ｃ１と端子ＶＬの電圧の応答速度の相違である。図５では，容量Ｃ１の電圧は，端子ＩＮの最初のピークで端子ＩＮのピーク電圧と同一になっている，図６では，容量Ｃ１の電圧は，端子ＩＮの電圧が３回目のピークになってから，端子ＩＮのピーク電圧に達している。これは，トランスコンダクタンス３の応答速度の違いによる。トランスコンダクタンス３の応答速度は，トランジスタＭ４，Ｍ５のｇｍ×トランジスタＭ８，Ｍ１０の比×トランジスタＭ１６，Ｍ１７の比／容量Ｃ１の容量値で表現できる。図６では，応答速度を低く設定している。
【００３２】
【発明の効果】
以上説明したごとく。ダイオードの変わりに，正負２つの入力と出力１つの端子をもち，正負入力の電位差を電流として出力する所謂トランスコンダクタンス３と，トランスコンダクタンス３の出力電流を一方通行にする為のトランジスタＭ１４，Ｍ１５，Ｍ１６Ｍ１７からなる所謂カレントミラー回路とを用いた。トランスコンダクタンス３は，入力の正負の電圧差が数ｍＶでも入力電圧差に比例した出力電流が得られるので，電圧降下の少ない電圧をＣ１に充電，保持することできる。
【００３３】
更に，容量Ｃ１の電圧を，差動増幅回路５とトランジスタＭ２３，Ｍ２４，Ｍ２５で構成した電圧−電流変換回路（以下ＶＩ変換回路と呼ぶ）を用いて電流に変換し，変換した電流を抵抗Ｒ１１，Ｒ１２に流すことで，容量Ｃ１に並列に抵抗を接続しないようにした。容量Ｃ１の放電電流が直接抵抗を流れないので，高い抵抗値を必要としない。
【００３４】
一般的なＭＯＳ製造プロセスでは，抵抗値の大きな抵抗を作成しようとすると，チップ面積が大きくなるが，本発明では，高い抵抗値を必要としないので，特に閾値設定回路，検出回路の集積回路化に有利である。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図。
【図２】本発明の実施例を示す回路図。
【図３】本発明の実施例を示す回路図。
【図４】従来の技術による検出回路。
【図５】本発明の回路の動作波形図。
【図６】本発明の回路の動作波形図。
【図７】従来の技術による検出回路の動作波形図。
【図８】従来の技術による検出回路の動作波形図。
【符号の説明】
１，８，９，１０  固定電位
２  閾値設定回路の入力端子
ＶＬ  閾値設定回路の出力端子
３  トランスコンダクタンス
５  差動増幅回路
６  閾値設定回路
Ｃ１，Ｃ２  容量
ＩＮ  検出回路の入力端子
ＯＵＴ  検出回路の出力
Ｍ１，Ｍ２  トランジスタ
Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７  トランジスタ
Ｍ９，Ｍ１１，Ｍ１４，Ｍ１５，Ｍ１６  トランジスタ
Ｍ１８，Ｍ１９，Ｍ２０，Ｍ２１，Ｍ２２  トランジスタ
Ｍ２３，Ｍ２４，Ｍ２５，Ｍ２６，Ｍ２７  トランジスタ
Ｒ１，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２  抵抗
Ｒ３１，Ｒ３２  抵抗
Ｄｉ  ダイオード
【図１】
0004361190.tif 000002
【図２】
0004361190.tif 000003
【図３】
0004361190.tif 000004
【図４】
0004361190.tif 000005
【図５】
0004361190.tif 000006
【図６】
0004361190.tif 000007
【図７】
0004361190.tif 000008
【図８】
0004361190.tif 000009