(57)【特許請求の範囲】
【請求項１】
入力信号を増幅する出力信号レベル調整端子を有する増幅手段と、
コンデンサを要素として含み、このコンデンサでの充電電圧を上記出力信号レベル調整端子に与える積分手段と、
上記増幅手段からの出力信号の直流レベルの変動を検出して、上記積分手段の時定数に応じて、上記コンデンサの充電電圧を変化させる低速補償手段と、
上記増幅手段からの出力信号の振幅レベルを検知し、上記コンデンサの充電電圧を高速に変化させる高速補償手段と
を有することを特徴とする信号補償回路。
【請求項２】
入力信号を検波する検波手段と、この検波手段からの復調信号を増幅する増幅手段と、この増幅手段からの出力信号を基準レベルと比較して、論理レベルを確定したデジタル信号を出力する比較手段とを有する復調回路において、
請求項１に記載の信号補償回路を適用すると共に、上記増幅手段が、その信号補償回路の要素となっていることを特徴とする復調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号補償回路及び復調回路に関し、例えば、移動体通信の受信装置などに適用し得るものである。
【０００２】
【従来の技術】
無線通信に多く用いられるＦＳＫ変調信号は、その信号周波数と予め規定された搬送波周波数との差などの影響により、検波信号の直流電位にオフセット変動が発生する。
【０００３】
米国特許第６，１０４，２３８号公報（以下、文献１と呼ぶ）には、この直流オフセット変動に追従するため、検波出力を平滑化し、その直流成分を前段のチャネル選択フィルタなどへの周波数制御信号に加算し、その中心周波数を変化させることにより検波回路出力の直流電位変動を抑制するものことが開示されている。
【０００４】
また、米国特許第５，４１２，６９２号公報（以下、文献２と呼ぶ）には、検波出力信号の最大レベルと最小レベルとを検出し、その中間電位を生成して比較回路の参照電位として用い、最終出力信号を得ることが開示されている。上述した中間電位が、検波出力の直流電位変動に追従している。
【０００５】
【発明が解決しようとする課題】
ある種の無線通信システムでは送信状態と受信状態が時分割されており、さらに送信状態と受信状態が連続で切り替わる場合以外にも、その切り替わり間に休止状態（電源電圧は印加されているが送信でも受信でもない状態）を有する場合が存在する。このため、通信装置が受信状態に切り替わった時点で、受信信号は受信装置部にバースト的に到達し、そのときの検波信号の直流電位は動的に変化する。
【０００６】
一般に、無線通信システムでは、その伝送信号の先頭にプリアンブルパターンが付加されており、上述した動的な直流電位補償のために用いられる。
【０００７】
しかし、そのパターン長は適用される無線通信システムによって異なり、極めて短いパターン長（例えば４ビット程度）にて信号復調するためには、この動的な直流電位に高速に追従する必要がある。
【０００８】
さらに、伝送信号はハイレベルの連続やロウレベルの連続の同符号連続パターンを含み、復調回路は、この同符号連続信号に対しても適用システムに規定された連続長までは信号誤りなく動作することが求められる。一般に、この同符号連続耐量と上述した高速直流電位補償の動作とは相反する。
【０００９】
文献１に記載の回路構成では、直流電位補償に要する時間は検波出力を平滑化する時間と、チャネル選択フィルタや検波回路の絶対遅延時間との総和となり、高次なフィルタを適用した復調回路では高速な直流電位補償が困難であるとい課題がある。
【００１０】
また、文献２に記載の回路構成「の場合にも、高速な直流電位補償を実現するには検波出力の最大レベル及び最小レベル検出用の積分回路の時定数を小さくする必要があり、相反して同符号連続耐量が劣化するという課題がある。
【００１１】
そのため、高速な直流電位補償が実行できると共に、同符号連続などによる直流変動をも補償可能な復調回路が望まれており、また、そのような復調回路に適用するのに好適な信号補償回路も望まれている。
【００１２】
【課題を解決するための手段】
かかる課題を解決するため、第１の本発明の信号補償回路は、入力信号を増幅する出力信号レベル調整端子を有する増幅手段と、コンデンサを要素として含み、このコンデンサでの充電電圧を上記出力信号レベル調整端子に与える積分手段と、上記増幅手段からの出力信号の直流レベルの変動を検出して、上記積分手段の時定数に応じて、上記コンデンサの充電電圧を変化させる低速補償手段と、上記増幅手段からの出力信号の振幅レベルを検知し、上記コンデンサの充電電圧を高速に変化させる高速補償手段とを有することを特徴とする。
【００１３】
また、第２の本発明の復調回路は、入力信号を検波する検波手段と、この検波手段からの復調信号を増幅する増幅手段と、この増幅手段からの出力信号を基準レベルと比較して、論理レベルを確定したデジタル信号を出力する比較手段とを有するものであって、第１の本発明の信号補償回路を適用すると共に、上記増幅手段が、その信号補償回路の要素となっていることを特徴とする。
【００１４】
【発明の実施の形態】
（Ａ）第１の実施形態
以下、本発明による信号補償回路及び復調回路の第１の実施形態を、図面を参照しながら説明する。
【００１５】
（Ａ−１）第１の実施形態の復調回路の構成
図１は、第１の実施形態の復調回路の全体構成を示すブロック図である。
【００１６】
図１において、第１の実施形態の復調回路は、検波回路１、増幅回路２、第１の比較回路３、第２の比較回路４、信号レベル検知回路５、抵抗Ｒ１及びコンデンサＣ１を有する。なお、抵抗Ｒ１及びコンデンサＣ１は、積分回路を構成している。増幅回路２、第１の比較回路３、信号レベル検知回路５、抵抗Ｒ１及びコンデンサＣ１が、第１の実施形態の信号補償回路を構成している。
【００１７】
検波回路１は、入力信号（例えばＦＳＫ変調信号）を復調してアナログ信号として増幅回路２に出力するものである。
【００１８】
増幅回路２は、復調アナログ信号を第１及び第２の比較回路３及び４が動作可能な振幅レベルまで増幅して、第１及び第２の比較回路３及び４、並びに、信号レベル検知回路５に出力するものである。増幅回路２は、出力電圧調整端子２ａを有し、この出力電圧調整端子２ａに入力された電圧に応じて、その出力電圧を変化させる。増幅回路２は、出力電圧調整端子２ａに入力された電圧が増加すると、出力電圧を減少させ、出力電圧調整端子２ａに入力された電圧が減少すると、出力電圧を増加させるように動作するものである。
【００１９】
信号レベル検知回路５は、自己への入力信号電圧（増幅回路２の出力電圧）が基準高電位Ｖｈｉｇｈを超えた場合は出力電流を押し出し、基準低電位Ｖｌｏｗを下回った場合は出力電流の引き込みを実施するものである。信号レベル検知回路５は、入力信号電圧が基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内の場合には電流の押し出しも引き込みも実施しないものである。すなわち、信号レベル検知回路５は、増幅回路２の出力電圧の範囲を３個の範囲のいずれに属するかを検知し、それに応じて、出力電流の押し出し、出力電流０、又は、出力電流の引き込みを行うものである。
【００２０】
第１の比較回路３は、自己への入力信号電圧（増幅回路２の出力電圧）を論理レベル確定用基準電位Ｖｔｈとレベル比較し、論理レベル確定用基準電位Ｖｔｈを超えた場合は出力電圧を上昇させ、論理レベル確定用基準電位Ｖｔｈを下回った場合は出力電圧を減少させるものである。
【００２１】
第２の比較回路４は、第１の比較回路３と同様に、自己への入力信号電圧（増幅回路２の出力電圧）を論理レベル確定用基準電位Ｖｔｈとレベル比較するものであるが、その比較結果を、ロジックレベル（例えばＣＭＯＳレベル）で、当該復調回路の出力信号として送出するものである。
【００２２】
抵抗Ｒ１及びコンデンサＣ１は、上述したように、積分回路６を構成しているものである。この積分回路６の入力端（抵抗Ｒ１の一端）は、第１の比較回路３の出力端に接続されており、第１の比較回路３からの出力電圧に応じ、しかも、時定数Ｒ１×Ｃ１に応じて、充放電し、抵抗Ｒ１及びコンデンサＣ１の接続点（Ｃ点）の電位（積分電圧）を変化させるようになされている。また、抵抗Ｒ１及びコンデンサＣ１の接続点（Ｃ点）は、信号レベル検知回路５の出力端に接続されており、信号レベル検知回路５の出力電流の押し出し、引き込みによっても、充放電し、Ｃ点の電位（積分電圧）を変化させるようになされている。Ｃ点の電位は、増幅回路２の出力電圧調整端子２ａに印加されるようになされている。
【００２３】
以上のように、増幅回路２、第１の比較回路３及び積分回路６は、負帰還回路を構成している。この負帰還回路は、復調信号の直流電位（Ｂ点の直流電位）を論理レベル確定用基準電位Ｖｔｈと同じ電位に安定させるためのものである。その追従速度は、抵抗Ｒ１及びコンデンサＣ１の時定数Ｒ１×Ｃ１によって決定され、低速な直流電位変動に対応するようになされている。逆に言えば、低速な直流電位変動に対応するように、抵抗Ｒ１及びコンデンサＣ１の時定数Ｒ１×Ｃ１が選定されている。
【００２４】
また、増幅回路２、信号レベル検知回路５、及び、積分回路６内のコンデンサＣ１も、負帰還回路を構成している。この負帰還回路は、復調信号の電圧振幅が基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内になるようするものである。なお、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈの中央電位が、論理レベル確定用基準電位Ｖｔｈになっている。この負帰還回路は、帰還ループ内部に抵抗Ｒ１を含まないため、信号レベル検知回路５の検知結果は極めて高速に反映されるものである。
【００２５】
以上のように、第１の実施形態の特徴は、帰還ループを２つ有し、低速な直流変動には低速ループで追従し、高速な信号変動には高速ループで追従する点にある。
【００２６】
（Ａ−２）第１の実施形態の動作
次に、第１の実施形態の復調回路の動作を説明する。
【００２７】
（Ａ−２−１）基本動作
まず、第１の実施形態の復調回路の基本動作を図２を参照しながら説明する。図２は、通常の通信動作中における復調信号の直流電位の変動や振幅変動に対応している場合での各部信号波形を示している。
【００２８】
変調されている入力信号は、検波回路１によって信号復調される。復調されたアナログ信号は、増幅回路２によって増幅される。ここで、図２（Ａ）は検波回路１からの出力復調信号での波形（Ａ点での電圧波形）を示し、図２（Ｂ）は増幅回路２からの復調信号での波形（Ｂ点での電圧波形）を示している。なお、図２（Ａ）では、電圧振幅が変化するよう記載しているが、直流電位も変動していても良い。
【００２９】
検波回路１からの出力復調信号の直流電位が変動していても、増幅回路２の出力信号（Ｂ点）の直流電位は、以下のようにして論理レベル確定用基準電位Ｖｔｈと同電位となる。
【００３０】
Ｂ点電位は、第１の比較回路３によって論理レベル確定用基準電位Ｖｔｈと比較される。Ｂ点電位が論理レベル確定用基準電位Ｖｔｈより大きい場合には、第１の比較回路３の出力により、抵抗Ｒ１を介してコンデンサＣ１が充電され、その積分電圧（Ｃ点の電位）が上昇される。この上昇された積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２はＢ点電位を減少させる。これに対して、Ｂ点電位が論理レベル確定用基準電位Ｖｔｈより小さい場合には、第１の比較回路３の出力により、抵抗Ｒ１を介してコンデンサＣ１が放電され、その積分電圧が下降される。この下降された積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２はＢ点電位を上昇させる。
【００３１】
このような負帰還動作が定常的に繰り返されることにより、Ｂ点電位は基準電位Ｖｔｈと同電位となる。
【００３２】
また、検波回路１からの出力復調信号の信号振幅が変動し、所望する振幅を越えていても、増幅回路２の出力信号（Ｂ点）の振幅は、以下に記載する動作により、基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内となる。
【００３３】
増幅回路２の出力信号（Ｂ点）は信号レベル検知回路５に入力され、基準低電位Ｖｌｏｗ及び基準高電位Ｖｈｉｇｈと比較される。Ｂ点電位が基準高電位Ｖｈｉｇｈを超えた場合には、信号レベル検知回路５は出力電流を押し出すため、コンデンサＣ１を直接充電し、その積分電圧を高速に上昇させる。積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２はＢ点電位を低下させるよう動作し、Ｂ点電位が基準高電位Ｖｈｉｇｈ以下になった時点で信号レベル検知回路５の出力電流が０となる。このとき、コンデンサＣ１の積分電圧は一定値となり、同時に、Ｂ点電位は一定値（Ｖｈｉｇｈ）となる（図２（Ｂ）の時間αの期間）。
【００３４】
逆に、Ｂ点電位が基準低電位Ｖｌｏｗより低下した場合には、信号レベル検知回路５は出力電流を引き込むため、コンデンサＣ１を直接放電し、その積分電圧を高速に減少させる。積分電圧は増幅回路２の出力電圧調整端子２ａに入力されているため、増幅回路２はＢ点電位を増加させるよう動作し、Ｂ点電位が基準電位Ｖｌｏｗ以上になった時点で信号レベル検知回路５の出力電流が０となる。このとき、コンデンサＣ１の積分電圧は一定値となり、同時に、Ｂ点電位は一定値（Ｖｌｏｗ）となる（図２（Ｂ）の時間βの期間）。
【００３５】
また、Ｂ点電位が基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内である場合には、信号レベル検知回路５の出力電流は０となり、コンデンサＣ１に影響を与えない（図２（Ｂ）の時間γの期間）。
【００３６】
以上の動作により、Ｂ点の電圧振幅は、図２（Ｂ）に示すように、基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内となる。
【００３７】
Ｂ点での復調信号は、第２の比較回路４に入力されており、論理レベル確定用基準電位Ｖｔｈと比較され、ロジックレベルとして出力される（図２（Ｃ）の出力信号波形）。
【００３８】
以上のように、検波回路１からの復調信号に直流変動や振幅変動があっても、独立動作する上述した２種類の負帰還回路により、直流変動及び振幅変動が抑制され、その変動が抑制された復調信号を論理レベル確定用基準電位Ｖｔｈとして、復調信号の符号（論理レベル）を確定するようにしたので、当該復調回路からの出力信号（デジタル出力信号）の精度を高めることができる。
【００３９】
（Ａ−２−２）直流電位高速変動の補償動作
次に、バースト信号到来時のような急激な直流電位変動を補償する動作について、図３を用いて説明する。
【００４０】
入力信号が検波回路１によって信号復調され、その出力信号（Ａ点電位）の直流電位が、図３（Ａ）に示すように、時点ｔ＝０で下降方向に急激に変動したとする。このような変動は、例えば、バースト信号の非到来状態から到来状態への変化時点で生じる。なお、ｔ＜０の時間でのＢ点直流電位は、増幅回路２、第１の比較回路３、及び、積分回路６による帰還ループにより、論理レベル確定用基準電位Ｖｔｈと同電位となっている。
【００４１】
時点ｔ＝０で発生した直流電位変動のため、増幅回路２の出力信号（Ｂ点電位）も応動して低下し、Ｂ点での直流電位はＶｔｈ以下になる。しかし、Ｂ点電位が基準低電位Ｖｌｏｗより低下した時点で、上述したように、信号レベル検知回路５の出力がコンデンサＣ１を急激に放電させるため、Ｂ点電位は基準低電位Ｖｌｏｗを下回ることがなく、Ｂ点の直流電位は高速に補償される（図３（Ｂ））。そして、Ｂ点電位は第２の比較回路４によってロジックレベルに変換される。
【００４２】
同様に、Ａ点の直流電位（復調信号）が、急激に上昇した場合にも、図示は省略するが、基準高電位Ｖｈｉｇｈによって電圧制限が機能し、上述したと対称的な動作により、Ｂ点の直流電位は高速に補償される。
【００４３】
ここで、バースト信号の到来などにより、Ａ点の直流電位の変動に応動したＢ点直流電位の変動が基準低電位Ｖｌｏｗから基準高電位Ｖｈｉｇｈの範囲内程度の場合には、第２の比較回路４は十分に符号識別が可能である。
【００４４】
（Ａ−２−３）同符号連続の復調信号に対する動作
次に、検波回路１からの復調信号が同符号連続を有する場合の動作について、図４を用いて説明する。なお、点の直流電位が、既に論理レベル確定用基準電位Ｖｔｈと同電位であるとして説明する。
【００４５】
検波回路１によって復調された信号が同符号連続を有する場合には、図４（Ａ）に示すような波形（Ａ点波形）となる。なお、図４（Ａ）は論理「０」レベルが連続している場合を示している。
【００４６】
同符号連続期間は、交流信号成分を含まないため、増幅回路２の出力信号（Ｂ点電位）は、図４（Ｂ）に示すように、増幅回路２、第１の比較回路３及び積分回路６で構成される低速帰還ループにより、抵抗Ｒ１とコンデンサＣ１の時定数τ（＝Ｒ１×Ｃ１）にて決定される速度で論理レベル確定用基準電位Ｖｔｈに収束する。ここで、時定数τを、適用する無線システムにて規定される同符号連続長の所要時間より大きく（かつ後述する低速直流電位変動より小さく）選定しておくと、Ｂ点電位が論理レベル確定用基準電位Ｖｔｈに完全に収束することはない。
【００４７】
従って、第２の比較回路４は、符号誤りなく、増幅後の復調信号をロジックレベルに変換することができる。
【００４８】
同符号連続期間の終了後の直後は、直後の交流信号により、Ｂ点電位は基準高電位Ｖｈｉｇｈを超える（同符号連続期間でのＢ点電位の緩やかな上昇に基づく）。しかし、上述したバースト信号到来時の直流電位変動補償と同様に動作するため、第２の比較回路４にて符号識別誤りは発生しない。
【００４９】
なお、図４では、同符号連続信号として、論理「０」レベルが連続する例を示したが、論理「１」レベルが連続する場合にも、上述した場合と対称的な動作がなされ、第２の比較回路４にて符号識別誤りは発生しない。
【００５０】
（Ａ−２−４）低速な直流電位変動を有する受信信号の復調信号に対する動作
最後に、受信信号に低速な直流電位変動が発生した場合の動作について、図５を用いて説明する。
【００５１】
受信信号に低速な直流電位変動（直流ドリフト）があると、検波回路１からの復調信号（Ａ点直流電位）も、図５（Ａ）に示すように、ゆっくりと上昇（下降）する。ここで、積分回路６の時定数τを、適用システムに規定されるこの低速直流電位変動速度より速く設定しておくと、増幅回路２、第１の比較回路３及び積分回路６の低速帰還ループの動作によって、図５（Ｂ）に示すように、増幅回路２からの出力信号の直流電位（Ｂ点直流電位）の変動は発生しない。従って、第２の比較回路４は、図５（Ｃ）に示すように、符号誤りなくロジックレベル出力が可能である。
【００５２】
（Ａ−３）第１の実施形態の効果
以上のように、第１の実施形態によれば、抵抗とコンデンサにて構成される積分回路を介して復調信号の直流電位補償を低速で実行する負帰還ループと、復調信号の電圧振幅を検知し、その検知結果に応動して上記コンデンサを高速に充放電する負帰還ループを独立に設けたので、抵抗値とコンデンサ値及び高速充放電能力の選択によって、高速な直流電位補償と同符号連続耐量が各々独立にかつ柔軟に設定可能であるとい効果がある。
【００５３】
（Ｂ）第２の実施形態
以下、本発明による信号補償回路及び復調回路の第２の実施形態を、図面を参照しながら説明する。
【００５４】
（Ｂ−１）第２の実施形態の復調回路の構成
図６は、第２の実施形態の復調回路の全体構成を示す、一部、機能ブロックで示す回路図であり、上述した第１の実施形態に係る図１との同一、対応部分には同一符号を付して示している。
【００５５】
図６において、第２の実施形態の復調回路も、大きくは、検波回路１、増幅回路２、第１の比較回路３、第２の比較回路４（コンパレータＣｏｍｐ３）及び信号レベル検知回路５を含んでおり、また、第１の実施形態での積分回路６を構成しているコンデンサＣ１に対応するコンデンサＣ１も含んでいる。なお、増幅回路２、第１の比較回路３、信号レベル検知回路５、後述する積分回路が、第２の実施形態の信号補償回路を構成している。
【００５６】
検波回路１、増幅回路２、第１の比較回路３、第２の比較回路４（コンパレータＣｏｍｐ３）及び信号レベル検知回路５などの基本機能は、第１の実施形態と同様である。
【００５７】
第２の実施形態の場合、検波回路１は、入力信号（例えばＦＳＫ変調信号）を検波し、得られた復調信号を平衡出力し得るものであれば良く、その内部構成は省略する。
【００５８】
また、第２の比較回路４は、２入力（増幅後の復調信号及び論理レベル確定用基準電圧Ｖｔｈ）を比較してその大小関係により、論理「１」又は「０」を出力する単純なコンパレータＣｏｍｐ３で構成することができる。
【００５９】
そこで以下では、増幅回路２、第１の比較回路３及び信号レベル検知回路５の詳細構成について説明する。
【００６０】
増幅回路２は、４個のＮＭＯＳトランジスタＮ１〜Ｎ４、３個のＰＭＯＳトランジスタＰ１〜Ｐ３、３個の定電流源Ｉ１〜Ｉ３、３個の抵抗Ｒ６、Ｒ２、Ｒ３、及び、定電圧源Ｖｂｉａｓを有する。
【００６１】
また、第１の比較回路３は、２個のＮＭＯＳトランジスタＮ５、Ｎ６、２個のＰＭＯＳトランジスタＰ４、Ｐ５、定電流源Ｉ４、及び、２個の抵抗Ｒ４、Ｒ５を有する。
【００６２】
さらに、信号レベル検知回路５は、２個のＰＭＯＳトランジスタＰ６、Ｐ７、２個の定電圧源Ｖｈｉｇｈ、Ｖｌｏｗ、及び、２個のコンパレータＣｏｍｐ１、Ｃｏｍｐ２を有する。
【００６３】
検波回路１の一方の出力端子はＮＭＯＳトランジスタＮ１のゲート端子に接続され、検波回路２の他方の出力端子はＮＭＯＳトランジスタＮ２のゲート端子に接続されている。これら各ＮＭＯＳトランジスタＮ１、Ｎ２のソース端子は、一端（−端子）が接地されている定電流源のＩ１、Ｉ２の導入側（＋端子）にそれぞれ接続されていると共に、抵抗Ｒ６を介して相互に接続されている。一方のＮＭＯＳトランジスタＮ１のドレイン端子は、定電流源Ｉ３の−端子に接続されていると共に、ＰＭＯＳトランジスタＰ２のソース端子に接続され、他方のＮＭＯＳトランジスタＮ２のドレイン端子は、ＰＭＯＳトランジスタＰ１のドレイン端子に接続されていると共に、ＰＭＯＳトランジスタＰ３のソース端子に接続されている。
【００６４】
ＰＭＯＳトランジスタＰ２及びＰ３のゲート端子は共に、定電圧源Ｖｂｉａｓの−端子に接続され、定電圧源Ｖｂｉａｓの＋端子は電源供給端子Ｖｄｄに接続されている。
【００６５】
ＰＭＯＳトランジスタＰ２のドレイン端子は、ＮＭＯＳトランジスタＮ３のドレイン端子及びゲート端子に接続されていると共に、ＮＭＯＳトランジスタＮ４のゲート端子に接続されている。ＮＭＯＳトランジスタＮ３及びＮ４のソース端子は共に接地される。ＮＭＯＳトランジスタＮ４のドレイン端子は、ＰＭＯＳトランジスタＰ３のドレイン端子に接続されていると共に、抵抗Ｒ２の一方の端子及び抵抗Ｒ３の一方の端子に接続され、ＮＭＯＳトランジスタＮ５のゲート端子に接続され、コンパレータＣｏｍｐ１及びＣｏｍｐ２の−入力端子にそれぞれ接続され、コンパレータＣｏｍｐ３の一方の入力端子に接続されている。
【００６６】
抵抗Ｒ２の他方の端子は電源供給端子Ｖｄｄに接続され、抵抗Ｒ３の他方の端子は接地されている。
【００６７】
定電流源Ｉ３の＋端子及びＰＭＯＳトランジスタＰ１のソース端子は、電源供給端子Ｖｄｄに接続されている。ＰＭＯＳトランジスタＰ１のゲート端子は、コンデンサＣ１の一方の端子に接続されていると共に、ＰＭＯＳトランジスタＰ５のドレイン端子に接続され、ＮＭＯＳトランジスタＮ６のドレイン端子に接続され、ＰＭＯＳトランジスタＰ６のドレイン端子に接続され、ＮＭＯＳトランジスタＮ７のドレイン端子に接続されている。
【００６８】
コンデンサＣ１の他方の端子は接地されている。
【００６９】
ＮＭＯＳトランジスタＮ５のドレイン端子は、ＰＭＯＳトランジスタＰ４のドレイン端子及びゲート端子に接続されていると共に、ＰＭＯＳトランジスタＰ５のゲート端子に接続されている。ＰＭＯＳトランジスタＰ４及びＰ５のソース端子は共に電源供給端子Ｖｄｄに接続されている。ＮＭＯＳトランジスタＮ５のソース端子は、ＮＭＯＳトランジスタＮ６のソース端子に接続されていると共に、定電流源Ｉ４の＋端子に接続され、定電流源Ｉ４の−端子は接地されている。
【００７０】
ＮＭＯＳトランジスタＮ６のゲート端子は、抵抗Ｒ４の一方の端子及び抵抗Ｒ５の一方の端子に接続されていると共に、コンパレータＣｏｍｐ３の他方の入力端子に接続されている。抵抗Ｒ４の他方の端子は電源供給端子Ｖｄｄに接続され、抵抗Ｒ５の他方の端子は接地されている。
【００７１】
コンパレータＣｏｍｐ１の＋入力端子は、定電圧源Ｖｈｉｇｈの−端子に接続され、定電圧源Ｖｈｉｇｈの＋端子は電源供給端子Ｖｄｄに接続されている。コンパレータＣｏｍｐ２の＋入力端子は定電圧源Ｖｌｏｗの＋端子に接続され、定電圧源Ｖｌｏｗの−端子は接地されている。コンパレータＣｏｍｐ１の出力端子は、ＰＭＯＳトランジスタＰ６のゲート端子に接続されている。コンパレータＣｏｍｐ２の出力端子は、ＮＭＯＳトランジスタＮ７のゲート端子に接続されている。
【００７２】
ＰＭＯＳトランジスタＰ６のソース端子は、電源供給端子Ｖｄｄに接続され、ＮＭＯＳトランジスタＮ７のソース端子は接地されている。
【００７３】
（Ｂ−２）第２の実施形態の動作
次に、第２の実施形態の復調回路の動作、特に、増幅回路２、第１の比較回路３及び信号レベル検知回路５の動作を説明する。
【００７４】
なお、定電流源Ｉ１〜Ｉ４の＋端子は電流引き込み端子、−端子は電流供給端子とする。また、抵抗Ｒ２と抵抗Ｒ３の抵抗値は同じであり、さらに、抵抗Ｒ４と抵抗Ｒ５の抵抗値も同じ値とする。
【００７５】
検波回路１は、入力信号を復調しアナログ信号として平衡出力する機能（Ａ点電位及びＡ’点電位が平衡）を有するものであり、第２の比較回路４としてのコンパレータＣｏｍｐ３は、出力信号レベルをロジックレベル（例えばＣＭＯＳレベル）で出力する一般的なものとする。そのため、検波回路１及びコンパレータＣｏｍｐ３のこれ以上の動作説明は省略する。
【００７６】
まず、増幅回路２の動作を説明する。なお、増幅回路２の増幅率は、抵枕Ｒ６と抵抗Ｒ２（Ｒ３）の比によって決定される。Ｂ点の電位は、後述するように、Ａ−Ａ’点間の電位差と、ＰＭＯＳトランジスタＰ１のゲート端子の電位によって決定されるものであり、このＢ点電位が、増幅後の復調信号となっている。
【００７７】
なお、Ａ点及びＡ’点は、第１の実施形態のＡ点に相当し、Ｂ点は第１の実施形態のＢ点に相当している。
【００７８】
ＰＭＯＳトランジスタＰ１は、機能的には可変電流源を構成している。安定時においては、コンデンサＣ１の安定した積分電圧がゲート端子に印加されているので、定電流源とみなすことができ、その定電流は定電流源Ｉ３に等しい。
【００７９】
Ａ−Ａ’点間電位差があれば、その電位差に応じた電流が抵抗Ｒ６をその電位差の正負に応じた方向に流れ、その結果、Ｂ点を流れる電流もＰＭＯＳトランジスタＰ１のドレイン−ソース電流を流れる電流とは異なり、その結果、Ｂ点電位は、抵抗Ｒ２及びＲ３による電圧分圧値Ｖｄｄ／２から異なるものとなる。この変化分は、Ａ−Ａ’点間電位差に応じ、すなわち、Ｂ点電位は増幅後の復調信号となっている。
【００８０】
次に、増幅回路２での出力電圧調整動作（Ｂ点電位の調整動作）について説明する。
【００８１】
Ａ−Ａ’点間電位差が０の場合において、ＰＭＯＳトランジスタＰ１のドレイン−ソース電流と定電流源Ｉ３が等しければ、ＮＭＯＳトランジスタＮ３及びＮ４によって構成されるカレントミラー回路のため、抵抗Ｒ２及びＲ３の直列回路からＢ点に流れ込む電流もなく、また、抵抗Ｒ２及びＲ３の直列回路へＢ点に流れ込む電流もなく、Ｂ点電位は、抵抗Ｒ２及びＲ３による電圧分圧値Ｖｄｄ／２となる。
【００８２】
ここで、ＰＭＯＳトランジスタＰ１のゲート電圧（コンデンサＣ１の充電電圧）が上昇すると、そのドレイン−ソース電流は減少し、抵抗Ｒ２を流れる電流が抵抗Ｒ３より流れる電流より多くなって、Ｂ点電位は下降する。なお、ＰＭＯＳトランジスタＰ１のゲート端子は、第１の実施形態の出力電圧調整端子２ａに相当している。逆に、ＰＭＯＳトランジスタＰ１のゲート電圧が下降すると、そのドレイン−ソース電流は増加し、Ｂ点電位は上昇する。
【００８３】
以上から、ＰＭＯＳトランジスタＰ１のゲート電圧を調整することにより、Ｂ点電位（Ａ−Ａ’点間電位差）を調整できることになる。
【００８４】
次に、第１の比較回路３の動作を説明する。ここで、比較参照電位（第１の実施形態の論理レベル確定用基準電圧Ｖｔｈに相当；以下、Ｖｔｈと記載する）は、抵抗Ｒ４及びＲ５による電圧分圧値Ｖｄｄ／２となっている。
【００８５】
ＰＭＯＳトランジスタＰ４及びＰ５がカレントミラー回路を構成しているため、ＮＭＯＳトランジスタＮ５のゲート端子に印加されているＢ点電位と、ＮＭＯＳトランジスタＮ６のゲート端子に印加されている論理レベル確定用基準電圧Ｖｔｈとに差があると、ＰＭＯＳトランジスタＰ５のドレイン端子とＮＭＯＳトランジスタＮ６のドレイン端子との接続点からコンデンサＣ１に電流が流れ込んだり、その接続点にコンデンサＣ１から電流が流れ込んだりし、コンデンサＣ１の充電電圧（積分電圧）を変化させる。ＮＭＯＳトランジスタＮ６のゲート端子は、基準電圧Ｖｔｈが印加されているので、結果として、コンデンサＣ１の充放電電流の量は、Ｂ点電位がゲート端子に印加されているＮＭＯＳトランジスタＮ５の特性による。
【００８６】
すなわち、ＮＭＯＳトランジスタＮ５とコンデンサＣ１は、積分回路を構成している。ＮＭＯＳトランジスタＮ５の相互コンダクタンスをｇｍ５とすると、ＮＭＯＳトランジスタＮ５のゲート端子の電圧変化は、ｇｍ５とＣ１とで決定される時定数によって積分される。
【００８７】
以上のようにして、第１の比較回路３の比較結果に応じ、コンデンサＣ１の充電電圧を変化させ、ＰＭＯＳトランジスタＰ１のソース−ドレイン電流を変化させ、Ｂ点電位を変化させることができる。
【００８８】
次に、信号レベル検知回路５の動作を説明する。
【００８９】
コンパレータＣｏｍｐ１は、定電圧源Ｖｈｉｇｈによる定電圧（その値もＶｈｉｇｈで示す）と、Ｂ点電位とを比較し、Ｂ点電位が定電圧Ｖｈｉｇｈを超えたているときに、ＰＭＯＳトランジスタＰ６を導通状態にするものである。一方、コンパレータＣｏｍｐ２は、定電圧源Ｖｌｏｗによる定電圧（その値もＶｌｏｗで示す）と、Ｂ点電位とを比較し、Ｂ点電位が定電圧Ｖｌｏｗより小さいときに、ＮＭＯＳトランジスタＮ７を導通状態にするものである。
【００９０】
従って、Ｂ点電位が定電圧Ｖｈｉｇｈを超えているときには、ＰＭＯＳトランジスタＰ６だけ導通状態になり、Ｂ点電位が定電圧Ｖｌｏｗより小さいときには、ＮＭＯＳトランジスタＮ７だけ導通状態になり、Ｂ点電位が定電圧Ｖｌｏｗ〜Ｖｈｉｇｈの範囲内の電位のときには、ＰＭＯＳトランジスタＰ６及びＮＭＯＳトランジスタＮ７が共に非導通状態になる。
【００９１】
ＰＭＯＳトランジスタＰ６及びＮＭＯＳトランジスタＮ７が共に非導通状態のときには、すなわち、Ｂ点電位が定電圧Ｖｌｏｗ〜Ｖｈｉｇｈの範囲内の電位のときには、ＰＭＯＳトランジスタＰ６のドレイン端子及びＮＭＯＳトランジスタＮ７のドレイン端子の接続点が、コンデンサＣ１の一端に接続されていても、コンデンサＣ１の充電電圧（積分電圧）に影響を与えない。
【００９２】
また、ＰＭＯＳトランジスタＰ６だけが導通状態のときには、すなわち、Ｂ点電位が定電圧Ｖｈｉｇｈを超えているときには、ＰＭＯＳトランジスタＰ６を介して、電源供給端子Ｖｄｄからの電流がコンデンサＣ１に流れ込んでコンデンサＣ１を充電させ、コンデンサＣ１の充電電圧（積分電圧）を瞬時に上昇させる。
【００９３】
さらに、ＮＭＯＳトランジスタＮ７だけが導通状態のときには、すなわち、Ｂ点電位が定電圧Ｖｌｏｗより小さいときには、ＮＭＯＳトランジスタＮ７を介して、コンデンサＣ１からの放電電流が接地に瞬時に流れ込んでコンデンサＣ１を放電させ、コンデンサＣ１の充電電圧（積分電圧）を瞬時に下降させる。
【００９４】
以上のようなコンデンサＣ１の充電電圧（積分電圧）の変化により、Ｂ点電位は、定電圧Ｖｌｏｗ〜Ｖｈｉｇｈの範囲内に押さえ込まれ、すなわち、振幅制限される。
【００９５】
第２の比較回路４を構成しているコンパレータＣｏｍｐ３には、抵抗Ｒ２及びＲ３による固定の分圧電圧値Ｖｄｄ／２（Ｖｔｈ）と、Ｂ点電位とが入力されており、その比較結果がロジックレベルにて出力端子ＯＵＴに出力される。
【００９６】
以上のように、この第２の実施形態においても、増幅回路２及び第１の比較回路３、並びにＮＭＯＳトランジスタＮ５の相互コンダクタンス（ｇｍ５）とコンデンサＣ１による積分回路は、負帰還回路を構成しており、この負帰還回路により、Ｂ点の直流電位は抵抗Ｒ４及びＲ５にて決定される固定電圧Ｖｄｄ／２に安定する。その変化速度は、ｇｍ５、Ｃ１の時定数によって決定され低速な直流電位変動に対応する。
【００９７】
一方、この第２の実施形態においても、増幅回路２及び信号レベル検知回路５、さらにコンデンサＣ１も同様に負帰還回路を構成しており、この負帰還回路により、Ｂ点の電圧振幅が基準電位Ｖｈｉｇｈ及びＶｌｏｗの範囲内になるよう動作する。この際、信号レベル検知回路５の出力はコンデンサＣ１を直接駆動するため基準電位Ｖｈｉｇｈ及びＶｌｏｗとの比較結果（信号レベル検知結果）は極めて高速に反映される。
【００９８】
このように、第２の実施形態の本質も、帰還ループを２つ有し、低速な直流変動には低速ループで追従し、高速な信号変動には高速ループで追従するところにある。
【００９９】
なお、信号波形図の図示は省略するが、この第２の実施形態においても、第１の実施形態で説明した４種類の動作は同様になされる。そのため、第２の実施形態については、４種類の動作の説明を省略する。
【０１００】
（Ｂ−３）第２の実施形態の効果
以上のように、第２の実施形態によっても、積分回路を介して復調信号の直流電位補償を低速で実行する負帰還ループと、復調信号の電圧振幅を検知しその検知結果に応動して前記コンデンサを高速に充放電する負帰還ループを独立に設けたので、積分回路の時定数や高速充放電能力の選択によって高速な直流電位補償と同符号連続耐量が各々独立にかつ柔軟に設定可能という効果を奏する。
【０１０１】
特に、積分回路の時定数を第１の比較回路内部のトランジスタの相互コンダクタンス値とコンデンサにて決定する構成としたので、積分回路部分の簡素化が期待できる。
【０１０２】
（Ｃ）他の実施形態
第１、第２の実施形態では無線通信システムに適用する例にて説明したが、光伝送システムなどのような他のシステムにも同様に適用可能である。他のシステムも、バースト信号を受信するシステムであれば、適用効果は大きい。
【０１０３】
また、第２の実施形態ではＭＯＳトランジスタを用いた構成について説明したが、バイポーラトランジスタなど他のデバイスを用いても同様に実現できる。また、ユニポーラトランジスタも、他種類のものを適用できる。
【０１０４】
本発明は、実施形態でいう所の増幅回路、第１の比較回路、信号レベル検知回路及び積分回路の部分（信号補償回路）に特徴を有し、その入力段側回路は検波回路に限定されるものではなく、また、その出力段側回路も第２の比較回路に限定されるものではない。
【０１０５】
【発明の効果】
以上のように、本発明の信号補償回路及び復調回路によれば、高速な直流電位補償が実行できると共に、同符号連続などによる直流変動をも補償することができる。
【図面の簡単な説明】
【図１】第１の実施形態の復調回路の構成を示すブロック図である。
【図２】第１の実施形態の復調回路の動作説明用各部信号波形図（１）である。
【図３】第１の実施形態の復調回路の動作説明用各部信号波形図（２）である。
【図４】第１の実施形態の復調回路の動作説明用各部信号波形図（３）である。
【図５】第１の実施形態の復調回路の動作説明用各部信号波形図（４）である。
【図６】第２の実施形態の復調回路の構成を示す回路図である。
【符号の説明】
１…検波回路、２…増幅回路、３…第１の比較回路（低速補償手段）、４…第２の比較回路、５…信号レベル検知回路（高速補償手段）、６…積分回路、Ｃ１…コンデンサ、Ｒ１…抵抗、Ｎ５…ＮＭＯＳトランジスタ。
【図１】
0004321959.tif 000002
【図２】
0004321959.tif 000003
【図３】
0004321959.tif 000004
【図４】
0004321959.tif 000005
【図５】
0004321959.tif 000006
【図６】
0004321959.tif 000007