(57)【特許請求の範囲】
【請求項１】
第１のカード処理装置の端子から送信信号が供給される接続端子と、
第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、
外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段であって、前記判別手段は前記第１のカード処理装置、または、前記第２のカード処理装置からの送信信号に基づく電圧を独立に監視し、その監視した電圧に基づいて、上記判別を行う判別装置と、
前記第１のカード処理装置からアクセス可能な第１の記憶領域と前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域とを有する第１のメモリと、
前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、
前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１または第２の記憶領域にアクセスするアクセス手段と
を有し、
少なくとも前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成した
ＩＣカードであって、
前記マイクロコンピュータは、
前記第１記憶領域、または、前記第２の記憶領域、のそれぞれのみにアクセスするための第１のコマンドまたは第２のコマンドをそれぞれ予め設定しており、
前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第１のコマンドに変換し、
前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第２のコマンドに変換し、また、
前記第２の記憶領域へのアクセスを禁止し、前記第１のコマンドを実行するプログラムを格納する第１のプログラム格納領域と前記第１のプログラム格納領域とは別個の格納領域であって前記第１の記憶領域へのアクセスを禁止し、前記第２のコマンドを実行するプログラムを格納する第２のプログラム格納領域とを備えた第２のメモリと、前記第２のメモリに格納されたプログラムを実行する中央処理装置とを有しており、
前記マイクロコンピュータの中央処理装置は、
前記判別結果が前記第１の通信を示す場合は、前記第２のメモリの前記第１および第２のプログラム格納領域のうちでは第１のプログラム格納領域にのみアクセスして前記第１のコマンドを実行し、
前記判別結果が前記第２の通信を示す場合は、前記第２のメモリの前記第１および第２のプログラム格納領域のうちでは第２のプログラム格納領域にのみアクセスして前記第２のコマンドを実行する
ＩＣカード。
【請求項２】
第１のカード処理装置の端子から送信信号が供給される接続端子と、
第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、
外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段と、
前記第１のカード処理装置からアクセス可能な第１の記憶領域と前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域とを有する第１のメモリと、
前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、
前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１または第２の記憶領域にアクセスするアクセス手段と
を有し、
少なくとも前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成した
ＩＣカードであって、
前記マイクロコンピュータは、
前記第１記憶領域、または、前記第２の記憶領域、のそれぞれのみにアクセスするための第１のコマンドまたは第２のコマンドをそれぞれ予め設定しており、
前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第１のコマンドに変換し、
前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第２のコマンドに変換する
ＩＣカード。
【請求項３】
前記マイクロコンピュータは、
前記送信信号中に含まれる前記第１のメモリへのアクセスアドレスが前記第１と第２の記憶領域のうち何れに対応するかを検出し、
前記判別結果が前記第１の通信を示す場合は、前記アクセスアドレスが前記第１の記憶領域に対応するときに、前記第１の記憶領域にアクセスし、
前記判別結果が前記第２の通信を示す場合は、前記アクセスアドレスが前記第２の記憶領域に対応するときに、前記第２の記憶領域にアクセスする
請求項１または請求項２に記載のＩＣカード。
【請求項４】
第１のカード処理装置の端子から送信信号が供給される接続端子と、
第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、
外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段であって、前記判別手段は前記第１のカード処理装置、または、前記第２のカード処理装置からの送信信号に基づく電圧を独立に監視し、その監視した電圧に基づいて、上記判別を行う判別手段と、
前記第１のカード処理装置からアクセス可能な第１の記憶領域と、前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域と、前記第１および第２の記憶領域とは別個の記憶領域であって前記第１のカード処理装置と前記第２のカード処理装置とからアクセス可能な第３の記憶領域とを有する第１のメモリと、
前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、
前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１、第２または第３の記憶領域にアクセスするアクセス手段と
を有し、
前記判別手段と前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成した
ＩＣカードであって、
前記マイクロコンピュータは、
前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第１または第３の記憶領域、または、前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第２または第３の記憶領域、のそれぞれのみにアクセスするための第３のコマンドまたは第４のコマンドをそれぞれ予め設定しており、
前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第３のコマンドに変換し、
前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第４のコマンドに変換し、また、
前記第２の記憶領域へのアクセスを禁止し、前記第３のコマンドを実行するプログラムを格納する第３のプログラム格納領域と前記第３のプログラム格納領域とは別個の格納領域であって前記第１の記憶領域へのアクセスを禁止し、前記第４のコマンドを実行するプログラムを格納する第４のプログラム格納領域とを備えた第２のメモリと、前記第２のメモリに格納されたプログラムを実行する中央処理装置とを有しており、
前記マイクロコンピュータの中央処理装置は、
前記判別結果が前記第１の通信を示す場合は、前記第２のメモリの前記第３および第４のプログラム格納領域のうちでは第３のプログラム格納領域にのみアクセスして前記第３のコマンドを実行し、
前記判別結果が前記第２の通信を示す場合は、前記第２のメモリの前記第３および第４のプログラム格納領域のうちでは第４のプログラム格納領域にのみアクセスして前記第４のコマンドを実行する
ＩＣカード。
【請求項５】
第１のカード処理装置の端子から送信信号が供給される接続端子と、
第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、
外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段と、
前記第１のカード処理装置からアクセス可能な第１の記憶領域と、前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域と、前記第１および第２の記憶領域とは別個の記憶領域であって前記第１のカード処理装置と前記第２のカード処理装置とからアクセス可能な第３の記憶領域とを有する第１のメモリと、
前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、
前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１、第２または第３の記憶領域にアクセスするアクセス手段と
を有し、
前記判別手段と前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成した
ＩＣカードであって、
前記マイクロコンピュータは、
前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第１または第３の記憶領域、または、前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第２または第３の記憶領域、のそれぞれのみにアクセスするための第３のコマンドまたは第４のコマンドをそれぞれ予め設定しており、
前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第３のコマンドに変換し、
前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第４のコマンドに変換する
ＩＣカード。
【請求項６】
前記マイクロコンピュータは、
前記送信信号中に含まれる前記第１のメモリへのアクセスアドレスが前記第１と第２と第３の記憶領域のうち何れに対応するかを検出し、
前記判別結果が前記第１の通信を示す場合は、
前記アクセスアドレスが前記第１の記憶領域に対応するときに、前記第１の記憶領域にアクセスし、
前記アクセスアドレスが前記第３の記憶領域に対応するときに、前記第３の記憶領域にアクセスし、
前記判別結果が前記第２の通信を示す場合は、
前記アクセスアドレスが前記第２の記憶領域に対応するときに、前記第２の記憶領域にアクセスし、
前記アクセスアドレスが前記第３の記憶領域に対応するときに、前記第３の記憶領域にアクセスする
請求項４または請求項５に記載のＩＣカード。
【請求項７】
前記マイクロコンピュータは、
前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第１または第２のコマンドに変換する
請求項１または請求項２記載のＩＣカード。
【請求項８】
前記マイクロコンピュータは、
前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第３または第４のコマンドに変換する
請求項４または請求項５に記載のＩＣカード。
【請求項９】
前記演算処理は、前記送信コマンドを構成するビットデータのうち一部のビットデータを、前記判別結果に応じて書き換えることにより、前記第１、第２、第３、第４のコマンドに変換する処理を有する
請求項７または請求項８に記載のＩＣカード。
【請求項１０】
前記演算処理は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて一部の位置にビットデータを挿入することにより、前記第１、第２、第３、第４のコマンドに変換する処理を有する
請求項７、８または９記載のＩＣカード。
【請求項１１】
前記接続端子に供給される前記送信信号はディジタル信号からなり、
前記第２のカード処理装置からの送信信号は磁気信号からなり、
前記検出手段は、前記磁気信号を電気信号に変換する平面コイルと、前記平面コイルからの電気信号をアナログ信号からディジタル信号に変換するインタフェース回路とを有しており、前記インタフェース回路からのディジタル信号を前記抽出手段に供給する
請求項１〜１０の何れか１項に記載のＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、接触型ＩＣカードと非接触型ＩＣカードの両機能を併せ持つＩＣカードに関する。
【０００２】
【従来の技術】
ＩＣカードには、データの通信を接点を介して行う接触型ＩＣカードと、電磁誘導等により非接触通信を行う非接触型ＩＣカードに分類される。
非接触型ＩＣカードは、一例として交通システムのゲート・アクセス管理などに使用される。
接触型ＩＣカードは、決済用途などに使用され、高いセキュリティが要求される。
近年、接触型ＩＣカードと非接触型ＩＣカードの両方の機能を併せ持つＩＣカードが開発されており、当該ＩＣカードに搭載されるＩＣチップは、コンビチップと呼ばれる。
コンビチップは、次の３通りの型に分類される。
第１に、メモリ共有型のコンビチップである。
第２に、メモリ独立型のコンビチップである。
第３に、マイクロコンピュータ（マイコン）・メモリ共有型のコンビチップである。
【０００３】
図１は、メモリ共有型のコンビチップを搭載したＩＣカードの概略ブロック図である。
このＩＣカード１０は、接続端子１１と、メモリ共有型のコンビチップ１９と、平面コイル１５とを有する。
コンビチップ１９は、マイコン１２と、メモリ１３と、インタフェース（Ｉ／Ｆ）回路１４とを有する。
インタフェース回路１４と平面コイル１５は、検出手段１６を構成する。
【０００４】
接続端子１１には、メモリ１３の記憶データのリードまたはライトを行う第１のカード処理装置（不図示）の端子から、送信信号が供給される。接続端子１１に供給される前記送信信号はディジタル信号からなり、前記送信信号はマイコン１２に供給され、前記送信信号に基づいてマイコン１２はメモリ１３にアクセスする。
検出手段１６は、メモリ１３の記憶データのリードまたはライトを行う第２のカード処理装置（不図示）からの電磁波からなる送信信号を検出する。前記第２のカード処理装置からの送信信号は、例えば磁気信号からなる。
平面コイル１５は、前記磁気信号を電気信号に変換する。
インタフェース回路１４は、平面コイル１５からの電気信号をアナログ信号からディジタル信号に変換して、メモリ１３にアクセスする。
【０００５】
ＩＣカード１０では、接続端子１１からの信号に基づいてメモリアクセスするマイコン１２の処理と、平面コイル１５からの電気信号に基づいてメモリアクセスするインタフェース回路１４の処理とが独立して行われる。
ＩＣカード１０では、マイコン１２がアクセスするメモリ１３と、インタフェース回路１４がアクセスするメモリ１３は、同一のメモリである。
接続端子１１とマイコン１２とを接触部とし、検出手段１６を非接触部とすると、接触部と非接触部とでメモリを共有する構成である。
【０００６】
図２は、メモリ独立型のコンビチップを搭載したＩＣカードの概略ブロック図である。
このＩＣカード２０は、接続端子１１と、メモリ独立型のコンビチップ２９と、平面コイル１５とを有する。
コンビチップ２９は、マイコン１２と、メモリ１３Ａ，１３Ｂと、インタフェース（Ｉ／Ｆ）回路１４とを有する。
インタフェース回路１４と平面コイル１５は、検出手段１６を構成する。
【０００７】
接続端子１１には、メモリ１３Ａの記憶データのリードまたはライトを行う第１のカード処理装置（不図示）の端子から、送信信号が供給される。接続端子１１に供給される前記送信信号はディジタル信号からなり、前記送信信号はマイコン１２に供給され、前記送信信号に基づいてマイコン１２はメモリ１３Ａにアクセスする。
検出手段１６は、メモリ１３Ｂの記憶データのリードまたはライトを行う第２のカード処理装置（不図示）からの電磁波からなる送信信号を検出する。前記第２のカード処理装置からの送信信号は、例えば磁気信号からなる。
平面コイル１５は、前記磁気信号を電気信号に変換する。
インタフェース回路１４は、平面コイル１５からの電気信号をアナログ信号からディジタル信号に変換して、メモリ１３Ｂにアクセスする。
【０００８】
ＩＣカード２０では、接続端子１１からの信号に基づいてメモリアクセスするマイコン１２の処理と、平面コイル１５からの電気信号に基づいてメモリアクセスするインタフェース回路１４の処理とが独立して行われる。
ＩＣカード２０では、マイコン１２がアクセスするメモリ１３Ａと、インタフェース回路１４がアクセスするメモリ１３Ｂは、異なるメモリである。
接続端子１１とマイコン１２とを接触部とし、検出手段１６を非接触部とすると、接触部と非接触部とでメモリが独立した構成である。
【０００９】
図３は、マイコン・メモリ共有型のコンビチップを搭載したＩＣカードの概略ブロック図である。
このＩＣカード３０は、接続端子１１と、マイコン・メモリ共有型のコンビチップ３９と、平面コイル１５とを有する。
コンビチップ３９は、マイコン３２と、メモリ３３と、インタフェース（Ｉ／Ｆ）回路１４とを有する。
インタフェース回路１４と平面コイル１５は、検出手段１６を構成する。
【００１０】
接続端子１１には、メモリ３３の記憶データのリードまたはライトを行う第１のカード処理装置（不図示）の端子から、送信信号が供給される。接続端子１１に供給される前記送信信号はディジタル信号からなり、前記送信信号はマイコン３２に供給され、前記送信信号に基づいてマイコン（マイクロコンピュータ）３２はメモリ３３にアクセスする。
検出手段１６は、メモリ３３の記憶データのリードまたはライトを行う第２のカード処理装置（不図示）からの電磁波からなる送信信号を検出する。前記第２のカード処理装置からの送信信号は、例えば磁気信号からなる。
平面コイル１５は、前記磁気信号を電気信号に変換する。
インタフェース回路１４は、平面コイル１５からの電気信号をアナログ信号からディジタル信号に変換し、インタフェース回路１４からのディジタル信号に基づいてマイコン３２はメモリ３３にアクセスする。
【００１１】
ＩＣカード３０では、接続端子１１からの信号に基づいてメモリアクセスする処理と、検出手段１６からの信号に基づいてメモリアクセスする処理は、マイコン３２で行われる。
接続端子１１とマイコン３２とを接触部とし、検出手段１６とマイコン３２とを非接触部とすると、接触部と非接触部とでメモリ３３の記憶領域を共有する構成であり、マイコン３２を共有する構成である。
【００１２】
【発明が解決しようとする課題】
メモリ共有型のコンビチップを搭載したＩＣカードでは、非接触部はマイコンを介さずにメモリにアクセスするので、マイコンを介してメモリにアクセスする方式に比べるとメモリのセキュリティが低くなる。
また、非接触部は、マイコンを有していないので、非接触部で複雑な演算を行うことが困難である。
【００１３】
メモリ独立型のコンビチップを搭載したＩＣカードでは、接触部と非接触部とは互いに独立であってデータを共有することができず、利便性が低い。
また、接触部がアクセスするメモリと非接触部がアクセスするメモリとを各々設ける必要がある。
また、非接触部は、マイコンを有していないので、非接触部で複雑な演算を行うことが困難である。
【００１４】
マイコン・メモリ共有型のコンビチップを搭載したＩＣカードでは、接触部および非接触部とでマイコンを共有するので、メモリ共有型のコンビチップを搭載したＩＣカードに比べ、セキュリティ性を高くすることができる。
しかし、接触部と非接触部とでメモリの記憶領域を共有化しているので、接触部のみで取り扱いたいデータを、非接触部を介して取り扱うことが可能となり、接触部と非接触部との記憶データの差別化が困難になってセキュリティ性が低下する。
一例として、メモリに記憶された決済情報に関し、接触部のみで取り扱いたい場合であっても、非接触部を介して決済情報の読取り（リード）や書込み（ライト）が行われる可能性がある。
本発明の目的は、接触型ＩＣカードと非接触型ＩＣカードの両機能を併せ持つＩＣカードであって、セキュリティ性を高くすることができるＩＣカードを提供することにある。
【００１５】
【課題を解決するための手段】
本発明の第１のＩＣカードは、第１のカード処理装置の端子から送信信号が供給される接続端子と、第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段であって、前記判別手段は前記第１のカード処理装置、または、前記第２のカード処理装置からの送信信号に基づく電圧を独立に監視し、その監視した電圧に基づいて、上記判別を行う判別装置と、前記第１のカード処理装置からアクセス可能な第１の記憶領域と前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域とを有する第１のメモリと、前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１または第２の記憶領域にアクセスするアクセス手段とを有し、少なくとも前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成したＩＣカードであって、前記マイクロコンピュータは、前記第１記憶領域、または、前記第２の記憶領域、のそれぞれのみにアクセスするための第１のコマンドまたは第２のコマンドをそれぞれ予め設定しており、前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第１のコマンドに変換し、前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第２のコマンドに変換し、また、前記第２の記憶領域へのアクセスを禁止し、前記第１のコマンドを実行するプログラムを格納する第１のプログラム格納領域と前記第１のプログラム格納領域とは別個の格納領域であって前記第１の記憶領域へのアクセスを禁止し、前記第２のコマンドを実行するプログラムを格納する第２のプログラム格納領域とを備えた第２のメモリと、前記第２のメモリに格納されたプログラムを実行する中央処理装置とを有しており、前記マイクロコンピュータの中央処理装置は、前記判別結果が前記第１の通信を示す場合は、前記第２のメモリの前記第１および第２のプログラム格納領域のうちでは第１のプログラム格納領域にのみアクセスして前記第１のコマンドを実行し、前記判別結果が前記第２の通信を示す場合は、前記第２のメモリの前記第１および第２のプログラム格納領域のうちでは第２のプログラム格納領域にのみアクセスして前記第２のコマンドを実行する。
【００１６】
本発明の第１のＩＣカードは、第１のカード処理装置の端子から送信信号が供給される接続端子と、第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段と、前記第１のカード処理装置からアクセス可能な第１の記憶領域と前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域とを有する第１のメモリと、前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１または第２の記憶領域にアクセスするアクセス手段とを有し、少なくとも前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成したＩＣカードであって、前記マイクロコンピュータは、前記第１記憶領域、または、前記第２の記憶領域、のそれぞれのみにアクセスするための第１のコマンドまたは第２のコマンドをそれぞれ予め設定しており、前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第１のコマンドに変換し、前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第２のコマンドに変換する。
【００１８】
本発明の第１のＩＣカードでは、好適には、前記マイクロコンピュータは、前記送信信号中に含まれる前記第１のメモリへのアクセスアドレスが前記第１と第２の記憶領域のうち何れに対応するかを検出し、前記判別結果が前記第１の通信を示す場合は、前記アクセスアドレスが前記第１の記憶領域に対応するときに、前記第１の記憶領域にアクセスし、前記判別結果が前記第２の通信を示す場合は、前記アクセスアドレスが前記第２の記憶領域に対応するときに、前記第２の記憶領域にアクセスする。
【００１９】
本発明の第１のＩＣカードでは、好適には、前記マイクロコンピュータは、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第１または第２のコマンドに変換する構成としてもよい。
前記演算処理は、前記送信コマンドを構成するビットデータのうち一部のビットデータを、前記判別結果に応じて書き換えることにより、前記第１、第２のコマンドに変換する処理を有する構成としてもよい。  前記演算処理は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて一部の位置にビットデータを挿入することにより、前記第１、第２のコマンドに変換する処理を有する構成としてもよい。
【００２０】
本発明の第２のＩＣカードは、第１のカード処理装置の端子から送信信号が供給される接続端子と、第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段であって、前記判別手段は前記第１のカード処理装置、または、前記第２のカード処理装置からの送信信号に基づく電圧を独立に監視し、その監視した電圧に基づいて、上記判別を行う判別手段と、前記第１のカード処理装置からアクセス可能な第１の記憶領域と、前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域と、前記第１および第２の記憶領域とは別個の記憶領域であって前記第１のカード処理装置と前記第２のカード処理装置とからアクセス可能な第３の記憶領域とを有する第１のメモリと、前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１、第２または第３の記憶領域にアクセスするアクセス手段とを有し、前記判別手段と前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成したＩＣカードであって、前記マイクロコンピュータは、前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第１または第３の記憶領域、または、前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第２または第３の記憶領域、のそれぞれのみにアクセスするための第３のコマンドまたは第４のコマンドをそれぞれ予め設定しており、前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第３のコマンドに変換し、前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第４のコマンドに変換し、また、前記第２の記憶領域へのアクセスを禁止し、前記第３のコマンドを実行するプログラムを格納する第３のプログラム格納領域と前記第３のプログラム格納領域とは別個の格納領域であって前記第１の記憶領域へのアクセスを禁止し、前記第４のコマンドを実行するプログラムを格納する第４のプログラム格納領域とを備えた第２のメモリと、前記第２のメモリに格納されたプログラムを実行する中央処理装置とを有しており、前記マイクロコンピュータの中央処理装置は、前記判別結果が前記第１の通信を示す場合は、前記第２のメモリの前記第３および第４のプログラム格納領域のうちでは第３のプログラム格納領域にのみアクセスして前記第３のコマンドを実行し、前記判別結果が前記第２の通信を示す場合は、前記第２のメモリの前記第３および第４のプログラム格納領域のうちでは第４のプログラム格納領域にのみアクセスして前記第４のコマンドを実行する。
【００２１】
本発明の第２のＩＣカードは、第１のカード処理装置の端子から送信信号が供給される接続端子と、第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段と、外部装置との通信が前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う判別手段と、前記第１のカード処理装置からアクセス可能な第１の記憶領域と、前記第１の記憶領域とは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域と、前記第１および第２の記憶領域とは別個の記憶領域であって前記第１のカード処理装置と前記第２のカード処理装置とからアクセス可能な第３の記憶領域とを有する第１のメモリと、前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリの前記第１、第２または第３の記憶領域にアクセスするアクセス手段とを有し、前記判別手段と前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成したＩＣカードであって、前記マイクロコンピュータは、前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第１または第３の記憶領域、または、前記第１のメモリの前記第１、第２および第３の記憶領域のうちでは第２または第３の記憶領域、のそれぞれのみにアクセスするための第３のコマンドまたは第４のコマンドをそれぞれ予め設定しており、前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記第３のコマンドに変換し、前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記第４のコマンドに変換する。
【００２３】
本発明の第２のＩＣカードでは、好適には、前記マイクロコンピュータは、前記送信信号中に含まれる前記第１のメモリへのアクセスアドレスが前記第１と第２と第３の記憶領域のうち何れに対応するかを検出し、前記判別結果が前記第１の通信を示す場合は、前記アクセスアドレスが前記第１の記憶領域に対応するときに、前記第１の記憶領域にアクセスし、前記アクセスアドレスが前記第３の記憶領域に対応するときに、前記第３の記憶領域にアクセスし、前記判別結果が前記第２の通信を示す場合は、前記アクセスアドレスが前記第２の記憶領域に対応するときに、前記第２の記憶領域にアクセスし、前記アクセスアドレスが前記第３の記憶領域に対応するときに、前記第３の記憶領域にアクセスする。
【００２４】
本発明の第２のＩＣカードでは、好適には、前記マイクロコンピュータは、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第３または第４のコマンドに変換する構成としてもよい。
前記演算処理は、前記送信コマンドを構成するビットデータのうち一部のビットデータを、前記判別結果に応じて書き換えることにより、前記第３、第４のコマンドに変換する処理を有する構成としてもよい。  前記演算処理は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて一部の位置にビットデータを挿入することにより、前記第３、第４のコマンドに変換する処理を有する構成としてもよい。
【００２５】
前記第１のＩＣカードにおいて、判別手段は、外部装置との通信が、前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う。
第１のメモリは、前記第１のカード処理装置からアクセス可能な第１の記憶領域を有する。
第１のメモリは、前記第２のカード処理装置からアクセス可能な第２の記憶領域を有する。第１の記憶領域と第２の記憶領域は、第１のメモリ内の別個の記憶領域である。
抽出手段は、前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する。このようにして、前記送信信号に含まれている前記送信コマンドが前記抽出手段によって抽出される。
アクセス手段は、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリにアクセスする。
前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成しており、マイクロコンピュータを用いて複雑な演算処理が可能である。
【００２６】
前記第２のＩＣカードにおいて、判別手段は、外部装置との通信が、前記接続端子を介する第１の通信であるか前記検出手段を介する第２の通信であるかの判別を行う。
第１のメモリは、前記第１のカード処理装置からアクセス可能な第１および第３の記憶領域を有する。
第１のメモリは、前記第２のカード処理装置からアクセス可能な第２および第３の記憶領域を有する。第１の記憶領域と第２の記憶領域と第３の記憶領域は、第１のメモリ内の別個の記憶領域である。
抽出手段は、前記検出手段からの信号と前記接続端子からの信号とを入力し、前記第１のメモリにアクセスするコマンドを示す送信コマンドを抽出する。このようにして、前記送信信号に含まれている前記送信コマンドが前記抽出手段によって抽出される。
アクセス手段は、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１のメモリにアクセスする。
前記アクセス手段と前記抽出手段とをマイクロコンピュータにより構成しており、マイクロコンピュータを用いて複雑な演算処理が可能である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を、添付図面を参照して説明する。
図４は、本発明に係るＩＣカードの一例を示す概略ブロック図である。
【００２８】
このＩＣカード４０は、接続端子１１と、マイコン・メモリ共有型のコンビチップ４９と、平面コイル１５とを有する。
コンビチップ４９は、マイコン４２と、第１のメモリ４３と、インタフェース（Ｉ／Ｆ）回路１４とを有する。
インタフェース回路１４と平面コイル１５は、検出手段１６を構成する。
【００２９】
接続端子１１には、第１のメモリ４３の第１の記憶領域４３Ａの記憶データのリードまたはライトを行う第１のカード処理装置（不図示）の端子から、送信信号が供給される。接続端子１１に供給される前記送信信号はディジタル信号からなり、前記送信信号はマイコン４２に供給され、前記送信信号および後述の判別結果に基づいてマイコン（マイクロコンピュータ）４２は第１のメモリ４３にアクセスする。
検出手段１６は、第１のメモリ４３の第２の記憶領域４３Ｂの記憶データのリードまたはライトを行う第２のカード処理装置（不図示）からの電磁波からなる送信信号を検出する。前記第２のカード処理装置からの送信信号は、例えば磁気信号からなる。
平面コイル１５は、前記磁気信号を電気信号に変換する。
インタフェース回路１４は、平面コイル１５からの電気信号をアナログ信号からディジタル信号に変換し、インタフェース回路１４からのディジタル信号と後述の判別結果とに基づいてマイコン４２は第１のメモリ４３にアクセスする。
【００３０】
ＩＣカード４０では、接続端子１１からの信号に基づいてメモリアクセスする処理と、検出手段１６からの信号に基づいてメモリアクセスする処理は、マイコン４２で行われる。
接続端子１１とマイコン４２とを接触部とし、検出手段１６とマイコン４２とを非接触部とすると、接触部と非接触部とで第１のメモリ４３およびマイコン４２を共有するが、第１のメモリ４３において別個の記憶領域にアクセスする構成である。
前記第１のカード処理装置は第１の記憶領域４３Ａにのみアクセス可能であり、前記第２のカード処理装置は第２の記憶領域４３Ｂにのみアクセス可能である。
第１のメモリ４３において、第１の記憶領域４３Ａと第２の記憶領域４３Ｂは、別個の記憶領域である。
【００３１】
図５は、本発明に係るＩＣカードの一例を示す概略ブロック図である。
このＩＣカード５０は、接続端子１１と、マイコン・メモリ共有型のコンビチップ５９と、平面コイル１５とを有する。
コンビチップ５９は、マイコン５２と、第１のメモリ５３と、インタフェース（Ｉ／Ｆ）回路１４とを有する。
インタフェース回路１４と平面コイル１５は、検出手段１６を構成する。
【００３２】
接続端子１１には、第１のメモリ５３の第１の記憶領域５３Ａまたは第３の記憶領域５３Ｃの記憶データのリードもしくはライトを行う第１のカード処理装置（不図示）の端子から、送信信号が供給される。接続端子１１に供給される前記送信信号はディジタル信号からなり、前記送信信号はマイコン５２に供給され、前記送信信号および後述の判別結果に基づいてマイコン（マイクロコンピュータ）５２は第１のメモリ５３にアクセスする。
検出手段１６は、第１のメモリ５３の第３の記憶領域５３Ｃの記憶データのリードまたはライトを行う第２のカード処理装置（不図示）からの電磁波からなる送信信号を検出する。前記第２のカード処理装置からの送信信号は、例えば磁気信号からなる。
平面コイル１５は、前記磁気信号を電気信号に変換する。
インタフェース回路１４は、平面コイル１５からの電気信号をアナログ信号からディジタル信号に変換し、インタフェース回路１４からのディジタル信号と後述の判別結果とに基づいてマイコン５２は第１のメモリ５３にアクセスする。
【００３３】
ＩＣカード５０では、接続端子１１からの信号に基づいてメモリアクセスする処理と、検出手段１６からの信号に基づいてメモリアクセスする処理は、マイコン５２で行われる。
接続端子１１とマイコン５２とを接触部とし、検出手段１６とマイコン５２とを非接触部とすると、接触部と非接触部とで第１のメモリ５３およびマイコン５２を共有し、第１のメモリ５３において第３の記憶領域５３Ｃを共有する。
前記第１のカード処理装置は第１および第３の記憶領域５３Ａ，５３Ｃにアクセス可能であり、前記第２のカード処理装置は第３の記憶領域５３Ｃにのみアクセス可能である。
メモリ５３において、第１の記憶領域５３Ａと第３の記憶領域５３Ｃは、別個の記憶領域である。
【００３４】
図６は、本発明に係るＩＣカードの一例を示す概略ブロック図である。
このＩＣカード６０は、接続端子１１と、マイコン・メモリ共有型のコンビチップ６９と、平面コイル１５とを有する。
コンビチップ６９は、マイコン６２と、第１のメモリ６３と、インタフェース（Ｉ／Ｆ）回路１４とを有する。
インタフェース回路１４と平面コイル１５は、検出手段１６を構成する。
【００３５】
接続端子１１には、第１のメモリ６３の第１の記憶領域６３Ａまたは第３の記憶領域６３Ｃの記憶データのリードもしくはライトを行う第１のカード処理装置（不図示）の端子から、送信信号が供給される。接続端子１１に供給される前記送信信号はディジタル信号からなり、前記送信信号はマイコン６２に供給され、前記送信信号および後述の判別結果に基づいてマイコン（マイクロコンピュータ）６２は第１のメモリ６３にアクセスする。
検出手段１６は、第１のメモリ６３の第２の記憶領域６３Ｂまたは第３の記憶領域６３Ｃの記憶データのリードまたはライトを行う第２のカード処理装置（不図示）からの電磁波からなる送信信号を検出する。前記第２のカード処理装置からの送信信号は、例えば磁気信号からなる。
平面コイル１５は、前記磁気信号を電気信号に変換する。
インタフェース回路１４は、平面コイル１５からの電気信号をアナログ信号からディジタル信号に変換し、インタフェース回路１４からのディジタル信号と後述の判別結果とに基づいてマイコン６２は第１のメモリ６３にアクセスする。
【００３６】
ＩＣカード６０では、接続端子１１からの信号に基づいてメモリアクセスする処理と、検出手段１６からの信号に基づいてメモリアクセスする処理は、マイコン６２で行われる。
接続端子１１とマイコン６２とを接触部とし、検出手段１６とマイコン６２とを非接触部とすると、接触部と非接触部とで第１のメモリ６３およびマイコン６２を共有し、第１のメモリ６３において第３の記憶領域６３Ｃを共有する。
前記第１のカード処理装置は第１および第３の記憶領域６３Ａ，６３Ｃにアクセス可能であり、前記第２のカード処理装置は第２および第３の記憶領域６３Ｂ，６３Ｃにアクセス可能である。
第１のメモリ６３において、第１の記憶領域６３Ａと第２の記憶領域６３Ｂと第３の記憶領域６３Ｃは、それぞれ別個の記憶領域である。
【００３７】
上記ＩＣカード４０，５０，６０では、接触部および非接触部は、マイコンを介して第１のメモリにアクセスするので、セキュリティ性を高くすることができる。
また、第１のメモリにおいて、接触部に専用のメモリエリアである第１の記憶領域を設け、又は非接触部に専用のメモリエリアである第２の記憶領域を設けることで、接触部で取り扱い可能なデータを限定することができ、非接触部で取り扱い可能なデータを限定することができる。
また、接触部および非接触部で取り扱い可能なメモリエリアである第３の記憶領域を設けることで、接触部および非接触部で記憶データを共有化することができ、利便性を高めることができる。
【００３８】
アクセス手段でのメモリアクセス制御には、外部装置との通信が接続端子１１を介する第１の通信か検出手段１６を介する第２の通信かの判別を行う判別手段が利用される。判別手段は、マイコンで構成される。
第１の通信の場合は、ＩＣカードと前記第１のカード処理装置との間で通信が行われる場合である。
第２の通信の場合は、ＩＣカードと前記第２のカード処理装置との間で通信が行われる場合である。
判別手段の判別結果に基づいて第１のメモリのアクセスエリアを限定することで、ＩＣカードのセキュリティ性を向上することができる。
判別結果が第１の通信の場合、第２の記憶領域にアクセスすることを禁止することで、セキュリティ性を向上することができる。
判別結果が第２の通信の場合、第１の記憶領域にアクセスすることを禁止することで、セキュリティ性を向上することができる。
【００３９】
メモリアクセス制御には、判別手段の判別結果と送信信号中の送信コマンドとの組み合わせにより、アクセス可能な記憶領域を予め限定することが望ましく、これにより接触部および非接触部からアクセス可能な第３の記憶領域を設定する構成としてもよい。
判別手段の判別結果と送信コマンドとの組み合わせとしては、第１の通信と第２の通信に応じて送信コマンドを第１のコマンドと第２のコマンドに変換し、当該コマンドを実行してメモリにアクセスすることが望ましい。
この場合、第１および第２のコマンドに応じてアクセス可能な記憶領域を限定することで、同じ送信コマンドであっても、第１および第２の通信に応じて各記憶領域のアクセス可否を設定することができる。
【００４０】
図７は、図４のＩＣカード４０を詳しく説明するブロック図である。
図７のＩＣカード４０では、抽出手段４２１と判別手段４２２とアクセス手段４２３とを、マイコン４２により構成している。
判別手段４２２は、外部装置との通信が前記接続端子１１を介する第１の通信であるか前記検出手段１６を介する第２の通信であるかの判別を行い、判別結果を示す信号を生成してアクセス手段４２３に出力する。
抽出手段４２１は、前記検出手段１６からの信号と前記接続端子１１からの信号とを入力し、前記第１のメモリ４３にアクセスするコマンドを示す送信コマンドを抽出し、前記送信コマンドを示す信号をアクセス手段４２３に出力する。
アクセス手段４２３は、前記判別手段４２２の判別結果と抽出手段４２１からの前記送信コマンドとに基づいて前記第１のメモリ４３にアクセスする。
図５と図６のＩＣカード５０，６０においても、同様に抽出手段と判別手段とアクセス手段とをマイコン５２，６２により各々構成している。
【００４１】
図８と図９は、図７のＩＣカード４０の動作の一例を説明するフローチャートである。
第１のカード処理装置の接続端子からＩＣカード４０の接続端子１１に送信信号が供給されると、当該送信信号は抽出手段４２１に入力され、抽出手段４２１は、接続端子１１からの信号中に含まれる、第１のメモリ４３にアクセスするコマンドを示す送信コマンドを抽出し、当該送信コマンドを示す信号をアクセス手段４２３に出力する（ステップＦ１）。
第２のカード処理装置から放射された電磁波からなる送信信号が検出手段１６で検出されると、当該送信信号は抽出手段４２１に入力され、抽出手段４２１は、検出手段１６からの信号中に含まれる、第１のメモリ４３にアクセスするコマンドを示す送信コマンドを抽出し、当該送信コマンドを示す信号をアクセス手段４２３に出力する（ステップＦ１）。
【００４２】
また、抽出手段４２１は、検出手段１６からの信号中に含まれる、第１のメモリ４３にアクセスするアクセスアドレスを抽出し、当該アクセスアドレスを示す信号をアクセス手段４２３に出力する（ステップＦ２）。
また、抽出手段４２１は、接続端子１１からの信号中に含まれる、第１のメモリ４３にアクセスするアクセスアドレスを抽出し、当該アクセスアドレスを示す信号をアクセス手段４２３に出力する（ステップＦ２）。
【００４３】
アクセス手段４２３では、抽出手段４２１からの信号が示すアクセスアドレスが、第１の記憶領域４３Ａに対応する記憶アドレスであるか否かを判定する（ステップＦ３）。
前記アクセスアドレスが第１の記憶領域４３Ａに対応する場合は、アクセス手段４２３内のレジスタ１に”Ａ”をセットする（ステップＦ４）。前記”Ａ”は、例えば”１”とする。
前記アクセスアドレスが第１の記憶領域４３Ａに対応しない場合は、アクセス手段４２３内のレジスタ１に”Ｂ”をセットする（ステップＦ５）。前記”Ｂ”は、例えば”０”とする。
【００４４】
判別手段４２２では、ＩＣカード４０の外部の装置である外部装置との通信が、前記接続端子１１を介する第１の通信であるか前記検出手段１６を介する第２の通信であるかの判別を行い、判別結果を示す信号をアクセス手段４２３に出力する（ステップＦ６）。
例えば、ＩＣカード４０が、その接続端子を介して第１のカード処理装置から電源供給される構成の場合は、電源供給される接続端子の電圧を監視することで、前記送信信号の入力時または入力前後の通信が第１の通信であるか否かを判別することができる。電源供給される前記接続端子は、接続端子１１とは別個にＩＣカード４０に設けてもよい。
例えば、ＩＣカード４０が、その平面コイルを介して第２のカード処理装置から電源供給される構成の場合は、磁気信号により電源供給される平面コイルの出力信号電圧を監視することで、前記送信信号の入力時または入力前後の通信が第２の通信であるか否かを判別することができる。電磁誘導を利用して磁気信号により電源供給される前記平面コイルは、平面コイル１５とは別個にＩＣカード４０に設けてもよい。
判別手段４２２は、接触部および非接触部の電源電圧の制御信号を監視することで、第１の通信か第２の通信かを判別する構成としてもよい。
【００４５】
判別手段４２２の判別結果が第１の通信であることを示す場合は、アクセス手段４２３は、その内部のＩ／Ｆ判定フラグに”１”をセットし（ステップＦ７）、レジスタ２に”Ａ”をセットする（ステップＦ８）。前記”Ａ”は、例えば”１”とする。
判別手段４２２の判別結果が第１の通信でないことを示す場合は、アクセス手段４２３は、その内部のＩ／Ｆ判定フラグに”０”をセットし（ステップＦ９）、レジスタ２に”Ｂ”をセットする（ステップＦ１０）。前記”Ｂ”は、例えば”０”とする。
【００４６】
アクセス手段４２３は、レジスタ１の保持値とレジスタ２の保持値とが等しいか否かを判定する（ステップＦ１１）。
レジスタ１，２の保持値が等しい場合は、送信コマンドが示すコマンドを実行して第１のメモリ４３にアクセスし（ステップＦ１２）、アクセス終了後に正常を示す信号（レスポンス信号）を返信する（ステップＦ１３）。
例えば、レジスタ１，２の保持値が”Ａ”の場合は、アクセス手段４２３は第１の記憶領域４３Ａにアクセスし、レジスタ１，２の保持値が”Ｂ”の場合は、アクセス手段４２３は第２の記憶領域４３Ｂにアクセスする。
例えば、判別手段４２２の判別結果が第１の通信を示し、レジスタ１，２の保持値が”Ａ”の場合は、前記送信コマンドを、第１のメモリ４３の前記第１および第２の記憶領域のうちでは第１の記憶領域４３Ａにのみアクセスする第１のコマンドに変換し、当該第１のコマンドをアクセス手段４２３は実行する。
例えば、判別手段４２２の判別結果が第２の通信を示し、レジスタ１，２の保持値が”Ｂ”の場合は、前記送信コマンドを、第１のメモリ４３の前記第１および第２の記憶領域のうちでは第２の記憶領域４３Ｂにのみアクセスする第２のコマンドに変換し、当該第２のコマンドをアクセス手段４２３は実行する。
【００４７】
一方、レジスタ１，２の保持値が異なる場合は、異常を示す信号（レスポンス信号）を直ちに返信する（ステップＦ１４）。
このようにアクセス制御することで、同じ送信コマンドを示す信号がアクセス手段４２３に供給されても、判別手段４２２の判別結果が示す第１の通信か第２の通信かに基づいてアクセスエリアの記憶領域を限定することができ、ＩＣカード４０のセキュリティ性を向上することができる。
【００４８】
図７のＩＣカード４０のマイコン４２は、プログラム格納領域を有する第２のメモリと、前記プログラム格納領域に格納されたプログラムを実行する中央処理装置（ＣＰＵ）とを有する構成としてもよい。
一例として、前記第２のメモリは、前記第１のコマンドを実行するプログラムを格納する第１のプログラム格納領域と、前記第１のプログラム格納領域とは別個の格納領域であって前記第２のコマンドを実行するプログラムを格納する第２のプログラム格納領域とを備える。
前記中央処理装置は、前記判別結果が前記第１の通信を示し、レジスタ１，２の保持値が”Ａ”の場合は、前記第２のメモリの前記第１および第２のプログラム格納領域のうちでは第１のプログラム格納領域にのみアクセスして前記第１のコマンドを実行する。
前記中央処理装置は、前記判別結果が前記第２の通信を示し、レジスタ１，２の保持値が”Ｂ”の場合は、前記第２のメモリの前記第１および第２のプログラム格納領域のうちでは第２のプログラム格納領域にのみアクセスして前記第２のコマンドを実行する。
このようにすることで、第１の通信の場合は、第２の記憶領域にアクセスすることが禁止され、さらには第２の記憶領域にアクセスするプログラムのプログラム格納領域にも中央処理装置はアクセスすることが禁止されるので、セキュリティ性をいっそう向上することができる。
また、第２の通信の場合は、第１の記憶領域にアクセスすることが禁止され、さらには第１の記憶領域にアクセスするプログラムのプログラム格納領域にも中央処理装置はアクセスすることが禁止されるので、セキュリティ性をいっそう向上することができる。
【００４９】
図１０は、図７のＩＣカード４０の動作の一例を説明するフローチャートである。
アクセス手段４２３は、判別手段４２２の判別結果を示す信号を入力し、前記判別結果が第１の通信を示すか否かを判定する（ステップＦ２１）。
前記判別結果が第１の通信を示している場合は、アクセス手段４２３内のＩ／Ｆ判定フラグを”１”にセットし（ステップＦ２２）、アクセス手段４２３内のレジスタ１に”Ａ”をセットする（ステップＦ２３）。前記”Ａ”は、例えば”１”とする。
前記判別結果が第１の通信を示してない場合は、アクセス手段４２３内のＩ／Ｆ判定フラグを”０”にセットし（ステップＦ２４）、アクセス手段４２３内のレジスタ１に”Ｂ”をセットする（ステップＦ２５）。前記”Ｂ”は、例えば”０”とする。
【００５０】
抽出手段４２１は、前記接続端子１１からの信号を入力し、前記送信コマンドを抽出してアクセス手段４２３に出力する（ステップＦ２６）。
抽出手段４２１は、前記検出手段１６からの信号を入力し、前記送信コマンドを抽出してアクセス手段４２３に出力する（ステップＦ２６）。
アクセス手段４２３は、抽出手段４２１から供給される送信コマンドを、第１のメモリ内の所定の記憶領域にアクセスするコマンドに変換し（ステップＦ２７）、当該コマンドを実行する（ステップＦ２８）。
例えば、判別手段４２２の判別結果が第１の通信を示し、レジスタ１の保持値が”Ａ”の場合は、前記送信コマンドを、第１のメモリ４３の前記第１および第２の記憶領域のうちでは第１の記憶領域４３Ａにのみアクセスする第１のコマンドに変換し、当該第１のコマンドをアクセス手段４２３は実行する。
例えば、判別手段４２２の判別結果が第２の通信を示し、レジスタ１の保持値が”Ｂ”の場合は、前記送信コマンドを、第１のメモリ４３の前記第１および第２の記憶領域のうちでは第２の記憶領域４３Ｂにのみアクセスする第２のコマンドに変換し、当該第２のコマンドをアクセス手段４２３は実行する。
【００５１】
アクセス手段４２３は、第１のメモリ４３へのアクセス処理が正常終了したか否かを判定する（ステップＦ２９）。
アクセスが正常終了した場合は、正常終了を示す信号（レスポンス信号）を返信する（ステップＦ３０）。
アクセスが異常終了した場合は、異常終了を示す信号（レスポンス信号）を返信する（ステップＦ３１）。
例えば、第１の通信の場合に、送信信号から抽出されたアクセスアドレスが第１の記憶領域４３Ａに対応していないとき等に、アクセスが異常終了する。
例えば、第２の通信の場合に、送信信号から抽出されたアクセスアドレスが第２の記憶領域４３Ｂに対応していないとき等に、アクセスが異常終了する。
【００５２】
図１０のステップＦ２７では、アクセス手段４２３では、抽出手段４２１から供給される送信コマンドを、判別手段４２２の判別結果に応じて所定の記憶領域にアクセスするコマンドに変換する。
この変換では、第１と第２の通信のうち何れか一方の場合にのみ送信コマンドの変換を行う構成としてもよい。
送信コマンドの変換は、マイコン４２のハードウェアによって論理回路を用いて変換してもよく、マイコン４２のソフトウェアによってプログラムを用いて変換してもよい。
【００５３】
マイコン４２の第２のメモリには、送信コマンドの変換を行った後のコマンドに対応する実行プログラムを格納しておき、変換後の各コマンドに対してアクセスする記憶領域を予め設定しておくことにより、変換後の各コマンドに対して第１または第２の記憶領域を使い分けることが可能となる。
図１１は、第１のメモリのアクセス条件の一例を説明する説明図であり、この図１１のようにアクセス条件を設定してもよい。
図１１では、第１のメモリのアクセスエリアを、第１から第３の記憶領域としているが、図７および図４のＩＣカード４０に対応させると第１と第２の記憶領域のアクセス条件が示されており、図５のＩＣカード５０に対応させると第１と第３の記憶領域のアクセス条件が示されており、図６のＩＣカード６０に対応させると第１から第３の記憶領域のアクセス条件が示されている。
【００５４】
送信コマンドがリードを示す第１の通信の場合、第１の記憶領域の記憶データをリードできるように、コマンドの変換が行われる。
送信コマンドがリードを示す第１の通信の場合、第２の記憶領域の記憶データをリードできないように、コマンドの変換が行われる。
送信コマンドがリードを示す第１の通信の場合、第３の記憶領域の記憶データをリードできるように、コマンドの変換が行われる。
【００５５】
送信コマンドがリードを示す第２の通信の場合、第１の記憶領域の記憶データをリードできないように、コマンドの変換が行われる。
送信コマンドがリードを示す第２の通信の場合、第２の記憶領域の記憶データをリードできるように、コマンドの変換が行われる。
送信コマンドがリードを示す第２の通信の場合、第３の記憶領域の記憶データをリードできるように、コマンドの変換が行われる。
【００５６】
送信コマンドがライトを示す第１の通信の場合、第１の記憶領域にライトできるように、コマンドの変換が行われる。
送信コマンドがライトを示す第１の通信の場合、第２の記憶領域にライトできないように、コマンドの変換が行われる。
送信コマンドがライトを示す第１の通信の場合、第３の記憶領域にライトできるように、コマンドの変換が行われる。
【００５７】
送信コマンドがライトを示す第２の通信の場合、第１の記憶領域にライトできないように、コマンドの変換が行われる。
送信コマンドがライトを示す第２の通信の場合、第２の記憶領域にライトできるように、コマンドの変換が行われる。
送信コマンドがライトを示す第２の通信の場合、第３の記憶領域にライトできないように、コマンドの変換が行われる。
このようにして、第１のメモリの第１〜第３の記憶領域を、送信コマンドと判別手段の判別結果とに基づいて使い分けることができる。
【００５８】
送信コマンドを判別結果に応じて変換するため、マイコン４２は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第１または第２のコマンドに変換する構成としてもよい。
例えば、前記演算処理は、前記送信コマンドを構成するビットデータのうち特定のビットデータを、前記判別結果に応じて書き換える処理を有する。
一例として、次のように変換する。
送信コマンド          ：  ＊＊Ｄ＊＊＊＊＊＊＊＊＊＊＊＊Ｐ  …▲１▼
変換後の第１のコマンド：  ＊＊Ｅ＊＊＊＊＊＊＊＊＊＊＊＊Ｐ’…▲２▼
変換後の第２のコマンド：  ＊＊Ｆ＊＊＊＊＊＊＊＊＊＊＊＊Ｐ”…▲３▼
ここで、＊を１ビットとした場合は、送信コマンドと第１および第２のコマンドは１６ビットからなり、送信コマンドの第３ビットがＤからＥおよびＦに各々書き換えられる。符号Ｄ，Ｅ，Ｆ，Ｐ，Ｐ’，Ｐ”はビット値である０または１を示しており、符号Ｐ，Ｐ’，Ｐ”はパリティビットに対応しており、ビットデータの書換えに伴って、パリティビットの書換えを行っている。
一方、＊を１バイトとした場合は、送信コマンドと第１および第２のコマンドは１６バイトからなり、送信コマンドの第３バイトがＤからＥおよびＦに各々書き換えられる。符号Ｄ，Ｅ，Ｆ，Ｐ，Ｐ’，Ｐ”はバイト値を示しており、符号Ｐ，Ｐ’，Ｐ”はエラーチェック用のバイトに対応しており、バイトデータの書換えに伴って、エラーチェック用のバイトの書換えを行っている。
【００５９】
送信コマンドを判別結果に応じて変換するため、マイコン４２は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第１または第２のコマンドに変換する構成としてもよい。
例えば、前記演算処理は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて特定の位置にビットデータを挿入する処理を有する
一例として、次のように変換する。
送信コマンド          ：  ＊＊Ｄ＊＊＊＊＊＊＊＊＊＊＊Ｐ    …▲４▼
変換後の第１のコマンド：  ＊＊ＤＧ＊＊＊＊＊＊＊＊＊＊＊Ｐ’…▲５▼
変換後の第２のコマンド：  ＊＊ＤＨ＊＊＊＊＊＊＊＊＊＊＊Ｐ”…▲６▼
ここで、＊を１ビットとした場合は、送信コマンドは１５ビットからなり、第１および第２のコマンドは１６ビットからなり、送信コマンドの第３ビットと第４ビットとの間にＧおよびＨが各々挿入される。符号Ｄ，Ｇ，Ｈ，Ｐ，Ｐ’，Ｐ”はビット値である０または１を示しており、符号Ｐ，Ｐ’，Ｐ”はパリティビットに対応しており、ビットデータの挿入に伴って、パリティビットの書換えを行っている。
一方、＊を１バイトとした場合は、送信コマンドは１５バイトからなり、第１および第２のコマンドは１６バイトからなり、送信コマンドの第３バイトと第４バイトの間にＧおよびＨが各々挿入される。符号Ｄ，Ｇ，Ｈ，Ｐ，Ｐ’，Ｐ”はバイト値を示しており、符号Ｐ，Ｐ’，Ｐ”はエラーチェック用のバイトに対応しており、バイトデータの挿入に伴って、エラーチェック用のバイトの書換えを行っている。
【００６０】
なお、正常状態または異常状態を示すレスポンス信号を第１のカード処理装置に返信する場合は、例えば、ＩＣカードにレスポンス信号専用の接続端子を設けてこの接続端子にマイコンからレスポンス信号を出力するようにし、当該接続端子から第１のカード処理装置はレスポンス信号を読み取るようにしてもよい。
正常状態または異常状態を示すレスポンス信号を第２のカード処理装置に返信する場合は、例えば、レスポンス信号を示すディジタル信号をアクセス手段からインタフェース回路に供給し、当該ディジタル信号をインタフェース回路はアナログ信号に変換して平面コイル１５に供給し、平面コイル１５で磁気信号を発生させ、この磁気信号によりレスポンス信号を第２のカード処理装置に送信するようにしてもよい。
【００６１】
図７のＩＣカード４０について説明したが、図５および図６のＩＣカード５０，６０についても同様にして構成することができる。
例えばＩＣカード６０は、第１のカード処理装置の端子から送信信号が供給される接続端子１１と、第２のカード処理装置からの電磁波からなる送信信号を検出する検出手段１６と、外部装置との通信が前記接続端子１１を介する第１の通信であるか前記検出手段１６を介する第２の通信であるかの判別を行う判別手段と、前記第１のカード処理装置からアクセス可能な第１の記憶領域６３Ａと、前記第１の記憶領域６３Ａとは別個の記憶領域であって前記第２のカード処理装置からアクセス可能な第２の記憶領域６３Ｂと、前記第１および第２の記憶領域６３Ａ，６３Ｂとは別個の記憶領域であって前記第１のカード処理装置と前記第２のカード処理装置とからアクセス可能な第３の記憶領域６３Ｃとを有するメモリ６３と、前記検出手段１６からの信号と前記接続端子１１からの信号とを入力し、前記メモリ６３にアクセスするコマンドを示す送信コマンドを抽出する抽出手段と、前記判別手段の判別結果と前記送信コマンドとに基づいて前記メモリ６３の前記第１、第２または第３の記憶領域６３Ａ〜６３Ｃにアクセスするアクセス手段とを有し、前記判別手段と前記アクセス手段と前記抽出手段とをマイクロコンピュータ６２により構成する。
【００６２】
ＩＣカード６０において、前記マイクロコンピュータ６２は、前記判別結果が前記第１の通信を示す場合は、前記送信コマンドを、前記メモリ６３の前記第１、第２および第３の記憶領域６３Ａ〜６３Ｃのうちでは第１または第３の記憶領域６３Ａ，６３Ｃにのみアクセスする第３のコマンドに変換する。
ＩＣカード６０において、前記マイクロコンピュータ６２は、前記判別結果が前記第２の通信を示す場合は、前記送信コマンドを、前記メモリ６３の前記第１、第２および第３の記憶領域６３Ａ〜６３Ｃのうちでは第２または第３の記憶領域６３Ｂ，６３Ｃにのみアクセスする第４のコマンドに変換する。
【００６３】
ＩＣカード６０において、前記マイクロコンピュータ６２は、前記第３のコマンドを実行するプログラムを格納する第３のプログラム格納領域と前記第３のプログラム格納領域とは別個の格納領域であって前記第４のコマンドを実行するプログラムを格納する第４のプログラム格納領域とを備えた第４のメモリと、前記第４のメモリに格納されたプログラムを実行する中央処理装置とを有する。
前記マイクロコンピュータ６２の中央処理装置は、前記判別結果が前記第１の通信を示す場合は、前記第４のメモリの前記第３および第４のプログラム格納領域のうちでは第３のプログラム格納領域にのみアクセスして前記第３のコマンドを実行する。
前記マイクロコンピュータ６２の中央処理装置は、前記判別結果が前記第２の通信を示す場合は、前記第４のメモリの前記第３および第４のプログラム格納領域のうちでは第４のプログラム格納領域にのみアクセスして前記第４のコマンドを実行する。
【００６４】
ＩＣカード６０において、前記マイクロコンピュータ６２は、前記送信信号中に含まれる前記メモリ６３へのアクセスアドレスが前記第１と第２と第３の記憶領域６３Ａ〜６３Ｃのうち何れに対応するかを検出する。
前記マイクロコンピュータ６２は、前記判別結果が前記第１の通信を示す場合は、前記アクセスアドレスが前記第１の記憶領域６３Ａに対応するときに、前記第１の記憶領域６３Ａにアクセスし、前記アクセスアドレスが前記第３の記憶領域６３Ｃに対応するときに、前記第３の記憶領域６３Ｃにアクセスする。
前記マイクロコンピュータ６２は、前記判別結果が前記第２の通信を示す場合は、前記アクセスアドレスが前記第２の記憶領域６３Ｂに対応するときに、前記第２の記憶領域６３Ｂにアクセスし、前記アクセスアドレスが前記第３の記憶領域６３Ｃに対応するときに、前記第３の記憶領域６３Ｃにアクセスする。
【００６５】
ＩＣカード６０において、前記マイクロコンピュータ６２は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて予め定めた演算処理を施して前記第３または第４のコマンドに変換する構成としてもよい。
前記演算処理は、前記送信コマンドを構成するビットデータのうち特定のビットデータを、前記判別結果に応じて書き換える処理を有する構成としてもよい。前記演算処理は、前記送信コマンドを構成するビットデータに対し、前記判別結果に応じて特定の位置にビットデータを挿入する処理を有する構成としてもよい。
【００６６】
データ磁気信号を検出する検出手段１６としては、平面コイル１１に代えてホール素子を用い、ホール素子の出力信号をインタフェース回路１４に供給する構成としてもよい。この場合は、レスポンス信号の返信用の平面コイルをＩＣカードに設けてもよい。
第１のメモリとしては、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory ）を用いてもよい。
カード処理装置としては、リーダライタ（リーダライタ装置）を用いてもよい。
プログラム格納領域を有するメモリとしては、前記マイクロコンピュータの内部メモリを用いてもよい。
また、上記実施形態は本発明の一例であり、本発明は上記実施形態に限定されない。
【００６７】
【発明の効果】
本発明の第１のＩＣカードでは、前記アクセス手段と前記抽出手段とをマイコンにより構成したので、マイコンで複雑な演算が可能であり、セキュリティ性を向上することができる。
また、アクセス手段は、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１および第２の記憶領域を有するメモリにアクセスするので、当該メモリに対して前記送信コマンドのみに基づいてアクセスする場合に比べてセキュリティ性および利便性を向上することができる。
【００６８】
本発明の第２のＩＣカードでは、前記アクセス手段と前記抽出手段とをマイコンにより構成したので、マイコンで複雑な演算が可能であり、セキュリティ性を向上することができる。
また、アクセス手段は、前記判別手段の判別結果と前記送信コマンドとに基づいて前記第１、第２および第３の記憶領域を有するメモリにアクセスするので、当該メモリに対して前記送信コマンドのみに基づいてアクセスする場合に比べてセキュリティ性および利便性を向上することができる。
【図面の簡単な説明】
【図１】メモリ共有型のコンビチップを搭載したＩＣカードの概略ブロック図である。
【図２】メモリ独立型のコンビチップを搭載したＩＣカードの概略ブロック図である。
【図３】マイコン・メモリ共有型のコンビチップを搭載したＩＣカードの概略ブロック図である。
【図４】本発明に係るＩＣカードの一例を示す概略ブロック図である。
【図５】本発明に係るＩＣカードの一例を示す概略ブロック図である。
【図６】本発明に係るＩＣカードの一例を示す概略ブロック図である。
【図７】図７は、図４のＩＣカードを詳しく説明するブロック図である。
【図８】図７のＩＣカードの動作の一例を説明するフローチャートである。
【図９】図７のＩＣカードの動作の一例を説明するフローチャートである。
【図１０】図７のＩＣカードの動作の一例を説明するフローチャートのである。
【図１１】ＩＣカードのメモリのアクセス条件の一例を説明する説明図である。
【符号の説明】
１０，２０，３０，４０，５０，６０…ＩＣカード、１１…接続端子、１２，３２，４２，５２，６２…マイコン（マイクロコンピュータ）、１３，１３Ａ，１３Ｂ，３３…メモリ、１４…インタフェース（Ｉ／Ｆ）回路、１５…平面コイル、１６…検出手段、１９，２９，３９，４９，５９，６９…コンビチップ、４３，５３，６３…第１のメモリ、４３Ａ，５３Ａ，６３Ａ…第１の記憶領域、４３Ｂ，６３Ｂ…第２の記憶領域、５３Ｃ，６３Ｃ…第３の記憶領域、４２１…抽出手段、４２２…判別手段、４２３…アクセス手段。
【図１】
0004209512.tif 000002
【図２】
0004209512.tif 000003
【図３】
0004209512.tif 000004
【図４】
0004209512.tif 000005
【図５】
0004209512.tif 000006
【図６】
0004209512.tif 000007
【図７】
0004209512.tif 000008
【図８】
0004209512.tif 000009
【図９】
0004209512.tif 000010
【図１０】
0004209512.tif 000011
【図１１】
0004209512.tif 000012