(57)【特許請求の範囲】
【請求項１】
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトにそれぞれ絶縁状態で配置され、それぞれの一端部がアースに電気的に接続する第１、第２、第３の中心電極と、
前記第１の中心電極の他端部とアース間に電気的に接続される第１の整合用コンデンサ素子と、
前記第２の中心電極の他端部とアース間に電気的に接続される第２の整合用コンデンサ素子と、
前記第１の中心電極の他端部と前記第３の中心電極の他端部間に電気的に接続される第３の整合用コンデンサ素子と、
前記第２の中心電極の他端部と前記第３の中心電極の他端部間に電気的に接続される第４の整合用コンデンサ素子と、
前記永久磁石と前記フェライトと前記第１の中心電極と前記第２の中心電極と前記第３の中心電極とを収容する金属ケースと、
を備えたことを特徴とする非可逆回路素子。
【請求項２】
前記第１の整合用コンデンサ素子、前記第２の整合用コンデンサ素子、前記第３の整合用コンデンサ素子及び前記第４の整合用コンデンサ素子が単板コンデンサからなり、前記第１の整合用コンデンサ素子と前記第３の整合用コンデンサ素子が重なっており、かつ、前記第２の整合用コンデンサ素子と前記第４の整合用コンデンサ素子が重なっていることを特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記第３の中心電極の他端部とアース間に電気的に接続される抵抗素子をさらに備えたことを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
【請求項４】
請求項１〜請求項３のいずれかに記載された非可逆回路素子を備えたことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、マイクロ波帯で使用されるアイソレータやサーキュレータ等の非可逆回路素子、通信装置に関する。
【０００２】
【従来の技術】
従来より、携帯電話等の移動用の通信装置に採用される集中定数型アイソレータ（非可逆回路素子）として、永久磁石と、永久磁石により直流磁界が印加されるフェライトと、フェライトに配置された三つの中心電極と、それぞれの中心電極に電気的に接続された整合用コンデンサと、永久磁石とフェライトと中心電極と整合用コンデンサを収容するヨークとからなるものが知られている。
【０００３】
一般的に量産されているものは、図６に示すような電気等価回路を構成している。図６において、Ｃ１〜Ｃ３は整合用コンデンサ素子、Ｒは抵抗素子、２１〜２３は中心電極、１４は入力端子、１５は出力端子、１６はアース端子をそれぞれ示す。なお、Ｐ１〜Ｐ３は中心電極２１〜２３の端部（ポート部）を示す。
【０００４】
このアイソレータ４１は、それぞれの中心電極２１〜２３に、電気的に並列に整合用コンデンサ素子Ｃ１〜Ｃ３が接続されている。
【０００５】
【発明が解決しようとする課題】
ところが、このような回路構成を有するアイソレータ４１では、整合用コンデンサ素子Ｃ１〜Ｃ３として、静電容量値の大きなものを使用する必要がある。このため、整合用コンデンサ素子Ｃ１〜Ｃ３のサイズが大きくなり、アイソレータ４１を小型化しにくいという問題がある。
【０００６】
このような問題を踏まえ、図７に示すようなアイソレータ４２が提案されている。アイソレータ４２は、それぞれの中心電極２１〜２３間を整合用コンデンサ素子Ｃ１２，Ｃ１３，Ｃ２３で電気的に接続している。つまり、各ポート部Ｐ１〜Ｐ３間を整合用コンデンサ素子Ｃ１２，Ｃ１３，Ｃ２３で電気的に接続している。
【０００７】
このような回路構成を有するアイソレータ４２は、その整合用コンデンサ素子Ｃ１２，Ｃ１３，Ｃ２３が、図６に示しているアイソレータ４１の整合用コンデンサ素子Ｃ１〜Ｃ３の約１／３の静電容量ですみ、サイズが小さくなるという利点がある。また、図８に示すように、アイソレータ４１，４２を組み合わせたアイソレータ４３も提案されている。
【０００８】
しかし、これらアイソレータ４２，４３は、挿入損失特性が悪く、十分なアイソレーションが得られる周波数帯域も狭いということがわかった。また、アイソレータ４３は整合用コンデンサ素子の数が多く、コスト及びサイズの面で不利である。
【０００９】
ここで、図７に示すアイソレータ４２の整合用コンデンサ素子Ｃ１２，Ｃ１３，Ｃ２３のＱ値と挿入損失劣化量との関係を測定した。測定した結果を図９に示す。図９より、入力端子１４と出力端子１５の間に直列に挿入された整合用コンデンサ素子Ｃ１２による挿入損失劣化量は、整合用コンデンサ素子Ｃ１３，Ｃ２３による挿入損失劣化量の約４倍であることがわかる。言い換えると、同じＱ値を有する材料で整合用コンデンサ素子Ｃ１２，Ｃ１３，Ｃ２３を形成すると、整合用コンデンサ素子Ｃ１２による挿入損失劣化量が約４倍になることを示す。
【００１０】
従って、良好な挿入損失特性を得るためには、入力端子１４と出力端子１５の間に直列に挿入される整合用コンデンサ素子Ｃ１２は、他の整合用コンデンサ素子Ｃ１３，Ｃ２３と比べてＱ値の高いものを採用するか、あるいは、入力端子１４と出力端子１５の間に整合用コンデンサ素子を配置しないことが望ましいことがわかる。
【００１１】
そこで、本発明の目的は、高性能かつ小型の非可逆回路素子及び通信装置を提供することにある。
【００１２】
【課題を解決するための手段及び作用】
本発明に係る非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）前記永久磁石により直流磁界が印加されるフェライトと、
（ｃ）前記フェライトにそれぞれ絶縁状態で配置され、それぞれの一端部がアースに電気的に接続する第１、第２、第３の中心電極と、
（ｄ）前記第１の中心電極の他端部とアース間に電気的に接続される第１の整合用コンデンサ素子と、
（ｅ）前記第２の中心電極の他端部とアース間に電気的に接続される第２の整合用コンデンサ素子と、
（ｆ）前記第１の中心電極の他端部と前記第３の中心電極の他端部間に電気的に接続される第３の整合用コンデンサ素子と、
（ｇ）前記第２の中心電極の他端部と前記第３の中心電極の他端部間に電気的に接続される第４の整合用コンデンサ素子と、
（ｈ）前記永久磁石と前記フェライトと前記第１の中心電極と前記第２の中心電極と前記第３の中心電極とを収容する金属ケースと、
を備えたことを特徴とする。第３の中心電極の他端部とアース間に電気的に接続される抵抗素子をさらに備えていることが好ましい。
【００１３】
以上の構成により、第３の整合用コンデンサ素子と第４の整合用コンデンサ素子を用いて非可逆回路素子のアイソレータの整合を取ることにより、静電容量の小さい整合用コンデンサ素子を用いることができる。
【００１４】
また、第１の中心電極の他端部と第２の中心電極の他端部間に整合用コンデンサ素子が直列に電気的に接続されていないので、第１の中心電極の他端部から第２の中心電極の他端部への非可逆回路素子の挿入損失特性が劣化せず、アイソレーション特性の広帯域化が図られる。
【００１５】
また、第１の整合用コンデンサ素子、第２の整合用コンデンサ素子、第３の整合用コンデンサ素子及び第４の整合用コンデンサ素子が単板コンデンサからなり、第１の整合用コンデンサ素子と第３の整合用コンデンサ素子が重なっており、かつ、第２の整合用コンデンサ素子と第４の整合用コンデンサ素子が重なっていることが好ましい。これにより、整合用コンデンサ素子の占める面積がさらに小さくなり、非可逆回路素子が小型化する。
【００１６】
また、本発明に係る通信装置は、前記非可逆回路素子を備えていることにより、電気的特性が向上し、小型化される。
【００１７】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子及び通信装置の実施の形態について添付の図面を参照して説明する。
【００１８】
［第１実施形態、図１〜図４］
本発明に係る非可逆回路素子の一実施形態の分解斜視図を図１に示す。該非可逆回路素子１は、集中定数型アイソレータである。図１に示すように、集中定数型アイソレータ１は、概略、中心電極組立体１３と樹脂製端子ケース３と抵抗素子Ｒと第１の整合用コンデンサ素子Ｃ１と第２の整合用コンデンサ素子Ｃ２と第３の整合用コンデンサ素子Ｃ１３と第４の整合用コンデンサ素子Ｃ２３と矩形状の永久磁石９と金属製上側ケース４及び金属製下側ケース８を備えている。中心電極組立体１３は、概略、第１の中心電極２１、第２の中心電極２２、第３の中心電極２３及びフェライト２０とからなる。
【００１９】
中心電極組立体１３は、矩形状のマイクロ波フェライト２０の上面に三つの中心電極２１〜２３を絶縁シート（図示せず）を介在させて略１２０度ごとに交差するように配置している。これら中心電極２１〜２３は、一端側の中心電極２１〜２３の共通のアース電極２５をフェライト２０の下面に当接させると共に、各々の他端側のポート部（中心電極２１〜２３の他端部）Ｐ１〜Ｐ３を水平に導出する。共通のアース電極２５は、フェライト２０の下面を略覆っている。中心電極２１〜２３とアース電極２５は、導電性材料からなり、金属薄板を打ち抜き、曲げ加工することによって一体成形される。
【００２０】
金属製下側ケース８は、左右の側壁８ｂと底部８ａとを有している。また、金属製上側ケース４は、平面視矩形状であり、上部４ａと四つの側壁４ｂを有している。金属製上側ケース４及び金属製下側ケース８は、例えば、鉄やケイ素鋼等の高透磁率からなる板材を打ち抜き、曲げ加工した後、めっきを施してなるものである。
【００２１】
樹脂製端子ケース３は、底部３ａと四つの側部３ｂを有している。この底部３ａの中央部には矩形状の窓部３ｃが形成されており、窓部３ｃの周縁にはそれぞれ整合用コンデンサ素子Ｃ１，Ｃ２や抵抗素子Ｒがそれぞれ収容される窓部３ｄが形成されている。
【００２２】
樹脂製端子ケース３には、入力端子１４、出力端子１５及びアース端子１６がインサートモールドされている。入力端子１４及び出力端子１５は、それぞれ一端が樹脂製端子ケース３の外側面に露出し、他端が樹脂製端子ケース３の内側面に露出して入力引出電極１４ａ、出力引出電極１５ａとされる。アース端子１６は、一端が樹脂製端子ケース３の外側面に露出し、他端が樹脂製端子ケース３の窓部３ｄ内に露出してアース引出電極１６ａとされる。
【００２３】
抵抗素子Ｒは、絶縁性基板の両端部に厚膜印刷等でホット側端子電極及びアース側端子電極を形成し、その間に抵抗体を配設している。
【００２４】
整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３は、上面及び下面全体にコンデンサ電極を配設した単板コンデンサである。
【００２５】
以上の構成部品は、以下のようにして組み立てられる。まず、金属製下側ケース８上に樹脂製端子ケース３を配置する。このとき、窓部３ｃには金属製下側ケース８の底部８ａが露出し、金属製下側ケース８とアース端子１６は電気的に接続する。
【００２６】
次に、整合用コンデンサ素子Ｃ１，Ｃ２や抵抗素子Ｒを樹脂製端子ケース３の窓部３ｄに収容する。このとき、整合用コンデンサ素子Ｃ１，Ｃ２の下面のコンデンサ電極が樹脂製端子ケース３の内側面に露出しているアース端子１６のアース引出電極１６ａにそれぞれ電気的に接続される。抵抗素子Ｒのアース側端子電極はアース端子１６のアース引出電極１６ａに電気的に接続される。
【００２７】
次に、整合用コンデンサ素子Ｃ１３，Ｃ２３を整合用コンデンサ素子Ｃ１，Ｃ２の上面に載置する。このとき、整合用コンデンサ素子Ｃ１３，Ｃ２３の下面のコンデンサ電極が整合用コンデンサ素子Ｃ１，Ｃ２の上面のコンデンサ電極にそれぞれ電気的に接続される。本第１実施形態では、整合用コンデンサ素子Ｃ１３，Ｃ２３が整合用コンデンサ素子Ｃ１，Ｃ２に略半分だけ重なる配置にした。
【００２８】
次に、中心電極組立体１３を金属製下側ケース８に載置する。このとき、フェライト２０の下面に形成されたアース電極２５が、樹脂製端子ケース３の窓部３ｃを通して、金属製下側ケース８の底部８ａに電気的に接続される。そして、ポート部Ｐ１は入力引出電極１４ａ及び整合用コンデンサ素子Ｃ１の上面のコンデンサ電極に電気的に接続される。ポート部Ｐ２は出力引出電極１５ａ及び整合用コンデンサ素子Ｃ２の上面のコンデンサ電極に電気的に接続される。ポート部Ｐ３は整合用コンデンサ素子Ｃ１３，Ｃ２３の上面のコンデンサ電極及び抵抗素子Ｒのホット側端子電極に電気的に接続される。
【００２９】
そして、その上から金属製上側ケース４を装着する。このとき、金属製上側ケース４の上部４ａの下側には永久磁石９が配置されている。永久磁石９は、中心電極組立体１３のフェライト２０の上方に配置され、フェライト２０に直流磁界を印加する。金属製下側ケース８の側壁８ｂと金属製上側ケース４の側壁４ｂは、電気的に接続して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。
【００３０】
なお、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３のコンデンサ電極や抵抗素子Ｒの端子電極やアース電極２５やポート部Ｐ１〜Ｐ３の接続や金属製上側ケース４及び金属製下側ケース８の接合等は、はんだリフロー等の方法で行われる。
【００３１】
こうして、図２に示すアイソレータ１が得られる。図３は図２に示すアイソレータ１の電気等価回路図である。
【００３２】
以上のアイソレータ１は、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３として、静電容量の小さい（従来の約半分の）整合用コンデンサ素子を用いることができる。従って、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３のサイズを小さくすることができるので、アイソレータ１の全体の大きさを小型化することができる。さらに、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３が単板コンデンサからなり、整合用コンデンサ素子Ｃ１の一部と整合用コンデンサ素子Ｃ１３が重なっており、かつ、整合用コンデンサ素子Ｃ２の一部と整合用コンデンサ素子Ｃ２３が重なっているので、アイソレータ１の内部において、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３の占める面積をより一層小さくすることができ、アイソレータ１を小型化することができる。この結果、図６に示した従来のアイソレータ４１に比べて整合用コンデンサ素子の数が四つに増えたが、従来のアイソレータ４１より小型のアイソレータ１を得ることができる。
【００３３】
具体的には、例えば、図３に示すアイソレータ１を９００ＭＨｚの周波数帯で使用すると、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３の容量はそれぞれＣ１＝４．４（ｐＦ）、Ｃ２＝４．４（ｐＦ）、Ｃ１３＝４．１（ｐＦ）、Ｃ２３＝４．１（ｐＦ）となり、アイソレータ１全体の整合用コンデンサ素子の容量は１７．０（ｐＦ）となる。一方、図６に示す従来のアイソレータ４１を９００ＭＨｚの周波数帯で使用すると、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ３の容量はそれぞれＣ１＝９．２（ｐＦ）、Ｃ２＝９．２（ｐＦ）、Ｃ３＝１７．３（ｐＦ）となり、従来のアイソレータ４１全体の整合用コンデンサ素子の容量は３５．７（ｐＦ）となる。つまり、アイソレータ１は、従来のアイソレータ４１に比べて、全体の整合用コンデンサ素子の容量が約半分でよいことがわかる。すなわち、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３を同じ材質及び厚みの条件で形成する場合、アイソレータ１に占める整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３の体積は、従来のアイソレータ４１の整合用コンデンサ素子Ｃ１〜Ｃ３の体積の約半分ですむので、アイソレータ１のサイズを小型にすることができる。
【００３４】
さらに、アイソレータ１は、ポート部Ｐ１とポート部Ｐ２の間に整合用コンデンサ素子を直列に電気的に接続していない。言い換えると、アイソレータ１は、図７に示すアイソレータ４２の整合用コンデンサ素子Ｃ１２を省略して、ポート部Ｐ１とポート部Ｐ２の間を絶縁している。従って、アイソレータ１のポート部Ｐ１とポート部Ｐ２の間のＱ値が非常に大きくなるので、アイソレータ１の挿入損失劣化量が減少し（図９参照）、アイソレーション特性の広帯域化を実現することができる。
【００３５】
ここで、アイソレータ１の電気等価回路図（図３参照）と従来のアイソレータ４１の電気等価回路図（図６参照）を比較する。アイソレータ１における整合用コンデンサ素子Ｃ１３，Ｃ２３と、アイソレータ４１における整合用コンデンサ素子Ｃ３は、ポート部Ｐ３の整合を変化させるという点で同様の効果を奏している。そこで、試験体（図８において整合用コンデンサ素子Ｃ１２を省略したアイソレータ）を製作して整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ３，Ｃ１３，Ｃ２３の容量値を連続的に変化させて、アイソレータ特性及び整合用コンデンサ素子の全容量値を調べる。表１に、それぞれの試験体の整合用コンデンサ素子Ｃ３，Ｃ１３，Ｃ２３，Ｃ１，Ｃ２の容量及び抵抗素子Ｒの抵抗値を示す。
【００３６】
【表１】
0004345254.tif 000002
【００３７】
ここで、試験体Ｎｏ１の整合用コンデンサ素子Ｃ１３，Ｃ２３の容量が０の意味は、整合用コンデンサ素子Ｃ１３，Ｃ２３を省略したものであり、図６に示すアイソレータ４１と同一の電気等価回路であることを意味する。また、試験体Ｎｏ６の整合用コンデンサ素子Ｃ３の容量が０の意味は、整合用コンデンサ素子Ｃ３を省略したものであり、図３に示すアイソレータ１と同一の電気等価回路であることを意味する。また、整合用コンデンサ素子Ｃの容量とは、整合用コンデンサ素子Ｃ３，Ｃ１３，Ｃ２３，Ｃ１，Ｃ２の容量の合計値（全体の整合用コンデンサ素子の容量）を意味する。
【００３８】
表１に試験体Ｎｏ１〜試験体Ｎｏ６のそれぞれのアイソレータ特性を示す。表１より、整合用コンデンサ素子Ｃ３の容量が小さいほど１５ｄＢアイソレーション帯域幅が広いことがわかる。また、整合用コンデンサ素子Ｃ３の容量が小さいほど全整合用コンデンサ素子の容量が小さいことがわかる。つまり、アイソレータのサイズを小さくすることができる。従って、試験体Ｎｏ６のアイソレータのように、整合用コンデンサ素子Ｃ３を省略して、整合用コンデンサ素子Ｃ１３，Ｃ２３を用いた構造にすることで、アイソレータ１を小型化、広アイソレーション帯域が実現されることがわかる。つまり、ポート部Ｐ１とポート部Ｐ２の間に整合用コンデンサ素子が直列に電気的に接続されていないので、アイソレータ１の挿入損失特性が劣化せず、アイソレーション特性の広帯域化を実現することができる。従って、高性能のアイソレータ１を得ることができる。
【００３９】
なお、図１に示したアイソレータ１の端子１４、端子１５、端子１６の他に端子１７を新たに設け、ポート部Ｐ３を端子１７に電気的に接続し、かつ、抵抗素子Ｒを省略することにより、サーキュレータ２（図４参照）が得られる。このとき、端子１４は送信用端子とされ、端子１５はアンテナ用端子とされ、端子１７は受信用端子とされる。このサーキュレータ２は上述の整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ１３，Ｃ２３を用いているので、上述のアイソレータ１と同様の小型化の作用効果を奏する。
【００４０】
また、このサーキュレータ２において、信号の通過方向は、送信用端子１４−アンテナ用端子１５間、アンテナ用端子１５−受信用端子１７間、送信用端子１４−受信用端子１７間の三方向がある。この三方向のうち、間に整合用コンデンサ素子がない送信用端子１４−アンテナ用端子１５間は挿入損失特性が劣化せず、かつ、アイソレーションが広帯域にあるという特性が得られる。
【００４１】
従って、図４に示すように、このサーキュレータ２を携帯電話（通信装置）１００に実装することで、携帯電話１００の電話待ち受け時間を延長させることができる。ここで、図４は携帯電話１００のＲＦ部分の電気回路ブロック図である。図４において、１０２はアンテナ素子、１１２は送信側増幅器、１１３は送信側低域通過フィルタ、１１５は受信側増幅器、１１６は受信側段間用帯域通過フィルタ、１１７は切換スイッチである。
【００４２】
一般に、携帯電話には、電話の待ち受け時間（連続受信可能な時間）の延長が求められている。しかし、送信系統の部品の損失が大きいと携帯電話の電源（電池）の消耗が激しく、携帯電話の待ち受け時間が短くなる。そこで、上述のサーキュレータ２を携帯電話１００に実装することにより、送信電波（信号）の通る方向、すなわち、送信用端子１４からアンテナ用端子１５の方向の挿入損失を小さくすることができる。このため、小型で電話の待ち受け時間の長い携帯電話１００を提供することができる。
【００４３】
［第２実施形態、図５］
本第２実施形態では、携帯電話を例にして、通信装置の実施の形態を説明する。
【００４４】
図５は携帯電話１２０のＲＦ部分の電気回路ブロック図である。図５において、１２２はアンテナ素子、１２３はデュプレクサ、１３１は送信側アイソレータ、１３２は送信側増幅器、１３３は送信側段間用帯域通過フィルタ、１３４は送信側ミキサ、１３５は受信側増幅器、１３６は受信側段間用帯域通過フィルタ、１３７は受信側ミキサ、１３８は電圧制御発振器（ＶＣＯ）、１３９はローカル用帯域通過フィルタである。
【００４５】
ここに、送信側アイソレータ１３１として、前記第１実施形態の集中定数型アイソレータ１を使用することができる。このアイソレータ１を実装することにより、小型、高性能の携帯電話を実現することができる。
【００４６】
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、アイソレータ１の構成部品である金属製上側ケース４、金属製下側ケース８、樹脂製端子ケース３、フェライト２０、永久磁石９等の細部の構造は任意である。特に、前記第１実施形態で示した中心電極組立体１３の中心電極２１〜２３は、金属薄板を打ち抜き、曲げ加工して形成するものの他に、金属線材（例えば、銅）からなる中心電極をフェライト２０に巻き付けたものであってもよい。これにより、中心電極２１〜２３は、金属薄板を打ち抜き加工又はエッチング加工することによって形成する必要があるが、金属線材の場合は成形する必要がないので、中心電極２１〜２３の成形コストを抑えることができる。また、中心電極２１〜２３は、金属薄板をエッチングした後曲げ加工して形成したり、基板（誘電体基板や磁性体基板や積層基板等）にパターン電極を設けたりすることによっても形成することができる。また、中心電極組立体１３の形状は、矩形状の他に、円板形状や変形角形状等任意である。
【００４７】
また、それぞれの中心電極２１〜２３の交差角は１２０度として説明したが、これに限定されるものではなく、１１０〜１４０度の範囲であればよい。さらに、金属ケースは金属製上側ケース４及び金属製下側ケース８の二つからなるとして説明したが、これに限定されるものではなく、三つ以上に分割されていてもよい。また、永久磁石９の形状は、矩形状の他に、例えば、角が丸い矩形状や円形状や変形角形状であってもよい。
【００４８】
また、アイソレータやサーキュレータの他に、各種非可逆回路素子にも本発明を適用することができる。
【００４９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、非可逆回路素子は、第３の整合用コンデンサ素子と第４の整合用コンデンサ素子として、静電容量の小さい整合用コンデンサ素子を用いることができる。従って、非可逆回路素子及び通信装置を小型化することができる。
【００５０】
また、非可逆回路素子は、第１の中心電極の他端部と第２の中心電極の他端部間に整合用コンデンサ素子が直列に電気的に接続されていないので、非可逆回路素子の挿入損失特性が劣化せず、アイソレーション特性の広帯域化を図ることができる。従って、高性能な非可逆回路素子及び通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る非可逆回路素子の分解斜視図。
【図２】図１に示した非可逆回路素子の組み立て完成後の外観斜視図。
【図３】図２に示した非可逆回路素子の電気等価回路図。
【図４】図２に示した非可逆回路素子の変形例を実装した通信装置の電気回路ブロック図。
【図５】本発明に係る通信装置の電気回路ブロック図。
【図６】従来の非可逆回路素子の電気等価回路図。
【図７】従来の別の非可逆回路素子の電気等価回路図。
【図８】従来のさらに別の非可逆回路素子の電気等価回路図。
【図９】図７に示した非可逆回路素子の挿入損失劣化量とＱ値の関係を示したグラフ。
【符号の説明】
１…集中定数型アイソレータ（非可逆回路素子）
２…サーキュレータ（非可逆回路素子）
４…金属製上側ケース（金属ケース）
８…金属製下側ケース（金属ケース）
９…永久磁石
１３…中心電極組立体
２０…マイクロ波フェライト
２１…第１の中心電極
２２…第２の中心電極
２３…第３の中心電極
１００，１２０…携帯電話（通信装置）
Ｃ１…第１の整合用コンデンサ素子
Ｃ２…第２の整合用コンデンサ素子
Ｃ１３…第３の整合用コンデンサ素子
Ｃ２３…第４の整合用コンデンサ素子
Ｐ１…ポート部（第１の中心電極の他端部）
Ｐ２…ポート部（第２の中心電極の他端部）
Ｐ３…ポート部（第３の中心電極の他端部）
【図１】
0004345254.tif 000003
【図２】
0004345254.tif 000004
【図３】
0004345254.tif 000005
【図４】
0004345254.tif 000006
【図５】
0004345254.tif 000007
【図６】
0004345254.tif 000008
【図７】
0004345254.tif 000009
【図８】
0004345254.tif 000010
【図９】
0004345254.tif 000011