(57)【特許請求の範囲】
【請求項１】
直流電圧信号を発生する出力信号発生部と、
微小信号が入力され、前記微小信号から高域成分を除去する低域通過フィルタ部と、
前記微小信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、
前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、
前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、
前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、
前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、
を特徴とする微小信号処理回路。
【請求項２】
請求項１に記載の微小信号処理回路において、
前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていることを特徴とする微小信号処理回路。
【請求項３】
ブレを検出し、ブレ検出信号を出力するブレ検出部と、
直流電圧信号を発生する出力信号発生部と、
前記ブレ検出信号が入力され、前記ブレ検出信号から高域成分を除去する低域通過フィルタ部と、
前記ブレ検出信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、
前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、
前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、
前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、
前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、
を特徴とするブレ検出回路。
【請求項４】
請求項３に記載のブレ検出回路において、
前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていること
を特徴とするブレ検出回路。
【請求項５】
請求項３または請求項４に記載のブレ検出回路において、
前記ブレ検出部は、ブレをｎ個の軸成分に分解したときに、各軸方向に沿ったブレを検出するために、それぞれｎ個設けられており、
前記演算部および前記増幅器は、前記ブレ検出部に対応して、１軸当たりそれぞれ１個で構成されていること、
を特徴とするブレ検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カメラ、ビデオなどの撮影装置における手ブレなどによる微小信号を検出し、処理する微小信号処理回路及びブレ検出回路に関するものである。
【０００２】
【従来の技術】
従来より、例えば、特開平２−１８３２１７号公報に開示されているようなブレ補正装置が知られている。このブレ補正装置は、カメラやビデオなどに生じたブレを角速度センサなどのセンサによって検出し、検出されたブレの方向と逆方向にブレ補正レンズを移動しブレを補正している。
【０００３】
以下に、図８を参照して、従来のブレ補正装置について説明する。
図８は、従来のブレ補正装置のブロック図である。
カメラボディ１０１は、カメラボディ１０１側及びレンズ鏡筒１０２側に給電する電池１０３と、カメラボディ側ＤＣ／ＤＣコンバータ１０４と、カメラボディ側の主要な制御を行うカメラボディ側ＣＰＵ１０５と、カメラの電源スイッチをＯＮするメインスイッチ１１２と、レリーズボタンの第１ストローク（半押し状態）でＯＮする半押しスイッチ１１１と、レリーズボタンの第２ストローク（全押し状態）でＯＮする全押しスイッチ１１０と、操作スイッチ１１３と、半導体スイッチである給電制御スイッチ１３０などを備えている。
【０００４】
レンズ鏡筒１０２は、カメラボディ１０１に着脱自在に取り付けられている。レンズ鏡筒１０２は、レンズ鏡筒側の主要な制御を行うレンズ鏡筒側ＣＰＵ１１９と、レンズ鏡筒側ＤＣ／ＤＣコンバータ１２０と、ブレ補正制御モードを選択するための２ｂｉｔの設定スイッチ１３１，１３２と、ブレを検出し、そのブレ量に応じた出力信号を出力するブレ検出部１１３，１１４と、第１のレンズ群１２５と、第２のレンズ群１２６と、光軸方向に対して垂直な方向又は略垂直な方向に駆動し、ブレを補正する第３のレンズ群（以下、ブレ補正レンズという）１２７と、絞り羽根１２８と、ブレ補正レンズ１２７を駆動するためのモータ１２３，１２４と、このモータ１２３，１２４をそれぞれ駆動制御する制御回路１２１，１２２などを備えている。
【０００５】
従来のブレ補正装置は、平面上に結像する像面のブレを、例えば、互いに直交するＸ軸及びＹ軸の２軸成分に分解し、ブレの向きを打ち消すようにそれぞれの軸方向に沿ってブレ補正機構部を駆動していた。このために、駆動源となるモータ１２３，１２４は、ブレ補正レンズ１２７を駆動するために２軸分で２個が必要となるために、ブレ検出部１１３，１１４、モータ１２３，１２４及び制御回路１２１，１２２も、それぞれ２個づつ設けられている。以下において、ブレ検出部１１３を説明する。
【０００６】
図９は、従来のブレ補正装置におけるブレ検出回路の一例を示すブロック図である。
ブレ検出部１１３は、図９に示すように、角速度センサ（ジャイロ）１と、この角速度センサ１に接続されたハイパスフィルタ（以下、ＨＰＦという）１７と、このＨＰＦ１７に接続された増幅器（以下、ＡＭＰという）１６と、このＡＭＰ１６に接続されたローパスフィルタ（以下、ＬＰＦという）１５と、このＬＰＦ１５に接続されたＡ／Ｄコンバータ１３ａとからなるブレ検出回路を備えている。
【０００７】
角速度センサ１は、ブレ状態を角速度として検出し、この角速度に応じた出力信号を発生するセンサであり、この出力信号は、次段のＨＰＦ１７に入力している。
【０００８】
ＨＰＦ１７は、角速度センサ１の出力信号から低域周波数成分をカットするフィルタであり、低域周波数成分がカットされた信号は、次段のＡＭＰ１６に入力している。
【０００９】
ＡＭＰ１６は、ＨＰＦ１７により低域周波数成分がカットされた信号を増幅し、増幅された信号は、次段のＬＰＦ１５に入力している。
【００１０】
ＬＰＦ１５は、ＡＭＰ１６により増幅された信号から高域周波数成分をカットするフィルタであり、ＬＰＦ１５により高域周波数成分をカットされた信号は、次段のＡ／Ｄコンバータ１３ａに入力している。
【００１１】
Ａ／Ｄコンバータ１３ａは、ＬＰＦ１５により高域周波数成分をカットされたアナログ信号をデジタル信号に変換し出力する。
【００１２】
上述した一連のアナログ信号処理回路は、ブレの周波数域の信号に対して増幅するために、処理する信号の周波数領域は、数Ｈｚから数１０Ｈｚである。アナログ処理されたデータは、角速度の次元を持っているために、このデータに基づいて、ブレ補正レンズ１２７を駆動するときには、角速度の基準値（検出装置出力基準値）ω０（以下、オメガゼロという）を算出する必要がある。このオメガゼロを算出することにより、一定の速度でパンニングしたときに、ブレている状態とは異なる状態であることを補正動作に反映することができる。ブレ補正レンズ１２７は、オメガゼロと検出された角速度の処理データとの差に比例した補正量により駆動され、オメガゼロは、ω０＝（１／Ｔ）Σω（ｔ）の式により算出される。これは、時刻０からＴまでの間の各時刻の角速度ω（ｔ）の和を時間Ｔで平均したものである。この計算式において使用する角速度データは、角速度センサ１の出力が安定し、カメラの状態がブレ状態ではないと判断されるときに検出したデータを用いるのが理想的である。また、平均する時間（検出時間）Ｔが長いほどデータの安定度はよい。
【００１３】
カメラボディ１０１とレンズ鏡筒１０２には、図８に示すように、これらを互いに電気的に接続するための電気接点１１５，１１６，１１７，１１８が設けられている。電気接点１１５は、電池１０３から給電制御スイッチ１３０を介してレンズ鏡筒１０２側へ給電するための接点である。電気接点１１６は、カメラボディ側ＤＣ／ＤＣコンバータ１０４の出力をレンズ鏡筒１０２側に給電するための接点である。電気接点１１７は、カメラボディ側ＣＰＵ１０５とレンズ鏡筒側ＣＰＵ１１９との間の通信を行うための接点である。電気接点１１８は、電池１０３の陰極端子につながるグランド（ＧＮＤ）ラインを接続するための接点である。
【００１４】
次に、従来のブレ補正装置の動作を説明する。
メインスイッチ１１２がＯＮ動作され、半押しスイッチ１１１がＯＮ動作されると、カメラボディ側ＣＰＵ１０５の端子には、“Ｌ”レベルの信号が入力される。そして、全押しスイッチ１１０がＯＮ動作されると、カメラボディ側ＣＰＵ１０５の端子には、“Ｌ”レベルの信号が入力される。カメラボディ側ＣＰＵ１０５は、半押しスイッチ１１１のＯＮ動作により、カメラボディ側ＤＣ／ＤＣコンバータ１０４を起動制御し、電気接点１１６を介して、レンズ鏡筒側ＣＰＵ１１９に給電する。
【００１５】
レンズ鏡筒側ＣＰＵ１１９は、給電要求信号を電気接点１１７を介してカメラボディ側ＣＰＵ１０５に出力する。カメラボディ側ＣＰＵ１０５は、給電制御スイッチ１３０をＯＮ動作させ、電池１０３は、レンズ鏡筒側ＤＣ／ＤＣコンバータ１２０に電気接点１１５を介して給電する。また、レンズ鏡筒側ＣＰＵ１１９は、電気接点１１６からの給電により、レンズ鏡筒側ＤＣ／ＤＣコンバータ１２０を起動し、レンズ鏡筒側ＤＣ／ＤＣコンバータ１２０は、制御回路１２１，１２２とモータ１２３，１２４に給電する。
【００１６】
設定スイッチ１３２がＯＮ動作されたときには、レンズ鏡筒側ＣＰＵ１１９のＤ１端子には、“Ｌ”レベルの信号が入力され、設定スイッチ１３１がＯＮ動作されたときには、レンズ鏡筒側ＣＰＵ１１９のＤ２端子には、“Ｌ”レベルの信号が入力される。一方、設定スイッチ１３２がＯＦＦ動作のときには、レンズ鏡筒側ＣＰＵ１１９のＤ１端子は、“Ｈ”レベルであり、設定スイッチ１３１がＯＦＦ動作のときには、レンズ鏡筒側ＣＰＵ１１９のＤ２端子は、“Ｈ”レベルである。
【００１７】
Ｄ１端子が“Ｌ”レベルであり、Ｄ２端子が“Ｈ”レベルのときには、ブレ補正制御モードは、“露光中のみ補正動作を行うモード”に選択される。Ｄ１端子が“Ｈ”レベルであり、Ｄ２端子が“Ｌ”レベルのときには、ブレ補正制御モードは、“露光中および露光外に補正動作を行うモード”に選択される。Ｄ１端子が“Ｈ”レベルであり、Ｄ２端子が“Ｈ”レベルのときには、ブレ補正制御モードは、“ブレ補正動作を行わないモード”に選択される。
【００１８】
ブレ検出部１１３，１１４は、検出したブレ量に応じた出力信号をアナログ処理し、その信号をレンズ鏡筒側ＣＰＵ１１９に入力する。“露光中および露光外に補正動作を行うモード”にブレ補正制御モードが選択されている場合であって、半押しスイッチ１１１がＯＮ動作されたときには、レンズ鏡筒側ＣＰＵ１１９は、アナログ処理されたデータに基づいて、ブレ補正レンズ１２７の駆動量を演算する。ブレ検出部１１３，１１４は、検出したブレ量に応じた出力信号を電源が印加された時点から出力しており、レンズ鏡筒側ＣＰＵ１１９は、ブレ検出部１１３，１１４の出力信号が出力された時点からオメガゼロの検出処理を始める。オメガゼロの検出に要する時間は、検出時間が十分にあるときには、およそ２秒間程度であるが、電源投入直後の撮影のときなどには２秒間も確保できない。このようなときには、オメガゼロの検出は、できるかぎり長い時間をかけて行われる。撮影者が撮影を行うときには、レンズ鏡筒側ＣＰＵ１１９は、撮影直前までのオメガゼロの検出データに基づいて補正量を算出し、この補正量に基づいてモータ１２３，１２４をフィードバック制御する。
【００１９】
レンズ鏡筒側ＣＰＵ１１９は、演算した補正量に基づいて、モータ１２３，１２４の駆動を制御回路１２１，１２２に指示する。モータ１２３，１２４の回転運動は、直線運動に変換され、ブレ補正レンズ１２７を駆動する。なお、“露光中のみ補正動作を行うモード”にブレ補正制御モードが選択されている場合であって、全押しスイッチ１１０がＯＮ動作されたときには、ブレ補正レンズ１２７は、露光中のみ駆動される。
【００２０】
図１０は、従来のブレ補正装置におけるブレ検出回路の他の例を示すブロック図である。
図１０に示すように、このブレ検出回路は、ブレ状態を角速度として検出し、この角速度に応じた出力信号を発生する角速度センサ１と、この角速度センサ１の出力信号が入力し、この出力信号を増幅するＡＭＰ１６と、このＡＭＰ１６の出力信号が入力し、この出力信号から高域周波数成分をカットするＬＰＦ１５と、このＬＰＦ１５の出力信号が入力し、この信号をアナログ信号からデジタル信号に変換し出力するＡ／Ｄコンバータ１３ａとからなる。
【００２１】
【発明が解決しようとする課題】
図１０に示すブレ検出回路は、ＨＰＦを備えていないために、低域周波数成分も情報として処理することができる。しかし、このブレ検出回路は、ＨＰＦを備えていないために、回路自体のＤＣオフセット成分による誤差も増幅してしまう。また、角速度センサ１から出力されたブレ量に応じた出力信号には、周波数の低い信号（長時間に渡るドリフト成分）が含まれている。図１０に示すように、角速度センサ１から出力された出力信号を、増幅器１６においてそのままゲインをかけてしまうと、増幅器１６からの出力信号の成分は、低域周波数成分により飽和し、使用に耐えないものとなってしまう。このために、このブレ検出回路をブレ検出に使用することは、困難であった。
【００２２】
カメラの電子回路では、電池により電源を作っているために、処理回路などの電源電圧は、一般に省電などのために低電圧化の傾向にある。一般に、市販のオペアンプでは、同相入力電圧範囲は、電源電圧が低いと狭くなる。また、入力する電圧の範囲によっては、オペアンプ内部のトランジスタが動作しない範囲がある。図１０に示すブレ検出回路を市販のオペアンプを使用して構成するときには、入力する電圧の範囲は、規格により所定の範囲内に定められている。このために、規格範囲内で処理できるブレ検出回路を構成する必要がある。
【００２３】
一般に、オペアンプでは、負帰還をかけることによって、安定性を増し帯域を広げて使用するために、出力信号を反転入力端子（−）側にフィードバックしている。この場合に、反転入力端子側と非反転入力端子（＋）側とは、仮想短絡（イマジナリショート）が成立するために、両端子は、同じ電位に保つように動作する。図１０に示すブレ検出回路において、オペアンプを非反転入力形式としたときには、反転入力端子側と非反転入力端子側の入力信号が変化するとともに、入力電圧も変化する。オペアンプに入力する信号がばらつく場合には、規格範囲内で使用したいときであっても、この規格範囲を越える信号が入力する可能性がある。特に、ブレの検出に使用する角速度センサ（圧電振動ジャイロ）１は、基準電圧に対して出力電圧のばらつきが大きい。このために、オペアンプの入力範囲を越える出力電圧が印加したときには、オペアンプの性能によっては、同相入力範囲を越えてしまう可能性がある。その結果、オペアンプの選択の幅も狭くなり、コストアップにつながってしまう。
【００２４】
本発明の課題は、増幅部の同相入力範囲の制限を受けることなく、ばらつきの大きい微小信号を処理することができ、部品点数の少ない実装上有利な微小信号処理回路及びブレ検出回路を提供することである。
【００２５】
【課題を解決するための手段】
本発明は、以下のような解決手段により、前記課題を解決する。なお、理解を容易にするために、本発明の実施形態に対応する符号を付して説明するが、これに限定されるものではない。
すなわち、請求項１の発明は、直流電圧信号を発生する出力信号発生部と、微小信号が入力され、前記微小信号から高域成分を除去する低域通過フィルタ部と、前記微小信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、を特徴とする微小信号処理回路である。
【００２８】
請求項２の発明は、請求項１に記載の微小信号処理回路において、前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていることを特徴とする微小信号処理回路である。
【００２９】
請求項３の発明は、ブレを検出し、ブレ検出信号を出力するブレ検出部と、直流電圧信号を発生する出力信号発生部と、前記ブレ検出信号が入力され、前記ブレ検出信号から高域成分を除去する低域通過フィルタ部と、前記ブレ検出信号が入力される接点に、前記直流電圧信号を、抵抗を介して直流的に加算あるいは減算する演算部と、前記演算部からの出力信号が入力される反転入力端子と、固定された基準電位が印加される非反転入力端子とを有する増幅部と、前記増幅部の出力信号が所定範囲内にないときには、操作信号を発生する操作信号発生部とを備え、前記接点は、前記低域通過フィルタ部と前記増幅部との間に設けられ、前記出力信号発生部は、前記操作信号に基づいて前記直流電圧信号を変更し、前記増幅部の出力信号を所定範囲内とすること、を特徴とするブレ検出回路である。
【００３２】
請求項４の発明は、請求項３に記載のブレ検出回路において、前記増幅部は、オペアンプであり、前記オペアンプの出力端子側と前記反転入力端子が抵抗を介して接続されていることを特徴とするブレ検出回路である。
【００３３】
請求項５の発明は、請求項３または請求項４に記載のブレ検出回路において、前記ブレ検出部は、ブレをｎ個の軸成分に分解したときに、各軸方向に沿ったブレを検出するために、それぞれｎ個設けられており、前記演算部および前記増幅器は、前記ブレ検出部に対応して、１軸当たりそれぞれ１個で構成されていること、を特徴とするブレ検出回路である。
【００３４】
【発明の実施の形態】
（基本概念）
まず、理解を容易にするために、本発明の第１実施形態に係るブレ検出回路の基本概念を、ＤＣオフセット成分を抑えることができるブレ検出回路のブロック図を挙げて説明する。
図４は、ＤＣオフセット成分を抑えることができるブレ検出回路の一例を示したブロック図である。
図４に示すブレ検出回路は、ＨＰＦを設けずに、回路自体のＤＣオフセット成分を抑えることができる回路である。このブレ検出回路は、角速度センサ１と、この角速度センサ１の出力信号を増幅するＡＭＰ１６と、このＡＭＰ１６の出力信号から高域周波数成分をカットするＬＰＦ１５と、このＬＰＦ１５の出力信号をアナログ信号からデジタル信号に変換し出力するＡ／Ｄコンバータ３ａと、このＡ／Ｄコンバータ３ａを内蔵した制御回路（ＣＰＵ）３と、直流（ＤＣ）電圧を発生する直流電圧出力回路（Ｄ／Ａコンバータ）４とからなる。このブレ検出回路は、図１０に示すブレ検出回路と同様に、ＨＰＦを備えていないために、ＤＣオフセット成分により誤差を生ずる。しかし、ＣＰＵ３は、直流電圧出力回路４に制御信号を発生し、直流電圧出力回路４は、この制御信号に基づいて直流電圧を発生する。この直流電圧は、ＡＭＰ１６の手前側において、ＤＣオフセット成分を引き算するために、このブレ検出回路のＤＣオフセット成分を抑えることができる。
【００３５】
図５は、ＤＣオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
図５に示すブレ検出回路は、図４に示すブレ検出回路のＬＰＦ１５とＡＭＰ１６の構成順序を入れ替えるとともに、ＬＰＦ１５により高域周波数成分をカットした信号から、直流電圧出力回路４の直流電圧を引き算している。
【００３６】
図６は、ＤＣオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
図６に示すブレ検出回路は、図４に示すブレ検出回路のＬＰＦ１５とＡＭＰ１６の構成順序を入れ替えたものである。
【００３７】
（第１実施形態）
つぎに、本発明の第１実施形態に係るブレ検出回路を具体的に説明する。
図１は、本発明の第１実施形態に係るブレ検出回路の回路図である。
本発明の第１実施形態に係るブレ検出回路は、ＤＣオフセット成分を抑えることができる回路である。このブレ検出回路は、微小な出力信号Ｖｏを出力する振動ジャイロ１と、この出力信号Ｖｏから高域周波数成分を遮断し、増幅する回路（ＬＰＦ）５と、直流電圧（出力信号）ＶＤＡを発生するＤ／Ａコンバータ４と、ＬＰＦ５の出力信号とＤ／Ａコンバータ４の出力信号ＶＤＡとを加算し、増幅する回路（加算器）６と、この加算器６の出力信号が入力するＡ／Ｄコンバータ３ａと、ＣＰＵ３とから構成されている。このブレ検出回路は、多重帰還型の２次のＬＰＦ５を採用しているために、オペアンプＯＰ１０は、反転入力形式である。このブレ検出回路における実際の定数設定は、抵抗Ｒ１０：４７ｋΩ、抵抗Ｒ２０：４７ｋΩ、抵抗Ｒ３０：４７ｋΩ、抵抗Ｒ４０：４．７ｋΩ、抵抗Ｒ５０：４７０ｋΩ、コンデンサＣ１０：０．０１５μＦ、コンデンサＣ２０：３３００ｐＦである。
【００３８】
（比較例）
つぎに、本発明の第１実施形態に係るブレ検出回路の比較例を説明する。
図７は、ＤＣオフセット成分を抑えることができるブレ検出回路を比較例として示した回路図である。
なお、以下の説明において、図１に示したブレ検出回路と同一の回路部分は、同一の符号を付して説明し、その部分の詳細な説明については省略する。
図７に示すブレ検出回路は、振動ジャイロ１と、回路５０と、回路６０と、ＣＰＵ３と、Ａ／Ｄコンバータ３ａと、Ｄ／Ａコンバータ４とから構成されている。回路５０は、抵抗Ｒ１００，Ｒ２００、コンデンサＣ１００，Ｃ２００及び初段のオペアンプＯＰ１００からなる２次のＬＰＦである。回路６０は、抵抗Ｒ３００，Ｒ４００，Ｒ５００及び１００倍の２段目のオペアンプＯＰ２００からなる加算器である。この回路６０には、オペアンプＯＰ１００の入力側に、Ｄ／Ａコンバータ４の直流電圧が印加されている。このブレ検出回路では、入力段回路は、ＶＣＶＳ（ｖｏｌｔａｇｅ  ｃｏｎｔｒｏｌｌｅｄ  ｖｏｌｔａｇｅ  ｓｏｕｒｃｅ）型の２次のＬＰＦ５０であるために、図１に示すブレ検出回路と異なり非反転入力形式である。このブレ検出回路における実際の定数設定は、抵抗Ｒ１００：４７ｋΩ、抵抗Ｒ２００：４７ｋΩ、抵抗Ｒ３００：４．７ｋΩ、抵抗Ｒ４００：４７０ｋΩ、コンデンサＣ１００：０．０１μＦ、コンデンサＣ２００：４７００ｐＦである。
【００３９】
ＬＰＦ５０は、入力した微小な角速度信号（出力信号）Ｖｏから高域周波数成分を遮断するが、通過帯における信号の位相が同時に遅れる。この位相遅れは、ブレ補正制御の誤差を生じさせるために、位相遅れは、ゼロに近いことが望ましい。このために、ＬＰＦ５０の遮断周波数は、この位相遅れが無視できる程度にできるだけ低く、例えば、５００Ｈｚ程度に設定されている。そして、高域周波数成分を遮断された波形は、２段目の加算器６０に入力する。
【００４０】
振動ジャイロ１から出力されたブレ量に応じた出力信号Ｖｏには、周波数の低い信号（長時間に渡るドリフト成分）がもともと含まれている。図７に示すように、振動ジャイロ１から出力された出力信号ＶｏをオペアンプＯＰ２００においてそのままゲインをかけてしまうと、オペアンプＯＰ２００からの出力信号Ｖωは、ある値の直流成分（オフセット成分）により飽和し、使用に耐えないものとなってしまう。このために、加算器６０は、このオフセット成分を差し引き、増幅段においてオペアンプＯＰ２００は、オフセット成分を差し引いた信号を増幅する。このオペアンプＯＰ２００は、反転増幅器であり、１００倍のゲインがかかっている。
【００４１】
振動ジャイロ１の出力信号Ｖｏをこのブレ検出回路によって処理する場合において、振動ジャイロ１に過大な信号が印加したときには、オペアンプＯＰ２００は、入力した信号をゲイン倍して出力しようとする。ダイナミックレンジは、電源電圧及び出力段の回路構成により制限されているために、オペアンプＯＰ２００の出力信号Ｖωが飽和すると、過大なブレが起きた直後に、通常のブレ補正ができない可能性がある。
【００４２】
図７に示すブレ検出回路では、振動ジャイロ１の出力信号ＶｏがＬＰＦ５０に入力し、所望の帯域のみの信号がＬＰＦ５０から出力する。ＬＰＦ５０の出力信号は、抵抗Ｒ３００，Ｒ４００及びオペアンプＯＰ２００により構成される増幅段により、４０ｄＢのゲインがかけられ、ＣＰＵ３に内蔵されたＡ／Ｄコンバータ３ａに入力する。振動ジャイロ１に過大なブレが入力する可能性があるときには、ＣＰＵ３は、モニタしているＡ／Ｄコンバータ３ａのＡ／Ｄ値を所定値と比較し、その大小関係が入れ替わる瞬間に、Ｄ／Ａコンバータ４に制御信号を出力する。その結果、Ｄ／Ａコンバータ４の出力値（出力電圧値）が変更され、Ｄ／Ａコンバータ４が出力する直流電圧は、抵抗Ｒ４００，Ｒ５００により決定されるゲインによって、ＬＰＦ５０の出力信号に加算（負号の場合には減算）される。このために、オペアンプＯＰ２００の出力信号Ｖωは、基準点まで引き戻され、実質的に負帰還をかけたのと同等の効果を生じる。このように、加算器６０は、オペアンプＯＰ２００の出力信号Ｖωがダイナミックレンジを越えて飽和するのを避ける機能を担っている。
【００４３】
図７に示すブレ検出回路において、市販のオペアンプＯＰ１００を５Ｖで使用すると仮定したときには、印加する電圧は、規格により、例えば、２Ｖから３Ｖまでに定められている。このオペアンプＯＰ１００は、非反転入力形式であるために、反転入力端子側と非反転入力端子側の入力信号が変化するとともに、入力電圧も変化する。オペアンプＯＰ１００に入力する信号がばらつく場合には、例えば、２Ｖから３Ｖまでの規格範囲内を越える信号が入力する可能性がある。特に、ブレの検出に使用する振動ジャイロ１は、基準電圧Ｖｒｅｆに対して出力電圧Ｖｏのばらつきが大きい。このために、オペアンプＯＰ１００の入力範囲を越える出力電圧Ｖｏが印加したときには、オペアンプの性能によっては、同相入力範囲を越える可能性がある。
【００４４】
本発明の第１実施形態では、オペアンプＯＰ１０の非反転入力端子（＋）側には、固定された電位である基準電圧Ｖｒｅｆが印加している。このために、反転入力端子（−）側と非反転入力端子（＋）側とは、イマジナリショートのために、一定の基準電圧Ｖｒｅｆが印加された状態となり、入力信号Ｖｏがばらついても一定の電位を保つように動作する。その結果、非反転入力端子の入力電圧のばらつき範囲が規格内であることのみを確認すれば足り、オペアンプＯＰ１０の同相入力範囲の制限を受けない回路形式とすることができる。また、本発明の第１実施形態では、オペアンプＯＰ１０は、同相入力範囲が狭くて安い汎用のオペアンプを使用することができる。このために、振動ジャイロ１の出力電圧範囲の規格を厳しくすることなく、ブレ検出機能を実現することができるとともに、コストダウンを図ることができる。さらに、振動ジャイロ１、ＬＰＦ５及び加算器６は、直流結合されているので、低域周波数成分に含まれる出力信号Ｖｏを有効に利用することができる。
【００４５】
（第２実施形態）
図２は、本発明の第２実施形態に係るブレ検出回路の回路図である。
本発明の第２実施形態におけるブレ検出回路は、振動ジャイロ１と、Ｄ／Ａコンバータ４と、この振動ジャイロ１の出力信号ＶｏとＤ／Ａコンバータ４の出力信号ＶＤＡとが入力する回路２と、この回路２の出力信号が入力するＡ／Ｄコンバータ３ａと、ＣＰＵ３とから構成されている。回路２は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びオペアンプＯＰ１から構成される加算器と、抵抗Ｒ１，Ｒ２，Ｒ３、コンデンサＣ１，Ｃ２及びオペアンプＯＰ１から構成されるＬＰＦと、反転増幅器であるオペアンプＯＰ１とからなる。
【００４６】
このブレ検出回路では、オペアンプＯＰ１の出力信号は、高域周波数成分を遮断するコンデンサＣ２を介して交流的にフィードバックし、このオペアンプＯＰ１の反転入力端子側に直流的に入力している。また、オペアンプＯＰ１の出力信号は、抵抗Ｒ１と抵抗Ｒ２との間の接点Ｂに、抵抗Ｒ３を介して直流的にフィードバックしている。オペアンプＯＰ１の非反転入力端子は、基準電圧Ｖｒｅｆにより直流的に短絡されている。また、接点Ｂは、コンデンサＣ１を介して基準電圧Ｖｒｅｆに交流的に接続されており、この接点Ｂには、Ａ／Ｄコンバータ２０７の出力信号ＶＤＡが、抵抗Ｒ４を介して直流的に加算されている。
【００４７】
振動ジャイロ１の出力信号Ｖｏは、ＬＰＦと、抵抗Ｒ１，Ｒ２により構成された増幅器とにより、所望の帯域のみの信号が増幅段でゲインをかけられ、Ａ／Ｄコンバータ３ａに入力する。振動ジャイロ１が過大な信号を出力したときには、過大な出力電圧Ｖｏを入力された反転増幅段は、イマジナリショートの点Ａに対して電流を流し込もうとする。ＣＰＵ３は、モニタしているＡ／Ｄコンバータ３ａのＡ／Ｄ値を所定値と比較し、その大小関係が入れ替わる瞬間に、Ｄ／Ａコンバータ４に制御信号を出力する。その結果、Ｄ／Ａコンバータ４の出力値（出力電圧値）が所定の値に変更され、Ｄ／Ａコンバータ４が出力する直流電圧は、抵抗Ｒ３，Ｒ４により決定されるゲインによって、増幅器の入力側から振動ジャイロ１の出力信号Ｖｏに加算（負号の場合には減算）される。このために、実質上、負帰還をかけたのと同等の効果が生じる。イマジナリーショートの点Ａに流れ込もうとする電流は、抵抗Ｒ３側に接続された回路系により吸収される。その結果、オペアンプＯＰ１の出力電圧Ｖωは、ダイナミックレンジを越えて飽和する前にレベルシフトされ、振動ジャイロ１の基準電圧Ｖｒｅｆ近辺にて、振動ジャイロ１の出力電圧Ｖｏを増幅することができる。なお、Ｄ／Ａコンバータ４から出力される出力電圧ＶＤＡの値が基準電圧Ｖｒｅｆよりも低いときには、イマジナリーショートの点Ａに流れ込もうとする電流を、この出力電圧ＶＤＡにより吸収することができる。
【００４８】
本発明の第１実施形態では、ＬＰＦ５の抵抗Ｒ２０，Ｒ３０のばらつきにより、回路のゲインに影響を及ぼす可能性がある。例えば、抵抗ばらつき±１％品を用いて回路を構成したときには、図７に示すブレ検出回路では、ＬＰＦ５０におけるゲインのばらつきは、０．０２％以下である。一方、図１に示す本発明の第１実施形態に係るブレ検出回路では、ＬＰＦ５におけるゲインのばらつきは、０．６％余りに達する。ＬＰＦ５，５０を通過した信号には、反転増幅段においてさらに１００倍のゲインがかけられるために、抵抗のばらつきによりゲインがさらにばらつく。本発明の第１実施形態に係るブレ検出回路は、図７に示すブレ検出回路と同じ構成であるために、抵抗ばらつき±１％品により回路を構成したときには、ゲインのばらつきは、いずれのオペアンプＯＰ１０，１００であっても±６％余りとなる。このために、本発明の第１実施形態に係るブレ検出回路では、同じクラスの抵抗を使うかぎり、ゲインのばらつきの範囲は、図７に示すブレ検出回路には及ばない。
【００４９】
本発明の第２実施形態に係るブレ検出回路におけるオペアンプＯＰ１は、反転入力形式であるために、振動ジャイロ１の出力信号Ｖｏがばらついても、同相入力範囲による制限を受けない。このために、ゲインのばらつきを図７に示すブレ検出回路のレベル程度に抑えることができる。また、本発明の第２実施形態では、多重帰還型のＬＰＦの構成によって、ゲインも同時にかけてしまう定数設定にしたために、ＬＰＦとは別に増幅部を設ける必要がない。このために、このブレ検出回路では、ＬＰＦの機能とゲインを受け持つ機能とが１個のオペアンプＯＰ１により実現され、ＬＰＦと増幅段とが一体化している。その結果、ばらつきのある抵抗Ｒ２，Ｒ３を用いて回路を構成しても、ゲインのばらつきは、１段分の回路ブロックのみで済み、図７に示すブレ検出回路によるゲインのばらつきに匹敵するレベルに収めることができる。
【００５０】
本発明の第２実施形態に係るブレ検出回路は、１段分のオペアンプＯＰ１により構成されているために、オフセット誤差も１段分の回路ブロックのみで済む。また、Ｄ／Ａコンバータ４の出力信号ＶＤＡに交流成分（リップル）があっても、回路２のＬＰＦによりこの交流成分を除去することができる。さらに、ＬＰＦ、増幅器及び加算器を１個のオペアンプＯＰ１により一体型に構成している。このために、１軸当たり１個のオペアンプＯＰ１により、振動ジャイロ１の出力信号Ｖｏの高品位な処理が可能となる。その結果、部品点数が減少し、実装スペースを確保することができる。
【００５１】
本発明の第２実施形態におけるブレ検出回路では、定数設定を以下のように行った。このブレ検出回路は、反転入力形式であるために、振動ジャイロ１の出力インピーダンス（数Ω）を考慮して、処理回路側の入力インピーダンスを決定する抵抗Ｒ２は、大きめに設定した。次に、分解能を担うゲインを１００倍に設定するために、抵抗Ｒ３は、抵抗Ｒ２の１００倍に設定した。そして、残りのパラメータである抵抗Ｒ１及びコンデンサＣ１，Ｃ２は、遮断周波数を５００Ｈｚ近傍に、Ｑ値（クオリティーファクター）を０．７１近傍に、位相遅れを０．４４ｍｓ近傍に調整した。この場合に、各部品の定格値は、余りに特殊な値にならないように設定した。以下に、このようにして決定した値の一例を示す。
【００５２】
抵抗Ｒ１：１．８ｋΩ、抵抗Ｒ２：４．７ｋΩ、抵抗Ｒ３：４７０ｋΩ、コンデンサＣ１：０．１５μＦ、コンデンサＣ２：６８０ｐＦ
【００５３】
抵抗Ｒ１：１００ｋΩ、抵抗Ｒ２：４．７ｋΩ、抵抗Ｒ３：４７０ｋΩ、コンデンサＣ１：２．３５μＦ、コンデンサＣ２：１０００ｐＦ
【００５４】
抵抗Ｒ１：２．７ｋΩ、抵抗Ｒ２：６．８ｋΩ、抵抗Ｒ３：６８０ｋΩ、コンデンサＣ１：０．１μＦ、コンデンサＣ２：４７０ｐＦ
【００５５】
（第３実施形態）
図３は、本発明の第３実施形態に係るブレ検出回路の回路図である。
本発明の第３実施形態に係るブレ検出回路は、ＤＣオフセット成分を抑えることができる回路である。このブレ検出回路は、微小な出力信号Ｖｏを出力する振動ジャイロ１と、直流電圧（出力信号）ＶＤＡを発生するＤ／Ａコンバータ４と、振動ジャイロ１の出力信号ＶｏとＤ／Ａコンバータ４の出力信号ＶＤＡとを加算し、増幅する回路（加算器）６と、この加算器６の出力信号から高域周波数成分を遮断し、増幅する回路（ＬＰＦ）５と、このＬＰＦ５の出力信号が入力するＡ／Ｄコンバータ３ａと、ＣＰＵ３とから構成されている。このブレ検出回路における実際の定数設定は、抵抗Ｒ１０：４７ｋΩ、抵抗Ｒ２０：４７ｋΩ、抵抗Ｒ３０：４７ｋΩ、抵抗Ｒ４０：４．７ｋΩ、抵抗Ｒ５０：４７０ｋΩ、コンデンサＣ１０：０．０１５μＦ、コンデンサＣ２０：３３００ｐＦである。
【００５６】
本発明の第３実施形態では、オペアンプＯＰ２０の非反転入力端子（＋）側には、固定された電位である基準電圧Ｖｒｅｆが印加している。その結果、非反転入力端子の入力電圧のばらつき範囲が規格内であることのみを確認すれば足り、オペアンプＯＰ２０の同相入力範囲の制限を受けない回路形式とすることができる。また、本発明の第３実施形態では、オペアンプＯＰ２０は、同相入力範囲が狭くて安い汎用のオペアンプを使用することができる。このために、振動ジャイロ１の出力電圧範囲の規格を厳しくすることなく、ブレ検出機能を実現することができるとともに、コストダウンを図ることができる。さらに、振動ジャイロ１、ＬＰＦ５及び加算器６は、直流結合されているので、低域周波数成分に含まれる出力信号Ｖｏを有効に利用することができる。
【００５７】
（他の実施形態）
以上説明した実施形態に限定されることはなく、種々の変形又は変更が可能であって、それらも本発明の均等の範囲内である。
例えば、本発明の実施形態におけるブレ検出回路は、振動ジャイロ１と、この振動ジャイロ１のばらつきの大きい出力信号Ｖｏをカバーする処理回路との間における同相入力範囲の制限を解決するものである。したがって、処理回路の初段がＬＰＦであるときには、このＬＰＦの入力が反転入力形式であればよく、処理回路の初段がＡＭＰであるときには、このＡＭＰの入力が反転入力形式であればよい。このために、本発明の実施形態におけるブレ検出回路は、微小信号を処理する微小信号処理回路において、初段の増幅部は、この微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有することを特徴とする微小信号処理回路であればよい。
【００５８】
本発明の実施形態におけるブレ検出回路は、オーディオ機器において微小信号を処理するＤＣサーボ回路、カメラの測光回路、カメラのオートフォーカス機構に使用される受光素子（ＰＳＤ）から出力される微小信号の処理回路などに適用することもできる。また、抵抗Ｒ１，Ｒ２，Ｒ１０，Ｒ２０などの値は、本発明の実施形態に示す値に限定されるものではない。さらに、ブレをｘ軸、ｙ軸の２軸成分に分解し、各軸方向に沿ったブレを検出するブレ検出部１１３，１１４に限らず、３軸以上の成分に分解したブレを検出するブレ検出部についても、本発明を適用することができる。この場合においても、オペアンプＯＰ１は、ブレ検出部に対応して、１軸当たり１個設ければ足りる。
【００５９】
【発明の効果】
以上詳しく説明したように、本発明によれば以下のような種々の効果がある。
（１）微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有し、この微小信号から高域成分を除去する低域通過フィルタ部と、この低域通過フィルタ部の出力信号が入力される増幅部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【００６０】
（２）微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有する増幅部と、この増幅部の出力信号が入力し、微小信号から高域成分を除去する低域通過フィルタ部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【００６１】
（３）演算部は、微小信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有し、この微小信号と出力信号発生部の出力信号とに基づいて所定の演算をし、低域通過フィルタ部は、この演算部の出力信号から高域成分を除去し、この低域通過フィルタ部の出力信号は、増幅部に入力し、操作信号発生部は、増幅部の出力信号が所定範囲内にないときには、操作信号を発生し、この微小信号とこの出力信号発生部の出力信号とに基づいて、増幅部の出力信号を所定範囲内とする。したがって、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。また、オフセット成分を小さく抑えることができるとともに、増幅部の出力信号を基準電位近傍に素早く収束することができる。
【００６２】
（４）演算部、低域通過フィルタ部及び増幅部は、共通する一つの演算増幅器によって構成されるので、部品点数を削減することができ、実装上有利な回路とすることができる。
【００６３】
（５）ブレを検出し、ブレ検出信号を出力するブレ検出部と、ブレ検出信号が入力される反転入力端子と、基準電圧が印加される非反転入力端子とを有し、このブレ検出信号から高域成分を除去する低域通過フィルタ部と、この低域通過フィルタ部の出力信号が入力される増幅部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【００６４】
（６）ブレを検出し、ブレ検出信号を出力するブレ検出部と、このブレ検出信号が入力される反転入力端子と、基準電圧が印加される非反転入力端子とを有する増幅部と、この増幅部の出力信号が入力し、ブレ検出信号から高域成分を除去する低域通過フィルタ部とを含むので、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。
【００６５】
（７）演算部は、ブレ検出信号が入力される反転入力端子と、基準電位が印加される非反転入力端子とを有し、このブレ検出信号と出力信号発生部の出力信号とに基づいて所定の演算をし、低域通過フィルタ部は、この演算部の出力信号から高域成分を除去し、この低域通過フィルタ部の出力信号は、増幅部に入力し、操作信号発生部は、この増幅部の出力信号が所定範囲内にないときには、操作信号を発生し、ブレ検出信号と出力信号発生部の出力信号とに基づいて、増幅部の出力信号を所定範囲内とする。したがって、増幅部の同相入力範囲による制限を受けない回路形式とすることができる。また、オフセット成分を小さく抑えることができるとともに、増幅部の出力信号を基準電位近傍に素早く収束することができる。
【００６６】
（８）演算部、低域通過フィルタ部及び増幅部は、共通する一つの演算増幅器によって構成されるので、部品点数を削減することができ、実装上有利な回路とすることができる。
【００６７】
（９）ブレ検出部は、ブレをｎ個の軸成分に分解したときに、各軸方向に沿ったブレを検出するために、それぞれｎ個設けられており、演算増幅器は、ブレ検出部に対応して、１軸当たり１個で構成されているので、演算増幅器の点数を減らすことができるとともに、実装スペースを確保することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るブレ検出回路の回路図である。
【図２】本発明の第２実施形態に係るブレ検出回路の回路図である。
【図３】本発明の第３実施形態に係るブレ検出回路の回路図である。
【図４】ＤＣオフセット成分を抑えることができるブレ検出回路の一例を示したブロック図である。
【図５】ＤＣオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
【図６】ＤＣオフセット成分を抑えることができるブレ検出回路の他の例を示したブロック図である。
【図７】ＤＣオフセット成分を抑えることができるブレ検出回路を比較例として示した回路図である。
【図８】従来のブレ補正装置のブロック図である。
【図９】従来のブレ補正装置におけるブレ検出回路の一例を示すブロック図である。
【図１０】従来のブレ補正装置におけるブレ検出回路を他の例として示すブロック図である。
【符号の説明】
１  角速度センサ（振動ジャイロ）
２  回路
３  ＣＰＵ
３ａ  Ａ／Ｄコンバータ
４  Ｄ／Ａコンバータ（直流電圧出力回路）
５，１５，５０    ＬＰＦ
６，６０  加算器
１１３，１１４  ブレ検出部
１２１，１２２  制御回路
１２３，１２４  モータ
１２７  ブレ補正レンズ
【図１】
0004305963.tif 000002
【図２】
0004305963.tif 000003
【図３】
0004305963.tif 000004
【図４】
0004305963.tif 000005
【図５】
0004305963.tif 000006
【図６】
0004305963.tif 000007
【図７】
0004305963.tif 000008
【図８】
0004305963.tif 000009
【図９】
0004305963.tif 000010
【図１０】
0004305963.tif 000011