(57)【特許請求の範囲】
【請求項１】
画像信号を生成する撮像素子と、
該撮像素子を駆動するための駆動パルスを出力する動作モードを含む複数の動作モードに対応した信号を出力するタイミングジェネレータと、
該タイミングジェネレータの出力信号を上記撮像素子の駆動に適した駆動信号に変換する駆動回路と、
少なくとも上記撮像素子、上記タイミングジェネレータ及び上記駆動回路に電源を供給する電源回路と、
撮像動作開始から所定時間が経過するまで上記駆動回路及び上記撮像素子への電源供給を遮断するとともに上記駆動回路がアクティブな状態になるように上記タイミングジェネレータの動作モードを設定し、上記所定時間が経過した後に上記駆動回路及び上記撮像素子への電源供給を開始し、その後に上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力するように上記タイミングジェネレータの動作モードを設定する制御手段と、
を備えたことを特徴とする撮像装置。
【請求項２】
請求項１記載の撮像装置において、
上記タイミングジェネレータは内部クロックを有しており、上記制御手段は、上記駆動回路及び上記撮像素子への電源供給を開始するとともに上記内部クロックを起動させ、その後に上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力する動作モードを設定することを特徴とする撮像装置。
【請求項３】
請求項１記載の撮像装置において、
上記制御手段は、上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力する動作モードを設定し、さらにその後に上記駆動回路が非アクティブな状態になるように上記タイミングジェネレータの動作モードを設定することを特徴とする撮像装置。
【請求項４】
画像信号を生成する撮像素子と、該撮像素子を駆動するための駆動パルスを出力する動作モードを含む複数の動作モードに対応した信号を出力するタイミングジェネレータと、該タイミングジェネレータの出力信号を上記撮像素子の駆動に適した駆動信号に変換する駆動回路と、少なくとも上記撮像素子、上記タイミングジェネレータ及び上記駆動回路に電源を供給する電源回路を有してなる撮像装置の動作モード設定方法であって、
撮像動作開始から所定時間が経過するまで上記駆動回路及び上記撮像素子への電源供給を遮断するとともに上記駆動回路がアクティブな状態になるように上記タイミングジェネレータの動作モードを設定し、上記所定時間が経過した後に上記駆動回路及び上記撮像素子への電源供給を開始し、その後に上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力するように上記タイミングジェネレータの動作モードを設定する撮像装置の動作モード設定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えば、電子スチールカメラやビデオカメラ等の画素信号を読み出し可能な撮像素子を有する撮像装置及び撮像装置の動作モード設定方法に関するものである。
【０００２】
【従来の技術】
例えば、従来の撮像装置として、図７に示すように、直流電源５１、ＤＣ−ＤＣコンバータ５２、ＣＰＵ５３、タイミングジェネレータ（ＴＧ）５４、垂直（Ｖ）ドライバ５５、およびＣＣＤ５６を有し、直流電源５１からＤＣ−ＤＣコンバータ５２を介してＣＰＵ５３およびＴＧ５４に所定の電源電圧ＶDDを供給すると共に、スイッチ５７を経てＶドライバ５５およびＣＣＤ５６に電源電圧ＶDDを供給し、ＣＰＵ５３によりＴＧ５４を制御して、Ｖドライバ５５にサブパルスタイミング信号ＸＳＵＢ、トランスファーゲートパルスタイミング信号ＸＴＧ、垂直シフトレジスタ転送パルスタイミング信号ＸＶを供給し、これによりＶドライバ５５からＣＣＤ５６にサブパルスＶＳＵＢ、垂直シフトレジスタ転送パルスＶを供給して、ＣＣＤ５６を駆動するようにしたものが知られている。
【０００３】
ここで、サブパルスタイミング信号ＸＳＵＢは、ＣＣＤ５６が縦型オーバーフロードレイン型の場合に、フォトダイオード内で発生した電荷を縦方向に排出するサブパルスＶＳＵＢを生成するためのタイミング信号である。また、トランスファーゲートパルスタイミング信号ＸＴＧは、ＣＣＤ５６のフォトダイオードに蓄積された信号電荷を垂直シフトレジスタに転送するためのタイミング信号であり、垂直シフトレジスタ転送パルスタイミング信号ＸＶは、ＣＣＤ５６の垂直シフトレジスタを駆動して信号電荷を水平シフトレジスタ側へ転送するためのタイミング信号で、これらトランスファーゲートパルスタイミング信号ＸＴＧおよび垂直シフトレジスタ転送パルスタイミング信号ＸＶに基づいて、垂直シフトレジスタ転送パルスＶが生成される。
【０００４】
図７に示した従来の撮像装置においては、電源投入により、先ずＣＰＵ５３が初期化されて、内部ＲＯＭに格納されたプログラムに従って処理が開始され、これによりＤＣ−ＤＣコンバータ５２が起動されて、図８にタイミングチャートを示すように、ＣＰＵ５３およびＴＧ５４に所定の電源電圧ＶDDが供給される。この時、Ｖドライバ５５およびＣＣＤ５６には、ＶDD等の全ての電源が供給されていない。
【０００５】
ここで、Ｖドライバ５５は、通常、各入力端子に供給される信号がローレベル（Ｌ）でアクティブになるので、Ｖドライバ５５およびＣＣＤ５６に電源が供給されていない状態では、ＣＰＵ５３はＴＧ５４に対して制御信号STDBY をＬレベルとしてＴＧ５４をスタンバイ状態とし、これによりＴＧ５４からＶドライバ５５に供給する各タイミング信号ＸＳＵＢ、ＸＴＧおよびＸＶを非アクティブなハイ（Ｈ）レベルとしている。
【０００６】
その後、ＣＰＵ５３は、ＴＧ５４に対して制御信号STDBY をＨレベルとして、ＴＧ５４の内部クロックの発振動作を開始させると共に、そのクロック発振が安定する所定時間経過した時点で、Ｖドライバ５５およびＣＣＤ５６にＶDD等の電源を供給し、さらに所定時間経過した時点で、ＴＧ５４に対して内部ロジック回路の初期化を行うリセット信号RST をＬレベルからＨレベルに切り換えて、ＴＧ５４において動作モードに応じた動作を開始させるようにしている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の撮像装置にあっては、ＣＰＵ５３およびＴＧ５４に電源電圧ＶDDが供給された時点から、Ｖドライバ５５およびＣＣＤ５６にＶDD等の電源が供給されて正常に動作する時点までの期間Ａにおいて、ＴＧ５４からＶドライバ５５に非アクティブなＨレベルの各タイミング信号ＸＳＵＢ、ＸＴＧおよびＸＶが供給されているため、Ｖドライバ５５において、図９に示すように、入力段に設けられた保護回路のダイオードＤやプルアップ抵抗Ｒ、あるいはその他の経路を経てリーク電流ＩLEAKが流れ込むことになる。これがため、Ｖドライバ５５に過大な電源電流が流れる等、内部回路へ悪影響を及ぼし、最悪、回路破壊に至る等の問題がある。
【０００８】
なお、このような問題を解決する方法として、例えば特開平３−１９５３３１号公報に開示されている技術を利用し、Ｖドライバ５５の入力段にバッファを設けることが考えられるが、このようにするとコストアップになるという問題が生じることになる。
【０００９】
この発明は、上述した従来の問題点に着目してなされたもので、コストアップを招くことなく、電源投入時等における異常なリーク電流の発生を有効に防止できるよう適切に構成した撮像装置及び撮像装置の動作モード設定方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、画像信号を生成する撮像素子と、
該撮像素子を駆動するための駆動パルスを出力する動作モードを含む複数の動作モードに対応した信号を出力するタイミングジェネレータと、該タイミングジェネレータの出力信号を上記撮像素子の駆動に適した駆動信号に変換する駆動回路と、少なくとも上記撮像素子、上記タイミングジェネレータ及び上記駆動回路に電源を供給する電源回路と、撮像動作開始から所定時間が経過するまで上記駆動回路及び上記撮像素子への電源供給を遮断するとともに上記駆動回路がアクティブな状態になるように上記タイミングジェネレータの動作モードを設定し、上記所定時間が経過した後に上記駆動回路及び上記撮像素子への電源供給を開始し、その後に上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力するように上記タイミングジェネレータの動作モードを設定する制御手段と、を備えたことを特徴とするものである。
【００１１】
さらに、請求項２に係る発明は、請求項１記載の撮像装置において、上記タイミングジェネレータは内部クロックを有しており、上記制御手段は、上記駆動回路及び上記撮像素子への電源供給を開始するとともに上記内部クロックを起動させ、その後に上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力する動作モードを設定することを特徴とするものである。
【００１２】
さらに、請求項３に係る発明は、請求項１記載の撮像装置において、上記制御手段は、上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力する動作モードを設定し、さらにその後に上記駆動回路が非アクティブな状態になるように上記タイミングジェネレータの動作モードを設定することを特徴とするものである。
【００１３】
さらに、請求項４に係る発明は、画像信号を生成する撮像素子と、該撮像素子を駆動するための駆動パルスを出力する動作モードを含む複数の動作モードに対応した信号を出力するタイミングジェネレータと、該タイミングジェネレータの出力信号を上記撮像素子の駆動に適した駆動信号に変換する駆動回路と、少なくとも上記撮像素子、上記タイミングジェネレータ及び上記駆動回路に電源を供給する電源回路を有してなる撮像装置の動作モード設定方法であって、撮像動作開始から所定時間が経過するまで上記駆動回路及び上記撮像素子への電源供給を遮断するとともに上記駆動回路がアクティブな状態になるように上記タイミングジェネレータの動作モードを設定し、上記所定時間が経過した後に上記駆動回路及び上記撮像素子への電源供給を開始し、その後に上記駆動回路に上記撮像素子を駆動するための駆動パルスを出力するように上記タイミングジェネレータの動作モードを設定することを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、図面を参照して、この発明の一実施形態について説明する。
図１は、この発明に係る撮像装置の一実施形態の構成を示すブロック図である。この撮像装置は、基本的には静止画を撮像して記録することを主目的としたもので、レンズ（図示せず）および絞り１７を介して入射した被写体像を電気信号に変換するＣＣＤ１と、このＣＣＤ１の出力からリセット雑音等を除去するための相関二重サンプリング回路（ＣＤＳ）２と、このＣＤＳ２の出力のゲインを調節するゲインコントロールアンプ（ＡＭＰ）３と、このＡＭＰ３の出力信号をデジタル信号に変換するアナログデジタル変換器（Ａ／Ｄ）４と、デジタル信号に変換された画像信号に各種の処理を施すプロセス処理回路５と、ＣＣＤ１を駆動するための各種の駆動パルスを出力すると共に、ＣＤＳ２でのサンプルホールド用のパルスを出力し、さらにＡ／Ｄ４でＡ／Ｄ変換を行うためのタイミングパルスを出力するタイミングジェネレータ（ＴＧ）６と、このＴＧ６と後述するＣＰＵ８との同期をとるための信号を発生するシグナルジェネレータ（ＳＧ）７と、ＣＣＤ１の読み出し制御手段を構成すると共に、撮像装置全体についてタイミング等を含む各種の制御を行う例えばマイクロコンピュータからなるＣＰＵ８と、プロセス処理回路５から出力されるＣＣＤ１の画素データや、後述する記録媒体１６から圧縮伸長回路１５を経て供給される画像データを蓄積するメモリを構成するＤＲＡＭ９と、レンズおよび絞り１７によるオートフォーカスを制御するためのオートフォーカス回路（ＡＦ）１０と、ＣＣＤ１に結像される被写体像の測光を行うための自動露出制御回路（ＡＥ）１１と、ホワイトバランスを自動的に制御するためのオートホワイトバランス回路（ＡＷＢ）１２と、この撮像装置に内蔵されているモニタである液晶表示装置１３と、外部のモニタ等の表示装置に画像信号等を出力するための外部表示用端子１４と、ＤＲＡＭ９に蓄積された１フレーム分の画像データを後述する記録媒体１６にデータ量を減らして記録するために圧縮し、また該記録媒体１６から読み出した圧縮された画像データを伸長する圧縮伸長回路１５と、静止画データを記録する記録媒体１６と、を有している。
【００１６】
図２は、図１に示すＣＣＤ１の一例の構成を模式的に示すものである。このＣＣＤ１は、縦型オーバーフロードレイン構造をもつインターライン形のもので、水平方向および垂直方向に二次元的に配列され、光の入射により電荷の蓄積を行う電荷蓄積領域を構成するフォトダイオード２１と、このフォトダイオード２１に蓄積された電荷をトランスファーゲート２２を介して受け取った後に、垂直方向に順次転送する垂直シフトレジスタ２３と、この垂直シフトレジスタ２３により転送される電荷を水平方向に順次転送する水平シフトレジスタ２４と、この水平シフトレジスタ２４の出力信号を増幅して出力する信号検出器２５とを有している。
【００１７】
図１に示す撮像装置は、全体的には、以下のように動作する。すなわち、記録媒体１６に画像を記録する際には、ＣＣＤ１から、ＣＤＳ２、ＡＭＰ３、Ａ／Ｄ４およびプロセス処理回路５を経て出力される画像データが、例えば液晶表示装置１３に供給されて表示される。これにより、撮影者は、液晶表示装置１３を見ながら被写体の構図等を決定することができる。この状態で、図示しない撮影ボタンが押されると、プロセス処理回路５からの画像データがＤＲＡＭ９を介して圧縮伸長回路１５で圧縮されて記録媒体１６に記録される。
【００１８】
また、記録媒体１６に記録されている画像データを再生する際には、記録媒体１６から読み出された圧縮された画像データが圧縮伸長回路１５で伸長処理されてＤＲＡＭ９に書き込まれ、このＤＲＡＭ９に書き込まれた画像データがプロセス処理回路５を介して液晶表示装置１３や、外部表示用端子１４を経て外部表示装置に供給されて静止画として再生される。
【００１９】
図３は、図１において、ＣＣＤ１の周辺部分を抜き出した電源系を含めた部分詳細図で、バッテリ等の直流電源３２、ＤＣ−ＤＣコンバータ３１、ＣＰＵ８、ＴＧ６、Ｖドライバ３０およびＣＣＤ１を示している。ＣＰＵ８は、ＴＧ６の各種動作モードを設定するが、ここではＴＧ６のスタンバイモード（省電力モード）を設定するための制御信号STDBYaおよびSTDBYbと、ＴＧ６の内部ロジック回路の初期化を行うリセット信号RST とを示している。
【００２０】
ＴＧ６は、ＣＰＵ８によって指示された動作モードに従って、図４に示すように、Ｖドライバ３０にサブパルスタイミング信号ＸＳＵＢ、トランスファーゲートパルスタイミング信号ＸＴＧ、垂直シフトレジスタ転送パルスタイミング信号ＸＶを供給する。
【００２１】
Ｖドライバ３０は、ＣＣＤ１の垂直ドライバで、ＣＣＤ１の垂直シフトレジスタ駆動用ドライバ、オーバーフロードレインシャッタ駆動用ドライバ等を内蔵し、ＴＧ６からの各種タイミング信号（ＸＳＵＢ，ＸＴＧ，ＸＶ）に基づいて、図４に示すサブパルスＶＳＵＢ、垂直シフトレジスタ転送パルスＶをＣＣＤ１に供給し、これによりＣＣＤ１の信号電荷蓄積および読み出し動作を制御する。なお、図４にはＶドライバ３０の入出力信号の他に、ＣＣＤ１における垂直同期パルスＶＤおよびＣＣＤ１の出力信号をも示している。
【００２２】
ここで、サブパルスタイミング信号ＸＳＵＢは、ＣＣＤ１のフォトダイオード２１内で発生した電荷を縦方向に排出するサブパルスＶＳＵＢを生成するためのタイミング信号である。また、トランスファーゲートパルスタイミング信号ＸＴＧは、ＣＣＤ１のフォトダイオード２１に蓄積された信号電荷を垂直シフトレジスタ２３に転送するためのタイミング信号であり、垂直シフトレジスタ転送パルスタイミング信号ＸＶは、ＣＣＤ１の垂直シフトレジスタ２３を駆動して信号電荷を水平シフトレジスタ２４側へ転送するためのタイミング信号で、これらトランスファーゲートパルスタイミング信号ＸＴＧおよび垂直シフトレジスタ転送パルスタイミング信号ＸＶに基づいて、垂直シフトレジスタ転送パルスＶが生成される。なお、フォトダイオード２１には、サブパルスＶＳＵＢの発生からトランスファーゲートパルスタイミング信号ＸＴＧの区間で信号電荷が蓄積され、この時間を制御することにより露光時間が制御される。
【００２３】
ＤＣ−ＤＣコンバータ３１は、ＣＰＵ８によって制御され、直流電源３２の出力電圧を昇圧または降圧して、安定化した電源として撮像装置の各部に供給する。ここでは、ＤＣ−ＤＣコンバータ３１からＶDD（例えば、＋５．０Ｖ）、ＶCC（例えば、＋１５Ｖ）およびＶSS（例えば、−７Ｖ）の各電圧を出力させ、ＶDDをロジック信号用電源としてＣＰＵ８、ＴＧ６等に供給すると共に、ＣＰＵ８によって制御されるスイッチ３５を介してＶドライバ３０に供給する。また、ＶCCおよびＶSSは、ＣＣＤ１の駆動用電源としてＣＣＤ１およびＶドライバ３０にそれぞれ供給する。
【００２４】
この実施形態では、ＣＰＵ８からＴＧ６に供給する制御信号STDBYaおよびSTDBYbに基づいて、ＴＧ６の動作モードを表１に示すように設定する。
【表１】
0004307602.tif 000002
【００２５】
表１において、制御信号STDBYaおよびSTDBYbがともにＨレベルで設定される通常動作モードでは、ＣＣＤ１は信号蓄積および読み出し動作をフレーム毎に繰り返し行う。したがって、この通常動作モードでは、ＴＧ６の内部クロックもオンにする。また、制御信号STDBYaがＬレベル、STDBYbがＨレベルで設定される内部クロックオンモードでは、ＴＧ６の内部クロックのみをオンとして、各タイミング信号XSUB,XTG,XV をそれぞれＬレベルのアクティブ状態とする。
【００２６】
さらに、制御信号STDBYaがＨレベル、STDBYbがＬレベルで設定されるスタンバイ１のモードでは、各タイミング信号XSUB,XTG,XV をそれぞれＨレベルの非アクティブ状態とし、制御信号STDBYaおよびSTDBYbがともにＬレベルで設定されるスタンバイ２のモードでは、各タイミング信号XSUB,XTG,XV をそれぞれＬレベルのアクティブ状態とする。
【００２７】
次に、この実施形態の撮像装置の動作を、図５に示すタイミングチャートを参照しながら説明する。撮像装置に電源が投入されると、ＣＰＵ８は初期化され、内部ＲＯＭに格納されたプログラムに従って動作を開始する。この動作開始においては、先ず、ＤＣ−ＤＣコンバータ３１を起動して、ＣＰＵ８およびＴＧ６等の各部に所定の電源電圧ＶDDを供給する。なお、この動作開始時点では、ＣＣＤ１およびＶドライバ３０には、ＶDD，ＶCC，ＶSSの電源は供給しない。
【００２８】
ＣＰＵ８は、制御信号STDBYaおよびSTDBYbをともにＬレベルとして、ＴＧ６をスタンバイモードに設定して、ＴＧ６からＶドライバ３０に出力する各タイミング信号XSUB,XTG,XV をそれぞれＬレベルのアクティブ状態とする。したがって、この状態では、Ｖドライバ３０に電源が供給されていなくても、入力される各タイミング信号XSUB,XTG,XV がそれぞれＬレベルなので、従来のようにリーク電流が発生することはない。
【００２９】
その後、ＣＰＵ８は、制御信号STDBYbをＨレベルとして、ＴＧ６を内部クロックオンモードとし、これによりＴＧ６の内部クロックを起動させて動作を開始する準備を行う。
【００３０】
次に、ＣＰＵ８はＤＣ−ＤＣコンバータ３１を制御して、ＣＣＤ１およびＶドライバ３０に対する電源ＶCCおよびＶSSを発生させると共に、スイッチ３５をオンしてＶドライバ３０に電源電圧ＶDDを供給する。
【００３１】
その後、ＣＰＵ８は、ＶCCおよびＶSSの電圧が安定する所定時間ｔ１経過した時点で、制御信号STDBYaをＨレベルとしてＴＧ６を通常動作可能な状態に設定し、さらに所定時間ｔ２経過した時点でリセット信号RST をＨレベルとしてＴＧ６の内部回路のリセット状態を解除する。これにより、ＴＧ６は、撮像動作に必要な各タイミング信号XSUB,XTG,XV をＶドライバ３０に供給して、Ｖドライバ３０を介してＣＣＤ１の信号蓄積および読み出し動作を制御する。
【００３２】
次に、ＣＣＤ１で撮像して得た画像データを記録媒体１６に記録する場合等、撮像動作を行う必要がなく、また消費電流を低減させたい場合に設定するスタンバイ１の動作モードについて説明する。このスタンバイ１の動作モードでは、ＣＰＵ８は、制御信号STDBYaをＨレベル、STDBYbをＬレベルにすると共に、ＴＧ６の内部クロック等を停止させて消費電流を低減させる。また、各タイミング信号XSUB,XTG,XV は、それぞれＨレベルの非アクティブ状態に固定する。なお、このスタンバイ１の動作モードでは、ＣＣＤ１およびＶドライバ３０にＶCCおよびＶSSの電圧が供給されているので、各タイミング信号XSUB,XTG,XV がそれぞれＨレベルに固定されても、リーク電流は発生しない。
【００３３】
このスタンバイ１の動作モードから通常動作モードに復帰するには、制御信号STDBYbをＨレベルとすればよい。この場合、ＣＣＤ１およびＶドライバ３０には、ＶCCおよびＶSSの電圧が供給され続けているので、非常に短時間で通常動作モードに復帰することができる。
【００３４】
次に、スタンバイ２の動作モードについて説明する。先ず、リセット信号RST をＨレベルからＬレベルとし、制御信号STDBYaおよびSTDBYbがともにＨレベルの状態から制御信号STDBYaをＬレベルとして各タイミング信号XSUB,XTG,XV をＬレベルに固定し、ＴＧ内部クロックのみオンさせた状態とする。その後、スイッチ３５をオフしてＶドライバ３０に対する電源電圧ＶDDの供給を遮断すると共に、ＣＣＤ１およびＶドライバ３０へのＶCCおよびＶSSの電圧の供給を遮断した状態で、制御信号STDBYbをＬレベルとしてスタンバイ２の状態とし、ＴＧ内部クロックもオフする。
【００３５】
したがって、このスタンバイ２の動作モードでは、ＣＣＤ１およびＶドライバ３０に対してＶDD，ＶCCおよびＶSSの電圧が供給されないので、スタンバイ１の動作モードに比較して、さらに低消費電流とすることができる。
【００３６】
このスタンバイ２の動作モードから通常動作モードに復帰するには、先ず、制御信号STDBYbをＨレベルとしてＴＧ内部クロックをオンとし、次にスイッチ３５をオンしてＤＣ−ＤＣコンバータ３１からＶドライバ３０に電源電圧ＶDDを供給すると共に、ＣＣＤ１およびＶドライバ３０にＶCCおよびＶSSの電圧を供給し、さらに制御信号STDBYaをＨレベルとした後、リセット信号RST をＨレベルとする。したがって、この場合は、上述したスタンバイ１の動作モードから通常動作モードに復帰する場合よりも、長い復帰時間を要することになる。
【００３７】
なお、ＴＧ６は、内部にクロック発振回路を有しており、このクロック発振回路からのクロックをＴＧ６以外の周辺回路にも供給している。このため、ＴＧ６には、内部クロックオフ（スタンバイ）時でも、電源電圧ＶDDは給電し続け、クロック発振回路の発振動作を継続させる。
【００３８】
次に、この発明の第２実施形態について説明する。第２実施形態の構成は、第１実施形態とほぼ同様であるが、この実施形態では、図３において、ＣＰＵ８からＴＧ６に制御信号STDBY およびリセット信号RST を供給し、これらの信号に基づいてＴＧ６の動作モードを表２に示すように設定する。
【表２】
0004307602.tif 000003
【００３９】
表２において、リセット信号RST および制御信号STDBがともにＨレベルで設定される通常動作モードでは、ＣＣＤ１は通常の信号蓄積および読み出し動作をフレーム毎に繰り返し行う。したがって、この通常動作モードでは、ＴＧ６の内部クロックもオンにする。また、リセット信号RST がＨレベル、制御信号STDBY がＬレベルで設定されるスタンバイモードでは、ＴＧ６の内部クロックをオフとして低消費電流状態とすると共に、各タイミング信号XSUB,XTG,XV はそれぞれＨレベルの非アクティブ状態とする。
【００４０】
さらに、リセット信号RST がＬレベル、制御信号STDBY がＨレベルで設定されるリセットモードでは、ＴＧ６の内部クロックはオンとして、内部ロジックをリセットし、各タイミング信号XSUB,XTG,XV はそれぞれＬレベルのアクティブ状態とし、リセット信号RST および制御信号STDBY がともにＬレベルで設定されるリセットモードでは、ＴＧ６の内部クロックはオンとし、各タイミング信号XSUB,XTG,XV はそれぞれＬレベルのアクティブ状態とする。
【００４１】
次に、この第２実施形態の撮像装置の動作を、図６に示すタイミングチャートを参照しながら説明する。撮像装置に電源が投入されると、第１実施形態の場合と同様に、ＣＰＵ８は初期化され、内部ＲＯＭに格納されたプログラムに従って動作を開始する。この動作開始においては、先ず、ＤＣ−ＤＣコンバータ３１を起動して、ＣＰＵ８およびＴＧ６等の各部に所定の電源電圧ＶDDを供給する。なお、この動作開始時点では、ＣＣＤ１およびＶドライバ３０には、ＶDD，ＶCC，ＶSSの電源は供給しない。
【００４２】
ＣＰＵ８は、リセット信号RST および制御信号STDBY をともにＬレベルとして、ＴＧ６をリセットモードに設定して、ＴＧ６からＶドライバ３０に出力する各タイミング信号XSUB,XTG,XV をそれぞれＬレベルのアクティブ状態とする。したがって、この状態では、Ｖドライバ３０に電源が供給されていなくても、入力される各タイミング信号XSUB,XTG,XV がそれぞれＬレベルなので、第１実施形態と同様にリーク電流が発生することはない。
【００４３】
その後、ＣＰＵ８は、所定時間ｔ３を経過した時点で、制御信号STDBY をＨレベルとして、ＴＧ６の内部クロックをオンとし、これによりＴＧ６の内部クロックを起動させて動作を開始する準備を行う。
【００４４】
次に、ＣＰＵ８はＤＣ−ＤＣコンバータ３１を制御して、ＣＣＤ１およびＶドライバ３０に対する電源ＶCCおよびＶSSを発生させると共に、スイッチ３５をオンしてＶドライバ３０に電源電圧ＶDDを供給する。
【００４５】
その後、ＣＰＵ８は、ＶCCおよびＶSSの電圧が安定する所定時間ｔ４を経過した時点で、リセット信号RST をＨレベルとしてＴＧ６を通常動作モードに設定する。これにより、ＴＧ６は、撮像動作に必要な各タイミング信号XSUB,XTG,XV をＶドライバ３０に供給して、Ｖドライバ３０を介してＣＣＤ１の信号蓄積および読み出し動作を制御する。
【００４６】
また、ＣＣＤ１で撮像して得た画像データを記録媒体１６に記録する場合等、撮像動作を行う必要がなく、また消費電流を低減させたい場合に設定するスタンバイモードでは、ＣＰＵ８は、リセット信号RST をＨレベル、制御信号STDBY をＬレベルとして消費電流を低減させる。また、各タイミング信号XSUB,XTG,XV は、それぞれＨレベルの非アクティブ状態に固定する。このように各タイミング信号XSUB,XTG,XV をそれぞれＨレベルに固定しても、このスタンバイモードでは、ＣＣＤ１およびＶドライバ３０にＶCCおよびＶSSの電圧が供給されているので、リーク電流は発生しない。
【００４７】
なお、スタンバイモードから通常動作モードに復帰するには、制御信号STDBY をＨレベルとすればよい。この場合、ＣＣＤ１およびＶドライバ３０には、ＶCCおよびＶSSの電圧が供給され続けているので、非常に短時間で通常動作モードに復帰することができる。
【００４８】
【発明の効果】
以上説明したように、この発明によれば、駆動回路の入力段にバッファを設けることなく、駆動回路の電源状態に応じて、動作制御手段の動作モードを設定して、駆動回路への出力信号状態を変更するようにしたので、コストアップを招くことなく、電源投入時等における異常なリーク電流の発生を有効に防止することができる。
【図面の簡単な説明】
【図１】この発明に係る撮像装置の第１実施形態の構成を示すブロック図である。
【図２】図１に示すＣＣＤの一例の構成を模式的に示す図である。
【図３】図１の部分詳細図である。
【図４】図３に示すＶドライバの入出力信号のタイミングチャートである。
【図５】第１実施形態の動作を示すタイミングチャートである。
【図６】同じく、第２実施形態の動作を示すタイミングチャートである。
【図７】従来の撮像装置の要部の構成を示すブロック図である。
【図８】同じく、その動作を示すタイミングチャートである。
【図９】従来の問題点を説明するための図である。
【符号の説明】
１  ＣＣＤ
２  相関二重サンプリング回路（ＣＤＳ）
３  ゲインコントロールアンプ（ＡＭＰ）
４  アナログデジタル変換器（Ａ／Ｄ）
５  プロセス処理回路
６  タイミングジェネレータ（ＴＧ）
７  シグナルジェネレータ（ＳＧ）
８  ＣＰＵ
９  ＤＲＡＭ
１０  オートフォーカス回路（ＡＦ）
１１  自動露出制御回路（ＡＥ）
１２  オートホワイトバランス回路（ＡＷＢ）
１３  液晶表示装置
１４  外部表示用端子
１５  圧縮伸長回路
１６  記録媒体
１７  絞り
２１  フォトダイオード
２２  トランスファーゲート
２３  垂直シフトレジスタ
２４  水平シフトレジスタ
２５  信号検出器
３０  Ｖドライバ
３１  ＤＣ−ＤＣコンバータ
３２  直流電源
３５  スイッチ
【図１】
0004307602.tif 000004
【図２】
0004307602.tif 000005
【図３】
0004307602.tif 000006
【図４】
0004307602.tif 000007
【図５】
0004307602.tif 000008
【図６】
0004307602.tif 000009
【図７】
0004307602.tif 000010
【図８】
0004307602.tif 000011
【図９】
0004307602.tif 000012