(57)【特許請求の範囲】
【請求項１】
第１の電子部品（１）と第２の電子部品（２００）とを電気的に接続する複数本のリード端子（４、５）を有するリード部材（６）であって、
前記複数本のリード端子は、電気的絶縁性を有する絶縁層（９）の一面（９ａ）に形成された第１のリード端子（４）と、
前記絶縁層の他面（９ｂ）に形成された第２のリード端子（５）とにより構成されており、
前記第１のリード端子（４）及び前記第２のリード端子（５）は互いに同一幅を有する帯形状をなし、これら両リード端子は前記絶縁層（９）を挟んで一致するように位置していることを特徴とするリード部材。
【請求項２】
前記第２のリード端子（５）における前記第１の電子部品（１）との接続部（５ａ）は、前記絶縁層（９）の前記他面（９ｂ）から前記絶縁層を貫通して前記絶縁層の前記一面（９ａ）に引き出されていることを特徴とする請求項１に記載のリード部材。
【請求項３】
前記第１のリード端子（４）における前記第２の電子部品（２００）との接続部（４ｂ）は、前記絶縁層（９）の前記一面（９ａ）から前記絶縁層を貫通して前記絶縁層の前記他面（９ｂ）に引き出されていることを特徴とする請求項１または２に記載のリード部材。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１の電子部品と第２の電子部品とを電気的に接続するための複数本のリード端子を有するリード部材に関し、例えばマイコン等の多ピン用パッケージに適用できるものである。
【０００２】
【従来の技術】
従来より、この種のリード部材及び半導体装置としては、例えば、図６に示す様なＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）、及び図７に示す様なＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）に代表される多ピン用パッケージがある。
【０００３】
図６において、リード部材としてのリードフレームＪ１は、複数本のリード端子Ｊ２を有し、半導体素子（第１の電子部品）Ｊ３と基板（第２の電子部品）Ｊ４のパッドＪ５とを、ボンディングワイヤＪ６及び半田等の導電性接合材Ｊ７によって電気的に接続している。また、リードフレームＪ１及び該リードフレームＪ１と電気的に接続された半導体素子Ｊ３は、樹脂Ｊ８により包み込まれるようにモールドされてパッケージ化されており、半導体装置としてのＱＦＰを構成している。
【０００４】
一方、図７においては、複数本のリード端子Ｊ９がポリイミドテープＪ１０で支持されたリード部材を用い、半導体素子Ｊ３と基板Ｊ４のパッドＪ５とを、バンプＪ１１及び導電性接合材Ｊ７によって電気的に接続している。また、半導体素子Ｊ３及び半導体素子Ｊ３のリード端子Ｊ９との接続部は、樹脂Ｊ８により包み込まれるようにモールドされてパッケージ化されており、半導体装置としてのＴＣＰを構成している。
【０００５】
【発明が解決しようとする課題】
ところで、上記図６及び図７に示した従来構造においては、パッケージの最大接続端子数はリード端子Ｊ２、Ｊ９の数で決まり、パッケージのリード数を増やすためには、リード端子のピッチを小さくするか、パッケージサイズを大きくするかしかない。
【０００６】
リードピッチは加工精度が限界にきているため、現状以上のファインピッチ化を望むのは難しい。また、パッケージサイズを大きくすることで多ピン化は可能であるが、大きくするとハンドリングが難しくなったり、パッケージコストが高くなるという問題がある。
【０００７】
本発明は上記問題に鑑み、第１の電子部品と第２の電子部品とを電気的に接続するための複数本のリード端子を有するリード部材において、体格の増大化を防止しつつ従来よりも多ピン化を可能とすることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１〜請求項３に記載の発明では、第１の電子部品（１）と第２の電子部品（２００）とを電気的に接続する複数本のリード端子（４、５）を有するリード部材（６）であって、該複数本のリード端子を、電気的絶縁性を有する絶縁層（９）の一面（９ａ）に形成された第１のリード端子（４）と、該絶縁層の他面（９ｂ）に形成された第２のリード端子（５）とにより構成したことを特徴とするリード部材を提供するものである。
【０００９】
本発明によれば、絶縁層を挟んでその一面に第１のリード端子、その他面に第２のリード端子を設けているため、リード部材の体格を大きくすることなくリード端子の数を従来に対して２倍にできる。そのため、本発明のリード部材を用いた半導体装置では、体格の増大化を防止しつつ従来よりも多ピン化が可能になる。さらに、第１のリード端子（４）及び第２のリード端子（５）を互いに同一幅を有する帯形状をなすものとし、これら両リード端子を絶縁層（９）を挟んで一致するように位置させたことを特徴としている。それにより、第１及び第２のリード端子が絶縁層を挟んで一致するように重なるので、従来のリード部材と比べてリードピッチを同一のままとできる。
【００１０】
また、請求項２の発明では、第２のリード端子（５）における第１の電子部品（１）との接続部（５ａ）を、絶縁層（９）の他面（９ｂ）から該絶縁層を貫通して該絶縁層の一面（９ａ）に引き出したことを特徴としている。それにより、第１及び第２のリード端子（４、５）ともに、第１の電子部品との接続部を絶縁層の一面側に引き出した構成とできるため、第１の電子部品と第１及び第２のリード端子との接続をワイヤボンディング等により行う場合に、接続が容易となる。
【００１１】
また、請求項３の発明では、第１のリード端子（４）における第２の電子部品（２００）との接続部（４ｂ）を、絶縁層（９）の一面（９ａ）から該絶縁層を貫通して該絶縁層の他面（９ｂ）に引き出したことを特徴としている。それにより、第１及び第２のリード端子（４、５）ともに、第２の電子部品との接続部を絶縁層の一面側に引き出した構成とできるため、第２の電子部品と第１及び第２のリード端子との接続が容易となる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１９】
【発明の実施の形態】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００を示す構成図であり、（ａ）は該半導体装置１００の概略平面図、（ｂ）は該半導体装置１００の基板２００への実装状態を示す概略断面図である。ここで、基板２００は本発明でいう第２の電子部品に相当するものであり、プリント基板でもセラミック基板でも良く、限定されない。
【００２０】
半導体装置１００は、ＩＣチップ等の半導体素子（本発明でいう第１の電子部品）１が、素子搭載部２にダイボンド材３を介して固定されており、この半導体素子１は、複数本のリード端子４、５を有するリード部材６に、ワイヤボンディングされたＡｕやＡｌ等のワイヤ７によって電気的に接続されてなる。そして、半導体素子１、素子搭載部２、及び、各リード端子４、５と半導体素子１の電気的接続部（ワイヤ７も含む）は、エポキシ樹脂等の樹脂８にて包み込まれるようにでモールドされている。なお、図１（ａ）では樹脂８の一部を切欠き、半導体素子１を見えるようにしてある。
【００２１】
リード部材６の複数本のリード端子４、５は、ポリイミドやポリエステル等の電気的絶縁性を有する絶縁フィルム（本発明でいう絶縁層）９の一面９ａに形成された第１のリード端子４と、絶縁フィルム９の他面９ｂに形成され、第１のリード端子４とは電気的に絶縁された第２のリード端子５とにより構成されている。ここで、両リード端子４、５は、例えばＣｕ、Ａｌ、Ｎｉ等の金属箔より形成されたものとできる。
【００２２】
図示例では、リード部材６は、半導体素子１を中心に略十字形状に四方に延びている。そして、四方に延びた部分の各先端部において、第１のリード端子４及び第２のリード端子５は、それぞれ基板２００の一面側に形成された第１のパッド（基板端部寄り）２０１及び第２のパッド２０２に、半田や導電性接着剤等の接合材２０３を介して、電気的に接続されている。また、本例では、略十字形状の絶縁フィルム９の中央部が素子搭載部２に相当するが、素子搭載部２は、場合に応じてリード部材６とは別体の金属板等の導電性のものでも良い。
【００２３】
また、第１及び第２のリード端子４、５は、互いに同一幅を有する複数本の帯が同一の間隔で配置された形状をなし、これら両リード端子４、５は絶縁フィルム９を挟んで一致するように重なって位置している。つまり、両リード端子４、５が絶縁フィルム９の両面９ａ、９ｂで重なる部分では、両リード端子４、５は同一のストライプ形状をなしている。
【００２４】
また、第２のリード端子５における半導体素子（第１の電子部品）１との接続部５ａは、絶縁フィルム９の他面９ｂから絶縁フィルム９を貫通して絶縁フィルム９の一面９ａに引き出されている。この第２のリード端子５の接続部（半導体素子側接続部）５ａは、絶縁フィルム９の一面９ａにおいて、第１のリード端子４における半導体素子１との接続部（半導体素子側接続部）４ａよりも、半導体素子１寄りに位置する。
【００２５】
一方、第１のリード端子４における基板（第２の電子部品）２００との接続部（パッド２０１との接続部）４ｂは、絶縁フィルム９の一面９ａから絶縁フィルム９を貫通して絶縁フィルム９の他面９ｂに引き出されている。この第１のリード端子４の接続部（基板側接続部）４ｂは、絶縁フィルム９の他面９ｂにおいて、第２のリード端子５における基板２００（パッド２０２）との接続部（基板側接続部）５ｂよりも、基板２００の端部寄りに位置する。
【００２６】
ここで、各リード端子４、５における絶縁フィルム９を貫通する貫通部４ｃ、５ｃは、絶縁フィルム９に形成された貫通穴に、ＣｕやＮｉ等のめっきを施したり、導電性部材を埋め込む等により形成できる。そして、半導体素子１と第１の及び第２のリード端子４、５の各半導体素子側接続部４ａ、５ａとは、絶縁フィルム９の一面９ａ側にてワイヤ７を介して電気的に接続され、基板２００のパッド２０１、２０１と第１及び第２のリード端子４、５の各基板側接続部４ｂ、５ｂとは、絶縁フィルム９の他面９ｂ側にて接合材２０３を介して電気的に接続されている。
【００２７】
次に、上記半導体装置１００の製造方法について、図２を参照して述べる。図２（ａ）〜（ｈ）は、本製造方法を示す工程図である。まず、図２（ａ）に示す工程では、ポリイミドやポリエステル等よりなる厚さ１５〜２００μｍ程度の絶縁フィルム９の上下に、第１及び第２のリード端子４、５の構成部材としてのＣｕ、Ａｌ、４２Ｎｉ等よりなる厚さ１５〜７０μｍ程度の金属箔Ｋ１、Ｋ２を接着させる。該金属箔の接着は一般に接着剤（図示せず）を介して行う。金属箔の形成方法は、接着以外に、熱圧着する方法やめっきにて形成する方法等を採用しても良い。
【００２８】
次に、図２（ｂ）に示す工程では、フォトレジストを塗布し、フォトマスクを用いて露光した後、フォトエッティングにてレジストを加工し、その後、残ったフォトレジストをマスクとして上下の金属箔Ｋ１、Ｋ２をエッチング加工し、金属箔Ｋ１、Ｋ２のパターンを形成する。次に、図２（ｃ）に示す工程では、上下のパターンを接続するため、即ち上記貫通部４ｃ、５ｃを形成するため、ビアホールＫ３の加工を行う。加工方法はドリル、レーザー等で実施し、穴径は５０〜１５０μｍ程度である。
【００２９】
その後、図２（ｄ）に示す工程では、絶縁フィルム９の上下面及び貫通穴Ｋ３内にＣｕ、Ｎｉ等のめっきＫ４を形成する。めっきＫ４の厚さは５〜３０μｍ程度であり、これにより上下のパターンの導通がとられる。つまり、第１及び第２のリード端子４、５における貫通部４ｃ、５ｃが形成される。次に、図２（ｅ）に示す工程では、めっきＫ４のパターン加工を、上記図２（ｂ）に示す工程と同様に行い、第１及び第２のリード端子４、５が形成される。本例では、金属箔Ｋ１とめっきＫ４とにより第１のリード端子４が、金属箔Ｋ２とめっきＫ４とにより第２のリード端子５が、それぞれ構成される。
【００３０】
なお、リード端子４、５のパターニングは上記方法以外にも、絶縁フィルム９の上下面に金属膜を全面成膜した後レーザ光で直接パターンを形成するとともに、貫通穴Ｋ３にめっき処理や導電性部材の充填を行うという方法等も使用することができる。次に、図２（ｆ）〜（ｈ）では、半導体素子１の組付け工程を示している。以上の工程で、リード部材６の形成が完了する。
【００３１】
まず、図２（ｆ）に示す工程では、半導体素子１を、素子搭載部２（本例では、絶縁フィルム９にて構成されている）の上に、Ａｇぺースト、はんだ等のダイボンド材３を介して接着する。その後、ワイヤボンディングを行い、Ａｕ、Ａｌ等のワイヤ７により、半導体素子１と第１及び第２のリード端子４、５とを結線する。これにより、各リード端子４、５と半導体素子１との電気的接続をとることができる。
【００３２】
次に、図２（ｇ）に示す工程では、半導体素子１及びワイヤ７を外部環境から遮断して高信頼性を確保するため、エポキシ樹脂等の樹脂８で封止する。樹脂８の形成はモールド等を用いて行う。最後に、図２（ｈ）に示す工程では、金型を用いてリード部材６の曲げ加工を行い、所望の形状にする。こうして、リード部材６に電気的に接続された半導体素子１が樹脂８でモールドされてなる半導体装置１００が形成される。
【００３３】
かかる半導体装置１００は、図１に示す様に、基板２００に対して電気的に接続される。そして、半導体素子１と基板２００との信号経路は、半導体素子１、ワイヤ７、第１のリード端子４、第１のパッド２０１、基板２００と連続する第１の経路と、半導体素子１、ワイヤ７、第２のリード端子５、第２のパッド２０２、基板２００と連続する第２の経路とからなる。
【００３４】
以上のように、本実施形態によれば、半導体素子（第１の電子部品）１と基板（第２の電子部品）２００とを電気的に接続する複数本のリード端子４、５を有するリード部材６であって、該複数本のリード端子を、電気的絶縁性を有する絶縁層９の一面９ａに形成された第１のリード端子４と、絶縁層９の一面９ａから絶縁層９を貫通して絶縁層９の他面９ｂに至るように連続して形成された第２のリード端子５とにより構成したことを特徴とするリード部材６が提供される。
【００３５】
そして、本実施形態によれば、絶縁フィルム（絶縁層）９を挟んでその一面９ａに第１のリード端子４、その他面９ｂに第２のリード端子５を設けているため、リード部材６の体格を大きくすることなくリード端子の数を従来に対して２倍にできる。そのため、このリード部材６を用いた本実施形態の半導体装置１００においては、半導体素子１やリード端子のピッチの増大、即ち装置の体格の増大を防止しつつ従来よりも多ピン化が可能になる。
【００３６】
また、本実施形態では、半導体素子１とリード部材６との電気的接続をワイヤボンディングにより行っているが、第１及び第２のリード端子４、５ともに、半導体素子（第１の電子部品）１との接続部４ａ、５ａを、絶縁フィルム９の一面９ａ側に引き出した構成としているため、ワイヤボンディングによる接続が容易となる。さらに、第１及び第２のリード端子４、５ともに、基板（第２の電子部品）２００との接続部４ｂ、５ｂを、絶縁フィルム９の他面９ｂ側に引き出した構成としているため、基板２００の一面に形成されたパッド２０１、２０２との接続が容易となる。
【００３７】
さらに、本実施形態では、第１のリード端子４及び第２のリード端子５を、絶縁フィルム９の両面で同一のストライプ形状として重ね合わせている。さらに、第２のリード端子５の半導体素子側接続部４ａを第１のリード端子４の半導体素子側接続部５ａよりも半導体素子１寄りに配置し、且つ、第１のリード端子４の基板側接続部４ｂを第２のリード端子５の基板側接続部５ｂよりも基板２００の端部寄りに配置することで、これら各接続部４ａ、４ｂ、５ａ、５ｂを該ストライプの線上に合わせて配置している。
【００３８】
そのため、従来のリード部材と比べてリードピッチ（ストライプのピッチ）を同一のままとでき、１ピッチ毎に２本のリード端子が存在する形とできる。よって、本リード部材６及び半導体装置１００によれば、従来のパッケージに比べ、同一パッケージサイズかつ同一リードピッチで２倍の多ピン化を実現することができる。
【００３９】
（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置３００を示す構成図であり、（ａ）は該半導体装置３００の概略平面図、（ｂ）は該半導体装置３００の基板２００への実装状態を示す概略断面図である。なお、本実施形態において、上記第１実施形態と同一部分には、図中、同一符号を付してある。
【００４０】
上記図１に示す第１実施形態では、第１のリード端子４と第２のリード端子５とが絶縁フィルム９を挟んで一直線上に揃った形状になっているが、必ずしもその必要はない。本実施形態は、図３（ａ）に示す様に、ワイヤボンドのし易さを考慮して、第１のリード端子４と第２のリード端子５とを互い違いに配置したものであり、上記第１実施形態と同様の効果を奏する。また、本実施形態によっても、従来に比べて、リードピッチそのものを増大させることなく、同一リードピッチを維持できる。
【００４１】
（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置４００を示す構成図であり、（ａ）は該半導体装置４００の概略平面図、（ｂ）は該半導体装置４００の基板２００への実装状態を示す概略断面図である。なお、本実施形態において、上記実施形態と同一部分には、図中、同一符号を付してある。本実施形態では、リード部材６の構成は、基本的には上記実施形態のリード部材と同じであるが、半導体素子１との接続構成を異ならせたものである。
【００４２】
つまり、本実施形態は、半導体素子１を対向配置された第１のチップ１ａ及び第２のチップ１ｂよりなるものとし、絶縁フィルム９を第１及び第２のチップ１ａ、１ｂの対向する間に挿入し、絶縁フィルム９の一面９ａ側にて第１のチップ１ａと第１のリード端子４とを電気的に接続し、絶縁フィルム９の他面９ｂ側にて第２のチップ１ｂと第２のリード端子５とを電気的に接続したことを特徴とする半導体装置４００を提供するものである。
【００４３】
そのため、上第２のリード端子５における半導体素子側接続部５ａは、上記実施形態においては絶縁フィルム９の他面９ｂから一面９ａに引き出されているが、本実施形態では、その必要はなく、絶縁フィルム９の他面９ｂに配置されている。ここで、各チップ１ａ、１ｂと各リード端子４、５の半導体素子側接続部４ａ、５ａとの電気的接続は、当該接続部４ａ、５ａ上に、予めＡｕ、はんだ等のバンプ２０を形成しておき、その上に、半導体素子１の電極面を当て、それを熱圧着することで行われる。
【００４４】
なお、他の接合方法としては、半導体素子１の電極上に、予めＡｕ、はんだ等のバンプを形成し、このバンプをリードに押し当て、熱圧着することで接合することができる。また、半導体素子１の電極と各リード端子４、５の半導体素子側接続部４ａ、５ａとの間に、Ａｇぺースト等の導電性接着剤を介して接合することも可能である。
【００４５】
このように、本実施形態では、上記実施形態に対して、絶縁フィルム９の一面９ａ側に第１のチップ１ａ、他面９ｂ側に第２のチップ１ｂを配することが可能なリード部材６及びこのリード部材６を用いた半導体装置４００を提供するものであり、半導体素子１としての第１及び第２のチップ１ａ、１ｂを対向配置させているため、従来の半導体装置に比べて、同一パッケージで２倍の数の半導体素子を搭載した半導体装置を実現できる。
【００４６】
（第４実施形態）
図５は、本発明の第４実施形態に係る半導体装置５００を示す構成図であり、（ａ）は該半導体装置５００の概略平面図、（ｂ）は該半導体装置５００の基板２００への実装状態を示す概略断面図である。なお、本実施形態において、上記第３実施形態と同一部分には、図中、同一符号を付してある。本実施形態は、上記第３実施形態の構成に対し、更に半導体素子１として２個のチップ即ち第３のチップ１ｃ及び第４のチップ１ｄを上下に設置したものである。
【００４７】
つまり、本実施形態は、上記第３実施形態の半導体装置において、第１のチップ１ａにおける第２のチップ１ｂとの対向面とは反対側の面に、第３のチップ１ｃを搭載し、第２のチップ１ｂにおける第１のチップ１ａとの対向面とは反対側の面に、第４のチップ１ｄを搭載している。そして、第３のチップ１ｃと第１のリード端子４とを絶縁フィルム９の一面９ａ側にてワイヤボンディングにより電気的に接続し、第４のチップ１ｄと第２のリード端子５とを絶縁フィルム９の他面９ｂ側にてワイヤボンディングにより電気的に接続したことを特徴とする半導体装置５００を提供するものである。
【００４８】
ここで、第１のチップ１ａと第３のチップ１ｃとの接続、及び、第２のチップ１ｂと第４のチップ１ｄとの接続は、Ａｇぺースト、絶縁接着剤等のダイボンド剤３０を介して接着することで行われている。こうして、本実施形態によれば、従来に比して、同一パッケージで４倍の数の半導体素子を搭載した半導体装置を実現できる。
【００４９】
（他の実施形態）
なお、第１の電子部品及び第２の電子部品は、それぞれ半導体素子１及び基板２００に限定されるものではなく、複数本のリード端子を有するリード部材によって接続されるものであるならば、何でも良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置を示す構成図である。
【図２】図１に示す半導体装置の製造方法を示す工程図である。
【図３】本発明の第２実施形態に係る半導体装置を示す構成図である。
【図４】本発明の第３実施形態に係る半導体装置を示す構成図である。
【図５】本発明の第４実施形態に係る半導体装置を示す構成図である。
【図６】従来のＱＦＰの構成を示す概略断面図である。
【図７】従来のＴＣＰの構成を示す概略断面図である。
【符号の説明】
１…半導体素子、１ａ…第１のチップ、１ｂ…第２のチップ、１ｃ…第３のチップ、１ｄ…第４のチップ、４…第１のリード端子、４ｂ…第１のリード端子の基板側接続部、５…第２のリード端子、５ａ…第２のリード端子の半導体素子側接続部、６…リード部材、８…樹脂、９…絶縁フィルム、９ａ…絶縁フィルムの一面、９ｂ…絶縁フィルムの他面、２００…基板。
【図１】
0004240699.tif 000002
【図２】
0004240699.tif 000003
【図３】
0004240699.tif 000004
【図４】
0004240699.tif 000005
【図５】
0004240699.tif 000006
【図６】
0004240699.tif 000007
【図７】
0004240699.tif 000008