(57)【特許請求の範囲】
【請求項１】
透明絶縁性基板上に結晶性シリコンからなる半導体膜を形成する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、Ｍｏを主成分とし、Ｗを５ｗｔ％以上３０ｗｔ％以下含む単層の金属膜を形成する工程と、
前記金属膜上にレジストを形成する工程と、
前記レジストをマスクとして、りん酸を６０ｗｔ％以上７０ｗｔ％以下含むエッチング液を用いて前記金属膜をエッチングし、前記金属膜からなるゲートを前記レジストより後退した形状に加工する工程と、
前記レジストをマスクとして、前記半導体膜に不純物をドープし、ソース及びドレインを形成する工程と、
前記レジストを除去する工程と、
前記ゲートをマスクとして、前記半導体膜に、前記ソースおよびドレインと同じ型のドーパントを、前記ソースおよびドレインよりも低濃度にドープしてＬＤＤ領域を形成する工程を有することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
透明絶縁性基板上に結晶性シリコンからなる半導体膜を形成する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、Ｍｏを主成分とし、Ｗを１７ｗｔ％以上２２ｗｔ％以下含む単層の金属膜を形成する工程と、
前記金属膜上にレジストを形成する工程と、
前記レジストをマスクとして、りん酸を６０ｗｔ％以上７０ｗｔ％以下含むエッチング液を用いて前記金属膜をエッチングし、前記金属膜からなるゲートを前記レジストより後退した形状に加工する工程と、
前記レジストをマスクとして、前記半導体膜に不純物をドープし、ソース及びドレインを形成する工程と、
前記レジストを除去する工程と、
前記ゲートをマスクとして、前記半導体膜に、前記ソースおよびドレインと同じ型のドーパントを、前記ソースおよびドレインよりも低濃度にドープしてＬＤＤ領域を形成する工程を有することを特徴とする薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス駆動型の液晶表示装置や、有機発光素子など自発光型の表示素子に用いられる薄膜トランジスタ基板、特に低温多結晶Ｓｉ技術を用いた薄膜トランジスタ基板およびその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置において、ガラスの耐熱温度以下の比較的低温で形成可能な多結晶Ｓｉ膜を用いた薄膜トランジスタを用い、基板上に画素スイッチのみならず回路も形成して部品点数を削減し、低コスト化することが行われている。多結晶Ｓｉ膜を用いた薄膜トランジスタでは信頼性を向上させるため、特にＮ型薄膜トランジスタにおいて、ソース及びドレインとゲートとの間に、低濃度のドーピング領域であるＬＤＤ(Ligthly−Doped−Drain）を設けることが行われている。
ＬＤＤをゲートに対し位置ずれなく形成する方法として、特開平５−152325号公報には、ゲートを構成する導電膜をサイドエッチ加工し、ゲートをレジストから後退した形状に形成し、後退した領域の下部の半導体膜に、ゲートに対して自己整合的にＬＤＤを形成する方法が開示されている。
【０００３】
また、液晶表示装置では、ゲートを構成する導電膜は、同じ膜を走査信号用の配線としても用いるため、配線遅延を低減できるよう低抵抗性が要求される。多結晶Ｓｉを半導体膜として用いた薄膜トランジスタを用いた液晶表示装置では、ドーパントの活性化時に高温にさらされるため、ゲートには耐熱性も要求される。特開平１１−１６３３６６号公報には、低抵抗で耐熱性に優れるモリブデン（Ｍｏ）、及びモリブデンとタングステン（Ｗ）の合金（以下Ｍｏ−Ｗ合金と略す）をゲートとし、レジストアッシングを含む工程により、自己整合的に形成されたＬＤＤを有する薄膜トランジスタを形成する例が開示されている。
【０００４】
【発明が解決しようとする課題】
Ｍｏ−Ｗ合金からなる薄膜トランジスタのゲート加工には、ドライエッチ法またはウェットエッチ法を用いることができるが、よりエッチングレートを大きくとれるウェットエッチ法が生産性の面から有利である。しかし、Ｍｏ合金のウェットエッチでは、エッチング時の液の攪拌等の条件により膜表面に不働態膜が形成され、エッチングレートが変動することが例えば特開平１０−２４７７３３号公報に開示されている。このため、ウェットエッチ法によりＭｏ−Ｗ膜をサイドエッチして後退領域を形成し、レジストから後退した部位に自己整合的にＬＤＤを形成する製造工程では、エッチングレートの変動を反映して後退量、ひいてはＬＤＤ長が不均一となり、従って薄膜トランジスタ特性が不均一となり、歩留まりが低下する課題があった。
【０００５】
本発明の目的は、生産性に優れ、均一な特性の得られる薄膜トランジスタ基板及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
Ｍｏ−Ｗ合金のウェットエッチング方法を検討した結果、Ｗ濃度が５ｗｔ％から３０ｗｔ％、より好ましくは１７ｗｔ％から２２ｗｔ％の範囲のＭｏ−Ｗ合金膜を、りん酸濃度が６０ｗｔ％以上から７０ｗｔ％以下のエッチング液でエッチングすることにより、Ｍｏ−Ｗ合金のサイドエッチによる後退量の変動を抑制できることを見出した。
【０００７】
従って、本発明は課題を解決するための手段として、Ｗを５ｗｔ％から３０ｗｔ％含むＭｏ−Ｗ合金をゲートに用いることを第一の特徴とする。
【０００８】
また、Ｗを１７ｗｔ％から２２ｗｔ％含むＭｏ−Ｗ合金をゲートに用いることを第２の特徴とする。
【０００９】
また、Ｗを５ｗｔ％から３０ｗｔ％含むＭｏ−Ｗ合金からなる導電膜を、りん酸濃度が６０ｗｔ％以上７０ｗｔ％以下含むエッチング液を用いてゲートに加工する工程を含み形成することを第３の特徴とする。
【００１０】
本発明の上記特徴およびその他の特徴は、以下の記載により説明される。
【００１１】
【発明の実施の形態】
本発明の実施の形態における薄膜トランジスタ基板の製造方法の実施例を図１および図２に示す。透明絶縁基板であるガラス基板１上に、ガラス基板からの不純物をブロックするためのＳｉＮからなる下地膜２およびＳｉＯ2 からなる下地膜３を介し、多結晶Ｓｉ膜４を形成する。多結晶Ｓｉ膜は、プラズマＣＶＤによりアモルファスＳｉ膜を形成し、４００℃以下のアニールによる脱水素処理を行った後、パルスエキシマレーザアニールにより結晶化して形成した。
【００１２】
多結晶Ｓｉ膜をホトリソグラフィーを用いて島状に加工した後、ＴＥＯＳ(tetra orthosilicate）を用いたプラズマＣＶＤ法により、ゲート絶縁膜５となるＳｉＯ2 膜を堆積する。さらに、Ｍｏ−Ｗ合金からなる導電膜６を、Ｍｏ−Ｗ合金からなるターゲットを用いたスパッタ法により１５０ｎｍ堆積する。Ｍｏ−Ｗ合金は、Ｗ濃度が２０ｗｔ％のものを用いた。ポジレジストを塗布し、ホトリソグラフィーを用いてパターニングし、図１に示すレジスト７を形成する。りん酸を６５ｗｔ％含むエッチング液を用い、Ｍｏ−Ｗからなる導電膜６をウェットエッチングし、導電膜６からなるゲートをレジスト７より後退した形状に形成する。後退量８は、エッチング時間により制御し１μｍとした。レジスト７をマスクとして、りんイオンを平方センチあたり１×１０の１５乗のドーズ量にてゲート絶縁膜を通し多結晶Ｓｉ膜４に注入する。レジストを除去後、図２に示すように、りんイオンを平方センチ当たり１×１０の１３乗のドーズ量にて低濃度に注入すると、図１においてゲートがレジストから後退した領域に、低濃度にりんドープされたＬＤＤ領域１１が、ゲート１２に自己整合的に形成される。６００℃以下の熱アニールまたはＲＴＡ（Rapid Thermal Anneal）により、注入したりんを活性化し、ゲートに自己整合的にＬＤＤが形成されたＮ型の薄膜トランジスタを得る。
【００１３】
なお、図１，図２ではＮ型の薄膜トランジスタを形成する実施例を示したが、注入イオンとしてりんの代わりにボロンを用い、自己整合的にＬＤＤが形成された、Ｐ型の薄膜トランジスタを形成することもできる。ＬＤＤを形成することによりＰ型の薄膜トランジスタにおいてもＮ型の薄膜トランジスタと同様に、信頼性が向上し、またオフ電流も低減される。Ｐ型の薄膜トランジスタは電流駆動に対する耐性がＮ型の薄膜トランジスタより高いため、有機膜を用いた発光素子による表示装置など、電流駆動型の表示装置に適している。
【００１４】
また、本発明の薄膜トランジスタ基板の製造工程においては、ゲートに用いた組成のＭｏ−Ｗ合金をドライエッチ加工することも可能であるので、ＬＤＤの形成にはウェットエッチによる後退を利用する方法のほか、レジストのアッシングによる後退を利用し、ドライエッチのみを用いて形成する方法など、公知の方法を用いることもできる。
【００１５】
図３に、Ｗ濃度２０ｗｔ％（約１２原子％）のＭｏ−Ｗ合金膜の、サイドエッチによるレジストからの後退量の、エッチング液のりん酸濃度に対する依存性の例を示す。エッチング液にはりん酸に硝酸，酢酸および水を添加したものを用い、りん酸と水の割合を変えることでりん酸濃度を調整した。いずれもエッチング時間を一定としてエッチング処理を行った。後退量はりん酸濃度に依存し、その最大値はりん酸量の増加により減少した。また、後退量は処理した基板面内で、一般に分布を有していた。分布の幅は、例えばエッチング液のりん酸濃度が５５ｗｔ％での後退量は最小０.５μｍから最大２.５μｍ以上、りん酸濃度が６５ｗｔ％では後退量は最小０.８μｍから最大０.９μｍ、りん酸濃度が７５ｗｔ％では後退量は０μｍから０.５μｍ であった。図３に示すように、りん酸濃度が６０ｗｔ％以下または７０ｗｔ％以上のエッチング液では、後退量の分布が増大した。りん酸濃度が６０ｗｔ％以下のエッチング液では、りん酸量の減少によりＭｏ合金表面に不働態が形成されやすくなり、エッチング速度が小さい領域が形成され、後退量のばらつきが大きくなったものと推測される。一方、りん酸濃度が７０ｗｔ％以上のエッチング液は粘度が大きく、基板上へエッチング液を均一に供給することが困難であり、従ってエッチング時間が基板上不均一となり後退量の分布が大きくなったと推測される。従って、後退量の面内分布の少ないエッチングを行うには、りん酸濃度を６０ｗｔ％以上７０ｗｔ％以下とすることが望ましい。エッチング液のりん酸濃度を６０ｗｔ％から７０ｗｔ％の範囲として加工することで、後退量、ひいては薄膜トランジスタのＬＤＤの長さが均一となり、薄膜トランジスタの特性の均一性が向上する。図３の例では、りん酸濃度６５ｗｔ％のエッチング液を用い、基板内で±１０％以下の後退量精度が得られた。なお、図３ではＷ濃度２０ｗｔ％の膜についての結果を示したが、Ｗ濃度を変えた場合でも、後退量の絶対値は異なるものの、りん酸濃度が６０ｗｔ％から７０ｗｔ％の範囲のエッチング液を用いて加工した場合の後退量が均一となり、りん酸濃度が６０ｗｔ％以下または７０ｗｔ％以上のエッチング液を用いると後退量の分布が増大する傾向は同様であった。
【００１６】
後退量の調整はエッチング液のりん酸濃度のほか、エッチング時間によっても可能である。しかし、エッチング時間を増加すると生産性が低下する。また、生産に用いるエッチング装置では、一般にエッチング時間には装置上設定可能な下限があり、下限以下のエッチング時間は用いることができない。従って、適当な長さの時間でエッチング処理できることが望ましい。生産上適当なエッチング時間で形成可能な後退量の、Ｍｏ−Ｗ合金膜の組成に対する依存性の例を図４に示す。Ｍｏ−Ｗ合金の膜厚は１５０ｎｍとし、均一な後退が得られる、りん酸濃度６０ｗｔ％から７０ｗｔ％のエッチング液を用いた。Ｗ濃度が５ｗｔ％以下のＭｏ−Ｗ膜はエッチレートが大きすぎ、装置上設定可能なエッチング時間の範囲では２μｍ以下の後退量は形成できなかった。一方、Ｗ濃度の増加によりエッチレートは減少し、形成可能な後退量の範囲も減少した。Ｗ濃度が１７ｗｔ％では０.６〜２μｍ 、Ｗ濃度が２２ｗｔ％では０.３〜１.３μｍの範囲の後退が形成可能であった。また、Ｗ濃度が３０ｗｔ％以上のＭｏ−Ｗ合金膜はエッチレートが小さいため、生産上適当なエッチング時間の上限で形成可能な後退量は０.３μｍ 以下であった。
【００１７】
薄膜トランジスタのＬＤＤは、短いと電界緩和効果が不十分となり、トランジスタの耐圧が低下し、長いとＬＤＤが抵抗として付加されるため、薄膜トランジスタの電流駆動能力が低下する。ＬＤＤ長としては０.３μｍから２.０μｍの範囲とするのがよい。しかし、Ｗ濃度が５ｗｔ％以下のＭｏ−Ｗ合金膜をゲートとした場合、形成されるＬＤＤの長さは２μｍ以上となり、ＬＤＤの抵抗が大きく薄膜トランジスタの電流駆動能力が低下する。一方、Ｗ濃度が３０ｗｔ％以上のＭｏ−Ｗ合金膜をゲートに用いた場合には、ＬＤＤ長が０.３μｍ 以下と短いため、ゲート端での電界緩和が不十分となり、薄膜トランジスタの耐圧が不十分となる。５ｗｔ％以上から３０ｗｔ％以下のＷ濃度のＭｏ−Ｗ合金をゲートとすることにより、りん酸濃度６０ｗｔ％から７０ｗｔ％のエッチング液を用い、LDDとして適当な０.３μｍ から２.０μｍ の範囲の後退量を均一に形成でき、良好な特性の薄膜トランジスタが均一に形成された薄膜トランジスタ基板を生産性よく製造できる。
【００１８】
また、Ｗ濃度が１７ｗｔ％から２２ｗｔ％のＭｏ−Ｗ合金は、りん酸濃度６０ｗｔ％から７０ｗｔ％のエッチング液を用い、生産上適当なエッチング時間でエッチング処理をした場合、後退量が０.３μｍ より小さくなることはなく、また２μｍより大きくなることもない。従って、後退量に対するエッチング条件のマージンが大きく、エッチング条件の設定自由度が大きいため、後退量の制御性を向上でき、良好な特性の薄膜トランジスタが均一に形成された薄膜トランジスタ基板の製造を、より安定して行うことができる。従って、Ｗ濃度が１７ｗｔ％から２２ｗｔ％のＭｏ−Ｗ合金は、自己整合ＬＤＤを有する薄膜トランジスタのゲートとしてより適している。
【００１９】
本発明による第２の実施例である、薄膜トランジスタ基板を用いた液晶表示装置の画素の例を図５に、図６にそのＡ−Ａ′線での断面を示す。薄膜トランジスタのゲート１２，走査信号線３０及び共通電圧信号線３１が、Ｗを５ｗｔ％（約３原子％）含むＭｏ−Ｗ合金により形成されている。薄膜トランジスタのゲート１２および走査信号線３０，共通電圧信号線３１は、りん酸を７０ｗｔ％含むエッチング液によりエッチング加工され、ゲート１２の端部には自己整合的に長さ２μｍのＬＤＤ１１が形成されている。
【００２０】
ゲート上には、ＴＥＯＳを用いたプラズマＣＶＤ法により形成された、ＳiＯ2からなる層間絶縁膜１３が形成され、層間絶縁膜にはコンタクトホール１４が開口されている。薄膜トランジスタはコンタクトホールを介してＴｉ／Ａｌ−Ｓｉ合金／Ｔｉ積層膜からなるドレイン配線１５に接続されている。さらに、ＳｉＮからなる無機保護膜１６、およびポリイミド系またはアクリル系の透明樹脂からなる有機保護膜１８を介し、ＩＴＯ(Indium−Tin−Oxides）からなる透明電極２１が形成され、スルーホール１７および１９を介してソース配線２０に接続されている。透明電極は、印加された電圧を保持する機能を有し、ゲートと同層な導電膜からなる共通電極配線と、多結晶Ｓｉ膜との間にゲート絶縁膜を介して形成された保持容量３２に電気的に接続されている。
【００２１】
本実施例の薄膜トランジスタ基板では、Ａｌ合金を含む積層膜からなるドレイン配線１５の加工にＡｌのウェットエッチを用いると、層間絶縁膜の欠陥を介したＡｌのエッチング液の染み込みにより、ゲートおよびゲートと同層の配線がエッチングされて断線不良を発生させるおそれがある。Ａｌ合金を含む積層膜を、塩素系ガスを用いたドライエッチで加工することにより、下層のゲート配線の断線不良を抑制できる。また、透明電極には、ＩＴＯの他、ＩＺＯ（Indium−Zinc−Oxides）を用いることもでき、いずれも酸化物ターゲットを用いたスパッタ法により堆積し、有機酸を用いたウェットエッチ加工を含むホトリソグラフィーにて加工することができる。また、りん酸濃度を６０ｗｔ％から７０ｗｔ％含むエッチング液を用いることで、Ｍｏ−Ｗ合金の代わりに、Ｍｏ−Ｃｒ合金，Ｍｏ−Ｚｒ合金を用いても、Ｍｏ合金膜表面への不働態膜の形成を抑制して均一なエッチングを行うことができ、Ｍｏへの各元素の添加量を、適切なエッチレートが得られるよう調整することにより、均一なＬＤＤが形成された薄膜トランジスタ基板を歩留まりよく形成できる。
【００２２】
本発明による薄膜トランジスタ基板の第３の実施例を図７に、そのＢ−Ｂ′線における断面を図８に示す。透明絶縁基板であるガラス基板１上に、Ｎ型とＰ型の薄膜トランジスタが形成され、Ｍｏ／Ａｌ−Ｓｉ／Ｍｏ積層膜からなるドレイン配線１５により接続されている。薄膜トランジスタのゲート１２および４５は、Ｗ濃度３０ｗｔ％（約１８原子％）のＭｏ−Ｗ合金により形成されている。また、Ｎ型の薄膜トランジスタのゲート１２の端部には、ゲートに対し自己整合的にＬＤＤが形成されている。
【００２３】
図９から図１３に、図８の薄膜トランジスタ基板の製造方法の例を示す。透明絶縁基板１上に下地膜２，多結晶Ｓｉ膜４，ゲート絶縁膜５を順次形成し、さらにＷを３０ｗｔ％含むＭｏ−Ｗ合金からなる導電膜６をスパッタ法により堆積する。次に図９に示すように、Ｎ型薄膜トランジスタのソースおよびドレインを含む領域が開口されたレジストパタン４１を形成した後、Ｍｏ−Ｗ合金からなる導電膜６を、りん酸濃度６０ｗｔ％のエッチング液を用いてウェットエッチングし、レジストパタン４１から０.３μｍ 後退した形状に加工する。次にレジストパタン４１をマスクとし、りんイオンを平方センチあたり１×１０の１５乗のドーズ量で多結晶Ｓｉ膜に注入し、Ｎ型薄膜トランジスタのソースおよびドレインをドープする。図１０に示すように、レジストパタンを除去後、りんイオンを平方センチ当たり３×１０の１２乗のドーズ量で低濃度に注入し、ＬＤＤ１１を形成する。次に図１１に示すように、Ｎ型薄膜トランジスタの領域を覆い、Ｐ型薄膜トランジスタのソースおよびドレイン領域を開口したレジストパタン４２を形成する。図１２に示すように、酸素を添加したフッ素系ガスを用いたドライエッチにより、レジストを後退させつつＰ型薄膜トランジスタのゲートを加工し、ソースドレイン上のＭｏ−Ｗ膜を開口する。さらにボロンを平方センチあたり３×１０の１５乗のドーズ量でイオン注入し、Ｐ型薄膜トランジスタのドレイン４３及びソース４４をドープする。レジストを除去後、熱アニールまたはＲＴＡを行い、注入したドーパントを活性化し、図１３に示すように同一基板上にＮ型とＰ型の薄膜トランジスタを形成する。さらに、第２の実施例と同様に、層間絶縁膜及びＡｌ合金積層膜からなる配線を形成し、図８の薄膜トランジスタ基板を形成する。
【００２４】
本実施例のＰ型の薄膜トランジスタのゲート加工においてウェットエッチングを用いると、ゲートがレジストから後退した形状に形成され、ゲートの後退した領域の、レジストに被覆された領域の多結晶Ｓｉにはボロンが注入されず、高抵抗領域となり、Ｐ型薄膜トランジスタの特性が低下する。本発明の薄膜トランジスタのゲートに用いられる組成のＭｏ−Ｗ膜はドライエッチ加工も可能であるため、Ｐ型薄膜トランジスタのゲートをドライエッチによりレジストを後退させつつ加工することで、ゲート端にボロンが注入されない領域が形成されるのを防止でき、良好な特性のＰ型の薄膜トランジスタを形成できる。本実施例によれば、均一性，信頼性に優れたＮ型とＰ型の薄膜トランジスタが同一基板上に形成されたＣＭＯＳ型の薄膜トランジスタ基板を生産性よく形成でき、低消費電力であるＣＭＯＳ型の駆動回路を基板上に有する液晶表示装置を低コストで提供できる。
【００２５】
【発明の効果】
本発明によれば、生産性に優れ、均一な特性の得られる薄膜トランジスタ基板が提供できる。また、駆動回路を内蔵した液晶表示装置や自発光型の表示装置に適した薄膜トランジスタ基板を低コストで製造できる。
【図面の簡単な説明】
【図１】本発明による薄膜トランジスタ基板の製造工程の第一の実施例を示す図。
【図２】本発明による薄膜トランジスタ基板の製造工程の第一の実施例を示す図。
【図３】Ｍｏ−Ｗ合金膜のエッチング後退量のエッチング液組成依存性の例を示す図。
【図４】Ｍｏ−Ｗ合金膜のエッチング後退量の膜組成依存性の例を示す図。
【図５】本発明による薄膜トランジスタ基板の第二の実施例を示す図。
【図６】本発明による薄膜トランジスタ基板の第二の実施例を示す図。
【図７】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【図８】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【図９】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【図１０】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【図１１】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【図１２】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【図１３】本発明による薄膜トランジスタ基板の製造工程の第３の実施例を示す図。
【符号の説明】
１…ガラス基板、２，３…下地膜、４…多結晶シリコン膜、５…ゲート絶縁膜、６…導電膜、７，４１，４２…レジスト、８…後退量、９，４３…ドレイン、１０，４４…ソース、１１…ＬＤＤ、１２，４５…ゲート、１３…層間絶縁膜、１４…コンタクトホール、１５…ドレイン配線、１６…無機保護膜、１７，１９…スルーホール、１８…有機保護膜、２０…ソース配線、２１…透明電極、３０…走査信号線、３１…共通電圧信号線、３２…保持容量。
【図１】
0004244525.tif 000002
【図２】
0004244525.tif 000003
【図３】
0004244525.tif 000004
【図４】
0004244525.tif 000005
【図５】
0004244525.tif 000006
【図６】
0004244525.tif 000007
【図７】
0004244525.tif 000008
【図８】
0004244525.tif 000009
【図９】
0004244525.tif 000010
【図１０】
0004244525.tif 000011
【図１１】
0004244525.tif 000012
【図１２】
0004244525.tif 000013
【図１３】
0004244525.tif 000014