(57)【特許請求の範囲】
【請求項１】
周期的オーバーサンプル・クロック信号，非周期的負荷信号および非周期的データを受信するよう構築されるパラレル・レジスタ（５００）であって、前記周期的オーバーサンプル・クロック信号と前記非周期的負荷信号との各々は第１の状態及び第２の状態を有し、前記周期的オーバーサンプル・クロック信号が第１の状態または第２の状態であり、前記非周期的負荷信号が第１の状態から第２の状態に変化する場合、または前記非周期的負荷信号が第１の状態または第２の状態であり、前記周期的オーバーサンプル・クロック信号が第１の状態から第２の状態に変化する場合に、実質的周期的データを生成するパラレル・レジスタ（５００）；および
前記周期的オーバーサンプル・クロック信号を受信するよう構築され、前記実質的周期的データを処理して、前記実質的周期的データの時間平均化された表現を生成するシグマ−デルタ・デジタル−アナログ変換器（５０２）；
によって構成されることを特徴とするシグマ−デルタ復調器装置（４１４）。
【請求項２】
マスタ・クロック周波数を有するマスタ・クロック信号と、前記周期的オーバーサンプル・クロック信号と、前記非周期的負荷信号と、前記マスタ・クロック信号に応答して生成される前記非周期的データとを生成する水晶発振器（３００）によってさらに構成されることを特徴とする請求項１記載のシグマ−デルタ復調器装置（４１４）。
【請求項３】
前記マスタ・クロック周波数の比率であるバイナリ・レート乗算信号と、前記非周期的負荷信号と、前記バイナリ・レート乗算信号に応答して生成される前記非周期的データとを生成するバイナリ・レート・マルチプライヤ（３０２）によってさらに構成されることを特徴とする請求項２記載のシグマ−デルタ復調器装置（４１４）。
【請求項４】
無線電話（２０４）であって：
前記無線電話（２０４）を制御する制御論理（２１２）；
RF信号を生成するシンセサイザ（２１４）；
前記RF信号を用いて送信データを送信する送信機（２０８）；および
前記RF信号を用いて受信データを受信する受信機（２１０）であって、周期的オーバーサンプル・クロック信号，非周期的負荷信号および非周期的データを受信するよう構築されるパラレル・レジスタ（５００）であって、前記周期的オーバーサンプル・クロック信号と前記非周期的負荷信号との各々は第１の状態及び第２の状態を有し、前記周期的オーバーサンプル・クロック信号が第１の状態または第２の状態であり、前記非周期的負荷信号が第１の状態から第２の状態に変化する場合、または前記非周期的負荷信号が第１の状態または第２の状態であり、前記周期的オーバーサンプル・クロック信号が第１の状態から第２の状態に変化する場合に、実質的周期的データを生成するパラレル・レジスタ（５００）；および
前記周期的オーバーサンプル・クロック信号を受信するよう構築され、前記実質的周期的データを処理して、前記実質的周期的データの時間平均化された表現を生成するシグマ−デルタ・デジタル−アナログ変換器（５０２）からなるシグマ−デルタ復調器装置（４１４）を備える受信機（２１０）；
によって構成されることを特徴とする無線電話（２０４）。
【請求項５】
シグマ−デルタ復調の方法であって：
非周期的データ，非周期的負荷信号および周期的オーバーサンプル・クロック信号を受信する段階（７０２，７０４）であって、前記周期的オーバーサンプル・クロック信号と前記非周期的負荷信号との各々は第１の状態及び第２の状態を有し、；
前記非周期的負荷信号と前記周期的オーバーサンプル・クロック信号とを監視する段階（７０５）；
前記周期的オーバーサンプル・クロック信号が第１の状態または第２の状態であり、前記非周期的負荷信号が第１の状態から第２の状態に変化する場合、または前記非周期的負荷信号が第１の状態または第２の状態であり、前記周期的オーバーサンプル・クロック信号が第１の状態から第２の状態に変化する場合（７０６）に、前記非周期的データを実質的周期的データに変換する段階（７１０）；および
前記実質的周期的データのオーバーサンプリング表現を生成する段階（７１４）；
によって構成されることを特徴とするシグマ−デルタ復調方法。
【請求項６】
前記非周期的データ，前記非周期的負荷信号および前記周期的オーバーサンプル・クロック信号を受信する前記段階（７０２，７０４）がパラレル・レジスタ（５００）およびシグマ−デルタDAC（５０２）を用いて実行されることを特徴とする請求項５記載のシグマ−デルタ復調方法。
【請求項７】
前記非周期的データを実質的周期的データに変換する前記段階（７１０）が前記非周期的パラレル・データを前記パラレル・レジスタ（５００）の出力にラッチする段階を含むことを特徴とする請求項５記載のシグマ−デルタ復調方法。
【請求項８】
前記実質的周期的データを前記シグマ−デルタDAC（５０２）内にロードする段階（７１２）をさらに備えることを特徴とする請求項７記載のシグマ−デルタ復調方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般に復調器に関し、さらに詳しくは、非周期的クロックを利用するシグマ−デルタ復調のための方法および装置に関する。
【０００２】
【従来の技術発明が解決しようとする課題】
多くのデジタル通信システムにおいて、種々のクロック周波数の選択は、システム全体の性能にとって重要である。通常は、マスタ・クロックを発生するために水晶発振器が用いられる。水晶発振器が用いられるのは、その精度が高く、温度に対する周波数ドリフトが低いためである。複数のクロック周波数を発生するために、２つ以上の水晶発振器を利用するシステムがある。これによって、システムの寸法と価格とが増大し、セルラ電話などのワイヤレス通信システムに関してはきわめて望ましくない。
【０００３】
適切な多重クロック周波数を得るために、種々のクロック発生技術を用いるシステムもある。これらの技術の１つに、バイナリ・レート・マルチプライヤ（BRM: binary rate multiplier）を用いてマスタ・クロック周波数の比率を発生し、そのマスタ・クロック周波数から他のすべてのクロック周波数を発生させる方法がある。クロックは、マスタ・クロックの特定のクロック・パルスをゲート・オフすることによりBRMで発生され、生成されたクロックについて正確な比率を得る。このようにして、BRM発生サブクロックは、目標のサブクロック周波数の時間的平均となる。
【０００４】
図１は、BRMクロック発生のタイミング図の一例である。BRM発生クロックは、３２／３５比を用いて作成され、８．４MHzのクロック基準から７．６８MHzのクロックを生成する。信号１００は、周期的な８．４MHzクロックを表し、信号１０２は信号１００の周期的クロックの１２番目，２４番目および３５番目毎の立ち上がり端をゲートオフするためのクロック・オフ信号である。信号１０４は、非周期的な７．６８MHzのBRM発生クロックを表す。それに起因する７．６８MHzクロックは非周期的になるが、これは１１番目，２３番目および３４番目毎のパルスがマスタ・クロック期間の幅だけ広くなるためである。さらに、このBRMマスタ・クロックから発生されるサブクロックも、性質は非周期的である。
【０００５】
デジタル復調を採用する通信システムにおいて、シグマ−デルタ・デジタル−アナログ変換器（DAC: digital-to-analog converter）を用いて、デジタル信号のアナログ表現を生成することができる。シグマ−デルタDACの出力は、オーバーサンプリング比（OSR： oversampling ratio）に逆に関係するインバンド・ノイズを伴うデジタル信号の１ビットのオーバーサンプリングされ、時間的に平均化された表現である。OSRは、オーバーサンプリング周波数のサンプリング周波数に対する比率と定義される。一次シグマ−デルタDACに関しては、OSRを倍にするたびに９dBずつ信号のバンド・ノイズが小さくなる。シグマ−デルタDACの出力はデジタル信号の時間平均化表現であるので、非周期的なサンプリング周波数を用いると、出力される信号の品質を大きく損ねる。
【０００６】
この信号の劣化は、アナログ信号を再構築するために等しい強度をもつパルスの連続ストリームがシグマ−デルタDACにより発生するために起こる。たとえば、バイナリ１出力が＋１パルスにマッピングされ、バイナリ０が−１パルスにマッピングされる。これらのパルスは、次に時間的に平均化（低域濾波）されて、再構築されたアナログ信号を生成する。しかし、信号を適切に再構築するためには、各パルスは等しい面積でなければならない。シグマ−デルタDACを駆動するBRM発生非周期的データは、等しい面積のパルスを持たない。
【０００７】
非周期的クロックにより生成されるデータを復調することのできるシグマ−デルタ復調器が必要である。さらに、シグマ−デルタ復調器は、シグマ−デルタ復調器を周期的クロック発生データで駆動した際に得られるノイズおよび歪み性能を超えて実質的に性能を劣化させてはならない。このような復調器は、回路の複雑性を軽減し、通信システムに必要とされる水晶発振器の数を削減し、適切な通信システム性能を維持し、通信システムのコストを下げることになる。
【０００８】
【実施例】
BRM発生クロックを伴い生成される非周期的データがパラレル・レジスタの入力に送られる。非周期的データは、非周期的負荷信号と周期的オーバーサンプル・クロック信号との間に所定の関係がある場合に、パラレル・レジスタの出力において実質的周期的データに変換される。パラレル・レジスタの出力に現れる実質的周期的データは、周期的オーバーサンプル・クロック信号により駆動されるシグマ−デルタ・デジタル−アナログ変換器に送られ、アナログ信号に変換される。
【０００９】
図２は、無線電話通信システムをブロック図に示す。無線電話通信システム２００は、遠隔トランシーバ２０２と無線電話２０４などの１つ以上の無線電話とを備える。遠隔トランシーバ２０２は、一定の地域内で無線電話との間にRF信号の送受信を行う。無線電話２０４は、地域内にあるこのような無線電話の１つであり、アンテナ２０６と、送信機２０８と、受信機２１０と、制御論理２１２と、シンセサイザ２１４と、ユーザ・インタフェース２１６とを備える。
【００１０】
送信データを含むRF信号を、無線電話２０４から遠隔トランシーバ２０２に送信するために、ユーザ・インタフェース２１６はユーザ入力データを制御論理２１２に送る。制御論理２１２は、通常は、マイクロプロセッサ，メモリ，クロック発生器および電力増幅器制御回路を含む。制御論理２１２は、ユーザ・インタフェース２１６から得られた情報をフォーマットして、送信機２０８に送り、RF被変調信号に変換する。送信機２０８は、RF被変調信号をアンテナ２０６に送り、遠隔トランシーバ２０２に送信する。
【００１１】
無線電話２０４は、アンテナ２０６を通じて受信データを含むRF信号を検出し、被検出RF信号を生成する。受信機２１０は、アンテナ２０６に結合され、被検出RF信号を電気的ベースバンド信号に変換し、電気的ベースバンド信号を復調し、自動周波数制御情報を含む受信データを回復し、その受信データを制御論理２１２に出力する。制御論理２１２は、データをユーザ・インタフェース２１６が用いるために認識可能な音声またはデータ情報にフォーマットする。ユーザ・インタフェース２１６は、受信された情報または音声をユーザに通信する。通常、ユーザ・インタフェース２１６は、マイクロフォン，スピーカ，ディスプレイおよびキーパッドを備える。
【００１２】
シンセサイザ２１４は、受信機２１０および送信機２０８が用いるRF信号を生成して、データの送受信を可能にする。動作周波数のチャネルなどトランシーバ機能に対する制御が制御論理２１２により行われ、一部は、シンセサイザ・プログラム命令としてシンセサイザ２１４に与えられる。
【００１３】
クロック発生器２１８は、マスタ・クロック周波数を有するマスタ・クロック信号を発生する水晶発振器によって構成される。クロック発生器２１８は、無線電話２０４の動作に必要なクロック信号を発生する。
【００１４】
図３は、クロック発生器２１８からの周期的および非周期的クロック信号の発生を例示するブロック図である。水晶基準器３００が周期的基準信号を生成し、その信号がBRM３０２に送られる。BRM３０２は、バイナリ・レート乗算信号とも呼ばれる非周期的信号を発生する。これは、第１分割器回路３０４に与えられることによりさらに条件付けられ、ポート３０８において非周期的サンプル・レート・クロック信号を生成する。水晶基準器３００により発生する基準信号は、直接的に第２分割器回路３０６に送られて、ポート３１０において周期的オーバーサンプル・クロック信号を生成する。
【００１５】
たとえば、水晶基準器３００は、８．４MHzにおいて周期的基準信号を発生する。BRM３０２は、７．６８MHzの非周期的信号を生成するために３２／３５の乗算比を有する。７．６８MHzの非周期的信号は第１分割器回路３０４に送られ、７．６８MHzの非周期的信号を２４０の因数（Ａ＝２４０）で除算して、３２KHzの非周期的サンプル・レート・クロック信号を生成する。８．４MHzの周期的基準信号が、第２分割器回路３０６に直接的に送られ、基準信号を４（Ｂ＝４）で除算して、２．１MHzの周期的オーバーサンプル・クロック信号を生成する。これにより、２．１MHz／３２KHz＝６５．６２５のOSRが得られる。
【００１６】
シグマ−デルタ復調器装置３００を採用する受信機２１０の基本的ブロック図を、図４に一般的に示す。無線周波数（RF）周波数変調（FM）信号がポート４００において受信され、受信機のフロント・エンド４０２に送られる。フロント・エンド４０２は、一般的に、すべて当技術では周知の低ノイズ増幅器，自動利得制御増幅器，フィルタおよび下方変換ミキサによって構成される。受信機フロント・エンド４０２により処理されると、下方変換された信号は従来のリミタ回路に送られて、下方変換信号の振幅を制限する。
【００１７】
振幅制限信号はデジタルFM復調器４０６に送られる。また、非周期的サンプル・レート・クロック信号（図３のポート３０８において生成される）がデジタルFM復調器４０６に送られる。デジタルFM復調器４０６は、位相デジタイザを用いて振幅制限信号から位相変調を検出する。位相情報に関して微分を実行することにより弁別器に対する近似が得られて、被復調デジタル信号が生成される。デジタルFM復調器４０６は、本発明の譲受人に共通して譲渡され、本明細書に参考文献として含まれる米国特許第５，６６１，４３３号に示されるデジタルFM復調器と類似のものである。代替の実施例においては、デジタルFM復調器４０６は従来の弁別器によって構成される。別の代替の実施例においては、FM復調器４０６は、ベースバンド直角位相復調器によって構成される。FM復調を行う他の手段を用いて被復調デジタル信号を生成することができることが、当業者には認識頂けよう。
【００１８】
被復調デジタル信号は、濾波，強調解除および拡張などの機能をデジタルに実行するハードウェア・デジタル処理回路構成４０８に送られる。ハードウェア・デジタル処理回路構成４０８は、本発明の譲受人に共通して譲渡される米国特許出願第０８／６７１３８５号に説明されるハードウェア・デジタル処理回路構成と類似のものである。非周期的サンプル・レート・クロック信号（図３のポート３０８で生成される）がハードウェア・デジタル処理回路構成４０８に送られる。非周期的サンプル・レート・クロック信号を用いて、ハードウェア・デジタル処理回路構成４０８は、被復調デジタル信号をシリアル・データから非周期的データとも呼ばれる非周期的パラレル・データに変換する。非周期的データは、ここではバス４１２として示される複数の線路を介してシグマ−デルタ復調器４１４に結合される。
【００１９】
さらにハードウェア・デジタル処理回路構成は、非周期的サンプル・レート・クロック信号を条件付けて、非周期的負荷信号を生成する。非周期的負荷信号は、非周期的サンプル・レート・クロック信号と実質的には周波数が等しいが、デューティ・サイクルが異なる。非周期的負荷信号は線路４１０を通じてシグマ−デルタ復調器４１４に結合される。
【００２０】
シグマ−デルタ復調器４１４は、周期的オーバーサンプル・クロック信号（図３のポート３１０で生成される）を用いて、非周期的データをオーバーサンプリングされたデジタル・ストリームに変換する。このオーバーサンプル・デジタル・ストリームは、高周波数ノイズを除去してアナログ情報信号を再構築する従来の低域通過フィルタ４１６に送られる。アナログ情報信号は、オーディオ増幅器４１８に送られ、ポート４２０において被増幅アナログ信号を生成する。
【００２１】
シグマ−デルタ復調器４１４を図５に示す。バス４１２上の非周期的データがパラレル・レジスタ５００に送られる。さらに、線路４１０上に現れる非周期的負荷信号と線路３１０上の周期的オーバーサンプル・クロック信号もパラレル・レジスタ５００に送られる。非周期的負荷信号と周期的オーバーサンプル・クロック信号との間に所定の関係があると、パラレル・レジスタの出力５０６において、実質的に周期的なパラレル・データとして非周期的データが生成される。これは実質的周期的データとも呼ばれる。実質的周期的データは、従来のシグマ−デルタDAC５０２内にロードされ、処理される。かくして、パラレル・レジスタ５００は、周期的オーバーサンプル・クロック信号，非周期的負荷信号および非周期的データを受信し、実質的周期的データを生成する変換器手段となる。
【００２２】
パラレル・レジスタ５００の出力において生成されるデータは、周期的オーバーサンプル・クロック信号の同じ量のクロック・サイクルに関して常に保持されるとは限らないので、実質的周期的データと呼ばれる。たとえば、実質的周期的データによって構成されるいくつかのワードが第１番目の数のクロック・サイクルの間パラレル・レジスタの出力に保持され、他のワードが第２番目の数のクロック・サイクルの間保持される。また、他のワードは、さらに別の数のクロック・サイクルの間保持されることもある。時間の経過と共に、実質的周期的データは、オーバーサンプリング比と実質的に等しい平均値のクロック・サイクルにおいてパラレル・レジスタの出力に保持される。
【００２３】
図示される実施例においては、非周期的負荷信号が高にアサートされ、周期的オーバーサンプル・クロック信号が立ち上がり端移行においてアサート低からアサート高になると、所定の関係が起こる。他の実施例においては、非周期的負荷信号と周期的オーバーサンプル・クロック信号との間の所定の関係は、他の信号の組合せによって構成される。また、非周期的データを実質的周期的データに変換するために用いるにはパラレル・レジスタ５００が特に有利であるが、他の手段を有利に用いて非周期的データを実質的周期的データに変換することができることは、当業者には認識頂けよう。
【００２４】
シグマ−デルタDAC５０２は、線路３１０上に周期的オーバーサンプル・クロック信号を用いて、実質的周期的データの１ビットのオーバーサンプリングされ時間的に平均化された表現を生成する。アナログ信号の再構築に際して、各々が等しい強度を持つパルスの連続ストリームがシグマ−デルタDACによって生成される（バイナリ１出力が＋１パルスに、バイナリ０が−１パルスにマッピングされる）。オーバーサンプリング・レートは周期的クロックに基づくので、出力５０４において生成される信号の品質が維持され、ノイズ性能は、非周期的サンプリング・クロック信号を用いてシグマ−デルタDACを駆動した場合に得られるノイズ性能よりもかなり良くなる。シグマ−デルタ復調器４１４は、集積回路上に作成するのに適する。
【００２５】
図６を参照して、シグマ−デルタ復調器４１４に関して可能な波形が図示される。波形６００は、図３の線路３０８上に生成される非周期的サンプル・レート・クロック信号を表す。波形６０２は、図３の線路３１０上に生成される周期的オーバーサンプル・クロック信号を表す。このため、波形６０２は、シグマ−デルタDAC５０２を駆動する周期的オーバーサンプル・クロック信号を表す。波形６０４は、ハードウェア・デジタル処理回路構成４０８によって生成される非周期的負荷信号を表す。波形６０６は、シグマ−デルタDAC５０２内にロードされて処理される実質的周期的データ（図６ではワードと称される）を表す。図６の例では、オーバーサンプリング比（OSR）は２０である。ローディング手順は、デジタル・システムの実行例およびアーキテクチャに応じて可変し、ローディング手順に対する種々の変更は当業者には容易に明らかであろう。
【００２６】
適切なOSRを確実に維持するために、データがハードウェア・デジタル処理回路構成４０８により生成される非周期的パラレル・データの各サンプルについて一度パラレル・レジスタの出力にラッチされるように、非周期的負荷信号が生成される。
【００２７】
図７は、非周期的クロックから生成されるデータをシグマ−デルタ復調する方法を示す流れ図である。ブロック７００において、非周期的負荷信号が、バイナリ・レート乗算器発生クロックを用いて発生され、ブロック７０１において非周期的データが非周期的パラレル・データに変換される。非周期的データを非周期的パラレル・データに変換する段階は、非周期的データがすでにパラレル形式である場合は必要ない。ブロック７０２において、非周期的パラレル・データ，非周期的負荷信号および周期的オーバーサンプル・クロック信号がパラレル・レジスタに送られる。周期的オーバーサンプル・クロック信号は、ブロック７０４においてシグマ−デルタDACに送られる。
【００２８】
非周期的負荷信号および周期的オーバーサンプル・クロック信号は、ブロック７０５において監視される。ブロック７０６において、非周期的負荷信号と周期的オーバーサンプル・クロック信号との間に所定の関係がまだ起こらないと判断されると、この２つの信号はブロック７０５で引き続き監視される。ブロック７０６において、非周期的負荷信号と周期的オーバーサンプル・クロック信号との間に所定の関係が起こったと判断されると、ブロック７１０において、非周期的パラレル・データがパラレル・レジスタの出力にラッチされて、実質的周期的データを生成する。実質的周期的データはブロック７１２においてシグマ−デルタDAC内にロードされる。
【００２９】
ブロック７１４において、シグマ−デルタDACは、実質的周期的データの１ビットのオーバーサンプリング表現を生成し、このオーバーサンプリング信号が低域濾波されて、ブロック７１５において再構築アナログ信号を生成する。ブロック７１６において、実質的周期的データのオーバーサンプリングが完了しない場合は、シグマ−デルタDACは、ブロック７１４において引き続き１ビットのオーバーサンプリング表現を生成する。ブロック７１６において、実質的周期的データのオーバーサンプリングが完了すると、非周期的負荷信号および周期的オーバーサンプル・クロック信号がブロック７０５において監視され、次の非周期的パラレル・データがパラレル・レジスタの出力にラッチされるべきかを決定する。
【００３０】
本発明によるシグマ−デルタ復調器装置には、非周期的データを処理するときに用いられると、従来のシグマ−デルタ復調器に比べいくつかの利点を有する。パラレル・レジスタをシグマ−デルタDACと組み合わせることにより、非周期的データをシグマ−デルタDAC内にロードしたときに、まずパラレル・レジスタにラッチさせることが可能になる。これにより、シグマ−デルタDACを非周期的オーバーサンプル・クロックにより駆動させることができ、結果としてシグマ−デルタDACにより生成される各パルスが等しい振幅と継続時間とを有する。かくして、アナログ信号の正確な再構築を信号対雑音レベルを大幅に低下させずに（低域濾波の後に）再生することができる。信号対雑音レベルの低下を妨げることによって、たとえば、より強固で忠実度の高いワイヤレス通信システムを得ることができる。さらに、BRM発生クロック信号を用いることができるので、システムに必要なサブブロックのすべてを生成するために１つの水晶発振器しか必要とされない。
【００３１】
図８は、非周期的データを生成するシグマ−デルタ復調器を示すブロック図である。アナログ信号が入力８００を通じてシグマ−デルタ・アナログ−デジタル変換器（ADC）８０２に送られる。（図３のポート３１０で生成される）周期的オーバーサンプル・クロック信号がシグマ−デルタADCに送られ、アナログ信号の周期的パラレル（多重ビット）デジタル表現がバス８０４上に生成される。
【００３２】
周期的パラレル・デジタル表現は、バス８０４を通じて従来のデシメータ（decimator）８０６に送られる。デシメータ８０６は、線路８１８に現れる周期的オーバーサンプル・クロック信号と周期的サンプル・クロック信号とによって駆動される。デシメータ８０６は、一般に、ダウンサンプリング・データを生成する従来のダウンサンプラと、ダウンサンプリング・データの高周波数成分を除去する低域通過デジタル・フィルタとによって構成される。デシメータ８０６は、バス８０８上に生成されるデシメート済み周期的パラレル・データを生成する。
【００３３】
代替の実施例においては、シグマ−デルタADCからの出力は、シリアル・データによって構成され、このデータはシリアル−パラレル変換器によりパラレル・データに変換されてからデシメータ８０６に送られる。別の代替の実施例においては、シグマ−デルタADCからの出力は、シリアル・データによって構成され、デシメータは、シリアル・データをダウンサンプリングして、周期的シリアル・データを生成する。このデータが従来のシリアル−パラレル変換器でパラレル・データに変換される。
【００３４】
デシメート済み周期的パラレル・データはバス８０８を通じて第１パラレル・レジスタ８１０に送られる。第１パラレル・レジスタ８１０は、線路８２０上に現れる周期的負荷信号と線路８１８上に現れる周期的サンプル・クロック信号とによって駆動される。周期的負荷信号と周期的サンプル・クロック信号との間に所定の関係がある場合は、デシメート済み周期的パラレル・データは、ラッチ済みの周期的パラレル・データとして第１パラレル・レジスタ８１０の出力８１３にラッチされる。
【００３５】
ラッチ済み周期的パラレル・データはバス８１２を通じて第１パラレル・レジスタ８１４に送られる。第２パラレル・レジスタ８１４は、線路４１０を通る周期的負荷信号と非周期的サンプル・レート・クロック信号（図３のポート３０８で生成される）とによって駆動される。非周期的負荷信号と非周期的サンプル・レート・クロック信号との間に所定の関係があり、非周期的負荷信号が周期的負荷信号からオフセットする場合は、ラッチ済み周期的パラレル・データは、非周期的パラレル・データとして出力８１６にラッチされる。
【００３６】
好適な実施例の上記の説明は、当業者がシグマ−デルタ復調器装置を構築または利用することができるようにするために提供される。これらの実施例に対する種々の変更は、当業者には容易に明白であり、本明細書に定義される包括的原理は発明の原理を使用せずに他の実施例に適応することができる。たとえば、本明細書に説明される受信機アーキテクチャは、すべてのデジタル復調を伴うFM通信システムのそれである。シグマ−デルタ復調器は、デジタル時分割多重接続および符号分割多重接続システムなど、他の通信システムと組み合わせても用いることができる。
【図面の簡単な説明】
【図１】従来技術によるBRM発生クロック信号を例示するタイミング図である。
【図２】シグマ−デルタ復調器装置を採用する無線電話のブロック図である。
【図３】水晶基準器からの周期的および非周期的クロック信号の生成を例示するブロック図である。
【図４】シグマ−デルタ復調器装置を採用する受信機のブロック図である。
【図５】本発明によるシグマ−デルタ復調器装置のブロック図である。
【図６】シグマ−デルタ復調器に関して可能な波形を示す。
【図７】非周期的クロックから生成されるデータのシグマ−デルタ復調の方法を示す流れ図である。
【図８】非周期的データを生成するシグマ−デルタ復調器のブロック図である。
【符号の説明】
３１０  ポート
４１０  線路
４１２  バス
４１４  シグマ−デルタ復調器
５００  パラレル・レジスタ
５０２  シグマ−デルタ・デジタル−アナログ変換器
５０４，５０６  出力
【図１】
0004313453.tif 000002
【図２】
0004313453.tif 000003
【図３】
0004313453.tif 000004
【図４】
0004313453.tif 000005
【図５】
0004313453.tif 000006
【図６】
0004313453.tif 000007
【図７】
0004313453.tif 000008
【図８】
0004313453.tif 000009