(57)【特許請求の範囲】
【請求項１】
複数のシリコンオンインシュレータ（ＳＯＩ）集積回路を含むＳＯＩウェハから個別のＳＯＩ集積回路を製造する際のゲッタリング手段を設ける方法であって、
個別のＳＯＩ集積回路を得るためにＳＯＩウェハをダイスするためのスクライブレーン内にゲッタリング材料を設ける処理と、
次に前記スクライブレーンに沿ってＳＯＩウェハをダイスし、ダイスされた個別のＳＯＩ集積回路の端部に前記ゲッタリング材料の一部を残すようにする処理と
を有する当該ゲッタリング手段を設ける方法。
【請求項２】
請求項１に記載の複数のシリコンオンインシュレータ（ＳＯＩ）集積回路を含むＳＯＩウェハから個別のＳＯＩ集積回路を製造する際のゲッタリング手段を設ける方法において、
前記スクライブレーンに沿って前記ＳＯＩウェハをダイスする前に、前記スクライブレーン内の当該ＳＯＩウェハのシリコンの一部を酸化することによって前記ゲッタリング材料を形成するゲッタリング手段を設ける方法。
【請求項３】
請求項２に記載のゲッタリング手段を設ける方法において、
ＳＯＩウェハの前記シリコンの一部を酸化し、酸化されたシリコンの領域によって分離された、くぼんだシリコンメサのパターンを形成するゲッタリング手段を設ける方法。
【請求項４】
請求項３に記載のゲッタリング手段を設ける方法において、
前記くぼんだシリコンメサを、ドープされていないシリコンから形成するゲッタリング手段を設ける方法。
【請求項５】
請求項３に記載のゲッタリング手段を設ける方法において、
前記埋め込みシリコンメサがドープされたシリコンから形成されることを特徴とする方法。
【請求項６】
請求項３に記載のゲッタリング手段を設ける方法において、
前記くぼんだシリコンメサを、ポリシリコンから形成するゲッタリング手段を設ける方法。
【請求項７】
請求項３に記載のゲッタリングの手段を提供する方法において、
少なくとも選択した前記くぼんだシリコンメサにより、電圧源に接続することができる細長状の導電細条を形成するゲッタリング手段を設ける方法。
【請求項８】
請求項３に記載のゲッタリング手段を設ける方法において、
前記各集積回路の周囲に電圧参照レーンを設けて当該各集積回路を前記くぼんだシリコンメサの前記パターンから絶縁し、この電圧参照レーンには電気接点を設けるゲッタリング手段を設ける方法。
【請求項９】
請求項３に記載のゲッタリング手段を設ける方法において、
前記くぼんだシリコンメサのそれぞれを、少なくとも１つのｎ型シリコンの領域と、少なくとも１つのｐ型シリコンの領域とから形成し、これらの領域により前記くぼんだシリコンメサ内に少なくとも一つのｐ−ｎ接合を形成するゲッタリング手段を設ける方法。
【請求項１０】
請求項９に記載のゲッタリングの手段を提供する方法において、
前記くぼんだシリコンメサのそれぞれを、格子縞のパターンにした２つのｎ型シリコンの領域及び２つのｐ型シリコンの領域から形成するゲッタリング手段を設ける方法。
【発明の詳細な説明】
〔発明の背景〕
本発明はセミコンダクタオンインシュレータ（ＳＯＩ）技術の分野におけるもので、更に具体的には、ＳＯＩ集積回路を製造する際のゲッタリング手段を設ける方法に関する。
ゲッタリングは、集積回路の活性領域に不純物又は汚染物が到達することを防ぐために用いる特定の技術であり、通常のバルクシリコン技術を用いて製造される通常の半導体デバイスについては周知の技術である。バルクシリコン技術におけるゲッタリングに用いるのに適した２つの代表的な技術は、基板ウェハの背面に直接ポリシリコンを接触させる方法、及び、コンタクト層にリンをドープして、拡散した不純物又は汚染物を上側でゲッタリングする方法である。
しかしながら、ＳＯＩ技術においては、ポリシリコンを基板ウェハの背面に直接接触させる方法は、有効なゲッタリング方法ではない。その理由は、埋め込み酸化物層が拡散バリアーとして作用することにより、汚染物がＳＯＩフィルム中にトラップされてしまうためである。コンタクト層をリンによりドープして上側をゲッタリングする方法も、ＳＯＩ技術においては有効ではない。その理由は、コンタクト層が製造プロセスにおいて必然的に後の段階で適用されるものであるためプロセスのより早い段階での汚染を防ぐことができないため、及びコンタクト層は、回路の上側表面のみを保護するものに過ぎず、特に仕上げのカプセル化の段階では、ダイの側部及び背部からの汚染物が接近しうる状態にあるためである。酸化物層は或る種の汚染物に対しては高速拡散経路になるため、ＳＯＩ回路のダイの側部は汚染物の影響を特に受けやすい。
ＳＯＩウェハからＳＯＩチップを製造する際における最終処理ステップの１つは、ウェハをダイスして個々のダイとし、これらダイのそれぞれをパッケージして、適切な接続部を設けることにより、完全な集積回路を形成することである。ダイシングステップを遂行するため、ウェハは、一般にダイシングレール、ソーレーン又はスクライブレーンと称されるウェハの部分に沿って、例えばソーイングによって分割される。しかしながら、従来技術においてＳＯＩウェハに対してこのダイシングステップを実行する場合、ＳＯＩ層とその下に位置する埋め込み酸化物層との間の界面はパッシベーションが施されていないため、切断、パッケージング及び／又はエージングによって生じる汚染物及び不純物の拡散の影響を受けやすい。活性ＳＯＩ層とその下に位置する埋め込み酸化物との間の界面では、複数種の金属イオン不純物がこの界面に沿って容易に拡散するので、特に問題になる。
従って、複数のＳＯＩ集積回路を含むＳＯＩウェハから個別のＳＯＩ集積回路を製造する際における、ゲッタリング手段を設ける簡単且つ有効な方法が望まれている。
〔本発明の概要〕
従って、本発明の目的は、ＳＯＩウェハから個別のＳＯＩ集積回路を製造するための簡単且つ有効なゲッタリング方法を提供することである。本発明の他の目的は、従来の処理技術に適用することができる技術を用いてコスト効率が向上する方法を提供することである。
本発明によれば、これらの目的は、上述した種類の方法において、個別のＳＯＩ集積回路を得るためにＳＯＩウェハをダイスするためのスクライブレーン内にゲッタリング材料を設ける処理と、次に、スクライブレーンに沿ってＳＯＩウェハをダイスし、ダイスされた個別のＳＯＩ集積回路の端部にゲッタリング材料の一部を残るようにする処理とを有する当該方法によって達成される。
本発明の好ましい実施例においては、スクライブレーンに沿ってＳＯＩウェハをダイスする前に、スクライブレーン内のＳＯＩウェハのシリコンの少なくとも一部を酸化することによってゲッタリング材料を形成する。
本発明の他の好ましい実施例においては、スクライブレーン内のＳＯＩウェハのシリコンの一部を酸化し、酸化されたシリコンの領域によって分離された、くぼんだシリコンメサのパターンを形成する。（酸化物に対して）くぼんだシリコンメサは、ドープされてないシリコン又はドープされたシリコンから形成することができ、また、異なる種類の不純物をより効率的にゲッタリングするために異なる導電型の領域をむようにすることもできる。
本発明の更に他の好ましい実施例においては、少なくとも一部のくぼんだメサを、電圧源に接続することができる細長状の導電細条として形成することができる。
本発明のこれら及び他の観点は、以下に説明する実施例を参照した説明により明確なものとなるであろう。
本発明は、添付図面に併せて以下の説明を参照することにより更に完全に理解することができる。
図面において、同じ導電型の半導体領域は同じ方向の斜線により示してある。また、図面は正確な尺度で描かれてはいないことを理解すべきである。
〔好ましい実施例の説明〕
本発明の方法を説明するため、ＳＯＩウェハ10の一部が簡略化されて図１に示されている。このＳＯＩウェハは複数の集積回路12を含む。ウェハは実際には更に多数の集積回路を含むことは明らかであるが、この図では４個の集積回路が示されている。各集積回路は、電圧参照レーン14によって囲まれており、これは、完成した集積回路では、接地電位又は他の固定電圧に接続することができる。上述のように、ウェハを個別の集積回路に分割するために、一般的にはソーイングによりスクライブレーン16に沿ってウェハをダイス切断する。
スクライブレーンの端部に沿って、特にＳＯＩ層と埋め込み酸化物層との間の界面において汚染物又は不純物が集積回路中へ拡散するのを防ぐため、本発明の方法は、スクライブレーン16中にゲッタリング材料を位置させ、次にスクライブレーンに沿ってＳＯＩウェハをダイスし、個別の集積回路のダイスされた端部にはゲッタリング材料の一部が残るようにする。
図１に示された実施例においては、ゲッタリングは、酸化されたシリコンの領域20によって分離された複数のシリコンメサ18を具えることによって達成される。例えば標準的なＬＯＣＯＳ処理技術を用いて、スクライブレーン中のシリコン材料を選択的に酸化することにより、酸化されたシリコンの領域20によって分離された、くぼんだシリコンメサ18のグリッド又はパターンが形成される。よく知られているように、酸化処理は、シリコンの酸化に伴う体積の膨張により歪みを生じ、また熱膨張係数の相違による歪みも発生する。これらの歪みは、ＳＯＩ材料18と酸化されたシリコン領域20との界面に沿って最も強くなる。従って、本発明は、これらの歪みが移動性の不純物及び汚染物に対して効率の高いトラップになり得るという原理を利用し、スクライブレーンの切断領域から拡散するおそれのある不純物及び汚染物に対して効率的なゲッタリングサイトを設けている。
図１は説明のために簡略化された本発明の方法を示すものであり、本発明の方法は実施例又は図示された構成に限定されるものではないことが理解されるべきである。従って、シリコンメサの数、形状及び位置、スクライブレーンの幅、メサの間隔、その他は、特定の設計の要求に応じて全て変更することができる。
特定の例においては、スクライブレーン16は、約60〜160μm幅、即ち代表的なソーイング刃の幅の約１〜２倍とすることができる。くぼんだシリコンメサ18の代表的なサイズは10μm2とし、メサの中心と中心との間のピッチを20〜40μmのオーダーとすることができる。電圧参照レーン14は約20μmの幅にすることができ、更に、本発明によれば、スクライブレーン16について説明したのと同様にしてメサ18を設けることができるが、明確化及び簡潔化のために電圧参照レーン中には個々のメサを図示していない。
図１の2-2線に沿って切断した場合の線図的断面図が図２に示されている。この図２は、簡略化された形で、絶縁物層22上にあるくぼんだシリコンメサ18を示しており、このシリコンメサ18は、酸化されたシリコン20の領域によって他のシリコンメサから分離されている。更に図２には、電圧参照レーン14の一部も図示されており、この電圧参照レーンは、本発明による複数の分離されたくぼんだシリコンメサのように形成されており、且つ参照番号24を付した接続線24によって記号的に示される電気接点を有する。図２から分かるように、酸化されたシリコン20の領域は、酸化処理の結果としてシリコンの体積が膨張するためシリコンメサ18より高い位置にある。
本発明の範囲内で、シリコンメサ18は、種々の材料又は材料の組合せから形成することができる。即ち、メサ18は、ドープしてないシリコン、ドープされたシリコン又はポリシリコンから形成することができる。更に付け加えると、くぼんだシリコンメサ18のそれぞれを、図３の領域26及び28で示されるように、少なくとも一つのｎ型シリコン領域と、少なくとも一つのｐ型シリコン領域とから形成し、その接合面において領域26及び28がｐ−ｎ接合30を形成するように構成することができる。図３の構成は図２の構成より複雑であるが、ゲッタリングが更に良好になるという他の利点、即ち、ｎ型又はｐ型のいずれかの半導体材料に異なる汚染物が優先的に分離されるという利点がある。更に、それぞれのシリコンメサが、格子縞のパターンで２つのｎ型シリコン領域と、２つのｐ型シリコン領域とを有するように形成することが可能である。その場合、図２及び３の断面の方向と直角の方向（即ち、図１に垂直の方向）においても、くぼんだシリコンメサ18を通る断面が、図３の領域26及び28と同様の２つの領域を示すことになる。
ゲッタリングの性能の更なる改善は、本発明によれば、スクライブレーン16の一部又は全てのシリコン材料を電圧源に接続して、電界の助力により移動する種類の汚染物が、集積回路の活性領域に影響を与えないようにすることにより達成することができる。シリコン領域にこのような電圧源を接続するための電気的接続部は、図２においては電圧参照レーン14への電気的接続部24によって記号的に示されている。
上述のように、スクライブレーン16のシリコン材料を電圧源に更に効率的且つ効果的に接続するために、図４の部分拡大平面図に示されるような本発明の他の実施例を用いることができる。図４は、図１に示されたＳＯＩウェハ10の中央下方部分に対応する部分のＳＯＩウェハを示す線図である。図４に示された実施例においては、図１と同様に、二つの集積回路12の部分が電圧参照レーン14によって囲まれている。更に図１と同様に、集積回路12は、複数のシリコンメサ18を有するスクライブレーン16によって分離されている。しかしながら、この実施例においては、連続的ではなく、環状の酸化されたシリコンの領域20によってシリコンメサ18が分離されている。酸化されたシリコンの領域20は、更に、実質的に連続的なシリコンの領域32によって囲まれており、従って、スクライブレーンに沿って実質的に連続な導電パスが設けられている。この導電パスには、図２の電気接続部24のような電気接続部を設けることができ、それにより電圧源を領域32に印加してゲッタリング性能を改善することができる。
導電性の電圧参照レーン14を導電性の領域32から電気的に分離するため、電圧参照レーン14とシリコン領域32との間に、酸化されたシリコンの環状リング34を形成することができる。シリコンメサ18は通常正方形又は長方形であるのに対して、くぼんだシリコン領域32は通常、上から見た場合に垂直又は水平方向に延在する細長状のシリコンメサ又は細条の形態になるであろうことが分るだろう。
このように、本発明は、複数のＳＯＩ集積回路を含むＳＯＩウェハからＳＯＩ集積回路を製造する際における簡単且つ効果的なゲッタリング方法を提供するものである。
本発明を特に好適な実施例を参照して説明してきたが、当業者によれば、本発明の精神及び範囲を逸脱せずに形態及び細部について種々の変更が可能であることを理解されたい。即ち、例えば、くぼんだシリコンメサ内のドープされた領域は、注入又は拡散処理によって形成することができ、酸化されたシリコンの領域は、ＬＯＣＯＳ技術又は他の適切な酸化処理によって形成することができる。
【図面の簡単な説明】
図１は、ダイシングの前におけるＳＯＩウェハの一部の簡略化された平面図である。
図２は、図１に示されたデバイスの一部分の2-2線に沿った簡略化された断面図である。
図３は、図２に示された構造のデバイスの一部の他の実施例の簡略化された断面図である。
図４は、図１に示された構造のデバイスの一部の他の実施例の部分的に拡大された平面図である。
【図１】
0004372847.tif 000002
【図２】
0004372847.tif 000003
【図３】
0004372847.tif 000004
【図４】
0004372847.tif 000005