(57)【特許請求の範囲】
【請求項１】
アルミニウム膜又はアルミニウム合金膜からなる第１金属膜と、チタン膜又はチタン合金膜からなる第２金属膜とを積層してなる配線の各膜を、略同一エッチングレートで一括的にエッチング可能なフッ酸と過ヨウ素酸と硫酸とを有するエッチング剤であって、当該フッ酸と過ヨウ素酸と硫酸が、以下（イ）乃至（ハ）のいずれか１つの含有率となっていることを特徴とするエッチング剤。
（イ）フッ酸の含有量が０．３ｗｔ％、硫酸の含有量が０．５４ｗｔ％であり、過ヨウ素酸の含有量が０．６ｗｔ％以下
（ロ）過ヨウ素酸の含有量が１．５ｗｔ％、硫酸の含有量が５．４ｗｔ％であり、フッ酸の含有量が０．６５ｗｔ％以上
（ハ）フッ酸の含有量が０．０３ｗｔ％、過ヨウ素酸の含有量が０．０５ｗｔ％であり、硫酸の含有量が０．０５ｗｔ％以上
【請求項２】
少なくとも表面が絶縁性である基板上にアルミニウム膜又はアルミニウム合金膜とチタン膜又はチタン合金膜とを順に形成した積層膜の表面に所定パターンのマスクを形成し、請求項１記載のエッチング剤を用いて前記積層膜をエッチングして前記所定パターンの積層配線を形成することを特徴とする電子機器用基板の製造方法。
【請求項３】
少なくとも表面が絶縁性である基板上にアルミニウム膜又はアルミニウム合金膜およびチタン膜又はチタン合金膜とを順に形成した積層膜の表面に所定パターンのマスクを形成し、請求項１記載のエッチング剤を用いて前記積層膜をエッチングして前記所定パターンの積層配線を形成することを特徴とする電子機器用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はエッチング剤及びこれを用いた電子機器用基板の製造方法と、これにより製造した基板を有する電子機器に関し、特に、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを積層してなる配線の各膜を略同一エッチングレートで一括的にエッチング可能なエッチング剤に関する。
【０００２】
【従来の技術】
配線材料としてのＡｌは、低抵抗であるという利点を有しており、電子機器において、基板上の電極等の配線材料に多用されている。
図１２は、電子機器の一例として、一般的な薄膜トランジスタ型液晶表示装置の薄膜トランジスタ部分を示す概略図である。
この薄膜トランジスタ８２は、基板８３上にゲート電極８４が設けられ、このゲート電極８４を覆うようにゲート絶縁膜８５が設けられている。ゲート電極８４上方のゲート絶縁膜８５上にアモルファスシリコン（以下、ａ−Ｓｉと略記する）からなる半導体能動膜８６が設けられ、リン等のｎ型不純物を含むアモルファスシリコン（以下、ｎ+型ａ−Ｓｉと略記する）からなるオーミックコンタクト層８７を介して半導体能動膜８６上からゲート絶縁膜８５上にわたってソース電極８８およびドレイン電極８９が設けられている。そして、これらソース電極８８、ドレイン電極８９、ゲート電極８４等で構成される薄膜トランジスタ８２を覆うパッシベーション膜９０が設けられ、ドレイン電極８９上のパッシベーション膜９０にコンタクトホール９１が設けられている。さらにこのコンタクトホール９１を通じてドレイン電極８９と電気的に接続されるインジウム酸化錫（以下、ＩＴＯと略記する）等の透明電極層からなる画素電極９２が設けられている
。
【０００３】
また、図１２左側の部分は表示領域外に位置するゲート配線端部のゲート端子パッド部９３の断面構造を示している。基板８３上のゲート配線材料からなる下部パッド層９４上にゲート絶縁膜８５およびパッシベーション膜９０を貫通するコンタクトホール９５が設けられ、このコンタクトホール９５を通じて下部パッド層９４と電気的に接続される透明電極層からなる上部パッド層９６が設けられている。尚、ソース配線端部においても類似の構造となっている。
以上のように、例えば、薄膜トランジスタにおいては、ゲート端子、ソース端子および画素電極をなす透明電極層と、ゲート配線、ソース配線およびドレイン電極をなす配線用金属が直接接続されるように構成されている。
ところが、この種の電子機器において配線抵抗を下げる目的で、配線用材料としてＡｌからなる金属膜を用いた場合、ヒロックが生じるという問題がある。このヒロックは、熱処理時にＡｌ膜の表面に発生する針状突起のことであり、この突起がＡｌ上に積層された絶縁層を突き抜け、他の導電層とショートしたり絶縁不良を起こしたりする恐れがあった。また、ＩＴＯとＡｌを直接接触させると、ＩＴＯ中の酸素がＡｌを酸化してしまい、その結果コンタクト部分の電気抵抗が上昇してしまう。
【０００４】
上述のような問題を回避するためにＡｌ膜上にＭｏ膜やＣｒ膜等の他の金属膜を形成した積層膜（以下、相異金属の積層膜と略す）が多用されるようになってきている。このような相異金属の積層膜からゲート電極８４を形成する場合、例えば、図１４のＡに示すように、基板８３上に形成したＡｌ膜８４ａ上にＭｏ膜８４ｂを積層した積層膜８４ｃの表面にフォトリソグラフィーにより所定のパターンのフォトマスク９７を形成した後、Ｈ3ＰＯ4８０重量％とＨＮＯ3とＣＨ3ＣＯＯＨとＨ2Ｏからなるエッチング剤を用いて上記積層膜８４ｃを一括エッチングを行うことにより得られる。
ところが上記の相異金属の積層膜に一括エッチングを施してパターニングする場合には、金属膜間の電位差によりエッチング剤中で電池反応が起り、下層のＡｌ膜が上層のＭｏ膜より速くエッチングされるため、図１４のＢに示すような下層のＡｌ膜８４ａの線幅が上層のＭｏ膜８４ｂの線幅より狭くなるアンダーカットが生じてしまい、絶縁耐圧不良などの問題が起こる場合があった。
そこで、このような問題を解決する方法として、上記の一括エッチング後、ひさし状のＭｏ膜８４ｂを可ヨウ素酸を用いる追加エッチングを行うことにより、パターニングする方法が考えられている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の電子機器用基板の製造方法においては、相異金属の積層膜から積層配線を形成する際に、エッチング工程が少なくとも２回必要であるために、歩留まりが悪く、また、製造工程が長くなってしまい、コスト高となるという問題があった。また、上述のような追加エッチングを行うと、上層のＭｏ膜８４ｂが下層のＡｌ膜８４ａより僅かに速くエッチングされ、図１４のＣに示すように下層のＡｌ膜８４ａが僅かに突き出てしまうという問題が生じ、積層配線を構成する上層と下層の配線の線幅のコントロールが困難であった。
【０００６】
また、相異金属の積層膜からゲート電極８４を形成する他の形成方法としては、図１５のＡに示すように基板８３上にＡｌ膜８４ａを形成した後、Ａｌ膜８４ａの表面にフォトレジスト９７を塗布し、フォトリソグラフィーを行い、ついで図１５のＢに示すようにエッチングを行って、所望の線幅のＡｌ膜８４ａを得、ついで図１５のＣに示すようにＡｌ膜８４ａをＭｏ膜８４ｂで覆った後、図１５のＤに示すようにフォトリソグラフィーにより所定パターンのフォトマスク９８を形成した後、エッチングを行うことにより得られる。ところがこの方法でも先に述べた従来の方法と同様にエッチング工程が少なくとも２回必要であるため、同様の問題があり、また、得られる積層配線構造は、図１５のＥに示すように下層のＡｌ膜８４ａが上層のＭｏ膜８４ｂで覆われた構造であるため、上層の線幅が下層の線幅より必然的に大きくなってしまうため、上層と下層の配線の線幅のコントロールが困難であった。
【０００７】
本発明は、上記事情に鑑みてなされたもので、低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜を積層した積層膜を配線材料として用いる場合に、上記積層膜を構成する各金属膜を一回のエッチングにより略同一エッチングレートでエッチングできるエッチング剤及びこれを用いた電子機器用基板の製造方法と、これにより製造した基板を有する電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者は、Ａｌ膜又はＡｌ合金膜に他の金属膜を積層した相異金属の積層膜を配線材料として用いる場合に、一回のエッチングにより、アンダーカットの発生を極力低減したうえで、上記積層膜を構成する各金属膜を略同一エッチングレートでエッチング可能なエッチング剤を提供すべく、特に上記相異金属の積層膜を構成する各金属膜を電極として電解液に浸漬した際の電極電位に着目し、種々の検討及び実験を重ねた結果、上記積層膜をなすその他の金属膜としてＡｌ又はＡｌ合金との電位差が小さいものを用いれば、エッチングレートの差が小さく、具体的には、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成した積層膜を配線材料として用いると、アンダーカットの発生を低減でき、一括エッチングできる可能性があるとの推定に至った。
【０００９】
ここでの推定は、以下に述べるような実験に基づくものである。
図４に示すような電極電位測定装置を用意した。この電極電位測定装置は、電解液７５が満たされる容器７６と、一方の電極７７としての標準水素電極（以下、ＳＨＥと略す）と、他方の電極７８としての種々の金属（Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｃｒ）からなる試料と、これら両電極７７，７８に可変抵抗７９を介して接続された電源８０から概略構成されたものである。このような電極電位測定装置を用いて両極間７７，７８の電位差を測定するには、容器７６内に電解液７５を満たした後、該電解液７５にＳＨＥ７７および試料７８を浸漬し、電源８０から電圧を加えて電流を流すことにより、両極間７７，７８の電極電位Ｅ0を測定した。容器に満たされる電解液７５は、試料を構成する金属により異なり、試料がＡｌの場合はＨ2ＳＯ4、Ｍｏの場合はＨＣｌ又はＮａＯＨ、Ｔｉの場合はＨＣｌ、Ｃｕの場合はＨ2ＳＯ4、Ｃｒの場合はＨＣｌを用いた。ここでの電極電位Ｅ0の測定の際には、電流が０になるように可変抵抗を調節し、そのときの電極間の電位差を読みとったものである。その結果を図５に示す。なお図５中、ΔＥはＡｌからなる試料の電極電位と、他の金属からなる試料の電極電位との電位差である。  図５に示した結果から、Ａｌからなる試料（Ｅ0＝−１．６６Ｖ）を用いたときの電極間の電位差との差が小さいものはＴｉからなる試料（Ｅ0＝−１．６３Ｖ）であり、ΔＥ＝０．０３Ｖであることがわかった。
【００１０】
しかしながら、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に積層した積層膜（以下、ＡｌとＴｉの積層膜と略す）を用いた積層配線はこれまで実用化されておらず、また、このような積層配線を形成する際にアンダーカットの発生を極力低減したうえで、上記積層膜を構成する各金属膜を略同一エッチングレートで一括エッチング可能なエッチング剤も実用化されていないし、上記積層膜を一括エッチングする方法も確立されておらず、従って上述した推定が実証され実用化されるには未だ至っていない。
【００１１】
更に、本発明者は、種々の検討及び実験を重ねた結果、エッチング剤をフッ酸と過ヨウ素酸と硫酸から構成するとＡｌとＴｉの積層膜を構成する各金属膜を同時にエッチングできること、このエッチング剤にＡｌからなる電極とＴｉからなる電極を浸漬し先に述べた実験と同様にして電極間の電位差を測定したときの電位差ΔＥが小さくなると、ＡｌとＴｉの積層膜を一括エッチングしたときのＡｌ膜のサイドエッチ量ΔＬが小さくなり、特に、電極間の電位差ΔＥが４００ｍＶ以下のエッチング剤を用いると、実用上問題のない程度（ΔＬが５００オングストローム程度以下）までアンダーカットを低減できることを見いだした。また、上記電極間の電位差ΔＥは、上記エッチング剤を構成する各成分の配合量を調整することにより変更できることを見いだした。その理由は、下記式（１）
Ｅ＝Ｅ0＋（ＲＴ／ｎＦｌｎσ）    ・・・（１）
（式中、Ｅは電位差、Ｅ0は標準電極電位、Ｒは気体定数、Ｔは絶対温度、ｎは電子数、Ｆはファラデー定数、σは溶液相のイオンの活量である。）
で示されるＮｅｒｎｓｔ式において、σの値はエッチング剤の組成および組成比によって変更できるため、電位差であるＥの値も変更できるからである。
【００１２】
図６に、Ａｌ電極とＴｉ電極間の電位差ΔＥと、ＡｌとＴｉの積層膜のサイドエッチ量ΔＬとの関係を示す。ここでのサイドエッチ量ΔＬは、図１３に示すように基板２ａ上に１３００オングストロームのＡｌ膜３ａと５００オングストロームのＴｉ膜４ａを順に積層した積層膜をＨＦとＨＩＯ4とＨ2ＳＯ4からなるエッチング剤を用いてエッチングをしたときに、Ｔｉ膜４側面から入り込んだＴｉ膜４側面までの距離である。図６の電位差ΔＥが０．１Ｖのときエッチング剤の各成分の割合は、ＨＦが０．３ｗｔ％、ＨＩＯ4が０．５ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏｌ／ｌ（２．７ｗｔ％）、ΔＥが０．４５Ｖのときは、ＨＦが０．２５ｗｔ％、ＨＩＯ4が０．５ｗｔ％、Ｈ2ＳＯ4が０．３ｍｏｌ／ｌ（１．６ｗｔ％）、ΔＥが０．６５Ｖのときは、ＨＦが０．５ｗｔ％、ＨＩＯ4が１ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏｌ／ｌ（２．７ｗｔ％）、ΔＥが０．９５Ｖのときは、ＨＦが０．３ｗｔ％、ＨＩＯ4が１．０ｗｔ％、Ｈ2ＳＯ4が０．５ｍｏｌ／ｌ（２．７ｗｔ％）であった。
【００１３】
そして、本発明者は、エッチング剤をフッ酸と過ヨウ素酸と硫酸から構成したとき、これら各成分の配合量を以下のような特定の範囲内に規定することにより、Ａｌ電極とＴｉ電極間の電位差ΔＥが４００ｍＶ以下のものが得られ、上記課題を解決できるとの結論に至った。
本発明は、フッ酸と過ヨウ素酸と硫酸とを有し、上記フッ酸と過ヨウ素酸との合計の重量割合が０．０５ないし３０ｗｔ％であり、かつ上記硫酸の重量割合が０．０５乃至２０ｗｔ％であり、上記フッ酸に対する過ヨウ素酸の重量比が０．０１乃至２であり、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを積層してなる配線の各膜を略同一エッチングレートで一括的にエッチング可能な材料からなることを特徴とするエッチング剤を上記課題の解決手段とした。
【００１４】
上記フッ酸と過ヨウ素酸との合計の重量割合が０．０５ｗｔ％未満であると、エッチングレートが遅くなり過ぎてしまい、３０ｗｔ％を超えるとエッチングレートが速くなり過ぎて制御が困難になってしまう。
上記硫酸の重量割合が０．０５ｗｔ％未満であると、上記電位差ΔＥが４００ｍＶを超えてしまい、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜との積層膜を一括エッチングしたときに大きなアンダーカットが生じてしまい、絶縁耐圧不良が生じる場合があり、２０ｗｔ％を超えて添加してももはや効果の増大はできず、フッ酸と過ヨウ素酸の割合が少なくなり、エッチング状況の面内分布が悪くなってしまう。
上記フッ酸に対する過ヨウ素酸の重量比が０．０１未満であると、上記電位差ΔＥが４００ｍＶを超えてしまい、重量比が２を超えると電位差ΔＥが４００ｍＶを超えてしまい、上記積層膜を一括エッチングしたときに大きなアンダーカットが生じてしまい、絶縁耐圧不良が生じる場合がある。
【００１５】
本発明のエッチング剤は、フッ酸と過ヨウ素酸と硫酸から構成されたものであるので、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成した積層膜、あるいはＴｉ膜又はＴｉ合金膜、Ａｌ膜又はＡｌ合金膜およびＴｉ膜又はＴｉ合金膜とを順に形成した積層膜を構成する各金属膜を同時にエッチングできる。
また、本発明のエッチング剤によれば、上記フッ酸と過ヨウ素酸との合計の重量割合を０．０５ないし３０ｗｔ％の範囲内、かつ上記硫酸の重量割合を０．０５乃至２０ｗｔ％の範囲内、上記フッ酸に対する過ヨウ素酸の重量比を０．０１乃至２の範囲内に調整したことにより、低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜としてＴｉ膜又はＴｉ合金膜を積層した積層膜を構成する各金属膜を一回のエッチングにより略同一エッチングレートでエッチングできる。
【００１６】
また、本発明は、少なくとも表面が絶縁性である基板上にＡｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜とを順に形成した積層膜（以下、ＡｌとＴｉの積層膜と略す）の表面に所定パターンのマスクを形成し、本発明のエッチング剤を用いて上記積層膜をエッチングして上記所定パターンの積層配線を形成することを特徴とする電子機器用基板の製造方法を上記課題の解決手段とした。
また、本発明は、少なくとも表面が絶縁性である基板上にＴｉ膜又はＴｉ合金膜、Ａｌ膜又はＡｌ合金膜およびＴｉ膜又はＴｉ合金膜とを順に形成した積層膜（以下、ＴｉとＡｌとＴｉの積層膜と略す。）の表面に所定パターンのマスクを形成し、本発明のエッチング剤を用いて上記積層膜をエッチングして上記所定パターンの積層配線を形成することを特徴とする電子機器用基板の製造方法を上記課題の解決手段とした。
【００１７】
本発明の電子機器用基板の製造方法によれば、上述の構成の本発明のエッチング剤を用いて上記積層膜をエッチングすることにより、一回のエッチング工程で上記積層膜を構成する各金属膜を同時にかつ略同一エッチングレートでエッチングできるので、歩留まりが良好で、製造工程を短縮できる。また、上記積層膜を構成する各金属膜を略同一エッチングレートでエッチングできるので、積層配線を構成する上層と下層の配線の線幅のコントロールが容易である。また、Ａｌ膜又はＡｌ合金膜にＴｉ膜又はＴｉ合金膜を積層した積層膜を用いるので、Ａｌ膜又はＡｌ合金膜表面にバリア層が形成された構成となり、その後の熱処理等によるＡｌ膜又はＡｌ合金膜表面のヒロックの成長が抑えられるため、ヒロックによるショートや絶縁不良を防止できる。また、Ｔｉ膜又はＴｉ合金膜とＩＴＯとのコンタクト抵抗は、Ａｌ膜又はＡｌ合金膜とＩＴＯとのコンタクト抵抗よりも低いため、Ａｌ膜又はＡｌ合金膜表面にＴｉ膜又はＴｉ合金膜を形成することにより、コンタクト抵抗を低くすることができる。
従って、本発明の電子機器用基板の製造方法によれば、電気的特性が良好であり、歩留まりの向上によるコストが低い電子機器用基板を得ることができる。
【００１８】
また、本発明は、上記請求項２または３記載の製造方法により製造した基板を有することを特徴とする電子機器を上記課題の解決手段とした。
本発明の電子機器によれば、低抵抗配線としてＡｌ膜またはＡｌ合金膜を有する積層配線を用いた電子機器用基板が備えられているので、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高詳細な表示に最適な表示装置等を容易に実現できるという利点がある。
【００１９】
【発明の実施の形態】
以下、図面により本発明について詳細に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
図３は、本発明の電子機器用基板の製造方法を液晶表示装置に備えられる薄膜トランジスタ基板の製造方法に適用して製造された薄膜トランジスタの実施形態例を示す部分断面図である。
符号ａの部分は薄膜トランジスタ（ＴＦＴ）部、ｂの部分はＴＦＴマトリクス外側に位置するソース配線の端子部、ｃの部分はゲート配線の端子部を示している。なおこれら３つの部分は、この薄膜トランジスタ基板１が備えられる実際の液晶表示装置においては離れた箇所にあり、本来断面図を同時に示せるものではないが、図示の都合上、近接させて図示する。
【００２０】
まず、薄膜トランジスタ部ａの部分について説明する。
薄膜トランジスタ部ａには、基板２上に膜厚１３００乃至２０００オングストローム程度のＡｌ膜又はＡｌ合金膜３と膜厚５００乃至１０００オングストローム程度のＴｉ膜又はＴｉ合金膜４の積層配線からなるゲート電極５が設けられている。その上にゲート絶縁膜７が設けられ、このゲート絶縁膜７上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜８が設けられ、さらにこの半導体膜８上にｎ+ 型ａ−Ｓｉ層９が設けられ、その上にソース電極１２およびドレイン電極１５が設けられている。ソース電極１２、ドレイン電極１５は、膜厚５００乃至１０００オングストローム程度のＴｉ膜又はＴｉ合金膜１０と、膜厚１３００乃至２０００オングストローム程度のＡｌ膜又はＡｌ合金膜１１と、膜厚５００乃至１０００オングストローム程度のＴｉ膜又はＴｉ合金膜１０の積層配線からなるものである。
【００２１】
また、ソース電極１２やドレイン電極１５の上方にこれらを覆うパッシベーション膜１７（絶縁膜）が形成され、このパッシベーション膜１７に、Ａｌ膜又はＡｌ合金膜１１の上側に設けられたＴｉ膜又はＴｉ合金膜１０に達するコンタクトホール１８が形成されている。そして、コンタクトホール１８の内壁面および底面に沿って画素電極となるＩＴＯ層１９が形成されている。このコンタクトホール１８を通じてドレイン電極１５とＩＴＯ層１９（画素電極）が電気的に接続されている。
【００２２】
次に、ソース配線の端子部ｂに関しては、ゲート絶縁膜７上にＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０からなる下部パッド層１６ａが形成され、その上にはパッシベーション膜１７が形成され、Ａｌ膜又はＡｌ合金膜１１の上側に設けられたＴｉ膜又はＴｉ合金膜１０に達するコンタクトホール２０が形成されている。そして、コンタクトホール２０の内壁面および底面に沿ってＩＴＯからなる上部パッド層２１が形成されている。このコンタクトホール２０を通じて下部パッド層１６ａと上部パッド層２１が電気的に接続されている。
【００２３】
次に、ゲート配線の端子部ｃに関しては、基板２上にＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４の積層配線からなる下部パッド層１６ｂが形成され、その上にはゲート絶縁膜７が形成され、さらにこの上にパッシベーション膜１７が形成され、Ｔｉ膜又はＴｉ合金膜４に達するコンタクトホール２２が形成されている。そして、コンタクトホール２２の内壁面および底面に沿ってＩＴＯからなる上部パッド層２３が形成されている。このコンタクトホール２２を通じて下部パッド層１６ｂと上部パッド層２３が電気的に接続されている。
このような構成とすることで、ＩＴＯ層とＡｌ層はＩＴＯとの電気接続が可能な金属からなるＴｉ膜又はＴｉ合金膜を介して接続されるので、お互いが直接接触することによる抵抗値の上昇を起こすことはない。
上記パッシベーション膜の例としては、ａ（アモルファス）−ＳｉＮx：Ｈ、 ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、ＳｉＯ2等を挙げることができる。
【００２４】
次に、本実施形態の薄膜トランジスタ基板１の製造工程について、図１乃至図２を用いて説明する。図１乃至図２中、符号ａの部分は薄膜トランジスタ（ＴＦＴ）部、ｂの部分はＴＦＴマトリクス外側に位置するソース配線の端子部、ｃの部分はゲート配線の端子部を示している。
まず、図１のＡに示すように基板２上の全体にわたってスパッタ法を用いてＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４を順に成膜して積層膜を形成する。
ついで、薄膜トランジスタ部ａに関してはＴｉ膜又はＴｉ合金膜４上にフォトリソグラフィーにより所定パターンのフォトマスク２７を形成した後、フッ酸と過ヨウ素酸と硫酸とからなるエッチング剤を用いて上記積層膜に一括エッチングを施し、図１のＢに示すようなＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４の積層配線からなるゲート電極５を形成する。ここで用いたエッチング剤は、上記フッ酸と過ヨウ素酸との合計の重量割合が０．０５ないし３０wt%の範囲内、かつ上記硫酸の重量割合が０．０５乃至２０wt%の範囲内、上記フッ酸に対する過ヨウ素酸の重量比が０．０１乃至２の範囲内になるように調整されたものである。
【００２５】
一方、ゲート配線の端子部ｃに関してはＴｉ膜又はＴｉ合金膜４上にフォトリソグラフィーにより所定パターンのフォトマスク２８を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図１のＢに示すようなＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４の積層配線からなる下部パッド層１６ｂを形成する。
このようにすると、上記積層膜を構成するＡｌ膜又はＡｌ合金膜３とＴｉ膜又はＴｉ合金膜４を同時にかつ略同一エッチングレートでエッチングでき、上層と下層の配線の線幅が等しい積層配線からなるゲート電極５と下部パッド層１６ｂが得られるので、アンダーカットに起因する絶縁耐圧不良の発生を防止できる。
【００２６】
次に、基板２の上面全体にＣＶＤ法を用いてゲート絶縁膜７を形成する。ついで、薄膜トランジスタ部ａに関しては、半導体膜８、ｎ+ 型ａ−Ｓｉ層９を形成した後、図１のＣに示すようにＴＦＴのチャネル部となるゲート電極５の上方部分を残すように半導体膜８、ｎ+型ａ−Ｓｉ層９をエッチングする。
そして、薄膜トランジスタ部ａ及びソース配線の端子部ｂに関しては、図１のＤに示すように、Ｔｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０を順に成膜して積層膜を形成する。
【００２７】
次に、薄膜トランジスタ部ａに関しては、ＴＦＴのチャネル部となるゲート電極５の上方のＴｉ膜又はＴｉ合金膜１０上にフォトリソグラフィーにより所定パターンのフォトマスク３７を形成した後、先に用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図２のＡに示すようなＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０の積層配線からなるソース電極１２と、ドレイン電極１４を形成する。
一方、ソース配線の端子部ｂに関してはＴｉ膜又はＴｉ合金膜１０上にフォトリソグラフィーにより所定パターンのフォトマスク３８を行った後、先の用いたものと同様のエッチング剤を用いて上記積層膜に一括エッチングを施して、図２のＡに示すようなＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０の積層配線からなる下部パッド層１６ａを形成する。
このようにすると、上記積層膜を構成するＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０を同時にかつ略同一エッチングレートでエッチングでき、上層と下層と中間層の配線の線幅が等しい積層配線からなるソース電極１２、ドレイン電極１４、下部パッド層１６ａが得られるので、アンダーカットに起因する絶縁耐圧不良を防止できる。
その後、ｎ+ 型ａ−Ｓｉ層９を乾式法あるいは乾式法と湿式法との併用によりエッチングしてチャネル２４を形成する。
【００２８】
次に、薄膜トランジスタ部ａ、ソース配線の端子部ｂ及びゲート配線の端子部ｃに関しては、Ｔｉ膜又はＴｉ合金膜４，１０上にパッシベーション膜１７を形成する。
ついで、薄膜トランジスタ部ａに関しては、図２のＢに示すように、パッシベーション膜１７を乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホール１８を形成した後、ＩＴＯ層を全面に形成した後、パターニングすることにより、図３に示すように、コンタクトホール１８の底面および内壁面、パッシベーション膜１７の上面にかけてＩＴＯ層１９を形成する。
一方、ソース配線の端子部ｂ、ゲート配線の端子部ｃについても同様でパッシベーション膜１７を乾式法あるいは乾式法と湿式法との併用によりエッチングしてコンタクトホール２０、２２を形成（ただし、ゲート配線端子部ｃではパッシベーション膜１７の他、さらにゲート絶縁膜７もエッチングしてコンタクトホール２２を形成する）した後、ＩＴＯ層を全面に形成した後、パターニングすることにより、図３に示すように、コンタクトホール２０、２２の底面および内壁面、パッシベーション膜１７の上面にかけて上部パッド層２１、２３を形成する。
このような手順で、薄膜トランジスタ基板を製造することができる。
【００２９】
本実施形態例の薄膜トランジスタ基板の製造方法においては、一回のエッチング工程で上記積層膜を構成する各金属膜を同時にかつ略同一エッチングレートでエッチングできるので、積層配線を構成する上層と下層の配線の線幅のコントロールが容易であるうえ、歩留まりが良好で、製造工程を短縮できる。
また、Ａｌ膜又はＡｌ合金膜上にＴｉ膜又はＴｉ合金膜を積層した積層膜を用いるので、Ａｌ膜又はＡｌ合金膜表面にバリア層が形成された構成となり、その後の熱処理等によるＡｌ膜又はＡｌ合金膜表面のヒロックの成長が抑えられるため、ヒロックによるショートや絶縁不良を防止できる。
また、Ａｌ膜又はＡｌ合金膜上に形成したＴｉ膜又はＴｉ合金膜とＩＴＯ層とを接続しているので、コンタクト抵抗を上昇させることなく、Ａｌ膜又はＡｌ合金膜とＩＴＯ層とを電気的に接続することができる。
従って、本実施形態例のトランジスタ基板の製造方法により製造された薄膜トランジスタ基板１は、電気的特性が良好であり、歩留まりの向上によりコストを低減できるという利点がある。
【００３０】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、例えばＡｌ膜又はＡｌ合金膜、Ｔｉ膜又はＴｉ合金膜、パッシベーション膜等の膜厚や、形状等について、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
また、上記の実施の形態においては、ゲート電極５、下部パッド層１６ｂをＡｌ膜又はＡｌ合金膜３と、Ｔｉ膜又はＴｉ合金膜４の積層膜を一括エッチングして形成する場合について説明したが、Ｔｉ膜又はＴｉ合金膜とＡｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜の積層膜を一括エッチングして形成してもよい。また、ソース電極１２、ドレイン電極１４、下部パッド層１６ａをＴｉ膜又はＴｉ合金膜１０とＡｌ膜又はＡｌ合金膜１１とＴｉ膜又はＴｉ合金膜１０の積層膜を一括エッチングして形成する場合について説明したが、Ａｌ膜又はＡｌ合金膜とＴｉ膜又はＴｉ合金膜の積層膜を一括エッチングして形成してもよい。
【００３１】
図７は、本発明の電子機器用基板の製造方法により製造された薄膜トランジスタ基板を使用した反射型液晶表示装置の一例を示す概略図である。
この反射型液晶表示装置は、液晶層５９を挟んで対向する上側および下側のガラス基板５１、５２の上側ガラス基板５１の内面側に上側透明電極層５５、上側配向膜５７が上側ガラス基板５１側から順に設けられ、下側ガラス基板５２の内面側に下側透明電極層５６、下側配向膜５８が下側ガラス基板５２側から順に設けられている。
液晶層５９は、上側と下側の配向膜５７、５８間に配設されている。上側ガラス基板５１の外面側には上側偏光板６０が設けられ、下側ガラス基板５２の外面側には下側偏光板６１が設けられ、さらに下側偏光板６１の外面側に反射板６２が、反射膜６４の凹凸面６５を下側偏光板６１側に向けて取り付けられている。反射板６２は、例えば、表面にランダムな凹凸面が形成されたポリエステルフィルム６３の凹凸面上にＡｌや銀などからなる金属反射膜６４を蒸着等で成膜することにより形成されており、表面にランダムな凹凸面６５を有しているものである。
【００３２】
この反射型液晶表示装置においては、ガラス基板５２が本発明の電子機器の製造方法を薄膜トランジスタ基板の製造方法に適用して製造された実施形態例の薄膜トランジスタ基板１の基板２、下側透明電極層５６がＩＴＯ層（画素電極）１９に相当する。
本実施形態の反射型液晶表示装置によれば、低抵抗配線としてＡｌ膜またはＡｌ合金膜を有する積層配線を用いた薄膜トランジスタ基板１が備えられているので、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高詳細な表示に最適な表示装置を容易に実現できるという利点がある。
【００３３】
【実施例】
以下、本発明を実施例により具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。
（実験例１）
図４の電極電位測定装置を用いてエッチング剤中のＨＩＯ4の含有量と、Ａｌ電極とＴｉ電極間の電位差との関係について以下のようにして調べた。
容器内にエッチング剤を満たした後、このエッチング剤に両電極としてＡｌ電極とＴｉ電極を浸漬し、電源から電圧を加えて電流を流し、両電極間の電位差を測定した。ここでのエッチング剤としては、ＨＦを０．３wt%、Ｈ2ＳＯ4を０．１mol/l（０．５４wt%）と一定とし、ＨＩＯ4については０．０５wt%乃至２．０wt%の範囲で変更した。結果を図８に示す。
図８に示した結果からエッチング剤中にＨＦが０．３wt%、Ｈ2ＳＯ4は０．１mol/l含まれている場合、ＨＩＯ4の含有量が０．６wt%以下であると、Ａｌ電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以下になることがわかる。電位差ΔＥが０．４Ｖになるときの、ＨＦに対するＨＩＯ4の重量比は、２以下であることから、ＨＦに対するＨＩＯ4の重量比の上限を２とした。
【００３４】
（実験例２）
エッチング剤中のＨＦの含有量とＡｌ電極とＴｉ電極間の電位差と、このエッチング剤を用いてＡｌ膜とＴｉ膜の積層膜をエッチングしたときのサイドエッチ量ΔＬとの関係について以下のように調べた。
エッチング剤中のＨＦの含有量とＡｌ電極とＴｉ電極間の電位差については、エッチング剤として、ＨＩＯ4を１．５wt%、Ｈ2ＳＯ4を１mol/l（５．４wt%）と一定とし、ＨＦについては０．１wt%乃至０．８wt%の範囲で変更したものを用いた以外は上記実験例１と同様にして測定した。その結果を図９に示す。
また、サイドエッチ量は、膜厚１３００オングストロームのＡｌ膜と膜厚５００オングストロームのＴｉ膜の積層膜を、ＨＦの含有量を変更したエッチング剤を用いて一括エッチングしたときのサイドエッチ量ΔＬを測定した。その結果を図１０に示す。
図９乃至図１０に示した結果からエッチング剤中にＨＩＯ4が１．５wt%、Ｈ2ＳＯ4が１mol/l含まれている場合、ＨＦの含有量が０．６５wt%以上であると、Ａｌ電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以下になり、また、サイドエッチ量ΔＬも実用上問題のない５００オングストローム以下なることが判る。特にＨＦの含有量が０．７５wt%以上になると、サイドエッチ量ΔＬが２５０オングストローム以下となることが判る。
【００３５】
（実験例３）
エッチング剤中のＨ2ＳＯ4の含有量とＡｌ電極とＴｉ電極間の電位差について、エッチング剤としてＨＩＯ4を０．０５wt%、ＨＦを０．０３wt%と一定とし、Ｈ2ＳＯ4を０wt%乃至０．５４wt%の範囲で変更したものを用いた以外は上記実験例１と同様にして測定した。その結果を図１１に示す。
図１１に示した結果からエッチング剤中にＨＦが０．０３wt%、ＨＩＯ4の含有量が０．０５wt%含まれている場合、Ｈ2ＳＯ4が０．０５wt%以下であるとＡｌ電極とＴｉ電極間の電位差ΔＥが０．４Ｖ以上になることから、Ｈ2ＳＯ4の重量比の下限を０．０５wt%とした。
【００３６】
【発明の効果】
以上詳細に説明した通り本発明のエッチング剤によれば、上述のような構成としたことにより、低抵抗のＡｌ膜又はＡｌ合金膜に他の金属膜としてＴｉ膜又はＴｉ合金膜を積層した積層膜を構成する各金属膜を一回のエッチングにより略同一エッチングレートでエッチングできるという利点がある。
また、本発明の電子機器用基板の製造方法によれば、上述の構成の本発明のエッチング剤を用いて上記積層膜をエッチングすることにより、一回のエッチング工程で上記積層膜を構成する各金属膜を同時にかつ略同一エッチングレートでエッチングできるので、積層配線を構成する上層と下層の配線の線幅のコントロールが容易であるうえ、歩留まりが良好で、製造工程を短縮できる。
また、本発明の電子機器によれば、配線抵抗に起因する信号電圧降下や配線遅延が生じにくく、配線が長くなる大面積の表示や配線が細くなる高詳細な表示に最適な表示装置等を容易に実現できる。
【図面の簡単な説明】
【図１】  本発明の電子機器用基板の製造方法の実施形態例の薄膜トランジスタ基板の製造方法を工程順に示した概略図である。
【図２】  本発明の電子機器用基板の製造方法の実施形態例の薄膜トランジスタ基板の製造方法を工程順に示した概略図である。
【図３】  本発明の電子機器用基板の製造方法により得られた薄膜トランジスタ基板の部分断面図である。
【図４】  電極電位測定装置の概略構成を示す図である。
【図５】  電極を構成する金属と、電極電位の関係を示したグラフである。
【図６】  Ａｌ電極とＴｉ電極間の電位差ΔＥと、ＡｌとＴｉの積層膜のサイドエッチ量ΔＬとの関係を示すグラフである。
【図７】  本実施形態例の薄膜トランジスタ基板を使用した反射型液晶表示装置の一例を示す概略図である。
【図８】  エッチング剤中のＨＩＯ4の含有量と、Ａｌ電極とＴｉ電極間の電位差との関係を示すグラフである。
【図９】  エッチング剤中のＨＦの含有量と、Ａｌ電極とＴｉ電極間の電位差との関係を示すグラフである。
【図１０】  エッチング剤中のＨＦの含有量と、このエッチング剤を用いてＡｌ膜とＴｉ膜の積層膜をエッチングしたときのサイドエッチ量との関係を示すグラフである。
【図１１】  エッチング剤中のＨ2ＳＯ4の含有量と、Ａｌ電極とＴｉ電極間の電位差との関係を示すグラフである。
【図１２】  一般的な薄膜トランジスタ型液晶表示装置の薄膜トランジスタ部分を示す概略図である。
【図１３】  基板上に形成したＡｌとＴｉの積層膜を示す断面図である。
【図１４】  従来の電子機器用基板の製造方法を工程順に示した概略図である。
【図１５】  従来の電子機器用基板のその他の製造方法を工程順に示す概略図である。
【符号の説明】
１・・・薄膜トランジスタ基板（電子機器用基板）、２・・・基板、３・・・Ａｌ膜又はＡｌ合金膜、４・・・Ｔｉ膜又はＴｉ合金膜、５・・・ゲート電極（積層配線）、１０・・・Ｔｉ膜又はＴｉ合金膜、１１・・・Ａｌ膜又はＡｌ合金膜、１２・・・ソース電極（積層配線）、１４・・・ドレイン電極（積層配線）、２７，２８・・・マスク、３７，３８・・・マスク、５２・・・ガラス基板（電子機器用基板）。
【図１】
0004240424.tif 000002
【図２】
0004240424.tif 000003
【図３】
0004240424.tif 000004
【図４】
0004240424.tif 000005
【図５】
0004240424.tif 000006
【図６】
0004240424.tif 000007
【図７】
0004240424.tif 000008
【図８】
0004240424.tif 000009
【図９】
0004240424.tif 000010
【図１０】
0004240424.tif 000011
【図１１】
0004240424.tif 000012
【図１２】
0004240424.tif 000013
【図１３】
0004240424.tif 000014
【図１４】
0004240424.tif 000015
【図１５】
0004240424.tif 000016