(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に設けられた複数のセルブロックと、
これら複数のセルブロックにそれぞれ設けられ互いに独立する複数のゲート電極と、
前記半導体基板に設けられ前記各ゲート電極にそれぞれ接続された複数のゲートパッドとを備え、
前記各セルブロックが良品であるか不良品であるかを識別する目印を、前記半導体基板における前記各セルブロックに対応付けられた領域に設けたことを特徴とする半導体装置。
【請求項２】
前記目印は、その配置位置によって前記セルブロックが良品であるか不良品であるかを識別可能になっていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記目印は、その色によって前記セルブロックが良品であるか不良品であるかを識別可能になっていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記目印は、その大きさによって前記セルブロックが良品であるか不良品であるかを識別可能になっていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記目印は、その形状によって前記セルブロックが良品であるか不良品であるかを識別可能になっていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記目印は、その個数によって前記セルブロックが良品であるか不良品であるかを識別可能になっていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記半導体基板において前記目印を設ける領域は、前記ゲートパッドの上面または前記ゲートパッドの近傍領域であることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記目印は、ワイヤボンディング装置に設けられた画像認識装置によって認識可能なように構成されていることを特徴とする請求項１記載の半導体装置。
【請求項９】
半導体基板の表面に設けられた複数のセルブロックと、これら複数のセルブロックにそれぞれ設けられ互いに独立する複数のゲート電極と、前記半導体基板に設けられ前記各ゲート電極にそれぞれ接続された複数のゲートパッドと、前記半導体基板における前記各セルブロックに対応付けられた領域に設けられ前記各セルブロックが良品であるか不良品であるかを識別する目印とを備えて成る半導体装置を製造する方法において、
前記半導体基板に前記ゲートパッドを形成した後、前記目印を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面に電流制御用のゲート電極を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
高耐圧、大電流用の半導体装置（パワーＩＣ）である例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）において、チップサイズを大形化すると、チップの外周部に設ける耐圧構造（例えばガードリング構造）が占める面積の割合を小さくすることができる。また、１チップ当たりの電流容量の増大や、オン電圧の低減を実現することができる。更に、部品点数を削減できるから、組立構造を簡略化できると共に、コストを低減できるという効果を得ることができる。
【０００３】
一方、ＩＧＢＴを製造する半導体ウエハプロセスにおいては、例えばパーティクル等に起因して欠陥が発生することにより、ゲート・エミッタ間が短絡するという不良が発生することがある。そして、このような不良は、チップサイズが大きくなるほど、発生し易くなり、良品率（歩留まり）が低下するという問題点があった。
【０００４】
このような問題点を解消する技術として、特開平８−１９１１４５号公報に記載されたＩＧＢＴの製造方法がある。この方法では、ＩＧＢＴを複数のセルブロック（ゲートブロック）に分け、各ゲートブロックから各ブロック共通のゲートボンディングパッドへの配線取出しを二層配線構造とすることを提案している。上記方法の場合、半導体ウエハプロセスの途中、すなわち、各ブロック個別に設定された一層目ゲート配線の形成後、複数個のセルブロックについて、それぞれゲート・エミッタ間が短絡しているか否か、即ち、良否の判定を行い、その後、層間絶縁膜を形成し、良否の判定結果に従い、層間絶縁膜に設けた各ブロック毎のヴィアホールをディスペンサ等によりポリイミド液を滴下し、良品のセルブロックの一層目ゲート配線だけを二層目ゲート配線に接続し、不良品のセルブロックの一層目ゲート配線を二層目ゲート配線から切り離してソース電極に短絡するような２層配線を形成するように構成している。
【０００５】
この方法によれば、複数のセルブロックの中に不良ブロックがある場合でも、良品のセルブロックだけでＩＧＢＴを構成することができ、ＩＧＢＴが正常に動作するようになることから、良品率が低下することを防止できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報の方法では、半導体ウエハプロセスの途中で、複数個のセルブロックについて良否の判定を行い、その後、良品のセルブロックだけを選択してゲートボンディングパッドに接続する多層配線構造を形成する半導体ウエハプロセスを実行しなければならないので、工程が非常に複雑になるという欠点があった。また、半導体ウエハプロセスの途中で、電気特性を計測してセルブロックの良否の判定を行うことは、実際にはかなり困難である（上記公報にも、その具体的方法は全く開示されていない）と共に、製造設備が汚染するため、上記公報の方法を実際に使用することは、ほとんど不可能であると考えられる。
【０００７】
これに対して、本出願人は、上記公報の方法の欠点を解消する構成を発明し、先に出願（特願平１１−２８８２５０号）している。この出願の構成では、複数のセルブロック毎に互いに独立するゲート電極をそれぞれ設け、これらゲート電極にそれぞれ接続される複数のゲートパッドを設ける構成とした。この構成によれば、複数のゲートパッドを利用することにより、周知の検査装置を使用して、複数のセルブロックの良否の判定を容易に行うことができる。そして、この構成の場合、良品のセルブロックのゲートパッドだけを、外部のゲート端子に例えばワイヤボンディングにより接続している。このため、複数のセルブロックの中に不良品がある場合でも、良品のセルブロックだけで半導体装置（絶縁ゲート型パワーＩＣ）を構成することができ、半導体装置が正常に動作するようになることから、良品率（歩留まり）が低下することを防止できる。
【０００８】
そして、上記構成の場合、半導体ウエハプロセスのプロセス数は従来構成と同じで済む。従って、半導体装置のチップサイズを大形化した場合でも、良品率が低下することを防止でき、しかも、半導体ウエハプロセスが複雑になることを防止できる。
【０００９】
さて、上記出願の構成では、複数のセルブロックのうちの良品のセルブロックのゲート電極に接続されたゲートパッドを外部のゲート端子にワイヤボンディングにより接続すると共に、不良品のセルブロックのゲート電極に接続されたゲートパッドを外部のグランド端子にワイヤボンディングにより接続している。この構成の場合、複数のゲートパッドのうちの、どのゲートパッドを外部のゲート端子またはグランド端子に接続するかを判別して決定する作業が面倒であり、接続誤りが起こるおそれがある。従って、上記出願の構成の場合、このような点が改善すべき課題であった。
【００１０】
そこで、本発明の目的は、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止でき、しかも、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができ、接続誤りを防止できる半導体装置及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１の発明によれば、半導体基板の表面に複数のセルブロックを設け、これらセルブロックに互いに独立するゲート電極をそれぞれ設け、そして、半導体基板に各ゲート電極にそれぞれ接続された複数のゲートパッドを設けるように構成したので、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止できる。そして、請求項１の発明の場合、各セルブロックが良品であるか不良品であるかを識別する目印を、半導体基板における各セルブロックに対応付けられた領域に設ける構成としたので、上記目印によって各セルブロックが良品であるか不良品であるかを容易に識別することができる。これにより、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができる。
【００１２】
請求項２の発明によれば、目印の配置位置によってセルブロックが良品であるか不良品であるかを識別できる。また、請求項３の発明によれば、目印の色によってセルブロックが良品であるか不良品であるかを識別できる。また、請求項４の発明によれば、目印の大きさによってセルブロックが良品であるか不良品であるかを識別できる。また、請求項５の発明によれば、目印の形状によってセルブロックが良品であるか不良品であるかを識別できる。また、請求項６の発明によれば、目印の個数によってセルブロックが良品であるか不良品であるかを識別できる。
【００１４】
請求項７の発明によれば、目印を設ける領域を、ゲートパッドの上面またはゲートパッドの近傍領域としたので、目印を画像認識装置によって自動認識するように構成する場合、画像認識の範囲を狭くすることができ、認識精度や認識速度が高くなる。
【００１５】
請求項８の発明によれば、目印を、ワイヤボンディング装置に設けられた画像認識装置によって認識可能なように構成したので、ワイヤボンディング装置において各セルブロックが良品であるか不良品であるかを識別でき、ゲートパッドをゲート端子またはグランド端子にワイヤボンディングする際のボンディング誤りを確実に防止することができる。
【００１６】
請求項９の発明によれば、半導体基板にゲートパッドを形成した後、目印を形成するように構成したので、セルブロックが良品であるか不良品であるかの電気的検査を確実且つ容易に行うことができると共に、目印を正確に形成することができる。
【００１７】
【発明の実施の形態】
以下、本発明をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に適用した第１の実施例について、図１ないし図６を参照しながら説明する。まず、図２は本実施例のＩＧＢＴのチップ（半導体装置）１の縦断面構造を概略的に示す縦断面模式図である。この図２に示すように、本実施例のＩＧＢＴはトレンチゲート型ＩＧＢＴである。このＩＧＢＴは、半導体基板である例えばｐ＋基板（ｐ＋シリコン基板）２を備えており、このｐ＋基板２の上に、ｎ＋バッファ層３とｎ−ドリフト層４が順にエピタキシャル成長法を用いて形成されている。
【００１８】
そして、ｎ−ドリフト層４の上面には、ｐベース層５が形成されている。このｐベース層５には、多数のトレンチ６が上記ｐベース層５を貫通してｎ−ドリフト層４に達するように形成されている。トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が形成されている。ゲート絶縁膜７は例えば酸化シリコン膜或いはＯＮＯ膜で形成されており、ゲート電極８は例えば多結晶シリコンで形成されている。
【００１９】
更に、ｐベース層５の表面におけるトレンチ６の上部に接する部分には、高濃度のｎ＋エミッタ層９が選択的に形成されている。そして、ｐベース層５の上面には、エミッタ電極１０がｐベース層５とｎ＋エミッタ層９に接するように形成されている。また、ｐ＋基板２の裏面（下面）には、コレクタ電極１１が形成されている。
【００２０】
ここで、上記した構成のＩＧＢＴのチップ１、即ち、半導体基板２の表面は、複数個（即ち、２個以上）のＩＧＢＴ領域であるセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に分割されるように構成されている（図１、図４、図５も参照）。即ち、ＩＧＢＴのチップ１の表面には、複数個のセルブロック１２  （１２ａ、１２ｂ、１２ｃ、………）が設けられている。尚、セルブロック１２の個数については、ＩＧＢＴのチップ１のサイズによって好ましい数値が変化するが、例えば１０〜２０個程度設けることが好ましい。
【００２１】
そして、各セルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に設けられているゲート電極８は、セルブロック毎に互いに独立する（即ち、電気的に分離される）ように構成されている。ここで、隣接する２つのセルブロック１２、１２の境界部分の縦断面模式図を、図３に示す。この図３に示すように、２つのセルブロック１２、１２の境界部分には、分離用の酸化膜（Ｓｉ０２膜）３１が形成されており、この酸化膜３１の上に、電気的に分離されたゲート電極８ａ、８ｂが形成されている。ゲート電極８ａ、８ｂ、８の上には、層間絶縁膜（Ｓｉ０２膜）３２が形成されている。そして、左側のゲート電極８ａは左側のセルブロック１２内の全てのゲート電極８に接続され、右側のゲート電極８ｂは右側のセルブロック１２内の全てのゲート電極８に接続されている。
【００２２】
尚、１個のセルブロック１２に設けられているＭＯＳＦＥＴセルの個数（即ち、ゲート電極８またはトレンチ６）の個数は、セルピッチ及びセルエリアのサイズ（セルブロックのサイズ）により変化するが、数百〜数千個程度である。これは、通常、セルピッチが数μｍ程度であり、セルエリアのサイズが数ｍｍ角程度であるためである。そして、１個のセルブロック１２内のゲート電極８は、図２に示すように、配線層１３により全て互いに接続されている。また、１個のセルブロック１２内のエミッタ電極１０も、図２に示すように、配線層１４により全て互いに接続されている。
【００２３】
さて、図１は、上記ＩＧＢＴのチップ１の平面構造を概略的に示す平面模式図である。この図１に示すように、ＩＧＢＴのチップ１はほぼ矩形平板状に構成されており、その表面における複数個のセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に対応する部位には、セルブロック１２とほぼ同じ形状の複数個のエミッタパッド１５（１５ａ、１５ｂ、１５ｃ、………）が設けられている。また、ＩＧＢＴ１のチップの表面における一辺部（図１中、上辺部）には、ほぼ正方形状の複数個のゲートパッド１６（１６ａ、１６ｂ、１６ｃ、………）が一列に並ぶように設けられている。
【００２４】
上記各エミッタパッド１５（１５ａ、１５ｂ、１５ｃ、………）は、図２において２点鎖線で示すように、各セルブロック１２内の多数のエミッタ電極１０に接続するように形成されており、前記配線層１４としての機能も有するものである。そして、各エミッタパッド１５は、チップ１の外部と電気的な導通をとるためのものであり、本実施例の場合、チップ１の外部に設けられたエミッタ端子３３（図１３（第７の実施例）参照）にワイヤボンディングにより接続されている。尚、ＩＧＢＴのチップ１を例えば配線基板に取り付ける場合は、上記エミッタ端子３３は基板に設けられたエミッタ端子用の電極で構成され、ＩＧＢＴのチップ１を例えばリードフレームに取り付ける場合は、上記エミッタ端子３３はリードフレームに設けられたエミッタ端子用のリード部で構成される。
【００２５】
また、上記各ゲートパッド１６（１６ａ、１６ｂ、１６ｃ、………）は、前記配線層１３を介して各セルブロック１２内の多数のゲート電極８に接続されている。この場合、上記配線層１３は、横向きに引き出され、エミッタパッド１５の図１において上下方向の辺部（即ち、２個のエミッタパッド１５の間の部位）に沿うように配置され、各ゲートパッド１６に接続されている。
【００２６】
各ゲートパッド１６は、ＩＢＧＴのチップ１の外部と電気的な導通をとるためのものであり、本実施例の場合、チップ１の外部に設けられたゲート端子１７  （図４参照）に例えばワイヤボンディングにより接続されている。ここで、ゲート端子１７に接続するゲートパッド１６は、良品のセルブロック１２のゲート電極８に接続されているゲートパッドである。
【００２７】
そして、本実施例の場合、図１、図４及び図５に示すように、チップ１（即ち、半導体基板２）上における良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６の周囲部分のうちの上辺部の中央には、目印として例えば小丸５１ａが設けられている。この小丸５１ａは、チップ組み付け時の熱処理に耐えられるインクにより描画されている。これに対して、チップ１上における不良品のセルブロック１２（１２ｂ）のゲート電極８に接続されているゲートパッド１６（１６ｂ）の周囲部分のうちの右辺部の中央には、目印として例えば小丸５１ｂが設けられている。この小丸５１ｂも、上記小丸５１ａと同じインクにより描画されている。
【００２８】
この構成の場合、小丸５１ａ、５１ｂの配置位置により、各セルブロック１２が良品であるか不良品であるかを識別できるようになっている。そして、目印としての小丸５１ａ、５１ｂが設けられている領域は、半導体基板２における各ゲートパッド１６の周囲部分（即ち、近傍領域）であり、この領域は、半導体基板２における各セルブロック１２に対応付けられた領域に相当している。
【００２９】
また、換言すると、図５に示すように、半導体基板２において目印（例えば小丸５１ｂ）を設ける領域は、良否の識別対象のセルブロック１２ｂに隣接するセルブロック１２ａ、１２ｃのゲート電極８に接続されたゲートパッド１６の中心位置を通る直線Ａであると共に、セルブロック１２の境界線に平行な直線Ａよりも良否識別対象のセルブロック１２に近い側の領域（即ち、２つの直線Ａで囲まれた領域）であると表現することが可能である。
【００３０】
さて、図４に示すように、上記ワイヤボンディングにより、即ち、ボンディングワイヤ１８により、良品のセルブロック１２のゲート電極８（ゲートパッド１６）とゲート端子１７との間が接続される構成となる。これにより、外部からゲート制御用の信号がゲート端子１７に与えられると、その信号は良品のセルブロック１２のゲート電極８に与えられ、良品のセルブロック１２内の素子が動作するようになる。
【００３１】
一方、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）は、図４に示すように、チップ１の外部のグランド端子１９に例えばワイヤボンディングにより接続されている。これにより、ゲートパッド１６とグランド端子１９との間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２のゲート電極８（ゲートパッド１６ｂ）は、グランド電位（ＧＮＤ電位）に固定される構成となる。これにより、不良品のセルブロック１２のゲート電極８には、ゲート制御用の信号が与えられないから、不良品のセルブロック１２内の素子が動作することはない。
【００３２】
尚、ＩＧＢＴのチップ１を配線基板に取り付ける場合は、上記ゲート端子１７及び上記グランド端子１９は、配線基板に設けられた電極で構成される。また、ＩＧＢＴのチップ１をリードフレームに取り付ける場合は、上記ゲート端子１７及び上記グランド端子１９は、リードフレームに設けられたリード部で構成される。
【００３３】
次に、上記した構成のＩＧＢＴのチップ１を製造する工程、及び、上記ＩＧＢＴのチップ１を配線基板に組み付ける工程について、図６も参照しながら説明する。
【００３４】
まず、図６に示すように、ウエハ３５に対して周知の半導体ウエハプロセスを実行することにより、デバイスを形成する工程を行う。この工程の実行により、ウエハ３５の上に図１〜図３に示すような構成のＩＧＢＴチップ１が多数形成される。
【００３５】
そして、上記半導体ウエハプロセス（デバイス形成工程）が完了した後は、ウエハ３５上の各チップ１を検査する電気検査工程を実行する。この場合、周知のテストエレメントグループウエハアクセプタンステスト（ＴＥＧＷＡＴ）やウエハアクセプタンステスト（ＷＡＴ）を実行する。更に、上記電気検査工程においては、各チップ１について、複数個のセルブロック１２の各良否の判定を行うように構成されている。上記各セルブロック１２の良否の判定は、ゲート・エミッタ間の耐圧を測定する周知の検査装置を使用して行うようになっている。
【００３６】
具体的には、ＩＧＢＴチップ１にエミッタパッド１５及びゲートパッド１６が形成されているので、上記検査装置の検査用針を１番目のセルブロック１２ａのエミッタパッド１５及びゲートパッド１６に立てて（接続して）、ゲート電極８とエミッタ電極１０との間の耐圧を測定する。このとき、例えば２０Ｖ以上の耐圧があれば、そのセルブロック１２ａは良品であると判定し、そうでなければ  （２０Ｖ未満の耐圧であれば）、そのセルブロック１２ａは不良品であると判定するように構成されている。続いて、２番目以降のセルブロック１２ｂについても、同様にして、ゲート電極８とエミッタ電極１０との間の耐圧を順に測定していく。
【００３７】
そして、全てのセルブロック１２について、ゲート電極８とエミッタ電極１０間の耐圧を測定して、良否の判定を完了したら、その良否の判定データを記憶し、次のチップ１についても、同様にして、各セルブロック１２の良否の判定を行い、その良否の判定データを記憶する。以下、ウエハ３５上の全てのチップ１について。同様にして、各セルブロック１２の良否の判定を行い、その良否の判定データを記憶する。
【００３８】
この後、上記各セルブロック１２の良否の判定を完了したら、上記記憶した判定データに基づいて、セルブロック１２の良否を識別する目印としての小丸５１ａ、５１ｂを、チップ１の上におけるゲートパッド１６の周辺部分にインクで描く（印刷或いは塗布する）ように構成されている。この小丸５１ａ、５１ｂをインクで描く工程がインキング工程であり、上記電気検査工程に含まれている。
【００３９】
そして、上記電気検査工程（及びインキング工程）を実行した後は、ウエハ３５を切断するダイシング工程を実行する。続いて、上記切断されたチップ１の外観を検査する工程を実行する。この外観検査工程の後は、チップ１を配線基板５２等に組み付ける工程を実行する。
【００４０】
この後、チップ１のパッド１５、１６を配線基板５２上に設けられた端子１７、１９にワイヤボンディングする工程を実行する。このワイヤボンディング工程では、画像認識装置を備えたワイヤボンディング装置を使用することが好ましい。そして、ワイヤボンディング装置の画像認識装置によりチップ１上の各ゲートパッド１６（即ち、セルブロック１２）について小丸５１ａ、５１ｂの配置位置を認識することにより、全てのセルブロック１２についてそれぞれ良品であるか不良品であるかを正確に認識する。
【００４１】
続いて、上記ワイヤボンディング装置は、図４に示すように、良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６をチップ１の外部のゲート端子１７にワイヤボンディングすると共に、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）をチップ１の外部のグランド端子１９にワイヤボンディングし、更に、全てのエミッタパッド１５をチップ１の外部のエミッタ端子にワイヤボンディングする。これにより、ＩＧＢＴチップ１の組み付け及びワイヤボンディングが完了する。
【００４２】
このような構成の本実施例によれば、チップ１の半導体基板２の表面に複数のセルブロック１２を設け、これらセルブロック１２に互いに独立するゲート電極８をそれぞれ設け、そして、半導体基板２に各ゲート電極８にそれぞれ接続された複数のゲートパッド１６を設けるように構成したので、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止できる。
【００４３】
そして、上記実施例の場合、各セルブロック１２が良品であるか不良品であるかを識別する目印として小丸５１ａ、５１ｂを、ゲートパッド１６の周辺部分  （即ち、半導体基板２における各セルブロック１２に対応付けられた領域）に設ける構成としたので、上記小丸５１ａ、５１ｂ（目印）の例えば配置位置によって各セルブロック１２が良品であるか不良品であるかを容易に識別することができる。このため、例えばワイヤボンディング装置に画像認識装置を設け、この画像認識装置により上記小丸５１ａ、５１ｂを認識することに基づいて各セルブロック１２の良否を自動的に識別するように構成することが可能になる。これにより、ワイヤボンディング装置によって、ゲートパッド１６をゲート端子１７またはグランド端子１９にワイヤボンディングする工程を容易に実行することができる。
【００４４】
尚、上記実施例では、半導体ウエハプロセスの完了後に、セルブロック１２の良否を検査すると共に、目印を形成するように構成したが、これに限られるものではなく、半導体基板２にゲートパッド１６を形成した後、即ち、半導体基板２の少なくとも表面側のウエハプロセスが完了した時点で、セルブロック１２の良否を検査すると共に、目印を形成するように構成しても良い。
【００４５】
図７は本発明の第２の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第２の実施例では、図７に示すように、目印として、良品のセルブロック１２を示す小丸５１ａと、不良品のセルブロック１２を示す中丸５１ｃを設けた。この場合、中丸５１ｃの配置位置は、小丸５１ａの配置位置とほぼ同じであり、ゲートパッド１６の周囲部分のうちの上辺部の中央である。
【００４６】
即ち、第２の実施例では、目印（小丸５１ａ、中丸５１ｃ）の大きさによって、セルブロック１２が良品であるか不良品であるかを識別するように構成されている。そして、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００４７】
図８は本発明の第３の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第３の実施例では、図８に示すように、目印として、良品のセルブロック１２を示す小丸５１ａと、不良品のセルブロック１２を示す横棒５１ｄを設けた。この場合、横棒５１ｄの配置位置は、ゲートパッド１６の上面のうちの下部部分である。
【００４８】
即ち、第３の実施例では、目印（小丸５１ａ、横棒５１ｄ）の形状によって、セルブロック１２が良品であるか不良品であるかを識別するように構成されている。尚、第３の実施例では、目印（小丸５１ａ、横棒５１ｄ）の配置位置によっても、セルブロック１２が良品であるか不良品であるかを識別することが可能である。また、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００４９】
図９は本発明の第４の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第４の実施例では、図９に示すように、目印として、不良品のセルブロック１２を示す小丸５１ｅだけを設け、良品のセルブロック１２を示す目印は設けないように構成した。この場合、小丸５１ｅの配置位置は、ゲートパッド１６の周囲部分のうちの上辺部のほぼ中央部である。
【００５０】
即ち、第４の実施例では、目印（小丸５１ｅ）の個数（即ち、「０個」か「１個」か）によって、セルブロック１２が良品であるか不良品であるかを識別するように構成されている。尚、上述した以外の第４の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第４の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５１】
図１０は本発明の第５の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第５の実施例では、図１０に示すように、目印として、良品のセルブロック１２を示す１個の小丸５１ａと、不良品のセルブロック１２を示す２個の小丸５１ｆ、５１ｆを設けた。この場合、２個の小丸５１ｆ、５１ｆの配置位置は、ゲートパッド１６の周囲部分のうちの上辺部のほぼ中央部分である。
【００５２】
即ち、第５の実施例では、目印の個数（１個の小丸５１ａ、２個の小丸５１ｆ、５１ｆ）によって、セルブロック１２が良品であるか不良品であるかを識別するように構成されている。また、上述した以外の第５の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第５の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５３】
また、上記各実施例において、目印の色を、セルブロック１２が良品であるか不良品であるかに応じて変えるように構成しても良い。更に、目印の配置位置、大きさ、形状及び個数を同じにして、色だけを、セルブロック１２が良品であるか不良品であるかに応じて変えるように構成しても良い。
【００５４】
一方、上記各実施例では、本発明をトレンチゲート型ＩＧＢＴに適用したが、プレーナ型ＩＧＢＴに適用しても良い。プレーナ型ＩＧＢＴに適用した第６の実施例を、図１１に示す。この図１１は、第６の実施例のプレーナ型ＩＧＢＴのチップ５３の隣接する２つのセルブロック１２、１２の境界部分の縦断面模式図である。尚、第１の実施例と同一部分には同一符号を付している。
【００５５】
図１２及び図１３は本発明の第７の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第７の実施例では、図１２に示すように、チップ１の複数のセルブロック１２のうちの不良品のセルブロック１２の配置位置が同じものが集まるように、チップ１を仕分けするように構成した。
【００５６】
具体的には、チップ１に６個のセルブロック１２が設けられているとすると、図１２に示すように、左から１番目のセルブロック１２が不良であるチップ１のグループと、左から２番目のセルブロック１２が不良であるチップ１のグループと、………、左から６番目（右から１番目）のセルブロック１２が不良であるチップ１のグループと、全てのセルブロック１２が良品であるチップ１のグループとに仕分けされる。尚、不良のセルブロック１２が１個存在する場合について説明したが、不良のセルブロック１２が２個以上存在する場合についても、同様にして各グループに仕分けするように構成することも好ましい。
【００５７】
そして、上記チップ１の仕分けを実行するに当たっては、チップ１を複数のトレイに選別して収納することが可能なチップ移載機（図示しない）を使用することが好ましい。例えば、チップ移載機に画像認識装置を設け、この画像認識装置によりチップ１上の各ゲートパッド１６（即ち、セルブロック１２）について目印（小丸５１ａ、５１ｂ）の配置位置を認識することにより、全てのセルブロック１２についてそれぞれ良品であるか不良品であるかを正確に認識するように構成すれば良い。そして、その認識結果に基づいて、チップ１をピックアップして、不良品のセルブロック１２の配置位置が同じものが集まるように仕分けしてトレイに収納するように構成することが好ましい。
【００５８】
更に、上記第７の実施例では、図１３に示すように、仕分けしたチップ１を使用してＩＧＢＴモジュール３４を作製する。この場合、ＩＧＢＴモジュール３４として、例えば６個のチップ１を使用した６ｉｎ１タイプＩＧＢＴモジュール３４を製造する。図１３に示すＩＧＢＴモジュール３４の場合には、左から２番目のセルブロック１２ｂが不良品であるチップ１を６個使用している。尚、図１３に示すチップ１には、目印（小丸５１ａ、５１ｂ）ず図示することを省略している。
【００５９】
そして、上記６個のチップ１を配線基板上に組み付けるに際しては、まず、６個のチップ１を配線基板上に載置して接着固定する。次に、これら６個のチップ１について、良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の外部、即ち、配線基板に設けられたゲート端子１７にワイヤボンディングにより接続すると共に、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の外部、即ち、配線基板に設けられたグランド端子１９にワイヤボンディングにより接続する。更に、エミッタパッド１５を、チップ１の外部、即ち、配線基板に設けられたエミッタ端子３３にワイヤボンディングにより接続する。
【００６０】
これにより、ＩＧＢＴモジュール３４の組み付けが完了する。この後、上記ＩＧＢＴモジュール３４、即ち、配線基板をパッケージに組み込む工程を実行すると、ＩＧＢＴモジュール３４の製造が完了する。また、上述した以外の第７の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第７の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００６１】
尚、上記第７の実施例では、左から２番目のセルブロック１２ｂが不良品であるチップ１を６個使用する代わりに、他のセルブロック１２が不良品であるチップ１を６個使用してＩＧＢＴモジュール３４を製造するように構成しても良い。また、上記第７の実施例においては、ＩＧＢＴモジュール３４として、例えば６個のチップ１を使用した６ｉｎ１タイプＩＧＢＴモジュール３４を製造する構成に適用したが、これに限られるものではなく、２ｉｎ１タイプＩＧＢＴモジュール、７ｉｎ１タイプＩＧＢＴモジュール、ＩＧＢＴディスクリートパッケージ等を製造する構成に適用しても良い。
【００６２】
一方、上記各実施例においては、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６をチップ１の外部のグランド端子１９に接続するように構成したが、これに代えて、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６をチップ１の内部のエミッタパッド１５に例えばワイヤボンディングにより接続するように構成しても良い。この構成の場合、不良品のセルブロック１２ｂのゲート電極８（ゲートパッド１６）は、エミッタパッド１５の電位、即ち、チップ外部のエミッタ端子３３の電位に固定されるようになる。
【００６３】
そして、エミッタ端子３３（エミッタパッド１５）は、通常、グランドに接続されるため、上記エミッタパッド１５の電位はグランド電位となる。これにより、不良品のセルブロック１２のゲート電極８には、ゲート制御用の信号が与えられることがないから、不良品のセルブロック１２内の素子が動作することがなくなる。
【００６４】
また、不良品のセルブロック１２のゲート電極８を、チップ１の内部のエミッタパッド１５にワイヤーボンディングする代わりに、チップ１の外部のエミッタ端子３３にワイヤーボンディングするように構成しても良い。更に、グランド端子１９とエミッタ端子３３を共通端子とするように構成しても良い。更にまた、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の内部に設けられたグランドパッド（グランド端子）に例えばワイヤボンディングにより接続するように構成しても良い。
【００６５】
尚、上記各実施例においては、ＩＧＢＴのチップ１に、複数のセルブロック１２の各エミッタ電極１０にそれぞれ接続された複数のエミッタパッド１５を設けるように構成しているが、ゲート電極８のみブロック別に独立とし、全セルブロック共通、あるいは、複数のセルブロック毎に共通のエミッタパッド１５を設けるようにしても良い。また、Ｐベース層５は、各セルブロック共通のシングルベースとしても良いし、各セルブロック毎あるいは複数のセルブロック毎に設定された島状ベースとしても良い。尚、島状ベースとした場合、ゲートオフ時に隣合う島状ベースからｎ−ドリフト層４側へ延びる空乏層が互いに連結するようにベース間距離を設定すれば、耐圧に優れた構成となる。
【００６６】
また、上記各実施例では、ゲートパッド１６と外部のゲート端子との接続、並びに、ゲートパッド１６と外部のグランド端子との接続を、ワイヤボンディングにより行う構成としたが、これに限られるものではなく、例えば半田接合や直接接合（圧着）等により行うように構成しても良い。
【００６７】
更に、上記各実施例では、複数個のゲートパッド１６をＩＧＢＴ１のチップの一辺部に並べて配置するように構成したが、これに限られるものではなく、複数個のゲートパッド１６の配置位置は、ゲートパッド１６を外部のゲート端子に接続する接続形態に対応するように設計すれば良い。また、上記各実施例では、ｎチャネルタイプのＩＧＢＴに適用した例を示したが、勿論、ｐチャネルタイプのものに適用しても良く、不良品のセルブロックのゲート電極８の電位もグランド電位に限らず、各セルのチャネルが反転しない電位に固定できれば良い。
【００６８】
更に、上記各実施例においては、本発明をＩＧＢＴに適用したが、これに限られるものではなく、半導体基板の表面に電流制御用のゲート電極を備えた絶縁ゲート型パワーＩＣ、例えばＭＯＳＦＥＴやＭＯＳ型の電界効果素子に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すＩＧＢＴの部分平面模式図
【図２】ＩＧＢＴの縦断面模式図
【図３】ＩＧＢＴのセルブロックの境界部分の縦断面模式図
【図４】ＩＧＢＴの部分平面模式図
【図５】目印の配置位置を説明するＩＧＢＴの平面模式図
【図６】ＩＧＢＴの製造工程を説明する図
【図７】本発明の第２の実施例を示すを示す図５相当図
【図８】本発明の第３の実施例を示すを示す図５相当図
【図９】本発明の第４の実施例を示す図５相当図
【図１０】本発明の第５の実施例を示す図５相当図
【図１１】本発明の第６の実施例を示す図３相当図
【図１２】本発明の第７の実施例を示すものであり、不良品のセルブロックの配置位置を示すＩＧＢＴチップの平面図
【図１３】ＩＧＢＴモジュールを示す電気回路図とＩＧＢＴチップの平面模式図
【符号の説明】
１はＩＧＢＴのチップ（半導体装置）、２はｐ＋基板（半導体基板）、７はゲート絶縁膜、８はゲート電極、１０はエミッタ電極、１１はコレクタ電極、１２はセルブロック、１３は配線層、１４は配線層、１５はエミッタパッド、１６はゲートパッド、１７はゲート端子、１８はボンディングワイヤ、１９はグランド端子、３３はエミッタ端子、３４はＩＧＢＴモジュール（絶縁ゲート型パワーＩＣモジュール）、３５はウエハ、５１ａ、５１ｂは小丸（目印）、５２は配線基板を示す。
【図１】
0004240694.tif 000002
【図２】
0004240694.tif 000003
【図３】
0004240694.tif 000004
【図４】
0004240694.tif 000005
【図５】
0004240694.tif 000006
【図６】
0004240694.tif 000007
【図７】
0004240694.tif 000008
【図８】
0004240694.tif 000009
【図９】
0004240694.tif 000010
【図１０】
0004240694.tif 000011
【図１１】
0004240694.tif 000012
【図１２】
0004240694.tif 000013
【図１３】
0004240694.tif 000014