(57)【特許請求の範囲】
【請求項１】
半導体基板上にトンネル絶縁膜を設け、該トンネル絶縁膜上にメモリ窒化膜を設け、該メモリ窒化膜上にシリコン酸化膜からなるトップ酸化膜を設け、メモリ絶縁膜とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法であって、
前記半導体基板の表面を一酸化二窒素ガス雰囲気中で処理して前記トンネル絶縁膜として機能するシリコン窒化酸化膜を形成する工程と、
該シリコン窒化酸化膜の表面近傍を酸素雰囲気中で熱処理して、前記メモリ窒化膜側の界面近傍が酸素含有量の多い酸素リッチシリコン窒化酸化膜となるようにする工程と、
を有することを特徴とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法。
【請求項２】
半導体基板上にトンネル絶縁膜を設け、該トンネル絶縁膜上にメモリ窒化膜を設け、該メモリ窒化膜上にシリコン酸化膜からなるトップ酸化膜を設けて、メモリ絶縁膜とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法であって、
前記半導体基板上に酸化処理によりシリコン酸化膜を形成する工程と、
該シリコン酸化膜に窒素イオンを注入した後、酸素を含む窒素雰囲気中で熱処理して、前記半導体基板側の界面近傍では窒素含有量が酸素含有量より多く、前記メモリ窒化膜側の界面近傍では酸素含有量が窒素含有量より多くなるような前記トンネル絶縁膜を形成する工程と、
を有することを特徴とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法。
【請求項３】
半導体基板上にトンネル絶縁膜を設け、該トンネル絶縁膜上にメモリ窒化膜を設け、該メモリ窒化膜上にシリコン酸化膜からなるトップ酸化膜を設けて、メモリ絶縁膜とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法であって、
前記半導体基板上に酸化処理によりシリコン酸化膜を形成する工程と、
該シリコン酸化膜を窒化処理してシリコン窒化酸化膜にし、該シリコン窒化酸化膜の前記メモリ窒化膜側の表面にＣＶＤ法により薄膜シリコン酸化膜を形成し、前記トンネル絶縁膜を形成する工程と、
を有することを特徴とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体不揮発性メモリトランジスタの製造方法に関し、特にメモリ絶縁膜がトンネル絶縁膜とメモリ窒化膜とトップ酸化膜とからなるいわゆるＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor ）型と称される半導体不揮発性メモリトランジスタのメモリ特性の向上と信頼性を高める技術に関するものである。
【０００２】
【従来の技術】
一般に、ＭＯＮＯＳ型の半導体不揮発性メモリトランジスタの情報の書き換えは、メモリゲート電極にバイアス電圧を印加することにより、半導体基板からトンネル絶縁膜を通してメモリ窒化膜中およびトンネル絶縁膜とメモリ窒化膜との界面およびメモリ窒化膜とトップ酸化膜との界面に、電子あるいは正孔を注入することにより行なっている。
【０００３】
ここで、従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタのＮチャネル型トランジスタの構造を、図２５に示す模式的な断面図を用いて説明する。
図２５に示すように、Ｐ型の導電型（第１の導電型）を示す半導体基板１の表面のメモリ素子領域の周辺にフィールド酸化膜２を設け、その半導体基板１のメモリ素子領域上に設けたトンネル絶縁膜３１とメモリ窒化膜５とトップ酸化膜６とによってメモリ絶縁膜８を構成し、そのメモリ絶縁膜８上にメモリゲート電極９を設けてＭＯＮＯＳ構造を構成している。
【０００４】
さらに、半導体基板１のメモリ素子領域には、メモリゲート電極９に自己整合してＮ型の導電型（第２の導電型）を示す高濃度不純物層からなるソース１０とドレイン１１を設けている。
そして、この半導体基板１の全面に二酸化シリコン膜を主体とする多層配線用絶縁膜１２を設け、その多層配線用絶縁膜１２に形成された各コンタクトホール１３を介して、ソース１０、ドレイン１１、および図示していないがメモリゲート電極９にそれぞれ接続する配線１４を設けている。
【０００５】
このような従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタにおける情報の書き換えは、メモリゲート電極９にバイアス電圧を印加することにより行なう。
すなわち、Ｎチャネル型のメモリトランジスタの場合には、メモリゲート電極９にプラスのバイアス電圧を印加し、半導体基板１およびソース１０とドレイン１１を接地することにより、半導体基板１からトンネル絶縁膜３１を通してメモリ絶縁膜８に電子を注入し、メモリ窒化膜５中およびトンネル絶縁膜３１とメモリ窒化膜５との界面、およびメモリ窒化膜５とトップ酸化膜６との界面に電子を捕獲する。
【０００６】
この電子を捕獲したＮチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタのしきい値電圧は通常より高くなる。すなわちエンハンスメント動作をする。この場合を書き込み状態と呼ぶ。
【０００７】
これとは逆に、メモリゲート電極９を接地し、半導体基板１およびソース１０とドレイン１１にプラスのバイアス電圧を印加すると、半導体基板１からトンネル絶縁膜３１を通してメモリ絶縁膜８に正孔を注入し、メモリ窒化膜５中およびトンネル絶縁膜３１とメモリ窒化膜５との界面、およびメモリ窒化膜５とトップ酸化膜６との界面に正孔を捕獲する。
【０００８】
この正孔を捕獲したＮチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタのしきい値電圧は、通常より低くなる。すなわちディプリーション動作をする。この場合を消去状態と呼ぶ。
このように、ＭＯＮＯＳ型半導体不揮発性メモリトランジスタは、半導体基板１からトンネル絶縁膜３１を介してメモリ絶縁膜８に電子あるいは正孔を注入することにより、書き込み状態あるいは消去状態として情報の書き込みを行なう。
【０００９】
なお、Ｐチャネル型のメモリトランジスタの場合には、バイアス電圧の極性と書き込み状態および消去状態との関係が、上述したＮチャネル型のメモリトランジスタの場合と逆になり、正孔を注入したときが書き込み状態で、電子を注入したときが消去状態になる。
いずれにしても、ＭＯＮＯＳ型半導体不揮発性メモリトランジスタにおける情報の書き換え動作は、トンネル絶縁膜３１の膜厚、材料、および膜質に大きく依存する。
【００１０】
たとえば、トンネル絶縁膜３１の膜厚が厚くなると電子および正孔の半導体基板からの注入効率が低下するため、書き込みスピードの低下と電子および正孔の注入量の低下による捕獲量の低下が生じて情報の書き込みが困難となる。
このため、従来はトンネル絶縁膜３１を、シリコン酸化膜を窒化処理することにより形成したシリコン窒化酸化膜によって構成していた。
このシリコン窒化酸化膜の動作を、図２６に示すエネルギーバンド図を用いて説明する。
【００１１】
図２６に示すエネルギーバンド図は、縦方向にエネルギー状態を示し、横方向にＭＯＮＯＳ型半導体不揮発性メモリトランジスタのメモリ絶縁膜８の膜構成を示している。
このエネルギーバンド図は、半導体基板１にプラスのバイアス電圧を印加した場合で、Ｎチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタの消去動作を示しており、膜構成をそのバイアスに応じて傾斜させて示している。
【００１２】
メモリ絶縁膜８におけるトンネル絶縁膜３１を、破線で示すシリコン酸化膜３２で構成する場合には、半導体基板１の正孔に対するシリコン酸化膜３２の障壁（図２６で下側）は、約３．８ｅＶであり、電子に対するシリコン酸化膜３２の障壁（図２６で上側）の約３．２ｅＶに比べて高い値を示す。
このため、トンネル絶縁膜３１としてシリコン酸化膜３２を用いた場合には、一般的に正孔を注入する消去側の書き込みスピードが低下する。
【００１３】
このため、消去側のスピードを向上する手段として、メモリ絶縁膜８を構成するトンネル絶縁膜３１として、シリコン酸化膜３２を窒化処理したシリコン窒化酸化膜を用いることが行なわれている。
すなわち、シリコン酸化膜３２に代えて、図２６に実線で示すようにシリコン窒化酸化膜３を用いることにより、半導体基板１の正孔に対する障壁（図２６で下側）は約３．３ｅＶとなり、シリコン酸化膜３２の障壁（約３．８ｅＶ）より小さな値となる。この結果、正孔注入効率が向上し、消去動作を速めることができる。
【００１４】
しかしながら、メモリ窒化膜５中およびトンネル絶縁膜３１とメモリ窒化膜５との界面およびメモリ窒化膜５とトップ酸化膜６との界面に捕獲した正孔から見たトンネル絶縁膜３１の障壁も低下するため、正孔が半導体基板１側へ抜けやすくなり、データ保持特性が低下するという問題がある。
Ｐチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタの場合には、正孔の注入効率が向上することによって、書き込み動作を速めることができるが、捕獲された正孔が半導体基板１側へ抜けやすくなるため、やはりデータ保持特性が低下するという問題がある。
【００１５】
【発明が解決しようとする課題】
このように、従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタでも、メモリ絶縁膜を構成するトンネル絶縁膜をシリコン窒化酸化膜にすることにより、消去動作あるいは書き込み動作での正孔の注入効率を向上させ、消去動作あるいは書き込み動作を速くすることはできる。
【００１６】
しかしながら、トンネル絶縁膜をシリコン窒化酸化膜にすることにより、消去動作あるいは書き込み動作によって、メモリ絶縁膜のメモリ窒化膜中およびトンネル絶縁膜とメモリ窒化膜との界面、およびメモリ窒化膜とトップ酸化膜との界面に捕獲された正孔から見たトンネル絶縁膜の障壁が低くなり、正孔が半導体基板側へ抜けやすくなるため、データ保持特性が劣化するという問題が生じる。
【００１７】
この発明は、このような問題を解決するためになされたものであり、ＭＯＮＯＳ型半導体不揮発性メモリトランジスタのデータ保持特性を低下させることなく、消去動作あるいは書き込み動作を高速化できるようにすることを目的とする。
そのため、書き換え速度が速くデータ保持特性が良好で、信頼性の高いＭＯＮＯＳ型半導体不揮発性メモリトランジスタを容易に製造するの製造方法を提供する。
【００１８】
【課題を解決するための手段】
この発明は上記の目的を達成するため、つぎのようなＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法を提供する。
【００１９】
【００２０】
【００２１】
すなわち、この発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法は、半導体基板上にトンネル絶縁膜を設け、該トンネル絶縁膜上にメモリ窒化膜を設け、該メモリ窒化膜上にシリコン酸化膜からなるトップ酸化膜を設けて、メモリ絶縁膜とするＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法であって、次の各工程を有する。
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
すなわち、上記半導体基板の表面を一酸化二窒素（Ｎ２Ｏ）雰囲気中で処理して上記トンネル絶縁膜として機能するシリコン窒化酸化膜を形成する工程と、
それに続いて、上記シリコン窒化酸化膜の表面近傍を酸素雰囲気中で熱処理して、上記メモリ窒化膜側の界面近傍が酸素含有量の多い酸素リッチシリコン窒化酸化膜となるようにする工程と有する。
【００２８】
あるいは、上記半導体基板上に酸化処理によりシリコン酸化膜を形成する工程と、
該シリコン酸化膜に窒素イオンを注入した後、酸素を含む窒素雰囲気中で熱処理して、上記半導体基板側の界面近傍では窒素含有量が酸素含有量より多く、上記メモリ窒化膜側の界面近傍では酸素含有量が窒素含有量より多くなるような上記トンネル絶縁膜を形成する工程とを実施するようにしてもよい。
【００２９】
または、上記半導体基板上に酸化処理によりシリコン酸化膜を形成する工程と、
該シリコン酸化膜を窒化処理してシリコン窒化酸化膜にし、該シリコン窒化酸化膜の上記メモリ窒化膜側の表面にＣＶＤ法により薄膜シリコン酸化膜を形成し、上記トンネル絶縁膜を形成する工程とを実施することもできる。
【００３０】
【発明の実施の形態】
以下、この発明の製造方法によって製造するＭＯＮＯＳ型半導体不揮発性メモリトランジスタの構造およびその製造方法の最適な実施の形態を図面を用いて詳細に説明する。
【００３１】
〔ＭＯＮＯＳ型半導体不揮発性メモリトランジスタ：図１，図１７〕
この発明の製造方法によって製造するＭＯＮＯＳ型半導体不揮発性メモリトランジスタの構造を、図１の模式的な断面図を用いて説明する。このＭＯＮＯＳ型半導体不揮発性メモリトランジスタは、Ｎチャネル型半導体装置で示している。
【００３２】
図１に示すＭＯＮＯＳ型半導体不揮発性メモリトランジスタは、導電型がＰ型（第１の導電型）の半導体基板１の表面のメモリ素子領域の周辺に、フィールド酸化膜２を設けている。
【００３３】
そして、その半導体基板１上にシリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４からなるトンネル絶縁膜３１を設け、そのトンネル絶縁膜３１とその上に設けたメモリ窒化膜５とトップ酸化膜６とによってメモリ絶縁膜８を構成し、その上にメモリゲート電極９を設けている。
【００３４】
トンネル絶縁膜３１は、酸素と窒素を含むシリコン窒化酸化膜であり、その下層のシリコン窒化酸化膜３はシリコンと酸素と窒素とからなり、窒素の含有量が酸素の含有量より多い絶縁膜である。また、上層の酸素リッチシリコン窒化酸化膜４もシリコンと酸素と窒素とからなり、酸素の含有量が窒素の含有量より多い絶縁膜である。
【００３５】
このトンネル絶縁膜３１を構成するシリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４の具体的な組成比として、Ｘ線光電子分光法で求め、
ＳｉＯx Ｎy の組成比として見積もると、
シリコン窒化酸化膜３は、ｘ＝０．５、ｙ＝０．７  程度、
酸素リッチシリコン窒化酸化膜４は、ｘ＝１．１、ｙ＝０．３  程度
の組成比の絶縁膜である。
【００３６】
さらに、半導体基板１の表面には、メモリゲート電極９に自己整合するように導電型がＮ型（第２の導電型）の高濃度不純物層からなるソース１０とドレイン１１を設けている。
そして、全面に二酸化シリコン膜を主体とする多層配線用絶縁膜１２を設け、
その多層配線用絶縁膜１２に形成された各コンタクトホール１３を介してソース１０、ドレイン１１および図示していないがメモリゲート電極９にそれぞれ接続する配線１４を設けている。
【００３７】
このＭＯＮＯＳ型半導体不揮発性メモリトランジスタは、そのトンネル絶縁膜を、酸素と窒素を含むシリコン窒化酸化膜で構成し、その半導体基板１との界面近傍は窒素含有量が酸素含有量より多いシリコン窒化酸化膜からなり、メモリ窒化膜５との界面近傍のは酸素含有量が窒素含有量より多い酸素リッチシリコン窒化酸化膜からなるようにしたことに特徴がある。
【００３８】
これによって、半導体基板の正孔に対するトンネル絶縁膜３１の障壁を窒素含有量が多いシリコン窒化酸化膜によって小さくして、メモリ絶縁膜８への正孔注入効率を向上させ、Ｎチャネル型ＭＯＮＯＳ型半導体不揮発性メモリトランジスタの消去動作を速くすることができる。
しかし、メモリ窒化膜５中等に捕獲した正孔から見たトンネル絶縁膜３１の障壁は、窒素含有量が少ない酸素リッチシリコン窒化酸化膜によって大きいままにして、その正孔が半導体基板側へ抜けにくくしているので、データ保持特性の低下を防止することができる。この作用および効果の詳細は後述する。
【００３９】
上述の図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタでは、トンネル絶縁膜３１の半導体基板１との界面近傍は窒素含有量が酸素含有量より多いシリコン窒化酸化膜３からなり、メモリ窒化膜５との界面近傍は酸素含有量が窒素含有量より多い酸素リッチシリコン窒化酸化膜４からなる。
しかし、この発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタのトンネル絶縁膜は、この膜構成に限るものではない。
例えば、図１７に示すこの発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタのように、トンネル絶縁膜３１を、半導体基板１との界面近傍はシリコン窒化酸化膜３で構成し、メモリ窒化膜５との界面近傍は薄膜シリコン酸化膜４１で構成するようにしてもよい。
【００４０】
また、上述の例はＮチャネル型ＭＯＮＯＳ型半導体装置の場合の構成を示したが、Ｐチャネル型半導体装置の場合には、半導体基板１を導電型がＮ型の半導体基板とし、ソース１０およびドレイン１１を導電型がＰ型の高濃度不純物層になるだけであり、その他の構成は図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタと同じである。
そして、Ｐチャネル型ＭＯＮＯＳ型半導体不揮発性メモリトランジスタの場合は、メモリ絶縁膜８への正孔注入効率を向上させることにより、書き込み動作を速くすることができる。また、メモリ窒化膜５中等に捕獲した正孔が半導体基板側へ抜けにくくして、データ保持特性の低下を防止することができる。
【００４１】
〔製造方法の基礎となる例：図１〜図１６〕
つぎに、この発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法の基礎となる例を説明する。
まず、図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法について、図２〜図１６と図１によって説明する。図２〜図１６は、図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタを製造する工程の各段階を順に示す模式的な断面図である。
【００４２】
はじめに、図２に示すように、導電型がＰ型の半導体基板１を酸素と窒素との混合気体中で酸化処理を行ない、厚さ３０ｎｍの二酸化シリコン膜からなるパッド酸化膜２１を半導体基板１の全面に形成する。
【００４３】
つぎに、このパッド酸化膜２１上の全面に、ジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア(ＮＨ３）のガスを用いて、温度７４０℃でＣＶＤ法によって、シリコン窒化膜からなるシリコンナイトライド膜２２を、１５０ｎｍ程度の厚さに形成する。
【００４４】
そして、図３に示すように、このシリコンナイトライド膜２２の全面に感光性材料であるフォトレジスト５１を形成し、所定のフォトマスクを用いて露光および現像処理を行ない、メモリ素子領域の周囲のフィールド領域を開口するように、フォトレジスト５１をパターンニングする。
【００４５】
その後、このフォトレジスト５１をエッチングマスクとして、図４に示すように、シリコンナイトライド膜２２のフィールド領域の部分をエッチング除去する。このシリコンナイトライド膜２２のエッチングは、ＳＦ６＋ＣＨＦ３＋Ｈｅの混合ガスを用いてドライエッチング法により行なう。
そして、エッチングマスクとして用いたフォトレジスト５１を除去する。
【００４６】
つぎに、半導体基板１およびパッド酸化膜２１のメモリ素子領域の周囲のフィールド領域を、シリコンナイトライド膜２２を耐酸化マスクにして酸化する。このいわゆる選択酸化処理により、図５に示すようにフィールド領域にフィールド酸化膜２を７００ｎｍの厚さで形成する。
この選択酸化処理は、水蒸気酸化雰囲気中で、温度１０００℃で酸化処理を行なう。
【００４７】
そして、１８０℃に加熱した熱燐酸（Ｈ３ＰＯ４）を用いて、シリコンナイトライド膜２２を除去し、さらに、フッ酸緩衝液によりパッド酸化膜２１をエッチング除去する。図６はこれらの工程によって、シリコンナイトライド膜２２とパッド酸化膜２１を除去した状態を示す。
【００４８】
つぎに、酸素と窒素との混合気体中で酸化処理を行ない、図７に示すように厚さ２０ｎｍ程度の二酸化シリコン膜からなる犠牲酸化膜２３を半導体基板１の全面に形成し、その後、この犠牲酸化膜２３をフッ酸緩衝液によりエッチング除去する。
この犠牲酸化膜２３の形成と除去は、この後の処理工程で形成するメモリ絶縁膜の信頼性を向上するために行なう。
【００４９】
すなわち、前述のように選択酸化処理により素子分離用のフィールド酸化膜２を形成する場合、選択酸化処理中にシリコンナイトライド膜２２を構成する窒素と水蒸気雰囲気中の水素とが反応し、アンモニアを形成する。
そのため、パッド酸化膜２１と半導体基板１との界面近傍にアンモニアの反応によりシリコン窒化膜が形成され、このシリコン窒化膜が後工程での酸化マスクとして作用し、メモリ絶縁膜の膜厚が不均一となり、信頼性を低下する。この現象を解消するために、犠牲酸化膜２３の形成と除去を行なう。
【００５０】
つぎに、酸素と窒素との混合気体中で酸化処理を行ない、図８に示すように厚さ２．２ｎｍ程度の二酸化シリコン膜からなるシリコン酸化膜２４を半導体基板１のメモリ素子領域の全面に形成する。
そして、このシリコン酸化膜２４を、温度９５０℃のアンモニア（ＮＨ３）雰囲気中で窒化処理を行ない、図９に示すように半導体基板１のメモリ素子領域の全面にシリコン窒化酸化膜３を形成する。
【００５１】
その後、温度９００℃の０．２％程度の酸素を含む窒素雰囲気中で、酸化処理を行ない、図１０に示すように、シリコン窒化酸化膜３の表面に酸素リッチシリコン窒化酸化膜４を形成し、シリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４とからなるトンネル絶縁膜３１を形成する。
【００５２】
この微量の酸素を含む窒素雰囲気中の処理により、トンネル絶縁膜３１は半導体基板１側では酸素含有量より窒素含有量が多いシリコン窒化酸化膜３とし、半導体基板１と接しないトンネル絶縁膜３１の上層は窒素含有量の少ない酸素リッチシリコン窒化酸化膜４とすることができる。
【００５３】
つぎに図１１に示すように、このトンネル絶縁膜３１上を含む全面にＣＶＤ法により、窒化シリコン膜からなるメモリ窒化膜５を９ｎｍ程度の厚さで形成する。このメモリ窒化膜５の形成は、ジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）のガスを用いて、温度７００℃でＣＶＤ法によって形成する。
【００５４】
さらに、温度９５０℃の水蒸気酸化雰囲気中で酸化処理を行ない、メモリ窒化膜５を酸化して、このメモリ窒化膜５上に二酸化シリコン膜からなるトップ酸化膜６を形成する。
この酸化処理により、メモリ窒化膜５の膜厚は７ｎｍ程度となり、トップ酸化膜６の膜厚は３ｎｍ程度となる。
【００５５】
そしてさらに、モノシラン（ＳｉＨ４）のガスを用いて、温度６００℃でＣＶＤ法によって、多結晶シリコン膜からなるメモリゲート電極材料９ｂを４５０ｎｍ程度の厚さで全面に形成する。
【００５６】
つぎに、全面にフォトレジストを形成した後、所定のフォトマスクを用いて露光および現像処理を行ない、図１２に示すようにメモリゲート電極を形成する領域にフォトレジスト５２を形成する。
【００５７】
その後、このフォトレジスト５２をエッチングのマスクとして、メモリゲート電極材料９ｂである多結晶シリコン膜を、ＳＦ６＋Ｏ２の混合気体をエッチングガスとして用いるドライエッチング法によりエッチングする。
【００５８】
ついで、同様にフォトレジスト５２をエッチングのマスクとして、トップ酸化膜６とメモリ窒化膜５と酸素リッチシリコン窒化酸化膜４とシリコン窒化酸化膜３とを、ＣＦ４＋Ｈｅ＋ＣＢｒＦ３＋Ｏ２ の混合気体をエッチングガスとして用いるドライエッチング法によりエッチングする。その後、フォトレジスト５２を除去する。
【００５９】
その結果、図１３に示すように、半導体基板１上に設けたシリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４とからなるトンネル絶縁膜３１およびメモリ窒化膜５とトップ酸化膜６とによって構成されるメモリ絶縁膜８と、メモリゲート電極９とからなるＭＯＮＯＳ構造を構成する。
【００６０】
つぎに、メモリゲート電極９をイオン注入のマスクとして用いて、半導体基板１と逆導電型のＮ型の不純物であるリンを加速エネルギー５０ｋｅＶ、イオン注入量３.５×１０１５atoms／cm２ 程度でイオン注入する。
その結果、同じく図１３に示すように、第２導電型のソース１０およびドレイン１１として半導体基板１にＮ型の高濃度不純物層を形成する。
【００６１】
その後、図１４に示すように、全面に二酸化シリコン膜を主体とする多層配線用絶縁膜１２を形成する。
そして、Ｎ型の高濃度不純物層の活性化と多層配線用絶縁膜１２のリフローを兼ねて、窒素雰囲気中で、温度９００℃の熱処理を行なう。
さらに、図１５に示すように、多層配線用絶縁膜１２に接続孔であるコンタクトホールを開口するためのフォトレジスト５３を形成する。
【００６２】
そして、フォトレジスト５３をエッチングマスクにしてコンタクトホール１３を図１５に示すように設ける。
このコンタクトホール１３を形成するためのエッチングは、Ｃ２Ｆ６＋Ｈｅ＋ＣＨＦ３ の混合気体をエッチングガスとして用いるドライエッチング法により行なう。その後、フォトレジスト５３を除去する。
【００６３】
ついで、図１６に示すように、配線材料１４ｂとしてアルミニウムを各コンタクトホール１３内を含む全面に設け、その上に配線を形成するためのフォトレジスト５４をパターン形成する。
【００６４】
その後、フォトエッチング技術を用いて配線材料１４ｂをエッチングする。
このエッチングは、ＢＣｌ３＋ＣＨＣｌ３＋Ｃｌ２＋Ｎ２の混合気体をエッチングガスとして用いるドライエッチング法により行ない、図１に示す配線１４を形成する。これによって、図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタが完成する。
【００６５】
つぎに、このＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法の他の例を説明する。
以下に述べる他の製造方法において、図２乃至図１６によって説明した上述の製造方法と相違するのは、図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタのトンネル絶縁膜３１を形成する工程だけであり、その他の工程は上述の製造方法と同様であるので、その説明は省略する。
【００６６】
この発明の基礎となる他の製造方法によるトンネル絶縁膜の形成工程を、図７から図１１を利用して説明する。
図７に示すように半導体基板１上のメモリ素子領域の周辺のフィールド領域にフィールド酸化膜２を形成し、メモリ素子領域に犠牲酸化膜２３を形成した後、それを除去する。
【００６７】
そして、酸素と窒素との混合気体中で酸化処理を行ない、図８に示すように、膜厚が２．２ｎｍ程度の二酸化シリコン膜からなるシリコン酸化膜２４を、半導体基板１のメモリ素子領域の全面に形成する。さらに、このシリコン酸化膜２４を温度９５０℃のアンモニア(ＮＨ３）雰囲気中で窒化処理を行ない、図９に示すようにシリコン窒化酸化膜３を形成するまでは、前述の製造方法と同様な各工程の処理を行なう。
【００６８】
その後、前述の製造方法における酸素を含む窒素雰囲気中での酸化処理に代えて、ランプアニール装置を用いて、温度１０００℃の一酸化二窒素（Ｎ２Ｏ）ガス雰囲気中で、時間２０秒の処理を行ない、図１０に示すように、シリコン窒化酸化膜３の表面に酸素リッチシリコン窒化酸化膜４を形成する。
それにより、半導体基板１のメモリ素子領域上に、シリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４とからなるトンネル絶縁膜３１を形成することができる。
【００６９】
Ｎ２Ｏ ガス雰囲気中での処理により、トンネル絶縁膜３１は、半導体基板１側では酸素含有量より窒素含有量が多いシリコン窒化酸化膜３であり、半導体基板１と接しないトンネル絶縁膜３１の上層は窒素含有量の少ない酸素リッチシリコン窒化酸化膜４とすることができる。
その後、図１１に示すように、このトンネル酸化膜３１上にメモリ窒化膜５、トップ酸化膜６、およびメモリゲート電極材料９ｂを順次形成する工程以降は、前述の製造方法の各工程と同じである。
【００７０】
〔この発明による製造方法の実施形態〕
つぎに、この発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法の第１の実施形態を、図７，図９および図１０を利用して説明する。
図７に示すように、半導体基板１上のメモリ素子領域の周辺のフィールト領域にフィールド酸化膜２を形成し、メモリ素子領域に犠牲酸化膜２３を形成した後それを除去する。ここまでは、前述の製造方法と同様な各工程の処理を行なう。
【００７１】
そして、犠牲酸化膜２３を除去した後、前述の各製造方法の場合のように図８に示したシリコン酸化膜２４を形成することなく、直ちにランプアニール装置を用いて、温度１０００℃の一酸化二窒素（Ｎ２Ｏ）ガス雰囲気中で、時間２０秒の処理を行い、図９に示すように半導体基板１のメモリ素子領域にシリコン窒化酸化膜３を形成する。
【００７２】
その後、連続して同じランプアニール装置を用いて、温度１０００℃の酸素雰囲気中で、時間１０秒の処理を行ない、図１０に示すように、シリコン窒化酸化膜３の表面に酸素リッチシリコン窒化酸化膜４を形成する。
これによって、半導体基板１のメモリ素子領域上に、シリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４とからなるトンネル絶縁膜３１を形成する。
【００７３】
この製造方法によって、トンネル絶縁膜３１は、半導体基板１側では酸素含有量より窒素含有量が多いシリコン窒化酸化膜３であり、半導体基板１と接しないトンネル絶縁膜３１の上層は窒素含有量の少ない酸素リッチシリコン窒化酸化膜４とすることができる。
これ以後の各工程は、前述の製造方法の各工程と同じである。
【００７４】
つぎに、この発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法の第２の実施形態によるトンネル絶縁膜の形成工程を、図８および図１０を利用して説明する。
図８に示すように、半導体基板１上のメモリ素子領域の周辺のフィールド領域にフィールド酸化膜２を形成し、その後メモリ素子領域にシリコン酸化膜２４を形成するまでは、最初に説明した製造方法と同様な各工程の処理を行なう。
【００７５】
そして、図８に示すようにシリコン酸化膜２４を形成した後、イオン注入装置を用いて、そのシリコン酸化膜２４中に窒素イオンを注入後、酸素を含む窒素雰囲気中で熱処理を行なうことにより、図１０に示すようにシリコン窒化酸化膜３の上層を酸素リッチシリコン窒化酸化膜４にしたトンネル絶縁膜３１を形成することができる。
【００７６】
つぎに、この発明によるＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法の第３の実施形態によるトンネル絶縁膜の形成工程を、図１７から図２０によって説明する。
図７に示したように半導体基板１上のメモリ素子領域の周辺のフィールド領域にフィールド酸化膜２を形成し、メモリ素子領域に犠牲酸化膜２３を形成した後、それを除去するまでは、最初に説明した製造方法と同じ各工程を行なう。
【００７７】
そして、酸素と窒素との混合気体中で酸化処理を行ない、図１８に示すように、二酸化シリコン膜からなるシリコン酸化膜２４を、膜厚１．１ｎｍ程度に半導体基板１のメモリ素子領域の全面に形成する。この工程も最初に説明した製造方法において、図８によって説明した工程と同様であるが、形成するシリコン酸化膜２４の膜厚が、先に説明した製造方法の場合は２．２ｎｍ程度であったが、この例の場合にはその約半分の膜厚にする。
【００７８】
その後、このシリコン酸化膜２４を温度９５０℃のアンモニア(ＮＨ３）雰囲気中で窒化処理を行ない、図１９に示すようにシリコン窒化酸化膜３を形成する。このシリコン窒化酸化膜３の膜厚も１．１ｎｍ程度になる。
次いで、モノシラン（ＳｉＨ４）と酸素（Ｏ２）とを反応ガスとして用いるＣＶＤ法によって、図２０に示すように、二酸化シリコン膜からなる薄膜シリコン酸化膜４１を、１．２ｎｍ程度の厚さでシリコン窒化酸化膜３の全面に形成し、シリコン窒化酸化膜３と薄膜シリコン酸化膜４１とからなるトンネル絶縁膜３１を形成する。
【００７９】
その後、最初の製造方法において図１１から図１６によって説明した各工程と同様な工程を行うことにより、図１７に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタを完成することができる。
【００８０】
この製造方法によって作成された、図１７のＭＯＮＯＳ型半導体不揮発性メモリトランジスタによっても、トンネル絶縁膜３１は、半導体基板１側では酸素含有量より窒素含有量が多いシリコン窒化酸化膜３であり、半導体基板１と接しないトンネル絶縁膜３１の上層は窒素を含有しない薄膜シリコン酸化膜４１となるので、前述の各製造方法によって作られた図１のＭＯＮＯＳ型半導体不揮発性メモリトランジスタと同様な効果が得られる。
【００８１】
以上の各製造方法の実施形態は、主としてＮチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタを製造する場合の例で説明したが、Ｐチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタを製造する場合には、半導体基板として導電型がＮ型の半導体基板を使用し、ソースおよびドレインを導電型がＰ型の高濃度不純物層によって形成するようにすればよい。その他の各工程は上述の各製造方法と同様である。
【００８２】
〔この発明の作用効果に係る説明〕
ここで、この発明によって製造したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの作用効果を、図２１に示すエネルギーバンド図を用いて説明する。
このエネルギーバンド図は、従来例であるトンネル絶縁膜３１がシリコン酸化膜３２の場合（図中に破線で示す）と、この発明によるトンネル絶縁膜３１をシリコン窒化酸化膜３と酸素リッチシリコン窒化酸化膜４で構成した場合（図中に実線で示す）を比較して示してある。
【００８３】
図１に示したＮチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタでは、消去側のスピードを向上する手法として、トンネル絶縁膜３１は、シリコン酸化膜を窒化処理したシリコン窒化酸化膜３を半導体基板１側に設けている。
【００８４】
すなわち、図２１に示すように、トンネル絶縁膜３１の半導体基板１との界面近傍をシリコン窒化酸化膜３とすることにより、半導体基板１の正孔に対する障壁が、破線で示すシリコン酸化膜３２の障壁（約３．８ｅＶ）より小さな値（約３．３ｅＶ）となる。
その結果、正孔注入効率が向上し、消去動作を向上させることができる。
【００８５】
さらに、従来は問題となっていた、メモリ窒化膜５中およびトンネル絶縁膜３１とメモリ窒化膜５との界面およびメモリ窒化膜５とトップ酸化膜６との界面に捕獲した正孔から見たトンネル絶縁膜３１の障壁の低下によるデータ保持特性の低下に関しては、トンネル絶縁膜３１のメモリ窒化膜５との界面近傍を酸素リッチシリコン窒化酸化膜４としたことによって解決している。
すなわち、捕獲した正孔から見たトンネル絶縁膜３１の障壁は、破線で示すシリコン酸化膜３２による障壁と同等な値を示すため、正孔が半導体基板１側へ抜けにくくなって、データ保持特性の低下を防止することができる。
【００８６】
また、Ｐチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタにこの発明を適用した場合には、書き込み効率を向上させ、且つデータ保持特性の低下を防止することができる。
【００８７】
すなわち、この発明は、データ保持特性の低下を防ぎながら、消去動作あるいは書き込み動作を速めることができ、ＭＯＮＯＳ型半導体不揮発性メモリトランジスタの書き換え速度の向上とデータ保持特性の向上を達成することができる。
したがって、信頼性の高い半導体不揮発性素子を提供することができる。
【００８８】
つぎに、この本発明による効果を、図２２から図２４の特性図を用いて説明する。
図２２は、本発明の製造方法により作成したＭＯＮＯＳ型半導体不揮発性メモリトランジスタと従来の製造方法により作成したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの、Ｎチャネル型トランジスタの場合の情報の書き換え特性を示している。
【００８９】
図２２の情報の書き換え特性図は、プログラム電圧を７Ｖとし、横軸にはプログラム時間を対数で示し、縦軸には各プログラム時間におけるしきい値電圧の変化量をΔＶｔｈで示しており、電子の注入によるしきい値電圧の上昇動作をプラスで表し、正孔注入によるしきい値電圧の低下動作をマイナスで表している。
ここで、電子の注入によるしきい値電圧の上昇動作を書き込みと呼び、正孔の注入によるしきい値電圧の低下動作を消去と呼ぶ。
【００９０】
図２２に示すように、トンネル絶縁膜がシリコン酸化膜（図中○印で示す）の場合およびシリコン窒化酸化膜（図中Δ印で示す）の場合の従来例による情報書き換え特性は、トンネル絶縁膜がシリコン酸化膜からなる場合の特性が、特に消去側でのしきい値電圧の変化が遅いという特徴が見られる。
すなわち、情報の書き換え時に消去時間として長時間必要であり、図２２で示した例では消去が不可能になっている。
【００９１】
この消去時間が長くなるという問題は、先に図２６によって説明したように、消去動作が半導体基板からの正孔注入による方法であるため、書き込み時の電子の注入に比較して、半導体基板から見たトンネル絶縁膜の障壁が高く、この障壁を正孔が越える確率が低いために生じる。
【００９２】
そのため、他の従来技術では、消去時間を短くするために、トンネル絶縁膜をシリコン窒化酸化膜により構成し、正孔に対する障壁を低下させるという手段がとられている。すなわち、図２２に三角点のプロットで示すように、トンネル絶縁膜をシリコン酸化膜からシリコン窒化酸化膜に変えることにより、消去側の特性が向上しており、ＭＯＮＯＳ型半導体不揮発性メモリトランジスタの情報書き込み動作を高速化できる。
【００９３】
トンネル絶縁膜をシリコン窒化酸化膜と酸素リッチシリコン窒化酸化膜とから構成した本発明によるものの特性は、図２２に黒丸点のプロットで示すように、従来のシリコン窒化酸化膜でトンネル絶縁膜を形成した場合と同等な書き込み特性を示している。
【００９４】
このように、消去側の書き込み特性を向上した場合、従来のシリコン窒化酸化膜のみによるトンネル絶縁膜では、データ保持特性が問題になる。このデータ保持特性の向上効果を図２３および図２４を用いて説明する。
【００９５】
図２３と図２４は、横軸にはトンネル絶縁膜の条件を、従来のトンネル絶縁膜がシリコン酸化膜の場合とシリコン窒化酸化膜の場合、および本発明による場合を示し、縦軸には、データ保持特性から調べたしきい値電圧の時間に対する傾きであるデータ保持特性の傾き（Decay rate）を示している。
このデータ保持特性の傾きの値が零に近い値であるほど、データ保持特性が良いことを示す。
【００９６】
図２３は電子を注入した書き込み側の特性を示している。したがって、しきい値電圧は書き込み後、低くなる方向へ時間の経過とともにシフトするため、縦軸のデータ保持特性の傾きはマイナスの値で示している。
【００９７】
本発明では、図２１のエネルギーバンド図で示したように、窒化処理により膜厚が増加していることと、捕獲した電子から見た障壁もシリコン酸化膜と同等であることから、データ保持特性の傾きが零に近い値を示し、データ保持特性が従来のものと比べて向上している。
【００９８】
図２４は正孔を注入した消去側の特性を示している。したがって、しきい値電圧は消去後、高くなる方向へ時間の経過とともにシフトするため、縦軸のデータ保持特性の傾きはプラスの値で示している。
【００９９】
消去側でも、図２１のエネルギーバンド図で示したように、捕獲した正孔から見た障壁が、シリコン窒化酸化膜の場合より大きくなっているため、データ保持特性が向上している。
また、従来のトンネル絶縁膜がシリコン酸化膜の場合には、図２２に示したように正孔の注入がほとんどできないため、図２４ではシリコン酸化膜の場合のデータを図示していない。
【０１００】
このように、消去側の特性を向上するために行なう従来のトンネル絶縁膜をシリコン窒化酸化膜とする構造は、注入した正孔から見たトンネル絶縁膜の障壁も低下し、正孔が半導体基板側へ抜けやすくなり、データ保持特性が劣化するという問題が生じたが、この発明によれば、半導体基板側の障壁は低くして正孔の注入確率を高めて消去特性を向上し、メモリ窒化膜側の障壁は高くして正孔の半導体基板側への抜けを少なくすることによりデータ保持特性を向上する。
Ｐチャネル型のＭＯＮＯＳ型半導体不揮発性メモリトランジスタの場合には、データ保持特性を低下させることなく、書き込み動作を速めることができる。
【０１０１】
【発明の効果】
以上説明してきたように、この発明の製造方法によれば、データ保持特性が良好で信頼性が高く、且つデータ書き換え速度が速いＭＯＮＯＳ型半導体不揮発性メモリトランジスタを、容易に製造することができる。
【図面の簡単な説明】
【図１】  この発明の製造方法によって製造するＭＯＮＯＳ型半導体不揮発性メモリトランジスタの完成状態の構造を示す模式的な断面図である。
【図２】  図１に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法の一実施形態の最初の数工程を説明するための模式的な断面図である。
【図３】  同じく次の工程を説明するための模式的な断面図である。
【図４】  同じく次の工程を説明するための模式的な断面図である。
【図５】  同じく次の工程を説明するための模式的な断面図である。
【図６】  同じく次の工程を説明するための模式的な断面図である。
【図７】  同じく次の工程を説明するための模式的な断面図である。
【図８】  同じく次の工程を説明するための模式的な断面図である。
【図９】  同じく次の工程を説明するための模式的な断面図である。
【図１０】  同じく次の工程を説明するための模式的な断面図である。
【図１１】  同じく次の工程を説明するための模式的な断面図である。
【図１２】  同じく次の工程を説明するための模式的な断面図である。
【図１３】  同じく次の工程を説明するための模式的な断面図である。
【図１４】  同じく次の工程を説明するための模式的な断面図である。
【図１５】  同じく次の工程を説明するための模式的な断面図である。
【図１６】  同じく次の工程を説明するための模式的な断面図である。
【図１７】  この発明による他の製造方法で製造されるＭＯＮＯＳ型半導体不揮発性メモリトランジスタの完成状態の構造を示す模式的な断面図である。
【図１８】  図１７に示したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの製造方法によってトンネル絶縁膜を形成する最初の工程を説明するための模式的な断面図である。
【図１９】  同じく次の工程を説明するための模式的な断面図である。
【図２０】  同じく次の工程を説明するための模式的な断面図である。
【図２１】  この発明の製造方法によって製造したＭＯＮＯＳ型半導体不揮発性メモリトランジスタの作用効果を説明するためのエネルギーバンド図である。
【図２２】  この発明の製造方法によって製造したＭＯＮＯＳ型半導体不揮発性メモリトランジスタと従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタのプログラム時間としきい値電圧の変化量（ΔＶｔｈ）の相関特性を示す線図である。
【図２３】  この発明の製造方法によって製造したＭＯＮＯＳ型半導体不揮発性メモリトランジスタと従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタの書き込み側のデータ保持特性の傾き特性を示す図である。
【図２４】  この発明の製造方法によって製造したＭＯＮＯＳ型半導体不揮発性メモリトランジスタと従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタの消去側のデータ保持特性の傾き特性を示す図である。
【図２５】  従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタの構造を示す模式的な断面図である。
【図２６】  従来のＭＯＮＯＳ型半導体不揮発性メモリトランジスタのエネルギーバンド図である。
【符号の説明】
１：半導体基板        ２：フィールド酸化膜
３：シリコン窒化酸化膜
４：酸素リッチシリコン窒化酸化膜
５：メモリ窒化膜      ６：トップ酸化膜
８：メモリ絶縁膜      ９：メモリゲート電極
９ｂ：メモリゲート電極材料
１０：ソース          １１：ドレイン
１２：多層配線用絶縁膜
１３：コンタクトホール    １４：配線
２１：パッド酸化膜    ２２：シリコンナイトライド膜
２３：犠牲酸化膜      ２４，３２：シリコン酸化膜
３１：トンネル絶縁膜
５１，５２，５３，５４：フォトレジスト
【図１】
0004244074.tif 000002
【図２】
0004244074.tif 000003
【図３】
0004244074.tif 000004
【図４】
0004244074.tif 000005
【図５】
0004244074.tif 000006
【図６】
0004244074.tif 000007
【図７】
0004244074.tif 000008
【図８】
0004244074.tif 000009
【図９】
0004244074.tif 000010
【図１０】
0004244074.tif 000011
【図１１】
0004244074.tif 000012
【図１２】
0004244074.tif 000013
【図１３】
0004244074.tif 000014
【図１４】
0004244074.tif 000015
【図１５】
0004244074.tif 000016
【図１６】
0004244074.tif 000017
【図１７】
0004244074.tif 000018
【図１８】
0004244074.tif 000019
【図１９】
0004244074.tif 000020
【図２０】
0004244074.tif 000021
【図２１】
0004244074.tif 000022
【図２２】
0004244074.tif 000023
【図２３】
0004244074.tif 000024
【図２４】
0004244074.tif 000025
【図２５】
0004244074.tif 000026
【図２６】
0004244074.tif 000027