(57)【特許請求の範囲】
【請求項１】
表示ライン各々に対応した行電極対と前記行電極対に交叉して配列された列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、入力映像信号の１フィールドを複数のサブフィールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールドの各々において、
前記入力映像信号に対応した画素データに応じて前記プラズマディスプレイパネルの第１表示領域を担う複数の前記表示ライン各々に属する前記放電セルを発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定する第１画素データ書込行程と、前記画素データに応じて前記プラズマディスプレイパネルの第２表示領域を担う複数の前記表示ライン各々に属する前記放電セルを前記発光セルの状態又は前記非発光セルの状態のいずれか一方の状態に設定する第２画素データ書込行程と、前記放電セル各々の内で前記発光セルの状態にあるものだけを維持放電せしめる発光維持行程と、を実行するにあたり、
前記サブフィールド各々の内で重み付けが所定重み付けより大なるサブフィールドの前記発光維持行程では、前記第１表示領域に属する前記放電セルだけを対象として前記発光セルの状態にある放電セルのみを維持放電せしめる第１分割発光維持行程と、前記第２表示領域に属する前記放電セルだけを対象として前記発光セルの状態にある放電セルのみを維持放電せしめる第２分割発光維持行程とを同時に実行する一方、
前記サブフィールド各々の内で重み付けが前記所定重み付け以下のサブフィールドの前記発光維持行程では、前記第１分割発光維持行程と前記第２分割発光維持行程とを時間的に分散させて実行することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
重み付けが前記所定重み付け以下のサブフィールドでは、このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記第２分割発光維持行程を実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記発光維持行程は、前記プラズマディスプレイパネルに形成されている全ての前記放電セルを対象として一斉に維持放電せしめる一斉発光維持行程を更に含み、
重み付けが前記所定重み付けよりも大きいサブフィールドでは、このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記一斉発光維持行程を実行し、前記一斉発光維持行程の終了直後にこのサブフィールドの次のサブフィールドでの前記第１画素データ書込行程を実行し、この第１画素データ書込行程の終了直後にこのサブフィールドの前記第２分割発光維持行程を実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記発光維持行程は、前記プラズマディスプレイパネルに形成されている全ての前記放電セルを対象として一斉に維持放電せしめる一斉発光維持行程を更に含み、
前記所定重み付け以下の重み付けのサブフィールドでは、このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後にこのサブフィールドの直前のサブフィールドの前記第２分割発光維持行程を実行し、この第２分割発光維持行程の直後にこのサブフィールドの前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記一斉発光維持行程を実行し、前記一斉発光維持行程の直後にこのサブフィールドの次のサブフィールドでの前記第１画素データ書込行程及び前記第１分割発光維持行程を順次実行してからこのサブフィールドの前記第２分割発光維持行程を実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記発光維持行程は、前記プラズマディスプレイパネルに形成されている全ての前記放電セルを対象として一斉に維持放電せしめる一斉発光維持行程を更に含み、
重み付けが前記所定重み付けよりも大きいサブフィールドでは、このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記一斉発光維持行程を実行し、前記一斉発光維持行程の終了直後にこのサブフィールドの次のサブフィールドでの前記第１画素データ書込行程を実行し、この第１画素データ書込行程の終了直後にこのサブフィールドの前記第２分割発光維持行程を実行することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
重み付けが前記所定重み付け以下のサブフィールドの前記第１分割発光行程では、
前記行電極対に印加する維持パルス各々の内で第１番目に印加する前記維持パルスのパルス幅を第２番目に印加する前記維持パルスのパルス幅よりも広くしたことを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
重み付けが前記所定重み付け以下のサブフィールドの前記第１分割発光行程内において第１番目に印加する維持パルスと第２番目に印加する維持パルスとの間隔は、このサブフィールドの前記第２分割発光行程内において第１番目に印加する維持パルスと第２番目に印加する維持パルスとの間隔よりも広いことを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記１フィールド内での先頭の前記サブフィールドのみで、全ての前記放電セルをリセット放電せしめて前記放電セル内に壁電荷を形成させることにより全ての前記放電セルを前記発光セルの状態に初期化する一斉リセット行程を実行し、
前記サブフィールド各々の内のいずれか１の前記第１画素データ書込行程においてのみで前記第１表示領域に属する前記放電セル各々を前記画素データに応じて選択的に消去放電せしめることにより前記非発光セルの状態に設定し、
前記サブフィールド各々の内のいずれか１の前記第２画素データ書込行程においてのみで前記第２表示領域に属する前記放電セル各々を前記画素データに応じて選択的に消去放電せしめることにより前記非発光セルの状態に設定することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
重み付けが前記所定重み付け以下のサブフィールドでは、前記第１分割発光維持行程及び前記第２分割発光維持行程の実行時に、前記行電極対のうちの一方の行電極の全てに同時に第１駆動パルスを印加すると共に、前記第１駆動パルスとは異なるタイミングにて前記行電極対のうちの他方の行電極の全てに同時に第２駆動パルスを印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
表示ライン各々に対応した行電極と前記行電極に交叉して配列された列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、入力映像信号の１フィールドを複数のサブフィールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールドの各々において、
前記入力映像信号に対応した画素データに応じて前記プラズマディスプレイパネルの第１表示領域を担う複数の前記表示ライン各々に属する前記放電セルを発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定する第１画素データ書込行程と、
前記画素データに応じて前記プラズマディスプレイパネルの第２表示領域を担う複数の前記表示ライン各々に属する前記放電セルを前記発光セルの状態又は前記非発光セルの状態のいずれか一方の状態に設定する第２画素データ書込行程と、
前記第１表示領域に属する前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ維持放電せしめる第１分割発光維持行程と、
前記第２表示領域に属する前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ維持放電せしめる第２分割発光維持行程と、
全ての前記放電セル各々の内で前記発光セルの状態にあるものだけを前記サブフィールドの重み付けに対応した回数だけ維持放電せしめる一斉発光維持行程と、を実行するにあたり、
前記サブフィールド各々の内で重み付けが所定重み付け以下のサブフィールド各々では、
このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記一斉発光維持行程を実行し、前記一斉発光維持行程の終了直後にこのサブフィールドの次のサブフィールドでの前記第１画素データ書込行程を実行し、この第１画素データ書込行程の終了直後にこのサブフィールドの前記第２分割発光維持行程を実行する第１シーケンスと、
このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記第２分割発光維持行程を実行し、前記第２分割発光維持行程の終了直後に前記一斉発光維持行程を実行する第２シーケンスと、を交互に実行することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記サブフィールド各々の内で重み付けが前記所定重み付けより大きいサブフィールドでは、
このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記一斉発光維持行程を実行し、前記一斉発光維持行程の終了直後にこのサブフィールドの次のサブフィールドでの前記第１画素データ書込行程を実行し、この第１画素データ書込行程の終了直後にこのサブフィールドの前記第２分割発光維持行程を実行することを特徴とする請求項１０記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記１フィールド内での先頭の前記サブフィールドのみで、全ての前記放電セルをリセット放電せしめて前記放電セル内に壁電荷を形成させることにより全ての前記放電セルを前記発光セルの状態に初期化する一斉リセット行程を実行し、
前記サブフィールド各々の内のいずれか１の前記第１画素データ書込行程においてのみで前記第１表示領域に属する前記放電セル各々を前記画素データに応じて選択的に消去放電せしめることにより前記非発光セルの状態に設定し、前記サブフィールド各々の内のいずれか１の前記第２画素データ書込行程においてのみで前記第２表示領域に属する前記放電セル各々を前記画素データに応じて選択的に消去放電せしめることにより前記非発光セルの状態に設定することを特徴とする請求項１０記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記第１画素データ書込行程及び前記第２画素データ書込行程における前記表示ラインに対する前記画素データの書込走査の方向を１フィールド毎に変更することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記１フィールド内での先頭の前記サブフィールドのみで、全ての前記放電セルをリセット放電せしめて前記放電セル内に壁電荷を形成させることにより全ての前記放電セルを前記発光セルの状態に初期化する一斉リセット行程を実行し、
前記サブフィールド各々の内のいずれか１の前記第１画素データ書込行程又は前記第２画素データ書込行程においてのみで前記放電セル各々を前記画素データに応じて選択的に消去放電せしめることにより前記非発光セルの状態に設定することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、プラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネルは、この薄型表示デバイスの１つとして着目されている。
図１は、かかるプラズマディスプレイパネルと、これを駆動する駆動装置とからなるプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。
【０００４】
この際、各放電セルは、放電現象を利用して発光を行うものである為、"発光"及び"非発光"の２つの状態しかもたない。つまり、最低輝度(非発光状態)と、最高輝度(発光状態)の２階調分の輝度しか表現出来ないのである。
そこで、駆動装置１００は、このようなＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
【０００５】
サブフィールド法では、入力された映像信号を各画素毎に対応した例えば４ビットの画素データに変換し、この４ビットのビット桁各々に対応させて１フィールドを図２に示されるが如く４個のサブフィールドＳＦ１〜ＳＦ４に分割する。図３は、１サブフィールド内において、駆動装置１００が上記ＰＤＰ１０の行電極対及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【０００６】
先ず、一斉リセット行程Ｒcにおいて駆動装置１００は、正極性のリセットパルスＲＰXを行電極Ｘ1〜Ｘn、負極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。その直後に、駆動装置１００は、消去パルスＥＰをＰＤＰ１０の行電極Ｘ1〜Ｘnに一斉に印加する。これにより、各放電セル内には消去放電が生起されて上記壁電荷が消滅する。つまり、ＰＤＰ１０における全放電セルは"非発光セル"の状態に初期化される。
【０００７】
次に、画素データ書込行程Ｗcにおいて駆動装置１００は、４ビットの上記画素データの各ビットをサブフィールドＳＦ１〜ＳＦ４各々に対応させて分離し、そのビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドＳＦ１の画素データ書込行程Ｗcでは、駆動装置１００は、上記画素データの第１ビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。この際、駆動装置１００は、この第１ビット目の論理レベルが"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)のパルス電圧を有する画素データパルスを生成する。そして、駆動装置１００は、かかる画素データパルスを、第１〜第ｎ表示ライン各々に対応した１表示ライン分毎の画素データパルス群ＤＰ1〜ＤＰnとして、図３に示されるように順次、列電極Ｄ1〜Ｄmに印加して行く。更に、駆動装置１００は、各画素データパルス群ＤＰの印加タイミングに同期して図３に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルのみに放電(選択書込放電)が生じる。かかる選択書込放電の終息後、その放電セル内には壁電荷が形成される。これにより、上記一斉リセット行程Ｒcにおいて"非発光セル"の状態に初期化された放電セルは、"発光セル"の状態に推移する。一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択書込放電は生起されず、上記一斉リセット行程Ｒcにて初期化された状態、つまり"非発光セル"の状態が保持される。すなわち、画素データ書込行程Ｗcの実行により、ＰＤＰ１０における各放電セルは、入力映像信号に応じて、"発光セル"又は"非発光セル"のいずれか一方の状態に設定されるのである。
【０００８】
次に、発光維持行程Ｉcにおいて駆動装置１００は、図３に示されるように、正極性の維持パルスＩＰX及び正極性の維持パルスＩＰYを交互に繰り返し行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに夫々印加する。尚、１サブフィールド内においてこれら維持パルスＩＰX及びＩＰYを印加する回数(期間)は、図２に示されるが如く、各サブフィールドの重み付けに応じて設定されている。ここで、壁電荷が存在している放電セル、すなわち"発光セル"のみが、これら維持パルスＩＰX及びＩＰYが印加される度に維持放電する。つまり、上記画素データ書込行程Ｗcにおいて"発光セル"に設定された放電セルのみが、図２に示す如き、各サブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【０００９】
駆動装置１００は、以上の如き動作を各サブフィールド毎に実施する。この際、各サブフィールドで生起された上記維持放電の回数の合計(１フィールドでの)により、映像信号に対応した中間調の輝度が表現されるのである。
尚、上記サブフィールド法によって表現出来る輝度の階調数は、分割されたサブフィールドの数が多いほど多くなる。ところが、１フィールドの表示期間は予め定められているので、サブフィールドの数を多くする為には、図３に示されるが如き各種駆動パルスのパルス幅を短くする必要がある。しかしながら、放電セル内に残留する荷電粒子の量が少ないときに、駆動パルスのパルス幅を短くすると誤放電が生じるようになり、結果として良好な表示品質が得られなくなる。
【００１０】
【発明が解決しようとする課題】
本発明は、かかる問題を解決すべく為されたものであり、良好な画像表示を行うことが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、表示ライン各々に対応した行電極対と前記行電極対に交叉して配列された列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、入力映像信号の１フィールドを複数のサブフィールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールドの各々において、前記入力映像信号に対応した画素データに応じて前記プラズマディスプレイパネルの第１表示領域を担う複数の前記表示ライン各々に属する前記放電セルを発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定する第１画素データ書込行程と、前記画素データに応じて前記プラズマディスプレイパネルの第２表示領域を担う複数の前記表示ライン各々に属する前記放電セルを前記発光セルの状態又は前記非発光セルの状態のいずれか一方の状態に設定する第２画素データ書込行程と、前記放電セル各々の内で前記発光セルの状態にあるものだけを維持放電せしめる発光維持行程と、を実行するにあたり、前記サブフィールド各々の内で重み付けが所定重み付けより大なるサブフィールドの前記発光維持行程では、前記第１表示領域に属する前記放電セルだけを対象として前記発光セルの状態にある放電セルのみを維持放電せしめる第１分割発光維持行程と、前記第２表示領域に属する前記放電セルだけを対象として前記発光セルの状態にある放電セルのみを維持放電せしめる第２分割発光維持行程とを同時に実行する一方、前記サブフィールド各々の内で重み付けが前記所定重み付け以下のサブフィールドの前記発光維持行程では、前記第１分割発光維持行程と前記第２分割発光維持行程とを時間的に分散させて実行する。
又、請求項１０記載によるプラズマディスプレイパネルの駆動方法は、表示ライン各々に対応した行電極と前記行電極に交叉して配列された列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、入力映像信号の１フィールドを複数のサブフィールドに分割して階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールドの各々において、前記入力映像信号に対応した画素データに応じて前記プラズマディスプレイパネルの第１表示領域を担う複数の前記表示ライン各々に属する前記放電セルを発光セルの状態又は非発光セルの状態のいずれか一方の状態に設定する第１画素データ書込行程と、前記画素データに応じて前記プラズマディスプレイパネルの第２表示領域を担う複数の前記表示ライン各々に属する前記放電セルを前記発光セルの状態又は前記非発光セルの状態のいずれか一方の状態に設定する第２画素データ書込行程と、前記第１表示領域に属する前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ維持放電せしめる第１分割発光維持行程と、前記第２表示領域に属する前記放電セル各々の内で前記発光セルの状態にあるものだけを所定回数だけ維持放電せしめる第２分割発光維持行程と、全ての前記放電セル各々の内で前記発光セルの状態にあるものだけを前記サブフィールドの重み付けに対応した回数だけ維持放電せしめる一斉発光維持行程と、を実行するにあたり、前記サブフィールド各々の内で重み付けが所定重み付け以下のサブフィールド各々では、このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記一斉発光維持行程を実行し、前記一斉発光維持行程の終了直後にこのサブフィールドの次のサブフィールドでの前記第１画素データ書込行程を実行し、この第１画素データ書込行程の終了直後にこのサブフィールドの前記第２分割発光維持行程を実行する第１シーケンスと、このサブフィールドの前記第１画素データ書込行程の終了直後に前記第１分割発光維持行程を実行し、前記第１分割発光維持行程の終了直後に前記第２画素データ書込行程を実行し、前記第２画素データ書込行程の終了直後に前記第２分割発光維持行程を実行し、前記第２分割発光維持行程の終了直後に前記一斉発光維持行程を実行する第２シーケンスと、を交互に実行する。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図を参照しつつ説明する。
図４は、本発明による駆動方法に基づいてプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図４において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。
【００１３】
Ａ／Ｄ変換器１は、入力されたアナログの映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換し、これをデータ変換回路３０に供給する。
図５は、かかるデータ変換回路３０の内部構成を示す図である。
図５において、第１データ変換回路３２は、８ビットで"０"〜"２５５"なる輝度を表現し得る上記画素データＰＤを、８ビットで"０"〜"２２４"なる輝度範囲に抑制した輝度抑制画素データＰＤPに変換する。具体的には、第１データ変換回路３２は、図６に示す変換特性に基づいた図７及び図８に示されるが如き変換テーブルに従って、上記画素データＰＤを輝度抑制画素データＰＤPに変換する。すなわち、第１データ変換回路３２は、後述する多階調化処理回路３３での多階調化処理による輝度飽和、並びに表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(階調歪みの発生)を防止すべく、画素データＰＤに対して上述した如きデータ変換を施すのである。そして、第１データ変換回路３２は、そのデータ変換によって得られた輝度抑制画素データＰＤPを多階調化処理回路３３に供給する。
【００１４】
多階調化処理回路３３は、かかる８ビットの輝度抑制画素データＰＤPに対して誤差拡散処理及びディザ処理等の多階調化処理を施す。これにより、多階調化処理回路３３は、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を４ビットに圧縮した多階調化画素データＰＤSを求める。
図９は、多階調化処理回路３３の内部構成を示す図である。
【００１５】
図９に示されるように、かかる多階調化処理回路３３は、誤差拡散処理回路３３０及びディザ処理回路３５０から構成される。
先ず、誤差拡散処理回路３３０におけるデータ分離回路３３１は、上記第１データ変換回路３２から供給された８ビットの輝度抑制画素データＰＤPの下位２ビット分を誤差データ、上位６ビット分を表示データとして分離する。加算器３３２は、かかる誤差データと、遅延回路３３４からの遅延出力と、係数乗算器３３５の乗算出力とを加算して得た加算値を遅延回路３３６に供給する。遅延回路３３６は、加算器３３２から供給された加算値を、上記画素データＰＤのサンプリング周期と同一時間を有する遅延時間Ｄだけ遅らせ、これを遅延加算信号ＡＤ1として上記係数乗算器３３５及び遅延回路３３７に夫々供給する。係数乗算器３３５は、上記遅延加算信号ＡＤ1に所定係数値Ｋ1(例えば、"7/16")を乗算して得られた乗算結果を上記加算器３３２に供給する。遅延回路３３７は、上記遅延加算信号ＡＤ1を更に(１水平走査期間−上記遅延時間Ｄ×４）なる時間だけ遅延させたものを遅延加算信号ＡＤ2として遅延回路３３８に供給する。遅延回路３３８は、かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄだけ遅延させたものを遅延加算信号ＡＤ3として係数乗算器３３９に供給する。又、遅延回路３３８は、かかる遅延加算信号ＡＤ2を更に上記遅延時間Ｄ×２なる時間分だけ遅延させたものを遅延加算信号ＡＤ4として係数乗算器３４０に供給する。更に、遅延回路３３８は、かかる遅延加算信号ＡＤ2を上記遅延時間Ｄ×３なる時間分だけ遅延させたものを遅延加算信号ＡＤ5として係数乗算器３４１に供給する。係数乗算器３３９は、上記遅延加算信号ＡＤ3に所定係数値Ｋ2(例えば、"3/16")を乗算して得られた乗算結果を加算器３４２に供給する。係数乗算器３４０は、上記遅延加算信号ＡＤ4に所定係数値Ｋ3(例えば、"5/16")を乗算して得られた乗算結果を加算器３４２に供給する。係数乗算器３４１は、上記遅延加算信号ＡＤ5に所定係数値Ｋ4(例えば、"1/16")を乗算して得られた乗算結果を加算器３４２に供給する。加算器３４２は、上記係数乗算器３３９、３４０及び３４１各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路３３４に供給する。遅延回路３３４は、かかる加算信号を上記遅延時間Ｄなる時間分だけ遅延させて上記加算器３３２に供給する。加算器３３２は、上記データ分離回路３３１から供給された誤差データと、遅延回路３３４からの遅延出力と、係数乗算器３３５の乗算出力との加算結果に桁上げがない場合には論理レベル"０"、桁上げがある場合には論理レベル"1"のキャリアウト信号ＣOを発生して加算器３３３に供給する。加算器３３３は、上記データ分離回路３３１から供給された表示データに、上記キャリアウト信号ＣOを加算したものを６ビットの誤差拡散処理画素データＥＤとして出力する。
【００１６】
以下に、誤差拡散処理回路３３０の動作を、図１０に示す画素Ｇ(j,k)に対応した誤差拡散処理画素データＥＤを求める場合を例にとって説明する。
先ず、かかる画素Ｇ(j,k)の左横の画素Ｇ(j,k-1)、左斜め上の画素Ｇ(j-1,k-1)、真上の画素Ｇ(j-1,k)、及び右斜め上の画素Ｇ(j-1,k+1)各々に対応した各誤差データ、すなわち、
画素Ｇ(j,k-1)に対応した誤差データ：遅延加算信号ＡＤ1
画素Ｇ(j-1,k+1)に対応した誤差データ：遅延加算信号ＡＤ3
画素Ｇ(j-1,k)に対応した誤差データ：遅延加算信号ＡＤ4
画素Ｇ(j-1,k-1)に対応した誤差データ：遅延加算信号ＡＤ5
各々が、加算器３３２にて上述した如き所定の係数値Ｋ1〜Ｋ4なる重み付けをもって加算される。更に、加算器３３２は、この加算結果に、上記輝度抑制画素データＰＤPの下位２ビット分、すなわち画素Ｇ(j,k)に対応した誤差データを加算する。そして、加算器３３３は、上記加算器３３２から出力されたキャリアウト信号ＣOと、輝度抑制画素データＰＤPの上位６ビット分、すなわち画素Ｇ(j,k)における表示データとを加算したものを誤差拡散処理画素データＥＤとして求め、これを次段のディザ処理回路に供給する。
【００１７】
すなわち、誤差拡散処理回路３３０は、輝度抑制画素データＰＤPの上位６ビットを表示データ、下位２ビットを誤差データと捉え、周辺画素Ｇ(j,k-1)、Ｇ(j-1,k+1)、Ｇ(j-1,k)、Ｇ(j-1,k-1)各々での上記誤差データを重み付け加算したものを上記表示データに反映させて誤差拡散処理画素データＥＤを得るのである。かかる動作により、原画素｛Ｇ(j,k)｝における下位２ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に８ビットよりも少ないビット数、すなわち６ビット分の表示データにて、８ビット分の画素データＰＤと同等の輝度階調表現が可能になるのである。尚、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、後述するディザ係数の場合と同様に４つの画素各々に割り当てるべき誤差拡散の係数Ｋ1〜Ｋ4を１フィールド(又は、１フレーム)表示期間毎に変更するようにしても良い。
【００１８】
図９に示されるディザ処理回路３５０は、上記誤差拡散処理回路３３０から供給された誤差拡散処理画素データＥＤにディザ処理を施す。かかるディザ処理では、隣接する複数個の画素により１つの中間輝度を表現しようとするものである。例えば、左右、上下に互いに隣接する４つの画素を１組とし、この１組の各画素に対応した画素データ各々に、互いに異なる係数値からなる４つのディザ係数ａ〜ｄを夫々割り当てて加算する。かかるディザ処理によれば、４画素で４つの異なる中間表示レベルの組み合わせが発生することになる。しかしながら、ディザ係数ａ〜ｄなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。
【００１９】
そこで、ディザ処理回路３５０においては、４つの画素各々に割り当てるべき上記ディザ係数ａ〜ｄを１フィールド(又は、１フレーム)表示期間毎に変更するようにしている。
図１１は、かかるディザ処理回路３５０の内部構成を示す図である。
図１１において、ディザ係数発生回路３５２は、例えば、図１２に示されるが如く互いに隣接する４つの画素Ｇ(j,k)、画素Ｇ(j,k+1)、画素Ｇ(j+1,k)及び画素Ｇ(j+1,k+1)各々に割り当てるべきディザ係数ａ、ｂ、ｃ、ｄを発生し、これらを加算器３５１に供給する。この際、ディザ係数発生回路３５２は、これら４つの画素各々に割り当てるべき上記ディザ係数ａ〜ｄを図１２に示されるように１フィールド(又は、１フレーム)表示期間毎に変更して行く。
【００２０】
すなわち、最初の第１フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ａ
画素Ｇ(j,k+1)  ：ディザ係数ｂ
画素Ｇ(j+1,k)  ：ディザ係数ｃ
画素Ｇ(j+1,k+1)：ディザ係数ｄ
次の第２フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ｂ
画素Ｇ(j,k+1)  ：ディザ係数ａ
画素Ｇ(j+1,k)  ：ディザ係数ｄ
画素Ｇ(j+1,k+1)：ディザ係数ｃ
次の第３フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ｄ
画素Ｇ(j,k+1)  ：ディザ係数ｃ
画素Ｇ(j+1,k)  ：ディザ係数ｂ
画素Ｇ(j+1,k+1)：ディザ係数ａ
そして、第４フィールドにおいては、
画素Ｇ(j,k)    ：ディザ係数ｃ
画素Ｇ(j,k+1)  ：ディザ係数ｄ
画素Ｇ(j+1,k)  ：ディザ係数ａ
画素Ｇ(j+1,k+1)：ディザ係数ｂ
の如き割り当てにてディザ係数ａ〜ｄを発生し、この第１フィールド〜第４フィールド各々での動作を繰り返し実行する。すなわち、上記第４フィールドでのディザ係数発生動作が終了したら、再び、上記第１フィールドの動作に戻って、前述した動作を繰り返すのである。
【００２１】
加算器３５１は、これら画素Ｇ(j,k)、画素Ｇ(j,k+1)、画素Ｇ(j+1,k)、及び画素Ｇ(j+1,k+1)各々に対応した誤差拡散処理画素データＥＤに、夫々上記ディザ係数ａ〜ｄを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路３５３に供給する。
例えば、加算器３５１は、図１２に示される第１フィールドでは、
画素Ｇ(j,k)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ａ、
画素Ｇ(j,k+1)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ｂ、
画素Ｇ(j+1,k)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ｃ、
画素Ｇ(j+1,k+1)に対応した誤差拡散処理画素データＥＤ＋ディザ係数ｄの各々をディザ加算画素データとして上位ビット抽出回路３５３に供給するのである。
【００２２】
上位ビット抽出回路３５３は、かかるディザ加算画素データの上位４ビット分までを抽出し、これを多階調化画素データＰＤSとして、図５に示される第２データ変換回路３４に供給する。
第２データ変換回路３４は、図１３に示されるが如き変換テーブルに従って、上述した如き４ビットの多階調化画素データＰＤSを１４ビットの画素駆動データＧＤに変換してメモリ４に供給する。
【００２３】
メモリ４は、駆動制御回路２から供給された書込信号に従って上記画素駆動データＧＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素駆動データＧＤ11から、第ｎ行・第ｍ列の画素に対応した画素駆動データＧＤnmまでの(ｎ×ｍ)個分の書き込みが終了する度に、メモリ４は、以下の如き読み出し動作を行う。
【００２４】
先ず、メモリ４は、画素駆動データＧＤ11〜ＧＤnm各々の最下位ビットである第１ビット目を画素駆動データビットＤＢ１11〜ＤＢ１nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ４は、画素駆動データＧＤ11〜ＧＤnm各々の第２ビット目を画素駆動データビットＤＢ２11〜ＤＢ２nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にしてメモリ４は、画素駆動データＧＤの残りの第３ビット〜第１４ビットをビット毎に分離し、各ビット桁毎の画素駆動データビットＤＢ３〜ＤＢ１４を、夫々１表示ライン分ずつ読み出してアドレスドライバ６に供給する。
【００２５】
尚、メモリ４は、上述した如き画素駆動データビットＤＢ１〜ＤＢ１４を夫々、後述するサブフィールドＳＦ１〜ＳＦ１４各々に対応させたタイミングで順次読み出す。
駆動制御回路２は、図１４に示す発光駆動フォーマットに従って、ＰＤＰ１０を階調駆動すべき各種タイミング信号を発生して、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８からなる駆動部に供給する。
【００２６】
尚、図１４に示される発光駆動フォーマットでは、入力映像信号の１フィールド(又は、１フレーム)表示期間を４つのサブフィールドＳＦ１〜ＳＦ１４に分割する。この際、先頭のサブフィールドＳＦ１では、上記駆動部は、一斉リセット行程Ｒc、画素データ書込行程Ｗc0、分割発光維持行程Ｉc1、及び分割発光維持行程Ｉc2を順次実行する。又、それ以降のサブフィールドＳＦ２〜ＳＦ１３各々では、上記駆動部は、第１画素データ書込行程Ｗc1、分割発光維持行程Ｉc1、第２画素データ書込行程Ｗc2、一斉発光維持行程Ｉc0、及び分割発光維持行程Ｉc2を夫々順次実行する。そして、最後尾のサブフィールドＳＦ１４では、上記駆動部は、第１画素データ書込行程Ｗc1、第２画素データ書込行程Ｗc2、一斉発光維持行程Ｉc0及び消去行程Ｅを順次実行する。
【００２７】
図１５は、図１４に示される発光駆動フォーマットに従って、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々が、ＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
尚、図１５においては、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１〜ＳＦ３のみを抜粋して示している。
【００２８】
図１４に示す如く先頭のサブフィールドＳＦ１においてのみで実施される一斉リセット行程Ｒcでは、第１サスティンドライバ７が、図１５に示す如き負極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。更に、一斉リセット行程Ｒcでは、上記リセットパルスＲＰxの印加と同時に、第２サスティンドライバ８が正極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０における全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。かかる一斉リセット行程Ｒcにより、ＰＤＰ１０における全放電セルは、一旦、"発光セル"の状態に初期化される。
【００２９】
次の画素データ書込行程Ｗc0では、アドレスドライバ６が、メモリ４から読み出された画素駆動データビットＤＢ１11〜ＤＢ１nm各々の論理レベルに対応したパルス電圧を有する(ｎ×ｍ)個の画素データパルスを発生する。例えば、アドレスドライバ６は、画素駆動データビットが論理レベル"１"である場合には高電圧、論理レベル"０"である場合には低電圧(０ボルト)の画素データパルスを発生する。そして、アドレスドライバ６は、これら(ｎ×ｍ)個の画素データパルスを第１〜第ｎ表示ライン各々に対応させて１表示ライン分ずつグループ化した画素データパルス群ＤＰ1〜ＤＰnを、図１５に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングにて、負極性の走査パルスＳＰを発生し、これを図１５に示さすように、行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生起される。かかる選択消去放電により、上記一斉リセット行程Ｒcで形成された壁電荷が消滅し、この放電セルは、"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されないので、"発光セル"の状態が保持される。すなわち、この画素データ書込行程Ｗc0によれば、ＰＤＰ１０における各放電セルは、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定され、いわゆる画素データの書き込みが為される。
【００３０】
上記画素データ書込行程Ｗc0の実行後、上記駆動部は、図１４に示す如く分割発光維持行程Ｉc1を実行する。
分割発光維持行程Ｉc1では、先ず、第１サスティンドライバ７が、図１５に示されるが如き正極性の維持パルスＩＰXを、ＰＤＰ１０における画面上半分の表示領域Ｓ１を担う行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１５に示されるが如き正極性の維持パルスＩＰYを、上記表示領域Ｓ１を担う行電極Ｙ1〜Ｙkに同時印加する。この分割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００３１】
かかる分割発光維持行程Ｉc1の実行後、上記駆動部は、図１４に示すように、サブフィールドＳＦ２の第１画素データ書込行程Ｗc1を実行する。
サブフィールドＳＦ２の第１画素データ書込行程Ｗc1では、アドレスドライバ６は、先ず、メモリ４から読み出された画素駆動データビットＤＢ２11〜ＤＢ２nmの内から上記表示領域Ｓ１に対応したＤＢ２11〜ＤＢ２kmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ２11〜ＤＢ２km各々の論理レベルに対応したパルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生する。そして、アドレスドライバ６は、これら(ｋ×ｍ)個の画素データパルスを、上記表示領域Ｓ１を担う第１〜第ｋ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰ1〜ＤＰkを、図１５に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印加タイミングにて、負極性の走査パルスＳＰを発生し、これを図１５に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電によりその放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されないので、直前までの状態を維持する。つまり、走査パルスＳＰが印加される直前まで"発光セル"の状態にあった放電セルは"発光セル"、一方、走査パルスＳＰが印加される直前まで"非発光セル"の状態にあった放電セルは"非発光セル"の状態をそのまま維持するのである。このサブフィールドＳＦ２の画素データ書込行程Ｗc1によれば、ＰＤＰ１０における各放電セルの内で画面上側の表示領域Ｓ１に属する放電セルの各々が、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定され、いわゆる画素データの書き込みが為される。
【００３２】
かかるサブフィールドＳＦ２での第１画素データ書込行程Ｗc1の終了後、上記駆動部は、図１４に示すようにサブフィールドＳＦ２の分割発光維持行程Ｉc1を実行する。
サブフィールドＳＦ２の分割発光維持行程Ｉc1では、先ず、第１サスティンドライバ７が、図１５に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０における上側半分の表示領域Ｓ１を担う行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１５に示されるが如き正極性の維持パルスＩＰYを、上記表示領域Ｓ１を担う行電極Ｙ1〜Ｙkに同時印加する。かかる分割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００３３】
そして、上記駆動部は、図１５に示すように、上記分割発光維持行程Ｉc1と同時にサブフィールドＳＦ１の分割発光維持行程Ｉc2を実行する。
サブフィールドＳＦ１の分割発光維持行程Ｉc2では、先ず、第１サスティンドライバ７が、図１５に示す如き正極性の維持パルスＩＰXをＰＤＰ１０における画面下半分の表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１５に示す如き正極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０における画面下半分の表示領域Ｓ２に属する放電セルの内で壁電荷の残留している放電セルのみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電する。つまり、前述したサブフィールドＳＦ１の画素データ書込行程Ｗc0において"発光セル"の状態に設定された放電セルのみが、維持パルスＩＰY及びＩＰXが印加される度に維持放電して、２回分のパルス発光を行うのである。
【００３４】
そして、このサブフィールドＳＦ１の分割発光維持行程Ｉc2、並びに上記サブフィールドＳＦ２での分割発光維持行程Ｉc1の終了後、上記駆動部は、図１４に示すようにサブフィールドＳＦ２の第２画素データ書込行程Ｗc2を実行する。
かかる第２画素データ書込行程Ｗc2では、アドレスドライバ６は、先ず、メモリ４から読み出された上記画素駆動データビットＤＢ２11〜ＤＢ２nmの内から、表示領域Ｓ２に対応したＤＢ２(k+1)1〜ＤＢ２nmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ２(k+1)1〜ＤＢ２nm各々の論理レベルに対応したパルス電圧を有する［(ｎ−ｋ)×ｍ］個の画素データパルスを発生する。そして、アドレスドライバ６は、これら［(ｎ−ｋ)×ｍ］個の画素データパルスを、上記表示領域Ｓ２を担う第(ｋ＋１)〜第ｎ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰk+1〜ＤＰnを、図１５に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰk+1〜ＤＰn各々の印加タイミングで、負極性の走査パルスＳＰを発生し、これを図１５に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電により、その放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されないので、この放電セルは直前までの状態を保持する。つまり、走査パルスＳＰが印加される直前まで"発光セル"の状態にあった放電セルは"発光セル"に設定され、走査パルスＳＰが印加される直前まで"非発光セル"の状態にあった放電セルは"非発光セル"の状態に維持されて、いわゆる画素データの書き込みが為されるのである。
【００３５】
サブフィールドＳＦ２での第２画素データ書込行程Ｗc2の終了後、上記駆動部は、図１４に示すように、一斉発光維持行程Ｉc0を実行する。
かかる一斉発光維持行程Ｉc0では、第１サスティンドライバ７及び第２サスティンドライバ８各々が、正極性の維持パルスＩＰX及びＩＰYを図１５に示す如く全ての行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に繰り返し印加する。
【００３６】
尚、一斉発光維持行程Ｉc0で印加すべき維持パルスの回数(印加期間)は、各サブフィールドＳＦの重み付けに対応した回数に設定されている。例えば、サブフィールドＳＦ２の一斉発光維持行程Ｉc0で印加する維持パルスの回数を"４"とした場合、サブフィールドＳＦ３〜ＳＦ１４各々の一斉発光維持行程Ｉc0で印加すべき維持パルスの回数は、
ＳＦ３：８
ＳＦ４：１２
ＳＦ５：１８
ＳＦ６：２４
ＳＦ７：３０
ＳＦ８：３６
ＳＦ９：４２
ＳＦ10：４８
ＳＦ11：５４
ＳＦ12：６２
ＳＦ13：６８
ＳＦ14：７６
である。
【００３７】
この一斉発光維持行程Ｉc0の実行により、上記第１画素データ書込行程Ｗc1及び第２画素データ書込行程Ｗc2において壁電荷が形成された放電セル、すなわち、"発光セル"のみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電して、上述した如き回数分だけパルス発光を繰り返す。
上記一斉発光維持行程Ｉc0の終了後、上記駆動部は、図１４に示すように次のサブフィールドＳＦ３の第１画素データ書込行程Ｗc1を実行する。
【００３８】
サブフィールドＳＦ３の第１画素データ書込行程Ｗc1では、アドレスドライバ６は、先ず、メモリ４から読み出された画素駆動データビットＤＢ３11〜ＤＢ３nmの内から上記表示領域Ｓ１に対応したＤＢ３11〜ＤＢ３kmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ３11〜ＤＢ３km各々の論理レベルに対応したパルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生する。そして、アドレスドライバ６は、これら(ｋ×ｍ)個の画素データパルスを、上記表示領域Ｓ１を担う第１〜第ｋ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰ1〜ＤＰkを、図１５に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印加タイミングにて、負極性の走査パルスＳＰを発生し、これを図１５に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電によりその放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されないので、直前までの状態を維持する。つまり、走査パルスＳＰが印加される直前まで"発光セル"の状態にあった放電セルは"発光セル"、一方、走査パルスＳＰが印加される直前まで"非発光セル"の状態にあった放電セルは"非発光セル"の状態をそのまま維持するのである。
【００３９】
かかるサブフィールドＳＦ３での第１画素データ書込行程Ｗc1の終了後、上記駆動部は、図１４に示すようにサブフィールドＳＦ３の分割発光維持行程Ｉc1を実行する。
サブフィールドＳＦ３の分割発光維持行程Ｉc1では、先ず、第１サスティンドライバ７が、図１５に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０における上側半分の表示領域Ｓ１を担う行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１５に示されるが如き正極性の維持パルスＩＰYを、上記表示領域Ｓ１を担う行電極Ｙ1〜Ｙkに同時印加する。かかる分割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００４０】
そして、図１５に示すように、上記駆動部は、サブフィールドＳＦ３での分割発光維持行程Ｉc1と同時にサブフィールドＳＦ２の分割発光維持行程Ｉc2を実行する。
サブフィールドＳＦ２の分割発光維持行程Ｉc2では、先ず、第１サスティンドライバ７が、図１５に示す如き正極性の維持パルスＩＰXをＰＤＰ１０における下側半分の表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１５に示す如き正極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０の下側半分の表示領域Ｓ２に属する放電セルの内で壁電荷の残留している放電セルのみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電する。つまり、前述したサブフィールドＳＦ２の第２画素データ書込行程Ｗc2において"発光セル"の状態に設定された放電セルのみが、維持パルスＩＰY及びＩＰXが印加される度に維持放電して、２回分のパルス発光を行うのである。
【００４１】
前述した如きサブフィールドＳＦ２内での第１画素データ書込行程Ｗc1、分割発光維持行程Ｉc1、第２画素データ書込行程Ｗc2、一斉発光維持行程Ｉc0、及び分割発光維持行程Ｉc2なる一連動作を、サブフィールドＳＦ３〜ＳＦ１３においても同様に実行する。
尚、最後尾のサブフィールドＳＦ１４では、上記各行程の内、分割発光維持行程Ｉc1及び分割発光維持行程Ｉc2を実行しない。そして、かかるサブフィールドＳＦ１４では、図１４に示すように一斉発光維持行程Ｉc0の終了後、消去行程Ｅを実行する。かかる消去行程Ｅでは、第２サスティンドライバ８が消去パルスを発生してこれを行電極Ｙ1〜Ｙnに一斉に印加する。この消去パルスの印加により、ＰＤＰ１０における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、ＰＤＰ１０における全ての放電セルが"非発光セル"になるのである。
【００４２】
上述した如き駆動によれば、各サブフィールドの画素データ書込行程(Ｗc0、Ｗc1、Ｗc2)において選択消去放電の生起されなかった放電セル、つまり"発光セル"のみがそのサブフィールド内の発光維持行程(Ｉc1、Ｉc0、Ｉc2)内においてこのサブフィールドの重み付けに対応した回数だけ維持放電を行う。すなわち、"発光セル"の状態にある放電セルは、各サブフィールド内において、分割発光維持行程Ｉc1又はＩc2と、一斉発光維持行程Ｉc0とで生起された維持放電の合計回数分だけ繰り返しパルス発光を行うのである。
【００４３】
ここで、サブフィールドＳＦ１〜ＳＦ１４各々の画素データ書込行程(Ｗc0、Ｗc1、Ｗc2)において各放電セルが"発光セル"、又は"非発光セル"のいずれに設定されるのかは、図１３に示される画素駆動データＧＤの第１〜第１４ビット各々の論理レベルによって決まる。すなわち、画素駆動データＧＤにおけるビットが論理レベル"１"である場合には、図１３中の黒丸に示すように、そのビット桁に対応したサブフィールドＳＦでの画素データ書込行程(Ｗc0、Ｗc1、Ｗc2)において選択消去放電が生起され、放電セルは"非発光セル"に設定される。一方、画素駆動データＧＤにおけるビットが論理レベル"０"である場合には、そのビット桁に対応したサブフィールドＳＦの画素データ書込行程では上記選択消去放電は生起されず、放電セルは"発光セル"の状態を維持する。つまり、各放電セルは、図１３中の白丸に示すように、そのビット桁に対応したサブフィールドＳＦでの発光維持行程(Ｉc1、Ｉc0、Ｉc2)においてのみで、上述した如き回数分だけ維持放電に伴う発光を行う。そして、サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程において生起された維持放電の回数の総和により、各種の中間輝度が段階的に表現されるのである。
【００４４】
ここで、１４ビットからなる画素駆動データＧＤとして取り得るビットパターンは、図１３に示されるが如き１５パターンに過ぎない。従って、かかる１５パターンからなる画素駆動データＧＤを用いた駆動によると、夫々の発光輝度比が、
｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５階調にて中間輝度を表現することが可能となる。
【００４５】
尚、上記画素データＰＤは、そもそも８ビットで２５６段階の中間調を表現し得るものである。そこで、上述した如き１５階調の駆動でも、２５６段階に近い中間調の輝度表示を実現させるべく、上記多階調化処理回路３３で多階調化処理を行っているのである。
この際、上記実施例においては、ＰＤＰ１０の上側半分の表示領域Ｓ１に属する放電セルに対する画素データ書き込みを第１画素データ書込行程Ｗc1、下側半分の表示領域Ｓ２に属する放電セルに対する画素データ書き込みを第２画素データ書込行程Ｗc2で行っている。そして、上記第１画素データ書込行程Ｗc1が終了したら、第２画素データ書込行程Ｗc2を実行する前に、表示領域Ｓ１に属する放電セルに対して初回分(２回)の維持放電を生起させる分割発光維持行程Ｉc1を実行するようにしている。これにより、第１画素データ書込行程Ｗc1での選択消去放電によって形成されたものの時間経過とともに減少してしまった荷電粒子は、上記分割発光維持行程Ｉc1の維持放電によって再形成される。よって、一斉発光維持行程Ｉc0の直前では、表示領域Ｓ１に属する放電セル内には多くの荷電粒子が残留することになり、例え一斉発光維持行程Ｉc0で印加する維持パルスＩＰX及びＩＰY各々のパルス幅を短くしても、維持放電が正しく生起される。従って、維持パルスＩＰX及びＩＰY各々のパルス幅を短くすれば一斉発光維持行程Ｉc0に費やされる時間を短縮できる。
【００４６】
又、上記実施例によれば、第２画素データ書込行程Ｗc2の直前に、前のサブフィールドでの分割発光維持行程Ｉc2が実施される。この際、かかる分割発光維持行程Ｉc2で生起される維持放電に伴い、各放電セル内には荷電粒子が形成されることになる。つまり、第２画素データ書込行程Ｗc2の直前の段階では、放電セル内には多くの荷電粒子が残留しているので、例え第２画素データ書込行程Ｗc2で印加する画素データパルス及び走査パルスＳＰのパルス幅を短くしても、選択消去放電が正しく生起される。よって、画素データパルス及び走査パルスＳＰ各々のパルス幅を短くすれば第２画素データ書込行程Ｗc2に費やされる時間を短縮できる。
【００４７】
従って、このように短縮された時間を利用してサブフィールドの数を増加すれば、その分だけ表現できる階調数が増え、高品質な画像表示が得られるようになるのである。
ところが、図１４に示す駆動を行うと、例えば、ＰＤＰ１０の１画面内において、図１３に示される第３階調の駆動が為される画像と、第４階調の駆動が為される画像が存在する場合に以下の如き問題が生じる。
【００４８】
先ず、図１３に示される第４階調では、図１６(ａ)の斜線部に示す如く、サブフィールドＳＦ１〜ＳＦ３各々の発光維持行程(Ｉc1、Ｉc0、Ｉc2)においてのみで維持放電が生起される。一方、第３階調では、図１６(ｂ)の斜線部に示す如く、サブフィールドＳＦ１〜ＳＦ２各々の発光維持行程(Ｉc1、Ｉc0、Ｉc2)においてのみで維持放電が生起される。この際、図１６中の矢印に示す時点Ｔ１では、第４階調駆動が為される場合には図１６(ａ)に示す如く全ての放電セルが維持放電の対象となる。一方、第３階調駆動が為される場合には、上記時点Ｔ１では図１６(ｂ)に示す如くＰＤＰ１０の表示領域Ｓ２、つまり画面の下側半分の放電セルのみが維持放電の対象となる。従って、時点Ｔ１において、第３階調駆動が為される場合に維持放電によって流れる放電電流の量は、第４階調駆動が為される場合に比して小となり、それに伴い維持パルスＩＰの電圧降下量も小となる。よって、時点Ｔ１では、第３階調駆動が為される場合に表示領域Ｓ２に対して実際に印加される維持パルスＩＰのパルス電圧は、第４階調駆動が為される場合に表示領域Ｓ２に対して実際に印加される維持パルスＩＰのパルス電圧よりも高くなる。これにより、上記時点Ｔ１では、図１６(ｂ)に示す如き第３階調駆動を行った際に表示領域Ｓ２で生起された維持放電に伴う発光輝度は、図１６(ａ)に示す如き第４階調駆動を行った際に表示領域Ｓ２で生起された維持放電に伴う発光輝度よりも高輝度になってしまう。
【００４９】
従って、ＰＤＰ１０の１画面内において、上述した如き第３階調の駆動が為される画像と、第４階調の駆動が為される画像とが存在する場合には、表示領域Ｓ１及びＳ２間で輝度差(ブロック間輝度差)が生じてしまうのである。特に、維持放電回数の割り当てが少ないサブフィールド、すなわち輝度の重み付けが小なるサブフィールドＳＦ１〜ＳＦ４では、上記ブロック間輝度差が顕著に表れてしまい、表示品質を低下させてしまう。
【００５０】
そこで、図１４に示される発光駆動フォーマットに代わり図１７に示される発光駆動フォーマットを採用してＰＤＰ１０に対する階調駆動を実施する。
図１７に示す発光駆動フォーマットでは、重み付けが比較的大なるサブフィールド、つまり一斉発光維持行程Ｉc0での維持放電の回数が多いサブフィールドＳＦ５〜ＳＦ１４各々内での動作は、図１４及び図１５に示すものと同一である。よって、以下に、重み付けが比較的小なるサブフィールド、つまり、維持放電の実施回数の割り当てが少ないサブフィールドＳＦ１〜ＳＦ４各々内での動作を中心に、図１７に示す発光駆動フォーマットに基づく駆動について説明する。
【００５１】
図１８は、図１７に示す発光駆動フォーマットを採用した場合に、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８からなる駆動部が、ＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
尚、図１８においては、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１及びＳＦ４のみを抜粋して示している。
【００５２】
図１８において、先頭のサブフィールドＳＦ１においてのみで実施される一斉リセット行程Ｒcでは、第１サスティンドライバ７が、図１８に示す如き負極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。更に、一斉リセット行程Ｒcでは、上記リセットパルスＲＰxの印加と同時に、第２サスティンドライバ８が正極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０における全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。かかる一斉リセット行程Ｒcにより、ＰＤＰ１０における全放電セルは、一旦、"発光セル"の状態に初期化される。
【００５３】
上記一斉リセット行程Ｒcの実行後、駆動部は、第１画素データ書込行程Ｗc1を実行する。
第１画素データ書込行程Ｗc1では、アドレスドライバ６が、先ず、メモリ４から読み出された画素駆動データビットＤＢ１11〜ＤＢ１nmの内から上記表示領域Ｓ１に対応したＤＢ１11〜ＤＢ１kmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ１11〜ＤＢ１km各々の論理レベルに対応したパルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生する。そして、アドレスドライバ６は、これら(ｋ×ｍ)個の画素データパルスを、上記表示領域Ｓ１を担う第１〜第ｋ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰ1〜ＤＰkとして、図１８に示すように順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印加タイミングにて、負極性の走査パルスＳＰを発生し、これを図１８に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電によりその放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されない。よって、この際、各放電セルは上記一斉リセット行程Ｒcにおいて初期化された状態、すなわち"発光セル"の状態をそのまま維持するのである。かかる第１画素データ書込行程Ｗc1によれば、ＰＤＰ１０における各放電セルの内で画面上側の表示領域Ｓ１に属する放電セルの各々が、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定される。
【００５４】
上記第１画素データ書込行程Ｗc1の実行後、駆動部は、分割発光維持行程Ｉc1を実行する。
分割発光維持行程Ｉc1では、先ず、第１サスティンドライバ７が、図１８に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１８に示されるが如き正極性の維持パルスＩＰYを、ＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。この分割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００５５】
尚、上記分割発光維持行程Ｉc1と同一タイミングにて、第１サスティンドライバ７は、図１８に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の下側半分を担う表示領域Ｓ２に属する行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加と同時に第２サスティンドライバ８が、図１８に示されるが如き正極性で低レベルのキャンセルパルスＣＰをＰＤＰ１０の画面下半分を担う表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加する。そして、かかるキャンセルパルスＣＰの印加直後に、第２サスティンドライバ８は、図１８に示されるが如き正極性の維持パルスＩＰYを上記表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加する。この際、表示領域Ｓ２に属する行電極Ｘk+1〜Ｘn及びＹk+1〜Ｙnには維持パルスＩＰX及び維持パルスＩＰYが夫々印加されるが、この維持パルスＩＰXと同時に低レベルのキャンセルパルスＣＰが印加される為、維持放電は生起されない。
【００５６】
上記分割発光維持行程Ｉc1の実行後、上記駆動部は、第２画素データ書込行程Ｗc2を実行する。
かかる第２画素データ書込行程Ｗc2では、アドレスドライバ６は、先ず、メモリ４から読み出された上記画素駆動データビットＤＢ１11〜ＤＢ１nmの内から、上記表示領域Ｓ２に対応したＤＢ１(k+1)1〜ＤＢ１nmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ１(k+1)1〜ＤＢ１nm各々の論理レベルに対応したパルス電圧を有する［(ｎ−ｋ)×ｍ］個の画素データパルスを発生する。そして、アドレスドライバ６は、これら［(ｎ−ｋ)×ｍ］個の画素データパルスを、上記表示領域Ｓ２を担う第(ｋ＋１)〜第ｎ表示ライン各々に対応させて１表示ライン分ずつグループ化した画素データパルス群ＤＰk+1〜ＤＰnを、図１８に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰk+1〜ＤＰn各々の印加タイミングで、負極性の走査パルスＳＰを発生し、これを図１８に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電により、その放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されない。よって、この際、各放電セルは上記一斉リセット行程Ｒcにおいて初期化された状態、すなわち"発光セル"の状態をそのまま維持するのである。かかる第２画素データ書込行程Ｗc2によれば、ＰＤＰ１０における各放電セルの内で画面下側の表示領域Ｓ２に属する放電セルの各々が、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定される。
【００５７】
上記第２画素データ書込行程Ｗc2の終了後、上記駆動部は、分割発光維持行程Ｉc2を実行する。
分割発光維持行程Ｉc2では、先ず、第１サスティンドライバ７が、図１８に示す如き正極性の維持パルスＩＰXをＰＤＰ１０における下側半分の表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１８に示す如き正極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０の画面下半分の表示領域Ｓ２に属する放電セルの内で壁電荷の残留している放電セルのみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電する。つまり、前述した如き第２画素データ書込行程Ｗc2において"発光セル"の状態に設定された放電セルのみが、維持パルスＩＰY及びＩＰXが印加される度に維持放電して、２回分のパルス発光を行うのである。
【００５８】
尚、上記分割発光維持行程Ｉc2と同一タイミングにて、第１サスティンドライバ７は、図１８に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の画面上半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加と同時に第２サスティンドライバ８が、図１８に示されるが如き正極性で低レベルのキャンセルパルスＣＰを上記表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。そして、かかるキャンセルパルスＣＰの印加直後に、第２サスティンドライバ８は、図１８に示されるが如き正極性の維持パルスＩＰYを上記表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。この際、表示領域Ｓ１に属する行電極Ｘ1〜Ｘk及びＹ1〜Ｙkには維持パルスＩＰX及び維持パルスＩＰYが夫々印加されるが、この維持パルスＩＰXと同時に低レベルのキャンセルパルスＣＰが印加される為、維持放電は生起されない。
【００５９】
そして、このサブフィールドＳＦ１の分割発光維持行程Ｉc2の終了後、上記駆動部は、図１７に示すようにサブフィールドＳＦ２〜ＳＦ４各々を実行する。
この際、サブフィールドＳＦ２及びＳＦ３の各々では、上記駆動部は、サブフィールドＳＦ１の場合と同様に、第１画素データ書込行程Ｗc1、分割発光維持行程Ｉc1、第２画素データ書込行程Ｗc2、分割発光維持行程Ｉc2を順次実行する。
【００６０】
そして、サブフィールドＳＦ２及びＳＦ３各々の分割発光維持行程Ｉc1(又は分割発光維持行程Ｉc2)内で印加する維持パルスＩＰの回数は、サブフィールドＳＦ１の分割発光維持行程Ｉc2での印加回数を"２"とした場合、図１７に示すように、
ＳＦ１：２
ＳＦ２：６
ＳＦ３：１０
となる。
【００６１】
又、サブフィールドＳＦ４では、駆動部は、上記ＳＦ１〜ＳＦ３各々の場合と同様に、上述した如き第１画素データ書込行程Ｗc1及びＷc2を実行する。ただし、サブフィールドＳＦ４では、上記分割発光維持行程Ｉc1で生起させるべき維持放電を、図１７に示す如く第１分割発光維持行程Ｉc11及び第２分割発光維持行程Ｉc12の２行程に分けて実行する。更に、サブフィールドＳＦ４では、上記分割発光維持行程Ｉc2で生起させるべき維持放電を、図１７に示す如く、第１分割発光維持行程Ｉc21及び第２分割発光維持行程Ｉc22の２行程に分けて実行する。
【００６２】
すなわち、駆動部は、サブフィールドＳＦ４では、先ず、第１画素データ書込行程Ｗc1を実行し、その直後に第１分割発光維持行程Ｉc11を実行する。
かかる第１分割発光維持行程Ｉc11では、第１サスティンドライバ７が、図１８に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１８に示されるが如き正極性の維持パルスＩＰYを、ＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。この第１分割発光維持行程Ｉc11により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００６３】
上記第１分割発光維持行程Ｉc11の実行後、駆動部は、上述した如き第２画素データ書込行程Ｗc2を実行し、この第２画素データ書込行程Ｗc2の終了後に第２分割発光維持行程Ｉc12を実行する。
この第２分割発光維持行程Ｉc12では、第１サスティンドライバ７が、図１８に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１８に示されるが如き正極性の維持パルスＩＰYを、ＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。かかる第２分割発光維持行程Ｉc12により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００６４】
かかる第２分割発光維持行程Ｉc12の終了後、駆動部は、第１分割発光維持行程Ｉc21を実行する。
第１分割発光維持行程Ｉc21では、先ず、第１サスティンドライバ７が、図１８に示す如き正極性の維持パルスＩＰXをＰＤＰ１０における下側半分の表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１８に示す如き正極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０の画面下半分の表示領域Ｓ２に属する放電セルの内で壁電荷の残留している放電セルのみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電する。つまり、前述した如き第２画素データ書込行程Ｗc2において"発光セル"の状態に設定された放電セルのみが、維持パルスＩＰY及びＩＰXが印加される度に維持放電して、２回分のパルス発光を行うのである。
【００６５】
サブフィールドＳＦ４においては、上記第１分割発光維持行程Ｉc21の終了後、駆動部は、図１７に示す如く一斉発光維持行程Ｉc0を実行する。
かかる一斉発光維持行程Ｉc0では、第１サスティンドライバ７及び第２サスティンドライバ８各々が、正極性の維持パルスＩＰX及びＩＰYを図１８に示す如く全ての行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に繰り返し印加する。尚、一斉発光維持行程Ｉc0で印加すべき維持パルスの回数(印加期間)は、このサブフィールドＳＦ４では"１２"回である。従って、この一斉発光維持行程Ｉc0の実行により、上記第１画素データ書込行程Ｗc1及び第２画素データ書込行程Ｗc2において壁電荷が形成された放電セル、すなわち、"発光セル"のみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電して、上述した如き回数分だけパルス発光を繰り返す。
【００６６】
上記一斉発光維持行程Ｉc0の終了後、上記駆動部は、図１７に示すように次のサブフィールドＳＦ５の第１画素データ書込行程Ｗc1を実行する。そして、かかるサブフィールドＳＦ５での第１画素データ書込行程Ｗc1の終了後に、駆動部は、サブフィールドＳＦ４の第２分割発光維持行程Ｉc22を実行する。
かかる第２分割発光維持行程Ｉc22では、先ず、第１サスティンドライバ７が、図１８に示す如き正極性の維持パルスＩＰXをＰＤＰ１０における下側半分の表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図１８に示す如き正極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０の画面下半分の表示領域Ｓ２に属する放電セルの内で壁電荷の残留している放電セルのみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電する。つまり、前述した如きサブフィールドＳＦ４での第２画素データ書込行程Ｗc2において"発光セル"の状態に設定された放電セルのみが、維持パルスＩＰY及びＩＰXが印加される度に維持放電して、２回分のパルス発光を行うのである。
【００６７】
かかる図１７に示される駆動によれば、各サブフィールドの画素データ書込行程(Ｗc1、Ｗc2)において"発光セル"に設定された放電セルのみがそのサブフィールド内の発光維持行程(Ｉc1,Ｉc2,Ｉc11,Ｉc12,Ｉc21,Ｉc22,Ｉc0)においてこのサブフィールドの重み付けに対応した回数だけ維持放電を行う。すなわち、"発光セル"の状態にある放電セルは、図１９に示す如く、各サブフィールドＳＦ内において、各発光維持行程(Ｉc1,Ｉc2,Ｉc11,Ｉc12,Ｉc21,Ｉc22,Ｉc0)で生起された維持放電の合計回数分だけパルス発光を行うのである。
【００６８】
尚、図１７に示す駆動においても、図１４に示される駆動と同様に、図１３に示される１５パターンの画素駆動データＧＤを用いてＰＤＰ１０の階調駆動を行う。従って、かかる１５パターンからなる画素駆動データＧＤを用いた駆動によれば、図１４に示される駆動と同様に、夫々の発光輝度比が、
｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５階調にて中間輝度表示を行うことが出来る。
【００６９】
この際、図１７に示す駆動においては、維持放電回数の割り当てが少ない重み付けの小なるサブフィールドＳＦ１〜ＳＦ３内では、表示領域Ｓ１及びＳ２各々に対し、画素データ書込行程(Ｗc1、Ｗc2)が終了したら直ちに分割発光維持行程(Ｉc1、Ｉc2)を実行している。よって、かかる駆動によれば、表示領域Ｓ１に対応した分割発光維持行程Ｉc1と、表示領域Ｓ２に対応した分割発光維持行程Ｉc2とが時間的に重なることはない。
【００７０】
従って、かかる駆動によれば、前述した如き第３階調駆動及び第４階調駆動等の低輝度表示時において視覚されるブロック間輝度差を防止することができる。又、図１７に示す発光駆動フォーマットに代わり、図２０(ａ)に示す第１発光駆動フォーマット及び図２０(ｂ)に示す第２発光駆動フォーマットを１フィールド(又は、１フレーム)表示期間毎に切り換えて用いて、ＰＤＰ１０に対する階調駆動を行っても良い。  この際、図２０(ａ)に示される第１発光駆動フォーマットでは、サブフィールドＳＦ２及びＳＦ４、並びにサブフィールドＳＦ６〜ＳＦ１４各々内での動作は、図１４に示されるもの同一である。又、先頭のサブフィールドＳＦ１内での動作は、図１７に示されるものと同一である。よって、以下に、これらサブフィールドＳＦ１、ＳＦ２、ＳＦ４、ＳＦ６〜ＳＦ１４各々を除くサブフィールド、すなわち、サブフィールドＳＦ３及びＳＦ５内での動作のみを説明する。
【００７１】
図２０(ａ)に示されるサブフィールドＳＦ３及びＳＦ５では、駆動部は、先ず、上述した如き第１画素データ書込行程Ｗc1を実行し、その終了直後に、表示領域Ｓ１に属する"発光セル"に対して２回分の維持放電を生起させる分割発光維持行程Ｉc1を実行する。かかる分割発光維持行程Ｉc1の終了後に、駆動部は、表示領域Ｓ２に属する"発光セル"に対して２回分の維持放電を生起させる分割発光維持行程Ｉc2を実行する。そして、かかる分割発光維持行程Ｉc2の終了後に、駆動部は、全ての"発光セル"に対して一斉に、繰り返して維持放電を生起させる一斉発光維持行程Ｉc0を実行する。この際、サブフィールドＳＦ３の一斉発光維持行程Ｉc0では維持放電を"８"回、サブフィールドＳＦ５の一斉発光維持行程Ｉc0では維持放電を"１８"回だけ夫々生起させる。
【００７２】
ここで、図２０(ａ)に示す第１発光駆動フォーマットでは、サブフィールドＳＦ２及びＳＦ４の各々において、前述した如き理由により表示領域Ｓ１及びＳ２間でブロック間輝度差が視覚される。つまり、サブフィールドＳＦ２及びＳＦ４では、表示領域Ｓ１が暗く、表示領域Ｓ２が明るく視覚されるのである。一方、サブフィールドＳＦ３及びＳＦ５では、表示領域Ｓ１が明るく、表示領域Ｓ２が暗く視覚される。これは、図２０(ａ)に示すようにサブフィールドＳＦ３及びＳＦ５では、表示領域Ｓ２に対する分割発光維持行程Ｉc2と、一斉発光維持行程Ｉc0との間隔が短い為に生じる現象である。例えば、サブフィールドＳＦ３での表示領域Ｓ２では、図２０(ａ)に示す時点Ｔ２で各放電セルの維持放電が集中して放電電流が増大する。よって、この放電電流の増大に伴い、表示領域Ｓ２に属する放電セルに印加される維持パルスＩＰの電圧降下量も増加する。従って、この維持パルスＩＰのパルス電圧の低下により、表示領域Ｓ２では表示領域Ｓ１に比して維持放電に伴う発光輝度が低下するのである。
【００７３】
一方、図２０(ｂ)に示す第２発光駆動フォーマットでは、サブフィールドＳＦ２及びＳＦ４の各々において、先ず、上述した如き第１画素データ書込行程Ｗc1を実行し、その終了直後に、表示領域Ｓ１に属する"発光セル"に対して２回分の維持放電を生起させる分割発光維持行程Ｉc1を実行する。かかる分割発光維持行程Ｉc1の終了後に、表示領域Ｓ２に属する"発光セル"に対して２回分の維持放電を生起させる分割発光維持行程Ｉc2を実行する。そして、かかる分割発光維持行程Ｉc2の終了後に、全ての"発光セル"に対して一斉に、繰り返して維持放電を生起させる一斉発光維持行程Ｉc0を実行する。この際、サブフィールドＳＦ２の一斉発光維持行程Ｉc0では維持放電を"４"回、サブフィールドＳＦ４の一斉発光維持行程Ｉc0では維持放電を"１４"回だけ夫々生起させる。
【００７４】
尚、かかる第２発光駆動フォーマットでは、サブフィールドＳＦ３、ＳＦ５〜ＳＦ１４各々内での動作は図１４に示されるもの同一であり、先頭のサブフィールドＳＦ１内での動作は図１７に示されるものと同一である。
すなわち、図２０(ｂ)に示す第２発光駆動フォーマットでは、サブフィールドＳＦ３及びＳＦ５の各々において、前述した如き理由により表示領域Ｓ１及びＳ２間でブロック間輝度差が視覚される。つまり、サブフィールドＳＦ３及びＳＦ５では、表示領域Ｓ１が暗く、表示領域Ｓ２が明るく視覚されるのである。又、サブフィールドＳＦ２及びＳＦ４では、表示領域Ｓ１が明るく、表示領域Ｓ２が暗く視覚される。これは、図２０(ｂ)に示すようにサブフィールドＳＦ２及びＳＦ４では、表示領域Ｓ２に対する分割発光維持行程Ｉc2と、一斉発光維持行程Ｉc0との間隔が短い為に生じる現象である。例えば、サブフィールドＳＦ２での表示領域Ｓ２では、図２０(ｂ)に示す時点Ｔ３で各放電セルの維持放電が集中して放電電流が増大する。よって、この放電電流の増大に伴い、表示領域Ｓ２に属する放電セルに印加される維持パルスＩＰの電圧降下量も増加する。従って、この維持パルスＩＰのパルス電圧の低下により、表示領域Ｓ２では表示領域Ｓ１に比して維持放電に伴う発光輝度が低下するのである。
【００７５】
以上の如く、図２０(ａ)に示す第１発光駆動フォーマットにおいては、図２１(ａ)に示す如くサブフィールドＳＦ２及びＳＦ４各々では、、表示領域Ｓ１が暗く、表示領域Ｓ２が明るく視覚される。又、サブフィールドＳＦ３及びＳＦ５各々では、表示領域Ｓ１が明るく、表示領域Ｓ２が暗く視覚される。一方、図２０(ｂ)に示す第１発光駆動フォーマットにおいては、図２１(ｂ)に示す如くサブフィールドＳＦ２及びＳＦ４各々では、表示領域Ｓ１が明るく、表示領域Ｓ２が暗く視覚され、ＳＦ３及びＳＦ５各々では、表示領域Ｓ１が暗く、表示領域Ｓ２が明るく視覚される。
【００７６】
つまり、図２１に示すように、比較的重み付けの小なるサブフィールドＳＦ２〜ＳＦ５において、上記第１発光駆動フォーマットと、第２発光駆動フォーマットとでは、表示領域Ｓ１及びＳ２間での輝度の大小関係が互いに反転しているのである。よって、１フィールド表示期間毎に両者を切り換えて用いてＰＤＰ１０に対する階調駆動を行えば、表示領域Ｓ１及びＳ２間でのブロック間輝度差が低減される。
【００７７】
又、このように、重み付けの小なるサブフィールドにおいて顕著に表れるブロック間輝度差を低減させるべく、図１４に示される発光駆動フォーマットに代わり図２２に示す発光駆動フォーマットを採用しても良い。尚、図２２に示す発光駆動フォーマットにおけるサブフィールドＳＦ５〜ＳＦ１４各々内での動作は、図１４に示す発光駆動フォーマットのそれと同一であるので、説明は省略する。
【００７８】
図２２に示す発光駆動フォーマットでは、重み付けの小なるサブフィールドＳＦ１〜ＳＦ４の各々において、サブフィールドＳＦ５〜ＳＦ１４と同様に、第１画素データ書込行程Ｗc1、分割発光維持行程Ｉc1、第２画素データ書込行程Ｗc2、分割発光維持行程Ｉc2を実行する。更に、サブフィールドＳＦ２〜ＳＦ４では、サブフィールドＳＦ５〜ＳＦ１４各々の場合と同様に、上記第２画素データ書込行程Ｗc2の直後に一斉発光維持行程Ｉc0を実行する。
【００７９】
ただし、サブフィールドＳＦ２〜ＳＦ４各々の分割発光維持行程Ｉc2に関しては、次のサブフィールドの分割発光維持行程Ｉc1と同時に実行するのではなく、かかる分割発光維持行程Ｉc1の終了後に実行する。すなわち、図２２に示すように、サブフィールドＳＦ２〜ＳＦ４各々では、分割発光維持行程Ｉc1の終了後、第２画素データ書込行程Ｗc2を実行する直前に、前のサブフィールドの分割発光維持行程Ｉc2を実行するのである。
【００８０】
図２３は、図２２に示す発光駆動フォーマットに従って、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８からなる駆動部がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。尚、図２３においては、サブフィールドＳＦ１及びＳＦ２内での動作のみを抜粋して示している。
【００８１】
図２３において、先ず、先頭のサブフィールドＳＦ１においてのみで実施される一斉リセット行程Ｒcでは、第１サスティンドライバ７が、図２３に示す如き負極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。更に、一斉リセット行程Ｒcでは、上記リセットパルスＲＰxの印加と同時に、第２サスティンドライバ８が正極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０における全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。かかる一斉リセット行程Ｒcにより、ＰＤＰ１０における全放電セルは、一旦、"発光セル"の状態に初期化される。
【００８２】
上記一斉リセット行程Ｒcの実行後、駆動部は、図２２に示すように、第１画素データ書込行程Ｗc1を実行する。
第１画素データ書込行程Ｗc1では、アドレスドライバ６が、先ず、メモリ４から読み出された画素駆動データビットＤＢ１11〜ＤＢ１nmの内から上記表示領域Ｓ１に対応したＤＢ１11〜ＤＢ１kmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ１11〜ＤＢ１km各々の論理レベルに対応したパルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生する。そして、アドレスドライバ６は、これら(ｋ×ｍ)個の画素データパルスを、上記表示領域Ｓ１を担う第１〜第ｋ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰ1〜ＤＰkとして、図２３に示すように順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印加タイミングにて、負極性の走査パルスＳＰを発生し、これを図２３に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電によりその放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されない。よって、この際、各放電セルは上記一斉リセット行程Ｒcにおいて初期化された状態、すなわち"発光セル"の状態をそのまま維持するのである。かかる第１画素データ書込行程Ｗc1によれば、ＰＤＰ１０における各放電セルの内で画面上側の表示領域Ｓ１に属する放電セルの各々が、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定される。
【００８３】
上記第１画素データ書込行程Ｗc1の実行後、駆動部は、図２２に示すように、分割発光維持行程Ｉc1を実行する。
分割発光維持行程Ｉc1では、先ず、第１サスティンドライバ７が、図２３に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図２３に示す如き正極性の維持パルスＩＰYを、ＰＤＰ１０の上側半分を担う表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。この際、かかる分割発光維持行程Ｉc1内において第１番目に印加する上記維持パルスＩＰXのパルス幅ＴS1を、第２番目に印加する上記維持パルスＩＰYのパルス幅ＴS2よりも広くする。かかる分割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００８４】
尚、上記分割発光維持行程Ｉc1と同一タイミングにて、第１サスティンドライバ７は、図２３に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の下側半分を担う表示領域Ｓ２に属する行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加と同時に第２サスティンドライバ８が、図２３に示されるが如き正極性で低レベルのキャンセルパルスＣＰをＰＤＰ１０の画面下半分を担う表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加する。そして、かかるキャンセルパルスＣＰの印加直後に、第２サスティンドライバ８は、図２３に示されるが如き正極性の維持パルスＩＰYを上記表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加する。この際、表示領域Ｓ２に属する行電極Ｘk+1〜Ｘn及びＹk+1〜Ｙnには維持パルスＩＰX及び維持パルスＩＰYが夫々印加されるが、この維持パルスＩＰXと同時に低レベルのキャンセルパルスＣＰが印加される為、維持放電は生起されない。
【００８５】
上記分割発光維持行程Ｉc1の実行後、上記駆動部は、図２２に示すように、第２画素データ書込行程Ｗc2を実行する。
かかる第２画素データ書込行程Ｗc2では、アドレスドライバ６は、先ず、メモリ４から読み出された上記画素駆動データビットＤＢ１11〜ＤＢ１nmの内から、上記表示領域Ｓ２に対応したＤＢ１(k+1)1〜ＤＢ１nmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ１(k+1)1〜ＤＢ１nm各々の論理レベルに対応したパルス電圧を有する［(ｎ−ｋ)×ｍ］個の画素データパルスを発生する。そして、アドレスドライバ６は、これら［(ｎ−ｋ)×ｍ］個の画素データパルスを、上記表示領域Ｓ２を担う第(ｋ＋１)〜第ｎ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰk+1〜ＤＰnを、図２３に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰk+1〜ＤＰn各々の印加タイミングで、負極性の走査パルスＳＰを発生し、これを図２３に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電により、その放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されない。よって、この際、各放電セルは上記一斉リセット行程Ｒcにおいて初期化された状態、すなわち"発光セル"の状態をそのまま維持するのである。かかる第２画素データ書込行程Ｗc2によれば、ＰＤＰ１０における各放電セルの内で画面下側の表示領域Ｓ２に属する放電セルの各々が、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定される。
【００８６】
上記第２画素データ書込行程Ｗc2の終了後、上記駆動部は、図２２に示すように、サブフィールドＳＦ２の第１画素データ書込行程Ｗc1を実行する。
サブフィールドＳＦ２の第１画素データ書込行程Ｗc1では、アドレスドライバ６が、先ず、メモリ４から読み出された画素駆動データビットＤＢ２11〜ＤＢ２nmの内から上記表示領域Ｓ１に対応したＤＢ２11〜ＤＢ２kmを抽出する。次に、アドレスドライバ６は、これら画素駆動データビットＤＢ２11〜ＤＢ２km各々の論理レベルに対応したパルス電圧を有する(ｋ×ｍ)個の画素データパルスを発生する。そして、アドレスドライバ６は、これら(ｋ×ｍ)個の画素データパルスを、上記表示領域Ｓ１を担う第１〜第ｋ表示ライン各々に対応させて１表示ライン分づつグループ化した画素データパルス群ＤＰ1〜ＤＰkとして、図２３に示すように順次、列電極Ｄ1〜Ｄmに印加して行く。この間、第２サスティンドライバ８は、上記画素データパルス群ＤＰ1〜ＤＰk各々の印加タイミングにて、負極性の走査パルスＳＰを発生し、これを図２３に示すように、行電極Ｙ1〜Ｙkへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電によりその放電セル内に形成されていた壁電荷は消滅し、この放電セルは"非発光セル"の状態に推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスが印加された放電セルには、上記の如き選択消去放電は生起されない。よって、この際、各放電セルは上記一斉リセット行程Ｒcにおいて初期化された状態、すなわち"発光セル"の状態をそのまま維持するのである。かかる第１画素データ書込行程Ｗc1によれば、ＰＤＰ１０における各放電セルの内で画面上側の表示領域Ｓ１に属する放電セルの各々が、画素データＰＤに応じて"発光セル"又は"非発光セル"のいずれか一方の状態に設定される。
【００８７】
上記第１画素データ書込行程Ｗc1の実行後、駆動部は、図２２に示すように、分割発光維持行程Ｉc1を実行する。
サブフィールドＳＦ２の分割発光維持行程Ｉc1では、先ず、第１サスティンドライバ７が、図２３に示されるが如き正極性の維持パルスＩＰXを表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図２３に示す如き正極性の維持パルスＩＰYを表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。この際、かかる分割発光維持行程Ｉc1内において第１番目に印加する上記維持パルスＩＰXのパルス幅ＴS1を、第２番目に印加する上記維持パルスＩＰYのパルス幅ＴS2よりも広くする。この分割発光維持行程Ｉc1により、上記表示領域Ｓ１に属する放電セルの内で、壁電荷が存在している放電セル、すなわち"発光セル"のみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電し、２回分のパルス発光が為される。
【００８８】
尚、上記分割発光維持行程Ｉc1と同一タイミングにて、第１サスティンドライバ７は、図２３に示されるが如き正極性の維持パルスＩＰXを表示領域Ｓ２に属する行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加と同時に第２サスティンドライバ８が、図２３に示されるが如き正極性で低レベルのキャンセルパルスＣＰを表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加する。そして、かかるキャンセルパルスＣＰの印加直後に、第２サスティンドライバ８は、図２３に示されるが如き正極性の維持パルスＩＰYを上記表示領域Ｓ２に属する行電極Ｙk+1〜Ｙnに同時印加する。この際、表示領域Ｓ２に属する行電極Ｘk+1〜Ｘn及びＹk+1〜Ｙnには維持パルスＩＰX及び維持パルスＩＰYが夫々印加されるが、この維持パルスＩＰXと同時に低レベルのキャンセルパルスＣＰが印加される為、維持放電は生起されない。
【００８９】
上記分割発光維持行程Ｉc1の実行後、上記駆動部は、図２２に示すように、サブフィールドＳＦ１の分割発光維持行程Ｉc2を実行する。
かかる分割発光維持行程Ｉc2では、先ず、第１サスティンドライバ７が、図２３に示す如き正極性の維持パルスＩＰXを表示領域Ｓ２を担う行電極Ｘk+1〜Ｘnに同時印加する。更に、かかる維持パルスＩＰXの印加直後に、第２サスティンドライバ８が、図２３に示す如き正極性の維持パルスＩＰYを上記表示領域Ｓ２を担う行電極Ｙk+1〜Ｙnに同時印加する。上記分割発光維持行程Ｉc2により、ＰＤＰ１０の画面下半分の表示領域Ｓ２に属する放電セルの内で壁電荷の残留している放電セルのみが上記維持パルスＩＰY及びＩＰXが印加される度に維持放電する。つまり、前述した如き第２画素データ書込行程Ｗc2において"発光セル"の状態に設定された放電セルのみが、維持パルスＩＰY及びＩＰXが印加される度に維持放電して、２回分のパルス発光を行うのである。尚、上記分割発光維持行程Ｉc2と同一タイミングにて、第１サスティンドライバ７は、図２３に示されるが如き正極性の維持パルスＩＰXをＰＤＰ１０の画面上半分を担う表示領域Ｓ１に属する行電極Ｘ1〜Ｘkに同時印加する。更に、かかる維持パルスＩＰXの印加と同時に第２サスティンドライバ８が、図２３に示されるが如き正極性で低レベルのキャンセルパルスＣＰを上記表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。そして、かかるキャンセルパルスＣＰの印加直後に、第２サスティンドライバ８は、図２３に示されるが如き正極性の維持パルスＩＰYを上記表示領域Ｓ１に属する行電極Ｙ1〜Ｙkに同時印加する。この際、表示領域Ｓ１に属する行電極Ｘ1〜Ｘk及びＹ1〜Ｙkには維持パルスＩＰX及び維持パルスＩＰYが夫々印加されるが、この維持パルスＩＰXと同時に低レベルのキャンセルパルスＣＰが印加される為、維持放電は生起されない。
【００９０】
尚、図２３に示すように、上記分割発光維持行程Ｉc1内において第１番目に印加する維持パルスＩＰXと、第２番目に印加する維持パルスＩＰYとの間隔ＴW1は、分割発光維持行程Ｉc2内において印加する維持パルスＩＰX及びＩＰY間の間隔ＴW2よりも広くしてある。
そして、このサブフィールドＳＦ２の分割発光維持行程Ｉc2の終了後、上記駆動部は、図２２に示すように、サブフィールドＳＦ２の第２画素データ書込行程Ｗc2を実行する。
【００９１】
以上の如く、図２２に示す駆動においても図１７に示す駆動と同様に、重み付けの小なるサブフィールドでは、表示領域Ｓ１の発光維持を担う分割発光維持行程Ｉc1と、表示領域Ｓ２の発光維持を担う分割発光維持行程Ｉc2とが時間的に重なることはない。又、図２２に示す駆動では図２３に示す如く、重み付けの小なるサブフィールド内では、各分割発光維持行程Ｉc1内において第１番目に印加する維持パルスのパルス幅を第２番目に印加する維持パルスのパルス幅よりも広くしている。更に、この重み付けの小なるサブフィールド内では、分割発光維持行程Ｉc1において第１番目に印加する維持パルスと、第２番目に印加する維持パルスとの間隔を、分割発光維持行程Ｉc2内で印加する維持パルス同士の間隔よりも広くしている。
【００９２】
これらの配慮により、図２２に示す駆動においても、低輝度表示時における表示領域Ｓ１及びＳ２間でのブロック間輝度差が抑制されるのである。
尚、上記実施例においては、ＰＤＰ１０の画面を２つの表示領域Ｓ１及びＳ２に分割して捉えて階調駆動を行うようにしているが、分割する表示ブロックの数は３つ以上であっても良い。
【００９３】
図２４(ａ)及び図２４(ｂ)は、分割する表示ブロックを４つと捉えてＰＤＰ１０に対する階調駆動を行う際に用いる発光駆動フォーマットの一例を示す図である。
駆動部は、図２４(ａ)に示され第１発光駆動フォーマットと、図２４(ｂ)に示される第２発光駆動フォーマットとを、１フィールド(又は、１フレーム)表示期間毎に交互に切り換えて用いてＰＤＰ１０に対する階調駆動を行う。
【００９４】
図２４(ａ)に示される第１発光駆動フォーマットでは、先ず、先頭のサブフィールドＳＦ１において、駆動部は、前述した如き一斉リセット行程Ｒcを実行する。そして、かかる一斉リセット行程Ｒcの終了後、駆動部は、第１画素データ書込行程Ｗc1を実行する。第１画素データ書込行程Ｗc1では、駆動部は、ＰＤＰ１０の第１〜第ｐ表示ライン群(表示領域Ｓ１)に属する放電セル各々を画素データに応じて選択的に選択消去放電を生起せしめ、各放電セルを"発光セル"又は"非発光セル"状態のいずれか一方に設定する。かかる第１画素データ書込行程Ｗc1の終了後、上記駆動部は、分割発光維持行程Ｉc1を実行する。分割発光維持行程Ｉc1では、駆動部は、上記表示領域Ｓ１に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。かかる分割発光維持行程Ｉc1の終了後、駆動部は、第２画素データ書込行程Ｗc2を実行する。かかる第２画素データ書込行程Ｗc2では、駆動部は、ＰＤＰ１０の第(ｐ＋１)〜第ｋ表示ライン群(表示領域Ｓ２)に属する各放電セルを画素データに応じて選択的に選択消去放電を生起せしめ、各放電セルを"発光セル"又は"非発光セル"状態のいずれか一方に設定する。かかる第２画素データ書込行程Ｗc2の終了後、上記駆動部は、分割発光維持行程Ｉc2を実行する。分割発光維持行程Ｉc2では、駆動部は、ＰＤＰ１０の表示領域Ｓ２に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。かかる分割発光維持行程Ｉc2の終了後、駆動部は、第３画素データ書込行程Ｗc3を実行する。第３画素データ書込行程Ｗc3では、駆動部は、ＰＤＰ１０の第(ｋ＋１)〜第ｖ表示ライン群(表示領域Ｓ３)に属する放電セルを画素データに応じて選択的に選択消去放電を生起せしめ、各放電セルを"発光セル"又は"非発光セル"状態のいずれか一方に設定する。かかる第３画素データ書込行程Ｗc3の終了後、上記駆動部は、分割発光維持行程Ｉc3を実行する。分割発光維持行程Ｉc3では、駆動部は、ＰＤＰ１０の表示領域Ｓ３に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。かかる分割発光維持行程Ｉc3の終了後、駆動部は、第４画素データ書込行程Ｗc4を実行する。第４画素データ書込行程Ｗc4では、駆動部は、ＰＤＰ１０の第(ｖ＋１)〜第ｎ表示ライン群(表示領域Ｓ４)に属する放電セルを画素データに応じて選択的に選択消去放電を生起せしめ、各放電セルを"発光セル"又は"非発光セル"状態のいずれか一方に設定する。かかる第４画素データ書込行程Ｗc4の終了後、上記駆動部は、分割発光維持行程Ｉc4を実行する。分割発光維持行程Ｉc4では、駆動部は、ＰＤＰ１０の表示領域Ｓ４に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。
【００９５】
かかる分割発光維持行程Ｉc4の終了後、駆動部は、サブフィールドＳＦ２での第１画素データ書込行程Ｗc1を実行する。この第１画素データ書込行程Ｗc1の終了後、駆動部は、第１分割発光維持行程Ｉc11を実行する。第１分割発光維持行程Ｉc11では、駆動部は、上記表示領域Ｓ１に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。かかる第１分割発光維持行程Ｉc11の終了後、駆動部は、サブフィールドＳＦ２での第２画素データ書込行程Ｗc2を実行する。この第２画素データ書込行程Ｗc2の終了後、駆動部は、第１分割発光維持行程Ｉc21を実行する。第１分割発光維持行程Ｉc21では、駆動部は、上記表示領域Ｓ２に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。かかる第１分割発光維持行程Ｉc21の終了後、駆動部は、サブフィールドＳＦ２での第３画素データ書込行程Ｗc3を実行する。この第３画素データ書込行程Ｗc3の終了後、駆動部は、第１分割発光維持行程Ｉc31を実行する。第１分割発光維持行程Ｉc31では、駆動部は、上記表示領域Ｓ３に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。かかる第１分割発光維持行程Ｉc31の終了後、駆動部は、サブフィールドＳＦ２での第４画素データ書込行程Ｗc4を実行する。この第４画素データ書込行程Ｗc4の終了後、駆動部は、第１分割発光維持行程Ｉc41を実行する。第１分割発光維持行程Ｉc41では、駆動部は、上記表示領域Ｓ４に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。この際、かかる第１分割発光維持行程Ｉc41と同一タイミングにて、駆動部は、第２分割発光維持行程Ｉc12を実行する。かかる第２分割発光維持行程Ｉc12では、駆動部は、上記表示領域Ｓ１に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。
【００９６】
かかる第２分割発光維持行程Ｉc12の終了後、駆動部は、サブフィールドＳＦ３での第１画素データ書込行程Ｗc1を実行する。この第１画素データ書込行程Ｗc1の終了後、駆動部は、サブフィールドＳＦ２での第２分割発光維持行程Ｉc22を実行する。第２分割発光維持行程Ｉc22では、駆動部は、上記表示領域Ｓ２に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。更に、かかる第２分割発光維持行程Ｉc22と同一タイミングにて、駆動部は、サブフィールドＳＦ３での第１分割発光維持行程Ｉc11を実行する。かかる第１分割発光維持行程Ｉc11の終了後、駆動部は、サブフィールドＳＦ３での第２画素データ書込行程Ｗc2を実行する。この第２画素データ書込行程Ｗc2の終了後、駆動部は、サブフィールドＳＦ２での第２分割発光維持行程Ｉc32を実行する。第２分割発光維持行程Ｉc32では、駆動部は、上記表示領域Ｓ３に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。更に、かかる第２分割発光維持行程Ｉc32と同一タイミングにて、駆動部は、サブフィールドＳＦ３での第１分割発光維持行程Ｉc21を実行する。かかる第１分割発光維持行程Ｉc21の終了後、駆動部は、サブフィールドＳＦ３での第３画素データ書込行程Ｗc3を実行する。この第３画素データ書込行程Ｗc3の終了後、駆動部は、サブフィールドＳＦ２での第２分割発光維持行程Ｉc42を実行する。第２分割発光維持行程Ｉc42では、駆動部は、上記表示領域Ｓ４に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。更に、かかる第２分割発光維持行程Ｉc42と同一タイミングにて、駆動部は、サブフィールドＳＦ３での第１分割発光維持行程Ｉc31並びに第２分割発光維持行程Ｉc12を夫々同時に実行する。これら第２分割発光維持行程Ｉc42、第１分割発光維持行程Ｉc31及び第２分割発光維持行程Ｉc12各々の終了後、駆動部は、サブフィールドＳＦ３での第４画素データ書込行程Ｗc4を実行する。この第４画素データ書込行程Ｗc4の終了後、駆動部は、サブフィールドＳＦ３での第１分割発光維持行程Ｉc41、第２分割発光維持行程Ｉc22、並びに、第３分割発光維持行程Ｉc13を夫々同時に実行する。かかる第３分割発光維持行程Ｉc13では、駆動部は、上記表示領域Ｓ１に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。
【００９７】
上記第３分割発光維持行程Ｉc13の終了後、駆動部は、サブフィールドＳＦ４での第１画素データ書込行程Ｗc1を実行する。この第１画素データ書込行程Ｗc1の終了後、駆動部は、サブフィールドＳＦ４での第１分割発光維持行程Ｉc11、ＳＦ３での第３分割発光維持行程Ｉc23及びＳＦ３での第２分割発光維持行程Ｉc32を夫々同時に実行する。尚、第３分割発光維持行程Ｉc23では、駆動部は、上記表示領域Ｓ２に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。これら３行程の終了後、駆動部は、サブフィールドＳＦ４での第２画素データ書込行程Ｗc2を実行する。この第２画素データ書込行程Ｗc2の終了後、駆動部は、サブフィールドＳＦ４での第２分割発光維持行程Ｉc12、ＳＦ４での第１分割発光維持行程Ｉc21、ＳＦ３での第３分割発光維持行程Ｉc33及びＳＦ３での第２分割発光維持行程Ｉc42を夫々同時に実行する。尚、第３分割発光維持行程Ｉc33では、駆動部は、上記表示領域Ｓ３に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。これら４行程の終了後、駆動部は、サブフィールドＳＦ４での第３画素データ書込行程Ｗc3を実行する。この第３画素データ書込行程Ｗc3の終了後、駆動部は、サブフィールドＳＦ４での第３分割発光維持行程Ｉc13、ＳＦ４での第２分割発光維持行程Ｉc22、ＳＦ４での第１分割発光維持行程Ｉc31、及びＳＦ３での第３分割発光維持行程Ｉc43を夫々同時に実行する。尚、第３分割発光維持行程Ｉc43では、駆動部は、上記表示領域Ｓ４に属する放電セルの内で"発光セル"状態にあるものを２回だけ維持放電せしめる。これら４行程の終了後、駆動部は、サブフィールドＳＦ４での第４画素データ書込行程Ｗc4を実行する。この第４画素データ書込行程Ｗc4の終了後、駆動部は、サブフィールドＳＦ４での一斉発光維持行程Ｉc0を実行する。かかる一斉発光維持行程Ｉc0では、ＰＤＰ１０の全ての放電セルの内で"発光セル"状態にあるものを、このサブフィールドＳＦ４の重み付けに対応した回数分だけ維持放電せしめる。かかる一斉発光維持行程Ｉc0の終了後、駆動部は、サブフィールドＳＦ５での第１画素データ書込行程Ｗc1を実行する。この第１画素データ書込行程Ｗc1の終了後、駆動部は、サブフィールドＳＦ５での第１分割発光維持行程Ｉc11、ＳＦ４での第３分割発光維持行程Ｉc23、ＳＦ４での第２分割発光維持行程Ｉc32、ＳＦ４での第１分割発光維持行程Ｉc41を夫々同時に実行する。これら４行程の終了後、駆動部は、サブフィールドＳＦ５での第２画素データ書込行程Ｗc2を実行する。この第２画素データ書込行程Ｗc2の終了後、駆動部は、サブフィールドＳＦ５での第２分割発光維持行程Ｉc12、ＳＦ５での第１分割発光維持行程Ｉc21、ＳＦ４での第３分割発光維持行程Ｉc33、ＳＦ４での第２分割発光維持行程Ｉc42を夫々同時に実行する。これら４行程の終了後、駆動部は、サブフィールドＳＦ５での第３画素データ書込行程Ｗc3を実行する。この第３画素データ書込行程Ｗc3の終了後、駆動部は、サブフィールドＳＦ５での第３分割発光維持行程Ｉc13、ＳＦ５での第２分割発光維持行程Ｉc22、ＳＦ５での第１分割発光維持行程Ｉc31、ＳＦ４での第３分割発光維持行程Ｉc43を夫々同時に実行する。これら４行程の終了後、駆動部は、サブフィールドＳＦ５での第４画素データ書込行程Ｗc4実行する。この第４画素データ書込行程Ｗc4の終了後、駆動部は、サブフィールドＳＦ５での一斉発光維持行程Ｉc0を実行する。かかる一斉発光維持行程Ｉc0では、ＰＤＰ１０の全ての放電セルの内で"発光セル"状態にあるものを、このサブフィールドＳＦ５の重み付けに対応した回数分だけ維持放電せしめる。
【００９８】
図２４(ａ)に示される第１発光駆動フォーマットでは、上記サブフィールドＳＦ４内での動作を、それ以降のサブフィールドＳＦ５〜ＳＦ(Ｎ−１)でも同様に実施する。この際、最後尾のサブフィールドＳＦ(Ｎ)では、図に示すように、第１〜第４画素データ書込行程Ｗc１〜Ｗc4の終了後に、上述した如き第１〜第３分割発光維持行程は行わず、一斉発光維持行程Ｉc0のみを実行する。
【００９９】
この際、図２４(ａ)に示される第１発光駆動フォーマットにおいては、サブフィールドＳＦ４以降の重み付けの大なるサブフィールドでは、各表示領域Ｓ１〜Ｓ４毎に、第１〜第３分割発光維持行程、及び一斉発光維持行程を断続的に実行する。一方、重み付けの小なるサブフィールドＳＦ１では各表示領域Ｓ１〜Ｓ４毎に第１分割発光維持行程のみを実行する。又、重み付けの小なるサブフィールドＳＦ２では各表示領域Ｓ１〜Ｓ４毎に第１及び第２分割発光維持行程のみを断続的に実行し、サブフィールドＳＦ３では第１〜第３分割発光維持行程のみを断続的に実行する。
【０１００】
従って、図２４(ａ)に示される第１発光駆動フォーマットによると、前述した如き第３階調駆動(ＳＦ１〜ＳＦ２で発光状態)と第４階調駆動(ＳＦ１〜ＳＦ３で発光状態)とが実施される場合に、図中の時点Ｔ４〜Ｔ６各々のタイミングでブロック間輝度差が生じる。つまり、図中の時点Ｔ４では、上記第４階調駆動時には表示領域Ｓ１及びＳ２に属する放電セルが発光するが、第３階調駆動時においては、表示領域Ｓ１に属する放電セルのみが発光する。従って、この時点Ｔ４では、表示領域Ｓ１及びＳ２間でブロック間輝度差が視覚される。又、図中の時点Ｔ５では、上記第４階調駆動時には表示領域Ｓ２及びＳ３に属する放電セルが発光するが、第３階調駆動時においては、表示領域Ｓ３に属する放電セルのみが発光する。従って、この時点Ｔ５では、表示領域Ｓ２及びＳ３間でブロック間輝度差が視覚される。又、図中の時点Ｔ６では、上記第４階調駆動時には表示領域Ｓ３及びＳ４に属する放電セルが発光するが、第３階調駆動時においては、表示領域Ｓ４に属する放電セルのみが発光する。従って、この時点Ｔ６では、表示領域Ｓ３及びＳ４間でブロック間輝度差が視覚されるのである。
【０１０１】
一方、図２４(ｂ)に示される第２発光駆動フォーマットは、図２４(ａ)に示される第１発光駆動フォーマットでの画素データ書込時の走査方向を反転させたものである。
すなわち、図２４(ｂ)に示される第２発光駆動フォーマットでは、図２４(ａ)中に示される第１〜第４画素データ書込行程Ｗc1〜Ｗc4に代わり第１〜第４画素データ書込行程Ｗc1'〜Ｗc4'を採用して、ＰＤＰ１０の第ｎ表示ライン〜第１表示ラインへと画素データ書き込みを行う。それに伴い、各表示領域Ｓ１〜Ｓ４毎に実行する第１〜第３分割発光維持行程各々の実行順番も、図２４(ｂ)に示す如く図２４(ａ)とは反転している。
【０１０２】
従って、図２４(ｂ)に示される第２発光駆動フォーマットによると、上記第３階調駆動と第４階調駆動とが実施される場合に、上記時点Ｔ４では、第４階調駆動時には表示領域Ｓ３及びＳ４に属する放電セルが発光するが、第３階調駆動時においては、表示領域Ｓ３に属する放電セルのみが発光する。従って、この時点Ｔ４では、表示領域Ｓ３及びＳ４間でブロック間輝度差が視覚される。又、図中の時点Ｔ５では、上記第４階調駆動時には表示領域Ｓ２及びＳ３に属する放電セルが発光するが、第３階調駆動時においては、表示領域Ｓ２に属する放電セルのみが発光する。従って、この時点Ｔ５では、表示領域Ｓ２及びＳ３間でブロック間輝度差が視覚される。又、図中の時点Ｔ６では、上記第４階調駆動時には表示領域Ｓ１及びＳ２に属する放電セルが発光するが、第３階調駆動時においては、表示領域Ｓ１に属する放電セルのみが発光する。従って、この時点Ｔ６では、表示領域Ｓ１及びＳ２間でブロック間輝度差が視覚されるのである。
【０１０３】
すなわち、第１発光駆動フォーマットと、第２発光駆動フォーマットとでは、時点Ｔ４〜Ｔ６各々においてブロック間輝度差の生じる表示ブロック対、並びに、表示ブロック間での輝度の大小関係が異なっている。よって、これら第１発光駆動フォーマット及び第２発光駆動フォーマットを１フィールド表示期間毎に交互に切り換えて用いてＰＤＰ１０に対する階調駆動を行えば、見かけ上のブロック間輝度差が低減されるのである。
【０１０４】
【発明の効果】
以上詳述した如く、本発明においては、各サブフィールド内において、プラズマディスプレイパネルの  第１及び第２表示領域各々に属する放電セルに対して夫々画素データの書込を行う第１及び第２画素データ書込行程を実行する。更に、上記第１及び第２表示領域に属する放電セル各々の内で発光セルの状態にあるものだけを夫々、発光せしめる第１及び第２発光維持行程とを実行する。この際、サブフィールド各々の内で重み付けの小なるサブフィールドでは、上記第１画素データ書込行程の終了直後に上記第１発光維持行程を実行し、この第１発光維持行程の終了直後に上記第２画素データ書込行程を実行し、この第２画素データ書込行程の終了直後に上記第２発光維持行程を実行するようにしている。
【０１０５】
よって、放電セル内に形成されていた荷電粒子が消滅する前に各発光維持行程が実施されるので、この発光維持行程内で印加すべき維持パルス各々のパルス幅を短くしても維持放電が正しく生起される。そこで、維持パルス各々のパルス幅を短くして発光維持行程に費やす時間を短縮し、この短縮された時間を利用してサブフィールドの数を増加すれば、表現できる階調数が増えて高品質な表示画像が得られるようになる。
【０１０６】
更に、本発明においては、重み付けの小なるサブフィールドでは、各表示領域毎に実施する発光維持行程同士が時間的に重なることはないので、低輝度表示時において各表示領域間で生じるブロック間輝度差を防止することができる。
従って、本発明によれば、高階調で良好な表示画像を得ることが可能となるのである。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】発光駆動フォーマットの一例を示す図である。
【図３】１サブフィールド内においてＰＤＰ１０の列電極及び行電極に印加する駆動パルスと、その印加タイミングを示す図である。
【図４】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図５】データ変換回路３０の内部構成を示す図である。
【図６】第１データ変換回路３２における変換特性を示す図である。
【図７】第１データ変換回路３２における変換テーブルの一例を示す図である。
【図８】第１データ変換回路３２における変換テーブルの一例を示す図である。
【図９】多階調化処理回路３３の内部構成を示す図である。
【図１０】誤差拡散処理回路３３０の動作を説明する為の図である。
【図１１】ディザ処理回路３５０の内部構成を示す図である。
【図１２】ディザ処理回路３５０の動作を説明する為の図である。
【図１３】第２データ変換回路３４の変換テーブル、及び１フィールドでの発光パターンを示す図である。
【図１４】発光駆動フォーマットの一例を示す図である。
【図１５】図１４に示される発光駆動フォーマットに従ってＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【図１６】ブロック間輝度差が生じる状態を説明する為の図である。
【図１７】本発明の駆動方法に基づく発光駆動フォーマットの一例を示す図である。
【図１８】図１７に示す発光駆動フォーマットに従ってＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【図１９】各サブフィールド毎の維持放電回数を示す図である。
【図２０】本発明の他の駆動方法に基づく発光駆動フォーマットの一例を示す図である。
【図２１】図２０に示される駆動に基づくサブフィールドＳＦ２〜ＳＦ５内での発光状態を示す図である。
【図２２】本発明の他の駆動方法に基づく発光駆動フォーマットの一例を示す図である。
【図２３】図２２に示される発光駆動フォーマットに従ってＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【図２４】本発明の他の駆動方法に基づく発光駆動フォーマットの一例を示す図である。
【主要部分の符号の説明】
２  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
10  ＰＤＰ
【図１】
0004253422.tif 000002
【図２】
0004253422.tif 000003
【図３】
0004253422.tif 000004
【図４】
0004253422.tif 000005
【図５】
0004253422.tif 000006
【図６】
0004253422.tif 000007
【図７】
0004253422.tif 000008
【図８】
0004253422.tif 000009
【図９】
0004253422.tif 000010
【図１０】
0004253422.tif 000011
【図１１】
0004253422.tif 000012
【図１２】
0004253422.tif 000013
【図１３】
0004253422.tif 000014
【図１４】
0004253422.tif 000015
【図１５】
0004253422.tif 000016
【図１６】
0004253422.tif 000017
【図１７】
0004253422.tif 000018
【図１８】
0004253422.tif 000019
【図１９】
0004253422.tif 000020
【図２０】
0004253422.tif 000021
【図２１】
0004253422.tif 000022
【図２２】
0004253422.tif 000023
【図２３】
0004253422.tif 000024
【図２４】
0004253422.tif 000025