(57)【特許請求の範囲】
【請求項１】
焦点合わせ用ゲートを備えたタイプのマイクロチップ型電子ソースの製造方法であって、
−電気絶縁性基板（５０）の一面上に、陰極接続手段（５１，５２）と、後に形成されるマイクロチップの高さに適合した厚さとされた第１電気絶縁層（５３）と、抽出ゲートをなすことを意図した第１導電層（５４）と、前記抽出ゲートと前記焦点合わせ用ゲートとの間の離間距離に対応した厚さとされた第２電気絶縁層（５５）とを、この順に成膜する成膜ステップと、
−前記第２電気絶縁層（５５）において、前記第１導電層（５４）のところにまで到達する孔（５６）であって、後に形成されるマイクロチップの軸に一致した軸を有しかつ後に形成されるマイクロチップのサイズに適合した内径を有した孔（５６）を孔開けする孔開けステップと、
−前記第１導電層（５４）を電極として機能させることによって、前記孔（５６）内に導電材料を電解成長させるステップであって、前記第１導電層（５４）を底として前記孔（５６）を充填するとともに前記第２電気絶縁層（５５）上にまで溢れ出すような電解成長体が形成され、この場合、該電解成長体が、当初は、マッシュルーム形状のうちのキャップ部が前記第２電気絶縁体層（５５）上に位置するようなマッシュルーム形状をなすようにして電解成長し、その後は、前記キャップ部どうしの合体のために、略半円柱形状の半円柱体（５７）を形成するようにして電解成長するような電解成長ステップと、
−前記焦点合わせ用ゲートをなすことを意図した第２導電層（５８，５９）を、
電解成長された前記導電材料とは異なる材質から成膜する成膜ステップと、
−前記電解成長体を除去することによって、前記第２導電層（５８）内に、前記半円柱体の抜け穴に対応しておりそのため前記孔（５６）に対して必然的に位置合わせされた主軸を有している１つのスリット（６０）を形成する除去ステップと、
−前記孔（５６）を前記陰極接続手段（５１，５２）のところにまで掘り下げる孔掘下ステップと、
−前記第２電気絶縁層（５５）をエッチングすることによって、前記第１導電層（５４）を露出させるエッチングステップと、
−前記孔掘下ステップによって露出された前記陰極接続手段（５１，５２）上に、マイクロチップ（６３）を形成するマイクロチップ形成ステップと、
を具備することを特徴とする方法。
【請求項２】
請求項１記載の方法において、
前記孔掘下ステップを、エッチングにより行うことを特徴とする方法。
【請求項３】
請求項２記載の方法において、
前記孔掘下ステップと、前記第２電気絶縁層（５５）をエッチングする前記エッチングステップとを、同時に行うことを特徴とする方法。
【請求項４】
焦点合わせ用ゲートを備えたタイプのマイクロチップ型電子ソースの製造方法であって、
−電気絶縁性基板（７０）の一面上に、陰極接続手段（７１，７２）と、後に形成されるマイクロチップの高さに適合した厚さとされた第１電気絶縁層（７３）と、抽出ゲートをなすことを意図した第１導電層（７４）と、前記抽出ゲートと前記焦点合わせ用ゲートとの間の離間距離に対応した厚さとされた第２電気絶縁層（７５）と、マスク層（８５）とを、この順に成膜する成膜ステップと、
−前記マスク層（８５）と前記第２電気絶縁層（７５）と前記第１導電層（７４）とを貫通して、前記第１電気絶縁層（７３）のところにまで到達する孔（７６）であって、後に形成されるマイクロチップの軸に一致した軸を有しかつ後に形成されるマイクロチップのサイズに適合した内径を有した孔（７６）を孔開けする孔開けステップと、
−前記第１電気絶縁層において、前記陰極接続手段（７１，７２）のところにまで、前記孔（７６）を掘り下げる孔掘下ステップと、
−既に孔開けされている前記孔（７６）の内径を前記第２電気絶縁層（７５）内において増大させるために横向きエッチングを行って、隣接する孔どうしを連接させる横向きエッチングステップと、
−前記マスク層（８５）を除去する除去ステップと、
−前記第１導電層（７４）を電極として機能させることによって、前記孔（７６）内に導電材料を電解成長させるステップであって、前記第１導電層（７４）を起点として前記孔（７６）を充填するとともに前記第２電気絶縁層（７５）上にまで溢れ出すような電解成長体が形成され、この場合、該電解成長体が、当初は、マッシュルーム形状のうちのキャップ部が前記第２電気絶縁体層（７５）上に位置するようなマッシュルーム形状をなすようにして電解成長し、その後は、前記キャップ部どうしの合体のために、略半円柱形状の半円柱体（７７）を形成するようにして電解成長するような電解成長ステップと、
−前記焦点合わせ用ゲートをなすことを意図した第２導電層（７８，７９）を、
電解成長された前記導電材料とは異なる材質から成膜する成膜ステップと、
−前記電解成長体を除去することによって、前記第２導電層（７８）内に、前記半円柱体（７７）の抜け穴に対応しておりそのため前記孔（７６）に対して必然的に位置合わせされた主軸を有している１つのスリット（８０）を形成する除去ステップと、
−前記第１導電層（７４）および前記第１電気絶縁層（７３）内に形成されている孔（７６）を通して、前記陰極接続手段（７１，７２）上に、マイクロチップ（８３）を形成するマイクロチップ形成ステップと、
を具備することを特徴とする方法。
【請求項５】
請求項４記載の方法において、
前記第１電気絶縁層（７３）内における前記孔掘下ステップと、前記第２電気絶縁層（７５）の前記横向きエッチングステップとを、同時に行うことを特徴とする方法。
【請求項６】
請求項１〜５のいずれかに記載の方法において、
孔開けをエッチングによって行うことを特徴とする方法。
【請求項７】
請求項１〜６のいずれかに記載の方法において、
前記電解成長体の前記除去ステップを、化学的溶解によって行うことを特徴とする方法。
【請求項８】
請求項１〜７のいずれかに記載の方法において、
前記陰極接続手段（５１，７１）を、前記基板（５０，７０）上への陰極導体の成膜によって形成し、
その後、抵抗層（５２，７２）を成膜することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロチップ、および、焦点合わせ用ゲート、ならびに、マイクロチップ高密度配置型電子ソースに関するものである。また、このような電子ソースを使用したフラットスクリーンに関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
仏国特許出願公開明細書第２ ５９３ ９５３号および仏国特許出願公開明細書第２ ６２３ ０１３号には、電界放出励起型陰極線発光式ディスプレイデバイスが開示されている。このようなデバイスは、マイクロチップ型陰極電子放出ソースを備えている。
【０００３】
一例として、図１は、そのようなマイクロチップ型ディスプレイスクリーンを縦断面図で示している。単純化のために、いくつかの位置揃えされたマイクロチップだけが、図示されている。このスクリーンは、平板構造とされた陰極１と、対向する平板構造をなすよう配置された陽極２と、から構成されている。陰極１と陽極２とは、真空とされた空間の分だけ隔離されている。陰極１は、ガラス基板１１を備えている。このガラス基板１１上に、導電層１２が成膜されていて、導電層１２上には、電子放出チップ１３が接触配置されている。導電層１２は、例えばシリカからなるような絶縁層１４によってコーティングされている。絶縁層１４自身は、導電層１５によってコーティングされている。直径が約１．３μｍとされた孔１８が、層１４，１５を貫通して、導電層１２に到達するまで、形成されている。この孔１８のところに、導電層１２上へと、チップ１３が形成されている。導電層１５は、チップ１３から放出される電子のための抽出ゲートとして使用される。陽極２は、透明基板２１と、この透明基板２１上にコーティングされた透明電極２２と、この透明電極２２上に成膜された発光蛍光体またはルミノフォア（luminophore）と、を備えている。
【０００４】
このスクリーンの動作について、以下、説明する。陽極２は、チップ１３に対して、数百Ｖの正電位とされる（典型的には２００〜５００Ｖ）。抽出ゲート１５には、チップ１３に対して数十Ｖの正電位（典型的には６０〜１００Ｖ）が印加される。電子は、チップ１３から抽出され、陽極２へと引きつけられる。電子の経路は、チップ１３の角度等といった様々なパラメータに応じて、円錐頂部開き角度の半分θ内に収まる。この角度は、電子ビーム３１の焦点合わせを低下させ、陽極と陰極との間の距離を増大させてしまう。しかしながら、蛍光体の効率を増大させるための１つの方法は、ひいては、スクリーンの輝度を増大させるための１つの方法は、より大きな陽極−陰極間電圧（約１０００〜１００００Ｖ）を使用することである。このためには、陽極と陰極との間の距離をさらに増大させて、両電極間にわたっての電気アークの形成を防止する必要がある。
【０００５】
陽極上における解像度を良好に維持するためには、電子ビームを、再度焦点合わせしなければならない。この再焦点合わせは、従来技術においては、陽極と陰極との間に配置したゲートを使用して、あるいは、陰極上に配置したゲートを使用して、得られる。
【０００６】
図２は、焦点合わせ用ゲートを陰極上に配置した場合を示している。図２は、図１と同じ例を採用しているけれども、さらなる簡略化のために、ただ１つだけのマイクロチップを図示している。絶縁層１６が、抽出ゲート１５上に成膜されており、この絶縁層１６は、焦点合わせ用ゲートとして使用される金属層１７を支持している。適切な直径（典型的には８〜１０ｍｍ）とされかつ孔１８と同心配置とされた孔１９が、層１６，１７を貫通して形成されている。絶縁層１６は、抽出ゲート１５と焦点合わせ用ゲート１７とを電気的に絶縁するために使用されている。焦点合わせ用ゲート１７は、陰極に対し、電子ビーム３２を図２に示す形態とし得るような極性とされている。
【０００７】
例えば図１に示すような、焦点合わせ用ゲートが設けられていないマイクロチップスクリーンの場合には、互いに隣接するマイクロチップどうしの間の間隔は、３μｍの程度である。図２に示すような、焦点合わせ用ゲートが設けられているマイクロチップスクリーンの場合には、この間隔は、１０〜１２μｍの程度である。この場合、マイクロチップの密度、すなわち、電子放出手段の密度は、９分の１から１６分の１にまで下がってしまう。そのため、スクリーンの輝度が減少してしまうこととなる。
【０００８】
フラットスクリーンにおいては、蛍光体は、順に赤−緑−青とされたような互いに平行なバンドの形態とされた陽極上に成膜される。貯蔵されるイメージ品質が良好なものであるためには、色どうしが混合してはならない。このために、所定カラーをなす画素によって放出されるすべての電子は、対応している蛍光体に向けて進まなければならず、隣接する蛍光体に向けて進んではならない。この結果は、焦点合わせ現象によって達成される。蛍光体のバンド構造が与えられたときには、色どうしの混合を防止するために、バンドに対して垂直な方向に焦点合わせを行うことが重要である。
【０００９】
【課題を解決するための手段】
本発明は、従来技術による焦点合わせ用ゲート方式電子ソースにおけるマイクロチップが低密度であるという問題点を解決することができる。これは、焦点合わせ用ゲートを、円形開口から、スリットへと置き換えることによって、得られる。
【００１０】
本発明は、蛍光体がバンドの形態で配置されているフラットスクリーンに適用した場合に特に有効であることが、わかっている。本発明は、焦点合わせ用ゲート内において、マイクロチップに対してスリット主軸を位置合わせさせたスリットの形態とされた開口を、エッチングによって形成することを提案するものである。電子ソースのスリットに対して平行にかつ対応スリットの直上に位置したバンドの形態でもって蛍光体を陽極上に設置することにより、スリットを通してマイクロチップから放出された電子は、対向した蛍光体バンド上に集中することとなる。したがって、色の混合が起こらない。バンドの方向において焦点合わせが得られないときには、その方向における画素のわずかな広がりが発生し、これは、画質のごくわずかな低下をもたらす。
【００１１】
したがって、本発明による焦点合わせ用ゲートは、単一方向において焦点合わせ機能を達成する。
【００１２】
したがって、本発明は、マイクロチップ型電子ソースに関するものであって、−陰極導体に対して電気的に接続された複数のマイクロチップから構成された少なくとも１つの電子放出ゾーンと、
−マイクロチップから電子を抽出し得るよう、電子放出ゾーンを向いて配置されるとともに、マイクロチップを向いて配置された開口が孔開けされている、少なくとも１つのゲート電極と、
−ゲート電極を向いて配置されるとともに、マイクロチップを向いて配置された開口手段でありかつ互いに隣接した少なくとも２つのマイクロチップを向いて配置された少なくとも１つのスリットを有した開口手段を備えている、放出電子のための焦点合わせ用ゲートと、
を具備してなり、
焦点合わせ用ゲートが、焦点合わせ用ゲートを向いている抽出ゲート電極から、電気絶縁材料層によって隔離され、電気絶縁材料層が、焦点合わせ用ゲートのスリットに対して位置合わせされかつ焦点合わせ用ゲートスリットよりも小さな幅とされたスリットを備えている、あるいは、焦点合わせ用ゲートスリットに対して位置合わせされかつ焦点合わせ用ゲートスリットよりも小さな内径とされた一連の孔を備えていることを特徴とするマイクロチップ型電子ソースに関するものである。
【００１３】
有利な構成においては、行列配置のマトリクスの形態で配置された複数の電子放出ゾーンを具備し、マイクロチップ型電子ソースに対してマトリクス的アクセスを行い得るよう、行列配置に対応した数の陰極導体とゲート電極とが付設されている。
【００１４】
各電子放出ゾーンが、マイクロチップからなる複数の列を備えている場合には、マイクロチップからなる各列が、焦点合わせ用ゲート内において、１つまたは複数のスリットを有している。
【００１５】
本発明は、また、互いに対向配置されているとともに、スペーサをなす手段を介することによって所定距離だけ離間して配置されている第１平板構造および第２平板構造を具備してなるデバイスに関するものであって、第１平板構造が、デバイスの内面側に、上述のようなマイクロチップ型電子ソースを備え、第２平板構造が、デバイスの内面側に、陽極をなす手段を備えているデバイスに関するものである。
【００１６】
そのようなデバイスは、マイクロチップ型電子ソースと陽極をなす手段との間に配置された蛍光体を具備しているフラットディスプレイスクリーンを形成するために使用することができる。
【００１７】
本発明は、また、互いに対向配置されているとともに、スペーサをなす手段を介することによって所定距離だけ離間して配置されている第１平板構造および第２平板構造を具備してなるフラットディスプレイスクリーンであって、第１平板構造が、デバイスの内面側に、上述のようなマイクロチップ型電子ソースを備え、この場合、各放出ゾーンがマイクロチップからなる複数の列を備えるとともに、マイクロチップからなる各列が、焦点合わせ用ゲート内において、１つまたは複数のスリットを有し、第２平板構造が、デバイスの内面側に、陽極をなす手段であるとともに、交互配置された赤色バンドと緑色バンドと青色バンドとを有した蛍光体を支持する手段を備え、各バンドは、一連の行列配置された電子放出ゾーンに対して平行にかつこれら電子放出ゾーンを向いて配置され、焦点合わせ用ゲートスリットの主軸が、蛍光体バンドの方向を向いているとともに、各電子放出ゾーンが、フラットディスプレイスクリーンの画素を形成しているフラットディスプレイスクリーンに関するものである。
【００１８】
もちろん、本発明によるマイクロチップ型電子ソースは、特にフラットスクリーンに適用されるような陰極線チューブスクリーンのための従来構造も含めて、様々な構造の陽極に対して使用することができる。
【００１９】
本発明は、また、焦点合わせ用ゲートを備えたタイプのマイクロチップ型電子ソースの製造方法であって、
−電気絶縁性基板の一面上に、陰極接続手段と、後に形成されるマイクロチップの高さに適合した厚さとされた第１電気絶縁層と、抽出ゲートをなすことを意図した第１導電層と、抽出ゲートと焦点合わせ用ゲートとの間の離間距離に対応した厚さとされた第２電気絶縁層とを、この順に成膜する成膜ステップと、
−第２電気絶縁層において、第１導電層のところにまで到達する孔であって、後に形成されるマイクロチップの軸に一致した軸を有しかつ後に形成されるマイクロチップのサイズに適合した内径を有した孔を孔開けする孔開けステップと、
−第１導電層を電極として機能させることによって、孔内に導電材料を電解成長させるステップであって、第１導電層を底として孔を充填するとともに第２電気絶縁層上にまで溢れ出すような電解成長体が形成され、この場合、電解成長体が、初期的には、マッシュルーム形状のうちのキャップ部が第２電気絶縁体層上に位置するようなマッシュルーム形状をなすようにして電解成長し、その後は、キャップ部どうしの合体のために、略半円柱形状の半円柱体を形成するようにして電解成長するような電解成長ステップと、
−焦点合わせ用ゲートをなすことを意図した第２導電層を、電解成長された導電材料とは異なる材質から成膜する成膜ステップと、
−電解成長体を除去することによって、第２導電層内に、半円柱体の抜け穴に対応しておりそのため孔に対して必然的に位置合わせされた主軸を有している１つのスリットを形成する除去ステップと、
−孔を陰極接続手段のところにまで掘り下げる孔掘下ステップと、
−第２電気絶縁層をエッチングすることによって、第１導電層を露出させるエッチングステップと、
−孔掘下ステップによって露出された陰極接続手段上に、マイクロチップを形成するマイクロチップ形成ステップと、
を具備する方法に関するものである。
【００２０】
孔掘下ステップは、エッチングにより行うことができる。この孔掘下ステップと、第２電気絶縁層をエッチングするエッチングステップとは、同時に行うことができる。
【００２１】
本発明は、また、焦点合わせ用ゲートを備えたタイプのマイクロチップ型電子ソースの製造方法に関するものであって、
−電気絶縁性基板の一面上に、陰極接続手段と、後に形成されるマイクロチップの高さに適合した厚さとされた第１電気絶縁層と、抽出ゲートをなすことを意図した第１導電層と、抽出ゲートと焦点合わせ用ゲートとの間の離間距離に対応した厚さとされた第２電気絶縁層と、マスク層とを、この順に成膜する成膜ステップと、
−マスク層と第２電気絶縁層と第１導電層とを貫通して、第１電気絶縁層のところにまで到達する孔であって、後に形成されるマイクロチップの軸に一致した軸を有しかつ後に形成されるマイクロチップのサイズに適合した内径を有した孔を孔開けする孔開けステップと、
−第１電気絶縁層において、陰極接続手段のところにまで、孔を掘り下げる孔掘下ステップと、
−既に孔開けされている孔の内径を第２電気絶縁層内において増大させるために横向きエッチングを行って、隣接する孔どうしを連接させる横向きエッチングステップと、
−マスク層を除去する除去ステップと、
−第１導電層を電極として機能させることによって、孔内に導電材料を電解成長させるステップであって、第１導電層を起点として孔を充填するとともに第２電気絶縁層上にまで溢れ出すような電解成長体が形成され、この場合、電解成長体が、初期的には、マッシュルーム形状のうちのキャップ部が第２電気絶縁体層上に位置するようなマッシュルーム形状をなすようにして電解成長し、その後は、キャップ部どうしの合体のために、略半円柱形状の半円柱体を形成するようにして電解成長するような電解成長ステップと、
−焦点合わせ用ゲートをなすことを意図した第２導電層を、電解成長された導電材料とは異なる材質から成膜する成膜ステップと、
−電解成長体を除去することによって、第２導電層内に、半円柱体の抜け穴に対応しておりそのため孔に対して必然的に位置合わせされた主軸を有している１つのスリットを形成する除去ステップと、
−第１導電層および第１電気絶縁層内に形成されている孔を通して、陰極接続手段上に、マイクロチップを形成するマイクロチップ形成ステップと、
を具備する方法に関するものである。
【００２２】
第１電気絶縁層内における孔掘下ステップと、第２電気絶縁層の横向きエッチングステップとは、同時に行うことができる。
【００２３】
実施される方法に無関係に、孔開けは、エッチングによって行うことができる。電解成長体の除去ステップは、化学的溶解によって行うことができる。陰極接続手段を、基板上への陰極導体の成膜によって形成することができ、その後、抵抗層を成膜することができる。
【００２４】
【発明の実施の形態】
添付図面を参照した非制限的例示としての以下の説明により、本発明がより明瞭に理解され、他の利点や特定の特徴点が明瞭となるであろう。
【００２５】
図１は、従来技術によるマイクロチップフラットスクリーンを示す断面図である。
図２は、従来技術による焦点合わせ用ゲートを備えたマイクロチップフラットスクリーンを示す断面図である。
図３は、本発明によるマイクロチップ型電子ソースの第１変形例を一部断面を交えて示す斜視図である。
図４は、本発明によるマイクロチップ型電子ソースの第２変形例を一部断面を交えて示す斜視図である。
図５Ａ〜図５Ｄは、図３に示すタイプのマイクロチップ型電子ソースの製造方法を示す図である。
図６Ａ〜図６Ｅは、図４に示すタイプのマイクロチップ型電子ソースの製造方法を示す図である。
図７は、本発明によるフラットディスプレイスクリーンのためのマイクロチップ電子ソースの第１実施形態を示す平面図であって、電子ソースのうちの、スクリーンの一画素に対応する部分だけが図示されている。
図８は、本発明によるフラットディスプレイスクリーンのためのマイクロチップ電子ソースの第２実施形態を示す平面図であって、電子ソースのうちの、スクリーンの一画素に対応する部分だけが図示されている。
【００２６】
図３は、本発明によるマイクロチップ型電子ソースの一部を断面を交えて示す斜視図である。この電子ソースは、ガラス基板４０を使用して形成されている。このガラス基板４０上には、陰極接続手段をなす第１層４１と、第１絶縁層４２と、第１導電層４３とが、この順に成膜されている。層４２，４３内には、孔４４が、第１層４１のところにまでエッチング形成されている。チップの形態とされた電子放出手段４５は、孔４４内において、第１層４１に接触した状態で成膜されている。マイクロチップ４５は、位置揃えされて配置されている。この電子ソースをフラット型カラーディス用陰極として使用するために、マイクロチップ配列は、スクリーンの陽極上に設けられた蛍光体バンドに対して平行とされている。
【００２７】
導電層４３は、電子抽出ゲートとして使用される。導電層４３は、絶縁層４６（第２絶縁層）によってコーティングされ、その上には、導電層４７（第２導電層）がコーティングされる。スリット４８が、層４６，４７内において、抽出ゲート４３に到達するところにまで形成されている。スリット４８の軸は、放出手段すなわちマイクロチップ４５の配列軸に適合している。スリット４８の幅は、８〜１０μｍとすることができる。スリットどうしの（スリットの主軸どうしの）間の間隔は、つまり結局は、放出手段の列どうしの間の間隔は、１０〜１２μｍである。同じ列内において互いに隣接している放出手段どうしの間の間隔は、３μｍの程度である。したがって、本発明によって提案された解決手段は、各放出手段の全周囲方向に関して焦点合わせを行うような場合（図２の場合）と比較して、放出手段密度を３〜４倍に高めることができる。
【００２８】
図３に図示されたマイクロチップ型電子ソースは、概して、フラットディスプレイスクリーンの陰極として使用することを意図したものである。この場合のフラットスクリーンは、真空空間によって互いに隔離されかつ互いに対向配置された陰極構造と陽極構造とを備えて構成されるデバイスである。抽出ゲート４３と焦点合わせ用ゲート４７との間の隔離距離は、非常に短い。使用状況によっては、このことは、これら２つのゲート間における電気アーク発生というリスクを引き起こしかねない。
【００２９】
この欠点を克服するための解決手段が、図４に示されている。図４においては、図３の場合と同じ構成要素については、同一参照符号が付されている。図４においては、スリット４８は、焦点合わせ用ゲート４７に相当する深さにだけ制限されている。絶縁層４６のエッチングは、関連する放出手段列を中心としかつスリット４８の幅よりも狭い幅とされたスリット４９を形成するようにして、行われている。変形例としては、孔４４と同中心とされた孔を、絶縁層４６に形成することができる。このような同中心孔の直径、あるいは、スリット４９の幅は、状況に応じて、孔４４の直径の２〜３倍とすることができる。このように、抽出ゲート４３上において絶縁層４６を張り出すことにより、電気アークに対する保護が改良される。
【００３０】
本発明による電子ソースの焦点合わせ用ゲートスリットに対応したマイクロチップから放出される電子は、スリット軸に対して垂直な方向に焦点合わせされる。電子は、スリット軸を通りかつソースに対して直交する平面から、ごくわずかだけ偏向するだけである。したがって、陰極に対して平行な平面上における電子衝撃箇所は、スリット軸に対して平行な狭いバンド幅内に位置する。ただし、スリット軸よりもわずかに長くなる。
【００３１】
図３および図４に示すような電子ソースは、従来技術によって形成されるマイクロチップも含めて、従来のマイクロエレクトロニクス的成膜技術や光リソグラフィー技術やエッチング技術を使用して、製造することができる。しかしながら、模擬計算により、焦点合わせ品質が、放出手段軸に対しての焦点合わせ用ゲートの中心合わせに依存すること、および、このパラメータが非常に敏感であること、が示された。要求される精度は、高性能デバイスの使用を要求する。ただし、スクリーンが大きくなるほど、要求されるデバイスの性能は、低下する。
【００３２】
この課題を克服するために、自動位置合わせ（自己位置合わせ）プロセスを使用した焦点合わせ用ゲートの作製を提案する。
【００３３】
この方法の第１例は、図５Ａ〜図５Ｄに示されている。この方法では、図３に示すタイプのマイクロチップ型電子ソースを得ることができる。
【００３４】
図５Ａに示すように、ガラスプレート５０上に金属層が成膜され、この金属層がエッチングされて、行電極ライン５１が形成されている。そして、抵抗層５２が、平面を形成するようにして一様に成膜されている。抵抗層５２上には、第１絶縁層５３と、導電層５４と、第２絶縁層５５とが、この順に成膜されている。これら様々な層の厚さは、要求される構造に応じて適切なものとされる。絶縁層５３，５５は、シリカから形成することができる。電子抽出ゲートをなすことを意図した導電層５４は、ニオブから形成することができる。
【００３５】
その後、従来の光リソグラフィー技術およびエッチング技術を使用して、それぞれの中心が平行ラインをなすように位置合わせされた複数の孔５６が、絶縁層５５内にエッチングされる。孔５６によって、導電層５４が露出される。同じ列内において互いに隣接した孔どうしの間の間隔は、３μｍの程度である。互いに隣接した列どうしの間の間隔は、１０〜１２μｍの程度である。簡略化のために、図５Ａにおいては、複数の孔がなすただ１つの列を含んだ微小部分だけが示されている。
【００３６】
次なるステップ（図５Ｂ）においては、導電層５４のうちの露出部分上に、導電材料（例えば鉄−ニッケル合金）を電解成長させる。すなわち、孔５６の底部上に、導電材料（例えば鉄−ニッケル合金）を電解成長させる。電解成長物の厚さは、各孔に対して、底部が孔を充填しかつキャップ部が絶縁層５５の外面上を覆うようなマッシュルーム形状物が得られるように調整される。電解成長は、キャップ部の直径が、焦点合わせ用ゲートスリットとして要求されている幅に到達するまで、続けられる。この幅が約１０μｍであることにより、マッシュルーム形状物どうしが合体して、要求されたスリット幅と同等の直径を有した半円柱体５７が形成されることとなる。
【００３７】
次に、成膜される材料のタイプに適合した真空成膜技術を使用することにより、焦点合わせ用ゲートをなす第２導電層が成膜される。この第２導電層（金属または他の抵抗材料によって形成されている）は、図５Ｂに示すように、半円柱体５７どうしの間においては絶縁層５５上に成膜されて膜５８を形成し、また、半円柱体５７上においては膜５９を形成する。各半円柱体５７は、焦点合わせ用ゲート開口のためのマスクとして機能する。各半円柱体の軸が複数の孔５６の中心どうしを連結するラインに一致していることにより、得られる開口は、必然的に（あるいは、自動的に、あるいは、当然の帰結として）このライン上に位置している。
【００３８】
それから、半円柱体５７が化学的に溶解され、図５Ｃに示す構造が得られる。焦点合わせ用ゲート５８内に形成された開口６０は、複数の孔５６を連結する軸上において中心合わせされている。
【００３９】
その後、孔５６を通して異方的にエッチングされ、この孔５６が、第１絶縁層５３の深さにまで掘り下げられる。異方性エッチングは、抵抗層５２に到達するまで継続される。この例においては絶縁層５３，５５の双方がシリカ製であることにより、これら２つの層のエッチングは、同時に行うことができる。これにより、図５Ｄに示すように、導電層５４および絶縁層５３のそれぞれを貫通する孔６１，６４が（図５Ｃに示す孔５６に引き続いて）形成される。スリットの形態をなす開口６２は、スリット６０を通しての異方性エッチングによって得られる。
【００４０】
次に、孔６１の底に、従来と同様にして、マイクロチップ６３が形成される。したがって、マイクロチップと抽出ゲート孔と焦点合わせ用ゲートスリットとは、自己位置合わせされている。
【００４１】
自己位置合わせ方法の第２例が、図６Ａ〜図６Ｅに示されている。この方法では、図４に示すタイプのマイクロチップ型電子ソースを得ることができる。
【００４２】
図６Ａに示すように、第１例の場合と同様に、ガラスプレート７０上には、陰極導体をなす行電極ライン７１と、抵抗層７２とが、成膜されている。抵抗層７２上には、第１絶縁層７３と、導電層７４と、第１絶縁層７３と同じタイプのものとされた第２絶縁層７５とが、この順に成膜されている。最後に、樹脂層８５が成膜されている。各層の厚さの選択、および、使用する材質の選択は、第１例の場合と同様とすることができる。
【００４３】
その後、樹脂層８５に、孔７６が孔開けされる。この孔７６は、絶縁層７５と導電層７４とのエッチングのためのマスクとして機能する。したがって、孔７６は、第１絶縁層７３に到達するまで掘り下げられる。
【００４４】
その後、第１絶縁材料７３の化学エッチングが行われ、抵抗層７２のところにまで孔が拡張される。等方性エッチングを行うことにより、過度のエッチングが行われ、第１絶縁層内に形成された孔８４は、図６Ｂに示すような（逆円錐台状の）形状を有することとなる。第２絶縁層７５が第１絶縁層７３と同じタイプ（の材質）であることにより、第２絶縁層７５は、同様にエッチングされる。導電層７４と樹脂層８５との間において、孔７６の内径が増大し、これにより、キャビティ８２が形成される。この内径の増大量は、第１絶縁層７３の厚さの少なくとも２倍に等しい。
【００４５】
図６Ｃは、樹脂層の除去後に得られる構造を示している。第２絶縁層７５は、導電層７４の孔７６と同一中心とされたかつ導電層７４の孔７６よりも大きな内径とされた孔８２を備えている。これら孔８２どうしは、第１絶縁層７３の厚さによっては、また、同一の列をなす孔７６どうしの間の間隔によっては、個別的なものともなり得るし、また、（図６Ｃのように）交差したものともなり得る。
【００４６】
次なるステップにおいて、導電層７４からの導電材料の電解成長が行われる。電解成長ステップは、焦点合わせ用ゲートスリットとして要求されている幅（例えば１０μｍ）と同じ直径を有した半円柱体７７が得られるようにして、行われる。このような半円柱体７７は、図６Ｄに示されている。
【００４７】
次に、第１例の場合と同様に、焦点合わせ用ゲートをなす第２導電層が成膜される。半円柱体７７どうしの間においては、膜７８が形成され、また、半円柱体７７上においては、膜７９が形成される。
【００４８】
それから、半円柱体７７が化学的に溶解され、図６Ｅに示すような形状を有した構造が得られる。焦点合わせ用ゲート７８内に形成された開口８０は、複数の孔７６を連結する軸上において中心合わせされている。このゲート７８は、絶縁層７５上に配置されている。絶縁層７５自身は、孔７６どうしがなす列上に中心合わせされた開口（この開口は、隣接している孔８２どうしの連接によって形成されている）を備えている。この場合、第２絶縁体７５内の開口は、焦点合わせ用ゲート７８よりも狭いものとなっている。
【００４９】
次に、孔８４の底に、従来と同様にして、マイクロチップ８３が形成される。したがって、マイクロチップと抽出ゲート孔と焦点合わせ用ゲートスリットとは、自己位置合わせされている。
【００５０】
上方から見ると、例えば自己位置合わせ方法の第１例を使用して得られたマイクロチップ型電子ソースは、図７や図８のように見えることとなる。これらの図は、電子ソースのうちの、スクリーン上の１つの画素に対応した部分だけを示している。底部上に電子放出手段がそれぞれ設置されている複数の抽出ゲート孔６１は、焦点合わせ用ゲート５８のスリット６０内において位置合わせされている。スリットは、図７に示すように、１つの画素と同じ長さとすることができる。あるいは、スリットは、図８に示すように、複数の部分に分割することができる。
【図面の簡単な説明】
【図１】  従来技術によるマイクロチップフラットスクリーンを示す断面図である。
【図２】  従来技術による焦点合わせ用ゲートを備えたマイクロチップフラットスクリーンを示す断面図である。
【図３】  本発明によるマイクロチップ型電子ソースの第１変形例を一部断面を交えて示す斜視図である。
【図４】  本発明によるマイクロチップ型電子ソースの第２変形例を一部断面を交えて示す斜視図である。
【図５】  図５Ａ〜図５Ｄは、図３に示すタイプのマイクロチップ型電子ソースの製造方法を示す図である。
【図６】  図６Ａ〜図６Ｅは、図４に示すタイプのマイクロチップ型電子ソースの製造方法を示す図である。
【図７】  本発明によるフラットディスプレイスクリーンのためのマイクロチップ電子ソースの第１実施形態を示す平面図であって、電子ソースのうちの、スクリーンの一画素に対応する部分だけが図示されている。
【図８】  本発明によるフラットディスプレイスクリーンのためのマイクロチップ電子ソースの第２実施形態を示す平面図であって、電子ソースのうちの、スクリーンの一画素に対応する部分だけが図示されている。
【符号の説明】
４１  第１層（陰極導体）
４３  第１導電層、抽出ゲート
４５  マイクロチップ
４７  第２導電層、焦点合わせ用ゲート
５０  ガラスプレート（電気絶縁性基板）
５１  行電極ライン（陰極導体）
５２  抵抗層
５３  第１電気絶縁層
５４  導電層（第１導電層）
５５  第２電気絶縁層
５６  孔
５７  半円柱体
５８  第２導電層、焦点合わせ用ゲート
６０  スリット
６１  孔（開口）
６３  マイクロチップ
７０  ガラスプレート（電気絶縁性基板）
７１  行電極ライン（陰極導体）
７２  抵抗層
７４  導電層（第１導電層）
７５  電気絶縁材料層
７７  半円柱体
７８  第２導電層、焦点合わせ用ゲート
８０  スリット
８２  スリット
８３  マイクロチップ
８５  樹脂層（マスク層）
【図１】
0004220122.tif 000002
【図２】
0004220122.tif 000003
【図３】
0004220122.tif 000004
【図４】
0004220122.tif 000005
【図５Ａ】
0004220122.tif 000006
【図５Ｂ】
0004220122.tif 000007
【図５Ｃ】
0004220122.tif 000008
【図５Ｄ】
0004220122.tif 000009
【図６Ａ】
0004220122.tif 000010
【図６Ｂ】
0004220122.tif 000011
【図６Ｃ】
0004220122.tif 000012
【図６Ｄ】
0004220122.tif 000013
【図６Ｅ】
0004220122.tif 000014
【図７】
0004220122.tif 000015
【図８】
0004220122.tif 000016