(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一表面側に形成され、最終段にラインメモリ部を備えた第１導電型の複数の第１電荷転送チャネル領域、および、複数の第１電荷転送電極と、前記第１電荷転送チャネル領域の各々に電気的に接続可能な第１導電型の第２電荷転送チャネル領域、および、複数の第２電荷転送電極とを含む電荷転送素子であって、前記第２電荷転送電極は、ｍ個を単位として周期的に同じ電圧が印加され、前記ラインメモリ部から前記第２電荷転送チャネル領域へ電荷を転送する際、１周期であるｍ個の第２電荷転送電極には、複数回に分けて異なるタイミングで電圧が印加される電荷転送素子と、
前記第２電荷転送チャネル領域に沿って前記半導体基板の前記一表面側に形成され、前記第２電荷転送チャネル領域に電気的に接続可能な第１導電型のドレイン領域と、前記第２電荷転送電極への電圧の印加タイミングに同期して、前記第２電荷転送チャネル領域と前記ドレイン領域との間の電気的接続をスイッチするスイッチ手段と、を含む掃出ドレインと、
を備えた電荷転送装置。
【請求項２】
前記スイッチ手段が、(ａ) 前記第２電荷転送チャネルと前記ドレイン領域との間に配置され、前記第１導電型とは逆の第２導電型を有するゲート領域と、(ｂ) 該ゲート領域上に電気的絶縁膜を介して形成された掃出ゲート電極と、を有する請求項１に記載の電荷転送装置。
【請求項３】
前記スイッチ手段が、(ａ) 前記第２電荷転送チャネルと前記ドレイン領域との間に形成されて電子に対する障壁となる領域と、(ｂ)前記ドレイン領域に電気的に接続されるドレイン電極と、を有する請求項１に記載の電荷転送装置。
【請求項４】
前記第２電荷転送チャネル領域が、前記第１電荷転送チャネル領域の各々に１つずつ対応しながら一列に配置される複数の電荷転送段を形成することができる構成を有し、前記電荷転送段の各々は、唯１つの第１ポテンシャル・バリア領域と、唯１つの第１ポテンシャル・ウェル領域とを有する請求項１〜請求項３のいずれか１項に記載の電荷転送装置。
【請求項５】
さらに、前記ラインメモリ部が、前記第１電荷転送チャネル領域の各々に、１つの第２ポテンシャル・バリア領域と、該第２ポテンシャル・バリア領域の前記第２電荷転送チャネル側に形成された１つの第２ポテンシャル・ウェル領域とを有する請求項１〜請求項４のいずれか１項に記載の電荷転送装置。
【請求項６】
前記第１ポテンシャル・バリア領域での実効不純物濃度が前記第１ポテンシャル・ウェル領域での実効不純物濃度よりも低い請求項４に記載の電荷転送装置。
【請求項７】
請求項１記載の電荷転送装置の駆動方法であって、
前記ラインメモリ部のポテンシャルと前記第２電荷転送電極の駆動電圧の設定により、前記第１電荷転送チャネル領域の一部から前記第２電荷転送チャネル領域へ電荷を転送し、さらに、前記スイッチ手段の設定により、該電荷を前記第２電荷転送チャネル領域から前記ドレイン領域へ排出する第１の電荷排出工程と、
前記第１の電荷排出工程で前記第２電荷転送チャネル領域へ電荷を転送しない第１電荷転送チャネル領域から前記電荷転送素子へ電荷を転送する第１の電荷転送工程と、
前記第１の電荷転送工程で前記第２電荷転送チャネル領域へ転送された電荷を、該第２電荷転送チャネル領域内で一定方向に転送する第２の電荷転送工程と
を含む電荷転送装置の駆動方法。
【請求項８】
さらに、前記第１電荷転送チャネル領域の全てから前記第２電荷転送チャネル領域へスミアの要因となる電荷を転送し、さらに、該電荷を前記第２電荷転送チャネル領域から前記ドレイン領域へ排出する第２の電荷排出工程を含む請求項７に記載の電荷転送装置の駆動方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、複数の電荷を並列に受け取り、これらの電荷を直列に出力することができる電荷転送装置およびその駆動方法、ならびに、前記の電荷転送装置を有するＣＣＤイメージセンサおよび当該ＣＣＤイメージセンサを備えたＣＣＤ撮像システムに関する。
【０００２】
【従来の技術】
例えば、半導体基板に帯状のｎ型チャネルを形成し、このｎ型チャネル上に電気的絶縁膜を介して複数個の電極を並列に隣接配置することによって電荷転送素子を得ることができる。このとき、個々の電極は、ｎ型チャネルを平面視上横切るように配置される。ｎ型チャネルを備えた電荷転送素子は、下記の３タイプに大別することができる。
【０００３】
１つ目のタイプの電荷転送素子は、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜の膜厚もほぼ一定の電荷転送素子である。
【０００４】
このタイプの電荷転送素子では、個々の電極に印加する電圧の相対的な大小関係に応じて、相対的に高いレベルの電圧を印加した電極の下にはポテンシャル・ウェル領域が、相対的に低いレベルの電圧を印加した電極の下にはポテンシャル・バリア領域が形成される。ポテンシャル・ウェル領域の上流側および下流側にポテンシャル・バリア領域を形成すれば、このポテンシャル・ウェル領域内に電荷を閉じこめることができる。
【０００５】
個々の電極に印加する電圧の高さを適宜制御することにより、２つのポテンシャル・バリア領域によって挟まれたポテンシャル・ウェル領域を所望方向に順次移動させることができる。電荷を所望方向に転送することができる。
【０００６】
なお、本明細書においては、電荷転送素子によって転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【０００７】
２つ目のタイプの電荷転送素子は、ｎ型不純物の濃度が相対的に高い領域（以下、この領域を「ｎ+ 型不純物添加領域」という。）と相対的に低い領域（以下、この領域を「ｎ型不純物添加領域」という。）とがｎ型チャネルに交互に形成された電荷転送素子である。
【０００８】
このタイプの電荷転送素子では、通常、ｎ+ 型不純物添加領域およびｎ型不純物添加領域それぞれの上に、電気的絶縁膜を介して電極が１つずつ配置される。１つのｎ型不純物添加領域上に配置された電極と、その下流側のｎ+ 型不純物添加領域上に配置された電極とが共通結線される。１つのｎ型不純物添加領域とその下流側のｎ+ 型不純物添加領域とを覆う１つの電極を、これらの領域上に形成してもよい。
【０００９】
個々のｎ+ 型不純物添加領域はｎ型不純物添加領域に対して常にポテンシャル・ウェル領域となる。ポテンシャル・ウェル領域内の電荷は、ポテンシャル・バリア領域によって、移動を禁止される。ポテンシャル・バリア領域からポテンシャル・ウェル領域に向かう方向に電荷を転送することができる。
【００１０】
より具体的に説明する。ある１つのｎ+ 型不純物添加領域を「ｎ+ 型不純物添加領域Ａ」、その直ぐ下流側のｎ型不純物添加領域を「ｎ型不純物添加領域Ｂ」、この「ｎ型不純物添加領域Ｂ」の直ぐ下流側のｎ+ 型不純物添加領域を「ｎ+ 型不純物添加領域Ｃ」とする。領域Ｂ、Ｃの上には、共通結線された電極が配置されている。
【００１１】
ｎ+ 型不純物添加領域Ａ（ポテンシャル・ウェル領域）に電荷が分布しているときに、ｎ型不純物添加領域Ｂ、ｎ+ 型不純物添加領域Ｃ上の電極に相対的に高い電圧を印加すると、ｎ型不純物添加領域Ｂはｎ+ 型不純物添加領域Ａに対してポテンシャル・バリア領域として機能しなくなる。ｎ+ 型不純物添加領域Ｃはｎ型不純物添加領域Ｂに対して常にポテンシャル・ウェル領域である。したがって、ｎ+ 型不純物添加領域Ａに分布していた電荷は、ｎ型不純物添加領域Ｂを介してｎ+ 型不純物添加領域Ｃに移動する。
【００１２】
ｎ型不純物添加領域Ｂはｎ+ 型不純物添加領域Ｃに対してポテンシャル・バリア領域として機能する。ｎ型不純物添加領域Ｂ、ｎ+ 型不純物添加領域Ｃ上の電極に印加する電圧の高さを元に戻しても、ｎ+ 型不純物添加領域Ｃに移動した電荷がｎ+ 型不純物添加領域Ａに戻ることはない。
【００１３】
３つ目のタイプの電荷転送素子は、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜に膜厚が相対的に厚い領域（以下、この領域を「厚肉領域」ということがある。）と相対的に薄い領域（以下、この領域を「薄肉領域」ということがある。）とが交互に形成された電荷転送素子である。
【００１４】
通常、厚肉領域および薄肉領域それぞれの上に、電極が１つずつ配置される。１つの薄肉領域上に配置された電極と、その下流側の厚肉領域上に配置された電極とが共通結線される。１つの薄肉領域とその下流側の厚肉領域とを覆う１つの電極を、これらの領域上に形成してもよい。
【００１５】
このタイプの電荷転送素子では、各電極に一定の電圧を印加したとしても、ｎ型チャネルが埋込チャネルの場合には薄肉領域下にポテンシャル・バリア領域が、厚肉領域下にポテンシャル・ウェル領域が形成される。ポテンシャル・バリアからポテンシャル・ウェルに向かう方向に電荷を転送することができる。
【００１６】
電荷転送素子を利用した代表的な電子装置として、ＣＣＤ（電荷結合素子）イメージセンサが挙げられる。ＣＣＤリニア（ライン）イメージセンサと、ＣＣＤエリアイメージセンサとに大別することができる。
【００１７】
ＣＣＤエリアイメージセンサは、通常、２種類の電荷転送素子を備えている。１つはＶＣＣＤまたは垂直電荷転送素子と呼ばれる電荷転送素子であり、もう１つはＨＣＣＤまたは水平電荷転送素子と呼ばれる電荷転送素子である。
【００１８】
インターライン型のＣＣＤエリアイメージセンサでは、多数個の光電変換素子が複数行、複数列に亘って行列状に配設され、個々の光電変換素子列に１つずつ、ＶＣＣＤが配置される。多くのＣＣＤエリアイメージセンサでは、各ＶＣＣＤが１つのＨＣＣＤに電気的に接続される。複数のＨＣＣＤを有するＣＣＤエリアイメージセンサも知られている。
【００１９】
ＶＣＣＤは、一般に、ｎ型チャネルにおけるｎ型不純物の濃度がほぼ一定で、ｎ型チャネル上の電気的絶縁膜の厚さもほぼ一定であるタイプの電荷転送素子によって構成される。この電荷転送素子（ＶＣＣＤ）は、通常、３相以上の垂直駆動信号によって駆動される。個々のＶＣＣＤでは、１つの電極と、この電極の下に位置するｎ型チャネルの一領域とによって、１つの垂直電荷転送段が構成される。１個の光電変換素子に対して２〜４個程度の垂直電荷転送段が配置される。
【００２０】
ＨＣＣＤでは、例えば、ｎ型チャネルにｎ+ 型不純物添加領域とｎ型不純物添加領域とが交互に形成され、隣り合う１対の不純物添加領域の上に共通結線された電極が配置される。隣り合う１対の不純物添加領域とその上の共通結線された電極とによって、１つの水平電荷転送段が構成される。１つのＶＣＣＤに対して２個の水平電荷転送段が配置される。この電荷転送素子（ＨＣＣＤ）は、通常、２相の水平駆動信号によって駆動される。
【００２１】
ＣＣＤエリアイメージセンサを利用して、例えば電子スチルカメラ等のＣＣＤ撮像システムが開発されている。
【００２２】
電子スチルカメラは、小型モニターを備え、静止画を記録する静止画記録モードと、画像を小型モニターに表示するモニターモードとを使用者が選択できるように構成されている。モニターモードは、例えば、使用者が静止画の画角を決める際に利用される。
【００２３】
電子スチルカメラで撮像される静止画の画素数は、近年では数１００万に達し、さらには６００万を超えようとしている。一方、電子スチルカメラのモニターモードで動画を表示する際の画素数は、一般に、１０万〜４０万程度である。
【００２４】
このため、モニターモードの際には、ＶＣＣＤへ電荷が読み出される光電変換素子が一部の光電変換素子行に限定される。光電変換素子行を１／２以上に間引いて電荷を読み出す間引き走査が行われる。あるいは、各ＶＣＣＤ内で電荷同士の混合（垂直加算）が行われる。すなわち、個々の光電変換素子列において光電変換素子列方向に近接する２以上の光電変換素子それぞれに蓄積された電荷同士が、この光電変換素子列に対応するＶＣＣＤ内で混合（垂直加算）される。電荷の加算を行えば、信号処理上１つの画素として扱われる信号（電荷）量が増加するので、撮像感度が加算量に応じて増大するという利点が得られる。比較的明るい画像を再生することが可能である。
【００２５】
カラー撮像用のＣＣＤ撮像システムでは、フルカラー情報を得るために、色フィルタアレイが利用される。この色フィルタアレイは、一定の繰返しパターンの下に配列された複数色の色フィルタによって構成され、１個の光電変換素子に１個の色フィルタが対応する。
【００２６】
【発明が解決しようとする課題】
間引き走査およびＶＣＣＤ内での電荷同士の混合（垂直加算）のいずれか一方または両方を行うことにより、垂直画素数が間引かれた画像データを得ることができる。
【００２７】
しかしながら、電気的に接続されているＶＣＣＤの各々から同時に（並列に）受け取った電荷を間引くことができるＨＣＣＤは未だ提案されていない。同様に、電荷同士の混合（水平加算）を行うことができるＨＣＣＤは未だ提案されていない。
【００２８】
本発明の目的は、所望の電荷を間引くことを可能にする電荷転送装置を提供することである。
【００２９】
本発明の他の目的は、所望の電荷を間引くことを可能にする電荷転送装置の駆動方法を提供することである。
【００３０】
本発明の更に他の目的は、ＶＣＣＤに読み出された電荷の中から所望の電荷だけをＨＣＣＤによって転送することを可能にするＣＣＤイメージセンサを提供することである。
【００３１】
本発明の更に他の目的は、ＶＣＣＤに読み出された電荷の中から所望の電荷だけをＨＣＣＤによって転送することが可能なＣＣＤ撮像システムを提供することである。
【００３２】
【課題を解決するための手段】
本発明の１観点によれば、
半導体基板と、
前記半導体基板の一表面側に形成され、最終段にラインメモリ部を備えた第１導電型の複数の第１電荷転送チャネル領域、および、複数の第１電荷転送電極と、前記第１電荷転送チャネル領域の各々に電気的に接続可能な第１導電型の第２電荷転送チャネル領域、および、複数の第２電荷転送電極とを含む電荷転送素子であって、前記第２電荷転送電極は、ｍ個を単位として周期的に同じ電圧が印加され、前記ラインメモリ部から前記第２電荷転送チャネル領域へ電荷を転送する際、１周期であるｍ個の第２電荷転送電極には、複数回に分けて異なるタイミングで電圧が印加される電荷転送素子と、
前記第２電荷転送チャネル領域に沿って前記半導体基板の前記一表面側に形成され、前記第２電荷転送チャネル領域に電気的に接続可能な第１導電型のドレイン領域と、前記第２電荷転送電極への電圧の印加タイミングに同期して、前記第２電荷転送チャネル領域と前記ドレイン領域との間の電気的接続をスイッチするスイッチ手段と、を含む掃出ドレインと、
を備えた電荷転送装置
が提供される。
【００３３】
本発明の他の観点によれば、
上記の電荷転送装置の駆動方法であって、
前記ラインメモリ部のポテンシャルと前記第２電荷転送電極の駆動電圧の設定により、前記第１電荷転送チャネル領域の一部から前記第２電荷転送チャネル領域へ電荷を転送し、さらに、前記スイッチ手段の設定により、該電荷を前記第２電荷転送チャネル領域から前記ドレイン領域へ排出する第１の電荷排出工程と、
前記第１の電荷排出工程で前記第２電荷転送チャネル領域へ電荷を転送しない第１電荷転送チャネル領域から前記電荷転送素子へ電荷を転送する第１の電荷転送工程と、
前記第１の電荷転送工程で前記第２電荷転送チャネル領域へ転送された電荷を、該第２電荷転送チャネル領域内で一定方向に転送する第２の電荷転送工程と
を含む電荷転送装置の駆動方法
が提供される。
【００３８】
ＣＣＤイメージセンサを上述のように構成することにより、水平電荷転送素子に電気的に接続される複数の第１電荷転送チャネル領域を複数のグループに分け、第１電荷転送チャネル領域から、ひいては垂直電荷転送素子からグループ単位で選択的に水平電荷転送素子へ電荷を転送することができる。また、水平電荷転送素子内の電荷を掃出ドレインに排出することができる。
【００３９】
これらの結果として、垂直電荷転送素子に読み出された電荷の中から所望の電荷だけを水平電荷転送素子によって転送することができる。
【００４０】
例えば、画像データの生成に寄与させる必要のない電荷（本明細書では、このような電荷を「不要電荷」という。）が分布している第１電荷転送チャネル領域（転送制御段）のみを対象にして、この第１電荷転送チャネル領域（転送制御段）から水平電荷転送素子へ不要電荷を転送し、さらに、この不要電荷を掃出ドレインへ排出することができる。
【００４１】
この後に、画像データの生成に寄与させる電荷（本明細書では、このような電荷を「必要電荷」という。）が分布している第１電荷転送チャネル領域（転送制御段）のみを対象にして、第１電荷転送チャネル領域（転送制御段）から水平電荷転送素子へ必要電荷を転送する。この必要電荷を水平電荷転送素子によって例えば出力アンプへ転送することにより、所望の画像信号を得ることができる。この画像信号を例えば映像信号処理回路に供給することにより、所望の画像データを得ることができる。
【００４２】
間引き走査および垂直電荷転送素子内での電荷同士の混合（垂直加算）の少なくとも一方と、上述の不要電荷排出動作とを組み合わせることにより、垂直画素数および水平画素数の両方が間引かれた画像データを容易に生成することができる。良好な再生画像（モニター画像）を得ることが容易になる。
【００４３】
また、間引き走査のときに、スミアの要因となる電荷を水平電荷転送素子から掃出ドレインへ排出することも可能になる。
【００４４】
【発明の実施の形態】
図１は、実施例によるＣＣＤ撮像システムの概略を示すブロック図である。同図に示すように、本実施例によるＣＣＤ撮像システム１００は、撮像光学系１、ＣＣＤイメージセンサ１０、駆動回路６５、映像信号処理回路７０、画像データ出力部７５、表示部８０、記録部８２、制御部８５、モードセレクタ９０およびパルス信号発生部９５を備えている。
【００４５】
撮像光学系１は、ＣＣＤイメージセンサ１０上に光学像を結像させる。この撮像光学系１は、例えば光学レンズ、絞り、オプティカルローパスフィルタ等を含んで構成される。図中の矢印Ｌは光を示す。
【００４６】
ＣＣＤメージセンサ１０は、撮像光学系１が結像した光学像を電気信号に変換する。このＣＣＤメージセンサ１０は、光電変換素子、垂直電荷転送素子（ＶＣＣＤ）、水平電荷転送素子（ＨＣＣＤ）、出力部および色フィルタアレイを含んで構成される。ＣＣＤイメージセンサ１０の詳細については、後述する。
【００４７】
駆動回路６５は、ＣＣＤイメージセンサ１０の動作に必要な駆動信号および制御信号をＣＣＤイメージセンサ１０に供給する。この駆動回路６５は、例えば垂直ドライバ、水平ドライバ、ＤＣ電源等を含んで構成される。
【００４８】
映像信号処理回路７０は、ＣＣＤイメージセンサ１０で生成された画像信号を受け取り、これに種々の処理を施して画像データを生成する。この映像信号処理回路７０は、例えばアナログ／デジタル変換器、ＣＤＳ回路（相関二重サンプリング回路）、色分離回路、ディレーライン等を含んで構成される。
【００４９】
画像データ出力部７５は、映像信号処理回路７０から出力された画像データを受け取り、例えば、この画像データをフレームメモリ等の記憶媒体に記憶する。
【００５０】
表示部８０は、画像データ出力部７５から供給される画像データに基づいて、静止画または動画を表示する。この表示部８０は、例えば液晶ディスプレイ等の表示装置を含んで構成される。
【００５１】
記録部８２は、画像データ出力部７５から供給される画像データを、例えばメモリカード等の記録媒体に記録する。
【００５２】
制御部８５は、駆動回路６５、映像信号処理回路７０および画像データ出力部７５の動作を制御する。この制御部８５は、例えば中央演算処理装置（ＣＰＵ）によって構成される。
【００５３】
モードセレクタ９０は、ＣＣＤ撮像システム１００の撮像モードを選択するための選択スイッチである。ＣＣＤ撮像システム１００は、例えば、少なくとも２つの撮像モード、すなわち、静止画を撮像して記録する静止画記録モードと、動画または静止画を撮像して表示部８０に表示するモニターモードとを有する。モードセレクタ９０は、ＣＣＤ撮像システム１００の使用者によって操作される。
【００５４】
パルス信号発生回路９５は、装置内の動作タイミングの統一をとるためのパルス信号を生成し、駆動回路６５、映像信号処理回路７０および制御部８５に供給する。このパルス信号発生回路９５は、例えば、一定の周期でパルスを発生する原発振、タイミングジェネレータ等を含んで構成される。
【００５５】
ＣＣＤ撮像システム１００を構成するＣＣＤイメージセンサ１０は、行列状に形成された多数個の光電変換素子の中から列方向および行方向の両方で所望の光電変換素子を間引いて画像信号を出力することができるＣＣＤイメージセンサである。以下、ＣＣＤイメージセンサ１０の構成について、実施例を挙げて説明する。
【００５６】
図２は、第１の実施例によるＣＣＤイメージセンサ１０ａにおける光電変換素子とその周辺を概略的に示す断面図である。同図には、部分的に示されているものも含めて、計３つの光電変換素子１５が示されている。
【００５７】
図２に示すＣＣＤイメージセンサ１０ａにおいては、半導体基板１１の一表面に、光電変換素子１５が形成されている。半導体基板１１は、シリコン等のｎ型半導体基板１１ａと、この上に形成されたｐ型不純物添加領域１１ｂとを有する。
【００５８】
光電変換素子１５は、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａを設け、このｎ型不純物添加領域１５ａにｐ+ 型不純物添加領域１５ｂを設けることによって形成された埋込型のフォトダイオードである。ｎ型不純物添加領域１５ａの各々は、電荷蓄積領域として機能する。
【００５９】
個々の光電変換素子１５における図２での右側に、幅０．３〜５μｍ程度の垂直電荷転送チャネル２０ａが１つずつ近接配置されている。各垂直電荷転送チャネル２０ａは、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域を設けることによって形成されたｎ型チャネルを基本構造とし、後述するように、部分的に、ｎ型不純物添加領域上にｐ- 型不純物添加領域が形成された領域を含む。
【００６０】
各光電変換素子１５（ｎ型不純物添加領域１５ａ）における図２での右側縁部に沿って、ｐ型不純物添加領域１１ｂが１箇所ずつ露出している。ｐ型不純物添加領域１１ｂにおけるこの領域が、読出ゲート用チャネル領域２１ａとして利用される。読出ゲート用チャネル領域２１ａの各々は、平面視上、対応する光電変換素子１５の右側縁部のほぼ中央からその下流端にかけて延在する。垂直電荷転送チャネル２０ａとこれに対応する光電変換素子１５とは、読出ゲート用チャネル領域２１ａを介して隣接する。
【００６１】
読出ゲート用チャネル領域２１ａが形成されている箇所を除き、チャネルストップ領域２２が各光電変換素子１５の平面視上の周囲を取り囲んでいる。このチャネルストップ領域２２は、光電変換素子１５同士、および、光電変換素子１５とこれに対応しない垂直電荷転送チャネル２０ａとを電気的に分離する。光電変換素子１５と垂直電荷転送チャネル２０ａとの平面視上の間に形成されたチャネルストップ領域２２の幅は、例えば０．５μｍ程度である。
【００６２】
また、最も下流の光電変換素子行よりも更に下流においては、各垂直電荷転送チャネル２０ａの平面視上の周囲にも、チャネルストップ領域２２が形成されている。チャネルストップ領域２２は、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｐ+ 型不純物添加領域を設けることによって形成される。
【００６３】
なお、各不純物添加領域は、例えばイオン注入とその後のアニールとによって形成することができる。ｐ型不純物添加領域１１ｂは、例えばエピタキシャル成長法によって形成することもできる。ｐ+ 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも高い。ｐ- 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも低い。
【００６４】
ほぼ一定の膜厚を有する電気的絶縁膜２３が、半導体基板１１における一表面上、すなわち、上述した各種の不純物添加領域が形成されている側の表面（各種の不純物添加領域の表面を含む。）上に形成されている。
【００６５】
電気的絶縁膜２３は、例えば、酸化ケイ素等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒化物を用いて形成される。この電気的絶縁膜２３は、例えば、１つの電気絶縁性酸化物層からなる単層構造、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層との２層積層構造、または、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層とその上に形成された電気絶縁性酸化物層との３層積層構造を有する。
【００６６】
第１〜第２垂直転送電極２５〜２６と、第１〜第３補助転送電極３１〜３３と、第１〜第２転送制御電極３６〜３７と、第１〜第２水平転送電極４２〜４３と、掃出ゲート電極４７ａとが、電気的絶縁膜２３上に形成されている。ただし、図２においては、第１垂直転送電極２５のみが見えている。図２に示されていない各電極については、後に図４または図５を参照しつつ詳述する。
【００６７】
各電極２５〜２６、３１〜３３、３６〜３７、４２〜４３および４７ａは、それぞれ別個に、電気的絶縁膜（熱酸化膜）５０によって覆われている。
【００６８】
第１垂直転送電極２５の一領域は、垂直電荷転送チャネル２０ａの一領域を平面視上覆って、この一領域と共に垂直電荷転送素子（ＶＣＣＤ）２０を構成する。また、第１垂直転送電極２５の他の一領域は、読出ゲート用チャネル領域２１ａを平面視上覆って、この読出ゲート用チャネル領域２１ａとともに読出ゲート２１を構成する。
【００６９】
第１垂直転送電極２５に後述する読出パルスを印加すると、読出ゲート２１（読出ゲート用チャネル領域２１ａ）に第２導電型のチャネル、すなわちｐ型チャネルが誘起され、光電変換素子１５（ｎ型不純物添加領域１５ａ）とこれに対応する垂直電荷転送チャネル２０ａとが導通する。
【００７０】
光遮蔽膜５１が、電気的絶縁膜２３およびその上に形成されている各種の電極を覆っている。ただし、この光遮蔽膜５１は、光電変換素子１５（ｐ+ 型不純物添加領域１５ｂ）それぞれの上に１個ずつ所定形状の開口部５１ａを有する。各開口部５１ａは、光電変換素子１５におけるｎ型不純物添加領域１５ａの外周面よりも平面視上の内側において開口している。
【００７１】
光遮蔽膜５１は、例えばアルミニウム、クロム、タングステン、チタン、モリブデン等の金属からなる薄膜や、これらの金属の２種以上からなる合金薄膜、あるいは、前記の金属薄膜と前記の合金薄膜とを含む群から選択された２種以上を組み合わせた多層金属薄膜等によって形成される。
【００７２】
保護膜５２が、光遮蔽膜５１上および開口部５１ａから露出している電気的絶縁膜２３上に形成されている。この保護膜５２は、例えばシリコン窒化物、シリコン酸化物、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ポリイミド等によって形成される。
【００７３】
第１の平坦化膜５３が、保護膜５２を覆っている。第１の平坦化膜５３はマイクロレンズ用の焦点調節層としても利用される。必要に応じて、第１の平坦化膜５３中にインナーレンズが形成される。
【００７４】
第１の平坦化膜５３は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７５】
色フィルタアレイ５５が、第１の平坦化膜５３上に形成されている。この色フィルタアレイ５５は、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。カラー撮像用の色フィルタアレイとしては、原色型の色フィルタアレイ、および、補色型の色フィルタアレイがある。
【００７６】
原色型の色フィルタアレイおよび補色型の色フィルタアレイのいずれにおいても、個々の光電変換素子１５の上方に色フィルタが１個ずつ配設される。図示の色フィルタアレイ５５における色フィルタの配列パターンについては、後に図３を参照しつつ詳述する。図２においては、赤色フィルタ５５Ｒ、緑色フィルタ５５Ｇおよび青色フィルタ５５Ｂが１個ずつ示されている。
【００７７】
色フィルタアレイ５５は、例えば、所望色の顔料もしくは染料を含有させた樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に形成することによって作製することができる。
【００７８】
第２の平坦化膜５６が、色フィルタアレイ５５上に形成されている。第２の平坦化膜５６は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７９】
マイクロレンズアレイ５８が、第２の平坦化膜５６上に形成されている。このマイクロレンズアレイ５８は、個々の光電変換素子１５の上方に１個ずつ配設されたマイクロレンズ５８ａによって構成されている。
【００８０】
これらのマイクロレンズ５８ａは、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却すること等によって得られる。
【００８１】
図３は、色フィルタアレイ５５の一部を示す平面図である。同図においては、便宜上、赤色フィルタを記号Ｒで示し、緑色フィルタを記号Ｇ１またはＧ２で示し、青色フィルタを記号Ｂで示している。
【００８２】
同図に示した色フィルタアレイ５５では、緑色フィルタＧ１のみによって構成された第１色フィルタ列ＦＣ１と、赤色フィルタＲのみによって構成された第２色フィルタ列ＦＣ２と、緑色フィルタＧ２のみによって構成された第３色フィルタ列ＦＣ３と、青色フィルタＢのみによって構成された第４色フィルタ列ＦＣ４とが、紙面の左から右へ向かってこの順番で繰り返し配置されている。
【００８３】
第１色フィルタ列ＦＣ１を構成する緑色フィルタＧ１と、第３色フィルタ列ＦＣ３を構成する緑色フィルタＧ２とは、参照符号を便宜的に変えただけであり、両者は同じ材料によって形成されている。
【００８４】
なお、図３において各色フィルタ内に示した破線で囲まれた領域は、後述する光電変換素子領域１６の輪郭を示す。
【００８５】
図４は、ＣＣＤイメージセンサ１０ａを概略的に示す部分平面図である。ただし、同図においては、図２に示した光遮蔽膜５１、保護膜５２、第１の平坦化膜５３、第２の平坦化膜５６およびマイクロレンズアレイ５８の図示を省略している。また、色フィルタアレイ５５自体の図示も省略しているが、各光電変換素子１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢの意味は、図３におけるこれらの記号の意味と同じである。図４に示した構成要素のうちで図２において既に示した構成要素については、図２で用いた参照符号と同じ参照符号を付してある。
【００８６】
図４に示すように、ＣＣＤイメージセンサ１０ａにおいては、半導体基板１１に多数個の光電変換素子１５が複数行、複数列に亘って行列状に配設されている。実際のＣＣＤ撮像システムでは、光電変換素子１５の総数が例えば数１００万個を超える。光電変換素子列方向および光電変換素子行方向の光電変換素子のピッチは、例えば２〜１０μｍの範囲内で適宜選定される。
【００８７】
１列の光電変換素子列に１本ずつ、その右側（図４での右側）に沿って垂直電荷転送チャネル２０ａが近接配置されている。
【００８８】
第１〜第２垂直転送電極２５〜２６は、１行の光電変換素子行に各々１本ずつ配設されている。第１垂直転送電極２５の各々は、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、対応する光電変換素子行に沿ってその下流側に延在する。第２垂直転送電極２６の各々は、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、対応する光電変換素子行に沿ってその上流側に延在する。
【００８９】
各第１垂直転送電極２５は、対応する光電変換素子１５それぞれの図４での右側方において、１つの読出ゲート用チャネル領域２１ａ（図２参照）と共に１つの読出ゲート２１を構成する。図４に示したII−II線に沿った断面を拡大して概略的に示した図が、図２に相当する。
【００９０】
１行の光電変換素子行に対応する第１〜第２垂直転送電極２５〜２６は、左端の光電変換素子列に含まれる光電変換素子１５を除き、この光電変換素子行中の光電変換素子１５の各々を平面視上取り囲んで光電変換素子領域１６を画定している。
【００９１】
最も下流の第１垂直転送電極２５の下流側に、第１〜第３補助転送電極３１〜３３がこの順番で１本ずつ配設されている。これらの第１〜第３補助転送電極３１〜３３の各々も、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、光電変換素子行方向に延在する。
【００９２】
第１〜第２転送制御電極３６〜３７が、第３補助転送電極３３の下流側にこの順番で配設されている。これら第１〜第２転送制御電極３６〜３７も、各垂直電荷転送チャネル２０ａと平面視上交差しつつ、光電変換素子行方向に延在する。
【００９３】
第２垂直転送電極２６、第１補助転送電極３１、第３補助転送電極３３および第２転送制御電極３７は、半導体基板１１上の第１レベルに設けられた第１ポリシリコン層によって形成される。第１垂直転送電極２５、第２補助転送電極３４および第１転送制御電極３６は、半導体基板１１上の第１レベルよりも上の第２レベルに設けられた第２ポリシリコン層によって形成される。個々の電極２５〜２６、３１〜３３および３６〜３７は、前述したように電気的絶縁膜（熱酸化膜）５０（図２参照）によって覆われている。
【００９４】
垂直電荷転送チャネル２０ａの各々において第１垂直転送電極２５、第２垂直転送電極２６、第１補助転送電極３１、第２補助転送電極３２、または第３補助転送電極３３と対向する領域は、その上の電極２５、２６、３１、３２または３３と共に１つの垂直電荷転送段を構成する。
【００９５】
１本の垂直電荷転送チャネル２０ａを含んで構成される垂直電荷転送段の各々は、光電変換素子列方向に連なって１つの垂直電荷転送素子２０を構成する。個々の垂直電荷転送チャネル２０ａのうちで垂直電荷転送素子２０を構成する領域は、ｎ型チャネルによって構成されている。
【００９６】
一方、垂直電荷転送チャネル２０ａの各々において第１転送制御電極３６および第２転送制御電極３７と対向する領域は、その上の転送制御電極３６、３７と共に１つの電荷転送段３５ａを構成する。この電荷転送段３５ａを、以下、「転送制御段３５ａ」という。
【００９７】
これらの転送制御段３５ａは、全体として１つのＣＣＤラインメモリ部３５を構成する。ＣＣＤラインメモリ部３５での垂直電荷転送チャネル２０ａの構成については、後に図６（Ａ）を参照しつつ詳述する。
【００９８】
各垂直電荷転送チャネル２０ａの下流端（第１電荷転送チャネル領域の下流端）は、水平電荷転送素子（ＨＣＣＤ）４０に電気的に接続されている。
【００９９】
水平電荷転送素子４０に沿って、掃出ドレイン４５が設けられている。この掃出ドレイン４５とＣＣＤラインメモリ部３５とは、平面視上、水平電荷転送素子４０を挟んで対向する。
【０１００】
掃出ドレイン４５は、半導体基板１１のｐ型不純物添加領域１１ｂに形成されたｎ型ドレイン領域４６と、ｐ型不純物添加領域１１ｂによって構成された掃出ドレイン用チャネル領域と、掃出ドレイン用チャネル領域上に電気的絶縁膜を介して配置された掃出ゲート電極４７ｂとを有する。掃出ドレイン４５の構成については、後に図６（Ａ）および図６（Ｂ）を参照しつつ詳述する。
【０１０１】
水平電荷転送素子４０の一端に、出力部６０が接続されている。この出力部６０は、水平電荷転送素子４０から送られてきた電荷を例えばフローティング容量（図示せず。）によって信号電圧に変換し、この信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後のフローティング容量の電荷は、図示を省略したリセットトランジスタを介して電源（図示せず。）に吸収される。出力部６０は、例えば、特願平１１−２８７３２６号明細書の第００８４段〜００９１段において図４（ｂ）を参照しつつ説明されている出力部と同様にして構成することができる。
【０１０２】
以下、図５、図６（Ａ）および図６（Ｂ）を参照しつつ、ＣＣＤラインメモリ部３５、水平電荷転送素子４０および掃出ドレイン４５それぞれの構成について詳述する。
【０１０３】
図５は、ＣＣＤラインメモリ部３５から掃出ドレイン４５にかけての領域を拡大して示す概略図である。
【０１０４】
図６（Ａ）は、図５に示したVIＡ−VIＡ線に沿った断面の概略図であり、図６（Ｂ）は、図５に示したVIＢ−VIＢ線に沿った断面の概略図である。
【０１０５】
図５または図６（Ａ）に示すように、垂直電荷転送チャネル２０ａそれぞれの下流端は、水平電荷転送チャネル４１に接している。
【０１０６】
図６（Ａ）に示すように、ＣＣＤラインメモリ部３５での垂直電荷転送チャネル２０ａの各々は、ｎ型不純物添加領域（ｎ型チャネル）２０ａ１の上にｐ-  型不純物添加領域２０ａ２が形成されている１つのポテンシャル・バリア領域２０ａＢと、ｎ型不純物添加領域（ｎ型チャネル）２０ａ１のみによって構成されている１つのポテンシャル・ウェル領域２０ａＷとを有する。
【０１０７】
ポテンシャル・バリア領域２０ａＢの幅（光電変換素子列方向の幅）は、例えば０．５〜１μｍ程度であり、ポテンシャル・ウェル領域２０ａＷの幅（光電変換素子列方向の幅）は、例えば２〜２０μｍ程度である。いずれの領域２０ａＢ、２０ａＷも、電荷転送チャネルとしての導電型はｎ型である。
【０１０８】
第１転送制御電極３６は、ポテンシャル・バリア領域２０ａＢの上方に電気的絶縁膜２３を介して配置されている。第２転送制御電極３７は、ポテンシャル・ウェル領域２０ａＷの上方に電気的絶縁膜２３を介して配置されている。例えば、第１ポリシリコン層によって第２転送制御電極３７が形成され、第２ポリシリコン層によって第１転送制御電極３６が形成される。
【０１０９】
個々の転送制御段３５ａは、１つのポテンシャル・バリア領域２０ａＢと、その上方の第１転送制御電極３６と、１つのポテンシャル・ウェル領域２０ａＷと、その上方の第２転送制御電極３７とによって構成される。
【０１１０】
第１転送制御電極３６と第２転送制御電極３７とは共通結線され、制御信号φＬＭの供給を受ける。制御信号φＬＭのレベルを制御してポテンシャル・バリア領域２０ａＢの電位を高くすることにより、垂直電荷転送素子２０から転送制御段３５ａへ電荷を転送することが可能になる。制御信号φＬＭのレベルを制御してポテンシャル・ウェル領域２０ａＷの電位を低くすることにより、転送制御段３５ａから水平電荷転送素子４０へ電荷を転送することができる。
【０１１１】
転送制御段３５ａから水平電荷転送素子４０への電荷転送については、後に図９を参照しつつ詳述する。
【０１１２】
図５に示すように、水平電荷転送素子４０は、光電変換素子行方向に帯状に延在する１本の水平電荷転送チャネル４１と、この水平電荷転送チャネル４１上に形成された多数個の第１〜第２水平転送電極４２〜４３とを有する。
【０１１３】
図６（Ａ）および図６（Ｂ）に示すように、水平電荷転送チャネル４１は、ｎ型不純物添加領域（ｎ型チャネル）４１ａ上にｐ-  型不純物添加領域４１ｂが形成されているポテンシャル・バリア領域４１Ｂと、ｎ型不純物添加領域（ｎ型チャネル）４１ａのみによって構成されているポテンシャル・ウェル領域４１Ｗとを有する。いずれの領域４１Ｂ、４１Ｗも、電荷転送チャネルとしての導電型はｎ型である。
【０１１４】
ポテンシャル・バリア領域４１Ｂは、光電変換素子行方向に帯状に延在する１つの第１バリア領域４１Ｂ１と、第１バリア領域４１Ｂ１から一定の間隔で分岐して光電変換素子列方向に帯状に延在する多数の第２バリア領域４１Ｂ２とを含む。１つの第２バリア領域４１Ｂ２とその下流の第２バリア領域４１Ｂ２との間に、これらに隣接する１つのポテンシャル・ウェル領域４１Ｗが形成されている。最も下流の第２バリア領域４１Ｂ２の下流側にも、１つのポテンシャル・ウェル領域４１Ｗが形成されている。
【０１１５】
第１バリア領域４１Ｂ１は、転送制御段３５ａと水平電荷転送素子４０内のポテンシャル・ウェル領域４１Ｗとを分離する。第２バリア領域４１Ｂ２の各々は、水平電荷転送素子４０内でポテンシャル・ウェル領域４１Ｗ同士を分離する。
【０１１６】
個々の第１水平転送電極４２は、１つの第２バリア領域４１Ｂ２と、この第２バリア領域４１Ｂ２に続く第１バリア領域４１Ｂ１とを覆う。第１水平転送電極４２は、平面視上、逆Ｌ字状を呈する（図５参照）。
【０１１７】
個々の第２水平転送電極４３は、１つのポテンシャル・ウェル領域４１Ｗを覆う。第２水平転送電極４３は、平面視上、矩形を呈する（図５参照）。
【０１１８】
これらの第１および第２水平転送電極４２、４３は、電気的絶縁膜２３を介して半導体基板１上に形成されている。例えば、第２ポリシリコン層によって第２水平転送電極４３が形成され、第３ポリシリコン層によって第１水平転送電極４２が形成される。
【０１１９】
１個の第１水平転送電極４２と、その下方のポテンシャル・バリア領域４１Ｂと、１個の第２水平転送電極４３と、その下方のポテンシャル・ウェル領域４１Ｗとは、１つの水平電荷転送段４０ａまたは補助水平電荷転送段４０ｂを構成する。水平電荷転送段４０ａは、１本の垂直電荷転送チャネル２０ａに１つずつ対応しながら一列に形成されている。補助水平電荷転送段４０ｂは、図５での最も左の垂直電荷転送チャネル２０ａに対応する水平電荷転送段４０ａの下流側（後述する出力部６０側を意味する。）に、計３つ形成されている。
【０１２０】
１つの水平電荷転送段または補助水平電荷転送段を構成する第１および第２水平転送電極４２、４３は共通結線され、水平駆動信号φＨ１、φＨ２またはφＨ３の供給を受ける。
【０１２１】
転送制御段３５ａから水平電荷転送素子４０へ電荷を転送する際には、制御信号φＬＭならびに水平駆動信号φＨ１、φＨ２またはφＨ３のレベルが例えば次のように制御される。すなわち、水平電荷転送段４０ａにおけるポテンシャル・バリア領域４１Ｂの電位が、転送制御段３５ａにおけるポテンシャル・ウェル領域２０ａＷの電位よりも相対的に高くなるように制御される。転送制御段３５ａから水平電荷転送素子４０へ電荷を転送することが可能になる。転送制御段３５ａから水平電荷転送素子４０への電荷転送の原理については、後に図９を参照しつつ詳述する。
【０１２２】
水平電荷転送素子４０内で電荷を転送する際には、水平駆動信号φＨ１、φＨ２およびφＨ３のレベルが例えば次のように制御される。すなわち、電荷が分布している水平電荷転送段４０ａにおけるポテンシャル・ウェル領域４１Ｗの電位が、その下流の水平電荷転送段４０ａにおけるポテンシャル・バリア領域４１Ｂの電位よりも相対的に低くなるように制御される。
【０１２３】
図５、図６（Ａ）または図６（Ｂ）に示すように、掃出ドレイン４５は、光電変換素子行方向に延在するドレイン領域４６を有する。このドレイン領域４６は、例えば、半導体基板１１のｐ型不純物添加領域１１ｂに帯状に形成されたｎ+ 型不純物添加領域によって構成される。
【０１２４】
掃出ドレイン用チャネル領域４７ａが、ドレイン領域４６と水平電荷転送チャネル４１との間に介在する。この掃出ドレイン用チャネル領域４７ａは、例えばｐ型不純物添加領域１１ｂの一部によって構成され、光電変換素子行方向に延在する。
【０１２５】
掃出ゲート電極４７ｂが、掃出ドレイン用チャネル領域４７ａを平面視上覆う。この掃出ゲート電極４７ｂは、例えば第１ポリシリコン層によって、電気的絶縁膜２３上に形成される。掃出ドレイン用チャネル領域４７ａと掃出ゲート電極４７ｂとは、掃出ゲート４７を構成する。
【０１２６】
掃出ゲート電極４７ｂは、制御信号φＤＲの供給を受ける。制御信号φＤＲの電圧を例えば１５〜２０Ｖ程度にすると、掃出ドレイン用チャネル領域４７ａの表面付近が反転する。水平電荷転送チャネル４１とドレイン領域４６とが導通する。水平電荷転送段内および補助水平電荷転送段内の電荷をドレイン領域４６へ排出することができる。水平電荷転送素子４０から掃出ドレイン４５への電荷転送の原理については、後に図９を参照しつつ詳述する。
【０１２７】
なお、個々の水平転送電極４２〜４３および掃出ゲート電極４７ｂは、それぞれが別個に、電気的絶縁膜（熱酸化膜）５０（図６（Ａ）または図６（Ｂ）参照）によって覆われている。図６（Ｂ）に示すように、各垂直電荷転送チャネル２０ａの平面視上の周囲には、水平電荷転送チャネル４１との隣接箇所を除いて、チャネルストップ２２が配置されている。
【０１２８】
以上説明した構成を有するＣＣＤイメージセンサ１０ａは、駆動回路６５（図１参照）から供給される駆動信号および制御信号に従って駆動する。
【０１２９】
図４には、垂直電荷転送素子２０の各々を４相の垂直駆動信号φＶ１〜φＶ４によって駆動させる際の配線例を付記してある。図５には、水平電荷転送素子４０を３相の水平駆動信号φＨ１〜φＨ３によって駆動させる際の配線例を付記してある。図４および図５には、ＣＣＤラインメモリ部３５を制御信号φＬＭによって駆動させ、掃出ドレイン４５を制御信号φＤＲによって駆動させる際の配線例も付記してある。
【０１３０】
図４に示すように、垂直電荷転送素子２０の各々を４相駆動させるために、第１〜第２垂直転送電極２５〜２６の各々と第１〜第３補助転送電極３１〜３３とが４つのグループに分けられている。グループ毎に異なる垂直駆動信号φＶ１〜φＶ４が供給される。１つのグループは、３本おきに選択された第１垂直転送電極２５、第２垂直転送電極２６、第１補助転送電極３１、第２補助転送電極３４または第３補助転送電極３３によって構成されている。
【０１３１】
図５に示すように、水平電荷転送素子４０を３相駆動するために、最も下流の補助水平電荷転送段を基点にして各水平電荷転送段および各補助水平電荷転送段が３つのグループに分けられている。１つのグループは、２つおきに選択された水平電荷転送段および補助水平電荷転送段によって構成される。
【０１３２】
１つのグループに水平駆動信号φＨ１が供給され、他の１つのグループに水平駆動信号φＨ２が供給され、残りのグループに水平駆動信号φＨ３が供給される。図示の例では、最も下流の補助水平電荷転送段に水平駆動信号φＨ１が供給され、下流から２番目の補助水平電荷転送段に水平駆動信号φＨ２が供給される。最も上流の補助水平電荷転送段（下流から３番目の補助水平電荷転送段）には、水平駆動信号φＨ３が供給される。
【０１３３】
図４および図５に示すように、制御信号φＬＭは、第１〜第２転送制御電極３６〜３７の各々に供給される。制御信号φＤＲは、掃出ゲート電極４７ｂに供給される。
【０１３４】
なお、本明細書においては、駆動信号を供給する電圧供給線に接続された後の水平電荷転送素子における水平転送電極の数を、以下の約束の下に数えるものとする。
【０１３５】
すなわち、互いに隣接し、かつ同一の電圧供給配線に接続されている複数個の水平転送電極は、これらをまとめて１個として数えるものとする。この約束の下では、互いに隣接してはいるが、互いに異なる電圧供給線に接続されている２個の水平転送電極の数は、２個である。また、同一の電圧供給配線に接続されてはいるが、互いに離隔している２個の水平転送電極の数も２個である。
【０１３６】
上記の約束事は、次の場合にも適用するものとする。すなわち、複数の第１電荷転送チャネル領域（例えば、複数本の垂直電荷転送チャネル２０ａそれぞれにおける下流側端部）と、これらの第１電荷転送チャネル領域の各々に電気的に接続される第２電荷転送チャネルを含む電荷転送素子（例えば水平電荷転送素子４０）とを備えた電荷転送装置であって、第２電荷転送チャネル上に電気的絶縁膜を介して形成された複数個の転送電極を有し、これらの転送電極の各々が所定の電圧供給配線に接続されている電荷転送装置における転送電極の数を数える際にも適用するものとする。また、ＣＣＤラインメモリ部における転送制御電極の数を数える際にも適用するものとする。
【０１３７】
上記の約束事に従えば、図５に示した水平電荷転送素子４０は、１水平電荷転送段４０ａ当たり、および１補助水平電荷転送段４０ｂ当たり、１個の水平転送電極を有する。水平電荷転送素子４０は、光電変換素子行方向に連続する３個の水平転送電極を１群とする複数群の水平転送電極を有する。１つの群を構成する３個の水平転送電極の各々は、互いに異なる電圧供給線に接続されている。３個を周期とする水平転送電極の各々は、同一の電圧供給線に接続されている。
【０１３８】
ＣＣＤ撮像システム１００（図１参照）においては、撮像モードが静止画記録モードであるかモニターモードであるかに応じて、所定波形の駆動信号φＶ１〜φＶ４、制御信号φＬＭおよびφＨ１〜φＨ３が駆動回路６５からＣＣＤイメージセンサ１０に供給される。垂直電荷転送素子２０の各々、ＣＣＤラインメモリ部３５および水平電荷転送素子４０は、ＣＣＤ撮像システム１００の撮像モードに応じた所定の動作を行う。
【０１３９】
以下、ＣＣＤ撮像システム１００の撮像モードがモニターモードのときの各垂直電荷転送素子２０、ＣＣＤラインメモリ部３５、水平電荷転送素子４０および掃出ドレイン４５の動作の一例について説明する。
【０１４０】
ＣＣＤ撮像システム１００の撮像モードがモニターモードのときには、例えば１／２間引き走査の下に各垂直電荷転送素子２０が駆動される。また、不要電荷が、ＣＣＤラインメモリ部３５から水平電荷転送素子４０を介して掃出ドレイン４５へ排出される。
【０１４１】
各垂直電荷転送素子２０を１／２間引き走査の下に駆動させる場合、１つの垂直期間に全光電変換素子行のうちの１／２の光電変換素子行、例えば１行おきの光電変換素子行を対象に、光電変換素子１５から各垂直電荷転送素子２０へ電荷が読み出される。このとき、垂直駆動信号φＶ１およびφＶ３のいずれかに読出パルスが重畳される。
【０１４２】
垂直電荷転送素子２０の各々に読み出された電荷は、垂直電荷転送素子内を順次転送されて、ＣＣＤラインメモリ部３５を構成する転送制御段に達する。１つの光電変換素子行中の光電変換素子１５の各々から各垂直電荷転送素子２０へ読み出された電荷は、同じタイミングで転送制御段に達する。
【０１４３】
図７に示すように、モニターモードの際には、各垂直電荷転送チャネル２０ａが２つのグループ、すなわち、必要電荷を転送する第１グループＧｐ１と不要電荷を転送する第２グループＧｐ２とに分けられる。第１グループＧｐ１は、水平駆動信号φＨ１が供給される水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々によって構成される。第２グループＧｐ２は、水平駆動信号φＨ２、φＨ３が供給される水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々によって構成される。
【０１４４】
なお、図７に示した構成要素は全て図５に示されているので、各構成要素には図５で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１４５】
以下、不要電荷を水平電荷転送素子４０を介して掃出ドレイン４５へ排出した後に必要電荷を水平電荷転送素子４０へ転送し、更にこれらの必要電荷を出力部６０へ向けて転送する方法について、図８、図９、図１０（Ａ）および図１０（Ｂ）を参照しつつ説明する。
【０１４６】
下記の説明においては、個々の垂直電荷転送チャネル２０ａを介して転送される電荷を、この垂直電荷転送チャネル２０ａに対応する光電変換素子１５の上方に配置されている色フィルタの色に応じて、「電荷ｇ１」、「電荷ｒ」、「電荷ｇ２」、「電荷ｂ」と称する。第１グループＧｐ１を構成する垂直電荷転送チャネル２０ａの各々は、電荷ｇ１または電荷ｂを転送する。第２グループＧｐ２を構成する垂直電荷転送チャネル２０ａの各々は、電荷ｒまたは電荷ｇ２を転送する。
【０１４７】
図８は、必要電荷だけをＣＣＤラインメモリ部３５から出力部６０へ転送する場合の制御信号φＬＭ、水平駆動信号φＨ１〜φＨ３および制御信号φＤＲの波形の一例を示す。
【０１４８】
図９は、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ、また、ＣＣＤラインメモリ部３５から水平電荷転送素子４０を介して掃出ドレイン４５へ電荷を転送する際の原理を模式的に示す。
【０１４９】
図１０（Ａ）は図８に示した時刻ｔ１での電荷の分布の様子を模式的に示し、図１０（Ｂ）は図８に示した時刻ｔ２での電荷の分布の様子を模式的に示す。
【０１５０】
なお、図９、図１０（Ａ）、図１０（Ｂ）に示した構成要素は全て図６（Ａ）または図７に示されているので、各構成要素には図６（Ａ）または図７で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１５１】
図８に示すように、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ電荷を転送する前の段階の時刻ｔ０では、水平駆動信号φＨ１〜φＨ３がローレベルＬ（例えば０Ｖ）にあり、制御信号φＬＭがハイレベルＨ（例えば＋３．３Ｖ）にある。
【０１５２】
図９に示すように、水平駆動信号φＨｎ（ｎは１〜８のうちの任意の整数を表す。以下同じ。）がローレベルＬのとき、第１水平転送電極４２下の水平電荷転送チャネル４６（ポテンシャル・バリア領域４１Ｂ）の電位は、制御信号φＬＭがハイレベルＨにあるかローレベルＬにあるかに拘わらず、第２転送制御電極３７下の垂直電荷転送チャネル２０ａ（ポテンシャル・ウェル領域２０ａＷ）の電位より低い。したがって、水平駆動信号φＨｎがローレベルＬにあると、図９に記号○で示した電荷はＣＣＤラインメモリ部３５から水平電荷転送素子４０へ転送されることなく、ＣＣＤラインメモリ部３５に留まる。
【０１５３】
したがって、図８に示した時刻ｔ０においては、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ電荷が転送されない。
【０１５４】
図８に示した時刻ｔ１におけるように、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ不要電荷を転送する際には、制御信号φＬＭをハイレベルＨからローレベルＬ（例えば０Ｖ）にする。水平駆動信号φＨ１をローレベルＬにし、水平駆動信号φＨ２〜φＨ３をハイレベルＨにする。さらに、制御信号φＤＲをハイレベルＨ（例えば１５〜２０Ｖ）にする。
【０１５５】
図９に示すように、水平駆動信号φＨｎがハイレベルＨにあり、かつ、制御信号φＬＭがローレベルＬにあると、第１水平転送電極４２下での水平電荷転送チャネル４６（ポテンシャル・バリア領域４１Ｂ）の電位が第２転送制御電極３７下の垂直電荷転送チャネル２０ａ（ポテンシャル・ウェル領域２０ａＷ）の電位より高くなる。したがって、電荷○がＣＣＤラインメモリ部３５から水平電荷転送素子４０へ転送される。
【０１５６】
このとき、制御信号φＤＲがローレベルＬ（例えば５Ｖ）であると、掃出ゲート用チャネル領域４７ａは反転しない。掃出ゲート用チャネル領域４７ａの電位は、第２水平転送電極４３下の水平電荷転送チャネル４１（ポテンシャル・ウェル領域４１Ｗ）の電位より低い。水平電荷転送段４０ａとドレイン領域４６とは導通しない。水平電荷転送素子４０に転送された電荷○は、ドレイン領域４６へ排出されることなく、水平電荷転送素子４０に留まる。
【０１５７】
一方、制御信号φＤＲがハイレベルＨであると、掃出ゲート用チャネル領域４７ａの表面付近が反転する。掃出ゲート用チャネル領域４７ａの電位が、第２水平転送電極４３下の水平電荷転送チャネル４１（ポテンシャル・ウェル領域４１Ｗ）の電位より高くなる。水平電荷転送段４０ａとドレイン領域４６とが導通する。水平電荷転送素子４０内の電荷○が、掃出ドレイン４５（ドレイン領域４６）へ排出される。
【０１５８】
したがって、図８に示した時刻ｔ１では、水平駆動信号φＨ２またはφＨ３が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部３５から電荷が転送され、さらに、これらの電荷が掃出ドレイン４５へ排出される。
【０１５９】
図１０（Ａ）は、図８に示した時刻ｔ１での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平駆動信号φＨ２、φＨ３が供給されている水平電荷転送段の各々へ、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から不要電荷ｒ、ｇ２が転送され、更に、これらの不要電荷ｒ、ｇ２が掃出ドレイン４５へ排出されている。同図においては、各不要電荷の移動経路を矢印で示している。
【０１６０】
水平駆動信号φＨ１が供給されている水平電荷転送段の各々へは、ＣＣＤラインメモリ部３５から電荷が転送されない。すなわち、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へは、必要電荷が転送されない。
【０１６１】
次いで、水平駆動信号φＨ２およびφＨ３をハイレベルＨからローレベルＬにする。続いて、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送を禁止する。
【０１６２】
その後、制御信号φＤＲをハイレベルＨに維持したまま、水平駆動信号φＨ３、φＨ２およびφＨ１をこの順番で順次ローレベルＬからハイレベルＨにする。水平駆動信号φＨ２がハイレベルＨにある間に、水平駆動信号φＨ３をハイレベルＨからローレベルＬに戻す。水平駆動信号φＨ１がハイレベルＨにある間に、水平駆動信号φＨ２をハイレベルＨからローレベルＬに戻す。水平駆動信号φＨ１は、一定時間経過後にローレベルＬに戻す。この動作は、水平電荷転送素子４０内の電荷をそれぞれ１水平電荷転送段分、下流側に転送する動作に相当する。
【０１６３】
この転送動作により、掃出ドレイン４５への不要電荷の排出を十分に行うことができない水平電荷転送段が仮にあったとしても、この水平電荷転送段以外の水平電荷転送段において不要電荷を掃出ドレイン４５へ排出することができる。不要電荷を高い確率で掃出ドレイン４５へ排出することができる。
【０１６４】
水平駆動信号φＨ１をハイレベルＨからローレベルＬへ戻した後に、制御信号φＬＭをハイレベルＨからローレベルＬにする。さらに、制御信号φＤをハイレベルＨからローレベルＬにし、水平電荷転送素子４０から掃出ドレイン４５への電荷の排出を禁止する。
【０１６５】
その後、図８の時刻ｔ２におけるように、水平駆動信号φＨ１のみを再びハイレベルにする。制御信号φＬＭはローレベルＬにあり、制御信号φＤＲもローレベルＬにある。したがって、水平駆動信号φＨ１が供給されている水平電荷転送段の各々に、ラインメモリ３５から電荷が転送される。
【０１６６】
図１０（Ｂ）は、図８に示した時刻ｔ２での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平駆動信号φＨ１が供給されている水平電荷転送段の各々へ、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から必要電荷ｇ１、ｒ、ｇ２またはｂが転送されている。これらの必要電荷は、掃出ドレイン領域４５へは排出されずに、水平電荷転素子４０内に留まる。
【０１６７】
この後、水平駆動信号φＨ１をハイレベルＨからローレベルＬにしてから制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送を禁止する。引き続き、水平駆動信号φＨ３、φＨ２およびφＨ１をこの順番でローレベルＬからハイレベルＨへと、また、ハイレベルＨからローレベルＬへと、繰返し変化させる。
【０１６８】
その結果、水平電荷転送素子４０内の電荷ｇ１、ｂ、ｇ２、ｒの各々が、出力部６０へ向けて１水平電荷転送段または１補助水平電荷転送段ずつ、順次転送される。
【０１６９】
以上のようにラインメモリ部３５、水平電荷転送素子４０および掃出ドレイン４５を制御することにより、各垂直電荷転送素子２０に読み出された電荷の中から不要電荷を掃出ドレイン４５へ排出して、必要電荷だけを水平電荷転送素子４５によって出力部６０へ転送することができる。１／３に間引かれた電荷が、水平電荷転送素子４５から出力部６０へ転送される。
【０１７０】
出力部６０は、水平電荷転送素子４０から受け取った電荷（必要電荷）に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が画像を表示する。
【０１７１】
第１の実施例によるＣＣＤイメージセンサ１０ａを備えたＣＣＤ撮像システム１００は、上述のようにして不要電荷を掃出ドレイン４５へ排出して、必要電荷のみに基づいて画像信号を生成することができる。
【０１７２】
したがって、光電変換素子列方向および光電変換素子行方向のいずれについても所望の電荷を間引いて、垂直画素数および水平画素数の両方が間引かれた画像データを生成することが容易である。垂直画素数のみを間引いた画素データに基づいてモニター表示する場合に比べて、良好なモニター画像を得ることが容易になる。動画をモニター表示することもできるし、静止画をモニター表示することも可能である。勿論、光電変換素子行方向についてのみ所望の電荷を間引いて、水平画素数のみが間引かれた画像データを生成することも可能である。
【０１７３】
水平電荷転送素子４０から出力部６０へ転送する電荷の数が１／３に減ることから、次の利点が得られる。
【０１７４】
すなわち、全ての垂直電荷転送素子から電荷を受け取り、これらの電荷を全て出力部へ転送していた従来の水平電荷転送素子に比べて、同じデータレートの下での１水平読出期間の長さがほぼ１／３に短縮される。これに伴って、モニター表示の際のフレーム周波数をほぼ３倍に高めることができ、より自然なモニター表示を行うことが容易になる。従来と同じフレーム周波数でモニター表示を行った場合には、データレートがほぼ１／３になることから、水平電荷転送素子の駆動周波数をほぼ１／３に低減させることができる。その結果、ＣＣＤ撮像システムにおける主な電力消費源である水平電荷転送素子の駆動電力をほぼ１／３に削減することができる。
【０１７５】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えばインターレース走査の下に各垂直電荷転送素子２０が駆動される。１つの光電変換素子行から各垂直電荷転送素子２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部３５まで転送される。電荷の垂直加算は行われない。
【０１７６】
静止画記録モードの際には、各垂直電荷転送チャネル２０ａが第１〜第３グループの計３つのグループに分けられる。そして、これら第１〜第３グループ毎に異なるタイミングで、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ電荷が転送される。１つのグループは、２本おきに選択された垂直電荷転送チャネル２０ａの各々によって構成される。
【０１７７】
まず、１つのグループの各垂直電荷転送チャネル２０ａから、例えば水平駆動信号φＨ１が供給されている水平電荷転送段の各々へ電荷が転送される。これらの電荷を水平電荷転送素子４０から出力部６０へ転送し終えた後に、他の１つのグループの各垂直電荷転送チャネル２０ａから、例えば水平駆動信号φＨ２が供給されている水平電荷転送段の各々へ電荷が転送される。これらの電荷を水平電荷転送素子４０から出力部６０へ転送し終えた後に、最後の１つのグループの各垂直電荷転送チャネル２０ａから、例えば水平駆動信号φＨ３が供給されている水平電荷転送段の各々へ電荷が転送され、さらに、出力部６０へ転送される。水平電荷転送素子４０から掃出ドレイン４５への電荷の排出は、行われない。
【０１７８】
ＣＣＤラインメモリ部３５から水平電荷転送素子４０（水平電荷転送段）への電荷の転送は、図９を用いて既に説明した原理に従って行われる。
【０１７９】
水平電荷転送素子４０内での電荷転送の際には、水平駆動信号φＨ１〜φＨ３が所定の順番および位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。
【０１８０】
出力部６０は、水平電荷転送素子４０から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して静止画の画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。
【０１８１】
その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が静止画を表示する。あるいは、画像データ出力部７５から記録部８２へ画像データが供給され、例えばメモリカード等の記録媒体に静止画の画像データが記録される。ＣＣＤ撮像システム１００は、全ての光電変換素子１５それぞれに蓄積された電荷に基づいて、静止画の画像データを生成する。
【０１８２】
勿論、静止画記録モードの際に、光電変換素子列方向および光電変換素子行方向のいずれか一方または両方について所望の電荷を間引いて、垂直画素数および水平画素数のいずれか一方または両方が間引かれた画像データを生成することも可能である。
【０１８３】
水平電荷転送素子４０をφＨ１〜φＨ６の６相の水平駆動信号によって駆動させると、各垂直電荷転送チャネル２０ａを２つのグループに分け、グループ毎に異なるタイミングで、水平電荷転送素子４０へ電荷を転送することができる。個々のグループは、例えば、１本おきに選択された垂直電荷転送チャネル２０ａによって構成される。
【０１８４】
水平電荷転送素子４０を４相の水平駆動信号φＨ１〜φＨ４によって駆動させると、光電変換素子行方向の電荷を１／２に間引いて出力部６０へ転送することが可能になる。
【０１８５】
図１１は、光電変換素子行方向の電荷を１／２に間引いて出力部６０へ転送することを可能にする４相の水平駆動信号φＨ１〜φＨ４を水平電荷転送素子４０へ供給するための配線例を示す。同図には、ＣＣＤラインメモリ部３５へ制御信号φＬＭを供給し、掃出ドレイン４５へ制御信号φＤＲを共有するための配線も付記してある。
【０１８６】
水平駆動信号φＨ１は、図１１での最も左端の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々、ならびに、左から３番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々に供給される。
【０１８７】
水平駆動信号φＨ２は、左から２番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々、ならびに、左から４番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々に供給される。
【０１８８】
水平駆動信号φＨ３は、左から５番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々、ならびに、左から７番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々に供給される。
【０１８９】
水平駆動信号φＨ４は、左から６番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々、ならびに、左から８番目の垂直電荷転送チャネル２０ａに対応する水平電荷転送段と、この水平電荷転送段の右側に７おきに選択された水平電荷転送段の各々に供給される。
【０１９０】
図示の例では、水平駆動信号φＨ１が供給される水平電荷転送段の各々に対応する各垂直電荷転送チャネル２０ａが、第１グループＧｐ１を構成する。水平駆動信号φＨ２が供給される水平電荷転送段の各々に対応する各垂直電荷転送チャネル２０ａが、第２グループＧｐ２を構成する。水平駆動信号φＨ３、φＨ４が供給される水平電荷転送段の各々に対応する各垂直電荷転送チャネル２０ａが、第３グループＧｐ２を構成する。
【０１９１】
第１および第２グループＧｐ１、Ｇｐ２の垂直電荷転送チャネル２０ａは、それぞれ必要電荷を転送する。第３グループＧｐ３の垂直電荷転送チャネル２０ａは、不要電荷を転送する。
【０１９２】
図１２は、不要電荷を掃出ドレイン４５へ排出した後、必要電荷を出力部６０へ転送する場合の制御信号φＬＭ、水平駆動信号φＨ１〜φＨ４および制御信号φＤＲの波形の一例を示す。
【０１９３】
図１３（Ａ）、図１３（Ｂ）、図１４は、図１２に示した時刻Ｔ１、Ｔ２またはＴ３での電荷の分布の様子を模式的に示す。
【０１９４】
図１２に示すように、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ電荷を転送する前の段階の時刻Ｔ０では、水平駆動信号φＨ２、φＨ４および制御信号φＤＲがそれぞれローレベルＬにあり、水平駆動信号φＨ１、φＨ３および制御信号φＬＭがそれぞれハイレベルＨにある。
【０１９５】
制御信号φＬＭがハイレベルＨにあることから、ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送が禁止される。
【０１９６】
図１２に示した時刻Ｔ１におけるように、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ不要電荷を転送する際には、制御信号φＬＭをハイレベルＨからローレベルＬにする。水平駆動信号φＨ１、φＨ２をローレベルＬにし、水平駆動信号φＨ３、φＨ４をハイレベルＨにする。さらに、制御信号φＤＲをハイレベルＨにする。
【０１９７】
制御信号φＬＭがローレベルＬにあり、水平駆動信号φＨ１〜φＨ４のうちのφＨ３およびφＨ４がハイレベルＨにあることから、水平駆動信号φＨ３またはφＨ４が供給されている水平電荷転送段の各々へＣＣＤラインメモリ部３５から電荷が転送される。すなわち、第３グループＧｐ３の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へ不要電荷が転送される。
【０１９８】
水平電荷転送素子４０へ転送された不要電荷は、制御信号φＤＲがハイレベルＨにあることから、水平電荷転送素子４０から掃出ドレイン４５へ排出される。
【０１９９】
図１３（Ａ）は、図１２に示した時刻Ｔ１での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平駆動信号φＨ３、φＨ４が供給されている水平電荷転送段の各々へ、第３グループＧｐ３の垂直電荷転送チャネル２０ａの各々から不要電荷ｇ１、ｒ、ｇ２、ｂが転送され、更に、これらの不要電荷ｇ１、ｒ、ｇ２、ｂが掃出ドレイン４５へ排出されている。同図においては、各不要電荷の移動経路を矢印で示している。
【０２００】
水平駆動信号φＨ１、φＨ２が供給されている水平電荷転送段の各々へは、ＣＣＤラインメモリ部３５から電荷が転送されない。すなわち、第１および第２グループＧｐ１、Ｇｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へは、必要電荷が転送されない。
【０２０１】
次に、水平駆動信号φＨ３およびφＨ４をハイレベルＨからローレベルＬにする。続いて、制御信号φＤＲをハイレベルＨからローレベルＬにし、水平電荷転送素子４０から掃出ドレイン４５への電荷の排出を禁止する。制御信号φＤＲがローレベルＬに転じるのに同期させて、または、やや遅れて、水平駆動信号φＨ１をローレベルＬからハイレベルＨにする。
【０２０２】
図１２の時刻Ｔ２におけるように、水平駆動信号φＨ１のみがハイレベルＨになり、他の水平駆動信号φＨ２〜φＨ３および制御信号φＬＭ、φＤＲがローレベルＬになる。水平駆動信号φＨ１が供給される水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へ、電荷が転送される。すなわち、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へ必要電荷が転送される。
【０２０３】
図１３（Ｂ）は、図１２に示した時刻Ｔ２での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平駆動信号φＨ１が供給されている水平電荷転送段の各々へ、第１グループＧｐ１の垂直電荷転送チャネル２０ａの各々から必要電荷ｇ１またはｇ２が転送されている。これらの必要電荷ｇ１、ｇ２は、掃出ドレイン４５へ排出されることなく水平電荷転送素子４０に留まる。同図においては、各必要電荷ｇ１、ｇ２の移動経路を矢印で示している。
【０２０４】
水平駆動信号φＨ２が供給されている水平電荷転送段の各々へは、ＣＣＤラインメモリ部３５から電荷が転送されない。すなわち、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へは、必要電荷が転送されない。
【０２０５】
この後、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送を禁止する。また、水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。水平駆動信号φＨ２をハイレベルＨにする。水平駆動信号φＨ３は、ローレベルＬにある。水平駆動信号φＨ１が供給される水平電荷転送段に分布していた必要電荷ｇ１またはｇ２が、それぞれ１水平電荷転送段分下流側に転送される。
【０２０６】
次いで、水平駆動信号φＨ１をハイレベルＨにし、水平駆動信号φＨ２をローレベルＬにする。水平駆動信号φＨ３をハイレベルＨにし、水平駆動信号φＨ４をローレベルＬにする。水平駆動信号φＨ２、φＨ４が供給される水平電荷転送段に分布していた必要電荷ｇ１またはｇ２が、それぞれ１水平電荷転送段分下流側に転送される。
【０２０７】
さらに、水平駆動信号φＨ４をハイレベルＨにし、水平駆動信号φＨ１をローレベルＬにする。水平駆動信号φＨ２をハイレベルＨにし、水平駆動信号φＨ３をローレベルＬにする。水平駆動信号φＨ１、φＨ３が供給される水平電荷転送段に分布していた必要電荷ｇ１またはｇ２が、それぞれ１水平電荷転送段分下流側に転送される。
【０２０８】
この後、図１２の時刻Ｔ３におけるように、制御信号φＬＭをハイレベルＨからローレベルＬにする。このとき、制御信号φＤＲはローレベルＬにあり、水平電荷転送素子４０から掃出ドレイン４５への電荷の排出を禁止している。水平駆動信号φＨ２はハイレベルＨにあり、他の水平駆動信号φＨ１、φＨ３、φＨ４はローレベルＬにある。水平駆動信号φＨ２が供給される水平電荷転送段に対応する垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へ、電荷が転送される。すなわち、第２グループＧｐ２の垂直電荷転送チャネル２０ａの各々から水平電荷転送素子４０へ必要電荷が転送される。
【０２０９】
図１４は、図１２に示した時刻Ｔ３での各電荷ｇ１、ｒ、ｇ２およびｂの分布状態を示す。水平駆動信号φＨ２が供給されている水平電荷転送段の各々へ、第２グループＧｐ１の垂直電荷転送チャネル２０ａの各々から必要電荷ｒまたはｂが転送されている。これらの必要電荷ｒ、ｂは、掃出ドレイン４５へ排出されることなく水平電荷転送素子４０に留まる。同図においては、各必要電荷ｒ、ｂの移動経路を矢印で示している。
【０２１０】
この段階で、水平電荷転送素子４０には、必要電荷が最下流の補助水平電荷転送段から１補助水平電荷転送段または１水平電荷転送段おきに分布する。必要電荷ｇ１、ｇ２、ｒ、ｂが下流側からこの順番で繰返し分布する。
【０２１１】
この後、制御信号φＬＭをローレベルＬからハイレベルＨにし、ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送を禁止する。引き続き、水平駆動信号φＨ１とφＨ３とを１組とし、水平駆動信号φＨ２とφＨ４とを他の１組として、各組の水平駆動信号をローレベルＬからハイレベルＨへと、また、ハイレベルＨからローレベルＬへと繰返し変化させる。このとき、一方の組の水平駆動信号の位相を、他方の組の水平駆動信号の位相から１８０°ずらす。水平駆動信号φＨ１を含む組を、最初にローレベルＬにする。
【０２１２】
その結果、水平電荷転送素子４０内の必要電荷ｇ１、ｂ、ｇ２、ｒの各々が、出力部６０へ向けて１水平電荷転送段または１補助水平電荷転送段ずつ、順次転送される。
【０２１３】
このようにしてラインメモリ部３５、水平電荷転送素子４０および掃出ドレイン４５を制御することにより、水平電荷転送素子４５から出力部６０へ転送する電荷を１行の光電変換素子行当たり１／２に間引くことができる。
【０２１４】
この場合でも、水平電荷転送素子４０を３相の水平駆動信号によって駆動させる場合と同様に、光電変換素子列方向についても所望の電荷を間引くことができる。垂直画素数および水平画素数のいずれか一方または両方が間引かれた画像信号を容易に生成することができる。
【０２１５】
したがって、垂直画素数および水平画素数の両方が間引かれた画像データを生成することが容易になる。垂直画素数のみを間引いた画素データに基づいてモニター表示する場合に比べて、良好なモニター画像を得ることが容易になる。動画をモニター表示することもできるし、静止画をモニター表示することも可能である。
【０２１６】
また、水平電荷転送素子４０を３相の水平駆動信号によって駆動させた場合と同様の理由から、モニター表示の際のフレーム周波数を従来のほぼ２倍に高めることができ、より自然なモニター表示を行うことが容易になる。従来と同じフレーム周波数でモニター表示を行った場合には、データレートがほぼ１／２になることから、水平電荷転送素子の駆動周波数をほぼ１／２に低減させることができる。その結果、ＣＣＤ撮像システムにおける主な電力消費源である水平電荷転送素子の駆動電力をほぼ１／２に削減することができる。
【０２１７】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えばインターレース走査の下に各垂直電荷転送素子２０が駆動される。１つの光電変換素子行から各垂直電荷転送素子２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部３５まで転送される。
【０２１８】
静止画記録モードの際にも、各垂直電荷転送チャネル２０ａが第１〜第２グループの計２つのグループに分けられる。そして、これら第１〜第２グループ毎に異なるタイミングで、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ電荷が転送される。１つのグループは、１本おきに選択された垂直電荷転送チャネル２０ａの各々によって構成される。
【０２１９】
まず、１つのグループ、例えば第１グループの各垂直電荷転送チャネル２０ａから水平電荷転送素子４０へ電荷が転送される。これらの電荷を水平電荷転送素子４０から出力部６０へ転送し終えた後に、第２グループの各垂直電荷転送チャネル２０ａから水平電荷転送素子４０へ電荷が転送され、さらに、出力部６０へ転送される。
【０２２０】
ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送は、図９を用いて既に説明した原理に従って行われる。
【０２２１】
水平電荷転送素子４０内での電荷転送の際には、水平駆動信号φＨ１〜φＨ４が所定の順番および位相の下にローレベルＬからハイレベルＨへ、また、ハイレベルＨからローレベルＬへと繰返しそのレベルを変化させる。
【０２２２】
出力部６０は、水平電荷転送素子４０から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して静止画の画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。
【０２２３】
その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が静止画を表示する。あるいは、画像データ出力部７５から記録部８２へ画像データが供給され、例えばメモリカード等の記録媒体に静止画の画像データが記録される。ＣＣＤ撮像システム１００は、全ての光電変換素子１５それぞれに蓄積された電荷に基づいて、静止画の画像データを生成する。
【０２２４】
勿論、静止画記録モードの際に、光電変換素子列方向および光電変換素子行方向のいずれか一方または両方について所望の電荷を間引いて、垂直画素数および水平画素数のいずれか一方または両方が間引かれた画像データを生成することも可能である。
【０２２５】
次に、図１に示したＣＣＤイメージセンサ１０に係る第２の実施例によるＣＣＤイメージセンサについて説明する。
【０２２６】
図１５は、第２の実施例によるＣＣＤイメージセンサ１０ｂにおける光電変換素子、垂直電荷転送素子、ＣＣＤラインメモリ部、水平電荷転送素子、掃出ドレインおよび出力部の平面配置を概略的に示す部分平面図である。
【０２２７】
図１５に示すように、ＣＣＤイメージセンサ１０ｂにおいては、多数個の光電変換素子１５が画素ずらし配置されている。この点で、ＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣＣＤイメージセンサ１０ａと大きく異なる。
【０２２８】
他に下記(1) 〜(7) の点でも、ＣＣＤイメージセンサ１０ｂはＣＣＤイメージセンサ１０ａと異なる。
(1) 各光電変換素子１５の平面視上の形状および各光電変換素子領域１６の平面視上の形状が、それぞれ八角形である。
(2) 個々の垂直電荷転送チャネル２０ａが、対応する光電変換素子列に沿って蛇行する領域を含んでいる。これに伴って、個々の垂直電荷転送素子２０も、対応する光電変換素子列に沿って蛇行する領域を含んでいる。
(3) 個々の光電変換素子１５の平面視上の右斜下の辺に沿って、読出ゲート用チャネル領域が１つずつ配置されている。
(4) 最も下流の第１垂直転送電極２５ａを除き、第１垂直転送電極２５ａの各々が、水平電荷転送素子４０側から数えて偶数番目の光電変換素子行とその直ぐ下流の奇数番目の光電変換素子行との間をこれらの光電変換素子行に沿って蛇行する領域を含んでいる。最も下流の第１垂直転送電極２５ａは、水平電荷転送素子４０側から数えて１番目の光電変換素子行の下流側をこの光電変換素子行に沿って蛇行する領域を含んでいる。
(5) 最も上流の第２垂直転送電極２６ａを除き、第２垂直転送電極２６ａの各々が、水平電荷転送素子４０側から数えて奇数番目の光電変換素子行とその直ぐ下流の偶数番目の光電変換素子行との間をこれらの光電変換素子行に沿って蛇行する領域を含んでいる。最も上流の第２垂直転送電極２６ａは、最も上流の光電変換素子行の上流側をこの光電変換素子行に沿って蛇行する領域を含んでいる。
(6) 個々の第１垂直転送電極２５ａは、この第１垂直転送電極２５ａが対応している奇数行中の光電変換素子それぞれに対応する全ての読出ゲート２１を構成し、個々の第２垂直転送電極２６ａは、この第２垂直転送電極２６ａが対応している奇数行中の光電変換素子それぞれに対応する全ての読出ゲート２１を構成する。
(7) 第１補助転送電極３１が、蛇行しつつ全体としては光電変換素子行方向に延在している。
【０２２９】
これらの相違点を除けば、図１５に示したＣＣＤイメージセンサ１０ｂは、第１の実施例によるＣＣＤイメージセンサ１０ａと同様の構成を有する。
【０２３０】
このため、図１５に示した構成要素のうちで図４に示した構成要素と機能上共通するものについては、図４で用いた参照符号と同じ参照符号を付してその説明を省略する。ただし、第１垂直転送電極については新たな参照符号「２５ａ」を付し、第２垂直転送電極については新たな参照符号「２６ａ」を付してある。
【０２３１】
なお、図１５においては、光遮蔽膜、保護膜、第１の平坦化膜、第２の平坦化膜およびマイクロレンズアレイの図示を省略している。また、色フィルタアレイ自体の図示も省略しているが、各光電変換素子１５上に配置されている色フィルタの色を記号Ｇ１、Ｇ２、ＲまたはＢで示してある。記号Ｇ１、Ｇ２、ＲおよびＢの意味は、図４におけるこれらの記号の意味と同様である。
【０２３２】
本実施例によるＣＣＤイメージセンサ１０ｂの特徴の１つである「画素ずらし配置」とは、本明細書においては下記の配置を意味する。
【０２３３】
すなわち、奇数番目に当たる光電変換素子列の各光電変換素子に対し、偶数番目に当たる光電変換素子列の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行の各光電変換素子に対し、偶数番目に当たる光電変換素子行の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、複数行、複数列に亘って行列状に形成された多数個の光電変換素子の一形態である。
【０２３４】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られるＣＣＤイメージセンサの性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【０２３５】
上述した構成を有するＣＣＤイメージセンサ１０ｂでは、例えば４相の垂直駆動信号φＶ１〜φＶ４によって、各垂直電荷転送素子２０を１／２間引き走査の下に駆動させることができる。このときの配線は、図１５に併記したように、図４に示したＣＣＤイメージセンサ１０ａでの配線例と同様である。図１５には、制御信号φＬＭをＣＣＤラインメモリ部３５に供給するための配線、および、制御信号φＤＲを掃出ドレイン４５に供給するための配線も併記してある。
【０２３６】
各垂直電荷転送素子２０を１／２間引き走査の下に駆動させる場合、例えば垂直駆動信号φＶ１およびφＶ４に読出パルスがほぼ同時に重畳される。垂直電荷転送素子２０の各々に読み出された電荷は、垂直電荷転送素子２０内を順次転送されて、ＣＣＤラインメモリ部３５を構成する転送制御段に達する。相隣る２つの光電変換素子行中の光電変換素子１５の各々から各垂直電荷転送素子２０へ読み出された電荷が、同じタイミングでＣＣＤラインメモリ部３５に達する。
【０２３７】
したがって、この後は第１の実施例によるＣＣＤイメージセンサ１０ａでの不要電荷排出動作と同様にして不要電荷を掃出ドレイン４５へ排出し、必要電荷を出力部６０へ転送することにより、垂直画素数および水平画素数の両方が間引かれた画像信号を容易に生成することができる。垂直画素数および水平画素数の両方が間引かれた画像データを生成することが容易になる。垂直画素数のみを間引いた画素データに基づいてモニター表示する場合に比べて、良好なモニター画像を得ることが容易になる。動画をモニター表示することもできるし、静止画をモニター表示することも可能である。勿論、垂直画素数および水平画素数のいずれか一方のみが間引かれた画像信号を生成することもできる。
【０２３８】
一方、ＣＣＤ撮像システム１００の撮像モードが静止画記録モードのときには、例えば１フレームが２つのフィールドに分類される。第１のフィールドは、例えば、最も下流の光電変換素子行と、この光電変換素子行の上流側に３行おきに選択された光電変換素子行の各々とによって構成される。第２のフィールドは、下流から３番目の光電変換素子行と、この光電変換素子行の上流側に３行おきに選択された光電変換素子行の各々とによって構成される。
【０２３９】
第１のフィールドを構成する光電変換素子の各々から各垂直電荷転送素子２０へ電荷を読み出す際には、垂直駆動信号φＶ１およびφＶ４に読出パルスがほぼ同じタイミングで重畳される。第２のフィールドを構成する光電変換素子の各々から各垂直電荷転送素子２０へ電荷を読み出す際には、垂直駆動信号φＶ３およびφＶ２に読出パルスがほぼ同じタイミングで重畳される。
【０２４０】
光電変換素子１５からの電荷の読み出しおよびその転送は、フィールド単位で行われる。相隣る２つの光電変換素子行から各垂直電荷転送素子２０へ読み出された電荷の各々は、同じタイミングでＣＣＤラインメモリ部３５まで転送される。
【０２４１】
静止画記録モードの際には、第１の実施例によるＣＣＤイメージセンサ１０ａと同様に、各垂直電荷転送チャネル２０ａが２つのグループに分けられる。そして、これらのグループ毎に異なるタイミングで、ＣＣＤラインメモリ部３５から水平電荷転送素子４０へ電荷が転送される。
【０２４２】
ＣＣＤラインメモリ部３５から水平電荷転送素子４０への電荷の転送は、図９を用いて既に説明した原理に従って行われる。必要に応じて、不要電荷が水平電荷転送素子４０から掃出ドレイン４５へ排出される。
【０２４３】
出力部６０は、水平電荷転送素子４０から受け取った電荷に基づいて、画像信号（信号電圧）を順次出力する。図１に示した映像信号処理回路７０は、これらの画像信号（信号電圧）を利用して静止画の画像データを生成する。映像信号処理回路７０で生成された画像データは、画像データ出力部７５へ送られて、フレームメモリ等の記憶媒体に一旦記憶される。
【０２４４】
その後、画像データ出力部７５から表示部８０へ画像データが供給され、表示部８０が静止画を表示する。あるいは、画像データ出力部７５から記録部８２へ画像データが供給され、例えばメモリカード等の記録媒体に静止画の画像データが記録される。ＣＣＤ撮像システム１００は、全ての光電変換素子１５それぞれに蓄積された電荷に基づいて、静止画の画像データを生成する。
【０２４５】
勿論、静止画記録モードの際に、光電変換素子列方向および光電変換素子行方向のいずれか一方または両方について所望の電荷を間引いて、垂直画素数および水平画素数のいずれか一方または両方が間引かれた画像データを生成することも可能である。
【０２４６】
次に、スミアの要因となる電荷を掃出ドレイン４５に排出する方法について説明する。
【０２４７】
図２を用いて既に説明したように、垂直電荷転送素子２０の各々は光遮蔽膜５１によって覆われている。設計上は、垂直電荷転送素子２０への光の入射が光遮蔽膜５１によって阻止される。しかしながら実際は、垂直電荷転送素子２０へ僅かながらも光が入射する。垂直電荷転送素子２０へ光が入射すると、垂直電荷転送素子２０内で光電変換が起こり、スミアの要因となる雑音電荷が生じる。
【０２４８】
例えば、電子スチルカメラのリアルタイムモニタ信号の読出し期間中は、ＣＣＤイメージセンサ１０に光が入射し続ける。このため、リアルタイムモニタ信号の読出し期間中は、各垂直電荷転送素子２０における垂直電荷転送段の各々に、スミアの要因となる雑音電荷が均一に分布しやすい。この雑音電荷は、光電変換素子１５から読み出した電荷を垂直電荷転送素子２０によって水平電荷転送素子４０へ転送する際に、一緒に水平電荷転送素子４０へ転送される。
【０２４９】
垂直電荷転送素子２０の駆動方法を工夫することにより、雑音電荷の多くを掃出ドレイン４５へ排出することが可能となる。以下、雑音電荷の多くを掃出ドレイン４５へ排出することを可能とする垂直電荷転送素子２０の駆動方法（以下、この方法による駆動を「低スミア駆動」という。）について、図１６および図１７を用いて説明する。ただし、下記の説明においては、読出パルスＰｒの印加後に新たな雑音電荷が生じないものとする。
【０２５０】
図１６は、第１の実施例によるＣＣＤイメージセンサ１０ａにおける垂直電荷転送素子２０の各々を低スミア駆動させたときの各垂直電荷転送段の電位レベルの変化と、各垂直電荷転送段に分布する電荷の種類とを示す。垂直電荷転送素子２０の各々は、８相の垂直駆動信号φＶ１〜φＶ８によって１／４間引き走査の下に駆動される。読出パルスＰｒは、垂直駆動信号φＶ１に重畳される。
【０２５１】
同図には、読出パルスＰｒが所定の垂直転送電極２５に印加された時刻Ｔ１から所定の時刻Ｔ５までの間での、各垂直電荷転送段の電位レベルの変化と、各垂直電荷転送段に分布する電荷の種類とが示されている。１つの光電変換素子１５から読み出された電荷をＱとし、読出パルスＰｒの印加前の段階で各垂直電荷転送段に分布していた雑音電荷の各々をＳとする。
【０２５２】
低スミア駆動では、まず、垂直駆動信号φＶ１およびφＶ３〜φＶ７をハイレベルとし、これと同時に垂直駆動信号φＶ２およびφＶ８をローレベルとする。垂直駆動信号φＶ１、φＶ３〜φＶ７が供給される各垂直電荷転送段の電位レベルが、ポテンシャル・ウェルとして機能するレベルＷになる。また、垂直駆動信号φＶ２、φＶ８が供給される各垂直電荷転送段の電位レベルが、ポテンシャル・バリアとして機能するレベルＢになる。
【０２５３】
垂直電荷転送段がレベルＢになると、この垂直電荷転送段に分布していた雑音電荷Ｓは、上流側または下流側のポテンシャル・ウェルに移動する。ポテンシャル・バリアとポテンシャル・ウェルとが同時に形成された場合、ポテンシャル・バリアとなった垂直電荷転送段に分布していた雑音電荷Ｓが上流側および下流側のどちらのポテンシャル・ウェルに移動するかは、特定できない。ここでは、便宜上、上流側のポテンシャル・ウェルに移動するものとする。
【０２５４】
次に、時刻Ｔ１において、垂直駆動信号φＶ１に読出パルスＰｒを重畳する。読出パルスＰｒが供給された垂直電荷転送段に、所定の光電変換素子１５から電荷Ｑが読み出され、これらの垂直電荷転送段の各々において、電荷Ｑと２つの雑音電荷Ｓとが混合される。２つの雑音電荷Ｓのうちの一方は、この垂直電荷転送段に予め分布していた雑音電荷Ｓであり、他の一方は、下流側のポテンシャル・バリアから移動してきた雑音電荷Ｓである。混合されたこれらの電荷を記号「Ｑ＋２Ｓ」で表す。
【０２５５】
このとき、垂直駆動信号φＶ３〜φＶ７が供給されている各垂直電荷転送段は互いに連なって、５つの垂直電荷転送段に亘るポテンシャル・ウェルを形成する。このポテンシャル・ウェルにおいて、計６つの雑音電荷Ｓが混合される。混合されたこれらの雑音電荷を記号「６Ｓ」で表す。また、Ｍ個（Ｍは１以上の整数を表す。以下同じ。）の垂直電荷転送段に亘るポテンシャル・ウェルを「Ｍ連のポテンシャル・ウェル」といい、Ｍ個の垂直電荷転送段に亘るポテンシャル・バリアを「Ｍ連のポテンシャル・バリア」という。
【０２５６】
次いで、時刻Ｔ２において垂直駆動信号φＶ３およびφＶ４がハイレベルからローレベルに転じる。垂直駆動信号φＶ３〜φＶ４が供給されている各垂直電荷転送段のレベルがレベルＢになる。
【０２５７】
その結果、上記５連のポテンシャル・ウェルの上流端が下流側に２垂直電荷転送段分移動して、３連のポテンシャル・ウェルとなる。その一方で、ポテンシャル・ウェルの下流側にあった１連のポテンシャル・バリアが下流側に２垂直電荷転送段分伸長して、３連のポテンシャル・バリアとなる。
【０２５８】
次に、時刻Ｔ３において垂直駆動信号φＶ２およびφＶ３がローレベルからハイレベルに転じる。垂直駆動信号φＶ２〜φＶ３が供給されている各垂直電荷転送段のレベルがレベルＷになる。
【０２５９】
その結果、上記１連のポテンシャル・ウェルが下流側に２垂直電荷転送段分伸長して、３連のポテンシャル・ウェルとなる。その一方で、ポテンシャル・ウェルの下流側にあった上記３連のポテンシャル・バリアの上流端が下流側に２垂直電荷転送段分移動して、１連のポテンシャル・バリアとなる。
【０２６０】
この後、時刻Ｔ４におけるように、ポテンシャル・ウェルの上流端を下流側に１垂直電荷転送段分移動させて、２連のポテンシャル・ウェルとする。その一方で、ポテンシャル・ウェルの下流側にあった１連のポテンシャル・バリアを下流側に１垂直電荷転送段分伸長させて、２連のポテンシャル・バリアとする。
【０２６１】
次いで、時刻Ｔ５におけるように、上記２連のポテンシャル・ウェルを下流側に１垂直電荷転送段分伸長させて、３連のポテンシャル・ウェルとする。その一方で、ポテンシャル・ウェルの下流側にあった上記２連のポテンシャル・バリアの上流端を下流側に１垂直電荷転送段分移動させて、２連のポテンシャル・バリアとする。
【０２６２】
時刻Ｔ４での動作と時刻Ｔ５での動作とをこの順番で交互に繰り返すことにより、雑音電荷６ｓと電荷（Ｑ＋２Ｓ）とを順次下流へ転送することができる。
【０２６３】
図１７に示すように、ＣＣＤラインメモリ部３５へは、雑音電荷６Ｓが同じタイミングで転送されてくる。したがって、これらの雑音電荷６Ｓの全てを一斉に、水平電荷転送素子４０を介して掃出ドレイン４５へ容易に排出することができる。
【０２６４】
電荷（Ｑ＋２Ｓ）にのみ基づいて、画像データを生成することができる。スミアの要因となる雑音電荷の量が低減されるので、より良好な画像を表示ないし記録することができる。
【０２６５】
以上、実施例によるＣＣＤ撮像システムならびにＣＣＤイメージセンサおよびその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。
【０２６６】
例えば、実施例によるＣＣＤイメージセンサの各々では、各水平転送電極を電圧供給線に接続する前の段階での数で、１つの水平電荷転送段当たり第１〜第２水平転送電極を１個ずつ配置した。しかしながら、水平電荷転送チャネルの構造は変えずに、各水平転送電極を電圧供給線に接続する前の段階での水平転送電極の数を、１つの水平電荷転送段当たり１個にすることもできる。この場合、第１および第２水平転送電極がそれぞれ覆っていた領域が、１個の水平転送電極で覆われる。補助水平電荷転送段についても同様である。
【０２６７】
また、水平電荷転送素子は、１本のｎ型チャネルにｎ+ 型不純物添加領域とｎ型不純物添加領域とを所定のパターンで繰り返し形成し、このｎ型チャネル上に膜厚がほぼ一定の電気的絶縁膜を介して所定数の転送電極を形成したタイプの電荷転送素子によって構成することもできる。
【０２６８】
このとき、各水平転送電極を電圧供給線に接続する前の段階での数で、個々のｎ+ 型不純物添加領域の上方に電気的絶縁膜を介して１個ずつ水平転送電極が配置され、個々のｎ型不純物添加領域の上方にも電気的絶縁膜を介して１個ずつ水平転送電極が配置される。あるいは、１つのｎ+ 型不純物添加領域とその直ぐ上流側の１つのｎ型不純物添加領域とによって構成される１組の不純物添加領域に１個ずつ、この組を構成する不純物添加領域の両方を平面視上覆う水平転送電極が電気絶縁膜を介して配置される。また、上記のｎ+ 型不純物添加領域に代えてｎ型不純物添加領域を形成し、上記のｎ型不純物添加領域に代えてｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成される領域を形成してもよい。
【０２６９】
ｎ型不純物の濃度がほぼ一定である１本のｎ型チャネルの上に、膜厚が相対的に厚い領域（以下、この領域を「厚肉領域」という。）と相対的に薄い領域（以下、この領域を「薄肉領域」という。）とを所定のパターンで繰り返し配置した電気的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送電極を形成したタイプの電荷転送素子によって水平電荷転送素子を構成することもできる。
【０２７０】
このとき、各水平転送電極を電圧供給線に接続する前の段階での数で、厚肉領域および薄肉領域それぞれの上に１個ずつ、水平転送電極が形成される。あるいは、１つの厚肉領域とその直ぐ上流側の１つの薄肉領域とによって構成される１組の領域に１個ずつ、この組を構成する厚肉領域および薄肉領域の両方を平面視上覆う水平転送電極が電気絶縁膜を介して配置される。
【０２７１】
さらには、ｎ型不純物の濃度がほぼ一定である１本のｎ型チャネルの上に、膜厚がほぼ一定の電気的絶縁膜を形成し、この電気的絶縁膜上に所定数の転送電極を形成したタイプの電荷転送素子によって水平電荷転送素子を構成することもできる。
【０２７２】
このとき、個々の水平転送電極に相対的に高いレベルの電圧を印加することにより、この水平転送電極の下に位置するｎ型チャネルの一領域にポテンシャル・ウェル領域を形成することができる。個々の水平転送電極に相対的に低いレベルの電圧を印加することにより、この水平転送電極の下に位置するｎ型チャネルの一領域にポテンシャル・バリア領域を形成することができる。
【０２７３】
いずれのタイプの電荷転送素子を水平電荷転送素子として利用する場合でも、１つの垂直電荷転送素子に対応して１つの水平電荷転送段が形成される。個々の水平電荷転送段は、唯１つのポテンシャル・バリア領域と、唯１つのポテンシャル・ウェル領域とを有する。垂直電荷転送素子に対応する各水平電荷転送段は、互いに隣接しつつ一列に配置される。
【０２７４】
水平電荷転送素子における水平転送電極の各々は、これらの水平転送電極を電圧供給線に接続した後の段階での数を基準にしてみたときに、複数の群に分けることができる。１つの群は、光電変換素子行方向に連続するｍ個（ｍは３以上の整数を表す。）の水平転送電極によって構成され、１つの群を構成するｍ個の水平転送電極の各々は、互いに異なる電圧供給線に接続されている。ｍ個を周期とする水平転送電極の各々は、同一の電圧供給線に接続されている。ｍの値は、例えば３、４、６、７、８等、水平電荷転送素子の駆動方法等に応じて適宜選定可能である。
【０２７５】
水平電荷転送素子に補助水平電荷転送段を設けるか否かは、適宜選択可能である。
【０２７６】
垂直電荷転送素子は、補助転送電極を含めずに構成することもできる。垂直電荷転送素子の駆動方法は、１／２間引き走査やインターレース走査に基づく駆動方法に限定されるものではない。素子の構造、撮像モード、垂直加算の態様等に応じて、１／８間引き走査、１／１６間引き走査、プログレッシブ走査等、適宜選定可能である。
【０２７７】
ＣＣＤラインメモリ部における転送制御段の構成も、水平電荷転送素子と同様に、適宜選定可能である。転送制御段は、水平電荷転送素子における水平電荷転送段と同様にして構成することができる。
【０２７８】
図１８に示すように、掃出ドレインは、パンチスルータイプにすることもできる。同図に示した構成要素のうち、パンチスルータイプの掃出ドレイン１４５以外の構成要素は、既に図６（Ａ）において示されているので、図６（Ａ）に示した構成要素と共通するものについては、図６（Ａ）で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０２７９】
図１８に示したパンチスルータイプの掃出ドレイン１４５は、水平電荷転送チャネル４１から所定の間隔を開けてｐ型不純物添加領域１１ｂに形成されたドレイン領域１４０を有している。このドレイン領域１４０は、ｎ+ 型不純物添加領域によって構成され、光電変換素子行方向に延在する。
【０２８０】
ｎ型不純物添加領域１４１が、ドレイン領域１４０における水平電荷転送チャネル４１側に隣接配置され、このｎ型不純物添加領域１４１における水平電荷転送チャネル４１側に、ポテンシャル・バリア領域１４２が隣接配置されている。バリア領域１４２は、例えば、ｐ型不純物添加領域１１ｂの所定箇所に形成されたｎ- 型もしくはｐ- 型の不純物添加領域によって構成される。ｎ型不純物添加領域１４１とポテンシャル・バリア領域１４２とは、共に、光電変換素子行方向に延在する。ポテンシャル・バリア領域１４２は、水平電荷転送チャネル４１とも隣接する。
【０２８１】
なお、ｎ- 型不純物添加領域におけるｎ型不純物の濃度は、ｎ型不純物添加領域におけるｎ型不純物の濃度よりも低い。ｐ- 型不純物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加領域におけるｐ型不純物の濃度よりも低い。
【０２８２】
ドレイン領域１４０の上方に、電気的絶縁膜２３を介してドレイン電極１４３が配置されている。ドレイン電極１４３は、例えば第１ポリシリコン層によって形成される。電気的絶縁膜（熱酸化膜）５０が、ドレイン電極１４３を覆っている。
【０２８３】
ｎ型不純物添加領域１４１上に、電気的絶縁膜２３を介して、更に電気的絶縁膜１４４が形成されている。電気的絶縁膜１４４は、例えば、ＣＶＤ（化学的気相堆積法）によって電気的絶縁膜２３上に堆積されたシリコン酸化物によって構成される。
【０２８４】
水平電荷転送素子４０における第１〜第２水平転送電極４２、４３の各々は、水平電荷転送チャネル４１の所定領域を覆う他、ｐ- 型不純物添加領域１４２をも覆う。更に、電気的絶縁膜１４４をも覆う。ｎ型不純物添加領域１４１はポテンシャル・ウェル領域として機能する。
【０２８５】
ドレイン電極１４３に供給される制御信号がローレベルのときには、水平電荷転送素子４０における水平電荷転送段の各々に供給される水平駆動信号がローレベルおよびハイレベルのいずれであっても、ポテンシャル・バリア領域１４２の電位の方が水平電荷転送段の電位より低くなる。水平電荷転送段内の電荷は、掃出ドレイン１４５へ排出されることなく、水平電荷転送段内に留まる。
【０２８６】
水平電荷転送段の各々にローレベルの水平駆動信号を印加し、ドレイン電極１４３にハイレベルの制御信号を印加すると、ドレイン領域１４０の電位が高まる。この影響により、ｎ型不純物添加領域１４１の電位がドレイン領域１４０の電位とほぼ同等になり、これに伴ってポテンシャル・バリア領域１４２の電位も高まる。ポテンシャル・バリア領域１４２の電位が、ローレベルの水平駆動信号が供給されている水平電荷転送段の電位より高くなる。
【０２８７】
その結果として、ローレベルの水平駆動信号が供給されている水平電荷転送段に分布していた電荷が、ポテンシャル・バリア領域１４２およびｎ型不純物添加領域１４１を介して、ドレイン領域１４０へ排出される。ドレイン領域１４０へ排出された電荷は、掃出ドレイン１４５の制御信号の電源に吸収される。
【０２８８】
その他、ＣＣＤラインメモリ部の構成も、水平電荷転送素子と同様に、適宜変更可能である。１つのポテンシャル・バリア領域と１つのポテンシャル・ウェル領域とを有する転送制御段を形成することができる構成であれば基本的によい。
【０２８９】
垂直電荷転送素子は、補助転送電極を含めずに構成することもできる。垂直電荷転送素子の駆動方法は、インターレース走査や１／２間引き走査に基づく駆動方法に限定されるものではない。プログレッシブ走査、１／４間引き走査、１／８間引き走査、１／１６間引き走査等、撮像モード等に応じて適宜選定可能である。
【０２９０】
水平電荷転送素子の駆動方法も、光電変換素子行方向の電荷を１／２または１／３に間引きく駆動方法に限定されるものではない。例えば、光電変換素子行方向の電荷を１／４以上に間引いて駆動させることも可能である。必要に応じて、水平電荷転送素子内で２または３以上の電荷同士を加算（混合）することも可能である。水平電荷転送素子の駆動方法に応じて、水平駆動信号の相数を、３、４、６、８相等、適宜選定することができる。
【０２９１】
ＣＣＤラインメモリ部から水平電荷転送素子へ電荷を転送する際の垂直電荷転送チャネルのグループ分け、すなわち、どの垂直電荷転送チャネルによって転送されてくる電荷を必要電荷とし、どの垂直電荷転送チャネルによって転送されてくる電荷を不要電荷とするかは、ＣＣＤ撮像システムの撮像モード等に応じて、適宜選定可能である。
【０２９２】
例えばカラー撮像を行う場合には、必要電荷を転送する１つの垂直電荷転送チャネルグループを構成するサブグループの各々は、フルカラー情報を得るうえで必要となる種類数の電荷、例えば電荷ｇ、電荷ｒおよび電荷ｂの３種類を転送する３〜４本程度の垂直電荷転送チャネルによって構成される。白黒撮像の場合には、１本の垂直電荷転送チャネルによって１つのサブグループを構成することも可能である。
【０２９３】
カラー撮像用のＣＣＤイメージセンサでは、光遮蔽膜を設けることが好ましい。カラー撮像用の単板式ＣＣＤイメージセンサでは、色フィルタアレイが設けられる。マイクロレンズアレイは省略することも可能であるが、設けた方が好ましい。
【０２９４】
白黒撮像用のＣＣＤイメージセンサでは、光遮蔽膜およびマイクロレンズアレイを省略することができる。色フィルタアレイを設けることは必須の要件ではないが、必要に応じて単色の色フィルタアレイを設けてもよい。
【０２９５】
カラー撮像用の単板式ＣＣＤイメージセンサに設けられる色フィルタアレイは、図３に示した配列パターンを有するものに限定されるものではない。また、原色型の色フィルタアレイに限定されるものではなく、補色型の色フィルタアレイであってもよい。
【０２９６】
原色型の色フィルタアレイにおける色フィルタの配列パターンとしては、ベイヤー型、インターライン型、ＧストライプＲＢ市松型、ＧストライプＲＢ完全市松型、ストライプ型、斜めストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４０°程度回転させれば、多数個の光電変換素子が画素ずらし配置されたＣＣＤイメージセンサに適用することが可能な原色型の色フィルタアレイを得ることができる。
【０２９７】
補色型の色フィルタアレイにおける色フィルタの配列パターンとしては、フィールド色差順次型、フレーム色差順次型、ＭＯＳ型、改良ＭＯＳ型、フレームインタリーブ型、フィールドインタリーブ型、ストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４０°程度回転させれば、多数個の光電変換素子が画素ずらし配置されたＣＣＤイメージセンサに適用することが可能な補色型の色フィルタアレイを得ることができる。
【０２９８】
ＣＣＤイメージセンサは、インターライン転送型に限らず、フルフレーム型、フレーム転送型、フレームインターライン転送型、全画素読出型等であってもよい。
【０２９９】
その他、種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０３００】
【発明の効果】
以上説明したように、本発明によれば、所望の電荷を間引くことを可能にする電荷転送装置が提供される。この電荷転送装置をＣＣＤイメージセンサの水平電荷転送素子として用いることにより、複数の垂直電荷転送素子それぞれに読み出された電荷の中から所望の電荷だけを水平電荷転送素子によって転送することが可能になる。
【０３０１】
ＣＣＤイメージセンサを備えたＣＣＤ撮像システムにおいて、垂直画素数と水平画素数の両方が間引かれた画像データを容易に得ることが可能になる。良好なモニター表示を行うＣＣＤ撮像システムを提供することが容易になる。
【図面の簡単な説明】
【図１】実施例によるＣＣＤ撮像システムの概略を示すブロック図である。
【図２】第１の実施例によるＣＣＤイメージセンサにおける光電変換素子とその周辺を概略的に示す断面図である。
【図３】第１の実施例によるＣＣＤイメージセンサが備えている色フィルタアレイの一部を示す平面図である。
【図４】第１の実施例によるＣＣＤイメージセンサを概略的に示す部分平面図である。
【図５】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部から掃出ドレインにかけての領域を拡大して示す概略図である。
【図６】図６（Ａ）は、図５に示したＢ−Ｂ線に沿った断面の概略図であり、図６（Ｂ）は、図５に示したＣ−Ｃ線に沿った断面の概略図である。
【図７】水平電荷転送素子から掃出ドレインへ選択的に不要電荷を排出する際になされる垂直電荷転送チャネルのグループ分けの１つの仕様を示す部分平面図である。
【図８】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部、水平電荷転送素子および掃出ドレインをそれぞれ駆動させる際の制御信号φＬＭ、水平駆動信号φＨ１〜φＨ８および制御信号φＤＲの波形の一例を示すタイミングチャートである。
【図９】第１の実施例によるＣＣＤイメージセンサにおいてＣＣＤラインメモリ部から水平電荷転送素子へ、また、ＣＣＤラインメモリ部から水平電荷転送素子を介して掃出ドレインへ電荷を転送する際の原理を模式的に示す
【図１０】図１０（Ａ）〜図１０（Ｂ）は、図８に示した時刻ｔ１〜ｔ２での電荷の分布の様子を示す模式図である。
【図１１】第１の実施例によるＣＣＤイメージセンサにおける水平電荷転送素子を４相の水平駆動信号によって駆動させる際の配線例を概略的に示す部分平面図である。
【図１２】第１の実施例によるＣＣＤイメージセンサのＣＣＤラインメモリ部、水平電荷転送素子および掃出ドレインそれぞれを駆動させる際の制御信号φＬＭ、水平駆動信号φＨ１〜φＨ８および制御信号φＤＲの波形の他の一例を示すタイミングチャートである。
【図１３】図１３（Ａ）〜図１３（Ｃ）は、図１２に示した時刻Ｔ１〜Ｔ２での電荷の分布の様子を示す模式図である。
【図１４】図１２に示した時刻Ｔ３での電荷の分布の様子を示す模式図である。
【図１５】第２の実施例によるＣＣＤイメージセンサにおける光電変換素子、垂直電荷転送素子、ＣＣＤラインメモリ部、水平電荷転送素子、掃出ドレインおよび出力部の平面配置を概略的に示す部分平面図である。
【図１６】第１の実施例によるＣＣＤイメージセンサにおける垂直電荷転送素子の各々を低スミア駆動させたときの各垂直電荷転送段の電位レベルの変化と、各垂直電荷転送段に分布する電荷の種類とを示す模式図である。
【図１７】雑音電荷が掃出ドレインへ排出される際の電荷の分布の様子を示す模式図である。
【図１８】パンチスルータイプの掃出ドレインを模式的に示す部分断面図である。
【符号の説明】
１０、１０ａ、１０ｂ…ＣＣＤイメージセンサ、  １１…半導体基板、  １５…光電変換素子、  １６…光電変換素子領域、  ２０…垂直電荷転送素子、  ２０ａ…垂直電荷転送チャネル、  ２１…読出ゲート、  ２１ａ…読出ゲート用チャネル領域、  ２５、２５ａ…第１垂直転送電極、  ２６、２６ａ…第２垂直転送電極、  ３５…ＣＣＤラインメモリ部、  ３５ａ…転送制御段、  ３６…第１転送制御電極、 ３７…第２転送制御電極、  ４０…水平電荷転送素子、  ４０ａ…水平電荷転送段、  ４０ｂ…補助水平電荷転送段、  ４１…水平電荷転送チャネル、  ４２…第１水平転送電極、  ４３…第２水平転送電極、  ４５、１４５…掃出ドレイン、  ４６、１４０…ドレイン領域、  ４７ａ…掃出ゲート電極、  ４７ｂ…掃出ゲート用チャネル領域、  ５５…色フィルタアレイ、  ６０…出力部、  ６５…駆動回路、  ７０…映像信号処理回路、  ８０…表示部、  １００…ＣＣＤ撮像システム。
【図１】
0004338298.tif 000002
【図２】
0004338298.tif 000003
【図３】
0004338298.tif 000004
【図４】
0004338298.tif 000005
【図５】
0004338298.tif 000006
【図６】
0004338298.tif 000007
【図７】
0004338298.tif 000008
【図８】
0004338298.tif 000009
【図９】
0004338298.tif 000010
【図１０】
0004338298.tif 000011
【図１１】
0004338298.tif 000012
【図１２】
0004338298.tif 000013
【図１３】
0004338298.tif 000014
【図１４】
0004338298.tif 000015
【図１５】
0004338298.tif 000016
【図１６】
0004338298.tif 000017
【図１７】
0004338298.tif 000018
【図１８】
0004338298.tif 000019