(57)【特許請求の範囲】
【請求項１】
Ｐ型あるいはＮ型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、
前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、
前記拡散層は、所定領域の長さ方向に沿って１つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、
前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とする可変抵抗素子。
【請求項２】
Ｐ型あるいはＮ型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、
前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、
前記拡散層は、所定領域を挟んで２つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、
前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とする可変抵抗素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成される各種の電子回路の一部として使用される抵抗素子に関し、特に抵抗値が可変自在な可変抵抗素子に関する。
【０００２】
【従来の技術】
従来、半導体基板上に形成される電子回路としては、例えば図７〜図９に示すようなものが知られている。
図７は反転増幅回路であり、可変抵抗素子ＶＲ１の抵抗値を変えることにより入力と出力の利得を変化できるものである。図８はフィルタ回路であり、可変抵抗素子ＶＲ２の抵抗値を変えることにより周波数特性を変化できるものである。図９はＭＯＳトランジスタＱ１、Ｑ２からなるカレントミラー回路であり、可変抵抗素子ＶＲ３の抵抗値を変えることによりＭＯＳトランジスタＱ２に流れる電流を変化できるものである。
【０００３】
このように、可変抵抗素子は各種の電子回路に使用され、各回路の機能や特性などを調節する役割を果している。
次に、従来の可変抵抗素子の構成例について、図１０および図１１を参照して説明する。
図１０の可変抵抗素子は、複数の抵抗素子Ｒ１〜Ｒ４を直列に接続するとともに、その各固定抵抗素子Ｒ１〜Ｒ４に並列にトランジスタＱ１１〜Ｑ１４を接続し、トランジスタＱ１１〜Ｑ１４を導通または非道通の状態にして抵抗値を変化させるようにしたものである。
【０００４】
図１１の可変抵抗素子は、トランジスタのゲート電圧を可変自在にし、ゲート電圧の制御により、トランジスタ自体のオン抵抗（導通時の抵抗）を変化させるようにしたものである。
【０００５】
【発明が解決しようとする課題】
ところで、図１０に示す従来の可変抵抗素子では、トランジスタＱ１１〜Ｑ１４を導通または非道通にすることにより抵抗値を変化させるようにしている。このため、抵抗値を非連続（離散的）にしか変化させることができず、連続的に変化させることができないという不都合があった。
【０００６】
また、図１１に示す従来の可変抵抗素子では、トランジスタの抵抗値を制御するのが極めて難しい。例えば、制御電圧と抵抗値の関係を直線的（１次関数的）にすることが難しいという不都合があった。
そこで、本発明の目的は、上記の点に鑑み、抵抗値が連続的に変化でき、さらには抵抗値が印加電圧に対してほぼ直線的に変化できるようにした可変抵抗素子を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１および請求項２に記載の各発明は以下のように構成した。
すなわち、請求項１に記載の発明は、Ｐ型あるいはＮ型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、前記拡散層は、所定領域の長さ方向に沿って１つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とするものである。
【０００８】
また、請求項２に記載の発明は、Ｐ型あるいはＮ型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、前記拡散層は、所定領域を挟んで２つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とするものである。
このように本発明では、導体（ゲート）に対して、抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加するようになっているので、導体上の長さ方向の電圧分布はその長さ方向の位置により異なる（例えば図２（Ｂ）参照）。そして、その印加電圧を変化させると、導体の下側の半導体基板の表面が導通状態となるしきい値電圧をその導体のその長さ方向に変化させることができ、これはその半導体基板の表面の導通状態の位置を、抵抗素子の長さ方向に変化させることになる。このため、導体の印加電圧を変化させることにより、導体に隣接する拡散層の長さを変化させ、その結果、拡散層の抵抗値を連続的に可変することができる。
【０００９】
従って、本発明によれば、拡散層からなる抵抗素子の抵抗値を連続的に変化させることができる上に、その抵抗値を導体への印加電圧に対してほぼ直線的に変化することが可能である。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明の可変抵抗素子の第１実施形態の構成について、図１を参照して説明する。図１は、第１実施形態の構成を示し、（Ａ）はその平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図、（Ｃ）は（Ａ）のＢ−Ｂ線断面図である。
【００１１】
この第１実施形態にかかる可変抵抗素子は、図１に示すように、Ｐ型半導体基板１内の表面側に、所定間隔をおいてＮ型領域からなる２つの拡散層２、３を形成させ、この拡散層２、３を拡散抵抗（抵抗素子）４、５とする。また、Ｐ型半導体基板１上であって拡散層２、３に挟まれた領域に、少なくともその幅が拡散層２、３の間隔からなりその拡散層２、３の長さ方向に沿って酸化シリコンなどの絶縁体からなる絶縁層６を形成する。さらに、その絶縁層６上に、その幅と長さが絶縁層６の幅と長さと同じであり、ポリシリコン（多結晶シリコン）などの導体からなるゲート７を設ける。
【００１２】
拡散層２の一端は第１端子８に接続されるとともに、拡散層３の一端は第２端子９に接続され、これら両端子が抵抗端子を形成している。また、ゲート７の両端は、第１ゲート端子１０と第２ゲート端子１１とに接続され、これらの電極１０、１１に後述のように電圧が印加されるようになっている。
ここで、拡散抵抗４、５の抵抗値は、例えば最大値で１０〔Ω〕〜１０００〔Ω〕程度である。
【００１３】
次に、このような構成からなる第１の実施形態にかかる可変抵抗素子の動作について、図２を参照して説明する。
この第１の実施形態では、図２（Ａ）に示すように、第１ゲート端子１０に電圧Ｖ１を印加するとともに第２ゲート端子１１に電圧Ｖ２を印加し、これにより、ゲート７の長さ方向の電位分布、すなわち拡散層２、３の長さ方向の電位分布が図２（Ｂ）に示すように直線的になる。
【００１４】
いま、ゲート７の長さ方向の電位分布が、図２（Ｂ）の実線ａに示すような場合には、ゲート７のしきい値電圧ＶＴ（ゲート７の下側のＰ型半導体基板１の表面が導通状態になるときの電圧であり、ＭＯＳトランジスタのゲートのしきい値電圧に相当するもの）はＰ１の位置になるので、ゲート７の長さ方向のうちＰ１〜Ｐ４の部分はしきい値電圧ＶＴを上回ることになる。このため、ゲート７の真下のＰ型半導体基板１の表面のうち、ゲート７の電位がしきい値電圧ＶＴを下回る部分（図２（Ｃ）のＯＦＦに相当する部分）では非導通状態となり、ゲート７の電位がしきい値電圧ＶＴを上回る部分（図２（Ｃ）の斜線のＯＮに相当する部分）では導通状態となる。この結果、拡散層２、３はその導通部分により導通し、図２（Ｃ）に示すように、抵抗記号の表示部分が拡散抵抗４、５として機能するようになり、これら拡散抵抗４、５がその導通部分を介して直列接続された状態になる。
【００１５】
ここで、上記のしきい値電圧ＶＴは、通常のＭＯＳトランジスタのしきい値電圧に相当するものであり、そのしきい値電圧ＶＴの大きさは、例えば、Ｐ型半導体基板１の不純物濃度、ゲート７の膜厚、ゲート７直下のイオン濃度などによって決まる。また、電圧Ｖ１、Ｖ２の基準は、第１端子８である。
次に、ゲート７の長さ方向の電位分布を、図２（Ｂ）の実線ａの状態から実線ｂに示す状態に変化させると（電圧Ｖ２を変化させると）、ゲート７のしきい値電圧ＶＴはＰ２の位置に移動するので、ゲート７の長さ方向のうちＰ２〜Ｐ４の部分がしきい値電圧ＶＴを上回ることになる。このため、ゲート７の真下のＰ型半導体基板１の表面のうち、ゲート７の電位がしきい値電圧ＶＴを下回る部分（図２（Ｄ）のＯＦＦに相当する部分）では非導通となり、ゲート７の電位がしきい値電圧ＶＴを上回る部分（図２（Ｄ）の斜線のＯＮに相当する部分）では導通となる。この結果、図２（Ｄ）に示すように、拡散層２、３のうち抵抗記号の表示部分が拡散抵抗４、５として機能し、図２（Ｃ）の場合に比べて導通領域が減少するので拡散抵抗４、５の抵抗値が増加する。
【００１６】
さらに、ゲート７の長さ方向の電位分布を、図２（Ｂ）の実線ｃの状態にすると、ゲート７のしきい値電圧ＶＴはＰ３の位置に移動するので、ゲート７の長さ方向のうちＰ３〜Ｐ４の部分がしきい値電圧ＶＴを上回ることになる。このため、ゲート７の真下のＰ型半導体基板１の表面のうち、ゲート７の電位がしきい値電圧ＶＴを下回る部分（図２（Ｅ）のＯＦＦに相当する部分）では非導通となり、ゲート７の電位がしきい値電圧ＶＴを上回る部分（図２（Ｅ）の斜線のＯＮに相当する部分）では導通となる。この結果、図２（Ｅ）に示すように、拡散層２、３のうち抵抗記号の表示部分が拡散抵抗４、５として機能し、図２（Ｄ）の場合に比べて導通領域がさらに減少するので、これに伴って拡散抵抗４、５の抵抗値がさらに増加する。
【００１７】
以上説明したように、この第１実施形態では、ゲート７の両側であってその長さ方向に拡散層２、３からなる拡散抵抗４、５を形成させ、かつ、ゲート７の長さ方向に傾斜電圧を印加させるようにし、この傾斜電圧の状態を変化させることにより、拡散抵抗４、５の抵抗値を変化させるようにした。このため、この第１実施形態によれば、拡散抵抗４、５の合成抵抗値を連続的に変化できる上に、ゲート７の印加電圧と抵抗値の変化の関係をほぼ直線的にすることができる。
【００１８】
次に、本発明の可変抵抗素子の第２実施形態の構成について、図３を参照して説明する。図３は、第２実施形態の構成を示し、（Ａ）はその平面図、（Ｂ）は（Ａ）のＨ−Ｈ線断面図、（Ｃ）は（Ａ）のＪ−Ｊ線断面図、（Ｄ）は（Ａ）のＫ−Ｋ線断面図である。
この第２実施形態にかかる可変抵抗素子は、図３に示すように、Ｐ型半導体基板２１内の表面側に、Ｎ型領域からなる拡散層２２を形成し、この拡散層２２を拡散抵抗２３とする。また、Ｐ型半導体基板２１上であって拡散層２２の長さ方向に沿って、酸化シリコンなどの絶縁体からなる絶縁層２４を形成する。さらに、その絶縁層２４上に、その幅と長さが絶縁層２４の幅と長さと同じであり、ポリシリコンなどの導体からなるゲート２５を設ける。
【００１９】
拡散層２２の両端は、第１端子２６と第２端子２７とに接続され、これら両端子が抵抗端子を形成している。また、ゲート２５の両端は、第１ゲート端子２８と第２ゲート端子２９とに接続され、これらの端子２８、２９に後述のように電圧が印加されるようになっている。
次に、このような構成からなる第２の実施形態にかかる可変抵抗素子の動作について、図４を参照して説明する。
【００２０】
この第２の実施形態では、図４（Ａ）に示すように、第１ゲート端子２８に電圧Ｖ１を印加するとともに第２ゲート端子２９に電圧Ｖ２を印加し、これにより、ゲート２５の長さ方向の電位分布、すなわち拡散層２２の長さ方向の電位分布が図４（Ｂ）に示すように直線的になる。
いま、ゲート２５の長さ方向の電位分布が、図４（Ｂ）の実線ａに示すような場合には、ゲート２５のしきい値電圧ＶＴはＰ１の位置になるので、ゲート２５の長さ方向のうちＰ１〜Ｐ４の部分はしきい値電圧ＶＴを上回ることになる。このため、ゲート２５の真下のＰ型半導体基板２１の表面のうち、ゲート２５の電位がしきい値電圧ＶＴを下回る部分（図４（Ｃ）のＯＦＦに相当する部分）では非導通となり、ゲート２５の電位がしきい値電圧ＶＴを上回る部分（図４（Ｃ）の斜線のＯＮに相当する部分）では導通となる。この結果、その導通部分によって拡散層２２の有効部分が減少し、図４（Ｃ）に示すように、拡散層２２のうち抵抗記号の表示の部分が拡散抵抗２３として機能するようになり、拡散抵抗２３の抵抗値が大幅に減少する。
【００２１】
次に、ゲート２５の長さ方向の電位分布を、図４（Ｂ）の実線ａの状態から実線ｂに示す状態に変化させると（電圧Ｖ２を変化させると）、ゲート２５のしきい値電圧ＶＴはＰ２の位置に移動するので、ゲート２５の長さ方向のうちＰ２〜Ｐ４の部分がしきい値電圧ＶＴを上回ることになる。このため、ゲート２５の真下のＰ型半導体基板２１の表面のうち、ゲート２５の電位がしきい値電圧ＶＴを下回る部分（図４（Ｄ）のＯＦＦに相当する部分）では非導通となり、ゲート２５の電位がしきい値電圧ＶＴを上回る部分（図４（Ｄ）の斜線のＯＮに相当する部分）では導通となる。この結果、図４（Ｄ）に示すように、拡散層２２のうち抵抗記号の表示部分が拡散抵抗２３として機能し、図４（Ｃ）の場合に比べて導通領域が減少するので、拡散抵抗２３の抵抗値が増加する。
【００２２】
さらに、ゲート２５の長さ方向の電位分布を、図４（Ｂ）の実線ｂの状態から実線ｃに示す状態に変化させると、ゲート２５のしきい値電圧ＶＴはＰ３の位置に移動するので、ゲート２５の長さ方向のうちＰ３〜Ｐ４の部分がしきい値電圧ＶＴを上回ることになる。このため、ゲート２５の真下のＰ型半導体基板２１の表面のうち、ゲート２５の電位がしきい値電圧ＶＴを下回る部分（図４（Ｅ）のＯＦＦに相当する部分）では非導通となり、ゲート２５の電位がしきい値電圧ＶＴを上回る部分（図４（Ｅ）の斜線のＯＮに相当する部分）では導通となる。この結果、図４（Ｅ）に示すように、拡散層２２のうち抵抗記号の表示部分が拡散抵抗２３として機能し、図４（Ｄ）の場合に比べて導通領域がさらに減少するので、これに伴って拡散抵抗２２の抵抗値がさらに増加する。
【００２３】
以上説明したように、この第２実施形態では、拡散層２２からなる拡散抵抗２３と、拡散層２２に沿って設けたゲート２５とから形成され、かつ、ゲート２５の長さ方向に傾斜電圧を印加させるようにし、この傾斜電圧の状態を変化させることにより、拡散抵抗２３の抵抗値を変化させるようにした。このため、この第２実施形態によれば、拡散抵抗２３の抵抗値を連続的に変化できる上に、ゲート２５の印加電圧と抵抗値の変化の関係をほぼ直線的にすることができる。
【００２４】
次に、本発明の可変抵抗素子の第３実施形態の構成について、図５を参照して説明する。図５は、第３実施形態の構成を示し、（Ａ）はその平面図、（Ｂ）は（Ａ）のＣ−Ｃ線断面図、（Ｃ）は（Ａ）のＤ−Ｄ線断面図、（Ｄ）は（Ａ）のＥ−Ｅ線断面図、（Ｅ）は（Ａ）のＦ−Ｆ線断面図、（Ｆ）は（Ａ）のＧ−Ｇ線断面図である。
【００２５】
この第３実施形態にかかる可変抵抗素子は、図５に示すように、Ｐ型半導体基板３１内の表面側に、Ｎ型領域からなり全体が櫛状の拡散層３２を形成し、この拡散層３２を拡散抵抗３３とする。拡散層３２は、図５に示すように、所定の厚さからなるとともに、長さ方向の部分３２Ａと、その長さ方向の部分３２Ａに直交する方向に所定間隔に設けた複数の凸部３２Ｂとから構成されている。
【００２６】
また、Ｐ型半導体基板３１上であって拡散層３２の長さ方向に沿って、酸化シリコンなどの絶縁体からなり全体が櫛形の絶縁層３４が形成されている。その絶縁層３４上に、その絶縁層３４と同一形状からなり、ポリシリコンなどの導体からなるゲート３５が設けられている。
絶縁層３４とゲート３５とは同一形状であるので、ここではゲート３５の形態について説明する。すなわち、ゲート３５は、図５に示すように、所定の厚さからなるとともに、長さ方向の部分３５Ａと、その長さ方向の部分３５Ａに直交する方向に所定間隔に設けた複数の凸状ゲート３５Ｂとから構成されている。そして、ゲート３５の所定間隔に配置された各凸状ゲート３５Ｂと、拡散層３２の所定間隔に配置された各凸部３２Ｂとは、高さ方向において互いに重ならないように交互に配置されている。
【００２７】
さらに、拡散層３２の両端は、第１端子３６と第２端子３７とに接続され、これら両端子が抵抗端子を形成している。また、ゲート３５の両端は、第１ゲート端子３８と第２ゲート端子３９とに接続され、これらの端子３８、３９に後述のように電圧が印加されるようになっている。
次に、このような構成からなる第３の実施形態にかかる可変抵抗素子の動作について、図６を参照して説明する。
【００２８】
この第３の実施形態では、図６（Ａ）に示すように、第１ゲート端子３８に電圧Ｖ１を印加するとともに第２ゲート端子３９に電圧Ｖ２を印加し、これにより、ゲート３５の長さ方向の電位分布、すなわち拡散層３２の長さ方向の電位分布が図６（Ｂ）に示すように直線的になる。
いま、ゲート３５の長さ方向の電位分布が、図６（Ｂ）の実線ａに示すような場合には、ゲート３５のしきい値電圧ＶＴはＰ１の位置になるので、ゲート３５の長さ方向のうちＰ１より右の部分はしきい値電圧ＶＴを上回ることになる。このため、複数の凸状ゲート３５Ｂの真下のＰ型半導体基板３１の表面のうち、ゲート３５の電位がしきい値電圧ＶＴを下回る部分（図６（Ｃ）のＯＦＦに相当する部分）では非導通となり、ゲート３５の電位がしきい値電圧ＶＴを上回る部分（図６（Ｃ）の斜線のＯＮに相当する部分）では導通となる。この結果、図６（Ｃ）に示すように、拡散層３２のうち斜線の部分が有効な拡散抵抗３３として機能することができる。
【００２９】
以上説明したように、この第３実施形態では、拡散層３２からなる拡散抵抗３３と、拡散層３２に沿って設けた複数の凸状ゲート３５Ｂを備えたゲート３５からなり、ゲート３５の長さ方向に傾斜電圧を印加させるようにし、この傾斜電圧の状態を変化させることにより、拡散層３２の形状を代えて拡散抵抗３３の抵抗値を変化させるようにした。このため、この第３実施形態によれば、拡散抵抗３３の抵抗値をほぼ連続的に変化できる上に、ゲート３５の印加電圧と抵抗値の変化の関係をほぼ直線的にすることができる。
【００３０】
なお、上記の各実施形態では、半導体基板をＰ型半導体基板１、２１、３１のようにＰ型とし、拡散層２、３、２２、２３をＮ型領域とした場合について説明した。しかし、本発明は、これに限定されるものではなく、Ｐ型半導体基板１、２１、３１をＮ型に代え、これに伴って拡散層２、３、２２、２３をＰ型領域に代えて形成するようにしても良い。この場合には、ゲート７、２５、３５に印加する電圧は、図２（Ｂ）、図４（Ｂ）、図６（Ｂ）のように正の電圧を傾斜状に印加するのではなく、負の電圧を傾斜状に印加することになる。これは、Ｐ型ＭＯＳトランジスタのゲートに印加する負の電圧に相当する。
【００３１】
【発明の効果】
以上述べたように、本発明によれば、拡散層からなる抵抗素子の抵抗値を連続的に変化させることができる上に、その抵抗値を導体への印加電圧に対してほぼ直線的に変化することが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態の構成を示し、（Ａ）はその平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図、（Ｃ）は（Ａ）のＢ−Ｂ線断面図である。
【図２】第１実施形態の動作などを説明する説明図である。
【図３】本発明の第２実施形態の構成を示し、（Ａ）はその平面図、（Ｂ）は（Ａ）のＨ−Ｈ線断面図、（Ｃ）は（Ａ）のＪ−Ｊ線断面図、（Ｄ）は（Ａ）のＫ−Ｋ線断面図である。
【図４】第２実施形態の動作などを説明する説明図である。
【図５】本発明の第３実施形態の構成を示し、（Ａ）はその平面図、（Ｂ）は（Ａ）のＣ−Ｃ線断面図、（Ｃ）は（Ａ）のＤ−Ｄ線断面図、（Ｄ）は（Ａ）のＥ−Ｅ線断面図、（Ｅ）は（Ａ）のＦ−Ｆ線断面図、（Ｆ）は（Ａ）のＧ−Ｇ線断面図である。
【図６】第３実施形態の動作などを説明する説明図である。
【図７】従来の電子回路の構成を示す図である。
【図８】従来の他の電子回路の構成を示す図である。
【図９】従来のさらに他の電子回路の構成を示す図である。
【図１０】従来の可変抵抗素子の構成を示す図である。
【図１１】従来の可変抵抗素子の他の構成を示す図である。
【符号の説明】
１  Ｐ型半導体基板（半導体基板）
２、３  拡散層（Ｎ型）
４、５  拡散抵抗
６  絶縁層
７  ゲート（導体）
２１  Ｐ型半導体基板
２２  拡散層
２３  拡散抵抗
２４  絶縁層
２５  ゲート
３１  Ｐ型半導体基板
３２  拡散層
３３  拡散抵抗
３４    絶縁層
３５  ゲート
３５Ｂ  凸状ゲート
【図１】
0004307661.tif 000002
【図２】
0004307661.tif 000003
【図３】
0004307661.tif 000004
【図４】
0004307661.tif 000005
【図５】
0004307661.tif 000006
【図６】
0004307661.tif 000007
【図７】
0004307661.tif 000008
【図８】
0004307661.tif 000009
【図９】
0004307661.tif 000010
【図１０】
0004307661.tif 000011
【図１１】
0004307661.tif 000012