(57)【特許請求の範囲】
【請求項１】
第１の半導体チップが第１のチップ基体、およびこの第１のチップ基体の外面から突出するように設けられた第１の突起電極を有し、第２の半導体チップが第２のチップ基体、およびこの第２のチップ基体の外面から突出するように設けられた第２の突起電極を有し、前記第１の半導体チップと前記第２の半導体チップとが前記第１の突起電極と前記第２の突起電極とを対向させて接合され、前記第１の半導体チップと前記第２の半導体チップとの間に樹脂層を有し、前記第１の突起電極が前記第１のチップ基体を上面から下面に貫通した貫通電極の前記第１のチップ基体より突出している部分からなり、前記第２の突起電極が前記第２のチップ基体を上面から下面に貫通した貫通電極の前記第２のチップ基体より突出している部分からなる突起電極接合型半導体装置において、
前記第１の半導体チップの前記第１の突起電極と前記第２の半導体チップの前記第２の突起電極とが固相接合されており、前記第１の突起電極の高さをＨ１、前記第２の突起電極の高さをＨ２、かつ（Ｈ１＋Ｈ２）である、前記第１の突起電極と前記第２の突起電極とを接合して形成される接合突起電極の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
０．１≦Ｈ１／Ｈ０≦０．３７  …  （２）
６．７μｍ≦Ｈ１＋Ｈ２≦９．５μｍ
であり、
前記第１および第２の突起電極が、Ａｕ、Ｃｕ、Ｉｎ、ＳｎまたはＰｂの少なくとも一つを主成分とする材料からなることを特徴とする突起電極接合型半導体装置。
【請求項２】
前記のＨ０およびＨ１の関係が、
０．１≦Ｈ１／Ｈ０≦０．２  …  （３）
であることを特徴とする請求項１に記載の突起電極接合型半導体装置。
【請求項３】
前記突起電極が半導体チップの前記チップ基体と接している面の最大長さについて、第１の半導体チップの第１の突起電極における前記最大長さをＢ１、第２の半導体チップの第２の突起電極における前記最大長さをＢ２とし、さらにｍｉｎ（Ｘ，Ｙ）はＸとＹいずれか小さい方の値を示すものとしたとき、
０．４≦（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２））≦２…  （４）
であることを特徴とする請求項１に記載の突起電極接合型半導体装置。
【請求項４】
第１の半導体チップが第１のチップ基体、およびこの第１のチップ基体の外面から突出するように設けられた第１の突起電極を有し、第２の半導体チップが第２のチップ基体、およびこの第２のチップ基体の外面から突出するように設けられた第２の突起電極を有し、前記第１の突起電極が前記第１のチップ基体を上面から下面に貫通した貫通電極の前記第１のチップ基体より突出している部分からなり、前記第２の突起電極が前記第２のチップ基体を上面から下面に貫通した貫通電極の前記第２のチップ基体より突出している部分からなり、前記第１の半導体チップと前記第２の半導体チップとを、前記第１の突起電極と前記第２の突起電極とを対向させて固相接合し、その後、前記第１の半導体チップと前記第２の半導体チップとの間に樹脂層を充填する突起電極接合型半導体装置の製造方法において、
前記第１の突起電極の高さをＨ１、前記第２の突起電極の高さをＨ２、かつ（Ｈ１＋Ｈ２）である、前記第１の突起電極と前記第２の突起電極とを接合して形成される接合突起電極の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
０．１≦Ｈ１／Ｈ０≦０．３７  …  （２）
６．７μｍ≦Ｈ１＋Ｈ２≦９．５μｍ
であり、
前記第１および第２の突起電極が、Ａｕ、Ｃｕ、Ｉｎ、ＳｎまたはＰｂの少なくとも一つを主成分とする材料からなることを特徴とする突起電極接合型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、突起電極を介して半導体チップ同士を接合している突起電極接合型半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体チップの機能向上に伴い、半導体チップ内部の配線は、複雑かつ長い配線を多く含む状態になってきている。また、半導体装置に作り込む機能の複雑化により、半導体装置の製造プロセスが長くなってきている。
これら問題の打開策の１つとして、半導体装置を構成する半導体チップ同士を対向させて接続する、いわゆる、Chip-On-Chipとよばれる手法が注目されている。このChip-On-Chipにおいては、下記のように、突起電極を用いた接合技術が接合手法の１つとして採用されている。
【０００３】
例えば、特開平５−０３６８９４号公報（公報の図１参照）には、図９に示すように、一方の半導体チップ１０１にピッチ５０μｍ、最大径３０μｍの突起電極１０２を形成し、この突起電極１０２に対して、他方の半導体チップ１０３における突起のないパッド１０４を対向させて、突起電極が溶融する温度にて両者を接合することが記載されている（従来例１）。
【０００４】
また、特開２０００−２５２４１３公報（公報の図１参照）には、図１０に示すように、対向する半導体チップ１１１、１１３の両方に、めっき法にて高さが同様の柱状の突起電極１１２，１１４を形成し、それら突起電極１１２，１１４同士を対向させて、加熱と加圧により接合することが記載されている（従来例２）。
【０００５】
また、特開昭６４−０８４７４１号公報には、第１の半導体基板に高濃度不純物添加シリコンとシリサイド化が可能な金属膜とからなる端子電極を形成し、この端子電極に第２の半導体基板の突起電極を対向させ、両者を圧接させた状態で熱処理することにより、シリサイド化反応を金属膜と突起電極に及ばせて、両者を接合することが記載されている（従来例３）。
【０００６】
特開２００１−３２００１２には、Chip-On-Chip構造において、高背バンプ（チップからの隆起量が大きいと記載）と低背バンプとの接合、パッドよりも広い面積のバンプと他チップのバンプとの接合、並びに低弾性率のバンプと高弾性率のバンプとの接合が提案されている（従来例４）。
【０００７】
さらに、Chip-On-Chipの手法の中でも、電子機器の超薄型軽量化を実現するための実装構造として、３次元積層Chip-On-Chip技術が知られている。例えば、特開２０００−２７７６８９公報には、裏面研削した半導体デバイスウェハの貫通孔に配線プラグを設けて貫通電極とし、貫通電極上に設けたＡｕワイヤバンプにより、異方導電性膜を介して複数の半導体チップを積層することが記載されている（従来例５）。
【０００８】
こうしたChip-On-Chipの構造では、互いに対向し突起電極により接続される半導体チップ同士のチップ基体の熱膨張係数が同じである。これにより、熱膨張係数がＳｉなどのチップ基体と大きく相違するプリント基板などへ半導体チップをフリップチップ接続する場合とは異なり、マクロ的には熱膨張係数のミスマッチが存在しない。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記Chip-On-Chipの構造では、ミクロ的にはチップ基体と突起電極（突起電極材）との熱膨張係数のミスマッチがそれらの近傍に存在する。したがって、従来例１に示した、突起電極とパッドとを接合する構造では、その接合界面（接合部）がチップ基体の近傍にあるため、チップ基体と突起電極との熱膨張係数のミスマッチによる熱疲労がこの部分に発生する。この結果、接合界面破壊を引き起こし易くなる。
【００１０】
一方、従来例２に示した、突起電極同士を対向させて接合する構造では、チップ基体の近傍に接合界面（接合部）が存在しないため、チップ基体と突起電極の熱膨張係数のミスマッチによる接合界面の熱疲労を避けることが可能と考えられる。また、この構造では、突起電極サイズが小さくなった場合において、接合時の突起電極の座屈変形による接合ピッチ制限も緩和されるため、さらなる多端子化が進められているChip-On-Chip接合には好適である。
【００１１】
ところで、上記の多端子化が進められ、接合ピッチがさらに微細になると、突起電極に関わる構成は、種々の制約を受けることになる。例えば、突起電極のせん断強度などのメカニカルな強度はその断面積に比例するため、突起電極の強度を保つためには突起電極の断面積を極力大きくすることが望ましい。しかしながら、接合ピッチが微細化するため、突起電極の断面積に制限が生じ、突起電極の断面積は小さくせざるを得ない。そのため、突起電極の強度は、その断面積に比例して小さくなり、アンダーフィル樹脂層などによる接合部に対しての補強も必須になってくる。
【００１２】
上記のように、隣り合う突起電極間隔の狭小化、およびアンダーフィル樹脂層による接合部の補強が行われた場合、以下の（１）〜（３）に示すように、これまで見られなかった問題が生じてくる。
【００１３】
（１）突起電極の接合方法に関する問題
突起電極の接合において、突起電極材の融点以上の温度で溶融接合することは好ましくない。例えば、溶融接合の一般的な手法である半田電極をリフローなどにより溶融接合する方法では、突起電極の溶融時に隣り合う突起電極同士がブリッジする可能性が高くなる。
【００１４】
なお、従来例１には、重力あるいは遠心力を用いて、溶融状態の突起電極の径を細くする手法について記載されている。しかしながら、溶融状態では表面張力が非常に大きく、突起電極は重力や遠心力に抗して球状となりやすい。このため、不接合電極が生じやすい。この傾向は突起電極のサイズが小さくなればなるほど加速度的に顕著になる。
【００１５】
また、大気中で表面張力に抗するほどの遠心力を作用させれば、空気抵抗により溶融状態の突起電極に傾きが発生する。このため、真空下または減圧下で回転させる必要があると考えられる。また、このような重力あるいは遠心力を利用した手法には、溶融状態の突起電極が対向電極に接触するタイミングを見極めて半導体チップの間隔を非常に厳密に制御する特殊な接続装置を用いざるを得ない。このため、短いタクトタイムは期待できず、高コスト化を招く。さらに、複数層に設けられた突起電極同士を接続する３次元積層Chip-On-Chipには、不適当であることは言うまでもない。
【００１６】
また、従来例３において、その図２示された厚みのある端子電極は、突起状であるものの、主としてシリコンから成っており、塑性変形がほとんど無い。このため、チップ基体と突起電極との熱膨張係数のミスマッチによる歪の緩和には効果が薄い。また、端子電極同士の接合においては、加熱によるシリサイド化が終了するまで圧接状態を維持するため、タクトタイムが長くなる。
【００１７】
なお、突起電極の形成方法として、従来例５に示すようなワイヤバンプは好ましくない。即ち、ワイヤバンプは、スパークなどによりキャピラリ先端から突出したワイヤの先端に溶融球を形成し、この溶融球をパッドにボンディングして形成する。このため、溶融球の径はワイヤの径よりも大きくなる。現在、２０μｍ径のワイヤによるワイヤバンプが実用段階に入っており、ワイヤ径の１．５倍程度の径の溶融球形成が報告されている。しかしながら、ボンディングすることにより、突起電極の径は溶融球の径よりも大きくなる上、下記の種々の事項がスパーク状態に大きな影響を及ぼすため、溶融球の形状は非常に不安定となる。
【００１８】
上記の種々の事項としては、キャピラリ先端から突出したワイヤ部分の長さの微妙な差、突出したワイヤからトーチまでの距離の微妙な差、突出したワイヤの中心軸からのぶれ、突出したワイヤの先端における太細の程度、ワイヤ中の添加物濃度の粗密、ワイヤ表面の付着不純物、あるいはスパーク時の浮遊・付着生成物などである。
【００１９】
このため、ワイヤバンプでは、３０μｍ未満、さらには２０μｍ未満となるようなサイズで安定した形状の突起電極を形成することが困難である。また、ワイヤバンプの上面は平坦ではないため、対向する電極やパッドへ接合するためには平坦化処理を行う必要も生じる。
【００２０】
（２）アンダーフィル樹脂層に関する問題
突起電極（突起電極材）とアンダーフィル樹脂層との熱膨張係数のミスマッチがある場合、半導体チップ間に充填されたアンダーフィル樹脂層の厚さが厚いほど、これによる突起電極への歪は増大し、接合界面の熱疲労破壊が発生し易くなる。一方、樹脂層の厚さを薄くすると、充填時におけるアンダーフィル樹脂の流動性が悪くなり、半導体チップ間への充填が困難になる。また、アンダーフィル樹脂は、熱膨張係数を下げるためにフィラーを多量に含有させると、半導体チップ間への充填が困難になる。一方、フィラーを含まないアンダーフィル樹脂は、充填性が良好であるものの、突起電極材との熱膨張係数のミスマッチが極めて高くなってしまう。
【００２１】
なお、充填を行うアンダーフィル樹脂ではないものの、従来例５には、半導体チップの間に異方導電性膜を用いる実施例が記載されている。この異方導電性膜は、樹脂中に導電性粒子を分散させたものであり、加圧により電極間に介在し導電性を付与する。一方、電極以外の部分では加圧されないため樹脂の絶縁性を保つことができる。
【００２２】
しかしながら、異方性導電膜において、電極サイズが小さくなった場合、電極上にトラップされる導電性粒子は、ポアッソン分布電類似の分布をとり、電極と導電性粒子の面積比に反比例して分布の平均値が小さくなる。このため、電極間の導通を確保するためには、導電性粒子のサイズも比例的小さくする必要があるものの、小さすぎる導電性粒子は電極の表面の凹凸部に埋没してしまい、電極間の導通には寄与しなくなってしまう。この点は導電性ペーストについても同様である。
【００２３】
（３）固相接合に関する問題
固相接合の場合、接合の際に加えられる力により突起電極に塑性変形が生じる。この塑性変形により、表面の汚染された層が排斥され、突起電極材である金属の真性面同士が接合される。このため、接合部には、排斥された汚染層による微小な未接合部分が不可避な状態にて生じる。
【００２４】
この微小な未接合部分は、突起電極を形成する金属のグレインサイズの値に近い。通常の電解めっきにより作成された突起電極の場合、グレインサイズはおよそ１μｍの大きさである。突起電極サイズが１００μｍ角の場合、その断面積は１００００μｍ2であり、未接合部分は全体の０．０１％程度である。しかしながら、突起電極サイズが１２μｍ角の場合、断面積は１４４μｍ2であり、未接合部分は全体の０．７％にも及ぶ。
【００２５】
なお、グレインサイズをより大きなグレインサイズまたはより小さなグレインサイズにすることは、電解めっきにおける電流密度の調整やメッキ添加剤の使用やその後の熱処理などにより可能であるが、大きいグレインサイズは、未接合部分のサイズを大きくする傾向にあり不利である。逆に小さいグレインサイズにするとバンプが硬く、脆くなる傾向にあり、ボンディング時にバンプを塑性変形させる上で不利になる。
【００２６】
したがって、突起電極とアンダーフィル樹脂層の熱膨張係数のミスマッチによる熱応力は、未接合部分を起点にしたクラックを進展させ、接合部の熱疲労破壊に至る現象を生じる。
【００２７】
従来例２では、同様高さの柱状の突起電極同士を対向させて、それらを加熱と加圧により接合している。詳細なメカニズムについては後述するが、突起電極とアンダーフィル樹脂層の熱膨張係数のミスマッチによる熱応力は、突起電極の中央部分に加わり易いため、従来例２の構成では、バンプのアスペクト比が大きくなるとクラックが進展し易くなる。
【００２８】
従来例４では、３種類の実施形態が記載されている。
第１の実施形態において、高弾性率の子バンプと低弾性率の親バンプとを接合させている。面積に差異がある場合にあっては、接合に伴い、親バンプが子バンプの側面に回り込む変形を起こすとしている。親バンプが低弾性率であり大面積であるためと考えられる。同一面積の場合にあっては、作用的説明は記載されていないが、親バンプが低弾性のため、親バンプが変形を起こすと考えられる。高さについては、親バンプが高い場合と低い場合のどちらでもよく、面積については、親バンプが大面積の場合でも、同一面積の場合でもよいとしている。
【００２９】
第２の実施形態において、同一高さで小面積・低弾性率か同一弾性率の子バンプと大面積・高弾性率か同一弾性率・パッドよりも大きい親バンプとを接合させている。接合に伴う応力は、表面積が大きく形成された親バンプで分散されるとしている。接合に伴う変形などの作用的説明は記載されていないが、子バンプが低弾性率である場合にあっては、子バンプが変形を起こし、同一弾性率である場合にあっては、両バンプとも変形を起こすが、自由端である側面までの距離が親バンプに比べて極めて短い子バンプの方が親バンプよりも変形を起こすと考えられる。
【００３０】
第３の実施形態において、スタッドバンプの先端の細いワイヤ部をレベラーにより倒した親バンプと大面積の子バンプとを接合させている。接合に伴い、親バンプの先端部が子バンプの面積に比べて圧倒的に細い線のため、応力は先端部が変形することにより吸収されるとしている。親バンプが低弾性の場合は、親バンプが一層変形しやすくなる。
【００３１】
以上をまとめると、接合に伴う応力の吸収は、第１の実施の形態では、高さについては、親バンプが高い場合と低い場合のどちらでもよく、面積については、親バンプが大面積の場合でも、同一面積の場合でもよいと記載されていることから分かるように、低弾性率である親バンプの変形でなされ、第２の実施の形態では、大面積の親バンプによる分散と主として子バンプの変形とでなされ、第３の実施の形態では、親バンプの細い先端部の変形でなされている。
【００３２】
一方、従来例４の、課題を解決するための手段および発明の効果において、高背バンプ（チップからの隆起量が大きいと記載）と低背バンプとの接合において、相対的に高く形成された高背バンプの変形が応力を吸収するとしているが、いずれの実施例も、弾性率の違いまたは面積の圧倒的な違いによって、低弾性率バンプの変形または小面積のバンプかその一部の変形が発生して応力が吸収されているものと考えられる。
【００３３】
従来例４の第１の実施形態に記載されている低弾性率と高弾性率のバンプの接合においては、図１１と図１２を用いて後述するが、バンプ接合部が異種材料の接合部となり、材料物性の違いによる応力集中が発生する。さらに、低弾性率材料と高弾性率材料を接合させた場合、より変形しやすい低弾性材料側の歪が大きくなり、前述の未接合部分を起点とするクラックは歪の大きい低弾性材料側に進展する。よって、接合時の不可避的な未接合部分が存在すると未接合部を起点としてのクラック進展が加速される。
【００３４】
また、従来例４の第２、第３の実施形態においては、たとえ、上下バンプの材料が同じ場合であっても、上下のバンプのサイズを変えるため、一方のバンプの断面積が小さくなり、接合ピッチが微細化することによる接合断面積の減少以上に小さい接合断面積となり不利である。
【００３５】
また、突起電極同士を接合する際の圧接においては、突起電極を若干塑性変形させて接合するため、突起電極のアスペクト比（電極高さ／電極最大長さ）が大きいと、接合の際に座屈変形が大きくなり、隣り合う突起電極同士が接触してしまうことがある。尚、電極最大長さは、電極がチップ基体と接している面の最大長さてあって、例えば、接している面が楕円の場合には長軸の長さ、矩形の場合には対角線長さである。
【００３６】
したがって、本発明は、半導体チップの間に樹脂層を有するChip-On-Chipの構成において、半導体チップの突起電極のピッチを狭ピッチにすることが可能であり、かつチップ基体と突起電極との熱膨張係数のミスマッチ、および突起電極と上記樹脂層との熱膨張係数のミスマッチが存在する場合であっても、突起電極での歪による接続不良の発生を抑制し、より高い信頼性を実現できる突起電極接合型半導体装置およびその製造方法の提供を目的としている。
【００３７】
【課題を解決するための手段】
本発明の突起電極接合型半導体装置は、チップ基体の外面から突出するように設けられた突起電極をそれぞれ有する第１の半導体チップ、例えば下側ＬＳＩチップと第２の半導体チップ、例えば上側ＬＳＩチップとがそれらの前記突起電極を対向させて接合され、第１の半導体チップと第２の半導体チップとの間に樹脂層、例えばアンダーフィル樹脂層を有する突起電極接合型半導体装置において、第１の半導体チップの突起電極と第２の半導体チップの突起電極とが固相接合されており、第１の突起電極の高さをＨ１、第２の突起電極の高さをＨ２、かつ（Ｈ１＋Ｈ２）である接合突起電極の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
Ｈ１／Ｈ０＜０．４  ……………  （２）
であることを特徴としている。
【００３８】
また、本発明の突起電極接合型半導体装置の製造方法は、チップ基体の外面から突出するように設けられた突起電極をそれぞれ有する第１の半導体チップと第２の半導体チップとを、接合後の第１の突起電極の高さをＨ１、第２の突起電極の高さをＨ２、かつ（Ｈ１＋Ｈ２）である接合突起電極の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
Ｈ１／Ｈ０＜０．４  ……………  （２）
となるようにして、前記の両突起電極同士を対向させて固相接合し、その後、第１の半導体チップと第２の半導体チップとの間に樹脂を充填することを特徴としている。
【００３９】
本願発明者らは、突起電極（突起電極材）と樹脂層（樹脂）との熱膨張係数のミスマッチが突起電極に及ぼす歪に関する詳細なメカニズムについて解明し、本願発明に至った。
【００４０】
即ち、突起電極と樹脂層の熱膨張係数のミスマッチによる突起電極への熱歪は、対向する半導体チップ同士を突起電極にて接合した突起電極接合型半導体装置において、主に突起電極の中央部に存在する。これは、突起電極と樹脂層の熱膨張係数のミスマッチにより、温度変化による突起電極と樹脂層の膨張・収縮が、接合突起電極の自由度の大きい高さ方向に生じ、接合突起電極が高さ方向に圧縮・伸張の変形を受けることに起因する。
【００４１】
突起電極のチップ基体に接している面側部分では、ヤング率の大きいＳｉなどのチップ基体から拘束を受けるために変形はあまり起きず、等方的変形を生じている。このため、応力は生じているが、塑性変形を生じるような滑り変形は生じていない。一方、接合突起電極の上記中央部付近では、電極高さ方向と垂直な方向において、ヤング率の小さい樹脂層からの拘束を受けるのみであるため、その方向にも変形を生じる。それゆえ、接合突起電極の中央付近は滑り変形を生じ易く、大きな非線型歪が生じることになる。塑性変形し易い材料の場合、歪が塑性変形の領域に入ると、その部分の塑性変形がさらに大きくなり、歪が加速度的に大きくなる。
【００４２】
そこで、本発明においては、突起電極と樹脂層との熱膨張係数のミスマッチによる熱歪が主に存在する接合突起電極の高さ方向中央部を避け、さらに、大きな歪が存在しない接合突起電極の位置についての上記範囲を見出し、その範囲内に第１の半導体チップの突起電極と第２の半導体チップの突起電極との接合部が配されるようにしている。
【００４３】
以上のように、本発明では、第１の半導体チップの突起電極と第２の半導体チップの突起電極とを、半導体チップの隣り合う突起電極間においてブリッジが発生し難い固相接合にて接合することにより、突起電極のピッチを狭ピッチにすることが可能となる。さらに、チップ基体と突起電極との熱膨張係数のミスマッチ、および第１の半導体チップと第２の半導体チップとの間の樹脂層と突起電極との熱膨張係数のミスマッチが存在する場合であっても、突起電極での大きい歪が存在しない位置に両突起電極の接合部を配したことにより、歪による両突起電極の接続不良の発生を抑制し、高い信頼性を得ることができる。
【００４４】
上記の突起電極接合型半導体装置は、前記のＨ０およびＨ１の関係が、
０．１≦Ｈ１／Ｈ０≦０．２  …  （３）
である構成としてもよい。
【００４５】
本願発明者らはさらに歪が小さくなっている接合突起電極の位置についての上記範囲を見出し、その範囲内に第１の半導体チップの突起電極と第２の半導体チップの突起電極との接合部が配されるようにしている。これにより、接合突起電極での歪による接続不良の発生をさらに抑制し、より高い信頼性を得ることができる。
【００４６】
上記の突起電極接合型半導体装置は、前記突起電極が、Ａｕ、Ｃｕ、Ｉｎ、ＳｎまたはＰｂの少なくとも一つを主成分とする材料からなる構成としてもよい。
【００４７】
上記の構成によれば、第１の半導体チップの突起電極と第２の半導体チップの突起電極との固相接合を適切に行うことができる。
【００４８】
上記の突起電極接合型半導体装置は、前記突起電極が半導体チップの前記チップ基体と接している面の最大長さについて、第１の半導体チップの突起電極における前記最大長さをＢ１、第２の半導体チップの突起電極における前記最大長さをＢ２とし、さらにｍｉｎ（Ｘ，Ｙ）はＸとＹいずれか小さい方の値を示すものとしたとき、
０．４≦（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２）≦２…  （４）
である構成としてもよい。
【００４９】
さらに、本願発明者らは、接合突起電極における最大歪が存在する位置とアスペクト比（電極高さ／電極最大長さ）との関係について応力シミュレーションにより研究した。シミュレーションの結果、図７に示される通り、アスペクト比が大きいと、最大歪は接合突起電極の中央部に位置する一方、アスペクト比を徐々に小さくしていくと、接合突起電極の中央部の歪は徐々に小さくなり、その位置は最大歪のエリアではなくなることが分かった。そして、最大歪の位置を接合突起電極の中央部から移動させることができるアスペクト比の範囲、即ち上記の式（４）における、０．４≦（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２）の関係を見出した。
【００５０】
アスペクト比が、０．４以下の場合においては、接合突起電極の中央部分の歪が大きくないため、本願のように接合突起電極の高さを変える必要はなく、同じ高さの接合突起電極を用いて接合しても、接合突起電極の中央部に生じる未接合部からのクラック進展による破壊は発生しない。しかし、アスペクト比を下げることは、電極サイズが一定であるので、接合部の高さを低くすることになり、補強のためのアンダーフィル樹脂の充填に問題が生じる。
【００５１】
また、本願発明者らは、圧接における座屈とアスペクト比との関係についても研究した。図８は、１２μｍ角の突起電極に対して、同一接合条件下でボンディングした際の、突起電極の水平方向の変形量の実測結果である。両突起電極の接合は突起電極を若干塑性変形させて行われるため、アスペクト比が大きくなると接合の際の座屈変形が大きくなり、隣り合う突起電極同士が接触してしまうことになる。アスペクト比２を超えると、突起電極の水平方向の変形量が突起電極間距離に近くなり、若干のボンディング時の位置ずれでも隣接間の突起電極が接触してしまう。そこで、隣り合う突起電極同士が接触するのを防止できるアスペクト比の範囲、即ち上記の式（４）における、（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２）≦２の関係を見出した。
【００５２】
したがって、上記の構成によれば、突起電極とアンダーフィル樹脂層の熱膨張係数のミスマッチによる歪が、微細化された接合突起電極の中央部のみに集中してその部分にクラックが発生する事態を防止することができる。
【００５３】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図８、並びに図１１および図１２に基づいて以下に説明する。尚、図１および先述の図１０（従来例）は、上下の突起電極を明確化するために、両突起電極の水平方向のサイズを違えた状態で示しているが、接合部のメカニカル強度の点から、接合部断面積はできるだけ大きい方がよく、突起電極の水平方向のサイズは極力近いサイズとすることが好ましい。
【００５４】
本実施の形態の突起電極接合型半導体装置（以下、単に半導体装置と略称する）は、図２に示すように、例えば同一サイズの複数のＬＳＩチップ（半導体チップ）１１が重ね合わされたChip-On-Chip構造を有している。上下方向に隣り合う両ＬＳＩチップ１１において、下側ＬＳＩチップ（第１の半導体チップ）１と上側ＬＳＩチップ（第２の半導体チップ）３とは、下側ＬＳＩチップ1の突起電極２と上側ＬＳＩチップ３の突起電極４とを接合部５にて固相接合することにより互いに接続されている。なお、最上部のＬＳＩチップ１１と最下部のＬＳＩチップ１１以外のＬＳＩチップ１１は適宜、下側ＬＳＩチップ１または上側ＬＳＩチップ３になり得る。
【００５５】
上記の半導体装置では、各ＬＳＩチップ１１をＣｕからなる貫通電極８が貫通しており、最上部のＬＳＩチップ１１と最下部のＬＳＩチップ１１以外のＬＳＩチップ１１では、上記貫通電極８における上側に突出した部分が下側ＬＳＩチップ１の突起電極２となり、下側に突出した部分が上側ＬＳＩチップ３の突起電極４となっている。
【００５６】
また、各ＬＳＩチップ１１同士の間にはアンダーフィル樹脂が充填され、アンダーフィル樹脂層６が形成されている。このアンダーフィル樹脂層６により、基板９上に搭載された複数のＬＳＩチップ１１が封止されている。
【００５７】
上記の突起電極２，４としては、塑性変形を生じ易い金属であるＡｕ、Ｃｕ、Ｉｎ、ＳｎあるいはＰｂの少なくとも一つを主成分とする材料からなるものであることが好ましい。また、降伏点が２００ＭＰａ以下の金属あるいは合金、または加工硬化係数３Ｇｐａ以下の金属または合金が望ましい。ここでは、突起電極２，４は、上記のようにＡｕを材料として電解めっきで形成されている。
【００５８】
上記の半導体装置では、図１に示すように、下側ＬＳＩチップ１の突起電極２の高さをＨ１、上側ＬＳＩチップ３の突起電極４の高さをＨ２、かつ（Ｈ１＋Ｈ２）である接合突起電極７の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
Ｈ１／Ｈ０＜０．４  ……………  （２）
となっている。
【００５９】
半導体装置においては、上記（２）式におけるＨ１／Ｈ０をさらに好ましい値とするために、
０．１≦Ｈ１／Ｈ０≦０．２…  （３）
としている。
【００６０】
また、上記のように、貫通電極８を利用して突起電極２，４を形成した構成では、ＬＳＩチップ１１におけるチップ基体と突起電極との熱膨張係数のミスマッチによる歪を貫通電極８により緩和することができる。なお、上下のＬＳＩチップ１１同士が同一サイズでない場合には、上下どちらかのＬＳＩチップ１１が突出することになる。
【００６１】
次に、上記の式（１）〜（３）の関係を得るために、微細な未接合部分を有する突起電極での歪分布について、シミュレーションを用いた数値解法により検討した結果に基づいて詳細に説明する。
【００６２】
図３から図６と、図１１と図１２は、突起電極を接合させた場合の温度サイクル中の相当塑性背歪をプロットしたものであり、突起電極の塑性変形を考慮している。何れの場合も突起電極の高さは同一である。接合時の塑性変形により、接合前の上下の突起電極の高さや面積は変化するが、シミュレーションは、接合後の形状について行った。図３から図６は突起電極の材料の弾性率が同一のものについて検討しており、図１１と図１２は弾性率が異なるものについて検討している。
【００６３】
先ず、突起電極接合部が同一材料による接続部を仮定して、シミュレーションを進めた。図３から図６は、温度サイクル中の相当塑性歪をプロットしたものであり、突起電極の塑性変形を考慮している。何れの場合も、突起電極の高さは同一である。接合時の塑性変形により、接合前の上下の突起電極の高さまたは面積は変化するが、シミュレーションは、接合後の形状について行なった。図３および図４の場合には未接合部分２１を設定しており、図３は上下の突起電極高の高さが異なる場合、図４は上下の突起電極の高さが同一の場合である。図５は未接合部分２１が存在しない場合である。図６は、未接合部分２１が存在せず、突起電極の面積を増加させた場合である。
【００６４】
図３から図５を比較すると、未接合部分２１の回りに生じる歪集中は、未接合部分２１が存在しない場合のその部分の歪に依存していることが分かる。したがって、未接合部分２１が存在しない場合の歪の小さい部分に未接合部分２１を配置しても、歪集中は小さいままである。これに対し、未接合部分２１が存在しない場合の歪の大きい部分に未接合部分２１を配置すると、歪集中が顕著になる。
【００６５】
この点を具体的に説明すると、未接合部分２１が存在しない図５の場合において、最大歪は接合突起電極７の中央部に位置し、４．９９×１０-2である。この状態において、未接合部分２１が接合突起電極７の中央部に存在する場合、図４に示すように、最大歪は１３．５×１０-2にも達することになる。これに対し、未接合部分２１が接合突起電極７の中央部以外の位置に存在する場合、図３に示すように、最大歪は、未接合部分２１が存在しない場合の最大歪よりやや大きい程度の５．３１×１０-2に留まることになる。
【００６６】
また、接合突起電極７とアンダーフィル樹脂層６の熱膨張係数のミスマッチによる熱疲労を回避するためには、接合前の両突起電極における接合界面（接合部５）の位置を、接合して一体化された接合突起電極７の中央部横断面に配置しないようにする。これにより、熱歪を接合部５から外れた接合突起電極７のバルク材部分に誘導し、熱疲労寿命を向上させることが可能である。
この点について、例えば図５により具体的に説明する。
歪が最も大きいエリアである、歪が４．００×１０-2以上のエリアを含む横断面は、接合突起電極７の全体高さ（図５に示した部分の上下方向長さに相当）の０．４から０．６の間に位置している。この位置に接合界面（接合部５）を配置しない構成とすることにより、接合界面に未接合部分２１が存在した場合にも、非常に大きな歪の発生を回避できる可能性が高い。
【００６７】
歪が２番目に大きいエリアである、歪が３．００×１０-2以上、４．００×１０-2未満のエリアを含む横断面は、接合突起電極７の全体高さの０．３から０．４とその対称位置である０．６から０．７の間に位置している。そこで、この位置にも接合界面（接合部５）を配置しない構成とすることが望ましい。
【００６８】
歪が３番目に大きいエリアである、歪が２．００×１０-2以上、３．００×１０-2未満のエリアを含む横断面は、接合突起電極７の全体高さの０．２から０．３とその対称位置の０．７から０．８に位置している。そこで、さらにこの位置にも接合界面（接合部５）を配置しない構成とすることが望ましい。
【００６９】
なお、接合突起電極７は、接合界面を１ヵ所のみに有する構成に限定されず、上記の好ましくない位置を避けて、接合突起電極７の全体高さにおける例えば０．２と０．８の２個所に有する構成であってもよい。
【００７０】
また、接合突起電極７の全体高さにおける０．０近傍の横断面に相当するエリアは、歪が小さくなっているものの、チップ基体と接合突起電極７との熱膨張係数のミスマッチによる影響が大きいことは既に述べた通りである。したがって、０．０近傍位置に接合界面を配置しない構成とすることが望ましい。
【００７１】
また、歪が３．００×１０-2以上、４．００×１０-2未満のエリアは、接合突起電極７の全体高さにおける０．０から０．２の位置での横断面にも存在しているものの、その存在位置は接合突起電極７の外縁部である。この外縁部は、接合時に塑性変形し易く、汚染層がより効率的に排除される位置であるため、未接合部分２１が生じる確率が格段に小さくなっている。したがって、上記エリアの存在はあまり影響がない。
【００７２】
次に、最大歪のエリアとアスペクト比（電極高さ／電極最大電長さ）との関係を図５および図６に基づいて説明する。
【００７３】
アスペクト比が大きい図５の場合において、最大歪は接合突起電極７の中央部に位置し、４．９９×１０-2である。一方、アスペクト比が小さい図６の場合において、最大歪は、接合突起電極７の中央部分ではなく、接合突起電極７の全体高さにおける０．０近傍に位置し、４．３８×１０-2となっている。これは、接合突起電極７の変形がチップ基体に拘束される影響が強くなるためである。この場合には、両突起電極の高さを異なるようにして接合した効果が小さくなる。
【００７４】
上記の検討の結果、図７に示されている通り、アスペクト比が大きいと、最大歪は接合突起電極７の中央部分に位置する一方、アスペクト比を徐々に小さくしていくと、接合突起電極７の中央部分の歪は徐々に小さくなり、接合突起電極７の中央部分は最大歪のエリアではなくなる。この最大歪エリアの位置が変化する場合の閾値を求めたところ、接合後におけるアスペクト比、即ち接合突起電極７の最大長さに対する全体高さの比として、約０．４であることが判明した。詳細には、接合突起電極７がチップ基体と接している面の最大長さについて、下側ＬＳＩチップ１の突起電極２における前記最大長さをＢ１、上側ＬＳＩチップ３の突起電極４における前記最大長さをＢ２とし、さらにｍｉｎ（Ｘ，Ｙ）はＸとＹいずれか小さい方の値を示すものとしたとき、０．４≦（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２）であった。
【００７５】
さらに、本願発明者らは、圧接における座屈とアスペクト比との関係についても検討を行った。圧接においては、突起電極を若干塑性変形させて接合するため、上記アスペクト比が大きくなると、接合の際に座屈変形が大きくなり、隣り合う突起電極同士が接触してしまうことは以前に述べた。検討の結果、図８に示されている通り、接合突起電極のアスペクト比が２を超えると、隣り合う突起電極間が接触することが判明し、接合突起電極７のアスペクト比は２以下が望ましいことが分かった。詳細には、上記のＢ１，Ｂ２を使用して、（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２）≦２であった。尚、突起電極は１２μｍ角、ピッチは２０μｍである。
【００７６】
次に、突起電極接合部が異種材料による接続部を仮定して、シミュレーションを進めた。即ち、上側と下側の突起電極弾性率が異なる場合について検討を行った。
【００７７】
図１１と図１２は、図３から図６と同様、温度サイクル中の相当塑性歪をプロットしたものであり、突起電極の塑性変形を考慮しており、突起電極の高さは同一、シミュレーションは接合後の形状について行った。図１１は、低弾性率材料の突起電極（下側）と高弾性率材料（上側）の突起電極を同一接続高さで接合させた場合の、未接合部分のある場合の、温度サイクル中の相当塑性歪をプロットしたものであり、図１２は、図１１の場合の未接合部分のない場合の、温度サイクル中の相当塑性歪をプロットしたものである。
【００７８】
図１２から、接合部分では、突起電極の接合端部に材料の違いによる歪が存在しているが、接合部の突起電極中央部分には、相当塑性歪は存在していない。これは、中央部分は突起電極を構成する材料同士がお互いに拘束しあい破壊に関与しない等方的な応力・歪となっているからである。
【００７９】
一方、未接合部分のある場合である図１１では、未接合部分を起点とする相当塑性歪の集中が見られる。これは、お互いに拘束しあって等方的な応力・歪となっていた部分が未接合部分により拘束が崩れ破壊に関与する塑性歪が生じていることを示している。図４の場合と比較すれば分かるように、これは、弾性率の差異が存在するためと考えられる。これゆえ、異種材料が接合される部分においては、未接合部分が生じることは致命的であることが分かる。
【００８０】
このシミュレーション結果は、Ｈ１／Ｈ０＝０の場合と同様の結果、即ち、片側の突起電極高さが０の場合と同様の結果となってしまい、材料の異なる電極パッドに接合することが不利であることを示唆している。
【００８１】
次に、図１に示した半導体装置の機能を確認するために、少なくとも下側の突起電極２の高さが異なる複数の半導体装置を使用して比較試験を行った。以下、その結果について説明する。
【００８２】
使用した５種類の半導体装置Ａ〜Ｆは、表１に示すように、接合前における下側ＬＳＩチップ１の突起電極２の高さが、それぞれ０μｍ（突起電極なし）、１．５μｍ、３μｍ、５μｍ、７．５μｍとなっており、接合前における上側ＬＳＩチップ３の突起電極４が、７．５μｍまたは５μｍである。接合前における突起電極２，４のアスペクト比（突起電極２，４の高さ／突起電極２，４の対角線長さ）は、共に０．５以下である。
【００８３】
また、半導体装置Ａ〜Ｆの下側ＬＳＩチップ１および上側ＬＳＩチップ３は、共に、縦横サイズが１０ｍｍ角、厚さが５０μｍ、突起電極２，４のピッチが２０μｍ、１チップ当たりの突起電極数が１８４４個であり、突起電極２，４にはＡｕめっきが施されている。また、下側ＬＳＩチップ１の突起電極２は１４μｍ角サイズ、上側ＬＳＩチップ３の突起電極４は１２μｍ角サイズである。
【００８４】
突起電極２と突起電極４との接合は、約３５０℃の熱圧着により、１突起電極あたり約９ｎＮの荷重を与えて行った。接合突起電極７のアスペクト比は０．８以下である。
【００８５】
複数のＬＳＩチップ１１について上下間で接合を行い、基板９上へのＬＳＩチップ１１の搭載が完了すると、突起電極２と突起電極４との接合部５が存在する各ＬＳＩチップ１１同士の空間に、球状のシリカを含むエポキシ系のアンダーフィル材９を充填し、それを硬化させてアンダーフィル樹脂層６とし、ＬＳＩチップ１１を封止した。使用したアンダーフィル材の熱膨張係数は、３５ｐｐｍである。
【００８６】
試験結果については、各半導体装置Ａ〜Ｆにおいて、突起電極間がＬＳＩチップ配線にてデイジーチェーン状につながれているので、その接続抵抗を測定することにより、下側ＬＳＩチップ１の突起電極２と上側ＬＳＩチップ３の突起電極４との接続の信頼性を評価した。
【００８７】
なお、表１の項目の接合電極高さは接合突起電極７の高さである。また、比率は、突起電極２，４の接合後において、接合突起電極７の高さをＨ０、下側ＬＳＩチップ１の突起電極２の高さをＨ１、上側ＬＳＩチップ３の突起電極４の高さをＨ２とし、Ｈ０＝Ｈ１＋Ｈ２、Ｈ１＜Ｈ２を満たすことを前提に、比率＝Ｈ１／Ｈ０により計算している。
【００８８】
【表１】
0004318886.tif 000002
【００８９】
上記の比較試験の結果、下側ＬＳＩチップ１に突起電極２が設けられていない半導体装置Ａにおいて最も早く不良が発生した。次には、下側ＬＳＩチップ１の突起電極２と上側ＬＳＩチップ３の突起電極４とが同じ高さである半導体装置Ｅ，Ｆにおいて不良が発生した。その後には、半導体装置Ｄにおいて不良が発生した。
【００９０】
半導体装置Ｅ，Ｆは突起電極高さの比率（Ｈ１／Ｈ０）が同じであるものの、接合電極高さが異なるため、半導体装置Ｅの方が半導体装置Ｆよりも早く不良が発生している。これは、半導体装置Ｅの方が接合電極高さが高いため、最大歪の絶対値が大きいことによる。
【００９１】
半導体装置Ｆは、最後まで良好であった半導体装置Ｂ，Ｃに近い接合電極高さであるものの、早く不良に至っている。これは、半導体装置Ｆでは、上下の突起電極２，４の高さが同じであるため、即ち前述したように最も避けるべき位置に接合部５（接合界面）があることによる。
【００９２】
半導体装置Ｄは、不良発生が半導体装置Ｅよりも遅い一方、半導体装置Ｂ，Ｃよりも早くなっている。これは、半導体装置Ｄは、半導体装置Ｅに比べて接合電極高さが低いことにより、最大歪がやや小さくなること、および接合部５が最も歪が大きくなる位置を回避した、接合突起電極７の全体高さの０．４以下の位置に存在することによる。また、半導体装置Ｄは、半導体装置Ｂ，Ｃに比べて接合電極高さが高いことにより、最大歪がやや大きくなること、および接合部５が歪を小さくする上で最も優れた位置である、接合突起電極７の全体高さの０．２を超えた位置に存在することによる。
【００９３】
上記の結果から、突起電極高さの比率が０．１以上、０．２以下の場合に突起電極２と突起電極４の接続不良の発生が最も遅く、高い信頼性を確保できることが分かった。
【００９４】
なお、以上の説明においては、Ｈ１＜Ｈ２の場合を例に説明したが、逆に、Ｈ１＞Ｈ２の場合であっても半導体装置において同様の機能を得ることができるのは勿論である。
【００９５】
【発明の効果】
以上のように、本発明の突起電極接合型半導体装置は、第１の半導体チップの突起電極と第２の半導体チップの突起電極とが固相接合されており、第１の突起電極の高さをＨ１、第２の突起電極の高さをＨ２、かつ（Ｈ１＋Ｈ２）である接合突起電極の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
Ｈ１／Ｈ０＜０．４  ……………  （２）
とした構成である。
【００９６】
また、本発明の突起電極接合型半導体装置の製造方法は、チップ基体の外面から突出するように設けられた突起電極をそれぞれ有する第１の半導体チップと第２の半導体チップとを、接合後の第１の突起電極の高さをＨ１、第２の突起電極の高さをＨ２、かつ（Ｈ１＋Ｈ２）である接合突起電極の全体高さをＨ０としたときに、
Ｈ１＜Ｈ２  ………………………  （１）
Ｈ１／Ｈ０＜０．４  ……………  （２）
となるようにして、前記の両突起電極同士を対向させて固相接合し、その後、第１の半導体チップと第２の半導体チップとの間に樹脂を充填する構成である。
【００９７】
上記の構成によれば、第１の半導体チップの突起電極と第２の半導体チップの突起電極とを、半導体チップの隣り合う突起電極間においてブリッジが発生し難い固相接合にて接合することにより、突起電極のピッチを狭ピッチにすることが可能となる。さらに、チップ基体と突起電極との熱膨張係数のミスマッチ、および第１の半導体チップと第２の半導体チップとの間の樹脂層と突起電極との熱膨張係数のミスマッチが存在する場合であっても、突起電極での大きい歪が存在しない位置に両突起電極の接合部を配したことにより、歪による両突起電極の接続不良の発生を抑制し、高い信頼性を得ることができる。
【００９８】
上記の突起電極接合型半導体装置は、前記のＨ０およびＨ１の関係が、
０．１≦Ｈ１／Ｈ０≦０．２  …  （３）
である構成としてもよい。これにより、接合突起電極での歪による接続不良の発生をさらに抑制し、より高い信頼性を得ることができる。
【００９９】
上記の突起電極接合型半導体装置は、前記突起電極が、Ａｕ、Ｃｕ、Ｉｎ、ＳｎまたはＰｂの少なくとも一つを主成分とする材料からなる構成としてもよい。これにより、第１の半導体チップの突起電極と第２の半導体チップの突起電極との固相接合を適切に行うことができる。
【０１００】
上記の突起電極接合型半導体装置は、前記突起電極が半導体チップの前記チップ基体と接している面の最大長さについて、第１の半導体チップの突起電極における前記最大長さをＢ１、第２の半導体チップの突起電極における前記最大長さをＢ２とし、さらにｍｉｎ（Ｘ，Ｙ）はＸとＹいずれか小さい方の値を示すものとしたとき、
０．４≦（Ｈ０／ｍｉｎ（Ｂ１，Ｂ２）≦２…  （４）
である構成としてもよい。
【０１０１】
これにより、突起電極とアンダーフィル樹脂層の熱膨張係数のミスマッチによる歪が、微細化された接合突起電極の中央部のみに集中してその部分にクラックが発生する事態を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の突起電極接合型半導体装置における下側ＬＳＩチップの突起電極と上側ＬＳＩチップの突起電極との接合部を示す縦断面図である。
【図２】図１に示した突起電極の接続構造を有し、ＬＳＩチップの３次元積層モジュールからなる突起電極接合型半導体装置を示す縦断面図である。
【図３】図１に示した突起電極の接合部に未接合部分が存在する場合の、温度サイクル中での相当塑性歪振幅のシミュレーション結果を示す図である。
【図４】従来の同じ高さの突起電極同士を接合した場合にその接合部に未接合部分が存在する場合の、温度サイクル中での相当塑性歪振幅のシミュレーション結果を示す図である。
【図５】突起電極同士を接合した場合にその接合部に未接合部分が存在しない場合の、温度サイクル中での相当塑性歪振幅のシミュレーション結果を示す図である。
【図６】アスペクト比が小さい突起電極同士を接合した場合にその接合部に未接合部分が存在しない場合の、温度サイクル中での相当塑性歪振幅のシミュレーション結果を示す図である。
【図７】突起電極のアスペクト比と、突起電極中の相当塑性歪との関係についてのシミュレーション結果を示すグラフである。
【図８】接合時の突起電極の水平方向の変形量と突起電極のアスペクト比の関係についての実験結果を示すグラフである。
【図９】従来の半導体装置であって、下側半導体チップのパッドと上側半導体チップの突起電極との接合部を示す縦断面図である。
【図１０】従来の半導体装置であって、下側半導体チップの突起電極と上側半導体チップの突起電極とが同じ高さである場合の両電極の接合部を示す縦断面図である。
【図１１】材料が異なる同一高さの突起電極同士を接合した場合であって、その接合部に未接合部分が存在する場合の、温度サイクル中での相当塑性歪振幅のシミュレーション結果を示す図である。
【図１２】材料が異なる同一高さの突起電極同士を接合した場合であって、その接合部に未接合部分が存在しない場合の、温度サイクル中での相当塑性歪振幅のシミュレーション結果を示す図である。
【符号の説明】
１    下側ＬＳＩチップ
２    突起電極
３    上側ＬＳＩチップ
４    突起電極
５    接合部
６    アンダーフィル樹脂層
７    接合突起電極
２１    未接合部分
【図１】
0004318886.tif 000003
【図２】
0004318886.tif 000004
【図３】
0004318886.tif 000005
【図４】
0004318886.tif 000006
【図５】
0004318886.tif 000007
【図６】
0004318886.tif 000008
【図７】
0004318886.tif 000009
【図８】
0004318886.tif 000010
【図９】
0004318886.tif 000011
【図１０】
0004318886.tif 000012
【図１１】
0004318886.tif 000013
【図１２】
0004318886.tif 000014