(57)【特許請求の範囲】
【請求項１】
第１及び第２基板と、
前記第１及び第２基板の間に形成された液晶層と、
前記第１基板上に形成されて横電界を印加する複数のデータ電極及び第１共通電極と、
前記第２基板上に形成されて前記データ電極との間で前記液晶層に対して垂直な方向及び斜めの方向に電界を印加する複数の第２共通電極とを備える複合電界方式の液晶表示素子。
【請求項２】
請求項１記載の複合電界方式の液晶表示素子において、
前記第１基板に縦横に配列されて画素領域を定義するゲート配線及びデータ配線と、
前記画素領域内に配列された共通配線と、
前記ゲート配線とデータ配線の交差部分に形成された薄膜トランジスタと、
前記複数のデータ電極及び第１共通電極上に形成された第１配向膜を追加で包含することを特徴とする複合電界方式の液晶表示素子。
【請求項３】
請求項１記載の複合電界方式の液晶表示素子において、
前記第２基板と前記複数の第２共通電極の間であって前記複数の第２共通電極のいずれかの領域に形成された遮光層と、
前記第２基板上に形成されたカラーフィルタ層と、
前記複数の第２共通電極上に形成された第２配向膜を追加で包含することを特徴とする複合電界方式の液晶表示素子。
【請求項４】
請求項３記載の複合電界方式の液晶表示素子において、前記カラーフィルタ層上に形成されたオーバーコート層を追加で包含することを特徴とする複合電界方式の液晶表示素子。
【請求項５】
請求項１記載の複合電界方式の液晶表示素子において、前記複数の第２共通電極が、ITO(indium tin oxide)であることを特徴とする複合電界方式の液晶表示素子。
【請求項６】
請求項３記載の複合電界方式の液晶表示素子において、前記複数の第２共通電極の中の一つが、前記遮光層の領域上に形成されたことを特徴とする複合電界方式の液晶表示素子。
【請求項７】
請求項２又は請求項３記載の複合電界方式の液晶表示素子において、前記第１または第２配向膜が光反応性物質またはポリイミド（polyimide）あるいはポリアミド（polyamide）であることを特徴とする複合電界方式の液晶表示素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複合電界方式の液晶表示素子（Hybrid Switching Mode Liquid Crystal Display Device）に関するものであって、特に各々上下の基板上に分離形成された一対の電極により横傾斜の電界を形成した複合電界方式の液晶表示素子及び横電界を形成する二つの電極が形成された基板と対応する基板上に形成された少なくとも一つの共通電極により垂直及び傾斜電界を形成した複合電界方式の液晶表示素子に関するものである。
【０００２】
【従来の技術】
薄膜トランジスタの液晶表示素子(thin film transistor-liquid crystal display device ; TFT-LCD)では、大面積化が強力に要求されているが、視野角によってコントラスト比が変わる問題があった。このような問題を解決するために、光補償板が装着されたツイストネマチク（twisted nematic）液晶表示素子、マルチドメイン（multi-domain）液晶表示素子などのような種々の液晶表示素子が提案されているが、このような種々の液晶表示素子では、視野角によってコントラスト比の低下と色相が変わる問題を解決しにくいのが実情である。
【０００３】
前記問題を解決しようとして、最近には広視野角を実現するため、他の方式の液晶表示装置である横電界方式（in-plane switching mode ; IPS）の液晶表示装置が提案されている。
【０００４】
図１は、従来の横電界方式の液晶表示素子の単位画素の平面図であって、第１基板上に配列されて画素領域を定義するデータ配線（１）及びゲート配線（２）と、前記ゲート配線（２）と平行に画素の内に配列された共通配線（５）と、前記ゲート配線（２）とデータ配線（１）の交差点に配置された薄膜トランジスタと、前記画素の内にデータ配線（１）と殆ど平行に配列されたデータ電極（１９）及び共通電極（１１）で構成される。
【０００５】
図２は、図１のA−A'線断面図である。この図面に示したように、薄膜トランジスタは、第１基板（３）上に形成されて前記ゲート配線（２）と接続されるゲート電極（１０）と、前記ゲート電極（１０）上に積層されたSiNx   またはSiOxのような物質からなったゲート絶縁膜（１３）と、前記ゲート絶縁膜（１３）上に形成された非晶質シリコン層（１５）と、前記非晶質シリコン層（１５）上に形成された不純物の非晶質シリコン層（１６）と、前記不純物の非晶質シリコン層（１６）上に形成されてデータ配線（１）とデータ電極（１９）に各々接続されるソース電極（１７）及びドレイン電極（１８）で構成される。画素内の共通電極（１１）は、第１基板上に形成されて共通配線（５）に接続され、データ電極（１９）はゲート絶縁膜（１３）の上に形成されて薄膜トランジスタのドレイン電極（１８）に接続される。薄膜トランジスタ、データ電極（１９）及びゲート絶縁膜（１３）上には、SiNxまたはSiOxのような物質からなった保護膜（２０）が基板の全体にわたって積層されており、さらに第１配向膜（図に示さない）が塗布され、配向方向が決定される。
【０００６】
また、前記第１基板（３）と対応する第２基板（４）上には、光の漏洩を防止する遮光層（６）、R、G及びBのカラーフィルタ素子からなったカラーフィルタ層（７）及びオーバーコート層（８）が順序に積層されている。
【０００７】
しかしながら、前記従来の横電界方式の液晶表示素子は、データ電極と共通電極の間に保護膜による附加容量とゲート絶縁膜による附加容量が存在するので、液晶分子の円滑な駆動のためには、このような附加容量を勘案した高い電圧が液晶層に印加されなければならない。また、下板に偏重された電極の構造に因ってクロストーク（cross talk）及び残像などが生じることがあるとともに、共通電極がゲート電極と同一な物質、例えばCr、Taなどの不透明の金属から形成されるので、透過率が低下するという問題点があった。
【０００８】
【発明が解決しようとする課題】
本発明は、前記従来技術の問題点を解決するためのものであって、横傾斜電界を印加する少なくとも一対の電極を上下の基板上に分離形成して液晶層の駆動電圧を減少させることができる複合電界方式の液晶表示素子を提供することを目的とする。
【０００９】
本発明の他の目的は、横電界を印加する少なくとも一対の電極が形成された基板と、対応する基板上に前記電極と対応する電極群を形成して上下基板の間に垂直及び傾斜電界を印加することによって、液晶層の駆動電圧を減少させることができる複合電界方式の液晶表示素子を提供することを目的とする。
【００１０】
本発明のまた他の目的は、前記電極の中で、一方の基板に形成された電極を透明電極にして開口率を向上させることである。
【００１１】
【課題を解決するための手段】
前記目的を達成するため、本発明による複合電界方式の液晶表示素子は、前記第１及び第２基板の間に形成された液晶層と、前記第１基板上に形成されて横電界を印加する複数の第１電極と、前記第２基板上に形成されて前記第１電極と垂直及び傾斜電界を印加する複数の第２電極からなる。
【００１２】
好ましくは、前記第１基板に縦横に配列されて画素領域を定義するゲート配線及びデータ配線と、前記画素領域内に配列された共通配線と、前記ゲート配線とデータ配線の交差部分に形成された薄膜トランジスタと、前記第１電極上に形成された第１配向膜を追加で包含する。
【００１３】
好ましくは、前記複数の第１及び第２電極が各々データ電極及び共通電極である。
【００１４】
好ましくは、前記第１配向膜が光反応性物質またはポリイミド（polyimide）あるいはポリアミド（polyamide）である。
【００１５】
好ましくは、前記第２基板上に形成された遮光層と、前記遮光層上に形成されたカラーフィルタ層と、前記第２電極上に形成された第２配向膜を追加で包含する。
【００１６】
好ましくは、前記複数の第２電極の中の一つが、前記遮光層の領域上に形成された。
【００１７】
好ましくは、前記複数の第２電極が、ITO（indium tin oxide）である。
【００１８】
好ましくは、前記カラーフィルタ層上に形成されたオーバーコート層を追加で包含する。
【００１９】
好ましくは、前記第２基板上に形成されたカラーフィルタ層と、前記カラーフィルタ層上に形成されて光の漏洩を防止する遮光電極と、前記遮光電極上に形成された第２配向膜を追加で包含する。
【００２０】
好ましくは、前記カラーフィルタ層上に形成されたオーバーコート層を追加で包含する。
【００２１】
好ましくは、前記遮光電極が共通電極である。
【００２２】
好ましくは、前記第２配向膜が光反応性物質またはポリイミド（polyimide）あるいはポリアミド（polyamide）である。
【００２３】
本発明による複合電界方式の液晶表示素子は、第１及び第２基板と、前記第１及び第２基板の間に形成された液晶層と、前記第１基板上に形成されて横電界を印加する複数のデータ電極及び第１共通電極と、前記第２基板上に形成されて前記第1電極との間で前記液晶層に対して垂直な方向及び斜めの方向に電界を印加する複数の第２共通電極とを備える。
【００２４】
好ましくは、前記第１基板に縦横に配列されて画素領域を定義するゲート配線及びデータ配線と、前記画素領域の内に配列された共通配線と、前記ゲート配線とデータ配線の交差部分に形成された薄膜トランジスタと、前記複数のデータ電極及び共通電極上に形成された第１配向膜を追加で包含する。
【００２５】
好ましくは、前記第２基板上に形成された遮光層と、前記遮光層上に形成されたカラーフィルタ層と、前記複数の第２共通電極上に形成された第２配向膜を追加で包含する。
【００２６】
好ましくは、前記カラーフィルタ層上に形成されたオーバーコート層を追加で包含する。
【００２７】
好ましくは、前記複数の第２共通電極が、ITO(indium tin oxide)である。
【００２８】
好ましくは、前記複数の第２共通電極の中の一つが、前記遮光層の領域上に形成される。
【００２９】
好ましくは、前記第１または第２配向膜が光反応性物質またはポリイミド（polyimide）あるいはポリアミド（polyamide）である。
【００３０】
【発明の実施の形態】
以下、本発明の望ましい実施の形態について図面を参照して詳しく説明する。
【００３１】
図３は、本発明の第１実施の形態を示す平面図であり、図４は、図３のB−B'線断面図である。本発明の液晶表示素子は、第１基板（１０３）上に形成されてゲート配線と接続されるTa,Cr,Alのような不透明の金属からなったゲート電極（１１０）と、前記ゲート電極（１１０）上に積層されたSiNxまたはSiOxのような物質からなったゲート絶縁膜（１１３）と、前記ゲート絶縁膜（１１３）上に形成された非晶質シリコン層（１１５）と、前記非晶質シリコン層（１１５）上に形成された不純物の非晶質シリコン層（１１６）と、前記不純物の非晶質シリコン層（１１６）上に形成されてデータ配線とデータ電極（１１９）に各々接続されるソース電極（１１７）及びドレイン電極（１１８）で構成される。前記データ電極（１１９）は隣りのゲート配線の一部を覆っており、これにより蓄積容量が形成される。
【００３２】
また、前記薄膜トランジスタ上には、SiNxまたはSiOxのような物質からなった保護膜（１２０）が積層されており、第１基板（１０３）の全体にわたって第１配向膜（図に示さない）が塗布され、配向方向が決定される。
【００３３】
図４に示したように、本発明の第１実施の形態では、第２基板（１０４）上にカラーフィルタ層（１０７）及びオーバーコート層（１０８）を順序に形成し、前記薄膜トランジスタ、ゲート配線、データ配線の近くに光が漏れるのを防止するCrまたはCrOxのような物質からなった遮光電極（１２２）を形成し、同時に画素領域には、前記遮光電極（１２２）と同一の物質からなる他の複数の遮光電極を形成する。その後、第２配向膜（図に示さない）を形成し、前記二つの基板の間に液晶を注入すると、本発明による複合電界方式の液晶表示素子が完成される。
【００３４】
図３のＸ−Ｘ‘断面における電界の様子を図９（ａ）に、図３のＢ−Ｂ’断面における電界の様子を図９（ｂ）に示す。
【００３５】
前記第１実施の形態は、共通的に遮光層の領域での上下の電界と共通電極とデータ電極の間での傾斜電界を用いているが、このような第１実施の形態の結果によると、液晶層の駆動電圧を約0.5〜1Voltに減少させることができるだけでなく、従来の横電界方式での残像の原因となる残留電流を減少させることができる。また、従来の横電界方式と比較して駆動電圧の減少だけでなく、開口率が約20〜30％ほど向上することを確認することができた。
【００３６】
図５及び図６は、本発明の第２実施の形態を示す平面図及びC−C'線断面図である。図７は、本発明の第３実施の形態を示す断面図である。本発明の液晶表示素子は、第１基板（１０３）上に形成されてゲート配線と接続されるTa,Cr,Alのような不透明の金属からなったゲート電極（１１０）と、前記ゲート電極（１１０）上に積層されたSiNxまたはSiOxのような物質からなったゲート絶縁膜（１１３）と、前記ゲート絶縁膜（１１３）上に形成された非晶質シリコン層（１１５）と、前記非晶質シリコン層（１１５）上に形成された不純物の非晶質シリコン層（１１６）と、前記不純物の非晶質シリコン層（１１６）上に形成されてデータ配線とデータ電極（１１９）に各々接続されるソース電極（１１７）及びドレイン電極（１１８）で構成される。
【００３７】
また、画素内の第１共通電極（１１１）は、第１基板上に形成されて共通配線に接続され、データ電極（１１９）はゲート絶縁膜（１１３）上に形成されて薄膜トランジスタのドレイン電極（１１８）に接続される。前記薄膜トランジスタ上には、SiNxまたはSiOxのような物質からなった保護膜（１２０）が積層されており、第１基板（１０３）の全体にわたって第１配向膜（図に示さない）が塗布され、配向方向が決められる。前記データ電極（１１９）は隣接するゲート配線の一部を覆っており、これにより蓄積容量が形成される。
【００３８】
また、第２基板（１０４）には、前記薄膜トランジスタ、ゲート配線、データ配線及び共通配線の近くに光が漏れるのを防止する遮光層（１０６）を形成し、さらにカラーフィルタ層（１０７）、オーバーコート層（１０８）を形成する。引続き、前記遮光層（１０６）が形成された基板の領域には、ITO（indium tin oxide）のような物質からなった第２共通電極（１２３）を形成し、前記データ電極（１１９）と対応するITO（indium tin oxide）のような物質からなった第２共通電極（１２３）は、図６及び７に示したように、第１基板（１０３）上に形成された隣接するデータ電極（１１９）の間の領域と対応する基板の領域に形成するが、これにより前記第１基板（１０３）上に形成されたデータ電極（１１９）との複合電界が形成される。その後、第２配向膜（図に示さない）を形成し、前記二つの基板の間に液晶を注入すると、本発明による複合電界方式の液晶表示素子が完成される。
【００３９】
図７は、本発明の第３実施の形態であって、少なくとも一つの第２共通電極が第１共通電極の領域と対応する領域に形成されたものであり、それ以外の他の構造は、第２実施の形態と同一である。
【００４０】
そして、第１実施の形態でのように、前記第２及び第３実施の形態の変形として遮光層（１０６）が形成された領域の第２共通電極をCrまたはCrOxのような物質に形成して遮光層が不必要な液晶表示素子が完成できる。
【００４１】
前記実施の形態等の中で、第１配向膜及び第２配向膜の配向方向はポリイミド（polyimide）あるいはポリアミド（polyamide）系の配向膜を塗布し、ラビングを行って決定することもでき、ポリシロキサンまたはPVCN（polyvinylcinnamate）系の物質からなった光配向膜に光を照射して決定することもできる。この際、光の照射は偏光されたり、または偏光されない光を用いて、１回またはそれ以上行うことが可能である。
【００４２】
図５のＣ−Ｃ‘断面における電界の様子を図９（ｃ）に示す。
【００４３】
図８は、従来の横電界方式の液晶表示素子と本発明による複合電界方式の液晶表示素子の光透過率と電圧との関係を示したものであって、本発明の複合電界方式は、従来の横電界方式とを比較して駆動電圧の減少（約0.5〜１Volt）だけでなく、透過率の向上（約10〜20％）も達成することができる。
【００４４】
この発明の実施の形態の液晶表示装置の特性の測定値を図１０乃至図１３に示す。図１０はグレイレベルと輝度の関係を示し、図１１はグレイレベルと応答時間の関係を示し、図１２は左右方向の視野角とコントラスト比の関係を示し、図１３は上下方向の視野角とコントラスト比の関係を示す。
【００４５】
【発明の効果】
本発明による複合電界方式の液晶表示素子は、液晶層の駆動電圧を低くすることができるだけでなく、一方の基板に偏重された電極を対応する基板に分離形成することによって、クロストーク及び残像を減少させることができ、前記分離形成された電極を透明電極にして光透過率を増加させることが可能である。
【図面の簡単な説明】
【図１】  図１は、従来の横電界方式の液晶表示素子を示す図面（平面図）。
【図２】  図２は、従来の横電界方式の液晶表示素子を示す図面（断面図）。
【図３】  図３は、本発明の第１実施の形態を示す図面（平面図）。
【図４】  図４は、本発明の第１実施の形態を示す図面（断面図）。
【図５】  図５は、本発明の第２実施の形態を示す図面（平面図）。
【図６】  図６は、本発明の第２実施の形態を示す図面（断面図）。
【図７】  図７は、本発明の第３実施の形態を示す図面（断面図）。
【図８】  図８は、従来の横電界方式と本発明の複合電界方式の電気光学的特性を示す図。
【図９】  図９は、本発明の実施の形態において印加される横電界、垂直及び傾斜電界の説明図。
【図１０】  図１０は、本発明の実施の形態の液晶表示装置によるグレイレベルと輝度の関係を示す図。
【図１１】  図１１は、本発明の実施の形態の液晶表示装置によるグレイレベルと応答時間の関係を示す図。
【図１２】  図１２は、本発明の実施の形態の液晶表示装置による左右方向の視野角とコントラスト比の関係を示す図。
【図１３】  図１３は、本発明の実施の形態の液晶表示装置による上下方向の視野角とコントラスト比の関係を示す図。
【符号の説明】
103  第１基板
104  第２基板
106  遮光層
107  カラーフィルタ層
108  オーバーコート層
110  ゲート電極
111  第１共通電極
113  ゲート絶縁膜
115  非晶質シリコン層
116  不純物の非晶質シリコン層
117  ソース電極
118  ドレイン電極
119  データ電極
120  保護膜
122  遮光電極
123  第２共通電極
【図１】
0004287514.tif 000002
【図２】
0004287514.tif 000003
【図３】
0004287514.tif 000004
【図４】
0004287514.tif 000005
【図５】
0004287514.tif 000006
【図６】
0004287514.tif 000007
【図７】
0004287514.tif 000008
【図８】
0004287514.tif 000009
【図９】
0004287514.tif 000010
【図１０】
0004287514.tif 000011
【図１１】
0004287514.tif 000012
【図１２】
0004287514.tif 000013
【図１３】
0004287514.tif 000014