(57)【特許請求の範囲】
【請求項１】
インダクタンスを有するトランスを用いて、トランスの巻線の電圧をスイッチング素子のゲートに与えることによって、スイッチング素子がオンすると、トランスの１次巻線に電流が流れ、この時トランスの２次巻線に電流が流れないように整流ダイオードが接続され、２次側の出力電圧検出回路からのフィードバック制御によってトランジスタがオンしてスイッチング素子がオフすると、トランスの逆起電力によって２次巻線を通してコンデンサに電流が流れ、安定した電圧を出力する自励発振のリンギングチョークコンバータ回路において、
スイッチング素子のゲートとＰＮＰ型トランジスタのコレクタを抵抗を介して接続し、
ＰＮＰ型トランジスタのエミッタと前記スイッチング素子のドライブ巻線をコンデンサを介して接続し、
ＰＮＰ型トランジスタのエミッタ・ベース間に抵抗とコンデンサを並列接続し、
前記ドライブ巻線の一端と他端との間にスイッチング素子がオフ時にフライバック電圧が生じるように整流ダイオードと平滑コンデンサを抵抗を介して接続し、
平滑コンデンサの両端に負荷抵抗を接続し、
平滑コンデンサの負極とＰＮＰ型トランジスタのベースを抵抗とツェナーダイオードの直列回路を介して接続し、
ＰＮＰ型トランジスタのコレクタ・エミッタ間に可飽和リアクトルを接続し、
トランス２次側の出力電力が軽負荷電力となると、前記ドライブ巻線に発生するフライバック電圧が下がるのを前記ツェナーダイオードで検出し、前記ＰＮＰ型トランジスタをオフにして前記可飽和リアクトルが飽和するまでの時間分だけスイッチング素子のオフ時間を長くして前記スイッチング素子の発振周波数を低下させることを特徴とするリンギングチョークコンバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電源回路のリンギングチョークコンバータ回路に関し、２次側の出力電流がある値以下になると発振周波数を下げて、電源の効率を高めようとするものである。
【０００２】
【従来の技術】
図２は従来より使用されている直流回路で、２次側の出力電流が増大すると発振周波数が下がり、出力電流が減少すると発振周波数が高くなり、スイッチング素子３のスイッチングロスは発振周波数に反比例するため、出力電流の少ない軽負荷時の効率が悪化する。
【０００３】
【発明が解決しようとする課題】
上記のように従来より使用しているリンギングチョークコンバータ回路は、軽負荷時の発振周波数が定格負荷時に比べて高くなるため、スイッチングロスの発振周波数に占める割合が大きくなり軽負荷時の効率を悪化させるとともに、軽負荷時の雑音端子電圧および輻射ノイズなどの高周波ノイズが悪化するという問題があり、軽負荷時の発振周波数を低下させる手段が求められていた。
【０００４】
【課題を解決するための手段】
本発明は上記の課題を解決したものであり、リンギングチョークコンバータ回路が制御巻線系の出力電力によって非制御巻線系のフライバック電圧が変動するのを利用して、この電圧を検出して待機電力時のような軽負荷電力時において発振周波数が低くなるように、軽負荷電力時にスイッチング素子３のオフ時間を延ばし発振周波数を長くすることによって、スイッチング素子３のスイッチングロスを少なくして軽負荷電力時の効率を高めようとするものである。すなわち、インダクタンスを有するトランス１を用いて、トランス１の巻線２の電圧をスイッチング素子３のゲートに与えることによって、スイッチング素子３がオンすると、トランス１の１次巻線４に電流が流れ、この時トランス１の２次巻線５に電流が流れないように整流ダイオード１９が接続され、２次側の出力電圧検出回路２０からのフィードバック制御２１によってトランジスタ１８がオンしてスイッチング素子３がオフすると、トランスの逆起電力によって２次巻線５を通してコンデンサ２２に電流が流れ、安定した電圧を出力する自励発振のリンギングチョークコンバータ回路において、スイッチング素子３のゲートとＰＮＰ型トランジスタ６のコレクタを抵抗７を介して接続し、ＰＮＰ型トランジスタ６のエミッタとスイッチング素子３のドライブ巻線２をコンデンサ８を介して接続し、ＰＮＰ型トランジスタ６のエミッタ・ベース間に抵抗９とコンデンサ１０を並列接続し、ドライブ巻線２の一端と他端との間にスイッチング素子３がオフ時にフライバック電圧が生じるように整流ダイオード１１と平滑コンデンサ１２を抵抗１３を介して接続し、平滑コンデンサ１２の両端に負荷抵抗を接続し、平滑コンデンサ１２の負極とＰＮＰ型トランジスタ６のベースを抵抗１５とツェナーダイオード１６の直列回路を介して接続し、ＰＮＰ型トランジスタ６のコレクタ・エミッタ間に可飽和リアクトル１７を接続し、トランス２次側の出力電力が軽負荷電力となると、ドライブ巻線２に発生するフライバック電圧が下がるのをツェナーダイオード１６で検出し、ＰＮＰ型トランジスタ６をオフにして可飽和リアクトル１７が飽和するまでの時間分だけスイッチング素子３のオフ時間を長くしてスイッチング素子３の発振周波数を低下させることを特徴とするリンギングチョークコンバータ回路である。
【０００５】
【発明の実施の形態】
図１において、スイッチング素子３のドライブ巻線である巻線２のフライバック電圧（コンデンサ１２の電圧）は、２次側の制御系の巻線５の出力電力によって変動する。制御系の巻線５の出力電力が大きくなるとコンデンサ１２の電圧は上昇し、逆に制御系の巻線５の出力電力が下がり、軽負荷電力になるとコンデンサ１２の電圧は下降するため、このコンデンサ１２の電圧をツェナーダイオード１６により検出することができる。
制御系の巻線５の出力電力が大きいときは、トランジスタ６がオンとなる時間が短くなりスイッチング素子３のオフ時間が短くなるため発振周波数が高くなる。逆に、制御系の巻線５の出力電力が下がり、軽負荷電力になるとトランジスタ６がオフになるため、可飽和リアクトル１７が飽和するまでの時間分だけ、スイッチング素子３のオフ時間が長くなり、発振周波数を低くすることができる。
【０００６】
【実施例】
図１は、本発明の実施例の基本回路である。この回路を用いて実験で得たデータが、図３の「制御系出力電力−発振周波数」と図４の「制御系出力電力−効率」である。
また、図２は上記の発振周波数の制御回路を有しない従来回路であり、これによる実験データも図３、図４に併せて記載した。
【０００７】
【発明の効果】
本発明は、制御系出力電力が軽負荷電力になると、図３のように、ドライブ系の巻線２のフライバック電圧（コンデンサ１２の電圧）が下がるのをツェナーダイオード１６によって検出してトランジスタ６をオフにして、可飽和リアクトル１７が飽和するまでの時間分だけ、スイッチング素子３のオフ時間を長くして発振周波数を低くすることができる。
このため、スイッチング素子３のオン時間の１サイクル（発振周波数の逆数）に占める割合が小さくなるため図４のように軽負荷電力時の効率を従来回路に比べ高くすることができ、省電力化、省エネルギー化に貢献するところ大である。
【図面の簡単な説明】
【図１】本発明の実施例の基本回路である。
【図２】従来例による基本回路である。
【図３】本発明の実施例の実験で得られた「制御系出力電力−発振周波数」のデータの従来例との比較である。
【図４】本発明の実施例の実験で得られた「制御系出力電力−効率」のデータの従来例との比較である。
【符号の説明】
１  コンバータトランス
２  トランスのドライブ系巻線
３  スイッチング素子（ＦＥＴ）
４  トランスの１次巻線
５  トランスの２次巻線
６  トランジスタ
７  抵抗
８  コンデンサ
９  抵抗
１０  コンデンサ
１１  ダイオード
１２  コンデンサ
１３  抵抗
１４  抵抗
１５  抵抗
１６  ツェナーダイオード
１７  可飽和リアクトル
１８  トランジスタ
１９  ダイオード
２０  電圧検出回路
２１  制御回路
２２  コンデンサ
【図１】
0004303358.tif 000002
【図２】
0004303358.tif 000003
【図３】
0004303358.tif 000004
【図４】
0004303358.tif 000005