(57)【特許請求の範囲】
【請求項１】
複数の発光素子列に対応して設けられ且つ複数の発光素子列の一端が接続され、定電流駆動素子と前記定電流駆動素子を制御信号によりオンオフさせるとともに前記定電流駆動素子の電流を調整する電流調整回路とを有する複数の定電流駆動回路と、
前記複数の定電流駆動回路の複数の定電流駆動素子の複数の制御信号を検出し検出された前記複数の制御信号の中から最も高い信号レベルを持つ制御信号を選択し、選択された制御信号を出力する第１選択手段と、
前記複数の定電流駆動回路の複数の出力電圧の中から最も低い出力電圧を選択し、選択された出力電圧信号を出力する第２選択手段と、
前記第１選択手段で選択された制御信号と前記第２選択手段で選択された出力電圧信号との誤差を増幅して得られた差動増幅信号を出力する差動増幅器と、
前記差動増幅器の差動増幅信号に基づき前記発光素子列の他端に供給する電圧を制御する電源回路と、
を備えることを特徴とする発光素子駆動装置。
【請求項２】
複数の発光素子列に対応して設けられ且つ複数の発光素子列の一端が接続され、定電流駆動素子と前記定電流駆動素子を制御信号によりオンオフさせるとともに前記定電流駆動素子の電流を調整する電流調整回路とを有する複数の定電流駆動回路と、
前記複数の定電流駆動回路の複数の定電流駆動素子に対応して設けられ且つ並列に接続され前記複数の定電流駆動素子の複数の制御信号が対応する複数の制御端子に印加される複数のスイッチ素子を備え、前記複数の定電流駆動素子の複数の制御信号を検出し検出された前記複数の制御信号の中から最も高い信号レベルを持つ制御信号を選択し、選択された制御信号から前記スイッチ素子の閾値分低い信号を出力する第１選択手段と、
前記複数の定電流駆動回路の複数の出力電圧の中から最も低い出力電圧を選択し、選択された出力電圧信号を出力する第２選択手段と、
前記第１選択手段から出力される信号と前記第２選択手段で選択された出力電圧信号との誤差を増幅して得られた差動増幅信号を出力する差動増幅器と、
前記差動増幅器の差動増幅信号に基づき前記発光素子列の他端に供給する電圧を制御する電源回路と、
を備えることを特徴とする発光素子駆動装置。
【請求項３】
前記差動増幅器は、前記電流駆動回路の前記定電流駆動素子の両端電圧が前記電流駆動回路の駆動電流に対して活性領域となるために必要十分である場合には、前記差動増幅信号を小さくするように制御して、前記電源回路は、前記差動増幅信号に基づき前記定電流駆動素子の両端間電圧を、前記定電流駆動素子が活性領域を維持しうる電圧に設定することを特徴とする請求項１又は請求項２記載の発光素子駆動装置。
【請求項４】
請求項１乃至請求項３記載の発光素子駆動装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＥＤなど高電圧で駆動される発光素子を駆動する発光素子駆動装置及び電子機器に関する。
【背景技術】
【０００２】
図１０に従来のこの種の発光素子駆動装置の一例を示す（特許文献１）。図１０に示す発光素子駆動装置は、複数の発光素子列１２１〜１２６と、複数の発光素子列１２１〜１２６の一端が接続された複数の定電流駆動回路１１２，１１３，１１４と、各定電流駆動回路１１２，１１３，１１４に印加される電圧のうち最も低い電圧を選択する選択回路１１８と、選択回路１１８により選択された選択電圧と基準電圧とを比較し、その差動増幅信号により発光素子列の各他端に接続された出力電圧を調整する電源回路１２７とを有している。
【０００３】
定電流駆動回路１１２，１１３，１１４は、トランジスタやＭＯＳＦＥＴなどの能動素子を使用して発光素子１２１〜１２６に流れる電流が一定の値となるよう調整する。これらの能動素子は、エミッタ、コレクタ、ベース又は、ゲート、ドレイン、ソースの３つの端子で構成されている。
【０００４】
能動素子がトランジスタである場合には、コレクタ−エミッタ間に流れる電流をベース−エミッタに流れる電流によって制御できる。能動素子がＭＯＳＦＥＴである場合には、ドレイン−ソース間に流れる電流をゲート−ソース間に印加された電圧によって制御できる。トランジスタやＭＯＳＦＥＴは、ベース電流やゲート電圧が一定でもコレクタ−エミッタ間、ドレイン−ソース間に印加された電圧が変化すると、コレクタ電流、ドレイン電流が変化する特性を有している。
【０００５】
このコレクタ電流、ドレイン電流とコレクタ−エミッタ間、ドレイン−ソース間電圧の関係を分類すると、制御端子に印加される制御信号の影響が少なく、コレクタ−エミッタ間、ドレイン−ソース間電圧に大きく依存してコレクタ電流、ドレイン電流が変化する飽和領域（トランジスタ）、線形領域（ＭＯＳＦＥＴ）と、コレクタ−エミッタ間、ドレイン−ソース間電圧の影響が少なく、制御信号に大きく依存する活性領域（トランジスタ、ＭＯＳＦＥＴ）の２つの領域に分類できる。
【０００６】
従来の発光素子駆動装置では、定電流駆動素子としてのトランジスタやＭＯＳＦＥＴが常に活性領域になるように、基準電圧に一定の余裕（マージン）を持たせている。このように設定された基準電圧と、選択回路１１８によって選択された最低電圧とが一致するように制御されていた。
【特許文献１】特開２００３−３３２６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１０に示す発光素子駆動装置を用いた場合、定電流駆動回路の駆動可能な電流は、基準電圧や定電流駆動素子の特性に大きく依存してしまう。即ち、定電流駆動素子の特性に対して十分な電圧余裕を持った値に基準電圧を設定する必要がある。このため、必要以上の電圧が定電流駆動回路に印加され、発光素子駆動装置の効率の悪化及び定電流駆動回路の発熱が増加するといった欠点がある。
【０００８】
また、定電流駆動回路で制御される電流の最大値が基準電圧によって制限されてしまう。このため、短パルスで大きな電流を駆動するといった用途に使用する場合には、必要以上に過大な定電流駆動素子が要求されるため高コストとなってしまう。
【０００９】
本発明の課題は、高効率で高品質で安価な発光素子駆動装置及び電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するために、請求項１の発明の発光素子駆動装置は、複数の発光素子列に対応して設けられ且つ複数の発光素子列の一端が接続され、定電流駆動素子と前記定電流駆動素子を制御信号によりオンオフさせるとともに前記定電流駆動素子の電流を調整する電流調整回路とを有する複数の定電流駆動回路と、前記複数の定電流駆動回路の複数の定電流駆動素子の複数の制御信号を検出し検出された前記複数の制御信号の中から最も高い信号レベルを持つ制御信号を選択し、選択された制御信号を出力する第１選択手段と、前記複数の定電流駆動回路の複数の出力電圧の中から最も低い出力電圧を選択し、選択された出力電圧信号を出力する第２選択手段と、前記第１選択手段で選択された制御信号と前記第２選択手段で選択された出力電圧信号との誤差を増幅して得られた差動増幅信号を出力する差動増幅器と、前記差動増幅器の差動増幅信号に基づき前記発光素子列の他端に供給する電圧を制御する電源回路とを備えることを特徴とする。
【００１１】
請求項２の発明は、複数の発光素子列に対応して設けられ且つ複数の発光素子列の一端が接続され、定電流駆動素子と前記定電流駆動素子を制御信号によりオンオフさせるとともに前記定電流駆動素子の電流を調整する電流調整回路とを有する複数の定電流駆動回路と、前記複数の定電流駆動回路の複数の定電流駆動素子に対応して設けられ且つ並列に接続され前記複数の定電流駆動素子の複数の制御信号が対応する複数の制御端子に印加される複数のスイッチ素子を備え、前記複数の定電流駆動素子の複数の制御信号を検出し検出された前記複数の制御信号の中から最も高い信号レベルを持つ制御信号を選択し、選択された制御信号から前記スイッチ素子の閾値分低い信号を出力する第１選択手段と、前記複数の定電流駆動回路の複数の出力電圧の中から最も低い出力電圧を選択し、選択された出力電圧信号を出力する第２選択手段と、前記第１選択手段から出力される信号と前記第２選択手段で選択された出力電圧信号との誤差を増幅して得られた差動増幅信号を出力する差動増幅器と、前記差動増幅器の差動増幅信号に基づき前記発光素子列の他端に供給する電圧を制御する電源回路とを備えることを特徴とする。
【００１２】
請求項３の発明は、請求項１又は請求項２記載の発光素子駆動装置において、前記差動増幅器は、前記電流駆動回路の前記定電流駆動素子の両端電圧が前記電流駆動回路の駆動電流に対して活性領域となるために必要十分である場合には、前記差動増幅信号を小さくするように制御して、前記電源回路は、前記差動増幅信号に基づき前記定電流駆動素子の両端間電圧を、前記定電流駆動素子が活性領域を維持しうる電圧に設定することを特徴とする。
【００１３】
請求項４の発明の電子機器は、請求項１乃至請求項３記載の発光素子駆動装置を備えることを特徴とする。
【発明の効果】
【００１４】
請求項１の発明によれば、第１選択手段は、複数の定電流駆動素子の複数の制御信号を検出し検出された複数の制御信号の中から最も高い信号レベルを持つ制御信号を選択し、第２選択手段は、複数の定電流駆動回路の複数の出力電圧の中から最も低い出力電圧を選択し、電源回路は、選択された出力電圧信号と選択された制御信号との誤差を増幅した差動増幅信号に基づき発光素子列の他端に供給する電圧を制御するので、定電流駆動回路に印加される電圧を低く抑えることができる。このため、発光素子駆動装置及び発光素子を備えた電子機器を安価に提供できる。
【００１５】
請求項２の発明によれば、第１選択手段は、複数の定電流駆動素子の複数の制御信号を検出し検出された複数の制御信号の中から最も高い信号レベルを持つ制御信号を選択し、選択された制御信号からスイッチ素子の閾値分低い電圧を出力するので、電源回路は、定電流駆動素子の制御信号から閾値電圧を引いた電圧と、定電流駆動素子の出力電圧との差動増幅信号に基づき発光素子列の他端に供給する電圧を制御する。このため、定電流駆動回路に印加される電圧が最適化されて低く抑えることができる。
【００１６】
請求項３の発明によれば、定電流駆動素子の両端電圧が電流駆動回路の駆動電流に対して活性領域となるために必要十分である場合には、差動増幅信号を小さくするように制御して、電源回路は、差動増幅信号に基づき定電流駆動素子の両端間電圧を定電流駆動素子が活性領域を維持しうる電圧に設定するので、マージンをとる必要がなくなり、電力損失がなく、請求項１の効果と同様な効果が得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の発光素子駆動装置及び発光素子を備えた電子機器の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００１８】
図１は本発明の実施例１の発光素子駆動装置を示す回路構成図である。図１に示す発光素子駆動装置は、電源回路１と、発光素子部２と、発光素子駆動部３とを有している。
【００１９】
電源回路１は、入力電源Ｖｃｃとグランド間に接続され且つ昇圧リアクトルＬ１とＭＯＳＦＥＴ等からなるスイッチング素子Ｑ１とからなる第１直列回路と、スイッチング素子Ｑ１のドレイン−ソース間に並列に接続され且つ整流ダイオードＤ１と平滑コンデンサＣ１からなる整流平滑回路とを有している。
【００２０】
発光素子部２は、直列に接続された４つの発光素子１１〜１４と直列に接続された４つの発光素子１５〜１８と直列に接続された４つの発光素子１９〜２２とが配列された３つの発光素子列を有し、各発光素子列の一端が電源回路１の出力端である平滑コンデンサＣ１の一端に接続されている。
【００２１】
３つの発光素子列１１〜１４，１５〜１８，１９〜２２の他端には３つの発光素子列に対応して３つの定電流駆動回路３１〜３３が接続されている。この例では、発光素子列が３つとしたが、発光素子列は３つに限定されず、その他の数であっても良い。
【００２２】
発光素子駆動部３は、３つの定電流駆動回路３１〜３３と、第１選択回路３４と、第２選択回路３５と、制御回路３６とを有している。
【００２３】
第１選択回路３４は、３つの定電流駆動回路３１〜３３に接続され、３つの定電流駆動回路３１〜３３が有する３つの定電流駆動素子の３つの制御信号の中から最大値を選択する。
【００２４】
第２選択回路３５は、３つの定電流駆動回路３１〜３３の出力端に接続され且つ３つの定電流駆動回路３１〜３３の印加電圧を検出し、検出された３つの印加電圧の中の最低電圧を選択し、選択された最低電圧と第１選択回路３４で選択された最大値を有する制御信号との誤差を求め、この誤差を増幅して得られた差動増幅信号を制御回路３６に出力する。
【００２５】
制御回路３６は、第２選択回路３５からの差動増幅信号に基づき、スイッチング素子Ｑ１のオン／オフを制御することにより電源回路１の出力電圧Ｖｏを制御する。
【００２６】
図２は図１に示す定電流駆動回路の具体例である。図２（ａ）に示す定電流駆動回路は、Ｎ型ＭＯＳＦＥＴＱ３０と、電流調整抵抗Ｒ１０と、オペアンプ４０と、電圧を変化できる基準電源Ｖｒｅｆとを有している。Ｎ型ＭＯＳＦＥＴＱ３０と電流調整抵抗Ｒ１０との直列回路は、定電流駆動回路３１（又は３２，３３）の出力端子とグランド間に接続されている。
【００２７】
オペアンプ４０は、非反転入力端子に基準電源Ｖｒｅｆが接続され、反転入力端子にＮ型ＭＯＳＦＥＴＱ３０のソースと電流調整抵抗Ｒ１０との接続点が接続され、出力端子にＮ型ＭＯＳＦＥＴＱ３０のゲートが接続されている。Ｎ型ＭＯＳＦＥＴＱ３０のゲート端子からゲート電圧Ｖｇが取り出される。
【００２８】
図２（ａ）に示す定電流駆動回路では、オペアンプ４０の非反転入力端子と反転入力端子との電圧差がなくなるように、オペアンプ４０がＮ型ＭＯＳＦＥＴＱ３０のゲート電圧を制御することでボルテージフォロワを構成している。電流調整抵抗Ｒ１０の抵抗値と基準電源Ｖｒｅｆとによって定電流駆動回路に流れる電流値が決定される。抵抗Ｒ１０が一定値で、基準電源Ｖｒｅｆが増加すると、Ｎ型ＭＯＳＦＥＴＱ３０のドレイン電流Ｉｄは増加する。もしくは、基準電源Ｖｒｅｆが一定値で、抵抗Ｒ１０が減少すると、Ｎ型ＭＯＳＦＥＴＱ３０のドレイン電流Ｉｄは増加する。また、定電流駆動素子の制御信号として、Ｎ型ＭＯＳＦＥＴＱ３０のゲート電圧Ｖｇを第１選択回路３４に出力する。
【００２９】
図２（ｂ）に示す定電流駆動回路において、Ｎ型ＭＯＳＦＥＴＱ３１とＮ型ＭＯＳＦＥＴＱ３２との直列回路は、定電流駆動回路３１（又は３２，３３）の出力端子Ｖｄｒｖとグランド間に接続されている。定電流源Ｉ１１とＮ型ＭＯＳＦＥＴＱ３３とＮ型ＭＯＳＦＥＴＱ３４との直列回路は、電源Ｒｅｇとグランド間に接続されている。Ｎ型ＭＯＳＦＥＴＱ３１，Ｑ３３とは互いにゲート端子が接続され、Ｎ型ＭＯＳＦＥＴＱ３３のゲートとドレインとは共通に接続されている。Ｎ型ＭＯＳＦＥＴＱ３２，Ｑ３４とは互いにゲート端子が接続され、Ｎ型ＭＯＳＦＥＴＱ３２のゲートとドレインとは共通に接続されている。
【００３０】
図２（ｂ）に示す定電流駆動回路では、カレントミラーを構成するＮ型ＭＯＳＦＥＴＱ３１，Ｑ３３，Ｑ３２，Ｑ３４の基準側に定電流源Ｉ１１が接続されている。定電流源Ｉ１１に流れている基準電流に対して、Ｎ型ＭＯＳＦＥＴＱ３３，Ｑ３４と、Ｎ型ＭＯＳＦＥＴＱ３１，Ｑ３２とのミラー比分の電流が定電流出力としてＮ型ＭＯＳＦＥＴＱ３１，Ｑ３２に流れる。また、定電流駆動素子の制御信号としてＮ型ＭＯＳＦＥＴＱ３３，Ｑ３１のゲート電圧Ｖｇを出力する。
【００３１】
図３は図１に示す第１選択回路３４の具体例である。図３（ａ）に示す第１選択回路３４は、各ドレインが電源Ｒｅｇに共通に接続され且つ各ソースが共通に接続されたＮ型ＭＯＳＦＥＴＱ１０，Ｑ１１，Ｑ１２（本発明のスイッチ素子に対応）と、Ｎ型ＭＯＳＦＥＴＱ１０，Ｑ１１，Ｑ１２のソースとグランド間に接続された定電流源Ｉ１０とを有している。各Ｎ型ＭＯＳＦＥＴＱ１０，Ｑ１１，Ｑ１２のゲート端子は、各定電流駆動回路３１，３２，３３の定電流駆動素子の制御端子Ｖｇに接続される。
【００３２】
図３（ｂ）に示す第１選択回路は、図３（ａ）に示す第１選択回路の構成に対して、定電流源Ｉ１０に代えて、抵抗Ｒ１を接続したものである。
【００３３】
図３（ａ）又は図３（ｂ）に示す第１選択回路３４によれば、各ゲート端子に異なった電圧Ｖｇ１，Ｖｇ２，Ｖｇ３が印加された場合に、ＭＯＳＦＥＴの増幅作用によって最も高い電圧がゲート端子に入力されたＭＯＳＦＥＴのみが動作し、他のＭＯＳＦＥＴは動作しない。最も高い電圧がゲート端子に入力されたＭＯＳＦＥＴは、ゲート端子に入力された電圧Ｖｇに対してゲート−ソース間電圧Ｖｇｓ分低い電圧を選択信号Ｖgmaxとして出力する。第１選択回路３４の各ＭＯＳＦＥＴＱ１０，Ｑ１１，Ｑ１２のゲート端子に入力される信号Ｖｇ１，Ｖｇ２，Ｖｇ３は、定電流駆動回路３１，３２，３３の定電流駆動素子の制御信号である。
【００３４】
図４は図１に示す定電流駆動回路３１〜３３の動作特性を示す図である。図４（ａ）は、ゲート端子電圧Ｖｇを一定とし、ドレイン−ソース間電圧Ｖｄｓを変化させたときのＭＯＳＦＥＴのドレイン電流Ｉｄ特性を示す。
【００３５】
横軸はドレイン−ソース間電圧Ｖｄｓを示し、縦軸はドレイン電流Ｉｄを示している。ドレイン−ソース間電圧Ｖｄｓの変化に対して線形的にドレイン電流Ｉｄが変化する線形領域と、ドレイン−ソース間電圧Ｖｄｓの変化に対して、ドレイン電流Ｉｄが殆ど変化しない活性領域（飽和領域）とに分けることができる。この特性から、定電流駆動回路３１〜３３は、印加された電圧に合わせて、定電流駆動素子の制御信号を調整する。
【００３６】
ドレイン−ソース間電圧が低い線形領域では、十分なドレイン電流が得られないため、定電流駆動素子の制御信号を高く制御することで、十分な電流を得ようとして定電流駆動回路が働きＶgmaxが上昇する。
【００３７】
ドレイン−ソース間電圧が十分印加された活性領域であればゲート電圧を制御することにより、ドレイン電流を調整することができる。このため、定電流駆動回路が定電流動作するためには、定電流駆動素子が活性領域となる電圧を印加して動作させる必要がある。このとき、定電流駆動素子であるＭＯＳＦＥＴのソース電圧と第１選択回路３４の出力電圧とは以下の関係が成立する。
【００３８】
Ｖgmax＝Ｖs drv＋（Ｖod drv+Vt drv)-Ｖod sen+Vt sen）
ここで、Ｖs drvはＭＯＳＦＥＴＱ３０（又はＱ３１）のソース電圧、Ｖod drvは、ＭＯＳＦＥＴＱ３０（又はＱ３１）のゲート−ソース間のオーバードライブ電圧、Vt drvはＭＯＳＦＥＴＱ３０（又はＱ３１）のゲート−ソース間の閾値電圧、Ｖod senは第１選択回路３４のＭＯＳＦＥＴＱ１０（又はＱ１１，Ｑ１２）のゲート−ソース間のオーバードライブ電圧、Vt senはＭＯＳＦＥＴＱ１０（又はＱ１１，Ｑ１２）のゲート−ソース間の閾値電圧である。定電流駆動回路３１，３２，３３の定電流駆動素子であるＭＯＳＦＥＴＱ３０（又はＱ３１）と、第１選択回路３４の各スイッチ素子であるＭＯＳＦＥＴＱ１０（又はＱ１１，Ｑ１２）とを同等の特性をもった素子で構成すると、ＭＯＳＦＥＴのゲート−ソース間の閾値電圧Ｖｔを相殺することができ以下の関係式が成立する。
【００３９】
Ｖgmax＝Ｖs drv＋（Ｖov drv-Ｖod sen）
第１選択回路３４のＭＯＳＦＥＴＱ１０（又はＱ１１，Ｑ１２）のドレイン電流は定電流源Ｉ１０（又は抵抗Ｒ１）によって制限されているため、Ｖod senは十分に低い電圧となる。Ｖod drvは、定電流駆動回路３１〜３３に印加される電圧と駆動する電流によって決定される。定電流駆動回路３１〜３３に十分な電圧が印加されていれば、Ｖod drvは、駆動電流により概ね決定される。
【００４０】
即ち、Ｖgmaxは、ＭＯＳＦＥＴＱ３０（又はＱ３１）と第１選択回路３４のＭＯＳＦＥＴＱ１０（又はＱ１１，Ｑ１２）の電流密度によるオーバードライブ電圧の差による誤差をＭＯＳＦＥＴＱ３０（又はＱ３１）のソース電圧に加えた電圧となる。
【００４１】
図５は図１に示す第２選択回路３５の具体例である。図５に示す第２選択回路において、電源Ｒegとグランドとの間には、定電流源Ｉ１２とＰ型ＭＯＳＦＥＴＱ２３とＮ型ＭＯＳＦＥＴＱ２４とからなる直列回路が接続されている。また、電源Ｒegとグランドとの間には、Ｐ型ＭＯＳＦＥＴＱ２８とＮ型ＭＯＳＦＥＴＱ２６とからなる直列回路が接続されるとともに、Ｐ型ＭＯＳＦＥＴＱ２９とＮ型ＭＯＳＦＥＴＱ２７とからなる直列回路が接続されている。
【００４２】
Ｐ型ＭＯＳＦＥＴＱ２０，Ｑ２１，Ｑ２２は並列に接続され、それらのゲートにそれぞれ定電流駆動回路３１，３２，３３に印加される電圧Ｖdrv1、Ｖdrv2、Ｖdrv3が印加される。Ｐ型ＭＯＳＦＥＴＱ２０，Ｑ２１，Ｑ２２からなる並列回路は、定電流源Ｉ１２を介し電源Ｒｅｇに接続されるとともに、ＭＯＳＦＥＴＱ２５を介してグランドに接続される。
【００４３】
Ｎ型ＭＯＳＦＥＴＱ２５のゲートとドレインとＮ型ＭＯＳＦＥＴＱ２６のゲートとは互いに接続され、カレントミラーを構成している。Ｎ型ＭＯＳＦＥＴＱ２４のゲートとドレインとＮ型ＭＯＳＦＥＴＱ２７のゲートとは互いに接続され、カレントミラーを構成している。Ｐ型ＭＯＳＦＥＴＱ２８のゲートとドレインとＰ型ＭＯＳＦＥＴＱ２９のゲートとは互いに接続され、カレントミラーを構成している。
【００４４】
Ｐ型ＭＯＳＦＥＴＱ２３のゲートには、第１選択回路３４の出力電圧Ｖgmaxが印加される。第２選択回路３５は、Ｐ型ＭＯＳＦＥＴＱ２０，Ｑ２１，Ｑ２２に印加される電圧Ｖdrv1、Ｖdrv2、Ｖdrv3の内の最も低い電圧を選択し、選択された電圧と第１選択回路３４の出力電圧Ｖgmaxとを比較して誤差を求めこの誤差を増幅して、Ｐ型ＭＯＳＦＥＴＱ２９とＮ型ＭＯＳＦＥＴＱ２７の接続点から差動増幅信号Ｖｏｕｔを出力する。
【００４５】
図６は図１に示す定電流駆動回路３１〜３３への印加電圧Ｖdrvを変化させたときの各部の動作波形図である。図６において、図６（ａ）は定電流駆動回路３１〜３３の印加電圧Ｖdrv、図６（ｂ）は定電流駆動素子の制御信号Ｖｇ、図６（ｃ）は第１選択回路３４の出力電圧Ｖgmax、図６（ｄ）はＮ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のソース電圧Ｖs、図６（ｅ）は定電流駆動回路３１〜３３の駆動電流Ｉｏ（ドレイン電流Ｉｄ）がそれぞれ示されている。
【００４６】
まず、定電流駆動回路３１〜３３への印加電圧Ｖdrv（図６（ａ））が十分に高い状態においては（例えば時刻ｔ０）、定電流駆動回路３１〜３３が適切にＮ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のゲート電圧Ｖｇ（図６（ｂ））を制御するため、駆動電流Ｉoは一定の電流値を保っている。
【００４７】
しかし、定電流駆動回路３１〜３３への印加電圧Ｖdrv（図６（ａ））が電圧Ｖｓａｔよりも下がると、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のゲート電圧Ｖｇ（図６（ｂ））を制御しても、駆動電流Ｉｏは、一定の電流値を保つことができなくなり、徐々に低下する（時刻ｔ１〜ｔ２）。
【００４８】
これに対して、本願発明の実施例１では、第１選択回路３４は、各定電流駆動回路３１〜３３のＮ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のゲートに印加されるゲート電圧の内の最も高いゲート電圧を選択し、選択されたゲート電圧ＶｇからＮ型ＭＯＳＦＥＴ３０のゲート−ソース間の閾値電圧Ｖｔだけ低い電圧Ｖgmaxを得る。
【００４９】
そして、第２選択回路３５は、各定電流駆動回路３１〜３３に印加される出力電圧の内の最も低い電圧を選択し、選択された出力電圧信号Ｖdrvと第１選択回路３４の出力電圧Ｖgmaxとの差動増幅信号を出力する。差動増幅信号は、定電流駆動回路３１〜３３のＮ型ＭＯＳＦＥＴＱ３０（又はＱ３１）が所定の駆動電流を維持するために最低限必要な電圧Ｖｓａｔに近づくように設定する。
【００５０】
即ち、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）の設定電流に応じて、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）の線形領域と活性領域とが交差する箇所の電圧Ｖｓａｔが決まる。ＶｓａｔはＭＯＳＦＥＴのゲート−ソース間電圧Ｖｇｓから閾値電圧Ｖｔを引いた電圧、つまりオーバドライブ電圧Ｖｏｖである。
【００５１】
第１選択回路３４は、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のゲート電圧から閾値電圧Ｖｔを引いた電圧と略等しくなるため、第２選択回路３５によって選択された出力電圧信号と第１選択回路３４によって選択された制御信号との差を少なくするように差動増幅信号を制御回路３６に送り、電源回路１の出力電圧Ｖｏを制御する。従来例のように定電流駆動回路の出力電圧Ｖｓａｔと基準電圧Ｖｒとの間にマージンを設ける必要がなくなり、マージンによる電力損失がなくなる。このため、高効率で高品質で安価な発光素子駆動装置を提供できる。
【００５２】
また、基準電源Ｖｒｅｆは電圧を変化させることができるので、定電流駆動回路３１〜３３の抵抗Ｒ１０を一定とし、基準電源の電圧をＶｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３のように増加させると、ドレイン電流Ｉｄも定電流駆動回路３１〜３３によって制御され増加する。また、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３の増加に伴って、即ち、ドレイン電流Ｉｄの増加に伴って、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）の活性領域における設定電流（ドレイン電流）を維持する最小電圧もＶｓａｔ１，Ｖｓａｔ２，Ｖｓａｔ３と増加する。
【００５３】
このため、第２選択回路３５は、電圧Ｖgmaxと各定電流駆動回路３１〜３３に印加される出力電圧との差動増幅信号が小さくなるように制御し、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のドレイン電流Ｉｄ１，Ｉｄ２，Ｉｄ３（Ｖｒｅｆ１，Ｖｒｅｆ２，ｒｅｆ３に対応）に応じて、Ｎ型ＭＯＳＦＥＴＱ３０（又はＱ３１）のドレイン−ソース間電圧ＶｄｓをＮ型ＭＯＳＦＥＴＱ３０（又はＱ３１）の活性領域における設定電流（ドレイン電流）を維持する最小電圧Ｖｓａｔ１，Ｖｓａｔ２，Ｖｓａｔ３に近づくように設定する。このため、高効率で高品質で安価な発光素子駆動装置を提供できる。
【実施例２】
【００５４】
図７は本発明の実施例２の発光素子駆動装置を示す回路構成図である。実施例２の発光素子駆動装置は、入力電源Ｖｃｃとグランド間に接続され且つ昇圧リアクトルＬ１とＭＯＳＦＥＴ等からなるスイッチング素子Ｑ１とからなる第１直列回路とスイッチング素子Ｑ１のドレイン−ソース間に並列に接続され且つ整流ダイオードＤ１と平滑コンデンサＣ１からなる整流平滑回路とを有する電源回路を備えている。
【００５５】
直列に接続された３つの発光素子１１〜１３からなる発光素子列が設けられ、発光素子列の一端が平滑コンデンサＣ１の一端に接続されている。発光素子列１１〜１３の他端とグランドとの間には、ＭＯＳＦＥＴＱ３０と抵抗Ｒ１との直列回路が接続されている。ＭＯＳＦＥＴＱ３０と抵抗Ｒ１とオペアンプ４０と基準電源Ｖｒｅｆとは定電流駆動回路を構成している。この定電流駆動回路は、図２（ａ）に示す構成と同一構成であるので、その詳細な説明は省略する。
【００５６】
電源Ｒｅｇとグランドとの間には、ＭＯＳＦＥＴＱ１０と抵抗Ｒ１０との直列回路が接続されている。ＭＯＳＦＥＴＱ１０のゲートはＭＯＳＦＥＴＱ３０のゲートに接続される。ＭＯＳＦＥＴＱ１０は、定電流駆動回路を構成するＭＯＳＦＥＴＱ３０の制御端子の電圧を検出する。
【００５７】
ＭＯＳＦＥＴＱ１０と抵抗Ｒ１０とは第１選択回路を構成する。ＭＯＳＦＥＴＱ１０は、ＭＯＳＦＥＴＱ３０と同等の特性を有し、ＭＯＳＦＥＴＱ３０の閾値電圧を相殺するように接続されている。このため、ＭＯＳＦＥＴＱ１０のソースは、ＭＯＳＦＥＴＱ３０のゲート−ソース間の閾値電圧を相殺したＭＯＳＦＥＴＱ３０の駆動電圧を第２選択回路４１の入力端子に出力する。
【００５８】
また、発光素子列１１〜１３とＭＯＳＦＥＴＱ３０との接点には第２選択回路４１の入力が接続されると同時に、第２選択回路４１の他方の入力に、第１選択回路の出力信号が入力される。実施例２では実施例１のように複数の定電流駆動回路３１〜３３を有していないため、ＭＯＳＦＥＴＱ３０の出力電圧がそのまま定電流駆動回路の出力電圧Ｖdrvの最小電圧、ＭＯＳＦＥＴＱ１０のソース電圧が定電流駆動素子の制御電圧Ｖｇの最大電圧Ｖgmaxとして扱われる。
【００５９】
第２選択回路４１は、入力された定電流駆動回路の出力電圧drvと定電流駆動素子の制御電圧Ｖｇの最大電圧Ｖgmaxとの差動増幅信号を生成する。差動増幅信号は、定電流駆動回路のＭＯＳＦＥＴＱ３０が所定の駆動電流を維持するために最低限必要な電圧Ｖｓａｔに近づくように設定される。
【００６０】
即ち、ＭＯＳＦＥＴＱ３０の設定電流に応じて、ＭＯＳＦＥＴＱ３０の線形領域と活性領域とが交差する箇所の電圧Ｖｓａｔが決まる。ＶｓａｔはＭＯＳＦＥＴのゲート−ソース間電圧Ｖｇｓから閾値電圧Ｖｔを引いた電圧、つまりオーバドライブ電圧Ｖｏｖである。第１選択回路３４の出力電圧Ｖgmaxは、ＭＯＳＦＥＴＱ３０のゲート電圧から閾値電圧Ｖｔを引いた電圧と略等しくなる。第２選択回路４１によって出力電圧信号Ｖdrvと第１選択回路３４によって選択された制御信号Ｖgmaxとの差を少なくするように制御回路３６ａに差動増幅信号を送り、電源回路１の出力電圧Ｖｏを制御する。従来例のように定電流駆動回路の出力電圧Ｖｓａｔと基準電圧Ｖｒとの間にマージンを設ける必要がなくなり、マージンによる電力損失がなくなる。このため、高効率で高品質で安価な発光素子駆動装置を提供できる。
【００６１】
（変形例１）
図８は本発明の発光素子駆動装置の電源回路の変形例１を示す回路構成図である。図８に示す電源回路１ａは、実施例１又は実施例２の電源回路１に代えて用いられ、チャージポンプタイプの電源回路からなる。電源回路１ａは、電源Ｖｃｃとグランドとの間に、ダイオードＤ２とコンデンサＣ２とＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ３との直列回路が接続されている。
【００６２】
コンデンサＣ２とスイッチング素子Ｑ３との直列回路の両端には、ダイオードＤ１と平滑コンデンサＣ１との直列回路が接続されている。コンデンサＣ２とスイッチング素子Ｑ３との接続点とグランドとの間には、Ｐ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ２と電源Ｖｒｅｇ２との直列回路が接続されている。ドライブ回路３７は、スイッチング素子Ｑ２とスイッチング素子Ｑ３とを交互にオン／オフさせる。ドライブ回路３７は、図１に示す制御回路３６に対応する。
【００６３】
このような構成によれば、スイッチング素子Ｑ３がオンしたときには、コンデンサＣ２が電源Ｖｃｃにより充電され、スイッチング素子Ｑ３がオンしたときには、コンデンサＣ２の充電電圧と電源Ｖｒｅｇ２の電圧とによりダイオードＤ１を介して平滑コンデンサＣ１が充電される。この平滑コンデンサＣ１の電圧が発光素子列に供給される。
【００６４】
（変形例２）
図９は本発明の発光素子駆動装置の電源回路の変形例１を示す回路構成図である。図９に示す電源回路１ｂは、実施例１又は実施例２の電源回路１に代えて用いられ、絶縁型のＤＣ−ＤＣコンバータからなる。電源回路１ｂは、電源Ｖｃｃとグランドとの間に、トランスＴ１の１次巻線Ｐ１とＮ型ＭＯＳＦＥＴからなるスイッチング素子Ｑ４との直列回路が接続されている。
【００６５】
トランスＴ１の１次巻線Ｐ１の両端には、ダイオードＤ３とコンデンサＣ３との直列回路が接続され、コンデンサＣ３の両端には抵抗Ｒ２が接続されている。トランスＴ１の２次巻線Ｓ１の両端には、ダイオードＤ１と平滑コンデンサＣ１との直列回路が接続され、平滑コンデンサＣ１の両端電圧が電源電圧として発光素子列に出力される。スイッチング素子Ｑ４のゲートには、図１に示す制御回路３６が接続されている。
【００６６】
このような電源回路１ｂによれば、スイッチング素子Ｑ４がオンしたときには、Ｖｃｃの正極→Ｐ１→Ｑ４→Ｖｃｃの負極の経路で電流が流れる。このとき、ダイオードＤ１はオフである。
【００６７】
次に、スイッチング素子Ｑ４がオフしたときには、Ｐ１→Ｄ３→Ｃ３→Ｐ１の経路で電流が流れる。このとき、Ｓ１→Ｄ１→Ｃ１→Ｓ１の経路で電流が流れて、平滑コンデンサＣ１に直流電力が供給される。
【００６８】
なお、本発明は、実施例１及び実施例２の発光素子駆動装置に限定されるものではない。実施例１又は実施例２では、Ｎ型ＭＯＳＦＥＴ、Ｐ型ＭＯＳＦＥＴとしたが、これに代えて、ＮＰＮトランジスタ、ＰＮＰトランジスタを用いても良い。
【００６９】
また、第１選択回路３４において、Ｎ型ＭＯＳＦＥＴＱ１０，Ｑ１１，Ｑ１２を定電流駆動素子と同等の特性を有する素子を使用したが、マージンを持たせるため、Ｎ型ＭＯＳＦＥＴＱ１０，Ｑ１１，Ｑ１２を定電流駆動素子とは異なった特性を有する素子に置換えても良い。
【００７０】
また、実施例１又は実施例２の発光素子駆動装置を、バックライト装置（又は照明装置）あるいはカーナビゲーション装置等の電子機器に搭載しても良い。この場合には、電子機器の効率を改善することができる。
【００７１】
また、発光素子駆動装置は、数個のデバイスを追加することによって実現でき、容易に集積化が可能であるとともに、安価となる。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例１の発光素子駆動装置を示す回路構成図である。
【図２】図１に示す定電流駆動回路の具体例である。
【図３】図１に示す第１選択回路の具体例である。
【図４】図１に示す定電流駆動回路の動作特性を示す図である。
【図５】図１に示す第２選択回路の具体例である。
【図６】図１に示す定電流駆動回路の各部の動作波形図である。
【図７】本発明の実施例２の発光素子駆動装置を示す回路構成図である。
【図８】本発明の発光素子駆動装置の電源回路の変形例１を示す回路構成図である。
【図９】本発明の発光素子駆動装置の電源回路の変形例２を示す回路構成図である。
【図１０】従来の発光素子駆動装置の一例を示す回路構成図である。
【符号の説明】
【００７３】
Ｌ１  昇圧リアクトル
Ｑ１，Ｑ２，Ｑ３，Ｑ４  スイッチング素子
Ｄ１，Ｄ２，Ｄ３  ダイオード
Ｃ１  平滑コンデンサ
１  電源回路
２  発光素子部
３  発光駆動部
１１〜２２  発光素子
３１〜３３  定電流駆動回路
３４  第１選択回路
３５，４１  第２選択回路
３６，３６ａ  制御回路    
３７  ドライブ回路
４０  オペアンプ
Ｔ１  トランス
Ｐ１  １次巻線
Ｓ１  ２次巻線
【図１】
0004380761.tif 000002
【図２】
0004380761.tif 000003
【図３】
0004380761.tif 000004
【図４】
0004380761.tif 000005
【図５】
0004380761.tif 000006
【図６】
0004380761.tif 000007
【図７】
0004380761.tif 000008
【図８】
0004380761.tif 000009
【図９】
0004380761.tif 000010
【図１０】
0004380761.tif 000011