(57)【特許請求の範囲】
【請求項１】
パチンコ機に搭載されて周期毎に遊技に関する一連の処理を実行するマイクロコンピュータが、パチンコ機に搭載された検出スイッチより入力される入賞球検出信号のデータの入力読込処理を１回の遊技処理周期中に複数回行って当該複数回の入力読込処理毎に検出スイッチより入力される入賞球検出信号のデータを入賞球検出信号のオン状態またはオフ状態のいずれかを示すデータとして記憶し、今回の遊技処理周期中に入力読込処理された入賞球検出信号の入力判定処理を、次回の遊技処理周期中における入力読込処理の前に行い、今回の遊技処理周期中の連続する前後の入力読込処理の前の入力読込処理で読込まれた入賞球検出信号のデータの値がオフ状態を示していて後の入力読込処理で読込まれた入賞球検出信号のデータの値がオン状態を示している場合、あるいは、前回の遊技処理周期中に行われた最後の入力読込処理で読込まれた入賞球検出信号のデータの値がオフ状態を示していて今回の遊技処理周期中に行われた最初の入力読込処理で読込まれた入賞球検出信号のデータの値がオン状態を示している場合に、入賞球検出信号の入力有りと判定して入賞球検出信号に対応した遊技処理を開始することを特徴とするパチンコ機の遊技制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコンピュータが周期毎に遊技に関する一連の処理を繰返し実行し、遊技者の操作で発射された遊技球が遊技盤に設けられた入賞口に入賞することにより、その入賞に対応した遊技処理をマイクロコンピュータが実行するパチンコ機の遊技制御装置に関する。
【０００２】
【従来の技術】
特許第２５５６９５４号公報で開示されたパチンコ機の遊技制御装置は、マイクロコンピュータのＣＰＵが、リセット割込発生回路より周期的に入力されるリセット割込信号により、マイクロコンピュータのＲＯＭに格納されたプログラムをマイクロコンピュータのＲＡＭを処理過程の記憶手段として用いて、プログラムの先頭から、入力処理及び出力処理等の一連の遊技に関する処理を繰返し実行している。
【０００３】
【発明が解決しようとする課題】
しかし、前記従来のパチンコ機の遊技制御装置では、或る１つのリセット割込信号から次のリセット割込信号までの１回の遊技処理周期において、ＣＰＵが１つの入賞に対応した１回の遊技処理を行う場合、入賞球検出信号の有効時間が遊技処理周期より長くなければ、ＣＰＵがその入賞球検出信号を取逃がしてしまうことがある。そして、ＣＰＵが入賞球検出信号を取逃がすと、ＣＰＵがその取逃がした入賞球検出信号に対応した遊技処理を実行しないので、パチンコ機の品質信頼性に欠けることは否めない。又、遊技の面白さを高めるために、プログラムの容量が増え、ＣＰＵの遊技処理時間が長くなった場合、入賞球検出信号の有効時間が１回の遊技処理周期より短くなり、信号を取逃がしてしまうことが多くなる。
【０００４】
そこで、本発明は、入賞球検出信号の取りこぼし防止を図り、品質信頼性の高い遊技機の制御装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
請求項１の発明に係るパチンコ機の遊技制御装置は、パチンコ機に搭載されて周期毎に遊技に関する一連の処理を実行するマイクロコンピュータ（１ａ）が、パチンコ機に搭載された検出スイッチ（７）より入力される入賞球検出信号のデータの入力読込処理を１回の遊技処理周期中に複数回行って当該複数回の入力読込処理毎に検出スイッチより入力される入賞球検出信号のデータを入賞球検出信号のオン状態（「０」）またはオフ状態（「１」）のいずれかを示すデータとして記憶し、今回の遊技処理周期（Ｔ１）中に入力読込処理（Ｓ１；Ｓ２）された入賞球検出信号の入力判定処理（Ｈ１）を、次回の遊技処理周期（Ｔ２）中における入力読込処理（Ｓ３）の前に行い、今回の遊技処理周期（Ｔ１）中の連続する前後の入力読込処理（Ｓ１；Ｓ２）の前の入力読込処理（Ｓ１）で読込まれた入賞球検出信号のデータの値（Ｄ１１）がオフ状態（「１」）を示していて後の入力読込処理（Ｓ２）で読込まれた入賞球検出信号のデータの値（Ｄ１２）がオン状態（「０」）を示している場合、あるいは、前回の遊技処理周期（Ｔ０）中に行われた最後の入力読込処理（Ｓ０）で読込まれた入賞球検出信号のデータの値（Ｄ００）がオフ状態（「１」）を示していて今回の遊技処理周期（Ｔ１）中に行われた最初の入力読込処理（Ｓ１）で読込まれた入賞球検出信号のデータの値（Ｄ１１）がオン状態（「０」）を示している場合に、入賞球検出信号の入力有りと判定して入賞球検出信号に対応した遊技処理を開始することを特徴としている。
【０００６】
【発明の実施の形態】
図１〜図８は本発明の一実施形態で、図１は全体構成を示し、図２は遊技処理周期と入力信号監視周期とのタイミングを示し、図３は主制御部の遊技処理を示し、図４は主制御部の入力読込処理を示し、図５は入力バッファと入力結果フラグとの構造を示し、図６は主制御部の入力判定処理を示し、図７は入力判定のパターンを示し、図８は入力読込処理と入力判定処理とのタイミングを示す。
【０００７】
図１を参照し、パチンコ機の遊技制御装置について説明する。パチンコ機の制御装置は、主制御部１、特別図柄制御部２、表示灯制御部３、効果音制御部４、賞球払出制御部５、球発射制御部６等の機能別に分割されている。これらの制御部１〜５はＣＰＵとＲＯＭとＲＡＭとよりなるマイクロコンピュータを個別に備える。
【０００８】
主制御部１のマイクロコンピュータ１ａは、各種の検出スイッチ７からの入賞球検出信号が配線及び入力インターフェースを介して入力されると、ＣＰＵ１ｂがＲＯＭ１ｃに設定されたプログラムをＲＡＭ１ｄを処理過程の記憶手段として用いて図３と図４及び図６に示す遊技全般の遊技処理を実行し、入賞球検出信号に対する遊技処理結果であるコマンドを、出力インターフェース及び配線を介して、特別図柄制御部２、表示灯制御部３、効果音制御部４、賞球払出制御部５、球発射制御部６に一方向に出力する。
【０００９】
この実施形態の場合、検出スイッチ７としては、特別図柄を変動させるための始動口スイッチ７ａ、大入賞口に入賞した球数をカウントするためのカウントスイッチ７ｂ、大入賞口を連続して開放させる条件用のためのＶスイッチ７ｃ、天入賞口たる第１入賞口スイッチ７ｄ、左袖入賞口スイッチたる第２入賞口スイッチ７ｅ、右袖入賞口スイッチたる第３入賞口スイッチ７ｆ、左落入賞口たる第４入賞口スイッチ７ｇ、右落入賞口たる第５入賞口スイッチ７ｈ等である。
【００１０】
マイクロコンピュータ１ａのプログラムは、例えば４ｍｓｅｃの周期毎に、リセット割込発生回路１ｅよりＣＰＵ１ｂに入力されるリセット割込信号により、ＣＰＵ１ｂが図３に示す遊技に関する一連の処理を起動し、又、その１回の遊技処理周期において、入賞球検出信号の有効時間よりも短時間毎に、タイマ割込発生回路１ｆよりＣＰＵ１ｂに入力されるタイマ割込信号により、ＣＰＵ１ｂが入賞球検出信号の検索処理を複数回実行する。これにより、マイクロコンピュータ１ａが入賞監視手段を構成している。この入賞球検出信号の検索処理は、図４に示す入力読込処理と、図６に示す入力判定処理とに別れている。
【００１１】
リセット割込発生回路１ｅ及びタイマ割込発生回路１ｆはマイクロコンピュータ１ａに設定されたタイマにより形成される。タイマ割込フラグ１ｇはタイマ割込発生回路１ｆに設定され、タイマがタイムアップする毎にセットされてＣＰＵ１ｂにタイマ割込信号を出力する。
【００１２】
ＲＡＭ１ｄには、入賞球検出信号の検索処理を実行するために、タイマ割込フラグ１ｇ、割込カウンタ１ｈ、第０入力バッファ１ｉ、第１入力バッファ１ｊ、第２入力バッファ１ｋ、入力結果フラグ１ｍ、ビットカウンタ１ｎ、ビット確認フラグ１ｐがそれぞれ１バイトで設定される。割込カウンタ１ｈは１回の遊技処理周期における何回目の入賞球検出信号検索であるかを判断するためのカウンタである。
【００１３】
第０〜第２入力バッファ１ｉ〜１ｋは、検出スイッチ７からの入賞球検出信号がＣＰＵ１ｂの入力ポートに入力されたことを、或る１回の遊技処理周期と次の１回の遊技処理周期とにわたり記憶するメモリであって、入賞球検出信号の検索処理回数よりも１つ多い個数になっている。この実施形態の場合、１回の遊技処理周期における入賞球検出信号の検索処理回数が２回であることから、入力バッファは１バイトで構成された第０〜第２入力バッファ１ｉ〜１ｋの３個になっている。
【００１４】
そして、入力読込処理において、ＣＰＵ１ｂは、１回目のポート入力読込結果（スイッチ入力読込結果）を第１入力バッファ１ｊに格納し、２回目のポート入力読込結果を第２入力バッファ１ｋに格納する。２回目のポート入力読込結果が第２入力バッファ１ｋに格納される前に、第１入力バッファ１ｊの入力確認のために、ＣＰＵ１ｂは前回の遊技処理周期でのポート入力読込結果である第２入力バッファ１ｋのデータを第０入力バッファ１ｉに格納して退避させる。
【００１５】
入力結果フラグ１ｍは、入力読込処理における入力読込結果に基づき、検出スイッチ７からの入賞球検出信号がＣＰＵ１ｂの入力ポートに入力されたかどうかの入力判定処理における入力判定結果を記憶するフラグである。ビットカウンタ１ｎは、入力判定処理において入力結果フラグ１ｍのどのビットの入力判定を行うかを示すカウンタである。ビット確認フラグ１ｐは、ビットカウンタ１ｎで示された第０〜第２入力バッファ１ｉ〜１ｋにおけるビットの値が「１」であることを記憶するフラグであって、設定（セット）の場合は「ＦＦＨ」が書込まれ、消去（クリア）の場合は「００Ｈ」が書込まれる。
【００１６】
特別図柄制御部２のマイクロコンピュータは、主制御部１の出力インターフェースからのコマンドが配線及び入力インターフェースを介して入力すると、プログラムによる表示制御処理を実行し、パチンコ機のセンター役物として設けられた液晶やＬＥＤ又はＣＲＴ或いはプラズマディスプレイ等の表示器８を出力ドライバを介して電気的に駆動する。表示灯制御部３のマイクロコンピュータは、主制御部１の出力インターフェースからのコマンドが配線及び入力インターフェースを介して入力すると、プログラムによる点灯制御処理を実行し、パチンコ機のサイドランプやトップランプ又はランプ風車或いは賞球ランプ等の表示灯９を出力ドライバを介して電気的に点灯、消灯する。効果音制御部４のマイクロコンピュータは、主制御部１の出力インターフェースからのコマンドが配線及び入力インターフェースを介して入力すると、プログラムによる効果音制御の処理を実行し、その実行結果により音源ＩＣがＲＯＭに設定された効果音データからの効果音信号への変換を行い、アンプが上記効果音信号を増幅しスピーカ１０を電気的に駆動する。賞球払出制御部５のマイクロコンピュータは、主制御部１の出力インターフェースからのコマンドが配線及び入力インターフェースを介して入力すると、プログラムによる賞球払出制御及び発射制御の処理を実行し、賞球払出機構部１１の賞球払出ソレノイドのようなアクチュエータを電気的に駆動する。球発射制御部６のマイクロコンピュータは、遊技者により操作される球発射機構部１２のハンドルに設けられたストップスイッチから入力インターフェースを介する入力状況と、ハンドルに設けられたタッチレバーから球発射機構１２のタッチ検出回路を介する入力状況と、賞球払出制御部５から入力インターフェースを介する発射許可信号（発射許可のコマンド）に基づく入力状態とに応じ、球発射機構部１２中の球を遊技盤面上に発射するためのアクチュエータたる発射ソレノイドを、ハンドルボリュームで調整された電力レベルにより、出力インターフェースを介して電気的に駆動する。１３はパチンコ機に可変入賞口として設けられた大入賞口を開閉するアクチュエータとしての大入賞口ソレノイド、１４はパチンコ店に営業管理用に設置されるホールコンピュータである。ホールコンピュータ１４はパチンコ店に設置された複数のパチンコ機より情報を収集してその集計を行う。
【００１７】
図２を参照し、遊技処理周期と入力信号検索処理とのタイミングについて説明する。タイマ割込時間ｔの設定は、或る１つのリセット割込信号Ｒ１の立上がり時と次のリセット割込信号Ｒ２の立上がり時までの１回の遊技処理周期Ｔ内で一定間隔に設定されるのではなく、リセット割込信号Ｒ１の立上がり時よりタイマ割込信号を発生させるための異なる時間ｔ１，ｔ２の値を主制御部１のプログラムに設定しておくことにより、タイマ割込時間ｔが遊技処理周期Ｔの開始から常に一定となる（ｔ＝ｔ２−ｔ１）ようにしている。このようにタイマ割込時間ｔを設定することにより、タイマ割込信号Ｓ１，Ｓ２により開始する入力読込処理の間隔が一定となり、検出スイッチ７からＣＰＵ１ｂの入力ポートに入力される入賞球検出信号の有効時間が或る１つのタイマ割込信号Ｓ１から次のタイマ割込信号Ｓ２までの時間以上であれば、ＣＰＵ１ｂが入賞球検出信号を確実に検索することができる。つまり、検出スイッチ７よりＣＰＵ１ｂの入力ポートに入力される入賞球検出信号の有効時間が容易に管理できる。
【００１８】
図３を参照し、主制御部１がリセット割込信号により実行する遊技処理について説明する。ステップＳ１は電源初期投入時を判定する処理であり、電源初期投入直後のＲＡＭ１ｄのデータは不定のため、電源投入の判断はＲＡＭ１ｄの特定エリアの特定データの有無により行う。特定データが無い場合は電源投入直後と判断してステップＳ５へ移行する。特定データが有る場合は遊技処理の繰返しと判断してステップＳ２へ移行する。ステップＳ２はタイマ割込の設定であり、図２の時間ｔ１，ｔ２及び割込許可の設定を行うと共に、割込カウンタ１ｈをクリアする。ステップＳ３は入力判定処理であり、入力読込処理での入力読込結果に基づき、検出スイッチ７からの入賞球検出信号がＣＰＵ１ｂの入力ポートに有るかどうかの判定を行う。ステップＳ４はパチンコ機で一般的に行われている遊技処理であり、例えば、始動入賞待ち処理、図柄変動開始処理、図柄停止処理、大当り判定処理、大当り開始処理、大入賞口開放処理、大入賞口開放待ち処理、大当り決定用乱数及び図柄乱数等の更新処理、効果音発生処理、図柄及び表示灯による表示処理、賞球払出制御処理、外部情報処理、ポート出力処理等であるが、それらに限定されるものではなく、遊技機の仕様に応じて適宜構成される。これらの遊技処理結果としてのコマンドが主制御部１より特別図柄制御部２、表示灯制御部３、効果音制御部４、賞球払出制御部５、球発射制御部６等に出力される。ステップＳ５は初期化処理であり、ＲＡＭ１ｄをクリアし、遊技開始時の初期データをＲＡＭ１ｄにセットする。そして、ステップＳ１〜Ｓ５までの処理終了後は、ＣＰＵ１ｂは何も処理をせずに次のリセット割込信号を待つ（空ループ）。
【００１９】
図４を参照し、入力読込処理について説明する。この入力読込処理は、ポート入力の読込結果を第０〜第２入力バッファ１ｉ〜１ｋに格納する処理であり、前記ステップＳ２で設定された時間ｔ１，ｔ２毎に発生するタイマ割込信号により起動する。この入力読込処理は図３での１回の遊技処理中において２回実行される。ステップＳ３０１はタイマ割込発生回路１ｆで有意とされたタイマ割込フラグ１ｇをクリアする処理である。ＣＰＵ１ｂがタイマ割込フラグ１ｇをクリアすることで、１回のタイマ割込信号に対して入力読込処理を１回実行する。ノイズや電源異常等による処理異常により、タイマ割込フラグ１ｇがクリアされなかった場合は、それ以降の処理を中断し、次のタイマ割込信号の発生を待つ。ステップＳ３０２は割込カウンタ１ｈをカウントアップする処理である。この割込カウンタ１ｈは図３のステップＳ２にてクリアされる。ステップＳ３０３はポート入力処理であり、ＣＰＵ１ｂにおける入力ポートの状態を取得する。ステップＳ３０４は割込カウンタ１ｈの値による分岐判断であって、割込カウンタ１ｈの値が「１」であることから図３での１回の遊技処理中での１回目の入力読込処理を実行する場合はステップＳ３０５へ移行し、割込カウンタ１ｈの値が「１以外」であることから第２回目の入力読込処理を実行する場合はステップＳ３０６へ移行する。ステップＳ３０５は１回目のデータを第１入力バッファ１ｊに格納する処理であり、１回目の入力読込処理におけるステップＳ３０３で取得した入力ポート情報を１回目の入力読込結果として第１入力バッファ１ｊに格納する。ステップＳ３０６は第２入力バッファ１ｋの値を第０入力バッファ１ｉに退避させる処理であり、ステップＳ３０７は２回目のデータを第２入力バッファ１ｋに格納する処理であり、２回目の入力読込処理におけるステップＳ３０３で取得した入力ポート情報を第２回目の入力読込結果として第２入力バッファ１ｋに格納する。
【００２０】
図５を参照し、第０〜第２入力バッファ１ｉ〜１ｋと入力結果フラグとの構造について説明する。第０〜第２入力バッファ１ｉ〜１ｋそれぞれの最下位ビットＤ０には始動口スイッチ７ａに対応する入力読込結果を格納し、第１位ビットＤ１はカウントスイッチ７ｂに対応する入力読込結果を格納し、第２位ビットＤ２はＶスイッチ７ｃに対応する入力読込結果を格納し、第３位ビットＤ３には第１入賞口スイッチ７ｄに対応する入力読込結果を格納し、第４位ビットＤ４には第２入賞口スイッチ７ｅに対応する入力読込結果を格納し、第５位ビットＤ５には第３入賞口スイッチ７ｆに対応する入力読込結果を格納し、第６位ビットＤ６には第４入賞口スイッチ７ｇに対応する入力読込結果を格納し、最上位ビットＤ７には第５入賞口スイッチ７ｈに対応する入力読込結果を格納する。第０〜第２入力バッファ１ｉ〜１ｋにおける各ビットデータが「１」の場合は対応する検出スイッチ７がオフ状態であることを示し、各ビットデータが「０」の場合は対応する検出スイッチ７がオン状態であることを示す。
【００２１】
入力結果フラグ１ｍの最下位ビットＤ０には始動口スイッチ７ａに対応する入力判定結果を格納し、第１位ビットＤ１はカウントスイッチ７ｂに対応する入力判定結果を格納し、第２位ビットＤ２はＶスイッチ７ｃに対応する入力判定結果を格納し、第３位ビットＤ３には第１入賞口スイッチ７ｄに対応する入力判定結果を格納し、第４位ビットＤ４には第２入賞口スイッチ７ｅに対応する入力判定結果を格納し、第５位ビットＤ５には第３入賞口スイッチ７ｆに対応する入力読判定結果を格納し、第６位ビットＤ６には第４入賞口スイッチ７ｇに対応する入力読判定結果を格納し、最上位ビットＤ７には第５入賞口スイッチ７ｈに対応する入力判定結果を格納する。検出スイッチ７からＣＰＵ１ｂの入力ポートに入賞球検出信号の入力があったかどうかの判定処理は、各ビット毎の第０入力バッファ１ｉと第１入力バッファ１ｊとの比較、各ビット毎の第１入力バッファ１ｊと第２入力バッファ１ｋとの比較において、ビットデータが「１」から「０」への変化があった場合に入力有りと判定して対応する入力結果フラグ１ｍのビットに「１」を格納し、上記以外のビットデータの変化の場合に入力無しと判定して対応する入力結果フラグ１ｍのビットに「０」を格納する。
【００２２】
図６を参照し、入力判定処理について説明する。この入力判定処理では、図４の入力読込処理での入力読込結果に基づき、検出スイッチ７の入力がＣＰＵ１ｂに有ったかどうかの判定を行い、その入力判定結果を入力結果フラグ１ｍに格納する。入力結果フラグ１ｍは図３のステップＳ４にて使用される。ステップＳ４０１は入力結果フラグ１ｍ及びビットカウンタ１ｎをクリアする処理であり、第０ビット目の入力判定を行うためにビットカウンタ１ｎをクリアすると共に入力結果フラグ１ｍをクリアする。ステップＳ４０２はビットカウンタ１ｎの値による分岐判断であり、ビットカウンタ１ｎの値が「８」以上の場合は１バイト全て（全ての検出スイッチ７）を判定したと判断し、入力判定処理を終了する。ビットカウンタ１ｎの値が「７」以下の場合はステップＳ４０３に移行して入力判定処理を行う。ステップＳ４０３はビットカウンタ１ｎで指示された第０入力バッファ１ｉのビット値による分岐判断であり、係る第０入力バッファ１ｉのビット値が「１」の場合はステップＳ４０４に移行し、ビット値が「０」の場合はステップＳ４０５へ移行する。ステップＳ４０４はビット確認フラグ１ｐをセットする処理であり、ビットカウンタ１ｎで指示された第０入力バッファ１ｉのビット値が「１」であったことを記憶するために、ビット確認フラグ１ｐをセットする。ステップＳ４０５はビット確認フラグ１ｐをクリアする処理であり、ビットカウンタ１ｎで指示された第０入力バッファ１ｉのビット値が「０」であったことを記憶するために、ビット確認フラグ１ｐをクリアする。ステップＳ４０６はビットカウンタ１ｎで指示された第１入力バッファ１ｊのビット値による分岐判断であり、係る第１入力バッファ１ｊのビット値が「１」の場合はステップＳ４０７に移行し、ビット値が「０」の場合はステップＳ４０８へ移行する。ステップＳ４０７はビット確認フラグ１ｐをセットする処理であり、ビットカウンタ１ｎで指示された第１入力バッファ１ｊのビット値が「１」であったことを記憶するために、ビット確認フラグ１ｐをセットする。ステップＳ４０８はビット確認フラグ１ｐの状態による分岐判断であり、ビット確認フラグ１ｐがセットされている場合はステップＳ４０９に移行し、ビット確認フラグ１ｐがクリアされている場合はステップＳ４１１へ移行する。ステップＳ４０９はビットカウンタ１ｎで指示された入力結果フラグ１ｍのビットをセットする処理であり、ステップＳ４０８においてビット確認フラグ１ｐがセットの判断であることから第０入力バッファ１ｉが「１」であり、かつ、ステップＳ４０６において第１入力バッファ１ｊが「０」であるので、ＣＰＵ１ｂが入力有りと判定してビットカウンタ１ｎで指示された入力結果フラグ１ｍのビットをセットする。ステップＳ４１０はビット確認フラグ１ｐをクリアする処理であり、ビットカウンタ１ｎで指示された第１入力バッファ１ｊのビット値が「０」であったことを記憶するために、ビット確認フラグ１ｐをクリアする。ステップＳ４１１はビットカウンタ１ｎで指示された第２入力バッファ１ｋのビット値による分岐判断であり、係る第２入力バッファ１ｋのビット値が「１」の場合はステップＳ４１４に移行し、ビット値が「０」の場合はステップＳ４１２へ移行する。ステップＳ４１２はビット確認フラグ１ｐの状態による分岐判断であり、ビット確認フラグ１ｐがセットされている場合はステップＳ４１３に移行し、ビット確認フラグ１ｐがクリアされている場合はステップＳ４１４へ移行する。ステップＳ４１３はビットカウンタ１ｎで指示された入力結果フラグ１ｍのビットをセットする処理であり、ステップＳ４１２においてビット確認フラグ１ｐがセットの判断であることから第１入力バッファ１ｊが「１」であり、かつ、ステップＳ４１１において第２入力バッファ１ｋが「０」であるので、ＣＰＵ１ｂが入力有りと判定してビットカウンタ１ｎで指示された入力結果フラグ１ｍのビットをセットする。ステップＳ４１４はビットカウンタ１ｎをインクリメントする処理であり、次のビット（次の検出スイッチ）の入力判定を行うため、ビットカウンタ１ｎをインクリメントする。
【００２３】
図７を参照し、図６のステップＳ４０３〜Ｓ４１３により検出スイッチ７からＣＰＵ１ｂの入力ポートに入賞球検出信号の入力があったかどうかを判定する処理のパターンについて説明する。この実施形態の入力判定処理は、各ビット毎で「１」か「０」を示す第０〜第２入力バッファ１ｉ〜１ｋの３個を用いることから、入力判定のパターンは２の３乗である８つのパターン（Ｎｏ．１〜Ｎｏ．８）となる。そして、各ビット毎の第０入力バッファ１ｉと第１入力バッファ１ｊとの比較、各ビット毎の第１入力バッファ１ｊと第２入力バッファ１ｋとの比較において、ビットデータが「１」から「０」への変化があった場合に入力有りと判定する処理形態である。このため、第０〜第２入力バッファ１ｉ〜１ｋの各ビット毎の信号形態を点線で囲んだＮｏ．３、Ｎｏ．５、Ｎｏ．６、Ｎｏ．７の４つのパターンが入力有りの判定結果であって、対応する入力結果フラグ１ｍのビットに「１」が格納される。上記以外のＮｏ．１、Ｎｏ．２、Ｎｏ．４、Ｎｏ．８の４つのパターンは入力無しの判定結果であって、対応する入力結果フラグ１ｍのビットに「０」が格納される。
【００２４】
図８を参照し、図４の入力読込処理と図６の入力判定処理とのタイミングについて説明する。１つのリセット割込信号Ｒ１の立上がり時と次のリセット割込信号Ｒ２の立上がり時までの１回の遊技処理周期Ｔ１内において、１回目のタイマ割込信号Ｓ１に応じて、ポート入力情報Ｐ１が第１入力バッファ１ｊにデータＤ１１として格納される。２回目のタイマ割込信号Ｓ２により第２入力バッファ１ｋのデータＤ００が第０入力バッファ１ｉに転送され、第２入力バッファ１ｋが空になった後、ポート入力情報Ｐ２が第２入力バッファ１ｋにデータＤ１２として格納される。上記データＤ００は、１つ前の遊技処理周期Ｔ０における２回目のタイマ割込信号Ｓ０により第２入力バッファ１ｋに格納されたポート入力情報Ｐ０である。そして、１つ後の遊技処理周期Ｔ２において、リセット割込信号Ｒ２と１回目のタイマ割込信号Ｓ３との間でＣＰＵ１ｂがプログラムにより発生する入力判定信号Ｈ１により第０〜第２バッファ１ｉ〜１ｋのデータＤ００，Ｄ１１，Ｄ１２の値より入力判定処理を行う。又、第１入力バッファ１ｊのデータＤ１１は１つ後の遊技周期Ｔ２における１回目のタイマ割込信号Ｓ３によりポート入力情報Ｐ３に更新され、第０入力バッファ１ｉのデータＤ００は遊技周期Ｔ２における２回目のタイマ割込信号により遊技周期Ｔ１における第２入力バッファ１ｋのデータＤ１２に更新され、又、遊技周期Ｔ２における２回目のタイマ割込信号によりポート入力情報が第２入力バッファ１ｋに格納される。要するに、１つ前の遊技周期Ｔ０での第２入力バッファ１ｋのデータＤ００と、現在の遊技周期Ｔ１での第１及び第２入力バッファ１ｊ、１ｋのデータＤ１１，Ｄ１２とが、１つ後の遊技周期Ｔ２における１回目のタイマ割込信号Ｓ３の発生前に入力判定処理に使用される。
【００２５】
前記実施形態では検出スイッチ７の個数が８個で、第０〜第２入力バッファ１ｉ〜１ｋが１バイトで構成されたが、検出スイッチ７の個数が７個以下の場合は各検出スイッチに対応する情報を１バイトである第０〜第２入力バッファ１ｉ〜１ｋの最下位ビットより割り振り、最上位ビット側を空にして置けば良い。又、検出スイッチ７の個数が９個以上の場合は第０〜第２入力バッファ１ｉ〜１ｋと入力結果フラグ１ｍを１バイトずつ増やし、９個目以上の検出スイッチ７に対応する情報を２バイト目の最下位ビットより割り振り、最上位ビット側を空にして置けば良い。つまり、検出スイッチ７の個数は８個に限定されるものではなく、１個以上７個以下でも、９個以上でも適用できる。
【００２６】
ビット確認フラグ１ｐは第０〜第２入力バッファ１ｉ〜１ｋ毎に設けても良いが、前記実施形態のように第０〜第２入力バッファ１ｉ〜１ｋで１つのビット確認フラグ１ｐを共用すれば、ＲＡＭ１ｄのメモリ領域をそれ以外の遊技処理に割り当てることができる。
【００２７】
１回の遊技処理周期中に入力信号の検索回数は３回以上でも良い。例えば、入賞球検出信号の検索を３回行う場合は、第０〜第２入力バッファ１ｉ〜１ｋに加えて第３入力バッファを１つ設け、図２の時間ｔ１，ｔ２に加えて時間ｔ３を設け、タイマ割込時間ｔ＝ｔ２−ｔ１＝ｔ３−ｔ２となるように、リセット割込信号からの時間ｔ１，ｔ２，ｔ３を設定し、或る１回の遊技処理周期において、１回目のタイマ割込信号でポート入力情報を第１入力バッファ１ｊに格納し、２回目のタイマ割込信号でポート入力情報を第２入力バッファ１ｋに格納し、３回目のタイマ割込信号で第３入力バッファのデータを第０入力バッファ１ｉに転送した後にポート情報を第３入力バッファに格納する。そして、次の遊技周期の開始から１回目のタイマ割込信号の入力前までの間に発生した入力判定信号Ｈ１により、各ビット毎の第０入力バッファ１ｉと第１入力バッファ１ｊとの比較、各ビット毎の第１入力バッファ１ｊと第２入力バッファ１ｋとの比較、各ビット毎の第２入力バッファ１ｋと第３入力バッファとの比較において、ビットデータが「１」から「０」への変化があった場合に入力有りを判定する。
【００２８】
【発明の効果】
以上のように、本発明によれば、マイクロコンピュータが検出スイッチより入力される入賞球検出信号のデータの入力読込処理を１回の遊技処理周期中に複数回行って当該複数回の入力読込処理毎に検出スイッチより入力される入賞球検出信号のデータを入賞球検出信号のオン状態またはオフ状態のいずれかを示すデータとして記憶し、今回の遊技処理周期中に入力読込処理された入賞球検出信号の入力判定処理を、次回の遊技処理周期中における入力読込処理の前に行い、今回の遊技処理周期中の連続する前後の入力読込処理の前の入力読込処理で読込まれた入賞球検出信号のデータの値がオフ状態を示していて後の入力読込処理で読込まれた入賞球検出信号のデータの値がオン状態を示している場合、あるいは、前回の遊技処理周期中に行われた最後の入力読込処理で読込まれた入賞球検出信号のデータの値がオフ状態を示していて今回の遊技処理周期中に行われた最初の入力読込処理で読込まれた入賞球検出信号のデータの値がオン状態を示している場合に、入賞球検出信号の入力有りと判定して入賞球検出信号に対応した遊技処理を開始するので、入賞球検出信号の有効時間が遊技処理周期よりも短くても、マイクロコンピュータが入賞球検出信号を的確に取得し、入賞球検出信号の取りこぼし防止を図り、パチンコ機の品質信頼性を向上できる。
【図面の簡単な説明】
【図１】  本発明の実施形態の全体構成を示すブロック図。
【図２】  同実施形態の遊技処理周期と入力信号監視周期とのタイミングチャート。
【図３】  同実施形態の主制御部の遊技処理を示すフローチャート。
【図４】  同実施形態の主制御部の入力読込処理を示すフローチャート。
【図５】  同実施形態の入力バッファと入力結果フラグとの構造図。
【図６】  同実施形態の主制御部の入力判定処理を示すフローチャート。
【図７】  同実施形態の入力判定のパターンを示す図表。
【図８】  同実施形態の入力読込処理と入力判定処理とのタイミングチャート。
【符号の説明】
１  主制御部
１ａ  マイクロコンピュータ（入力監視手段）
【図１】
0004372869.tif 000002
【図２】
0004372869.tif 000003
【図３】
0004372869.tif 000004
【図４】
0004372869.tif 000005
【図５】
0004372869.tif 000006
【図６】
0004372869.tif 000007
【図７】
0004372869.tif 000008
【図８】
0004372869.tif 000009