(57)【特許請求の範囲】
【請求項１】
原稿画像をＲＧＢ毎にライン単位でスキャンして順次読み取るカラー画像読取装置であって、
各々主走査方向に延在し、かつ、互いに所定ライン間隔離れて並列に配置され、前記原稿画像をＲＧＢ毎にライン単位で読み取って、読み取った画像に対応するＲＧＢのアナログ信号を出力するＲＧＢの３ラインイメージセンサと、
この３ラインイメージセンサに沿って主走査方向に延在し、前記原稿画像を照射する光源と、
前記原稿画像と前記３ラインイメージセンサおよび前記光源とを前記主走査方向にほぼ直交する副走査方向に相対的に搬送する搬送手段と、
前記ＲＧＢのアナログ信号を各々対応するＲＧＢのデジタル信号に変換するＡ／Ｄ変換器と、
前記ＲＧＢのデジタル信号を一時的に保持して、当該ＲＧＢのデジタル信号の出力タイミングを調整するための補正用メモリと、
前記ＲＧＢのデジタル信号の前記補正用メモリへの書き込み、および、前記補正用メモリからの前記ＲＧＢのデジタル信号の読み出しを制御するメモリコントローラとを備え、
当該メモリコントローラは、同時に供給される互いに前記所定ライン間隔離れたラインの同一画素位置のＲＧＢのデジタル信号について、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することを特徴とするカラー画像読取装置。
【請求項２】
前記メモリコントローラは、前記所定ライン間隔に対応する時間だけずれたタイミングで前記Ａ／Ｄ変換器から出力される同一ラインの同一画素位置のＲＧＢのデジタル信号について、まず、前記ＲＧＢのデジタル信号の内の、最初に有効な前記デジタル信号が得られる色の信号を、前記補正用メモリの、前記ＲＧＢのデジタル信号の内の２番目および３番目に有効な前記デジタル信号が得られる色の信号を書き込むためのアドレスをとばしたアドレスに書き込み、
次に、前記最初に有効な信号が得られる色の信号を、前記所定ライン分書き込んだ後、前記２番目に有効な信号が得られる色の信号を、前記最初に得られる色の信号を書き込んだ前記アドレスの隣のアドレスに書き込み、
さらに、前記２番目に有効な信号が得られる色の信号を、前記所定ライン分だけ書き込んだ後、前記３番目に有効な信号が得られる色の信号を、前記２番目に得られる色の信号を書き込んだアドレスの隣のアドレスに書き込むことにより、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することを特徴とする請求項１記載のカラー画像読取装置。
【請求項３】
所定ライン間隔のラインギャップを有する３ラインイメージセンサで読み取られた原稿画像に対応するＲＧＢのデジタル信号を、補正用メモリを用いてラインギャップを補正して出力するカラー画像読取装置において、前記ＲＧＢのデジタル信号の前記補正用メモリへの書き込み、および、前記補正用メモリからの前記ＲＧＢのデジタル信号の読み出しを制御するメモリコントローラであって、
同時に供給される互いに前記所定ライン間隔離れたラインの同一画素位置のＲＧＢのデジタル信号について、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することを特徴とするメモリコントローラ。
【請求項４】
前記ＲＧＢのデジタル信号を前記所定ラインに対応する時間だけずれたタイミングで受信し、
まず、前記ＲＧＢのデジタル信号の内の、最初に有効な前記デジタル信号が得られる色の信号を、前記補正用メモリの、前記ＲＧＢのデジタル信号の内の２番目および３番目に有効な前記デジタル信号が得られる色の信号を書き込むためのアドレスをとばしたアドレスに書き込み、
次に、前記最初に有効な信号が得られる色の信号を、前記所定ライン分書き込んだ後、前記２番目に有効な信号が得られる色の信号を、前記最初に得られる色の信号を書き込んだ前記アドレスの隣のアドレスに書き込み、
さらに、前記２番目に有効な信号が得られる色の信号を、前記所定ライン分だけ書き込んだ後、前記３番目に有効な信号が得られる色の信号を、前記２番目に得られる色の信号を書き込んだアドレスの隣のアドレスに書き込むことにより、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することを特徴とする請求項３記載のメモリコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３ラインイメージセンサを用いてカラー原稿画像を読み取るカラー画像読取装置、および、３ラインイメージセンサのラインギャップを補正するために、カラー画像読取装置で用いられる補正用メモリを制御するメモリコントローラに関するものである。
【０００２】
【従来の技術】
一般的に、カラースキャナ等のカラー画像読取装置では、ＲＧＢ（赤緑青）の３ラインイメージセンサを用いて原稿画像を読み取っている。３ラインイメージセンサを用いたカラー画像読取装置では、３ラインイメージセンサで原稿画像をスキャンして原稿画像に対応するＲＧＢのアナログ信号を得、これをＡ／Ｄ変換器で各々ＲＧＢのデジタル信号に変換し、次に述べるラインギャップによる出力タイミングのずれを補正して、ＲＧＢのデジタル信号を出力する。
【０００３】
図５に概念図を示すように、３ラインイメージセンサは、Ｒ用センサ、Ｇ用センサおよびＢ用センサからなる３つのラインセンサを備え、各々のラインセンサを物理的に所定のライン間隔離して配置して一体化して構成されている。このため、各々のラインセンサによって同時に読み取られる画像は、所定のライン間隔離れたライン位置の画像となる。この各々のラインセンサ間の物理的なライン間隔を一般的にラインギャップと呼ぶ。
【０００４】
従って、ＢＧＲの順序で原稿画像を順次ライン単位で読み取る場合、例えばラインギャップを８ラインとすると、ＢはＧよりも８ライン分、また、Ｒよりも１６ライン分早いラインを読み取る。同じく、ＧはＲよりも８ライン分早いラインを読み取る。このため、ＢはＲに対して１６ライン分、同じく、ＧはＲに対して８ライン分遅延させることにより、同一ラインの同一画素に対応するＲＧＢのデジタル信号が同時に出力されるようにする必要がある。
【０００５】
このラインギャップによる出力タイミングのずれを補正するために、例えば特開平１０−３３６４７０号公報に開示の画像読み取り装置では、ラインギャップの補正用メモリを用い、ラインギャップに相当するライン数分早く出力されるデジタル信号を一旦補正用メモリに格納しておき、最も遅いタイミングで出力されるデジタル信号が出力された時点で、補正用メモリに格納されているデジタル信号を読み出してＲＧＢのデジタル信号を同時に出力するようにしている。
【０００６】
この場合、補正用メモリは、図６の概念図に示すように、あらかじめＲＧＢの各色成分毎に領域を分けるとともに、領域を固定して使用されている。なお、図示例では、最も遅いタイミングで出力されるＲのデジタル信号も補正用メモリに一旦格納するようにしているが、Ｒのデジタル信号の出力タイミングにＢＧのデジタル信号の出力タイミングを合わせるだけであれば、必ずしもＲのデジタル信号を補正用メモリに格納する必要はない。
【０００７】
このように、補正用メモリの領域を分けて固定して使用する場合、読み取りの解像度や原稿画像のサイズが変わると、補正用メモリに格納すべきデジタル信号のデータ量が変化するため、この変化にフレキシブルに対応することができない。また、ラインギャップ自体も使用するラインセンサによってラインギャップの幅が異なるため必要なメモリ容量も異なり、固定領域では対応できなくなったり、必要以上の領域が必要になる場合があるという問題があった。
【０００８】
上記問題は、カラー画像読取装置の仕様に応じて、その最大読み取り解像度や読み取り可能な最大の原稿画像のサイズ、また、そのカラー画像読取装置で用いられている３ラインイメージセンサのラインギャップに応じて最大のメモリ容量を確保するように設計すればよいが、各製品毎に補正用メモリを制御するメモリコントローラを設計し直す必要があり、各種仕様の複数の製品を製造する場合には非常に手間がかかるし、コストアップにもつながる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、様々な読み取り解像度、原稿画像サイズ、ラインギャップに対応可能なカラー画像読取装置、および、このカラー画像読取装置で用いられる補正用メモリを制御するメモリコントローラを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、原稿画像をＲＧＢ毎にライン単位でスキャンして順次読み取るカラー画像読取装置であって、
各々主走査方向に延在し、かつ、互いに所定ライン間隔離れて並列に配置され、前記原稿画像をＲＧＢ毎にライン単位で読み取って、読み取った画像に対応するＲＧＢのアナログ信号を出力するＲＧＢの３ラインイメージセンサと、
この３ラインイメージセンサに沿って主走査方向に延在し、前記原稿画像を照射する光源と、
前記原稿画像と前記３ラインイメージセンサおよび前記光源とを前記主走査方向にほぼ直交する副走査方向に相対的に搬送する搬送手段と、
前記ＲＧＢのアナログ信号を各々対応するＲＧＢのデジタル信号に変換するＡ／Ｄ変換器と、
前記ＲＧＢのデジタル信号を一時的に保持して、当該ＲＧＢのデジタル信号の出力タイミングを調整するための補正用メモリと、
前記ＲＧＢのデジタル信号の前記補正用メモリへの書き込み、および、前記補正用メモリからの前記ＲＧＢのデジタル信号の読み出しを制御するメモリコントローラとを備え、
当該メモリコントローラは、同時に供給される互いに前記所定ライン間隔離れたラインの同一画素位置のＲＧＢのデジタル信号について、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することを特徴とするカラー画像読取装置を提供するものである。
ここで、前記メモリコントローラは、前記所定ライン間隔に対応する時間だけずれたタイミングで前記Ａ／Ｄ変換器から出力される同一ラインの同一画素位置のＲＧＢのデジタル信号について、まず、前記ＲＧＢのデジタル信号の内の、最初に有効な前記デジタル信号が得られる色の信号を、前記補正用メモリの、前記ＲＧＢのデジタル信号の内の２番目および３番目に有効な前記デジタル信号が得られる色の信号を書き込むためのアドレスをとばしたアドレスに書き込み、
次に、前記最初に有効な信号が得られる色の信号を、前記所定ライン分書き込んだ後、前記２番目に有効な信号が得られる色の信号を、前記最初に得られる色の信号を書き込んだ前記アドレスの隣のアドレスに書き込み、
さらに、前記２番目に有効な信号が得られる色の信号を、前記所定ライン分だけ書き込んだ後、前記３番目に有効な信号が得られる色の信号を、前記２番目に得られる色の信号を書き込んだアドレスの隣のアドレスに書き込むことにより、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することが好ましい。
【００１１】
また、本発明は、所定ライン間隔のラインギャップを有する３ラインイメージセンサで読み取られた原稿画像に対応するＲＧＢのデジタル信号を、補正用メモリを用いてラインギャップを補正して出力するカラー画像読取装置において、前記ＲＧＢのデジタル信号の前記補正用メモリへの書き込み、および、前記補正用メモリからの前記ＲＧＢのデジタル信号の読み出しを制御するメモリコントローラであって、
同時に供給される互いに前記所定ライン間隔離れたラインの同一画素位置のＲＧＢのデジタル信号について、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することを特徴とするメモリコントローラを提供するものである。
ここで、前記ＲＧＢのデジタル信号を前記所定ラインに対応する時間だけずれたタイミングで受信し、
まず、前記ＲＧＢのデジタル信号の内の、最初に有効な前記デジタル信号が得られる色の信号を、前記補正用メモリの、前記ＲＧＢのデジタル信号の内の２番目および３番目に有効な前記デジタル信号が得られる色の信号を書き込むためのアドレスをとばしたアドレスに書き込み、
次に、前記最初に有効な信号が得られる色の信号を、前記所定ライン分書き込んだ後、前記２番目に有効な信号が得られる色の信号を、前記最初に得られる色の信号を書き込んだ前記アドレスの隣のアドレスに書き込み、
さらに、前記２番目に有効な信号が得られる色の信号を、前記所定ライン分だけ書き込んだ後、前記３番目に有効な信号が得られる色の信号を、前記２番目に得られる色の信号を書き込んだアドレスの隣のアドレスに書き込むことにより、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように前記補正用メモリを制御することが好ましい。
【００１２】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明のカラー画像読取装置およびこれに用いられるメモリコントローラを詳細に説明する。
【００１３】
図１は、本発明のカラー画像読取装置の一実施例のブロック構成概念図である。図示例のカラー画像読取装置１０は、原稿画像１２をＲＧＢ（赤緑青）毎にライン単位でスキャンして順次読み取るもので、タイミングジェネレータ１４と、ラインセンサ１６と、ライト１８と、モータ２０と、コントローラ２２，２４と、Ａ／Ｄ（アナログ／デジタル）変換器２６と、画像処理部２８と、メモリコントローラ３０と、補正用メモリ３２と、インタフェース３４とを有する。
【００１４】
カラー画像読取装置１０において、まず、タイミングジェネレータ１４は、クロック信号等のタイミング制御信号を発生する。図１では、図面の煩雑さを避けるために図示を省略しているが、タイミングジェネレータ１４で発生されたタイミング制御信号は、このカラー画像読取装置１０の各部位に供給され、各部位は、タイミングジェネレータ１４から供給されるタイミング制御信号に同期して動作する。
【００１５】
続いて、ラインセンサ１６は、各々主走査方向に延在し、物理的に所定ライン間隔離れて互いに並列に配置されたＲＧＢの各ラインセンサを一体化して構成されたＲＧＢの３ラインイメージセンサである。ラインセンサ１６は、原稿画像１２をＲＧＢ毎にライン単位で読み取って、読み取った画像に対応するＲＧＢのアナログ信号を出力する。ラインセンサ１６から出力されるＲＧＢ各々のアナログ信号はＡ／Ｄ変換器２６に供給される。
【００１６】
ライト１８は、ラインセンサ１６に沿って主走査方向に延在する光源で、コントローラ２２の制御により原稿画像１２を照射する。反射原稿の場合、ライト１８から射出された光は原稿画像１２に入射し、原稿画像１２表面からの反射光がラインセンサ１６に受光されて読み取られる。また、透過原稿の場合、同じくライト１８から射出された光は原稿画像１２に入射し、原稿画像１２を透過した透過光がラインセンサ１６に受光される。
【００１７】
モータ２０は搬送手段の一例となるもので、コントローラ２４の制御により、原稿画像１２とラインセンサ１６およびライト１８とを主走査方向にほぼ直交する副走査方向に相対的に搬送する。図示例は、原稿画像１２を固定し、モータ２０によってラインセンサ１６およびライト１８を移動する場合の一例であるが、逆に、ラインセンサ１６およびライト１８を固定し、原稿画像１２を移動してもよいし、両者を同時に移動してもよい。
【００１８】
モータ２０によって、原稿画像１２と主走査方向に延在するラインセンサ１６およびライト１８とを相対的に移動させることにより、原稿画像１２がラインセンサ１６によってＲＧＢ毎にライン単位で２次元的にスキャンして読み取られる。ラインセンサ１６を構成するＲＧＢの各ラインセンサからは、ラインギャップに相当する所定ライン間隔離れたライン位置の画像に対応するＲＧＢのアナログ信号が同時に出力される。
【００１９】
続いて、Ａ／Ｄ変換器２６は、ラインセンサ１６から供給されるＲＧＢのアナログ信号を各々対応するＲＧＢのデジタル信号に変換する。Ａ／Ｄ変換器２６から出力されるＲＧＢのデジタル信号は次の画像処理部２８に供給される。
画像処理部２８は、Ａ／Ｄ変換器２６から供給されるＲＧＢのデジタル信号に対して各種の画像処理を施す。画像処理後のＲＧＢのデジタル信号は画像処理部２８からメモリコントローラ３０に供給される。
【００２０】
メモリコントローラ３０は、画像処理部２８から供給されるＲＧＢのデジタル信号の補正用メモリ３２への書き込み、および、補正用メモリ３２からのＲＧＢのデジタル信号の読み出しを制御する。メモリコントローラ３０は、同時に供給される互いに所定ライン間隔離れたラインの同一画素位置のＲＧＢのデジタル信号について、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するアドレスに書き込むように補正用メモリ３２を制御する。
【００２１】
最後に、補正用メモリ３２は、ＲＧＢのデジタル信号の出力タイミングを調整するために、画像処理後のＲＧＢのデジタル信号を一時的に保持するためのものである。メモリコントローラ３０の制御により、補正用メモリ３２の連続するアドレスに書き込まれた同一ラインの同一画素位置のＲＧＢのデジタル信号が順次読み出され、インタフェース３４を介してパーソナルコンピュータ（ＰＣ）等に転送される。
【００２２】
なお、本発明のカラー画像読取装置１０は、補正用メモリ３２を制御するメモリコントローラ３０として以下に詳述する本発明のメモリコントローラを採用する点を除いて、これ以外の部分は、基本的に従来公知のものがいずれも適用可能である。本発明のカラー画像読取装置１０は、基本的に以上のようなものであり、例えばカラースキャナ、カラーコピー、カラーファクシミリ等のカラー画像読取部を備える各種の機器に適用可能である。
【００２３】
続いて、本発明のメモリコントローラ３０について詳細に説明する。
メモリコントローラ３０は、前述のように、画像処理部２８から供給されるＲＧＢのデジタル信号の補正用メモリ３２への書き込み、および、補正用メモリ３２からのＲＧＢのデジタル信号の読み出しを制御するもので、図２のブロック構成概念図に一例を示すように、アドレスカウンタ３６と、コントローラ３８と、メモリインタフェース４０とを有する。
【００２４】
図示例のメモリコントローラ３０において、まず、アドレスカウンタ３６は、コントローラ３８の制御により、図１に示す画像処理部２８から供給されるＲＧＢのデジタル信号を補正用メモリ３２に書き込むためのアドレス、および、補正用メモリ３２からＲＧＢのデジタル信号を読み出すためのアドレスを発生する。なお、コントローラ３８は、タイミングジェネレータ１４から供給されるタイミング信号に基づいて動作する。
【００２５】
また、メモリインタフェース４０は、補正用メモリ３２へのＲＧＢのデジタル信号の書き込み、および、補正用メモリ３２からのＲＧＢのデジタル信号の読み出しの切り換えを制御するもので、画像処理後のＲＧＢのデジタル信号を受け取って、これをアドレスカウンタ３６から供給される書き込み用のアドレスに書き込み、また、アドレスカウンタ３６から供給される補正用メモリ３２の読み出し用のアドレスからＲＧＢのデジタル信号を読み出す。
【００２６】
ここで、図３に、ＲＧＢのデジタル信号が書き込まれた状態の補正用メモリ３２の概念図を示す。同図において、概念的に横一行のＲＧＢのデジタル信号列が原稿画像１２の横１ラインに相当するものであるとすると、１行目のＲＧＢのデジタル信号列は、原稿画像１２の１ライン目の各画素に対応するＲＧＢのデジタル信号であり、２行目以降のＲＧＢのデジタル信号列は、原稿画像１２の２ライン目以降の各画素に各々対応するＲＧＢのデジタル信号である。
【００２７】
また、各行のＲＧＢのデジタル信号列の各々について、左端のＲＧＢのデジタル信号は、原稿画像１２の対応するラインの左端の画素に対応するＲＧＢのデジタル信号であり、以下同様に、左側から２番目以降のＲＧＢのデジタル信号は、同じラインの左側から２番目以降の各画素に各々対応するＲＧＢのデジタル信号となる。このように、原稿画像１２の同一ラインの各画素のＲＧＢのデジタル信号が補正用メモリ３２の連続するメモリアドレスに書き込まれる。
【００２８】
つまり、概念的に、例えば原稿画像１２のライン方向を、図２の補正用メモリ３２の上下方向に対応するメモリアドレスに対応させ、原稿画像１２の画素方向を、補正用メモリ３２の左右方向に対応するメモリアドレスに各々対応させて考えれば、補正用メモリ３２には、原稿画像１２の各ラインの各画素に対応するＲＧＢのデジタル信号が、各画素に直感的に対応した連続するメモリアドレスに書き込まれることになる。
【００２９】
例えば、ラインセンサ１６のＲＧＢの各ラインセンサ間の間隔、すなわち、ＲＧＢ間のラインギャップが各々８ラインであり、原稿画像１２としてＡ４サイズの反射原稿をＢＧＲの順序で解像度４００ｄｐｉで長手方向（副走査方向）に順次読み取る場合を例に挙げて、ＲＧＢのデジタル信号の補正用メモリ３２への書き込み、および補正用メモリ３２からのＲＧＢのデジタル信号の読み出しの手順を説明する。
【００３０】
まず、原稿画像１２としてＡ４サイズの反射原稿をガラス板等の載置台の上に位置決めして読み取りを開始すると、モータ２０によって、主走査方向に延在するラインセンサ１６およびライト１８が副走査方向に移動される。この時、ライト１８から射出された光は原稿画像１２に入射され、原稿画像１２の表面からの反射光がラインセンサ１６に受光される。こうして、原稿画像１２は、ラインセンサ１６によってＲＧＢ毎にライン単位で読み取られる。
【００３１】
ラインセンサ１６からは、読み取られた原稿画像１２の１行の各画素に対応するＲＧＢのアナログ信号が順次出力される。このＲＧＢのアナログ信号は、Ａ／Ｄ変換器２６に供給されて各々対応するＲＧＢのデジタル信号に変換され、画像処理部２８において各種の画像処理が施される。その後、画像処理後のＲＧＢのデジタル信号はメモリコントローラ３０に供給され、補正用メモリ３２への書き込み、および、補正用メモリ３２からの読み出しが制御される。
【００３２】
Ａ４サイズの原稿画像１２は、その短手方向（主走査方向）の長さが約８．３インチであり、４００ｄｐｉの解像度で読み取る場合、１ライン当りに３３２０画素存在する。従って、８ラインのラインギャップは、３３２０×８＝２６５６０画素に相当する。メモリコントローラ３０は、同時に供給されるＲＧＢのデジタル信号を８ライン分の時間ずらして、同一ラインの各画素のＲＧＢのデジタル信号を補正用メモリ３２の連続するメモリアドレスに格納する。
【００３３】
ＢＧＲの順序で原稿画像を読み取る場合、まず最初にＢのデジタル信号が得られ、ラインギャップに相当する８ライン後から有効なＧのデジタル信号が得られる。そして、さらに８ライン後から有効なＲのデジタル信号が得られ、以後、ＢＧＲのデジタル信号が同時に得られる。ただし、既に述べたように、同時に得られるＢＧＲのデジタル信号は、互いにラインギャップの８ラインに相当する時間出力タイミングがずれている。
【００３４】
以下、図４に示す補正用メモリ３２へのＲＧＢのデジタル信号の書き込み手順を表す一実施例の概念図を参照しながら説明する。
本実施例の場合、メモリコントローラ３０は、まず、図４（ａ）に示すように、有効なＢのデジタル信号を補正用メモリ３２に順次書き込む。この時、ＲおよびＧのデジタル信号を書き込むためのアドレスを飛ばしてＢのデジタル信号を書き込む。
【００３５】
Ｂのデジタル信号を８ライン分書き込んだ後、図４（ｂ）に示すように、続いて、ＢおよびＧのデジタル信号を補正用メモリ３２に順次書き込む。この時、Ｂのデジタル信号は、８ライン分書き込んだ後ろに続けて同じように書き込む。また、Ｇのデジタル信号は、Ｂのデジタル信号に対して８ライン分前の画素位置に相当するメモリアドレスの隣のアドレス（図示例では１つ前のアドレス）に書き込む。
【００３６】
続いて、Ｂのデジタル信号を１６ライン分、および、Ｇのデジタル信号を８ライン分補正用メモリ３２に書き込んだ後、図４（ｃ）に示すように、Ｂ，ＧおよびＲのデジタル信号を書き込む。同じく、Ｂのデジタル信号は１６ライン分書き込んだ後ろ、Ｇのデジタル信号は８ライン分書き込んだ後ろに続けて書き込む。また、Ｒのデジタル信号は、Ｇのデジタル信号に対して８ライン分前の画素位置に相当するメモリアドレスの隣のアドレスに書き込む。
【００３７】
このようにして、ＢＧＲのデジタル信号を各々１７ライン分、９ライン分、１ライン分書き込んだ時点で、補正用メモリ３２の１列目のＲＧＢのデジタル信号は、原稿画像１２の１ライン目の同一画素位置のＲＧＢのデジタル信号が、補正用メモリ３２の１列目の連続するメモリアドレスに書き込まれている状態である。なお、図４（ｂ）および（ｃ）においては、分かりやすいように、同時に供給されたＢＧＲのデジタル信号の１つに丸印を付してある。
【００３８】
その後、本実施例では、図４（ｃ）に示す補正用メモリ３２から、補正用メモリ３２の１行目すなわち原稿画像１２の１ライン目の各画素に対応するＲＧＢのデジタル信号が順次読み出され、インタフェース３４を介してＰＣ等に転送される。以下同様にして、１ライン分のＢＧＲのデジタル信号を書き込んだ後、１ライン分のＲＧＢのデジタル信号を読み出すことを繰り返し行うことにより、ＲＧＢのデジタル信号の出力タイミングが調整（一致）される。
【００３９】
なお、次の１ライン分のＢＧＲのデジタル信号の書き込みについては、Ｂのデジタル信号が補正用メモリ３２の１列目に上書きされ、ＧおよびＲのデジタル信号は各々１０列目および１列目に書き込まれる。また、本実施例の場合、ＧおよびＲのデジタル信号も、補正用メモリ３２の最大容量である１７ライン分のデータを書き込んだ後、１８ライン目以降のデータは補正用メモリ３２の１列目に戻って上書きされる。
【００４０】
このように、本発明のメモリコントローラを適用するカラー画像読取装置では、補正用メモリ３２の領域をＲＧＢ毎に固定することなく使用するため、様々なラインギャップの間隔や、原稿画像１２の読取解像度、原稿サイズ等に柔軟に対応可能である。また、ＲＧＢのデジタル信号が読み出す順序で連続アドレスに格納されているため読み出しの制御が容易であり、特に、補正用メモリ３２としてＤＲＡＭを使用すれば、高速なページモードでの読み出しが可能となる。
【００４１】
また、デジタル信号の書き込みの際には、例えばＢのデジタル信号の書き込み画素数をカウントして、これがラインギャップに相当する画素数に到達した時点でＧのデジタル信号の書き込みを開始するようにしてもよいし、ラインセンサ１６からのデータの読み出しには１ライン毎に必ず同期信号が必要となるため、この同期信号をラインギャップに相当するライン数分カウントすることによりＧのデジタル信号の書き込みを開始するようにしてもよい。
【００４２】
なお、上記実施例では、Ｒのデジタル信号を補正用メモリに一時的に格納する容量を１ライン分としたが、本発明はこれに限定されず、必要に応じて適宜決定すればよい。また、Ｒのデジタル信号が画像処理部２８から供給されるタイミングに合わせて、補正用メモリ３２から同一ラインの各画素に相当するＧおよびＢのデジタル信号を読み出すようにすれば、Ｒのデジタル信号を必ずしも補正用メモリ３２に一時的に格納する必要はない。
【００４３】
本発明のカラー画像読取装置は、基本的に以上のようなものである。
以上、本発明のカラー画像読取装置およびメモリコントローラについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００４４】
【発明の効果】
以上詳細に説明した様に、本発明は、３ラインイメージセンサで読み取られた原稿画像に対応するＲＧＢのデジタル信号を、補正用メモリを用いてラインギャップを補正して出力するカラー画像読取装置において、ＲＧＢのデジタル信号の補正用メモリへの書き込み、および、補正用メモリからのＲＧＢのデジタル信号の読み出しを制御するメモリコントローラであって、同時に供給される互いに所定ライン間隔離れたラインの同一画素位置のＲＧＢのデジタル信号について、同一ラインの同一画素位置のＲＧＢのデジタル信号を連続するメモリアドレスに書き込むように補正用メモリを制御するものである。
このように、本発明によれば、補正用メモリの領域をＲＧＢ毎に固定することなく使用するため、様々なラインギャップの間隔や、原稿画像の読取解像度、原稿サイズ等に柔軟に対応可能となり、システム設計が容易であるし、コストダウンにもつながる。また、本発明によれば、ＲＧＢのデジタル信号が読み出す順序で連続アドレスに格納されているため読み出しの制御が容易であり、特に、補正用メモリとしてＤＲＡＭを使用すれば、高速なページモードでの読み出しが可能となるし、特定範囲のスキャンを行う場合にも、同期信号を検出するだけで特に補正用メモリの領域を変更することなく動作させることができるという利点がある。
【図面の簡単な説明】
【図１】  本発明のカラー画像読取装置の一実施例のブロック構成概念図である。
【図２】  本発明のメモリコントローラの一実施例のブロック構成概念図である。
【図３】  デジタル信号が書き込まれた状態の補正用メモリの一実施例の概念図である。
【図４】  （ａ）、（ｂ）および（ｃ）は、補正用メモリへのデジタル信号の書き込み手順を表す一実施例の概念図である。
【図５】  カラー画像読取装置の一例のブロック構成概念図である。
【図６】  補正用メモリの一例の概念図である。
【符号の説明】
１０  カラー画像読取装置
１２  原稿画像
１４  タイミングジェネレータ
１６  ラインセンサ
１８  ライト
２０  モータ
２２，２４，３８  コントローラ
２６  Ａ／Ｄ変換器
２８  画像処理部
３０  メモリコントローラ
３２  補正用メモリ
３４  インタフェース
３６  アドレスカウンタ
４０  メモリインタフェース
【図１】
0004339462.tif 000002
【図２】
0004339462.tif 000003
【図３】
0004339462.tif 000004
【図４】
0004339462.tif 000005
【図５】
0004339462.tif 000006
【図６】
0004339462.tif 000007