(57)【特許請求の範囲】
【請求項１】
表面に溝が形成された、ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板上にＡｌｙＧａ１−ｙＡｓ（０．９≦ｙ≦１．０）層とIII-Ｖ族化合物半導体層をエピタキシャル成長して、前記溝に対応する部位を除去するように前記ＡｌｙＧａ１−ｙＡｓ層（０．９≦ｙ≦１．０）と前記III-Ｖ族化合物半導体層をメサエッチングする工程と、
シリコン基板に非晶質ガリウム砒素層を形成し、該非晶質ガリウム砒素層上にＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層をエピタキシャル成長する工程と、
前記III-Ｖ族化合物半導体層と前記ＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層とを貼り合わせた後、前記ＡｌｙＧａ１−ｙＡｓ（０．９≦ｙ≦１．０）層をエッチングして、前記ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板を除去する工程と、を具備する半導体基板の製造方法。
【請求項２】
前記シリコン基板上のＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層の転位密度が１×１０8ｃｍ-2以下であり、かつこのシリコン基板の反りによる曲率半径が７０ｍ以上であることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記シリコン基板の前記溝に対応する部位に溝を形成して前記ＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層を形成することを特徴とする請求項１または請求項２に記載の半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はIII-Ｖ族化合物半導体層を含むエピタキシャル層をシリコン基板上に転写する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
シリコン基板に化合物半導体を形成することで、化合物半導体の優れた受発光特性と高周波特性を兼ね備えた多機能のデバイスがシリコン基板上に構築できる。シリコン基板はＧａＡｓ基板やＩｎＰ基板に比べて機械的強度が高く、デバイス試作プロセスにおける基板の割れ、カケに起因する歩留りの低下を大幅に改善できる。また、安価で大口径のシリコン基板を用いたデバイスは、ＧａＡｓ基板やＩｎＰ基板を用いたデバイスよりも、デバイスの製造コストを大幅に低減することができる。このため、化合物半導体をシリコン基板に直接成長する技術や化合物半導体基板をシリコン基板に貼り合せる手法が提案されている。
【０００３】
例えばシリコン基板上にＧａＡｓを直接成長する場合には、ＭＢＥ（Molecular Beam Epitaxy）法やＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法による２段階成長法で形成する。つまり、８５０℃〜１０００℃でシリコン基板表面の自然酸化膜を除去し、4００℃前後へ冷却した後、非晶質ＧａＡｓを１００〜１０００Å成膜する。その後５００〜７００℃に昇温してＧａＡｓ層をエピタキシャル成長する。
【０００４】
また、特開平６−９００６１号公報や特開平９−６３９５１号公報に示されているように、シリコン基板と化合物半導体基板の表面同志を接合し、異種基板を接合する手法が提案されている。
【０００５】
ここで、図４を用いて、シリコン基板への化合物半導体エピタキシャル層の転写技術を説明する。
【０００６】
まず、図４（ａ）に示すように、ガリウム砒素基板１にガリウム砒素から成るバッファ層２を０．１〜２μｍ程度成長する。
【０００７】
次に、選択エッチング層としてアルミニウム砒素層３を１００〜１０００Å成長し、デバイスの活性層を含むエピタキシャル層４を成長する。
【０００８】
次に、図４（ｂ）に示すように、シリコン基板５を接触させて水素ガス中でアニールすることで貼り合わせる。
【０００９】
その後、図４（ｃ）に示すように、ふっ酸系のエッチング液でアルミニウム砒素層３をエッチングする。これによりデバイスの活性層を含むエピタキシャル層４をシリコン基板５に転写することができる。
【００１０】
【発明が解決しようとする課題】
ところが、シリコン基板５上に化合物半導体４を直接エピタキシャル成長する場合、基板５とエピタキシャル層４の格子定数や熱膨張係数の差に起因して、化合物半導体エピタキシャル層に１×１０6個ｃｍ-2以上の結晶欠陥が発生する。そのため、レーザーダイオード、発光ダイオード、あるいは電界効果トランジスター等を形成しても、その特性と信頼性が大幅に低下し、実用に供することができないという問題があった。
【００１１】
また、シリコン基板５に化合物半導体層４を貼り合せた後に、化合物半導体基板１から化合物半導体エピタキシャル層４をリフトオフ法で転写するには、エッチング液による選択エッチング層３の除去が必要であり、エッチング液の回り込み距離に制限されて、数ｃｍ角の大きさでの貼り合せが限界であり、特開平６−９００６１号公報や特開平９−６３９５１号公報に示される手法では、４インチや６インチの大口径基板への転写は不可能であるという問題があった。
【００１２】
さらに、貼り合せた後に、シリコン基板５と化合物半導体層４との熱膨張係数や格子定数の差に起因する転位がデバイスの活性層を含む化合物半導体エピタキシャル層４に発生するという問題があった。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る半導体基板の製造方法では、表面に溝が形成された、ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板上にＡｌｙＧａ１−ｙＡｓ（０．９≦ｙ≦１．０）層とIII-Ｖ族化合物半導体層をエピタキシャル成長して、前記溝に対応する部位を除去するように前記ＡｌｙＧａ１−ｙＡｓ層（０．９≦ｙ≦１．０）と前記III-Ｖ族化合物半導体層をメサエッチングする工程と、シリコン基板に非晶質ガリウム砒素層を形成し、該非晶質ガリウム砒素層上にＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層をエピタキシャル成長する工程と、前記III-Ｖ族化合物半導体層と前記ＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層とを貼り合わせた後、前記ＡｌｙＧａ１−ｙＡｓ（０．９≦ｙ≦１．０）層をエッチングして、前記ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板を除去する工程と、を具備する。
【００１４】
また、上記半導体基板の製造方法では、前記シリコン基板上のＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層の転位密度が１×１０8ｃｍ-2以下であり、かつこのシリコン基板の反りによる曲率半径が７０ｍ以上であることが望ましい。
【００１６】
さらに、上記半導体基板の製造方法では、
前記シリコン基板の前記溝に対応する部位に溝を形成して前記ＩｎｘＧａ１−ｘＡｓ（０．０５≦ｘ≦０．６）層を形成することが望ましい。
【００１７】
【作用】
上記のように製造すると、デバイスの活性層を含む化合物半導体エピタキシャル層は、ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層をエピタキシャル成長したシリコン基板に転写され、ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層が緩衝層として働くため、デバイスの活性層を含む化合物半導体層に転位が導入されることがない。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づき詳細に説明する。
【００１９】
図１は、請求項１に係る半導体基板の製造方法の一実施形態を示す図であり、６はゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板、７はガリウム砒素やインジウム燐等からなるバッファ層、８はＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＧａＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＧａＡｓＰ、ＩｎＡｌＧａＡｓ、またはＩｎＡｌＧａＡｓＰなどのIII-Ｖ族化合物半導体から成るデバイスの活性層を含むエピタキシャル層、９はシリコン基板５にエピタキシャル成長されたＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層である。
【００２０】
Ｓｉ基板上に、直接、ＧａＡｓなどのIII-Ｖ族化合物半導体を成長する場合と比較して、Ｇｅ基板、ＧａＡｓ基板、ＩｎＰ基板には転位密度の低い（１×１０4個ｃｍ-2以下）結晶の良好なIII-Ｖ族化合物半導体が形成できる。また、ＡｌＡｓの選択エッチング層を挿入してバッファ層を形成できるのも基板は、Ｇｅ基板、ＧａＡｓ基板、ＩｎＰ基板に限定される。
【００２１】
まず、周知のＭＢＥ法やＭＯＣＶＤ法等の気相エピタキシャル法で、ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板６にガリウム砒素やインジウム燐等からなるバッファ層７を成長する。
【００２２】
その後、選択エッチング層となるＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）層３を１００〜１０００Å成長する。この膜厚は、図１（ｂ）に示すメサ領域の幅Ｗが広い程、厚く設定しないと、後に示す選択エッチングが困難となる。たとえばメサ領域の幅Ｗが１００μｍの時は、２００Å以上で選択エッチングが可能となる。
【００２３】
選択エッチング層となるＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）層３の成長の後、III-Ｖ族化合物半導体から成るデバイスの活性層を含むエピタキシャル層８を成長して、エピタキシャル装置から取り出す。
【００２４】
その後、図１（ｂ）に示すように、通常のフォトリソグラフィとエッチングで幅Ｗを持つメサ領域を形成する。この際、エッチングは硫酸／過酸化水素水／水の混合液によるウエットエッチングまたは塩素ガスのプラズマによる気相エッチングで行ない、ＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）層３の側壁が完全に露出するまでエッチングを行なう。
【００２５】
次に、図１（ｃ）に示すように、ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９がエピタキシャル成長されたシリコン基板５と貼り合せ、貼り合せ面を１０〜５０Ｐａの圧力で加圧して、水素雰囲気の２００〜５００℃で３０分から数時間のアニールを行なうことで、貼り合せを完了する。
【００２６】
なお、ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９のシリコン基板５へのエピタキシャル成長は、ＭＢＥ法やＭＯＣＶＤ法による２段階成長法で行う。つまり、８５０〜１０００℃でシリコン基板５の表面の自然酸化膜等を除去し、４００℃前後に冷却した後に非晶質ガリウム砒素層を１００〜１０００Å成膜する。
【００２７】
その後、５００〜６００℃に昇温しＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９を成長する。
【００２８】
インジウム組成が０．６より大きい場合は単結晶薄膜を成長することができず、良好な貼り合せ強度が得られない。つまり、ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９の転位密度を１ラ１０8ｃｍ-2以下にすることで、良好な貼り合せ強度を得ることができる。インジウムの組成が０．０５より小さくなると、シリコン基板の橇による曲率半径が７０ｍより小さくなり、シリコン基板の橇が大きくなり、均一な貼り合わせができなくなる。
【００２９】
ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９が成長されたシリコン基板５の反りによる曲率半径は７０ｍ以上が必要で、７０ｍより小さい場合、貼り合せ強度の低下やクラックの発生等が生じ、所望の半導体基板を得ることができない。
【００３０】
次に、図１（ｄ）に示すように、ふっ酸系のエッチング液でＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）層３を除去し、デバイスの活性層を含むエピタキシャル層８をＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９を介してシリコン基板５に転写する。
【００３１】
図２は、請求項３に係る半導体基板の製造方法を示す図である。図２（ａ）に示すように、ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板６にあらかじめ数十〜数百μｍの溝１０を形成しておくと、図２（ｄ）におけるＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）層３の選択的除去を短時間にかつより均一に行なうことができる。すなわち、エピタキシャル層８または基板６の溝１０を通してふっ酸系のエッチング液を供給してアルミニウム砒素層３を選択的にエッチング除去できるため、４インチ以上の大口径基板６でのエピタキシャル層の転写が可能となる。
【００３２】
図３は、請求項４に係る半導体基板の製造方法を示す図である。図３（ｃ）に示すように、ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板６にあらかじめ数十〜数百μｍの溝‘１０を形成しておき、かつあらかじめ溝１０が形成されたシリコン基板５にＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層９がエピタキシャル成長された基板と貼り合せることにより、図３（ｄ）におけるＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）層３の選択的除去を短時間にかつより均一に行なうことができる。すなわち、エピタキシャル層８または基板６の溝１０を通してふっ酸系のエッチング液を供給してアルミニウム砒素層３を選択的にエッチング除去できるため、４インチ以上の大口径基板でのエピタキシャル層の転写が可能となる。
【００３３】
【発明の効果】
以上のように、請求項１に係る半導体基板の製造方法によれば、シリコン基板に転位欠陥の少ないIII-Ｖ族化合物半導体エピタキシャル層が形成できる。これにより、機械的強度が高く、熱伝導性の良好なシリコン基板の特徴を活かした化合物半導体レーザー、フォトダイオード等のアレイや、化合物半導体の電界効果トランジスター等による高速電子素子を一体化したデバイスを製造することができる。
【００３４】
また、メサ部や基板溝を通して選択エッチングを行なうことができ、４インチ以上の大口径基板においてもIII-Ｖ族化合物半導体エピタキシャル層を均一にシリコン基板に転写することができる。
【００３５】
さらに、ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板は繰り返して使用できるため、素子を安価に製造することができる。
【図面の簡単な説明】
【図１】請求項１に係る半導体基板の一実施形態を示す図である。
【図２】請求項３に係る半導体基板の製造方法の一実施形態を示す図である。
【図３】請求項４に係る半導体基板の製造方法の一実施形態を示す図である。
【図４】従来の半導体基板の製造方法を示す図である。
【符号の鋭明】
１：ガリウム砒素基板、２：バッファ層、３：ＡｌyＧａ1-yＡｓ（０．９≦ｙ≦１．０）選択エッチング層、４：デバイスの活性層を含むエピタキシャル層、５：シリコン基板、６：ゲルマニウム基板、ガリウム砒素基板、またはインジウム燐基板、７：バッファ層、８：デバイスの活性層を含むエピタキシャル層、９：ＩｎxＧａ1-xＡｓ（０．０５≦ｘ≦０．６）層
【図１】
0004303379.tif 000002
【図２】
0004303379.tif 000003
【図３】
0004303379.tif 000004
【図４】
0004303379.tif 000005