(57)【特許請求の範囲】
【請求項１】
モータに取り付けられた速度パルス検出器と、この検出器からの信号を４倍周した信号をモータ回転パルスカウンタでセット数カウントする間、クロックカウンタがクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出する速度検出回路と、速度指令値と速度検出値との偏差を演算する速度制御アンプを備えたエレベータの速度制御装置において、
前記速度検出回路は、検出されたエレベータ速度が零速度か否かを判断し、零速度状態時には、モータ回転パルスカウンタのセット値を４の整数倍から１の整数倍に切り替える制御を行い、前記判断で零速度でなく５個目以降との判断時に、５個目のパルスにて同カウンタのセット値を４の整数倍に切り替えるよう構成したことを特徴とするエレベータの速度制御装置。
【請求項２】
エレベータのモータを駆動するインバータをコンピュータにより制御してエレベータを運転するにあたり、前記モータに取り付けられた速度パルス検出器からの信号を検出しモータの回転速度を検出する検出制御プログラムを記録した記録媒体であって、
前記記録媒体は、前記速度パルス検出器からのパルス信号を４倍周したパルスのエッジ発生時刻間隔で検出するパルスエッジ時刻検出手段と、４倍周したパルスを計数するモータパルス計数手段と、前記エッジ発生時刻間隔から速度を演算する速度演算手段と、速度演算手段による速度検出値から速度零を判断する零速度判定手段と、この零速度判定手段による零速度判定信号で前記パルスエッジ時刻検出手段の動作モードを１の整数倍モードとし、速度≠０判定から５パルス検出されたとき動作モードを４の整数倍モードに切換え、前記エッジ発生の計数間隔を変える速度検出動作モード変更手段を有するエレベータの速度検出プログラムを記録したコンピュータ読取可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エレベータにおける速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
エレベータの速度制御装置には、図３に示すようなベクトル制御装置が使用される。図中、１はエレベータのモータ、２はモータ１の軸又はエレベータのかごと等速で動作する部分に取り付けられた速度パルス検出器、３はこの速度パルスからモータ速度ωnを検出する速度検出回路、４は速度指令Ｎと速度検出値ωnとの偏差をＰＩ演算する速度制御アンプ。
【０００３】
５はアンプ４からのトルク電流指令値Ｉtと励磁電流設定値Ｉ0からモータの一次電流値Ｉ1を求める一次電流演算回路、６はＩtとＩ0の位相角φを求める位相演算部、７はＩtとＩ0及び回路１１〜１３で求めた２次時定数からすべり周波数ωsを求めるすべり周波数演算部、８はωsとωnを加算して角周波数ω0を出力する加算器。
【０００４】
９はＩ1，φ，ω0からモータ１の一次電流指令値Ｉa，Ｉb，Ｉcを求める一次電流演算部、１０はこの一次電流指令値を受けてモータに一次電流を出力するインバータ、１１は電流検出器、１２はＡ／Ｄ変換器、１３は二次時定数演算部である。
【０００５】
上記速度検出回路３は、図４に示すようにモータ回転パルスカウンタ１５およびクロックカウンタ１６と、モータ回転パルスカウンタ１５の同期を制御するカウンタ同期制御部１７と上記カウンタ１５又は１６からのキャリー信号ＣＹを通す論理和回路１８と、この論理和回路１８からの信号を受けてカウンタ同期制御部１７にカウンタ停止信号を出力するカウンタ停止出力部１９で構成されている。
【０００６】
モータ回転パルスカウンタ１５は上記速度検出器２（図３）の出力周波数を４倍周した信号ＦＰ４（図５）をカウントし、クロックカウンタ１６はＣＰＵクロック等の高速クロック信号（数ＭＨｚ〜数十ＭＨｚ）をカウントする。
【０００７】
図４において、モータ回転パルスカウンタ１５には初期値を書き込むことができるようにして、クロックカウンタ１６にはカウンタ・リセット信号の入力により、カウンタの状態を初期値へ戻すことができるようにしている。
【０００８】
そこで、速度パルス検出器２（図３）からの信号を４倍周した信号ＦＰ４をトリガとして、クロックカウンタ１６の動作を開始させ、モータ回転パルスカウンタ１５がオーバフローしたところで、このカウンタのＣＹ（キャリー）信号を出力させ、諭理和回路１８を介してカウンタ停止出力部１９からカウンタ同期制御部１７にカウンタ停止信号を出力してクロックカウンタ１６を停止させる。
【０００９】
こうすると、速度パルス検出器２からの信号を４倍周した信号ＦＰ４のパルスが設定数発生する間の時間をクロックカウンタ１６の値から知ることができることになる。この時間を検出して演算することによりエレベータの速度検出を行っている。
【００１０】
モータ回転速度の計算式は数１式で示される。
【００１１】
【数１】
0004253372.tif 000002
【００１２】
また、次回の検出のための、モータ回転パルスカウンタ１５にセットするカウント値ＲＮＣＴのセット値は数２式のように計算して決定している。
【００１３】
【数２】
0004253372.tif 000003
【００１４】
数２式によると、クロックカウンタ１６が多くカウントしたときは、次回検出のためのモータ回転パルスカウンタ１５にセットする値ＲＮＣＴを小さくセットすることになる。実際には、制御装置の速度制御周期よりも短い時間間隔、つまりＲＭＣＴの値となるように、ＲＮＣＴを選択して速度検出を行うことになる。
【００１５】
ここで、モータ回転パルスカウンタ１５にセットする値ＲＮＣＴは、通常４の倍数に設定される。つまり最小値は４で、速度が増加するに伴い８，１２，１６…と増加させる演算を行う。
【００１６】
エレベータの動作開始時に、速度パルス検出器からのパルスが４個以上来ないと制御装置はエレベータが動作したことを認識できないので、運転開始時の速度検出に時間遅れを生ずることとなり、かごの振動（スタートショック）を生ずることとなる。
【００１７】
そのため、現在の速度検出値（モータ回転速度）ＤＳＰが定格速度に対して予め設定した一定値以下（例えば２％以下）である場合に、モータ回転パルスカウンタ１５にセットする値ＲＮＣＴを通常４として制御していたものを１として制御する（図７）。
【００１８】
上記速度検出回路の動作モードの変更により、エレベータの動作開始時に、速度パルス検出器２からのパルスが４個以上こないとエレベータが動作を開始したことを認識できなかったものが、パルス１個で認識できるため、速度制御アンプ４（図３）の出力の振れが早期に抑えられてスタートショックを抑制することが可能となる。（特願平９−１７２７４号）
また、速度検出装置において、速度パルス検出器の検出パルスの各エッジの発生時刻を保持するラッチを使用して、このラッチ情報を用いて速度演算するものがある（特開平６−１１８０９０号公報）。この速度演算回路を図８に示す。
【００１９】
図８において、２１はエンコーダ（速度パルス検出器）からの２相信号（Ａ相，Ｂ相）が供給されるラッチ信号作成部で、このラッチ信号作成部２１には波形整形回路が組み込まれている。ラッチ信号作成部２１にエンコーダからの２相（Ａ，Ｂ相）信号（図５，図６）が入力されると、その信号よりまずパルスエッジを検出し、そのパルス変化により正転エッジ／逆転エッジを検出し、ＵＰ／ＤＯＷＮ信号を出力する。また、各エッジ変化を物理的な回転スリット等の位相角により、４種類に分類し、対応する後述のデータラッチ部へデータラッチイネーブル信号としてエッジ選択信号ＥＤＯ〜ＥＤ３を出力する。なお、エッジ選択信号ＥＤ０〜ＥＤ３は４つのうちエッジ毎に１つのみ動作する。
【００２０】
図９Ａ，ＢはエンコーダからＵＰ／ＤＯＷＮ信号を得るときの動作タイミングチャートおよびエッジ選択信号ＥＤ０〜ＥＤ３を得るときの動作タイミングチャートである。
【００２１】
２２は角度計測カウンタ（角検出カウンタ）で、このカウンタ２２にはラッチ信号作成部２１からの出力信号のうち４倍周信号４ＦとＵＰ／ＤＯＷＮ信号が供給される。両信号は角度計測カウンタ２２で図１０に示すタイミングチャートに示すように計測され、出力にエンコーダの回転角がカウンタデータとして得られる。
【００２２】
２３は時刻計測カウンタ（時刻検出カウンタ）で、このカウンタ２３は計測基準クロックＣＬＫと周期設定値とを計測し、出力に演算周期カウント値とタイミング出力（周期信号）ＳＭＰＬを得る。そのタイミングチャートを図１１に示す。
【００２３】
このカウンタ２３は前記４Ｆ信号発生時刻となる基準時刻を計測するもので、カウンタの有効ビット長は速度演算周期以上であればよい。ここでは、カウンタ２３を速度演算周期発生器として用いる場合を示し、また、カウンタ２３はＤＯＷＮカウンタの例として示した。
【００２４】
２４−１、２４−２…２４−４は第１データラッチ部（角度データラッチ）で、この第１データラッチ部２４−１、２４−２…２４−４には角度計測カウンタ２２のカウント値出力（角度出力）が供給される。また、これらラッチ部２４−１…２４−４にはイネーブル信号としてエッジ選択信号ＥＤ０〜ＥＤ３が供給される。これによリ各エッジの角度をラッチする。第１のデータラッチ部２４−１はＤ型フリップフロップから構成され、これらフリップフロップは角度計測カウンタ２２のビット数と同数により構成される。なお、第１データラッチ部２４−２…２４−４も同様に構成される。
【００２５】
また、２５−１…２５−４は第２データラッチ部で、これらラッチ部２５−１…２５−４の構成は第１データラッチ部２４−１…２４−４と同一構成である。第２データラッチ部２５−１…２５−４には時刻計測カウンタ２３のカウント値出力ＴＣＮが供給される。
【００２６】
２６はラッチ信号作成部２１から送出されるエッジ選択信号ＥＤ０〜ＥＤ３が供給されるエッジ検出保持部で、このエッジ検出保持部２６はＪ−Ｋフリップフロップから形成され、速度検出周期中にＥＤ０〜ＥＤ３の各エッジの変化検出の有無を検出保持する。１回でも対応するエッジの変化があれば、「１」を設定し、１回も生じなかった場合は「０」を保持する。この保持データは第１データラッチ部２４−１…２４−４から第２データラッチ部２５−１…２５−４にデータ転送する毎に「０」にリセットする。
【００２７】
３２は第３データラッチ部で、この第３データラッチ部は次の３つの回路から構成されている。まず、２７−１…２７−４は角度データラッチで、このラッチはパルスエッジ毎に更新繰り返している第１データラッチ部２４−１…２４−４のラッチデータについて速度演算周期信号ＳＭＰＬが出力された時刻のデータをラッチする。ＣＰＵ３０からは前記角度データラッチ２７−１…２７−４を通して角度情報が読み取られる。上記のようにデータラッチ部の構成を２重化としたため、ＣＰＵ３０からの読出し動作中でも第１データラッチ部２４−１…２４−４は計測及びデータの変更が可能となる利点がある。
【００２８】
２８−１…２８−４は第３データラッチ部３２のうちの時刻データラッチで、このラッチ２８−１…２８−４は速度演算周期信号ＳＭＰＬのタイミングで、第２データラッチ部２５−１…２５−４のデータを転送／保持する。この時刻データラッチ２８−１…２８−４もＣＰＵ３０から読出し可能である。
【００２９】
２９は第３データラッチ部３２のうちのエッジ検出部で、この検出部２９もＳＭＰＬ信号のタイミングでラッチ動作を行う。このエッジ検出部２９はエッジ検出保持部２６からのデータが入力され、１ビットで構成され、ＣＰＵ３０から読み出し可能になっている。
【００３０】
３１は速度演算周期信号ＳＭＰＬを出力するコントローラで、このコントローラ３１には時刻計測カウンタ２３からのタイミング出力、ＣＰＵ３０からのラッチ信号及び外部端子からのラッチ信号等により上記ＳＭＰＬ信号を送出し、この信号が第３データラッチ部とエッジ検出保持部２６のイネーブル信号ＥＮとなる。
【００３１】
速度検出演算には次の２通りの手段がある。
【００３２】
（１）ＳＭＰＬ周期間にエッジ検出が１つ以上存在する場合、
（２）ＳＭＰＬ周期間にエッジ検出が１つも無い場合。
【００３３】
まず、上記（１）の場合について述べる。図１２のように低速でエンコーダパルス周期が長く（Ａ相，Ｂ相のように）、速度演算周期ＴS間に４逓倍の信号が４種類ともないような場合であっても、現在の検出時刻をＴ1とすると、Ｔ2→Ｔ1間に少なくとも１つのパルスの変化が存在する場合（図中、ｔd，ｔeがＴ2→Ｔ1間にエッジ検出した時刻である）、この新しい方のデータ（カウント値の小さい方）を用いて速度演算を行う（ここではｔe）。そして、位相はパルスの１周期で計算するため、対応するエッジでかつ前回ＣＰＵに検出された値ｔaの時刻のデータを用いる。
【００３４】
位相角の差はΔθ＝θe−θaにより計算できる。しかし、時間については、
Ｔ2→Ｔe間＝（Ｔs−Ｔe）
Ｔ3→Ｔ2間＝Ｔs
Ｔa→Ｔd間＝Ｔa
の３つのサンプル周期にわたる期間の和であり、
ΔＴ＝（Ｔs−Ｔe）＋Ｔs＋Ｔaとなる。
【００３５】
そして、速度ωはω＝Δθ／ΔＴの式で計算する。高速で、サンプル周期毎に４逓倍の信号が４種類とも発生する場合には、上記のＴ3→Ｔ2間のデータは存在せず、Ｔa…ＴOLD，Ｔe＝ＴNewと一般形とおくと、ωは次式で計算できる。
【００３６】
ω＝（θNew−θOLD）／｛（ＴS−ＴNew）＋ＴOLD｝
前述のようにＴ3→Ｔ2間にパルスが無い期問が存在する場合には図１５に示すようにサンプル周期ＴS分をＴaの値に加算すればよく、加算をソフトウェアで実現すれば、４逓倍信号が１サンプル期間に１パルスしか入力されず、前回パルスとの１周期分の時間差が時刻計測カウンタ２３をオーバする場合でも、エンコーダパルスの１周期の整数倍について時刻計測カウンタ２３以上の時刻が正確に計測できる。また、４逓倍の全てのエッジデータを記憶しておけば、サンプル時にどのエッジが発生しても、任意のエッジの１周期の整数倍の周期が得られる。
【００３７】
ここで、ＴS＋Ｔaのようにパルスが発生しない場合を述べると、Ｆ（０）〜Ｆ（３）のフラグにて対応するエッジが発生しないときには、前回データにＴSだけ加算するようにすれば、何周期にわたり、エッジが来なくても、Ｔaの前回値は正確に維持できる。これを各エッジ毎に判定及び加算処理を行えばよい。
【００３８】
次に前記（２）のＳＭＰＬ周期間にエッジ検出が１つも無い場合について述べる。図１４Ａはタイミングチャート、図１４ＢはＳＭＰＬ割込直後の前回値時刻データの推移を示す説明図で、ΔＴ＝ＺＴ（０）〜ＺＴ（３）のうち最も古い値（値の大きなもの）（図１４Ｂではｔa＋２Ｔs）、Δθ＝１（エンコーダ１周期）とすると、Ｔ1のサンプル直後に最も古い値のデータのエッジが発生すると仮定した場合の速度推定値は次式で求められる。
【００３９】
ω＝Δθ／ΔＴ＝（１／ΔＴ）×Ｓｇｎ（ω’）
Ｓｇｎ（ω’）は前回の速度検出値の回転方向極性である。
【００４０】
もし、次回のサンプルＴ0の時刻までエンコーダパルスが発生しない場合、ＺＴ（０）〜ＺＴ（３）はＴsだけ速度推定後加算されており、ΔＴ＝ｔa・３Ｔsのように前回よりＴsだけ長いΔＴで速度推定でき、図１５のようにパルス入力停止時でも、推定速度が低下しながら追従できる。いわゆる、タウマチック動作を行う。
【００４１】
図１６は上述した速度検出演算動作のフローチャートである。
【００４２】
上記図８の速度演算回路によれば、４種類のエッジに関して個別に計測値をラッチするので、１Ｆ信号（同一エッジ間で計測）や４Ｆ信号（隣合ったエッジ間で計測）により速度演算の切り換えが計測後任意に選択できる。
【００４３】
上記の検出回路を用いて速度検出する原理については、電学論Ｄ，１１５巻１１号、平成７年１１月「オーバラップ速度検出方式の提案と速度オブザーバの特性改善」山本，他、に記載されている。
【００４４】
【発明が解決しようとする課題】
現在エレベータ制御装置（図３）は、速度検出に上記図８の速度検出回路を用いているが、以下に記載する問題がある。
【００４５】
エレベータの動作開始時に、速度パルス検出器からのパルスが４個以上こないと制御装置はエレベータが動作したことを認識できない。つまり、運転開始時の速度検出に時間遅れを生ずることとなり、かごの振動を生ずることとなる。
【００４６】
そこで、上記図７の速度検出制御フローを用いて、速度検出回路のモードを切り換えることによって、速度パルス検出器からのパルスが１個来ると速度検出が可能な状態とする。
【００４７】
これはエレベータ動作開始時には、図６のパルス検出区間Ａ−Ｂで検出を行い、パルス位置Ｄまでは、パルス１個毎（４Ｆモード）に速度検出を行い、パルス位置Ｅ，つまり５個目のパルスからは、Ａ−Ｅ間，続いてパルス位置ＦでＢ−Ｆ間の時間を測定する（１Ｆモード）ことにより速度検出を行うことになる。これにより、検出精度のよい速度検出を行うことが可能となる。
【００４８】
ここで、上記エレベータが動作して、５個目のパルスが来るまでは４Ｆモードにて速度検出を行い、それ以降は１Ｆモードで速度検出を行う理由は、速度パルス検出器の出力の相間の位相誤差が大きいため、４Ｆモードによる検出では、低速域で速度演算周期毎にパルス信号を得ることが出来ないため、速度検出に遅れを生ずることになるか、検出誤差は小さいということにある。従って、低速では４Ｆモード，高速では１Ｆモードへと切り替えを行うことが行われてきた。
【００４９】
しかし、エレベータはかごと、つり合い重なりとの重量の関係により、運転開始時に逆方向に動作する場合がある。つまり、エレベータは零速度（停止状態）を経過して正方向に動作することになる。
【００５０】
この場合、上記の５個目のパルスから速度検出回路のモードを切り替えると、逆方向動作が発生した場合に零速度を経過してからパルスが４個以上こないとエレベータの動作を認識できなくなってしまう。
【００５１】
つまり、上記図８の検出精度の良い速度検出回路とモード切り替え方式を採用しても、エレベータの実使用においては、逆方向動作の発生により、検出精度の悪化が起こることになる。
【００５２】
この発明は、上記課題に鑑みてなされたものであり、その目的とするところは、エレベータの始動時等に逆回転が発生した場合においても高精度に速度検出してエレベータを制御できるエレベータの速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体を提供することにある。
【００５３】
【課題を解決するための手段】
この発明のエレベータの速度制御装置は、モータに取り付けられた速度パルス検出器と、この検出器からの信号を４倍周した信号をモータ回転パルスカウンタでセット数カウントする間、クロックカウンタがクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出する速度検出回路と、速度指令値と速度検出値との偏差を演算する速度制御アンプを備えたエレベータの速度制御装置において、
前記速度検出回路は、検出されたエレベータ速度が零速度か否かを判断し、零速度状態時には、モータ回転パルスカウンタのセット値を４の整数倍から１の整数倍に切り替える制御を行い、前記判断で零速度でなく５個目以降との判断時に、５個目のパルスにて同カウンタのセット値を４の整数倍に切り替えるよう構成したことを特徴とするものである。
【００５４】
また、この発明のエレベータの速度検出プログラムを記録したコンピュータ読取可能な記録媒体は、エレベータのモータを駆動するインバータをコンピュータにより制御してエレベータを運転するにあたり、前記モータに取り付けられた速度パルス検出器からの信号を検出しモータの回転速度を検出する検出制御プログラムを記録した記録媒体であって、
前記記録媒体は、前記速度パルス検出器からのパルス信号を４倍周したパルスのエッジ発生時刻間隔で検出するパルスエッジ時刻検出手段と、４倍周したパルスを計数するモータパルス計数手段と、前記エッジ発生時刻間隔から速度を演算する速度演算手段と、速度演算手段による速度検出値から速度零を判断する零速度判定手段と、この零速度判定手段による零速度判定信号で前記パルスエッジ時刻検出手段の動作モードを１の整数倍モードとし、速度≠０判定から５パルス検出されたとき動作モードを４の整数倍モードに切換え、前記エッジ発生の計数間隔を変える速度検出動作モード変更手段を有することを特徴としたものである。
【００５５】
【発明の実施の形態】
実施の形態１
図３に示す従来エレベータ制御装置において、速度検出回路３に上記従来図８の回路を使用する。この速度検出回路は、速度パルス検出器（エンコーダ）２（図３）からのパルス信号をラッチ信号作成部２１で４倍周した信号４Ｆを角度計測カウンタ２２でセット数カウントする間、時刻計測カウンタ２３がクロックをカウントし、角度計測カウンタ２２のセットカウント値と、時刻計測カウンタのカウント値からエレベータの速度を検出するように構成されている。
【００５６】
実施の形態１は上記図８の速度検出回路を使用したエレベータ速度制御装置（図３）において、図１のフローにより、速度０の場合、上記角度計測カウンタ２２のセット数を４の整数倍から、１の整数倍に切り替える制御を行い、５個目のパルスにて同カウンタのセット数を４の整数倍に切り替える。
【００５７】
すなわち、図１のステップ１０１において、検出速度＝０か否かの判断を行い、ｙｅｓの場合、ステップ１０２で検出４Ｆモードｓｅｔとし、上記角度計測カウンタ２２のセット値を４の整数倍から１の整数倍に切り替える制御を行い、角度計測カウンタ２２のセット値を１の整数倍とした速度検出を行い、エレベータを制御する。
【００５８】
上記検出速度＝０の判断がＮＯの場合、ステップ１０３でパルス５個目以降が否かの判断を行い、ｙｅｓとなった場合、検出１Ｆモードｓｅｔとし、上記角度計測カウンタ２２のセット値を１の整数倍から４の整数倍に切り替える制御を行い、角度計測カウンタ２２のセット値を４の整数倍とした速度検出を行い、エレベータ制御する。
【００５９】
上記のように検出速度＝０の判断及びパルス５個目以降か否かの判断をして角度計測カウンタ２２のセット値を変えているので、エレベータの始動時にモータの逆回転が発生した場合においても高精度の速度検出が可能となる。
【００６０】
実施の形態２
上記エレベータの速度制御装置（図３）において、モータ１を駆動するインバータ１０を制御する演算制御部をコンピュータで構成し、エレベータをコンピュータで運転する。速度検出回路３はソフトウエアで構成する。
【００６１】
図２に速度検出制御の処理構成（プログラム）を示す。２０１は速度パルス検出器２（図３）からのパルス信号を４倍周した４Ｆパルスのエッジ発生時刻間隔を検出するパルスエッジ時刻検出手段、２０２は４Ｆパルスを計数するモータパルス計数手段。
【００６２】
２０３は零速度判定手段２０５からの速度＝０判定信号で前記エッジ発生の計測速度検出回路の動作モードを検出１Ｆモードとし、速度≠０判定から５パルス計数されたとき動作モードを検出４Ｆモードに変え、前記エッジ発生の計測間隔を変える速度検出回路動作モード変更手段、２０４は上記エッジ発生時刻の間隔から速度を演算する速度演算手段、２０５はこの速度演算値から速度＝０を判断する零速度判定手段である。
【００６３】
上記速度検出制御プログラムは記録媒体に記録され、上記コンピュータにインストールする。これにより実施の形態１同様エレベータの始動時等に、モータの逆回転が発生した場合においても高精度速度検出が可能となる。
【００６４】
【発明の効果】
この発明のエレベータの速度制御装置は、速度検出回路が零速度を検出した場合に、モータ回転パルスカウンタのセット値を４の整数倍から、１の整数倍に切り替える制御を行い、５個目のパルスにて同カウンタのセット値を４の整数倍に切り替えるので、エレベータの始動時等に逆回転が発生する場合においても高精度の速度検出ができる。そのため高精度の速度制御が可能となる。
【００６５】
また、上記速度検出回路はコンピュータを用いたエレベータの速度制御装置のソフトウエアの変更により構成できる。
【図面の簡単な説明】
【図１】実施の形態１にかかる速度検出回路の動作モード切り替え方法を示すフロー図。
【図２】実施の形態２にかかる速度検出処理構成図。
【図３】エレベータの速度制御装置のブロック構成図。
【図４】従来例にかかる速度検出回路のブロック構成図。
【図５】４倍周波波形例を示す波形図。
【図６】速度パルス検出器の特性説明図。
【図７】従来例にかかる速度検出制御フロー図。
【図８】他の従来例にかかる速度検出回路のブロック図。
【図９】ラッチ作成部のタイミングチャート。
【図１０】角度計測カウンタのタイミングチャート。
【図１１】時刻計測カウンタのタイミングチャート。
【図１２】速度検出演算を説明する、エッジ検出が１つ以上ある場合のタイミングチャート。
【図１３】速度検出演算を説明するタイミングチャート。
【図１４】Ａは速度検出演算を説明する、エッジ検出が１つも無い場合のタイミングチャート、Ｂは前回値時刻データ説明図。
【図１５】パルス入力停止時における速度検出演算のタイミングチャート。
【図１６】速度検出演算を説明するフローチャート。
【符号の説明】
１…エレベータのモータ
２…速度パルス検出器
３…速度検出回路
４…速度制御アンプ
１０…インバータ
１５…モータ回転パルスカウンタ
１６…クロックカウンタ
１７…カウンタ同期制御部
２１…ラッチ信号作成部
２２…角度計測カウンタ（モータ回転パルスカウンタ）
２３…時刻計測カウンタ（クロックカウンタ）
２４−１〜２４−４…第１データラッチ部
２５−１〜２５−４…第２データラッチ部
２６…エッジ検出保持部
２７−１〜２７−４，２８−１〜２８−４，２９…第３データラッチ部
３０…ＣＰＵ
３１…コントローラ
【図１】
0004253372.tif 000004
【図２】
0004253372.tif 000005
【図３】
0004253372.tif 000006
【図４】
0004253372.tif 000007
【図５】
0004253372.tif 000008
【図６】
0004253372.tif 000009
【図７】
0004253372.tif 000010
【図８】
0004253372.tif 000011
【図９】
0004253372.tif 000012
【図１０】
0004253372.tif 000013
【図１１】
0004253372.tif 000014
【図１２】
0004253372.tif 000015
【図１３】
0004253372.tif 000016
【図１４】
0004253372.tif 000017
【図１５】
0004253372.tif 000018
【図１６】
0004253372.tif 000019