(57)【特許請求の範囲】
【請求項１】
センサからの出力信号のオフセットに対して補正を行うオフセット補正手段と、
このオフセット補正手段で補正された出力信号のゲインのバラツキに対する補正を行うゲイン補正手段と、
前記ゲイン補正手段からの出力信号をＡ／Ｄ変換してデジタルデータに変換するＡ／Ｄ変換手段と、
前記センサからの所定の出力信号を、前記オフセット補正手段、前記ゲイン補正手段を経由させたのち前記Ａ／Ｄ変換手段でＡ／Ｄ変換させた第１のデジタルデータと、第１の係数とに基づいて前記オフセット補正手段の補正用のオセット補正値を求めるオセット補正値算出手段と、
前記センサからの所定の出力信号を、前記オフセット補正手段、前記ゲイン補正手段を経由させたのち前記Ａ／Ｄ変換手段でＡ／Ｄ変換させた第２のデジタルデータと、第２の係数とに基づいて前記ゲイン補正手段の補正用のゲイン補正値を求めるゲイン補正値算出手段と、
前記センサの出力信号を一定値に固定状態とし、前記オフセット補正値を最小値に設定したときに、前記Ａ／Ｄ変換手段から出力されるゲイン補正されていないデジタルデータと、前記センサの出力信号を一定値に固定状態とし、前記オフセット補正値を最大値に設定したときに、前記Ａ／Ｄ変換手段から出力されるゲイン補正されていないデジタルデータと、に基づいて、前記オセット補正値算出手段が前記オフセット補正値を求める際の前記第１の係数を求める第１係数算出手段と、
前記センサの出力信号を一定値に固定状態とし、前記ゲイン補正値を最小値に設定したときに、前記Ａ／Ｄ変換手段から出力されるオフセット補正されているデジタルデータと、前記センサの出力信号を一定値に固定状態とし、前記ゲイン補正値を最大値に設定したときに、前記Ａ／Ｄ変換手段から出力されるオフセット補正されているデジタルデータと、に基づいて、前記ゲイン補正手段が前記ゲイン補正値を求める際の前記第２の係数を求める第２係数算出手段と、
を備えたことを特徴とするシェーディング補正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファクシミリ、デジタル複写機、スキャナー等の情報処理装置に含まれるＣＣＤ（Charge  Coupled  Device)等のラインセンサ（単にセンサとも記す）の出力信号に対するオフセット補正、ゲイン補正が可能なシェーディング補正装置に関する。
【０００２】
【従来の技術】
ファクシミリ、デジタル複写機、スキャナー等の情報処理装置を構成する画像処理系には、ＣＣＤ等のラインセンサの走査動作によって、画像処理対象となる原稿を読み取りラインセンサの出力信号を得て、次いでこのラインセンサの出力信号の持つオフセットとゲインバラツキの補正（本明細書において「シェーディング補正」と記す）を行い、この補正後の信号を実際の画像処理対象として画像処理を行うものがある。
【０００３】
図４は、このオフセットとゲインのバラツキの概念を模式的に説明する説明図である。
オフセットは、例えばラインセンサへの照射光を無くした状態（例えば基準黒色板を走査する）において、ラインセンサの各画素が本来出力すべき基準信号との差分のことをいう（図４の斜線部）。また、ゲインのバラツキは、ラインセンサに照射する光量を所定量とした状態（例えば基準白色板を走査する）において、ラインセンサの各画素の出力信号が本来フラットになるべきものが、光学系の歪み、傷等によって、ピーク値が増減することをいう。このゲインのバラツキを補正するには、ピーク値を基準として、例えばピーク値の０．５倍の出力信号の画素のゲインを「２（＝１／０．５）」となるようにし、各画素の所定光量照射状態での出力信号をフラットにする。
【０００４】
即ち、画素毎のオフセット（以下これを「黒歪み」、この黒歪みを補正することを「黒補正」と記す）については、ラインセンサへの照射光を無くした状態でラインセンサ出力をＡ／Ｄ変換（本明細書中「Ａ／Ｄ」はアナログデジタルを意味する）することによりオフセット補正値を検出し、一方、画素毎のゲインバラツキ（以下これを「白歪み」、この白歪みを補正することを「白補正」と記す）については、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のラインセンサ出力をＡ／Ｄ変換することによりゲインバラツキ補正値を検出する。
【０００５】
なお、黒補正を行ったものに対して白補正を行う必要があり、画像処理対象であるものをラインセンサで走査した時に得られるラインセンサの出力信号に対して、黒補正と白補正を行うことでシェーディング補正が完了する。
ところで、このシェーディング補正を行う場合、ラインセンサ出力信号をＡ／Ｄ変換したものに対してシェーディング補正を行うデジタル処理方式と、ラインセンサ出力信号に対してシェーディング補正を行ったものに対してＡ／Ｄ変換を行うアナログ処理方式とがある。
【０００６】
デジタル処理方式では、原稿読み取りデータ等のラインセンサの出力信号のＡ／Ｄ変換に際し、ゲインの低いセンサ画素のデータに対して分解能とＳ／Ｎ特性が不利となるので、アナログ処理方式でシェーディング補正を行う場合に比べて、優れた分解能とＳ／Ｎ特性を有するＡ／Ｄ変換器を用いる必要がある。さらに、補正値検出に掛かる時間が比較的に長いことから、アナログ処理方式を採用したほうが高精度、高速なシェーディング補正が行える。このため、高精度、高速な処理が必要な用途では、アナログ処理方式が採用されている。
【０００７】
図５は、アナログ処理方式におけるシェーディング補正が可能な従来の画像信号処理装置の構成例を示すブロック図である。
この画像信号処理装置は、図５に示すように、原稿１０１を読み取りに応じた真の信号分（アナログ値）、オフセット、およびゲインのバラツキを含む信号を出力するＣＣＤなどのセンサ１０２と、このセンサ１０２からの出力信号を黒補正する黒補正回路１０３と、この黒補正された出力信号に対して白補正を行う白補正回路１０４と、この白補正回路１０４で白補正された信号をＡ／Ｄ変換してデジタル信号を出力するＡ／Ｄ変換回路１０５とを備えている。
【０００８】
さらに、この画像信号処理装置は、図５に示すように、黒補正値を算出するためにメモリ１１０と、演算器１０８と、Ｄ／Ａ変換器１０６とを備え、白補正値を算出するためにメモリ１１１と、演算器１０９と、Ｄ／Ａ変換器１０７を備えている。なお、黒補正回路１０３は、黒補正値を「０」に設定したときにオフセット付加が無く、コードが増加するにつれて付加するオフセットが増加するものとする。白補正回路１０４は、白補正値を「０」に設定したときにゲインが最大で、最大コードに設定したときにゲインが１倍になるものとする。
【０００９】
次に、このように構成される従来からの画像信号処理装置の動作について説明する。
この装置の動作の概要は、まず黒補正値の検出動作を行い、次に白補正値の検出動作を行い、さらに原稿の読み取り動作を行うことになり、白補正値の検出動作では黒補正が必要であり、原稿の読み取り動作では黒補正と白補正の両者が必要となる。
【００１０】
次に、黒補正値の検出動作について以下に説明する。
まず、光源を「ＯＦＦ」の状態で走査し、このときのセンサ１０２からの出力信号は黒補正回路１０３、白補正回路１０４を経てＡ／Ｄ変換回路１０５でＡ／Ｄ変換されてデジタルデータに変換され、メモリ１１０に格納される。この時には、黒補正値は「０」に設定しておき、白補正値は最大コード（ゲイン１倍）に設定しておく。
【００１１】
メモリ１１０に格納されたデータから黒補正値Ｂに変換するために、次の（１）式を用いる。
Ｂ＝ＤＡＴＡｂ×（Ｖａ×Ｂｂ）／（Ｖｂ×Ｇｂ×Ｂａ）…（１）
ここで、（１）式中の各記号は以下の通りである。
Ｖａ：Ａ／Ｄ変換器の基準電圧、
Ｖｂ：黒補正基準電圧
Ｇｂ：黒検出時の白補正ゲイン
Ｂａ：Ａ／Ｄ変換器の階調数
Ｂｂ：Ｄ／Ａ変換器の階調数
ＤＡＴＡｂ：メモリ１１０に格納されたデータ
次に、白補正値の検出動作について以下に説明する。
【００１２】
まず、白色基準板を走査し、このときのセンサ１０２からの出力信号は黒補正回路１０３、白補正回路１０４を経てＡ／Ｄ変換回路１０５でＡ／Ｄ変換されてデジタルデータに変換され、メモリ１１１に格納される。この時には、黒補正値は、黒補正値の検出動作で検出を行った値を使用する。白補正値は、最大コード（ゲイン最小）に設定しておく。
【００１３】
メモリ１１１に格納されたデータから白補正値Ｗに変換するために、次の（２）式を用いる。
Ｗ＝｛（ＤＡＴＡｗ−Ｂａ／Ｒｗ）×Ｗｂ｝／｛（１−１／Ｒｗ）×Ｂａ｝…（２）
ここで、（２）式中の各記号は以下の通りである。
Ｒｗ：白補正回路の最大ゲインと最小ゲインの比
Ｂａ：Ａ／Ｄ変換器の階調数
Ｗｂ：白補正回路の階調数
ＤＡＴＡｗ：メモリ１１１に格納されたデータ
次に、原稿の読み取り動作について以下に説明する。
【００１４】
いま、原稿が走査されると、このときのセンサ１０２からの出力信号は黒補正回路１０３、白補正回路１０４を経てＡ／Ｄ変換回路１０５でＡ／Ｄ変換されてデジタルデータに変換される。この時、黒補正回路１０３では黒補正値により黒補正を行うが、その黒補正値は上記の黒補正値の検出動作で検出を行った値を使用する。また、白補正回路１０４では白補正値により白補正を行うが、その白補正値は上記の白補正値の検出動作で検出を行った値を使用する。
【００１５】
上記のような方法により、原稿を読み取ったセンサ１０２の出力信号からオフセットとゲインバラツキを取り除いた信号が得られ、この信号に対してＡ／Ｄ変換器１０５でＡ／Ｄ変換を行い、所望のデジタルデータを得ることができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記のような方法で黒補正値、白補正値を求めて、オフセットとゲインバラツキの補正を行なった場合には、黒補正回路１０３、白補正回路１０４等を構成するアンプ等のアナログデバイスにオフセット、ゲインエラーが存在するため、黒補正や白補正を行なったデータに対してＡ／Ｄ変換を行なう結果、Ａ／Ｄ変換の結果に対してアナログ回路系のオフセットや歪みが含まれてしまうという不都合があった。
【００１７】
このような不都合の理解を容易とするために、図５〜図７を参照してその説明を詳細に行う。図６は、従来装置のうち、黒補正値を算出する部分の構成図であり、図７は黒補正値を算出する部分の構成図である。
原稿を読み取ったセンサ１０２からの出力信号に対して、黒補正回路１０３が黒補正値Ｂを用いて黒補正を行い、次いで白補正回路１０４が白補正値Ｗを用いて黒補正済みのセンサ１０２からの出力信号を白補正し、Ａ／Ｄ変換器１０５がこの白補正結果をＡ／Ｄ変換してデジタル信号を出力する。この結果、センサ１０２の出力信号は、真のアナログ出力値と、オフセットと、ゲインバラツキとを含んでいるが、黒補正回路１０３と白補正回路１０４によりオフセットとゲインバラツキが除去されたのちＡ／Ｄ変換器１０５でＡ／Ｄ変換されてデジタル出力となる。
【００１８】
黒補正値Ｂは、光源の電源「ＯＦＦ」のとき（もしくは、原稿の代わりに黒基準板をセンサで読み取ったとき）に黒補正、白補正を無効にしてセンサ１０２の出力信号をＡ／Ｄ変換した場合のＡ／Ｄ変換器１０５の出力に、図６のような構成の回路で演算を行なわせて算出する。この演算を式で表すと上記の（１）式のようになる。
【００１９】
一方、白補正値Ｗは、白基準板をセンサ１０２で読み取ったときに、黒補正を有効、白補正を無効にしてセンサ１０２の出力信号をＡ／Ｄ変換した場合のＡ／Ｄ変換器１０５の出力に、図７のような構成の回路で演算を行なわせて算出する。この演算を式で表すと上記の（２）式のようになる。
このとき、アナログ回路系を用いているため、（１）式の演算係数の内で、Ａ／Ｄ変換器の基準電圧Ｖａ、黒補正基準電圧Ｖｂ、黒検出時の白補正ゲインＧｂに誤差が含まれることにより、黒補正値Ｂに誤差が含まれてしまう。このため、その誤差を含む黒補正値Ｂで黒補正された信号は、Ａ／Ｄ変換器１０５でデジタル信号にＡ／Ｄ変換されるが、そのデジタル信号には補正誤差が残る。
【００２０】
同様に、（２）式の演算係数の内で、Ａ／Ｄ変換器の基準電圧Ｖａ、白補正回路の最大ゲインと最小ゲインの比Ｒｗ、白検出時の白補正ゲインＧｗに誤差が含まれていることにより、白補正値Ｗに誤差が含まれてしまう。このため、その誤差を含む白補正値Ｗで白補正された信号は、Ａ／Ｄ変換器１０５でデジタル信号にＡ／Ｄ変換されるが、そのデジタル信号には補正誤差が残る。
【００２１】
ここで、Ａ／Ｄ変換器の基準電圧Ｖａの誤差をｅｒｒ１、黒補正基準電圧Ｖａの誤差をｅｒｒ２、黒検出時の白補正ゲインＧｂの誤差をｅｒｒ３、白補正回路の最大ゲインと最小ゲインの比Ｒｗの誤差をｅｒｒ４とすると、（１）式、（２）式は、以下のようになる。
Ｂ＝ＤＡＴＡｂ×｛（Ｖａ＋ｅｒｒ１）×Ｂｂ｝／｛（Ｖｂ＋ｅｒｒ２）×（Ｇｂ＋ｅｒｒ３）×Ｂａ｝…（３）
Ｗ＝［｛ＤＡＴＡｗ−Ｂａ／（Ｒｗ＋ｅｒｒ４）｝×Ｗｂ］／［｛１−１／（Ｒｗ＋ｅｒｒ４）｝×Ｂａ］…（４）
（３）式と（４）式からわかるように、黒補正値Ｂ、白補正値Ｗには誤差が含まれてしまうので、これらの補正値Ｂ、Ｗを用いて補正を行なった信号に対してＡ／Ｄ変換を行なった結果には、アナログ回路系のオフセット誤差、ゲイン誤差の影響による補正誤差が含まれてしまうという不都合がある。すなわち、アナログ回路系のオフセット誤差、ゲイン誤差の影響により、検出した補正値が真の補正値と違っているために、Ａ／Ｄ変換結果に誤差（オフセット、歪み）が残ってしまう。
【００２２】
また、近年、画像情報処理装置のカラー化、高画質化に伴って、ラインセンサの出力信号に対する画像処理も高分解能化が要求されるようになっており、しかもＡ／Ｄ変換器の性能要求、基準電圧回路の性能要求に対する負担を軽減し、低コストで高分解能なシェーディング補正が可能なものの出現が期待されているのが実情である。
【００２３】
本発明は、上記の背景の下になされたもので、その目的はＣＣＤ等のセンサからの出力信号のオフセット補正とゲインバラツキ補正ができ、これらの補正が行なわれた信号のＡ／Ｄ変換の結果に、アナログ系の有するオフセット誤差やゲイン誤差が排除されて高精度の補正ができるシェーディング補正装置を提供することにある。
【００２４】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る発明は、センサからの出力信号のオフセットに対して補正を行うオフセット補正手段と、このオフセット補正手段で補正された出力信号のゲインのバラツキに対する補正を行うゲイン補正手段と、前記ゲイン補正手段からの出力信号をＡ／Ｄ変換してデジタルデータに変換するＡ／Ｄ変換手段と、前記センサからの所定の出力信号を、前記オフセット補正手段、前記ゲイン補正手段を経由させたのち前記Ａ／Ｄ変換手段でＡ／Ｄ変換させた第１のデジタルデータと、第１の係数とに基づいて前記オフセット補正手段の補正用のオセット補正値を求めるオセット補正値算出手段と、前記センサからの所定の出力信号を、前記オフセット補正手段、前記ゲイン補正手段を経由させたのち前記Ａ／Ｄ変換手段でＡ／Ｄ変換させた第２のデジタルデータと、第２の係数とに基づいて前記ゲイン補正手段の補正用のゲイン補正値を求めるゲイン補正値算出手段と、前記センサの出力信号を一定値に固定状態とし、前記オフセット補正値を最小値に設定したときに、前記Ａ／Ｄ変換手段から出力されるゲイン補正されていないデジタルデータと、前記センサの出力信号を一定値に固定状態とし、前記オフセット補正値を最大値に設定したときに、前記Ａ／Ｄ変換手段から出力されるゲイン補正されていないデジタルデータと、に基づいて、前記オセット補正値算出手段が前記オフセット補正値を求める際の前記第１の係数を求める第１係数算出手段と、前記センサの出力信号を一定値に固定状態とし、前記ゲイン補正値を最小値に設定したときに、前記Ａ／Ｄ変換手段から出力されるオフセット補正されているデジタルデータと、前記センサの出力信号を一定値に固定状態とし、前記ゲイン補正値を最大値に設定したときに、前記Ａ／Ｄ変換手段から出力されるオフセット補正されているデジタルデータと、に基づいて、前記ゲイン補正手段が前記ゲイン補正値を求める際の前記第２の係数を求める第２係数算出手段と、を備えたものである。
【００２５】
この請求項１に係る発明によれば、オフセット補正、ゲイン補正されたセンサの出力信号のＡ／Ｄ変換結果は、アナログ系の回路の有するオフセット誤差やゲイン誤差が排除され、もって高精度の補正が可能となる。
【００２９】
この請求項１に係る発明によれば、オフセット補正値を最小値と最大値に設定したときのＡ／Ｄ変換手段の出力を使用してオフセット補正値の演算係数を求めるので、簡単な構成で精度の高いオフセット補正値を高速に求めることが可能となる。
【００３０】
この請求項１に係る発明によれば、ゲイン補正値を最小値と最大値に設定したときのＡ／Ｄ変換手段の出力を使用してゲイン補正値の演算係数を求めるので、簡単な構成で精度の高いゲイン補正値を高速に求めることが可能となる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ説明する。
この実施形態のシェーディング補正装置は、上述した（３）式と（４）式における誤差ｅｒｒ１〜ｅｒｒ５の影響を排除するために、アナログ回路系の有するオフセット誤差やゲイン誤差の影響を受けないような演算式や演算係数を使用してオフセット補正値、ゲイン補正値を求めるようにした点に特徴があり、以下にその具体的な構成を説明する。
【００３２】
図１は、この実施形態のシェーディング補正装置を用いた画像信号処理装置の構成を示すブロック図である。
この画像信号処理装置は、図１に示すように、センサ１０２と、黒補正回路１０３と、白補正回路１０４と、Ａ／Ｄ変換器１０５とを備え、この点の構成は図５の従来装置の構成と同様であるので、その詳細は説明は省略する。
【００３３】
また、この画像信号処理装置は、黒補正回路１０３が黒補正（オフセット補正）を行う際の黒補正値を求める手段として、図１に示すように、黒補正値を算出するために演算前の黒補正値としてＡ／Ｄ変換器１０５の結果を保持（格納）しておくメモリ１１０と、黒補正値を算出するための係数の基となるＡ／Ｄ変換器１０５の結果をそれぞれ保持しておく２つのレジスタ１１２、１１３と、メモリ１１０の内容とレジスタ１１３、１１４の内容などに基づいて黒補正値を算出する演算器１０８Ａと、この演算器１０８Ａで算出した黒補正値をＤ／Ａ変換して黒補正回路１０３に出力するＤ／Ａ変換器１０６とを備えている。
【００３４】
さらに、この画像信号処理装置は、白補正回路１０４が白補正（ゲイン補正）を行う際の白補正値を求める手段として、図１に示すように、白補正値を算出するために演算前の白補正値としてＡ／Ｄ変換器１０５の結果を保持（格納）しておくメモリ１１１と、白補正値を算出するための係数の基となるＡ／Ｄ変換器１０５の結果をそれぞれ保持しておく２つのレジスタ１１４、１１５と、メモリ１１１の内容とレジスタ１１４、１１５の内容などに基づいて白補正値を算出する演算器１０９Ａと、この演算器１０９Ａで算出した白補正値をＤ／Ａ変換して白補正回路１０４に出力するＤ／Ａ変換器１０７とを備えている。
【００３５】
そして、この画像信号処理装置では、後述のように黒補正値と白補正値を算出する際に、制御回路１１６が各部を制御するように構成されている。
次に、このような構成からなる画像信号処理装置の主要な構成要素の動作について説明する。
まず、黒補正値を算出する場合の動作について以下に説明する。
【００３６】
図２に示すように、演算器１０８Ａは、メモリ１１０に格納されている演算前の黒補正値の基となるデータに対して、レジスタ１１２に格納されているＡ／Ｄ変換器１０５の出力データ１と、レジスタ１１３に格納されているＡ／Ｄ変換器１０５の出力データ２と、黒補正用のＤ／Ａ変換器１０６のビット数とを使用することによりデジタル値としての黒補正値を算出する。この算出された黒補正値は、Ｄ／Ａ変換器１０６でＤ／Ａ変換されて黒補正回路１０３に出力される。
【００３７】
ここで、上述のＡ／Ｄ変換器１０５の出力データ１は、センサ１０２の出力信号を一定値に固定しておいた状態で、黒補正値を最小値に設定して、Ａ／Ｄ変換器１０５でＡ／Ｄ変換を行なったときのＡ／Ｄ変換出力結果をレジスタ１１２に格納したものである。
また、上述のＡ／Ｄ変換器１０５の出力データ２は、Ａ／Ｄ変換出力データ１のときと同じ値にセンサ１０２からの出力信号を固定しておいた状態で、黒補正値を最大値に設定して、Ａ／Ｄ変換器１０５でＡ／Ｄ変換を行なったときのＡ／Ｄ変換出力結果をレジスタ１１３に格納したものである。
【００３８】
この時のセンサ１０２の出力信号レベルは、黒補正値を最大に設定した場合にも最小に設定した場合にもＡ／Ｄ変換器１０５の入力範囲を超えないように適当なレベルを選ぶものとする。
メモリ１１０に格納されている演算前の黒補正値の基のデータは、光源を「ＯＦＦ」の状態（または、黒基準板を読み取った状態）でのセンサ１０２の出力に対して、黒補正値を最小値に設定して、Ａ／Ｄ変換器１０５でＡ／Ｄ変換を行なったときのＡ／Ｄ変換の出力結果をメモリ１１０に格納したものである。
【００３９】
このとき、レジスタ１１２に格納されているＡ／Ｄ変換出力データ１を「ＤＡＴＡ１」、レジスタ１１３に格納されているＡ／Ｄ変換出力データ２を「ＤＡＴＡ２」、メモリ１１０に格納されている演算前の黒補正値の基のデータを「ＤＡＴＡｂ」、Ｄ／Ａ変換器１０６のビット数「Ｂｂ」とすると、黒補正値Ｂは（５）式のように表される。
【００４０】
Ｂ＝ＤＡＴＡｂ×Ｂｂ／（ＤＡＴＡ１−ＤＡＴＡ２）…（５）
この（５）式において、演算の係数はすべてデジタルデータであるので、（３）式の演算のときに現れたアナログ回路系のオフセット誤差、ゲイン誤差の影響を受けないような演算により黒補正値Ｂを算出することができる。
次に、白補正値を算出する場合の動作について以下に説明する。
【００４１】
図３に示すように、演算器１０９Ａは、メモリ１１１に格納されている演算前の白補正値の基となるデータに対して、レジスタ１１４に格納されているＡ／Ｄ変換器１０５の出力データ３と、レジスタ１１５に格納されているＡ／Ｄ変換器１０５の出力データ４と、白補正用のＤ／Ａ変換器１０７のビット数とを使用することによりデジタル値としての白補正値を算出する。この算出された白補正値は、Ｄ／Ａ変換器１０７でＤ／Ａ変換されて白補正回路１０４に出力される。
【００４２】
ここで、上述のＡ／Ｄ変換器１０５の出力データ３は、センサ１０２の出力信号を一定値に固定しておいた状態で、演算により得られた黒補正値により黒補正を行ない、白補正値を最小値に設定して、Ａ／Ｄ変換を行なったときのＡ／Ｄ変換出力結果をレジスタ１１４に格納したものである。
また、上述のＡ／Ｄ変換出力データ４については、Ａ／Ｄ変換出力データ３のときと同じ値にセンサ１０２の出力信号に固定しておいた状態で、演算により得られた黒補正値により黒補正を行ない、白補正値を最大値に設定して、Ａ／Ｄ変換器１０５でＡ／Ｄ変換を行なったときのＡ／Ｄ変換出力結果をレジスタ１１５に格納したものである。
【００４３】
この時のセンサ１０２からの出力信号の一定レベル値により、白補正可能な電圧範囲が決まるので、Ａ／Ｄ変換器１０５の入力レンジを考慮して適当なセンサ出力信号レベルにしておく。
メモリ１１１に格納されている演算前の白補正値の基のデータは、白基準板を読み取った状態でのセンサ１０２からの出力に対して、白補正値を最大値に設定して、Ａ／Ｄ変換器１０５でＡ／Ｄ変換を行なったときのＡ／Ｄ変換出力結果をメモリ１１１に格納したものである。
【００４４】
このとき、レジスタ１１４に格納されているＡ／Ｄ変換出力データ３を「ＤＡＴＡ３」、レジスタ１１５に格納されているＡ／Ｄ変換出力データ４を「ＤＡＴＡ４」メモリ１１１に格納されている演算前の白補正値の基のデータを「ＤＡＴＡｗ」、Ｄ／Ａ変換器１０７のビット数を「Ｗｂ」とすると、白補正値Ｗは（６）式のように表される。
【００４５】
Ｗ＝（ＤＡＴＡｗ−ＤＡＴＡ４）×Ｗｂ／（ＤＡＴＡ３−ＤＡＴＡ４）…（６）
この（６）式において、演算の係数はすべてデジタルデータであるので、（４）式の演算のときに現れたアナログ回路系のオフセット誤差、ゲイン誤差の影響を受けないような演算で白補正値を算出することができる。
【００４６】
以上説明したように、この実施形態によれば、アナログ回路系のオフセット誤差、ゲイン誤差の影響を受けないような演算で算出された黒補正値、白補正値を使用してオフセット補正、ゲインバラツキ補正を行なうことにより、Ａ／Ｄ変換器１０５によるＡ／Ｄ変換結果において、アナログ回路系のオフセットや歪みを含まないようにすることができ、もって高精度の補正ができる。
【００４７】
【発明の効果】
以上説明したように、請求項１に係る発明によれば、オフセット補正、ゲイン補正されたセンサの出力信号のＡ／Ｄ変換結果は、アナログ系の回路の有するオフセット誤差やゲイン誤差が排除され、もって高精度の補正が可能となる。
【００４９】
さらに、請求項１に係る発明によれば、オフセット補正値を最小値と最大値に設定したときのＡ／Ｄ変換手段の出力を使用してオフセット補正値の演算係数を求めるので、簡単な構成で精度の高いオフセット補正値を高速に求めることが可能となる。
また、請求項１に係る発明によれば、ゲイン補正値を最小値と最大値に設定したときのＡ／Ｄ変換手段の出力を使用してゲイン補正値の演算係数を求めるので、簡単な構成で精度の高いゲイン補正値を高速に求めることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のシェーディング補正装置を含む画像信号処理装置の構成を示すブロックである。
【図２】図１の黒補正値算出部の構成を示すブロック図である。
【図３】図１の白補正値算出部の構成を示すブロック図である。
【図４】ラインセンサの出力信号のオフセットとゲインバラツキの説明図である。
【図５】従来の画像信号処理装置の構成を示すブロック図である。
【図６】図５の黒補正値算出部の構成を示すブロック図である。
【図７】図５の白補正値算出部の構成を示すブロック図である。
【符号の説明】
１０１  原稿
１０２  センサ
１０３  黒補正回路
１０４  白補正回路
１０５  Ａ／Ｄ変換器
１０６、１０７  Ｄ／Ａ変換器
１０８Ａ、１０９Ａ  演算器
１１０、１１１  メモリ
１１２〜１１５  レジスタ
１１６  制御回路
【図１】
0004204690.tif 000002
【図２】
0004204690.tif 000003
【図３】
0004204690.tif 000004
【図４】
0004204690.tif 000005
【図５】
0004204690.tif 000006
【図６】
0004204690.tif 000007
【図７】
0004204690.tif 000008