(57)【特許請求の範囲】
【請求項１】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数が所定数以下になると、上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備えたことを特徴とする欠陥画素補正装置。
【請求項２】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数を所定のタイミングで検出し、位置情報の数が減ずると、上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備えたことを特徴とする欠陥画素補正装置。
【請求項３】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号を記憶する画像記憶手段と、
上記画像記憶手段から読み出した画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、上記補正手段による補正に対して上記転送が間に合わないとき、上記画像記憶手段からの読み出しを停止させることを特徴とする欠陥画素補正装置。
【請求項４】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正装置。
【請求項５】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正装置。
【請求項６】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正装置。
【請求項７】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備え、
上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正装置。
【請求項８】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶された位置情報のうち、上記補正ステップでの補正が済んでいない画素の位置情報の数が所定数以下になると、上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備えたことを特徴とする欠陥画素補正方法。
【請求項９】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶された位置情報のうち、上記補正ステップでの補正が済んでいない画素の位置情報の数を所定のタイミングで検出し、位置情報の数が減ずると、上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備えたことを特徴とする欠陥画素補正方法。
【請求項１０】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、
入力される画像信号を記憶する画像記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
上記画像記憶手段から読み出した画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記画像記憶手段からの読み出しを停止させることを特徴とする欠陥画素補正方法。
【請求項１１】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、電子ビューファインダモードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正方法。
【請求項１２】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、低画質モードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする欠陥画素補正方法。
【請求項１３】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、電子ビューファインダモードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正方法。
【請求項１４】
画像における欠陥画素の位置情報を記憶する第１の記憶手段と、
上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と
を備えた欠陥画素補正装置における欠陥画素補正方法であって、
入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正ステップと、
上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御ステップと
を備え、
上記制御ステップでは、低画質モードである場合において、上記補正ステップでの補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする欠陥画素補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤカメラの固体撮像素子中の欠陥画素を検出し、この欠陥画素に対応する表示画面上での画素を正常な画素に補正するのに用いて好適な欠陥画素補正装置及び欠陥画素補正方法に関する。
【０００２】
【従来の技術】
ＣＣＤカメラにおいては、レンズを通して入射した外光は、多数の受光素子（いわゆるセンサ）を平面内にマトリックス状に配列して形成された固体撮像素子で受光される。各受光素子（センサ）は、夫々の位置座標における受光量に応じた大きさのアナログ電気信号を出力する。
固体撮像素子の各受光素子の出力は走査されて一つずつ順次Ａ／Ｄ変換器でディジタル信号に変換された後に信号処理回路へ供給される。信号処理回路は、ディジタル信号を表示信号に変換し表示器に供給する。その結果、表示器の画面には、センサマトリックスと１対１で対応する画素により画像が表示されることになる。
【０００３】
ところが、固体撮像素子を構成する多数の画素の中には、所定のレベルの電気信号を発生しない欠陥品が含まれることが確率的に避けられず、このような画素に対応する表示画面上の画素は正常の輝度を持たない所謂欠陥画素となる。
欠陥画素には、白点の欠陥画素と呼ばれるものと黒点の欠陥画素と呼ばれるものとがある。白点の欠陥画素は、入射光量に対して所定以上の大きさの電気信号を出力する欠陥ＣＣＤによるものであり、正常な画素より輝度が強く明るくなり、所謂白点とよばれている。また、黒点の欠陥画素は、入射光量に対して所定以下の大きさの電気信号を出力によるものであり、正常な画素より輝度が弱く暗くなる。
【０００４】
従来、欠陥画素を持つＣＣＤをできるだけ無くすための製造上の対策は取られているが、それでも欠陥画素を持つＣＣＤがある場合に備えて、ＣＣＤカメラの固体撮像素子と信号処理回路との間に、欠陥画素の検出とその補正とを行うための欠陥画素補正回路が設けられており、これは一般にＩＣ化されている。
【０００５】
従来の欠陥画素補正用ＩＣを揃えたＣＣＤカメラにおいては、欠陥画素の検出動作は次のように行われる。即ち、ＣＣＤ固体撮像素子を構成する多数のセンサの中の欠陥画素のアドレスに関する情報を揮発性メモリ内に記憶しておき、撮像時に上記情報を上記揮発性メモリから欠陥画素の信号を補正する補正手段に設けられた揮発性メモリとしてのＲＡＭに記憶する。
また、撮像時における上記欠陥画素の補正動作は次のように行われる。即ち、検出時に上記揮発性メモリであるＲＡＭに記憶したアドレスと一致するアドレスを持つセンサの出力を近傍の正常な画素の出力と置き換えることにより補正する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の欠陥画素補正用ＩＣの上記ＲＡＭの揮発性メモリは、補正すべき欠陥画素の数に比例するＲＡＭ容量を必要とするため、製造上の問題点及びメモリ容量等の問題点及びコストの面でも問題があった。更に、欠陥画素補正用ＩＣの上記ＲＡＭをＩＣ内に持つ場合、欠陥画素を補正できる数は、欠陥画素補正用ＩＣのＲＡＭ容量で制限されるという問題があった。
そこで、欠陥画素補正用ＩＣのＲＡＭメモリを、補正すべき欠陥画素の数に比較して少ない数の欠陥画素のアドレスしか記憶できない容量で構成し、ＲＡＭメモリに記憶したアドレスの欠陥画素の補正が済んだら、このＲＡＭメモリに記憶したアドレスを別の欠陥画素のアドレスに更新するという方法を取ることが考えられる。
しかしながら、欠陥画素の補正処理が早く、ＲＡＭのアドレスの更新処理が間に合わないと、欠陥画素の補正が中断されてしまうおそれがある。
【０００７】
従って、本発明は、上記従来の欠陥画素補正システムの問題点を解消し、少ないメモリ構成であっても、メモリ内の欠陥画素のアドレスを早めに更新することで、欠陥画素補正の中断が生じにくいＣＣＤ固体撮像素子の欠陥画素補正システムを提供できるようにすることを目的としている。
また、本発明は、上記従来の欠陥画素補正システムの問題点を解消し、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときに、画像の読み出しを一時停止させるための画像メモリを設けることで、欠陥画素補正の中断が生じにくいＣＣＤ固体撮像素子の欠陥画素補正システムを提供できるようにすることを目的としている。
さらに、本発明は、上記従来の欠陥画素補正システムの問題点を解消し、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときは、制御状態によっては、欠陥画素を行わなかったり、補正する欠陥画素の数を減らしたりすることによって、欠陥画素補正よりも他の処理を優先するＣＣＤ固体撮像素子の欠陥画素補正システムを提供できるようにすることを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数が所定数以下になると、上記第１の記憶手段から次の位置情報を転送させる制御手段と
を備えたことを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶された位置情報のうち、上記補正手段による補正が済んでいない画素の位置情報の数を所定のタイミングで検出し、位置情報の数が減ずると、上記第１の記憶手段から次の位置情報を転送させる制御手段とを備えたことを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号を記憶する画像記憶手段と、上記画像記憶手段から読み出した画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、上記補正手段による補正に対して上記転送が間に合わないとき、上記画像記憶手段からの読み出しを停止させることを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正を停止させることを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、電子ビューファインダモードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする。
また、本発明は、画像における欠陥画素の位置情報を記憶する第１の記憶手段と、上記第１の記憶手段から位置情報が転送され、所定個数の位置情報を記憶する第２の記憶手段と、入力される画像信号における画素の位置と上記第２の記憶手段に記憶された位置情報とを比較し、両者が一致したときその画素の信号を補正する補正手段と、上記第２の記憶手段に記憶した位置情報の上記比較のために使用した状態に応じて上記第１の記憶手段から次の位置情報を転送させる制御手段とを備え、上記制御手段は、低画質モードである場合において、上記補正手段による補正に対して上記転送が間に合わないとき、上記補正される欠陥画素数を削減することを特徴とする。
【０００９】
また、本発明は、欠陥画素補正方法としてもよい。
【００１０】
【発明の実施の形態】
本発明に係るＣＣＤ固体撮像素子の欠陥画素補正システムの最も望ましい実施の形態は、ＣＣＤカメラに適用される。第１の実施の形態によるＣＣＤカメラは、図１に示すように、光学系１と、ＣＣＤ固体撮像部２と、ＡＧＣ回路３と、Ａ／Ｄ変換器４と、欠陥補正回路５と、欠陥画素検出回路６と、アドレス比較部７と、アドレスカウンタ８と、制御部９と、欠陥アドレスレジスタ１０と、マイクロコンピュータ１１と、不揮発性メモリに相当するＥＥＰＲＯＭ１２と、欠陥画素補正ＩＣ１３と、信号処理回路１４、バス１５、１７と、セレクタ１８と、マイクロコンピュータ１１の制御プログラムを格納した本発明を構成する記憶媒体１９とにより構成されている。
【００１１】
光学系１は、複数のレンズから構成されており、ＣＣＤカメラの被写体からの光を入射しＣＣＤ固体撮像部２へ集光する。
ＣＣＤ固体撮像部２は、光学系１からの出射光に対して直角な平面内に多数のセンサをＭ行Ｎ列のマトリックス状に配列して構成されている。即ち、このセンサマトリックスは撮影画面に相当する。これらのセンサは、夫々への入射光の光量に応じた大きさの電気信号を並列に出力する。
【００１２】
ＣＣＤ固体撮像部２内のセンサの位置は水平アドレスと垂直アドレスとで表される。水平アドレスはセンサが属する水平ライン（行）内での順位Ｘ（ただしＸ＝１〜Ｎ）であり、垂直アドレスはセンサが属する水平ラインのマトリックス内での順位Ｙ（ただしＹ＝１〜Ｍ）である。つまり、各センサの位置はアドレス（Ｘ、Ｙ）で表される。
このセンサのアドレス（Ｘ、Ｙ）は、また、表示画像の画素マトリックス上での画素の位置と１対１で対応している。
【００１３】
ＣＣＤ固体撮像部２のセンサマトリックスの第１行から第Ｍ行までの各行の出力は、図示していない走査回路により順次水平方向に走査され、その結果、各センサの出力信号は周期Ｔで直列にＡＧＣ回路３へ出力されることになる。
ＡＧＣ回路３は各センサからの出力信号を増幅した後、Ａ／Ｄ変換器４へ出力する。Ａ／Ｄ変換器４は、ＡＧＣ回路３からのアナログ信号を段階的レベルからなるディジタル信号に変換して出力する。
【００１４】
図１において、アドレス比較部７、アドレスカウンタ８、制御部９、欠陥アドレスレジスタ１０からなる実線で囲まれた部分は、欠陥画素検出回路６であり、欠陥補正回路５、欠陥画素検出回路６からなる点線で囲まれた部分は、欠陥画素補正ＩＣ１３である。
欠陥画素補正ＩＣ１３の機能は、欠陥画素を近傍の正常な画素により置き換えることにより補正することである。
【００１５】
欠陥補正回路５は、Ａ／Ｄ変換器４の出力信号を入力すると同時に欠陥画素検出回路６から補正制御信号を入力している。この欠陥補正回路５は、補正制御信号が論理１（“１”）の場合は、Ａ／Ｄ変換器４からの入力信号をＣＣＤ欠陥画素の近傍の正常な画素の出力信号に置き換えることにより補正を行う。また、この欠陥補正回路５は、補正制御信号が論理０（“０”）の場合は上記補正動作を行わない。
【００１６】
アドレスカウンタ８は、水平カウンタと垂直カウンタとからなる。水平カウンタは水平アドレスを計数し、垂直カウンタは垂直アドレスを計数する。垂直カウンタは１〜Ｍのカウントを繰り返し、垂直カウンタの各カウントｍにおいて、水平カウンタは１〜Ｎのカウントを行うことになる。
【００１７】
欠陥アドレスレジスタ１０は、複数のレジスタ０〜４（１０１〜１０５）で構成され、１つのレジスタには１個の欠陥画素の水平アドレス、垂直アドレスを保持する。即ち、ｒ個のレジスタはｒ画素分の欠陥画素のアドレスを保持する。
【００１８】
アドレス比較部７は、アドレスカウンタ８の出力する水平アドレスと欠陥アドレスレジスタ１０の保持する水平アドレスとを比較すると共に、アドレスカウンタ８の出力する垂直アドレスと欠陥アドレスレジスタ１０の保持する垂直アドレスとを比較、水平、垂直ともに一致したとき、即ち欠陥画素の時、アドレス比較部７は、欠陥補正回路５に補正制御信号を“１”として出力し、水平、垂直ともに一致しないときは補正制御信号を“０”として出力する。
【００１９】
制御部９は、セレクタ１８を制御し、検索する欠陥画素を設定する。また、欠陥アドレスレジスタ１０に次の画素の検索するアドレスデータがないとき、マイクロコンピュータ１１に割込み信号１６を“１”として出力する。
マイクロコンピュータ１１は、バス１７により欠陥アドレスレジスタ１０及び制御部９と接続されると共に、バス１５により不揮発性メモリであるＥＥＰＲＯＭ１２と接続され、割込み信号１６により制御部９と接続されている。
【００２０】
このマイクロコンピュータ１１は、欠陥画素補正ＩＣ１３に対して次のような欠陥画素出力機能を行う。
撮像時に、不揮発性メモリであるＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から、欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
ＥＥＰＲＯＭ１２は、電源が無い状態でも記憶内容が消滅しない所謂不揮発性ＲＡＭである。ＥＥＰＲＯＭ１２には、全欠陥画素に関する情報が予め記憶されている。
【００２１】
次に、上記構成による欠陥画素補正システムの動作について説明する。
撮像時の補正動作
（１）マイクロコンピュータ１１は撮像に先立ち、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素に関する情報から、アドレスの先頭から５画素分の欠陥画素に関する情報を欠陥アドレスレジスタ１０のレジスタ０（１０１）、レジスタ１（１０２）、レジスタ２（１０３）、レジスタ３（１０４）、レジスタ４（１０５）、へ書き込む。
（２）制御部９は、セレクタ１８を制御し、レジスタ０（１０１）を選択し、検索する第１番目の欠陥アドレスをアドレス比較部７に入力する。
【００２２】
（３）マイクロコンピュータ１１は撮像操作を行う。
入射光は光学系１からＣＣＤ固体撮像部２に入射し、センサマトリックスは周期Ｔで走査される。即ち、周期Ｔ毎に１個のセンサの出力がＡＧＣ回路３及びＡ／Ｄ変換器４を通じてディジタル信号となって出力され、欠陥補正回路５に入力する。
【００２３】
（４）アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。
アドレスカウンタ８の水平カウンタは、周期Ｔでカウントを行い、１〜Ｎの計数を繰り返し、垂直カウンタは周期Ｎでカウントを行い、１〜Ｍの計数を繰り返す。水平カウンタがＮとなると、垂直カウンタのカウントは１増加し、水平カウンタは１に戻る。
【００２４】
（５）アドレス比較部７は、レジスタ０（１０１）の出力と、アドレスカウンタ８の水平カウンタ及び垂直カウンタの各カウント値とを比較し、レジスタ０（１０１）とアドレスカウンタ８のカウント値が一致した時、即ち欠陥画素の時、欠陥補正回路５への補正制御信号を“１”にする。
（６）欠陥補正回路５は、アドレス比較部７からの補正制御信号が“１”、即ち欠陥画素の時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換える。
【００２５】
（７）制御部９は、セレクタ１８を制御して次のレジスタ１（１０２）を選択し、検索する第２番目の欠陥画素アドレスをアドレス比較部７に入力する。
（８）順次上記（３）から（６）の動作を行い、次の画素の欠陥補正を行う。
【００２６】
（９）制御部９は、レジスタ４（１０５）の欠陥アドレス補正後、即ち、次の画素の検索アドレスが無くなると、マイクロコンピュータ１１への割込み信号１６を“１”にする。
セレクタ１８を制御してレジスタ０（１０１）を選択する。
（１０）マイクロコンピュータ１１は制御部９からの割込み信号１６が“１”即ち、欠陥アドレスレジスタ１０がすべて使用済みの時、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素に関する情報から、次の欠陥画素に関する情報をレジスタ０（１０１）に書き込む。
（１１）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【００２７】
次に、第２の実施の形態は、図２に示すように、制御部９はセレクタ１８を制御し、検索する欠陥画素を設定する。また、欠陥アドレスレジスタ１０の使用状態をＵＰ／ＤＯＷＮカウンタ９１で監視し、カウント値が“０”の値の時、マイクロコンピュータ１１に割込み信号１６“１”を出力する。
【００２８】
（１）撮像前に、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
（２）撮像時、アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路５は、アドレスカウンタ８のカウント値が欠陥画素検出回路６に記憶されているアドレスと一致した時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
【００２９】
（３）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０へ書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値が“０”の値の時、マイクロコンピュータ１１に割込み信号１６を“１”として出力する。
（４）マイクロコンピュータ１１は制御部９からの割込み信号１６が“１”即ち、欠陥アドレスレジスタ１０の未使用レジスタがなくなった時、ＥＥＰＲＯＭ１２から、欠陥アドレスレジスタ１０のレジスタ０（１０１）に書き込む。
（５）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【００３０】
以上のように、本実施の形態においては、レジスタの位置情報を全て使用してから新たにＥＥＰＲＯＭからデータをレジスタに転送するようにしている。
【００３１】
第３の実施の形態は、図３に示すように、制御部９はセレクタ１８を制御し、検索する欠陥画素を設定する。また、欠陥アドレスレジスタ１０の使用状態をＵＰ／ＤＯＷＮカウンタ９１で監視し、カウント値をカウンタ比較部９４へ出力する。
比較レジスタ９５は、マイクロコンピュータ１１により欠陥アドレスレジスタ１０のレジスタ数より少ない所定の値を入力され、その値をカウンタ比較部９４へ出力する。
カウンタ比較部９４は、比較レジスタ９５の値とＵＰ／ＤＯＷＮカウンタ９１のカウント値とを比較し、一致した時、即ち、ＵＰ／ＤＯＷＮカウンタ９１が所定の値以下になった時、マイクロコンピュータ１１に割込み信号１６を“１”として出力し、それ以外は“０”を出力する。
【００３２】
（１）撮像前に、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
（２）マイクロコンピュータ１１は、比較レジスタ９５に欠陥アドレスレジスタ１０のレジスタ数より少ない所定の値を入力する。
【００３３】
（３）撮像時、アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路５は、アドレスカウンタ８のカウント値が欠陥画素検出回路６に記憶されているアドレスと一致した時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
【００３４】
（４）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０へ書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。
（５）カウンタ比較部９４は、比較レジスタ９５の値とＵＰ／ＤＯＷＮカウンタ９１のカウント値とを比較し、一致した時、即ち、ＵＰ／ＤＯＷＮカウンタ９１が所定の値以下になった時、マイクロコンピュータ１１に割込み信号１６を“１”として出力する。
【００３５】
（６）マイクロコンピュータ１１は、制御部９からの割込み信号１６が“１”即ち、欠陥アドレスレジスタ１０の未使用レジスタ数が所定の値以下になった時、ＵＰ／ＤＯＷＮカウンタ９１のカウンタ値を読み取り、ＥＥＰＲＯＭ１２から、欠陥アドレスレジスタ１０の使用済みレジスタに書き込む。
（７）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素の欠陥補正まで繰り返す。
【００３６】
以上のように本実施の形態においては、レジスタの使用状態をマイクロコンピュータが監視して、残りが少なくなると割り込み信号を送って次のデータをレジスタに転送するようにしている。これにより、早目にデータが転送されるので、欠陥画素の補正が中断されにくくなる。
【００３７】
次に第４の実施の形態を説明する。
第４の実施の形態の構成は、図３と同一構成である。
マイクロコンピュータ１１は、所定のタイミング（以下ポーリング）でＵＰ／ＤＯＷＮカウンタ９１のカウント値を読み取り、カウント値が減少している時、ＥＥＰＲＯＭ１２から、欠陥アドレスレジスタ１０の使用済みレジスタに書き込み処理を行う。
【００３８】
（１）撮像前に、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
（２）マイクロコンピュータ１１は、比較レジスタ９５に欠陥アドレスレジスタ１０のレジスタ数より少ない所定の値を入力する。
【００３９】
（３）撮像時、アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路５は、アドレスカウンタ８のカウント値が欠陥画素検出回路６に記憶されているアドレスと一致した時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
（４）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０へ書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。
【００４０】
（５）マイクロコンピュータ１１は、ポーリングでＵＰ／ＤＯＷＮカウンタ９１のカウント値を読み取り、カウント値が減少している時、即ち、欠陥アドレスレジスタ１０が、カウンタ比較部９４によって読み出され、レジスタに空きが発生したことを示した時、ＥＥＰＲＯＭ１２から欠陥アドレスレジスタ１０の使用済みレジスタに書き込み処理を行う。
また、カウント値が減少していない時、即ち、欠陥アドレスレジスタ１０が、カウンタ比較部９４によって読み出されていなく、レジスタに空きが発生していないことを示した時は、次のポーリングを待つ。
（６）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【００４１】
以上のように、本実施の形態においては、マイクロコンピュータがレジスタの使用状態をポーリングにより監視し、レジスタが使用されると直ちに次のデータが転送されるので、補正が中断されにくくなる。
【００４２】
次に、第５の実施の形態を説明する。
第５の実施の形態は、図４に示すように、図３に画像メモリ４１とカウント停止信号９６を追加した構成である。画像メモリ４１は、Ａ／Ｄ変換器４からの入力信号を記憶するものであり、欠陥画素補正ＩＣ１３のタイミングで出力される。
【００４３】
ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０への書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。またカウント値が“０”の時、カウント停止信号９６をアドレスカウンタ８に“１”として出力し、それ以外は“０”を出力する。
アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行い、ＵＰ／ＤＯＷＮカウンタ９１のカウント停止信号９６が“１”の時、アドレスカウンタ８のカウントを停止し、それ以外はカウントを停止しない。
【００４４】
（１）撮像前に、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
（２）マイクロコンピュータ１１は、比較レジスタ９５に欠陥アドレスレジスタ１０のレジスタ数より少ない所定の値を入力する。
【００４５】
（３）撮像時、アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路５は、アドレスカウンタ８のカウント値が欠陥画素検出回路６に記憶されているアドレスと一致した時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
（４）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０へ書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。また、カウント停止信号９６をアドレスカウンタ８に“０”として出力する。
（５）カウンタ比較部９４は、比較レジスタ９５の値とＵＰ／ＤＯＷＮカウンタ９１のカウント値とを比較し、一致した時、即ち、ＵＰ／ＤＯＷＮカウンタ９１が所定の値以下になった時、マイクロコンピュータ１１に割込み信号１６を“１”として出力する。
（６）マイクロコンピュータ１１から、欠陥アドレスレジスタ１０への書き込みが行われないとき、ＵＰ／ＤＯＷＮカウンタ９１は欠陥画素補正毎にカウントダウンを続け、カウント値が“０”の時、カウント停止信号９６をアドレスカウンタ８に“１”として出力する。
（７）アドレスカウンタ８は、ＵＰ／ＤＯＷＮカウンタ９１のカウント停止信号９６が“１”の時、アドレスカウンタ８のカウントを停止する。即ち、マイクロコンピュータ１１の欠陥アドレスレジスタ１０への書き込みが欠陥補正に追いつかれた状態を示す。
（８）マイクロコンピュータ１１は、ＵＰ／ＤＯＷＮカウンタ９１のカウント値を読み取り、カウント値が“０”の時、即ち、欠陥アドレスレジスタ１０の全レジスタが使用済みの時、ＥＥＰＲＯＭ１２から欠陥アドレスレジスタ１０の全レジスタに書き込み処理を行う。
（９）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０への書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。また、カウント停止信号９６をアドレスカウンタ８に“０”として出力する。
（１０）アドレスカウンタ８は、ＵＰ／ＤＯＷＮカウンタ９１の、カウント停止信号９６が“０”の時アドレスカウンタ８の計数を再開する。即ち、マイクロコンピュータ１１の欠陥アドレスレジスタ１０への書き込が行われた状態を示す。
（１１）カウンタ比較部９４は、比較レジスタ９５の値とＵＰ／ＤＯＷＮカウンタ９１のカウント値とを比較し、一致した時、即ち、ＵＰ／ＤＯＷＮカウンタ９１が所定の値より大きくなった時、マイクロコンピュータ１１に割込み信号１６を“０”として出力する。
（１２）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。以上のように、本実施の形態においては、補正ＩＣの前段に画像メモリを設けて、レジスタが空になってマイクロコンピュータからの書き込みが間に合わない場合、画像メモリからのデータ入力を停止するようにしている。
【００４６】
次に第６の実施の形態を図４を用いて説明する。
第６の実施の形態では、マイクロコンピュータ１１は、不図示のカメラの制御状態に応じて、ＵＰ／ＤＯＷＮカウンタ９１のカウント停止信号９６を制御し、所定のカメラの制御状態時には、ＵＰ／ＤＯＷＮカウンタ９１のカウント状態に関わらずカウント停止信号９６をアドレスカウンタ８に“０”として出力する。
（１）撮像前に、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
（２）マイクロコンピュータ１１は、比較レジスタ９５に欠陥アドレスレジスタ１０のレジスタ数より少ない所定の値を入力する。また、所定のカメラ制御状態の時、ＵＰ／ＤＯＷＮカウンタ９１のカウント状態に関わらずカウント停止信号９６をアドレスカウンタ８に“０”として出力するように設定する。
【００４７】
（３）撮像時、アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路５は、アドレスカウンタ８のカウント値が欠陥画素検出回路６に記憶されているアドレスと一致した時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
（４）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０へ書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。また、カウント停止信号９６をアドレスカウンタ８に“０”として出力する。
【００４８】
（５）カウンタ比較部９４は、比較レジスタ９５とＵＰ／ＤＯＷＮカウンタ９１を比較し、一致した時、即ち、ＵＰ／ＤＯＷＮカウンタ９１が所定の値以下になった時、マイクロコンピュータ１１に割込み信号１６を“１”として出力する。
（６）マイクロコンピュータ１１から欠陥アドレスレジスタ１０への書き込みが行われないとき、ＵＰ／ＤＯＷＮカウンタ９１は欠陥画素補正毎にカウントを続け、カウント値が“０”の時でも、カウント停止信号９６をアドレスカウンタ８に“０”として出力する。
即ち、マイクロコンピュータ１１の欠陥アドレスレジスタ１０への書き込みが欠陥補正に追いつかれた状態を示す。
【００４９】
（７）欠陥補正回路５は、欠陥画素検出回路６からの補正制御信号が“０”として入力されているため、欠陥画素に対して欠陥補正回路５は、補正を行わない。
（８）マイクロコンピュータ１１は、ＵＰ／ＤＯＷＮカウンタ９１のカウント値を読み取り、カウント値が“０”の時、即ち、欠陥アドレスレジスタ１０の全レジスタが使用済みの時、アドレスカウンタ８のカウント値を読み取り、カウント値以降の位置情報をＥＥＰＲＯＭ１２から、欠陥アドレスレジスタ１０の全レジスタに書き込み処理を行う。
【００５０】
（９）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０への書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。
（１０）カウンタ比較部９４は、比較レジスタ９５の値とＵＰ／ＤＯＷＮカウンタ９１のカウント値とを比較し、一致した時、即ち、ＵＰ／ＤＯＷＮカウンタ９１が所定の値より大きくなったときマイクロコンピュータ１１に割込み信号１６を“０”として出力する。
（１１）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【００５１】
以上のように、本実施の形態においては、特定の制御状態において、レジスタの書き込みが間に合わないとき、次のデータの書き込みがあるまで補正をしないで欠陥画素のまま処理を進め、その後、マイクロコンピュータの書き込みにより補正処理を再開するようにしている。これにより撮影目的に応じた補正を行うことができる。
【００５２】
次に、第７の実施の形態を図４を用いて説明する。
第７の実施の形態では、マイクロコンピュータ１１は、不図示のカメラの制御状態がＥＶＦ（電子ビューファインダ）モードの時、ＵＰ／ＤＯＷＮカウンタ９１のカウント停止信号９６を制御して、ＵＰ／ＤＯＷＮカウンタ９１のカウント状態に関わらずカウント停止信号９６をアドレスカウンタ８に“０”として出力する。
以下の動作は、上記第６の実施の形態と同様である。
【００５３】
次に、第８の実施の形態を図４を用いて説明する。
第８の実施の形態は、マイクロコンピュータ１１は、不図示のカメラの制御状態が低画質モードの時、ＵＰ／ＤＯＷＮカウンタ９１のカウント停止信号９６を制御して、ＵＰ／ＤＯＷＮカウンタ９１のカウント状態に関わらずカウント停止信号９６をアドレスカウンタ８に“０”として出力する。
以下の動作は、第６の実施の形態と同様である。
【００５４】
次に第９の実施の形態を図３を用いて説明する。
第９の実施の形態では、マイクロコンピュータ１１は、不図示のカメラの制御状態に応じて、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から、カメラの制御状態が所定の状態の時、ＥＥＰＲＯＭ１２からの読み出し数を制御し、欠陥画素補正数を制御する。即ち、欠陥画素補正数を削減することにより、マイクロコンピュータ１１が他の動作を優先的に制御できるようになる。
【００５５】
（１）マイクロコンピュータ１１は撮像前に、カメラが所定の状態の時、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から、所定位置情報置きに欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
（２）マイクロコンピュータ１１は、比較レジスタ９５に欠陥アドレスレジスタ１０のレジスタ数より少ない所定の値を入力する。
【００５６】
（３）撮像時、アドレスカウンタ８は、ＣＣＤ固体撮像部２の走査に同期してセンサマトリックスのアドレスのカウントを行う。欠陥補正回路５は、アドレスカウンタ８のカウント値が欠陥画素検出回路６に記憶されているアドレスと一致した時、Ａ／Ｄ変換器４からの入力信号を欠陥画素の近傍の正常な画素の信号に置き換えて出力することにより、欠陥画素の補正動作を行う。
（４）ＵＰ／ＤＯＷＮカウンタ９１は、欠陥アドレスレジスタ１０へ書き込み信号（ＷＲ９２）によりカウンタを“＋１”し、アドレス比較部７の読み込み信号（ＲＤ９３）によりカウンタを“−１”し、カウント値をカウンタ比較部９４へ出力する。
【００５７】
マイクロコンピュータ１１は、ポーリングでＵＰ／ＤＯＷＮカウンタ９１のカウント値を読み取り、カウント値が減少している時、即ち、欠陥アドレスレジスタ１０が、カウンタ比較部９４によって読み出され、レジスタに空きが発生したことを示した時、ＥＥＰＲＯＭ１２から欠陥アドレスレジスタ１０の使用済みレジスタに書き込み処理を行う。
また、カウント値が減少していない時、即ち、欠陥アドレスレジスタ１０が、カウンタ比較部９４によって読み出されていなく、レジスタに空きが発生していないことを示している時は、次のポーリングを待つ。
（６）以上の操作を、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素について欠陥補正が行われるまで繰り返す。
【００５８】
次に、第１０の実施の形態を図３を用いて説明する。
第１０の実施の形態では、マイクロコンピュータ１１は、不図示のカメラの制御状態がＥＶＦモードの時、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から、所定位置情報置きに欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
以下の動作は、第９の実施の形態と同様である。
【００５９】
次に、第１１の実施の形態を図３を用いて説明する。
第１１の実施の形態では、マイクロコンピュータ１１は、不図示のカメラの制御状態が低画質モードの時、ＥＥＰＲＯＭ１２に記憶されている全欠陥画素情報から、所定位置情報置きに欠陥アドレスレジスタ１０のレジスタ数ｒ個の欠陥画素を読出し、欠陥アドレスレジスタ１０に書き込む。
以下の動作は、第９の実施の形態と同様である。
【００６０】
尚、本発明を構成する記憶媒体１９には、前述した第１〜第１１の実施の形態で述べた手順を実行するためのプログラムが記憶される。またこの記憶媒体１９としてはＲＯＭ、ＲＡＭ等の半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロッピディスク、磁気テープ、磁気カード、不揮発性のメモリカード等に構成して用いてよい。従って、この記憶媒体１９を図１〜４に示した以外の他のシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータが、この記憶媒体１９に格納されたプログラムコードを読み出し、実行することによっても、同等の効果が得られ、本発明は達成される。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、少ないメモリ構成であっても、メモリ内の欠陥画素のアドレスを早めに更新することで、欠陥画素補正の中断が生じにくいＣＣＤ固体撮像素子の欠陥画素補正システムを提供することができる。
【００６２】
また、本発明によれば、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときに、画像の読み出しを一時停止させるための画像メモリを設けることで、欠陥画素補正の中断が生じにくいＣＣＤ固体撮像素子の欠陥画素補正システムを提供することができる。
【００６３】
また、本発明によれば、少ないメモリ構成であるために欠陥画素のアドレス更新が間に合わないときは、制御状態によっては、欠陥画素を行わなかったり、補正する欠陥画素の数を減らしたりすることによって、欠陥画素補正よりも他の処理を優先するＣＣＤ固体撮像素子の欠陥画素補正システムを提供することができる。
【図面の簡単な説明】
【図１】本発明によるＣＣＤ固体撮像素子の欠陥画素補正システムの第１の実施の形態を示すブロック図である。
【図２】本発明によるＣＣＤ固体撮像素子の欠陥画素補正システムの第２の実施の形態を示すブロック図である。
【図３】本発明によるＣＣＤ固体撮像素子の欠陥画素補正システムの第３、第４、第９、第１０、第１１の実施の形態を示すブロック図である。
【図４】本発明によるＣＣＤ固体撮像素子の欠陥画素補正システムの第５、第６、第７、第８、第１１の実施の形態を示すブロック図である。
【符号の説明】
２  ＣＣＤ固体撮像部
５  欠陥補正回路
６  欠陥画素検出回路
７  アドレス比較部
８  アドレスカウンタ
９  制御部
１０  欠陥アドレスレジスタ
１１  マイクロコンピュータ
１２  ＥＥＰＲＯＭ
１３  欠陥画素補正ＩＣ
１４  信号処理回路
１８  セレクタ
９１  ＵＰ／ＤＯＷＮカウンタ
９２  ＷＲ信号
９３  ＲＤ信号
９４  カウンタ比較部
９５  比較レジスタ
９６  カウント停止信号
１０１〜１０５  レジスタ０〜４
【図１】
0004313860.tif 000002
【図２】
0004313860.tif 000003
【図３】
0004313860.tif 000004
【図４】
0004313860.tif 000005