(57)【特許請求の範囲】
【請求項１】
ガラス基板に密接して形成された熱伝導率が１０Ｗｍ−１Ｋ−１未満である絶縁膜から成る下地膜を形成し、
前記絶縁膜から成る下地膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に第２の保護絶縁層を形成し、
前記第２の保護絶縁層に開孔を形成し、
前記第２の保護絶縁層上に第１の保護絶縁層を形成し、
前記第２の保護絶縁層の開孔に概略合わせて、前記第１の保護絶縁層上に熱伝導率が１０Ｗｍ−１Ｋ−１以上である熱伝導層を選択的に形成し、
前記第１の保護絶縁層および前記熱伝導層上からレーザー光を照射して、前記非晶質半導体膜を結晶化させ、結晶質半導体膜を形成し、
前記結晶質半導体膜を選択的にエッチングして、島状半導体膜を形成し、
前記島状半導体膜を水素化して、水素が添加された島状半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項２】
ガラス基板上にＴＦＴを設けた半導体装置の作製方法において、
前記ガラス基板に密接して形成された熱伝導率が１０Ｗｍ−１Ｋ−１未満である絶縁膜から成る下地膜を形成し、
前記絶縁膜から成る下地膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に第２の保護絶縁層を形成し、
前記第２の保護絶縁層に開孔を形成し、
前記第２の保護絶縁層上に第１の保護絶縁層を形成し、
前記第２の保護絶縁層の開孔に概略合わせて、前記第１の保護絶縁層上に熱伝導率が１０Ｗｍ−１Ｋ−１以上である熱伝導層を選択的に形成し、
前記第１の保護絶縁層および前記熱伝導層上からレーザー光を照射して、前記非晶質半導体膜を結晶化させ、結晶質半導体膜を形成し、
前記結晶質半導体膜を選択的にエッチングして、単結晶構造を有する島状半導体膜を形成し、
前記単結晶構造を有する島状半導体膜を水素化して、水素が添加された単結晶構造を有する島状半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記ＴＦＴのチャネル形成領域は、前記水素が添加された単結晶構造を有する島状半導体膜で形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記熱伝導層は、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、及び窒化ホウ素から選ばれた一種または複数種を成分とする材料で形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記熱伝導層は、Ｓｉ、Ｎ、Ｏ、及びＭ（ＭはＡｌまたは希土類元素から選ばれた少なくとも一種)を含む化合物材料で形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記絶縁膜から成る下地膜は、少なくとも、含有酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％未満であり、かつ、含有窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％未満である酸化窒化シリコン膜から成る一層を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁表面を有する基板上に形成する結晶構造を有する半導体膜の作製方法、並びに該半導体膜を活性層に用いた半導体装置の作製方法に関する。特に、結晶質半導体膜で活性層を形成した薄膜トランジスタの作製方法に関する。尚、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を部品として搭載した電子機器を範疇とする。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とした薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）が開発されている。絶縁基板には、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板が多くの場合用いられている。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格は安価であることから、大面積基板を容易に製造できる利点を有している。
【０００３】
レーザーアニール法はガラス基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、短波長の光を大出力が得られるエキシマレーザーはこの用途において最も適していると考えられている。エキシマレーザーを用いたレーザーアニール法は、レーザービームを被照射面においてスポット状や線状となるように光学系で加工し、その加工されたレーザー光で被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。例えば、線状レーザー光を用いたエキシマレーザーアニール法は、その長手方向と直角な方向だけの走査で被照射面全体をレーザーアニールすることも可能であり、生産性に優れることからＴＦＴを用いる液晶表示装置の製造技術として主流となりつつある。
【０００４】
レーザーアニール法は様々な半導体材料の結晶化に適用できる。しかしこれまでのところ、ＴＦＴの活性層には、結晶質シリコン膜を用いることで高い電界効果移動度を実現してきた。そして、その技術は一枚のガラス基板上に画素部を形成する画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを形成したモノシリック型の液晶表示装置を可能とした。
【０００５】
しかしながら、レーザーアニール法で作製される結晶質シリコン膜は複数の結晶粒が集合した形で形成され、その結晶粒の位置と大きさはランダムなものであった。従って、結晶粒の位置や大きさを指定して形成することはできなかった。結晶粒の界面（結晶粒界）には、非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心や結晶粒界におけるポテンシャル準位の影響により、キャリアの電流輸送特性が低下させる原因があった。しかし、結晶の性質がＴＦＴの特性に重大な影響を及ぼすチャネル形成領域を、結晶粒界の影響を排除して、単一の結晶粒で形成することは殆ど不可能であった。そのため結晶質シリコン膜を活性層とするＴＦＴは、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは今日まで得られていない。
【０００６】
このような問題点を解決する方法として、結晶粒を大きくすると共に、その結晶粒の位置を制御して、チャネル形成領域から結晶粒界をなくすことは有効な手段として考えられる。例えば、「"Location Control of Large Grain Following Excimer-Laser Melting of Si Thin-Films", R.Ishihara and A.Burtsev, Japanese Journal of Applied Physics vol.37, No.3B, pp1071-1075,1988」には、シリコン膜の温度分布を３次元的に制御して結晶の位置制御と大粒形化を実現する方法が開示されている。その方法によれば、ガラス基板上に高融点金属を成膜して、その上に部分的に膜厚の異なる酸化シリコン膜を形成し、その表面に非晶質シリコン膜を形成した基板の両面からエキシマレーザー光を照射することにより結晶粒径を数μｍに大きくできることが報告されている。
【０００７】
【発明が解決しようとする課題】
上記Ishiharaらの方法は、非晶質シリコン膜の下地材料の熱特性を局所的に変化させて、基板への熱の流れを制御して温度勾配を持たせることを特徴としている。しかしながら、そのためにガラス基板上に高融点金属層／酸化シリコン層／半導体膜の３層構造を形成している。この半導体膜を活性層としてトップゲート型のＴＦＴを形成することは構造的には可能であるが、半導体膜と高融点金属層との間に設けられた酸化シリコン膜により寄生容量が発生するので、消費電力が増加し、ＴＦＴの高速動作を実現することは困難となる。
【０００８】
一方、高融点金属層をゲート電極とすることにより、ボトムゲート型または逆スタガ型のＴＦＴに対しては有効に適用できうると考えられる。しかし、前記３層構造において、半導体膜の厚さを除いたとしても、高融点金属層と酸化シリコン層の膜厚は、結晶化工程において適した膜厚と、ＴＦＴ素子としての特性において適した膜厚とは必ずしも一致しないので、結晶化工程における最適設計と素子構造の最適設計とを両方同時に満足することはできない。
【０００９】
また、透光性のない高融点金属層をガラス基板の全面に形成すると、透過型の液晶表示装置を製作することは不可能である。高融点金属層は熱伝導率が高いという点では有用であるが、高融点金属材料として使用されるクロム（Ｃｒ）膜やチタン（Ｔｉ）膜は内部応力が高いので、ガラス基板との密着性に問題が生じる可能性が高い。さらに、内部応力の影響はこの上層に形成する半導体膜へも及び、形成された結晶性半導体膜に歪みを与える力として作用する可能性が大きい。
【００１０】
一方、ＴＦＴにおいて重要な特性パラメータであるしきい値電圧（以下、Ｖthと記す）を所定の範囲内に制御するためには、チャネル形成領域の価電子制御の他に、活性層に密接して絶縁膜で形成する下地膜やゲート絶縁膜の荷電欠陥密度を低減さることや、その内部応力のバランスを考慮する必要があつた。このような要求に対して、酸化シリコン膜や酸化窒化シリコン膜などのシリコンを構成元素として含む材料が適していた。従って、温度勾配を持たせるために高融点金属層を設けることは、そのバランスを崩してしまうことが懸念される。
【００１１】
本発明はこのような問題点を解決するための技術であり、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製し、さらにその結晶質半導体膜をＴＦＴのチャネル形成領域に用いることにより高速動作が可能なＴＦＴを実現する。さらに、そのようなＴＦＴを透過型の液晶表示装置やイメージセンサなどのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記問題点を解決するための手段を図１を用いて説明する。図１（Ａ）では基板９０１に下地膜９０２ａ、９０２ｂ、半導体層９０３、第１の保護絶縁層９０４、熱伝導層９０５が設けられている。下地膜９０２ａ、９０２ｂには酸化シリコン膜や酸化窒化シリコン膜などの絶縁膜が好適に用いられる。熱伝導層９０５は透光性材料を用いる。半導体層９０３は非晶質半導体膜や結晶構造を有する結晶質半導体膜を適用することができる。そして、結晶化の工程はレーザーアニール法で実施されるのが最も好ましい。特に波長４００nm以下のレーザー光を発するエキシマレーザーを光源に使用すると、半導体膜を優先的に加熱することができるので適している。エキシマレーザーは、パルス発振型または連続発光型を用いることができる。半導体層９０３に照射する光は、光学系にて線状ビーム、スポット状ビーム、面状ビームなどとすることが可能であり、その形状に限定されるものはない。具体的なレーザーアニール条件は実施者が適宣決定するものとするが、本発明における結晶化の工程においては、概略以下のような溶融―固相反応により結晶化が行われるものと理解される。
【００１３】
レーザーアニール法では、照射するレーザー光（またはレーザービーム）の条件を最適なものとすることにより半導体膜を加熱して溶融させ、結晶核の発生密度とその結晶核からの結晶成長を制御しようとしている。図１（Ａ）において半導体層９０３は破線で区別した９０３ａと９０３ｂに分けて考えられる。半導体層９０３ａがある領域Ａは熱伝導層９０５が設けられている領域であり、半導体層９０３ｂは領域Ｂはそれ以外の周辺の領域である。本発明のレーザーアニールにおいて、レーザー光はその領域Ａと領域Ｂの両方に同時に照射される。エキシマレーザーのパルス幅は数nsec〜数十nsec、例えば３０nsecであるので、パルス発振周波数を３０Ｈｚとして照射すると、その照射領域の半導体層はパルスレーザー光により瞬時に加熱され、その加熱時間よりも遥かに長い時間冷却される。レーザー光の照射により半導体層は溶融状態となり、レーザー光の照射が終わった直後から熱は基板９０１側と第１の保護絶縁層９０４側の両方に拡散して半導体層は冷却され次第に固化していく。熱の拡散係数は物質によって異なるものであり、酸化シリコン膜の０．０４cm2/secに対し、例えば熱伝導層に窒化アルミニウムを用いると０．１３４cm2/secである。また、空気の熱拡散係数は０．００１cm2/secである。従って、熱伝導層が形成されている領域Ａは領域Ｂに対して相対的に急速に冷却される。
【００１４】
結晶核は溶融状態からの冷却過程で生成形成されるものと考えられていて、その核発生密度は、溶融状態の温度と冷却速度とに相関がある。このとき、高温から急激に冷却すると核発生密度が高くなる傾向が経験的知見として得られている。そして、溶融状態から固相状態へ変化する過程で、その結晶核から結晶が成長して行く。核発生密度が高い場合はそれぞれの結晶核から結晶成長が起こり結晶の成長端が重なるところで成長が止まり、結晶粒と結晶粒界が形成される。結晶粒界では、原子配列の秩序性が維持されず、多数の欠陥準位が形成されている。このような結晶成長において、核発生密度が高い場合には相互に影響し合うので、小さな結晶粒しか形成されない。大きな結晶粒を形成するためには、核発生密度を小さくする必要があることが理解される。
【００１５】
図１（Ａ）において、溶融状態から急激に冷却される領域Ａでは領域Ｂよりも先に結晶核が生成される。ここで、領域Ａの面積を最適なものとすることにより発生する結晶核の数を一つに制御することができる。そして、領域Ａに存在する結晶核からの結晶成長を優先的に行うことにより、その後の冷却過程で領域Ｂの方へ横方向へ結晶成長が進み、領域Ａを中心とする結晶粒の大粒形化を図ることを可能とする。
【００１６】
結晶化の工程は、レーザーアニール法のみが適用されるものでなく、熱アニール法とレーザーアニール法とを組み合わせても良い。例えば、最初熱アニール法で非晶質半導体膜を結晶化させた後、さらにレーザー光を照射して結晶質半導体膜を形成することも可能である。熱アニール法には、触媒元素を用いる結晶化法を応用しても良い。
【００１７】
このようにして作製された半導体膜には１０16〜１０18/cm3の欠陥準位が残留するため、水素雰囲気中、または１〜３％の水素を含む窒素雰囲気中、または、プラズマ化して生成された水素を含む雰囲気中で３００〜４５０℃の温度で加熱処理して水素化の工程を実施すると良い。この水素化の工程によって、０．０１〜０．１atomic％程度の水素が半導体膜に添加され、欠陥準位密度を低減させることができる。
【００１８】
図１（Ｂ）は、基板９０１上に下地膜９０２ａ、９０２ｂ、半導体層９０３、第１の保護絶縁層９０４、熱伝導層９０５の他に第２の保護絶縁層９０６を設けた構造となっている。結晶成長のメカニズムは図１（Ａ）で説明したものと同様なものであり、第２の保護絶縁層９０６は領域Ｂにおける冷却速度を制御し、また熱容量をもたせるために設けたものである。
【００１９】
このような結晶化の工程において、熱伝導層９０５、下地膜９０２ａ、９０２ｂ、第１の保護絶縁層９０４、および第２の保護絶縁層９０６に用いる材料の熱伝導率やその膜厚は、半導体層９０３が冷却する過渡的な現象を制御する目的で重要な選択項目となる。熱伝導層９０５は常温における熱伝導率が１０Ｗｍ-1Ｋ-1以上である材料を用いることが必要となる。そのような材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化ホウ素、から選ばれた一種または複数種を成分とする化合物を適用することができる。或いは、Ｓｉ、Ｎ、Ｏ、Ｍ（ＭはＡｌまたは希土類元素から選ばれた少なくとも一種）からなる化合物としても良い。
【００２０】
一方、下地膜９０２ａ、９０２ｂや第１の保護絶縁層９０４、および第２の保護絶縁層９０６は、常温における熱伝導率が、１０Ｗｍ-1Ｋ-1未満である材料を用いる。そのような熱伝導率を有する材料であり、かつ、ガラス基板上に形成するＴＦＴの下地層として適しているものとして、酸化窒化シリコン膜を用いることが望ましい。勿論、その他に窒化シリコン膜や酸化シリコン膜などを用いることも可能である。しかしながら、最も好ましい材料として、第１の絶縁膜３または第２の絶縁膜４を、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製する酸化窒化シリコン膜で形成し、その組成を含有酸素濃度が５５atomic％以上７０atomic％未満であり、かつ含有窒素濃度が１atomic％以上２０atomic％未満とすると良い。
【００２１】
熱伝導層９０５はＴＦＴの活性層（チャネル形成領域、ソース領域、ドレイン領域、およびＬＤＤ領域が形成される半導体膜）の配置に合わせて、島状に形成する。その大きさは、例えばＴＦＴの大きさに合わせて形成するものであるが、０．１〜１０μｍ2程度の大きさで形成すると良い。少なくともＴＦＴのチャネル形成領域の位置と大きさを考慮して熱伝導層９０５を形成することにより、結晶質半導体膜の一つの結晶粒でチャネル形成領域を形成することが可能となる。即ち、実質的に単結晶膜でチャネル形成領域を形成したものと同等な構造とすることができる。そして、レーザーアニール法で結晶化した後に熱伝導層９０５を除去すれば、以降は何ら影響なくＴＦＴなどを完成させることができる。
【００２２】
【発明の実施の形態】
[実施形態１]
本発明の実施形態を図２を用いて説明する。図２（Ａ）において、基板５０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板を用いる。例えば、コーニング社の#７０５９ガラスや#１７３７ガラス基などを好適に用いることができる。このようなガラス基板は、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておくと後の工程において基板の収縮による変形を低減できる。
【００２３】
この基板５０１のＴＦＴを形成する表面に、絶縁膜から成る下地膜５０２ａ、５０２ｂを形成する。下地膜の熱伝導率は１０Wm-1K-1未満である材料を用いる。このような材料として、酸化シリコン膜や窒化シリコン膜などを選択することが可能であり、ガラス基板５０１からの不純物の拡散を防ぐ目的と、内部応力のバランスを考慮すると酸化窒化シリコン膜を用いることが好ましい。例えば、絶縁膜から成る下地膜５０２ａをＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜を１０〜１００nm（好ましくは５０nm）の厚さで形成し、さらに下地膜５０２ｂをＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で５０〜５００nm（好ましくは１００nm）の厚さで形成する。このとき、下地膜５０２ａの酸化窒化シリコン膜は、含有酸素濃度を２０atomic％以上３０atomic％未満とし、かつ、含有窒素濃度も２０atomic％以上３０atomic％未満となるようにする。一方、下地膜５０２ｂの酸化窒化シリコン膜は、含有酸素濃度を５５atomic％以上７０atomic％未満とし、かつ、含有窒素濃度を１atomic％以上２０atomic％未満となるようにする。このような組成として酸化窒化シリコン膜の内部応力を適切なものとして、さらに固定電荷密度を減少させておく。
【００２４】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層５０３を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００２５】
半導体層５０３の上に第１の保護絶縁層５０４を形成する。これは、熱伝導層が半導体層と直接に接することを防ぐ為と、レーザーアニールにおいて半導体層からの熱の拡散を制御する目的で設けられる。また、レーザーアニール法において用いられるエキシマレーザー光の波長を考慮して、レーザー光を有効に半導体層に入射させるために、バンドギャップが５ｅＶ以上の材料であることが好ましく、また、その膜厚を無反射条件となるように１０〜２００nmの厚さで形成する必要がある。そのような目的において、第１の保護絶縁層５０４は酸化シリコン膜または酸化窒化シリコン膜などで形成すれば良い。
【００２６】
この保護絶縁膜５０４の表面に、バンドギャップが５ｅＶで透光性を有し、熱伝導性の優れる熱伝導層５０５を形成する。熱伝導層５０５の厚さは５０〜５００nmとし、第１の保護絶縁層５０４の膜厚も考慮して照射するレーザー光に対して無反射条件となる厚さにすることが好ましい。また、半導体層からの熱を効率よく発散させるために、熱伝導率は１０Wm-1K-1以上であることが必要である。このような材料として、アルミニウムの酸化物（酸化アルミニウム（Ａｌ2Ｏ3）は可視光において透光性を有し、熱伝導率が２０Wm-1K-1であり適している。また、酸化アルミニウムは化学量論比に限定されるものでなく、熱伝導率特性と内部応力などの特性を制御するために、他の元素を添加しても良い。例えば、酸化アルミニウムに窒素を含ませて、酸化窒化アルミニウム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を用いても良いし、アルミニウムの窒化物（ＡｌＮx）を用いることも可能である。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）または希土類元素から選ばれた少なくとも一種）を含む化合物を用いることができる。例えば、ＡｌＳｉＯＮやＬａＳｉＯＮなどを好適に用いることができる。その他に、窒化ホウ素なども適用することができる。
【００２７】
そして、図２（Ｂ）に示すように、熱伝導層５０５を島状にエッチングして熱伝導層５０６を形成する。例えば、窒化アルミニウムを熱伝導層に用いた場合には、フォトリソグラフィーの技術を用いて、レジストマスクを所定の形状に形成し、加熱したリン酸溶液でエッチング処理することにより、島状の熱伝導層５０６を形成することができる。島状の熱伝導層５０６の大きさは、０．１〜１０μｍ2程度の大きさで形成する。
【００２８】
結晶化は図２（Ｃ）に示すように、レーザーアニール法により行う。結晶化の工程ではまず、非晶質半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしておくと良い。レーザーアニール法は、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。図２２はこのようなレーザーアニール装置の構成を示す図である。レーザー光発生装置２１０１にはエキシマレーザーやアルゴンレーザーなどを適用する。レーザー光発生装置２１０１から発せられたレーザービームはビームエキスパンダー２１０２、２１０３によりレーザービームを一方向に広げ、ミラー２１０４によって反射したレーザービームは、シリンドリカルレンズアレイ２１０５で分割され、シリンドリカルレンズ２１０６、２１０７によって、線幅１００〜１０００μｍの線状ビームにして、試料面に照射領域２１１０を形成するように照射する。基板２１０８はＸ方向、Ｙ方向、Θ方向に動作可能なステージ２１０９に保持される。そして、照射領域２１１０に対し、ステージ２１０９を動かすことにより、基板２１０８の全面に渡ってレーザーアニールを施すことができる。このとき、基板２１０８は大気雰囲気中に保持しても良いし、図２３で示すような反応室を設け、減圧下または不活性ガス雰囲気中に保持して結晶化を行っても良い。
【００２９】
図２３は図２２で説明したレーザーアニール装置の基板保持方法に関する一実施形態を説明する図である。ステージ２１０９に保持された基板２１０８は反応室２２０６に設置される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることが出来、ステージ２１０９はガイドレール２２０７に沿って反応室内を移動することができる。レーザー光は基板２１０８の上面に設けられた図示されていない石英製の窓から入射する。このような構成にすると、ステージ２１０９に設けた加熱手段（図示せず）によって基板２１０８を３００〜５００℃まで加熱することが可能である。また、図２３ではこの反応室２２０６にトランスファー室２２０１、中間室２２０２、ロード・アンロード室２２０３が接続し、仕切弁２２０８、２２０９で分離されている。ロード・アンロード室２２０３には複数の基板を保持することが可能なカセット２２０４が設置され、トランスファー室２２０１に設けられた搬送ロボット２２０５により基板が搬送される。基板２１０８'は搬送中の基板を表す。こうのうような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００３０】
レーザーアニール条件は実施者が適宣選択するものであるが、例えば、エキシマレーザーのパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)として、線幅１００〜１０００μm、例えば線幅４００μmの線状ビーム５０７を照射する。この線幅は島状に形成した熱伝導層５０６よりも大きいので、１パルスの線状ビームの照射で第1の絶縁膜上の非晶質シリコン層を結晶化させることもできる。または、線状ビームを走査しながら複数回照射しても良い。この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行うと良い。レーザービームの形状は面状としても同様に処理することができる。
【００３１】
エキシマレーザーのパルス発振周波数を３０Ｈｚとすると、そのパルス幅は数ｎｓｅｃ（ナノ秒）〜数十ｎｓｅｃ、例えば３０ｎｓｅｃ程度であるので、非晶質シリコン膜にパルス状の線状レーザービームを照射すると、瞬時に加熱され、加熱時間よりも遥かに長い時間冷却されることになる。この時、半導体層５０３を図２（Ｄ）に示すように熱伝導層５０６が形成されている領域を半導体層５０８、それ以外の領域を半導体層５０９として区別し、便宜上前者を領域（Ａ）、後者を領域（Ｂ）とすると、領域Ａでは熱伝層５０６中へ熱が急速に拡散するため領域Ｂと比べ急冷される。溶融状態から急激に冷却される領域Ａでは領域Ｂよりも先に結晶核が生成される。そして、領域Ａに存在する結晶核からの結晶成長を優先的に行うことにより、その後の冷却過程で領域Ｂの方へ横方向へ結晶成長が進み、領域Ａを中心とする結晶粒の大粒形化を図ることを可能とする。ここで、領域Ａの面積を最適なものとすることにより発生する結晶核の数を一つに制御することができる。そして、結晶成長の成長端では結晶粒界５１０が形成される。図７は、図２（Ｄ）における上面図を示し、熱伝導層５０６を中心に結晶化が進み、結晶の成長端で結晶粒界５１０が形成される様子を示している。
【００３２】
その後、形成された結晶質半導体膜にフォトレジストパターンを形成し、ドライエッチングによって島状半導体膜５１１、５１２を形成する。このとき、図７でも示すように、結晶粒界５１０は除去されるようにして、島状半導体膜５１１、５１２に残存しないようにすることが好ましい。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。このようにして作製された島状半導体膜５０９、５１０には１０16〜１０18/cm3の欠陥準位が残留するため、水素雰囲気中、または１〜３％の水素を含む窒素雰囲気中、または、プラズマ化して生成された水素を含む雰囲気中で３００〜４５０℃の温度で加熱処理して水素化の工程を実施すると良い。この水素化の工程によって、０．０１〜０．１atomic％程度の水素が島状半導体膜５０９、５１０に添加される。このようにして、島状半導体膜５０９、５１０は単一の結晶粒で形成され、実質的に単結晶と同等であるため、この部分にＴＦＴなどの素子を形成すると単結晶シリコン基板に形成されるＭＯＳトランジスタに匹敵する特性を得ることができる。
【００３３】
[実施形態２]
本発明の他の実施形態を図３を用いて説明する。図３（Ａ）において、実施形態１と同様に、基板５０１上に下地膜５０２ａ、５０２ｂ、半導体層５０３を形成する。そして、その上に第２の保護絶縁層５１３を酸化シリコン膜や酸化窒化シリコン膜などで５０〜３００nmの厚さで形成する。この第２の保護絶縁層５１３は、半導体層５０３からの熱の拡散を制御する目的で設け、図２（Ａ）で設けた保護絶縁膜５０４と別に設けて膜厚を変化させることで、熱の拡散速度の制御をより容易にすることができる。
【００３４】
そして、図２（Ｂ）に示すように、第２の保護絶縁層５１３の所定の位置に開孔を形成する。酸化シリコン膜や酸化窒化シリコン膜などはフッ酸を含む酸性溶液で下地の半導体層と選択性良くエッチングすることができる。その後、実施形態１と同様に第１の保護絶縁層５１４全面に形成し、熱伝導層５１５をパターン形成する。
【００３５】
結晶化はレーザーアニール法により行うことが最も好ましく、実施形態１と同様にして行えば良い。図３（Ｃ）の構造においては、パルスレーザー光が照射された後の冷却過程において、領域Ｂの冷却速度が図２（Ｃ）の構造よりもより緩やかになるので、結晶粒の大粒形化がより容易に実現できる。このようにして、結晶粒の位置を制御した半導体層を得ることができる。しかし、この場合も図３（Ｄ）で示すように、領域Ａからはじまる結晶の成長端には結晶粒界５１０が形成される。
【００３６】
その後、形成された結晶質半導体膜にフォトレジストパターンを形成し、ドライエッチングによって島状半導体膜５１１、５１２を形成する。このとき、結晶粒界５１０は除去されるようにして島状半導体膜５１１、５１２を形成することが望ましい。このようにして作製された島状半導体膜５０９、５１０には１０16〜１０18/cm3の欠陥準位が残留するため、水素雰囲気中、または１〜３％の水素を含む窒素雰囲気中、または、プラズマ化して生成された水素を含む雰囲気中で３００〜４５０℃の温度で加熱処理して水素化の工程を実施すると良い。この水素化の工程によって、０．０１〜０．１atomic％程度の水素が島状半導体膜５０９、５１０に添加される。
【００３７】
[実施形態３]
図２（Ａ）および図３（Ａ）で用いた半導体層５０３は、非晶質半導体膜に限定されるものでなく、結晶質半導体膜を適用しても良い。例えば、非晶質半導体膜を熱アニール法で予め結晶化させた結晶質半導体膜を適用しても良い。本実施形態では、その一例として特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法と組み合わせた例を示す。
【００３８】
図４（Ａ）で示すように、実施形態１と同様にして、ガラス基板５０１上に絶縁膜から成る下地膜５０２ａ、５０２ｂ、非晶質半導体膜から成る半導体層５０３を２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５１６を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層５１１は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００３９】
そして、図４（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る半導体層５０３ｂを得ることができる（図４（Ｃ））。しかし、ここまでの工程で熱アニールによって作製された結晶質半導体膜５１３は、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法と光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがある。
【００４０】
以降、実施形態１または実施形態２で示した結晶化の方法を適用すると、大粒形の結晶粒をより容易に得ることができる。これは、レーザーアニール法を図４（Ｃ）で得られた半導体層５０３ｂに対して適用すると、触媒元素が残存する結晶質半導体膜５０３ｂを一旦溶融状態にしてから再結晶化させるためであると考えられる。例えば、図４（Ｃ）の状態の試料を図２（Ｃ）または図３（Ｃ）の構造として、ＸｅＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。その結果、図４（Ｃ）の結晶質半導体膜に対して、結晶粒の位置が制御され、かつ、大粒形の結晶質半導体膜を得ることができる。この結晶質半導体膜には、ラマン分光法や光学顕微鏡で観察しても、もはや非晶質領域が残存していることはない。
【００４１】
しかし、この様な結晶質半導体膜においてもおよそ１０16〜１０18/cm3の欠陥準位が残留するため、水素雰囲気中、または１〜３％の水素を含む窒素雰囲気中、または、プラズマ化して生成された水素を含む雰囲気中で３００〜４５０℃の温度で加熱処理して水素化の工程を実施すると良い。この水素化の工程によって、０．０１〜０．１atomic％程度の水素が島状半導体膜５０９、５１０に添加される。
【００４２】
［実施例１］
本実施例では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴでなるＣＭＯＳ回路の作製工程を図５と図６を用いて説明する。
【００４３】
図５（Ａ）において、基板１０１にはコーニング社の#７０５９ガラスや#１７３７ガラス基などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。そして、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておくと後の工程において基板の収縮による変形を低減できる。この基板１０１のＴＦＴを形成する表面に、基板１０１からアルカリ金属元素やその他の不純物の汚染を防ぐために絶縁膜から成る下地膜１０２を形成する。下地膜１０２は、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製する酸化窒化シリコン膜１０２ａと、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製する酸化窒化水素化シリコン膜１０２ｂで形成する。酸化窒化シリコン膜１０２ａは１０〜１００nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒化水素化シリコン膜１０２ｂは１０〜２００nm（好ましくは２０〜１００nm）の厚さで形成する。
【００４４】
そして、実施形態１〜３で説明した方法により結晶質半導体膜（ここでは結晶質シリコン膜）を形成して、エッチング処理をして島状半導体膜１０３、１０４を形成する。エッチング処理はドライエッチング法で行い、ＣＦ4とＯ2の混合ガスを用いた。島状半導体膜１０３、１０４はそれぞれ単一の結晶粒から成るものであり、エッチングによりパターン形成したものは実質的に単結晶とみなすことができた。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１０５を形成する。例えば、プラズマＣＶＤ法による場合、オルトケイ酸テトラエチル（Tetraethyl  Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ、１００〜１５０nm代表的には１３０nmの厚さに形成する。
【００４５】
そして図５（Ｂ）に示すように、レジストマスク１０６を設け、ｎチャネル型ＴＦＴを形成する島状半導体膜１０４にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層１０４はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収める目的に対して有効に作用する。しかし、この工程は実施者の判断により省略することも可能であり、また、レジストマスク１０６を省略して全面にｐ型を付与する不純物元素を添加しても良い。
【００４６】
ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体膜１０４に選択的に添加する。半導体に対してｎ型を付与する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）など周期律表第１５族の元素が知られている。レジストマスク１１１を形成し、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成される不純物領域１１２におけるリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とする（図５（Ｃ））。本明細書中では、不純物領域１０８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００４７】
次に、マスク層１０５を純水で希釈したフッ酸などのエッチング液により除去した。そして、図５（Ｂ）と（Ｃ）で島状半導体膜１０４に添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、エキシマレーザー光を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体膜が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００４８】
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで、第１の絶縁膜と同じ酸化窒化シリコン膜で形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでさらに良い。ゲート絶縁膜は、このような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図５（Ｄ））。
【００４９】
図５（Ｅ）に示すように、ゲート絶縁膜上にゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造とすることもできる。本実施形態では、導電性の窒化物金属膜から成る導電層（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１とを積層した構造とした。導電層（Ｂ）１１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１１は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００５０】
導電層（Ａ）１１０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１１０に３０ｎｍの厚さのＴａＮ膜を、導電層（Ｂ）１１１には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜した。ＴａはスパッタガスにＡｒを用いた。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）１１０または導電層（Ｂ）１１１が微量に含有するアルカリ金属元素がゲート絶縁膜１０９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）１１１は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい。
【００５１】
次に、所定のパターンのレジストマスクを形成し、導電層（Ａ）１１０と導電層（Ｂ）１１１とを一括でエッチングしてゲート電極１１２、１１３を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極１１２、１１３は、導電層（Ａ）から成る１１２ａ、１１３ａと、導電層（Ｂ）から成る１１２ｂ、１１３ｂとが一体として形成されている。この時、ｎチャネル型ＴＦＴに設けるのゲート電極１１３は不純物領域１０８の一部と、ゲート絶縁膜１０９を介して重なるように形成する（図６（Ａ））。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。
【００５２】
次いで、ｐチャネル型ＴＦＴを形成する島状半導体膜１０３にソース領域およびドレイン領域とする不純物領域１１５を形成する。ここでは、ゲート電極１１２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜１０４はレジストマスク１１４で被覆しておく。そして、不純物領域１１５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図６（Ｂ））。本明細書中では、ここで形成された不純物領域１１５に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。
【００５３】
次に、ｎチャネル型ＴＦＴを形成する島状半導体膜１０４にソース領域またはドレイン領域を形成する不純物領域１１７の形成を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした（図６（Ｃ））。本明細書中では、ここで形成された不純物領域１１７に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。前の工程で形成された不純物領域１１５にも同時にリン（Ｐ）が添加されるが、既に前の工程で添加されたボロン（Ｂ）濃度と比較して不純物領域１１６に添加されたリン（Ｐ）濃度はその１／２〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。
【００５４】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。アニール処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、アニール処理の前に、５０〜２００nmの厚さの第１の保護絶縁層１１８を酸化窒化シリコン膜や酸化シリコン膜などで形成すると良い。酸化窒化シリコン膜は表１のいずれの条件でも形成できるが、その他にも、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCMとして反応圧力１６０Pa、基板温度３２５℃、放電電力密度０．１W/cm2で形成すると良い（図６（Ｄ））。
【００５５】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５６】
活性化および水素化の工程が終了したら、第１の保護絶縁層上にさらに酸化窒化シリコン膜または酸化シリコン膜を積層させ、層間絶縁層１１９を形成する。酸化窒化シリコン膜は第１の保護絶縁層１１８と同様にしてＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCMとして反応圧力１６０Pa、基板温度３２５℃とし、放電電力密度を０．１５W/cm2として、５００〜１５００nm（好ましくは６００〜８００nm）の厚さで形成する。そして、層間絶縁層１１９および第１の保護絶縁層１１８ＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１２０、１２１と、ドレイン配線１２２を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００５７】
次に、パッシベーション膜１２３として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。さらに、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により層間絶縁層１１９および第１の保護絶縁層１１８に存在する水素を島状半導体膜１０３、１０４に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜１０３、１０４中の欠陥密度を約１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった。
【００５８】
こうして図６（Ｅ）に示すように、基板１０１上に、ｐチャネル型ＴＦＴ１５０とｎチャネル型ＴＦＴ１５１とを完成させることができた。ｐチャネル型ＴＦＴ１５０には、島状半導体膜１０３にチャネル形成領域１５２、ソース領域１５３、ドレイン領域１５４を有している。ｎチャネル型ＴＦＴ１５１には、島状半導体膜１０４にチャネル形成領域１５５、ゲート電極１１７と重なるＬＤＤ領域１５６（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域１５７、ドレイン領域１５８を有している。このＬov領域のチャネル長方向の長さは、チャネル長３〜８μmに対して、０．５〜３．０μm（好ましくは１．０〜１．５μm）とした。図６ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５９】
また図８は、図６（Ｅ）の上面図を示し、島状半導体膜１０３、１０４、ゲート電極１１２、１１３、およびソース電極１２０、１２１とドレイン電極１２２の配置について説明する図である。ここでは、下地膜、ゲート絶縁膜、保護絶縁膜および層間絶縁層については省略してある。図８（Ａ）、（Ｂ）において、Ａ−Ａ'断面が図６（Ｅ）の断面図に相当している。図８（Ａ）は、島状半導体膜１０３、１０４上にゲート電極１１２、１１３およびソース配線１２０、１２１とドレイン配線１２２が設けられている。ゲート電極１１２、１１３はゲート配線１２４に接続している。また、ソース配線はコンタクト部１２５、１２６でそれぞれ島状半導体膜１０３、１０４と接触している。図８では島状半導体膜に形成されるチャネル形成領域や、ソース・ドレイン領域などの不純物領域は省略している。また、図８（Ｂ）は、図８（Ａ）に対して島状半導体膜を複数個に分割して形成した例を示す。図８（Ｂ）では、ｐチャネル型ＴＦＴ１５０において島状半導体膜１０３、１０３ｂ、１９３ｃ、およびｎチャネル型ＴＦＴ１５１において島状半導体膜１０４、１０４ｂ、１０４ｃの３つにそれぞれ分割して設けてある。勿論、分割する数に制限はなく、また、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとでその数を異ならせることも可能である。このようなｐチャネル型ＴＦＴ１５０とｎチャネル型ＴＦＴ１５１により、ＣＭＯＳ回路の基本形態であるインバータ回路を形成することが可能である。
【００６０】
ＴＦＴのサイズはチャネル長（Ｌ）とチャネル幅（Ｗ）とで規定されるが、図８（Ｂ）のように島状半導体膜を複数個に分割しても、チャネル長（Ｌ）と合計のチャネル幅（Ｗ）が同じであるならば、図８（Ａ）と（Ｂ）との２つのＴＦＴ回路においては同じ動作特性を得ることができる。むしろ、本発明のように単一の結晶粒で少なくともチャネル形成領域を形成することを目的とした場合、図８（Ｂ）のように島状半導体膜を複数個に分割して、それぞれの島状半導体膜のチャネル形成領域を小さくした方が、その目的の達成をより容易とする。
【００６１】
このようにして作製されたｐチャネル型ＴＦＴ１５０とｎチャネル型ＴＦＴ１５１とは、チャネル形成領域が単一の結晶粒、即ち単結晶で形成されている。その結果、ＴＦＴの動作時における電流輸送特性は、粒界のポテンシャルやトラップの影響を受けることがないので、単結晶シリコン基板に作製したＭＯＳトランジスタに匹敵する特性を得ることができる。また、このようなＴＦＴを用いてシフトレジスタ回路、バッファ回路、Ｄ／Ａコンバータ回路、レベルシフタ回路、マルチプレクサ回路などを形成することができる。これらの回路を適宣組み合わせることにより、液晶表示装置やＥＬ表示装置、および密着型イメージセンサなどガラス基板上に作製される半導体装置を形成することができる。
【００６２】
［実施例２］
本発明の実施例を図９〜図１３を用いて説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００６３】
図９（Ａ）において、基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板２０１のＴＦＴを形成する表面に絶縁膜から成る下地膜２０２を形成する。下地膜２０２は、基板２０１からのアルカリ金属元素をはじめとする不純物拡散を防ぐために設けるもので、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜２０２ａを５０nmの厚さに形成した。さらにその上に、半導体層との界面を良好に保つために、ＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜２０２ｂを１００nmを積層させて下地膜２０２とする。または、半導体層との界面を良好に保つために、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜２０２ｂを適用しても良い。
【００６４】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層２０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。また、下地膜２０２と非晶質構造を有する半導体層２０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜２０２を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図９（Ａ））。
【００６５】
半導体層２０３ａは非晶質シリコン膜であっても良いし、公知の結晶化技術を使用して予め結晶質シリコン膜としておいても良い。ここでは実施形態３で述べた特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層２０３ａを形成した。
【００６６】
そして、実施形態２で示したように第２の保護絶縁層２６６、保護絶縁膜２６７、熱伝導層２６８〜２７４を設けた。第２の保護絶縁層２６６は、プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏを原料ガスに用いた酸化窒化シリコン膜を用い、５０〜３００nmの厚さで形成する。第２の保護絶縁層２６６に設けた開孔は、フッ酸を含む酸性溶液で下地の半導体層と選択性良くエッチングすることができる。保護絶縁膜２６７も同様に酸化窒化シリコン膜で１０〜２００nmの厚さで形成する。熱伝導層２６８〜２７４は熱伝導率が１０Wm-1K-1以上の材料で形成すれば良いが、ここでは窒化アルミニウム（ＡｌＮ）を５０〜５００nmの厚さで形成する。ＡｌＮはスパッタ法で形成できるが、ＡｌＮをターゲットとしてスパッタガスにアルゴン（Ａｒ）を用いて形成しても良いし、より高純度のＡｌＮを形成するためにはアルミニウム（Ａｌ）をターゲットとして、窒素（Ｎ2）とＡｒの混合ガスによりスパッタして形成しても良い。
【００６７】
結晶化はレーザーアニール法により行うことが最も好ましく、実施形態１と同様にして行えば良い。図９（Ｂ）の構造においては、パルスレーザー光が照射された後の冷却過程において、領域Ａの半導体層２０３ｂで前述のように優先的に結晶核の成長が起こり、その後結晶成長は領域Ｂの半導体層２０３ｃの方向へ横方向に成長する。そして、領域Ａからはじまる結晶の成長端には結晶粒界２７５が形成される。このようにして、結晶粒の位置を制御した結晶質シリコン膜を得ることができる。
【００６８】
その後、形成された結晶質シリコン膜にレジストパターンを形成し、ドライエッチングによって島状半導体膜２０４〜２０７を形成する。このとき、結晶粒界２７５は除去してしまうことが望ましいが、島状半導体膜中に残存するとしても少なくともＴＦＴのチャネル形成領域と重ならない位置とするように、熱伝導層の位置を設定することが要求される。このようにして作製された島状半導体膜２０４〜２０７には、しかし、１０16〜１０18/cm3の欠陥準位が残留するため、後の工程で
水素化処理をして欠陥準位密度を低減させることが必要である。そして、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２０８を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する（図９（Ｃ））。
【００６９】
チャネルドープ工程は、レジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体膜２０５〜２０７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層２１０〜２１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった（図９（Ｄ））。しかし、ＴＦＴのしきい値電圧の値はその他ゲート絶縁膜や下地膜の特性などからも影響を受けるものであり、この工程は実施者の判断により省略することも可能であり、また、レジストマスク２０９を省略して全面にｐ型を付与する不純物元素を添加しても良い。
【００７０】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体膜２１０、２１１に選択的に添加する。あらかじめレジストマスク２１３〜２１６を形成した。ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域（ｎ-）２１７、２１８のリン（Ｐ）濃度は１×１０17〜５atoms／cm3のとする（図１０（Ａ））。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。
【００７１】
次に、レジストマスク２１３〜２１６をを完全に除去し、さらにマスク層２０８をフッ酸などにより除去して、図９（Ｄ）と図１０（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニール法により行うことができる。また、両者を併用して行っても良い。レーザーアニール法を用いる場合は、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体膜が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００７２】
そして、ゲート絶縁膜２２０をプラズマＣＶＤ法またはスパッタ法を用いて４０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、プラズマＣＶＤ法によりＳｉＨ4、Ｎ2Ｏを原料として、基板温度３００〜４５０℃、高周波電力密度０．１〜１．０W/cm2作製される酸化窒化シリコン膜で形成する。この工程において、酸化窒化シリコン膜の成膜に先立って、前処理として水素を２００SCCM導入し、高周波電力０．２W/cm2でプラズマを生成して2分間処理しても良い。また、水素を１００SCCMと酸素を１００SCCM導入して同様にプラズマを生成して処理しても良い。また、Ｎ2Ｏと水素を導入して高周波電力密度０．１〜０．５W/cm2で数分間処理しても良い。このようなプラズマＣＶＤ法を用いた工程において、プラズマを生成する圧力は好ましくは１０〜１００Ｐａの範囲内で実施者が適宣決定すれば良い（図１０（Ｂ））。
【００７３】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（Ａ）２２１と金属膜から成る導電層（Ｂ）２２２とを積層させた。ここでは、Ｗをターゲットとしたスパッタ法で導電層（Ｂ）２２２をＷで２５０nmの厚さに形成し、導電層（Ａ）２２１は窒化タングステン（ＷＮ）で５０nmの厚さに形成した（図１０（Ｃ））。その他にＷ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するために、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００７４】
次に、レジストマスク２２３〜２２７を形成し、導電層（Ａ）２２１と導電層（Ｂ）２２２とを一括でエッチングしてゲート電極２２８〜２３１と容量配線２３２を形成する。ゲート電極２２８〜２３１と容量配線２３２は、導電層（Ａ）から成る２２８ａ〜２３２ａと、導電層（Ｂ）から成る２２８ｂ〜２３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極２２９、２３０は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する（図１０（Ｄ））。
【００７５】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はレジストマスク２３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）２３４を１×１０21atoms／cm3の濃度で形成した（図１１（Ａ））。
【００７６】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク２３５〜２３７を形成し、ｎ型を付与する不純物元素を添加して不純物領域２３９〜２４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、不純物領域（ｎ+）２３９〜２４２の（Ｐ）濃度を５×１０20atoms／cm3とした（図１１（Ｂ））。不純物領域２３８には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはなかった。
【００７７】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行った。ここではゲート電極２３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は５×１０16atoms／cm3とし、図９（Ａ）および図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域（ｎ--）２４３、２４４のみが形成される（図１１（Ｃ））。
【００７８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は、ゲート電極に用いたＷ膜の酸化を極力防ぐために、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【００７９】
この熱アニールにおいて、ゲート電極２２８〜２３１と容量配線２３２形成するＷ膜２２８ｂ〜２３２ｂは表面から５〜８０ｎｍの厚さで窒化され、ＷＮから成る導電層（Ｃ）２２８ｃ〜２３２ｃが新に形成される。また、その他に導電層（Ｂ）２２８ｂ〜２３２ｂがＴａの場合には窒化タンタル（ＴａＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２２８〜２３２を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱アニールを行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８０】
結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体膜中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１０（Ｂ）で形成した不純物領域（ｎ+）と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２３８〜２４２に偏析させゲッタリングをすることができる。その結果不純物領域２３８〜２４２には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した（図１１（Ｄ））。
【００８１】
図１４（Ａ）および図１５（Ａ）は、図１１（Ｄ）におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１１（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ａ）および図１７（Ａ）の断面図に対応している。図１４および図１５の上面図はゲート絶縁膜を省略しているが、ここまでの工程で島状半導体膜２０４、２１０、２１２上にゲート電極２２８、２３１と容量配線２３２が図に示すように形成される。
【００８２】
活性化および水素化の工程が終了したら、ゲート配線となる第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）２４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）２４６として形成した。導電層（Ｄ）２４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）２４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い（図１２（Ａ））。
【００８３】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）２４６と導電層（Ｄ）２４５とをエッチング処理して、ゲート配線２４７、２４８と容量配線２４９を形成た。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【００８４】
このようなゲート配線は、例えば、液晶表示装置において表示領域のサイズが４インチクラス以下、または基板の一辺が１００ｍｍかそれ以下である場合には、本実施例で示すような低抵抗材料で形成する必要はなく、ＷやＴａなどを用いて形成されるゲート電極と同じ材料で形成することもできる。
【００８５】
図１４（Ｂ）および図１５（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｂ）および図１７（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｂ）および図１５（Ｂ）において、ゲート配線２４７、２４８の一部は、ゲート電極２２８、２２９、２３１の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１６（Ｂ）および図１７（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【００８６】
第１の層間絶縁膜２５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成する。本実施例では、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCM、として反応圧力１６０Pa、基板温度３２５℃で放電電力密度０．１５W/cm2で形成した。その後、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５１〜２５４と、ドレイン配線２５５〜２５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００８７】
次に、パッシベーション膜２５９として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により第１の層間絶縁膜２５０に存在する水素を島状半導体膜２０４、２１０〜２１２に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜２０４、２１０〜２１２中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった（図１２（Ｃ））。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２５９に開口部を形成しておいても良い。
【００８８】
図１４（Ｃ）および図１５（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｃ）および図１７（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｃ）と図１５（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体膜２０４、２１０、２１２の図示されていないソースおよびドレイン領域にソース配線２５１、２５２、２５４とドレイン配線２５５、２５６、２５８が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【００８９】
その後、有機樹脂からなる第２の層間絶縁膜２６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜２６０にドレイン配線２５８に達するコンタクトホールを形成し、画素電極２６１、２６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した（図１３）。
【００９０】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００９１】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体膜２０４にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体膜２１０にチャネル形成領域３０９、ゲート電極２３１と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体膜２１１にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ３０４には、島状半導体膜２１２にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線２３４、２５１と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１２では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００９２】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、表示領域（画面サイズ）が４インチクラス以上の表示装置に適用することができる。さらに、チャネル形成領域を中心として選択的に形成された単結晶構造を有する結晶質シリコン膜を用いることにより、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は３００cm2/V・sec以上を実現することもできる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−０．５Ｖ以上−２．５Ｖ以下、電界効果移動度は２００cm2/V・sec以上を実現することもできる。
【００９３】
尚、本実施例は実施形態２で説明した結晶化を方法を中心にして説明したが、実施形態１で説明した結晶化の方法を適用することも可能であり、実施形態１または実施形態２の方法に実施形態３で示した触媒元素を用いた結晶化の方法を組み合わせて実施することも可能である。
【００９４】
［実施例３］
本実施例では、実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１９に示すように、図１３の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型液晶表示装置が完成した。
【００９５】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２０の斜視図および図２１の上面図を用いて説明する。尚、図２０と図２１は、図９〜図１３と図１９の断面構造図と対応付けるため、共通の符号を用いている。また、図２１で示すＥ―Ｅ’に沿った断面構造は、図１３および図１９に示す画素マトリクス回路の断面図に対応している。
【００９６】
図２０においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。表示領域には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２４８とソース配線２５４で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible  Print  Circuit）７３１が外部入力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【００９７】
図２１は表示領域４０６のほぼ一画素分を示す上面図である。ゲート配線２４８に接続するゲート電極２３１は、図示されていないゲート絶縁膜を介してその下の半導体層２１２と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２６３はソース配線２５４とソース領域３２４とのコンタクト部、２６４はドレイン配線２５８とドレイン領域３２６とのコンタクト部、２６５はドレイン配線２５８と画素電極２６１のコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２６から延在する半導体層３２７とゲート絶縁膜を介して容量配線２３２、２４９が重なる領域で形成されている。
【００９８】
［実施例４］
図１８は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。画素部４０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。このような液晶表示装置を実現するには、ゲート配線を実施例３で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が１００μΩcmである場合には６インチクラスの画面サイズがほぼ限界となるが、３μΩcmである場合には２７インチクラスの画面サイズまで対応できる。
【００９９】
表示領域４０６の周辺には走査信号駆動回路４０４と画像信号駆動回路４０５が設けられている。これらの駆動回路のゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例２で示したようなアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子４０１から各駆動回路までを接続する入力配線４０２、４０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【０１００】
一方、表示領域の画面サイズが０．９インチクラスの場合には、対角線の長さが２４ｍｍ程度となり、ＴＦＴをサブミクロンルールで作製すると周辺に設ける駆動回路を含めても３０×３０ｍｍ2以内に収まる。このような場合には、実施例２で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、ＴａやＷなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【０１０１】
このような構成の液晶表示装置は、実施形態１〜３で示した結晶化の方法を実施例３に応用して完成させたアクティブマトリクス基板を用いて完成させることができる。いずれにしても、実施形態１〜３で示した結晶化技術により完成したアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【０１０２】
［実施例５］
本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス（有機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に適用した例を図２４で説明する。図２４（Ａ）はアクティブマトリクス型有機ＥＬ表示装置の回路図を示す。この有機ＥＬ表示装置は、基板上に設けられた表示領域１１、Ｘ方向周辺駆動回路１２、Ｙ方向周辺駆動回路１３から成る。この表示領域１１は、スイッチ用ＴＦＴ３３０、保持容量３３２、電流制御用ＴＦＴ３３１、有機ＥＬ素子３３３、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどにより構成される。
【０１０３】
図２４（Ｂ）はほぼ一画素分の上面図を示している。スイッチ用ＴＦＴ３３０は図１３に示すｐチャネル型ＴＦＴ３０１と同様にして形成し、電流制御用ＴＦＴ３３１はｎチャネル型ＴＦＴ３０３と同様にして形成すると良い。
【０１０４】
ところで、ＴＦＴの上方に向かって光を発光させる動作モードの有機ＥＬ表示装置の場合、画素電極をＡｌなどの反射性の電極で形成することになる。ここでは、有機ＥＬ表示装置の画素領域の構成について示したが、実施例２と同様に画素領域の周辺に駆動回路を設けた周辺回路一体型のアクティブマトリクス型表示装置とすることもできる。そして、図示しないがカラーフィルターを設ければカラー表示をすることも可能である。いずれにしても、実施形態１で示した下地層を設けたアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型有機ＥＬ表示装置を作製することができる。
【０１０５】
［実施例６］
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２５に示す。
【０１０６】
図２５（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【０１０７】
図２５（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【０１０８】
図２５（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
【０１０９】
図２５（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１１０】
図２５（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital  Versatile  Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１１１】
図２５（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１１２】
図２６（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２６（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１１３】
なお、図２６（Ｃ）に、図２６（Ａ）および図２６（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図２６（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２６（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図２６（Ｄ）は図２６（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図２６（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１１４】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【０１１５】
【発明の効果】
本発明の結晶化の技術を用いることにより、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製することができる。このような結晶質半導体膜の結晶粒の位置をＴＦＴのチャネル形成領域に合わせて形成することにより、単一の結晶粒で少なくとも該チャネル形成領域を形成することが可能となり、実質的に単結晶半導体膜で作製したＴＦＴと同等の特性を得ることができる。このようなＴＦＴを用いることにより、透過型の液晶表示装置をはじめとして、ＥＬ型表示装置やイメージセンサなどのさまざまな半導体装置に適用することにより、該半導体装置の高性能化を図ることができる。
【図面の簡単な説明】
【図１】  本発明の構成を説明する図。
【図２】  本発明による結晶質半導体膜の作製工程を示す断面図。
【図３】  本発明による結晶質半導体膜を示す断面図。
【図４】  本発明による結晶質半導体膜の作製工程を示す断面図。
【図５】  ＴＦＴの作製工程を示す断面図。
【図６】  ＴＦＴの作製工程を示す断面図。
【図７】  熱伝導層、結晶粒界、島状半導体膜の位置関係を説明する上面図。
【図８】  ＴＦＴの構造を説明する上面図。
【図９】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】  画素ＴＦＴ、駆動回路のＴＦＴの断面図。
【図１４】  駆動回路のＴＦＴの作製工程を示す上面図。
【図１５】  画素ＴＦＴの作製工程を示す上面図。
【図１６】  駆動回路のＴＦＴの作製工程を示す断面図。
【図１７】  画素ＴＦＴの作製工程を示す断面図。
【図１８】  液晶表示装置の入出力端子、配線、回路配置を説明する上面図。
【図１９】  液晶表示装置の構造を示す断面図。
【図２０】  液晶表示装置の構造を示す斜視図。
【図２１】  画素部の画素を示す上面図。
【図２２】  レーザーアニール装置の構成を示す図。
【図２３】  レーザーアニール装置の反応室の構成を示す図。
【図２４】  アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図２５】  半導体装置の一例を示す図。
【図２６】  投影型液晶表示装置の構成を示す図。
【符号の説明】
９０１  基板
９０２ａ、９０２ｂ  下地膜
９０３  半導体層
９０４  第１の保護絶縁層
９０５  熱伝導層
９０６  第２の保護絶縁層
【図１】
0004307635.tif 000002
【図２】
0004307635.tif 000003
【図３】
0004307635.tif 000004
【図４】
0004307635.tif 000005
【図５】
0004307635.tif 000006
【図６】
0004307635.tif 000007
【図７】
0004307635.tif 000008
【図８】
0004307635.tif 000009
【図９】
0004307635.tif 000010
【図１０】
0004307635.tif 000011
【図１１】
0004307635.tif 000012
【図１２】
0004307635.tif 000013
【図１３】
0004307635.tif 000014
【図１４】
0004307635.tif 000015
【図１５】
0004307635.tif 000016
【図１６】
0004307635.tif 000017
【図１７】
0004307635.tif 000018
【図１８】
0004307635.tif 000019
【図１９】
0004307635.tif 000020
【図２０】
0004307635.tif 000021
【図２１】
0004307635.tif 000022
【図２２】
0004307635.tif 000023
【図２３】
0004307635.tif 000024
【図２４】
0004307635.tif 000025
【図２５】
0004307635.tif 000026
【図２６】
0004307635.tif 000027