(57)【特許請求の範囲】
【請求項１】
相手側との間に接続されたデータ伝送ラインの電圧と、予め設定した基準電圧とを比較して、前記相手側からパルスが送信されたことを検出するパルス検出手段と、
前記パルス検出手段がパルスを検出したタイミングに基づき、所定期間だけオンするゲート信号を生成するゲート信号生成手段と、
前記ゲート信号がオンしている間に受信したパルスの波高値と、予め設定した基準値との大小関係の反転頻度に基づき、前記パルスに生じたエッジ数をカウントするエッジカウント手段と、
前記エッジカウント手段のカウント結果が、予め設定した許容範囲内であるか否かを検出するパルス安定度判別手段とを備えたことを特徴とするパルス信号受信装置。
【請求項２】
前記パルスの波高値をサンプルホールドするサンプルホールド手段と、
前記パルスの波高値が所定の基準値を越えた時間を計測して、前記パルスの幅を検出するパルス幅検出手段とを備え、
前記パルス安定度判別手段は、受信したパルスに関して、前記サンプルホールド手段がサンプルホールドした波高値と、前記パルス幅検出手段が検出したパルス幅と、前記エッジカウント手段がカウントしたエッジ数とが、全て、それぞれ予め設定した許容範囲内であるときのみに、前記受信したパルスが安定していると判断することを特徴とする請求項１記載のパルス信号受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相手側との間に接続したデータ伝送ラインを介して、相手側からパルスを受信するパルス信号受信装置に関する。
【０００２】
【従来の技術】
この種のパルス信号受信装置に受信されたパルスは、データ伝送ラインの抵抗成分、ノイズの影響等によって、例えば、図７（Ａ）に示した正規の矩形波に対して、図７（Ｂ）に示すように歪んだ状態となり、この歪度合いにより、受信状態が不安定になる場合がある。このため、従来のパルス信号受信装置では、例えば、受信パルスＰのパルス幅と正規のパルス幅とのズレを求め、そのズレが所定範囲から外れたときに受信パルスＰが不安定であると判断して、例えば、その受信パルスＰを無効する等の処理を行っていた。
【０００３】
【発明が解決しようとする課題】
ところで、従来のパルス信号受信装置では、パルス幅を検出する具体的な構成として、例えば、受信パルスＰの波高値が所定の基準レベルＶRFを越えている間に、内部クロックＣＬ（図７（Ｃ）参照）がいくつカウントされたかを求めていた。ところが、図７（Ｂ）に示すように、受信したパルスＰの波高値が、途中で、基準レベルＶRFを下回るようなエッジＥＧが生じても、従来のものでは、同図に示すようにエッジＥＧと内部クロックＣＬとのタイミングがずれると、エッジＥＧが生じない場合と同じように内部クロックＣＬがカウントされてパルス幅を誤検出してしまう。このため、エッジＥＧが許容範囲を外れて多発して、パルスが不安定となったことを検出できずない場合があり、パルスの安定性判定の正確性に欠けるという問題があった。
【０００４】
本発明は、上記事情に鑑みてなされたもので、１つのパルスの途中部分に生じたエッジ数を検出して、受信したパルスの安定性の判別の信頼性を向上させることが可能なパルス信号受信装置の提供を目的とする。
【０００５】
【課題を解決するための手段及び作用・効果】
＜請求項の発明＞
請求項１の発明に係るパルス信号受信装置は、相手側との間に接続されたデータ伝送ラインの電圧と、予め設定した基準電圧とを比較して、相手側からパルスが送信されたことを検出するパルス検出手段と、パルス検出手段がパルスを検出したタイミングに基づき、所定期間だけオンするゲート信号を生成するゲート信号生成手段と、ゲート信号がオンしている間に受信したパルスの波高値と、予め設定した基準値との大小関係の反転頻度に基づき、パルスに生じたエッジ数をカウントするエッジカウント手段と、エッジカウント手段のカウント結果が、予め設定した許容範囲内であるか否かを検出するパルス安定度判別手段とを備えたところに特徴を有する。
ここで、上記エッジカウント手段によってカウントされる、上記「パルスに生じたエッジ数」とは、１つのパルスの途中部分に生じたエッジ数のみであってもよいし、１つのパルスの途中部分に生じたエッジ数にそのパルスの始端及び終端の２つのエッジを加えた数であってもよいし、或いは、１つのパルスの途中部分に生じたエッジ数に始端又は終端の１つのエッジを加えた数であってもよい。
【０００６】
請求項１のパルス受信装置では、パルスの途中部分に生じたエッジ数がカウントされ、そのカウント結果が許容範囲内であるか否かに基づき、パルスの安定度が求められ、もってパルスの安定性判別の信頼性を向上させることができる。
【０００７】
なお、本発明に係るパルス受信装置に、パルス幅を検出するパルス幅検出手段を加えて、パルス幅とエッジ数の両方を求める構成としてもよい。ここで、検出したパルス幅が正規のパルス幅とほぼ一致し、かつ、検出したエッジ数からパルスの途中にエッジがないことがわかれば、受信したパルスと、正規のパルスとのほぼ一致したことになる。従って、パルス幅とエッジ数の両方が所定の許容範囲内かあるか否かを判別すれば、パルスの安定性判別の信頼性がより一層向上する。
【０００８】
＜請求項２の発明＞
請求項２の発明は、請求項１記載のパルス信号受信装置において、パルスの波高値をサンプルホールドするサンプルホールド手段と、パルスの波高値が所定の基準値を越えた時間を計測して、パルスの幅を検出するパルス幅検出手段とを備え、  パルス安定度判別手段は、受信したパルスに関して、サンプルホールド手段がサンプルホールドした波高値と、パルス幅検出手段が検出したパルス幅と、エッジカウント手段がカウントしたエッジ数とが、全て、それぞれ予め設定した許容範囲内であるときのみに、受信したパルスが安定していると判断するところに特徴を有する。
【０００９】
この構成によれば、パルス幅及びエッジ数、さらに、パルスの波高値が、全て、それぞれ所定の許容範囲内であるときのみに、受信したパルスが安定していると判断するから、より一層、パルスの安定性判別の信頼性が向上する。
【００１０】
【発明の実施の形態】
＜第１実施形態＞
以下、本発明の第１実施形態を図１〜図６に基づいて説明する。
図１には、センサＳやアクチュエータＲ等を１つのコントローラＣに接続して制御するシステムにおいて、オンラインでデータ伝送するネットワークが示されている。このネットワークは、例えば、コントローラＣに配されたマスターユニット１１と、各センサＳ、アクチュエータＲ等の端末毎に配された複数のターミナルユニット１２とを、１つのデータ伝送ライン１０に共通接続したバス方式をなす。
【００１１】
図２には、データ伝送ライン１０を介して各ユニット間で送受信されるシリアル信号が示されている。このシリアル信号は、一定周期で１２［Ｖ］と２４［Ｖ］との間で反転するクロックパルスＣＰと、所定のタイミングで１２［Ｖ］と０［Ｖ］との間で反転するデータパルスＤＰとを合成した３値信号である。また、このシリアル信号の送受信単位である１フレームの先頭には、スタートパルスＳＰを２つ連ねたヘッダＨが設けられており、これらスタートパルスＳＰは、データ伝送ライン１０を１２［Ｖ］と２４［Ｖ］との間で反転してなる。また、スタートパルスＳＰは、クロックパルスＣＰ、データパルスＤＰよりパルス幅が広い。
【００１２】
さて、上記各ユニット１１，１２は共に、相手側から送信されたパルスを受信するためのパルス受信部を備えて、本発明に係るパルス受信装置を構成している。そのパルス受信部は、図４に示されており、同図において３０は、分離回路であって、データ伝送ライン１０の電圧を取り込み、スタート及びクロックの両パルスＳＰ，ＣＰを次述の第１コンパレータ３１に与える一方、データパルスＤＰを次述の第２コンパレータ３２に与える。
【００１３】
上記第１コンパレータ３１は、スタート及びクロックの両パルスＳＰ，ＣＰを、１２［Ｖ］と２４［Ｖ］の中間の基準電圧ＶR1（図３参照）と比較し、パルスＣＰ，ＳＰがその基準電圧ＶR1より大きいとき、即ち、パルスＣＰ，ＳＰの波高値が所定値以上に大きくなったときに、Ｈレベルの信号を出力する一方、パルスＣＰ，ＳＰが基準電圧ＶR1より小さいときに、即ち、パルスＣＰ，ＳＰの波高値が所定値以下になったとき、Ｌレベルの信号を出力する。
【００１４】
また、上記第２コンパレータ３２は、データパルスＤＰを、０［Ｖ］と１２［Ｖ］の中間の基準電圧ＶR2（図３参照）と比較し、パルスＤＰが基準電圧ＶR2より小さいとき、即ち、パルスＤＰの波高値が所定値を越えて大きくなったときに、Ｈレベルの信号を出力する一方、パルスＤＰが基準電圧ＶR2より小さいときに、即ち、パルスＤＰの波高値が所定値を越えなかったときに、Ｌレベルの信号を出力する。
【００１５】
図４において、３５は、ＣＰＵであって、各コンパレータ３１，３２の出力信号が、ＬレベルからＨレベルに反転したことに基づき、パルスＳＰ，ＣＰ，ＤＰを受信したことを検出検出する。
【００１６】
３３は、スタート及びクロックの両パルスＳＰ，ＣＰの安定度を検出するための第１安定度検出回路であって、３４は、データパルスＤＰの安定度を検出するための第２安定度検出回路である。
【００１７】
上記第１安定度検出回路３３は、図５に詳細が示されており、パルス幅検出用カウンタ３６と、エッジ数検出用カウンタ３７とを備える。両カウンタ３６，３７は、共にそれらのＣＬＲ端子に、ＣＰＵ３５からのゲートパルス信号が与えられている。また、パルス幅検出用カウンタ３６は、ＣＫ端子に、ＣＰＵ３５から、内部クロック信号が与えられ、ＥＮＰ端子に、第１コンパレータ３１の出力信号が与えられている。一方、エッジ数検出用カウンタ３７は、ＣＫ端子に、第１コンパレータ３１の出力信号が与えられ、ＥＮＰ端子に、常にオン状態の信号として所定電圧Ｖが印加されている。そして、両カウンタ３６，３７は、ＣＬＲ端子がＨレベルとなってからＬレベルになるまでの間に、ＣＫ、ＥＮＰの両端子のいずれかがＨレベルではない状態から、両端子が共にＨレベルとなった状態に切り替わったときに、カウンタをインクリメントするカウント動作を行う。また、そのカウント結果は、４ビットのパラレルデータにして、ＣＰＵ３５に与えられる。
【００１８】
また、上記第２安定度検出回路３４は、やはり図５に詳細が示されており、パルス幅検出用カウンタ３８と、エッジ数検出用カウンタ３９とを備え、これら両カウンタ３８，３９の端子は、上記第１安定度検出回路３３の両カウンタ３６，３７と同じように配線されている
【００１９】
次に、上記構成からなる本実施形態の動作を説明する。
例えば、マスターユニット１１が、データ伝送ライン１０の電位を切り替えて、データ伝送ライン１０上に１フレームのシリアル信号（図２参照）を生成すると、そのシリアル信号の先頭に配されたスタートパルスＳＰが、各ターミナルユニット１２に取り込まれる。そして、スタートパルスＳＰは、分離回路３０を通して、第１コンパレータ３１に与えられて、基準電圧ＶR1と比較され、その比較結果がＨレベルかＬレベルの２値信号として、第１コンパレータ３１からＣＰＵ３５に与えられる。ＣＰＵ３５は、第１コンパレータ３１の出力信号が、ＬからＨレベルに切り替わったポイントで、スタートパルスＳＰを受信したことを検出する。
【００２０】
なお、マスターユニット１１は、スタートパルスＳＰに関して、例えば、クロック及びデータの両パルスＣＰ，ＤＰより波高値を若干高くする等して、ノイズ等の影響を受け難くして、マスターユニット１１がスタートパルスＳＰを出力したタイミングとほぼ同じタイミングで、各ターミナルユニット１２のＣＰＵ３５に検出されるようにしておく。
【００２１】
両スタートパルスＳＰが取り込まれたら、ＣＰＵ３５は次に受信されるクロックパルスＣＰのパルス幅に対応したゲート信号ＧＳを生成し、次述のタイミングで出力する。即ち、スタートパルスＳＰの検出タイミング（例えば、スタートパルスＳＰと基準電圧ＶR1との最初のクロスポイント）を基準として、そのスタートパルスＳＰとクロックパルスＣＰとの正規（プロトコル上）の間隔（図２の時間Ｔ１参照）を経た後のタイミングで、ゲート信号ＧＳ（図６（Ｅ）参照）を第１安定度検出回路３３に与える。これにより、スタートパルスＳＰに次ぐ最初のクロックパルスＣＰに関して、第１コンパレータ３１による基準電圧ＶR1との比較結果と、前記ゲート信号ＧＳとが、ほぼ同じタイミングで、第１安定度検出回路３３に与えられる。
【００２２】
すると、第１安定度検出回路３３に備えたパルス幅検出用及びエッジ数検出用の両カウンタ３６，３７は、ＣＬＲ端子にゲート信号ＧＳを受け、そのゲート信号ＧＳがオンして（Ｈレベルとなって）からオフする（Ｌレベルになる）までの間に、カウント動作を行う。ここで、ゲート信号ＧＳの長さは、クロックパルスＣＰの正規のパルス幅に対応するように生成されているから、各カウンタ３６，３７に内蔵のゲートが、クロックパルスＣＰの正規のパルス幅に対応した時間だけ開かれる。即ち、ゲート信号ＧＳがオフしているときには、パルスＣＰの波高値がどのような値であっても、各カウンタ３６，３７はカウント動作しないから、パルスＣＰのうちゲート信号ＧＳからずれた部分が排除されるようにマスキングされて、各カウンタ３６，３７に与えられることになる。
【００２３】
一方、第１コンパレータ３１による比較結果は、パルス幅検出用カウンタ３６のＥＮＰ端子と、エッジ数検出用カウンタ３７のＣＫ端子とに与えられ、受信したクロックパルスＣＰが基準電圧ＶR1を上回ったときにのみ、これら端子をＨレベルし、それ以外はＬレベルにする。
【００２４】
そして、エッジ数検出用カウンタ３７は、ＥＮＰ端子に常時オン信号（Ｈレベルの信号）を受けているから、ＣＫ端子の信号がオンする毎、つまり、クロックパルスＣＰが、基準電圧ＶR1より小さい状態から大きい状態に切り替わる毎に、カウントが行われる。これにより、１つのクロックパルスＣＰに基準電圧ＶR1を下回るようなエッジがいくつ発生したかがカウントされてＣＰＵ３５に与えられる。
【００２５】
また、パルス幅検出用カウンタ３６は、ＣＫ端子に、高周期の内部クロック信号ＣＬを受けているから、ＥＮＰ端子の信号がオンしている時間に、内部クロック信号ＣＬが何回オフ状態からオン状態に切り替わったかがカウントされる。つまり、図６（Ｂ）に示すように、クロックパルスＣＰが、基準電圧ＶR1より大きくなった部分が、仮にエッジＥＧによって分散されていても、それらのトータルの長さ（即ち、パルスの幅）が、内部クロックＣＬの数に代えて検出されて、ＣＰＵ３５に与えられる。
【００２６】
ＣＰＵ３５は、両カウンタ３６，３７からのカウント結果を、それぞれ所定の定数と比較して、クロックパルスＣＰの幅が、所定の許容範囲内（所定の大きさ以上）であるかを求め、かつ、クロックパルスＣＰのエッジＥＧの数が、所定の許容範囲内（所定の個数以下）であるかを求める。そして、いずれか一方だけでも、上記所定の許容範囲を外れた場合には、図示しない警告ランプを点灯させて、受信したパルスが不安定である旨を表示する。
【００２７】
クロックパルスＣＰに次いでデータパルスＤＰが取り込まれると、そのデータパルスＤＰは、分離回路３０から第２コンパレータ３２に与えられて、基準電圧ＶR2と比較され、前記第１コンパレータ３１と同様に、データパルスＤＰの波高値が所定の高さ以上となっている間だけＨレベルとなる信号が、ＣＰＵ３５に与えられる。
【００２８】
ＣＰＵ３５は、データパルスＤＰの直前に受信したクロックパルスＣＰの検出タイミングから、やはり予め定められた所定時間Ｔ２（図２参照）を経た後のタイミングで、ゲート信号ＧＳを第２安定度検出回路３４に与える。
【００２９】
すると、第２安定度検出回路３４に備えたパルス幅検出用及びエッジ数検出用の両カウンタ３８，３９にて、前記第１安定度検出回路３３と同様にして、データパルスＤＰのパルス幅とエッジ数が検出され、これら検出結果を受けたＣＰＵ３５は、データパルスＤＰの幅及びエッジＥＧの数が、所定の許容範囲内であるかを求め、いずれか一方だけでも、上記所定の許容範囲を外れた場合には、警告ランプを点灯させる。
【００３０】
以下、次に受信したクロックパルスＣＰに関しては、その前に受信したクロックパルスＣＰを検出したタイミングに基づいて、ゲート信号ＧＳを生成して、前述した動作と同様にして、そのクロックパルスＣＰの安定度を判別する。また、その次に受信したデータパルスＤＰに関しては、そのデータパルスＤＰの直前のクロックパルスＣＰを検出したタイミングに基づいて、ゲート信号ＧＳを生成して、同様にして、そのデータパルスＤＰの安定度を判別する。
【００３１】
このように本実施形態によれば、１つのパルスの途中部分に生じたエッジＥＧを検出して、受信したパルスの安定性判別の信頼性を向上させることができる。従って、かりに、図６に示すように、パルスの途中に発生したエッジＥＧと内部クロックＣＬとのタイミングがずれて、エッジＥＧが生じない場合と同じようにパルス幅が検出されたとしても、エッジ数の検出結果をもって、パルスが不安定となったことを確実に検出することができる。
【００３２】
＜第２実施形態＞
本実施形態は、図示しないが、前記第１実施形態の構成に加え、受信したパルスの立ち上がり部分から一定時間を経過して定常状態に落ち着いて位置における波高値をサンプルホールドするサンプルホールド回路を備えている。そして、前記ＣＰＵ３５は、サンプルホールド回路がサンプルホールドした波高値と、各安定度判別回路３３，３４が検出したパルス幅及びエッジ数の全てを、それぞれ予め設定した許容範囲に収まっているか否かを比較し、波高値、パルス幅及びエッジ数のいずれか一つでも許容範囲を外れたときには、警告ランプを点灯させる。これにより、より一層、パルスの安定性判別の信頼性が向上する。
【００３３】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００３４】
（１）前記第１実施形態では、バス方式のネットワークに、本発明にかかるデータ伝送装置を接続した例を示したが、スター方式、ツリー方式、ループ方式のネットワークに本発明にかかるデータ伝送装置を接続してもよい。
【００３５】
（２）前記第１実施形態とは、逆に、クロックパルスを０［Ｖ］と１２［Ｖ］との間で、反転するように生成する一方、データパルスを１２［Ｖ］と２４［Ｖ］との間で、反転するように生成してもよい。
【００３６】
（３）前記第１実施形態では、前に受信したパルスの検出タイミングに基づいて、ＣＰＵ３５がゲート信号を出力していたが、例えば、受信したパルスと基準電圧との最初のクロスポイントに基づき、その受信したパルスのゲート信号の出力を開始するようにしてもよい。
【００３７】
（４）前記第１実施形態では、３値信号を受信するものに本発明を適用した例を示したが、２値信号を受信するものに本発明を適用してもよい。
【図面の簡単な説明】
【図１】  本発明の第１実施形態に係るネットワークの配線図
【図２】  送受信されるシリアル信号の概念図
【図３】  理想のパルスと実際のパルスとを示した概念図
【図４】  パルス受信部の構成を示すブロック図
【図５】  安定度判別回路の詳細を示すブロック図
【図６】  受信したパルス、ゲート信号、内部クロック信号等の概念図
【図７】  従来の処理を説明するための内部クロック信号等の概念図
【符号の説明】
１０…データ伝送ライン
１１…マスターユニット（パルス受信装置）
１２…ターミナルユニット（パルス受信装置）
３１，３２…コンパレータ（パルス検出手段）
３３，３４…安定度判別回路（パルス安定度判別手段）
３５…ＣＰＵ（パルス検出手段，ゲート信号生成手段、パルス安定度判別手段）
３６，３８…パルス幅検出用カウンタ（パルス幅検出手段）
３７，３９…エッジ数検出用カウンタ（エッジカウント手段）
ＥＧ…エッジ
ＧＳ…ゲート信号
ＳＰ，ＣＰ，ＤＰ…パルス
【図１】
0004240741.tif 000002
【図２】
0004240741.tif 000003
【図３】
0004240741.tif 000004
【図４】
0004240741.tif 000005
【図５】
0004240741.tif 000006
【図６】
0004240741.tif 000007
【図７】
0004240741.tif 000008