(57)【特許請求の範囲】
【請求項１】
フォトダイオードと、該フォトダイオードに対して直列に設けられた第１のコンデンサと、前記フォトダイオードと前記第１のコンデンサとのあいだに設けられた第１の増幅器とを有し、フォトダイオードが線形アレイ型のフォトダイオードである感光装置の動作方法であって、
フォトダイオードに電荷を注入するステップと、
第１の増幅器の入力のリセットノードに保持されて第１の増幅器に入力された、該注入された電荷を表す電荷を第１のコンデンサに記憶するステップと、
前記リセットノードの電荷をフォトダイオードに転送するステップと、
フォトダイオードにおいて光信号を蓄積するステップと、
前記転送された電荷と前記光信号とを第１のコンデンサを介してフォトダイオードから読み出すステップと、
を含む動作方法。
【請求項２】
請求項１に記載の方法において、前記転送するステップは、電荷保存方式で実行されることを特徴する方法。
【請求項３】
請求項１に記載の方法であって、さらに、
ファットゼロ電荷に関する電荷と、前記第１のコンデンサから読み出した光信号を第２のコンデンサに記憶するステップをさらに含む方法。
【請求項４】
請求項３に記載の方法において、前記装置は、前記フォトダイオードと前記第２のコンデンサとのあいだに設けられた第２の増幅器を含むことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばディジタルカメラや文書走査装置において使用されるイメージセンサデバイスに関し、より詳細にはＣＭＯＳ回路を介して出力ラインに信号を出力するフォトダイオードのアレイを有する装置に関する。
【０００２】
【従来の技術】
ディジタル文書スキャナ及びディジタルカメラにおいて見られるイメージセンサアレイは、通常、集束した画像あるいは像保有文書をラスタスキャンする線形アレイ型のフォトサイト(受光素子：photosite)を含み、各フォトサイトにより検出した顕微鏡画像領域の集合体が画像信号電荷に変換される。画像信号電荷は、蓄積された後、順次起動される多重（multiplexing）トランジスタを介して共通の出力ラインまたはバスに転送される。
【０００３】
現在、このような線形アレイ型フォトサイトを生成する2つの基本技術、すなわち電荷結合素子ＣＣＤ及びＣＭＯＳが一般に受け入れられている。ＣＭＯＳにおいては、フォトセンサはフォトダイオードの形であり、照射する光に応じて電荷を出力する。走査処理においては、バイアス電荷及びリセット電荷が各走査周期の間、所定の時間順序で印加される。本願の出願人による米国特許第５，０８１，５３６号など、ある従来技術特許には、ＣＭＯＳイメージセンサのフォトサイトから画像信号電荷を転送する2段の転送回路が開示されている。
【０００４】
フォトダイオードを使用して感光素子をデザインする際、応答関数が非常に線形であるフォトダイオードの応答の中央部分に向かって生成されたフォトダイオードからの信号を使用することが望ましい。すなわち、フォトダイオードのより低い応答部分からの光応答信号は線形になりにくく、よって、特定の時間にダイオードに蓄積された光の量の反射としては信頼性に欠ける。応答がより線形であるフォトダイオードの中央部分を活用するための1技術は、上記の特許において使用されているように、所定のバイアス電荷すなわち「ファットゼロ（fat zero）」電荷を、光エネルギが電荷としてフォトダイオードに蓄積され転送回路によって転送される各動作周期ごとに、フォトダイオードに注入するものである。ファットゼロバイアスは、実質的にフォトダイオード内に電荷を蓄積する（primes the pump）ので、フォトダイオード応答の非線形部分は使用されない。
【０００５】
米国特許第５，０８１，５３６号には、ＣＭＯＳベースのイメージセンサアレイにおいてフォトダイオードにバイアス電荷を注入する転送回路の基本アーキテクチャが開示される。米国特許第５，１０５，２７７号は、上記‘５３６特許の改良技術であり、分割クロックトランジスタ起動パルスが転送回路に印加され、多数のフォトダイオード間のばらつきを相殺する。
【０００６】
米国特許第５，８１２，７０３号には、ディジタルカメラなどの撮像装置であって、特定装置に固有の固定パターンノイズを、装置の各フォトセンサに対するノイズデータを不揮発性メモリに記憶することによって考慮する撮像装置が開示されている。
【０００７】
【発明が解決しようとする課題】
ファットゼロバイアスを使用する感光素子の実際的な応用において、出力画像信号の完全性に影響を与えうる2つの主なノイズ源は、「固定パターンノイズ」と「熱ノイズ」である。これらのノイズタイプのうち前者は次の事実に関係する。すなわち、任意の素子において、個々のフォトダイオード及び異なるフォトダイオードに関連する回路の組の性能には多少のばらつきがあり、異なる回路の組におけるこのような性能の差により信号に影響を及ぼす固定パターンノイズが生じ、ビデオ信号の特定の一部がどの特定の回路の組を通過したかによって、出力信号に一貫したパターンのひずみが生じる。一方、熱ノイズは、導電体における電子のランダムな熱運動により、特定の回路の組からの出力は経時的に変化しやすいという事実により生成される。
【０００８】
本発明の目的は、装置の動作中にフォトダイオードに印加される電荷の実際の値をサンプリングし、これらの実際のサンプリング値を使用して次のビデオ信号を補正することにより、上記の従来からのノイズの問題を解決することである。
【０００９】
【課題を解決するための手段】
本発明の1態様によれば、フォトダイオードと、該フォトダイオードに対して直列に設けられた第１のコンデンサと、前記フォトダイオードと前記第１のコンデンサとのあいだに設けられた第１の増幅器とを有し、フォトダイオードが線形アレイ型のフォトダイオードである感光装置の動作方法が提供される。電荷がフォトダイオードに注入され、第１の増幅器の入力のリセットノードに保持されて第１の増幅器に入力された、該注入された電荷を表す電荷が第１のコンデンサに記憶され、前記リセットノードの電荷がフォトダイオードに転送される。続いて、光信号がフォトダイオードにおいて蓄積され、前記転送された電荷と光信号とが第１のコンデンサを介してフォトダイオードから読み出される。
【００１０】
【発明の実施の形態】
本願明細書における決まりとして、図１に示す素子を文字の組み合わせにより示し、この素子を動作させる信号は、図２においてΦと該素子を表す下付き文字により示す。よって、例えば、トランジスタＳＨ１は、信号ΦSH1により動作する。
【００１１】
以下の説明においては、次の規則を適用する。すなわち、以下に説明する概略図及びタイミング図において、概略図に示された回路素子と、タイミング図に示されたその回路素子に関連する潜在的なあるいは他の信号とは、いずれも同一の符号によって示される。
【００１２】
図1は、本発明の1態様による単一フォトセンサ「セル」の概略図である。通常、数百という多数のセルがフルカラー文書スキャナにおいて使用される。セルは、符号１０で示される少なくとも１つのフォトダイオードと、関連する転送回路とを含む。この転送回路は、図示される種々のゲート、より詳細には、中間ノード１２、リセットノード１４、低電力単一利得（ユニティゲイン）増幅器１５、出力増幅器１６及び出力ライン１８をすべて含み、出力ライン１８は、シフトレジスタ（図示せず）によるデータ読み出しの間、最終的に画像処理回路に接続する。さらに、サンプルホールド増幅器１７を設けてもよい。図に点線で示した見かけの（phantom）種々のコンデンサ（capacitor）であるノード容量（node capacitances）は、純粋に寄生容量でもよいし、特定の値を有するように設計することもできる。フォトセンサチップ内の転送回路の全体機能については、上記の米国特許第５，１０５，２７７号に詳細に説明されている。
【００１３】
転送回路の基本的動作については、参考として援用する上記米国特許により詳細が示されるが、要約すると、中間ノード１２は、図においてＶFZで示されるような「ファットゼロ」バイアス電荷をフォトダイオード１０に注入可能な位置として機能する。上記の特許に記載されるように、このバイアス電荷注入の目的は、フォトダイオードに信号を線形の範囲で出力させることである。中間ノード１２の下流において、リセットノード１４及びこれに関連する回路により、リセット電圧ＶR1の転送回路への供給が可能になる。このリセット電圧ＶR1は、フォトダイオード１０から、転送回路、最終的には増幅器１６を介して出力ライン１８に信号を引出すための大きさを有する。
【００１４】
図を特に参照すると、本発明を本実施形態において簡単にする回路素子がさらに設けられている。以下に説明するように、これらの回路素子は、それらを動作させる信号によって示されている。基本ファットゼロ転送回路は、トランジスタＴ１及びＴ２を特徴とし、ファットゼロ電圧ＶFZはトランジスタＦＺの作動によりフォトダイオードに注入される。上記の参考特許に記載されるように、基本転送回路は、トランジスタＲ１が作動すると電圧ＶR1によってリセットされる。
【００１５】
注入されたファットゼロバイアス電荷をサンプリングして一時的に記憶する回路素子はコンデンサＣC1である。コンデンサＣC1は、その一端部がサンプルホールドトランジスタＳＨ1に接続し、他端部にはトランジスタＲ２の作動により第2リセット電圧ＶR2が印加される。（請求項では、コンデンサが電荷を一時的に保持する記憶ノードを形成するとしているものもある。）コンデンサＣC1の両側には寄生容量が存在するので、望ましい性能を得るためにはこれを考慮しなければならない。
【００１６】
ファットゼロバイアスをサンプリングする回路のさらに下流側には、サンプルホールドステージを形成する回路が設けられている。この回路は、コンデンサＣC2により特徴付けられ、サンプルホールドトランジスタＳＨ２及びトランジスタＲ３を介して生成されるリセット電圧ＶＲ３により境界を定められている。さらに、画素（pixel）増幅器１６が設けられる。画素増幅器１６は、他のフォトダイオード（図示せず）の出力とともに個別画像信号の共通ビデオラインへの読み出しを助ける。
【００１７】
所定時における種々の回路素子の動作は、図1に示される各接触部に最終的に接続されるクロッキング手段（図示せず）により実行される。クロッキング手段の本質的な性質については当業界で周知である。このようなクロッキング手段には、例えば、適切にプログラムされた汎用マイクロプロセッサを含む。
【００１８】
本発明に関する図1の回路の全体的な動作は、以下のように要約できる。フォトダイオードの電荷が出力ラインに転送される各動作周期において、まずファットゼロバイアス電荷がフォトダイオード１０に印加され、転送回路の異なるノードが既知のレベルにリセットされる。続いて、フォトダイオードのファットゼロ電荷は、コンデンサＣC1によりサンプリングされる。これが、そのときにおけるフォトダイオードの実際の「ダークレベル」電荷の読み出し、すなわち画像に関連する光がフォトダイオードに対して電荷を生成しない場合のフォトダイオード１０における電荷量の読み出し処理である。ダークレベルのサンプリング後、ファットゼロは電荷保存方式（charge conserving fashion）でフォトダイオードに再び転送される。続いて、画像に関連する光信号がフォトダイオード１０に蓄積され、この結果、サンプリングされたダークレベル（サンプリングされたファットゼロと等価）と前記光信号との和である全体信号が生成される。そして、この全体信号が、すべての増幅器及びサンプリングされたゲートが開の状態で、充電されたコンデンサＣC1を介して転送される。この結果、信号レベル（ＣC1におけるサンプリングされたダークレベルを全体信号レベルから差し引いた値）が記憶コンデンサ(storage capacitor)ＣC2によりサンプリングされ、ビデオ出力処理によって読み出されるまでここに保持される。実際には、特定時間における特定セルの実際のダークレベルがサンプリングされるので、画像に起因する「純粋な」光信号を分離でき、これにより固定パターンノイズと大部分の熱ノイズをいずれも解消することができる。ファットゼロフォトダイオードのｋＴ／Ｃノイズは全体的にキャンセルされる。
【００１９】
請求項に関連し、図示される実施形態の構造及び機能を明確にするために、実施形態における「記憶手段」とは、コンデンサＣC1ならびに増幅器１５を含む。増幅器１５から読み出した電荷をコンデンサＣC1に記憶する場合、本実施形態では、厳密に言えば、増幅器１５の出力は、フォトダイオード１０から直接得られた電荷ではなく、リセットノード１４に保持されて増幅器１５に入力された、フォトダイオードからの電荷に関する、あるいはこの電荷を表す出力である。実質上の意味では、本発明によれば、増幅器１５は、リセットノード１４の電荷をフォトダイオード１０に正確に再転送するために役立つ。それでも、増幅器１５から電荷を読み出し、これをＣC1に記憶することの効果は、後の読み出し処理において、記憶された電荷値を差し引く場合など、将来的な使用のためにフォトダイオードの電荷を測定して記憶することである。
【００２０】
図2は、本発明の1実施形態による、図1の回路の全体動作を詳細に示す比較タイミング図である。図示されるように、時間間隔Ａ〜Ｆで示される一連の動作は繰り返しベースで発生し、この結果、各フォトダイオードに対し、連続する信号出力が生成される。入力スキャナの場合、周知のように、このような反復的信号出力は、（コピーされる用紙上などに生成された）オリジナル画像の相対運動に関して調整され、装置はオリジナル画像の一連の小領域からの記録を連続的に行う。
【００２１】
単一のフォトダイオードに対する各動作周期において、装置は以下のように動作する。まず時間Ａにおいて、ＶFZ，φFZ及びφT1信号の印加によりフォトダイオードにファットゼロ電荷が（充填及び流出（fill and spill）により）注入される。同時に、前の信号（走査される画像の別の領域を記録した前回の動作周期からの信号）の読み出しも行われる。ファットゼロ注入の後、時間Ｂにおいて、中間ノードに対して充填及び流出による転送を行い、前の信号から独立した既知のレベルに中間ノードをリセットすることにより遅延（lag）を回避する。続いて、時間Ｃにおいて、電荷の第1の順方向転送により、ファットゼロ電荷を、記憶またはサンプリングすべく、記憶コンデンサＣC1に送る。
【００２２】
このようなダークレベルのサンプリング後、時間Ｄにおいて、ファットゼロが電荷保存方式すなわちＣＣＤでフォトダイオードに再転送される。時間Ｅはフォトダイオードの蓄積期間を表し、この期間には、フォトダイオードに蓄積された光エネルギが統合されて、使用可能な画像信号を形成する。ファットゼロと信号電荷は、時間Ｆにおいて示されるように、再び転送される。このとき、すべての増幅器及びサンプリングされたゲートは開であり、記憶されたファットゼロダークレベルとファットゼロプラス信号レベルとの差である信号がこれらを通過し、記憶コンデンサＣC2においてサンプリングされる。この相関二重サンプリング信号は、画素増幅器のそれぞれが連続的に読み出されるまでこのコンデンサＣC2に保持される。
【００２３】
図示される装置を効果的に設計して動作させるためには、転送回路の特定の実際的側面を考慮しなければならない。まず、異なる転送ゲートにおいて適当なアナログレベルを設計し、回路に十分な信号範囲が提供されるようにしなければならない。図2の期間Ｄに示される逆方向転送は、本実施形態では、完全な転送効率を伴わないＣＣＤタイプの転送である。すなわち、バケツリレー転送（bucket brigade transfer）におけるソースからドレインへの電荷の移動とは異なり、電荷はゲートからゲートに移動する。ゲートどうしが重複せず、ゲート間に有限ゲート電圧差及び小さい記憶ノードがあるため、転送効率は完全ではない。しかしながら、ファットゼロ信号の一部あるいはほとんどがフォトダイオード１０に戻る限りは、後の信号電荷転送は線形であり、すべての電荷が保存されてリセットノード１４に戻され、第２のサンプリングに使用される。したがって、第１及び第２のサンプリングは、同一ファットゼロにより相関される。
【００２４】
本発明の別の可能な実施形態においては、図１に示される低電力単一利得増幅器を選択可能なソースフォロワまたは他のタイプの電圧バッファ回路と置き換えることができる。回路に沿った、ランダム処理により誘導された第２増幅器のオフセット変化が問題でない場合には、トランジスタＲ３及びコンデンサＣC2を除去してもよい。コンデンサＣC2を使用してこのオフセットを除去する場合は、ＣHを用いて、信号サンプリングのためにゲートＳＨ２が閉じている場合に起こるサンプルホールド電荷注入効果を低減する。
【００２５】
上記の実施形態においては、すべての増幅器の異なるイネーブル（enable）信号をクロックし、増幅器が使用されない場合の電力を節減している。蓄積時間が読み出し時間と重ならないように望む場合には、（コンデンサＣC1の）中間ファットゼロ記憶ノード及び関連するトランジスタ、増幅器及び記憶コンデンサは必要ない。サンプリングは、コンデンサＣC2において実行され、その後、第１の信号の蓄積終了後で、かつ次の信号の蓄積開始前に読み出しがおこなわれる。この結果、所与の走査速度またはデータ速度に対して応答性がより低くなる。
【００２６】
図３は、本発明を組み込んだ感光装置の外部可視部分を示す平面図である。同図では、例えば、ディジタルコピ−器またはファクシミリに使用されるような全ページ幅スキャナの、同様に設計された別のチップに周知の方法で接合可能なチップ１００が示されている。図示されるように、線形アレイ型のフォトダイオード１０が設けられ、各フォトダイオード１０は記録される画像の小領域に対応している。入力スキャナにおいては、記録されるオリジナルシート上の画像がこのアレイに対して移動し、あるいは移動させられることにより、画像の連続する小領域を経時的に記録する。本発明は、それぞれが関連するフィルタを有し、１原色の光を透過させるフォトダイオード１０の線形アレイを３つ備えるカラー装置にも同様に適用できる。この場合、３つのフォトダイオード１０は、それぞれが異なる色に対してフィルタリングされるが、単一の中間ノード１２及び他の回路を共有して単一のセルを形成することが可能である。さらに、本発明は、ディジタルカメラなどのように、フォトダイオードが２次元アレイに配置され、そのアレイの行または列(あるいはその一部)を接続してセルを形成する装置にも適用が可能である。図３には、さらに、多数の接続パッド１０２が示されている。チップ１００及びこれを搭載するより大型の装置の特定デザインにより、図１に示されるような種々の電圧入力は、チップ外から発することもチップ内部で発することもある。よって、パッド１０２への入力は、ある程度まではセルへの直接入力電圧でもありうるし（この場合、図２に示すような個々の信号のクロッキングはマイクロプロセッサなどの外部装置により実行される）、あるいは単にオンチップタイミングまたは図２に示すようなスイッチを実行するクロッキングシステムに対する制御にもなりうる。
【図面の簡単な説明】
【図１】  本発明の１態様による単一フォトセンサ「セル」の概略図である。
【図２】  本発明の１実施形態による、図１の回路の全体的な動作を示す比較タイミング図である。
【図３】  本発明を組み込んだ感光装置の外部可視部分を示す平面図である。
【符号の説明】
１０  フォトダイオード、１２  中間ノード、１４  リセットノード、１５  低電力単位利得増幅器、１６  出力増幅器、１７  サンプルホールド増幅器、１８  出力ライン、ＣC1，ＣC2  コンデンサ、ＦＺ，Ｒ１，Ｒ２，Ｒ３  トランジスタ、１００  チップ、１０２  接続パッド。
【図１】
0004318424.tif 000002
【図２】
0004318424.tif 000003
【図３】
0004318424.tif 000004