(57)【特許請求の範囲】
【請求項１】
シリコン基板（２１）内に素子形成領域と素子分離領域を限定するトレンチ素子分離膜（２３）を形成する段階と、
前記素子形成領域上にゲート絶縁膜とゲート構造（２５）を形成する段階と、
前記ゲート構造（２５）を含むシリコン基板（２１）の上面にシリコン窒化膜を蒸着し、異方性エッチングによってゲート構造（２５）の上面と側面にのみ残るように除去して絶縁膜スペーサ（２７）を形成する段階と、
前記絶縁膜スペーサ（２７）の両側下のシリコン基板（２１）内に不純物を注入し、ソース及びドレイン用不純物接合領域を形成する段階と、
前記絶縁膜スペーサ（２７）を含む全体構造の上面に絶縁膜（２９）を蒸着した後、絶縁膜（２９）を選択的にパターニングして隣り合う絶縁膜スペーサ（２７）同士の両側面の下端間のシリコン基板（２１）部分を露出させコンタクトホール（２８）を形成する段階と、
前記絶縁膜スペーサ（２７）を含む全体構造の上面にＰＥ−ＵＳＧ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ−Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）酸化膜（３０）を蒸着する段階と、
前記ＰＥ−ＵＳＧ酸化膜（３０）を、蒸留水で希釈されたＨＦ溶液を用い絶縁膜スペーサ（２７）と絶縁膜（２９）の頂面にのみ残るように選択的に除去する湿式洗浄工程によって、コンタクトホール（２８）側面の絶縁膜スペーサ（２７）の表面とコンタクトホール（２８）下のシリコン基板の表面を露出させる段階と、
ＬＰＣＶＤチャンバー内に水素ガスだけを流しながら、ＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）方法、或は水素ベーク方法を用いたインシトゥ（ｉｎ−ｓｉｔｕ）乾式洗浄工程によってシリコン基板界面の酸化膜を除去する段階と、
前記乾式洗浄工程と湿式洗浄工程によって洗浄され露出したシリコン基板（２１）の表面を含むコンタクトホール内に、
ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）方法を用い、１〜１０％のＰＨ３を含むＨ２を流すインシトゥドーピング条件下で、シリコン基板の露出された上面を含めるコンタクトホール内に選択的シリコンプラグをゲート間の幅の６０〜１００％の成長ターゲットで成長させて、シリコン基板の上面では選択的単結晶シリコン（３３ａ）が選択的に成長され、前記選択的単結晶シリコンの成長と同時にコンタクトホール側面の絶縁膜スペーサ側面から選択的多結晶シリコンが成長されながら前記選択的単結晶シリコンの上面から前記絶縁膜スペーサ（２７）の頂面を超え且つ前記ＰＥ−ＵＳＧ酸化膜（３０）の頂面高さ未満の高さに至るように埋め込まれる選択的多結晶シリコン（３３ｂ）とが成長され、前記選択的多結晶シリコンと前記選択的単結晶シリコンと互いに結合されることによってコンタクトホールが埋め込まれるようにする段階を備えることを特徴とする半導体素子のコンタクトプラグ形成方法。
【請求項２】
前記選択的シリコンプラグ（３３）を形成する段階におけるＬＰＣＶＤ方法は、ＤＣＳ（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）−Ｈ２−ＨＣｌガスシステム又はＭＳ（ｍｏｎｏｓｉｌａｎｅ）−Ｈ２−ＨＣｌガスシステムを適用することを特徴とする請求項１に記載の半導体素子のコンタクトプラグ形成方法。
【請求項３】
前記ＤＣＳ−Ｈ２−ＨＣｌガスシステムは、温度を７５０〜９５０℃、圧力を５〜１５０Ｔｏｒｒ、ＤＣＳ流量を０．１〜１ｓｌｍ、ＨＣｌ流量を０．１〜１ｓｌｍ、Ｈ２流量を３０〜１５０ｓｌｍとする条件で実行することを特徴とする請求項２に記載の半導体素子のコンタクトプラグ形成方法。
【請求項４】
前記ＭＳ−Ｈ２−ＨＣｌガスシステムは、温度を７５０〜９５０℃、圧力を５〜１５０Ｔｏｒｒ、ＭＳ流量を０．１〜１ｓｌｍ、ＨＣｌ流量を０．５〜５ｓｌｍ、Ｈ２流量を３０〜１５０ｓｌｍとする条件で実行することを特徴とする請求項２に記載の半導体素子のコンタクトプラグ形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のコンタクトプラグ形成方法に関し、より詳しくは、超高集積半導体素子の製造に適した優秀なコンタクトプラグを形成する方法に関する。
【０００２】
【従来の技術】
一般に、回路線幅が０．１６μｍ以下の技術を利用した半導体素子の製造時に、コンタクト抵抗を減少させることは非常に重要である。最近までの半導体素子のコンタクト形成時に適用するシリコンコンタクトプラグでは、コンタクトホールの形成後コンタクトホール内に多結晶シリコンを蒸着し、これをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程で平坦化させて形成していた。
【０００３】
近年、半導体素子のコンタクト形成時にこのような多結晶シリコンを利用したコンタクトプラグの形成方法の代りに、選択的シリコン成長（ＳＥＧ；Ｓｅｌｅｃｔｉｖｅ  Ｅｐｉｔａｘｉａｌ  Ｇｒｏｗｔｈ）技術を利用したコンタクトプラグの形成方法が、セル大きさの縮小と工程単純化、そして電気的特性の確保という観点より高く評価されている。したがって、このような選択的シリコン成長を適用してプラグを形成することができれば、セル大きさの縮小に伴うギャップ埋め込み（ｇａｐ−ｆｉｌｌ）の問題やコンタクト抵抗増加の問題を同時に解決することができる。また、この場合、プラグ分離のためのＣＭＰ工程やシリコン溝エッチング（ｓｉｌｉｃｏｎ  ｒｅｃｅｓｓ  ｅｔｃｈ）を省略することができるため、工程単純化も期待することができる。
【０００４】
しかし、プラグ形成時に選択的シリコン成長を適用する場合、解決すべき問題点が多い。その中の１つは、パターン物質（即ち、選択的シリコン成長が成長するように窓を形成する物質）に従う選択性の確保である。さらに、セル活性領域の確保という次元で自己整合コンタクト（ＳＡＣ；Ｓｅｌｆ−Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ）エッチングの概念を適用するとき、必ず窒化膜表面が現れる。一方、選択的シリコン成長は、パターン物質に従って選択性、熱的ストレスによる欠陥により異なるファセット発生（ｆａｃｅｔ  ｇｅｎｅｒａｔｉｏｎ）を引き起こすことがある。一般に、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）の場合、窒化膜系列物質は８５０℃以下の温度で酸化膜系列の物質に比べて選択性の確保が非常に難しい。したがって、選択性を確保するためには成長速度を低下させなければならないため、素子に与えられる熱的負荷（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）が増加する。
【０００５】
このような観点より、従来技術に係る半導体素子の製造方法の一実施の形態、図面を参照しながら説明すると次の通りである。図１〜図４は、従来技術に係る半導体素子の製造方法の一実施の形態を説明するための工程断面図である。
従来技術に係る半導体素子の製造方法は、図１に示すように、シリコン基板１上にゲート電極３を形成し、ゲート電極３の側面に側壁スペーサ５を形成する。その次に、図面には示していないが、側壁スペーサ５の両側下のシリコン基板１内に不純物を注入して不純物接合領域を形成する。次いで、ゲート電極３と側壁スペーサ５を含むシリコン基板１上に層間絶縁膜７を蒸着する。
【０００６】
その次に、図２に示すように、層間絶縁膜７をリソグラフィー工程技術を利用したマスク形成工程、及びこれを利用したパターニング工程を実行し、不純物接合領域（図示省略）を露出させるプラグコンタクトホール９を形成する。次いで、図３に示すように、プラグコンタクトホール９を含む層間絶縁膜７の上面にプラグコンタクトホール９を埋め込む非晶質シリコン層１１を蒸着する。その次に、非晶質シリコン層１１をＣＭＰ工程又はシリコン溝エッチング（ｓｉｌｉｃｏｎ  ｒｅｃｅｓｓ  ｅｔｃｈ）工程を実行し、プラグコンタクトホール９内に不純物接合領域（図示省略）と電気的に接触するコンタクトプラグ１１ａを形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記従来技術に係る半導体素子の製造方法は、特に、回路線幅が０．１６μｍ以下の技術の高いアスペクト比（ｈｉｇｈ  ａｓｐｅｃｔ  ｒａｔｉｏ）を有するコンタクトホールとコンタクトプラグ形成時には次のような問題点がある。上記従来技術においては、多結晶シリコン（ｐｏｌｙ）形成後シリコンでプラグを形成するためには、酸化膜の平坦化（ＣＭＰ工程）とコンタクトホール形成、そして非晶質シリコン蒸着とプラグ分離（ＣＭＰ工程又はシリコン溝エッチング）工程等を経ることになるため、製造費用が相対的に多く消費される。さらに、一般にチューブ形シリコン蒸着装置（ｔｕｂｅ  ｔｙｐｅ  ＬＰＣＶＤ）にはインシトゥ洗浄（ｉｎ−ｓｉｔｕ  ｃｌｅａｎｉｎｇ）機能がないため、セルとプラグの界面に自然酸化膜が生成されることを防ぐことができない。これは、多結晶シリコンプラグのコンタクト抵抗（ｃｏｎｔａｃｔ  ｒｅｓｉｓｔａｎｃｅ）が選択的シリコン成長のコンタクト抵抗に比べて３倍以上に増加してしまう。
【０００８】
また、従来技術に係る製造方法は、コンタクトホールの大きさの縮小と、アスペクト比の増加に伴うシリコン蒸着のギャップ埋め込み能力が問題になることもある。さらに、従来技術に係る製造方法は、高濃度ドーピングされた非晶質又は多結晶シリコンが後続熱処理に対する燐（ｐｈｏｓｐｈｏｒｕｓ）の拡散挙動が選択的シリコン成長（エピタキシャル層）に比べて促進され、素子特性を低下させることがある。
【０００９】
一方、図面には示していないが、従来技術に係る半導体素子の製造方法の他の実施の形態に対し、簡略に説明すると次の通りである。従来技術に係る半導体素子の製造方法の他の実施の形態は、ゲート電極と不純物接合領域が形成されたシリコン基板上に窒化膜材質を利用して層間絶縁膜を蒸着する。その次に、層間絶縁膜を選択的にパターニングして不純物接合領域を露出させるコンタクトホールを形成する。次いで、コンタクトホール内に窒化膜材質の層間絶縁膜パターンと選択性を維持し、選択的シリコン成長プラグを形成する。
【００１０】
上記のような他の実施の形態にて得られる選択的シリコン成長によりコンタクト抵抗が減少され、プラグ形成工程が単純化される利点があった。しかし、上記従来技術においては、ＬＰＣＶＤ方法を用いる場合、窒化膜表面上での選択性確保のために塩酸（ＨＣｌ）の含量を増加させることになるため、それに伴う選択的シリコン成長の成長速度の減少を避けることができなくなる。このような従来の製造方法において、窒化膜物質の熱膨張係数がシリコンより遥かに大きいため、温度変化に伴う選択的シリコン成長の欠陥生成を防ぐことができない。
【００１１】
一方また、従来技術においては、ＵＨＶ−ＣＶＤ方法を用いる場合、窒化膜表面に対しては工程マージンを確保することができない。さらに、従来技術においては、窒化膜パターンの場合に約９００℃以下で、酸化膜に比べて選択性確保のための領域が約１／１０程度に減少する。また、１つの材料である窒化膜でパターンを形成する場合、選択的シリコン成長を形成するときの熱膨張係数がシリコンより遥かに小さい酸化膜に比べて欠陥発生率が高い。
【００１２】
そして、インシトゥドーピング状態で窒化膜に対する選択性確保は更に困難であり、選択性を確保するとしてもそれに伴う成長速度の減少は避けることができない。これにより、選択的シリコン成長熱的負荷を増加させることになるため、素子特性の劣化をもたらすことになる。さらに、セルパターンの密度と形状に従って選択的シリコン成長の過成長（ｏｖｅｒ−ｇｒｏｗｔｈ）現象が現れることがあり、後続層間絶縁膜のＣＭＰ工程上の問題を引き起こす可能性がある。
【００１３】
そこで、本発明は上記従来の半導体素子の製造方法における諸般の問題点に鑑みてなされたものであって、本発明の目的は、超高集積半導体素子に適した優秀なコンタクトプラグを形成できる方法を提供することにある。また、本発明の他の目的は、プラグ形成時に選択的シリコン成長を適用して半導体素子の製造工程を単純化させることができる半導体素子のコンタクトプラグ形成方法を提供することにある。また、本発明の他の目的は、コンタクトプラグ形成時にプラグのコンタクト抵抗を減少させることができる半導体素子のコンタクトプラグ形成方法を提供することにある。また、本発明の他の目的は、シリコンプラグのギャップ埋め込みに消耗されるシリコンソース量を最小化させ、製造費用を節減させることができる半導体素子のコンタクトプラグ形成方法を提供することにある。さらに、本発明の他の目的は、コンタクトホール側壁での多結晶シリコン成長を促進させることにより、プラグの製造工程時間を最大限短縮させることができる半導体素子のコンタクトプラグ形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するためになされた本発明による半導体素子のコンタクトプラグ形成方法は、シリコン基板（２１）内に素子形成領域と素子分離領域を限定するトレンチ素子分離膜（２３）を形成する段階と、前記素子形成領域上にゲート絶縁膜とゲート構造（２５）を形成する段階と、ゲート構造（２５）を含むシリコン基板（２１）の上面にシリコン窒化膜を蒸着し、異方性エッチングによってゲート構造（２５）の上面と側面にのみ残るように除去して絶縁膜（シリコン窒化膜）スペーサ（２７）を形成する段階と、絶縁膜スペーサ（２７）の両側下のシリコン基板（２１）内に不純物を注入し、ソース及びドレイン用不純物接合領域を形成する段階と、絶縁膜スペーサ（２７）を含む全体構造の上面に絶縁膜（２９）を蒸着した後、絶縁膜（２９）を選択的にパターニングして隣り合う絶縁膜スペーサ（２７）同士の両側面の下端間のシリコン基板（２１）部分を露出させコンタクトホール（２８）を形成する段階と、前記絶縁膜スペーサ（２７）を含む全体構造の上面にＰＥ−ＵＳＧ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ−Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）酸化膜（３０）を蒸着する段階と、前記ＰＥ−ＵＳＧ酸化膜（３０）を、蒸留水で希釈されたＨＦ溶液を用い絶縁膜スペーサ（２７）と絶縁膜（２９）の頂面にのみ残るように選択的に除去する湿式洗浄工程によって、コンタクトホール（２８）側面の絶縁膜スペーサ（２７）の表面とコンタクトホール（２８）下のシリコン基板の表面を露出させる段階と、ＬＰＣＶＤチャンバー内に水素ガスだけを流しながら、ＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）方法、或は水素ベーク方法を用いたインシトゥ（ｉｎ−ｓｉｔｕ）乾式洗浄工程によってシリコン基板界面の酸化膜を除去する段階と、前記乾式洗浄工程と湿式洗浄工程によって洗浄され露出したシリコン基板（２１）の表面を含むコンタクトホール内に、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）方法を用い、１〜１０％のＰＨ３を含むＨ２を流すインシトゥドーピング条件下で、シリコン基板の露出された上面を含めるコンタクトホール内に選択的シリコンプラグをゲート間の幅の６０〜１００％の成長ターゲットで成長させて、シリコン基板の上面では選択的単結晶シリコン（３３ａ）が選択的に成長され、前記選択的単結晶シリコンの成長と同時にコンタクトホール側面の絶縁膜スペーサ側面から選択的多結晶シリコンが成長されながら前記選択的単結晶シリコンの上面から前記絶縁膜スペーサ（２７）の頂面を超え且つ前記ＰＥ−ＵＳＧ酸化膜（３０）の頂面高さ未満の高さに至るように埋め込まれる選択的多結晶シリコン（３３ｂ）とが成長され、前記選択的多結晶シリコンと前記選択的単結晶結晶シリコンと互いに結合されることによってコンタクトホールが埋め込まれるようにする段階を備えることを特徴とする。
【００１５】
上記のような半導体素子のコンタクトプラグ形成方法において、選択的シリコンプラグ（３３）を形成する段階におけるＬＰＣＶＤ方法は、ＤＣＳ（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）−Ｈ２−ＨＣｌガスシステム又はＭＳ（ｍｏｎｏｓｉｌａｎｅ）−Ｈ２−ＨＣｌガスシステムを適用することが好ましく、ここで、ＤＣＳ−Ｈ２−ＨＣｌガスシステムは、温度を７５０〜９５０℃、圧力を５〜１５０Ｔｏｒｒ、ＤＣＳ流量を０．１〜１ｓｌｍ、ＨＣｌ流量を０．１〜１ｓｌｍ、Ｈ２流量を３０〜１５０ｓｌｍとする条件で実行することが好適であり、また、ＭＳ−Ｈ２−ＨＣｌガスシステムは、温度を７５０〜９５０℃、圧力を５〜１５０Ｔｏｒｒ、ＭＳ流量を０．１〜１ｓｌｍ、ＨＣｌ流量を０．５〜５ｓｌｍ、Ｈ２流量を３０〜１５０ｓｌｍとする条件で実行することが好ましい。
【００１６】
【発明の実施の形態】
次に、本発明にかかる半導体素子のコンタクトプラグ形成方法の実施の形態の具体例を図面を参照しながら説明する。図５〜図７は、本発明の第１の実施例に係る半導体素子のコンタクトプラグ形成方法を説明するための工程断面図である。
【００１７】
本発明の好ましい第１の実施例に係る半導体素子のコンタクトプラグ形成方法は、図５に示すように、先ずシリコン基板２１内に素子形成領域と素子分離領域を限定するトレンチ素子分離膜２３を形成する。その次に、シリコン基板２１の素子形成領域上にゲート絶縁膜（図示省略）とゲート構造２５を形成し、ゲート構造２５を含むシリコン基板２１の上面に絶縁膜、例えばシリコン窒化膜（図示省略）を蒸着し、これに異方性エッチング工程を行い、ゲート構造２５の上面と側面にのみ残るように除去して絶縁膜（シリコン窒化膜）スペーサ２７を形成する。
【００１８】
次いで、図面には示していないが、絶縁膜スペーサ２７の両側下のシリコン基板２１内に不純物を注入し、ソース及びドレイン用不純物接合領域（図示省略）を形成する。その次に、絶縁膜スペーサ２７を含む全体構造の上面に絶縁膜２９を蒸着し、これを選択的にパターニングして絶縁膜スペーサ２７の下のシリコン基板２１部分を露出させるコンタクトホール２８を形成する。このとき、コンタクトホール２８は自己整合コンタクト方式により形成される。次いで、全体構造にプラズマ処理により乾式洗浄工程を実行する。このとき、プラズマ処理は前エッチング処理（ｐｏｓｔ  ｅｔｃｈ  ｔｒｅａｔｍｅｎｔ）又は乾式洗浄工程を意味する。さらに、プラズマ処理時に、ＮＦ３、Ｏ２等を共に投入してシリコン基板の活性領域内のカーボンが含まれたダメージ層（ｄａｍａｇｅ  ｌａｙｅｒ）を除去する。そして、プラズマ処理条件にはＮＦ３＋Ｏ２工程ガスを用いるが、ＮＦ３の流量は１０〜１００ｓｃｃｍ、Ｏ２の流量は３０〜３００ｓｃｃｍ、Ｈｅの流量は１００〜２０００ｓｃｃｍ、パワーは１〜２００Ｗ、圧力は１ｍＴｏｒｒ〜１０Ｔｏｒｒ、温度は常温〜２００℃の範囲で行う。ここで、プラズマ処理はシリコン基板の損失が約５０Å以下になるように実行する。
【００１９】
その次に、図６に示すように、プラズマ処理を行ったあと、全体構造に湿式洗浄工程を行う。このとき、湿式洗浄工程は、プラズマ処理後、滞りなく連続的に実行することが好ましい。これは、プラズマによりダメージ層を除去した後、自然酸化膜が急激に生成されることがあるためである。但し、薄い自然酸化膜は湿式洗浄工程により容易に除去され、湿式洗浄工程が完了した後にシリコン表面が水素パッシベーションされる。一方、湿式洗浄工程は２段階に区分されるが、１段階は有機汚染を除去するためＨ２ＳＯ４とＨ２Ｏ２の溶液の割合を１：１〜１００：１の比率に維持し、温度は８０〜１２０℃、時間は１〜２０分間の洗浄を行い、２段階は蒸留水にて１００〜５００倍に希釈されたＨＦ水溶液でシリコン基板表面の酸化膜を除去する。このとき、酸化膜のエッチングターゲットは約２０〜５０Åの範囲で行う。
【００２０】
その次に、図７に示すように、コンタクトホール２８側面にあるシリコン基板２１の露出した表面を含むコンタクトホール２８内に選択的シリコンプラグ３１を成長させる。このとき、選択的シリコンプラグ３１を成長させる工程方法には、ＬＰＣＶＤ方法又はＵＨＶＣＶＤ方法を選択して用いることができる。先ず、ＬＰＣＶＤ方法により選択的シリコンプラグ３１を成長させる工程に対し説明すると、次の通りである。ＬＰＣＶＤ方法により選択的単結晶シリコンを成長させる場合、Ｓｉ−Ｈ−Ｃｌシステムを基本にして、ＤＣＳ−Ｈ２−ＨＣｌガスシステム又はＭＳ−Ｈ２−ＨＣｌシステムを適用することができる。先ず、ＤＣＳ−Ｈ２−ＨＣｌシステムを適用する場合、温度は７５０〜８５０℃、圧力は５〜７６０Ｔｏｒｒ、ＤＣＳ流量は０．１〜１ｓｌｍ、ＨＣｌ流量は０〜１．０ｓｌｍ、Ｈ２流量は３０〜１５０ｓｌｍで実行する。
【００２１】
一方、ＭＳ−Ｈ２−ＨＣｌシステムを適用する場合、温度は７５０〜８５０℃、圧力は５〜７６０Ｔｏｒｒ、ＭＳ流量は０〜１ｓｌｍ、ＨＣｌ流量は０．５〜５．０ｓｌｍ、Ｈ２流量は３０〜１５０ｓｌｍで実行する。そして、前記二種類のガスシステムのそれぞれに、共通にインシトゥドーピング条件として、１〜１０％のＰＨ３／Ｈ２を０．１〜１．５ｓｌｍ程度に流す。このとき、選択的シリコンプラグの成長ターゲットはゲート間の幅の６０％〜１００％の間に決定される。例えば、ゲート間の幅が１０００Åであれば、６００〜１０００Å程度成長させればよい。このようにして、シリコン基板２１の表面側では単結晶シリコン３１ａが選択的に成長され、同時にコンタクトホール側面の絶縁膜（シリコン窒化膜）スペーサ２７側では多結晶シリコン３１ｂが成長しながら互いに結合されることにより、コンタクトホールが良好に埋め込まれる。
【００２２】
一方、本発明による単結晶シリコンをＬＰＣＶＤ方法の代りに、ＵＨＶＣＶＤ方法により成長させる場合の製造工程に対し簡略に説明すると、次の通りである。本発明による選択的シリコンプラグ３１をＵＨＶＣＶＤ方法により形成する場合、選択的単結晶シリコン蒸着工程で一般に酸化膜パターンに対するシリコン核の生成が発生し始める選択的単結晶シリコンの最大の厚さがインキュベーション厚さ（ｉｎｃｕｂａｔｉｏｎ  ｔｈｉｃｋｎｅｓｓ）であり、普通８００〜１２００Åである。
【００２３】
勿論、Ｃｌ２ガスを添加してＳＥＧの厚さを人為的に増加させることはできるが、逆に成長速度が減少することがある。したがって、ＵＨＶＣＶＤによる選択的シリコンプラグの形成時に、このようなインキュベーション厚さを活用して最大成長速度を実現することができるので、工程マージンのためにＣｌ２を添加することも可能である。一方、ＵＨＶＣＶＤによる選択的シリコンプラグ３１の形成条件は、Ｓｉ２Ｈ６＋Ｃｌ２＋Ｈ２システムを用い、Ｓｉ２Ｈ６流量は０．１〜１０ｓｃｃｍ、Ｃｌ２流量は０〜５．０ｓｃｃｍ、Ｈ２流量は０〜２０ｓｃｃｍでフローさせる。さらに、この選択的シリコンプラグの形成工程は、Ｈ２に１〜１０％ＰＨ３が含まれたガスを利用してインシトゥドーピング条件下で実行する。このとき、温度は６００〜８００℃であり、圧力は１〜５０ｍＴｏｒｒの範囲の下で行う。なお、選択的シリコンプラグの成長厚さは、コンタクトホール２８の幅の約６０〜１００％に至る。
【００２４】
一方、本発明の第１の実施例に係るソース／ドレイン工程を選択的シリコンプラグ形成後に形成する場合を、図８〜図１１を参照して説明すると、次の通りである。図８〜図１１は、本発明の第１の実施例に係る選択的シリコンプラグ３１を形成した後のソース／ドレイン形成工程を示すレイアウト図である先ず、図８は、セル４０とセル４０の間がＢＰＳＧ膜５０で埋められていることを示すレイアウト図であり、図９は、ゲート電極６０とを含むセル４０のブロック（Ａの部分）を拡大図示したレイアウト図である。図１０は、セルブロックより多少大きい（例えば、１〜１０μｍ）マスク７０でセル４０部分を覆ったあと露光及び現像工程を実行し、感光膜パターン（ＰＲ）のみ残っている形状を示すレイアウト図である。
【００２５】
まず、スピン湿式エッチング装置（ｓｐｉｎ  ｗｅｔ  ｅｔｃｈｅｒ）を用いてセル周辺領域の酸化膜を除去する。その次に、図面には示していないが、窒化膜を除去した後、ソース／ドレインイオン注入工程を実行し、シリコン基板内にソース／ドレイン（図示省略）を形成する。次いで、ソース／ドレインの形成後、高密度プラズマ酸化（ＨＤＰ）による酸化膜（図示省略）を蒸着した後、前記酸化膜をＣＭＰ工程で平坦化させる。図１１は、本発明に係るセルブロックの外郭に残っている層間絶縁膜８０とシリコン窒化膜９０を示すレイアウト図である。
【００２６】
一方、本発明の第２及び第３の実施例に係る半導体素子のコンタクトプラグ形成方法を、図面を参照して説明すると次の通りである。図１２〜図１４は、本発明の第２の実施例に係る半導体素子のコンタクトプラグ形成方法を説明するための工程断面図である。図１５〜図１７は、本発明の第３の実施例に係る半導体素子のコンタクトプラグ形成方法を説明するための工程断面図である。図１８及び図１９は、本発明の第２の実施例に係る半導体素子のコンタクトプラグ形成方法において、選択的シリコンプラグの形成工程に係る断面を示すＴＥＭ写真である。図２０は、本発明の第２の実施例に係る半導体素子のコンタクトプラグ形成方法において、ＵＨＶＣＶＤにより選択的単結晶シリコンの成長時に酸化膜パターン上にシリコン核の生成が発生し始める時点を、ＴＥＭ分析を行った写真である。図２１は、本発明の第２の実施例に係る半導体素子のコンタクトプラグ形成方法において、酸化膜パターン上でのシリコン成長と表面構造を示すＴＥＭ写真である。図２２及び図２３は、本発明の第３の実施例に係る半導体素子のコンタクトプラグ形成方法において、選択的シリコンプラグの形成部分の断面を示すＴＥＭ写真である。
【００２７】
本発明の第２の実施例に係る半導体素子のコンタクトプラグ形成方法は、図１２に示されているように、先ずシリコン基板２１内に素子形成領域と素子分離領域を限定するトレンチ素子分離膜２３を形成する。その次に、シリコン基板２１の素子形成領域上にゲート絶縁膜（図示省略）とゲート構造２５を形成し、ゲート構造２５を含むシリコン基板２１の上面に絶縁膜、例えばシリコン窒化膜（図示省略）を蒸着し、これに異方性エッチング工程を行い、選択的に除去し、ゲート構造２５の露出した表面に絶縁膜（シリコン窒化膜）スペーサ２７を形成する。このとき、絶縁膜スペーサ２７はゲート構造２５の上面及び側面に形成される。
【００２８】
次いで、図面には示していないが、絶縁膜スペーサ２７の両側下のシリコン基板２１内に不純物を注入して不純物接合領域（図示省略）を形成する。その次に、絶縁膜スペーサ２７を含む全体構造の上面に絶縁膜２９を蒸着し、これを自己整合コンタクト方式により選択的にパターニングして絶縁膜スペーサ２７の下のシリコン基板２１部分を露出させコンタクトホール２８を形成する。次いで、絶縁膜スペーサ２７を含む全体構造の上面にＰＥ−ＵＳＧ酸化膜３０を順次蒸着する。このとき、ＰＥ−ＵＳＧ酸化膜３０の厚さは約３００〜１０００Åである。このとき、求められるステップカバレージ（ｓｔｅｐ  ｃｏｖｅｒａｇｅ）は５０％以下を満足させなければならない。さらに、ＰＥ−ＵＳＧ酸化膜３０の蒸着時に、ＳｉＨ４、Ｎ２Ｏ、Ｈｅ等の中より１つを選択してソースガスに用い、圧力は０．１〜５０Ｔｏｒｒ、温度は３５０〜５５０℃、パワーは１００〜１０００Ｗに調節する。
【００２９】
その次に、図１３に示すように、ＰＥ−ＵＳＧ酸化膜３０を湿式エッチング工程によりゲート構造２５の上側にある絶縁膜（シリコン窒化膜）スペーサ２７の上面に約２００〜４００Å程度のみ残るように選択的に除去する。このとき、湿式エッチング工程により、コンタクトホール２８側面の絶縁膜（シリコン窒化膜）スペーサ２７の表面とコンタクトホール２８下のシリコン基板の一部分が外部に露出する。さらに、ＰＥ−ＵＳＧ酸化膜３０のエッチング工程は、蒸留水（ＤＩ）により５０〜５００倍程度に希釈されたＨＦ溶液を用いて、５０〜１００℃の温度範囲の下で行う。例えば、ステップカバレージが５０％であるＰＥ−ＵＳＧ膜を６００Åの厚さ程度に蒸着させたいのであれば、湿式エッチングターゲットは３００〜４００Åとなる。
【００３０】
一方、湿式エッチング工程を実行後でもコンタクトホール２８の底部分が開口されない場合は、追加に若干の反応性イオンエッチング工程を行うこともできる。これは、ＰＥ−ＵＳＧ酸化膜３０のプロファイルに大きく依存し、反応性イオンエッチング工程は必要に従って約５０〜１５０Åまで行う。次いで、後続工程で選択的シリコンプラグを形成する前に、ＬＰＣＶＤ方法により選択的シリコンを成長させる場合、チャンバー内に水素ガスだけを流しながらインシトゥ（ｉｎ−ｓｉｔｕ）洗浄を行う。このとき、インシトゥ洗浄工程は水素フロー状況下で温度を上昇させ、基板界面にある酸化膜を除去するために行う。
【００３１】
さらに、インシトゥ洗浄工程は、工程時間及び熱的負荷（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）の側面より、ＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）方法を用いて行うことが好ましいが、水素ベーク方法により行うこともできる。このとき、ＲＴＰ工程は、瞬間的に温度を９５０℃程度（ランピング速度（ｒａｍｐｉｎｇ  ｒａｔｅ）は１０℃／秒以上）に上昇させた後、急速に選択的シリコン成長温度、即ち５５０〜６３０℃まで冷却させて実行する。一方、水素ベーク工程は、７５０〜９５０℃の温度で３０〜１５０秒間、水素雰囲気下でアニーリングを実行する。
【００３２】
その次に、図１４に示すように、コンタクトホール（図示省略）側面にある絶縁膜（シリコン窒化膜）スペーサ２７とシリコン基板２１の露出した表面を含むコンタクトホール（図示省略）内に選択的シリコンプラグ３３を成長させる。このとき、選択的シリコンプラグ３３を成長させる工程方法には、ＬＰＣＶＤ方法又はＵＨＶＣＶＤ方法を選択的に用いることができる。先ず、ＬＰＣＶＤ方法により選択的シリコンプラグ３３を成長させる工程に対し説明すると、次の通りである。ＬＰＣＶＤ方法により選択的シリコン成長を成長させる場合、ＤＣＳ−Ｈ２−ＨＣｌガスシステム又はＭＳ−Ｈ２−ＨＣｌシステムを適用することができる。先ず、ＤＣＳ−Ｈ２−ＨＣｌシステムを適用する場合、温度は７５０〜９５０℃、圧力は５〜１５０Ｔｏｒｒ、ＤＣＳ流量は０．１〜１ｓｌｍ、ＨＣｌ流量は０．１〜１．０ｓｌｍ、Ｈ２流量は３０〜１５０ｓｌｍで実行する。
【００３３】
さらに、ＭＳ−Ｈ２−ＨＣｌシステムを適用する場合、温度は７５０〜９５０℃、圧力は５〜１５０Ｔｏｒｒ、ＭＳ流量は０．１〜１ｓｌｍ、ＨＣｌ流量は０．５〜５．０ｓｌｍ、Ｈ２流量は３０〜１５０ｓｌｍで実行する。そして、共通にインシトゥドーピング条件は１〜１０％のＰＨ３／Ｈ２を０．１〜１．５ｓｌｍ程度に流す。このとき、選択的シリコン成長の成長ターゲットはゲート間の幅の６０％〜１００％の間に決定される。例えば、ゲート間の幅が１０００Åであれば、６００〜１０００Å程度成長させればよい。このようにして、シリコン基板２１の表面側では単結晶シリコン３３ａが選択的に成長され、同時にコンタクトホール側面の絶縁膜（シリコン窒化膜）スペーサ２７側では多結晶シリコン３３ｂが成長しながら互いに結合されることにより、コンタクトホールが良好に埋め込まれる。図１８及び図１９に示すように、シリコン窒化膜上で多結晶シリコンが成長し、シリコン基板の露出した表面では選択的単結晶シリコンが成長することが分る。
【００３４】
一方、ＵＨＶＣＶＤ方法により選択的シリコンプラグ３３を成長させる工程に対し説明すると、次の通りである。図２０は、ＵＨＶＣＶＤにより選択的単結晶シリコン成長時に酸化膜パターン上にシリコン核の生成が発生し始める時点を、ＴＥＭ分析を行った写真である。ＵＨＶＣＶＤ方法により選択的シリコンプラグ３３を形成する場合、選択的シリコン成長蒸着工程で一般に酸化膜パターンに対するシリコン核の生成が発生し始める選択的シリコン成長の最大厚さがインキュベーション厚さ（ｉｎｃｕｂａｔｉｏｎ  ｔｈｉｃｋｎｅｓｓ）であり、普通８００〜１２００Åである。勿論、Ｃｌ２ガスを添加して選択的シリコン成長の厚さを人為的に増加させることはできるが、逆に成長速度が減少することがある。したがって、ＵＨＶＣＶＤによる選択的シリコンプラグの形成時には、このようなインキュベーション厚さを活用して最大成長速度を実現することができるので、工程マージンのためにＣｌ２を添加することも可能である。
【００３５】
一方、ＵＨＶＣＶＤによる選択的シリコンプラグ３３の蒸着条件は、Ｓｉ２Ｈ６＋Ｃｌ２＋Ｈ２システムを用い、Ｓｉ２Ｈ６流量は０．１〜１０ｓｃｃｍ、Ｃｌ２流量は０〜５．０ｓｃｃｍ、Ｈ２流量は０〜２０ｓｃｃｍでフローさせる。さらに、前記蒸着工程は、Ｈ２に１〜１０％ＰＨ３が含まれたガスを利用してインシトゥドーピング条件下で実行する。このとき、温度は６００〜８００℃であり、圧力は１〜５０ｍＴｏｒｒの範囲の下で行う。なお、選択的シリコンプラグ３３の蒸着中にＧｅＨ４を添加すると、ＰＥ−ＵＳＧ酸化膜３０に対する選択性が改善されると共に成長速度が増加する。このとき、ＧｅＨ４は０〜１０ｓｃｃｍ流すことが好ましい。さらに、ＳＳＧプラグの成長厚さはコンタクトホール３１の幅の約６０〜１００％に至る。
【００３６】
一方、図２１（ａ）から分かるように、界面洗浄が完璧に進められない場合に酸化膜上でも容易に選択性が喪失され、シリコン窓（ｗｉｎｄｏｗ）、即ち選択的単結晶シリコンが成長する位置でも表面構造のような欠陥が多量発生することになる。しかし、図２１（ｂ）は界面洗浄が完璧に進められた場合のＳＥＭ写真であり、写真より、欠陥発生が殆どない表面構造が現れることが分る。
【００３７】
一方、本発明の第３の実施例として、一般的な工程は第２の実施例と同一の工程で実行するが、第２の実施例におけるシリコン窒化膜スペーサの代りに、図１５に示すように、シリコン酸化膜スペーサ４７をゲート構造４５の上面及び側面に形成する。その次に、全体構造の上面に絶縁膜４９を蒸着し、絶縁膜４９を自己整合コンタクト方式により選択的に除去し、シリコン酸化膜スペーサ４７及びシリコン基板４１を露出させるコンタクトホール４８を形成した後、全体構造の上面にシリコン窒化膜５１を蒸着する。次いで、図１６に示すように、窒化膜５１に異方性エッチング工程又は他のエッチング工程を実行して、コンタクトホール４８の側面にあるシリコン酸化膜スペーサ４７の側面にシリコン窒化膜パターン５１ａを形成する。
【００３８】
その次に、図１７に示すように、シリコン窒化膜パターン５１ａを含むコンタクトホール４８内に選択的シリコンプラグ５３を形成する。このとき、選択的シリコンプラグ５３を蒸着する条件又は方法は、第２の実施例と同一の条件及び方法を用いる。図２２及び図２３に示すように、シリコン窒化膜上で多結晶シリコン５３ｂが成長し、シリコン基板の露出した表面では選択的単結晶シリコン５３ａが成長することが分る。
【００３９】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【００４０】
【発明の効果】
以上で説明したように、本発明に係る半導体素子の製造方法においては、自己整合コンタクトパターンである絶縁膜（シリコン窒化膜）スペーサの側面には選択的多結晶シリコン層が成長され、コンタクトホール下のシリコン基板の表面では選択的単結晶シリコンが成長されるようにし、選択的単結晶成長の形成工程時に選択性マージンを向上させることができるため、プラグの成長速度を増加させることができる。
【００４１】
さらに、自己整合コンタクトパターンである絶縁膜（シリコン窒化膜）スペーサの上側には薄いＰＥ−ＵＳＧ酸化膜が形成され、コンタクトホール側面には絶縁膜（シリコン窒化膜）スペーサが形成されるようにすることにより、選択的シリコン成長の形成工程時にＰＥ−ＵＳＧ酸化膜とシリコン窒化膜の選択性マージンを向上させることができるため、プラグの成長速度を増加させることができる。そして、絶縁膜（シリコン窒化膜）スペーサの側面側にシリコン成長を促進させることにより、選択的単結晶シリコン（ＳＥＧ）の適用可能性を更に高くすることができるため、製造工程を単純化させることができる。
【００４２】
また、プラグ形成時に選択的単結晶シリコン等を利用したプラグの形成が可能であるため、従来のようなチューブ多結晶シリコンでプラグを形成する場合よりプラグ接触抵抗を著しく減少（例えば、チューブ多結晶シリコン対比約３０％減少）させることができ、したがって、コンタクトホール側壁にあるシリコン窒化膜でシリコン成長を促進させることにより、選択的多結晶シリコン成長の成長ターゲットを著しく減少させることができるため、工程時間を短縮させることができる。さらに、シリコン窒化膜表面にプラズマ電荷（ｃｈａｒｇｅ）や衝突（ｂｏｍｂａｒｄｍｅｎｔ）による欠陥ソース（ｄｅｆｅｃｔｓ  ｓｏｕｒｃｅ）を形成させると、シリコン窒化膜と酸化膜との選択性を更に大きくすることができるため、工程マージンを大きく確保することができ、したがって、このようなプラズマ処理によりエッチングダメージが完全に除去され、シリコンプラグ工程時に初期水素ベーキング（Ｈ２−ｂａｋｅ）工程を行わなくてもエピタキシャル層を成長させることができる。
【００４３】
また、ゲート構造の上側に位置するＰＥ−ＵＳＧ酸化膜は、マスク窒化膜の高さを低下させることにより自己整合コンタクト（ＳＡＣ）工程を向上させることができる。また、過成長可能性が非常に低くなるため、選択的単結晶シリコン成長ターゲットを減少させてもコンタクトホールの埋め込みには全く問題がなく、セルパターンに伴うブリッジ可能性も希薄である。また、シリコン窒化膜は選択的単結晶シリコンを利用したプラグの形成時に１１１ファセット（ｆａｃｅｔ）を誘発させ易いが、両側のシリコン窒化膜からシリコンが成長されるため、ファセット発生の問題が解決される。
【００４４】
また、セルプラグに対する障壁に用いられるＢＰＳＧの周辺地域部分を除去するためセル遮断マスク（ｃｅｌｌ  ｃｌｏｓｉｎｇ  ｍａｓｋ）を用い、スピン湿式エッチング機（ｓｐｉｎ−ｗｅｔ  ｅｔｃｈｅｒ）を利用して湿式洗浄工程を行い、シリコンプラグ形成工程は蒸着工程ではないため、セル地域とセル周辺地域の素子分離工程を別に進めさせる必要がない。また、プラグ形成工程に対する熱的負荷（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）が８００℃以下で可能であるため、ソース／ドレイン形成工程はプラグ形成前又は後に可能である。また、一般にＵＨＶＣＶＤ工程はＬＰＣＶＤ工程より選択性と成長速度が弱いが、本発明に適用時にシリコン成長厚さを減少させて生産性を倍加させることができるため、低温熱的負荷工程（ｌｏｗ  ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ  ｐｒｏｃｅｓｓ）の最適化を期待することができ、プラグ形成時にＵＨＶＣＶＤ方法の適用可能性を大きく向上させることができる。さらに、シリコンプラグを形成するためのギャップ埋め込みに消費されるシリコンソース量を最少化させるため、経済的、環境的にも非常に大きな長所を有する。
【図面の簡単な説明】
【図１】従来技術に係る半導体素子の製造方法を説明するための工程断面図である。
【図２】従来技術に係る半導体素子の製造方法を説明するための工程断面図である。
【図３】従来技術に係る半導体素子の製造方法を説明するための工程断面図である。
【図４】従来技術に係る半導体素子の製造方法を説明するための工程断面図である。
【図５】本発明の第１の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図６】本発明の第１の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図７】本発明の第１の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図８】本発明に係るセルとセルとの間にＢＰＳＧ膜で埋められていることを示すレイアウト図である。
【図９】本発明に係るセルのブロック（Ａの部分）を拡大図示したレイアウト図である。
【図１０】本発明に係るセルブロックより多少大きいマスクを利用した露光及び現像工程を実行、感光膜パターン（ＰＲ）のみ残っている形状を示すレイアウト図である。
【図１１】本発明に係るセルブロックの外郭に残っている層間絶縁膜とシリコン窒化膜を示すレイアウト図である。
【図１２】本発明の第２の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図１３】本発明の第２の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図１４】本発明の第２の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図１５】本発明の第３の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図１６】本発明の第３の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図１７】本発明の第３の実施例に係る半導体素子の製造方法を説明するための工程断面図である。
【図１８】本発明の第２の実施例に係る半導体素子の製造方法において、選択的シリコンプラグの形成工程に係る断面を示すＴＥＭ写真である。
【図１９】本発明の第２の実施例に係る半導体素子の製造方法において、選択的シリコンプラグの形成工程に係る断面を示すＴＥＭ写真である。
【図２０】本発明の第２の実施例に係る半導体素子の製造方法において、ＵＨＶＣＶＤにより選択的単結晶シリコンの成長時に酸化膜パターン上にシリコン核の生成が発生し始める時点を、ＴＥＭ分析を行った写真である。
【図２１】本発明の第２の実施例に係る半導体素子の製造方法において、酸化膜パターン上でのシリコン成長と表面構造を示すＴＥＭ写真であり、（ａ）は界面洗浄が完璧に進められない場合、（ｂ）は界面洗浄が完璧に進められた場合である。
【図２２】本発明の第３の実施例に係る半導体素子の製造方法において、選択的シリコンプラグの形成部分の断面を示すＴＥＭ写真である。
【図２３】本発明の第３の実施例に係る半導体素子の製造方法において、選択的シリコンプラグの形成部分の断面を示すＴＥＭ写真である。
【符号の説明】
２１、４１  シリコン基板
２３、４３  トレンチ素子分離膜
２５、４５  ゲート構造
２７  絶縁膜（シリコン窒化膜）スペーサ
２８、４８  コンタクトホール
２９、４９  絶縁膜
３０  ＰＥ−ＵＳＧ酸化膜
３１、３３、５３  選択的シリコンプラグ
３１ａ、３３ａ、５３ａ  選択的単結晶シリコン
３１ｂ、３３ｂ、５３ｂ  選択的多結晶シリコン
４０  セル
４７  シリコン酸化膜スペーサ
５０  ＢＰＳＧ膜
５１  シリコン窒化膜
５１ａ  窒化膜パターン
６０  ゲート電極
７０  マスク
８０  層間絶縁膜
９０  シリコン窒化膜
【図１】
0004345875.tif 000002
【図２】
0004345875.tif 000003
【図３】
0004345875.tif 000004
【図４】
0004345875.tif 000005
【図５】
0004345875.tif 000006
【図６】
0004345875.tif 000007
【図７】
0004345875.tif 000008
【図８】
0004345875.tif 000009
【図９】
0004345875.tif 000010
【図１０】
0004345875.tif 000011
【図１１】
0004345875.tif 000012
【図１２】
0004345875.tif 000013
【図１３】
0004345875.tif 000014
【図１４】
0004345875.tif 000015
【図１５】
0004345875.tif 000016
【図１６】
0004345875.tif 000017
【図１７】
0004345875.tif 000018
【図１８】
0004345875.tif 000019
【図１９】
0004345875.tif 000020
【図２０】
0004345875.tif 000021
【図２１】
0004345875.tif 000022
【図２２】
0004345875.tif 000023
【図２３】
0004345875.tif 000024