(57)【特許請求の範囲】
【請求項１】
出力端子に接続された負荷に対して所定の定電圧を供給するボルテージレギュレータにおいて、
上記出力端子に所定の定電圧を生成して出力する定電圧回路部と、
該定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Ｉｓ１以下になるように、定電圧回路部に対して出力電流の制限を行う第１電流制限回路部と、
を備え、
上記第１電流制限回路部は、製品検査時に、電流制限動作を停止するように外部から所定の信号が入力されると、電流制限動作を停止することを特徴とするボルテージレギュレータ。
【請求項２】
定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が上記所定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２以下になるように、上記定電圧回路部に対して出力電流の制限を行う第２電流制限回路部を備えることを特徴とする請求項１記載のボルテージレギュレータ。
【請求項３】
上記第２電流制限回路部は、定電圧回路部から上記出力端子に出力される電流に対してフの字形限流動作を行うことを特徴とする請求項２記載のボルテージレギュレータ。
【請求項４】
上記定電圧回路部は、
上記出力端子からの出力電圧の検出を行う出力電圧検出部と、
該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、
該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタと、
を有し、
上記第１電流制御回路部は、
上記電圧比較部から出力された電圧に応じた電流を出力する第１電流検出用トランジスタと、
該第１電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように上記電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Ｉｓ１以下になるように電流制限を行う第１電流比較回路部と、
を備えることを特徴とする請求項１、２又は３記載のボルテージレギュレータ。
【請求項５】
上記第１電流比較回路部は、外部から入力される所定の信号に応じて電流制限動作を停止することを特徴とする請求項４記載のボルテージレギュレータ。
【請求項６】
上記定電圧回路部は、
上記出力端子からの出力電圧の検出を行う出力電圧検出部と、
該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、
該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタと、
を有し、
上記第２電流制御回路部は、
上記電圧比較部から出力された電圧に応じた電流を出力する第２電流検出用トランジスタと、
該第２電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように上記電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Ｉｓ２以下になるように電流制限を行う第２電流比較回路部と、
を備えることを特徴とする請求項２又は３記載のボルテージレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流制限回路を備えたボルテージレギュレータに関し、特に負荷の状態によって電流制限回路の動作を禁止するようにしたボルテージレギュレータに関する。
【０００２】
【従来の技術】
従来、ボルテージレギュレータでは、出力端子が接地電圧等にショートしたり、低抵抗で接続されたりして、出力端子から大きな電流が流れた場合、回路部品の破損や、大電流による部品や負荷の発熱に起因する不具合の発生を防止するため、必要以上の電流が流れないように電流制限回路を備えているのが一般的であった。例えば、特開平６−３８５１８号公報や、特開平８−４２５４号公報には、負荷電流の変動に応じて電源の過電流保護回路の電流値を切り替える方式が開示されており、これらは過電流が流れたときに出力電圧の出力を停止するものであった。
【０００３】
【発明が解決しようとする課題】
しかしながら、使用条件によって負荷電流が大きく変わるような場合は、最も大きな負荷電流に合わせて電流制限の電流値を設定していた。例えば、製品検査時のみ大きな負荷電流を必要とするが、製品がユーザの手に渡った後は非常に少ない電流しか流れないような場合においても、製品検査時に必要な大電流を想定した電流制限値に設定していた。このため、短絡事故等が起こったときでも不具合が発生しないように大電流に対応した部品や回路を使用することになり、コストの上昇を招いていた。
【０００４】
本発明は、上記のような問題を解決するためになされたものであり、通常動作時に必要な小さな電流に合わせた第１の電流制限回路を備え、該第１の電流制限回路は外部からの所定の信号によって電流制限動作を停止できるようにし、更により大きな電流で動作する第２の電流制限回路を備えるようにして、電流制限回路に過剰な品質の部品や回路を使用することなく、発熱等の不具合を低減させることができるボルテージレギュレータを得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係るボルテージレギュレータは、出力端子に接続された負荷に対して所定の定電圧を供給するボルテージレギュレータにおいて、
上記出力端子に所定の定電圧を生成して出力する定電圧回路部と、
該定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Ｉｓ１以下になるように、定電圧回路部に対して出力電流の制限を行う第１電流制限回路部と、
を備え、
上記第１電流制限回路部は、製品検査時に、電流制限動作を停止するように外部から所定の信号が入力されると、電流制限動作を停止するものである。
【０００７】
また、定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２以下になるように、定電圧回路部に対して出力電流の制限を行う第２電流制限回路部を備えるようにしてもよい。
【０００８】
この場合、第２電流制限回路部は、定電圧回路部から上記出力端子に出力される電流に対してフの字形限流動作を行うようにしてもよい。
【０００９】
また、上記定電圧回路部は、出力端子からの出力電圧の検出を行う出力電圧検出部と、該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタとを有し、
上記第１電流制御回路部は、電圧比較部から出力された電圧に応じた電流を出力する第１電流検出用トランジスタと、該第１電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Ｉｓ１以下になるように電流制限を行う第１電流比較回路部とを備えるようにした。
【００１０】
この場合、上記第１電流比較回路部は、外部から入力される所定の信号に応じて電流制限動作を停止するようにした。
【００１１】
一方、上記定電圧回路部は、出力端子からの出力電圧の検出を行う出力電圧検出部と、該出力電圧検出部で検出された電圧と所定の基準電圧との電圧比較を行い、該比較結果に応じた電圧を出力する電圧比較部と、該電圧比較部から出力された電圧に応じた電流を上記出力端子に出力する電圧制御用トランジスタとを有し、
上記第２電流制御回路部は、電圧比較部から出力された電圧に応じた電流を出力する第２電流検出用トランジスタと、該第２電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように電圧制御用トランジスタの動作制御を行って、電圧制御用トランジスタからの出力電流が所定の電流値Ｉｓ２以下になるように電流制限を行う第２電流比較回路部とを備えるようにした。
【００１２】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるボルテージレギュレータの例を示した回路図である。
図１において、ボルテージレギュレータ１は、出力電圧Ｖｏとして所定の定電圧Ｖ１を負荷Ｌに出力する定電圧回路部２と、該定電圧回路部２から出力される電流Ｉｏの検出を行い、該検出した出力電流Ｉｏが所定の電流値Ｉｓ１を超えないように出力電流Ｉｏの制限を行う電流制限回路部３とで構成されている。なお、電流制限回路部３は、第１電流制限回路部をなす。
【００１３】
定電圧回路部２は、出力電圧Ｖｏの制御を行うＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる電圧制御用トランジスタＭ１と、出力電圧Ｖｏを分圧して分圧電圧Ｖｄを生成し出力する抵抗Ｒ１とＲ２の直列回路と、所定の基準電圧Ｖｒを生成する電流源Ｑ１と抵抗Ｒ３の直列回路と、分圧電圧Ｖｄと基準電圧Ｖｒとを比較し該比較結果に応じて電圧制御用トランジスタＭ１のゲート電圧の制御を行う演算増幅器Ａ１とで構成されている。
【００１４】
電源電圧ＶＤＤと接地電圧ＧＮＤとの間には、電流源Ｑ１及び抵抗Ｒ３の直列回路と、電圧制御用トランジスタＭ１及び抵抗Ｒ１，Ｒ２の直列回路とが並列に接続されている。演算増幅器Ａ１において、反転入力端は電流源Ｑ１と抵抗Ｒ３との接続部に接続され、非反転入力端は抵抗Ｒ１とＲ２との接続部に接続され、出力端は電圧制御用トランジスタＭ１のゲートに接続されている。
【００１５】
電圧制御用トランジスタＭ１と抵抗Ｒ１との接続部は、定電圧回路部２の出力端をなし負荷Ｌに対して出力電圧Ｖｏを印加する。演算増幅器Ａ１は、分圧電圧Ｖｄと基準電圧Ｖｒとの電圧比較を行い、分圧電圧Ｖｄが基準電圧Ｖｒに等しくなるように該比較結果に応じた電圧を電圧制御用トランジスタＭ１のゲートに出力する。電圧制御用トランジスタＭ１は、入力されたゲート電圧に応じた電流を出力端子４を介して負荷Ｌに供給し、出力端子４から出力電圧Ｖｏとして所定の定電圧Ｖ１の出力を行う。
【００１６】
一方、電流制限回路部３は、定電圧回路部２からの出力電流Ｉｏの検出を行うために使用するＰＭＯＳトランジスタからなる電流検出用トランジスタＭ２と、該電流検出用トランジスタＭ２から出力される電流とあらかじめ設定された電流値とを比較し、該比較結果に応じて電圧制御用トランジスタＭ１の動作制御を行う電流比較回路部５とで構成されている。なお、電流検出用トランジスタＭ２は第１電流検出用トランジスタをなし、電流比較回路部５は第１電流比較回路部をなす。
【００１７】
電流検出用トランジスタＭ２は、電源電圧ＶＤＤと電流比較回路部５の入力端ＩＮとの間に接続され、電流検出用トランジスタＭ２のゲートには、演算増幅器Ａ１からの出力電圧が印加されている。また、電流比較回路部５において、出力端ＯＵＴは電圧制御用トランジスタＭ１のゲートに接続され、外部からの制御信号であるイネーブル信号ＥＮＬが入力端ＥＮに入力されている。
【００１８】
ここで、図２は、電流比較回路部５の回路例を示した図であり、図２を用いて電流比較回路部５の動作をもう少し詳細に説明する。
図２において、電流比較回路部５は、ＰＭＯＳトランジスタＭ１１，Ｍ１２と、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）Ｍ１３，Ｍ１４と、抵抗Ｒ１５とで構成され、抵抗Ｒ１５の抵抗値によって、所定の電流値Ｉｓ１が決定される。入力端ＩＮと接地電圧ＧＮＤとの間にＮＭＯＳトランジスタＭ１４が接続されており、ＮＭＯＳトランジスタＭ１３及びＭ１４の各ゲートが入力端ＩＮにそれぞれ接続され、ＮＭＯＳトランジスタＭ１３及びＭ１４はカレントミラー回路を形成している。
【００１９】
電源電圧ＶＤＤと接地電圧ＧＮＤとの間には、抵抗Ｒ１５、ＰＭＯＳトランジスタＭ１２及びＮＭＯＳトランジスタＭ１３の直列回路が接続されており、ＰＭＯＳトランジスタＭ１２のゲートは、入力端ＥＮに接続されている。また、電源電圧ＶＤＤと出力端ＯＵＴとの間にＰＭＯＳトランジスタＭ１１が接続され、抵抗Ｒ１５とＰＭＯＳトランジスタＭ１２との接続部をＰとすると、接続部ＰにＰＭＯＳトランジスタＭ１１のゲートが接続されている。
【００２０】
このような構成において、電圧制御用トランジスタＭ１のドレイン電流が大きくなると、電圧制御用トランジスタＭ１と同一のゲート電圧が印加された電流検出用トランジスタＭ２のドレイン電流も比例して大きくなる。このため、イネーブル信号ＥＮＬがローレベルの場合、ＮＭＯＳトランジスタＭ１３のドレイン電流も同様に大きくなる。ＮＭＯＳトランジスタＭ１３のドレイン電流が大きくなると接続部Ｐの電圧が低下し、ＰＭＯＳトランジスタＭ１１はオンして出力端ＯＵＴの電圧が上昇する。出力端ＯＵＴの電圧が上昇すると、電圧制御用トランジスタＭ１のゲート電圧が上昇し、電圧制御用トランジスタＭ１のドレイン電流が制限される。同時に、電流検出用トランジスタＭ２のドレイン電流も制限される。
【００２１】
図３は、接続部Ｐの電圧、すなわちＰＭＯＳトランジスタＭ１１のゲート電圧と出力端ＯＵＴの電圧（図３ではＯＵＴ電圧と記す）との関係の例を示した図である。図３から分かるように、出力端ＯＵＴの電圧は、ＰＭＯＳトランジスタＭ１１のゲート電圧がＰＭＯＳトランジスタＭ１１のしきい値Ｖｔｈよりも小さい場合、電源電圧ＶＤＤとほぼ同じ電圧になり、ＰＭＯＳトランジスタＭ１１のゲート電圧が該しきい値Ｖｔｈよりも大きくなると徐々に小さくなる。ＰＭＯＳトランジスタＭ１１のゲート電圧が十分に大きくなると、ＰＭＯＳトランジスタＭ１１はオフする。
【００２２】
これに対して、イネーブル信号ＥＮＬがハイレベルの場合は、ＰＭＯＳトランジスタＭ１２がオフして遮断状態になることから、電流制限回路部３は、電圧制御用トランジスタＭ１に対する電流制限動作を停止し、出力端子４から出力される電流Ｉｏは、電圧制御用トランジスタＭ１が備えているドライブ能力に応じた値まで大きくなる。また、出力端ＯＵＴの電圧は、ＰＭＯＳトランジスタＭ１１以外の各トランジスタによって決定される。
【００２３】
このようなことから、負荷Ｌに流れる電流Ｉｏが増加すると、出力電圧Ｖｏが電圧Ｖ１で一定になるように電圧制御用トランジスタＭ１から出力される電流を増加させるため、演算増幅器Ａ１の出力電圧は上昇して電圧制御用トランジスタＭ１のゲート電圧が上昇すると共に、電流検出用トランジスタＭ２のゲート電圧も上昇する。電流検出用トランジスタＭ２からは、電圧制御用トランジスタＭ１から出力される電流に比例した電流が出力され、電流比較回路部５の入力端ＩＮに入力される電流も増加する。
【００２４】
電流比較回路部５は、抵抗Ｒ１５の抵抗値によってあらかじめ設定された所定の電流値と電流検出用トランジスタＭ２から入力された電流値とを比較し、電流検出用トランジスタＭ２からの電流が所定の電流値になると、電流比較回路部５における出力端ＯＵＴの電圧を上昇させる。電流比較回路部５は、出力端ＯＵＴが電圧制御用トランジスタＭ１のゲートに接続されていることから、電圧制御用トランジスタＭ１に対して、出力電流の増加を抑え該出力電流を所定の電流値Ｉｓ１に保つように制御する。
【００２５】
一方、電流比較回路部５は、入力端ＥＮにハイレベルのイネーブル信号ＥＮＬが入力されると電流比較動作を停止してディスエーブルとなる。このような状態では、電流比較回路部５は、出力端子４から出力される電流Ｉｏが所定値Ｉｓ１を超えても、電圧制御用トランジスタＭ１に対するゲート電圧の制御を行わないことから、電流制限回路部３による電圧制御用トランジスタＭ１の出力電流に対する制御は行われない。
【００２６】
このように、本第１の実施の形態におけるボルテージレギュレータは、製品検査時等において大きな負荷電流を流すときには、外部からハイレベルのイネーブル信号ＥＮＬを入力して電流制限回路部３の作動を停止させるようにしたことにより、電流制限回路部３の制限電流値の設定を小さくすることができるため、電流制限回路部３に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【００２７】
第２の実施の形態．
上記第１の実施の形態では、制限電流値の小さな電流制限回路部３のみを設けるようにしたが、更に、制限電流値の大きな、例えばフの字形限流動作を行う電流制限回路部を設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態におけるボルテージレギュレータの例を示した回路図である。なお、図４では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００２８】
図４における図１との相違点は、制限電流値Ｉｓ１よりも大きな所定の電流値Ｉｓ２を超えないように出力電流Ｉｏを制限すると共に出力電流Ｉｏがフの字形の特性になるように制御する第２電流制限回路部２１を備えたことにあり、図１のボルテージレギュレータ１をボルテージレギュレータ１ａにした。なお、本第２実施の形態では、図１の電流制限回路部３を第１電流制限回路部３ａと呼び、第１電流制限回路部３ａは、図１の電流制限回路部３と同じであることからその説明を省略する。
【００２９】
図４におけるボルテージレギュレータ１ａは、定電圧回路部２と、第１電流制限回路部３ａと、出力電流Ｉｏの検出を行い、該検出した出力電流Ｉｏが所定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２を超えないように出力電流Ｉｏの制限を行う第２電流制限回路部２１とで構成されている。
【００３０】
第２電流制限回路部２１は、定電圧回路部２からの出力電流Ｉｏの検出を行うために使用するＰＭＯＳトランジスタからなる電流検出用トランジスタＭ３と、該電流検出用トランジスタＭ３から出力される電流とあらかじめ設定された電流値とを比較し、該比較結果に応じて電圧制御用トランジスタＭ１の動作制御を行う電流比較回路部２２とで構成されている。なお、電流検出用トランジスタＭ３は第２電流検出用トランジスタをなし、電流比較回路部２２は第２電流比較回路部をなす。
【００３１】
電流検出用トランジスタＭ３は、電源電圧ＶＤＤと電流比較回路部２２の第１入力端ＩＮ１との間に接続され、電流検出用トランジスタＭ３のゲートには、演算増幅器Ａ１からの出力電圧が印加されている。また、電流比較回路部２２において、第２入力端ＩＮ２には出力電圧Ｖｏが入力され、出力端ＯＵＴ１は電圧制御用トランジスタＭ１のゲートに接続されている。
【００３２】
図５は、電流比較回路部５及び２２の回路例を示した図であり、図５を用いて電流比較回路部２２の動作をもう少し詳細に説明する。なお、図５では、図２で示したものと同じものは同じ符号で示すと共に、ここではその説明を省略する。
図５において、電流比較回路部２２は、演算増幅器からなる電圧比較器ＣＯＭＰと、ＰＭＯＳトランジスタＭ３１と、抵抗Ｒ３２とで構成され、抵抗Ｒ３２の抵抗値によって、所定の電流値Ｉｓ２が決定される。
【００３３】
第１入力端ＩＮ１と接地電圧ＧＮＤとの間に抵抗Ｒ３２が接続されており、電圧比較器ＣＯＭＰの非反転入力端が第１入力端ＩＮ１に接続されている。電圧比較器ＣＯＭＰの反転入力端は、第２入力端ＩＮ２に接続されて出力電圧Ｖｏが入力される。電源電圧ＶＤＤと出力端ＯＵＴ１との間には、ＰＭＯＳトランジスタＭ３１が接続されており、ＰＭＯＳトランジスタＭ３１のゲートには、電圧比較器ＣＯＭＰの出力端が接続されている。
【００３４】
このような構成において、電圧制御用トランジスタＭ１がオンした状態で、出力電圧Ｖｏが外部負荷Ｌの要因で低下した場合、電圧制御用トランジスタＭ１のドレイン電流は大きくなり、電圧制御用トランジスタＭ１と同一のゲート電圧が印加された電流検出用トランジスタＭ３のドレイン電流も比例して大きくなる。このため、抵抗Ｒ３２の抵抗は一定であることから、第１入力端ＩＮ１の電圧が大きくなる。
【００３５】
したがって、出力電圧Ｖｏが低下して、電圧比較器ＣＯＭＰの反転入力端の電圧が非反転入力端の電圧よりも小さくなると、ＰＭＯＳトランジスタＭ３１のゲート電圧が低下し、出力端ＯＵＴ１の電圧が上昇して電圧制御用トランジスタＭ１のドレイン電流が制限される。なお、ＰＭＯＳトランジスタＭ３１のゲート電圧と出力端ＯＵＴ１の電圧との関係の例を示した図は、図３と同じであることから省略する。
【００３６】
このようなことから、負荷Ｌに流れる電流が増加すると、出力電圧Ｖｏが一定になるように電圧制御用トランジスタＭ１から出力される電流を増加させるため、演算増幅器Ａ１の出力電圧は上昇して電圧制御用トランジスタＭ１のゲート電圧が上昇すると共に、電流検出用トランジスタＭ３のゲート電圧も上昇する。電流検出用トランジスタＭ３からは、電圧制御用トランジスタＭ１から出力される電流に比例した電流が出力され、電流比較回路部２２の第１入力端ＩＮ１に入力される電流も増加する。
【００３７】
電流比較回路部２２は、抵抗Ｒ３２の抵抗値によってあらかじめ設定された設定電流値と電流検出用トランジスタＭ３から第１入力端ＩＮ１に入力された電流値とを比較し、電流検出用トランジスタＭ３からの電流が設定電流値になると、電流比較回路部２２における出力端ＯＵＴ１の電圧を上昇させる。電流比較回路部２２は、出力端ＯＵＴ１が電圧制御用トランジスタＭ１のゲートに接続されていることから、電圧制御用トランジスタＭ１に対して、出力電流Ｉｏの増加を抑えるように制御し、出力電流Ｉｏが所定の電流値Ｉｓ２を超えないようにする。更に、電流比較回路部２２の第２入力端ＩＮ２には出力電圧Ｖｏが印加されており、電流比較回路部２２の上記設定電流値は出力電圧Ｖｏの低下に伴って直線的に小さくなるように設定されている。
【００３８】
このため、第２電流制限回路部２１によって電流制限が行われた出力電流Ｉｏは、外部からハイレベルのイネーブル信号ＥＮＬが入力されて第１電流制限回路部３ａが電流制限動作を行っていない場合、図６のａに示すように、所定の電流値Ｉｓ２を超えないフの字形の特性を有するようになる。これに対して、第１電流制限回路部３ａに外部からローレベルのイネーブル信号ＥＮＬが入力され、第１電流制限回路部３ａが電流制限動作を行っている場合、出力電流Ｉｏは、図６のｂに示すように、所定の電流値Ｉｓ１を超えないような特性となる。
【００３９】
なお、図６のｂで示した出力電流Ｉｏの特性では、第２電流制限回路部２１による電流制限値がフの字形の特性を有するため、出力電圧Ｖｏが低下して第２電流制限回路部２１の電流制限値が所定の電流値Ｉｓ１よりも低下すると、出力電流Ｉｏは第１電流制限回路部３ａによる電流制限が行われなくなると共に、第２電流制限回路部２１によって電流制限が行われるようになることを示している。
【００４０】
このように、本第２の実施の形態におけるボルテージレギュレータは、出力電流Ｉｏが所定の電流値Ｉｓ１を超えないように電流制限を行う第１電流制限回路部３ａと、出力電流Ｉｏが該所定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２を超えないように電流制限を行う第２電流制限回路部２１とを備え、第１電流制限回路部３ａは、外部からのイネーブル信号ＥＮＬに応じて出力電流Ｉｏに対する電流制限動作の実行制御が行われるようにした。このことから、上記第１の実施の形態と同様の効果を得ることができると共に、大きな負荷電流を流すときに短絡事故等が発生した場合においても回路や電源の損傷を防ぐことができる。
【００４１】
更に、第２電流制限回路部２１は、出力電流Ｉｏに対してフの字形の特性をなすように電流制限を行うようにしたことから、大きな負荷電流を流す場合に動作させる電流制限回路に使用する部品や回路に小型で安価なものが使用でき、回路スペースやコストの上昇を低減させることができる。
【００４２】
【発明の効果】
上記の説明から明らかなように、本発明のボルテージレギュレータによれば、外部から入力される所定の信号に応じて、定電圧回路部に対する出力電流の制限動作を停止するようにした。このことから、意図的に大きな負荷電流を流すときのみ電流制限動作を停止させることができ、電流制限回路部の制限電流値の設定を小さくすることができるため、電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【００４３】
具体的には、製品検査時に、第１電流制限回路部に対して電流制限動作を停止させるようにしたことから、製品検査時等において大きな負荷電流を流すような場合においても、第１電流制限回路部の制限電流値の設定を小さくすることができるため、第１電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【００４４】
また、定電圧回路部から上記出力端子に出力される電流を検出し、該出力電流が所定の電流値Ｉｓ１よりも大きい所定の電流値Ｉｓ２以下になるように、定電圧回路部に対して出力電流の制限を行う第２電流制限回路部を備えるようにした。このことから、大きな負荷電流を流すときのみ第１電流制限回路部の電流制限動作を停止させて第２電流制限回路部を使用するようにしたため、大きな負荷電流を流すときに短絡事故等が発生した場合においても回路や電源の損傷を防ぐことができる。
【００４５】
この場合、第２電流制限回路部は、定電圧回路部から上記出力端子に出力される電流に対してフの字形限流動作を行うようにした。このことから、出力電流に対してフの字形の特性をなすように電流制限を行うことができ、大きな負荷電流を流す場合に動作させる電流制限回路に使用する部品や回路に小型で安価なものが使用でき、回路スペースやコストの上昇を低減させることができる。
【００４６】
具体的には、上記第１電流制御回路部は、定電圧回路部の電圧比較部から出力された電圧に応じた電流を出力する第１電流検出用トランジスタと、該第１電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように定電圧回路部における電圧制御用トランジスタの動作制御を行って、該電圧制御用トランジスタからの出力電流が所定の電流値Ｉｓ１以下になるように電流制限を行う第１電流比較回路部とを備えるようにした。このことから、簡単な回路構成で第１電流制限回路部を構成することができ、電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【００４７】
この場合、上記第１電流比較回路部は、外部から入力される所定の信号に応じて電流制限動作を停止するようにしたことから、意図的に大きな負荷電流を流すときのみ電流制限動作を確実に停止させることができる。
【００４８】
一方、上記第２電流制御回路部は、定電圧回路部の電圧比較部から出力された電圧に応じた電流を出力する第２電流検出用トランジスタと、該第２電流検出用トランジスタから出力された電流値があらかじめ設定された電流値以下になるように定電圧回路部における電圧制御用トランジスタの動作制御を行って、該電圧制御用トランジスタからの出力電流が所定の電流値Ｉｓ２以下になるように電流制限を行う第２電流比較回路部とを備えるようにした。このことから、簡単な回路構成で第２電流制限回路部を構成することができ、電流制限回路部に使用される部品や回路を小型で安価なものにすることができ、回路スペースやコストの上昇を低減させることができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態におけるボルテージレギュレータの例を示した回路図である。
【図２】  図１における電流比較回路部５の回路例を示した図である。
【図３】  図２におけるＰＭＯＳトランジスタＭ１１のゲート電圧と出力端ＯＵＴの電圧との関係例を示した図である。
【図４】  本発明の第２の実施の形態におけるボルテージレギュレータの例を示した回路図である。
【図５】  図４における電流比較回路部５及び２２の回路例を示した図である。
【図６】  図４及び図５で示したボルテージレギュレータにおける出力電圧Ｖｏと出力電流Ｉｏとの関係例を示した図である。
【符号の説明】
１，１ａ  ボルテージレギュレータ
２  定電圧回路部
３  電流制限回路部
４  出力端子
５，２２  電流比較回路部
３ａ  第１電流制限回路部
２１  第２電流制限回路部
Ｍ１  電圧制御用トランジスタ
Ｍ２，Ｍ３  電流検出用トランジスタ
Ｌ  負荷
【図１】
0004380948.tif 000002
【図２】
0004380948.tif 000003
【図３】
0004380948.tif 000004
【図４】
0004380948.tif 000005
【図５】
0004380948.tif 000006
【図６】
0004380948.tif 000007