(57)【特許請求の範囲】
【請求項１】
受光面上の入射光位置に応じて半導体導電層の両端部からそれぞれ出力される電流値が可変する半導体位置検出器において、
前記半導体導電層の途中に設けられ前記両端部間の電気伝導を遮断可能なゲート手段であって、この半導体位置検出器を、前記ゲート手段により前記半導体導電層の両端部間の電気伝導を可能としたときは、半導体位置検出素子として機能させ、前記両端部間の電気伝導を遮断した時には、多分割ホトダイオードとして機能させるゲート手段と、
前記半導体導電層から前記受光面に沿って延びた複数の分枝導電層であって、前記分枝導電層の形成された半導体基板の表面領域で規定される前記受光面に入射光がスポット光として入射する分枝導電層と、
を備えたことを特徴とする半導体位置検出器。
【請求項２】
前記ゲート手段は、前記半導体導電層上に配置された絶縁膜領域と、前記絶縁膜領域上に配置されたゲート電極とを備えることを特徴とする請求項１に記載の半導体位置検出器。
【請求項３】
前記分枝導電層と前記半導体導電層の抵抗率は、略同一であることを特徴とする請求項１に記載の半導体位置検出器。
【請求項４】
前記ゲート電極直下の前記半導体導電層は、前記両端部と異なる不純物濃度を有することを特徴とする請求項２に記載の半導体位置検出器。
【請求項５】
前記ゲート手段は、前記半導体導電層上に配置された絶縁膜領域と、前記絶縁膜領域上にそれぞれ配置された複数のゲート電極とを備えることを特徴とする請求項１に記載の半導体位置検出器。
【請求項６】
前記半導体導電層は、入射光によって電荷が発生した位置に応じて、両端までの抵抗値に反比例するようにその電荷量が分配される基幹導電層であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体位置検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体位置検出器に関する。
【０００２】
【従来の技術】
半導体位置検出素子（ＰＳＤ）は、所謂三角測量の原理等を用いて被測定物の距離を測定する装置として知られている。ＰＳＤはアクティブ方式の距離測定器としてカメラ等の撮像機器に搭載されており、このような撮像機器においてはＰＳＤによって測定された被測定物の距離に基づいて撮影レンズのフォーカシングが行われている。
【０００３】
ＰＳＤによれば、光スポットの入射位置に対応した連続出力を得ることができるが、遠距離測定等の信号光量が低下する場合には、極端にＳ／Ｎ比が低下する。このため、ＰＳＤを用いた距離測定システムでは、遠距離側での測距精度を向上させることができない。これに対し、２分割ホトダイオード（ＰＤ）などの多分割ホトダイオードでは、ＰＳＤのように入射位置に対応した連続出力を得ることはできないが、信号光量が低下してもＳ／Ｎ比はほとんど低下せず、検出感度を向上させることができる。
【０００４】
そこで、ＰＳＤと２分割型のＰＤを組み合わせた半導体光位置検出器が特開平４−３１３２７９号公報に記載されている。
【０００５】
図１４は、このような半導体位置検出器の平面図である。この半導体位置検出器は、半導体基板１上に設けられた半導体導電層形成領域２０とその両端に設けられた一対の信号取り出し電極５からなるＰＳＤと、信号光量の低くなる遠距離側に設けられた２分割ＰＤ２１とを備えている。この半導体位置検出器においては、信号光の入射位置に対応した連続出力をＰＳＤから得ながら、信号光の弱くなる位置では２分割ＰＤにより感度よく位置検出ができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、この構造ではチップの面積が大きくなると共に、ＰＳＤと２分割ＰＤの分離部に光を照射するため、信号光の一部分しか位置検出に用いることができず、照射する信号光のスポット径が小さいときには検出感度を向上させることができない。本発明はこのような課題に鑑みてなされたものであり、従来技術に比して小型であって、検出感度を向上可能な半導体位置検出器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体位置検出器は、受光面上の入射光位置に応じて半導体導電層の両端部からそれぞれ出力される電流値が可変する半導体位置検出器において、半導体導電層の途中に設けられ両端部間の電気伝導を遮断可能なゲート手段であって、この半導体位置検出器を、前記ゲート手段により前記半導体導電層の両端部間の電気伝導を可能としたときは、半導体位置検出素子として機能させ、前記両端部間の電気伝導を遮断した時には、多分割ホトダイオードとして機能させるゲート手段と、半導体導電層から受光面に沿って延びた複数の分枝導電層であって、前記分枝導電層の形成された半導体基板の表面領域で規定される前記受光面に入射光がスポット光として入射する分枝導電層とを備えたことを特徴とする。本半導体位置検出器は、ゲート手段により半導体導電層両端部間の電気伝導を可能としたときはＰＳＤとして機能し、これらの間の電気伝導を遮断した時には多分割又は単一ＰＤとして機能する。
【０００８】
このゲート手段は、半導体導電層上に配置された絶縁膜領域と、絶縁膜領域上に配置されたゲート電極とを備えることが好ましい。ゲート電極に印加する電位を制御することにより、絶縁膜を介してゲート電極直下に形成されるチャネルは制御される。このチャネルは、ゲート電極の電位が所定値になった場合に消滅し半導体導電層両端部間の電気伝導は遮断される。
【０００９】
受光面への光の入射に応じて発生した電荷を効率的に半導体導電層に向けて収集するために、本発明の半導体位置検出器は半導体導電層から延びた複数の分枝導電層を備えることが好ましい。
【００１０】
分枝導電層の検出精度への影響を低減させるためには、その不純物濃度を高くし、抵抗率を低下させることが望ましいが、分枝導電層と半導体導電層の抵抗率が、略同一である場合には、これらを同一工程において製造することができるので、製造時間を短縮することができる。
【００１１】
また、本発明の半導体位置検出器においては、ゲート電極直下の半導体導電層は、上記両端部と異なる不純物濃度を有することが好ましく、この領域の不純物濃度によりチャネル発生時に必要なゲート電位を設定することができる。
【００１２】
なお、前記ゲート手段は、半導体導電層上に配置された絶縁膜領域と、絶縁膜領域上にそれぞれ配置された複数のゲート電極とを備えることとしてもよい。この場合には、多分割ホトダイオードの各ホトダイオードの面積比を可変することができる。
【００１３】
【発明の実施の形態】
以下、実施の形態に係る半導体位置検出器について説明する。同一要素又は同一機能を有する要素には同一符号を用いるものとし、重複する説明は省略する。
【００１４】
（第１実施形態）
図１は第１実施形態に係る半導体位置検出器の平面図、図２は図１に示した半導体位置検出器のＡ−Ａ矢印断面図、図３は図１に示した半導体位置検出器のＢ−Ｂ矢印断面図である。なお、説明に用いる半導体位置検出器の断面図は、その端面を示す。
【００１５】
本実施形態に係る半導体位置検出器は、低濃度ｎ型Ｓｉからなる半導体基板１と、半導体基板１の裏面に形成された高濃度ｎ型Ｓｉからなる裏面側ｎ型半導体層８とを備える。半導体基板１の表面は長方形である。以下の説明では、裏面側ｎ型半導体層８からｎ型半導体基板１へ向かう方向を上方向とし、ｎ型半導体基板１の長方形表面の長辺の伸延方向を長さ方向（長手方向）Ｘ、短辺の伸延方向を幅方向Ｙ、長さ方向Ｘ及び幅方向Ｙ双方に垂直な方向を深さ方向（厚さ方向）Ｚとする。すなわち、方向Ｘ、Ｙ及びＺは互いに直交している。
【００１６】
本半導体位置検出器は、半導体基板１内に形成され、長さ方向Ｘに沿って整列して延びた２つの導電層２−１，２−２からなる基幹導電層２を備えている。基幹導電層２はｐ型Ｓｉからなり、基幹導電層２の抵抗率は半導体基板１の抵抗率よりも低い。また、基幹導電層２は、ｎ型半導体基板１内に形成されている。各基幹導電層２−１，２−２は、その境界に分離部を有しているが、各層２−１，２−２内は挿入領域が介在することなく長さ方向Ｘに沿って連続している。基幹導電層２を構成する抵抗領域は、Ｘ、Ｙ及びＺ方向に沿って実質的に同一の不純物濃度、すなわち抵抗率ρを有しており、ｎ型半導体基板１の表面から厚さ方向Ｚに沿って実質的に同一の深さまで延びている。
【００１７】
本半導体位置検出器は、半導体位置検出器の表面両端部に形成され、基幹導電層２の両端からの出力電流がそれぞれ取り出される一対の信号取出電極５を備えている。
【００１８】
本半導体位置検出器は、基幹導電層２−１，２−２から受光面に沿ってそれぞれ延びた複数の導電層３−１，３−２からなる分枝導電層３を備えている。分枝導電層３の不純物濃度は基幹導電層２の不純物濃度と略同一であり、分枝導電層３の幅方向Ｙに沿った長さは入射光スポットの直径よりも長い。
【００１９】
なお、分枝導電層３は、高濃度ｐ型Ｓｉからなることとしてもよい。この場合、各基幹導電層２−１，２−２は、複数のｐ型の抵抗領域が不純物濃度の異なる分枝導電層の一端部を介在して長さ方向Ｘに沿って連続してなり、分枝導電層３の不純物濃度は、基幹導電層２の不純物濃度よりも高く、また、分枝導電層３の抵抗率は、基幹導電層２の抵抗率よりも低い。
【００２０】
本半導体位置検出器は、基幹導電層２の両端にそれぞれ連続し、半導体基板１内に形成された一対の高濃度信号取出用半導体層４を備える。高濃度信号取出用半導体層４は、高濃度ｐ型Ｓｉからなる。高濃度信号取出用半導体層４は、半導体基板１の表面から厚み方向Ｚに沿って基幹導電層２の深さよりも深い位置まで延びている。
【００２１】
本半導体位置検出器は、半導体基板１の長方形表面の外周部に形成された外枠半導体層６を備える。外枠半導体層６は高濃度ｎ型Ｓｉである。外枠半導体層６は、半導体基板１の長方形表面の外縁領域内に形成されてロの字形をなし、基幹導電層２、分枝導電層３、及び高濃度信号取出用半導体層４の形成された基板表面領域を包囲し、ｎ型半導体基板１の表面から厚み方向Ｚに沿って所定の深さまで延びている。
【００２２】
本半導体位置検出器は、半導体基板１内に形成された分枝導電層隔離用半導体層６’を備える。分枝導電層隔離用半導体層６’は、高濃度ｎ型Ｓｉである。分枝導電層隔離用半導体層６’は、ロの字形の外枠半導体層６の一方の長辺の内側から幅方向Ｙに沿って基幹導電層２方向に延びた複数のｎ型の分枝領域からなる。各分枝領域は、厚み方向Ｚに沿ってｎ型半導体基板１の表面から所定深さまで延びている。このｎ型の分枝領域は、ｐ型の分枝導電層３よりも深く、分枝導電層３間及び分枝導電層３と高濃度信号取出用半導体層４間に介在し、それらを電気的に隔離している。すなわち、分枝領域は、分枝導電層３の隣接するもの同士間及び分枝導電層３と高濃度信号取出用半導体層４間を長さ方向Ｘに沿って流れる電流を阻止している。
【００２３】
本半導体位置検出器は、ｎ型半導体基板１の長方形表面を覆うパッシベーション膜（絶縁膜）１０を備える。なお、図１及び以下の実施形態に係る半導体位置検出器の平面図においてはパッシベーション膜１０の記載を省略する。パッシベーション膜１０は、信号取出電極用の１対の長方形開口を長さ方向両端部に有し、外枠電極用のロの字形開口を外周部に有する。パッシベーション膜１０は、ＳｉＯ2からなる。信号取出電極５は、パッシベーション膜１０の信号取出電極用の１対の開口をそれぞれ介して、それぞれ高濃度信号取出用半導体層４上に形成されており、高濃度信号取出用半導体層４にオーミック接触している。なお、信号取出電極５の表面形状は、高濃度信号取出用半導体層４の表面形状と同一である。
【００２４】
本半導体位置検出器は、パッシベーション膜１０の外枠電極用の開口を介して、ｎ型の外枠半導体層６上に形成された外枠電極７を備える。外枠電極７は、外枠半導体層６とオーミック接触している。外枠電極７は、半導体基板１外周部への光の入射を阻止する。また、外枠電極７と信号取出電極５との間に所定の電圧を印加することもできる。
【００２５】
本半導体位置検出器は、裏面側ｎ型半導体層８の下面に形成された下面電極９を備える。下面電極９は、裏面側ｎ型半導体層８とオーミック接触している。
【００２６】
本半導体位置検出器は、基幹導電層２−１，２−２間の境界上のパッシベーション膜（絶縁膜領域）１０上にゲート電極１１を備えている。ゲート電極１１は、パッシベーション膜１０上のボンディングパッド１１’に電気的に接続されており、ボンディングパッド１１’を介してゲート電極１１に所定電位を与えると、ゲート電極１１直下の分離部である基幹導電層２相当部位（半導体基板１表面領域）にチャネルが形成される。ゲート電極１１に負電位を与えると、ここに正電荷が集合するため、チャネルの導電型はｐ型となり、本半導体位置検出器はＰＳＤとして機能する。
【００２７】
一方、ゲート電極１１に零電位又は正電位を与えると、ｐ型チャネルは消滅するため、基幹導電層２−１，２−２間、すなわち基幹導電層２の両端部間の電気伝導は遮断され、本半導体位置検出器は２分割ＰＤとして機能する。
【００２８】
半導体位置検出器がＰＳＤとして機能している場合、１対の信号取出電極５と下面電極９との間に、ｐ型分枝導電層３及びｎ型半導体基板１から構成されるｐｎ接合ダイオードに逆バイアス電圧が印加されるような電圧を与えた状態で、分枝導電層３の形成されたｎ型半導体基板１の表面領域で規定される受光面に入射光がスポット光として入射すると、この入射光に応じて半導体位置検出器内部で正孔電子対（電荷）が発生し、拡散及び半導体位置検出器内部の電界にしたがってその一方は分枝導電層３内に流れ込む。この電荷は、分枝導電層３を伝導して基幹導電層２の所定位置に流れ込み、基幹導電層２の長さ方向Ｘの位置に応じて、基幹導電層２の両端までの抵抗値に反比例するようにその電荷量が分配され、分配された電荷はそれぞれ基幹導電層２の両端を介してそれぞれの信号取出電極５から取り出される。
【００２９】
一方、半導体位置検出器が２分割ＰＤとして機能している場合、１対の信号取出電極５と下面電極９との間に、ｐ型分枝導電層３及びｎ型半導体基板１から構成されるｐｎ接合ダイオードに逆バイアス電圧が印加されるような電圧を与えた状態で、受光面に入射光がスポット光として入射すると、この入射光に応じて半導体位置検出器内部で正孔電子対（電荷）が発生し、拡散及び半導体位置検出器内部の電界にしたがってその一方は分枝導電層３を介して入射位置に応じた割合で基幹導電層２−１，２−２内に流れ込む。このようにして分配された電荷はそれぞれ基幹導電層２の両端を介してそれぞれの信号取出電極５から取り出される。
【００３０】
以上、説明のように、本実施の形態に係る半導体位置検出器は、受光面上の入射光位置に応じて半導体導電層２の両端部からそれぞれ出力される電流値が可変する半導体位置検出器において、半導体導電層２の途中に両端部間の電気伝導を遮断可能なゲート手段１０，１１を設けている。本半導体位置検出器は、ゲート手段により半導体導電層２両端部間の電気伝導を可能としたときはＰＳＤとして機能し、これらの間の電気伝導を遮断した時には多分割ＰＤとして機能する。したがって、本実施の形態においてはＰＳＤとは別の多分割ＰＤを必要としないため、装置自体を小型化することができ、また、受光面に全入射光を照射することができるので、検出感度を向上させることができる。
【００３１】
このゲート手段は、半導体導電層２上に配置された絶縁膜１０の一部の領域と、この絶縁膜領域上に配置されたゲート電極１１とを備える。ゲート電極１１に印加する電位を制御することにより、絶縁膜１０を介してゲート電極１１直下に形成されるチャネルが制御される。このチャネルは、ゲート電極１１の電位が所定値になった場合に消滅し、半導体導電層２両端部間の電気伝導は遮断される。
【００３２】
また、分枝導電層３の検出精度への影響を低減させるために、その不純物濃度を高くし、抵抗率を低下させることが望ましいが、本実施形態においては、分枝導電層３と半導体導電層２の抵抗率は、略同一であることとし、これらを同一工程において製造して、製造時間の短縮を図ることとした。
【００３３】
（第２実施形態）
図４は第２実施形態に係る半導体位置検出器の平面図、図５は図４に示した半導体位置検出器のＡ−Ａ矢印断面図、図６は図４に示した半導体位置検出器のＢ−Ｂ矢印断面図である。
【００３４】
本形態の半導体位置検出器は、第１実施形態の半導体位置検出器と比較して、ゲート電極１１直下の半導体基板１表面領域、すなわち基幹導電層２−１，２−２間の分離部に  基幹導電層２−１，２−２を接続するチャネル形成電位調整用の半導体層１７を更に備えた点のみが異なる。半導体層１７は基幹導電層２−１，２−２と同一の導電型を有し、本例ではｐ型である。ゲート電極１１にカソードに対して零電位又は負電位を与えた場合、半導体層１７はｐ型のままであり、本半導体位置検出器はＰＳＤとして機能する。ゲート電極１１に正電位を与えると半導体層１７にはｐ型半導体１７の導電型を相殺するｎ型のチャネルが形成されるため、基幹導電層２−１，２−２は電気的に分離され、本半導体位置検出器は２分割ＰＤとして機能する。
【００３５】
すなわち、本半導体位置検出器においては、ゲート電極１１直下の半導体導電層１７は、その両端部と異なる不純物濃度を有し、この領域の不純物濃度によりチャネル発生時に必要なゲート電位を決定することができる。
【００３６】
（第３実施形態）
図７は第３実施形態に係る半導体位置検出器の平面図、図８は図７に示した半導体位置検出器のＡ−Ａ矢印断面図、図９は図７に示した半導体位置検出器のＢ−Ｂ矢印断面図である。
【００３７】
本形態の半導体位置検出器は、第１実施形態の半導体位置検出器と比較して、基幹導電層２を４つに分離して導電層２−１，２−２，２−３，２−４を形成し、それぞれの分離部上に複数のゲート電極１１−１，１１−２，１１−３及びボンディングパッド１１−１’，１１−２’，１１−３’を設けた点のみが異なる。すなわち、本実施形態においては、前述のゲート手段が半導体導電層２上に配置された絶縁膜１０と、この絶縁膜領域上にそれぞれ配置された複数のゲート電極１１−１，１１−２，１１−３とを備える。本実施形態においては、ゲート電極１１−１，１１−２，１１−３に印加する電位を制御して分離部の遮断／接続状態を制御することにより、多分割ＰＤの各ホトダイオードの面積比を可変することができる。なお、本実施形態に係る半導体位置検出器において、第２実施形態における半導体層１７を設けることもできる。
【００３８】
（第４実施形態）
図１０は第４実施形態に係る半導体位置検出器の平面図、図１１は図１０に示した半導体位置検出器のＡ−Ａ矢印断面図、図１２は図１０に示した半導体位置検出器のＢ−Ｂ矢印断面図、図１３は図１０に示した半導体位置検出器のＣ−Ｃ矢印断面図である。前述のように、第２実施形態の半導体位置検出器においては、基幹導電層２及び高濃度信号取出用半導体層４を半導体導電層とすると、ゲート手段１０，１１は、その略中央部に設けられた。
【００３９】
本実施形態の半導体位置検出器は、第２実施形態の半導体位置検出器と比較して、図４乃至図６に示したゲート手段１０，１１の設けられる位置が異なる。本形態のゲート手段１０，１１は、当該半導体導電層２，４の一端部近傍、換言すれば、高濃度信号取出用半導体層４及び信号取出電極５を介して取り出される電流（キャリア）を信号取出電極５の直前で遮断する位置に設けられている。本半導体位置検出器は、ゲート手段１０，１１によって半導体導電層２，４両端部間の電気伝導を可能としたときは、ＰＳＤとして機能し、これらの間の電気伝導を遮断した時には単一のＰＤとして機能する。以下、詳説する。
【００４０】
本半導体位置検出器は、半導体基板１内に形成され、長さ方向Ｘに沿って延びた１つの基幹導電層２と、基幹導電層２からＹ方向に沿って延びる複数の分枝導電層３と、基幹導電層２の両端にそれぞれ連続し、半導体基板１内に形成された一対の高濃度信号取出用半導体層４を備える。一方の高濃度信号取出用半導体層４（図面右側）は、Ｙ方向に沿って不連続となるように分割されており、この分割位置上に絶縁膜１０を介してゲート電極１１が配置されている。
【００４１】
分割された高濃度信号取出用半導体層４のうち、基幹導電層２側に位置するものをソース側高濃度信号取出用半導体層４−１とし、ゲート電極１１を介して対向するものをドレイン側高濃度信号取出用半導体層４−２とする。ソース側高濃度信号取出用半導体層４−１とドレイン側高濃度信号取出用半導体層４−２との間の境界は、上記分割位置を構成し、この分割位置は絶縁膜１０を介したゲート電極１１の直下に位置する。ここでは、この分割位置にチャネル形成電位調整用の半導体層１７が設けられており、これは第２実施形態のものと同様に機能する。
【００４２】
ソース側高濃度信号取出用半導体層４−１上には、基幹導電層２の右端部から出力される電流を、上記分割位置の直前まで伝導させる電流バイパス用電極５５が設けられている。
【００４３】
すなわち、電流バイパス用電極５５はソース側高濃度信号取出用半導体層４−１よりも抵抗率が十分に低く、基幹導電層２の右端部から出力される電流の殆どは、ソース側高濃度信号取出用半導体層４−１ではなく、電流バイパス用電極５５を流れる。
【００４４】
なお、基幹導電層２、分枝導電層３及び高濃度信号取出用半導体層４は、同一の不純物添加工程によって形成されるため、その抵抗率は等しいが、これを別工程とし、高濃度信号取出用半導体層４を基幹導電層２よりも抵抗率が十分に低くなるように形成すれば、これは電流の導電に関しては電流バイパス用電極５５と同様に機能する。なお、本例では電流バイパス用電極５５は遮光性の材料からなるため、高濃度信号取出用半導体層４への光の入射を抑制している。
【００４５】
ゲート電極１１は、パッシベーション膜１０上のボンディングパッド１１’に電気的に接続されており、ボンディングパッド１１’を介してゲート電極１１に所定電位を与えると、ゲート電極１１直下の分離部である上記分割位置、チャネル形成電位調整用の半導体層１７に形成されるチャネルを制御できる。ゲート電極１１に零電位又は負電位を与えた場合、チャネルの導電型はｐ型であり、ソース側高濃度信号取出用半導体層４−１とドレイン側高濃度信号取出用半導体層４−２は導通し、本半導体位置検出器は第２実施形態と同様のＰＳＤとして機能する。
【００４６】
一方、ゲート電極１１に所定値以上の正電位を与えると、ｐ型チャネルは消滅するため、ソース側高濃度信号取出用半導体層４−１とドレイン側高濃度信号取出用半導体層４−２間、換言すれば、図面左方の高濃度信号取出用半導体層４とドレイン側高濃度信号取出用半導体層４−２との間の領域で規定される半導体導電層両端部間の電気伝導は遮断され、本半導体位置検出器は単一のＰＤとして機能する。
【００４７】
半導体位置検出器が単一のＰＤとして機能している場合、１対の信号取出電極５と下面電極９との間に、ｐ型分枝導電層３及びｎ型半導体基板１から構成されるｐｎ接合ダイオードに逆バイアス電圧が印加されるような電圧を与えた状態で、受光面に入射光がスポット光として入射すると、この入射光に応じて半導体位置検出器内部で正孔電子対（電荷）が発生し、拡散及び半導体位置検出器内部の電界にしたがってその一方は、分枝導電層３及び基幹導電層２を介して片方の高濃度信号取出用半導体層４（図面左側）内にそのほとんど全てが流れ込み、この上に設けられた信号取出電極５から取り出される。
【００４８】
以上、説明したように、本実施の形態に係る半導体位置検出器においても、受光面上の入射光位置に応じて半導体層２，４からなる半導体導電層の両端部（電極５，５直下の領域）からそれぞれ出力される電流値が可変する半導体位置検出器において、この半導体導電層の途中に両端部間の電気伝導を遮断可能なゲート手段１０，１１を設けており、半導体層４領域にゲート手段を設けることにより、片方の信号取出電極からほとんど全ての信号出力を得ることもできる。換言すれば、単一ＰＤとして機能させることも可能となる。
【００４９】
【発明の効果】
以上、説明したように、本発明の半導体位置検出器によれば、ＰＳＤとは別のＰＤを必要としないため、装置自体を小型化することができ、また、受光面に全信号光を照射することができるので、検出感度を向上させることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体位置検出器の平面図。
【図２】図１に示した半導体位置検出器のＡ−Ａ矢印断面図。
【図３】図１に示した半導体位置検出器のＢ−Ｂ矢印断面図。
【図４】第２実施形態に係る半導体位置検出器の平面図。
【図５】図４に示した半導体位置検出器のＡ−Ａ矢印断面図。
【図６】図４に示した半導体位置検出器のＢ−Ｂ矢印断面図。
【図７】第３実施形態に係る半導体位置検出器の平面図。
【図８】図７に示した半導体位置検出器のＡ−Ａ矢印断面図。
【図９】図７に示した半導体位置検出器のＢ−Ｂ矢印断面図。
【図１０】第４実施形態に係る半導体位置検出器の平面図。
【図１１】図１０に示した半導体位置検出器のＡ−Ａ矢印断面図。
【図１２】図１０に示した半導体位置検出器のＢ−Ｂ矢印断面図。
【図１３】図１０に示した半導体位置検出器のＣ−Ｃ矢印断面図。
【図１４】従来の半導体位置検出器の平面図。
【符号の説明】
２…半導体導電層、１０，１１…ゲート手段。
【図１】
0004220058.tif 000002
【図２】
0004220058.tif 000003
【図３】
0004220058.tif 000004
【図４】
0004220058.tif 000005
【図５】
0004220058.tif 000006
【図６】
0004220058.tif 000007
【図７】
0004220058.tif 000008
【図８】
0004220058.tif 000009
【図９】
0004220058.tif 000010
【図１０】
0004220058.tif 000011
【図１１】
0004220058.tif 000012
【図１２】
0004220058.tif 000013
【図１３】
0004220058.tif 000014
【図１４】
0004220058.tif 000015