(57)【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の水素ガス中に炭素原子を含むシラン系化合物ガスを０.３％以上の第１の濃度で含有する第１の原料ガスを準備する工程；
（ｂ）前記第１の原料ガスを第２の水素ガスで希釈することによって、前記シラン系化合物ガスを前記第１の濃度よりも低い第２の濃度で含有する第１の希釈原料ガスを生成する工程；
（ｃ）前記工程（ｂ）の後、前記第１の希釈原料ガスの内、第１の部分を被処理ウエハが収容された反応室内に供給する工程；
（ｄ）ゲルマニウム原子を含有するガスと、供給された前記第１の希釈原料ガスの前記第１の部分を用いて、前記被処理ウエハの第１の主面上にＳｉＧｅ：Ｃエピタキシャル層またはＳｉＧｅ：Ｃ系のエピタキシャル層を形成する工程、
ここで、前記第１の希釈原料ガスの内、残余の第２の部分は、前記反応室内には供給されない。
【請求項２】
前記請求項第１項において、前記第１の水素ガスおよび前記第２の水素ガスは実質的に同一の濃度組成を有する半導体装置の製造方法。
【請求項３】
前記請求項第２項において、前記第２の水素ガスの純度は９９.９９％以上である半導体装置の製造方法。
【請求項４】
前記請求項第１項において、前記反応室は枚葉型エピタキシャル装置のエピタキシャル層形成用反応室である半導体装置の製造方法。
【請求項５】
前記請求項第１項において、前記反応室はバッチ型エピタキシャル装置のエピタキシャル層形成用反応室である半導体装置の製造方法。
【請求項６】
前記請求項第１項において、前記エピタキシャル層はＨＢＴのベース領域の一部である半導体装置の製造方法。
【請求項７】
前記請求項第１項において、前記エピタキシャル層は歪みＳｉＧｅ系ＭＩＳＦＥＴのチャネル領域である半導体装置の製造方法。
【請求項８】
前記請求項第１項において、前記第１の希釈原料ガスの希釈度は２から１００である半導体装置の製造方法。
【請求項９】
前記請求項第１項において、前記第１の希釈原料ガスの希釈度は３から５０である半導体装置の製造方法。
【請求項１０】
前記請求項第１項において、前記第１の希釈原料ガスの希釈度は４から２０である半導体装置の製造方法。
【請求項１１】
前記請求項第１項において、前記第１の希釈原料ガスの希釈度は６から１５である半導体装置の製造方法。
【請求項１２】
前記請求項第１項において、前記第１の希釈原料ガスの導入度は２から１００である半導体装置の製造方法。
【請求項１３】
前記請求項第１項において、前記第１の希釈原料ガスの導入度は３から５０である半導体装置の製造方法。
【請求項１４】
前記請求項第１項において、前記第１の希釈原料ガスの導入度は４から２０である半導体装置の製造方法。
【請求項１５】
前記請求項第１項において、前記第１の希釈原料ガスの導入度は６から１５である半導体装置の製造方法。
【請求項１６】
前記請求項第１項において、前記第１の濃度は０.６％以上である半導体装置の製造方法。
【請求項１７】
前記請求項第１項において、前記第１の濃度は１％以上である半導体装置の製造方法。
【請求項１８】
前記請求項第１項において、前記第１の濃度は２％以上である半導体装置の製造方法。
【請求項１９】
前記請求項第１項において、前記第１の濃度は５％以上である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、エピタキシャル成長技術を用いて形成するＳｉＧｅ：Ｃを有する半導体装置の製造技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
メカニカルブースターポンプとドライポンプを使用し、原料ガスを反応室の上部から導入し反応室の下部から排気することにより、ウエハ反応雰囲気を高清浄に保持し、良質のＳｉ、ＳｉＧｅまたはＳｉＧｅＣが得られる縦型減圧ＣＶＤ装置が日本特開２００３−２０３８７２号公報（特許文献１）に記載されている。【０００３】
また、チャネル領域が表面から順にＳｉ層およびＳｉＧｅまたはＳｉＧｅＣ層からなる積層構造を有し、チャネル領域の両端面に所望の導電形を与える高濃度不純物原子を含むＳｉＧｅまたはＳｉＧｅＣからなるソース層およびドレイン層が接しており、ＳｉＧｅまたはＳｉＧｅＣからなるソース層およびドレイン層の表面は、ゲート電極の底部位置より上方にせり上げられた形状を有するＭＯＳ型電界効果トランジスタが日本特開２００２−２３７５９０号公報（特許文献２）に開示されている。
【特許文献１】日本特開２００３−２０３８７２号公報
【特許文献２】日本特開２００２−２３７５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バイポーラトランジスタの性能を向上させるため、種々の検討がなされている。例えば、電流増幅率を大きくするためＨＢＴ（Hetero-junction Bipolar Transistor：ヘテロ接合バイポーラトランジスタ）技術が検討されている。ＨＢＴとは、エミッタ・ベース接合のエミッタ禁制帯幅をベースより大きくしたヘテロ接合（異種接合）構造のバイポーラトランジスタであり、例えばＳｉＧｅとＳｉのような異種の半導体の接合をベースとエミッタとの接合に用いている。このＨＢＴは、高出力増幅器に用いられる高出力デバイスとして単一電源動作が可能であり、また高効率で動作するなどの特長を有することから、主に携帯電話向けに開発、製品化されている。【０００５】
近年、ＳｉＧｅにＣ（炭素）を添加したＳｉＧｅ：ＣがＨＢＴのベースの材料として開発されている。ＣはＳｉやＧｅに比べて原子半径の小さい元素であることから、ＳｉＧｅ：Ｃは、ＳｉＧｅよりも格子定数が小さくなり、歪みを低減させることができる。さらに、歪みが緩和することから、熱的な安定性が向上する。また、ＨＢＴのベースの導電型をｐ型とするため、ベース材料にはｐ型不純物、例えばＢ（ボロン）が添加されるが、Ｂは拡散係数が高いため、熱処理によりＳｉ格子の間を動いて広がり、ベース抵抗が上がるなどしてＨＢＴの特性変動を引き起こしてしまう。しかし、ＳｉＧｅにＣを添加することにより、ＣがＳｉＧｅの格子間に入って、Ｂの拡散を防ぐことができる。【０００６】
さらに、ＳｉＧｅ：ＣはＨＢＴのみならず、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のチャネルに用いられている。Ｓｉ基板上にチャネルとしてＳｉ／ＳｉＧｅ：Ｃ構造を形成すると、Ｓｉの格子定数とＳｉＧｅ：Ｃの格子定数との差に基づいてＳｉに歪みが与えられる。これにより、Ｓｉのエネルギーバンド構造が変わり、チャネルでの電子移動度または正孔移動度の向上を図ることができる。【０００７】
しかしながら、エピタキシャル成長により形成されるＳｉ／ＳｉＧｅ：Ｃについては、以下に説明する種々の技術的課題が存在する。【０００８】
ＳｉＧｅ：ＣをＣＶＤ（Chemical Vapor Deposition：化学気相成長）装置を用いてエピタキシャル成長により形成する。原料ガスにはＳｉＨ２ＣＨ２、ＳｉＨ３ＣＨ３、ＧｅＨ４、ＳｉＨ４等を用い、キャリアガスにはＨ２を用いる。エピタキシャル成長により形成したＳｉＧｅ：Ｃ（Ｇｅ濃度１０％）のＣ、ＧｅおよびＯ（酸素）の濃度プロファイルをＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）により分析したところ、エピタキシャル成長により形成したＳｉＧｅと比して１０倍程度高い、１×１０１８ｃｍ−３台の酸素系不純物が検出された。【０００９】
さらに、ＳｉＧｅ：Ｃへ取り込まれる酸素系不純物の濃度はＣ濃度またはＧｅ濃度に依存し、Ｃ濃度またはＧｅ濃度が増加するに従い酸素系不純物濃度が増加することが判明した。これは、Ｇｅ−Ｏ結合エネルギー（６５９.４±１２.６／ｋＪｍｏｌ−１）が、他のＧｅ−Ｓｉ結合エネルギー（３０１.０±２１.０／ｋＪｍｏｌ−１）、Ｇｅ−Ｃ結合エネルギー（４６０.０±２１.０／ｋＪｍｏｌ−１）、Ｇｅ−Ｇｅ結合エネルギー（２６３.６±７.１／ｋＪｍｏｌ−１）よりも大きく、ＯがＧｅに結合しやすいことに起因すると考えられる。【００１０】
ところが、Ｓｉを含有するガス（例えばＳｉＨ４、ＳｉＨ２Ｃｌ２等）とＧｅを含有するガス（例えばＧｅＨ４）とを反応させてＳｉＧｅ層をエピタキシャル成長した場合、酸素濃度は検出限界以下であった。また、Ｃを添加する原料ガスＳｉＨ３ＣＨ３、またはＧｅを添加する原料ガスＧｅＨ４をＳｉを含有するガス（例えばＳｉＨ４、ＳｉＨ２Ｃｌ２等）と反応させて、それぞれエピタキシャル成長膜を形成したところ、これら膜中のＳＩＭＳにより検出される酸素系不純物濃度は１×１０１８ｃｍ−３より遙かに低く、１×１０１７ｃｍ−３台または検出限界以下となった。このことから、エピタキシャル成長によりＳｉＧｅ：Ｃを形成する際、Ｇｅ原子がＳｉＨ３ＣＨ３に含まれる酸素系不純物を取り込むことによってＳｉＧｅ：Ｃへ酸素系不純物が混入すると推測される。【００１１】
ＨＢＴのベースにＳｉＧｅ：Ｃを用いると、これに取り込まれる酸素系不純物によってキャリア（Carrier）のライフタイム（Life Time）が低下する。このため、ＨＢＴのベースにおける再結合電流の増加によりベース電流が増加して、ｈＦＥ（エミッタ接地電流利得）が低下するという問題が生ずる。さらに、ＳｉＧｅ：Ｃでは、酸素原子を起因とするＯＳＦまたは積層欠陥等の欠陥により、点欠陥、線欠陥または面欠陥が引き起こり、その欠陥界面に沿った電流が流れる。この電流はバイアスでは制御できず、リーク電流となるため、ＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルにＳｉＧｅ：Ｃを用いることにより、ＨＢＴまたはＭＩＳ・ＦＥＴの破壊耐圧等の信頼度が劣化する。【００１２】
本発明の目的は、エピタキシャル成長により形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度を低減することのできる技術を提供することにある。【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。【００１５】
本発明による半導体装置(または集積回路装置、半導体集積回路装置、電子デバイス等)の製造方法は、濃度１から１０％のＳｉＨ３ＣＨ３をＨ２により希釈し、これを所定の流量でエピタキシャル装置のチャンバへ供給することにより、チャンバ内のＳｉＨ３ＣＨ３から導入される酸素系不純物の濃度を低減する。これにより、エピタキシャル成長により形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度を低減させる。【００１６】
本発明による半導体装置は、ＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルに、濃度１から１０％のＳｉＨ３ＣＨ３をＨ２により希釈し、これを所定の流量でエピタキシャル装置のチャンバへ供給して、エピタキシャル成長により形成される酸素系不純物の濃度が１×１０１９ｃｍ−３以下のＳｉＧｅ：Ｃを用いる。【００１７】
本願に開示されたその他の発明のいくつかの概要を以下に項に分けて記載する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）高濃度のＣを含有する第１のガスを第２のガスにより希釈する工程；
（ｂ）第３のガスをキャリアガスとして、希釈された前記第１のガスの一部を反応室へ供給する工程；
（ｃ）前記第３のガスをキャリアガスとして、Ｓｉを含有する第４のガスおよびＧｅを含有する第５のガスを反応室へ供給する工程；
（ｄ）前記反応室において、エピタキシャル成長によりＳｉＧｅ：Ｃを形成する工程。
２．項１記載の半導体装置の製造方法において、前記第１のガスは、ＳｉＨ３ＣＨ３、ＳｉＨ２（ＣＨ３）２、ＳｉＨ（ＣＨ３）３またはＳｉ（ＣＨ３）４である。
３．項１記載の半導体装置の製造方法において、前記第２のガスはＨ２である。
４．項１記載の半導体装置の製造方法において、前記第１のガスはＳｉＨ３ＣＨ３であり、前記ＳｉＨ３ＣＨ３の濃度は０.１から２０％である。
５．項１記載の半導体装置の製造方法において、前記第１のガスはＳｉＨ３ＣＨ３であり、前記ＳｉＨ３ＣＨ３の濃度は０.２から１０％である。
６．項１記載の半導体装置の製造方法において、前記第１のガスはＳｉＨ３ＣＨ３であり、前記ＳｉＨ３ＣＨ３の濃度は０.６から５％である。
７．項１記載の半導体装置の製造方法において、前記第１のガスの希釈度は２から１００である。
８．項１記載の半導体装置の製造方法において、前記第１のガスの希釈度は３から４０である。
９．項１記載の半導体装置の製造方法において、前記第１のガスの希釈度は４から２０である。
１０．項１記載の半導体装置の製造方法において、前記ＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度は５×１０１９ｃｍ−３以下である。
１１．項１記載の半導体装置の製造方法において、前記ＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度は１×１０１９ｃｍ−３以下である。
１２．項１記載の半導体装置の製造方法において、前記ＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度は５×１０１８ｃｍ−３以下である。
１３．以下を含む半導体装置：
（ａ）エピタキシャル成長により形成され、Ｃの濃度が３×１０２０ｃｍ−３以下における場酸素系不純物の濃度が１×１０１９ｃｍ−３以下であるＳｉＧｅ：Ｃ。
１４．項１３記載の半導体装置において、前記ＳｉＧｅ：Ｃは、バイポーラトランジスタのベースの一部を構成する。
１５．項１４記載の半導体装置において、前記ＳｉＧｅ：Ｃに含まれるＧｅの濃度は１０から４０％である。
１６．項１３記載の半導体装置において、前記ＳｉＧｅ：Ｃは、ＭＩＳＦＥＴのチャネルを構成する。
１７．項１６記載の半導体装置において、前記ＳｉＧｅ：Ｃに含まれるＧｅの濃度は２０から６０％である。【００１８】
本願に開示されたその他の発明のいくつかの概要を以下に項に分けて記載する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の水素ガス（ここで水素ガスと言うときは希釈対象であるシラン系化合物ガスを除いたものである）中に炭素原子を含むシラン系化合物ガス（モノシラン、ジシラン、トリシラン等の水素を、単一または複数のメチル基、アルキル基等の炭素と水素とを主要な構成要素として含む基で置き換えたもの）を０.３％以上の第１の濃度で含有する第１の原料ガスを準備する工程（ここで準備するとは、たとえば、前記第１の原料ガスが充填されたボンベから反応室に向かって、ガスが流れるように装置を操作すること等を示す）；
（ｂ）前記第１の原料ガスを第２の水素ガスで希釈（水素ガスは純化器を介して反応室に供給されるので酸素系不純物濃度は大幅に低くなっている）することによって、前記シラン系化合物ガスを前記第１の濃度よりも低い第２の濃度で含有する第１の希釈原料ガスを生成する工程；
（ｃ）前記第１の希釈原料ガスの内、少なくとも第１の部分（必要により、前記第１の部分は前記第１の希釈原料ガスの全部であっても良い）を被処理ウエハが収容された反応室内に供給する工程；
（ｄ）供給された前記第１の希釈原料ガスの前記第１の部分を用いて、前記被処理ウエハの第１の主面上にＳｉＧｅ：Ｃエピタキシャル層またはＳｉＧｅ：Ｃ系のエピタキシャル層を形成する工程。
２．前記項第１項において、前記第１の希釈原料ガスの内、残余の第２の部分は、前記反応室内には供給されない（すなわち、反応路に導入せず、ベント等を介して外部に放出または適当なタンクに戻すことにより、原料ガスに含まれる酸素系不純物を低減する）前記半導体装置の製造方法。
３．前記項第２項または第１項において、前記第１の水素ガスおよび前記第２の水素ガスは実質的に同一の濃度組成を有する前記半導体装置の製造方法。
４．前記項第１項から第３項のいずれか一つにおいて、前記第２の水素ガスの純度は９９.９９％以上である前記半導体装置の製造方法。
５．前記項第１項から第４項のいずれか一つにおいて、前記反応室は枚葉型エピタキシャル装置（一般に一度に１枚または２枚のウエハを同一反応室内で処理するものを指し、１枚処理のものを特に１枚葉と呼び、２枚葉と区別する）のエピタキシャル層形成用反応室である前記半導体装置の製造方法。
６．前記項第１項から第５項のいずれか一つにおいて、前記反応室はバッチ型エピタキシャル装置（一般に一度に３枚以上のウエハを同一反応室内で処理するものを指す）のエピタキシャル層形成用反応室である前記半導体装置の製造方法。
７．前記項第１項から第６項のいずれか一つにおいて、前記エピタキシャル層はＨＢＴのベース領域の一部である前記半導体装置の製造方法。
８．前記項第１項から第７項のいずれか一つにおいて、前記エピタキシャル層は歪みＳｉＧｅ系ＭＩＳＦＥＴのチャネル領域である前記半導体装置の製造方法。
９．前記項第１項から第８項のいずれか一つにおいて、前記第１の希釈原料ガスの希釈度（すなわち（第１の希釈原料ガスの流量＋第２の水素ガスの流量）／第１の希釈原料ガスの流量）は２から１００である前記半導体装置の製造方法。
１０．前記項第１項から第９項のいずれか一つにおいて、前記第１の希釈原料ガスの希釈度は３から５０である前記半導体装置の製造方法。
１１．前記項第１項から第１０項のいずれか一つにおいて、前記第１の希釈原料ガスの希釈度は４から２０である前記半導体装置の製造方法。
１２．前記項第１項から第１１項のいずれか一つにおいて、前記第１の希釈原料ガスの希釈度は６から１５である前記半導体装置の製造方法。
１３．前記項第１項から第１２項のいずれか一つにおいて、前記第１の希釈原料ガスの導入度（すなわち（第１の希釈原料ガス中の第１の部分の流量＋第１の希釈原料ガス中の第２の部分の流量）／第１の希釈原料ガス中の第１の部分の流量、言い換えれば、前記第１の希釈原料ガスの内、どの割合を前記反応室に導入するかを示す数値の逆数）は２から１００である前記半導体装置の製造方法。
１４．前記項第１項から第１３項のいずれか一つにおいて、前記第１の希釈原料ガスの導入度は３から５０である前記半導体装置の製造方法。
１５．前記項第１項から第１４項のいずれか一つにおいて、前記第１の希釈原料ガスの導入度は４から２０である前記半導体装置の製造方法。
１６．前記項第１項から第１５項のいずれか一つにおいて、前記第１の希釈原料ガスの導入度は６から１５である前記半導体装置の製造方法。
１７．前記項第１項から第１６項のいずれか一つにおいて、前記第１の濃度は０.６％以上である前記半導体装置の製造方法。
１８．前記項第１項から第１７項のいずれか一つにおいて、前記第１の濃度は１％以上である前記半導体装置の製造方法。
１９．前記項第１項から第１８項のいずれか一つにおいて、前記第１の濃度は２％以上である前記半導体装置の製造方法。
２０．前記項第１項から第１９項のいずれか一つにおいて、前記第１の濃度は５％以上である前記半導体装置の製造方法。
２１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の水素ガス中に炭素原子を含むシラン系化合物ガスを第１の濃度で含有する第１の原料ガスを準備する工程；
（ｂ）前記第１の原料ガスを被処理ウエハが収容された反応室内に供給する工程；
（ｃ）供給された前記第１の原料ガスを用いて、前記被処理ウエハの第１の主面上にＳｉＧｅ：Ｃエピタキシャル層またはＳｉＧｅ：Ｃ系のエピタキシャル層を形成する工程、ここで、前記第１の濃度は０.６％以上（すなわち、高濃度の第１の原料ガス）である。
２２．前記項第２１項において、前記第１の濃度は１％以上である前記半導体装置の製造方法。
２３．前記項第２１項から第２２項のいずれか一つにおいて、前記第１の濃度は２％以上である前記半導体装置の製造方法。
２４．前記項第２１項から第２３項のいずれか一つにおいて、前記第１の濃度は５％以上である前記半導体装置の製造方法。
２５．前記項第２１項から第２４項のいずれか一つにおいて、前記第１の水素ガスの純度は９９.９９％以上である前記半導体装置の製造方法。
２６．前記項第２１項から第２５項のいずれか一つにおいて、前記反応室は枚葉型エピタキシャル装置のエピタキシャル層形成用反応室である前記半導体装置の製造方法。
２７．前記項第２１項から第２６項のいずれか一つにおいて、前記反応室はバッチ型エピタキシャル装置のエピタキシャル層形成用反応室である前記半導体装置の製造方法。
２８．前記項第２１項から第２７項のいずれか一つにおいて、前記エピタキシャル層はＨＢＴのベース領域の一部である前記半導体装置の製造方法。
２９．前記項第２１項から第２８項のいずれか一つにおいて、前記エピタキシャル層は歪みＳｉＧｅ系ＭＩＳＦＥＴのチャネル領域である前記半導体装置の製造方法。
３０．以下の工程を含む半導体装置の製造方法：
（ａ）第１の水素ガス中に炭素原子を含むシラン系化合物ガスを第１の濃度で含有する第１の原料ガスを準備する工程；
（ｂ）前記第１の原料ガスを被処理ウエハが収容された反応室内に供給する工程；
（ｃ）供給された前記第１の原料ガスを用いて、前記被処理ウエハの第１の主面上にＳｉＧｅ：Ｃエピタキシャル層またはＳｉＧｅ：Ｃ系のエピタキシャル層を形成する工程、ここで、前記第１の原料ガスの酸素系不純物（酸素原子を含む不純物で、例えば酸素ガス、二酸化炭素ガス、水蒸気等の水分等）の濃度は５ｐｐｍ未満である。
３１．前記項第３０項において、前記第１の原料ガスの酸素系不純物の濃度は３ｐｐｍ未満である前記半導体装置の製造方法。
３２．前記項第３０項において、前記第１の原料ガスの酸素系不純物の濃度は１ｐｐｍ未満である前記半導体装置の製造方法。
３３．前記項第３０項において、前記第１の原料ガスの酸素系不純物の濃度は０．５ｐｐｍ未満である前記半導体装置の製造方法。
３４．前記項第３０項において、前記第１の原料ガスの酸素系不純物の濃度は０．２ｐｐｍ未満である前記半導体装置の製造方法。
３５．前記項第３０項において、前記第１の原料ガスの酸素系不純物の濃度は０．１ｐｐｍ未満である前記半導体装置の製造方法。
３６．前記項第３０項から第３５項のいずれか一つにおいて、前記半導体装置の製造方法は更に以下の工程を含む：
（ｄ）前記工程（ａ）の後、前記工程（ｂ）の前に、前記第１の原料ガスを第２の水素ガスで希釈する工程。
３７．前記項第３０項から第３６項のいずれか一つにおいて、前記工程（ｂ）において、前記反応室内に供給されるのは、前記第１の原料ガスの内、第１の部分である前記半導体装置の製造方法。
３８．以下の工程を含む半導体装置の製造方法：
（ａ）第１の水素ガス中に炭素原子を含むシラン系化合物ガスを第１の濃度で含有する第１の原料ガスを準備する工程；
（ｂ）前記第１の原料ガスを被処理ウエハが収容された反応室内に供給する工程；
（ｃ）供給された前記第１の原料ガスを用いて、前記被処理ウエハの第１の主面上にＳｉＧｅ：Ｃエピタキシャル層またはＳｉＧｅ：Ｃ系のエピタキシャル層を形成する工程、ここで、前記工程（ｂ）において、前記第１の原料ガスは酸素系不純物ガスを除去する能力のある純化器またはフィルタを通して前記反応室に供給される。
３９．前記項第３８項において、前記純化器またはフィルタを通過した後の前記第１の原料ガスの酸素系不純物の濃度は５ｐｐｍ未満である前記半導体装置の製造方法。
４０．前記項第３８項において、前記純化器またはフィルタを通過した後の前記第１の原料ガスの酸素系不純物の濃度は３ｐｐｍ未満である前記半導体装置の製造方法。
４１．前記項第３８項において、前記純化器またはフィルタを通過した後の前記第１の原料ガスの酸素系不純物の濃度は１ｐｐｍ未満である前記半導体装置の製造方法。
４２．前記項第３８項において、前記純化器またはフィルタを通過した後の前記第１の原料ガスの酸素系不純物の濃度は０.５ｐｐｍ未満である前記半導体装置の製造方法。
４３．前記項第３８項において、前記純化器またはフィルタを通過した後の前記第１の原料ガスの酸素系不純物の濃度は０.２ｐｐｍ未満である前記半導体装置の製造方法。
４４．前記項第３８項において、前記純化器またはフィルタを通過した後の前記第１の原料ガスの酸素系不純物の濃度は０.１ｐｐｍ未満である前記半導体装置の製造方法。
４５．前記項第３８項から第３５項のいずれか一つにおいて、前記第１の原料ガスは高濃度である前記半導体装置の製造方法。
４６．前記項第３８項から第４５項のいずれか一つにおいて、前記半導体装置の製造方法は更に以下の工程を含む：
（ｄ）前記工程（ａ）の後、前記工程（ｂ）の前に、前記第１の原料ガスを第２の水素ガスで希釈する工程。
４７．前記項第３８項から第４６項のいずれか一つにおいて、前記工程（ｂ）において、前記反応室内に供給されるのは、前記第１の原料ガスの内、第１の部分である前記半導体装置の製造方法。
４８．以下の構成を含む半導体装置：
（ａ）第１の主面を有する基体；
（ｂ）前記第１の主面上に設けられたＳｉＧｅ：Ｃ系エピタキシャル層、ここで、前記エピタキシャル層の炭素濃度は、３×１０２０ｃｍ−３以下であり、酸素系不純物濃度が、１×１０１９ｃｍ−３以下である。
４９．前記項第４８項において、前記エピタキシャル層はバイポーラトランジスタのベースの一部を構成する半導体装置。
５０．前記項第４９項において、前記エピタキシャル層に含まれるＧｅの濃度は１０から４０％である半導体装置。
５１．前記項第４８項において、前記エピタキシャル層はＭＩＳＦＥＴのチャネルを構成する半導体装置。
５２．前記項第５１項において、前記エピタキシャル層に含まれるＧｅの濃度は２０から６０％である半導体装置。
５３．以下の工程を含む半導体装置の製造方法：
（ａ）第１の水素ガス（すなわち水素を主要な成分とするガス）中に炭素原子を含むシラン系化合物ガスを第１の濃度で含有する第１の原料ガスを準備する工程；
（ｂ）前記第１の原料ガスを第２の水素ガス（すなわち水素を主要な成分とするガス）で希釈することによって、前記シラン系化合物ガスを前記第１の濃度よりも低い第２の濃度で含有する第１の希釈原料ガスを生成する工程；
（ｃ）前記第１の希釈原料ガスを被処理ウエハが収容された反応室内に供給する工程；
（ｄ）供給された前記第１の希釈原料ガスを用いて、前記被処理ウエハの第１の主面上にＳｉＧｅ：Ｃエピタキシャル層またはＳｉＧｅ：Ｃ系のエピタキシャル層を形成する工程、ここで、前記第１の濃度は０.６％以上（少なくとも０.３％以上であればよい）である。
５４．前記項第５３項において、前記第１の濃度は１％以上である前記半導体装置の製造方法。
５５．前記項第５３項から第５４項のいずれか一つにおいて、前記第１の濃度は２％以上である前記半導体装置の製造方法。
５６．前記項第５３項から第５５項のいずれか一つにおいて、前記第１の濃度は５％以上である前記半導体装置の製造方法。
５７．前記項第５３項から第５６項のいずれか一つにおいて、前記第１の水素ガスの純度は９９.９９％以上である前記半導体装置の製造方法。
５８．前記項第５３項から第５７項のいずれか一つにおいて、前記反応室は枚葉型エピタキシャル装置のエピタキシャル層形成用反応室である前記半導体装置の製造方法。
５９．前記項第５３項から第５８項のいずれか一つにおいて、前記反応室はバッチ型エピタキシャル装置のエピタキシャル層形成用反応室である前記半導体装置の製造方法。
６０．前記項第５３項から第５９項のいずれか一つにおいて、前記エピタキシャル層はＨＢＴのベース領域の一部である前記半導体装置の製造方法。
６１．前記項第５３項から第６０項のいずれか一つにおいて、前記エピタキシャル層は歪みＳｉＧｅ系ＭＩＳＦＥＴのチャネル領域である前記半導体装置の製造方法。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。【００２０】
エピタキシャル成長により形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度を低減することができるので、ＨＢＴのベースにＳｉＧｅ：Ｃを用いても、酸素系不純物に起因したキャリアのライフタイムの低下を防ぐことができる。その結果として、ｈＦＥを向上させることができる。さらに、ＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルにＳｉＧｅ：Ｃを用いても、酸素原子を起因とする結晶欠陥が低減できるので、リーク電流を低減し、破壊耐圧を向上することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１である選択性ＳｉＧｅ：ＣをベースとするＨＢＴの製造工程を示す基板の要部断面図である。
【図２】図１に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図３】図２に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図４】図３に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図５】図４に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図６】図５に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図７】図６に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図８】本発明の実施の形態１であるＨＢＴのベースを示す基板の要部拡大図である。
【図９】本発明の実施の形態１であるＨＢＴのベースの形成に用いるエピタキシャル装置の配管構造を示す図である。
【図１０】希釈しないＳｉＨ３ＣＨ３を用いてエピタキシャル成長により形成したＳｉＧｅ：Ｃの不純物のＳＩＭＳプロファイルである。
【図１１】（ａ）はエピタキシャル成長により形成したＳｉＧｅの不純物のＳＩＭＳプロファイル、（ｂ）はＳｉＨ４を用いたＳｉのエピタキシャル成長中に、ＧｅＨ４にてＧｅを、ＳｉＨ３ＣＨ３にてＣを各々箱型にドーピングした場合のＳＩＭＳプロファイルである。
【図１２】ＳｉＨ３ＣＨ３濃度、およびＨ２により希釈されたＳｉＨ３ＣＨ３に含まれる理論上の酸素系不純物濃度を示す図である。
【図１３】（ａ）は濃度１％のＳｉＨ３ＣＨ３の希釈効果、（ｂ）は濃度５％のＳｉＨ３ＣＨ３の希釈効果、（ｃ）は濃度１０％のＳｉＨ３ＣＨ３の希釈効果、（ｄ）は希釈しないＳｉＨ３ＣＨ３の濃度を示す図である。
【図１４】（ａ）は希釈した濃度１％、５％または１０％のＳｉＨ３ＣＨ３の消費量と希釈しない濃度０.１％のＳｉＨ３ＣＨ３の消費量との比、（ｂ）は希釈した濃度１％、５％または１０％のＳｉＨ３ＣＨ３のコストパフォーマンスと希釈しない濃度０.１％のＳｉＨ３ＣＨ３のコストパフォーマンスとの比、（ｃ）は０.１％のＳｉＨ３ＣＨ３に対する濃度１％、５％および１０％のＳｉＨ３ＣＨ３の価格比を示す図である。
【図１５】Ｃ濃度をパラメータとしたＳｉＧｅ：Ｃに含まれる酸素系不純物濃度とＧｅ濃度との関係を示すグラフ図である。
【図１６】希釈しないＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃおよび希釈した濃度１％、５％または１０％のＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物濃度とＣ濃度との関係を示すグラフ図である。
【図１７】本発明の実施の形態１であるエピタキシャル成長において各々のマスフローコントローラにより調整されるガス流量の一例を示す図である。
【図１８】本発明の実施の形態１である各々のマスフローコントローラにより調整されるガス流量と時間（Duration）との関係を示すグラフ図である。
【図１９】図７に続くＨＢＴの製造工程中の図１と同じ箇所の要部断面図である。
【図２０】（ａ）は本発明の実施の形態１である高純度のＳｉＨ３ＣＨ３を採用したエピタキシャル装置の配管構造を示す図、（ｂ）は本発明の実施の形態１であるキャリアガスによるＳｉＨ３ＣＨ３の希釈を採用したエピタキシャル装置の配管構造を示す図である。
【図２１】本発明の実施の形態１である純化器を増設したエピタキシャル装置の配管構造を示す図である。
【図２２】本発明の実施の形態２である非選択性ＳｉＧｅ：ＣをベースとするＨＢＴの製造工程を示す基板の要部断面図である。
【図２３】図２２に続くＨＢＴの製造工程中の図２２と同じ箇所の要部断面図である。
【図２４】図２３に続くＨＢＴの製造工程中の図２２と同じ箇所の要部断面図である。
【図２５】図２４に続くＨＢＴの製造工程中の図２２と同じ箇所の要部断面図である。
【図２６】図２５に続くＨＢＴの製造工程中の図２２と同じ箇所の要部断面図である。
【図２７】図２６に続くＨＢＴの製造工程中の図２２と同じ箇所の要部断面図である。
【図２８】本発明の実施の形態３である歪みＳｉＧｅ：ＣをチャネルとするｎチャネルＭＩＳ・ＦＥＴを示す基板の要部断面図である。
【図２９】本発明の実施の形態３である歪みＳｉＧｅ：ＣをチャネルとするｐチャネルＭＩＳ・ＦＥＴを示す基板の要部断面図である。
【図３０】本発明の実施の形態３である非選択性ＳｉＧｅ：ＣをチャネルとするｎチャネルＭＩＳ・ＦＥＴの製造方法を示す基板の要部断面図である。
【図３１】図３０に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３０と同じ箇所の要部断面図である。
【図３２】図３１に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３０と同じ箇所の要部断面図である。
【図３３】図３２に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３０と同じ箇所の要部断面図である。
【図３４】図３３に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３０と同じ箇所の要部断面図である。
【図３５】本発明の実施の形態３である選択性ＳｉＧｅ：ＣをチャネルとするｎチャネルＭＩＳ・ＦＥＴの製造方法を示す基板の要部断面図である。
【図３６】図３５に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３５と同じ箇所の要部断面図である。
【図３７】図３６に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３５と同じ箇所の要部断面図である。
【図３８】図３７に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３５と同じ箇所の要部断面図である。
【図３９】図３８に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３５と同じ箇所の要部断面図である。
【図４０】図３９に続くｎチャネルＭＩＳ・ＦＥＴの製造工程中の図３５と同じ箇所の要部断面図である。
【発明を実施するための最良の形態】
【００２２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。【００２３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。【００２４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。【００２５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。【００２６】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。【００２７】
また、ウエハとは、集積回路の製造に用いるシリコン単結晶基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。【００２８】
なお、以下の実施例では、具体的な装置およびその他の条件要求等（例えばドーピング量の調整の幅等の関係で制御性を確保するため）に適合させるため、炭素を含むシラン系原料ガス以外についても、希釈とベントによる一部ガスの排出による反応室への各種ガスの導入の安定化、精度向上、制御性の向上等を図っているが、各種ガスの導入方法は、これらのやり方に限定されず、単純な直接導入法や希釈だけ、または一部ベントのみを用いる方法であっても良い。このことは、炭素を含むシラン系原料ガスの供給についても同様である。【００２９】
なお、本願でガスについて言及するときは、簡潔のため「水素ガス」等のごとく、主要な成分を構成するか、または特に注目する元素、原子、分子名で呼ぶが、それらは、特にそうでない旨明示する場合または原理的にそうでないことが明らかである場合を除き、他のガス（添加ガス、希釈ガス等）を含有することを許容することは言うまでもない。【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。【００３１】
（実施の形態１）
本実施の形態による選択性ＳｉＧｅ：ＣをベースとするＨＢＴの製造方法を図１から図２１を用いて工程順に説明する。【００３２】
まず、図１に示すように、基板１を用意する。この段階の基板１は、半導体ウエハを称する平面略円形状の部材からなり、例えばチョクラススキー法等のような結晶引き上げ法により形成されたｎ＋型のシリコン単結晶からなり、その抵抗率は、例えば３から６ｍΩｃｍである。次に、基板１にｎ型不純物をイオン注入して、ｎウェル（コレクタ）２を形成する。続いて、基板１の表面に熱酸化法によりシリコン酸化膜を形成した後、基板１上にシリコン窒化膜をＣＶＤ法で堆積する。続いて、パターニングされたレジストをマスクとしてシリコン窒化膜をエッチングし、レジストを除去した後、選択熱酸化法により厚さ２００から４００ｎｍ程度のＬＯＣＯＳ酸化膜３を基板１の素子分離領域に形成する。このＬＯＣＯＳ酸化膜３によって基板１の活性領域が既定される。その後、上記シリコン窒化膜を除去する。なお、素子分離はＬＯＣＯＳ酸化膜３に限定されるものではなく、例えば溝に絶縁膜を埋め込んだ溝型素子分離を用いてもよい。【００３３】
次に、図２に示すように、基板１上に、厚さ５０から２００程度の絶縁膜４および厚さ５０から４００ｎｍ程度のシリコン多結晶膜５を順次堆積する。絶縁膜４は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ法または有機シランの熱分解によるＣＶＤ法により堆積されたシリコン酸化膜を例示することができる。このシリコン酸化膜は、熱酸化によってシリコン単結晶に形成されるシリコン酸化膜よりも密度が低く、熱酸化によって形成されるシリコン酸化膜の約１０倍のウエットエッチング速度を有する。続いてシリコン多結晶膜５にｐ型不純物、例えばＢをイオン注入して、多結晶シリコン膜５の導電型をｐ＋型とする。【００３４】
次に、図３に示すように、基板１上に、厚さ５０から２００ｎｍ程度のシリコン窒化膜６および厚さ５０から２００ｎｍ程度の絶縁膜７を順次堆積する。【００３５】
次に、図４に示すように、パターニングされたレジストをマスクとして、絶縁膜７，シリコン窒化膜６およびシリコン多結晶膜５を順次エッチングし、ＨＢＴが形成される領域の絶縁膜４を露出させ、エミッタ開口部８を形成する。加工されたシリコン多結晶膜５はベース引き出し電極を形成する。【００３６】
次に、図５に示すように、基板１上に、厚さ１０から１００ｎｍ程度のシリコン窒化膜を堆積し、このシリコン窒化膜を、例えばＲＩＥ法で異方性エッチングして、エミッタ開口部８の側壁にスペーサ９を形成する。【００３７】
次に、図６に示すように、ウエットエッチングにより絶縁膜７を除去し、さらに露出している絶縁膜４の一部を除去して、基板１（ｎウェル２）の活性領域の表面を露出させる。この際、シリコン多結晶膜５の下の絶縁膜４の一部もウエットエッチングされて、１０ｎｍ程度の隙間が生ずる。【００３８】
次に、図７に示すように、基板１（ｎウェル２）の活性領域の表面にＳｉＧｅ：Ｃをエピタキシャル成長により選択的に形成して、ＨＢＴのベース１０を形成する。以下に、選択性ＳｉＧｅ：Ｃの形成方法を詳細に説明する。【００３９】
図８に、ベースを示す基板の要部拡大図を示す。ベース１０は、下から順に真性半導体（Intrinsic Semiconductor）であるＳｉＧｅ：Ｃ（以下、ｉ−ＳｉＧｅ：Ｃと記す）１０ａ、相対的に高濃度のｐ＋型半導体であるＳｉＧｅ：Ｃ（以下、ｐ＋−ＳｉＧｅ：Ｃと記す）１０ｂ、相対的に低濃度のｐ−型半導体であるＳｉＧｅ：Ｃ（以下、ｐ−−ＳｉＧｅ：Ｃと記す）１０ｃおよびＳｉ１０ｄからなる。ｉ−ＳｉＧｅ：Ｃ１０ａ、ｐ＋−ＳｉＧｅ：Ｃ１０ｂ、ｐ−−ＳｉＧｅ：Ｃ１０ｃおよびＳｉ１０ｄの厚さは、例えばそれぞれ３から３０ｎｍ程度、３から８ｎｍ程度、３から１０ｎｍおよび５から５０ｎｍ程度である。【００４０】
図９に、本実施の形態１であるＨＢＴのベースの形成に用いるエピタキシャル装置の配管構造を示す。ここでは、１枚１枚のウエハに対して処理を行う枚葉式エピタキシャル装置を例示するが、何枚かのウエハをひとまとめにして同時に処理するバッチ式エピタキシャル装置を用いてもよい（一般に６インチすなわち１５０ｍｍ以上のウエハではウエハ内均一性の観点から枚葉が有利と考えられる。しかし、処理能力の観点からバッチ式が有利な場合もある。８インチすなわち２００ｍｍまたは１２インチすなわち３００ｍｍ以上では枚葉の優位性が大きいと考えられる）。チャンバ（反応室）１１へ繋がるメインプロセスガスラインＭＧＬには、Ｈ２、Ｓｉ原子にＨ（水素）原子若しくはＣｌ（塩素）原子が結合するガス、例えばＳｉＨ４、Ｓｉ２Ｈ６またはＤＣＳ（Dichlorosilane：ＳｉＨ２Ｃｌ２）、Ｇｅを含有するガス（例えばＧｅＨ４）、Ｂを含有するガス（例えばＢ２Ｈ６）、Ａｓを含有するガス（例えばＡｓＨ３）、Ｃを含有するガス（例えばＳｉＨ３ＣＨ３）等を供給するそれぞれのガスラインが接続されている。Ｃを供給するガスとしてＳｉＨ３ＣＨ３を用いたが、例えばＳｉＨ２（ＣＨ３）２、ＳｉＨ（ＣＨ３）３またはＳｉ（ＣＨ３）４を用いてもよい。ＨＣｌはＳｉ原子にＨ原子だけが結合するガス（ＳｉｘＨ２ｘ＋２）を使用する選択性エピタキシャル成長の際には必須であるが、ＤＣＳ等のＣｌ原子を含むガスを使用する際には任意で使用する。【００４１】
キャリアガスであるＨ２の流量はマスフローコントローラＭＦＣ１により調整され、メインプロセスガスラインＭＧＬに流されて、エピタキシャル装置のチャンバ１１へ供給される。同様に、ＳｉＨ４またはＤＳＣの流量はマスフローコントローラＭＦＣ２により、ＧｅＨ４の流量はマスフローコントローラＭＦＣ３により調整され、各々のガスラインからメインプロセスガスラインＭＧＬに流されて、チャンバ１１へ供給される。さらに、マスフローコントローラＭＦＣ４によりその流量が調整されたＢ２Ｈ６にマスフローコントローラＭＦＣ５によりその流量が調整されたＨ２が混合されて、メインプロセスガスラインＭＧＬに繋がる前にＢ２Ｈ６は希釈される。希釈されたＢ２Ｈ６はマスフローコントローラＭＦＣ６によりその流量が調整され、ガスラインからメインプロセスガスラインＭＧＬに流されて、チャンバ１１へ供給される。不要な希釈されたＢ２Ｈ６はベント（Vent）ライン１２から排気される。また、マスフローコントローラＭＦＣ７によりその流量が調整されたＡｓＨ３にマスフローコントローラＭＦＣ８によりその流量が調整されたＨ２が混合されて、メインプロセスガスラインＭＧＬに繋がる前にＡｓＨ３は希釈される。希釈されたＡｓＨ３はマスフローコントローラＭＦＣ９によりその流量が調整され、ガスラインからメインプロセスガスラインＭＧＬに流されて、チャンバ１１へ供給される。不要な希釈されたＡｓＨ３はベントライン１２から排気される。また、マスフローコントローラＭＦＣ１０によりその流量が調整されたＳｉＨ３ＣＨ３にマスフローコントローラＭＦＣ１１によりその流量が調整されたＨ２が混合されて、メインプロセスガスラインＭＧＬに繋がる前にＳｉＨ３ＣＨ３は希釈される。希釈されたＳｉＨ３ＣＨ３はマスフローコントローラＭＦＣ１２によりその流量が調整され、ガスラインからメインプロセスガスラインＭＧＬに流されて、チャンバ１１へ供給される。不要な希釈されたＳｉＨ３ＣＨ３はベントライン１２から排気される。【００４２】
希釈に用いるＨ２の純度は９９.９９％以上（購入時すなわちボンベまたはシリンダにおける純度）、Ｏ２濃度は３ｐｐｍ以下、Ｎ２濃度は５０ｐｐｍ以下であり、Ｈ２は製造工場内の集中配管によって供給される。さらにエピタキシャル装置へ流す前に、Ｈ２を水素純化器（水分、酸素、二酸化炭素等の酸素系不純物を除去する能力があり、これを通したあとは、９９.９９９％から９９.９９９９％またはそれ以上の純度となる）に通しており、マスフローコントローラＭＦＣ１１へ流されるＨ２の酸素系不純物の濃度は０.０３ｐｐｍ以下程度（非希釈ガスであるシラン系炭素含有ガスの純度と比較して純度が高い。ただし、無害な他の添加ガス等の存在を許容する）である。【００４３】
ＳｉＨ３ＣＨ３は、ボンベに充填されてガス製造メーカから半導体製造工場へ搬送される。炭素を含むシラン系化合物ガスとしての濃度１００％のＳｉＨ３ＣＨ３に含まれる酸素系不純物の濃度は一般に１０ｐｐｍ未満とされているが、エピタキシャル成長によりＳｉＧｅ：Ｃを形成する際、この酸素系不純物がＳｉＧｅ：Ｃに混入する。【００４４】
図１０は、濃度０.１％の希釈しないＳｉＨ３ＣＨ３を用いてエピタキシャル成長により形成したＳｉＧｅ：Ｃに含まれる不純物のＳＩＭＳプロファイル、図１１（ａ）は、ＳｉＨ３ＣＨ３を使わずにエピタキシャル成長により形成したＳｉＧｅのＳＩＭＳプロファイルである。図１０に示すように、ＳｉＧｅ：ＣのＧｅが導入された部分ではＯ濃度の顕著な増加が見られ、Ｏ濃度が１０１８ｃｍ−３以上となっている。しかし、図１１（ａ）に示すように、エピタキシャル成長により形成したＳｉＧｅでは、酸素不純物濃度は検出限界以下となる。すなわち、ＳｉＧｅ：Ｃのエピタキシャル成長時には、Ｇｅ原子によってＳｉＨ３ＣＨ３に含まれる酸素系不純物がＳｉＧｅ：Ｃに取り込まれ、その酸素系不純物は、Ｇｅ濃度またはＣ濃度が増加するに従い増加すると考えられる。これは、図１１（ｂ）に示すようなＳｉをエピタキシャル成長している最中にＧｅまたはＣを各々箱型にドーピングした実験において、酸素不純物濃度が上がらなかった実験結果からも裏付けられる。従って、ＳｉＧｅ：Ｃに含まれる酸素系不純物を減らすためには、Ｇｅ濃度またはＣ濃度を減らすことが効果的である。しかし、所望する組成のＳｉＧｅ：Ｃを形成するためには、Ｇｅ濃度またはＣ濃度を低減することはできない。【００４５】
そこで、本実施の形態１では、高濃度のＳｉＨ３ＣＨ３を用い、これをＨ２により希釈してチャンバへ供給することにより、Ｃ濃度を低減させることなくチャンバ内のＳｉＨ３ＣＨ３から導入される酸素系不純物の濃度を低減し、成膜されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度を低減させる。ここで、高濃度とは、一般には０.３％以上の範囲を言う（本願においては、目的に対応してその他１％以上、２％以上、または５％以上を示す場合もある）。量産に適した範囲としては、０.５から１０％が適切であるが、さらに０.６から５％等の１から２％を中心値とする周辺範囲が、最も好適と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、低濃度とは、０.２％未満の範囲を言い、量産においては０.０５から０.１％を中心値とする周辺範囲が適用される（他の条件によってはこの範囲に限定されないことはもとよりである）。【００４６】
一般にＳｉＨ３ＣＨ３の濃度に依らず、ＳｉＨ３ＣＨ３に含まれる酸素系不純物濃度は１０ｐｐｍとされているが、希釈されたＳｉＨ３ＣＨ３に含まれる理論上の酸素系不純物濃度を計算した。図１２に、ＳｉＨ３ＣＨ３濃度および酸素系不純物濃度の一例をまとめる。理論上の酸素系不純物の濃度は、希釈した濃度１０％のＳｉＨ３ＣＨ３では１０ｐｐｍ×１０％＝１ｐｐｍ、希釈した濃度５％のＳｉＨ３ＣＨ３では１０ｐｐｍ×５％＝０.５ｐｐｍ、希釈した濃度１％のＳｉＨ３ＣＨ３では１０ｐｐｍ×１％＝０.１ｐｐｍ、希釈した濃度０.１％のＳｉＨ３ＣＨ３では１０ｐｐｍ×０.１％＝０.０１ｐｐｍとなり、ＳｉＨ３ＣＨ３濃度が減少するに従い、理論上の酸素系不純物濃度は低減する。【００４７】
図１３に、ＳｉＨ３ＣＨ３を希釈した場合における酸素系不純物濃度の低減効果をまとめる。（ａ）は濃度１％のＳｉＨ３ＣＨ３をＨ２で希釈した場合、（ｂ）は濃度５％のＳｉＨ３ＣＨ３をＨ２で希釈した場合、（ｃ）は濃度１０％のＳｉＨ３ＣＨ３をＨ２で希釈した場合の希釈効果を示し、（ｄ）は、比較のために希釈しないＳｉＨ３ＣＨ３の濃度を示す。希釈した濃度１％、５％または１０％のＳｉＨ３ＣＨ３におけるＣのＤＮ（Dopant Number：実効流量）が０.０６となるように、ＳｉＨ３ＣＨ３（ＭＦＣ１０）の流量（ＳＣＲ）、Ｈ２（ＭＦＣ１１）の流量（ＤＩＬ）およびＨ２により希釈され、メインプロセスガスラインＭＧＬへ流れるＳｉＨ３ＣＨ３（ＭＦＣ１２）の流量（ＩＮＪ）を変えている。ＤＮとは式（１）により定義される。【００４８】
ＤＮ＝ＩＮＪ×ＳＣＲ／（ＳＣＲ＋ＤＩＬ）                式（１）
図１３から、ＳｉＨ３ＣＨ３濃度と酸素系不純物濃度とが比例すると仮定した場合、希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が希釈しない濃度０.１％のＳｉＨ３ＣＨ３の流量（ＳＣＲ）と同じ６０ｓｃｃｍであれば、ＳｉＨ３ＣＨ３を希釈しても酸素系不純物の低減効果がないことがわかる。しかし希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が増加すると希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）に反比例して希釈効果が現れる。【００４９】
例えば希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が３００ｓｃｃｍであれば、濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いた場合、希釈しない濃度０.１％のＳｉＨ３ＣＨ３を用いた場合よりも酸素系不純物濃度を１／５に低減することができる。また、例えば希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が６００ｓｃｃｍであれば、濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いた場合、希釈しない濃度０.１％のＳｉＨ３ＣＨ３を用いた場合よりも酸素系不純物濃度を１／１０に低減することができる。【００５０】
ＳｉＨ３ＣＨ３の希釈率は、ＳｉＨ３ＣＨ３の流量（ＳＣＲ）とＨ２の流量（ＤＩＬ）とを用いて定義することができ、前記式（１）のＳＣＲ／（ＳＣＲ＋ＤＩＬ）で表される。また、この希釈率の逆数を希釈度と定義すると、希釈度は、２から１００の範囲が適切な範囲であると考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。量産に適した範囲としては３から５０が考えられるが、さらに４から２０の範囲が最も好適と考えられる。【００５１】
なお、キャリアガス（Ｈ２）は２０ｓｌｍ程度流すことができるので、希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が６０ｓｃｃｍから３００ｓｃｃｍに増えても、その変化は２４０ｓｃｃｍ／２０ｓｌｍ＝１.２％であり、また希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が６０ｓｃｃｍから６００ｓｃｃｍに増えても、その変化は５４０ｓｃｃｍ／２０ｓｌｍ＝２.７％であるので、ＳｉＨ３ＣＨ３の流量（ＩＮＪ）の増加は、エピタキシャル成長へは影響しないと考えられる。【００５２】
さらに、濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いた場合、希釈しない濃度０.１％のＳｉＨ３ＣＨ３を用いた場合よりもＳｉＨ３ＣＨ３の消費量およびコストパフォーマンスを低減することができる。図１４（ａ）に、希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が３００ｓｃｃｍにおける濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いた場合のＳｉＨ３ＣＨ３の消費量と希釈しない濃度０.１％のＳｉＨ３ＣＨ３を用いた場合のＳｉＨ３ＣＨ３の消費量との比を示し、同図（ｂ）に、希釈されたＳｉＨ３ＣＨ３の流量（ＩＮＪ）が３００ｓｃｃｍにおける濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いた場合のコストパフォーマンスと希釈しない濃度０.１％のＳｉＨ３ＣＨ３を用いた場合のコストパフォーマンスとの比を示し、同図（ｃ）に、０.１％のＳｉＨ３ＣＨ３に対する濃度１％、５％および１０％のＳｉＨ３ＣＨ３の価格比を示す。コストパフォーマンスは式（２）で表される。【００５３】
コストパフォーマンス＝価格比×流量比                    式（２）
濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いた場合のＳｉＨ３ＣＨ３消費量は、希釈しない濃度０.１％のＳｉＨ３ＣＨ３を用いた場合のＳｉＨ３ＣＨ３消費量の１／６となり、希釈することにより、ＳｉＨ３ＣＨ３の使用量を低減することができる。また濃度１％、５％および１０％のＳｉＨ３ＣＨ３を希釈して用いた場合のコストパフォーマンスは、それぞれ０.２８、０.３９および０.４９となり、濃度１％、５％および１０％のＳｉＨ３ＣＨ３を希釈して用いた場合の費用は、濃度０.１％のＳｉＨ３ＣＨ３を用いた場合の費用の約３０％、約４０％および約５０％となる。【００５４】
ところで、前述したように、ＳｉＧｅ：Ｃに取り込まれる酸素系不純物は、Ｇｅ濃度またはＣ濃度が増加するに従い増加する（前記図１０および図１１参照）。図１５に、Ｃ濃度をパラメータとしたＳｉＧｅ：Ｃに含まれる酸素系不純物濃度とＧｅ濃度との関係を示す。図中、実線は希釈しないＳｉＨ３ＣＨ３を用いて形成されたＳｉＧｅ：Ｃの酸素系不純物濃度を示し、破線は希釈された高濃度のＳｉＨ３ＣＨ３を用いて形成されたＳｉＧｅ：Ｃの酸素系不純物濃度を示す。【００５５】
例えばＨＢＴのベースに用いられるＳｉＧｅ：Ｃに含まれるＧｅ濃度は、１０から４０％範囲が適切な範囲であると考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。量産に適した範囲としては１０から３０％が考えられるが、さらに１５から２０％の範囲が最も好適と考えられる。また、例えばＭＩＳ・ＦＥＴのチャネルに用いられるＳｉＧｅ：Ｃに含まれるＧｅ濃度は、２０から６０％範囲が適切な範囲であると考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。量産に適した範囲としては２０から４０％が考えられるが、さらに１５から３０％の範囲が最も好適と考えられる。【００５６】
ＨＢＴまたはＭＩＳ・ＦＥＴへの影響が懸念される酸素系不純物濃度は５×１０１９ｃｍ−３以上と考えられる。ＨＢＴまたはＭＩＳ・ＦＥＴへの影響が無視できる酸素不純物濃度については、例えば５×１０１９ｃｍ−３未満が適切な範囲であると考えられる（条件によってはこの範囲に限定されないことはもとよりである）。また、量産においては１×１０１９ｃｍ−３以下が適する範囲である考えられるが、さらに５×１０１８ｃｍ−３以下の範囲が最も好適と考えられる。【００５７】
例えば希釈しないＳｉＨ３ＣＨ３を用いて形成されるＣ濃度１×１０２０ｃｍ−３のＳｉＧｅ：Ｃでは、Ｇｅ濃度１０から６０％の範囲で酸素系不純物濃度は１×１０１９ｃｍ−３以下となり、このＳｉＧｅ：ＣをＨＢＴまたはＭＩＳ・ＦＥＴに用いることができる。しかし、Ｃ濃度が１×１０２０ｃｍ−３よりも高くなると酸素系不純物濃度の増加のため、ＳｉＧｅ：ＣをＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルに用いることが難しくなる。例えば希釈しないＳｉＨ３ＣＨ３を用いて形成されるＣ濃度２×１０２０ｃｍ−３のＳｉＧｅ：Ｃでは、Ｇｅ濃度が４０％以下での酸素系不純物濃度は１×１０１９ｃｍ−３以下となり、ＨＢＴに用いることができるが、Ｇｅ濃度が４０％を越えると酸素系不純物濃度が１×１０１９ｃｍ−３以上となり、要求特性によっては、ＭＩＳ・ＦＥＴに用いることが一般にできなくなる。さらに、希釈しないＳｉＨ３ＣＨ３を用いて形成されるＣ濃度３×１０２０ｃｍ−３のＳｉＧｅ：Ｃでは、Ｇｅ濃度が１７％を越えると酸素系不純物濃度が１×１０１９ｃｍ−３以上となり、要求特性によっては、このＳｉＧｅ：ＣをＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルに用いることが一般にできなくなる。【００５８】
そこで、濃度１％、５％または１０％のＳｉＨ３ＣＨ３を希釈して用いることにより、Ｃ濃度を変えずに、ＳｉＧｅ：Ｃに含まれる酸素系不純物濃度を低減する。図１５には、一例として、酸素系不純物濃度を１／１０に低減したＣ濃度２×１０２０ｃｍ−３のＳｉＧｅ：Ｃに含まれる酸素系不純物濃度とＧｅ濃度との関係を示す。酸素系不純物濃度の低減には、希釈した濃度１％、５％または１０％のＳｉＨ３ＣＨ３を用いる。酸素系不純物濃度を１／１０に低減することにより、Ｇｅ濃度が６０％でも酸素系不純物濃度を１×１０１９ｃｍ−３以下とすることができるので、Ｃ濃度２×１０２０ｃｍ−３のＳｉＧｅ：Ｃを２０から６０％のＧｅ濃度を必要とするＭＩＳ・ＦＥＴのチャネルにも用いることができる。同様に、Ｃ濃度３×１０２０ｃｍ−３のＳｉＧｅ：Ｃにおいても、酸素系不純物濃度を１／１０に低減することにより、ＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルに用いることが可能となる。【００５９】
図１６は、希釈しないＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃおよび希釈した高濃度のＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物濃度とＣ濃度との関係を示す。Ｇｅ濃度は１７％であり、希釈した高濃度のＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物濃度は、希釈しないＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃに含まれる酸素系不純物濃度の１／１０である。【００６０】
Ｇｅ濃度が一定でも、Ｃ濃度が増加すると、ＳｉＧｅ：Ｃに含まれる酸素系不純物濃度は増加する。希釈しないＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃでは、Ｃ濃度が３×１０２０ｃｍ−３を越えると酸素系不純物濃度は１×１０１９ｃｍ−３以上となり、ＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルへの採用が難しくなる。しかし、希釈した高濃度のＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：Ｃでは、Ｃ濃度が５×１０２０ｃｍ−３を越えると酸素系不純物濃度は１×１０１９ｃｍ−３以上となるので、希釈しないＳｉＨ３ＣＨ３を用いて形成されるＳｉＧｅ：ＣよりもＳｉＧｅ：Ｃに含まれるＣ濃度を高くすることができる。【００６１】
次に、本実施の形態１であるＨＢＴのベースを形成するプロセスシーケンスの一例を説明する。図１７は、エピタキシャル成長において各々のマスフローコントローラ（前記図９参照）により調整されるガス流量の一例を示し、図１８は、各々のマスフローコントローラにより調整されるガス流量と時間（Duration）との関係を示す。ＨＢＴのベースは、ｉ−ＳｉＧｅ：Ｃ、ｐ＋−ＳｉＧｅ：Ｃ、ｐ−−ＳｉＧｅ：ＣおよびＳｉを下から順にエピタキシャル成長により形成された積層構造であり、ｉ−ＳｉＧｅ：Ｃ、ｐ＋−ＳｉＧｅ：Ｃおよびｐ−−ＳｉＧｅ：Ｃの形成には濃度１％のＳｉＨ３ＣＨ３を用いている。ここでは、ベースの導電型をｐ型とするため、マスフローコントローラＭＦＣ４，５，６を開けてＳｉＧｅ：ＣにＢを供給するが、マスフローコントローラＭＦＣ７，８，９は閉じてＡｓを供給しないようにしている。【００６２】
図１７および図１８に示すように、マスフローコントローラＭＦＣを調整することにより、所望する流量の所望するガスをチャンバへ供給することができる。なお、キャリアガスとしてＨ２を用い、マスフローコントローラＭＦＣ１を通して一定の流量（２０ｓｌｍ）のキャリアガスが流れている。まず、ＳｉＨ４（またはＤＣＳ）およびＧｅＨ３がマスフローコントローラＭＦＣ２，３を通り１２０秒間チャンバへ供給されて、ｉ−ＳｉＧｅ：Ｃが形成され、次いでＳｉＨ４、ＧｅＨ４およびＨ２により希釈されたＢ２Ｈ２がマスフローコントローラＭＦＣ２，３，４，５，６を通り３０秒間チャンバへ供給されて、ｐ＋−ＳｉＧｅ：Ｃが形成され、次いでＳｉＨ４、ＧｅＨ４およびＨ２により希釈されたＢ２Ｈ２がマスフローコントローラＭＦＣ２，３，４，５，６を通り６０秒間チャンバへ供給されて、ｐ−−ＳｉＧｅ：Ｃが形成される。これらＳｉＧｅ：Ｃの形成には、マスフローコントローラＭＦＣ１０，１１，１２を通り、Ｈ２により希釈された濃度１％のＳｉＨ３ＣＨ３がチャンバへ供給される。これにより、Ｃ濃度を低減することなく、ｉ−ＳｉＧｅ：Ｃ、ｐ＋−ＳｉＧｅ：Ｃ、ｐ−−ＳｉＧｅ：Ｃに含まれる酸素系不純物を低減することができる。次いで、ＳｉＨ４およびＨ２により希釈されたＢ２Ｈ２がマスフローコントローラＭＦＣ２，４，５，６を通り９０秒間チャンバへ供給されて、Ｓｉが形成される。ＤＣＳを用いる場合はＨＣｌの利用は任意である。ＳｉＨ４を用いる場合は選択性確保のため必須となる。【００６３】
次に、図１９に示すように、基板１上にｎ型不純物、例えばＰ（リン）が添加されたシリコン多結晶膜１３を堆積し、続いて、パターニングされたレジストをマスクとしてシリコン多結晶膜１３をエッチングする。加工されたシリコン多結晶膜１３はＨＢＴのエミッタを形成する。その後、さらにその上層に層間絶縁膜および配線層が形成されて、ＨＢＴが形成されるが、それらの図示および説明は省略する。【００６４】
なお、本実施の形態１では、ＨＢＴのベースをｉ−ＳｉＧｅ：Ｃ、ｐ＋−ＳｉＧｅ：Ｃ、ｐ−−ＳｉＧｅ：ＣおよびＳｉからなる積層構造としたが、これに限定されるものではなく、例えばｉ−ＳｉＧｅ：Ｃ、ｐ＋−ＳｉＧｅ：ＣおよびＳｉかなる積層構造としてもよい。【００６５】
また、本実施の形態１では、他のプロセスガスと混合する前に高濃度のＳｉＨ３ＣＨ３をＨ２より希釈し、これをメインプロセスガスラインＭＧＬへ流してチャンバへ供給することにより、ＳｉＧｅ：Ｃに含まれる酸素系不純物濃度を減少させたが、メインプロセスガスラインＭＧＬへ流されるＳｉＨ３ＣＨ３に含まれる酸素系不純物を低減させる方法は、これに限定されるものではない。【００６６】
例えば、高純度（酸素系不純物濃度が低いもの）のＳｉＨ３ＣＨ３を採用する方法がある。図２０（ａ）に、高純度のＳｉＨ３ＣＨ３を採用したエピタキシャル装置の配管構造を示す。この方法は、純度を上げるとＳｉＨ３ＣＨ３の値段が高くなるという課題がある。しかし、ガスを変えるだけで、所望の特性が得られるというメリットがある。この場合は、０.２％未満（水素ガス等で希釈）の低濃度の炭素含有シラン系化合物ガスが一般に用いられるが、中濃度すなわち０.２％以上０.３％未満の範囲でも良い。さらに上記実施例と同様に、高濃度すなわち０.３％以上（さらに必要に応じて０.６％、１％、２％、５％以上等）のものを用いても良い。中濃度および高濃度の場合は、前記実施例と同様に、反応室に導入する際に、水素等で希釈して、一部のみを反応室に導入することで、さらに不純物濃度を下げることができる。【００６７】
さらに、図２１に示すように、前記高純度の炭素含有シラン系化合物ガスを使用する代わりに、通常の炭素含有シラン系化合物ガスをエピタキシャル装置に接続された酸素系不純物を除去する能力のあるガス純化器またはフィルタ（炭素含有シラン系化合物ガス用の酸素系不純物除去装置）を通して供給するようにしても良い。この場合は、炭素含有シラン系化合物ガス用の酸素系不純物除去装置は水素用の同装置と比較すると高価であるが、比較的安いガスが使用できるメリットがある。もちろん、高純度のガスを適用しても良いことは言うまでもない。希釈および一部導入方式（併用）も同様である。【００６８】
また、大量のキャリアガスをメインプロセスガスラインＭＧＬへ流す方法もある。図２０（ｂ）に、キャリアガスによるＳｉＨ３ＣＨ３の希釈を採用したエピタキシャル装置の配管構造を示す。この方法では、ＳｉＨ３ＣＨ３を１／１０から１／１００に希釈して、メインプロセスガスラインＭＧＬに流す前に希釈する方法（前記図９参照）と同じ濃度とするために、キャリアガスを１０から１００倍流す必要がある。そのため、排気ポンプの能力を１０から１００倍に引き上げる必要がある。【００６９】
このように、本実施の形態１では、高濃度のＳｉＨ３ＣＨ３をＨ２により希釈し、これを所定の流量でエピタキシャル装置のチャンバへ入れることにより、チャンバ内の酸素系不純物の濃度が低減して、成膜される選択性ＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度が１×１０１９ｃｍ−３以下に減少する。これにより、ＨＢＴのベースに選択性ＳｉＧｅ：Ｃを用いても、酸素系不純物に起因したキャリアのライフタイムの低下を防ぐことができる。その結果、ベースにおける再結合電流が低減されてベース電流が減少するので、希釈せずに低濃度のＳｉＨ３ＣＨ３をチャンバへ供給する場合よりも、ｈＦＥを向上させることができる。さらに、酸素原子を起因とする結晶欠陥を低減することができるので、ＳｉＧｅ：Ｃのリーク電流を低減することができる。【００７０】
すなわち、以上の実施例および以下に示されたように、反応室に導入する炭素原子含有シラン系化合物ガスを含有する水素ベースのガスを反応室で用いる濃度よりも高くする。反応室に導入する前に、反応室で用いる濃度に水素ベースのガス（必要により各種原子分子ベースのガスであって良い）で前記高濃度のガス（０.３％以上のガスに限らない）を希釈して、導入する。その場合、必要に応じて、希釈された炭素原子含有シラン系化合物ガスの一部を反応室に導入するようにしても良い。【００７１】
このようにして、高濃度よりの原料ガスを希釈して用いることによって、原料ガス製造過程中に不可避的に混入する微量（ｐｐｍオーダー）の酸素系不純物ガスの弊害を低減することができる。【００７２】
（実施の形態２）
本実施の形態２による非選択性ＳｉＧｅ：ＣをベースとするＨＢＴの製造方法を図２２から図２７を用いて工程順に説明する。なお、以下の実施形態２，３においては、特に明示したＳｉＧｅ：Ｃ層形成法の外、特に明らかに不適切である場合を除き、前記実施形態１に開示されたいかなる実施例も適用可能であることは言うまでもない。【００７３】
まず、図２２に示すように、基板２１を用意する。基板２１は、シリコン単結晶からなり、その抵抗率は、例えば３から６ｍΩｃｍである。続いて、エピタキシャル成長法を用いて、例えば厚さ０.５μｍ程度のｎ型のエピタキシャル層２２を基板２１上に形成する。続いて、基板２１の素子分離領域に厚さ２００から５００ｎｍ程度のＬＯＣＯＳ酸化膜２３を形成した後、エピタキシャル層２２の所定の領域にｎ型不純物、例えばＰをイオン注入してｎウェル２４を形成し、同様にエピタキシャル層２２の所定の領域にｐ型不純物、例えばＢをイオン注入してｐウェル２５を形成する。【００７４】
次に、図２３に示すように、基板１上に厚さ１０から５０ｎｍ程度の絶縁膜２６を、例えば熱酸化法により形成した後、厚さ１０から５０ｎｍ程度のシリコン多結晶膜２７を、例えばＣＶＤ法により堆積する。続いて、パターニングされたレジストをマスクとして、シリコン多結晶膜２７および絶縁膜２６を順次エッチングし、ＨＢＴが形成される活性領域の基板２１（ｎウェル２４）を露出させ、ベース開口部２８を形成する。【００７５】
次に、図２４に示すように、基板２１上に、ＳｉＧｅ：Ｃを非選択性エピタキシャル成長により形成して、ＨＢＴのベース２９を形成する。ベース２９は、前記実施の形態１のＨＢＴのベース１０と同様に、ｉ−ＳｉＧｅ：Ｃ２９ａ、ｐ＋−ＳｉＧｅ：Ｃ２９ｂ、ｐ−−ＳｉＧｅ：Ｃ２９ｃおよびＳｉ２９ｄからなる積層構造である。ｉ−ＳｉＧｅ：Ｃ２９ａ、ｐ＋−ＳｉＧｅ：Ｃ２９ｂ、ｐ−−ＳｉＧｅ：Ｃ２９ｃおよびＳｉ２９ｄの形成には、前記実施の形態１の前記図９に示した配管を備えたエピタキシャル装置を用いる。すなわち、ｉ−ＳｉＧｅ：Ｃ２９ａ、ｐ＋−ＳｉＧｅ：Ｃ２９ｂおよびｐ−−ＳｉＧｅ：Ｃ２９ｃを非選択性エピタキシャル成長により形成する際も選択性エピタキシャル成長と同様に、高濃度のＳｉＨ３ＣＨ３をＨ２により希釈し、これをメインプロセスガスラインへ流して、エピタキシャル装置のチャンバへ供給する。これにより、チャンバ内に導入される酸素系不純物の濃度が低減して、成膜されるＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度を１×１０１９ｃｍ−３以下に減少させることができる。【００７６】
次に、図２５に示すように、基板２１上に絶縁膜３０およびシリコン多結晶膜３１を順次、例えばＣＶＤ法により堆積する。絶縁膜３０およびシリコン多結晶膜３１の厚さは、例えば３０から８０ｎｍ程度である。【００７７】
次に、図２６に示すように、パターニングされたレジストをマスクとして、シリコン多結晶膜３１および絶縁膜３０を順次エッチングして、ベース２９の一部を露出させて、エミッタ開口部３４を形成する。続いて、基板２１上にｎ型不純物、例えばＰが添加されたシリコン多結晶膜３５および絶縁膜３６を、例えばＣＶＤ法により順次堆積する。シリコン多結晶膜３５および絶縁膜３６の厚さは、例えば１００から３００ｎｍ程度である。【００７８】
次に、図２７に示すように、パターニングされたレジストをマスクとして絶縁膜３６およびシリコン多結晶膜３５を順次エッチングする。加工されたシリコン多結晶膜３６はＨＢＴのエミッタを形成する。その後、さらにその上層に層間絶縁膜および配線層が形成されて、ＨＢＴが形成されるが、それらの図示および説明は省略する。【００７９】
このように、本実施の形態２によれば、非選択性エピタキシャル成長においても、高濃度のＳｉＨ３ＣＨ３をＨ２により希釈することにより、エピタキシャル装置のチャンバに導入される酸素系不純物の濃度を低減することができるので、成膜された非選択性ＳｉＧｅ：Ｃに含まれる酸素系不純物の濃度を１×１０１９ｃｍ−３以下に減少させることができる。【００８０】
（実施の形態３）
本実施の形態３によるＳｉＧｅ：ＣをチャネルとするｎチャネルＭＩＳ・ＦＥＴを図２８に示す。【００８１】
ｐ型のシリコン単結晶からなる基板４１上に、厚さ０.５μｍ程度のｐ型のエピタキシャル層４２が形成され、さらにその上にｎチャネルＭＩＳ・ＦＥＴのチャネルが形成されている。このチャネルは、下層からＢが添加されたｐ型のＳｉＧｅ：Ｃ４３およびＳｉ４４が順に積層された構造を有している。ＳｉＧｅ：Ｃ４３の厚さは、例えば０.２ｎｍ程度、Ｓｉ４４の厚さは、例えば０.１ｎｍ程度である。ＳｉＧｅ：Ｃ４３およびＳｉ４４は、高濃度のＳｉＨ３ＣＨ３をＨ２により希釈することにより、エピタキシャル装置へ導入される酸素系不純物を低減したエピタキシャル成長法により形成される。【００８２】
チャネルの両側には、一対のｎ型半導体領域４５によってソース・ドレインが形成されている。また、チャネルの上には、シリコン酸化膜からなるゲート絶縁膜４６が形成され、さらにその上には、ｐ型不純物が導入されたシリコン多結晶膜からなるゲート電極４７が形成されている。【００８３】
本実施の形態３によるＳｉＧｅ：ＣをチャネルとするｐチャネルＭＩＳ・ＦＥＴを図２９に示す。【００８４】
ｎ型のシリコン単結晶からなる基板４８上に、厚さ０.５μｍ程度のｐ型のエピタキシャル層４９が形成され、さらにその上にｐチャネルＭＩＳ・ＦＥＴのチャネルが形成されている。このチャネルは、下層からＡｓが添加されたｎ型ＳｉＧｅ：Ｃ５０およびＳｉ５１が順に積層された構造を有している。ＳｉＧｅ：Ｃ５０の厚さは、例えば０.２ｎｍ程度、Ｓｉ５１の厚さは、例えば０.１ｎｍ程度である。ＳｉＧｅ：Ｃ５０およびＳｉ５１は、高濃度のＳｉＨ３ＣＨ３をＨ２により希釈することにより、エピタキシャル装置へ導入される酸素系不純物を低減したエピタキシャル成長法により形成される。【００８５】
チャネルの両側には、一対のｐ型半導体領域５２によってソース・ドレインが形成されている。また、チャネルの上には、シリコン酸化膜からなるゲート絶縁膜５３が形成され、さらにその上には、ｎ型不純物が導入されたシリコン多結晶膜からなるゲート電極５４が形成されている。【００８６】
本実施の形態３による非選択性ＳｉＧｅ：ＣをチャネルとするｎチャネルＭＩＳ・ＦＥＴの製造方法を図３０から図３４を用いて工程順に説明する。【００８７】
まず、図３０に示すように、ｐ型のシリコン単結晶からなる基板４１を用意する。続いて、エピタキシャル層４２を形成し、さらにＢが添加されたＳｉＧｅ：Ｃ４３およびＳｉ４４を下層から順次形成する。ＳｉＧｅ：Ｃ４３は、キャリアガスをＨ２とし、ＳｉｘＨ２ｘ＋２（ＳｉＨ４、Ｓｉ２Ｈ６等）若しくはＤＣＳ等のＳｉを含有するガス、ＧｅＨ４、Ｂ２Ｈ６、ＳｉＨ３ＣＨ３の分解によるエピタキシャル成長法により形成される。ここで、前記実施の形態１と同様に、ＳｉＧｅ：Ｃ４３の形成時には、１から１０％の高濃度のＳｉＨ３ＣＨ３を用い、これをＨ２により希釈してエピタキシャル装置のチャンバへ供給する。その結果、チャンバへ供給されるＳｉＨ３ＣＨ３に含まれる酸素系不純物の濃度が希釈されて、成膜されるＳｉＧｅ：Ｃ４３に含まれる酸素系不純物を低減することができる。【００８８】
次に、図３１に示すように、Ｓｉ４４上にシリコン酸化膜からなるゲート絶縁膜４６を形成する。ゲート絶縁膜４６は、例えばＳｉ４４の表面を熱酸化することにより形成される。次いで、図３２に示すように、ゲート絶縁膜４６上にシリコン多結晶膜４７ａを堆積する。シリコン多結晶膜４７ａは、例えばＣＶＤ法により形成され、ＰまたはＡｓなどのｎ型不純物が添加される。【００８９】
次に、図３３に示すように、パターニングされたレジストをマスクとして、シリコン多結晶膜４７ａおよびゲート絶縁膜４６をエッチングする。加工されたシリコン多結晶膜４７ａはｎチャネルＭＩＳ・ＦＥＴのゲート電極４７を形成する。次いで、図３４に示すように、ゲート電極４７をマスクとして、Ｓｉ４４、ＳｉＧｅ：Ｃ４３およびエピタキシャル層４２に、ＰまたはＡｓなどのｎ型不純物をイオン注入して、ソース・ドレインを構成する一対のｎ型半導体領域４５を形成する。その後、基板４１全体をパッシベーション膜で覆い、所定の配線等が形成されることにより、ｎチャネルＭＩＳ・ＦＥＴが略完成する。【００９０】
本実施の形態３による選択性ＳｉＧｅ：ＣをチャネルとするｎチャネルＭＩＳ・ＦＥＴの製造方法を図３５から図４０を用いて工程順に説明する。【００９１】
まず、図３５に示すように、ｐ型のシリコン単結晶からなる基板５５を用意する。続いて、パターニングされたレジストをマスクとして、基板５５に溝を形成する。次いで、基板５５上にシリコン酸化膜を堆積した後、このシリコン酸化膜の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法により平坦化して、上記溝の内部にシリコン酸化膜を残すことにより、素子分離５６を形成する。【００９２】
次に、図３６に示すように、素子分離５６に囲まれた基板５５を除去して、凹部を形成する。次いで、図３７に示すように、凹部にエピタキシャル層５７を形成し、さらにＢが添加されたＳｉＧｅ：Ｃ５８およびＳｉ５９を下層から順次形成する。ＳｉＧｅ：Ｃ５８は、キャリアガスをＨ２とし、ＤＣＳ（若しくはＳｉｘＨ２ｘ＋２+ＨＣｌ、例えばＳｉＨ４+ＨＣｌ等）、ＧｅＨ４、Ｂ２Ｈ６、ＳｉＨ３ＣＨ３の分解によるエピタキシャル成長法により形成される。ここで、前記実施の形態１と同様に、ＳｉＧｅ：Ｃ５８の形成時には、１から１０％の高濃度のＳｉＨ３ＣＨ３を用い、これをＨ２により希釈してエピタキシャル装置のチャンバへ供給する。その結果、チャンバへ供給されるＳｉＨ３ＣＨ３に含まれた酸素系不純物の濃度が希釈されて、成膜されるＳｉＧｅ：Ｃ５８に含まれる酸素系不純物を低減することができる。【００９３】
次に、図３８に示すように、Ｓｉ５９上に、相対的に比誘電率の低い材料、例えばＨｆＯ２からなるゲート絶縁膜６０を形成する。ゲート絶縁膜６０は、例えばＣＶＤ法により形成される。続いて、ゲート絶縁膜６０上にシリコン多結晶膜６１ａを堆積する。シリコン多結晶膜６１ａは、例えばＣＶＤ法により形成され、ＰまたはＡｓなどのｎ型不純物が添加される。【００９４】
次に、図３９に示すように、パターニングされたレジストをマスクとして、シリコン多結晶膜６１ａおよびゲート絶縁膜６０をエッチングする。加工されたシリコン多結晶膜６１ａはｎチャネルＭＩＳ・ＦＥＴのゲート電極６１を形成する。次いで、図４０に示すように、ゲート電極６１をマスクとして、Ｓｉ５９、ＳｉＧｅ：Ｃ５８およびエピタキシャル層５７に、ＰまたはＡｓなどのｎ型不純物をイオン注入して、ソース・ドレインを構成する一対のｎ型半導体領域６２を形成する。その後、基板５５全体をパッシベーション膜で覆い、所定の配線等が形成されることにより、ｎチャネルＭＩＳ・ＦＥＴが略完成する。【００９５】
このように、本実施の形態３によれば、１から１０％の高濃度のＳｉＨ３ＣＨ３をＨ２により希釈し、これをエピタキシャル装置のチャンバへ供給して形成された酸素系不純物濃度の低いＳｉＧｅ：Ｃによって、ＭＩＳ・ＦＥＴのチャネルを構成することができる。これにより、チャネルにおける酸素原子を起因とする欠陥の発生を低減することができて、欠陥によるリーク電流を抑えることができるので、ＭＩＳ・ＦＥＴの信頼度を向上させることができる。【００９６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。【００９７】
例えば、前記実施の形態では、ＳｉＧｅ：ＣをＨＢＴのベースまたはＭＩＳ・ＦＥＴのチャネルに用いた場合について説明したが、ＳｉＧｅ：Ｃを有するいかなる半導体デバイスにも適用することができる。
【産業上の利用可能性】
【００９８】
本発明は、エピタキシャル成長技術により形成されるＳｉＧｅ：Ｃを有する半導体装置、特にＳｉＧｅ：Ｃをベースに用いるＨＢＴまたは基板に用いるＭＩＳ・ＦＥＴに適用することができる。
【図１】
0004359287.tif 000002
【図２】
0004359287.tif 000003
【図３】
0004359287.tif 000004
【図４】
0004359287.tif 000005
【図５】
0004359287.tif 000006
【図６】
0004359287.tif 000007
【図７】
0004359287.tif 000008
【図８】
0004359287.tif 000009
【図９】
0004359287.tif 000010
【図１０】
0004359287.tif 000011
【図１１】
0004359287.tif 000012
【図１２】
0004359287.tif 000013
【図１３】
0004359287.tif 000014
【図１４】
0004359287.tif 000015
【図１５】
0004359287.tif 000016
【図１６】
0004359287.tif 000017
【図１７】
0004359287.tif 000018
【図１８】
0004359287.tif 000019
【図１９】
0004359287.tif 000020
【図２０】
0004359287.tif 000021
【図２１】
0004359287.tif 000022
【図２２】
0004359287.tif 000023
【図２３】
0004359287.tif 000024
【図２４】
0004359287.tif 000025
【図２５】
0004359287.tif 000026
【図２６】
0004359287.tif 000027
【図２７】
0004359287.tif 000028
【図２８】
0004359287.tif 000029
【図２９】
0004359287.tif 000030
【図３０】
0004359287.tif 000031
【図３１】
0004359287.tif 000032
【図３２】
0004359287.tif 000033
【図３３】
0004359287.tif 000034
【図３４】
0004359287.tif 000035
【図３５】
0004359287.tif 000036
【図３６】
0004359287.tif 000037
【図３７】
0004359287.tif 000038
【図３８】
0004359287.tif 000039
【図３９】
0004359287.tif 000040
【図４０】
0004359287.tif 000041