(57)【特許請求の範囲】
【請求項１】
誘電体多層基板と、高周波パワーアンプ回路と、アイソレータ素子と、前記高周波パワーアンプ回路及び前記アイソレータ素子間に挿入接続されたインピーダンス整合回路と、前記高周波パワーアンプ回路の利得を制御するためのフィードバックループとを備えており、前記高周波パワーアンプ回路、前記アイソレータ素子、前記インピーダンス整合回路及び前記フィードバックループが前記誘電体多層基板に一体的に装着されており、前記フィードバックループが前記インピーダンス整合回路から分岐されて前記高周波パワーアンプ回路に接続されていることを特徴とするパワーアンプ内蔵型アイソレータ装置。
【請求項２】
前記インピーダンス整合回路が、前記誘電体多層基板内に内蔵されていることを特徴とする請求項１に記載の装置。
【請求項３】
前記インピーダンス整合回路が、前記誘電体多層基板内及び該誘電体多層基板上に形成されていることを特徴とする請求項１に記載の装置。
【請求項４】
前記アイソレータ素子の少なくとも１つのポートに接続されるキャパシタの少なくとも一部が、前記誘電体多層基板内に形成された内部電極と該内部電極に対向して前記誘電体多層基板の表面に形成されたトリミング可能な表面電極とから構成されていることを特徴とする請求項１から３のいずれか１項に記載の装置。
【請求項５】
前記アイソレータ素子の主要部が、前記誘電体多層基板の一部が除去されてなる装着部に一体的に挿設されていることを特徴とする請求項１から４のいずれか１項に記載の装置。
【請求項６】
前記装着部が、前記誘電体多層基板の貫通穴であることを特徴とすることを特徴とする請求項５に記載の装置。
【請求項７】
前記高周波パワーアンプ回路及び前記アイソレータ素子が、共通のシールドケースで覆われていることを特徴とする請求項１から６のいずれか１項に記載の装置。
【請求項８】
前記誘電体多層基板上に搭載されており前記高周波パワーアンプ回路の入力に接続されたＳＡＷ素子と、前記誘電体多層基板内に内蔵されており前記ＳＡＷ素子の出力インピーダンスと前記高周波パワーアンプ回路の入力インピーダンスとを整合するための整合回路とをさらに備えたことを特徴とする請求項１から７のいずれか１項に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機や移動通信端末機器の送信部等に使用される、高周波パワーアンプ回路及びアイソレータ素子を内蔵したアイソレータ装置に関する。
【０００２】
【従来の技術】
近年、携帯電話及び移動通信端末機器等の通信機器における小型化及び軽量化競争はますます激しくなってきており、これに伴って、このような通信機器を構成する各部品のさらなる小型化、軽量化及び薄型化、部品点数の削減化、並びに低消費電力への要求がますます高まっている。
【０００３】
携帯電話及び移動通信端末機器等の通信機器においては、一般に、送信部における高周波パワーアンプ回路の出力側に非可逆方向性素子であるアイソレータ素子を接続することが行われる。これは、アンテナの状態変動により反射された高周波電力が高周波パワーアンプ回路には到達しないようにこのアイソレータ素子で阻止し、高周波パワーアンプ回路の劣化や不要出力の増大を防ぐためである。
【０００４】
従来の高周波パワーアンプ回路は、モジュールとして誘電体基板上に形成され、シールドのための金属ケース内に収納されている。一方、アイソレータ素子は、その構造上、磁性体材料を高透磁率金属で囲む必要があり、通常の絶縁体基板上に形成する電子回路とは材料及び構造が異なるので、独立した部品として製造されている。即ち、従来のアイソレータ素子は、高周波パワーアンプ回路とは別個の金属ケース内に収納されている。
【０００５】
このように、高周波パワーアンプ回路とアイソレータ素子とは機能上深く結びついているにもかかわらず、携帯電話又は移動通信端末機器内に実装されるまでそれぞれ別個の部品として扱われている。即ち、独立した部品として高周波パワーアンプ回路及びアイソレータ素子を用意し、これらを誘電体多層基板からなるマザーボード上にはんだ付けして実装することが従来より行われている。
【０００６】
【発明が解決しようとする課題】
高周波パワーアンプ回路及びアイソレータ素子は、各々が独立した部品として扱われていることから小型化が難しく、これらをマザーボード上に実装すると、マザーボードの厚みとアイソレータ素子の厚みとが加算され、高さがより増大して高周波出力段全体の小型化及び薄型化が図れないという問題が生じる。
【０００７】
また、アイソレータ素子の入出力インピーダンスは、その全ポートとも標準の伝送線インピーダンスである５０Ωで製造されており、高周波パワーアンプ回路の出力インピーダンスは３０Ω以下、例えば１０Ω、であることから、高周波パワーアンプ回路とアイソレータ素子と接続するためには、インピーダンス整合回路を設ける必要があり、さらに、高周波パワーアンプ回路の出力を制御するためにＡＰＣ回路も設ける必要がある。このため、マザーボード上にＬ及びＣ等のチップ部品を搭載するか、又はマザーボードの表面の銅箔パターンによりＬを形成する必要があり、このような構成のインピーダンス整合回路及びＡＰＣ回路も高周波出力段の小型化及び薄型化を阻む要素となっている。
【０００８】
加えて、高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路及びＡＰＣ回路を個別に設計する必要があるため、携帯電話及び移動通信端末機器等の通信機器の設計が煩雑であり、個々の部品のばらつきも影響することから、その通信機器の全体的性能を維持することが保証できない恐れがある。
【０００９】
従って本発明の目的は、高周波出力段の大幅な小型化及び薄型化を図ることができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
【００１０】
本発明の他の目的は、携帯電話及び移動通信端末機器等の通信機器の設計が容易であり、通信機器全体の性能ばらつきを最小に抑えることができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
【００１１】
本発明のさらに他の目的は、アイソレータ素子の周波数特性調整を簡単に行うことができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明によれば、誘電体多層基板と、高周波パワーアンプ回路と、アイソレータ素子と、高周波パワーアンプ回路及びアイソレータ素子間に挿入接続されたインピーダンス整合回路と、高周波パワーアンプ回路の利得を制御するためのフィードバックループとを備えており、高周波パワーアンプ回路、アイソレータ素子、インピーダンス整合回路及びフィードバックループが誘電体多層基板に一体的に装着されており、フィードバックループがインピーダンス整合回路から分岐されて高周波パワーアンプ回路に接続されているパワーアンプ内蔵型アイソレータ装置が提供される。
【００１３】
高周波パワーアンプ回路、アイソレータ素子、インピーダンス整合回路及びフィードバックループが誘電体多層基板に一体的に装着されており、フィードバックループがインピーダンス整合回路から分岐されて高周波パワーアンプ回路に接続されている。このように高周波出力段が誘電体多層基板に一体化されるので、その高周波出力段の大幅な小型化及び薄型化を図ることができる。さらに、一体化により部品点数の削減化を図ることができる。しかも、フィードバックループへの分岐部をインピーダンス整合回路に設けることにより、そのフィードバックループの構造が簡易化可能となる。その結果、高周波出力段のさらなる小型化を図ることができる。
【００１４】
このように本発明のパワーアンプ内蔵型アイソレータ装置を用いることにより、（１）高周波出力段全体の実装面積を削減できる、（２）携帯電話及び移動通信端末機器等の通信機器の設計者が高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路を個別に設計する必要がなくなるので、通信機器の設計労力の軽減化を図ることができる、（３）通信機器全体の性能ばらつきを最小に抑えることができる、という効果を得ることができる。
【００１５】
インピーダンス整合回路が、誘電体多層基板内に内蔵されているか又は誘電体多層基板内及び誘電体多層基板上に形成されていることも好ましい。
【００１７】
アイソレータ素子の少なくとも１つのポートに接続されるキャパシタの少なくとも一部が、誘電体多層基板内に形成された内部電極と内部電極に対向して誘電体多層基板の表面に形成されたトリミング可能な表面電極とから構成されていることも好ましい。このような表面電極を設けることにより、レーザトリミングによってキャパシタンスを変化させアイソレータ素子の周波数特性を簡単に調整することができる。
【００１８】
アイソレータ素子の主要部（具体的には、磁気回転子及び中心導体）が、誘電体多層基板の一部が除去されてなる装着部に一体的に挿設されていることも好ましい。この装着部が、誘電体多層基板の貫通穴であることがより好ましい。貫通穴のような装着部にアイソレータ素子の主要部が一体的に挿設されているので、全体の高さを増大させることなく高周波パワーアンプ回路とアイソレータ素子とを一体化でき、薄型化を図ることができる。
【００１９】
高周波パワーアンプ回路及びアイソレータ素子が、共通のシールドケースで覆われていることが好ましい。
【００２０】
誘電体多層基板上に搭載されており高周波パワーアンプ回路の入力に接続されたＳＡＷ（表面弾性波）素子と、誘電体多層基板内に内蔵されており、ＳＡＷ素子の出力インピーダンスと高周波パワーアンプ回路の入力インピーダンスとを整合するための整合回路とをさらに備えていることも好ましい。
【００２１】
【発明の実施の形態】
図１は、本発明のパワーアンプ内蔵型アイソレータ装置が組み込まれた携帯電話機の一例の回路構成を示すブロック図である。
【００２２】
同図において、１０はアンテナ、１１は送受信号を分波するデュプレクサ、１２は例えば複数段構成のローノイズアンプ回路及びＢＰＦ（バンドパスフィルタ）を有する受信側の高周波入力段、１３は受信側ミキサ回路、１４は本発明のパワーアンプ内蔵型アイソレータ装置からなる送信側の高周波出力段、１５は送信側ミキサ回路、１６は分配器、１７はＶＣＯ（電圧制御発振器）、１８はＰＬＬ（フェイズロックドループ）回路をそれぞれ示している。本発明では、この高周波出力段１４を構成するパワーアンプ内蔵型アイソレータ装置が一体化された単一の部品として構成されている。
【００２３】
図２は、図１の一体化されたパワーアンプ内蔵型アイソレータ装置の一例の回路構成を示すブロック図である。なお、この回路構成は、図１０の実施形態におけるパワーアンプ内蔵型アイソレータ装置に対応している。
【００２４】
同図において、２０は出力端子がデュプレクサ１１（図１）に接続されるアイソレータ素子、２１はアイソレータ素子２０の入力端子に接続された出力インピーダンス整合回路、２２は出力インピーダンス整合回路２１を介してアイソレータ素子２０の入力端子に接続された高周波パワーアンプ回路、２３は高周波パワーアンプ回路２２の入力端子に接続された入力インピーダンス整合回路、２４は入力インピーダンス整合回路２３を介して高周波パワーアンプ回路２２の入力端子に接続されたＳＡＷ素子からなるＢＰＦ、２５は高周波パワーアンプ回路２２の出力を制御するために出力インピーダンス整合回路２１から分岐して高周波パワーアンプ回路２２に接続されているフィードバックループをそれぞれ示している。
【００２５】
アイソレータ素子２０は、直流静磁界が印加されたフェライトブロック中に高周波信号を通すとその伝達方向により伝達特性が変わる非可逆方向性素子である。高周波パワーアンプ回路２２の負荷条件変動の影響を低減するために、このアイソレータ素子２０が高周波パワーアンプ回路２２とアンテナ側のデュプレクサ１１との間に挿入接続されている。また、高周波パワーアンプ回路２２とアイソレータ素子２０とのインピーダンスを整合するために出力インピーダンス整合回路２１がこれらの間に挿入接続されている。
【００２６】
図３は本発明の好ましい実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図であり、図４（Ａ）は図３の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図、図４（Ｂ）は図４（Ａ）のＢ−Ｂ線断面図である。
【００２７】
これらの図において、３０は単一の誘電体多層基板、３１は誘電体多層基板３０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣ（モノリシックマイクロ波集積回路）チップ、３２はパワーアンプＭＭＩＣチップ３１の放熱用スペーサ、３３は誘電体多層基板３０上に同じく実装された複数のチップ部品、３４は誘電体多層基板３０内に形成されている高周波パワーアンプ回路用の内部接続導体、３５はパワーアンプ内蔵型アイソレータ装置の入力端子電極、３６はアイソレータ素子の出力ポート３９ｂに接続されているパワーアンプ内蔵型アイソレータ装置の出力端子電極、３７は誘電体多層基板３０の円形の貫通孔、３８は貫通孔３７内に挿設された円形のアイソレータ素子用磁気回転子、３９は磁気回転子３８の周囲に巻回されたアイソレータ素子用中心導体、４０は円形のアイソレータ素子用永久磁石、４１は軟磁性体によって形成されており、端子電極に接触しないように複数の窓４１ａが設けられた金属ケース部材、４２は同じく軟磁性体によって形成されており金属ケース部材４１と共にパワーアンプ内蔵型アイソレータ装置全体を覆う蓋部材、４３は誘電体多層基板３０内に形成された電極と誘電体と導体パターンとから構成されており、パワーアンプＭＭＩＣチップ３１とアイソレータ素子とのインピーダンスを整合すると共にパワーアンプＭＭＩＣチップ３１へのフィードバックループへの分岐端子を有する出力インピーダンス整合回路、４４はアイソレータ素子の入力ポート３９ａに接続される出力インピーダンス整合回路４３の出力電極、４５は終端抵抗４６を介して接地されている電極、４７〜４９はグランド端子電極をそれぞれ示している。
【００２８】
図５は、本実施形態における特に出力インピーダンス整合回路及びフィードバックループの構成を説明するためのブロック図である。
【００２９】
同図において、５０はパワーアンプＭＭＩＣチップ３１から構成される高周波パワーアンプ回路、５１はアイソレータ素子、５２は出力インピーダンス整合回路（図４（Ｂ）における４３）、５２ａは出力インピーダンス整合回路５３の入力端子（インピーダンスが１０Ω）、５２ｂは出力インピーダンス整合回路５３の出力端子（インピーダンスが５０Ω）、５２ｃは出力インピーダンス整合回路５２のフィードバック端子、５３はこのフィードバック端子５２ｃから高周波パワーアンプ回路５０に戻るフィードバックループをそれぞれ示している。
【００３０】
図５に示すように、出力インピーダンス整合回路５２（４３）は、インダクタＬ１及びＬ２とキャパシタＣ１及びＣ２と負荷抵抗Ｒとからなる方向性結合器（カプラ回路）で構成されており、この出力インピーダンス整合回路５２の内部であるキャパシタＣ２及びインダクタＬ２の接続点にフィードバック端子５２ａが設けられており、これから分岐して高周波パワーアンプ回路５０にフィードバックループ５３が接続されている。
【００３１】
図４（Ｂ）に示すように、インダクタＬ１及びＬ２は、誘電体多層基板３０内に形成された互いに平行に走る内部電極によって構成され、キャパシタＣ１及びＣ２は、これらの内部電極間に分布するキャパシタンスを等価的に表したものである。インダクタＬ２の一端（図４（Ｂ）において右端）は、図示しないビアホールを介してパワーアンプＭＭＩＣチップ３１の制御入力端子に接続されている。また、インダクタＬ２の他端（図４（Ｂ）において左端）は、図示しないビアホールを介して誘電体多層基板３０表面に搭載されたチップ部品３３からなる負荷Ｒの一端に接続されている。この負荷Ｒの他端は接地されている。
【００３２】
パワーモニタのためには、通常、カプラ回路が用いられる。カプラ回路においては、図５に示すように、Ａ方向の進行波に対してそのエネルギの例えば−２０ｄＢがフィードバック量として得られる。この信号をダイオード等で検波して直流レベルの信号を得ることによりパワーアンプ回路の出力モニタが行える。一方、反射波Ｂに対しては、フィードバック量はほとんど負荷Ｒで消費され、フィードバック端子５２ａにはほとんど現れない。このようなカプラ機能は、アイソレータ素子を使用する場合には反射波がほとんど存在しないため不要である。即ち、ほとんど進行波のみしか存在しないことがわかっていれば、アイソレータ素子の入力端子から１つのキャパシタを介するのみでフィードバックをかけることが可能である。
【００３３】
本実施形態では、パワーアンプ回路の出力とアイソレータ素子の入力との間では、インピーダンス変換が必ず必要となるから、カプラ回路の入出力インピーダンスをパワーアンプ回路の出力インピーダンスとアイソレータ素子の入力インピーダンスとにそれぞれ合わせて設計し、このカプラ回路をインピーダンス変換回路として用いると共にパワーアンプ回路の出力モニタ回路としても用いるようにしている。
【００３４】
逆に、本実施形態では、フィードバックループへの分岐部をインピーダンス整合回路に設けることにより、そのフィードバックループの構造を簡易化しているのである。その結果、高周波出力段のさらなる小型化を図ることができる。
【００３５】
アイソレータ素子の入力ポート３９ａ、出力ポート３９ｂ及びダミーポート３９ｃは磁気回転子３８の上面に設けられており、これら各ポートと誘電体多層基板３０の上面に設けられている出力端子電極３６、出力電極４４及び電極４５とがほぼ同一平面上で互いに接続されている。
【００３６】
誘電体多層基板３０の貫通孔３６内に、中心導体３９を備えたフェライトブロックによる磁気回転子３８が挿設されている。このように、誘電体多層基板３０上に実装するのではなく、貫通孔３６内に磁気回転子３８の部分をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。また、パワーアンプＭＭＩＣチップ３１とアイソレータ素子の入力ポート３９ａとは、誘電体多層基板３０内に形成された電極と誘電体と導体パターンとから構成された出力インピーダンス整合回路４３を介して接続されているので、高周波パワーアンプ回路、出力インピーダンス整合回路及びアイソレータ素子等から主として構成される高周波出力段が単一の誘電体多層基板３０に一体化されることとなり、装置の大幅な小型化を図ることができる。また、このような一体化された高周波出力段を用いれば、通信機器における部品点数の削減化が図れることはもちろんである。
【００３７】
因みに、本実施形態におけるパワーアンプ内蔵型アイソレータ装置の実装面積は約４０ｍｍ２であり、実装高さは最大で２ｍｍである。
【００３８】
従って、本実施形態のパワーアンプ内蔵型アイソレータ装置を用いれば、高周波出力段全体の実装面積を削減でき、携帯電話及び移動通信端末機器等の通信機器の設計労力の軽減化を図ることができ、さらに、通信機器全体の性能ばらつきを最小に抑えることができる。
【００３９】
図６は本発明の他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図であり、図７（Ａ）は図６の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図、図７（Ｂ）は図７（Ａ）のＢ−Ｂ線断面図である。
【００４０】
これらの図において、６０は単一の誘電体多層基板、６１は誘電体多層基板６０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、６２はパワーアンプＭＭＩＣチップ６１の放熱用スペーサ、６３は誘電体多層基板６０上に同じく実装された複数のチップ部品、６４は誘電体多層基板６０内に形成されている高周波パワーアンプ回路用の内部接続導体、６５はパワーアンプ内蔵型アイソレータ装置の入力端子電極、６６はアイソレータ素子の出力ポート６８ｂに接続されているパワーアンプ内蔵型アイソレータ装置の出力端子電極、６７は誘電体多層基板６０の矩形の貫通孔、６８は貫通孔６７内に挿設されており内部に中心導体が形成された矩形のアイソレータ素子用磁気回転子、７０は矩形のアイソレータ素子用永久磁石、７１は軟磁性体によって形成されており、端子電極に接触しないように複数の窓７１ａが設けられた金属ケース、７２は同じく軟磁性体によって形成されており金属ケース７１と共にパワーアンプ内蔵型アイソレータ装置全体を覆う蓋、７３は誘電体多層基板６０内に形成された電極と誘電体と導体パターンとから構成されており、パワーアンプＭＭＩＣチップ６１とアイソレータ素子とのインピーダンスを整合するための出力インピーダンス整合回路及びＡＰＣ回路、７４はアイソレータ素子の入力ポート６８ａに接続される出力インピーダンス整合回路７３の出力電極、７５は終端抵抗７６を介して接地されている電極、７７〜７９はグランド端子電極をそれぞれ示している。
【００４１】
本実施形態における出力インピーダンス整合回路及びフィードバックループの構成及びその作用効果は、図３の実施形態の場合と同様である。
【００４２】
アイソレータ素子の入力ポート６８ａ、出力ポート６８ｂ及びダミーポート６８ｃは、磁気回転子６８の上面及び側面に設けられており、これら各ポートと誘電体多層基板６０の上面及び貫通孔６７の内面に設けられている出力端子電極６６´、出力電極７４及び電極７５とが互いに接続されている。なお、磁気回転子６８の底面には、ほぼ全面に渡ってグランド電極６８ｄが形成されている。
【００４３】
図８は図６の実施形態におけるアイソレータ素子の等価回路図であり、図９は図６の実施形態におけるアイソレータ素子の入力ポートに接続されるキャパシタのトリミングについて説明する図であり、同図（Ａ）はその平面図を、同図（Ｂ）はその断面図を示している。
【００４４】
本実施形態では、トリミングによって表面電極７４、７５及び６６´のいずれかの面積を調整することにより、図８に示すキャパシタＣ７４、Ｃ７５及びＣ６６´の値が調整できる。
【００４５】
以下、アイソレータ素子の入力ポート６８ａに接続される表面電極７４をトリミングする場合について、図９を用いて説明する。
【００４６】
同図（Ａ）及び（Ｂ）に示すように、アイソレータ素子の入力ポート６８ａと誘電体多層基板６０側の表面電極７４とは、はんだ８０によって電気的に接続されている。誘電体多層基板６０内において、表面電極７４の下方には、内部電極８１及び８２が形成されており、表面電極７４及び内部電極８１間のキャパシタンスと内部電極８１及び８２間のキャパシタンスとの和がキャパシタＣ７４の値となる。なお、グランド電極８３は、誘電体多層基板６０の底面においてグランド端子電極７７〜７９と接続されている。
【００４７】
図９（Ａ）に示すように、この表面電極７４の一部７４ａをアイソレータ素子の特性を監視しながら除去するファンクショントリミングを行うことによって、例えばレーザによって除去するレーザトリミングを行うことによって、アイソレータ素子の入力ポートに接続されるキャパシタＣ７４のキャパシタンスを変化させることができる。従って、パワーアンプ内蔵型アイソレータ装置を組み立てた後に、アイソレータ素子の周波数特性を非常に簡単にファンクショントリミングにより調整することができる。
【００４８】
誘電体多層基板６０の貫通孔６６内に、中心導体を内蔵したフェライトブロックによる磁気回転子６８を挿設している。このように、誘電体多層基板６０上に実装するのではなく、貫通孔６６内に磁気回転子６８の部分をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。また、パワーアンプＭＭＩＣチップ６１とアイソレータ素子の入力ポート６８ａとは、誘電体多層基板６０内に形成された電極と誘電体と導体パターンとから構成された出力インピーダンス整合回路７３を介して接続されているので、高周波パワーアンプ回路、出力インピーダンス整合回路及びアイソレータ素子等から主として構成される高周波出力段が単一の誘電体多層基板６０に一体化されることとなり、装置の大幅な小型化を図ることができる。また、このような一体化された高周波出力段を用いれば、通信機器における部品点数の削減化が図れることはもちろんである。
【００４９】
因みに、本実施形態におけるパワーアンプ内蔵型アイソレータ装置の実装面積は約４０ｍｍ２であり、実装高さは最大で２ｍｍである。
【００５０】
従って、本実施形態のパワーアンプ内蔵型アイソレータ装置を用いれば、高周波出力段全体の実装面積を削減でき、携帯電話及び移動通信端末機器等の通信機器の設計労力の軽減化を図ることができ、さらに、通信機器全体の性能ばらつきを最小に抑えることができる。
【００５１】
図１０は、本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
【００５２】
この実施形態では、図６の実施形態におけるパワーアンプＭＭＩＣチップ６１の入力側に図１０には示されていない入力インピーダンス整合回路を介して接続されたＳＡＷ素子１００によるＢＰＦをこのパワーアンプ内蔵型アイソレータ装置に一体的に搭載している。入力インピーダンス整合回路は、図示されていないが、例えばＣ−Ｌ−Ｃ又はＬ−Ｃ−Ｌのπ型回路で構成され、誘電体多層基板６０内に導体と誘電体とから形成されている。前述したように、この実施形態におけるパワーアンプ内蔵型アイソレータ装置は、図２に示した回路構成を有している。
【００５３】
本実施形態におけるその他の構成は図６の実施形態の場合と全く同様である。従って、図１０では、図６と同じ構成要素には同一の参照番号を用いている。また、本実施形態における作用効果も図６の実施形態の場合と同様である。
【００５４】
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【００５５】
【発明の効果】
以上詳細に説明したように本発明によれば、高周波パワーアンプ回路、アイソレータ素子、インピーダンス整合回路及びフィードバックループが誘電体多層基板に一体的に装着されており、フィードバックループがインピーダンス整合回路から分岐されて高周波パワーアンプ回路に接続されている。このように高周波出力段が誘電体多層基板に一体化されるので、その高周波出力段の大幅な小型化及び薄型化を図ることができる。さらに、一体化により部品点数の削減化を図ることができる。しかも、フィードバックループへの分岐部をインピーダンス整合回路に設けることにより、そのフィードバックループの構造が簡易化可能となる。その結果、高周波出力段のさらなる小型化を図ることができる。
【００５６】
このような本発明のパワーアンプ内蔵型アイソレータ装置を用いることにより、（１）高周波出力段全体の実装面積を削減できる、（２）携帯電話及び移動通信端末機器等の通信機器の設計者が高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路を個別に設計する必要がなくなり、通信機器の設計労力の軽減化を図ることができる、（３）通信機器全体の性能ばらつきを最小に抑えることができる。
【図面の簡単な説明】
【図１】本発明のパワーアンプ内蔵型アイソレータ装置が組み込まれた通信機器の一例の回路構成を示すブロック図である。
【図２】図１の一体化されたパワーアンプ内蔵型アイソレータ装置の一例の回路構成を示すブロック図である。
【図３】本発明の好ましい実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
【図４】図３の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図及びそのＢ−Ｂ線断面図である。
【図５】図３の実施形態における特に出力インピーダンス整合回路及びフィードバックループの構成を説明するためのブロック図である。
【図６】本発明の他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
【図７】図６の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図及びそのＢ−Ｂ線断面図である。
【図８】図６の実施形態におけるアイソレータ素子の等価回路図である。
【図９】図６の実施形態におけるアイソレータ素子の出力ポートに接続されるキャパシタのトリミングを説明する平面図及び断面図である。
【図１０】本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
【符号の説明】
１０  アンテナ
１１  デュプレクサ
１２  受信側の高周波入力段
１３  受信側ミキサ回路
１４  送信側の高周波出力段
１５  送信側ミキサ回路
１６  分配器
１７  ＶＣＯ
１８  ＰＬＬ回路
２０、５１  アイソレータ素子
２１、４３、５２、７３  出力インピーダンス整合回路
２２、５０  高周波パワーアンプ回路
２３  入力インピーダンス整合回路
２４  ＢＰＦ
２５、５３  フィードバックループ
３０、６０  誘電体多層基板
３１、６１  パワーアンプＭＭＩＣチップ
３２、６２  放熱用スペーサ
３３、６３  チップ部品
３４、６４  高周波パワーアンプ回路用の内部接続導体
３５、６５  パワーアンプ内蔵型アイソレータ装置の入力端子電極
３６、６６  パワーアンプ内蔵型アイソレータ装置の出力端子電極
３７、６７  貫通孔
３８、６８  磁気回転子
３９、６９  中心導体
３９ａ、６８ａ  入力ポート
３９ｂ、６８ｂ  出力ポート
３９ｃ、６８ｃ  ダミーポート
４０、７０  永久磁石
４１、７１  金属ケース部材
４１ａ、７１ａ  窓
４２、７２  蓋部材
４４、７４  出力電極
４５、７５  電極
４６、７６  終端抵抗
４７〜４９、７７〜７９  グランド端子電極
６６´  表面電極
８０  はんだ
８１、８２  内部電極
８３  グランド電極
１００  ＳＡＷ素子
Ｃ１、Ｃ２  キャパシタ
Ｃ６６´、Ｃ７４、Ｃ７５  可変キャパシタ
Ｌ１、Ｌ２  インダクタ
【図１】
0004240780.tif 000002
【図２】
0004240780.tif 000003
【図３】
0004240780.tif 000004
【図４】
0004240780.tif 000005
【図５】
0004240780.tif 000006
【図６】
0004240780.tif 000007
【図７】
0004240780.tif 000008
【図８】
0004240780.tif 000009
【図９】
0004240780.tif 000010
【図１０】
0004240780.tif 000011