(57)【特許請求の範囲】
【請求項１】
被測定信号を基準電圧と比較して比較結果を出力する比較回路であって、
前記被測定信号を予め定められたタイミングで発生されるストローブ信号を用いてサンプリングし、前記被測定信号の当該サンプリング時の電圧（以下サンプリング電圧という）を出力するサンプラと、
前記ストローブ信号のタイミングを連続して変化させて得られた前記サンプリング電圧を前記基準電圧と比較し、前記サンプリング電圧が前記基準電圧より高いか否かを示す前記比較結果を出力するコンパレータと、
を備え、
前記サンプラは、ダイオードブリッジスイッチング回路及びコンデンサを有し、
前記ダイオードブリッジスイッチング回路は、逆バイアス電圧によってバイアスされて常時オフ状態に制御されており、前記予め定められたタイミングで発生されるストローブ信号及びその反転信号である反転ストローブ信号が印加された瞬間だけオン状態に制御されて、オン状態になったときの前記被測定信号を前記コンデンサに印加し、
前記コンパレータは、前記コンデンサに印加されて充電された電圧を前記サンプリング電圧として前記基準電圧と比較し、
前記サンプラは、ストローブ信号に重畳するノイズを抽出するノイズ抽出回路を備え、このノイズ抽出回路で抽出したノイズと上記コンデンサに充電されたサンプリング電圧とをアナログ減算回路でアナログ減算し、上記サンプリング電圧に重畳するノイズを除去して基準電圧と比較する比較回路。
【請求項２】
前記ノイズ抽出回路は逆バイアス電圧により常時オフの状態に保持されて直列接続された一対のダイオードと、この直列接続されたダイオードの一端と他端にこれらのダイオードをオン状態に制御する向きに、前記互に逆極性のストローブ信号と反転ストローブ信号を印加する一対のコンデンサと、前記直列接続されたダイオードの接続中点からノイズを抽出する抽出線とによって構成した請求項１記載の比較回路。
【請求項３】
前記ノイズ抽出回路はそれぞれがダイオードのオフ抵抗と同等の抵抗値を持ち、直列接続された一対の抵抗器と、この直列接続された抵抗器の一端側と他端側にそれぞれ互に逆極性のストローブ信号と反転ストローブ信号を与える一対のコンデンサと、上記直列接続された抵抗器の接続中点からノイズを抽出する抽出線とによって構成した請求項１記載の比較回路。
【請求項４】
前記ダイオードブリッジスイッチング回路を構成するダイオードに逆バイアス電圧を与える電圧源に電圧調整手段を設け、前記サンプリング電圧に重畳するノイズの振幅を調整できるようにした請求項１乃至３記載の比較回路。
【請求項５】
前記ノイズ抽出回路を構成するダイオードに逆バイアス電圧を与える電圧源に電圧調整手段を設け、前記抽出線を通じて抽出するノイズの振幅を調整できるようにした請求項１および２記載の比較回路。
【請求項６】
請求項３記載の比較回路において、前記ノイズ抽出回路を構成する直列接続された一対の抵抗器のそれぞれにダイオードの接合容量と同等の容量を持つコンデンサを並列接続した比較回路。
【請求項７】
前記コンパレータは、
前記サンプリング電圧を増幅するサンプリング電圧増幅トランジスタと、
前記基準電圧を増幅する基準電圧増幅トランジスタと、
増幅された前記サンプリング電圧を増幅された前記基準電圧と比較し、前記増幅されたサンプリング電圧が前記増幅された基準電圧より高いか否かを示す比較結果を出力する比較結果出力部とを有する請求項１乃至３の何れかに記載の比較回路。
【請求項８】
ドライバが出力した被試験デバイスを試験するための試験信号を被測定信号として取得し、前記ドライバによる前記被測定信号の出力タイミングを校正するキャリブレーション装置であって、
前記被測定信号を予め定められたタイミングで発生されるストローブ信号を用いてサンプリングし、前記被測定信号のサンプリング電圧を出力するサンプラと、
前記サンプリング電圧を基準電圧と比較し、前記サンプリング電圧が前記基準電圧より高いか否かを示す比較結果を出力するコンパレータと、
前記サンプラがサンプリングする前記ストローブ信号のタイミングを連続して変化させた場合に、前記比較結果が変化する前記タイミングにおいて前記サンプリング電圧が前記基準電圧に一致すると判定する判定部と、
前記判定部において、前記サンプリング電圧が前記基準電圧に一致すると判定された前記タイミングに基づいて、前記ドライバによる前記被測定信号の出力タイミングを校正するタイミング校正部と、
を備えるキャリブレーション装置。
【請求項９】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスが備える複数の端子のそれぞれに試験信号を印加するタイミングを示すタイミング信号を発生するタイミング発生部と、
前記タイミング信号をそれぞれ遅延させる複数のタイミング遅延部と、
前記複数のタイミング遅延部のそれぞれに対応して設けられ、前記複数のタイミング遅延部のそれぞれにより遅延された前記タイミング信号のそれぞれが示すタイミングで、前記複数の端子のそれぞれに前記試験信号をそれぞれ印加する複数のドライバと、
前記複数のドライバのそれぞれについて、当該ドライバが出力する前記試験信号を予め定められたタイミングで発生されるストローブ信号を用いてサンプリングし、前記試験信号のサンプリング電圧を出力するサンプラと、
前記サンプリング電圧を基準電圧と比較し、前記サンプリング電圧が前記基準電圧より高いか否かを示す比較結果を出力するコンパレータと、
前記サンプラがサンプリングする前記ストローブ信号のタイミングを連続して変化させた場合に、前記比較結果が変化する前記タイミングにおいて前記サンプリング電圧が前記基準電圧に一致すると判定する判定部と、
前記複数のドライバのそれぞれについて、前記判定部において前記サンプリング電圧が前記基準電圧に一致すると判定された前記タイミングに基づいて、前記複数のドライバのそれぞれが出力した前記試験信号が被試験デバイスに印加されるタイミングを一致させるべく、前記複数のタイミング遅延部のうちの少なくとも１つによる前記タイミング信号の遅延時間を校正するタイミング校正部とを備える試験装置。
【請求項１０】
前記タイミング発生部は、前記タイミング信号に対応付けて、前記サンプラがサンプリングする前記タイミング、及び前記判定部が前記比較結果を検出するタイミングを示すストローブ信号を更に発生する請求項９記載の試験装置。
【請求項１１】
前記ストローブ信号を分周する分周部と、
前記分周部において分周された前記ストローブ信号を遅延させるストローブ遅延部とを更に備え、
前記判定部は、前記ストローブ遅延部が前記ストローブ信号を遅延させる遅延時間を連続して変化させた場合に、前記比較結果が変化する前記遅延時間において前記サンプリング電圧が前記基準電圧に一致すると判定し、
前記タイミング校正部は、前記複数のドライバのそれぞれについて、前記判定部において前記サンプリング電圧が前記基準電圧に一致すると判定された前記ストローブ信号の遅延時間に基づいて、前記複数のドライバのそれぞれが出力した前記試験信号が被試験デバイスに印加されるタイミングを一致させるべく、前記複数のタイミング遅延部のうちの少なくとも１つによる前記タイミング信号の遅延時間を校正する請求項１０記載の試験装置。
【請求項１２】
前記複数のドライバのそれぞれが出力する前記試験信号における、遅延された前記ストローブ信号が示すタイミングでの電圧を取得するべく、前記コンパレータが前記試験信号の前記サンプリング電圧と比較する前記基準電圧を変化させる基準電圧制御部と、
前記ストローブ遅延部が前記ストローブ信号を遅延させる遅延時間を連続して変化させ、前記基準電圧制御部が前記基準電圧を連続して変化させることにより、前記複数のドライバのそれぞれが出力する前記試験信号の波形を取得する波形取得部と、前記波形取得部により取得した前記複数のドライバのそれぞれが出力する前記試験信号の波形に基づいて、前記被試験デバイスに所望の前記試験信号が印加される様に、当該ドライバが出力する信号を補正する試験信号補正部と、
を更に備える請求項１１記載の試験装置。
【請求項１３】
被試験デバイスを試験する試験装置において、前記試験装置が備える複数のドライバのそれぞれが出力した試験信号を取得し、前記複数のドライバのそれぞれによる前記試験信号の出力タイミングを校正するキャリブレーション方法であって、
前記被試験デバイスが備える複数の端子のそれぞれに前記試験信号を印加するタイミングを示すタイミング信号を発生するタイミング発生処理と、
前記タイミング信号をそれぞれ遅延させ、複数の遅延されたタイミング信号を出力するタイミング遅延処理と、
前記複数の遅延されたタイミング信号のそれぞれが示すタイミングで、前記複数のドライバのそれぞれが前記試験信号を出力する試験信号出力処理と、
前記複数のドライバのそれぞれについて、当該ドライバが出力する前記試験信号を予め定められたタイミングで発生されるストローブ信号を用いてサンプリングし、前記試験信号のサンプリング電圧を出力するサンプリング処理と、
前記サンプリング処理において前記ストローブ信号のタイミングを連続して変化させて得られた前記サンプリング電圧を基準電圧と比較し、前記サンプリング電圧が前記基準電圧より高いか否かを示す比較結果を出力する比較処理と、
前記比較結果が変化する前記タイミングにおいて前記サンプリング電圧が前記基準電圧に一致すると判定する判定処理と、
前記複数のドライバのそれぞれについて、前記判定処理において前記サンプリング電圧が前記基準電圧に一致すると判定された前記タイミングに基づいて、前記複数のドライバのそれぞれが出力した前記試験信号が被試験デバイスに印加されるタイミングを一致させるべく、前記複数のドライバのそれぞれに対応して設けられた複数のタイミング遅延部のうち少なくとも１つによる前記タイミング信号の遅延時間を校正するタイミング校正処理と、
を含むキャリブレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、比較回路、キャリブレーション装置、試験装置、及びキャリブレーション方法に関する。特に本発明は、被試験デバイスに印加する試験信号の出力タイミングを校正するキャリブレーション装置、試験装置、キャリブレーション方法、及びそれらを実現する比較回路に関する。
【背景技術】
【０００２】  従来、半導体デバイスを試験する場合に、被試験デバイスに試験信号を印加する試験装置が用いられている。この試験装置において、被試験デバイスが複数の端子を備える場合、複数の端子のそれぞれに試験信号を印加するタイミングが一致しなければならない場合がある。
図１は、本発明の背景技術に係る試験装置１０の構成の一例を示す。試験装置１０は、ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被試験デバイス）１３０が備える複数の端子のそれぞれに試験信号を印加することにより、ＤＵＴ１３０の試験を行う。試験装置１０は、タイミング発生部１００と、複数のテストボード１１０と、複数の伝送路１２０とを備える。タイミング発生部１００は、ＤＵＴ１３０に試験信号を印加するタイミングを示すタイミング信号を発生し、複数のテストボード１１０のそれぞれに供給する。複数のテストボード１１０のそれぞれは、ＤＵＴ１３０が備える複数の端子のそれぞれに対応して設けられ、タイミング発生部１００が発生したタイミング信号を遅延させるタイミング遅延部１１２と、遅延されたタイミング信号が示すタイミングで、伝送路１２０を介してＤＵＴ１３０の各端子に試験信号を印加するドライバ１１４とを有する。【０００３】  複数のドライバ１１４のそれぞれにおける特性にはばらつきがあり、又、複数の伝送路１２０のそれぞれにおける伝送路長は同じであるとは限らないので、複数のドライバ１１４のそれぞれによるＤＵＴ１３０への試験信号の印加のタイミングは異なる場合がある。そこで、複数のドライバ１１４のそれぞれがＤＵＴ１３０に印加する試験信号の波形を、ＤＵＴ１３０の直近の点においてオシロスコープを用いて観測する。そして、観測した波形に基づいて、複数のタイミング遅延部１１２によるタイミング信号の遅延時間を校正することにより、複数のドライバ１１４のそれぞれによるＤＵＴ１３０への試験信号の印加のタイミングを一致させる。【０００４】  図２は、本発明の背景技術に係わる試験装置２０の構成の一例を示す。試験装置２０は、ＤＵＴが備える複数の端子のそれぞれに試験信号を印加することにより、ＤＵＴの試験を行う。試験装置２０は、タイミング発生部２００と、複数のテストボード２１０と、複数の伝送路２１５と、キャリブレーション装置２２０とを備える。タイミング発生部２００は、ＤＵＴに試験信号を印加するタイミングを示すタイミング信号を発生し、複数のテストボード２１０のそれぞれに供給する。タイミング発生部２００は、更に、ストローブ信号を発生し、キャリブレーション装置２２０に供給する。複数のテストボード２１０のそれぞれは、ＤＵＴが備える複数の端子のそれぞれに対応して設けられ、タイミング発生部２００が発生したタイミング信号を遅延させるタイミング遅延部２１２と、遅延されたタイミング信号が示すタイミングで、伝送路２１５を介して端子に試験信号を印加するドライバ２１４とを有する。【０００５】  キャリブレーション装置２２０は、コンパレータ２２２と、判定部２２４と、タイミング校正部２２６とを有する。コンパレータ２２２は、複数のドライバ２１４のそれぞれが出力した試験信号をＤＵＴに変わって取得すると共に、取得した試験信号を基準電圧ＶＲＥＦと比較し、比較結果を判定部２２４に出力する。判定部２２４は、タイミング発生部２００が発生するストローブ信号が示すタイミングでコンパレータ２２２が出力する比較結果を検出し、そのタイミングにおいて試験信号の電圧が基準電圧ＶＲＥＦに一致しているか否かを判定する。��イミング校正部２２６は、判定部２２４において試験信号の電圧と基準電圧ＶＲＥＦとが一致すると判定されたタイミングに基づいて、複数のタイミング遅延部２１２によるタイミング信号の遅延時間を校正することにより、複数のドライバ２１４のそれぞれによるＤＵＴへの試験信号を校正することにより、複数のドライバ２１４のそれぞれによるＤＵＴへの試験信号の印加のタイミングを一致させる。【０００６】  また、従来、ＤＵＴに試験信号を印加することによりＤＵＴを試験する試験装置において、伝送路における抵抗などの影響により試験信号の高域成分が減衰し、所望の波形とは異なる波形の試験信号がＤＵＴに印加されるという問題が知られている。試験装置が出力する試験信号の波形をオシロスコープにより取得し、取得した波形に基づいて試験信号の波形を補正することによりこの問題を解決する技術が提案されている（例えば、特許文献１参照）。
【特許文献１】国際公開第０３／０４４５５０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】  図１で説明したキャリブレーション方法では、高価なオシロスコープが必要であり、更に、キャリブレーションに多大な時間を要するため、効率良くキャリブレーションを実行することが困難であるという問題があった。また、図２で説明したキャリブレーション方法では、試験信号が高周波になるにつれて、コンパレータ２２２の帯域不足による等価立ち上がり時間の影響やオーバードライブ電圧に依存したコンパレータ２２２の応答時間の変動の影響により、精度の高いキャリブレーションを実行することが困難であるという問題があった。また、特許文献１で示した試験装置においては、ＤＵＴに印加される試験信号における波形の取得には高価なオシロスコープが必要であるという問題があった。【０００８】  そこで本発明は、上記の課題を解決することができる比較回路、キャリブレーション装置、試験装置、及びキャリブレーション方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】  本発明の第１の形態によると、アナログの被測定信号をアナログの基準電圧と比較して比較結果を出力する比較回路であって、被測定信号を予め定められたタイミングでサンプリングし、被測定信号のサンプリング電圧を出力するサンプラと、サンプリング電圧を基準電圧と比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を出力するコンパレータとを備える。サンプラは、スイッチング回路及びコンデンサを有し、スイッチング回路は、予め定められたタイミングで被測定信号をコンデンサに印加し、コンパレータは、コンデンサに印加されて充電された電圧をサンプリング電圧として基準電圧と比較してもよい。サンプラは、サンプリングパルスに重畳するノイズを抽出するノイズ抽出回路を備え、ノイズ抽出回路で抽出したノイズをアナログ減算回路でサンプリング電圧から減算し、サンプリング電圧に重畳するノイズを除去して基準電圧と比較する。コンパレータは、サンプリング電圧を増幅するサンプリング電圧トランジスタと、基準電圧を増幅する基準電圧トランジスタと、増幅されたサンプリング電圧を増幅された基準電圧と比較し、増幅されたサンプリング電圧が増幅された基準電圧より高いか否かを示す比較結果を出力する比較結果出力部とを有してもよい。【００１０】  本発明の第２の形態によると、ドライバが出力したアナログの被測定信号を取得し、ドライバによる被測定信号の出力タイミングを校正するキャリブレーション装置であって、被測定信号を予め定められたタイミングでサンプリングし、被測定信号のサンプリング電圧を出力するサンプラと、サンプリング電圧をアナログの基準電圧と比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を出力するコンパレータと、サンプラがサンプリングするタイミングを連続して変化させた場合に、比較結果が変化するタイミングにおいてサンプリング電圧が基準電圧に一致すると判定する判定部と、判定部において、サンプリング電圧が基準電圧に一致すると判定されたタイミングに基づいて、ドライバによる被測定信号の出力タイミングを校正するタイミング校正部とを備える。【００１１】  本発明の第３の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスが備える複数の端子のそれぞれに試験信号を印加するタイミングを示すタイミング信号を発生するタイミング発生部と、タイミング信号をそれぞれ遅延させる複数のタイミング遅延部と、複数のタイミング遅延部のそれぞれに対応して設けられ、複数のタイミング遅延部のそれぞれにより遅延されたタイミング信号のそれぞれが示すタイミングで、複数の端子のそれぞれに試験信号をそれぞれ印加する複数のドライバと、複数のドライバのそれぞれについて、ドライバが出力するアナログの試験信号を予め定められたタイミングでサンプリングし、試験信号のサンプリング電圧を出力するサンプラと、サンプリング電圧をアナログの基準電圧と比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を出力するコンパレータと、サンプラがサンプリングするタイミングを連続して変化させた場合に、比較結果が変化するタイミングにおいてサンプリング電圧が基準電圧に一致すると判定する判定部と、複数のドライバのそれぞれについて、判定部においてサンプリング電圧が基準電圧に一致すると判定されたタイミングに基づいて、複数のドライバのそれぞれが出力した試験信号が被試験デバイスに印加されるタイミングを一致させるべく、複数のタイミング遅延部のうちの少なくとも１つによるタイミング信号の遅延時間を校正するタイミング校正部とを備える。【００１２】  タイミング発生部は、タイミング信号に対応付けて、サンプラがサンプリングするタイミング、及び判定部が比較結果を検出するタイミングを示すストローブ信号を更に発生してもよい。試験装置は、ストローブ信号を分周する分周部と、分周部において分周されたストローブ信号を遅延させるストローブ遅延部とを更に備え、判定部は、ストローブ遅延部がストローブ信号を遅延させる遅延時間を連続して変化させた場合に、比較結果が変化する遅延時間においてサンプリング電圧が基準電圧に一致すると判定し、タイミング校正部は、複数のドライバのそれぞれについて、判定部においてサンプリング電圧が基準電圧に一致すると判定されたストローブ信号の遅延時間に基づいて、複数のドライバのそれぞれが出力した試験信号が被試験デバイスに印加されるタイミングを一致させるべく、複数のタイミング遅延部のうちの少なくとも１つによるタイミング信号の遅延時間を校正してもよい。【００１３】  試験装置は、複数のドライバのそれぞれが出力する試験信号における、遅延されたストローブ信号が示すタイミングでの電圧を取得するべく、コンパレータが試験信号のサンプリング電圧と比較する基準電圧を連続して変化させる基準電圧制御部と、ストローブ遅延部がストローブ信号を遅延させる遅延時間を連続して変化させ、基準電圧制御部が基準電圧を連続して変化させることにより、複数のドライバのそれぞれが出力する試験信号の波形を取得する波形取得部とを更に備えてもよい。試験装置は、波形取得部により取得した複数のドライバのそれぞれが出力する試験信号の波形に基づいて、被試験デバイスに所望の試験信号が印加されるように、ドライバが出力する信号を補正する試験信号補正部を更に備えてもよい。【００１４】  本発明の第４の形態によると、被試験デバイスを試験する試験装置において、試験装置が備える複数のドライバのそれぞれが出力した試験信号を取得し、複数のドライバのそれぞれによる試験信号の出力タイミングを校正するキャリブレーション方法であって、被試験デバイスが備える複数の端子のそれぞれに試験信号を印加するタイミングを示すタイミング信号を発生するタイミング発生処理と、タイミング信号をそれぞれ遅延させ、複数の遅延されたタイミング信号を出力するタイミング遅延処理と、複数の遅延されたタイミング信号のそれぞれが示すタイミングで、複数のドライバのそれぞれが試験信号を出力する試験信号出力処理と、複数のドライバのそれぞれについて、ドライバが出力するアナログの試験信号を予め定められたタイミングでサンプリングし、試験信号のサンプリング電圧を出力するサンプリング処理と、サンプリング電圧をアナログの基準電圧と比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を出力する比較処理と、サンプリング処理において試験信号がサンプリングされたタイミングを連続して変化させた場合に、比較結果が変化するタイミングにおいてサンプリング電圧が基準電圧に一致すると判定する判定処理と、複数のドライバのそれぞれについて、判定処理においてサンプリング電圧が基準電圧に一致すると判定されたタイミングに基づいて、複数のドライバのそれぞれが出力した試験信号が被試験デバイスに印加されるタイミングを一致させるべく、複数のドライバのそれぞれに対応して設けられた複数のタイミング遅延部のうち少なくとも１つによるタイミング信号の遅延時間を校正するタイミング校正処理とを含む。【００１５】  本発明の第５の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスに試験信号を印加するドライバと、ドライバによって被試験デバイスに印加された試験信号に対応して被試験デバイスから出力されるアナログの出力信号を予め定められたタイミングでサンプリングし、出力信号のサンプリング電圧を出力するサンプラと、サンプリング電圧をアナログの基準電圧と比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を出力するコンパレータとを備える。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１６】  本発明によれば、高価なオシロスコープを使用することなく、被試験デバイスへの試験信号の印加のタイミングについてのキャリブレーションを高い精度で実行することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の背景技術に係る試験装置１０の構成の一例を示すブロック図。
【図２】本発明の背景技術に係る試験装置２０の構成の一例を示すブロック図。
【図３】本発明の第１実施形態に係る試験装置３０の全体構成の一例を示すブロック図。
【図４】図３に示した波形取得部３６８の動作を説明するための波形図。
【図５】試験信号とストローブ信号との関係の一例を示す波形図。
【図６】ストローブ信号とサンプリング電圧との関係の一例を示す波形図。
【図７】サンプリング電圧とコンパレータ３５０における比較結果との関係の一例を示す波形図。
【図８】所望の試験信号の波形６００と、試験信号補正部３７０により補正された試験信号の波形６３０との関係の一例を示す波形図。
【図９】サンプラ３４８の構成の一例を示す接続図。
【図１０】この発明のノイズ除去機能を持つサンプラの実施例を説明するための接続図。
【図１１】図１０に示したノイズ除去機能を持つサンプラの動作を説明するための波形図。
【図１２】図１０に示したノイズ除去機能を持つサンプラの他の実施例を説明するための接続図。
【図１３】図１０に示したノイズ除去機能を持つサンプラの他の実施例を説明するための接続図。
【図１４】図１０に示したノイズ除去機能を持つサンプラの更に他の実施例を説明するための接続図。
【図１５】図１０に示したノイズ除去機能を持つサンプラの更に他の実施例を説明するための接続図。
【図１６】図１０に示したノイズ除去機能を持つサンプラの更に他の実施例を説明するための接続図。
【図１７】コンパレータ３５０の構成の一例を示す接続図。
【図１８】本発明の第１実施形態の変形例に係るキャリブレーション装置の構成の一例を示すブロック図。
【図１９】本発明の第１実施形態の変形例に係るキャリブレーション装置におけるサンプリング電圧の一例を示す波形図。
【図２０】本発明の第２実施形態に係る試験装置の全体構成の一例を示すブロック図。
【発明を実施するための最良の形態】
【００１８】  以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図３は、本発明の第１実施形態に係る試験装置３０の全体構成の一例を示す。試験装置３０は、試験信号を生成してＤＵＴに印加すると共に、ＤＵＴが試験信号に基づいて動作した結果出力する出力信号を期待値と比較し、ＤＵＴの良否を判定する。本実施形態に係る試験装置３０では、キャリブレーション装置３４０は、複数のテストボード３２０により生成され出力される試験信号を、ＤＵＴに代わって取得する。そして、キャリブレーション装置３４０は、取得した試験信号をサンプリングして基準電圧と比較した結果に基づいて、ＤＵＴが備える複数の端子のそれぞれに試験信号を印加する複数のテストボード３２０のそれぞれにおける、試験信号の出力タイミングについてのキャリブレーションを行う。これにより、複数のテストボード３２０が複数の端子のそれぞれに試験信号を印加するタイミングを一致させ、ＤＵＴの試験を高い精度で行うことを目的とする。【００１９】  試験装置３０は、タイミング発生部３００と、複数のテストボード３２０と、複数の伝送路３３０と、分周部３６０と、ストローブ遅延部３６２と、遅延制御部３６４と、キャリブレーション装置３４０と、基準電圧制御部３６６と、波形取得部３６８と、試験信号補正部３７０とを備える。タイミング発生部３００は、ＤＵＴが備える複数の端子のそれぞれに試験信号を印加するタイミングを示すタイミング信号を発生し、複数のテストボード３２０のそれぞれに供給する。また、タイミング発生部３００は、タイミング信号に対応付けて、キャリブレーション装置３４０において試験信号がサンプリングされるタイミング、及び基準電圧との比較結果が検出されるタイミングを示すストローブ信号を更に発生し、キャリブレーション装置３４０に供給する。【００２０】  複数のテストボード３２０のそれぞれは、ＤＵＴが備える複数の端子のそれぞれに対応して設けられ、タイミング遅延部３２２と、ドライバ３２４とを有する。タイミング遅延部３２２は、タイミング発生部３００が発生したタイミング信号を遅延させ、遅延されたタイミング信号をドライバ３２４に出力する。ドライバ３２４は、タイミング遅延部３２２により遅延されたタイミング信号が示すタイミングで、ドライバ３２４を有するテストボード３２０に対応する端子に伝送路３３０を介して試験信号を印加する。
分周部３６０は、タイミング発生部３００が出力したストローブ信号を分周し、ストローブ遅延部３６２に出力する。ストローブ遅延部３６２は、分周部３６０において分周されたストローブ信号を遅延させ、キャリブレーション装置３４０に出力する。遅延制御部３６４は、ストローブ信号の遅延時間をストローブ遅延部３６２に設定し、設定した遅延時間をキャリブレーション装置３４０及び波形取得部３６８に通知する。【００２１】  キャリブレーション装置３４０は、複数のドライバ３２４のそれぞれが出力したアナログの試験信号をＤＵＴに代わって取得し、取得した試験信号に基づいて複数のドライバ３２４のそれぞれによる試験信号の出力タイミングを校正する。キャリブレーション装置３４０は、比較回路３４２と、判定部３４４と、タイミング校正部３４６とを有する。比較回路３４２は、サンプラ３４８と、コンパレータ３５０とを含み、複数のドライバ３２４のそれぞれが出力したアナログの試験信号（被測定信号）をアナログの基準電圧と比較して比較結果を出力する。【００２２】  サンプラ３４８は、複数のドライバ３２４のそれぞれについて、ドライバ３２４が出力するアナログの試験信号を予め定められたタイミングでサンプリングし、試験信号のサンプリング電圧をコンパレータ３５０に出力する。具体的には、サンプラ３４８は、分周部３６０において分周され、ストローブ遅延部３６２において遅延されたストローブ信号が示すタイミングで試験信号をサンプリングする。コンパレータ３５０は、サンプラ３４８が出力したアナログのサンプリング電圧をアナログの基準電圧と比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を判定部３４４に出力する。具体的には、コンパレータ３５０は、アナログのサンプリング電圧がアナログの基準電圧より高い場合には論理値“１”を、低い場合には論理値“０”を比較結果として判定部３４４に出力する。【００２３】  判定部３４４は、サンプラ３４８が試験信号をサンプリングするタイミングに基づいたタイミングで、コンパレータ３５０が出力した比較結果を検出する。そして、判定部３４４は、サンプラ３４８が試験信号をサンプリングするタイミングを連続して変化させた場合に、検出した比較結果が変化するタイミングにおいてサンプリング電圧が基準電圧に一致すると判定し、判定結果をタイミング校正部３４６及び波形取得部３６８に出力する。具体的には、判定部３４４は、遅延されたストローブ信号に基づいたタイミングで比較結果を検出し、遅延制御部３６４がストローブ遅延部３６２に設定したストローブ信号の遅延時間を連続して変化させた場合に、比較結果が変化する遅延時間においてサンプリング電圧が基準電圧に一致すると判定する。【００２４】  タイミング校正部３４６は、複数のドライバ３２４のそれぞれについて、判定部３４４においてサンプリング電圧が基準電圧に一致すると判定されたタイミングに基づいて、複数のドライバ３２４のそれぞれが出力した試験信号がＤＵＴに印加されるタイミングを一致させるべく、複数のタイミング遅延部３２２のうちの少なくとも１つによるタイミング信号の遅延時間を校正する。具体的には、タイミング校正部３４６は、複数のドライバ３���４のそれぞれについて、判定部３４４においてサンプリング電圧が基準電圧に一致すると判定された場合の、遅延制御部３６４から通知されたストローブ信号の遅延時間に基づいて、複数のタイミング遅延部３２２のうちの少なくとも１つによるタイミング信号の遅延時間を校正する。【００２５】  基準電圧制御部３６６は、複数のドライバ３２４のそれぞれが出力する試験信号における、遅延されたストローブ信号が示すタイミングでの電圧を取得するべく、コンパレータ３５０が試験信号のサンプリング電圧と比較する基準電圧を連続して変化させる。波形取得部３６８は、ストローブ遅延部３６２がストローブ信号を遅延させる遅延時間を遅延制御部３６４が連続して変化させ、基準電圧制御部３６６が基準電圧を連続して変化させることにより、複数のドライバ３２４のそれぞれが出力する試験信号の波形をプロットして表わす複数の点データを取得し、試験信号補正部３７０に出力する。【００２６】  図４に、試験信号の波形をプロットして表わす点データを取得する様子を示す。ここでは、試験信号の立ち上がり時間の略中央を基準位相と定め、この基準位相から順次遅延時間をｔ１、ｔ２、ｔ３…のようにずらしながら試験信号をサンプリングし、そのサンプリングした電圧を基準電圧ＶＲＥＦで対応付けして求め、各遅延時間ｔ１、ｔ２、ｔ３…における試験信号の電圧をプロットし、少なくとも試験信号の１周期分を記録する。波形取得部３６８は、このようにして取得した複数の試験信号の波形上の点を表わすデータに基づいて、試験信号の波形を描画することができる。【００２７】  試験信号補正部３７０は、波形取得部３６８により取得した複数のドライバ３２４のそれぞれが出力する試験信号の波形に基づいて、例えば、伝送路３３０における抵抗などの様に、複数のドライバ３２４のそれぞれが出力する信号を補正する。試験信号補正部３７０は、例えば、テストボード３２０が有する波形成型器などの回路からドライバ３２４に入力される試験信号の波形を補正してもよい。これに代えて、試験信号補正部３７０は、ドライバ３２４が出力した試験信号の波形を補正してもよい。更に、これに代えて、試験信号補正部３７０は、ドライバ３２４の内部において試験信号の波形を補正してもよい。【００２８】  本実施形態に係る試験装置３０によれば、キャリブレーション装置３４０は、複数のドライバ３２４のそれぞれがＤＵＴに試験信号を印加するタイミングに基づいて、複数のタイミング遅延部３２２によるタイミング時間をキャリブレーションできる。これにより、試験装置３０は、高価なオシロスコープを使用することなく、ＤＵＴの試験を実行することができる。
また、本実施形態に係る試験装置３０によれば、波形取得部３６８は、複数のドライバ３２４のそれぞれが出力する試験信号の波形を精度よく取得することができる。また、試験信号補正部３７０は、取得した試験信号の波形に基づいて、複数のドライバ３２４のそれぞれが出力する試験信号の波形を補正できる。これにより、試験装置３０は、より正確な波形の試験信号をＤＵＴに印加して、ＤＵＴの試験を高い精度で実行できる。【００２９】  図５は、試験信号とストローブ信号との関係の一例を示す。図５Ａは、サンプラ３４８に入力される試験信号（被測定信号）の波形の一例を示す。タイミング発生部３００は、ドライバ３２４がＤＵＴに試験信号を印加するタイミングを示すタイミング信号に対応付けてストローブ信号を生成する。例えば、タイミング発生部３００は、タイミング信号に基づいて出力された試験信号における立ち上がり時間の略中央においてパルスを持ち、パルスの周期が試験信号における周期４００と同一となるように、ストローブ信号を生成してもよい。【００３０】  図５Ｂは、分周されたストローブ信号の波形の一例を示す。分周部３６０は、タイミング発生部３００が発生したストローブ信号のパルスの周期を、試験信号の周期４００の整数倍、例えば周期４１０となる様に分周し、ストローブ遅延部３６２に出力する。ストローブ遅延部３６２は、遅延制御部３６４により設定された遅延時間に基づいて、分周部３６０により分周されたストローブ信号に遅延させる。ストローブ遅延部３６２は、例えば遅延時間４２０により示されるように、正と負のいずれの遅延時間を用いてもよい。
図６は、ストローブ信号とサンプリング電圧との関係の一例を示す。図６Ａは、ストローブ信号の一例を示す。図６Ｂ及び図６Ｃは、図６Ａで示したストローブ信号のサンプリング電圧の一例を示す。サンプラ３４８は、サンプリング電圧をコンデンサに印加することにより充電し、サンプラ３４８における放電時定数により定められる放電時間が示す時間をかけて充電された全てを放電する。放電時間がストローブ信号の周期よりも短い場合、サンプラ３４８は、一回のサンプリングで充電したサンプリング電圧を、次のサンプリングを実行するまでにすべて放電する。従って、例えば試験信号におけるジッタ測定の様にサンプリング毎にサンプリング電圧を評価する必要がある場合に、サンプラ３４８は、ストローブ信号の周期が放電時間より長くなるように分周部３６０におけるおける分周数を設定することにより、適切なサンプリング電圧を出力できる。【００３１】  放電時間がストローブ信号の周期よりも長い場合、サンプラ３４８は、一回のサンプリングで充電したサンプリング電圧の一部を次のサンプリングを実行した後も充電したままとし、繰り返しサンプリングを行うことによりサンプリング電圧を増幅する。増幅されたサンプリング電圧は、サンプラ３４８における充電時定数と放電時定数とで決まる電圧値において平衡に達する。一般に、サンプラ３４８は、一回のサンプリングにおいて、入力される試験信号の電圧に対して低いサンプリング電圧を出力する。具体的には、サンプラ３４８は、一回のサンプリングにおいて、入力される試験信号の電圧に対して１／１０から１／１００となるサンプリング電圧を出力する。従って、サンプラ３４８は、一回のサンプリングで出力するサンプリング電圧がコンパレータ３５０により検出可能な電圧に対して低い場合に、ストローブ信号の周期が放電時間より短くなるように分周部３６０における分周数を設定してサンプリング電圧を増幅することにより、コンパレータ３５０が検出可能なサンプリング電圧を出力できる。【００３２】  図７は、サンプリング電圧とコンパレータ３５０による比較結果との関係の一例を示す。図７Ａは、サンプラ３４８に入力される試験信号の波形の一例を示す。サンプラ３４８は、試験信号としてＤＵＴへの印加における基準電圧ＶＲＥＦ’をサンプリングした場合、基準電圧ＶＲＥＦとしてサンプリング電圧を出力する。
図７Ｂは、互いに異なるタイミングで発生したストローブ信号のそれぞれの波形を重ね合わせた波形の一例を示す。図７Ｃは、互いに異なるストローブ信号のそれぞれに対応するサンプリング電圧の一例を示す。サンプラ３４８は、試験信号をストローブ信号５００が示すタイミングでサンプリングした場合、基準電圧ＶＲＥＦを下回るサンプリング電圧５３０を出力する。また、サンプラ３４８は、試験信号をストローブ信号５１０が示すタイミングでサンプリングした場合、基準電圧ＶＲＥＦに一致するサンプリング電圧５４０を出力する。また、サンプラ３４８は、試験信号をストローブ信号５２０が示すタイミングでサンプリングした場合、基準電圧ＶＲＥＦを上回るサンプリング電圧５５０を出力する。【００３３】  図７Ｄは、ストローブ信号における遅延時間を変化させた場合の、判定部３４４が検出したコンパレータ３５０における比較結果の変化の一例を示す。判定部３４４は、サンプリング電圧５４０より低いサンプリング電圧が出力されるストローブ信号、例えばストローブ信号５００に基づくタイミングにおいて、比較結果を論理値“０”として検出する。また、判定部３４４は、サンプリング電圧５４０より高いサンプリング電圧が出力されるストローブ信号、例えばストローブ信号５２０に基づくタイミングにおいて、比較結果を論理値“１”として検出する。つまり、判定部３４４が検出する比較結果は、基準電圧ＶＲＥＦに一致するサンプリング電圧５４０に対応するストローブ信号５１０における遅延時間の前後で変化する。従って、判定部３４４は、遅延制御部３６４がストローブ信号の遅延時間を連続して変化させた場合に、遅延されたストローブ信号が示すタイミングで検出したコンパレータ３５０における比較結果が変化する遅延時間において、サンプラ３４８に入力された試験信号の電圧がＤＵＴへの印加における基準電圧ＶＲＥＦ’に一致していると判定する。【００３４】  タイミング校正部３４６は、判定部３４４において試験信号の電圧が基準電圧ＶＲＥＦ’に一致していると検出されたタイミングに基づいて、試験信号を出力したドライバ３２４に対応するタイミング遅延部３２２におけるタイミング信号の遅延時間を校正し、複数のドライバ３２４のそれぞれがＤＵＴに印加する試験信号の電圧が基準電圧ＶＲＥＦ’に達するタイミングに一致させる。タイミング校正部３４６は、複数のドライバ３２４のうち何れか一つのドライバ３２４を選択し、他の複数のドライバ３２４のそれぞれにおける試験信号の印加のタイミングを一のドライバ３２４における試験信号の印加のタイミングに一致させるべく、他の複数のドライバ３２４のそれぞれに対応するタイミング遅延部３２２の遅延時間を校正する。これに代えて、タイミング校正部３４６は、複数のドライバ３２４のそれぞれにおける試験信号の印加のタイミングを、予め定めたタイミングに一致させるべく、複数のドライバ３２４のそれぞれに対応するタイミング遅延部３２２の遅延時間を校正する。【００３５】  本実施形態に係る試験装置３０によれば、ストローブ信号の遅延時間を連続して変化させた場合のサンプリング電圧と基準電圧との比較結果の変化を検出することにより、試験信号の電圧が基準電圧に一致するタイミングを正確に検出できる。これにより、キャリブレーション装置３４０は、ＤＵＴに試験信号を印加するタイミングについてのキャリブレーションを、より高い精度で実行できる。
図８は、所望の試験信号の波形６００と、試験信号補正部３７０により補正された試験信号の波形６３０との関係の一例を示す。波形６００は、ＤＵＴに印加される試験信号に所望される波形である。ドライバ３２４により出力された試験信号の波形は、出力された直後に波形６００と同一であった場合でも、例えば、伝送路３３０における抵抗などの影響により高域成分が減衰し、ＤＵＴに印加される直前には波形６００とは異なる場合がある。試験信号補正部３７０は、波形取得部３６８により取得した試験信号の波形に基づいて、ＤＵＴに印加される試験信号の波形を所望される波形６００にするべく、ドライバ３２４が出力する試験信号の波形を、例えば、立ち上がり部６１０をハイ側電圧ＶＨより高く、立ち下り部６２０をロー側電圧ＶＬより低くした波形６３０となる様に補正する。【００３６】  本実施形態に係る試験装置３０によると、試験信号補正部３７０は、ドライバ３２４が出力する試験信号の波形を補正することにより、ＤＵＴに印加される試験信号の波形を所望の波形にできる。これにより、試験装置３０は、立ち上がり部や立ち下り部の波形が正確な試験信号をＤＵＴに印加して、高い精度で試験を実行できる。
図９は、サンプラ３４８の構成の一例を示す。図９Ａは、４つのダイオードを用いたサンプラ３４８の構成の一例を示す。サンプラ３４８は、ダイオード７００、７０２、７０４、及び７０６を含むスイッチング回路と、コンデンサ７１０とを含む。サンプラ３４８は、ストローブ信号ＶＳＨと、ストローブ信号ＶＳＨに対して正負を反転させたストローブ信号ＶＳＬとが入力されることにより、ダイオード７００、７０２、７０４、及び７０６をオンにする。この場合、ダイオード７００及びダイオード７０２の中間点と、ダイオード７０４及びダイオード７０６の中間点との間に電位差は無いので、試験信号ＶＴが入力されることによりダイオード７００及びダイオード７０２の中間点に発生した電位は、ダイオード７０４及びダイオード７０６の中間点においても発生し、コンデンサ７１０に印加される。即ち、４つのダイオードを用いたブリッジ回路によるスイッチング回路は、予め定められたタイミング、具体的にはストローブ信号が示すタイミングで試験信号ＶＴをコンデンサ７１０に印加する。コンパレータ３５０は、コンデンサ７１０に印加されて充電された電圧をサンプリング電圧ＶＳＭＰとして基準電圧と比較する。【００３７】  図９Ｂは、２つのダイオードを用いたサンプラ３４８の構成の一例を示す。サンプラ３４８は、ダイオード７２０及びダイオード７２２を含むスイッチング回路と、抵抗器７２４と、抵抗器７２６と、コンデンサ７３０とを含む。サンプラ３４８は、ストローブ信号ＶＳＨと、ストローブ信号ＶＳＨに対して正負を反転させたストローブ信号ＶＳＬとが入力されることにより、ダイオード７２０及びダイオード７２２をオンにする。この場合、ダイオード７２０及びダイオード７２２の中間点と、抵抗器７２４及び抵抗器７２６の中間点との間に電位差は無いので、試験信号ＶＴが入力されることによりダイオード７２０及びダイオード７２２の中間点に発生した電位は、抵抗器７２４及び抵抗器７２６の中間点においても発生し、コンデンサ７３０に印加される。即ち、２つのダイオードを用いたスイッチング回路は、予め定められたタイミング、具体的にはストローブ信号が示すタイミングで試験信号ＶＴをコンデンサ７３０に印加する。コンパレータ３５０は、コンデンサ７３０に印加されて充電された電圧をサンプリング電圧ＶＳＭＰとして基準電圧と比較する。【００３８】  図１０はノイズ除去機能を備えたサンプラ３４８の実施例を示す。サンプラ３４８ではパルス幅が狭く、振幅が大きいストローブ信号ＶＳＬとＶＳＨとが与えられる。一般にパルス幅が狭く、振幅が大きいパルスは伝搬路上でインピーダンス不整合部分等で反射或は遅延を発生し、ノイズを発生させる。ノイズはストローブ信号ＶＳＨ及びＶＳＬの直後に到来する。ストローブ信号ＶＳＨ、ＶＳＬの直後はスイッチング回路を構成するダイオード７００、７０２、と７０４、７０６は既にオフの状態に戻っているが、コンデンサＣ１、Ｃ１’を通じてノイズが印加されると、このノイズがオフの状態にあるダイオード７０４、７０６の接合容量を通じて洩れ出し、この洩れたノイズがホールドコンデンサ７１０に到来し、サンプリング電圧ＶＳＭＰを変動させる。【００３９】  この発明ではこのサンプリング電圧ＶＳＭＰに重畳するノイズＮＯＩＳを除去するために、サンプラ３４８に近接してノイズ抽出回路９００を設ける。ノイズ抽出回路９００は図１０に示す実施例では直流バイアス電圧によってオフの状態に維持されて直列接続された一対のダイオード９０１及び９０２と、この直列接続の一端側と他端側にストローブ信号ＶＳＬ及びＶＳＨを印加するコンデンサＣ２及びＣ２’と、ダイオード９０１及び９０２の接続中点からノイズを抽出する抽出線９０３とによって構成するか又は、図１５で説明するように、ダイオード９０１及び９０２に代えて、これらダイオード９０１、９０２のオフ時の抵抗値と同等の抵抗値を持つ抵抗器９１１及び９１２の直列回路と、この直列回路の一端側及び他端側にストローブ信号ＶＳＬ、ＶＳＨを印加するコンデンサＣ２及びＣ２’と、抵抗器９１１、９１２の接続中点からノイズを抽出する抽出線９０３とによって構成することができる。【００４０】  図１０に示したノイズ抽出回路９００によればオフの状態に維持されたダイオード９０１と９０２で構成される直列回路の一端側及び他端側にコンデンサＣ２、Ｃ２’を通じてストローブ信号ＶＳＬ、ＶＳＨが印加されると、ストローブ信号ＶＳＬ、ＶＳＨは大部分逆極性であるため、互いに相殺されて抽出線９０３には表れない。これに対し、ノイズＮＯＩＳはコンデンサＣ２側の成分とコンデンサＣ２’側の成分が完全に逆極性である保証が無いため、その位相差を持つ成分が抽出線９０３に表れ、ノイズとして抽出される。（サンプリング電圧ＶＳＭＰに重畳するノイズＮＯＩＳもこのようにして発生したノイズである）。【００４１】  このようにして抽出したノイズＮＯＩＳを例えば差動増幅器で構成したアナログ減算器９１０の一方の入力端子に入力し、他方の入力端子にサンプリング電圧ＶＳＭＰを入力することによりサンプリング電圧ＶＳＭＰに重畳しているノイズＮＯＩＳを除去することができる。
図１１にノイズ除去の様子を示す。図１１Ａはストローブ信号、この例ではＶＳＨとノイズＮＯＩＳの波形を示す。図１１Ｂはサンプリング電圧ＶＳＭＰとこれに重畳するノイズＮＯＩＳを示す。図１１Ｃはノイズ抽出回路９００から抽出したノイズＮＯＩＳを示す。図１１Ｄはアナログ減算器９１０を構成する差動増幅器の一方の出力端子ｄの出力信号の波形、図１１Ｅは他方の出力端子ｅの出力信号の波形を示す。これらの波形から明らかなように、アナログ減算器９１０の出力側ではノイズＮＯＩＳは除去され、コンパレータにおける基準電圧との比較において、誤差の発生を抑えることができる。【００４２】  図１２は図９Ｂに示したサンプラ３４８にノイズ除去機能を付加した実施例を示す。つまり、ダイオード７２０と７２２で構成されるスイッチング回路と並列に、抵抗器７２４と７２６の直列回路を接続し、抵抗器７２４と７２６の接続中点からサンプリング電圧ＶＳＭＰを出力するよう構成した場合を示す。この場合も、サンプラ３４８のサンプリング電圧ＶＳＭＰにノイズＮＯＩＳが重畳する点は図１０と同様である。また、ノイズ抽出回路９００も図１０の場合と同じであるから図１２に示す回路の動作及び作用効果は図１０の場合と同じである。但し、抵抗器７２４と７２６の抵抗値はダイオード７２０と７２２のオフ時の抵抗値にほぼ等しい値に選定される。【００４３】  図１３はノイズ除去機能を持つサンプラ３４８の更に他の実施例を示す。この図１３に示す実施例ではサンプラ３４８側のバイアス電圧源と、ノイズ抽出回路９００のバイアス電圧源とを分離し、この例ではノイズ抽出回路９００側のバイアス電圧源＋ＶＣと−ＶＣの電圧を調整可能とした場合を示す。このように、ノイズ抽出回路９００のバイアス電源＋ＶＣ及び−ＶＣをサンプラ３４８のバイアス電圧源＋ＶＢ、−ＶＢと分離し、その電圧を調整可能としたことによりノイズ抽出回路９００を構成するダイオード９０１と９０２に印加する逆バイアス電圧を単独で調整できることになる。この結果、ダイオード９０１と９０２の接合容量を自由に調整できることになり、抽出するノイズＮＯＩＳの振幅を調整することができる。この結果、サンプリング電圧ＶＳＭＰに重畳するノイズＮＯＩＳの振幅に合わせることができ、ノイズＮＯＩＳの除去率を高めることができる効果が得られる。【００４４】  図１４はサンプラ３４８の構造を図９Ｂに示したサンプラの構造とした場合を示す。この場合もノイズ抽出回路９００のバイアス電圧源＋ＶＣと−ＶＣを単独で調整可能とし抽出するノイズの振幅を調整可能とした場合を示す。
図１５はサンプラ３４８のバイアス電圧源＋ＶＢと−ＶＢを調整可能とし、スイッチング回路を構成する４つのダイオード７００、７０２、７０４、７０６に印加する逆バイアス電圧を調整し、サンプリング電圧ＶＳＭＰに重畳するノイズＮＯＩＳの振幅を調整し、ノイズ抽出回路９００から抽出されるノイズＮＯＩＳとの振幅と合致させ、ノイズの除去率を向上させるように構成した場合を示す。また、この図１５に示す実施例ではノイズ抽出回路９００において、互いに逆バイアス電圧によりオフの状態に制御されたダイオード９０１と９０２の代わりにこれらダイオード９０１、９０２のオフ時の抵抗値と同等の抵抗値を持つ抵抗器９１１と９１２を用いた場合を示す。このように構成しても、抽出線９０３にはストローブ信号ＶＳＬ及びＶＳＨの印加直後に到来するノイズＮＯＩＳを抽出することができ、抽出したノイズＮＯＩＳを用いてサンプリング電圧ＶＳＭＰに重畳したノイズＮＯＩＳを除去することができる。【００４５】  図１６はサンプラ３４８のスイッチング回路をダイオード７２０及び７２２と、抵抗器７２４、７２６で構成し、ダイオード７２０と７２２に印加する逆バイアス電圧源＋ＶＢ、−ＶＢを調整可能な電圧源とし、更に、ノイズ抽出回路９００を抵抗器９１１、９１２とこれら抵抗器９１１、９１２にダイオードの接合容量と同程度の微少容量のコンデンサ９２１と９２２を並列接続して構成した場合を示す。
サンプラ３４８の構成は図１４で説明した通りであり、ダイオード７２０と７２２に印加する逆バイアス電圧源−ＶＢと＋ＶＢを調整可能な電圧源とし、ノイズ抽出回路９００で抽出するノイズと振幅を合致させてノイズの除去率を向上させる点は図１４及び図１５で説明したのと同じである。図１６で特徴とする点はノイズ抽出回路９００において、ダイオード９０１と９０２の代わりに用いた抵抗器９１１及び９１２と並列にコンデンサ９２１及び９２２を接続した構成とした点である。このコンデンサ９２１と９２２の容量値をノイズの周波数特性に応じて適当値に選定することにより、ノイズ抽出回路９００の応答特性を向上させることができる。この応答特性の向上により、ノイズの除去率を更に一層向上させることができる。【００４６】  図１７は、コンパレータ３５０の構成の一例を示す。コンパレータ３５０は、電流源８００と、サンプリング電圧トランジスタ８１０と、基準電圧トランジスタ８２０と、比較結果出力部８３０とを含む。電流源８００は、サンプリング電圧トランジスタ８１０及び基準電圧トランジスタ８２０のエミッタ側に電流を発生させる。サンプリング電圧トランジスタ８１０は、サンプリング電圧ＶＳＭＰをベースに入力されることにより、コレクタにサンプリング電圧ＶＳＭＰを増幅した電圧ＶＡＲＥＦを発生させる。基準電圧トランジスタ８２０は、基準電圧ＶＲＥＦをベースに入力されることにより、コレクタに基準電圧ＶＲＥＦを増幅した電圧ＶＡＲＥＦを発生させる。比較結果出力部８３０は、増幅されたサンプリング電圧ＶＡＳＭＰを増幅された基準電圧ＶＡＲＥＦと比較し、増幅されたサンプリング電圧ＶＡＳＭＰが増幅された基準電圧ＶＡＲＥＦより高いか否かを示す比較結果を出力する。【００４７】  本実施形態に係るキャリブレーション装置３４０は、コンパレータのみで構成された比較回路に代えて、高速なスイッチング回路及びコンデンサを含むサンプラ３４８とコンパレータ３５０とを含む比較回路３４２を有する。これにより、コンパレータの帯域不足による等価立ち上がり時間の影響やオーバードライブ電圧に依存する応答時間の変動といった、試験信号の電圧と基準電圧との比較における精度の低下を回避して、より正確なキャリブレーションを実行できる。
図１８は、本発明の第１実施形態の変形例に係るキャリブレーション装置３４０の構成の一例を示す。キャリブレーション装置３４０は、比較回路３４２と、判定部３４４と、タイミング校正部３４６とを有する。キャリブレーション装置３４０は、図３で示したキャリブレーション装置３４０と略同一の構成及び機能を有するため、相違点を除き説明を省略する。【００４８】  比較回路３４２は、サンプラ３４８と、コンパレータ３５０とを含む。サンプラ３４８は、遅延されたストローブ信号が示すタイミングで試験信号をサンプリングし、試験信号のサンプリング電圧をコンパレータ３５０に出力する。ここで、サンプラ３４８は、スイッチング回路におけるダイオードの逆バイアス電圧ＶＢに基準電圧ＶＲＥＦを重畳することにより、スイッチング回路がオフの場合に、基準電圧ＶＲＥＦをサンプリング電圧として出力する。コンパレータ３５０は、サンプラ３４８が出力したサンプリング電圧を基準電圧ＶＲＥＦと比較し、サンプリング電圧が基準電圧より高いか否かを示す比較結果を判定部３４４に出力する。【００４９】  図１９は、本発明の第１実施形態の変形例に係るキャリブレーション装置３４０におけるサンプリング電圧の一例を示す。図１９Ａは、サンプラ３４８に入力される試験信号の波形の一例を示す。図１９Ｂは、互いに異なるタイミングで発生したストローブ信号のそれぞれの波形を重ね合わせた波形の一例を示す。図１９Ｃは、互いに異なるタイミングで発生したストローブ信号のそれぞれに対応するサンプリング電圧の一例を示す。
サンプラ３４８におけるスイッチング回路がオフ状態の場合、サンプラ３４８は、サンプリング電圧として基準電圧ＶＲＥＦを出力する。サンプラ３４８は、試験信号をストローブ信号１０００が示すタイミングでサンプリングした場合、基準電圧ＶＲＥＦを下回るサンプリング電圧を出力する。また、サンプラ３４８は、試験信号をストローブ信号１０１０が示すタイミングでサンプリングした場合、基準電圧ＶＲＥＦに一致するサンプリング電圧を出力する。また、サンプラ９１０は、試験信号をストローブ信号１０２０が示すタイミングでサンプリングした場合、基準電圧ＶＲＥＦを上回るサンプリング電圧を出力する。コンパレータ３５０は、ストローブ信号が示すタイミングにおける試験信号のサンプリング電圧が基準電圧ＶＲＥＦに対して高い乃至は低いか否かを、サンプリング電圧において基準電圧ＶＲＥＦから見て正乃至は負の方向にパルスが発生しているか否かにより判断する。【００５０】  本変形例に係るキャリブレーション装置３４０によれば、コンパレータ３５０は、サンプリング電圧と基準電圧との比較を、サンプリング電圧におけるパルス発生方向で判断できる。これにより、キャリブレーション装置３４０は、コンパレータ３５０におけるリニアリティー誤差を小さくして、より精度の高いキャリブレーションを実行できる。
図２０は、本発明の第２実施形態に係る試験装置１２００の全体構成の一例を示す。試験装置１２００は、試験信号を生成してＤＵＴに印加し、ＤＵＴが試験信号に基づいて動作した結果出力する出力信号を期待値と比較することにより、ＤＵＴの良否を判定する。本実施形態に係る試験装置１２００では、ＤＵＴが出力する出力信号を期待値と比較する精度を高めることを目的とする。【００５１】  試験装置１２００は、パターン発生部３８０と、タイミング発生部３００と、波形整形部３８５と、ドライバ３２４と、サンプラ３４８と、コンパレータ３５０と、論理比較部３８７とを備える。パターン発生部３８０は、ＤＵＴに印加する試験信号のパターンを示す試験パターン、及びＤＵＴが出力する出力信号と比較する期待値のパターンを示す期待値パターンを発生する。タイミング発生部３００は、ＤＵＴに試験信号を印加するタイミングを示すタイミング信号を発生する。また、タイミング発生部３００は、タイミング信号に対応付けて、ＤＵＴが出力する出力信号を検出するタイミングを示すストローブ信号を発生する。【００５２】  波形整形部３８５は、パターン発生部３８０が発生した試験パターンと、タイミング発生部３００が発生したタイミング信号が示すタイミングに基づいて、試験信号の波形を整形し、ドライバ３２４に出力する。ドライバ３２４は、波形整形部３８５が整形した試験信号の波形を取得し、ＤＵＴに試験信号を印加する。
サンプラ３４８は、ドライバ３２４によってＤＵＴに印加された試験信号に対応してＤＵＴから出力されるアナログの出力信号を予め定められたタイミング、具体的には、タイミング発生部３００が出力したストローブ信号が示すタイミングでサンプリングし、出力信号のサンプリング電圧をコンパレータ３５０に出力する。コンパレータ３５０は、サンプラ３４８が出力したサンプリング電圧をアナログの基準電圧ＶＲＥＦと比較し、サンプリング電圧が基準電圧ＶＲＥＦより高いか否かを示す比較結果を論理比較部３８７に出力する。論理比較部３８７は、コンパレータ３５０が出力した比較結果を、タイミング発生部３００が発生したストローブ信号が示すタイミングで検出し、検出した比較結果をパターン発生部３８０が発生した期待値パターンと比較することによりＤＵＴの正否を判定する。【００５３】  本実施形態に係る試験装置１２００によれば、ＤＵＴが出力した出力信号をサンプラ３４８でサンプリングし、サンプリング電圧をコンパレータ３５０で基準電圧と比較する。これにより、コンパレータ３５０の帯域不足による等価立ち上がりの時間の影響やオーバードライブ電圧に依存する応答時間の変動といった、出力信号の受信における精度の低下を回避して、精度の高い試験を実行できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更またはは改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【００５４】  この発明による比較回路、キャリブレーション装置、試験装置、キャリブレーション方法は各種の半導体デバイスの製造工場等で活用される。
【図１】
0004313799.tif 000002
【図２】
0004313799.tif 000003
【図３】
0004313799.tif 000004
【図４】
0004313799.tif 000005
【図５】
0004313799.tif 000006
【図６】
0004313799.tif 000007
【図７】
0004313799.tif 000008
【図８】
0004313799.tif 000009
【図９】
0004313799.tif 000010
【図１０】
0004313799.tif 000011
【図１１】
0004313799.tif 000012
【図１２】
0004313799.tif 000013
【図１３】
0004313799.tif 000014
【図１４】
0004313799.tif 000015
【図１５】
0004313799.tif 000016
【図１６】
0004313799.tif 000017
【図１７】
0004313799.tif 000018
【図１８】
0004313799.tif 000019
【図１９】
0004313799.tif 000020
【図２０】
0004313799.tif 000021