(57)【特許請求の範囲】
【請求項１】
電界を印加された測定セル（１０）内の開口を通過するキャリア流体に含まれる粒子の電気測定を行う装置において使用するのに適した接合型電界効果トランジスタ（ＪＦＥＴ）ＲＦ発振−検出回路（３０）であって、前記ＪＦＥＴ  ＲＦ発振−検出回路は、
前記測定セルに電気的に結合され、前記測定セルに印加するＲＦ周波数を確立するＲＦ共振回路（８０、１３０）と、
前記ＲＦ共振回路に接続され、前記測定セルの開口内に粒子が存在する結果としての前記ＲＦ電界の変化に関係するＲＦ負荷の変化を検出するように動作するＲＦ負荷変化検出回路（８１−８３）とを備え、
前記ＪＦＥＴ  ＲＦ発振器は、更に、前記ＲＦ共振回路に結合された第１及び第２のＪＦＥＴ（５０、６０）を備え、前記第１及び第２のＪＦＥＴは、それらのドレイン及びソース端子を並列に結合し、それぞれが異なったＶＤＳ対ＩＤＳ特性を有し、第１のＪＦＥＴはＣ級モードで動作し、第２のＪＦＥＴはＡＢ級モードで動作し、それぞれのＶＤＳ対ＩＤＳ特性の二乗則検出領域で動作するようにバイアスされていることを特徴とするＪＦＥＴ  ＲＦ発振−検出回路。
【請求項２】
前記ＲＦ共振回路が、前記ＲＦ発振−検出器のＲＦ電圧変化出力を前記測定セルに印加される上昇ＲＦ電圧変化まで増加させ、前記測定セルから見た前記ＲＦ発振−検出器の電気インピーダンスを増大するように動作する変圧器（９０）を含む低Ｑ  ＲＦ共振回路を備える請求項１に記載のＪＦＥＴ  ＲＦ発振−検出回路。
【請求項３】
さらに、前記ＲＦ負荷変化検出回路のＲＦ負荷感知ノード（８２）に結合され、コンプライアンス電圧の変化において一定の出力インピーダンスを維持するよう動作する電流ミラー（１５０）を含む、請求項２に記載のＪＦＥＴ  ＲＦ発振−検出回路。
【請求項４】
さらに、前記ＲＦ負荷感知ノードに結合されるバイパス・コンデンサ（１７０）を含み、前記バイパス・コンデンサと前記電流ミラーとのパラメータが、前記ＲＦ負荷感知ノードでのＲＦ負荷変化検出パルスの大きさを最大化するよう選択される、請求項３に記載のＪＦＥＴ  ＲＦ発振−検出回路。
【請求項５】
前記低Ｑ  ＲＦ共振回路が、前記ＲＦ共振回路の共振周波数を確立するため前記変圧器の巻き線（８０）と結合されたガラスピストン可変同調コンデンサ（１２０）を含む、請求項４に記載のＪＦＥＴ  ＲＦ発振−検出回路。
【請求項６】
前記測定セルが前記開口の入口側及び出口側の電極を含み、さらに、ＤＣ電圧源からのＤＣ電圧と前記ＲＦ共振回路からのＲＦ電圧とを前記測定セルの前記電極に結合し、前記ＤＣ電圧を前記ＲＦ電圧から分離する一方で前記ＤＣ電圧及び前記ＲＦ電圧の変化を導出するよう動作するインタフェース回路（１８０）を含む、請求項１に記載のＪＦＥＴ  ＲＦ発振−検出回路。
【請求項７】
前記変圧器が、前記ＪＦＥＴ  ＲＦ発振器の動作状態の表示を提供するためＲＦ発振検出器（３００）に結合された再生変圧器巻き線（１３５）を含む、請求項２に記載のＪＦＥＴ  ＲＦ発振−検出回路。
【請求項８】
電界が印加される測定セル（１０）内の開口を通過するキャリア流体中に含まれる粒子の電気測定を行う装置において、ＲＦ界を前記測定セルに結合し、前記測定セル開口内の粒子の存在に関係する前記ＲＦ電界の変化を導出する方法であって、前記方法が、
（ａ）前記測定セルに電気的に結合され、前記測定セルに印加されるＲＦ電界の周波数を確立するように動作するＲＦ共振回路（８０、１３０）を含むＲＦ発振器（３０）を提供し、及び
（ｂ）前記ＲＦ共振回路を、前記測定セル開口内の粒子の前記存在の結果として前記ＲＦ電界の変化に関係するＲＦ負荷変化を検出するよう動作するＲＦ負荷検出回路（８１−８３）に結合することを備え、
更に、前記ＲＦ発振器は前記ＲＦ共振回路に結合された第１と第２のＪＦＥＴ（５０、６０）を含み、前記第１と第２のＪＦＥＴは、そのドレインとソース端子を並列に結合し、それぞれが異なったＶDS対ＩDS特性を有し、前記第１のＪＦＥＴがＣ級モードで動作し、前記第２のＪＦＥＴがＡＢ級モードで動作し、それぞれのＶDS対ＩDS特性の二乗則検出領域で動作するようバイアスをかけられることを特徴とする方法。
【請求項９】
前記ＲＦ共振回路が、前記ＲＦ発振−検出器のＲＦ電圧変化出力を前記測定セルに印加される上昇ＲＦ電圧変化まで増加させ、前記測定セルから見た前記ＲＦ発振−検出器の電気インピーダンスを増大するよう動作する変圧器（９０）を備え、前記ステップ（ｂ）が電流ミラー（１５０）を前記ＲＦ負荷変化検出回路のＲＦ負荷感知ノード（８２）に結合し、前記電流ミラーがコンプライアンス電圧の変化を通じて一定の出力インピーダンスを維持するよう動作するようになっている請求項８に記載の方法。
【請求項１０】
前記変圧器が、前記ＲＦ発振器の動作状態の表示を提供するためＲＦ発振−検出器（３００）に結合された再生変圧器巻き線（１３５）を含む、請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
〔技術的分野〕
本発明は一般に、フローサイトメータ・システムにおいてキャリヤ流体中に含まれる粒子（例えば、血球）の電気測定を行うために使用される種類のＲＦ（無線周波数）発振器／検出器に関する。本発明は特に、インピーダンス整合変圧器によってフローセルに結合される、比較的低Ｑのタンク回路を有する、二連接合電界効果トランジスタ（ＪＦＥＴ）によるハートレーＲＦ発振器を利用する、新しい改良型固体素子ＲＦ発振−検出回路を定める。
【０００２】
〔背景技術〕
疾病の診断及び治療に付加するものとして、医療産業は一般に、図１の１０で図示されるような様々な種類の粒子サイトメータを利用して、患者の体液中の粒子（例えば、血球）を分析している。例えば、患者の血液を分析するため、全血試料はまず食塩水によって希釈され、溶解によって赤血球を全て破壊した後、残った白血球を元の寸法に戻すため安定化される。
【０００３】
次に、準備された血液試料は試料保持チャンバ１２に入れられ、血液試料の流れは、流れチャネル１１に沿って、保持チャンバ１２から、粒子が一度に１つずつ数えられるようにする制限オリフィスまたは開口１４を通して、受けチャンバ１６に運ばれる。フローセルの保持チャンバのそれぞれの一端（保持チャンバ１２と受けチャンバ１６）に結合された電極２１及び２３を介して、好適にはハートレー発振器として構成された（但し他の発振器アーキテクチャが使用されることもある）発振−検出回路１７により、各粒子の移動量を測定するＤＣ電界と、開口１４を通過した各粒子の密度を測定するＲＦ界とがフローセル１０に印加される。
【０００４】
フローセル・オリフィス１４を通過する際、粒子はその寸法または量に比例してオリフィスの抵抗を変化させる。この抵抗の変化は電極２１及び２３でＤＣ電圧パルスとして反映される。血球の不透明度または密度は、フローセル開口１４のリアクタンスの変化に関連する。フローセル１０の電極２１及び２３をＲＦ発振−検出回路１７の共振（ＬＣタンク）回路と並列に結合することで、フローセルのリアクタンスの変化はＲＦ発振器の動作における対応する変化として反映され、それはＲＦパルス検出／復調器によって測定される。
【０００５】
従来の電子管によるフローセルＲＦ発振検出回路を詳細に記述した米国特許文献の例として、コールター（Ｃｏｕｌｔｅｒ）他、第３，５０２，９７４号、グローヴス（Ｇｒｏｖｅｓ）他、第４，２９８，８３６号、グローヴス他、第４，５２５，６６６号、及びコールター他、第４，７９１，３５５号といった米国特許に留意する。また、文献  題名「技術者のノートブック：ＲＦ設計から１トランジスタ伝送回路」Ｖｏｌ１９、１９９６年２月、Ｎｏ２、ページ８２がハートレー発振器へのＪＦＥＴの使用を開示している。
【０００６】
さて、図１に示される種類の電子管によるフローセル測定回路は粒子寸法と密度の両方の表示を提供する上で有効であるが、改善するには費用も時間もかかる多数の問題を有している。根本的な欠点は、それが元来比較的古い電子管を構成要素に使用するものとして設計され、現在も依然としてそのように構成されているということである。真空（及びガス充填）電子管の製造業者の数が減少し続けているため、このことは潜在的に構成要素の入手可能性に影響を及ぼしている。さらに、ＲＦ（ハートレー）発振器の新しく購入し設置された電子管の有効寿命は予測できないだけでなく、経験が示すところによれば、ハートレー発振−検出回路中の大部分の電子管の有効な機能は、（たとえ電子管試験器による相互コンダクタンス測定で電子管が良品であることが示されても）非常に制限されている。電子管はせいぜい３〜９ヶ月のある期間持つことしか期待できず、通常フローセル毎に年２回程度の修理／保守サービスの呼び出しを必要とする。
【０００７】
〔発明の概要〕
電子管の経時変化の問題に対する簡単明瞭な解決法は電子管（例えば、三極管）をバイポーラ・トランジスタ、ＭＯＳＦＥＴ、ＪＦＥＴといった固体素子によって置換することだと思われるかもしれないが、ここではそれは当てはまらない。本発明者の研究によって明らかにされたところによれば、検出器として首尾よく機能するために必要な感度を示すためには、電子管は、図２の三極管特性の２７で示される、プレート電流対プレート電圧の関係の比較的狭い、急傾斜領域で動作しなければならない。
【０００８】
判明したところによれば、従来の電子管によるフローセル測定回路の平均故障間隔（ＭＴＢＦ）が比較的短いのは、電子管の経時変化と共に、ＶGRID＝０でのプレート電流対プレート電圧特性の傾斜が急速に小さくなり、それによって、たとえ回路がＲＦ発振器として動作し続けていても、もはや検出器として有効に機能しない程度まで電子管の感度が劣化するためである。
【０００９】
相互コンダクタンス（ｇｍ）依存性の測定値として、能動素子（電子管またはＪＦＥＴ）の動作範囲感度（プレートまたはドレイン電圧対グリッドまたはゲート電圧）を検討すると、図５Ａ（三極管）と図５Ｂ（ＪＦＥＴ）に示されるそれぞれの特性曲線の組み合わせの比較から容易に分るように、ＪＦＥＴは電子管に対してかなりの改善を提供する。
【００１０】
通常、三極管の場合、これは３００ｖ／０．１ｖ＝３０００：１になるが、ＪＦＥＴの場合、２０ｖ／０．１ｖ＝２００：１になる。フローセル中の血球によって発生する外乱に対するグリッド／ゲート電圧の変化が小さいことを考えると、これは非常に重要である。すなわち、電子管はグリッド／ゲート電圧の変化が同じである場合、ＪＦＥＴに対して１５倍ほど劣っているので、電子管は相互コンダクタンスｇｍに大きく依存するものとなっている。電子管のｇｍがわずかに減衰することで、検出能力が完全に損なわれることになる。従って、単に従来の電子管によるハートレー発振器を固体素子要素によって再構成しただけでは必ずしも問題は解決されない。
【００１１】
本発明によれば、上記で論じられた感度依存傾斜制限の必要性を発見したことで、本発明者は新しい改良型の固体素子によるハートレー発振器によって構成されたフローセル検出回路を設計するに至ったが、これは電子管経時変化の問題を解決するだけでなく、性能を大きく改善するものである。以下説明されるように、本発明の発振−検出回路は（それぞれＣ級及びＡＢ級モードで動作する）１対のＪＦＥＴを主要能動素子として利用しており、それによってこの回路は、ＶGS＝０ボルトでの非常に高いＶDS対ＩDS傾斜を伴うほぼゼロ雑音の動作を達成している。
【００１２】
有利にも、ＪＦＥＴは、ドレインとソース間のチャネル抵抗に固有の熱雑音以外、本質的に無雑音である。発振／検出器の動作では、検出器出力に見られるｒｍｓ雑音レベルの値に関して非常に誤解しやすい。検出器出力に結合される回路雑音は主としてＪＦＥＴチャネル抵抗の伝導時間に関連する。伝導時間が短いほど、チャネル抵抗が低減され、またはチャネル電流が低減されるほど、実効雑音は低くなる。
【００１３】
以下説明されるように、異なった等級モードの２つのＪＦＥＴによって動作することは、ノイズフロアを低下させる助けとなる。ＡＢ級ＪＦＥＴ段の小電流は低チャネル抵抗と共に低ノイズフロアを可能にする。Ｃ級ＪＦＥＴ段がオンになると、その時だけ追加チャネル素子が雑音源になる。伝導時間対伝導電流と伝導抵抗の積が二律背反事項である。
【００１４】
本発明の好適実施形態によれば、異なった伝達関数、特に異なったピンチオフＶGS及び最大ＩDSS特性を有する１対の並列結合ＪＦＥＴがＲＦ発振器の主要能動素子として利用される。上記で簡単に指摘したように、それぞれ図５Ａ及び図５Ｂで示されるように、ＪＦＥＴ及び三極電子管の両方で行われる２つの動作モードが存在する。ＲＦモード動作に関する限り、両方の素子はＲＦ負荷曲線の線形飽和領域で動作する。
【００１５】
しかし、検出処理では、両方の素子は、パルス負荷曲線で示されるように二乗則領域で動作する。これは、ＲＦ領域だけが有効でシミュレーションモデルには二乗則領域は含まれないため回路シミュレーションから直感的には明らかにならない。飽和領域での動作は血球による負荷の摂動による検出可能な変化を発生しない。検出処理は、二乗則領域で一番高い傾斜が発生するＶｇｓ＝０ｖ及びＶｇｃ＝０ｖの近くで動作する。両方の回路はＲＦ生成をサポートするため飽和領域までバイアスをかけられる。
【００１６】
検出安定性に対するＪＦＥＴの温度の影響について多くの研究がなされている。単一のＪＦＥＴは、温度の影響とほぼ無関係になるようにバイアスをかけることができる。しかし、このバイアス条件によって、ＪＦＥＴはＶｇｓがＶｇｓ＝０ｖからかなり離れたところで動作するようになる。その最終的な結果は発振器が検出器として動作しなくなることである。温度の結果としてバイアスを変化させることは可能であり、これはＪＦＥＴを安定化させるが、その最終的な結果は修正作業によって雑音源が導入され、有用性が制限されることである。
【００１７】
異なったパラメータで動作する１対のＪＦＥＴでは、各素子は異なった温度に設定されるので、温度安定性の問題が生じる。互いの温度曲線を相殺するように２つのＪＦＥＴ素子を選択することは可能であるが、これは製造上の観点から実行可能な解決法ではない。その結果、２つのＪＦＥＴ及び関連する電流ミラーを温度制御チャンバ内に設置することが好適である。この場合検出処理だけを考慮すればよいので、回路設計者には大きな選択の範囲が提供される。
【００１８】
本発明の好適実施形態によれば、２つの（Ｃ級、ＡＢ級）ＪＦＥＴの並列接続ソース−ドレイン経路がそれぞれ、ＤＣ電圧供給ノードと、フローセル・インピーダンス整合フェライト・コア・トロイド変圧器の１次巻き線の中間タップとの間に結合される。この変圧器はまた、発振器の基本共振ＲＦ周波数を設定する比較的低Ｑの共振回路のインダクティブ成分部分を形成する。低Ｑタンク回路の周波数は可変コンデンサによって調整される。
【００１９】
変圧器の１次巻き線は、ゲート入力回路を通じてＪＦＥＴの並列接続ゲートに結合されるが、このゲート入力回路には、低周波数でブートストラップ・インピーダンス・フィードバックとして利得を増大するＤＣ電池（抵抗−コンデンサ）経路と、ＲＦ周波数で事実上電池をバイパスする並列コンデンサ経路とが含まれる。
【００２０】
変圧器は、必要なゲート・バイアス抵抗をフローセルによって与えられる負荷に整合させる。フローセル負荷に整合するとは、低Ｑタンク回路の変圧器が最適な検出感度のためＲＦ発振器をフローセルに電力整合することを意味する。これは、フローセルのインピーダンスがＲＦ発振器のものに整合されることを意味しない。先行技術の電子管による回路では、グリッド・バイアス抵抗は非常に高く、例えば１メガオーム程度であるが、これによって２つのことが発生する。第１に、グリッド・バイアス抵抗はタンク回路に対する負荷影響を有さない。第２に、タンク回路は非常に高いＱ（例えば、１２０程度）を有することがある。
【００２１】
変圧器を使用して比較的低いゲート抵抗がＪＦＥＴにバイアスをかけるようにするには、タンク回路の２つのパラメータが必要である。すなわち、ゲート抵抗が負荷を支配するためタンクＱは低くなければならず（例えば、８〜２０）、また昇圧２次巻き線はＪＦＥＴの低いインピーダンスとフローセルの高いインピーダンスの間の整合を提供する。さらに、フローセルに印加されるＲＦ電圧は、ＪＦＥＴが直接許容できるものよりかなり高い。
【００２２】
さらに詳しく言うと、フローセルに現れるＲＦ電圧自体は、ほぼＪＦＥＴゲートに見られるものである。しかし、ＡＣ電圧分割器がコンデンサによって変圧器２次巻き線とフローセルの間に形成される。コンデンサは、フローセル、フローセルへの同軸給電線、及びＲＦ発振器の間のインピーダンス整合の一部を形成する。フローセルには粒子の容積変位を測定するためＤＣ電流も存在するので、変圧器の２次巻き線はフローセルにＡＣ結合される。コンデンサはＲＦ発振器をフローセルとその同軸給電線に整合する役目を果たす一方で、容量測定のＤＣ電流を阻止する。当然のことだが、フローセルに印加されるＲＦ電圧が高いほど、検出開口中の粒子（血球）の存在によって発生する誘電性インピーダンスの変化に対するＲＦ発振／検出器の感度は高くなる。
【００２３】
低Ｑタンク回路の変圧器の１次巻き線はさらに、電流（シンク）ミラー回路の電流シンク・コンプライアンス電圧負荷感知ノードに結合される。電流ミラー回路は、合成高抵抗によって電流変化を増倍することでＲＦ発振器を負荷検出器として機能させるよう動作し、コンプライアンス電圧の変化を通じて出力インピーダンスを一定に維持するよう構成される。その機能を最適化するため、その２つのバイポーラ・トランジスタのコレクタ電流対ベース電圧特性の傾斜は比較的浅いので、負荷が変化しても出力インピーダンスは事実上一定で高いままである。
【００２４】
電流ミラーは、ＲＦ信号に接地への低インピーダンス経路を提供すると共に電流ミラー回路の良好な過渡応答を保証するエネルギー蓄積素子の役目も果たすバイパス・コンデンサに結合される。バイパス・コンデンサはフローセル開口を通過する粒子によるＲＦ発振器負荷の変化を捕捉する役目を果たす。バイパス・コンデンサの値は、タンク変圧器を見た時観測されるＲＦインピーダンスに整合するよう選択される。すなわち、コンデンサの値はタンク巻き線と同じＲＦインピーダンスを有する。このＲＦインピーダンスの整合は最大検出負荷変化信号をもたらす。
【００２５】
上記で指摘されたように、ＲＦ発振器はＣ級ＪＦＥＴとＡＢ級ＪＦＥＴの両方を利用する。Ｃ級で最適動作するため、伝導角は１５３度である。ＡＢ級では伝導角は２００〜３００度の値まで増大する。どちらのＪＦＥＴも定常状態の伝導は存在しないため、ＪＦＥＴは線形素子でなく電流ポンプとして動作していると考えられる。各ＪＦＥＴは、タンク回路の周期的スイングと同時に電流パルスを注入する。ＡＢ級ＪＦＥＴは、Ｃ級ＪＦＥＴより高いピンチオフ電圧と低い最大ＩDSSを有する。その結果、ＡＢ級ＪＦＥＴは、Ｃ級ＪＦＥＴより小さいが、持続時間の長い電流パルスをタンク回路に注入する。
【００２６】
Ｃ級ＪＦＥＴは、他方のＪＦＥＴが達成可能であるよりはるかに高いループの利得で急速に増大する電力パルスを注入する。雑音はインピーダンスに対する電流と時間の関数なので、電力パルスが平均より短い場合、雑音エネルギーの量は低下する。事実上達成されるのは、ＲＦ発振器としての動作を維持するために必要なものと負荷変化検出器として機能するために必要なものとの二律背反事項である。パルス電流の変化は下流増幅回路に結合される。
【００２７】
動作の際、ＤＣ電流源はフローセル・インタフェース回路によってフローセル電極に結合される所定の電流を供給し、フローセルの検出開口を通過する各粒子の寸法を測定するためＤＣ電界を発生する。粒子によるこのＤＣ電界の外乱は電流源のコンプライアンス電圧の変化によって反映される。開口内の粒子の寸法が増大すると、開口抵抗も増大し、ＲＦ発振器がＲＦ振幅を維持するために必要な電流パルス注入は小さくなるので、電流源コンプライアンス電圧が増大する。粒子の不透明度または密度の変化を検出するため、定格ＲＦ周波数が変圧器２次巻き線によりインタフェース回路を通じてフローセルに結合される。開口の抵抗と静電容量は事実上共振回路の一部であるので、フローセル開口中に粒子が存在するとフローセルのリアクタンスが変化する。
【００２８】
変圧器によって構成されるタンク回路のＱは開口中の粒子の存在によりわずかに上昇するが、これは電子管設計のようにＪＦＥＴ発振器の動作にほとんど影響しない。高Ｑタンク回路では、粒子が存在すると発振器の周波数はタンクのＱピークの方向に上向きにシフトする。発振器周波数がＱピークの周波数に近づくほど、発振器の電圧振幅を維持するために必要なパルス注入電流は少なくなる。
【００２９】
低Ｑタンクの場合、有意なタンク共振周波数は存在しないので、粒子の存在による周波数の変化は小さい。また、負荷が低下するので、発振器の振幅を維持するためにＪＦＥＴがタンクに注入する必要のある電流パルスは少なくなる。その結果、低Ｑタンク設計は、ほとんど粒子の負荷によって発生する実効抵抗の変化にだけ応答する。しかし、高Ｑタンクでは、リアクタンス変化が発振器の周波数を大きく変化させるので、実効及びリアクタンス両方の負荷の変化の影響を非常に受けやすい。本発明の二連ＪＦＥＴ検出器は粒子によって発生する電力負荷の変化にだけ応答し、その結果さらに良好な微小粒子直線性が得られるので、これは重要なことである。この直線性の改善は主として直径５ミクロン未満の粒子で見られる。
【００３０】
〔好適実施形態の詳細な説明〕
ここで図３を参照すると、本発明の実施形態による、フローセル測定回路で使用される二連ＪＦＥＴによる発振−検出器の実施形態の概略が、１０に示した血液フローセルのようなフローセルに、インタフェース回路１８０を通じて結合された、固体素子ＲＦ発振器３０を備えるものとして例示されている。
【００３１】
好適実施形態によれば、それぞれ異なった伝達関数、特に、図５Ｂに示されるような異なったピンチオフＶGS及び最大ＩDSS特性を有する１対の並列結合ＪＦＥＴ５０及び６０が、ＲＦ発振器３０の主要能動要素として利用される。上記で簡単に説明されたように、これらの２つのＪＦＥＴについて２つの動作モードが存在する。ＲＦモードの場合、２つのＪＦＥＴ５０及び６０は、図５ＢのＲＦ負荷曲線の線形飽和領域で動作する。粒子検出の場合、それらはパルス負荷曲線によって示されるような二乗則領域で動作するが、これは飽和領域での動作では粒子による負荷の摂動によって検出可能な変化が発生しないからである。検出処理はＶｇｓ＝０ｖ及びＶｇｃ＝０ｖの近くで動作するが、これはそこが二乗則領域で最も高い傾斜が発生する場所だからである。負荷の変化は、電流（シンク）ミラー回路１５０のバイパス・コンデンサ１７０にかかるコンプライアンス電圧の平均として観察される。
【００３２】
第１ＪＦＥＴ（例えば、ＪＦＥＴ５０）はＣ級モードで動作し、第２ＪＦＥＴ（ＪＦＥＴ６０）はＡＢ級モードで動作する。これはＪＦＥＴ５０が第１ＶGS（例えば、VGS50＝２Ｖ）を有するように選択し、ＪＦＥＴ６０が第２ＶGS（例えば、ＶGS60＝４Ｖ）を有するように選択することで容易に達成される。最終的な効果は、Ｃ級素子（例えば、ＪＦＥＴ６０）がオンになる時（ＶGSが４ｖに達する時）の複合ＶDS対ＩDS特性の傾斜の変化である。
【００３３】
また、１対の並列接続ＪＦＥＴを使用することで、ＲＦ発振−検出器の電流処理能力も向上する。非制限的な例として、ＴＥＭＩＣセミコンダクター（ＴＥＭＩＣ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）社のＪ１１１シリーズＪＦＥＴ、またはインターＦＥＴ（ＩｎｔｅｒＦＥＴ）社の２Ｎ６５５０  ＪＦＥＴといった、（−１〜−７）ボルトのＶGS範囲で動作する低電圧ＪＦＥＴが利用される。
【００３４】
前に特筆したように、温度の変化に対して検出される粒子の寸法対出力信号の変化がないように２つのＪＦＥＴ５０及び６０のＶGS及びＩDSの値を選択することもありうるが、この作業は、特に、各ＪＦＥＴについてＶGS、ＩDS及び素子温度という３つの条件のバランスを取ろうとするという見地から非実用的である。上記で指摘されたように、この問題を回避するため、ＪＦＥＴ５０及び６０及び関連する電流（シンク）ミラー回路１５０は好適には温度制御箱またはチャンバ内に収納される。温度制御環境は回路設計者に、目的とする検出器性能を提供するＪＦＥＴ特性を選択する上で大きな自由度を提供する。実際には、２ボルト以上離れたＶGS値を有する任意の２つのＪＦＥＴが使用できる。残りの設計パラメータは、最大検出器感度を得るための発振器電流である。
【００３５】
ＪＦＥＴ５０及び６０のそれぞれの並列ソース−ドレイン経路５１−５２及び６１−６２はＤＣ電圧供給ノード３２とバイアス抵抗７０の第１端７１の間に結合されるが、バイアス抵抗７０の第２端７２は多重巻き線変圧器９０の１次巻き線８０の中間タップ・ノード８３に結合される。変圧器９０は好適にはフェライト・コアによるトロイダル巻き線構成のものであり、ＲＦ発振電圧の電圧スイングをフローセル負荷まで上昇させフローセルから見た負荷インピーダンスを増大する、すなわち、フローセルのインピーダンスを発振器のものと整合するために使用される。さらに、この変圧器は、ＲＦ発振器３０の基本共振周波数を設定する、点線１００で示された比較的低Ｑのタンク回路または共振回路のインダクティブ成分部分を形成する。
【００３６】
特筆することとして、多重巻き線変圧器を使用するにはまた、以下の考察が必要である。２つの巻き線だけを有する変圧器の場合、１−  ２次キャパシタンスを加えた１次、２−  １次キャパシタンスを加えた２次、及び３−  相互キャパシタンスを加えた１次という３つの共振周波数がありうる。追加の巻き線が含まれる場合、ありうる共振周波数の数は増加する。
【００３７】
ＲＦ発振器が、発振器負荷の変化に応答して容易に他の共振点にホップしないようにすることが重要である。この可能性を評価する比較的迅速な方法は利得／位相分析器を使用することであり、この場合位相対周波数のグラフが変圧器がサポートする全ての共振周波数を示す。これらの共振周波数の何れかが互いに近すぎると、ＲＦ発振器は負荷の変化に応答して別の共振点にホップすることがある。このことが発生するとヒステリシス・ループが形成され、それによって２つの共振点の間のホップ周波数は遷移状態の発生前にオーバーシュートの発生が必要になる。
【００３８】
上記で特筆したように、ＬＣタンク回路１００は低Ｑを有するので、フローセル中のリアクタンスの変化に対する感度は小さいが、これは周波数の変化が大きくないためである。従って、タンク１００はほとんど、粒子の負荷によって発生する実行抵抗の変化にだけ応答する。このため、ＪＦＥＴ検出器３０は粒子によって発生する抵抗負荷の変化にだけ応答するようになるので、良好な微小粒子直線性が得られる。
【００３９】
１次巻き線８０の第１端ノード８１は固定値コンデンサ１１０の第１端１１１に結合される。コンデンサ１１０の第２端１１２は１次巻き線８０の中間タップ・ノード８３に結合される。端部ノード８２は電流ミラー回路１５０の電流シンク・コンプライアンス電圧負荷感知ノードの役目を果たし、可変コンデンサ１２０の第１端部１２１に結合される。コンデンサ１２０の第２端１２２は１次巻き線８０の端部ノード８１に結合される。ノード８２の平均ＤＣ電圧は粒子によるＲＦ発振器の負荷の変化を反映する。
【００４０】
コンデンサ１１０及び１２０の合成キャパシタンスと、タンク／共振回路１００の１次巻き線８０及び２次巻き線１３０のインダクタンスとは、非制限的な例として、例えば１０〜４０ＭＨｚの範囲内の発振器の共振周波数を確立するよう選択される。コンデンサ１１０の値は好適には、ＲＦ発振器３０の動作周波数を安定化する（上記で説明されたように、２つの変圧器巻き線に関連する共振周波数間のホップを防止する）よう選択される。可変コンデンサ１２０を使用することで、共振周波数は、タンク回路のＬＣ成分のパラメータによって定義される可能な範囲内で必要に応じて「同調」することができる。
【００４１】
検出器の感度と動作に影響を与えることなくＲＦ発振器の周波数を調整する能力は、例えば、地方ラジオ局によって発生するような不要な周波数スプールを同調から外すのに役立つ。非制限的だが好適な実施形態によれば、可変同調コンデンサ１２０はガラスピストン同調コンデンサより成ってもよい。この種のコンデンサは大気圧の変化の結果によるコンデンサ値の変化を防止し、それによって高い高度で使用される回路を海水面高度で製造する際の問題を除去する役目を果たす。
【００４２】
１次巻き線８０の第１端ノード８１はさらに、ゲート入力回路１４０を通じてＪＦＥＴ５０及び６０の並列接続ゲート５３及び６３に結合される。ゲート入力回路１４０は、コンデンサ１４１から構成される第１経路と、コンデンサ１４１と並列に結合される直列接続のコンデンサ１４２と抵抗１４３を含む第２経路とを有する。コンデンサ１４２と抵抗１４３を通る直列接続第２経路はＪＦＥＴ５０及び６０へのＤＣ電池入力の役目を果たし、かつ低周波数ではブートストラップ・インピーダンス・フィードバックとして利得を増大し、一方コンデンサ１４１を通る第１経路はＲＦ周波数では有効に該電池をバイパスする。
【００４３】
さらに、ゲート・バイアス抵抗１４４がゲート５３及び６３と基準電位端子（接地）との間に結合される。抵抗７０及び１４４の値は回路の粒子検出感度を設定するよう選択される。変圧器９０の動作によって、ゲート・バイアス抵抗１４４は、フローセルに大きな負荷をかけることなく低くなる。
【００４４】
１次巻き線８０の第２端ノード８２はさらに低域通過フィルタ４０に結合される。低域通過フィルタ４０は発振器３０内のバイパス・コンデンサ１７０に見られるＲＦ信号を受け入れないよう動作する。電流ミラー回路１５０は、合成高抵抗によって電流変化を増倍することで発振器３０が負荷検出器として機能するようにする（これは従来の三極電子管構成で高電圧電源とプレート負荷抵抗を使用することと同等である）。電流ミラー回路１５０はコンプライアンス電圧の変化を通して一定の出力インピーダンスを維持するよう構成される。
【００４５】
電流ミラー１５０の機能を最適化するために、２つのバイポーラ・トランジスタ１６０及び１６２のコレクタ電流対ベース電圧特性の傾斜は比較的浅いので、負荷が変化しても出力インピーダンスは事実上一定で高いままである。トランジスタ１６０のコレクタ１６１は１次巻き線８０の第２端ノード８２とコンデンサ１７０とに結合されるが、コンデンサ１７０はＲＦ信号に接地への低インピーダンス経路を提供すると共に電流ミラー回路の良好な過渡応答を保証するエネルギー蓄積素子の役目も果たす。
【００４６】
コンデンサ１７０はフローセル開口を通過する粒子によるＲＦ発振器負荷の変化を捕捉する役目を果たす。フローセル開口中の粒子の存在の結果として負荷が変化すると、電流ミラー１５０のコンプライアンス電圧が変化する。バイパス・コンデンサ１７０と電流ミラー１５０の構成要素の値は好適には、上記で特筆したように、ノード８２で感知される検出ＲＦパルスの大きさを最大にするよう選択される。
【００４７】
ＲＦ発振器はＣ級ＪＦＥＴとＡＢ級ＪＦＥＴの両方を利用するので、電流ミラーから見たノード８２の電流需要はパルス成分だけを有する。パルス電流の変化はコンデンサ１７０によって平均化され、低域通過フィルタ回路４０を通じて下流増幅回路に低周波ＡＣ結合される。低域通過フィルタ回路４０には、接地に接続されるインダクタ４２−コンデンサ４３−抵抗４４の直列回路が含まれ、インダクタ４２とコンデンサ４３の間のノード４５が接地されたコンデンサ４６に結合される。フローセル・オリフィス中で検出された粒子に関連するものの負荷によって誘発されたコンプライアンス電圧が、コンデンサ４３と抵抗４４の間のノード４７に結合されたＲＦパルス出力端子４８を介して抽出される。ＲＦ出力端子４８は下流ＲＦパルス増幅回路（図示せず）に受け渡される。
【００４８】
上記で指摘されたように、比較的低ＱのＬＣタンクまたは共振回路１００のインダクティブ成分部分を提供することに加えて、変圧器９０はフローセルのインピーダンスをＲＦ共振器３０のものと整合するために使用される。この目的で、変圧器９０の２次（トロイダル）巻き線１３０は、フローセル・インタフェース回路１８０の第１ポート１８１と接地との間に結合されている。
【００４９】
２次巻き線１３０は好適には、変圧器９０の１次巻き線８０と同じ巻き線方向で同じトロイド・コアの上に（最小間隔で）交互配置されて巻かれているので、変圧器巻き線間の高い結合係数が提供される。また、１次及び２次巻き線間の巻き線比は、発振器とフローセルのインピーダンス・パラメータに応じて定義される。非制限的な例として、１次巻き線８０の２次巻き線１３０に対する巻き線比は２：１である。
【００５０】
フローセル・インタフェース回路１８０はフローセルに出入りするＤＣ及びＲＦをフローセルに結合する一方で、ＤＣ電圧をＲＦ信号から分離するよう構成される。この目的で、フローセル・インタフェース回路１８０は、第１ポート１８１と第２ポート１８２との間に結合される第１コンデンサ１９０を備えている。インタフェース回路１８０の第１コンデンサ１９０はＲＦ信号に対する短絡回路の役目を果たし、その一方でＤＣを阻止する。
【００５１】
本発明の変圧器設計の付加的な特徴は、使用されるフェライト材料が低周波信号をサポートしないということである。従って、直列結合コンデンサ１９０を通じて結合される残余低周波信号が存在しても、ＪＦＥＴのゲートまで通過することはできない。ポート１８２は、同軸ケーブル部分の中心導体２０１の伝送線路部分によってフローセルに結合され、同軸ケーブルの外装２０２は接地に結合される。
【００５２】
有利には、結合変圧器９０を使用してフローセルのインピーダンスをＲＦ発振器のものに整合することで、タンク回路をフローセルに接続するために使用される伝送線のパラメータを正確に設定しなければならないという複雑さを回避する。
【００５３】
インダクタ２１０は第２ポート１８２と第３ポート１８３との間に結合され、ポート１８２及び１８３の間に低周波またはＤＣ結合と高周波（ＲＦ）阻止経路を提供するために利用される。フローセル・インタフェース回路１８０にはさらに第２コンデンサ２２０が含まれるが、これは第３ポート１８３と、接地に結合される第４ポート１８４との間に結合される。第１コンデンサ１９０と同様、第２コンデンサ２２０はＲＦ信号に対する短絡回路の役目を果たし、その一方でＤＣを阻止する。インタフェース回路の第３ポート１８３はリンク２３０を介してＤＣ電流源２４０に結合されるが、ＤＣ電流源２４０は、ＤＣ電源端子２５２と電流源ポート２４１との間に結合された電流ミラー回路２５０を含んでいる。リンク２３０はさらに、下流ＤＣパルス増幅回路（図示せず）にポートされるＤＣ応答出力ポート２３２に結合される。
【００５４】
発振器が実際に動作していることの表示を提供するため、変圧器９０にはさらに、ＲＦ発振検出器３００の入力ポート３０２に結合される再生コイル変圧器巻き線１３５が含まれる。ＲＦ発振検出器３００は入力ポート３０２と出力ポート３０１との間の回路に結合されたツェナー・ダイオード３１１から構成されている。さらに、ツェナー・ダイオード３１３とコンデンサ３１５とがポート３０１と接地との間に並列に結合される。変圧器９０のフェライト・コアが低周波数で機能しないという事実によって、ＲＦ発振検出器３００から発振器３０への低周波雑音経路は存在しない。また、再生コイル巻き線１３５のわずか数回の巻き線から高レベルＡＣ電圧が実現されるので、図示されるように比較的簡単な回路配置によって信号のＤＣレベルへの整流が容易に行われる。
【００５５】
動作の際、電流源２４０はポート２４１を介して所定のＤＣ電流を提供するが、ポート２４１は、リンク２３０を通じてフローセル・インタフェース回路１８０の第３ポート１８３に結合される。コンプライアンス電圧は、インダクタ２１０を介して第２ポート１８２に結合され、同軸ケーブル２００を介してフローセルの電極の一方に結合される（もう一方の電極は接地されている）。印加されたコンプライアンス電圧は、コンデンサ１９０の存在によりポート１８１から阻止されている。
【００５６】
上記で指摘されたように、フローセルのオリフィス開口を通過する各粒子の寸法を測定するＤＣ電界を生成するためにコンプライアンス電圧が使用される。粒子の存在による抵抗の変化の結果としてのこのＤＣ電界の摂動がリンク２３０上のコンプライアンス電圧の変化によって反映され、変化の大きさが粒子の容積または寸法を示す。この粒子寸法を表すＤＣパルスは出力ポート２３２に印加され、上記に説明したように下流回路によって処理される。
【００５７】
粒子の不透明度または密度の変化を検出するため、ＲＦ発振器３０によって生成される定格ＲＦ周波数（例えば、上記で参照された１０〜４０ＭＨｚ）が変圧器９０の２次巻き線１３０を介してフローセル・インタフェース回路１８０の第１ポート１８１に結合される。このＲＦ信号はコンデンサ１９０を介して第２ポート１８２に結合され、同軸ケーブル２００を介してフローセルの電極の１つに印加される。印加されたＲＦ信号はインダクタ２１０の存在によりポート１８３から阻止される。
【００５８】
ＲＦ周波数はフローセルのオリフィス開口を通過する各粒子の不透明度または密度を測定するＲＦ界を生成する。フローセル開口の抵抗と静電容量は事実上共振回路の一部なので、フローセル開口中に粒子が存在すると、フローセル中のリアクタンスの変化が生じる。
【００５９】
前に特筆したように、タンク回路１００のＱが開口中の粒子の存在によってわずかに増大しても、粒子によって発振器の周波数がタンクのＱピークの方向に上向きにシフトする従来の高Ｑタンク電子管設計の場合のようにＪＦＥＴ発振器の動作に影響することはほとんどない。発振器周波数がＱピークの周波数に近づくほど、発振器の電圧振幅を維持するために必要なパルス注入電流は少なくなる。
【００６０】
本発明の低Ｑタンク回路では、際立ったタンク共振周波数は存在しないので、粒子の存在による周波数の変化は小さい。しかし、やはり負荷の低下が見られるので、ＲＦ発振器の振幅を維持するためにＪＦＥＴがタンク回路に注入する電流パルスは小さくなる。すなわち、リアクタンスの変化が発振器の周波数に際立った変化を発生するため実効及びリアクタンス両方の負荷の変化に影響される高Ｑタンクと対照的に、本発明の低Ｑタンク回路はほとんど粒子の負荷によって発生する実効抵抗の変化にだけ応答する。すなわち、本発明のＪＦＥＴ検出器は粒子によって発生する抵抗負荷の変化にだけ応答し、その結果、さらに良好な微小粒子直線性が得られるが、これは主として５ミクロン未満の直径の粒子に見られる。
【００６１】
上記で説明されたように、フローセル抵抗の値が変化すると検出されるＲＦ信号の振幅が変化し、フローセル抵抗の値が増大すると発振器の電流シンク・コンプライアンス電圧が増大する。ＲＦ包絡線振幅には変化はない。特筆されるように、ＲＦ搬送波包絡線の変化は変調でなく基線シフトであるが、これは、変調は周波数または振幅の変化を必要とするが、基線シフトはそうではないからである。しかし、Ｃ級モードＪＦＥＴのゲート−ソースは整流器の役目を果たすので、各粒子毎に発生する搬送波のある程度の変調または波形の歪みが存在することがある。この形態の波形の歪みは、フローセル中の粒子の存在によって誘発される変調とはみなされない。
【００６２】
ＲＦ電流信号２６３の振幅の増大２６１として示される、図４のＲＦパルス波形の増大は低域通過フィルタ４０によって濾過され、ＲＦパルス出力端子４８を介してＲＦパルス２６５として出力されて、下流ＲＦパルス増幅回路に受け渡される。上記で指摘したように、タンク回路１００の低Ｑにより、ＲＦ発振器３０は主としてフローセル中の実効負荷変化に基づいて動作する。電子管による発振回路と対照的に、周波数シフトは事実上無視できるので、本発明の検出器は発振器の動作周波数と事実上無関係である。
【００６３】
ＲＦ電流の変調の持続時間は粒子がフローセル開口中に存在する時間の長さに等しい。異なったインピーダンスの変化をフローセルに導入する異なった粒子を区別するため、ＲＦ信号のピークが利用される。
【００６４】
上記の説明から認識されるように、上記で説明された従来の電子管によるフローセル測定回路の欠点は本発明の固体素子によるハートレー発振器によって構成されたフローセル検出回路によって事実上回避されるが、これは電子管の経時変化の問題を解決するだけでなく、大きく改善された性能を提供するものである。一方がＡＢ級で動作しもう一方がＣ級モードで動作するそれぞれ異なったＶDS対ＩDS特性を有する１対の並列結合ＪＦＥＴからＲＦ発振器を構成することによって、本発明はＶGS＝０ボルトでの非常に高いＶDS対ＩDS傾斜を伴うほぼゼロ雑音の動作を達成することができる。低Ｑタンク回路の一部として変圧器を使用することで、共振器のインダクティブ成分が提供されるだけでなく、ロードセルのインピーダンスが共振器に整合される。ＲＦ発振器に電流ミラーが含まれているため、ＲＦ発振器は電流変化を合成高抵抗によって増倍することで負荷検出器として機能し、コンプライアンス電圧の変化を通じて一定の出力インピーダンスを維持する。
【図面の簡単な説明】
【図１】  粒子フローサイトメータの概略を例示した図である。
【図２】  従来のフローセル測定回路で利用される真空三極管のプレート電流対プレート電圧特性を示した図である。
【図３】  本発明によるフローセル測定回路用の二連ＪＦＥＴによる発振−検出器の概略図である。
【図４】  図３のＲＦ発振−検出回路に関連するＲＦパルス波形を示す図である。
【図５Ａ】  真空三極管のプレート電流対プレート電圧特性に重ねられた負荷曲線を示す図である。
【図５Ｂ】  それぞれ異なったＪＦＥＴの１対のドレイン電流対ドレイン−ソース電圧特性と関連する負荷曲線を示す図である。
【図１】
0004307741.tif 000002
【図２】
0004307741.tif 000003
【図３】
0004307741.tif 000004
【図４】
0004307741.tif 000005
【図５Ａ】
0004307741.tif 000006
【図５Ｂ】
0004307741.tif 000007