(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一表面上に電気絶縁膜を介して形成された転送電極膜と、
前記転送電極膜に設定された感光部内に複数行、複数列に亘って形成された多数個の開口部であって、前記開口部列の各々および前記開口部行の各々が、それぞれ複数個の開口部によって構成され、偶数列を構成する前記複数個の開口部の各々が、奇数列を構成する前記複数個の開口部の各々に対し、各開口部列内での開口部同士のピッチの約１／２、列方向にずれ、偶数行を構成する前記複数個の開口部の各々が、奇数行を構成する前記複数個の開口部の各々に対し、各開口部行内での開口部同士のピッチの約１／２、行方向にずれている多数個の開口部と、
前記半導体基板の一表面に形成された出力転送路であって、平面視上前記感光部の外側に位置する出力転送路と、
前記複数の開口部列の１列に１本ずつの割合で前記半導体基板の一表面に形成され、各々が、前記開口部列の１列を構成している全ての開口部を一定の方向ＤＶ に平面視上横切って前記出力転送路に達している複数本の電荷転送チャネルであって、個々の電荷転送チャネルが、前記開口部それぞれの下に位置する第１のポテンシャルウェルを有するとともに、該第１のポテンシャルウェルの上流に隣接配置された第１のポテンシャルバリアを有する複数本の電荷転送チャネルとを具備した固体撮像装置。
【請求項２】
前記転送電極膜が連続した１枚の電極膜によって形成され、前記複数本の電荷転送チャネルの各々が、前記開口部列の１列を構成する開口部同士の間の下に、前記第１のポテンシャルバリアよりもポテンシャルが低い第２のポテンシャルバリアと、前記第１のポテンシャルウェルよりもポテンシャルが低い第２のポテンシャルウェルとを、上流側からこの順番で有する請求項１に記載の固体撮像装置。
【請求項３】
前記第１のポテンシャルウェルおよび前記第１のポテンシャルバリアが、それぞれ埋め込みチャネル構造を有する請求項１または請求項２に記載の固体撮像装置。
【請求項４】
前記第１のポテンシャルウェルのポテンシャルとその上流に隣接配置された前記第１のポテンシャルバリアのポテンシャルとが階段状に連なっている請求項１〜請求項３のいずれかに記載の固体撮像装置。
【請求項５】
さらに、前記開口部それぞれの上にのみ受光用開口を有する光遮蔽膜を具備した請求項１〜請求項４のいずれかに記載の固体撮像装置。
【請求項６】
さらに、前記受光用開口それぞれの上に設けられ、各々がその下の受光用開口を平面視上覆う複数個のマイクロレンズを具備した請求項５に記載の固体撮像装置。
【請求項７】
さらに、前記受光用開口と前記マイクロレンズとの間それぞれに設けられ、各々がその下の受光用開口を平面視上覆う複数個の色フィルタを具備した請求項６に記載の固体撮像装置。
【請求項８】
半導体基板と、
前記半導体基板の一表面に設定された感光部と、
前記半導体基板の一表面上に電気絶縁膜を介して形成された複数本の転送電極からなる転送電極群であって、少なくとも前記感光部上においては前記複数の転送電極が相隣る２本の転送電極同士で離合を繰り返しながら一定の方向ＤＨ に延在して多数個の開口部を複数行、複数列に亘って画定し、前記開口部列の各々および前記開口部行の各々がそれぞれ複数個の開口部によって構成されるとともに、同一列内で隣り合う２つの開口部間に前記相隣る２本の転送電極が延在し、偶数列を構成する前記複数個の開口部の各々を、奇数列を構成する前記複数個の開口部の各々に対し、各開口部列内での開口部同士のピッチの約１／２、列方向にずらして画定し、偶数行を構成する前記複数個の開口部の各々を、奇数行を構成する前記複数個の開口部の各々に対し、各開口部行内での開口部同士のピッチの約１／２、行方向にずらして画定する転送電極群と、
前記半導体基板の一表面に形成された２個の出力転送路であって、平面視上、前記感光部を挟んで対峙する２個の出力転送路と、
前記複数の開口部列の１列に１本ずつの割合で前記半導体基板の一表面に形成された複数本の電荷転送チャネルであって、奇数番目に当たる電荷転送チャネルの各々は、前記開口部列の１列を構成している全ての開口部を一定の方向ＤＶ に平面視上横切って前記２個の出力転送路の一方に達し、偶数番目に当たる電荷転送チャネルの各々は、前記開口部列の１列を構成している全ての開口部を一定の方向ＤＶ に平面視上横切って前記２個の出力転送路の他方に達し、個々の電荷転送チャネルが、前記開口部それぞれの下に位置するポテンシャルウェルを有する複数本の電荷転送チャネルと
を具備した固体撮像装置。
【請求項９】
さらに、前記複数本の電荷転送チャネルの各々が、前記ポテンシャルウェルそれぞれの上流に隣接配置されたポテンシャルバリアを有する請求項８に記載の固体撮像装置。
【請求項１０】
前記ポテンシャルウェルおよび前記ポテンシャルバリアが、それぞれ埋め込みチャネル構造を有する請求項８または請求項９に記載の固体撮像装置。
【請求項１１】
前記ポテンシャルウェルのポテンシャルとその上流に隣接配置された前記ポテンシャルバリアのポテンシャルとが階段状に連なっている請求項８〜請求項１０のいずれかに記載の固体撮像装置。
【請求項１２】
さらに、前記開口部それぞれの上にのみ受光用開口を有する光遮蔽膜を具備した請求項８〜請求項１１のいずれかに記載の固体撮像装置。
【請求項１３】
さらに、前記受光用開口それぞれの上に設けられ、各々がその下の受光用開口を平面視上覆う複数個のマイクロレンズを具備した請求項１２に記載の固体撮像装置。
【請求項１４】
さらに、前記受光用開口と前記マイクロレンズとの間それぞれに設けられ、各々がその下の受光用開口を平面視上覆う複数個の色フィルタを具備した請求項１３に記載の固体撮像装置。
【請求項１５】
前記感光部と前記２個の出力転送路との間それぞれにＣＣＤ蓄積部を有する請求項８〜請求項１４のいずれかに記載の固体撮像装置。
【請求項１６】
半導体基板と、
前記半導体基板の一表面に設定された感光部と、
前記半導体基板の一表面における前記感光部の外側の領域に形成された出力転送路と、
前記半導体基板の一表面に一定のピッチＰＨ で形成され、各々が前記感光部を一定の方向ＤＶ に沿って横断して前記出力転送路に達する複数本の電荷転送チャネルであって、該複数本の電荷転送チャネルの各々が、前記方向ＤＶ に沿って一定のピッチＰＶ で形成された複数個のポテンシャルウェルと該複数個のポテンシャルウェルそれぞれの下流に隣接配置された電荷転送段形成領域とを有し、奇数番目に当たる電荷転送チャネルそれぞれにおける前記ポテンシャルウェルの各々が、偶数番目に当たる電荷転送チャネルそれぞれにおける前記ポテンシャルウェルに対し前記ピッチＰＶ の約１／２、前記方向ＤＶ にずれている複数本の電荷転送チャネルと、
前記感光部上に電気絶縁膜を介して形成された複数本の転送電極であって、２本が１組となって蛇行しながら前記方向ＤＶ と平面視上交差する方向ＤＨ に延在し、各組の転送電極の各々が前記複数本の電荷転送チャネルの各々と前記電荷転送段形成領域上において平面視上交差する複数本の転送電極と
を具備した固体撮像装置。
【請求項１７】
前記ポテンシャルウェルのそれぞれが、埋め込みチャネル構造を有する請求項１６に記載の固体撮像装置。
【請求項１８】
さらに、前記複数本の電荷転送チャネルの各々が、前記ポテンシャルウェルそれぞれの上流に隣接配置されたポテンシャルバリアを有する請求項１６または請求項１７に記載の固体撮像装置。
【請求項１９】
前記ポテンシャルバリアのそれぞれが、埋め込みチャネル構造を有する請求項１８に記載の固体撮像装置。
【請求項２０】
前記ポテンシャルウェルのポテンシャルと該ポテンシャルウェルの上流に隣接配置された前記ポテンシャルバリアのポテンシャルとが階段状に連なっている請求項１８または請求項１９に記載の固体撮像装置。
【請求項２１】
前記電荷転送段形成領域が、前記ポテンシャルウェルより低いポテンシャルを有する請求項１６〜請求項２０のいずれかに記載の固体撮像装置。
【請求項２２】
さらに、前記ポテンシャルウェルそれぞれの上にのみ受光用開口を有する光遮蔽膜を具備した請求項１６〜請求項２１のいずれかに記載の固体撮像装置。
【請求項２３】
さらに、前記受光用開口それぞれの上に設けられ、各々がその下の受光用開口を平面視上覆う複数個のマイクロレンズを具備した請求項２２に記載の固体撮像装置。
【請求項２４】
さらに、前記受光用開口と前記マイクロレンズとの間それぞれに設けられ、各々がその下の受光用開口を平面視上覆う複数個の色フィルタを具備した請求項２３に記載の固体撮像装置。
【請求項２５】
前記感光部と前記出力転送路との間に、ＣＣＤ蓄積部を有する請求項１６〜請求項２４のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エリア・イメージセンサとして利用される固体撮像装置に係り、特に、フレームトランスファー型の固体撮像装置に関する。
【０００２】
【従来の技術】
ＣＣＤ（電荷結合素子）の量産技術が確立されて以来、ＣＣＤ型の固体撮像装置をエリア・イメージセンサとして利用したビデオカメラ、電子スチルカメラ等が急速に普及している。ＣＣＤ型の固体撮像装置は、その構造により何種類かに分類される。その一つに、フレームトランスファー型の固体撮像装置があり、当該フレームトランスファー型の固体撮像装置の一つに、バーチャルフェーズ型と呼ばれる固体撮像装置（以下、この固体撮像装置を「ＶＰ−ＣＣＤ」と略記する。）がある。
【０００３】
ＶＰ−ＣＣＤでは、例えば半導体基板上に感光部が設定される。画素用の光電変換領域は、平面視上、前記の感光部内に配置される。感光部の外側に１〜２個の出力転送路が形成される。感光部と出力転送路との間に１フレーム分のＣＣＤ蓄積部等が設けられるタイプのＶＰ−ＣＣＤと、感光部の外側に出力転送路が直ぐ繋がったタイプのＶＰ−ＣＣＤとがある。
【０００４】
所定本数の電荷転送チャネルが、半導体基板に形成される。個々の電荷転送チャネルは、複数個のポテンシャルバリアと、これら複数個のポテンシャルバリアそれぞれの下流に隣接配置されたポテンシャルウェルとを有する。
【０００５】
ここで、本明細書においては、電荷の転送経路内における当該電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【０００６】
通常、１つのポテンシャルバリアと当該ポテンシャルバリアの下流に隣接配置されたポテンシャルウェルとによって、または、１つのポテンシャルウェルによって、１つの光電変換領域が構成される。光電変換領域は、一般に、埋め込みチャンネル構造を有する。
【０００７】
光電変換領域それぞれの下流に、１〜２個の電荷転送段が形成される。したがって、１つの光電変換領域と１〜２個の電荷転送段とが１本の電荷転送チャネル中に交互に形成される。感光部全体では、平面視上、多数個の光電変換領域が正方行列状に配置される。
【０００８】
電荷転送チャネルの各々は、上記の感光部を一定の方向ＤV に横断して、出力転送路に達する。
【０００９】
【発明が解決しようとする課題】
ＶＰ−ＣＣＤは、電荷転送チャネルに光電変換領域が形成されることから、インターライン転送型の固体撮像装置に比べて光電変換領域の集積度を高めやすいという利点を有する。光電変換領域の集積度が高まれば、再生画像の画質を向上させやすい。また、開口率を高めることが容易になるので、解像度を高めやすいという利点を有する。
【００１０】
しかしながら、近年、固体撮像装置の需要の高まりに伴って、より高解像度の固体撮像装置が求められるようになった。
【００１１】
本発明の目的は、低コストの下に高解像度を達成することが容易なＶＰ−ＣＣＤを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の一表面上に電気絶縁膜を介して形成された転送電極膜と、前記転送電極膜に設定された感光部内に複数行、複数列に亘って形成された多数個の開口部であって、前記開口部列の各々および前記開口部行の各々が、それぞれ複数個の開口部によって構成され、偶数列を構成する前記複数個の開口部の各々が、奇数列を構成する前記複数個の開口部の各々に対し、各開口部列内での開口部同士のピッチの約１／２、列方向にずれ、偶数行を構成する前記複数個の開口部の各々が、奇数行を構成する前記複数個の開口部の各々に対し、各開口部行内での開口部同士のピッチの約１／２、行方向にずれている多数個の開口部と、前記半導体基板の一表面に形成された出力転送路であって、平面視上前記感光部の外側に位置する出力転送路と、前記複数の開口部列の１列に１本ずつの割合で前記半導体基板の一表面に形成され、各々が、前記開口部列の１列を構成している全ての開口部を一定の方向ＤV に平面視上横切って前記出力転送路に達している複数本の電荷転送チャネルであって、個々の電荷転送チャネルが、前記開口部それぞれの下に位置する第１のポテンシャルウェルを有するとともに、該第１のポテンシャルウェルの上流に隣接配置された第１のポテンシャルバリアを有する複数本の電荷転送チャネルと
を具備した固体撮像装置が提供される。
【００１３】
この固体撮像装置では、上記の開口部それぞれの下に形成されている第１のポテンシャルウェルおよびその上流に隣接配置されている第１のポテンシャルバリアのうちの少なくとも第１のポテンシャルウェルが、光電変換領域として使用される。
【００１４】
本発明の別の観点によれば、半導体基板と、前記半導体基板の一表面に設定された感光部と、前記半導体基板の一表面上に電気絶縁膜を介して形成された複数本の転送電極からなる転送電極群であって、少なくとも前記感光部上においては前記複数の転送電極が相隣る２本の転送電極同士で離合を繰り返しながら一定の方向ＤH に延在して多数個の開口部を複数行、複数列に亘って画定し、前記開口部列の各々および前記開口部行の各々がそれぞれ複数個の開口部によって構成されるとともに、同一列内で隣り合う２つの開口部間に前記相隣る２本の転送電極が延在し、偶数列を構成する前記複数個の開口部の各々を、奇数列を構成する前記複数個の開口部の各々に対し、各開口部列内での開口部同士のピッチの約１／２、列方向にずらして画定し、偶数行を構成する前記複数個の開口部の各々を、奇数行を構成する前記複数個の開口部の各々に対し、各開口部行内での開口部同士のピッチの約１／２、行方向にずらして画定する転送電極群と、前記半導体基板の一表面に形成された２個の出力転送路であって、平面視上、前記感光部を挟んで対峙する２個の出力転送路と、前記複数の開口部列の１列に１本ずつの割合で前記半導体基板の一表面に形成された複数本の電荷転送チャネルであって、奇数番目に当たる電荷転送チャネルの各々は、前記開口部列の１列を構成している全ての開口部を一定の方向ＤV に平面視上横切って前記２個の出力転送路の一方に達し、偶数番目に当たる電荷転送チャネルの各々は、前記開口部列の１列を構成している全ての開口部を一定の方向ＤV に平面視上横切って前記２個の出力転送路の他方に達し、個々の電荷転送チャネルが、前記開口部それぞれの下に位置するポテンシャルウェルを有する複数本の電荷転送チャネルとが提供される。
【００１５】
この固体撮像装置では、少なくとも上記の各ポテンシャルウェルが、光電変換領域として使用される。
【００１６】
本発明の更に別の観点によれば、半導体基板と、前記半導体基板の一表面に設定された感光部と、前記半導体基板の一表面における前記感光部の外側の領域に形成された出力転送路と、前記半導体基板の一表面に一定のピッチＰH で形成され、各々が前記感光部を一定の方向ＤV に沿って横断して前記出力転送路に達する複数本の電荷転送チャネルであって、該複数本の電荷転送チャネルの各々が、前記方向ＤV に沿って一定のピッチＰV で形成された複数個のポテンシャルウェルと該複数個のポテンシャルウェルそれぞれの下流に隣接配置された電荷転送段形成領域とを有し、奇数番目に当たる電荷転送チャネルそれぞれにおける前記ポテンシャルウェルの各々が、偶数番目に当たる電荷転送チャネルそれぞれにおける前記ポテンシャルウェルに対し前記ピッチＰV の約１／２、前記方向ＤV にずれている複数本の電荷転送チャネルと、前記感光部上に電気絶縁膜を介して形成された複数本の転送電極であって、２本が１組となって蛇行しながら前記方向ＤV と平面視上交差する方向ＤH に延在し、各組の転送電極の各々が前記複数本の電荷転送チャネルの各々と前記電荷転送段形成領域上において平面視上交差する複数本の転送電極とを具備した固体撮像装置が提供される。
【００１７】
この固体撮像装置においても、少なくとも上記の各ポテンシャルウェルが、光電変換領域として使用される。
【００１８】
上記３つの固体撮像装置のいずれにおいても、光電変換領域として使用される各ポテンシャルウェルが複数行、複数列に亘って形成されている。偶数列を構成するポテンシャルウェルの各々は、奇数列を構成する前記ポテンシャルウェルの各々に対し、各ポテンシャルウェル列内でのポテンシャルウェル同士のピッチの約１／２、列方向にずれている。同様に、偶数行を構成するポテンシャルウェルの各々は、奇数行を構成するポテンシャルウェルの各々に対し、各ポテンシャルウェル行内でのポテンシャルウェル同士のピッチの約１／２、行方向にずれている。
【００１９】
このため、多数個の光電変換領域が正方行列状に配置される従来のＶＦ−ＣＣＤに比べ、光電変換領域の集積度を高めることが容易である。また、個々の光電変換領域の平面視上の面積を広くすることが容易であり、これに伴って、開口率を高めることが容易である。
【００２０】
これらの結果として、チップサイズを小さくしても解像度が高い固体撮像装置を得ることが容易になる。チップサイズを小さくすることにより、低コスト化を図ることができる。
【００２１】
なお、本明細書でいう「光電変換領域として使用されるポテンシャルウェル同士のピッチの約１／２」とは、ポテンシャルウェル同士のピッチの１／２を含む他、製造誤差、設計上もしくはマスク製作上起こる丸め誤差等の要因によって前記のピッチの１／２から外れてはいるものの、得られるＶＰ−ＣＣＤの性能およびその画像の画質からみて実質的に前記のピッチの１／２と同等とみなすことができる値をも含むものとする。本明細書でいう「開口部同士のピッチの約１／２」についても同様である。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００２３】
図１は、第１の実施例のＶＰ−ＣＣＤ１００における各構成要素の配置を模式的に示す部分平面図である。同図においては、図面を見やすくするために、また、説明を判りやすくするために、後述する光電変換領域が１０個（部分的に示されているものを除く。）だけ示されている。実際のＶＰ−ＣＣＤでは、光電変換領域の数が１０００〜１０００万個に達する。
【００２４】
図１に示すように、ＶＰ−ＣＣＤ１００は、半導体基板１と、半導体基板１の一表面上に電気絶縁膜（図示せず。）を介して形成された転送電極膜１０と、転送電極膜１０の平面視上の外側に形成された１個の出力転送路２０と、半導体基板１の表面に形成された複数本の電荷転送チャネル３０と、転送電極膜１０と出力転送路２０との平面視上の間に形成された制御電極４０と、転送電極膜１０に駆動パルスを印加するためのパルス供給用端子５０と、制御電極４０に駆動パルスを印加するためのパルス供給用端子６０と、出力転送路２０に駆動パルスを印加するためのパルス供給用端子７０とを有している。出力転送路２０は、転送チャネル２１と転送電極２２とを含んでいる。パルス供給用端子７０は、転送電極２２と電気的に接続されている。
【００２５】
まず、図１に示した転送電極膜１０、電荷転送チャネル３０および制御電極４０それぞれの構成について、既出の図１に加え、図２（ａ）および図２（ｂ）を用いて説明する。以下の説明は、ｐ型ウェルを備えたｎ型シリコン基板からなる半導体基板１を用いた場合を例にとり、行う。勿論、他の導電型や他の半導体の基板を用いて同様の機能を有するＶＦ−ＣＣＤを得ることも可能である。
【００２６】
図２（ａ）は、図１に示したＡ−Ａに沿った断面と当該断面に含まれる電荷転送チャネル３０における各領域のポテンシャルを、それぞれ概略的に示す図である。
【００２７】
図２（ｂ）は、図１に示したＢ−Ｂに沿った断面と当該断面に含まれる電荷転送チャネル３０における各領域のポテンシャルを、それぞれ概略的に示す図である。
【００２８】
図１、図２（ａ）、図２（ｂ）に示したように、転送電極膜１０は、連続した１枚の電極膜からなる。この転送電極膜１０は、図２（ａ）および図２（ｂ）に示したように、半導体基板１の表面に形成されたシリコン酸化膜等の電気絶縁膜５を介して、半導体基板１上に形成されている。転送電極膜１０は、例えばポリシリコン、アルミニウム、タングステン、窒化チタン、モリブデン、ニオブ等の導電材料からなる。
【００２９】
図１に示したように、感光部１１が、転送電極膜１０に設定されている。多数個の開口部１２が、感光部１１内に複数行、複数列に亘って形成されている。図１においては、計１０個（部分的に示されているものを除く。）の開口部１２が５行、４列に亘って示されている。
【００３０】
図１での左端から数えて奇数番目に当たる開口部列は２個の開口部１２を含み、図１での左端から数えて偶数番目に当たる開口部列は３個の開口部１２を含む。各開口部行は２個の開口部１２を含む。
【００３１】
偶数番目に当たる開口部列を構成する開口部１２の各々は、奇数番目に当たる開口部列を構成する開口部１２の各々に対し、各開口部列内での開口部１２同士のピッチＰ1 の約１／２、列方向（以下、この方向を「ＤV 」という。図１参照。）にずれている。偶数番目に当たる開口部行を構成する開口部１２の各々は、奇数番目に当たる開口部行を構成する開口部１２の各々に対し、各開口部行内での開口部１２同士のピッチＰ2 の約１／２、行方向（以下、この方向を「ＤH 」という。図１参照。）にずれている。
【００３２】
開口部列の１列に１本ずつの割合で、半導体基板１の表面に帯状の電荷転送チャネル３０が形成されている。個々の電荷転送チャネル３０は、開口部列の１列を構成している全ての開口部１２を前記の方向ＤV に平面視上横切って、出力転送路２０に達している。相隣る２本の電荷転送チャネル３０の間には、図示を省略したチャネルストップ領域が形成されている。
【００３３】
図１に示したように、電荷転送チャネル３０の各々は、開口部１２それぞれの下に形成された第１のポテンシャルウェル３１と、当該第１のポテンシャルウェル３１の上流に隣接配置された第１のポテンシャルバリア３２とを有する。１つのポテンシャルウェル３１と、当該第１のポテンシャルウェル３１の上流に隣接配置された第１のポテンシャルバリア３２とは、１つの開口部１２内に平面視上納まっている。
【００３４】
なお、図１においては、図面を判りやすくするために、第１のポテンシャルバリア３２にハッチングを付してある。
【００３５】
図２（ａ）および図２（ｂ）に示すように、第１のポテンシャルウェル３１は、半導体基板１に形成されたｐ型ウェル２の所定箇所にｎ型領域を設け、当該ｎ型領域の上にｐ+ 層３３を設けることによって形成されている。第１のポテンシャルバリア３２は、ｐ型ウェル２の所定箇所にｎ- 型領域を設け、当該ｎ- 型領域の上にｐ+ 型層３３を設けることによって形成されている。各第１のポテンシャルウェル３１および各第１のポテンシャルバリア３２は、それぞれ、埋め込みチャネル構造を有する。
【００３６】
１つのポテンシャルウェル３１と、当該第１のポテンシャルウェル３１の上流に隣接配置された第１のポテンシャルバリア３２とは、１つの光電変換領域（フォトダイオード）を構成する。
【００３７】
図２（ａ）および図２（ｂ）に示すように、第２のポテンシャルバリア３４が、個々の光電変換領域の下流側に隣接配置されている。第２のポテンシャルウェル３５が、第２のポテンシャルバリア３４それぞれの下流側に隣接配置されている。第２のポテンシャルバリア３４は、ｐ型ウェル２の所定箇所にｎ- 型領域を設けることによって形成されている。第２のポテンシャルウェル３５は、ｐ型ウェル２の所定箇所にｎ型領域を設けることによって形成されている。
【００３８】
第２のポテンシャルバリア３４とその下流側に隣接配置された第２のポテンシャルウェル３５とは、平面視上、転送電極膜１０によって覆われている。したがって、これらの第２のポテンシャルバリア３４および第２のポテンシャルウェル３５は、その上に形成されている転送電極膜１０と共に、１つの電荷転送段を構成する。
【００３９】
なお、ｎ型領域における不純物濃度は、ｎ- 型領域における不純物濃度より高い。同様に、ｐ+ 型３３層における不純物濃度は、ｐ型ウェルにおける不純物濃度より高い。
【００４０】
図２（ａ）および図２（ｂ）に示すように、第１のポテンシャルウェル３１および第１のポテンシャルバリア３２がそれぞれ埋め込みチャネル構造を有することから、第２のポテンシャルバリア３４は、第１のポテンシャルバリア３２より低いポテンシャルを有する。同様の理由から、第２のポテンシャルウェル３５は、第１のポテンシャルウェル３１より低いポテンシャルを有する。第１のポテンシャルウェル３１のポテンシャルは、第２のポテンシャルバリア３４のポテンシャルより低い。
【００４１】
隣接する２つの領域の境界部では、これら２つの領域のポテンシャルが階段状に、または漸次、変化している。ただし、図２（ａ）および図２（ｂ）においては、便宜上、隣接する２つの領域のポテンシャルを階段状に変化させて描いている。
【００４２】
開口部列の各々における最も下流の開口部１２の下流側には、前述した電荷転送段と同じ構造の電荷転送段が１つずつ形成されている。以下、この電荷転送段を「最下流の電荷転送段」という。
【００４３】
図２（ａ）および図２（ｂ）に示すように、電荷転送チャネル３０の各々は、最下流の電荷転送段の下流に、１つのポテンシャルウェル３１ａを有する。ポテンシャルウェル３１ａは、前述したポテンシャルウェル３１と同じ構造を有する。ポテンシャルウェル３１ａは、後述する光遮蔽膜によって覆われる。
【００４４】
図１に示したように、帯状を呈する制御電極４０が、感光部１１（転送電極膜１０）と出力転送路２０との平面視上の間に形成されている。制御電極４０は、電荷転送チャネル３０の各々を前記の方向ＤH に平面視上横切っている。
【００４５】
制御電極４０は、前記の電気絶縁膜５を介して半導体基板１上に形成されている（図２（ａ）および図２（ｂ）参照）。制御電極４０は、例えばポリシリコン層等の半導体層、アルミニウム等の金属層、合金層、ＴｉＮ等の導電性化合物層、これらの層を２つ以上積層した積層膜等からなる。
【００４６】
図２（ａ）および図２（ｂ）に示すように、電荷転送チャネル３０の各々は、制御電極４０の下に、１つのポテンシャルバリア３４ａと１つのポテンシャルウェル３５ａとを有する。ポテンシャルバリア３４ａは、前述した第２のポテンシャルバリア３４と同じ構造を有する。ポテンシャルウェル３５ａは、前述した第２のポテンシャルウェル３５と同じ構造を有する。これらのポテンシャルバリア３４ａおよびポテンシャルウェル３５ａは、その上に形成されている制御電極４０と共に、１つの制御用電荷転送段を構成する。
【００４７】
また、各電荷転送チャネル３０の各々は、制御用電荷転送段の下流に、１つのポテンシャルウェル３１ｂを有する。ポテンシャルウェル３１ｂは、前述した第１のポテンシャルウェル３１より低いポテンシャルを有する埋め込み型のポテンシャルウェルである。さらに、当該ポテンシャルウェル３１ｂの下流に、ポテンシャルバリア３４ｂを有する。ポテンシャルバリア３４ｂは、前述した第２のポテンシャルバリア３４と同じ構造を有する。ポテンシャルウェル３１ｂおよびポテンシャルバリア３４ｂは、後述する光遮蔽膜によって覆われる。
【００４８】
図１に示したように、電荷転送チャネル３０の各々は、感光部１１および制御電極４０を前記の方向ＤV に平面視上横切って、出力転送路２０に達している。
【００４９】
図２（ａ）および図２（ｂ）に示したように、電荷転送チャネル３０の各々は、ポテンシャルバリア３４ｂの下流端において、出力転送路２０を構成する電荷転送チャネル２１に接続する。
【００５０】
前述した光電変換領域に光が入射することにより、当該光電変換領域を構成する第１のポテンシャルウェル３１に信号電荷が蓄積される。転送電極膜１０に１相の駆動パルスを印加することにより、信号電荷を出力転送路２０に転送することができる。
【００５１】
次に、図１に示した出力転送路２０の構成について、既出の図１、図２（ａ）および図２（ｂ）に加えて図３を用いて説明する。
【００５２】
図３は、図１に示したＣ−Ｃ線に沿った断面を概略的に示す図である。なお、図３に示した構成要素のうち、図２（ａ）または図２（ｂ）に示した構成要素と共通するものについては図２（ａ）または図２（ｂ）で用いた符号と同じ符号を付して、その説明を省略する。
【００５３】
図２（ａ）、図２（ｂ）および図３に示すように、出力転送路２０は、上述した電荷転送チャネル２１と、当該電荷転送チャネル２１の上方に電気絶縁膜５を介して形成された転送電極２２とを有している。
【００５４】
図３に示すように、電荷転送チャネル２１は、転送電極２２のない領域に第１のポテンシャルバリア２１ａと第１のポテンシャルウェル２１ｂとを有し、転送電極２２の下に第２のポテンシャルバリア２１ｃと第２のポテンシャルウェル２１ｄとを有している。これらの領域は、電荷転送チャネル２１の上流から下流にかけて、第２のポテンシャルバリア２１ｃ、第２のポテンシャルウェル２１ｄ、第１のポテンシャルバリア２１ａ、第１のポテンシャルウェル２１ｂ、の順番で繰り返し形成されている。ただし、最も上流の第２のポテンシャルバリア２１ｃおよびその下流側に隣接配置されている第２のポテンシャルウェル２１ｄは、補助的なものである。
【００５５】
なお、図１に示したＶＰ−ＣＣＤ１００においては、出力転送路２０の右側（図１での右側）に、図示を省略した出力部が設けられている。したがって、電荷転送チャネル２１の上流端は、図１または図３での電荷転送チャネル２１の左端にある。
【００５６】
第１のポテンシャルバリア２１ａ、第１のポテンシャルウェル２１ｂは、前述した電荷転送チャネル３０における第１のポテンシャルバリア３２、第１のポテンシャルウェル３１と同様に、埋め込みチャネル構造を有する。これらの構造を同一のプロセスで形成すれば、第１のポテンシャルバリア２１ａ、第１のポテンシャルウェル２１ｂのポテンシャルは、電荷転送チャネル３０における第１のポテンシャルバリア３２、第１のポテンシャルウェル３１のポテンシャルと同等なる。ただし、別プロセスにより、異なるポテンシャルとしてもよい。例えば、第１ポテンシャルウェル２１ｂのｎ型不純物濃度を高く設定してそのポテンシャルを低くすれば、電荷蓄積能が増加する。
【００５７】
第２のポテンシャルバリア２１ｃは、前述した電荷転送チャネル３０における第２のポテンシャルバリア３４と同様の構造を有する。
【００５８】
第２のポテンシャルウェル２１ｄは、半導体基板１に形成されているｐ型ウェルの所定箇所にｎ+ 型領域を形成することによって得られる。ｎ+ 型領域における不純物濃度は、ｎ型領域における不純物濃度より低い。
【００５９】
したがって、図２（ａ）、図２（ｂ）に示したように、第２のポテンシャルウェル２１ｄのポテンシャルは、電荷転送チャネル３０における第２のポテンシャルウェル３５のポテンシャルより低い。
【００６０】
なお、図１においては、図面を判りやすくするために、第１のポテンシャルバリア２１ａおよび第２のポテンシャルバリア２１ｃに、それぞれハッチングを付してある。
【００６１】
奇数番目に当たる電荷転送チャネル３０の下流端は、１つの第１のポテンシャルバリア２１ａとその下流側に隣接配置された１つの第１のポテンシャルウェル２１ｂとに接続されている。
【００６２】
偶数番目に当たる電荷転送チャネル３０の下流端は、１つの第２のポテンシャルバリア２１ｃとその下流側に隣接配置された１つの第２のポテンシャルウェル２１ｄとに接続されている。
【００６３】
図１に示すように、電荷転送チャネル２１の上方に形成されている転送電極２２は、電荷転送チャネル２１と平行に延在する基部２２ａと、当該基部２２ａから制御電極４０側へ延在する複数個の枝部２２ｂとを有している。
【００６４】
図３に示すように、個々の枝部２２ｂは、１つの第２のポテンシャルバリア２１ｃとその下流に隣接配置された１つの第２のポテンシャルウェル２１ｄとを平面視上覆って、これらの領域と共に１つの電荷転送段を構成する。
【００６５】
図２（ｂ）に示すように、枝部２２ｂの各々は、前述した偶数番目に当たる電荷転送チャネル３０におけるポテンシャルバリア３４ｂの１つをも、平面視上覆っている。電荷転送チャネル２１と上記の基部２２ａとの平面視上の間には、電荷転送チャネル２１に隣接して、前記の方向ＤH に延在するチャネルストップ領域２３が形成されて、電荷転送チャネル２１からの電荷の漏れを防止する。
【００６６】
出力転送路２０は、電荷転送チャネル３０の各々から受け取った信号電荷を、出力部へ向けて順次転送する。このとき、１相の駆動パルスが転送電極２２に印加される。
【００６７】
図１に示したＶＰ−ＣＣＤ１００においては、前述した光電変換領域以外の領域も、光電変換能を有している。しかしながら、前述した光電変換領域以外での光電変換は、ノイズ等の原因となる。このため、無用の光電変換が行われないように、光遮蔽膜が形成される。
【００６８】
光遮蔽膜は、例えば、転送電極膜１０、制御電極４０および転送電極２２それぞれを覆う電気絶縁膜を形成した後、当該電気絶縁膜上に形成される。光遮蔽膜は、遮光性を有する材料で形成される。例えば、アルミニウム、クロム、タングステン、チタンまたはモリブデンからなる金属薄膜や、これらの金属の２種以上からなる合金薄膜、あるいは、前記の金属同士または前記の金属と前記の合金とを組み合わせた多層金属薄膜等によって、光遮蔽膜が形成される。
【００６９】
図４は、光遮蔽膜８０が設けられた後のＶＰ−ＣＣＤ１００（以下、このＶＰ−ＣＣＤを「ＶＰ−ＣＣＤ１００ａ」という。）を概略的に示す平面図である。同図に示した構成要素のうち、図１に示した構成要素と共通するものについては図１で用いた符号と同じ符号を付して、その説明を省略する。なお、図４においては、図面を判りやすくするために、光遮蔽膜８０の輪郭を二点鎖線で描いている。
【００７０】
光遮蔽膜８０は、感光部１１から出力転送路２０にかけての領域を覆っている。光遮蔽膜８０は、開口部１２それぞれの上に、受光用開口８１を有する。
【００７１】
個々の受光用開口８１は、平面視上、矩形を呈する。受光用開口８１の平面視上の大きさは、開口部１２の平面視上の大きさより小さい。受光用開口８１それぞれの形状、大きさおよび向きは、実質的に同じである。
【００７２】
第１のポテンシャルバリア３２の大部分と、第１のポテンシャルウェル３１の大部分が、受光用開口８１から平面視上露出している。したがって、第１のポテンシャルバリア３２の各々とその下流側に隣接配置されている第１のポテンシャルウェル３１各々とが、光電変換領域として実際に機能する。他の領域は、光電変換素子として実質的に機能しない。
【００７３】
以上説明したＶＰ−ＣＣＤ１００およびＶＰ−ＣＣＤ１００ａでは、光電変換領域として使用される複数個の第１のポテンシャルウェル３１が複数行、複数列に亘って形成されている。偶数列を構成する第１のポテンシャルウェル３１の各々は、奇数列を構成する第１のポテンシャルウェル３１の各々に対し、各列内での第１のポテンシャルウェル３１同士のピッチの約１／２、列方向にずれている。同様に、偶数行を構成する第１のポテンシャルウェル３１の各々は、奇数行を構成するポテンシャルウェル３１の各々に対し、各行内でのポテンシャルウェル３１同士のピッチの約１／２、行方向にずれている。
【００７４】
このため、多数個の光電変換領域が正方行列状に配置される従来のＶＦ−ＣＣＤに比べ、光電変換領域の集積度を高めることが容易である。また、個々の光電変換領域の平面視上の面積を広くすることが容易である。これに伴って、チップサイズを小さくしても、高解像度のＶＰ−ＣＣＤを得ることが容易になる。
【００７５】
ＶＦ−ＣＣＤ１００ａは、特に、メカニカルシャッタを備えた静止画撮影用機器の固体撮像装置として好適である。
【００７６】
図４に示したＶＰ−ＣＣＤ１００ａは、ＶＰ−ＣＣＤとしては簡単な構造のＶＰ−ＣＣＤである。実際のＶＰ−ＣＣＤでは、通常、光電変換領域での光電変換効率を高めるために、マイクロレンズアレイが配設される。さらに、カラー撮像用のＶＰ−ＣＣＤでは色フィルタアレイが配設される。
【００７７】
マイクロレンズアレイを設けるにあたっては、まず、ＶＰ−ＣＣＤ１００ａの感光部１１上に平坦化膜が形成される。この平坦化膜は焦点調節層としても利用される。白黒撮像用のＶＰ−ＣＣＤにおいては、前記の平坦化膜の表面に所定個のマイクロレンズからなるマイクロレンズアレイが配設される。一方、カラー撮像用のＶＰ−ＣＣＤにおいては、上記の平坦化膜の上に色フィルタアレイが形成される。このため、マイクロレンズアレイは、前記の色フィルタアレイ上に更に第２の平坦化膜を設けた後、当該第２の平坦化膜の表面に形成される。
【００７８】
第１の平坦化膜は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００７９】
色フィルタアレイは、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。このような色フィルタアレイとしては、３原色（赤、緑、青）系の色フィルタアレイ、および、いわゆる補色タイプの色フィルタアレイがある。
【００８０】
補色タイプの色フィルタアレイは、例えば(i) 緑（Ｇ）、シアン（Ｃｙ）および黄（Ｙｅ）の各色フィルタ、(ii)シアン（Ｃｙ）、黄（Ｙｅ）および白もしくは無色（Ｗ）の各色フィルタ、(iii) シアン（Ｃｙ）、マゼンダ（Ｍｇ）、黄（Ｙｅ）および緑（Ｇ）の各色フィルタ、または、(iv)シアン（Ｃｙ）、黄（Ｙｅ）、緑（Ｇ）および白もしくは無色（Ｗ）の各色フィルタ、等によって構成することができる。
【００８１】
色フィルタアレイは、例えば、フォトリソグラフィ法等の方法によって、所望色の顔料もしくは染料を分散させた樹脂（カラーレジン）の層を所定箇所に形成することによって作製することができる。
【００８２】
色フィルタアレイにおける各色フィルタの配置パターンは、次のようにして選定される。すなわち、当該色フィルタアレイが設けられたＶＰ−ＣＣＤにおける所定の２開口部行（例えば相隣る２つの開口部行）を構成する開口部１２それぞれの下に形成されている各光電変換領域に蓄積された信号電荷を用いて、加色法または減色法によりフルカラー情報が得られるように選定される。
【００８３】
色フィルタ上に形成される第２の平坦化膜は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【００８４】
マイクロレンズアレイは、白黒撮像用およびカラー撮像用のいずれのＶＰ−ＣＣＤにおいても、個々のマイクロレンズがそれぞれ別個の受光用開口８１（図４参照）を平面視上覆うようにして形成される。マイクロレンズは、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。
【００８５】
図４に示したＶＰ−ＣＣＤ１００ａを駆動させる際には、転送電極膜１０、制御電極４０および出力転送路２０に所定の駆動パルスを供給するための駆動パルス供給手段が用いられる。
【００８６】
図５は、上記の駆動パルス供給手段の一例を示す概略図である。同図に示すように、駆動パルス供給手段９０は、例えば、同期信号発生器９１、タイミング発生器９２、第１垂直駆動回路９３ａ、第２垂直駆動回路９３ｂおよび水平駆動回路９４を含んで構成される。
【００８７】
同期信号発生器９１は、垂直同期パルス、水平同期パルス等、信号処理に必要な各種のパルスを作る。
【００８８】
タイミング発生器９２は、転送電極膜１０に印加する１相の垂直パルス信号、制御電極４０に印加する１相の垂直パルス信号、および出力転送路２０の駆動に必要な１相の水平パルス信号等のためのタイミング信号を作る。
【００８９】
第１垂直駆動回路９３ａは、上記のタイミング信号に基づいて転送電極膜１０用の１相の垂直パルス信号を発生する。当該１相の垂直パルス信号は、パルス供給用端子５０を介して転送電極膜１０に印加される。
【００９０】
第２垂直駆動回路９３ｂは、上記のタイミング信号に基づいて制御電極４０用の１相の垂直パルス信号を発生する。当該１相の垂直パルス信号は、パルス供給用端子６０を介して制御電極４０に印加される。
【００９１】
水平駆動回路９４は、上記のタイミング信号に基づいて１相の水平パルス信号を発生する。当該１相の水平パルス信号は、パルス供給用端子７０を介して転送電極２２に印加される。
【００９２】
転送電極膜１０に低レベルの垂直パルス信号ＶL を印加した状態で、第１のポテンシャルウェル３１の各々に信号電荷が蓄積される。
【００９３】
その後、転送電極膜１０に高レベルの垂直パルス信号ＶH を印加する。これにより、転送電極膜１０下の第２ポテンシャルバリア３４および第２ポテンシャルウェル３５それぞれのポテンシャルが下がる。第１ポテンシャルバリア３２は転送電極膜１０によって覆われていないので、ポテンシャルバリアを形成したままである。信号電荷は、第１のポテンシャルウェル３１の下流に隣接して形成されている電荷転送段、すなわち、転送電極膜１０と、第２のポテンシャルバリア３４と、第２のポテンシャルウェル３５とを含んで構成される電荷転送段に転送される。
【００９４】
この後、転送電極膜１０に低レベルの垂直パルス信号ＶL を印加する。これにより、転送電極膜１０下の第２ポテンシャルバリア３４および第２ポテンシャルウェル３５それぞれのポテンシャルが上がる。第２ポテンシャルウェル３５のポテンシャルが、第１ポテンシャルバリア３２のポテンシャルよりも高レベルとなる。感光部１１内の信号電荷は、上記の電荷転送段の下流に隣接して形成されている第１のポテンシャルバリア３２を通って、その下流の第１のポテンシャルウェル３１に転送される。
【００９５】
感光部１１における最下流の電荷転送段に転送されていた信号電荷は、上記の垂直パルス信号ＶL の印加により、その下流のポテンシャルウェル３１ａに転送される。
【００９６】
以下、転送電極膜１０へのＶH の印加とＶL の印加とを交互に繰り返すことにより、感光部１１内の信号電荷を順次出力転送路２０へ転送することができる。このとき、所定のタイミングで、第２垂直駆動回路９３ｂからパルス供給用端子６０を介して制御電極４０へＶH 、ＶL および中レベルの垂直パルス信号ＶM が印加される。
【００９７】
制御電極４０は、前述したように、各電荷転送チャネル３０との平面視上の交差部の各々において、１つの制御用電荷転送段を構成している。制御電極４０にＶH を印加することにより、制御用電荷転送段の上流側に隣接するポテンシャルウェル３１ａに蓄積されていた信号電荷が、制御用電荷転送段に転送される。このとき、出力転送路２０を構成する転送電極２２には、中レベルの水平パルス信号ＨM が印加される。
【００９８】
偶数番目に当たる電荷転送チャネル３０を含んで構成される制御用電荷転送段に転送された信号電荷は、制御電極４０にＶM を印加するとともに転送電極２２に高レベルの水平パルス信号ＨH を印加することにより、出力転送路２０へ転送される。その後、転送電極２２に低レベルの水平パルス信号ＨL と高レベルの水平パルス信号ＨH とが交互に転送電極２２に印加される。これにより、偶数番目に当たる電荷転送チャネル３０を含んで構成される制御用電荷転送段から出力転送路２０へ転送された信号電荷は、出力部へ転送される。この間、制御電極４０にはＶM が印加される。
【００９９】
一方、奇数番目に当たる電荷転送チャネル３０を含んで構成される制御用電荷転送段に転送された信号電荷は、制御電極４０にＶL を印加するとともに転送電極２２に中レベルの水平パルス信号ＨM を印加することにより、出力転送路２０へ転送される。その後、転送電極２２に低レベルの水平パルス信号ＨL と高レベルの水平パルス信号ＨH とが交互に転送電極２２に印加される。これにより、奇数番目に当たる電荷転送チャネル３０を含んで構成される制御用電荷転送段から出力転送路２０へ転送された信号電荷は、出力部へ転送される。この間、制御電極４０にはＶM が印加される。
【０１００】
出力部は、出力転送路２０から送られてきた信号電荷をフローティング容量（図示せず。）によって信号電圧に変換し、当該信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後の電荷は、図示を省略したリセットトランジスタを介して電源（図示せず。）に吸収される。
【０１０１】
１フレーム分の信号電荷の全てを出力転送路２０に転送し終われば、次の信号電荷の蓄積を開始することができる。
【０１０２】
なお、前述した第１のポテンシャルバリア３２や第２のポテンシャルバリア３４等を形成するに当たって必要となるｎ- 型領域を電荷転送チャネルに形成する方法の一例を、図６（ａ）〜図６（ｄ）および図７（ａ）〜図７（ｄ）を用いて、以下に説明しておく。
【０１０３】
図６（ａ）〜図６（ｄ）および図７（ａ）〜図７（ｄ）は、ｎ- 型領域を有する電荷転送チャネルを形成する際の工程図である。
【０１０４】
まず、ｐ型ウェル２を備えたｎ型シリコン基板等の半導体基板１に、所定形状のｎ型チャネルを所定本数形成する。これらのｎ型チャネルは、後述する工程を経て、最終的には電荷転送チャネル３０に加工される。
【０１０５】
次いで、ｎ型チャネルを形成した側の表面にシリコン酸化膜等の電気絶縁膜５を形成する。ｎ型チャネルおよび電気絶縁層５は、常法により形成することができる。以下、電気絶縁膜５まで形成された半導体基板１を基材１１０と表記する。
【０１０６】
図６（ａ）は、上記の基材１１０に対して最初に行われる工程を示す。この工程では、電気絶縁膜５の表面上にシリコン酸化物膜１１１を堆積する。
【０１０７】
次いで、図６（ｂ）に示すように、シリコン酸化物膜１１１をパターニングして、開口部１２を形成しようとする箇所にのみ、シリコン酸化物膜を残す（以下、このシリコン酸化物膜を「シリコン酸化物膜１１１ａ」と表記する。）。
【０１０８】
図６（ｃ）に示すように、電気絶縁膜５の表面上およびシリコン酸化物膜１１１ａの表面上に、レジストパターン１１２を形成する。レジストパターン１１２は、例えば第２のポテンシャルバリアを形成しようとする箇所とそれより若干上流側に相当する領域にのみ、開口部１１２ａを有する。
【０１０９】
図６（ｄ）に示すように、レジストパターン１１２およびシリコン酸化物膜１１１ａをマスクとして用いて、ｐ型不純物イオンをｎ型チャネル３０ａに注入する。これにより、開口部１１２ａの下にｎ- 領域１１３が形成される。このとき、ｎ- 領域１１３は、シリコン酸化物膜１１１ａに対して自己整合的に形成される。なお、図中の矢印はｐ型不純物イオンの注入方向を示す。
【０１１０】
図７（ａ）に示すように、レジストパターン１１２を剥離し、電気絶縁膜５の表面上およびシリコン酸化物膜１１１ａの表面上に、ポリシリコン層を堆積する。
【０１１１】
次に、図７（ｂ）に示すように、ポリシリコン層１１４を研磨して、シリコン酸化物膜１１１ａを露出させる。研磨後のポリシリコン層１１４を、以下、「ポリシリコン層１１４ａ」という。
【０１１２】
図７（ｃ）に示すように、シリコン酸化物膜１１１ａを選択的に除去する。当該シリコン酸化物膜１１１ａの選択的な除去は、例えば所定のエッチャントを用いたウエットエッチングによって行うことができる。電気絶縁膜５とシリコン酸化物膜１１１ａが共にシリコン酸化物であっても、その組成、物性を異ならせれることにより、選択的エッチングが可能である。
【０１１３】
次いで、図７（ｄ）に示すように、電気絶縁膜５の表面上およびポリシリコン層１１４ａの表面上に、レジストパターン１１５を形成する。レジストパターン１１５は、例えば第１のポテンシャルバリアを形成しようとする箇所とそれより若干上流側に相当する領域にのみ、開口部１１５ａを有する。この後、ポリシリコン層１１４ａをマスクとして用いて、ｐ型不純物イオンをｎ型チャネル３０ａに注入する。これにより、開口部１１５ａの下にｎ- 領域１１６が形成される。このとき、ｎ- 領域１１６は、ポリシリコン層１１４ａに対して自己整合的に形成される。なお、図中の矢印はｐ型不純物イオンの注入方向を示す。
【０１１４】
以上の工程を行うことにより、第１のポテンシャルバリア３２や第２のポテンシャルバリア３４等を形成するに当たって必要となるｎ- 型領域を、電荷転送チャネルの所望箇所に形成することができる。
【０１１５】
次に、第２の実施例によるＶＰ−ＣＣＤについて、図８、図９、図１０（ａ）、図１０（ｂ）および図１１を用いて説明する。
【０１１６】
図８は、第２の実施例のＶＰ−ＣＣＤ２００における各構成要素の配置を模式的に示す平面図である。同図においては、図面を見やすくするために、また、説明を判りやすくするために、後述する光電変換領域が感光部２１５に３３個だけ示されている。実際のＶＰ−ＣＣＤでは、前述したように、光電変換領域の数が１０００〜１０００万個に達する。
【０１１７】
図８に示したＶＰ−ＣＣＤ２００は、半導体基板１の一表面上に設定された感光部１ａ上およびその外側の領域上に電気絶縁膜（図示せず。）を介して形成された所定本数の転送電極２１１、２１２、２１３、２１４からなる転送電極群２１０と、２個の出力転送路２２０ａおよび２２０ｂと、半導体基板１の表面に形成された計１１本の電荷転送チャネル２３０と、２個のＣＣＤ蓄積部２４０ａおよび２４０ｂと、出力転送路２２０ａに接続された出力部２２５ａと、出力転送路２２０ｂに接続された出力部２２５ｂとを有している。
【０１１８】
さらに、当該ＶＰ−ＣＣＤ２００は、膜状の転送電極構造２１０に駆動パルスを印加するための２つのパルス供給用端子２５０ａおよび２５０ｂと、ＣＣＤ蓄積部２４０ａに駆動パルスを印加するための２つのパルス供給用端子２６０ａ、２６０ｂと、ＣＣＤ蓄積部２４０ｂに駆動パルスを印加するための２つのパルス供給用端子２６１ａ、２６１ｂと、出力転送路２２０ａに駆動パルスを印加するための４つのパルス供給用端子２７０ａ、２７０ｂ、２７０ｃ、２７０ｄと、出力転送路２２０ｂに駆動パルスを印加するための４つのパルス供給用端子２７１ａ、２７１ｂ、２７１ｃ、２７１ｄとを有している。図８においては示されていないが、ＶＰ−ＣＣＤ２００は、色フィルタアレイおよびマイクロレンズアレイをも有している。
【０１１９】
まず、図８に示した転送電極群２１０、電荷転送チャネル２３０およびＣＣＤ蓄積部２４０ａ、２４０ｂそれぞれの構成について、既出の図８に加えて図９、図１０（ａ）および図１０（ｂ）を用いて説明する。以下の説明は、ｐ型ウェルを備えたｎ型シリコン基板からなる半導体基板１を用いた場合を例にとり、行う。勿論、他の導電型や他の半導体の基板を用いて同様の機能を有するＶＦ−ＣＣＤを得ることも可能である。
【０１２０】
図９は、半導体基板１に設定された感光部１ａ（図８参照）の一部を拡大してその概略を示す平面図である。
【０１２１】
図１０（ａ）は、図８に示したＡ−Ａに沿った断面を概略的に示す図である。
【０１２２】
図１０（ｂ）は、図８に示したＢ−Ｂに沿った断面を概略的に示す図である。
【０１２３】
図８に示したように、感光部１ａ上およびその外側の領域上に形成されている転送電極群２１０は、蛇行形状を有する２種類の転送電極２１１、２１２と、櫛歯状を呈する２種類の補助転送電極２１３、２１４からなる。
【０１２４】
出力転送路２２０ａに近接して補助転送電極２１３が形成されており、出力転送路２２０ｂに近接して補助転送電極２１４が形成されている。計９本の転送電極２１１と計８本の転送電極２１２とが、補助転送電極２１３と補助転送電極２１４との平面視上の間の領域に形成されている。これらの転送電極２１１、２１２は、一定の方向ＤV （図８中に矢印で示す。）に沿って交互に１本ずつ形成されている。
【０１２５】
図１０（ａ）および図１０（ｂ）に示したように、各転送電極２１１、２１２および各補助転送電極２１３、２１４は、半導体基板１の表面に形成されたシリコン酸化膜等の電気絶縁膜５を介して、半導体基板１上に形成されている。
【０１２６】
転送電極２１１の各々は、例えば第１ポリシリコン層によって形成され、転送電極２１２の各々および各補助転送電極２１３、２１４は、例えば第２ポリシリコン層によって形成される。
【０１２７】
各転送電極２１１、２１２および各補助転送電極２１３、２１４は、相隣る２本の転送電極同士で離合を繰り返しながら、一定の方向ＤH （図８中に矢印で示す。）に延在している。これらの転送電極２１１、２１２および補助転送電極２１３、２１４は、１８行、１１列に亘って、計９９個の開口部２１６を画定している。同一列内で隣り合う２個の開口部２１６の間には、相隣る２本の転送電極２１１、２１２が延在している。
【０１２８】
第１の実施例のＶＰ−ＣＣＤ１００における各開口部１２と同様に、偶数番目に当たる開口部列を構成する開口部２１６の各々は、奇数番目に当たる開口部列を構成する開口部２１６の各々に対し、各開口部列内での開口部２１６同士のピッチの約１／２、列方向（方向ＤV に相当する。）にずれている。偶数番目に当たる開口部行を構成する開口部２１６の各々は、奇数番目に当たる開口部行を構成する開口部２１６の各々に対し、各開口部行内での開口部２１６同士のピッチの約１／２、行方向（方向ＤH に相当する。）にずれている。
【０１２９】
前記の方向ＤV に沿って各転送電極２１１、２１２をみたときの中央部に位置する計３本の転送電極２１１と計４本の転送電極２１２が、感光部１ａ上に形成されている。したがって、６行１１列に亘る計３３個の開口部２１６が感光部１ａ上に形成されている。以下、感光部１ａに形成されている開口部を「開口部２１６ａ」と表記する。図８、図９、図１０（ａ）および図１０（ｂ）においても、同様とする。
【０１３０】
感光部１ａと補助転送電極２１３との平面視上の間の領域に形成されている各転送電極２１１、２１２および補助転送電極２１３は、当該領域内の電荷転送チャネル２３０と共に、１つのＣＣＤ蓄積部２４０ａを構成する。
【０１３１】
同様に、感光部１ａと補助転送電極２１４との平面視上の間の領域に形成されている各転送電極２１１、２１２および補助転送電極２１４は、当該領域内の電荷転送チャネル２３０と共に、１つのＣＣＤ蓄積部２４０ｂを構成する。
【０１３２】
図８に示したように、開口部列の１列に１本ずつの割合で、半導体基板１の表面に帯状の電荷転送チャネル２３０が形成されている。個々の電荷転送チャネル２３０は、開口部列の１列を構成している全ての開口部２１６、２１６ａを前記の方向ＤV に平面視上横切っている。相隣る２本の電荷転送チャネル２３０の間には、図示を省略したチャネルストップ領域が形成されている。
【０１３３】
図８での左端から数えて奇数番目に当たる電荷転送チャネル２３０（以下、これらの電荷転送チャネル２３０を、単に「奇数番目に当たる電荷転送チャネル２３０」という。）の各々は、ＣＣＤ蓄積部２４０ａ、感光部１ａおよびＣＣＤ蓄積部２４０ｂを前記の方向ＤV に沿って平面視上横切って、出力転送路２２０ｂに達している。
【０１３４】
図８での左端から数えて偶数番目に当たる電荷転送チャネル２３０（以下、これらの電荷転送チャネル２３０を、単に「偶数番目に当たる電荷転送チャネル２３０」という。）の各々は、ＣＣＤ蓄積部２４０ｂ、感光部１ａおよびＣＣＤ蓄積部２４０ａを前記の方向ＤV に沿って平面視上横切って、出力転送路２２０ａに達している。
【０１３５】
したがって、奇数番目に当たる電荷転送チャネル２３０の各々にとっての上流と、偶数番目に当たる電荷転送チャネル２３０の各々にとっての上流とは、互いに反対の方向にある。
【０１３６】
このため、奇数番目に当たる電荷転送チャネル２３０の各々は、ＣＣＤ蓄積部２４０ａを実質的に構成しない。同様に、偶数番目に当たる電荷転送チャネル２３０の各々は、ＣＣＤ蓄積部２４０ｂを実質的に構成しない。
【０１３７】
図８、図９、図１０（ａ）および図１０（ｂ）に示すように、各電荷転送チャネル２３０は、各開口部２１６ａ、２１６それぞれの下に形成された第１のポテンシャルウェル２３１と、当該第１のポテンシャルウェル２３１の上流に隣接配置された第１のポテンシャルバリア２３２とを有する。１つのポテンシャルウェル２３１と、当該第１のポテンシャルウェル２３１の上流に隣接配置された第１のポテンシャルバリア２３２とは、平面視上、１つの開口部２１６ａまたは２１６内に納まっている。
【０１３８】
各開口部２１６ａの下に形成されているポテンシャルウェル２３１の各々は、１つの光電変換領域（フォトダイオード）を構成する。
【０１３９】
各開口部２１６ａの下に形成されている第１のポテンシャルバリア２３２の各々と、各開口部２１６の下に形成されているポテンシャルウェル２３１の各々と、各開口部２１６の下に形成されている第１のポテンシャルバリア２３２とは、後述する光遮蔽膜２８０（図８参照）によって覆われているので、光電変換領域としては実質的に機能しない。
【０１４０】
なお、図８および図９においては、図面を判りやすくするために、第１のポテンシャルバリア２３２にハッチングを付してある。
【０１４１】
図１０（ａ）および図１０（ｂ）に示すように、第１のポテンシャルウェル２３１は、半導体基板１に形成されたｐ型ウェル２の所定箇所にｎ型領域を設け、当該ｎ型領域の上にｐ+ 層２３３を設けることによって形成されている。第１のポテンシャルバリア２３２は、ｐ型ウェル２の所定箇所にｎ- 型領域を設け、当該ｎ- 型領域の上にｐ+ 型層２３３を設けることによって形成されている。各第１のポテンシャルウェル２３１および各第１のポテンシャルバリア２３２は、それぞれ、埋め込みチャネル構造を有する。
【０１４２】
個々の第１のポテンシャルウェル２３１の下流側には、ｎ型領域２３５が形成されている。当該ｎ型領域２３５は、相隣る２本の転送電極２１１、２１２によって、または、相隣る転送電極２１１と補助転送電極２１３もしくは２１４とによって、平面視上覆われる。各転送電極２１１は、その下方のｎ型領域２３５と共に１つの電荷転送段を構成する。各転送電極２１２、補助転送電極２１３および補助転送電極２１４についても同様である。
【０１４３】
図８に示したように、光遮蔽膜２８０が、出力転送路２２０ａから出力転送路２２０ｂに亘る領域を覆っている。光遮蔽膜２８０は、開口部２１６ａそれぞれの上に、受光用開口２８１を有する。
【０１４４】
図８および図９に示したように、個々の受光用開口２８１は、例えば、平面視上楕円形を呈する。受光用開口２８１の平面視上の大きさは、開口部２１６ａの平面視上の大きさより小さい。受光用開口２８１それぞれの形状、大きさおよび向きは、実質的に同じである。
【０１４５】
１つの第１のポテンシャルウェル２３１の大部分が、受光用開口２８１から平面視上露出している（図９参照）。第１のポテンシャルバリア２３２は、光遮蔽膜２８０によって覆われている。したがって、各受光用開口２８１から平面視上露出している第１のポテンシャルウェル２３１の各々が、光電変換領域として実際に機能する。他の領域は、光電変換素子として実質的に機能しない。なお、図８においては、図面を判りやすくするために、光遮蔽膜２８０の輪郭を二点鎖線で描いている。
【０１４６】
図１０（ａ）および図１０（ｂ）に示したように、光遮蔽膜２８０を覆い、開口部２１６および２１６ａを埋めるようにして、第１の平坦化膜２８５が形成されている。色フィルタアレイ２８６が、第１の平坦化膜２８５を介して、前述した感光部１ａの上方に形成されている。
【０１４７】
色フィルタアレイ２８６は、例えば、奇数番目に当たる電荷転送チャネル２３０それぞれの上方においては緑色フィルタ２８６Ｇのみをストライプ状に連続配置し、偶数番目に当たる電荷転送チャネル２３０それぞれの上方においては青色フィルタ２８６Ｂと赤色フィルタ２８６Ｒとを交互に配置することによって、構成される。個々の色フィルタは、１つの受光用開口２８１を平面視上覆う。
【０１４８】
図１０（ａ）および図１０（ｂ）に示したように、第２の平坦化膜２８７が、ＣＣＤ蓄積部２４０ａからＣＣＤ蓄積部２４０ｂにかけての領域の上方に形成されている。第２の平坦化膜２８７は、感光部１ａの上方においては色フィルタアレイ２８６上に形成されており、ＣＣＤ蓄積部２４０ａ、２４０ｂの上方においては第１の平坦化膜２８５上に形成されている。
【０１４９】
図１０（ａ）および図１０（ｂ）に示したように、マイクロレンズアレイ２８８が、第２の平坦化膜２８７を介して、感光部１ａの上方に形成されている。マイクロレンズアレイ２８８は、計３３個のマイクロレンズ２８８ａによって構成されている。個々のマイクロレンズ２８８ａは、１つの受光用開口２８１を平面視上覆い、集光した光を受光用開口２８１内に照射する。
【０１５０】
受光用開口２８１からその下の第１のポテンシャルウェル２３１（光電変換領域）に光が入射することにより、当該第１のポテンシャルウェル２３１に信号電荷が蓄積される。転送電極群２１０を構成する各転送電極２１１、２１２および各補助転送電極２１３、２１４に後述する２相の駆動パルスを印加することにより、信号電荷を出力転送路２２０ａまたは２２０ｂに転送することができる。奇数番目に当たる電荷転送チャネル２３０における上記の光電変換領域に蓄積された信号電荷は、出力転送路２２０ｂに転送される。偶数番目に当たる電荷転送チャネル２３０における上記の光電変換領域に蓄積された信号電荷は、出力転送路２２０ａに転送される。
【０１５１】
各光電変換領域に蓄積された１フレーム分の信号電荷は、信号電荷の転送期間中に入射する光による信号混入をできるだけ少なくするために、まず、高速でＣＣＤ蓄積部２４０ａ、２４０ｂに転送される。その後、ＣＣＤ蓄積部２４０ａ、２４０ｂから出力転送路２２０ａ、２２０ｂに転送され、出力部２２５ａ、２２５ｂにおいて信号電圧に変換された後、廃棄される。
【０１５２】
次に、図８に示した出力転送路２２０ａ、２２０ｂの構成について、図１１を用いて説明する。ただし、接続している電荷転送チャネル２３０が異なるものの、出力転送路２２０ａの構成と出力転送路２２０ｂの構成は実質的に同じであるので、ここでは、出力転送路２２０ｂの構成についてのみ説明する。
【０１５３】
図１１は、出力転送路２２０ｂを概略的に示す平面図である。同図に示したように、出力転送路２２０ｂは、前述した半導体基板１に形成された１本の電荷転送チャネル２２１と、電気絶縁膜（図示せず。）を介して半導体基板１上に複数本ずつ形成された転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄとを有している。
【０１５４】
転送電極２２２ｂ、２２２ｄは例えば第１ポリシリコン層で形成され、その表面にシリコン酸化膜を形成した後、転送電極２２２ａ、２２２ｃが第２ポリシリコン層で形成される。
【０１５５】
図示を省略した電気絶縁層が、転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄ上に形成されている。前述した光遮蔽膜２８０は、この電気絶縁層上に形成されている。
【０１５６】
電荷転送チャネル２２１は、半導体基板１の一表面側に形成されたｐ型ウェルの所定箇所にｎ型領を形成することによって得られる。この電荷転送チャネル２２１は、前述した方向ＤH （図１１参照）に延びている。
【０１５７】
各転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄは、出力転送路２２０ｂに接続している電荷転送チャネル２３０の各々に１組ずつ形成されている。これらの転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄは、出力部２２５ｂ側から転送電極２２２ｄ、転送電極２２２ｃ、転送電極２２２ｂ、転送電極２２２ａの順番で、繰り返し形成されている。
【０１５８】
転送電極２２２の各々は、電荷転送チャネル２３０の下流端を平面視上覆う。このため、転送電極２２２は、他の転送電極２２２ａ、２２２ｃ、２２２ｄより幅広く形成されている。各転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄは、電荷転送チャネル２２１を平面視上横切る帯状の電極である。
【０１５９】
電荷転送チャネル２２１と各転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄとの平面視上の交差部の各々は、１つの電荷転送段を構成する。出力転送路２２０ｂは、４相駆動型のＣＣＤからなる。
【０１６０】
ＣＣＤ蓄積部２４０ｂから転送されてきた信号電荷は、出力転送路２２０ｂに形成されている上記の各電荷転送段によって順次出力部２２５ｂに転送される。このとき、４相の駆動パルスが転送電極２２２ａ、２２２ｂ、２２２ｃ、２２２ｄに印加される。
【０１６１】
次に、出力部２２５ａ、２２５ｂについて説明する。図８に示したように、出力部２２５ａは、出力転送路２２０ａの一端に接続されている。出力部２２５ｂは、出力転送路２２０ｂの一端に接続されている。出力部２２５ａは、出力転送路２２０ａから送られてきた信号電荷をフローティング容量（図示せず。）によって信号電圧に変換し、当該信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後の電荷は、例えばリセットトランジスタを介して電源に吸収される。出力部２２５ｂについても同様である。
【０１６２】
以上説明したＶＰ−ＣＣＤ２００では、前述した第１の実施例のＶＰ−ＣＣＤ１００、ＶＰ−ＣＣＤ１００ａにおける理由と同じ理由から、従来のＶＦ−ＣＣＤに比べ、光電変換領域の集積度を高めることが容易である。また、個々の光電変換領域の平面視上の面積を広くすることが容易である。これに伴って、チップサイズを小さくしても、高解像度のＶＰ−ＣＣＤを得ることが容易になる。
【０１６３】
当該ＶＰ−ＣＣＤ２００は、前述した第１の実施例のＶＦ−ＣＣＤ１００ａと同様に、特に、メカニカルシャッタを備えた静止画撮影用機器の固体撮像装置として好適である。
【０１６４】
図８に示したＶＰ−ＣＣＤ２００を駆動させる際には、各転送電極２１１、２１２および各補助転送電極２１３、２１４ならびに出力転送路２２０ａ、２２０ｂに所定の駆動パルスを供給するための駆動パルス供給手段が用いられる。
【０１６５】
図１２は、上記の駆動パルス供給手段の一例を示す概略図である。同図に示すように、上記の駆動パルス供給手段２９０は、例えば、同期信号発生器２９１、タイミング発生器２９２、第１垂直駆動回路２９３ａ、第２垂直駆動回路２９３ｂ、第３垂直駆動回路２９３ｃ、第１水平転送ＣＣＤ駆動回路２９４ａおよび第２水平駆動回路２９４ｂを含んで構成される。
【０１６６】
同期信号発生器２９１は、垂直同期パルス、水平同期パルス等、信号処理に必要な各種のパルスを作る。
【０１６７】
タイミング発生器９９２は、各転送電極２１１、２１２および各転送電極２１１、２１２および各補助転送電極２１３、２１４電極２１３、２１４に印加する２相の垂直パルス信号、ならびに、出力転送路２２０ａ、２２０ｂの駆動に必要な４相の水平パルス信号等のためのタイミング信号を作る。
【０１６８】
第１垂直駆動回路２９３ａは、上記のタイミング信号に基づいて、感光部１ａ内の各転送電極２１１、２１２用の２相の垂直パルス信号を発生する。当該２相の垂直パルス信号の各々は、パルス供給用端子２５０ａまたは２５０ｂを介して、所定の転送電極２１１、２１２に印加される。
【０１６９】
第２垂直駆動回路２９３ｂは、上記のタイミング信号に基づいて、ＣＣＤ蓄積部２４０ａを構成する各転送電極２１１、２１２用の２相の垂直パルス信号を発生する。当該２相の垂直パルス信号の各々は、パルス供給用端子２６０ａまたは２６０ｂを介して、所定の転送電極２１１、２１２に印加される。
【０１７０】
第３垂直駆動回路２９３ｃは、上記のタイミング信号に基づいて、ＣＣＤ蓄積部２４０ｂを構成する各転送電極２１１、２１２用の２相の垂直パルス信号を発生する。当該２相の垂直パルス信号の各々は、パルス供給用端子２６１ａまたは２６１ｂを介して、所定の転送電極２１１、２１２に印加される。
【０１７１】
第１水平駆動回路２９４ａは、上記のタイミング信号に基づいて、４相の水平パルス信号を発生する。当該４相の水平パルス信号の各々は、パルス供給用端子２７０ａ、２７０ｂ、２７０ｃまたは２７０ｄを介して出力転送路２２０ａに印加される。
【０１７２】
第２水平駆動回路２９４ｂも、上記のタイミング信号に基づいて、４相の水平パルス信号を発生する。当該４相の水平パルス信号の各々は、パルス供給用端子２７１ａ、２７１ｂ、２７１ｃまたは２７１ｄを介して出力転送路２２０ｂに印加される。
【０１７３】
感光部１ａに平面視上含まれる領域内での信号電荷の転送は、次のようにして行われる。以下の説明は、１本の電荷転送チャネル２３０内での信号電荷の転送を説明したものである。他の電荷転送チャネル２３０においても、実質的に同じタイミングかつパターンで信号電荷が転送される。
【０１７４】
光電変換領域、すなわち、受光用開口２８１から平面視上露出している第１のポテンシャルウェル２３１に信号電荷が蓄積された後、第１垂直駆動回路２９３ａからパルス供給用端子２５０ａに高レベルの垂直パルス信号ＶH1が印加される。当該垂直パルス信号ＶH1は、感光部１ａ内において転送電極２１１を含んで構成される電荷転送段（以下、この電荷転送段を「電荷転送段Ｉ」ということがある。）のポテンシャルを、光電変換領域のポテンシャルより低くする。
【０１７５】
次いで、第１垂直駆動回路２９３ａからパルス供給用端子２５０ｂに更に高レベルの垂直パルス信号ＶH2が印加される。これにより、信号電荷は、電荷転送段Ｉを経て、感光部１ａ内において転送電極２１２を含んで構成される電荷転送段（以下、この電荷転送段を「電荷転送段II」ということがある。）に転送される。
【０１７６】
次に、第１垂直駆動回路２９３ａからパルス供給用端子２５０ａに低レベルの垂直パルス信号ＶL1が印加される。引き続き、パルス供給端子２５０ｂにＶL1よりも高レベルであるが、基準状態（例えば設置電位）よりも低レベルの垂直パルス信号ＶL2が印加される。垂直パルス信号ＶL2は、各電荷転送段IIのポテンシャルを、第１のポテンシャルバリア２３２のポテンシャルより高くする。
【０１７７】
これにより、信号電荷は、電荷転送段IIからその下流側に隣接配置されている第１のポテンシャルバリア２３２を経て、当該第１のポテンシャルバリア２３２の下流側に隣接配置されている第１のポテンシャルウェル２３１に転送される。
【０１７８】
以下、上記の動作を順次繰り返すことにより、感光部１ａに平面視上含まれる領域内の信号電荷を順次ＣＣＤ蓄積部２４０ａまたは２４０ｂへ転送することができる。
【０１７９】
このとき、所定のタイミングで、第２垂直駆動回路２９３ｂからパルス供給用端子２６０ａ、２６０ｂにＶH1、ＶL1、ＶH2、ＶL2が印加される。同様に、第３垂直駆動回路２９３ｃからパルス供給用端子２６１ａ、２６１ｂにＶH1、ＶL1、ＶH2、ＶL2が印加される。
【０１８０】
第２垂直駆動回路２９３ｂからパルス供給用端子２６０ａへのＶH1、ＶL1の印加は、第１垂直駆動回路２９３ａからパルス供給用端子２５０ａへのＶH1、ＶL1の印加と実質的に同期して行われる。同様に、第２垂直駆動回路２９３ｂからパルス供給用端子２６０ｂへのＶH2、ＶL2の印加は、第１垂直駆動回路２９３ａからパルス供給用端子２５０ｂへのＶH2、ＶL2の印加と実質的に同期して行われる。第３垂直駆動回路２９３ｃからパルス供給用端子２６１ａ、２６１ｂへのＶH1、ＶL1、ＶH2、ＶL2の印加についても、全く同様である。
【０１８１】
感光部２１５からＣＣＤ蓄積部２４０ａ、２４０ｂに信号電荷を転送し終えた後は、第１垂直駆動回路２３９ａは駆動パルスの発生を停止する。動作を停止することにより、消費電力を低減できる。出力転送路２２０ａ、２２０ｂに信号電荷を転送するには、第２および第３垂直駆動回路２９３ｂ、２９３ｃのみを動作させればよい。
【０１８２】
ＣＣＤ蓄積部２４０ｂにおける最下流の電荷転送段まで転送されてきた信号電荷は、出力転送路２２０ｂへ転送される。このとき、第２水平駆動回路２９４ｂからパルス供給用端子２７１ａ、２７１ｂ、２７１ｃ、２７１ｄへ所定の駆動パルスが印加される。
【０１８３】
例えば、第３垂直駆動回路２９３ｃからパルス供給端子２５０ｂに垂直パルス信号ＶL2が印加されているときに、第２水平駆動回路２９４ｂからパルス供給端子２７１ａ、２７１ｄに低レベルの水平パルス信号ＨL が印加され、パルス供給端子２７１ｂ、２７１ｃに高レベルの水平パルス信号ＨH が印加される。
【０１８４】
水平パルス信号ＨH は、転送電極２２２ｂ、２２２ｃと電荷転送チャネル２２１とを含んで構成される各電荷転送段（図１１参照）のポテンシャルを、電荷転送チャネル２３０と補助転送電極２１４とを含んで構成される電荷転送段（図１１参照）のポテンシャルより低くする。
【０１８５】
水平パルス信号ＨL 、ＨH を上記のように印加することにより、出力転送路２２０ｂ内においては、転送電極２２２ｂ、２２２ｃと電荷転送チャネル２２１とを含んで構成される連続した２電荷転送段にポテンシャルウェルが形成される。同様に、転送電極２２２ｃと電荷転送チャネル２２１とを含んで構成される電荷転送段（図１１参照）にもポテンシャルウェルが形成される。転送電極２２２ａ、２２２ｄと電荷転送チャネル２２１とを含んで構成される連続した２電荷転送段には、ポテンシャルバリアが形成される。上記のポテンシャルウェルのポテンシャルは、上記のポテンシャルバリアおよび補助転送電極２１４下のポテンシャルより低い。
【０１８６】
これにより、ＣＣＤ蓄積部２４０ｂにおける最下流の電荷転送段まで転送されてきた信号電荷が、出力転送路２２０ｂへ転送される。
【０１８７】
同様にして、ＣＣＤ蓄積部２４０ａにおける最下流（図８での最上段）の電荷転送段まで転送されてきた信号電荷を、出力転送路２２０ａへ転送することができる。
【０１８８】
なお、ｎ個（ｎは１以上の整数）の電荷転送段にまたがる１つのポテンシャルウェルを、以下、「ｎ連のポテンシャルウェル」といい、ｎ個の電荷転送段にまたがる１つのポテンシャルバリアを「ｎ連のポテンシャルバリア」という。
【０１８９】
出力転送路２２０ａ内での信号電荷の転送は、例えば、下記(a) 〜(d) の動作を順次行うことによってなされる。
【０１９０】
(a) ＣＣＤ蓄積部２４０ａから信号電荷を受け取るときに形成された２連のポテンシャルウェルの各々を下流側（出力部２２５ａ側）へ１電荷転送段分だけ伸長せさて３連のポテンシャルウェルとする。
【０１９１】
(b) 上記３連のポテンシャルウェルそれぞれの上流側を１電荷転送段分だけ縮めて２連のポテンシャルウェルとする。
【０１９２】
(c) 上記２連のポテンシャルウェルの各々を下流側へ１電荷転送段分だけ伸長せさて３連のポテンシャルウェルとする。
【０１９３】
(d) 全ての信号電荷が出力部２２５ａへ転送されるまで、上記(b) および(c) の動作を繰り返す。
【０１９４】
出力転送路２２０ｂにおいても、上記と同様にして、信号電荷を出力部２２５ｂへ向けて転送することができる。
【０１９５】
出力部２２５ａ、２２５ｂに転送された信号電荷は、当該出力部２２５ａ、２２５ｂにおいて順次信号電圧に変換されると共に増幅され、所定の回路へ出力される。
【０１９６】
１フレーム分の信号電荷の全てをＣＣＤ蓄積部２４０ａ、２４０ｂに転送し終われば、次の信号電荷の蓄積が可能になる。
【０１９７】
なお、前述した第１の実施例のＶＰ−ＣＣＤ１００、１００ａにおいても、第２の実施例のＶＰ−ＣＣＤ２００と同様に、図１に示した感光部１１を介して対峙する２組の出力転送路および出力部を配設することができる。
【０１９８】
このとき、奇数番目または偶数番目に当たる電荷転送チャネル３０の構造が、平面視上、図１に示した構造と１８０°逆になる。１８０°逆になった電荷転送チャネル３０は、増設した出力転送路に接続される。増設した出力転送路と感光部１１との間には、図１に示した制御電極４０と同じ制御電極が設けられる。
【０１９９】
次に、第３の実施例によるＶＰ−ＣＣＤについて、図１３を用いて説明する。
【０２００】
図１３は、第３の実施例のＶＰ−ＣＣＤ３００における各構成要素の配置を模式的に示す部分平面図である。同図においては、図面を見やすくするために、また、説明を判りやすくするために、後述する光電変換領域が１２個だけ示されている。実際のＶＰ−ＣＣＤでは、前述したように、光電変換領域の数が１０００〜１０００万個に達する。
【０２０１】
図示のＶＰ−ＣＣＤ３００は、前述した第２の実施例のＶＰ−ＣＣＤ２００と比べ、(1) 転送電極膜に代えて所定本数の転送電極が一定のパターンの間隙を形成しつつ配設されている点、(2) 出力転送路を１個のみ備え、全ての電荷転送チャネル（ただし、出力転送路用の電荷転送チャネルを除く。）が当該１個の出力転送路に接続されている点、(3) ＣＣＤ蓄積部を１個のみ備えている点、および、(4) 光遮蔽膜に形成されている受光用開口の形状が円形であり、当該受光用開口の直径が電荷転送チャネル（ただし、出力転送路用の電荷転送チャネルを除く。）の線幅より大きい点、が異なる。他の点は、ＶＰ−ＣＣＤ２００と同様である。
【０２０２】
以下、主にＶＰ−ＣＣＤ２００と異なる点について詳細に説明し、共通する点についてはその説明を省略する。
【０２０３】
ｐ型ウェルを備えたｎ型シリコン基板からなる半導体基板１の一表面に、感光部１ａが設定されている。
【０２０４】
感光部１ａの外側に、図８および図１１に示した出力転送路２２０ｂと実質的に同じ構造を有する出力転送路３２０が形成されている。出力転送路３２０は４相駆動型のＣＣＤからなる。
【０２０５】
図示を省略した出力部が、出力転送路３２０の右端（図１３での右端）に接続されている。
【０２０６】
感光部１ａと出力転送路３２０との間の半導体基板１表面に、蓄積領域１ｂが設定されている。
【０２０７】
所定本数の電荷転送チャネル３３０が、一定の方向ＤV （図１３中に矢印で示す。）に沿って感光部１ａおよび蓄積領域１ｂを横切って、出力転送路３２０に達している。これらの電荷転送チャネル３３０は、前記の方向ＤV と平面視上交差する方向ＤH （図１３中に矢印で示す。）に関して、一定のピッチＰH で形成されている。
【０２０８】
個々の電荷転送チャネル３３０は、図８において奇数番目に当たる電荷転送チャネル２３０（図１０（ｂ）に示した電荷転送チャネル２３０）と同じ構造を有する。
【０２０９】
すなわち、各電荷転送チャネル３３０は、図１０（ｂ）に示した第１のポテンシャルウェル２３１と同じ構造を有するポテンシャルウェル３３１と、図１０（ｂ）に示した第１のポテンシャルバリア２３２と同じ構造を有するポテンシャルバリア３３２と、図１０（ｂ）に示したｎ型領域２３５と同じ構造を有するｎ型領域３３５とを、所定個ずつ有している。各電荷転送チャネル３３０においては、所定個のポテンシャルウェル３３１が実質的に一定のピッチＰV で形成されている。
【０２１０】
１つのポテンシャルウェル３３１の上流側には１つのポテンシャルバリア３３２が隣接配置され、１つのポテンシャルウェル３３１の下流側には１つのｎ型領域３３５が隣接配置されている。ｎ型領域３３５の各々は、後述するように、電荷転送段形成領域として機能する。
【０２１１】
なお、図１３においては、図面を判りやすくするために、ポテンシャルバリア３３２にハッチングを付してある。
【０２１２】
電荷転送チャネル３３０の各々がピッチＰH で形成され、個々の電荷転送チャネル３３０に所定個のポテンシャルウェル３３１がピッチＰV で形成されていることから、ＶＰ−ＣＣＤ３００全体では、所定個のポテンシャルウェル３３１が複数行、複数列に亘って行列状に配置されている。以下、前記の方向ＤV を、行列状に配置されているポテンシャルウェル３３１の列方向とし、前記の方向ＤH を、行列状に配置されているポテンシャルウェル３３１の行方向とする。
【０２１３】
図１３の左端から数えて奇数列に当たるポテンシャルウェル３３１の各々は、偶数列に当たるポテンシャルウェル３３１の各々に対し、前記ピッチＰV の約１／２、前記の方向ＤV にずれている。奇数行に当たるポテンシャルウェル３３１の各々は、偶数行に当たるポテンシャルウェル３３１の各々に対し、前記ピッチＰH 、前記の方向ＤH にずれている。
【０２１４】
所定本数の転送電極３１１、３１２が、図示を省略した電気絶縁膜を介して、感光部１ａ上および蓄積領域１ｂ上に形成されている。転送電極３１１の各々は、例えば第１ポリシリコン層からなる。転送電極３１２の各々は、例えば第２のポリシリコン層からなる。
【０２１５】
転送電極３１１、３１２の各々は、１本の転送電極３１１と１本の転送電極３１２とが１組となって、前記のピッチＰH の実質的に２倍のピッチで蛇行しつつ、前記の方向ＤH に延在する。転送電極３１１、３１２の各組は、前記の方向ＤV に沿って、前記のピッチＰV と実質的に同じピッチで形成されている。
【０２１６】
各組の転送電極３１１、３１２は、電荷転送チャネル３３０の各々とｎ型領域３３５において平面視上交差する。転送電極３１１とｎ型領域３３５との平面視上の交差部に、１つの電荷転送段が形成される。転送電極３１２とｎ型領域３３５との平面視上の交差部にも、１つの電荷転送段が形成される。
【０２１７】
蓄積領域１ｂ上に形成されている各転送電極３１１、３１２は、電荷転送チャネル３３０の各々と共に、ＣＣＤ蓄積部を構成する。
【０２１８】
ＶＰ−ＣＣＤ３００は、感光部１ａ上に形成された転送電極３１１、３１２の各々に駆動パルスを供給するためのパルス供給端子３５０ａ、３５０ｂ、蓄積領域１ｂ上に形成された転送電極３１１、３１２の各々に駆動パルスを供給するためのパルス供給端子３６０ａ、３６０ｂ、出力転送路３２０に駆動パルスを供給するためのパルス供給用端子３７０ａ、３７０ｂ、３７０ｃ、３７０ｄを有する。
【０２１９】
感光部３３０に形成されているポテンシャルウェル３３１それぞれの上に受光用開口３８１を有する光遮蔽膜３８０が、感光部３３０から出力転送路３２０にかけての領域を覆って形成されている。
【０２２０】
個々の受光用開口３８１は、平面視上、円形を呈する。受光用開口３８１の直径は、ポテンシャルウェル３３１２の線幅より大きい。受光用開口３８１それぞれの形状および大きさは、実質的に同じである。
【０２２１】
受光用開口３８１から平面視上露出している部分を有する各ポテンシャルウェル３３１が、光電変換領域（フォトダイオード）として実際に機能する。他の領域は、光電変換素子として実質的に機能しない。
【０２２２】
なお、図１３においては、図面を判りやすくするために、光遮蔽膜３８０の輪郭を二点鎖線で描いている。
【０２２３】
上記の光電変換領域に光が入射することにより、当該光電変換領域を構成するポテンシャルウェル３３１に信号電荷が蓄積される。各転送電極３１１、３１２に２相の駆動パルスを印加することにより、信号電荷を出力転送路３２０に転送することができる。
【０２２４】
以上説明したＶＰ−ＣＣＤ３００では、光電変換領域として使用される複数個のポテンシャルウェル３３１が、前述したように特定の形態で複数行、複数列に亘って形成されている。
【０２２５】
このため、多数個の光電変換領域が正方行列状に配置される従来のＶＦ−ＣＣＤに比べ、光電変換領域の集積度を高めることが容易である。また、個々の光電変換領域の平面視上の面積を広くすることが容易である。これに伴って、チップサイズを小さくしても、高解像度のＶＰ−ＣＣＤを得ることが容易になる。
【０２２６】
ＶＦ−ＣＣＤ３００は、他の実施例のＶＰ−ＣＣＤと同様に、特に、メカニカルシャッタを備えた静止画撮影用機器の固体撮像装置として好適である。
【０２２７】
図１３に示したＶＰ−ＣＣＤ３００は、ＶＰ−ＣＣＤとしては簡単な構造のＶＰ−ＣＣＤである。既に説明したように、実際のＶＰ−ＣＣＤでは、通常、光電変換領域での光電変換効率を高めるために、マイクロレンズアレイが配設される。さらに、カラー撮像用のＶＰ−ＣＣＤでは色フィルタアレイが配設される。
【０２２８】
マイクロレンズアレイは、例えば前述した第１の実施例のＶＰ−ＣＣＤ１００または第２の実施例のＶＰ−ＣＣＤ２００についての説明の中で述べたマイクロレンズアレイの形成手順に準じて形成することができる。色フィルタアレイについても同様である。
【０２２９】
ＶＰ−ＣＣＤ３００は、第２の実施例のＶＰ−ＣＣＤ２００と同様にして駆動させることができる。ただし、ＶＰ−ＣＣＤ３００は出力転送路を１個のみ有し、これに伴ってＣＣＤ蓄積部も１個である。このため、ＶＰ−ＣＣＤ３００を駆動させるための駆動パルス供給用手段は、図１２に示した第２垂直駆動回路を備えていなくてよい。
【０２３０】
以上、実施例を挙げて本発明のＶＰ−ＣＣＤを説明したが、本発明は上述した実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０２３１】
例えば、各実施例のＶＰ−ＣＣＤは、ｐ型ウェルを備えたｎ型半導体基板に光電変換領域（フォトダイオード）等を形成したものであるが、導電型を全て反転させることもできる。例えば、ｎ型ウェルを備えたｐ型半導体基板に光電変換領域（フォトダイオード）等を形成しても、ＶＰ−ＣＣＤを得ることができる。
【０２３２】
また、サファイア基板等の表面に所望の半導体層を形成し、当該半導体層に光電変換領域（フォトダイオード）等を形成してＶＰ−ＣＣＤを得ることもできる。本明細書においては、半導体以外の材料からなる基板の一面に光電変換領域（フォトダイオード）等を形成するための半導体層を設けたものも、「半導体基板」に含まれるものとする。
【０２３３】
転送電極膜を１枚の導電膜で形成する場合、当該転送電極膜は、遮光性を有していてもよい。このような転送電極膜は、例えば、ポリシリコン、アルミニウム、タングステン、モリブデン、ニオブ、窒化チタン、ケイ化タングステン等によって形成することができる。光遮蔽性を有する１枚の導電膜によって転送電極膜を形成することにより、各実施例で例示した光遮蔽膜を省くことが可能になる場合がある。
【０２３４】
電荷転送チャネル（ただし、出力転送路用の電荷転送チャネルを除く。）は、各実施例で例示したような帯状を呈するものであってもよいし、光電変換領域を形成しようとする箇所の線幅が他の箇所の線幅より広くなったものであってもよい。光電変換領域を形成しようとする箇所の線幅を他の箇所の線幅より広くすることにより、光電変換領域の平面視上の大きさをより大きくすることが容易になる。その結果として、感度の高いＶＰ−ＣＣＤを得ることが容易になる。
【０２３５】
図１４は、光電変換領域を形成しようとする箇所４００の線幅が他の箇所の線幅より広い電荷転送チャネル４１０の一例を示す。
【０２３６】
なお、光電変換領域を形成しようとする箇所の平面視上の形状は、例えば矩形、六角形、八角形、樽型等、適宜選定可能である。ここで、上記の各形状は、光電変換領域として利用する領域と当該領域に隣接する他の領域との間に前記の方向ＤH に延びる境界線を想定したときに平面視上画定される形状を意味する。
【０２３７】
光電変換領域として利用するポテンシャルウェルに隣接してポテンシャルバリアを形成する場合、ポテンシャルウェルのポテンシャルとポテンシャルバリアのポテンシャルとは、階段状に変化していてもよいし、漸次変化していてもよい。電荷転送チャネルの上流端から下流端にかけてポテンシャルを漸次低下させても、各実施例で例示したＶＰ−ＣＣＤと同様の機能を有するＶＰ−ＣＣＤを得ることが可能であろう。
【０２３８】
光遮蔽膜に設ける受光用開口の平面視上の形状、ひいては、光電変換領域の平面視上の形状も、例えば矩形（菱形を含む。）、六角形、八角形、楕円形、円形等、適宜選定可能である。
【０２３９】
第１の実施例からも判るように、ＣＣＤ蓄積部は、必須の構成要件ではない。
【０２４０】
各受光用開口の上方にマイクロレンズを１個ずつ設ける場合、個々のマイクロレンズの平面視上の形状は、矩形（菱形を含む、）、当該矩形の角部に丸みを付けた形状、全ての内角が鈍角となっている五角形以上の多角形、当該多角形の角部に丸みを付けた形状、円形、楕円形等、適宜選択可能である。マイクロレンズの平面視上の形状は、受光用開口の平面視上の形状に応じて適宜選定できる。
【０２４１】
これらのマイクロレンズにおける前記の方向ＤV のピッチは、当該方向ＤV における光電変換領域または受光用開口のピッチと同じであってもよいし、わずかに異なっていてもよい。前記の方向ＤV についてのマイクロレンズのピッチを光電変換領域または受光用開口のピッチと異ならせる場合、個々のマイクロレンズは、例えば次の観点の下に移動される。
【０２４２】
すなわち、感光部内の位置の変化に応じた入射光線の入射方向の変化に対応させて、マイクロレンズによる結像位置が光電変換領域における所望箇所、例えば所望の感度あるいは解像度を得るうえでより有利となる箇所に変位するように、移動される。ＶＰ−ＣＣＤの感度あるいは解像度を高めるうえからは、マイクロレンズによる結像位置周辺のできるだけ広範囲に亘って光電変換領域が存在していることが好ましい。
【０２４３】
同様の理由から、上記のマイクロレンズそれぞれにおける前記の方向ＤH のピッチは、当該方向ＤH における光電変換領域または受光用開口のピッチと同じであってもよいし、わずかに異なっていてもよい。
【０２４４】
光電変換領域が複数行、複数列に亘って多数形成されており、かつ、光電変換領域とマイクロレンズとの相対的な位置関係が全ての光電変換領域において実質的に同じであった場合には、マイクロレンズによって光電変換領域上に形成される像点の位置が、光電変換領域列の中央部と列方向上部または下部とで異なる。マイクロレンズによって光電変換領域上に形成される像点の位置が所望の位置からずれるのを抑制するうえからは、例えば下記(1) 〜(3) のように、マイクロレンズをずらすことが好ましい。
【０２４５】
(1) 図１５（ａ）に模式的に示すように、個々の光電変換領域列５００における列方向上部および列方向下部それぞれでのマイクロレンズ５１０の位置を、光電変換領域列５００の列中央部から離れるに従って、列中央部側にずらす。図中の矢印は、マイクロレンズ５１０をずらす方向を示している。なお、図中の符号５２０は、感光部を示している。
【０２４６】
(2) 図１５（ｂ）に模式的に示すように、個々の光電変換領域行５０５における行方向端部でのマイクロレンズ５１０の位置を、感光部５２０の中央から離れるに従って、前記の方向ＤH に沿って感光部５２０の中央側にずらす。図中の矢印は、マイクロレンズ５１０をずらす方向を示している。
【０２４７】
(3) 図１５（ｃ）に模式的に示すように、マイクロレンズ５１０を、感光部５２０の中央から離れるに従って、前記の方向ＤH および前記の方向ＤV に沿って、感光部５２０の中央側にずらす。図中の矢印は、マイクロレンズ５１０をずらす方向を示している。
【０２４８】
上記(1) 〜(3) のようにマイクロレンズをずらすことにより、輝度シェーディングを改善することも可能である。
【０２４９】
ＶＰ−ＣＣＤに色フィルタアレイを設ける場合、当該色フィルタアレイは、カラー撮像を可能にする色フィルタによって構成されていればよい。このような色フィルタアレイとしては、３原色（赤、緑、青）系の色フィルタアレイや、いわゆる補色タイプの色フィルタアレイがある。
【０２５０】
図１６（ａ）は、緑（Ｇ）、シアン（Ｃｙ）および黄（Ｙｅ）の各色フィルタによって構成される補色タイプの色フィルタアレイ６００の一例を示す平面図であり、図１６（ｂ）は、シアン（Ｃｙ）、黄（Ｙｅ）および白もしくは無色（Ｗ）の各色フィルタによって構成される補色タイプの色フィルタアレイ６１０の一例を示す平面図である。図１６（ｃ）は、シアン（Ｃｙ）、マゼンダ（Ｍｇ）、黄（Ｙｅ）および緑（Ｇ）の各色フィルタによって構成される補色タイプの色フィルタアレイ６２０の一例を示す平面図であり、図１６（ｅ）は、シアン（Ｃｙ）、黄（Ｙｅ）、緑（Ｇ）および白もしくは無色（Ｗ）の各色フィルタによって構成される補色タイプの色フィルタアレイ６３０の一例を示す平面図である。
【０２５１】
図１６（ａ）〜図１６（ｄ）のそれぞにおいては、図中のアルファベットＧ、Ｃｙ、Ｙｅ、Ｗ、Ｍｇを囲んでいる各六角形が１つの色フィルタを示している。図中のアルファベットＧ、Ｃｙ、Ｙｅ、Ｗ、Ｍｇは、個々の色フィルタの色を表している。
【０２５２】
各実施例のＶＰ−ＣＣＤにおいては、ｎ型半導体基板に形成されたｐ型ウェル上に光電変換領域（フォトダイオード）が形成されている。したがって、これらのＶＰ−ＣＣＤでは縦型オーバーフロードレイン構造を付設することができる。これに伴って、電子シャッタを付設することができる。
【０２５３】
各実施例のＶＰ−ＣＣＤに縦型オーバーフロードレイン構造を付設するためには、ｐ型ウェルとｎ型半導体基板の下部（ｐ型ウェルより下の領域）とに逆バイアスを印加できる構造を付加する。縦型オーバーフロードレイン構造を付設することにより、ブルーミングを抑制することが容易になる。
【０２５４】
【発明の効果】
以上説明したように、本発明によてば、低コストの下に高解像度を達成することが容易なＶＰ−ＣＣＤが提供される。
【０２５５】
また、本発明によれば、再生画像の画質が高いＶＰ−ＣＣＤを安価に提供することが容易になる。
【図面の簡単な説明】
【図１】第１の実施例によるＶＰ−ＣＣＤにおける各構成要素の配置を模式的に示す部分平面図である。
【図２】図２（ａ）は、図１に示したＡ−Ａに沿った断面と当該断面に含まれる電荷転送チャネルにおける各領域のポテンシャルをそれぞれ概略的に示す図であり、図２（ｂ）は、図１に示したＢ−Ｂに沿った断面と当該断面に含まれる電荷転送チャネルにおける各領域のポテンシャルをそれぞれ概略的に示す図である。
【図３】図３は、図１に示したＣ−Ｃ線に沿った断面を概略的に示す図である。
【図４】第１の実施例によるＶＰ−ＣＣＤに光遮蔽膜を設けられたものを概略的に示す平面図である。
【図５】図４に示したＶＰ−ＣＣＤを駆動させる際に使用される駆動パルス供給手段の一例を示す図である。
【図６】図６（ａ）〜図６（ｄ）は、電荷転送チャネルにｎ- 型領域を形成する際の工程の途中までを示す工程図である
【図７】図７（ａ）〜図７（ｄ）は、図６（ｄ）に示した工程に続く工程を示す工程図である。
【図８】第２の実施例によるＶＰ−ＣＣＤにおける各構成要素の配置を模式的に示す平面図である。
【図９】図９は、図８に示したＶＰ−ＣＣＤにおける感光部の一部を拡大してその概略を示す平面図である。
【図１０】図１０（ａ）は、図８に示したＡ−Ａに沿った断面を概略的に示す図であり、図１０（ｂ）は、図８に示したＢ−Ｂに沿った断面を概略的に示す図である。
【図１１】図８に示した出力転送路を概略的に示す平面図である。
【図１２】図８に示したＶＰ−ＣＣＤを駆動させる際に使用される駆動パルス供給手段の一例を示す図である。
【図１３】第３の実施例によるＶＰ−ＣＣＤを概略的に示す平面図である。
【図１４】光電変換領域を形成しようとする箇所の線幅が他の箇所の線幅より広い電荷転送チャネルの一例を示す部分平面図である。
【図１５】図１５（ａ）、図１５（ｂ）および図１５（ｃ）は、ぞれぞれ、マイクロレンズ同士のピッチを光電変換領域同士のピッチからずらしてマイクロレンズアレイを形成する際に、個々のマイクロレンズをずらす方向を説明するための模式図である。
【図１６】図１６（ａ）、図１６（ｂ）、図１６（ｃ）および図１６（ｄ）は、それぞれ、補色タイプの色フィルタアレイの一例を示す平面図である。
【符号の説明の】
１…半導体基板、  １ａ、１１…感光部、  １ｂ…蓄積領域、  ２…ｐ型ウェル、  １０…転送電極膜、  １２、２１６、２１６ａ…開口部、  ２０、２２０ａ、２２０ｂ、３２０…出力転送路、  ３０、２３０、３３０、４１０…電荷転送チャネル、  ３１、２３１…第１のポテンシャルウェル、  ３２、２３２…第１のポテンシャルバリア、  ８０、２８０、３８０…光遮蔽膜、  ８１、２８１、３８１…受光用開口、  ２１１、２１２、３１１、３１２…転送電極、  ２２５ａ、２２５ｂ…出力部、  ２３５、３３５…ｎ型領域、  ２８６Ｒ、２８６Ｇ、２８６Ｂ…色フィルタ、  ２８８ａ…マイクロレンズ、  ３３１…ポテンシャルウェル、  ３３２…ポテンシャルバリア
【図１】
0004287961.tif 000002
【図２】
0004287961.tif 000003
【図３】
0004287961.tif 000004
【図４】
0004287961.tif 000005
【図５】
0004287961.tif 000006
【図６】
0004287961.tif 000007
【図７】
0004287961.tif 000008
【図８】
0004287961.tif 000009
【図９】
0004287961.tif 000010
【図１０】
0004287961.tif 000011
【図１１】
0004287961.tif 000012
【図１２】
0004287961.tif 000013
【図１３】
0004287961.tif 000014
【図１４】
0004287961.tif 000015
【図１５】
0004287961.tif 000016
【図１６】
0004287961.tif 000017