(57)【特許請求の範囲】
【請求項１】
コンデンサに蓄積した蓄積電圧を用いて電源電圧よりも電圧が大きい昇圧電圧を出力端子から出力する昇圧装置において、
このコンデンサの両端子を電源に接続して充電する充電手段と、
充電後のコンデンサの両端子を電気的に接続して放電させる放電手段と、
放電後のコンデンサの低圧側端子を上記電源に接続するとともに、高圧側端子を出力端子に接続する出力手段とを備える昇圧装置。
【請求項２】
コンデンサと、
上記コンデンサの一方の端子を電源の高圧側に接続する第１トランジスタと、
上記コンデンサの他方の端子を電源の低圧側に接続する第２トランジスタと、
１乃至複数の直列接続されたダイオードおよびその最上段のダイオードのアノードを上記電源の高圧側に接続する第３トランジスタを備え、最下段のダイオードのカソードが上記コンデンサの他方の端子に接続されたダイオードユニットと、
上記コンデンサの他方の端子を電源の高圧側に接続する第４トランジスタと、
出力端子と、
上記コンデンサの一方の端子と当該出力端子とを接続する第５トランジスタと、
最初に第１トランジスタおよび第２トランジスタをオン動作させ、次に第１トランジスタおよび第３トランジスタをオン動作させ、最後に第４トランジスタおよび第５トランジスタをオン動作させる制御回路とを備える昇圧装置。
【請求項３】
ダイオードユニットは最下段のダイオード以外のダイオードのアノードを電源の高圧側に接続する第６トランジスタを備え、
制御回路は、出力電圧に応じて第３トランジスタおよび当該第６トランジスタのうちの一方を選択してオン動作させることを特徴とする請求項２記載の昇圧装置。
【請求項４】
第１トランジスタのバックゲートを電源の高圧側に接続する第１バックゲートトランジスタと、第５トランジスタのバックゲートを電源の高圧側に接続する第２バックゲートトランジスタとを設け、
制御回路は、第４トランジスタおよび第５トランジスタをオン動作させる場合には当該第１バックゲートトランジスタおよび第２バックゲートトランジスタをオフ動作させることを特徴とする請求項２または請求項３記載の昇圧装置。
【請求項５】
出力端子を電源の高圧側に接続する第７トランジスタと、
当該出力端子を電源の低圧側に接続する第８トランジスタとを設け、
制御回路は、第５トランジスタをオン動作させない場合には、当該第７トランジスタあるいは第８トランジスタをオン動作させることを特徴とする請求項２または請求項３記載の昇圧装置。
【請求項６】
第７トランジスタのバックゲートを電源の高圧側に接続する第３バックゲートトランジスタを設け、
制御回路は、第４トランジスタおよび第５トランジスタをオン動作させる場合には当該第３バックゲートトランジスタをオフ動作させることを特徴とする請求項５記載の昇圧装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は電源の高圧側よりも高い昇圧電圧を生成して出力する昇圧装置に係り、特に、半導体集積回路の動作可能な最低電圧の低電圧化を図る際にその低電圧化に伴って生じるトランスミッションゲートのドライブ能力低下などを防止するために好適に利用することができる昇圧装置に関するものである。
【０００２】
【従来の技術】
図４は従来の昇圧装置の構成を示す回路図である。図において、３３は充電電源、３４はチャージアップ用コンデンサ、３５は保持用コンデンサ、３６は基準電源、３７および３８はチャージアップ用コンデンサ３４の両端子を充電電源３３あるいは保持用コンデンサ３５に交互に接続する一対のスイッチング素子、３９はこの一対のスイッチング素子３７，３８の動作を制御する制御回路、４０は出力端子である。
【０００３】
次に動作について説明する。
制御回路３９は、まずチャージアップ用コンデンサ３４の両端子を充電電源３３に接続するように一対のスイッチング素子３７，３８を制御し、このチャージアップ用コンデンサ３４を当該充電電源３３の電圧まで充電する。次に制御回路３９はチャージアップ用コンデンサ３４の両端子を保持用コンデンサ３５に接続するように一対のスイッチング素子３７，３８を制御し、これにより保持用コンデンサ３５をチャージアップ用コンデンサ３４と同一の電圧にまで充電する。そして、この一対のスイッチング素子３７，３８の切替動作を所定の周期で繰り返すことで、保持用コンデンサ３５の充電電圧は、単位時間当たりに保持用コンデンサ３５に供給される増加電荷量と、出力端子４０や自然放電などによる減少電荷量とがつりあう電圧レベルに維持される。その結果、出力端子４０からはこの保持用コンデンサ３５の当該充電電圧と基準電源３６の電圧とを加算したレベルの昇圧電圧が出力されることになる。
【０００４】
【発明が解決しようとする課題】
従来の昇圧装置は以上のように構成されているので、半導体集積回路の最低電源電圧の低電圧化を図る際にその低電圧化に伴って生じるトランスミッションゲートのドライブ能力低下を防止するために利用しようとした場合、以下に示すような課題などがあった。
【０００５】
第一に、上記従来の昇圧装置において当該半導体集積回路の電源を充電電源３３や基準電源３６として利用した場合、このような半導体集積回路の電源としては上記最低電源電圧から最大電源電圧までの使用可能電源電圧範囲の電圧が供給されるものであり、上記昇圧装置はこの最大電源電圧の２倍の電圧を出力することもありえる。そして、このような出力電圧をトランスミッションゲートを構成するトランジスタに供給した場合、当該トランジスタの耐圧不足などの問題が生じてしまうことになる。従って、上記従来の昇圧装置を利用してトランスミッションゲートのドライブ能力低下を防止しようとした場合、上記半導体集積回路の電源とは別の外部電源を用いてチャージアップ用コンデンサ３４を充電するように構成することが一般的に行われ、その結果、半導体集積回路に対してこの外部電源を接続するための外部接続端子などか必要となり、使用部品数増加や外部接続端子数の増加などの問題が生じる。
【０００６】
第二に、従来の昇圧装置では、充電電源３３の電圧がそのままにチャージアップ用コンデンサ３４に蓄積され、これを基準電源３６の電圧に加算して昇圧電圧を生成する構成となっているので、昇圧電圧はこれら２つの電源電圧の２倍の電圧変動を生じ、昇圧電圧は電源電圧変動に対して弱いものとなってしまう。そのため、このような電源電圧変動にかかわらずトランスミッションゲートのドライブ能力の低下を防止するためには、その変動にかかわらず出力電圧が不足しないように設計する必要があり、その分、昇圧電圧の電圧マージンを多く確保する必要があって上記トランスミッションゲートのトランジスタにおける耐圧不足などの問題は更に厳しいものとなってしまう。
【０００７】
第三に、上述したように従来の昇圧装置では半導体集積回路の電源とは別の外部電源にてチャージアップ用コンデンサ３４を充電することになるので、そのチャージアップ用コンデンサ３４などに要求される耐圧などのスペックを特定することができない。従って、従来においてはこのチャージポンプとして用いられるチャージアップ用コンデンサ３４も併せて外付けとすることが一般的であり、その分更に、使用部品数増加や外部接続端子数の増加などの問題が生じてしまう。
【０００８】
この発明は上記のような課題を解決するためになされたもので、半導体集積回路内の素子を用いて構成しつつも適切な電圧範囲内の昇圧電圧を生成することができ、その結果、外付け部品数や外部接続端子数を削減し、しかも、出力電圧が供給されるトランスミッションゲートなどにおいてトランジスタの耐圧不足の問題を生ずることが無い昇圧装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る昇圧装置は、コンデンサに蓄積した蓄積電圧を用いて電源電圧よりも電圧が大きい昇圧電圧を出力端子から出力する昇圧装置において、このコンデンサの両端子を電源に接続して充電する充電手段と、充電後のコンデンサの両端子を電気的に接続して放電させる放電手段と、放電後のコンデンサの低圧側端子を上記電源に接続するとともに、高圧側端子を出力端子に接続する出力手段とを備えるものである。
【００１０】
この発明に係る昇圧装置は、コンデンサと、上記コンデンサの一方の端子を電源の高圧側に接続する第１トランジスタと、上記コンデンサの他方の端子を電源の低圧側に接続する第２トランジスタと、１乃至複数の直列接続されたダイオードおよびその最上段のダイオードのアノードを上記電源の高圧側に接続する第３トランジスタを備え、最下段のダイオードのカソードが上記コンデンサの他方の端子に接続されたダイオードユニットと、上記コンデンサの他方の端子を電源の高圧側に接続する第４トランジスタと、出力端子と、上記コンデンサの一方の端子と当該出力端子とを接続する第５トランジスタと、最初に第１トランジスタおよび第２トランジスタをオン動作させ、次に第１トランジスタおよび第３トランジスタをオン動作させ、最後に第４トランジスタおよび第５トランジスタをオン動作させる制御回路とを備えるものである。
【００１１】
この発明に係る昇圧装置は、ダイオードユニットは最下段のダイオード以外のダイオードのアノードを電源の高圧側に接続する第６トランジスタを備え、制御回路が、出力電圧に応じて第３トランジスタおよび当該第６トランジスタのうちの一方を選択してオン動作させるものである。
【００１２】
この発明に係る昇圧装置は、第１トランジスタのバックゲートを電源の高圧側に接続する第１バックゲートトランジスタと、第５トランジスタのバックゲートを電源の高圧側に接続する第２バックゲートトランジスタとを設け、制御回路が、第４トランジスタおよび第５トランジスタをオン動作させる場合には当該第１バックゲートトランジスタおよび第２バックゲートトランジスタをオフ動作させるものである。
【００１３】
この発明に係る昇圧装置は、出力端子を電源の高圧側に接続する第７トランジスタと、当該出力端子を電源の低圧側に接続する第８トランジスタとを設け、制御回路が、第５トランジスタをオン動作させない場合には、当該第７トランジスタあるいは第８トランジスタをオン動作させるものである。
【００１４】
この発明に係る昇圧装置は、第７トランジスタのバックゲートを電源の高圧側に接続する第３バックゲートトランジスタを設け、制御回路が、第４トランジスタおよび第５トランジスタをオン動作させる場合には当該第３バックゲートトランジスタをオフ動作させるものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による昇圧装置の構成を示す回路図である。同回路はＭＯＳ構造のトランジスタを集積化した半導体集積回路の一部として構成されるものである。図において、１は半導体集積回路の図示外の電源の高圧側に接続される高圧側電源ライン、２は当該電源の低圧側に接続されるグランドライン、３は一般的に上記高圧側電源ライン１と接続される昇圧基準電圧ライン、４はコンデンサ、５はコンデンサ４の一方の端子Ａと昇圧基準電圧ライン３とを接続するＰｃｈＭＯＳトランジスタ（第１トランジスタ、充電手段、放電手段）、６はコンデンサ４の他方の端子Ｂと低圧側電源ライン２とを接続するＮｃｈＭＯＳトランジスタ（第２トランジスタ、充電手段）、７はカソードがコンデンサ４の他方の端子Ｂに接続されたダイオード（ダイオード、放電手段）、８はこのダイオード７のアノードにカソードが接続されたダイオード（ダイオード、放電手段）、９はダイオード８のアノードと昇圧基準電圧ライン３とを接続するＰｃｈＭＯＳトランジスタ（第３トランジスタ、放電手段）、１０はダイオード７のアノードと昇圧基準電圧ライン３とを接続するＰｃｈＭＯＳトランジスタ（第６トランジスタ、放電手段）、１１は昇圧基準電圧ライン３とコンデンサ４の他方の端子Ｂとを接続するＰｃｈＭＯＳトランジスタ（第４トランジスタ、出力手段）、１２は出力端子、１３はコンデンサ４の一方の端子Ａと出力端子１２とを接続するＰｃｈＭＯＳトランジスタ（第５トランジスタ、出力手段）である。
【００１６】
１４は出力端子１２と高圧側電源ライン１とを接続するＰｃｈＭＯＳトランジスタ（第７トランジスタ）、１５は出力端子１２とグランドライン２とを接続するＮｃｈＭＯＳトランジスタ（第８トランジスタ）である。
【００１７】
１６はＰｃｈＭＯＳトランジスタ５のバックゲートと昇圧基準電圧ライン３との間に配設されたＰｃｈＭＯＳトランジスタ（第１バックゲートトランジスタ）、１７はＰｃｈＭＯＳトランジスタ１３のバックゲートと高圧側電源ライン１との間に配設されたＰｃｈＭＯＳトランジスタ（第２バックゲートトランジスタ）、１８はＰｃｈＭＯＳトランジスタ１４のバックゲートと高圧側電源ライン１との間に配設されたＰｃｈＭＯＳトランジスタ（第３バックゲートトランジスタ）である。
【００１８】
また、１９はこれら１１個のＭＯＳトランジスタ５，６，９，・・・，１１，１３，・・・，１８のゲート電圧を制御する制御回路である。
【００１９】
図２はこの発明の実施の形態１による半導体集積回路のＰｃｈＭＯＳトランジスタの構造および電気的な接続関係を示す断面図である。同図（ａ）は通常のＰｃｈＭＯＳトランジスタ、同図（ｂ）は上記ＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１３およびＰｃｈＭＯＳトランジスタ１４である。これらの図において、２０はＰ（−）半導体基板、２１はこのＰ（−）半導体基板２０内に形成されてバックゲートとなるＮ（−）ウェル（バックゲート）、２２はこのＮ（−）ウェル２１内に形成されたＰ（＋）半導体層、２３はこのＮ（−）ウェル２１内においてＰ（＋）半導体層２２とは離間して形成されたＰ（＋）半導体層、２４はＰ（＋）半導体層２２とＰ（＋）半導体層２３との間においてＰ（−）半導体基板２０上に積層されたゲート絶縁層、２５はこのゲート絶縁層２４上に積層されたゲート電極、２６はＰ（＋）半導体層２２上に積層されたソース電極、２７はＰ（＋）半導体層２３上に積層されたドレイン電極、２８はＮ（−）ウェル２１と高圧側電源ライン１とを接続するバックゲートトランジスタである。なお、Ｐ（−）半導体基板２０はグランドレベルに接地され、一般的なＰｃｈＭＯＳトランジスタにおいてはＮ（−）ウェル２１は直接高圧側電源ラインに接続されている。
【００２０】
そして、同図（ｂ）では、バックゲートトランジスタ２８がオン状態にあれば、通常のＰｃｈＭＯＳトランジスタと同様にＮ（−）ウェル２１が高圧側電源ライン１に接続されるので、ゲート電極２５への印加電圧に応じてＰ（＋）半導体層２２とＰ（＋）半導体層２３との間に反転領域が形成されてソース電極２６とドレイン電極２７との間に電流が流れる。
【００２１】
次に動作について説明する。
バックゲートトランジスタ２８として設けられたＰｃｈＭＯＳトランジスタ１６、ＰｃｈＭＯＳトランジスタ１７およびＰｃｈＭＯＳトランジスタ１８をオン状態に制御して、ＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１３およびＰｃｈＭＯＳトランジスタ１４を通常のＰｃｈＭＯＳトランジスタと同様に動作可能な状態に設定した上で、制御回路１９は、まず最初に、ＰｃｈＭＯＳトランジスタ５およびＮｃｈＭＯＳトランジスタ６をオン動作させる。これにより、コンデンサ４の両端には昇圧基準電圧ライン３の電圧とグランドライン２の電圧とが印加され、コンデンサ４は上記一方の端子Ａ側がプラス側となるように当該電圧差まで充電される（以上、充電処理）。
【００２２】
次に、制御回路１９は、ＮｃｈＭＯＳトランジスタ６をオフ動作するとともに、ＰｃｈＭＯＳトランジスタ９あるいはＰｃｈＭＯＳトランジスタ１０のいずれか一方をオン動作させる。ＰｃｈＭＯＳトランジスタ９をオン動作させた場合には、昇圧基準電圧ライン３とコンデンサ４の他方の端子Ｂとの間には２つのダイオード７，８が直列に接続された接続状態が形成されるので、コンデンサ４の充電電圧はこの２つのダイオード７，８の閾値の和の電圧にまで低下する。また、ＰｃｈＭＯＳトランジスタ１０をオン動作させた場合には、昇圧基準電圧ライン３とコンデンサ４の他方の端子Ｂとの間に１つのダイオード７が直列に接続された接続状態が形成されるので、コンデンサ４の充電電圧はこの１つのダイオード７の閾値の電圧にまで低下する（以上、放電処理）。
【００２３】
最後に、制御回路１９は、ＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ９、ＰｃｈＭＯＳトランジスタ１０をオフ動作するとともに、ＰｃｈＭＯＳトランジスタ１１およびＰｃｈＭＯＳトランジスタ１３をオン動作させる。これにより、上記ダイオード７，８の閾値の整数倍（ここでは１倍あるいは２倍）の電圧に充電されたコンデンサ４は、その低圧側端子Ｂが昇圧基準電源ライン３に接続されるとともに、高圧側端子Ａが出力端子１２に接続され、昇圧基準電源ライン３の電圧にコンデンサ４の当該充電電圧を加算した電圧が出力端子１２に印加される。
【００２４】
また、この時、制御回路１９はＰｃｈＭＯＳトランジスタ１６、ＰｃｈＭＯＳトランジスタ１７およびＰｃｈＭＯＳトランジスタ１８をオフ動作させる。これによりＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１３およびＰｃｈＭＯＳトランジスタ１４のバックゲート（Ｎ（−）ウェル２１）の電圧よりも上記出力端子１２の電圧の方が電圧が高い状態となってしまっているが、このバックゲート（Ｎ（−）ウェル２１）を電気的に絶縁された状態とすることができ、これらのトランジスタ５，１３，１４においてゲート電極２５からバックゲート（Ｎ（−）ウェル２１）に対して電流が流れてしまうことはない（以上、出力処理）。
【００２５】
なお、制御回路１９は、ＰｃｈＭＯＳトランジスタ１４をオン動作させて出力端子１２から高圧側電源ライン１の電圧を出力させたり、ＮｃｈＭＯＳトランジスタ１５をオン動作させて出力端子１２からグランドライン２の電圧を出力させることもでき、これら３種類の電圧を切り替えて出力端子１２に接続された各種の制御を実施することができる。
【００２６】
図３はこのような昇圧装置を好適に適用することができるトランスミッションゲートの構成を示す回路図である。図において、２９はＮｃｈＭＯＳトランジスタ、３０はＮｃｈＭＯＳトランジスタ２９とソースおよびドレイン同士が接続されるＰｃｈＭＯＳトランジスタ、３１は当該ソースが接続される入出力端子、３２は上記ドレインが接続される入出力端子である。
【００２７】
例えば十分な電源電圧が確保できる場合には、高圧側電源ライン１の電圧とグランドライン２の電圧との間で電圧を切り替えてこれら２つのトランジスタ２９，３０のゲート電圧を入れ替えることで、入出力端子３１，３２の電圧がどのような電圧であったとしても少なくとも一方のトランジスタ２９，３０を完全にオン動作させて一方から他方へ電圧を伝達させることができる。
【００２８】
また、十分な電圧が確保できないような場合であっても、昇圧基準電源ライン２の電圧に当該コンデンサ４の充電電圧を加算した昇圧電圧とグランドライン３の電圧との間で電圧を切り替えてこれら２つのトランジスタ２９，３０のゲート電圧を入れ替えることで、入出力端子３１，３２の電圧がどのような電圧であったとしても少なくとも一方のトランジスタ２９，３０を完全にオン動作させて一方から他方へ電圧を伝達させることができる。
【００２９】
なお、コンデンサ４の充電電圧はダイオード２つ分以下の電圧に制限されているので、トランスミッションゲートのトランジスタ２９，３０などにおいて耐圧不足などを生ずる電圧レベルは従来のものよりも格段に高い電圧とすることができ、その分許容される電源電圧範囲を拡大することができ、半導体集積回路の許容電源電圧範囲としても十分な範囲を確保することができる。
【００３０】
以上のように、昇圧装置を用いない半導体集積回路では、トランスミッションゲートの制御に必要な電圧を確保できる範囲内でしか最低電源電圧の低減化を図ることができなかったが、この実施の形態１によれば、このような回路に制限されること無く最低電源電圧の低減化を図ることができ、従来にない低電圧駆動の半導体集積回路を実現すことができる効果が得られる。
【００３１】
しかも、コンデンサ４に充電される充電電圧はその充電に用いる電源電圧にかかわらずダイオード７，８の閾値２つ分に制限しているので、半導体集積回路の電源を用いてコンデンサ４を充電しているにもかかわらず安定した昇圧電圧を発生させることができる。しかも、半導体集積回路の電源を用いることができるので、コンデンサ４のスペックを特定することもでき、このコンデンサ４をスイッチング用のトランジスタ５，６，９，・・・，１１，１３などとともに半導体集積回路内に配設し、使用部品数や外部接続端子数を大幅に削減することができる効果が得られる。
【００３２】
次に、コンデンサ４の充電電圧を一定の電圧にするためにダイオード７，８を用いているので、昇圧電圧は電源の電圧変動の影響を受け難くなり、その分、出力電圧の電圧マージンを減らしてより一層、上記耐圧不足などを生じにくくして使用可能電源電圧範囲を確保することができる効果が得られる。
【００３３】
更に、ダイオード７，８の段数を切り替えることで昇圧電圧の大きさを切り替えることができるので、電源の高電圧時におけるトランスミッションゲートの耐圧不足が生じることなどを抑制しつつ、電源の低電圧時のトランスミッションゲートのドライブ能力低下を防止することができ、利用可能な電源電圧範囲を更に拡大することができる効果が得られる。
【００３４】
最後に、ＰｃｈＭＯＳトランジスタ５、ＰｃｈＭＯＳトランジスタ１３およびＰｃｈＭＯＳトランジスタ１４のバックゲートと昇圧基準電源ライン３や高圧側電源ライン１との間にバックゲートトランジスタ１６，・・・，１８を設け、制御回路１９は、ＰｃｈＭＯＳトランジスタ１１およびＰｃｈＭＯＳトランジスタ１３をオン動作させる場合には当該バックゲートトランジスタ１６，・・・，１８をオフ動作させるので、昇圧電圧が高圧側電源ライン１よりも高く、これらのトランジスタ５，１３，１４のドレイン−バックゲート間の寄生ダイオードの閾値を超えている場合であっても、そのドレイン−バックゲート間に電流が逆に流れてしまうことを防止することができ、ひいてはこのような半導体集積回路内の充電電荷量が小さいコンデンサ４を用いつつも、トランスミッションゲートの各トランジスタ２９，３０に対して安定したゲート電圧を供給することができる効果が得られる。
【００３５】
【発明の効果】
以上のように、この発明によれば、コンデンサに蓄積した蓄積電圧を用いて電源電圧よりも電圧が大きい昇圧電圧を出力端子から出力する昇圧装置において、このコンデンサの両端子を電源に接続して充電する充電手段と、充電後のコンデンサの両端子を電気的に接続して放電させる放電手段と、放電後のコンデンサの低圧側端子を上記電源に接続するとともに、高圧側端子を出力端子に接続する出力手段とを備えるので、コンデンサの蓄積電圧を放電により低下させ、これを用いて昇圧電圧を出力することができる。
【００３６】
従って、電源電圧が高い場合にこの昇圧電圧をトランスミッションゲートの各トランジスタに供給したとしても、その耐圧不足が生じてしまうことはなく、しかも、電源電圧が低い場合にはその不足分をコンデンサの蓄積電圧で補ってトランスミッションゲートのドライブ能力低下を防止することができる効果がある。
【００３７】
また、このように電源電圧にかかわらず昇圧電圧を設定することができるので、電源として半導体集積回路用のＩＣ電源を用いつつ所望の電圧をコンデンサに充電することができ、外部電源を接続するための外部接続端子を削減することができる効果がある。これと同時に、半導体集積回路用のＩＣ電源を用いるようにした場合、コンデンサに必要な耐圧などの基本的なスペックを特定することができるので、このチャージポンプ用のコンデンサをも半導体集積回路内で形成して、その分更に、外付け部品数や外部接続端子数を削減することができる効果がある。
【００３８】
この発明によれば、コンデンサと、上記コンデンサの一方の端子を電源の高圧側に接続する第１トランジスタと、上記コンデンサの他方の端子を電源の低圧側に接続する第２トランジスタと、１乃至複数の直列接続されたダイオードおよびその最上段のダイオードのアノードを上記電源の高圧側に接続する第３トランジスタを備え、最下段のダイオードのカソードが上記コンデンサの他方の端子に接続されたダイオードユニットと、上記コンデンサの他方の端子を電源の高圧側に接続する第４トランジスタと、出力端子と、上記コンデンサの一方の端子と当該出力端子とを接続する第５トランジスタと、最初に第１トランジスタおよび第２トランジスタをオン動作させ、次に第１トランジスタおよび第３トランジスタをオン動作させ、最後に第４トランジスタおよび第５トランジスタをオン動作させる制御回路とを備えるので、上記ダイオードユニットによりコンデンサの蓄積電圧を略一定の電圧にまで放電し、これを用いて昇圧電圧を出力することができる。
【００３９】
従って、電源電圧が高い場合にこの昇圧電圧をトランスミッションゲートの各トランジスタに供給したとしても、その耐圧不足が生じてしまうことはなく、しかも、電源電圧が低い場合にはその不足分をコンデンサの蓄積電圧で補ってトランスミッションゲートのドライブ能力低下を防止することができる効果がある。特に、１乃至複数の直列接続されたダイオードでコンデンサの充電電圧を安定化させているので、昇圧電圧は電源の電圧変動の影響を受け難く、その分、この変動マージンを削減してより一層の低電圧化、電源許容範囲の拡大などの効果がある。
【００４０】
また、このように電源電圧にかかわらず昇圧電圧を設定することができるので、電源として半導体集積回路用のＩＣ電源を用いつつ所望の電圧をコンデンサに充電することができ、外部電源を接続するための外部接続端子を削減することができる効果がある。これと同時に、半導体集積回路用のＩＣ電源を用いるようにした場合、コンデンサに必要な耐圧などの基本的なスペックを特定することができるので、このチャージポンプ用のコンデンサをも半導体集積回路内で形成して、その分更に、外付け部品数や外部接続端子数を削減することができる効果がある。
【００４１】
この発明によれば、ダイオードユニットは最下段のダイオード以外のダイオードのアノードを電源の高圧側に接続する第６トランジスタを備え、制御回路が、出力電圧に応じて第３トランジスタおよび当該第６トランジスタのうちの一方を選択してオン動作させるので、例えば半導体集積回路の電源電圧が高い場合には第６トランジスタをオン動作させて昇圧電圧を抑え、逆に半導体集積回路の電源電圧が低い場合には第３トランジスタをオン動作させて昇圧電圧を拡大し、これによりトランスミッションゲートにおけるトランジスタの耐圧不足を防止しつつ、低電圧時におけるトランスミッションゲートのドライブ能力低下を防止することができ、より一層の電源電圧許容範囲を拡大することができる効果がある。
【００４２】
この発明によれば、第１トランジスタのバックゲートを電源の高圧側に接続する第１バックゲートトランジスタと、第５トランジスタのバックゲートを電源の高圧側に接続する第２バックゲートトランジスタとを設け、制御回路が、第４トランジスタおよび第５トランジスタをオン動作させる場合には当該第１バックゲートトランジスタおよび第２バックゲートトランジスタをオフ動作させるので、出力端子に電源の高圧側よりも高い電圧が印加するように構成しているにもかかわらず、これらのトランジスタのドレイン−バックゲート間に電流が流れてしまうことを防止することができる。従って、コンデンサとして半導体集積回路内の容量が小さいものを使用したとしても、出力電圧を安定化させることができる効果がある。
【００４３】
この発明によれば、出力端子を電源の高圧側に接続する第７トランジスタと、当該出力端子を電源の低圧側に接続する第８トランジスタとを設け、制御回路が、第５トランジスタをオン動作させない場合には、当該第７トランジスタあるいは第８トランジスタをオン動作させるので、昇圧された電圧以外の電圧をも出力することができ、これによりトランスミッションゲートに用いるトランジスタなどを確実にオン／オフ動作させることができる効果がある。
【００４４】
この発明によれば、第７トランジスタのバックゲートを電源の高圧側に接続する第３バックゲートトランジスタを設け、制御回路が、第４トランジスタおよび第５トランジスタをオン動作させる場合には当該第３バックゲートトランジスタをオフ動作させるので、出力端子に電源の高圧側よりも高い電圧が印加するように構成しているにもかかわらず、これらのトランジスタのドレイン−バックゲート間に電流が流れてしまうことを防止することができる。従って、コンデンサとして半導体集積回路内の容量が小さいものを使用したとしても、出力電圧を安定化させることができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による昇圧装置の構成を示す回路図である。
【図２】  この発明の実施の形態１による半導体集積回路のＰｃｈＭＯＳトランジスタの構造および電気的な接続関係を示す断面図である。
【図３】  このような昇圧装置を好適に適用することができるトランスミッションゲートの構成を示す回路図である。
【図４】  従来の昇圧装置の構成を示す回路図である。
【符号の説明】
１  高圧側電源ライン、２  グランドライン、３  昇圧基準電圧ライン、４  コンデンサ、５  ＰｃｈＭＯＳトランジスタ（第１トランジスタ、充電手段、放電手段）、６  ＮｃｈＭＯＳトランジスタ（第２トランジスタ、充電手段）、７ダイオード（ダイオード、放電手段）、８  ダイオード（ダイオード、放電手段）、９  ＰｃｈＭＯＳトランジスタ（第３トランジスタ、放電手段）、１０  ＰｃｈＭＯＳトランジスタ（第６トランジスタ、放電手段）、１１  ＰｃｈＭＯＳトランジスタ（第４トランジスタ、出力手段）、１２  出力端子、１３  ＰｃｈＭＯＳトランジスタ（第５トランジスタ、出力手段）、１４  ＰｃｈＭＯＳトランジスタ（第７トランジスタ）、１５  ＮｃｈＭＯＳトランジスタ（第８トランジスタ）、１６  ＰｃｈＭＯＳトランジスタ（第１バックゲートトランジスタ）、１７  ＰｃｈＭＯＳトランジスタ（第２バックゲートトランジスタ）、１８ＰｃｈＭＯＳトランジスタ（第３バックゲートトランジスタ）、１９  制御回路、２０  Ｐ（−）半導体基板、２１  Ｎ（−）ウェル（バックゲート）、２２Ｐ（＋）半導体層、２３  Ｐ（＋）半導体層、２４  ゲート絶縁層、２５  ゲート電極、２６  ソース電極、２７  ドレイン電極、２８  バックゲートトランジスタ、２９  ＮｃｈＭＯＳトランジスタ、３０  ＰｃｈＭＯＳトランジスタ、３１  入出力端子、３２  入出力端子。
【図１】
0004380846.tif 000002
【図２】
0004380846.tif 000003
【図３】
0004380846.tif 000004
【図４】
0004380846.tif 000005