(57)【特許請求の範囲】
【請求項１】
基板上に形成された下層配線と、
前記下層配線から幅方向に突出する矩形状の凸部と、
前記下層配線及び前記凸部を覆う層間絶縁膜と、
前記層間絶縁膜に形成され、前記凸部の前記下層配線と直交する第１及び第２の辺のうちの第１の辺のみを露出させる開口部と、
前記層間絶縁膜上に前記下層配線と交差し且つ前記凸部を挟むように配置された第１及び第２の上層配線とを有し、
前記第１の上層配線は前記凸部の前記第１の辺側に、前記第１の辺から離れ且つ前記開口部の辺と重なる位置に配置され、
前記第２の上層配線は前記開口部から離れ且つ前記第２の辺に重なる位置に配置されていることを特徴とする半導体装置。
【請求項２】
前記基板上に形成された薄膜トランジスタを有し、
前記薄膜トランジスタのゲート電極は前記下層配線と接続し且つ同一配線層に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板上に下層配線を形成するとともに、前記下層配線から幅方向に突出する矩形状の凸部を形成する工程と、
前記基板上の全面に前記下層配線及び前記凸部を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記凸部の前記下層配線と直交する第１及び第２の辺のうち第１の辺のみが露出する開口部を形成する工程と、
前記基板上の全面に導電体膜を形成する工程と、
前記導電体膜をパターニングして、前記第１の配線と交差する第１及び第２の上層配線を、前記凸部を挟む位置に形成する工程とを有し、
前記第１の上層配線は前記凸部の前記第１の辺側に、前記第１の辺から離れ且つ前記開口部の辺と重なる位置に形成し、
前記第２の上層配線は前記開口部から離れ且つ前記第２の辺に重なる位置に形成することを特徴とする半導体装置の製造方法。
【請求項４】
基板の所定領域上に半導体層を形成する工程と、
前記基板上に前記半導体層を覆う第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の導電体膜を形成し、この第１の導電体膜をパターニングすることにより、前記半導体層の上方を通るゲート電極と、前記ゲート電極に接続したゲート配線と、前記ゲート配線から幅方向に突出する矩形状の凸部とを形成する工程と、
前記ゲート電極、前記ゲート配線及び前記凸部を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記凸部の前記ゲート配線と直交する第１及び第２の辺のうち第１の辺のみが露出する開口部を形成する工程と、
前記基板上の全面に第２の導電体膜を形成する工程と、
前記第２の導電体膜をパターニングして、前記ゲート配線と交差する第１及び第２の上層配線を、前記凸部を挟む位置に形成する工程とを有し、
前記第１の上層配線は前記凸部の第１の辺側に、前記第１の辺から離れ且つ前記開口部の辺と重なる位置に形成し、
前記第２の上層配線は前記開口部から離れて前記第２の辺に重なる位置に形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体装置及びその製造方法に関し、特に薄膜トランジスタにより構成される駆動回路を備えた液晶表示装置に好適な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、近年、パーソナルコンピュータのディスプレイやテレビ等に広く使用されるようになった。
一般的に、液晶表示装置を構成する表示パネルは、２枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する２つの面（対向面）のうち、一方の面側にはブラックマトリクス、カラーフィルタ、対向電極及び配向膜等が形成され、また他方の面側にはＴＦＴ（薄膜トランジスタ）等のスイッチング素子、画素電極及び配向膜等が形成されている。更に各ガラス基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの２枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、２枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮光し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。
【０００３】
ところで、近年、液晶表示装置に使用されるＴＦＴの活性領域として多結晶シリコン等の移動度が高い半導体薄膜が用いられるようになった。また、ＴＦＴは、表示領域の外側の駆動回路を構成する素子としても使用されるようになってきている。
この種の駆動回路では、複雑な回路をＴＦＴで構成するため、スイッチング素子と画素電極とを単に行列状に配列した表示部に比べて、部分的に配線密度が高くなる。
【０００４】
図１４は従来の液晶表示パネルの駆動回路を示す上面図である。この図を参照して、従来の半導体装置の製造方法を説明する。
まず、ガラス基板４０上の所定領域にＴＦＴの活性領域となる多結晶シリコン層４１を形成した後に、基板４０上の全面にゲート絶縁膜（図示せず）を形成する。次に、ゲート絶縁膜上にＣｒ（クロム）膜を約４００ｎｍの厚さに形成し、このＣｒ膜をパターニングすることにより、ゲート電極４３及びゲート配線４４を形成する。この場合、ゲート電極４３は多結晶シリコン層４１の上方を通るように形成し、ゲート配線４４は複数本のゲート電極４３の各端部を接続するように形成する。
【０００５】
次に、ゲート電極４３をマスクとして多結晶シリコン層４１に不純物イオンを注入し、ゲート電極４３の両側の多結晶シリコン層４１にＴＦＴのソース・ドレイン領域を形成する。その後、全面にＳｉＮからなる層間絶縁膜４５を約４００ｎｍの厚さに形成する。そして、この層間絶縁膜４５にコンタクトホール４５ａ，４５ｂを開口する。この場合、コンタクトホール４５ａは多結晶シリコン層４１のソース・ドレイン領域が露出するように形成し、コンタクトホール４５ｂはゲート配線４４が露出するように形成する。
【０００６】
次いで、全面にアルミニウム膜を約５００ｎｍの厚さに形成する。このアルミニウム膜は、コンタクトホール４５ａ，４５ｂを介して多結晶シリコン層４１のソース・ドレイン領域及びゲート配線４４に電気的に接続される。
その後、アルミニウム膜上に所定の配線パターンのマスクを形成し、アルミニウム膜をエッチングして、上層配線４８を形成する。このときのエッチングは、一般的に、下地である層間絶縁膜（ＳｉＮ膜）に対する選択性を考慮して、塩素を含むガスを用いたＲＩＥ（Reactive Ion Etching）等のプラズマエッチングが用いられる。
【０００７】
このようにして、ガラス基板４０上にＴＦＴにより構成された駆動回路が形成される。
近年、液晶表示パネルは、高精細且つ大画面化が要求されており、それに伴ってゲート電極等の配線抵抗の低減が要求されている。このため、ゲート電極等の配線材料としてもアルミニウム等が使用されるようになった。
【０００８】
アルミニウムによりゲート電極等を形成する場合、表面にヒロック（凸状の異常成長）が発生しやすく、単に絶縁膜で被覆しただけでは短絡が発生することがある。このため、ゲート電極等の配線の表面を陽極酸化することによって絶縁性を確保している。
図１５は、従来の他の液晶表示パネルの例を示す上面図、図１６は同じくその製造途中の状態を示す上面図である。これらの図１５，図１６を参照して、アルミニウムからなるゲート電極を有する従来の液晶表示パネルの製造方法について説明する。
【０００９】
まず、ガラス基板５０上の所定領域にＴＦＴの活性層となる多結晶シリコン層（図示せず）を形成する。その後、基板５０上の全面に、多結晶シリコン層を覆うようにゲート絶縁膜（図示せず）を形成する。
次に、ゲート絶縁膜上にアルミニウム膜を形成し、このアルミニウム膜をパターニングして、ゲート電極５３、ゲート接続線５４ａ及び電圧供給線５４を形成する。このとき、ゲート電極５３は、多結晶シリコン層の上方を通るように形成する。また、ゲート接続線５４ａは各ゲート電極５３を相互に接続し、端部が電圧供給線５４に接続するように形成する。また、電圧供給線５４は基板縁部に配置する。
【００１０】
その後、基板５０を例えば酒石酸溶液に浸漬し、電圧供給線５４及びゲート接続線５４ａを介してゲート電極５３に電圧を印加して、ゲート電極５３の表面を陽極酸化する。これにより、ゲート電極５３の表面に絶縁性の陽極酸化膜が形成される。
次に、ゲート電極５３をマスクとして多結晶シリコン層に不純物を導入し、ソース・ドレイン領域を形成する。その後、基板５０上の全面に層間絶縁膜５５を形成する。そして、この層間絶縁膜５５にコンタクトホール５５ａを選択的に形成する。
【００１１】
次いで、基板５０上の全面にアルミニウム膜を形成し、このアルミニウム膜をパターニングして上層配線５８を形成する。このようにして、液晶表示パネルが形成される。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体装置の製造方法には以下に示す問題点がある。図１７は図１４のＸ−Ｘ線による断面図である。この図１７に示すように、ガラス基板４０上にはゲート絶縁膜４２を介してゲート配線４４が形成されており、このゲート配線４４は層間絶縁膜４５に覆われている。層間絶縁膜４５の表面には、ゲート配線４４により約４００ｎｍの段差が生じる。前述したように、層間絶縁膜４５上にはアルミニウム膜（図中、破線で示す）が形成され、そのアルミニウム膜をエッチングして上層配線４８が形成される。しかし、段差部分の側部では、アルミニウム膜の見かけ上の厚さが平坦な部分に比べて厚くなるため、段差部分の下部にエッチング残り（図中、符号６３で示す）が発生しやすい。このエッチング残り６３により、隣接する上部配線が電気的に短絡してしまうことがあり、歩留まりの低下の原因となっている。
【００１３】
また、図１５，図１６に示す方法においても、層間絶縁膜５５にはゲート電極５３に沿って段差が発生する。上層配線５８を形成する際に、この段差部分の下部にエッチング残りが残存し、隣接する上層配線５８が短絡してしまうことがある。
なお、特開平７−１２２６３２号公報には、下層配線に幅方向に突出する凸部を設け、隣接する上層配線間の段差部分の距離を長くすることによってエッチング残りによる短絡の可能性を低減することが提案されている。しかし、この方法では、単に段差部分の長さを長くするだけであるので、短絡を確実に回避できるとはいえない。
【００１４】
本発明の目的は、段差部分の下部に発生するエッチング残りによる短絡を確実に防止できて、多層配線構造を有する半導体装置、特に液晶表示装置の製造歩留まりを向上できる半導体装置及びその製造方法を提供することである。
【００１５】
【発明を解決するための課題】
上記した課題は、基板上に形成された下層配線と、前記下層配線から幅方向に突出する矩形状の凸部と、前記下層配線及び前記凸部を覆う層間絶縁膜と、前記層間絶縁膜に形成され、前記凸部の前記下層配線と直交する第１及び第２の辺のうちの第１の辺のみを露出させる開口部と、前記層間絶縁膜上に前記下層配線と交差し且つ前記凸部を挟むように配置された第１及び第２の上層配線とを有し、前記第１の上層配線は前記凸部の前記第１の辺側に、前記第１の辺から離れ且つ前記開口部の辺と重なる位置に配置され、前記第２の上層配線は前記開口部から離れ且つ前記第２の辺に重なる位置に配置されていることを特徴とする半導体装置により解決する。
【００１６】
上記した課題は、基板上に下層配線を形成するとともに、前記下層配線から幅方向に突出する矩形状の凸部を形成する工程と、前記基板上の全面に前記下層配線及び前記凸部を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に前記凸部の前記下層配線と直交する第１及び第２の辺のうち第１の辺のみが露出する開口部を形成する工程と、前記基板上の全面に導電体膜を形成する工程と、前記導電体膜をパターニングして、前記第１の配線と交差する第１及び第２の上層配線を、前記凸部を挟む位置に形成する工程とを有し、前記第１の上層配線は前記凸部の前記第１の辺側に、前記第１の辺から離れ且つ前記開口部の辺と重なる位置に形成し、前記第２の上層配線は前記開口部から離れ且つ前記第２の辺に重なる位置に形成することを特徴とする半導体装置の製造方法により解決する。
【００１７】
上記した課題は、基板の所定領域上に半導体層を形成する工程と、前記基板上に前記半導体層を覆う第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の導電体膜を形成し、この第１の導電体膜をパターニングすることにより、前記半導体層の上方を通るゲート電極と、前記ゲート電極に接続したゲート配線と、前記ゲート配線から幅方向に突出する矩形状の凸部とを形成する工程と、前記ゲート電極、前記ゲート配線及び前記凸部を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記凸部の前記ゲート配線と直交する第１及び第２の辺のうち第１の辺のみが露出する開口部を形成する工程と、前記基板上の全面に第２の導電体膜を形成する工程と、前記第２の導電体膜をパターニングして、前記ゲート配線と交差する第１及び第２の上層配線を、前記凸部を挟む位置に形成する工程とを有し、前記第１の上層配線は前記凸部の第１の辺側に、前記第１の辺から離れ且つ前記開口部の辺と重なる位置に形成し、前記第２の上層配線は前記開口部から離れて前記第２の辺に重なる位置に形成することを特徴とする半導体装置の製造方法により解決する。
【００１９】
以下、本発明の作用について説明する。
本発明においては、基板上に下層配線を形成する際に、幅方向に突出する凸部を形成しておく。そして、基板上に層間絶縁膜を形成し、この層間絶縁膜に開口部を形成する。この開口部は、前記凸部の一方の側の辺が露出するように形成する。その後、全面に導電体膜を形成し、この導電体膜をパターニングして複数本の上層配線を形成する。この場合に、相互に隣接した２本の上層配線のうち、一方の配線（第１の上層配線）は上から見たときに前記凸部の他方の側の辺と重なるように形成する。又は、これに替えて、他方の配線（第２の上層配線）は前記開口部の一方の側の辺と重なるように形成する。
【００２０】
これにより、例えば図８に示すように、導電体膜のパターニングの際に段差部分にエッチング残り３が発生しても、上層配線間にエッチング残り３が連続することがなく、エッチング残りによる上層配線間の短絡が防止される。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態の半導体装置を示す上面図であり、図２は図１中に一点鎖線で囲んだ領域Ａを拡大して示す図である。なお、本実施の形態は液晶表示パネルの駆動回路部に本発明を適用した例を示す。また、本実施の形態では、最小線幅が３μｍ、重ね合わせが１μｍのパターンルールで配線パターンを形成する場合を示す。
【００２３】
ガラス基板１０上にはＴＦＴの活性領域となる多結晶シリコン層１１が選択的に形成されており、このシリコン層１１はゲート絶縁膜（図示せず）に覆われている。このゲート絶縁膜上にはゲート電極１３及びゲート配線１４が形成されている。ゲート電極１３は多結晶シリコン層１１の上方を通るように形成されており、ゲート配線１４は複数のゲート電極１３を接続している。また、ゲート配線１４には後述する上層配線のうち相互に隣接された２本の上層配線１８（第１及び第２の上層配線１８１，１８２）に交差する部分に、幅方向の両側に突出する凸部１４ａが設けられている。
【００２４】
これらのゲート電極１３及びゲート配線１４上には層間絶縁膜１５が形成されており、この層間絶縁膜１５上には上層配線１８が形成されている。これらの上層配線１８のうちの一部は層間絶縁膜１４に形成されたコンタクトホール１５ａを介してシリコン層１１のソース・ドレインに接続されており、上層配線１８のうちの他の一部はコンタクトホール１５ｂを介してゲート配線１４に接続されている。
【００２５】
本実施の形態においては、図２に示すように、上層配線１８のうちの２本（第１及び第２の上層配線１８１，１８２）が相互に平行に且つ近接して配置されている場合に、その下方を通るゲート配線１４には、幅方向の両側に突出する凸部１４ａが形成されている。また、層間絶縁膜１５には、凸部１４ａの一方の側の辺（図では右側の辺）が露出する開口部１５ｃが設けられている。この開口部１５ｃの一方の側の辺は、上から見たときに上層配線１８１に重なり、上層配線１８２は凸部１４ａの他方の側の辺（図では左側の辺）に重なる。また、凸部１４ａの一方の側の辺は上層配線１８１から離隔している。
【００２６】
以下、本実施の形態の半導体装置の製造方法について説明する。図３〜図７は本実施の形態の半導体装置の製造方法を工程順に示す断面図である。なお、図３〜図７の各図において、（ａ）は図１のＢ−Ｂ線における断面、（ｂ）は図２のＣ−Ｃ線における断面を示す。
まず、図３（ａ），（ｂ）に示すように、ガラス基板１０上の所定の領域に多結晶シリコン層１１を約６０ｎｍの厚さに形成する。その後、全面にゲート絶縁膜１２として、厚さが１５０ｎｍのシリコン酸化膜を形成する。
【００２７】
次に、ガラス基板１０上の全面にＣｒ膜を４００ｎｍの厚さに形成する。そして、このＣｒ膜をパターニングして、幅が約４μｍのゲート電極１３及びゲート配線１４を形成する。ゲート電極１３は多結晶シリコン層１１の上方を通るように形成し、ゲート配線１４は複数のゲート電極１３を相互に接続するように形成する。また、ゲート配線１４の上層配線１８と交差する部分に、幅方向の両側に突出する凸部１４ａを設けておく。そして、ゲート電極１３をマスクとして多結晶シリコン層１１に不純物を導入し、ゲート電極１３の両側の多結晶シリコン層１１にソース・ドレイン領域を形成する。
【００２８】
次に、基板１０上の全面にＳｉＮからなる層間絶縁膜１５を約４００ｎｍの厚さに形成する。
次に、図４（ａ），（ｂ）に示すように、層間絶縁膜１５上にレジスト膜１６を形成し、露光及び現像処理を施して、コンタクトホール１５ａ，１５ｂ及び開口部１５ｃを形成すべき部分を開口する。
【００２９】
そして、図５（ａ），（ｂ）に示すように、残存したレジスト膜１６をマスクとして絶縁膜１５をエッチングし、ソース−ドレインが露出するコンタクトホール１５ａ、ゲート配線１４の一部が露出するコンタクトホール１５ｂ、凸部１４ａの角部が露出する開口部１５ｃを形成する。その後、レジスト膜１６を除去する。
【００３０】
次に、図６（ａ），（ｂ）に示すように、基板１０上の全面にアルミニウム膜１７を約５００ｎｍの厚さに形成する。このアルミニウム膜１７は、コンタクトホール１５ａを介して多結晶シリコン層１１のソース・ドレイン領域に電気的に接続されるとともに、コンタクトホール１５ｂを介してゲート配線１４にも接続される。
【００３１】
次に、アルミニウム膜１７上にレジスト膜１９を形成し、上層配線１８となる部分の上にのみレジスト膜１９が残存するように露光及び現像処理する。
次いで、図７（ａ），（ｂ）に示すように、レジスト膜１９をマスクとし、アルミニウム膜１７をプラズマエッチングして、所定の上層配線１８を形成する。その後、レジスト膜１９を除去する。これにより、図１，図２に示す半導体装置が完成する。
【００３２】
本実施の形態においては、アルミニウム膜をプラズマエッチングして上層配線を形成するときに、仮に図８に示すように層間絶縁膜１５等の段差部分の下部にエッチング残り３が残存したとしても、上層配線１８間にエッチング残り３が連続することがない。従って、上層配線１８（第１及び第２の上層配線１８１，１８２）が近接して形成される場合であっても、エッチング残り３を介して上層配線１８同士が短絡することがない。また、本実施の形態においては、凸部１４ａと一方の上層配線１８１とが約１μｍの幅で重なり、開口部１５ｃと他方の上層配線１８２とが約１μｍの幅で重なるので、２本の上層配線１８１，１８２の間隔を３μｍとしても、凸部１４ａ及び開口部１５ｃをそれぞれ所定のサイズ（本実施の形態では３μｍ）に形成することが可能である。従って、高集積化を維持しつつ、上層配線間の短絡の防止が可能である。更に、本実施の形態においては、層間絶縁膜１５にコンタクトホール１５ａ，１５ｂを形成する際に開口部１５ｃを同時に形成するので、工程数の増加を回避できる。
【００３３】
なお、上記の実施の形態では、ゲート配線１４がＣｒからなるので、アルミニウム膜をプラズマエッチングして上層配線１８を形成する際に、開口部１５ｃに露出した凸部１４ａはエッチングされることなく残存する。しかし、ゲート配線１４は例えばアルミニウムで形成してもよく、この場合、上層配線１８のエッチング時に凸部１４ａの露出部分がエッチングにより除去されても何ら問題はない。
【００３４】
また、本実施の形態においては、凸部１４ａと上層配線１８２との重なり幅を１μｍとし、凸部１４ａの幅を３μｍ、凸部１４ａと上層配線１８１との間隔を１μｍとすることにより、上層配線１８１，１８２の間隔を最小線幅と同じ３μｍにまで狭くすることができる。
例えば、図９に示すように、凸部１４ａを上層配線１８１，１８２の両方と離隔させる場合は、最小線幅が３μｍ、重ね合わせ幅が１μｍとしたときに、上層配線１８１，１８２の間隔を７μｍにする必要があり、高集積化が阻害される。また、図１０に示すように、ゲート配線１４に凸部がない場合は、上層配線１８１，１８２の間隔を５μｍにする必要がある。
【００３５】
本実施の形態のように、開口部１５ｃの一方の側の辺を上層配線１８１に重ね、ゲート配線１４の凸部１４ａの他方の側の辺を上層配線１８２に重ねることにより、配線密度を低下させることなく、近接する上層配線間の短絡を確実に防止できる。
（第２の実施の形態）
図１１は本発明の第２の実施の形態の半導体装置を示す上面図、図１２（ａ）〜（ｃ）は同じくその製造方法を工程順に示す断面図である。本実施の形態は、ゲート電極の材料としてアルミニウムを使用した場合の例を示す。
【００３６】
まず、図１２（ａ）に示すように、ガラス基板３０上の所定の領域にＴＦＴの活性領域となるシリコン層（図示せず）を形成する。その後、基板３０上の全面に、ＳｉＯ2 からなるゲート絶縁膜３２を形成する。そして、このゲート絶縁膜３２上にアルミニウム膜を約４００ｎｍの厚さに形成する。次に、アルミニウム膜をパターニングして、ゲート電極３３、ゲート接続線３４ａ及び電圧供給線３４を形成する。この場合、ゲート電極３３はシリコン層上を通るように形成し、ゲート接続線３４ａは各ゲート電極３３を接続するように形成し、電圧供給線３４はゲート接続線３４ａに接続するように形成する。
【００３７】
次に、基板３０を酒石酸溶液中に浸し、電圧供給線３４及びゲート接続線３４ａを介してゲート電極３３に電圧を印加し、その表面に厚さが１００ｎｍの陽極酸化膜３４ｂを形成する。
その後、ゲート電極３３をマスクとしてシリコン層に不純物を導入し、ゲート電極３３の両側のシリコン層にソース・ドレイン領域を形成する。
【００３８】
次に、基板３０上の全面にＳｉＮからなる層間絶縁膜３５を約４００ｎｍの厚さに形成し、この層間絶縁膜３５にコンタクトホール３５ａ及び矩形状の開口部３５ｂを形成する。この場合、コンタクトホール３５ａはゲート電極３３が露出するように形成し、開口部３５ｂはゲート電極３３間及びゲート電極３３と電圧供給線３４との間のゲート接続線３４ａが露出するように形成する。
【００３９】
次に、図１２（ｂ）に示すように、基板３０上の全面にアルミニウム膜３６を約５００ｎｍの厚さに形成する。このアルミニウム膜３６はコンタクトホール３５ａを介してゲート電極３３に接続され、開口部３５ｂを介してゲート接続線３４ａに接続される。
その後、アルミニウム膜３６上に、上層配線３７を形成すべき部分を被覆するレジストマスク（図示せず）を形成する。その後、アルミニウム膜３６に対しプラズマエッチングを行い、上層配線３７を形成する。このとき、図１２（ｃ）に示すように、開口部３５ｂに露出したゲート接続配線３４ａも同時に切断し、各ゲート電極３３間を電気的に分離する。
【００４０】
本実施の形態においては、開口部３５ｂを介してゲート接続線３４ａまで同時にエッチングするので、上層配線と下層配線（ゲート電極又はゲート配線）とが交差する部分にエッチング残りが発生しても、隣接する上層配線同士が短絡することがない。
なお、上述の実施の形態においては、ゲート電極３３間のゲート接続線３４ａが露出するように矩形状の開口部３５ｂを形成したが、ゲート電極３３間の間隔が狭い場合は、図１３に示すように、ゲート電極３３の一方又は両方が露出するように開口部３５ｂを形成してもよい。これにより、素子の高集積化が可能になる。
【００４１】
また、上記の実施の形態では、駆動回路部での配線構造について説明したが、高精細液晶表示パネルの表示部ではゲート配線と上層配線とが行列状に密に交差しているので、表示部の配線構造を上記と同様の構造としてもよい。更に、上記の実施の形態ではプレーナ型ＴＦＴの場合について説明したが、逆スタガー型ＴＦＴの場合にも適用できることは勿論である。
【００４２】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、下層配線に幅方向に突出する凸部が設けられており、前記下層配線を覆う層間絶縁膜に前記凸部の一方の側の辺を露出させる開口部が設けられ、前記層間絶縁膜上に形成された第１の上層配線は前記凸部の一方の側の辺から離隔し且つ前記開口部の一方の側の辺と重なるか、又は、第２の上層配線は前記凸部の他方の側の辺と重なるように配置されているので、前記第１及び第２の上層配線を形成するときのエッチングでエッチング残りが発生したとしても、第１及び第２の上層配線間の短絡を確実に回避できる。また、短絡を回避するために配線間の間隔を広くする必要がなく、半導体装置の高密度化が達成される。
【００４３】
また、本発明の半導体装置の製造方法によれば、幅方向に突出する凸部を有する下層配線を形成した後に層間絶縁膜を形成し、この層間絶縁膜に前記凸部の一方の側の辺が露出するように開口部を開口し、その後全面に導電体膜を形成してこの導電体膜をパターニングして上層配線を形成するので、エッチング残りに起因する上層配線間の短絡を確実に防止できる。また、前記開口部はコンタクトホールと同時に形成すればよいので製造工程数の増加が回避される。更に、短絡を防止するために上層配線間の間隔を広くする必要がなく、半導体装置の高集積化が達成される。
【００４４】
更に、本発明の他の半導体装置の製造方法によれば、第１の導電体膜をパターニングしてゲート電極及びゲート接続線を形成した後、前記ゲート接続線を介して前記ゲート電極に電圧を印加し、ゲート電極の表面を陽極酸化させ、その後層間絶縁膜を形成し、この層間絶縁膜にゲート電極間のゲート接続線が露出する開口部を形成し、全面に第２の導電体膜を形成し、この第２の導電体膜をパターニングして上層配線を形成するとともに、前記開口部に露出したゲート接続線を切断して各ゲート電極を相互に分離するので、エッチング残りに起因する上層配線間の短絡を確実に防止できる。また、第２の導電体膜のパターニングとゲート接続線の切断とを同時に行うので、製造工程数を減少できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置を示す上面図である。
【図２】図１中に一点鎖線で囲んだ領域Ａを拡大して示す図である。
【図３】第１の実施の形態の半導体装置の製造方法を示す図（その１）である。
【図４】第１の実施の形態の半導体装置の製造方法を示す図（その２）である。
【図５】第１の実施の形態の半導体装置の製造方法を示す図（その３）である。
【図６】第１の実施の形態の半導体装置の製造方法を示す図（その４）である。
【図７】第１の実施の形態の半導体装置の製造方法を示す図（その５）である。
【図８】第１の実施の形態の半導体装置の製造方法において、エッチング残りが発生したときの状態を示す模式図である。
【図９】凸部と上層配線とを離した場合の欠点を示す図である。
【図１０】凸部を有しない場合の欠点を示す図である。
【図１１】本発明の第２の実施の形態の半導体装置を示す上面図である。
【図１２】本発明の第２の実施の形態の半導体装置の製造方法を工程順に示す断面図である。
【図１３】第２の実施の形態の変形例を示す図である。
【図１４】従来の液晶表示パネルの駆動回路を示す上面図である。
【図１５】従来の他の液晶表示パネルの例を示す上面図である。
【図１６】同じくその製造途中の状態を示す上面図である。
【図１７】図１４のＸ−Ｘ線による断面図である。
【符号の説明】
３，６３  エッチング残り
１０，３０，４０，５０  ガラス基板
１１，４１  多結晶シリコン層
１２，３２，４２  ゲート絶縁膜
１３，３３，４３，５３  ゲート電極
１４，４４  ゲート配線
１４ａ  凸部
１５，３５，４５  層間絶縁膜
１５ａ，１５ｂ，３５ａ，４５ａ，４５ｂ，５５ａ  コンタクトホール
１５ｃ，３５ｂ  開口部
１６，１９  レジスト膜
１７，３６  アルミニウム膜
１８，３７，４８，５８  上層配線
３４，５４  電圧供給線
３４ａ，５４ａ  ゲート接続線
１８１  第１の上層配線
１８２  第２の上層配線
【図１】
0004204654.tif 000002
【図２】
0004204654.tif 000003
【図３】
0004204654.tif 000004
【図４】
0004204654.tif 000005
【図５】
0004204654.tif 000006
【図６】
0004204654.tif 000007
【図７】
0004204654.tif 000008
【図８】
0004204654.tif 000009
【図９】
0004204654.tif 000010
【図１０】
0004204654.tif 000011
【図１１】
0004204654.tif 000012
【図１２】
0004204654.tif 000013
【図１３】
0004204654.tif 000014
【図１４】
0004204654.tif 000015
【図１５】
0004204654.tif 000016
【図１６】
0004204654.tif 000017
【図１７】
0004204654.tif 000018