(57)【特許請求の範囲】
【請求項１】
基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にｐ型有機半導体層が形成され、前記ｐ型有機半導体層上にソース電極及びドレイン電極が形成されている有機半導体トランジスタにおいて、前記ソース電極と前記ドレイン電極の間であって、前記ｐ型有機半導体層上に単一の化合物からなる電子受容性化合物層が形成されていることを特徴とする有機薄膜トランジスタ。
【請求項２】
基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にｎ型有機半導体層が形成され、前記ｎ型有機半導体層上にソース電極及びドレイン電極が形成されている有機薄膜トランジスタにおいて、前記ソース電極と前記ドレイン電極の間であって、前記ｎ型有機半導体層上に電子供与性化合物層が形成されていることを特徴とする有機薄膜トランジスタ。
【請求項３】
請求項１に記載の有機薄膜トランジスタにおいて、前記ｐ型有機半導体層は、ペンタセン、テトラセン、アントラセンおよびこれらを骨格とする誘導体化合物であることを特徴とする有機薄膜トランジスタ。
【請求項４】
請求項１記載の有機薄膜トランジスタにおいて、前記電子受容性化合物は、Ｎ，Ｎ’-ジフェニル-Ｎ，Ｎ’-ジ（ｍ-トリル）ベンジディン（ＴＰＤ）、ナフタレンテトラカルボン酸無水物、３，４，９，１０-ペリレンテトラカルボン酸-３，４，９，１０-ジアンヒドリド又はＮ，Ｎ’-ビス（フェニルエチル）-ペリレン-３，４，９-ビス（ジカルボキシイミド）であることを特徴とする有機薄膜トランジスタ。
【請求項５】
請求項１記載の有機薄膜トランジスタにおいて、電子受容性化合物がアモルファス状態で付着させてあることを特徴とする有機半導体薄膜トランジスタ。
【請求項６】
基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にｐ型有機半導体層が形成され、前記有機半導体層上にソース電極及びドレイン電極が形成されている有機薄膜トランジスタの製造方法において、前記ソース電極、前記ドレイン電極及び、前記有機半導体層上に単一の化合物からなる電子受容性化合物層を形成することを特徴とする有機薄膜トランジスタの製造方法。
【請求項７】
基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にｎ型有機半導体層が形成され、前記有機半導体層上にソース電極及びドレイン電極が形成されている有機薄膜トランジスタの製造方法において、前記ソース電極、前記ドレイン電極及び、前記有機半導体層上に単一の化合物からなる電子供与性化合物層を形成することを特徴とする有機薄膜トランジスタの製造方法。
【請求項８】
請求項６記載の有機薄膜トランジスタの製造方法において、電子受容性化合物層の形成は、基板を０℃以下に冷却し、毎分１ｎｍ以上の速度で、有機半導体層の厚さ以下の厚さに真空蒸着により付着させることを特徴とする有機薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、薄膜トランジスタに関するもので、特に半導体層に有機半導体を用いた薄膜トランジスタ（ＴＦＴ）の改良に関する技術である。
【０００２】
【従来の技術】
薄膜トランジスタは、ディスプレイの駆動用トランジスタ等として利用されている。今日、ディスプレイ等も大面積化していく傾向とともに、フレキシブル（柔軟）化していく傾向がある。これに伴い、ディスプレイの駆動電子回路にも、大面積化対応技術、フレキシブル化対応技術が求められてきており、駆動電子回路の中枢を担う薄膜トランジスタも、大面積化対応、フレキシブル化対応が求められている。またさらに、携帯ディスプレイとして、広く大量普及型になっていくことで、より低コスト化が要求されるようになってきている。
【０００３】
現在こうした目的のためには、アモルファスシリコンの薄膜トランジスタもしくは多結晶シリコンの薄膜トランジスタが用いられている。多結晶シリコンの薄膜トランジスタでは、性能は良いが、大面積化が困難、あるいは製造コストが極めて高くつくという問題を有している。一方、アモルファスシリコンの薄膜トランジスタでも、大面積化には限界があり、フレキシブル化などを実現するには、コストが高騰してしまうという問題点を有している。近年こうした要素が容易になる有機半導体を用いた薄膜トランジスタの開発が検討されてきている。
【０００４】
有機半導体を用いた薄膜トランジスタの開発は、１９８０年代後半から徐々に活発になってきており、近年では基本性能としてアモルファスシリコンの薄膜トランジスタの特性を越えるに至っている。その代表的な例としては、シェーンらによって作成された、有機半導体としてペンタセンを用いた薄膜トランジスタの性能が、サイエンス（Ｓｃｉｅｎｃｅ）、２８７巻、１０２２頁（２０００年）に報告されている。
【０００５】
有機薄膜トランジスタは、その半導体薄膜層を構成している有機半導体の結晶性が極めて高い場合、電界効果移動度等のＴＦＴ特性は、比較的高い特性を示す。しかし、有機半導体の結晶性が低く、多結晶状態である場合には、結晶粒界にキャリアのトラップサイトが発生し、それにより移動度等のＴＦＴ特性が低下していく。特に、低温になるほど、移動度は、下がっていくことが報告されている。（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、７４巻、２号、２６０−２６２頁、１９９９年）
【０００６】
一般に、有機半導体層が結晶性高く構成されるためには、単結晶成長などの手法をとらなければならないが、薄膜トランジスタを作成できるサイズを得るには、極めて困難な手法をとらなければ成らず、素子製造プロセスは、極めて困難になるという問題を有している。他方、真空蒸着法など、簡便な薄膜作製技術を適応すると、薄膜中の結晶性は、低下して、多結晶状態もしくはアモルファス状態で薄膜が形成されるという問題が生じている。現実的な素子製造プロセスを考慮した場合、簡便に素子が製造できる汎用薄膜プロセスで有機半導体層は、作成しなければならない。このため、有機半導体薄膜中の多結晶の大きさ、結晶化度等の品質を向上させる技法が種々検討されている。
【０００７】
文献（Ｓｙｎｔｈｅｔｉｃ  Ｍｅｔａｌｓ、１２２巻、１８５−１８９頁、２００１年）には、有機ＦＥＴにおいて、有機半導体層が多結晶状に形成され、その粒の大きさがソースドレイン間電極幅（チャネル長）よりも小さい場合、薄膜状に形成されたペンタセンの結晶粒の大きさが大きいほど、すなわち、結晶粒界が少ないほど優れたＦＥＴ特性が得られることが示されている。
【０００８】
特開２０００−１７４２７７号公報には、薄膜トランジスタにおける半導体層にフタロシアニンを用い、その結晶性を向上させるため、溶媒処理を行う技術が開示されている。
【０００９】
特開２００１−９４１０７号公報には、薄膜トランジスタにおける有機半導体薄膜の結晶性の向上が、ＴＦＴ性能の向上に必須であるとの課題のもとに、結晶性向上を実現するための表面処理技術が開示され、それによりドレイン電流を大きく変調させることに成功していることが記載されている。
【００１０】
Ｙ．Ｌｉｎ等は、ゲート絶縁膜表面上にペンタセン蒸着膜を異なる手法で２層形成して、ペンタセン層の低トラップ化を実施した成果を開示している（ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｌｅｔｔｅｒｓ、１８巻、１２号、６０６−６０８頁、１９９７年）。この場合、ドレイン電圧として−８０Ｖ、ゲート電圧として−１００Ｖが用いられており、実用トランジスタとしては高すぎる。
【００１１】
【発明が解決しようとする課題】
真空蒸着などの汎用薄膜プロセスで作成される有機薄膜トランジスタ技術においては、半導体が多結晶状態で製膜されることから、結晶粒界におけるエネルギー障壁が原因となって、十分大きな移動度が得られず、ソース−ドレイン間電流が十分大きく取れないという問題がある。本願発明は、結晶粒界におけるエネルギー障壁を低減させ、ソース−ドレイン間電流の取り出しを高効率化させる技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本願発明においては、有機半導体薄膜の結晶粒界部位に、エネルギー障壁を低減させる他物質を導入するために、図１および２に示すように、有機半導体層５０における絶縁層６０と対極側に、半導体層５０とは逆極性を有する有機化合物２０を付着させた構造とした。これにより、キャリアトラップが軽減され、ソース−ドレイン間電流の高効率化に成功した。
【００１３】
【発明の実施形態】
本願発明における有機薄膜トランジスタは、一般に安定的に創製されるのは、ｐ型半導体層と絶縁層との組み合わせで構成され、この場合はｐ型半導体層の絶縁層側と対極に電子受容性化合物層が形成されることで、電界効果移動度の向上を実現するものであるが、ｎ型半導体層と絶縁層との組み合わせで電界効果トランジスタを構成し、ｎ型半導体層の絶縁層側と対極に電子供与性化合物層を形成することで、電界効果移動度の向上を実現するトランジスタを構成しても良い。
【００１４】
本願発明において用いるソース電極１０およびドレイン電極３０の材料としては、電荷を輸送するキャリアがホールであるｐ型半導体である場合、半導体層とのオーミック接触をとるために仕事関数が大きい金属を用いることが望ましい。例えば、金や白金等があげられるが、これに限定されるものではない。インジウム、パラジウム、銀等も用いることができる。また、電荷を輸送するキャリアがエレクトロンであるｎ型半導体である場合は、仕事関数が小さい金属、例えば、アルミニウム、マグネシウム又はカルシウムなどを用いることが望ましい。これらの、その作成法は特に限定されず、いかなる方法を用いても良い。一般に好適に用いられる方法は、真空蒸着法もしくはスパッタリング法などである。
【００１５】
本願発明において使用されるゲート電極４０は、金が用いられることが多いが、これに限定されるものではない。その作成法は特に限定されず、いかなる方法を用いても良い。一般に好適に用いられる方法は、真空蒸着法もしくはスパッタリング法などである。
【００１６】
本願発明において用いるゲート誘電体６０は、より効果的な電界効果を得るために大きな誘電率を有する材料が望ましい。例えば、ＳｉＯ２やＡｌ２Ｏ３などがあげられるが、これに限定されるものではなく、フレキシビリティーを付与させるために、ＰＭＭＡ、ポリイミドなどのポリマー誘電体なども用いることができる。また、半導体薄膜の結晶粒を大きくさせるためにゲート誘電体上にコーティングすることなども可能である。
【００１７】
本願発明における有機薄膜トランジスタは、ソース電極１０及びドレイン電極３０が、半導体層５０を挟んで絶縁層の対局に構成される、トップコンタクト型素子構造をとることが多いが、素子構造はこれに限定されるものではない。
【００１８】
本願発明における有機薄膜トランジスタは、半導体層５０に有機半導体材料が用いられる。これまでに優れた特性を示す有機半導体材料としては、以下のようなものが知られている。アントラセン、テトラセン、ペンタセンまたはその末端が置換されたこれらの誘導体。α−セクシチオフェン。銅フタロシアニン及びその末端がフッ素などで置換された誘導体。銅フタロシアニンの銅が、ニッケル、酸化チタン、フッ素化アルミニウム等で置換された誘導体及びそれぞれの末端がフッ素などで置換された誘導体。ルブレン、コロネン、アントラジチオフェンおよびそれらの末端が置換された誘導体。
【００１９】
本願発明における半導体層は、真空蒸着法で作成されるが、このときの蒸着速度は、毎分０．６ｎｍ以上２００ｎｍ以下、好ましくは６ｎｍ以上６０ｎｍ以下である。また、蒸着時の基板温度は、０℃以上１００℃以下、好ましくは２０℃以上７０℃以下である。層の厚さは１０ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下である。
【００２０】
本願発明における有機薄膜トランジスタは、半導体被覆層２０に電子受容性有機化合物が用いられる。より高い被覆効果を得るためには、電子受容性のより高い化合物が望ましい。例えば、Ｎ，Ｎ’-ジフェニル-Ｎ，Ｎ’-ジ（ｍ-トリル）ベンジディン（ＴＰＤ）、ナフタレンテトラカルボン酸無水物、３，４，９，１０-ペリレンテトラカルボン酸-３，４，９，１０-ジアンヒドリド、Ｎ，Ｎ’-ビス（フェニルエチル）-ペリレン-３，４，９-ビス（ジカルボキシイミド）、フラーレン、テトラシアノエチレン、テトラシアノキノジメタン、トリフェニルメタン、オキサジアゾール、８-キノリノールアルミニウム錯体、トリニトロフルオレン、ビススチルアントラセン、ジスチリルベンゼン、又はその末端の一部が置換されたこれらの化合物の誘導体などがあげられるが、これらに限定されるものではない。半導体層５０に用いられる有機半導体材料と比して電子受容性が高いもの、すなわち有機半導体材料よりも電子親和力が大きな材料であれば如何なるものでも良い。
【００２１】
本願発明における半導体被覆層２０は、真空蒸着法で作成されるが、このとき付着させる物質は、アモルファス状態で付着させる必要がある。そのための条件として、蒸着速度は、比較的高速であることが望ましく、毎分６ｎｍ以上、好ましくは毎分１０ｎｍ以上６０ｎｍ以下である。また、蒸着時の基板温度は、できるだけ低温であることが良く、好ましくは−１００℃以下である。付着させる層の厚さは、有機半導体層の厚さ以下であり、好ましくは１ｎｍ以上５０ｎｍ以下である。
【００２２】
本願発明においては、図１および２に示される有機薄膜トランジスタにおいて、半導体被覆層２０は、ソース電極１０とドレイン電極３０の間であって、有機半導体層５０上に形成されものであるが、この際半導体被覆層２０がソース電極１０あるいはドレイン電極３０に接触していても構わないしまた、接触していなくとも構わない。また、半導体被覆層２０の一部が、ソース電極１０あるいはドレイン電極３０の上を被覆する状態になっても構わない。
【００２３】
本願発明において、真空蒸着に際しての、容器の真空度、蒸着源、蒸着源と基板との距離は特に限定されない。一般に簡便に用いられる真空度は、１０−７〜１０−５Ｔｏｒｒ程度であるが、これより高真空である方が望ましい。
【００２４】
本願発明において使用される基板は、特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物は、石英などのガラス基板やシリコンウェハー等であるが、ポリカーボネート、ポリイミドやＰＥＴなどの柔軟性のある透明プラスチック基板等も用いることが出来る。
【００２５】
【実施例】
以下に、本願発明を実施例によりさらに詳細に説明するが、本願発明はこれらの実施例に限定されるものではない。
【００２６】
図１を用いて説明する。シリコン熱酸化膜３００ｎｍを絶縁層６０として育成したｎ型シリコン基板７０を、純水にて希釈した中性洗剤（井内盛栄堂社：ピュアソフト）にて超音波洗浄を行い、その後、純水中、超音波洗浄にて洗剤除去を行った。さらにその後、紫外線-オゾン洗浄器にて２０分間紫外線照射洗浄を行った。このようにして洗浄した基板上にペンタセン薄膜５０を真空蒸着法で作成した。ペンタセンは、昇華精製を１０回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約−１３０℃に調整し、真空度を２×１０−６Ｔｏｒｒにまで減圧した。その後毎分１０ｎｍの速度で５０ｎｍの厚さに真空蒸着を行った。引き続き、ソース電極１０およびドレイン電極３０として、金電極を、基板３０℃下、毎分６ｎｍの蒸着速度で、５０ｎｍの厚さに真空蒸着した。さらに引き続き、Ｎ-メチル-３，４，９，１０テトラカルボン酸ジイミドを、毎分６ｎｍの速度で５０ｎｍの厚さに真空蒸着を行った。上記実施例においては、ゲート電極４０は、基板７０にｎ型不純物をドープして形成したが、ゲート電極を基板７０の上に別途作成しても良い。
【００２７】
図３に、このようにして作成された素子の、ゲート電圧２５Ｖ時におけるソース−ドレイン間電流のソース−ドレイン間電圧依存性を示す。実線は、ペリレン層にてペンタセン層を被覆した場合の効果、波線は、参照として、ペリレン層でペンタセン層を被覆しない場合の効果を示している。ペリレン層でペンタセン層を被覆した場合、しなかった場合に比べ、ソース−ドレイン間電流が約３０％向上した。
【００２８】
【発明の効果】
本願発明の有機薄膜トランジスタは、半導体層内のキャリア移動のエネルギー障壁が低減されるため、低電圧駆動化が実現される。また、キャリア移動を起こす半導体層を被う構造となるため、封止効果としても働き、酸素や水分による素子の劣化を軽減させる。また、キャリア移動の主要構成層となる半導体層が有機半導体により構成されているため、製造しやすいとともに、フィルム素子化、大面積素子化、フレキシブル素子化が可能であり、耐衝撃性も向上する。
【図面の簡単な説明】
【図１】本願発明における有機薄膜トランジスタの一例の模式的断面図。
【図２】本願発明における有機薄膜トランジスタの一例のソース及びドレイン電極側から見た模式的平面図。
【図３】実施例１における、ゲート電圧２５Ｖ時におけるソース−ドレイン間電流のソース−ドレイン間電圧依存性。実線：ペンタセン層にペリレンを付着させた場合の効果、波線：ペンタセン層にペリレンを付着させない場合の効果。
【符号の説明】
１０・・・ソース電極
２０・・・電子受容性化合物層
３０・・・ドレイン電極
４０・・・ゲート電極
５０・・・ｐ型半導体層
６０・・・絶縁層
７０・・・ｎ型基板
【図１】
0004224578.tif 000002
【図２】
0004224578.tif 000003
【図３】
0004224578.tif 000004