(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に接続された検出抵抗に流れる電流が所定値以下か超えたかにより電流検出出力を変化させる電流検出回路であって、
前記検出抵抗の入力端子側電位に基づくコレクタ電流を流す第１トランジスタと、
前記第１トランジスタのベースにコレクタを接続されると共に第３抵抗を介して電源に接続され、エミッタが第４抵抗を介して接地され、ベースを第２定電流源に接続された第８トランジスタと、前記第８トランジスタのベースにコレクタを接続され、前記第８トランジスタのエミッタにベースを接続され、エミッタを接地された第９トランジスタとを有する温度補償回路と、
前記検出抵抗の出力端子側電位に基づくコレクタ電流を流す第２トランジスタと、
前記第１，第２トランジスタに第１，第２の抵抗を介して接続されており前記第１トランジスタに流れるコレクタ電流と前記第２トランジスタに流れるコレクタ電流とを所定比とするよう動作するカレントミラー構成の第３，第４トランジスタと、
前記第４トランジスタのコレクタ電流を供給する第５トランジスタとカレントミラー構成とされ前記第５トランジスタのコレクタ電流に基づくコレクタ電流を流す第６トランジスタと、第１定電流源とを含み、前記第３トランジスタに流れるコレクタ電流と前記第４トランジスタに流れるコレクタ電流とを所定比とする電流回路と、
前記第６トランジスタのコレクタと共にベースを第１定電流源に接続されており前記第６トランジスタのコレクタ電流が所定値を超えたときオン／オフが切り替わり前記電流検出出力を変化させる第７トランジスタとを
有することを特徴とする電流検出回路。
【請求項２】
請求項１記載の電流検出回路において、
前記電流回路は、
第３定電流源にコレクタ及びベースを接続された第１０トランジスタと、
前記第１０トランジスタとベースを共通に接続されてカレントミラー回路を構成する第１１トランジスタと、
前記第１０トランジスタとベースを共通に接続されてカレントミラー回路を構成しコレクタを前記第３トランジスタのコレクタに接続された第１２トランジスタと、
第１１トランジスタのコレクタにコレクタ及びベースを接続された第１３トランジスタと、
前記第１３トランジスタとベースを共通に接続されてカレントミラー回路を構成しエミッタを前記第６トランジスタのコレクタに接続されたトランジスタで構成される前記第１定電流源とを含むことを特徴とする電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流検出回路に関し、特に、負荷に流れる電流等を検出する電流検出回路に関する。
【０００２】
【従来の技術】
従来より、ＡＣアダプタや２次電池の充電回路等に用いられ、負荷に流れる電流を検出する電流検出回路がある。
【０００３】
図１は従来の電流検出回路の一例の回路構成図を示す。同図中、電源入力端子（ＶＣＣ）１０は検出抵抗ＲＬＳを介して電源出力端子（ＶＯＵＴ）１２に接続されている。検出抵抗ＲＬＳの電源入力端子１０側にはｎｐｎトランジスタＱＡ１のベースが接続され、検出抵抗ＲＬＳの電源出力端子１２側にはｎｐｎトランジスタＱＡ２のベースが接続されている。
【０００４】
トランジスタＱＡ１のコレクタは電源入力端子１０に接続され、エミッタは定電流源１３を介して接地端子（ＧＮＤ）１１に接続されると共に、演算増幅器で構成された電圧バッファ１４に接続されている。トランジスタＱＡ２のコレクタは電源入力端子１０に接続され、エミッタは定電流源１５を介して接地端子１１に接続されると共に、演算増幅器で構成された電圧バッファ１６に接続されている。
【０００５】
電圧バッファ１４の出力端子は抵抗ＲＡ１を介して演算増幅器で構成された電流アンプ１７の非反転入力端子に接続され、電圧バッファ１６の出力端子は抵抗ＲＡ３を介して電流アンプ１７の反転入力端子に接続されている。電流アンプ１７の反転入力端子は抵抗ＲＡ４（＝ＲＡ３）を介して接地され、電流アンプ１７の非反転入力端子と出力端子は抵抗ＲＡ２（＝ＲＡ１）を介して接続されている。
【０００６】
電流アンプ１７の出力端子はコンパレータ１８の非反転入力端子に接続されている。コンパレータ１８の反転入力端子には、電源入力端子１０と接地端子１１の間に設けられた定電流源１９とツェナーダイオードＤｚで発生した定電圧を抵抗ＲＡ５とＲＡ６で分圧した基準電圧が供給されている。コンパレータ１８の出力端子にはオープンコレクタのｎｐｎトランジスタＱＡ３が接続されている。
【０００７】
ここで、検出抵抗ＲＬＳの電源入力端子１０側の電圧はトランジスタＱＡ１で電圧変換されたのち電圧バッファ１４を通して電流アンプ１７に供給され、検出抵抗ＲＬＳの電源出力端子１２側の電圧はトランジスタＱＡ２で電圧変換されたのち電圧バッファ１６を通して電流アンプ１７に供給される。これにより、電流アンプ１７は検出抵抗ＲＬＳの両端間の電位差、即ち検出抵抗ＲＬＳを流れる電流を増幅する。そして、電流アンプ１７出力はコンパレータ１８で基準電圧と比較され、コンパレータ１８は検出抵抗ＲＬＳに流れる電流が大きくなったときにハイレベルで、上記電流が小さいときにローレベルとなる信号を生成してトランジスタＱＡ３のコレクタから出力する。
【０００８】
【発明が解決しようとする課題】
上記従来の電流検出回路は、電圧バッファ１４，１６、電流アンプ１７、コンパレータ１８、定電流源１９及びツェナーダイオードＤｚ等からなる基準電圧回路という多くの回路ブロックから構成されており、回路素子数が多いという問題があった。
【０００９】
本発明は、上記の点に鑑みなされたもので、回路構成が簡単で回路素子数を大幅に削減できる電流検出回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、入力端子（２０）と出力端子（２２）の間に接続された検出抵抗（ＲＬＳ）に流れる電流が所定値以下か超えたかにより電流検出出力を変化させる電流検出回路であって、
前記検出抵抗（ＲＬＳ）の入力端子側電位に基づくコレクタ電流を流す第１トランジスタ（Ｑ７）と、
前記第１トランジスタ（Ｑ７）のベースにコレクタを接続されると共に第３抵抗（Ｒ１）を介して電源に接続され、エミッタが第４抵抗（Ｒ４）を介して接地され、ベースを第２定電流源（Ｑ５）に接続された第８トランジスタ（Ｑ１５）と、前記第８トランジスタ（Ｑ１５）のベースにコレクタを接続され、前記第８トランジスタ（Ｑ１５）のエミッタにベースを接続され、エミッタを接地された第９トランジスタ（Ｑ１４）とを有する温度補償回路（Ｑ１４，Ｑ１５，Ｒ１，Ｒ４）と、
前記検出抵抗（ＲＬＳ）の出力端子側電位に基づくコレクタ電流を流す第２トランジスタ（Ｑ８）と、
前記第１，第２トランジスタ（Ｑ７，Ｑ８）に第１，第２の抵抗（Ｒ２，Ｒ３）を介して接続されており前記第１トランジスタ（Ｑ７）に流れるコレクタ電流と前記第２トランジスタ（Ｑ８）に流れるコレクタ電流とを所定比とするよう動作するカレントミラー構成の第３，第４トランジスタ（Ｑ９，Ｑ１０）と、
前記第４トランジスタ（Ｑ１０）のコレクタ電流を供給する第５トランジスタ（Ｑ１１）とカレントミラー構成とされ前記第５トランジスタ（Ｑ１１）のコレクタ電流に基づくコレクタ電流を流す第６トランジスタ（Ｑ１２）と、第１定電流源（Ｑ６）とを含み、前記第３トランジスタ（Ｑ９）に流れるコレクタ電流と前記第４トランジスタ（Ｑ１０）に流れるコレクタ電流とを所定比とする電流回路（２４，Ｑ１〜Ｑ４，Ｑ６，Ｑ１１，Ｑ１２）と、
前記第６トランジスタ（Ｑ１２）のコレクタと共にベースを前記第１定電流源（Ｑ６）に接続されており前記第６トランジスタ（Ｑ１２）のコレクタ電流が所定値を超えたときオン／オフが切り替わり前記電流検出出力を変化させる第７トランジスタ（Ｑ１３）とを有することにより、
検出抵抗に流れる電流を正確に検出できると共に、回路構成が簡単で回路素子数を大幅に削減でき、温度補償を行うことができる。
【００１２】
請求項２に記載の発明は、請求項１記載の電流検出回路において、
前記電流回路は、
第３定電流源（２４）にコレクタ及びベースを接続された第１０トランジスタ（Ｑ１）と、
前記第１０トランジスタ（Ｑ１）とベースを共通に接続されてカレントミラー回路を構成する第１１トランジスタ（Ｑ２）と、
前記第１０トランジスタ（Ｑ１）とベースを共通に接続されてカレントミラー回路を構成しコレクタを前記第３トランジスタのコレクタに接続された第１２トランジスタ（Ｑ３）と、
第１１トランジスタ（Ｑ２）のコレクタにコレクタ及びベースを接続された第１３トランジスタ（Ｑ４）と、
前記第１３トランジスタ（Ｑ４）とベースを共通に接続されてカレントミラー回路を構成しエミッタを前記第６トランジスタ（Ｑ１２）のコレクタに接続されたトランジスタで構成される前記第１定電流源（Ｑ６）とを含む。
【００１３】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１４】
【発明の実施の形態】
図２は、本発明の電流検出回路の一実施例の回路構成図を示す。同図中、電源入力端子（ＶＣＣ）２０は検出抵抗ＲＬＳを介して電源出力端子（ＶＯＵＴ）２２に接続されている。また、電源入力端子２０には定電流源２４の一端が接続され、定電流源２４の他端はｎｐｎトランジスタＱ１のコレクタに接続されている。トランジスタＱ１はコレクタ及びベースをｎｐｎトランジスタＱ２，Ｑ３のベースと接続されてカレントミラー回路を構成しており、トランジスタＱ１，Ｑ２，Ｑ３のエミッタは接地端子（ＧＮＤ）２１に接続されている。トランジスタＱ１，Ｑ２，Ｑ３のエミッタ面積は１：１：１とされている。
【００１５】
トランジスタＱ２のコレクタはｐｎｐトランジスタＱ４のコレクタに接続されている。トランジスタＱ４はコレクタ及びベースをｐｎｐトランジスタＱ５，Ｑ６のベースと接続されてカレントミラー回路を構成しており、トランジスタＱ４，Ｑ５，Ｑ６のエミッタは電源入力端子２０に接続されている。トランジスタＱ４，Ｑ５，Ｑ６のエミッタ面積は２：１：１とされており、トランジスタＱ５，Ｑ６は定電流源として機能する。
【００１６】
検出抵抗ＲＬＳの電源入力端子２０側には抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端はｎｐｎトランジスタＱ７のベース及びｎｐｎトランジスタＱ１５のコレクタに接続されている。トランジスタＱ７のコレクタは電源入力端子２０に接続され、エミッタは抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端はｐｎｐトランジスタＱ９のエミッタに接続されている。
【００１７】
一方、検出抵抗ＲＬＳの電源出力端子２２側にはｎｐｎトランジスタＱ８のベースが接続されている。トランジスタＱ８のコレクタは電源入力端子２０に接続され、エミッタは抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端はｐｎｐトランジスタＱ１０のエミッタに接続されている。トランジスタＱ９のベース及びコレクタはトランジスタＱ１０のベースに接続されてカレントミラー回路を構成しており、トランジスタＱ９，Ｑ１０のコレクタはｎｐｎトランジスタＱ３，Ｑ１１のコレクタに接続されている。トランジスタＱ３のエミッタは接地されている。
【００１８】
トランジスタＱ５のコレクタはｎｐｎトランジスタＱ１４のコレクタ及びｎｐｎトランジスタＱ１５のベースに接続されている。トランジスタＱ１４のベースはトランジスタＱ１５のエミッタ及び抵抗Ｒ４の一端に接続され、トランジスタＱ１４のエミッタ及び抵抗Ｒ４の他端は接地されている。このトランジスタＱ１４，Ｑ１５及び抵抗Ｒ４はトランジスタＱ１５のコレクタ電流を制限すると共に温度補償回路として動作する。
【００１９】
また、トランジスタＱ６のコレクタはｎｐｎトランジスタＱ１２のコレクタ及びオープンコレクタの出力トランジスタ（ｎｐｎトランジスタＱ１３）のベースに接続されている。トランジスタＱ１２のベースはトランジスタＱ１１のベース及びコレクタに接続されてカレントミラー回路を構成しており、トランジスタＱ１１，Ｑ１２のエミッタは接地されている。
【００２０】
ここで、定電流源２４の流す定電流をＩ１とすると、トランジスタＱ１，Ｑ２，Ｑ３のカレントミラー回路によりトランジスタＱ９のコレクタ電流ＩＣＱ９はＩ１となり、トランジスタＱ４，Ｑ５，Ｑ６のカレントミラー回路でトランジスタＱ４のエミッタ面積が他のトランジスタＱ５，Ｑ６の２倍であり、トランジスタＱ１１，Ｑ１２がカレントミラーであるため、トランジスタＱ１３がオフからオンに切り替わる電流検出切り替わりポイントでは、トランジスタＱ６，Ｑ１２，Ｑ１１，Ｑ１０それぞれのコレクタ電流ＩＣＱ６，ＩＣＱ１２，ＩＣＱ１１，ＩＣＱ１０はＩ１／２となる。
【００２１】
検出抵抗ＲＬＳに電流が流れ、電源入力端子２０に対し電源出力端子２２の電位が低くなるとトランジスタＱ１０のコレクタ電流ＩＣＱ１０が減少し、トランジスタＱ６のコレクタ電流ＩＣＱ６は一定であるために、ＩＣＱ６の余った部分がトランジスタＱ１３のベースとなりトランジスタＱ１３がオンする。検出抵抗ＲＬＳに電流に流れる電流がどの値となったときトランジスタＱ１３がオンするかは各素子定数の選定によって決定され、検出抵抗ＲＬＳの両端間（即ち電源入力端子２０，電源出力端子２２間）の電位差が０．２Ｖとした場合の電流ＩＣＱ６，ＩＣＱ１０の関係を図３に示す。
【００２２】
ところで、トランジスタＱ９，Ｑ１０の電位差ＶＬＳ１は次のように表される。
【００２３】
ＶＬＳ１＝（ＶＢＥＱ９＋ＩＣＱ９×Ｒ２）−（ＶＢＥＱ１０＋ＩＣＱ１０×Ｒ３）
＝ｋＴ／ｑ×ｌｎ（ＩＣＱ９／ＩＣＱ１０）＋ＩＣＱ９×Ｒ２
−ＩＣＱ１０×Ｒ３
＝ｋＴ／ｑ×ｌｎ２＋Ｉ１（Ｒ２−Ｒ３／２）
（∵ＩＣＱ９＝２・ＩＣＱ１０＝Ｉ１）
抵抗Ｒ１の電圧降下ＶＬＳ２はトランジスタＱ１４のベース・エミッタ間電圧ＶＢＥＱ１４とすると次のように表される。
【００２４】
ＶＬＳ２＝ＶＢＥＱ１４・Ｒ１／Ｒ４
トランジスタＱ７，Ｑ８の電位差ＶＬＳ３は、トランジスタＱ７，Ｑ８のベース・エミッタ間電圧ＶＢＥＱ７，ＶＢＥＱ８とすると次のように表される。ただし、ｑは電子の電荷量、ｋはボルツマン定数、Ｔは絶対温度である。
【００２５】
ＶＬＳ３＝（ＶＢＥＱ７−ＶＢＥＱ８）
＝ｋＴ／ｑ×ｌｎ（ＩＣＱ７／ＩＣＱ８）
＝ｋＴ／ｑ×ｌｎ２
（∵ＩＣＱ７＝ＩＣＱ９，ＩＣＱ８＝ＩＣＱ１０，ＩＣＱ９＝２・ＩＣＱ１０＝Ｉ１）
これより、電源入力端子２０，電源出力端子３０間の電位差ＶＬＳは（１）式で表される。
【００２６】
ＶＬＳ＝ＶＬＳ１＋ＶＬＳ２＋ＶＬＳ３
＝２・ｋＴ／ｑ×ｌｎ２＋Ｉ１（Ｒ２−Ｒ３／２）
＋ＶＢＥＱ１４・Ｒ１／Ｒ４                              …（１）
（１）式の温度係数∂ＶＬＳ／∂Ｔは（２）式で表される。なお、バイポーラトランジスタでは一般に∂ＶＢＥ／∂Ｔ＝−０．００２である。
【００２７】
∂ＶＬＳ／∂Ｔ＝２・ｋ／ｑ×ｌｎ２＋∂Ｉ１／∂Ｔ（Ｒ２−Ｒ３／２）
−０．００２・Ｒ１／Ｒ４                      …（２）
従って、０．００２・Ｒ１／Ｒ４＝２・ｋ／ｑ×ｌｎ２＋∂Ｉ１／∂Ｔ（Ｒ２−Ｒ３／２）となるよう電流Ｉ１と抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を設定することにより、検出電圧（トランジスタＱ１３がオンする検出抵抗ＲＬＳの両端間の電位差）の温度変動を無くすことができる。
【００２８】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、検出抵抗に流れる電流を正確に検出できると共に、回路構成が簡単で回路素子数を大幅に削減でき、温度補償を行うことができる。
【図面の簡単な説明】
【図１】従来の電流検出回路の一例の回路構成図である。
【図２】本発明の電流検出回路の一実施例の回路構成図である。
【図３】検出抵抗ＲＬＳの両端間電位差と電流ＩＣＱ６，ＩＣＱ１０の関係を示す図である。
【符号の説明】
２０  電源入力端子
２１  接地端子
２２  電源出力端子
２４  定電流源
Ｑ１〜Ｑ３，Ｑ７，Ｑ８，Ｑ１１〜Ｑ１５  ｎｐｎトランジスタ
Ｑ４〜Ｑ６，Ｑ９，Ｑ１０  ｐｎｐトランジスタ
Ｒ１〜Ｒ４  抵抗
ＲＬＳ  検出抵抗
【図１】
0004224967.tif 000002
【図２】
0004224967.tif 000003
【図３】
0004224967.tif 000004