(57)【特許請求の範囲】
【請求項１】
半導体を基板としたアクティブピクセルイメージセンサであって、
半導体基板上に形成された複数のアクティブピクセルであって、二次元アレイを形成する複数列および複数行に配列されており、それぞれが光検出器を有し、それぞれが電荷量を電気信号に変換する複数のアクティブピクセルと、
単一行に少なくとも二種類の異なる有色ピクセルが配列されるよう、各アクティブピクセルに対応して設けられたカラーフィルタと、
各アクティブピクセルに対応して設けられ、与えられた信号に基づいて前記光検出器の電荷蓄積状態を制御し、蓄積された電荷を与えられた信号に基づいて転送する電荷制御手段と、
単一行に配列された同一色の有色ピクセルに対してそれぞれが共通に設けられ、当該同一色の各有色ピクセルに対応して設けられた前記電荷制御手段にそれぞれが信号を与える複数のバスと、
タイミング回路から出力され前記電荷制御手段の電荷蓄積タイミングを制御するタイミング信号を、各バスに与えるインターフェース手段と、
を備えるアクティブピクセルセンサを備えており、
前記タイミング回路は、
単一行に配列された複数のアクティブピクセルのそれぞれが、それぞれに対応する色に応じた蓄積開始時間および蓄積時間長を以て電荷を蓄積し、当該単一行に配列された複数のアクティブピクセルが電荷蓄積を同時に終了し、さらに、総ての行の電荷蓄積期間が同時に終了するよう前記タイミング信号を出力し、
前記アクティブピクセルイメージセンサは、総ての行の電荷蓄積期間が同時に終了するグローバルシャッターモードで動作することを特徴とするアクティブピクセルイメージセンサ。
【請求項２】
請求項１に記載のアクティブピクセルイメージセンサであって、
前記カラーフィルタは、
奇数行の色の組み合わせと偶数行の色の組み合わせとが異なり、同一色が隣接することなく前記有色ピクセルが配列されるよう、各アクティブピクセルに対応して設けられることを特徴とするアクティブピクセルイメージセンサ。
【請求項３】
請求項１または請求項２に記載のアクティブピクセルイメージセンサであって、
前記電荷制御手段は、
前記光検出器に隣接し、電極に所定の電圧を印加したときに前記光検出器から電荷を排出することが可能である転送ゲートを備えることを特徴とするアクティブピクセルイメージセンサ。
【請求項４】
請求項１または請求項２に記載のアクティブピクセルイメージセンサであって、
前記電荷制御手段は、
前記光検出器に隣接し、電極に所定の電圧を印加したときに前記光検出器から電荷を排出することが可能であるゲートと、
当該電荷制御手段に対応するアクティブピクセルのなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードと、
を備えることを特徴とするアクティブピクセルイメージセンサ。
【請求項５】
請求項１または請求項２に記載のアクティブピクセルイメージセンサであって、
前記電荷制御手段は、
当該電荷制御手段に対応するアクティブピクセルのなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードを備えることを特徴とするアクティブピクセルイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体を基板としたアクティブピクセルイメージセンサに関する。
【０００２】
【従来の技術】
ＡＰＳ装置は半導体イメージャであり、その各ピクセルは通常、光感知手段、リセット手段、電荷転送手段、電荷−電圧変換手段、および増幅器全体または一部を含む。ＡＰＳ装置は、イメージャ内の各ラインまたは行が選択され、行および列選択信号を用いて読み出す（各々、メモリ装置のワードおよびビットラインに相当する）ことにより動作される。
【０００３】
典型的な従来技術のＡＰＳピクセルを、図１および図２に示す。図１のピクセルは、フォトダイオード（ＰＤ）またはフォトゲート（ＰＧ）のいずれかである光検出器（ＰＤＥＴ）、転送ゲート（ＴＧ）、浮遊拡散領域（ＦＤ）、リセットゲート（ＲＧ）を含むリセットトランジスタ、行選択ゲート（ＲＳＧ）を含む行選択トランジスタ、および信号トランジスタ（ＳＩＧ）とを有する。図２のピクセルは、一般的にはフォトダイオード（ＰＤ）である光検出器（ＰＤＥＴ）、リセットゲート（ＲＧ）を含むリセットトランジスタ、行選択ゲート（ＲＳＧ）を含む行選択トランジスタ、および信号トランジスタ（ＳＩＧ）を有する。従来型の全てのピクセルでは、上述の行単位センサ読み出しモードを容易に実施するために、一つのピクセル内のＴＧノード、ＲＧノード、およびＲＳＧノードは、ピクセル一列に対して割り当てられた単一のバスにて接続される。図１のピクセルの蓄積時間は、ＴＧが動作停止され蓄積が開始された時点から、その後動作されてＦＤに電荷を転送するまでの時間であるため、その行の各ピクセルの蓄積時間は同じである。蓄積時間が、ＲＧが動作されＰＤがリセットされた時点から、読み出し信号が印加されＰＤ内の電荷が読み出されるまでの時間である図２のピクセルにおいても同様に、行の各ピクセルの蓄積時間は同じである。
【０００４】
従来の装置では、各行における撮像は通常、各行の撮像が他の行へ一時的に置き換えられ、順次実行される。そして、各行は同じ蓄積時間を有する。カラー撮像時においては、イメージセンサにはカラーフィルタアレー（ＣＦＡ）がかけられる。これらの個々のカラーフィルタは通常、異なる量の光エネルギーを通過させ、センサに入射させる。カラーフィルタは元来、カラーバランスまたはディスプレイ目的のために要求される光エネルギーを、必要量は通過させない。
【０００５】
【発明が解決しようとする課題】
したがって、センサ出力がアナログかデジタルかに係わらず、センサ出力には信号処理を実施しなければならない。それによって、各カラーチャンネルに適切な利得を供給し、所望のカラーバランスを生成する。ＡＰＳ装置では、この電圧依存の信号処理はチップ上にて実施できるが、それによる欠点を以下に挙げる。
【０００６】
（１）センサにてノイズを誘発する。
【０００７】
（２）複雑な回路が必要となり、より多くのシリコン面積および電力を消費し、フレームレートを低下させる。
【０００８】
上述の状況をかんがみれば、従来技術においてカラーバランスを改良したＡＰＳ装置が必要とされていることは明白であろう。
【０００９】
【課題を解決するための手段】
本発明は、上述の欠点を回避しつつ、プログラム可能なカラーバランスをカラーイメージセンサにて実施可能にすることにより、上記の問題の解決を図る。電圧依存の信号処理を実施しないプログラマブルカラーバランス手段を提供する一つのアプローチは、各カラーの蓄積時間を調節することである。それを実施すると、ピクセル内に生成される信号電荷は所望のカラーバランスに比例しており、その後の処理は全く必要が無い。本発明は、いずれの所定のカラーに対しても個別に蓄積を制御する方法を利用したイメージセンサを提供する。その際、同じセンサ読み出し機構を保持し、また従来技術の装置において必要な更なる電圧依存のカラーバランス信号処理を不要とする。以上は、所定の行内の各カラーに、別々の転送ゲートバスまたはリセットゲートバスを設けることにより可能になる。このようにして、所定の行の各カラーの蓄積時間は、個別に制御される。
【００１０】
本発明は、一以上の上述の問題を解決するためのものである。本発明は、半導体を基板としたアクティブピクセルイメージセンサであって、半導体基板上に形成された複数のアクティブピクセルであって、二次元アレイを形成する複数列および複数行に配列されており、それぞれが光検出器を有し、それぞれが電荷量を電気信号に変換する複数のアクティブピクセルと、単一行に少なくとも二種類の異なる有色ピクセルが配列されるよう、各アクティブピクセルに対応して設けられたカラーフィルタと、各アクティブピクセルに対応して設けられ、与えられた信号に基づいて前記光検出器の電荷蓄積状態を制御し、蓄積された電荷を与えられた信号に基づいて転送する電荷制御手段と、単一行に配列された同一色の有色ピクセルに対してそれぞれが共通に設けられ、当該同一色の各有色ピクセルに対応して設けられた前記電荷制御手段にそれぞれが信号を与える複数のバスと、タイミング回路から出力され前記電荷制御手段の電荷蓄積タイミングを制御するタイミング信号を、各バスに与えるインターフェース手段と、を備えるアクティブピクセルセンサを備えており、前記タイミング回路は、単一行に配列された複数のアクティブピクセルのそれぞれが、それぞれに対応する色に応じた蓄積開始時間および蓄積時間長を以て電荷を蓄積し、当該単一行に配列された複数のアクティブピクセルが電荷蓄積を同時に終了し、さらに、総ての行の電荷蓄積期間が同時に終了するよう前記タイミング信号を出力し、前記アクティブピクセルイメージセンサは、総ての行の電荷蓄積期間が同時に終了するグローバルシャッターモードで動作することを特徴とする。また、本発明に係るアクティブピクセルイメージセンサにおいては、前記カラーフィルタは、奇数行の色の組み合わせと偶数行の色の組み合わせとが異なり、同一色が隣接することなく前記有色ピクセルが配列されるよう、各アクティブピクセルに対応して設けられることが好適である。また、本発明に係るアクティブピクセルイメージセンサにおいては、前記電荷制御手段は、前記光検出器に隣接し、電極に所定の電圧を印加したときに前記光検出器から電荷を排出することが可能である転送ゲートを備えることが好適である。また、本発明に係るアクティブピクセルイメージセンサにおいては、前記電荷制御手段は、前記光検出器に隣接し、電極に所定の電圧を印加したときに前記光検出器から電荷を排出することが可能であるゲートと、当該電荷制御手段に対応するアクティブピクセルのなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードと、を備えることが好適である。また、本発明に係るアクティブピクセルイメージセンサにおいては、前記電荷制御手段は、当該電荷制御手段に対応するアクティブピクセルのなかに形成され、ＣＭＯＳ制御回路と動作が連係するよう接続された感知ノードを備えることが好適である。
【００１１】
本発明の利点としては、シリコン面積の利用が効率的である、信号対雑音比（ＳＮ比）が高い、並びにプログラム可能なカラーバランスを提供する、という点が挙げられる。
【００１２】
本発明の上記およびその他の態様、課題、特徴、並びに利点は、以下の好適な実施形態の詳細な説明を読むことおよび添付図面を参照することにより、より明確に理解されよう。なお、添付の複数の図面に共通の要素は、理解しやすくするために、できるかぎり類似の符号を付してある。
【００１３】
【発明の実施の形態】
本発明の好適な実施形態によって構想される新しいピクセル構成を、図３、図４、図５、および図６に示す。本発明は、他の物理的実施形態にても実施可能である。図３、図４，図５，図６に示す実施形態が選ばれた理由は、本発明者が知る限り、それらが本発明にとって最適な実施形態であるからである。
【００１４】
図３および図４に示す各図は、行および列を形成するように配置されたピクセルを有するセンサに本発明を組み入れた、四つのピクセルのアレーを示す。図３および図４の各図では、ピクセルは象限を形成するよう配置されている。この象限は、二つのピクセルを含む二つの行から成る。二つの行が並列することによって、列越しに隣接するピクセルが二対存在する。図示されるＣＦＡパターンは、ベイヤー方式のＣＦＡパターンに基づいており、第一の列では赤と緑のピクセルが交互に並び、次の列では緑と青のピクセルが交互に並ぶ。そして、続く列の緑のピクセルが前の列の緑のピクセルと列越しに隣接しないよう配置される。各図内の各ピクセルの構造的レイアウトは同じであり、同様の位置に同様の要素が配置されている。
【００１５】
図３および図４の個々のピクセルの構造が、それぞれ図１および図２に示すピクセルと近似していることは明白であろう。それにより、本発明の概念が従来技術と比較されて明確に説明される。
【００１６】
図３によれば、ピクセルアーキテクチャ２０は、フォトダイオードまたはフォトゲートのいずれかである光検出器（ＰＤ）２２と、転送ゲート（ＴＧ）２４と、浮遊拡散領域（ＦＤ）２５と、リセットゲート（ＲＧ）を含むリセットトランジスタと、列選択ゲート（ＲＳＧ）２９を含む列選択トランジスタ２８と、信号トランジスタ（ＳＩＧ）２１とを有する。従来技術の装置では、一ピクセル内の転送ゲート、リセットゲート、および列選択ノードは各々、各ピクセル列ごとのバスによって接続されており、センサの列単位での読み出しが実施しやすくなっている。図１の従来技術のピクセルにおける蓄積期間は、転送ゲートが動作停止された時点で開始し、転送ゲートが動作されて電荷が浮遊拡散領域へ転送される時点で終了する。所定の列内の各ピクセルの転送ゲートはすべて単一のバスによって接続されているため、その列の各ピクセルの蓄積期間は本質的に同じである。
【００１７】
図３に示される実施形態によれば、転送ゲート２４の位置は、各列にて二つの個別の転送ゲート信号バス１および２、または３および４によって配線できるよう設計されている。本実施形態では、列Ａに緑転送ゲート（ＴＧｇ）バス１と赤転送ゲート（ＴＧｒ）バス２が設けられ、列ＢにＴＧｇバス３と青転送ゲート（ＴＧｂ）バス４が設けられる。列ＡのＴＧｒバス２は、列Ａ内の赤ピクセルの各転送ゲート２４に電気的に接続する。列ＡのＴＧｇバス１は、その列内の緑ピクセルの全ての転送ゲート２４に電気的に接続する。列ＢのＴＧｇバス３は、列Ｂ内の緑ピクセルの各転送ゲート２４に電気的に接続し、列ＢのＴＧｂバス４は、列Ｂ内の青ピクセルの各転送ゲート２４に電気的に接続する。
【００１８】
この新しいアーキテクチャ設計の一つの動作モードを、図３に伴い図１１を参照しながら以下に説明する。このモードは、焦点面シャッターモードと称される。図３に示す本構成は、他のモードでも使用できるよう構想されているが、本構成には以下に説明するモードが最適であると発明者は考える。図３に示すピクセルアーキテクチャ２０内で用いる色のうち、赤が最も感度が高いと考えられ、青が最も感度が低いと考えられる。イメージセンサはまず図１１に示すように、全ての転送ゲート２４およびリセットゲートが時刻Ｔ１の以前に動作されることにより、初期化される。列Ａの蓄積期間を開始するには、ＴＧｇバス１が動作停止され、光検出器２２内に電荷が蓄積される。これは、列Ａ内の全ての緑ピクセルに同時に実施される。所定時間後、ＴＧｒバス２が動作停止され、列Ａ内の全ての赤ピクセルが電荷の蓄積を始める。この時点で列Ａ内の全てのピクセルが、蓄積期間に入っている。列Ａでは所望の期間蓄積が実施される。その間、ＦＤはリセットされ、リセットレベルがサンプルされ保持される。続いて、ＴＧｒバス２およびＴＧｇバス１両方が同時に動作され、信号電荷は浮遊拡散領域へ転送される。その信号レベルは、サンプルされ保持される。以上の間、列Ｂでも蓄積が実施されている。ＴＧｂバス４がまず、ＴＧｇバス３より列時間上早い時点で動作停止され、その後にＴＧｒバスの動作停止が続く。続いて列Ｂは、列Ａと同様に読み出される。以上の過程が、イメージセンサの全ての列において実施される。その実施は、同じｔｇのタイミング、即ち奇数列は列Ａと同じ、遇数列は列Ｂと同じタイミングにて行われる。列時間内のｔｇ動作停止の相対的位置によって決定される相対的蓄積時間は、所望のカラーバランスが得られるよう調節される。最も感度の低い色は、最も長い蓄積時間を有する。即ち、そうであるようプログラムされている。他の色の蓄積時間は、それに比べて適切に短く設定され、プログラムされた最も長い蓄積時間の比率で設定することも可能である。図１２は、図３の装置の他の動作モードを示し、そこでは全ての蓄積期間は同じ時間範囲に重なっている。
【００１９】
図４によれば、ピクセルアーキテクチャ３０は、通常はフォトダイオードである光検出器（ＰＤ）３２と、リセットゲート（ＲＧ）３７を含むリセットトランジスタと、列選択ゲート（ＲＳＧ）を含む列選択トランジスタ３８と、信号トランジスタ（ＳＩＧ）３１とを有する。これは、一列の各ピクセルの蓄積期間が同じである、図２に示す従来技術の装置と類似の構成である。その従来技術の装置において蓄積期間は、光検出器がリセットされた後リセットゲートが動作停止された時点から、光検出器内の電荷を読み出すよう読み出し信号が印加される時点までである。所定の列内の各ピクセルのリセットゲートは単一のバスで接続されているため、それらピクセルの蓄積期間は本質的に同じである。
【００２０】
図４に示される実施形態は、各列に二つの個別のリセットゲートバス６および７、または８および９が配線できるよう設計されている。図４によれば、列Ａに緑リセットゲート（ＲＧｇ）バス６と赤リセットゲート（ＲＧｒ）バス７が備えられ、列ＢにはＲＧｇバス８と青リセットゲート（ＲＧｂ）バス９が備えられる。列ＡのＲＧｒバス７は、その列内の全ての赤ピクセルのリセットゲート３７に電気的に接続する。列ＡのＲＧｇバス６は、その列内の全ての緑ピクセルのリセットゲート３７に電気的に接続する。列ＢのＲＧｇバス８は、列Ｂ内の全ての緑ピクセルのリセットゲート３７に電気的に接続し、列ＢのＲＧｂバス９は、列Ｂ内の全ての青ピクセルのリセットゲート３７に電気的に接続する。
【００２１】
図４の実施形態は、図３の実施形態と同様の特徴を有する。ただし、図４のアーキテクチャには転送ゲートがなく、リセットゲート３７を用いて蓄積期間を設定する点が異なる。使用する光検出器３２の種類によって、ピクセルアーキテクチャ３０では蓄積期間の設定にリセットゲート３７を用いることが可能になる。光検出器３２は、標準的なフォトダイオード、またはピン接続部３３およびピン非接続部３４の両方を含む部分的にピン接続されたフォトダイオード、のいずれかである。光検出器の大部分はピン接続されたフォトダイオードであり、ピン接続部３３によって形成される。ピン非接続部３４は、信号トランジスタ３１の入力ノードとして使用される浮遊領域として機能する。
【００２２】
ピクセルアーキテクチャ３０の動作を、図４を参照しながら以下に説明する。図４に示すピクセルアーキテクチャ３０内で使用される色のうち、図３に関して前述したと同じく、赤が最も感度が高いと考えられ、青が最も感度が低いと考えられる。イメージセンサは、リセットゲート３７が動作されることにより初期化される。列Ａの蓄積期間を開始するには、ＲＧｇバス６が動作停止され、電荷が光検出器３２に蓄積される。これは、列Ａ内の全ての緑ピクセルに同時に実施される。所定時間後、ＲＧｒバス７が動作停止され、列Ａ内の全ての赤ピクセルが電荷の蓄積を始める。列Ａでは所望の期間蓄積が実施され、その後信号レベルがサンプルされ保持される。続いて、両色のピクセルのリセットゲートが動作され、リセットレベルがサンプルされる。以上の間、列Ｂでも蓄積が実施されている。ＲＧｂバス９がまず、ＲＧｇバス８より列時間上早い時点で動作停止される。続いて列Ｂは、列Ａと同様に読み出される。以上の過程が、イメージセンサの全ての列において実施される。その実施は、同様のタイミング、即ち奇数列は列Ａと同じ、遇数列は列Ｂと同じタイミングにて行われる。列時間内でのリセットゲート３７の動作停止によって決定される相対的蓄積時間は、所望のカラーバランスが得られるよう調節される。最も感度の低い色は、最も長い蓄積時間を有する。即ち、そうであるようプログラムされている。他の色の蓄積時間は、それに比べて適切に短く設定され、プログラムされた最も長い蓄積時間の比率で設定することも可能である。
【００２３】
このようにしてカラーバランスを図るための電荷依存の方法では、ノイズ電子の蓄積が最小限に押さえられるので、ＳＮ比が向上される。また、回路ノイズを増加させ、ピクセル電子ノイズを発生させる基板電位の揺らぎを誘発させる可能性のある、信号処理の必要量が低減される。
【００２４】
本発明のアーキテクチャは、効率的なシリコン面積の利用と高いＳＮ比を特徴とする、プログラム可能なカラーバランス達成手段を提供する。図示するベイヤー方式のＣＦＡパターンでは、一列につき一本、追加の金属ラインが必要である。他のＣＦＡパターンでは、一列につき一本より多くの追加のバスが必要な場合もある。しかし、ＣＭＯＳ（相補型金属酸化膜半導体）製造プロセスでは多くの金属層が設けられ、金属層は互いに重なり合って配置されることができ、またピクセル内には追加のトランジスタやゲートは必要ないことから、一本の金属線の追加が充填率に悪影響を及ぼすことはない。更に本アーキテクチャは、現在の単一増幅器読み出し機構と共に使用でき、同一のピクセルを使用していることから、イメージサンプリングアパーチャの違いに起因するイメージアーティファクトは発生しない。なお、一列につきいくつかのロジックデコーダ回路が必要となる。しかし、これらはイメージアレー外のＣＭＯＳロジックに組み込まれるため、ピクセルおよびイメージアレー領域に悪影響を及ぼすことはない。またロジックデコーダ回路は列ごとにて動作するため、イメージ処理信号回路にノイズを発生させることはない。
【００２５】
各色に個別の転送ゲート信号バスまたはリセットゲート信号バスを設置するという概念は、上述したとおり列ごとにだけでなく、イメージアレー全体にも適用可能である。この適用は、機械的シャッターが読み出し期間中閉鎖され、フレーム撮像モードでの動作が容易になっている場合に好ましい。
【００２６】
図５に本発明の直線に配列された実施形態を、三重リニア装置（tri-linear device）４０において示す。この装置の動作のためのタイミングチャートを、図１３および図１４に示す。三重リニア装置４０は、リニアセンサ８０、８１、および８２を含む。各リニアセンサ８０，８１，８２は、フォトダイオード４２を含む光検出器と、転送ゲート４３と、浮遊拡散領域４４とを有する。更に各リニアセンサ８０，８１，８２は、列選択ゲート（ＲＳＧ）、リセットゲート（ＲＧ）、および信号トランジスタ（ＳＩＧ）を含む制御回路４５を有する。ここで、三つのリニア装置８０，８１，８２にはそれぞれカラーフィルタが設けられ、リニアセンサ８０，８１，８２が赤、緑、または青の波長に感度を有するよう設定されている。更に重要なことに、各リニアセンサ８０，８１，８２には個別の転送ゲートバスＴＧｒ、ＴＧｇ、およびＴＧｂがそれぞれ備えられている。それにより各リニアセンサ８０，８１，８２にとって独自の蓄積期間を、転送ゲートバスを通じて個別に制御することができる。
【００２７】
図６に、アクティブピクセルセンサの直線に配列された他の実施形態を示す。本実施形態のアクティブピクセルセンサ７５は個別のリニアセンサ８３、８４、および８５を含み、各リニアセンサは、リセットゲート４８に隣接してフォトダイオード４７を有し、更に信号トランジスタ（ＳＩＧ）と列選択ゲート（ＲＳＧ）を含む制御回路４９を有する。前述のリニア装置の実施形態と同様に、図６の各リニアセンサ８３，８４，８５には個別のリセットゲートバスＲＧｒ、ＲＧｇ、およびＲＧｂが備えられており、それらバスの電位は互いに別々に制御される。リセットゲートバスＲＧｒ，ＲＧｇ，ＲＧｂは、各リニアセンサ８３，８４，８５の個別のリセット制御を可能にする。図６のリニアセンサの蓄積期間は、ピクセルのリセット後に開始し、フォトダイオード内に蓄積された電荷がＳＩＧによって感知されるまで続く。したがって個別のリセットゲートバスＲＧｒ，ＲＧｇ，ＲＧｂは、各リニアセンサ８３，８４，８５の独立した制御を可能にする。
【００２８】
図７に、従来技術のアクティブピクセルセンサ５０を示す。このアクティブピクセルセンサは、フォトゲート５２から転送ゲート５３を通じて浮遊拡散領域５４へ電荷を転送する、フォトゲート５２をベースにしたピクセルを含む。蓄積期間は、フォトゲート５２が蓄積から放出へとスイッチされて蓄積が開始するタイミングと、続いてフォトゲートが蓄積に戻されて信号電荷が浮遊拡散領域５４へ転送されるタイミングとで決定される。電荷は、浮遊拡散領域５４へ転送されると、リセットゲート（ＲＧ）、列選択ゲート（ＲＳＧ）、および信号（ＳＩＧ）トランジスタを含む制御回路５５によって感知される。浮遊拡散領域は、ＳＩＧトランジスタへの入力部として機能する。図７の従来技術の装置では、各イメージセンサのフォトゲート５２を制御するために、単一のバスが備えられる。
【００２９】
図８に、他の従来技術のアクティブピクセルセンサを示す。このアクティブピクセルセンサでは電荷が、フォトゲート５７から、制御回路５９内のＳＩＧトランジスタに直接転送される。上述の図７の従来技術装置と動作が類似しているが、ここでは蓄積期間は、信号レベルの読み出し後にリセットを容易にするようフォトゲート５７が蓄積にスイッチされる時点によって左右される。したがって蓄積期間は、ピクセル５６がリセットゲート５８を通じてリセットされた時点から、ＳＩＧトランジスタがフォトゲート５７の電荷レベルを読み出す時点までである。
【００３０】
図９に、ピクセルアーキテクチャ６０に基づくアクティブピクセルセンサを有する本発明の実施形態を示す。このアクティブピクセルセンサでは電荷を、フォトゲート６２から転送ゲート６３を通じて浮遊拡散領域６４へ転送する。蓄積期間は、フォトゲート６２が放出へスイッチされて蓄積が開始するタイミングと、続いてフォトゲートが蓄積に戻されて信号電荷が浮遊拡散領域６４へ転送されるタイミングとで決定される。電荷は、浮遊拡散領域６４へ転送されると、リセットゲート（ＲＧ）、列選択ゲート（ＲＳＧ）、および信号（ＳＩＧ）トランジスタを含む制御回路６５によって感知される。浮遊拡散領域は、ＳＩＧトランジスタへの入力部として機能する。
【００３１】
図１０には、フォトゲートをベースにしたピクセル７１を用いるアクティブピクセルセンサ７０を有する本発明の実施形態を示す。ここでは蓄積期間は、信号レベルの読み出し後にリセットを容易にするようフォトゲート７２が蓄積にスイッチされる時点によって左右される。したがって蓄積期間は、フォトゲート７２をバイアスして蓄積へスイッチしリセットゲート７３へ電荷を転送することによってアクティブピクセルセンサ７０内でピクセルがリセットされた時点から、ＳＩＧトランジスタがフォトゲート７２の電荷レベルを読み出す時点までである。図１０に示す本発明が図８の従来技術のピクセルと異なる点は、赤、緑、および青それぞれに対して個別のバスＰＧｒ、ＰＧｇ、およびＰＧｂが設けられ、各色のフォトゲート７２を個別に制御できる点である。
【００３２】
図１１は、図３に示すアレー領域における、焦点面シャッターモードでの動作を表すタイミングチャートである。各蓄積期間の長さは、適切なカラーバランスを達成するよう調節されている。ｔｇは緑ピクセルの蓄積期間を表し、列Ａおよび列Ｂそれぞれにて実施される。ｔｒは赤ピクセルの蓄積期間を表し、蓄積期間のうちの最短である。ｔｂは青ピクセルの蓄積期間を表し、蓄積期間うちの最長である。
【００３３】
図１２は、図３に示す本発明のアレー領域における、グローバルシャッターモードでの動作を表すタイミングチャートである。蓄積期間を表す記号は、図１１で使用したものと同じである。このチャートによれば、各色の蓄積時間は同時に終了する。それによりイメージは、全てのピクセルによって同時に撮像される。異なる色のためのピクセルは、異なる長さの蓄積期間を有するが、蓄積は同時に実施される。最短色（赤）の蓄積期間は、他のチャンネルのより長い蓄積期間内に含まれる。
【００３４】
図１３は、図５に示す本発明の直線に配列された装置における、焦点面シャッターモードでの動作を表すタイミングチャートである。赤チャンネルの蓄積期間は緑チャンネルのそれよりも有意に短く、緑チャンネルの蓄積期間は青チャンネルのそれよりも有意に短く示されている。
【００３５】
図１４は、図５に示す本発明の直線に配列された装置における、グローバルシャッターモードでの動作を表すタイミングチャートである。この装置では、一つのカラーチャンネル内の各ピクセル要素の蓄積は、同時に実施される。異なる色のためのチャンネルは、異なる長さの蓄積期間を有するが、蓄積は同時に実施される。ここでは各カラーチャンネルの蓄積期間は、異なるタイミングで開始および終了することによって、各蓄積期間の中心部が同じ時点に実施されるよう調節されている。しかし蓄積期間は、このように互いにセンタリングされている必要はない。
【００３６】
発明者の知る限り本発明の実施に最適なモードが、以上によって説明される。これらモードの明らかな変形は当業者にとって明白であり、本発明の範囲は請求項にしたがってしかるべく判断される。
【図面の簡単な説明】
【図１】  従来技術のＡＰＳピクセルを示す略図である。
【図２】  従来技術の他のＡＰＳピクセルを示す略図である。
【図３】  本発明の第一の好適な実施形態を示す略図である。
【図４】  本発明の第一の好適な実施形態を示す略図である。
【図５】  三つのリニアセンサを含む、本発明の直線配列した実施形態を示す略図である。
【図６】  本発明の他の直線配列した実施形態を示す略図である。
【図７】  フォトゲートをベースにしたピクセルを用いた、従来技術のアクティブピクセルセンサを示す略図である。
【図８】  フォトゲートをベースにしたピクセルを用いた、従来技術の他のアクティブピクセルセンサを示す略図である。
【図９】  フォトゲートをベースにしたピクセルを用いたアクティブピクセルセンサを含む、本発明の実施形態を示す略図である。
【図１０】  フォトゲートをベースにしたピクセルを用いたアクティブピクセルセンサを含む、本発明の実施形態を示す略図である。
【図１１】  本発明のアレー領域における焦点面シャッターモードでの動作を表すタイミングチャートである。
【図１２】  本発明のアレー領域におけるグローバルシャッターモードでの動作を表すタイミングチャートである。
【図１３】  本発明のリニア装置における焦点面シャッターモードでの動作を表すタイミングチャートである。
【図１４】  本発明のリニア装置におけるグローバルシャッターモードでの動作を表すタイミングチャートである。
【符号の説明】
１，３  緑転送ゲート（ＴＧｇ）バス、２  赤転送ゲート（ＴＧｒ）バス、４青転送ゲート（ＴＧｂ）バス、６，８  緑リセットゲート（ＲＧｇ）バス、７赤リセットゲート（ＲＧｒ）バス、９  青リセットゲート（ＲＧｂ）バス、２０，３０，６０  ピクセルアーキテクチャ、２１，３１  信号トランジスタ、２２，３２  光検出器、２４，４３，５３，６３  転送ゲート、２５，４４，５４，６４  浮遊拡散領域、３７，４８，５８，７３  リセットゲート、２８，３８列選択トランジスタ、２９  列選択ゲート、３３  ピン接続部、３４  ピン非接続部、４０  三重リニア装置、４２，４７  フォトダイオード、４５，４９，５５，５９，６５  制御回路、５０，７０，７５  アクティブピクセルセンサ、５２，５７，６２，７２  フォトゲート、５６，７１  ピクセル、８０，８１，８２，８３，８４，８５  リニアセンサ。
【図１】
0004220032.tif 000002
【図２】
0004220032.tif 000003
【図３】
0004220032.tif 000004
【図４】
0004220032.tif 000005
【図５】
0004220032.tif 000006
【図６】
0004220032.tif 000007
【図７】
0004220032.tif 000008
【図８】
0004220032.tif 000009
【図９】
0004220032.tif 000010
【図１０】
0004220032.tif 000011
【図１１】
0004220032.tif 000012
【図１２】
0004220032.tif 000013
【図１３】
0004220032.tif 000014
【図１４】
0004220032.tif 000015