(57)【特許請求の範囲】
【請求項１】
電話機から送出される直流インパルス信号が入力され、サンプリングクロックに応じてシフトするシフトレジスタと、該シフトレジスタの出力を受けるＡＮＤゲートと、該ＡＮＤゲートの出力側に接続されたカウンタとを有するダイヤルパルス検出回路において、
前記ＡＮＤゲートは、前記シフトレジスタからの出力を受ける７入力ＡＮＤゲート及び４入力ＡＮＤゲートを有し、且つ前記７入力ＡＮＤゲート及び前記４入力ＡＮＤの出力を受け、前記カウンタに出力するＯＲゲートを有することを特徴とするダイヤルパルス検出回路。
【請求項２】
前記７入力ＡＮＤゲート及び前記４入力ＡＮＤゲートは夫々前記直流インパルス信号のＬ領域最大及び最小に対応させることを特徴とする請求項１に記載のダイヤルパルス検出回路。
【請求項３】
前記カウンタは、前記ＡＮＤゲートの出力をＣＬＫに入力すると共に前記シフトレジスタの１０入力を受ける別の１０入力ＡＮＤゲートをＲＥＳＥＴに入力することを特徴とする請求項１又は２に記載のダイヤルパルス検出回路。
【請求項４】
前記ＯＲゲートの出力及び前記サンプリングクロックを受けるフリツプフロップ回路を有することを特徴とする請求項１に記載のダイヤルパルス検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電話機特に電話機から送出される直流パルス信号からダイヤルパルスを検出するダイヤルパルス検出回路に関する。
【０００２】
【従来の技術】
電話システムにおいては、電話機から発生する直流ダイヤルパルス信号を電話回線を介して中継機に送り、相手加入者に、このダイヤルパルス信号に基づいて回線を接続して通話を可能にする。このダイヤルパルス検出回路については、従来種々のものが提案され、実用化している。
【０００３】
例えば、特開平２−４３８８４号公報に開示されているダイヤルパルス検出回路は、着信信号から生成されたパルス信号を分周する分周器と、分周器の出力をシフトするシフトレジスタと、カウンタ間隔を決める為のＡＮＤゲートと、クロックを計数するカウンタと、カウンタの出力値が予め設定された着信周波数に相当する値か否かを判定する判定ロジックと、クロックを発生すると共に着信検出信号を受信し、着信制御回路を制御するコントローラとで構成されている。
【０００４】
その動作を説明すると、着信信号から生成したパルス信号を分周し、シフトレジスタでシフトした後、一定周期のカウント間隔を有するパルス信号を作る。このカウント間隔の間、クロックをカウントした値が、予め定められた着信周波数範囲に相当するか否かを判定することにより、予め定められた特定周波数範囲の着信信号を検出することが可能になる。
【０００５】
また、特開昭５９−５００８４２号公報に開示されているダイヤルパルス検出回路は、１加入者当たり１６ビットのデジタルデータで構成される入力信号からＤＴＭＦ（二重トーン多重周波数）又はダイヤルパルスのいずれかを検出するデジタル信号処理装置と、検出結果を直列並列変換するレジスタと、検出されるタイミングが合っているか否かタイミング有効性検査機能を行うマイクロコンピュータとで構成している。動作を説明すると、入力信号は１加入者当り１６ビットのデジタルデータで構成され、前半８ビットはＤＴＭＦ情報を含んだＰＣＭ（パルス符号化変調）ビット、後半８ビットはダイヤルパルスのライン信号になっており、これを所定のクロックでバッファに取り込む。バッファからデータを取出し、ＤＴＭＦ信号処理部で前半の８ビットを処理し、ダイヤルパルス検出部で後半のライン信号を処理すると、いずれか一方からダイヤル情報が検出できる。
【０００６】
ＤＴＭＦに関しては本発明に無関係であるので、ここで詳述しないが、ダイヤルパルス検出では、オフクロックからオンクロックへの遷移とオンフックからオフフックへの遷移とからなるパルスの数と、パルスが検出されない時間によって決まる空きの状態と、オンフック状態が続く時間によって決まる呼の放棄を検出する。この検出結果を８ビットの符号ワードに変換し、パラレル信号としてマイクロコンピュータに送り、符号が入力されるタイミングが有効であるか否かマイクロコンピュータによって判断する。
【０００７】
更に、特開昭５９−２８７９０号公報に開示されているダイヤルパルス検出回路は、電話機からのライン信号を所定のタイミングでサンプリングするシフトレジスタと、ダイヤルパルスの数を計数するカウンタと、カウンタから計数値を読込みパルス数を決定し、カウンタをリセットする処理装置とで構成される。その動作を説明すると、電話機からのライン信号を所定のクロックでサンプリングし、オフフックからオンフックへ変化した後、更にオンフックからオフフックへの変化が検出された回数をカウンタで計数し、その計数結果を約１００ｍｓの所定の周期で処理装置に読込む。
【０００８】
【発明が解決しようとする課題】
上述した従来技術によると、規格で定められた以外のパルスでもダイヤルパルスとして検出する可能性がある。
【０００９】
これを回避しようとすると、１０ＰＰＳ式と２０ＰＰＳ式の２種類のダイヤルパルスの検出を、１つの回路で共用することが不可能になる。その理由は、ダイヤルパルスのパルス速度やメーク率を考慮せず、電話機からの直流信号がオフフック→オンフック→オフフックとなる変化のみを検出することによってダイヤルパルスを検出しているからである。
【００１０】
特開平２−４３８８４号公報の場合、着信信号が予め設定した周波数に合っているか否かを判定し、着信検出信号を出す回路であってダイヤルパルスを検出することはできない。しかし、この着信検出回路を使用してダイヤルパルスの検出を行う場合、この着信検出回路では予め定められた特定周波数範囲の着信信号しか検出しない為、１０ＰＰＳ式と２０ＰＰＳ式の２種類のダイヤルパルスのうちどちらか一方しか検出できない。
【００１１】
特開昭５９−５００８４２号公報の場合、入力信号を４．０９６ＭＨｚでサンプリングして１ビットずつＨ（高）かＬ（低）か検出し、Ｈ→Ｌ→Ｈという変化を検出できたときパルス数を１カウントしている。また、極く短い継続期間のパルスはフィルタで除去する。つまり、Ｌが１ビット検出されても、すぐにＬと判断せず、フィルタカウンタの最大値として定めたビット数分だけＬが検出されて初めてＬと判断する。しかし、このフイルタはあくまで極く短い継続時間のパルスを除去するものであり、フィルタカウンタの最大値よりもパルスの幅が大きいときは、規格にあったパルスでなくともフィルタでは除去できす、ダイヤルパルスとして検出してしまう。フィルタからカウンタの最大値を検出すぺきパルス幅に合わせれば、正しい検出ができるが、ダイヤルパルスには１０ＰＰＳ式と２０ＰＰＳ式の２種類があり、種類によってパルス幅が違うので、２種類のダイヤルパルスの検出を１つの回路で共用することができない。また、規格で定められた誤差によってもパルスの幅は変動する可能性があるので、このフィルタカウンタの最大値を規格に応じたパルス幅に合わせるのは不可能である。
【００１２】
特開昭５９−２８７９０号公報は、入力信号がオフフック→オンフック→オフフックと変化する数を計数することによりダイヤルパルスを検出しているので、特開昭５９−５００８４２号公報と同様に規格で定められた以外のパルスもダイヤルパルスとして検出してしまう可能性がある。
【００１３】
別の問題点は、従来技術では回路の規模が大きいことである。その理由は、ダイヤルパルスの検出をソフトウエアで行っている為に処理が複雑になっており、またその処理を制御する為に制御回路も必要となっているからである。
【００１４】
更に他の問題点は、ダイヤルパルス検出をソフトウエアで行っているため処理が非常に複雑になっている為に、従来技術では処理部のソフトウエアの負担が非常に重くなっていることである。
【００１５】
そこで、本発明の目的は、電話機から電話回線へ送出される直流インパルス信号からダイヤルパルスを検出するに際し、１０ＰＰＳ式又は２０ＰＰＣ式のどちらでも検出可能とし、インパルスメーク率が従来の３３±３％に加えて４４±１０％でも検出可能とすることによって、通信規格の異なる国でも対応出来る海外向け装置に使用可能なダイヤルパルス検出回路を提供することにある。
【００１６】
更に、本発明の別の目的は、１加入者当り１回路の割合で必要とされるダイヤルパルス検出回路を簡単で小規模のハードウエアで実現することである。
【００１７】
【課題を解決するための手段】
前述の課題を解決するために、本発明によるダイヤルパルス検出回路は、次のような特徴的な構成を備えている。
【００１８】
（１）電話機から送出される直流インパルス信号が入力され、サンプリングクロックに応じてシフトするシフトレジスタと、該シフトレジスタの出力を受けるＡＮＤゲートと、該ＡＮＤゲートの出力側に接続されたカウンタとを有するダイヤルパルス検出回路において、
前記ＡＮＤゲートは、前記シフトレジスタからの出力を受ける７入力ＡＮＤゲート及び４入力ＡＮＤゲートを有し、且つ前記７入力ＡＮＤゲート及び前記４入力ＡＮＤの出力を受け、前記カウンタに出力するＯＲゲートを有するダイヤルパルス検出回路。
【００２０】
（２）前記７入力ＡＮＤゲート及び前記４入力ＡＮＤゲートは夫々前記直流インパルス信号のＬ領域最大及び最小に対応させる上記（１）のダイヤルパルス検出回路。
【００２１】
（３）前記カウンタは、前記ＡＮＤゲートの出力をＣＬＫに入力すると共に前記シフトレジスタの１０入力を受ける別の１０入力ＡＮＤゲートをＲＥＳＥＴに入力する上記（１）又は（２）のダイヤルパルス検出回路。
【００２２】
（４）前記ＯＲゲートの出力及び前記サンプリングクロックを受けるフリツプフロップ回路を有する上記（１）のダイヤルパルス検出回路。
【００２３】
【発明の実施の形態】
以下、本発明のダイヤルパルス検出回路の好適実施形態例を添付図を参照して詳細に説明する。
【００２４】
先ず、図１は、本発明のダイヤルパルス検出回路の好適実施形態例のブロック図を示す。このダイヤルパルス検出回路は、電話機（図示せず）から送出される直流インパルス信号をサンプリングするシフトレジスタ１と、シフトレジスタ１の出力からダイヤルパルスのＬ領域を検出する２個のＡＮＤゲート２と、検出されたマイナスパルス数をカウントするカウンタ３とにより構成される。
【００２５】
更に、図１のダイヤルパルス検出回路には、例えば、周期１０ｍｓのサンプリングクロックが入力され（２０ＰＰＳの場合には５ｍｓ）、シフトレジスタ１に印加される。また、ＡＮＤゲート２の出力は、ＯＲゲート４を介してフリツプフロップ（Ｆ／Ｆ）回路５に入力され、このＦ／Ｆ回路５のＣ端子には前述のサンプリングクロックが入力される。Ｆ／Ｆ回路５のＱ出力は、カウンタ３のクロック（ＣＬＫ）端子に入力される。また、シフトレジスタ１の出力は、別のＡＮＤゲート６に入力され、このＡＮＤゲート６の出力は、カウンタ３のリセット（ＲＥＳＥＴ）端子に入力される。ＡＮＤゲート２は、７入力ＡＮＤゲート２１と４入力ＡＮＤゲート２２とより成る。
【００２６】
次に、図２乃至図４を参照して、図１に示す本発明のダイヤルパルス検出回路の動作を説明する。図２は電話機から送出され、本発明のダイヤルパルス検出回路に入力される直流インパルス信号の一例である。図３は、本発明のダイヤルパルス検出回路で検出の対象となるダイヤルパルスの例である。図４は、規格で定められた範囲で存在し得るすべてのダイヤルパルスのＬ領域を示す。
【００２７】
図２に示す如き電話機からの直流インパルス信号は、周期１０ｍｓのサンプリングクロックでシフトレジスタ１に入力される。この直流インパルス信号には、規格で定められた１０ＰＰＳ式と２０ＰＰＳ式の２種類がある。これらのインパルス速度及びそのＨ領域とＬ領域との割合を示すインパルスメーク率には次の如き誤差がある。
【００２８】
インパルスの種類が１０ｐｐｓでインパルス速度が１０±０．８ｐｐｓ及びインパルスの種類が２０ｐｐｓでインパルス速度が２０±１．６ｐｐｓの場合で、インパルスメーク率が３３±３％、４４±１０％。
【００２９】
但し、この規格は、本来の規格に更にメーク率４４±１０％を加えたものである。例えば、図３に示す如く、Ｌ領域が最大となるのは、１０ＰＰＳ式／メーク率３３％のときで７６．３ｍｓ、最小となるのは、２０ＰＰＳ式／メーク率４４％のときで２１．２ｍｓである。Ｌ領域の幅は、この範囲内で変化する可能性があるので、このインパルス信号を１０ｍｓでサンプリングすると、シフトレジスタ１の出力には、図４（ｂ）に示す７通りのマイナスパルスのうちのいずれかが見える。
【００３０】
本発明では、インパルス信号のＬ領域の幅とインパルス速度の誤差を十分考慮して、すべてのマイナスパルスが検出できるよう２つのＡＮＤゲート２によって検出している。２つのＡＮＤゲート２は、夫々シフトレジスタ１の出力の１０ビットのうち中央の必ずＬとなる数ビットと両端の必ずＨとなる２ビットで構成する。このＡＮＤゲート２によって、７通りのどのマイナスパルスがサンプリングされても検出でき、検出されたマイナスパルスの数をカウンタ３で計数することによって、０乃至９のダイヤル情報を出力することができる。
【００３１】
次に、図６のタイミングチャートを参照して、図１に示した本発明のダイヤルパルス検出回路の動作を詳細に説明する。シフトレジスタ１に図５に示す如き直流インパルス信号が電話機から送出され、周期１０ｍｓのサンブリングクロックでサンプリングされる。最初は、シフトレジスタ１の出力は全てＨでＡＮＤゲート２の出力は、Ｌとなり、カウンタ３は計数しない。次に、最初のマイナスパルスがシフトレジスタ１の出力で図６（ａ）のような結果で現れたとき、７入力ＡＮＤゲート２１の出力はＨとなり、カウンタ３は１つ計数する。次のシフトでシフトレジスタ１の出力は図６（ｂ）のようになり、ＡＮＤゲート２の出力はまだＨのままである。
【００３２】
更に、次のシフトでシフトレジスタ１の出力が図６（ｃ）のようになると、ＡＮＤゲート２の出力はＬになる。つまり、ＡＮＤゲート２の出力は２クロック（２０ｍｓ）間、Ｈになり、その後Ｌとなる。同様に２つ目のマイナスパルスがシフトレジスタ１の出力で図６（ｄ）のような結果になったとき、７入力ＡＮＤゲート２１の出力はＨとなり、カウンタ３が１つ計数する。ＡＮＤゲート２の出力は、１クロック（１０ｍｓ）間Ｈになり、その後Ｌとなる。その結果、カウンタ３の出力値は「２」となり、４ビットパラレルの値として、カウンタ３から処理部へ出力される。
【００３３】
以上、本発明のダイヤルパルス検出回路の好適実施形態を詳述した。しかし、本発明は斯かる特定例のみに限定されるべきではなく、種々の変形変更が可能であることが理解できよう。
【００３４】
【発明の効果】
上述の説明から理解される如く、本発明のダイヤルパルス検出回路によると、規格で定められたダイヤルパルスのパルス速度と、メーク率と、それらの誤差との全てを考慮して、サンプリング結果として見えるマイナスパルスをＡＮＤゲートによって検出するので、規格で定められたダイヤルパルスを確実に検出することが可能である。
【００３５】
また、本発明のダイヤルパルス検出回路によると、１０ＰＰＳ式と２０ＰＰＳ式のどちらのダイヤルパルスのＬ領域でも検出できるよう２種類のＡＮＤゲートを用いるので、１０ＰＰＳ式と２０ＰＰＳ式の２種類のダイヤルパルスの検出を１つの回路で共用可能である。
【００３６】
更にまた、本発明のダイヤルパルス検出回路によると、電話機からの直流パルス信号をサンプリングした結果見えるマイナスパルスをＡＮＤゲートで検出することによりダイヤルパルスを検出しているので、検出部が全て簡単なハードウエアで実現でき、ソフトウエアで処理する場合に必要となるＲＯＭやマイクロプロセッサ等の高価なデバイスが不必要となり、回路構成が簡単且つ小型化可能である。
【図面の簡単な説明】
【図１】本発明のダイヤルパルス検出回路の好適実施形態例の回路図である。
【図２】電話機から送出される直流インパルス信号の一例を示す図である。
【図３】本発明のダイヤルパルス検出回路で検出対象となるダイヤルパルスの例を示す図である。
【図４】規格で定められた範囲で存在し得る全てのダイヤルパルスのＬ領域を示す図である。
【図５】電話機から送出される直流インパルス信号の一例を示す図である。
【図６】図１のダイヤルパルス検出回路の動作説明用タイミングチャートである。
【符号の説明】
１        シフトレジスタ（１０ビット）
２，６    ＡＮＤゲート
３        カウンタ
４        ＯＲゲート
５        フリツプフロップ
２１      ７入力ＡＮＤゲート
２２      ４入力ＡＮＤゲート
【図１】
0004243368.tif 000002
【図２】
0004243368.tif 000003
【図３】
0004243368.tif 000004
【図４】
0004243368.tif 000005
【図５】
0004243368.tif 000006
【図６】
0004243368.tif 000007