(57)【特許請求の範囲】
【請求項１】
入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、
前記最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、
正相入力端子に前記入力信号が入力され逆相入力端子に比較レベルが入力される最大値判定用電圧比較器と、
前記最大値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最大値判定用電圧比較器からの出力信号が活性化されている場合に前記クロック信号を出力する論理ゲートと、
前記論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、
前記シフトレジスタからの出力信号に基づいて前記入力信号最大値が属するレベル範囲を識別する信号を出力するデコーダと、
前記デコーダからの出力信号に応じて前記複数の最大値判定レベルのうちのいずれか１つを前記比較レベルとして前記最大値判定用電圧比較器に与える比較レベル選択スイッチと、
前記デコーダからの出力信号に応じて前記複数の被選択入力閾値のうちのいずれか１つを前記入力閾値として与える入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記入力閾値が入力される入力レベル判定用電圧比較器とを備え、
前記最大値レベル判定手段は、前記最大値判定用電圧比較器と前記論理ゲートと前記シフトレジスタと前記デコーダと前記比較レベル選択スイッチとを有して構成され、
前記入力閾値設定手段は、前記デコーダと前記入力閾値選択スイッチとを有して構成されている入力閾値自動選択回路。
【請求項２】
入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、
前記最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、
逆相入力端子に前記入力信号が入力され正相入力端子に比較レベルが入力される最小値判定用電圧比較器と、
前記最小値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最小値判定用電圧比較器からの出力信号が活性化されている場合に前記クロック信号を出力する論理ゲートと、
前記論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、
前記シフトレジスタからの出力信号に基づいて前記入力信号最小値が属するレベル範囲を識別する信号を出力するデコーダと、
前記デコーダからの出力信号を入力して前記複数の最小値判定レベルのうちのいずれか１つを前記比較レベルとして前記最小値判定用電圧比較器に与える比較レベル選択スイッチと、
前記デコーダからの出力信号に応じて前記複数の被選択入力閾値のうちのいずれか１つを前記入力閾値として与える入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記入力閾値が入力される入力レベル判定用電圧比較器とを備え、
前記最小値レベル判定手段は、前記最小値判定用電圧比較器と前記論理ゲートと前記シフトレジスタと前記デコーダと前記比較レベル選択スイッチとを有して構成され、
前記入力閾値設定手段は、前記デコーダと前記入力閾値選択スイッチとを有して構成されている入力閾値自動選択回路。
【請求項３】
入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、
前記入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、
前記最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲および前記最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、
正相入力端子に前記入力信号が入力され逆相入力端子に第１の比較レベルが入力される最大値判定用電圧比較器と、
前記最大値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最大値判定用電圧比較器からの出力信号が活性化されている場合に前記クロック信号を出力する第１の論理ゲートと、
前記第１の論理ゲートからの出力信号に応じて出力状態をシフトさせる第１のシフトレジスタと、
前記第１のシフトレジスタからの出力信号に基づいて前記入力信号最大値が属するレベル範囲を識別する信号を出力する第１のデコーダと、
前記第１のデコーダからの出力信号に応じて前記複数の最大値判定レベルのうちのいずれか１つを前記第１の比較レベルとして前記最大値判定用電圧比較器に与える第１の比較レベル選択スイッチと、
逆相入力端子に前記入力信号が入力され正相入力端子に第２の比較レベルが入力される最小値判定用電圧比較器と、
前記最小値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最小値判定用電圧比較器からの出力信号が活性化されている場合に前記クロック信号を出力する第２の論理ゲートと、
前記第２の論理ゲートからの出力信号に応じて出力状態をシフトさせる第２のシフトレジスタと、
前記第２のシフトレジスタからの出力信号に基づいて前記入力信号最小値が属するレベル範囲を識別する信号を出力する第２のデコーダと、
前記第２のデコーダからの出力信号に応じて前記複数の最小値判定レベルのうちのいずれか１つを前記第２の比較レベルとして前記最小値判定用電圧比較器に与える第２の比較レベル選択スイッチと、
前記第１のデコーダおよび前記第２のデコーダからの出力信号に応じて前記複数の被選択入力閾値のうちのいずれか１つを前記入力閾値として与えるマルチプレクサと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記入力閾値が入力される入力レベル判定用電圧比較器とを備え、
前記最大値レベル判定手段は、前記最大値判定用電圧比較器と前記第１の論理ゲートと前記第１のシフトレジスタと前記第１のデコーダと前記第１の比較レベル選択スイッチとを有して構成され、
前記最小値レベル判定手段は、前記最小値判定用電圧比較器と前記第２の論理ゲートと前記第２のシフトレジスタと前記第２のデコーダと前記第２の比較レベル選択スイッチとを有して構成され、
前記入力閾値設定手段は、前記第１のデコーダと前記第２のデコーダと前記マルチプレクサとを有して構成されている入力閾値自動選択回路。
【請求項４】
入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、
前記最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか２つを選択して入力閾値として設定する入力閾値設定手段と、
前記入力信号の立ち上がり時には前記設定された一方の入力閾値を用いるとともに前記入力信号の立ち下がり時には前記設定された他方の入力閾値を用いるシュミット回路構成手段とを備える入力閾値自動選択回路であって、
正相入力端子に前記入力信号が入力され逆相入力端子に比較レベルが入力される最大値判定用電圧比較器と、
前記最大値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最大値判定用電圧比較器の出力信号が活性化されている場合に前記クロック信号を出力する論理ゲートと、
前記論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、
前記シフトレジスタからの出力信号に基づいて前記入力信号最大値が属するレベル範囲を識別する信号を出力するデコーダと、
前記デコーダからの出力信号に応じて前記複数の最大値判定レベルのうちのいずれか１つを前記比較レベルとして前記最大値判定用電圧比較器に与える比較レベル選択スイッチと、
前記デコーダからの出力信号に応じて複数の第１の被選択入力閾値のうちのいずれか１つを第１の入力閾値として与える第１の入力閾値選択スイッチと、
前記デコーダからの出力信号に応じて複数の第２の被選択入力閾値のうちのいずれか１つを第２の入力閾値として与える第２の入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記第１の入力閾値が入力される第１の入力レベル判定用電圧比較器と、
正相入力端子に前記入力信号が入力され逆相入力端子に前記第２の入力閾値が入力される第２の入力レベル判定用電圧比較器と、
前記第１の入力レベル判定用電圧比較器からの出力信号および前記第２の入力レベル判定用電圧比較器からの出力信号を入力して、前記入力信号の立ち上がり時には前記第１の入力レベル判定用電圧比較器からの出力信号を出力し、前記入力信号の立ち下がり時には前記第２の入力レベル判定用電圧比較器からの出力信号を出力する複合論理ゲートとを備え、
前記最大値レベル判定手段は、前記最大値判定用電圧比較器と前記論理ゲートと前記シフトレジスタと前記デコーダと前記比較レベル選択スイッチとを有して構成され、
前記入力閾値設定手段は、前記デコーダと前記第１の入力閾値選択スイッチと前記第２の入力閾値選択スイッチとを有して構成され、
前記シュミット回路構成手段は、前記第１の入力レベル判定用電圧比較器と前記第２の入力レベル判定用電圧比較器と前記複合論理ゲートとを有して構成されている入力閾値自動選択回路。
【請求項５】
入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、
前記最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか２つを選択して入力閾値として設定する入力閾値設定手段と、
前記入力信号の立ち上がり時には前記設定された一方の入力閾値を用いるとともに前記入力信号の立ち下がり時には前記設定された他方の入力閾値を用いるシュミット回路構成手段とを備える入力閾値自動選択回路であって、
逆相入力端子に前記入力信号が入力され正相入力端子に比較レベルが入力される最小値判定用電圧比較器と、
前記最小値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最小値判定用電圧比較器の出力信号が活性化されている場合に前記クロック信号を出力する論理ゲートと、
前記論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、
前記シフトレジスタからの出力信号に基づいて前記入力信号最小値が属するレベル範囲を識別する信号を出力するデコーダと、
前記デコーダからの出力信号に応じて前記複数の最小値判定レベルのうちのいずれか１つを前記比較レベルとして前記最小値判定用電圧比較器に与える比較レベル選択スイッチと、
前記デコーダからの出力信号に応じて複数の第１の被選択入力閾値のうちのいずれか１つを第１の入力閾値として与える第１の入力閾値選択スイッチと、
前記デコーダからの出力信号に応じて複数の第２の被選択入力閾値のうちのいずれか１つを第２の入力閾値として与える第２の入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記第１の入力閾値が入力される第１の入力レベル判定用電圧比較器と、
正相入力端子に前記入力信号が入力され逆相入力端子に前記第２の入力閾値が入力される第２の入力レベル判定用電圧比較器と、
前記第１の入力レベル判定用電圧比較器からの出力信号および前記第２の入力レベル判定用電圧比較器からの出力信号を入力して、前記入力信号の立ち上がり時には前記第１の入力レベル判定用電圧比較器からの出力信号を出力し、前記入力信号の立ち下がり時には前記第２の入力レベル判定用電圧比較器からの出力信号を出力する複合論理ゲートとを備え、
前記最小値レベル判定手段は、前記最小値判定用電圧比較器と前記論理ゲートと前記シフトレジスタと前記デコーダと前記比較レベル選択スイッチとを有して構成され、
前記入力閾値設定手段は、前記デコーダと前記第１の入力閾値選択スイッチと前記第２の入力閾値選択スイッチとを有して構成され、
前記シュミット回路構成手段は、前記第１の入力レベル判定用電圧比較器と前記第２の入力レベル判定用電圧比較器と前記複合論理ゲートとを有して構成されている入力閾値自動選択回路。
【請求項６】
入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、
前記入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、
前記最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲に応じて複数の第１の被選択入力閾値のうちのいずれか１つを選択して第１の入力閾値として設定する第１の入力閾値設定手段と、
前記最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の第２の被選択入力閾値のうちのいずれか１つを選択して第２の入力閾値として設定する第２の入力閾値設定手段と、
前記入力信号の立ち上がり時には前記第１の入力閾値を用いるとともに前記入力信号の立ち下がり時には前記第２の入力閾値を用いるシュミット回路構成手段とを備える入力閾値自動選択回路であって、
正相入力端子に前記入力信号が入力され逆相入力端子に第１の比較レベルが入力される最大値判定用電圧比較器と、
前記最大値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最大値判定用電圧比較器の出力信号が活性化されている場合に前記クロック信号を出力する第１の論理ゲートと、
前記第１の論理ゲートからの出力信号に応じて出力状態をシフトさせる第１のシフトレジスタと、
前記第１のシフトレジスタからの出力信号に基づいて前記入力信号最大値が属するレベル範囲を識別する信号を出力する第１のデコーダと、
前記第１のデコーダからの出力信号に応じて前記複数の最大値判定レベルのうちのいずれか１つを前記第１の比較レベルとして前記最大値判定用電圧比較器に与える第１の比較レベル選択スイッチと、
前記第１のデコーダからの出力信号に応じて前記複数の第１の被選択入力閾値のうちのいずれか１つを前記第１の入力閾値として与える第１の入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記第１の入力閾値が入力される第１の入力レベル判定用電圧比較器と、
逆相入力端子に前記入力信号が入力され正相入力端子に第２の比較レベルが入力される最小値判定用電圧比較器と、
前記最小値判定用電圧比較器からの出力信号とクロック信号とを入力して前記最小値判定用電圧比較器の出力信号が活性化されている場合に前記クロック信号を出力する第２の論理ゲートと、
前記第２の論理ゲートからの出力信号に応じて出力状態をシフトさせる第２のシフトレジスタと、
前記第２のシフトレジスタからの出力信号に基づいて前記入力信号最小値が属するレベル範囲を識別する信号を出力する第２のデコーダと、
前記第２のデコーダからの出力信号に応じて前記複数の最小値判定レベルのうちのいずれか１つを前記第２の比較レベルとして前記最小値判定用電圧比較器に与える第２の比較レベル選択スイッチと、
前記第２のデコーダからの出力に応じて前記複数の第２の被選択入力閾値のうちのいずれか１つを前記第２の入力閾値として与える第２の入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記第２の入力閾値が入力される第２の入力レベル判定用電圧比較器と、
前記第１の入力レベル判定用電圧比較器からの出力信号および前記第２の入力レベル判定用電圧比較器からの出力信号を入力して、前記入力信号の立ち上がり時には前記第１の入力レベル判定用電圧比較器からの出力信号を出力し、前記入力信号の立ち下がり時には前記第２の入力レベル判定用電圧比較器からの出力信号を出力する複合論理ゲートとを備え、
前記最大値レベル判定手段は、前記最大値判定用電圧比較器と前記第１の論理ゲートと前記第１のシフトレジスタと前記第１のデコーダと前記第１の比較レベル選択スイッチとを有して構成され、
前記最小値レベル判定手段は、前記最小値判定用電圧比較器と前記第２の論理ゲートと前記第２のシフトレジスタと前記第２のデコーダと前記第２の比較レベル選択スイッチとを有して構成され、
前記第１の入力閾値設定手段は前記第１のデコーダと前記第１の入力閾値選択スイッチとを有して構成され、
前記第２の入力閾値設定手段は前記第２のデコーダと前記第２の入力閾値選択スイッチとを有して構成され、
前記シュミット回路構成手段は、前記第１の入力レベル判定用電圧比較器と前記第２の入力レベル判定用電圧比較器と前記複合論理ゲートとを有して構成されている入力閾値自動選択回路。
【請求項７】
入力信号の立ち上がり時に複数の立ち上がり判定レベルのうちのいずれの立ち上がり判定レベルを前記入力信号のレベルが上回ったかを識別する立ち上がり判定レベル識別手段と、
前記入力信号の立ち下がり時に複数の立ち下がり判定レベルのうちのいずれの立ち下がり判定レベルを前記入力信号のレベルが下回ったかを識別する立ち下がり判定レベル識別手段と、
前記入力信号の立ち上がり時には前記立ち上がり判定レベル識別手段により識別された立ち上がり判定レベルに応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定するとともに、前記入力信号の立ち下がり時には前記立ち下がり判定レベル識別手段により識別された立ち下がり判定レベルに応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、
正相入力端子に前記入力信号が入力され逆相入力端子に第１の比較レベルが入力される立ち上がり判定用電圧比較器と、
逆相入力端子に前記入力信号が入力され正相入力端子に第２の比較レベルが入力される立ち下がり判定用電圧比較器と、
前記立ち上がり判定用電圧比較器からの出力信号および前記立ち下がり判定用電圧比較器からの出力信号を入力し、前記入力信号の立ち上がり時には前記入力信号が第１の比較レベルを上回る度に出力状態をシフトさせるとともに前記入力信号の立ち下がり時には入力信号が第２の比較レベルを下回る度に出力状態をシフトさせるシフトレジスタと、
前記シフトレジスタからの出力信号に基づいて前記入力信号のレベル範囲を識別する信号を出力するデコーダと、
前記デコーダからの出力信号に応じて前記複数の立ち上がり判定レベルのうちのいずれか１つを前記第１の比較レベルとして前記立ち上がり判定用電圧比較器に与える第１の比較レベル選択スイッチと、
前記デコーダからの出力信号に応じて前記複数の立ち下がり判定レベルのうちのいずれか１つを前記第２の比較レベルとして前記立ち下がり判定用電圧比較器に与える第２の比較レベル選択スイッチと、
前記デコーダからの出力信号に応じて前記複数の被選択入力閾値のうちのいずれか１つを前記入力閾値として与える入力閾値選択スイッチと、
正相入力端子に前記入力信号が入力され逆相入力端子に前記入力閾値が入力される入力レベル判定用電圧比較器とを備え、
前記立ち上がり判定レベル識別手段は、前記立ち上がり判定用電圧比較器と前記シフトレジスタと前記デコーダと前記第１の比較レベル選択スイッチとを有して構成され、
前記立ち下がり判定レベル識別手段は、前記立ち下がり判定用電圧比較器と前記シフトレジスタと前記デコーダと前記第２の比較レベル選択スイッチとを有して構成され、
前記入力閾値設定手段は、前記デコーダと前記入力閾値選択スイッチとを有して構成されている入力閾値自動選択回路。
【請求項８】
前記入力閾値設定手段により設定された入力閾値をソフトウエアにより初期化する入力閾値初期化手段をさらに備えたことを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【請求項９】
前記シフトレジスタのリセット入力部に、ソフトウエアによるシフトレジスタ初期化信号を入力するための信号線が接続されていることを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【請求項１０】
前記入力信号のレベルを判定する動作をソフトウエアにより停止させて、それまでに設定された前記入力閾値を保持する入力閾値保持手段をさらに備えたことを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【請求項１１】
前記最大値判定用電圧比較器は、前記最大値判定用電圧比較器の出力を固定するためのイネーブル信号入力部を含むことを特徴とする請求項１、請求項３、請求項４または請求項６のいずれか１項に記載の入力閾値自動選択回路。
【請求項１２】
前記最小値判定用電圧比較器は、前記最小値判定用電圧比較器の出力を固定するためのイネーブル信号入力部を含むことを特徴とする請求項２、請求項３、請求項５または請求項６のいずれか１項に記載の入力閾値自動選択回路。
【請求項１３】
前記立ち上がり判定用電圧比較器と前記立ち下がり判定用電圧比較器の少なくともいずれか一方は、電圧比較器の出力を固定するためのイネーブル信号入力部を含むことを特徴とする請求項７記載の入力閾値自動選択回路。
【請求項１４】
前記入力閾値設定手段により設定されている入力閾値をソフトウエアにより確認する入力閾値確認手段をさらに備えることを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【請求項１５】
前記デコーダからの出力信号を格納するレジスタをさらに備えることを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【請求項１６】
前記入力閾値をソフトウエアにより任意にセットする入力閾値セット手段をさらに備えることを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【請求項１７】
ソフトウエアにより任意の値をセットできるレジスタと、前記デコーダからの出力信号および前記レジスタからの出力信号を受けて、ソフトウエアによりいずれかを前記入力閾値選択スイッチまたは前記マルチプレクサへ選択的に出力するセレクタとをさらに備えたことを特徴とする請求項１から請求項７のいずれか１項に記載の入力閾値自動選択回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マウス信号などの不確定な振幅レベルの信号をワンチップマイクロコンピュータなどでデジタル制御するための入力閾値自動選択回路に関するものである。
【０００２】
【従来の技術】
パソコンなどの入力デバイスであるマウス内部には、発光素子と受光素子との間にスリット入りの円盤が設置され、マウスの移動に対応してこの円盤が回転する。受光素子は発光素子から出力される信号をこの円盤を介して受信するので、円盤が回転すると正弦波信号が受光素子から出力される。そして、この正弦波信号がワンチップマイクロコンピュータなどに入力されて、デジタル処理が実施される。ただし、上記のような正弦波信号は、発光素子および受光素子の特性のバラツキや長期使用による劣化等の要因から振幅レベルが不確定となる。したがって、マウス信号に限らず、不確定な振幅レベルの正弦波信号を受信して正確にデジタル信号処理を行うためには、入力閾値を正弦波信号の振幅レベルに合わせて適宜設定する必要がある。
【０００３】
図１９は、従来の入力閾値自動選択回路の構成を示す概略図である。図１９において、２１は入力信号ＩＮの最大値を検出してその値を保持するピークホールド回路、２２は入力信号ＩＮの最小値を検出してその値を保持するボトムホールド回路、２３は入力信号ＩＮと閾値電圧として与えられる比較レベルＶＲとの比較を実施する電圧比較器である。なお、この入力閾値自動選択回路の電圧比較器の正相入力端子には入力信号ＩＮが与えられ、逆相入力端子にはピークホールド回路２１から出力される最大電圧とボトムホールド回路２２から出力される最小電圧とを抵抗Ｒ１と抵抗Ｒ２とで抵抗分圧した閾値電圧が与えられる。
【０００４】
次に動作について説明する。
電圧比較器２３は、入力信号ＩＮと抵抗分圧により与えられた比較レベルＶＲとのレベル比較を行い、入力信号ＩＮが比較レベルＶＲよりも低いレベルであるときは“Ｌ”レベルを出力信号ＯＵＴとして出力し、入力信号ＩＮが比較レベルよりも高いレベルであるときは“Ｈ”レベルを出力信号ＯＵＴとして出力する。
【０００５】
【発明が解決しようとする課題】
従来の入力閾値自動選択回路は以上のように構成されているので、ピークホールド回路およびボトムホールド回路により保持された入力信号の最大電圧と最小電圧とを分圧して比較レベルＶＲを生成しているが、ＣＭＯＳプロセスを用いた半導体集積回路に搭載することを考慮すると、比較的大きな回路構成が必要になるとともに消費電力も大きくなって、コストがかかるとともに性能面で劣るという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、入力信号のレベルと予め設定された幾つかの比較レベルとの大小比較の結果に応じて予め設定された幾つかのレベルのなかから入力閾値を選択するという手法をとることにより、比較的小規模かつ低消費電力の入力閾値自動選択回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
【０００９】
この発明に係る入力閾値自動選択回路は、入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、正相入力端子に入力信号が入力され逆相入力端子に比較レベルが入力される最大値判定用電圧比較器と、最大値判定用電圧比較器からの出力信号とクロック信号とを入力して最大値判定用電圧比較器からの出力信号が活性化されている場合にクロック信号を出力する論理ゲートと、論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、シフトレジスタからの出力信号に基づいて入力信号最大値が属するレベル範囲を識別する信号を出力するデコーダと、デコーダからの出力信号に応じて複数の最大値判定レベルのうちのいずれか１つを比較レベルとして最大値判定用電圧比較器に与える比較レベル選択スイッチと、デコーダからの出力信号に応じて複数の被選択入力閾値のうちのいずれか１つを入力閾値として与える入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に入力閾値が入力される入力レベル判定用電圧比較器とを備え、最大値レベル判定手段は、最大値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して構成され、入力閾値設定手段は、デコーダと入力閾値選択スイッチとを有して構成されるようにしたものである。
【００１１】
この発明に係る入力閾値自動選択回路は、入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、逆相入力端子に入力信号が入力され正相入力端子に比較レベルが入力される最小値判定用電圧比較器と、最小値判定用電圧比較器からの出力信号とクロック信号とを入力して最小値判定用電圧比較器からの出力信号が活性化されている場合にクロック信号を出力する論理ゲートと、論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、シフトレジスタからの出力信号に基づいて入力信号最小値が属するレベル範囲を識別する信号を出力するデコーダと、デコーダからの出力信号を入力して複数の最小値判定レベルのうちのいずれか１つを比較レベルとして最小値判定用電圧比較器に与える比較レベル選択スイッチと、デコーダからの出力信号に応じて複数の被選択入力閾値のうちのいずれか１つを入力閾値として与える入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に入力閾値が入力される入力レベル判定用電圧比較器とを備え、最小値レベル判定手段は、最小値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して構成され、入力閾値設定手段は、デコーダと入力閾値選択スイッチとを有して構成されるようにしたものである。
【００１３】
この発明に係る入力閾値自動選択回路は、入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲および最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、正相入力端子に入力信号が入力され逆相入力端子に第１の比較レベルが入力される最大値判定用電圧比較器と、最大値判定用電圧比較器からの出力信号とクロック信号とを入力して最大値判定用電圧比較器からの出力信号が活性化されている場合にクロック信号を出力する第１の論理ゲートと、第１の論理ゲートからの出力信号に応じて出力状態をシフトさせる第１のシフトレジスタと、第１のシフトレジスタからの出力信号に基づいて入力信号最大値が属するレベル範囲を識別する信号を出力する第１のデコーダと、第１のデコーダからの出力信号に応じて複数の最大値判定レベルのうちのいずれか１つを第１の比較レベルとして最大値判定用電圧比較器に与える第１の比較レベル選択スイッチと、逆相入力端子に入力信号が入力され正相入力端子に第２の比較レベルが入力される最小値判定用電圧比較器と、最小値判定用電圧比較器からの出力信号とクロック信号とを入力して最小値判定用電圧比較器からの出力信号が活性化されている場合にクロック信号を出力する第２の論理ゲートと、第２の論理ゲートからの出力信号に応じて出力状態をシフトさせる第２のシフトレジスタと、第２のシフトレジスタからの出力信号に基づいて入力信号最小値が属するレベル範囲を識別する信号を出力する第２のデコーダと、第２のデコーダからの出力信号に応じて複数の最小値判定レベルのうちのいずれか１つを第２の比較レベルとして最小値判定用電圧比較器に与える第２の比較レベル選択スイッチと、第１のデコーダおよび第２のデコーダからの出力信号に応じて複数の被選択入力閾値のうちのいずれか１つを入力閾値として与えるマルチプレクサと、正相入力端子に入力信号が入力され逆相入力端子に入力閾値が入力される入力レベル判定用電圧比較器とを備え、最大値レベル判定手段は、最大値判定用電圧比較器と第１の論理ゲートと第１のシフトレジスタと第１のデコーダと第１の比較レベル選択スイッチとを有して構成され、最小値レベル判定手段は、最小値判定用電圧比較器と第２の論理ゲートと第２のシフトレジスタと第２のデコーダと第２の比較レベル選択スイッチとを有して構成され、入力閾値設定手段は、第１のデコーダと第２のデコーダとマルチプレクサとを有して構成されるようにしたものである。
【００１５】
この発明に係る入力閾値自動選択回路は、入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか２つを選択して入力閾値として設定する入力閾値設定手段と、入力信号の立ち上がり時には設定された一方の入力閾値を用いるとともに入力信号の立ち下がり時には設定された他方の入力閾値を用いるシュミット回路構成手段とを備える入力閾値自動選択回路であって、正相入力端子に入力信号が入力され逆相入力端子に比較レベルが入力される最大値判定用電圧比較器と、最大値判定用電圧比較器からの出力信号とクロック信号とを入力して最大値判定用電圧比較器の出力信号が活性化されている場合にクロック信号を出力する論理ゲートと、論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、シフトレジスタからの出力信号に基づいて入力信号最大値が属するレベル範囲を識別する信号を出力するデコーダと、デコーダからの出力信号に応じて複数の最大値判定レベルのうちのいずれか１つを比較レベルとして最大値判定用電圧比較器に与える比較レベル選択スイッチと、デコーダからの出力信号に応じて複数の第１の被選択入力閾値のうちのいずれか１つを第１の入力閾値として与える第１の入力閾値選択スイッチと、デコーダからの出力信号に応じて複数の第２の被選択入力閾値のうちのいずれか１つを第２の入力閾値として与える第２の入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に第１の入力閾値が入力される第１の入力レベル判定用電圧比較器と、正相入力端子に入力信号が入力され逆相入力端子に第２の入力閾値が入力される第２の入力レベル判定用電圧比較器と、第１の入力レベル判定用電圧比較器からの出力信号および第２の入力レベル判定用電圧比較器からの出力信号を入力して、入力信号の立ち上がり時には第１の入力レベル判定用電圧比較器からの出力信号を出力し、入力信号の立ち下がり時には第２の入力レベル判定用電圧比較器からの出力信号を出力する複合論理ゲートとを備え、最大値レベル判定手段は、最大値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して構成され、入力閾値設定手段は、デコーダと第１の入力閾値選択スイッチと第２の入力閾値選択スイッチとを有して構成され、シュミット回路構成手段は、第１の入力レベル判定用電圧比較器と第２の入力レベル判定用電圧比較器と複合論理ゲートとを有して構成されるようにしたものである。
【００１７】
この発明に係る入力閾値自動選択回路は、入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の被選択入力閾値のうちのいずれか２つを選択して入力閾値として設定する入力閾値設定手段と、入力信号の立ち上がり時には設定された一方の入力閾値を用いるとともに入力信号の立ち下がり時には設定された他方の入力閾値を用いるシュミット回路構成手段とを備える入力閾値自動選択回路であって、逆相入力端子に入力信号が入力され正相入力端子に比較レベルが入力される最小値判定用電圧比較器と、最小値判定用電圧比較器からの出力信号とクロック信号とを入力して最小値判定用電圧比較器の出力信号が活性化されている場合にクロック信号を出力する論理ゲートと、論理ゲートからの出力信号に応じて出力状態をシフトさせるシフトレジスタと、シフトレジスタからの出力信号に基づいて入力信号最小値が属するレベル範囲を識別する信号を出力するデコーダと、デコーダからの出力信号に応じて複数の最小値判定レベルのうちのいずれか１つを比較レベルとして最小値判定用電圧比較器に与える比較レベル選択スイッチと、デコーダからの出力信号に応じて複数の第１の被選択入力閾値のうちのいずれか１つを第１の入力閾値として与える第１の入力閾値選択スイッチと、デコーダからの出力信号に応じて複数の第２の被選択入力閾値のうちのいずれか１つを第２の入力閾値として与える第２の入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に第１の入力閾値が入力される第１の入力レベル判定用電圧比較器と、正相入力端子に入力信号が入力され逆相入力端子に第２の入力閾値が入力される第２の入力レベル判定用電圧比較器と、第１の入力レベル判定用電圧比較器からの出力信号および第２の入力レベル判定用電圧比較器からの出力信号を入力して、入力信号の立ち上がり時には第１の入力レベル判定用電圧比較器からの出力信号を出力し、入力信号の立ち下がり時には第２の入力レベル判定用電圧比較器からの出力信号を出力する複合論理ゲートとを備え、最小値レベル判定手段は、最小値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して構成され、入力閾値設定手段は、デコーダと第１の入力閾値選択スイッチと第２の入力閾値選択スイッチとを有して構成され、シュミット回路構成手段は、第１の入力レベル判定用電圧比較器と第２の入力レベル判定用電圧比較器と複合論理ゲートとを有して構成されるようにしたものである。
【００１９】
この発明に係る入力閾値自動選択回路は、入力信号の最大値が、複数の最大値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最大値レベル判定手段と、入力信号の最小値が、複数の最小値判定レベルに基づいて設定される複数のレベル範囲のうちのいずれのレベル範囲に属するかを判定する最小値レベル判定手段と、最大値レベル判定手段により判定された入力信号最大値が属するレベル範囲に応じて複数の第１の被選択入力閾値のうちのいずれか１つを選択して第１の入力閾値として設定する第１の入力閾値設定手段と、最小値レベル判定手段により判定された入力信号最小値が属するレベル範囲に応じて複数の第２の被選択入力閾値のうちのいずれか１つを選択して第２の入力閾値として設定する第２の入力閾値設定手段と、入力信号の立ち上がり時には第１の入力閾値を用いるとともに入力信号の立ち下がり時には第２の入力閾値を用いるシュミット回路構成手段とを備える入力閾値自動選択回路であって、正相入力端子に入力信号が入力され逆相入力端子に第１の比較レベルが入力される最大値判定用電圧比較器と、最大値判定用電圧比較器からの出力信号とクロック信号とを入力して最大値判定用電圧比較器の出力信号が活性化されている場合にクロック信号を出力する第１の論理ゲートと、第１の論理ゲートからの出力信号に応じて出力状態をシフトさせる第１のシフトレジスタと、第１のシフトレジスタからの出力信号に基づいて入力信号最大値が属するレベル範囲を識別する信号を出力する第１のデコーダと、第１のデコーダからの出力信号に応じて複数の最大値判定レベルのうちのいずれか１つを第１の比較レベルとして最大値判定用電圧比較器に与える第１の比較レベル選択スイッチと、第１のデコーダからの出力信号に応じて複数の第１の被選択入力閾値のうちのいずれか１つを第１の入力閾値として与える第１の入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に第１の入力閾値が入力される第１の入力レベル判定用電圧比較器と、逆相入力端子に入力信号が入力され正相入力端子に第２の比較レベルが入力される最小値判定用電圧比較器と、最小値判定用電圧比較器からの出力信号とクロック信号とを入力して最小値判定用電圧比較器の出力信号が活性化されている場合にクロック信号を出力する第２の論理ゲートと、第２の論理ゲートからの出力信号に応じて出力状態をシフトさせる第２のシフトレジスタと、第２のシフトレジスタからの出力信号に基づいて入力信号最小値が属するレベル範囲を識別する信号を出力する第２のデコーダと、第２のデコーダからの出力信号に応じて複数の最小値判定レベルのうちのいずれか１つを第２の比較レベルとして最小値判定用電圧比較器に与える第２の比較レベル選択スイッチと、第２のデコーダからの出力に応じて複数の第２の被選択入力閾値のうちのいずれか１つを第２の入力閾値として与える第２の入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に第２の入力閾値が入力される第２の入力レベル判定用電圧比較器と、第１の入力レベル判定用電圧比較器からの出力信号および第２の入力レベル判定用電圧比較器からの出力信号を入力して、入力信号の立ち上がり時には第１の入力レベル判定用電圧比較器からの出力信号を出力し、入力信号の立ち下がり時には第２の入力レベル判定用電圧比較器からの出力信号を出力する複合論理ゲートとを備え、最大値レベル判定手段は、最大値判定用電圧比較器と第１の論理ゲートと第１のシフトレジスタと第１のデコーダと第１の比較レベル選択スイッチとを有して構成され、最小値レベル判定手段は、最小値判定用電圧比較器と第２の論理ゲートと第２のシフトレジスタと第２のデコーダと第２の比較レベル選択スイッチとを有して構成され、第１の入力閾値設定手段は第１のデコーダと第１の入力閾値選択スイッチとを有して構成され、第２の入力閾値設定手段は第２のデコーダと第２の入力閾値選択スイッチとを有して構成され、シュミット回路構成手段は、第１の入力レベル判定用電圧比較器と第２の入力レベル判定用電圧比較器と複合論理ゲートとを有して構成されるようにしたものである。
【００２１】
この発明に係る入力閾値自動選択回路は、入力信号の立ち上がり時に複数の立ち上がり判定レベルのうちのいずれの立ち上がり判定レベルを入力信号のレベルが上回ったかを識別する立ち上がり判定レベル識別手段と、入力信号の立ち下がり時に複数の立ち下がり判定レベルのうちのいずれの立ち下がり判定レベルを入力信号のレベルが下回ったかを識別する立ち下がり判定レベル識別手段と、入力信号の立ち上がり時には立ち上がり判定レベル識別手段により識別された立ち上がり判定レベルに応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定するとともに、入力信号の立ち下がり時には立ち下がり判定レベル識別手段により識別された立ち下がり判定レベルに応じて複数の被選択入力閾値のうちのいずれか１つを選択して入力閾値として設定する入力閾値設定手段とを備える入力閾値自動選択回路であって、正相入力端子に入力信号が入力され逆相入力端子に第１の比較レベルが入力される立ち上がり判定用電圧比較器と、逆相入力端子に入力信号が入力され正相入力端子に第２の比較レベルが入力される立ち下がり判定用電圧比較器と、立ち上がり判定用電圧比較器からの出力信号および立ち下がり判定用電圧比較器からの出力信号を入力し、入力信号の立ち上がり時には入力信号が第１の比較レベルを上回る度に出力状態をシフトさせるとともに入力信号の立ち下がり時には入力信号が第２の比較レベルを下回る度に出力状態をシフトさせるシフトレジスタと、シフトレジスタからの出力信号に基づいて入力信号のレベル範囲を識別する信号を出力するデコーダと、デコーダからの出力信号に応じて複数の立ち上がり判定レベルのうちのいずれか１つを第１の比較レベルとして立ち上がり判定用電圧比較器に与える第１の比較レベル選択スイッチと、デコーダからの出力信号に応じて複数の立ち下がり判定レベルのうちのいずれか１つを第２の比較レベルとして立ち下がり判定用電圧比較器に与える第２の比較レベル選択スイッチと、デコーダからの出力信号に応じて複数の被選択入力閾値のうちのいずれか１つを入力閾値として与える入力閾値選択スイッチと、正相入力端子に入力信号が入力され逆相入力端子に入力閾値が入力される入力レベル判定用電圧比較器とを備え、立ち上がり判定レベル識別手段は、立ち上がり判定用電圧比較器とシフトレジスタとデコーダと第１の比較レベル選択スイッチとを有して構成され、立ち下がり判定レベル識別手段は、立ち下がり判定用電圧比較器とシフトレジスタとデコーダと第２の比較レベル選択スイッチとを有して構成され、入力閾値設定手段は、デコーダと入力閾値選択スイッチとを有して構成されるようにしたものである。
【００２２】
好ましくは、入力閾値設定手段により設定された入力閾値をソフトウエアにより初期化する入力閾値初期化手段をさらに備えるようにしたものである。
【００２３】
好ましくは、シフトレジスタのリセット入力部に、ソフトウエアによるシフトレジスタ初期化信号を入力するための信号線が接続されるようにしたものである。
【００２４】
好ましくは、入力信号のレベルを判定する動作をソフトウエアにより停止させて、それまでに設定された入力閾値を保持する入力閾値保持手段をさらに備えるようにしたものである。
【００２５】
好ましくは、最大値判定用電圧比較器は、最大値判定用電圧比較器の出力を固定するためのイネーブル信号入力部を含むようにしたものである。
【００２６】
好ましくは、最小値判定用電圧比較器は、最小値判定用電圧比較器の出力を固定するためのイネーブル信号入力部を含むようにしたものである。
【００２７】
好ましくは、立ち上がり判定用電圧比較器と立ち下がり判定用電圧比較器の少なくともいずれか一方は、電圧比較器の出力を固定するためのイネーブル信号入力部を含むようにしたものである。
【００２８】
好ましくは、入力閾値設定手段により設定されている入力閾値をソフトウエアにより確認する入力閾値確認手段をさらに備えるようにしたものである。
【００２９】
好ましくは、デコーダからの出力信号を格納するレジスタをさらに備えるようにしたものである。
【００３０】
好ましくは、入力閾値をソフトウエアにより任意にセットする入力閾値セット手段をさらに備えるようにしたものである。
【００３１】
好ましくは、ソフトウエアにより任意の値をセットできるレジスタと、デコーダからの出力信号およびレジスタからの出力信号を受けて、ソフトウエアによりいずれかを入力閾値選択スイッチまたはマルチプレクサへ選択的に出力するセレクタとをさらに備えるようにしたものである。
【００３２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による入力閾値自動選択回路の構成を示す図である。この実施の形態１による入力閾値自動選択回路は、入力信号の最大値が属するレベル範囲を判定した結果に応じて入力閾値を設定することを特徴とする。図１において、１は電圧比較器（最大値判定用電圧比較器、最小値判定用電圧比較器）、２は２入力のＡＮＤゲート（論理ゲート）、３は３つのＤフリップフロップＦＦ１，ＦＦ２，ＦＦ３から構成されるシフトレジスタ、４は３つのＮＯＴゲートＧ２，Ｇ３，Ｇ５および２つの２入力ＡＮＤゲートＧ４，Ｇ６から構成されるデコーダ、５はスイッチ（比較レベル選択スイッチ）、６はスイッチ（入力閾値選択スイッチ）、７は電圧比較器（入力レベル判定用電圧比較器）である。また、ＩＮは入力信号、ＯＵＴは出力信号、ＣＬＫはクロック信号、ＲＳＴはリセット信号、ＶＲ１は比較レベル、ＶＴ１は入力閾値、ＶＲ１１，ＶＲ１２，ＶＲ１３は最大値判定レベル、ＶＴ１１，ＶＴ１２，ＶＴ１３，ＶＴ１４は被選択入力閾値である。ここで、各最大値判定レベルは、ＶＲ１１＜ＶＲ１２＜ＶＲ１３の関係を有しているものとする。
【００３３】
次に、各構成要素の機能について説明する。
電圧比較器１は、入力信号ＩＮと比較レベルＶＲ１とのレベル比較を行い、入力信号ＩＮが比較レベルＶＲ１よりも低いレベルであるときには“Ｌ”レベル出力をなし、入力信号ＩＮが比較レベルＶＲ１よりも高いレベルであるときには“Ｈ”レベル出力をなす。このため、電圧比較器１の正相入力端子には入力信号ＩＮが入力され、逆相入力端子には比較レベルＶＲ１が入力される。ＡＮＤゲート２は、電圧比較器１の出力とクロック信号ＣＬＫとの論理積を出力する。クロック信号ＣＬＫが定常的な信号であるとすれば、ＡＮＤゲート２は、電圧比較器１の出力が“Ｌ”レベルのときはクロック信号ＣＬＫを出力不可状態とし、電圧比較器１の出力が“Ｈ”レベルのときはクロック信号ＣＬＫを出力可能状態とする。このクロック信号ＣＬＫの周波数は、例えば１ＭＨｚ程度である。
【００３４】
シフトレジスタ３については、ＶＣＣレベルすなわち“Ｈ”レベル信号がデータ入力部に接続され、ＡＮＤゲート２の出力がクロック入力部に接続され、リセット信号ＲＳＴがリセット入力部にそれぞれ接続されている。シフトレジスタ３の初期値はリセット信号ＲＳＴにより与えられ（ＲＳＴ＝“Ｈ”）、このときのシフトレジスタ３におけるそれぞれのＤフリップフロップＦＦ１，ＦＦ２，ＦＦ３の出力Ｑ１，Ｑ２，Ｑ３はすべて“Ｌ”レベルとなる（Ｑ１＝Ｑ２＝Ｑ３＝“Ｌ”）。この状態からリセット解除され（ＲＳＴ＝“Ｌ”）、クロック入力部にクロック信号ＣＬＫの立ち上がりエッジが入力されると、Ｑ１が“Ｈ”となり（Ｑ１＝“Ｈ”，Ｑ２＝Ｑ３＝“Ｌ”）、次の立ち上がりエッジが入力されると、Ｑ２が“Ｈ”となり（Ｑ１＝Ｑ２＝“Ｈ”，Ｑ３＝“Ｌ”）、さらに次の立ち上がりエッジが入力されると、Ｑ３が“Ｈ”となる（Ｑ１＝Ｑ２＝Ｑ３＝“Ｈ”）。これ以降は、クロック入力部にクロック信号ＣＬＫの立ち上がりエッジが入力されても、ＤフリップフロップＦＦ１，ＦＦ２，ＦＦ３の出力Ｑ１，Ｑ２，Ｑ３は、すべて“Ｈ”レベルのまま変化しない。したがって、シフトレジスタ３からの出力は、第１の出力パターン（Ｑ１＝Ｑ２＝Ｑ３＝“Ｌ”）、第２の出力パターン（Ｑ１＝“Ｈ”，Ｑ２＝Ｑ３＝“Ｌ”）、第３の出力パターン（Ｑ１＝Ｑ２＝“Ｈ”，Ｑ３＝“Ｌ”）、および第４の出力パターン（Ｑ１＝Ｑ２＝Ｑ３＝“Ｈ”）の４つの出力パターンを有している。
【００３５】
デコーダ４にはシフトレジスタ３からの出力Ｑ１，Ｑ２，Ｑ３が入力され、これらの出力パターンに対応してデコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ３’，Ｓ４が決定する。デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ３’，Ｓ４は、シフトレジスタ３からの出力パターンが第１の出力パターン（Ｑ１＝Ｑ２＝Ｑ３＝“Ｌ”）をとるときは（Ｓ１＝“Ｈ”，Ｓ２＝Ｓ３＝Ｓ３’＝Ｓ４＝“Ｌ”）となり、第２の出力パターン（Ｑ１＝“Ｈ”，Ｑ２＝Ｑ３＝“Ｌ”）をとるときは（Ｓ２＝“Ｈ”，Ｓ１＝Ｓ３＝Ｓ３’＝Ｓ４＝“Ｌ”）となり、第３の出力パターン（Ｑ１＝Ｑ２＝“Ｈ”，Ｑ３＝“Ｌ”）をとるときは（Ｓ３＝Ｓ３’＝“Ｈ”，Ｓ１＝Ｓ２＝Ｓ４＝“Ｌ”）となり、第４の出力パターン（Ｑ１＝Ｑ２＝Ｑ３＝“Ｈ”）をとるときは（Ｓ３’＝Ｓ４＝“Ｈ”，Ｓ１＝Ｓ２＝Ｓ３＝“Ｌ”）となる。
【００３６】
スイッチ５は、比較レベルＶＲ１として最大値判定レベルＶＲ１１，ＶＲ１２，ＶＲ１３のうちからいずれか１つのレベルを与えるもので、デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３’により制御される。前述したように、デコーダ４からの出力であるＳ１，Ｓ２，Ｓ３’は、常にいずれか１つの信号のみが“Ｈ”となる。そこで、スイッチ５は、Ｓ１が“Ｈ”のときにはＶＲ１１、Ｓ２が“Ｈ”のときにはＶＲ１２、Ｓ３’が“Ｈ”のときにはＶＲ１３をそれぞれ比較レベルＶＲ１に与えるように設定されている。
【００３７】
スイッチ６は、入力閾値ＶＴ１として被選択入力閾値ＶＴ１１，ＶＴ１２，ＶＴ１３，ＶＴ１４のうちからいずれか１つのレベルを与えるもので、デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ４により制御される。前述したようにデコーダ４からの出力であるＳ１，Ｓ２，Ｓ３，Ｓ４は、常にいずれか１つの信号のみが“Ｈ”となる。そこで、スイッチ６は、Ｓ１が“Ｈ”のときにはＶＴ１１、Ｓ２が“Ｈ”のときにはＶＴ１２、Ｓ３が“Ｈ”のときにはＶＴ１３、Ｓ４が“Ｈ”のときにはＶＴ１４をそれぞれ入力閾値ＶＴ１に与えるように設定されている。
【００３８】
電圧比較器７は、入力信号ＩＮと入力閾値ＶＴ１とのレベル比較を行って、その比較結果を出力信号ＯＵＴに与える。すなわち、電圧比較器７は、入力信号ＩＮが入力閾値よりも低いレベルであるときは“Ｌ”レベルを出力信号ＯＵＴとして出力し、入力信号ＩＮが入力閾値よりも高いレベルであるときは“Ｈ”レベルを出力信号ＯＵＴとして出力する。このため、電圧比較器７の正相入力端子には入力信号ＩＮが入力され、逆相入力端子には入力閾値ＶＴ１が入力される。これにより、電圧比較器７は、入力信号ＩＮに対して入力閾値がＶＴ１である入力バッファとして機能する。
【００３９】
次に、この発明の実施の形態１による入力閾値自動選択回路の動作を説明する。図２は、入力閾値自動選択回路に入力される入力信号ＩＮの波形の例を示す図である。入力信号ＩＮは正弦波として与えられ、その周波数は例えば最大で５ｋＨｚ程度である。図において、入力信号ＩＮの最大値をＶＩＰとする。また、図３は、入力信号ＩＮの最大値ＶＩＰと入力閾値ＶＴ１との関係を示すグラフである。図３に示されるように、この発明の実施の形態１による入力閾値自動選択回路は、ＶＩＰ＜ＶＲ１１のときにＶＴ１＝ＶＴ１１、ＶＲ１１＜ＶＩＰ＜ＶＲ１２のときにＶＴ１＝ＶＴ１２、ＶＲ１２＜ＶＩＰ＜ＶＲ１３のときにＶＴ１＝ＶＴ１３、ＶＲ１３＜ＶＩＰのときにＶＴ１＝ＶＴ１４となるように設定されている。
【００４０】
図１に示されるこの発明の実施の形態１による入力閾値自動選択回路においては、その初期値はリセット信号ＲＳＴ（ＲＳＴ＝“Ｈ”）により与えられ、このときのシフトレジスタ３の出力は第１の出力パターン（Ｑ１＝Ｑ２＝Ｑ３＝“Ｌ”）であるから、デコーダ４の出力は（Ｓ１＝“Ｈ”，Ｓ２＝Ｓ３’＝Ｓ３＝Ｓ４＝“Ｌ”）となり、スイッチ５は最大値判定レベルのうちからＶＲ１１を比較レベルＶＲ１として与え（ＶＲ１＝ＶＲ１１）、スイッチ６は被選択入力閾値のうちからＶＴ１１を入力閾値ＶＴ１として与える（ＶＴ１＝ＶＴ１１）。
【００４１】
リセットが解除されると（ＲＳＴ＝“Ｌ”）、入力閾値自動選択回路が動作状態となって、まず電圧比較器１が入力信号ＩＮと比較レベルＶＲ１（＝ＶＲ１１）とのレベル比較を実施する。入力信号ＩＮの最大値ＶＩＰが比較レベルであるＶＲ１１よりも低い場合（ＶＩＰ＜ＶＲ１１）には、電圧比較器１からは“Ｌ”レベルの出力がなされ、ＡＮＤゲート２はクロック信号ＣＬＫを出力不可状態にする。したがって、シフトレジスタ３のクロック入力部にはクロック信号ＣＬＫの立ち上がりエッジが入力されないので、シフトレジスタ３の出力は初期状態（Ｑ１＝Ｑ２＝Ｑ３＝“Ｌ”）を維持するから、スイッチ５およびスイッチ６も初期状態（ＶＲ１＝ＶＲ１１，ＶＴ１＝ＶＴ１１）を維持する。
【００４２】
入力信号ＩＮの最大値ＶＩＰが比較レベルであるＶＲ１１よりも高い場合（ＶＩＰ＞ＶＲ１１）には、入力信号ＩＮのレベルが比較レベルであるＶＲ１１を越えた際に電圧比較器１から“Ｈ”レベルの出力がなされ、ＡＮＤゲート２はクロック信号ＣＬＫを出力可能状態にする。したがって、ＡＮＤゲート２を介してクロック信号ＣＬＫの立ち上がりエッジがシフトレジスタ３のクロック入力部に入力されると、シフトレジスタ３は第２の出力パターン（Ｑ１＝“Ｈ”，Ｑ２＝Ｑ３＝“Ｌ”）をとり、デコーダ４の出力が（Ｓ２＝“Ｈ”，Ｓ１＝Ｓ３＝Ｓ３’＝Ｓ４＝“Ｌ”）となる。このとき、スイッチ５は最大値判定レベルのうちからＶＲ１２を比較レベルＶＲ１として与え（ＶＲ１＝ＶＲ１２）、スイッチ６は被選択入力閾値のうちからＶＴ１２を入力閾値ＶＴ１として与える（ＶＴ１＝ＶＴ１２）。
【００４３】
上記のように比較レベルＶＲ１の値が変更されると、電圧比較器１は、入力信号ＩＮと変更された比較レベルＶＲ１（＝ＶＲ１２）とのレベル比較を実施する。入力信号ＩＮの最大値ＶＩＰが比較レベルであるＶＲ１２よりも低い場合（ＶＲ１１＜ＶＩＰ＜ＶＲ１２）には、電圧比較器１からは“Ｌ”レベルの出力がなされ、ＡＮＤゲート２はクロック信号ＣＬＫを出力不可状態にする。したがって、シフトレジスタ３のクロック入力部にはクロック信号ＣＬＫの立ち上がりエッジが入力されないので、シフトレジスタ３の出力状態（Ｑ１＝“Ｈ”，Ｑ２＝Ｑ３＝“Ｌ”）は変化せず、スイッチ５およびスイッチ６の状態（ＶＲ１＝ＶＲ１２，ＶＴ１＝ＶＴ１２）は維持される。
【００４４】
入力信号ＩＮの最大値ＶＩＰが比較レベルであるＶＲ１２よりも高い場合（ＶＩＰ＞ＶＲ１２）には、入力信号ＩＮのレベルが比較レベルであるＶＲ１２を越えた際に電圧比較器１から“Ｈ”レベルの出力がなされ、ＡＮＤゲート２はクロック信号ＣＬＫを出力可能状態にする。したがって、ＡＮＤゲート２を介してクロック信号ＣＬＫの立ち上がりエッジがシフトレジスタ３のクロック入力部に入力されると、シフトレジスタ３は第３の出力パターン（Ｑ１＝Ｑ２＝“Ｈ”，Ｑ３＝“Ｌ”）をとり、デコーダ４の出力が（Ｓ３＝Ｓ３’＝“Ｈ”，Ｓ１＝Ｓ２＝Ｓ４＝“Ｌ”）となる。このとき、スイッチ５は最大値判定レベルのうちからＶＲ１３を比較レベルＶＲ１として与え（ＶＲ１＝ＶＲ１３）、スイッチ６は被選択入力閾値のうちからＶＴ１３を入力閾値ＶＴ１として与える（ＶＴ１＝ＶＴ１３）。
【００４５】
上記のように比較レベルＶＲ１の値が変更されると、電圧比較器１は、入力信号ＩＮと変更された比較レベルＶＲ１（＝ＶＲ１３）とのレベル比較を実施する。入力信号ＩＮの最大値ＶＩＰが比較レベルであるＶＲ１３よりも低い場合（ＶＲ１２＜ＶＩＰ＜ＶＲ１３）には、電圧比較器１からは“Ｌ”レベルの出力がなされ、ＡＮＤゲート２はクロック信号ＣＬＫを出力不可状態にする。したがって、シフトレジスタ３のクロック入力部にはクロック信号ＣＬＫの立ち上がりエッジが入力されないので、シフトレジスタ３の出力状態（Ｑ１＝Ｑ２＝“Ｈ”，Ｑ３＝“Ｌ”）は変化せず、スイッチ５およびスイッチ６の状態（ＶＲ１＝ＶＲ１３，ＶＴ１＝ＶＴ１３）は維持される。
【００４６】
入力信号ＩＮの最大値ＶＩＰが比較レベルであるＶＲ１３よりも高い場合（ＶＩＰ＞ＶＲ１３）には、入力信号ＩＮのレベルが比較レベルであるＶＲ１３を越えた際に電圧比較器１から“Ｈ”レベルの出力がなされ、ＡＮＤゲート２はクロック信号ＣＬＫを出力可能状態にする。したがって、ＡＮＤゲート２を介してクロック信号ＣＬＫの立ち上がりエッジがシフトレジスタ３のクロック入力部に入力されると、シフトレジスタ３は第４の出力パターン（Ｑ１＝Ｑ２＝Ｑ３＝“Ｈ”）をとり、デコーダ４の出力が（Ｓ３’＝Ｓ４＝“Ｈ”，Ｓ１＝Ｓ２＝Ｓ３＝“Ｌ”）となる。このとき、スイッチ５は最大値判定レベルのうちからＶＲ１３を比較レベルＶＲ１として与える状態（ＶＲ１＝ＶＲ１３）を維持し、スイッチ６は被選択入力閾値のうちからＶＴ１４を入力閾値ＶＴ１として与える（ＶＴ１＝ＶＴ１４）。
【００４７】
上記の状態（ＶＲ１＝ＶＲ１３，ＶＴ１＝ＶＴ１４）以降では、シフトレジスタ３のクロック入力部にクロック信号ＣＬＫの立ち上がりエッジが入力されても、シフトレジスタ３の出力状態は変化せず、リセット入力（ＲＳＴ＝“Ｈ”）がされない限り、入力閾値ＶＴ１としてレベルＶＴ１４が与えられた状態が維持される。
【００４８】
以上のように、この実施の形態１によれば、最大値レベル判定手段を電圧比較器１とＡＮＤゲート２とシフトレジスタ３とデコーダ４と比較レベル選択スイッチ５とから構成し、入力信号ＩＮの最大値ＶＩＰが属するレベル範囲に応じて入力閾値ＶＴ１を設定する入力閾値設定手段をデコーダ４と入力閾値選択スイッチ６とから構成するようにしたので、入力信号の最大値が属するレベル範囲に応じて入力閾値を自動的に設定する回路を得られるという効果を奏する。
【００４９】
また、電圧比較器、論理ゲート等の簡単な組み合せで入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【００５０】
なお、図１に示されたこの発明の実施の形態１による入力閾値自動選択回路では、３つの最大値判定レベルおよび４つの被選択入力閾値を設定したが、最大値判定レベルおよび被選択入力閾値の数は上記設定数に限定されるものではなく、入力閾値自動選択回路に要求される性能等に応じて任意の数の設定が可能である。
【００５１】
実施の形態２．
図４は、この発明の実施の形態２による入力閾値自動選択回路の構成を示す図である。この実施の形態２による入力閾値自動選択回路は、入力信号の最小値が属するレベル範囲を判定した結果に応じて入力閾値を設定することを特徴とする。図４において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。実施の形態２は、実施の形態１と比較すると、電圧比較器（最小値判定用電圧比較器）１の正相入力端子に比較レベルＶＲ２が入力され、逆相入力端子に入力信号ＩＮが入力されている点で相違する。
【００５２】
図４において、ＶＲ２は比較レベル、ＶＴ２は入力閾値、ＶＲ２１，ＶＲ２２，ＶＲ２３は最小値判定レベル、ＶＴ２１，ＶＴ２２，ＶＴ２３，ＶＴ２４は被選択入力閾値である。ここで、各最小値判定レベルは、ＶＲ２１＞ＶＲ２２＞ＶＲ２３の関係を有しているものとする。
【００５３】
次に、各構成要素の機能について説明する。
電圧比較器１は、入力信号ＩＮと比較レベルＶＲ２とのレベル比較を行い、入力信号ＩＮが比較レベルＶＲ２よりも高いレベルであるときには“Ｌ”レベル出力をなし、入力信号ＩＮが比較レベルＶＲ２よりも低いレベルであるときには“Ｈ”レベル出力をなす。
【００５４】
スイッチ（比較レベル選択スイッチ）５は、比較レベルＶＲ２として最小値判定レベルＶＲ２１，ＶＲ２２，ＶＲ２３のうちからいずれか１つのレベルを与えるもので、デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３’により制御される。既に述べたように、デコーダ４からの出力であるＳ１，Ｓ２，Ｓ３’は、常にいずれか１つの信号のみが“Ｈ”となる。そこで、スイッチ５は、Ｓ１が“Ｈ”のときにはＶＲ２１、Ｓ２が“Ｈ”のときにはＶＲ２２、Ｓ３’が“Ｈ”のときにはＶＲ２３をそれぞれ比較レベルＶＲ２に与えるように設定されている。
【００５５】
スイッチ（入力閾値選択スイッチ）６は、入力閾値ＶＴ２として被選択入力閾値ＶＴ２１，ＶＴ２２，ＶＴ２３，ＶＴ２４のうちからいずれか１つのレベルを与えるもので、デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ４により制御される。既に述べたように、デコーダ４からの出力であるＳ１，Ｓ２，Ｓ３，Ｓ４は、常にいずれか１つの信号のみが“Ｈ”となる。そこで、スイッチ６は、Ｓ１が“Ｈ”のときにはＶＴ２１、Ｓ２が“Ｈ”のときにはＶＴ２２、Ｓ３が“Ｈ”のときにはＶＴ２３、Ｓ４が“Ｈ”のときにはＶＴ２４をそれぞれ入力閾値ＶＴ２に与えるように設定されている。
【００５６】
なお、図４に示されたＡＮＤゲート（論理ゲート）２、シフトレジスタ３、デコーダ４および電圧比較器（入力レベル判定用電圧比較器）７の機能は、図１に示された実施の形態１による入力閾値自動選択回路におけるものと同様であるので、その説明を省略する。
【００５７】
図５は、入力閾値自動選択回路に入力される入力信号ＩＮの波形の例を示す図である。図において、入力信号ＩＮの最小値をＶＩＢとする。また、図６は、入力信号ＩＮの最小値ＶＩＢと入力閾値ＶＴ２との関係を示すグラフである。図６に示されるように、この発明の実施の形態２による入力閾値自動選択回路は、ＶＩＢ＞ＶＲ２１のときにＶＴ２＝ＶＴ２１、ＶＲ２１＞ＶＩＢ＞ＶＲ２２のときにＶＴ２＝ＶＴ２２、ＶＲ２２＞ＶＩＢ＞ＶＲ２３のときにＶＴ２＝ＶＴ２３、ＶＲ２３＞ＶＩＢのときにＶＴ２＝ＶＴ２４となるように設定されている。
【００５８】
この発明の実施の形態２による入力閾値自動選択回路は、入力信号ＩＮのレベルが比較レベルであるＶＲ２より低くなると、電圧比較器１から“Ｈ”レベルの出力がなされて、シフトレジスタ３から出力される新たなパターンに応じて比較レベルＶＲ２の値が変更される点で相違するのみで、他は実施の形態１による入力閾値自動選択回路と同様の動作を実施するので、実施の形態２による入力閾値自動選択回路の動作の説明は省略する。すなわち、実施の形態１による入力閾値自動選択回路は入力信号ＩＮの最大値ＶＩＰが属するレベル範囲を判定して入力閾値を設定するのに対して、実施の形態２による入力閾値自動選択回路は入力信号ＩＮの最小値ＶＩＢが属するレベル範囲を判定して入力閾値を設定する。
【００５９】
以上のように、この実施の形態２によれば、最小値レベル判定手段を電圧比較器１とＡＮＤゲート２とシフトレジスタ３とデコーダ４と比較レベル選択スイッチ５とから構成し、入力信号ＩＮの最小値ＶＩＢが属するレベル範囲に応じて入力閾値ＶＴ２を設定する入力閾値設定手段をデコーダ４と入力閾値選択スイッチ６とから構成するようにしたので、入力信号最小値が属するレベル範囲に応じて入力閾値を自動的に設定する回路を得られるという効果を奏する。
【００６０】
また、電圧比較器、論理ゲート等の簡単な組み合せで入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【００６１】
なお、図４に示されたこの発明の実施の形態２による入力閾値自動選択回路では、３つの最小値判定レベルおよび４つの被選択入力閾値を設定したが、最小値判定レベルおよび被選択入力閾値の数は上記設定数に限定されるものではなく、入力閾値自動選択回路に要求される性能等に応じて任意の数の設定が可能である。
【００６２】
実施の形態３．
図７は、この発明の実施の形態３による入力閾値自動選択回路の構成を示す図である。この実施の形態３による入力閾値自動選択回路は、入力信号の最大値が属するレベル範囲と最小値が属するレベル範囲とをそれぞれ判定した結果に応じて入力閾値を設定することを特徴とする。
【００６３】
図７において、電圧比較器（最大値判定用電圧比較器）１ａ、ＡＮＤゲート（第１の論理ゲート）２ａ、シフトレジスタ（第１のシフトレジスタ）３ａ、デコーダ（第１のデコーダ）４ａ、スイッチ（第１の比較レベル選択スイッチ）５ａは図１に示された実施の形態１による入力閾値自動選択回路における電圧比較器１、ＡＮＤゲート２、シフトレジスタ３、デコーダ４、スイッチ５と同一であり、電圧比較器（最小値判定用電圧比較器）１ｂ、ＡＮＤゲート（第２の論理ゲート）２ｂ、シフトレジスタ（第２のシフトレジスタ）３ｂ、デコーダ（第２のデコーダ）４ｂ、スイッチ（第２の比較レベル選択スイッチ）５ｂは図４に示された実施の形態２による入力閾値自動選択回路における電圧比較器１、ＡＮＤゲート２、シフトレジスタ３、デコーダ４、スイッチ５と同一であるため、これらの構成要素の説明を省略する。すなわち、この発明の実施の形態３による入力閾値自動選択回路は、図１に示される第１の実施の形態の入力閾値自動選択回路と図４に示される第２の実施の形態の入力閾値自動選択回路とを組み合わせた回路構成となっており、電圧比較器１ａ、ＡＮＤゲート２ａ、シフトレジスタ３ａ、デコーダ４ａ、スイッチ５ａにより入力信号ＩＮの最大値が属するレベル範囲を判定し、また電圧比較器１ｂ、ＡＮＤゲート２ｂ、シフトレジスタ３ｂ、デコーダ４ｂ、スイッチ５ｂにより入力信号ＩＮの最小値が属するレベル範囲を判定する。
【００６４】
図７において、ＶＲ３ａ，ＶＲ３ｂは比較レベル、ＶＴ３は入力閾値、ＶＲ３１ａ，ＶＲ３２ａ，ＶＲ３３ａは最大値判定レベル、ＶＲ３１ｂ，ＶＲ３２ｂ，ＶＲ３３ｂは最小値判定レベル、ＶＴ３１，ＶＴ３２，ＶＴ３３，ＶＴ３４，ＶＴ３５，ＶＴ３６，ＶＴ３７は被選択入力閾値である。ここで、各最大値判定レベルはＶＲ３１ａ＜ＶＲ３２ａ＜ＶＲ３３ａの関係を有し、各最小値判定レベルはＶＲ３１ｂ＞ＶＲ３２ｂ＞ＶＲ３３ｂの関係を有しているものとする。
【００６５】
また、８はマルチプレクサである。このマルチプレクサ８は、その入力部がデコーダ４ａからの出力Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａおよびデコーダ４ｂからの出力Ｓ１ｂ，Ｓ２ｂ，Ｓ３ｂ，Ｓ４ｂに接続され、これらの値に応じて被選択入力閾値ＶＴ３１，ＶＴ３２，ＶＴ３３，ＶＴ３４，ＶＴ３５，ＶＴ３６，ＶＴ３７のうちからいずれか１つのレベルを選択して入力閾値ＶＴ３として与える。
【００６６】
次に、この発明の実施の形態３による入力閾値自動選択回路の動作を説明する。デコーダ４ａからの出力Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａは、入力信号ＩＮの最大値ＶＩＰにより決定され、ＶＩＰ＜ＶＲ３１ａのときは（Ｓ１ａ＝“Ｈ”，Ｓ２ａ＝Ｓ３ａ＝Ｓ４ａ＝“Ｌ”）、ＶＲ３１ａ＜ＶＩＰ＜ＶＲ３２ａのときは（Ｓ２ａ＝“Ｈ”，Ｓ１ａ＝Ｓ３ａ＝Ｓ４ａ＝“Ｌ”）、ＶＲ３２ａ＜ＶＩＰ＜ＶＲ３３ａのときは（Ｓ３ａ＝“Ｈ”，Ｓ１ａ＝Ｓ２ａ＝Ｓ４ａ＝“Ｌ”）、ＶＲ３３ａ＜ＶＩＰのときは（Ｓ４ａ＝“Ｈ”，Ｓ１ａ＝Ｓ２ａ＝Ｓ３ａ＝“Ｌ”）となる。また、デコーダ４ｂからの出力Ｓ１ｂ，Ｓ２ｂ，Ｓ３ｂ，Ｓ４ｂは、入力信号ＩＮの最小値ＶＩＢにより決定され、ＶＩＢ＞ＶＲ３１ｂのときは（Ｓ１ｂ＝“Ｈ”，Ｓ２ｂ＝Ｓ３ｂ＝Ｓ４ｂ＝“Ｌ”）、ＶＲ３１ｂ＞ＶＩＢ＞ＶＲ３２ｂのときは（Ｓ２ｂ＝“Ｈ”，Ｓ１ｂ＝Ｓ３ｂ＝Ｓ４ｂ＝“Ｌ”）、ＶＲ３２ｂ＞ＶＩＢ＞ＶＲ３３ｂのときは（Ｓ３ｂ＝“Ｈ”，Ｓ１ｂ＝Ｓ２ｂ＝Ｓ４ｂ＝“Ｌ”）、ＶＲ３３ｂ＞ＶＩＢのときは（Ｓ４ｂ＝“Ｈ”，Ｓ１ｂ＝Ｓ２ｂ＝Ｓ３ｂ＝“Ｌ”）となる。
【００６７】
図８は、この発明の実施の形態３による入力閾値自動選択回路における入力信号ＩＮの最大値ＶＩＰおよび最小値ＶＩＢと入力閾値ＶＴ３との関係を示す表である。図８に示されるように、入力閾値ＶＴ３は、入力信号ＩＮの最大値が属するレベル範囲と最小値が属するレベル範囲とにより個々に分類されている。すなわち、マルチプレクサ８は、入力信号ＩＮの最大値ＶＩＰにより決定されるデコーダ４ａの出力Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａと、入力信号ＩＮの最小値ＶＩＢにより決定されるデコーダ４ｂの出力Ｓ１ｂ，Ｓ２ｂ，Ｓ３ｂ，Ｓ４ｂとに応じて、図８に示される表の関係を満足するように、被選択入力閾値ＶＴ３１，ＶＴ３２，ＶＴ３３，ＶＴ３４，ＶＴ３５，ＶＴ３６，ＶＴ３７のうちからいずれか１つのレベルを選択して入力閾値ＶＴ３として与えるように設定されている。そして、電圧比較器（入力レベル判定用電圧比較器）７は、入力信号ＩＮに対して入力閾値がＶＴ３である入力バッファとして機能する。
【００６８】
以上のように、この実施の形態３によれば、最大値レベル判定手段を電圧比較器１ａとＡＮＤゲート２ａとシフトレジスタ３ａとデコーダ４ａと比較レベル選択スイッチ５ａとから構成し、最小値レベル判定手段を電圧比較器１ｂとＡＮＤゲート２ｂとシフトレジスタ３ｂとデコーダ４ｂと比較レベル選択スイッチ５ｂとから構成し、入力信号ＩＮの最大値ＶＩＰが属するレベル範囲および入力信号ＩＮの最小値ＶＩＢが属するレベル範囲に応じて入力閾値ＶＴ３を設定する入力閾値設定手段をデコーダ４ａとデコーダ４ｂとマルチプレクサ８とから構成するようにしたので、入力信号最大値が属するレベル範囲および入力信号最小値が属するレベル範囲に応じて入力閾値を自動的に設定する回路を得られるという効果を奏する。
【００６９】
また、電圧比較器、論理ゲート等の簡単な組み合せで入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【００７０】
なお、図７に示されたこの発明の実施の形態３による入力閾値自動選択回路では、３つの最大値判定レベル、３つの最小値判定レベルおよび７つの被選択入力閾値を設定したが、最大値判定レベル、最小値判定レベルおよび被選択入力閾値の数は上記設定数に限定されるものではなく、入力閾値自動選択回路に要求される性能等に応じて任意の数の設定が可能である。
【００７１】
実施の形態４．
図９は、この発明の実施の形態４による入力閾値自動選択回路の構成を示す図である。この実施の形態４による入力閾値自動選択回路は、入力信号の最大値が属するレベル範囲を判定した結果に応じて、２つの入力閾値を設定してシュミット回路を構成することを特徴とする。図９において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。また、図９に示されたスイッチ（第１の入力閾値選択スイッチ）６ａおよびスイッチ（第２の入力閾値選択スイッチ）６ｂは図１に示されたスイッチ６と同一であり、図９に示された電圧比較器７ａ（第１の入力レベル判定用電圧比較器）および電圧比較器（第２の入力レベル判定用電圧比較器）７ｂは図１に示された電圧比較器７と同一である。
【００７２】
図９において、９は、１つの２入力ＡＮＤゲートと１つの２入力ＯＲゲートとから構成される複合論理ゲートである。また、ＶＴ４ａは第１の入力閾値、ＶＴ４ｂは第２の入力閾値、ＶＴ４１ａ，ＶＴ４２ａ，ＶＴ４３ａ，ＶＴ４４ａは第１の被選択入力閾値、ＶＴ４１ｂ，ＶＴ４２ｂ，ＶＴ４３ｂ，ＶＴ４４ｂは第２の被選択入力閾値である。ここで、各被選択入力閾値は、ＶＴ４１ａ＞ＶＴ４１ｂ、ＶＴ４２ａ＞ＶＴ４２ｂ、ＶＴ４３ａ＞ＶＴ４３ｂ、ＶＴ４４ａ＞ＶＴ４４ｂの関係を有しているものとする。
【００７３】
次に、各構成要素の機能について説明する。
スイッチ６ａは、第１の入力閾値ＶＴ４ａとして第１の被選択入力閾値ＶＴ４１ａ，ＶＴ４２ａ，ＶＴ４３ａ，ＶＴ４４ａのうちからいずれか１つのレベルを与えるもので、デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ４により制御される。既に述べたように、デコーダ４からの出力であるＳ１，Ｓ２，Ｓ３，Ｓ４は、常にいずれか１つの信号のみが“Ｈ”となる。そこで、スイッチ６ａは、Ｓ１が“Ｈ”のときにはＶＴ４１ａ、Ｓ２が“Ｈ”のときにはＶＴ４２ａ、Ｓ３が“Ｈ”のときにはＶＴ４３ａ、Ｓ４が“Ｈ”のときにはＶＴ４４ａをそれぞれ第１の入力閾値ＶＴ４ａとして与えるように設定されている。
【００７４】
また、スイッチ６ｂは、第２の入力閾値ＶＴ４ｂとして第２の被選択入力閾値ＶＴ４１ｂ，ＶＴ４２ｂ，ＶＴ４３ｂ，ＶＴ４４ｂのうちからいずれか１つのレベルを与えるもので、スイッチ６ａと同様にデコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ４により制御される。そして、スイッチ６ｂは、Ｓ１が“Ｈ”のときにはＶＴ４１ｂ、Ｓ２が“Ｈ”のときにはＶＴ４２ｂ、Ｓ３が“Ｈ”のときにはＶＴ４３ｂ、Ｓ４が“Ｈ”のときにはＶＴ４４ｂをそれぞれ第２の入力閾値ＶＴ４ｂとして与えるように設定されている。
【００７５】
デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ４は、入力信号ＩＮの最大値ＶＩＰにより決定され、ＶＩＰ＜ＶＲ１１のときは（ＶＴ４ａ＝ＶＴ４１ａ，ＶＴ４ｂ＝ＶＴ４１ｂ）、ＶＲ１１＜ＶＩＰ＜ＶＲ１２のときは（ＶＴ４ａ＝ＶＴ４２ａ，ＶＴ４ｂ＝ＶＴ４２ｂ）、ＶＲ１２＜ＶＩＰ＜ＶＲ１３のときは（ＶＴ４ａ＝ＶＴ４３ａ，ＶＴ４ｂ＝ＶＴ４３ｂ）、ＶＲ１３＜ＶＩＰのときは（ＶＴ４ａ＝ＶＴ４４ａ，ＶＴ４ｂ＝ＶＴ４４ｂ）となる。すなわち、第１の入力閾値ＶＴ４ａと第２の入力閾値ＶＴ４ｂとの関係は、常にＶＴ４ａ＞ＶＴ４ｂとなる。
【００７６】
電圧比較器７ａは、入力信号ＩＮと第１の入力閾値ＶＴ４ａとのレベル比較を実施するので、入力閾値がＶＴ４ａである入力バッファとして機能し、同様に電圧比較器７ｂは、入力信号ＩＮと第２の入力閾値ＶＴ４ｂとのレベル比較を実施するので、入力閾値がＶＴ４ｂである入力バッファとして機能する。
【００７７】
複合論理ゲート９は、電圧比較器７ａおよび電圧比較器７ｂからの論理出力を入力して、出力信号ＯＵＴを出力する。電圧比較器７ａの入力閾値ＶＴ４ａは電圧比較器７ｂの入力閾値ＶＴ４ｂよりも高いレベルにあるので、複合論理ゲートの出力信号ＯＵＴは、入力信号ＩＮの立ち上がり時（出力信号ＯＵＴが当初“Ｌ”レベルである時）には電圧比較器７ａの出力状態で決定され、入力信号ＩＮの立ち下がり時（出力信号ＯＵＴが当初“Ｈ”レベルである時）には電圧比較器７ｂの出力状態で決定される。これにより、シュミット回路が構成される。
【００７８】
なお、図９に示された電圧比較器（最大値判定用電圧比較器）１、ＡＮＤゲート（論理ゲート）２、シフトレジスタ３、スイッチ（比較レベル選択スイッチ）５の機能は、図１に示された実施の形態１による入力閾値自動選択回路におけるものと同様であるので、その説明を省略する。
【００７９】
次に、この発明の実施の形態４による入力閾値自動選択回路の動作を説明する。図１０は、この発明の実施の形態４による入力閾値自動選択回路の動作を説明するための信号波形を示す図である。図１０に示されるように、入力信号ＩＮが低いレベルから高いレベルに変化するときには、入力信号ＩＮが第１の入力閾値ＶＴ４ａのレベルを上回ったときに出力信号ＯＵＴが“Ｌ”レベルから“Ｈ”レベルに変化する。また、入力信号ＩＮが高いレベルから低いレベルに変化するときには、入力信号ＩＮが第２の入力閾値ＶＴ４ｂのレベルを下回ったときに出力信号ＯＵＴが“Ｈ”レベルから“Ｌ”レベルに変化する。
【００８０】
以上のように、この実施の形態４によれば、最大値レベル判定手段を電圧比較器１とＡＮＤゲート２とシフトレジスタ３とデコーダ４と比較レベル選択スイッチ５とから構成し、入力信号ＩＮの最大値ＶＩＰが属するレベル範囲に応じて２つの入力閾値ＶＴ４ａ，ＶＴ４ｂを設定する入力閾値設定手段をデコーダ４と入力閾値選択スイッチ６ａと入力閾値選択スイッチ６ｂとから構成し、入力信号の立ち上がり時には入力閾値ＶＴ４ａを用いるとともに入力信号の立ち下がり時には入力閾値ＶＴ４ｂを用いるシュミット回路構成手段を電圧比較器７ａと電圧比較器７ｂと複合論理ゲート９とから構成するようにしたので、入力信号最大値が属するレベル範囲に応じて２つの入力閾値を自動的に設定し、これらを用いてシュミット回路を構成する回路を得られるという効果を奏する。
【００８１】
また、電圧比較器、論理ゲート等の簡単な組み合せで入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【００８２】
なお、図９に示されたこの発明の実施の形態４による入力閾値自動選択回路は、実施の形態１による入力閾値自動選択回路を変形することでシュミット回路を構成しているが、実施の形態２による入力閾値自動選択回路を変形することでもシュミット回路を構成することが可能である。
【００８３】
実施の形態５．
図１１は、この発明の実施の形態５による入力閾値自動選択回路の構成を示す図である。この実施の形態５による入力閾値自動選択回路は、入力信号の最大値が属するレベルを判定した結果に応じて設定した入力閾値と、入力信号の最小値が属するレベルを判定した結果に応じて設定した入力閾値とを用いてシュミット回路を構成することを特徴とする。図１１において、電圧比較器（最大値判定用電圧比較器）１ａ、ＡＮＤゲート（第１の論理ゲート）２ａ、シフトレジスタ（第１のシフトレジスタ）３ａ、デコーダ（第１のデコーダ）４ａ、スイッチ（第１の比較レベル選択スイッチ）５ａ、スイッチ（第１の入力閾値選択スイッチ）６ａおよび電圧比較器（第１の入力レベル判定用電圧比較器）７ａから構成される回路は、実施の形態１による入力閾値自動選択回路と同じ構成および機能を有し、電圧比較器（最小値判定用電圧比較器）１ｂ、ＡＮＤゲート（第２の論理ゲート）２ｂ、シフトレジスタ（第２のシフトレジスタ）３ｂ、デコーダ（第２のデコーダ）４ｂ、スイッチ（第２の比較レベル選択スイッチ）５ｂ、スイッチ（第２の入力閾値選択スイッチ）６ｂおよび電圧比較器（第２の入力レベル判定用電圧比較器）７ｂから構成される回路は、実施の形態２による入力閾値自動選択回路と同じ構成および機能を有している。また、９は図９に示されたものと同じ複合論理ゲートである。
【００８４】
図１１において、ＶＲ５ａは第１の比較レベル、ＶＲ５ｂは第２の比較レベル、ＶＲ５１ａ，ＶＲ５２ａ，ＶＲ５３ａは最大値判定レベル、ＶＲ５１ｂ，ＶＲ５２ｂ，ＶＲ５３ｂは最小値判定レベル、ＶＴ５ａは第１の入力閾値、ＶＴ５ｂは第２の入力閾値、ＶＴ５１ａ，ＶＴ５２ａ，ＶＴ５３ａ，ＶＴ５４ａは第１の被選択入力閾値、ＶＴ５１ｂ，ＶＴ５２ｂ，ＶＴ５３ｂ，ＶＴ５４ｂは第２の被選択入力閾値である。ここで、各最大値判定レベルはＶＲ５１ａ＜ＶＲ５２ａ＜ＶＲ５３ａの関係を有し、各最小値判定レベルはＶＲ５１ｂ＞ＶＲ５２ｂ＞ＶＲ５３ｂの関係を有しているものとする。また、入力閾値ＶＴ５ａ，ＶＴ５ｂは、実施の形態４と同様に常にＶＴ５ａ＞ＶＴ５ｂの関係を有するように設定されている。
【００８５】
電圧比較器７ａは入力閾値がＶＴ５ａである入力バッファとして機能し、電圧比較器７ｂは入力閾値がＶＴ５ｂである入力バッファとして機能するとともに、ＶＴ５ａ＞ＶＴ５ｂの関係が成立するから、電圧比較器７ａおよび電圧比較器７ｂの出力信号が複合論理ゲート９に入力されることで、シュミット回路が構成される。
【００８６】
次に、この発明の実施の形態５による入力閾値自動選択回路の動作を説明する。図１２は、この発明の実施の形態５による入力閾値自動選択回路の動作を説明するための信号波形を示す図である。図１２に示されるように、入力信号ＩＮが低いレベルから高いレベルに変化するときには、入力信号ＩＮが第１の入力閾値ＶＴ５ａのレベルを上回ったときに出力信号ＯＵＴが“Ｌ”レベルから“Ｈ”レベルに変化する。また、入力信号ＩＮが高いレベルから低いレベルに変化するときには、入力信号ＩＮが第２の入力閾値ＶＴ５ｂのレベルを下回ったときに出力信号ＯＵＴが“Ｈ”レベルから“Ｌ”レベルに変化する。
【００８７】
以上のように、この実施の形態５によれば、最大値レベル判定手段を電圧比較器１ａとＡＮＤゲート２ａとシフトレジスタ３ａとデコーダ４ａと比較レベル選択スイッチ５ａとから構成し、最小値レベル判定手段を電圧比較器１ｂとＡＮＤゲート２ｂとシフトレジスタ３ｂとデコーダ４ｂと比較レベル選択スイッチ５ｂとから構成し、入力信号ＩＮの最大値ＶＩＰが属するレベル範囲に応じて入力閾値ＶＴ５ａを設定する第１の入力閾値設定手段をデコーダ４ａと入力閾値選択スイッチ６ａとから構成し、入力信号ＩＮの最小値ＶＩＢが属するレベル範囲に応じて入力閾値ＶＴ５ｂを設定する第２の入力閾値設定手段をデコーダ４ｂと入力閾値選択スイッチ６ｂとから構成し、入力信号の立ち上がり時には入力閾値ＶＴ５ａを用いるとともに入力信号の立ち下がり時には入力閾値ＶＴ５ｂを用いるシュミット回路構成手段を電圧比較器７ａと電圧比較器７ｂと複合論理ゲート９とから構成するようにしたので、入力信号最大値が属するレベル範囲に応じて自動的に設定した第１の入力閾値と入力信号最小値が属するレベル範囲に応じて自動的に設定した第２の入力閾値とを用いてシュミット回路を構成する回路を得られるという効果を奏する。
【００８８】
また、電圧比較器、論理ゲート等の簡単な組み合せで入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【００８９】
なお、図１１に示されたこの発明の実施の形態５による入力閾値自動選択回路では、３つの最大値判定レベル、３つの最小値判定レベル、４つの第１の被選択入力閾値および４つの第２の被選択入力閾値を設定したが、最大値判定レベル、最小値判定レベル、第１の被選択入力閾値および第２の被選択入力閾値の数は上記設定数に限定されるものではなく、入力閾値自動選択回路に要求される性能等に応じて任意の数の設定が可能である。
【００９０】
実施の形態６．
図１３は、この発明の実施の形態６による入力閾値自動選択回路の構成を示す図である。この実施の形態６による入力閾値自動選択回路は、入力信号のレベル変化に合わせて自動的に入力閾値を順次設定することを特徴とする。
【００９１】
図１３において、１０はシフトレジスタ、１１はデコーダである。また、電圧比較器（立ち上がり判定用電圧比較器）１ａ、スイッチ（第１の比較レベル選択スイッチ）５ａ、スイッチ（入力閾値選択スイッチ）６および電圧比較器（入力レベル判定用電圧比較器）７はそれぞれ図１に示された電圧比較器１、スイッチ５、スイッチ６および電圧比較器７と同じ構成を有し、電圧比較器（立ち下がり判定用電圧比較器）１ｂおよびスイッチ（第２の比較レベル選択スイッチ）５ｂは図４に示された電圧比較器１およびスイッチ５と同じ構成を有する。
【００９２】
また、図１３において、ＶＲ６ａは第１の比較レベル、ＶＲ６ｂは第２の比較レベル、ＶＲ６１ａ，ＶＲ６２ａ，ＶＲ６３ａは立ち上がり判定レベル、ＶＲ６１ｂ，ＶＲ６２ｂ，ＶＲ６３ｂは立ち下がり判定レベル、ＶＴ６は入力閾値、ＶＴ６１，ＶＴ６２，ＶＴ６３，ＶＴ６４は被選択入力閾値である。ここで、各立ち上がり判定レベルはＶＲ６１ａ＜ＶＲ６２ａ＜ＶＲ６３ａの関係を有し、各立ち下がり判定レベルはＶＲ６１ｂ＞ＶＲ６２ｂ＞ＶＲ６３ｂの関係を有するように設定されている。また、ＶＲ６１ａ＞ＶＲ６１ｂの関係を有するものとする。
【００９３】
シフトレジスタ１０において、Ｇ７，Ｇ８，Ｇ９，Ｇ１０は２入力ＡＮＤゲートであり、ＦＦ４，ＦＦ５，ＦＦ６はＪＫフリップフロップである。シフトレジスタ１０には電圧比較器１ａ，１ｂからの出力信号が入力され、各ＪＫフリップフロップＦＦ４，ＦＦ５，ＦＦ６のリセット入力部にはリセット信号ＲＳＴが入力されるとともにクロック入力部にはクロック信号ＣＬＫが入力される。また、各ＪＫフリップフロップＦＦ４，ＦＦ５，ＦＦ６の出力側には、それぞれ信号（Ｑ６１，Ｑ６１Ｃ），（Ｑ６２，Ｑ６２Ｃ），（Ｑ６３，Ｑ６３Ｃ）を出力する信号線が接続されている。
【００９４】
デコーダ１１において、Ｇ１１，Ｇ１２は２入力ＡＮＤゲートである。デコーダ１１の入力側にはシフトレジスタ１１からの出力信号Ｑ６１，Ｑ６１Ｃ，Ｑ６２，Ｑ６２Ｃ，Ｑ６３，Ｑ６３Ｃが入力され、出力側にはそれぞれ信号Ｓ６１，Ｓ６２，Ｓ６２’，Ｓ６３，Ｓ６３’，Ｓ６４を出力する信号線が接続されている。
【００９５】
スイッチ５ａは、比較レベルＶＲ６ａとして立ち上がり判定レベルＶＲ６１ａ，ＶＲ６２ａ，ＶＲ６３ａのうちからいずれか１つのレベルを与えるもので、デコーダ１１からの出力Ｓ６１，Ｓ６２，Ｓ６３’により制御される。ここでは、スイッチ５ａは、Ｓ６１が“Ｈ”のときにはＶＲ６１ａ、Ｓ６２が“Ｈ”のときにはＶＲ６２ａ、Ｓ６３’が“Ｈ”のときにはＶＲ６３ａをそれぞれ比較レベルＶＲ６ａとして与えるように設定されている。
【００９６】
スイッチ５ｂは、比較レベルＶＲ６ｂとして立ち下がり判定レベルＶＲ６１ｂ，ＶＲ６２ｂ，ＶＲ６３ｂのうちからいずれか１つのレベルを与えるもので、デコーダ１１からの出力Ｓ６２’，Ｓ６３，Ｓ６４により制御される。ここでは、スイッチ５ｂは、Ｓ６２’が“Ｈ”のときにはＶＲ６３ｂ、Ｓ６３が“Ｈ”のときにはＶＲ６２ｂ、Ｓ６４が“Ｈ”のときにはＶＲ６１ｂをそれぞれ比較レベルＶＲ６ｂとして与えるように設定されている。
【００９７】
スイッチ６は、入力閾値ＶＴ６として被選択入力閾値ＶＴ６１，ＶＴ６２，ＶＴ６３，ＶＴ６４のうちからいずれか１つのレベルを与えるもので、デコーダ１１からの出力Ｓ６１，Ｓ６２，Ｓ６３，Ｓ６４により制御される。ここでは、スイッチ６は、Ｓ６１が“Ｈ”のときにはＶＴ６１、Ｓ６２が“Ｈ”のときにはＶＴ６２、Ｓ６３が“Ｈ”のときにはＶＴ６３、Ｓ６４が“Ｈ”のときにはＶＴ６４をそれぞれ入力閾値ＶＴ６として与えるように設定されている。
【００９８】
次に、この発明の実施の形態６による入力閾値自動選択回路の動作を説明する。図１４は、この発明の実施の形態６による入力閾値自動選択回路における入力信号ＩＮの信号波形に対する入力閾値ＶＴ６および出力信号ＯＵＴの信号波形を示す図である。ここで、入力信号ＩＮのレベルの時間的な変化をＶＩ（Ｔ）として表す。図１４に示されるように、入力閾値ＶＴ６は、入力信号レベルＶＩ（Ｔ）が低いレベルから高いレベルに変化するときには、ＶＩ（Ｔ）が立ち上がり判定レベルＶＲ６１ａ，ＶＲ６２ａ，ＶＲ６３ａを上回る度にＶＴ６１→ＶＴ６２→ＶＴ６３→ＶＴ６４と変化し、ＶＩ（Ｔ）が高いレベルから低いレベルに変化するときには、ＶＩ（Ｔ）が立ち下がり判定レベルＶＲ６１ｂ，ＶＲ６２ｂ，ＶＲ６３ｂを下回る度にＶＴ６４→ＶＴ６３→ＶＴ６２→ＶＴ６１と変化する。
【００９９】
図１３に示される入力閾値自動選択回路において、その初期状態はリセット信号（ＲＳＴ＝“Ｈ”）により与えられ、シフトレジスタ１０の出力は（Ｑ６１＝Ｑ６２＝Ｑ６３＝“Ｌ”，Ｑ６１Ｃ＝Ｑ６２Ｃ＝Ｑ６３Ｃ＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６１＝Ｓ６２’＝“Ｈ”，Ｓ６２＝Ｓ６３＝Ｓ６３’＝Ｓ６４＝“Ｌ”）となる。このとき、スイッチ５ａは比較レベルＶＲ６ａとして立ち上がり判定レベルであるＶＲ６１ａを与え（ＶＲ６ａ＝ＶＲ６１ａ）、スイッチ５ｂは比較レベルＶＲ６ｂとして立ち下がり判定レベルであるＶＲ６３ｂを与え（ＶＲ６ｂ＝ＶＲ６３ｂ）、スイッチ６は入力閾値ＶＴ６として被選択入力閾値であるＶＴ６１を与える（ＶＴ６＝ＶＴ６１）。
【０１００】
ＶＩ（Ｔ）が立ち下がり判定レベルであるＶＲ６３ｂよりも低いレベルにあると、リセットが解除（ＲＳＴ＝“Ｌ”）される。まず、この初期状態からＶＩ（Ｔ）が高いレベルに変化していくときの動作について説明する。ＶＩ（Ｔ）がＶＲ６３ｂよりも低いレベルであるときには電圧比較器１ｂの出力が“Ｈ”となり、フリップフロップＦＦ５，ＦＦ６の反転出力（ＱＣ）は初期値の“Ｈ”であるから、フリップフロップＦＦ４，ＦＦ５，ＦＦ６の反転入力（Ｋ）はすべて“Ｈ”となる。また、電圧比較器１ａの出力は“Ｌ”であるので、フリップフロップＦＦ４，ＦＦ５，ＦＦ６の正入力（Ｊ）はすべて“Ｌ”となる。この状態でクロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ４，ＦＦ５，ＦＦ６の正出力（Ｑ）はすべて“Ｌ”、反転出力（ＱＣ）はすべて“Ｈ”となり、シフトレジスタ１０の出力は初期状態を維持する。すなわち、フリップフロップＦＦ４，ＦＦ５，ＦＦ６のいずれかの正入力（Ｊ）に“Ｈ”が入力されない限りは、シフトレジスタ１０の出力は変化しないので、ＶＩ（Ｔ）がＶＲ６３ｂ，ＶＲ６２ｂ，ＶＲ６１ｂのレベルを上回った際の動作についての説明は省略する。
【０１０１】
ＶＩ（Ｔ）がＶＲ６１ａのレベルを上回ったときには電圧比較器１ａの出力が“Ｈ”となり、フリップフロップＦＦ４，ＦＦ５の正出力（Ｑ）は初期値の“Ｌ”であるので、フリップフロップＦＦ４の正入力（Ｊ）のみが“Ｈ”になる。この状態でクロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ４の正出力（Ｑ）が“Ｈ”となり、反転出力（ＱＣ）が“Ｌ”となる。このとき、シフトレジスタ１０の出力は（Ｑ６１Ｃ＝Ｑ６２＝Ｑ６３＝“Ｌ”，Ｑ６１＝Ｑ６２Ｃ＝Ｑ６３Ｃ＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６２＝Ｓ６２’＝“Ｈ”，Ｓ６１＝Ｓ６３＝Ｓ６３’＝Ｓ６４＝“Ｌ”）となる。このようにデコーダ１１の出力が変化することで、スイッチ５ａは比較レベルＶＲ６ａとしてＶＲ６２ａを与え（ＶＲ６ａ＝ＶＲ６２ａ）、スイッチ５ｂは比較レベルＶＲ６ｂとしてＶＲ６３ｂを与えた状態（ＶＲ６ｂ＝ＶＲ６３ｂ）を維持し、スイッチ６は入力閾値ＶＴ６としてＶＴ６２を与える（ＶＴ６＝ＶＴ６２）。
【０１０２】
次に、ＶＩ（Ｔ）がＶＲ６２ａのレベルを上回ったときには電圧比較器１ａの出力が“Ｈ”となり、クロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ５の正出力（Ｑ）が“Ｈ”となり、反転出力（ＱＣ）が“Ｌ”となる。このとき、シフトレジスタ１０の出力は（Ｑ６１Ｃ＝Ｑ６２Ｃ＝Ｑ６３＝“Ｌ”，Ｑ６１＝Ｑ６２＝Ｑ６３Ｃ＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６３＝Ｓ６３’＝“Ｈ”，Ｓ６１＝Ｓ６２＝Ｓ６２’＝Ｓ６４＝“Ｌ”）となる。このようにデコーダ１１の出力が変化することで、スイッチ５ａは比較レベルＶＲ６ａとしてＶＲ６３ａを与え（ＶＲ６ａ＝ＶＲ６３ａ）、スイッチ５ｂは比較レベルＶＲ６ｂとしてＶＲ６２ｂを与え（ＶＲ６ｂ＝ＶＲ６２ｂ）、スイッチ６は入力閾値ＶＴ６としてＶＴ６３を与える（ＶＴ６＝ＶＴ６３）。
【０１０３】
次に、ＶＩ（Ｔ）がＶＲ６３ａのレベルを上回ったときには電圧比較器１ａの出力が“Ｈ”となり、クロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ６の正出力（Ｑ）が“Ｈ”となり、反転出力（ＱＣ）が“Ｌ”となる。このとき、シフトレジスタ１０の出力は（Ｑ６１Ｃ＝Ｑ６２Ｃ＝Ｑ６３Ｃ＝“Ｌ”，Ｑ６１＝Ｑ６２＝Ｑ６３＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６３’＝Ｓ６４＝“Ｈ”，Ｓ６１＝Ｓ６２＝Ｓ６２’＝Ｓ６３＝“Ｌ”）となる。このようにデコーダ１１の出力が変化することで、スイッチ５ａは比較レベルＶＲ６ａとしてＶＲ６３ａを与えた状態（ＶＲ６ａ＝ＶＲ６３ａ）を維持し、スイッチ５ｂは比較レベルＶＲ６ｂとしてＶＲ６１ｂを与え（ＶＲ６ｂ＝ＶＲ６１ｂ）、スイッチ６は入力閾値ＶＴ６としてＶＴ６４を与える（ＶＴ６＝ＶＴ６４）。
【０１０４】
すなわち、入力信号ＩＮが低いレベルから高いレベルに変化するときには、入力信号ＩＮのレベルが立ち上がり判定レベルＶＲ６１ａ，ＶＲ６２ａ，ＶＲ６３ａを上回る度に、入力閾値ＶＴ６はＶＴ６１→ＶＴ６２→ＶＴ６３→ＶＴ６４と変化することになる。
【０１０５】
次に、ＶＩ（Ｔ）が立ち上がり判定レベルであるＶＲ６３ａよりも高いレベルにある状態から低いレベルに変化していくときの動作について説明する。
ＶＩ（Ｔ）がＶＲ６３ａよりも高いレベルであるときには電圧比較器１ａの出力が“Ｈ”となり、フリップフロップＦＦ４，ＦＦ５の正出力（Ｑ）は“Ｈ”であるから、フリップフロップＦＦ４，ＦＦ５，ＦＦ６の正入力（Ｊ）はすべて“Ｈ”となる。また、電圧比較器１ｂの出力は“Ｌ”であるので、フリップフロップＦＦ４，ＦＦ５，ＦＦ６の反転入力（Ｋ）はすべて“Ｌ”となる。この状態でクロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ４，ＦＦ５，ＦＦ６の正出力（Ｑ）はすべて“Ｈ”、反転出力（ＱＣ）はすべて“Ｌ”となり、シフトレジスタ１０の出力状態は変化しない。すなわち、フリップフロップＦＦ４，ＦＦ５，ＦＦ６のいずれかの反転入力（Ｋ）に“Ｈ”が入力されない限りは、シフトレジスタ１０の出力は変化しないので、ＶＩ（Ｔ）がＶＲ６３ａ，ＶＲ６２ａ，ＶＲ６１ａのレベルを下回った際の動作についての説明は省略する。
【０１０６】
ＶＩ（Ｔ）がＶＲ６１ｂのレベルを下回ったときには電圧比較器１ｂの出力が“Ｈ”となり、フリップフロップＦＦ５，ＦＦ６の反転出力（ＱＣ）は“Ｌ”であるので、フリップフロップＦＦ６の反転入力（Ｋ）のみが“Ｈ”となる。この状態でクロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ６の正出力（Ｑ）が“Ｌ”となり、反転出力（ＱＣ）が“Ｈ”となる。このとき、シフトレジスタ１０の出力は（Ｑ６１Ｃ＝Ｑ６２Ｃ＝Ｑ６３＝“Ｌ”，Ｑ６１＝Ｑ６２＝Ｑ６３Ｃ＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６３＝Ｓ６３’＝“Ｈ”，Ｓ６１＝Ｓ６２＝Ｓ６２’＝Ｓ６４＝“Ｌ”）となる。このようにデコーダ１１の出力が変化することで、スイッチ５ａは比較レベルＶＲ６ａとしてＶＲ６３ａを与えた状態（ＶＲ６ａ＝ＶＲ６３ａ）を維持し、スイッチ５ｂは比較レベルＶＲ６ｂとしてＶＲ６２ｂを与え（ＶＲ６ｂ＝ＶＲ６２ｂ）、スイッチ６は入力閾値ＶＴ６としてＶＴ６３を与える（ＶＴ６＝ＶＴ６３）。
【０１０７】
次に、ＶＩ（Ｔ）がＶＲ６２ｂのレベルを下回ったときには電圧比較器１ｂの出力が“Ｈ”となり、クロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ５の正出力（Ｑ）が“Ｌ”となり、反転出力（ＱＣ）が“Ｈ”となる。このとき、シフトレジスタ１０の出力は（Ｑ６１Ｃ＝Ｑ６２＝Ｑ６３＝“Ｌ”，Ｑ６１＝Ｑ６２Ｃ＝Ｑ６３Ｃ＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６２＝Ｓ６２’＝“Ｈ”，Ｓ６１＝Ｓ６３＝Ｓ６３’＝Ｓ６４＝“Ｌ”）となる。このようにデコーダ１１の出力が変化することで、スイッチ５ａは比較レベルＶＲ６ａとしてＶＲ６２ａを与え（ＶＲ６ａ＝ＶＲ６２ａ）、スイッチ５ｂは比較レベルＶＲ６ｂとしてＶＲ６３ｂを与え（ＶＲ６ｂ＝ＶＲ６３ｂ）、スイッチ６は入力閾値ＶＴ６としてＶＴ６２を与える（ＶＴ６＝ＶＴ６２）。
【０１０８】
次に、ＶＩ（Ｔ）がＶＲ６３ｂのレベルを下回ったときには電圧比較器１ｂの出力が“Ｈ”となり、クロック信号ＣＬＫの立ち上がりエッジが入力されると、フリップフロップＦＦ４の正出力（Ｑ）が“Ｌ”となり、反転出力（ＱＣ）が“Ｈ”となる。このとき、シフトレジスタ１０の出力は（Ｑ６１＝Ｑ６２＝Ｑ６３＝“Ｌ”，Ｑ６１Ｃ＝Ｑ６２Ｃ＝Ｑ６３Ｃ＝“Ｈ”）となり、デコーダ１１の出力は（Ｓ６１＝Ｓ６２’＝“Ｈ”，Ｓ６２＝Ｓ６３＝Ｓ６３’＝Ｓ６４＝“Ｌ”）となる。このようにデコーダ１１の出力が変化することで、スイッチ５ａは比較レベルＶＲ６ａとしてＶＲ６１ａを与え（ＶＲ６ａ＝ＶＲ６１ａ）、スイッチ５ｂは比較レベルＶＲ６ｂとしてＶＲ６３ｂを与えた状態（ＶＲ６ｂ＝ＶＲ６３ｂ）を維持し、スイッチ６は入力閾値ＶＴ６としてＶＴ６１を与える（ＶＴ６＝ＶＴ６１）。この状態は初期状態に等しく、以降は上記の動作を繰り返すことになる。
【０１０９】
すなわち、入力信号ＩＮが高いレベルから低いレベルに変化するときには、入力信号ＩＮのレベルが立ち下がり判定レベルＶＲ６１ｂ，ＶＲ６２ｂ，ＶＲ６３ｂを下回る度に、入力閾値ＶＴ６はＶＴ６４→ＶＴ６３→ＶＴ６２→ＶＴ６１と変化することになる。
【０１１０】
以上のように、この実施の形態６によれば、立ち上がり判定レベル識別手段を電圧比較器１ａとシフトレジスタ１０とデコーダ１１と比較レベル選択スイッチ５ａとから構成し、立ち下がり判定レベル識別手段を電圧比較器１ｂとシフトレジスタ１０とデコーダ１１と比較レベル選択スイッチ５ｂとから構成し、入力信号ＩＮの立ち上がり時には立ち上がり判定レベル識別手段により識別された立ち上がり判定レベルに応じて入力閾値ＶＴ６を設定するとともに入力信号の立ち下がり時には立ち下がり判定レベル識別手段により識別された立ち下がり判定レベルに応じて入力閾値ＶＴ６を設定する入力閾値設定手段をデコーダ１１と入力閾値選択スイッチ６とから構成するようにしたので、入力信号の立ち上がりおよび立ち下がりのレベル変化に合わせて自動的に入力閾値を順次設定する回路を得られるという効果を奏する。
【０１１１】
また、電圧比較器、論理ゲート等の簡単な組み合せで入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１１２】
なお、図１３に示されたこの発明の実施の形態６による入力閾値自動選択回路では、３つの立ち上がり判定レベル、３つの立ち下がり判定レベルおよび４つの被選択入力閾値を設定したが、立ち上がり判定レベル、立ち下がり判定レベルおよび被選択入力閾値の数は上記設定数に限定されるものではなく、入力閾値自動選択回路に要求される性能等に応じて任意の数の設定が可能である。
【０１１３】
実施の形態７．
図１５は、この発明の実施の形態７による入力閾値自動選択回路の構成を示す図である。この実施の形態７による入力閾値自動選択回路は、ソフトウエアにより回路の初期化を制御可能であることを特徴とする。図１５において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。
【０１１４】
図１５において、１２は２入力ＯＲゲートである。ＳＲＲはシフトレジスタ初期化信号であり、例えばワンチップマイクロコンピュータの中央演算装置（ＣＰＵ）により制御されるものとする。また、ＲＳＴはリセット信号であり、ハードウエアにより制御される。ＯＲゲート１２の入力部には上記のシフトレジスタ初期化信号ＳＲＲおよびリセット信号ＲＳＴが入力され、シフトレジスタ初期化信号ＳＲＲまたはリセット信号ＲＳＴのいずれか一方でも“Ｈ”レベルとなると、ＯＲゲート１２から“Ｈ”レベルの出力がなされる。また、ＯＲゲート１２の出力側の信号線は、シフトレジスタ３のリセット入力部に接続されている。
【０１１５】
次に動作について説明する。
ハードウエアリセットが解除された状態（ＲＳＴ＝“Ｌ”）でも、ソフトウエア的にＣＰＵからの命令に基づいてシフトレジスタ初期化信号ＳＲＲを“Ｈ”レベルにする（ＳＲＲ＝“Ｈ”）ことで、シフトレジスタ３のリセット入力部に“Ｈ”レベルの信号が入力される。これにより、シフトレジスタ３が初期化され、デコーダ４、スイッチ５およびスイッチ６が初期状態に復帰する。
【０１１６】
以上のように、この実施の形態７によれば、設定された入力閾値をソフトウエアにより初期化する入力閾値初期化手段を、シフトレジスタ初期化信号ＳＲＲを入力するＯＲゲート１２の出力線をシフトレジスタ３のリセット入力部に接続することで構成するようにしたので、ソフトウエアにより回路を初期化することができる入力閾値自動選択回路を得られるという効果を奏する。
【０１１７】
なお、図１５に示されたこの発明の実施の形態７による入力閾値自動選択回路は、実施の形態１による入力閾値自動選択回路を変形することで構成されているが、このような回路形態に限定されるものではなく、シフトレジスタ３のリセット入力部にソフトウエアによるシフトレジスタ初期化信号を入力するという特徴を備えた他の回路形態を実現することが可能である。また、この実施の形態７による入力閾値自動選択回路は、ワンチップマイクロコンピュータに搭載することが可能である。
【０１１８】
実施の形態８．
図１６は、この発明の実施の形態８による入力閾値自動選択回路の構成を示す図である。この実施の形態８による入力閾値自動選択回路は、入力信号のレベル判定を行う動作の有効／無効をソフトウエアにより制御可能であることを特徴とする。図１６において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。
【０１１９】
図１６において、１３はイネーブル入力付きの電圧比較器であり、第１の実施の形態による入力閾値自動選択回路における電圧比較器１を置き換えて配置されている。イネーブル入力付きの電圧比較器１３は、イネーブル入力が“Ｈ”レベルのときには通常動作を行い、イネーブル入力が“Ｌ”レベルのときには出力が“Ｌ”レベルに固定されるように構成されている。また、ＥＣＭＰは電圧比較器１３のイネーブル入力部に入力されるイネーブル信号であり、ＣＰＵにより制御されるものとする。
【０１２０】
次に動作について説明する。
イネーブル信号ＥＣＭＰが“Ｈ”レベルのときには電圧比較器１３は通常動作を行うから、実施の形態１による入力閾値自動選択回路と同じ動作を実施する。また、イネーブル信号ＥＣＭＰが“Ｌ”レベルのときには電圧比較器１３の出力は“Ｌ”レベルに固定されるから、シフトレジスタ３にはクロック信号ＣＬＫが入力されない状態が維持される。クロック信号ＣＬＫが入力されないと、シフトレジスタ３の状態は変化しないから、デコーダ４、スイッチ５およびスイッチ６の状態も変化せず、入力閾値ＶＴ１が保持される。
【０１２１】
以上のように、この実施の形態８によれば、入力信号のレベルを判定する動作をソフトウエアにより停止させてそれまでに設定された入力閾値ＶＴ１を保持する入力閾値保持手段を、出力を固定するためのイネーブル入力付きの電圧比較器１３から構成するようにしたので、それまでに設定された入力閾値を保持可能な入力閾値自動選択回路を得られるという効果を奏する。また、入力閾値が決定した後にレベル判定の動作を無効にすることで、消費電力を低減できるという効果を奏する。
【０１２２】
なお、図１６に示されたこの発明の実施の形態８による入力閾値自動選択回路は、実施の形態１による入力閾値自動選択回路を変形することで構成されているが、このような回路形態に限定されるものではなく、電圧比較器１３の出力を“Ｌ”レベルに固定し得るようにイネーブル信号入力部を電圧比較器１３に設けるという特徴を備えた他の回路形態を実現することが可能である。また、この実施の形態８による入力閾値自動選択回路は、ワンチップマイクロコンピュータに搭載することが可能である。
【０１２３】
実施の形態９．
図１７は、この発明の実施の形態９による入力閾値自動選択回路の構成を示す図である。この実施の形態９による入力閾値自動選択回路は、選択した入力閾値をソフトウエアにより確認可能であることを特徴とする。図１７において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。
【０１２４】
図１７において、１４はレジスタであり、デコーダ４からの出力Ｓ１，Ｓ２，Ｓ３，Ｓ４の値を格納する。
【０１２５】
次に動作について説明する。
図１７に示される電圧比較器１、ＡＮＤゲート２、シフトレジスタ３、デコーダ４、スイッチ５、スイッチ６および電圧比較器７は、図１に示される実施の形態１による入力閾値自動選択回路と同じ動作を実施するので、入力閾値ＶＴ１はデコーダ４の出力Ｓ１，Ｓ２，Ｓ３，Ｓ４により決定される。このデコーダ４の出力Ｓ１，Ｓ２，Ｓ３，Ｓ４はレジスタ１４に格納されるから、ＣＰＵによりレジスタ１４の値を読み取ることで、選択されている入力閾値ＶＴ１を間接的に確認することができる。
【０１２６】
以上のように、この実施の形態９によれば、設定されている入力閾値ＶＴ１をソフトウエアにより確認する入力閾値確認手段を、デコーダ４の出力を格納するレジスタ１４から構成するようにしたので、入力閾値をソフトウエアにより確認可能な入力閾値自動選択回路を得られるという効果を奏する。
【０１２７】
なお、図１７に示されたこの発明の実施の形態９による入力閾値自動選択回路は、実施の形態１による入力閾値自動選択回路を変形することで構成されているが、このような回路形態に限定されるものではなく、デコーダ４からの出力を格納するレジスタ１４を有するという特徴を備えた他の回路形態を実現することが可能である。また、この実施の形態９による入力閾値自動選択回路は、ワンチップマイクロコンピュータに搭載することが可能である。
【０１２８】
実施の形態１０．
図１８は、この発明の実施の形態１０による入力閾値自動選択回路の構成を示す図である。この実施の形態１０による入力閾値自動選択回路は、ソフトウエアにより入力閾値を設定する機能を付加したことを特徴とする。図１８において、図１と同一符号は同一または相当部分を示すのでその説明を省略する。図１８において、１５はレジスタ、１６はセレクタである。また、ＳＥＬはセレクト信号であり、ＣＰＵにより制御されるものとする。
【０１２９】
次に動作について説明する。
図１８に示される電圧比較器１、ＡＮＤゲート２、シフトレジスタ３、デコーダ４およびスイッチ５は、図１に示される実施の形態１による入力閾値自動選択回路と同じ動作を実施するので、デコーダ４の出力Ｓ１，Ｓ２，Ｓ３，Ｓ４は入力信号ＩＮの最大値により決定される。また、レジスタ１５には、ＣＰＵによりそれぞれ論理値Ｒ１，Ｒ２，Ｒ３，Ｒ４が設定される。
【０１３０】
セレクタ１６にはデコーダ４の出力Ｓ１，Ｓ２，Ｓ３，Ｓ４およびレジスタ１５の論理値Ｒ１，Ｒ２，Ｒ３，Ｒ４が入力され、いずれの値を入力するかの選択はセレクト信号ＳＥＬにより制御される。ここで、セレクト信号ＳＥＬが“Ｈ”レベルのときにはセレクタ１６はＳ１，Ｓ２，Ｓ３，Ｓ４の値を出力し、セレクト信号ＳＥＬが“Ｌ”レベルのときにはセレクタ１６はＲ１，Ｒ２，Ｒ３，Ｒ４の値を出力するものとする。そして、スイッチ６は、セレクタ１６の出力により制御され、被選択入力閾値ＶＴ１１，ＶＴ１２，ＶＴ１３，ＶＴ１４のうちからいずれかの値を入力閾値ＶＴ１として設定する。また、電圧比較器７は、実施の形態１による入力閾値自動選択回路における電圧比較器７と同じ動作を実施する。すなわち、レジスタ１５の値をソフトウエアにより任意に設定して、セレクト信号ＳＥＬを“Ｌ”にすれば、入力閾値として任意のレベルを設定することができる。
【０１３１】
以上のように、この実施の形態１０によれば、入力閾値をソフトウエアにより任意にセットする入力閾値セット手段を、レジスタ１５とセレクタ１６とから構成するようにしたので、入力閾値をソフトウエアにより任意に設定可能な入力閾値自動選択回路を得られるという効果を奏する。
【０１３２】
なお、図１８に示されたこの発明の実施の形態１０による入力閾値自動選択回路は、実施の形態１による入力閾値自動選択回路を変形することで構成されているが、このような回路形態に限定されるものではなく、デコーダ４からの出力およびレジスタ１５からの出力を受けて、ソフトウエアにより選択的に出力するセレクタ１６を有するという特徴を備えた他の回路形態を実現することが可能である。また、この実施の形態１０による入力閾値自動選択回路は、ワンチップマイクロコンピュータに搭載することが可能である。
【０１３３】
以上の実施の形態１から実施の形態１０による入力閾値自動選択回路は、既に述べたように電圧比較器、論理ゲート等の簡単な組み合わせで比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供することができる。また、小規模な回路構成はワンチップマイクロコンピュータに搭載するのに適しており、ワンチップマイクロコンピュータに搭載することで使用用途に応じて容易に種々の制御を実施することが可能となる。
【０１３４】
【発明の効果】
以上のように、この発明によれば、入力信号のレベルに基づいて、所定数の被選択入力閾値のうちからいずれか１つの被選択入力閾値または複数の被選択入力閾値を選択して入力閾値として設定する入力閾値設定手段を備えるように構成したので、入力信号の送信機器の特性のバラツキや長期使用による劣化等の要因で入力信号のレベルが不確定となっても、適正な入力閾値を設定できるという効果を奏する。
【０１３５】
この発明によれば、最大値レベル判定手段と、入力信号最大値が属するレベル範囲に応じて入力閾値を設定する入力閾値設定手段とを備えるように構成したので、入力信号最大値が属するレベル範囲に応じて入力閾値を自動的に設定する回路を得ることができるという効果を奏する。
【０１３６】
この発明によれば、最大値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して最大値レベル判定手段を構成し、デコーダと入力閾値選択スイッチとを有して入力閾値設定手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１３７】
この発明によれば、最小値レベル判定手段と、入力信号最小値が属するレベル範囲に応じて入力閾値を設定する入力閾値設定手段とを備えるように構成したので、入力信号最小値が属するレベル範囲に応じて入力閾値を自動的に設定する回路を得ることができるという効果を奏する。
【０１３８】
この発明によれば、最小値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して最小値レベル判定手段を構成し、デコーダと入力閾値選択スイッチとを有して入力閾値設定手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１３９】
この発明によれば、最大値レベル判定手段と、最小値レベル判定手段と、入力信号最大値が属するレベル範囲および入力信号最小値が属するレベル範囲に応じて入力閾値を設定する入力閾値設定手段とを備えるように構成したので、入力信号最大値が属するレベル範囲および入力信号最小値が属するレベル範囲に応じて入力閾値を自動的に設定する回路を得ることができるという効果を奏する。
【０１４０】
この発明によれば、最大値判定用電圧比較器と第１の論理ゲートと第１のシフトレジスタと第１のデコーダと第１の比較レベル選択スイッチとを有して最大値レベル判定手段を構成し、最小値判定用電圧比較器と第２の論理ゲートと第２のシフトレジスタと第２のデコーダと第２の比較レベル選択スイッチとを有して最小値レベル判定手段を構成し、第１のデコーダと第２のデコーダとマルチプレクサとを有して入力閾値設定手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１４１】
この発明によれば、最大値レベル判定手段と、入力信号最大値が属するレベル範囲に応じて２つの入力閾値を設定する入力閾値設定手段と、入力信号の立ち上がり時には選択された一方の入力閾値を用いるとともに入力信号の立ち下がり時には選択された他方の入力閾値を用いるシュミット回路構成手段とを備えるように構成したので、入力信号最大値が属するレベル範囲に応じて２つの入力閾値を自動的に設定し、これらを用いてシュミット回路を構成する回路を得ることができるという効果を奏する。
【０１４２】
この発明によれば、最大値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して最大値レベル判定手段を構成し、デコーダと第１の入力閾値選択スイッチと第２の入力閾値選択スイッチとを有して入力閾値設定手段を構成し、第１の入力レベル判定用電圧比較器と第２の入力レベル判定用電圧比較器と複合論理ゲートとを有してシュミット回路構成手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１４３】
この発明によれば、最小値レベル判定手段と、入力信号最小値が属するレベル範囲に応じて２つの入力閾値を設定する入力閾値設定手段と、入力信号の立ち上がり時には選択された一方の入力閾値を用いるとともに入力信号の立ち下がり時には選択された他方の入力閾値を用いるシュミット回路構成手段とを備えるように構成したので、入力信号最小値が属するレベル範囲に応じて２つの入力閾値を自動的に設定し、これらを用いてシュミット回路を構成する回路を得ることができるという効果を奏する。
【０１４４】
この発明によれば、最小値判定用電圧比較器と論理ゲートとシフトレジスタとデコーダと比較レベル選択スイッチとを有して最小値レベル判定手段を構成し、デコーダと第１の入力閾値選択スイッチと第２の入力閾値選択スイッチとを有して入力閾値設定手段を構成し、第１の入力レベル判定用電圧比較器と第２の入力レベル判定用電圧比較器と複合論理ゲートとを有してシュミット回路構成手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１４５】
この発明によれば、最大値レベル判定手段と、最小値レベル判定手段と、入力信号最大値が属するレベル範囲に応じて第１の入力閾値を設定する第１の入力閾値設定手段と、入力信号最小値が属するレベル範囲に応じて第２の入力閾値を設定する第２の入力閾値設定手段と、入力信号の立ち上がり時には第１の入力閾値を用いるとともに入力信号の立ち下がり時には第２の入力閾値を用いるシュミット回路構成手段とを備えるように構成したので、入力信号最大値が属するレベル範囲に応じて自動的に設定した第１の入力閾値と入力信号最小値が属するレベル範囲に応じて自動的に設定した第２の入力閾値とを用いてシュミット回路を構成する回路を得ることができるという効果を奏する。
【０１４６】
この発明によれば、最大値判定用電圧比較器と第１の論理ゲートと第１のシフトレジスタと第１のデコーダと第１の比較レベル選択スイッチとを有して最大値レベル判定手段を構成し、最小値判定用電圧比較器と第２の論理ゲートと第２のシフトレジスタと第２のデコーダと第２の比較レベル選択スイッチとを有して最小値レベル判定手段を構成し、第１のデコーダと第１の入力閾値選択スイッチとを有して第１の入力閾値設定手段を構成し、第２のデコーダと第２の入力閾値選択スイッチとを有して第２の入力閾値設定手段を構成し、第１の入力レベル判定用電圧比較器と第２の入力レベル判定用電圧比較器と複合論理ゲートとを有してシュミット回路構成手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１４７】
この発明によれば、立ち上がり判定レベル識別手段と、立ち下がり判定レベル識別手段と、入力信号の立ち上がり時には立ち上がり判定レベル識別手段により識別された立ち上がり判定レベルに応じて入力閾値を設定するとともに入力信号の立ち下がり時には立ち下がり判定レベル識別手段により識別された立ち下がり判定レベルに応じて入力閾値を設定する入力閾値設定手段とを備えるように構成したので、入力信号の立ち上がりおよび立ち下がりのレベル変化に合わせて自動的に入力閾値を順次設定する回路を得ることができるという効果を奏する。
【０１４８】
立ち上がり判定用電圧比較器とシフトレジスタとデコーダと第１の比較レベル選択スイッチとを有して立ち上がり判定レベル識別手段を構成し、立ち下がり判定用電圧比較器とシフトレジスタとデコーダと第２の比較レベル選択スイッチとを有して立ち下がり判定レベル識別手段を構成し、デコーダと入力閾値選択スイッチとを有して入力閾値設定手段を構成するようにしたので、入力閾値自動選択回路を比較的簡単に構成できるから、小規模かつ低消費電力の回路を提供できるという効果を奏する。
【０１４９】
この発明によれば、設定された入力閾値をソフトウエアにより初期化する入力閾値初期化手段を備えるように構成したので、ソフトウエアにより回路を初期化することができる入力閾値自動選択回路を得ることができるという効果を奏する。
【０１５０】
この発明によれば、入力信号のレベルを判定する動作をソフトウエアにより停止させて、それまでに設定された入力閾値を保持する入力閾値保持手段を備えるように構成したので、それまでに設定された入力閾値を保持可能な入力閾値自動選択回路を得ることができるという効果を奏する。また、入力閾値が決定した後にレベル判定の動作を無効にすることで、消費電力を低減できるという効果を奏する。
【０１５１】
この発明によれば、設定されている入力閾値をソフトウエアにより確認する入力閾値確認手段を備えるように構成したので、入力閾値をソフトウエアにより確認可能な入力閾値自動選択回路を得ることができるという効果を奏する。
【０１５２】
この発明によれば、入力閾値をソフトウエアにより任意にセットする入力閾値セット手段を備えるように構成したので、入力閾値をソフトウエアにより任意に設定可能な入力閾値自動選択回路を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による入力閾値自動選択回路の構成を示す図である。
【図２】  入力閾値自動選択回路に入力される入力信号の波形の例を示す図である。
【図３】  入力信号の最大値と入力閾値との関係を示す図である。
【図４】  この発明の実施の形態２による入力閾値自動選択回路の構成を示す図である。
【図５】  入力閾値自動選択回路に入力される入力信号の波形の例を示す図である。
【図６】  入力信号の最小値と入力閾値との関係を示す図である。
【図７】  この発明の実施の形態３による入力閾値自動選択回路の構成を示す図である。
【図８】  入力信号の最大値および最小値と入力閾値との関係を示す表である。
【図９】  この発明の実施の形態４による入力閾値自動選択回路の構成を示す図である。
【図１０】  この発明の実施の形態４による入力閾値自動選択回路の動作を説明するための信号波形を示す図である。
【図１１】  この発明の実施の形態５による入力閾値自動選択回路の構成を示す図である。
【図１２】  この発明の実施の形態５による入力閾値自動選択回路の動作を説明するための信号波形を示す図である。
【図１３】  この発明の実施の形態６による入力閾値自動選択回路の構成を示す図である。
【図１４】  この発明の実施の形態６による入力閾値自動選択回路における入力信号の信号波形に対する入力閾値および出力信号の信号波形を示す図である。
【図１５】  この発明の実施の形態７による入力閾値自動選択回路の構成を示す図である。
【図１６】  この発明の実施の形態８による入力閾値自動選択回路の構成を示す図である。
【図１７】  この発明の実施の形態９による入力閾値自動選択回路の構成を示す図である。
【図１８】  この発明の実施の形態１０による入力閾値自動選択回路の構成を示す図である。
【図１９】  従来の入力閾値自動選択回路の構成を示す概略図である。
【符号の説明】
１  電圧比較器（最大値判定用電圧比較器、最小値判定用電圧比較器）、１ａ電圧比較器（最大値判定用電圧比較器、立ち上がり判定用電圧比較器）、１ｂ電圧比較器（最小値判定用電圧比較器、立ち下がり判定用電圧比較器）、２  ＡＮＤゲート（論理ゲート）、２ａ  ＡＮＤゲート（第１の論理ゲート）、２ｂＡＮＤゲート（第２の論理ゲート）、３  シフトレジスタ、３ａ  シフトレジスタ（第１のシフトレジスタ）、３ｂ  シフトレジスタ（第２のシフトレジスタ）、４  デコーダ、４ａ  デコーダ（第１のデコーダ）、４ｂ  デコーダ（第２のデコーダ）、５  比較レベル選択スイッチ、５ａ  比較レベル選択スイッチ（第１の比較レベル選択スイッチ）、５ｂ  比較レベル選択スイッチ（第２の比較レベル選択スイッチ）、６  入力閾値選択スイッチ、６ａ  入力閾値選択スイッチ（第１の入力閾値選択スイッチ）、６ｂ  入力閾値選択スイッチ（第２の入力閾値選択スイッチ）、７  電圧比較器（入力レベル判定用電圧比較器）、７ａ  電圧比較器（第１の入力レベル判定用電圧比較器）、７ｂ  電圧比較器（第２の入力レベル判定用電圧比較器）、８  マルチプレクサ、９  複合論理ゲート、１０  シフトレジスタ、１１  デコーダ、１２  ＯＲゲート、１３  電圧比較器、１４  レジスタ、１５  レジスタ、１６  セレクタ。
【図１】
0004204710.tif 000002
【図２】
0004204710.tif 000003
【図３】
0004204710.tif 000004
【図４】
0004204710.tif 000005
【図５】
0004204710.tif 000006
【図６】
0004204710.tif 000007
【図７】
0004204710.tif 000008
【図８】
0004204710.tif 000009
【図９】
0004204710.tif 000010
【図１０】
0004204710.tif 000011
【図１１】
0004204710.tif 000012
【図１２】
0004204710.tif 000013
【図１３】
0004204710.tif 000014
【図１４】
0004204710.tif 000015
【図１５】
0004204710.tif 000016
【図１６】
0004204710.tif 000017
【図１７】
0004204710.tif 000018
【図１８】
0004204710.tif 000019
【図１９】
0004204710.tif 000020