(57)【特許請求の範囲】
【請求項１】
第１の位相及び第１の周波数を有するアナログ入力コンポジットビデオ信号と、ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力コンポジットビデオ信号とを受信する受信手段と、
上記アナログ入力コンポジットビデオ信号と上記ディジタル入力コンポジットビデオ信号が所定の比率の出力コンポジットビデオ信号を出力する出力手段と、
上記受信手段及び出力手段に接続され、上記第１の位相、第２の位相、第１の周波数及び第２の周波数を検出して、該第２の位相及び第２の周波数を該第１の位相及び第１の周波数に一致させる位相及び周波数補正手段とを備え、
上記位相及び周波数補正手段は、上記アナログ入力コンポジットビデオ信号を主信号とし、上記ディジタル入力コンポジットビデオ信号を従信号として、該第２の位相及び第２の周波数のみを該第１の位相及び第１の周波数に調整することを特徴とするビデオ表示装置。
【請求項２】
上記位相及び周波数補正手段は、正弦波信号を発生する数値制御発振手段を備え、
上記数値制御発振手段は、
上記アナログ入力コンポジットビデオ信号と上記ディジタル入力コンポジットビデオ信号の位相及び周波数の誤差が供給され、該誤差に対応したデューティを有するパルス出力を発生するパルス幅変調器と、
上記パルス幅変調器からパルス出力がイネーブルして供給されるとともに、水平リセット信号がリセット信号として供給され、該パルス出力のデューティに比例したカウント値を出力するカウンタと、
上記カウンタからカウント値が供給され、該カウント値を累積して累積値を出力するアキュムレータ回路と、
上記アキュムレータ回路から累積値がアドレスとして供給され、予め記憶している正弦波の波高値をバースト信号の期間中読み出して、上記正弦波信号を出力するサインルックアップテーブルとを備えることを特徴とする請求項１記載のビデオ表示装置。
【請求項３】
上記位相及び周波数補正手段は、上記アナログ入力コンポジットビデオ信号に含まれるバースト信号の期間中、該バースト信号の第１の位相及び第１の周波数を検出することを特徴とする請求項２記載のビデオ表示装置。
【請求項４】
上記位相及び周波数補正手段は、上記ディジタル入力コンポジットビデオ信号に含まれるバースト信号の期間中、該バースト信号の第２の位相及び第２の周波数を検出することを特徴する請求項３記載のビデオ表示装置。
【請求項５】
上記数値制御発振手段が発生する正弦波信号は、上記ディジタル入力コンポジットビデオ信号のバースト信号であることを特徴とする請求項４記載のビデオ表示装置。
【請求項６】
上記出力コンポジットビデオ信号は、表示デバイスに供給されることを特徴とする請求項１記載のビデオ表示装置。
【請求項７】
上記表示デバイスは、テレビジョン受像機であることを特徴とする請求項６記載のビデオ表示装置。
【請求項８】
上記テレビジョン受像機内に内蔵されていることを特徴とする請求項７記載のビデオ表示装置。
【請求項９】
上記出力コンポジットビデオ信号は、色差及び輝度情報を含むことを特徴とする請求項１記載のビデオ表示装置。
【請求項１０】
ビデオ入力信号を受信して、出力コンポジットビデオ信号を出力するビデオ表示装置において、
第１の位相及び第１の周波数を有するアナログ入力ビデオ信号を受信するアナログ入力ビデオ受信手段と、
ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力ビデオ信号を受信するディジタル入力ビデオ受信手段と、
上記アナログ入力ビデオ受信手段及びディジタル入力ビデオ受信手段でそれぞれ受信されたアナログ入力ビデオ信号とディジタル入力ビデオ信号間の位相及び周波数の差を検出して、該差を表す制御信号を出力する位相及び周波数検出手段と、
上記位相及び周波数検出手段に接続され、該位相及び周波数検出手段からの制御信号の大きさに応じて、上記ディジタル入力ビデオ信号の第２の位相及び第２の周波数を調整する補正手段とを備えるビデオ表示装置。
【請求項１１】
上記補正手段は、出力信号を発生する数値制御発振手段を備え、
上記数値制御発振手段は、
上記位相及び周波数検出手段からの制御信号に対応したデューティを有するパルス出力を発生するパルス幅変調器と、
上記パルス幅変調器からパルス出力がイネーブルして供給されるとともに、水平リセット信号がリセット信号として供給され、該パルス出力のデューティに比例したカウント値を出力するカウンタと、
上記カウンタからカウント値が供給され、該カウント値を累積して累積値を出力するアキュムレータ回路と、
上記アキュムレータ回路から累積値がアドレスとして供給され、予め記憶している正弦波の波高値をバースト信号の期間中読み出して、上記出力信号を出力するサインルックアップテーブルとを備えることを特徴とする請求項１０記載のビデオ表示装置。
【請求項１２】
上記出力信号は、正弦波信号であることを特徴とする請求項１１記載のビデオ表示装置。
【請求項１３】
上記数値制御発振手段が発生する正弦波信号は、上記ディジタル入力ビデオ信号のバースト信号であることを特徴とする請求項１２記載のビデオ表示装置。
【請求項１４】
上記数値制御発振手段が発生する正弦波信号は、上記ディジタル入力ビデオ信号に重畳されることを特徴とする請求項１３記載のビデオ表示装置。
【請求項１５】
上記アナログ入力ビデオ受信手段及びディジタル入力ビデオ受信手段に接続され、上記アナログ入力ビデオ信号と上記ディジタル入力ビデオ信号を混合して、上記出力コンポジットビデオ信号を出力するビデオ信号出力手段を備える請求項１４記載のビデオ表示装置。
【請求項１６】
上記ビデオ信号出力手段は、上記アナログ入力ビデオ信号と上記ディジタル入力ビデオ信号を所定の比率で混合して、上記出力コンポジットビデオ信号を出力することを特徴とする請求項１５記載のビデオ表示装置。
【請求項１７】
上記ビデオ信号出力手段から出力される出力コンポジットビデオ信号は、アナログフォーマット信号であることを特徴とする請求項１６記載のビデオ表示装置。
【請求項１８】
第１の位相及び第１の周波数を有するアナログビデオ信号と、ディジタル信号と入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力コンポジットビデオ信号とを受信する受信手段と、
上記アナログビデオ信号と上記ディジタル入力コンポジットビデオ信号が所定の比率のコンポジットビデオ信号を出力する出力手段と、
上記第１の位相及び第１の周波数と上記第２の位相及び第２の周波数を比較する比較手段と、
上記比較手段及び出力手段に接続され、上記第２の位相が上記第１の位相に、上記第２の周波数が上記第１の周波数にロックするように、該第２の位相及び第２の周波数を調整する調整手段とを備える位相補正装置。
【請求項１９】
上記比較手段は、上記第２の位相を上記第１の位相と比較して、該第２の位相と第１の位相の差に応じた位相制御信号を出力する位相検出手段を備えることを特徴とする請求項１８記載の位相補正装置。
【請求項２０】
上記比較手段は、上記位相検出手段に接続され、該位相検出手段からの位相制御信号に応じた出力信号を発生する数値制御発振手段を備え、
上記数値制御発振手段は、
上記位相検出手段からの位相制御信号に対応したデューティを有するパルス出力を発生するパルス幅変調器と、
上記パルス幅変調器からパルス出力がイネーブルして供給されるとともに、水平リセット信号がリセット信号として供給され、該パルス出力のデューティに比例したカウント値を出力するカウンタと、
上記カウンタからカウント値が供給され、該カウント値を累積して累積値を出力するアキュムレータ回路と、
上記アキュムレータ回路から累積値がアドレスとして供給され、予め記憶している正弦波の波高値をバースト信号の期間中読み出して、上記出力信号を出力するサインルックアップテーブルとを備えることを特徴とする請求項１９記載の位相補正装置。
【請求項２１】
上記数値制御発振手段の出力信号は、正弦波信号であることを特徴とする請求項２０記載の位相補正装置。
【請求項２２】
上記数値制御発振手段からの正弦波信号は、上記ディジタル入力ビデオ信号のバースト信号であることを特徴とする請求項２１記載の位相補正装置。
【請求項２３】
上記数値制御発振手段からの正弦波信号は、上記ディジタル入力ビデオ信号に重畳されることを特徴とする請求項２２記載の位相補正装置。
【請求項２４】
ディジタル符号化コンポジットビデオ信号の位相及び周波数を調整して、アナログビデオ信号の位相及び周波数にロックする位相及び周波数調整方法において、
第１の位相及び第１の周波数を有するアナログビデオ信号を受信するステップと、
ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有する上記ディジタル符号化コンポジットビデオ信号を受信するステップと、
上記第１の位相、第１の周波数、第２の位相及び第２の周波数を検出するステップと、
上記第１の位相と第２の位相間の第１の差と、上記第１の周波数と第２の周波数間の第２の差を検出するステップと、
上記第１及び第２の差がなくなるように、上記ディジタル符号化コンポジットビデオ信号を調整するステップと、
上記アナログビデオ信号と上記ディジタル符号化コンポジットビデオ信号を所定の比率で混合して、出力コンポジットビデオ信号を出力するステップとを有する位相及び周波数調整方法。
【請求項２５】
上記調整するステップは、上記第１の差を表す位相制御信号を、該位相制御信号に対応したデューティを有するパルス出力を発生するパルス幅変調器と、該パルス幅変調器からパルス出力がイネーブルして供給されるとともに、水平リセット信号がリセット信号として供給され、該パルス出力のデューティに比例したカウント値を出力するカウンタと、該カウンタからカウント値が供給され、該カウント値を累積して累積値を出力するアキュムレータ回路と、該アキュムレータ回路から累積値がアドレスとして供給され、予め記憶している正弦波の波高値をバースト信号の期間中読み出すサインルックアップテーブルとを備える数値制御発振器に、供給し、該数値制御発振器は、該位相制御信号に応じた信号を出力することを特徴する請求項２４記載の位相及び周波数調整方法。
【請求項２６】
上記数値制御発振器が出力する信号は、正弦波信号であることを特徴する請求項２５記載の位相及び周波数調整方法。
【請求項２７】
上記数値制御発振器が出力する正弦波信号は、上記ディジタル符号化コンポジットビデオ信号のバースト信号であることを特徴する請求項２６記載の位相及び周波数調整方法。
【請求項２８】
上記数値制御発振器からの正弦波信号は、上記ディジタル符号化コンポジットビデオ信号に重畳されることを特徴する請求項２７記載の位相及び周波数調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオ表示装置、位相補正装置、位相及び周波数調整方法に関し、特に２つのビデオ信号の位相をロックする装置、例えばビデオ信号処理装置内で２つのコンポジットビデオ信号の位相をロックする装置に関する。
【０００２】
【従来の技術】
ビデオ信号、特にコンポジットカラービデオ信号をディジタル信号に変換する技術は、よく知られている。サンプリングパルスは、コンポジットカラービデオ信号のバースト信号に同期して発生される。サンプリングパルスの周波数は、バースト信号の周波数の倍数となっている。コンポジットカラービデオ信号の各サンプル値は、例えばパルス符号変調（ＰＣＭ）によってエンコード又はディジタル化される。ディジタル化されたビデオ信号（以下、単にディジタルビデオ信号という。）は、時間軸誤差補正器の中や、雑音抑制器の中や、いろいろな特殊ビデオ効果の付加等に使われる。ディジタルビデオ信号は、特に記録再生や特殊な伝送において有利である。
【０００３】
多くのビデオ伝送システムにおいて、色又は色差情報は、色情報で振幅変調された異なる位相の色副搬送信号の特定の位相で表される。色副搬送信号の位相は色情報を表すために使用されるので、コンポジットカラービデオ信号をディジタル化するときは、サンプリングパルスの位相を正確に制御することが必要である。電気部品の温度変化、経年変化等に起因した望ましくない位相シフトは、色副搬送信号に対するサンプリングパルスの位相誤差を生じ、最終的には、ディジタルビデオ信号から再生されるビデオ画像全体の色の歪みや干渉の原因となる。
【０００４】
サンプリングパルスと色副搬送信号間の上述した位相シフトを明らかにするためには、サンプリング時のバースト信号の瞬時位相角を決定しなければならない。バースト信号の位相角が所望の角度と異なるときは、サンプリングパルスの位相をそれに応じて調整しなければならない。バースト信号の位相角が所望の位相角と異なると、変調色情報とバースト信号間の位相差もまた異なっており、これによって、出力ビデオ信号には色歪みが生じる。
【０００５】
コンポジットカラービデオ信号には、水平同期信号と、水平同期信号のバックポーチのペデスタルレベルに重畳されているバースト信号と、ビデオ情報信号とが含まれている。ビデオ情報信号には、色情報によって振幅変調された位相が異なる色副搬送波が含まれている。コンポジットカラービデオ信号には、輝度及び色差情報が含まれている。
【０００６】
分離回路は、入力コンポジットカラービデオ信号から、水平同期信号とバースト信号を分離する。バースト信号の周波数は３．５８ＭＨｚであり、それは色副搬送波の周波数ｆｓｃと同じである。
【０００７】
米国特許番号４，４０４，５８３においてタタミ氏により開示された従来の技術であるディジタルエンコーダの回路構成を、図６に示す。このディジタルエンコーダにおいて、フィルタ１を介して入力されるコンポジットカラービデオ信号は、４ｆｓｃのサンプリング周波数でサンプリングされる。クロック発生回路５から移相回路６を介してサンプルホールド回路２に供給されるサンプリングパルスの位相は、入力コンポジットカラービデオ信号のバースト信号の位相に一致しており、そして、一般的には、サンプリングパルスの追従した位相のシフトは、バースト信号の位相シフト量内にある。しかしながら、例えば色副搬送信号の位相に対応した、サンプリングパルスの実際の位相は、所望の位相ロック状態からずれることがある。このずれ（ドリフト）は、温度に敏感な回路部品の温度変化、これらの部品の経年変化等に起因する。サンプリングパルスの位相シフトの結果として、位相誤差のような誤差がサンプリングビデオ信号に生じ、したがって、ディジタルビデオ信号に誤差が生じる。位相シフトを補正しないままだと、位相誤差を有するビデオ信号から再生されるビデオ画像の色は不正確となる。
【０００８】
上述の位相誤差を補正するために、ディジタルエンコーダは、サンプリング位相検出器７を備える。このサンプリング位相検出器７は、アナログ／ディジタル（以下、Ａ／Ｄという。）変換器３に接続されており、サンプリングパルスの位相誤差を検出し、検出された位相誤差に応じた補正制御信号を発生する。すなわち、クロック発生回路５で生成されてサンプルホールド回路２に供給されるサンプリングパルスの位相がずれると、サンプリング位相検出器７は、このずれを検出して、補正制御信号を移相回路６に供給する。移相回路６は、この補正制御信号に基づいて、所定の位相関係となるように、サンプリングパルスの位相を調整する。
【０００９】
サンプリング位相検出器７は、Ａ／Ｄ変換器３の出力、すなわちバースト信号のディジタル化されたサンプル値が供給され、これらのサンプル値からサンプリングしたときの実際の位相角を示す値を検出する。サンプリングパルスがバースト信号に対して正確な位相関係を有するときは、バースト信号は、所定の位相角でサンプリングされる。しかしながら、バースト信号の検出されたサンプリング位相が、この所定の位相角と異なると、サンプリング位相検出器７は、補正制御信号を移相回路６に供給し、サンプリングパルスの位相をずらして、所定の位相角となるように移相回路６を制御する。
【００１０】
クロック発生回路５は、位相比較器１０と、ローパスフィルタ（以下、ＬＰＦという。）１１と、電圧制御発振器（以下、ＶＣＯという。）１２と、周波数分周器１３とを備える。ＶＣＯ１２は、サンプリング周波数４ｆｓｃと同じ周波数の局部発振信号を発生する。ＶＣＯ１２の出力は、周波数分周器１３によって分周される。周波数分周器１３の分周比は４であり、周波数分周器１３は、バースト信号周波数ｆｓｃと同じ周波数の分周された局部発振信号（以下、分周局部発振信号という。）を出力する。この分周局部発振信号は、移相回路６を介して、位相比較器１０に供給される。また、この位相比較器１０には、同期分離回路４からコンポジットビデオ信号内のバースト信号が供給されている。位相比較器１０は、位相シフトが起きる分周局部発振信号と受信したバースト信号間の位相差を検出し、位相誤差信号として出力する。位相比較器１０からの位相誤差信号は、ＬＰＦ１１で濾波され、制御信号としてＶＣＯ１２に供給される。ＶＣＯ１２で発生されるサンプリングパルスの位相は、位相比較器１０からの位相誤差信号に応じて、位相誤差信号を零にするように調整される。
【００１１】
【発明が解決しようとする課題】
ＶＣＯ１２を用いたクロック発生回路は、よく知られた技術である。しかしながら、位相制御回路にＶＣＯを使用すると、ディジタル化されたコンポジットビデオ信号に、雑音やその他の不要な影響を生じることがある。
【００１２】
本発明の目的は、上述した従来の実情に鑑みてなされたものであり、電圧制御発振器を含まず、位相制御回路の雑音の影響を減らすことができるビデオ表示装置、位相補正装置、位相及び周波数調整方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明に係るビデオ表示装置は、第１の位相及び第１の周波数を有するアナログ入力コンポジットビデオ信号と、ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力コンポジットビデオ信号とを受信する受信手段と、アナログ入力コンポジットビデオ信号とディジタル入力コンポジットビデオ信号が所定の比率の出力コンポジットビデオ信号を出力する出力手段と、受信手段及び出力手段に接続され、第１の位相、第２の位相、第１の周波数及び第２の周波数を検出して、第２の位相及び第２の周波数を第１の位相及び第１の周波数に一致させる位相及び周波数補正手段とを備える。位相及び周波数補正手段は、アナログ入力コンポジットビデオ信号を主信号とし、ディジタル入力コンポジットビデオ信号を従信号として、第２の位相及び第２の周波数のみを第１の位相及び第１の周波数に調整する。
【００１４】
本発明に係るビデオ表示装置は、ビデオ入力信号を受信して、出力コンポジットビデオ信号を出力するビデオ表示装置において、第１の位相及び第１の周波数を有するアナログ入力ビデオ信号を受信するアナログ入力ビデオ受信手段と、ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力ビデオ信号を受信するディジタル入力ビデオ受信手段と、アナログ入力ビデオ受信手段及びディジタル入力ビデオ受信手段でそれぞれ受信されたアナログ入力ビデオ信号とディジタル入力ビデオ信号間の位相及び周波数の差を検出して、差を表す制御信号を出力する位相及び周波数検出手段と、位相及び周波数検出手段に接続され、位相及び周波数検出手段からの制御信号の大きさに応じて、ディジタル入力ビデオ信号の第２の位相及び第２の周波数を調整する補正手段とを備える。
【００１５】
本発明に係る位相補正装置は、第１の位相及び第１の周波数を有するアナログビデオ信号と、ディジタル信号と入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力コンポジットビデオ信号とを受信する受信手段と、アナログビデオ信号とディジタル入力コンポジットビデオ信号が所定の比率のコンポジットビデオ信号を出力する出力手段と、第１の位相及び第１の周波数と第２の位相及び第２の周波数を比較する比較手段と、比較手段及び出力手段に接続され、第２の位相が第１の位相に、第２の周波数が第１の周波数にロックするように、第２の位相及び第２の周波数を調整する調整手段とを備える。
【００１６】
本発明に係る位相及び周波数調整方法は、ディジタル符号化コンポジットビデオ信号の位相及び周波数を調整して、アナログビデオ信号の位相及び周波数にロックする位相及び周波数調整方法において、第１の位相及び第１の周波数を有するアナログビデオ信号を受信するステップと、ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル符号化コンポジットビデオ信号を受信するステップと、第１の位相、第１の周波数、第２の位相及び第２の周波数を検出するステップと、第１の位相と第２の位相間の第１の差と、第１の周波数と第２の周波数間の第２の差を検出するステップと、第１及び第２の差がなくなるように、ディジタル符号化コンポジットビデオ信号を調整するステップと、アナログビデオ信号とディジタル符号化コンポジットビデオ信号を所定の比率で混合して、出力コンポジットビデオ信号を出力するステップとを有する。
【００１９】
【発明の実施の形態】
以下、本発明に係るビデオ表示装置、位相補正装置、位相及び周波数調整方法の実施の形態について図面を参照しながら説明する。
【００２０】
図１は、本発明を適用したビデオ表示装置の回路構成を示すブロック図である。
【００２１】
入力端子２０を介して入力されるアナログフォーマットのコンポジットビデオ信号（以下、単にアナログコンポジットビデオ信号という。）は、アナログ復調器２２に供給される。アナログ復調器２２の出力は、アナログコンポジットビデオ信号CVInRとして、ビデオ／グラフィックスオーバーレイ回路４０に供給される。入力端子２４を介し、例えば従来の技術で述べたようにアナログコンポジットビデオ信号がディジタル信号に変換されて入力されるディジタルフォーマットのビデオ信号（以下、単にディジタルビデオ信号という。）は、ディジタル復調器２６に供給される。ディジタル復調器２６の出力は、ディジタルオーバーレイ制御回路２８に供給される。ディジタルオーバーレイ制御回路２８のビデオ／グラフィックスデータ出力は、ディジタルエンコーダ回路３０に供給される。ディジタルオーバーレイ制御回路２８からの混合制御信号MIXCONTは、ビデオ／グラフィックスオーバーレイ回路４０に供給される。電圧制御発振器（以下、ＶＣＸＯという。）３２は、システムクロック信号をディジタルオーバーレイ制御回路２８、ディジタルエンコーダ回路３０に供給する。このＶＣＸＯ３２は、ビデオ／グラフィックスオーバーレイ回路４０からの制御信号VCXOCONTによって制御される。ディジタルエンコーダ回路３０は、ディジタルオーバーレイ制御回路２８から供給されるビデオ／グラフィックスデータをエンコードして、アナログコンポジットビデオ信号CVInd、あるいは輝度信号Ｙと色差信号Ｃ（Ｓ−ビデオ信号）に変換する。そして、ディジタルエンコーダ回路３０は、アナログコンポジットビデオ信号CVInd、あるいは色差信号Ｃと輝度信号Ｙをビデオ／グラフィックスオーバーレイ回路４０に供給する。ビデオ／グラフィックスオーバーレイ回路４０は、制御信号VReset、水平リセット信号HReset、位相制御信号であるパルス出力VPWMをディジタルエンコーダ回路３０に供給する。なお、ディジタルエンコーダ回路３０及びビデオ／グラフィックスオーバーレイ回路４０は、それぞれ集積回路から構成されている。
【００２２】
本発明を適用したビデオ／グラフィックスオーバーレイ回路４０は、アナログ復調器２２から供給されるアナログコンポジットビデオ信号CVInRと、ディジタルエンコーダ回路３０から供給されるアナログコンポジットビデオ信号CVIndとを混合し、所定のフォーマットのコンポジットビデオ信号CVoutとして出力する。この出力されたコンポジットビデオ信号CVoutは、例えばテレビジョン受像機のような表示装置に供給される。また、ビデオ／グラフィックスオーバーレイ回路４０は、Ｙ／Ｃフォーマットのビデオ信号を出力する。具体的には、ディジタルエンコーダ回路３０から、Ｙ／Ｃフォーマットのビデオ信号が供給されると、ビデオ／グラフィックスオーバーレイ回路４０は、輝度信号Ｙと色差信号Ｃをそのままのフォーマットの信号Y/Coutとして出力する。
【００２３】
ここで、ディジタルビデオ信号は、ディジタルビデオデータ、グラフィックスデータ、あるいはその両方からなる。この実施例では、出力されるコンポジットビデオ信号CVoutは、アナログコンポジットビデオ信号のみの情報、グラフィックスデータ付きアナログコンポジットビデオ信号の情報、ディジタルビデオデータのみの情報、グラフィックスデータ付きディジタルビデオデータの情報、又はグラフィックスデータのみの情報を含む。出力コンポジットビデオ信号CVoutの内容と混合比率は、ディジタルオーバーレイ制御回路２８から供給される混合制御信号MIXCONTによって制御される。
【００２４】
すなわち、ディジタルエンコーダ回路３０は、ビデオ／グラフィックスデータをアナログコンポジットビデオ信号に変換し、アナログコンポジットビデオ信号CVIndとしてビデオ／グラフィックスオーバーレイ回路４０に供給する。ビデオ／グラフィックスオーバーレイ回路４０は、アナログ復調器２２から供給されるアナログコンポジットビデオ信号CVInRと、ディジタルビデオ信号として入力され、ディジタルエンコーダ回路３０でアナログ信号に変換されたアナログコンポジットビデオ信号CVIndとを、混合制御信号MIXCONTで特定される混合比率で混合し、アナログコンポジットビデオ信号の情報及びディジタルビデオ信号の情報の両方を含むコンポジットビデオ信号CVoutを出力する。
【００２５】
ここで、出力されるコンポジットビデオ信号CVoutの歪みを防止し、モニタ受像機等に表示されるビデオ画像の色が適正となるようにするためには、入力端子２４を介してディジタル信号として入力され、アナログ信号に変換されたアナログコンポジットビデオ信号CVInd（以下、単に、ディジタル入力のビデオ信号CVIndという。）の位相と、入力端子２０を介して元々アナログ信号として入力されたアナログコンポジットビデオ信号CVInR（以下、単に、アナログ入力のビデオ信号CVInRという。）の位相とを合わせなければならない。したがって、本発明を適用したビデオ表示装置では、後で説明するように、ディジタル入力のビデオ信号CVIndのバースト信号の周波数及び位相を、アナログ入力のビデオ信号CVInRのバースト信号の周波数及び位相にロックするために、ビデオ／グラフィックスオーバーレイ回路４０とディジタルエンコーダ回路３０の両方に亘って位相補正回路を使用している。
【００２６】
上述したように、純粋なアナログコンポジットビデオ信号の情報だけが、ビデオ／グラフィックスオーバーレイ回路４０から出力されるときは、アナログ入力のビデオ信号CVInRは、ビデオ／グラフィックスオーバーレイ回路４０を通過し、すなわちいかなる混合やエンコードもされずに、コンポジットビデオ信号CVoutとして出力される。一方、純粋なディジタルビデオデータの情報、純粋なグラフィックスデータの情報、又はディジタルビデオデータの情報とグラフィックスデータの情報が混合された信号が、ビデオ／グラフィックスオーバーレイ回路４０から出力されるときは、ディジタルエンコーダ回路３０から供給されるディジタル入力のビデオ信号CVIndは、ビデオ／グラフィックスオーバーレイ回路４０を通過し、すなわち他の信号と混合されることなく、コンポジットビデオ信号CVoutとして出力される。また、コンポジットビデオ信号CVoutが、混合制御信号MIXCONTによってアナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVIndの所定の部分を含むときは、アナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVIndは、ビデオ／グラフィックスオーバーレイ回路４０において合成又は混合され、コンポジットビデオ信号CVoutとして出力される。
【００２７】
混合制御信号MIXCONTは、３つの混合制御信号Ｍ０、Ｍ１、αからなり、混合制御信号Ｍ０、Ｍ１は、コンポジットビデオ信号CVoutの内容を特定し、混合比αは、コンポジットビデオ信号CVoutに対するアナログ入力のビデオ信号CVInRの比率を表している。なお、入力されるディジタルビデオデータとグラフィックスデータの合成は、ディジタルオーバーレイ制御回路２８によって行われ、ビデオ／グラフィックスデータとしてディジタルエンコーダ回路３０に供給される。以下の表１は、出力されるコンポジットビデオ信号CVoutに対する信号Ｍ０、Ｍ１、αの関係を示している。
【００２８】
【表１】
0004313852.tif 000002
【００２９】
表１に示すように、混合制御信号Ｍ０、Ｍ１の両方が、論理的にロー（Ｌ）レベルのときは、コンポジットビデオ信号CVoutは、α倍のアナログ入力のビデオ信号CVInRと、（１−α）倍のディジタル入力のビデオ信号CVIndとを加算したものである。混合制御信号Ｍ０が論理的にハイ（Ｈ）レベルで、混合制御信号Ｍ１が論理的にローレベルのときは、コンポジットビデオ信号CVoutは、アナログ入力のビデオ信号CVInRだけからなる。混合制御信号Ｍ０が論理的にローレベルで、混合制御信号Ｍ１が論理的にハイレベルのときは、コンポジットビデオ信号CVoutは、ディジタル入力のビデオ信号CVIndだけからなる。
【００３０】
アナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVIndを混合又は結合して、コンポジットビデオ信号CVoutを生成する際、コンポジットビデオ信号CVoutに基づいた画像が正しく表示されるには、アナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVIndとの位相及び周波数は、一致していなければならない。
【００３１】
本発明を適用した位相補正回路は、例えば図２に示すように、アナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVIndを合成して、コンポジットビデオ信号CVoutを出力する際に、数値制御発振回路を用いて、ディジタル入力のビデオ信号CVIndのバースト信号の周波数を、アナログ入力のビデオ信号CVInRのバースト信号の周波数にロックするようにしている。すなわち、ディジタル入力のビデオ信号CVIndの位相及び周波数は、アナログ入力のビデオ信号CVInRの位相及び周波数に一致するように調整される。換言すると、ディジタル入力のビデオ信号CVIndのバースト信号の周波数及び位相は、アナログ入力のビデオ信号CVInRのバースト信号の周波数及び位相と比較される。そして、ディジタル入力のビデオ信号CVIndと、アナログ入力のビデオ信号CVInRとの各バースト信号の周波数及び位相の差が検出され、この差によってディジタル入力のビデオ信号CVIndのバースト信号の周波数及び位相が補正される。
【００３２】
具体的には、この位相補正回路は、図２に示すように、コンポジットカラービデオ信号からバースト信号を分離する２つのバースト分離回路５０、５２を備えている。バースト分離回路５０には、アナログ入力のビデオ信号CVInRが供給されており、このバースト分離回路５０は、アナログ入力のビデオ信号CVInRからバースト信号（以下、アナログバースト信号という。）を分離する。一方、バースト分離回路５２には、ディジタル入力のビデオ信号CVIndが供給されており、このバースト分離回路５２は、ディジタル入力のビデオ信号CVIndからバースト信号（以下、ディジタルバースト信号という。）を分離する。そして、これらのバースト信号は、位相／周波数検出回路５４に供給される。
【００３３】
位相／周波数検出回路５４は、アナログバースト信号とディジタルバースト信号を比較して、アナログ入力のビデオ信号CVInRのバースト信号とディジタル入力のビデオ信号CVIndのバースト信号間の位相及び周波数の差を検出する。そして、位相／周波数検出回路５４は、この差に応じた補正信号を生成して、チャージポンプ５６に供給する。チャージポンプ５６の出力には、その一端が接地され、容量がＣ１のコンデンサ５７が接続されており、チャージポンプ５６は、位相／周波数検出回路５４から供給される補正信号に基づいてコンデンサ５７の充電又は放電を行う。また、チャージポンプ５６の出力には、数値制御発振器（numerically controlled oscillator：以下、ＮＣＯという。）が接続されており、このＮＣＯ５８は、コンデンサ５７の端子電圧によって、その発振周波数が制御される。そして、ＮＣＯ５８は、正弦波信号VBを間欠（バースト状に）して加算器６０に供給する。加算器６０は、ＮＣＯ５８からのバースト状の正弦波信号VBをディジタル入力のビデオ信号CVIndに挿入する。かくして、この位相補正回路は、ディジタル入力のビデオ信号CVIndの位相を調整して、アナログ入力のビデオ信号CVInRの位相にロックする。ところで、この実施例では、加算器６０とＮＣＯ５８の一部は、ディジタルエンコーダ回路３０に内蔵されており、位相補正回路の残りの部分（ＮＣＯ５８の一部も含む）は、以下に説明するように、ビデオ／グラフィックスオーバーレイ回路４０に内蔵されている。
【００３４】
ここで、ＮＣＯ５８の具体的な回路構成について説明する。
【００３５】
ＮＣＯ５８は、例えば図３に示すように、パルス幅変調器（pulse width modulator：以下、ＰＷＭという。）６２と、カウンタ６４と、加算回路６６と、ラッチ回路６８と、サインルックアップテーブル７０とを備える。
【００３６】
チャージポンプ５６の出力、すなわちチャージポンプ５６とコンデンサ５７の接続点の電圧は、ＰＷＭ６２に入力される。ＰＷＭ６２のパルス出力VPWMは、いわゆるイネーブル信号としてカウンタ６４に供給される。水平リセット信号HResetは、リセット入力としてカウンタ６４に供給される。カウンタ６４の出力であるカウント値Coutは、加算回路６６に供給される。加算回路６６の出力は、ラッチ回路６８に供給される。ラッチ回路６８の出力は、加算回路６６に供給され、すなわちフィードバックされ、加算回路６６とラッチ回路６８からなるフィードバックループでアキュムレータ回路（累積回路）が構成されている。また、ラッチ回路６８の出力は、アドレスとしてサインルックアップテーブル７０に供給される。そして、サインルックアップテーブル７０は、アドレスに基づいて正弦波信号VBをバースト状に発生し、ディジタル入力のビデオ信号CVIndのバースト信号として加算器６０に供給する。
【００３７】
ところで、この実施例では、ＰＷＭ６２は、ビデオ／グラフィックスオーバーレイ回路４０に内蔵されており、カウンタ６４、加算回路６６、ラッチ回路６８及びサインルックアップテーブル７０は、ディジタルエンコーダ回路３０に内蔵されている。したがって、ＰＷＭ６２のパルス出力VPWMは、ビデオ／グラフィックスオーバーレイ回路４０からディジタルエンコーダ回路３０に、位相制御信号として供給される。また、水平リセット信号HResetも、水平同期パルスが検出されたときに、ビデオ／グラフィックスオーバーレイ回路４０からディジタルエンコーダ回路３０に供給される。ディジタル入力のビデオ信号CVIndは、ディジタルエンコーダ回路３０からビデオ／グラフィックスオーバーレイ回路４０に供給される。
【００３８】
以上のようにして、本発明を適用した位相制御回路は、ディジタル入力のビデオ信号CVIndの位相及び周波数を、アナログ入力のビデオ信号CVInRの位相及び周波数にロックする。すなわち、アナログ入力のビデオ信号CVInRの位相及び周波数は調整されず、アナログ入力のビデオ信号CVInRは主信号として使用され、それに対し、ディジタル入力のビデオ信号CVIndが、調整されてアナログ入力のビデオ信号CVInRに追従する。
【００３９】
ＶＣＸＯ３２は、システムクロック信号をディジタルエンコーダ回路３０に供給する。このＶＣＸＯ３２には、位相／周波数検出回路５４で検出されたアナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVInd間の周波数の差に応じた制御信号VCXOCONTが、ビデオ／グラフィックスオーバーレイ回路４０から供給されている。したがって、ＶＣＸＯ３２は、アナログ入力のビデオ信号CVInRとディジタル入力のビデオ信号CVIndを混合するために、制御信号VCXOCONTに基づいて、出力するシステムクロック信号の周波数を調整し、すなわちディジタル入力のビデオ信号CVIndの周波数をアナログ入力のビデオ信号CVInRの周波数に一致させる。この実施例において、ＶＣＸＯ３２は、公称値２７ＭＨｚのシステムクロック信号を発生する。
【００４０】
具体的には、バースト分離回路５０は、アナログ入力のビデオ信号CVInRからバースト信号を分離して、位相／周波数検出回路５４に供給し、バースト分離回路５２は、ディジタル入力のビデオ信号CVIndからバースト信号を分離して、位相／周波数検出回路５４に供給する。位相／周波数検出回路５４は、バースト信号が存在する期間中、２つのバースト信号間の位相及び周波数の誤差を検出し、検出した誤差、すなわち上述した補正信号を、適切な充電制御信号としてチャージポンプ５６に供給する。チャージポンプ５６は、充電制御信号に基づいて、コンデンサ５７の充電又は放電を行う。したがって、コンデンサ５７の端子間電圧は、２つのバースト信号間の位相及び周波数の誤差に対応した電圧（以下、誤差電圧という。）Ｖｃ１である。この誤差電圧Ｖｃ１は、ＰＷＭ６２を制御するために用いられる。ＰＷＭ６２は、誤差電圧Ｖｃ１に対応したデューティを有するパルス出力VPWMを発生し、イネーブル信号としてカウンタ６４に供給する。例えば図４ａ、５ａに示すように、ＰＷＭ６２は、誤差電圧Ｖｃ１がより高いときには、デューティがより大きなパルス出力VPWMを出力する。この実施例では、コンデンサ５７に蓄えられた誤差電圧Ｖｃ１は、１〜４Ｖであり、ＰＷＭ６２は、誤差電圧Ｖｃ１が１Ｖレベルのときは、デューティが０％のパルス出力VPWMを出力し、４Ｖレベルのときは、デューティが１００％のパルス出力VPWMを出力する。なお、図４には、デューティがＷである第１のパルス出力VPWMに対するカウンタ６４の出力であるカウント値Cout（図４ｂ）とサインルックアップテーブル７０の出力であるバースト信号ＶＢ（図４ｃ）を示し、図５には、デューティが２Ｗである第２のパルス出力VPWMに対するカウンタ６４のカウント値Cout（図５ｂ）とサインルックアップテーブル７０のバースト信号ＶＢ（図５ｃ）を示している。このように、ＰＷＭ６２からのパルス出力VPWMのデューティが変化すると、カウンタ６４のカウント値Coutとバースト信号ＶＢの周波数が比例して変化する。
【００４１】
ＰＷＭ６２からのパルス出力VPWMは、イネーブル信号として、ディジタルエンコーダ回路３０に内蔵されたカウンタ６４に供給される。カウンタ６４は、バースト信号の前に位置する水平同期パルスに同期した水平リセット信号HResetによってリセットされるとともに、イネーブル信号が供給されているときに、すなわちバースト信号の期間にカウント動作を行い、パルス出力VPWMのデューティに比例したカウント値Coutを出力する。そして、このカウント値Coutは、アキュムレータ回路を構成する加算回路６６に供給される。また、この加算回路６６には、ラッチ回路６８から、前回までの累積値が供給されているので、加算回路６６は、カウンタ６４のからのカウント値Coutと、前回までの累積値を加算して、新たな累積値をラッチ回路６８に供給する。このラッチ回路６８にラッチされた累積値、例えばバースト信号の期間中における累積値Cout、２Cout、３Cout、・・・は、アドレスとしてサインルックアップテーブル７０に供給される。サインルックアップテーブル７０は、ラッチ回路６８から供給される累積値をアドレスとして、正弦波信号VBを出力する。すなわち、サインルックアップテーブル７０には、正弦波の離散的な波高値が予め記憶されており、サインルックアップテーブル７０は、ラッチ回路６８からの累積値をアドレスとして、これらの波高値をバースト信号の期間中に出力する。したがって、サインルックアップテーブル７０から出力される正弦波信号VBの周波数は、このサインルックアップテーブル７０がスキャンされる速度に基づき、すなわちカウンタ６４のカウント値Coutに比例する。例えば図４、５で説明したように、カウンタ６４からのカウント値Coutが大きいと、正弦波信号VBの周波数は高くなり、カウント値Coutが小さいと、その周波数は、低くなる。
【００４２】
本発明では、発明の構成と作用の原理を容易に理解するため、詳細を組み込んだ特定の実施例に関して説明してきた。ここで説明した特定の実施例は、特許請求の範囲を限定するものはない。当業者には、本発明の趣旨を逸脱しない範囲で、説明のために選択された実施例を変更できることは明らかである。
【００４３】
【発明の効果】
以上の説明から明らかなように、本発明では、第１の位相及び第１の周波数を有するアナログ入力のコンポジットビデオ信号と、ディジタル信号として入力され、アナログ信号に変換された後に第２の位相及び第２の周波数を有するディジタル入力のコンポジットビデオ信号とを、所定の比率ので合成して、出力コンポジットビデオ信号を生成する際に、アナログ入力のコンポジットビデオ信号を主信号とし、ディジタル入力のコンポジットビデオ信号を従信号とし、数値制御発振手段を用いて、第２の位相及び第２の周波数を第１の位相及び第１の周波数に一致させることにより、電圧制御発振器（ＶＣＯ）を用いた装置で問題となっていた回路部品の温度変化や経年変化による位相シフトを防止することができ、例えば出力ビデオ信号の色の誤差や歪みをなくすことができる。
【図面の簡単な説明】
【図１】  本発明を適用したビデオ表示装置を示すブロック図である。
【図２】  本発明を適用した位相補正回路を示すブロック図である。
【図３】  本発明を適用した位相補正回路を示すブロック図である。
【図４】  数値制御発振器の動作を示すタイムチャートである。
【図５】  数値制御発振器の動作を示すタイムチャートである。
【図６】  従来のディジタルエンコーダを示す図である。
【符号の説明】
５０  バースト分離回路、５２  バースト分離回路、５４  位相／周波数検出回路、５６  チャージポンプ、５８  数値制御発振器、６０  加算器、６２  パルス幅変調器、６４  カウンタ、６６  加算回路、６８  ラッチ、７０  サインルックアップテーブル
【図１】
0004313852.tif 000003
【図２】
0004313852.tif 000004
【図３】
0004313852.tif 000005
【図４】
0004313852.tif 000006
【図５】
0004313852.tif 000007
【図６】
0004313852.tif 000008