(57)【特許請求の範囲】
【請求項１】
信号処理システムであって、
集積回路のピンに結合され、前記集積回路内部の第１の信号に作用する第１の動作機能を与える手段と、
制御信号に応答して、外部からの第２の信号を、前記集積回路のピンに結合および非結合させる手段と、
から成り、
前記第２の信号が前記ピンに結合されると、前記集積回路内にある第２の動作機能を与える手段が、前記第２の信号に作用し、
前記第２の信号が前記ピンに結合されると、前記第１の信号が前記ピンにおいて自動的に動作不能にされる、前記信号処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路（Ｉｎｔｅｇｒａｇｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）の１つの端子に信号の機能を多重化する回路構成に関し、特に、外部信号を切り替えてＩＣに結合させ、ＩＣの動作機能を利用して外部信号を制御できるようにする信号処理システムに関するものである。
【０００２】
【従来の技術】
信号処理回路が集積回路の形態で多量に製造されるに伴い、ＩＣの製造者はＩＣの接続点の数をできるだけ少なくすることが望ましい。
【０００３】
何故なら、外部回路との接続はＩＣパッケージ上のピン（ｐｉｎ）を介して行わねばならず、これはＩＣのサイズとコストを決定する１つの要因となるからである。
【０００４】
低コストの電子装置、例えば、テレビジョン受像機またはラジオ受信機の場合、オーディオ信号処理用に作られたＩＣにおいて、外部オーディオ入力を備えず、内部に音量調節を有する装置の前面パネルにオーディオ／ビジュアル入力ジャックを備えることが望ましい。ＩＣにこのような望ましい特徴を組み入れるには通常、このような補助（ａｕｘｉｌｉａｒｙ）オーディオ信号の音量調節のためにオーディオ用のＩＣを別個に使用する必要がある。これには相当に余分なコストが掛かる。従って、ＩＣを最大限に利用するためには、ＩＣの製造者が以前は他の目的に供していたＩＣの端子において付加的機能を組み合わせるかまたは多重化することが望ましい。本文中で、ＩＣの「ピン（ｐｉｎ）」と「端子（ｔｅｒｍｉｎａｌ）」は同義語である。
【０００５】
集積回路のピンの多重使用については、例えば、特許文献１、特許文献２および特許文献３に開示されている。特許文献４に開示されているディジタルＩＣでは、外部ディジタル信号は、ディジタル・デエンファシス（ｄｅ‐ｅｍｐｈａｓｉｓ）回路の切替えに使用されるＩＣピンに接続される。特許文献５では、１つの入力端子を電圧レベルの異なる２つの信号に使用している。
【０００６】
【特許文献１】
米国特許第４，４３４，４７４号明細書
【特許文献２】
米国特許第４，２９３，８７０号明細書
【特許文献３】
米国特許第４，１７３，７６９号明細書
【特許文献４】
米国特許第５，５９４，４４２号明細書
【特許文献５】
米国特許第４，６７５，５５０号明細書
【０００７】
【発明が解決しようとする課題】
本発明の構成により、外部信号を切り替えてＩＣに結合させることにより集積回路（ＩＣ）の貴重なピンを多重化することが可能となり、これによってＩＣのコストおよびサイズを削減することが可能となる。
【０００８】
【課題を解決するための手段】
ＩＣを備える信号処理システムにおいて、固有の内部（ｉｎｔｒｉｎｓｉｃ）信号がＩＣの１つのピンに供給され、この信号に対する第１の動作機能がそのピンに発生され、更に信号の経路に沿って発生される。この信号に対する第２の動作機能はＩＣの内部に発生される。外来の外部信号は切り替えられてこのピンに結合され、第２の動作機能が外部信号に作用することができる。第２の信号は低いソース・インピーダンスでピンに結合され、第２の信号が切り替えられて動作すると、第１の動作機能は無効にされ（ｄｅｆｅａｔ）て、第１の信号は大幅に減衰される。回路が切り替えられて第２の信号をピンに結合させないようにすると、外部信号の信号路および低いソース・インピーダンスは何れも外されるので、第１の動作機能およびＩＣのピンにおける第１の信号が回復される。
特許請求の範囲と実施例との対応関係を実施例で使われている参照番号を用いて示すと以下の通りである。
（請求項１）  信号処理システムであって、
集積回路のピン（５１）において、前記集積回路内部の第１の信号に第１の動作機能を与える手段（２０）と、
外部からの第２の信号（７０）を、前記集積回路のピンに結合させる手段（４０〜６０）とから成り、
前記集積回路内にある第２の動作機能を与える手段（２２）が、前記第２の信号に作用し、
前記第２の信号は、インまたはアウトに切り替えられ、前記第２の信号がインのとき、前記第１の信号が前記ピンにおいて動作不能にされる、前記信号処理システム。
【０００９】
【発明の実施の形態】
この集積回路は、東芝製のＴＢ１２５３ＡＮマイクロプロセッサである。図１は、関係するＩＣピンの概略図を示す。４．５ＭＨｚの音声搬送波ＩＦ信号はピン１に結合される。ＩＦ信号は、増幅器１４で増幅され、ＦＭ検波器／復調器（ｄｅｔｅｃｔｏｒ／ｄｅｍｏｄｕｌａｔｏｒ）１６で増幅され復調される。ピン５０は直流（ＤＣ）フィルタ・ピンであり、コンデンサ１８はグランド（ｇｒｏｕｎｄ：大地）に接続される。ピン５１はデエンファシス・ピンであり、２２００ｐＦコンデンサ２０はグランドに接続され、３４Ｋｏｈｍ内部抵抗３４（図２参照）と組み合わせて、ＳＮ（信号対雑音）比改善のためにＦＭ送信機でＦＭ信号に与えられるプリエンファシスの等化に必要な７５μｓｅｃのデエンファシス特性を与える。減衰器（ａｔｔｅｎｕａｔｏｒ）２２はオーディオ信号路内で検波器／復調器１６に続き、検波器１６から得られる復調された内部（ｉｎｔｒｉｎｓｉｃ）オーディオ信号だけに作用し、外部ソースからの信号には作用しない。何故なら、このＩＣチップにはそのような外部（ｅｘｔｒｉｎｓｉｃ）信号を受け入れる手段が設けられていなかったからである。減衰器２２からの出力はピン４に結合され、広帯域（ｗｉｄｅｂａｎｄ）ＦＭステレオ出力信号となる。しかしながら、以下に説明するように、本発明の態様によれば、デエンファシス・フィルタを含むピン５１の二重（ｄｕａｌ）使用が可能となり、このチップは減衰器２２により制御できる外部信号の入力を受け入れることができる。
【００１０】
図２に、ピン５１、５３、５６についてＩＣの内部回路の概略図を示す。ピン５６はピン５１と５３に対して基準電位にある。復調されたオーディオ信号はトランジスタ３０、３２によってピン５１に結合される。デエンファシス・コンデンサ２０は抵抗３４と共に７５μｓｅｃデエンファシス・フィルタ回路となる。次に、ピン５１からの信号はトランジスタ３６に、そしてオーディオ減衰器２２に結合される。図２に示すチップの内部回路の残部は本発明を形成しない。従って、上述した特定の構成要素を除き、本発明を開示しクレームするのに必要な場合以外、図２のチップの内部回路についてこれ以上述べない。
【００１１】
ピン５１におけるデエンファシス・フィルタ・コンデンサは、オーディオ信号路内にあり、本発明の態様によれば、ピン５１は外部オーディオ信号の入力点である。適正な切替え（スイッチング）により、例えば、テレビジョン受像機の前面パネルのオーディオ・ジャックからの外部のオーディオ信号の音量を減衰する安価な方法が得られる。低インピーダンス・ソース（すなわち、コンデンサ２０のインピーダンスより低い）からピン５１に外部信号が入力され、この信号はトランジスタ３６に、そして減衰器２２に結合され、減衰器２２の作用をうける。この動作を行う回路を図３に示す。図４に示す回路はＮチャンネルＭＯＳ  ＦＥＴトランジスタを使用しており、対応する構成要素は図３と同じ番号で示す。図３で述べたことは図４にも適用され、簡略のために図４につき別個に同じ説明を繰り返し述べない。
【００１２】
図３と図４について説明する。信号結合（ｓｉｇｎａｌ  ｃｏｕｐｌｉｎｇ）モードにおいて、トランジスタ４０と４２は同じ伝導型（例えば、ＮＰＮ／ＮチャンネルＭＯＳ  ＦＥＴ）であり、電源ＶDDとグランド間に直列に接続され、外部信号はトランジスタ４０のエミッタ／ソース電極から得られ、結合コンデンサ４４を通り、デエンファシス・フィルタ・コンデンサ２０およびピン５１に至る。抵抗４６はトランジスタ４０のエミッタをトランジスタ４２のコレクタに結合させる。バイアス分圧抵抗４８、５０（電源ＶDDから結合される）はトランジスタ４２を飽和状態にし、抵抗４８と５０間の接合点はトランジスタ４０をその動作特性の線形部分にバイアスする。
【００１３】
端子７０における補助オーディオ入力からの信号（外部信号）は、結合コンデンサ５２と分離抵抗５４を通ってトランジスタ４０のベースに結合される。トランジスタ４０は、コレクタ接地で、エミッタ／ソース・フォロワの構成なので、この増幅器の出力インピーダンスは低い値（ここでは、抵抗４６の６８０ｏｈｍ）であり、トランジスタ４０のエミッタ／ソース電極の低出力インピーダンスと同様である。この構成の効果は二重である。第１に、低い出力インピーダンスにより、コンデンサ２０が外部信号に及ぼす悪い分流（ｓｈｕｎｔ）効果が消される。第２に、この低出力インピーダンスはピン５１からグランドに結合され、内部信号は事実上ゼロに減衰されるので、内部信号と外部信号は同時にピン５１に存在しない。すなわち、外部信号がスイッチ“オン”にされると、内部信号は“オフ”にされる。
【００１４】
図３および図４の回路を切り替えて制御するために、トランジスタ５９のコレクタはトランジスタ４０のベースに結合され、トランジスタ５９のベースはバイアスなしに分離抵抗６０を通って制御端子５８に結合される。上述した信号結合モードにおいて、トランジスタ５９（バイアスなし）は開路（ｏｐｅｎ  ｃｉｒｃｕｉｔ）であって、この信号結合回路に影響を及ぼさない。しかしながら、外部信号を“オフ”にするために正（プラス）の制御信号を端子５８に印加すると、トランジスタ５９は飽和して、トランジスタ４０のベースをほぼグランド電位に引き寄せる。トランジスタ４０は逆バイアス（カットオフ）になり、トランジスタ４２（既に飽和している）もカットオフになる。この信号非結合（ｎｏｎ‐ｃｏｕｐｌｉｎｇ）構成の効果は三重である。第１に、トランジスタ４０がカットオフされると、もはや外部信号はピン５１に結合されない。第２に、トランジスタ４０がカットオフされると、そのエミッタが呈する低いソース・インピーダンスは変えられ開路になる。第３に、トランジスタ４２（既に飽和している）はそのバイアスを失い、やはり切り替えられてカットオフ状態になるので、低いソース・インピーダンスの他方の抵抗４６は開路になる。従って、この信号非結合モードでは、内部信号の減衰は除去され、コンデンサ２０とピン５１に負荷する２個のインピーダンスは除去され、ピン５１への外部信号の結合は外され、内部信号とデエンファシス・フィルタ回路は通常の動作をする。
【００１５】
端子５８における制御信号は、前面パネルまたはリモコン信号に応答して、または前面パネルの切替え入力ジャックから前面パネルのプラグの挿入／取外しに反応して、例えば、マイクロプロセッサ（図示せず）から発生される。
【００１６】
本文中で使用される、動作（作用）、例えば、ＩＣのピンにおける切替え（スイッチング）は、ピンから物理的に離れて実行される電子的／電気的動作を含み、その動作はピンに結合される。
【００１７】
本文中で、伝導型は、トランジスタの製法（例えば、合金、エピタキシャル）に関わりなく、ＮＰＮまたはＰＮＰ接合型バイポーラ・トランジスタ、ＮまたはＰチャンネルのＪＦＥＴ（接合型電界効果トランジスタ）、ＣＭＯＳ（相補形ＭＯＳ）、ＭＯＳ  ＦＥＴ（電界効果トランジスタ）デバイス、などを含む。
【００１８】
本文中で、ＪＦＥＴ、ＣＭＯＳおよびＭＯＳ  ＦＥＴデバイスのゲートまたは制御電極は、接合型トランジスタのベース電極に相当し、ドレインとソースはそれぞれ、接合型トランジスタのコレクタとエミッタに相当するものと考えられている。最近の電界効果トランジスタは、個別素子またはＩＣの一部であるとに関係なく、対称的であり、ドレインとソースは互いに交換可能である。
【００１９】
本明細書中で使用される、内部（ｉｎｔｒｉｎｓｉｃ）信号とは、その信号がＩＣのピン５１に到達する前に既にＩＣ内に信号の流れを有する信号であり、外部（ｅｘｔｒｉｎｓｉｃ）信号とはＩＣの外部で発生した信号のことである。
【００２０】
以下に他の実施例を例示する。
（１）集積回路内部の第１の信号を供給する手段と、
集積回路のピンに発生される第１の動作機能を前記第１の信号に与える手段と、
集積回路によって前記第１の信号に第２の動作機能を与える手段と、
外部からの第２の信号を集積回路の前記ピンに結合させる手段と、から成り、前記第２の動作機能を与える手段が前記第２の信号に作用する、信号処理システム。
（２）前記第１および前記第２の信号がアナログ・オーディオ信号である、（１）記載の信号処理システム。
（３）前記第１の動作機能がデエンファシスであり、前記第２の動作機能が可変減衰器である、（１）記載の信号処理システム。
（４）前記第２の信号が入力または出力に切り替えられ、入力に切り替えられると、前記第１の信号がオフに切り替えられる、（１）記載の信号処理システム。
（５）前記ピンが双方向の信号路として働く、（１）記載の信号処理システム。
（６）集積回路のピンにおいて、集積回路内部の第１の信号に第１の動作機能を与える手段と、
外部からの第２の信号を集積回路の前記ピンに結合させる手段と、から成り、集積回路内に在って第２の動作機能を与える手段が前記第２の信号に作用する、信号処理システム。
（７）前記第１および前記第２の信号がアナログ・オーディオ信号である、（６）記載の信号処理システム。
（８）前記第１の動作機能がデエンファシスであり、前記第２の動作機能が可変減衰器である、（６）記載の信号処理システム。
（９）前記第２の信号が前記ピンにおいて入力または出力に切り替えられ、入力に切り替えられると、前記ピンにおいて前記第１の信号が動作不能にされる、（６）記載の信号処理システム。
（１０）前記ピンが双方向の信号路として働く、（６）記載の信号処理システム。
（１１）集積回路のピンにおいて、集積回路内部の第１の信号に動作機能を与える手段と、
外部からの第２の信号を集積回路の前記ピンに結合させる手段と、から成り、前記第２の信号が前記ピンに結合されると、前記ピンに存在する前記第１の信号がオフに切り替えられる、信号処理システム。
（１２）前記第１および前記第２の信号がアナログ・オーディオ信号である、（１１）記載の信号処理システム。
（１３）前記第１の動作機能がデエンファシスである、（１１）記載の信号処理システム。
（１４）前記ピンが双方向の信号路として働く、（１１）記載の信号処理システム。
（１５）集積回路内部の第１の信号を供給する手段と、
集積回路のピンにおいて前記第１の信号に第１の動作機能を与える手段と、
集積回路によって前記第１の信号に第２の動作機能を与える手段と、
外部からの第２の信号を集積回路の前記ピンに結合させる手段と、から成り、前記第２の動作機能を与える手段が前記第２の信号に作用し、
前記第２の信号は入力または出力に切り替えられ、入力に切り替えられると、前記ピンにおいて前記第１の信号はオフに切り替えられる、信号処理システム。
（１６）前記ピンが双方向の信号路として働く、（１５）記載の信号処理システム。
（１７）集積回路内部の第１の信号を供給する手段と、
集積回路のピンにおいて前記第１の信号に第１の動作機能を与える手段と、
集積回路によって前記第１の信号に第２の動作機能を与える手段と、
外部からの第２の信号を集積回路の前記ピンに結合させる手段と、から成り、第２の動作機能を与える前記手段が前記第２の信号に作用し、
前記ピンが双方向の信号路として働き、
前記第２の信号は入力または出力に切り替えられ、入力に切り替えられると前記第１の信号が前記ピンにおいてオフに切り替えられる、信号処理システム。
（１８）信号を切替え可能に結合させる回路であって、
各々がそれぞれベース／ゲート電極とエミッタ／ソース電極とコレクタ／ドレイン電極を有する第１および第２のトランジスタを具え、該２個のトランジタは同じ伝導型であり且つ電源と基準点との間に直列に結合されており、
信号結合モードにおいて、出力信号は前記第１のエミッタ／ソース電極から結合され、前記第２のコレクタ／ドレイン電極は抵抗を通って前記第１のエミッタ／ソース電極に結合され、
前記第１のベース／ゲート電極はバイアス手段を有し且つ入力信号を受信し、前記バイアス手段は前記第１のトランジスタを線形の信号伝送状態にし、前記出力信号は前記第１のエミッタ／ソース電極によって結合され、前記バイアス手段はまた前記第２のベース／ゲート電極をバイアスし、その結果、前記第２のトランジスタは飽和状態になり、
前記バイアス手段は前記第１のトランジスタが信号非結合状態になるように、前記第１のトランジスタをカットオフ状態にすることによって、この回路は信号結合モードから信号非結合モードに切り替えられ、前記バイアス手段は前記第２のコレクタ／ドレイン電極の作用により、また前記第２のトランジスタをカットオフ状態にするので、前記第１のエミッタ／ソース電極は切り替えられて前記基準点に対して高いインピーダンスになり、このようにして、前記第１のエミッタ／ソース電極によりインピーダンス負荷を除去する、前記信号を切替え可能に結合させる回路。
【図面の簡単な説明】
【図１】関係する集積回路のピンの略図と共に、前記ピンに関連する電子的機能のプロック図を示す。
【図２】図１の集積回路の関係する部分の概略図を示す。
【図３】本発明の態様による信号結合回路の１つの実施例の概略図を示す。
【図４】本発明の態様による信号結合回路の別の実施例の概略図を示す。
【符号の説明】
１４  増幅器
１６  ＦＭ検波器／復調器
１８  コンデンサ
２０  デエンファシス・コンデンサ
２２  減衰器
３０  トランジスタ
３２  トランジスタ
３６  トランジスタ
４０  トランジスタ
４２  トランジスタ
４４  コンデンサ
４６  抵抗
４８  抵抗
５０  抵抗
５２  結合コンデンサ
５４  分離抵抗
５６  トランジスタ
５８  制御端子
６０  分離抵抗
７０  補助オーディオ入力(外部信号)端子
【図１】
0004240985.tif 000002
【図２】
0004240985.tif 000003
【図３】
0004240985.tif 000004
【図４】
0004240985.tif 000005