(57)【特許請求の範囲】
【請求項１】
ＩＣテスタにより論理アドレスとともに不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置において、
前記論理アドレスと前記被試験デバイスの物理アドレスとを対応付ける定義テーブルを記憶する定義テーブル記憶手段と、
この定義テーブル記憶手段に記憶された定義テーブルに基づいて前記論理アドレスを前記物理アドレスに変換するアドレス変換手段と、
前記不良解析データを前記アドレス変換手段により変換された物理アドレスに対応付ける手段と、
を備え、
前記定義テーブル記憶手段には、
前記論理アドレスの全ビットパターンと、前記物理アドレスの全領域を複数に分割してなる物理アドレス領域と、この分割されてなる物理アドレス領域の種類を示すセル番号とを対応づける第１の定義テーブルと、
前記論理アドレスの全ビットパターンと、前記物理アドレス領域内の一つの物理アドレスとを対応づける第２の定義テーブルとが設定され、
前記アドレス変換手段は、
前記第１の定義テーブルの設定内容に基づいて前記論理アドレスと対応する前記物理アドレス領域を特定し、
前記第２の定義テーブルに基づいて、特定した物理アドレス領域内の一つの物理アドレスを特定する
ことを特徴とする不良解析装置。
【請求項２】
ＩＣテスタにより論理アドレスとともに不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置において前記論理アドレスを前記被試験デバイスの物理アドレスに変換するアドレス変換方法であって、
前記論理アドレスと前記被試験デバイスの物理アドレスとを対応付ける定義テーブルを記憶する定義テーブル記憶行程と、
この記憶された定義テーブルに基づいて前記論理アドレスを前記物理アドレスに変換するアドレス変換行程と、
前記不良解析データを前記アドレス変換手段により変換された物理アドレスに対応付ける行程と、
を含み、
前記定義テーブル記憶行程は、
前記論理アドレスの全ビットパターンと、前記物理アドレスの全領域を複数に分割してなる物理アドレス領域と、この分割されてなる物理アドレス領域の種類を示すセル番号とを対応づける第１の定義テーブルと、
前記論理アドレスの全ビットパターンと、前記物理アドレス領域内の一つの物理アドレスとを対応づける第２の定義テーブルとを記憶し、
前記アドレス変換行程は、
前記第１の定義テーブルの設定内容に基づいて前記論理アドレスと対応する前記物理アドレス領域を特定し、
前記第２の定義テーブルに基づいて、特定した物理アドレス領域内の一つの物理アドレスを特定する
ことを特徴とする不良解析装置のアドレス変換方法。
【請求項３】
ＩＣテスタにより論理アドレスとともに不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置において前記論理アドレスを前記被試験デバイスの物理アドレスに変換するためのコンピュータが実行可能なプログラムを記憶した記憶媒体であって、
前記論理アドレスと前記被試験デバイスの物理アドレスとを対応付ける定義テーブルを記憶するためのコンピュータが実行可能なプログラムコードと、
この記憶された定義テーブルに基づいて前記論理アドレスを前記物理アドレスに変換するためのコンピュータが実行可能なプログラムコードと、
前記不良解析データを前記アドレス変換手段により変換された物理アドレスに対応付けるためのコンピュータが実行可能なプログラムコードと、を含み、
前記定義テーブルを記憶するためのプログラムコードは、
前記論理アドレスの全ビットパターンと、前記物理アドレスの全領域を複数に分割してなる物理アドレス領域と、この分割されてなる物理アドレス領域の種類を示すセル番号とを対応づける第１の定義テーブルと、
前記論理アドレスの全ビットパターンと、前記物理アドレス領域内の一つの物理アドレスとを対応づける第２の定義テーブルと
を記憶するためのコンピュータが実行可能なプログラムコードを含み、
前記アドレス変換するためのプログラムコードは、
前記第１の定義テーブルの設定内容に基づいて前記論理アドレスと対応する前記物理アドレス領域を特定し、
前記第２の定義テーブルに基づいて、特定した物理アドレス領域内の一つの物理アドレスを特定するためのコンピュータが実行可能なプログラムコードを含む
プログラムを格納したことを特徴とする記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリの不良解析装置に関わり、論理アドレス空間に格納された不良解析データを、実際のメモリデバイス上の物理アドレス空間で解析可能とするために、不良解析データが格納された任意の論理アドレスを物理アドレスに変換する不良解析装置、及びそのアドレス変換方法に関する。
【０００２】
【従来の技術】
従来、ＩＣテスタにおいてメモリデバイスをテストする場合は、予めテストプログラムに設定された論理アドレスをメモリデバイス上に形成されたメモリセルに割り当て、その論理アドレス毎にメモリセルの機能テストが行われ、その論理アドレス毎にメモリセルが正常か不良かが判定される。
【０００３】
そして、ＩＣテスタでは、不良と判定されたメモリセルのテストデータは、内蔵するフェイルメモリに論理アドレスとともに不良データとして記憶される。
ＩＣテスタ内のフェイルメモリに論理アドレスとともに記憶された不良データは、ＩＣテスタに接続される不良解析装置により読み出されて、更に詳細な不良原因が解析され、その不良解析結果が不良解析データとして論理アドレスと対応付けて出力される。
【０００４】
【発明が解決しようとする課題】
しかし、従来の不良解析装置では、不良解析結果が不良解析データとして論理アドレスと対応付けて出力されるだけであったため、実際のメモリデバイス上のメモリセル位置を示す物理アドレスとの対応関係を示す機能は搭載されていなかった。
【０００５】
このため、ユーザは、不良解析装置から出力された不良解析データを見ただけでは、実際のメモリデバイス上で不良となったメモリセルの物理的な位置を特定することができず、パターン設計上の不具合等を抽出することが困難であるという問題があった。
【０００６】
本発明の課題は、論理アドレス空間に格納された不良解析データを、実際のメモリデバイス上の物理アドレス空間で解析可能とするために、不良解析データが格納された任意の論理アドレスを物理アドレスに変換して、メモリデバイス上の不良個所を物理的に特定可能とすることである。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、ＩＣテスタにより論理アドレスとともに不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置（例えば、図１の不良解析装置１）において、前記論理アドレスと前記被試験デバイスの物理アドレスとを対応付ける定義テーブル（例えば、図３（ｃ）の定義テーブルＢと、同図（ｅ）のサブテーブル）を記憶する定義テーブル記憶手段（例えば、図１の定義ファイル８３）と、この定義テーブル記憶手段に記憶された定義テーブルに基づいて前記論理アドレスを前記物理アドレスに変換するアドレス変換手段（例えば、図１のアドレス変換部６）と、前記不良解析データを前記アドレス変換手段により変換された物理アドレスに対応付ける手段と、を備え、前記定義テーブル記憶手段には、前記論理アドレスの全ビットパターンと、前記物理アドレスの全領域を複数に分割してなる物理アドレス領域と、この分割されてなる物理アドレス領域の種類を示すセル番号とを対応づける第１の定義テーブルと、前記論理アドレスの全ビットパターンと、前記物理アドレス領域内の一つの物理アドレスとを対応づける第２の定義テーブルとが設定され、前記アドレス変換手段は、前記第１の定義テーブルの設定内容に基づいて前記論理アドレスと対応する前記物理アドレス領域を特定し、前記第２の定義テーブルに基づいて、特定した物理アドレス領域内の一つの物理アドレスを特定することを特徴とする。
【０００８】
請求項１記載の発明の不良解析装置によれば、前記定義テーブル記憶手段と前記アドレス変換手段とを備えることにより、論理アドレスのみに対応付けられていた不良解析データを、実際の被試験デバイス上の物理アドレスとの対応付けができる。また、前記定義テーブル記憶手段は、前記第１の定義テーブルと前記第２の定義テーブルとを記憶し、前記アドレス変換手段は、前記第１の定義テーブルにより物理アドレス領域を特定し、前記第２の定義テーブルにより特定した物理アドレス領域内の物理アドレスを特定することにより、第１の定義テーブルと第２の定義テーブルとを用いて、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上でき、アドレス変換機能の利便性を更に向上できる。
【０００９】
請求項２記載の発明は、ＩＣテスタにより論理アドレスとともに不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置（例えば、図１の不良解析装置１）において前記論理アドレスを前記被試験デバイスの物理アドレスに変換するアドレス変換方法（例えば、図１のアドレス変換部６で実行される図４のアドレス変換処理）であって、前記論理アドレスと前記被試験デバイスの物理アドレスとを対応付ける定義テーブルを記憶する定義テーブル記憶行程（例えば、図１の定義ファイル８３への図３（ｃ）の定義テーブルＢ及び同図（ｅ）のサブテーブルの記憶）と、この記憶された定義テーブルに基づいて前記論理アドレスを前記物理アドレスに変換するアドレス変換行程（例えば、図１のアドレス変換部６で実行される図４のアドレス変換処理）と、前記不良解析データを前記アドレス変換手段により変換された物理アドレスに対応付ける行程と、を含み、前記定義テーブル記憶行程は、前記論理アドレスの全ビットパターンと、前記物理アドレスの全領域を複数に分割してなる物理アドレス領域と、この分割されてなる物理アドレス領域の種類を示すセル番号とを対応づける第１の定義テーブルと、前記論理アドレスの全ビットパターンと、前記物理アドレス領域内の一つの物理アドレスとを対応づける第２の定義テーブルとを記憶し、前記アドレス変換行程は、前記第１の定義テーブルの設定内容に基づいて前記論理アドレスと対応する前記物理アドレス領域を特定し、前記第２の定義テーブルに基づいて、特定した物理アドレス領域内の一つの物理アドレスを特定することを特徴とする。
【００１０】
請求項２記載の発明の不良解析装置のアドレス変換方法によれば、前記定義テーブル記憶行程と前記アドレス変換行程とを含むことにより、論理アドレスのみに対応付けられていた不良解析データを、実際の被試験デバイス上の物理アドレスとの対応付けを容易に実現するアドレス変換方法を提供できる。また、前記定義テーブル記憶行程は、前記第１の定義テーブルと前記第２の定義テーブルとを記憶し、前記アドレス変換行程は、前記第１の定義テーブルにより物理アドレス領域を特定し、前記第２の定義テーブルにより特定した物理アドレス領域内の物理アドレスを特定することにより、第１の定義テーブルと第２の定義テーブルとを用いて、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上でき、アドレス変換機能の利便性を更に向上するアドレス変換方法を提供できる。
【００１１】
請求項３記載の発明は、ＩＣテスタにより論理アドレスとともに不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置において前記論理アドレスを前記被試験デバイスの物理アドレスに変換するためのコンピュータが実行可能なプログラムを記憶した記憶媒体（例えば、図４のアドレス変換処理プログラムを記憶した図１のＨＤ８）であって、前記論理アドレスと前記被試験デバイスの物理アドレスとを対応付ける定義テーブルを記憶するためのコンピュータが実行可能なプログラムコード（例えば、図１の定義ファイル８３への図３（ｃ）の定義テーブルＢ及び同図（ｅ）のサブテーブルの記憶処理）と、この記憶された定義テーブルに基づいて前記論理アドレスを前記物理アドレスに変換するためのコンピュータが実行可能なプログラムコード（例えば、図１のアドレス変換部６で実行される図４のアドレス変換処理）と、前記不良解析データを前記アドレス変換手段により変換された物理アドレスに対応付けるためのコンピュータが実行可能なプログラムコードと、を含み、前記定義テーブルを記憶するためのプログラムコードは、前記論理アドレスの全ビットパターンと、前記物理アドレスの全領域を複数に分割してなる物理アドレス領域と、この分割されてなる物理アドレス領域の種類を示すセル番号とを対応づける第１の定義テーブルと、前記論理アドレスの全ビットパターンと、前記物理アドレス領域内の一つの物理アドレスとを対応づける第２の定義テーブルとを記憶するためのコンピュータが実行可能なプログラムコードを含み、前記アドレス変換するためのプログラムコードは、前記第１の定義テーブルの設定内容に基づいて前記論理アドレスと対応する前記物理アドレス領域を特定し、前記第２の定義テーブルに基づいて、特定した物理アドレス領域内の一つの物理アドレスを特定するためのコンピュータが実行可能なプログラムコードを含むプログラムを格納したことを特徴とする。
【００１２】
請求項３記載の発明の記憶媒体によれば、前記定義テーブルを記憶するためのコンピュータが実行可能なプログラムコードと、前記論理アドレスを前記物理アドレスに変換するためのコンピュータが実行可能なプログラムコードとを含むプログラムを格納することにより、不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置において論理アドレスのみに対応付けられていた不良解析データを、実際の被試験デバイス上の物理アドレスと対応付けるアドレス変換機能を容易に付加できる。また、前記定義テーブルを記憶するためのプログラムコードは、前記第１の定義テーブルと前記第２の定義テーブルとを記憶するためのコンピュータが実行可能なプログラムコードを含み、前記アドレス変換するためのプログラムコードは、前記第１の定義テーブルにより物理アドレス領域を特定し、前記第２の定義テーブルにより特定した物理アドレス領域内の物理アドレスを特定するためのコンピュータが実行可能なプログラムコードを含むことにより、第１の定義テーブルと第２の定義テーブルとを用いて、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上でき、アドレス変換機能の利便性を更に向上する機能を容易に付加できる。
【００１９】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
図１〜図４は、本発明を適用した不良解析装置１の一実施の形態を示す図である。
まず、構成を説明する。
図１は、本実施の形態における不良解析装置１の要部構成を示すブロック図であり、不良解析装置１は、ＣＰＵ２、入力部３、表示部４、Ｉ／Ｏ５、アドレス変換部６、バッファメモリ７、及びハードディスク装置（以下、ＨＤという）８により構成され、各部はバス９により接続される。
【００２０】
ＣＰＵ（Central Processing Unit ）２は、ＨＤ８に記憶された不良解析処理プログラムに基づいて、Ｉ／Ｏ５を介して外部のＩＣテスタ（図示せず）から伝送されるテスト対象メモリデバイスの各不良データ（論理アドレスを含む）の不良解析処理を実行し、その各不良解析結果を不良解析データとして論理アドレスと対応付けてＨＤ８内の論理アドレスファイル８１に記憶させる。
【００２１】
論理アドレスファイル８１では、後述するＩ／Ｏブロック単位の論理アドレスと対応付けて各不良解析データが記憶される。
また、定義ファイル８２では、Ｉ／Ｏブロック単位の論理アドレスを表現するＩ／Ｏブロック番号データ及び論理アドレスデータと、後述するテスト対象のメモリデバイス内の物理アドレス領域を分割する物理ブロックデータとを対応付けて定義した定義テーブルと、そのＩ／Ｏブロック番号データ及び論理アドレスデータと、物理ブロック内の物理アドレスとを対応付けて定義したサブテーブルとが格納される。
【００２２】
ＣＰＵ２は、後述するアドレス変換処理（図４参照）を実行し、論理アドレスファイル８１に記憶されたＩ／Ｏブロック単位の論理アドレスを読み出し、定義ファイル８２に格納された定義テーブルとサブテーブルとを参照して、読み出した論理アドレスをアドレス変換部６によりテスト対象メモリデバイス内の物理アドレスに変換させ、その物理アドレスとともに対応する論理アドレスの不良解析データを論理アドレスファイル８１から読み出して、物理アドレスファイル８２に記憶する。
【００２３】
入力部３は、カーソルキー、数字入力キー及び各種機能キー等を備えたキーボード及びマウスを含み、押下されたキーの押下信号やマウスの位置信号をＣＰＵ２に出力する。
【００２４】
表示部４は、ＣＲＴ（Cathode Ray Tube）等により構成され、ＣＰＵ２から入力される表示データとして不良解析結果や、そのテスト対象メモリデバイスの物理アドレスマップ等を表示する。
【００２５】
Ｉ／Ｏ５は、外部のＩＣテスタと専用線により接続され、ＩＣテスタから伝送されるメモリデバイスの不良データを受信してＣＰＵ２に出力する。また、Ｉ／Ｏ５は、ＣＰＵ２から入力される各種指示信号をＩＣテスタに送信する。
【００２６】
アドレス変換部６は、ＣＰＵ２からの指示により、ＨＤ８内の論理アドレスファイル８１に記憶された各不良解析データの論理アドレスと、ＨＤ８内の定義ファイル８３に記憶された定義テーブル及びサブテーブルとを読み出してバッファメモリ７に展開し、後述するアドレス変換処理（図４参照）を実行する。
【００２７】
バッファメモリ７は、ＲＡＭ（Random Access Memory）等により構成され、アドレス変換部６によりＨＤ８内の論理アドレスファイル８１から読み出された論理アドレスデータと、定義ファイル８３から読み出された定義テーブル及びサブテーブルが一時的に記憶される。
【００２８】
ＨＤ８は、ＣＰＵ２及びアドレス変換部６において実行されるアドレス変換処理プログラムを格納するとともに、図１に示す論理アドレスファイル８１、物理アドレスファイル８２、及び定義ファイル８３を格納する。
【００２９】
論理アドレスファイル８１は、ＣＰＵ２において実行される不良解析処理により出力される不良解析データを上記Ｉ／Ｏブロック単位の論理アドレスとともに記憶する。
【００３０】
物理アドレスファイル８２は、アドレス変換部６において実行されるアドレス変換処理により出力される物理アドレスと不良解析データとを対応付けて記憶する。
【００３１】
定義ファイル８３は、上記Ｉ／Ｏブロック単位の論理アドレスを表現するＩ／Ｏブロック番号データ及び論理アドレスデータと、後述するテスト対象のメモリデバイス内の物理アドレス領域を分割する物理ブロックデータとを対応付けて定義した定義テーブルと、そのＩ／Ｏブロック番号データ及び論理アドレスデータと、物理ブロック内の物理アドレスとを対応付けて定義したサブテーブルとを格納する。
【００３２】
定義テーブルとサブテーブルに各々設定される定義内容の前提として、上記Ｉ／Ｏブロック単位の論理アドレスを設定する論理マップ構成の具体例と、テスト対象メモリデバイス内の物理マップ構成の具体例とを図２（Ａ）、（Ｂ）に示して説明する。
【００３３】
図２（Ａ）は、Ｉ／Ｏブロック単位の論理アドレスを設定するための論理マップの一例を示しており、Ｘ方向１６ビット×Ｙ方向１６ビット単位でＩＯブロック番号Ｉ／Ｏ０１〜Ｉ／Ｏ０８が設定されたＩ／Ｏブロックが８ブロック分構成される。
【００３４】
Ｉ／ＯブロックＩ／Ｏ０１〜Ｉ／Ｏ０８は、同図（Ｂ）に示す３２ビット（ＲＯＷ：行）×６４ビット（ＣＯＬ：列）構成の物理マップ内で物理ブロック名Ａ（１，２），Ｂ（３，４），Ｃ（５，６），Ｄ（７，８）により分割された８種類の各物理ブロック内の物理アドレスを特定する論理アドレスの定義を、より少ないビット数で効率よく記述するために設定したものである。
【００３５】
したがって、論理アドレスファイル８１では、Ｉ／ＯブロックＩ／Ｏ０１〜Ｉ／Ｏ０８単位に設定される論理アドレスと対応付けて不良解析データが記憶される。
【００３６】
この場合、Ｉ／ＯブロックＩ／Ｏ０１〜Ｉ／Ｏ０８は、その各Ｉ／Ｏブロック番号は３ビット分の２進数で定義でき、その定義ビットとして、例えば「ＩＯ０，ＩＯ１，ＩＯ２」を割り当てる。
【００３７】
また、各Ｉ／ＯブロックＩ／Ｏ０１〜Ｉ／Ｏ０８は、Ｘ方向１６ビット×Ｙ方向１６ビットで構成されるため、各Ｉ／ＯブロックのＸ論理アドレスは図中に示す「Ｘ０，Ｘ１，Ｘ２，Ｘ３」４ビット分の２進数を割り当てれば定義でき、そのＹ論理アドレスも図中に示す「Ｙ０，Ｙ１，Ｙ２，Ｙ３」４ビット分の２進数を割り当てれば定義できる。
【００３８】
本実施の形態では、論理マップ内のＩ／Ｏブロック構成に基づいて、Ｉ／Ｏブロック番号を示す「ＩＯ０，ＩＯ１，ＩＯ２」定義ビットと、各Ｉ／Ｏブロック内のＸ論理アドレスとＹ論理アドレスとを示す「Ｘ０，Ｘ１，Ｘ２，Ｘ３」定義ビット及び「Ｙ０，Ｙ１，Ｙ２，Ｙ３」定義ビットとを関連付けて設定することにより、同図（Ｂ）の物理マップ内の物理アドレスを特定する。
【００３９】
このようなＩ／Ｏブロック番号とＸ論理アドレス及びＹ論理アドレスを示す各定義ビットの設定により物理アドレスを特定するため、同図（Ｂ）の物理マップにおいてＣＯＬ方向に示す「Ｘ３，Ｐ１，Ｙ３」と、そのＲＯＷ方向に示す「Ｐ２」との対応関係について以下に説明する。
【００４０】
図２（Ｂ）の物理マップ内のＣＯＬ方向に示す「Ｘ３」は、上記Ｘ論理アドレスを示すＸ３定義ビットと対応付けられており、物理マップ内のＣＯＬ方向全体のＸ物理アドレス領域を２分割して特定するために用いられる。
【００４１】
すなわち、Ｘ３定義ビットに「０」が設定された場合は、物理マップ内のＸ物理アドレス「０〜３１」領域を特定し、Ｘ３定義ビットが「１」に設定された場合は、Ｘ物理アドレス「３２〜６３」領域を特定する。
【００４２】
さらに、物理マップ内のＣＯＬ方向に示す「Ｐ１」は、上記Ｉ／Ｏブロック番号を示すＩＯ１定義ビットと対応付けられており、物理マップ内の上記Ｘ３定義ビットの設定により特定されるＸ物理アドレス領域を、更に２分割して特定するために用いられる。
【００４３】
すなわち、Ｘ３定義ビットとＩＯ１定義ビットとを組み合わせて（Ｘ３，ＩＯ１）として設定すると、（０，０）に設定された場合は、物理マップ内のＸ物理アドレス「１６〜３１」領域を特定し、（０，１）に設定された場合はＸ物理アドレス「０〜１５」領域を特定する。
【００４４】
また、（Ｘ３，ＩＯ１）が（１，０）に設定された場合はＸ物理アドレス「４８〜６３」領域を特定し、（１，１）に設定された場合はＸ物理アドレス「３２〜４７」領域を特定する。
【００４５】
さらに、物理マップ内のＣＯＬ方向に示す「Ｙ３」は、上記Ｙ論理アドレスを示すＹ３定義ビットと対応付けられており、物理マップ内の上記ＩＯ１定義ビットの設定により特定されるＸ物理アドレス領域を、更に２分割して特定するために用いられる。
【００４６】
すなわち、Ｘ３定義ビットとＩＯ１定義ビットとＹ３定義ビットとを組み合わせて（Ｘ３，ＩＯ１，Ｙ３）として設定すると、（０，０，０）に設定された場合はＸ物理アドレス「１６〜２３」領域を特定し、（０，０，１）に設定された場合はＸ物理アドレス「２４〜３１」領域を特定する。
【００４７】
また、（Ｘ３，ＩＯ１，Ｙ３）が（０，１，０）に設定された場合はＸ物理アドレス「０〜７」領域を特定し、（０，１，１）に設定された場合はＸ物理アドレス「８〜１５」領域を特定する。
【００４８】
また、（Ｘ３，ＩＯ１，Ｙ３）が（１，０，０）に設定された場合はＸ物理アドレス「４８〜５５」領域を特定し、（１，０，１）に設定された場合はＸ物理アドレス「５６〜６３」を特定し、（１，１，０）に設定された場合はＸ物理アドレス「３２〜３９」を特定し、（１，１，１）に設定された場合はＸ物理アドレス「４０〜４７」を特定する。
【００４９】
さらに、物理マップ内のＲＯＷ方向に示す「Ｐ２」は、上記Ｉ／Ｏブロック番号を示すＩＯ２定義ビットと対応付けられており、物理マップ内のＲＯＷ方向全体のＹ物理アドレス領域を２分割して特定するために用いられる。
【００５０】
すなわち、ＩＯ２定義ビットが「０」に設定された場合は、物理マップ内のＹ物理アドレス「１６〜３１」領域を特定し、ＩＯ２定義ビットが「１」に設定された場合はＹ物理アドレス「０〜１５」領域を特定する。
【００５１】
以上のように、Ｉ／Ｏブロック番号及びＸ，Ｙ論理アドレスを示す４ビット分の「Ｘ３，Ｙ３，ＩＯ１，ＩＯ２」定義ビットを利用することにより、図２（Ｂ）に示す３２ビット（ＲＯＷ）×６４ビット（ＣＯＬ）構成の物理マップ内で１６ビット（ＲＯＷ）×８ビット（ＣＯＬ）構成の物理ブロックＡ（１，２），Ｂ（３，４），Ｃ（５，６），Ｄ（７，８）単位を特定することが可能になる。
【００５２】
さらに、本実施の形態では、１６ビット（ＲＯＷ）×８ビット（ＣＯＬ）構成の各物理ブロック内の物理アドレスを特定するために、上記４定義ビット以外のＸ論理アドレスを示す「Ｘ０，Ｘ１，Ｘ２」定義ビットと、Ｙ論理アドレスを示す「Ｙ０，Ｙ１，Ｙ２」定義ビットと、Ｉ／Ｏブロック番号を示す「ＩＯ０」定義ビットの計７ビットを用いる。
【００５３】
この場合、７定義ビットを割り当てるＩ／Ｏブロック番号及びＸ，Ｙ論理アドレスと、物理ブロック内の物理アドレスとの対応関係は、図２に示した物理マップ内の物理アドレス領域への論理定義ビットの割り当て形態と同様である。
【００５４】
以上のＩ／Ｏブロック番号及びＸ，Ｙ論理アドレスを示す上記４定義ビットと７定義ビットの対応関係に基づいて、論理アドレスと物理アドレスの対応関係が設定される定義テーブルとサブテーブルの具体例を図３に示して説明する。
【００５５】
図３（ａ）に示す定義テーブルＡは、図２に示した論理マップ中のＩ／Ｏブロック番号を示す「ＩＯ」と、そのＩ／Ｏブロック内のＸ論理アドレスを示す「Ｘ」と、同じくＩ／Ｏブロック内のＹ論理アドレスを示す「Ｙ」と、図２に示した物理マップ内のＸ物理アドレス領域を示す「ｃｅｌｌ  Ｘ」と、同じく物理マップ内のＹ物理アドレス領域を示す「ｃｅｌｌ  Ｙ」と、その物理アドレス領域内のＸアドレスを示す「Ｘ」と、同じく物理アドレス領域内のＹアドレスを示す「Ｙ」とを対応付けて設定したものである。
【００５６】
定義テーブルＡ内では、４つのＩ／Ｏ番号「０，２，４，６」及びそのＸ，Ｙ論理アドレス「（７，８）（８，７）（５，８）（８，３）」について、対応する物理アドレス領域と物理アドレスを設定した場合を示す。
【００５７】
また、同図（ｂ）は、定義テーブルＡの設定内容に対応する物理マップＡを示したものであり、物理アドレス領域（Ｘ，Ｙ：（０，０）（０，１）（１，０）（１，１）（２，０）（２，１）（３，０）（３，１）（４，０）（４，１）（５，０）（５，１）（６，０）（６，１）（７，０）（７，１））を設定する。
【００５８】
定義テーブルＡの場合、例えば、Ｉ／Ｏブロック番号ＩＯ０内のＸ，Ｙ論理アドレス（７，８）に注目すると、対応するＸ，Ｙ物理アドレス領域は、（３，１）であり、更に物理アドレス領域（３，１）内のＸ，Ｙ物理アドレスは、（７，０）であることを特定できる。
【００５９】
定義テーブルＡの場合は、論理アドレス毎に対応するＸ，Ｙ物理アドレス領域及び物理アドレスを全て設定しており、１つの定義テーブルで論理アドレスと物理アドレスの対応関係を特定することが可能である。
【００６０】
同図（ｃ）に示す定義テーブルＢは、図中の左から５項目については、上記定義テーブルＡに設定したものと同一内容であり、Ｘ，Ｙ物理アドレス領域（ｃｅｌｌ  Ｘ，ｃｅｌｌ  Ｙ）にセル番号「ｃｅｌｌの番号」を設定したことが異なる。
【００６１】
定義テーブルＢに設定されたセル番号「２，１，３，４」に対応する物理マップとして、同図（ｄ）に物理マップＢを示す。
この場合、定義テーブルＢにおいてＩ／Ｏブロック番号とＸ，Ｙ論理アドレスにより特定できるのは、物理アドレス領域までである。更に、Ｉ／Ｏブロック番号とＸ，Ｙ論理アドレスに対応して各物理アドレス領域内の物理アドレスを特定するテーブルとして、同図（ｅ）に示すサブテーブルを設定する。
【００６２】
この場合、サブテーブルは、定義テーブルＢに設定されたＩ／Ｏブロック番号ＩＯとＸ，Ｙ論理アドレスと対応付けて、各物理アドレス領域内のＸ，Ｙ物理アドレスを設定する。したがって、サブテーブルは、物理マップを分割する物理アドレス領域数分を設定する。
【００６３】
このように、物理アドレス領域を特定する定義テーブルＢと、物理アドレスを特定するサブテーブルとを別々に設けることにより、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上できる。また、定義テーブルＢとサブテーブルの個々の大きさも、定義テーブルＡの大きさに比べて小さくできる。
【００６４】
なお、定義テーブルＢとサブテーブルでは、４データ分の論理アドレスと物理アドレスの対応関係しか示していないが、実際には、ＩＣテストで実行された論理アドレス数に対応して必要な物理アドレス数が設定される。
【００６５】
次に、本実施の形態の動作を説明する。
図１の不良解析装置１において実行されるアドレス変換処理について図４に示すフローチャートを参照して説明する。本アドレス変換処理は、図３（ｃ）に示した定義テーブルＢと、同図（ｅ）に示したサブテーブルの各設定内容に基づいて実行する。
【００６６】
図４において、不良解析装置１のアドレス変換部６は、まず、Ｉ／Ｏブロック番号に対応する入力ビット番号として「０」をセットし（ステップＳ１）、Ｙ論理アドレスとＸ論理アドレスを共に「０」にセットする（ステップＳ２，Ｓ３）。
【００６７】
次いで、アドレス変換部６は、ステップＳ１〜Ｓ３でセットしたＩ／Ｏブロック番号及びＹ，Ｘ論理アドレス（ＩＯ，Ｘ，Ｙ）＝（０，０，０）に基づいて、定義テーブルＢに設定された該当Ｘ，Ｙ物理アドレス領域（ｃｅｌｌ  Ｘ，ｃｅｌｌ  Ｙ）を特定する（ステップＳ４）。
【００６８】
更に、アドレス変換部６は、（ＩＯ，Ｘ，Ｙ）＝（０，０，０）に基づいて、特定した物理アドレス領域（ｃｅｌｌ  Ｘ，ｃｅｌｌ  Ｙ）に対応するサブテーブルを参照して、設定されたＸ，Ｙ物理アドレス（Ｘ，Ｙ）を特定する（ステップＳ５）。
【００６９】
そして、アドレス変換部６は、論理アドレスファイル８１から（ＩＯ，Ｘ，Ｙ）＝（０，０，０）で記憶された不良解析データを読み出し、特定した物理アドレスと対応付けて物理アドレスファイル８２に記憶する。
【００７０】
次いで、アドレス変換部６は、Ｘ論理アドレスをインクリメント（＋１）し（ステップＳ６）、そのＸ論理アドレス値が、定義テーブルＢに設定されたＸ論理アドレスの最大値（Ｘ  ｍａｘ）になったか否かを確認する（ステップＳ７）。
【００７１】
Ｘ論理アドレス値が最大値（Ｘ  ｍａｘ：図２では「１５」が最大値）になっていなければ、アドレス変換部６は、同一Ｉ／Ｏブロック番号「０」及び同一Ｙ論理アドレス「０」でＸ論理アドレスを「１」とし、ステップＳ４に戻って、（ＩＯ，Ｘ，Ｙ）＝（０，１，０）に基づいて、定義テーブルＢに設定された該当Ｘ，Ｙ物理アドレス領域（ｃｅｌｌ  Ｘ，ｃｅｌｌ  Ｙ）を特定する。そして、Ｘ論理アドレス値が最大値になるまで、ステップＳ４〜ステップＳ７の処理を繰り返し実行する。
【００７２】
ステップＳ７において、Ｘ論理アドレス値が最大値になると、Ｙ論理アドレスをインクリメント（＋１）し（ステップＳ８）、そのＹ論理アドレス値が、定義テーブルＢに設定されたＹ論理アドレスの最大値（Ｙ  ｍａｘ）になったか否かを確認する（ステップＳ９）。
【００７３】
Ｙ論理アドレス値が最大値（Ｙ  ｍａｘ：図２では「１５」が最大値）になっていなければ、アドレス変換部６は、ステップＳ３に戻ってＸ論理アドレスを「０」にし、同一Ｉ／Ｏブロック番号「０」及びＸ論理アドレス「０」でＹ論理アドレスを「１」とし、ステップＳ４により（ＩＯ，Ｘ，Ｙ）＝（０，０，１）に基づいて、定義テーブルＢに設定された該当Ｘ，Ｙ物理アドレス領域（ｃｅｌｌＸ，ｃｅｌｌ  Ｙ）を特定する。
【００７４】
そして、アドレス変換部６は、論理アドレスファイル８１から（ＩＯ，Ｘ，Ｙ）＝（０，０，１）で記憶された不良解析データを読み出し、特定した物理アドレスと対応付けて物理アドレスファイル８２に記憶する。続いて、アドレス変換部６は、同一Ｉ／Ｏブロック番号「０」内で、Ｘ論理アドレス値及びＹ論理アドレス値の双方が最大値になるまで、ステップＳ３〜ステップＳ９の処理を繰り返し実行する。
【００７５】
したがって、アドレス変換部６は、Ｉ／Ｏブロック番号「０」について、Ｘ，Ｙ論理アドレスを順次インクリメントし、最大値（Ｘ  ｍａｘ，Ｙ  ｍａｘ）になるまで各Ｘ，Ｙ論理アドレスに対応する物理アドレス領域と物理アドレスの特定処理を繰り返し実行する。
【００７６】
同一Ｉ／Ｏブロック番号「０」内で、Ｘ論理アドレス値及びＹ論理アドレス値の双方が最大値になると、アドレス変換部６は、入力ビット番号ＩＯをインクリメント（＋１）し（ステップＳ１０）、そのＩＯ値が最大値（ＩＯ  ｍａｘ：図２では「８」が最大値）になったか否かを確認する（ステップＳ１１）。
【００７７】
ＩＯ値が最大値（ＩＯ  ｍａｘ）になっていなければ、アドレス変換部６は、ステップＳ２に戻り、再度Ｙ論理アドレスとＸ論理アドレスを共に「０」にセットする（ステップＳ２，Ｓ３）。
【００７８】
次いで、アドレス変換部６は、ステップＳ８，ステップＳ２，Ｓ３でセットしたＩ／Ｏブロック番号及びＸ，Ｙ論理アドレス（ＩＯ，Ｘ，Ｙ）＝（１，０，０）に基づいて、定義テーブルＢに設定された該当Ｘ，Ｙ物理アドレス領域（ｃｅｌｌ  Ｘ，ｃｅｌｌ  Ｙ）を特定する（ステップＳ４）。
【００７９】
更に、アドレス変換部６は、（ＩＯ，Ｘ，Ｙ）＝（１，０，０）に基づいて、特定した物理アドレス領域（ｃｅｌｌ  Ｘ，ｃｅｌｌ  Ｙ）に対応するサブテーブルを参照して、設定されたＸ，Ｙ物理アドレス（Ｘ，Ｙ）を特定する（ステップＳ５）。
【００８０】
そして、アドレス変換部６は、論理アドレスファイル８１から（ＩＯ，Ｘ，Ｙ）＝（１，０，０）で記憶された不良解析データを読み出し、特定した物理アドレスと対応付けて物理アドレスファイル８２に記憶する。
【００８１】
したがって、アドレス変換部６は、Ｉ／Ｏブロック番号「１」について、Ｘ，Ｙ論理アドレスを順次インクリメントし、最大値（Ｘ  ｍａｘ，Ｙ  ｍａｘ）になるまで各Ｘ，Ｙ論理アドレスに対応する物理アドレス領域と物理アドレスの特定処理を繰り返し実行する。
【００８２】
そして、各Ｘ，Ｙ論理アドレス値が最大値（Ｘ  ｍａｘ，Ｙ  ｍａｘ）になると、入力ビット番号ＩＯをインクリメント（＋１）して「２」とし（ステップＳ１０）、ＩＯ値が最大値（ＩＯ  ｍａｘ）になるまで、ステップＳ２〜ステップＳ１１の処理を繰り返し実行する。
【００８３】
そして、アドレス変換部６は、論理マップに設定された全論理アドレスに対応する物理アドレスを特定し、その各物理アドレスに対応付けて不良解析データを物理アドレスファイル８２に記憶して、ＩＯ値が最大値（ＩＯ  ｍａｘ）になると、本アドレス変換処理を終了する。
【００８４】
以上のように、本実施の形態の不良解析装置１では、アドレス変換処理機能を備えることにより、論理アドレスのみに対応付けられていた不良解析データを、実際のメモリデバイス上の物理アドレスとの対応付けができる。
【００８５】
したがって、物理アドレスファイル８２に物理アドレスとともに記憶された不良解析データは、表示部４において実際のメモリデバイス上の物理アドレスと対応付けて表示することができ、メモリデバイス上の不良個所を物理的に特定できる。
【００８６】
その結果、メモリデバイスのパターン設計上の不具合等を容易に抽出でき、不良解析装置１の不良解析機能を向上し、利便性を向上できる。
また、上記実施の形態では、物理アドレス領域を特定する定義テーブルＢと、物理アドレスを特定するサブテーブルとを別々に設けることにより、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上できる。また、定義テーブルＢとサブテーブルの個々の大きさも、定義テーブルＡの大きさに比べて小さくできる。
【００８７】
なお、上記実施の形態において示したアドレス変換用の定義テーブルやサブテーブルの設定内容は、図２に示した論理マップと物理マップの対応関係を維持するかぎり、論理アドレスの定義内容に応じて任意に変更可能である。
また、定義テーブルやサブテーブルの構成は単純であるため、不良解析装置を利用するユーザにおいても容易に設定内容を変更でき、不良解析装置用のアドレス変換機能をカスタマイズが容易なものとして提供できる。
【００８８】
【発明の効果】
請求項１記載の発明の不良解析装置によれば、前記定義テーブル記憶手段と前記アドレス変換手段とを備えることにより、論理アドレスのみに対応付けられていた不良解析データを、実際の被試験デバイス上の物理アドレスとの対応付けができる。
【００８９】
また、請求項１記載の発明の不良解析装置によれば、前記定義テーブル記憶手段は、前記第１の定義テーブルと前記第２の定義テーブルとを記憶し、前記アドレス変換手段は、前記第１の定義テーブルにより物理アドレス領域を特定し、前記第２の定義テーブルにより特定した物理アドレス領域内の物理アドレスを特定することにより、第１の定義テーブルと第２の定義テーブルとを用いて、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上でき、アドレス変換機能の利便性を更に向上できる。
【００９０】
請求項３記載の発明の不良解析装置のアドレス変換方法によれば、前記定義テーブル記憶行程と前記アドレス変換行程とを含むことにより、論理アドレスのみに対応付けられていた不良解析データを、実際の被試験デバイス上の物理アドレスとの対応付けを容易に実現するアドレス変換方法を提供できる。
【００９１】
また、請求項２記載の発明の不良解析装置のアドレス変換方法によれば、前記定義テーブル記憶行程は、前記第１の定義テーブルと前記第２の定義テーブルとを記憶し、前記アドレス変換行程は、前記第１の定義テーブルにより物理アドレス領域を特定し、前記第２の定義テーブルにより特定した物理アドレス領域内の物理アドレスを特定することにより、第１の定義テーブルと第２の定義テーブルとを用いて、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上でき、アドレス変換機能の利便性を更に向上するアドレス変換方法を提供できる。
【００９２】
請求項５記載の発明の記憶媒体によれば、前記定義テーブルを記憶するためのコンピュータが実行可能なプログラムコードと、前記論理アドレスを前記物理アドレスに変換するためのコンピュータが実行可能なプログラムコードとを含むプログラムを格納することにより、不良解析メモリに記憶された被試験デバイスの不良解析データを解析する不良解析装置において論理アドレスのみに対応付けられていた不良解析データを、実際の被試験デバイス上の物理アドレスと対応付けるアドレス変換機能を容易に付加できる。
【００９３】
また、請求項３記載の発明の記憶媒体によれば、前記定義テーブルを記憶するためのプログラムコードは、前記第１の定義テーブルと前記第２の定義テーブルとを記憶するためのコンピュータが実行可能なプログラムコードを含み、前記アドレス変換するためのプログラムコードは、前記第１の定義テーブルにより物理アドレス領域を特定し、前記第２の定義テーブルにより特定した物理アドレス領域内の物理アドレスを特定するためのコンピュータが実行可能なプログラムコードを含むことにより、第１の定義テーブルと第２の定義テーブルとを用いて、ユーザ側で論理アドレスと物理アドレスの対応関係を定義する際の自由度を向上でき、アドレス変換機能の利便性を更に向上する機能を容易に付加できる。
【図面の簡単な説明】
【図１】本発明を適用した一実施の形態における不良解析装置１の要部構成を示すブロック図である。
【図２】論理アドレス空間と物理アドレス空間の対応関係の具体例を示す図である。
【図３】図１のＨＤ８に記憶される定義テーブルと物理マップとサブテーブルの一例を示す図である。
【図４】図１のアドレス変換部６により実行されるアドレス変換処理を示すフローチャートである。
【符号の説明】
１    不良解析装置
２    ＣＰＵ
３    入力部
４    表示部
５    Ｉ／Ｏ
６    アドレス変換部
７    バッファメモリ
８    ＨＤ
９    バス
８１  論理アドレスファイル
８２  物理アドレスファイル
８３  定義ファイル
【図１】
0004345196.tif 000002
【図２】
0004345196.tif 000003
【図３】
0004345196.tif 000004
【図４】
0004345196.tif 000005