(57)【特許請求の範囲】
【請求項１】
水平及び垂直方向に二次元配列された複数個のセンサ部と、これら複数個のセンサ部間に配列されかつその配列方向に複数系統の転送電極を配置してなる垂直電荷転送部とを備え、前記センサ部から前記垂直電荷転送部に読み出された信号電荷を、前記垂直電荷転送部が信号電荷を垂直方向に転送する垂直転送周期内の各期間で前記複数系統の転送電極に高レベルの駆動パルスを選択的に印加することにより、垂直方向に転送する固体撮像素子の駆動方法において、
前記垂直転送周期は、前記高レベルの駆動パルスが印加される転送電極の系統数が相対的に少ない第１の期間と、前記高レベルの駆動パルスが印加される転送電極の系統数が相対的に多い第２の期間とを含み、
前記垂直電荷転送部での取扱電荷量の決定因子となる、転送方向にみた電荷蓄積領域の大きさに関して、前記第２の期間の方が前記第１の期間よりも小さくならない程度に、前記垂直転送周期内で、前記第１の期間を延長し、その分だけ前記第２の期間を短縮することにより、前記第１の期間を前記第２の期間よりも長く設定した
ことを特徴とする固体撮像素子の駆動方法。
【請求項２】
前記垂直転送周期内で、前記第１の期間と前記第２の期間とを交互に繰り返す
ことを特徴とする請求項１記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の駆動方法に係り、特に、ＩＴ（インターライン転送）型のＣＣＤ固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
一般に、ＩＴ型のＣＣＤ固体撮像素子において、例えば４系統の転送電極を有する垂直電荷転送部（垂直シフトレジスタ）で信号電荷を転送する場合、水平ブランキング期間に１ライン分の信号電荷の転送を、通常、８つの期間からなる垂直転送周期内で行っている。その際、各々の期間では、上記４つの転送電極に高レベルの駆動パルスを選択的に印加することにより、各系統の転送電極の下に形成されるポテンシャル井戸の深さを制御し、これに伴う信号電荷の移動により、垂直方向への信号電荷の転送を実現している。ところで、信号電荷の読出し方式やＣＣＤの構造が、インタレース読出しから全画素独立読出しになる場合や、電子ズームおよび手振れ補正に対応する場合などでは、垂直電荷転送部での電荷転送を通常よりも高速で行うことが要求される。
【０００３】
【発明が解決しようとする課題】
しかしながら、垂直電荷転送部での転送速度が速くなると、それにつれて転送電荷が垂直電荷転送部に蓄積される期間が短くなる。そうすると、垂直電荷転送部での取扱電荷量が減少し、転送効率の低下を招く虞れがある。特に、ＣＣＤエリアセンサに関しては、動画用，静止画用ともに、高画質を実現すべく多画素化が要求される面があり、この多画素化における全画素独立読出しへの対応や、電子ズーム及び手振れ補正などへの要求に応えていく必要がある。したがって、垂直電荷転送部での転送速度は今後も上がることが必至であり、その際に垂直電荷転送部における取扱電荷量の減少を抑える有効な対策が望まれている。
【０００４】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、垂直電荷転送部で高速に信号電荷を転送する際に、取扱電荷量の減少を極力抑えることができる固体撮像素子の駆動方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、水平及び垂直方向に二次元配列された複数個のセンサ部と、これら複数個のセンサ部間に配列されかつその配列方向に複数系統の転送電極を配置してなる垂直電荷転送部とを備え、前記センサ部から前記垂直電荷転送部に読み出された信号電荷を、前記垂直電荷転送部が信号電荷を垂直方向に転送する垂直転送周期内の各期間で前記複数系統の転送電極に高レベルの駆動パルスを選択的に印加することにより、垂直方向に転送する固体撮像素子の駆動方法において、前記垂直転送周期は、前記高レベルの駆動パルスが印加される転送電極の系統数が相対的に少ない第１の期間と、前記高レベルの駆動パルスが印加される転送電極の系統数が相対的に多い第２の期間とを含み、前記垂直電荷転送部での取扱電荷量の決定因子となる、転送方向にみた電荷蓄積領域の大きさに関して、前記第２の期間の方が前記第１の期間よりも小さくならない程度に、前記垂直転送周期内で、前記第１の期間を延長し、その分だけ前記第２の期間を短縮することにより、前記第１の期間を前記第２の期間よりも長く設定したものである。
【０００６】
この固体撮像素子の駆動方法においては、垂直転送周期内の各期間で複数系統の転送電極に高レベルの駆動パルスを印加するに際し、高レベルの駆動パルスが印加される転送電極の系統数が最少となる期間（以下、最少期間）を、他の期間よりも長く設定したことで、転送方向にみた電荷蓄積領域が最少期間で、より大きく確保されるようになる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図１はＩＴ型のＣＣＤエリアセンサとその駆動系の構成を示す概略図である。図において、センサ部１は、例えばフォトダイオードからなるもので、水平及び垂直方向に二次元配列されている。各々のセンサ部１は、これに入射した入射光を、その光量に応じた電荷量の信号電荷に変換して蓄積するものである。また、各々のセンサ部１間には、それぞれ垂直方向に沿って複数本の垂直電荷転送部２が配列されている。各々の垂直電荷転送部２は、ＣＣＤ(Charge Coupled Device) によって構成され、その配列方向には４系統の転送電極が配置されている。これらの垂直電荷転送部２は、駆動回路３から与えられる４相の垂直駆動パルスφＶ１〜φＶ４により駆動し、垂直帰線期間の一部で読出しゲート部４を介して各センサ部１から読み出された信号電荷を垂直方向に転送するものである。
【０００８】
さらに、各々の垂直電荷転送部２の一端側には、これと直交する方向、即ち水平方向に沿って水平電荷転送部５が配設されている。この水平電荷転送部５は、駆動回路３から与えられる２相の水平駆動パルスφＨ１，φＨ２により駆動し、１水平走査線期間のある特定の期間、例えば水平帰線期間中に、垂直電荷転送部２から供給された信号電荷を水平方向に転送するものである。また、水平電荷転送部５の出力側（電荷転送方向）には、水平転送されてきた信号電荷を検出して信号電圧に変換する、例えばＦＤＡ（フローティング・ディフュージョン・アンプ）からなる電荷検出部６が配設されている。
【０００９】
次に、本発明に係る固体撮像素子の駆動方法との比較対象として、４相駆動の垂直転送時のタイミングチャートを図２に、またこれに対応した信号電荷の転送イメージを図３にそれぞれ示す。なお、ここでは４相の垂直駆動パルスφＶ１〜φＶ４がそれぞれ高レベル（Ｈ）と低レベル（Ｌ）の２値をとるものとし、また１ライン分の信号電荷の転送が、８つの期間（ｔ１〜ｔ８）からなる垂直転送周期内で行われる場合を例に挙げて説明する。また、図３においては、上記垂直電荷転送部２の４系統の転送電極φ１，φ２，φ３，φ４に対して、それぞれに対応する垂直駆動パルスφＶ１，φＶ２，φＶ３，φＶ４が駆動回路３から印加されるものとする。
【００１０】
先ず、垂直転送開始前の期間ｔ０では、φＶ１，φＶ２が高レベルとなっているため、転送電極φ１，φ２の下に深いポテンシャル井戸が形成され、そこに信号電荷が蓄積された状態となり、この状態で垂直転送周期（ｔ１〜ｔ８）に遷移する。
【００１１】
すなわち、期間ｔ１でφＶ３が高レベルになると、深いポテンシャル井戸が転送電極φ１，φ２，φ３に亘って広がるため、それらの転送電極φ１，φ２，φ３の下に信号電荷が蓄積される。
次に、期間ｔ２でφＶ１が低レベルになると、転送電極φ１の下のポテンシャル井戸が浅くなるため、転送電極φ２，φ３の下に信号電極が蓄積される。
次いで、期間ｔ３でφＶ４が高レベルになると、深いポテンシャル井戸が転送転電極φ２，φ３，φ４に亘って広がるため、それらの転動電極φ２，φ３，φ４の下に信号電荷が蓄積される。
【００１２】
続いて、期間ｔ４でφＶ２が低レベルになると、転送電極φ２の下のポテンシャル井戸が浅くなるため、転送電極φ３，φ４の下に信号電荷が蓄積される。
次に、期間ｔ５でφＶ１が高レベルになると、深いポテンシャル井戸が転送電極φ３，φ４，φ１に亘って広がるため、それらの転送電極φ３，φ４，φ１の下に信号電荷が蓄積される。
次いで、期間ｔ６でφＶ３が低レベルになると、転送電極φ３の下のポテンシャル井戸が浅くなるため、転送電極φ４，φ１の下に信号電荷が蓄積される。
【００１３】
続いて、期間ｔ７でφＶ２が高レベルになると、深いポテンシャル井戸が転送電極φ４，φ１，φ２に亘って広がるため、それらの転送電極φ４，φ１，φ２の下に信号電荷が蓄積される。
そして最終の期間ｔ８でφＶ４が低レベルになると、転送電極φ４の下のポテンシャル井戸が浅くなるため、転送電極φ１，φ２の下に信号電荷が蓄積される。
以上で、垂直電荷転送部２における１ライン分の信号電荷が垂直方向に転送される。
【００１４】
ここで、垂直電荷転送部２での転送速度を上げるには、上述した垂直転送周期での８期間トータルの転送時間Ｔを短くする必要がある。そうした場合、図２に示す駆動方法では、垂直転送周期内の各期間ｔ１〜ｔ８において、それぞれ１期間あたりの転送時間が均等であるため、転送速度の高速化を図るべく、１ライン分の転送時間を短くすると、当然に１期間あたりの転送時間も短くなる。
【００１５】
これに対して、垂直電荷転送部２における取扱電荷量は、上記１期間あたりの転送時間が短くなるにつれて減少していく傾向にある。
図４は垂直電荷転送部２における取扱電荷量と転送速度（Ｖφｓｐｅｅｄ）の相関図である。図において、転送速度（Ｖφｓｐｅｅｄ）については、ある基準クロックを１ｂｉｔとし、１期間あたりの転送速度をｂｉｔ単位で表したもので、ｂｉｔ数が少ない（ゼロに近い）ほど転送速度が速いことを意味している。この図からも、１期間の転送速度が速くなるほど（１期間あたりの転送時間が短くなるほど）、取扱電荷量が減少していく様子が分かる。
【００１６】
垂直電荷転送部２での取扱電荷量が減少すると、仮にセンサ部１に多くの信号電荷を蓄積できたとしても、その信号電荷を垂直電荷転送部２で転送しきれなくなって、いわゆる転送残りが発生し、転送効率の低下を招く虞れがある。
【００１７】
これに対して本実施形態においては、垂直電荷転送部２での取扱電荷量が転送方向（垂直方向）にみた電荷蓄積領域の大きさに依存し、さらにその電荷蓄積領域の大きさが転送方向においてポテンシャル井戸が深く形成される転送電極の系統数に依存することに着目し、以下のような駆動方法を採用することとした。
すなわち、上述のように４相の垂直駆動パルスφＶ１，φＶ２，φＶ３，φＶ４を用いて８期間（ｔ１〜ｔ８）で１ラインの信号電荷を垂直転送する場合を例にとると、各々の期間ｔ１〜ｔ８のなかで、垂直駆動パルスが高レベルになる転送電極の系統数が最も少ない期間は、その系統数が２系統になる期間ｔ２，ｔ４，ｔ６，ｔ８である。
【００１８】
そこで垂直電荷転送部２を駆動するに際し、垂直駆動パルスが高レベルになる転送電極の系統数が最少となる期間を、他の期間よりも長くなるように設定することとした。具体的には、図５のタイミングチャートに示すように、垂直駆動パルスが高レベルになる転送電極の系統数が２系統となる期間ｔ２，ｔ４，ｔ６，ｔ８を、同系統数が３系統となる期間ｔ１，ｔ３，ｔ５，ｔ７よりも長く設定している。ただし、８期間トータルの転送時間Ｔは、上記図２のタイミングチャートと同じに設定している。つまり、図２に示す駆動タイミングに比較して、期間ｔ２，ｔ４，ｔ６，ｔ８を延長した分だけ、他の期間ｔ１，ｔ３，ｔ５，ｔ７を短縮しているのである。
【００１９】
このように垂直駆動パルスが高レベルになる転送電極の系統数が最少となる期間ｔ２，ｔ４，ｔ６，ｔ８を、他の期間ｔ１，ｔ３，ｔ５，ｔ７よりも長くなるように設定することにより、期間ｔ２，ｔ４，ｔ６，ｔ８においては、転送方向にみた電荷蓄積領域が、より大きく確保されるようになる。
また、期間ｔ１，ｔ３，ｔ５，ｔ７に関しては、垂直駆動パルスが高レベルになる転送電極の系統数が３系統となっているため、この系統数との兼ね合いで、転送方向にみた電荷蓄積領域の大きさが期間ｔ２，ｔ４，ｔ６，ｔ８でのそれよりも小さくならない程度に各期間を短縮することにより、垂直電荷転送部２での取扱電荷量への影響を回避できる。
【００２０】
これにより、垂直転送周期における８期間トータルの転送時間を変えることなく、垂直電荷転送部２での取扱電荷量を増大させることができるため、例えば手振れ補正への対応として、垂直電荷転送部２で信号電荷を高速に転送する際に、取扱電荷量の減少を極力抑えることが可能となる。
【００２１】
ちなみに、同一のＣＣＤ固体撮像素子を用いて、先の図２に示した駆動タイミングと図５に示した駆動タイミングで垂直電荷転送部２の転送電極を実際に駆動して改善度合いを検証してみたところ、図６に示すような結果が得られた。
なお、図６においては、図２の駆動タイミングに対応する測定結果を●印、図５の駆動タイミングに対応する測定結果を○印で示してある。また、転送速度（Ｖφｓｐｅｅｄ）については、期間ｔ２，ｔ４，ｔ６，ｔ８の延長分を１ｂｉｔとし、１期間あたりの転送時間をｂｉｔ単位で表している。よって、例えば図中下向きの矢印で示す位置では、１期間を４ｂｉｔで転送するのに対し、１ｂｉｔ分を延長して駆動することを意味する。
この図から、取扱電荷量が減少傾向に転じる辺りから徐々に効果が現れ、さらにその効果度合いは転送速度が速くなるにつれて大きくなっていることが容易に理解できる。
【００２２】
【発明の効果】
以上説明したように本発明によれば、垂直転送周期の転送時間を変えることなく、垂直電荷転送部での取扱電荷量を増大させることができるため、例えば、多画素化における全画素独立読出しへの対応や、電子ズーム及び手振れ補正などへの対応、さらには垂直転送段数の増加への対応など、垂直電荷転送部で信号電荷を高速で転送する場合に、取扱電荷量の減少を極力抑えることが可能となる。
【図面の簡単な説明】
【図１】ＩＴ型のＣＣＤエリアセンサとその駆動系の構成を示す概略図である。
【図２】本発明方法との比較対象となる４相駆動の垂直転送時のタイミングチャートである。
【図３】４相駆動の垂直転送時における信号電荷の転送イメージ図である。
【図４】垂直電荷転送部における取扱電荷量と転送速度の相関図である。
【図５】本発明方法の一実施形態を示す４相駆動の垂直転送時のタイミングチャートである。
【図６】本発明による取扱電荷量の減少抑制効果を説明する図である。
【符号の説明】
１…センサ部、２…垂直電荷転送部、φＶ１，φＶ２，φＶ３，φＶ４…垂直駆動パルス、φ１，φ２，φ３，φ４…転送電極
【図１】
0004305970.tif 000002
【図２】
0004305970.tif 000003
【図３】
0004305970.tif 000004
【図４】
0004305970.tif 000005
【図５】
0004305970.tif 000006
【図６】
0004305970.tif 000007