(57)【特許請求の範囲】
【請求項１】
下部電極と、表面電極と、下部電極と表面電極との間に介在し表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により電子が通過する電子通過層とを有する電子源素子を備え、電子通過層を通過した電子が表面電極を通して放射される電界放射型電子源の駆動方法であって、表面電極と下部電極との間に表面電極を高電位側として順バイアス電圧を印加した時に前記電子通過層中のトラップに捕獲された電子を放出手段からのエネルギにより前記電子通過層外へ放出させるようにし、前記放出手段は、前記電子源素子の前記表面電極と前記下部電極との間に逆バイアス電圧を印加することによって、前記トラップに捕獲されている電子を前記電子通過層外へ放出させるようにし、前記電子源素子の前記表面電極と前記下部電極との間に前記順バイアス電圧を印加したときに前記電子源素子に流れる順方向電流を検出して順方向電流の大小に応じて前記逆バイアス電圧の値の大小を変化させることを特徴とする電界放射型電子源の駆動方法。
【請求項２】
下部電極と、表面電極と、下部電極と表面電極との間に介在し表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により電子が通過する電子通過層とを有する電子源素子を備え、電子通過層を通過した電子が表面電極を通して放射される電界放射型電子源の駆動方法であって、表面電極と下部電極との間に表面電極を高電位側として順バイアス電圧を印加した時に前記電子通過層中のトラップに捕獲された電子を放出手段からのエネルギにより前記電子通過層外へ放出させるようにし、前記前記放出手段は、前記電子源素子の前記表面電極と前記下部電極との間に逆バイアス電圧を印加することによって、前記トラップに捕獲されている電子を前記電子通過層外へ放出させるようにし、前記電子源素子の前記表面電極と前記下部電極との間に前記逆バイアス電圧を印加したときに前記電子源素子に流れる逆方向電流を検出して逆方向電流が所望の範囲内に収まるように前記逆バイアス電圧を制御することを特徴とする電界放射型電子源の駆動方法。
【請求項３】
下部電極と、表面電極と、下部電極と表面電極との間に介在し表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により電子が通過する電子通過層とを有する電子源素子を備え、電子通過層を通過した電子が表面電極を通して放射される電界放射型電子源の駆動方法であって、表面電極と下部電極との間に表面電極を高電位側として順バイアス電圧を印加した時に前記電子通過層中のトラップに捕獲された電子を放出手段からのエネルギにより前記電子通過層外へ放出させるようにし、前記放出手段は、前記電子源素子の前記表面電極と前記下部電極との間に逆バイアス電圧を印加することによって、前記トラップに捕獲されている電子を前記電子通過層外へ放出させるようにし、前記電子源素子の前記表面電極と前記下部電極との間に前記順バイアス電圧を印加したときのエミッション電流を検出して当該エミッション電流の大小に応じて前記逆バイアス電圧の値の大小を変化させることを特徴とする電界放射型電子源の駆動方法。
【請求項４】
前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有することを特徴とする請求項１ないし請求項３のいずれかに記載の電界放射型電子源の駆動方法。
【請求項５】
前記電子通過層は、少なくとも、下部電極の厚み方向に延びた柱状の複数本のグレインと、グレイン間に介在するナノメータオーダの多数のシリコン微結晶と、各シリコン微結晶それぞれの表面に形成されたシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有することを特徴とする請求項１ないし請求項３のいずれかに記載の電界放射型電子源の駆動方法。
【請求項６】
前記電子通過層は、絶縁体層よりなることを特徴とする請求項１ないし請求項３のいずれかに記載の電界放射型電子源の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射する電子源素子を備えた電界放射型電子源の駆動方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、下部電極と、下部電極に対向する金属薄膜よりなる表面電極（上部電極）と、下部電極と表面電極との間に介在し下部電極と表面電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により下部電極から表面電極へ向かう向きへ電子が通過する電子通過層とを備え、電子通過層を通過した電子が表面電極を通して放射されるものが知られている。なお、この種の電界放射型電子源としては、電子通過層として酸化若しくは窒化した多孔質多結晶シリコン層からなる強電界ドリフト層を採用した構成のもの（例えば、特許文献１参照）や、電子通過層として酸化若しくは窒化した単結晶シリコン層を採用した構成のものや、電子通過層として絶縁体層を採用した構成のＭＩＭ（Metal−Insulator−Metal）型の電界放射型電子源などが知られている。
【０００３】
上述の強電界ドリフト層を有する電界放射型電子源は、例えば、図１５に示すように構成されている。図１５に示す構成の電界放射型電子源１０は、導電性基板としてのｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層（多孔質化された多結晶シリコン層）よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図１５に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１の主表面上に強電界ドリフト層６を形成した構成も提案されている。
【０００４】
図１５に示す構成の電界放射型電子源１０から電子を放射させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放射される（図１５中の一点鎖線は表面電極７を通して放射された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
上述の強電界ドリフト層６は、下部電極１２上にノンドープの多結晶シリコン層を形成した後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質多結晶シリコン層を急速熱酸化法によって例えば９００℃の温度で急速熱酸化することにより形成されており、図１６に示すように、少なくとも、ｎ形シリコン基板１の主表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【０００６】
したがって、上述の電界放射型電子源１０では、次のようなモデルで電子放射が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加することにより、下部電極１２から強電界ドリフト層６へ電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図１６中の矢印の向き（図１６における上向き）へドリフトし、表面電極７をトンネルし真空中に放射される。しかして、強電界ドリフト層６では下部電極１２から注入された電子ｅ−がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放射され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放射することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放射される。
【０００７】
ところで、上述の図１５に示した電界放射型電子源１０では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図１７に示すように、例えばガラス基板よりなる絶縁性基板１１の一表面上に金属材料よりなる下部電極１２を形成した電界放射型電子源１０も提案されている。ここに、上述の図１５に示した電界放射型電子源１０と同様の構成要素には同一の符号を付して説明を省略する。
【０００８】
図１７に示す構成の電界放射型電子源１０から電子を放射させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放射される（図１７中の一点鎖線は表面電極７を通して放射された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放射される。
【０００９】
上述の各電界放射型電子源１０では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図１５および図１７参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が高くなる。なお、上述の各電界放射型電子源１０では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放射させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００１０】
また、図１７に示した電界放射型電子源１０をディスプレイの電子源として応用する場合には、例えば図１８に示す構成を採用すればよい。
【００１１】
図１８に示す電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層（例えば、ｎ形多結晶シリコン）よりなる下部電極１２ａと、下部電極１２ａの間を埋めるノンドープの多結晶シリコンよりなる絶縁部１２ｂと、下部電極１２ａに重なる形で形成された複数の酸化した多孔質半導体層たる多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、強電界ドリフト層６の上で下部電極１２ａに交差する方向に形成された複数の表面電極７とを備えている。なお、下部電極１２ａは短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、表面電極７は短冊状に形成され、長手方向の両端部でそれぞれパッド２８に接続されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極１２ａとの交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７と下部電極１２ａとからなるマトリクス（格子）の格子点に、表面電極７と下部電極１２ａとドリフト部６ａとからなる電子源素子１０ａを１つずつ配置したことに相当し、電圧を印加する表面電極７と下部電極１２ａとの組を選択することによって所望の電子源素子１０ａから電子を放射させることが可能になる。ここにおいて、ドリフト部６ａは、上述の図１６と同様の構成を有していると考えられる。すなわち、ドリフト部６ａは、少なくとも、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３それぞれの表面に形成されシリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。
【００１３】
ところで、図１８の構成の電界放射型電子源１０を例えばマルチカラーの画像表示装置に用いるには、図１９に示すように、外部から入力される映像信号に基づいて電界放射型電子源（以下、マトリクス電子源と称す）１０を駆動する駆動回路３０を設ければよい。なお、駆動回路３０は、複数の表面電極７からなるＸ電極群の各表面電極７の電位を制御するＸ制御部３３と、複数の下部電極１２ａからなるＹ電極群の各下部電極１２ａの電位を制御するＹ制御部３４と、入力された映像信号をマトリクス電子源１０の駆動用の信号に変換する信号処理部３１と、信号処理部３１により変換された信号に基づいてＸ制御部３３およびＹ制御部３４に指示を与える駆動信号制御部３２とを備えている。また、各電子源素子１０ａは、マトリクス電子源１０に対向配置されるガラス製のフェースプレート（図示せず）におけるマトリクス電子源１０との対向面側に設けられたＲ，Ｇ，Ｂいずれかの蛍光体からなる個々のサブピクセル毎に形成されている。
【００１４】
いま、説明を簡単にするために、表面電極７および下部電極１２ａの数を両方とも４本ずつとして、４本の表面電極７がそれぞれ行選択電極Ｘ１，Ｘ２，Ｘ３，Ｘ４（図２０参照）を兼ね、４本の下部電極１２ａがそれぞれ列選択電極Ｙ１，Ｙ２，Ｙ３，Ｙ４（図２０参照）を兼ねているとすれば、上述のマトリクス電子源１０の駆動回路３０では、消費電力を低減するために、選択する行選択電極Ｘ１〜Ｘ４の電位を第１の所定電位に制御する一方で、非選択の行選択電極Ｘ１〜Ｘ４を電気的にフローティングし、また、選択する列選択電極Ｙ１〜Ｙ４の電位を第１の所定電位よりも低い第２の所定電位に制御する一方で、非選択の列選択電極Ｙ１〜Ｙ４を電気的にフローティングしている。ここにおいて、第１の所定電位をＶＸＨ’、第２の所定電位をＶＹＬ’とすると、ＶＸＨ’＞ＶＹＬ’＞０となる。なお、各行選択電極Ｘ１〜Ｘ４や列選択電極Ｙ１〜Ｙ４をバス電極により構成したマトリクス電子源も考えられる。
【００１５】
また、従来より、金属ないし高濃度ドーピングされた半導体からなる上部電極（表面電極）と金属ないし高濃度ドーピングされた半導体からなる下部電極との間に電子通過層として絶縁体層を介在させたＭＩＭ型の電界放射型電子源の駆動方法に関して、上部電極と下部電極との間に印加する電圧の極性を交互に反転させることで、絶縁体層内において上部電極近傍に存在し電子を捕獲するトラップと、絶縁体層内において下部電極近傍に存在し電子を捕獲するトラップとの間で一部の電子を移動させることによって効率良く電子を放出させる方法が提案されている（例えば、特許文献２）。
【００１６】
また、上部電極と下部電極と電子通過層である絶縁体層とからなるＭＩＭ型の電子源素子をマトリクスの格子点にそれぞれ配置したマトリクス電子源を用いた画像表示装置におけるマトリクス電子源の駆動方法として、電子源素子から効率良く電子を放出させ且つ電子源素子の長寿命化を図るために、１フレーム走査後に全ての電子源素子それぞれの上部電極と下部電極との間に下部電極を高電位側とした逆バイアス電圧を同時に印加する方法が提案されている（例えば、特許文献３）。
【００１７】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１、図３）
【特許文献２】
特開平７−２２６１４６号公報（第２頁−第３頁、図１、図３）
【特許文献３】
特開平１１−９５７１６号公報（第５頁、図８）
【００１８】
【発明が解決しようとする課題】
ところで、上述のように電子通過層として強電界ドリフト層６を有する電界放射型電子源１０では、ダイオード電流Ｉpsおよびエミッション電流Ｉｅが経時的に減少してしまうので、寿命が短いという不具合があった。
【００１９】
そこで、上記特許文献２に開示されている駆動方法を上述の各電界放射型電子源１０の駆動方法に適用することも考えられるが、電子通過層である強電界ドリフト層６内のトラップで捕獲された電子がトラップから放出されても強電界ドリフト層６内の他のトラップに捕獲されてしまうので、ダイオード電流Ｉpsおよびエミッション電流Ｉｅが経時的に減少してしまい、十分な寿命が得られないという不具合があった。
【００２０】
また、上記特許文献３に開示されている駆動方法では、電子源素子を駆動するか否かは画像表示装置において映し出す画像によって決まるが、電子源素子を駆動するための電圧の電子源素子への印加の有無に関わらず全ての電子源素子に逆バイアス電圧が印加されるので、電子源素子間での特性ばらつきが大きくなってしまい、結果的にマトリクス電子源全体としての寿命が短くなってしまうという不具合があった。
【００２１】
また、上記特許文献３に開示されている駆動方法では、１フレーム内において駆動タイミングの異なる電子源素子の間で逆バイアス電圧が印加されるまでの待ち時間にばらつきが生じてしまう一方で、各電子源素子の走査の順番は決まっているので、画像表示装置の使用時間が長くなるにつれて電子源素子間の特性ばらつきが大きくなってしまい、結果的にマトリクス電子源全体としての寿命が短くなってしまうという不具合があった。
【００２２】
本発明は上記事由に鑑みて為されたものであり、その目的は、電界放射型電子源の長寿命化を図れる電界放射型電子源の駆動方法を提供することにある。
【００２３】
【課題を解決するための手段】
請求項１，２，３の発明は、上記目的を達成するために、下部電極と、表面電極と、下部電極と表面電極との間に介在し表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により電子が通過する電子通過層とを有する電子源素子を備え、電子通過層を通過した電子が表面電極を通して放射される電界放射型電子源の駆動方法であって、表面電極と下部電極との間に表面電極を高電位側として順バイアス電圧を印加した時に前記電子通過層中のトラップに捕獲された電子を放出手段からのエネルギにより前記電子通過層外へ放出させることを特徴とし、前記電子通過層中のトラップに捕獲された電子を前記電子通過層外へ放出させることができるので、前記電子通過層中のトラップに捕獲された電子に起因した電界の緩和を抑制することができ、電界放射型電子源の長寿命化を図れる。
【００２４】
また、請求項１，２，３の発明では、前記放出手段は、前記電子源素子の前記表面電極と前記下部電極との間に逆バイアス電圧を印加することによって、前記トラップに捕獲されている電子を前記電子通過層外へ放出させるので、前記電子通過層中のトラップに捕獲された電子を前記下部電極へ移動させることができる。
【００２５】
また、請求項１の発明では、前記電子源素子の前記表面電極と前記下部電極との間に前記順バイアス電圧を印加したときに前記電子源素子に流れる順方向電流を検出して順方向電流の大小に応じて前記逆バイアス電圧の値の大小を変化させるので、前記順バイアス電圧の印加時に前記電子通過層のトラップに捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な前記逆バイアス電圧の印加による前記電子源素子へのダメージの発生を抑制することができ、信頼性を向上させることが可能となる。
【００２６】
また、請求項２の発明では、前記電子源素子の前記表面電極と前記下部電極との間に前記逆バイアス電圧を印加したときに前記電子源素子に流れる逆方向電流を検出して逆方向電流が所望の範囲内に収まるように前記逆バイアス電圧を制御するので、前記順バイアス電圧の印加時に前記電子通過層のトラップに捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な前記逆バイアス電圧の印加による前記電子源素子へのダメージの発生を抑制することができ、信頼性を向上させることが可能となる。
【００２７】
また、請求項３の発明では、前記電子源素子の前記表面電極と前記下部電極との間に前記順バイアス電圧を印加したときのエミッション電流を検出して当該エミッション電流の大小に応じて前記逆バイアス電圧の値の大小を変化させるので、前記順バイアス電圧の印加時に前記電子通過層のトラップに捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な前記逆バイアス電圧の印加による前記電子源素子へのダメージの発生を抑制することができ、信頼性を向上させることが可能となる。
【００２８】
請求項４の発明は、請求項１ないし請求項３の発明において、前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、下部電極から電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され表面電極へ向かってドリフトするから、前記電子源素子の電子放出効率を向上させることができる。
【００２９】
請求項５の発明は、請求項１ないし請求項３の発明において、前記電子通過層は、少なくとも、下部電極の厚み方向に延びた柱状の複数本のグレインと、グレイン間に介在するナノメータオーダの多数のシリコン微結晶と、各シリコン微結晶それぞれの表面に形成されたシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、下部電極から電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され表面電極へ向かってドリフトするから、前記電子源素子の電子放出効率を向上させることができる。
【００３０】
請求項６の発明は、請求項１ないし請求項３の発明において、前記電子通過層は、絶縁体層よりなるので、前記電子源素子がＭＩＭ（Metal−Insulator−Metal）構造の電界放射型電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。
【００３１】
【発明の実施の形態】
（参考例１）
本参考例では、まず図１（ａ）に示す構成の電界放射型電子源１０について説明し、その後、電界放射型電子源１０の駆動方法について説明する。
【００３２】
図１（ａ）に示す構成の電界放射型電子源１０は、絶縁性基板（例えば、ガラス基板、セラミック基板など）の一表面上に導電性材料（例えば、金属、高濃度ドープされた多結晶シリコンなど）よりなる下部電極１２が形成され、下部電極１２上に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。要するに、本参考例における電界放射型電子源１０は、図１７に示した従来構成における多結晶シリコン層３が設けられていない点が相違する。なお、本参考例では、下部電極１２と強電界ドリフト層６と表面電極７とで電子源素子１０ａを構成している。
【００３３】
ここにおいて、強電界ドリフト層６は、図１（ｂ）に示すように、少なくとも、下部電極１２における表面電極７側（つまり、絶縁性基板１１の上記一表面側）に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００３４】
本参考例における電界放射型電子源１０から電子を放射させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に駆動電源Ｖａから駆動電圧を印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。上記駆動電圧および直流電圧Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放射される（図１（ａ）中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【００３５】
したがって、本参考例の電界放射型電子源１０では、基本的には次のようなモデルで電子放射が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として駆動電源Ｖａから電圧を印加することにより、下部電極１２から強電界ドリフト層６へ電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図１（ｂ）中の矢印の向き（図１（ｂ）における上向き）へドリフトし、表面電極７をトンネルし真空中に放射される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放射され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放射される。
【００３６】
ところで、本参考例では、強電界ドリフト層６を酸化した多孔質多結晶シリコン層により構成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン層や酸窒化した多孔質多結晶シリコン層により構成してもよいし、あるいはその他の酸化若しくは窒化若しくは酸窒化した多孔質半導体層により構成してもよい。なお、強電界ドリフト層６を窒化した多孔質多結晶シリコン層により構成した場合には上述の各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、強電界ドリフト層６を酸窒化した多孔質多結晶シリコン層により構成した場合には上述の各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００３７】
以下、上述の電界放射型電子源１０の駆動方法について説明する。
【００３８】
本参考例の電界放射型電子源１０は、表面電極７と下部電極１２との間に電圧を印加する駆動電源Ｖａによって駆動され、下部電極１２に対して表面電極７が高電位側となるような電圧が駆動電源Ｖａから出力されると、当該電圧を表面電極７と下部電極１２との間に印加したときに作用する電界により電子ｅ−が強電界ドリフト層６をドリフトし表面電極７を通して放射される。
【００３９】
ところで、強電界ドリフト層６は、図１（ｂ）に示したように多数のシリコン微結晶６３および各シリコン微結晶６３の表面にそれぞれ形成されたシリコン酸化膜６４を有しているが、シリコン酸化膜６４にはトラップ（例えば、欠陥、不純物、ダングリングボンドなど）９が形成されているので、下部電極１２に対して表面電極７が高電位側となるような順バイアス電圧（例えば、表面電極７の電位を２０Ｖ、下部電極１２の電位を０Ｖにすることで順バイアス電圧は２０Ｖになる）を駆動電源Ｖａから印加した時に、下部電極１２から強電界ドリフト層６へ注入された電子の一部がトラップ９に捕獲されてしまう。しかしながら、本参考例の駆動方法では、上述の駆動電源Ｖａが表面電極７と下部電極１２との間に順バイアス電圧を印加していない期間中に、トラップ９に捕獲されている電子が強電界ドリフト層６外へ放出されるような逆バイアス電圧を表面電極７と下部電極１２との間に印加するようにしているので、強電界ドリフト層６中のトラップ９に捕獲された電子を上述の駆動電源Ｖａが表面電極７と下部電極１２との間に順バイアス電圧を印加していない期間中に下部電極１２へ移動させることができる。
【００４０】
ここにおいて、駆動電源Ｖａの出力電圧を図２に示すようなパルス電圧とし、表面電極７と下部電極１２との間に印加する順バイアス電圧をＶ１（例えば、＋２０Ｖ）、順バイアス電圧Ｖ１のパルス幅をＨ１、逆バイアス電圧をＶ２（例えば、−１０Ｖ）、逆バイアス電圧Ｖ２のパルス幅をＨ２とすれば、順バイアス電圧Ｖ１の印加時にトラップ９に捕獲された電子が逆バイアス電圧Ｖ２の印加時にトラップ９から強電界ドリフト層６外へ放出される。なお、図２中の基準電圧Ｖ０は０Ｖである。
【００４１】
ところで、電子源素子１０ａに図２に示すようなパルス状の電圧波形の順バイアス電圧Ｖ１が印加された場合、強電界ドリフト層６中のシリコン酸化膜５２，６４にかかる電界の強度が急激に変化するので、強電界ドリフト層６にダメージが発生する恐れがある。これに対して、図３に示すように順バイアス電圧Ｖ１および逆バイアス電圧Ｖ２それぞれの立ち上がり部分に傾斜を設ければ、強電界ドリフト層６内のシリコン酸化膜５２，６４にかかる電界の急激な変化を抑制することができ、電界強度の急激な変化により強電界ドリフト層６に発生するダメージを低減することができる。なお、図４に示すように順バイアス電圧Ｖ１および逆バイアス電圧Ｖ２それぞれの立下り部分にも傾斜を設けるようにしてもよいし、図５に示すようにステップ状に変化させてもよく、また、図６に示すように正弦波の正の半周期の波形を順バイアス電圧として印加し別の正弦波の負の半周期の波形を逆バイアス電圧として印加するようにしても、電界強度の急激な変化により強電界ドリフト層６に発生するダメージを低減することができる。
【００４２】
図２に示した駆動電源Ｖａの出力電圧は順バイアス電圧Ｖ１と逆バイアス電圧Ｖ２との２水準の電圧レベルを交互に繰り返すものであるが、図７に示すように、順バイアス電圧Ｖ１を出力し逆バイアス電圧Ｖ２を出力した後に基準電圧Ｖ０（＝０Ｖ）を出力する期間Ｈ３を設けてＶ１，Ｖ２，Ｖ０の３水準の電圧レベルで変化するようにすれば、低消費電力化を図ることができる。ここで、電子源素子１０ａには、Ｖ１→Ｖ０→Ｖ２→Ｖ０→Ｖ１→Ｖ０→…の順で電圧が印加されるので、順バイアス電圧Ｖ１が印加される繰り返し周期に対する順バイアス電圧の印加時間の比をデューティ比ｄとすれば、ｄ＝Ｈ１／（Ｈ１＋Ｈ２＋２Ｈ３）と表され、図８に示すように、期間Ｈ３を各パルス幅Ｈ１，Ｈ２よりも長い時間に設定することが好ましいので、例えば、Ｈ１およびＨ２が１０ｍｓの場合、Ｈ３を４０ｍｓとすれば、デューティ比ｄは０．１となる。
【００４３】
なお、本参考例では、駆動電源Ｖａが、電子通過層たる強電界ドリフト層６中のトラップ９に捕獲された電子を強電界ドリフト層６の外へ放出させる放出手段を構成している。
【００４４】
しかして、本参考例の駆動方法では、表面電極７と下部電極１２との間に表面電極７を高電位側として順バイアス電圧を印加した時に強電界ドリフト層６中のトラップ９に捕獲された電子を放出手段たる駆動電源Ｖａからのエネルギにより強電界ドリフト層６外へ放出させるので、強電界ドリフト層６中のトラップ９に捕獲された電子を強電界ドリフト層６外へ放出させることができるから、強電界ドリフト層６中のトラップ９に捕獲された電子に起因した電界の緩和を抑制することができ、電界放射型電子源１０の長寿命化を図れる。また、駆動電源Ｖａは、電子源素子１０ａの表面電極７と下部電極１２との間に印加する逆バイアス電圧をパルス状の電圧とするので、強電界ドリフト層６中のトラップ９に捕獲された電子を下部電極１２へ移動させるタイミングの管理が容易になる。
【００４５】
ところで、駆動電源１０ａにおいて、電子源素子１０ａから電子を放射させる時に強電界ドリフト層６に発生するジュール熱によるエネルギがトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることが可能な熱エネルギとなるように表面電極７と下部電極１２との間に印加する電圧の大きさと電圧の印加時間との少なくとも一方を制御するようにすれば、上記熱エネルギを強電界ドリフト層６へ加えることによって、トラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができ、しかも、上記熱エネルギを容易に制御することができる。
【００４６】
例えば、上述のように順バイアス電圧Ｖ１を＋２０Ｖ、逆バイアス電圧Ｖ２を−１０Ｖとした場合には、逆バイアス電圧Ｖ２の絶対値が順バイアス電圧Ｖ１の絶対値の５０％の値となるが、本願発明者らは逆バイアス電圧の絶対値を順バイアス電圧の絶対値以下の値とするような制御を行うことにより、逆バイアス電圧の印加による電子源素子１０ａの絶縁破壊を防止することが可能となるとともに、逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａがダメージを受けるのを抑制することが可能となり、特に、逆バイアス電圧の絶対値を順バイアス電圧の絶対値の５０〜１００％の範囲で設定するような制御を行うことにより逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａに発生するダメージを抑制しつつ強電界ドリフト層６中のトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができることを実験結果から見出した。例えば、パルス状の逆バイアス電圧の絶対値とパルス状の順バイアス電圧の絶対値との電圧比を略６０％に設定した場合、順バイアス電圧が＋１２Ｖのときには逆バイアス電圧を−７Ｖとし、順バイアス電圧が＋１６Ｖのときには逆バイアス電圧を−１０Ｖとすればよい。なお、順バイアス電圧のパルス幅Ｈ１と逆バイアス電圧のパルス幅Ｈ２とは１００μｓ〜１０ｍｓの範囲で同じ値に設定してあるが、逆バイアス電圧Ｖ２のパルス幅Ｈ２は例えば順バイアス電圧Ｖ１のパルス幅Ｈ１の０．５〜２倍程度の値で設定すればよく、順バイアス電圧Ｖ１のパルス幅Ｈ１を１０ｍｓとする場合には逆バイアス電圧Ｖ２のパルス幅Ｈ２を５ｍｓ〜２０ｍｓの範囲で設定すればよい。
【００４７】
また、逆バイアス電圧の絶対値と当該逆バイアス電圧のパルス幅との積算値が順バイアス電圧と当該順バイアス電圧の絶対値との積算値の５０〜１００％の範囲となるように設定する制御を行うことにより逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａに発生するダメージを抑制しつつ強電界ドリフト層６中のトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができることを実験結果から見出した。ここに、前者の積算値を後者の積算値の５０％に設定した場合、例えば図９に示すように、逆バイアス電圧Ｖ２のパルス幅Ｈ２を順バイアス電圧Ｖ１のパルス幅Ｈ１と同じ値として、逆バイアス電圧Ｖ２の絶対値を順バイアス電圧Ｖ１の絶対値の２分の１の値としてもよいし、例えば図１０に示すように、逆バイアス電圧Ｖ２のパルス幅Ｈ２を順バイアス電圧Ｖ１のパルス幅Ｈ１の２倍の値として、逆バイアス電圧Ｖ２の絶対値を順バイアス電圧Ｖ１の絶対値の４分の１の値としてもよい。
【００４８】
なお、トラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることが可能な熱エネルギを外部から与えることでトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させる放出手段を採用してもよく、このような放出手段を採用すれば、電子源素子１０ａから電子を放射させるための条件を変更することなしにトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができる。
【００４９】
なお、本参考例では、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が電子通過層を構成しているが、電子通過層として例えばＡｌ２Ｏ３，ＳｉＯ２などからなる絶縁体層を採用することで、ＭＩＭ（Metal−Insulator−Metal）構造の電界放射型電子源と同様に動作し、電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。
【００５０】
（参考例２）
本参考例では、まず図１１に示す構成の電界放射型電子源１０について説明し、その後、電界放射型電子源１０の駆動方法について説明する。
【００５１】
図１１に示す電界放射型電子源１０は、図１８に示した従来構成と同様、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の導電性層（例えば、ｎ形多結晶シリコン）よりなる下部電極１２ａと、下部電極１２ａの間を埋めるノンドープの多結晶シリコンよりなる絶縁部１２ｂと、下部電極１２ａに重なる形で形成された複数の酸化した多孔質半導体層たる多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、強電界ドリフト層６の上で下部電極１２ａに交差する方向に形成された複数の表面電極７とを備えている。なお、下部電極１２ａは短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、表面電極７は短冊状に形成され、長手方向の両端部でそれぞれパッド２８に接続されている。
【００５２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極１２ａとの交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放射される。つまり、表面電極７と下部電極１２ａとからなるマトリクス（格子）の格子点に、表面電極７と下部電極１２ａとドリフト部６ａとからなる電子源素子１０ａを１つずつ配置したことに相当し、電圧を印加する表面電極７と下部電極１２ａとの組を選択することによって所望の電子源素子１０ａから電子を放射させることが可能になる。ここにおいて、ドリフト部６ａは、上述の図１（ｂ）と同様の構成を有していると考えられる。すなわち、ドリフト部６ａは、少なくとも、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。
【００５３】
ところで、本参考例では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により構成しているが、ドリフト部６ａを窒化した多孔質多結晶シリコン層や酸窒化した多孔質多結晶シリコン層により構成してもよいし、あるいはその他の酸化若しくは窒化若しくは酸窒化した多孔質半導体層により構成してもよい。なお、ドリフト部６ａを窒化した多孔質多結晶シリコン層により構成した場合には上述の各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、ドリフト部６ａを酸窒化した多孔質多結晶シリコン層により構成した場合には上述の各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００５４】
本参考例の電界放射型電子源１０はマルチカラーの画像表示装置に用いるものであって、上述の図１９に示した構成の駆動回路３０により駆動される。ここに、電界放射型電子源１０と駆動回路３０とで電子源装置を構成している。なお、駆動回路３０は、複数の表面電極７からなるＸ電極群の各表面電極７の電位を制御するＸ制御部３３と、複数の下部電極１２ａからなるＹ電極群の各下部電極１２ａの電位を制御するＹ制御部３４と、入力された映像信号をマトリクス電子源１０の駆動用の信号に変換する信号処理部３１と、信号処理部３１により変換された信号に基づいてＸ制御部３３およびＹ制御部３４に指示を与える駆動信号制御部３２とを備えている。また、各電子源素子１０ａは、電界放射型電子源１０に対向配置されるガラス製のフェースプレート４０（図１１参照）における電界放射型電子源１０との対向面側に設けられたＲ，Ｇ，Ｂいずれかの蛍光体からなる個々のサブピクセル毎に形成されている。なお、フェースプレート４０には、図１（ａ）におけるコレクタ電極２１に相当する透明電極からなるアノード電極（図示せず）が設けられている。
【００５５】
以下、上述の電界放射型電子源１０の駆動方法について説明する。
【００５６】
本参考例の電界放射型電子源１０を駆動する駆動回路３０では、選択した電子源素子１０ａの表面電極７と下部電極１２との間に参考例１と同様の順バイアス電圧を印加し、非選択の電子源素子１０ａの表面電極７と下部電極１２との間に参考例１と同様の逆バイアス電圧を印加するようになっている。すなわち、本参考例の駆動方法では、選択する電子源素子１０ａの駆動条件は変更する必要がなく、選択時にトラップ９（図１（ｂ）参照）に捕獲された電子を当該電子源素子１０ａの非選択時に強電界ドリフト層６外へ放出させるようになっている。
【００５７】
なお、本参考例では、駆動回路３０が、電子通過層たるドリフト部６ａ中のトラップ９に捕獲された電子をドリフト部６ａ（強電界ドリフト層６）の外へ放出させる放出手段を構成している。
【００５８】
しかして、本参考例の駆動方法では、表面電極７と下部電極１２との間に表面電極７を高電位側として順バイアス電圧を印加した時に強電界ドリフト層６中のトラップ９に捕獲された電子を放出手段たる駆動回路３０からのエネルギにより強電界ドリフト層６外へ放出させるので、強電界ドリフト層６中のトラップ９に捕獲された電子を強電界ドリフト層６外へ放出させることができるから、強電界ドリフト層６中のトラップ９に捕獲された電子に起因した電界の緩和を抑制することができ、電界放射型電子源１０の長寿命化を図れる。
【００５９】
ところで、本参考例では、駆動回路３０が放出手段を構成しているが、トラップ９に捕獲されている電子を放出させることが可能なエネルギの波長の光を電子源素子１０ａへ照射する放出手段を採用すれば、上記波長の光を電子源素子１０ａへ照射することによって、トラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができる。このような光を電子源素子１０ａへ照射する放出手段として、上記波長の光を出射する光源を別途に設ければ、光源を変更するだけで種々のエネルギ準位のトラップに対応することが可能になる。また、放出手段として、電子源素子１０ａが放射した電子により励起されて上記波長の光を発光する（つまり、上記波長の光を電子源素子１０ａへ照射する）ような蛍光体を上記フェースプレート４０における電界放射型電子源１０との対向面に設けておけば、上記波長の光を励起するための電源などを別途に設ける必要がなく低消費電力化を図ることができ、より簡便に電子源素子１０ａの長寿命化および低消費電力化を図ることができる。ここで、フェースプレート４０においては、蛍光体として赤色を発光するもの、緑色を発光するもの、青色を発光するものが混在しているので、フェースプレート４０におけるサブピクセルの位置によって発光波長が異なることになるが、このような場合には紫外領域あるいは近紫外領域の光を発光する物質を混ぜることによって可視光に影響を与えることなく長寿命化を図ることができる。また、上記波長の光を電子源素子１０ａへ照射する。
【００６０】
（参考例３）
本参考例では、参考例２にて説明した電子源装置において駆動回路３０に（図１９参照）よる電界放射型電子源１０の駆動方法が相違する。
【００６１】
以下、本参考例における駆動方法について図１２を参照しながら説明する。
【００６２】
いま、説明を簡単にするために、表面電極７および下部電極１２ａの数を２本ずつとして、従来例と同様に、２本の表面電極７がそれぞれデータ電極である行選択電極Ｘ１，Ｘ２（図２０参照）を兼ね、２本の下部電極１２ａがそれぞれ走査電極である列選択電極Ｙ１，Ｙ２（図２０参照）を兼ねているとすれば、上述の駆動回路３０では、各データ電極Ｘ１，Ｘ２に第１の所定電圧（ここでは、正極性のパルス電圧）を印加した直後に逆極性の電圧（ここでは、負極性のパルス電圧）を印加し、また、各走査電極Ｙ１，Ｙ２に第２の所定電圧（ここでは、負極性のパルス電圧）を印加した直後に逆極性の電圧（ここでは、正極性のパルス電圧）を印加する。
【００６３】
ここにおいて、図１２（ａ）に示すように上記第１の所定電圧の絶対値をＶ１、上記第１の所定電圧の印加終了直後に印加する負極性のパルス電圧の絶対値をＶｒ１とし、図１２（ｃ），（ｄ）に示すように上記第２の所定電圧の絶対値をＶ２、上記第２の所定電圧の印加終了直後に印加する正極性のパルス電圧の絶対値をＶｒ２とすれば、データ電極Ｘ１と走査電極Ｙ１とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１２（ｅ）に示すような電圧が印加され、データ電極Ｘ２と走査電極Ｙ１とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１２（ｆ）に示すような電圧が印加され、データ電極Ｘ１と走査電極Ｙ２とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１２（ｇ）に示すような電圧が印加され、データ電極Ｘ２と走査電極Ｙ２とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１２（ｈ）に示すような電圧が印加されることになる。
【００６４】
すなわち、データ電極Ｘ１と走査電極Ｙ１とで選択可能な電子源素子１０ａは、データ電極Ｘ１に上記第１の所定電圧（Ｖ１）が印加され且つ走査電極Ｙ１に上記第２の所定電圧（−Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ１＋Ｖ２の電圧が印加され、また、データ電極Ｘ１に負極性のパルス電圧（−Ｖｒ１）が印加され且つ走査電極Ｙ１に正極性のパルス電圧（Ｖｒ２）が印加されているときには表面電極７と下部電極１２ａとの間に−（Ｖｒ１＋Ｖｒ２）の電圧が印加される。
【００６５】
同様に、データ電極Ｘ２と走査電極Ｙ１とで選択可能な電子源素子１０ａは、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ１に上記第２の所定電圧（−Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ２の電圧が印加され、また、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ１に正極性のパルス電圧（Ｖｒ２）が印加されているときには表面電極７と下部電極１２ａとの間に−Ｖｒ２の電圧が印加される。
【００６６】
同様に、データ電極Ｘ１と走査電極Ｙ２とで選択可能な電子源素子１０ａは、データ電極Ｘ１に上記第１の所定電圧（Ｖ１）が印加され且つ走査電極Ｙ２に電圧が印加されていないときには、表面電極７と下部電極１２ａとの間にＶ１の電圧が印加され、また、データ電極Ｘ１に負極性のパルス電圧（−Ｖｒ１）が印加され且つ走査電極Ｙ１に電圧が印加されていないときには表面電極７と下部電極１２ａとの間に−Ｖｒ１の電圧が印加され、また、データ電極Ｘ１に電圧が印加されておらず且つ走査電極Ｙ２に上記第２の所定電圧（−Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ２の電圧が印加され、また、データ電極Ｘ１に電圧が印加されておらず且つ走査電極Ｙ２に正極性のパルス電圧（Ｖｒ２）が印加されているときには表面電極７と下部電極１２ａとの間に−Ｖｒ２の電圧が印加される。
【００６７】
同様に、データ電極Ｘ２と走査電極Ｙ２とで選択可能な電子源素子１０ａは、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ２に上記第２の所定電圧（−Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ２の電圧が印加され、また、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ２に正極性のパルス電圧（Ｖｒ２）が印加されているときには表面電極７と下部電極１２ａとの間に−Ｖｒ２の電圧が印加される。
【００６８】
ここにおいて、各電子源素子１０ａが駆動されて電子を放出するときの閾値電圧Ｖｔｈとすれば、本参考例では、Ｖ２＜Ｖ１＜Ｖｔｈ＜Ｖ１＋Ｖ２の関係を満たすようにＶ１，Ｖ２の値を設定してあるので、図１２（ｅ）に示すように電圧値がＶ１＋Ｖ２のパルス電圧（順バイアス電圧）が印加された電子源素子１０ａから電子が放出される。また、各電子源素子１０ａにおいて正極性のパルス電圧（順バイアス電圧）が印加された電子源素子１０ａには、図１２（ｅ）〜（ｈ）に示すように、正極性のパルス電圧が印加された直後に負極性（つまり、逆極性）のパルス電圧（逆バイアス電圧）が印加され、正極性のパルス電圧が印加されない場合には負極性のパルス電圧も印加されない。つまり、順バイアス電圧が印加された電子源素子１０ａにのみ当該順バイアス電圧の印加直後に逆バイアス電圧が印加されることになる。言い換えれば、順バイアス電圧が印加された電子源素子１０ａにおいて順バイアス電圧の印加後から逆バイアス電圧が印加されるまでの時間が全ての電子源素子１０ａで一定となっている。ここに、本参考例では、順バイアス電圧の印加直後に逆バイアス電圧が印加されるようになっているが、次に走査される走査電極に電圧が印加されるまでの一定時間内に逆バイアス電圧が印加されるように制御すればよい。
【００６９】
以下、順バイアス電圧の印加から逆バイアス電圧の印加までの時間を制御するメリットについて説明する。参考例２と同様に電子通過層たるドリフト部６ａが、柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とを有している場合、下部電極１２ａからドリフト部６ａへ注入された電子はシリコン微結晶６３表面のシリコン酸化膜６４を多重トンネルして加速され真空中に放出される一方で、多孔質シリコン中ではキャリアが拡張指数関数で表される異常分散という機構で伝導することが知られている。つまり、本参考例のように多孔質材料を電子通過層に利用した電界放射型電子源１０では、順バイアス電圧の印加によりシリコン酸化膜６４中のトラップ９に電子が捕獲された場合、当該電子が異常分散すると考えられる。つまり、順バイアス電圧の印加から逆バイアス電圧の印加までの時間が一定でない場合には、電子の捕獲されている状態も異なることになり、トラップ９に捕獲された電子を電子通過層外に放出させるのに適した逆バイアス電圧の大きさが時間とともに変化することになる。したがって、順バイアス電圧の印加から逆バイアス電圧の印加までの時間を制御することにより、電子源素子１０ａ間の特性ばらつきを抑えることが可能となるのである。これに対して、電子通過層が単層の絶縁体層である場合、このような異常分散は起こらないので、逆極性の電圧を印加するタイミングが電子源素子間で異なっていても影響は少ないと考えられる。
【００７０】
ただし、正極性のパルス電圧（順バイアス電圧）が印加された直後に印加される負極性のパルス電圧（逆バイアス電圧）の絶対値は順バイアス電圧の絶対値以下に設定することが望ましく、５０〜１００％の値に設定することにより、参考例１と同様、逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａに発生するダメージを抑制しつつ強電界ドリフト層６中のトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができる。また、参考例１で説明したように、逆バイアス電圧の絶対値と当該逆バイアス電圧のパルス幅との積算値が順バイアス電圧と当該順バイアス電圧の絶対値との積算値の５０〜１００％の範囲となるように設定する制御を行うことにより逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａに発生するダメージを抑制しつつ強電界ドリフト層６中のトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができる。
【００７１】
なお、本参考例においても参考例２と同様に、電界放射型電子源１０と駆動回路３０とで電子源装置を構成しており、駆動回路３０が、各電子源素子１０ａそれぞれの表面電極７と下部電極１２ａとの間に印加する電圧を制御する制御手段を構成している。したがって、制御手段は、各電子源素子１０ａそれぞれについて、表面電極７と下部電極１２ａとの間に表面電極７を高電位側として順バイアス電圧を印加した場合には表面電極７と下部電極１２ａとの間に下部電極１２ａを高電位側として電子通過層たるドリフト部６ａ中のトラップ９に捕獲されている電子を放出させるための逆バイアス電圧を印加し、表面電極７と下部電極１２ａとの間に表面電極７を高電位側として順バイアス電圧を印加しなかった場合には表面電圧７と下部電極１２ａとの間に下部電極１２ａを高電位側とした逆バイアス電圧を印加しないような制御を行う。
【００７２】
しかして、本参考例の電子源装置の構成によれば、順バイアス電圧の印加時に電子通過層たるドリフト部６ａ中のトラップに捕獲された電子を逆バイアス電圧の印加時にドリフト部６ａ外へ放出させることができるので、ドリフト部６ａ中のトラップ９に捕獲された電子に起因した電界の緩和を抑制することができ、電界放射型電子源１０の長寿命化を図れ、しかも、順バイアス電圧を印加しなかった場合には逆バイアス電圧を印加しないので、電子源素子１０ａへの不要な電圧の印加を防ぐことができ、電子源素子１０ａの特性劣化を抑制して電子源素子１０ａ間の特性ばらつきを少なくすることができ、電界放射型電子源１０の長寿命化を図ることができる。
【００７３】
（参考例４）
本参考例では、参考例２にて説明した電子源装置において駆動回路３０に（図１９参照）よる電界放射型電子源１０の駆動方法が相違する。
【００７４】
以下、本参考例における駆動方法について図１３を参照しながら説明する。
【００７５】
いま、説明を簡単にするために、表面電極７および下部電極１２ａの数を２本ずつとして、従来例と同様に、２本の表面電極７がそれぞれデータ電極である行選択電極Ｘ１，Ｘ２（図２０参照）を兼ね、２本の下部電極１２ａがそれぞれ走査電極である列選択電極Ｙ１，Ｙ２（図２０参照）を兼ねているとすれば、上述の駆動回路３０では、各データ電極Ｘ１，Ｘ２に第１の所定電圧（ここでは、正極性のパルス電圧）の印加終了直後に逆極性の電圧（ここでは、負極性のパルス電圧）を印加し、また、各走査電極Ｙ１，Ｙ２に第２の所定電圧（ここでは、負極性のパルス電圧）を印加した後、所定時間後に逆極性の電圧（ここでは、正極性のパルス電圧）を印加する。
【００７６】
ここにおいて、図１３（ａ）に示すように上記第１の所定電圧の絶対値をＶ１、第１の所定電圧の印加終了直後に印加する負極性のパルス電圧の絶対値をＶｒとし、図１３（ｃ），（ｄ）に示すように上記第２の所定電圧の絶対値をＶ２、上記第２の所定電圧の印加終了後に印加する正極性のパルス電圧の絶対値をＶｒとすれば、データ電極Ｘ１と走査電極Ｙ１とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１３（ｅ）に示すような電圧が印加され、データ電極Ｘ２と走査電極Ｙ１とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１３（ｆ）に示すような電圧が印加され、データ電極Ｘ１と走査電極Ｙ２とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１３（ｇ）に示すような電圧が印加され、データ電極Ｘ２と走査電極Ｙ２とで選択可能な電子源素子１０ａの表面電極７と下部電極１２ａとの間には図１３（ｈ）に示すような電圧が印加されることになる。
【００７７】
すなわち、データ電極Ｘ１と走査電極Ｙ１とで選択可能な電子源素子１０ａは、データ電極Ｘ１に上記第１の所定電圧（Ｖ１）が印加され且つ走査電極Ｙ１に上記第２の所定電圧（−Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ１＋Ｖ２の電圧が印加され、また、データ電極Ｘ１に負極性のパルス電圧（−Ｖｒ）が印加され且つ走査電極Ｙ１に電圧が印加されていないときには、表面電極７と下部電極１２ａとの間に−Ｖｒの電圧が印加され、また、データ電極Ｘ１に電圧が印加されておらず且つ走査電極Ｙ１に正極性のパルス電圧（Ｖｒ）が印加されているときには表面電極７と下部電極１２ａとの間に−Ｖｒの電圧が印加される。
【００７８】
同様に、データ電極Ｘ２と走査電極Ｙ１とで選択可能な電子源素子１０ａは、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ１に上記第２の所定電圧（−Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ２の電圧が印加され、また、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ１に正極性のパルス電圧（Ｖｒ）が印加されているときには表面電極７と下部電極１２ａとの間に−Ｖｒの電圧が印加される。
【００７９】
同様に、データ電極Ｘ１と走査電極Ｙ２とで選択可能な電子源素子１０ａは、データ電極Ｘ１に上記第１の所定電圧（Ｖ１）が印加され且つ走査電極Ｙ２に電圧が印加されていないときには、表面電極７と下部電極１２ａとの間にＶ１の電圧が印加され、また、データ電極Ｘ１に負極性のパルス電圧（−Ｖｒ）が印加され且つ走査電極Ｙ１に正極性のパルス電圧（Ｖｒ）が印加されているときには表面電極７と下部電極１２ａとの間に電圧が印加されず、また、データ電極Ｘ１に電圧が印加されておらず且つ走査電極Ｙ２に上記第２の所定電圧（Ｖ２）が印加されているときには、表面電極７と下部電極１２ａとの間にＶ２の電圧が印加される。
【００８０】
同様に、データ電極Ｘ２と走査電極Ｙ２とで選択可能な電子源素子１０ａは、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ２に正極性のパルス電圧（Ｖｒ）が印加されているときには、表面電極７と下部電極１２ａとの間に−Ｖｒの電圧が印加され、また、データ電極Ｘ２に電圧が印加されておらず且つ走査電極Ｙ２に上記第２の所定電圧（−Ｖ２）が印加されているときには表面電極７と下部電極１２ａとの間にＶ２の電圧が印加される。
【００８１】
ここにおいて、各電子源素子１０ａが駆動されて電子を放出するときの閾値電圧Ｖｔｈとすれば、本参考例では、Ｖ２＜Ｖ１＜Ｖｔｈ＜Ｖ１＋Ｖ２の関係を満たすようにＶ１，Ｖ２の値を設定してあるので、図１３（ｅ）に示すように電圧値がＶ１＋Ｖ２のパルス電圧（順バイアス電圧）が印加された電子源素子１０ａから電子が放出される。また、各電子源素子１０ａにおいて少なくとも上記閾値Ｖｔｈを超える大きさの順バイアス電圧が印加された電子源素子１０ａには、順バイアス電圧の印加後に逆バイアス電圧が印加される。ここに、本参考例では、上記閾値を超える順バイアス電圧の印加直後に逆バイアス電圧が印加されるようになっているが、次に走査される走査電極に電圧が印加されるまでの一定時間内に逆バイアス電圧が印加されるように制御すればよい。
【００８２】
しかして、本参考例の駆動方法においても、参考例３にて説明した駆動方法と同様、順バイアス電圧の印加から逆バイアス電圧の印加までの時間を制御することにより、電子源素子１０ａ間の特性ばらつきを抑えることが可能となるのである。
【００８３】
ただし、順バイアス電圧が印加された直後に印加される逆バイアス電圧の絶対値は順バイアス電圧の絶対値以下に設定することが望ましく、５０〜１００％の値に設定することにより、参考例１と同様、逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａに発生するダメージを抑制しつつ強電界ドリフト層６中のトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができる。また、参考例１で説明したように、逆バイアス電圧の絶対値と当該逆バイアス電圧のパルス幅との積算値が順バイアス電圧と当該順バイアス電圧の絶対値との積算値の５０〜１００％の範囲となるように設定する制御を行うことにより逆バイアス電圧の印加時に発生するジュール熱により電子源素子１０ａに発生するダメージを抑制しつつ強電界ドリフト層６中のトラップ９に捕獲されている電子を強電界ドリフト層６外へ放出させることができる。
【００８４】
なお、本参考例においても参考例２と同様に、電界放射型電子源１０と駆動回路３０とで電子源装置を構成しており、駆動回路３０が、各電子源素子１０ａそれぞれの表面電極７と下部電極１２ａとの間に印加する電圧を制御する制御手段を構成している。
【００８５】
（実施形態）
本実施形態は参考例３と略同じであって、図１４に示すように、駆動回路３０が、電子源素子１０ａに逆バイアス電圧が印加されたときに当該電子源素子１０ａに流れる逆方向電流を検出して逆方向電流が所望の範囲内に収まる（例えば、電子源素子１０ａの駆動開始時の逆方向電流の電流値を規定電流値とし一定の規定電流値付近で安定する）ように表面電極７と下部電極１２ａとの間に印加される逆バイアス電圧を制御する逆バイアス制御部３５を備えている点が相違する。ここに、逆バイアス制御部３５は、検出した逆方向電流の電流値が上記規定電流値よりも大きくなると上記逆バイアス電圧の絶対値を小さくするようにＸ制御部３３およびＹ制御部３４へ指示し、検出した逆方向電流の電流値が上記規定電流値よりも小さくなると上記逆バイアス電圧の絶対値を大きくするようにＸ制御部３３およびＹ制御部３４へ指示する。
【００８６】
しかして、本実施形態における電界放射型電子源１０の駆動方法では、電子源素子１０ａの表面電極７と下部電極１２ａとの間に逆バイアス電圧を印加したときに電子源素子１０ａに流れる逆方向電流を検出して逆方向電流が所望の範囲内に収まるように逆バイアス電圧を制御するので、順バイアス電圧の印加時に電子通過層たるドリフト部６ａのトラップ９に捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な逆バイアス電圧の印加による電子源素子１０ａへのダメージの発生を抑制することができ、信頼性を向上させることが可能となる。
【００８７】
なお、本実施形態では、電子源素子１０ａの表面電極７と下部電極１２ａとの間に逆バイアス電圧を印加したときに電子源素子１０ａに流れる逆方向電流を検出して逆方向電流が所望の範囲内に収まるように逆バイアス電圧を制御しているが、電子源素子１０ａの表面電極７と下部電極１２ａとの間に順バイアス電圧を印加したときに電子源素子１０ａに流れる順方向電流を検出して順方向電流の大小に応じて逆バイアス電圧の値の大小を変化させる（例えば、順方向電流の電流値が大きいほど逆バイアス電圧の絶対値を大きくし、順方向電流の電流値が小さいほど逆バイアス電圧の絶対値を小さくする）ようにしても、順バイアス電圧の印加時に電子通過層たるドリフト部６ａのトラップ９に捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な逆バイアス電圧の印加による電子源素子１０ａへのダメージの発生を抑制することができ、信頼性を向上させることが可能となる。
【００８８】
また、電子源素子１０ａの表面電極７と下部電極１２ａとの間に順バイアス電圧を印加したときのエミッション電流Ｉｅを検出して当該エミッション電流Ｉｅの大小に応じて逆バイアス電圧の値の大小を変化させる（例えば、エミッション電流Ｉｅの電流値が大きいほど逆バイアス電圧の絶対値を小さくし、エミッション電流Ｉｅの電流値が小さいほど逆バイアス電圧の絶対値を大きくする）ようにしても、順バイアス電圧の印加時に電子通過層たるドリフト部６ａのトラップ９に捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な逆バイアス電圧の印加による電子源素子１０ａへのダメージの発生を抑制することができ、信頼性を向上させることが可能となる。
【００８９】
なお、上記各参考例および上記実施形態では、１パルスの順バイアス電圧の印加後に１パルスの逆バイアス電圧を印加する例について説明したが、逆バイアス電圧を数パルス印加するようにしてもよい。
【００９０】
【発明の効果】
請求項１，２，３の発明は、下部電極と、表面電極と、下部電極と表面電極との間に介在し表面電極と下部電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により電子が通過する電子通過層とを有する電子源素子を備え、電子通過層を通過した電子が表面電極を通して放射される電界放射型電子源の駆動方法であって、表面電極と下部電極との間に表面電極を高電位側として順バイアス電圧を印加した時に前記電子通過層中のトラップに捕獲された電子を放出手段からのエネルギにより前記電子通過層外へ放出させるので、前記電子通過層中のトラップに捕獲された電子を前記電子通過層外へ放出させることができるから、前記電子通過層中のトラップに捕獲された電子に起因した電界の緩和を抑制することができ、電界放射型電子源の長寿命化を図れるという効果がある。
【００９１】
また、請求項１，２，３の発明では、前記放出手段は、前記電子源素子の前記表面電極と前記下部電極との間に逆バイアス電圧を印加することによって、前記トラップに捕獲されている電子を前記電子通過層外へ放出させるので、前記電子通過層中のトラップに捕獲された電子を前記下部電極へ移動させることができるという効果がある。
【００９２】
また、請求項１の発明では、前記電子源素子の前記表面電極と前記下部電極との間に前記順バイアス電圧を印加したときに前記電子源素子に流れる順方向電流を検出して順方向電流の大小に応じて前記逆バイアス電圧の値の大小を変化させるので、前記順バイアス電圧の印加時に前記電子通過層のトラップに捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な前記逆バイアス電圧の印加による前記電子源素子へのダメージの発生を抑制することができ、信頼性を向上させることが可能となるという効果がある。
【００９３】
また、請求項２の発明では、前記電子源素子の前記表面電極と前記下部電極との間に前記逆バイアス電圧を印加したときに前記電子源素子に流れる逆方向電流を検出して逆方向電流が所望の範囲内に収まるように前記逆バイアス電圧を制御するので、前記順バイアス電圧の印加時に前記電子通過層のトラップに捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な前記逆バイアス電圧の印加による前記電子源素子へのダメージの発生を抑制することができ、信頼性を向上させることが可能となるという効果がある。
【００９４】
また、請求項３の発明では、前記電子源素子の前記表面電極と前記下部電極との間に前記順バイアス電圧を印加したときのエミッション電流を検出して当該エミッション電流の大小に応じて前記逆バイアス電圧の値の大小を変化させるので、前記順バイアス電圧の印加時に前記電子通過層のトラップに捕獲された電子を放出させるのに必要なエネルギを過不足なく与えることが可能となって低消費電力化を図ることができるとともに、過度な前記逆バイアス電圧の印加による前記電子源素子へのダメージの発生を抑制することができ、信頼性を向上させることが可能となるという効果がある。
【００９５】
請求項４の発明は、請求項１ないし請求項３の発明において、前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、下部電極から電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され表面電極へ向かってドリフトするから、前記電子源素子の電子放出効率を向上させることができるという効果がある。
【００９６】
請求項５の発明は、請求項１ないし請求項３の発明において、前記電子通過層は、少なくとも、下部電極の厚み方向に延びた柱状の複数本のグレインと、グレイン間に介在するナノメータオーダの多数のシリコン微結晶と、各シリコン微結晶それぞれの表面に形成されたシリコン微結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、下部電極から電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され表面電極へ向かってドリフトするから、前記電子源素子の電子放出効率を向上させることができるという効果がある。
【００９７】
請求項６の発明は、請求項１ないし請求項３の発明において、前記電子通過層は、絶縁体層よりなるので、前記電子源素子がＭＩＭ（Metal−Insulator−Metal）構造の電界放射型電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。
【図面の簡単な説明】
【図１】  参考例１における電界放射型電子源の動作説明図である。
【図２】  同上の駆動方法の説明図である。
【図３】  同上の駆動方法の説明図である。
【図４】  同上の駆動方法の説明図である。
【図５】  同上の駆動方法の説明図である。
【図６】  同上の駆動方法の説明図である。
【図７】  同上の駆動方法の説明図である。
【図８】  同上の駆動方法の説明図である。
【図９】  同上の駆動方法の説明図である。
【図１０】  同上の駆動方法の説明図である。
【図１１】  参考例２における電界放射型電子源の概略斜視図である。
【図１２】  参考例３の動作説明図である。
【図１３】  参考例４の動作説明図である。
【図１４】  実施形態における駆動回路の概略ブロック図である。
【図１５】  従来例を示す電界放射型電子源の動作説明図である。
【図１６】  同上の動作説明図である。
【図１７】  他の従来例を示す電界放射型電子源の動作説明図である。
【図１８】  別の従来例を示す電界放射型電子源の概略斜視図である。
【図１９】  同上の電界放射型電子源を用いた画像表示装置の要部概略構成図である。
【図２０】  同上の電界放射型電子源の動作説明図である。
【符号の説明】
６  強電界ドリフト層
７  表面電極
９  トラップ
１０  電界放射型電子源
１０ａ  電子源素子
１１  絶縁性基板
１２  下部電極
２１  コレクタ電極
５１  グレイン
５２  シリコン酸化膜
６３  シリコン微結晶
６４  シリコン酸化膜
Ｖａ  駆動電源
【図１】
0004284970.tif 000002
【図２】
0004284970.tif 000003
【図３】
0004284970.tif 000004
【図４】
0004284970.tif 000005
【図５】
0004284970.tif 000006
【図６】
0004284970.tif 000007
【図７】
0004284970.tif 000008
【図８】
0004284970.tif 000009
【図９】
0004284970.tif 000010
【図１０】
0004284970.tif 000011
【図１１】
0004284970.tif 000012
【図１２】
0004284970.tif 000013
【図１３】
0004284970.tif 000014
【図１４】
0004284970.tif 000015
【図１５】
0004284970.tif 000016
【図１６】
0004284970.tif 000017
【図１７】
0004284970.tif 000018
【図１８】
0004284970.tif 000019
【図１９】
0004284970.tif 000020
【図２０】
0004284970.tif 000021