(57)【特許請求の範囲】
【請求項１】
２以上の配線層を互いに層間絶縁膜を介して上下に積層した多層配線構造を有する半導体装置の製造方法において、
第１の配線溝を有する第１の層間絶縁膜を形成した後、前記第１の配線溝に導電性材料を埋め込むことにより第１の配線層を形成する工程と、
前記第１の層間絶縁膜および第１の配線層上に第１のエッチングストッパ層，第２の層間絶縁膜，第２のエッチングストッパ層および第３の層間絶縁膜を順次積層させる工程と、
前記第１のエッチングストッパ層を終点としてエッチングを行い、第３の層間絶縁膜，第２のエッチングストッパ層および第２の層間絶縁膜を順次選択的に除去することにより、底部の一部が第１の配線層の上面に対向した接続孔用開口を形成する工程と、
前記第３の層間絶縁膜を選択的に除去して前記接続孔用開口の上部を広げることにより第３の層間絶縁膜に第２の配線溝を形成する工程と、
前記接続孔用開口の底部の第１のエッチングストッパ層を選択的に除去した後、前記第１の配線層の側壁面の少なくとも一部が露出するように前記第１の層間絶縁膜を選択的に除去することにより第２の配線溝と連通した接続孔を形成する工程と、
前記接続孔および第２の配線溝に導電性材料を連続的に埋め込むことにより接続部および第２の配線層を一体的に形成する工程と
を含む半導体装置の製造方法。
【請求項２】
更に、前記接続孔および第２の配線溝に導電性材料を埋め込む前に、接続孔および第２の配線溝の内壁面に拡散防止層を形成する工程を含む請求項１記載の半導体装置の製造方法。
【請求項３】
前記拡散防止層を、窒化チタン（ＴｉＮ），窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）のいずれかにより形成する請求項２記載の半導体装置の製造方法。
【請求項４】
更に、前記第１の層間絶縁膜の第１の配線溝に導電性材料を埋め込んだ後、および前記第３の層間絶縁膜の第２の配線溝に導電性材料を埋め込んだ後において、それぞれ各配線層が層間絶縁膜と同一面を構成するように平坦化処理を施す工程を含む請求項３記載の半導体装置の製造方法。
【請求項５】
前記平坦化処理を化学的機械研磨法により行う請求項４記載の半導体装置の製造方法。
【請求項６】
前記第１のエッチングストッパ層と第２のエッチングストッパ層とを同一の絶縁性材料により形成すると共に、第２のエッチングストッパ層の厚さを第１のエッチングストッパ層の厚さよりも厚く形成する請求項１記載の半導体装置の製造方法。
【請求項７】
前記第２のエッチングストッパ層の厚さを第１のエッチングストッパ層の２倍以上とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１の配線層、第２の配線層および接続部をそれぞれ銅（Ｃｕ），アルミニウム（Ａｌ），タングステン（Ｗ），不純物ドープトシリコン（Ｓｉ）若しくはこれらの複合材料により形成する請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体装置の製造方法に係り、特に、ダマシン法を用いて多層配線構造が形成される半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、トランジスタ等の半導体装置の高性能化および高集積化の要求に伴い、その配線部においても多層化および微細化が要求されている。このため多層化プロセスも様々な技術革新がなされている。その一例として、例えば、配線として従来のアルミニウム（Ａｌ）よりも低抵抗で、ＥＭ（エレクトロマイグレーション）耐性に優れた銅（Ｃｕ）の採用がある。この銅はアルミニウムに比べてＲＩＥ（Reactive Ion Etching :反応性イオンエッチング) による加工が困難である等の理由によって、シリコンプロセスへの導入が阻まれていた。しかし、銅のエッチングプロセスを必要としないダマシン技術、特にデュアルダマシン法が登場し、この方法による配線技術への導入が注目されている（「ULSI Technology 」，C.Y.CHANG and S.M.SZE , McGRAW-HILL , p.444-p.447 ）。
【０００３】
このデュアルダマシン法は、平坦化された下部配線層上に、上部配線層およびこれら配線層間を電気的に接続するための接続部（ビアコンタクト）を同時に形成した後、上部配線層を平坦化する技術である。
【０００４】
以下、図５および図６を参照してこのデュアルダマシン法による多層配線構造の形成方法について具体的に説明する。まず、図５（Ａ）は、表面に不純物拡散領域１０１ａが形成されたシリコン基板１０１上に層間絶縁膜１０２，層間絶縁膜１０３および層間絶縁膜１０４を順次積層した後、層間絶縁膜１０２に接続孔１０２ａを、層間絶縁膜１０３および層間絶縁膜１０４に接続孔１０２ａと連通する配線溝１０４ａをそれぞれ形成し、これら接続孔１０２ａおよび配線溝１０４ａに銅（Ｃｕ）を連続的に埋め込むことにより接続部（コンタクトプラグ）１０５および下部配線層１０６を一体的に形成し、ＣＭＰ（Chemical and Mechanical Polishing : 化学的機械研磨）法により、層間絶縁膜１０４の表面と下部配線層１０６の表面とを平坦化し、更に、層間絶縁膜１０４および下部配線層１０６上に接続孔形成用エッチングストッパ層１０７，層間絶縁膜１０８，配線溝形成用エッチングストッパ層１０９，層間絶縁膜１１０およびフォトレジスト膜１１１をこの順に積層した後、このレジスト膜１１１に接続孔のパターンを形成した状態を示している。
【０００５】
次に、フォトレジスト膜１１１をマスクとして、層間絶縁膜１１０，配線溝形成用エッチングストッパ層１０９および層間絶縁膜１０８のエッチングを行い、図５（Ｂ）に示したように接続孔１１２および配線溝の一部１１３ａを形成する。次いで、フォトレジスト膜１１１を除去した後、層間絶縁膜１１０上に配線溝形成用のフォトレジスト膜１１４を形成する。
【０００６】
続いて、フォトレジスト膜１１４をマスクとし、配線溝形成用エッチングストッパ層１０９を終点としたエッチングを行い、図６（Ａ）に示したように層間絶縁膜１１０に接続孔１１２と連通した配線溝１１３を形成する。次いで、同じくフォトレジスト膜１１４をマスクとして、接続孔１１２の底部の接続孔形成用エッチングストッパ層１０７のエッチングを行う。次いで、シリコン基板１０１の全面に窒化チタン（ＴｉＮ）よりなる拡散防止層（バリアメタル層）１１５を形成する。
【０００７】
更に、図６（Ｂ）に示したように、拡散防止層１１５により周面が覆われた接続孔１１２および配線溝１１３に銅（Ｃｕ）を連続的に充填した後、ＣＭＰ法により層間絶縁膜１１０の表面が検出されるまで上部配線層１１７，層間絶縁膜１１０および拡散防止層１１５を研磨する。これにより、接続孔１１２の内部には接続部（ビアプラグ）１１６が形成されると共に、配線溝１１３の内部には接続部１１６を介して下部配線層１０６と電気的に接続された上部配線層１１７が形成される。
【０００８】
このようなデュアルダマシン法により配線部（接続部および配線層）を形成すると、平坦化された下地（基板）の上に接続部および配線層を形成するために、配線層形成後の複雑な平坦化工程を必要としないという利点を有する。よって、銅などのエッチング加工性の低い導電性材料についても容易に加工することができる。また、接続孔および配線溝を容易に形成することができると共に、接続孔および配線溝に連続的に導電性材料を埋め込むため、接続部と配線層とを同一の材料で形成することができるという利点を有している。
【０００９】
ところで、従来、このような多層配線を形成する際には、フォトリソグラフィによる合わせずれが生じた場合においても、下部配線層と接続部（ビアプラグ）との接触面積を確保できるように、下部配線層のコンタクト領域付近の線幅を広くする構造（ボーダー構造）が採用され、プロセス余裕度の向上が図られていた。しかしながら、半導体装置の微細化が進み、配線密度が高くなるに従って、下部配線層の幅広のコンタクト領域（ボーダー部）は隣接する下部配線層のボーダー部との距離が狭くなったり、隣接する下部配線層のボーダー部と重なり合ってしまうため、良好なコンタクトが得られなくなり、更なる配線間隔の縮小を妨げていた。そこで、現在、下部配線層にボーダー部の存在しない構造（ボーダーレス構造）が採用され、配線密度の向上が図られている。このボーダーレス構造を有する多層配線の形成方法としては、接続部と上部配線層とを同時に形成することができる等の理由から上述のデュアルダマシン法が好適である。
【００１０】
【発明が解決しようとする課題】
しかしながら、リソグラフィの位置合わせ精度の向上の度合は、半導体装置の寸法の縮小に比べて遅い傾向にあり、ボーダーレス構造の配線を形成する場合においては、接続孔に埋め込まれる接続部と下部配線層との間に合わせずれが生じると相互の接触面積が減少するという問題があった。
【００１１】
図７は、上述のデュアルダマシン法を用いて多層配線を形成した際に接続部（ビアプラグ）１１６と下部配線層１０６との間に合わせずれが生じた（すなわち、図５（Ａ）に示したフォトレジスト膜１１１のパターン形成時に合わせずれが生じた）場合の配線構造を示したものである。接続部１１６の底面は一部のみがバリアメタル層１１５を介して下部配線層１０６の表面と接触しており、接続部１１６と下部配線層１０６との間の接触幅ｗは減少する。すなわち、下部配線層１０６と上部配線層１１７との間の接触面積が減少し、接触不良等により電気的接続の信頼性が損なわれる虞れがある。このように多層配線構造を有する半導体装置では、下層の配線層と上層の配線層との電気的接続の信頼性が、その性能を大きく左右する。なお、上層側の配線層の接続部に対する形成位置がずれた場合の、電気的接続の信頼性を確保する技術は提案されている（特開平９−２３２４３０号公報）ものの、下層側の配線層と接続部との電気的接続を確保する技術は提案されていない。
【００１２】
本発明はかかる問題点に鑑みてなされたもので、その目的は、多層配線構造の作製プロセスにおいて、リソグラフィの合わせずれが生じた場合においても、下層側の配線層と接続部との接触面積を確保でき、上下の配線層間での高いコンタクト信頼性を得ることができる半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、２以上の配線層を互いに層間絶縁膜を介して上下に積層した多層配線構造を作製する過程において、層間絶縁膜に埋め込まれた第１の配線層を形成する工程と、第１の配線層の上面および側壁面との電気的な接触面を有する接続部を形成する工程と、層間絶縁膜中に、接続部を介して第１の配線層と電気的に接続された第２の配線層を形成する工程とを含むものであり、より具体的には、第１の配線溝を有する第１の層間絶縁膜を形成した後、第１の配線溝に導電性材料を埋め込むことにより第１の配線層を形成する工程と、第１の層間絶縁膜および第１の配線層上に第１のエッチングストッパ層，第２の層間絶縁膜，第２のエッチングストッパ層および第３の層間絶縁膜を順次積層させる工程と、第１のエッチングストッパ層を終点としてエッチングを行い、第３の層間絶縁膜，第２のエッチングストッパ層および第２の層間絶縁膜を順次選択的に除去することにより、底部の一部が第１の配線層の上面に対向した接続孔用開口を形成する工程と、第３の層間絶縁膜を選択的に除去して接続孔用開口の上部を広げることにより第３の層間絶縁膜に第２の配線溝を形成する工程と、接続孔用開口の底部の第１のエッチングストッパ層を選択的に除去した後、第１の配線層の側壁面の少なくとも一部が露出するように第１の層間絶縁膜を選択的に除去することにより第２の配線溝と連通した接続孔を形成する工程と、接続孔および第２の配線溝に導電性材料を連続的に埋め込むことにより接続部および第２の配線層を一体的に形成する工程とを含むものである。
【００１６】
本発明による半導体装置の製造方法では、第３の層間絶縁膜，第２のエッチングストッパ層および第２の層間絶縁膜が順次選択的に除去され、底部の一部が第１の配線層の上面に対向した接続孔用開口が形成される。次いで、第３の層間絶縁膜が選択的に除去され第３の層間絶縁膜に第２の配線溝が形成される。その後、第１のエッチングストッパ層の接続孔用開口の底部部分が選択的に除去された後、第１の配線層の側壁面の少なくとも一部が露出するように第１の層間絶縁膜が選択的に除去されることにより、第２の配線溝と連通した接続孔が形成される。その後、この接続孔に導電性材料が埋め込まれ、第１の配線層の上面だけでなくその側壁面とも接触した接続部を備えた多層配線が形成される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
図１は本発明の一実施の形態に係る半導体装置のうち多層配線部の構成を表すものである。この多層配線部では、表面に不純物領域１１ａが形成されたシリコン基板１１上に例えば膜厚６００ｎｍのシリコン酸化膜（ＳｉＯ2 ）により形成された層間絶縁膜１２が形成されている。なお、不純物領域１１ａは例えばＭＯＳ（Metal Oxide Semiconductor)トランジスタのソースまたはドレイン領域となる。層間絶縁膜１２上には例えば膜厚１００ｎｍのシリコン窒化膜よりなる層間絶縁膜１３および例えば膜厚６００ｎｍのシリコン酸化膜よりなる層間絶縁膜１４が形成されている。層間絶縁膜１２には導電性材料、例えば銅（Ｃｕ）により形成された接続部（コンタクトプラグ）１５が埋め込まれている。層間絶縁膜１３および層間絶縁膜１４には導電性材料、例えば銅により形成された下部配線層１６が埋め込まれており、この下部配線層１６の表面は層間絶縁膜１４の表面と同一面を構成するように平坦化されている。下部配線層１６は接続部（コンタクトプラグ）１５を介して不純物領域１１ａと電気的に接続されている。なお、層間絶縁膜１４は本発明の第１の層間絶縁膜、下部配線層１６は本発明の第１の配線層にそれぞれ対応している。
【００１９】
下部配線層１６および層間絶縁膜１４上には、接続孔形成用エッチングストッパ層１７および層間絶縁膜１８がこの順に積層されている。接続孔形成用エッチングストッパ層１７は例えば膜厚１００ｎｍのシリコン窒化膜（Ｓｉ3 Ｎ4 ）、層間絶縁膜１８は例えば膜厚５００ｎｍシリコン酸化膜（ＳｉＯ2 ）によりそれぞれ形成されている。層間絶縁膜１８の上には、例えば厚さ２００ｎｍの配線溝形成用エッチングストッパ層１９が形成されている。この配線溝形成用エッチングストッパ層１９は、例えば接続孔形成用エッチングストッパ層１７と同一の絶縁材料（本実施の形態においてはＳｉ3 Ｎ4 ）により構成されている。配線溝形成用エッチングストッパ層１９の厚さは、後述のエッチングによる接続孔３１の形成時において層間絶縁膜１８が削られることを防止するために接続孔形成用エッチングストッパ層１７より厚いことが望ましく、より望ましくは２倍以上である。配線溝形成用エッチングストッパ層１９上には、更に例えば膜厚６００ｎｍのシリコン酸化膜よりなる層間絶縁膜２０が形成されている。
【００２０】
なお、接続孔形成用エッチングストッパ層１７は本発明の第１のエッチングストッパ層に対応している。また、層間絶縁膜１８は本発明の第２の層間絶縁膜，配線溝形成用エッチングストッパ層１９は本発明の第２のエッチングストッパ層，層間絶縁膜２０は本発明の第３の層間絶縁膜にそれぞれ対応している。
【００２１】
下部配線層１６上には接続部（ビアプラグ）２１が埋め込まれており、接続部２１上を含む層間絶縁膜２０および配線溝形成用エッチングストッパ層１９中には上部配線層２２が接続部２１と一体化されて埋め込まれている。上部配線層２２の表面は層間絶縁膜２０の表面と同一面を構成するように平坦化されている。接続部２１と上部配線層２２とは同一の導電性材料、例えば銅により形成されている。なお、上部配線層２２は本発明の第２の配線層に対応している。
【００２２】
接続部２１は層間絶縁膜１４，接続孔形成用エッチングストッパ層１７，層間絶縁膜１８および配線溝形成用エッチングストッパ層１９を連通するように設けられた接続孔３１に例えば銅を埋め込むことにより形成されたものである。本実施の形態では、この接続部２１は接続孔形成用エッチングストッパ層１７より下層の層間絶縁膜１４の中間深さの位置まで達している。
【００２３】
一体化された接続部２１および上部配線層２２と、層間絶縁膜１４，接続孔形成用エッチングストッパ層１７，層間絶縁膜１８，配線溝形成用エッチングストッパ層１９および層間絶縁膜２０との間、並びに下部配線層１６と接続部２１との間には、例えば膜厚５０ｎｍの窒化チタン（ＴｉＮ）により形成された拡散防止層（バリアメタル層）２３が設けられている。この拡散防止層２３は、接続部２１および上部配線層２２を構成する導電性材料（本実施の形態では銅（Ｃｕ））が層間絶縁膜１４，１８，２０、接続孔形成用エッチングストッパ層１７および配線溝形成用エッチングストッパ層１９中に拡散してこれら絶縁膜の誘電率を増大させたり配線間リークを招くことを防止する機能を主として有するものであるが、その他、密着性の向上、銅の酸化防止等の機能を有することが望ましい。従って、拡散防止層２３としては、チタン（Ｔｉ），タンタル（Ｔａ）等の単体金属を用いてもよいが、よりバリヤ性の高く、銅との反応性のない上述の窒化チタンや、窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）などの金属窒化物により形成することが望ましい。
【００２４】
この半導体装置では、上部配線層２２と下部配線層１６とを電気的に接続するための接続部２１が下部配線層１６の中間深さの位置まで達しており、接続部２１は下部配線層１６の上面１６ａだけでなく、その側壁面１６ｂとも接触しており、その分接触面積が大きくなっている。よって、先の図７に示したようなリソグラフィにおける合わせずれが生じた場合であっても、上部配線層２２と下部配線層１６との良好な電気的接続に必要な下部配線層１６と接続部２１との接触面積が確保され、下層配線層１６と上層配線層２２との間の電気的接続について高い信頼性を得ることができる。
【００２５】
次に図２（Ａ），（Ｂ）ないし図４および先の図１を参照してこの半導体装置の製造方法について説明する。
【００２６】
まず、図２（Ａ）に示したように、シリコン基板１１の表面に適宜の不純物を導入して不純物領域１１ａを形成する。次いで、不純物領域１１ａを含むシリコン基板１１上に例えばプラズマＣＶＤ（Chemical Vapor Deposition:化学的気相成長 )法により例えば膜厚６００ｎｍのシリコン酸化膜よりなる層間絶縁膜１２，例えばプラズマＣＶＤ法により例えば膜厚１００ｎｍのシリコン窒化膜よりなる層間絶縁膜１３および例えばプラズマＣＶＤ法により例えば膜厚６００ｎｍのシリコン酸化膜よりなる層間絶縁膜１４を順次形成する。
【００２７】
次に、層間絶縁膜１４上にフォトレジスト（図示せず）を塗布し、所定のパターン形成を行った後、層間絶縁膜１４，層間絶縁膜１３および層間絶縁膜１２のエッチングを行い、層間絶縁膜１２中の不純物領域１１ａ上に接続孔１５ａを形成する。続いて、層間絶縁膜１４上に再度フォトレジスト（図示せず）を塗布し、所定のパターン形成を行った後、層間絶縁膜１４および層間絶縁膜１３のエッチングを行い、層間絶縁膜１３および層間絶縁膜１４中に接続孔１５ａと連通した配線溝１４ａを形成する。続いて、配線溝１４ａおよび接続孔１５ａに例えばリフロー・スパッタ法により銅を連続的に埋め込んで接続孔１５ａには接続部（コンタクトプラグ）１５を、配線溝１４ａには下部配線層１６をそれぞれ形成する。その後、例えばＣＭＰ法により層間絶縁膜１４の表面と下部配線層１６の表面とが同一面を形成するように平坦化を行い、その後それらの表面を洗浄する。
【００２８】
次に、図２（Ｂ）に示したように、例えばプラズマＣＶＤ法により膜厚１００ｎｍシリコン窒化膜よりなる接続孔形成用エッチングストッパ層１７を形成し、この接続孔形成用エッチングストッパ層１７上に例えばプラズマＣＶＤ法により膜厚５００ｎｍのシリコン酸化膜よりなる層間絶縁膜１８を形成する。
【００２９】
続いて、層間絶縁膜１８上に例えばプラズマＣＶＤ法によりシリコン窒化膜よりなる配線溝形成用エッチングストッパ層１９を形成する。この配線溝形成用エッチングストッパ層１９は、接続孔形成用エッチングストッパ層１７の厚さよりも厚く、例えば２００ｎｍの膜厚に形成する。次いで、配線溝形成用エッチングストッパ層１９上に例えばプラズマＣＶＤ法により膜厚６００ｎｍのシリコン酸化膜よりなる層間絶縁膜２０を形成する。更に、層間絶縁膜２０上にフォトレジスト膜３０を形成した後、リソグラフィ技術によってフォトレジスト膜３０に接続孔形成のためのパターニングを施す。
【００３０】
次に、このフォトレジスト膜３０をマスクとして例えばＲＩＥ（Reactive Ion Etching）法により層間絶縁膜２０，配線溝形成用エッチングストッパ層１９および層間絶縁膜１８の異方性エッチングを行う。これにより、図３（Ａ）に示したように接続孔の一部３１ａおよび配線溝の一部３２ａが穿設される。次いで、フォトレジスト膜３０を除去した後、層間絶縁膜２０上にフォトレジスト膜３３を塗布形成し、配線溝形成用のパターニングを行う。
【００３１】
続いて、フォトレジスト膜３３をマスクとして例えばＲＩＥ法により層間絶縁膜２０に異方性エッチングを施し、図３（Ｂ）に示したように、接続孔の一部３１ａと連通した配線溝３２を形成する。その後、例えばＲＩＥ法により接続孔形成用エッチングストッパ層１７のうちの接続孔の一部３１ａの下部領域に異方性エッチングを施す。これにより下部配線層１６の表面１６ａの一部が露出される。このとき、配線溝形成用エッチングストッパ層１９の一部（配線溝３２の下部領域）も同時にエッチング除去されるが、既に述べたように配線溝形成用エッチングストッパ層１９は接続孔形成用エッチングストッパ層１７の厚さよりも厚く形成されているので、表面の一部が除去されるのみであり、層間絶縁膜１８が露出することはない。
【００３２】
更に、フォトレジスト膜（図示せず）を形成した後、層間絶縁膜１４の下部配線層１６の側壁面１６ｂと接する部分が除去されるように、例えばＲＩＥ法により層間絶縁膜１４の異方性エッチングを行う。このＲＩＥは、例えば、反応ガスとしてＣ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 ＝１０／２００／２００／３ｓｃｃｍ，高周波電力（ＲＦ）＝１５００Ｗ，圧力＝６Ｐａの条件で行う。これにより、下部配線層１６の側壁面１６ｂの一部も露出され、接続孔形成用エッチングストッパ層１７より下層の層間絶縁膜１４の中間深さの位置まで達する接続孔３１が形成される。
【００３３】
次に、図４に示したように、例えばスパッタ圧力が０．５Ｐａ、直流電源の出力が２ｋＷのスパッタ条件のもとで基板温度を２００℃にして純チタン（Ｔｉ）をターゲットとし、反応性ガスとして流量１００ｓｃｃｍの窒素ガス（Ｎ2 ）を用いてリアクティブ・スパッタを行うことによりシリコン基板１１の全面に例えば膜厚５０ｎｍの窒化チタンよりなる拡散防止層（バリアメタル層）２３を形成する。次いで、基板温度を例えば６５０℃にして３０秒間加熱することによりＲＴＰ（Rapid Thermal Process ）を行う。
【００３４】
続いて、接続孔３１および配線溝３２中に例えばリフロー・スパッタ法により同一の導電性材料を連続的に埋め込むことにより、接続孔３１の内部には接続部（ビアプラグ）２１を、配線溝３２の内部には上部配線層２２をそれぞれ形成する。具体的には、例えば、反応性ガスとして流量２０ｓｃｃｍのアルゴンガス（Ａｒ）および流量７０ｓｃｃｍの窒素ガス（Ｎ2 ）を用い、直流電源の出力が１２ｋＷの条件のもとで基板温度を２００℃にして純チタン（Ｔｉ）をターゲットとしたスパッタを行うことにより窒化チタン（ＴｉＮ）膜を形成し、その後、反応性ガスとして流量１００ｓｃｃｍのアルゴンガス（Ａｒ）を用い、直流電源の出力が１２ｋＷの条件のもとで基板温度を２００℃にして銅（Ｃｕ）のスパッタを行った後、更に真空中で３０分間，４００°Ｃのリフローを行うことにより、接続部２１および上部配線層２２を形成することができる。その後、例えばＣＭＰ法により層間絶縁膜２０の表面と拡散防止層２３の上端面と上部配線層２２の表面とが同一面を構成するように平坦化を行う。最後に、平坦化された層間絶縁膜２０および上部配線層２２の表面並びに拡散防止層２３の上端面に付着した金属イオンやパーティクルを除去するために洗浄液として例えば希フッ酸を用いて洗浄を行う。これにより、図１に示した多層配線構造の半導体装置が得られる。
【００３５】
このように本実施の形態に係る半導体装置の製造方法によれば、複数回エッチングを行うことにより、深さが接続孔形成用エッチングストッパ層１７より下層の層間絶縁膜１４の中間深さの位置まで達すると共に、下部配線層１６の上面１６ａおよび側壁面１６ｂに対向した接続孔３１を形成するようにしたので、この接続孔３１の内部に下部配線層１６の上面１６ａだけでなく、その側壁面１６ｂとも接触している接続部２１を形成することができる。従って、下部配線層１６と接続部２１との接触面積は増大し、フォトリソグラフィにおいて合わせずれが生じた場合においても上層配線層２２と下層配線層１６との電気的接続に影響を及ぼすことはない。その結果、電気的接続の信頼性に優れた多層配線が形成されると共に、ボーダーレス構造の多層配線形成時のプロセス余裕の拡大化を図ることができる。
【００３６】
更に、本実施の形態に係る半導体装置の製造方法によれば、接続孔３１および配線溝３２中に同一の導電性材料を連続的に埋め込むことにより、接続部２１および上部配線層２２を一体的に形成するようにしたので、多層配線形成時の製造工程数が少なくなる。また、層間絶縁膜１４の表面と下部配線層１６の表面とが同一面を形成するように平坦化を行った後、接続孔形成用エッチングストッパ層１７，層間絶縁膜１８，配線溝形成用エッチングストッパ層１９および層間絶縁膜２０を積層し、次いで接続部２１および上部配線層２２を埋め込み形成するようにしたので、層間絶縁膜２０の表面と上部配線層２２の表面との平坦化を容易に行うことができる。その結果、膜厚の均一な上部配線層２２が形成される。
【００３７】
更に、本実施の形態に係る半導体装置の製造方法によれば、配線溝形成用エッチングストッパ層１９と接続孔形成用エッチングストッパ層１７とを同一の絶縁性材料で構成すると共に、配線溝形成用エッチングストッパ層１９の厚さを接続孔形成用エッチングストッパ層１７の厚さよりも厚くなるように形成したので、接続孔形成用エッチングストッパ層１７をエッチング除去した際に配線溝形成用エッチングストッパ層１９はその上部のみがエッチング除去される。
【００３８】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態においては、下部配線層１６、接続部（ビアプラグ）２１および上部配線層２２を銅により形成する場合について説明したが、その他、アルミニウム（Ａｌ），タングステン（Ｗ），不純物ドープトシリコン（Ｓｉ）、または銅，アルミニウム，タングステンおよび不純物ドープトシリコンのうちの少なくとも２種が複合された材料により形成する場合にも本発明は適用可能である。
【００３９】
更に、上記実施の形態においては、エッチングのストッパ層をシリコン窒化膜、各層間絶縁膜をシリコン酸化膜により形成する例について説明したが、ストッパ層としてプラズマＳｉＯ2 などのシリコン酸化膜を用いるようにしても良く、この場合には層間絶縁膜を、シリコン酸化膜に対して選択比のとれる材料、例えばシリコン酸化膜よりも誘電率（ε）の低い、ＦＳＧ（Flurinated Silicate Glass ）（ε＝３．３〜３．５）またはＨＳＱ（Hydrogen Silises Quioxane ）（ε＝３．０〜３．１）を用いた無機ＳＯＧ（Spin On Glass ）膜、あるいは有機ＳＯＧ膜等により形成すればよい。
【００４０】
更に、上記実施の形態においては、リフロースパッタ法により導電性材料を埋め込む場合について説明したが、その他ＣＶＤ法、電解めっき法または無電解めっき法などの他の方法により埋め込むことも可能である。
【００４１】
また、上記実施の形態では、シリコン基板１１上に２層構造の配線を形成する例について説明したが、本発明は３層以上の多層配線構造にも同様に適用できることはいうまでもない。この場合、直接上下に対応する配線層の一組に本発明を適用しても良く、あるいは全ての組に適用するようにしてもよい。
【００４２】
【発明の効果】
以上説明したように請求項１ないし請求項８のいずれかに記載の半導体装置の製造方法によれば、第１の配線層と第２配線層とを電気的に接続するための接続部が第１の配線層の表面および側壁面と接触するように構成したので、リソグラフィにおける合わせずれが生じた場合において、従来の半導体装置と比べて第１の配線層と接続部との接触面積が第１の配線層の側壁面との接触面積分だけ増大する。よって、ボーダーレスの多層配線構造とした場合においても、高い電気的接続の信頼性を維持することができ、更に配線密度を高めることもできるという効果を奏する。
【００４３】
また、第１の配線層と第２の配線層とを電気的に接続するための接続部を、第１の配線層の表面および側壁の中間深さの位置まで達する接続孔に導電性材料を埋め込むことにより形成するようにしたので、第１の配線層の上面だけではなく、その側壁面とも接触した接続部を備えた多層配線を形成することができ、電気的接続の信頼性の高い半導体装置を容易に実現できる。また、接続孔および配線溝に連続的に導電性材料を埋め込むことにより接続部および第２の配線層を一体的に形成するため、製造工程数を少なくすることができるという効果もある。
【００４４】
特に、請求項４に記載の半導体装置の製造方法によれば、第１の配線層が第１の層間絶縁膜と同一面を構成するように平坦化処理を行った後、接続部および第２の配線層を形成するようにしたので、第２の配線層の表面と第３の層間絶縁膜の表面との平坦化処理を容易に行うことができ、第２の配線層の膜厚を均一にできるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の構成を表す断面図である。
【図２】図１に示した半導体装置の各製造工程を表す断面図である。
【図３】図２に続く製造工程を表す断面図である。
【図４】図３に続く製造工程を表す断面図である。
【図５】従来の半導体装置の製造工程を表す断面図である。
【図６】図５に続く製造工程を表す断面図である。
【図７】従来の半導体装置の問題点を説明するための断面図である。
【符号の説明】
１１…シリコン基板、１２，１３，１４，１８，２０…層間絶縁膜、１５…接続部（コンタクトプラグ）、１６…下部配線層（第１の配線層）、１７…接続孔形成用エッチングストッパ層、１９…配線溝形成用エッチングストッパ層、２１…接続部（ビアプラグ）、２２…上部配線層（第２の配線層）、２３…拡散防止層（バリアメタル層）、３１…接続孔、３２…配線溝
【図１】
0004232215.tif 000002
【図２】
0004232215.tif 000003
【図３】
0004232215.tif 000004
【図４】
0004232215.tif 000005
【図５】
0004232215.tif 000006
【図６】
0004232215.tif 000007
【図７】
0004232215.tif 000008