(57)【特許請求の範囲】
【請求項１】
温度情報を記録データの入力に従って出力することができる回路基板を備えたインクジェット記録ヘッドであって、
前記回路基板は、
第１の周波数のクロックと、該クロック信号に同期した記録データがともに入力されるシフトレジスタと、
前記記録データに従って通電され発熱するヒータと、
前記インクジェット記録ヘッド内部の温度を検出する温度検出回路と、
前記第１の周波数のクロック信号が入力され、該クロック信号を分周して第２の周波数のクロック信号を生成する分周回路とを有し、
前記温度検出回路は、
前記回路基板の温度を出力する温度センサと、
基準電圧を発生する基準電圧発生回路と、
前記第２の周波数のクロック信号が入力され、該クロック信号に従って、前記基準電圧を変化させるための切換動作を行なう切換回路と、
前記温度センサからの出力電圧および、前記切換回路で前記第２の周波数のクロック信号に従って切換動作が行なわれた前記基準電圧を比較し、該比較結果を前記回路基板の検出温度を示す信号として前記第２の周波数のクロック信号に基づいて出力する比較回路と
を有することを特徴とするインクジェット記録ヘッド。
【請求項２】
前記分周回路は、前記第１の周波数のクロック信号を２分周することを特徴とする請求項１に記載のインクジェット記録ヘッド。
【請求項３】
前記シフトレジスタに格納された記録データをラッチするラッチ回路をさらに有することを特徴とする請求項１に記載のインクジェット記録ヘッド。
【請求項４】
前記インクジェット記録ヘッドは、熱エネルギーを利用してインクを吐出するために、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えていることを特徴とする請求項１記載のインクジェット記録ヘッド。
【請求項５】
請求項１に記載のインクジェット記録ヘッドを用いた記録装置。
【請求項６】
請求項１に記載のインクジェット記録ヘッドと、前記インクジェット記録ヘッドに供給するインクを貯留するインクタンクとを有するインクジェット記録カートリッジ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インクジェット記録ヘッド、記録装置、及びインクジェット記録カートリッジに関する。
【０００２】
【従来の技術】
従来のインクジェット方式に従う記録装置に搭載される記録ヘッドの電気熱変換素子（ヒータ）と、入力画像信号に従ってそれを駆動する駆動回路は、例えば、特開平５−１８５５９４号公報に示されているように、半導体プロセス技術を用いて、同一基板上に形成されている。また、この基板上の状態、例えば、基板温度や抵抗値の分布状態、駆動回路の特性変動などを検知するための素子を同一基板上に形成することも提案されている。
【０００３】
図８は、従来のインクジェット記録ヘッドにおける基板状態の検知方法を概念的に示すブロック図である。
【０００４】
図８において、１０１は記録ヘッドを構成する半導体基板（以下、基板という）、１０２はインクを吐出するために必要な熱エネルギーを発生する電気熱変換素子（ヒータ）を複数個配列したヒータアレイ、１０３はヒータアレイ１０２を構成する一つのヒータ、１０４はヒータに所望の電流を供給してヒータを駆動するパワートランジスタブロック、１０５は外部からのデータ転送に応じて各ヒータのＯＮ／ＯＦＦを切り換えるためのラッチ回路やシフトレジスタなどで構成されるロジック回路部、１０６はヒータに所定の電圧を印加し、電流を供給するための電源ライン、１０７はヒータ及びパワートランジスタを流れた電流が流れ込むＧＮＤライン、１０８、１０９はそれぞれＧＮＤライン、電源ラインを記録ヘッドの外部へ引き出すためのＧＮＤ端子、電源端子である。
【０００５】
さらに、４１０は基板１０１の温度を検出するための温度検出素子、４１１は温度検出素子４１０の信号が伝送される配線、４１２は温度検出素子の信号を記録ヘッドの外部へ引き出すための端子、４２０は基板上に形成された電気熱変換素子の抵抗値をモニタするための抵抗体、４２１は抵抗体４２０に電圧を印加し抵抗値を測定するための配線、４２２は配線４２１を記録ヘッドの外部へ引き出すための端子、４３０は温度検知素子及び抵抗値モニタ用抵抗体の出力を処理するための信号処理回路ブロック、４１３、４２３はそれぞれ温度検知素子４１０、抵抗体４２０と信号処理回路ブロック４３０とを結ぶ配線、４４０は信号処理回路ブロック４３０からの出力を受けて、基板の状態を検出し、それに応じた適切な制御を基板に対してフィードバックする判定回路ブロック、４５０は信号処理回路ブロック４３０と判定回路ブロック４４０とを結ぶ配線、４６０は判定回路ブロック４４０と基板内のロジック回路部１０５とを結ぶ配線である。
【０００６】
ここで、図８を参照して、従来の記録ヘッドにおける基板の温度検知及びその検知温度に従う制御の概念を説明する。
【０００７】
ヒータアレイ１０２には、パワートランジスタにより吐出に必要な熱エネルギーを発生するための電流が供給され、その電流を流すタイミングは記録情報やその時々に応じた基板状態に対して最適な駆動方法などが判定回路ブロック４４０で決定され、その決定された駆動方法に従う制御信号がロジック回路部１０５に送られ、ロジック回路部１０５がパワートランジスタの制御端子にその制御信号を供給する。
【０００８】
この時、ヒータに流れる電流のタイミングにより、ヒータでの発熱量及び発熱時間が決定され、それに見合ったインクが吐出される。しかしながら、ヒータによる発熱エネルギーはインクにのみ供給されるわけではなく、基板１０１にも供給されるので、同時に基板１０１の温度は上昇する。従って、常に一定の条件の下でインク吐出を行うことができる訳ではない。つまり、一定の駆動タイミングのみで、広い温度範囲にわたって同一の吐出状態を保つことは困難である。このような訳で、基板温度を検知しながら、インク吐出のための最適条件を選択してヒータの駆動を行う必要が生じる。
【０００９】
そこで、基板内の温度変化をモニタできる素子、これは温度特性が既知の素子であることが望ましく、例えば、Ｐ−ｎ接合ダイオードを用い、そのダイオードの順方向電圧−電流特性などが利用される。このダイオードを基板上に配置しておき、この素子の特性変化を外部からある一定の期間毎に検出し、その値によってその期間内の基板の温度変化を検知して、それに見合った最適な駆動タイミングを外部から供給することで、広い温度範囲にわたって、安定的なインク吐出を保つことができるようにしている。
【００１０】
即ち、図８に示す回路においては、電源端子１０９に所定の電圧を印加しておき、ロジック回路部１０５から記録情報と駆動条件に基づいたタイミングパルスがパワートランジスタブロック１０４へ入力されると、ヒータアレイ１０２の中のそれに応じたヒータ１０３が駆動され、その駆動ヒータに対応した特定の位置にあるノズルからインクが吐出される。
【００１１】
このとき、ヒータへの発熱動作が連続的に繰り返されると、基板の温度もそれに応じて上昇するが、温度検知素子４１０は基板温度に対応した出力信号を基板内の配線４１１、端子４１２、基板外部の配線４１３を介して装置側の信号処理回路ブロック４３０へ送る。通常、温度検知素子４１０の出力は、アナログ出力であり、信号処理回路ブロック４３０はこのアナログ出力を増幅し、デジタル値に変換した上で判定回路ブロック４４０へそのデジタル値を配線４５０を介して送る。
【００１２】
判定回路ブロック４４０はこのデジタル値によって、基板１０１の温度上昇を検知し、その温度における最適駆動条件を表す駆動信号を配線４６０を介してロジック回路部１０５へ送る。これによって、ロジック回路部１０５は基板温度に見合ったタイミングパルスをパワートランジスタへ供給し、その結果、ヒータが駆動されてインクが吐出する。
【００１３】
このように、基板の温度検出をある一定の期間毎に行うことにより、基板の温度変化があっても、常に安定した吐出条件を保つことができるようになる。
【００１４】
次に、従来の記録ヘッドにおける基板上に形成された電気熱変換素子（ヒータ）の抵抗値のモニタ及びそのモニタ結果に従う制御の概念を説明する。
【００１５】
インクジェット記録ヘッドにおいては、ヒータ１０３で発生した熱がインクを沸騰させ、それによって発生した泡の圧力によってインクを吐出して記録を行うが、この時発生する熱量（Ｑ）は、ヒータに流れる電流（Ｉ）とヒータの抵抗値（Ｒ）を用いて、Ｑ＝Ｉ2Ｒで表わされる。このＱとＲとの関係によれば、ヒータ自身の抵抗値（Ｒ）によって発生する熱量（Ｑ）は変化する。従って、これによる泡の形成も変化することになる。
【００１６】
ここで、記録ヘッドを新しく交換する際のことを考えると、この交換によって、発生熱量（Ｑ）は新しい記録ヘッドのヒータの抵抗値に依存することになる。しかしながら、そのヒータ抵抗値には固体差（バラツキ）があるので、常に同一の駆動条件でヒータを駆動していては、発生熱量が異なり、その結果、均一な記録は行えないことになる。一般に、ヒータの形成に半導体プロセスによって形成される金属または金属化合物の薄膜抵抗を用いる場合、その製造上のバラツキは±２０％程度と予測される。
【００１７】
このような理由で、記録ヘッド各々のヒータ抵抗値を検知して、それに見合った最適な駆動タイミングを外部から供給することによって、抵抗値のバラツキに対しても、安定したインク吐出を保持するという必要がある。
【００１８】
即ち、図８に示す回路においては、ヒータ抵抗値をモニタするために用いる抵抗体４２０の素子を実際の熱発生を行うヒータ１０３と同一材料、同一プロセスで形成しておき、この抵抗値を基板内配線４２１、端子４２２、外部の配線４２３を介して、信号処理回路ブロック４３０が読み取る。
【００１９】
抵抗値４２０から記録ヘッド外部への出力はアナログ出力であり、信号処理回路ブロック４３０では、このアナログ出力を増幅しデジタル値に変換した上で、判定回路ブロック４４０へそのデジタル値を配線４５０を介して送る。判定回路ブロック４４０ではこのデジタル値によって、ヒータ抵抗値を検知し、その抵抗値に従う最適駆動条件を表す駆動信号を配線４６０を介してロジック回路部１０５へフィードバックする。
【００２０】
このような制御を新しく記録ヘッドを交換した時や、プリンタ本体の電源投入時等に行うことにより、異なる抵抗値を持ったヒータでも常に安定したインク吐出条件を保つことができるようにしている。
【００２１】
また、上記のような記録ヘッドの基板の温度以外に、駆動制御の変更を行なうための記録ヘッドのＩＤ（識別）情報、記録パラメータを決定するためのランク情報等を、記録ヘッドから装置本体に送信することも提案されている。
【００２２】
【発明が解決しようとする課題】
しかしながら上記従来例では、検知された基板温度を表す情報やモニタされたヒータ抵抗値を表す情報の出力は、いずれもアナログ出力として基板上から記録ヘッドの外部に対して行なわれる。このため、例えば、インク吐出のためのヒートパルスに同期して大電流が流れる際に発生する電源ノイズやＧＮＤノイズによる影響や、外部に引き出す配線に飛び込むカップリングノイズや放射ノイズなどによる影響を上記各情報は受けやすく、その情報を精度よく読み取ることが困難であるという問題があった。
【００３３】
記録ヘッドの温度の検出は、一般的に比較器（コンパレータ）を用いて行われているが、基準電圧の切換えと比較器の作動に時間がかかるため、記録装置からの記録データ転送が高速になると温度データの転送が間に合わなくなるという欠点があった。
【００３４】
特に、記録装置からの記録データの転送速度を温度データの転送速度に合わせていては、最近の記録速度に対する高速化の要求には対応できない。また、基準電圧の切換と比較器の動作を高速化することも可能ではあるが、その分だけこれらの動作を実行するアナログ回路の消費電流が増大してしまい記録動作待機中（即ち、温度検出をしていない状態）の消費電力が記録データの受信と格納を行なうデジタル回路に比して大きくなってしまうという別の問題が発生する。
【００３５】
この問題に対処するために、アナログ回路の電源供給を記録ヘッド外部から制御することも考えられるが、その電源供給をＯＮ／ＯＦＦする制御回路での電圧降下が温度検出精度に影響したり、記録ヘッドと外部とを接続する信号線の数が増えるなどの問題も多い。
【００３６】
本発明はこのような問題を解消するべく、記録データの高速転送にも対応しつつ、温度情報を検出し送出できるインクジェット記録ヘッド、記録装置、及びインクジェット記録カートリッジを提供することを目的としている。
【００５５】
上記目的を達成するため、本発明の一態様は、温度情報を記録データの入力に従って出力することができる回路基板を備えたインクジェット記録ヘッドであって、
前記回路基板は、
第１の周波数のクロックと、該クロック信号に同期した記録データがともに入力されるシフトレジスタと、
前記記録データに従って通電され発熱するヒータと、
前記インクジェット記録ヘッド内部の温度を検出する温度検出回路と、
前記第１の周波数のクロック信号が入力され、該クロック信号を分周して第２の周波数のクロック信号を生成する分周回路とを有し、
前記温度検出回路は、
前記回路基板の温度を出力する温度センサと、
基準電圧を発生する基準電圧発生回路と、
前記第２の周波数のクロック信号が入力され、該クロック信号に従って、前記基準電圧を変化させるための切換動作を行なう切換回路と、
前記温度センサからの出力電圧および、前記切換回路で前記第２の周波数のクロック信号に従って切換動作が行なわれた前記基準電圧を比較し、該比較結果を前記回路基板の検出温度を示す信号として前記第２の周波数のクロック信号に基づいて出力する比較回路と
を有することを特徴とする。
【００５７】
また、前記分周回路は、第１の周波数のクロックを少なくとも２分周できるようにすると良い。
【００５８】
さらに、前記シフトレジスタに格納された記録データをラッチするラッチ回路を有すると良い。
【００５９】
インクジェット記録ヘッドは、熱エネルギーを利用してインクを吐出するために、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えていることが望ましい。
【００６０】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００６１】
なお、本発明において用いている「記録」という語は、文字や図形などの意味をもつ画像を記録媒体に対して付与することだけでなく、パターン等の意味をもたない画像を付与することをも意味するものである。
【００６２】
また、本発明は紙、糸、繊維、布帛、皮革、金属、プラスティック、ガラス、木材、セラミックス等の記録媒体に対して記録を行なう、プリンタ、複写機、通信システムを有するファクシミリや通信システムとプリンタ部とを組み合わせたプリンタシステム、プリンタ部を有するワードプロセッサなどの装置、さらには各種処理装置と複合的に組み合わせた産業用記録装置に適用可能な発明である。
【００６３】
さらに、以下に用いる「素子基体」という語は、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線などが設けられた基体を示すものである。
【００６４】
さらに、以下の説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン(built-in)）」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００６５】
始めに、以下で説明する本発明の記録ヘッドを用いる記録装置の代表的な全体構成および制御構成について説明する。
【００６６】
図１は、本発明の記録ヘッドを用いたインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。図１において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００６７】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００６８】
次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００６９】
図２はインクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号や記録ヘッドＩＪＨに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬送するためのキャリアモータ、１７０９は記録紙などの記録媒体搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００７０】
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドＩＪＨが駆動され、記録が行われる。
【００７１】
なお、上述のように、インクタンクＩＴと記録ヘッドＩＪＨとは一体的に形成されて交換可能なインクカートリッジＩＪＣを構成しても良いが、これらインクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成して、インクがなくなったときにインクタンクＩＴだけを交換できるようにしても良い。
【００７２】
図３は、インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。インクカートリッジＩＪＣは、図３に示すように、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能である。インクカートリッジＩＪＣにはこれがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００７３】
なお、図３において、５００はインク吐出口列である。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられており、そのインク吸収体によってインクが保持される。
【００７４】
以下、本発明の記録ヘッドの具体的な実施形態により、記録ヘッドと装置本体とのデータの送受信について詳細に説明する。
【００７５】
＜第１の実施形態＞
図４は本発明の第１の実施形態による記録ヘッドＩＪＨの駆動制御を行なう回路を示すブロック図である。
【００７６】
なお、図４において、図８の従来例で示したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００７７】
さて、図４において、１２０は記録ヘッドの基板（素子基体）１０１上に作り込まれた構成としての、基板１０１の状態を検出するための素子を有する素子ブロック、１３０は素子ブロック１２０内の素子の出力信号をデジタル化するＡ／Ｄ変換ブロック、１３１はＡ／Ｄ変換ブロック１３０の出力を記録ヘッドＩＪＨの外部へ引き出すための端子である。１４０はＡ／Ｄ変換ブロック１３０の出力を入力して基板１０１の状態を検知し、それに応じた適切な制御を基板１０１に対してフィードバックする判定回路ブロック、１３３は端子１３１と判定回路ブロック１４０とを結ぶ外部配線、１６０は判定回路ブロック１４０とロジック回路部１０５とを結ぶ配線である。
【００７８】
なお、図２との関係で説明すると、判定回路ブロック１４０は図２に示す制御回路のＭＰＵ１７０１やヘッドドライバ１７０５が実行する機能の一部として構成される。
【００７９】
図５は素子基体上に作り込まれた素子ブロック１２０を構成する各素子を示す図である。
【００８０】
図５に示すように、素子ブロック１２０は、温度を検出するための温度検出素子として温度特性が既知のｐ−ｎ接合ダイオード２０１と、インクを吐出するためのヒータ１０３の抵抗値をモニタするためにヒータと同一材料、同一プロセスで形成されたモニタ用抵抗２０２と、パワートランジスタのＯＮ抵抗をモニタするためにパワートランジスタと同一導伝型で、かつ同一プロセスで形成されたモニタ用のトランジスタ２０３とで構成されている。これらの素子夫々に対して、定電流源２１０から一定の電流が供給され、各素子に設けられた出力端子２２０から基板温度、ヒータ抵抗値、パワートランジスタのＯＮ抵抗を夫々反映した出力電圧がアナログ値で出力される。
【００８１】
ここでは、素子ブロック１２０を構成する素子として温度検出素子と、モニタ用抵抗と、モニタ用トランジスタの３つの素子を有する構成として説明したが、これら素子のいずれかを単独で用いても良く、また、それらの組み合わせであっても良い。
【００８２】
素子ブロック１２０を構成するそれぞれの素子、即ち、ｐ−ｎ接合ダイオード２０１、抵抗２０２、トランジスタ２０３に定電流源２１０からそれぞれ定電流が供給されると、端子２２０からは以下のような出力が得られる。
【００８３】
ｐ−ｎ接合ダイオード２０１を素子として用いた場合は、その時の基板温度に対応して順方向電圧を端子２２０から出力し、抵抗２０２を素子として用いた場合は、吐出のためのヒータ１０３の抵抗値に対応した抵抗値に見合う電位降下分を端子２２０から出力し、トランジスタ２０３を素子として用いた場合は、パワートランジスタのＯＮ抵抗値に対応した抵抗値に見合う電位降下分を端子２２０から出力する。なお、これらの出力電圧は、すべてのアナログ値である。
【００８４】
図６は素子ブロック１２０から出力されたアナログ出力をデジタル値に変換するＡ／Ｄ変換ブロック１３０との関係を説明するためのブロック図である。
【００８５】
図６において、３０１はＡ／Ｄ変換器である。
【００８６】
図５に示した端子２２０から得られる出力信号は、Ａ／Ｄ変換器３０１によってデジタル値へと変換される。このとき、図５に示した素子ブロック１２０内の定電流源２０１は、外部電流源、即ち、記録ヘッドＩＪＨ外部から供給される定電流源であっても同様の効果が得られ、また各素子の特性が得られる他の手段、例えば、定電圧源や固定パターン発生器のようなものに置き換えても同様の効果が得られる。
【００８７】
また、Ａ／Ｄ変換器３０１は、必要となる範囲で、その方式や精度に任意のものを選択することが可能である。
【００８８】
例えば、基板の温度上昇を検知するためのＰ−Ｎ接合ダイオードの順方向電圧をＡ／Ｄ変換する場合の実施形態を以下に示す。
【００８９】
ここで、基板上に作り込むＡ／Ｄ変換器としてはインクを吐出するためのドライバー部と同一基板上に構成することが必要であるためコストアップを最小限に抑えるという観点からなるべく回路規模の小さいものが望ましい。
【００９０】
また、Ａ／Ｄ変換器の精度としてインクを一定の吐出特性のもとに行なうという観点では、その最小分解能に相当する温度範囲が約５℃程度の比較的粗いものでも十分実用に堪え、かつ温度の刻み幅が一定ではなく必要とする温度において連続的ではない離散的な値が出力されてもよく、このような特性を満足する範囲で最小限の回路規模のものを採用することが望ましい。さらには、このＡ／Ｄ変換器における消費電力が大きいと、その影響で基板温度が上昇してしまい基板全体としての温度上昇に悪影響を及ぼすことが懸念されるため、なるべく消費電力の小さいものを用いることが望ましい。
【００９１】
このような観点から、例えば、図９に示すようなＡ／Ｄ変換器の構成が本発明のＡ／Ｄ変換器としては好適である。
【００９２】
図９において、２１０は定電流源、２０１は温度に対してリニアな出力電圧特性をもつＰ−Ｎ接合ダイオード、２３０は温度に対してほぼ不変の出力電圧特性をもつ基準電圧発生回路、２３１はバッフア回路、２３２はコンパレータ、２３４は検出する所望の温度に対応した電圧を基準電圧発生回路の出力から分圧して得るための分圧抵抗とアナログスイッチ群、２３３は出カバッファ、２３６はシフトレジスタ、２３５は出力端子である。
【００９３】
また、図１０は図９に示す回路の動作を説明するためのタイミングチャートである。
【００９４】
２１０から定電流を供給された２０１のダイオード出力は温度に対してリニアな出力電圧特性をもつ。また、基準電圧発生回路の出力電圧特性は温度に対してほぼ不変の特性をもつ。この両者をコンパレータにより比較することにより、ダイオードのアナログ出力電庄はデジタル値に変換される。このとき、基準電圧側を抵抗分圧により検出したい所望の温度に対応した電圧に設定しておけば分圧抵抗の分圧点▲１▼〜▲８▼に接続されたスイッチをクロックパルスに同期して動作するシフトレジスタにより順次切り換えることにより、例えば、ダイオード出力が−２ｍＶ／℃の温度特性をもつ電圧を発生し、抵抗分圧の分圧点の電圧を１０ｍＶ刻みに８点とっていれば、５℃間隔で８点の温度がクロックパルスに同期して変化するＯＵＴ端子の出力より検出できる。これは、４０℃の範囲の温度を５℃の分解能でデジタル変換したのと同じ効果を得ることになる。
【００９５】
図１０に示すとおり、シフトレジスタにクロック入力端子とリセット信号入力端子とを設けておき、所定のタイミングでリセットした後にクロックパルスの立上りに同期して、ＯＵＴ端子の出力をモニタすれば所望の温度に対応したタイミングでＯＵＴ端子の出力がハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルへと変化することによりデジタル的に温度を検出することが可能になる。
【００９６】
このような構成をとることにより、例えば、５℃刻みという比較的粗い分解能であれば基準電圧とコンパレータさらには検出温度ポイント数だけの抵抗という小規模な回路構成でインクジェット記録ヘッド用基板上にＡ／Ｄ変換器を作り込む事ができる。また、基準電圧発生回路およぴコンパレータはそれぞれ１つですむため、回路全体での消費電力も抑えられ基板の温度上昇に悪影響を与えずにすむということも可能になる。
【００９７】
さらには、Ｐ−Ｎ結合ダイオードの代わりに、ヒータ抵抗値モニタ用抵抗またはパワートランジスタＯＮ抵抗モニタ用トランジスタを定電流源に接続すれば、それぞれの値を所望の分解能でＡ／Ｄ変換することが可能となる。
【００９８】
次に、以上のような構成の記録ヘッドＩＪＨの動作について説明する。
【００９９】
記録ヘッドＩＪＨの記録動作によって発生する熱による基板温度の上昇は、従来例でも説明したように常に一定のインク吐出を行おうとする制御に悪影響をもたらす。また、個々の記録ヘッドのヒータ抵抗値のバラツキは、ヒータ発熱量にバラツキをもたらして、記録ヘッドを新しく交換した後のインク吐出制御に悪影響をもたらす。
【０１００】
また、ヒータを駆動するためのパワートランジスタは、その抵抗成分によって、駆動電流を消費してしまうため、ヒータでの発熱量を低下させる要因となるので、なるべく抵抗成分の小さいものを使用することが好ましい。しかし、いくら小さい抵抗成分とはいっても、電力損失を生じることは避けられず、これもヒータ抵抗値同様、記録ヘッド各々の個体差がある。従って、電力損失にも個体差が生じ、ひいては、これがヒータにおける発熱量のバラツキとなって現れ、結果的にインク吐出特性のバラツキという悪影響をもたらすことになる。従って、このパワートランジスタの抵抗成分も記録ヘッド各個体における値をモニタして、常に最適な駆動を行う制御を行う必要が生じる。
【０１０１】
このように、記録ヘッドＩＪＨの基板の状態を表わすための要素として、基板の温度、ヒータ抵抗値、パワートランジスタＯＮ抵抗値が代表的なものとして挙げられる。
【０１０２】
これらの要素を、それぞれモニタするための素子が、素子ブロック１２０内に収められた素子であり、これらの素子はそれぞれの値をアナログ値として出力する。このアナログ値は、Ａ／Ｄ変換器３０１へ送られデジタル値に変換される。これらのデジタル値は端子１３１、配線１３３を介して判定回路ブロック１４０へ送られる。一方、判定回路ブロック１４０は、デジタル値の出力を受信して基板１０１のそれぞれの状態（基板温度、ヒータ抵抗値、パワートランジスタＯＮ抵抗値）を検知し、それに応じた最適な駆動パルスを選択して、ロジック回路部１０５へフィードバックする。
【０１０３】
ここで、インクの吐出状態を一定に保つためには基板の状態に応じて最適な駆動を行なう必要があるが、これはヒータに電流を流す時間、即ち、ドライバトランジスタを駆動するパルス（以下、ヒートパルス）のパルス幅を変化させることで可能になる。そこで、基板の状態をデジタル値で受信した後、その値に対応したヒートパルス幅を決定してヘツドを駆動することになる。
【０１０４】
図１１は温度状態、ヒータ抵抗値、トランジスタＯＮ抵抗値がある一定の範囲内で変化したときのそれに対応するヒートトパルス幅を決定するためのテーブルを示す図である。
【０１０５】
例えば、図１１（ａ）に示すように、温度検出の分解能を８段階に設定した場合、４番目の状態を規格値のヒートパルス幅（Ｔｈ）とし、ここから１ランクずつ温度が上昇するごとに２％ずつそのパルス幅を減らし、１ランクずつ温度が低下するごとに２％ずつそのパルス幅を増やすというテーブルを作成しておき、これを駆動装置内のメモリに格納しておき、デジタル値を受信後、そのテーブルから得られたＴｈを用いてドライバトランジスタを駆動するようにする。
【０１０６】
また、ヒータおよびトランジスタは基板内では直列に接続されているため、それらの抵抗値は双方の抵抗値の合計値で表わされるので、その合計の抵抗値でパルス幅を決定すればよく、図１１（ｂ）に示すようにマトリクス形式でテーブルを作成しておくことで効率よく、所定のＴｈを選定することができる。
【０１０７】
デジタル値で受信する抵抗値に対応したランクのマトリクスにおいて、ランク抵抗が増えればＴｈを増やし、ランク抵抗が減ればＴｈを減らすことで最適な駆動パルスを決定することができる。本実施形態においては、１ランク抵抗の増減に応じてＴｈを１％増減させているが、増減の量は適宜決定決定すればよい。
【０１０８】
従って以上説明した実施形態に従えば、記録ヘッドの基板上にＡ／Ｄ変換器を設け、基板温度、ヒータ抵抗値、パワートランジスタＯＮ抵抗値を反映した情報をデジタル信号として記録装置に出力することができるので、記録動作に伴って記録ヘッドから発生する様々なノイズに対する影響を受けにくく、精度よく信号を受け取ることができる。
【０１０９】
これにより、基板温度、ヒータ抵抗値、パワートランジスタのＯＮ抵抗値の変化をより正確に反映した情報に基づいて、記録ヘッドの駆動制御をより正確に行なうことが可能になり、より安定したインク吐出特性が得られるように記録ヘッドを制御することできる。
【０１１０】
前述の第１の実施形態においては、素子ブロック１２０の各端子から基板温度、ヒータ抵抗値、パワートランジスタのＯＮ抵抗値の特性を表すアナログ情報をある一定の期間毎に読み取って、これをデジタル値に変換して、その都度、最適な制御が記録ヘッドにフィードバックされるように構成していた。しかしながら、基板温度のように常に記録ヘッドの駆動状態の変化によって変動する因子については、そのような制御が必要となるが、記録ヘッド各々の個体差があるヒータ抵抗値やパワートランジスタＯＮ抵抗値などは経時変化する訳ではないので、例えば、新しく記録ヘッドを交換した時に、一度だけその値を読み取って不揮発性メモリに格納し、その後は、そのメモリの値を読み取るように構成しても良い。
【０１１１】
図７はこの変形例に従う記録ヘッドＩＪＨの基板構成の特徴的な部分を示すブロック図である。
【０１１２】
図７において、３１１は素子ブロック１２０の各素子の特性を測定するための外部端子、３０２は測定した各素子の値を格納しておくための不揮発性メモリ（ＮＶＲＡＭ）、３１２はＮＶＲＡＭ３０２への書き込み端子である。
【０１１３】
図７に示す構成によれば、測定端子３１１を介して素子ブロック１２０内の抵抗、トランジスタのＯＮ抵抗を、例えば、記録ヘッドＩＪＨの工場出荷検査などで測定し、これに対応したデジタル値を書き込み端子３１２を介してＮＶＲＡＭ３０２へ書き込んでおき、必要に応じて端子１３１より読み出せば、素子ブロック１２０の素子の測定を行なわずに簡単にデジタル値を得ることができる。
【０１１４】
この時、ＮＶＲＡＭ３０２の具体的な素子としては、それぞれ必要となる精度や使用する半導体プロセスなどに応じて、その素子を任意に選択することが可能であり、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｕｓｅ（フューズ）式ＲＯＭなどが考えられる。
【０１１５】
従って以上説明した変形例に従えば、経時変化しないヒータ抵抗値やパワートランジスタＯＮ抵抗値などの特性をあらわす情報は記録ヘッドに設けられた不揮発性メモリにデジタル情報として工場出荷時などに書きこんでおき、記録ヘッドの駆動制御の必要に応じてそのメモリから読み出して用いることができるとともに、経時変化する基板温度の情報だけを素子ブロック１２０とＡ／Ｄ変換器３０１とを介してデジタル情報として定期的に読み出すことができる。
【０１１６】
なお、以上説明した第１の実施形態およびその変形例では、素子ブロック１２０内に収める基板の状態を示す素子として、基板温度、ヒータ抵抗値、パワートランジスタのＯＮ抵抗値の特性を表す素子を用いたが、本発明はこれによって限定されるものではない。例えば、吐出するインクの残量をモニタする手段や、各トランジスタのスイッチングスピードの個体値、さらには、インクの酸性度アルカリ度を表すＰＨ値、外部湿度等の特性をモニタする素子を用いるようにしても良い。
【０１１７】
さらには、基板を構成する要素として配線層の膜厚や保護膜厚などの個体値をモニタする素子を用いるようにしても良い。
【０１１８】
ここで、トランジスタのスイッチングスピードや配線層膜厚、保護膜厚などは経時的に変化するものではないため、前述のように工場出荷時に測定した値を不揮発性メモリに書きこむことでデジタル化しておくことが可能である。
【０１１９】
＜第２の実施形態＞
以下、本発明の記録ヘッドの第２の実施形態について説明する。
【０１２０】
図１２は、記録ヘッドを構成する同一基板上（素子基体上）に作り込まれた記録ヘッドの回路構成の例を示す図である。
【０１２１】
図１２において、（ａ）は入力画像信号に従ってヒータを駆動するヒータ駆動回路の構成を、（ｂ）は複数のヒータ夫々に電流を流すか否かを制御するために、ヒータ夫々に対応して設けられたパワートランジスタで構成されるスイッチ夫々の抵抗のバラツキを示すデータ（以下、ＲＯＭデータという）をシリアルに記録ヘッド外部に出力する回路（ＲＯＭデータ出力回路）の構成を、（ｃ）は記録ヘッドの状態を（ヘッド温度等）アナログ入力してデジタル出力するＡ／Ｄ変換回路の構成を示す図である。
【０１２２】
また、図１３は図１２に示す記録ヘッドに入出力される各種信号のタイムチャートである。図１３において、（ａ）は図１２（ａ）に示す回路への出力信号を、（ｂ）は図１２（ｂ）に示す回路の入出力信号を、（ｃ）は図１２（ｃ）に示す回路の入出力信号を示すタイムチャートである。
【０１２３】
次に、この記録ヘッドの構成とその動作について説明する。
【０１２４】
まず、図１２（ａ）と図１３（ａ）を参照して、インク吐出動作について説明する。
【０１２５】
図１２（ａ）に示されているように、複数のヒータ１１５０各々に対応して、複数のシフトレジスタ（Ｓ／Ｒ）１１５６が設けられ、これらは直列に接続されるとともに、複数のシフトレジスタ（Ｓ／Ｒ）１１５６各々の出力は、ＬＡＴＣＨ回路１１５４に接続され、さらに、ＬＡＴＣＨ回路１１５４の出力はＡＮＤゲート１１５２の一方の入力に接続されている。一方、ＡＮＤゲート１１５２の他方の入力はヒート信号（ＨＥＡＴ）の入力パッド（ＰＡＤ）１１５３に接続されている。
【０１２６】
そして、ＡＮＤゲート１１５２の出力がヒータ１１５０への通電を制御するスイッチ１１５１の開閉を制御している。 ＡＮＤゲート１１５２からの出力信号に従って、スイッチ１１５１がＯＮするとヒータ１１５０が通電され、ヒータ１１５０からの熱エネルギによってインクを加熱し、インクをその吐出ノズル口から吐出させる。
【０１２７】
さて、画像信号（ＤＡＴＡ）は、図１３（ａ）に示すように、入力パッド（ＰＡＤ）１１５９から入力されるクロック信号（ＤＣＬＫ１）に同期してデータ入力パッド（ＰＡＤ）１１５７からシリアルに入力される。複数のシフトレジスタ（Ｓ／Ｒ）１１５６への画像信号入力が終わると、入力パッド（ＰＡＤ）１１５５からラッチ信号（ＬＤ１）のパルスが入力され、複数のシフトレジスタ（Ｓ／Ｒ）１１５６に一時的に保持された画像信号（ＤＡＴＡ）がＬＡＴＣＨ回路１１５４によって一括して取り込まれ保持される。
【０１２８】
そして、そのラッチされた画像信号のレベル（Ｈ／Ｌ）と入力パッド（ＰＡＤ）１１５３から入力されるヒート信号（ＨＥＡＴ）のレベルとの論理積に応じて、ＡＮＤゲート１１５２がイネーブル状態となる。これによって、スイッチ１１５１が導通し、図１２（ａ）に示すＶＨ電源ラインからヒータ１１５０に電流が流れる。ヒータへの通電は、画像信号がハイレベル“Ｈ”である所に対してのみ発生し、その通電によってヒータが発熱し、その熱エネルギによってインクを吐出する。尚、ヒート信号（ＨＥＡＴ）のパルスを印加している時間だけヒータをＯＮさせることができる。
【０１２９】
次に、図１２（ｂ）と図１３（ｂ）とを参照して、ＲＯＭデータ出力回路の構成とその動作について説明する。
【０１３０】
記録ヘッドの回路基板は半導体製造プロセスを応用して製造されるので、ＩＣチップの特性には製造上発生するばらつきがある。このようなばらつきは、インク吐出特性にも影響を与えることがある。従って、このようなばらつきによるインク吐出特性への影響を最小化するとともに、そのばらつきを考慮した最適なパワーをヒータに印加することによりヒータの耐久性を向上させることが必要である。
【０１３１】
このため、記録ヘッドの回路基板には、図１２（ｂ）に示すように、半導体製造プロセス上発生するヒータ１１５０の抵抗バラツキ、ヒータをＯＮ／ＯＦＦさせるスイッチ１１５１のＯＮ抵抗バラツキのようなＩＣチップ固有のバラツキに関する情報を格納する１０個のＲＯＭ１１１４が設けられている。
【０１３２】
このＲＯＭデータ出力回路に、図１３（ｂ）に示すように、入力パッド（ＰＡＤ）１１０３からラッチ信号（ＬＤ２）を入力し、その後、入力パッド（ＰＡＤ）１１０１からクロック信号（ＤＣＬＫ２）を入力してやることで、このクロック信号に同期して出力パッド（ＰＡＤ）１１１５からＲＯＭデータがシリアルに（ＲＯＭ０、ＲＯＭ１、ＲＯＭ２、ＲＯＭ３、……）出力される。
【０１３３】
さて、図１２（ｂ）に示されているように、 ＲＯＭデータ出力回路には１０個のシフトレジスタ（Ｓ／Ｒ０、Ｓ／Ｒ１、……、Ｓ／Ｒ９）１１０７が１０個のＲＯＭ１１１４に一対一に対応して設けられており、これらのシフトレジスタは直列に接続され、最後に、もう１つのシフトレジスタ（Ｓ／Ｒ１０）を経て、ＰＡＤ１１１５に接続されている。この接続において、隣り合うシフトレジスタ（Ｓ／Ｒ０〜Ｓ／Ｒ１０）の入力端子（ＩＮ）と出力端子（ＯＵＴ）がそれぞれ接続されている。
【０１３４】
図１４はこれらシフトレジスタ１つ１つの内部構成を示す回路図である。
【０１３５】
ＰＡＤ１１０１、インバータ１１０２によって反転したクロック信号とＰＡＤ１１０３とはこれらのシフトレジスタともう１つのシフトレジスタ（Ｓ／Ｒ１０）に共通に接続されているので、ＰＡＤ１１０３から入力されるラッチ信号（ＬＤ２）の１個のパルスによって１０個のＲＯＭ１１１４からのデータがパラレルに読み出され、夫々のシフトレジスタ１１０７に記憶保持される。
【０１３６】
図１２（ｂ）と図１４とを参照して説明すれば、ＰＡＤ１１０１から入力されたクロック信号（ＤＣＬＫ２）は各シフトレジスタのＤＫ端子に、反転したクロック信号は各シフトレジスタのＩＤＫ端子に、ＰＡＤ１１０３から入力したラッチ信号は各シフトレジスタのＬＤ端子に入力される。また、ＲＯＭ１１１４からの出力信号は各シフトレジスタのＲＩＮ端子に入力される。
【０１３７】
次に、ＰＡＤ１１０１からクロック信号（ＤＣＬＫ２）を入力すると、このクロック信号の立ち上がりエッジに同期して、ＲＯＭデータがＰＡＤ１１１５から出力される。
【０１３８】
また、図１５はＲＯＭ１１１４各々の内部構成を示す図である。
【０１３９】
各ＲＯＭの記憶素子１１３８には、その半導体製造プロセス工程終了時に外部から電気的に書き込みがなされる。具体的には、発熱で溶断可能な材質を用いて焼き切るか否かによって記憶すべき信号レベル（Ｈ／Ｌ）を確定するか、或は、強誘電体を用いたコンデンサに信号レベル（Ｈ／Ｌ）を保持させる。
【０１４０】
ここで、図１５に示す記憶素子１１３８に記憶される信号レベルがハイレベル“Ｈ”の場合と、ローレベル“Ｌ”の場合の、シフトレジスタの動作についてそれぞれ述べる。
【０１４１】
（１）ハイレベル“Ｈ”の場合
この場合、ＲＯＭの出力端子（ＯＵＴ）での信号はローレベル“Ｌ”になるので、この出力端子（ＯＵＴ）と接続されているシフトレジスタ（Ｓ／Ｒ）のＲＩＮ端子からはローレベル“Ｌ”の信号が入力される。しかし、シフトレジスタ（Ｓ／Ｒ）の中には、この時点ではその信号がまだ保持されていない。
【０１４２】
次に、クロック信号（ＤＣＬＫ２）がローレベル“Ｌ”である時にラッチ信号（ＬＤ２）のパルスが一つ入力されると初めて、ＲＩＮ端子に入力された信号がシフトレジスタ（Ｓ／Ｒ）内にとり込まれる。そして、図１４に示したシフトレジスタの論理構造からすると、ＲＩＮ端子における信号レベルが“Ｌ”であり、ラッチ信号（ＬＤ２）のレベルが“Ｈ”の時、シフトレジスタ（Ｓ／Ｒ）の出力端子（ＯＵＴ）における信号レベルは“Ｈ”に保持される。上述したように、１０個のシフトレジスタ（Ｓ／Ｒ０、……、Ｓ／Ｒ９）は１０個のＲＯＭ１１１４に並列に接続されているので同タイミングで全てのＲＯＭデータがシフトレジスタ（Ｓ／Ｒ）に転送、保持される。
【０１４３】
（２）ローレベル“Ｌ”の場合
この場合、ＲＯＭの出力端子（ＯＵＴ）での信号はハイレベル“Ｈ”になるので、この出力端子（ＯＵＴ）と接続されているシフトレジスタ（Ｓ／Ｒ）のＲＩＮ端子からはハイレベル“Ｈ”の信号が入力される。しかし、シフトレジスタ（Ｓ／Ｒ）の中には、この時点ではその信号がまだ保持されていない。
【０１４４】
次に、クロック信号（ＤＣＬＫ２）がローレベル“Ｌ”である時にラッチ信号（ＬＤ２）のパルスが一つ入力されると初めて、ＲＩＮ端子に入力された信号がシフトレジスタ（Ｓ／Ｒ）内にとり込まれる。そして、ＲＩＮ端子における信号レベルが“Ｈ ”であり、ラッチ信号（ＬＤ２）のレベルが“Ｈ”の時、シフトレジスタ（Ｓ／Ｒ）の出力端子（ＯＵＴ）における信号レベルは“Ｌ”に保持される。
【０１４５】
なお、１０個のＲＯＭ１１１４夫々の記憶素子に記憶された信号レベルがＨ／Ｌ混在の場合でも、その信号レベルに応じた信号レベルがシフトレジスタ（Ｓ／Ｒ０、……、Ｓ／Ｒ９）に同様に保持される。
【０１４６】
このようにして、ＲＯＭデータがシフトレジスタ（Ｓ／Ｒ）に転送、保持されたなら、 クロック信号（ＤＣＬＫ２）のパルスの立ち上がりエッジに同期して、ＲＯＭデータがシフトレジスタ（Ｓ／Ｒ）から出力される（即ち、ＲＯＭから読み出されたパラレルデータがシリアルデータに変換されて出力される） 。
【０１４７】
最後に、図１２（ｃ）と図１３（ｃ）とを参照して、Ａ／Ｄ変換回路の構成とその動作について説明する。
【０１４８】
この記録ヘッドはヒータの発熱によって発生する熱エネルギをインクに加えることによってインクを吐出しているので、ヒータ発熱で記録ヘッド自身の温度も上昇する。一方、インクの粘性は温度に依存する。さらに、インクの吐出量はインクの粘性に依存する。従って、記録ヘッドの温度、即ち、インク温度によってインク吐出量も影響される。
【０１４９】
このため、記録ヘッドの温度を記録装置本体側のＣＰＵにフィードバックして、温度変化によるインク吐出特性を考慮した記録制御、さらには、ヒータの発熱によって記録ヘッドが許容温度を越えないように記録制御を行うことが必要となる。しかしながら、この温度を測定する温度センサの出力はアナログ値であるため、ＣＰＵでの処理のためにはこのアナログ値をデジタル値に変換するためＡ／Ｄ変換回路を必要とする。
【０１５０】
上記で述べたように、このような回路は装置本体側に設けることもできるが、先の実施形態で述べたように、本体側の構成の簡素化やノイズ防止等の観点から記録ヘッド内部でＡ／Ｄ変換を行っている。本実施形態でも、記録ヘッドの回路基板上にＡ／Ｄ変換回路が設けられている。
【０１５１】
この回路は、記録ヘッド内部に設けられた温度センサの出力（温度に比例した電圧）などのアナログ信号（ＡＬＧ）を入力して、規準電圧と比較し、その結果をデジタル出力する。この規準電圧は４つの入力パッド（ＰＡＤ）１３１６〜１３１９を介して４つの信号（ＩＮ０〜３）のどれか一つに入力することで４段階に切り替えている。
【０１５２】
図１２（ｃ）において、１１２４は温度、外部電源のそれぞれの変動に対して影響を受けない定電圧源（Ｖｒｅｆ）、１１２５〜１１２９は夫々、抵抗であり、これらの抵抗は、直列に接続されている。そして各抵抗の抵抗比によって任意な電圧を得ることができる。また、１１３０〜１１３３は入力信号（ＩＮ０〜３）に従ってＯＮ／ＯＦＦ動作を行うアナログスイッチである。
【０１５３】
４つの入力パッド（ＰＡＤ）１３１６〜１３１９のいずれか１つのパッドから入力信号（ＩＮ０〜３）の内どれか一つを入力すると、その信号がインバータ１１２０〜１１２３で反転され、入力信号と反転入力信号とが、選択されたアナログスイッチ１１３０〜１１３３のいずれか１つに入力され、その選択されたアナログスイッチが接続されたノードの電圧がノード１１３４を経て、コンパレータ１１３５の（−）端子に入力される。
【０１５４】
コンパレータ１１３５はこれを規準電圧とし、入力アナログ信号（ＡＬＧ）との比較を行う。そして、その比較結果はデジタル出力端子１１３７からデジタル信号として出力される。
【０１５５】
次に、さらに、このような実施形態のパッドおよび配線の数を低減する、本発明の記録ヘッドの他の実施形態について説明する。
【０１５６】
図１６は、このような実施形態としての記録ヘッドＩＪＨに実装される回路基板の構成を示す図である。
【０１５７】
なお、図１６において、既に図１２を参照して説明した実施形態の記録ヘッドの回路基板の構成と同じ構成要素には同じ参照番号を、また、同じ信号には同じ参照記号を付しその説明は省略し、ここでは、この実施形態に特徴的な要素とその動作について、特に、図１２の回路との相違について説明する。また、図１６において、（ａ）は図１２（ａ）に対応したヒータを駆動するヒータ駆動回路を、（ｂ）は図１２（ｂ）に対応したＲＯＭデータ出力回路を、（ｃ）は図１２（ｃ）に対応したＡ／Ｄ変換回路である。従って、図１６におけるＲＯＭ１１１４′には図１２（ｂ）に示したＲＯＭ１１１４に格納されるのと同様なデータが格納される。
【０１５８】
ここで、図１２の実施形態とは異なり、ヒータ駆動回路のラッチ回路（Ｌａｔｃｈ）１１５４にはＰＡＤ１１０３から入力されるラッチ信号（ＬＤ）がシフトレジスタ（Ｓ／Ｒ０〜９）１１０７’に対するラッチ信号と共通的に用いられている。また、ヒータ駆動回路のシフトレジスタ（Ｓ／Ｒ）１１５６にはＰＡＤ１１０１から入力されるクロック信号（ＤＣＬＫ）とその反転信号がシフトレジスタ（Ｓ／Ｒ０〜９）１１０７’に対する入力信号と共通的に用いられている。
【０１５９】
図１７がシフトレジスタ（Ｓ／Ｒ）１１５６の構成を示す回路図である。図１７において、ＤＫはクロック信号（ＤＣＬＫ）入力端子、ＩＤＫは反転されたクロック信号の入力端子、ＩＮは画像信号（ＤＡＴＡ）の入力端子、ＯＵＴは画像信号（ＤＡＴＡ）の出力端子である。
【０１６０】
図１８はラッチ回路（Ｌａｔｃｈ）１１５４の構成を示す回路図である。図１８において、ＬＤはラッチ信号（ＬＤ）の入力端子、ＩＮはシフトレジスタ（Ｓ／Ｒ）１１５６からの画像信号（ＤＡＴＡ）の入力端子、ＯＵＴはラッチされた画像信号の出力端子である。
【０１６１】
また、ＲＯＭデータ出力回路に関しては、１０個のシフトレジスタ（Ｓ／Ｒ０〜９）１１０７′各々の出力端子（ＯＵＴ）からの出力は、次段のシフトレジスタの入力端子（ＩＮ）に接続されるとともに、１０個のＲＯＭ１１１４′のアドレス入力端子（ＩＮ）に接続され、１０個のシフトレジスタと１０個のＲＯＭとが一対に接続されるようになっている。図１６に示す例では、１０ビットのシフトレジスタが構成されている。また、シフトレジスタ１１０７’の前段にはスタータ回路１１４０が接続され、そのＬＤ端子にはＰＡＤ１１０３から入力されたラッチ信号（ＬＤ）が入力され、そのＩＮ端子にはシフトレジスタ（Ｓ／Ｒ０）の出力端子（ＯＵＴ）からの信号が入力され、そのＯＵＴ端子からの出力信号はシフトレジスタ（Ｓ／Ｒ０）の入力端子（ＩＮ）に入力されている。さらに、１０個のＲＯＭ１１１４′各々の出力端子（ＯＵＴ）は１０入力ＯＲ回路１１４０に接続されている。１０入力ＯＲ回路１１４０の出力がＲＯＭデータ出力となる。
【０１６２】
図１９は１つのシフトレジスタ（Ｓ／Ｒ０〜９）１１０７′の構成を示す回路図である。図１９と図１４とを比較すると分かるように、この実施形態のシフトレジスタ（Ｓ／Ｒ０〜９）１１０７′は、ＲＯＭからの入力端子がなく、前段のシフトレジスタ或はスタータ回路１１４０からの信号の入力端子（ＩＮ）と、後段のシフトレジスタ或はＰＡＤ１１１５への信号の出力端子（ＯＵＴ）と、ラッチ信号入力端子（ＬＤ）と、クロック信号入力端子（ＤＫ）と、反転されたクロック信号の入力端子（ＩＤＫ）とを備えている。
【０１６３】
図２０はスタータ回路１１４０の構成を示す回路図である。図２０において、ＬＤはラッチ信号（ＬＤ）の入力端子、ＩＮはシフトレジスタ（Ｓ／Ｒ０）１１０７′からのフィードバック信号の入力端子、ＯＵＴはシフトレジスタ（Ｓ／Ｒ０）１１０７′への出力端子である。
【０１６４】
図２１はＲＯＭ１１１４′の構成を示す回路図である。図２１の構成と、図１５に示すＲＯＭ１１１４の構成とを比較すると分かるように、この実施形態のＲＯＭでは記憶素子１１３８の前段にＡＮＤ回路を設け、シフトレジスタから入力端子（ＩＮ）に入力される信号と記憶素子１１３８からの出力信号レベルととの論理積が出力端子（ＯＵＴ）から出力される構成となっている。
【０１６５】
さらに、Ａ／Ｄ変換回路の４つのインバータ１１２０〜１１２３へは、ＲＯＭデータ出力回路に備えられた１０個のシフトレジスタの内、最初の４つのシフトレジスタ（Ｓ／Ｒ０〜Ｓ／Ｒ３）各々からの出力信号が入力ノード１１１６〜１１１９を経て入力される。
【０１６６】
以上のような図１２の実施形態との構成の相違から、信号伝達の経路は次のように異なる。
【０１６７】
即ち、図１２（ｂ）に示した実施形態ではＲＯＭデータ出力回路のシフトレジスタにＲＯＭデータを一括して転送し、そのシフトレジスタにクロック信号（ＤＣＬＫ２）を入力することで、シリアルデータ出力を行っているのに対し、この実施形態では、図１６に示すように、シフトレジスタ（Ｓ／Ｒ０〜９）１１０７’にＲＯＭデータを転送せずに、スタータ回路１１４０を用いて最前段のシフトレジスタ（Ｓ／Ｒ０）にハイレベル“Ｈ”の信号を入力する。さて、シフトレジスタ（Ｓ／Ｒ０）の出力は対応するＲＯＭの入力端子（ＩＮ）に接続されており、ＲＯＭの入力端子にハイレベル“Ｈ”の信号が印加されるとＲＯＭの記憶素子に格納された信号（Ｈ／Ｌ）が出力端子（ＯＵＴ）に出力してくる。
【０１６８】
一方、シフトレジスタ（Ｓ／Ｒ０）の出力は後段のシフトレジスタ（Ｓ／Ｒ１）に入力されているので、その出力は順次後段のシフトレジスタ（Ｓ／Ｒ２、３、……）に転送され、その結果、これらシフトレジスタの出力がハイレベル“Ｈ”となった場所に対応するＲＯＭに格納されたデータが順次出力されることになる。
【０１６９】
さらに、シフトレジスタ（Ｓ／Ｒ０）の出力が順次後段のシフトレジスタに転送されるとき、シフトレジスタ（Ｓ／Ｒ０、１、２、３）の出力は、Ａ／Ｄ変換回路の入力ノード１１１６〜１１１９に出力され、規準電圧切換信号としても用いられる。
【０１７０】
次に、上記構成の記録ヘッドの動作について、図２２に示すタイムチャートを参照して説明する。
【０１７１】
まず、全てのシフトレジスタ（Ｓ／Ｒ０〜９）１１０７′に格納された信号レベルをローレベル“Ｌ”にするために、クロック信号（ＤＣＬＫ）の信号レベルを“Ｌ”にしておきながら、ラッチ信号（ＬＤ）のパルスを一つ入力する。これにより、シフトレジスタ（Ｓ／Ｒ０〜９）１１０７′の出力端子（ＯＵＴ）からの信号はローレベル“Ｌ”に固定、保持される。
【０１７２】
次に、スタータ回路１１４０を用い最前段のシフトレジスタ（Ｓ／Ｒ０）への入力信号をハイレベル“Ｈ”にする。即ち、先程のラッチ信号（ＬＤ）パルスの入力によって、シフトレジスタ（Ｓ／Ｒ０）からはローレベル“Ｌ”信号が出力され、これがフィードバックされてスタータ回路１１４０のＩＮ端子に入力される。一方、先程のラッチ信号（ＬＤ）パルスの入力後は、ラッチ信号（ＬＤ）レベルはローレベル“Ｌ”となるために、図２０に示したスタータ回路の構成に従うと、その回路の出力端子（ＯＵＴ）からはハイレベル“Ｈ”の信号が出力保持される。そして、シフトレジスタ（Ｓ／Ｒ０）の入力端子（ＩＮ）にはハイレベル“Ｈ”の信号が印加される。このように、ラッチ信号（ＬＤ）がローレベルにあるとき（即ち、ＰＡＤ１１０３に何も印加してない時）にもスタータ回路１１４０からの出力はハイレベル“Ｈ”が保持される。
【０１７３】
次に、図２２に示すように、ＰＡＤ１１０１からクロック信号（ＤＣＬＫ）のパルスを入力していくことで、シフトレジスタに保持されたハイレベル“Ｈ”の信号が順次後段のシフトレジスタにシフトしていく。
【０１７４】
ここで、スタータ回路１１４０からの出力がハイレベル“Ｈ”を永久に保持していると、すべてのシフトレジスタ（Ｓ／Ｒ０〜９）にハイレベル“Ｈ”の信号が保持されることになってしまう。従って、シフトレジスタ（Ｓ／Ｒ０）にセットされたハイレベル“Ｈ”の信号（即ち、１ビットデータ）が順次次段のシフトレジスタ（Ｓ／Ｒ１、２、……）に転送されていくように、シフトレジスタ（Ｓ／Ｒ０）からの出力はスタータ回路１１４０の入力端子（ＩＮ）にフィードバック入力される。即ち、スタータ回路１１４０の入力端子（ＩＮ）へはハイレベル“Ｈ”の信号が印加される。一方、ＬＤ端子に入力されるラッチ信号（ＬＤ）は、ローレベル“Ｌ”を維持しているので、結果として、スタータ回路１１４０の出力端子（ＯＵＴ）の信号レベルはローレベル“Ｌ”に固定、保持される。
【０１７５】
従って、図２２に示すように、ハイレベル“Ｈ”の信号（即ち、１ビットデータ）がシフトレジスタ（Ｓ／Ｒ０〜９）を次々にシフトされていくことになる。
さて、上述したように、シフトレジスタ（Ｓ／Ｒ０〜９）の出力は夫々、対応するＲＯＭの入力端子に接続されている。従って、シフトレジスタ（Ｓ／Ｒ０〜９）の出力がハイレベル“Ｈ”にある時のみ、そのＲＯＭは読み出し可能状態になり記憶素子に格納されたデータ（Ｈ／Ｌデータ）がその出力端子（ＯＵＴ）より出力される。このようにして、出力端子（ＯＵＴ）より出力されたＲＯＭデータは１０入力ＯＲ回路１１４０に入力される。
【０１７６】
このように、シフトレジスタ（Ｓ／Ｒ０〜９）からの出力信号がハイレベル“Ｈ”にあるときのみＲＯＭからデータは出力されるので、そのＲＯＭからの出力は、図２２に示すようにシリアルになる。
【０１７７】
一方、Ａ／Ｄ変換回路の規準電圧切換信号の入力ノード１１１６〜１１１９にシフトレジスタ（Ｓ／Ｒ０〜３）の出力に接続してやることで、クロック信号（ＤＣＬＫ）入力に従って、デジタルデータが出力される。
【０１７８】
従って、以上説明した実施形態に従えば、ＲＯＭデータの読み出し制御に用いる信号をヒータ駆動に用いる信号と共用させることにより、また、記録ヘッドの内部温度情報などのデジタルデータ出力を画像信号（ＤＡＴＡ）の転送クロック（ＤＣＬＫ）を用いて行わせるので、記録ヘッドに入力する制御信号の数を少なくし、記録ヘッドの回路基板に設ける入出力パッドの数を少なくすることができる。
【０１７９】
これによって、記録ヘッドの回路基板の面積を削減と回路基板の簡素化が実現され、装置の小型化やコストダウンに貢献することができる。さらに、パッド数の削減は、外部接点とのポインティングワイヤの数の削減にもつながり、コストダウンにつながる。また、パッド数の削減に伴う制御信号ライン数の削減は、装置信頼性の向上とコストダウンにつながる。
【０１８０】
前述の第２の実施形態では、Ａ／Ｄ変換回路から出力されるデジタル信号の出力周波数が、図２２に示すように、ＲＯＭデータの出力周波数と同じである例について説明した。以下の変形例では、そのデジタル信号の出力周波数を、ＲＯＭデータ出力周波数より小さくしてデジタル信号を出力する場合について説明する。
【０１８１】
図２３はこの変形例に従う記録ヘッドＩＪＨに実装される回路基板の構成を示す図である。なお、図２３において、既に図１６や図１２を参照して説明した記録ヘッドの回路基板の構成と同じ構成要素には同じ参照番号を、また、同じ信号には同じ参照記号を付しその説明は省略し、ここでは、この変形例に特徴的な要素とその動作について、特に、前述の実施形態との相違について説明する。また、図２３において、（ａ）は図１６の（ａ）と同じヒータ駆動回路を、（ｂ）は図１６の（ｂ）と同じＲＯＭデータ出力回路を、（ｃ）は図１６の（ｃ）と同じＡ／Ｄ変換回路である。
【０１８２】
従って、図２３と図１６とを比較すると明らかなように、この変形例の回路基板には、ＲＯＭデータ出力回路とＡ／Ｄ変換回路との間に、クロックレート切換回路（図２３の（ｄ））が設けられている。
【０１８３】
以下、このクロックレート切換回路の構成と動作について、図２３と図２２に示したタイムチャートを参照して説明する。
【０１８４】
クロックレート切換回路は、図２３に示すように隣接する４ペアのシフトレジスタ（（Ｓ／Ｒ０とＳ／Ｒ１）、（Ｓ／Ｒ２とＳ／Ｒ３）、（Ｓ／Ｒ４とＳ／Ｒ５）、（Ｓ／Ｒ６とＳ／Ｒ７））の各出力を４つＯＲゲート１２６０〜１２６３に入力することにより、図２２に示すようにクロック信号（ＤＣＬＫ）に同期したシフトレジスタからの信号出力周波数を（１／２）倍にしている。そして、これらＯＲゲートの出力を規準電圧切換信号の入力ノード１１１６〜１１１９に接続し、前述の第２の実施形態と同様に、選択された規準電圧に従って、入力されたアナログ信号（ＡＬＧ）をデジタルデータに変換してＰＡＤ１１３７から出力している。
【０１８５】
以上のような構成により、この変形例ではコンパレータ１１３５の動作に要求されるスピードを低減させて、Ａ／Ｄ変換を実行することができる。通常、コンパレータの切換スピードを上げる、即ち、動作周波数を上げるとその回路の消費電力が上昇するので、これに伴う回路の発熱をできるだけ抑えることが記録ヘッドの正常な動作を維持するためにも望まれる。
【０１８６】
従って、以上説明した第２の実施形態の変形例によれば、コンパレータの切換スピードを低減して回路基板の温度上昇を制御し、記録ヘッドの良好な動作を維持することができる。
【０１８７】
また、１つのＯＲゲートに入力するシフトレジスタの出力信号の数を２個以上にすることで、さらにコンパレータの切換スピードを低減できることは言うまでもない。
【０１８８】
＜第３の実施形態＞
以下、本発明の記録ヘッドの第３の実施形態について説明する。
【０１８９】
図２４は、本実施形態における記録ヘッドと、記録装置本体の制御部９１００との電気的接続を模式的に示したブロック図である。ここでは、説明の簡略化のためデータ転送に関する信号だけを図示している。
【０１９０】
この図において、９０００は記録ヘッドの一部をなす半導体基板（素子基体）であり、１色のインクの吐出制御を行う。９００１はシフトレジスタであり、制御部９１００からの記録データ信号ＨＤＡＴＡ、転送クロックＨＣＬＫ、ラッチ信号ＢＧにより転送されてくるデータをラッチし、駆動ロジック回路９００２に供給する。
【０１９１】
駆動ロジック回路９００２は、図示しない吐出制御信号により、シフトレジスタ９００１からのデータに従ってノズル９００３内部の電気熱変換体（ヒータ）を駆動してインクを吐出させる。９００４は温度検出部であり、半導体基板９０００の温度に応じて出力信号レベルをアナログ的に変化させる。９００５はコンパレータであり、複数の基準電圧を順次切り替えて温度検出部９００４の出力と比較し、比較結果を「１」または「０」のデジタル情報で信号ＴＯとして出力する。
【０１９２】
９００６は記録ヘッドに関する情報を格納するメモリとして、抵抗体の溶断により予め書き込まれた識別（ＩＤ）および／またはランクを示す複数ビットの情報を格納するフューズＲＯＭであり、ポインタを順次切りかえて、格納された情報を１ビットずつ信号ＳＯに出力する。
【０１９３】
なお、メモリの形式は、フューズ式ＲＯＭだけでなく、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の他の形式の不揮発性メモリとすることもできる。
【０１９４】
図２５は、記録データのみを転送する場合のＨＤＡＴＡ、ＨＣＬＫ、ＢＧの各信号の状態を示すタイミングチャートである。ここでは、「ｆ０ｃａｈ」（１１１１００００１１００１０１０Ｂ）という１６ビットの記録データを転送する場合を示している。
【０１９５】
ＨＣＬＫの各立ち上がり時に、ＨＤＡＴＡの状態（「１」または「０」の１ビットデータ）がシフトレジスタ９００１に入力され、同時にヘッド制御部２０１８はＨＤＡＴＡから出力するデータを次のビットデータに切換える。これを繰り返して１６ビットのデータがシフトレジスタ９００１に入力された後、ＢＧが一旦“Ｌｏｗ”となって再び“Ｈｉｇｈ”となる立ち上がりで、１６ビットデータはシフトレジスタ部９００１にラッチされる。
【０１９６】
図２６は、コンパレータ９００５における基準電圧切換動作を示すフローチャートである。始めに、信号ＢＧが「１」であるか否かを判定し（ステップＳ９３１）、ＢＧが「１」であれば、基準電圧レベルを初期状態であるレベル「１」に戻す（ステップＳ９３２）。ステップＳ９３１で信号ＢＧが「０」であれば、ＨＣＬＫの立ち上がりを検出したか否かを判定し（ステップＳ９３３）、ＨＣＬＫの立ち上がりを検出した場合、基準電圧レベルをインクリメントして（ステップＳ９３４）、ステップＳ９３１へ戻る。
【０１９７】
すなわち、ＢＧ＝「０」の状態で、ＨＣＬＫの立ち上がりを検出する度に基準電圧レベルを上昇させる。そして、ＢＧ＝「１」となってからコンパレータ９００５の出力信号ＴＯが変化した時点までに検出された、ＨＣＬＫの立ち上がりの数（パルス数）から、記録ヘッドの半導体基板９０００の温度に関する情報を得ることができる。
【０１９８】
図２７は、フューズＲＯＭ９００６におけるポインタ切換動作を示すフローチャートである。始めに、信号ＢＧが「１」であるか否かを判定し（ステップＳ９４１）、ＢＧが「１」であれば、ポインタの位置を初期状態である「１」に戻す（ステップＳ９４２）。ステップＳ９４１で信号ＢＧが「０」であれば、ＨＣＬＫの立ち上がりを検出したか否かを判定し（ステップＳ９４３）、ＨＣＬＫの立ち上がりを検出した場合、ポインタをインクリメントして（ステップＳ９４４）、ステップＳ９３１へ戻る。
【０１９９】
すなわち、ＢＧ＝「０」の状態で、ＨＣＬＫの立ち上がりを検出する度にポインタをインクリメントして、ＲＯＭ９００６からデータを１ビットずつ信号ＳＯで出力し、記録ヘッドのＩＤおよび／またはランクを示す複数ビットの情報がシリアルで出力される。
【０２００】
図２８は、記録ヘッドへの記録データの転送と記録ヘッドからのデータの転送を同時に行なう場合における、各信号の状態を示すタイミングチャートである。ここで転送する記録データは、図２５で示したものと同じである。
【０２０１】
この場合、記録データのみを転送する図２５と異なり、ＢＧは記録データの転送期間中「０」となっている。これにより、記録データ転送と同時に記録ヘッドの温度に関する情報と、ＩＤおよび／またはランク情報とを同時に記録ヘッドの半導体基板９０００から出力させている。そして転送された記録データをラッチするために信号ＢＧが立ち上がると、信号ＴＯおよびＳＯは初期値に戻る。
【０２０２】
以上説明したように、本実施形態では、記録ヘッドへ転送する記録データが１６ビットであり、記録ヘッドから信号ＳＯおよびＴＯで転送される情報も１６ビットである。記録データが３２ビットであれば、記録ヘッドから転送可能な情報も３２ビットとなる。また、記録ヘッドから転送する情報が、記録データのビット数より少ない場合には、信号ＢＧの立ち下がりタイミングを後にずらす等の制御も可能である。
【０２０３】
＜第４の実施形態＞
以下、本発明の記録ヘッドの第４の実施形態について説明する。
【０２０４】
図３２は、入力記録データに同期して検出温度データを外部に送出できる記録ヘッドを構成する素子基体上に作り込まれた回路構成を示すブロック図である。
【０２０５】
図３２に示す回路において、記録データ（ＳＤ）はシフトクロック信号（ＣＫ）に同期してシリアルデータとしてシフトレジスタ（ＳＲ）２１０１に入力されて一時的に格納され、さらに、その格納された記録データはラッチ回路（ＬＴ）２１０２にラッチされる。そして、そのラッチされた記録データに基づいて、ヒータ（ＨＴ）２１０３は通電加熱される。
【０２０６】
一方、同じシフトクロック信号（ＣＫ）は回路基板に設けられた温度検出回路を構成する基準電圧発生部（ＲＦ）２１０４を制御する切換回路（ＳＷ）２１０５に入力されて１クロック毎に基準電圧を変化させるために用いられる。そして、比較器（ＣＰ）２１０６はその基準電圧とヒータ（ＨＴ）の近傍に置かれた温度検出センサ（ＤＴ）２１０７からの出力電圧とを比較し、その比較結果を“０”或は“１”のデジタルデータとして素子基体外部へ送出する。
【０２０７】
このような温度検出方法によって、上記で述べたように、検出温度の情報を即時的にデジタル化して送出するため、記録ヘッドとそれを搭載する記録装置との間での配線引き回し部分でのノイズの影響に強く、また、記録ヘッドの外部にＡ／Ｄコンバータ等の回路を備えなくても良いこと、そして、記録データの転送と温度データの取得を同時に行えるため情報取得のためのタイミングロスがないことなどのメリットがある。
【０２０８】
図２９はこのような図３２の実施形態を更に改良した記録ヘッドＩＪＨの回路基板（素子基体）表面の模式図である。
【０２０９】
図２９において、２００１は回路基板、２００２は２列から構成されインクを加熱するヒータ列、２００３はシフトレジスタとラッチ回路とを実装した論理回路部、２００４は記録装置のキャッリジＨＣに記録ヘッドＩＪＨが装着されたときに、キャリッジＨＣ内の接点と圧接するコンタクトパッド列、２００５は回路基板の温度を検出するセンサを含む温度検出回路部である。
【０２１０】
図３０は記録ヘッドの回路基板に実装される回路の構成を示すブロック図である。また、図３１は図３０に示す回路で扱う種々の信号のタイムチャートである。なお、図３０において、先の図３２の実施形態で説明したのと同じ構成要素や信号には同じ参照番号や参照記号を付してその説明は省略する。また、図３１には図３２の実施形態に示した回路から出力される検出温度の情報を示す信号（ＴＭＰ）を比較のために記している。
【０２１１】
図３０に示す構成を図３２の構成と比較すると、この図３０の実施形態では、基準電圧の切換回路（ＳＷ）２１０５の前段に入力されるシフトクロック信号（ＣＫ）を分周してクロック信号（ＣＫ＿ＤＶ）を得る分周回路（ＤＶ）２０００が備えられている。
【０２１２】
以上の構成において、図３１に示すように、シフトクロック信号（ＣＫ）が入力されると、分周回路（ＤＶ）２０００でのその周波数を２分の１に分周し、その周期が２倍になったクロック信号（ＣＫ＿ＤＶ）を出力する。これにより、基準電圧の切換回路（ＳＷ）２１０５は２分周されたクロック信号（ＣＫ＿ＤＶ）に従って、基準電圧を変化させるための切換動作を行う。このようにすることで、比較器（ＣＰ）２１０６における温度センサからの出力と基準電圧とを比較する動作速度も２分の１になる。
【０２１３】
従って、比較器（ＣＰ）２１０６から出力される検出温度の情報を示す信号（ＴＭＰ＿ＳＬＯＷ）は、図３１に示すように、元々のシフトクロック信号（ＣＫ）の２クロック分に１回のスピードで、ＴＳ１、ＴＳ２、……と送出される。この場合、記録データの入力速度に比べて２分の１で速度で検出温度の情報が得られる。これは、従来の検出温度の情報を示す信号（ＴＭＰ）の送出速度の２分の１である。
【０２１４】
一方、シフトレジスタ（ＳＲ）２１０１にはシフトクロック信号（ＣＫ）の周波数に従って記録データ（ＳＤ）がＤ１、Ｄ２、Ｄ３、……と入力される。
【０２１５】
従って以上説明した実施形態に従えば、記録データの入力速度の２分の１で温度情報を得られるので、記録データの入力速度を２倍にしても従来と同じ速度で温度情報を得ることができる。これにより、記録データの入力速度を速めることで記録速度の高速化に対応でき、一方で従来と同じ速度で比較器や切換回路のアナログ回路を作動させることが可能となるので、アナログ回路の消費電力が増加することもない。また、そのアナログ回路の高速化を図る必要もない。
【０２１６】
なお、以上説明した実施形態では、入力シフトクロック信号を２分周した例について説明したが本発明はこれによって限定されるものではなく、例えば、分周回路で３分周或は４分周したクロック信号を生成してもよい。
【０２１７】
＜他の実施形態＞
以上説明した４つの実施形態は、それぞれ独立して適用することが可能であるが、いくつかの実施形態を組み合わせて適用することもできる。例えば、第２〜第４の実施形態におけるＡ／Ｄ変換器は、第１の実施形態と同様に、熱エネルギーを発生するための電気熱変換素子と該電気熱変換素子を駆動するための駆動回路と基板の温度を検出するセンサとが形成された同一基板上（素子基体上）に、半導体製造プロセスによって設けられていてもよく、第２および第３の実施形態における、メモリからの読み出しに使用するクロック信号は、第４の実施形態と同様に、記録データの入力に用いられるクロックを分周して得られたものでもよい。
【０２１９】
以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【０２２０】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて膜沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状をすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【０２２１】
このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
【０２２２】
記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書を用いた構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
【０２２３】
さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【０２２４】
加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【０２２５】
また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【０２２６】
さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
【０２２７】
以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【０２２８】
加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。このような場合インクは、特開昭５４−５６８４７号公報あるいは特開昭６０−７１２６０号公報に記載されるような、多孔質シート凹部または貫通孔に液状または固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。
【０２２９】
さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【０２３０】
なお、本発明は、複数の機器（例えばホストコンピュータ，インタフェース機器，リーダ，プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用してもよい。
【０２３１】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【０２３２】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０２３３】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【０２３４】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０２３５】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０２４４】
本発明によれば、記録動作のために記録データの入力速度が速くなっても、検出温度を示す信号の出力は低く抑えられるので、温度検出のための回路の作動速度が遅くても良いという効果がある。
【０２４５】
これによって、温度検出のための回路を記録データの高速転送に対応させて高速化する必要がなく、その高速化のために必要なコストを抑えることができる。
【０２４６】
従って、コストをかけない記録ヘッドの温度制御と記録データの高速転送の両立が可能となる。
【図面の簡単な説明】
【図１】本発明の代表的な実施形態であるインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。
【図２】インクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。
【図３】インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。
【図４】第１の実施形態の記録ヘッド基板の構成を示すブロック図である。
【図５】素子ブロックの回路図である。
【図６】Ａ／Ｄ変換器と素子ブロックの関係を示すブロック図である。
【図７】変形例のＡ／Ｄ変換器と素子ブロックと不揮発性メモリとの関係ブロック図である。
【図８】従来例を説明する記録ヘッド基板のブロック図である。
【図９】Ａ／Ｄ変換器の構成を示す図である。
【図１０】図９に示す回路の動作を説明するためのタイミングチャートである。
【図１１】温度状態、ヒータ抵抗値、トランジスタＯＮ抵抗値がある一定の範囲内で変化したときのそれに対応するヒートトパルス幅を決定するためのテーブルを示す図である。
【図１２】同一基板上に形成された記録ヘッドの回路構成を示す図である。
【図１３】図１２に示す記録ヘッドに入出力される各種信号のタイムチャートである。
【図１４】シフトレジスタ１つ１つの内部構成を示す回路図である。
【図１５】ＲＯＭ１１１４各々の内部構成を示す図である。
【図１６】第２の実施形態の記録ヘッドＩＪＨに実装される回路基板の構成を示す図である。
【図１７】シフトレジスタ（Ｓ／Ｒ）１１５６の構成を示す回路図である。
【図１８】ラッチ回路（Ｌａｔｃｈ）１１５４の構成を示す回路図である。
【図１９】１つのシフトレジスタ（Ｓ／Ｒ０〜９）１１０７′の構成を示す回路図である。
【図２０】スタータ回路１１４０の構成を示す回路図である。
【図２１】ＲＯＭ１１１４′の構成を示す回路図である。
【図２２】記録ヘッドの動作に係る種々の制御信号を示すタイムチャートである。
【図２３】記録ヘッドＩＪＨに実装される回路基板の変形例の構成を示す図である。
【図２４】第３の実施形態の記録ヘッドとヘッド制御部との接続を示すブロック図である。
【図２５】記録データを転送する際のタイミングチャートである。
【図２６】コンパレータの動作フローチャートである。
【図２７】ヒューズＲＯＭの動作フローチャートである。
【図２８】記録データと共に記録ヘッド情報を送信する際のタイミングチャートである。
【図２９】第４の実施形態の記録ヘッドＩＪＨの回路基板表面の模式図である。
【図３０】記録ヘッドの回路基板に実装される回路の構成を示すブロック図である。
【図３１】図３０に示す回路で扱う種々の信号のタイムチャートである。
【図３２】記録ヘッドの回路構成を示すブロック図である。
【符号の説明】
１０１  半導体基板
１０２  ヒータアレイ
１２０  素子ブロック
１３０  Ａ／Ｄ変換回路
１４０  判定回路ブロック
１１０１、１１０３、１１５３、１１５５、１１５７、１３１６〜１３１９、１３５８  入力パッド
１１１５、１１３７  出力パッド
１１０２、１１２０〜１１２３  インバータ
１１０７、１１０７′、１１５６  シフトレジスタ
１１１４、１１１４′  ＲＯＭ
１１１６〜１１１９  入力ノード
１１２４  定電圧源
１１２５〜１１２９  抵抗
１１３０〜１１３３  アナログスイッチ
１１３５  コンパレータ
１１３８  記憶素子
１１３９  ＯＲゲート
１１４０  スタータ回路
１１５０  ヒータ
１１５１  スイッチ
１１５２  ＡＮＤ回路
１１５４  ラッチ回路
１２６０〜１２６３  ＯＲゲート
２０００  分周回路（ＤＶ）
２００１  回路基板
２００２  ヒータ列
２００３  論理回路部
２００４  コンタクトパッド列
２００５  温度検出回路部
２１０１  シフトレジスタ（ＳＲ）
２１０２  ラッチ回路（ＬＴ）
２１０３  ヒータ（ＨＴ）
２１０４  基準電圧発生部（ＲＦ）
２１０５  切換回路（ＳＷ）
２１０６  比較器（ＣＰ）
２１０７  温度検出センサ（ＤＴ）
９０００  記録ヘッドの半導体基板
９００１  シフトレジスタ
９００２  駆動ロジック
９００３  ノズル
９００４  温度検出部
９００５  コンパレータ
９００６  ヒューズＲＯＭ
【図１】
0004241105.tif 000002
【図２】
0004241105.tif 000003
【図３】
0004241105.tif 000004
【図４】
0004241105.tif 000005
【図５】
0004241105.tif 000006
【図６】
0004241105.tif 000007
【図７】
0004241105.tif 000008
【図８】
0004241105.tif 000009
【図９】
0004241105.tif 000010
【図１０】
0004241105.tif 000011
【図１１】
0004241105.tif 000012
【図１２】
0004241105.tif 000013
【図１３】
0004241105.tif 000014
【図１４】
0004241105.tif 000015
【図１５】
0004241105.tif 000016
【図１６】
0004241105.tif 000017
【図１７】
0004241105.tif 000018
【図１８】
0004241105.tif 000019
【図１９】
0004241105.tif 000020
【図２０】
0004241105.tif 000021
【図２１】
0004241105.tif 000022
【図２２】
0004241105.tif 000023
【図２３】
0004241105.tif 000024
【図２４】
0004241105.tif 000025
【図２５】
0004241105.tif 000026
【図２６】
0004241105.tif 000027
【図２７】
0004241105.tif 000028
【図２８】
0004241105.tif 000029
【図２９】
0004241105.tif 000030
【図３０】
0004241105.tif 000031
【図３１】
0004241105.tif 000032
【図３２】
0004241105.tif 000033