(57)【特許請求の範囲】
【請求項１】
第１の入力端子に電気的に接続される第１のポリシリコンゲートと、
第２の入力端子に電気的に接続され、前記第１のポリシリコンゲートと対向する第２のポリシリコンゲートと、
前記第１のポリシリコンゲートの一部及び前記第２のポリシリコンゲートの一部にまたがるように配置された第１導電型の不純物領域と、
前記第１のポリシリコンゲートの他の部分及び前記第２のポリシリコンゲートの他の部分にまたがるように配置された第２導電型の不純物領域と、
プルアップ用の第１の不純物領域と、
プルダウン用の第２の不純物領域と、
を含む第１のセルの配置配線方法であって、
前記第１の不純物領域と第１の電位に接続する配線層を前記第１のセルの内部領域に形成し、
前記第２の不純物領域と前記第１の電位より低い電位の第２の電位に接続する配線層を前記第１のセルの内部領域に形成し、
前記第１の入力端子をプルアップする場合は、
前記第１のポリシリコンゲートと前記第１の不純物領域とを接続する配線層を前記第１のセルの内部領域に形成し、
前記第１の入力端子をプルダウンする場合は、
前記第１のポリシリコンゲートと前記第２の不純物領域とを接続する配線層を前記第１のセルの内部領域に形成し、
前記第２の入力端子をプルアップする場合は、
前記第２のポリシリコンゲートと前記第１の不純物領域とを接続する配線層を前記第１のセルの内部領域に形成し、
前記第２の入力端子をプルダウンする場合は、
前記第２のポリシリコンゲートと前記第２の不純物領域とを接続する配線層を前記第１のセルの内部領域に形成する、配置配線方法。
【請求項２】
第１の入力端子に電気的に接続される第１のポリシリコンゲートと、
第２の入力端子に電気的に接続され、前記第１のポリシリコンゲートと対向する第２のポリシリコンゲートと、を含む第１のセルと、
前記第１のセルに隣接し、
第３の入力端子に電気的に接続され、前記第２のポリシリコンゲートと隣り合う第３のポリシリコンゲートと、
第４の入力端子に電気的に接続され、前記第３のポリシリコンゲートと対向する第４のポリシリコンゲートと、を含む第２のセルと、
プルアップ用の第１の不純物領域と、
プルダウン用の第２の不純物領域と、を含む半導体装置の配置配線方法であって、
前記第１の不純物領域および前記第２の不純物領域は前記第1のセルおよび前記第2のセルの境界に、前記第1のセルおよび前記第2のセルの内部領域に含まれるように配置され、
前記第２の入力端子及び前記第３の入力端子をプルアップする場合は、
前記第２のポリシリコンゲート、前記第３のポリシリコンゲートおよび前記第１の不純物領域とを電気的に接続する配線層を前記第1のセルおよび前記第2のセルの内部領域に形成し、
前記第２の入力端子及び前記第３の入力端子をプルダウンする場合は、
前記第２のポリシリコンゲート、前記第３のポリシリコンゲートおよび前記第２の不純物領域とを電気的に接続する配線層を前記第1のセルおよび前記第2のセルの内部領域に形成する、配置配線方法。
【請求項３】
第１の入力端子に電気的に接続される第１のポリシリコンゲートと、
第２の入力端子に電気的に接続され、前記第１のポリシリコンゲートと対向する第２のポリシリコンゲートと、
前記第１のポリシリコンゲートの一部及び前記第２のポリシリコンゲートの一部にまたがるように配置された第１導電型の不純物領域と、
前記第１のポリシリコンゲートの他の部分及び前記第２のポリシリコンゲートの他の部分にまたがるように配置された第２導電型の不純物領域と、
プルアップ用の第１の不純物領域と、
プルダウン用の第２の不純物領域と、
を有する第1のセルと、
前記第１の不純物領域と接続され、第１の電位に設定された第１の配線層と、
前記第２の不純物領域と接続され、前記第１の電位より低い電位の第２の電位に設定された第２の配線層と、
前記第１の不純物領域及び前記第１のポリシリコンゲートと電気的に接続、又は前記第２の不純物領域及び前記第２のポリシリコンゲートと電気的に接続された第３の配線層と、を含み、
前記第１の配線層、前記第２の配線層及び前記第３の配線層は前記第1のセルの内部領域に形成される半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１の配線層は、
前記第１のポリシリコンゲート及び前記第２のポリシリコンゲートに交差するように配置され、前記第１導電型の不純物領域と電気的に接続されている第１の部分と、
前記第１のポリシリコンゲート及び前記第２のポリシリコンゲートの間に、前記第１のポリシリコンゲート及び前記第２のポリシリコンゲートに沿って配設され、前記第１の不純物領域と接続されている第２の部分と、を有し、
前記第２の配線層は、
前記第１のポリシリコンゲート及び前記第２のポリシリコンゲートに交差するように配置され、前記第２導電型の不純物領域と電気的に接続されている第３の部分と、
前記第１のポリシリコンゲート及び前記第２のポリシリコンゲートの間に、前記第１のポリシリコンゲート及び前記第２のポリシリコンゲートに沿って配設され、前記第２の不純物領域と接続されている第４の部分と、を有する、半導体装置。
【請求項５】
請求項４記載の半導体装置は、
前記第３の配線層と前記第１の不純物領域とを接続する第１のコンタクトと、
前記第３の配線層と前記前記第１のポリシリコンゲートとを接続する第２のコンタクトと、を有し、
前記第２のコンタクトは、前記第１のコンタクトと前記第１の配線層との間に配置されている、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、自動配置配線装置、自動配置配線方法および自動配置配線プログラムに関し、特に、未使用入力端子をプルアップまたはプルダウンする場合に適用して好適なものである。
【０００２】
【従来の技術】
従来のゲートアレーでは、未使用入力端子をプルアップまたはプルダウンするために、プルアップまたはプルダウン用の専用セルを用意し、未使用入力端子をその専用セルに接続する方法が行われていた。
図５は、従来のプルアップおよびプルダウン方法を示すブロック図である。
【０００３】
図５において、ゲートアレーのセルライブラリの中に、４入力ＮＡＮＤ回路は用意されているが、３入力ＮＡＮＤ回路は用意されていないものとする。
ここで、３入力ＮＡＮＤ回路を使うものとすると、４入力ＮＡＮＤ回路ＮＤ２、ＮＤ３を配置する。そして、４入力ＮＡＮＤ回路ＮＤ２、ＮＤ３の入力端子を１本づつ電位固定用セルＣＥに接続することにより、４入力ＮＡＮＤ回路ＮＤ２、ＮＤ３の入力端子を１本づつプルアップし、４入力ＮＡＮＤ回路ＮＤ２、ＮＤ３を３入力ＮＡＮＤ回路として機能させる。
【０００４】
ここで、従来の電位固定用セルＣＥでは、内部にストッパが設けられ、そのストッパを介してプルアップまたはプルダウンさせる入力端子を電源に接続することにより、入力端子が直接電源に接続されることを防止して、静電気対策などの処置が採られていた。
一方、自動配置配線装置により、未使用入力端子をプルアップまたはプルダウンさせる場合、プルアップまたはプルダウンさせる入力端子を結線情報ネットリストに付加し、自動配置配線プログラムを起動させることにより、自動配置配線が行われていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、未使用入力端子をプルアップまたはプルダウンするために、電位固定用セルＣＥを設ける方法では、プルアップまたはプルダウンさせる入力端子数に応じた電位固定用セルＣＥが必要となり、チップ中の電位固定用セルＣＥの占有面積が増加するとともに、これらの配置配線を自動配置配線装置により行なうと、配線長が長くなり、配線領域が増加するという問題があった。
【０００６】
そこで、本発明の目的は、配線領域を低減しつつ、ストッパを介して未使用入力端子をプルアップまたはプルダウンすることが可能な半導体装置、自動配置配線装置、自動配置配線方法および自動配置配線プログラムを提供することである。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本願発明の半導体装置は、ベーシックセルが配列されたゲートアレーと、前記ベーシックセルの境界に設けられた電位固定用不純物拡散層と、前記電位固定用不純物拡散層を固定電位に接続する第１配線層と、前記ベーシックセルの電位固定入力端子を、当該ベーシックセルに近接する電位固定用不純物拡散層に接続する第２配線層とを備えることを特徴とする
【０００８】
これにより、ベーシックセルの電位固定入力端子を電位固定用不純物拡散層に接続するだけで、電位固定入力端子が直接電源に接続されることを回避しつつ、電位固定入力端子をプルアップまたはプルダウンすることができる。
このため、電位固定入力端子をプルアップまたはプルダウンさせるための電位固定用セルを設ける必要がなくなり、チップ面積の増加を抑制することが可能となるとともに、自動配置配線を行なった場合においても、電位固定入力端子を近接する電位固定用不純物拡散層に接続することが可能となることから、配線長の増大を抑制することができる。
【０００９】
また、本願発明の半導体装置は、前記ベーシックセルは、並列して配置された１対のポリシリコンゲートと、前記ポリシリコンゲートに跨るように形成されたＰ型不純物拡散層と、前記ポリシリコンゲートに跨るように形成されたＮ型不純物拡散層とを備えることを特徴とする。
これにより、電位固定用不純物拡散層を各ポリシリコンゲートの近傍に配置することが可能となり、配線長の増大を抑制しつつ、ストッパを介して電位固定入力端子をプルアップまたはプルダウンさせることが可能となる
【００１０】
また、本願発明の自動配置配線方法は、結線情報が格納されたネットリストと、インスタンスの電位固定用端子を定義する電位固定用端子定義手段と、前記ネットリストから電位固定入力端子を検索する電位固定入力端子検索手段と、前記検索された電位固定入力端子が同一インスタンスの電位固定用端子に接続されるように、前記ネットリストを更新するネットリスト更新手段と、前記更新されたネットリストに基づいて、自動配置配線を行なう自動配置配線手段とを備えることを特徴とする。
【００１１】
これにより、電位固定用端子を定義することで、ベーシックセルの電位固定入力端子を、そこに接する電位固定用不純物拡散層に自動的に接続することが可能となり、配線長の増大を抑制しつつ、電位固定入力端子をプルアップまたはプルダウンすることが可能となるとともに、電位固定入力端子をプルアップまたはプルダウンさせるための電位固定用セルを設ける必要がなくなり、チップ面積の増加を抑制することが可能となる。
【００１２】
また、本願発明の自動配置配線方法は、プルアップ入力端子またはプルダウン入力端子を、前記プルアップ入力端子または前記プルダウン入力端子に近接するプルアップ用拡散層またはプルダウン用拡散層を介して、プルアップ電位またはプルダウン電位に接続することを特徴とする。
これにより、プルアップ入力端子またはプルダウン入力端子が直接電源に接続されることを回避しつつ、プルアップ入力端子またはプルダウン入力端子をプルアップまたはプルダウンすることができ、静電気対策などの特性的な信頼性を確保することが可能となるともに、自動配置配線を行なった場合においても、プルアップ入力端子またはプルダウン入力端子を、そこに近接するプルアップ用拡散層またはプルダウン用拡散層に接続することが可能となることから、配線長の増大を抑制することができる。
【００１３】
また、本願発明の自動配置配線方法は、プルアップ用電位固定用端子またはプルダウン用電位固定用端子を持つセルライブラリを入力するステップと、電位固定入力端子およびその電位をネットリストから検索するステップと、前記電位固定入力端子が同一インスタンスのプルアップ用電位固定用端子またはプルダウン用電位固定用端子に接続されるように、前記ネットリストを更新するステップと、前記更新されたネットリストに基づいて、自動配置配線を行なうステップとを備えることを特徴とする。
【００１４】
これにより、プルアップ用電位固定用端子またはプルダウン用電位固定用端子をセルライブラリに定義することで、近接するプルアップ用電位固定用端子またはプルダウン用電位固定用端子に電位固定入力端子を自動的に接続することが可能となり、配線長の増大を抑制しつつ、電位固定入力端子をプルアップまたはプルダウンすることが可能となるとともに、電位固定入力端子をプルアップまたはプルダウンさせるための電位固定用セルを設ける必要がなくなり、チップ面積の増加を抑制することが可能となる。
【００１５】
また、本願発明の自動配置配線プログラムは、プルアップ用電位固定用端子またはプルダウン用電位固定用端子を持つセルライブラリを入力するステップと、電位固定入力端子およびその電位をネットリストから検索するステップと、前記電位固定入力端子が同一インスタンスのプルアップ用電位固定用端子またはプルダウン用電位固定用端子に接続されるように、前記ネットリストを更新するステップと、前記更新されたネットリストに基づいて、自動配置配線を行なうステップとをコンピュータに実行させることを特徴とする。
【００１６】
これにより、自動配置配線プログラムを実行するだけで、プルアップ用電位固定用端子またはプルダウン用電位固定用端子をセルライブラリ上で定義して、近接するプルアップ用電位固定用端子またはプルダウン用電位固定用端子に電位固定入力端子を自動的に接続することが可能となり、自動配置配線装置のハードウェアの変更を伴うことなく、プルアップまたはプルダウン時の配線長の増大を抑制することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置および自動配置配線装置について図面を参照しながら説明する。
図１（ａ）は、本発明の一実施形態に係るゲートアレーの概略構成を示す平面図、図１（ｂ）は、図１（ａ）のベーシックセルを拡大して示す平面図である。
【００１８】
図１において、ゲートアレーＧＡには、ベーシックセルＢＣが配列して設けられ、各ベーシックセルＢＣには、ポリシリコンゲートが設けられているとともに、各ベーシックセルＢＣの境界には、プルアップまたはプルダウン用のストッパが設けられている。
例えば、ベーシックセルＢＣ１〜ＢＣ４には、ポリシリコンゲートＰＧ１〜ＰＧ８が１対ずつ設けられ、ベーシックセルＢＣ１〜ＢＣ４の境界には、プルアップ用ストッパＳＰ１〜ＳＰ３およびプルダウン用ストッパＳＰ４〜ＳＰ６がそれぞれ設けられている。
【００１９】
そして、例えば、ベーシックセルＢＣ１のポリシリコンゲートＰＧ２をプルアップする場合、ＡＬ配線Ｈ１を介して、ベーシックセルＢＣ１に近接するプルアップ用ストッパＳＰ１にポリシリコンゲートＰＧ２を接続する。
また、ベーシックセルＢＣ３のポリシリコンゲートＰＧ６およびベーシックセルＢＣ４のポリシリコンゲートＰＧ７をプルダウンする場合、ＡＬ配線Ｈ２を介して、ベーシックセルＢＣ３、ＢＣ４に近接するプルダウン用ストッパＳＰ６にポリシリコンゲートＰＧ６、ＰＧ７をそれぞれ接続する。
【００２０】
これにより、プルアップ用またはプルダウン用の電位固定セルを設けることなく、プルアップまたはプルダウンすることを可能として、チップ面積の増加を抑制することが可能となるとともに、電位固定入力端子を電位固定セルに接続するために、配線を引き回す必要がなくなることから、配線領域を削減することが可能となる。
【００２１】
また、ゲートアレーＧＡのベーシックセルＢＣの境界などセルの論理に支障のない領域に、プルアップ用ストッパＳＰ１〜ＳＰ３およびプルダウン用ストッパＳＰ４〜ＳＰ６を設け、これらプルアップ用ストッパＳＰ１〜ＳＰ３およびプルダウン用ストッパＳＰ４〜ＳＰ６の端子を拡散層で定義することにより、チップ全体をカバーする１個の架空セルの中に規則正しく配列されて記述される論理的に等価な１個の端子として記述することが可能となる。
【００２２】
このため、電位固定入力端子の近傍にプルアップまたはプルダウン用の端子を常に存在させることが可能となり、自動配置配線を行なう場合においても、配線距離が最小になるように配線することが可能となるとともに、プルアップまたはプルダウン用の端子への接続を行なわない場合には、プルアップ用ストッパＳＰ１〜ＳＰ３およびプルダウン用ストッパＳＰ４〜ＳＰ６上に他の配線を通すことが可能となり、プルアップ用ストッパＳＰ１〜ＳＰ３およびプルダウン用ストッパＳＰ４〜ＳＰ６が配線の邪魔になることを防止して、配線を効率よく行なうことが可能となる。
【００２３】
図２（ａ）は、本発明の一実施形態に係るベーシックセルの構成を示す平面図、図２（ｂ）は、図２（ａ）の構成をシンボル化して示した図である。
図２（ａ）において、ベーシックセルには、１対のポリシリコンゲートＰＧ１１、ＰＧ１２が並列して形成され、Ｎ型不純物拡散層Ｎ１、Ｎ２、Ｎ３およびＰ型不純物拡散層Ｐ１、Ｐ２、Ｐ３がポリシリコンゲートＰＧ１１、ＰＧ１２に跨るように形成され、ポリシリコンゲートＰＧ１１、ＰＧ１２に隣接して、プルアップ用のＮ型不純物拡散層Ｎ４およびプルダウン用のＰ型不純物拡散層Ｐ４が形成されている。
【００２４】
そして、例えば、図２（ｂ）に示すように、図２（ａ）のベーシックセルでＮＡＮＤ回路ＮＤ１を構成し、ＮＡＮＤ回路ＮＤ１の入力端子Ｂをプルアップさせるものとする。
この場合、図２（ａ）に示すように、ロウレベル電位Ｖｓｓに接続されるＡＬ配線Ｈ１１をＰ型不純物拡散層Ｐ１、Ｐ２、Ｐ３上に通し、コンタクト領域Ｃ１、Ｃ２をそれぞれ介してＡＬ配線Ｈ１１をＰ型不純物拡散層Ｐ１、Ｐ３に接続するとともに、コンタクト領域Ｃ３を介してＡＬ配線Ｈ１１をＰ型不純物拡散層Ｐ４に接続する。
【００２５】
また、ハイレベル電位ＶＤＤに接続されるＡＬ配線Ｈ１２をＮ型不純物拡散層Ｎ１、Ｎ２、Ｎ３上に通し、コンタクト領域Ｃ４を介してＡＬ配線Ｈ１２をＮ型不純物拡散層Ｎ１に接続するとともに、コンタクト領域Ｃ５を介してＡＬ配線Ｈ１２をＮ型不純物拡散層Ｎ４に接続する。
さらに、入力端子Ａに接続されるＡＬ配線Ｈ１３を、コンタクト領域Ｃ６を介してポリシリコンゲートＰＧ１１に接続する。
【００２６】
また、出力端子Ｘに接続される配線Ｈ１４を、コンタクト領域Ｃ７を介してＰ型不純物拡散層Ｐ２に接続するとともに、出力端子Ｘに接続される配線Ｈ１４を、コンタクト領域Ｃ８を介してＮ型不純物拡散層Ｎ３に接続する。
また、プルアップ用配線Ｈ１５を、コンタクト領域Ｃ９を介してポリシリコンゲートＰＧ１２に接続するとともに、プルアップ用配線Ｈ１５を、コンタクト領域Ｃ１０を介してＮ型不純物拡散層Ｎ４に接続する。
【００２７】
これにより、プルアップ用配線Ｈ１５に費やされる配線資源を最小限に抑えつつ、Ｎ型不純物拡散層Ｎ４を介して入力端子Ｂをハイレベル電位ＶＤＤに接続することが可能となり、静電気対策などの特性的な対策を施しつつ、入力端子Ｂをプルアップすることが可能となる。
図３は、本発明の一実施形態に係る自動配置配線方法を示すフローチャートである。
【００２８】
図３において、プルアップ電位固定用端子ＰＵまたはプルダウン電位固定用端子ＰＤを持つセルライブラリを自動配置配線装置に入力する（ステップＳ１）。
次に、自動配置配線装置は、電位の固定対象となる端子およびその電位を結線情報ネットリストから検索する（ステップＳ２）。
次に、自動配置配線装置は、電位の固定対象となる端子が、同一インスタンスのプルアップ電位固定用端子ＰＵまたはプルダウン電位固定用端子ＰＤに接続されるように、結線情報ネットリストを変更する（ステップＳ３）。
【００２９】
次に、自動配置配線装置は、ステップＳ３で変更された結線情報ネットリストに基づいて、自動配置（ステップＳ４）、電源配線（ステップＳ５）および自動配線（ステップＳ６）を行なう。
図４（ａ）は、本発明の一実施形態に係るセルの定義方法を示す図、図４（ｂ）は、変更前のネットリストを示す図、図４（ｃ）は、変更後のネットリストを示す図である。
【００３０】
図４（ａ）において、セルライブラリにおいて、例えば、セルＮＡ２として、入力端子Ａ１、Ａ２、出力端子Ｘ、電源端子ＶＤＤ、接地端子ＶＳＳ、プルアップ電位固定用端子ＰＵまたはプルダウン電位固定用端子ＰＤが定義されているものとする。
そして、例えば、図４（ｂ）のネットリストにおいて、セルＮＡ２のインスタンスＩ＿９７３６の入力端子Ａ１をプルアップさせる場合、図４（ｃ）に示すように、同一インスタンスＩ＿９７３６内にプルアップ電位固定用端子ＰＵを設け、インスタンスＩ＿９７３６の入力端子Ａ１がインスタンスＩ＿９７３６のプルアップ電位固定用端子ＰＵに接続されるように、ネットリストを変更する。
【００３１】
これにより、入力端子Ａ１が直接電源に接続されることを回避しつつ、入力端子Ａ１をプルアップすることができ、静電気対策などの特性的な信頼性を確保することが可能となるともに、自動配置配線を行なった場合においても、入力端子Ａ１を、そこに近接するプルアップ電位固定用端子ＰＵに接続することが可能となることから、配線長の増大を抑制することができる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、ベーシックセルの周囲に電位固定用不純物拡散層を設け、ベーシックセルの電位固定入力端子を近接する電位固定用不純物拡散層に接続することにより、電位固定入力端子が直接電源に接続されることを回避しつつ、電位固定入力端子をプルアップまたはプルダウンすることが可能となるだけでなく、電位固定入力端子をプルアップまたはプルダウンさせるための電位固定用セルを設ける必要がなくなり、チップ面積の増加を抑制することが可能となるとともに、自動配置配線を行なった場合においても、配線長の増大を抑制することができる。
【図面の簡単な説明】
【図１】  図１（ａ）は、本発明の一実施形態に係るゲートアレーの概略構成を示す平面図、図１（ｂ）は、図１（ａ）のベーシックセルを拡大して示す平面図である。
【図２】  図２（ａ）は、本発明の一実施形態に係るベーシックセルの構成を示す平面図、図２（ｂ）は、図２（ａ）の構成をシンボル化して示した図である。
【図３】  本発明の一実施形態に係る自動配置配線方法を示すフローチャートである。
【図４】  図４（ａ）は、本発明の一実施形態に係るセルの定義方法を示す図、図４（ｂ）は、変更前のネットリストを示す図、図４（ｃ）は、変更後のネットリストを示す図である。
【図５】  従来のプルアップおよびプルダウン方法を示すブロック図である。
【符号の説明】
ＧＡ  ゲートアレー
ＢＣ、ＢＣ１〜ＢＣ４  ベーシックセル
ＰＧ１〜ＰＧ８、ＰＧ１１、ＰＧ１２  ポリシリコンゲート
Ｎ１〜Ｎ４  Ｎ型不純物拡散層
Ｐ１〜Ｐ４  Ｐ型不純物拡散層
ＳＰ１〜ＳＰ３  プルアップ用ストッパ
ＳＰ４〜ＳＰ６  プルダウン用ストッパ
Ｈ１１〜Ｈ１５  ＡＬ配線
Ｃ１〜Ｃ１０  コンタクト領域
ＮＤ１  ＮＡＮＤ回路
Ａ、Ｂ  入力端子
Ｘ  出力端子
【図１】
0004232375.tif 000002
【図２】
0004232375.tif 000003
【図３】
0004232375.tif 000004
【図４】
0004232375.tif 000005
【図５】
0004232375.tif 000006