(57)【特許請求の範囲】
【請求項１】
第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜を有し、前記第１の強磁性体膜が第１の方向に磁化された場合には情報の「０」を、第２の方向に磁化された場合には、情報の「１」を表して磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子と、
前記磁気抵抗素子の一端が接続された所定の電流が供給されるビット線と、
前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較するセンスアンプと、
前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転時に、前記ビット線への電磁誘導によるノイズの発生を抑制するため、前記ビット線を浮遊させる手段とを有することを特徴とする強磁性体不揮発性記憶素子。
【請求項２】
前記ビット線を浮遊させる手段は、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、前記ビット線を電気的に浮遊させるために、電源側に設けたスイッチ手段よりなることを特徴とする請求項１に記載の強磁性体不揮発性記憶素子。
【請求項３】
前記スイッチ手段は、
前記ビット線の電源側の端部に設けられた第１の半導体スイッチであり、
前記ビット線の他方の端部と前記センスアンプの２つの入力端子とをそれぞれ接続する２つのラインにそれぞれ設けられた第２、第３の半導体スイッチとを更に備えたことを特徴とする請求項２に記載の強磁性体不揮発性記憶素子。
【請求項４】
ノイズ除去手段を更に備え、該ノイズ除去手段は、一端の端子が前記センスアンプ側の前記ビット線の端部に接続され、他方の端子が接地された半導体スイッチよりなることを特徴とする請求項１に記載の強磁性体不揮発性記憶素子。
【請求項５】
ノイズ除去手段を更に備え、該ノイズ除去手段は、前記ビット線の前記センスアンプ側の部分に直列に挿入されたコイルよりなることを特徴とする請求項１に記載の強磁性体不揮発性記憶素子。
【請求項６】
１つの半導体スイッチ素子を有し、該半導体スイッチ素子と前記磁気抵抗素子とから１ビットのメモリを構成する単位セルが形成されていることを特徴とする請求項１に記載の強磁性体不揮発性記憶素子。
【請求項７】
前記半導体スイッチ素子は、ドレイン端子が前記磁気抵抗素子の一方の端子に接続され、ソース端子が接地され、ゲート端子に所定の電圧が印加されることでそれらドレイン端子とソース端子とが電気的に接続されるように構成されていることを特徴とする請求項６に記載の強磁性体不揮発性記憶素子。
【請求項８】
前記半導体スイッチ素子が、ＳｉＧｅを主体としたチャネル領域を有する電界効果型トランジスタであることを特徴とする請求項６に記載の強磁性体不揮発性記憶素子。
【請求項９】
前記半導体スイッチ素子が形成される基板がＳＯＩ基板であることを特徴とする請求項６に記載の強磁性体不揮発性記憶素子。
【請求項１０】
前記磁気抵抗素子の第１、第２の強磁性体膜はそれぞれ所定の方向に磁化容易軸を有し、前記ビット線の一部が前記第１の強磁性体膜の直上に位置しており、
前記第２の強磁性体膜の近傍を通る書き込み線をさらに有し、
前記ビット線および書き込み配線の双方に所定の大きさの電流を所定の方向に流すことで生じる磁場によって前記第１の強磁性体膜が磁化容易軸に沿って所定の方向に磁化されるとともに、前記ビット線に所定の大きさの電流を所定の方向に流すことで生じる磁場によって前記第２の強磁性体膜が磁化容易軸に沿って所定の方向に磁化されるように構成されていることを特徴とする請求項１に記載の強磁性体不揮発性記憶素子。
【請求項１１】
前記ビット線および書込み線の片方または両方が銅を主体とする材料により構成されていることを特徴とする請求項１０に記載の強磁性体不揮発性記憶素子。
【請求項１２】
前記磁気抵抗素子がトンネル磁気抵抗素子より構成されていることを特徴とする請求項１に記載の強磁性体不揮発性記憶素子。
【請求項１３】
前記トンネル磁気抵抗素子を構成する第１、第２の強磁性体膜がそれぞれ、膜の面内方向に対して水平方向に磁化されることを特徴とする請求項１２に記載の強磁性体不揮発性記憶素子。
【請求項１４】
前記トンネル磁気抵抗素子を構成する第１、第２の強磁性体膜が、膜の面内方向に対して垂直方向に磁化されることを特徴とする請求項１２に記載の強磁性体不揮発性記憶素子。
【請求項１５】
第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有する、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子が、所定の電流が供給されるビット線に接続されてなる強磁性体不揮発性記憶素子の情報再生方法において、
前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較して、前記磁気抵抗素子に記憶された情報を読み出すステップと、
前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の時に、前記ビット線を電気的に浮遊させるステップとを含むことを特徴とする情報再生方法。
【請求項１６】
第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有する、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子が、所定の電流が供給されるビット線に接続されてなる強磁性体不揮発性記憶素子の情報再生方法において、
前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較して、前記磁気抵抗素子に記憶された情報を読み出すステップと、
前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の時に、前記ビット線を所定のインピーダンスで接地させるステップとを含むことを特徴とする情報再生方法。
【請求項１７】
請求項１から１４のいずれかに記載の強磁性体不揮発性記憶素子が半導体基板上に形成されたメモリチップ。
【請求項１８】
前記強磁性体不揮発性記憶素子における情報の書き込みおよび読み出しの制御を行う制御回路が同一基板上に形成された請求項１７に記載のメモリチップ。
【請求項１９】
請求項１から１４のいずれかに記載の強磁性体不揮発性記憶素子よりなるプログラム格納メモリと、該プログラム格納メモリに格納されたプログラムに従って動作する制御手段とを有することを特徴とする携帯型情報処理装置。
【請求項２０】
有線回線または無線回線を介した情報の送受信が可能な通信手段をさらに有し、前記制御手段が、前記通信手段を介した情報の送受信を制御することを特徴とする請求項１９に記載の携帯型情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶素子に関し、特に、強磁性体を用いた不揮発性記憶素子およびその情報再生方法に関する。さらには、そのような記憶素子を用いたメモリチップおよび携帯型情報処理装置に関する。
【０００２】
【従来の技術】
一般に、強磁性体は、外部から印加した磁場によって強磁性体内に発生した磁化が、外部磁場を取り除いた後にも残留する（これを残留磁化という）特性を持っている。このような強磁性体は、磁化の方向、磁化の有無などによって電気抵抗が変化する、いわゆる磁気抵抗効果をもつ。大きな磁気抵抗効果を持つ材料としては、巨大磁気抵抗（GMR；Giant Magneto-Resistance）材料、超巨大磁気抵抗（CMR；Colossal Magneto-Resistance）材料があり、いずれも金属、合金、複合酸化物などからなる。また、大きな磁気抵抗変化を示すトンネル磁気抵抗素子（Tunnel Magneto-Resistance；TMR）なども知られている。このような磁気抵抗材料の磁化方向の選択、磁化の有無による電気抵抗値の変化を利用することで不揮発性メモリ（電源を切っても記憶を失わないメモリ）を構成することができる。これが、いわゆる磁気メモリ（MRAM；Magnetic Random Access Memory）である。
【０００３】
最近開発が進められているＭＲＡＭの多くは、強磁性体の巨大磁気抵抗現象を用い、磁化方向の違いによって生じる磁気抵抗率の変化を電圧に変換して読み出す方式を採っている。一例として、図１８に１Ｔ１Ｒ型差動方式を採用する強磁性体不揮発性記憶素子を示す。
【０００４】
この強磁性体不揮発性記憶素子は、行方向にビット線ＢＬが配置され、これと交差するように列方向にワード線ＷＬおよび複数の書き込み線Ｌが配置されている。ビット線ＢＬとワード線ＷＬの交差部には、１個の電界効果型トランジスタＴＲ１と強磁性体の磁化方向を選択することにより電気抵抗値を選択することができるＴＭＲ素子Ｒとからなる、１ビットのメモリを構成するメモリセル（単位セル）が配設されている。ビット線ＢＬは、所定の電圧が供給されるようになっており、一端がトランジスタＴＲ２、ＴＲ３の一方の端子に共通に接続されている。トランジスタＴＲ２、ＴＲ３の他方の端子はそれぞれセンスアンプＳＡの「＋端子」、「−端子」に接続されている。センスアンプＳＡは、コンパレータ（比較器）として動作するものであり、「＋端子」に供給された電圧と「−端子」に供給された電圧を比較する。電界効果型トランジスタＴＲ１は、ゲートがワード線ＷＬと接続され、ソースが接地され、ドレインがＴＭＲ素子Ｒの一端に接続されている。ＴＭＲ素子Ｒの他端はビット線ＢＬと接続されている。
【０００５】
図１９の（ａ）および（ｂ）は、上記強磁性体不揮発性メモリの情報再生時のＴＭＲ素子Ｒの磁化の状態を示す模式図である。ＴＭＲ素子Ｒは、保磁力の大きなハード層１１６と保磁力の小さなソフト層１１７とによってトンネル絶縁膜１１８を挟んだ構造になっている。ハード層１１６の磁化の向きに応じて「０」または「１」の情報が記憶される。ここでは、ハード層１１６が図１９に示すように紙面に向かって右方向に予め磁化されて情報が保持されているものとして、記憶情報の再生動作を説明する。
【０００６】
記憶情報を再生する場合は、ソフト層１１７の磁化がハード層１１６の磁化と同方向か逆方向かによってＴＭＲ素子の抵抗値が異なり、その抵抗値の違いに応じてビット線ＢＬにおける電圧が異なる現象を利用する。まず、書き込み配線Ｌに電流を所定の方向に流して、ＴＭＲ素子Ｒのソフト層１１７を初期化する。ここでは、図１９（ａ）に示すような磁化の方向が互いに異なる状態を初期化された状態とする。次いで、トランジスタＴＲ２をオン状態（トランジスタＴＲ３はオフ状態）として、その初期化状態におけるビット線ＢＬの電位をセンスアンプＳＡの一方の端子に供給する。次いで、書き込み配線Ｌに上記初期化時とは逆の方向に電流を流して、ソフト層１１７の磁化を反転させる。このとき、ハード層１１６は、保磁力が大きいため、磁化反転は生じないので、ソフト層１１７およびハード層１１６の磁化の方向は、図１９（ｂ）に示すように同じ向きになる。次いで、トランジスタＴＲ３をオン状態（トランジスタＴＲ２はオフ状態）として、その状態におけるビット線ＢＬの電位をセンスアンプＳＡの他方の端子に供給する。センスアンプＳＡは、両端子に保持された電位を比較することで、ハード１１６層の磁化の向きに応じた情報の読み出しを行う。
【０００７】
最近では、上述したような強磁性体不揮発性記憶素子をチップ化して、携帯型情報処理装置（携帯型のパーソナルコンピュータ、携帯電話機などを含む）のプログラム格納メモリとして用いる試みがなされている。
【０００８】
【発明が解決しようとする課題】
上述した従来の１Ｔ１Ｒ型差動方式の強磁性体不揮発性記憶素子では、記憶情報の読み出しの際に、ソフト層を第１の磁化方向から第２の磁化方向へ磁化反転させる動作を含むため、その磁化反転の際に、ビット線に書き込み配線からの磁場に起因する電磁誘導によるノイズが生じる。このノイズは、センスアンプにおける信号検出を困難する。このように、従来は、ノイズの発生により、安定した情報再生動作が得られなくなる、という問題があった。
【０００９】
また、最近では、強磁性体記憶素子を携帯型情報処理装置のプログラム格納メモリとして用いることが試みられているが、上記のような問題から、ＤＲＡＭを用いたものと同等のメモリ性能を有するものはこれまでに実現されておらず、そのような装置の実現も課題の一つとなっていた。
【００１０】
本発明の目的は、上記従来の課題を解決し、情報再生動作の安定性に優れた強磁性体不揮発性記憶素子およびその情報再生方法を提供することにある。
【００１１】
本発明の他の目的は、そのような強磁性体不揮発性記憶素子を有する、メモリチップおよび携帯型情報処理装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の強磁性体不揮発性記憶素子は、第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜を有し、前記第１の強磁性体膜が第１の方向に磁化された場合には情報の「０」を、第２の方向に磁化された場合には、情報の「１」を表して磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子と、前記磁気抵抗素子の一端が接続された所定の電流が供給されるビット線と、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較するセンスアンプと、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転時に、前記ビット線への電磁誘導によるノイズの発生を抑制するため、前記ビット線を浮遊させる手段とを有することを特徴とする。
【００１３】
上記の場合、前記ビット線を浮遊させる手段は、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、前記ビット線を電気的に浮遊させるために、電源側に設けたスイッチ手段よりなるものであってもよい。
【００１４】
また、前記スイッチ手段は、前記ビット線の電源側の端部に設けられた第１の半導体スイッチであり、前記ビット線の他方の端部と前記センスアンプの２つの入力端子とをそれぞれ接続する２つのラインにそれぞれ設けられた第２、第３の半導体スイッチとを更に備えたものであってもよい。
【００１５】
さらに、ノイズ除去手段を更に備え、該ノイズ除去手段は、一端の端子が前記センスアンプ側の前記ビット線の端部に接続され、他方の端子が接地された半導体スイッチよりなるものであってもよい。
【００１６】
さらに、ノイズ除去手段を更に備え、該ノイズ除去手段は、前記ビット線の前記センスアンプ側の部分に直列に挿入されたコイルよりなるものであってもよい。
【００１７】
本発明の情報再生方法は、第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有する、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子が、所定の電流が供給されるビット線に接続されてなる強磁性体不揮発性記憶素子の情報再生方法において、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較して、前記磁気抵抗素子に記憶された情報を読み出すステップと、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の時に、前記ビット線を電気的に浮遊させるステップとを含むことを特徴とする。
【００１８】
また、本発明の情報再生方法は、第１の強磁性体膜と、該第１の強磁性体膜より保磁力の小さい第２の強磁性体膜とを有する、前記第１の強磁性体膜の磁化の向きに応じて１ビットの情報が記憶される磁気抵抗素子が、所定の電流が供給されるビット線に接続されてなる強磁性体不揮発性記憶素子の情報再生方法において、前記第２の強磁性体膜が第１の磁化方向に磁化された場合の前記ビット線に生じる第１の電位と、前記第２の強磁性体膜が前記第１の磁化方向とは反対の向きである第２の磁化方向に磁化された場合の前記ビット線に生じる第２の電位とを比較して、前記磁気抵抗素子に記憶された情報を読み出すステップと、前記第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の時に、前記ビット線を所定のインピーダンスで接地させるステップとを含むことを特徴とする。
【００１９】
本発明のメモリチップは、上述のいずれかの強磁性体不揮発性記憶素子が半導体基板上に形成されたことを特徴とする。
【００２０】
本発明の携帯型情報処理装置は、上述のいずれかの強磁性体不揮発性記憶素子がよりなるプログラム格納メモリと、該プログラム格納メモリに格納されたプログラムに従って動作する制御手段とを有することを特徴とする。
【００２１】
上記のとおりの本発明によれば、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に生じるノイズが除去されるように構成されているので、読み出し動作が不安定になることはない。
【００２２】
本発明のうち、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、ビット線を電気的に浮遊させるものにおいては、浮遊させたビット線には、書き込み配線から磁場が供給されても起電力は生じないため、電磁誘導によるノイズは発生しない。
【００２３】
本発明のうち、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際に、ビット線を所定のインピーダンス（ただし、十分に小さい）で接地させるものにおいては、ビット線に生じたノイズはグランド側へ伝導するため、ノイズがセンスアンプに大きく影響することはない。
【００２４】
本発明のうち、ビット線の所定の部分（具体的には、ビット線の最もセンスアンプに近い部分）にコイルを挿入したものにおいては、コイルがノイズ除去フィルタとして働き、これにより、第２の強磁性体膜の第１の磁化方向から第２の磁化方向への磁化の反転、またはその逆の磁化の反転の際にビット線に生じたノイズが除去される。
【００２５】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。
【００２６】
図１は、本発明の一実施形態の強磁性体不揮発性記憶素子の回路図、図２は、図１に示す強磁性体不揮発性記憶素子のメモリセルの構造を示す部分断面図である。図１を参照すると、本形態の強磁性体不揮発性記憶素子は、行方向に複数のビット線ＢＬ１〜ＢＬ３が配置され、これらビット線と交差するように列方向に複数のワード線ＷＬ１〜ＷＬ３および複数の書き込み線Ｌ１〜Ｌ３が配置されている。ビット線とワード線の各交差部には、１個の電界効果型トランジスタと強磁性体の磁化方向を選択することにより電気抵抗値を選択することができる可変抵抗器とからなる、１ビットのメモリを構成するメモリセル（単位セル）が配設されている（マトリクス配列）。図１に示した例では、マトリクス配列におけるアドレスを特定できるように、各メモリセルの電界効果型トランジスタには「Ｔ１１、Ｔ１２、Ｔ１３、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１、Ｔ３２、Ｔ３３」の符号が付されており、可変抵抗器には、それぞれ「ｒ１１、ｒ１２、ｒ１３、ｒ２１、ｒ２２、ｒ２３、ｒ３１、ｒ３２、ｒ３３」の符号が付されている。
【００２７】
ビット線ＢＬ１の一端にはビット線への電圧供給を制御するためのトランジスタＴａ１が設けられており、他端はトランジスタＴｂ１、Ｔｂ１’の一方の端子に共通に接続されている。トランジスタＴｂ１、Ｔｂ１’の他方の端子はそれぞれセンスアンプＳＡ１の「＋端子」、「−端子」に接続されている。これと同様に、ビット線ＢＬ２は、一端にトランジスタＴａ２が設けられ、他端がトランジスタＴｂ２、Ｔｂ２’を介してセンスアンプＳＡ２に接続され、ビット線ＢＬ３は、一端にトランジスタＴａ３が設けられ、他端がトランジスタＴｂ３、Ｔｂ３’を介してセンスアンプＳＡ３に接続されている。各書き込み線Ｌ１〜Ｌ３は、それぞれ両端にアドレス選択および電流の向きの切替のためのトランジスタが設けられている。
【００２８】
センスアンプＳＡ１〜ＳＡ３は、コンパレータ（比較器）として動作するものであり、「＋端子」に供給された電圧と「−端子」に供給された電圧を比較する。このセンスアンプにおける電圧比較動作では、
「＋端子電圧」＞「−端子電圧」
のときにハイ出力（すなわち、Ｖｄｄ）、
「＋端子電圧」＜「−端子電圧」
のときにロウ出力（すなわち、０Ｖ）を出力する。なお、「＋端子」および「−端子」は、供給された電圧をその都度、維持できるようになっている。
【００２９】
上記の他、図１には示されていないが、情報再生動作時の磁化反転の際に、トランジスタ（「Ｔａ１、Ｔｂ１、Ｔｂ１’」、「Ｔａ２、Ｔｂ２、Ｔｂ２’」、「Ｔａ３、Ｔｂ３、Ｔｂ３’」）を制御してビット線（ＢＬ１〜ＢＬ３）を電気的に浮遊させ、これによりビット線に生じるノイズの影響を除去する制御部を備える。
【００３０】
各メモリセルの構成は同じである。ここでは、図１の破線で囲んだメモリセル（アドレス［１、２］）について、その構成を具体的に説明する。このメモリセルは、１個の電界効果型トランジスタＴ１２と１個の可変抵抗器ｒ１２とからなる１Ｔ１Ｒ構造のセルである。電界効果型トランジスタＴ１２は、ゲートがワード線ＷＬ２と接続され、ソースが接地され、ドレインが可変抵抗器ｒ１２の一端に接続されている。可変抵抗器ｒ１２の他端はビット線ＢＬ１と接続されている。このメモリセルの概略構造を模式的に示したものが図２である。以下、図２を参照して、メモリセル構造をさらに詳細に説明する。
【００３１】
半導体基板１上に、周知の高集積シリコン半導体デバイス作製技術を用いて、ソース２、ドレイン３およびゲート絶縁膜４が形成され、さらに、ゲート絶縁膜４上に導電体からなるゲート電極５が形成されている。この部分が、図１に示す電界効果型トランジスタＴ１２に相当する。この電界効果型トランジスタでは、ゲート電極５に所定の電圧を印加して、ゲート電極５直下の領域（ソース２とドレイン３の間）のキャリア密度を制御することによって、ソース２とドレイン３の間に流れる電流が制御されて、オン、オフの動作が行われる。ソース２はソースコンタクトプラグ７を介して接地線８と電気的に接続され、ドレイン３はドレインコンタクトプラグ６を介してローカル配線１０と電気的に接続されている。隣接するメモリセルとは、フィールド酸化膜１５により絶縁されている。
【００３２】
接地線８上には、該接地線８に沿うように書き込み配線９（図１の書き込み線Ｌ２に相当する）が設けられている。この接地線８と書き込み配線９は絶縁されている。書き込み配線９の一部は上記ローカル配線１０の一部と重なっており、両配線間は絶縁されている。この書き込み配線９とローカル配線１０の重なり部分において、ローカル配線１０は書き込み配線９上に位置しており、このローカル配線１０上に可変抵抗器１２（図１の可変抵抗器ｒ１２に相当する。）が形成されている。
【００３３】
可変抵抗器１２は、上部がビット線１３（図１のビット線ＢＬ１に相当する。）に接しており、下部がローカル配線１０と電気的に接続された端子１１と接している。ビット線１３上には、絶縁膜１４が形成されている。この可変抵抗器１２は、強磁性体の磁化方向を選択することにより電気抵抗値を選択することができる可変抵抗器（磁気抵抗素子）であって、例えば、ＧＭＲやＣＭＲ材料のような大きな磁気抵抗効果をもつ強磁性材料が用いられ、その磁化の向きあるいは磁化の有無に依存して、強磁性体を流れる電流に対する抵抗値が変化する。このように構成した可変抵抗器１２では、外部磁場により強磁性体の磁化方向を選択することにより、抵抗値を選択することができる。同様の動作を期待できるものとして、ＧＭＲやＣＭＲ材料を用いるものの他にトンネル絶縁膜を用いたＴＭＲ素子などがある。
【００３４】
以下、ＴＭＲ素子について簡単に説明する。図３は、強磁性体膜が水平方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。
【００３５】
このＴＭＲ素子は、トンネル絶縁膜１８をハード層１６（保磁力が大きな強磁性層）とソフト層１７（保磁力が小さな強磁性層）とによって挟んだものであり、ハード層１６とソフト層１７は、磁化されやすい軸（磁化容易軸）が面内方向にたいして水平方向をむいている。このＴＭＲ素子では、ハード層１６とソフト層１７の磁化方向によって貫通電流を流した際の抵抗値が異なる。具体的には、図３（ａ）に示すように、ハード層１６とソフト層１７の磁化方向が反対向きの場合は、ＴＭＲ素子の抵抗値は大きくなり、図３（ｂ）に示すように、ハード層１６とソフト層１７の磁化方向が同方向の場合には、ＴＭＲ素子の抵抗値は小さくなる。
【００３６】
また、ＴＭＲ素子の強磁性体膜の磁化方向を垂直方向とすることもできる。図４は、強磁性体膜が垂直方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。このＴＭＲ素子は、トンネル絶縁膜１８’をＧｄやＴｂなどからなるハード層１６’、ソフト層１７’で挟んだものであり、ハード層１６’とソフト層１７’は、磁化されやすい軸（磁化容易軸）が面内方向にたいして垂直方向をむいている。このＴＭＲ素子では、ハード層１６’とソフト層１７’の磁化方向によって貫通電流を流した際の抵抗値が異なる。具体的には、図４（ａ）に示すように、ハード層１６’とソフト層１７’の磁化方向が反対向きの場合は、ＴＭＲ素子の磁気抵抗値は大きくなり、図４（ｂ）に示すように、ハード層１６’とソフト層１７’の磁化方向が同方向の場合には、ＴＭＲ素子の磁気抵抗値は小さくなる。
【００３７】
上述のようなＴＭＲ素子を用いて情報を記憶する場合、通常は、ソフト層１７（１７’）についてのみ磁化の反転が行われる場合と、ハード層１６（１６’）についてのみ磁化の反転が行われる場合の２つとおりがあるが、本実施形態では後者の書き込み動作が行われる。
【００３８】
次に、本形態の強磁性体不揮発性記憶素子における情報記憶（書き込み）、情報再生（読み出し）動作について具体的に説明する。
【００３９】
（１）情報再生（読み出し）動作
本形態の強磁性体不揮発性記憶素子では、１Ｔ１Ｒ型差動方式の読み出し動作が行われる。ここでは、図１に示した回路の破線で囲まれたメモリセル（アドレス［１、２］の位置にあるメモリセル）の情報を読み出す場合について説明する。
【００４０】
図５〜図８は、図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。可変抵抗器ｒ１２は前述の図３または図４に示したＴＭＲ素子であって、ハード層１６（１６’）が予め所定の方向に磁化されて情報が保持されている。例えば、図３に示したように紙面に向かって右方向、あるいは、図４に示したように紙面に向かって上方向に保持されている。このハード層１６（１６’）の磁化の向きが、例えば、１ビットの情報の「１」に対応するとすると、その磁化方向を反転させた向きが「０」に対応する。記憶情報の読み出しでは、ソフト層１７（１７’）の磁化がハード層１６（１６’）の磁化と同方向か逆方向かによってＴＭＲ素子の抵抗値が異なり、その抵抗値の違いに応じてビット線ＢＬ１における電圧が異なる現象を利用する。
【００４１】
まず、図５に示すように、書込み線Ｌ２（図２の書き込み配線９）に書込み電流ｉを流し、可変抵抗器ｒ１２のソフト層を所定の方向に磁化させて初期化する。この初期化の際の磁化の様子を以下に簡単に説明する。
【００４２】
図９の（ａ）、（ｂ）は、可変抵抗器ｒ１２として図３に示した強磁性体膜が水平方向に磁化されるＴＭＲ素子を用いた場合の、ソフト層が書込み電流によって生じる磁場によって磁化される様子を示す模式図である。この例では、書き込み配線９に書込み電流ｉを流すと、図９（ａ）に示すように磁場Ｈが発生し、この磁場Ｈによって、ソフト層１７の磁化反転が生じ、図９（ｂ）に示すようにソフト層１７の磁化の方向とハード層１６の磁化の方向とが同じ方向となる。ソフト層１７をさらに磁化反転させる場合は、書き込み配線９に流す書込み電流ｉの向きを逆にする。
【００４３】
図１０の（ａ）、（ｂ）は、可変抵抗器ｒ１２として図４に示した強磁性体膜が垂直方向に磁化されるＴＭＲ素子を用いた場合の、ソフト層が書込み電流によって生じる磁場によって磁化される様子を示す模式図である。この例では、上記図９の場合と異なり、書き込み配線９’に書込み電流ｉを流すことによって生じる磁場Ｈ’は、ソフト層１７’に対して垂直方向に作用する。この磁場Ｈ’の作用により、ソフト層１７’の磁化反転が生じ、ソフト層１７’の磁化の方向とハード層１６’の磁化の方向とが同じ方向となる。ソフト層１７’をさらに磁化反転させる場合は、書き込み配線９’に流す書込み電流ｉの向きを逆にする。
【００４４】
上記初期化後、ビット線ＢＬ１（図２のビット線１３）に所定の電圧（読み出し用電圧）をかけ、セル選択用の電界効果型トランジスタＴ１２およびセンスアンプＳＡ１の一方の入力端子（「−端子」）側に設けれているトランジスタＴｂ１をそれぞれオンにする。これにより、可変抵抗器ｒ１２に定常電流（貫通電流）ｉ１が流れるとともに、ビット線ＢＬ１の電位によって、センスアンプの一方の端子（「−端子」）が充電される（図６参照）。
【００４５】
次に、書込み線Ｌ２（図２の書き込み配線９）に、図５に示した初期化の際の書き込み電流ｉとは逆の方向に書き込み電流ｉ’を流し（図７参照）、ソフト層の磁化を反転させる。具体的には、上述した図９および図１０における磁化反転とは逆の磁化反転を生じさせる。この磁化反転の際、ビット線ＢＬ１に電磁誘導によるノイズが発生する。本形態では、このビット線ＢＬ１への電磁誘導によるノイズの発生を抑制するために、ビット線ＢＬ１に接続されたトランジスタは全てオフとして、ビットＢＬ１を電気的に浮遊させる。
【００４６】
次に、ビット線ＢＬ１に所定の電圧（読み出し用電圧）をかけ、セル選択用の電界効果型トランジスタＴ１２およびセンスアンプＳＡ１の他方の入力端子（「＋端子」）側に設けれているトランジスタＴｂ２をそれぞれオンにする。これにより、可変抵抗器ｒ１２に定常電流（貫通電流）ｉ２が流れるとともに、ビット線ＢＬ１の電位によって、センスアンプの他方の端子（「＋端子」）が充電される（図８参照）。
【００４７】
以上の動作によって、センスアンプＳＡ１の「＋端子」には、前述の図３（ａ）または図４（ａ）に示した磁化状態（ハード層とソフト層ともに磁化の方向が同じ（抵抗小））に応じた電圧が維持され、「−端子」には前述の図３（ｂ）または図４（ｂ）に示した磁化状態（ハード層とソフト層の磁化の方向が異なる（抵抗大））に応じた電圧が維持される。この場合は、
「＋端子電圧」＞「−端子電圧」
となるため、センスアンプＳＡ１の出力は、ハイ（すなわち、Ｖｄｄ）となる。
【００４８】
一方、ハード層が、図３または図４に示した磁化の向きとは反対の方向に磁化されている場合は、
「＋端子電圧」＜「−端子電圧」
となるため、センスアンプＳＡ１の出力は、ロウ出力（すなわち、０Ｖ）となる。このようにして、ハード層の磁化方向に応じた情報の読み出しを行うことができる。
【００４９】
（２）情報記憶（書き込み）動作
次に、各メモリセルに１ビットの情報を書き込む動作について説明する。ここでは、ハード層が情報を保持する強磁性体層として使用される。図１３は、図１に示すマトリックス中の［１、２］の位置にあるセルの情報を書き換える際の書き込み電流の流れを示す模式図である。図１４は図１３に示す書き込み時のメモリセルの磁化反転の様子を示す図で、（ａ）は書き込み配線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｂ）はビット線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｃ）は（ｂ）の状態の磁気抵抗器を上から見た模式図である。図１４中、図２に示したものと同じものには同じ符号を付している。以下、図１３および図１４を参照して、書き込み時のメモリセルの磁化反転について説明する。
【００５０】
情報の書き換えは、図１４に示すように、ビット線ＢＬ１（図２のビット線１３）と書込み線Ｌ２（図２の書き込み配線９）に書き込み電流を所定の流し、両電流により生じる磁場の和によって、ハード層の磁化方向を書き換える。書き込み配線９に書き込み電流ｉ２が流れると書き込み磁場Ｈ２が発生するが、図１４（ａ）に示すように、この書き込み磁場Ｈ２だけでは可変抵抗器（ＴＭＲ素子）１２のハード層１６の磁化方向は反転しない。ここでは、ハード層１６の磁化方向は予め、供給される書き込み磁場Ｈ２の方向とは反対の方向を向いているものとする。また、可変抵抗器１２は、磁化されやすい軸（磁化容易軸）が書き込み磁場Ｈ２の磁場成分の方向に平行（ビット線１３に平行）となっている。
【００５１】
上記の書き込み磁場Ｈ２が印加されている状態でビット線１３に書き込み電流ｉ１が流れると、書き込み磁場Ｈ１が発生し、この書き込み磁場Ｈ１と上記書き込み磁場Ｈ２の両磁場が可変抵抗器１３に印加されることになる。このようにして書き込み磁場Ｈ１、Ｈ２の両磁場が同時に印加されることで、はじめて、可変抵抗器１２のハード層１６の磁化が反転する（図１４の（ｂ）および（ｃ）参照）。
【００５２】
上記のように、本形態では、書き込み配線９とビット線１３のいずれか一方に電流を流すだけでは、可変抵抗器１２のハード層１６の磁化方向は反転せず、両方の線に同時に電流を流すことで、はじめてハード層１６の磁化方向が反転する。これにより、マトリクス状に配置されている可変抵抗器のうちから所望の可変抵抗器を選択的に磁化反転させることができる。なお、図１４に示す磁化反転は、便宜上、ハード層１６についてのみ示しており、ソフト層１７について示されていないが、ソフト層１７については、書き込み電流ｉ２が流れ、その電流によって生じる磁場Ｈ２が供給された時点で、その磁場Ｈ２の方向に磁化されることになる。
【００５３】
上記の書き込み動作では、可変抵抗器（ＴＭＲ素子）１２が面内に対し水平に磁化することを前提に説明したが、垂直磁化構造のＴＭＲ素子においても、同様の動作で情報の書き込みが行われる。
【００５４】
本形態では、電磁誘導によってビット線に発生するノイズを抑制または減衰させる機構として、ビット線を電気的に浮遊させる方法を用いているが、これ以外に、ビット線を低いインピーダンスによって接地したり、ビット線にインダクタンスを設けたりするるなど、種々の方法を用いることができる。
【００５５】
図１１に、本発明の他の実施形態である、ビット線を低いインピーダンスによって接地した強磁性体不揮発性記憶素子の一例を示す。図１１中、図１に示した構成と同じものには同じ符号を付している。この例では、ビット線ＢＬ１の、トランジスタＴｂ１、Ｔｂ１’が共通に接続された部分がトランジスタＴｃを介して接地されている。トランジスタＴｃのオン抵抗の値は十分に小さいものとする。この場合は、情報再生時の磁化反転の際に、不図示の制御部によってトランジスタＴｃがオンされることで、ビット線に発生するノイズがグランドへ伝導される。
【００５６】
図１２に、本発明の他の実施形態である、ビット線にインダクタンスを設けた強磁性体不揮発性記憶素子の一例を示す。図１２中、図１に示した構成と同じものには同じ符号を付している。この例では、ビット線ＢＬ１の、トランジスタＴｂ１、Ｔｂ１’が共通に接続された部分のライン中にコイル（インダクタンス）Ｌが設けられている。このコイルＬがノイズ除去フィルタとして働き、ビット線に発生する電磁誘導によるノイズを減衰させることができる。
【００５７】
次に、本実施形態の強磁性体不揮発性記憶素子の実施例についてその作製工程とともに構成を詳細に説明する。
【００５８】
（実施例１）
本例では、強磁性体の磁化方向を選択することにより電気抵抗値を選択することができる可変抵抗器として、トンネル絶縁膜を２つの強磁性体薄膜で挟んだ構造をもつ、いわゆるトンネル磁気抵抗素子（ＴＭＲ素子）を用いるものについて説明する。ＴＭＲ素子としては、図３（ａ）に示したような、強磁性体薄膜の面内に水平に磁化する、保持力の大きなハード層１６と保持力の小さなソフト層１７によって、トンネル絶縁膜１８を挟む構造のものが用いられる。
【００５９】
図１５（ａ）〜（ｇ）は、図２に示した強磁性体不揮発性記憶素子のメモリセルの作製手順を示す工程断面図である。この例によれば、まず、図１５（ａ）に示すように、半導体基板１上にソース２、ドレイン３、ゲート絶縁膜４、ゲート電極５を形成して、ＭＯＳ（Metal-Oxide-Semiconductor）−ＦＥＴ（Field Effect Transistor；電界効果型トランジスタ）を含む基板を作製する。この基板におけるＦＥＴのソース２、ドレイン３の部分にそれぞれコンタクトホール７、６をあけてプラグを埋め込む（図１５（ｂ）参照）。下地には、Ｔｉバリア膜を用いる。
【００６０】
次いで、配線層として、Ｔｉ／ＡｌＳｉＣｕ／Ｔｉ層を形成した後、周知のフォトリソ工程により所定のパターンに加工して接地線８とプラグ接続部分を形成し、さらに層間絶縁膜として周知のプラズマＣＶＤ法によるＳｉＯ2膜２０を形成し、上面を平坦化する（図１５（ｃ）参照）。
【００６１】
次いで、配線層として、Ｔｉ／ＡｌＳｉＣｕ／Ｔｉ層を形成した後、フォトリソ工程により所定のパターンに加工して書込み配線９を形成し、さらに層間絶縁膜として周知のプラズマＣＶＤ法によるＳｉＯ2膜２１を形成し、上面を平坦化する（図１５（ｄ）参照）。
【００６２】
次いで、ＴＭＲ素子への接続線としてのＷ（タングステン）層を形成し、フォトリソ工程により所定のパターンに加工してローカル配線１０を形成する（図６（ｅ）参照）。次いで、端子１１となる下地層としてＡｌＣｕ層、可変抵抗器（ＴＭＲ素子）１２としてＮｉＦｅ／ＡｌＯx／Ｃｏ積層膜を形成し、フォトリソ工程により所定の形状に加工した後、プラズマＣＶＤ法によりＳｉＯ2膜２２（図２の絶縁膜１４）を形成して上面を平坦化する（図１５（ｆ）参照）。
【００６３】
次いで、書込み線を兼ねたビット線１３となるＴｉ／ＡｌＳｉＣｕ／Ｔｉ層を形成した後、フォトリソ工程により所定のパターンに加工し、プラズマＣＶＤ法により層間絶縁膜としてＳｉＯ2膜を形成し、さらに保護層としての絶縁膜（ＳｉＮ膜）１４を形成し、パッド領域の加工を行なって完成となる（図１５（ｇ）参照）。
【００６４】
図１６は、以上の作製工程により所定の設計ルールで作製されたメモリセルを上面から見た図である。ビット線１３と書き込み配線９とが重なる部分に可変抵抗器１２が形成されている。
【００６５】
以上のようにして作製された強磁性体不揮発性記憶素子において、ビット線に発生するノイズを抑制または減衰させる機構として、ビット線を電気的に浮遊させる対策を施した場合、その差動読み出し動作時のノイズレベルは、何ら対策を施さなかったものと比較して約２０分の１となった。
【００６６】
また、ビット線および書き込み配線をメッキ法により形成した上、ＣＭＰ（Chemical Mechanical Polishing）法により埋め込むことにより作製した銅配線としたとき、エレクトロマイグレーション耐性が１桁以上向上した。以下簡単に、エレクトロマイグレーションについて説明する。
【００６７】
一般に、配線に大きな電流密度の電流を流すと、「エレクトロマイグレーション」と呼ばれる現象が発生することが知られている。この「エレクトロマイグレーション」現象は、金属中の伝導電子流が次第に金属原子を押し流し、配線を変形させ、最後には短絡、断線を引き起こす。書き込み線を兼ねたビット線と書き込み線を銅を主体とする材料によって構成することで、このような「エレクトロマイグレーション」現象による短絡、断線を抑制することができる。本実施例では、書き込み線を兼ねたビット線と書き込み線を銅を主体とする材料によって構成しているので、書き込み時に流れる電流の信頼性が損なわれることがなくなり、記憶素子を長期間にわたり安定に動作させることができた。
【００６８】
さらに、メモリセルを構成する電界効果型トランジスタのチャネル部分にＳｉＧｅを使用したり、基板の作製にＳＯＩ（Silicon On Insulator）技術を適用したりすることによって、通常のＭＯＳ構造のものより高速に動作させることができ、記憶素子のアクセス時間などを短縮させることができる。上記実施例のもので、ＳｉＧｅチャネルを有する電界効果型トランジスタを用いて該記憶素子を作製し、動作させたところ、アクセス時間を約１０％短縮させることができた。ここで、ＳＯＩ技術とは、絶縁膜上に薄いＳｉ膜を形成し、そのＳｉ膜中にＭＯＳ集積回路をつくり込むことで、３次元集積回路を形成することをいう。このＳＯＩ技術によれば、ＭＯＳトランジスタの高速化の妨げとなる基板と寄生容量を低減させることができる。
【００６９】
（実施例２）
上述した実施例１と同様な試作工程により、ＴＭＲ素子の強磁性体材料としてＧｄＦｅ系合金を採用したメモリセルを作製した。このメモリセルは、強磁性体膜の面内に対し垂直に磁化させるようになっており、ビット線に発生するノイズを抑制または減衰させるために、ビット線が接地されている。
【００７０】
本実施例のメモリセルにおける差動読み出し動作時のノイズ減衰時間は、ビット線に発生するノイズを抑制または減衰させる機構を有していない従来のものと比較して約１／５であった。
【００７１】
以上説明したように、本発明の強磁性体不揮発性記憶素子（１Ｔ１Ｒ型ＭＲＡＭ）は、ビット線に生ずるノイズを抑制または減衰させることができ、安定して読み出し動作を行うことができる。
【００７２】
また、本発明の強磁性体不揮発性記憶素子を用いることで、メモリチップや、携帯式通信機器、パーソナルコンピュータ機器などの携帯型情報処理装置において、電源を遮断しても情報が失われない、いわゆる不揮発性機能を活かし、電源が不安定な使用条件でも安定したメモリ機能を提供することが可能である。さらに、従来のＳＲＡＭ（Static Random Access Memory）を電池によりバックアップするなどして、ワークメモリとして使用する場合などには、本発明の記憶素子を用いればバックアップ電源が必要なくなり、コストの削減および装置の小型化に大きく貢献する。さらにまた、プログラムメモリとして使用していたＮＯＲ型フラッシュメモリの代わりに、数桁高速に書き換え可能な本発明の記憶素子を用いることで、携帯式通信機器、携帯式パーソナルコンピュータなど携帯型情報処理装置の処理性能を飛躍的に向上させることができる。
【００７３】
以下、本発明の強磁性体不揮発性記憶素子を用いた、メモリチップおよび携帯型情報処理装置について説明する。
【００７４】
（１）メモリチップ：
図１５の（ａ）〜（ｇ）に示した作製工程により半導体基板上に強磁性体不揮発性記憶素子（メモリアレイ）を形成してメモリチップを作製した。このメモリチップをＥＥＰＲＯＭ（Electrical Erasable and Programmable ROM）互換の駆動回路を付加した上で、リードフレーム（単一な枠構造を持つ金属製品で、チップ搭載部、ワイヤーボンディングのインナリード部および基板へのはんだ付けのためのアウタリード部からなる。）に搭載してセラミックパッケージに封入した。このようにして作製されたメモリ素子は、４０℃で１時間のストレス後も正常に動作した。
【００７５】
また、同一チップ上に、上記の強磁性体不揮発性記憶素子と、該強磁性体不揮発性記憶素子における情報の書き込みおよび読み出しの制御を行う制御回路（８ビットのマイクロプロセッサなどを含む）やその他種々の回路を配置して、組込み型磁気メモリチップを構成することも可能である。
【００７６】
（２）携帯型情報処理装置：
本携帯型情報処理装置は、本実施形態の強磁性体不揮発性記憶素子よりなる不揮発性メモリをプログラム格納メモリとして備え、制御回路がそのプログラム格納メモリに格納されたプログラムに従って動作するように構成したものである。一例として、図１７に通信機能を有する携帯型情報処理装置の概略構成を示す。
【００７７】
図１７において、携帯型情報処理装置は、所定のプログラムが格納されたプログラム格納メモリ６０と、プログラム格納メモリ６０に格納されているプログラムに従って動作する制御部６１と、有線回線（電話回線などの一般公衆網、ＩＳＤＮなど）または無線回線を介した情報の送受信が可能な通信部６２と、液晶ディスプレイなどの表示部６３と、記憶部６４と、キーボードなどの入力部６５とを有する。制御部６１は、通信部６２を介した外部の情報端末との情報のやりとりを行ったり、表示部６３への情報の表示を行う。また、制御部６１は、演算結果を記憶部６４へ記憶させることもできる。この他、制御部６１は、入力部６５からの入力に応じて、種々の処理動作、制御動作を実行することが可能である。このような制御部６１による演算、制御により、既存のパーソナルコンピュータの機能に近いものを実現している。
【００７８】
以上のように、本携帯型情報処理装置は、強磁性体不揮発性記憶素子をプログラム格納メモリとして用いて、ＤＲＡＭを用いた場合とほぼ同様の性能を実現することができる。
【００７９】
なお、上記の携帯型情報処理装置において、プログラム格納メモリ６０と同様に、記憶部６４にも本発明の強磁性体不揮発性記憶素子を用いることが可能である。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、記憶情報再生時の磁化反転の際に生じるノイズの影響を取り除くことができるので、従来にない、情報再生動作の安定生に優れた強磁性体不揮発性磁気素子を提供することができる。
【００８１】
また、この強磁性体不揮発性磁気素子を用いることにより、強磁性体を用いた信頼性の高いメモリチップおよび携帯型情報処理装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の強磁性体不揮発性記憶素子の回路図である。
【図２】図１に示す強磁性体不揮発性記憶素子のメモリセルの構造を示す部分断面図である。
【図３】強磁性体膜が水平方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。
【図４】強磁性体膜が垂直方向に磁化されるＴＭＲ素子を示す図で、（ａ）は抵抗大の場合の磁化の向きを示す模式図、（ｂ）は抵抗小の場合の磁化の向きを示す模式図である。
【図５】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図６】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図７】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図８】図１に示す強磁性体不揮発性記憶素子のアドレス［１、２］の位置にあるメモリセルの読み出し動作を説明するための模式図である。
【図９】（ａ）および（ｂ）は、ＴＭＲ素子のソフト層が書込み電流によって生じる磁場によって水平方向に磁化される様子を示す模式図である。
【図１０】（ａ）および（ｂ）は、ＴＭＲ素子のソフト層が書込み電流によって生じる磁場によって垂直方向に磁化される様子を示す模式図である。
【図１１】本発明の他の実施形態である、ビット線を低いインピーダンスによって接地した強磁性体不揮発性記憶素子の一例を示す回路図である。
【図１２】本発明の他の実施形態である、ビット線にインダクタンスを設けた強磁性体不揮発性記憶素子の一例を示す回路図である。
【図１３】図１に示すマトリックス中の［１、２］の位置にあるセルの情報を書き換える際の書き込み電流の流れを示す模式図である。
【図１４】図１３に示す書き込み時のメモリセルの磁化反転の様子を示す図で、（ａ）は書き込み配線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｂ）はビット線に電流を所定の向きに流した時の磁化の状態を示す模式図、（ｃ）は（ｂ）の状態の磁気抵抗器を上から見た模式図である。
【図１５】（ａ）〜（ｇ）は、図２に示した強磁性体不揮発性記憶素子のメモリセルの作製手順を示す工程断面図である。
【図１６】図１５の（ａ）〜（ｇ）に示す作製工程により作製されたメモリセルを上面から見た図である。
【図１７】本発明の強磁性体不揮発性記憶素子を用いた、通信機能を有する携帯型情報処理装置の概略構成を示すブロック図である。
【図１８】１Ｔ１Ｒ型差動方式を採用する従来の強磁性体不揮発性記憶素子を示す回路図である。
【図１９】（ａ）および（ｂ）は、図１８に示す強磁性体不揮発性メモリの情報再生時のＴＭＲ素子Ｒの磁化の状態を示す模式図である。
【符号の説明】
１  半導体基板
２  ソース
３  ドレイン
４  ゲート酸化膜
５  ゲート電極
６  ドレインコンタクトプラグ
７  ソースコンタクトプラグ
８  接地線
９、９’  書き込み配線
１０  ローカル配線
１１  端子
１２  可変抵抗器（磁気抵抗素子）
１３  ビット線
１４  絶縁膜
１５  フィールド酸化膜
１６、１６’  ハード層
１７、１７’  ソフト層
１８、１８’  トンネル絶縁膜
２０〜２２  ＳｉＯ2膜
Ｌ  コイル
ＢＬ１〜ＢＬ３  ビット線
Ｔ１１〜Ｔ３３、Ｔａ１〜Ｔａ３、Ｔｂ１〜Ｔｂ３、Ｔｂ１’〜Ｔｂ３’  トランジスタ
ｒ１１〜ｒ３３  可変抵抗器（磁気抵抗素子）
ＳＡ１〜ＳＡ３  センスアンプ
ＷＬ１〜ＷＬ３  ワード線
Ｌ１〜Ｌ３  書き込み線
【図１】
0004227297.tif 000002
【図２】
0004227297.tif 000003
【図３】
0004227297.tif 000004
【図４】
0004227297.tif 000005
【図５】
0004227297.tif 000006
【図６】
0004227297.tif 000007
【図７】
0004227297.tif 000008
【図８】
0004227297.tif 000009
【図９】
0004227297.tif 000010
【図１０】
0004227297.tif 000011
【図１１】
0004227297.tif 000012
【図１２】
0004227297.tif 000013
【図１３】
0004227297.tif 000014
【図１４】
0004227297.tif 000015
【図１５】
0004227297.tif 000016
【図１６】
0004227297.tif 000017
【図１７】
0004227297.tif 000018
【図１８】
0004227297.tif 000019
【図１９】
0004227297.tif 000020