(57)【特許請求の範囲】
【請求項１】
交流電源電圧を整流して直流電圧に変換し、この直流電圧をインバータ回路により高周波交流電圧に変換し、この高周波交流電圧を高電圧トランスで昇圧し、高電圧整流回路で整流した直流高電圧を集塵部に供給する集塵用電源装置において、
前記インバータ回路と前記高電圧トランスの１次巻線との間にインダクタンス手段を直列接続し、該インダクタンス手段のインダクタンスと前記高電圧トランスの漏れインダクタンスとで共振インダクタンスを形成し、
前記高電圧トランスの浮遊容量とその２次巻線間に並列接続された電圧降下補償用コンデンサの容量とで共振キャパシタンスを形成し、
前記インバータ回路の駆動周波数をｆとするとき、前記共振インダクタンスと前記共振キャパシタンスとの共振周波数Ｆｒが１．１ｆないし１．８ｆの範囲（１．１ｆ≦Ｆｒ≦１．８ｆ）内にあるように、共振動作させることを特徴とする集塵用電源装置。
【請求項２】
請求項１において、
前記共振動作により前記高電圧トランスの１次巻線の電圧は、等価的に電源電圧の１．１倍ないし１．８倍の範囲内の値になることを特徴とする集塵用電源装置。
【請求項３】
請求項１において、
前記共振インダクタンスは、集塵部の火花放電発生時のスパーク電流を定格電流の１．５倍ないし２倍の範囲内に制限することを特徴とする集塵用電源装置。
【請求項４】
請求項３において、
前記電圧降下補償用コンデンサは、前記共振インダクタンスとの共振作用により前記高電圧トランスの１次巻線の電圧が等価的に電源電圧の１．１倍ないし１．８倍の範囲内に入るようにする容量を有することを特徴とする集塵用電源装置。
【請求項５】
請求項１ないし請求項４のいずれかにおいて、
倍電圧用コンデンサとダイオードと負荷である集塵部の静電容量とで２倍の電圧以上に昇圧する整流回路を構成し、前記高電圧トランスの２次巻線は一端が接地されるとともに、他端が前記整流回路の前記コンデンサに接続されていることを特徴とする集塵用電源装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、インバータ回路を備えた共振型の集塵用電源装置に関する。
【０００２】
【従来の技術】
従来の電気集塵用の電源は、商用交流電源に接続される高電圧トランスの１次側にサイリスタを逆並列に接続し、それらの位相制御により集塵電圧を制御している。頻繁に発生する集塵部で発生する火花放電による大きなスパーク電流が流れても、サイリスタの位相制御では電源周波数の５０〜６０Ｈｚでの応答速度が限界であり、高速で過電流を制限して火花放電を消弧することはできない。火花放電の発生は、電気集塵装置の集塵効率を低下させるので、速やかに消孤して再復帰することが望ましい。このため、近年、インバータ回路を用いて高速制御できる集塵用電源が提案されているが、インバータ回路による高周波化には次のような問題があり、難しかった。
【０００３】
（１）高電圧整流回路がコンデンサインプット型であること。
一般に集塵用電源の高電圧整流回路は、ブリッジ整流回路が一般的であり、この整流回路の出力は数ｍＨのサージブロック用の高周波インダクタを通して集塵部に接続される。この高周波インダクタは集塵部からのサージ電圧で高電圧整流ダイオードが破壊されないように保護する作用を行うものである。また、集塵部の静電容量は普通０．０１〜０．２μＦ程度であり、このように大きい静電容量との組み合わせでは、この高周波インダクタはほとんどフィルタのインダクタンスとして作用しないので、実質的にコンデンサインプット整流回路になる。高電圧整流回路にフィルタ用として機能する大きなインダクタンスを実現することは、耐圧と巻数が大きくなると共に、大きな浮遊静電容量が発生するなどの観点から困難である。
【０００４】
（２）  高電圧トランスの２次巻線側の浮遊容量が１次側から見て大きくなること。
例えば、電気集塵装置の集塵電圧は通常５０ｋＶ以上であり、流れる電流も数百ｍＡであるので電力は大きい。このため、高電圧トランスの巻線も巻数が大きく、また構造も大型化して浮遊静電容量が大きくならざるを得ない。その上、高電圧トランスの１次巻線Ｎ１と２次巻線Ｎ２の巻数比ｎ（Ｎ２／Ｎ１）が大きくなるため、２次側に形成される巻線浮遊容量が数百ｐＦであっても、１次側からみると数μＦと大きな値となる。高電圧トランスの１次巻線にかかる電圧は電源電圧の９０％程度であり、３相ＡＣ４００Ｖ入力では、約４００Ｖが高電圧トランスの１次巻線Ｎ１にかかる。このため、６０ｋＶの高電圧トランスは巻数比ｎ（Ｎ２／Ｎ１）が１５０になる。２次巻線にわずか１００ｐＦの浮遊容量Ｃｓ２が生じた場合でも、１次側からみた浮遊容量Ｃｓ１は前記巻数比ｎの２乗倍に比例するので２．２５μＦとなる。
【０００５】
大きな浮遊容量をもつ高電圧トランスとコンデンサインプット整流回路を負荷とする集塵用インバータ回路として、電流型インバータ回路を採用した方式（特許２６４１１６４号）と直列共振型インバータ回路を採用した方式（特開平８−７１４５２）が提案されているが、電流型インバータ回路を採用した前者の方式はインバータ回路のＤＣ入力側にチョッパ回路などのＤＣ電圧調整回路を置く必要がある。このため、装置が大掛かりとなり易く、コスト高になるという欠点がある。また、直列共振型インバータ回路を採用した後者の方式は、インダクタＬとコンデンサＣの直列共振を利用しているので、電流波形がＬＣで決まり、コンデンサインプット整流回路に対応できる。しかし、直列共振型インバータ回路を用いた場合、高電圧トランスの浮遊容量が直列共振動作に影響を与え、帰還電流が増加してＩＧＢＴのような電力制御用のスイッチング半導体素子を流れる電流のピーク値が増大し、大容量のスイッチング半導体素子を必要とする。すなわち、伝達電力の大きさの割には、インバータ回路の電流が大きくなり、スイッチング半導体素子が大容量となって、経済性が低下する。
【０００６】
次に、前記後者についてこの点を具体的に説明する。図５は直列共振型インバータ回路を用いた従来の集塵用電源の例である。１は整流器であり、３相交流４００Ｖなどの交流電源電圧を整流する。２は平滑用インダクタ、３は平滑用コンデンサであり、これらはフィルタ回路を構成し、整流された脈流を平滑化する。４は４個の電力を制御するためのスイッチング半導体素子としてのＩＧＢＴ５Ａ〜５Ｄとそれらに逆並列接続された帰還用ダイオード６Ａ〜６Ｄからなるブリッジインバータで回路ある。直流電圧Ｖｄｃはブリッジインバータ回路４で高周波交流電圧に変換される。インバータ回路４の交流出力は共振インダクタ７と共振コンデンサ８を通して高電圧トランス９の１次巻線Ｎ１に接続される。高電圧トランス９の２次巻線Ｎ２には高電圧全波整流回路１０が接続され、整流出力が集塵部１１に印加される。１３は高電圧トランス９の２次巻線Ｎ２の浮遊容量Ｃｓ２を示す。インバータ回路の駆動周波数は、直列共振インダクタ７と直列共振コンデンサ８とによる共振周波数より低い周波数で動作する。また、電圧制御は前記駆動周波数の制御で行われる。
【０００７】
図６と図７は、定格駆動周波数１５ｋＨｚのインバータ回路を用いた６０ｋＶ−２００ｍＡ（負荷抵抗３００ｋΩ）の集塵用電源をシミュレーションした波形であり、図６は高電圧トランス９の浮遊容量Ｃｓ２が０ｐＦの場合の交流入力電流（Ａ）と直流出力電流（Ｂ）を示す。図７は高電圧トランス９の浮遊容量Ｃｓ２が１００ｐＦの場合の交流入力電流（Ａ）と直流出力電流（Ｂ）である。斜線部分は帰還用ダイオード６Ａ〜６Ｄの電流である。回路定数は、共振インダクタ７のインダクタンスが１２μＨ、共振コンデンサ８の容量が４μＦであって、図６、図７共に共通であり、高電圧トランスの巻数比ｎは、図６の場合で１３８、図７の場合には１５０である。両方の波形を比較すると、インバータ回路の電流は、高電圧トランス９の浮遊容量が無ければ約１００Ａのピーク値であるの対して、分布容量が１００ｐＦあるために、２３０Ａのピーク値まで増加している。原因は、帰還電流が増加して力率が低下したためである。
【０００８】
さらに、図８は高電圧トランス９の浮遊容量Ｃｓ２が１００ｐＦの条件で、駆動周波数１５ｋＨｚのまま集塵部で火花放電が発生した場合の交流入力電流（Ａ）と直流出力電流（Ｂ）であり、集塵部１１に流れる直流出力電流は１．７Ａまで増加し、インバータ回路の電流は３５０Ａまで増大している。図９は制御回路が過電流に応答して駆動周波数を４．５ｋＨｚまで下げた場合の交流入力電流（Ａ）と直流出力電流（Ｂ）である。この場合には、インバータ回路のピーク電流は３００Ａまで下がり、集塵部１１を流れる電流はほぼ定格電流の２倍の４００ｍＡになることを示している。しかし、火花放電発生時の出力電流は制御が遅れると、定格電流の８倍以上に増加し、放電極の損傷などが起きやすい。なお、直列共振型インバータ回路を用いた集塵用電源では軽負荷時の電圧制御が困難である。具体的には、無負荷時に駆動周波数を下げても、集塵用電圧が上昇して定格電圧にできないことがある。
【０００９】
【発明が解決しようとする課題】
以上の説明から分かるように、従来のインバータ回路を用いた集塵用電源にあっては、インバータ回路の入力側にＤＣ電圧調整回路を設けねばならないもの、あるいはインバータ回路を流れる電流のピーク値が非常に大きくなるために、インバータ回路のスイッチング半導体素子として電流容量の十分に大きなものを用いねばならず、装置のコストアップになると同時に、大型になり、また電流制限用の高周波インダクタの電圧降下により、高電圧トランスの１次巻線と２次巻線の巻数比を大きくしなければならないことに起因する大きな問題などがあった。
【００１０】
本発明は、このような従来の問題点を解決することを課題とし、高電圧トランスの漏れインダクタンスを含むインダクタンス手段の共振インダクタンスＬと、前記電圧降下補償用コンデンサの容量と前記高電圧トランスの浮遊容量との和に等しい共振キャパシタンスＣｏとで共振を行い、その共振動作によりインダクタンス手段による電圧降下を補償して電力損失を低減することにより、高電圧トランスの１次巻線間の電圧を等価的に電源電圧の１．５倍ないし２．１倍の範囲内の値にして高電圧トランスの１次巻線と２次巻線の巻数比を小さくし、あるいは集塵部の火花放電発生時の電流をインダクタンス手段により定格電流の１．５倍ないし２倍の範囲内に制限することを課題とする。
【００１１】
【課題を解決するための手段】
この発明の請求項１は前記課題を解決するため、交流電源電圧を整流して直流電圧に変換し、この直流電圧をインバータ回路により高周波交流電圧に変換し、この高周波交流電圧を高電圧トランスで昇圧し、高電圧整流回路で整流した直流高電圧を集塵部に供給する集塵用電源装置において、前記インバータ回路と前記高電圧トランスの１次巻線との間にインダクタンス手段を直列接続し、このインダクタンス手段のインダクタンスと前記高電圧トランスの漏れインダクタンスとで共振インダクタンスを形成し、前記高電圧トランスの浮遊容量とその２次巻線間に並列接続された電圧降下補償用コンデンサの容量とで共振キャパシタンスを形成し、前記インバータ回路の駆動周波数をｆとするとき、前記共振インダクタンスと前記共振キャパシタンスとの共振周波数Ｆｒが１．１ｆないし１．８ｆの範囲（１．１ｆ≦Ｆｒ≦１．８ｆ）内にあるように、共振動作させることを特徴とする集塵用電源装置を提供する。
【００１３】
この発明の請求項２は前記課題を解決するため、請求項１において、前記共振動作により前記高電圧トランスの１次巻線の電圧は、等価的に電源電圧の１．１倍ないし１．８倍の範囲内の値になることを特徴とする集塵用電源装置を提供する。
【００１４】
この発明の請求項３は前記課題を解決するため、請求項１において、前記共振インダクタンスは、集塵部の火花放電発生時のスパーク電流を定格電流の１．５倍ないし２倍の範囲内に制限することを特徴とする集塵用電源装置を提供する。
【００１５】
この発明の請求項４は前記課題を解決するため、請求項３において、前記電圧降下補償用コンデンサは、前記共振インダクタンスとの共振作用により前記高電圧トランスの１次巻線の電圧を等価的に電源電圧の１．１倍ないし１．８倍の範囲内に入るようにするキャパシタンスを有する集塵用電源装置を提供する。
【００１６】
この発明の請求項５は前記課題を解決するため、請求項１ないし請求項４のいずれかにおいて、倍電圧用コンデンサとダイオードと負荷である集塵部の静電容量とで２倍の電圧以上に昇圧する整流回路を構成し、前記高電圧トランスの２次巻線は一端が接地されるとともに、他端が前記整流回路の前記コンデンサに接続されていることを特徴とする集塵用電源装置を提供する。
【００１７】
【発明の実施の形態及び実施例】
この発明は、本発明者の出願に係る特公平５−７８２７３号（特許第１８５８９３５号）の技術思想の基づき更に種々の実験を行い、集塵装置の電源として用いる共振型インバータ回路の最適範囲を集約し、この結果を使用した共振型インバータ回路を集塵用電源に使用することにより、電気集塵装置が望ましい特性を得ることができるという知見に基づいてなされたものである。前記特許を要約すれば、逆並列接続された帰還用ダイオードを有した電力制御用半導体素子でブリッジ回路を構成し、交流端子間に共振用インダクタとコンデンサを直列接続し、このコンデンサの両端電圧を整流して直流出力を出力するコンバータにおいて、前記インダクタとコンデンサの値を、共振コンデンサの端子電圧が電源電圧の１．５倍ないし２．１倍の範囲内になるようにそれぞれ選定したものである。しかしながら、集塵装置の電源としての前記最適範囲を集約した結果によると、インバータ回路のスイッチング半導体素子の許容される最大オンデューティなどから共振コンデンサの端子電圧、即ち高電圧トランスの１次巻線電圧が電源電圧の１．１〜１．８倍の範囲、望ましくは１．５倍程度であり、さらに共振インダクタンスと共振キャパシタンスとの共振周波数はインバータ回路の駆動周波数の１．１〜１．８倍の範囲、望ましくは１．４倍ないしその前後の範囲に選定することが最適であることが分かった。
【００１８】
本発明は、基本的には前記特許の技術思想を集塵用電源に採用する。火花放電発生時に制御が遅れても放電極を損傷しないために、インバータ回路の交流側に電流制限用共振インダクタを直列接続してインバータ回路自身の特性に短絡電流制限特性を持たせることが行われているが、このようにインバータ回路の交流側に前記インダクタを直列接続した場合には、そのインダクタが交流電流に対してかなり大きな電圧降下を生ずるが、本発明では高電圧トランスの２次巻線の浮遊容量とその漏れインダクタンスを含むインダクタンス手段との共振作用で前記電圧降下を補償して、高電圧トランスの１次巻線の両端の電圧が等価的に電源電圧よりも高くなるようにするところに大きな特徴がある。高電圧トランスの２次巻線の浮遊容量が不足する場合は好ましい共振動作が行えず、前記電圧降下を適切に補償できないので、前記２次巻線と並列に電圧降下補償用コンデンサを並列接続して不足分の容量を与える。この共振作用による電圧降下補償は、高電圧トランスの１次巻線の両端の電圧が等価的に電源電圧以上、好ましくはその１．１倍〜１．８倍の範囲に入るように補償し、これにより高電圧トランスの巻数比を下げることが可能となる。トランスの巻数比を少なくすることにより、１次側から見た浮遊容量が小さくなるため、個別部品としてのコンデンサの追加が必要になる。１次側から見た高電圧トランスの２次巻線の浮遊容量が必要値より大き過ぎた場合には、調整不能になるから１次側から見た浮遊容量は小さめにし、不足分は個別のコンデンサを接続して共振動作に適した容量に調整した方が実際上は好ましい。この発明では、高電圧トランスの２次巻線の浮遊容量は共振キャパシタンスの一部又は全部となり、動作に組み入られる。
【００１９】
先ず、図１により本発明の第１の実施例について説明する。図１において、１は整流器であり、３相交流４００Ｖなどの交流電源電圧を整流する。２は平滑用インダクタ、３は平滑用コンデンサであり、２と３はフィルタ回路を構成し、脈流電圧を平滑化する。４は電力制御用半導体素子として用いられる４個のＩＧＢＴ５Ａ〜５Ｄとこれらのそれぞれに逆並列接続された帰還用ダイオード６Ａ〜６Ｄからなるブリッジ型のインバータ回路である。直流電圧Ｖｄｃはインバータ回路４により高周波交流電圧に変換される。１２は高電圧トランス９の漏れインダクタンスを含むインダクタンスを与えるインダクタンス手段であり、インバータ回路４の交流出力と高電圧トランス９の1 次巻線Ｎ１間に接続され、スパーク発生時の電流制限作用を行う。高電圧トランス９の２次巻線Ｎ２には、その浮遊容量１３（Ｃｓ２）が並列の形で接続され、また前記インダクタンス手段１２と通常の共振動作を行うのに不足する容量（Ｃ２）を与える電圧降下補償用コンデンサ１４と高電圧全波整流回路１０が接続される。高電圧全波整流回路１０の直流出力は集塵電極板と放電極（図示せず）などからなる集塵部１１に印加される。つまりこの実施例では、インダクタンス手段１２の共振インダクタンスＬと、高電圧トランスの２次巻線の浮遊容量Ｃｓ２と電圧降下補償用コンデンサ１４の容量Ｃ２との和である共振キャパシタンスＣｏとで共振を行う。
【００２０】
この実施例では、電圧制御は制御回路１５の駆動信号発生回路１５Ａからのそれぞれの駆動信号によりインバータ回路４のＩＧＢＴ５Ａ〜５Ｄを通常のパルス幅制御（ＰＷＭ）することにより行う。駆動周波数は基本的には一定であるが、小電流出力時に周波数を下げてインバータ回路の出力電流を下げ、スイッチング半導体素子、高電圧トランスの損失を下げることも可能である。制御回路１５は駆動信号発生回路１５Ａの他に、電流調整用回路１５Ｂと電圧制限用回路１５Ｃとを備える。電流調整用回路１５Ｂは高電圧全波整流回路１０の接地側に直列に接続された電流検出抵抗Ｒ１、第１の基準信号源Ｓ１、電流検出抵抗Ｒ１の検出信号と基準信号源Ｓ１の基準電圧とを比較する第１の比較回路ＣＰ１、及び第１のＯＲダイオードＤ１とからなり、定格運転時には回路を流れる直流出力電流が所定の値になるよう制御する。電圧制限用回路１５Ｃは出力電圧を検出する電圧検出抵抗Ｒ２、Ｒ３、第２の基準信号源Ｓ２、検出電圧と基準信号源Ｓ２の基準電圧とを比較して検出電圧が基準電圧を越えないよう、に出力電圧制限信号を第２のＯＲダイオードＤ２を通して駆動信号発生回路１５Ａに与える第２の比較回路ＣＰ２からなる。ＯＲダイオードＤ１とＤ２の接続点は抵抗Ｒ４を通して制御電源＋Ｖｃｃに接続されている。この接続点の電圧Ｖｏｒが低下するとき、インバータ回路４のＩＧＢＴ５Ａ〜５Ｄはオンパルス幅が狭くなるよう制御される。即ち、集塵部１１は通常、最大電圧以下の電圧で定電流運転するので、ＯＲダイオードＤ２はカットオフし、ＯＲダイオードＤ１が導通して電圧Ｖｏｒを制御する。無負荷などで集塵電圧が第２の基準信号源Ｓ２の基準電圧よりも上昇しようとすると、ＯＲダイオードＤ２が導通し、負荷電圧を制限するように働く。
【００２１】
そして、火花放電発生時にはインダクタンス手段１２によりスパーク電流を制限し、コロナ放電発生時である定格運転状態ではそのインダクタンス手段１２による電圧降下を前記共振キャパシタンスＣｏとインダクタンス手段１２の共振インダクタンスＬとによる共振で補償する。ここでは、高電圧トランスの１次巻線間の電圧を電源電圧のほぼ１．５倍に上昇させるように設定する。このように設定することと、短絡電流を２倍程度に制限する条件とにより、インダクタンス手段１２の値が決定される。１例として、電源電圧Ｅを４６０Ｖ、高電圧出力電圧Ｖｏを６０ｋＶ、定格出力電流２００ｍＡとして、１５ｋＨｚのインバータ回路で定数を算出する。
【００２２】
共振作用により浮遊容量を有する高電圧トランスの１次巻線間の電圧上昇を電源電圧の約１．５倍になるよう設定すると、その１次巻線には電源電圧の１．５倍が加わり、巻数比ｎ（２次巻線Ｎ２の巻数／１次巻線Ｎ１の巻数）は、ｎ＝Ｖｏ／1.５Ｅ＝６０ｋＶ／（１．５×４６０Ｖ）＝８７となり、従来の場合の１／１．５の巻数比となる。火花放電時には電圧降下補償用コンデンサ１４の両端が短絡されるので、インバータ回路の電流はインダクタンス手段１２の値Ｌだけで決まり、後で説明する図３のような波形となる。ピーク電流Ｉｓｐは、駆動周波数をｆとすると、Ｉｓｐ＝Ｅ／４Ｌ・ｆとなる。この電流を２次側に換算し、整流した電流が短絡電流Ｉｓｏとなる。短絡電流Ｉｓｏは、Ｉｓｏ＝Ｉｓｐ／２ｎ＝Ｅ／８Ｌ・ｆ・ｎとなり、短絡電流Ｉｓｏを定格電流Ｉｏの約２倍に制限すると、Ｅ／８Ｌ・ｆ・ｎ＝２Ｉｏとなる。この式から必要な共振インダクタンスＬは、Ｌ＝Ｅ／１６ｆ・Ｉｏ・ｎ＝４６０／（１６×１５０００×０．２×８７）＝１１０μＨとなる。
【００２３】
一方、共振動作に必要な浮遊容量１３と電圧降下補償用コンデンサ１４の双方の和である共振キャパシタンスＣｏの電圧、つまり高電圧トランス９の１次巻線間の電圧は、インバータ回路４のスイッチング半導体素子の駆動周波数をｆ、共振周波数をＦｒとするとき、１．１ｆ≦Ｆｒ≦１．８ｆの範囲内で共振させると、等価的に電源電圧の１．１倍以上で上昇し、例えば駆動周波数ｆの１．５倍前後の共振周波数Ｆｒで共振させると、等価的に電源電圧の１．５倍程度に上昇する。この条件が得られる共振キャパシタンスＣｏの値は、Ｃｏ＝１／（２π×1.５ｆ）１００Ｌ＝０．４５５μＦとなる。これを２次側で換算すると、高電圧トランス９の２次巻線Ｎ２の巻数比（例えば、８７）の２乗に等しい値で除して約６０ｐＦになる。したがって、高電圧トランス９の浮遊容量１３が６０ｐＦよりも小さければ、合計で６０ｐＦの容量になるような容量をもつ電圧降下補償用コンデンサ１４を追加する。
【００２４】
シミュレーションの結果によると、共振周波数Ｆｒが１．１ｆよりも小さい場合には、高電圧トランス９の１次巻線間の電圧が１．１倍前後に上昇するだけであり、所期の効果が小さい割りには、集塵部に火花放電が発生したときの短絡電流のピーク値が定格電流に比べてかなり大きく、また２次側の電流の平均値もかなり大きくなるので、半導体スイッチング素子として電力容量の大きなＩＧＢＴ５Ａ〜５Ｄなどを用いねばならず、総合的にみて効果がほとんど生じなくなる。また、共振周波数Ｆｒが１．８ｆよりも大きい場合には、高電圧トランス９の１次巻線間の電圧が十分に高くなり、この点では好ましいが、火花放電発生時に流れる短絡電流のピーク値が定格電流に比べて大幅に大きくなり、また２次側の電流の平均値も大幅に大きくなるので、前述同様に総合的にみて効果がほとんど生じなくなる。
【００２５】
図２、図３は上の条件で６０ｋＶ−２００ｍＡの、定格駆動周波数ｆが１５ｋＨｚのインバータ回路を用いた集塵用電源をシミュレーションした波形である。図２はコロナ放電状態である定格運転時のインバータ回路の電流であり、約８０Ａのピーク電流である。斜線部は図１の帰還用ダイオード６Ａ〜６Ｄを流れる電流であるが、直列共振インバータ回路の場合に比較して非常に小さく、力率がよい。ＩＧＢＴ５Ａ〜５Ｄのオンパルス幅は５６．６μｓ（デユーテイサイクル＝０．８５）である。このときの高電圧トランス９の１次巻線Ｎ１の電圧は、図示されていないが、共振キャパシタンスＣｏと共振インダクタンスＬとの共振作用によりほぼ電源電圧の１．５倍となる。
【００２６】
図３は駆動周波数ｆが１５ｋＨｚ、同一パルス幅（デユーテイサイクル＝０．８５）のまま集塵部１１で火花放電が発生した場合であり、出力短絡電流は共振インダクタンスＬにより設計通り定格電流の２倍の４００ｍＡに制限される。インバータ回路の電流は約１００Ａまで増加するが、定格時の１２０％以下の小さな増加で済む。すなわち、制御回路が応答しなくても、ＩＧＢＴのピーク電流は定格電流の１２０％に、出力電流は定格のほぼ２倍に制限できる。このように、火花放電発生時の出力電流は制御が遅れても、放電極の損傷などが起きにくい値に制限され、集塵用電源として好ましい特性を持つ。したがって、この実施例では集塵部１１に火花放電が発生していないコロナ放電状態では、共振作用により高電圧トランス９の１次巻線Ｎ１の電圧はほぼ電源電圧の１．５倍となるので、その分だけ巻数比ｎを小さくでき、このことは高電圧トランス９の見かけ上の浮遊容量を低減させることができる。そして火花放電が発生し、出力が短絡状態になった場合には、前述のようにインダクタンス手段１２が出力短絡電流を４００ｍＡに制限し、またインバータ回路の電流を定格時の１２０％以下の小さな増加に制限する。したがって、インダクタンス手段１２は共振用インダクタとして働くと共に、電流制限用インダクタとしても作用する。
【００２７】
しかしながら、この構成のインバータ回路を用いても、前記実施例においてさらに高周波化を進めた場合、２次巻線Ｎ２の浮遊容量１３が大きくなり過ぎて、過電流制限と高電圧トランス９の１次巻線Ｎ１間電圧の補償を現実の部品で実現できない場合が生ずる。即ち、図１の実施例で、更に高周波化することにより高電圧トランス９の浮遊容量１３が必要な共振キャパシタンスＣｏを大きく超える場合は、望ましい特性にすることができなくなる。このような場合に対応可能な実施例を図４により説明する。
【００２８】
図４は、高電圧整流回路に容量性負荷として知られている集塵部１１の静電容量を取り込んだ倍電圧回路を採用し、高電圧トランス９の１次側から見た２次巻線の浮遊容量を更に減少させた本発明の第２の実施例を示す。図中、図１と同一の符号は図１に相当する部材を示すものとする。倍電圧回路は、高電圧ダイオード１６、１７と、１個の倍電圧コンデンサ１８と、集塵部１１の静電容量で構成されているので、通常の倍電圧回路のように、個別部品として出力平滑用コンデンサを備えなくとも、２倍圧整流できる。集塵部１１に印加される電圧は高電圧トランス９の２次巻線電圧の２倍の電圧が印加されるから、高電圧トランス９の巻数比ｎは図１の１／２で良くなり、ｎ＝４３．５になる。つまり、２次巻線Ｎ２の巻数が減少することにより２次巻線Ｎ２の浮遊容量が減少すると共に、巻数比ｎも小さくなって、１次側から見た浮遊容量は更に小さくなる。前記実施例を参照して述べると、高電圧トランス９の浮遊容量１３が仮に６０ｐＦの１／２の３０ｐＦになったとすれば、１次側から見た容量は巻数比ｎの２乗を乗じて０．０５７μＦとなり、約１２％減少する。したがって、前記実施例１の場合よりも駆動周波数ｆをより高周波化することが可能となる。
【００２９】
具体的には倍電圧回路におけるインダクタンスと１次側換算コンデンサの値は、巻数比が１／２になったことと、倍電圧整流で２倍の電圧になることで相殺され、下記のように図１と同値である。共振インダクタンスＬは１１０μＨ、共振キャパシタンスＣｏは０．４５５μＦとなる。しかし、共振キャパシタンスＣｏを２次側で換算すると、巻数比ｎ（４３．５）の２乗で除した値である２４０ｐＦになる。このことは、図１では６０ｐＦで制限された浮遊容量が４倍の２４０ｐＦまで増加しても望ましい特性に制御可能なことを示し、設計の範囲を大幅に拡大できる。この結果、インバータ回路の高周波化を更に進めても、浮遊容量による制限が少なくなる。この実施例においては浮遊容量が２４０ｐＦ以下であれば、個別部品として補償用コンデンサ１４を追加して、所望の特性の共振動作を可能にすることができる。ここで、２倍電圧以上の整流回路も構成可能であるが、その場合にはコンデンサ、ダイオードの使用個数が更に増加し、また集塵部１１が必要とする大電力出力のためには、コンデンサが大きくなること、集塵部１１の静電容量を回路内に取り込むことができないなどの問題があり、２倍電圧が好ましい。なお、集塵部１１に流れる電流の検出はダイオード１７のカソードと抵抗Ｒ１との接続点から検出できる。２１は、インバータ制御回路１５の電流検出入力、２２は電圧検出入力である。
【００３０】
以上述べた各実施例における高電圧トランス９の１次巻線と２次巻線の巻数比ｎの数値、インダクタンス手段１２の共振インダクタンスＬ、共振キャパシタンスＣｏの数値、高電圧トランス９の浮遊容量の数値、電圧降下補償用コンデンサの容量などは飽くまで１例であり、本発明の技術思想を達成し得る限り他の数値であってももちろん良い。
【００３１】
【発明の効果】
以上の述べた本発明の効果を列記すると下記のようになる。
（１）火花放電発生時には電流制限を行い得るインダクタンス手段が接続されているので、制御回路の応答が遅くてもインバータ回路の電流、出力電流ともに過電流とならない。すなわち、過電流に瞬時応答できるにもかかわらず、そのインダクタンスや高電圧トランスの浮遊容量などによる共振動作で前記インダクタンス手段の電圧降下を補償することができる。
（２）インバータ回路の電流の帰還電流部分が少なく、力率がよい。このため、インバータ回路の電流のピーク値が必要以上に増加せず、ＩＧＢＴなどのスイッチング半導体素子として経済的なものを選定できる。
（３）集塵部で火花放電が発生したときでもインバータ回路の電流の増加は定格時に比較して数十％しか大きくならない。このため、実質的にスイッチング半導体素子の電流容量に余裕を見る必要がない。
（４）高電圧、大電力の高圧トランスでは、トランス２次巻線の浮遊容量が大きくなりやすいが、その浮遊容量を共振キャパシタンスに組み込み、共振動作に利用しているので動作に悪影響を与えない。
（５）軽負荷時にも駆動周波数を下げる必要はなく、したがって集塵部に印加される直流高電圧のリプル電圧が増大しないので、火花放電が頻発せず、集塵効率を向上させることができる。
（６）高電圧整流に倍電圧整流回路を使用した場合、ブリッジ整流回路の場合の４倍の浮遊容量まで対応でき、設計の範囲を大幅に拡大できる。倍電圧コンデンサが必要となるが、集塵部の静電容量を倍電圧整流回路に取り込み、高価な高電圧ダイオードの使用個数がブリッジ整流回路に比較して１／２となり、経済的である。
【図面の簡単な説明】
【図１】  本発明にかかる集塵用電源装置の第１の１実施例を示す。
【図２】  図１の電源の定格運転時のシミュレーション波形を示す。
【図３】  図１の電源の火花放電発生時のシミュレーション波形を示す。
【図４】  本発明にかかる集塵用電源装置の第２の１実施例を示す。
【図５】  従来の縦かかる縦続接続回路の他の１実施例を示す。
【図６】  図５の電源の定格運転時のシミュレーション波形を示す。
【図７】  図５の電源の別条件の定格運転時のシミュレーション波形を示す。
【図８】  図５の電源の火花放電発生時のシミュレーション波形を示す。
【図９】  図５の電源の別条件の火花放電発生時のシミュレーション波形を示す。
【符号の説明】
１・・整流器                          ２・・平滑インダクタ
３・・平滑コンデンサ                  ４・・インバータ回路
５Ａ〜５Ｄ・・スイッチング半導体素子（ＩＧＢＴなど）
６Ａ〜６Ｄ・・帰還用ダイオード      １０・・高電圧整流器
１１・・集塵部                        １２・・インダクタンス手段
１３・・電圧降下補償用コンデンサ      １４・・電圧降下補償用コンデンサ
１５・・制御回路                      １５Ａ・・駆動信号発生回路
１５Ｂ・・電流調整用回路              １５Ｃ・・電圧制限用回路
【図１】
0004278290.tif 000002
【図２】
0004278290.tif 000003
【図３】
0004278290.tif 000004
【図４】
0004278290.tif 000005
【図５】
0004278290.tif 000006
【図６】
0004278290.tif 000007
【図７】
0004278290.tif 000008
【図８】
0004278290.tif 000009
【図９】
0004278290.tif 000010