(57)【特許請求の範囲】
【請求項１】
透明絶縁性基板上に複数本形成されたゲート配線、
上記ゲート配線と交差する複数本のソース配線、
上記ゲート配線と上記ソース配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極、
上記ゲート配線から隣接する画素電極の両側部に沿って垂直に伸びた枝状の電極であって、上記画素電極の一部との間に絶縁膜を挟んで補助容量を形成する補助容量電極、
隣接するゲート配線とのほぼ中央に位置するように上記ゲート配線と平行に配置され、上記枝状の補助容量電極の先端部と交差し上記補助容量電極を介して上記ゲート配線と接続された冗長配線、
上記冗長配線と、この冗長配線と上記隣接するゲート配線との間に上記画素電極の両側部に沿って配置され、上記冗長配線と垂直な方向に上記隣接するゲート配線の近傍まで伸びた枝状のパターンであって、その一部が上記画素電極の一部と重なる遮光パターン、
上記画素電極より構成される画像表示部周辺に設けられ、上記ゲート配線およびソース配線に外部信号を入力する接続端子部を備えたことを特徴とするＴＦＴアレイ基板。
【請求項２】
上記遮光パターンは、上記冗長配線と電気的に接続され、上記画素電極の一部との間に絶縁膜を挟んで補助容量を形成することを特徴とする請求項１記載のＴＦＴアレイ基板。
【請求項３】
上記遮光パターンは、上記冗長配線と電気的に分離されていることを特徴とする請求項１記載のＴＦＴアレイ基板。
【請求項４】
上記ゲート配線、上記補助容量電極、上記遮光パターン、および上記冗長配線は、それぞれ同材料で同層に形成されていることを特徴とする請求項１〜請求項３のいずれか一項に記載のＴＦＴアレイ基板。
【請求項５】
上記ゲート配線の材料として、Ａｌ、Ｍｏ、Ｃｕ、またはこれらを主成分とする合金のいずれかを用いることを特徴とする請求項１〜請求項４のいずれか一項に記載のＴＦＴアレイ基板。
【請求項６】
上記ゲート配線の材料として、Ｎｄ組成０.１％以上５％未満のＡｌ-Ｎｄ系合金を用いることを特徴とする請求項５記載のＴＦＴアレイ基板。
【請求項７】
上記ゲート配線および上記ソース配線を接続端子部へ接続する配線の材料として、Ｃｒ、Ｗ、Ｔｉ、およびＴａのいずれかを用いることを特徴とする請求項５または請求項６に記載のＴＦＴアレイ基板。
【請求項８】
上記冗長配線は、２μｍ以上１０μｍ以下の線幅とすることを特徴とする請求項１〜請求項７のいずれか一項に記載のＴＦＴアレイ基板。
【請求項９】
請求項１〜請求項８のいずれか一項に記載のＴＦＴアレイ基板と、透明電極およびカラーフィルタを有する対向電極基板との間に液晶が配置されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子として薄膜トランジスタを搭載したＴＦＴアレイ基板およびこれを用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】
図１３(a)は、共通補助容量方式を採用した従来の液晶表示装置を構成するＴＦＴアレイ基板のゲートレイヤーの平面図である。図において、２はゲート電極および配線、４は補助容量電極、１９は共通配線を示す。高開口率を目指した従来の共通補助容量方式の液晶表示装置では、ゲート電極および配線２と共通配線１９が交互に配されており、共通配線１９には枝状の補助容量電極４が接続されている。この補助容量電極４には、２つの役割がある。１つは、画素容量と並列に補助容量を形成し、画素の電荷を保持するための電極としての役割であり、２つ目にはソース電極からの電界で生じる液晶の配向不良によるソース線近傍の光の漏れを防止する役割である。この補助容量電極４を用いて光り漏れを防止する手段は、対向基板上の遮光膜を用いる場合に比べ、合わせ精度の格段に高い写真製版技術を利用できるため、高開口率化には有効な手段である。従来の別の方式として、図１４(a)のように、共通配線１９の役割を隣のゲート電極および配線２で兼ねる補助容量オンゲート式もかなり一般的に用いられている。この場合、補助容量電極４は隣のゲート電極および配線２に接続される。この方式の方が、高開口率化の点ではさらに有利である。なお、図１３(b)、図１４(b)は、それぞれのゲートレイヤー構造を用いたＴＦＴアレイ基板のアレイ工程完成時の平面図である。
【０００３】
以下に、従来のＴＦＴアレイ基板の製造工程を図について説明する。図１５は、図１３に示す共通補助容量方式を採用したＴＦＴアレイ基板の製造工程を示す断面図である。まず、透明絶縁性基板であるガラス基板１上に、Ｃｒ膜のような金属膜を単層で成膜し、レジストパターニング、金属膜のエッチングを行い、ゲート電極および配線２、さらに共通配線１９を形成する（図１５(a)）。次に、プラズマＣＶＤ法等によってシリコン窒化膜よりなるゲート絶縁膜５、アモルファスシリコン膜６、ｎ＋型アモルファスシリコン膜７を連続成膜する。さらにトランジスタのチャネル部分を形成するため、アモルファスシリコン膜６およびｎ＋型アモルファスシリコン膜７を島状にパターニングする（図１５(b)）。次に、ＩＴＯ等の透明導電膜によって画素電極８を形成し（図１５(c)）、ソース電極および配線１１、ドレイン電極１２を形成する（図１５(d)）。この場合、半導体層とのオーミックコンタクトを良好にするため、バリアメタルとして下層にＣｒやＴｉを用い、上層に低抵抗化のために純Ａｌ膜あるいはＡｌ合金の単層膜のような低抵抗な金属膜を用いた二層膜を用いる。また、写真製版時の現像液によるＩＴＯ膜の腐食を防ぐために、Ａｌ合金としてタングステン等を不純物として添加する場合もある。最後に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆う（図１５(e)）。なお、図１５(e)は、図１３(b)のＡ−Ｂ断面に相当する。
【０００４】
【発明が解決しようとする課題】
上記のような高開口率化を目指した液晶表示装置において、信号配線は細線化の方向に進んでいる。配線の細線化により、プロセス内で発生する異物、レジストの密着力低下によるエッチング不良等に起因する断線の発生確率は高くなっている。図１６に、通常のゲートレイヤーで発生する断線１４を示す。さらに、モニター等に応用するため、パネルの大型化、高精細化の要求も年々高まってきており、信号配線の長さ、本数は増加の方向にあり、さらに断線１４を発生させずにパネルを形成することは困難となってきている。ゲートレイヤーでの断線１４は、画像表示部分の外に設けた冗長配線を用いた修復は困難であるため、線状の表示不良となり不良品となる。このため、ゲート配線２の断線１４の低減は、製造歩留まり向上の重要な課題の一つとなってきている。
また、ゲート配線２の細線化、長線化に伴い、配線材料にＡｌ、Ａｌ合金、Ｍｏ等の低抵抗材料を使用する場合も増えてきている。これらの材料は、耐薬液性が弱いものが多いため、前記の異物、レジストの密着力低下等による断線に加え、画素電極８、ソース配線１１の形成時に腐食による断線を発生するという問題があった。これらは、前記の異物、密着力低下等による断線に比べ、発生率が非常に高くなるため、製造が困難であった。このため、これらの低抵抗材料は、単独で用いられず、膜の腐食防止のために金属膜や陽極酸化膜のような欠損部の少ない絶縁膜でカバーをする等の工夫をして用いられていた。
【０００５】
近年、このようなゲート断線の問題を解決するために、図１７(a)に示すような方法が考案されている（参考文献：S.S.Kim et al.,SID 95 DIGEST,pp.15-18）。この方法は、ゲート電極および配線２と冗長配線３を補助容量電極４でつないだはしご状の配線構造を採用したものである。この方式によるアレイ工程完成平面図を図１７(b)に示す。この方式によれば、図１８に示すように、ゲート電極および配線２に断線１４が生じても信号は補助容量電極４、冗長配線３を流れるため、線状の表示不良は発生しない。しかし、この構造では、断線１４には効果があるものの、全配線範囲でゲート電極および配線２と冗長配線３の配線間が接近しているため、図１８に示すパターン欠陥１５によって短絡を発生する確率が高くなるという問題があった。この短絡に関しても、短絡箇所の発見が困難であり、修復は難しいため、重要な課題の一つである。
【０００６】
本発明は、上記のような問題点を解消するためになされたもので、ＴＦＴアレイ基板の断線、短絡に起因する線状の表示欠陥の発生を防ぎ、高開口率で表示品質に優れた液晶表示装置を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
この発明に係わるＴＦＴアレイ基板は、透明絶縁性基板上に複数本形成されたゲート配線と、このゲート配線と交差する複数本のソース配線と、ゲート配線とソース配線の各交点に設けられた薄膜トランジスタに接続された透明導電膜よりなる画素電極と、ゲート配線から隣接する画素電極の両側部に沿って垂直に伸びた枝状の電極であって、画素電極の一部との間に絶縁膜を挟んで補助容量を形成する補助容量電極と、隣接するゲート配線とのほぼ中央に位置するようにゲート配線と平行に配置され、枝状の補助容量電極の先端部と交差し補助容量電極を介してゲート配線と接続された冗長配線と、冗長配線と、この冗長配線と隣接するゲート配線との間に画素電極の両側部に沿って配置され、冗長配線と垂直な方向に隣接するゲート配線の近傍まで伸びた枝状のパターンであって、その一部が画素電極の一部と重なる遮光パターンと、画素電極より構成される画像表示部周辺に設けられ、ゲート配線およびソース配線に外部信号を入力する接続端子部を備えたものである。
また、遮光パターンは、冗長配線と電気的に接続され、画素電極の一部との間に絶縁膜を挟んで補助容量を形成するものである。
また、遮光パターンは、冗長配線と電気的に分離されているものである。
また、ゲート配線、補助容量電極、遮光パターン、および冗長配線は、それぞれ同材料で同層に形成されているものである。
【０００８】
また、ゲート配線の材料として、Ａｌ、Ｍｏ、Ｃｕ、またはこれらを主成分とする合金のいずれかを用いるものである。
また、ゲート配線の材料として、Ｎｄ組成０.１％以上５％未満のＡｌ-Ｎｄ系合金を用いるものである。
さらに、ゲート配線およびソース配線等の信号配線を接続端子部へ接続する配線の材料として、Ｃｒ、Ｗ、Ｔｉ、およびＴａのいずれかを用いるものである。
また、冗長配線は、２μｍ以上１０μｍ以下の線幅とするものである。
また、本発明に係わる液晶表示装置は、上記のいずれかに記載のＴＦＴアレイ基板と、透明電極およびカラーフィルタを有する対向電極基板との間に液晶が配置されているものである。
【０００９】
【発明の実施の形態】
実施の形態１．
以下に、本発明の実施の形態を図について説明する。図１は、本発明の実施の形態１であるチャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いたＴＦＴアレイ基板の製造工程を示す断面図、図２は本実施の形態によるＴＦＴアレイ基板のゲートレイヤーでの平面図である。図において、１は透明絶縁性基板であるガラス基板、２はゲート電極および配線、３はゲート電極および配線２と平行かつ交互に配置された冗長配線、４はゲート配線２から隣接する画素電極８の両側部に沿って垂直に伸びた枝状の補助容量電極であり、冗長配線３は、隣接するゲート配線２とのほぼ中央に位置するようにゲート配線２と平行に配置され、補助容量電極４と、その先端部で交差しており、隣接する一方のゲート電極および配線２と電気的に接続されている。また、４ａは、冗長配線３と、この冗長配線と隣接する他方のゲート配線２との間に画素電極の両側部に沿って配置され、冗長配線３と垂直な方向に隣接する他方のゲート配線２の近傍まで伸びた枝状のパターンである遮光パターンである。さらに、５はゲート絶縁膜、６、７はＴＦＴを構成するアモルファスシリコン膜およびｎ＋型アモルファスシリコン膜、８はＩＴＯ等の透明導電膜よりなる画素電極、９は端子電極、１０はコンタクトホール、１１はゲート配線２と交差するソース電極および配線、１２はドレイン電極、１３はＴＦＴを保護するためのシリコン窒化膜等の絶縁膜をそれぞれ示す。画素電極８は、複数本のゲート配線２およびソース配線１１の各交点に設けられたＴＦＴに接続されており、補助容量電極４は、画素電極８の一部との間にゲート絶縁膜５を挟んで補助容量を形成する。また、遮光パターン４ａは、冗長配線３と電気的に接続され、画素電極８の一部との間に絶縁膜を挟んで補助容量を形成しており、補助容量電極の役割を兼ねている。補助容量電極４、遮光パターン４ａ、冗長配線３、ゲート電極および配線２は、それぞれ同材料で同層に形成されている。また、画素電極８より構成される画像表示部周辺には、ゲート配線２およびソース配線１１に外部信号を入力する接続端子部である端子電極９が設けられている。
【００１０】
本実施の形態におけるＴＦＴアレイ基板の製造工程を図について説明する。まず、ガラス基板１の表面に、例えばＣｒ等の金属膜をスパッタリングにより４００nm程度成膜する。次にポジレジストを用い、レジストパターニングを行う。その際に一度、設計パターンと等しい線幅のマスクを用いて適正露光量で露光した後、再度上記マスクよりも遮光部の面積が大きい、すなわち、設計パターンよりも太い線幅、本実施の形態では３μｍ程度太めのマスクを用いて、適正露光量の２倍〜１０倍程度の露光エネルギーで露光を行う。
次に、硝酸第二セリウムアンモン、硝酸を主成分とするエッチング液を用い、Ｃｒ膜のエッチングを行い、図１(a)および図２に示すようなゲート電極および配線２、冗長配線３および枝状の補助容量電極４、遮光パターン４ａを形成する。この際に、エッチング液に硝酸が含まれているため、Ｃｒ膜はテーパー形状に加工され、膜厚が３００nm以上になってきた場合の上層の断線等を防止できる。
次に、ＰＣＶＤによってシリコン窒化膜よりなるゲート絶縁膜５、アモルファスシリコン膜６、ｎ＋型アモルファスシリコン膜７をそれぞれ例えば５００nm、２００nm、５０nm程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜６およびｎ＋アモルファスシリコン膜７を島状にパターニングする（図１(b)）。次に、ＩＴＯ膜をスパッタリングによって例えば１００nm程度成膜し、パターニングによって画素電極８および端子電極９を形成し、さらに、端子部分のコンタクトホール１０を形成する（図１(c)）。
【００１１】
次に、最下層が例えばＣｒやＴｉ１００nm程度、第２層がＡｌ-０.２at.％Ｃｕ３００nm程度、最上層がＣｒ５０nm程度の三層膜からなる金属膜を形成し、ソース電極および配線、ドレイン電極のパターニングを行い、三層膜のエッチングをする。その後、ドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜７を除去することにより、ソース電極および配線１１、ドレイン電極１２を形成した後、レジストを除去する（図１(d)）。最後にＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆い、画素電極８および端子電極９上の絶縁膜１３は除去する（図１(e)）。なお、本実施の形態では、ソース、ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でもかまわない。
【００１２】
なお、本実施の形態において、各配線の線幅は、図２に示すように、ゲート配線２幅を１５μｍ、冗長配線３幅を２μｍ、枝状の補助容量電極４および遮光パターン４ａの幅を６μｍとし、冗長配線３が隣接するゲート配線２相互間のほぼ中央に位置するように配置した。冗長配線３幅は、ゲート配線２が断線した場合、冗長配線３部の抵抗とゲート配線２全体の抵抗の直列となるため、配線幅は１〜２μｍ程度で良い。また、冗長配線３部は遮光部となるため、高開口率化の点からはなるべく細い方がよい。ただし、エッチング精度１〜２μｍ程度を考慮すると、仕上がり寸法で２μｍ程度が限界となる。よって、冗長配線３幅は２μｍ以上１０μｍ以下とすることで、冗長配線３として機能し、かつ開口率を上げることができ、クロストークによる表示むら等を低減することが可能となる。
【００１３】
以上のように作製されたＴＦＴアレイ基板では、パターンニング時の欠陥やエッチングの際のレジストの剥がれ等が原因となり、図３に示すような断線１４が生じた場合でも、冗長配線３を有するゲートレイヤーの構造をとっているため、信号は冗長配線３を伝わることができ、線状の欠陥とはならない。さらに、パターン欠陥１５が発生した場合にも、枝上の遮光パターン４ａの先端部付近に発生しない限り短絡とはならない。このように、本実施の形態によれば、従来多発していたゲートレイヤーでの断線および短絡による不良を低減することができる。
【００１４】
写真製版時に異物が混入した場合に発生するパターン欠陥の大きさは、実際の異物の大きさに比べ何倍もの大きさになることが多い。その発生機構を図４を用いて説明する。一般的に、金属薄膜２２が形成されたガラス基板１上に異物１６が付着した状態でレジスト１７を塗布した場合、図４(a)に示すように異物１６の周りではレジスト１７膜厚が設定膜厚より厚くなる。ここで、マスク１８を用いて通常膜厚のレジスト１７の露光条件で露光を行うと、異物１６付近では露光不足を生じ（図４(b)）、レジスト１７残を生じる（図４(c)）。図中、斜線部は、露光されたレジスト１７ａを示している。その結果、エッチング後には、図４(d)に示すような異物１６の何倍もの大きさのパターン欠陥１５となる。このような巨大なパターン欠陥１５が発生した場合には、枝状の遮光パターン４ａの先端部付近で短絡する確率が増える。そこで、適正露光量の２倍以上４倍以下の露光エネルギーで露光を行うことにより、パターン欠陥１５の大きさを異物１６そのものの大きさにとどめることが可能である。
【００１５】
図５は、追加露光エネルギーに対するパターン欠陥サイズを示す図である。追加露光を２倍程度行うことによって、パターン欠陥１５はほぼ異物１６そのものの大きさとなる。図６は、追加露光によるパターン欠陥サイズ縮小効果を説明する図である。図に示すように、十分な追加露光を行うことにより、異物１６周辺の厚いレジスト１７が完全に露光されるため、パターン欠陥１５のサイズが縮小され、金属薄膜２２よりなる配線間の短絡の発生確率を低減できる。
図７は、露光エネルギーとパターン細りの関係を示す図である。図中、Ａは通常のマスクパターンを用いて追加露光した場合、Ｂは設計レジストパターンより３μｍ太めのマスクパターンを用いて追加露光した場合での照射エネルギーとパターン細りの関係を示している。設計レジストパターンより３μｍ程度太めのマスクパターンを用いて追加露光することにより、パターンの細りを０.５μｍ以下に抑えることができる。さらに、露光機のスループットの点から予めレジストの細りを考慮して２μｍ程度太めのパターン設計として、通常の３倍の露光量で一回露光することによっても同様の効果が得られる。
【００１６】
実施の形態２．
図８は、本発明の実施の形態２であるチャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いたＴＦＴアレイ基板の製造工程を示す断面図である。図中、同一、相当部分には同一符号を付し説明を省略する。
本実施の形態におけるＴＦＴアレイ基板の製造工程を図について説明する。まず、ガラス基板１の表面に、例えばＭｏのような金属膜をスパッタリングにより４００nm程度成膜する。次にポジレジストを用い、レジストパターニングを行う。その際に一度、設計レジストパターンとなるマスクパターンを用いて適正露光量で露光後、再度設計レジストパターンより３μｍ程度太めのマスクパターンを用い、適正露光量の２倍〜１０倍程度のエネルギーで露光を行う。
次に、リン酸、酢酸および硝酸を主成分とするエッチング液を用い、Ｍｏ膜のエッチングを行い、図８(a)および図２に示すようなゲート電極および配線２、冗長配線３および枝状の補助容量電極４、遮光パターン４ａを形成する。この際に、エッチング液に硝酸が含まれているため、Ｍｏ膜はテーパー形状に加工され、膜厚が３００nm以上になってきた場合の上層の断線等を防止できる。また、ゲート配線２等の信号配線を画素外にある接続端子部へ接続する配線については、冗長配線構造にするのは困難であるため、Ｔｉ等の金属膜を用いるか、またはＴｉでＭｏ表層を覆う等して、断線の発生確率を低減することができる。
【００１７】
次に、ＰＣＶＤによってシリコン窒化膜よりなるゲート絶縁膜５、アモルファスシリコン膜６、ｎ＋型アモルファスシリコン膜７をそれぞれ例えば５００nm、２００nm、５０nm程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜６およびｎ＋アモルファスシリコン膜７を島状にパターニングする（図８(b)）。次に、Ｃｒ４００nm程度からなる金属膜を形成し、ソース電極および配線、ドレイン電極のパターニングを行い、金属膜のエッチングをする。その後、ドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜７を除去することにより、ソース電極および配線１１、ドレイン電極１２を形成した後、レジストを除去する（図８(c)）。最後に、ＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆い、ドレイン電極１２上と端子部分の絶縁膜１３は除去する（図８(d)）。次に、ＩＴＯ膜をスパッタリングによって例えば１００nm程度成膜し、パターニングによって画素電極８および端子電極９を形成する（図８(e)）。
【００１８】
本実施の形態によれば、上記実施の形態１と同様に、図２に示すようなゲートレイヤー構造をとっているため、図３に示すような断線１４、パターン欠陥１５に対して実施の形態１と同様の効果がある。また、ゲートレイヤーとして低抵抗材料のＭｏを使用した場合、ソース電極および配線１１、ドレイン電極１２を形成するＣｒ膜のエッチング時、さらに画素電極のＩＴＯをエッチング時に、一般的な塩酸、硝酸を主成分とするエッチング液によってシリコン窒化膜の欠損部で腐食を生じ断線１４を生じ易いが、本実施の形態の構造では断線１４による線状欠陥が生じ難いので、線状欠陥の発生確率を低減する効果がさらに高くなる。また、本実施の形態においても、追加露光を行った場合に実施の形態１と同様に配線間の短絡の発生確率を更に低減できる。また、冗長配線３幅を仕上がり寸法で２μｍ程度とすることは実施の形態１と同様に開口率を上げることができる。
なお、本実施の形態ではゲート電極および配線２の材料としてＭｏを用いたが、Ａｌ、Ｍｏ、Ｃｕ膜またはこれらを主成分とする合金等を用いてもよい。また、ゲート配線２およびソース配線１１等の信号配線を接続端子部へ接続する配線の材料としてＴｉを用いたが、Ｃｒ、Ｗ、Ｔｉ、Ｔａ等を用いてもよい。
【００１９】
実施の形態３．
図９は、本発明の実施の形態３であるチャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いたＴＦＴアレイ基板の製造工程を示す断面図である。図中、同一、相当部分には同一符号を付し説明を省略する。
本実施の形態におけるＴＦＴアレイ基板の製造工程を図について説明する。まず、ガラス基板１の表面に、Ｎｄ組成０.５at.％のＡｌ-Ｎｄ系合金膜をスパッタリングにより２００nm程度成膜する。次にポジレジストを用い、レジストパターニングを行う。その際に一度、設計レジストパターンとなるマスクパターンを用いて適正露光量で露光後、再度設計レジストパターンより３μｍ程度太めのマスクパターンを用い、適正露光量の２倍〜１０倍程度のエネルギーで露光を行う。
次に、リン酸、酢酸および硝酸を主成分とするエッチング液を用い、Ａｌ系合金膜のエッチングを行い、図９(a)および図２に示すようなゲート電極および配線２、冗長配線３および枝状の補助容量電極４、遮光パターン４ａを形成する。この際に、エッチング液の硝酸濃度を適当に調整することによって、Ａｌ合金膜はテーパー形状に加工され、膜厚が３００nm以上になってきた場合の上層の断線等を防止できる。本実施の形態では、膜厚を２００nmとしたので、ストレートエッチングでも構わない。また、信号配線を画素外にある接続端子部へ導く配線部については冗長配線構造にするのは困難であるため、Ｃｒ等を用いるか、またはＣｒ等でＡｌ系合金表層を覆う等してさらに断線の発生確率を低減することができる。
【００２０】
次に、ＰＣＶＤによってシリコン窒化膜よりなるゲート絶縁膜５、アモルファスシリコン膜６、ｎ＋型アモルファスシリコン膜７をそれぞれ例えば５００nm、２００nm、５０nm程度連続成膜する。さらに、トランジスタのチャネル部分を形成するため、アモルファスシリコン膜６およびｎ＋アモルファスシリコン膜７を島状にパターニングする（図９(b)）。次に、ＩＴＯ膜をスパッタリングによって例えば１００nm程度成膜し、パターニングによって画素電極８および端子電極９を形成し、さらに、端子部分のコンタクトホール１０を形成する（図９(c)）。
次に、最下層が例えばＣｒやＴｉ１００nm程度、第２層がＡｌ-０.２at.％Ｃｕ３００nm程度、最上層がＣｒ５０nm程度の三層膜からなる金属膜を形成し、ソース電極および配線、ドレイン電極のパターニングを行い、三層膜のエッチングをする。その後、ドライエッチングによってチャネル上のｎ＋アモルファスシリコン膜７を除去することにより、ソース電極および配線１１、ドレイン電極１２を形成した後、レジストを除去する（図９(d)）。最後にＴＦＴを保護するために、シリコン窒化膜等の絶縁膜１３で覆い、画素電極８および端子電極９上の絶縁膜１３は除去する（図９(e)）。なお、本実施の形態では、ソース、ドレイン材料として三層膜を用いたが、配線抵抗、画素電極形成プロセス等で特に問題を生じなければ、Ｍｏ、Ｃｒ等の単層膜、下層Ｃｒ、上層Ａｌ系合金等の二層膜でもかまわない。また、ゲート配線２の材料としてＮｄ組成０.５at.％のＡｌ-Ｎｄ系合金膜を用いたが、Ｎｄ組成０.１％以上５％未満であればよい。
【００２１】
本実施の形態によれば、上記実施の形態１および２と同様に、図２に示すようなゲートレイヤーでの構造をとっているため、図３に示すような断線１４、パターン欠陥１５に対して実施の形態１および２と同様の効果があり、従来多発していたゲートレイヤーでの断線による不良、短絡による不良を低減することができる。また、本実施の形態では、ゲートレイヤーとして低抵抗材料のＡｌ系合金を使用しているが、従来は画素電極８を形成するＩＴＯをエッチングする際、一般的な塩酸、硝酸を主成分とするエッチング液にシリコン窒化膜の欠損部で腐食を生じ、断線を発生しやすいため、これを防止するためにパターニング前にブラシ等の接触式の洗浄を行わないようにしていた。このため、パターン欠陥１５を生じやすく、Ａｌ系合金膜を使用することの障害となっていた。本実施の形態では、断線１４による線状欠陥の発生確率をさらに低減でき、パターン欠陥１５による配線間の短絡の発生確率も低減できたために、Ａｌ系合金を単層で用いることが可能となった。
【００２２】
また、Ａｌ-Ｃｕ、Ａｌ-Ｓｉ等の一般的なＡｌ系合金を用いた場合、その後の成膜等の熱履歴を経るとＡｌ系合金表面にはヒロックが発生する。このヒロックを生じると、ヒロック部分をシリコン窒化膜が覆いきれず、ＩＴＯエッチングの際に配線の至るところで腐食断線が発生する。このような場合には本発明のような冗長配線３を設けてもゲート配線２と冗長配線３双方ともに断線１４が発生し、本発明の効果が低減する。このような断線１４を防止するため、本実施の形態では、Ａｌ系合金として、Ａｌ-Ｎｄ０.５at.％を使用しており、表面にヒロックが発生しない。このため、低抵抗のＡｌ系合金の場合にも、本発明の構造が有効となる。また、本実施の形態においても、追加露光を行った場合に実施の形態１および２と同様に配線間の短絡の発生確率を更に低減できる。また、冗長配線３幅を仕上がり寸法で２μｍ程度とすることにより、実施の形態１および２と同様に開口率を上げることができる。
【００２３】
実施の形態４．
以下に、本発明の実施の形態４を図について説明する。図１０は、本発明の実施の形態４であるチャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いたＴＦＴアレイ基板のゲートレイヤーでの平面図、図１１は図１０中のＡ−Ｂ断面図である。なお、図中、同一、相当部分には同一符号を付し説明を省略する。本実施の形態によるＴＦＴアレイ基板は、枝状の遮光パターン４ｂの先端部を、冗長配線３と電気的に分離したことを特徴とするものである。
【００２４】
本実施の形態におけるＴＦＴアレイ基板の製造工程を説明する。まず、ガラス基板１の表面に、例えばＣｒ等の金属膜をスパッタリングにより４００nm程度成膜する。次にポジレジストを用い、レジストパターニングを行う。
次に、硝酸第二セリウムアンモン、硝酸を主成分とするエッチング液を用い、Ｃｒ膜のエッチングを行い、図１０および図１１に示すようなゲート電極および配線２、冗長配線３および枝状の補助容量電極４、遮光パターン４ｂを形成する。本実施の形態では、枝状の遮光パターン４ｂの先端部が冗長配線３と電気的に分離するように、３μｍ程度の隙間をあける構造とする。エッチングの際、エッチング液に硝酸が含まれているため、Ｃｒ膜はテーパー形状に加工され、膜厚が３００nm以上になってきた場合の上層の断線等を防止できる。なお、本実施の形態ではゲート材料としてＣｒ膜を用いたが、上記実施の形態２および３と同様に、低抵抗材料であるＭｏやＡｌ系合金を用いても同様の効果が得られる。
次に、ＰＣＶＤによってシリコン窒化膜よりなるゲート絶縁膜５、アモルファスシリコン膜６、ｎ＋型アモルファスシリコン膜７を連続成膜し、それ以降の工程は上記実施の形態１と同様である。
【００２５】
本実施の形態によれば、図１２に示すような断線１４が起こった場合、冗長配線３を持つゲートレイヤーの構造をとっているため、信号は冗長配線３を伝わることができ、線状の欠陥とはならない。さらに、パターン欠陥１５が枝状の遮光パターン４ｂの先端部分に発生し、遮光パターン４ｂの先端部とゲート電極及び配線２が電気的に短絡した場合でも、冗長配線３とは電気的に分離しているため、線状の表示欠陥とはならない。このように、本実施の形態によれば、従来多発していたゲートレイヤーでの断線、短絡による不良を低減することが可能である。
【００２６】
なお、上記実施の形態１〜４では、ＴＦＴアレイ基板の製造に一般的に使用されることの多いポジレジストを用いたが、ゲート工程のみネガレジストを用いることにより、レジスト残が発生し難い。ネガレジストの場合には、異物１６そのものがマスクとなってエッチング残が起こる場合のみ短絡となる。この場合もパターン欠陥１５のサイズは小さいため、配線間の短絡の発生確率を低減できる。
また、上記実施の形態１〜４では、チャネルエッチング型のアモルファスシリコン薄膜トランジスタを用いたＴＦＴアレイ基板について述べたが、チャネル保護膜型のアモルファスシリコン薄膜トランジスタを用いた場合にも同様の効果を得ることができる。
また、上記実施の形態１〜４によるＴＦＴアレイ基板と、透明電極およびカラーフィルタ等を有する対向電極基板との間に液晶を配置することにより、高開口率で表示品質に優れた液晶表示装置を高歩留まりで製造することが可能となる。
【００２７】
【発明の効果】
以上のように、本発明によれば、ゲート配線から隣接する画素電極の両側部に沿って垂直に伸びた枝状の補助容量電極と、隣接するゲート配線とのほぼ中央に位置するようにゲート配線と平行に配置され、枝状の補助容量電極とその先端部で交差する冗長配線と、冗長配線とこの冗長配線と隣接するゲート配線との間に画素電極の両側部に沿って配置され、冗長配線と垂直な方向に隣接するゲート配線の近傍まで伸びた枝状の遮光パターンを設けたので、ゲート配線に、パターニング時の欠陥やエッチングの際のレジストの剥がれ等に起因する断線が生じた場合にも、信号は冗長配線を伝わることができ、また、ゲート配線にパターン欠陥が発生した場合にも、枝状の遮光パターンの先端部付近に発生しない限り短絡とはならないため、ＴＦＴアレイ基板の断線、短絡に起因する線状の表示欠陥の発生を防ぐことができ、高開口率で表示品質に優れた液晶表示装置を得ることが可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態１であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図２】 本発明の実施の形態１であるＴＦＴアレイ基板のゲートレイヤーでの平面図である。
【図３】 本発明の実施の形態１であるＴＦＴアレイ基板の作用を説明する平面図である。
【図４】 ＴＦＴアレイ基板におけるパターン欠陥発生機構を説明する図である。
【図５】 追加露光エネルギーに対するパターン欠陥サイズを示す図である。
【図６】 追加露光によるパターン欠陥サイズ縮小効果を説明する図である。
【図７】 露光エネルギーとパターン細りの関係を示す図である。
【図８】 本発明の実施の形態２であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図９】 本発明の実施の形態３であるＴＦＴアレイ基板の製造方法を示す断面図である。
【図１０】 本発明の実施の形態４であるＴＦＴアレイ基板のゲートレイヤーでの平面図である。
【図１１】 本発明の実施の形態４であるＴＦＴアレイ基板のゲートレイヤーでのＡ−Ｂ断面図である。
【図１２】 本発明の実施の形態４であるＴＦＴアレイ基板の作用を説明する平面図である。
【図１３】 (a)は従来の共通補助容量方式のＴＦＴアレイ基板のゲートレイヤーでの平面図、(b)はアレイ工程完成時の平面図である。
【図１４】 (a)は従来の補助容量オンゲート方式のＴＦＴアレイ基板のゲートレイヤーでの平面図、(b)はアレイ工程完成時の平面図である。
【図１５】 従来の共通補助容量方式のＴＦＴアレイ基板の製造方法を示す断面図である。
【図１６】 従来のＴＦＴアレイ基板の問題点を説明する図である。
【図１７】 (a)は従来の冗長配線を用いたＴＦＴアレイ基板のゲートレイヤーでの平面図、(b)はアレイ工程完成時の平面図である。
【図１８】 従来の冗長配線を用いたＴＦＴアレイ基板の作用と問題点を説明する図である。
【符号の説明】
１  ガラス基板、２  ゲート電極および配線、３  冗長配線、
４  補助容量電極、４ａ、４ｂ  遮光パターン、５  ゲート絶縁膜、６  アモルファスシリコン膜、７  ｎ＋型アモルファスシリコン膜、８  画素電極、９  端子電極、
１０  コンタクトホール、１１  ソース電極および配線、
１２  ドレイン電極、１３  絶縁膜、１４  断線、１５  パターン欠陥、
１６  異物、１７  レジスト、１７ａ  露光されたレジスト、１８  マスク、
１９  共通配線、２２  金属薄膜。
【図１】
0004217287.tif 000002
【図２】
0004217287.tif 000003
【図３】
0004217287.tif 000004
【図４】
0004217287.tif 000005
【図５】
0004217287.tif 000006
【図６】
0004217287.tif 000007
【図７】
0004217287.tif 000008
【図８】
0004217287.tif 000009
【図９】
0004217287.tif 000010
【図１０】
0004217287.tif 000011
【図１１】
0004217287.tif 000012
【図１２】
0004217287.tif 000013
【図１３】
0004217287.tif 000014
【図１４】
0004217287.tif 000015
【図１５】
0004217287.tif 000016
【図１６】
0004217287.tif 000017
【図１７】
0004217287.tif 000018
【図１８】
0004217287.tif 000019