(57)【特許請求の範囲】
【請求項１】
主スイッチング素子のスイッチングによりトランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を出力回路により整流平滑して出力電圧を取り出すと共に、前記トランスの二次側で前記出力電圧を直接的に安定化させるために、前記出力回路に接続される二次側半導体スイッチ素子と、この二次側半導体スイッチ素子の動作タイミングを制御するスイッチ素子制御手段とからなる二次側ポストレギュレータを備えたスイッチング電源装置において、前記一次巻線の両端間にアクティブクランプ回路を接続し、前記主スイッチング素子のオンおよびオフにそれぞれ合わせて前記二次側半導体スイッチ素子に主スイッチング素子の周波数の２倍の周波数を有し出力電圧の電圧変動を反映したパルス駆動信号を供給するように前記スイッチ素子制御手段を構成すると共に、前記トランスの二次巻線に接続する全波整流回路を前記出力回路に備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記主スイッチング素子のオンオフに同期した整流スイッチ素子により前記全波整流回路を構成したことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記全波整流回路の整流電圧を検出する電圧検出手段と、前記出力回路からの出力電流が動作レベルを越えたときに、前記二次側半導体スイッチ素子をオフにして過電流保護を行なう過電流保護手段とを備え、前記電圧検出手段で検出される整流電圧に応じて、前記動作レベルを可変するように構成したことを特徴とする請求項１または２記載のスイッチング電源装置。
【請求項４】
前記全波整流回路の整流電圧を検出する電圧検出手段と、前記出力回路からの出力電流が動作レベルを越えたときに、前記二次側半導体スイッチ素子をオフにして過電流保護を行なう過電流保護手段とを備え、前記二次側半導体スイッチ素子を流れる電流ピーク値が、前記主スイッチング素子のオンとオフで一定となるように、該二次側半導体スイッチ素子を制御する構成としたことを特徴とする請求項１または２記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランスの二次側にある出力回路に接続した二次側半導体スイッチ素子により出力電圧を調整する二次側ポストレギュレータを備えたスイッチング電源装置に関する。
【０００２】
【発明が解決しようとする課題】
一般に、多出力のスイッチング電源装置にあっては、１個の主トランスに複数の二次巻線を備えると共に、個々の二次巻線に整流平滑回路などからなる出力回路を接続してなり、主スイッチング素子のスイッチング動作に伴ない、主トランスの一次巻線に入力電圧を断続的に印加することで、各出力回路からそれぞれ所定の直流出力電圧を取り出すように構成している。また、それぞれの出力電圧は、主スイッチング素子を制御するための制御フィードバック回路により、直接的または間接的に調整される。
【０００３】
上記制御フィードバック回路は、一つの出力回路からの出力電圧（メイン出力電圧）を検出して、負荷の変動や入力電圧の変動を補償するように、主スイッチング素子のスイッチングを制御しており、これにより調整されたメイン出力電圧の安定化を図っている。制御フィードバック回路による調整方法は多数知られており、例えば主スイッチング素子へのパルス駆動信号の導通幅を制御するパルス幅変調（ＰＷＭ）は、幅広く用いられているメイン出力電圧の調整方法の一つである。しかし、メイン出力電圧以外の補助出力電圧は、制御フィードバック回路により間接的にしか調整することができないので、補助出力電圧の安定化を図るための付加的な技術が必要となってくる。
【０００４】
そこで考えられたのが、例えば特開平１１−２８９７６４号公報などで開示されるような、二次側ポストレギュレータ（secondary side post regulator）と呼ばれるスイッチング電源装置の回路トポロジーであり、その回路例を図７で示す。同図において、１，２は直流入力電圧Ｖinが印加される入力端子、３は入力側と出力側とを絶縁する主トランスで、この主トランス３の一次巻線４と例えばＭＯＳ型ＦＥＴからなる主スイッチング素子６との直列回路が、入力端子１，２間に接続される。そして、後述するＰＷＭ制御手段31からスイッチング素子６のゲートにパルス駆動信号が供給され、このスイッチング素子６がスイッチング動作を繰り返すことで、トランス３の一次巻線４に直流入力電圧Ｖinが断続的に印加されるようになっている。
【０００５】
一方、主トランス３は複数の直流出力電圧Ｖo1，Ｖo2を各々取り出すために、各出力電圧Ｖo1，Ｖo2に対応した第１の二次巻線５Ａおよび第２の二次巻線５Ｂを備えている。第１の二次巻線５Ａには、整流ダイオード11，転流ダイオード12，チョークコイル13および平滑コンデンサ14からなる整流平滑回路を備えた第１の出力回路15が接続される。同様に、別の第２の二次巻線５Ｂにも、整流ダイオード21，転流ダイオード22，チョークコイル23および平滑コンデンサ24からなる整流平滑回路を備えた第２の出力回路25が接続される。
【０００６】
より具体的には、二次巻線５Ａのドット側端子に整流ダイオード11のアノードを接続し、二次巻線５Ａの非ドット側端子にアノードを接続した転流ダイオード12のカソードを、整流ダイオード11のカソードに接続し、さらに転流ダイオード12の両端間にチョークコイル13と平滑コンデンサ14との直列回路を接続して第１の出力回路15を構成すると共に、平滑コンデンサ14の両端に出力端子16，17を接続する。また、二次巻線５Ｂのドット側端子に整流ダイオード21のアノードを接続し、二次巻線５Ｂの非ドット側端子にアノードを接続した転流ダイオード22のカソードを、整流ダイオード21のカソードに接続し、さらに転流ダイオード22の両端間にチョークコイル23と平滑コンデンサ24との直列回路を接続して第２の出力回路25を構成すると共に、平滑コンデンサ24の両端に出力端子26，27を接続する。
【０００７】
そして、主スイッチング素子６がオンするのに伴ない、トランス３の一次巻線４に入力電圧Ｖinが印加され、これにより二次巻線５Ａのドット側端子に正極性の電圧が発生すると、整流ダイオード11が導通する一方で転流ダイオード12は非導通となり、二次巻線５Ａから整流ダイオード11およびチョークコイル13を介して、平滑コンデンサ14や出力端子16，17間に接続する負荷（図示せず）にエネルギーが供給される。一方、主スイッチング素子６がオフして、トランス３の一次巻線４への入力電圧Ｖinの供給が途絶え、二次巻線５Ａの非ドット側端子に正極性の電圧が発生すると、今度は転流ダイオード12が導通する一方で整流ダイオード11は非導通となり、それまでチョークコイル13に蓄えられていたエネルギーが、転流ダイオード12を通して出力端子16，17間の負荷に供給される。
【０００８】
同様に、主スイッチング素子６がオンして、二次巻線５Ｂのドット側端子に正極性の電圧が発生すると、整流ダイオード21が導通する一方で転流ダイオード22は非導通となり、二次巻線５Ｂから整流ダイオード21およびチョークコイル23を介して、平滑コンデンサ24や出力端子26，27間に接続する負荷にエネルギーが供給される。一方、主スイッチング素子６がオフして、二次巻線５Ｂの非ドット側端子に正極性の電圧が発生すると、転流ダイオード22が導通する一方で整流ダイオード21は非導通となり、それまでチョークコイル23に蓄えられていたエネルギーが、転流ダイオード22を通して出力端子26，27間の負荷に供給される。
【０００９】
前記第２の出力回路25からの出力電圧Ｖo2を直接的に安定化させ、かつ第１の出力回路15からの出力電圧Ｖo1を間接的に安定化させる帰還ループとして、この出力電圧Ｖo2を監視して主スイッチング素子６へのパルス駆動信号の導通幅を制御するＰＷＭ制御手段31が設けられる。これとは別に、トランス３の二次巻線５Ａ側で第１の出力回路15からの出力電圧Ｖo1を直接的に安定化させるために、出力回路15を構成する整流ダイオード11のカソードと転流ダイオード12およびチョークコイル13の接続点との間に、例えばＭＯＳ型ＦＥＴからなる二次側半導体スイッチ素子32が挿入接続されると共に、出力電圧Ｖo1の変動を監視して、スイッチ素子32の動作タイミングを決めるスイッチ素子制御手段33が設けられる。
【００１０】
上記構成において、マグアンプと称される磁気増幅器に代わり二次側半導体スイッチ素子32を整流ダイオード11と直列に接続する主な理由は、整流ダイオード11の漏れ電流によってマグアンプがリセットすると、出力端子16，17間より取り出せる出力電力が低下するからである。また、マグアンプの場合は、過電流保護を行なうのが困難で、軽負荷若しくは無負荷時におけるレギュレーション特性も悪い。さらにスイッチング周波数が高くなる程、マグアンプの部品コストが上昇する問題もある。その点、二次側半導体スイッチ素子32を用いた二次側ポストレギュレータは、そうした一連の問題を回避することができる。
【００１１】
ここでのスイッチ素子制御手段33は、主スイッチング素子６と同時にスイッチ素子32をターンオフさせ、スイッチ素子32のターンオンのタイミングを可変する先端エッジ変調系の制御か、あるいは一次側スイッチ素子である主スイッチング素子６と同時にスイッチ素子32をターンオンさせ、スイッチ素子32のターンオフのタイミングを可変する後端エッジ変調系の制御のいずれかを採用する。但し、ＰＷＭ制御手段31が主スイッチング素子６のピーク電流モード制御を採用して、スイッチング周期毎に主スイッチング素子６を流れるピーク電流を制限し、過電流の保護を行なう場合には、各出力回路15，25の出力電流を反映した電流が主スイッチング素子６を流れるので、ＰＷＭ制御手段31が適性に動作するようにするために、スイッチ素子制御手段33により先端エッジ変調系の制御を行なうように構成するのが好ましい。
【００１２】
しかし、上記二次側半導体スイッチ素子32を用いた二次側ポストレギュレータのスイッチング電源装置では、出力回路15が整流ダイオード11のみを備えたいわゆる半波整流型で、主スイッチング素子６のスイッチング周波数を上げても、チョークコイル13の入力側電圧に相当する転流コンデンサ12の両端間電圧ＶS1が、主スイッチング素子６のオフ期間中はゼロボルトになっているため、平滑フィルタ回路を構成するチョークコイル13や平滑コンデンサ14、ひいては出力回路15の極端な小型化が難しいという問題を有していた。
【００１３】
本発明は、上記の課題に着目して成されたものであって、その目的は、二次側ポストレギュレータのスイッチング電源装置において、簡単な構成でありながら、出力回路の極端な小型化を容易に達成できるようにすることにある。
【００１４】
【課題を解決するための手段】
本発明における請求項１のスイッチング電源装置は、上記目的を達成するために、主スイッチング素子のスイッチングによりトランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を出力回路により整流平滑して出力電圧を取り出すと共に、前記トランスの二次側で前記出力電圧を直接的に安定化させるために、前記出力回路に接続される二次側半導体スイッチ素子と、この二次側半導体スイッチ素子の動作タイミングを制御するスイッチ素子制御手段とからなる二次側ポストレギュレータを備えたスイッチング電源装置において、前記一次巻線の両端間にアクティブクランプ回路を接続し、前記主スイッチング素子のオンおよびオフにそれぞれ合わせて前記二次側半導体スイッチ素子に主スイッチング素子の周波数の２倍の周波数を有し出力電圧の電圧変動を反映したパルス駆動信号を供給するように前記スイッチ素子制御手段を構成すると共に、前記トランスの二次巻線に接続する全波整流回路を前記出力回路に備えたことを特徴とする。
【００１５】
この場合、主スイッチング素子のスイッチングに伴ない、トランスの二次巻線間に発生する電圧が、全波整流回路によって全波整流される。すなわち、主スイッチング素子のオフ期間中においても、全波整流回路からの整流後の電圧はゼロボルトにならず、従来の半波整流回路に比べて、整流出力の周波数が２倍になる。したがって、スイッチ素子制御手段から二次側半導体スイッチ素子へのパルス駆動信号を、主スイッチング素子のオンおよびオフにそれぞれ合わせて送り出すようにすれば、整流回路を全波整流回路にしただけの簡単な構成でありながら、出力回路を極端に小型化することができる。
【００１６】
また、本発明における請求項２のスイッチング電源装置は、前記主スイッチング素子のオンオフに同期した整流スイッチ素子により、前記全波整流回路を構成している。
【００１７】
この場合、整流スイッチ素子のオン抵抗は整流ダイオードよりも小さく、出力回路の損失を小さくできると共に、出力回路の大電流低出力電圧化にも容易に対応できる。
【００１８】
また、本発明における請求項３のスイッチング電源装置は、前記全波整流回路の整流電圧を検出する電圧検出手段と、前記出力回路からの出力電流が動作レベルを越えたときに、前記二次側半導体スイッチ素子をオフにして過電流保護を行なう過電流保護手段とを備え、前記電圧検出手段で検出される整流電圧に応じて、前記動作レベルを可変するように構成したものである。
【００１９】
この場合、タップ電圧検出手段で検出される整流電圧に基づき、過電流保護手段の動作レベルが可変するので、二次側半導体スイッチ素子を流れる電流ピーク値の高低に応じて、過電流保護の動作レベルも変動する。したがって、過電流保護手段は安定した過電流保護動作を得ることが可能になる。
【００２０】
また、本発明における請求項４のスイッチング電源装置は、前記全波整流回路の整流電圧を検出する電圧検出手段と、前記出力回路からの出力電流が動作レベルを越えたときに、前記二次側半導体スイッチ素子をオフにして過電流保護を行なう過電流保護手段とを備え、前記二次側半導体スイッチ素子を流れる電流ピーク値が、前記主スイッチング素子のオンとオフで一定となるように、該二次側半導体スイッチ素子を制御する構成としたことを特徴とする請求項１または２記載のスイッチング電源装置。
【００２１】
この場合、二次側半導体スイッチ素子を流れる電流ピーク値が、主スイッチング素子のオンとオフで一定となるように、二次側半導体スイッチ素子を制御するため、二次側半導体スイッチ素子を流れる電流ピーク値が、主スイッチング素子のオンとオフとに拘らず略一定となり、過電流保護手段は安定した過電流保護動作を得ることが可能になる。
【００２２】
【発明の実施形態】
以下、本発明における好ましい各実施態様について、添付図面を参照して詳細に説明する。なお、上記従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００２３】
図１は、本発明の第１実施例を示す回路図である。同図において、第１の出力回路15に備えた整流回路18は、二次巻線５Ａに発生した電圧を全波整流する２個の整流ダイオード11Ａ，11Ｂを備えたいわゆる中点タップの全波整流回路からなる。具体的には、整流回路18は、二次巻線５Ａの一端であるドット側端子に一方の整流ダイオード11Ａのアノードを接続し、二次巻線５Ａの他端である非ドット側端子に他方の整流ダイオード11Ｂのアノードを接続し、双方の整流ダイオード11Ａ，11Ｂのカソードどうしを接続して構成され、この整流ダイオード11Ａ，11Ｂのカソード接続点と、二次巻線５Ａの中点タップとの間に全波整流された電圧を発生させるようにしている。そして本実施例では、整流ダイオード11Ａ，11Ｂのカソード接続点に二次側半導体スイッチ素子32の一端（ソース）を接続し、二次側半導体スイッチ素子32の他端（ドレイン）と二次巻線５Ａの中点タップとの間に転流ダイオード12を接続し、さらに転流ダイオード12の両端間にチョークコイル13と平滑コンデンサ14との直列回路を接続して第１の出力回路15を構成している。
【００２４】
上記構成においては、二次側半導体スイッチ素子32にＭＯＳ型ＦＥＴを用いているが、マグアンプ以外の例えばＩＧＢＴ素子などを用いてもよい。また、ＰＷＭ制御手段31にてその出力電圧Ｖo2が直接的に安定制御される第2の出力回路25についても、例えば整流回路28を中点タップの全波整流回路に変更してもよい。ここでのスイッチ素子制御手段33は、各整流ダイオード11Ａ，11Ｂの導通期間中に、出力電圧Ｖo1の電圧変動を反映したパルス駆動信号を二次側半導体スイッチ素子32に供給する。すなわち、主スイッチング素子６のオフ期間中にも、二次側半導体スイッチ素子32にパルス駆動信号を供給する点が、従来例におけるスイッチ素子制御手段33と異なる。
【００２５】
一方、トランス３の一次側には、コンデンサ41と補助スイッチング素子42との直列回路からなるアクティブクランプ回路43が、一次巻線４の両端間に接続される。主スイッチング素子６と補助スイッチング素子42は，お互いがともにオフになる期間（デッドタイム）を有しながら、交互にオン・オフされる。これにより主スイッチング素子６や補助スイッチング素子42のゼる電圧スイッチングを達成すると共に、主スイッチング素子６のオフにおける一次巻線４の両端間電圧の上昇を、コンデンサ41によりクランプすることができる。なお、その他の構成は、従来例で示したものと共通である。
【００２６】
次に、上記構成についてその作用を説明すると、主スイッチング素子６がオンし、トランス３の一次巻線４に入力電圧Ｖinが印加されると、二次巻線５Ａ，５Ｂの各ドット側端子にいずれも正極性の電圧が発生する。このとき第１の出力回路15では、整流ダイオード11Ａが導通する一方で、別の整流ダイオード11Ｂは非導通となる。したがって、二次側半導体スイッチ素子32がオンしていれば、二次巻線５Ａから整流ダイオード11およびチョークコイル13を介して、平滑コンデンサ14や出力端子16，17間に接続する負荷にエネルギーが供給される。また第２の出力回路25では、整流ダイオード21が導通する一方で転流ダイオード22は非導通となり、二次巻線５Ｂから整流ダイオード21およびチョークコイル23を介して、平滑コンデンサ24や出力端子26，27間に接続する負荷にエネルギーが供給される。
【００２７】
一方、主スイッチング素子６がオフし、二次巻線５Ａ，５Ｂの非ドット側端子に正極性の電圧が発生すると、今度は第１の出力回路15において、整流ダイオード11Ｂが導通する一方で、整流ダイオード11Ａは非導通となる。したがってこの時にも、二次側半導体スイッチ素子32がオンしていれば、二次巻線５Ａから整流ダイオード11およびチョークコイル13を介して、平滑コンデンサ14や出力端子16，17間に接続する負荷にエネルギーが供給される。また第２の出力回路25では、整流ダイオード21が導通する一方で転流ダイオード22は非導通となり、二次巻線５Ｂから整流ダイオード21およびチョークコイル23を介して、平滑コンデンサ24や出力端子26，27間に接続する負荷にエネルギーが供給される。
【００２８】
さらに第１の出力回路15において、二次側半導体スイッチ素子32がオフすると、整流回路18が後段のチョークコイル13やコンデンサ14と切り離された状態になる。この場合は、転流ダイオード12がオンして、チョークコイル13に蓄えられていたエネルギーが、転流ダイオード12を通して出力端子16，17間の負荷に供給される。
【００２９】
本実施例では、トランス３の二次巻線５に発生した電圧が、２つの整流ダイオード11Ａ，11Ｂからなる整流回路18によって全波整流されるので、従来のような半波整流回路に比べて、整流回路18からの整流出力の周波数が２倍になる上に、負荷への出力電流のリップル成分も小さくなる。したがって、スイッチ素子制御手段33から二次側半導体スイッチ素子32に供給するパルス駆動信号の周波数も、主スイッチング素子６のオンおよびオフにそれぞれ合わせて２倍にすれば、平滑フィルタ回路を構成するチョークコイル13や平滑コンデンサ14を極端に小型化することができる。
【００３０】
以上のように本実施例では、主スイッチング素子６のスイッチングによりトランス３の一次巻線４に入力電圧Ｖinを断続的に印加し、トランス３の二次巻線５に発生した電圧を出力回路15により整流平滑して出力電圧Ｖo1を取り出すと共に、トランス３の二次側で出力電圧Ｖo1を直接的に安定化させるために、出力回路15に接続される二次側半導体スイッチ素子32と、この二次側半導体スイッチ素子32の動作タイミングを制御するスイッチ素子制御手段33とからなる二次側ポストレギュレータを備えたスイッチング電源装置において、主スイッチング素子６のオンおよびオフにそれぞれ合わせて二次側半導体スイッチ素子32にパルス駆動信号を供給するようにスイッチ素子制御手段32を構成すると共に、トランス３の二次巻線５に接続する全波整流回路である整流回路18を出力回路15に備えている。
【００３１】
この場合、主スイッチング素子６のスイッチングに伴ない、トランス３の二次巻線５間に発生する電圧が、整流回路18によって全波整流される。すなわち、主スイッチング素子６のオフ期間中においても、整流回路18による整流後の電圧はゼロボルトにならず、従来の半波整流回路に比べて、整流回路18からの整流出力の周波数が２倍になる。したがって、スイッチ素子制御手段33から二次側半導体スイッチ素子32へのパルス駆動信号を、主スイッチング素子６のオンおよびオフにそれぞれ合わせて送り出すようにすれば、整流回路18を全波整流回路にしただけの簡単な構成でありながら、チョークコイル13や平滑コンデンサ14ひいては出力回路15を極端に小型化することができる。
【００３２】
次に、本発明の第２実施例を図２に基づき説明する。なお、上記第１実施例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００３３】
本実施例においては、第１実施例における二次巻線５Ｂに代わり、２つの二次巻線５Ｃ，５Ｄを設けると共に、各二次巻線５Ｃ，５ＤにＭＯＳ型ＦＥＴからなる整流スイッチ素子51Ｃ，51Ｄをそれぞれ接続して整流回路18を構成する。具体的には、整流回路18は、二次巻線５Ｃのドット側端子と二次巻線５Ｄの非ドット側端子とを接続し、二次巻線５Ｃの非ドット側端子に整流スイッチ素子51Ｃの一端（ドレイン）を接続し、二次巻線５Ｄのドット側端子に整流スイッチ素子51Ｄの一端（ドレイン）を接続し、整流スイッチ素子51Ｃ，51Ｄのソースどうしを接続し、さらに抵抗52を介して二次巻線５Ｃのドット側端子を整流スイッチ素子51Ｃの制御端子（ゲート）に接続し、抵抗53を介して二次巻線５Ｄの非ドット側端子を整流スイッチ素子51Ｄの制御端子（ゲート）に接続して構成される。そして本実施例では、二次巻線５Ｃのドット側端子と二次巻線５Ｄの非ドット側端子との接続点に二次側半導体スイッチ素子32の一端（ソース）を接続し、二次側半導体スイッチ素子32の他端（ドレイン）と整流スイッチ素子51Ｃ，51Ｄのソース接続点との間に、前記転流ダイオード12に代わるＭＯＳ型ＦＥＴからなる転流スイッチ素子55を接続すると共に、転流スイッチ素子55の両端間にチョークコイル13と平滑コンデンサ14との直列回路を接続して第１の出力回路15を構成している。なお、それ以外の構成は第１実施例と共通している。
【００３４】
そして本実施例においては、主スイッチング素子６がオンし、トランス３の一次巻線４に入力電圧Ｖinが印加されると、二次巻線５Ｃ，５Ｄの各ドット側端子にいずれも正極性の電圧が発生する。このとき第１の出力回路15では、抵抗52を介して整流スイッチ素子51Ｃのゲートに駆動電圧が印加され、この整流スイッチ素子51Ｃが導通する一方で、別の整流スイッチ素子51Ｃのゲートには駆動電圧が印加されず、この整流スイッチ素子51Ｃは非導通となる。したがって、二次側半導体スイッチ素子32がオンしていれば、二次巻線５Ａから整流ダイオード11およびチョークコイル13を介して、平滑コンデンサ14や出力端子16，17間に接続する負荷にエネルギーが供給される。
【００３５】
一方、主スイッチング素子６がオフし、二次巻線５Ａ，５Ｂの非ドット側端子に正極性の電圧が発生すると、今度は第１の出力回路15において、抵抗53を介して整流スイッチ素子51Ｄのゲートに駆動電圧が印加され、この整流スイッチ素子51Ｄが導通する一方で、別の整流スイッチ素子51Ｃのゲートには駆動電圧が印加されず、この整流スイッチ素子51Ｃは非導通となる。したがってこの時にも、二次側半導体スイッチ素子32がオンしていれば、二次巻線５Ａから整流ダイオード11およびチョークコイル13を介して、平滑コンデンサ14や出力端子16，17間に接続する負荷にエネルギーが供給される。
【００３６】
さらに第１の出力回路15において、二次側半導体スイッチ素子32がオフすると、整流回路18が後段のチョークコイル13やコンデンサ14と切り離された状態になる。この場合、転流スイッチ素子55のゲートにパルス駆動信号を供給して、この転流スイッチ素子55をオンさせれば、チョークコイル13に蓄えられていたエネルギーが、転流スイッチ素子55を通して出力端子16，17間の負荷に供給される。
【００３７】
以上のように本実施例では、主スイッチング素子６のオンオフに同期した整流スイッチ素子51Ｃ，51Ｄにより、全波整流回路となる整流回路18を構成している。この場合、整流スイッチ素子51Ｃ，51Ｄのオン抵抗は、第１実施例における整流ダイオード11Ａ，11Ｂよりも小さく、出力回路15の損失を小さくできると共に、出力回路15の大電流低出力電圧化にも容易に対応できる。
【００３８】
ところで、図１や図２に示すような第１の出力回路15に全波整流回路18を備えた回路トポロジーでは、第１の出力回路15に入力する電圧、すなわち、トランス３の二次巻線に発生する電圧が、主スイッチング素子６のオンとオフでそれぞれ異なるため、図３の波形図に示すように、二次側半導体スイッチ素子32のドレイン・ソース間を流れるパルス毎のピーク電流値が、主スイッチング素子６のオンとオフで各々違っている。したがって、この電流を検出して、スイッチ素子制御手段33に過電流保護（ＯＣＰ）機能を付加したときに、過電流保護が働く動作レベルＰを、図３に示すように一定値に設定した場合には、安定した過電流保護動作を得ることが難しいという問題がある。
【００３９】
こうした問題を解決した回路例を、第３実施例として図４に示す。なお、上記第１実施例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００４０】
ここでは、二次巻線５Ａの各端（ドット側端子および非ドット側端子）に発生するタップ電圧、すなわち整流回路18からの整流電圧を検出するタップ電圧検出手段61を設ける。スイッチ素子制御手段33は、出力回路15からの出力電流が動作レベルＰを越えたときに、二次側半導体スイッチ素子32を強制的にオフにして過電流保護を行なう過電流保護手段62を備えているが、特に本実施例での過電流保護手段62は、タップ電圧検出手段61が検出するタップ電圧に応じて、動作レベルを可変するように構成している。
【００４１】
なお、図２に示す回路トポロジーでは、二次巻線５Ｃのドット側端子と、二次巻線５Ｄの非ドット側端子に発生するタップ電圧を検出するように、タップ電圧検出手段61を設ければよい。さらに、タップ電圧検出手段61は、トランス３の一次巻線４の各端（ドット側端子および非ドット側端子）に発生するタップ電圧を検出する構成としてもよい。それ以外の構成は、図１と共通している。
【００４２】
次に、上記構成についてその作用を、図５の波形図に基づき説明する。同図において、上段は整流回路18からの整流電圧、下段は過電流保護の動作レベルＰである。
【００４３】
タップ電圧検出手段61は、主スイッチング素子６のオンオフ動作に伴なって導通する整流ダイオード11Ａ若しくは整流ダイオード11Ｂの一端に発生する二次巻線５Ａの電圧、すなわち図５の上段に示すように、整流ダイオード11Ａ，11Ｂのカソード接続点と中点タップ間に発生する整流回路18からの整流電圧を、検出信号としてスイッチ素子制御手段33に送り出す。このときスイッチ素子制御手段33にある過電流保護手段62は、検出信号の電圧レベルが高ければ、二次側半導体スイッチ素子32を流れる電流ピーク値が高いものと判断して、過電流保護の動作レベルＰを高く設定し、逆に検出信号の電圧レベルが低ければ、二次側半導体スイッチ素子32を流れる電流ピーク値が低いものと判断して、過電流保護の動作レベルＰを低く設定する。こうすることで、二次側半導体スイッチ素子32を流れる電流ピーク値に応じて、過電流保護の動作レベルＰが可変し、結果的に安定した過電流保護動作を得ることが可能になる。
【００４４】
以上のように本実施例によれば、整流回路18からの整流電圧を検出する電圧検出手段としてのタップ電圧検出手段61と、出力回路15からの出力電流が動作レベルＰを越えたときに、二次側半導体スイッチ素子32をオフにして過電流保護を行なう過電流保護手段62とを備え、タップ電圧検出手段61で検出される整流電圧に応じて、動作レベルＰを可変するように構成している。
【００４５】
このようにすると、タップ電圧検出手段61で検出される整流電圧に基づき、過電流保護手段62の動作レベルＰが可変するので、二次側半導体スイッチ素子32を流れる電流ピーク値の高低に応じて、過電流保護の動作レベルＰも変動する。したがって、過電流保護手段62は安定した過電流保護動作を得ることが可能になる。
【００４６】
また、別の例として、動作レベルＰを一定にする代わりに、タップ電圧検出手段61で検出される整流電圧に応じて、二次側半導体スイッチ素子32を流れる電流ピーク値が、主スイッチング素子６のオンとオフで一定となるように、二次側半導体スイッチ素子32を制御してもよい。
【００４７】
その具体的な例を、図６の波形図に基づき説明する。なお、この図６において、上段は整流回路18からの整流電圧で、以下、スイッチ素子制御手段33に内蔵する発振回路の基準三角波と、二次側半導体スイッチ素子33に供給するパルス駆動信号をそれぞれ示している。
【００４８】
スイッチ素子制御手段33は、発振回路（図示せず）からの基準三角波を出力電圧Ｖo1の検出レベルＤと比較し、出力電圧Ｖo1の検出レベルＤよりも基準三角はの電圧レベルが高ければ、二次側半導体スイッチ素子33にＨ（高）レベルのパルス駆動信号を供給する。特に本実施例では、整流回路18からの整流電圧が高い程、基準三角波のスロープすなわち傾斜を急にし、整流回路18からの整流電圧が高い程、基準三角波のスロープを緩やかにして、二次側半導体スイッチ素子32へのパルス駆動信号の導通幅を可変する。これにより、二次側半導体スイッチ素子32を流れる電流ピーク値が、主スイッチング素子６のオンとオフとに拘らず略一定となり、過電流保護手段62は安定した過電流保護動作を得ることが可能になる。
【００４９】
以上のように、この変形例では、二次側半導体スイッチ素子32を流れる電流ピーク値が、主スイッチング素子６のオンとオフで一定となるように、スイッチ素子制御手段33が二次側半導体スイッチ素子32を制御している。
【００５０】
この場合、二次側半導体スイッチ素子32を流れる電流ピーク値が、主スイッチング素子６のオンとオフで一定となるように、二次側半導体スイッチ素子32を制御するため、二次側半導体スイッチ素子32を流れる電流ピーク値が、主スイッチング素子６のオンとオフとに拘らず略一定となり、過電流保護手段62は安定した過電流保護動作を得ることが可能になる。
【００５１】
なお、本発明は上記実施例に限定されるものではなく、種々の変形が可能である。例えば主スイッチング素子６は、実施例におけるＭＯＳ型ＦＥＴに限らず、それ以外の各種のスイッチング素子を利用することができる。
【００５２】
【発明の効果】
本発明における請求項１のスイッチング電源装置によれば、二次側ポストレギュレータのスイッチング電源装置において、簡単な構成でありながら、出力回路の極端な小型化を容易に達成できる。
【００５３】
本発明における請求項２のスイッチング電源装置によれば、出力回路の損失を小さくできると共に、出力回路の大電流低出力電圧化にも容易に対応できる。
【００５４】
本発明における請求項３のスイッチング電源装置によれば、安定した過電流保護動作を得ることが可能になる。
【００５５】
本発明における請求項４のスイッチング電源装置によれば、安定した過電流保護動作を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すスイッチング電源装置の回路図である。
【図２】本発明の第２実施例を示すスイッチング電源装置の回路図である。
【図３】本発明の各実施例に共通して、二次側半導体スイッチ素子のドレイン・ソース間を流れる電流を示す波形図である。
【図４】本発明の第３実施例を示すスイッチング電源装置の回路図である。
【図５】本発明の第３実施例を示す出力回路各部の波形図である。
【図６】本発明の別の実施例を示す出力回路各部の波形図である。
【図７】従来例を示すスイッチング電源装置の回路図である。
【符号の説明】
３  トランス
４  一次巻線
５  二次巻線
６  主スイッチング素子
15  第１の出力回路（出力回路）
18  制御回路
32  二次側半導体スイッチ素子
33  スイッチ素子制御手段
51Ｃ，51Ｄ  整流スイッチ素子
61  タップ電圧検出手段（電圧検出手段）
62  過電流保護手段
【図１】
0004217821.tif 000002
【図２】
0004217821.tif 000003
【図３】
0004217821.tif 000004
【図４】
0004217821.tif 000005
【図５】
0004217821.tif 000006
【図６】
0004217821.tif 000007
【図７】
0004217821.tif 000008