(57)【特許請求の範囲】
【請求項１】
ＦＥＴゲートと入力端子間に接続された入力整合回路及び前記ＦＥＴのドレインと出力端子間に接続された出力整合回路を有する高周波増幅器において、
前記入力整合回路の入力側にカップリングコンデンサを介してλ／４電気長線路及びＰＩＮダイオードの直列回路を接続し、前記ＰＩＮダイオードの一端を接地すると共に前記ＰＩＮダイオードに抵抗を並列接続し、前記直列回路に制御端子を接続してＰＩＮダイオード減衰器を構成することを特徴とする高周波増幅器。
【請求項２】
前記入力端子及び前記カップリングコンデンサ間に直流阻止用コンデンサ及び伝送線路を接続することを特徴とする請求項１に記載の高周波増幅器。
【請求項３】
前記直列回路のλ／４電気長線路のインピーダンス及び前記抵抗の抵抗値を５０Ωに選定することを特徴とする請求項１又は２に記載の高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅器、特に高周波信号を増幅する半導体デバイスを使用する高周波増幅器に関する。
【０００２】
【従来の技術】
電気通信分野等にあっては、微弱な信号を大振幅の信号に増幅する為に、トランジスタ、特に電界効果トランジスタ（ＦＥＴ）を使用する高周波増幅器が広く使用されている。
【０００３】
斯かる高周波増幅器の従来例を、図４を参照して簡単に説明する。低雑音増幅器の過大入力信号により、ＦＥＴ等の能動デバイスが損傷するのを防止する為に、増幅器の入力段に、例えばＰＩＮダイオードを使用するＰＩＮダイオード減衰器を構成して、増幅器の過入力保護を行うのが一般的である。図４において、ＰＩＮダイオード減衰器を参照符号２８で示し、低雑音の高周波増幅器を参照符号２９で示す。
【０００４】
ＰＩＮダイオード減衰器２８は、入力端子１、制御端子２，３及び出力端子４を有する。１対のハイブリッド回路１５，１６間に一端が接地された１対のＰＩＮダイオード１７，１８を有する。一方のハイブリッド回路１５の入力側に、直流防止用（又はカップリング）コンデンサ９を介して入力端子１に接続されている。また、制御端子２，３は、夫々５０Ωの抵抗１３，１４を介してハイブリッド回路１５，１６に接続されると共に、バイパスコンデンサ２６，２７を介して接地されている。更に、ハイブリッド回路１６の出力は、直流阻止コンデンサ１０を介して出力端子４に接続される。
【０００５】
制御端子２，３から直流制御電流を流すと、夫々ＰＩＮダイオード１７，１８に流入して、ＰＩＮダイオード１７，１８を順バイアスする。この直流制御電流を制御（可変）すると、ＰＩＮダイオード１７，１８のダイナミック抵抗は、実質的に０から無限大まで変化する。従って、入力端子１に入力される高周波信号のうち、出力端子４から出力される出力信号の大きさを可変でき、可変減衰器となる。即ち、入力端子１に入力されるマイクロ波（高周波）電力の減衰量を自由に制御可能である。
【０００６】
次に、上述したＰＩＮダイオード減衰器２８の出力端子４に接続される高周波増幅器２９の構成を、簡単に説明する。この増幅器２９は、入力端子５、直流阻止コンデンサ１１、入力整合回路１９、低雑音ＦＥＴ２０、出力整合回路２１、直流阻止コンデンサ１２及び出力端子８を有する。更に、ＦＥＴ２０のゲートには、インダクタ２２を介してゲートバイアス端子６からゲートバイアス電圧が印加されると共に、バイパスコンデンサ２３を介して接地される。また、ＦＥＴ２０のドレインは、インダクタ２４を介してドレインバイアス端子７に接続され、バイパスコンデンサ２５を介して接地される。
【０００７】
入力整合回路１９は、増幅器２９の入力インピーダンスを所定値、例えば５０Ωに設定する。同様に、出力整合回路２１は、増幅器２９の出力端子８の出力インピーダンスを上述の所定値に設定する。入力端子５に、ＰＩＮダイオード減衰器２８を介して入力されるマイクロ波信号を、増幅器２９は、ＦＥＴ２０の増幅度による所定増幅度で増幅して、出力端子８から出力する。
【０００８】
【発明が解決しようとする課題】
しかし、上述した従来の高周波増幅器によると、ＰＩＮダイオード減衰器２８と低雑音増幅器２９とが、それらのバイアス回路も含めて別個の回路であるので、構成が複雑高価であり、小型化が困難である。また、ＰＩＮダイオード減衰器２８が、ハイブリッド回路を入出力側に有しており、これらによる雑音指数が増幅器２９単体に比して大きく劣化するという問題があった。
【０００９】
そこで、本発明の目的は、増幅器の安定性を劣化させることなく構成が簡単であり且つ小型化が可能である保護回路付き高周波増幅器を提供することにある。
【００１０】
【課題を解決するための手段】
前述の課題を解決するために、本発明による高周波増幅器は、次のような特徴的な構成を採用している。
【００１１】
（１）ＦＥＴゲートと入力端子間に接続された入力整合回路及び前記ＦＥＴのドレインと出力端子間に接続された出力整合回路を有する高周波増幅器において、
前記入力整合回路の入力側にカップリングコンデンサを介してλ／４電気長線路及びＰＩＮダイオードの直列回路を接続し、前記ＰＩＮダイオードの一端を接地すると共に前記ＰＩＮダイオードに抵抗を並列接続し、前記直列回路に制御端子を接続してＰＩＮダイオード減衰器を構成する高周波増幅器。
【００１２】
（２）前記入力端子及び前記カップリングコンデンサ間に直流阻止用コンデンサ及び伝送線路を接続する上記（１）の高周波増幅器。
【００１３】
（３）前記直列回路のλ／４電気長線路のインピーダンス及び前記抵抗の抵抗値を５０Ωに選定する上記（１）又は（２）の高周波増幅器。
【００１６】
【発明の実施の形態】
以下、本発明の高周波増幅器の好適実施形態例を、添付図、特に図１乃至図３を参照して詳細に説明する。
【００１７】
図１は、本発明の高周波増幅器の、好適実施形態例の回路図である。図２は、図１の高周波増幅器の上面図である。図３は、図２の線３−３に沿う断面図である。
【００１８】
先ず、図１を参照して、高周波増幅器３０の回路図を説明する。この高周波増幅器３０は、高周波（マイクロ波）入力信号が入力される入力端子３１、高周波増幅器用ＦＥＴ４０、制御端子３２、ゲートバイアス端子３３及びマイクロ波出力信号が出力される出力端子３４を有する。
【００１９】
次に、入力端子３１は、直流阻止用カップリングコンデンサ３５及び伝送線路３６の直列回路を介して、接続点（Ａ）に接続される。この接続点（Ａ）には、インダクタ４７を介して制御端子３２が接続され、選択された特性インピーダンス、例えば５０Ωのλ／４電気長線路３７及びＰＩＮダイオード３８を介して接地され、更にカップリングコンデンサ４１及び入力整合回路４２を介して、ＦＥＴ４０のゲートに接続される。ＦＥＴ４０のゲートは、インダクタ４３を介してゲートバイアス端子３３に接続される。また、制御端子３２は、バイパスコンデンサ４５，４６を介して接地され、同様にゲートバイアス端子３３は、バイパスコンデンサ４４を介して接地される。ＦＥＴ４０のソースは接地され、ドレインはインダクタ４８を介して制御端子３２に接続されると共に、出力整合回路５１及びカップリングコンデンサ５２の直列回路を介して出力端子３４に接続される。更に、ＰＩＮダイオード３８と並列に、抵抗３９とコンデンサ４９の直列回路が接続されていることに注目されたい。
【００２０】
図１の高周波増幅器３０において、接続点（Ａ）に接続されたλ／４電気長線路３７とＰＩＮダイオード３８の直列回路は、ＰＩＮダイオード減衰器を構成する。このＰＩＮダイオード減衰器の減衰量は、制御端子３２から供給する制御電流に依存する。
【００２１】
次に、図１に示す高周波増幅器３０の動作を説明する。制御端子３２にバイアスを印加すると、ＦＥＴ４０とＰＩＮダイオード３８はオン状態となる。このとき、ＰＩＮダイオード３８は、低インピーダンスとなる。尚、抵抗３９は、５０Ωの純抵抗に選定されており、ＰＩＮダイオード３８とこの抵抗３９との並列回路の高周波信号に対するインピーダンスも低くなる。また、特性インピーダンス５０Ωのλ／４電気長線路３７により、接続点（Ａ）からＰＩＮダイオード３８側を見たインピーダンスは高インピーダンスとなり、高周波的には、入力整合回路４２とＰＩＮダイオード３８及び抵抗３９は分離され、入力端子３１より入力された高周波信号は、低損失でＦＥＴ４０に入力され増幅されることとなる。
【００２２】
一方、制御端子３２にバイアスを付加しない場合につき検討する。ＦＥＴ４０はオフ状態になり、ＰＩＮダイオード３８は高インピーダンスとなる。しかし、このＰＩＮダイオード３８には、５０Ωの純抵抗３９が並列接続されている為に、この部分の合成インピーダンスは略５０Ωになる。また、特性インピーダンス５０Ωのλ／４電気長線路３７により、接続点（Ａ）からＰＩＮダイオード３８側を見たインピーダンスも５０Ωとなる。従って、入力端子３１に入力される高周波信号は、ＦＥＴ４０には入力されず、５０Ωの純抵抗３９に吸収されることとなるので、制御端子３２にバイアスが付加されていない（即ち、ＦＥＴ４０がオフ状態）の場合でもＦＥＴ４０は保護される。
【００２３】
次に、図２及び図３を参照して、本発明の高周波増幅器３０の配置又は構成を説明する。図２は平面図であり、図３は図２の線３−３に沿う断面図である。本発明の高周波増幅器３０は、略矩形のパッケージ６０上に形成され、その表面はキャップ６２により覆っている。
【００２４】
図２において、左端に入力端子３１が配置され、出力端子３４は右端に、制御端子３２及びゲートバイアス端子３３は夫々パッケージ６０の中央部上方及び下方に配置される。制御端子３２は、ＰＩＮダイオード３８とＦＥＴ４０のドレインの共通バイアスを印加する端子である。入力端子３１に接続されたカップリングコンデンサ３５を介して、５０Ωの入力伝送線路３６が形成され、カップリングコンデンサ４１を介して入力整合回路４２が形成されている。入力整合回路４２は、ＦＥＴ４０のドレインを介して出力整合回路５１、出力カップリングコンデンサ５２及び５０Ωの出力伝送回路を介して出力端子３４に接続される。
【００２５】
入力整合回路３６は、特性インピーダンス５０Ωのλ／４電気長線路３７を介して、ＰＩＮダイオード３８と、これに並列の抵抗３９及びコンデンサ４１に接続されている。
【００２６】
例えば、金属製のパッケージ６０に、例えば、Ａｌ2Ｏ3（酸化アルミニウム）基板６４，６５が被着形成され、夫々ＦＥＴ４０の左（入力）側及び右（出力）側の回路が形成される。図３に示す如く、制御端子３２及びゲートバイアス端子３３は、パッケージ６０に形成された貫通孔にピンをガラス等の高誘電率材料で充填して固定することにより形成する。尚、図３には示されないが、入力端子３１及び出力端子３４も同様構成であることを可とする。
【００２７】
ＰＩＮダイオード３８、ＦＥＴ４０、コンデンサ４５，４６，４４等と基板６４，６５との接続は、例えば金細線を使用するワイヤーボンディングにより行うのが好ましい。
【００２８】
図２において、入力整合回路４２は、雑音指数が最小となるよう整合されている。出力整合回路５１は、利得が最大となるよう整合されている。各インダクタ４３，４７，４８は、入力高周波信号に対して開放状態となるよう、特性インピーダンスが高インピーダンスであるλ／４電気長線路で形成されている。
【００２９】
以上、本発明の高周波増幅器の好適実施形態例を説明したが、本発明は斯かる特定例のみに限定されるべきでなく、必要に応じて種々の変形変更が可能であることが理解できよう。例えば、同様構成の高周波を多段接続することも可能であり、また高周波増幅器には２個以上のＦＥＴを使用してもよい。
【００３０】
【発明の効果】
上述の説明から理解される如く、本発明の高周波増幅器によると、低雑音増幅器の入力整合回路の一部に、ＰＩＮダイオードで構成された減衰器を組み込むので、小形軽量化が可能である。また、ＰＩＮダイオード減衰器のハイブリッド回路を使用する必要がないので、その通過損失分がないので低損失化が可能である。更にまた、ＰＩＮダイオード減衰器のＰＩＮダイオードと並列に、例えば、５０Ωの抵抗を付加するので、入力側の負荷は常時略５０Ωになっているので、ＰＩＮダイオードの減衰器のオン／オフ動作によるＦＥＴの入力側の負荷変動を抑えることが可能であり、安定した増幅を行うことができる。
【図面の簡単な説明】
【図１】本発明による高周波増幅器の好適実施形態例の回路図である。
【図２】図１の高周波増幅器の具体的構成を示す平面図である。
【図３】図２の高周波増幅器の線３−３に沿う断面図である。
【図４】従来の高周波増幅器の回路図である。
【符号の説明】
３０    高周波増幅器
３１    入力端子
３２    制御端子
３４    出力端子
３７    λ／４電気長線路
３８    ＰＩＮダイオード
３９    並列抵抗
４０    ＦＥＴ
５１    出力整合回路
【図１】
0004256952.tif 000002
【図２】
0004256952.tif 000003
【図３】
0004256952.tif 000004
【図４】
0004256952.tif 000005