(57)【特許請求の範囲】
【請求項１】
半導体基板上に、導電体層を形成する工程と、
前記導電体層上に、シリコン窒化膜からなるエッチングストッパー層を形成する工程と、
前記エッチングストッパー層上に、有機系反射防止膜を形成する工程と、
前記有機系反射防止膜上に、所定のパターンのレジストを形成する工程と、
前記レジストをマスクとして、前記有機系反射防止膜をエッチング除去する工程と、
前記レジストをマスクとして、前記エッチングストッパー層および前記導電体層をエッチング除去する工程とを有する
半導体装置の製造方法。
【請求項２】
前記導電体層は、ポリシリコンからなる
請求項１記載の半導体装置の製造方法。
【請求項３】
前記導電体層は、アモルファスシリコンからなる
請求項１記載の半導体装置の製造方法。
【請求項４】
前記エッチングストッパー層は、シリコン酸化膜からなる
請求項１記載の半導体装置の製造方法。
【請求項５】
前記シリコン酸化膜を形成する工程は、過酸化水素水を含む溶液を用いて、前記導電体層表面を洗浄する工程である
請求項４記載の半導体装置の製造方法。
【請求項６】
前記シリコン酸化膜を形成する工程は、酸素プラズマを用いて前記導電体層表面を酸化する工程である
請求項４記載の半導体装置の製造方法。
【請求項７】
前記エッチングストッパー層は、前記導電体層と同一のエッチング条件で除去できる範囲内の膜厚で薄く形成する
請求項１記載の半導体装置の製造方法。
【請求項８】
前記エッチングストッパー層の膜厚は、３ｎｍ以下である
請求項７記載の半導体装置の製造方法。
【請求項９】
前記有機系反射防止膜をエッチングする工程は、酸素ガスと塩素ガスの混合ガスをプラズマ化させて前記有機系反射防止膜をエッチングする工程である
請求項１記載の半導体装置の製造方法。
【請求項１０】
前記有機系反射防止膜をエッチングする工程は、酸素ガスと窒素ガスの混合ガスをプラズマ化させて前記有機系反射防止膜をエッチングする工程である
請求項１記載の半導体装置の製造方法。
【請求項１１】
半導体基板上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、導電体層を形成する工程と、
前記導電体層上に、シリコン窒化膜からなるエッチングストッパー層を形成する工程と、
前記エッチングストッパー層上に、有機系反射防止膜を形成する工程と、
前記有機系反射防止膜上に、所定のパターンのレジストを形成する工程と、
前記レジストをマスクとして、前記有機系反射防止膜をエッチング除去する工程と、
前記レジストをマスクとして、前記エッチングストッパー層および前記導電体層をエッチング除去して、電界効果トランジスタのゲート電極を形成する工程と、
前記半導体基板表面に、所定の間隔をあけてソース／ドレイン領域を形成する工程とを有する
半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、レジスト下層に有機系反射防止膜を形成して導電体層のパターニングを行い、有機系反射防止膜の下地膜に損傷を与えずに有機系反射防止膜を除去することができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化に伴い、最小加工寸法は微細化し、フォトリソグラフィ技術に用いられる光源については水銀ランプのｇ線（４３６ｎｍ）から、ｉ線（３６５ｎｍ）、ＫｒＦエキシマーレーザー（２４８ｎｍ）、さらにＡｒＦエキシマーレーザー（１９３ｎｍ）へと短波長化が進んでいる。光源として水銀ランプを用いる従来のフォトリソグラフィに対して、より短波長の光源を使用するフォトリソグラフィはＤＵＶ（Ｄｅｅｐ  ＵＶ）リソグラフィと総称されている。
【０００３】
ｇ線やｉ線を用いたフォトリソグラフィにおいては、ポリシリコン、各種シリサイド、酸化膜あるいは窒化膜等の反射率は低く、通常これらの層からの反射は問題とならない。したがって、ｇ線やｉ線を用いたフォトリソグラフィにおいては、可視光領域においても反射率が高い、Ａｌ等の金属配線層からの反射のみが問題となる。
しかしながら、ＤＵＶリソグラフィの波長領域においては、ポリシリコン、各種シリサイド、酸化膜あるいは窒化膜等のほとんどの層で反射率が上昇し、パターンの悪化の原因となる。したがって、Ａｌ等の金属配線層以外の層からの反射も問題となる。
【０００４】
また、ＤＵＶ用のレジストは、それ自体が下地の影響（例えば、下地段差からのハレーション）を受けやすい。レジストをマスクとしてパターニングを行う際、下地形状に段差がある場合には、段差部分からの反射によりレジストに局所的にノッチ（ポジ型レジスト）あるいはブリッジ（ネガ型レジスト）が生じて、パターンが悪化しやすくなる。
さらに、膜厚と光源の波長が近くなると、下地膜の界面における多重反射により定在波効果（多重干渉効果）が顕著となり、レジスト寸法が変動して露光マージンが減少する。これにより、レジストをマスクとした良好なパターニングが行えなくなる。
【０００５】
半導体装置を微細化する上で、上記のような問題を解消して、寸法変動がなく安定したパターンを形成するため、反射防止技術の重要性がより高まっている。
光反射を防止する方法としては、反射防止膜をレジストの上層あるいは下層に形成する方法がある。反射防止膜をレジストの上層に形成する方法（ＡＲＣＯＲ；ａｎｔｉ  ｒｅｆｌｅｃｔｉｎｇ  ｃｏａｔｉｎｇ  ｏｎ  ｒｅｓｉｓｔ，あるいはＴＡＲ；ｔｏｐ  ａｎｔｉ  ｒｅｆｌｅｃｔｏｒ）は、定在波効果の抑制には有効だが、下地段差部分からのハレーションの低減にはほとんど効果がない。一方、反射防止膜をレジストの下層に形成する方法（ＢＡＲＣ；ｂｏｔｔｏｍａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ  ｃｏａｔｉｎｇ）は、定在波効果の抑制と、下地からのハレーションの低減の双方に有効であり、汎用されている。
【０００６】
レジストの下層に形成する反射防止膜には無機系と有機系の両方があり、それらの膜材料をレジスト塗布前の基板上に、塗布あるいは真空成膜（スパッタあるいはＣＶＤ；ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）して反射防止膜を形成する。その後、反射防止膜の上層にレジストを塗布する。
無機系反射防止膜としては、アモルファスカーボン、窒化チタン（ＴｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜等があるが、塗布でなくドライでの成膜が必要であり、一般に成膜コストが高い。また、無機系反射防止膜はアッシング処理では除去されず、除去するにはウェットエッチングを行う必要がある。
【０００７】
反射防止用の有機塗布膜としては、多種の材料のものが開発されている。それらの有機塗布膜は入射光に対し、大別して次のような二つの働きをもつ。一つは有機系反射防止膜自体が光を吸収して弱める働きである。もう一つの働きは、有機系反射防止膜の表面で反射する光と、有機系反射防止膜の下地膜で反射する光を互いに打ち消し合うように干渉させて、光を減衰する働きである。
現在、ＫｒＦエキシマーレーザー用レジストとして最も一般的に使用されているのは化学増幅ポジ型レジストであり、このタイプのレジスト下層に上記の有機系反射防止膜を形成すると、効果的に光反射が防止される。
【０００８】
有機系反射防止膜を形成してゲート電極のパターニングを行うプロセスについて、図１８〜図２１を参照して以下に説明する。
まず、図１８に示すように、Ｓｉ基板２１上にゲート酸化膜２２、ポリシリコン層２３を積層し、その上層に有機系反射防止膜２４を塗布する。その上層にレジスト２５を塗布し、レジスト２５のパターニングを行う。
次に、図１９に示すように、ゲート電極以外の部分の有機系反射防止膜２４に、例えばＥＣＲエッチングを行って除去する。ＤＵＶ以前のｇ、ｉ線用有機反射防止膜は、現像液に溶解させて除去できるものが中心であったが、ＤＵＶ用有機反射防止膜は、ドライエッチングで除去される材料からなるものが多い。
【０００９】
続いて、図２０に示すように、レジスト２５をマスクとしてポリシリコン層２３に異方性エッチングを行い、ポリシリコン層２３を所定のゲートパターンに加工する。
その後、図２１に示すように、酸素プラズマを用いたアッシング（灰化）処理によりレジスト２５を除去する。さらに、ドライエッチングにより有機系反射防止膜２４を除去する。これにより、図２１に示すようにゲート電極が形成される。
【００１０】
【発明が解決しようとする課題】
上記の従来の半導体装置の製造方法において、ＤＵＶリソグラフィ技術に用いられる有機系反射防止膜は、レジストパターニング時の現像液では通常、除去することができない。したがって、図１８に示すレジストパターニング工程とは別に、図１９に示すような有機系反射防止膜２４をエッチングする工程が必要となる。有機系反射防止膜は、酸素ガスを供給して発生するプラズマによりエッチングされるが、レジストの側壁を保護する目的（酸素プラズマの高い反応性を制御・調整する目的）で、エッチングガスには塩素ガスも加えられる。
これにより、プラズマ中で塩素ガスから発生するＣｌラジカルやＣｌイオンにより、有機系反射防止膜の下層のポリシリコン層が浸食される現象が起こる。特に、ライン／スペース間隔の密な領域では上記のようなＣｌラジカルやＣｌイオンによる下地膜の浸食が顕著となる。
【００１１】
図１９に示すように、ゲート電極となるポリシリコン層２３が、その上層の有機系反射防止膜２４を除去するエッチング工程でダメージを受け、表面にノッチ（窪み）２６ができると、図２０に示すポリシリコン層２３にエッチングを行う工程で、ノッチ箇所２６のエッチング速度が周囲に比べて大きくなる。したがって、図２１に示すように、ポリシリコン層２３のノッチ箇所でゲート酸化膜２２が過剰にエッチングされる（図２１のノッチ２７）。
【００１２】
上記のような有機系反射防止膜の下層への過剰エッチングを防止するため、下地膜に影響を与えない有機系反射防止膜の除去方法が望まれている。
有機系反射防止膜の除去方法としては、例えば特開平８−１５３７０４号公報に、レジストをマスクとしてレジスト下層の有機系反射防止膜と、さらにその下層に設けられた導電膜または絶縁膜にエッチングを行う方法が開示されている。特開平８−１５３７０４号公報以前には、Ｃｈｒｉｓ  Ａ．Ｍａｃｋらにより酸素ガスをベースとしたガスプラズマを使用して有機系反射防止膜のＲＩＥを行う方法が発表されている（Ｊ．Ｖａｃ  Ｓｃｉ  Ｔｅｃｈ  Ｂ９（６），３１４３（１９９１））。
【００１３】
主に酸素ガスを用いるＣｈｒｉｓらの方法によれば、酸素ガスから発生する酸素ラジカルの、有機系反射防止膜およびレジストに対する反応性が極めて高いため、有機系反射防止膜およびレジストの側壁部分もエッチングされるという問題があった。この方法によれば、レジストパターン形成時点（すなわちエッチング開始時点）に比較してエッチング完了時点でレジストおよび有機系反射防止膜のパターンが細くなるため、所望のパターンが得られず、半導体装置の製造に適用するのは困難であった。
【００１４】
Ｃｈｒｉｓらの方法のレジストおよび有機系反射防止膜のパターンが横方向にもエッチングされる問題に対して、特開平８−１５３７０４号公報記載の方法においては、有機系反射防止膜およびレジストに対する反応性が酸素ガスよりも低いガスを用いることによりパターンの細りを抑制している。
特開平８−１５３７０４号公報記載の方法によれば、プラズマ化させるエッチングガスとして窒素ガス、窒素ガスに微量の酸素ガスを添加した混合ガス、または炭酸ガスを用いることを特徴としている。これにより、有機系反射防止膜のパターン側壁に対しては、酸素ラジカルよりも反応性が低い窒素ラジカル等が作用するため、過剰なエッチングは起こらない。
【００１５】
一方、ガスプラズマ中ではセルフバイアス電圧によりイオンシースが形成されるため、膜表面近傍のイオンが加速される。したがって、ガスプラズマ中のイオンは膜表面に対して垂直に入射する性質がある。これにより、有機系反射防止膜の垂直方向（膜厚方向）には、イオンとラジカルが相補的・相乗的に作用するイオンアシストエッチング反応が進行し、横方向のエッチングは抑制される。
【００１６】
特開平８−１５３７０４号公報記載の方法は、有機系反射防止膜の下地膜が導電膜、絶縁膜のいずれの場合にも適用することができ、導電膜にはポリシリコンのみでなく、金属シリサイドや合金等も含まれている。
特開平８−１５３７０４号公報記載の方法で、有機系反射防止膜の下層にＴＥＯＳ等の絶縁膜（シリコン酸化膜）が設けられている場合の例を図２２および図２３に示す。
【００１７】
図２２に示すように、Ｓｉ基板３１上に、ＬＯＣＯＳ部分の段差を有する酸化膜３２が形成され、その上層に導電層３３、さらに第２の酸化膜３４が積層されている。レジスト３６の下層に有機系反射防止膜３５が形成されているため、レジスト３６のパターニングを行う際に、下層の段差面からの反射によるパターンの崩れが抑制される。
レジスト３６をマスクとして、導電層３３に所定のパターニングを行った後、レジスト３６および有機系反射防止膜３５を除去すると、図２３に示すような構造となる。
【００１８】
上記の特開平８−１５３７０４号公報記載の方法は、有機系反射防止膜のパターン側壁部のエッチングを抑制するのに効果的であるが、前述した、有機系反射防止膜の下層のポリシリコン層が浸食される問題に対する有効な解決手段は示されていない。
また、特開平８−１５３７０４号公報記載の方法においては、有機系反射防止膜の下地膜の選択には特徴がなく、製造される半導体装置の構造に合わせて、この発明のエッチング方法がそれぞれ適用されている。有機系反射防止膜の下地膜として絶縁膜が形成されている場合も、絶縁膜は例えばコンタクトが形成される層間絶縁膜など、半導体装置の一部をなしている。
したがって、導電膜等のパターニングを行った後、レジストおよび有機系反射防止膜以外の膜は除去されない。
【００１９】
本発明は上記の問題点を鑑みてなされたものであり、したがって本発明は、レジスト下層に有機系反射防止膜を形成してパターニングを行った後、有機系反射防止膜の下地膜に損傷を与えずに、有機系反射防止膜を除去することができる半導体装置の製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上に、導電体層を形成する工程と、前記導電体層上に、シリコン窒化膜からなるエッチングストッパー層を形成する工程と、前記エッチングストッパー層上に、有機系反射防止膜を形成する工程と、前記有機系反射防止膜上に、所定のパターンのレジストを形成する工程と、前記レジストをマスクとして、前記有機系反射防止膜をエッチング除去する工程と、前記レジストをマスクとして、前記エッチングストッパー層および前記導電体層をエッチング除去する工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記導電体層は、ポリシリコンからなることを特徴とする。あるいは、本発明の半導体装置の製造方法は、好適には、前記導電体層は、アモルファスシリコンからなることを特徴とする。
【００２１】
これにより、前記レジストをマスクとして前記有機系反射防止膜にエッチングを行う工程において、前記有機系反射防止膜下層の導電体層がエッチングされ、ノッチ等のダメージが発生するのを防ぐことができる。したがって、導電体層に生じたダメージに起因して、導電体層の下層に形成されているゲート酸化膜あるいは基板等にさらにダメージが生じるのを防ぐことができる。
【００２２】
本発明の半導体装置の製造方法は、好適には、前記エッチングストッパー層は、シリコン酸化膜からなることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記シリコン酸化膜を形成する工程は、過酸化水素水を含む溶液を用いて、前記導電体層表面を洗浄する工程であることを特徴とする。あるいは、本発明の半導体装置の製造方法は、さらに好適には、前記シリコン酸化膜を形成する工程は、酸素プラズマを用いて前記導電体層表面を酸化する工程であることを特徴とする。
【００２３】
本発明の半導体装置の製造方法は、好適には、前記エッチングストッパー層は、前記導電体層と同一のエッチング条件で除去できる範囲内の膜厚で薄く形成することを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記エッチングストッパー層の膜厚は、３ｎｍ以下であることを特徴とする。
これにより、前記導電体層のパターニングを行う工程で、容易に除去が可能であるエッチングストッパー層を形成することができ、工程数の増加を抑えることができる。
【００２４】
本発明の半導体装置の製造方法は、好適には、前記有機系反射防止膜をエッチングする工程は、酸素ガスと塩素ガスの混合ガスをプラズマ化させて前記有機系反射防止膜をエッチングする工程であることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、好適には、前記有機系反射防止膜をエッチングする工程は、酸素ガスと窒素ガスの混合ガスをプラズマ化させて前記有機系反射防止膜をエッチングする工程であることを特徴とする。
これにより、有機系反射防止膜およびレジストに対する反応性が極めて高い酸素プラズマの濃度を調整することができ、主に酸素プラズマによりパターン側壁が過剰にエッチングされる現象を抑制することができる。したがって、半導体装置を微細化した場合にも、導電体層などに所望のパターンを形成することが可能となる。
【００２５】
また、上記の目的を達成するため本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に導電体層を形成する工程と、前記導電体層上にシリコン窒化膜からなるエッチングストッパー層を形成する工程と、前記エッチングストッパー層上に有機系反射防止膜を形成する工程と、前記有機系反射防止膜上に所定のパターンのレジストを形成する工程と、前記レジストをマスクとして前記有機系反射防止膜をエッチング除去する工程と、前記レジストをマスクとして前記エッチングストッパー層および前記導電体層をエッチング除去して、電界効果トランジスタのゲート電極を形成する工程と、前記半導体基板表面に、所定の間隔をあけてソース／ドレイン領域を形成する工程とを有することを特徴とする。
これにより、有機系反射防止膜をエッチング除去する工程で、導電体層が損傷するのを防止でき、損傷のない導電体層をパターニングすることにより、電界効果トランジスタのゲート電極を良好な特性で形成することができる。
【００２６】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して下記に説明する。
（実施形態１）
図１は本実施形態の半導体装置の製造方法により、パターニングが行われた半導体装置の断面図である。Ｓｉ基板１上にゲート酸化膜２が形成され、その上層にパターニングされた導電膜３および絶縁膜４が積層されている。ゲート酸化膜２およびＳｉ基板１にはノッチ等のダメージは生じていない。
【００２７】
次に、上記の本実施形態の半導体装置の製造方法について図２〜図５を参照して説明する。まず、図２に示すように、Ｓｉ基板１上に、パイロジェニック酸化（Ｈ2 ／Ｏ2 、８５０℃）によりゲート酸化膜２を例えば３．８ｎｍの膜厚で形成する。その上層に、例えばＣＶＤ法によりポリシリコン層３を例えば２５０ｎｍの膜厚で形成する。
さらに、エッチングストッパー層となる絶縁膜４を形成する。絶縁膜４としては、ポリシリコン層３の表面を塩酸／過酸化水素（ＨＣｌ／Ｈ2 Ｏ2 ）混合液で洗浄することにより形成された、例えば１ｎｍ程度の膜厚のケミカル・オキサイド膜（シリコン酸化膜）を用いることができる。
ケミカル・オキサイド膜は熱酸化膜に比較して、膜の緻密さが低い。したがって、後述するポリシリコン層３をエッチング除去する工程において、容易に除去することができる。
【００２８】
絶縁膜４の上層に、有機系反射防止膜５を例えばスピンコート法により７０ｎｍの膜厚となるように塗布する。有機系反射防止膜５は、溶媒を含む状態で塗布した後、焼成することにより樹脂を架橋させて成膜する。本実施形態においては、有機系反射防止膜５として例えば、主にアクリルポリマーと置換グリコール・ウリル樹脂からなる樹脂（ＡＲ２；シプレー社製）を塗布し、溶媒としてはプロピレングリコールモノメチルエーテルを用いる。
有機系反射防止膜５の上層に、レジスト６を例えば７２０ｎｍの膜厚で堆積させ、レジスト６にパターニングを行う。
【００２９】
レジスト６としては、現在、ＤＵＶリソグラフィ技術（特にＫｒＦエキシマーレーザー用）において最も汎用されている化学増幅ポジ型のレジストを好適に用いることができる。ポジ型レジストは、光により発生する酸を触媒として反応が起こり、露光された部分の樹脂が、現像液であるアルカリ水溶液に可溶となってパターンが形成されるタイプのレジストである。ポジ型レジストは、不溶化させるための保護基の脱離を利用した２成分系のレジストと、溶解抑止成分の効果を消滅させる反応を利用した３成分系のレジストに大別される。
【００３０】
２成分系のポジ型レジストとしては、例えばポリビニルフェノールを主鎖として、フェノールの水酸基がｔ−ＢＯＣ基（ｔ−ブトキシカルボニルオキシ基）で保護された樹脂などが挙げられる。保護基であるｔ−ＢＯＣ基が酸の添加により脱離すると、樹脂が現像液に可溶となる。
３成分系のポジ型レジストは、樹脂にナフタレン−ｔ−ブチルカルボキシレート、ナフチル−ｔ−ブチルカルボネート、ビフェニル−ｔ−ブチルエーテル等の溶解抑止剤が混和されており、これらの溶解抑止剤が分解されると樹脂が現像液に可溶となる。
【００３１】
上記の２成分系あるいは３成分系のポジ型レジストには、オニウム塩などの光により酸を発生する材料が添加される。
また、レジスト６としては、上記の化学増幅ポジ型のかわりに、露光部分で樹脂の架橋反応が進行してパターンが形成される化学増幅ネガ型レジストを用いることも可能である。
【００３２】
レジスト６のパターニングを行った後、図３に示すように、例えばＣｌ2 ／Ｏ2 ガスを用いたＥＣＲエッチングにより、有機系反射防止膜５を除去する。絶縁膜（ケミカル・オキサイド）４がエッチング除去されない条件で有機系反射防止膜５のエッチングを行うことにより、絶縁膜４下層のポリシリコン層３がエッチングから保護される。
【００３３】
続いて、レジスト６をマスクとしてポリシリコン層３に異方性エッチングを行い、ゲート電極パターンを形成する。これにより、図４に示す構造を経て、図５に示すような構造となる。
絶縁膜４は１ｎｍ程度の薄膜であり、膜の緻密さが低いケミカル・オキサイド膜であるため、このエッチング工程のブレークスルー時に除去することができる。したがって、エッチングストッパー層（絶縁膜４）を設けた場合にも、製造工程数の増加は抑えられる。
【００３４】
絶縁膜４およびポリシリコン層３のエッチングは、例えばＥＣＲエッチングとし、ブレークスルー時はＣｌ2 ＝１２０ｓｃｃｍの条件でエッチングを行う。絶縁膜４を除去後、ポリシリコン層をエッチングする過程（メインエッチング）のエッチング条件は、例えば、Ｃｌ2 ：ＨＢｒ：Ｏ2 ＝３０：８０：５とする。オーバーエッチングの条件はＣｌ2 ：ＨＢｒ：Ｏ2 ＝９０：２０：１０とする。
その後、酸素プラズマを用いてアッシング処理を行い、ゲート電極上のレジスト６および有機系反射防止膜５を除去する。これにより、図１に示すような構造となる。
【００３５】
上記の本実施形態の半導体装置の製造方法によれば、ポリシリコン層３のパターニングを行う際に、エッチングストッパー層として絶縁膜４が形成されているため、ポリシリコン層３にノッチ等の損傷が生じるのを防ぐことができる。したがって、ポリシリコン層３下層のゲート酸化膜２が過剰にエッチングされることがなく、半導体装置の信頼性を向上させることができる。
【００３６】
（実施形態２）
図６は本実施形態の半導体装置の製造方法により形成されたｎチャネル型電界効果トランジスタ（ＮＭＯＳ）のゲート電極部分の断面図である。
Ｓｉ基板１上にゲート酸化膜２が形成され、その上層にパターニングされた導電膜（ポリシリコン層）３が積層されている。ゲート電極には側壁にＬＤＤサイドウォール１０が形成され、ＬＤＤサイドウォール１０の下部のＳｉ基板にはＬＤＤ８が形成されている。ＬＤＤ８と接続して、ＬＤＤ８よりも高濃度の不純物を含有するソース／ドレイン領域１１が形成されている。ソース／ドレイン領域１１およびポリシリコン層（ゲート電極）３の表面には低抵抗化の目的で、チタンシリサイド層１３が形成されている。
【００３７】
実施形態１（図１）と同様に、図６に示す半導体装置のゲート酸化膜２およびＳｉ基板１にも、ノッチ等のダメージは生じていない。
実施形態１においては、塩酸／過酸化水素水を用いた洗浄によりエッチングストッパー層を形成しているが、エッチングストッパー層の形成は、本実施形態に示すように、レジストを剥離する際のＯ2 アッシングによっても行うことができる。
【００３８】
上記の本実施形態の半導体装置の製造方法について図７〜図１７を参照して説明する。
まず、図７に示すように、Ｓｉ基板１上にパイロジェニック酸化（Ｈ2 ／Ｏ2 、８５０℃）によりゲート酸化膜２を例えば３．８ｎｍの膜厚で形成する。その上層に、例えばＣＶＤ法によりポリシリコン層３を例えば２５０ｎｍの膜厚で形成する。
その後、素子形成領域にｎ型不純物を導入するため、素子分離領域を被覆するレジスト７を形成する。レジスト７をマスクとして、ｎ型不純物として例えばリン（Ｐ）をイオンエネルギー１５ｋｅＶ、導入量５×１０15／ｃｍ2 の条件でＳｉ基板１にイオン注入する。
【００３９】
次に、ｎ型不純物のイオン注入マスクであるレジスト７を酸素プラズマを用いたアッシング処理により除去する。このアッシング工程で、図８に示すように、ポリシリコン層３上に膜厚１ｎｍ程度の絶縁膜（ＳｉＯx 膜）４が形成される。
続いて、図９に示すように、絶縁膜４の上層に有機系反射防止膜５を、例えばスピンコート法により７０ｎｍの膜厚で塗布する。有機系反射防止膜５は、溶媒を含む状態で塗布した後、焼成することにより樹脂を架橋させて成膜する。本実施形態においては、有機系反射防止膜５として例えば、主にアクリルポリマーと置換グリコール・ウリル樹脂からなる樹脂（ＡＲ２；シプレー社製）を塗布し、溶媒としてはプロピレングリコールモノメチルエーテルを用いる。
【００４０】
さらに、有機系反射防止膜５の上層にレジスト６を、例えば７２０ｎｍの膜厚で堆積させてから、図９に示すように、ゲート電極部分が残るようにレジスト６にパターニングを行う。
ここで、ＤＵＶリソグラフィ技術に用いられる有機系反射防止膜５は、ｇ線、ｉ線用の有機系反射防止膜と異なり、レジストパターニング時の現像では除去されないため、図９に示すような構造となる。
【００４１】
次に、図１０に示すように、ゲート電極以外の部分の有機系反射防止膜５を、例えばＥＣＲエッチングにより除去する。エッチング条件は、例えばＣｌ2 ／Ｏ2 ＝４０／２０ｓｃｃｍとする。有機系反射防止膜５のエッチング工程において、下層に絶縁膜４が形成されているため、ポリシリコン層３はエッチングから保護される。
続いて、レジスト６をマスクとしてポリシリコン層３に異方性エッチングを行うことにより、図１１に示すように、ゲート電極が形成される。このエッチングは、実施形態１と同様な条件で行うことができる。また、絶縁膜４は１ｎｍ程度の薄膜であるため、このエッチング工程のブレークスルー時に除去される。
【００４２】
次に、図１２に示すように、レジスト６、有機系反射防止膜５を酸素プラズマを用いたアッシング処理により除去した後、ＮＭＯＳ形成領域にｎ型のＬＤＤ８を形成する。ＬＤＤ８は、レジスト（不図示）をマスクとしてｎ型不純物、例えばヒ素（Ａｓ）をイオンエネルギー２０ｋｅＶ、導入量５×１０13／ｃｍ2 の条件でイオン注入することにより形成する。
【００４３】
ゲート電極にＬＤＤサイドウォール１０を形成するため、図１３に示すように、全面にシリコン窒化膜（ＳｉＮx 膜）９を、例えば減圧ＣＶＤ法により２００ｎｍの膜厚で堆積させる。その後、図１４に示すように、ゲート電極側面のみシリコン窒化膜９が残るようにＲＩＥを行い、ＬＤＤサイドウォール１０を形成する。
さらに、図１５に示すように、ＬＤＤサイドウォール１０をマスクとしてｎ型不純物をイオン注入することにより、自己整合的にソース／ドレイン領域１１が形成される。ソース／ドレイン領域１１には、例えばヒ素（Ａｓ）をイオンエネルギー２０ｋｅＶ、導入量３×１０15／ｃｍ2 の条件でイオン注入する。
【００４４】
次に、図１６に示すように、全面に高融点金属層として、例えばチタン層１２をスパッタリングにより形成する。
続いて、熱処理（例えば、６５０℃、３０秒のＲＴＡ；ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）を行う。これにより、図１７に示すように、ソース／ドレイン領域１１上およびゲート電極のポリシリコン層３上のチタン層１２がシリサイド化され、チタンシリサイド層１３が形成される。
【００４５】
その後、硫酸／過酸化水素水（Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 ）処理により、フィールド酸化膜（不図示）およびＬＤＤサイドウォール１０表面の未反応のチタン層１２を除去する。これにより、図６に示すような構造となる。
さらに、第２のＲＴＡ（例えば８００℃、３０秒）を行い、チタンシリサイド層１３を低抵抗化する。図１７に示す第１のＲＴＡ工程（６５０℃、３０秒）においては、まず金属−シリコン界面でシリサイド化反応が起こるため、ニュークリエーションフェーズと呼ばれるＴｉ5 Ｓｉ3 を含む組成となっている。より高温の第２のＲＴＡ工程を行うと、シリサイドがファイナルフェーズと呼ばれる相に移行して、ＴｉＳｉ2 に近い組成となり、低抵抗化される。
【００４６】
続いて、全面を被覆する層間絶縁膜を形成し、層間絶縁膜にコンタクトホールを形成する。コンタクトホールにＡｌ等の配線材料を埋め込み、ゲート電極、ソース領域、ドレイン領域の配線を行い、ＭＯＳ回路を形成する。また、上記の構成のＮＭＯＳトランジスタに隣接させてｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳ）を形成し、ＣＭＯＳとしてもよい。
【００４７】
上記の本実施形態の半導体装置の製造方法によれば、図７に示すように、ＮＭＯＳ形成領域のＳｉ基板１に予めｎ型不純物をイオン注入するため、ゲートの空乏化が抑制されたＮＭＯＳトランジスタを形成することができる。
また、図７に示すイオン注入用のマスクであるレジスト７をアッシング除去する工程で、有機系反射防止膜５のエッチングストッパー層となる絶縁膜４を形成することができる。したがって、工程数を抑えながらポリシリコン層３にノッチ等の損傷が生じるのを防ぐことができる。
【００４８】
本発明の半導体装置の製造方法は、上記の実施の形態に限定されない。
例えば、エッチングストッパー層となる絶縁膜４の形成は、実施形態１では塩酸／過酸化水素水を用いた洗浄により、実施形態２ではレジストのアッシング処理によりそれぞれ行っているが、これらの方法以外によっても、除去が容易である薄い絶縁膜を形成することができる。
【００４９】
例えば、ポリシリコン層３をＣＶＤ装置内で成膜した後、ウェハを搬出する前にＮ2 ／Ｏ2 ガスを装置内に供給することにより、ポリシリコン層３表面に１ｎｍ程度の薄い自然酸化膜を形成させ、この自然酸化膜をエッチングストッパー層として用いることもできる。この場合、ウェハ上に絶縁膜を形成するために、別の装置を用いる必要がなく、工程数の増加を抑えることができる。
また、エッチングストッパー層としてシリコン酸化膜にかえてシリコン窒化膜の薄膜を用いることもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００５０】
【発明の効果】
本発明の半導体装置の製造方法によれば、レジストをマスクとして有機系反射防止膜にエッチングを行う工程において、有機系反射防止膜下層の導電体層がエッチングされ、ノッチ等のダメージが発生するのを防ぐことができる。これにより、導電体層に生じたダメージに起因して、導電体層の下層に形成されているゲート酸化膜あるいは基板等にさらにダメージが生じるのを防ぐことができる。
したがって、本発明の半導体装置の製造方法によれば、微細化された所望のパターンが形成された、信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１の半導体装置の製造方法により製造された半導体装置の断面図である。
【図２】本発明の実施形態１の半導体装置の製造方法の製造工程を示す断面図である。
【図３】本発明の実施形態１の半導体装置の製造方法の製造工程を示す断面図である。
【図４】本発明の実施形態１の半導体装置の製造方法の製造工程を示す断面図である。
【図５】本発明の実施形態１の半導体装置の製造方法の製造工程を示す断面図である。
【図６】本発明の実施形態２の半導体装置の製造方法により製造された半導体装置の断面図である。
【図７】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図８】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図９】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１０】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１１】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１２】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１３】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１４】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１５】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１６】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１７】本発明の実施形態２の半導体装置の製造方法の製造工程を示す断面図である。
【図１８】従来の半導体装置の製造方法の製造工程を示す断面図である。
【図１９】従来の半導体装置の製造方法の製造工程を示す断面図である。
【図２０】従来の半導体装置の製造方法の製造工程を示す断面図である。
【図２１】従来の半導体装置の製造方法の製造工程を示す断面図である。
【図２２】従来の半導体装置の製造方法の製造工程を示す断面図である。
【図２３】従来の半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
１、２１、３１…Ｓｉ基板、２、２２…ゲート絶縁膜、３、２３、３３…ポリシリコン層、４…絶縁膜（エッチングストッパー層）、５、２４、３５…有機系反射防止膜、６、７、２５、３６…フォトレジスト、８…ＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）、９、３２、３４…絶縁膜、１０…ＬＤＤサイドウォール、１１…ソース／ドレイン領域、１２…チタン層、１３…チタンシリサイド層、２６…ポリシリコン層のノッチ、２７…ゲート酸化膜およびＳｉ基板のノッチ。
【図１】
0004232222.tif 000002
【図２】
0004232222.tif 000003
【図３】
0004232222.tif 000004
【図４】
0004232222.tif 000005
【図５】
0004232222.tif 000006
【図６】
0004232222.tif 000007
【図７】
0004232222.tif 000008
【図８】
0004232222.tif 000009
【図９】
0004232222.tif 000010
【図１０】
0004232222.tif 000011
【図１１】
0004232222.tif 000012
【図１２】
0004232222.tif 000013
【図１３】
0004232222.tif 000014
【図１４】
0004232222.tif 000015
【図１５】
0004232222.tif 000016
【図１６】
0004232222.tif 000017
【図１７】
0004232222.tif 000018
【図１８】
0004232222.tif 000019
【図１９】
0004232222.tif 000020
【図２０】
0004232222.tif 000021
【図２１】
0004232222.tif 000022
【図２２】
0004232222.tif 000023
【図２３】
0004232222.tif 000024