(57)【特許請求の範囲】
【請求項１】
アルミナからなる基板に少なくとも２層の配線層を設けて成る配線基板において、
一方の配線層に設けられた外部入出力端子用導体と、
他方の配線層に設けられたグランド用導体と、
前記基板内に設けられたホール部と、
このホール部に充填された抵抗体とを備え、
前記外部入出力端子用導体を、前記抵抗体を介して前記グランド用導体に接続させると共に、
前記抵抗体は、基板材料であるアルミナの粉と、ＷまたはＭｏの粉と、樹脂ビーズとを主として混合した混合材料から構成され、且つ、前記基板と同時焼成されることによりポーラス状に構成されていることを特徴とする配線基板。
【請求項２】
ガラスセラミックからなる基板に少なくとも２層の配線層を設けて成る配線基板において、
一方の配線層に設けられた外部入出力端子用導体と、
他方の配線層に設けられたグランド用導体と、
前記基板内に設けられたホール部と、
このホール部に充填された抵抗体とを備え、
前記外部入出力端子用導体を、前記抵抗体を介して前記グランド用導体に接続させると共に、
前記抵抗体は、基板材料であるガラスセラミックの粉と、ＡｇまたはＡｇ／ＰｄまたはＣｕまたはＡｕの粉と、樹脂ビーズとを主として混合した混合材料から構成され、且つ、前記基板と同時焼成されることによりポーラス状に構成されていることを特徴とする配線基板。
【請求項３】
前記樹脂ビーズは、前記混合材料に１０〜７０ｖｏｌ％程度混入されていることを特徴とする請求項１または２記載の配線基板。
【請求項４】
前記樹脂ビーズは、前記混合材料に３０ｖｏｌ％混入されていることを特徴とする請求項３記載の配線基板。
【請求項５】
前記樹脂ビーズは、アクリル系樹脂で構成されていることを特徴とする請求項１ないし４のいずれかに記載の配線基板。
【請求項６】
前記樹脂ビーズは、ブチル系樹脂またはセルロース系樹脂等で構成されていることを特徴とする請求項２記載の配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部サージに対する回路保護機能を備えた配線基板に関する。
【０００２】
【従来の技術】
外部サージに対する保護回路は、通常、バリスタや、抵抗及びコンデンサを組み合わせた回路や、ギャップ抵抗などから構成されており、このような各構成の保護回路を配線基板に実装している。これらの各構成の場合、基板上に保護回路を実装するためのスペースが必要になり、その分だけ基板が大きくなってしまう。これに対して、近年、保護回路実装用のスペースを極力小さくした構成の配線基板が考えられており、その一例として、特開平１１−６８２６１号公報に記載された配線基板がある。
【０００３】
この公報の配線基板では、基板にスルーホールやビアホール等のホール部を設け、このホール部に抵抗体を充填し、外部入力端子用導体を上記抵抗体を介してグランド用導体に接続するように構成している。この構成においては、外部サージが外部入力端子用導体に印加すると、該外部サージは、ホール部に充填された抵抗体を通してグランド用導体へ放電されるから、基板上に設けられた回路素子等を上記外部サージから保護することができる。
【０００４】
そして、上記構成の場合、抵抗体を、基板内に設けられたホール部の内部に充填する構成であるので、抵抗体を配設するために必要なスペース（面積）は、ホール部の断面積よりも若干大きい程度の面積で済み、保護回路実装用のスペースを極力小さくでき、それだけ、基板を小形化できる。
【０００５】
【発明が解決しようとする課題】
上記公報に記載されたアルミナ多層基板の場合、アルミナ粉とタングステン粉を混合した混合材料である抵抗体ペーストを焼成することにより、上記抵抗体を形成している。しかし、この焼成した抵抗体は、タングステン粒子の間がアルミナやガラス成分で充填されていることから、電気抵抗がかなり大きいという特性があり、大きな外部サージが印加されて上記抵抗体を流れたときには、上記抵抗体の発熱量がかなり多くなることがあった。この場合、抵抗体の温度が高くなることから、その周辺の導体が焦げたり、基板にクラックが発生したりするおそれがあった。
【０００６】
そこで、本発明の目的は、基板の内部に設けられたホール部に充填された抵抗体の発熱量を少なくすることができる配線基板を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明によれば、基板のホール部に充填された抵抗体は、基板材料であるアルミナの粉と、ＷまたはＭｏの粉と、樹脂ビーズとを主として混合した混合材料から構成され、且つ、前記基板と同時焼成されることによりポーラス状に構成されているので、この抵抗体の高電圧印加時の電気抵抗は、前記公報に記載の抵抗体に比べて小さくなる。このため、大きな外部サージが印加されたときであっても、上記抵抗体の発熱量を比較的少なくすることができる。
【０００８】
また、請求項２の発明のように、ガラスセラミックからなる基板に適用しても、請求項１の発明とほぼ同じ作用効果を得ることができる。また、請求項３の発明のように、樹脂ビーズを前記混合材料に１０〜７０ｖｏｌ％程度混入することが好ましい。特に、請求項４の発明のように、樹脂ビーズを前記混合材料に３０ｖｏｌ％混入すると、最も好ましい特性を有する抵抗体を形成することができる。
【０００９】
また、請求項５の発明のように、樹脂ビーズは、アクリル系樹脂で構成されていることが好ましい。更に、請求項６の発明のように、樹脂ビーズは、ブチル系樹脂またはセルロース系樹脂等で構成されていることも良い。
【００１０】
【発明の実施の形態】
以下、本発明を例えばアルミナ多層基板に適用した第１実施例について、図１ないし図６を参照しながら説明する。まず、図２は、本実施例のアルミナ多層基板（配線基板）１１の拡大縦断面図である。この図２に示すように、アルミナ多層基板１１は、例えば４枚のアルミナ基板１２、１３、１４、１５を重ねて構成されている。上記アルミナ多層基板１１には、その上面（アルミナ基板１２の上面）に配線層１６が設けられ、内部に４枚のアルミナ基板１２、１３、１４、１５の各間に位置して３層の配線層１７、１８、１９が設けられ、下面（アルミナ基板１５の下面）に配線層２０が設けられている。
【００１１】
上記各配線層１６〜２０は、所要の形状の導体パターン（配線パターン）から構成されている。また、上記各導体パターンは、例えばＷやＭｏ等の導体で構成されている。ここで、アルミナ多層基板１１の上面の配線層１６における図２中右端部には、外部入出力端子用導体として例えば外部入力端子用パターン２１が設けられている。この外部入力端子用パターン２１には、外部入力端子（図示しない）が形成されている。また、アルミナ多層基板１１の下面の配線層２０における図２中右端部には、グランド用導体として例えばグランドパターン２２が設けられている。
【００１２】
更に、アルミナ多層基板１１における外部入力端子用パターン２１とグランドパターン２２とが対向する部位には、ホール部として例えばビアホール２３がアルミナ多層基板１１の板面に対して垂直方向に設けられている。上記ビアホール２３の内径寸法は、例えば０．１〜０．４ｍｍ程度である。そして、このビアホール２３内には、例えば１００ｋΩ以上の抵抗値の抵抗体２４が充填されている。この抵抗体２４の両端部（上下端部）は、外部入力端子用パターン２１とグランドパターン２２とに接続されている。
【００１３】
ここで、上記抵抗体２４は、基板材料であるアルミナと、導体である例えばＷやＭｏ等とを混合した混合材料から構成されていると共に、ポーラス状に構成されている。このように構成されることにより、上記抵抗体２４は、抵抗値がある程度大きく、且つ、外部サージを逃がし易い（即ち、外部サージを確実に吸収できる）特性を有する抵抗体となっている。尚、この抵抗体２４の製造方法については、後述する。
【００１４】
また、アルミナ多層基板１１における各配線層１６〜２０の導体パターンの対向する部位には、上記ビアホール２３の他に多数のビアホール２５が適宜設けられていると共に、これらビアホール２５内には導体２６が充填されている。これら多数の導体２６により各配線層１６〜２０の導体パターンが接続されている。そして、上記導体２６は、例えばＷやＭｏ等の導体で構成されている。
【００１５】
一方、上記グランドパターン２２の下面には、図３にも示すように、凸部２２ａが下方へ向けて突設されている。この凸部２２ａの突出寸法Ａは、例えば１５〜６５μｍ程度である。尚、グランドパターン２２（即ち、配線層１６〜２０の導体パターン）の厚み寸法Ｂは、例えば１５μｍ程度である。
【００１６】
また、このような構成のアルミナ多層基板１１の上面には、図２に示すように、抵抗体膜２７が例えば印刷及び焼き付けすることにより設けられている。また、上記アルミナ多層基板１１の上面には、ＩＣやベアチップ等の電子部品２８が例えば半田付け或いは導電性接着剤により取り付けられている。尚、図２において、符号「２９」は半田或いは導電性接着剤を示している。
【００１７】
更に、上記アルミナ多層基板１１は、その下面を金属製のベース３０の上に載せるようにして該ベース３０に例えば接着により固定されている。上記ベース３０は、例えばアルミナ多層基板１１を収容固定するためのケースである。この場合、アルミナ多層基板１１の下面とベース３０の上面との間には、絶縁接着剤３１が充填されており、この接着剤３１の層の厚み寸法は、例えば１００μｍ程度である。従って、グランドパターン２２の凸部２２ａの先端部とベース３０の上面との間の隙間は、２０〜７０μｍ程度となっている。
【００１８】
次に、上記構成のアルミナ多層基板１１を製造する工程について簡単に説明する。まず、４枚のアルミナ基板１２〜１５に対応する４枚のアルミナのグリーンシート（グリーンシート１枚の厚み寸法は、０．１〜０．４ｍｍ程度）を用意し、これら４枚のグリーンシートの所定の位置にビアホール２３、２５を形成する。続いて、ＷやＭｏ等からなる導体ペースト２６をグリーンシートのビアホール２５内に、周知の方法（例えばスクリーン印刷）により充填する。次いで、アルミナの粉と、ＷやＭｏ等の導体の粉と、樹脂の粉（樹脂ビーズ）とを混合すると共に、バインダ（溶剤）によりペースト状の混合材料とした抵抗体ペーストをグリーンシートのビアホール２３内に、周知の方法（例えばスクリーン印刷）により充填する。上記抵抗体ペーストの各混合材料の具体的混合割合等については、後述する。
【００１９】
そして、各グリーンシートの表面に、ＷやＭｏ等からなる導体ペーストをスクリーン印刷することにより、配線層１６〜２０の導体パターンに対応する印刷パターンを形成する。この後、４枚のグリーンシートを重ねると共に、重ねた状態で加圧し圧着する。
【００２０】
続いて、上記４枚のグリーンシートを圧着したものを、還元雰囲気中で例えば１６００℃程度の温度で焼成する。これにより、図２に示すようなアルミナ多層基板１１が製造される。この構成の場合、抵抗体２４、導体２６及び基板１１は同時焼成されるように構成されている。
【００２１】
ここで、上記抵抗体２４を構成する混合材料の具体的構成について、図１、図４、図５及び図６を参照して説明する。まず、ＷやＭｏ等の導体とアルミナとを混合して抵抗体を構成する場合、即ち、樹脂ビーズを混合しない抵抗体（前記公報記載の抵抗体）の場合について説明する。最初に、導電成分であるＷ（タングステン）またはＭｏ（モリブデン）と、アルミナとを混合した混合材料の焼成後の抵抗値が、両者の混合割合によってどのように変化するかを実測し、その測定結果を図４に示す。この場合、Ｗとアルミナとの混合材料の混合割合（例えばアルミナの重量比）を変えながら、混合材料の焼成後の抵抗値を測定した。
【００２２】
この図４から、アルミナの混合割合を所定値以上にすると、混合材料の焼成後の抵抗値は急激に増大して無限大（オープン）になることがわかった。上記抵抗値がこのように変化する理由は、次のとおりであると考えられる。アルミナの混合割合が少ない焼成後の混合材料を図５（ａ）に示し、アルミナの混合割合が多い焼成後の混合材料を図５（ｂ）に示す。これら図５（ａ）及び（ｂ）からわかるように、アルミナの混合割合が一定以上になると、抵抗体（混合材料）の導電経路において、導電粒子（Ｗの粒子）同士の電気的接合がなくなる部位が生じるためであると考えられる。尚、上記図５（ａ）及び（ｂ）に示すガラス質の部分は、焼成時にグリーンシートから流れ込んできて形成されるものである。
【００２３】
そして、上記アルミナの混合割合が多い図５（ｂ）の構成の場合、電気的絶縁は、粒径が例えば１〜３μｍ程度のアルミナ粒子並びにガラス質によって確保されているため、絶縁距離が極めて小さい。このため、外部サージ電圧のような高電圧が印加されると、容易に絶縁破壊し、外部サージが抵抗体（混合材料）を通過する。そして、実験によれば、外部サージの印加時には、サージが抵抗体（混合材料）を通過し、通過後は絶縁性が再び確保されることを確認した。即ち、上記した混合材料からなる抵抗体は、外部サージの放電抵抗として好ましい特性、具体的には、抵抗値が大きく且つ外部サージを逃がし易い（外部サージを吸収し易い）特性を有していることがわかった。
【００２４】
ここで、図４のグラフの場合、抵抗値が急激に無限大になるところは、アルミナの重量比が約５０％前後（約５０ｗｔ％前後）の領域であるから、Ｗとアルミナの混合割合は、アルミナの重量比で約５０％前後以上に設定すれば良い。尚、導体の種類や粒径や形状並びにアルミナの粒径や形状によって、混合割合と抵抗値との関係（即ち、図４のグラフ）が変化するため、実際に使用する導体とアルミナを用いて図４のグラフを測定してから、最適な混合割合を設定することが好ましい。
【００２５】
さて、上述したように、Ｗ（またはＭｏ等の導体）とアルミナとを混合して構成した抵抗体は、外部サージの放電抵抗として好ましい特性を有していることがわかった。しかし、本発明者らによれば、上記抵抗体の高電圧印加時の電気抵抗がかなり大きいということがわかった。このため、大きな電圧の外部サージが印加されて上記抵抗体を流れたときには、上記抵抗体の発熱量がかなり多くなるというおそれがあった。
【００２６】
そこで、本発明者らは、上記抵抗体の発熱量を少なくするために、抵抗体の高電圧印加時の電気抵抗を小さくしようと試みた。そして、本発明者らは、抵抗体２４をポーラス状にする構成を発明し、この発明により、抵抗体２４が外部サージの放電抵抗として好ましい特性を有するまま、該抵抗体２４の高電圧印加時の電気抵抗を小さくすることができた。
【００２７】
具体的には、Ｗ（またはＭｏ等の導体）の粉を例えば３０ｗｔ％、アルミナの粉を例えば７０ｗｔ％の混合割合で混合した抵抗体ペーストを用意し、このペーストに樹脂ビーズとして例えばアクリル系樹脂の粉を例えば３０ｖｏｌ％の混合割合で混合して、ペースト状の混合材料（即ち、抵抗体ペースト）を作成する。そして、この抵抗体ペーストを、前述したように、グリーンシートのビアホール２３内に充填した後、焼成することにより、抵抗体２４を形成した。
【００２８】
ここで、焼成前の抵抗体ペーストの状態を図１（ａ）に示し、焼成後の抵抗体２４の状態を図１（ｂ）に示す。図１（ａ）において、符号３２はＷの粒子を示し、符号３３はアルミナの粒子を示し、符号３４はアクリル系樹脂の粒子を示している。そして、図１（ｂ）により、抵抗体２４の内部に、空隙３５が形成されたことがわかる。この空隙３５は、焼成によりアクリルの粒子３４が蒸発することによって形成されたものである。
【００２９】
そして、本実施例の抵抗体２４（空隙３５が存在する抵抗体）に印加する電圧を変化させたときに、該抵抗体２４に流れる電流の大きさを測定した結果を、図６の実線Ｐで示す。これに対して、従来技術の抵抗体（空隙３５が存在しない公報記載の抵抗体）に印加する電圧を変化させたときに、該抵抗体に流れる電流の大きさを測定した結果を、図６の実線Ｑで示す。この図６から、本実施例の抵抗体２４の方が、従来技術の抵抗体よりも電気抵抗が小さくなったことが明確にわかる。そして、本実施例の抵抗体２４は、印加電圧が４００Ｖのときに十分に電流が流れる抵抗体であることから、外部サージを良好に吸収する特性を備えていることがわかる。
【００３０】
さて、本実施例では、抵抗体２４形成用の抵抗体ペーストに混入するアクリル系樹脂の粉として、例えばポリメチルメタクリレートを使用した。また、抵抗体ペーストのバインダ（溶剤）としては、テルピネオールを使用した。この場合、アクリル系樹脂（ポリメチルメタクリレート）は、バインダ（テルピネオール）に溶けにくい樹脂である。即ち、抵抗体ペーストに混入する樹脂ビーズとしては、ペーストのバインダに溶け難い樹脂の粉を用いれば良い。また、焼成時において、３００℃程度までは、固体（体積）状態が保持される樹脂ビーズである必要があり、この点でも、上記アクリル系樹脂（蒸発温度が３５０℃前後である）は適切な樹脂である。尚、バインダに溶けにくい樹脂であると共に、３００℃程度まで固体及び液体（体積）状態が保持される樹脂であれば、上記アクリル以外の樹脂を使用しても良い。また、バインダとして上記テルピネオール以外のものを用いても良いことは勿論である。
【００３１】
このような構成の本実施例によれば、外部サージ電圧がアルミナ多層基板１１の外部入力端子用パターン２１に印加すると、該外部サージは、アルミナ多層基板１１のビアホール２３に充填された抵抗体２４を通してグランドパターン２２へ速やかに放電される。このため、アルミナ多層基板１１上に設けられた回路素子（例えば電子部品２８）等を上記外部サージから保護することができる。
【００３２】
特に、本実施例においては、抵抗体２４をポーラス状に構成したので、この抵抗体２４の高電圧印加時の電気抵抗を小さくすることができた。また、低いサージ電圧も吸収できる。このため、大きな電圧の外部サージが印加されたときでも、上記抵抗体２４の発熱量を比較的少なくすることができる。この結果、抵抗体２４の周辺の導体が焦げたり、基板１１にクラックが発生したりすることを確実に防止することができる。そして、上記実施例においては、抵抗体２４をポーラス状に構成したので、抵抗体２４のヤング率を低減することができ、抵抗体２４にて発生する応力を小さくすることができる。
【００３３】
また、本実施例の場合、抵抗体２４を、アルミナ多層基板１１にその板面に対して垂直方向に設けられたビアホール２３の内部に充填したので、抵抗体２４の表面に水分や湿気が付着することがない。これにより、外部サージの放電のし易さの変動を防止することができ、しかも、特別な防湿対策を施すことが不要である。更に、上記実施例では、抵抗体２４を配設するためにアルミナ多層基板１１の上面において確保しなければならない必要最小面積は、ビアホール２３の断面積よりも若干大きい面積程度で済むから、それだけアルミナ多層基板１１を小形化することができる。
【００３４】
尚、上記実施例では、Ｗの粉とアルミナの粉を混合したペーストに、アクリル系樹脂の粉を３０ｖｏｌ％の混合割合で混合したが、これに限られるものではなく、アクリルの粉の混合割合を、１０〜７０ｖｏｌ％程度に設定することが可能であることを、実験により確認している。即ち、アクリル系樹脂の粉の混合割合が、１０〜７０ｖｏｌ％程度であれば、抵抗体の高電圧印加時の電気抵抗が小さくなると共に、抵抗体が外部サージを良好に吸収する特性を備えることがわかった。
【００３５】
尚、アクリル系樹脂の粉の混合割合が１０ｖｏｌ％より小さいようなときは、基板焼成時に溶融したガラス成分がビアホール２３内に浸入するため、空隙３５が埋まってしまい、空隙３５が形成されなくなってしまう。一方、アクリル系樹脂の粉の混合割合が７０ｖｏｌ％より大きいような場合には、Ｗの粒子３２間の距離が大きくなり、抵抗体２４の電気抵抗が反対に大きくなってしまうという不具合が発生する。
【００３６】
また、上記実施例では、基板材料（アルミナ）と導体と樹脂ビーズ（アクリル系樹脂）とを混合した混合材料から抵抗体２４を構成したが、これに限られるものではなく、他の材料を添加して抵抗体を構成しても良い。他の材料を添加して抵抗体を構成した例として、第２実施例（図７参照）を示す。
【００３７】
図７に示すように、第２実施例では、導電性粒子であるＷ粒子３２の間に、導電性材料として金属酸化物３６を基板の焼成時に介在させるように構成することにより、所望の抵抗値を得ている。そして、この構成の場合も、樹脂ビーズ（アルリル系樹脂の粉）を混入することにより、空隙３５を形成している。尚、上記金属酸化物３６として、例えばＬａ，Ｙ，Ｎｂ，Ｓｃ等の金属からなる金属酸化物を用いることが好ましい。
【００３８】
また、図示はしないが、基板の焼成時の高温（１６００℃）でアルミナに固溶する金属酸化物を添加するように構成しても良い。そして、この構成の場合も、樹脂ビーズ（例えばアルリル系樹脂の粉）を混入することにより、抵抗体の内部に空隙を形成している。このように構成した場合、Ｗ粒子３２間に多くのアルミナ粒子３３が介在していても、所望の抵抗値を得ることが可能である。
【００３９】
尚、前記第１実施例では、アルミナ製の多層基板１１に適用したが、これに限られるものではなく、例えばガラスセラミック製の多層基板に適用しても良い。この構成の場合、ガラスセラミック多層基板を８５０〜９００℃程度で同時焼成することにより製造することができる。そして、この構成において、外部サージ放電用の抵抗体を構成する材料としては、基板材料であるガラスセラミックと、導体である例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等とを混合した抵抗体ペーストに、例えばアクリル系樹脂の粉（樹脂ビーズ）を混合した混合材料を用いることが好ましい。そして、上記ガラスセラミック多層基板では、配線層用の導体及びビアホール充填用の導体としては、上記Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等を用いることが好ましい。
【００４０】
また、上記ガラスセラミック多層基板の場合、例えば空気中で基板焼成を行うときは、アクリル系樹脂の代わりに、ブチル系樹脂やセルロース系樹脂などを使用しても良い。尚、窒素中で基板焼成を行うときは、アクリル系樹脂を使用することが好ましい。
【００４１】
また、前記第１実施例では、アルミナ製の多層基板１１を貫通するように形成されたビアホール２３の内部（のすべて）に抵抗体２４を充填するように構成したが、これに限られるものではなく、ビアホール２３内のうちの一部分（例えば２層のアルミナ基板１２及び１３に対応する部分）だけに抵抗体を充填し、残りの部分には導体を充填するように構成しても良い。
【００４２】
図８は、本発明の第３実施例を示す図である。尚、第１実施例と同一部分には同一符号を付している。上記第３実施例では、本発明をスルーホール基板３７に適用した。このスルーホール基板３７は、アルミナ製の基板３８と、この基板３８の上面及び下面に設けられた配線層３９及び４０とから構成されている。上記各配線層３９、４０は、所定の形状の導体パターン（配線パターン）から構成されている。また、上記導体パターンは、例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等の導体で構成されている。
【００４３】
そして、上面の配線層３９における図８（ａ）中の右端部には、外部入力端子用導体として例えば外部入力端子用パターン４１が設けられている。この外部入力端子用パターン４１には、外部入力端子（図示しない）が形成されている。また、下面の配線層４０における図８（ａ）中の右端部には、グランド用導体として例えばグランドパターン４２が設けられている。
【００４４】
また、基板３８における外部入力端子用パターン４１とグランドパターン４２とが対向する部位には、ホール部として例えばスルーホール４３が基板３８の板面に対して垂直方向に設けられている。そして、このスルーホール４３内には、例えば１００ｋΩ以上の抵抗値の抵抗体４４が充填されている。この抵抗体４４の両端部（上下端部）は、外部入力端子用パターン４１とグランドパターン４２とに接続されている。
【００４５】
ここで、上記抵抗体４４は、一般的な厚膜抵抗体の材料である例えばＲｕ系材料、ＬａＢ６系材料、ＳｎＯ２系材料等に、例えばアクリル系樹脂の粉（樹脂ビーズ）を混合した混合材料から形成されており、ポーラス状に構成されている。そして、上記抵抗体４４は、抵抗値が大きく（従来構成の抵抗体よりは抵抗値が小さい）且つ外部サージを逃がし易い抵抗体である。尚、上記抵抗体４４を、導体と、抵抗体或いはガラスと例えばアクリル系樹脂の粉（樹脂ビーズ）とを混合した混合材料から構成しても良い。
【００４６】
そして、基板３８における配線層３９、４０の導体パターンの対向する部位には、上記スルーホール４３の他に多数のスルーホール４５が適宜設けられていると共に、これらスルーホール４５内には導体４６が充填されている。これら多数の導体４６により各配線層３９、４０の導体パターンが接続されている。そして、上記導体４６は、例えばＡｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等の導体で構成されている。
【００４７】
また、このような構成のスルーホール基板３７の上面及び下面には、図８（ａ）に示すように、抵抗体膜２７が印刷及び焼き付けすることにより設けられている。また、スルーホール基板３７の上面には、ＩＣやベアチップ等の電子部品２８が半田付け或いは導電性接着剤により取り付けられている。更に、上記スルーホール基板３７は、その下面を金属製のベース３０の上に載せるようにして該ベース３０に例えば接着により固定されている。
【００４８】
ここで、上記構成のスルーホール基板３７を製造する工程について簡単に説明する。まず、生のシート状のアルミナを焼成して基板３８を形成する。この場合、焼成前に、基板３８にスルーホール４３、４５を形成しておくことが好ましい。尚、基板３８の焼成後に、スルーホール４３、４５を形成しても良い。
【００４９】
続いて、上記基板３８のスルーホール４５内に、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等からなる導体ペーストを周知の方法（例えばスクリーン印刷）により充填する。この場合、図８（ｂ）に示すように、スルーホール４５の内周面及び上下の開口縁部にだけ導体ペーストを印刷して導体ペーストの層を形成するように構成しても良い。次いで、基板３８の抵抗体４４充填用のスルーホール４３内に、一般的な厚膜抵抗体の材料等に、アクリル系樹脂の粉（樹脂ビーズ）を混合した混合材料からなる抵抗体ペーストを周知の方法（例えばスクリーン印刷）により充填する。尚、この場合も、図８（ｂ）に示すように、スルーホール４３の内周面及び上下の開口縁部にだけ上記抵抗体ペーストを印刷して抵抗体ペーストの層を形成するように構成しても良い。
【００５０】
そして、基板３８の上下面に、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ａｕ等からなる導体ペーストをスクリーン印刷することにより配線層３９、４０の導体パターンに対応する印刷パターンを形成する。この後、基板３８を例えば８５０℃程度の温度で焼成する。これにより、図８（ａ）に示すようなスルーホール基板３７が製造される。
【００５１】
尚、上述した以外の第３実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第３実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。また、第３実施例のグランドパターン４２に、第１実施例のグランドパターン２２に突設した凸部２２ａと同じ形状の凸部を突設するように構成しても良い。
【００５２】
図９は、本発明の第４実施例を示す図である。尚、第１実施例と同一部分には同一符号を付している。上記第４実施例では、本発明を厚膜多層基板４７に適用した。この厚膜多層基板４７は、アルミナ等からなるセラミック基板４８の上面に、配線層４９、５０及び絶縁層５１を印刷・焼成することにより形成されている。
【００５３】
具体的には、まず、セラミック基板４８の上面に、導体ペーストを印刷して配線層４９の導体パターンに対応する印刷パターンを形成した後、この印刷パターンを焼成する。このとき、配線層４９の導体パターンの一部分として、グランドパターン４９ａが形成される。続いて、その上に例えばガラス等からなる絶縁体ペーストを印刷して絶縁層５１を形成した後、これを焼成する。このとき、絶縁層５１に、抵抗体５２充填用のビアホール５３及び導体５４充填用のビアホール５５が形成される。
【００５４】
次に、ビアホール５５内に、導体ペーストを印刷等により充填すると共に、ビアホール５３内に抵抗体ペーストを印刷等により充填する。この後、これら充填した導体ペースト及び抵抗体ペーストを焼成する。ここで、上記抵抗体ペーストには、例えばアクリル系樹脂の粉（樹脂ビーズ）が混合されている。これにより、焼成された抵抗体５２は、ポーラス状となっている。尚、上記構成の場合、導体ペーストを充填した後、該導体ペーストを焼成し、その後、抵抗体ペーストを充填・焼成するように構成しても良い。また、抵抗体ペーストを先に充填・焼成した後、導体ペーストを充填・焼成するように構成しても良い。
【００５５】
続いて、上記絶縁層５１の上面に、導体ペーストを印刷して配線層５０の導体パターンに対応する印刷パターンを形成した後、この印刷パターンを焼成する。このとき、配線層５０の導体パターンの一部分として、外部入力端子用パターン５０ａが形成される。これにより、厚膜多層基板４７が製造される。そして、このように製造された厚膜多層基板４７の上面に、抵抗体膜２７を印刷及び焼き付けている。また、厚膜多層基板４７の上面に、ＩＣやベアチップ等の電子部品２８を半田付け或いは導電性接着剤により取り付けている。
【００５６】
尚、上述した以外の第４実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第４実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。また、上記第４実施例の場合、絶縁体ペーストを印刷・焼成する作業を１回実行することにより絶縁層５１を形成するように構成したが、これに代えて、絶縁体ペーストを印刷・焼成する作業を複数回実行することにより絶縁層５１を形成するように構成しても良い。更に、第４実施例においては、セラミック基板４８の上に２層の配線層４９、５０及び１層の絶縁層５１を設けたが、これに限られるものではなく、３層以上の配線層及び２層以上の絶縁層を設けるように構成しても良い。
【００５７】
図１０は、本発明の第５実施例を示す図である。尚、第１の実施例と同一部分には同一符号を付している。上記第５実施例では、アルミナ多層基板１１に抵抗体充填用のホールを形成するに当たって、複数例えば４個のビアホール５６、５７、５８、５９をアルミナ多層基板１１の内部で横方向に位置がずれるように設けた。そして、これら４個のビアホール５６、５７、５８、５９内にそれぞれ抵抗体６０、６１、６２、６３を充填すると共に、これら４個の抵抗体６０、６１、６２、６３を内部配線層１７、１８、１９に設けられた導体パターン６４、６５、６６により接続した。また、最上位の抵抗体６０の上端部を外部入力端子用パターン２１に接続し、最下位の抵抗体６３の下端部をグランドパターン２２に接続した。
【００５８】
この構成の場合、４個のビアホール５６、５７、５８、５９が、それぞれ部分ホールを構成している。そして、これらビアホール５６、５７、５８、５９から抵抗体充填用のホール（ホール部）６７が構成されている。尚、抵抗体６０〜６３の構成材料は、第１の実施例の抵抗体２４と同じ材料である。
【００５９】
また、上述した以外の第５実施例の構成は、第１実施例の構成と同じ構成となっている。従って、この第５実施例においても、第１実施例とほぼ同じ作用効果を得ることができる。特に、上記第５実施例によれば、セラミック多層基板１１において抵抗体充填用のホール６７を形成する位置を設定し易くなり、それだけ設計の自由度を高くすることができる。
【００６０】
尚、上記第５実施例においては、４個のビアホール５６〜５９のすべてに抵抗体６０〜６３を充填するように構成したが、これに限られるものではなく、４個のビアホール５６〜５９のうちの少なくとも１つの内部に抵抗体を充填し、残りのビアホール内には導体を充填するように構成しても良い。この構成の場合も、上記第５実施例とほぼ同じ作用効果を得ることができる。
【００６１】
図１１は、本発明の第６実施例を示す図である。尚、図１０に示す第５実施例と同一部分には同一符号を付している。上記第６実施例では、複数の部分ホールである４個のビアホール５６〜５９に充填された４個の抵抗体６０〜６３を、内部配線層１７、１８、１９に設けられた抵抗体パターン６８、６９、７０により接続するように構成した。上記抵抗体パターン６８、６９、７０は、内部配線層１７、１８、１９の導体パターンを印刷する工程において、同様な印刷方法により形成すれば良い。尚、これ以外の第６実施例の構成は、第５実施例の構成と同じ構成となっている。従って、この第６実施例においても、第５実施例とほぼ同じ作用効果を得ることができる。
【００６２】
また、上記第６実施例においては、４個のビアホール５６〜５９のすべてに抵抗体６０〜６３を充填するように構成したが、これに限られるものではなく、４個のビアホール５６〜５９のうちの少なくとも１つの内部に抵抗体を充填し、残りのビアホール内には導体を充填するように構成しても良い。この構成の場合も、上記第６実施例とほぼ同じ作用効果を得ることができる。
【００６３】
尚、上記各実施例で説明した基板の構成材料を、アルミナやガラスセラミック以外に窒化アルミとしても良い。この構成の場合の導体材料も、ＷやＭｏ等を用いることができる。そして、ビヤホール（ホール部）内に充填する低抗体は、基板材料である窒化アルミと、導体であるＷやＭｏ等と、樹脂ビーズであるアクリル系樹脂の粉とを混合した混合材料から構成するようにした。これにより、上記抵抗体をポーラス状に構成することができ、しかも、その抵抗値を良好な大きさに設定でき、且つ、外部サージを逃し易い抵抗体とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであり、（ａ）は焼成前の抵抗体の状態を示す図、（ｂ）は焼成後の抵抗体の状態を示す図
【図２】アルミナ多層基板の拡大縦断側面図
【図３】グランドパターン周辺の部分拡大縦断側面図
【図４】抵抗体の混合割合（アルミナの重量比）と抵抗値との関係を示すグラフ
【図５】（ａ）はアルミナが少ない場合の混合材料を示す図、（ｂ）はアルミナが多い場合の混合材料を示す図
【図６】抵抗体に印加する電圧と、抵抗体に流れる電流との関係を示す特性図
【図７】本発明の第２実施例を示す混合材料を示す図
【図８】本発明の第３実施例を示すものであり、（ａ）は図２相当図、（ｂ）は第３実施例の変形例の縦断側面図
【図９】本発明の第４実施例を示す図２相当図
【図１０】本発明の第５実施例を示す図２相当図
【図１１】本発明の第６実施例を示す図１０相当図
【符号の説明】
１１はアルミナ多層基板（配線基板）、１２、１３、１４、１５はアルミナ基板、１６、１７、１８、１９、２０は配線層、２１は外部入力端子用パターン  （外部入力端子用導体）、２２はグランドパターン（グランド用導体）、２２ａは凸部、２３はビアホール（ホール部）、２４は抵抗体、２５はビアホール、２６は導体、３０はベース、３２はＷの粒子、３３はアルミナの粒子、３４はアクリルの粒子、３５は空隙、３７はスルーホール基板（配線基板）、３８は基板、３９、４０は配線層、４１は外部入力端子用パターン（外部入力端子用導体）、４２はグランドパターン（グランド用導体）、４３はスルーホール、４４は抵抗体、４５はスルーホール、４６は導体、４７は厚膜多層基板（配線基板）、４８はセラミック基板、４９、５０は配線層、５１は絶縁層、５２は抵抗体、５３はビアホール、５４は導体、５５はビアホール、５６、５７、５８、５９はビアホール、６０、６１、６２、６３は抵抗体、６４、６５、６６は導体パターン、６７はホール（ホール部）、６８、６９、７０は抵抗体パターンを示す。
【図１】
0004356170.tif 000002
【図２】
0004356170.tif 000003
【図３】
0004356170.tif 000004
【図４】
0004356170.tif 000005
【図５】
0004356170.tif 000006
【図６】
0004356170.tif 000007
【図７】
0004356170.tif 000008
【図８】
0004356170.tif 000009
【図９】
0004356170.tif 000010
【図１０】
0004356170.tif 000011
【図１１】
0004356170.tif 000012