(57)【特許請求の範囲】
【請求項１】
基板上にポリシリコン膜からなる半導体層、ゲート、前記半導体層と前記ゲートとの間に配置されたゲート絶縁膜、ソース及びドレインを備える薄膜トランジスタを形成する段階と、
前記薄膜トランジスタが形成された基板上に水分を含有する絶縁膜である平坦化膜を形成する段階と、
前記平坦化膜に含まれた水分を前記薄膜トランジスタに拡散させるために前記平坦化膜を３００〜４００℃で熱処理する段階と、
前記熱処理された平坦化膜上に窒化膜または酸化膜と窒化膜との複合膜よりなる絶縁膜を形成する段階と、
前記平坦化膜上の前記絶縁膜の所定部分に前記ドレインと電気的に連結するように画素電極を形成する段階と、
前記画素電極が形成された基板結果物を１５０〜２００℃で熱処理する段階とを備えることを特徴とする表示装置の製造方法。
【請求項２】
前記平坦化膜はスピンオングラス（SOG)膜で形成する請求項１に記載の表示装置の製造方法。
【請求項３】
前記平坦化膜は１０００〜３０００Åの厚さに形成する請求項１に記載の表示装置の製造方法。
【請求項４】
基板上に形成されたポリシリコン膜からなる半導体層、ゲート電極、前記半導体層と前記ゲートとの間に配置されたゲート絶縁膜、ソース電極及びドレイン電極を備える薄膜トランジスタを形成する段階と、
前記薄膜トランジスタが形成された基板上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上に水分を含有する第２絶縁膜を形成する段階と、
第２絶縁膜に含まれた水分を前記薄膜トランジスタに拡散させるため、前記第２絶縁膜を３００〜４００℃で熱処理する段階と、
前記熱処理された第２絶縁膜の表面が平坦化されるように前記第２絶縁膜の表面を所定の厚さだけエッチバックする段階と、
前記平坦化された前記第２絶縁膜上に窒化膜または酸化膜と窒化膜との複合膜からなる第３絶縁膜を形成する段階と、
前記第３、第２及び第1絶縁膜を貫通して、前記第３絶縁膜上に前記ドレインとコンタクトするように画素電極を形成する段階と、
前記画素電極が形成された基板結果物を１５０〜２００℃で熱処理する段階とを含むことを特徴とする表示装置の製造方法。
【請求項５】
前記薄膜トランジスタを形成する段階は、
前記基板上に結晶質シリコン膜で半導体膜パターンを形成する段階と、
前記基板及び半導体膜パターン上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上の所定部分にゲート電極を形成する段階と、
前記ゲート電極の両側の半導体膜パターンに不純物を注入して、前記ソース及びドレインを形成する段階と、
前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記ソース及びドレインと各々コンタクトされるソース電極及びドレイン電極を形成する段階とを含む請求項４に記載の表示装置の製造方法。
【請求項６】
前記半導体膜パターンを形成する段階は、
前記基板上に非晶質シリコン膜を蒸着する段階と、
前記非晶質シリコン膜をレーザで結晶化する段階と、
前記結晶化されたシリコン膜をパターニングする段階とを含む請求項５に記載の表示装置の製造方法。
【請求項７】
前記ソース及びドレインはイオンシャワードーピングによって形成される請求項４に記載の表示装置の製造方法。
【請求項８】
前記第２絶縁膜はSOG膜で形成する請求項４に記載の表示装置の製造方法。
【請求項９】
前記第２絶縁膜は１０００〜３０００Åの厚さに形成する請求項４に記載の表示装置の製造方法。
【請求項１０】
前記第３絶縁膜は窒化膜または酸化膜と窒化膜との複合膜で形成する請求項４に記載の表示装置の製造方法。
【請求項１１】
前記第２絶縁膜を形成する段階と、前記第２絶縁膜を熱処理する段階とを少なくとも１回繰り返して実施する請求項４に記載の表示装置の製造方法。
【請求項１２】
前記画素電極はITO（Indiumtin oxide）で形成する請求項１に記載の表示装置の製造方法。
【請求項１３】
前記第２絶縁膜をエッチバックする段階で、前記第２絶縁膜を前記第３絶縁膜の表面が露出されるまでエッチバックする請求項４に記載の表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び液晶表示装置の製造方法に係り、特に薄膜トランジスタ（Thin Film Transistor：以下TFTという）を含む半導体装置の製造方法及び該薄膜トランジスタを能動素子として使用する液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置（Liquid Crystal Display：以下LCDという）は、電場により分子の配列が変化する液晶の光学的性質を用いる液晶技術と半導体技術を融合した代表的な平板表示装置である。
【０００３】
液晶表示装置の一種である薄膜トランジスタ液晶表示装置（Thin Film Transistor-LCD：以下TFT-LCDという）は、低消費電力、低電圧駆動力、薄型、軽量といった長所を有している。このTFTは、チャンネルで使用される半導体層の材料により多結晶シリコンTFTと非晶質シリコンTFTとに分けられる。多結晶シリコン膜TFT-LCDを製造する工程は、４００℃以下の温度で行われる低温工程と９００℃以上の高温で行われる高温工程とに分けられる。この中でも、特に３５０℃以下の温度で工程が行われる低温工程は、ガラス基板上での工程が可能であるため大面積化されたLCDの製造に適する。これは多結晶シリコン膜TFT-LCDが非晶質シリコン膜TFT-LCDに対して競争力を有し得る１つの要件となる。
【０００４】
ところが、上記の低温工程と高温工程を経ると、いずれの工程においても、多結晶シリコン膜自体のグレーン境界面に起因して、電子や正孔の移動を妨害するトラッピング中心が存在することになる。このトラッピング中心の存在はキャリヤの移動度を低下させ、TFTのスレショルド電圧を増加させる。
【０００５】
低温工程を用いて高性能のTFTを製造するためには様々の技術が必要である。
【０００６】
第１は、基板を熱的に変形させることなく、基板上に良質の多結晶シリコン膜を形成する技術である。良質の多結晶シリコン膜を形成するためにはレーザー誘導による急速な結晶化が好適な方法である。レーザを用いたシリコン薄膜の結晶化は高温で基板を加熱せずに行われるので基板の損傷が少ない。レーザーアニーリングによる多結晶シリコン膜のキャリヤ移動度は約１００平方ｃｍ／Ｖｓより大きい。
【０００７】
第２は、低温で、多結晶シリコン膜と酸化膜との良質の界面を形成する技術である。多結晶シリコン膜と酸化膜との界面でトラップ密度が高ければ、TFTのスレショルドが高くなる。例えば、プラズマを用いた化学気相蒸着（Plasma Enhanced CVD：以下PECVDという）方法が、低温（例えば２００〜４００℃）で酸化膜を形成するに適しているが、PECVD方法は多結晶シリコン膜と酸化膜との界面を著しく低下させる。このような界面の低下を低減する方法として、電子サイクロトロン共鳴プラズマCVD（Electron Cyclotron Resonance Plasma CVD：ECR CVD）とRF平行平板型リモートプラズマCVD（Radio Frequency Parallel−plate Remote Plasma CVD）等がある。RF平行平板型リモートプラズマCVD法で形成された酸化膜を有する多結晶シリコン膜TFTは、例えば４００平方ｃｍ／Ｖｓ程度の高移動度と、１．５Ｖほどの低スレショルド電圧を有する。
【０００８】
第３は、金属化後のアニーリング工程である。空気中２７０℃の温度でTFTをアニーリングすればTFTの特性を改善することができる。しかし、このようなアニーリング方法では、酸化膜や酸化膜とシリコン膜との界面の再現性がよくない。このようなアニーリング法で最も調節しにくい要素は空気の湿度である。従って、このような問題点を解決するために、低温で水蒸気（Ｈ2Ｏ vapor）を調節する方法によるアニーリング法が提案された。空気中の水蒸気は、リモートプラズマＣＶＤ法で形成された酸化膜を使用するTFTを低温でアニーリングするために最も効果的な成分である。
【０００９】
上記の基本技術等を用いる従来技術が“Naoki Sano、IEEE Electron Device、vol．16、No．5、May 1995、pp．157-160”に掲載されている。
【００１０】
この従来技術においては、TFTを製造する過程で多結晶シリコン膜と酸化膜のと界面に存在するトラッピング中心を除去するために基板を水蒸気雰囲気でアニーリングする他、トラッピング中心をさらに効果的に除去するために、酸化膜を一般的なCVD法で形成せずにリモートプラズマＣＶＤ法で形成する。このような方法は、多結晶シリコン膜と酸化膜との界面でトラッピングを除去するには効果がある。しかし、アニーリングのための追加的な工程が必要であり、例えば水蒸気を形成するために水を加熱する別のシリンダーをさらに具備する必要があり、、設備の付加が余儀なくされる。また、プラズマを用いて酸化膜を形成する場合、多結晶シリコン膜の表面が損傷され素子の特性が悪くなる。
【００１１】
【発明が解決しようとする課題】
本発明は、上記の問題点を鑑みてなされたものであり、その１つの目的は、水分を多量に含有する絶縁膜を用いてトラッピングを除去すると共に平坦なパッシベーション膜を形成し得る薄膜トランジスタの製造方法を提供することにある。
【００１２】
また、本発明の他の目的は、上記の薄膜トランジスタの製造方法を用いて、特性の良好な薄膜トランジスタ液晶表示装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
発明１は、以下の段階を含む表示装置の製造方法に関する。
・基板上にゲート、ソース及びドレインを備える薄膜トランジスタを形成する段階。
・前記薄膜トランジスタが形成された基板上に水分を含有する絶縁膜である平坦化膜を形成する段階。
・前記平坦化膜に含まれた水分を前記薄膜トランジスタに拡散させるために前記平坦化膜を３００〜４００℃で熱処理する段階。
・前記平坦化膜上に窒化膜または酸化膜と窒化膜との複合膜よりなる絶縁膜を形成する段階。
・前記平坦化膜上の所定部分に前記ドレインと電気的に連結するように画素電極を形成する段階。
・前記基板結果物を１５０〜２００℃で熱処理する段階。
【００１４】
発明２は、発明１において、前記平坦化膜はスピンオングラス（SOG)膜で形成することを特徴とする。
発明３は、発明１において、前記平坦化膜は１０００〜３０００Åの厚さに形成することを特徴とする。
【００１５】
発明４は、以下の段階を含む表示装置の製造方法に関する。
・基板上にゲート、ソース及びドレインを備える薄膜トランジスタを形成する段階。
・前記薄膜トランジスタが形成された基板上に第１絶縁膜を形成する段階。
・前記第１絶縁膜上に水分を含有する第２絶縁膜を形成する段階。
・第２絶縁膜に含まれた水分を前記薄膜トランジスタに拡散させるため、前記第２絶縁膜を３００〜４００℃で熱処理する段階。
・前記第２絶縁膜の表面が平坦化されるように前記第２絶縁膜の表面を所定の厚さだけエッチバックする段階。
・平坦化された前記第２絶縁膜上に第３絶縁膜を形成する段階。
・前記第３及び第２絶縁膜を貫通して、前記第３絶縁膜上に前記ドレインとコンタクトするように画素電極を形成する段階。
・前記画素電極が形成された基板結果物を１５０〜２００℃で熱処理する段階。
【００１６】
発明５は、発明４において、前記薄膜トランジスタを形成する段階は、前記基板上に結晶質シリコン膜で半導体膜パターンを形成する段階と、前記基板及び半導体膜パターン上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上の所定部分にゲート電極を形成する段階と、前記ゲート電極の両側の半導体膜パターンに不純物を注入して、前記ソース及びドレインを形成する段階と、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成する段階と、前記層間絶縁膜上に前記ソース及びドレインと各々コンタクトされるソース電極及びドレイン電極を形成する段階と、を含むことを特徴とする。
【００１７】
発明６は、発明５において、前記半導体膜パターンを形成する段階は、前記基板上に非晶質シリコン膜を蒸着する段階と、前記非晶質シリコン膜をレーザで結晶化する段階と、前記結晶化されたシリコン膜をパターニングする段階と、を含むことを特徴とする。
【００１８】
発明７は、発明４において、前記ソース及びドレインはイオンシャワードーピングによって形成されることを特徴とする。
発明８は、発明４において、前記第２絶縁膜はSOG膜で形成することを特徴とする。
発明９は、発明４において、前記第２絶縁膜は１０００〜３０００Å程度の厚さに形成することを特徴とする。
【００１９】
発明１０は、発明４において、前記第３絶縁膜は窒化膜または酸化膜と窒化膜との複合膜で形成することを特徴とする。
発明１１は、発明４において、前記第２絶縁膜を形成する段階と、前記第２絶縁膜を熱処理する段階とを少なくとも１回繰り返して実施することを特徴とする。
【００２０】
発明１２は、発明１において、前記画素電極はITO（Indiumtin oxide）で形成することを特徴とする。
発明１３は、発明４において、前記第２絶縁膜をエッチバックする段階で、前記第２絶縁膜を前記第３絶縁膜の表面が露出されるまでエッチバックすることを特徴とする。
【００２１】
【発明の実施の形態】
以下、添付図面に基づき本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を詳しく説明する。
【００２２】
この実施の形態では、３５０℃以下の温度で工程が実行され、LCDの大面積化に容易な低温多結晶シリコン膜工程において、水分を多量に含む絶縁膜を使用してパッシベーション膜を形成し、これによって、前記絶縁膜内に含まれた水分子を素子内部に拡散させることにより前記界面のトラップを修復する。
【００２３】
水分を含む絶縁膜の中で、特にスピンオンガラス（Spin On Glass：SOG）膜内には各種有機物と共に水分（Ｈ2Ｏ）や水素（Ｈ2）が多量に含まれている。またSOG膜は液体状態の絶縁物質であって、ポリアミドのように非常に狭いスペースを充填することができる。この場合において、他のCVD薄膜はボイドを形成する可能性があるが、SOG膜はボイドを形成する可能性が非常に低い。
【００２４】
SOG膜には他にも多くの利点がある。即ち、例えばパターン中に角部があっても良好な段差塗布性が得られる。この場合、スペースが狭いほどその効果は優れる。そして、SOG膜は、膜の形成工程が簡単であり、膜内の欠陥密度が低く、生産性が高い。また、加工費用が安く、危険なガスの取扱いがないので安全な作業ができる。SOG膜は、アルコールをベースとするソルベントに混合されたシリケートであって、このソルベントはベーク工程時に揮発するため、ベーク後には固形成分のみが残って酸化膜（SiO2）と類似したものになる。
【００２５】
以下、このようなSOGを使用する薄膜トランジスタの製造方法の一例を添付図面を参照しながら説明するが、本発明はこの方法に限定されるものではない。
【００２６】
図１乃至図８は、本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を工程順にに示した断面図であって、本発明を上部ゲート（top gate type）型TFTに適用した例を示している。
【００２７】
図１に示す工程では、例えばガラスのような光透過性基板１０上に非晶質シリコン膜を３００〜１５００Åの厚さで蒸着した後に、この非晶質シリコン膜を結晶化することによりTFTのチャンネルに使用される半導体膜１２を形成する。この非晶質シリコン膜の結晶化は、例えばレーザーを用いて行われる。
【００２８】
図２に示す工程では、半導体膜１２をパタニングして半導体膜パターン１２’を形成した後に、その結果物の全面に、例えば厚さが５００〜２５００Åの酸化膜または１０００〜５０００Åの窒化膜を蒸着して、ゲート絶縁膜１４を形成する。次いで、ゲート絶縁膜１４上に、例えばアルミニウムまたはアルミニウム合金を２０００〜４０００Åの厚さで蒸着した後に、これをパタニングしてゲート電極１６を形成する。
【００２９】
図３に示す工程では、半導体膜パターン１２’に不純物イオンを注入してソース領域１２ａ及びドレイン領域１２ｂを形成する。このイオン注入は、ゲート電極１６をマスクとして使用し、例えばイオンシャワードーピング方法を使用して行われる。そして、注入する不純物としては、形成すべきTFTのタイプによりホウ素または燐を使用し得る。この際、半導体膜パターン１２’上のゲート電極１６によりマスキングされて、不純物イオンが注入されない部分がTFTのチャンネル１２ｃとなる。
【００３０】
図４に示す工程では、ソース領域１２ａ及びドレイン領域１２ｂが形成された結果物の全面に、例えば酸化膜または窒化膜を蒸着して層間絶縁膜１８を形成する。次いで、写真蝕刻工程を使用して層間絶縁膜１８を部分的に蝕刻し、ソース領域１２ａ及びドレイン領域１２ｂを露出させるコンタクトホールを形成する。次いで、コンタクトホールが形成された結果物上に、例えばアルミニウムのような導電物質を４０００〜８０００Åの厚さで蒸着した後に、これをパタニングしてソース電極２０ａ及びドレイン電極２０ｂを形成する。
【００３１】
図５に示す工程では、ソース電極２０ａ及びドレイン電極２０ｂが形成された結果物の全面に絶縁膜を蒸着して第１絶縁膜２２を形成する。第1絶縁膜２２は、例えばCVD法で形成することができる。より具体的には、第1絶縁膜２２は、例えば、プラズマ化学気相蒸着法（Plasma Enhanced Chemical Vapor Deposition：PECVD）若しくは大気圧化学気相蒸着法（Atmosphere Pressure Chemical Vapor Deposition：APCVD）で蒸着されたシリコン酸化膜又はプラズマ化学気相蒸着法（PECVD）で蒸着されたシリコン窒化膜等で構成することができる。また、第1絶縁膜２２は、例えば１０００〜１００００Å程度の厚さで形成すれば良いが、後続工程で第1絶縁膜２２上に形成される膜からTFTへの水分の拡散を容易にするために、可能な限り薄く形成することが望ましい。例えば、第１絶縁膜２２がシリコン酸化膜の場合は、４０００〜５００００Å程度に形成することが望ましく、５０００Åを超えない範囲内で適切に調節することができる。
【００３２】
なお、図５乃至図７においては、第１乃至第３絶縁膜の形成工程の理解を容易にするために、第１絶縁膜２２の下部の構造が簡略化して示されている。
【００３３】
次いで、第１絶縁膜２２上にパッシベーション膜（passivation layer）として第２絶縁膜２４を形成する。この第２絶縁膜２４は、水分を多量に含む絶縁膜で形成するが、これは、水分及び水素を多量に含んでいるために平坦化が容易なSOG膜で形成することが望ましい。
【００３４】
このSOG膜は液体状態であり、フォトレジストと同一の方法（例えばスピンコーティング法）により第1絶縁膜２２上に均一な厚さで塗布することができる。また、SOG膜によれば、狭いスペースでも優れた平坦度が得られるので、ゲート電極１６、ソース電極２０ａ及びドレイン電極２０ｂその他の段差を起こすパターン間を、欠陥（例えばボイド）を発生させることなく充填することができる。
【００３５】
このSOG膜を構成するソルベントは、SOG膜が塗布された後に、蒸発が急速に起こる。従って、適切な厚さの均一性を得るためには、最適のSOG噴射及びスピンサイクルを選択する必要がある。
【００３６】
第２絶縁膜２４（即ちSOG膜）の厚さは、１０００〜３５００Åの厚さの範囲内で自由に選択し得る。しかし、後続のベーク工程で多量のソルベントが蒸発して水分が外部に拡散して、これによりSOGに張力が加えられるため、これを考慮してSOG膜の厚さを決定する必要がある。
【００３７】
図６に示す工程では、第２絶縁膜２４、即ちスピンコーティングされたSOG膜を３００〜４００℃の温度で０．５〜４時間ベークする。
【００３８】
ここで、SOG膜２４のベーク過程をより具体的に説明する。ベークが進行すると、SOG膜２４からソルベントが先に蒸発する。次いで、Ｈ2ＯがSOG膜２４から外部に拡散される。図６において、矢印はＨ2Ｏがベーク過程でSOG膜２４の外部に拡散される様子を模式的に示している。Ｈ2Ｏは、SOG膜２４の下部に形成された第１絶縁膜２２の他、素子の内部にも拡散される。このようにSOG膜２４からＨ2Ｏが外部に拡散されるのは、SOG膜２４をベークすることにより、SOG膜２４内のシラノール基（SiOH）が重合されるからである。
【００３９】
Ｈ2Ｏは、シリコン膜と酸化膜の界面に形成されたトラップを修復して該界面のトラップ密度を減少させる作用を奏することが知られている。この作用は、１９９５年にＩＥＥＥにおいて“High Quality SiO2／Si Interfaces of Poly-Crystalline Silicon Thin Film Transistors by Annealing in Wet Atmoshpere”という題目の論文に発表されたことがある。Ｈ2Ｏの拡散によりシリコン膜と酸化膜の界面に形成されたトラップ密度が低くなり、トランジスタのスレショルド電圧が低くなる。また、シリコン膜と酸化膜の界面での漏れ電流が小さくなり、キャリヤの移動度が高くなってデータの処理が速くなる。
【００４０】
一方、第２絶縁膜２４で使用されるSOG膜の良好な厚さ均一性を得るためには、１回のコーティングでは充分でない。そこで、SOG膜を平坦化する前に、再びSOG膜をコーティングして一定温度でベークしても良い。即ち、SOGコーティング／ベーキング／SOGコーティング／ベーキング・・・のようにSOGコーティング及びベーキング工程を２〜３回繰り返すことが望ましい。勿論SOG膜の厚さの均一性及びストレスに対する安定性が優れていれば、１回のコーティング及びベーク工程でSOG膜（第２絶縁膜）の形成工程を終えて次の工程に進んでも良い。
【００４１】
図７に示す工程では、ベーク工程を経た第２絶縁膜２４の表面を平坦化する。この平坦化工程は、第１絶縁膜２２の表面が現れるまで第２絶縁膜２４をエッチバックすることにより行われる。このエッチバック工程において、ゲート電極１６、ソース電極２０ａ及びドレイン電極２０ｂその他の段差を成すパターン間に第２絶縁膜が充填されることにより全体的に平坦化が行われる。
【００４２】
次いで、平坦化工程を経た第２絶縁膜２４と第１絶縁膜２２の全面に、例えば窒化膜または酸化膜と窒化膜とを二重に蒸着して第３絶縁膜２６を形成する。この第３絶縁膜２６の厚さは、ソース電極２０ａ及びドレイン電極２０ｂと、後続工程において第３絶縁膜２６上に形成される画素電極との間の寄生キャパシタンスにより決定されるが、一般的には、３０００〜５０００Å程度である。以上の第１乃至第３絶縁膜は、全てTFTを保護するパッシベーション膜として作用する。特に、第３絶縁膜２６は、後続工程で外部と素子との間でＨ2Ｏが移動することを抑制する役割をする。
【００４３】
図８に示す工程では、先ず、写真蝕刻工程を使用して第１乃至第３絶縁膜を異方性蝕刻してドレイン電極２０ｂを部分的に露出させるコンタクトホールを形成する。次いで、コンタクトホールが形成された結果物上に透明導電膜、例えばインジウム錫酸化膜（ITO）を３５０〜１５００Å程度の厚さで形成する。次いで、このITO膜をパタニングすることにより、ドレイン電極２０ｂと連結された画素電極２８を形成する。
【００４４】
次いで、画素電極２８が形成された結果物を１５０〜２５０℃の低温でアニーリングする。このアニーリング工程により、上記のSOG膜のベーク工程で膜内に流入した水素が膜内部で再配列されながら安定的なSi-H、Si-OHボンディングが形成され、SOG膜のベーク工程でSOG膜内に形成されたストレスが緩和される。この２回目の熱処理工程は、第３絶縁膜２６を形成する直前に行うこともできる。
【００４５】
この実施の形態によれば、１次熱処理工程（即ちSOG膜のベーク工程）と２次熱処理工程（即ち画素電極形成後のアニーリング工程）の２回の熱処理工程を経るため、パッシベーション膜として一般的なCVD酸化膜を使用する従来の方法に比べてTFTの移動度の増加及びスレショルド電圧の減少等の特性向上が成される。
【００４６】
このような効果は、図９及び図１０から容易に理解される。図９及び図１０は、パッシベーション膜として、PECVD酸化膜、SOG膜を使用した場合のゲート電圧に対するソース／ドレイン電流を示したグラフである。
【００４７】
図９及び図１０において、横軸はゲート電極に印加された電圧Vgsを示し、縦軸はTFTのソース及びドレイン間に流れる電流Idsを示している。なお、ドレインとソース間の電圧Vdsは１０Ｖである。符号Ａはパッシベーション膜としてPECVD酸化膜を使用した場合、Ｂ及びＣはSOG膜コーティング／１次熱処理した場合、ＤはSOG膜コーティング／１次熱処理／２次熱処理した場合の結果を示す。
【００４８】
２つのグラフを比較すると、パッシベーション膜としてSOG膜を使用する場合ＢがPECVD酸化膜として使用する場合Ａより、またSOG膜形成後に２回の熱処理をした場合Ｄが１回の熱処理をした場合Ｃより、同一のゲート電圧においてソースとドレイン間に大きな電流が流れることがわかる。すなわち、上記の実施の形態に基づいてパッシベーション膜としてSOG膜を使用して適切な熱処理を行うと、一般的なCVD酸化膜を使用する場合よりも漏れ電流が相当に小さくなることがわかる。
【００４９】
上記の実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法によれば、パッシベーション膜として多量の水分及び水素を含んでいるSOG膜を使用することによりTFTの特性を向上させることができる。このような効果は高温と低温の２回の熱処理工程により達成される。即ち、１次熱処理工程（SOG膜のベーク工程）でSOG膜に含まれていた水分及び水素分子がTFTのチャンネル部位に流入し、グレーン境界内部のトラップを修復する。また、画素電極形成の前又は後の２次熱処理工程では、流入したその水素分子が内部で再配列されながら膜質を安定化し、１次熱処理工程（ベーク工程）時に発生したSOG膜のストレスを緩和させる役割をする。
【００５０】
その結果、一定温度と圧力の水蒸気を用いてシリコン膜と酸化膜との界面に水分子を浸透させ、その界面に形成されたトラップの密度を減少させようとした従来の方法に比べ、上記の実施の形態によれば、TFTのスレショルド電圧を低くする反面、キャリヤの移動度を増加させて漏れ電流を減少させる。
【００５１】
また、このSOG膜は、狭いスペースを含む結果物上で優れた平坦性を有するという特徴がある。従って、パッシベーション膜としてSOG膜を使用すれば、シリコン膜と酸化膜との界面のトラップの修復工程と共にパッシベーション膜の形成及び平坦化工程を実行することができるため、製造工程を効率化することができる。
【００５２】
また、SOG膜を使用すれば、水蒸気を形成するための付加的な設備も不要になるため、経済性、生産性の点でも利点がある。
【００５３】
本発明は、上記の実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形が可能である。
【００５４】
【発明の効果】
本発明に拠れば、水分を多量に含有する絶縁膜を用いてパッシベーション膜を形成することにより、キャリヤの移動度を増加させて漏れ電流を減少させることができる。
【００５５】
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図２】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図３】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図４】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図５】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図６】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図７】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図８】本発明の好適な実施の形態に係る薄膜トランジスタ液晶表示装置の製造方法を示す断面図である。
【図９】薄膜トランジスタのゲート電圧とソース／ドレイン間に流れる電流との関係を示すグラフである。
【図１０】薄膜トランジスタのゲート電圧とソース／ドレイン間に流れる電流との関係を示すグラフである。
【符号の説明】
１０  光透過性基板
１２  半導体膜
１２’  半導体膜パターン
１２ａ  ソース電極
１２ｂ  ドレイン電極
１２ｃ  チャンネル
１４  ゲート絶縁膜
１６  ゲート電極
１８  層間絶縁膜
２０ａ  ソース電極
２０ｂ  ドレイン電極
２２  第１絶縁膜
２４  第２絶縁膜
２６  第３絶縁膜
２８  画素電極
【図１】
0004376323.tif 000002
【図２】
0004376323.tif 000003
【図３】
0004376323.tif 000004
【図４】
0004376323.tif 000005
【図５】
0004376323.tif 000006
【図６】
0004376323.tif 000007
【図７】
0004376323.tif 000008
【図８】
0004376323.tif 000009
【図９】
0004376323.tif 000010
【図１０】
0004376323.tif 000011