(57)【特許請求の範囲】
【請求項１】
基体上に設けたアルミニウム系合金膜上にチタン膜と窒化チタン膜とを成膜する工程を、複数の基体に対して順次行う際に、
スパッタリングによって前記チタン膜を成膜する際には、一つ前の基体に前記窒化チタン膜を成膜した際に用いた表面に窒化チタンが生成された状態のチタンターゲットをクリーニングせずに用い、前記複数の基体のある基体に前記チタン膜と該チタン膜上に前記窒化チタン膜とを同一チャンバ内でプロセスガスを変えることにより成膜する
半導体装置の製造方法。
【請求項２】
前記チタン膜は、５ｎｍ未満の膜厚に形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくはチタン膜とその上面に窒化チタン膜を成膜する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
超大規模集積回路（ＶＬＳＩ）、超超大規模集積回路（ＵＬＳＩ）等にも見られるように半導体装置の高集積化、高機能化にともない、デバイス上もしくはチップ上で、配線部分が占める割合が増大する傾向にある。これによるチップ面積の大型化を防ぐために配線ピッチの縮小化が進んでいる。
【０００３】
配線ピッチの縮小化に対するボーダーレスビアホールの適用に際し、ビアホールのエッチングにおいて下層配線の上層に形成されていてキャップメタルとなる窒化チタン膜をビアホールの底に残す構造が採用されている。この場合、ビア抵抗を下げるため、通常は、図３に示すように、下層配線材料のアルミニウム・銅合金膜１１１と上記窒化チタン膜１１３との間にチタン膜１１２を挟む配線構造が採用されている。
【０００４】
従来のチタン膜と窒化チタン膜の成膜方法を以下に説明する。図４に示すように、キャップメタルを構成するチタン膜と窒化チタン膜とは、チタン膜を成膜するチャンバ２０１と窒化チタン膜を成膜するチャンバ２０２とがそれぞれ別になったスパッタリング装置を用いて、チャンバ２０１でチタン膜を成膜した後、チャンバ２０２で窒化チタン膜を成膜している。もしくは、図示はしないが、ターゲット表面をクリーニングするためのシャッターを備えた一つのチャンバを用いて、チタン膜を成膜する前にシャッターを閉じてターゲット表面のみをクリーニングした後、チタン膜と窒化チタン膜とをスパッタリングにより成膜する。
【０００５】
上記成膜方法によって成膜されるチタン膜の膜厚は、５ｎｍ〜１０ｎｍ程度が一般的であり、窒素等の不純物が少ない良質な膜が形成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の成膜方法で形成した配線構造では、４００℃以上の熱処理によって、図５に示すように、アルミニウム・銅合金膜１１１上にアルミニウムとチタンとが反応して生成されるアルミニウム・チタン合金層１１４が形成される。このアルミニウム・チタン合金層１１４は、原子の拡散経路となることが報告されていて、アルミニウム原子がドリフトを起こす原因となって、エレクトロマイグレーション寿命を劣化させるものとなる。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法であって、基体上に設けたアルミニウム系合金膜上にチタン膜と窒化チタン膜とを成膜する工程を、複数の基体に対して順次行う際に、スパッタリングによってチタン膜を成膜する際には、一つ前の基体に窒化チタン膜を成膜した際に用いた表面に窒化チタンが生成された状態のチタンターゲットをクリーニングせずに用い、前記複数の基体のある基体にチタン膜と該チタン膜上に窒化チタン膜とを同一チャンバ内でプロセスガスを変えることにより成膜することを特徴とする。
【０００８】
上記半導体装置の製造方法では、スパッタリングによってチタン膜を成膜する際には、窒化チタン膜を成膜した際に用いたチタンターゲットを用い、チタン膜と窒化チタン膜とを同一チャンバ内でプロセスガスを変えることにより成膜することから、チタン膜を成膜するターゲットの表面には窒化チタンが生成されている。そのため、チタン膜を成膜する際には、初めは、ターゲット表面の窒化チタンがチタンとともに堆積され、窒素が含まれた状態でチタン膜が成膜される。いわゆる、膜質の劣化したチタン膜が成膜されることになる。そのため、上記チタン膜とその下地のアルミニウム系合金膜のアルミニウムとが反応することが抑制される。すなわち、アルミニウム−チタン合金の生成が抑制され、エレクトロマイグレーション耐性を大きく向上させることが可能になる。
【０００９】
【発明の実施の形態】
本発明の半導体装置の製造方法に係わる第１の実施の形態の一例を、図１によって説明する。
【００１０】
図１に示すように、複数の基体１１（１１ａ、１１ｂ、１１ｃ、…）に対して以下に説明する工程を順次行う。
【００１１】
先ず各基体１１ａ、１１ｂ、１１ｃ、…上のそれぞれに、順次、例えば酸化シリコンからなる絶縁膜１２を形成する。次いで、例えばマグネトロンスパッタリング装置を用いて、上記各絶縁膜１２上に、例えばチタンからなる下地金属膜１３を例えば２０ｎｍの厚さに形成する。その成膜条件の一例としては、プロセスガスにアルゴン（流量：８２ｓｃｃｍ）を用い、成膜雰囲気の圧力を０．４Ｐａ、ＲＦパワーを２ｋＷ、基板温度を２００℃に設定する。
【００１２】
そして、上記各下地金属膜１３上に、例えば厚さが０．５μｍのＡｌ−０．５％Ｃｕからなるアルミニウム系合金膜１４を、例えば０．５μｍの厚さに形成する。その成膜条件の一例としては、例えばマグネトロンスパッタリング装置を用い、プロセスガスにアルゴン（流量：６５ｓｃｃｍ）を用いて、成膜雰囲気の圧力を０．２７Ｐａ、ＲＦパワーを１５ｋＷ、基板温度を３００℃に設定する。
【００１３】
続いて、例えばマグネトロンスパッタリング装置を用い、その同一チャンバ内で、プロセスガスを変えることによって、上記各アルミニウム系合金膜１４上にキャップ金属膜となるチタン膜１５と窒化チタン膜１６とを形成する。
【００１４】
まず、ターゲットにチタンターゲットを用い、プロセスガスにアルゴンを用いて、上記チタン膜１５を、例えば５ｎｍの厚さに形成する。続いて、上記チタンターゲットを用い、プロセスガスにアルゴンと窒素とを用いて、窒化チタン膜１６を、例えば１００ｎｍの厚さに形成する。
【００１５】
また、２枚目の基体１１ｂにチタン膜１５を成膜する場合には、１枚目の基体１１ａに窒化チタン膜１６を成膜した際のチタンターゲットをクリーニングせずに用いる。そして、３枚目の基体１１ｃにチタン膜１５を成膜する場合には、２枚目の基体１１に窒化チタン膜１６を成膜した際のチタンターゲットをクリーニングせずに用いる。４枚目以降の基体１１にチタン膜１５を成膜する場合も、２枚目、３枚目の基体１１ｂ、１１ｃにチタン膜１５を成膜したのと同様のプロセスにより行えばよい。なお、１枚目の基体１１ａにチタン膜１５を成膜する場合には、この１枚目の基体１１ａに成膜する前にダミーの基体に窒化チタン膜を成膜しておき、その際に用いたチタンターゲットをクリーニングせずに用いる。
【００１６】
上記チタン膜１５の成膜条件の一例としては、プロセスガスにアルゴン（流量：８２ｓｃｃｍ）を用い、成膜雰囲気の圧力を０．４Ｐａ、ＲＦパワーを１ｋＷ、基板温度を２００℃に設定する。
【００１７】
上記窒化チタン膜１６の成膜条件の一例としては、プロセスガスにアルゴン（流量：３３ｓｃｃｍ）と窒素（流量：６６ｓｃｃｍ）とを用い、成膜雰囲気の圧力を０．３３Ｐａ、ＲＦパワーを８ｋＷ、基板温度を２００℃に設定する。
【００１８】
このようにして、下地金属膜１３〜窒化チタン膜１６からなる配線層１７が形成される。
【００１９】
このように、複数の基体１１が用意されている場合には、上記のようなプロセスによって、個々の基体１１（１１ａ、１１ｂ、１１ｃ、…）上に、下地金属膜１３、アルミニウム系合金膜１４、チタン膜１５、窒化チタン膜１６を順に成膜する。
【００２０】
上記半導体装置の製造方法では、スパッタリングによってチタン膜１５を成膜する際には、窒化チタン膜１６を成膜した際に用いたチタンターゲットを用い、チタン膜１５と窒化チタン膜１６とを同一チャンバ内でプロセスガスを変えることにより成膜することから、チタン膜１５を成膜するターゲットの表面には窒化チタンが生成されている。そのため、チタン膜１５を成膜する際には、初めは、ターゲット表面の窒化チタンがチタンとともに堆積され、窒素が含まれた状態でチタン膜１５が成膜される。いわゆる、膜質の劣化したチタン膜が成膜されることになる。そのため、４００℃以上の熱処理によって、上記チタン膜１５とその下地のアルミニウム系合金膜１４のアルミニウムとが反応することが抑制される。たとえ、上記反応によってアルミニウム−チタン合金が生成されたとしても、従来のように層状に形成されることはなく、薄く島状に形成される。このように、本発明の製造方法では、アルミニウム−チタン合金の生成が抑制される。
【００２１】
その後、図２の（１）に示すように、上記窒化チタン膜１６上に酸窒化膜２１を形成する。その成膜には、例えば平行平板電極プラズマＣＶＤ装置を用い、酸窒化シリコンを例えば５０ｎｍの厚さに堆積して形成する。酸窒化膜２１の成膜条件の一例としては、プロセスガスにモノシラン〔ＳｉＨ4 〕（流量：１５８ｓｃｃｍ）と一酸化二窒素〔Ｎ2 Ｏ〕（流量：２３０ｓｃｃｍ）とを用い、成膜雰囲気の圧力を３３０Ｐａ、ＲＦパワーを１９０Ｗ、基板温度を４００℃に設定する。
【００２２】
なお、上記酸窒化膜２１は、配線層１７の加工時に異方性イオンエッチングの無機マスク材料にもなり、またフォトレジストパターニング時の反射防止の効果もある。
【００２３】
次に、フォトレジストパターニングおよび異方性イオンエッチング技術により、酸窒化膜２１のパターニングを行う。酸窒化膜２１のエッチング条件としては、エッチングガスにトリフルオロメタン〔ＣＨＦ3 〕（流量：３０ｓｃｃｍ）とテトラフルオロメタン〔ＣＦ4 〕（流量：６０ｓｃｃｍ）とアルゴン（流量：８００ｓｃｃｍ）とを用い、エッチング雰囲気の圧力を２００Ｐａ、基板温度を２５℃に設定する。
【００２４】
次に、図２の（２）に示すように、酸窒化膜２１膜をマスクに用いて、異方性イオンエッチングを行い、窒化チタン膜１６、チタン膜１５、アルミニウム系合金膜１４および下地金属膜１３をパターニングし、配線１８を形成する。上記配線層１７のエッチング条件としては、エッチングガスに三塩化ホウ素〔ＢＣｌ3 〕（流量：１００ｓｃｃｍ）と塩素（流量：１００ｓｃｃｍ）とを用い、エッチング雰囲気の圧力を１ｋＰａ、基板温度を４００℃に設定する。
【００２５】
なお、上記窒化チタン膜１６は、低コンタクト抵抗を得ること、ブランケットタングステンＣＶＤ時の密着層の剥離防止の効果を奏する。
【００２６】
次に、本発明の半導体装置の製造方法に係わる第２の実施の形態の一例を以下に説明する。
【００２７】
第１の実施の形態においては、チタン膜１５の膜厚を５ｎｍとしたが、チタンの膜厚はスパッタリング装置性能上、プラズマが生成可能な最低時間に設定しても、本発明の実施は可能である。
【００２８】
チタン膜１５としてのチタン膜の成膜条件の一例としては、プロセスガスにアルゴン（流量：８２ｓｃｃｍ）を用い、成膜雰囲気の圧力を０．４Ｐａ、ＲＦパワーを１ｋＷ、基板温度を２００℃に設定する。
【００２９】
なお、このとき、チタンスパッタリングはフラッシュのように、一瞬だけ行う。またその他の工程は、第１の実施の形態と同様である。
【００３０】
この第２の実施の形態では、チタン膜１５の成膜を、スパッタリングをフラッシュのように一瞬だけ行うことから、チタン膜１５の膜厚は非常に薄く、例えば５ｎｍ未満の厚さに形成される。このように、チタン膜１５の膜厚を５ｎｍ未満に形成した場合には、従来のように５ｎｍ以上の膜厚に形成した場合と比較して、エレクトロマイグレーション耐性が大幅に向上される。
【００３１】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、スパッタリングによってチタン膜を成膜する際には、窒化チタン膜を成膜した際に用いたチタンターゲットを用い、チタン膜と窒化チタン膜とを同一チャンバ内でプロセスガスを変えることにより成膜するので、チタン膜を成膜するターゲットの表面には窒化チタンが生成されている。そのため、チタン膜は窒素が含まれた状態で成膜されるので、膜質の劣化したチタン膜となる。よって、チタン膜とその下地のアルミニウム系合金膜のアルミニウムとの反応を抑制することができ、エレクトロマイグレーション耐性を向上させることができる。また、スパッタリング装置のチャンバ構成を単純化することができるため、生産性も大きく向上させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係わる第１の実施の形態を示す説明図である。
【図２】配線の形成方法の説明図である。
【図３】従来の配線構造の説明図である。
【図４】従来のスパッタリングによる成膜方法の説明図である。
【図５】課題の説明図である。
【符号の説明】
１１…基体、１４…アルミニウム系合金膜、１５…チタン膜、１６…窒化チタン膜
【図１】
0004207284.tif 000002
【図２】
0004207284.tif 000003
【図３】
0004207284.tif 000004
【図４】
0004207284.tif 000005
【図５】
0004207284.tif 000006