(57)【特許請求の範囲】
【請求項１】
信号入力端子に入力側が接続された減衰率の小さな第１の減衰器と、前記信号入力端子に入力側が接続された減衰率の大きな第２の減衰器と、前記第１の減衰器の出力側と信号出力端子との間に接続された第１の選択スイッチと、前記第２の減衰器の出力側に一端が接続された第２の選択スイッチと、該第２の選択スイッチの他端と前記信号出力端子との間に接続された遮断スイッチとを有し、
前記第１の選択スイッチの耐圧を前記第１の減衰器の最大出力電圧に耐える耐圧に設定し、前記第２の選択スイッチの耐圧を前記第２の減衰器の最大出力電圧に耐える耐圧に設定し、前記遮断スイッチの耐圧を前記第１の選択スイッチの耐圧と同様の耐圧に設定し、
前記第１の減衰器を、前記信号入力端子と基準電位点との間に直列接続した複数の抵抗素子からなる第１群の抵抗素子で構成し、
前記第２の減衰器を、前記第１群の抵抗素子と、前記第１群の抵抗素子のうちの前記信号入力端子の側から最も遠い側の２個の抵抗素子の共通接続点と前記基準電位点との間に直列接続した複数の抵抗素子からなる第２群の抵抗素子とを直列接続して構成し、
前記第１の選択スイッチを、前記第１群の抵抗素子の各接続点に一端が接続され他端が共通接続された複数の第１群のスイッチで構成し、
前記第２の選択スイッチを、前記第２群の抵抗素子の各接続点に一端が接続され他端が共通接続された複数の第２群のスイッチで構成した、
ことを特徴とする電子ボリウム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、使用するスイッチの耐圧を細かく管理することにより小型化を図った電子ボリウムに関するものである。
【０００２】
【従来の技術】
従来の電子ボリウムとして、図５に示すような回路構成のものがある。図５において、１は信号入力端子、８は減衰用の複数の抵抗素子Ｒ８１〜Ｒ８７からなる減衰器、９はこの減衰器８の内の動作させるべき抵抗素子を選択するための複数のスイッチＳ９１〜Ｓ９８からなるスイッチ群、４は電圧ホロワ構成の出力バッファ、５は信号出力端子、６は接地等の基準電位点である。
【０００３】
この電子ボリウムでは、スイッチＳ９１をオンさせれば減衰の無い信号を出力端子５に出力させ、スイッチＳ９８をオンさせれば最大減衰量の信号（例えば無信号）を出力端子５に出力させることができる。
【０００４】
【発明が解決しようとする課題】
ところが、零又は少ない減衰量を実現するためのスイッチＳ９１やＳ９２等をオンさせているとき、そのスイッチＳ９１，Ｓ９２の出力側の電圧信号は最大減衰用のスイッチＳ９８の出力側にも印加されるため、このスイッチＳ９８についても、スイッチＳ９１やＳ９２等と同様に、入力端子１に入力する信号の最大振幅電圧に耐え得る耐圧が要求される。このため、スイッチ群９のスイッチ数が８０個であるとすれば、その全てに同一耐圧を満たす必要が生じ、各スイッチを構成するＣＭＯＳの素子サイズが大きくなり、電子ボリウムの全体が大型化するという問題がある。
【０００５】
本発明の目的は、スイッチ群の全スイッチに同一の耐圧が要求されるようなことがないようにして全体の小型化を可能にした電子ボリウムを提供することである。
【０００６】
上記課題を解決するための本発明は、信号入力端子に入力側が接続された減衰率の小さな第１の減衰器と、前記信号入力端子に入力側が接続された減衰率の大きな第２の減衰器と、前記第１の減衰器の出力側と信号出力端子との間に接続された第１の選択スイッチと、前記第２の減衰器の出力側に一端が接続された第２の選択スイッチと、該第２の選択スイッチの他端と前記信号出力端子との間に接続された遮断スイッチとを有し、前記第１の選択スイッチの耐圧を前記第１の減衰器の最大出力電圧に耐える耐圧に設定し、前記第２の選択スイッチの耐圧を前記第２の減衰器の最大出力電圧に耐える耐圧に設定し、前記遮断スイッチの耐圧を前記第１の選択スイッチの耐圧と同様の耐圧に設定し、前記第１の減衰器を、前記信号入力端子と基準電位点との間に直列接続した複数の抵抗素子からなる第１群の抵抗素子で構成し、前記第２の減衰器を、前記第１群の抵抗素子と、前記第１群の抵抗素子のうちの前記信号入力端子の側から最も遠い側の２個の抵抗素子の共通接続点と前記基準電位点との間に直列接続した複数の抵抗素子からなる第２群の抵抗素子とを直列接続して構成し、前記第１の選択スイッチを、前記第１群の抵抗素子の各接続点に一端が接続され他端が共通接続された複数の第１群のスイッチで構成し、前記第２の選択スイッチを、前記第２群の抵抗素子の各接続点に一端が接続され他端が共通接続された複数の第２群のスイッチで構成した。
【００１０】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態の電子ボリウムの回路図である。１は信号入力端子、２は減衰器群、３はこの減衰器群２の内の動作させるべき減衰器を選択するためのスイッチ群、４は減衰器群２とスイッチ群３の組み合わせにより減衰された信号を増幅する電圧ホロワ構成の出力バッファ、５は信号出力端子である。
【００１１】
減衰器群２は入力側が入力端子１に共通接続された減衰率Ａ１の減衰器２１と減衰率Ａ２（Ａ２＞Ａ１）の減衰器２２からなる。スイッチ群３は減衰器２１の出力側に接続された選択スイッチ３１、減衰器２２の出力側に接続された選択スイッチ３２、両選択スイッチ３１，３２の出力側間に接続された遮断スイッチ３３からなり、選択スイッチ３１と遮断スイッチ３３の出力側が電圧バッファ４の入力側に接続される。
【００１２】
この実施形態では、減衰器２１により入力信号を減衰させるときは、選択スイッチ３１をオンさせ、選択スイッチ３２と遮断スイッチ３３をオフさせる。又は、遮断スイッチ３３のみをオフさせる。前者の場合は、選択スイッチ３２と遮断スイッチ３３の両者がオフになったときにその両スイッチ３３，３２の共通接続点がフローティングになって不安定な電荷が蓄積され次に遮断スイッチ３３がオンして電圧が印加されるときノイズ（例えば、ポツ音）が発生するおそれがあるが、後者の場合は、これを防止できる。また、減衰器２２により入力信号を減衰させるときは、図示のように、選択スイッチ３１をオフし、選択スイッチ３２と遮断スイッチ３３をオンさせる。
【００１３】
したがって、選択スイッチ３１には減衰器２１の最大出力電圧に耐える耐圧が要求されるが、選択スイッチ３２は減衰器２２の最大出力電圧に耐える耐圧で済む。よって、選択スイッチ３１、３２や遮断スイッチ３３をＣＭＯＳによりアナログスイッチとして作成するとき、選択スイッチ３２のサイズを選択スイッチ３１のそれより小さくできるので、電子ボリウム全体を小型化できる。なお、遮断スイッチ３３は選択スイッチ３１と同一耐圧が要求されるので、選択スイッチ３１と同一のサイズとする。
【００１４】
図２は図１の電子ボリウムを具体化した回路図であり、６は接地等の基準電位点である。減衰器２１は複数の抵抗素子Ｒ１〜Ｒ８で構成し、減衰器２２は複数の抵抗素子Ｒ１〜Ｒ１８で構成している。また、選択スイッチ３１は複数のアナログスイッチＳ１〜Ｓ８で構成し、選択スイッチ３２は複数のアナログスイッチＳ１０〜Ｓ１９で構成し、遮断スイッチ３３はアナログスイッチＳ９で構成している。
【００１５】
減衰器２１は抵抗素子Ｒ１〜Ｒ８の接続点を各々アナログスイッチＳ１〜Ｓ８に接続しているので、その内のオンさせる１個のアナログスイッチを選択することにより減衰率が選択され、そのアナログスイッチが遮断スイッチ３３（Ｓ９）に近いほど減衰率は大きくなる。減衰器２２も同様に、抵抗素子Ｒ９〜Ｒ１８の接続点をアナログスイッチＳ１０〜Ｓ１９に接続しているので、その内のオンさせる１個のアナログスイッチを選択することにより減衰率が選択され、そのアナログスイッチがアナログスイッチＳ１９になると減衰率は最大になる。この減衰器２２は抵抗素子Ｒ１〜Ｒ８が追加されるので、減衰器２１よりも大きな減衰率となる。
【００１６】
さて、信号入力端子１に実効値が４Ｖrmsの信号を印加するときは、選択スイッチ３１（Ｓ１〜Ｓ８）と遮断スイッチ３３（Ｓ９）には耐圧１５Ｖのものを、選択スイッチ３２（Ｓ１０〜Ｓ１９）には耐圧５Ｖのものを使用する。
【００１７】
まず、選択スイッチ３１をオンさせるときは、アナログスイッチＳ１〜Ｓ８のいずれかをオンさせ、選択スイッチ３２と遮断スイッチ３３をオフさせる。なお、前記したポツ音等のノイズを発生させないためには、選択スイッチ３２であるアナログスイッチＳ１０〜Ｓ１９の内のいずれか１つ以上をオンさせる。このとき信号入力端子１に印加された４Ｖrmsの電圧信号は、減衰器２１によって４〜1.79Ｖrmsに通過又は減衰され、アナログスイッチＳ１〜Ｓ８のいずれかを経由して出力バッファ４に入力されると共に、アナログスイッチＳ９に印加される。しかし、このアナログスイッチＳ９はオフであるので、選択スイッチ３２（Ｓ１０〜Ｓ１９）には印加されない。
【００１８】
次に、選択スイッチ３２をオンさせるときは、アナログスイッチＳ１０〜Ｓ１９のいずれかをオンさせ、遮断スイッチ３３をオンさせ、選択スイッチ３１（Ｓ１〜Ｓ８）をオフさせる。このときは、前記入力電圧は減衰器２２によって1.59〜０Ｖrmsに減衰されて、そのスイッチＳ１０〜Ｓ１９のオンしているいずれかとオンしている遮断スイッチ３３（Ｓ９）を経由して出力バッファ４に入力する。
【００１９】
以上において、選択スイッチ３１（Ｓ１〜Ｓ８）と遮断スイッチ３３（Ｓ９）には４Ｖrmsすなわち11.3Ｖの電圧がかかるがその耐圧が１５Ｖであるので充分であり、また選択スイッチ３２（Ｓ１０〜Ｓ１９）には1.59Ｖrmsすなわち約4.5Ｖの電圧がかかるがその耐圧が５Ｖであるので充分である。
【００２０】
［第２の実施形態］
図３は本発明の第２の実施形態の電子ボリウムの回路図である。ここでは、減衰器群２を入力側が信号入力端子１に共通接続された減衰率Ａ１，Ａ２，Ａ３，Ａ４（Ａ１＜Ａ２＜Ａ３＜Ａ４）の４個の減衰器２１〜２４により構成し、スイッチ群３を選択スイッチ３１、３２，３４，３６と遮断スイッチ３３，３５，３７により構成している。選択スイッチ３１と遮断スイッチ３３は減衰器２１の出力側に現れる最大電圧以上の耐圧に、選択スイッチ３２と遮断スイッチ３５は減衰器２２の出力側に現れる最大電圧以上の耐圧に、選択スイッチ３４と遮断スイッチ３７は減衰器２３の出力側に現れる最大電圧以上の耐圧に、選択スイッチ３６は減衰器２４の出力側に現れる最大電圧以上の耐圧に、各々設定される。
【００２１】
この実施形態では、減衰器２１により入力信号を減衰させるときは、選択スイッチ３１をオンさせ、他のスイッチをオフさせる（但し、選択スイッチ３２、３４、３６、遮断スイッチ３５，３７をオンさせるとポツ音等のノイズ発生を防止できる）。また、減衰器２２により入力信号を減衰させるときは、図示のように、選択スイッチ３２と遮断スイッチ３３をオンさせ、他のスイッチをオフさせる（但し、選択スイッチ３４、３６、遮断スイッチ３７をオンさせるとポツ音等のノイズ発生を防止できる）。また、減衰器２３により入力信号を減衰させるときは、選択スイッチ３４と遮断スイッチ３３，３５をオンさせ他のスイッチをオフさせる（但し、選択スイッチ３６をオンさせるとポツ音等のノイズ発生を防止できる）。さらに、減衰器２４により入力信号を減衰させるときは、選択スイッチ３６と遮断スイッチ３３，３５，３７をオンさせ他のスイッチをオフさせる。
【００２２】
このように多数の減衰器を使用する場合でも、特定の減衰器の出力側に接続されるスイッチには当該減衰器の最大出力電圧に耐える耐圧を持たせるだけで良くなる。
【００２３】
［第３の実施形態］
図４は本発明の第３の実施形態の電子ボリウムの回路図である。ここでは、遮断スイッチ３５，３７の出力側を遮断スイッチ３３と同様に出力バッファ４の入力側に接続している。
【００２４】
この実施形態では、減衰器２１により入力信号を減衰させるときは、選択スイッチ３１をオンさせ、他のスイッチをオフさせる（但し、選択スイッチ３２、３４、３６をオンさせるとポツ音等のノイズ発生を防止できる）。また、減衰器２２により入力信号を減衰させるときは、選択スイッチ３２と遮断スイッチ３３をオンさせ、他のスイッチをオフさせる（但し、選択スイッチ３４、３６をオンさせるとポツ音等のノイズ発生を防止できる）。また、減衰器２３により入力信号を減衰させるときは、選択スイッチ３４と遮断スイッチ３５をオンさせ他のスイッチをオフさせる（但し、選択スイッチ３２、３６をオンさせるとポツ音等のノイズ発生を防止できる）。さらに、減衰器２４により入力信号を減衰させるときは、選択スイッチ３６と遮断スイッチ３７をオンさせ他のスイッチをオフさせる（但し、選択スイッチ３２、３４をオンさせるとポツ音等のノイズ発生を防止できる）。
【００２５】
よって、この場合は選択スイッチ３１，３２，３４，３６には対応する減衰器２１，２２，２３，２４の最大出力電圧以上の耐圧を持たせれば良いが、遮断スイッチ３３，３５，３７には選択スイッチ３１と同等の耐圧を持たせる。
【００２６】
【発明の効果】
以上から本発明によれば、複数の減衰器の内の減衰率の大きな減衰器の出力側の選択スイッチを直接的に信号出力端子に接続するのではなく、遮断スイッチを経由して接続するので、その選択スイッチの耐圧を対応する減衰器の最大出力電圧に耐える耐圧に設定すればよく、このように使用するスイッチの耐圧を一律ではなく、減衰器の出力最大電圧に応じて細かく設定するので、そのスイッチをＣＭＯＳのアナログスイッチで構成するとき、その面積を小さくすることが可能になり、電子ボリウムを小型化できるようになる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態の電子ボリウムの回路図である。
【図２】  図１の電子ボリウムの具体的な回路図である。
【図３】  本発明の第２の実施形態の電子ボリウムの回路図である。
【図４】  本発明の第３の実施形態の電子ボリウムの回路図である。
【図５】  従来の電子ボリウムの回路図である。
【符号の説明】
１：信号入力端子
２：減衰器群、２１〜２４：減衰器、Ｒ１〜Ｒ１８：抵抗素子
３：スイッチ群、３１、３２，３４，３６：選択スイッチ、３３，３５，３７：遮断スイッチ、Ｓ１〜Ｓ１９：アナログスイッチ
４：出力バッファ
５：信号出力端子
６：基準電位点（接地等）
【図１】
0004239130.tif 000002
【図２】
0004239130.tif 000003
【図３】
0004239130.tif 000004
【図４】
0004239130.tif 000005
【図５】
0004239130.tif 000006