(57)【特許請求の範囲】
【請求項１】
画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、
前記画像作成用データを画像データに変換する処理装置と、
前記画像データを格納する記憶素子と、
前記画像データを印刷データに変換する画像処理装置と、
前記画像データの伝送を制御する制御装置と、
前記制御装置と前記記憶素子と前記画像処理装置とを電気的に接続する伝送路とを備え、
前記伝送路は、選択信号を伝送する部分と、前記画像データを伝送する部分と、を含み、
前記制御装置は、端子を介して前記伝送路と接続され、前記記憶素子に対して前記選択信号と共に前記処理装置が変換した前記画像データを前記端子からそれぞれの前記伝送路を介して前記記憶素子に伝送し、
前記処理装置からの命令に基づいて、前記記憶素子のアドレスを前記画像処理装置に送信し、前記記憶素子が記憶する前記画像データの取り込みを前記画像処理装置に指示する処理を行なうと共に、前記記憶素子との伝送路に接続する端子と同一の端子から前記伝送路を介して前記画像処理装置に前記選択信号を送信し、
前記画像処理装置は、この指示に基づいて、前記制御装置に対する前記伝送路の開放を要求するリクエスト信号をアサートし、あらかじめ前記画像処理装置に設定された前記記憶素子のアドレスを特定して、前記選択信号と共に前記記憶素子に送信することで、前記記憶素子が記憶する前記画像データを、前記伝送路を介して取り込み、取り込みが完了すると、前記伝送路をフローティング状態にして、前記制御装置に対する前記リクエスト信号をネゲートする処理を行うこと
を特徴とするプリンタコントローラ。
【請求項２】
請求項１に記載のプリンタコントローラを搭載したプリンタ。
【請求項３】
画像作成用データを画像データに変換する処理装置と、前記画像データを格納する記憶素子と、前記画像データを印刷エンジンで印刷可能な印刷データに変換する画像処理装置とを備えるプリンタコントローラ基板に端子を介して接続可能なメモリコントローラであって、
前記端子は、選択信号を伝送する部分と、前記画像データを伝送する部分と、を含み、
前記メモリコントローラは、前記処理装置から前記画像データを受け付け、前記選択信号とともに、それぞれの端子を介して前記記憶素子に伝送する出力処理と、
前記処理装置からの命令に基づいて、前記記憶素子が記憶する前記画像データの取り込み指示を、前記選択信号とともに前記画像処理装置に伝送する出力処理と、
前記端子に接続された伝送路の開放を要求する前記画像処理装置によるリクエスト信号が前記画像処理装置によってアサートされると、前記端子が接続された伝送路をフローティング状態に設定する処理と、
前記リクエスト信号が前記画像処理装置によってネゲートされると、前記端子が接続された伝送路をドライブする処理と、を行い、
上記２つの出力処理における伝送は、同じ端子を用いて行なうことを特徴とするメモリコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタのコントローラに関する。
【０００２】
【従来の技術】
レーザプリンタ等のページプリンタ（以下「プリンタ」と総称する。）は、ホストコンピュータから送信される画像作成用データを解釈して画像データを生成し、この生成した画像データを内部のメモリに展開する。そして、展開された画像データを印刷実行部分である印刷エンジンに供給する。このような処理を行うために、プリンタは、通常、ＣＰＵ、ＲＡＭ、ＲＡＭおよびバス等から構成されるプリンタコントローラを搭載している。
【０００３】
図３は、従来のプリンタコントローラの構成の一例を説明するためのブロック図である。本図に示すように、プリンタコントローラ１００は、ＣＰＵ（Central Processing Unit）１１１と、メモリコントローラ１１２と、ＲＡＭ（Random Access Memory）１１３と、画像処理ユニット１１４と、ＩＯコントローラ１１５と、ＲＯＭ（Read Only Memory）１１６とを備えて構成される。そして、ＣＰＵ１１１とメモリコントローラ１１２とは、ＣＰＵバス１２０を介して接続され、メモリコントローラ１１２とＲＡＭ１１３とはメモリバス１２１を介して接続され、メモリコントローラ１２２と画像処理ユニット１１４とはバス１２２を介して接続されている。
【０００４】
ＣＰＵ１１１は、このプリンタコントローラ１００についての各種の処理を行う中央処理装置である。メモリコントローラ１１２は、ホストコンピュータから送信される画像作成用データを、インタフェース１４０とＩＯコントローラ１１５とを介して受け取り、メモリバス１２１を介してＲＡＭ１１４にＤＭＡ転送し、ＲＡＭ１１４に格納する。ＣＰＵ１１１は、前記画像作成用データに基づいて画像データを生成し、ＲＡＭ１１４に格納する。
【０００５】
また、メモリコントローラ１１２には、画像データを印刷実行部分である印刷エンジン１３０で印刷可能なデータ構成に変換して、印刷エンジン１３０に出力する処理を行なう画像処理ユニット１１４が接続されている。メモリコントローラ１１２は、ＣＰＵ１１１の指示を受け、ＲＡＭ１１３に格納した画像データを画像処理ユニット１１４にＤＭＡ転送する。このときのＤＭＡ転送では、メモリバス１２１を介してメモリコントローラ１１２に画像データが送られ、メモリコントローラ１１２から、バス１２２を介して、画像処理ユニット１１４の所定のアドレスにこの画像データが出力される。
【０００６】
【発明が解決しようとする課題】
従来のプリンタコントローラ１００では、メモリコントローラ１１２が使用するバスとして、ＲＡＭ１１３と接続するためのメモリバス１２１と、画像処理ユニット１１４と接続するためのバス１２２とが必要である。このため、メモリコントローラ１１２に多数の入出力端子を設けなければならない。また、多数の入出力端子を設けるために回路基板の面積を大きくする必要が生じる。
【０００７】
通常、メモリコントローラ１１２はＡＳＩＣ（Application Specific IC）により構成されており、入出力端子数の増加および面積の増加は単価の上昇を招くために好ましくない。このため、メモリコントローラ１１２の入出力端子数を削減する技術の開発が望まれている。
【０００８】
さらに、ＲＡＭ１１３から画像処理ユニット１１４に送られるデータは、メモリコントローラ１１２がいったん取り込んでから画像処理ユニット１１４に転送するため、転送時間が増えるという問題点がある。
【０００９】
本発明の目的は、メモリコントローラの入出力端子数を削減することにある。さらに、本発明の別目的は、ＲＡＭから画像処理ユニットへのデータ転送時間を短縮することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明によれば
画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、
前記画像作成用データを画像データに変換する処理装置と、
前記画像データを格納する記憶素子と、
前記画像データを印刷データに変換する画像処理装置と、
前記画像データの伝送を制御する制御装置と、
前記制御装置と前記記憶素子と前記画像処理装置とを電気的に接続する伝送路とを備え、
前記制御装置は、処理装置が変換した画像データを前記伝送路を介して記憶素子に伝送し、
処理装置からの命令に基づいて、記憶素子が記憶する前記画像データの取り込みを画像処理装置に指示する処理を行ない、
前記画像処理装置は、この指示に基づいて、記憶素子が記憶する前記画像データを、前記伝送路を介して取り込む処理を行うこと
を特徴とするプリンタコントローラが提供される。
【００１１】
このプリンタコントローラは、制御装置と記憶素子とを接続する伝送路と、制御装置と画像処理装置とを接続する伝送路とを共用している。このため、制御装置の入出力端子数を削減することができる。また、画像処理装置は、制御装置を介さずに記憶素子から画像データを取り込むため、データ転送時間を短縮することができる。
【００１２】
【発明の実施の形態】
本発明の実施形態について、図面を参照して説明する。図１は、本発明を適用したプリンタコントローラ１０の構成と信号の流れを説明するためのブロック図である。
【００１３】
本図に示すように、プリンタコントローラ１０は、ＣＰＵ１１と、メモリコントローラ１２と、ＲＡＭ１３と、画像処理ユニット１４と、ＩＯコントローラ１５と、ＲＯＭ１６とを備えて構成される。そして、ＣＰＵ１１とメモリコントローラ１２とは、ＣＰＵバス２０を介して接続され、メモリコントローラ１２とＲＡＭ１３と画像処理ユニット１４とは共用バス２１を介して接続される。
【００１４】
また、ＩＯコントローラ１５は、インタフェース４０を介してホストコンピュータに接続され、ＩＯバス１７を介してメモリコントローラ１２に接続される。ホストコンピュータは、ワードプロセッサ等のアプリケーションプログラムによって作成されたドキュメントを、印刷に際し、画像作成用データに変換した後、プリンタに送出する。また、画像処理ユニット１４は、印刷実行部分である印刷エンジン３０に接続される。印刷エンジン３０は、例えばレーザプリンタであれば、レーザ照射機構、感光体ドラム、紙送り機構等により構成される。
【００１５】
ＣＰＵ１１は、このプリンタコントローラ１０についての各種の処理、例えば、ホストコンピュータから送られた画像作成用データを、ＲＧＢ成分で画像を表現した画像データに展開する処理、各種データの転送命令等を行う中央処理装置である。
【００１６】
メモリコントローラ１２は、ＣＰＵ１１がＲＡＭ１３等のメモリにアクセスする際のアドレス変換、リードライト命令の生成あるいはバスの制御等の処理を行なう。メモリコントローラ１２は、ＡＳＩＣにより構成することができる。ＲＡＭ１３は、例えば、ＳＤＲＡＭ（Synchronous ＤＲＡＭ）により構成され、ＣＰＵ１１が展開した画像データ等をいったん格納する領域を備えている。画像処理ユニット１４は、内部にバッファを備えており、ＲＡＭ１３に格納された画像データを読み込んで、印刷データに変換する処理、例えば、ＣＭＹＫ成分を示すデータに変換する色変換処理と、前記色変換処理によって変換されたＣＭＹＫ成分を示すデータに基づいて中間調を表現するハーフトーン処理とを行なう。そして、結果を印刷エンジン３０に出力する。ＩＯコントローラ１５は、インタフェース４０を介して、ホストコンピュータ等との情報のやり取りを制御する。ＲＯＭ１６は、プリンタコントローラ１０を制御するためのプログラム、フォントデータ等を格納する不揮発性メモリである。
【００１７】
図２は、ＣＰＵバス２０と共用バス２１とが伝送する信号を説明するためのブロック図である。本図に示すように、ＣＰＵバス２０は、アクセスするアドレスを指定するためのアドレス信号２０ａと、データの授受を行なうためのデータ信号２０ｂと、リード、ライト等を指示するためのコマンド信号２０ｃとを伝送する。メモリコントローラ１２は、例えば、アドレス信号２０ａをデコードすることにより、ＲＡＭ１３および画像処理ユニット１４のどちらのチップをセレクトするかを判断することができるようになっている。共用バス２１は、ＲＡＭ１３および画像処理ユニット１４のいずれかのチップが選択されたことを通知するチップセレクト信号２１ａと、アクセスするアドレスを指定するためのアドレス信号２１ｂと、データの授受を行なうためのデータ信号２１ｃと、リード、ライト等を指示するためのコマンド信号２０ｄとを伝送する。また、画像処理ユニット１４からメモリコントローラ１２に対し共用バス２１の開放を要求するためのリクエスト信号２２ｂと、メモリコントローラ１２から画像処理ユニットに対し、共用バス２１の開放を告知するためのアクノリッジ信号２２ａとを伝送することができるようになっている。
【００１８】
次に、本実施形態におけるプリンタコントローラ１２の処理について図１を参照して説明する。本図中、（Ｓ＊）で示された矢印は、信号の流れを示し、以下の処理の説明で用いる（Ｓ＊）と対応している。
【００１９】
ホストコンピュータから画像作成用データが送られると、ＩＯコントローラ１５はインタフェース４０を介して画像作成用データを受け取り、メモリコントローラ１２を介してＲＡＭ１３に格納する（Ｓ１）。このとき、ＩＯコントローラ１５は、ＩＯバス１７を介して、メモリコントローラ１２にアドレス信号１７ａとデータ信号１７ｂとライトコマンド信号１７ｃとを伝送する。メモリコントローラ１２は、ＩＯコントローラ１５から伝送されたアドレス信号１７ａをデコードして、ＲＡＭ１３に対するチップセレクトとアドレスとを生成する。そして、共用バス２１を介して、ＲＡＭ１３にチップセレクト信号２１ａとアドレス信号２１ｂとデータ信号２１ｃとライトコマンド信号２１ｄとを伝送する。
【００２０】
ＣＰＵ１１は、メモリコントローラ１２を介して画像作成用データをＲＡＭ１３から読み出す（Ｓ２：ＲＡＭ１３→ＣＰＵ１１）。このとき、ＣＰＵ１１は、ＣＰＵバス２０を介して、メモリコントローラ１２にアドレス信号２０ａとリードコマンド信号２０ｃとを伝送する。メモリコントローラ１２は、ＣＰＵ１１から伝送されたアドレス信号２０ａをデコードして、ＲＡＭ１３に対するチップセレクトとアドレスとを生成する。そして、共用バス２１を介して、ＲＡＭ１３にチップセレクト信号２１ａとアドレス信号２１ｂとリードコマンド信号２１ｃとを伝送する。ＲＡＭ１３は、伝送されたチップセレクト信号２１ａと、アドレス信号２１ｂとに従い、リードデータ信号２１ｃをメモリコントローラ１２に伝送する。メモリコントローラ１２は、ＲＡＭ１３から伝送されたデータを、リードデータ信号２０ｂとしてＣＰＵ１１に伝送する。
【００２１】
ＣＰＵ１１は、読み出した画像作成用データを解釈して画像データを生成する。そして、生成した画像データをメモリコントローラ１２を介してＲＡＭ１３に格納する（Ｓ２：ＣＰＵ１１→ＲＡＭ１３）。このとき、ＣＰＵ１１は、ＣＰＵバス２０を介して、メモリコントローラ１２にアドレス信号２０ａとデータ信号２０ｂとライトコマンド信号２０ｃとを伝送する。メモリコントローラ１２は、ＣＰＵ１１から伝送されたアドレス信号２０ａをデコードして、ＲＡＭ１３に対するチップセレクトとアドレスとを作成する。そして、共用バス２１を介して、ＲＡＭ１３にチップセレクト信号２１ａとアドレス信号２１ｂとデータ信号２１ｃとライトコマンド信号２１ｄとを伝送する。
【００２２】
ＣＰＵ１１は、画像データの生成が終了すると、メモリコントローラ１２を介して、画像処理ユニット１４に対して、ライン数、１ラインあたりのデータ数等の画像条件の設定および画像データが格納されているＲＡＭ１３の領域の開始アドレスの設定を行ない、ＲＡＭ１３から画像処理ユニット１４へのＤＭＡ転送の開始を指示する（Ｓ３）。このとき、ＣＰＵ１１は、ＣＰＵバス２０を介して、メモリコントローラ１２にアドレス信号２０ａとデータ信号２０ｂとライトコマンド信号２０ｃとを伝送する。メモリコントローラ１２は、ＣＰＵ１１から伝送されたアドレス信号２０ａをデコードして、画像処理ユニット１４に対するチップセレクトとアドレスとを作成する。そして、共用バス２１を介して、画像処理ユニット１５にチップセレクト信号２１ａとアドレス信号２１ｂとデータ信号２１ｃとライトコマンド信号２１ｄとを伝送する。
【００２３】
メモリコントローラ１２が、共用バス２１を介してＲＡＭ１３と信号を伝送する処理（Ｓ１、Ｓ２）と、共用バス２１を介して画像処理ユニット１４に信号を伝送する処理（Ｓ３）とは、チップセレクト信号２１ａを除いて同様に行うことができる。このため、メモリコントローラ１２は、ＲＡＭアクセス回路のチップセレクト機能を拡張することで画像処理ユニット１４にもアクセスすることができるようになり、画像処理ユニットアクセスのための専用回路を設ける必要はない。
【００２４】
次に、画像処理ユニット１４は、印刷エンジン３０からの垂直／水平同期信号により印字タイミングを計り、メモリコントローラ１２へのリクエスト信号２２ｂをアサートすることにより、メモリコントローラ１２に対し、共用バス２１の開放を要求する（Ｓ４）。
【００２５】
共用バス２１の開放を要求されたメモリコントローラ１２は、ＲＡＭ１３にアクセス中であれば、そのアクセスが終了次第に、そうでなければ直ちに共用バス２１をフローティングにする。そして、画像処理ユニット１４へのアクノリッジ信号２２ａをアサートすることにより、画像処理ユニット１４に対し、共用バス２１の開放を告知する（Ｓ５）。
【００２６】
共用バス２１の開放を告知された画像処理ユニット１４は、共用バス２１をドライブし、ＲＡＭ１２に直接アクセスして、ＲＡＭ１２に格納されている画像データのＤＭＡ転送を行なう（Ｓ６）。このとき、画像処理ユニット１４は、内部に設定されたアドレスをデコードして、ＲＡＭ１３に対するチップセレクトとアドレスとを作成する。そして、共用バス２１を介して、ＲＡＭ１３にチップセレクト信号２１ａとアドレス信号２１ｂとデータ信号２１ｃとリードコマンド信号２１ｄとを伝送する。
【００２７】
ＲＡＭ１３は、要求されたアドレスのデータを画像処理ユニット１４に出力する。このとき、ＲＡＭ１３から画像処理ユニット１４に転送される画像データは、メモリコントローラ１２を介さず、直接送られるため、高速なデータ転送が可能となる。
【００２８】
画像処理ユニット１４は、送られたデータを内部のバッファに取り込む。そして、ある程度のデータ量をバッファに取り込むまで、（Ｓ５）（Ｓ６）の処理を繰り返す。その後、共用バス２１をフローティングにして、メモリコントローラ１２へのリクエスト信号２２ｂをネゲートすることにより、メモリコントローラ１２に対し、共用バス２１の返還を告知する（Ｓ７）。
【００２９】
共用バス２１の変換を告知されたメモリコントローラ１２は、共用バス２１をドライブし、通常動作に戻る。
【００３０】
画像処理ユニット１４は、バッファに取り込んだ画像データを印刷エンジン３０で印刷可能なデータ構成に変換して、印刷データ転送クロックに同期させて、印刷エンジン３０に出力する（Ｓ８）。
【００３１】
そして、画像処理ユニット１４の内部バッファにデータが無くなれば、画像データがすべて処理されるまで、（Ｓ４）〜（Ｓ８）の処理を繰り返えす。
【００３２】
このように、メモリコントローラ１２とＲＡＭ１３と間のバスと、メモリコントローラ１２と画像処理ユニット１４との間のバスとを共用化することにより、メモリコントローラ１２の入出力端子数を削減することができる。さらに、ＲＡＭ１３から画像処理ユニット１４へのデータ転送は、メモリコントローラ１２を介さずに行うことができるため、データ転送時間を短縮することができる。
【００３３】
【発明の効果】
上述のように、本発明によれば、メモリコントローラの入出力端子数を削減することができる。また、本発明によれば、ＲＡＭから画像処理ユニットへのデータ転送時間を短縮することができる。
【図面の簡単な説明】
【図１】は、本発明を適用したプリンタコントローラ１０の構成と信号の流れを説明するためのブロック図である。
【図２】は、ＣＰＵバス２０と共用バス２１とが伝送する信号を説明するためのブロック図である。
【図３】は、従来のプリンタコントローラ１００の構成を説明するためのブロック図である。
【符号の説明】
１０…プリンタコントローラ
１１…ＣＰＵ
１２…メモリコントローラ
１３…ＲＡＭ
１４…画像処理ユニット
１５…ＩＯコントローラ
１６…ＲＯＭ
１７…ＩＯバス
２０…ＣＰＵバス
２１…共用バス
３０…印刷エンジン
４０…インタフェース
【図１】
0004356256.tif 000002
【図２】
0004356256.tif 000003
【図３】
0004356256.tif 000004