(57)【特許請求の範囲】
【請求項１】
複数のインナーリードの各先端部が所定のピッチで一列に並ぶと共に、前記インナーリードのダムバーとの接続端部が先端部よりも幅広の所定のピッチで先端部と平行に一列に並んだ半導体装置用リードフレームにおいて、
前記インナーリードの各先端部が構成する第１端部群の中心位置に対してインナーリードの前記ダムバーとの接続端部が構成する第２端部群の中心位置が、並び方向に変位しており、
前記インナーリードの内、少なくとも信号用のインナーリードは、前記先端部から前記接続端部までの形状が非直線的に形成され、先端部から接続端部までの距離が実質的に同じに形成されていることを特徴とする半導体装置用リードフレーム。
【請求項２】
平行に配置された一対のダムバーの各々から該ダムバーで挟まれた領域の中央に向けて延びた各先端部が、ダムバーとの接続端部のピッチよりも幅狭の所定のピッチで各々一列に、かつダムバーと平行に並んだインナーリードを具備する半導体装置用リードフレームにおいて、
同じ前記ダムバーに接続された前記インナーリードの各先端部が構成する第１端部群と、ダムバーとの接続端部が構成する第２端部群とは、ダムバーと直交する仮想直線を挟んで反対側に配置され、異なるダムバーに接続されたインナーリードの前記第１端部群同士、前記第２端部群同士は前記仮想直線を挟んで反対側に配置され、
前記インナーリードの内、少なくとも信号用のインナーリードは、前記先端部から前記接続端部までの形状が非直線的に形成され、先端部から接続端部までの距離が実質的に同じに形成されていることを特徴とする半導体装置用リードフレーム。
【請求項３】
請求項１記載の半導体装置用リードフレームに半導体チップが搭載され、該半導体チップの電極パッドと前記半導体装置用リードフレームのインナーリードの先端部とがボンディングワイヤで接続され、半導体チップと前記インナーリードがモールド材を用いて封止されて成ることを特徴とする半導体装置。
【請求項４】
請求項２記載の２つの半導体装置用リードフレームが、互いの第１端部群同士、第２端部群同士が重ならず、かつ同じ直線上に並ぶように絶縁層を介して積層された複合リードフレームに半導体チップが搭載され、該半導体チップの電極パッドと前記半導体装置用リードフレームのインナーリードとがボンディングワイヤで接続され、半導体チップと前記インナーリードがモールド材を用いて封止されて成ることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置用リードフレームと半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置用リードフレームの構成について図１１を用いて説明する。なお、図１１のリードフレームはＬＯＣ（Lead on chip）に適用するものである。
まず、半導体装置用リードフレーム１００の一般的な構成は、半導体チップ１０１の電極パッド１０２と先端部１０４ａが接続されて最終的にはパッケージ１０３内に埋設される複数のインナーリード１０４と、外部接続用端子となるアウターリード１０６と、インナーリード１０４とアウターリード１０６とを連結すると共にパッケージング時に樹脂材料をせき止めるダムバー１０８とを有している。各アウターリード１０６は、ダムバー１０８付近の部分しか図示されていないが、ダムバー１０８から真っ直ぐ外側に延出しており、均等な長さに形成されている。
【０００３】
そして従来の半導体装置用リードフレーム１００のインナーリード１０４は、図１１に示すように半導体チップ１０１をリードフレーム１００に搭載した際に半導体チップ１０１の電極パッド１０２が列状に並ぶ細長い領域Ａの両側に、この電極パッド１０２と接続される各インナーリード１０４の先端部１０４ａが所定のピッチＰ１で一列に電極パッド１０２と平行に並び、インナーリード１０４のダムバー１０８との接続端部１０４ｂが更に先端部１０４ａの両外側に、先端部１０４ａよりも幅広の所定のピッチＰ２で先端部１０４ａと平行に一列に並んでいる。
そして一列に並んだ先端部１０４ａが構成する２つの第１端部群Ｂと接続端部１０４ｂが構成する２つの第２端部群Ｃの位置関係は、各端部群Ｂ、Ｃの並び方向に沿った中心位置が電極パッド１０２の配置領域ＡのセンタラインＣＬ上にあり、センタラインＣＬを中心として上下対称、かつこの配置領域Ａの中心Ｏを通りセンタラインＣＬと直交する直線Ｄ（この直線上に電極パッド１０２が配置される）を中心として左右対称になっている。つまり、配置領域Ａの中心Ｏを基準として点対称になっている。
【０００４】
そして各インナーリード１０４の先端部１０４ａと接続端部１０４ｂとを結ぶ中間部分は、電極パッド１０２とダムバー１０８を最短距離で結ぶように直線的に形成されるのが通常である。従って、インナーリード１０４の長さは、第１端部群Ｂ、第２端部群の中心位置に近いインナーリード１０４は短く、中心位置から遠くなるに従って順次長くなる。つまり、インナーリード１０４の長さは揃ってはいない。
【０００５】
【発明が解決しようとする課題】
最近では、ＣＰＵの動作クロックの高速化に伴い、ＣＰＵやＣＰＵの周辺ＬＳＩに使用される半導体装置用パッケージにも高周波への対応が迫られている。
高周波への対応としては、信号線を第１に短くして遅延時間を少なくすること、第２に伝送線路構造とし特性インピーダンスを合わせること、第３に等長配線として信号線間の遅延時間のバラツキを少なくする等の対応があり、これらを具体的に解決する手法としては、ＣＳＰ（chip-size-package ）を使用することが挙げられる。
【０００６】
しかしながら、ＣＳＰを使用した場合には、外部接続端子のピッチが0.75mmピッチのマトリックス状となり、実装基板に高密度基板が必要になってコストが高くなるという課題がある。また、実装基板上への実装信頼性において実績が少ないという課題もある。
【０００７】
従って、本発明は上記課題を解決すべくなされ、その目的とするところは、従来多量に使用され、実績のある半導体装置用リードフレームにおいて、高周波対応可能な半導体装置用リードフレームを提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明のうち請求項１記載の発明は、複数のインナーリードの各先端部が所定のピッチで一列に並ぶと共に、前記インナーリードのダムバーとの接続端部が先端部よりも幅広の所定のピッチで先端部と平行に一列に並んだ半導体装置用リードフレームにおいて、前記インナーリードの内、少なくとも信号用のインナーリードは、前記先端部から前記接続端部までの形状が非直線的に形成され、先端部から接続端部までの距離が実質的に同じに形成されていることを特徴とする。
【０００９】
また、本発明のうち請求項２記載の発明は、複数のインナーリードの各先端部が所定のピッチで一列に並ぶと共に、前記インナーリードのダムバーとの接続端部が先端部よりも幅広の所定のピッチで先端部と平行に一列に並んだ半導体装置用リードフレームにおいて、前記インナーリードの各先端部が構成する第１端部群の中心位置に対してインナーリードの前記ダムバーとの接続端部が構成する第２端部群の中心位置が、並び方向に変位しており、前記インナーリードの内、少なくとも信号用のインナーリードは、前記先端部から前記接続端部までの形状が非直線的に形成され、先端部から接続端部までの距離が実質的に同じに形成されていることを特徴とする。
【００１０】
また、本発明のうち請求項３記載の発明は、平行に配置された一対のダムバーの各々から該ダムバーで挟まれた領域の中央に向けて延びた各先端部が、ダムバーとの接続端部のピッチよりも幅狭の所定のピッチで各々一列に、かつダムバーと平行に並んだインナーリードを具備する半導体装置用リードフレームにおいて、同じ前記ダムバーに接続された前記インナーリードの各先端部が構成する第１端部群と、ダムバーとの接続端部が構成する第２端部群とは、ダムバーと直交する仮想直線を挟んで反対側に配置され、異なるダムバーに接続されたインナーリードの前記第１端部群同士、前記第２端部群同士は前記仮想直線を挟んで反対側に配置され、前記インナーリードの内、少なくとも信号用のインナーリードは、前記先端部から前記接続端部までの形状が非直線的に形成され、先端部から接続端部までの距離が実質的に同じに形成されていることを特徴とする。
【００１１】
これらによれば、ダムバーとの接続端部に接続される外部接続端子と先端部に接続される半導体チップの電極パッドとの間の信号伝達経路長もまた実質的に等しくなるから、例えば複数の外部接続端子から同時に入力される複数の信号があった場合でも、各信号のインナーリードを通って電極パッドに到達するまでの遅延時間にバラツキがなくなる。よって、複数の信号が実質的に同時に半導体チップの電極パッドに到達することが可能となって、高周波対応の一つである信号線（信号用のリードフレーム）間の遅延時間のバラツキを少なくすることが実現できる。
【００１２】
また、本発明のうち請求項４記載の半導体装置は、請求項１または２記載の半導体装置用リードフレームに半導体チップが搭載され、該半導体チップの電極パッドと前記半導体装置用リードフレームのインナーリードの先端部とがボンディングワイヤで接続され、半導体チップと前記インナーリードがモールド材を用いて封止されて成ることを特徴とする。
また、本発明のうち請求項５記載の半導体装置は、請求項３記載の２つの半導体装置用リードフレームが、互いの第１端部群同士、第２端部群同士が重ならず、かつ同じ直線上に並ぶように絶縁層を介して積層された複合リードフレームに半導体チップが搭載され、該半導体チップの電極パッドと前記半導体装置用リードフレームのインナーリードとがボンディングワイヤで接続され、半導体チップと前記インナーリードがモールド材を用いて封止されて成ることを特徴とする。
これら半導体装置によれば、例えば複数の外部接続端子から同時に入力される複数の信号があった場合でも、各信号のインナーリードを通って電極パッドに到達するまでの遅延時間にバラツキがなくなる。よって、複数の信号が実質的に同時に半導体チップの電極パッドに到達することが可能となって、高周波対応の一つである信号線（信号用のリードフレーム）間の遅延時間のバラツキを少なくすることが実現できる。
【００１３】
【発明の実施の形態】
以下、本発明に係る半導体装置用リードフレームと半導体装置の好適な実施の形態について添付図面と共に詳述する。また、本実施の形態のリードフレームは、ＬＯＣに適用するものであり、従来例と同じ構成については同じ符号を付し、詳細な説明は省略する。
（基本的な考え方）
まず、最初に、本発明の基本的な考え方について図１と図２を用いて説明する。半導体装置用リードフレーム１０のインナーリード１２の構造は、ＬＯＣに使用される一般的なリードフレームの構造と同じであり、平行に配置された一対のダムバー１０８の各々から、ダムバー１０８で挟まれた領域の中央に向けて延びた各先端部１２ａが、ダムバー１０８との接続端部１２ｂのピッチよりも幅狭の所定のピッチで各々一列に、かつダムバー１０８と平行に並んだ構造となっている。そして、このリードフレーム１０に半導体チップ１０１が搭載された際にその電極パッド１０２が配置される領域（配置領域）Ａは、各ダムバー１０８から延びたインナーリード１２の先端部１２ａの列の間に位置することになる。
そして一列に並んだ先端部１２ａが構成する２つの第１端部群Ｂと接続端部１２ｂが構成する２つの第２端部群Ｃの位置関係は、各端部群Ｂ、Ｃの並び方向に沿った中心位置が電極パッド１０２の配置領域ＡのセンタラインＣＬ上にあり、電極パッド１０２が配置される直線Ｄを基準として左右対称、かつセンタラインＣＬを基準として上下対称になっている。
そしてリードフレーム１０を用いた半導体装置は、インナーリード１２に搭載された半導体チップ１０１の電極パッド１０２とインナーリード１２の先端部１２ａとをワイヤで接続し、樹脂封止することによって完成される。なお、１０３は樹脂封止により形成されたパッケージを示す。
【００１４】
本発明の半導体装置用リードフレーム１０のインナーリード１２の基本的な考え方は、高周波対応の一つである、信号線としての信号用のインナーリード１２間の信号の遅延時間のバラツキを少なくすることを実現する目的で成されたものである。
そして、この目的を実現する構成は、図２において簡略化して示した従来例のインナーリード１０４のように直線的な形状とするのではなく、図１に示すようにインナーリード１２の内、少なくとも信号用のリンナーリード１２は、先端部１２ａから接続端部１２ｂまの形状を非直線的に形成することによって、信号伝送経路となる各インナーリード１２の先端部１２ａからダムバー１０８との接続端部１２ｂまでの距離（信号伝送経路長）を実質的に同じに形成することである。なお、信号用のインナーリード１２を非直線的に形成する、言い換えれば非直線的に引き回す際には、図１に示すように折曲する複数の直線で構成するようにしても良いし、また図では示さないが、曲線で結ぶようにしても良い。曲線と直線の組合せでも良い。
【００１５】
ここで「非直線的」の意味について説明する。
図１で明らかなように、各端部群Ｂ、Ｃの中心位置が同じセンタラインＣＬ上に位置しているから、直線的に各端部群Ｂ、Ｃ同士をインナーリード１２で接続したのでは、センタラインＣＬに近いインナーリード１２は必然的に短くなる。よって、センタラインＣＬに近いインナーリード１２を、途中で一旦センタラインＣＬから端部群Ｃの端部に向けて大きく外し、再度センタラインＣＬ側に戻すように中途部分をくの字状、若しくはコ字状に形成することによって、長さを稼ぐようにすることを意味する。また、センタラインＣＬから遠いインナーリード１２は元々長いのであるから、その長さが、上記形状に形成されるセンタラインＣＬに近いインナーリード１２に影響されてあまり長くなってはならない。そこで、センタラインＣＬに近いインナーリード１２を上記形状に形成できる（引き回せる）スペースを各端部群Ｂ、Ｃ間に最低限確保できる範囲内において全体形状が外側に膨らむくの字形状にすることを意味する。
【００１６】
そして図１では、全てのインナーリード１２についてその長さが同じになるように同一平面内で非直線的形状に形成しているが、インナーリード１２の本数がさらに多くなると、インナーリード１２が込み合ってきてどうしてもセンタラインＣＬに近いインナーリード１２を上述した形状に形成できるスペースが確保できなくなる。従って、センタラインＣＬに近いインナーリード１２の長さを外側に位置する他のインナーリード１２の長さに揃えることが容易には行えなくなる。
このような場合には、短くならざるを得ないセンタラインＣＬに近いインナーリード１２は、図１で点線で示すように直線的な形状にして、遅延時間が問題とならない低周波信号や電源ラインやグランドラインとして使用すると良い。
【００１７】
（第１の実施の形態）
図３に示すリードフレーム１４の場合には、一例として各ダムバー１０８にはそれぞれ３８本のインナーリード１２が接続されている。各ダムバー１０８に接続されたインナーリード１２はダムバー１０８と直交する仮想直線であるセンタラインＣＬを中心として線対称に形成され、また同じく仮想直線である直線Ｄを中心にして線対称に形成されている。よって、配置領域Ａの中心Ｏ（センタラインＣＬと直線Ｄとの交点）を基準として点対称ともなっている。
そして、このようにインナーリード１２の本数が多いと、上述したように、先端部１２ａと接続端部１２ｂとの間の直線距離が短くなるセンタラインＣＬに近いインナーリード１２ほど、長さを長くするために非直線的に形成する（引回し用）スペースが少なくなる。具体的には、全部で７６本のインナーリード１２の内、図３中のセンタラインＣＬを挟む１６本がこれに相当する。
従って、図４は、センタラインＣＬと直線Ｄとで分割された４つの領域の内の一つの領域に含まれる１９本のインナーリード１２の長さを、センタラインＣＬ側から順番に表したものであるが、この図で示す如く、センタラインＣＬに近い内側の４本の長さは 6ミリメートル程度と、他のインナーリード１２の長さが約10.5〜11.4ミリメートルの範囲内に揃っているのに対し、極端に短い。
【００１８】
よって、このような場合には、高周波信号には長さが約10.5〜11.4ミリメートルの範囲内に揃った本数の多い各組の外側のインナーリード１２を用いればよいし、各領域内側の４本、言い換えればセンタラインＣＬを挟む１６本のインナーリード１２は遅延時間が問題とならない低周波信号や電源ラインやグランドラインとして使用すれば良い。なお、遅延時間が問題となる高周波信号の本数が少ない場合には、逆に各領域の４本の短いインナーリード１２の長さを揃え、この合計４本×４の合計１６本数のインナーリード１２を高周波信号用として使用することも可能である。
【００１９】
（第２の実施の形態）
また、上述したように図３に示すごとく、各インナーリード１２の先端部１２ａから成る第１端部群Ｂと接続端部１２ｂから成る第２端部群Ｃの各中心位置がセンタラインＣＬ上にあって一致する構成では、インナーリード１２の本数が多い等の条件下では、タンタラインＣＬに近い内側のインナーリード１２は、より外側のインナーリード１２と等しい長さにすることは容易ではない。
しかしながら、インナーリード１２の本数が多くても全インナーリード１２の長さを揃えたリードフレームとしたいという場合もある。そのような場合には、インナーリード１２の第１端部群Ｂと第２端部群Ｃの各中心位置が、先端部１２ａや接続端部１２ｂの並び方向（ダムバー１０８の長手方向）に沿って互いに変位した構成とすると良い。
【００２０】
具体的には、図５に示すリードフレーム１６のように、センタラインＣＬの図５中の上側に配置された電極パッド１０２に接続されるインナーリード１２は直線Ｄに左側にのみ配置する。そしてその先端部１２ａで構成する第１端部群ＢはセンタラインＣＬの上側に配置し、逆にその接続端部１２ｂで構成する第２端部群ＣはセンタラインＣＬの下側に配置する。
一方、センタラインＣＬの図５中の下側に配置された電極パッド１０２に接続されるインナーリード１２は直線Ｄに右側にのみ配置する。そしてその先端部１２ａで構成する第１端部群ＢはセンタラインＣＬの下側に配置し、逆にその接続端部１２ｂで構成する第２端部群ＣはセンタラインＣＬの上側に配置する。
【００２１】
このように、インナーリード１２の第１端部群Ｂと第２端部群Ｃの中心位置を、先端部１２ａや接続端部１２ｂの並び方向（ダムバー１０８の長手方向）に沿って変位した構成としておくことによって、各インナーリード１２の先端部１２ａと接続端部１２ｂとの直線距離が、第１端部群Ｂを基準とした第２端部群Ｃの変位方向（図５中の左側のインナーリード１２では下方向、右側のインナーリード１２では上方向）に向かうに従って、順次長くなるようにすることができる。そして、上記直線距離が短くなって、他のリードフレーム１２と長さを揃えるべく、長くしなければならないリードフレーム１２の近傍には広い空き領域が形成されることになる。
つまり、一例として図５中の左側のインナーリード１２では、先端部１２ａと接続端部１２ｂとの直線距離が短い上側に位置するインナーリード群１２Ｓの上方には、先端部１２ａの第１端部群Ｂに対して接続端部１２ｂの第２端部群Ｃを下方に変位させた結果、広い空き領域が生ずる。よって、このインナーリード群１２Ｓを図５に示すようにこの広い空き領域内で非直線的に引き回すことが可能となる。
【００２２】
これにより、もともと長さが長くなる下側に位置するインナーリード１２で構成される残りのインナーリード群１２Ｌの各インナーリード１２を非直線的（全体的に折曲部分が外側に向くくの字状）に形成して長さを揃えると共に、インナーリード群１２Ｓを構成する各インナーリード１２の中途部分を一旦広い空き領域内に配線してから再度第２端部群Ｃに戻すことによってこの引回し部分の形状をコ字状に形成してインナーリード群１２Ｓを構成する各インナーリード１２の長さをインナーリード群１２Ｌの各インナーリード１２の長さに揃えることが可能となる。
これは、図５中の右側のインナーリード１２も同様である。
よって、中心付近にあるインナーリード１２の引回しスペースが少なくなってしまうという問題を回避して、全インナーリード１２の長さを等しく設定することが容易に行える。
【００２３】
図６は、各ダムバー１０８に接続された１９本のインナーリード１２の長さを、センタラインＣＬ側から順番に表したものであるが、この図で示す如く、各インナーリード１２の長さは全て略１５ミリメートル付近に揃えることができる。なお、上述したように、特に遅延時間が問題とならない信号（電源ラインやグランドラインを含む）が流れるインナーリード１２は必ずしも長さを他のインナーリード１２に揃える必要はないことは言うまでもない。
【００２４】
（第３の実施の形態）
また、この図５に示す構成の半導体装置用リードフレーム１６を１つだけ使用した半導体装置の場合には、パッケージの両側に形成される外部接続端子の位置が、パッケージのセンタともなる電極パッド１０２の配置領域ＡのセンタラインＣＬを基準として相反する方向へ変位した構成となってしまう。
そこで、一般的な半導体装置のようにパッケージの側面に外部接続端子がセンタラインＣＬを中心に対称に並ぶ構成とする必要がある場合には、上述した図５に示す半導体装置用リードフレーム１６を２つ使用することで実現できる。
【００２５】
具体的には、２つのリードフレーム１６の内の一つのリードフレーム１６を他のリードフレーム１６に対して引っ繰り返して図７に示すように、それぞれのセンタラインＣＬと直線Ｄとが一致するように重ねる。なお、各リードフレーム１６間には絶縁層として、ボリイミドフィルム等の接着フィルム（不図示）を配置する。
これによって、センタラインＣＬを挟んで、反対側に配置された各リードフレーム１６の第１端部群Ｂ同士、第２端部群Ｃ同士がそれぞれ一列に並び、２つのリードフレーム１６で構成された複合リードフレーム全体として見れば、センタラインＣＬを中心に、先端部１２ａおよび接続端部１２ｂがそれぞれ線対称に並ぶ構成となる。
よって、この複合リードフレームを用いれば、パッケージの側面に外部接続端子がセンタラインＣＬを中心に対称に並ぶ構成の半導体装置を実現できる。
【００２６】
なお、図５のリードフレーム１６の場合には、直線Ｄの両側にそれぞれ配置されている各インナーリード１２の第１端部群Ｂと第２端部群Ｃは、センタラインＣＬを挟んで反対側に配置されているが、上述した複合リードフレームとして使用するのでなければ、第２端部群Ｃの第１端部群Ｂに対する変位量はさらに少なくして、第２端部群ＣのセンタラインＣＬ側の接続端部１２ｂがセンタラインＣＬを越えて第１端部群Ｂがある領域に進入する構成とすることも可能である。
なお、第１端部群Ｂは電極パッド１０２に対応する位置でなければならないため、図５に示す位置から大きく変位させることはできない。
【００２７】
また、本発明の場合には、高周波信号が通過するインナーリード１２を非直線的に引き回して各インナーリード１２の長さを等しくし、それによって各インナーリード１２を通過する信号間の遅延時間を揃えることを主たる目的とするものであるから、上述したごとく、従来のインナーリード１２の先端部１２ａと接続端部１２ｂとを直線的に結ぶ構成に比べてインナーリード１２長は長くなる。
このため、隣合うインナーリード１２同士が長い距離、並んで走る配置になり易く、そのインナーリード１２が信号用リードフレームである場合には、そこを流れる信号同士が干渉し合うという課題もある。
そこで、この課題を解消するために、図５中のＳ−Ｓ断面図である図８に示すごとく各信号用のインナーリード１２（Ｓと表示したもの、以下同様）間にグランド電位となるインナーリード１２（Ｇと表示したもの、以下同様）を挟む構成とすると、信号相互間の干渉が低減できて有効である。
【００２８】
また、さらに、図７に示すようにリードフレーム１６を重ねて使用する場合には、積層された各リードフレーム１６のインナーリード１２同士が相互に接近して平行に走る部分も多い。このような部分においては、図７のＴ−Ｔ断面図である図９に示すごとく、各リードフレーム１６毎に上述したように各信号用のインナーリード１２間にグランド電位となるインナーリード１２を挟むと共に、各リードフレーム１６相互間のリードフレーム１２の配置も、一方のリードフレーム１６の信号用のインナーリード１２に他方のリードフレーム１６のグランド電位のインナーリード１２が対向する配置とすると良い。これにより、各リードフレーム１６の信号用のインナーリード１２相互間においても信号同士の干渉が低減できる。
さらに、２つのリードフレーム１６を重ねて使用する場合には、絶縁層を挟んで電気的な絶縁を確保すると共に、さらに図９の点線で示すように金属層２０を介在させるようにしても良い。これにより、各リードフレーム１６間の信号の干渉を一層効果的に防止することができる。
【００２９】
以上、種々の半導体装置用リードフレームについて説明してきたが、これらリードフレーム１０、１４、１６、１８を用いた半導体装置２２は図１０に示すような構成となる。
ここで、リードフレーム１０（１４、１６、１８）に半導体チップ１０１が絶縁層（半導体チップ１０１とインナーリード１２とを接着するポリイミドフィルム等）を介して接着して搭載される。この時半導体チップ１０１の中央部分に一列に配置された電極パッド１０２は、インナーリード１２の先端部１２ａで構成される第１端部群Ｂ間に配置される。そして電極パッド１０２とインナーリード１２の先端部１２ａはボンディングワイヤ２６で接続され、半導体チップ１０１とインナーリード１２はモールド材２８を用いて封止され、パッケージングされる。
また、リードフレーム１０（１４、１６、１８）のダムバー１０８は封止後、切断され、またアウターリード１０６は成形されて外部接続端子３０となる。
【００３０】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述の実施例に限定されるのではなく、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００３１】
【発明の効果】
本発明に係る半導体装置用リードフレームと半導体装置によれば、ダムバーとの接続端部に接続される外部接続端子と先端部に接続される半導体チップの電極パッドとの間の信号伝達経路長もまた実質的に等しくなるから、例えば複数の外部接続端子から同時に入力される複数の信号があった場合でも、各信号のインナーリードを通って電極パッドに到達するまでの遅延時間にバラツキがなくなる。よって、複数の信号が実質的に同時に半導体チップの電極パッドに到達することが可能となって、高周波対応の一つである信号線間の遅延時間のバラツキを少なくすることが実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置用リードフレームの基本概念を説明するための説明図である。
【図２】従来の半導体装置用リードフレームの基本概念を説明するための説明図である。
【図３】本発明に係る半導体装置用リードフレームの一実施の形態を示す平面図であり、インナーリードの一部を同じ長さにしたものである。
【図４】図３のリードフレームの各インナーリードの長さを示すグラフであり、付記された番号はセンタラインに近い中央に位置するインナーリードが１で、以後順次、端に行くに従って番号が増加し、最も端部側に位置するインナーリードが１９である。
【図５】本発明に係る半導体装置用リードフレームの他の実施の形態を示す平面図であり、全インナーリードの長さを揃えたものである。
【図６】図５のリードフレームの各インナーリードの長さを示すグラフであり、付記された番号はセンタラインＣＬに近い中央に位置するインナーリードが１で、以後順次、端に行くに従って番号が増加し、最も端部側に位置するインナーリードが１９である。
【図７】本発明に係る半導体装置用リードフレームの他の実施の形態を示す平面図であり、図５に示すリードフレームを２つ重ねて成るリードフレームであって、全インナーリードの長さを揃えたものである。
【図８】図５のインナーリードを通過する信号の相互干渉を低減させる構成を示すＳ−Ｓ断面図である。
【図９】図７のインナーリードを通過する信号の相互干渉を低減させる構成を示すＴ−Ｔ断面図である。
【図１０】本発明に係る半導体装置用リードフレームを用いた半導体装置の構造を示す断面図である。
【図１１】従来の半導体装置用リードフレームの一形態を示す平面図である。
【符号の説明】
１０  半導体装置用リードフレーム
１２  インナーリード
１２ａ  先端部
１２ｂ  接続端部
１０２  電極パッド
１０８  ダムバー
【図１】
0004256502.tif 000002
【図２】
0004256502.tif 000003
【図３】
0004256502.tif 000004
【図４】
0004256502.tif 000005
【図５】
0004256502.tif 000006
【図６】
0004256502.tif 000007
【図７】
0004256502.tif 000008
【図８】
0004256502.tif 000009
【図９】
0004256502.tif 000010
【図１０】
0004256502.tif 000011
【図１１】
0004256502.tif 000012