(57)【特許請求の範囲】
【請求項１】
透明基板上にアモルファスＳｉ膜を形成する工程と、
該アモルファスＳｉ膜の少なくともｎチャネルＴＦＴ形成予定領域上に〈１００〉配向Ｓｉを貼り合わせる工程と、
該透明基板側からｃｗレーザを照射して該ｎチャネルＴＦＴ形成予定領域を主たる配向が〈１００〉の多結晶Ｓｉ膜に結晶化させる工程と、
該〈１００〉配向Ｓｉを除去する工程と、
該アモルファスＳｉ膜側からエキシマ・レーザを照射して該アモルファスＳｉ膜のｐチャネルＴＦＴ形成予定領域を主たる配向が〈１１１〉の多結晶Ｓｉ膜に結晶化させる工程と、
該ｎチャネルＴＦＴ形成予定領域にｎチャネルＴＦＴを形成すると共に該ｐチャネルＴＦＴ形成予定領域にｐチャネルＴＦＴを形成する工程と
を有することを特徴とする薄膜トランジスタ製造方法。
【請求項２】
該〈１００〉配向Ｓｉを貼り合わせる工程の前に該アモルファスＳｉ膜のｎチャネルＴＦＴ形成予定領域のみを凸形状に加工する工程
を有することを特徴とする請求項１記載の薄膜トランジスタ製造方法。
【請求項３】
透明基板上にアモルファスＳｉ膜を形成する工程と、
該アモルファスＳｉ膜上にマスク膜を形成する工程と、
該アモルファスＳｉ膜のｎチャネルＴＦＴ形成予定領域上のマスク膜を除去すると共に該アモルファスＳｉ膜のｐチャネルＴＦＴ形成予定領域上のマスク膜に開口を形成する工程と、
該アモルファスＳｉ膜表面にＮｉを添加してから熱処理を行う工程と、
該アモルファスＳｉにエキシマ・レーザを照射して該ｐチャネルＴＦＴを形成する多結晶Ｓｉ膜の主たる配向がｎチャネルＴＦＴを形成する多結晶Ｓｉ膜の配向に比較して〈１１１〉配向の割合が大きくなるように結晶化させる工程と、
該ｎチャネルＴＦＴ形成予定領域にｎチャネルＴＦＴを形成すると共に該ｐチャネルＴＦＴ形成予定領域にｐチャネルＴＦＴを形成する工程と
を有することを特徴とする薄膜トランジスタ製造方法。
【請求項４】
請求項３記載の該アモルファスＳｉを結晶化させる工程は、
該ｎチャネルＴＦＴ形成予定領域では縦方向の結晶化が進行してランダム配向し、
該ｐチャネルＴＦＴ形成予定領域では該開口から横方向の結晶化が進行して〈１１１〉配向すること
を特徴とする薄膜トランジスタ製造方法。
【請求項５】
透明基板上にアモルファスＳｉ膜を形成する工程と、
該アモルファスＳｉ膜のｎチャネルＴＦＴ形成予定領域にエキシマ・レーザを照射して主たる配向が〈１００〉の多結晶Ｓｉ膜に結晶化させる工程と、
該アモルファスＳｉ膜のｐチャネルＴＦＴ形成予定領域上に開口を有するマスク膜を形成する工程と、
該開口内に表出した該アモルファスＳｉ膜に水素プラズマ処理を行うと共に熱処理を行って該開口から横方向に〈１１１〉優先配向の多結晶Ｓｉ膜に結晶化させる工程と、
該ｎチャネルＴＦＴ形成予定領域にｎチャネルＴＦＴを形成すると共に該ｐチャネルＴＦＴ形成予定領域にｐチャネルＴＦＴをそれぞれ形成する工程と
を有することを特徴とする薄膜トランジスタ製造方法。
【請求項６】
透明基板上にアモルファスＳｉ膜を形成する工程と、
該アモルファスＳｉ膜にエキシマ・レーザを照射して主たる配向が〈１００〉の多結晶Ｓｉ膜に結晶化させる工程と、
該多結晶Ｓｉ膜のｐチャネルＴＦＴ形成予定領域上に開口を有するマスク膜を形成する工程と、
該開口内に表出した該多結晶Ｓｉ膜に水素プラズマ処理を行うと共に熱処理を行って該開口から横方向に〈１１１〉優先配向の多結晶Ｓｉ膜に結晶化させる工程と、
該多結晶Ｓｉ膜のｎチャネルＴＦＴ形成予定領域にｎチャネルＴＦＴを形成すると共に該ｐチャネルＴＦＴ形成予定領域にｐチャネルＴＦＴをそれぞれ形成する工程と、
を有することを特徴とする薄膜トランジスタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素周辺一体型ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）アクティブマトリクス液晶パネルに於けるＴＦＴ側基板を作製するのに好適な薄膜トランジスタ製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス液晶パネルに用いるＴＦＴの構成材料に於いて、多結晶ＳｉはアモルファスＳｉに比較してキャリア移動度が高いことから高速動作に適していて、しかも、周辺回路も当該材料を用いて構成されるので、ＴＦＴ及び周辺回路を同時に作製することが可能である旨の特徴がある。
【０００３】
液晶パネルに於ける透明基板上に多結晶Ｓｉ膜を成膜する場合、基板全面にアモルファスＳｉ膜を成膜してから熱アニール或いは全面レーザ照射などの手段に依って多結晶化する方法が一般的であり、そのようにして作製された基板上の多結晶Ｓｉ能動層の主たる配向は一種類に特定される。
【０００４】
ＴＦＴを形成するには、リソグラフィ技術を適用し、前記多結晶Ｓｉ能動層をエッチングすることに依って島状の独立パターンにしてからトランジスタを作り込む加工を行なう。
【０００５】
ＴＦＴアクティブマトリクス液晶パネルに於いては、ＴＦＴを用いてＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を構成しなければならないが、そのＴＦＴには、エレクトロンをキャリアとするもの、及び、ホールをキャリアとするものが必要である。
【０００６】
ところで、前記技法で多結晶Ｓｉ能動層を形成した場合、多結晶Ｓｉ能動層の主たる配向が一配向になってしまうことは前記した通りであるが、ｎチャネルＴＦＴ及びｐチャネルＴＦＴにそれぞれに最大限のキャリア移動度や駆動能力などの特性を発揮させるには、エレクトロンとホールの特性の相違に起因して、適切な配向を選択することが必要である。
【０００７】
通常、ｐチャネルＴＦＴの動作速度はｎチャネルＴＦＴに比較して遅い為、ＣＭＯＳ回路の動作速度はｐチャネルＴＦＴの遅い動作速度で律速されることとなり、従って、ｐチャネルＴＦＴに於ける動作速度の向上は、ＣＭＯＳ回路の動作速度向上に結び付くのである。
【０００８】
【発明が解決しようとする課題】
本発明は、透明基板上に形成した低温多結晶Ｓｉ膜を用いてＣＭＯＳ回路を形成するに際し、ｎチャネルＴＦＴ及びｐチャネルＴＦＴのそれぞれが良好な特性を示すことができる多結晶Ｓｉ膜を形成する手段を提供する。
【０００９】
【課題を解決するための手段】
本発明は、同一基板にｎチャネルとｐチャネルの各ＴＦＴを形成する場合、多結晶Ｓｉ膜の配向として、ｎチャネルに適する配向とｐチャネルに適する配向をそれぞれ実現させ、優れた特性のＣＭＯＳ回路を形成できるようにすることが基本になっている。
【００１０】
図１は単結晶Ｓｉに於けるエレクトロンとホールとの移動度が面方位に依って変わることを示す線図であり（要すれば、「Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ４（１９７１）１９５０」、を参照）、上側がエレクトロンに関する線図、下側がホールに関する線図であり、何れに於いても、縦軸には移動度を、また、横軸には配向をそれぞれ採ってあり、矢印Ａは〈０１１〉配向を、矢印Ｂは〈１００〉配向を、矢印Ｃ及びＤは移動度のピークをそれぞれ指示している。
【００１１】
図から明らかなように、エレクトロンの移動度は〈１００〉配向で、また、ホールの移動度は〈０１１〉で最大になっていることが看取され、この傾向は、多結晶Ｓｉに於いても同じである。
【００１２】
従って、多結晶Ｓｉ膜に於ける主たる配向が〈１００〉の領域にｎ型トランジスタを形成し、また、主たる配向が〈０１１〉の領域にｐ型トランジスタを形成することで最も優れたトランジスタ特性をもつことになる。
【００１３】
ところで、現在、〈０１１〉を主たる配向とする多結晶Ｓｉ膜を成膜する手段は存在しない。そこで、本発明では、エレクトロンの移動度が大きい〈１００〉配向に比較して高い移動度が得られる〈１１１〉配向を主とする多結晶Ｓｉ膜をｐチャネルＴＦＴに採用することで、所期の目的をかなりの程度で達成することができた。
【００１４】
具体的には、透明基板上にアモルファスＳｉ膜を成膜し、マスクを形成することなく、レーザ照射に依って深さ方向、即ち、縦方向に〈１００〉配向の多結晶Ｓｉを成長させて選択的にｎチャネルＴＦＴ形成予定領域となし、そして、マスクを形成し、成長核としてＮｉを添加し、そこから表面に沿う方向、即ち、横方向に主たる配向が〈１１１〉である多結晶Ｓｉ膜を成長させてｐチャネルＴＦＴ形成予定領域とするものである。
【００１５】
図２はＮｉ添加ＳＰＣ及びレーザ結晶化に依って横方向成長した多結晶Ｓｉ膜及び縦方向に成長した多結晶Ｓｉ膜に関するＸ線回折法（Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｏｍｅｔｒｙ：ＸＲＤ）に依る測定結果を表す線図であり、縦軸には回折Ｘ線強度を、また、横軸には入射Ｘ線角度をそれぞれ採ってあり、（Ａ）は横方向成長の場合、（Ｂ）は縦方向成長の場合である。
【００１６】
図から明らかなように、横方向に成長した多結晶Ｓｉ膜では〈１１１〉配向が強いのに対し、縦方向に成長した多結晶Ｓｉ膜では低いピークの配向が幾つか現れていることが看取される。
【００１７】
本発明に依れば、前記手段を採ることに依り、薄膜ｎ型トランジスタ及び薄膜ｐ型トランジスタそれぞれを形成する領域の多結晶Ｓｉ膜の主たる配向をそれぞれに好適な面方位にすることができるので、導電型を問わず高いキャリア移動度と電流駆動能力を実現することができる。
【００１８】
【発明の実施の形態】
実施の形態１
図３は本発明の実施の形態１を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【００１９】
図３（Ａ）参照
（１）
プラズマＣＶＤ（ｐｌａｓｍａ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、ガラスからなる透明基板１上に下地膜２、アモルファスＳｉ膜３を成膜する。
【００２０】
成膜した各膜に於ける主要なデータを例示すると次の通りである。
となる
▲１▼  下地膜２について
材料：ＳｉＮ／ＳｉＯ2 （ＳｉＮが基板１側）
厚さ：５０〔ｎｍ〕／２００〔ｎｍ〕
▲２▼  アモルファスＳｉ膜３について
厚さ：１００〔ｎｍ〕（５０〔ｎｍ〕〜１５０〔ｎｍ〕の範囲で選択可）
【００２１】
（２）
温度を４５０〔℃〕とする熱処理を行なって水素の排出を行なう。
【００２２】
（３）
ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板を作製する技法と同じ技法を適用することに依り、表面側、即ち、アモルファスＳｉ膜３側に厚さが例えば５００〔μｍ〕の〈１００〉配向Ｓｉ板４を貼り合わせる。尚、Ｓｉ板４はアモルファスＳｉ膜３を〈１００〉配向の多結晶Ｓｉ化する際の種結晶の役割を果たすものである。
【００２３】
（４）
Ｓｉ板４側から温度３００〔℃〕で加熱しつつ、裏面側、即ち、透明基板１側からＭｏを材料とするメタル・マスク（図示せず）を介してｎチャネルＴＦＴ形成予定領域にｃｗ（ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザ光を照射し、アモルファスＳｉ膜３をｎチャネルＴＦＴを形成して好結果が得られる〈１００〉配向の多結晶Ｓｉ膜３Ｎとして結晶化する。
【００２４】
図３（Ｂ）参照
（５）
Ｓｉ板４を除去してから、アモルファスＳｉ膜３に於けるｐチャネルＴＦＴ形成予定領域に対応する開口をもつＭｏからなるメタル・マスクを介してアモルファスＳｉ膜３にエキシマ・レーザ光を照射してｐチャネルＴＦＴを形成した場合に好結果が得られる〈１１１〉配向の多結晶Ｓｉ膜３Ｐに成長させる。
【００２５】
因みに、エキシマ・レーザ光を特殊な条件の下で照射した場合、多結晶Ｓｉは〈１１１〉配向になり易いことが知られているが、通常の１回照射ではランダム配向になる。
【００２６】
（７）
通常の技法を適用することに依り、〈１００〉配向の多結晶Ｓｉ膜３ＮにｎチャネルＴＦＴを、また、〈１１１〉配向の多結晶Ｓｉ膜３ＰにｐチャネルＴＦＴをそれぞれ形成する。
【００２７】
このようにして作製されたｎチャネルＴＦＴ及びｐチャネルＴＦＴからなるＣＭＯＳ回路に於けるキャリア移動度や電流駆動能力が従来のものに比較して優れていることは云うまでもない。尚、前記工程４に於いては、選択的に多結晶Ｓｉ膜３Ｎを形成したが、アモルファスＳｉ膜３の全面にｃｗレーザを照射し、全て〈１００〉配向の多結晶Ｓｉ膜３Ｎとし、その後、選択的に〈１１１〉配向の多結晶Ｓｉ膜３Ｐを成長するようにしても良い。
【００２８】
実施の形態２
図４及び図５は本発明の実施の形態２を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【００２９】
図４（Ａ）参照
（１）
プラズマＣＶＤ法を適用することに依り、透明基板１上に下地膜２、アモルファスＳｉ膜３を成膜する。
【００３０】
成膜した各膜に於ける主要なデータを例示すると次の通りである。
となる
▲１▼  下地膜２について
材料：ＳｉＮ／ＳｉＯ2 （ＳｉＮが基板１側）
厚さ：５０〔ｎｍ〕／２００〔ｎｍ〕
▲２▼  アモルファスＳｉ膜３について
厚さ：１００〔ｎｍ〕（５０〔ｎｍ〕〜１５０〔ｎｍ〕の範囲で選択可）
▲３▼  マスク膜５について
材料：ＳｉＯ2 
厚さ：１００〔ｎｍ〕
【００３１】
（２）
温度を４５０〔℃〕とする熱処理を行なって水素の排出を行なってから、再びプラズマＣＶＤ法を適用することに依り、厚さが１００〔ｎｍ〕のＳｉＯ2 からなるマスク膜５を成膜する。
【００３２】
（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、ＣＨＦ3 系ガスをエッチング・ガスとするドライ・エッチング法を適用することに依り、ＳｉＯ2 からなるマスク膜５のエッチングを行なって、ｎチャネルＴＦＴ形成予定領域ではマスク膜５を完全に除去し、また、ｐチャネルＴＦＴ形成予定領域ではアモルファスＳｉ膜３を多結晶Ｓｉ化する為の横方向成長用開口５Ａを形成する。
【００３３】
（４）
結晶核となるＮｉを含有する水溶液に浸漬してアモルファスＳｉ膜３の表面にＮｉを添加してから温度を例えば５５０〔℃〕として４〔時間〕の熱処理を行なう。
【００３４】
図４（Ｂ）参照
（５）
エキシマ・レーザ光を照射してアモルファスＳｉ膜３の結晶化を行なうと、ｎチャネルＴＦＴ形成予定領域では、縦方向の多結晶Ｓｉ化が進行してランダム配向の多結晶Ｓｉ膜３Ｎに変化し、ｐチャネルＴＦＴ形成予定領域では、開口４Ａから横方向の多結晶Ｓｉ化が進行して〈１１１〉配向の多結晶Ｓｉ膜３Ｐに変化する。尚、全体的に見た場合、ｐチャネルＴＦＴ形成予定領域で〈１１１〉配向が強くなる傾向にある。
【００３５】
図５参照
（６）
この後、通常の技法を適用することに依って、図示のＣＭＯＳ型ＴＦＴ装置を作製すればよく、その概略は下記の通りである。
【００３６】
（６）−１
通常のリソグラフィ技術を適用することに依り、多結晶Ｓｉ膜３Ｎ及び多結晶Ｓｉ膜３Ｐを島状パターンにエッチングする。
【００３７】
（６）−２
ＰＣＶＤ法を適用することに依ってゲート絶縁膜６を形成する。
【００３８】
（６）−３
真空蒸着法及びリソグラフィ技術を適用することに依り、Ａｌからなるゲート電極７Ｎ及び７Ｐを形成する。
【００３９】
（６）−４
ｐチャネルＴＦＴ部分をレジスト膜などで覆ってからイオン注入法を適用することに依り、ゲート電極７Ｎをマスクとしてｎ型不純物イオンの打ち込みを行なってｎ+ −ソース領域８Ｎ及びｎ+ −ドレイン領域９Ｎを形成する。
【００４０】
（６）−５
ｐチャネルＴＦＴ部分を覆っていたレジスト膜などを剥離してから、改めてｎチャネルＴＦＴ部分をレジスト膜などで覆い、イオン注入法を適用することに依り、ゲート電極７Ｐをマスクとしてｐ型不純物イオンの打ち込みを行なってｐ+ −ソース領域８Ｐ及びｐ+ −ドレイン領域９Ｐを形成する。
【００４１】
（６）−６
ｐチャネルＴＦＴ部分を覆っていたレジスト膜などを剥離してから、ＰＣＶＤ法を適用することに依り、例えばＳｉＯ2 からなる保護膜１０を形成する。
【００４２】
（６）−７
リソグラフィ技術を適用することに依り、保護膜１０及びゲート絶縁膜６等に開口を形成してから、真空蒸着法、レジスト・プロセス、ドライ・エッチング法を適用することに依り、Ａｌからなる配線１１を形成して完成する。
【００４３】
図６はｎチャネルＴＦＴに於けるキャリア移動度に対するｐチャネルＴＦＴのキャリア移動度の比を計算した結果を表す線図であり、ｐチャネルＴＦＴのキャリア移動度は結晶を縦方向に成長させた場合と横方向に成長させた場合について求めてある。
【００４４】
このデータは、１０個から２４個の試料の平均キャリア移動度から計算したものであって、図からすると、僅かではあるが、横方向に成長した多結晶Ｓｉ膜、即ち、〈１１１〉配向の多結晶Ｓｉ膜に作製したｐチャネルＴＦＴの方が比率は高くなっていることが看取される。
【００４５】
実施の形態３
図７は本発明の実施の形態３を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【００４６】
図７（Ａ）参照
（１）
プラズマＣＶＤ法を適用することに依り、透明基板１上に下地膜２、アモルファスＳｉ膜３を成膜する。
【００４７】
成膜した各膜に於ける主要なデータを例示すると次の通りである。
となる
▲１▼  下地膜２について
材料：ＳｉＮ／ＳｉＯ2 （ＳｉＮが基板１側）
厚さ：５０〔ｎｍ〕／２００〔ｎｍ〕
▲２▼  アモルファスＳｉ膜３について
厚さ：１００〔ｎｍ〕
【００４８】
（２）
温度を４５０〔℃〕とする熱処理を行なって水素の排出を行なう。
【００４９】
（３）
アモルファスＳｉ膜３に於けるｎチャネルＴＦＴ形成予定領域に対応する開口をもつＭｏからなるメタル・マスクを介してアモルファスＳｉ膜３にエキシマ・レーザ光を照射し、ｎチャネルＴＦＴを形成した場合に良い特性が得られる〈１００〉配向の多結晶Ｓｉ膜３Ｎを成長させる。尚、この場合、アモルファスＳｉ膜３の全面にエキシマ・レーザを照射し、全体を〈１００〉配向の多結晶Ｓｉ膜３Ｎにしても良い。
【００５０】
図７（Ｂ）参照
（４）
プラズマＣＶＤ法を適用することに依り、厚さが１５０〔ｎｍ〕のＳｉＯ2 膜１２を形成してから、リソグラフィ技術に於けるレジスト・プロセス、並びに、エッチング・ガスをＣＨＦ3 ＋Ｏ2 とするドライ・エッチング法を適用することに依ってＳｉＯ2 膜１２をエッチングし、ｐチャネルＴＦＴ形成予定部分に開口１２Ａを形成する。
【００５１】
（５）
開口１２Ａ内に表出された多結晶Ｓｉ膜３Ｎの水素プラズマ処理を行なうと共に温度５５０〔℃〕の熱処理を行ない、開口１２Ａから横方向に〈１１１〉優先配向の多結晶Ｓｉ膜３Ｐを成長させることができる。
【００５２】
（６）
この後、例えば実施の形態２と同様にしてｎチャネルＴＦＴ及びｐチャネルＴＦＴを形成すれば良い。
【００５３】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００５４】
（付記１）
透明基板上にアモルファスＳｉ膜を形成する工程と、
次いで、該アモルファスＳｉ膜を選択的にｎチャネルＴＦＴを形成するのに適した配向をもつ多結晶Ｓｉ膜に、また、選択的にｐチャネルＴＦＴを形成するのに適した配向をもつ多結晶Ｓｉ膜とする工程が含まれてなること
を特徴とする薄膜トランジスタ製造方法。
【００５５】
（付記２）
ｎチャネルＴＦＴを形成するのに適した主たる配向が〈１００〉であり、そして、ｐチャネルＴＦＴを形成するに適した主たる配向が〈０１１〉或いは〈１１１〉であること
を特徴とする（付記１）記載の薄膜トランジスタ製造方法。
【００５６】
（付記３）
透明基板上にアモルファスＳｉ膜を形成してから〈１００〉配向Ｓｉ板を貼り合わせた後、該透明基板側からレーザを照射してアモルファスＳｉ膜を多結晶Ｓｉ化する工程が含まれてなること
を特徴とする（付記１）記載の薄膜トランジスタ製造方法。
【００５７】
（付記４）
透明基板上に形成されたアモルファスＳｉ膜のｎチャネルＴＦＴ形成予定領域のみ凸形状に加工してから１００〉配向Ｓｉ板を貼り合わせること
を特徴とする（付記３）記載の薄膜トランジスタ製造方法。
【００５８】
（付記５）
ｐチャネルＴＦＴを形成する多結晶Ｓｉ膜の主たる配向がｎチャネルＴＦＴを形成する多結晶Ｓｉ膜の配向に比較して〈０１１〉或いは〈１１１〉配向の割合が大きいこと
を特徴とする（付記１）記載の薄膜トランジスタ製造方法。
【００５９】
（付記６）
アモルファスＳｉ膜表面に結晶核となるＮｉを添加してからレーザ照射に依る横方向成長でｐチャネルＴＦＴに好適な配向をもつ多結晶Ｓｉ膜を成長する工程が含まれてなること
を特徴とする（付記１）記載の薄膜トランジスタ製造方法。
【００６０】
（付記７）
アモルファスＳｉ膜を選択的に水素プラズマ処理してｐチャネルＴＦＴを形成するのに適した〈１１１〉優先配向の多結晶Ｓｉ膜を成長させること
を特徴とする（付記１）記載の薄膜トランジスタ製造方法。
【００６１】
【発明の効果】
本発明に於いては、透明基板上にアモルファスＳｉ膜を形成し、該アモルファスＳｉ膜を選択的にｎチャネルＴＦＴを形成するのに適した配向をもつ多結晶Ｓｉ膜に、また、選択的にｐチャネルＴＦＴを形成するのに適した配向をもつ多結晶Ｓｉ膜にすることが基本になっている。
【００６２】
前記構成を採ることに依り、薄膜ｎ型トランジスタ及び薄膜ｐ型トランジスタそれぞれを形成する領域の多結晶Ｓｉ膜の主たる配向をそれぞれに好適な面方位にすることができるので、導電型を問わず高いキャリア移動度と駆動能力を実現することができる。
【図面の簡単な説明】
【図１】単結晶Ｓｉに於けるエレクトロンとホールとの移動度が面方位に依って変わることを示す線図である。
【図２】Ｎｉ添加ＳＰＣ及びレーザ結晶化に依って横方向成長した多結晶Ｓｉ膜及び縦方向に成長した多結晶Ｓｉ膜に関するＸ線回折法に依る測定結果を表す線図である。
【図３】本発明の実施の形態１を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【図４】本発明の実施の形態２を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【図５】本発明の実施の形態２を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【図６】ｎチャネルＴＦＴに於けるキャリア移動度に対するｐチャネルＴＦＴのキャリア移動度の比を計算した結果を表す線図である。
【図７】本発明の実施の形態３を説明する為の工程要所に於ける薄膜トランジスタを表す要部切断側面図である。
【符号の説明】
１  透明基板
２  下地膜
３  アモルファスＳｉ膜
３Ｎ及び３Ｐ  多結晶Ｓｉ膜
４  Ｓｉ板
５  マスク膜
６  ゲート絶縁膜
７Ｎ及び７Ｐ  ゲート電極
８Ｎ及び８Ｐ  ソース領域
９Ｎ及び９Ｐ  ドレイン領域
１０  保護膜
１１  配線
１２  ＳｉＯ2 膜
１２Ａ  開口
【図１】
0004316149.tif 000002
【図２】
0004316149.tif 000003
【図３】
0004316149.tif 000004
【図４】
0004316149.tif 000005
【図５】
0004316149.tif 000006
【図６】
0004316149.tif 000007
【図７】
0004316149.tif 000008