(57)【特許請求の範囲】
【請求項１】
第１の反転トランスコンダクタンス増幅器に接続される出力部を持つ第１の非反転トランスコンダクタンス増幅器を有する第１の集積化可能なオシレータと、
第２の非反転トランスコンダクタンス増幅器に接続される出力部を持つ第２の反転トランスコンダクタンス増幅器を有する第２の集積化可能なオシレータと、
前記第１の非反転及び前記第２の反転増幅器の出力部と、リファレンス電圧ラインとの間に結合された第１のキャパシタと、
前記第１の反転及び前記第２の非反転増幅器の出力部と、前記リファレンス電圧ラインとの間に結合された第２のキャパシタと、
前記第１の反転及び前記第２の非反転増幅器の出力部と、前記第１の非反転及び前記第２の反転増幅器への入力部との間に結合しているフィードバックカップリング部と、
一個又はそれ以外の個数の前記第１及び前記第２の集積化可能なオシレータをスイッチオフする手段を有する位相回転回路と、
前記位相回転回路に施与される位相設定データ入力信号をスルーレート制限のための前記位相回転回路に結合される手段と、
を有するクワドラチュアオシレータ。
【請求項２】
各前記増幅器がそれぞれプログラム用の入力部を持ち、
前記位相回転回路が共通の電流供給部及び各出力部を持つ第１及び第２の半導体装置を有する長いテールペア回路を有し、
前記第１の半導体装置の制御電極がスレショルド回路と結合され、前記第１の半導体装置の出力電極が前記第２の反転及び前記第２の非反転増幅器のプログラム用入力部と第１のカレントミラー構成によって結合され、
前記第２の半導体装置の制御電極が前記位相設定データ入力信号を与える手段と結合され、前記第２の装置の出力電極が前記第１の非反転及び前記第１の反転増幅器のプログラム用入力部と第２のカレントミラー構成によって結合され、
前記位相設定データ信号をスルーレート制限するための手段が、前記第２の半導体装置の前記制御電極に結合されていることを特徴とする請求項１に記載されたクワドラチュアオシレータ。
【請求項３】
前記長いテールペア回路が低いトランスコンダクタンスを持つことを特徴とする請求項２に記載されたクワドラチュアオシレータ。
【請求項４】
前記第１及び前記第２の半導体装置がＭＯＳ装置を有することを特徴とする請求項２に記載されたクワドラチュアオシレータ。
【請求項５】
前記長いテールペア回路は、アナロググラウンドを低電圧の動作のためにできるだけ低くするように設定させるように許容するボトム部においてカレントミラー構成を持つｐ−チャンネルのＭＯＳ装置を有することを特徴とする請求項２に記載されたクワドラチュアオシレータ。
【請求項６】
前記スルーレート制限手段は、前記第２の半導体装置の前記制御電極に結合される抵抗器、及び前記半導体装置の前記制御電極に結合される第３のシャントキャパシタを有することを特徴とする請求項２に記載されたクワドラチュアオシレータ。
【請求項７】
同相及び直交位相の信号のための出力部を持つクワドラチュアオシレータと、
前記オシレータの出力部のそれぞれ一つに結合される第１の入力部、及びローカルオシレータ信号のための第２の入力部をそれぞれ持つ、第１及び第２のミキサーと、
前記第１及び第２のミキサーからの出力を合成するための手段と、
この合成された信号を伝播する手段と、を有する送信機であって、
前記クワドラチュアオシレータは、第１の反転トランスコンダクタンス増幅器に接続された出力部を持つ第１の非反転トランスコンダクタンス増幅器を有する第１の集積化可能なオシレータと、
第２の非反転トランスコンダクタンス増幅器に接続された出力部を持つ第２の反転トランスコンダクタンス増幅器を有する第２の集積化可能なオシレータと、
前記第１の非反転及び前記第２の反転増幅器の出力部と、リファレンス電圧ラインとの間に結合された第１のキャパシタと、
前記第１の反転増幅器及び前記第２の非反転増幅器の出力部と、前記リファレンス電圧ラインとの間に結合された第２のキャパシタと、
前記第１の反転増幅器及び前記第２の非反転増幅器の出力部と、前記第１の非反転及び前記第２の反転増幅器への入力部との間を結合するフィードバック部と、
前記第１及び前記第２の集積化可能なオシレータの一個又はそれ以外の個数のオシレータをスイッチオフする手段を有する位相回転回路と、
前記位相回転回路に施与された位相設定データ入力信号をスルーレート制限するために前記位相回転回路に結合される手段と、
を有する送信機。
【請求項８】
各前記増幅器がそれぞれプログラム用の入力部を持ち、
前記位相回転回路が共通の電流供給部及び各出力部を持つ第１及び第２の半導体装置を有する長いテールペア回路を有し、
前記第１の半導体装置の出力電極がスレショルド回路と結合され、前記第１の半導体装置の出力電極が前記第２の反転及び前記第２の非反転増幅器のプログラム用入力部と第１のカレントミラー構成によって結合され、
前記第２の半導体装置の制御電極が位相設定データ入力信号を与える手段に結合され、前記第２の装置の出力電極が前記第１の非反転及び前記第１の反転増幅器のプログラム用入力部と第２のカレントミラー構成により結合され、
前記位相設定データ信号をスルーレート制限する手段が前記第２の半導体装置の前記制御電極に結合されていることを特徴とする請求項７に記載された送信機。
【請求項９】
前記長いテールペア回路は低いトランスコンダクタンスを持つことを特徴とする請求項８に記載された送信機。
【請求項１０】
請求項７に記載された送信機を有する集積化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信機、特に限定はされないがゼロＩＦ送信機、及び送信機に使用されるＦＳＫ変調信号を発生するクワドラチュア（直交位相：quadrature）のオシレータネットワークに関する。
【０００２】
【背景技術】
米国特許番号５，４８９，８７８号公報はその冒頭部分において、反転積分器によって後続されている非反転積分器を有するオシレータを開示している。この反転積分器の出力部は閉回路を形成するために該非反転積分器の入力部へ戻るように結合されている。一般的には、該積分器が、関連付けられたオペアンプの出力部と入力部との間で接続されたキャパシタを持つオペアンプとして備わっている。上記オシレータは、共通モードのバイアスをかける手段を持つ第１及び第２のｇｍ／Ｃ積分器段を有する。このｇｍ／Ｃ段のそれぞれは、長いテールペア（tail  pair）回路を有し、この回路において、当該テール電流は上記オシレータを調整するのに使用される。このようなオシレータは、変調用周波数の位相が正から負へ切換えられるゼロIF送信機で前記変調用信号として使用される場合に、その許容帯域を越えてキャリアを十分に拡げさせる変調信号において、突然の変化が生じる。
【０００３】
【発明が解決しようとする課題】
このようなタイプのオシレータの位相を切換える場合に上記キャリアを拡げることを回避することが本発明の目的である。
【０００４】
【課題を解決するための手段】
本発明の第１の見地によれば、第１の反転トランスコンダクタンス増幅器に接続される出力部を持つ第１の非反転トランスコンダクタンス増幅器を有する第１の集積化可能なオシレータと、第２の非反転トランスコンダクタンス増幅器に接続される出力部を持つ第２の反転トランスコンダクタンス増幅器を有する第２の集積化可能なオシレータと、前記第１の非反転及び前記第２の反転増幅器の出力部と、リファレンス電圧ラインとの間に結合された第１のキャパシタと、前記第１の反転及び前記第２の非反転増幅器の出力部と、前記リファレンス電圧ラインとの間に結合された第２のキャパシタと、前記第１の反転及び前記第２の非反転増幅器の出力部と、前記第１の非反転及び前記第２の反転増幅器への入力部との間に結合しているフィードバックカップリング部と、一個又はそれ以外の個数の前記第１及び前記第２の集積化可能なオシレータをスイッチオフする手段を有する位相回転回路と、前記位相回転回路に施与される位相設定データ入力信号をスルーレート制限のための前記位相回転回路に結合される手段とを有するクワドラチュアオシレータを提供する。
【０００５】
本発明の第２の見地によれば、同相及び直交位相の信号のための出力部を持つクワドラチュアオシレータと、前記オシレータの出力部のそれぞれ一つに結合される第１の入力部、及びローカルオシレータ信号のための第２の入力部をそれぞれ持つ、第１及び第２のミキサーと、前記第１及び第２のミキサーからの出力を合成するための手段と、この合成された信号を伝播する手段とを有する送信機であって、前記クワドラチュアオシレータは、第１の反転トランスコンダクタンス増幅器に接続された出力部を持つ第１の非反転トランスコンダクタンス増幅器を有する第１の集積化可能なオシレータと、第２の非反転トランスコンダクタンス増幅器に接続された出力部を持つ第２の反転トランスコンダクタンス増幅器を有する第２の集積化可能なオシレータと、前記第１の非反転及び前記第２の反転増幅器の出力部と、リファレンス電圧ラインとの間に結合された第１のキャパシタと、前記第１の反転増幅器及び前記第２の非反転増幅器の出力部と、前記リファレンス電圧ラインとの間に結合された第２のキャパシタと、前記第１の反転増幅器及び前記第２の非反転増幅器の出力部と、前記第１の非反転及び前記第２の反転増幅器への入力部との間を結合するフィードバック部と、前記第１及び前記第２の集積化可能なオシレータの一個又はそれ以外の個数のオシレータをスイッチオフする手段を有する位相回転回路と、前記位相回転回路に施与された位相設定データ入力信号をスルーレート制限するために前記位相回転回路に結合される手段とを有する送信機を提供する。
【０００６】
本発明の第３の見地によれば、本発明の第２の見地による機能を持つ集積化された送信機を提供する。
【０００７】
位相設定データ入力信号をスルーレート制限することにより、反対方向の回転のオシレータを形成するトランスコンダクタンスの増幅器の対が、位相回転の一つの方向から他の方向へとソフトに切換えられ、その結果、出力が周波数変調信号を発生するためのキャリア（搬送信号）と混合されるときはいつでも、帯域外の放出（emission）が最小限にされる。
【０００８】
本発明の実施例では、上記位相回転回路は、ソフトな切り替え操作を容易にする低いトランスコンダクタンスを持つ長いテールペア回路を有する。この低いトランスコンダクタンスは、低いW/L（幅対長さ）の比を持つMOS装置を使用することにより達成された。ｐ−チャンネル装置であるこのMOS装置の利益は、前記長いテールペア回路から電流をミラーで写したかのように流すために使用されている第１及び第２の電流ミラーの構成が、アナログのグラウンドが低い電圧バッテリ動作のためにできるだけ低くセットされうるように、ボトム部に配されることができる。各第１及び第２のカレントミラーの構成は、長いテールペア回路の出力に現れる制御電流を２倍にし、各第１及び第２の積分可能なオシレータは、等しくかつ反対方向のトランスコンダクタンスを持つことを確実にする。
【０００９】
本発明は、添付図面を参照し、例を介して以下記載される。
【００１０】
添付の図面において、同一参照番号は対応する機能を示すのに使用されている。
【００１１】
【発明の実施の態様】
図１で示された送信機（又は送受信機の送信機部）は、データソース１０を有する。このデータソース１０は無線通信システムのコントローラにおいてディジタル信号プロセッサ（DSP）を有することが可能であり、キャリア信号（搬送信号）を変調するのに使用されるディジタル信号を提供する。FSK変調の場合、ディジタル信号が、比較的に低い周波数用オシレータ１２へ供給される。このオシレータ１２の位相は、このデジタル信号に呼応して時計方向に９０°又は反時計方向に９０°回転される。同相信号（I信号）信号及び４相信号（Q信号）と称されるオシレータ１２の出力が、ミキサー１４及び１６を有する周波数アップコンバータに施与され、搬送周波数を発生するローカルオシレータ１８が、ミキサー１４へ直接結合されるとともに、ミキサー１６へπ／２位相シフター２０を介して結合される。信号合成器２２は、ミキサー１４の出力とミキサー１６の出力とを合成し、それらをパワー増幅器２２へと供給し、次に、この増幅信号を伝播するためのアンテナ２６に接続される。動作中、上記I信号及びQ信号の増幅度は、ミキサー１４及び１６の出力が線形であることを確実にするために制御される。
【００１２】
図２を参照すると、オシレータ１２は、トランスコンダクタンス増幅器のTR1とTR2との第１のペア、及びTR３とTR４との第２のペアを有し、これらはキャパシタC1及びC２と共に回転の反対方向の直交位相オシレータを有する。増幅器TR1及びTR4はプラス記号によって示されている非反転構造を持ち、増幅器TR2及びTR３はマイナス記号によって示されている反転構造を持つ。より特別には、この非反転構造において、入力信号が上記増幅器の非反転入力に施与される一方、反転入力はアナロググラウンド（アース）に接続されており、この逆の構成は上記反転構造を備えた場合である。
【００１３】
上記増幅器TR1乃至TR4のそれぞれはプログラム用電流及びスタンバイ電流のために、それぞれ入力部PC1乃至PC4を持つ。
【００１４】
上記トランスコンダクタンス増幅器TR１乃至TR４は次のように接続される。
増幅器TR1及びTR３の出力は、それぞれ増幅器TR2及びTR４の入力に結合される。増幅器TR２及びTR４の出力は、それぞれ増幅器TR１及びTR３の入力に戻り結合される。増幅器TR1及び増幅器TR3の出力はさらに互いに結合され、キャパシタC1は、分岐部とアナロググラウンドAGとの間で結合される。同様に、増幅器TR２と増幅器TR４とが他のキャパシタC2を介してアナロググラウンドAGに結合される。上記I信号は増幅器TR１の出力及び増幅器TR３の出力において作り出され、上記Q信号は増幅器TR2の出力及び増幅器TR４の出力において作り出される。
【００１５】
上記フェーザーの時計方向／反時計方向の回転は、ｐ−チャンネルのMOSトランジスタMOS１とMOS２との長いテールペアを使用して実行される。オシレータの方向を設定するために使用されるディジタル信号は、DAコンバータ２８を介して、トランジスタMOS１のゲート電極へ施与され、論理的しきい値が上記トランジスタＭＯＳ２のゲート電極へ施与される。電流源３０はトランジスタＭＯＳ１及びトランジスタＭＯＳ２の共通ソース接続部へ結合され、上記オシレータの周波数を設定するのに使用される。トランジスタＭＯＳ１のドレイン電流は、ＮＰＮ型トランジスタ３２、３４、及び３６により、増幅器ＴＲ１及びＴＲ２のプログラム用入力部PC１及びPC２へミラーで写したかのように流される。同様にして、トランジスタMOS2のドレイン電流は、NPN型トランジスタｐ−チャンネルＭＯＳ装置であるＭＯＳ１及びＭＯＳ２は、このカレントミラーの構成をボトムに存在可能とし、低い電圧動作のためにラインＶｅｅをできるだけ低くセットされるように許容する。
【００１６】
トランジスタＭＯＳ１のゲートに結合された直列抵抗Ｒ及びシャントキャパシタＣ３を有する入力信号スルー（ＳＬＥＷ）構成は、フェーザーの切り替えが例えばビットピリオドの０．１と０．３との間の、わずかのビットピリオドでソフトに行えるようにし、これにより、ミキサー（混合器）１４、１６における次の混合で作り出されるスプリアスな帯域外の放出の危険性を減じる結果を得る。
【００１７】
オシレータ１２の動作は、トランジスタMOS１のゲートに施与されたアナログ電圧に基づいており、この電圧はデータソース１０からのデジタル信号から発生され、トランジスタMOS２のゲートに施与された論理的スレショルド電圧よりも正又は負のいずれかである。
【００１８】
ＭＯＳ１のゲートが、ＭＯＳ２のゲートよりも、その電位が正ならば、ＭＯＳ１の出力は高く、比較的に高い電流をトランスコンダクタンス増幅器ＴＲ１及びＴＲ２のプログラムのための電流入力部ＰＣ１及びＰＣ２へとミラーで写したかのように流させる。同様にして、トランジスタMOS２のドレイン電流は、NPN型トランジスタ３８、４０、及び４２により増幅器TR３及びTR4のプログラム用入力部へとミラーで写したかのように流される。増幅器ＴＲ１及びＴＲ２によって形成されたオシレータのみが作動するので、増幅器ＴＲ３及びＴＲ４は効果的に無視されうる。この逆は、増幅器ＴＲ１及びＴＲ２が効果的に無視され得るようにＭＯＳ１のゲートがＭＯＳ２のゲートよりも電位的に負である場合であり、結果として増幅器ＴＲ３及びＴＲ４によって形成されたオシレータが作動する。このようにして、キャパシタＣ２上の電荷がほぼ一定なままの状態にある一方、キャパシタＣ１上の電荷が、正（ＴＲ１がフェーザーをいわゆる時計方向に回転させるように支配している）から負（ＴＲ３がフェーザーをいわゆる反時計方向に回転させるように支配している）へ変換する。
【００１９】
オシレータ回路は、たとえ含まれる周波数がオンチップの抵抗―キャパシタの時定数によって容易に適用可能である場合よりも低い場合でさえ、バイポーラ又はバイＣＭＯＳチップ上で完全に集積化されうる。
【００２０】
実際上、トランスコンダクタ増幅器ＴＲ１、ＴＲ２、ＴＲ３、及びＴＲ４は、上記トランスコンダクタ増幅器をターンオフするのに大きな電圧変化が必要とされ、このような大きな電圧変化を発生しなければならないことを避けるために、名目的に、オフのトランスコンダクタ増幅器は、そのコンプリメントの約１０分の１を持つ小さな「スタンバイ」テール電流を持って現実には放っておかれる。
【００２１】
キャパシタC1、C2の値は、数ピコファラッド（ｐF）のオーダーであり、許容できる装置エリアを使うチップ上でそれらを製造することを可能とする。
【００２２】
スルーレートを制限するための部品があまりに大きすぎて普通はオンチップに含まれ得ない場合には、抵抗器Ｒは、例えば破壊的な量のサブストレート電流を発生することなく、正又は負の供給電圧で飽和する出力を処理することができる構成において大変低い最大駆動電流を持つトランスコンダクタによって置換されうる。
【００２３】
図２に示されたオシレータの図示されていない変化において、トランスコンダクタＴＲ１、ＴＲ２、ＴＲ３、及びＴＲ４が、差動入力部及び差動出力部を持ち、キャパシタが、該出力部とアナロググラウンドＡＧとの間というよりはむしろ差動出力部間に接続される。さらに、キャパシタのそれぞれが、背中合わせに接続された２個のキャパシタを有しうる。
【００２４】
本願明細書及び特許請求の範囲では、各要素が単数で書かれていたとしてもこのような要素の複数の存在を除外するものではない。さらに、上記語句「有する」は、上述で列挙された以上の他の要素又はステップを排除する語句ではない。
【００２５】
本願の開示を読むことから、他の変形例が当業者には自明である。そのような変形例は、送信機、オシレータ、及びこれらの構成部品の設計、製造、及び使用において既に知られているほかの機能や、ここで既に記載された機能に代わって、又はその機能に加えて使用されうる他の機能も含みうる。
【００２６】
工業上の利用範囲は、ＦＳＫ信号を送信する無線送信機、特に限らないがゼロＩＦ送信機である。
【図面の簡単な説明】
【図１】  ＦＳＫのブロック概略図である。
【図２】  周波数のソフトな反転を持つオシレータの部分的概略図である。
【符号の説明】
１０  データソース
１２  周波数用オシレータ
１４  ミキサー
１６  ミキサー
１８  ローカルオシレータ
２０  π／２位相シフター
２２  信号合成器
２４  オペ増幅器
２６  アンテナ
２８  ＤＡコンバータ
３０  電流源
【図１】
0004370060.tif 000002
【図２】
0004370060.tif 000003