(57)【特許請求の範囲】
【請求項１】
ガラス基板上に第１の温度で第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成し、
前記第２の絶縁膜に接して第３の温度で半導体膜を形成し、
前記半導体膜に金属元素を添加し、
前記金属元素が添加された前記半導体膜に第４の温度で熱処理を行って結晶質半導体膜を形成する半導体装置の作製方法であって、
前記第１の温度は、前記第４の温度より高く、
前記第４の温度を、前記第２の温度および前記第３の温度より高くすることにより、前記半導体膜に対する前記第２の絶縁膜の応力を増大させることを特徴とする半導体装置の作製方法。
【請求項２】
ガラス基板上に第１の温度で第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成し、
前記第２の絶縁膜に接して第３の温度で半導体膜を形成し、
前記半導体膜に金属元素を添加し、
前記金属元素が添加された前記半導体膜に第４の温度で熱処理を行うことにより前記半導体膜に対する前記第２の絶縁膜の応力を増大させて、結晶核の生成密度が増加された結晶質半導体膜を形成する半導体装置の作製方法であって、
前記第１の温度は、前記第４の温度より高く、
前記第４の温度は、前記第２の温度および前記第３の温度より高いことを特徴とする半導体装置の作製方法。
【請求項３】
ガラス基板上に第１の温度で第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成し、
前記第２の絶縁膜に接して第３の温度で半導体膜を形成し、
前記半導体膜に金属元素を添加し、
前記金属元素が添加された前記半導体膜に第４の温度で熱処理を行うことにより、前記半導体膜に対する前記第２の絶縁膜の応力を増大させて結晶核の生成密度を増加させ、粒径が２０〜６０μｍのグレインを有する結晶質半導体膜を形成する半導体装置の作製方法であって、
前記第１の温度は、前記第４の温度より高く、
前記第４の温度は、前記第２の温度および前記第３の温度より高いことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、前記第２の絶縁膜は、窒素を含む膜とすることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至３のいずれか一項において、前記第２の絶縁膜は、ＳｉＮｘ、又はＳｉＮｘＯｙでなることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、前記半導体膜はスパッタ法、ＬＰＣＶＤ法、又はプラズマＣＶＤ法により形成されることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、熱アニール法、またはレーザアニール法、または熱アニール法とレーザアニール法の両方を行い、結晶化させて結晶質半導体膜を形成したり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。なお、本明細書中において、結晶質半導体膜とは、結晶構造を有する半導体膜のことを指す。
【０００３】
結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったアクティブマトリクス型の液晶表示装置（一枚の基板上に、画素部用と駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製した半導体装置）が作製できる。
【０００４】
しかしながら、プラズマＣＶＤ法やスパッタ法で形成した非晶質半導体膜に熱アニール法やレーザアニール法を行って結晶質半導体膜を形成すると、その結晶方位は任意な方向に配向して制御不能である場合が多い。そのため、前記結晶質半導体膜を用いてＴＦＴを作製すると、その電気的特性を制限する要因となっている。
【０００５】
結晶質半導体膜の表面の結晶方位を分析する手法として、ＥＢＳＰ（Electron BackScatter diffraction Pattern：反射電子線回折パターン）法がある。ＥＢＳＰ法は、結晶質半導体膜の表面の結晶方位を解析する手法であり、各測定ポイントの結晶粒が表面に向けている結晶方位を色別に表したり、ある測定ポイントに着目し、隣接するポイントにおいて、測定者の設定した結晶方位のずれ角（許容ずれ角）の範囲内である領域を区別して表すこともできる。前記許容ずれ角は測定者が自由に設定することが可能であるが、本明細書中では、前記許容ずれ角を１５°と設定し、あるポイントに着目したときに隣接するポイントの結晶方位のずれ角が１５°以下の範囲内である領域をグレインと呼ぶ。許容ずれ角を１５°としたのは、一般的な設定値が１５°であるためである。グレインは複数の結晶粒から形成されているが、グレイン内における結晶方位の許容ずれ角が小さいため、巨視的には１つの結晶粒と見なすことができる。
【０００６】
また、非晶質半導体膜の結晶化法の１つとして特開平７−１８３５４０号公報に記載されている方法が挙げられる。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を曝して結晶質半導体膜を形成するものである。このような結晶質半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や非晶質半導体膜の状態による。また、この結晶化法を用いれば、結晶方位の配向性を単一方向に高めることが可能であることが確認されている。
【０００７】
上記結晶化法を用いて形成したのが図１６（Ａ）である。具体的には、合成石英ガラス基板上に、ＬＰＣＶＤ（Low  Pressure  CVD）装置により膜厚６５ｎｍの非晶質珪素膜を形成した。その後、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布して金属含有層を形成し、熱処理（６００℃、１２時間）を行って、半導体膜の結晶化を行った。そして、光学顕微鏡にてグレインの結晶方位や境界を観察するために、前記半導体膜を０．５％フッ酸に３０秒間浸して酸化膜除去し、さらにＫＯＨ／ＩＰＡ液に３０秒間浸した。このような異方性エッチングを行った後に、光学顕微鏡（明視野反射モード、２００倍）にてグレインを観察したのが図１６（Ａ）である。また、図１６（Ｂ）は図１６（Ａ）の模式図である。
【０００８】
ところで、ＣＶＤ法（化学的気相成長法）やスパッタ法などの公知の成膜技術で作製される薄膜は、内部応力があることが知られている。内部応力には真性応力と、薄膜と基板との熱膨張係数の差に起因する熱応力とが含まれている。
【０００９】
熱応力は、基板の材質やプロセス温度を考慮することにより、その影響を無視することができるが、真性応力の発生メカニズムは必ずしも明確にはされておらず、むしろ膜の成長過程やその後の熱処理などによる相変化や組成変化が複雑に絡みあって発生しているものと考えられていた。
【００１０】
一般的に内部応力は、引張応力と圧縮応力とがある。図１７（Ａ）に示すように、基板４０２に対して薄膜４０１が収縮しようとするときには、基板４０２はそれを妨げる方向に引っ張るため薄膜を内側にして変形し、これを引張応力と呼んでいる。一方、図１７（Ｂ）に示すように、薄膜４０１が伸張しようとするときには、基板４０２は押し縮められ薄膜４０１を外側にして形成するので、これを圧縮応力と呼んでいる。一般に、引っ張り応力を＋で示し、圧縮応力をーで示すことが多い。
【００１１】
【発明が解決しようとする課題】
結晶質半導体膜を用いてＴＦＴを作製する場合、素子分離のために前記結晶質半導体膜をパターニングにより分離すると、個々のＴＦＴの活性領域、特にチャネル形成領域において、グレインの粒界が多く存在するものと、ほとんど単一のグレインのみで形成されるものなどのばらつきが生じた。また、結晶化を助長する金属元素を用いて半導体膜の結晶化を行うと、金属元素を核として形成された結晶粒と、自然核（本明細書中では、形成された結晶粒の核が金属元素以外である場合を自然核と定義する。）が発生して形成された結晶粒とが混在し、半導体膜の物性にばらつきを生じていた。なお、自然核は６００℃以上の高温や、結晶化に要する時間が長時間になると発生しやすくなることが知られている。このようなばらつきは、電気的特性のばらつきの原因や、各種半導体装置の表示部として用いたときの表示むらの原因となっていた。
【００１２】
そこで、グレインの粒径を小さくすることで、個々のＴＦＴの活性領域、特にチャネル形成領域におけるグレインの数のばらつきを抑える方法が考えられる。グレインの粒径を小さくするためには、結晶核の生成密度を増加させればよい。つまり、半導体膜の表面エネルギーを低下させたり、半導体膜の化学ポテンシャルを増加させることで臨界核半径を減少させ、結晶核の生成密度を増加させればよい。その方法の１つとして、半導体膜に結晶化を助長する金属元素を多量に添加して、前記半導体膜の表面エネルギーおよび化学ポテンシャルを変化させる方法が挙げられる。この方法を用いれば、前記金属元素による多数の結晶核が生成してグレインの粒径を小さくする事ができる。しかしながら、前記方法では前記金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として過剰に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を下げることになり、ＴＦＴの電気的特性の安定性および信頼性を損なう原因となる。
【００１３】
本発明はこのような問題を解決するための技術であり、前記金属元素の使用量を増加することなく、該金属元素を用いて得られる結晶質半導体膜のグレインの粒径を小さくすることで、個々のＴＦＴの活性領域、特にチャネル形成領域におけるグレインの数を平均化するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性の向上を実現することを目的としている。
【００１４】
【課題を解決するための手段】
本発明は、半導体膜を成膜する際の温度および前記半導体膜の結晶化工程の温度よりも低温で作製された絶縁膜上に半導体膜を形成して、金属元素を利用した熱結晶化法を行うことを特徴とする。
【００１５】
既に述べたように、何らかの方法により半導体膜の表面エネルギーや化学ポテンシャルを変化させて臨界核半径を小さくすれば、結晶核の生成密度を増加することができる。また、薄膜を一度ある温度に曝すと、その温度より低い温度に曝しても応力は変化しないが、高い温度に曝すと応力が増大する。そこで、本発明は、半導体膜の結晶化工程における熱処理によって、半導体膜に対して前記絶縁膜に応力を増大させ、前記半導体膜に歪みを生じさせる。
【００１６】
本発明の作製工程は、第１の温度で絶縁膜を形成し、前記絶縁膜上に第２の温度で半導体膜を形成し、前記半導体膜に金属元素を添加し、前記金属元素が添加された前記半導体膜に第３の温度で熱処理を行って結晶質半導体膜を形成する半導体装置の作製方法であって、前記第３の温度は前記第１の温度および前記第２の温度より高いことを特徴とすることを特徴としている。
【００１７】
本発明の他の作製工程は、第１の温度で絶縁膜を形成し、前記絶縁膜上に第２の温度で半導体膜を形成し、前記半導体膜に金属元素を添加し、前記金属元素が添加された前記半導体膜に第３の温度で熱処理を行って結晶質半導体膜を形成する半導体装置の作製方法であって、前記第３の温度を、前記第１の温度および前記第２の温度より高くすることにより、前記絶縁膜の応力を増大させることを特徴としている。
【００１８】
本発明の他の作製工程は、第１の温度で絶縁膜を形成し、前記絶縁膜上に第２の温度で半導体膜を形成し、前記半導体膜に金属元素を添加し、前記金属元素が添加された前記半導体膜に第３の温度で熱処理を行うことにより、前記絶縁膜の応力を増大させて結晶核の生成密度が増加された結晶質半導体膜を形成する半導体装置の作製方法であって、前記第３の温度は、前記第１の温度および前記第２の温度より高いことを特徴としている。
【００１９】
上記各作製工程において、前記第３の温度は、前記第１の温度よりも高いことを特徴としている。前記第１の温度で形成された前記絶縁膜は、該第１の温度より高温である前記第３の温度に曝されると応力が増大する。それに伴い、前記絶縁膜上に形成されている半導体膜に歪みが生じる。前記歪みを生じさせることで、前記半導体膜の表面エネルギーや化学ポテンシャルが変化し、結晶核の生成を促進する。そのため、結晶核の生成密度が増加し、グレインの粒径を小さくする事が可能となる。本発明を実施すると、例えばグレインのサイズが１００〜１５０μｍ程度であるものを６０μｍ程度以下（代表的には２０〜６０μｍ）にすることができる。そのため、チャネル形成領域に含まれ得るグレインの数が平均化されるので、ＴＦＴを作製したときの電気的特性のばらつきを低減したり、表示部として用いたときに表示むらを低減するなどの効果を奏する。
【００２０】
また、前記第３の温度は、前記第２の温度よりも高いことを特徴としている。また、前記第２の温度は、前記第１の温度より高くてもよい。薄膜はある温度に一度曝されると、その温度より低い温度に曝されても応力が変化しないが、高い温度に曝されると応力が増大する。そのため、第２の温度が第３の温度よりも低ければ、前記絶縁膜が第３の温度に曝されたときに応力が増大し、それに伴って前記半導体膜に歪みを生じさせることができるからである。
【００２１】
また、上記各作製工程において、前記絶縁膜は積層構造としてもよい。また、前記絶縁膜は、窒素を含む膜とするのが望ましい。そして、前記絶縁膜を形成するための基板として、ガラス基板、石英基板やシリコン基板、プラスチック基板、金属基板、ステンレス基板、可撓性基板などを用いることができる。前記ガラス基板として、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板が挙げられる。また、可撓性基板とは、ＰＥＴ、ＰＥＳ、ＰＥＮ、アクリルなどからなるフィルム状の基板のことであり、可撓性基板を用いて半導体装置を作製すれば、軽量化が見込まれる。可撓性基板の表面、または表面および裏面にアルミ膜（ＡｌＯＮ、ＡｌＮ、ＡｌＯなど）、炭素膜（ＤＬＣ（ダイヤモンドライクカーボン）など）、ＳｉＮなどのバリア層を単層または多層にして形成すれば、耐久性などが向上するので望ましい。
【００２２】
また、上記各作製工程において、前記半導体膜としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素膜や、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００２３】
また、上記各作製工程において、前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数種の元素であるとする。
【００２４】
また、本発明の他の作製工程は、第１の温度で第１の絶縁膜を形成し、前記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成し、前記第２の絶縁膜上に第３の温度で半導体膜を形成し、前記半導体膜に金属元素を添加し、前記金属元素が添加された前記半導体膜に第４の温度で熱処理を行って結晶質半導体膜を形成する半導体装置の作製方法であって、前記第１の温度は、前記第４の温度より高く、前記第４の温度を、前記第２の温度および前記第３の温度より高いことを特徴としている。
【００２５】
また、本発明の他の作製工程は、第１の温度で第１の絶縁膜を形成し、前記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成し、前記第２の絶縁膜上に第３の温度で半導体膜を形成し、前記半導体膜に金属元素を添加し、前記金属元素が添加された前記半導体膜に第４の温度で熱処理を行って結晶質半導体膜を形成する半導体装置の作製方法であって、前記第１の温度は、前記第４の温度より高く、前記第４の温度を、前記第２の温度および前記第３の温度より高くすることにより、前記第２の絶縁膜の応力を増大させることを特徴としている。
【００２６】
また、本発明の他の作製工程は、第１の温度で第１の絶縁膜を形成し、前記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成し、前記第２の絶縁膜上に第３の温度で半導体膜を形成し、前記半導体膜に金属元素を添加し、前記金属元素が添加された前記半導体膜に第４の温度で熱処理を行うことにより、前記第２の絶縁膜の応力を増大させて結晶核の生成密度が増加された結晶質半導体膜を形成する半導体装置の作製方法であって、前記第１の温度は、前記第４の温度より高く、前記第４の温度は、前記第２の温度および前記第３の温度より高いことを特徴としている。
【００２７】
上記各作製工程において、前記第１の温度は、前記第４の温度より高いことを特徴としている。薄膜はある温度に一度曝されると、その温度より低い温度に曝されても応力が変化しないが、高い温度に曝されると応力が増大する。前記第４の温度に前記第１の絶縁膜と前記第２の絶縁膜が曝されたときに、前記第１の絶縁膜と前記第２の絶縁膜の両方に応力が増大すると、互いに打ち消し合って前記半導体膜に歪みが生じない可能性がある。そのため、前記第１の絶縁膜を予め前記第４の温度より高い前記第１の温度で形成しておくと、前記第４の温度に曝されたときに前記第２の絶縁膜に応力が増大するため、前記半導体膜に歪みを生じさせるには特に有効である。
【００２８】
また、上記各作製工程において、前記第４の温度は、前記第２の温度よりも高いことを特徴としている。前記第２の温度で形成された前記第２の絶縁膜は、前記第２の温度より高温である前記第４の温度に曝されると応力が増大する。それに伴い、前記第２の絶縁膜上に形成されている前記半導体膜に歪みが生じる。前記歪みを生じさせることで、前記半導体膜の表面エネルギーや化学ポテンシャルが変化し、結晶核の生成を促進する。そのため、結晶核の生成密度が増加し、グレインの粒径を小さくする事が可能となる。本発明を実施すると、例えばグレインのサイズが１００〜１５０μｍ程度であるものを６０μｍ程度以下（代表的には２０〜６０μｍ）にすることができる。
【００２９】
また、前記第４の温度は、前記第３の温度よりも高いことを特徴としている。また、前記第３の温度は、前記第１の温度および前記第２の温度より高くてもよい。薄膜はある温度に一度曝されると、その温度より低い温度に曝されても応力が変化しないが、高い温度に曝されると応力が増大する。そのため、前記第３の温度が前記第４の温度よりも低ければ、前記第２の絶縁膜が第４の温度に曝されたときに応力が増大し、それに伴って前記半導体膜に歪みを生じさせることができるからである。
【００３０】
また、上記各作製工程において、前記第２の絶縁膜は、窒素を含む膜とするのが望ましい。そして、前記第１の絶縁膜を形成するための基板として、ガラス基板、石英基板やシリコン基板、プラスチック基板、金属基板、ステンレス基板、可撓性基板などを用いることができる。
【００３１】
また、上記各作製工程において、前記半導体膜としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素膜や、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３２】
また、上記各作製工程において、前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数種の元素であるとする。
【００３３】
以上のような本発明を適用することにより、半導体装置の性能を大幅に向上させうる。例えば、ＴＦＴを例に挙げると、チャネル形成領域に含まれうるグレインの数を平均化することができる。そのため、オン電流値（ＴＦＴがオン状態にある時に流れるドレイン電流値）、オフ電流値（ＴＦＴがオフ状態にある時に流れるドレイン電流値）、しきい値電圧、Ｓ値及び電界効果移動度のばらつきを低減することも可能となる。
【００３４】
【発明の実施の形態】
本発明の実施形態について図１の断面図を用いて説明する。
【００３５】
図１（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００３６】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで後工程で行う結晶化工程より低温で形成する。もちろん、下地絶縁膜は単層ではなく、２層以上の積層構造としても良いが、少なくとも半導体膜に接する下地絶縁膜を形成するときの温度は、半導体膜の結晶化工程での温度より低温であるとする。このようにすることで、下地絶縁膜のうちの最上層（半導体膜に接する下地絶縁膜）において増大する応力に伴い、半導体膜に歪みを形成することが可能となり、結晶核の生成密度を向上することが可能となる。
【００３７】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３８】
その後、ニッケル等の金属元素を用いた熱結晶化法により半導体膜を結晶化する。まず、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。
【００３９】
そして、熱処理を行って、半導体膜の結晶化を行う。この熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で、４〜１２時間程度行えばよい。また、熱アニール法の他の熱処理としてラピッドサーマルアニール法（ＲＴＡ法）等を用いてもよい。
【００４０】
また、半導体膜の結晶化には、金属元素を用いた熱結晶化法以外の公知の結晶化法（レーザ結晶化法等）と組み合わせて半導体膜の結晶化を行うこともできる。
【００４１】
熱処理は下地絶縁膜１１が形成されるときの温度より高温で処理されるため、該下地絶縁膜１１における引っ張り応力が増加する。それに伴い、前記下地絶縁膜１１上に形成されている前記半導体膜１２に歪みが生じる。前記歪みが生じることで、半導体膜の表面エネルギーや化学ポテンシャルが変化して結晶核の生成密度が向上する。そのため、形成されるグレインの粒径は小さくなる。
【００４２】
このようにして形成された結晶質半導体膜１４を用いてＴＦＴを作製すると、活性領域、特にチャネル形成領域に含まれうるグレインの数を平均化することができる。また、電気的特性のばらつきを低減し、各種半導体装置の表示部として用いたときに、表示むらを抑えることを可能とする。
【００４３】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４４】
【実施例】
［実施例１］
本実施例では、本発明の有効性を確認するため、さまざまな下地絶縁膜を用いて熱処理を行い、熱処理前後での応力の変化を調べた。
【００４５】
図１（Ａ）において基板１０として、合成石英ガラス基板を適用し、前記基板１０上に下地絶縁膜１１を形成する。下地絶縁膜として、プラズマＣＶＤ法により４００℃で膜厚５０ｎｍの窒化酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）上に膜厚１００ｎｍの窒化酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を積層したもの（試料１）、ＬＰＣＶＤ法により４００℃で膜厚２００ｎｍ酸化珪素膜を形成したもの（試料２）、ＬＰＣＶＤ法により７７５℃で膜厚２００ｎｍ窒化珪素膜を形成したもの（試料３）、ＬＰＣＶＤ法により８００℃で膜厚２００ｎｍ酸化珪素膜を形成したもの（試料４）の４種類を用意した。ここで、熱処理を行う前の試料１〜試料４のそれぞれの下地絶縁膜１１の応力を測定した。
【００４６】
続いて、ファーネスアニール炉を用い、窒素雰囲気中にて６００℃で８時間の熱処理を行った。そして、熱処理後の下地絶縁膜１１の応力について測定した。前記熱処理の前後での応力の変化について、図１５に示す。ここで、−は半導体膜に対する下地絶縁膜の圧縮応力を示し、＋は引っ張り応力を示す。
【００４７】
図１５において、試料１の応力は１．０×１０9ｄｙｎｅ／ｃｍ2から４．０×１０9ｄｙｎｅ／ｃｍ2に変化しており、試料２は４．５×１０8ｄｙｎｅ／ｃｍ2から８．５×１０8ｄｙｎｅ／ｃｍ2に変化しており、試料３は１．０×１０10ｄｙｎｅ／ｃｍ2のままで変化せず、試料４は−１．５×１０9ｄｙｎｅ／ｃｍ2のままで変化していない。このように図１５から熱処理の温度が下地絶縁膜を形成するときの温度より低い場合は応力は変化しない。しかしながら、熱処理の温度が下地絶縁膜を形成するときの温度より高い場合は、応力が増加することが分かる。このような場合において、下地絶縁膜上に半導体膜が形成されていれば、該下地絶縁膜における応力の増加に伴って、前記半導体膜に歪みが生じることは容易に推測できる。前記歪みが生じることで、半導体膜の表面エネルギーや化学ポテンシャルが変化して結晶核の生成密度が向上する。そのため、形成されるグレインの粒径は小さくなる。
【００４８】
また、熱処理の温度が下地絶縁膜を形成するときの温度より低い場合は、前記下地絶縁膜の応力は変化しないことから、このような下地絶縁膜を下層とし、前記熱処理の温度が下地絶縁膜を形成するときの温度より高い下地絶縁膜を上層とする積層構造の下地絶縁膜を形成してもよい。
【００４９】
上記の試料においては、プラズマＣＶＤ法により４００℃で膜厚５０ｎｍの窒化酸化珪素膜上に膜厚１００ｎｍの窒化酸化珪素膜を積層したもの（試料１）、ＬＰＣＶＤ法により４００℃で膜厚２００ｎｍ酸化珪素膜を形成したもの（試料２）が熱処理後に応力が著しく変化している。このため、これらの試料を下地絶縁膜として用いれば、該下地絶縁膜上に形成される半導体膜における結晶核の生成密度を増加させ、グレインの大きさを揃えるのに非常に有効である。
【００５０】
特に窒素を含む膜（ＳｉＮｘやＳｉＮｘＯｙ）は応力が引っ張り応力側に大きい傾向があり、熱処理による応力の変化が大きくなる場合が多い。そのため、これらの膜の上に半導体膜を形成して熱処理を行うと、結晶核の生成密度を十分に向上させることができる。
【００５１】
このようにして得られる結晶質半導体膜を用いてＴＦＴを作製すると、活性領域、特にチャネル形成領域に含まれうるグレインの数を平均化することができる。また、電気的特性のばらつきを低減し、各種半導体装置の表示部として用いたときに、表示むらを抑えることを可能とする。
【００５２】
［実施例２］
本発明の他の構成の実施例について図２の断面図を用いて説明する。
【００５３】
図２（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例では、合成石英ガラス基板を適用する。
【００５４】
基板１０上に導電膜を形成し、エッチングを行って所望の形状の導電層３１を形成する。導電層の材料に特に限定はないが、耐熱性を有するものを用い、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電層は単層ではなく、積層としてもよい。本実施例では、スパッタ法により膜厚４００ｎｍのＷ膜を形成した後、エッチングを行って導電層３１を形成する。
【００５５】
続いて、前記基板１０および前記導電層３１に接して、絶縁膜３２を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例において、絶縁膜３２として、３５０℃にて、膜厚１５０ｎｍの酸化窒化珪素膜を形成する。
【００５６】
次に、前記絶縁膜３２上に半導体膜３３をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜３３としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、スパッタ法を用い、１５０℃にて、膜厚５５ｎｍの非晶質珪素膜を成膜する。
【００５７】
その後、ニッケル等の金属元素を用いた熱結晶化法により半導体膜を結晶化する。まず、結晶化を助長するための金属元素を含む層（金属含有層３４）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶質珪素膜表面にスピンコートにて塗布し、金属含有層３４を形成する。
【００５８】
そして、熱処理を行って、半導体膜の結晶化を行う。この熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で、４〜１２時間程度行えばよい。また、熱アニール法の他の熱処理としてラピッドサーマルアニール法（ＲＴＡ法）等を用いてもよい。本実施例では、熱処理（５８０℃、８時間）を行い、結晶質珪素膜を形成する。
【００５９】
もちろん、半導体膜の結晶化には、金属元素を用いた熱結晶化法以外の公知の結晶化法（レーザ結晶化法等）と組み合わせて半導体膜の結晶化や、結晶性の向上を行うこともできる。
【００６０】
熱処理は絶縁膜が形成されるときの温度より高温で処理されるため、前記絶縁膜における応力が増加する。それに伴い、前記絶縁膜上に形成されている前記半導体膜に歪みが生じる。前記歪みが生じることで、前記半導体膜の表面エネルギーや化学ポテンシャルが変化して結晶核の生成密度が向上する。そのため、形成されるグレインの粒径は小さくなる。
【００６１】
このようにして形成された結晶質半導体膜を用いてＴＦＴを作製すると、活性領域、特にチャネル形成領域に含まれうるグレインの数を平均化することができる。また、電気的特性のばらつきを低減し、各種半導体装置の表示部として用いたときに、表示むらを抑えることを可能とする。
【００６２】
［実施例３］
本実施例ではアクティブマトリクス基板の作製方法について図３〜図８を用いて説明する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００６３】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５０１を用いる。なお、基板５０１としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例では合成石英ガラス基板を用いる。
【００６４】
次いで、石英基板５０１上に下地膜５０２を形成し、該下地膜５０２上に下部遮光膜５０３を形成する。まず、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る膜厚１０〜１５０ｎｍ（好ましくは５０〜１００ｎｍ）の下地膜５０２を形成する。そして、本実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００nm程度の膜厚で下部遮光膜５０３を形成する。前記下部遮光膜はゲート配線としての機能も有する。本実施例では膜厚７５ｎｍの結晶質珪素膜を形成し、続いて膜厚１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜した後、不要な部分をエッチングして下部遮光膜５０３を形成する。なお、本実施例では、下部遮光膜５０３として単層構造を用いるが積層でも良いし、前記下地膜においても絶縁膜を２層以上積層させた構造を用いても良い。
【００６５】
そして基板５０１および下部遮光膜５０３上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の下地膜５０４を形成する。本実施例では下地膜５０４として単層構造を用いるが、前記絶縁膜を２層以上積層させた構造を用いても良い。本実施例では、下地膜５０４としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される膜厚５８０ｎｍの酸化窒化珪素膜５０４（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を３５０℃にて形成する。
【００６６】
次いで、下地膜５０４上に半導体膜５０５を形成する。半導体膜５０５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、１０〜３００ｎｍ、好ましくは２５〜８０ｎｍ（代表的には３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、ＬＰＣＶＤ法により、４６５℃にて膜厚５５ｎｍの非晶質珪素膜を形成する。（図３（Ａ））
【００６７】
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。また、ニッケルなどの触媒を用いた熱結晶化法の他に、公知の結晶化処理（レーザ結晶化法、熱結晶化法等）を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液（重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートにより膜上全面に塗布して金属含有層４０５を形成し、温度６００度の窒素雰囲気中に１２時間曝す。（図３（Ｂ））
【００６８】
また、レーザ結晶化法も適用する場合には、パルス発振型または連続発光型のＹＡＧレーザ、ＹＶＯ4レーザエキシマレーザを用い、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜１５００mJ/cm2、好ましくは１００〜８００ｍＪ／ｃｍ2（代表的には２００〜７００ｍＪ／ｃｍ2）とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を１００〜１５００ｍＪ／ｃｍ2、好ましくは３００〜１０００ｍＪ／ｃｍ2（代表的には３５０〜８００ｍＪ／ｃｍ2）とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行ってもよい。
【００６９】
このように、下地絶縁膜および半導体膜が形成されるときの温度より高温で処理されることにより、前記下地絶縁膜に応力が増大し、それに伴い前記半導体膜に歪みが生じる。そのため、結晶核の生成密度が増加し、粒径の小さいグレインを有する結晶質半導体膜を形成することができる。
【００７０】
続いて、活性領域となる半導体層から、結晶化を助長するために用いた金属元素を除去または低減するために、ゲッタリングを行う。（図３（Ｃ））ゲッタリングについては特開平１０−２７０３６３号公報に開示している方法を適用すればよい。本実施例では、マスクとして、膜厚５０ｎｍの酸化珪素膜を形成し、パターニングを行って、所望の形状の酸化珪素膜５０６ａ〜５０６ｄを得る。そして、半導体膜に選択的にＰ（リン）を注入し、熱処理を行うことで、半導体層から金属元素を除去または半導体特性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００７１】
そして、結晶質半導体膜にエッチングを行って、半導体層５０７ａ〜５１０ａを形成する。
【００７２】
次に、マスク５０６ａ〜５０６ｄを除去し、新たに絶縁膜５１１ａを形成して半導体膜の結晶性を向上させるために熱処理を行って、半導体層の上部を熱酸化させるのが望ましい。本実施例では、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した後、ファーネスアニール炉で熱処理を行う。（図４（Ａ））この処理により、半導体層５０７ａ〜５１０ａの上部は酸化される。そして、酸化珪素膜および半導体層の酸化した部分をエッチングすると、結晶性の向上した半導体層５０７ｂ〜５１０ｂが得られる。
【００７３】
半導体層５０７ｂ〜５１０ｂを形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００７４】
次いで、半導体層５０７ｂ〜５１０ｂを覆う第１のゲート絶縁膜５１１ｂを形成する。第１のゲート絶縁膜５１１ｂはプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。（図４（Ｂ））本実施例では、プラズマＣＶＤ法により３５ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を用いても良い。
【００７５】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７６】
そして、前記ゲート絶縁膜を部分的にエッチングして、保持容量の電極の一方となる半導体層５１０ｂを露出させ、該半導体層５１０ｂに不純物元素を導入する。（図４（Ｃ））このとき、他の領域にはレジスト５１３（５１３ａ、５１３ｂ）が形成されており、不純物元素は導入されない。本実施例では、不純物元素としてＰ（リン）を用い、加速電圧１０ｋｅＶ、ドーズ量５×１０14／ｃｍ2としてドーピング処理を行う。このようにして、不純物領域５１４が形成される。
【００７７】
続いて、レジスト５１３（５１３ａ、５１３ｂ）を除去し、第２のゲート絶縁膜５１２を形成する。第２のゲート絶縁膜５１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により５０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を用いても良い。
【００７８】
そして、下部遮光膜と接続するコンタクトを形成した後、膜厚２０〜１００ｎｍの第１の導電膜５１５と、膜厚１００〜４００ｎｍの第２の導電膜５１６とを積層形成する。（図４（Ｄ））本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜５１５と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜５１６を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００７９】
なお、本実施例では、第１の導電膜５１５をＴａＮ、第２の導電膜５１６をＷとしているが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００８０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model  Ｅ６４５−□ＩＣＰ）を用いる。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。
【００８１】
そして、第３のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を導入する。（図５（Ａ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件は１×１０13〜５×１０14／ｃｍ2とし、加速電圧を３０〜８０ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０13／ｃｍ2とし、加速電圧を６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５１７〜５２１（５１７ａ〜５２１ａ、５１７ｂ〜５２１ｂ）がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に低濃度不純物領域５２３〜５２４が形成される。低濃度不純物領域５２３〜５２４には１×１０18〜１×１０20／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。ここで、ｐチャネル型ＴＦＴを形成する半導体層にはレジストによるマスク５２２が形成されており、ｎ型を付与する不純物元素は導入されない。
【００８２】
次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図５（Ｂ）に示すように、第４のドーピング処理を行って、半導体層にｎ型を付与する不純物元素を導入する。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15／ｃｍ2とし、加速電圧を３０〜１２０ｋｅＶとして行う。このとき、ｐチャネル型ＴＦＴを形成する半導体層にｎ型を付与する不純物元素を導入しないためにマスク５２５ｂを形成し、また、ｎチャネル型ＴＦＴを形成するための半導体層に選択的に高濃度不純物領域を形成するためにマスク５２５ａ、５２５ｃを形成する。本実施例ではドーズ量を２×１０15／ｃｍ2とし、加速電圧を５０ｋｅＶとして行う。こうして、高濃度不純物領域５２６、５２９が形成される。また、５２７、５３０は低濃度不純物領域であり、５２８、５３１は不純物元素が導入されない領域である。
【００８３】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク５３２ａおよび５３２ｂを形成して、図５（Ｃ）に示すように、第５のドーピング処理を行う。この第５のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域５３３を形成する。導電層５１８を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域５３３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。イオンドープ法の条件はドーズ量を１×１０13〜１×１０14/cm2とし、加速電圧を３０〜１２０ｋｅＶとして行う。この第５のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５３２ａおよび５３２ｂで覆われている。
【００８４】
次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図６（Ａ）に示すように、第６のドーピング処理を行って、半導体層にｐ型を付与する不純物元素を導入する。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15／ｃｍ2とし、加速電圧を２０〜１２０ｋｅＶとして行う。このとき、ｎチャネル型ＴＦＴを形成する半導体層にｐ型を付与する不純物元素を導入しないためにマスク５３４ａ、５３４ｃを形成し、また、ｐチャネル型ＴＦＴを形成するための半導体層に選択的に高濃度不純物領域を形成するためにマスク５３４ｂを形成する。本実施例ではドーズ量を１×１０15／ｃｍ2とし、加速電圧を４０ｋｅＶとして行う。こうして、高濃度不純物領域５３５が形成される。また、５３６は低濃度不純物領域であり、５３７は不純物元素が導入されない領域である。
【００８５】
以上までの工程で、それぞれの半導体層に高濃度不純物領域および低濃度不純物領域が形成される。
【００８６】
次いで、レジストからなるマスク５３４を除去して第１の層間絶縁膜５３８を形成する。この第１の層間絶縁膜５３８としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成する。もちろん、第１の層間絶縁膜５３８は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８７】
次いで、図６（Ｂ）に示すように、熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８８】
また、第１の層間絶縁膜を形成する前に熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で熱処理を行うことが好ましい。
【００８９】
そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うことができる。この工程は第１の層間絶縁膜５３８に含まれる水素により半導体層のダングリングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導体層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。
【００９０】
次いで、第１の層間絶縁膜５３８上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜５３９を形成する。本実施例では、膜厚１μｍの窒化酸化珪素膜を形成する。
【００９１】
そして、駆動回路５５５において、各不純物領域とそれぞれ電気的に接続する配線５４０〜５４２を形成する。また、画素部５５６においては、ソース配線５４３、５４５、ドレイン電極５４４を形成する。（図６（Ｃ））なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００９２】
図７にここまで作製された状態の上面図を示す。なお、図３〜図６に対応する部分には同じ符号を用いている。図６（Ｃ）中の鎖線Ａ−Ａ’は図７中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図６（Ｃ）中の鎖線Ｂ−Ｂ’は図７中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００９３】
次いで、第２の層間絶縁膜５３９上に無機絶縁膜材料または有機絶縁物材料から成る第３の層間絶縁膜５６０を形成する。本実施例では、膜厚１．８μｍの窒化酸化珪素膜を形成する。
【００９４】
第３の層間絶縁膜５３９上にＡｌ、Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ膜を所望の形状にパターニングして遮光膜５６１、５６２を形成する。この遮光膜５６１、５６２は画素の開口部以外を遮光するように網目状に配置する。（図８（Ａ））
【００９５】
さらに、この遮光膜５６１、５６２を覆うように第４の層間絶縁膜５６３を無機絶縁材料により形成する。そして、接続配線５４４に通じるコンタクトホールを形成し、ＩＴＯ等の透明導電膜を１００nm厚形成し、所望の形状にパターニングすることで画素電極５６４、５６５を形成する。（図８（Ｂ））
【００９６】
以上の様にして、ｎチャネル型ＴＦＴ５５１とｐチャネル型ＴＦＴ５５２を有する駆動回路５５５と、画素ＴＦＴ５５３、保持容量５５４とを有する画素部５５６を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【００９７】
このようにして作製されるアクティブマトリクス基板におけるＴＦＴは、活性領域、特にチャネル形成領域に含まれうるグレインの数が平均化されている。そのため、電気的特性のばらつきを低減し、各種半導体装置の表示部として用いたときに、表示むらを抑えることを可能とする。
【００９８】
なお、本実施例は実施例１または２と自由に組み合わせることが可能である。
【００９９】
［実施例４］
本実施例では、半導体膜の形成方法を変えてグレインの大きさを振ってＴＦＴを作製し、グレインの大きさと、ＴＦＴの電気的特性との関係について調べた。
【０１００】
実施例３にしたがって、下地絶縁膜を形成した。続いて、ＬＰＣＶＤ法により膜厚５３ｎｍの非晶質珪素膜を形成したもの（試料Ａ）、ＬＰＣＶＤ法により膜厚５３ｎｍの非晶質珪素膜を形成し、Ａｒによるプラズマ処理を５分間行なったもの（試料Ｂ）、プラズマＣＶＤ法により、膜厚５５ｎｍの非晶質珪素膜を形成したもの（試料Ｃ）の３種を用意し、それぞれ金属元素を用いた結晶化を行なって結晶質珪素膜を得た。これらの珪素膜の膜厚は異なっているが、結晶化を行なうとどの試料においても５０ｎｍとなる。そして、それぞれの結晶質珪素膜におけるグレインのＥＢＳＰで測定した時の大きさは、試料Ａは１００μｍ、試料Ｂは５μｍ、試料Ｃは２μｍであった。続いて行なわれる結晶化工程以降は実施例３に従い、ＴＦＴを作製した。
【０１０１】
図１８（Ａ）にグレインの大きさとＳ値との関係を、図１８（Ｂ）にグレインの大きさと電界効果移動度との関係を示す。このときＴＦＴのチャネル形成領域の長さ／チャネル形成領域の幅＝５０／５０（μｍ）のｎチャネル型ＴＦＴについて測定した。図１８より、粒径が小さくなるにしたがって、それぞれの特性のばらつきが低減されていることがわかる。
【０１０２】
画素部においては、特にオフ電流値（ＴＦＴがオフ状態にある時に流れるドレイン電流値）が低く、電気的特性のばらつきが少ないＴＦＴが要求される。また、電気的特性のばらつきが少ないＴＦＴは、半導体装置を作製したときの表示むらが低減されるため望ましい。もちろん、駆動回路部においても、動作する上で電気的特性のばらつきの少ないＴＦＴが望まれているため、本発明を適用することは極めて有効であることがわかる。
【０１０３】
なお、本実施例においては、本発明とは異なる方法で結晶核の生成密度を増加させてグレインの大きさを小さくしている。しかしながら、本発明においても結晶核の生成密度を増加させてグレインの大きさを小さくする点では同様であり、本発明を適用してグレインの大きさを小さくしても同様のデータは得られるので、本発明の有効性は明らかである。
【０１０４】
［実施例５］
本実施例では、実施例３で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図９を用いる。なお、本実施例では本発明の記載がないが、実施例３で作製されるアクティブマトリクス基板を用いているため、本発明を適用していると言える。
【０１０５】
まず、実施例３に従い、図８（Ｂ）の状態のアクティブマトリクス基板を得た後、図９のアクティブマトリクス基板上、少なくとも画素電極５６４、５６５上に配向膜５６７を形成しラビング処理を行う。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０６】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、平坦化膜５７３を形成する。
【０１０７】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施す。
【０１０８】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図９に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１０９】
以上のようにして作製される液晶表示パネルは、活性領域、特にチャネル形成領域に含まれうるグレインの数が平均化されているＴＦＴを用いて作製されている。そのため、電気的特性のばらつきを低減し、各種半導体装置の表示部として用いたときに、表示むらを抑えることを可能とする。
【０１１０】
本実施例では、反射型液晶表示装置の作製方法について説明したが、電極等の構成を変えれば、透過型液晶表示装置を作製することも可能である。
【０１１１】
なお、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。
【０１１２】
［実施例６］
本実施例では、本発明を用いて発光装置を作製した例について説明する。なお、本実施例では本発明の記載がないが、実施例３で作製されるアクティブマトリクス基板を用いているため、本発明を適用していると言える。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣ（Integrated Circuit）を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence(EL)）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１１３】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【０１１４】
図１０は本実施例の発光装置の断面図である。図１０において、基板上に設けられたスイッチングＴＦＴ６０３は図６（Ｃ）のｎチャネル型ＴＦＴ５５３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５５３の説明を参照すれば良い。
【０１１５】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１１６】
基板７００上に設けられた駆動回路８０７は図６（Ｃ）のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５５１とｐチャネル型ＴＦＴ５５２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１１７】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１１８】
なお、電流制御ＴＦＴ６０４は図６（Ｃ）のｐチャネル型ＴＦＴ５５２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５５２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１１９】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１１上に重ねることで画素電極７１１と電気的に接続する電極である。
【０１２０】
なお、７１１は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１１は、上記配線を形成する前に平坦な層間絶縁膜７１０上に形成する。本実施例においては、樹脂からなる平坦化膜７１０を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１２１】
画素電極７１１を形成後、図１０に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１２２】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１２３】
画素電極７１１の上には発光層７１３が形成される。なお、図１０では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１２４】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施形態では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１２５】
次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１２６】
この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１１、発光層７１３及び陰極７１４で形成されたダイオードを指す。
【０１２７】
発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１２８】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。
【０１２９】
さらに、パッシベーション膜７１６上に封止材９０７を設け、カバー材９０１を貼り合わせる。封止材９０７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材９０１はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１３０】
こうして図１０に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材９０１を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１３１】
こうして、基板にｎチャネル型ＴＦＴ６０１、ｐチャネル型ＴＦＴ６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｐチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１３２】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１３３】
さらに、図１０において、ゲート電極に絶縁膜を介して重なる不純物領域を設ける場合には、ホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１３４】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１３５】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１１を用いて説明する。なお、必要に応じて図１０で用いた符号を引用する。
【０１３６】
図１１（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１１（Ｂ）は図１１（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１３７】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１３８】
次に、断面構造について図１１（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１０参照）を用いて形成される。
【０１３９】
画素電極７１１は発光素子の陽極として機能する。また、画素電極７１１の両端にはバンク７１２が形成され、画素電極７１１上には発光層７１３および発光素子の陰極７１４が形成される。
【０１４０】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜７１６で覆われている。
【０１４１】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１４２】
発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１の材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１４３】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１４４】
以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１４５】
また、このようにして作製される発光装置は、活性領域、特にチャネル形成領域に含まれうるグレインの数が平均化されているＴＦＴを用いて作製されている。そのため、電気的特性のばらつきを低減し、各種半導体装置の表示部として用いたときに、表示むらを抑えることを可能とする。
【０１４６】
［実施例７］
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１４７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３及び図１４に示す。
【０１４８】
図１２（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用することができる。
【０１４９】
図１２（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２に適用することができる。
【０１５０】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部２２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５に適用できる。
【０１５１】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２に適用することができる。
【０１５２】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレイヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレイヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部３４０２に適用することができる。
【０１５３】
図１２（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に適用することができる。
【０１５４】
図１３（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１５５】
図１３（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１５６】
なお、図１３（Ｃ）は、図１３（Ａ）及び図１３（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５７】
また、図１３（Ｄ）は、図１３（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５８】
ただし、図１３に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１５９】
図１４（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
【０１６０】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
【０１６１】
図１４（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６２】
以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４または５のどのような組み合わせからなる構成を用いても実現することができる。
【０１６３】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）結晶核の生成密度を制御することができる。
（ｃ）以上の利点を満たした上で、良好な結晶性を有する結晶質半導体膜を形成することができ、その結晶質半導体膜を用いれば、電気的特性の優れたＴＦＴを作製できる。また、各種半導体装置の表示部として用いれば、表示むらを抑えることも可能とする。
【図面の簡単な説明】
【図１】  本発明が開示する構成の一例を示す図。
【図２】  本発明が開示する構成の一例を示す図。
【図３】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図４】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図５】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図６】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】  画素ＴＦＴの構成を示す上面図。
【図８】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】  アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１０】  発光装置の駆動回路及び画素部の断面構造図。
【図１１】  （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１２】  半導体装置の例を示す図。
【図１３】  半導体装置の例を示す図。
【図１４】  半導体装置の例を示す図。
【図１５】  熱処理前後での応力の変化の例を示す図。
【図１６】  金属元素を用いた結晶化法により形成されるグレインの例を示す図。
【図１７】  圧縮応力および引っ張り応力を説明する図。
【図１８】  （Ａ）グレインの大きさとＳ値との関係の例を示す図。
（Ｂ）グレインの大きさと移動度との関係の例を示す図。
【図１】
0004302357.tif 000002
【図２】
0004302357.tif 000003
【図３】
0004302357.tif 000004
【図４】
0004302357.tif 000005
【図５】
0004302357.tif 000006
【図６】
0004302357.tif 000007
【図７】
0004302357.tif 000008
【図８】
0004302357.tif 000009
【図９】
0004302357.tif 000010
【図１０】
0004302357.tif 000011
【図１１】
0004302357.tif 000012
【図１２】
0004302357.tif 000013
【図１３】
0004302357.tif 000014
【図１４】
0004302357.tif 000015
【図１５】
0004302357.tif 000016
【図１６】
0004302357.tif 000017
【図１７】
0004302357.tif 000018
【図１８】
0004302357.tif 000019