(57)【特許請求の範囲】
【請求項１】
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する入力デジタル信号が入力される入力端子と、
所望の直流バイアス電圧を出力する直流電圧発生器と、
前記入力端子に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子と、
前記入力端子と前記出力端子との間に接続され、前記入力端子に入力される前記入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサと、
前記入力端子に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイルと、
前記出力端子に一端側が接続される第２のコイルと、
前記第１のコイルの前記他端側に第１の入力端が接続され、前記直流電圧発生器に第２の入力端が接続され、前記第２のコイルの他端側に出力端が接続され、前記第１及び第２の入力端に入力される前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記直流電圧発生器から出力される前記直流バイアス電圧とを合成して得られる合成信号を前記出力端から前記第２のコイルの前記他端側を介して前記出力端子に出力する演算増幅器と、
前記演算増幅器の前記第２の入力端と基準電位点との間または該第２の入力端と前記出力端との間に接続され、前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記演算増幅器の利得が大きくなるように周波数特性を補償するための周波数特性補償回路と、
を具備するデジタル信号オフセット調整装置。
【請求項２】
前記演算増幅器の前記第１及び第２の入力端がそれぞれ非反転入力端及び反転入力端であるとき、
前記演算増幅器の前記非反転入力端と前記基準電位点との間には所定の値を有する入力整合用の抵抗が接続され、
前記演算増幅器の前記出力端と前記反転入力端との間には帰還抵抗が接続され、
前記演算増幅器の前記出力端と前記第２のコイルの前記他端側との間には所定の値を有する出力整合用の抵抗が接続され、
前記演算増幅器の前記反転入力端と前記直流電圧発生器との間には所定の値を有する直流入力用の抵抗が接続されていることにより、
前記演算増幅器の前記反転入力端に入力される前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記演算増幅器の前記非反転入力端に入力される前記直流電圧発生器からの前記直流バイアス電圧とを前記演算増幅器で減算合成して得られる減算合成信号を前記演算増幅器の前記出力端から前記第２のコイルの前記他端側を介して前記出力端子に出力することを特徴とする請求項１に記載のデジタル信号オフセット調整装置。
【請求項３】
前記演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記演算増幅器の前記出力端と前記反転入力端との間に接続される前記帰還抵抗の値と等しい値を有していると共に、
前記周波数特性補償回路が、前記演算増幅器の前記反転入力端と前記基準電位点との間に直列に接続されたコンデンサと抵抗とにより構成されていることを特徴とする請求項２に記載のデジタル信号オフセット調整装置。
【請求項４】
前記周波数特性補償回路が、前記演算増幅器の前記出力端と前記反転入力端との間に接続されたコイルと抵抗との直列回路で構成されていると共に、
前記演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記演算増幅器の前記帰還抵抗と前記周波数特性補償回路の前記抵抗との並列合成抵抗値と等しい値を有していることを特徴とする請求項２に記載のデジタル信号オフセット調整装置。
【請求項５】
前記周波数特性補償回路が、当該周波数特性補償回路の前記抵抗によって前記演算増幅器の前記出力端と前記反転入力端との間に接続されている前記帰還抵抗を兼用し、前記帰還抵抗を兼用する前記抵抗と前記反転入力端の間に直列に接続されているコイルとで構成されていると共に、
前記演算増幅器の前記帰還抵抗を兼用する前記周波数特性補償回路の前記抵抗の抵抗値が前記直流電圧発生器からの前記直流入力抵抗の抵抗値と等しくなるように設定されていることを特徴とする請求項４に記載のデジタル信号オフセット調整装置。
【請求項６】
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する入力デジタル信号が入力される入力端子と、
所望の直流バイアス電圧を出力する直流電圧発生器と、
前記入力端子に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子と、
前記入力端子と前記出力端子との間に接続され、前記入力端子に入力される前記入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサと、
前記入力端子に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイルと、
前記出力端子に一端側が接続される第２のコイルと、
前記第１のコイルの前記他端側に第１の入力端が接続され、基準電位点に第２の入力端が接続され、前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分とを反転増幅して得られる第１の反転増幅信号を出力端から出力する第１の演算増幅器と、
前記直流電圧発生器に第１の入力端が接続され、前記基準電位点に第２の入力端が接続され、前記直流電圧発生器から出力される前記直流バイアス電圧を反転増幅して得られる第２の反転増幅信号を出力端から出力する第２の演算増幅器と、
前記第１及び第２の演算増幅器の各出力端に第１の入力端が共通に接続され、前記基準電位点に第２の入力端が接続され、前記第１及び第２の反転増幅信号を合成して得られる合成信号を反転増幅して出力端から前記第２のコイルの前記他端側に出力する第３の演算増幅器と、
それぞれ、前記第１及び第３の演算増幅器の各第１の入力端と前記基準電位点との間または前記第１及び第３の演算増幅器の各第１の入力端と各出力端との間に接続され、前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記第１及び第３の演算増幅器の利得が大きくなるように周波数特性を補償するための第１及び第２の周波数特性補償回路と、
を具備するデジタル信号オフセット調整装置。
【請求項７】
前記第１乃至第３の演算増幅器の前記第１及び第２の入力端が、それぞれ、反転入力端及び非反転入力端であるとき、
それぞれ、前記第１乃至第３の演算増幅器の各非反転入力端が前記基準電位点に接続され、
前記第１の演算増幅器の前記反転入力端と前記基準電位点との間には所定の値を有する入力整合用の抵抗が接続され、
前記第１乃至第３の演算増幅器の各出力端と各反転入力端との間には、それぞれ、第１乃至第３の帰還抵抗が接続され、
前記第２の演算増幅器の前記反転入力端と前記直流電圧発生器との間には所定の値を有する直流入力用の抵抗が接続され、
前記第１及び第２の演算増幅器の各出力端と前記第３の演算増幅器の前記反転入力端との間には、それぞれ、所定の値を有する第１及び第２の出力整合用の抵抗が接続され、
前記第３の演算増幅器の前記出力端と前記第２のコイルの前記他端側との間には前記所定の値を有する第３の出力整合用の抵抗が接続されていることにより、
前記第１及び第２の演算増幅器の各出力端から出力される前記第１及び第２の反転増幅信号を加算合成して得られる加算合成信号を反転増幅する前記第３の演算増幅器の前記出力端から前記第２のコイルの前記他端側を介して前記出力端子に出力することを特徴とする請求項６に記載のデジタル信号オフセット調整装置。
【請求項８】
前記第２の演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記第２の演算増幅器の前記出力端と前記反転入力端との間に接続される前記第２の帰還抵抗の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路が、前記第１及び第３の演算増幅器の各反転入力端と前記基準電位点との間に、それぞれ、直列に接続されたコンデンサと抵抗とにより構成されていることを特徴とする請求項７に記載のデジタル信号オフセット調整装置。
【請求項９】
前記第２の演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記第２の演算増幅器の前記出力端と前記反転入力端との間に接続される前記第２の帰還抵抗の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路が、それぞれ、前記第１及び第３の演算増幅器の各出力端と各反転入力端との間に接続されたコイルと抵抗との直列回路で構成されていることを特徴とする請求項７に記載のデジタル信号オフセット調整装置。
【請求項１０】
前記第１及び第２の周波数特性補償回路が、それぞれ、当該第１及び第２の周波数特性補償回路の各抵抗によって前記第１及び第３の演算増幅器の各出力端と各反転入力端との間に接続されている前記第１及び第３の帰還抵抗を兼用し、前記第１及び第３の帰還抵抗を兼用する前記各抵抗と前記第１及び第３の演算増幅器の各反転入力端との間に直列に接続されているコイルとで構成されていることを特徴とする請求項９に記載のデジタル信号オフセット調整装置。
【請求項１１】
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号であって、同一ビットデータが連続するようなデータパターンを含む所望のパルスパターンのデジタル信号を出力するデジタル信号出力部と、
前記デジタル信号出力部に接続されるデジタル信号オフセット調整装置とを具備し、
前記デジタル信号オフセット調整装置が、
前記デジタル信号出力部から出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力デジタル信号として入力される入力端子と、
所望の直流バイアス電圧を出力する直流電圧発生器と、
前記入力端子に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子と、
前記入力端子と前記出力端子との間に接続され、前記入力端子に入力される前記入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサと、
前記入力端子に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイルと、
前記出力端子に一端側が接続される第２のコイルと、
前記第１のコイルの前記他端側に第１の入力端が接続され、前記直流電圧発生器に第２の入力端が接続され、前記第２のコイルの他端側に出力端が接続され、前記第１及び第２の入力端に入力される前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記直流電圧発生器から出力される前記直流バイアス電圧とを合成して得られる合成信号を前記出力端から前記第２のコイルの前記他端側を介して前記出力端子に出力する演算増幅器と、
前記演算増幅器の前記第２の入力端と基凖電位点との間または該第２の入力端と前記出力端との間に接続され、前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記演算増幅器の利得が大きくなるように周波数特性を補償するための周波数特性補償回路と、
を具備するパルスパターンジェネレータ。
【請求項１２】
前記デジタル信号オフセット調整装置の前記演算増幅器の前記第１及び第２の入力端が、それぞれ、非反転入力端及び反転入力端であるとき、
前記演算増幅器の前記非反転入力端と基準電位点との間には所定の値を有する入力整合用の抵抗が接続され、
前記演算増幅器の前記出力端と前記反転入力端との間には帰還抵抗が接続され、
前記演算増幅器の前記出力端と前記第２のコイルの前記他端側との間には所定の値を有する出力整合用の抵抗が接続され、
前記演算増幅器の前記反転入力端と前記直流電圧発生器との間には所定の値を有する直流入力用の抵抗が接続されていることにより、
前記演算増幅器の前記非反転入力端に入力される前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記演算増幅器の前記反転入力端に入力される前記直流電圧発生器からの前記直流バイアス電圧とを前記演算増幅器で減算合成して得られる減算合成信号を前記演算増幅器の前記出力端から前記第２のコイルの前記他端側を介して前記出力端子に出力することを特徴とする請求項１１に記載のパルスパターンジェネレータ。
【請求項１３】
前記演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記演算増幅器の前記出力端と前記反転入力端との間に接続される前記帰還抵抗の値と等しい値を有していると共に、
前記周波数特性補償回路が、前記演算増幅器の前記反転入力端と前記基準電位点との間に直列に接続されたコンデンサと抵抗とにより構成されていることを特徴とする請求項１２に記載のパルスパターンジェネレータ。
【請求項１４】
前記周波数特性補償回路が、前記演算増幅器の前記出力端と前記反転入力端との間に接続されたコイルと抵抗との直列回路で構成されていると共に、
前記演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記演算増幅器の前記帰還抵抗と前記周波数特性補償回路の前記抵抗との並列合成抵抗値と等しい値を有していることを特徴とする請求項１２に記載のパルスパターンジェネレータ。
【請求項１５】
前記周波数特性補償回路が、当該周波数特性補償回路の前記抵抗によって前記演算増幅器の前記出力端と前記反転入力端との間に接続されている前記帰還抵抗を兼用し、前記帰還抵抗を兼用する前記抵抗と前記反転入力端との間に直列に接続されているコイルとで構成されていると共に、
前記演算増幅器の帰還抵抗を兼用する前記周波数特性補償回路の前記抵抗の抵抗値が前記直流電圧発生器からの前記直流入力抵抗の抵抗値と等しくなるように設定されていることを特徴とする請求項１４に記載のパルスパターンジェネレータ。
【請求項１６】
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号であって、同一ビットデータが連続するようなデータパターンを含む所望のパルスパターンのデジタル信号を出力するデジタル信号出力部と、
前記デジタル信号出力部に接続されるデジタル信号オフセット調整装置とを具備し、
前記デジタル信号オフセット調整装置が、
前記デジタル信号出力部から出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力デジタル信号として入力される入力端子と、
所望の直流バイアス電圧を出力する直流電圧発生器と、
前記入力端子に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子と、
前記入力端子と前記出力端子との間に接続され、前記入力端子に入力される前記入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサと、
前記入力端子に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイルと、
前記出力端子に一端側が接続される第２のコイルと、
前記第１のコイルの前記他端側に第１の入力端が接続され、基準電位点に第２の入力端が接続され、前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分とを反転増幅して得られる第１の反転増幅信号を出力端から出力する第１の演算増幅器と、
前記直流電圧発生器に第１の入力端が接続され、前記基準電位点に第２の入力端が接続され、前記直流電圧発生器から出力される前記直流バイアス電圧を反転増幅して得られる第２の反転増幅信号を出力端から出力する第２の演算増幅器と、
前記第１及び第２の演算増幅器の各出力端に第１の入力端が共通に接続され、前記基準電位点に第２の入力端が接続され、前記第１及び第２の反転増幅信号を合成して得られる合成信号を反転増幅して出力端から前記第２のコイルの前記他端側に出力する第３の演算増幅器と、
それぞれ、前記第１及び第３の演算増幅器の各第１の入力端と前記基準電位点との間または前記第１及び第３の演算増幅器の各第１の入力端と各出力端との間に接続され、前記第１のコイルの前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記第１及び第３の演算増幅器の利得が大きくなるように周波数特性を補償するための第１及び第２の周波数特性補償回路と、
を具備するパルスパターンジェネレータ。
【請求項１７】
前記デジタル信号オフセット調整装置の前記第１乃至第３の演算増幅器の前記第１及び第２の入力端が、それぞれ、反転入力端及び非反転入力端であるとき、
前記第１乃至第３の演算増幅器の各非反転入力端が前記基準電位点に接続され、
前記第１の演算増幅器の前記反転入力端と前記基準電位点との間には所定の値を有する入力整合用の抵抗が接続され、
前記第１乃至第３の演算増幅器の各出力端と各反転入力端との間には、それぞれ、第１乃至第３の帰還抵抗が接続され、
前記第２の演算増幅器の前記反転入力端と前記直流電圧発生器との間には所定の値を有する直流入力用の抵抗が接続され、
前記第１及び第２の演算増幅器の各出力端と前記第３の演算増幅器の前記反転入力端との間には、それぞれ、所定の値を有する第１及び第２の出力整合用の抵抗が接続され、
前記第３の演算増幅器の前記出力端と前記第２のコイルの前記他端側との間には前記所定の値を有する第３の出力整合用の抵抗が接続されていることにより、
前記第１及び第２の演算増幅器の各出力端から出力される前記第１及び第２の反転増幅信号を加算合成して得られる加算合成信号を反転増幅する前記第３の演算増幅器の前記出力端から前記第２のコイルの前記他端側を介して前記出力端子に出力することを特徴とする請求項１６に記載のパルスパターンジェネレータ。
【請求項１８】
前記第２の演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記第２の演算増幅器の前記出力端と前記反転入力端との間に接続される前記第２の帰還抵抗の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路が、前記第１及び第２の演算増幅器の各反転入力端と前記基準電位点との間に、それぞれ、直列に接続されたコンデンサと抵抗とにより構成されていることを特徴とする請求項１７に記載のパルスパターンジェネレータ。
【請求項１９】
前記第２の演算増幅器の前記反転入力端と前記直流電圧発生器との間に接続される前記直流入力用の抵抗は、前記所定の値として前記第２の演算増幅器の前記出力端と前記反転入力端との間に接続される前記第２の帰還抵抗の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路が、それぞれ、前記第１及び第３の演算増幅器の各出力端と各反転入力端との間に接続されたコイルと抵抗との直列回路で構成されていることを特徴とする請求項１７に記載のパルスパターンジェネレータ。
【請求項２０】
前記第１及び第２の周波数特性補償回路が、それぞれ、当該第１及び第２の周波数特性補償回路の各抵抗によって前記第１及び第３の演算増幅器の各出力端と各反転入力端との間に接続されている前記第１及び第３の帰還抵抗を兼用し、前記第１及び第３の帰還抵抗を兼用する前記各抵抗と前記第１及び第３の演算増幅器の各反転入力端との間に直列に接続されているコイルとで構成されていることを特徴とする請求項１９に記載のパルスパターンジェネレータ。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明はデジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータに係り、特に、通信システムに用いる各種装置の試験などを行う場合に用いられるデジタル信号に任意のバイアス電圧を付与して出力するデジタル信号オフセット調整装置において、広帯域なデジタル信号に対応できるようにするための技術を採用したデジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータに関する。
【背景技術】
【０００２】  デジタル信号を用いた通信システムの通信速度は年々高速化されており、従来のＭＨｚ帯の低速なデジタル信号から近年ではＧＨｚ帯の高速なデジタル信号まで延びている。【０００３】  従って、そのような通信システムに用いる各種装置の試験などを行う場合、パルスパターンジェネレータはＭＨｚ帯の低速なデジタル信号からＧＨｚ帯の高速なデジタル信号を、試験対象となる機器の入力インタフェースに応じたバイアス電圧を伴わせるようにしたオフセット調整を施したデジタル信号として供給する必要がある。【０００４】  一例として、デジタル信号の出力振幅が０．２５〜２Ｖｐｐ（２ｍＶステップ）の場合、バイアス電圧は−２〜＋２Ｖ（１ｍＶステップ）とされている。【０００５】  図７は、このような目的で用いられる従来のデジタル信号オフセット調整装置１０の構成を示している。【０００６】  この装置は、一般的に「バイアスＴ」と呼ばれ、入力端子１０ａから入力されるデジタル信号Ｄの交流成分Ｄａｃを、コンデンサ１１を介して出力端子１０ｂに伝達する。【０００７】  また、コンデンサ１１の出力端子１０ｂ側の端子には、バイアス印加用コイル１２の一端側が設けられている。【０００８】  そして、このバイアス印加用コイル１２の他端側から任意のバイアス電圧Ｖｂを与えることにより、信号伝達用のコンデンサ１１を通過した交流成分Ｄａｃとバイアス電圧Ｖｂとを重畳したデジタル信号Ｄ′が出力端子１０ｂから出力される。【０００９】  上記のようなバイアスＴは、例えば、次の特許文献１、２に記載されている。
【特許文献１】特開２００４−１９３２７５号公報
【特許文献２】特開２００４−１９３８６６号公報
【発明の開示】
【００１０】  しかしながら、上記従来のデジタル信号オフセット調整装置において、低い周波数帯のデジタル信号の波形を正しく伝達させるためには、入力端子１０ａと出力端子１０ｂの間に接続されている信号伝達用のコンデンサ１１の容量を大きくする必要があり、それに合わせてバイアス印加用コイル１２のインダクタンスも大きくしなければならない。
【００１１】  特に、通信システムに用いる各種装置の試験において、パルスパターンジェネレータから発生される一般的に使用されているランダムパターンのデジタル信号の場合、同一ビットデータが連続するようなデータパターンが存在し、そのデータパターンに含まれる周波数はデジタル信号自体のビットレートよりも低くなることがある。
【００１２】  このため、デジタル信号オフセット調整装置としては、ビットレートが数Ｍｂｐｓ程度のデジタル信号であっても、それより格段に低い、例えば、数１００Ｈｚまでの低周波数成分を損失なく伝達する必要がある。
【００１３】  このように低周波数成分を損失なく伝達するためには、信号伝達用のコンデンサとして大容量のコンデンサを用い、それに合わせてバイアス印加用コイル１２のインダクタンスも大きくしなければならない。
【００１４】  しかし、上記のように大容量（例えば、１００μＦ）の信号伝達用コンデンサと、大きなインダクタンス（例えば、数１０ｍＨ）のバイアス印加用コイルは必然的にその物理的な大きさも大型のものとなってしまう。
【００１５】  これは、デジタル信号オフセット調整装置全体としてのコスト高を招くばかりでなく、デジタル信号オフセット調整装置における高周波伝送路のインピーダンス整合が著しく困難となり、デジタル信号の高周波成分、特には、ＧＨｚ帯の信号成分を正しく伝達できなくなって波形歪みが生じてしまうという点で問題となる。
【００１６】  また、デジタル信号のパターンによっては、直流成分に近い成分が含まれていることもある。
【００１７】  しかるに、従来のデジタル信号オフセット調整装置では、デジタル信号のパターンによって存在する直流成分に近い成分を正しく伝達できなくなって波形歪みが生じてしまうという点でも問題となる。
【００１８】  そこで、本発明は、以上のような従来技術による問題点を解決するためになされたものであり、例えば、直流成分及び数１００Ｈｚの低周波数成分からＧＨｚ帯の高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるデジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータを提供することを目的としている。
【００１９】  上記目的を達成するために、本発明の第１の態様によると、
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する入力デジタル信号が入力される入力端子（２０ａ）と、
所望の直流バイアス電圧を出力する直流電圧発生器（２５）と、
前記入力端子（２０ａ）に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器（２５）から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子（２０ｂ）と、
前記入力端子（２０ａ）と前記出力端子（２０ｂ）との間に接続され、前記入力端子（２０ａ）に入力される前記入力デジタル信号の高周波成分を前記出力端子（２０ｂ）に通過させるコンデンサ（２１）と、
前記入力端子（２０ａ）に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイル（２３）と、
前記出力端子（２０ｂ）に一端側が接続される第２のコイル（２２）と、
前記第１のコイル（２３）の前記他端側に第１の入力端が接続され、前記直流電圧発生器（２５）に第２の入力端が接続され、前記第２のコイル（２２）の他端側に出力端が接続され、前記第１及び第２の入力端に入力される前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記直流電圧発生器（２５）から出力される前記直流バイアス電圧とを合成して得られる合成信号を前記出力端から前記第２のコイル（２２）の前記他端側を介して前記出力端子（２０ｂ）に出力する演算増幅器（３１ａ）と、
前記演算増幅器（３１ａ）の前記第２の入力端と基準電位点（アースライン）との間または該第２の入力端と前記出力端との間に接続され、前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記演算増幅器（３１ａ）の利得が大きくなるように周波数特性を補償するための周波数特性補償回路（３５）と、
を具備するデジタル信号オフセット調整装置が提供される。
【００２０】  また、上記目的を達成するために、本発明の第２の態様によると、
前記演算増幅器（３１ａ）の前記第１及び第２の入力端がそれぞれ非反転入力端（＋）及び反転入力端（−）であるとき、
前記非反転入力端（＋）と前記基準電位点（アースライン）との間には所定の値を有する入力整合用の抵抗（３１ｂ）が接続され、
前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間には帰還抵抗（３１ｃ）が接続され、
前記演算増幅器（３１ａ）の前記出力端と前記第２のコイル（２２）の前記他端側との間には所定の値を有する出力整合用の抵抗（３１ｄ）が接続され、
前記演算増幅器（３１ａ）の前記反転入力端（−）と前記直流電圧発生器（２５）との間には所定の値を有する直流入力用の抵抗（３１ｅ）が接続されていることにより、
前記演算増幅器（３１ａ）の前記反転入力端（−）に入力される前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記演算増幅器（３１ａ）の前記非反転入力端（＋）に入力される前記直流電圧発生器（２５）からの前記直流バイアス電圧とを前記演算増幅器（３１ａ）で減算合成して得られる減算合成信号を前記演算増幅器（３１ａ）の前記出力端から前記第２のコイル（２２）の前記他端側を介して前記出力端子（２０ｂ）に出力することを特徴とする第１の態様に従うデジタル信号オフセット調整装置が提供される。
【００２１】  また、上記目的を達成するために、本発明の第３の態様によると、
前記演算増幅器（３１ａ）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間に接続される前記帰還抵抗（３１ｃ）の値と等しい値を有していると共に、
前記周波数特性補償回路（３５）が、前記演算増幅器（３１ａ）の前記反転入力端（−）と前記基準電位点（アースライン）との間に直列に接続されたコンデンサ（Ｃｃ）と抵抗（Ｒｃ）とにより構成されていることを特徴とする第２の態様に従うデジタル信号オフセット調整装置が提供される。
【００２２】  また、上記目的を達成するために、本発明の第４の態様によると、
前記周波数特性補償回路（３５）が、前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間に接続されたコイル（Ｌｃ）と抵抗（Ｒｃ′）との直列回路で構成されていると共に、
前記演算増幅器（３１ａ）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記演算増幅器（３１ａ）の前記帰還抵抗（３１ｃ）と前記周波数特性補償回路（３５）の前記抵抗（Ｒｃ′）との並列合成抵抗値と等しい値を有していることを特徴とする第２の態様に従うデジタル信号オフセット調整装置が提供される。
【００２３】  また、上記目的を達成するために、本発明の第５の態様によると、
前記周波数特性補償回路（３５′）が、当該周波数特性補償回路（３５′）の前記抵抗（Ｒｃ′）によって前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間に接続されている前記帰還抵抗（３１ｃ）を兼用し、前記帰還抵抗（３１ｃ）を兼用する前記抵抗（Ｒｃ′）と前記演算増幅器（３１ａ）の前記反転入力端（−）との間に直列に接続されているコイル（Ｌｃ）とで構成されていると共に、
前記演算増幅器（３１ａ）の帰還抵抗（３１ｃ）を兼用する前記周波数特性補償回路（３５′）の前記抵抗（Ｒｃ′）の抵抗値が前記直流電圧発生器（２５）からの前記直流入力抵抗（３１ｃ）の抵抗値と等しくなるように設定されていることを特徴とする第４の態様に従うデジタル信号オフセット調整装置が提供される。
【００２４】  また、上記目的を達成するために、本発明の第６の態様によると、
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する入力デジタル信号が入力される入力端子（２０ａ）と、
所望の直流バイアス電圧を出力する直流電圧発生器（２５）と、
前記入力端子（２０ａ）に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器（２５）から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子（２０ｂ）と、
前記入力端子（２０ａ）と前記出力端子（２０ｂ）との間に接続され、前記入力端子（２０ａ）に入力される前記入力デジタル信号の高周波成分を前記出力端子（２０ｂ）に通過させるコンデンサ（２１）と、
前記入力端子（２０ａ）に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイル（２３）と、
前記出力端子（２０ｂ）に一端側が接続される第２のコイル（２２）と、
前記第１のコイル（２３）の前記他端側に第１の入力端が接続され、基準電位点（アースライン）に第２の入力端が接続され、前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分とを反転増幅して得られる第１の反転増幅信号を出力端から出力する第１の演算増幅器（４０）と、
前記直流電圧発生器（２５）に第１の入力端が接続され、前記基準電位点（アースライン）に第２の入力端が接続され、前記直流電圧発生器（２５）から出力される前記直流バイアス電圧を反転増幅して得られる第２の反転増幅信号を出力端から出力する第２の演算増幅器（４１）と、
前記第１及び第２の演算増幅器（４０，４１）の各出力端に第１の入力端が共通に接続され、前記基凖電位点（アースライン）に第２の入力端が接続され、前記第１及び第２の反転増幅信号を合成して得られる合成信号を反転増幅して出力端から前記第２のコイル（２２）の前記他端側に出力する第３の演算増幅器（４２）と、
それぞれ、前記第１及び第３の演算増幅器（４０，４２）の各第１の入力端と前記基準電位点（アースライン）との間または前記第１及び第３の演算増幅器（４０，４２）の各第１の入力端と各出力端との間に接続され、前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記第１及び第３の演算増幅器（４０，４２）の利得が大きくなるように周波数特性を補償するための第１及び第２の周波数特性補償回路（３５ａ，３５ｂ）と、
を具備するデジタル信号オフセット調整装置が提供される。
【００２５】  また、上記目的を達成するために、本発明の第７の態様によると、
前記第１乃至第３の演算増幅器（４０，４１，４２）の前記第１及び第２の入力端が、それぞれ、反転入力端（−）及び非反転入力端（＋）であるとき、
前記第１乃至第３の演算増幅器（４０，４１，４２）の各非反転入力端（＋）が前記基準電位点（アースライン）に接続され、
前記第１の演算増幅器（４０）の前記反転入力端（−）と前記基準電位点（アースライン）との間には所定の値を有する入力整合用の抵抗（３１ｂ）が接続され、
前記第１乃至第３の演算増幅器（４０，４１，４２）の各出力端と各反転入力端（−）との間には、それぞれ、第１乃至第３の帰還抵抗（３１ｃ１，３１ｃ２，３１ｃ３）が接続され、
前記第２の演算増幅器（４１）の前記反転入力端（−）と前記直流電圧発生器（２５）との間には所定の値を有する直流入力用の抵抗（３１ｅ）が接続され、
前記第１及び第２の演算増幅器（４０，４１）の各出力端と前記第３の演算増幅器（４２）の前記反転入力端（−）との間には、それぞれ、所定の値を有する第１及び第２の出力整合用の抵抗（３１ｄ１、３１ｄ２）が接続され、
前記第３の演算増幅器（４２）の前記出力端と前記第２のコイル（２２）の前記他端側との間には前記所定の値を有する第３の出力整合用の抵抗（３１ｄ３）が接続されていることにより、
前記第１及び第２の演算増幅器（４０，４１）の各出力端から出力される前記第１及び第２の反転増幅信号を加算合成して得られる加算合成信号を反転増幅する前記第３の演算増幅器（４２）の前記出力端から前記第２のコイル（２２）の前記他端側を介して前記出力端子（２０ｂ）に出力することを特徴とする第６の態様に従うデジタル信号オフセット調整装置が提供される。
【００２６】  また、上記目的を達成するために、本発明の第８の態様によると、
前記第２の演算増幅器（４１）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記第２の演算増幅器（４１）の前記出力端と前記反転入力端（−）との間に接続される前記第２の帰還抵抗（３１ｃ２）の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路（３５ａ，３５ｂ）が、前記第１及び第３の演算増幅器（４０，４２）の各反転入力端（−）と前記基準電位点（アースライン）との間に、それぞれ、直列に接続されたコンデンサ（Ｃｃ１，Ｃｃ２）と抵抗（Ｒｃ１，Ｒｃ２）とにより構成されていることを特徴とする第７の態様に従うデジタル信号オフセット調整装置が提供される。
【００２７】  また、上記目的を達成するために、本発明の第９の態様によると、
前記第２の演算増幅器（４１）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記第２の演算増幅器（４１）の前記出力端と前記反転入力端（−）との間に接続される前記第２の帰還抵抗（３１ｃ２）の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路（３５ａ，３５ｂ）が、それぞれ、前記第１及び第３の演算増幅器（４０）の各出力端と各反転入力端（−）との間に接続されたコイル（Ｌｃ１，Ｌｃ１）と抵抗（Ｒｃ１，Ｒｃ２）との直列回路で構成されていることを特徴とする第７の態様に従うデジタル信号オフセット調整装置が提供される。
【００２８】  また、上記目的を達成するために、本発明の第１０の態様によると、
前記第１及び第２の周波数特性補償回路（３５ａ′，３５ｂ′）が、それぞれ、当該第１及び第２の周波数特性補償回路（３５ａ′，３５ｂ′）の抵抗（Ｒｃ１，Ｒｃ２）によって前記第１及び第３の演算増幅器（４０，４２）の各出力端と各反転入力端（−）との間に接続されている前記第１及び第３の帰還抵抗（３１ｃ１，３１ｃ３）を兼用し、前記第１及び第３の帰還抵抗（３１ｃ１，３１ｃ３）を兼用する前記抵抗（Ｒｃ１，Ｒｃ２）と前記第１及び第３の演算増幅器（４０，４２）の各反転入力端（−）との間に直列に接続されているコイル（Ｌｃ１，Ｌｃ２）とで構成されていることを特徴とする第９の態様に従うデジタル信号オフセット調整装置が提供される。
【００２９】  また、上記目的を達成するために、本発明の第１１の態様によると、
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号であって、同一ビットデータが連続するようなデータパターンを含む所望のパルスパターンのデジタル信号を出力するデジタル信号出力部（１０１）と、
前記デジタル信号出力部（１０１）に接続されるデジタル信号オフセット調整装置（２０）とを具備し、
前記デジタル信号オフセット調整装置（２０）が、
前記デジタル信号出力部（１０１）から出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力デジタル信号として入力される入力端子（２０ａ）と、
所望の直流バイアス電圧を出力する直流電圧発生器（２５）と、
前記入力端子（２０ａ）に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器（２５）から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子（２０ｂ）と、
前記入力端子（２０ａ）と前記出力端子（２０ｂ）との間に接続され、前記入力端子（２０ａ）に入力される前記入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサ（２１）と、
前記入力端子（２０ａ）に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイル（２３）と、
前記出力端子（２０ｂ）に一端側が接続される第２のコイル（２２）と、
前記第１のコイル（２３）の前記他端側に第１の入力端が接続され、前記直流電圧発生器（２５）に第２の入力端が接続され、前記第２のコイル（２２）の他端側に出力端が接続され、前記第１及び第２の入力端に入力される前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記直流電圧発生器（２５）から出力される前記直流バイアス電圧とを合成して得られる合成信号を前記出力端から前記第２のコイル（２２）の前記他端側を介して前記出力端子（２０ｂ）に出力する演算増幅器（３１ａ）と、
前記演算増幅器（３１ａ）の前記第２の入力端と前記基準電位点（アースライン）との間または該第２の入力端と前記出力端との間に接続され、前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記演算増幅器（３１ａ）の利得が大きくなるように周波数特性を補償するための周波数特性補償回路（３５）と、
を具備するパルスパターンジェネレータが提供される。
【００３０】  また、上記目的を達成するために、本発明の第１２の態様によると、
前記デジタル信号オフセット調整装置（２０）の前記演算増幅器（３１ａ）の前記第１及び第２の入力端が、それぞれ、非反転入力端（＋）及び反転入力端（−）であるとき、
前記演算増幅器（３１ａ）の前記非反転入力端（＋）と基準電位点（アースライン）との間には所定の値を有する入力整合用の抵抗（３１ｂ）が接続され、
前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間には帰還抵抗（３１ｃ）が接続され、
前記演算増幅器（３１ａ）の前記出力端と前記第２のコイル（２２）の前記他端側との間には所定の値を有する出力整合用の抵抗（３１ｄ）が接続され、
前記演算増幅器（３１ａ）の前記反転入力端（−）と前記直流電圧発生器（２５）との間には所定の値を有する直流入力用の抵抗（３１ｅ）が接続されていることにより、
前記演算増幅器（３１ａ）の前記非反転入力端（＋）に入力される前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分と前記演算増幅器（３１ａ）の前記反転入力端（−）に入力される前記直流電圧発生器（２５）からの前記直流バイアス電圧とを前記演算増幅器（３１ａ）で減算合成して得られる減算合成信号を前記演算増幅器（３１ａ）の前記出力端から前記第２のコイル（２２）の前記他端側を介して前記出力端子（２０ｂ）に出力することを特徴とする第１１の態様に従うパルスパターンジェネレータが提供される。
【００３１】  また、上記目的を達成するために、本発明の第１３の態様によると、
前記演算増幅器（３１ａ）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間に接続される前記帰還抵抗（３１ｃ）の値と等しい値を有していると共に、
前記周波数特性補償回路（３５）が、前記演算増幅器（３１ａ）の前記反転入力端（−）と前記基準電位点（アースライン）との間に直列に接続されたコンデンサ（Ｃｃ）と抵抗（Ｒｃ）とにより構成されていることを特徴とする第１２の態様に従うパルスパターンジェネレータが提供される。
【００３２】  また、上記目的を達成するために、本発明の第１４の態様によると、
前記周波数特性補償回路（３５）が、前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間に接続されたコイル（Ｌｃ）と抵抗（Ｒｃ′）との直列回路で構成されていると共に、
前記演算増幅器（３１ａ）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記演算増幅器（３１ａ）の前記帰還抵抗（３１ｃ）と前記周波数特性補償回路（３５）の前記抵抗（Ｒｃ′）との並列合成抵抗値と等しい値を有していることを特徴とする第１２の態様に従うパルスパターンジェネレータが提供される。
【００３３】  また、上記目的を達成するために、本発明の第１５の態様によると、
前記直流入力用の抵抗（３１ｅ）は前記所定の値として前記帰還抵抗（３１ｃ）の値と等しい値を有していると共に、
前記周波数特性補償回路（３５′）が、当該周波数特性補償回路（３５′）の抵抗（Ｒｃ′）によって前記演算増幅器（３１ａ）の前記出力端と前記反転入力端（−）との間に接続されている前記帰還抵抗（３１ｃ）を兼用し、前記帰還抵抗（３１ｃ）を兼用する前記抵抗（Ｒｃ′）と前記反転入力端（−）との間に直列に接続されているコイル（Ｌｃ）とで構成されていると共に、
前記演算増幅器（３１ａ）の帰還抵抗（３１ｃ）を兼用する前記周波数特性補償回路（３５′）の前記抵抗（Ｒｃ′）の抵抗値が前記直流電圧発生器（２５）からの前記直流入力抵抗（３１ｅ）の抵抗値と等しくなるように設定されていることを特徴とする第１４の態様に従うパルスパターンジェネレータが提供される。
【００３４】  また、上記目的を達成するために、本発明の第１６の態様によると、
低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号であって、同一ビットデータが連続するようなデータパターンを含む所望のパルスパターンのデジタル信号を出力するデジタル信号出力部（１０１）と、
前記デジタル信号出力部（１０１）に接続されるデジタル信号オフセット調整装置（２０）とを具備し、
前記デジタル信号オフセット調整装置（２０）が、
前記デジタル信号出力部（１０１）から出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力デジタル信号として入力される入力端子（２０ａ）と、
所望の直流バイアス電圧を出力する直流電圧発生器（２５）と、
前記入力端子（２０ａ）に入力される前記入力デジタル信号の前記低周波成分、直流成分及び高周波成分に前記直流電圧発生器（２５）から出力される前記直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子（２０ｂ）と、
前記入力端子（２０ａ）と前記出力端子（２０ｂ）との間に接続され、前記入力端子（２０ａ）に入力される前記入力デジタル信号の高周波成分を前記出力端子（２０ｂ）に通過させるコンデンサ（２１）と、
前記入力端子（２０ａ）に一端側が接続され、前記入力デジタル信号の前記低周波成分及び直流成分を他端側に通過させる第１のコイル（２３）と、
前記出力端子（２０ｂ）に一端側が接続される第２のコイル（２２）と、
前記第１のコイル（２３）の前記他端側に第１の入力端が接続され、基準電位点（アースライン）に第２の入力端が接続され、前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分及び前記直流成分とを反転増幅して得られる第１の反転増幅信号を出力端から出力する第１の演算増幅器（４０）と、
前記直流電圧発生器（２５）に第１の入力端が接続され、前記基準電位点（アースライン）に第２の入力端が接続され、前記直流電圧発生器（２５）から出力される前記直流バイアス電圧を反転増幅して得られる第２の反転増幅信号を出力端から出力する第２の演算増幅器（４１）と、
前記第１及び第２の演算増幅器（４０，４１）の各出力端に第１の入力端が共通に接続され、前記基準電位点（アースライン）に第２の入力端が接続され、前記第１及び第２の反転増幅信号を合成して得られる合成信号を反転増幅して出力端から前記第２のコイル（２２）の前記他端側に出力する第３の演算増幅器（４２）と、
それぞれ、前記第１及び第３の演算増幅器（４０，４２）の各第１の入力端と前記基準電位点（アースライン）との間または前記第１及び第３の演算増幅器（４０，４２）の各第１の入力端と前記出力端との間に接続され、前記第１のコイル（２３）の前記他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記第１及び第３の演算増幅器（４０，４２）の利得が大きくなるように周波数特性を補償するための第１及び第２の周波数特性補償回路（３５ａ，３５ｂ）と、
を具備するパルスパターンジェネレータが提供される。
【００３５】  また、上記目的を達成するために、本発明の第１７の態様によると、
前記デジタル信号オフセット調整装置（２０）の前記第１乃至第３の演算増幅器（４０，４１，４２）の前記第１及び第２の入力端が、それぞれ、反転入力端（−）及び非反転入力端（＋）であるとき、
前記第１乃至第３の演算増幅器（４０，４１，４２）の各非反転入力端（＋）が前記基準電位点（アースライン）に接続され、
前記第１の演算増幅器（４０）の前記反転入力端（−）と前記基準電位点（アースライン）との間には所定の値を有する入力整合用の抵抗（３１ｂ）が接続され、
前記第１乃至第３の演算増幅器（４０，４１，４２）の各出力端と各反転入力端（−）との間には、それぞれ、第１乃至第３の帰還抵抗（３１ｃ１，３１ｃ２，３１ｃ３）が接続され、
前記第２の演算増幅器（４１）の前記反転入力端（−）と前記直流電圧発生器（２５）との間には所定の値を有する直流入力用の抵抗（３１ｅ）が接続され、
前記第１及び第２の演算増幅器（４０，４１）の各出力端と前記第３の演算増幅器（４２）の前記反転入力端（−）との間には、それぞれ、所定の値を有する第１及び第２の出力整合用の抵抗（３１ｄ１、３１ｄ２）が接続され、
前記第３の演算増幅器（４２）の前記出力端と前記第２のコイル（２２）の前記他端側との間には前記所定の値を有する第３の出力整合用の抵抗（３１ｄ３）が接続されていることにより、
前記第１及び第２の演算増幅器（４０，４１）の各出力端から出力される前記第１及び第２の反転増幅信号を加算合成して得られる加算合成信号を反転増幅する前記第３の演算増幅器（４２）の前記出力端から前記第２のコイル（２２）の前記他端側を介して前記出力端子（２０ｂ）に出力することを特徴とする第１６の態様に従うパルスパターンジェネレータが提供される。
【００３６】  また、上記目的を達成するために、本発明の第１８の態様によると、
前記第２の演算増幅器（４１）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記第２の演算増幅器（４１）の前記出力端と前記反転入力端（−）との間に接続される前記第２の帰還抵抗（３１ｃ２）の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路（３５ａ，３５ｂ）が、前記第１及び第２の演算増幅器（４０，４１）の各反転入力端（−）と前記基準電位点（アースライン）との間に、それぞれ、直列に接続されたコンデンサ（Ｃｃ１，Ｃｃ２）と抵抗（Ｒｃ１，Ｒｃ２）とにより構成されていることを特徴とする第１７の態様に従うパルスパターンジェネレータが提供される。
【００３７】  また、上記目的を達成するために、本発明の第１９の態様によると、
前記第２の演算増幅器（４１）の前記反転入力端（−）と前記直流電圧発生器（２５）との間に接続される前記直流入力用の抵抗（３１ｅ）は、前記所定の値として前記第２の演算増幅器（４１）の前記出力端と前記反転入力端（−）との間に接続される前記第２の帰還抵抗（３１ｃ２）の値と等しい値を有していると共に、
前記第１及び第２の周波数特性補償回路（３５ａ，３５ｂ）が、それぞれ、前記第１及び第３の演算増幅器（４０，４２）の各出力端と各反転入力端（−）との間に接続されたコイル（Ｌｃ１，Ｌｃ１）と抵抗（Ｒｃ１，Ｒｃ２）との直列回路で構成されていることを特徴とする第１７の態様に従うパルスパターンジェネレータが提供される。
【００３８】  また、上記目的を達成するために、本発明の第２０の態様によると、
前記第１及び第２の周波数特性補償回路（３５ａ′，３５ｂ′）が、それぞれ、該第１及び第２の周波数特性補償回路（３５ａ′，３５ｂ′）の各抵抗（Ｒｃ１，Ｒｃ２）によって前記第１及び第３の演算増幅器（４０）の各出力端と各反転入力端（−）との間に接続されている前記第１及び第３の帰還抵抗（３１ｃ１，３１ｃ３）を兼用し、前記第１及び第３の帰還抵抗（３１ｃ１，３１ｃ３）を兼用する前記抵抗（Ｒｃ１，Ｒｃ２）と前記第１及び第３の演算増幅器（４０）の各反転入力端（−）との間に直列に接続されているコイル（Ｌｃ１，Ｌｃ２）とで構成されていることを特徴とする第１９の態様に従うパルスパターンジェネレータが提供される。
【図面の簡単な説明】
【００３９】
【図１】図１は、本発明によるデジタル信号オフセット調整装置の第１の実施形態の構成を示す接続図である。
【図２】図２は、図１に示した第１の実施形態によるデジタル信号オフセット調整装置の周波数特性補償回路による補償無しの入出力間の伝達特性例を示す図である。
【図３】図３は、図１に示した第１の実施形態によるデジタル信号オフセット調整装置の周波数特性補償回路による補償無しの入出力間の伝達特性例を示す図である。
【図４】図４は、図１に示した第１の実施形態によるデジタル信号オフセット調整装置の周波数特性補償回路による補償無しの入出力間の伝達特性例を示す図である。
【図５】図５は、図１に示した第１の実施形態によるデジタル信号オフセット調整装置の周波数特性補償回路による補償有りの入出力間の伝達特性例を示す図である。
【図６】図６は、本発明によるデジタル信号オフセット調整装置の第２の実施形態の構成を示す接続図である。
【図７】図７は、従来のデジタル信号オフセット調整装置の構成を示す接続図である。
【図８】図８は、本発明によるデジタル信号オフセット調整装置の第３の実施形態の構成を示す接続図である。
【図９】図９は、本発明によるデジタル信号オフセット調整装置の第４の実施形態の構成を示す接続図である。
【図１０】図１０は、本発明の第５の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１１】図１１は、本発明の第６の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１２】図１２は、本発明の第７の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１３】図１３は、本発明の第８の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１４】図１４は、本発明の第９の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１５】図１５は、本発明の第１０の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１６】図１６は、本発明の第１１の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【図１７】図１７は、本発明の第１２の実施形態によるパルスパターンジェネレータの構成を示す接続図である。
【発明を実施するための最良の形態】
【００４０】  以下、本発明によるデジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータの幾つかの実施の形態について、図面を参照して説明する。【００４１】  （第１の実施形態）
図１は、本発明の第１の実施形態によるデジタル信号オフセット調整装置２０の回路構成を示している。【００４２】  この図１に示す第１の実施形態によるデジタル信号オフセット調整装置２０は、基本的な構成として、低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する入力デジタル信号が入力される入力端子２０ａと、所望の直流バイアス電圧を出力する直流電圧発生器２５と、入力端子２０ａに入力される入力デジタル信号の低周波成分、直流成分及び高周波成分に直流電圧発生器２５から出力される直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子２０ｂと、前記入力端子２０ａと出力端子２０ｂとの間に接続され、入力端子２０ａに入力される入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサ２１と、入力端子２０ａに一端側が接続され、入力デジタル信号の低周波成分及び直流成分を他端側に通過させる第１のコイル２３と、出力端子２０ｂに一端側が接続される第２のコイル２２と、第１のコイル２３の他端側に第１の入力端が接続され、直流電圧発生器２５に第２の入力端が接続され、第２のコイル２２の他端側に出力端が接続され、第１及び第２の入力端に入力される第１のコイル２３の他端側に通過される入力デジタル信号の低周波成分及び前記直流成分と直流電圧発生器２５から出力される直流バイアス電圧とを合成して得られる合成信号を出力端から第２のコイル２２の他端側を介して出力端子２０ｂに出力する演算増幅器３１ａと、演算増幅器３１ａの第２の入力端と基準電位点（アースライン）との間または該第２の入力端と出力端との間に接続され、第１のコイル２３の他端側に通過される入力デジタル信号の低周波成分のうち周波数が高い成分ほど演算増幅器３１ａの利得が大きくなるように周波数特性を補償するための周波数特性補償回路３５とを有する。【００４３】  具体的には、図１に示しているように、デジタル信号オフセット調整装置２０の入力端子２０ａと出力端子２０ｂとの間に、従来のデジタル信号オフセット調整装置と同様に、入力端子２０ａから入力されるデジタル信号Ｄに含まれる所定周波数以上の交流成分（以下、高周波成分という）Ｄａを通過させるためのコンデンサ２１が接続されている。【００４４】  また、出力端子２０ｂには、バイアス印加用コイル（第２のコイル）２２の一端側が接続されている。【００４５】  また、入力端子２０ａには、例えば、後述するパルスパターンジェネレータのデジタル信号出力部から入力されるデジタル信号Ｄの周波数成分のうち、コンデンサ２１で大きく減衰されてしまう成分（通過できない成分）、すなわち、前記所定周波数以下の成分（以下、低周波成分という）と直流成分とを含む信号Ｄｂを抽出するための低周波抽出用コイル（第１のコイル）２３の一端が接続されている。【００４６】  この低周波抽出用コイル２３のインダクタンスは、バイアス印加用コイル２２のインダクタンスと異なっていてもよいが、ここでは等しいものとする。【００４７】  低周波抽出用コイル２３により抽出された低周波成分と直流成分とを含む信号Ｄｂは、直流電圧発生器２５から出力される任意電圧Ｖｄの直流信号Ｄｄｃと共に合成回路３０に入力される。【００４８】  ここで、直流電圧発生器２５から出力される任意電圧Ｖｄは、後述するようにバイアス電圧設定部２６によって、所望の電圧となるように設定される。【００４９】  合成回路３０は、低周波抽出用コイル２３から出力される低周波成分と直流成分とを含む信号Ｄｂに対して、直流信号Ｄｄｃを減算合成し、その減算合成により得られた減算合成信号をバイアス印加用コイル２２の他端側に供給するためのものである。【００５０】  ここでは、合成回路３０は、図１に示しているように、演算増幅器３１ａを用いた差動増幅回路の構成となっている。【００５１】  すなわち、この合成回路３０において、演算増幅器３１ａの第１の入力端としての非反転入力端（＋）と基準電位点（アースライン）との間には、例えば、５０Ωの入力整合用の抵抗３１ｂが接続されている。【００５２】  また、演算増幅器３１ａの出力端と第２の入力端としての反転入力端（−）との間には、帰還抵抗３１ｃが接続されている。【００５３】  また、演算増幅器３１ａの出力端とバイアス印加用コイル２２との間には、例えば、５０Ωの出力整合用の抵抗３１ｄが接続されている。【００５４】  また、演算増幅器３１ａの反転入力端（−）には、帰還抵抗３１ｃと等しい抵抗値の直流入力用抵抗３１ｅを介して直流電圧発生器２５から直流信号Ｄｄｃが入力されるようになされている。【００５５】  なお、直流電圧発生器２５の出力抵抗（内部抵抗）は、帰還抵抗３１ｃや直流入力用抵抗３１ｅに対して、無視できる程度に小さく、交流的に見て基準電位点（アースライン）に接続されているものとする。【００５６】  このように構成されたデジタル信号オフセット調整装置２０において、後述する周波数特性補償回路３５の補償作用を無視すると、合成回路３０の演算増幅器３１ａは、出力端子２０ｂが５０Ωで終端されていると仮定して、出力整合用の抵抗３１ｄによる減衰分を含めて、低周波成分Ｄｂに対して利得１の同相バッファとして作用する。【００５７】  また、合成回路３０の演算増幅器３１ａは、直流電圧発生器２５から出力される電圧Ｖｄの直流信号Ｄｄｃに対して利得０．５の反転バッファ（減衰器）として作用する。【００５８】  つまり、合成回路３０の出力信号Ｖｏは、
Ｖｏ＝Ｄｂ−Ｖｄ／２
となる。【００５９】  ここで、低周波成分Ｄｂが、直流分Ｖｄｃと交流分Ｖａｃとの和とすれば、出力信号Ｖｏは、
Ｖｏ＝Ｖａｃ＋（Ｖｄｃ−Ｖｄ／２）
となる。【００６０】  この出力信号Ｖｏは、バイアス印加用コイル２２を介して、コンデンサ２１の他端側、すなわち、出力端子２０ｂに入力される。【００６１】  したがって、出力端子２０ｂから出力されるデジタル信号Ｄ′は、
Ｄ′＝Ｄａ＋Ｖｏ＝（Ｄａ＋Ｖａｃ）＋（Ｖｄｃ−Ｖｄ／２）
となる。【００６２】  上式で（Ｄａ＋Ｖａｃ）は交流成分、（Ｖｄｃ−Ｖｄ／２）は直流成分であるから、その直流成分（Ｖｄｃ−Ｖｄ／２）が出力端子２０ｂにおいて所望値となるように、直流電圧発生器２５の出力電圧Ｖｄを電圧設定部２６によって可変調整して設定することにより、デジタル信号Ｄ′に所望のバイアス電圧を与えること、すなわち、デジタル信号Ｄ′のオフセットを所望の値に調整することができる。【００６３】  一方、高周波成分Ｄａと低周波成分Ｄｂの交流分Ｖａｃの周波数範囲は、コンデンサ２１の容量Ｃと、バイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬとによって決定される。【００６４】  この場合、高周波成分Ｄａの周波数範囲の下限周波数と、低周波成分Ｄｂの交流成分Ｖａｃの上限周波数とがほぼ一致するように、コンデンサ２１の容量Ｃとバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬの値が設定されている。【００６５】  また、この合成回路３０には、入力端子２０ａから出力端子２０ｂに至る信号路間の特定周波数領域における利得低下を補償するための周波数特性補償回路３５が設けられている。【００６６】  この周波数特性補償回路３５は、合成回路３０の演算増幅器３１ａの反転入力端（−）と基準電位点（アースライン）との間に直列に接続されたコンデンサＣｃと抵抗Ｒｃとにより構成されている。【００６７】  すなわち、周波数特性補償回路３５は、低周波成分Ｄｂの交流分Ｖａｃに対してその周波数が高くなるにつれてインピーダンスを下げて、抵抗Ｒｃと直流入力抵抗３１ｅとの並列合成インピーダンスを下げることにより、その並列合成インピーダンスと帰還抵抗３１ｃとの比で決まる演算増幅器３１ａの利得を上昇させる。【００６８】  また、周波数特性補償回路３５は、その演算増幅器３１ａの利得上昇とバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬによる信号減衰（利得低下）とにより、交流分Ｖａｃの上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用がある。【００６９】  ここで、上記実施形態のシミュレーション結果を説明する。【００７０】  図２乃至図４は、上記周波数特性補償回路３５を含まない場合において、バイアス印加用コイル２２と低周波抽出用コイル２３のインダクタンスＬを、１ｍＨ、３ｍＨ、５ｍＨとしたときの入出力伝達特性の低域部分を示している。【００７１】  なお、図２乃至図４では、入出力伝達特性のうち１ＭＨｚを越える高域部分は、例えば、ＧＨｚ帯の所望帯域まで平坦であるので省略している。【００７２】  また、図２乃至図４の入出力伝達特性を得るために用いられているコンデンサ２１の容量Ｃはいずれも１０μＦである。【００７３】  これらの図２乃至図４から明らかなように、いずれのインダクタンス値においても低域部分において利得が若干低下する周波数領域が発生している。【００７４】  この利得が若干低下する周波数領域は、バイアス印加用コイル２２と低周波抽出用コイル２３のインダクタンスの増加につれて低域側に推移することから、低周波抽出用コイル２３とバイアス印加用コイル２２のインダクタンスの直列分とコンデンサ２１との並列共振作用等によるものと��察される。【００７５】  この場合、低抵抗となる整合用の入力抵抗３１ｂが挿入されていることにより、並列共振回路のＱ値が低いため、その利得低下は緩慢である。【００７６】  しかるに、周波数特性補償回路３５によって上述の利得低下を補償すれば、図５に示すように、より広い周波数範囲にわたって平坦な入出力伝達特性が得られる。【００７７】  図５は、図３の特性（Ｌ＝３ｍＨ）の利得低下領域における演算増幅器３１ａの交流増幅度を高くするために、周波数特性補償回路３５のコンデンサＣｃとして０．１２μＦ、抵抗Ｒｃとして４７Ωの補償回路３５を用いたときの入出力端子２０ａ、２０ｂ間の入出力伝達特性を示している。【００７８】  この図５に示す入出力伝達特性を図３に示す周波数特性補償無しでの入出力伝達特性と比較すれば明らかなように、図２乃至図４の低域部分において見られていたような利得低下領域がなくなり、ほぼ全域にわたって完全に平坦に近い特性が得られている。【００７９】  したがって、このような周波数特性補償回路３５を用いたデジタル信号オフセット調整装置２０では、入力されるデジタル信号に含まれる周波数成分のうち、直流成分及び低周波数成分から数ＧＨｚまでの高周波数成分を一様に伝達することができ、波形歪みのない信号伝達が行える。【００８０】  また、上記実施形態の合成回路３０は、単一の演算増幅器３１ａによる差動増幅回路で構成しているので、回路構成が簡単で小型化でき、演算増幅器自身の直流オフセット誤差やそのドリフトの影響が１個分で済み、安定な直流バイアス供給が行える。【００８１】  （第２の実施形態）
図６は、本発明の第２の実施形態によるデジタル信号オフセット調整装置２０の回路構成を示している。【００８２】  図６において、前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０と同一の回路構成部分については、同一の参照符号を用いてそれらの説明を省略するものとする。【００８３】  すなわち、図６に示す本発明の第２の実施形態のデジタル信号オフセット調整装置２０においては、周波数特性補償回路３５′の構成が前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０の周波数特性補償回路３５の構成と異なっている。【００８４】  前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０の周波数特性補償回路３５が、合成回路３０の演算増幅器３１ａの反転入力端（−）と基準電位点（アースライン）との間に接続されているコンデンサＣｃと抵抗Ｒｃとの直列回路で構成されている場合である。【００８５】  これに対し、図６に示す第２の実施形態のデジタル信号オフセット調整装置２０においては、周波数特性補償回路３５′が、演算増幅器３１ａの出力端子と反転入力端（−）との間に接続されているコイルＬｃと抵抗Ｒｃ′との直列回路で構成されている。【００８６】  この場合、演算増幅器３１ａの帰還抵抗３１ｃと周波数特性補償回路３５′の抵抗Ｒｃ′との並列合成抵抗値が直流電圧発生器２５からの直流入力抵抗３１ｅの抵抗値と等しくなるように設定されていればよい。【００８７】  すなわち、周波数特性補償回路３５′は、図１の周波数特性補償回路３５と同様に、低周波成分Ｄｂの交流分Ｖａｃに対してその周波数が高くなるにつれてインピーダンスを下げて、抵抗Ｒｃと直流入力抵抗３１ｅとの並列合成インピーダンスを下げることにより、その並列合成インピーダンスと帰還抵抗３１ｃとの比で決まる演算増幅器３１ａの利得を上昇させる。【００８８】  このように構成された図６の周波数特性補償回路３５′は、図１の周波数特性補償回路３５と同様に、演算増幅器３１ａの利得上昇とバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬによる信号減衰（利得低下）とにより、交流分Ｖａｃの上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用がある。【００８９】  （第３の実施形態）
図８は、本発明の第３の実施形態によるデジタル信号オフセット調整装置２０の回路構成を示している。【００９０】  図８において、前述の図６に示した第２の実施形態のデジタル信号オフセット調整装置２０と同一の回路構成部分については、同一の参照符号を用いてそれらの説明を省略するものとする。【００９１】  すなわち、図８に示す本発明の第３の実施形態のデジタル信号オフセット調整装置２０においては、周波数特性補償回路３５′が、前述の図６に示した第２の実施形態のデジタル信号オフセット調整装置２０の周波数特性補償回路３５′の構成と異なっている。【００９２】  前述の図６に示した第２の実施形態のデジタル信号オフセット調整装置２０では、周波数特性補償回路３５′は、演算増幅器３１ａの出力端子と反転入力端（−）との間に接続されているコイルＬｃと抵抗Ｒｃ′との直列回路で構成されている場合である。【００９３】  これに対して、図８に示す第３の実施形態のデジタル信号オフセット調整装置２０においては、周波数特性補償回路３５′が、前述の図６に示した周波数特性補償回路３５′の抵抗Ｒｃ′によって演算増幅器３１ａの帰還抵抗３１ｃを兼用し、この帰還抵抗３１ｃを兼用する抵抗Ｒｃ′と演算増幅器３１ａの反転入力端（−）との間にコイルＬｃを直列に挿入して構成されている。【００９４】  この場合、演算増幅器３１ａの帰還抵抗３１ｃを兼用する周波数特性補償回路３５′の抵抗Ｒｃ′の抵抗値が直流電圧発生器２５からの直流入力抵抗３１ｃの抵抗値と等しくなるように設定されていればよい。【００９５】  すなわち、図８の周波数特性補償回路３５′は、図１の周波数特性補償回路３５と同様に、低周波成分Ｄｂの交流分Ｖａｃに対してその周波数が高くなるにつれてインピーダンスを下げて、抵抗Ｒｃと直流入力抵抗３１ｅとの並列合成インピーダンスを下げることにより、その並列合成インピーダンスと帰還抵抗を兼用する抵抗Ｒｃとの比で決まる演算増幅器３１ａの利得を上昇させる。【００９６】  このように構成された図８の周波数特性補償回路３５′は、図６の周波数特性補償回路３５と同様に、演算増幅器３１ａの利得上昇とバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬによる信号減衰（利得低下）とにより、交流分Ｖａｃの上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用がある。【００９７】  （第４の実施形態）
図９は、本発明の第４の実施形態によるデジタル信号オフセット調整装置２０の回路構成を示している。【００９８】  図９において、前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０と同一の回路構成部分については、同一の参照符号を用いてそれらの説明を省略するものとする。【００９９】  すなわち、図９に示す本発明の第４の実施形態のデジタル信号オフセット調整装置２０においては、合成回路３０の構成が前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０の合成回路３０の構成と異なっている。【０１００】  前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０の合成回路３０では、低周波抽出用コイル２３から出力される信号と直流電圧発生器２５からの直流信号Ｄｄｃとを一つの演算増幅器３１ａによっての減算合成する構成の場合である。【０１０１】  これに対して、図９に示す第４の実施形態のデジタル信号オフセット調整装置２０においては、合成回路３０が、低周波抽出用コイル２３から出力される信号と直流電圧発生器２５からの直流信号Ｄｄｃとを複数の演算増幅器を用いて加算合成するように構成されている。【０１０２】  具体的には、図９に示すように、合成回路３０は、低周波抽出用コイル２３の他端側に反転入力端（−）が接続され、当該低周波抽出用コイル２３の他端側に通過される入力デジタル信号の低周波成分及び直流成分とを反転増幅して得られる第１の反転増幅信号を出力端から出力する第１の演算増幅器４０と、直流電圧発生器２５の出力端に反転入力端（−）が接続され、前記直流電圧発生器２５から出力される前記直流バイアスを反転増幅して得られる第２の反転増幅信号を出力端から出力する第２の演算増幅器４１と、第１及び第２の演算増幅器４０，４１の各出力端に反転入力端（−）が接続され、前記第１及び第２の反転増幅信号を加算合成して得られる加算合成信号を反転増幅して出力端からバイアス引加用コイル２２の他端側に出力する第３の演算増幅器４２とを有している。【０１０３】  ここで、第１乃第３至の演算増幅器４０、４１、４２の各正転入力端（＋）は、いずれも基準電位点（アースライン）に接続されている。【０１０４】  なお、第１乃至第３の演算増幅器４０、４１、４２の各出力端と各反転入力端（−）との間には、それぞれ、帰還抵抗３１ｃ１、３１ｃ２、３１ｃ３が接続されていると共に、第１及び第２の演算増幅器４０、４１の各出力端と第３の演算増幅器４２の反転入力端（−）及びの出力端とバイアス印加用のコイル２２との間には、それぞれ、出力整合用の抵抗３１ｄ１、３１ｄ２、３１ｄ３が接続されている。【０１０５】  また、図９に示す合成回路３０は、図１の周波数特性補償回路３５に代えて、それぞれ第１及び第３の演算増幅器４０，４２の各反転入力端（−）に接続され、低周波抽出用コイル２３の他端側に通過される前記入力デジタル信号の前記低周波成分のうち周波数が高い成分ほど前記第１及び第３の演算増幅器４０，４２の利得が大きくなるように周波数特性を補償するための第１及び第２の周波数特性補償回路３５ａ、３５ｂを有している。【０１０６】  これらの第１及び第２の周波数特性補償回路３５ａ、３５ｂは、それぞれ、図１に示した第１の実施形態のデジタル信号オフセット調整装置２０の周波数特性補償回路３５と同様に、合成回路３０の第１及び第３の演算増幅器４０、４２において、それぞれ、各演算増幅器４０、４２の各反転入力端（−）と基準電位点（アースライン）との間に接続されたコンデンサＣｃ１、Ｃｃ２と抵抗Ｒｃ１、Ｒｃ２との直列回路で構成されている。【０１０７】  すなわち、低周波抽出用コイル２３から出力される信号を第１の演算増幅器４０により反転増幅し、直流電圧発生器２５からの直流信号Ｄｄｃを第２の演算増幅器４１により反転増幅し、第１及び第２の演算増幅器４０，４１の各出力端からの第１及び第２の反転増幅信号の合成加算信号を第３の演算増幅器４２で反転増幅することにより、第３の演算増幅器４２の出力端からバイアス印加用コイル２２の他端側に向けて第１及び第２の反転増幅信号の加算合成信号を出力することができる。【０１０８】  この場合、図９の合成回路３０の出力信号Ｖｏは、該合成回路３０の図１のそれと同様な条件にあるものとすれば、
Ｖｏ＝Ｄｂ＋Ｖｄ／２
となる。【０１０９】  ここで、低周波成分Ｄｂが、直流分Ｖｄｃと交流分Ｖａｃとの和とすれば、出力信号Ｖｏは、
Ｖｏ＝Ｖａｃ＋（Ｖｄｃ＋Ｖｄ／２）
となる。【０１１０】  この出力信号Ｖｏは、バイアス印加用コイル２２を介して、コンデンサ２１の他端側、すなわち、出力端子２０ｂに入力される。【０１１１】  したがって、出力端子２０ｂから出力されるデジタル信号Ｄ′は、
Ｄ′＝Ｄａ＋Ｖｏ＝（Ｄａ＋Ｖａｃ）＋（Ｖｄｃ＋Ｖｄ／２）
となる。【０１１２】  上式で（Ｄａ＋Ｖａｃ）は交流成分、（Ｖｄｃ＋Ｖｄ／２）は直流成分であるから、その直流成分（Ｖｄｃ＋Ｖｄ／２）が出力端子２０ｂにおいて所望値となるように、直流電圧発生器２５の出力電圧Ｖｄをバイアス電圧設定部２６によって可変調整して設定することにより、デジタル信号Ｄ′に所望のバイアス電圧を与えること、すなわち、デジタル信号Ｄ′のオフセットを所望の値に調整することができる。【０１１３】  一方、高周波成分Ｄａと低周波成分Ｄｂの交流分Ｖａｃの周波数範囲は、コンデンサ２１の容量Ｃと、バイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬとによって決定される。【０１１４】  この場合、高周波成分Ｄａの周波数範囲の下限周波数と、低周波成分Ｄｂの交流成分Ｖａｃの上限周波数とがほぼ一致するように、コンデンサ２１の容量Ｃとバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬの値が設定されている。【０１１５】  そして、合成回路３０に設けられている第１及び第２の周波数特性補償回路３５ａ、３５ｂは、それぞれ、図１に示した周波数特性補償回路３５と同様に、第１及び第３の演算増幅器４０、４２において、低周波抽出用コイル２３から出力される信号及び第１の演算増幅器４０からの第１の反転増幅信号に対してその周波数が高くなるほど利得が大きくなるように周波数特性を補償するようにしている。【０１１６】  このように構成された図９の第１及び第２の周波数特性補償回路３５ａ、３５ｂは、それぞれ、図６の周波数特性補償回路３５′と同様に、各演算増幅器４０、４２の利得上昇とバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬによる信号減衰（利得低下）とにより、交流分Ｖａｃの上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用がある。【０１１７】  （第５の実施形態）
図１０は、本発明の第５の実施形態によるデジタル信号オフセット調整装置２０の回路構成を示している。【０１１８】  図１０において、前述の図９に示した第４の実施形態のデジタル信号オフセット調整装置２０と同一の回路構成部分については、同一の参照符号を用いてそれらの説明を省略するものとする。【０１１９】  すなわち、図１０に示す本発明の第５の実施形態のデジタル信号オフセット調整装置２０においては、第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′が、前述の図９に示した第４の実施形態のデジタル信号オフセット調整装置２０の第１及び第２の周波数特性補償回路３５ａ、３５ｂの構成と異なっている。【０１２０】  前述の図９に示した第４の実施形態のデジタル信号オフセット調整装置２０の第１及び第２の周波数特性補償回路３５ａ、３５ｂは、それぞれ、合成回路３０の第１及び第３の演算増幅器４０、４２において、各演算増幅器４１、４２の各反転入力端（−）と基準電位点（アースライン）の間に接続されたコンデンサＣｃ１、Ｃｃ２と抵抗Ｒｃ１、Ｒｃ２との直列回路で構成されている場合である。【０１２１】  これに対し、図１０に示す第５の実施形態のデジタル信号オフセット調整装置２０においては、第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′が、合成回路３０の第１及び第３の演算増幅器４０、４２において、それぞれ、各演算増幅器４０、４２の出力端と反転入力端（−）との間に接続されているコイルＬｃ１、Ｌｃ２と抵抗Ｒｃ１、Ｒｃ２との直列回路で構成されている。【０１２２】  すなわち、図１０の第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′は、それぞれ、図１に示した周波数特性補償回路３５と同様に、第１及び第３の演算増幅器４０、４２において、低周波抽出用コイル２３から出力される信号及び第１の演算増幅器４０からの第１の反転増幅信号に対してその周波数が高くなるほど利得が大きくなるように周波数特性を補償するようにしている。【０１２３】  このように構成された図１０の第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′は、それぞれ、図６の周波数特性補償回路３５′と同様に、各演算増幅器４０、４２の利得上昇とバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬによる信号減衰（利得低下）とにより、交流分Ｖａｃの上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用がある。【０１２４】  （第６の実施形態）
図１１は、本発明の第６の実施形態によるデジタル信号オフセット調整装置２０の回路構成を示している。【０１２５】  図１１において、前述の図１０に示した第５の実施形態のデジタル信号オフセット調整装置２０と同一の回路構成部分については、同一の参照符号を用いてそれらの説明を省略するものとする。【０１２６】  すなわち、図１１に示す本発明の第６の実施形態のデジタル信号オフセット調整装置２０においては、第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′が前述の図１０に示した第５の実施形態のデジタル信号オフセット調整装置２０の第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′の構成と異なっている。【０１２７】  前述の図１０に示した第５の実施形態のデジタル信号オフセット調整装置２０では、第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′が、合成回路３０の第１及び第３の演算増幅器４０、４２において、それぞれ、各演算増幅器４０、４２の出力端と反転入力端（−）との間に接続されているコイルＬｃ１、Ｌｃ２と抵抗Ｒｃ′１、Ｒｃ′２との直列回路で構成されている場合である。【０１２８】  これに対して、図１１に示す第６の実施形態のデジタル信号オフセット調整装置２０においては、が、前述の図１０に示した第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′の抵抗Ｒｃ１、Ｒｃ２によって各演算増幅器４０、４２の各帰還抵抗３１ｃ１、３１ｃ３を兼用し、各抵抗Ｒｃ１、Ｒｃ２と各演算増幅器４０、４２の反転入力端（−）との間にコイルＬｃ１、Ｌｃ２を直列に挿入して構成されている。【０１２９】  すなわち、図１１の第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′は、それぞれ、図１に示した周波数特性補償回路３５と同様に、第１及び第３の演算増幅器４０、４２において、低周波抽出用コイル２３から出力される信号及び第１の演算増幅器４０からの第１の反転増幅信号に対してその周波数が高くなるほど利得が大きくなるように周波数特性を補償するようにしている。【０１３０】  このように構成された図１１の第１及び第２の周波数特性補償回路３５ａ′、３５ｂ′、は、図６の周波数特性補償回路３５′と同様に、各演算増幅器４０、４２の利得上昇とバイアス印加用コイル２２及び低周波抽出用コイル２３のインダクタンスＬによる信号減衰（利得低下）とにより、交流分Ｖａｃの上限近傍の周波数帯域の利得を大きくする（ピーキング効果）作用がある。【０１３１】  したがって、以上のような本発明の第１乃至６の実施形態によれば、従来技術による問題点を解消して、例えば、数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるデジタル信号オフセット調整装置を提供することが可能となる。【０１３２】  （第７の実施形態）
図１２は、前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０を用いる本発明による第７の実施形態のパルスパターンジェネレータ１００の回路構成を示している。【０１３３】  この図１２に示す本発明による第７の実施形態のパルスパターンジェネレータ１００は、基本的には、低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号であって、同一ビットデータが連続するようなデータパターンを含む所望のパルスパターンのデジタル信号を出力するデジタル信号出力部１０１と、デジタル信号出力部１０１に接続されるデジタル信号オフセット調整装置２０とから構成されている。【０１３４】  そして、デジタル信号オフセット調整装置２０が、デジタル信号出力部１０１から出力される低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力デジタル信号として入力される入力端子２０ａと、所望の直流バイアス電圧を出力する直流電圧発生器２５と、入力端子２０ａに入力される入力デジタル信号の低周波成分、直流成分及び高周波成分に直流電圧発生器２５から出力される直流バイアス電圧が加えられた出力デジタル信号を出力するための出力端子２０ｂと、入力端子２０ａと出力端子２０ｂとの間に接続され、入力端子２０ａに入力される入力デジタル信号の高周波成分を前記出力端子に通過させるコンデンサ２１と、入力端子２０ａに一端側が接続され、入力デジタル信号の低周波成分及び直流成分を他端側に通過させる第１のコイル２３と、出力端子２０ｂに一端側が接続される第２のコイル２２と、第１のコイル２３の他端側に第１の入力端が接続され、直流電圧発生器２５に第２の入力端が接続され、第２のコイル２２の他端側に出力端が接続され、第１及び第２の入力端に入力される第１のコイル２３の前記他端側に通過される入力デジタル信号の低周波成分及び直流成分と直流電圧発生器２５から出力される直流バイアス電圧とを合成して得られる合成信号を出力端から第２のコイル２２の他端側を介して出力端子２０ｂに出力する演算増幅器３１ａと、演算増幅器３１ａの前記第２の入力端と前記基準電位点（アースライン）との間または該第２の入力端と出力端との間に接続され、第１のコイルの他端側に通過される前記入力デジタル信号の低周波成分のうち周波数が高い成分ほど演算増幅器３１ａの利得が大きくなるように周波数特性を補償するための周波数特性補償回路３５とを有する。【０１３５】  具体的には、図１２に示しているように、この第７の実施形態のパルスパターンジェネレータ１００は、デジタル信号出力部１０１と、このデジタル信号出力部１０１によって出力されるデジタル信号のパルスパターンを指定するパルスパターン指定部１０２と、前記デジタル信号出力部１０１によって出力されるデジタル信号のオフセットを調整する前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０とから構成されている。【０１３６】  図１２において、前述の図１に示した第１の実施形態のデジタル信号オフセット調整装置２０と同一の回路構成部分については、同一の参照符号を用いてそれらの説明を省略するものとする。【０１３７】  ��１２に示すデジタル信号出力部１０１は、例えば、アンリツ株式会社製ＭＰ１７６１Ｃパルスパターンジェネレータ等に搭載されているデジタル信号出力部として、通信システムに用いる各種装置の試験などを行う場合に用いられるデジタル信号として低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有するデジタル信号であって、同一ビットデータが連続するようなデータパターンを含む所定のランダムパターンのデジタル信号を始めとした８Ｍビット長（ＳＴＭ−６４／ＳＴＭ−１９２の６フレームに相当）のプログラムパターン、２７−１から２３１−１までのＰＲＢＳパターン、オルターネートパターン、ゼロ挿入パターン等の各種のパターンのデジタル信号をパルスパターン指定部１０２によるパルスパターンの指定に応じて出力することが可能に構成されている。【０１３８】  このデジタル信号出力部１０１の出力端に接続されるデジタル信号オフセット調整装置２０には、該デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力デジタル信号として入力される。【０１３９】  すなわち、図１２に示す本発明の第７の実施形態のパルスパターンジェネレータ１００は、デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力端子２０ａに入力デジタル信号として入力されるデジタル信号オフセット調整装置２０によって、前述した第１の実施形態のデジタル信号オフセット調整装置２０の場合と同様にして、例えば、直流成分及び数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるので、デジタル通信システムに用いる各種装置の試験などを適切に行うことができる。【０１４０】  （第８の実施形態）
図１３は、前述の図６に示した第２の実施形態のデジタル信号オフセット調整装置２０を用いる本発明による第８の実施形態のパルスパターンジェネレータ１００の回路構成を示している。【０１４１】  図１３において、前述の図６に示した第２の実施形態のデジタル信号オフセット調整装置２０及び前述の図１２に示した第７の実施形態のパルスパターンジェネレータ１００と同一の回路構成部分については、それぞれ、同一の参照符号を用いてそれらの説明を省略するものとする。【０１４２】  図１３に示す本発明による第８の実施形態のパルスパターンジェネレータ１００によっても、前述の図１２に示した本発明の第７の実施形態のパルスパターンジェネレータ１００と同様に、デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力端子２０ａに入力デジタル信号として入力されるデジタル信号オフセット調整装置２０によって、前述した第２の実施形態のデジタル信号オフセット調整装置２０の場合と同様にして、例えば、直流成分及び数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるので、デジタル通信システムに用いる各種装置の試験などを適切に行うことができる。【０１４３】  （第９の実施形態）
図１４は、前述の図８に示した第３の実施形態のデジタル信号オフセット調整装置２０を用いる本発明による第９の実施形態のパルスパターンジェネレータ１００の回路構成を示している。【０１４４】  図１４において、前述の図８に示した第３の実施形態のデジタル信号オフセット調整装置２０及び前述の図１２に示した第７の実施形態のパルスパターンジェネレータ１００と同一の回路構成部分については、それぞれ、同一の参照符号を用いてそれらの説明を省略するものとする。【０１４５】  図１４に示す本発明による第９の実施形態のパルスパターンジェネレータ１００によっても、前述の図１２に示した本発明の第７の実施形態のパルスパターンジェネレータ１００と同様に、デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力端子２０ａに入力デジタル信号として入力されるデジタル信号オフセット調整装置２０によって、前述した第３の実施形態のデジタル信号オフセット調整装置２０の場合と同様にして、例えば、直流成分及び数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるので、デジタル通信システ厶に用いる各種装置の試験などを適切に行うことができる。【０１４６】  （第１０の実施形態）
図１５は、前述の図９に示した第４の実施形態のデジタル信号オフセット調整装置２０を用いる本発明による第１０の実施形態のパルスパターンジェネレータ１００の回路構成を示している。【０１４７】  図１５において、前述の図９に示した第４の実施形態のデジタル信号オフセット調整装置２０及び前述の図１２に示した第７の実施形態のパルスパターンジェネレータ１００と同一の回路構成部分については、それぞれ、同一の参照符号を用いてそれらの説明を省略するものとする。【０１４８】  図１５に示す本発明による第１０の実施形態のパルスパターンジェネレータ１００によっても、前述の図１２に示した本発明の第７の実施形態のパルスパターンジェネレータ１００と同様に、デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される前記低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力端子２０ａに入力デジタル信号として入力されるデジタル信号オフセット調整装置２０によって、前述した第４の実施形態のデジタル信号オフセット調整装置２０の場合と同様にして、例えば、直流成分及び数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるので、デジタル通信システムに用いる各種装置の試験などを適切に行うことができる。【０１４９】  （第１１の実施形態）
図１６は、前述の図１０に示した第５の実施形態のデジタル信号オフセット調整装置２０を用いる本発明による第１１の実施形態のパルスパターンジェネレータ１００の回路構成を示している。【０１５０】  図１６において、前述の図１０に示した第５の実施形態のデジタル信号オフセット調整装置２０及び前述の図１２に示した第７の実施形態のパルスパターンジェネレータ１００と同一の回路構成部分については、それぞれ、同一の参照符号を用いてそれらの説明を省略するものとする。【０１５１】  図１６に示す本発明による第１１の実施形態のパルスパターンジェネレータ１００によっても、前述の図１２に示した本発明の第７の実施形態のパルスパターンジェネレータ１００と同様に、デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力端子２０ａに入力デジタル信号として入力されるデジタル信号オフセット調整装置２０によって、前述した第５の実施形態のデジタル信号オフセット調整装置２０の場合と同様にして、例えば、直流成分及び数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるので、デジタル通信システムに用いる各種装置の試験などを適切に行うことができる。【０１５２】  （第１２の実施形態）
図１７は、前述の図１１に示した第６の実施形態のデジタル信号オフセット調整装置２０を用いる本発明による第１２の実施形態のパルスパターンジェネレータ１００の回路構成を示している。【０１５３】  図１７において、前述の図１１に示した第６の実施形態のデジタル信号オフセット調整装置２０及び前述の図１２に示した第７の実施形態のパルスパターンジェネレータ１００と同一の回路構成部分については、それぞれ、同一の参照符号を用いてそれらの説明を省略するものとする。【０１５４】  図１７に示す本発明による第１２の実施形態のパルスパターンジェネレータ１００によっても、前述の図１２に示した本発明の第７の実施形態のパルスパターンジェネレータ１００と同様に、デジタル信号出力部１０１からパルスパターン指定部１０２によるパルスパターンの指定に応じて出力される低周波成分、直流成分及び高周波成分を含む広帯域な周波数特性を有する所望のパルスパターンのデジタル信号が入力端子２０ａに入力デジタル信号として入力されるデジタル信号オフセット調整装置２０によって、前述した第６の実施形態のデジタル信号オフセット調整装置２０の場合と同様にして、例えば、直流成分及び数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達することができるので、デジタル通信システムに用いる各種装置の試験などを適切に行うことができる。【０１５５】  したがって、以上のような本発明の第１乃至６の実施形態のデジタル信号オフセット調整装置２０を用いた本発明の第７乃至１２の実施形態のパルスパターンジェネレータ１００によれば、従来技術による問題点を解消して、例えば、数１００ＨｚからＧＨｚ帯の低周波数成分から高周波成分を含む広帯域なデジタル信号を波形歪みを生じることなく正しく伝達してデジタル通信システムに用いる各種装置の試験などを適切に行うことができるパルスパターンジェネレータを提供することが可能となる。
【産業上の利用可能性】
【０１５６】  以上のように、本発明によるデジタル信号オフセット調整装置によれば、デジタル通信システムに用いる各種装置の試験などを行うデジタル信号として入力端子に入力されたデジタル信号に含まれる周波数成分のうち、コンデンサを通過できない低周波成分及び直流成分を低周波抽出用コイルにより抽出してバイアス用の直流信号と合成してバイアス印加用コイルを介して出力端子に供給する際に特定周波数領域における利得低下を補償するようにしているので、従来のように大容量のコンデンサや大きなインダクタンスのコイルを用いることなく、入力デジタル信号の各周波数成分を一様に出力端子に伝達することができ、歪みの少ない広帯域な波形伝達が可能となると共に、デジタル信号オフセット調整装置全体として安価にすることができるという効果を有する。【０１５７】  また、上記のようなデジタル信号オフセット調整装置を用いるパルスパターンジェネレータによれば、デジタル通信システムに用いる各種装置の試験などを適切に行うことができるという効果を有する。【０１５８】  したがって、本発明によるデジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータは、通信装置等を試験するためのデジタル信号のオフセット調整装置及びそれを用いるパルスパターンジェネレータとして有用である。
【図１】
0004256894.tif 000002
【図２】
0004256894.tif 000003
【図３】
0004256894.tif 000004
【図４】
0004256894.tif 000005
【図５】
0004256894.tif 000006
【図６】
0004256894.tif 000007
【図７】
0004256894.tif 000008
【図８】
0004256894.tif 000009
【図９】
0004256894.tif 000010
【図１０】
0004256894.tif 000011
【図１１】
0004256894.tif 000012
【図１２】
0004256894.tif 000013
【図１３】
0004256894.tif 000014
【図１４】
0004256894.tif 000015
【図１５】
0004256894.tif 000016
【図１６】
0004256894.tif 000017
【図１７】
0004256894.tif 000018