(57)【特許請求の範囲】
【請求項１】
アンテナによって受信した変調波信号を増幅する高周波増幅回路と、局部発振器から出力される局部発振信号と前記高周波増幅回路の出力信号とを混合することにより高周波信号から中間周波信号への変換を行う混合回路と、前記混合回路の後段に設けられた中間周波フィルタおよび中間周波増幅器と、前記中間周波フィルタおよび前記中間周波増幅器から出力される信号に対して検波処理を行う検波回路とがＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に一体形成されるとともに、前記局部発振器がｐチャネル型のＦＥＴを用いて形成された受信機であって、
前記局部発振器は、コイルを含むＬＣ並列共振回路を有し、
前記コイルの一方端を、コンデンサを介して接地するとともに抵抗を介して接地し、
前記半導体基板にはＮウェルが形成されており、このＮウェル上に前記局部発振器の全部品が形成されるとともに、前記Ｎウェルを囲む周辺領域にガードリングが形成され、前記ガードリングの外部に前記局部発振器以外の他の回路が形成されている受信機。
【請求項２】
前記ガードリングは、前記半導体基板表面から前記Ｎウェルよりも深い位置まで形成されている請求項１記載の受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信機に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
スーパーへテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅した後に周波数混合回路を用いて周波数変換を行っており、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
【０００３】
特に、最近では、受信機の構成部品をＣＭＯＳプロセスあるいはＭＯＳプロセスで半導体基板上に一体形成する技術の研究が進んでいる。ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ上に各種の回路を形成することにより、装置全体の小型化やコスト低減等が可能になるため、１チップ上に形成される範囲が今後拡大すると考えられる。
【０００４】
ところで、発振器の出力を周波数成分に着目すると、図１０に示すように、周波数ｆ0 の理想的な出力スペクトルに対してその両側にノイズサイドバンドが現れる。このノイズサイドバンドは、理想的な発振器スペクトル成分に低周波ノイズである１／ｆノイズが重畳したものであり、主に位相ノイズと周波数ノイズからなっている。特に、バイポーラトランジスタに比べてＭＯＳ型のＦＥＴは１／ｆノイズ成分が多いため、発振器出力に現れるノイズサイドバンドも多くなる。したがって、このような発振器を局部発振器として用いると、周波数変換後の中間周波信号にも多くのノイズ成分が重畳することになり、ＳＮ比の悪化による受信品質の劣化を招くことになる。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、その目的は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて形成した場合のノイズ成分を低減することができる受信機を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の受信機は、アンテナによって受信した変調波信号を増幅する高周波増幅回路と、局部発振器から出力される局部発振信号と高周波増幅回路の出力信号とを混合することにより高周波信号から中間周波信号への変換を行う混合回路と、混合回路の後段に設けられた中間周波フィルタおよび中間周波増幅器と、中間周波フィルタおよび中間周波増幅器から出力される信号に対して検波処理を行う検波回路とがＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に一体形成されるとともに、局部発振器がｐチャネル型のＦＥＴを用いて形成された受信機であって、局部発振器は、コイルを含むＬＣ並列共振回路を有し、コイルの一方端を、コンデンサを介して接地するとともに抵抗を介して接地し、半導体基板にはＮウェルが形成されており、このＮウェル上に局部発振器の全部品が形成されるとともに、Ｎウェルを囲む周辺領域にガードリングが形成され、ガードリングの外部に局部発振器以外の他の回路が形成されている。局部発振器に含まれるトランジスタを移動度の小さなｐチャネル型のＦＥＴとすることにより、トランジスタにおいて発生する１／ｆノイズ自体を少なくすることができるため、発振器出力に重畳するノイズサイドバンドを低減することができる。
【０００７】
また、ｐチャネル型のＦＥＴを含む周波数混合回路の全部品をＮウェル上に形成することにより、Ｎウェルとその下の半導体基板との間にｐｎ接合面が形成されるため、この接合面を介してノイズ電流が流れることを防止することが可能になり、局部発振器において発生したノイズが半導体基板を通して受信機の他の部品に回り込むことを防止することができる。
【０００８】
また、上述した半導体基板上であって、構成部品の周囲にガードリングを形成することにより、局部発振器において発生したノイズが半導体基板を通して受信機の他の部品に回り込むことをさらに有効に防止することができる。
【０００９】
また、半導体基板表面からＮウェルよりも深い位置までガードリングが形成されていることが望ましい。ガードリングをＮウェルよりも深い位置まで形成することにより、このガードリングを越えてＮウェル上に形成された部品と外部の部品との間で回り込む低周波領域のノイズを除去することができる。
【００１０】
【発明の実施の形態】
以下、本発明を適用した一実施形態の受信機について詳細に説明する。
【００１１】
図１は、本実施形態の局部発振器を含むＦＭ受信機の構成を示す図である。図１に示すＦＭ受信機は、１チップ部品１０として形成された高周波増幅回路１１、混合回路１２、局部発振器１３、中間周波フィルタ１４、１６、中間周波増幅回路１５、リミット回路１７、ＦＭ検波回路１８、ステレオ復調回路１９を含んで構成されている。
【００１２】
アンテナ２０によって受信したＦＭ変調波信号を高周波増幅回路１１によって増幅した後、局部発振器１３から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ１４、１６は、中間周波増幅回路１５の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路１５は、中間周波フィルタ１４、１６を通過する一部の中間周波信号を増幅する。
【００１３】
リミット回路１７は、入力される中間周波信号を高利得で増幅する。ＦＭ検波回路１８は、リミット回路１７から出力される振幅一定の信号に対してＦＭ検波処理を行う。ステレオ復調回路１９は、ＦＭ検波回路１８から出力されるＦＭ検波後のコンポジット信号に対してステレオ復調処理を行って、Ｌ信号およびＲ信号を生成する。
【００１４】
上述した本実施形態の１チップ部品１０は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて半導体基板上に一体形成されている。この半導体基板上には、図１に示した１チップ部品１０を構成する各回路のみが形成されている場合の他に、各種のアナログ回路やデジタル回路が形成されている場合が考えられる。ＣＭＯＳプロセスあるいはＭＯＳプロセスによって各種のＣＭＯＳ部品を形成することが容易であるため、例えば受信周波数を設定するために局部発振器１３の発振周波数を可変する周波数シンセサイザや表示装置の制御回路等を同じ半導体基板上に形成することが望ましい。
【００１５】
ところで、一般にバイポーラトランジスタに比べてＣＭＯＳプロセスあるいはＭＯＳプロセスで形成したＦＥＴは、低周波ノイズである１／ｆノイズが大きいという特徴がある。したがって、図１に示した１チップ部品１０をＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ上に形成すると、その中に含まれる増幅素子としてのＦＥＴが１／ｆノイズの発生源になってしまう。しかも、局部発振器１３の発振出力スペクトルにはこの１／ｆノイズ成分がノイズサイドバンドとなって重畳されるため、このような発振信号を用いて混合回路１２による周波数変換を行うと、中間周波信号に含まれるノイズ成分が多くなって、ＳＮ比の悪化による受信品質の劣化を招くことになる。
【００１６】
このため、本実施形態のＦＭ受信機を構成する１チップ部品１０では、少なくとも局部発振器１３に含まれる増幅素子（トランジスタ）としてｐチャネル型のＦＥＴを用いている。
【００１７】
図２は、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて製造したＦＥＴのノイズ特性を示す図である。横軸が周波数を、縦軸がノイズレベルをそれぞれ示している。また、実線で示した特性がｐチャネル型のＦＥＴのノイズ特性を、点線で示した特性がｎチャネル型のＦＥＴのノイズ特性をそれぞれ示している。図２に示すように、ｐチャネル型のＦＥＴの方が、ｎチャネル型のＦＥＴに比べて、低周波領域に現れる１／ｆノイズが小さい。これは、ｐチャネル型のＦＥＴの方が移動度が小さいからであると考えられる。
【００１８】
したがって、ｐチャネル型のＦＥＴを増幅素子として用いることにより、局部発振器１３に含まれるＦＥＴが発生する１／ｆノイズ自体を少なくすることができるため、局部発振器１３の出力スペクトルに含まれるノイズサイドバンドを低減して、受信機全体におけるＳＮ比の向上および信号品質の改善を図ることが可能になる。
【００１９】
図３は、局部発振器１３の具体的な構成を示す回路図である。図３に示す局部発振器１３は、ＦＥＴ２１、２２、コイル２３、コンデンサ２４、２５、抵抗２６、２７、可変容量ダイオード２８を含んで構成されている。コイル２３と可変容量ダイオード２８によって並列共振回路が構成されている。コンデンサ２４は、この並列共振回路の一方端を交流的に接地するためのものである。また、抵抗２７は、この並列共振回路の一方端に直流バイアス電圧を与えるための直流バイアス回路として機能する。コンデンサ２５は、可変容量ダイオード２８の容量値を可変するために逆バイアス電圧を印加する際に直流分を分離するためのものである。上述した構成に含まれる２つのＦＥＴ２１、２２はｐチャネル型が用いられている。また、コイル２３を含む全部品が半導体基板上に形成されている。
【００２０】
図４は、局部発振器１３の出力波形を示す図である。抵抗２７によって所定のバイアス電圧Ｖ0 が加わるため、出力波形は、このバイアス電圧Ｖ0 を中心に上下する正弦波形状となる。
【００２１】
これに対し、図５に示すように、コイルと可変容量ダイオードによって構成される並列共振回路の一方端を交流的および直流的に接地した場合には、図６に示すように、出力波形が０Ｖを中心に上下する正弦波形状になる。しかし、この場合には、出力電圧が負になるとソースから半導体基板（あるいはＮウェル）に順方向の電流が流れてしまうため、出力波形が所定の負電位でクランプされて波形が歪んでしまう。従来の局部発振器ではｎチャネル型のＦＥＴが使用される場合が多いため、このような不都合は生じないが、本実施形態ではノイズ低減のためにｐチャネル型のＦＥＴを用いたために生じたこのような不都合に対して、直流バイアス回路を追加することにより対策している。
【００２２】
図７は、上述した実施形態の局部発振器１３の変形例を示す断面図である。また、図８は図７に示した構造の平面図である。これらの図に示す構造では、局部発振器１３の全部品がＮウェル５２上に形成されている。Ｎウェル５２とＰ形の半導体基板５０との間にはＰＮ接合面が形成されるため、Ｎウェル５２の電位の方が半導体基板５０よりも高い場合には、Ｎウェル５２から半導体基板５０に向けて流れる電流がこのＰＮ接合面で遮断される。このため、局部発振器１３において発生したノイズが半導体基板５０を通って他の回路に回り込むことを防止することができる。
【００２３】
また、図８に示すように、半導体基板５０の表面近傍であって、Ｎウェル５２を囲む周辺領域に、ガードリング５４が形成されている。このガードリング５４は、Ｐ形の半導体基板５０の一部をＮ形領域に形成したものである。ガードリング５４と半導体基板５０によってＰＮＰ層が形成されるため、局部発振器１３において発生したノイズが半導体基板５０の表面近傍を通って他の回路に回り込むことを有効に防止することができる。
【００２４】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、ＦＭ受信機に含まれる局部発振器について説明したが、ＡＭ受信機やデータ端末装置等の各種の受信機や送信機あるいは他の電子機器に含まれる局部発振器やその他の発振器についても、本発明を適用することができる。
【００２５】
また、上述した実施形態では、図３に示す構成を有する発振器について説明したが、共振回路の一方端側が接地されている他の発振器についても本発明を適用することができる。例えば、クラップ発振器やコルピッツ発振器に本発明を適用してもよい。
【００２６】
また、上述した実施形態では、局部発振器１３の全部品を半導体基板上に形成したが、共振回路を構成するコイル２３等の一部の部品のみを外付けするようにしてもよい。
【００２７】
また、図７に示した例では、ガードリング５４を半導体基板５０の表面近傍に形成したが、図９に示すように、このガードリング５４の代わりに、半導体基板５０の表面からＮウェル５２よりも深い位置まで形成したガードリング５４Ａを用いるようにしてもよい。これにより、Ｎウエル５２上に形成された局部発振器１３で発生したノイズがガードリング５４Ａの下側（半導体基板５０の内部）を通って他の回路に回り込む場合に、より低周波成分の回り込みを防止することが可能になる。
【００２８】
（産業上の利用可能性）
上述したように、本発明によれば、発振器に含まれるトランジスタを移動度の小さなｐチャネル型のＦＥＴとすることにより、トランジスタにおいて発生する１／ｆノイズ自体を少なくすることができるため、発振器出力に重畳するノイズサイドバンドを低減することができる。
【図面の簡単な説明】
【図１】  一実施形態の局部発振器を含むＦＭ受信機の構成を示す図である。
【図２】  ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて製造したＦＥＴのノイズ特性を示す図である。
【図３】  局部発振器の具体的な構成を示す回路図である。
【図４】  図３に示す局部発振器の局部発振器の出力波形を示す図である。
【図５】  直流バイアス回路を有しない局部発振器の構成を示す回路図である。
【図６】  図５に示す局部発振器の出力波形を示す図である。
【図７】  局部発振器の変形例を示す断面図である。
【図８】  図７に示した構造の平面図である。
【図９】  ガードリングの変形例を示す断面図である。
【図１０】  発振器の出力スペクトルを示す図である。
【図１】
0004324468.tif 000002
【図２】
0004324468.tif 000003
【図３】
0004324468.tif 000004
【図４】
0004324468.tif 000005
【図５】
0004324468.tif 000006
【図６】
0004324468.tif 000007
【図７】
0004324468.tif 000008
【図８】
0004324468.tif 000009
【図９】
0004324468.tif 000010
【図１０】
0004324468.tif 000011