(57)【特許請求の範囲】
【請求項１】
ゲート電極を備えた半導体装置の製造方法であって、
透明板にシフタエッジを有する位相シフタを形成し、前記透明板のうち露光エリアの全体に、一定ピッチ毎にシフタエッジのみを配列させたフォトマスクを用い、基板の上に塗布された第１の感光膜をパターニングする工程と、
前記第１の感光膜に形成された開口パターンのうち所定の開口パターンにのみゲート電極を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記シフタエッジを有する位相シフタは、一方向に長い一定幅のストライプ状をしていることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フォトマスクを用いて基板の上に前記第１の感光膜からなる一定ピッチ毎の開口パターンを形成した後、
前記第１の感光膜の開口のうち不要な開口を、第１の感光膜の開口の上に塗布された第２の感光膜によって塞ぎ、第２の感光膜によって塞がれていない第１の感光膜の開口に電極を形成することで、前記所定の開口パターンにのみ前記ゲート電極を形成することを特徴とする、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記フォトマスクを用いて基板の上に前記第１の感光膜からなる一定ピッチ毎の開口パターンを形成した後、
前記第１の感光膜の上に第２の感光膜を塗布して第１の感光膜の開口のうち不要な開口を第２の感光膜によって塞ぐと共に、所望領域において第２の感光膜を第１の感光膜の開口上で、かつ該開口よりも広い幅で開口させ、
ついで、第１の感光膜の開口と第２の感光膜の開口内に断面Ｔ型の電極を形成することで、前記所定の開口パターンにのみ前記ゲート電極を形成することを特徴とする、請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。特に、微細ゲート電極を有する単体のＦＥＴ（電界効果トランジスタ）、複数のＦＥＴから構成されたＩＣ、準マイクロ波帯、マイクロ波帯又はミリ波帯などの高周波で動作するＦＥＴやＭＭＩＣ（モノリシックマイクロ波ＩＣ）などの半導体装置の製造方法に関する。
【０００２】
【従来の技術】
高周波動作が可能なトランジスタとしては、電子移動度の大きな化合物半導体を用いたＦＥＴ、例えばＧａＡｓＦＥＴが実用化されている。また、このようなＦＥＴの高周波化を実現するためには、サブミクロン・オーダーのゲート長を有する微細ゲート電極が必要とされる。
【０００３】
微細ゲート電極のような微細パターンを形成するには、低コストな縮小投影露光法（ステッパー）に代表される光露光法では解像度が不足するため、一般的に電子ビーム露光装置が用いられる。
【０００４】
しかし、電子ビーム露光装置は処理速度が遅く、かつ設備コストが高いことから、光露光法で微細パターンを実現する手法が種々検討されている。位相シフトマスクを用いた位相シフト法も、このような光露光法で微細パターンを形成する手法のひとつとして知られているものである。そのうちでも、ゲートパターンのような孤立パターンの形成には、シフタのエッジによる光コントラスト強度の急峻性を利用したシフタエッジ型位相シフトマスクが有効とされ、検討されている。
【０００５】
図１（ａ）（ｂ）（ｃ）により、このエッジ遮光型のシフタエッジ型位相シフトマスクの原理を説明する。シフタエッジ型位相シフトマスク１は、図１（ａ）に示すように、ガラス基板等の透明板２の裏面に位相シフタ３を形成したものである。ここで、位相シフタ３は、例えばＳＯＧ、Ｓｉ酸化膜、その他の光透過性膜で形成されている。このような位相シフトマスク１に光が入射したとき、位相シフタ３を透過した光と位相シフタ３以外を透過した光とでは、位相が１８０°異なるので、位相シフトマスク１を透過した光の振幅は図１（ｂ）に示すようになる。位相シフトマスク１を透過した単波長光の強度は光振幅の２乗に比例するので、図１（ｃ）に示すように位相シフタ３のエッジ４に対応する箇所で光強度は鋭く低下し、狭い遮光域が形成される。
【０００６】
しかして、このようなシフタエッジ型位相シフトマスク１を用いて例えばＴ型ゲート電極を製作する場合には、位相シフタ３のエッジ４がそれぞれのゲート電極に位置するように位相シフトマスク１を設計し、図２（ａ）〜（ｇ）に示すようにしてゲート電極を形成する。すなわち、半導体基板１１の上にネガ型フォトレジスト１２を塗布しておき、図２（ａ）に示すようなパターンの位相シフタ３を備えたシフタエッジ型位相シフトマスク１を通してフォトレジスト１２に露光する。シフタエッジ型位相シフトマスク１を通してフォトレジスト１２に露光すると、位相シフタ３のエッジ４の領域では露光されないので、露光後に現像処理すると、図２（ｂ）（ｃ）に示すように、フォトレジスト１２は位相シフタ３のエッジ部分に対応して微細な線幅の開口１３を形成される。
【０００７】
ついで、このフォトレジスト１２をベーキングした後、このフォトレジスト１２の上に再度ネガ型フォトレジスト１４を塗布し、通常マスクを用いた露光により、下層のフォトレジスト１２の開口位置に合わせて該開口１３よりも広い幅で露光する。この結果、上層のフォトレジスト１４を現像すると、下層のフォトレジスト１２の開口１３の上には、下層のフォトレジスト１２の開口１３よりも幅の広い開口１５が形成され、図２（ｄ）（ｅ）に示すように、上下の開口１５、１３が合わさって断面Ｔ型の開口となる。
【０００８】
この後、上記フォトレジスト１２、１４を用いてリフトオフ法によってゲート電極１６を形成すると、図２（ｆ）（ｇ）に示すように、サブミクロンオーダーのゲート長ｇを有する断面Ｔ型のゲート電極１６が形成される。
【０００９】
【発明が解決しようとする課題】
しかしながら、一般的に位相シフトマスクは、その製法が技術的に複雑かつ困難であるため、汎用のフォトマスクに比べて、マスクコストが高くつき、またその製作期間も長くなるという短所がある。
【００１０】
また、図３に示すように、開発過程、製造過程ともにシフタエッジ型位相シフトマスクと通常マスクを用いて光露光を行う従来方式では、ゲート電極等のパターン設計を行う場合には、試作変更や修正の都度、高価な位相シフトマスクを設計して試作する必要がある。また、製造過程でも通常マスクと共に高価な位相シフトマスクを製作する必要がある。そのため、ＦＥＴおよびＩＣの試作設計に要するマスクコストが非常に高くついていた。さらに、試作設計に多大な時間を要するので、デバイス開発期間が長くならざるを得ず、開発コストの削減が困難であった。
【００１１】
このため、図４に示すように、開発過程、製造過程ともにゲート電極等の微細パターンのみを電子ビーム（ＥＢ）露光装置を用いて作製する手法も行われる。しかし、この場合は、ゲート電極はＦＥＴ等を試作する際には高価な電子ビーム露光装置が必要になるので、開発コストが非常に高くついていた。さらに、製造過程においても電子ビーム露光装置が必要となるために高価な設備が必要となり、製造コストも非常に高価であった。
【００１２】
また、折衷方式として、図５に示すように、開発過程ではゲート電極等の微細パターンのみを電子ビーム（ＥＢ）露光装置を用いて試作評価し、製造過程においてはシフタエッジ型位相シフトマスクを用いて光露光を行うことによって量産工程へ移行する方法が用いられることもある。しかし、この方式では、開発過程において高価な電子ビーム露光装置を必要とするので、開発コストが非常に高くつき、また、製造過程で位相シフトマスクを必要とするので、マスクコストも高くつき、量産工程へ移行するまでの開発期間も長くなる問題があった。
【００１３】
本発明は、上記の従来例の問題点に鑑みてなされたものであり、その目的とするところは、開発・試作過程において汎用性を有する位相シフトマスクを用いて微細パターンを形成することにより、半導体装置の開発コストを安価にし、かつ開発期間を短くすることにある。
【００１４】
【課題を解決するための手段】
請求項１に記載の半導体装置の製造方法は、ゲート電極を備えた半導体装置の製造方法であって、透明板にシフタエッジを有する位相シフタを形成し、前記透明板のうち露光エリアの全体に、一定ピッチ毎にシフタエッジのみを配列させたフォトマスクを用い、基板の上に塗布された第１の感光膜をパターニングする工程と、前記第１の感光膜に形成された開口パターンのうち所定の開口パターンにのみゲート電極を形成する工程とを有することを特徴としている。
【００１５】
請求項２に記載の半導体装置の製造方法は、請求項１に記載した半導体装置の製造方法における前記シフタエッジを有する位相シフタが、一方向に長い一定幅のストライプ状をしていることを特徴としている。
【００１６】
請求項３に記載の半導体装置の製造方法は、請求項１又は２に記載の半導体装置の製造方法において、前記フォトマスクを用いて基板の上に前記第１の感光膜からなる一定ピッチ毎の開口パターンを形成した後、前記第１の感光膜の開口のうち不要な開口を、第１の感光膜の開口の上に塗布された第２の感光膜によって塞ぎ、第２の感光膜によって塞がれていない第１の感光膜の開口に電極を形成することで、前記所定の開口パターンにのみ前記ゲート電極を形成することを特徴としている。
【００１７】
請求項４に記載の半導体装置の製造方法は、請求項１又は２に記載の半導体装置の製造方法において、前記フォトマスクを用いて基板の上に前記第１の感光膜からなる一定ピッチ毎の開口パターンを形成した後、前記第１の感光膜の上に第２の感光膜を塗布して第１の感光膜の開口のうち不要な開口を第２の感光膜によって塞ぐと共に、所望領域において第２の感光膜を第１の感光膜の開口上で、かつ該開口よりも広い幅で開口させ、ついで、第１の感光膜の開口と第２の感光膜の開口内に断面Ｔ型の電極を形成することで、前記所定の開口パターンにのみ前記ゲート電極を形成することを特徴としている。
【００１９】
【作用】
請求項１に記載した半導体装置の製造方法によれば、一定ピッチ毎にシフタエッジのみを配列させたフォトマスクを用い、第１の感光膜に形成された開口パターンのうち所定の開口パターンにのみゲート電極を形成するようにしているので、１枚のフォトマスクによって多種の配置のゲート電極を形成することができる。従って、ＦＥＴ等の半導体装置の開発、試作工程においては１枚のフォトマスクによって種々のゲート電極配置を試作することができ、半導体装置の開発コストを安価にし、開発期間も短くすることができる。同様に、半導体装置の製造工程においても、マスク費用を安価にすることができる。
さらに、シフタエッジを配列したフォトマスクを用いているから、電子ビーム露光装置のような高価な装置を用いることなく、ステッパのような一般的な露光装置を用いて、フォトレジスト等の感光膜の露光領域ほぼ全体に微細な線幅の開口を規則的に形成することができる。
【００２０】
また、請求項３の実施形態では、第１の感光膜の上に第２の感光膜を形成して第１の感光膜の不要な開口を塞いでいるので、簡単な工程により所望領域でのみ第１の感光膜の開口を露出させることができる。
【００２１】
特に、請求項４に記載の半導体装置の製造方法であれば、規則的なパターンで開口を形成された第１の感光膜と第２の感光膜によって、所望の領域でのみゲート電極形成用の開口をあけることができると共に、その第１の感光膜と第２の感光膜によって断面Ｔ型の電極を低コストで形成することができる。
【００２３】
【発明の実施の形態】
図６は本発明の一実施形態によるシフタエッジ型位相シフトマスク２１の下面図、図７（ａ）（ｂ）は図６のＷ部拡大図及びその断面図である。このシフタエッジ型位相シフトマスクにあっては、ガラス基板のような透明板２２の下面（光出射側）のうち露光エリアの全体にエッジ遮光型の位相シフタ２３が設けられている。位相シフタ２３はストライプ状をしていて互いに平行に配列されており、一定のピッチ２ｐで並んでいる。さらに、位相シフタ２３の幅と位相シフタ２３間のスペースの間隔はいずれも等しくｐとなっており、シフタエッジ２４は一定のピッチｐで並んでいる。
【００２４】
上記のようなシフタエッジ型位相シフトマスク２１を用いて櫛形ゲート電極を有するＦＥＴ（あるいは、当該ＦＥＴを含むＭＭＩＣ）を設計試作し、さらに量産工程に移行させる場合を図８（ａ）〜（ｄ）及び図９（ｅ）〜（ｈ）により説明する。
【００２５】
図８（ａ）に示す半導体基板３１は表面に動作層を形成されたものであり、そのソース領域及びドレイン領域の上には、通常マスクとステッパ等の露光装置を用いたフォトリソグラフィによりソース電極３２及びドレイン電極３３を形成する。ここで、ソース電極３２及びドレイン電極３３は２０μｍのピッチで並んでおり、以下のようにして、これらソース電極３２とドレイン電極３３の間に２０μｍのピッチでゲート電極（櫛形ゲート電極のゲートフィンガー）４０を形成する。各ソース電極３２及びドレイン電極３３の間がゲート電極形成位置となるから、この場合ゲート電極４０間のピッチも２０μｍとなる。
【００２６】
図８（ｂ）に示すように、ソース電極３２及びドレイン電極３３を形成された半導体基板３１の上にフォトレジスト３４を塗布した後、図８（ｃ）に示すように、上記のようなシフタエッジ型位相シフトマスク２１を用いてフォトレジスト３４に露光する。このとき各ソース電極３２及びドレイン電極３３間にはいずれかのシフタエッジ２４が位置するように位相シフトマスク２１を位置決めする。
【００２７】
このためにシフタエッジ２４のピッチがｐ＝１０μｍのシフタエッジ型位相シフトマスク２１を用意し、このシフタエッジ型位相シフトマスク２１を用いて開発作業を行うとすると、シフタエッジ２４はゲート電極形成位置、ソース電極２２の中央及びドレイン電極２３の中央に対向する。
【００２８】
シフタエッジ２４と対向する箇所以外ではフォトレジスト３４は露光されて不溶性となるので、このフォトレジスト３４を現像すると、図８（ｄ）に示すようにフォトレジスト３４はソース電極３２の中央、ドレイン電極３３の中央及び両電極３２、３３間の中間において１０μｍのピッチで微細な開口３５が形成される。
【００２９】
ついで、図９（ｅ）に示すように開口３５を形成されたフォトレジスト３４の全面に異なるフォトレジスト３６を塗布した後、通常のフォトマスク３８を用いてフォトレジスト３６に露光しさらに現像することにより、図９（ｆ）に示すようにゲート電極形成位置（すなわち、１つおきの開口３５の上）に開口３５よりも幅の広い開口３７をあける。
【００３０】
こうして上下のフォトレジスト３６、３４に幅の広い開口３７と幅の狭い開口３５とが形成されたら、図９（ｇ）に示すようにゲート電極となる金属３９を蒸着法やスパッタ法を用いてフォトレジスト３６の上や開口３７、３５内に堆積させた後、不要なフォトレジスト３４、３６やゲート電極金属３９を除去すると、図９（ｈ）に示すような断面Ｔ型のゲート電極４０が形成される。ついで、微細パターン以外のレイヤーのパターンは安価な通常のマスクを用いて形成し、ＦＥＴ（もしくはＭＭｌＣ）を作製する。
【００３１】
上記実施形態では、シフタエッジ２４のピッチがｐ＝１０μｍのシフタエッジ型位相シフトマスク２１を用いて、２ｐ＝２０μｍのピッチでゲート電極４０を形成したが、シフタエッジ２４のピッチがｐ＝１０μｍの同じシフタエッジ型位相シフトマスク２１を用い、そのシフタエッジ２４で形成された開口３５を塞ぐことなく全ての開口３５を用いれば、ｐ＝１０μｍのピッチでゲート電極４０を形成することができる。あるいは、シフタエッジ２４であけられた開口３５のうち２つおきの開口３５をフォトレジスト３６の開口３７から露出させれば、３ｐ＝３０μｍのピッチでゲート電極４０を形成することができる。このようにして、シフタエッジ２４のピッチがｐ＝１０μｍのシフタエッジ型位相シフトマスク２１を用いれば、ｐ＝１０μｍの整数倍のピッチでゲート電極４０を形成することができる。
【００３２】
従って、設計試作段階においては、図１０に示すように、１枚のシフタエッジ型位相シフトマスク２１を用意しておけば、通常マスク３８だけを設計変更の都度製作することによって種々のピッチ（シフタエッジ２４のピッチｐの整数倍）のゲート電極４０を作製することができ、マスクコストが安価になり、開発期間も短縮される。さらに、高価な電子ビーム露光装置も必要ないので開発コストも安価になる。
【００３３】
なお、設計試作時の融通性を考えれば、位相シフタ２２の密度を大きくし、できるだけシフタエッジ２４のピッチを狭くすることが好ましい。しかし、シフタエッジ間隔をあまり狭くすると、位相シフトマスクの製造上の困難性、加工されたフォトレジストのパターン倒れ、位相シフタによる高次回折光の影響などが起きる恐れがあるので、これらを総合的に判断して適当なピッチにする必要がある。
【００３４】
このようにして開発試作段階が終了したら、図１０に示すように、試作段階で選択された通常マスク３８と同じ開口パターンを有する量産用の通常マスクを作製する。そして、上記シフタエッジ型位相シフトマスク２１とこの量産用の通常マスクを用いて、図８（ａ）〜（ｄ）及び図９（ｅ）〜（ｈ）のような工程により量産する。
【００３５】
よって、量産工程においても通常のマスクを作製するだけでよく、マスクコストが安価になり、量産工程においても電子ビーム露光装置のような高価な装置が必要ないので、製造コストも安価にできる。
【００３６】
この結果、前記シフタエッジ型位相シフトマスクが１枚あれば、単体のＦＥＴからＩＣまで全ての品種の開発試作から量産まで光露光法で対応でき、電子ビーム露光法と比較して、圧倒的に製造コストが低くなる。また、シフタエッジ型位相シフトマスクは半永久的に使用できるため、高価なマスクコストは今後全く発生しない。しかも、ＦＥＴのゲートはシフタエッジ型位相シフトマスクのいずれかのシフタエッジ上に配置すればよいため、設計の自由度を損なうことがない。よって、本発明によれば、大幅な開発期間の短縮と、製造コストおよびマスクコストの削減を実現でき、高周波デバイスを安価にかつタイムリーに供給することが可能になる。
【００３７】
なお、位相シフトマスク２１としては、図６及び図７に示したように、ストライプ状の位相シフタを１方向に等ピッチで配列させたものに限らず、図１１に示すように矩形状の位相シフタ２３をマトリクス状に配列したものでもよく、図１２に示すように１列毎に位相シフタ２３を上下に半ピッチずつずらせて配列したものでもよく、図１３に示すように縦ストライプ状の位相シフタ２３と横ストライプ状の位相シフタ２３を配列して格子状にしたものでもよい。また、上記実施形態では、特に櫛型ゲート電極のＦＥＴを例に説明したが、シングルゲートのＦＥＴやＩＣについても同様に作製できることは明らかである。
【００３８】
また、上記実施形態では、ストライプ状のシフトマスクを多数形成した汎用のシフタエッジ型位相シフトマスクを用いたが、汎用のマスクとしては、通常のマスクを用いてもよく、あるいはレベンソン型位相シフトマスクを用いてもよい。レベンソン型位相シフトマスク４１は、図１４（ａ）に示すように、透明板４２の下面に形成された位相シフタ４３の両端縁に沿って帯状のクロム層４４を設けたものであって、クロム層４４で遮光されるので、図１４（ｂ）のように振幅がゼロの領域が広くなり、図１４（ｃ）のように光強度が最小となる領域がシフタエッジ型位相シフトマスクよりも少し広くなっている。
【００３９】
【発明の効果】
本発明によれば、一定ピッチ毎にシフタエッジのみを配列させたフォトマスクを用い、第１の感光膜に形成された開口パターンのうち所定の開口パターンにのみ電極を形成するようにしているので、１枚のフォトマスクによって多種の配置のゲート電極を形成することができる。従って、ＦＥＴ等の半導体装置の開発、試作工程においては１枚のフォトマスクによって種々のゲート電極配置を試作することができ、半導体装置の開発コストを安価にし、開発期間も短くすることができる。同様に、半導体装置の製造工程においても、マスク費用を安価にすることができる。
【００４０】
さらに、フォトマスクとしてシフタエッジ型位相シフトマスクを用いれば、電子ビーム露光装置のような高価な露光装置を用いることなく、しかも高価なシフタエッジ型位相シフトマスクも１つ用意するだけで、通常のマスクと組み合わせることによって感光膜を種々のパターンで開口させることができる。よって、感光膜をパターニングする工程や半導体装置の製造工程において、設計試作から量産に至るまでの工程において、微細な開口パターンや微細線幅の電極などを安価なマスクコストと開発コスト、製造コストで形成することができる。また、そのデバイス開発期間も短縮することができる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）はシフタエッジ型位相シフトマスクの構造と作用原理を説明する図である。
【図２】（ａ）〜（ｇ）はシフタエッジ型位相シフトマスクを用いたゲート電極の形成方法を説明する図であって、（ｃ）は（ｂ）のＸ−Ｘ線に沿った拡大断面図、（ｅ）は（ｄ）のＹ−Ｙ線に沿った拡大断面図、（ｇ）は（ｆ）のＺ−Ｚ線に沿った拡大断面図である。
【図３】シフタエッジ型位相シフトマスクを用いた光露光でパターンを形成するようにした、ＦＥＴの設計試作から量産化までにおける従来の過程を示す図である。
【図４】電子ビーム露光でパターンを形成するようにした、ＦＥＴの設計試作から量産化までにおける従来の過程を示す図である。
【図５】電子ビーム露光とシフタエッジ型位相シフトマスクを用いた光露光を併用してパターンを形成するようにした、ＦＥＴの設計試作から量産化までにおける従来の過程を示す図である。
【図６】本発明の一実施形態によるシフタエッジ型位相シフトマスクの下面図である。
【図７】（ａ）は図６のＷ部拡大図、（ｂ）はその断面図である。
【図８】（ａ）〜（ｄ）は上記シフタエッジ型位相シフトマスクを用いてＴ型ゲート電極を作製する工程を示す図である。
【図９】（ｅ）〜（ｈ）は図８（ａ）〜（ｄ）の続図である。
【図１０】シフタエッジ型位相シフトマスクを用いた光露光でパターンを形成するようにした、ＦＥＴの設計試作から量産化までにおける本発明の過程を示す図である。
【図１１】シフタエッジ型位相シフトマスクにおける位相シフタの異なるパターンを拡大して示す下面図である。
【図１２】シフタエッジ型位相シフトマスクにおける位相シフタのさらに異なるパターンを拡大して示す下面図である。
【図１３】シフタエッジ型位相シフトマスクにおける位相シフタのさらに異なるパターンを拡大して示す下面図である。
【図１４】（ａ）（ｂ）（ｃ）はレベンソン型位相シフトマスクの構造と作用原理を説明する図である。
【符号の説明】
２１  シフタエッジ型位相シフトマスク
２２  透明板
２３  位相シフタ
２４  シフタエッジ
３２  ソース電極
３３  ドレイン電極
３４  フォトレジスト
３６  フォトレジスト
３８  通常マスク
３９  ゲート電極金属
４０  ゲート電極
【図１】
0004352296.tif 000002
【図２】
0004352296.tif 000003
【図３】
0004352296.tif 000004
【図４】
0004352296.tif 000005
【図５】
0004352296.tif 000006
【図６】
0004352296.tif 000007
【図７】
0004352296.tif 000008
【図８】
0004352296.tif 000009
【図９】
0004352296.tif 000010
【図１０】
0004352296.tif 000011
【図１１】
0004352296.tif 000012
【図１２】
0004352296.tif 000013
【図１３】
0004352296.tif 000014
【図１４】
0004352296.tif 000015