(57)【特許請求の範囲】
【請求項１】
基板上に、ｎ型の半導体層と、実質的に真性な微結晶半導体層と、ｐ型の微結晶半導体層と、透明電極とをこの順に備えた光起電力素子において、前記ｐ型の微結晶半導体層の前記基板とは反対側であって前記透明電極との間に、膜厚が５０Å〜２００Åの非晶質半導体層を備えていることを特徴とする光起電力素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光起電力素子に関し、特に、光電変換層として微結晶半導体層を用いた微結晶系の光起電力素子に関する。
【０００２】
【従来の技術】
近年、地球環境問題への関心の高まりに伴って、クリーンなエネルギを得る太陽光発電が脚光を浴びている。太陽光発電を行う光起電力素子の材料としては、従来から、安価で容易に大面積の半導体素子を形成できる非晶質シリコン（以下、ａ−Ｓｉ：Ｈ），非晶質シリコンゲルマニウム（以下、ａ−ＳｉＧｅ：Ｈ）等の薄膜非晶質半導体が用いられている。そして、これらの非晶質半導体を用いた光起電力素子の一つに、ａ−Ｓｉ：Ｈ，ａ−ＳｉＧｅ：Ｈ等の非晶質半導体層を光電変換層に用いたものがある。この種の光起電力素子では、膜厚が薄くても十分な光吸収が可能であるという非晶質半導体の特徴を生かし、材料費を抑えて製造コストを低減できるという利点がある。
【０００３】
しかしながら、非晶質半導体を光電変換層に使用した光起電力素子では、長時間の光照射によって光電変換特性が低下する現象、所謂光劣化が生じることが知られている。この光劣化は、長期的に見た場合、太陽光発電によって得られるエネルギが低減していくことを意味しており、光電変換層に使用する他の半導体材料の開発が望まれている。そこで、微結晶シリコン（以下、μｃ−Ｓｉ：Ｈ），微結晶シリコンゲルマニウム（以下、μｃ−ＳｉＧｅ：Ｈ）等の薄膜微結晶半導体を光電変換層に用いた光起電力素子の研究が進んでいる。
【０００４】
図１１は、μｃ−Ｓｉ：Ｈを光電変換層に用いた光起電力素子の従来の一例の構成図である。図１１において、１０１はガラス板上に電極を形成してなる電極付きの基板であり、この基板１０１上に、ｎ型μｃ−Ｓｉ：Ｈ層１０２、光電変換層としてのｉ型μｃ−Ｓｉ：Ｈ層１０３、ｐ型μｃ−Ｓｉ：Ｈ層１０４、及び、ＩＴＯ（Indium Tin Oxide）からなる表面側の透明電極１０５がこの順に積層形成されている。
【０００５】
図１２は、μｃ−Ｓｉ：Ｈを光電変換層に用いた光起電力素子の従来の他の例の構成図である。図１２において図１１と同一部分には同一番号を付してそれらの説明は省略する。図１２に示す構成の光起電力素子では、ｉ型μｃ−Ｓｉ：Ｈ層１０３とｐ型μｃ−Ｓｉ：Ｈ層１０４との間に、アロイ系の半導体層であるｉ型μｃ−ＳｉＣ：Ｈ層（微結晶シリコンカーバイド層）１０６をバッファ層として設けている。
【０００６】
【発明が解決しようとする課題】
しかしながら、微結晶半導体を光電変更層に用いた光起電力素子の研究を続けていく中で、このような光起電力素子にあっても、その形成条件によっては、非晶質半導体を光電変換層に用いた光起電力素子と同様に、自然劣化，光劣化等の劣化現象が生じることが判明した。
【０００７】
微結晶半導体を光電変換層に用いた光起電力素子では、特に高い変換効率が得られるような形成条件にて製造した場合に、この劣化現象は顕著となることが多いことが判明した。形成条件を異ならせて、図１２に示す構成を有する２種の光起電力素子（従来例１：変換効率の初期値が比較的低い光起電力素子，従来例２：変換効率の初期値が比較的高い光起電力素子）を製造し、それらの光起電力素子に光劣化実験（実験条件が２５℃，５００ｍＷ／ｃｍ2 ，１６０分である加速劣化試験）を行った。その結果を下記表１に示す。なお、表中での劣化率（％）は、劣化実験前後における変換効率の減少の劣化実験前における変換効率に対する百分率を表しており、具体的に、劣化率（％）＝｛（劣化実験前の変換効率−劣化実験後の変換効率）÷劣化実験前の変換効率｝×１００で求められたものである。
【０００８】
【表１】
0004243046.tif 000002
【０００９】
初期の変換効率が比較的低い起電力素子（従来例１）では光劣化は少ない。これに対して、初期の変換効率が比較的高い起電力素子（従来例２）では顕著な光劣化の発生が見られている。
【００１０】
このように、微結晶半導体を光電変換層に用いた従来の光起電力素子では、変換効率の初期値を高くしておいても劣化の発生によって経時的に変換効率が低減して、非晶質半導体を光電変換層に用いた光起電力素子に比べてより高い変換効率の達成が行えなかった。そこで、微結晶半導体を光電変換層に用いた光起電力素子におけるこのような劣化現象に対する対策が望まれている。
【００１１】
本発明は斯かる事情に鑑みてなされたものであり、劣化現象を抑制して高い変換効率を達成できる、微結晶半導体を光電変換層に用いた光起電力素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
微結晶半導体を光電変換層に用いた光起電力素子にあって、このような劣化現象が起こる原因として、光電変換層として機能する微結晶半導体層の結晶粒界にＣ，Ｏ，Ｎ等の不純物が混入することが考えられる。このような不純物は、その光起電力素子を製造する工程中にセルが大気に暴露されて大気中から微結晶半導体層（光電変換層）中に混入するか、または、微結晶半導体層（光電変換層）上に積層形成する透明電極（ＩＴＯ）及び／またはμｃ−ＳｉＣ：Ｈ層等のバッファ層の材料から微結晶半導体層（光電変換層）中に混入する。そこで、本発明では、このような不純物の混入を抑制するための非晶質半導体層を、微結晶半導体層（光電変換層）の基板とは反対側であって透明電極との間に備えるようにする。この非晶質半導体層は、これらの不純物のバリアとして機能し、これらの不純物が微結晶半導体層（光電変換層）中に混入することを防止する。この結果、不純物の微結晶半導体層（光電変換層）への混入は低減され、光起電力素子の劣化現象は抑制されて高い変換効率を実現できる。
【００１３】
本発明に係る光起電力素子は、基板上に、ｎ型の半導体層と、実質的に真性な微結晶半導体層と、ｐ型の微結晶半導体層と、透明電極とをこの順に備えた光起電力素子において、前記ｐ型の微結晶半導体層の前記基板とは反対側であって前記透明電極との間に、膜厚が５０Å〜２００Åの非晶質半導体層を備えていることを特徴とする。
【００１４】
本発明にあっては、ｎ型の半導体層，微結晶半導体層（光電変換層）、ｐ型の微結晶半導体層および透明電極を基板側からこの順に積層した構成を有する光起電力素子において、ｐ型の微結晶半導体層の基板とは反対側であって透明電極との間に、例えばｐ型の微結晶半導体層上に非晶質半導体層を備えており、不純物の微結晶半導体層（光電変換層）への混入を防止する。
【００１５】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
（第１実施の形態）
図１は、請求項１に対応する第１実施の形態による光起電力素子の構成図である。図１において、１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板１上に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層２、光電変換層となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：Ｈ層３、第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：Ｈ層４、非晶質半導体層としてのｐ型ａ−Ｓｉ：Ｈ層５、及び、ＩＴＯからなる表面側の透明電極６がこの順に積層形成されている。
【００１６】
この第１実施の形態におけるｎ型μｃ−Ｓｉ：Ｈ層２，ｉ型μｃ−Ｓｉ：Ｈ層３，ｐ型μｃ−Ｓｉ：Ｈ層４及びｐ型ａ−Ｓｉ：Ｈ層５は、公知のプラズマＣＶＤ法にて形成する。各半導体層における形成条件の一例を下記表２に示す。
【００１７】
【表２】
0004243046.tif 000003
【００１８】
第１実施の形態では、ｐ型μｃ−Ｓｉ：Ｈ層４上にｐ型ａ−Ｓｉ：Ｈ層５を設けているため、Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３（光電変換層）への混入がｐ型ａ−Ｓｉ：Ｈ層５にて抑制されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層３（光電変換層）の不純物は低減されて変換効率を向上できる。
（第１参考の形態）
図２は、第１参考の形態による光起電力素子の構成図である。図２において、１１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板１１上に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層１２、光電変換層となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：Ｈ層１３、非晶質半導体層としてのｉ型ａ−Ｓｉ：Ｈ層１４、第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：Ｈ層１５、及び、ＩＴＯからなる表面側の透明電極１６がこの順に積層形成されている。
【００１９】
この第１参考の形態におけるｎ型μｃ−Ｓｉ：Ｈ層１２，ｉ型μｃ−Ｓｉ：Ｈ層１３，ｉ型ａ−Ｓｉ：Ｈ層１４及びｐ型μｃ−Ｓｉ：Ｈ層１５は、公知のプラズマＣＶＤ法にて形成する。各半導体層における形成条件の一例を下記表３に示す。
【００２０】
【表３】
0004243046.tif 000004
【００２１】
第１参考の形態では、ｉ型μｃ−Ｓｉ：Ｈ層１３（光電変換層）とｐ型μｃ−Ｓｉ：Ｈ層１５との間にｉ型ａ−Ｓｉ：Ｈ層１４を設けているため、Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層１３（光電変換層）への混入がｉ型ａ−Ｓｉ：Ｈ層１４にて抑制されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層１３（光電変換層）の不純物は低減されて変換効率を向上できる。なお、不純物の混入を防止するａ−Ｓｉ：Ｈ層１４はｐ型であっても良い。
（第２参考の形態）
図３は、第２参考の形態による光起電力素子の構成図である。図３において、２１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板２１上に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層２２、光電変換層となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：Ｈ層２３、非晶質半導体層としてのｉ型ａ−Ｓｉ：Ｈ層２４、バッファ層として機能する真性なアロイ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ層２５、第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：Ｈ層２６、及び、ＩＴＯからなる表面側の透明電極２７がこの順に積層形成されている。
【００２２】
この第２参考の形態におけるｎ型μｃ−Ｓｉ：Ｈ層２２，ｉ型μｃ−Ｓｉ：Ｈ層２３，ｉ型ａ−Ｓｉ：Ｈ層２４，ｉ型μｃ−ＳｉＣ：Ｈ層２５及びｐ型μｃ−Ｓｉ：Ｈ層２６は、公知のプラズマＣＶＤ法にて形成する。各半導体層における形成条件の一例をを下記表４に示す。
【００２３】
【表４】
0004243046.tif 000005
【００２４】
第２参考の形態では、ｉ型μｃ−Ｓｉ：Ｈ層２３（光電変換層）とｉ型μｃ−ＳｉＣ：Ｈ層２５との間にｉ型ａ−Ｓｉ：Ｈ層２４を設けているため、Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層２３（光電変換層）への混入がｉ型ａ−Ｓｉ：Ｈ層２４にて抑制されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層２３（光電変換層）の不純物は低減されて変換効率を向上できる。
【００２５】
光電変換層への不純物の混入を抑制するためのａ−Ｓｉ：Ｈ層を設けた上述の第１実施の形態、第１〜第２参考の形態の光起電力素子と、このようなａ−Ｓｉ：Ｈ層を設けていない前述した従来例２の光起電力素子とに対して、自然劣化実験（実験条件は大気中に１週間放置）を行った。その結果を下記表５に示す。
【００２６】
【表５】
0004243046.tif 000006
【００２７】
劣化率が２．８５％を呈した従来例２と比べて、本発明の光起電力そしでは第１実施の形態、第１〜第２参考の形態の何れにあっても劣化率を１％未満に低減できた。
【００２８】
また、第１実施の形態、第１〜第２参考の光起電力素子と、従来例２の光起電力素子とに対して、光劣化実験（実験条件が２５℃，５００ｍＷ／ｃｍ2 ，１６０分である加速劣化試験）を行った。その結果を下記表６に示す。
【００２９】
【表６】
0004243046.tif 000007
【００３０】
劣化率が７．８４％に達した従来例２と比べて、本発明の光起電力素子では第１実施の形態、第１〜第２参考の形態の何れにあっても劣化率を３％未満に低減できた。
【００３１】
本発明の更に他の実施の形態について、以下に説明する。
（第２実施の形態）
図４は、第２実施の形態による光起電力素子の構成図である。図４において、３１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板３１上に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層３２、光電変換層となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：Ｈ層３３、バッファ層として機能する真性なアロイ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ層３４、第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：Ｈ層３５、非晶質半導体層としてのｐ型ａ−Ｓｉ：Ｈ層３６、及び、ＩＴＯからなる表面側の透明電極３７がこの順に積層形成されている。
【００３２】
第２実施の形態では、ｐ型μｃ−Ｓｉ：Ｈ層３５上にｐ型ａ−Ｓｉ：Ｈ層３６を設けているため、Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３３（光電変換層）への混入がｐ型ａ−Ｓｉ：Ｈ層３６にて抑制されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層３３（光電変換層）の不純物は低減されて変換効率を向上できる。
（第３参考の形態）
図５は、第３参考の形態による光起電力素子の構成図である。図５において、４１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板４１上に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層４２、光電変換層となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：Ｈ層４３、バッファ層として機能する真性なアロイ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ層４４、非晶質半導体層としてのｉ型ａ−Ｓｉ：Ｈ層４５、第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：Ｈ層４６、及び、ＩＴＯからなる表面側の透明電極４７がこの順に積層形成されている。
【００３３】
第３参考の形態では、ｉ型μｃ−ＳｉＣ：Ｈ層４４とｐ型μｃ−Ｓｉ：Ｈ層４６との間にｉ型ａ−Ｓｉ：Ｈ層４５を設けているため、Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層４３（光電変換層）への混入がｉ型ａ−Ｓｉ：Ｈ層４５にて抑制されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層４３（光電変換層）の不純物は低減されて変換効率を向上できる。なお、不純物の混入を防止するａ−Ｓｉ：Ｈ層４５はｐ型であっても良い。
（第４参考の形態）
図６は、第４参考の形態による光起電力素子の構成図である。図６において、５１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板５１上に、ｎ型μｃ−Ｓｉ：Ｈ層５２、ｉ型μｃ−ＳｉＣ：Ｈ層５３、光電変換層となるｉ型μｃ−Ｓｉ：Ｈ層５４、ｉ型μｃ−Ｓｉ：Ｈ層５４（光電変換層）への不純物の混入を防止するｉ型ａ−Ｓｉ：Ｈ層５５、ｐ型μｃ−Ｓｉ：Ｈ層５６、及び、表面側の透明電極５７（ＩＴＯ）がこの順に積層形成されている。なお、光電変換層への不純物の混入を防止するａ−Ｓｉ：Ｈ層５５はｐ型であっても良い。
（第３実施の形態）
図７は、第３実施の形態による光起電力素子の構成図である。図７において、６１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板６１上に、ｎ型μｃ−Ｓｉ：Ｈ層６２、ｉ型μｃ−ＳｉＣ：Ｈ層６３、光電変換層となるｉ型μｃ−Ｓｉ：Ｈ層６４、ｐ型μｃ−Ｓｉ：Ｈ層６５、ｉ型μｃ−Ｓｉ：Ｈ層６４（光電変換層）への不純物の混入を防止するｐ型ａ−Ｓｉ：Ｈ層６６、及び、表面側の透明電極６７（ＩＴＯ）がこの順に積層形成されている。
（第５参考の形態）
図８は、第５参考の形態による光起電力素子の構成図である。図８において、７１はガラス板上に光反射性の電極を形成してなる電極付きの基板であり、この基板７１上に、ｎ型μｃ−Ｓｉ：Ｈ層７２、ｉ型μｃ−ＳｉＣ：Ｈ層７３、光電変換層となるｉ型μｃ−Ｓｉ：Ｈ層７４、ｉ型μｃ−Ｓｉ：Ｈ層７４（光電変換層）への不純物の混入を防止するｉ型ａ−Ｓｉ：Ｈ層７５、ｉ型μｃ−ＳｉＣ：Ｈ層７６、ｐ型μｃ−Ｓｉ：Ｈ層７７、及び、表面側の透明電極７８（ＩＴＯ）がこの順に積層形成されている。
【００３４】
次に、上述した各実施の形態において光電変換層への不純物の混入を防止するために設けるｐ型またはｉ型のａ−Ｓｉ：Ｈ層の膜厚の最適値について説明する。図９は、このａ−Ｓｉ：Ｈ層の膜厚と劣化率との関係を示すグラフである。図９の結果から、劣化率を低減させるためにはａ−Ｓｉ：Ｈ層の膜厚を５０Å以上にする必要があることが分かる。
【００３５】
図１０は、このａ−Ｓｉ：Ｈ層の膜厚と変換効率との関係を示すグラフである。図１０の結果から、ａ−Ｓｉ：Ｈ層の膜厚が厚くなりすぎると変換効率が低下するので、その膜厚は２００Å以下にする必要があることが分かる。以上のことから、光電変換層への不純物の混入を防止するために設けるｐ型またはｉ型のａ−Ｓｉ：Ｈ層の膜厚は、５０Å〜２００Åにすることが好ましい。
【００３６】
なお、上述した実施の形態では、光電変換層としてμｃ−Ｓｉ：Ｈ層を用いる場合について説明したが、μｃ−ＳｉＧｅ：Ｈ層を光電変換層に用いる構成の光起電力素子についても、非晶質半導体層を設けることによって光電変換層への不純物の混入を抑制できることは勿論である。
【００３７】
また、本発明の特徴部分である非晶質半導体層としてａ−Ｓｉ：Ｈ層を用いる場合について説明したが、ａ−ＳｉＧｅ：Ｈ層を用いるようにしても同様の効果を奏する。また、非晶質半導体層は、プラズマＣＶＤ法にて形成することとしたが、スパッタリング法，ＥＣＲ法，熱ＣＶＤ法，光ＣＶＤ法等の他の方法によって形成しても同様の効果を奏する。
【００３８】
更に、光電変換層が１層である１つの発電ユニットのみを有するシングルタイプの光起電力素子を例にして説明したが、光電変換層が複数となるように複数の発電ユニットを有するタンデムタイプの光起電力素子の少なくとも１つの発電ユニットの構成に関して、本発明を適用できることは勿論である。
【００３９】
【発明の効果】
以上のように本発明では、微結晶半導体からなる光電変換層の基板とは反対側であって前記透明電極との間に、Ｃ，Ｏ，Ｎ等の不純物の光電変換層への混入を防止するための膜厚が５０Å〜２００Åの非晶質半導体層を設けるようにしたので、不純物が光電変換層へ混入されることを抑制できて、光電変換層に微結晶半導体を用いる光起電力素子における自然劣化，光劣化等の劣化現象を低減でき、低い劣化率と高い変換効率とを併せて実現した微結晶系の光起電力素子を提供することができる。
【図面の簡単な説明】
【図１】  第１実施の形態による光起電力素子の構成図である。
【図２】  第１参考の形態による光起電力素子の構成図である。
【図３】  第２参考の形態による光起電力素子の構成図である。
【図４】  第２実施の形態による光起電力素子の構成図である。
【図５】  第３参考の形態による光起電力素子の構成図である。
【図６】  第４参考の形態による光起電力素子の構成図である。
【図７】  第３実施の形態による光起電力素子の構成図である。
【図８】  第５参考の形態による光起電力素子の構成図である。
【図９】  ａ−Ｓｉ：Ｈ層の膜厚と劣化率との関係を示すグラフである。
【図１０】  ａ−Ｓｉ：Ｈ層の膜厚と変換効率との関係を示すグラフである。
【図１１】  従来の光起電力素子の一例の構成図である。
【図１２】  従来の光起電力素子の他の例の構成図である。
【符号の説明】
１，１１，２１，３１，４１，５１，６１，７１  基板
２，１２，２２，３２，４２，５２，６２，７２  ｎ型μｃ−Ｓｉ：Ｈ層
３，１３，２３，３３，４３，５４，６４，７４  ｉ型μｃ−Ｓｉ：Ｈ層（光電変換層）
４，１５，２６，３５，４６，５６，６５，７７  ｐ型μｃ−Ｓｉ：Ｈ層
５，３６，６６  ｐ型ａ−Ｓｉ：Ｈ層
１４，２４，４５，５５，７５  ｉ型ａ−Ｓｉ：Ｈ層
２５，３４，４４，５３，６３，７３，７６  ｉ型μｃ−ＳｉＣ：Ｈ層
６，１６，２７，３７，４７，５７，６７，７８  透明電極
【図１】
0004243046.tif 000008
【図２】
0004243046.tif 000009
【図３】
0004243046.tif 000010
【図４】
0004243046.tif 000011
【図５】
0004243046.tif 000012
【図６】
0004243046.tif 000013
【図７】
0004243046.tif 000014
【図８】
0004243046.tif 000015
【図９】
0004243046.tif 000016
【図１０】
0004243046.tif 000017
【図１１】
0004243046.tif 000018
【図１２】
0004243046.tif 000019