(57)【特許請求の範囲】
【請求項１】
アクセス命令に応じてプリチャージ動作を自動実行するオートプリチャージ機能を有する半導体記憶装置の制御装置であって、
上記半導体記憶装置に対するアクセス要求を受信する要求受信回路と、
上記要求受信回路により受信したアクセス要求に基づいて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する判定回路と、
上記判定回路による判定結果に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令または上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給する命令出力回路と、
上記半導体記憶装置における所定の領域を示すアドレス情報を設定する領域設定回路とを備え、
上記アクセス要求は、上記半導体記憶装置に対してアクセスするアクセスアドレス情報を有し、
上記判定回路は、上記領域設定回路に設定されたアドレス情報と、上記要求受信回路により受信したアクセス要求のアクセスアドレス情報とを比較して、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする半導体記憶装置の制御装置。
【請求項２】
上記領域設定回路は、上記オートプリチャージ機能を有効にする上記アクセス命令にてアクセスする上記半導体記憶装置の領域を示すアドレス情報を設定し、
上記判定回路は、上記要求受信回路により受信したアクセス要求のアクセスアドレス情報が上記領域設定回路に設定されたアドレス情報に含まれる場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする請求項１に記載の半導体記憶装置の制御装置。
【請求項３】
上記領域設定回路は、上記オートプリチャージ機能を無効にする上記アクセス命令にてアクセスする上記半導体記憶装置の領域を示すアドレス情報を設定し、
上記判定回路は、上記要求受信回路により受信したアクセス要求のアクセスアドレス情報と上記領域設定回路に設定されたアドレス情報とが異なる場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする請求項１に記載の半導体記憶装置の制御装置。
【請求項４】
上記要求受信回路は、上記アクセス要求とともにアクセスタイプを示す信号を受信し、
上記判定回路は、上記要求受信回路により受信したアクセスタイプを示す信号に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする請求項１に記載の半導体記憶装置の制御装置。
【請求項５】
上記アクセス要求は、転送するデータ量を示すデータサイズ情報を有し、
上記要求受信回路により受信したアクセス要求のデータサイズ情報に基づいて、上記半導体記憶装置に対するアクセス回数を算出する転送回数演算回路をさらに備え、
上記判定回路は、上記転送回数演算回路により算出されたアクセス回数に基づいて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする請求項１に記載の半導体記憶装置の制御装置。
【請求項６】
上記転送回数演算回路は、上記半導体記憶装置に対するアクセス回数を計数するための計数回路を備え、
上記判定回路は、上記計数回路による計数値に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする請求項５に記載の半導体記憶装置の制御装置。
【請求項７】
上記要求受信回路は、複数のマスタ回路からそれぞれ出力される上記半導体記憶装置に対するアクセス要求を受信し、
上記判定回路は、上記要求受信回路により受信したアクセス要求を出力したマスタ回路に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする請求項１に記載の半導体記憶装置の制御装置。
【請求項８】
上記要求受信回路により受信したアクセス要求に対し、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するマスタ回路を設定するマスタ設定回路をさらに備えることを特徴とする請求項７に記載の半導体記憶装置の制御装置。
【請求項９】
上記要求受信回路により受信したアクセス要求がリードアクセス要求であった際に、上記アクセス要求により指定される領域のデータに加え、上記指定される領域に連続した所定の領域のデータを読み出すための先読み制御回路をさらに備え、
上記判定回路は、上記要求受信回路により受信したアクセス要求がリードアクセス要求のときには、上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする請求項１に記載の半導体記憶装置の制御装置。
【請求項１０】
アクセス命令に応じてプリチャージ動作を自動実行するオートプリチャージ機能を有する半導体記憶装置の制御方法であって、
上記半導体記憶装置に対するアクセス要求を受信し、
受信した上記アクセス要求が有する上記半導体記憶装置に対してアクセスするアクセスアドレス情報と、設定された上記半導体記憶装置における所定の領域を示すアドレス情報との比較を行って上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定し、
上記判定結果に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令または上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給することを特徴とする半導体記憶装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置の制御装置および半導体記憶装置の制御方法に関し、特に、オートプリチャージ機能を有する半導体記憶装置の制御装置に用いて好適なものである。
【０００２】
【従来の技術】
従来から、ＤＲＡＭ（Dynamic Random Access Memory）において、外部インタフェースが一定の周期のクロック信号に同期して動作するＳＤＲＡＭ（Synchronous ＤＲＡＭ）があった。
【０００３】
図１１は、従来のＳＤＲＡＭにおける読み出し動作（以下、「リード動作」とも称す。）のタイミングチャートである。
図１１において、（Ａ）は後述するオートプリチャージ付きのリードコマンドを用いない場合のリード動作のタイミングチャートであり、（Ｂ）はオートプリチャージ付きのリードコマンドを用いた場合のリード動作のタイミングチャートである。
【０００４】
まず、図１１（Ａ）のオートプリチャージ付きのリードコマンドを用いない場合のリード動作について説明する。
時刻Ｔ61において、図示しない制御装置から出力されたロウアドレスを含むアクティブコマンドＡＣＴＶがＳＤＲＡＭに供給されると、ＳＤＲＡＭは、当該ロウアドレスにより指定されたページをアクティブ状態にする。アクティブコマンドＡＣＴＶを出力してから期間ｔＲＣＤ（リードコマンドＲＥＡＤが出力可能となる期間）が経過した時刻Ｔ63において、制御装置から出力されたカラムアドレスを含むリードコマンドＲＥＡＤがＳＤＲＡＭに供給される。リードコマンドＲＥＡＤを出力してから期間ｔＣＬが経過した時刻以降の時刻Ｔ65において、ＳＤＲＡＭは、アクティブコマンドＡＣＴＶによりアクティブ状態にしたページ内の当該カラムアドレスにより指定されたアドレスに記憶されているデータＤＴを出力（リード）する。
【０００５】
その後、例えば、アクティブ状態にしたページと異なるページ（時刻Ｔ61において、出力されたアクティブコマンドＡＣＴＶに含むロウアドレスと異なるロウアドレス）に対してリード動作を行う場合には、アクティブコマンドＡＣＴＶを出力してから期間ｔＲＡＳが経過した時刻Ｔ66において、制御装置はプリチャージコマンドＰＲＥをＳＤＲＡＭに供給する。ＳＤＲＡＭは、プリチャージコマンドＰＲＥが供給されると、アクティブ状態にしたページのデータを再び同じアドレスに書き込むプリチャージ動作を行って、当該ページをアイドル状態にする。そして、時刻Ｔ66から期間ｔＲＰが経過した時刻Ｔ68において、制御装置はアクティブコマンドＡＣＴＶを出力することが可能となり、以降同様の動作を行う。
【０００６】
次に、図１１（Ｂ）のオートプリチャージ付きのリードコマンドを用いた場合のリード動作について説明する。
時刻Ｔ81において、図示しない制御装置から出力されたロウアドレスを含むアクティブコマンドＡＣＴＶがＳＤＲＡＭに供給されると、ＳＤＲＡＭは、当該ロウアドレスにより指定されたページをアクティブ状態にする。アクティブコマンドＡＣＴＶを出力してから所定の期間が経過した時刻Ｔ85において、制御装置から出力されたカラムアドレスを含むオートプリチャージ付きのリードコマンドＲＥＡＤＡがＳＤＲＡＭに供給される。なお、上記所定の期間は、アクティブコマンドＡＣＴＶを出力してから期間ｔＲＣＤ（リードコマンドＲＥＡＤＡが出力可能となる期間）、およびアクティブコマンドＡＣＴＶを出力した後、プリチャージ動作が可能な期間ｔＲＡＳからバースト長に応じた期間ｔＢＬを減じた期間が経過した期間である。
【０００７】
その後、リードコマンドＲＥＡＤＡが供給されたＳＤＲＡＭは、バースト長に応じた期間ｔＢＬ後の時刻Ｔ86において、アクティブ状態にしたページのデータを再び同じアドレスに書き込むプリチャージ動作を開始し、当該ページをアイドル状態にする。また、ＳＤＲＡＭは、時刻Ｔ87において、アクティブ状態にしたページ内の当該カラムアドレスにより指定されたアドレスに記憶されているデータＤＴを出力（リード）する。このように、ＳＤＲＡＭは、オートプリチャージ付きのリードコマンドＲＥＡＤＡが供給されると、カラムアドレスにより指定されたアドレスのデータを出力するとともに、自動的にプリチャージ動作を行う。その後、時刻Ｔ86から期間ｔＲＰが経過した時刻Ｔ88において、制御装置はアクティブコマンドＡＣＴＶを出力することが可能となる。
【０００８】
なお、同様に従来のＳＤＲＡＭにおける書き込み動作（以下、「ライト動作」とも称す。）においても、ライト動作とともにプリチャージ動作を自動的に行うオートプリチャージ付きのライトコマンドＷＲＩＴＡがあった。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来のＳＤＲＡＭにおいては、上述したようなリード動作またはライト動作と、プリチャージ動作とを１つのリードコマンドにて行うことが可能なオートプリチャージ付きのリードコマンドＲＥＡＤＡ、ライトコマンドＷＲＩＴＡがあるにもかかわらず、例えば、アクティブコマンドＡＣＴＶを出力してからプリチャージ動作を行うことが可能な期間ｔＲＡＳ（図１１（Ｂ）においては５クロックの期間）等の種々のタイミング制約により、データ転送効率等の性能改善を図ることができないため、オートプリチャージ付きのリードコマンドＲＥＡＤＡ、ライトコマンドＷＲＩＴＡは、ほとんど利用されていなかった。
【００１０】
ところが、最近、ＦＣＲＡＭ（Fast Cycle ＲＡＭ）と呼ばれるメモリが用いられるようになり、上記期間ｔＲＡＳ等の種々のタイミング制約が大幅に緩和された。上記ＦＣＲＡＭでは、アクティブコマンドが供給された１クロック後にプリチャージ動作を行うことができる、すなわち連続してコマンドを供給し動作させることができるため、オートプリチャージ付きのリードコマンド、ライトコマンドによりデータ転送効率等の性能改善を図ることができる。
【００１１】
しかしながら、オートプリチャージ付きのリードコマンド、ライトコマンドのみを用いた場合には、ＦＣＲＡＭは、当該オートプリチャージ付きのリードコマンド、ライトコマンドにより指定されたアドレスに対するデータのリード動作またはライト動作後、アクティブ状態にしたページは必然的にアイドル状態になってしまう。そのため、同じページに対してリード動作またはライト動作を行う場合には、制御装置は、アクティブコマンドをＦＣＲＡＭに再び供給しなければならず、オートプリチャージ付きのリードコマンド、ライトコマンドのみを用いると、データ転送効率等の性能が低くなってしまうことがあった。
【００１２】
本発明は、このような問題を解決するためになされたものであり、半導体記憶装置に供給するコマンドを適切に制御し、データ転送効率を向上させることができるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体記憶装置の制御装置は、半導体記憶装置に対するアクセス要求に基づいて、プリチャージ動作を自動実行するオートプリチャージ機能を有効にするアクセス命令を半導体記憶装置に供給するか否か判定し、その判定結果に応じたアクセス命令を半導体記憶装置に供給する。半導体記憶装置に対するアクセス要求は、半導体記憶装置に対してアクセスするアクセスアドレス情報を有し、そのアクセスアドレス情報と、設定された半導体記憶装置における所定の領域を示すアドレス情報とを比較して、オートプリチャージ機能を有効にするアクセス命令を供給するか否か判定する。
上記のように構成した本発明によれば、半導体記憶装置に対するアクセス要求が、オートプリチャージ機能を有効にするアクセス命令を供給するのに適しているか否か判断して、適切なアクセス命令であるコマンドを半導体記憶装置に供給することができるようになる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。
【００１５】
図１において、マスタ１１は、ＦＣＲＡＭ（メモリ）１８に対するアクセス（データ転送）要求を行うためのアクセス要求信号ＲＥＱを制御装置１２に供給するとともに、制御装置１２に対して入出力データＤＴＯの授受を行う。このマスタ１１は、例えば、ＣＰＵおよびＤＭＡＣ（Direct Memory Access Controller）により構成される。上記アクセス要求信号ＲＥＱには、アクセスの種別（リードアクセスまたはライトアクセス）を示すアクセス種別情報、およびアクセスするＦＣＲＡＭ１８のアドレスを示すアドレス情報が含まれる。なお、転送するデータサイズの情報等をさらに含むようにしても良い。
【００１６】
制御装置１２は、要求受付部１３、領域設定レジスタ１４、オートプリチャージ判定部１５、コマンド制御部１６およびデータ転送部１７により構成され、マスタ１１から供給されるアクセス要求信号ＲＥＱに応じたメモリ制御信号ＣＴＬをＦＣＲＡＭ１８に供給する。
【００１７】
要求受付部１３は、アクセス要求信号ＲＥＱによるマスタ１１からのＦＣＲＡＭ１８に対するアクセス要求を受け付け、アクセス種別情報およびアドレス情報等を出力する。領域設定レジスタ１４は、ＦＣＲＡＭ１８にアクセスする際に、オートプリチャージ付きのコマンド（リードコマンドＲＥＡＤＡまたはライトコマンドＷＲＩＴＡ）を用いる領域（アドレス）を設定するレジスタである。例えば、ＦＣＲＡＭ１８において、プログラムのように連続したアドレスにデータが書き込まれ、読み出す際に連続したアドレスで読み出すことが多いプログラム領域と、任意のアドレスにデータが書き込まれ、読み出す際に不連続（ランダム）なアドレスを指定して読み出すことが多いデータ領域とがある場合には、領域設定レジスタ１４には、ＦＣＲＡＭ１８におけるデータ領域等をオートプリチャージ付きのコマンドを用いる領域として設定する。
【００１８】
オートプリチャージ判定部１５は、要求受付部１３から供給されるアドレス情報に示されるアドレスと、領域設定レジスタ１４に設定されているアドレスとを比較し、上記アドレス情報に示されるアドレスがオートプリチャージ付きのコマンドを用いる領域であるか否か判定する。コマンド制御部１６は、オートプリチャージ判定部１５による判定の結果、およびアクセス要求信号ＲＥＱのアクセス種別情報、アドレス情報に基づいて、ＦＣＲＡＭ１８に対して出力するコマンドを決定し、当該コマンドを含むメモリ制御信号ＣＴＬをＦＣＲＡＭ１８に供給する。
【００１９】
また、データ転送部１７は、マスタ１１から供給される入出力データＤＴＯをメモリデータＭＤＴとしてＦＣＲＡＭ１８に供給したり、ＦＣＲＡＭ１８から供給されるメモリデータＭＤＴを入出力データＤＴＯとしてマスタ１１に供給したりする。
【００２０】
ＦＣＲＡＭ１８は、ＳＤＲＡＭと同様のインタフェースを有しており、制御装置１２から供給されるメモリ制御信号ＣＴＬに従い、指定されたアドレスにメモリデータＭＤＴを書き込んだり（ライト動作）、指定されたアドレスからデータを読み出してメモリデータＭＤＴとして制御装置１２に供給したりする（リード動作）。
【００２１】
次に、動作について説明する。
なお、以下の説明では、領域設定レジスタ１４には、ＦＣＲＡＭ１８にアクセスする際に、オートプリチャージ付きのコマンドを用いる領域（アドレス）が予め設定されているものとする。
【００２２】
まず、マスタ１１がアクセス要求信号ＲＥＱを制御装置１２に出力し、ＦＣＲＡＭ１８に対するアクセスを要求する。上記アクセス要求信号ＲＥＱが供給された制御装置１２内の要求受付部１３は、マスタ１１からのアクセス要求を受け付け、当該アクセス要求信号ＲＥＱに基づいて、アクセス種別情報およびアドレス情報をオートプリチャージ判定部１５に供給する。
【００２３】
オートプリチャージ判定部１５は、要求受付部１３から供給されたアドレス情報に示されるアドレスと、領域設定レジスタ１４に設定されているアドレスとを比較する。上記比較の結果、アドレス情報に示されるアドレスが領域設定レジスタ１４に設定されているアドレスに含まれる場合には、オートプリチャージ判定部１５は、オートプリチャージ付きのコマンドを出力するようにコマンド制御部１６に指示する。一方、アドレス情報に示されるアドレスが領域設定レジスタ１４に設定されているアドレスに含まれない場合には、オートプリチャージ判定部１５は、通常（オートプリチャージなし）のコマンドを出力するようにコマンド制御部１６に指示する。
【００２４】
そして、コマンド制御部１６は、オートプリチャージ判定部１５からの指示（判定結果）、およびアクセス要求信号ＲＥＱのアクセス種別情報、アドレス情報に基づいて、図２に示すフローチャートに従い、ＦＣＲＡＭ１８に出力するコマンドを決定し、当該コマンドを含むメモリ制御信号ＣＴＬをＦＣＲＡＭ１８に供給する。
【００２５】
図２は、コマンド制御部１６の処理動作を示すフローチャートである。
まず、ＦＣＲＡＭ１８に対してアクセスする際、ステップＳ１にて、コマンド制御部１６は、供給されたアドレス情報に基づいて、ＦＣＲＡＭ１８に対して行うアクセスがページミスとなるか否か判断する。具体的には、コマンド制御部１６は、アドレス情報に示されるロウアドレス（例えば、アドレス情報に示されるアドレスの上位１２ビット）と、現在アクティブ状態であるページのロウアドレスとを比較する。
【００２６】
上記比較の結果、アドレス情報に示されるロウアドレスとアクティブ状態のページのロウアドレスとが一致しない場合には、コマンド制御部１６はページミスと判断し、ステップＳ２に進み、一致する場合にはページミスでない（ページヒット）と判断し、ステップＳ５に進む。なお、アクティブ状態のページがない（全てのページがアイドル状態）場合には、ページミスと判断する。
【００２７】
アドレス情報に示されるロウアドレスとアクティブ状態のページのロウアドレスとが一致しない場合に進むステップＳ２にて、コマンド制御部１６は、図示しないバンク信号に基づいて、アクティブ状態にしているバンクでのページミス（ロウアドレスが一致しない）かバンクがアクティブ状態でないためのページミスかを判断する。ここで、バンクとは複数のページにより構成されるものである。上記判断の結果、コマンド制御部１６は、アクティブ状態でのページミスと判断した場合にはステップＳ３に進み、バンクがアクティブ状態でないためのページミスと判断した場合にはステップＳ４に進む。そして、ステップＳ３にて、コマンド制御部１６は、プリチャージコマンドＰＲＥをＦＣＲＡＭ１８に出力し、アクティブ状態のバンクをアイドル状態にしてステップＳ４に進む。
【００２８】
ＦＣＲＡＭ１８の全てのページ（バンク）がアイドル状態であるステップＳ４にて、コマンド制御部１６は、アドレス情報により指定されたページ（ロウアドレス）をアクティブ状態にするためのアクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力し、ステップＳ５に進む。
【００２９】
次に、ステップＳ５にて、コマンド制御部１６は、供給されたアクセス種別情報に基づいて、ＦＣＲＡＭ１８に対してリードアクセスを行うか、ライトアクセスを行うか判断する。
上記判断の結果、コマンド制御部１６は、リードアクセスを行う場合にはステップＳ６に進む。ステップＳ６にて、コマンド制御部１６は、オートプリチャージ判定部１５からの指示（判定結果）によりオートプリチャージ付きのコマンドを出力するように指示されている場合には、ステップＳ７にてオートプリチャージ付きのリードコマンドＲＥＡＤＡをＦＣＲＡＭ１８に出力し処理を終了する。一方、そうでない場合には、ステップＳ８にて、コマンド制御部１６は、通常のリードコマンドＲＥＡＤをＦＣＲＡＭ１８に出力し処理を終了する。
【００３０】
また、ステップＳ５での判断の結果、コマンド制御部１６は、ライトアクセスを行う場合にはステップＳ９に進む。そして、リードアクセスを行う場合と同様に、ステップＳ９にて、コマンド制御部１６は、オートプリチャージ判定部１５からの指示（判定結果）によりオートプリチャージ付きのコマンドを出力するように指示されている場合には、ステップＳ１０にてオートプリチャージ付きのライトコマンドＷＲＩＴＡをＦＣＲＡＭ１８に出力し、そうでない場合には、ステップＳ１１にて、通常のライトコマンドＷＲＩＴをＦＣＲＡＭ１８に出力し処理を終了する。
【００３１】
上記図２に示す処理において、ＦＣＲＡＭ１８に対して逐次出力されるコマンドは、当該コマンドを含むメモリ制御信号ＣＴＬによりＦＣＲＡＭ１８に供給される。
ＦＣＲＡＭ１８は、コマンド制御部１６から供給されたコマンドを含むメモリ制御信号ＣＴＬに従ってリード動作、ライト動作等を行い、記憶しているデータを読み出してメモリデータＭＤＴとして出力したり、供給されたメモリデータＭＤＴを記憶したりする。
【００３２】
なお、制御装置１２（データ転送部１７）とマスタ１１との間で授受される入出力データＤＴＯ、および制御装置１２（データ転送部１７）とＦＣＲＡＭ１８との間で授受されるメモリデータＭＤＴは、ＦＣＲＡＭ１８に対して行うアクセスに応じて、データ転送部１７によりデータの入出力タイミングがそれぞれ制御され授受される。
【００３３】
上述した動作によるＦＣＲＡＭ１８に対するリード動作のタイミングチャートを図３および図４に示す。
図３は、オートプリチャージ判定部１５にて、通常（オートプリチャージなし）のコマンドを出力するように判定された場合のタイミングチャートである。
図３に示すように、オートプリチャージ判定部１５にて、通常（オートプリチャージなし）のコマンドを出力するように判定された場合には、コマンド制御部１６は、時刻Ｔ1において、アクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力した後、ページミスとなるまで通常のリードコマンドＲＥＡＤをＦＣＲＡＭ１８に出力する。すなわち、ページヒットの期間（同じページに対してアクセスする期間）は、コマンド制御部１６は、通常のリードコマンドＲＥＡＤのみをＦＣＲＡＭ１８に出力する。そして、上記通常のリードコマンドＲＥＡＤに応じて、ＦＣＲＡＭ１８から制御装置１２にデータＤＴが出力される。
【００３４】
そして、異なるページに対してアクセスする際には、コマンド制御部１６は、時刻Ｔ8に示すようにプリチャージコマンドＰＲＥをＦＣＲＡＭ１８に出力して全てのページをアイドル状態にする。そして、１クロック後の時刻Ｔ9において異なるページをアクティブ状態にするためのアクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力し、時刻Ｔ10において、例えば、リードコマンドＲＥＡＤを出力する。
【００３５】
図４は、オートプリチャージ判定部１５にて、オートプリチャージ付きのコマンドを出力するように判定された場合のタイミングチャートである。
図４に示すように、オートプリチャージ判定部１５にて、オートプリチャージ付きのコマンドを出力するように判定された場合には、コマンド制御部１６は、時刻Ｔ21において、アクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力し、1クロック後の時刻Ｔ22において、オートプリチャージ付きのリードコマンドＲＥＡＤＡをＦＣＲＡＭ１８に出力する。これにより、ＦＣＲＡＭ１８は、時刻Ｔ21におけるアクティブコマンドＡＣＴＶによりアクティブ状態にしたページ内のリードコマンドＲＥＡＤＡにより指定されたアドレスのデータＤＴを出力する（時刻Ｔ23）とともに、プリチャージ動作を行い、当該ページをアイドル状態にする。その後、ＦＣＲＡＭ１８に対して再びアクセスする場合には、コマンド制御部１６は、例えば、時刻Ｔ23に示すようにアクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力し、時刻Ｔ24において、リードコマンドＲＥＡＤＡを出力する。
【００３６】
以上、詳しく説明したように第１の実施形態によれば、ＦＣＲＡＭ１８にアクセスする際に、オートプリチャージ付きのコマンド（リードコマンドＲＥＡＤＡまたはライトコマンドＷＲＩＴＡ）を用いる領域を設定する領域設定レジスタ１４に設定したアドレスと、要求受付部１３にて受け付けたアクセス要求信号ＲＥＱのアドレス情報に示されるアドレスとを比較し、領域設定レジスタ１４に設定したアドレスとアドレス情報に示されるアドレスとが一致した場合には、オートプリチャージ付きのコマンドをＦＣＲＡＭ１８に出力し、そうでない場合には通常のコマンド（リードコマンドＲＥＡＤまたはライトコマンドＷＲＩＴ）をＦＣＲＡＭ１８に出力する。また、領域設定レジスタ１４には、例えば、アクセスするアドレスが不連続（ランダム）なことが多いデータ領域等のアドレスを設定する。
【００３７】
これにより、アクセスするアドレスが不連続（ランダム）なことが多い領域にアクセスする際には、オートプリチャージ付きのコマンドを出力してプリチャージコマンドＰＲＥを出力することなく、ＦＣＲＡＭ１８にプリチャージ動作を自動的に実行させ、アクセスするアドレスが連続（シーケンシャル）なことが多い領域にアクセスする際には、通常のコマンドを出力することで、アクティブコマンドＡＣＴＶをアクセスする度に出力することなく、リード動作またはライト動作を連続して実行することができる。したがって、ＦＣＲＡＭ１８のアクセスする領域に応じて、ＦＣＲＡＭ１８に出力するコマンドを適切に制御することで、ＦＣＲＡＭ１８にコマンドを出力する回数を減少させ、データ転送効率を向上させることができる。
【００３８】
なお、上述した第１の実施形態では、領域設定レジスタ１４には、オートプリチャージ付きのコマンドを用いる領域（アドレス）を設定しているが、通常のコマンドを用いる領域（アドレス）を設定するようにしても良いし、オートプリチャージ付きのコマンドを用いる領域（アドレス）および通常のコマンドを用いる領域（アドレス）を設定するようにしても良い。そして、領域設定レジスタ１４に設定したアドレスに基づいて、オートプリチャージ判定部１５にてオートプリチャージ付きのコマンドを用いるか否か判定するようにしても良い。
【００３９】
（第２の実施形態）
次に、第２の実施形態について説明する。
図５は、本発明の第２の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。なお、この図５において、図１に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。
【００４０】
図５において、マスタ５１は、上記図１に示したマスタ１１と同様にアクセス要求信号ＲＥＱを制御装置５２に供給するとともに、制御装置５２に対して入出力データＤＴＯの授受を行う。さらに、マスタ５１は、ＦＣＲＡＭ１８に対して行うアクセスが、アドレスが連続したシーケンシャルアクセスか、アドレスが不連続のランダムアクセスかのアクセスタイプ情報を示すアクセスタイプ信号Ｓ／Ｒを制御装置５２に供給する。
【００４１】
制御装置５２は、要求受付部５３、オートプリチャージ判定部５５、コマンド制御部１６およびデータ転送部１７により構成される。
要求受付部５３は、マスタ５１から供給されるアクセス要求信号ＲＥＱによるアクセス要求を受け付け、アクセス種別情報およびアドレス情報等を出力する。また、要求受付部５３は、アクセス要求信号ＲＥＱとともに供給されるアクセスタイプ信号Ｓ／Ｒに基づいて、アクセスタイプ情報（シーケンシャルアクセスか、ランダムアクセスか）をオートプリチャージ判定部５５に出力する。
オートプリチャージ判定部５５は、要求受付部５３から供給されるアクセスタイプ情報に基づいて、オートプリチャージ付きのコマンドを用いるか否か判定する。
【００４２】
次に、動作について説明する。
要求受付部５３は、アクセス要求信号ＲＥＱとともにアクセスタイプ信号Ｓ／Ｒがマスタ５１から供給されアクセス要求を受け付けると、当該アクセス要求信号ＲＥＱおよびアクセスタイプ信号Ｓ／Ｒに基づいて、アクセス種別情報、アドレス情報およびアクセスタイプ情報をオートプリチャージ判定部５５に供給する。
【００４３】
オートプリチャージ判定部５５は、要求受付部１３から供給されたアクセスタイプ情報に基づいて、マスタ５１から要求されたアクセスがシーケンシャルアクセスかランダムアクセスか判定する。上記判定の結果、オートプリチャージ判定部５５は、マスタ５１から要求されたアクセスがシーケンシャルアクセスの場合には、通常（オートプリチャージなし）のコマンドを出力するようにコマンド制御部１６に指示し、ランダムアクセスの場合には、オートプリチャージ付きのコマンドを出力するようにコマンド制御部１６に指示する。
以降のコマンド制御部１６等による動作は、上述した第１の実施形態と同様であるので省略する。
【００４４】
なお、上述した第２の実施形態におけるＦＣＲＡＭ１８に対するリード動作のタイミングチャートは、上述した第１の実施形態に示す図３および図４に示すタイミングチャートと同様である。
【００４５】
以上、説明したように第２の実施形態によれば、ＦＣＲＡＭ１８にアクセスする際、アクセス要求信号ＲＥＱとともに供給されるアクセスタイプ信号Ｓ／Ｒに基づいて、ランダムアクセスの場合には、オートプリチャージ付きのコマンドをＦＣＲＡＭ１８に出力し、シーケンシャルアクセスの場合には、通常のコマンドをＦＣＲＡＭ１８に出力する。
【００４６】
これにより、ランダムアクセスにより不連続なアドレスにアクセスする場合には、オートプリチャージ付きのコマンドを出力することでプリチャージコマンドＰＲＥを出力することなく、ＦＣＲＡＭ１８にプリチャージ動作を自動的に実行させ、シーケンシャルアクセスにより連続したアドレスにアクセスする場合には、通常のコマンドを出力することで、アクティブコマンドＡＣＴＶをアクセスする度に出力することなく、リード動作またはライト動作を連続して実行することができる。したがって、ＦＣＲＡＭ１８に対するアクセスの方法に応じて、ＦＣＲＡＭ１８に出力するコマンドを適切に制御し、ＦＣＲＡＭ１８にコマンドを出力する回数を減少させ、データ転送効率を向上させることができる。
【００４７】
（第３の実施形態）
次に、第３の実施形態について説明する。
図６は、本発明の第３の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。なお、この図６において、図１に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。
【００４８】
図６において、マスタ６１は、上記図１に示したマスタ１１と同様にアクセス要求信号ＲＥＱを制御装置６２に供給するとともに、制御装置６２に対して入出力データＤＴＯの授受を行う。なお、本実施形態におけるアクセス要求信号ＲＥＱには、アクセス種別情報、アドレス情報に加え、転送するデータサイズを示すデータサイズ情報が含まれる。
【００４９】
制御装置６２は、要求受付部６３、転送回数カウンタ６４、オートプリチャージ判定部６５、コマンド制御部１６およびデータ転送部１７により構成される。要求受付部６３は、マスタ６１から供給されるアクセス要求信号ＲＥＱによるアクセス要求を受け付け、当該アクセス要求信号ＲＥＱに基づいて、アクセス種別情報、アドレス情報等をオートプリチャージ判定部６５に出力するとともに、データサイズ情報を転送回数カウンタ６４に出力する。
【００５０】
転送回数カウンタ６４は、要求受付部６３から供給されるデータサイズ情報と、ＦＣＲＡＭ１８に設定したバースト長（１つのコマンドに対して行うデータの入出力動作の回数）およびメモリデータＭＤＴを授受するためのデータバス幅とに基づいて、ＦＣＲＡＭ１８に対して出力するリードコマンドまたはライトコマンドの出力回数を算出する。例えば、上記データサイズ情報により示されるデータサイズが３２ビット、ＦＣＲＡＭ１８に設定したバースト長が２、メモリデータＭＤＴを授受するためのデータバス幅が８ビットの場合には、コマンドの出力回数は３２／（２×８）＝２となる。また、転送回数カウンタ６４は、上記算出した出力回数を初期値として、コマンド制御部１６からリードコマンドまたはライトコマンドがＦＣＲＡＭ１８に出力される毎にカウンタ値を１ずつデクリメントするとともに、カウンタ値をオートプリチャージ判定部６５に供給する。
オートプリチャージ判定部６５は、転送回数カウンタ６４から供給されるカウンタ値に基づいて、最後のコマンド出力となるときのみオートプリチャージ付きのコマンドを出力するように判定して、それをコマンド制御部１６に指示し、最後のコマンド出力以外のときには通常のコマンドを出力するように判定する。
【００５１】
次に、動作について説明する。
要求受付部６３は、マスタ６１からアクセス要求信号ＲＥＱによるアクセス要求を受け付けると、当該アクセス要求信号ＲＥＱに基づいて、アクセス種別情報、アドレス情報等をオートプリチャージ判定部６５に出力し、データサイズ情報を転送回数カウンタ６４に出力する。
【００５２】
上記データサイズ情報が供給された転送回数カウンタ６４は、ＦＣＲＡＭ１８のバースト長およびメモリデータＭＤＴを授受するデータバス幅に基づいて、ＦＣＲＡＭ１８に対するコマンド（リードコマンドまたはライトコマンド）の出力回数を算出する。そして、算出した出力回数を初期値としてカウンタに設定するとともに、カウンタ値をオートプリチャージ判定部６５に供給する。
【００５３】
オートプリチャージ判定部６５は、転送回数カウンタ６４から供給されるカウンタ値が１の場合には、オートプリチャージ付きのコマンドを出力するようにコマンド制御部１６に指示し、そうでない場合には、通常（オートプリチャージなし）のコマンドを出力するようにコマンド制御部１６に指示する。
【００５４】
上記オートプリチャージ判定部６５からの指示に応じて、コマンド制御部１６は、上述した第１の実施形態と同様にしてＦＣＲＡＭ１８に対して出力するコマンドを決定し、当該コマンドを含むメモリ制御信号ＣＴＬをＦＣＲＡＭ１８に出力する。このとき、転送回数カウンタ６４は、リードコマンドＲＥＡＤまたはライトコマンドＷＲＩＴがコマンド制御部１６からＦＣＲＡＭ１８に出力される毎にカウンタ値を１ずつデクリメントし、オートプリチャージ判定部６５に供給する。
【００５５】
これにより、データサイズ情報により示されるデータサイズが、（ＦＣＲＡＭ１８に設定されたバースト長）×（メモリデータＭＤＴを授受するデータバス幅）よりも大きいため、ＦＣＲＡＭ１８に対して連続したアドレスで複数回アクセスする必要がある場合には、オートプリチャージ判定部６５は、最後のコマンド出力となるときのみオートプリチャージ付きのコマンドを出力するように判定して、それをコマンド制御部１６に指示し、最後のコマンド出力以外のときには通常のコマンドを出力するように判定して、それをコマンド制御部１６に指示する。すなわち、制御装置６２からは、コマンドが図７に示すようにＦＣＲＡＭ１８に出力される。
【００５６】
図７は、上記図６に示す第３の実施形態によるリード動作のタイミングチャートの一例である。
なお、図７においては、データサイズ情報に基づいて、転送回数カウンタ６４により算出されたリードコマンドの出力回数が４回の場合について示している。
【００５７】
時刻Ｔ41において、コマンド制御部１６は、アクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力する。次に、コマンド制御部１６は、当該アクセスでのリードコマンドの総出力回数より１回少なく、時刻Ｔ42、Ｔ43、Ｔ44において、通常のリードコマンドＲＥＡＤをＦＣＲＡＭ１８に出力する。そして、当該アクセスでの最後のリードコマンド出力となる時刻Ｔ45において、オートプリチャージ付きのリードコマンドＲＥＡＤＡをＦＣＲＡＭ１８に出力する。その後、ＦＣＲＡＭ１８に再びアクセスする場合には、例えば、時刻Ｔ46に示すように、コマンド制御部１６は、アクティブコマンドＡＣＴＶをＦＣＲＡＭ１８に出力し、アクセスを開始する。
【００５８】
以上、説明したように第３の実施形態によれば、要求受付部６３にて受け付けたアクセス要求信号ＲＥＱのデータサイズ情報から転送回数カウンタ６４により算出したコマンドの出力回数に基づいて、最後に出力するコマンドのみオートプリチャージ付きのコマンドをＦＣＲＡＭ１８に出力し、それ以外は通常のコマンドをＦＣＲＡＭ１８に出力する。
【００５９】
これにより、アクセス要求にて要求されたデータ量を転送するために、アドレスを連続させて複数回、ＦＣＲＡＭ１８に対してアクセスする際には、連続してアクセスする期間は、通常のコマンドを出力してリード動作またはライト動作を連続して実行し、連続してアクセスする期間が終了する際には、オートプリチャージ付きのコマンドを出力してプリチャージコマンドＰＲＥを出力することなく、ＦＣＲＡＭ１８にプリチャージ動作を自動的に実行させることができる。したがって、連続してアクセスする際に、ＦＣＲＡＭ１８にコマンドを出力する回数を最小にすることができ、データ転送効率を向上させることができる。
【００６０】
（第４の実施形態）
次に、第４の実施形態について説明する。
図８は、本発明の第４の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。なお、この図８において、図１に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。
【００６１】
図８において、第１および第２のマスタ８１、８９は、上記図１に示したマスタ１１と同様にアクセス要求信号ＲＥＱ１、ＲＥＱ２を制御装置８２にそれぞれ供給するとともに、制御装置８２に対して入出力データＤＴＯの授受を行う。
【００６２】
制御装置８２は、要求受付部８３、オートプリチャージ判定部８５、コマンド制御部１６およびデータ転送部１７により構成される。
要求受付部８３は、第１および第２のマスタ８１、８９からそれぞれ供給されるアクセス要求信号ＲＥＱ１、ＲＥＱ２によるアクセス要求を受け付け、アクセス要求信号ＲＥＱ１、ＲＥＱ２に基づいて、アクセス種別情報およびアドレス情報等をオートプリチャージ判定部８５に出力する。また、要求受付部８３は、アクセス要求信号ＲＥＱ１、ＲＥＱ２がそれぞれ異なる入力端子を介して入力されるようになっており、何れの入力端子を介してアクセス要求が入力されたかに応じて、第１および第２のマスタ８１、８９の何れのマスタからのアクセス要求であるかを示すマスタ情報を生成して、オートプリチャージ判定部８５に出力する。
【００６３】
オートプリチャージ判定部８５は、要求受付部８３から供給されるマスタ情報に基づいて、オートプリチャージ付きのコマンドを用いるか否か判定する。なお、オートプリチャージ判定部８５は、第１および第２のマスタ８１、８９が、ＣＰＵ、周辺回路のように不連続なアドレスに対して単発的にアクセス要求を行うマスタであるか、またはＤＭＡＣのようにある領域（連続した複数のアドレス）に対してアクセス要求を行うマスタであるかに応じて、オートプリチャージ付きのコマンドを用いるか否かが第１および第２のマスタ８１、８９毎にそれぞれ決定されている。
【００６４】
なお、以下の説明では、オートプリチャージ判定部８５には、ＦＣＲＡＭ１８に対する第１のマスタ８１からのアクセスにおいて、通常のコマンドを用いるように決定され、第２のマスタ８９からのアクセスにおいて、オートプリチャージ付きのコマンドを用いるように決定されているものとする。
【００６５】
次に、動作について説明する。
要求受付部８３は、アクセス要求信号ＲＥＱ１、ＲＥＱ２による第１および第２のマスタ８１、８９からのアクセス要求を受け付けると、供給されたアクセス要求信号ＲＥＱ１、ＲＥＱ２に基づいて、アクセス種別情報、アドレス情報をオートプリチャージ判定部８５に供給する。また、要求受付部８３は、供給されたアクセス要求信号ＲＥＱ１、ＲＥＱ２により、第１および第２のマスタ８１、８９の何れからのアクセス要求であるか判断し、判断結果をマスタ情報としてオートプリチャージ判定部８５に供給する。
【００６６】
オートプリチャージ判定部８５は、要求受付部８３から供給されたマスタ情報に基づいて、第１のマスタ８１からのアクセス要求の場合には、通常のコマンドを出力するようにコマンド制御部１６に指示し、第２のマスタ８９からのアクセス要求の場合には、オートプリチャージ付きのコマンドを出力するようにコマンド制御部１６に指示する。
以降のコマンド制御部１６等による動作は、上述した第１の実施形態と同様であるので省略する。
【００６７】
なお、上述した第４の実施形態におけるＦＣＲＡＭ１８に対するリード動作のタイミングチャートは、第１のマスタ８１からのアクセス要求の場合には、上述した第１の実施形態に示す図３と同様であり、第２のマスタ８９からのアクセス要求の場合には、上述した第１の実施形態に示す図４に示すタイミングチャートと同様である。
【００６８】
以上、説明したように第４の実施形態によれば、要求受付部８３にて受け付けたアクセス要求信号ＲＥＱ１またはＲＥＱ２、すなわちアクセス要求信号を出力したマスタ８１または８９に応じて、オートプリチャージ付きのコマンドを出力するか通常のコマンドを出力するか判定して、ＦＣＲＡＭ１８にコマンドを出力する。
【００６９】
これにより、アクセスするアドレスが不連続（ランダム）なことが多いマスタがＦＣＲＡＭ１８にアクセスする際には、オートプリチャージ付きのコマンドを出力してプリチャージコマンドＰＲＥを出力することなく、ＦＣＲＡＭ１８にプリチャージ動作を自動的に実行させ、アクセスするアドレスが連続（シーケンシャル）なことが多いマスタがＦＣＲＡＭ１８にアクセスする際には、通常のコマンドを出力することで、アクティブコマンドＡＣＴＶをアクセスする度に出力することなく、リード動作またはライト動作を連続して実行することができる。例えば、ＤＭＡＣ等の連続したアドレスにアクセスすることが多いマスタからのアクセス要求のときには、通常のコマンドをＦＣＲＡＭ１８に出力することができる。したがって、ＦＣＲＡＭ１８に対するマスタのアクセス方法に応じて、ＦＣＲＡＭ１８に出力するコマンドを適切に制御して、ＦＣＲＡＭ１８にコマンドを出力する回数を減少し、データ転送効率を向上させることができる。
【００７０】
なお、上述した第４の実施形態においては、オートプリチャージ付きのコマンドを用いるか否かを第１および第２のマスタ８１、８９毎にオートプリチャージ判定部８５にそれぞれ予め決定しておくようにしていたが、図９に示すように、第１および第２のマスタ８１、８９毎にオートプリチャージ付きのコマンドを用いるか否かを外部から変更可能なマスタ設定レジスタ９４を設けて設定するようにしても良い。このようにした場合には、オートプリチャージ判定部９５は、供給されたマスタ情報に応じて、通常のコマンドを出力するか、オートプリチャージ付きのコマンドを出力するかをコマンド制御部１６に指示する際、マスタ設定レジスタ９４を参照して、通常のコマンドを出力するか、オートプリチャージ付きのコマンドを出力するか決定してコマンド制御部１６に指示するようにすれば良い。また、マスタ設定レジスタ９４を設けることで、製造時に関わらず、任意の時点で、マスタ毎にオートプリチャージ付きのコマンドを用いるか否かを変更し、設定できる汎用性が非常に高くなる。
【００７１】
（第５の実施形態）
次に、第５の実施形態について説明する。
図１０は、本発明の第５の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。なお、この図１０において、図１に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。
【００７２】
図１０において、マスタ１０１は、上記図１に示したマスタ１１と同様にアクセス要求信号ＲＥＱを制御装置１０２にそれぞれ供給するとともに、制御装置１０２に対して入出力データＤＴＯの授受を行う。
【００７３】
制御装置１０２は、要求受付部１０３、プリフェッチ制御部１０４、オートプリチャージ判定部１０５、コマンド制御部１６およびデータ転送部１７により構成される。
要求受付部１０３は、アクセス要求信号ＲＥＱによるマスタ１０１からのアクセス要求を受け付け、アクセス要求信号ＲＥＱのアクセス種別情報に基づいて、アクセス要求がライトアクセスの場合には、アドレス情報とライトアクセス要求信号ＷＲＱとをオートプリチャージ判定部１０５に出力する。また、要求受付部１０３は、アクセス要求がリードアクセスの場合には、その旨をプリフェッチ制御部１０４に通知するとともにアドレス情報をプリフェッチ制御部１０４に供給する。
【００７４】
プリフェッチ制御部１０４は、要求受付部１０３から供給されるアドレス情報に示されるアドレス（アドレス内のカラムアドレス部分）を増加（カウントアップ）して、アドレス情報に示されるＦＣＲＡＭ１８のアドレスから所定の連続したアドレス分のデータをプリフェッチ（先読み）するためのアドレスを生成する。そして、プリフェッチ制御部１０４は、供給されるアドレス情報に示されるアドレスおよび生成したアドレスとともに、リードアクセス要求信号ＲＲＱをオートプリチャージ判定部１０５に出力する。また、プリフェッチ制御部１０４は、データをプリフェッチ（先読み）するためのアドレスを生成しているときに、異なるページのアドレスになる、すなわちアドレス内のカラムアドレス部分のアドレス増加（カウントアップ）においてキャリーが発生したときにはその旨をオートプリチャージ判定部１０５に通知する。
オートプリチャージ判定部１０５は、要求受付部１０３から供給されるライトアクセス要求信号ＷＲＱおよびプリフェッチ制御部１０４から供給されるリードアクセス要求信号ＲＲＱに基づいて、オートプリチャージ付きのコマンドを用いるか否か判定する。
【００７５】
次に、動作について説明する。
要求受付部１０３は、アクセス要求信号ＲＥＱによるマスタ１０１からのアクセス要求を受け付けると、供給されたアクセス要求信号ＲＥＱのアクセス種別情報に基づいて、アクセス要求がライトアクセスであるかリードアクセスであるか判断する。
【００７６】
上記判断の結果、マスタ１０１からのアクセス要求がライトアクセスの場合には、要求受付部１０３は、アドレス情報とともにライト要求信号ＷＲＱをオートプリチャージ判定部１０５に供給する。オートプリチャージ判定部１０５は、要求受付部１０３からライト要求信号ＷＲＱが供給されたときには、オートプリチャージ付きのコマンドを出力するようにコマンド制御部１６に指示する。
【００７７】
要求受付部１０３での判断の結果、マスタ１０１からのアクセス要求がリードアクセスの場合には、要求受付部１０３は、その旨をプリフェッチ制御部１０４に通知するとともに、アドレス情報をプリフェッチ制御部１０４に供給する。リードアクセスである旨の通知を受けたプリフェッチ制御部１０４は、供給されたアドレス情報が示すアドレス（アドレス内のカラムアドレスに相当する部分）を増加（カウントアップ）し、データをプリフェッチするためのアドレスを生成する。さらに、プリフェッチ制御部１０４は、アドレス情報、生成したデータをプリフェッチするためのアドレスおよびリード要求信号ＲＲＱをオートプリチャージ判定部１０５に供給する。なお、プリフェッチ制御部１０４は、アドレスを増加（カウントアップ）している際に、キャリーが発生した場合には、その旨をオートプリチャージ判定部１０５に通知する。
【００７８】
オートプリチャージ判定部１０５は、プリフェッチ制御部１０４からリード要求信号ＲＲＱが供給され、かつキャリーが発生した旨の通知がない場合には、通常のコマンドを出力するようにコマンド制御部１６に指示する。また、オートプリチャージ判定部１０５は、プリフェッチ制御部１０４からリード要求信号ＲＲＱが供給されたもののキャリーが発生した旨の通知があった場合には、オートプリチャージ付きのコマンドを出力するようにコマンド制御部１６に指示する。
以降のコマンド制御部１６等による動作は、上述した第１の実施形態と同様であるので省略する。
【００７９】
以上のような動作により、図１０に示す第５の実施形態においては、マスタ１０１からリードアクセスが要求され、データをプリフェッチするためのアドレスにキャリーが発生しない限りは、コマンド制御部１６から通常のリードコマンドＲＥＡＤがＦＣＲＡＭ１８に出力され、そうでない場合には、オートプリチャージ付きのコマンドＲＥＡＤＡ、ＷＲＩＴＡがＦＣＲＡＭ１８に出力される。
【００８０】
なお、上述した第５の実施形態におけるＦＣＲＡＭ１８に対するリード動作のタイミングチャートは、上述した第３の実施形態に示す図７と同様に、通常のリードコマンドＲＥＡＤを連続してＦＣＲＡＭ１８に出力し、このときデータをプリフェッチするためのアドレスにキャリーが発生した場合には、時刻Ｔ45に示すようにオートプリチャージ付きのリードコマンドＲＥＡＤＡをＦＣＲＡＭ１８に出力する。
【００８１】
以上、説明したように第５の実施形態によれば、マスタ１０１からリードアクセスが要求されたときには、その要求により指定されたアドレスから所定の連続したアドレス分のデータをプリフェッチ（先読み）する。そして、マスタ１０１からのアクセス要求によりリードアクセスが要求されたときには、通常のコマンドをＦＣＲＡＭ１８に出力し、アクセス要求によりライトアクセスが要求されたときには、オートプリチャージ付きのコマンドをＦＣＲＡＭ１８に出力する。
【００８２】
これにより、アクセス要求によりリードアクセスが要求されたときには、通常のコマンドを出力するとともにデータをプリフェッチすることで、連続したアドレスにアクセスする場合には、リード動作に要する時間を短くすることができ、データ転送効率を向上させることができる。
【００８３】
なお、上述した第１〜第５の実施形態においては、図３、図４および図７によりリード動作のタイミングチャートを示したが、ライト動作は、ライトコマンドＷＲＩＴまたはＷＲＩＴＡとともにデータをＦＣＲＡＭ１８に供給するようにすれば良いだけで、通常のライトコマンドＷＲＩＴ、オートプリチャージ付きのライトコマンドＷＲＩＴＡを用いた場合のコマンド出力に関する基本的な動作のタイミングチャートは同じである。
【００８４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００８５】
（付記１）アクセス命令に応じてプリチャージ動作を自動実行するオートプリチャージ機能を有する半導体記憶装置の制御装置であって、
上記半導体記憶装置に対するアクセス要求を受信する要求受信回路と、
上記要求受信回路により受信したアクセス要求に基づいて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する判定回路と、
上記判定回路による判定結果に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令または上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給する命令出力回路とを備えることを特徴とする半導体記憶装置の制御装置。
【００８６】
（付記２）上記半導体記憶装置における所定の領域を示すアドレス情報を設定する領域設定回路をさらに備え、
上記アクセス要求は、上記半導体記憶装置に対してアクセスするアクセスアドレス情報を有し、
上記判定回路は、上記領域設定回路に設定されたアドレス情報と、上記要求受信回路により受信したアクセス要求のアクセスアドレス情報とを比較して、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする付記１に記載の半導体記憶装置の制御装置。
【００８７】
（付記３）上記領域設定回路は、上記オートプリチャージ機能を有効にする上記アクセス命令にてアクセスする上記半導体記憶装置の領域を示すアドレス情報を設定し、
上記判定回路は、上記要求受信回路により受信したアクセス要求のアクセスアドレス情報が上記領域設定回路に設定されたアドレス情報に含まれる場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記２に記載の半導体記憶装置の制御装置。
【００８８】
（付記４）上記領域設定回路は、上記オートプリチャージ機能を無効にする上記アクセス命令にてアクセスする上記半導体記憶装置の領域を示すアドレス情報を設定し、
上記判定回路は、上記要求受信回路により受信したアクセス要求のアクセスアドレス情報と上記領域設定回路に設定されたアドレス情報とが異なる場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記２に記載の半導体記憶装置の制御装置。
（付記５）上記領域設定回路は、外部から設定が変更可能なレジスタであることを特徴とする付記２に記載の半導体記憶装置の制御装置。
【００８９】
（付記６）上記要求受信回路は、上記アクセス要求とともにアクセスタイプを示す信号を受信し、
上記判定回路は、上記要求受信回路により受信したアクセスタイプを示す信号に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記１に記載の半導体記憶装置の制御装置。
【００９０】
（付記７）上記アクセスタイプを示す信号は、上記半導体記憶装置の連続した領域にアクセスするシーケンシャルアクセスまたは上記半導体記憶装置の不連続な領域にアクセスするランダムアクセスであることを示す信号であり、
上記判定回路は、上記要求受信回路により受信したアクセスタイプを示す信号によりランダムアクセスであることが示される場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記６に記載の半導体記憶装置の制御装置。
【００９１】
（付記８）上記アクセス要求は、転送するデータ量を示すデータサイズ情報を有し、
上記要求受信回路により受信したアクセス要求のデータサイズ情報に基づいて、上記半導体記憶装置に対するアクセス回数を算出する転送回数演算回路をさらに備え、
上記判定回路は、上記転送回数演算回路により算出されたアクセス回数に基づいて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする付記１に記載の半導体記憶装置の制御装置。
【００９２】
（付記９）上記転送回数演算回路は、上記半導体記憶装置に対するアクセス回数を計数するための計数回路を備え、
上記判定回路は、上記計数回路による計数値に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする付記８に記載の半導体記憶装置の制御装置。
【００９３】
（付記１０）上記計数回路は、上記要求受信回路により受信したアクセス要求のデータサイズ情報に基づいて算出した上記半導体記憶装置に対するアクセス回数を初期値とし、上記命令出力回路から上記半導体記憶装置にアクセス命令が出力される毎に計数値を１ずつ減算し、
上記判定回路は、上記計数回路による計数値が１のときに、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記９に記載の半導体記憶装置の制御装置。
【００９４】
（付記１１）上記要求受信回路は、複数のマスタ回路からそれぞれ出力される上記半導体記憶装置に対するアクセス要求を受信し、
上記判定回路は、上記要求受信回路により受信したアクセス要求を出力したマスタ回路に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定することを特徴とする付記１に記載の半導体記憶装置の制御装置。
【００９５】
（付記１２）上記要求受信回路により受信したアクセス要求に対し、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するマスタ回路を設定するマスタ設定回路をさらに備えることを特徴とする付記１１に記載の半導体記憶装置の制御装置。
（付記１３）上記マスタ設定回路は、外部から設定が変更可能なレジスタであることを特徴とする付記１２に記載の半導体記憶装置の制御装置。
【００９６】
（付記１４）上記マスタ設定回路は、上記要求受信回路により受信する上記複数のマスタ回路からのそれぞれのアクセス要求に対し、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か設定可能であることを特徴とする付記１２に記載の半導体記憶装置の制御装置。
【００９７】
（付記１５）上記要求受信回路により受信したアクセス要求がリードアクセス要求であった際に、上記アクセス要求により指定される領域のデータに加え、上記指定される領域に連続した所定の領域のデータを読み出すための先読み制御回路をさらに備え、
上記判定回路は、上記要求受信回路により受信したアクセス要求がリードアクセス要求のときには、上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記１に記載の半導体記憶装置の制御装置。
【００９８】
（付記１６）アクセス命令に応じてプリチャージ動作を自動実行するオートプリチャージ機能を有する半導体記憶装置の制御方法であって、
上記半導体記憶装置に対するアクセス要求を受信し、
受信した上記アクセス要求に基づいて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定し、
上記判定結果に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令または上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給することを特徴とする半導体記憶装置の制御方法。
【００９９】
（付記１７）上記アクセス要求は、上記半導体記憶装置に対してアクセスするアクセスアドレス情報を有し、
上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する際、設定された上記半導体記憶装置における所定の領域を示すアドレス情報と、上記受信したアクセス要求のアクセスアドレス情報との比較を行うことにより判定することを特徴とする付記１６に記載の半導体記憶装置の制御方法。
【０１００】
（付記１８）上記所定の領域は、上記オートプリチャージ機能を有効にする上記アクセス命令にてアクセスする上記半導体記憶装置の領域を示すアドレス情報であり、
上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する際、設定された上記アドレス情報と、上記受信したアクセス要求のアクセスアドレス情報とが一致した場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記１７に記載の半導体記憶装置の制御方法。
【０１０１】
（付記１９）上記アクセス要求とともにアクセスタイプを示す信号を受信し、
上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する際、受信したアクセスタイプを示す信号に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記１６に記載の半導体記憶装置の制御方法。
【０１０２】
（付記２０）上記アクセスタイプを示す信号は、上記半導体記憶装置の連続した領域にアクセスするシーケンシャルアクセスまたは上記半導体記憶装置の不連続な領域にアクセスするランダムアクセスであることを示す信号であり、
上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する際、上記受信したアクセスタイプを示す信号によりランダムアクセスであることが示される場合には、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記１９に記載の半導体記憶装置の制御方法。
【０１０３】
（付記２１）上記受信したアクセス要求がリードアクセス要求であった際に、上記アクセス要求により指定される領域のデータに加え、上記指定される領域に連続した所定の領域のデータを読み出すための先読み機能を有し、
上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定する際、上記受信したアクセス要求がリードアクセス要求のときには、上記オートプリチャージ機能を無効にした上記アクセス命令を上記半導体記憶装置に供給すると判定することを特徴とする付記１６に記載の半導体記憶装置の制御方法。
【０１０４】
（付記２２）アクセス命令に応じてプリチャージ動作を自動実行するオートプリチャージ機能を有する半導体記憶装置の制御方法であって、
転送するデータ量を示すデータサイズ情報を有する上記半導体記憶装置に対するアクセス要求を受信し、
受信した上記アクセス要求のデータサイズ情報に基づいて、上記半導体記憶装置に対するアクセス回数を算出し、
上記算出されたアクセス回数に基づいて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定し、
上記判定結果に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令または上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給することを特徴とする半導体記憶装置の制御方法。
【０１０５】
（付記２３）アクセス命令に応じてプリチャージ動作を自動実行するオートプリチャージ機能を有する半導体記憶装置の制御方法であって、
複数のマスタ回路の何れか１つのマスタ回路から出力される上記半導体記憶装置に対するアクセス要求を受信し、
受信した上記アクセス要求を出力したマスタ回路に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令を上記半導体記憶装置に供給するか否か判定し、
上記判定結果に応じて、上記オートプリチャージ機能を有効にする上記アクセス命令または上記オートプリチャージ機能を無効にする上記アクセス命令を上記半導体記憶装置に供給することを特徴とする半導体記憶装置の制御方法。
【０１０６】
【発明の効果】
以上説明したように、本発明によれば、受信した半導体記憶装置に対するアクセス要求が有する半導体記憶装置に対してアクセスするアクセスアドレス情報と、設定された半導体記憶装置における所定の領域を示すアドレス情報とを比較して、プリチャージ動作を自動実行するオートプリチャージ機能を有効にするアクセス命令を半導体記憶装置に供給するか否か判定し、その判定結果に応じて、オートプリチャージ機能を有効にするアクセス命令またはオートプリチャージ機能を無効にするアクセス命令を半導体記憶装置に供給する。
これにより、半導体記憶装置に対するアクセス要求が、オートプリチャージ機能を有効にするアクセス命令を供給するのに適しているか否か判断して、アクセス命令であるコマンドを半導体記憶装置に適切に供給することができ、データ転送効率を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。
【図２】コマンド制御部の動作を示すフローチャートである。
【図３】第１の実施形態における半導体記憶装置の制御装置のリード動作（オートプリチャージなし）のタイミングチャートである。
【図４】第１の実施形態における半導体記憶装置の制御装置のリード動作（オートプリチャージあり）のタイミングチャートである。
【図５】第２の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。
【図６】第３の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。
【図７】第３の実施形態における半導体記憶装置の制御装置のリード動作のタイミングチャートである。
【図８】第４の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。
【図９】第４の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の他の構成例を示すブロック図である。
【図１０】第５の実施形態による半導体記憶装置の制御装置を適用したメモリ制御装置の構成例を示すブロック図である。
【図１１】従来のＳＤＲＡＭにおけるリード動作のタイミングチャートである。
【符号の説明】
１１  マスタ
１２  制御装置
１３  要求受付部
１４  領域設定レジスタ
１５  オートプリチャージ判定部
１６  コマンド制御部
１７  データ転送部
１８  メモリ（ＦＣＲＡＭ）
ＲＥＱ  アクセス要求信号
ＣＴＬ  メモリ制御信号
ＭＤＴ  メモリデータ
ＤＴＯ  入出力データ
【図１】
0004370063.tif 000002
【図２】
0004370063.tif 000003
【図３】
0004370063.tif 000004
【図４】
0004370063.tif 000005
【図５】
0004370063.tif 000006
【図６】
0004370063.tif 000007
【図７】
0004370063.tif 000008
【図８】
0004370063.tif 000009
【図９】
0004370063.tif 000010
【図１０】
0004370063.tif 000011
【図１１】
0004370063.tif 000012