(57)【特許請求の範囲】
【請求項１】
回路の金属化レベルで形成されたインダクタと、前記インダクタの下の集積回路の基板内にある埋込み層とにより構成される集積回路であって、前記集積回路が、前記インダクタと前記埋込み層より下方の前記基板との間に伝導性のシールドを形成する前記埋込み層と前記インダクタを前記埋込み層に接続する接続手段とを含み、前記接続手段が前記基板内に前記インダクタと前記埋込み層の間が動的応答で同じ電位となるようにホロワモードでバイアスされたトランジスタにより構成されていることを特徴とする集積回路。
【請求項２】
前記接続手段が、前記基板内に形成されたホロワ型トランジスタを含むことを特徴とする、請求項１に記載の集積回路。
【請求項３】
前記ホロワ型トランジスタが、エミッタホロワモードでバイアスをかけられたバイポーラトランジスタであることを特徴とする、請求項２に記載の集積回路。
【請求項４】
前記ホロワ型トランジスタが、ＭＯＳトランジスタ（金属・酸化物半導体）であることを特徴とする、請求項２に記載の集積回路。
【請求項５】
前記接続手段が、前記トランジスタと前記埋込み層の間に抵抗を含み、前記インダクタと前記埋込み層の間を動的応答で同じ電位にすることを特徴とする、請求項２に記載の集積回路。
【請求項６】
作動周波数で作動できる集積回路であって、前記トランジスタの遷移周波数が作動周波数よりも大きいことを特徴とする、請求項２から５のいずれかに記載の集積回路。
【請求項７】
前記埋込み層が「パターン状」の層であることを特徴とする、前記請求項１から６のいずれかに記載の集積回路。
【請求項８】
集積回路内のインダクタの特性係数を改善するための方法であって、前記インダクタが、前記集積回路の基板内の前記インダクタと前記埋込み層より下方の前記基板との間に伝導性のシールドを形成する前記埋込み層に連結されて、ホロワモードでバイアスされたトランジスタにより前記インダクタと前記埋込み層の間を動的応答で等電位にすることを特徴とする方法。
【請求項９】
前記トランジスタが前記インダクタと前記埋込み層の間でホロワ型に接続され、前記インダクタと前記埋込み層の間を動的応答で等電位に維持するようにしたことを特徴とする、請求項８に記載の方法。
【請求項１０】
前記トランジスタと前記埋込み層が抵抗によって連結されていることを特徴とする、請求項９に記載の方法。
【請求項１１】
前記トランジスタにバイアスがかけられ、それを通る電流が、前記埋込み層と前記集積回路の基板の間で浮遊キヤパシタンスを加えることができることを特徴とする、請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高い特性係数を有するインダクタを含む集積回路装置に関する。
【０００２】
【従来の技術】
インダクタの特性係数は一般にＱで表わされるが、これはインダクタのインピーダンスの虚数部と実数部の比として定義される。この係数はネットワークアナライザ（回路網計算機）によって測定することができる。
集積密度を増加し、周波数性能を向上させるには、特にシリコンの場合、集積回路内のトランジスタのような能動性装置の寸法を規則的に低減する必要がある。現在では、低ノイズ増幅器（ＬＮＡ）、ミキサ、電力増幅器、または電圧制御発振器（ＶＣＯ）などの無線周波数機能は、２ＧＨｚ以上の周波数について統合することができる。
シリコン系の集積回路は、真性シリコン（純粋シリコン）を含みこの中に周期律表のIII族の原子（ほう素（Ｂ）、ガリウム（Ｇａ）.........）などの不純物が導入され、Ｐドープシリコンが得られる。
【０００３】
絶縁材料（たとえば、ＳｉＯ2）の層が、基板とインダクタの間に配置されている。インダクタは、最終レベルの金属（一般にはアルミニウム）上にスパイラル（らせん）の形で形成される。
図１はインダクタの断面図であるが、この図に示すようにインダクタは、シリコンＳｉの基板上に形成された酸化シリコンＳｉＯ2の絶縁層上に、らせん巻きの形で形成されている。漂遊効果を考慮に入れるために、漂遊結合をキヤパシタンスＣｐと漏れ抵抗Ｒｐで表わす。キヤパシタンスＣｐはインダクタと基板の間の絶縁層のキヤパシタンスであり、漏れ抵抗Ｒｐは、基板内のエネルギーの漏れを示している。図２はインダクタとその漂遊成分を電気的に表わしたものであり、インダクタは純粋な自己インダクタンスＬと直列抵抗Ｒｓによって表わされ、漂遊キヤパシタンスＣｐは漏れ抵抗Ｒｐに接続されている。
【０００４】
特性係数の変化を周波数ｆの関数として考えると、周波数領域に応じて異なる挙動（特性）が見られる。図３の曲線２は、実際のインダクタンスに対する特性係数Ｑの変化を示している。低い周波数では、理想的インダクタンスの場合には、特性係数Ｑは図３に曲線１で示された周波数で増加し（Ｑ＝Ｌ２πｆ／Ｒｓ）、共振周波数Ｆｏで最大値Ｑｍａｘに達する。高い周波数ではＱは理想的インダクタンスを示す曲線１から出発して漂遊キヤパシタンスＣｐ１とＣｐ２はさらに大きくなる。この現象は、高い周波数では、これらのキヤパシタンスＣｐ１とＣｐ２が低インピーダンスとなり、漏れ抵抗Ｒｐ１とＲｐ２におけるエネルギーの散逸が大きくなることを示している。したがって、漂遊成分、すなわちＣｐ１、Ｃｐ２、Ｒｐ１およびＲｐ２は、特性係数の最大値Ｑｍａｘと共振周波数Ｆｏを制限する。Ｆｏを越えると、インダクタは、もはや真のインダクタとしては作用しない。 漂遊成分がその構造上固有のものであるため、高い特性係数Ｑを有する集積インダクタを得ることは困難である。直列抵抗Ｒｓもまた特性係数Ｑの制限に関与している。直列抵抗と漂遊成分とからなる組立品では、図３に示すように、実際のインダクタンスの曲線２は、理想的インダクタンスの曲線１から離れる。理想的インダクタンスでは特性係数は低周波数でも高周波数でも、周波数と共に増大する。
【０００５】
すぐれた特性を有する無線周波数機能（数ＧＨｚ）を統合するためには、多くの状況下で、高い特性係数を有するインダクタンスを用いる必要がある。これは特に次のような機能を実行する回路について言える。すなわち、ＶＣＯ（電圧制御発振器）、ＰＡ（電力増幅器）、フィルタ、ＬＮＡ（低ノイズ増幅器）、である。
ＶＣＯの場合には、位相ノイズの低下は主として発振器の（インダクタンスとキヤパシタンスとで構成される）ＬＣ回路の特性係数Ｑによって定まる。ＰＡ型の回路では、利得と効率は、インダクタなどの受動素子が最少損失を示すときに大きく改善される。さらに受動フィルタの統合は、特性係数の高いインダクタによって容易に行われる。
【０００６】
各種のパラメータを変更することによって、より高い周波数で特性係数を上昇させることのできるシステムが知られている。すなわち、
―――  金属層の厚さを増す。
―――  抵抗の低い金属を選ぶ。たとえばアルミニウムの代わりに銅を用いる。
―――  金属層を基板からさらに動かす。
―――  パターン状の基板を用いることによって、基板の抵抗率を局所的に変える。
【０００７】
これらの改良は、集積回路の技術に関するものである。
先行技術では、直列抵抗Ｒｓをなくすことによって特性係数を改善するためのシステムが知られている。これを行うには、自己インダクタンスおよび直列抵抗Ｒｓと直列に接続された負性抵抗を与える新しい能動回路を導入する。しかし、この装置を適切に作動するには、各部分の値、特に発振現象を発生させる危険のある直列抵抗Ｒｓの値を超えない負性抵抗の絶対値を充分に知る必要がある。特性係数Ｑおよび共振周波数Ｆｏの値を制限する漂遊成分は、このシステムによっては完全になくすことはできない。
【０００８】
【発明が解決しようとする課題】
本発明は、インダクタンスに関して漂遊キヤパシタンスおよび漏れ抵抗の影響を低下させることによって、この問題を解決しようとするものである。
本発明の目的は、特性係数Ｑを改善することである。
【０００９】
【課題を解決するための手段】
本発明は、回路の金属化レベルで形成されたインダクタと、このインダクタの下で集積回路の基板内にある埋込み層とによって構成された集積回路を提供する。
本発明の一般的特徴によれば、集積回路は、インダクタを埋込み層に接続する接続手段を含み、この接続手段は、インダクタと埋込み層の間で動的応答で同じ電位が維持されるように構成されている。インダクタの出力部での信号が、埋込み層のレベルで同じ位相、同じ振幅で同じように再生される。漂遊キヤパシタンス（さらに詳しくは、漂遊キヤパシタンスＣｐ２）の端子は、こうして動的応答で同じ電位となり、これによってキヤパシタンスＣｐ２を回路に見えなくすることができる。したがって、このキヤパシタンスの有害な作用は、もはやインダクタには働かない。このようにして集積インダクタの作動周波数を増加させることができる。
【００１０】
できれば、接続手段は基板内に形成されたホロワ型トランジスタを含むことが好ましい。このホロワ型トランジスタは、エミッタホロワモードでバイアスをかけられたバイポーラトランジスタであると有利である。「ホロワ」特性によって、インダクタの端子上に存在する信号を、埋込み層のレベルで「コピー」することができる。さらに、漏れ抵抗Ｒｐは、インダクタを経てではなく、トランジスタから来る電流によって供給される。能動素子（すなわち、トランジスタ）による余分の集積費用やエネルギー消費を避けるために、たとえば、低ノイズ増幅器（ＬＮＡ）内にバッファとして用いられているトランジスタのような、集積回路内にすでに埋込まれたトランジスタを用いると有利である。
【００１１】
本発明の別の態様によれば、ホロワ型トランジスタはＭＯＳトランジスタ（金属・酸化物半導体）であってもよい。このＭＯＳトランジスタは、ホロワ型バイポーラトランジスタに関連があっても、また関連がなくてもよい。
【００１２】
本発明のもう1つの有利な態様によれば、接続手段が、トランジスタと埋込み層の間に、充分に低い値の抵抗を含み、インダクタと埋込み層の間で実質的に同じ電位となるように構成されている。この低い値の抵抗によって、直列抵抗Ｒｓが１．５オーム、あるいは、これ以上ときわめて低いときに発生する振動の問題を防止することができる。この値は、数百オーム、たとえば２５０オームである漏れ抵抗Ｒｐの値に比べて低い。この違いによって、トランジスタはインダクタの電位と実質的に同じの、埋込み層上の電位を生じる電圧発生器として考えられるが、これは負荷抵抗（つまり、漏れ抵抗）に対して低い値の抵抗が、埋込み層とトランジスタのエミッタの間に加えられるためである。このようにして、この加えられた抵抗が振動を防止し、その値が低いため、インダクタと埋込み層を等電位に維持する。
【００１３】
【発明の実施の形態】
本発明の１つの実施形態によれば、集積回路は所定の作動周波数で作動し、トランジスタの遷移周波数は作動周波数よりもはるかに高い。したがって、トランジスタの特性は低下せず、特に、所定の作動周波数について、そのトランスコンダクタンス利得は低下しない。
さらに、埋込み層はできればパターン状の層であることが好ましい。またパターン状でなくてもよく、また金属材料で形成されたものであってもよい。いずれの場合にも、この構造によってインダクタと基板の結合は最少限のものとなる。本発明によれば、トランジスタにバイアスがかけられ、それを通る電流が、埋込み層と集積回路の基板の間に発生する漂遊キヤパシタンスを加えることができるようになる。トランジスタの最適周波数特性と適切な消費の間に妥協点が得られるようにトランジスタバイアス電流は固定される。
【００１４】
したがって、本発明は、集積回路内のインダクタの特性係数を改善するための方法を提供する。一般に前記インダクタは集積回路の基板内の埋込み層に接続されて、インダクタと埋込み層は、動的応答で等同位となる。
トランジスタはホロワ構成で、インダクタと埋込み層の間に接続することができ、インダクタと埋込み層の間で同じ電位が維持される。
【００１５】
トランジスタと埋込み層は抵抗を用いて接続することができる。
トランジスタにバイアスがかけられ、それを通る電流が、埋込み層と集積回路の基板の間に発生する漂遊キヤパシタンスを加えることができるようにすると有利である。
下記に、非限定的な例を挙げて、付属図画を用いて本発明による装置を説明する。
図４は、図３と同じ種類のインダクタのモデルを示す図であり、５ｎＨの純粋自己インダクタンスＬが１６Ωで直列抵抗Ｒｓと直列に接続され、この組立品の両端は、自己インダクタンスＬ側では点Ｓ’であり、直列抵抗Ｒｓ側では点Ｓである。０．１３ｐＦの２個の漂遊キヤパシタンスＣｐ１とＣｐ２は、それぞれ点Ｓ’および点Ｓの一端により接続されている。抵抗Ｒｈが、キヤパシタンスＣｐ１とＣｐ２の２つの自由端の間に、つまり、点Ａ’と点Ａの間に配置されている。約５０Ωの抵抗Ｒｈが埋込み層となっている。点Ａ’と接地を示す点ｍの間には、ダイオードＤ１があり、その陰極は点Ａ’側にあり、漏れ抵抗Ｒｐ１は４１０Ωである。点Ａと点ｍの間にはダイオードＤ２があり、その陰極は点Ａ側にあり、漏れ抵抗Ｒｐ２は２５０Ωである。ダイオードＤ１とＤ２は恒久的に逆方向バイアスとなっていて、これらは２個のキヤパシタンスＣｄ１およびＣｄ２と見ることができる。点Ｓはインダクタの出力部であり、直列抵抗Ｒｓはインダクタの抵抗を示している。
【００１６】
ｎｐｎ型のバイポーラトランジスタＴは、そのベースが点Ｓに連結され、そのエミッタがキヤパシタンスＣｐ２に並列に点Ａに連結されるように接続されている。トランジスタＴは、バイアス電流Ｉｏにより、また図示されていないバイアス回路により、エミッタ・ホロワモードにバイアスがかけられている。バイアス電流Ｉｏは、点Ａにあるトランジスタのエミッタと点ｍとの間にある電流発生器Ｇによって発生される。トランジスタＴの交流ベース・エミッタ電圧は広帯域周波数範囲では動的応答でゼロに維持され、これにより基板とのＣｐ２による結合の効果を打消すことができる。Ｃｐ１の影響もまた減衰するが、その効果はやや低い。
【００１７】
無線周波数では、ホロワ型のこのトランジスタによって、キヤパシタンスＣｐ２の端子は実質的に同じ電位にあり、したがって、このキヤパシタンスは回路にはもはや見られない。漏れ抵抗Ｒｐ１およびＲｐ２によって散逸するエネルギーは、インダクタではなくトランジスタＴによって提供される。エミッタ電流の一部は実際にダイオードキヤパシタンスＣｄ１とＣｄ２を経て抵抗Ｒｐ１とＲｐ２へと注入される。こうして、ホロワ型トランジスタのない場合には、インダクタンスは抵抗Ｒｐ１およびＲｐ２によってもはや弱められることはない。この型のトランジスタでは抵抗Ｒｐ１とＲｐ２は漂遊キヤパシタンスＣｐ１とＣｐ２を越えてインダクタを通して直接供給されるからである。
インダクタンスはトランジスタのベースで高いインピーダンスを招き、これは、キヤパシタンスＣｐ１とＣｐ２を大きく低下させるのに等しい。
【００１８】
特性係数Ｑと、過電圧が最大値となる（つまり、Ｑ＝Ｑｍａｘ）周波数Ｆｏは、したがって増大する。
Ｃｐ１およびＣｐ２の、この見掛けの低下によって、インダクタの面積が増大し、その結果、Ｒｓの値が減少し、この場合には、また特性係数が改善される。キヤパシタンスＣｄ１およびＣｄ２は、数ピコファラドであるが、これはトランジスタＴによって加えられなくてはならない。したがって、トランジスタＴは充分に高い電流が提供できるようにトランスインダクタンスが高い。
【００１９】
本発明によるインダクタは、作動周波数がトランジスタが正確に作動する範囲内にある限りは、理想的な特性係数（図３を参照）に応じて変化するような特性係数を有している。つまり、トランジスタの電流利得が１よりはるかに大きい、たとえば１０以上となるような周波数である。したがって、トランジスタのこの遷移周波数は特性係数を制限しないように充分に高くなければならない。さらに、ホロワトランジスタが良好な条件下で作動するためには、ホロワトランジスタの電流利得は１よりはるかに大きくなければならない。
【００２０】
図５には、作動周波数（回路の作動周波数）の関数としての特性係数Ｑの２つの曲線が示されている。曲線３は本発明による集積インダクタに関するものである。曲線４は先行技術による集積インダクタに関するものである。つまり、ホロワ構成のトランジスタのない場合である。曲線３でのパラメータＱは、５ＧＨｚの周波数に対して６．８の最大値までの低周波数では増加し、次にホロワ型トランジスタの遷移周波数の制限作用のもとで高周波数では低下する。ホロワトランジスタのないインダクタの場合には、特性係数の曲線４は、２．３ＧＨｚの周波数に対して３．２の最大値まで低周波数では上昇し、この値は曲線３の場合よりはるかに低いが、次に、キヤパシタンスＣｐ１とＣｐ２や抵抗Ｒｐ１とＲｐ２のような漂遊成分の作用のもとで高周波数では低下する。曲線が曲がる原因は、曲線３と４とでは同じではない。したがってホロワ型トランジスタが存在するときには、明らかに特性係数Ｑが増加し、またこの係数が最大となる点での周波数が上昇する。この場合、２倍よりも大きい増加が見られる。
【００２１】
図６は、エミッタの面積が異なり、供給電圧が１．５Ｖの３種類のトランジスタについて、バイアス電流Ｉｏの関数としての遷移周波数Ｆｔの変化を示している。曲線Ｎ１は、エミッタ面積がＳN1に等しいトランジスタＴN1に対応している。曲線Ｎ２は、エミッタ面積がＳN2に等しいトランジスタＴN2に対応している。曲線Ｎ３は、エミッタ面積がＳN3に等しいトランジスタＴN3に対応している。これらの面積はＳN1＜ＳN2＜ＳN3となっている。トランジスタＴN1とＴN2は、それらの面積が、８ｍＡの電流Ｉｏについて最適化されているトランジスタＴN3の面積よりも小さいので１ｍＡ未満のバイアス電流によって、それらの遷移周波数に関して最適化される。これらのトランジスタの最大遷移周波数は２０〜２４ＧＨｚの間である。トランジスタＴN2は、漂遊キヤパシタンスＣｐ２の端子上で最小電流（トランジスタＴN2で得られる電圧の０．８倍）を得ることができ、最高の特性係数（ＴN2で得られる４．４に対して６．８）を得ることができる限りにおいて、最良の結果を与える。その特性は次の通りである。すなわち、（ＢｉＣＭＯＳＳ ライブラリ：  Ｎ４Ｅ１）、エミッタ面積Ａ＝０．３５*４．５５  μｍ2、Ｉ＝１  ｍＡ、Ｆｔ＝２２  ＧＨｚ。
【００２２】
図４の電気回路図は、図７の技術形態を示している。図７では、基板６の上に絶縁ＳｉＯ2層７が配置されている。点ｍは基板の下面を示している。この基板６はＰドープシリコンによって構成され、内部には、抵抗Ｒｈによって特徴付けられるＮ＋ドープ埋込み層がある。埋込み層５と基板６の間の結合部はダイオードＤ１によって形成され、このダイオードＤ１はその陰極によって抵抗Ｒｈの一端に接続され、もう一方の側で点ｍに連結された抵抗Ｒｐ１と直列に接続されている。この埋込み層５と基板６の間の結合部はまたダイオードＤ２によって形成され、ダイオードＤ２はその陰極によって抵抗Ｒｈの他端に接続され、もう一方の側で点ｍに連結された抵抗Ｒｐ２と直列に接続されている。基板内にあるＮ＋ドープシリコンの部分１０は、埋込み層５に、また絶縁層７に接続されている。
【００２３】
基板内には、埋込み層と並んで、バイポーラトランジスタが従来の方法で埋込まれている。これを行うには、Ｎドープシリコンの部分１５を基板６内に形成し、部分１５の一部を絶縁層７に接触させる。絶縁層７内にあるアルミニウム接点１４をこの部分１５に接続する。次にＰドープシリコンの部分１６を部分１５内に形成し、部分１６の一部を絶縁層７に接触させる。絶縁層７内にあるアルミニウム接点１３をこの部分１６に接続する。次に、Ｎ＋ドープシリコンの部分１７を部分１６内に形成し、部分１７の一部を絶縁層７に接触させる。絶縁層７内にあるアルミニウム接点１２を、この部分１７に接続する。トランジスタＴを１５、１６および１７によって形成する。以下では、エミッタを接点１２とし、ベースを接点１３とし、コレクタを接点１４とする。エミッタ１２を絶縁層７内にある金属部分８の一端に連結する。金属接点１１を金属部分８およびＮ＋ドープシリコンの部分１０に連結する。したがって、埋込み層５とエミッタ１２は、部分１０、１１および８によって連結される。
【００２４】
絶縁層７は、埋込み層５およびトランジスタＴの上に延びている。コレクタ１４は絶縁層の７の上の金属層１８に接続され、この金属層１８を経てトランジスタへ電圧が供給される。
絶縁層７の上に、これに接触して金属スパイラル９が配置されている。この金属層９は埋込み層と、トランジスタＴの一部、特に部分１６と１７の上に延びている。金属層９はインダクタを形成し、トランジスタＴのベース１３に連結されている。絶縁層７は、一方でインダクタ９に連結され、他方で抵抗Ｒｈの一端に連結された２個の漂遊キヤパシタンスＣｐ１とＣｐ２により形成されている。
【００２５】
埋込み層５は弱抵抗性（Ｒｈ）であり、等電位面を有している。この埋込み層５は「メッシュ状」または「パターン状」に埋込まれている。埋込み層は「メッシュ状」または「パターン状」である必要はないが、連続的なものとし、および／または金属材料で作られている。いずれの場合にも、それは基板との結合を最小限のものとするように、したがって電磁損失を最小に抑えるように作られている。
【００２６】
さらに、無線周波数用の各種の異なる回路では、Ｎ＋埋込み層がすでに設けられており、ホロワトランジスタがすでに埋込まれて、バッファとして用いられている。この場合、エミッタをＮ＋埋込み層に接続するのに充分であり、これには図７に示した金属レベル８の製造に役立つマスクを改良することが必要である。このような回路は、たとえば図８に示したようなＬＮＡ増幅器（低ノイズ増幅器）である。この増幅器は、エミッタ１９が接地されているトランジスタＴ１で構成され、ベース２０は入力信号Ｖｅを受け入れる。このトランジスタＴ１のコレクタ２１は、集積キヤパシタンス（非漂遊）と並列に接続された集積インダクタＬ１で構成されたタンク回路の一端Ｓ１に接続されている。タンク回路の他端は供給電圧Ｖｄｄに連結されている。出力信号ＶＳ１は点Ｓ１で測定される。この回路によって、インダクタＬ１の特性係数に応じて所定の共振周波数のまわりできわめて高い増幅定数（ＶＳ１／Ｖｅ）を得ることができる。Ｆ１よりも高い周波数で作動するためには、本発明による特性係数を、インダクタＬ１上で作用することにより改善することができる。
【００２７】
しかし、この種の回路には一般にミキサ回路Ｍのような別の回路が、その後に接続される。このミキサが作動するためには、その前に低出力インピーダンスの回路があることが必要である。この目的のためには、増幅器ＬＮＡ（Ｔ１、Ｌ１およびＣ１により構成）とミキサＭの間に、トランジスタＴ２のエミッタ２３に接続された電流発生器２２によって、ホロワエミッタでバイアスをかけられたバイポーラトランジスタＴ２を配置する。トランジスタＴ２のベース２４は、点Ｓ１でＬＮＡ増幅器の出力部に連結されている。ミキサＭはエミッタ２３を経てトランジスタＴ２に接続されている。こうして、Ｔ２がホロワトランジスタであるため、信号ＶＳ１がＥ２で再生され、ミキサの入力部では低インピーダンスであり、これがバイポーラトランジスタＴ２の出力インピーダンスとなる。
【００２８】
次に、特性係数を増加させるには、したがってＬＮＡ増幅器の作動周波数を増加させるには、ホロワ型トランジスタＴ２を用いる。集積インダクタＬ１の下で、エミッタ２３と埋込み層（図示せず）の間に接続部２５を形成する。特性係数を向上させるには、接続部２５を設けるだけでよく、余分な費用は不要である。集積インダクタの電気回路内にホロワ型トランジスタを設け、インダクタの下の基板内にある埋込み層に、この能動素子のエミッタを接続して、この層とこのインダクタを動的応答で同じ電位とすることによって、漂遊部分の影響を最少限に抑え、特性係数を改善させることができる。こうして、集積インダクタを構成する金属層の厚さを増大させて、直列抵抗を低下させ、さらに特性係数を向上させることができる。さらにこの能動素子（トランジスタ）による追加的エネルギー消費を有利なように調節することができる。
【図面の簡単な説明】
【図１】インダクタの断面図である。
【図２】インダクタとその漂遊成分の等価回路図である。
【図３】理想インダクタンスと実際のインダクタンスのＱの周波数特性を示す図である。
【図４】インダクタおよびホロワ・トランジスタの電気回路図である。
【図５】遷移周波数の関数としての特性係数の変化を示す図である。曲線は本発明によるものであり、曲線４は先行技術によるものである。
【図６】３つの種類のトランジスタについて、コレクタバイアス電流の関数としての遷移周波数の変化を示す図である。
【図７】インダクタおよびホロワ型トランジスタの概略断面図であり、インダクタの概略モデリングを示す図である。
【図８】ミキサ−に接続した増幅器の概略回路図である。
【図１】
0004384332.tif 000002
【図２】
0004384332.tif 000003
【図３】
0004384332.tif 000004
【図４】
0004384332.tif 000005
【図５】
0004384332.tif 000006
【図６】
0004384332.tif 000007
【図７】
0004384332.tif 000008
【図８】
0004384332.tif 000009