(57)【特許請求の範囲】
【請求項１】
下地層上に金属膜を積層する成膜工程を含んだ半導体装置の製造方法において、
前記金属膜は、前記下地層に形成される薄膜抵抗体とその電極膜との間および前記下地層と前記電極膜との間で前記下地層に接した状態に形成されるバリアメタルとして形成され、
前記下地層に気体発生成分が含まれる場合に、前記薄膜抵抗の形成後であって前記金属膜の成膜工程に先立って、前記下地層に含まれる気体発生成分を除去する脱気処理工程を設けたことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記脱気処理工程は、熱処理により行なうことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記脱気処理工程は、後工程で昇温過程がある場合に、その昇温過程における処理温度と同等以上の処理温度条件にて熱処理するようにしたことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置の製造方法において、
前記下地層は、絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記下地層としての絶縁膜は、平坦化処理用の薄膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記平坦化処理用の薄膜を形成する工程では、ＳＯＧ（Spin On Glass ）を用いて平坦化処理を行なうことを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または６に記載の半導体装置の製造方法において、  前記下地層としての平坦化処理用の薄膜は、ＴＥＯＳ膜であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１ないし７のいずれかに記載の半導体装置の製造方法において、
前記薄膜抵抗体は、ＣｒＳｉ（クロムシリコン）系の薄膜であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１ないし８のいずれかに記載の半導体装置の製造方法において、
前記金属膜は、ＴｉＷ膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１ないし９のいずれかに記載の半導体装置の製造方法において、
前記薄膜抵抗体の電極としてアルミニウムを用いていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項２ないし１０のいずれかに記載の半導体装置の製造方法において、
前記脱気処理工程は、３００℃以上で５００℃以下の温度で熱処理することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項２ないし１０のいずれかに記載の半導体装置の製造方法において、
前記脱気処理工程は、４００℃以上で５００℃以下の温度で熱処理することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項２ないし１０のいずれかに記載の半導体装置の製造方法において、
前記脱気処理工程は、４５０℃で熱処理することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、下地層上に金属膜を積層する成膜工程を含んだ半導体装置の製造方法に係り、特に下地層に気体発生成分が含まれる場合に有効な半導体装置の製造方法に関する。
【０００２】
【発明が解決しようとする課題】
例えば、下地層としての絶縁膜上に薄膜抵抗などを形成する構成の半導体装置においては、薄膜抵抗として用いる材料と電極となる金属膜との間にこれらの相互拡散の防止を図るためのバリアメタルを設けることが行なわれる。これにより、電流許容容量の低下を防止するようにしている。
【０００３】
薄膜抵抗として、例えば、ＣｒＳｉ（クロムシリコン）を用いたものでは、電極金属膜として用いるアルミニウム膜との間にバリアメタルとしてＴｉＷ膜を形成することがある。この場合、電極金属膜の形成領域は薄膜抵抗の形成領域部分から下地層の絶縁膜上に延出するように形成され、上部の引出電極膜との接触をとる部分まで配線の引き回しを行なう。
【０００４】
この時、バリアメタルであるＴｉＷ膜とアルミニウム膜とを同じパターンで１回のフォトリソグラフィ処理により形成する都合で、ＴｉＷ膜が直接下地の絶縁膜上に形成されることになる。ところが、このような金属膜は絶縁膜に対して密着性が良くないものがあり、工程が進むにしたがってその部分で剥がれが生じてしまう場合がある。
【０００５】
このため、従来では、このような構成を採用する場合には、下地層と金属膜との密着度が良好なものを選ぶ必要があり、設計上の制約事項となることがあるなどの不具合があった。以下、図７および図８を参照してその不具合について簡単に説明する。
【０００６】
図７は剥がれが発生する部分を模式的断面図で示すものである。シリコン基板１は、必要に応じてトレンチなどを形成して絶縁分離したもので、その表面に下地絶縁膜としてのＢＰＳＧ（Boron Phospho Silicated Glass ）２が形成されている。このＢＰＳＧ２上に、まず、第１層目のアルミニウム（１ｓｔＡｌ）膜３がパターニングされており、これを覆うようにしてプラズマ窒化膜（Ｐ−ＳｉＮ膜）４が形成され、この上に層間絶縁膜として第１層目のＴＥＯＳ（１ｓｔＴＥＯＳ）膜５が形成されている。１ｓｔＴＥＯＳ膜５上には、段差部分をなだらかにするためのＳＯＧ膜６が塗布成膜され、この上に第２層目のＴＥＯＳ（２ｎｄＴＥＯＳ）膜７が形成されている。
【０００７】
２ｎｄＴＥＯＳ膜７上には、薄膜抵抗として所定膜厚のＣｒＳｉ膜が成膜され、フォトリソグラフィ処理によりパターニングして薄膜抵抗体８が形成されている。薄膜抵抗体８の両端部には電気的接触を取るためにバリアメタルとしてのＴｉＷ膜９および電極金属であるアルミニウム電極膜１０が積層形成され、所定の電極形状にパターニングしている。この上に、第３層目のＴＥＯＳ（３ｒｄＴＥＯＳ）膜１１が形成され、アルミニウム電極膜１０とコンタクトをとる部分がパターニングにより開口され、第２層目のアルミニウム（２ｎｄＡｌ）膜１２がパターニング形成されている。そして、２ｎｄＡｌ膜１２を覆うようにしてパッシベーション膜が形成されている（図示せず）。
【０００８】
上記構成を形成するときに、ＴｉＷ膜９を形成した後に、種々の後工程を経ることで、何らかの原因によって、ＴｉＷ膜９が下地層として２ｎｄＴＥＯＳ膜７が形成された部分との間で剥がれを生ずるため、不良となる不具合がある。剥がれの状態としては、ボイドが発生してＴｉＷ膜９から上の部分が浮いた状態となってしまったり、あるいは完全に剥がれた状態となるものである。また、外見上では剥がれていないように見えても、既に剥がれた状態となっていてボンディング時などに剥がれ不良として現れるものもある。
【０００９】
次に、上述の２ｎｄＴＥＯＳ膜７を形成した状態から２ｎｄＡｌ膜１２を形成するまでの間の製造工程について図８を参照して簡単に説明する。図８（ａ）は２ｎｄＴＥＯＳ膜７を形成した後に薄膜抵抗体８をパターニングした状態で示している。ＳＯＧ膜６を形成した後に、２ｎｄＴＥＯＳ膜７を形成する際には、ＳＯＧ膜６の表面をＯ２プラズマにより前処理を行ない、この後２ｎｄＴＥＯＳ膜７を成膜する。
【００１０】
薄膜抵抗体８としてＣｒＳｉ膜を形成し、所定の形状となるようにフォトリソグラフィ処理によりパターニングのエッチングを行ない、この後フォトレジストを剥離処理する。この剥離処理では、洗浄液としてイソプロピルアルコールや水などを用いている。つまり、ＴｉＷ膜９の成膜前の状態における下地層の処理状態は上述の過程を経たものである。
【００１１】
続いて同図（ｂ）に示すように、ＴｉＷ膜９およびアルミニウム電極膜１０を成膜する。フォトリソグラフィ処理によってＴｉＷ膜９およびアルミニウム電極膜１０をパターニングすべくフォトレジスト膜を形成し、アルミニウム電極膜１０およびＴｉＷ膜９の露出した部分を、それぞれに対応したウェットエッチング処理により除去する。
【００１２】
それぞれのウェットエッチング処理では、エッチング液が異なり、アルミニウム電極膜１０のエッチング処理ではＴｉＷ膜９がエッチングストッパとして働き、ＴｉＷ膜９のエッチング処理では、アルミニウム電極膜１０はエッチングが進行しないので、ＴｉＷ膜９のみをエッチングすることができ、ＣｒＳｉ膜がエッチングストッパとして機能する。なお、このようなエッチングが行なえることから、ＴｉＷ膜９およびアルミニウム電極膜１０は１回のフォトリソグラフィ処理を経ることでパターニングを行なうことができる。
【００１３】
この後、同図（ｃ）に示すように、３ｒｄＴＥＯＳ膜１１を形成し、フォトリソグラフィ処理によりコンタクトホールを形成し、前述のように２ｎｄＡｌ膜１２を形成すると共に、フォトリソグラフィ処理によってパターニングする。最後にパッシベーション膜として例えばＰ−ＳｉＮ膜を形成する。なお、２ｎｄＡｌ膜１２形成時のＡｌシンター処理やＰ−ＳｉＮ膜のアニール処理などの熱処理工程を経ることで、前述したように、ＴｉＷ膜９が２ｎｄＴＥＯＳ膜７から剥離してしまう不具合が発生することがある。
【００１４】
これは、ＴｉＷ膜９などの金属膜が、一般に酸化膜などの絶縁膜との間の密着性が低く、剥がれやすい傾向にあることも起因している。同じ金属膜でも、例えばアルミニウムなどは下地層が酸化膜などの絶縁膜であっても密着性は良好であり、上述のような場合でも剥がれを起こすことはほとんどない。
【００１５】
この点を考慮すると、ＴｉＷ膜９を形成するのは、薄膜抵抗体８の部分のみとし、２ｎｄＴＥＯＳ膜７上には直接アルミニウム電極膜１０を形成するようにパターニングする構成とすればこのような不具合の発生を避けることはできる。しかし、そのような構成を採用するためには、ＴｉＷ膜９のパターニング工程とアルミニウム電極膜１０のパターニング工程とを別々に行なう必要があり、フォトリソグラフィ処理を２回行なうことになるので、工程のコストが増加してしまうことになる。
【００１６】
一方、絶縁膜上への金属膜の密着性を向上するための対策として、例えばＴｉＷ膜９を成膜する前に、薄いＴｉ膜などを成膜する構成を採用することが考えられる。しかしながら、Ｔｉ膜はＴｉＷ膜９に比べてエッチングレートが高く、しかも、ウェットエッチング処理を行なう関係から、Ｔｉ膜がアンダーエッチング状態となることを避けられず、安定した工程を実施することが難しくなる点で、採用することは難しい。
【００１７】
本発明は、上記事情に鑑みてなされたもので、その目的は、下地層上に金属膜を成膜する工程を有する半導体装置において、下地層に気体発生成分が含まれる場合に金属膜が剥がれる不具合を解決することができるようにした半導体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明によれば、下地層上に金属膜を積層する成膜工程を含んでいて、下地層に気体発生成分が含まれる場合に、その金属膜の成膜工程に先だって、脱気処理工程を行なうことにより下地層に含まれる気体発生成分を除去し、この状態で金属膜の成膜工程を実施するので、金属膜を成膜した後においては、下地層中から気体成分が発生することがなくなる。この結果、後工程を経ることで下地層中の気体発生成分が気体になって金属膜との間に発生することに起因する密着度の低下あるいは剥がれを防止でき、下地層との密着性の良い金属膜の成膜を行なうことができるようになる。また、下地層として気体が発生する可能性の高いものであっても十分使用することができる工程とすることができ、工程の設定や材料の採用の自由度を高めることができるようになる。
そして、金属膜を、下地層上に形成される薄膜抵抗体とその電極膜との間に形成されるバリアメタルとしているので、薄膜抵抗体と電極膜との間の相互拡散などを防止する構成を採用することができ、この場合において、電極膜を薄膜抵抗体の形成部分以外の下地層上に配設する場合でも、バリアメタルとしての金属膜と共に電極膜を形成して金属膜を下地層上にも形成した状態でパターニングのエッチング処理を行なうことができ、工程を少なくすることができるようになる。
【００１９】
なお、発明者らは、上記発明に想倒するに至る過程として、上述の金属膜の剥がれの原因を下地層との関係であることを解明すると共に、その結果に基づいてこれを解決する方法として脱気処理工程を実施することが有効であることを見出だしたものである。
【００２０】
すなわち、従来における剥がれの発生は、成膜しようとする金属膜の面積が一定以上になると徐々に発生率が増大し、ついにはほとんど１００％の発生率となることがわかった。この結果を考慮すると、従来技術の範囲においては、金属膜の面積を一定以内の大きさに抑えるように設計する必要があり、これは設計上の制約となるものであった。この発明により、剥がれの発生を極力抑制することができ、これによって上述のような制約をなくして、設計の自由度の向上も図れるようになった。
【００２１】
請求項２の発明によれば、上述の場合において、脱気処理工程として熱処理を行なうので、特殊な工程を採用する必要がなく、処理装置や処理技術に大きな変更を伴うことがなくなるので、簡単且つ安価に脱気処理を行なって上記した効果を得ることができるようになる。
【００２２】
請求項３の発明によれば、脱気処理工程を熱処理によって行なう場合において、後工程で昇温過程がある場合に、その昇温過程における処理温度と同等以上の温度条件にて熱処理するので、後工程での気体成分の発生を抑制しながら、必要以上に高い温度での熱処理を行なうことがないので、無理のない工程として追加することができ、しかも簡単安価に実施することができるようになる。
【００２３】
請求項４の発明によれば、請求項１ないし３の発明において、下地層が絶縁膜である場合に脱気処理工程を用いているので、金属膜を絶縁膜を介して絶縁状態に形成する構成を必要とする加工工程を有する半導体装置を製造する場合において、その絶縁膜中に含まれる気体発生成分を除去した上で金属膜を成膜することができるようになる。
【００２５】
【発明の実施の形態】
以下、本発明を集積回路の製造工程に適用した場合の一実施形態について図１ないし図６を参照しながら説明する。
図１は、本発明の製造方法によって製造された半導体装置であるＭＯＳＦＥＴの集積回路に形成する薄膜抵抗形成部分を模式的な断面で示すものである。シリコン基板２０は、例えばＳＯＩ構造の基板を用いており、図示しない領域にトレンチ分離構造を形成すると共にＭＯＳＦＥＴなどの半導体素子が形成されたもので、図示の表面領域にはＬＯＣＯＳ膜２１およびＢＰＳＧ膜２２が積層形成されている。
【００２６】
ＢＰＳＧ膜２２上には、１ｓｔＡｌ膜（第１層目のアルミニウム配線パターン）２３が形成されており、シリコン基板２０の素子形成領域の電極形成部分とオーミックコンタクトを形成している。この１ｓｔＡｌ膜２３の形成に際しては、必要に応じてＴｉＮ膜を介在させることが行なわれる。
【００２７】
層間絶縁膜としては、Ｐ−ＳｉＮ膜（プラズマ窒化膜）２４上に、第１ＴＥＯＳ膜（１ｓｔＴＥＯＳ（テトラエトキシシラン）膜）２５が形成され、ＳＯＧ  （spin on glass ）２６により平坦化された状態のところに第２ＴＥＯＳ膜（２ｎｄＴＥＯＳ膜）２７が成膜されている。この２ｎｄＴＥＯＳ膜２７上には、所定の位置に薄膜抵抗体２８が形成されている。この薄膜抵抗体２８は、例えば、ＣｒＳｉ膜をスパッタリングにより膜厚１５ｎｍ程度形成している。そして、この薄膜抵抗体２８の両端部にバリアメタルとなる金属膜としてのＴｉＷ膜２９を介して薄膜抵抗体用電極としてＡｌＳｉ膜３０を形成している。
【００２８】
これらを覆うように層間絶縁膜としての第３ＴＥＯＳ膜（３ｒｄＴＥＯＳ膜）３１が形成され、所定の部分にＶｉａ３１ａ，３１ｂなどが形成され、これらを介して２ｎｄＡｌ膜としてのＡｌＳｉ膜３２が形成されている。そして、図示はしないが、最上層には素子全体を保護するためのパッシベーション膜としてＰ−ＳｉＮ膜が形成された状態に構成されている。
【００２９】
なお、上述の構成において、２ｎｄＴＥＯＳ膜２７および３ｒｄＴＥＯＳ膜３１は、一般的な層間絶縁膜の形成工程において用いられる第２ＴＥＯＳ膜を２回に分けて積層したもので、それらの厚さ寸法の和は一層のみ形成する通常の工程で用いられるものと同等の厚さ寸法となるように設定されている。
【００３０】
さて、次に、上記したＭＯＳＩＣの製造方法について図２ないし図１４をも参照して説明する。ここでは、製造工程を図２に示す１２のプロセスＰ１〜Ｐ１２に分けており、これらの各プロセスを図３ないし図５も参照しながら以下に順次説明する。
【００３１】
［プロセスＰ１］…トレンチ絶縁分離工程
前述したように、ＳＯＩ構造のシリコン基板２０に対して、これに形成するＭＯＳＦＥＴや薄膜抵抗体などの種々の素子に対応してＦＥＴ形成領域あるいは薄膜抵抗体形成領域を分離工程を経て設ける。この場合、分離工程では、各領域に対応してそれらの境界部分にシリコン基板２０内部のシリコン酸化膜層まで到達する深いトレンチをエッチング処理などにより形成し、この後、トレンチ部分の側壁にシリコン酸化膜を形成して各領域を絶縁分離する。この後、トレンチ内部の側壁部分を多結晶シリコン層を成膜して充填することによりシリコン基板２０の表面を平坦化している。
【００３２】
［プロセスＰ２］…デバイス形成工程
次に、シリコン基板２０のＦＥＴ形成領域に、一般的な製造技術を用いて所定の不純物領域を形成する。この後、ＣＶＤ法等により窒化シリコン膜（Ｓｉ３Ｎ４）を形成すると共にフォトリソグラフィ処理によって各領域の境界部分のトレンチ形成領域の上部に窓を形成し、フィールド酸化膜としてのＬＯＣＯＳ膜２１を形成する。
【００３３】
次に、図示はしないが、ＦＥＴ形成領域に所定厚さ寸法のゲート酸化膜を形成し、ポリシリコンをＣＶＤ法等により積層してフォトリソグラフィ処理を行うことによりゲート電極を形成する。この後、ＦＥＴ形成領域にソース領域およびドレイン領域を形成し、続いて、シリコン基板２０の表面全体に層間絶縁膜のひとつとしてＢＰＳＧ膜２２をＣＶＤ法などにより所定厚さ寸法だけ形成する。
【００３４】
［プロセスＰ３］…コンタクト形成工程
次に、ＢＰＳＧ膜２２に、ＦＥＴ形成領域の電極形成部分にフォトリソグラフィ処理によりコンタクトホールを形成し、この後、所定温度条件（例えば９００℃〜９５０℃の範囲の熱処理温度）でリフロー処理を行ってパターンのエッジ部分がなだらかになるようにする。
【００３５】
［プロセスＰ４］…１ｓｔＡｌ配線形成工程
次に、図３（ａ）に示すように、下層の配線パターンとしての１ｓｔＡｌ膜  （第１層目のアルミニウム膜）２３を形成する。この場合に、１ｓｔＡｌ膜２３の形成に先だって、例えばバリアメタルとしてのＴｉＮ膜（窒化チタン）を所定膜厚形成し、これに連続してＡｌＳｉＣｕを組成とする１ｓｔＡｌ膜２３を０．４５μｍ程度の膜厚でスパッタにより形成する。この後、フォトリソグラフィ処理により１ｓｔＡｌ膜２３の形成部分に対応してレジストパターンを形成し、ドライエッチング処理によりエッチングを行う。このとき、ドライエッチング処理は、ＥＣＲ（Electron cyclotron resonance）ドライエッチングを行うようにしている。なお、この場合において、ＥＣＲドライエッチングを行っても、１ｓｔＡｌ膜２３以外の部分はＢＰＳＧ膜２２で覆われているので、シリコン基板２０の表面にダメージを与えることがない。
【００３６】
［プロセスＰ５］…層間絶縁膜形成工程（前半）
続いて、下層の層間絶縁膜の形成工程として、次のような順に複数の膜を形成する。まず、同図（ｂ）に示すように、Ｐ−ＳｉＮ膜（プラズマ窒化膜）２４を成膜し（処理温度は例えば３８０℃）、この後、１ｓｔＴＥＯＳ膜２５をＣＶＤ法により膜厚０．２μｍ程度を形成する（処理温度は例えば４２０℃）。次に、同図（ｃ）に示すように、ＳＯＧ（spin on glass ）を塗布し、ベークおよびエッチバック処理を行うことにより、ＳＯＧ膜２６でシリコン基板２０の表面の凹凸が多い部分を平坦化するように埋める。このとき、ＳＯＧ膜２６は、パターンの段差部分をなだらかにするように厚く形成され、平坦な部分においてはそれよりも薄い一定の膜厚に形成されている。
【００３７】
そして、同図（ｄ）に示すように、下層の層間絶縁膜に相当する２ｎｄＴＥＯＳ膜２７をＣＶＤ法により膜厚０．３μｍ程度を成膜する（処理温度は例えば４２０℃）。このときの２ｎｄＴＥＯＳ膜２７の膜厚は、後工程で形成する３ｒｄＴＥＯＳ膜３１の膜厚との合成膜厚が従来工程における第２ＴＥＯＳ膜の膜厚  （０．５μｍ程度）と同等となるように設定されている。
【００３８】
なお、２ｎｄＴＥＯＳ膜２７を形成する工程では、成膜開始時点にＯ２プラズマ処理を行なってＴＥＯＳ膜の初期膜質を向上させることが行なわれる。このため、本来ＳＯＧ膜２６が吸湿性が高い性質を有していることに加えて、前の工程で形成したＳＯＧ膜２６の表面がＯ２プラズマに曝されることになり、ＳＯＧ膜２６の表層部分においては化学反応により膜中水分が増加した層２６ａが形成されることになる。
【００３９】
［プロセスＰ６］…薄膜抵抗体形成工程
次に、図４（ａ）に示すように、薄膜抵抗体２８用のＣｒＳｉ膜２８ａをスパッタにより１５ｎｍ程度の膜厚で成膜し、フォトリソグラフィ処理によって薄膜抵抗体形成領域の部分にフォトレジスト３３をパターニングする。この後、ドライエッチング処理を行ってＣｒＳｉ膜２８ａの不要な部分を除去し、同図（ｂ）に示すように薄膜抵抗体２８を形成する。このとき、ＣｒＳｉのドライエッチング処理では、ＣｒＳｉ膜２８ａがエッチングされたときに露出する部分が２ｎｄＴＥＯＳ膜３６であるから、シリコン基板２１のシリコン面が露出することがなく、ダメージを受けることがない。
【００４０】
なお、上述の薄膜抵抗体２８の形成工程においては、エッチング後のレジスト３３の剥離工程で、レジスト３３が除去された状態つまり２ｎｄＴＥＯＳ膜２７の表面が露出した状態で洗浄処理を行なうことから、その洗浄液に含まれる水やＩＰＡ（イソプロピルアルコール）液に曝されるため、２ｎｄＴＥＯＳ膜２７およびその下層のＳＯＧ膜２６の膜中水分が増加するようになる。
【００４１】
［プロセスＰ７］…脱気処理工程
そこで、次に、上述のように２ｎｄＴＥＯＳ膜２７およびＳＯＧ膜２６中に含まれる水分（気体発生成分）を次の脱気処理工程で気体として除去する。すなわち、この脱気処理工程を実施しない場合には、気体発生成分が後工程の熱処理などの昇温過程を経ることにより、上部に積層された膜との間に気体が閉じ込められた状態で気泡（ボイド）として発生し、これが上部に積層する膜との密着性を損なうことになる。
【００４２】
これを防止するために、ここでは、例えば４５０℃で３０分程度、Ｎ２／Ｈ２＝１００／１の雰囲気中において熱処理を行なう。これにより、２ｎｄＴＥＯＳ膜２７およびＳＯＧ膜２６中に含まれる気体発生成分をガス化してその表面から放出させることができる（図４（ｃ）参照）。
【００４３】
この熱処理条件は、薄膜抵抗体２８のＣｒＳｉ膜が劣化しない程度の上限温度である５００℃程度と、ＴｉＷ膜２９の成膜時のスパッタ温度に相当する下限温度である３００℃程度との間の適切な温度に設定することができる。なお、下限温度は、後工程において昇温過程を経る場合の温度と同等もしくはそれ以上の温度とすることが好ましい。
【００４４】
低い温度条件で脱気処理工程を実施する場合には、形成した膜に対する劣化を誘発する可能性は低いが脱気に要する時間が長くなり、逆に、高い温度条件で実施する場合には、脱気処理を早めて短時間で処理することができるようになるが、上述したように劣化が発生する原因にもなるので、双方を満足する適切な温度設定する必要がある。
【００４５】
以上の点を踏まえると、最も好ましい熱処理条件は、前述したとおりであるが、最大の範囲としては、この構成の場合においては、３５０℃〜５００℃の範囲で１分以上程度行なうことが好ましい。そして、さらに好ましくは、４００℃〜５００℃の範囲で１０分〜６０分程度の熱処理条件を採用することができる。また、熱処理の雰囲気についても、Ｎ２，Ｈ２，Ｏ２などのガス雰囲気で行なうことができるし、それらの混合ガスを流通させたガス雰囲気で行なうこともできるものである。
【００４６】
［プロセスＰ８］…薄膜抵抗体用電極形成工程
次に、図５（ａ）に示すように、薄膜抵抗体２８が形成された状態の面にバリアメタルとしてのＴｉＷ膜２９をスパッタにより膜厚０．１μｍ程度成膜する。そして、これに続いて、ＡｌＳｉ膜を薄膜抵抗体用の電極膜３０として膜厚０．２μｍ程度成膜する。続いて、フォトリソグラフィ処理を行って薄膜抵抗体２８の両端部に電極を形成するようにフォトレジストでパターニングする。
【００４７】
次に、ウェットエッチング処理により電極膜３０のエッチングを行う。このとき、エッチング液としては燐酸と硝酸との混合液を用いているので、オーバーエッチを行っても下側に形成されているＴｉＷ膜２９をエッチオフすることがない。電極膜３０をエッチング処理すると、これに続いてＳｉノジュールエッチング処理を行い、この後、同図（ｂ）に示すように、ＴｉＷ膜２９のウェットエッチング処理を行って電極のパターニングをする。この場合にも、上述同様にして下地のＣｒＳｉ膜からなる薄膜抵抗体２８をエッチオフすることがないので、確実にパターニング処理を行うことができるようになる。
【００４８】
なお、電極膜３０およびＴｉＷ膜２９のエッチング処理では、同じフォトレジストのパターンを用いて１回のフォトレジスト処理工程で実施しているが、ＴｉＷ膜２９と電極膜３０のエッチングレートの違いにより、下層側のＴｉＷ膜２９の外周部分が電極膜３０から露出するようにアンダーカットされた状態にエッチングされる。
【００４９】
［プロセスＰ９］…層間絶縁膜形成工程（後半）
次に、同図（ｃ）に示すように、上層の層間絶縁膜としての３ｒｄＴＥＯＳ膜３１をＣＶＤ法により膜厚０．３μｍ程度で成膜する（処理温度は例えば４２０℃）。これにより、薄膜抵抗体２８が２ｎｄＴＥＯＳ膜２７と３ｒｄＴＥＯＳ膜３１との間に挟まれた状態に形成されたことになる。
【００５０】
［プロセスＰ１０］…Ｖｉａ形成工程
次に、図１に示しているように、フォトリソグラフィ処理により上層の配線パターンとしての２ｎｄＡｌ膜４３２との電気的接続をとるためのコンタクトホールであるＶｉａ３１ａ，３１ｂを形成する。このとき、Ｖｉａ形成工程では、図示の薄膜抵抗体２８用の電極膜のＶｉａ３１ａ，３１ｂと共に、１ｓｔＡｌ膜２３にコンタクトをとるための図示しないＶｉａも形成する。
【００５１】
［プロセスＰ１１］…２ｎｄＡｌ配線形成工程
同じく図１に示すように、２ｎｄＡｌ膜３２はＡｌＳｉＣｕ膜をスパッタにより膜厚０．９μｍ程度成膜する。続いて、フォトリソグラフィ処理により、電極形成部分にフォトレジストのパターニングを行い、ＥＣＲドライエッチング処理によりエッチングを行う。このとき、ＡｌＳｉＣｕ膜をエッチングした状態で露出するのは３ｒｄＴＥＯＳ膜３１であるから、薄膜抵抗体２８およびその電極膜３０が酸化などの悪影響を受けることがない。２ｎｄＡｌ膜３２の配線パターンが形成されると、これに続いて、例えば処理温度４５０℃でシンターを行う。
【００５２】
［プロセスＰ１２］…パッシベーション膜形成工程
最後に、全体にパッシベーション膜としてのＰ−ＳｉＮ膜を形成する（処理温度は例えば３８０℃）。以上のプロセスＰ１〜Ｐ１２を経ることにより、他のプロセスにて行うエッチング処理などの悪影響を受けたり及ぼしたりすることなく、薄膜抵抗体２８を形成することができると共に、１ｓｔＡｌ膜２３および２ｎｄＡｌ膜３２を形成することができるようになる。なお、以上の処理の説明で判るように、ＣｒＳｉ膜からなる薄膜抵抗体３７の形成工程の後の処理過程においては、ＣｒＳｉの特性が劣化する５００℃以上の温度では熱処理が行われないようになっている。
【００５３】
また、以上のようにして、プロセスＰ７の脱気処理工程において１ｓｔＴＥＯＳ膜２７およびＳＯＧ膜２６中に含まれる水分（気体発生成分）をあらかじめ除去するように熱処理して脱気させるので、最終工程のパッシベーション膜形成工程を終了するまでの各種の昇温過程を経ても、ＴｉＷ膜２９が２ｎｄＴＥＯＳ膜２７の表面から剥がれることがなくなり、密着性の良好な状態を保持させることができるようになる。
【００５４】
次に、本発明を着想するに至った不具合の原因の発見と、その不具合の解決策について発明者らが実施した実験結果とともに説明する。
発明者らは、まず、剥がれ発生率がＴｉＷ膜の下地層との接触面積と相関関係があるか否かを実験により確認した。この結果、図６に示すように、剥がれ発生率は、ＴｉＷ膜の形状そのものにはあまり関係なく、下地層との接触面積に大きく依存していることを確認した。
【００５５】
本実施形態と同様の条件下で行なった実験においては、接触面積が６０００μｍ２までの範囲では剥がれは発生しておらず（測定サンプル個数は２５０００個で、剥がれ発生個数は０個）、８０００μｍ２では１７％（測定サンプル個数は９０個で、剥がれ発生個数は１５個）であり、１００００μｍ２では２８％（測定サンプル個数は９０個で、剥がれ発生個数は２５個）であった。また、接触面積が５×５ｍｍ２になると全て剥がれる（測定サンプル数は９０個）ことがわかった。
【００５６】
また、製造工程の説明においても述べたように、ＳＯＧ膜は水分を含みやすい性質を有しており、２ｎｄＴＥＯＳ膜の成膜工程においてＯ２プラズマ処理によりさらに水分を多く含んでしまう。そして、これが原因となってＴｉＷ膜を成膜した後の工程で昇温過程を経ると、その水分が気体となって放出され、密着性の低いＴｉＷ膜を押し上げて剥がれさせるのである。
【００５７】
すなわち、従来例の説明で示した図８（ａ）では、実際にはＳＯＧ膜６の表層部分に水分を多く含んだ層６ａが形成されており、その層６ａ中の水分を保持したままで最終工程まで進むうちに昇温過程を経ると、例えば、ここでは２ｎｄＡｌ膜１２のシンター処理工程を経ると、これが気体となって放出されるため図７に示したように剥がれとなるのである。
【００５８】
また、このように剥がれが発生する条件として、発明者らが確認をしたところでは、ＳＯＧ膜の膜厚が厚い部分や段差が大きくＳＯＧが溜まる部分で特に剥がれが多くなることがわかり、上述したＳＯＧ膜が剥がれに起因していることを裏付ける結果となっている。
【００５９】
このように、ＴｉＷ膜が酸化シリコンなどの下地層上に形成する場合に剥がれが発生しやすい性質を有することを考慮して、（１）その接触面積をできるだけ小さくするように薄膜抵抗体を形成したり、（２）２ｎｄＡｌ膜と別のフォトリソグラフィ処理によりパターニングすることで接触面積を所定以下となるようにしたり、あるいは（３）密着性を高める材料を介在させるなどの方法が考えられる。
【００６０】
しかしながら、上述した方法（１）〜（３）ではいずれの場合においても、素子のパターニングに関する設計変更を要したり、新たな材料を採用するためのプロセス設計が必要となり、簡単に採用することができない。この点で、前述の問題を解決するための本発明の脱気処理工程を実施することは、このような設計変更を必要としない点で簡単且つ安価に採用することができ、しかも信頼性の向上をも図ることができるものである。
【００６１】
このような本実施例によれば、薄膜抵抗体３７の形成工程の後に脱気処理工程を設けているので、ＳＯＧ膜２６や２ｎｄＴＥＯＳ膜２７中に含まれる気体発生成分をＴｉＷ膜２９の形成前に除去しておくことができ、これにより、後工程で昇温過程を経る場合でもＴｉＷ膜２９が２ｎｄＴＥＯＳ膜２７の表面から剥がれることを極力防止することができ、安定した製造工程を実施することができるようになる。この結果、パターン設計の変更や新規材料を用いるプロセスを追加することなく、簡単且つ安価に製造することができ、しかも、従来どおりＴｉＷ膜と２ｎｄＡｌ膜とを１回のフォトリソグラフィ処理によりパターニングすることができるようになる。
【００６２】
本発明は、上記実施例にのみ限定されるものではなく、次のように変形また拡張できる。
バリアメタルとしては、ＴｉＷ膜以外に、ＴｉＮ膜，Ｗ膜あるいはＴｉ膜などを用いることができる。
薄膜抵抗体としては、ＣｒＳｉ膜以外に、ＮｉＣｒ膜などを用いることができる。その膜厚は、５〜２０ｎｍ程度に設定することができる。
下地層は、ＴＥＯＳ膜のような層間絶縁膜以外に、ＢＰＳＧ，ＬＯＣＯＳ，ＳｉＯ２，窒化膜などの場合にも適用することができる。
【００６３】
上記実施形態においては、脱気処理工程の熱処理温度を４５０℃としているが、熱処理の温度は下限が３００℃程度から上限は５００℃程度が好ましい。なお、下限温度は、後工程との関係により一概には決まらないが、後工程で行なわれる熱処理などの昇温過程の温度と同等あるいはそれ以上の温度とすることで十分である。一方、上限温度については、温度を高く設定することは脱気処理を速く進める効果があるが、形成した膜が変質しない範囲内にとどめるべきである。この点で、上記した上限温度が妥当な値と考えられる。
【００６４】
脱気処理工程の熱処理の雰囲気はＮ２（窒素）以外に、Ｈ２（水素）、Ｏ２  （酸素）などのガスを用いることができるし、それらのガスを混合した状態の雰囲気中で行なうこともできる。
【００６５】
脱気処理工程は、熱処理により行なう場合について説明したが、他の方法を用いて脱気することもできる。例えば、真空中に一定条件でさらすことで脱気したり、化学的な処理を施すことでガス発生成分を除去するなどして脱気処理をすることが考えられる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す薄膜抵抗体部分の模式的断面図
【図２】製造工程の説明図
【図３】各製造工程における模式的断面図（その１）
【図４】各製造工程における模式的断面図（その２）
【図５】各製造工程における模式的断面図（その３）
【図６】測定により得られた接触面積に対する剥がれ発生率の相関図
【図７】従来例を示す図１相当図
【図８】各製造工程における模式的断面図
【符号の説明】
２０はシリコン基板、２１はＬＯＣＯＳ、２２はＢＰＳＧ膜、２３は１ｓｔＡｌ膜、２５は１ｓｔＴＥＯＳ膜、２６はＳＯＧ膜、２７は２ｎｄＴＥＯＳ膜（下地層、絶縁膜）、２８は薄膜抵抗体（薄膜抵抗）、２９はＴｉＷ膜（金属膜）、３０は電極膜、３１は３ｒｄＴＥＯＳ膜、３２は２ｎｄＡｌ膜である。
【図１】
0004232292.tif 000002
【図２】
0004232292.tif 000003
【図３】
0004232292.tif 000004
【図４】
0004232292.tif 000005
【図５】
0004232292.tif 000006
【図６】
0004232292.tif 000007
【図７】
0004232292.tif 000008
【図８】
0004232292.tif 000009