(57)【特許請求の範囲】
【請求項１】
第１の定電圧を出力する第１安定化回路と、
基準電圧と出力を比較することにより第２の定電圧を出力する第２安定化回路と、
前記第１安定化回路の出力と前記第２安定化回路の出力とを比較し、該比較結果に基づいて、前記第２安定化回路の出力を制御する制御回路とを有し、
前記制御回路は、前記第１安定化回路の出力が前記第１の定電圧以下のとき、前記第２安定化回路の出力より一定電圧だけ低い電圧と前記第１安定化回路の出力とを比較した結果に基づいて、前記第２安定化回路の出力を前記第１安定化回路の出力の変化に応じるとともに前記第１安定化回路の出力より一定電圧だけ高い電圧に制御する電源回路。
【請求項２】
前記制御回路は、前記第２安定化回路の出力と接地間に接続された抵抗と定電流源の直列回路を有し、前記第２安定化回路の出力より前記抵抗の電位差だけ低い電圧と前記第１安定化回路の出力とを比較する請求項１に記載の電源回路。
【請求項３】
入力された信号に所定の変換を行うマイクロコンピュータと、
前記マイクロコンピュータに電源を供給する為の定電圧を出力する電源安定化回路と、
基準電圧と出力を比較することによりＡ／Ｄ変換用の基準電源として定電圧を出力する基準電源安定化回路と、
前記電源安定化回路の出力と前記基準電源安定化回路の出力とを比較し、該比較結果に基づいて、該基準電源安定化回路の出力を制御する制御回路とを有し、
前記制御回路は、前記マイクロコンピュータの立ち上がり時に、前記基準電源安定化回路の出力より一定電圧だけ低い電圧と前記電源安定化回路の出力とを比較した結果に基づいて、前記基準電源安定化回路の出力を前記電源安定化回路の出力の変化に応じるとともに前記電源安定化回路の出力より一定電圧だけ高い電圧に制御する電源回路を備えた制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄコンバータ付のマイコン用電源回路に関し、マイコン用の電源ＶDDと、Ａ／Ｄコンバータ用の基準電圧ＶREF とを生成できる電源回路を有する電源ＩＣに関する。
【０００２】
【従来の技術】
従来に用いられていたＡ／Ｄコンバータ付のマイコン用電源回路の概略構成を図１に示す。
Ａ／Ｄコンバータ付のマイコン１には、マイコン１の電源ＶDDを供給するＶDD端子と、Ａ／Ｄコンバータの基準電源ＶREF を供給するＶREF 端子とを有する。このマイコン１に電源を供給するための電源ＩＣ２が接続されており、電源ＩＣ２には、電源ＩＣ２に入力するＶIN端子が設けられている。電源ＩＣ２はマイコン1 の電源のための安定化電源回路を構成しており、ＶIN端子からの直流電圧を所定電圧に安定化し、コンデンサＣ1 を介して、ＶDD端子にマイコン電源ＶDDを供給し、そして、コンデンサＣ2 を介して、ＶREF 端子にマイコン１内のＡ／Ｄコンバータ用の基準電源ＶREF を供給している。
【０００３】
電源ＩＣ２における安定化電源回路として、電源ＶDDと基準電源ＶREF の両方に供給するために、それぞれにアナログレギュレータが使用されていた。このアナログレギュレータは、出力電圧を検出して所定の基準電圧と比較する負帰還回路を有し、この負帰還回路の比較結果に基づいて入出力間に挿入されたトランジスタＴの導通を制御することにより、定電圧を出力している。
【０００４】
このアナログレギュレータは、簡単な結線で定電圧回路が得られるので、定電圧特性に優れ、ＩＣ化が容易である。しかし、マイコン１自体が低電力である場合には、このようなアナログレギュレータを、電源ＶDDと基準電源ＶREF の両方に供給に使用しても良かったが、マイコン１自体が電力を消費するようになると、このようなアナログレギュレータでは、対応できなくなった。
【０００５】
そこで、基準電源ＶREF は精度の良い安定化が必要であるが、それ程電力を消費しないことから、基準電源ＶREF には、アナログレギュレータで対応し、そして、電源ＶDDはそれ程精度の良い安定化を必要としない代わりに、電力変換効率を重要視することになるため、電源ＶDDの供給には、ＤＣ−ＤＣコンバータを採用するようになった。
【０００６】
【発明が解決しようとする課題】
しかしながら、アナログレギュレータとＤＣ−ＤＣコンバータとでは、立ち上がり特性と立ち下がり特性のそれぞれにおいて差異がある。
立ち上がり特性においては、図２（ａ）に示すように、アナログレギュレータは、ＤＣ−ＤＣコンバータに比較して立ち上がりが早いため、基準電源ＶREF が電源ＶDDより早く所定定電圧に到達してしまう。通常、基準電源ＶREF と電源ＶDDの所定電圧は、共に５Ｖに設定されている。
【０００７】
そうすると、マイコンの電源をオンにしたとき、図２（ａ）に示すように、基準電源ＶREF が電源ＶDDより早く５Ｖに到達することになるため、マイコン１がラッチアップして破壊してしまう。
そこで、このようなマイコン１のラッチアップ対策として、一般的には、図２（ｂ）に示すように、アナログレギュレータの立ち上げのタイミングを電源ＶDDより遅くして、基準電源ＶREF が電源ＶDDより５Ｖに到達することを遅くなるように制御が行われている。しかし、この場合には、マイコンに電源を入れてからシステム動作までの時間的遅れ、最低動作電圧の悪化を招くという問題がある。
【０００８】
一方、立ち下がり特性においては、図２（ｃ）に示すように、マイコンの電源をオフにしたとき、電源間に接続されたコンデンサＣ1 及びＣ2 の容量と、負荷の消費電流によって、立ち下がりが決まってしまう。この立ち下がりを制御することはできない。そうすると、図２（ｃ）のように、基準電源ＶREF の立ち下がりが電源ＶDDの立ち下がりより遅いと、やはりマイコンがラッチアップしてしまう。
【０００９】
そこで、本発明は、マイコン電源のオン又はオフ時に、マイコンがラッチアップしないように、電源ＩＣにおいて電源ＶDD出力に対する基準電源ＶREF 出力の立ち上がり又は立ち下げを制御することを課題とする。
【００１０】
【課題を解決するための手段】
そこで、上記の課題を解決するため、第１の定電圧を出力する第１安定化回路と、基準電圧と出力を比較することにより第２の定電圧を出力する第２安定化回路とを有する電源回路において、前記第１安定化回路の出力が前記第１の定電圧以下のとき、前記第２安定化回路の出力より一定電圧だけ低い電圧と前記第１安定化回路の出力とを比較した結果に基づいて、前記第２安定化回路の出力を前記第１安定化回路の出力の変化に応じるとともに前記第１安定化回路の出力より一定電圧だけ高い電圧に制御するようにした。
【００１１】
【発明の実施の形態】
以下、図３乃至図１３を参照して、本発明を実施形態毎に説明する。
〔第１の実施形態〕
第１の実施形態における電源ＩＣ２の回路構成を図３に示す。電源ＩＣ２内には、電源ＶDD出力のためのＤＣ−ＤＣコンバータの回路が設けられているが、図３では、ＤＣ−ＤＣコンバータの回路構成の記載を省略し、図示してない。ここでは、基準電源ＶREF 出力のための回路構成を具体的に示している。
【００１２】
電源ＩＣ２には、アナログレギュレータ３が設けられており、入力ＶINの直流電圧を定電圧５Ｖの基準電源ＶREF として出力する。このアナログレギュレータ３は、トランジスタＴ1 及びＴ2 、抵抗Ｒ1 及びＲ2 、アンプＡＭＰ1 、そして基準電圧ＲＥＦ1 により構成されている。
アナログレギュレータ３は次のようにして、５Ｖに安定化した基準電源ＶREF を出力する。基準電源ＶREF 出力を抵抗Ｒ1 及びＲ2 によって検出し、基準ＲＥＦ1 と検出したＶREF 出力とをＡＭＰ1 で比較する。そして、ＡＭＰ1 は検出したＶREF 出力が基準ＲＥＦ1 になるようにトランジスタＴ2 を駆動し、トランジスタＴ1 の導通が制御される。
【００１３】
第１の実施形態では、電源ＩＣ２内に、アナログレギュレータ３の動作を制御する制御回路４が付加されている。この制御回路４は、トランジスタＴ3 、抵抗Ｒ3 及び定電流源Ｉ1 、そしてアンプＡＭＰ2 で構成されている。トランジスタＴ3 のコレクタがアナログレギュレータ３のトランジスタＴ2 のベースに接続され、トランジスタＴ3 はＡＭＰ2 で制御される。抵抗Ｒ3 と定電流源Ｉ1 の直列回路がＶREF 出力と接地との間に接続され、ＡＭＰ2 の負端子には、ＶDD出力が接続され、正端子には直列回路の抵抗Ｒ3 が接続されている。
【００１４】
ここで、電源ＩＣ２の立ち上げ時の動作について説明する。
マイコンシステムの電源がオンにされると、抵抗Ｒ1 と抵抗Ｒ2 により、基準電源ＶREF 出力を検出する。このとき、基準ＲＥＦ1 と検出したＶREF 出力とを比較し、検出したＶREF 出力が基準ＲＥＦ1 を超えていなければ、ＡＭＰ1 はトランジスタＴ2 を駆動して、トランジスタＴ1 の導通を増やすように制御する。このようにして、電源ＩＣ２の基準電源ＶREF 出力を立ち上げ、定電圧を出力する。
【００１５】
一方、電源ＩＣ２内に設けられている電源ＶDDの立ち上げはアナログレギュレータ３のそれより遅いものである。そこで、この電源ＶDD出力と基準電源ＶREF 出力との間の立ち上がりは図２（ａ）に示されるような関係となるが、第１の実施形態では、制御回路４を設け、この制御回路４によって、アナログレギュレータ３におけるトランジスタＴ2 の駆動を制御する。
【００１６】
基準電源ＶREF 出力と接地との間には、抵抗Ｒ3 と定電流源Ｉ1 の直列回路が接続され、抵抗Ｒ3 の両端には一定の電圧降下が生じるようになっている。そうすると、基準電源ＶREF 出力が変動した場合、抵抗Ｒ3 に接続されたＡＭＰ2 の正端子には、常に、基準電源ＶREF 出力から一定電圧だけ低い電圧が印加されることになる。ここで、ＡＭＰ2 は、基準電源ＶREF 出力から一定電圧だけ低い電圧と、電源ＶDD出力を比較し、この比較結果に基づいて、トランジスタＴ3 を制御する。
【００１７】
制御回路４のトランジスタＴ3 のコレクタがアナログレギュレータ３におけるトランジスタＴ2 のベースに接続されているので、この制御回路４によって、電源ＶDD出力が立ち上がっていくに従って上昇すると、基準電源ＶREF 出力は、抵抗Ｒ3 による電圧降下分に相当する一定電圧だけ電源ＶDD出力より高い状態で立ち上がることになる。
【００１８】
この基準電源ＶREF 出力の立ち上がり状態を、図５に示す。図中において、一点破線Ａは、電源ＶDD出力の立ち上がり曲線を表し、定電圧５Ｖの電源ＶDDを得たことを示している。そして、実線ａ1 が基準電源ＶREF 出力の立ち上がり曲線を表している。図５から分かるように、実線ａ1 は、抵抗Ｒ3 による電圧降下分に相当する一定電圧だけ高い状態で、しかも電源ＶDD出力の立ち上がりに比例している。
【００１９】
したがって、基準電源ＶREF 出力は電源ＶDD出力の立ち上がりと同じ速さとなるので、電源ＶDD出力の立ち上がりを待ってから基準電源ＶREF を立ち上げるという操作が必要なくなる。
なお、基準電源ＶREF 出力が５Ｖに到達してしまった後は、制御回路４のトランジスタＴ3 が駆動されても、アナログレギュレータ３におけるトランジスタＴ2 がＡＭＰ1 によって駆動されるので、基準電源ＶREF 出力は定電圧である５Ｖに制御される。
【００２０】
また、電源立ち上げ時に、基準電源ＶREF 出力が電源ＶDD出力より、抵抗Ｒ3 による一定電圧分高く推移しているが、基準電源ＶREF 出力と電源ＶDD出力との電圧差がダイオードの逆方向耐電圧以下となるように、抵抗Ｒ3 を選定することによって、基準電源ＶREF 出力が電源ＶDD出力より高くなっても、マイコンをラッチアップすることはない。
【００２１】
次に、電源ＩＣ２の立ち下げ時について、図４を参照して説明する。
図４に示した電源ＩＣ２の回路構成は、基本的に図３の構成と同様であるが、制御回路４において、トランジスタＴ4 が追加されている。トランジスタＴ4 は、基準電源ＶREF 出力と接地との間に接続され、ＡＭＰ2 によって制御される。基準電源ＶREF 出力が定電圧５Ｖであるとき、電源ＩＣ２がオフとされると、トランジスタＴ4 が接続されてない場合、図２（ｃ）に示した立ち下がり特性となる。しかし、制御回路４には、ＡＭＰ2 により制御されるトランジスタＴ4 が接続されているので、ＡＭＰ2 は、立ち下がりつつあるＶDD出力と抵抗Ｒ3 による電圧降下分に相当する一定電圧だけ低いＶREF 出力を比較し、その比較結果に基づいて、トランジスタＴ4 を制御する。
【００２２】
電源ＩＣ２の立ち下げ時においては、ＡＭＰ2 は、立ち下がりつつあるＶDD出力と抵抗Ｒ3 による電圧降下分に相当する一定電圧だけ低いＶREF 出力を比較しているので、ＶREF 出力は、ＶDD出力より抵抗Ｒ3 による電圧降下分に相当する一定電圧だけ高くなるように制御されることになる。
ここで、この基準電源ＶREF 出力の立ち下がり状態を、図５に示す。図中において、一点破線Ｂは、電源ＶDD出力の立ち下がり曲線を表している。そして、実線ｂ1 が基準電源ＶREF 出力の立ち下がり曲線を表している。図５から分かるように、実線ｂ1 は、抵抗Ｒ3 による電圧降下分に相当する一定電圧だけ高い状態で、しかも電源ＶDD出力の立ち下がりに比例して下降する。
【００２３】
したがって、電源立ち上がりと同様に、基準電源ＶREF 出力は電源ＶDD出力の立ち下がりと同じ速さとなり、基準電源ＶREF 出力と電源ＶDD出力との電圧差がダイオードの逆方向耐電圧以下となるように、抵抗Ｒ3 を選定することによって、基準電源ＶREF 出力が電源ＶDD出力より高くなっても、電源立ち下がりの場合も、マイコンをラッチアップすることはない。
〔第２の実施形態〕
第１の実施形態では、ＡＭＰ2 の正端子には、常に、基準電源ＶREF 出力から一定電圧だけ低い電圧が印加されるようになっているので、基準電源ＶREF 出力と電源ＶDD出力との電圧差を精度よく制御することができる。
【００２４】
しかし、この場合、基準電源ＶREF 出力が電源ＶDD出力に制限されることになる。例えば、電源ＶDDが、定電圧５Ｖで公差±Ｏ．２５Ｖの出力をし、基準電源ＶREF が、定電圧５Ｖで公差±０．０５Ｖの出力をする場合についてみる。
第１の実施形態において、抵抗Ｒ3 にかかる電位差は常に一定で、１０ｍＶとすると、電源ＶDD電圧が公差範囲内の４．７５Ｖであるとき、基準電源ＶREF は、４．７６Ｖしか出力できない。ところが、基準電源ＶREF の公差は電源ＶDDの公差より狭く、その公差が±０．０５Ｖであるので、基準電源ＶREF の出力は４．７６Ｖを出力できないことから、４．８Ｖ必要である基準電源ＶREF の公差範囲に入らない結果となる。
【００２５】
そこで、第１の実施形態では、抵抗Ｒ3 にかかる電位差は常に一定とし、基準電源ＶREF 出力の立ち上がり又立ち下がりが電源ＶDD出力のそれらと同じ速さとしていたが、基準電源ＶREF 出力と電源ＶDD出力との電圧差がダイオードの逆方向耐電圧以下であるならば、抵抗Ｒ3 にかかる電位差を常に一定にしておく必要はない。
【００２６】
そこで、第２の実施形態では、抵抗Ｒ3 にかかる電位差を基準電源ＶREF 出力に比例するものとし、基準電源ＶREF 出力の立ち上がり又立ち下がりの速さを電源ＶDD出力の立ち上がり又立ち下がりの速さに近づくように制御しようとするものである。
第２の実施形態について、図６を参照して説明する。
【００２７】
図６に示された電源ＩＣ２の基本的な回路は、第１の実施形態と同様であり、電源ＶDD出力のためのＤＣ−ＤＣコンバータの回路、アナログレギュレータ３、そして、制御回路４から構成されている。図６に示された電源ＩＣ２が第１の実施形態と異なる点は、制御回路４において、アンプＡＭＰ2 の正端子に基準電源ＶREF 出力の比例電圧が印加されていることである。
【００２８】
制御回路４には、第１の実施形態における定電流源Ｉ1 の代わりに、基準電源ＶREF 出力と接地との間に、抵抗Ｒ3 と抵抗Ｒ4 の直列回路を接続している。そして、基準電源ＶREF 出力の比例電圧として抵抗Ｒ3 と抵抗Ｒ4 による基準電源ＶREF 出力の分圧電圧がＡＭＰ2 の正端子に印加される。抵抗Ｒ3 と抵抗Ｒ4 の分圧比率を適当に設定しておく。つまり、基準電源ＶREF 本来の立ち上がり速さより遅くなるように、アナログレギュレータ３における抵抗Ｒ1 と抵抗Ｒ2 による分圧比率より抵抗Ｒ3 と抵抗Ｒ4 の分圧比率を小さくしておく。
【００２９】
そこで、ＡＭＰ2 は、電源ＶDD出力と基準電源ＶREF 出力の比例電圧とを比較し、この比較結果に基づいて制御回路４のトランジスタＴ3 を駆動する。そうすると、電源ＶDDと基準電源ＶREF の立ち上がり時においては、トランジスタＴ3 のコレクタがアナログレギュレータ３におけるトランジスタＴ2 のベースに接続されているので、この制御回路４によって、基準電源ＶREF 出力は、電源ＶDD出力が立ち上がって上昇するに従って、電源ＶDDの立ち上がりよりは早いが、抵抗Ｒ1 と抵抗Ｒ2 による分圧比率による基準電源ＶREF 本来の速さを抑えた状態で立ち上がることになる。
【００３０】
なお、基準電源ＶREF 出力と電源ＶDD出力との電圧差が大きくなる場合があるが、その最大差をダイオードの逆方向耐電圧以下になるように抵抗Ｒ3 と抵抗Ｒ4 の分圧比率を設定しておく。
電源ＩＣ２のオン時における基準電源ＶREF 出力及び電源ＶDD出力の立ち上がり状態を、図７に示す。一点破線Ａは電源ＶDD出力の立ち上がり曲線を、そして実線ａ2 は基準電源ＶREF 出力の立ち上がり曲線を示している。
【００３１】
基準電源ＶREF の出力は、抵抗Ｒ3 と抵抗Ｒ4 の分圧比率でその立ち上がりが制御され、電源ＶDD出力の立ち上がり曲線に近い状態で推移する。
一方、電源ＩＣ２のオフ時においても、基準電源ＶREF の出力が、電源ＶDD出力の立ち上がり曲線に近い状態で推移するように、基準電源ＶREF 出力を制御する必要がある。
【００３２】
このため、図６に示した電源ＩＣ２の制御回路４において、図４に示した制御回路４と同様に、トランジスタＴ4 を基準電源ＶREF 出力と接地との間に接続すし、このトランジスタＴ4 をＡＭＰ2 で駆動すればよい。
電源ＩＣ２の立ち下げ時において、基準電源ＶREF 出力の立ち下がり状態は、図７の実線ｂ2 に示されるように、ＡＭＰ2 によってトランジスタＴ4 が駆動され、一点破線Ｂで示される電源ＶDD出力の立ち下がり曲線に近い速さで下降する。
【００３３】
したがって、電源の立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力の立ち上がり及び立ち下がり速さを抑え、基準電源ＶREF 出力を電源ＶDD出力の立ち上がり及び立ち下がりに近づける。そして、基準電源ＶREF 出力と電源ＶDD出力との電圧差がダイオードの逆方向耐電圧以下となるように、抵抗を選定することによって、基準電源ＶREF 出力が電源ＶDD出力より高くなっても、マイコンをラッチアップすることはなく、さらに、基準電源ＶREF 出力が電源ＶDD出力に制限されることもない。
〔第３の実施形態〕
第１及び第２の実施形態においては、基準電源ＶREF と電源ＶDDの定電圧出力が同じである場合であったが、第３の実施形態では、時間全域で基準電源ＶREF 出力が電源ＶDD出力を超えないように制御するものである。例えば、マイコン１のＡ／Ｄコンバータの基準電源ＶREF が電源ＶDDによる定電圧より低く設計されているような場合である。基準電源ＶREF が電源ＶDDより低く設計されていても、電源ＩＣ２の立ち上がり及び立ち下がりにおいては、基準電源ＶREF と電源ＶDDの立ち上がり及び立ち下がりの速さの違いから、マイコンのラッチアップを引き起こすものである。
【００３４】
第３の実施形態について、図８を参照して説明する。
図８に示された電源ＩＣ２の基本的な回路は、第１の実施形態と同様であり、電源ＶDD出力のためのＤＣ−ＤＣコンバータの回路、アナログレギュレータ３、そして、制御回路４から構成されている。しかし、図８に示された電源ＩＣ２は制御回路４の回路構成が第１の実施形態と異なっている。図８に示された制御回路４において、抵抗Ｒ5 と定電流源Ｉ2 の直列回路が電源ＶDD出力に接続され、電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低い電圧がアンプＡＭＰ2 の負端子に印加される。一方ＡＭＰ2 の正端子には、基準電源ＶREF 出力が印加されている。
【００３５】
なお、第３の実施形態では、基準電源ＶREF 出力が電源ＶDD出力を超えることがないので、第１及び第２の実施形態のように、基準電源ＶREF 出力と電源ＶDD出力との電圧差をダイオードの逆方向耐電圧以下となるように考慮する必要がなく、マイコンのラッチアップを防止することができる。
このような制御回路４において、ＡＭＰ2 は、電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低い電圧と基準電源ＶREF 出力とを比較し、この比較結果に基づいて制御回路４のトランジスタＴ3 を駆動する。そうすると、電源ＶDDと基準電源ＶREF の立ち上がり時においては、トランジスタＴ3 のコレクタがアナログレギュレータ３におけるトランジスタＴ2 のベースに接続されているので、ＡＭＰ2 は、基準電源ＶREF 出力が電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低くなるように、トランジスタＴ3 を制御する。
【００３６】
アナログレギュレータ３における基準ＲＥＦ1 は、電源ＶDDを超えない所定電圧に設定されており、電源ＩＣ２が立ち上がったときには、アナログレギュレータ３の基準電源ＶREF 出力は、制御回路４に代わってＡＭＰ1 により制御される。
電源ＩＣ２のオン時における基準電源ＶREF 出力及び電源ＶDD出力の立ち上がり状態を、図９に示す。一点破線Ａは電源ＶDD出力の立ち上がり曲線を、そして実線ａ3 は基準電源ＶREF 出力の立ち上がり曲線を示している。
【００３７】
基準電源ＶREF の出力は、基準電源ＶREF 出力が電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低い状態で推移する。そして、基準電源ＶREF 出力の立ち上がった後では、基準電源ＶREF 出力は電源ＶDD出力より低い電圧で定電圧出力する。
一方、電源ＩＣ２のオフ時においては、図９に示すように、基準電源ＶREF の出力ｂ3 が電源ＶDD出力Ｂより抵抗Ｒ5 両端による一定電圧だけ低くなるように制御する。このため、電源ＩＣ２の制御回路４において、図４に示した制御回路４と同様に、トランジスタＴ4 を基準電源ＶREF 出力と接地との間に接続し、このトランジスタＴ4 をＡＭＰ2 で駆動すればよい。
【００３８】
したがって、電源ＩＣの立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力を電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低くなるようにして、マイコンをラッチアップすることを防止できる。
〔第４の実施形態〕
第３の実施形態では、電源ＩＣの立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力を電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低くなるようにして、時間全域で基準電源ＶREF 出力が電源ＶDD出力を超えないように制御するものである。しかし、時間全域で基準電源ＶREF 出力が電源ＶDD出力を超えないように制御するものであっても、例えば、マイコン１のＡ／Ｄコンバータの基準電源ＶREF が、第３の実施形態の場合よりさらに低く設計されているような場合がある。この様に、基準電源ＶREF が電源ＶDDより低く設計されていても、電源ＩＣ２の立ち上がり及び立ち下がりにおいては、基準電源ＶREF と電源ＶDDの立ち上がり及び立ち下がりの速さの違いから、やはりマイコンのラッチアップを引き起こすものである。
【００３９】
第４の実施形態について、図１０を参照して説明する。
図１０に示された電源ＩＣ２の基本的な回路は、第３の実施形態と同様であり、電源ＶDD出力のためのＤＣ−ＤＣコンバータの回路、アナログレギュレータ３、そして、制御回路４から構成されている。しかし、図１０に示された電源ＩＣ２は制御回路４の回路構成が第３の実施形態と異なっている。図１０に示された制御回路４において、抵抗Ｒ5 と抵抗Ｒ6 の直列回路が電源ＶDD出力に接続され、電源ＶDD出力に比例した電圧がアンプＡＭＰ2 の負端子に印加している。一方ＡＭＰ2 の正端子には、基準電源ＶREF 出力が印加されている。
【００４０】
このような制御回路４において、ＡＭＰ2 は、電源ＶDD出力に比例した電圧と基準電源ＶREF 出力とを比較し、この比較結果に基づいて制御回路４のトランジスタＴ3 を駆動する。そうすると、電源ＶDDと基準電源ＶREF の立ち上がり時においては、トランジスタＴ3 のコレクタがアナログレギュレータ３におけるトランジスタＴ2 のベースに接続されているので、ＡＭＰ2 は、基準電源ＶREF 出力が、抵抗Ｒ5 と抵抗Ｒ6 の分圧比率で決まる傾きで電源ＶDD出力より下側になるように、トランジスタＴ3 を制御することができる。
【００４１】
アナログレギュレータ３における基準電圧ＲＥＦ1 は、電源ＶDDを超えない所定電圧に設定されており、電源ＩＣ２が立ち上がったときには、アナログレギュレータ３の基準電源ＶREF 出力は、制御回路４に代わってＡＭＰ1 により制御される。
電源ＩＣ２のオン時における基準電源ＶREF 出力及び電源ＶDD出力の立ち上がり状態を、図１１に示す。一点破線Ａは電源ＶDD出力の立ち上がり曲線を、そして実線ａ4 は基準電源ＶREF 出力の立ち上がり曲線を示している。
【００４２】
基準電源ＶREF の出力は、基準電源ＶREF 出力が電源ＶDD出力の下側に沿って推移する。そして、基準電源ＶREF 出力の立ち上がった後では、基準電源ＶREF 出力は電源ＶDD出力より低い電圧で定電圧出力する。
一方、電源ＩＣ２のオフ時においては、図１１に示すように、基準電源ＶREF の出力ｂ4 が電源ＶDD出力Ｂより下側に沿って下降する。このように下降させるためには、電源ＩＣ２の制御回路４において、図４に示した制御回路４と同様に、トランジスタＴ4 を基準電源ＶREF 出力と接地との間に接続し、このトランジスタＴ4 をＡＭＰ2 で駆動すればよい。
【００４３】
なお、第４の実施形態では、基準電源ＶREF 出力が電源ＶDD出力を超えることがないので、第１及び第２の実施形態のように、基準電源ＶREF 出力と電源ＶDD出力との電圧差が考慮する必要がなく、マイコンのラッチアップを防止することができる。
したがって、電源ＩＣの立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力を電源ＶDD出力より下側に沿って制御するようにして、マイコンをラッチアップすることを防止できる。
〔第５の実施形態〕
第３の実施形態では、電源ＩＣの立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力を電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低くなるようにして、時間全域で基準電源ＶREF 出力が電源ＶDD出力を超えないように制御するものである。しかも、マイコン１のＡ／Ｄコンバータの基準電源ＶREF が電源ＶDDより低く設計されているように、基準電源ＶREF 電圧が電源ＶDD電圧に制限されている。
【００４４】
しかし、電源の立ち上がり又は立ち下がり時には、基準電源ＶREF 電圧が電源ＶDD電圧に制限されるようにし、マイコン１のＡ／Ｄコンバータの基準電源ＶREF と電源ＶDDとが同じ定電圧になるように設計する場合もある。この場合には、前述したように、基準電源ＶREF と電源ＶDDとの公差による影響も考えなければならない。
【００４５】
そこで、第５の実施形態では、電源の立ち上がり又は立ち下がり時には、基準電源ＶREF 出力が電源ＶDD出力を超えないように制御し、電源ＶDDの定電圧出力の最小値（公差の範囲内）以上では、基準電源ＶREF 出力が電源ＶDD出力に制限されないようにするものである。
第５の実施形態について、図１２を参照して説明する。
【００４６】
図１２に示された電源ＩＣ２の基本的な回路は、第３の実施形態と同様であり、電源ＶDD出力のためのＤＣ−ＤＣコンバータの回路、アナログレギュレータ３、そして、制御回路４から構成されている。しかし、図１２に示された電源ＩＣ２は制御回路４の回路構成が第３の実施形態と異なっている。図１２に示された制御回路４では、基準電圧ＲＥＦ2 、アンプＡＭＰ3 、抵抗Ｒ7 及び抵抗Ｒ8 からなる直列回路、そしてトランジスタＴ5 が追加接続されている。抵抗Ｒ7 及び抵抗Ｒ8 からなる直列回路は電源ＶDD出力と接地との間に接続され、抵抗Ｒ7 及び抵抗Ｒ8 で分圧された電源ＶDD出力がＡＭＰ3 の正端子に印加され、そして、ＲＥＦ2 がＡＭＰ3 の負端子に印加されている。トランジスタＴ5 のコレクタがアンプＡＭＰ2 の出力端子に接続され、ＡＭＰ3 によって駆動される。
【００４７】
このような制御回路４において、ＡＭＰ2 は、電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低い電圧と基準電源ＶREF 出力とを比較し、この比較結果に基づいて制御回路４のトランジスタＴ3 を駆動する。そうすると、電源ＶDDと基準電源ＶREF の立ち上がり時においては、トランジスタＴ3 のコレクタがアナログレギュレータ３におけるトランジスタＴ2 のベースに接続されているので、ＡＭＰ2 は、基準電源ＶREF 出力が電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低くなるように、トランジスタＴ3 を制御する。
【００４８】
ここで、基準電圧ＲＥＦ2 は電源ＶDDの定電圧であるが、抵抗Ｒ7 及び抵抗Ｒ8 からなる直列回路の分圧比率を適当に選定し、所定電圧Ｖs を設定しておく。そうすると、電源ＶDD電圧が所定電圧Ｖs になると、ＡＭＰ3 がトランジスタＴ5 を駆動することになり、ＡＭＰ2 に代わってトランジスタＴ3 を介してトランジスタＴ2 を制御するため、アナログレギュレータ３の基準電源ＶREF 出力を急速に立ち上げることになる。
【００４９】
その後、基準電源ＶREF 出力が定電圧に到達すると、ＡＭＰ1 がＡＭＰ2 に代わってトランジスタＴ2 を制御し、アナログレギュレータ３が定電圧制御される。
電源ＩＣ２のオン時における基準電源ＶREF 出力及び電源ＶDD出力の立ち上がり状態を、図１３に示す。一点破線Ａは電源ＶDD出力の立ち上がり曲線を、そして実線ａ5 及びａ6 は基準電源ＶREF 出力の立ち上がり曲線を示している。
【００５０】
基準電源ＶREF の出力は、電源ＩＣ２のオン後では、基準電源ＶREF 出力が電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低い状態で推移する。そして、電源ＶDD電圧が所定電圧Ｖs になると、実線ａ6 で示されるように、基準電源ＶREF 出力を急速に立ち上げる。
一方、電源ＩＣ２のオフ時においては、図１３に示すように、基準電源ＶREF の出力ｂ6 に示されるように、電源ＶDD出力Ｂが所定電圧Ｖs になるまでは、急速に立ち下げるが、電源ＶDD出力Ｂが所定電圧Ｖs 以下に下降した場合には、立ち上げ時と同様に、電源ＶDD出力Ｂより抵抗Ｒ5 両端による一定電圧だけ低くなるように制御する。このためには、電源ＩＣ２の制御回路４において、図４に示した制御回路４と同様に、トランジスタＴ4 を基準電源ＶREF 出力と接地との間に接続し、このトランジスタＴ4 をＡＭＰ2 で駆動すればよい。
【００５１】
なお、第５の実施形態では、電源ＶDD出力が所定電圧Ｖs 以上の期間において、基準電源ＶREF 出力が電源ＶDD出力を超えるが、この期間における基準電源ＶREF 出力と電源ＶDD出力との電圧差の最大差をダイオードの逆方向耐電圧以下になるように抵抗Ｒ7 及び抵抗Ｒ8 の分圧比率を設定しておけばよい。その他の期間では、基準電源ＶREF 出力と電源ＶDD出力との電圧差を考慮する必要がなく、マイコンのラッチアップを防止することができる。
【００５２】
したがって、電源ＩＣの立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力を電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低くし、出力が定電圧付近では、急速に変化するように制御するようにしたので、マイコンをラッチアップすることを防止できる。
ここで、第５の実施形態として、電源ＩＣの立ち上がり及び立ち下がりにおいて、基準電源ＶREF 出力を電源ＶDD出力より抵抗Ｒ5 両端による一定電圧だけ低く制御する場合について述べたが、第４の実施形態に示されたように、基準電源ＶREF 出力が、抵抗Ｒ5 と抵抗Ｒ6 の分圧比率で決まる傾きで電源ＶDD出力より下側になるように制御する場合にも、第５の実施形態の制御回路４と同様に、ＡＭＰ3 によって駆動されるトランジスタＴ5 を設けることにより、電源ＩＣの立ち上がり及び立ち下がりでは、基準電源ＶREF 出力を電源ＶDD出力を超えないように制御し、そして、立ち上がりの途中から急速に定電圧に制御し、あるいは、立ち下がりの途中までは電源ＶDD出力より急速に下降するように制御することも可能である。
【００５３】
以上のように、本発明によれば、アナログレギュレータとＤＣ−ＤＣコンバータを有する電源ＩＣに制御回路を設け、アナログレギュレータ基準電源ＶREF 出力の立ち上げ又は立ち下げを制御するようにしたので、電源ＩＣをマイコン用の電源として使用した場合に、電源ＩＣのオン・オフ時におけるマイコンのラッチアップを防止することができる。
【図面の簡単な説明】
【図１】マイコンと電源ＩＣを接続した概略構成図である。
【図２】電源オン・オフ時における電源ＩＣの出力の状態を示す図である。
【図３】本発明の第１の実施形態による電源ＩＣの回路構成を示す図である。
【図４】本発明の第１の実施形態による電源ＩＣの別の形態を示す図である。
【図５】本発明の第１の実施形態による電源ＩＣのオン・オフ時における出力の状態を示す図である。
【図６】本発明の第２の実施形態による電源ＩＣの回路構成を示す図である。
【図７】本発明の第２の実施形態による電源ＩＣのオン・オフ時における出力の状態を示す図である。
【図８】本発明の第３の実施形態による電源ＩＣの回路構成を示す図である。
【図９】本発明の第３の実施形態による電源ＩＣのオン・オフ時における出力の状態を示す図である。
【図１０】本発明の第４の実施形態による電源ＩＣの回路構成を示す図である。
【図１１】本発明の第４の実施形態による電源ＩＣのオン・オフ時における出力の状態を示す図である。
【図１２】本発明の第５の実施形態による電源ＩＣの回路構成を示す図である。
【図１３】本発明の第５の実施形態による電源ＩＣのオン・オフ時における出力の状態を示す図である。
【符号の説明】
１…マイコン
２…電源ＩＣ
３…アナログレギュレータ
４…制御回路
Ｔ、Ｔ1 〜Ｔ5 …トランジスタ
Ｃ1 、Ｃ2 …コンデンサ
Ｒ1 〜Ｒ8 …抵抗
Ｉ1 、Ｉ2 …定電流源
ＡＭＰ1 〜ＡＭＰ3 …アンプ
【図１】
0004278250.tif 000002
【図２】
0004278250.tif 000003
【図３】
0004278250.tif 000004
【図４】
0004278250.tif 000005
【図５】
0004278250.tif 000006
【図６】
0004278250.tif 000007
【図７】
0004278250.tif 000008
【図８】
0004278250.tif 000009
【図９】
0004278250.tif 000010
【図１０】
0004278250.tif 000011
【図１１】
0004278250.tif 000012
【図１２】
0004278250.tif 000013
【図１３】
0004278250.tif 000014