(57)【特許請求の範囲】
【請求項１】
複数の動作モードにより画像を記録及び再生するデジタルカメラであって、
光学像を電気信号に変換する撮像手段と、前記電気信号をメモリを用いて信号処理し画像信号を生成すると共にＤＭＡ要求を行う複数の処理モジュールと、前記複数の処理モジュールが接続されている共通のデータバスと、前記複数の処理モジュールから出されるＤＭＡ要求を調停し、ＤＭＡ転送可能な処理モジュールに対して前記データバスを使用してＤＭＡ転送を行う許可を与え、該許可を得た処理モジュールによるＤＭＡ転送の実施を制御するＤＭＡコントローラと、前記ＤＭＡコントローラの制御に従って前記画像信号を一時的に記憶するメモリと、を備え、
前記複数の処理モジュールは、前記撮像手段から得られた前記電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記デジタル信号を基に所定の信号形式の画像信号を生成する信号処理手段と、前記信号処理手段で得た前記画像信号を圧縮する圧縮処理手段と、前記圧縮された画像信号を記録媒体に記録する記録手段とからなり、
前記ＤＭＡ要求が許可された後、次のＤＭＡ要求を行うことができるまでの待ち時間を示すＤＭＡ要求間隔を設定するＤＭＡ要求間隔設定手段をさらに備え、
少なくとも前記動作モードが静止画取り込みモードの時は、優先順位の高い方から、前記Ａ／Ｄ変換手段を介して取得される画像信号の取り込み処理、前記信号処理手段における信号処理、前記圧縮処理手段における圧縮処理、及び前記記録手段による記録処理の順に優先順位が定められ、
かつ、前記静止画取り込みモードに関連付けられている設定パラメータに基づき、少なくとも前記優先順位の高い前記Ａ／Ｄ変換手段における前記取り込み処理の前記ＤＭＡ要求間隔の設定が、前記信号処理手段における前記信号処理の前記ＤＭＡ要求以降あるいは前記記録手段による記録処理の前記ＤＭＡ要求以降に変更される、
ことを特徴とするデジタルカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデジタルカメラに係り、特に複数のモジュールが同じデータバスを共有するデジタルカメラにおいて、該データバスを有効に使用するためのバス制御技術に関する。
【０００２】
【従来の技術】
特開平７−１４１２８７号公報は、ＤＭＡ転送によって発生する資源の占有を回避するため、ＣＰＵがデータ転送に直接的に関与するアクセス方式を採用しており、ＣＰＵの転送動作にスレーブ同期するスレーブコントローラによってＩ／ＯからメモリへのＤＭＡ転送を行うように構成されている。
【０００３】
特開平１０−２７１５５号公報に開示されたデータ転送制御装置は、並列動作する複数のデータ処理ユニットが単一のデータバスに接続されており、データ転送制御ユニットが各データ処理ユニットへのデータの入出力を基本動作クロックに同期して実行するように構成される。
【０００４】
特開平１１−２７２６０６号公報に開示されたバス制御装置は、プロセッサ、ＤＭＡコントローラ（ＤＭＡＣ）等の複数のバスマスタを有し、プロセッサがメモリ又はＩ／Ｏとの間でデータ転送をするときは、それぞれのシステムバス制御部が各入出力信号をアクセス可能な最小限の時間幅でシステムバスにアクセスするように構成されるとともに、ＤＭＡＣがメモリとＩ／Ｏとの間でデータ転送するときは、それぞれのシステムバス制御部が各入出力信号をアクセス可能な最小限の時間幅でシステムバスにアクセスするように構成されている。
【０００５】
【発明が解決しようとする課題】
上述した公報にも示されている通り、複数のモジュールが共通のデータバスに接続されているシステムにおいて、ＤＭＡ転送を行う場合は、ＤＭＡＣが各モジュールからのＤＭＡ要求の調停を行い、ＤＭＡ転送が可能なモジュールに対して許可を与えてＤＭＡ転送を行っている。この場合、早くＤＭＡ要求を出したモジュール又は優先順位の高いモジュールがデータバスを連続で占有し、他のモジュールのＤＭＡ転送が不可能となる場合があった。
【０００６】
本発明はこのような事情に鑑みてなされたもので、複数のモジュールがデータバスを共有し、かつ効率よくＤＭＡ転送を行うことを可能にし、特定のモジュールがデータバスを占有することによって起こるシステムの不整合を回避し得るデジタルカメラを提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、請求項１に記載の発明は、複数の動作モードにより画像を記録及び再生するデジタルカメラであって、光学像を電気信号に変換する撮像手段と、前記電気信号をメモリを用いて信号処理し画像信号を生成すると共にＤＭＡ要求を行う複数の処理モジュールと、前記複数の処理モジュールが接続されている共通のデータバスと、前記複数の処理モジュールから出されるＤＭＡ要求を調停し、ＤＭＡ転送可能な処理モジュールに対して前記データバスを使用してＤＭＡ転送を行う許可を与え、該許可を得た処理モジュールによるＤＭＡ転送の実施を制御するＤＭＡコントローラと、前記ＤＭＡコントローラの制御に従って前記画像信号を一時的に記憶するメモリと、を備え、前記複数の処理モジュールは、前記撮像手段から得られた前記電気信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記デジタル信号を基に所定の信号形式の画像信号を生成する信号処理手段と、前記信号処理手段で得た前記画像信号を圧縮する圧縮処理手段と、前記圧縮された画像信号を記録媒体に記録する記録手段とからなり、前記ＤＭＡ要求が許可された後、次のＤＭＡ要求を行うことができるまでの待ち時間を示すＤＭＡ要求間隔を設定するＤＭＡ要求間隔設定手段をさらに備え、少なくとも前記動作モードが静止画取り込みモードの時は、優先順位の高い方から、前記Ａ／Ｄ変換手段を介して取得される画像信号の取り込み処理、前記信号処理手段における信号処理、前記圧縮処理手段における圧縮処理、及び前記記録手段による記録処理の順に優先順位が定められ、かつ、前記静止画取り込みモードに関連付けられている設定パラメータに基づき、少なくとも前記優先順位の高い前記Ａ／Ｄ変換手段における前記取り込み処理の前記ＤＭＡ要求間隔の設定が、前記信号処理手段における前記信号処理の前記ＤＭＡ要求以降あるいは前記記録手段による記録処理の前記ＤＭＡ要求以降に変更されることを特徴としている。
【０００８】
本発明によれば、ＤＭＡコントローラ自体は、予め定められている優先順位に従って競合するＤＭＡ要求を処理するが、ＤＭＡ要求を出すモジュール側にＤＭＡ要求間隔（待ち時間）が設定されているため、ＤＭＡ要求の発生タイミングが分散される。これにより、優先順位の低いモジュールも、ある程度の割合でデータバスを使用することが可能となり、システムの整合性を保ち、全体の性能向上を図ることが可能になる。
【００１２】
例えば、本発明のデジタルカメラでは、カメラの動作モードに応じて、各動作モードに適したＤＭＡ要求間隔の設定に切り換えられる。
【００１４】
従来のデジタルカメラは、メモリの容量によって連写枚数が制限されていたが、本発明に係るデジタルカメラによれば、メモリに取り込んだ画像を記録媒体に書き込む処理を進めながら、画像の取り込みタイミングを分散させ、処理済みのメモリ領域に次の画像を取り込むことができるため、メモリ容量による連写枚数の制限が無く、記録媒体の容量が書き込み不能になるまで、連写を続けることができる。
【００１５】
【発明の実施の形態】
以下添付図面に従って本発明に係るバス制御方法及び装置並びにデジタルカメラの好ましい実施の形態について説明する。
【００１６】
図１はデータバス接続例を示すブロック図である。このシステムは、複数のモジュール１、モジュール２、…モジュールｎが共通のデータバス１０に接続された構造を有し、データバス１０には、当該データバス１０を介したデータ送受信を制御するバスインターフェースとしてのＤＭＡ（Direct Memory Access）コントローラ１２と、ＣＰＵ（中央演算処理装置）２０と、メモリコントローラ３０と、外部デバイスコントローラ４０とが接続されている。
【００１７】
メモリコントローラ３０はメモリ３２に対するデータの読み書き動作を管理する。外部デバイスコントローラ４０は、例えば、メモリカード、液晶ディスプレイなどの外部デバイス（図１中不図示）と接続され、外部デバイスへのデータ出力又は外部デバイスからのデータの読み込み制御等を行う。
【００１８】
ＣＰＵ２０及び外部デバイスコントローラ４０もＤＭＡ要求を行う「モジュール」として扱うことができる。ＤＭＡ要求を行うそれぞれのモジュール（１、２、…ｎ、２０、４０）は、優先順位が定められており、ＤＭＡコントローラ１２は、複数のモジュールからのＤＭＡ要求が競合した場合に、優先順位の最も高いモジュールのＤＭＡ要求に対して許可を与える。ＤＭＡ要求に対する許可が与えられたモジュールは、データバス１０を独占的に使用してメモリ３２にアクセスし、データの読み書きを行う。
【００１９】
また、ＤＭＡ要求を行うそれぞれのモジュール（１、２、…ｎ、２０、４０）には、ＤＭＡ要求を許可された後、次にＤＭＡ要求を行うことができるまでの待ち時間（ＤＭＡ要求間隔）の設定を行うレジスタが設けられている。ＤＭＡ要求間隔時間の設定は適宜変更可能であり、優先順位を考慮して適切な値をセットする。ＤＭＡ要求間隔時間が経過するまでは、同モジュールがＤＭＡ要求を行うことが禁止されるため、その間、他のモジュールがデータバス１０を使用する機会が提供される。優先順位が高いものほど、ＤＭＡ要求間隔時間を長く設定することにより、下位のモジュールについても、データバス１０の使用機会が与えられやすくなる。
【００２０】
次に、上記の如く構成されたシステムにおいて、モジュール１、モジュール２及びＣＰＵ２０からＤＭＡ要求があった場合のデータバス１０の使用例を説明する。なお、ＤＭＡの優先順位は、モジュール１＞モジュール２＞ＣＰＵ２０の順番とする。
【００２１】
まず、比較のために、図２を用いて従来のバス制御方式によるデータバスの使用例を説明する。従来は、ＤＭＡ要求間隔時間という設定はなされておらず、単に優先順位に従ってデータバスを使用するモジュールが決定されていた。図２よれば、[1] のタイミングでモジュール１とＣＰＵが同時にＤＭＡ要求を出す。[2] のタイミングで優先順位の高いモジュール１のＤＭＡ要求に対して許可が下りる。このときＣＰＵは待ち状態となる。[3] のタイミングでモジュール２がＤＭＡ要求を出す。このとき、データバスはモジュール１によって使用中であるため、モジュール２は待ち状態となる。モジュール１がデータバスを使用している期間中に、モジュール１が[4] のタイミングで再度ＤＭＡ要求を出している。[5] のタイミングでモジュール１のＤＭＡ転送（最初のＤＭＡ要求に係る転送処理）を終了するが、この時点で、モジュール１、モジュール２及びＣＰＵがＤＭＡ要求を出しているので、[6] のタイミングで、優先順位の高いモジュール１のＤＭＡ要求に対して再度許可が下り、モジュール２とＣＰＵは待ち状態となる。
【００２２】
[7] のタイミングでモジュール1 のＤＭＡ転送が終了する。このとき、モジュール２とＣＰＵがＤＭＡ要求を出しているが、[8] のタイングで優先順位の高いモジュール２のＤＭＡ要求に対して許可が下り、ＣＰＵは待ち状態となる。モジュール２がデータバスを使用している期間中に、モジュール２が[9] のタイミングで再度ＤＭＡ要求を出している。[10]のタイミングでモジュール２のＤＭＡ転送（最初のＤＭＡ要求に係る転送処理）を終了するが、この時点で、モジュール２及びＣＰＵがＤＭＡ要求を出しているので、[11]のタイミングで、優先順位の高いモジュール２のＤＭＡ要求に対して再度許可が下り、ＣＰＵは待ち状態となる。
【００２３】
[12] のタイミングでモジュール２のＤＭＡ転送が終了すると、この時点ではＣＰＵのみがＤＭＡ要求を出している状態になるため、[13]のタイミングでＣＰＵのＤＭＡに対して許可が下りる。これにより、ＣＰＵがデータバスを使用する機会が与えられる。ＣＰＵがデータバスを使用して必要なデータ転送を実行し、[14]のタイミングでＣＰＵのＤＭＡ転送が終了する。
【００２４】
上記のように、従来の方式では、各モジュールからのＤＭＡ要求に対して、優先順位のみでＤＭＡの許否が判断されるため、優先順位の低いモジュールは、他の全ての（上位の）モジュールがデータバスを使用していない場合にのみ、データバスの使用が許可されることになる。したがって、ＤＭＡ転送を行うモジュールが増加するとシステム全体の性能を向上するのは困難であった。
【００２５】
このような課題を解決すべく、本実施形態では、ＤＭＡ要求を行うそれぞれのモジュールにＤＭＡ要求間隔の設定を行うレジスタを備えている。
【００２６】
図３は、本発明の実施形態に係るバス制御方式によるデータバスの使用例である。[1] のタイミングでモジュール１とＣＰＵ２０が同時にＤＭＡ要求を出す。[2] のタイミングで優先順位の高いモジュール１のＤＭＡ要求に対して許可が下りる。このときＣＰＵ２０は待ち状態となる。モジュール１に許可が下りると、モジュール１のＤＭＡ要求信号は非要求の状態（ハイ信号）に戻り、ＤＭＡ要求間隔設定時間の期間中、モジュール１からのＤＭＡ要求の出力が禁止される。
【００２７】
[3] のタイミングでモジュール２がＤＭＡ要求を出す。このとき、データバス１０はモジュール１によって使用中であるため、モジュール２は待ち状態となる。[4] のタイミングでモジュール１のＤＭＡ転送が終了する。この時点で、ＣＰＵとモジュール２がＤＭＡ要求を出しているが、[5] のタイミングで優先順位の高いモジュール２のＤＭＡ要求に対して許可が下りる。このときＣＰＵ２０は待ち状態となる。モジュール２に許可が下りると、モジュール２のＤＭＡ要求信号はハイ信号に戻り、ＤＭＡ要求間隔設定時間の期間中、モジュール２からのＤＭＡ要求の出力が禁止される。
【００２８】
[6] のタイミングでモジュール１に対するＤＭＡ要求間隔設定時間が終了すると、この終了時点でモジュール１が再度ＤＭＡ要求を出す。このとき、モジュール２によってデータバス１０が使用中であるため、モジュール１は待ち状態となる。[7] のタイミングでモジュール２のＤＭＡ転送が終了する。この時点で、ＣＰＵ２０とモジュール１がＤＭＡ要求を出しているが、[8] のタイミングで優先順位の高いモジュール１のＤＭＡ要求に対して許可が下り、ＣＰＵ２０は待ち状態となる。
【００２９】
[9] のタイミングでモジュール１のＤＭＡ転送が終了する。この時点で、モジュール１及びモジュール２はＤＭＡ要求間隔設定時間が終了しておらず、ＣＰＵ２０のみがＤＭＡ要求を出している状態になるため、[10]のタイミングでＣＰＵ２０のＤＭＡ要求に対して許可が下りる。これにより、ＣＰＵ２０がデータバス１０を使用する機会が与えられる。
【００３０】
[11]のタイミングでモジュール２のＤＭＡ要求間隔設定時間が終了すると、モジュール２が再度ＤＭＡ要求を出す。このとき、データバス１０はＣＰＵ２０によって使用中であるため、モジュール２は待ち状態となる。[12]のタイングでＣＰＵ２０のＤＭＡ転送が終了した後、[13]のタイミングでモジュール２のＤＭＡ要求に許可が下りる。モジュール２がデータバス１０を使用して必要なデータ転送を実行し、[14]のタイミングでモジュール２のＤＭＡ転送が終了する。
【００３１】
このように本実施形態によれば、各モジュールについて、ＤＭＡ要求の許可が下りた後、次にＤＭＡ要求を行うことができるまでのＤＭＡ要求間隔時間を設定したことによって、ＤＭＡ要求の集中を回避してバスを効率良く使用できる。ＤＭＡ要求間隔時間は各モジュールについて自由に設定することができ、モジュールの優先順位と、ＤＭＡ要求間隔時間の設定とが相まって、優先順位の低いモジュールについても、ある程度の割合でデータバスを使用する機会が与えられる。
【００３２】
次に、本発明をデジタルカメラに適用した例を説明する。図４はデジタルカメラの構成を示すブロック図である。カメラ５０は、撮影レンズ５２の後方に撮像デバイスとしてのＣＣＤイメージセンサ（以下、ＣＣＤという。）５４を備えている。撮影レンズ５２を介してＣＣＤ５４の受光面に結像された被写体像は、ＣＣＤ５４の各フォトセンサ（感光画素）によって入射光量に応じた量の信号電荷に変換される。なお、ＣＣＤ５４は、シャッターゲートパルスのタイミングによって各フォトセンサの電荷蓄積時間（シャッタースピード）を制御する、いわゆる電子シャッター機能を有している。
【００３３】
各フォトセンサに蓄積された信号電荷は、図示せぬＣＣＤドライバから与えられるパルスに基づいて信号電荷に応じた電圧信号（画像信号）として順次読み出される。ＣＣＤ５４から出力された画像信号は、相関二重サンプリング（ＣＤＳ）処理、色分離処理及び各色信号のゲイン調整等の所定のアナログ信号処理が施された後、Ａ／Ｄ変換器５６によりデジタル信号に変換される。デジタル信号に変換された画像信号は、メモリコントローラ５８を介してメモリ６０に格納される。
【００３４】
メモリ６０に格納されたデータは、データバス６２を介して信号処理部６４に送られる。信号処理部６４は、輝度・色差（ＹＣ）信号生成回路、ガンマ補正回路、シャープネス補正回路、コントラスト補正回路、ホワイトバランス補正回路等を含むデジタルシグナルプロセッサ（ＤＳＰ）で構成された画像処理手段であり、シスステムコントローラ６６からのコマンドに従って画像信号を処理する。
【００３５】
信号処理部６４に入力された画像データは、輝度信号（Ｙ信号）及び色差信号（Ｃr,Ｃb 信号）に変換されるとともに、ガンマ補正等の所定の処理が施された後、メモリ６０に格納される。撮影画像を表示出力する場合、メモリ６０から画像データが読み出され、表示用の所定方式の信号（例えば、ＮＴＳＣ方式のカラー複合映像信号）に変換された後、ＬＣＤインターフェース６８を介して液晶ディスプレイ（ＬＣＤ）７０に出力される。こうして、当該画像データの画像内容が液晶ディスプレイ７０に表示される。
【００３６】
ＣＣＤ５４から出力される画像信号によってメモリ６０内の画像データが定期的に書き換えられ、その画像データから生成される映像信号が液晶ディスプレイ７０に供給されることにより、ＣＣＤ５４が撮像するリアルタイム画像（ムービー画像）が液晶ディスプレイ７０に表示される。
【００３７】
操作部７２は、シャッターボタン、電源スイッチ、モード切換スイッチ、十字ボタンその他の各種操作スイッチを含むブロックである。システムコントローラ６６は、カメラ５０の制御部でありＣＰＵ及びその周辺回路を含む。システムコントローラ６６は、操作部７２から受入する入力信号に基づき、対応する回路の動作を制御するとともに、液晶ディスプレイ７０における表示の制御、ストロボ発光制御、オートフォーカス（ＡＦ）制御、自動露出（ＡＥ）制御、データ通信制御、及び記録処理の制御など撮影動作の制御を行う。
【００３８】
システムコントローラ６６は、シャッターボタンの「半押し」操作に応動して取り込んだ画像データから焦点評価演算やＡＥ演算などの各種演算を行い、その演算結果に基づいてレンズ駆動部（不図示）を制御して撮影レンズ５２を合焦位置に移動させる一方、絞り駆動部（不図示）を制御するとともに、ＣＣＤ５４の電荷蓄積時間を制御する。
【００３９】
シャッターボタンが「全押し」操作されると、撮影開始指示（レリーズＯＮ）信号が発せられる。システムコントローラ６６は、レリーズＯＮ信号の受け付けに応動して記録用の画像データの取り込みを開始するとともに、圧縮伸長回路７４にコマンドを送る。これにより圧縮伸長回路７４は、メモリ６０に保持されている画像データをＪＰＥＧその他の所定の形式に従って圧縮する。
【００４０】
圧縮された画像データは、メモリカードインターフェース７６を介してメモリカード７８記録される。記録媒体としては、スマートメディア、ＰＣカード、コンパクトフラッシュ、磁気ディスク、光ディスク、光磁気ディスク、メモリスティックなど種々の形態を適用できる。使用される媒体に応じた信号処理手段とインターフェースが適用される。異種、同種の記録メディアを問わず、複数の媒体を装着可能な構成にしてもよい。また、画像を保存する手段は、リムーバブルメディアに限らず、カメラ５０に内蔵された記録媒体（内蔵メモリ）であってもよい。内蔵メモリに画像を保存する態様の場合、データをパソコン等の外部機器に転送するための通信用インターフェースが設けられる。
【００４１】
再生モード時には、メモリカード７８から画像データが読み出され、読み出された画像データは、圧縮伸長回路７４によって伸長処理された後、ＬＣＤインターフェース６８を介して液晶ディスプレイ７０に再生出力される。
【００４２】
次に、上記の如く構成されたカメラ５０における動作モード毎のデータの流れを説明する。図５は、ムービーモード（リアルタイム画像表示モード）におけるデータの流れを示している。ムービーモードでは、ＣＣＤ５４から出力された画像信号はＡ／Ｄ変換器５６によってデジタル信号に変換され、このＡ／Ｄ変換出力がメモリコントローラ５８を介してメモリ６０に記憶される（符号▲１▼）。
【００４３】
メモリ６０に記憶されたデータは、メモリコントローラ５８を介して読み出され、信号処理部６４へ送られる（符号▲２▼）。信号処理部６４は、読み込んだ画像データを基にＹＣ変換処理、その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ５８を介してメモリ６０に書き戻される（符号▲３▼）。こうして、メモリ６０に格納された画像データは、メモリコントローラ５８を介して読み出され、ＬＣＤインターフェース６８に送られる（符号▲４▼）。そして、表示用の映像信号に変換された後、液晶ディスプレイ７０に供給される。
【００４４】
図５に示した動作においてＤＭＡ優先順位は、Ａ／Ｄ変換器５６からのデータ取り込み▲１▼＞信号処理部６４へのデータ転送▲２▼，信号処理部６４からメモリ６０へのデータ転送▲３▼＞ＬＣＤインターフェース６８へのデータ転送▲４▼の順に設定されている。なお、▲２▼と▲３▼は優劣無しとする。
【００４５】
図６は記録用の静止画取り込みモードにおけるデータの流れを示している。取り込みモードでは、ＣＣＤ５４から出力された画像信号はＡ／Ｄ変換器５６によってデジタル信号に変換され、このＡ／Ｄ変換出力がメモリコントローラ５８を介してメモリ６０に記憶される（符号▲１▼）。メモリ６０に記憶されたデータは、メモリコントローラ５８を介して読み出され、信号処理部６４へ送られる（符号▲２▼）。信号処理部６４は、読み込んだ画像データを基にＹＣ変換処理その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ５８を介してメモリ６０に書き戻される（符号▲３▼）。
【００４６】
こうして、メモリ６０に格納された画像データは、メモリコントローラ５８を介して読み出され、圧縮伸長回路７４へ送られる（符号▲４▼）。圧縮伸長回路７４において圧縮された画像データは、メモリコントローラ５８を介して再びメモリ６０に書き込まれる（符号▲５▼）。その後、圧縮データは、メモリコントローラ５８を介してメモリ６０から読み出され、メモリカードインターフェース７６に送られる（符号▲６▼）。そして、メモリカードインターフェース７６を介して圧縮画像データがメモリカード７８に書き込まれる。
【００４７】
図６に示した動作においてＤＭＡ優先順位は、Ａ／Ｄ変換器５６からのデータ取り込み▲１▼＞信号処理部６４へのデータ転送▲２▼，信号処理部６４からメモリ６０へのデータ転送▲３▼＞圧縮伸長回路７４へのデータ転送▲４▼，圧縮伸長回路７４からメモリ６０へのデータ転送▲５▼＞メモリカードインターフェース７６へのデータ転送▲６▼の順に設定されている。なお、▲２▼と▲３▼は優劣が無く、▲４▼と▲５▼も優劣は無いものとする。
【００４８】
図７は再生モードにおけるデータの流れを示している。再生モードでは、メモリカード７８に記録されている画像データがメモリカードインターフェース７６を介して読み出される。この読み出されたデータ（圧縮データ）は、メモリコントローラ５８を介してメモリ６０に格納される（符号▲１▼）。次いで、メモリコントローラ５８は、メモリ６０内の圧縮データを読み出し、これを圧縮伸長回路７４に転送する（符号▲２▼）。圧縮伸長回路７４で伸長処理された画像データはメモリコントローラ５８を介してメモリ６０に送られる（符号▲３▼）。
【００４９】
そして、メモリ６０に記憶されたデータは、メモリコントローラ５８を介して信号処理部６４へ送られる（符号▲４▼）。信号処理部６４は、読み込んだ画像データを基にＹＣ変換処理、その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ５８を介してメモリ６０に書き戻される（符号▲５▼）。こうして、メモリ６０に格納された画像データは、メモリコントローラ５８を介して読み出され、ＬＣＤインターフェース６８に送られる（符号▲６▼）。そして、表示用の映像信号に変換された後、液晶ディスプレイ７０に供給される。
【００５０】
図７に示した動作においてＤＭＡ優先順位は、カードインターフェース取り込み▲１▼＞圧縮伸長回路７４へのデータ転送▲２▼，圧縮伸長回路７４からメモリ６０へのデータ転送▲３▼＞信号処理部６４へのデータ転送▲４▼，信号処理部６４からメモリ６０へのデータ転送▲５▼＞ＬＣＤインターフェース６８へのデータ転送▲６▼の順に設定されている。なお、▲２▼と▲３▼は優劣が無く、▲４▼と▲５▼も優劣は無いものとする。
【００５１】
図５乃至図７で説明したように、カメラ５０の各動作モードによってＤＭＡ優先順位の設定が変更される。この優先順位の変更と連動してＤＭＡ要求間隔の設定も変更される。図８はＤＭＡ要求間隔設定を自動的に切り換える処理のフローチャートである。
【００５２】
同図に示す処理がスタートすると（ステップＳ１００）、まず、Ａ／Ｄ変換出力のデータを取り込むか否かの判定を行う（ステップＳ１１０）。ステップＳ１１０においてＹＥＳ判定を得た場合には、ステップＳ１１２に進み、ＬＣＤ表示を行うか否かを判定する。ステップＳ１１２において、ＬＣＤ表示を行うとの判定（ＹＥＳ判定）を得た場合はムービーモードであるため、ステップＳ１１４に進む。ステップＳ１１４ではムービーモード用のＤＭＡ要求間隔設定を選択し、設定パラメータに「１」をセットする。パラメータ値＝１に定義付けられているムービーモード用のＤＭＡ要求間隔の設定をセットしてから、ＤＭＡ起動処理を行う（ステップＳ１２０）。
【００５３】
ステップＳ１１２において、ＮＯ判定を得た場合は静止画取り込みモードであり、ステップＳ１１６に進む。ステップＳ１１６では、取り込みモード用のＤＭＡ要求間隔設定を選択し、設定パラメータに「２」をセットする。そして、パラメータ値＝２に定義付けられている取り込みモード用のＤＭＡ要求間隔の設定をセットしてから、ＤＭＡ起動処理を行う（ステップＳ１２０）。
【００５４】
その一方、ステップＳ１１０においてＮＯ判定を得た場合は、再生モードであり、この場合はステップＳ１１８に進む。ステップＳ１１８では、再生モード用のＤＭＡ要求間隔設定を選択し、設定パラメータに「３」をセットする。そして、パラメータ値＝３に定義付けられている再生モード用のＤＭＡ要求間隔の設定をセットしてから、ＤＭＡ起動処理を行う（ステップＳ１２２）。
【００５５】
こうして、カメラ５０の動作モードに応じてＤＭＡ要求間隔の設定を切り換えてからＤＭＡ起動を行い（ステップＳ１２０）、本処理を終了する（ステップＳ１２２）。
【００５６】
次に、本実施形態に係るカメラ５０における連写時の動作について説明する。図９（ａ）には、画像を１枚だけ記録する通常の撮影（単写）の場合のシーケンス図が示され、図９（ｂ）には、比較のため、従来の方式による連写動作のシーケンス図が示されている。
【００５７】
図９（ａ）に示したように、単写時の動作は、主として、Ａ／Ｄ取り込み処理→ＹＣ信号処理→圧縮処理→メモリカード記録処理の順に行われる。処理の優先順位は、Ａ／Ｄ取り込み処理（優先順位１）＞ＹＣ信号処理（優先順位２）＞圧縮処理（優先順位３）＞メモリカード記録処理（優先順位４）の順に設定されている。
【００５８】
このような優先順位の下、従来のカメラで連写を行うとＤＭＡ要求は優先順位のみで判断されるため、図９（ｂ）に示すように優先順位の高いＡ／Ｄ取り込み処理が連続して行われる（▲１▼、▲２▼、▲３▼）。カメラに搭載されているメモリの容量により連写可能な画像数は制限されており、同図の例では、３コマの連写が可能であるものとする。３コマ分のＡ／Ｄ取り込み（▲１▼、▲２▼、▲３▼）によって、メモリ内に３コマ分の画像が格納されると、次に、当該３コマ分のＹＣ処理が行われる。その後、３コマ分の圧縮処理が行われてから、順次、メモリカード７８に書き込まれる。優先順位の高いモジュールの処理が終わらなければ、次の処理に進めないため、処理時間が長くなり、効率的でない。
【００５９】
図１０は、本発明の実施形態に係るカメラ５０における連写時のシーケンス例（その１）が示されている。ＤＭＡ要求間隔を一定に設定した場合、同図に示すようなシーケンスを実現できる。すなわち、第１コマ目のＡ／Ｄ取り込みを行うと、ＤＭＡ要求間隔設定時間の期間中は次のＡ／Ｄ取り込み処理を要求できないため、当該撮影コマについてＹＣ処理→圧縮処理→メモリカード記録を実施する。メモリカード７８への書き込み処理が開始され、メモリ６０に空きが生じるタイミングでＡ／Ｄ取り込み処理のＤＭＡ要求間隔設定時間が終了し、次コマのＡ／Ｄ取り込み処理が開始される（▲２▼）。
【００６０】
そして、第１コマ目の場合と同様に、当該２コマ目の画像についてＹＣ処理→圧縮処理→メモリカード記録を実施する。メモリカード７８への書き込み（記録）処理が開始され、メモリ６０に空きが生じるタイミングでＡ／Ｄ取り込み処理のＤＭＡ要求間隔設定時間が終了し、さらに次のコマのＡ／Ｄ取り込み処理が開始される（▲３▼）。こうして、順次、撮影が行われ、画像データがメモリカード７８に記録されていく（▲４▼→▲５▼→…）。
【００６１】
図１０に示した例によれば、優先順位の低いモジュールの処理も進ませることができ、前コマの信号処理が進んでメモリ６０に空きができるタイミングで次コマの取り込みが開始されるようなシーケンスを実現できるため、メモリ６０の容量によって連写可能な画像数が制限されない。したがって、メモリカード７８の記録容量が無くなるまで連写が可能である。
【００６２】
図１１は、本発明の実施形態に係るカメラ５０における連写時のシーケンス例（その２）が示されている。同図に示した例は、連写間隔を信号処理の状態に応じて可変にした場合のシーケンス図である。すなわち、第１コマ目のＡ／Ｄ取り込みを行うと（▲１▼）、続けて当該撮影コマについてＹＣ処理を実施する。このＹＣ処理が終了したら、第２コマ目のＡ／Ｄ取り込みを許可し、Ａ／Ｄ取り込み終了後には、第１コマ目の圧縮処理→メモリカード記録処理を行う。メモリカード記録処理中にデータバス１０が空くタイミングで第２コマ目のＹＣ信号処理が開始され、このＹＣ処理終了後に、第３コマ目のＡ／Ｄ取り込み処理が行われる（▲３▼）。
【００６３】
第１コマ目のメモリカード記録が終了したら、第２コマ目の圧縮処理→メモリカード記録処理を行う。そして、このメモリカード記録処理中にデータバス１０が空くタイミングで第３コマ目のＹＣ信号処理が開始され、このＹＣ処理終了後に、第４コマ目のＡ／Ｄ取り込み処理が行われる（▲４▼）。
【００６４】
以後、同様に、信号処理の進行とともに、順次、撮影が行われ、画像データがメモリカードに記録されていく（▲５▼→…）。
【００６５】
図１１からも明らかなように、本例によれば、信号処理の進捗状況に応じてＤＭＡ要求間隔の設定が自動的に変更されるため、第１コマ目と第２コマ目の撮影間隔、第２コマ目と第３コマ目の撮影間隔、第３コマ目と第４４コマ目の撮影間隔は、それぞれ異なる時間間隔となっている。また、優先順位の低い信号処理を進めながら、適宜のタイミングで画像の取り込みを実施することが可能であり、メモリ６０の容量によって連写可能な画像数が制限されない。したがって、メモリカード７８の記録容量が無くなるまで連写が可能である。
【００６６】
図１２に連写時のメモリマップの概念図を示す。図９で説明した従来の方式では、メモリ内に１枚目、２枚目、３枚目の各画像を全て取り込んだ後に、それぞれ信号処理を進めるため、メモリの容量により連写可能枚数に制限が設けられる。これに対し、図１０及び図１１で説明した方式では、１枚目、２枚目、３枚目の各画像の取り込みタイミングが分散され、ＹＣ処理や圧縮処理などの優先順位の低い処理も進めることができる。このため、１枚目の処理が完了した段階でメモリ６０に空き領域が発生し、当該空き領域に４枚目の画像を取り込むことができる。
【００６７】
以後、順次、５枚目、６枚目…という具合に、メモリ６０内に画像を取り込み続けることができ、メモリカード７８の記録容量が無くなるまで連写が可能である。
【００６８】
【発明の効果】
以上説明したように本発明によれば、複数のモジュールでデータバスを共有するデジタルカメラにおいて、ＤＭＡ転送を行うモジュールのＤＭＡ要求間隔（ＤＭＡ要求に対する許可を得た後、次のＤＭＡ要求を行うまでの待ち時間）を適宜設定できるようにしたので、ＤＭＡ要求が時間的に分散され、優先順位の低いモジュールもある程度の割合でデータバスを使用できる。これにより、バスレートを効率的に使用でき、システム全体の性能向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るデータバス接続例を示すブロック図
【図２】従来のバス制御方式によるデータバスの使用例を示すタイミングチャート
【図３】本発明の実施形態に係るバス制御方式によるデータバスの使用例を示すタイミングチャート
【図４】本発明を適用したデジタルカメラの構成を示すブロック図
【図５】図４に示したカメラのムービーモードにおけるデータの流れを示すブロック図
【図６】図４に示したカメラの静止画取り込みモードにおけるデータの流れを示すブロック図
【図７】図４に示したカメラの再生モードにおけるデータの流れを示すブロック図
【図８】ＤＭＡ要求間隔設定を自動的に切り換える処理のフローチャート
【図９】図９（ａ）は単写動作のシーケンス図であり、図９（ｂ）は従来の方式による連写動作のシーケンス図
【図１０】本発明の実施形態に係るカメラにおける連写時のシーケンス例（その１）を示すシーケンス図
【図１１】本発明の実施形態に係るカメラにおける連写時のシーケンス例（その２）を示すシーケンス図
【図１２】連写時のメモリマップの概念図
【符号の説明】
１…モジュール、２…モジュール、１０…データバス、１２…ＤＭＡコントローラ、２０…ＣＰＵ、３０…メモリコントローラ、３２…メモリ、４０…外部デバイスコントローラ、５０…カメラ、５４…ＣＣＤ、５６…Ａ／Ｄ変換器、５８…メモリコントローラ、６０…メモリ、６２…データバス、６４…信号処理部、６６…システムコントローラ、７０…液晶ディスプレイ、７４…圧縮伸長回路、７６…メモリカードインターフェース、７８…メモリカード
【図１】
0004284458.tif 000002
【図２】
0004284458.tif 000003
【図３】
0004284458.tif 000004
【図４】
0004284458.tif 000005
【図５】
0004284458.tif 000006
【図６】
0004284458.tif 000007
【図７】
0004284458.tif 000008
【図８】
0004284458.tif 000009
【図９】
0004284458.tif 000010
【図１０】
0004284458.tif 000011
【図１１】
0004284458.tif 000012
【図１２】
0004284458.tif 000013