(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された導電層上にストッパー膜を形成する段階と、
前記ストッパー膜上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上にハードマスク層を形成する段階と、
前記ハードマスク層上に前記導電層に対応させてビアホールを限定する第１幅の第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁膜をエッチングして前記導電層上に形成されたストッパー膜の表面を露出させるビアホールを形成する段階と、
前記第１フォトレジストパターンを除去する段階と、
前記ビアホールを媒介物質で埋め込む段階と、
前記ビアホールが媒介物質で埋め込まれた前記半導体基板上に前記第１幅より大きい第２幅を有する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層の一部をエッチングして前記ビアホールの少なくとも一部と重畳される配線領域を限定するパターンを形成する段階と、
前記第２フォトレジストパターンおよび前記ビアホールから前記媒介物質を除去する段階と、
前記ハードマスクパターンをエッチングマスクとして前記層間絶縁膜の一部をエッチングして配線領域を形成する段階と、
前記ビアホール内に残留する前記ストッパー層を除去する段階と、
前記ビアホール及び配線領域に導電物質を埋め込む段階と、
を含み、前記各段階を記載された順序で実行することを特徴とする半導体素子の金属配線形成方法。
【請求項２】
前記層間絶縁膜は、前記ストッパー膜上に第１層間絶縁膜、第２ストッパー膜及び第２層間絶縁膜が積層されたものであることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項３】
前記配線領域を形成する段階は、前記第２ストッパー膜をエッチングストッパー層として前記第２層間絶縁膜をエッチングして形成することを特徴とする請求項２に記載の半導体素子の金属配線形成方法。
【請求項４】
前記ストッパー膜及び第２ストッパー膜は、前記層間絶縁膜とエッチング選択比を有するシリコン窒化膜またはシリコンカーバイド膜よりなることを特徴とする請求項１または２に記載の半導体素子の金属配線形成方法。
【請求項５】
前記層間絶縁膜は、ＳｉＯＣ膜、多孔性ＳｉＯ２膜、ＰＳＧ膜、ＢＰＳＧ膜、ＵＳＧ膜、ＦＳＧ膜、ＨＤＰ膜、ＰＥ−ＴＥＯＳ膜またはＳＯＧ膜よりなることを特徴とする請求項１または２に記載の半導体素子の金属配線形成方法。
【請求項６】
前記ハードマスク層は、前記層間絶縁膜との高いエッチング選択比を有するシリコン酸化膜、シリコン窒化膜、シリコンカーバイド膜、ポリシリコン、金属酸化物、金属窒化物または金属のうち少なくとも１つよりなることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項７】
前記媒介物質層は、前記層間絶縁膜、エッチング選択比を有する炭素系有機物のＢＡＲＣ膜またはＳＯＧ膜よりなることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項８】
前記ＳＯＧ膜は、前記層間絶縁膜、エッチング選択比を有する無機物のＨＳＱ膜、ＭＳＱ膜または多孔性ＳｉＯ２膜であることを特徴とする請求項７に記載の半導体素子の金属配線形成方法。
【請求項９】
前記媒介物質は、前記ビアホールを埋め込むとともに前記ハードマスク層上へ所定高さだけ層状に形成されることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特にデュアルダマシン工程による半導体素子の金属配線形成方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度が増加するにつれて多層配線構造を有する金属配線層が必要になり、また半導体素子内で金属配線間の間隔が漸次狭まるようになった。これにより、同一層上で相互に隣接した金属配線層間または上下に隣接した各配線層間に存在する寄生抵抗Ｒ及びキャパシタンスＣ成分の影響が最も重要な問題になった。
【０００３】
金属配線システムで寄生抵抗及びキャパシタンス成分は、ＲＣにより誘導される遅延によって素子の電気的性能を劣化させる。また、配線層間に存在する寄生抵抗及びキャパシタンス成分はチップの総電力消耗量を増やして信号漏れ量を増やす。
【０００４】
したがって、超高集積半導体素子においてＲＣが小さな多層配線技術を開発することが非常に重要な問題である。
【０００５】
ＲＣが小さな高性能の多層配線構造を形成するためには比抵抗の低い金属を用いて配線層を形成したり誘電率が低い絶縁膜を用いたりする必要がある。
【０００６】
金属配線層における抵抗を低めるために、金属配線層を形成する金属材料として比抵抗の低い金属、例えば銅を用いる研究が現在活発に進められている。
【０００７】
銅配線は写真エッチング技術によって直接パターニングして得ることはむずかしい。したがって、銅配線を形成するためにデュアルダマシン工程を主に利用している。
【０００８】
図１ないし図５は、従来の一例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【０００９】
図１を参照すると、所定の導電層１０２が形成された半導体基板１００上にストッパー膜１０４を形成する。
【００１０】
続いて、ストッパー膜１０４上に層間絶縁膜１０６を形成する。
【００１１】
次に、層間絶縁膜１０６上に第１幅Ｗ１を有して層間絶縁膜１０６の上面を一部露出させる第１開口部Ｈ１を備えた第１フォトレジストパターン１０８を形成する。すなわち、層間絶縁膜１０６上にフォトレジストを塗布した後、前記フォトレジストを露光及び現像して第１フォトレジストパターン１０８を形成する。
【００１２】
図２を参照すると、第１フォトレジストパターン１０８をエッチングマスクとして層間絶縁膜１０６をエッチングする。前記エッチングはストッパー膜１０４が露出されるまで実施する。前記エッチングによって層間絶縁膜１０６ａに第１幅Ｗ１を有するビアホール１１０が形成される。
【００１３】
次に、第１フォトレジストパターン１０８を除去する。第１フォトレジストパターン１０８は通常の方法、例えばアッシング工程を利用して除去できる。
【００１４】
図３を参照すると、ビアホール１１０が形成されている層間絶縁膜１０６ａ上に前記第１幅Ｗ１より大きな第２幅Ｗ２を有して層間絶縁膜１０６ａを一部露出させる第２開口部Ｈ２を備えた第２フォトレジストパターン１１２を形成する。第２開口部Ｈ２の位置はビアホール１１０の位置に対応されるように形成する。
【００１５】
図４を参照すると、第２フォトレジストパターン１１２をエッチングマスクとして前記層間絶縁膜１０６ａを乾式エッチングする。前記エッチングによって、層間絶縁膜１０６ｂ内に第２幅Ｗ２を有する配線領域１１４が形成されるようになり、配線領域１１４の下部には導電層１０２と配線領域１１４を連結するための第１幅Ｗ１を有するビアホール１１０ａが形成される。しかし、前記エッチングの間にビアホール（１１０；図３参照）を通して露出されているストッパー膜１０４も共にエッチングされて導電層１０２が外部に露出されうる。層間絶縁膜１０６ｂはストッパー膜１０４ａに対するエッチング選択比の大きな物質を用いるが、前記層間絶縁膜１０６ａのエッチング時にビアホール（１１０；図３参照）を通して露出されているストッパー膜１０４も所定速度でエッチングされる。したがって、層間絶縁膜１０６ｂのエッチングが完了された後には露出されているストッパー膜１０４が完全にエッチングされて導電層１０２がエッチング雰囲気に露出される場合も生じうる。導電層１０２、例えば銅配線層がエッチング雰囲気に露出されると側壁を沿ってハードポリマー（図示せず）が形成されるようになるが、前記ハードポリマーはその除去が容易でないという短所がある。このような現像はエッチングしなければならない層間絶縁膜１０６ａの深さが深くて、ストッパー膜１０４ａの厚さが薄くて、層間絶縁膜１０６ｂに対するストッパー膜１０４ａのエッチング選択比が小さいほどより一層深刻である。
【００１６】
図５を参照すると、第２フォトレジストパターン１１２を、アッシング工程を利用して除去する。前記アッシング工程は酸素系プラズマを用いる。したがって、第２フォトレジストパターン１１２除去工程の間、すなわちアッシング工程の間に露出されている導電層１０２が酸素と結合して金属酸化物層１１６が形成される。金属酸化物層１１６が形成されると、電気抵抗が急激に上昇するようになって、配線領域１１４及びビアホール１１０ａ内に導電物質が埋め込まれても金属配線（図示せず）と導電層１０２とが電気的に連結されずに浮き上がる現象、すなわちリフティング現象が生じる場合もある。また、配線領域１１４及びビアホール１１０ａを形成した後で酸素系プラズマを用いる前記アッシング工程を進めるため、層間絶縁膜１０６ｂの表面に前記アッシング工程による損傷が生じる。すなわち、前記アッシング工程によりＨ2Ｏ、ＯＨ、ＣＯ2、Ｈ2などが誘起されて層間絶縁膜１０６ｂの表面に固着されるようになり、これは層間絶縁膜１０６ｂの誘電率を急激に上昇させる要因として作用する。
【００１７】
図６ないし図９は、従来の他の例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【００１８】
図６を参照すると、所定の導電層２０２が形成された半導体基板２００上にストッパー膜２０４を形成する。
【００１９】
続いて、ストッパー膜２０４上に層間絶縁膜２０６を形成する。
【００２０】
次に、層間絶縁膜２０６上に第１幅Ｗ１を有して層間絶縁膜２０６の上面を一部露出させる第１開口部Ｈ１を備えた第１フォトレジストパターン２０８を形成する。すなわち、層間絶縁膜２０６上にフォトレジストを塗布した後、前記フォトレジストを露光及び現像して第１フォトレジストパターン２０８を形成する。
【００２１】
図７を参照すると、第１フォトレジストパターン２０８をエッチングマスクとして一部の層間絶縁膜２０６をエッチングする。前記エッチングは層間絶縁膜２０６の一部のみをエッチングして所定厚さの層間絶縁膜２０６はエッチングしないで残す。前記エッチングによって層間絶縁膜２０６ａに第１幅Ｗ１を有するパーシャルビアホール２１０が形成される。
【００２２】
次に、第１フォトレジストパターン２０８を除去する。第１フォトレジストパターン１０８は通常の方法、例えばアッシング工程を利用して除去できる。
【００２３】
図８Ａを参照すると、パーシャルビアホール２１０が形成されている層間絶縁膜２０６ａ上に前記第１幅Ｗ１より大きな第２幅Ｗ２を有して層間絶縁膜２０６ａを一部露出させる第２開口部Ｈ２を備えた第２フォトレジストパターン２１２を形成する。第２開口部Ｈ２の位置はパーシャルビアホール２１０の位置に対応されるように形成する。しかし、層間絶縁膜２０６ａ上に第２フォトレジストパターン２１２を形成する時、パーシャルビアホール２１０の底にフォトレジスト２１２が残留する場合がある。パーシャルビアホール２１２の底に残留されたフォトレジスト２１２は後続の層間絶縁膜２０６ａエッチングに対するバリヤの役割を行って残っている残りの層間絶縁膜２０６ａをエッチングする時にオープンされていないビアホールが形成されうる。これについての詳細な説明は後述する。
【００２４】
一方、図８Ｂはミスアラインされている第２フォトレジストパターンの例を図示したものである。また、図示されていないが、図８Ａを参照して説明したようにこの場合にもパーシャルビアホール２１０の底にフォトレジストが残留する場合もある。
【００２５】
図９Ａを参照すると、第２フォトレジストパターン２１２をエッチングマスクとして層間絶縁膜２０６ａを乾式エッチングする。前記エッチングによって、層間絶縁膜２０６ｂ内に第２幅Ｗ２を有する配線領域２１４が形成されるようになり、配線領域２１４の下部には導電層２０２と配線領域２１４を連結するための第１幅Ｗ１を有するビアホール２１０ａが形成される。しかし、前記エッチングのあいだにパーシャルビアホール（２１０；図８Ａ参照）の底に残留するフォトレジスト２１２は前記エッチングに対するバリヤの役割を行う。したがって、パーシャルビアホール（２１０；図８Ａ参照）の下部に存在する層間絶縁膜２０６ｂはそれ以上エッチングされず、結局オープンされていないビアホール２１０ａが生じる。
【００２６】
一方、図９Ｂはミスアラインされている第２フォトレジストパターン２１２が形成された場合、ミスアラインされた第２フォトレジストパターン２１２をエッチングマスクとして層間絶縁膜２０６ａをエッチングして配線領域２１４及びビアホール２１０ａを形成した状態を図示したものである。図９Ｂに示したように、ミスアラインが発生した場合、ビアホール２１０ａの幅は第１幅Ｗ１より狭まってビアホール２１０ａのプロファイルが不良になる。また、図９Ａを参照して説明したようにパーシャルビアホール（２１０；図８Ｂ参照）の底にフォトレジストが残留する場合にはオープンされないビアホール（図示せず）が形成される場合もある。
【００２７】
図１０Ａは、未開放のビアホールを有した金属配線層の例を示したものである。図９Ａと図１０Ａとを参照すると、第２フォトレジストパターン２１２を、アッシング工程を利用して除去する。前記アッシング工程中にビアホール（２１０ａ；図９Ａ参照）内に残っているフォトレジスト２１２も共に除去される。しかし、前述したように、オープンされないビアホール２１０ａが形成されて配線領域２１４と導電層２０２が連結されないようになる。また、配線領域２１４及びビアホール２１０ａを形成した後で酸素系プラズマを用いる前記アッシング工程を進めるために、層間絶縁膜２０６ｂの表面に前記アッシング工程による損傷が生じる。すなわち、前記アッシング工程によりＨ2Ｏ、ＯＨ、ＣＯ2、Ｈ2などが誘起されて層間絶縁膜２０６ｂの表面に固着され、これは層間絶縁膜２０６ｂの誘電率を急激に上昇させる要因として作用する。
【００２８】
一方、図１０Ｂは第２フォトレジストパターン２１２のミスアラインが発生した場合、第２フォトレジストパターン２１２が除去された後の状態を図示したものである。図１０Ｂに示したように、第１幅Ｗ１より小さな幅を有するビアホール２１０ａが形成されてビアホール２１０ａのプロファイルが不良になる。また、前述したように、パーシャルビアホール（２１０；図８Ｂ参照）の底にフォトレジストが残留する場合にはオープンされていないビアホール（図示せず）が形成されて配線領域２１４と導電層２０２とが連結されない場合もある。
【００２９】
【発明が解決しようとする課題】
本発明は前記した従来技術における問題点を解決しようとするものであり、本発明が達成しようとする技術的課題は層間絶縁膜をエッチングして配線領域及びビアホールを形成する時にストッパー膜がエッチングされて導電層が外部に露出されることによって第２フォトレジストパターン除去工程で導電層の上部に金属酸化物層が形成される問題を防止でき、アッシング工程による損傷を防止でき、また第２フォトレジストパターンを形成する時にパーシャルビアホール内にフォトレジストが残留してビアホールがオープンされない問題を解決することができ、第２フォトレジストパターンのミスアラインが発生してもビアホールのプロファイル不良が発生することを防止できる半導体素子の金属配線形成方法を提供するところにある。
【００３０】
【課題を解決するための手段】
前記技術的課題を達成するための第１及び第２実施例による半導体素子の金属配線形成方法は、半導体基板上に形成された導電層上にストッパー膜を形成する段階と、前記ストッパー膜上に層間絶縁膜を形成する段階と、前記層間絶縁膜上にハードマスク層を形成する段階と、前記ハードマスク層上に前記導電層に対応させてビアホールを限定する第１幅の第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁膜をエッチングして前記導電層上に形成されたストッパー膜の表面を露出させるビアホールを形成する段階と、前記第１フォトレジストパターンを除去する段階と、前記ビアホールを媒介物質で埋め込む段階と、前記ビアホールが媒介物質で埋め込まれた前記半導体基板上に前記第１幅より大きい第２幅を有する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層の一部をエッチングして前記ビアホールの少なくとも一部と重畳される配線領域を限定するパターンを形成する段階と、前記第２フォトレジストパターンおよび前記ビアホールから前記媒介物質を除去する段階と、前記ハードマスクパターンをエッチングマスクとして前記層間絶縁膜の一部をエッチングして配線領域を形成する段階と、前記ビアホール内に残留する前記ストッパー層を除去する段階と、前記ビアホール及び配線領域に導電物質を埋め込む段階と、を含み、前記各段階を記載された順序で実行する。
【００３１】
前記層間絶縁膜は、前記ストッパー膜上に第１層間絶縁膜、第２ストッパー膜及び第２層間絶縁膜が積層されたものであり、この際、前記配線領域を形成する段階では、前記第２ストッパー膜をエッチングストッパー層として前記第２層間絶縁膜をエッチングして形成しうる。
【００３２】
前記ハードマスク層は、前記層間絶縁膜との高いエッチング選択比を有するシリコン酸化膜、シリコン窒化膜、シリコンカーバイド膜、ポリシリコン、金属酸化物、金属窒化物または金属のうち少なくとも１つよりなることが望ましく、前記媒介物質層は、前記層間絶縁膜、エッチング選択比を有する炭素系有機物のＢＡＲＣ膜またはＳＯＧ膜よりなり、前記ＳＯＧ膜は、前記層間絶縁膜及びエッチング選択比を有する無機物のＨＳＱ膜、ＭＳＱ膜または多孔性ＳｉＯ2膜で有り得る。
【００３３】
【発明の実施の形態】
以下、添付された図面を参照しながら本発明による望ましい実施例を詳細に説明する。しかし、以下の実施例はこの技術分野で通常的な知識を有する者に本発明が十分に理解されるように提供されるものであって、多様な他の形態に変形でき、本発明の範囲が次に記述される実施例に限定されるものではない。以下の説明である層が他の層の上に存在すると記述される時、これは他の層の真上に存在する場合もあって、その間に第３の層が介在される場合もある。また、図面で各層の厚さや大きさは説明の便宜及び明確性のために誇張された。図面上で同一符号は同一な要素を指称する。
【００３４】
＜第１実施例＞
図１１ないし図１７は、本発明の望ましい第１実施例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【００３５】
図１１を参照すると、所定の導電層７０２が形成された半導体基板７００上にストッパー膜７０４を形成する。導電層７０２は半導体基板７００に形成された不純物ドーピング領域、Ｃｕ配線層またはその他の金属配線層で有り得る。ストッパー膜７０４はその上部に形成される層間絶縁膜７０６との高いエッチング選択比を有する物質、例えばＳｉ3Ｎ4またはＳｉＣよりなることが望ましい。
【００３６】
次いで、ストッパー膜７０４上に層間絶縁膜７０６を形成する。層間絶縁膜７０６は、例えばＳｉＯＣ膜、多孔性ＳｉＯ2膜、ＰＳＧ（ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏｎ ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＦＳＧ（ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）膜、ＰＥ−ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ−ｔｅｔｒａ ｅｔｈｙｌｏｒｔｈｏ ｓｉｌｉｃａｔｅ）膜またはＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜のような低誘電率を有する物質膜よりなることが望ましい。層間絶縁膜７０６はストッパー膜７０４との高いエッチング選択比を有する物質膜よりなる。
【００３７】
次いで、層間絶縁膜７０６上にハードマスク層７０８を形成する。ハードマスク層７０８は層間絶縁膜７０６との高いエッチング選択比を有する物質、例えばシリコン窒化膜、シリコン酸化膜、シリコンカーバイド膜、ポリシリコン、酸化アルミニウムのような金属酸化物、ＴｉＮのような金属窒化物、アルミニウムまたはチタンなどの金属よりなることが望ましい。
【００３８】
次いで、ハードマスク層７０８上に第１幅Ｗ１で前記導電層７０２に対応するビアホール（後述する）を限定するハードマスク層７０８の上面を一部露出させる第１開口部Ｈ１を有する第１フォトレジストパターン７１０を形成する。すなわち、ハードマスク層７０８上にフォトレジストを塗布した後、前記フォトレジストを露光及び現像して第１フォトレジストパターン７１０を形成する。
【００３９】
図１２を参照すれば、第１フォトレジストパターン７１０をエッチングマスクとしてハードマスク層７０８及び層間絶縁膜７０６をエッチングして前記ストッパー層７０４を露出させるビアホール７１２を形成する。
【００４０】
次いで、第１フォトレジストパターン７１０を除去する。第１フォトレジストパターン７１０は通常の方法、例えばアッシング工程を用いて除去しうる。
【００４１】
図１３を参照すれば、ビアホール７１２が形成されている半導体基板７００上に媒介物質層７１４を塗布してビアホール７１２を埋め込む。前記媒介物質層７１４は、ビアホール７１２内にのみ形成しても良く、ハードマスク層７０８ａ上にも所定高さだけ薄く形成しても良い。前記媒介物質層７１４は有機物質膜として炭素系有機物のＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜で形成しうる。前記ＢＡＲＣ膜は、スピンコーティング方法によって形成しうる。この際、スピンコータの回転数は１０００〜５０００ｒｐｍ程度であることが望ましい。スピンコーティング方法で有機物質膜を塗布した後には１００℃〜１５０℃程度の温度でベークを実施する。
【００４２】
一方、前記媒介物質層７１４はＳＯＧ膜よりなりうる。前記ＳＯＧ膜は、例えば無機物のＨＳＱ（ｈｙｄｒｏ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜、ＭＳＱ膜または多孔性ＳｉＯ2膜であることが望ましい。
【００４３】
図１４を参照すれば、媒介物質層７１４が形成されている半導体基板７００上に前記第１幅Ｗ１より大きい第２幅Ｗ２を有し、媒介物質層７１４を一部露出させる第２開口部Ｈ２を有する第２フォトレジストパターン７１６を形成する。第２開口部Ｈ２の位置はビアホール７１２の位置に対応するように形成し、ビアホール７１２の少なくとも一部と重畳させるべくその上部に第２開口部Ｈ２を位置させる。
【００４４】
図１５を参照すれば、第２フォトレジストパターン７１６をエッチングマスクとして層間絶縁膜７０６上部の媒介物質層７１４及びハードマスク層７０８ａを乾式エッチングする。媒介物質層７１４が有機物質膜のＢＡＲＣ膜である場合、前記エッチングはＯ2を含むガスまたはＮ2及びＨ2を含むガスをエッチングガスとして使用する。あるいは、ＣxＦy系ガスまたはＣxＨyＦｚ系ガスと、Ａｒのような不活性ガス、及びＣＯまたはＯ2ガスを含むエッチングガスを使用しうる。この際、ビアホール７１２内の媒介物質層７１４も前記エッチング時にある程度はリセスされる。
【００４５】
一方、前記媒介物質層７１４がＳＯＧ膜である場合、前記乾式エッチングはＣｘＦｙ系ガスまたはＣｘＨｙＦｚ系ガスと、Ａｒのような不活性ガス、及びＣＯ、ＣＯ2またはＯ2ガスを含むエッチングガスを使用する。前記乾式エッチングは５〜５０ｍＴｏｒｒの圧力で、１０００〜５０００Ｗ程度のパワーで１〜２分間実施することが望ましい。
【００４６】
図１６を参照すれば、第２フォトレジストパターン７１６を除去する。第２フォトレジストパターン７１６は通常の方法、例えばアッシング工程を用いて除去しうる。この際、媒介物質層７１４が有機物である場合、有機物質膜も共に除去される。すなわち、ハードマスク層７０８ａの上部及びビアホール７１２内に存在する有機物質膜よりなる媒介物質層７１４も第２フォトレジストパターン７１６の除去工程、例えばアッシング工程で共に除去される。第２フォトレジストパターン７１６及び媒介物質層７１４が除去されれば、第２幅Ｗ２を有する開口部を有するハードマスク層７０８ｂが露出される。
【００４７】
媒介物質層７１４がＳＯＧ膜である場合、ハードマスク層７０８ｂの上部及びビアホール７１２内に形成されたＳＯＧ膜を湿式エッチングして除去する。層間絶縁膜７０６に対するＳＯＧ膜のエッチング速度が速くてＳＯＧ膜だけを選択的に除去しうるエッチング液、例えばＨＦ溶液を使用することが望ましい。ＨＳＱのようなＳＯＧ膜はＨＦ溶液でエッチング速度が非常に速いが、一方、層間絶縁膜７０６、例えばＳｉＯＣ膜はＨＦ溶液ではほとんどエッチングされない。
【００４８】
図１７を参照すれば、ハードマスク層７０８ｂをエッチングマスクとして層間絶縁膜７０６を乾式エッチングして配線領域７１８及びビアホール７１２ａを同時に形成する。すなわち、層間絶縁膜７０６内に第２幅Ｗ２を有する配線領域７１８を形成し、配線領域７１８の下部には前記第２幅Ｗ２より小さい第１幅を有するビアホール７１２ａを形成する。一方、ハードマスク層７０８ｂをエッチングマスクとして使用するので、ハードマスク層７０８ｂは層間絶縁膜７０６がエッチングされる間に耐えられるほどに十分な厚さを有さねばならない。
【００４９】
次いで、ビアホール７１２ａを通じて露出されたストッパー膜７０４をエッチングして除去する。この際、ハードマスク層７０８ｂも共にエッチングして除去してもよく、あるいはハードマスク層７０８ｂを除去せず、そのまま残して後続工程を進行しても良い。
【００５０】
次いで、ストッパー膜７０４が除去された半導体基板７００上に段差に沿って障壁層（図示せず）及び導電層（図示せず）を形成した後、平坦化してデュアルダマシン構造の金属配線形成を完了する。
【００５１】
＜第２実施例＞
図１８ないし図２４は、本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順によって示す断面図である。第１実施例と比較すると、第１実施例の層間絶縁膜７０６の代りに第１層間絶縁膜８０５、第２ストッパー膜８０６及び第２層間絶縁膜８０７を使用する点を除いては同一である。
【００５２】
図１８を参照すれば、所定の導電層８０２が形成された半導体基板８００上に第１ストッパー膜８０４を形成する。次いで、第１ストッパー膜８０４上に第１層間絶縁膜８０５、第２ストッパー膜８０６及び第２層間絶縁膜８０７を順次に形成する。
【００５３】
次いで、第２層間絶縁膜８０７上にハードマスク層８０８を形成する。ハードマスク層８０８は層間絶縁膜７０６との高いエッチング選択比を有する物質、例えばシリコン窒化膜、シリコン酸化膜、シリコンカーバイド膜、ポリシリコン、酸化アルミニウムのような金属酸化物、ＴｉＮのような金属窒化物、アルミニウムまたはチタンなどの金属よりなることが望ましい。
【００５４】
次いで、ハードマスク層８０８上に第１幅Ｗ１で前記導電層８０２に対応するビアホール（後述する）を限定するハードマスク層８０８の上面を一部露出させる第１開口部Ｈ１を有する第１フォトレジストパターン８１０を形成する。
【００５５】
図１９を参照すれば、第１フォトレジストパターン８１０をエッチングマスクとしてハードマスク層８０８、第２層間絶縁膜８０７ａ、第２ストッパー膜８０６及び第１層間絶縁膜８０６を順次にエッチング条件を変更しつつエッチングして前記ストッパー層８０４を露出させるビアホール８１２を形成する。次いで、第１フォトレジストパターン８１０を除去する。
【００５６】
図２０を参照すれば、ビアホール８１２を媒介物質層８１４で埋め込む。前記媒介物質層８１４はビアホール８１２内にのみ形成しても良く、ハードマスク層８０８ａ上にも所定高さだけ薄く形成しても良い。前記媒介物質層８１４は前述した第１実施例のような有機物質膜として炭素系有機物のＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜またはＳＯＧ膜よりなりうる。
【００５７】
図２１を参照すれば、媒介物質層８１４が形成されている半導体基板８００上に前記第１幅Ｗ１より大きい第２幅Ｗ２を有し、媒介物質層８１４を一部露出させる第２開口部Ｈ２を有する第２フォトレジストパターン８１６を形成する。第２開口部Ｈ２の位置はビアホール８１２の位置に対応するように形成し、デュアルダマシン構造を形成するためにビアホール８１２の少なくとも一部と重畳されるようにその上部に第２開口部Ｈ２を位置させる。
【００５８】
図２２を参照すれば、第２フォトレジストパターン８１６をエッチングマスクとして媒介物質層８１４及びハードマスク層８０８ｂを乾式エッチングする。この際、ビアホール８１２内の媒介物質層８１４も前記エッチング時にある程度はリセスさせる。
【００５９】
図２３を参照すれば、第２フォトレジストパターン８１６を除去する。第２フォトレジストパターン８１６は通常の方法、例えばアッシング工程を用いて除去しうる。次いで、第１実施例のようにビアホール８１２内に残留する媒介物質層８１４を除去する。
【００６０】
図２４を参照すれば、ハードマスク層８０８ｂをエッチングマスクとして第２層間絶縁膜８０７ｂを第２ストッパー膜８０６が露出されるまで乾式エッチングして配線領域８１８を形成する。次いで、ビアホール８１２ａを通じて露出された第１ストッパー膜８０４をエッチングして除去する。この際、ハードマスク層８０８ｂも共にエッチングして除去しても、あるいはハードマスク層８０８ｂを除去せずにそのまま残して後続工程を進行しても良い。
【００６１】
次いで、第１実施例と同様に第１ストッパー膜８０４が除去された半導体基板８００上に段差に沿って障壁層（図示せず）及び導電層（図示せず）を形成した後、平坦化してデュアルダマシン構造の金属配線形成を完了する。
【００６２】
以上、本発明の望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能である。
【００６３】
【発明の効果】
本発明による半導体素子の金属配線形成方法によると、層間絶縁膜（または第２層間絶縁膜及び第１層間絶縁膜）をエッチングして配線領域及びビアホールを形成する時にストッパー膜（または第１ストッパー膜）がエッチングされて導電層が外部に露出される心配なく、したがって、第２フォトレジストパターン除去工程で導電層の上部に金属酸化物層が形成された従来のような問題は発生しない。
【００６４】
また、本発明はパーシャルビアホールを形成した後で第２フォトレジストパターンを形成する前にパーシャルビアホールを有機物または無機物で埋め込むために、第２フォトレジストパターンを形成する時にパーシャルビアホールの底にフォトレジストが残留してビアホールがオープンされない従来のような問題は発生しない。
【００６５】
また、本発明はパーシャルビアホールを形成した後で第２フォトレジストパターンを形成する前にパーシャルビアホールを有機物または無機物で埋め込むために、第２フォトレジストパターンのミスアラインが発生しても従来のようなビアホールのプロファイル不良は発生しない。
【００６６】
更に、本発明は第２フォトレジストパターンを除去した後でハードマスク層をエッチングマスクとして配線領域及びビアホールを形成するために従来のような層間絶縁膜の表面にあらわれるアッシング工程による損傷を受けない。また、本発明の第１及び第２実施例のように媒介物質層を用いてフルビアホールを適用しうる。
【図面の簡単な説明】
【図１】従来の一例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図２】従来の一例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図３】従来の一例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図４】従来の一例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図５】従来の一例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図６】従来の他の例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図７】従来の他の例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図８】従来の他の例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図９】従来の他の例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図１０】従来の他の例による半導体素子の金属配線形成方法を工程順序によって示した断面図である。
【図１１】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１２】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１３】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１４】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１５】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１６】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１７】本発明の望ましい第１実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１８】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１９】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図２０】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図２１】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図２２】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図２３】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図２４】本発明の望ましい第２実施例に係る半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【符号の説明】
１０４，２０４，７０４    ストッパー膜
８０４    第１ストッパー膜
８０６    第２ストッパー膜
１０６，２０６，７０６    層間絶縁膜
８０５    第１層間絶縁膜
８０７    第２層間絶縁膜
１１０，２１０    パーシャルビアホール
１１０ａ，２１０ａ，７１２，８１２    ビアホール
１１４，２１４，７１８，８１８    配線領域
【図１】
0004243099.tif 000002
【図２】
0004243099.tif 000003
【図３】
0004243099.tif 000004
【図４】
0004243099.tif 000005
【図５】
0004243099.tif 000006
【図６】
0004243099.tif 000007
【図７】
0004243099.tif 000008
【図８】
0004243099.tif 000009
【図９】
0004243099.tif 000010
【図１０】
0004243099.tif 000011
【図１１】
0004243099.tif 000012
【図１２】
0004243099.tif 000013
【図１３】
0004243099.tif 000014
【図１４】
0004243099.tif 000015
【図１５】
0004243099.tif 000016
【図１６】
0004243099.tif 000017
【図１７】
0004243099.tif 000018
【図１８】
0004243099.tif 000019
【図１９】
0004243099.tif 000020
【図２０】
0004243099.tif 000021
【図２１】
0004243099.tif 000022
【図２２】
0004243099.tif 000023
【図２３】
0004243099.tif 000024
【図２４】
0004243099.tif 000025