(57)【特許請求の範囲】
【請求項１】
ソケットボードでテスタの一つの入出力信号チャンネルに半導体素子の上位バイトのデータピンと下位バイトのデータピンを対応させて２つのデータピンが連結さるように入出力信号ラインを互いに電気的に接続させる段階と、
前記ソケットボードを利用して前記テスタにより前記半導体素子の電気的検査を始める段階と、
前記半導体素子へ、テストデータとして上位及び下位バイトに異なるデータを書き込む場合には前記半導体素子の上位及び下位データの入出力マスクピンを利用したバイトオペレーション機能によってデータ書き込み動作を行い、テストデータとして上位及び下位バイトに同じデータを書き込む場合には前記半導体素子の上位及び下位データの入出力マスクピンを利用せずに上位及び下位バイトに同じデータを書き込むデータ書き込み動作を行う段階と、
前記電気的に接続された入出力信号ラインを介して前記半導体素子から出力信号の一部を前記バイトオペレーション機能によって１バイトずつ順次読む段階と、を含むことを特徴とする半導体素子の電気的検査法。
【請求項２】
前記半導体素子はバイトオペレーション機能が可能なＤＲＡＭ素子であることを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項３】
前記半導体素子の出力信号をバイトオペレーション機能で読む方法は非同期式であることを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項４】
前記上位バイト及び下位バイトにあるそれぞれの入出力信号ライン数は４つであることを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項５】
前記上位バイト及び下位バイトにあるそれぞれの入出力信号ライン数は８個であることを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項６】
前記上位バイト及び下位バイトにあるそれぞれの入出力信号ライン数は１６個であることを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項７】
前記電気的に接続された入出力信号ラインを介して半導体素子から出力信号の一部をバイトオペレーション機能によって１バイトずつ順次読む段階は、
前記下位バイトのデータ入出力マスクピンをアクティブにして半導体素子の出力信号のうち上位バイトの出力信号を読む段階と、
前記上位バイトのデータ入出力マスクピンをアクティブにして半導体素子の出力信号のうち下位バイトの出力信号を読む段階とを含むことを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項８】
前記上位バイト及び下位バイトの出力信号を読み取る前にテスタにてデータを安定的に読むための遅延時間を設定する段階をさらに含むことを特徴とする請求項７に記載の半導体素子の電気的検査法。
【請求項９】
前記電気的に接続された入出力信号ラインを介して半導体素子から出力信号の一部をバイトオペレーション機能によって１バイトずつ順次読む段階は、
前記上位バイトのデータ入出力マスクピンをアクティブにして半導体素子の出力信号のうち下位バイトの出力信号を読む段階と、
前記下位バイトのデータ入出力マスクピンをアクティブにして半導体素子の出力信号のうち上位バイトの出力信号を読む段階とを含むことを特徴とする請求項１に記載の半導体素子の電気的検査法。
【請求項１０】
前記上位バイト及び下位バイトの出力信号を読み取る前にテスタにてデータを安定的に読むための遅延時間を設定する段階をさらに含むことを特徴とする請求項９に記載の半導体素子の電気的検査法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子に係り、一層詳細には半導体メモリ素子の電気的検査法に関する。
【０００２】
【従来の技術】
半導体素子はウェーハ状態で生産されて半導体パッケージとしての組み立てが完了した後、ユーザに渡される前に最終的に電気的検査を受ける。特に、大容量化、高速化、多ピン化が急速に進んでいるＤＲＡＭのような半導体メモリ素子では、これに対応して電気的検査工程の効率を高めることが重要な問題となっている。
【０００３】
このため、半導体メモリ素子をテストするテスタは高速化及びスループット時間の改善に焦点を合わせて発展している。
【０００４】
かようなスループット時間の改善は２種類方向に摸索されうる。第一に、検査プログラムを調整して検査時間を短縮させることが一つの方向であり、第二に一度に検査できる半導体メモリ素子の数を増やす方法、すなわち並列検査時に被試験半導体素子（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：ＤＵＴ）の数を増やすことがもう一つの方向である。本発明は二番目のスループット時間短縮方向に重点をおいた発明である。
【０００５】
図１は一般的な半導体メモリ素子用テスタのブロック図である。
【０００６】
図１を参照すれば、電気的検査はウェーハ生産工程や組み立て工程にて発生した欠陥を発見し、不良品を除去して良品だけを選び出すことが目的である。
【０００７】
かような電気的検査のために、テスタ１００と、インタフェースボード２００（ソケットボード）が必要であり、ＤＵＴ３００を効果的にローディングするためにハンドラが必要である。
【０００８】
前記テスタ１００にはテスタ内部に設けられたハードウエア構成要素を制御するためのテスタ中央処理装置１１０があり、内部のハードウエア構成要素としてはプログラマブル電源１１２、直流パラメータ測定ユニット１１４、アルゴリズムパターン発生器１１６、タイミング発生器１１８、波形整形器１２０、及びドライバ信号チャンネルと入出力信号チャンネル及び比較器が内蔵されたピンエレクトロニクス１５０がある。従って、テスタ１００はテスタ中央処理装置１１０にて作動されるテストプログラムにより前記ハードウエア的構成要素が互いに信号をやりとりしてソケットボード２００を介してピンエレクトロニクス１５０に連結されたＤＵＴ３００に対する電気的機能を検査する。
【０００９】
前記テストプログラムは、大きく直流検査、交流検査及び機能検査よりなる。ここで、前記機能検査は半導体メモリ素子、例えばＤＲＡＭの実際の動作状況に合わせてその機能を確認する。すなわち、テスタ１００のアルゴリズムパターン発生器１１６からＤＵＴ３００、例えばＤＲＡＭに入力パターンを書き込み、それをＤＲＡＭの出力から読み出し、予想パターンと比較回路を介して比較するのである。
【００１０】
図２はテスタのピンエレクトロニクスに位置するドライバチャンネルと入出力チャンネルの特性を説明するために示したブロック図である。
【００１１】
図２を参照すれば、テスタにて並列検査できるＤＵＴ３００の最大数は、ピンエレクトロニクス１５０のチャンネルにより決定される。そして、ピンエレクトロニクス１５０にはドライバ信号チャンネル１５２と入出力信号チャンネル１５４とがそれぞれ存在する。
【００１２】
一方、並列式の電気的検査工程にてドライバ信号チャンネル１５２はＤＵＴ３００の数を増やすために、ソケットボード、すなわちインタフェースボード２００内で分岐方式でＤＵＴ３００と連結されるピンを互いに共有できる。従って、１つのドライバ信号チャンネル１５２が２つ以上のＤＵＴ３００のアドレスピンあるいは制御ピンを制御できる。
【００１３】
しかし、入出力信号チャンネル１５４はＤＵＴ３００であるＤＲＡＭからデータを読み込んでテスタ内の期待値パターンと比較する時、データが唯一無二でなければならない。従って、ドライバ信号チャンネル１５２のようにソケットボードにて分岐方式でＤＵＴ３００と連結される入出力データピンＤＱを共有できない。すなわち、一つの入出力信号チャンネル１５４が２つ以上のＤＵＴ３００のデータピンＤＱと同時に連結することが不可能である。
【００１４】
かような理由でテスタのピンエレクトロニクス１５０に存在する入出力信号チャンネル１５４の数はそのテスタにて並列検査できる最大ＤＵＴ３００の数を決定する。一例として、ＤＵＴ３００のデータピンＤＱの数が１６個である場合、データピンＤＱが８個である他種のＤＵＴ３００よりテスタにて並列検査できる最大ＤＵＴ３００の数は半分に減る。
【００１５】
結果的に、テスタ当たり並列検査の可能なＤＵＴ３００の最大数は、ピンエレクトロニクスにある入出力信号チャンネルの数を、ＤＵＴ３００のデータピンＤＱの数で割った値になる。
【００１６】
図３は従来技術による半導体メモリ素子の電気的検査法を説明するためのフローチャートである。
【００１７】
図３を参照すれば、前述の入出力信号チャンネルが有する制限事項のゆえに、ソケットボードはＤＵＴのデータピンＤＱと入出力信号チャンネルとを１：１に対応連結した構成を有する。前記ソケットボードを使用してテスタとＤＵＴとを連結して電気的検査を始める。その後、機能検査時にソケットボードを介して半導体素子のデータピンＤＱから出てくる出力信号を読む時にデータ全部を一度に読む。これは唯一無二であるデータを読んでテスタにて予想パターンと比較するためである。一般的にＤＵＴのデータピンが８バイト単位で２つに合わせてなる１６ワードの場合、１６個のデータを一度に読んでテスタにて予想パターンと比較する。
【００１８】
従って、ＤＵＴのデータピンＤＱの数が８個から１６個に増えることは電気的検査工程にてテスタの入出力信号チャンネルが有する特徴ゆえにスループット時間を半減させる結果を招く。
【００１９】
【発明が解決しようとする課題】
本発明がなそうとする技術的課題は、ＤＵＴのバイトオペレーション機能を利用して入出力信号チャンネルの分岐を可能にすることにより、並列検査時にＤＵＴの検査数を増やせる半導体素子の電気的検査法を提供するところにある。
【００２０】
【課題を解決するための手段】
前記技術的課題を達成するための本発明は、ソケットボードでテスタの一つの入出力信号チャンネルに半導体素子の上位バイトのデータピンと下位バイトのデータピンを対応させて２つのデータピンが連結さるように入出力信号ラインを互いに電気的に接続させる段階と、前記ソケットボードを利用して前記テスタにより前記半導体素子の電気的検査を始める段階と、前記半導体素子へ、テストデータとして上位及び下位バイトに異なるデータを書き込む場合には前記半導体素子の上位及び下位データの入出力マスクピンを利用したバイトオペレーション機能によってデータ書き込み動作を行い、テストデータとして上位及び下位バイトに同じデータを書き込む場合には前記半導体素子の上位及び下位データの入出力マスクピンを利用せずに上位及び下位バイトに同じデータを書き込むデータ書き込み動作を行う段階と、前記電気的に接続された入出力信号ラインを介して前記半導体素子から出力信号の一部を前記バイトオペレーション機能によって１バイトずつ順次読む段階と、を含むことを特徴とする半導体素子の電気的検査法を提供する。
【００２１】
本発明は、前記半導体素子はバイトオペレーション機能が可能なＤＲＡＭ素子であり、前記バイトオペレーション機能は上位及び下位データの入出力マスクピンを利用して行うことが適し、前記半導体素子の出力信号をバイトオペレーションで読む方法は非同期式で読むことが適している。
【００２２】
望ましくは、前記ソケットボードで一つの入出力信号チャンネルに２つ以上のデータピンが連結さるべく入出力信号ラインを互いに電気的に接続させる方法は、上位バイトにある入出力信号ラインと下位バイトにある入出力信号ラインとを互いに対応連結させることが適し、この時の前記上位バイト及び下位バイトにあるそれぞれの入出力信号ライン数は４、８及び１６のうちいずれか一つであることが適している。
【００２５】
また、本発明は、前記電気的に接続された入出力信号ラインを介して半導体素子の出力信号をバイトオペレーション機能に１バイトずつ順次読む方法は、前記下位バイトデータの入出力マスクピンをアクティブにして半導体素子の出力信号のうち上位バイトの出力信号を読む段階と、前記上位バイトのデータ入出力マスクピンをアクティブにして半導体素子の出力信号のうち下位バイトの出力信号を読む段階とを含む。反対に、下位バイトの出力信号を先に読んで上位バイトの出力信号を読む方法を使用することもできる。
【００２６】
この時、前記上位バイト及び下位バイトの出力信号を読み取る前にテスタにてデータを安定的に読むために若干の遅延時間を設定できる。
【００２７】
本発明によれば、テスタにて並列検査するＤＵＴの数を２倍に増やしてスループット時間を向上させ、一つのソケットボードを利用してＤＵＴのデータピン数が８個である製品と１６個である製品とを共通に検査できるようになる。従って、ソケットボードを替える時間を節約でき、また、一般的に実施される、替えられたソケットボードに対する伝播遅延時間の較正手順工程を省略できるようになり、テスタ装備の設備稼動率を上げられる。さらに、スループット時間の改善によるテスタ購入数を減らして設備投資コストを下げられる。
【００２８】
【発明の実施の形態】
以下、添付された図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、次の詳細な説明にて開示される実施の形態は本発明を限定しようという意味ではなく、本発明の属する技術分野の当業者に、本発明の開示が実施可能な形で完全になるべく発明の範疇を知らせるために提供されるものである。
【００２９】
本発明はその精神及び必須特徴を離脱せずに他の方式で実施できる。例えば、前記望ましい実施の形態においては、ＤＵＴの全体データピンＤＱ数が１６個であるが、それは８個、あるいは３２個でもよい。また、ここで述べる実施の形態では２つのデータピンＤＱだけを電気的に接続させたが、必要ならば本発明にて提示する方式により４つあるいはそれ以上にまとめて電気的に接続させるものに置き換えられる。従って、下の望ましい実施の形態にて記載された内容は例示的なものであって本発明を限定する意味ではない。
【００３０】
図４は本発明による半導体メモリ素子の電気的検査法を説明するためのフローチャートであり、図５はソケットボードを使用して一つの入出力信号チャンネルに２つのデータピンが連結さるべく電気的に接続させたブロック図であり、図６及び図７は一つの入出力信号チャンネルに２つのデータピンが連結さるように電気的に接続させたソケットボードを利用したバイトオペレーション機能を説明するためのタイミング図である。
【００３１】
図４ないし図７を参照して本発明による半導体素子の電気的検査法について説明する。
【００３２】
まず、電気的検査を始める前にテスタとＤＵＴとをインタフェースさせるソケットボード（図５の２００）の構成を図５のように変更する。すなわち、上位バイト及び下位バイトにあるそれぞれの出力部２０２が互いに１：１に対応すべく接続ライン２０４で連結する。
【００３３】
前記上位及び下位バイトにあるそれぞれの出力部２０２はＤＵＴのデータピンＤＱと連結された接点である。また、参照符号２０６はテスタのピンエレクトロニクスにある入出力信号チャンネル１５４と連結される信号ラインを指す。すなわち、テスタのピンエレクトロニクスにある一つの入出力信号チャンネルに半導体メモリ素子のデータピンＤＱが２つ連結さるように設けられる。
【００３４】
ここで、ＤＵＴはＤＲＡＭが適し、ＤＵＴの全体データピンＤＱの数が１６個であるが、この全体データピンＤＱの数は８個または３２個でもよい。従って、ＤＵＴの全体データピンＤＱの数が８個ならば、ソケットボードにより４個ずつまとめて使用でき、３２個ならば１６個ずつまとめて使用することもできる。図５のようにデータピンＤＱの数が１６個ならば、８個ずつまとめて使用する。
【００３５】
次に、テスト方法について図４を参照して説明する。
【００３６】
まず、前記接続ライン２０４が構成されたソケットボードを準備し（Ｓ１）、ＤＵＴとテスタとを互いに連結して電気的検査を始める（Ｓ２）。前記ＤＵＴはＤＲＡＭのようなメモリ素子、例えば三星電子株式会社製のＫ４Ｓ６４１６３２ＦのようなＣＭＯＳ  ＳＤＲＡＭ素子である。そして、このＤＵＴはデータピンＤＱの出力部をバイト単位でマスクできる機能を有した半導体素子である。すなわち、ＤＵＴの全体データピンＤＱの数が１６個ならば、これを８個ずつに分けて、バイト単位（８ビット単位）でデータピンＤＱを高い出力インピーダンス状態（ハイゼット（Ｈｉ−Ｚ）状態またはｔｒｉ状態））とするように選択的に構成することもでき、これによりマスク機能を決定するマスク制御信号の状態に応じて出力信号が出てくるのをブロックすることができる。
【００３７】
かような機能を行う制御ピンがＤＵＴ内の、上位バイトのデータ入出力マスクピンＵＤＱＭと下位バイトのデータ入出力マスクピンＬＤＱＭとである。すなわち、テスタが非同期式でデータをＤＵＴから読む時、上位バイトのデータ入出力マスクピンＵＤＱＭが正の状態になれば、１６個のデータのうち上位バイトＤＱ８〜ＤＱ１５の出力信号はハイゼット状態になってデータが出力されない。反対に、テスタが非同期式でデータをＤＵＴから読む時、下位バイトのデータ入出力マスクピンＬＤＱＭが正の状態になれば、１６個のデータのうち下位バイトＤＱ０〜ＤＱ７の出力信号はハイゼット状態になってデータが出力されない。かような機能をバイトオペレーション機能という。
【００３８】
前記電気的検査工程にて一般的な方法で直流検査を行い、機能検査工程にてＤＵＴそれぞれのセルにデータ書き込み動作を行う（Ｓ３）。この時、使われるデータが全て同値ならば、ソケットボードの電気的に接続された８個の入出力信号ラインを介して同時にデータ書き込み動作を行える。これはテスタのピンエレクトロニクスにある入出力信号チャンネルがＤＵＴに信号を入力する時には分岐が可能なためである。しかし、使われるデータが同値ではないならば、上位／下位バイトのデータマスクピンＵＤＱＭ，ＬＤＱＭを使用してバイトオペレーション機能で書き込み動作を行うことが適している。
【００３９】
その後、読み取り動作を行う（Ｓ４）。これは、図６のように下位バイトのデータマスクピンＬＤＱＭを正の状態にアクティブにし、出力される１６個の信号のうち上位バイトの出力信号ＤＱ８〜ＤＱ１５の信号を非同期式で読む。この時、下位バイト出力信号ＤＱ０〜ＤＱ７はブロッキングされる。
【００４０】
次に、下位バイトデータマスクピンＬＤＱＭを負の状態にして上位バイトデータマスクピンＵＤＱＭを正の状態のアクティブにした後、出力される１６個の信号のうち下位バイト出力信号ＤＱ０〜ＤＱ７を読む。すなわち、従来の電気的検査法のように出力信号１６個を同時に全て読まずに、下位／上位バイトのデータ入出力マスクピンＬＤＱＭ，ＵＤＱＭを使用してバイトオペレーション機能を行うことにより出力されるデータを１バイトずつ８個単位で順次読み取り動作を行う。
【００４１】
反対に、図７のように上位バイトデータのマスクピンＵＤＱＭを先に正の状態にしてアクティブにした後、下位バイト出力信号ＤＱ０〜ＤＱ７をまず読み、下位バイトデータマスクピンＬＤＱＭに正の状態の電圧を印加した後、上位バイト出力信号ＤＱ８〜ＤＱ１５を読む方法を採択することもできる。ここで、データに対する読み取り動作を行う前にデータが安定的に出力される時間を得るために電気的検査プログラムにて若干の遅延時間を設定することもできる。
【００４２】
本発明は以上の実施の形態に限定されず、本発明の属する技術的思想内で当業者により多くの変形が可能であることは明白である。
【００４３】
【発明の効果】
従って、前述の本発明によれば、第一に、ソケットボードにて入出力信号チャンネルに２つ以上のデータピンＤＱが連結さるべく電気的に接続させ、ＤＵＴが有している上位／下位バイトのデータ入出力マスクピンＵＤＱＭ／ＬＤＱＭを利用してバイトオペレーション機能でＤＵＴから出てくる出力信号を読むことにより、テスタにて並列検査できる半導体素子の数を２倍に増やせる。
【００４４】
第二に、前記電気的に接続された入出力信号ラインのソケットボードはＤＵＴの全体データピン数が８個である製品と１６個である製品とに共通に使用可能である。従って、電気的検査工程にて全体データピン数が８個である製品から１６個である製品に変更する時、あるいは反対にデータピン数が１６個である製品から８個である製品に変更して電気的検査を行う時にソケットボードを別途に変更する必要がない。
【００４５】
一般的にソケットボードを変更した後には、変更されたソケットボードに対する伝播遅延時間を測定する手順を進めるのであるが、それは電気的検査工程の最中に交流検査時にソケットボードにて測定された伝播遅延時間を補償するためである。一般的にテスタの全体稼動時間中にソケットボードを替える時間や、ソケットボードの伝播遅延時間を測定するのにかかる時間は約３％である。従って、本発明によればソケットボードの交替や、ソケットボードの伝播遅延時間の測定手順を省略できるために、それだけテスタの稼動時間を長くする。
【００４６】
第三に、ＤＵＴのデータピン数が増えればスループット時間が半分に減って高価なテスタを新しく購入せねばならない。しかし、本発明によれば電気的検査工程に使われるソケットボードだけ簡単に改造してスループット時間をそのまま保持できるために、半導体素子の製造工程にてコスト節減効果がかなり大きい。
【００４７】
第四に、２種類の製品に対するソケットボードを一つに設定できるために電気的検査工程時に整備が容易なメリットがあり、電気的検査工程でもさらに高い信頼性を達成できる。
【図面の簡単な説明】
【図１】  一般的な半導体メモリ素子用テスタのブロック図である。
【図２】  テスタのピンエレクトロニクスに位置するドライバチャンネルと入出力チャンネルの特性を説明するために示されたブロック図である。
【図３】  従来技術による半導体メモリ素子の電気的検査法を説明するためのフローチャートである。
【図４】  本発明による半導体メモリ素子の電気的検査法を説明するためのフローチャートである。
【図５】  ソケットボードにて一つの入出力信号チャンネルに２つのデータピンが連結さるべく電気的に接続させたブロック図である。
【図６】  一つの入出力信号チャンネルに２つのデータピンが連結さるべく電気的に接続させたソケットボードを利用したバイトオペレーション機能を説明するためのタイミング図である。
【図７】  一つの入出力信号チャンネルに２つのデータピンが連結さるべく電気的に接続させたソケットボードを利用したバイトオペレーション機能を説明するためのタイミング図である。
【符号の説明】
１００  テスタ
１５０  ピンエレクトロニクス
１５２  ドライバ信号チャンネル
１５４  入出力信号チャンネル
２００  ソケットボード
２０２  出力部
２０４  接続ライン
３００  ＤＵＴ
【図１】
0004217498.tif 000002
【図２】
0004217498.tif 000003
【図３】
0004217498.tif 000004
【図４】
0004217498.tif 000005
【図５】
0004217498.tif 000006
【図６】
0004217498.tif 000007
【図７】
0004217498.tif 000008