(57)【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜を前記半導体基板の一部が露出されるようにエッチングしてベリドコンタクホールを形成する段階と、
前記ベリドコンタクホールを導電膜で満たし、ベリドコンタクプラグを形成する段階と、
前記ベリドコンタクプラグ上に前記ベリドコンタクプラグと電気的に接続されるように第１導電膜及び第２導電膜を順次形成する段階と、
前記第１導電膜及び前記第２導電膜をエッチングして各々前記ベリドコンタクトプラグがキャパシター下部電極と反応することを防止する反応防止膜、及び、キャパシター下部電極を形成する段階と、
前記キャパシター下部電極に対してアンダーカットプロファイルを持つように前記反応防止膜の両側壁をエッチングする段階と、
前記アンダーカットプロファイルを持つ反応防止膜の両側壁を含む半導体基板上に、薄い第１絶縁膜及び前記第１絶縁膜より厚い第２絶縁膜を次第に形成する段階及び
前記第１絶縁膜及び前記第２絶縁膜を前記キャパシター下部電極の上部及び両側表面が露出されるようにエッチバックして前記反応防止膜の両側壁に反応防止膜スペーサーを形成する段階を含み、
前記第１絶縁膜物質は、蒸着でき、かつ、ステップカバレージがよい物質であるＡｌ２Ｏ３及びＴａ２Ｏ５のうちいずれかであって、
前記第２絶縁膜は、前記第１絶縁膜と互いに異なるエッチングレートを有することを特徴とする、高誘電体キャパシターの製造方法。
【請求項２】
前記キャパシター下部電極物質は、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、そして、ペロブスカイト構造を持つ導電物のいずれかである請求項１に記載の高誘電体キャパシターの製造方法。
【請求項３】
前記第１絶縁膜の厚さは、１０〜５００オングストロームの範囲である請求項１に記載の高誘電体キャパシターの製造方法。
【請求項４】
前記反応防止膜スペーサー形成段階は、
前記第１絶縁膜をエッチング停止層にして、前記アンダーカットプロファイル部位だけに第２絶縁膜が残るように前記第２絶縁膜をエッチバックする段階と、
前記キャパシター下部電極の上部及び両側表面が露出されるように、前記第１絶縁膜をエッチバックして前記アンダーカットプロファイル部位の反応防止膜スペーサーを完成する段階を含む請求項１に記載の高誘電体キャパシターの製造方法。
【請求項５】
前記高誘電体キャパシターの製造方法は、前記キャパシター下部電極を含み、前記半導体基板上に高誘電体膜を形成する段階と、
前記高誘電体膜上にキャパシター上部電極を形成する段階とを含む請求項１に記載の高誘電体キャパシターの製造方法。
【請求項６】
前記高誘電体膜物質は、ＢＳＴ、ＰＺＴ、そして、ＰＬＺＴの、ペロブスカイト構造を持つ酸化物誘電体のうちのいずれかである請求項５に記載の高誘電体キャパシターの製造方法。
【請求項７】
高誘電体キャパシターと電気的に接続されるノード（ｎｏｄｅ）を持つ半導体基板を準備する段階と、
前記半導体基板のノード上に該ノードがキャパシター下部電極と反応することを防止する反応防止膜と、前記反応防止膜上のキャパシター下部電極とを形成する段階と、
前記反応防止膜の露出部位である両側壁の一部をエッチングして前記キャパシター下部電極に対してアンダーカットプロファイルを持つように形成する段階と、
前記反応防止膜のアンダーカットプロファイル部位が満たすように反応防止膜スペーサーを多層物質層で形成する段階を含み、
前記反応防止膜スペーサーは、アンダーカットプロファイル部位全体を覆う第１絶縁膜を含み、
前記第１絶縁膜物質は、蒸着でき、ステップカバレージがよい物質であるＡｌ２Ｏ３及びＴａ２Ｏ５中いずれかであることを特徴とする高誘電体キャパシターの製造方法。
【請求項８】
前記キャパシター下部電極物質は、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、そして、ペロブスカイト構造を持つ酸化物のうちいずれかである請求項７に記載の高誘電体キャパシター製造方法。
【請求項９】
前記多層物質層は、絶縁物質を含む請求項７に記載の高誘電体キャパシターの製造方法。
【請求項１０】
前記反応防止膜スペーサー形成段階は、前記アンダーカットプロファイルを持つ反応防止膜を含み、半導体基板上に第１絶縁膜を薄く形成する段階と、
前記第１絶縁膜上に前記第１絶縁膜より相対的に厚い第２絶縁膜を形成する段階と、
前記第１絶縁膜をエッチング停止層にして前記アンダーカットプロファイル部位だけに前記第２絶縁膜が残るように前記第２絶縁膜をエッチバックする段階と、
前記キャパシター下部電極の上部及び両側表面が露出されるように前記第１絶縁膜をエッチバックして前記アンダーカットプロファイル部位の反応防止膜スペーサーを完成する段階を含み、前記第１絶縁膜と第２絶縁膜とはエッチングレートが異なることを特徴とする請求項７に記載の高誘電体キャパシターの製造方法。
【請求項１１】
前記第１絶縁膜の厚さは、１０〜５００オングストロームの範囲である請求項１０に記載の高誘電体キャパシターの製造方法。
【請求項１２】
前記高誘電体キャパシターの製造方法は、前記キャパシター下部電極を含む半導体基板上に高誘電体膜を形成する段階と、前記高誘電体膜上にキャパシター上部電極を形成する段階とをさらに含む請求項７に記載の高誘電体キャパシターの製造方法。
【請求項１３】
前記高誘電体膜物質は、ＢＳＴ、ＰＺＴ、そして、ＰＬＺＴの物質の、ペロブスカイト構造を持つ酸化物誘電体物質のうち、いずれかである請求項１２に記載の高誘電体キャパシターの製造方法。
【請求項１４】
ノードを持つ半導体基板と、
前記半導体基板のノードと電気的に接続されるキャパシター下部電極と、
前記半導体基板のノードと前記キャパシター下部電極の間に形成され、前記キャパシター下部電極に対してアンダーカットプロファイルを持つように形成された電気的に導電性を持ち、該ノードが該キャパシター下部電極と反応することを防止する反応防止膜と、
前記アンダーカットプロファイル部位を満たすように形成され、多層物質層で形成された反応防止膜スペーサーを含み、
前記反応防止膜スペーサーは、アンダーカットプロファイル部位全体を覆う第１絶縁膜を含み、
前記第１絶縁膜物質は、蒸着でき、ステップカバレージがよい物質であるＡｌ２Ｏ３及びＴａ２Ｏ５のうち、いずれかであることを特徴とする高誘電体キャパシター。
【請求項１５】
前記多層物質層は、絶縁物質を含むことを特徴とする請求項１４に記載の高誘電体キャパシター。
【請求項１６】
前記反応防止膜スペーサーは、前記第１絶縁膜と異なるエッチングレートを持ち、前記アンダーカットプロファイル部位に順次形成された第１絶縁膜及び第２絶縁膜を含む請求項１４に記載の高誘電体キャパシター。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高誘電体キャパシター（ｈｉｇｈ  ｄｉｅｌｅｃｔｒｉｃ  ｃａｐａｃｉｔｏｒ）及びそれの製造方法に関するものであり、より詳しくは反応防止膜（ｒｅａｃｔｉｏｎ  ｂａｒｒｉｅｒ  ｌａｙｅｒ）の酸化を最小化させるための反応防止膜スペーサー（ｓｐａｃｅｒ）を持つ高誘電体キャパシター及びそれの製造方法に関するものである。
【０００２】
【従来の技術】
半導体メモリ装置（ｍｅｍｏｒｙ ｄｅｖｉｃｅ）が高集積化されるにより、キャパシターで使われる面積がますます減少され、既存の酸化膜、窒化膜、そして、Ｔａ2 Ｏ5 のようなキャパシター誘電体膜としては素子動作に必要なキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）を確保し難かった。
【０００３】
従って、キャパシタンスを増加させるためにキャパシター誘電体膜（ｃａｐａｃｉｔｏｒ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）の厚さを減少させる薄膜化作業と共にキャパシター下部電極であるストレージノード（ｓｔｏｒａｇｅ ｎｏｄｅ）をシリンダー（ｃｙｌｉｎｄｅｒ）、フィン（ｆｉｎ）、そして、ＨＳＧ（ＨｅｍｉーＳｐｈｅｒｉｃａｌ Ｇｒａｉｎ）のような３次元構造で形成し、キャパシターの有効面積を増加させる研究が進行されている。
【０００４】
しかし、１ＧビットＤＲＡＭ以上のメモリ素子では、３次元化されたストレージノードを形成しても素子動作に必要なキャパシタンスを得ることが難しくなっている。
【０００５】
このような問題を解決するために、キャパシター誘電体膜をＢＳＴ、ＰＺＴ、そして、ＰＬＺＴのような高誘電率を持つ薄膜に代替する研究が活発に進行している。
【０００６】
高誘電体膜を使う場合、既存の誘電体膜に比べて数十から数百倍の誘電率を持つので、ストリジノードをシリンダー、フィン、そしてＨＳＧのような複雑な構造を使わなくても素子動作に必要なキャパシタンスが得られるようになる。
【０００７】
しかしながら、ＢＳＴ、ＰＺＴ、そしてＰＬＺＴのような物質は、既存の電極物質であるポリシリコン膜を電極として用いることが難しいので、新しい電極物質と電極構造が要求される。
【０００８】
高誘電体膜を半導体素子に適用するための電極物質としてＰｔ、Ｉｒ、Ｒｕ、ＲｕＯ2 、そしてＩｒＯ2 を使う研究が活発に進行されている。
【０００９】
このような電極物質は、シリコン（ｓｉｌｉｃｏｎ）との反応性が大きいので、シリコンから隔離（ｉｓｏｌａｔｉｏｎ）させるための反応防止膜が必要である。
【００１０】
しかし、反応防止膜はＢＳＴ等の高誘電体膜蒸着工程と後続熱処理工程で酸化され、キャパシター下部電極の電気的短絡（ｓｈｏｒｔ）が発生する。
【００１１】
それで、反応防止膜の酸化を防止することが、現在高誘電体膜をキャパシター誘電体膜として用いるキャパシターの開発が一番重要な課題になっている。
【００１２】
図１は、従来の高誘電体キャパシターの構造を示す断面図である。
【００１３】
図１を参照すると、従来の反応防止膜６の酸化を防止するための高誘電体キャパシターの構造は、半導体基板１上に形成された層間絶縁膜（ＩｎｔｅｒＬａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）２と、層間絶縁膜２を空け、半導体基板１と電気的に接続されるように形成されたポリシリコン膜で形成された埋め込みコンタクトプラグ（ｂｕｒｉｅｄ  ｃｏｎｔａｃｔ  ｐｌｕｇ）４を含む。
【００１４】
そして、埋め込みコンタクトプラグ４上に形成された反応防止膜６と、反応防止膜６上に白金で形成されたストレージノード電極であるキャパシター下部電極８を含む。
【００１５】
この時、反応防止膜６は、キャパシター下部電極８の下部にアンダーカットプロファイル（ｕｎｄｅｒｃｕｔ  ｐｒｏｆｉｌｅ）を持つように形成され、その両側壁には、絶縁膜スペーサー９が形成されている。
【００１６】
高誘電体キャパシター構造あるいはキャパシター下部電極８を含み、層間絶縁間２上に形成されたキャパシター誘電体膜１４及びキャパシター誘電体膜１４上に形成されたキャパシター上部電極１６を含む。
【００１７】
この時、キャパシター上部電極１６も白金で形成されている。
【００１８】
上述したような、従来の反応防止膜６の酸化を防止するための高誘電体キャパシター製造方法を以下に示す。
【００１９】
図２から図３までは、従来の反応防止膜６の酸化を防止するための高誘電体キャパシターの製造方法を示す断面図であり、図４は、図３をより実際的に示した図である。
【００２０】
図２及び図３において、図１の構成要素と同一の機能を持つ構成要素に対しては、同一の符号を付す。
【００２１】
図２を参照すると、半導体基板１上に層間絶縁膜２を形成し、層間絶縁膜２をエッチングして埋め込みコンタクホール（ｂｕｒｉｅｄ  ｃｏｎｔａｃｔ  ｈｏｌｅ）（図示せず）を形成する。そして、埋め込みコンタクトホールを、ポリシリコン膜で充填した埋め込みコンタクプラグ４を形成する。
【００２２】
次に、埋め込みコンタクプラグ４上に、電極物質とポリシリコンとの反応を抑制するための反応防止膜６とキャパシター下部電極８とを順次形成した後、反応防止膜６がキャパシター下部電極８に対してアンダーカットプロファイルを持つように反応防止膜６をエッチングする。
【００２３】
そして、キャパシター下部電極８を含む半導体基板１全面に、反応防止膜スペーサー形成用絶縁膜１０を形成する。
【００２４】
絶縁膜１０としては酸化膜が好適な物質であり、アンダーカット部位を満たすようにステップカバレージ（ｓｔｅｐ  ｃｏｖｅｒａｇｅ）がよい物質が良い。
【００２５】
このように、耐酸化性が良く、かつ、ステップカバレージが良い物質としては、窒化膜ＳｉＮ及び高密度のＳｉＯ2等がある。
【００２６】
しかし、これら物質に対してよいステップカバレージを得るためには、高温で蒸着しなければならないが、高温では少量の酸素の存在によっても、反応防止膜６が酸化されるという問題点が発生する。
【００２７】
一方、低温で蒸着可能なプラズマ方式の窒化膜ＳｉＮや、酸化膜ＳｉＯ2の場合は、ステップカバーリジが不良で、アンダーカット部位を充填しない。
【００２８】
低温でもアンダーカットを充填することができる物質としては、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）ないしＦＯＸ（Ｆｌｏｗａｂｌｅ  ＯＸｉｄｅ）等がある。
【００２９】
しかし、このような物質は、図３ないし図４に示されたように、反応防止膜スペーサー１０ａを形成するための絶縁膜１０のエッチングにおいて、キャパシター下部電極物質である白金と同時にエッチングされながら、いわゆる異常エッチング現象が発生する。従って、層間絶縁膜２上に形成された絶縁膜１０が、不規則な”柱状（ｐｉｌｌａｒーｓｈａｐｅｄ）模様（符号１１）”を有するようになる。
【００３０】
このような場合に、反応防止膜スペーサー１０ａの厚さの変化が大きく、耐酸化性の再現性がなくなり、エッチングした後に洗浄する時、キャパシター下部電極８上に残留する酸化膜を除去する工程で、柱状模様の絶縁膜１１が離れてパーティクルソース（ｐａｒｔｉｃｌｅ  ｓｏｕｒｃｅ）になるという問題点が発生する。
【００３１】
図５ないし図６は、従来の他の実施例による高誘電体キャパシターの製造方法を順次示す断面図である。
【００３２】
図５ないし図６において、図２ないし図３に図示された構成要素と同一な機能を持つ構成要素に対しては同一の符号を併記し、その説明は省略する。
【００３３】
アンダーカット部位を満たすことができる絶縁膜として、低温で蒸着でき、ステップカバーリジがよく、耐酸化性がよい物質ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）方式で蒸着されるＡｌ2Ｏ3がある。
【００３４】
しかし、Ａｌ2Ｏ3は白金キャパシター下部電極８とのエッチング選択比（ｓｅｌｅｃｔｉｖｉｔｙ）がよくないので、図５に示されたように、Ａｌ2Ｏ3膜１２を蒸着した後、エッチバック（ｅｔｃｈ  ｂａｃｋ）を遂行しながら、エッチバック工程でキャパシター下部電極８が同時にエッチングされる。こうして、図６に示されたように、キャパシター下部電極８の厚さは符号８ａのように減少し、反応防止膜６だけでなく、キャパシター下部電極８の両側一部にＡｌ2Ｏ3スペーサー１２ａが形成されるので、キャパシター下部電極８の露出部位が減少されるという問題点が発生する。
【００３５】
【発明が解決しようとする課題】
本発明は,上述した諸般の問題点を解決するために提案されたもので、反応防止膜の両側壁に選択的にスペーサーを形成し、反応防止膜の酸化を最小化することができる高誘電体キャパシター及びその製造方法を提供することにその目的がある。
【００３６】
本発明の他の目的は、反応防止膜スペーサー形成する時、異常エッチング現象を防止し、白金電極の消耗を最小化することができる高誘電体キャパシター及びその製造方法を提供することである。
【００３７】
【課題を解決するための手段】
（構成）
上述した目的を達成するため、本発明による高誘電体キャパシターの製造方法は、半導体基板上に層間絶縁膜を形成する段階と、層間絶縁膜を半導体基板の一部が露出されるようにエッチングして埋め込み（ベリド）コンタクホールを形成する段階と、埋め込み（ベリド）コンタクホールを導電膜で満たし、埋め込み（ベリド）コンタクプラグを形成する段階と、埋め込み（ベリド）コンタクプラグ上に埋め込み（ベリド）コンタクプラグと電気的に接続されるように第１導電膜と第２導電膜とを順次形成する段階と、第１導電膜及び第２導電膜をエッチングして各々反応防止膜及びキャパシター下部電極を形成する段階と、キャパシター下部電極に対してアンダーカットプロファイルを持つように反応防止膜の両側壁をエッチングする段階と、アンダーカットプロファイルを持つ反応防止膜の両側壁を含んで、半導体基板上に薄い第１絶縁膜及び第１絶縁膜より相対的に厚い第２絶縁膜を次第に形成する段階及び第１絶縁膜及び第２絶縁膜をキャパシター下部電極の上部及び両側表面が露出されるようにエッチバックして反応防止膜の両側壁に反応防止膜スペーサーを形成する段階とを含む。
【００３８】
この方法の好ましい実施の形態において、キャパシター下部電極物質は、Ｐｔ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ2、そして、ペロブスカイト構造を持つ酸化膜のいずれかである。
【００３９】
この方法の好ましい実施の形態において、第１絶縁膜物質は、低温蒸着できるし、ステップカバレージがよい物質であるＡｌ2Ｏ3及びＴａ2Ｏ5中、いずれかである。
【００４０】
この方法の好ましい実施の形態において、第１絶縁膜の厚さは、１０〜５００オングストロームの範囲を持つ。
【００４１】
この方法の好ましい実施の形態において、第２絶縁膜物質は、低温絶縁膜、又は高温絶縁膜中のいずれかである。
【００４２】
この方法の好ましい実施の形態において、反応防止膜スペーサ形成段階は、第１絶縁膜をエッチング停止層にして、アンダーカットプロファイル部位だけに第２絶縁膜が残るように、第２絶縁膜をエッチバックする段階と、キャパシター下部電極の上部及び両側表面が露出されるように、第１絶縁膜をエッチバックしてアンダーカットプロファイル部位の反応防止膜スペーサーを完成する段階を含む。
【００４３】
この方法の好ましい実施の形態において、キャパシターの製造方法は、キャパシター下部電極を含み、半導体基板上に高誘電体膜を形成する段階及び高誘電体膜上にキャパシター上部電極を形成する段階を含む。
【００４４】
この方法の好ましい実施の形態において、高誘電体膜物質は、ＢＳＴ系列、ＰＺＴ系列、そして、ＰＬＺＴ系列の物質等、ペロブスカイト構造を持つ酸化物誘電体中のいずれかである。
【００４５】
上述した目的を達成するための本発明によると、高誘電体キャパシターの製造方法は、キャパシターと電気的に接続されるノード（ｎｏｄｅ）を持つ半導体基板を準備する段階と、半導体基板ノード上に反応防止膜上にキャパシター下部電極を形成する段階と、反応防止膜の露出部位である両側壁の一部をエッチングしてキャパシター下部電極に対してアンダーカットプロファイルを持つように形成する段階と、反応防止膜のアンダーカットプロファイル部位が満たすように反応防止膜スペーサーを多層物質層で形成する段階を含む。
【００４６】
この方法の好ましい実施の形態において、多層物質層は、金属物質及び絶縁物質のうちのいずれかを含む。
【００４７】
この方法の好ましい実施の形態において、反応防止膜スペーサー形成段階は、アンダーカットプロファイルを持つ反応防止膜を含み、半導体基板上に第１絶縁膜を薄く形成する段階と、第１絶縁膜上に第１絶縁膜より厚い第２絶縁膜を形成する段階と、第１絶縁膜をエッチング停止層にしてアンダーカットプロファイル部位だけに第２絶縁膜が残るように第２絶縁膜をエッチバックする段階と、キャパシター下部電極の上部及び両側表面が露出されるように第１絶縁膜をエッチバックしてアンダーカットプロファイル部位の反応防止膜スペーサーを完成する段階を含み、第１絶縁膜と第２絶縁膜は互いにエッチング選択比が異なる。
【００４８】
この方法の好ましい実施の形態において、第１絶縁膜物質は、低温蒸着できるし、ステップカバーリジがよい物質であるＡｌ2Ｏ3及びＴａ2Ｏ5中いずれかである。
【００４９】
この方法の好ましい実施の形態において、第２絶縁膜物質は、低温絶縁膜と高温絶縁膜のうちのいずれかである。
【００５０】
上述した目的を達成するための本発明によると、高誘電体キャパシターは、ノードを持つ半導体基板と、半導体基板のノードと電気的に接続されるキャパシター下部電極と、半導体基板のノードとキャパシター下部電極の間に形成され、キャパシター下部電極に対してアンダーカットプロファイルを持つように形成された電気的に導電性を持つ反応防止膜と、アンダーカットプロファイル部位を満たすように形成され、多層物質層で形成された反応防止膜スペーサーを含む。
【００５１】
この方法の好ましい実施形態において、多層物質層は、金属物質を含む。
【００５２】
この方法の好ましい実施の形態において、多層物質層は、互いにエッチング選択比が異なり、アンダーカットプロファイル部位に順次形成された第１絶縁膜と第２絶縁膜とを含む。
【００５３】
この方法の好ましい実施の形態において、第１絶縁膜物質は、低温蒸着できるし、ステップカバレージがよい物質であるＡｌ2Ｏ3及びＴａ2Ｏ5のうちのいずれかである。
【００５４】
この方法の好ましい実施の形態において、第２絶縁膜物質は、低温絶縁膜と高温絶縁膜のうちいずれかである。
【００５５】
（作用）
本発明による高誘電体キャパシター及びその製造方法は、反応防止膜の酸化を最小化させるスペーサーを形成するにおいて、異常エッチング現象を防止し、キャパシター下部電極の消耗を最小化させる。
【００５６】
【発明の実施の形態】
図７を参照すると、本発明の実施の形態として示した新規な高誘電体キャパシター及びその製造方法は、半導体基板１００上に形成された層間絶縁膜１０２をあけ、半導体基板１００と電気的に接続されるように埋め込み（ベリド）コンタクプラグ１０４を形成し、埋め込み（ベリド）コンタクプラグ１０４と電気的に接続されるように反応防止膜１０６及びキャパシター下部電極１０８を順次形成する。次に、反応防止膜１０６の両側壁をエッチングして、キャパシター下部電極１０８に対してアンダーカットプロファイルを持つように形成する。そして、アンダーカットプロファイルを含み、半導体基板１００上にエッチング選択比が異なる第１絶縁膜１１０と第２絶縁膜１１２とを順次形成し、これをエッチバックして反応防止膜１０６の両側壁に反応防止膜スペーサー１１４を形成する。第１絶縁膜１１０を、第２絶縁膜１１２のエッチング停止層として用いる。
このような半導体装置及びその製造方法により、反応防止膜スペーサー１１４を低温絶縁膜として形成する時、発生される異常エッチングを防止することができ、キャパシター下部電極１０８の消耗を最小化させることができ、高温絶縁の形成をできるようにして反応防止膜スペーサー１１４の耐酸化性を向上させることができる。従って、高誘電体膜１１６形成及び後続熱処理する時、反応防止１０６膜の酸化を最小化させることができる。
【００５７】
以下、図７及び図８から図１１までを参照して本発明の実施の形態について詳細に説明する。
【００５８】
図７は、本発明の実施の形態として示した高誘電体キャパシターの構造を示す断面図である。
【００５９】
図７を参照すると、本発明の実施の形態として示した高誘電体キャパシターは、半導体基板１００と、層間絶縁膜１０２と埋め込み（ベリド）コンタクプラグ１０４と反応防止膜１０６と、キャパシター下部電極１０８と、反応防止膜スペーサー１１４とを含む。
【００６０】
そして、高誘電体キャパシターは高誘電体膜１１６及びキャパシター上部電極１１８を含む。
【００６１】
層間絶縁膜１０２は、半導体基板１００上に形成されている。
【００６２】
キャパシターと連結されるノード（ｎｏｄｅ）である埋め込み（ベリド）コンタクプラグ１０４は、層間絶縁膜１０２を空け、半導体基板１００と電気的に接続されるように形成されている。
【００６３】
埋め込み（ベリド）コンタクプラグ１０４は、一般的にポリシリコン膜で形成される。
【００６４】
キャパシター下部電極１０８は、埋め込み（ベリド）コンタクプラグ１０４と電気的に接続されるように形成されているし、埋め込み（ベリド）コンタクプラグ１０４とキャパシター下部電極１０８の間にこの二つの間の反応を防止するための反応防止膜１０６が形成されている。
【００６５】
キャパシター下部電極１０８は、主に白金（プラチニュム：  Ｐｔ）物質で形成され、この物質の他に、Ｒｕ，ＲｕＯ2、Ｉｒ、ＩｒＯ2、そしてペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）構造を持つ導電物中、いずれかで形成される。
【００６６】
反応防止膜１０６は、キャパシター下部電極１０８に対してリセスされた（ｒｅｃｅｓｓｅｄ）構造を持つように、すなわち、アンダーカットプロファイルカットプロファイルを持つように形成され、反応防止膜スペーサー１１４は、アンダーカットプロファイル部位に選択的に形成されている。
【００６７】
反応防止膜スペーサー１１４は、金属物質あるいは絶縁物質で形成される。
【００６８】
絶縁物質を使う時、エッチング選択比が異なる多層絶縁膜１１０，１１２を使う。
【００６９】
多層絶縁膜１１０，１１２は、低温蒸着できるし、ステップカバーリジがよい物質であるＡｌ2Ｏ3及びＴａ2Ｏ5中、いずれかと、低温絶縁膜あるいは高温絶縁膜１１２を含む。
【００７０】
低温絶縁膜としては、ＳＯＧ及びＦＯＸ等があり、高温絶縁膜としては、ＳｉＮ及びＳｉＯ2等がある。
【００７１】
高誘電体膜１１６は、反応防止膜スペーサー１１４を含み、半導体基板１００全面に形成されているし、キャパシター上部電極１１８は、高誘電体膜１１６上に形成されている。
【００７２】
高誘電体膜１１６は、ＢＳＴ系列あるいはＰＺＴ系列あるいはＰＬＺＴ系列のチタン酸塩（ｔｉｔａｎａｔｅ）物質等、ペロブスカイト構造を持つ酸化物誘電体物質で形成される。
【００７３】
キャパシター上部電極１１８は、キャパシター下部電極１０８と同じような物質で形成される。
【００７４】
上述したような高誘電体キャパシターの製造方法は次のようである。
【００７５】
まず、図８を参照すると、半導体基板１００上に層間絶縁膜１０２を形成し、層間絶縁膜１０２をエッチングして埋め込み（ベリド）コンタクホール１０３を形成する。
【００７６】
埋め込み（ ベリド）コンタクホール１０３をポリシリコン膜等の導電膜で満たして、埋め込み（ベリド）コンタクプラグ１０４を形成する。
【００７７】
次に、埋め込み（ベリド）コンタクプラグ１０４と電気的に接続されるように反応防止膜１０６及びキャパシター下部電極１０８を順次形成する。
【００７８】
反応防止膜１０６は、埋め込み（ベリド）コンタクプラグ１０４とキャパシター下部電極１０８間の反応を防止する機能を持つ。
【００７９】
キャパシター下部電極１０８物質は、主に白金（プラチニュム：Ｐｔ）を使い、この物質以外にＲｕ，ＲｕＯ2、Ｉｒ、ＩｒＯ2、そしてペロブスカイト構造を持つ酸化物中、いずれかを使う。
【００８０】
続いて、反応防止膜１０６の両側壁を選択的にエッチングして、符号１０７に示したように、キャパシター下部電極１０８に対してアンダーカットプロファイルを持つように形成する。
【００８１】
アンダーカットプロファイルを持つ反応防止膜１０６の両側壁を含み、半導体基板１００上に反応防止膜スペーサー形成用第１絶縁膜１１０としてステップカバレージがよく、耐酸化性もよい低温蒸着できるし、ステップカバレージがよい物質であるＡｌ2Ｏ3及びＴａ2Ｏ5中、いずれかを薄く形成する。
【００８２】
Ａｌ2Ｏ3膜１１０厚さは約１０オングストローム〜５００オングストロームの範囲を持つようにする。
【００８３】
このように、第１絶縁膜１１０を薄く形成することであり、後続のエッチバック工程する時、プラチニュム膜であるキャパシター下部電極１０８が過エッチングされることを防止するようになる。
【００８４】
図９において、薄い第１絶縁膜１１０上に反応防止膜スペーサー形成用第２絶縁膜１１２を形成する。
【００８５】
第２絶縁膜１１２は、反応防止膜スペーサー１１４の反応防止膜１０６の酸化抑制効果を増加させるために形成することであり、第１絶縁膜１１０と互いにエッチング選択比の異なる物質で形成する。
【００８６】
第２絶縁膜１１２は、ＳＯＧあるいはＦＯＸ膜等のようにステップカバーリジがよい低温絶縁膜を使う。低温絶縁膜エッチバック工程する時、白金（プラチニュム）電極１０８が第１絶縁膜１１０により隠されているので、従来のような異常エッチング現象は発生されない。
【００８７】
そして、反応防止膜１０６が第１絶縁膜１１０により隠されているので、第２絶縁膜１１２として高温絶縁膜がＳｉＮあるいはＳｉＯ2膜等の形成もできる。
【００８８】
高温絶縁膜は、耐酸化性及びステップカバレージが優秀な特性を持つ。
【００８９】
第２絶縁膜１１２は、アンダーカット部位を満たすことに適当な程度の厚さで形成され、ここでは約４０００オングストロームの厚さで形成する。
【００９０】
図１０を参照すると、第２絶縁膜１１２を１次エッチバック工程でエッチングして、アンダーカット部位だけに第２絶縁膜１１２を残させる。
【００９１】
第２絶縁膜１１２エッチングする時、第１絶縁膜１１０をエッチング停止層（ｅｔｃｈ  ｓｔｏｐｐｅｒ）で使う。
【００９２】
最後に、第１絶縁膜１１０をキャパシター下部電極１０８の上部及び両側表面が露出されるように２次エッチバック工程でエッチングすると、図１１に図示されたように、反応防止膜スペーサー１１４が形成される。
【００９３】
続けて、反応防止膜スペーサー１１４を含み、半導体基板１００上に高誘電体膜１１６及びキャパシター上部電極１１８を形成すると、図７に図示されたように、高誘電体キャパシターが完成される。
【００９４】
高誘電体膜１１６は、ＢＳＴ系列あるいはＰＺＴ系列あるいはＰＬＺＴ系列物質と同じチタン酸塩物質等、ペロブスカイト構造を持つ酸化物誘電体物質で形成する。
【００９５】
キャパシター上部電極１１８は、キャパシター下部電極１０８と同じように、主にプラチニュムＰｔを使うし、この物質外にＲｕ，ＲｕＯ2、Ｉｒ、ＩｒＯ2、そして、ペロブスカイト構造を持つ酸化物中、いずれかを使う。
【００９６】
【発明の効果】
本発明は反応防止膜スペーサーを低温絶縁膜で形成する時、発生される異常エッチングを防止することができるし、キャパシター下部電極の消耗を最小化することができるし、高温絶縁膜形成をできるようにして、反応防止膜スペーサーの耐酸化性を向上させることができる。従って、高誘電体膜形成及び後続熱処理する時、反応防止膜の酸化を最小化させることができる効果がある。
【図面の簡単な説明】
【図１】  従来の高誘電体キャパシターの構造を示す断面図である。
【図２】  従来の一つの実施例による高誘電体キャパシターの製造方法を示す断面図である。
【図３】  従来の一つの実施例による高誘電体キャパシターの製造方法を示す断面図である。
【図４】  図３の様子を詳細に示す図である。
【図５】  従来の高誘電体キャパシターの製造方法を示す断面図である。
【図６】  従来の高誘電体キャパシターの製造方法を示す断面図である。
【図７】  本発明の一実施の形態として示した高誘電体キャパシターの構造を示す断面図である。
【図８】  本発明の一実施の形態として示した高誘電体キャパシターの製造方法を示す断面図である。
【図９】  本発明の一実施の形態として示した高誘電体キャパシターの構造を示す断面図である。
【図１０】  本発明の一実施の形態として示した高誘電体キャパシターの製造方法を示す断面図である。
【図１１】  本発明の一実施の形態として示した高誘電体キャパシターの製造方法を示す断面図である。
【符号の説明】
１，１００：半導体基板
２，１０２：層間絶縁膜
４，１０４：ベリドコンタクプラグ
９，１１４：反応防止膜スペーサー
１０，１２：絶縁膜
１４，１１６：高誘電体膜
１６，１１８：キャパシター上部電極
１０３：ベリドコンタクホール
１１０：第１絶縁膜
１１２：第２絶縁膜
【図１】
0004316705.tif 000002
【図２】
0004316705.tif 000003
【図３】
0004316705.tif 000004
【図４】
0004316705.tif 000005
【図５】
0004316705.tif 000006
【図６】
0004316705.tif 000007
【図７】
0004316705.tif 000008
【図８】
0004316705.tif 000009
【図９】
0004316705.tif 000010
【図１０】
0004316705.tif 000011
【図１１】
0004316705.tif 000012