(57)【特許請求の範囲】
【請求項１】
インクリメント式アドレスカウンタ（１２）を使用してシリアルアクセス／シーケンシャル読み出し型メモリからシーケンシャルに読み出す方法において、
アドレスをジャンプするために、
（ａ）アドレスジャンプ信号を検出し、
（ｂ）インクリメント式アドレスカウンタ（１２）をインクリメントし、
（ｃ）そのインクリメントされたアドレスでメモリ（１０）の内容（２８）を読み出し、
（ｄ）インクリメントされたアドレスで読み出された内容を、インクリメント式アドレスカウンタ（１２）に転送し（３４、３２）、
（ｅ）そのインクリメント式アドレスカウンタ（１２）に含まれるアドレスでメモリ（１０）の内容（２８）を読み出す
ことを特徴とする方法。
【請求項２】
上記したステップ（ａ）は、ジャンプ命令コードを復号することを含むことを特徴とする請求項１に記載の方法。
【請求項３】
上記したステップ（ｂ）は、上記インクリメント式アドレスカウンタを少なくとも１単位インクリメントすることを含むことを特徴とする請求項１または２に記載の方法。
【請求項４】
命令コードとメモリアドレスコードとを保持する入力レジスタ（１４）と、当該入力レジスタ（１４）からアドレスコードを受ける、メモリ（１０）のインクリメント式アドレスカウンタ（１２）と、当該インクリメント式アドレスカウンタ（１２）によって指定されたアドレスから読み出した信号を格納する、メモリ（１０）の出力レジスタ（２８）とを具備する、シリアルアクセス／シーケンシャル読み出し型メモリからシーケンシャルに読み出すための装置において、
アドレスジャンプ命令を検出して、上記インクリメント式アドレスカウンタ（１２）をインクリメントするためのインクリメント信号を出力する検出回路（３０）と、
インクリメントされたアドレスで読み出された内容を、上記インクリメント式アドレスカウンタ（１２）に転送する手段（３４、３２）と
を更に具備することを特徴とする装置。
【請求項５】
上記検出回路（３０）はデコーダであることを特徴とする請求項４に記載の装置。
【請求項６】
インクリメントされたアドレスで読み出された内容を、上記インクリメント式アドレスカウンタ（１２）に転送する上記手段は、
インクリメントされたアドレスで読み出された内容に対応する、上記出力レジスタ（２８）の内容を並列に転送する論理ゲート（３４）と、
上記入力レジスタ（１４）に保持されているアドレスコードと、インクリメントされたアドレスに含まれるアドレスコードとのいずれか一方を上記インクリメント式アドレスカウンタ（１２）に供給するマルチプレクサ（３２）と
を具備することを特徴とする請求項４または５に記載の装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、シリアルアクセス／シーケンシャル読み出し型メモリに関し、更に詳細に述べるならば、そのようなメモリにおいてアドレスジャンプする方法及び装置に関する。
【０００２】
【従来の技術】
メモリからシーケンシャルに読み出す従来の装置を、図１のブロック図を参照して説明する。多数のメモリセルを含みそれらメモリセルのためのアドレス回路を備えるメモリ１０は、アドレスカウンタ１２を使用して、１つのアドレスから次のアドレスへとシーケンシャルに読み出される。そのアドレスカウンタ１２の値は、読み出されるアドレスに対応し、インクリメント信号ＩＮＣが発生するたびに１単位インクリメントする。
【０００３】
アドレスカウンタ１２のアドレスの開始値は、シフトレジスタ１４から与えられ、このシフトレジスタ１４は、部分１６に開始アドレスを含む他に、部分１８に命令のコードを含んでいる。
シフトレジスタ１４は、メモリにとって外部装置であるマイクロコントローラ２０から、クロックパルスＣＫの速度でロードされる。このクロックパルスＣＫは、シフトレジスタ１４とＡＮＤ論理ゲート２２に供給される。
【０００４】
シフトレジスタ１４のためのオーバーフロー検出器２４は、連続するシフトの結果としてシフトレジスタの内容を空にする動作が開始すると即座にＡＮＤ論理ゲート２２を開くための信号を出力する。このＡＮＤ論理ゲート２２が開くと、クロックパルスＣＫが、｛１／Ｎ｝割算器２６に供給される。ここで、Ｎは、メモリアドレスに含まれるワードのビット数であり、例えば、Ｎ＝８または１６または２４である。
【０００５】
割算器がクロックパルスＣＫをＮ個カウントした毎に、アドレスカウンタ１２の内容が１単位インクリメントされ、次のアドレスを選択する。そのアドレスカウンタ１２に選択されたアドレスのワードの二進数が連続して読み出され、クロックパルスＣＫの速度でシフトレジスタ２８に格納される。そのあと、マイクロコントローラ２０に出力される。
【０００６】
上記した説明は、クロックパルスＣＫのＮ個毎に出力されるインクリメント信号ＩＮＣによってインクリメントされるアドレスカウンタ１２によって、メモリ１０が１行ごとにシーケンシャルに読み出され、各クロックパルス毎に、アドレスカウンタ１２から与えられるアドレスＡｄに含まれるワードを構成する１ビットが読み出される。
【０００７】
【発明が解決しようとする課題】
新しいアドレスにジャンプして読み出しをすべきとき、マイクロコントローラは、ジャンプ命令と新しいアドレスとを含む新しいメッセージを出力しなければならない。従って、マイクロコントローラ２０が完全なメッセージを出力する必要がある。それには時間がかかり、プログラムに基づく動作の平均速度が低下し、プログラムがアドレスジャンプ沢山含むほど益々速度が低下する。
【０００８】
そこで、本発明は、上記した問題に鑑みて、アドレスジャンプが非常に早い、メモリからシーケンシャルに読み出す方法および装置を提供せんとするものである。
【０００９】
【課題を解決するための手段】
上記目的は、メモリに、完全なメッセージではなく、アドレスを伴わない命令信号を送り、その命令信号が、「使用する新しいアドレスは、次のアドレスに含まれるワードの値である」ことを示しているとメモリで解釈されることによって達成される。
【００１０】
本発明によるならば、インクリメント式アドレスカウンタを使用してメモリからシーケンシャルに読み出す方法において、
アドレスをジャンプするために、
（ａ）アドレスジャンプ信号を検出し、
（ｂ）インクリメント式アドレスカウンタをインクリメントし、
（ｃ）そのインクリメントされたアドレスでメモリの内容を読み出し、
（ｄ）インクリメントされたアドレスで読み出された内容を、インクリメント式アドレスカウンタに転送し、
（ｅ）そのインクリメント式アドレスカウンタに含まれるアドレスでメモリの内容を読み出す
ことを特徴とする方法が提供される。
【００１１】
上記したステップ（ａ）は、ジャンプ命令コードを復号することを含むことができる。
【００１２】
更に、本発明によるならば、命令コードとメモリアドレスコードとを保持する入力レジスタと、当該入力レジスタからアドレスコードを受ける、メモリのインクリメント式アドレスカウンタと、当該インクリメント式アドレスカウンタによって指定されたアドレスから読み出した信号を格納する、メモリの出力レジスタとを具備する、メモリからシーケンシャルに読み出すための装置において、
アドレスジャンプ命令を検出して、上記インクリメント式アドレスカウンタをインクリメントするためのインクリメント信号を出力する検出回路と、
インクリメントされたアドレスで読み出された内容を、上記インクリメント式アドレスカウンタに転送する手段と
を更に具備することを特徴とする装置が提供される。
【００１３】
以下、添付図面を参照しての特定の実施の態様の説明から、本発明の他の特性および利点がより明らかにされるであろう。
【００１４】
【発明の実施の態様】
上述したように、図１は、従来例の装置を図解するものであり、図２は、本発明による装置を図解するものであり、図１に示す構成要素と同一の構成要素には同一参照番号を付し、本発明による装置の特徴をなしているそれ以外の構成要素には、新たな参照番号を付す。
【００１５】
そこで、シーケンシャル読み出し装置に共通の構成要素は、従来例の装置に関連して、既に説明しているので、ここでは説明を省略する。
本発明による装置において追加された構成要素は、以下の通りである。
【００１６】
ジャンプ命令デコーダ３０は、その入力端子が、シフトレジスタ１４の命令コードに対応する出力端子に接続されている。ジャンプ命令デコーダ３０は、３つの出力端子３０１、３０２、３０３から、アドレスジャンプの復号結果に対応する３つの時間シフトされた信号を出力する。
【００１７】
出力端子３０１から出力される第１の信号は、アドレスインクリメント信号を称し、ＯＲ論理ゲート３６の２つの入力端子の内の一方に入力されている。ＯＲ論理ゲート３６の他方の入力端子は、割算器２６の出力端子に接続されている。ＯＲ論理ゲート３６の出力端子は、アドレスカウンタ１２のインクリメント入力に接続されている。
【００１８】
出力端子３０２から出力される第２の信号は、転送信号と称し、電子ゲート回路３４の制御入力に接続されている。ゲート回路３４の入力端子は、出力レジスタ２８の並列出力端子に接続されている。
【００１９】
出力端子３０３から出力される第３の信号は、マルチプレクス信号と称し、アドレスマルチプレクサ３２の制御入力に接続されている。
【００２０】
そのアドレスマルチプレクサ３２の一方の入力は、シフトレジスタ１４のアドレスコードに対応する出力端子に接続されており、アドレスマルチプレクサ３２の他方の入力は、ゲート回路３４の出力端子に接続されている。アドレスマルチプレクサ３２の出力は、アドレスカウンタ１２に接続されている。かくして、デコーダ３０の出力端子３０３に制御入力が接続されているアドレスマルチプレクサ３２は、シフトレジスタ１４に保持されているアドレスとメモリから読み出されたアドレスとから一方を選択してアドレスカウンタ１２に供給する。
【００２１】
本発明による装置は以下のように動作する。
シーケンシャル読み出しの場合の動作は従来例の装置の動作と同じである。この場合、アドレスマルチプレクサ３２は、シフトレジスタ１４のアドレス部分１６をアドレスカウンタ１２に供給するように、デコーダ３０の出力端子３０３から出力されるマルチプレクス信号により制御されている。
【００２２】
アドレスジャンプの場合、本発明によって追加された構成要素は以下のように動作する。
【００２３】
デコーダ３０が命令を復号すると、出力端子３０１から出力されるアドレスインクリメント信号は、ＯＲ論理ゲート３６を介してアドレスカウンタ１２に供給されて、アドレスカウンタ１２が１単位インクリメントされ、次のアドレス｛Ａｄ＋１｝が選択される。
【００２４】
その次のアドレスのワードが読み出され、出力シフトレジスタ２８に格納された後、そのワードは、デコーダ３０の出力端子３０２から出力される転送信号により開けられたゲート回路３４を介して、マルチプレクサ３２に転送される。
【００２５】
この転送されたアドレスは、プログラムの次のアドレスに対応し、デコーダ３０の出力端子３０３から出力されるマルチプレクス信号により制御されるマルチプレクサ３２を介して、アドレスカウンタ１２に書き込まれる。
その結果、新しいアドレスからシーケンシャルに読み出しが始めることができる。すなわち、新しいアドレスジャンプ命令の復号によって、別のアドレスへのジャンプが開始できる。
【００２６】
本発明は、命令コードの内の限られたディジットを転送する時間を少なくとも必要とする、上述したように復号されるアドレスジャンプ命令を使用する場合に限定されるものではなく、マイクロコントローラ２０から回路３２、３４、３６に、適当な遅延を持たせて直接供給される信号によっても、実現できる。
【図面の簡単な説明】
【図１】  メモリからシーケンシャルに読み出すための従来の装置のブロック図である。
【図２】  メモリからシーケンシャルに読み出すための本発明による装置のブロック図である。
【符号の説明】
１０    メモリ
１２    アドレスカウンタ
１４    シフトレジスタ
２０    マイクロコントローラ
２２    ＡＮＤ論理ゲート
２４    オーバーフロー検出器
２６    割算器
２８    シフトレジスタ
３０    デコーダ
３２    マルチプレクサ
３６    ＯＲ論理ゲート
【図１】
0004217803.tif 000002
【図２】
0004217803.tif 000003