(57)【特許請求の範囲】
【請求項１】
所定の下部パターンが形成され、層間絶縁膜で覆われた半導体基板を提供する段階と、
前記層間絶縁膜上にキャパシター下部電極を形成する段階と、
前記下部電極上に、誘電体膜としてＴａＯＮ薄膜が形成されるように、非晶質状態のＴａＯＮ薄膜を蒸着し、非晶質ＴａＯＮ薄膜をＮ2又はＮＨ3雰囲気の真空状態でアニーリングして、結晶化されたＴａＯＮ薄膜を生成する段階と、
結晶化された前記ＴａＯＮ薄膜に対して更に付加のアニーリングを行い、結晶化された前記ＴａＯＮ薄膜の表面に酸化膜を形成する段階と、
前記酸化膜上にキャパシター上部電極を形成する段階とを含むことを特徴とする半導体素子のキャパシターの製造方法。
【請求項２】
前記キャパシター下部電極は、ドープトポリシリコン層で形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項３】
前記キャパシター下部電極は、ＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔのなかから選択される１種の金属層で形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項４】
前記キャパシター下部電極を形成する段階後、前記キャパシター下部電極をクリーニングする段階を更に含むことを特徴とする請求項２記載の半導体素子のキャパシターの製造方法。
【請求項５】
前記クリーニングは、ＨＦ蒸気を用いる乾式方式、又はＨＦ溶液を用いる湿式方式で遂行することを特徴とする請求項４記載の半導体素子のキャパシターの製造方法。
【請求項６】
前記キャパシター下部電極を形成する段階後、前記キャパシター下部電極の表面を窒化処理する段階を更に含むことを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項７】
前記窒化処理は、ＮＨ3雰囲気で１〜５分間イン−シチュープラズマ処理することにより遂行されることを特徴とする請求項６記載の半導体素子のキャパシターの製造方法。
【請求項８】
前記非晶質ＴａＯＮ薄膜の蒸着は、３００〜６００℃の温度及び１００torr以下の圧力に維持されるＬＰＣＶＤチャンバー内に定量供給されるＴａ化合物蒸気ガスと反応ガスであるＮＨ3ガス又はＯ2ガスが前記キャパシター下部電極表面で反応することによりなされることを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項９】
前記Ｔａ化合物蒸気ガスは、Ｔａ（ＯＣ2Ｈ5）5溶液が１５０〜２００℃に維持される蒸発器内に定量供給されてから蒸発されることにより得られ、１５０℃以上の温度に維持される供給管を通じて注入されることを特徴とする請求項８記載の半導体素子のキャパシターの製造方法。
【請求項１０】
前記非晶質ＴａＯＮ膜に対するＮ2又はＮＨ3雰囲気の真空状態でのアニーリングは、炉又は急速熱工程（ＲＴＰ）を用いて６００〜９５０℃の温度で遂行することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項１１】
前記付加のアニーリングは、プラズマ又は急速熱処理工程を用いて６００〜９５０℃の温度でＯ2又はＮ2Ｏ雰囲気、又はＵＶ−Ｏ3又はＯ3雰囲気で遂行することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項１２】
前記キャパシター上部電極は、ドープトポリシリコン層で形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項１３】
前記キャパシター上部電極は、ＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔの中から選択される１種の金属層で形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項１４】
前記キャパシター上部電極は、金属層とバッファ層の積層構造に形成することを特徴とする請求項１記載の半導体素子のキャパシターの製造方法。
【請求項１５】
前記金属層はＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔの中から選択される１種の金属層であり、前記バッファ層はドープトポリシリコン層であることを特徴とする請求項１４記載の半導体素子のキャパシターの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子のキャパシターの製造方法に関するもので、特に誘電体膜として用いられるＴａＯＮ薄膜の漏洩電流及び誘電特性を改善させ得る半導体素子のキャパシターの製造方法に関するものである。
【０００２】
【従来の技術】
現在、半導体素子の高集積化を達成するため、セル面積の減少及び低電圧駆動に対する研究／開発が活発に進行されている。ところで、前記セル面積の減少はキャパシター形成面積の減少を随伴するため、キャパシターの容量が減少し、よって高容量メモリ素子の製造が難しくなる。
【０００３】
したがって、キャパシターの容量増大は、高集積半導体素子、例えば高容量メモリ素子を製造するために必ずなすべき課題である。特に、メモリ素子の安定した動作に必要なキャパシター容量は、キャパシター形成面積の減少にもかかわらず、ソフトエラーの発生とリフレッシュ時間の短縮を防止するため、２５fF/cell程度が要求される。
【０００４】
ここで、前記キャパシターは、下部電極と上部電極間に誘電体膜が介在された構造を有し、その容量は電極の表面積と誘電体膜の誘電率に比例し、電極間の間隔、つまり誘電体膜の厚さに反比例する。
【０００５】
したがって、キャパシターの容量増大のため、キャパシター下部電極はシリンダ構造のような三次元構造に形成されており、また誘電体膜の材料として高誘電率の薄膜を用いようとする努力が進行されている。また、三次元的構造にキャパシター下部電極を形成する方法は工程上の難しさがあるため、最近の努力は主として高誘電率の誘電体膜を開発する方式になされている。
【０００６】
例えば、従来にはキャパシターの誘電体膜として酸化膜／窒化膜／酸化膜（ＯＮＯ）構造、又は窒化膜／酸化膜（ＮＯ）構造の窒化膜が用いられてきた。ところで、前記ＮＯ構造の窒化膜は、誘電率（ε）が４〜５程度と低いため、前記ＮＯ誘電体膜によっては、ソフトエラーの発生とリフレッシュ時間の短縮を防止するに適した十分な容量が得られない。したがって、誘電体膜として、４〜５程度の誘電率を有するＮＯ構造の窒化膜を２５〜２７程度の誘電率を有するＴａ2Ｏ5薄膜で代替しようとする材料的な研究が進行されている。特に、ＮＯ構造の窒化膜は２５６Ｍ以上の次世代メモリ素子に必要な十分な容量を確保し難いため、前記Ｔａ2Ｏ5薄膜に対する研究はより活発に進行されている。
【０００７】
しかし、前記Ｔａ2Ｏ5薄膜はキャパシターの漏洩電流及び誘電特性を劣化させるため、その適用が難しい。
【０００８】
詳しくは、前記Ｔａ2Ｏ5薄膜は不安定な化学量論比（stoichiometry）を有するため、ＴａとＯの組成比差により、膜内に酸素空孔（oxygen vacancy）状態の置換型Ｔａ原子が局部的に存在することになる。ところで、前記酸素空孔はキャパシターでの漏洩電流の原因として作用するため、前記Ｔａ2Ｏ5薄膜は誘電体膜としての適用が難しい。また、前記Ｔａ2Ｏ5薄膜は、Ｔａ2Ｏ5の前駆体(Precursor)であるタンタルエチラート(tantalum ethylate)(Ｔａ(ＯＣ2Ｈ5)5)の有機物とＯ2又はＮ2Ｏガスが反応することにより、膜内に炭素原子とＣＨ4、Ｃ2Ｈ4などのような炭素化合物及び水分(Ｈ2Ｏ)が不純物として存在することになる。ところで、前記不純物はキャパシターの誘電特性を劣化させる要因として作用するため、前記Ｔａ2Ｏ5薄膜は誘電体膜としての利用が難しい。更に、前記Ｔａ2Ｏ5薄膜は、膜内に存在する酸素空孔及び不純物を除去するため、その蒸着後に二重又は三重の低温アニーリングを経るべきであるため、前記Ｔａ2Ｏ5薄膜が誘電体として適用される場合、全体としてのキャパシター製造工程が複雑になる。また、前記低温アニーリングが遂行される間、キャパシター下部電極とＴａ2Ｏ5薄膜の界面で酸化反応が起こることにより、キャパシターの電気的特性がもっと低下する。
【０００９】
したがって、高容量を得ながら所望の漏洩電流及び誘電特性を確保するため、誘電体膜の材料としてＴａＯＮ薄膜が提案され、これに関する研究が進行されている。前記ＴａＯＮ薄膜は、Ｔａ2Ｏ5薄膜と同様に、Ｔａ（ＯＣ2Ｈ5）5の有機物とＯ2ガスが反応することにより形成されるものであるため、膜内に炭素原子、炭素化合物及び水分などの不純物が存在することになる。したがって、前記ＴａＯＮ薄膜は、内部に存在する不純物が除去されるように、蒸着後にＮ2Ｏ又はＯ2雰囲気でのアニーリングを遂行しなければならない。
【００１０】
一方、従来技術によるキャパシターの誘電体膜内に存在する元素の濃度を図４Ａ及び図４Ｂに基づいて説明すると次のようである。
【００１１】
図４Ａ及び図４Ｂに示すように、従来のキャパシターにおいて、非晶質ＴａＯＮ薄膜を造成したときと非晶質ＴａＯＮ薄膜の蒸着後にＮ2Ｏファーネスアニーリングを実施したときの前記ＴａＯＮ薄膜内に存在するＴａ、Ｏ、Ｎ、Ｃ、Ｓｉなどの元素間の濃度を比較すると、非晶質ＴａＯＮ薄膜の蒸着時よりＮ2Ｏファーネスアニーリングにより、ＴａＯＮ薄膜内の窒素（Ｎ）の損失が大きいことが分かる。
【００１２】
すなわち、非晶質ＴａＯＮ薄膜は、ＴａとＯの組成比の差に起因する置換型Ｔａ原子が薄膜内に存在する。これにより、誘電膜の蒸着時、ＴａＯＮの前駆動体であるＴａ（ＯＣ2Ｈ5）5の有機物とＮ2Ｏガスの反応により、不純物である炭素原子と炭素化合物（Ｃ、ＣＨ4、Ｃ2Ｈ4など）及び水が生成するため、ＴａＯＮ薄膜内の窒素成分が大きく減って、キャパシターの漏洩電流が増加し、その誘電特性が大きく劣化する。
【００１３】
したがって、ＴａＯＮ薄膜に対するＮ2Ｏ又はＯ2雰囲気でのアニーリングが遂行されると、膜内に含有された窒素成分が活性酸素成分と置換されて除去されるため、前記ＴａＯＮ薄膜の誘電率損失が招来される。したがって、このようなＴａＯＮ薄膜によっては、高容量のキャパシターを得るに限界を有することになる。
【００１４】
【発明が解決しようとする課題】
したがって、本発明の目的は、誘電体膜として用いられるＴａＯＮ薄膜の漏洩電流及び誘電特性を改善させ得る半導体素子のキャパシターの製造方法を提供することである。
【００１５】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体素子のキャパシターの製造方法は、所定の下部パターンが形成され、層間絶縁膜で覆われた半導体基板を提供する段階と、前記層間絶縁膜上にキャパシター下部電極を形成する段階と、前記下部電極上に、誘電体膜としてＴａＯＮ薄膜が形成されるように、非晶質状態のＴａＯＮ薄膜を蒸着し、非晶質ＴａＯＮ薄膜をＮ2又はＮＨ3雰囲気の真空状態でアニーリングして、結晶化されたＴａＯＮ薄膜を生成する段階と、結晶化された前記ＴａＯＮ薄膜に対して更に付加のアニーリングを行い、結晶化された前記ＴａＯＮ薄膜の表面に酸化膜を形成する段階と、前記酸化膜上にキャパシター上部電極を形成する段階とを含む。
【００１６】
【発明の実施の形態】
以下、本発明の実施例による高容量ＴａＯＮキャパシターの製造方法を図１Ａないし図１Ｄに基づいて説明する。
【００１７】
まず、図１Ａに示すように、トランジスタのような下部パターン（図示せず）が形成された半導体基板１を提供する。前記下部パターンを覆うように、例えば、ＵＳＧ(Undoped Silicate Glass)膜、ＢＰＳＧ(Boro Phospho Silicate Glass)膜、ＳｉＯＮ膜などの膜を前記基板１上に蒸着させた後、その表面を平坦化することで、層間絶縁膜２を形成することができる。コンタクトホールを、前記基板１の所定領域、好ましくはソース領域を露出させるように、層間絶縁膜2に形成することができる。ドープトポリシリコン層を、ＬＰ(Low Pressure)-ＣＶＤチャンバー内で前記コンタクトホールを全く埋め立てる厚さに、前記層間絶縁膜２上に蒸着し、その後、パターニングすることにより、スタック構造のキャパシター下部電極３を形成することができる。
【００１８】
前記下部電極３は、図示のように、スタック構造に形成するか、シリンダ、ピン構造などのような三次元構造に形成することもできる。また、前記下部電極３は半球（Hemi Spherical Grain：ＨＳＧ）形状の表面を有するように形成することができる。
【００１９】
図１Ｂに示すように、非晶質ＴａＯＮ薄膜４を下部電極３上に蒸着する。前記非晶質ＴａＯＮ膜４は、３００〜６００℃程度、好ましくは３００〜4００℃程度の温度及び約１００torr以下、好ましくは５０〜１００torr程度の圧力に維持されるＬＰＣＶＤチャンバー内に定量供給されたＴａ蒸気と反応ガスであるＮＨ3ガス（５〜５００sccm程度、好ましくは１００〜２００sccm程度）が前記下部電極３の表面で化学反応することにより蒸着される。非晶質ＴａＯＮ薄膜の厚さは、特に制限されないが、５０〜１５０Å程度、好ましくは４０〜８０Å程度である。前記Ｔａ蒸気は、約９９．９９９％以上のＴａ（ＯＣ2Ｈ5）5溶液が約１５０℃以上、好ましくは１５０〜２００℃程度に維持される蒸発器内にＭＦＣ（Mass Flow Controller）のような流量調節器を用いることにより、約３００mg/min以下、好ましくは２００〜３００mg/min程度に定量供給したものが蒸発することなどにより得られる。この際に、前記Ｔａ蒸気の凝縮を防止するため、オリフィス又はノズルのような蒸発器はもちろん、Ｔａ蒸気の流路となる供給管は、１５０〜２００℃程度の温度に維持することが好ましい。
【００２０】
前記非晶質ＴａＯＮ薄膜４の蒸着前、前記キャパシター下部電極３に対するクリーニングが行える。前記クリーニングは、キャパシター下部電極３の表面に生成された自然酸化膜及びパーティクルを除去するために行うもので、ＨＦ蒸気を用いる乾式クリーニング、ＨＦ溶液を用いる湿式クリーニングなどで遂行することができる。
【００２１】
また、前記非晶質ＴａＯＮ薄膜４の蒸着前、前記キャパシター下部電極３に対する窒化処理を行うことができる。前記窒化処理は、後続の熱工程を遂行する間、前記下部電極３とＴａＯＮ薄膜の界面でＳｉＯ2のような界面酸化膜が形成することによりＴａＯＮ薄膜の膜質が低下し、かつ漏洩電流が増加することを防止するために行われるもので、ＮＨ3雰囲気で１〜５分間程度イン−シチュープラズマ(In-situ plasma)処理することなどによりなされる。
【００２２】
図１Ｃに示すように、前記非晶質ＴａＯＮ薄膜をＮ2又はＮＨ3雰囲気の真空状態で炉又は急速熱工程（ＲＴＰ:Rapid Thermal Process）などを用いて、アニーリングすることなどにより、誘電体膜として結晶化されたＴａＯＮ薄膜４ａを得ることができる。ここで、ファーネスを用いるアニーリングは、約１００torr以下の圧力、好ましくは１〜１０torr程度の圧力で、６００〜８００℃程度、好ましくは７００〜８００℃程度の温度で行い、急速熱処理を用いるアニーリングは、好ましくは７００〜７５０torr程度の圧力で、７５０〜９５０℃程度、好ましくは７５０〜８００℃程度の温度で行う。この際に、前記ＴａＯＮ薄膜４ａは、非晶質ＴａＯＮ薄膜が活性酸素の存在しない真空状態でアニーリングされることにより、窒素原子が存在する状態でＴａ−Ｏ−Ｎ構造の結合を維持しながら結晶化される。したがって、真空状態のアニーリングを経た本発明によるＴａＯＮ薄膜４ａは、窒素原子の含量が１５〜３０％程度で維持される高誘電率の膜特性を表すことになる。また、本発明によるＴａＯＮ薄膜４ａは、真空状態のアニーリングの結果として非晶質ＴａＯＮ薄膜内に存在した酸素空孔状態の置換型Ｔａ原子が除去され、これにより、漏洩電流特性が改善される。
【００２３】
次いで、前記真空状態でアニーリングされたＴａＯＮ薄膜４ａの表面を更にアニーリングすることにより、酸化膜５を前記ＴａＯＮ薄膜４ａの表面に形成することができる。酸化膜５の厚さは、特に制限されないが、20〜50Å程度、好ましくは20〜30Å程度である。前記ＴａＯＮ薄膜４ａに対する後続アニーリングは、キャパシターの漏洩電流及び降伏電圧特性を改善するために行うもので、プラズマ、急速熱処理工程などを用いて、Ｏ2又はＮ2Ｏ雰囲気、又はＵＶ−Ｏ3又はＯ3雰囲気などで行うことができる。前記プラズマを用いるアニーリングは、７００〜８００torr程度の圧力、好ましくは７００〜７５０torr程度の圧力で、４００〜６００℃程度、好ましくは４００〜５００℃程度の温度で行い、急速熱処理を用いるアニーリングは７００〜８００torr程度、好ましくは７００〜７５０torr程度で、７５０〜９５０℃程度、好ましくは７５０〜８００℃程度の温度で行う。前記ＵＶ−Ｏ3はＵＶランプをオン（ＯＮ）させた状態でＯ3を注入するものである。
【００２４】
図１Ｄに示すように、５００〜２，０００Åの厚さでドープトポリシリコン層を酸化層上に蒸着した後、パターニングすることにより、キャパシター上部電極６を形成し、その結果、誘電体膜としてＴａＯＮ薄膜を有するＳＩＳ（Silicon-Insulator-Silicon）構造のＴａＯＮキャパシターを得ることができる。
【００２５】
また、前記キャパシター上部電極６は、ドープトポリシリコン層でもよく、あるいはＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔのなかから選択される１種の金属層などで形成することができる。この場合、図２に示すように、ＴａＯＮキャパシターは全体としてＭＩＳ（Metal-Insulator-Silicon）構造を有し、バッファ層８としてドープトポリシリコン層を前記金属層からなった上部電極７上に形成してもよい。前記上部電極７が金属層からなった場合、その厚さは２００〜８００Å程度である。そして、前記バッファー層８としてのドープトポリシリコン層の厚さは５００〜２，０００Å程度である。
【００２６】
一方前記キャパシター下部電極３はドープトポリシリコン層で形成することが好ましいが、上部電極と同様に、ＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、Ｒｕ、ＲｕＯ2、Ｉｒ、ＩｒＯ2及びＰｔのなかから選択される１種の金属で形成することができる。  この場合、前記ＴａＯＮキャパシターは全体としてＭＩＭ（Metal-Insulator-Metal）構造を有する。特に、下部電極の材料として金属層を適用した場合、前述した下部電極に対するクリーニング及び窒化処理は省略してもよい。
【００２７】
図３は本発明の更にほかの実施例により製造された高誘電体ＴａＯＮ薄膜を有する半導体装置のキャパシター構造を示す断面図である。この実施例において、下部電極３０は表面が半球形凹凸構造にポリシリコンを成長させたＨＳＧ（Hemi Spherical Grain）形態に形成され、その後、このような下部電極３０上に前述した実施例と同じ工程によりＴａＯＮ誘電体膜３２を形成することにより、高容量のキャパシターが製造される。
【００２８】
図５は、本発明によるキャパシター製造工程時、ＴａＯＮ薄膜の蒸着後にＮ2雰囲気での真空アニーリングを実施したとき、ＴａＯＮ薄膜内に存在する元素の濃度を示すグラフである。図示のように、本発明のキャパシター製造方法により、非晶質ＴａＯＮ薄膜の蒸着後に前記ＴａＯＮ薄膜をＮＨ3又はＮ2雰囲気の真空状態でアニーリングした場合、ＴａＯＮ薄膜内に存在するＴａ、Ｏ、Ｎ、Ｃ、Ｓｉなどの元素のなかで、窒素（Ｎ）の含量はそのまま存在（約１５〜３０％）することになる。
【００２９】
したがって、本発明によるキャパシターの製造方法は、非晶質ＴａＯＮ薄膜に対するアニーリングをＮ2Ｏ雰囲気又はＯ2雰囲気でファーネス又は急速熱処理工程を用いて行う従来の方法を用いる場合より高い誘電率（ε＞４０）を有するＴａＯＮ薄膜を得ることができる。
【００３０】
このほか、本発明はその要旨を逸脱しない範囲で多様に変更実施できる。
【００３１】
【発明の効果】
以上説明したように、本発明のキャパシターの製造方法は、２５〜２７程度の高誘電率を有するＴａＯＮ薄膜が誘電体膜として適用されるので高容量を達成することができ、特に単純なスタック構造を適用しても所望容量の確保が容易であるため、製造工程の単純化が得られる。また、前記ＴａＯＮ薄膜は真空アニーリングを経ることにより、膜内の窒素含量の損失が防止されるため、良好な漏洩電流及び誘電特性を有するＴａＯＮキャパシターの製造が可能である。
【００３２】
したがって、本発明によるＴａＯＮキャパシターは、高容量と安定した漏洩電流及び誘電特性を確保することができ、よって２５６Ｍ以上の次世代素子の製造に大変有利に適用することができる。
【図面の簡単な説明】
【図１Ａ】  本発明に実施例による誘電体膜としてＴａＯＮ薄膜を適用したキャパシターの製造方法を説明するための断面図である。
【図１Ｂ】  本発明に実施例による誘電体膜としてＴａＯＮ薄膜を適用したキャパシターの製造方法を説明するための断面図である。
【図１Ｃ】  本発明に実施例による誘電体膜としてＴａＯＮ薄膜を適用したキャパシターの製造方法を説明するための断面図である。
【図１Ｄ】  本発明に実施例による誘電体膜としてＴａＯＮ薄膜を適用したキャパシターの製造方法を説明するための断面図である。
【図２】  本発明のほかの実施例により製造されたＭＩＳ構造のキャパシターを示す断面図である。
【図３】  本発明の更にほかの実施例により製造されたキャパシターを示す断面図である。
【図４Ａ】  従来技術によるキャパシターにおいて、非晶質ＴａＯＮ薄膜を造成したときと非晶質ＴａＯＮ薄膜の蒸着後にＮ2Ｏファーネスアニーリングを実施したとき、前記ＴａＯＮ薄膜内に存在する元素の濃度を示すグラフである。
【図４Ｂ】  従来技術によるキャパシターにおいて、非晶質ＴａＯＮ薄膜を造成したときと非晶質ＴａＯＮ薄膜の蒸着後にＮ2Ｏファーネスアニーリングを実施したとき、前記ＴａＯＮ薄膜内に存在する元素の濃度を示すグラフである。
【図５】  本発明によるキャパシターの製造工程時、ＴａＯＮ薄膜の蒸着後にＮ2雰囲気の真空アニーリングを実施したとき、ＴａＯＮ薄膜内に存在する元素の濃度を示すグラフである。
【符号の説明】
１  基板
２  層間絶縁膜
３  下部電極
４  ＴａＯＮ薄膜
４ａ  ＴａＯＮ薄膜
５  酸化膜
６  上部電極
７  上部電極
８  バッファ層
１０  基板
２０  層間絶縁膜
３０  下部電極
３２  TaON薄膜
３６  上部電極
【図１Ａ】
0004217856.tif 000002
【図１Ｂ】
0004217856.tif 000003
【図１Ｃ】
0004217856.tif 000004
【図１Ｄ】
0004217856.tif 000005
【図２】
0004217856.tif 000006
【図３】
0004217856.tif 000007
【図４Ａ】
0004217856.tif 000008
【図４Ｂ】
0004217856.tif 000009
【図５】
0004217856.tif 000010