(57)【特許請求の範囲】
【請求項１】
マイクロプロセッサと、このマイクロプロセッサに接続され、一対の信号線間の短絡故障による影響が検出可能な電源電流に現れるまで、異なる論理値を出力し続けられない信号線間の短絡故障を検出するための検査プログラムを格納した検査用ＲＯＭとを備えるディジタル電子計算機回路の故障検査方法であって、
前記検査プログラムは、故障発生時には正常回路時にアクセスする第一のメモリセル以外の第二のメモリセルにアクセスする前記短絡故障を検出するプログラムであって、正常回路時には前記第一のメモリセルにアクセスして前記第一のメモリセルに格納した命令が読み出され、最終的にホールト命令が実行されて前記マイクロプロセッサを実行停止状態とするとともに、故障が一つでも発生している場合は前記第二のメモリセルにアクセスして前記第二のメモリセルに格納した命令が繰り返し読み出されてホールト命令が実行されないプログラムで構成され、
前記マイクロプロセッサにより実際に使用する周波数クロックで前記検査プログラムを実行させ、実行停止状態の電源電流値より大きな電流が測定されれば前記信号線の短絡故障と判定することを特徴とするディジタル電子計算機回路の故障検査方法。
【請求項２】
マイクロプロセッサと、このマイクロプロセッサに接続され、一対の信号線間の短絡故障による影響が検出可能な電源電流として現れるまで異なる論理値を出力し続けられる信号線間の短絡故障を検出するための第一検査プログラムを格納した検査用ＲＯＭと、一対の信号線間の短絡故障による影響が検出可能な電源電流に現れるまで、異なる論理値を出力し続けられない信号線間の短絡故障を検出するための第二検査プログラムを格納した検査用ＲＯＭとを備えるディジタル電子計算機回路の故障検査方法であって、
前記第一検査プログラムは、前記一対の信号線間の短絡故障による影響が検出可能な電源電流として現れるまで異なる論理値を出力し続ける信号を出力した後、時間待ちルーチンを実行するプログラムで構成され、前記マイクロプロセッサにより前記第一検査プログラムを実行させ、電源電流のピーク値が設定値以上となると、前記信号線の短絡故障と判定するとともに、
前記第二検査プログラムは、故障発生時には正常回路時にアクセスする第一のメモリセル以外の第二のメモリセルにアクセスする前記短絡故障を検出するプログラムであって、正常回路時には前記第一のメモリセルにアクセスして前記第一のメモリセルに格納した命令が読み出され、最終的にホールト命令が実行されて前記マイクロプロセッサを実行停止状態とするとともに、故障が一つでも発生している場合は前記第二のメモリセルにアクセ
スして前記第二のメモリセルに格納した命令が繰り返し読み出されてホールト命令が実行されないプログラムで構成され、前記マイクロプロセッサにより実際に使用する周波数クロックで前記第二検査プログラムを実行させ、実行停止状態の電源電流値より大きな電流が測定されれば前記信号線の短絡故障と判定することを特徴とするディジタル電子計算機回路の故障検査方法。
【請求項３】
前記第二のメモリセルに格納した命令が、前記マイクロプロセッサの同じ命令を繰り返し実行する命令であることを特徴とする請求項１または請求項２に記載のディジタル電子計算機回路の故障検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル電子計算機を構成する電子回路に発生する信号線の故障の検査方法に関するものである。
【０００２】
【従来の技術】
近年、ディジタル電子計算機回路の小型化が進み、回路内の隣り合う信号線間の短絡故障が回路製造時に非常に発生しやすくなっている。この種短絡故障の検査方法として、ディジタル電子計算機回路内の信号線の電圧値、つまり論理値を測定し、前記回路内に短絡故障が発生しているか否かを判定する検査方法（以下、従来方法という。）が知られている。
【０００３】
この従来方法は、次の原理に基づく。図１及び図２に示すように、電子計算機回路１，２間の短絡信号線３，４に相異なる電圧レベルＨ，Ｌを出力することでその故障の影響が現れる。すなわち、一対の信号線間に短絡故障を生じている場合、一方の信号線にＨレベル出力を、他方の信号線にＬレベル出力をすると、論理値に異常が発生する。そこで現れた異常論理値を、論理値測定可能な出力端子まで伝搬して故障を検出するものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記の従来方法によれば、つぎのような課題を有している。一般にディジタル電子計算機の回路は複雑で大規模であることから、その出力端子まで異常論理値を伝搬させることが非常に難しい。また、図１及び図２に示すように論理値に発生する異常がＨレベルになるのかＬレベルになるのか正確に予測できない。さらに、ディジタル電子計算機回路は回路規模が大きく、発生する可能性のある故障すべてに対し発生しているかどうかを調べることは現実には不可能となっている。また、その回路は内部構造が非常に複雑なＩＣを用いて実現されているので、検査時間が著しく長くなる。
【０００５】
これらの理由から、信号線の論理値を測定し検査する従来方法は、ディジタル電子計算機回路に発生する可能性のある短絡故障の検査に有効ではなく、これまでは実用化されていない。
【０００６】
それに対し、一対の故障信号線に異なる電圧レベルを出力すれば、図１及び図２のいずれの場合でもその故障信号線間に過電流Ｉｆｓが流れ、電源電流が異常となることから、その異常電源電流により故障を検出することが可能である。その電源電流を測定することで短絡故障を検査する方法がＣＭＯＳ論理ＩＣに対してはすでに提案され、その有効性が明らかにされている。
【０００７】
しかしながら、ＣＭＯＳ論理ＩＣに対して行われる電源電流を測定して検査する方法を、ディジタル電子計算機回路に対して単に適用しても短絡故障を検出できないものである。すなわち、ディジタル電子計算機回路の動作はプログラムによって決まる。そのため故障の発生する可能性のある信号線間に異なる電圧レベルを出力するプログラムを作成し実行させることで、電源電流の異常を生起させることができる。しかしながら、通常、電子計算機回路は高速なクロックに従って動作するため、異なる電圧レベルを電源電流に異常が現れるまで保持することができない。それを解決するには、クロックの周波数を電源電流に異常が現れる程度まで下げるという方法が考えられる。しかしながら、その方法では検査時間が著しく長くなることから、現実問題として電子計算機回路の検査方法として使用することができない。
【０００８】
本発明は、ディジタル電子計算機回路に電源から流れる電源電流を測定し、その回路内に発生した信号線の故障を検出する新規な検査法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明は、前記課題を解決するためになされたものであって、請求項１に記載の発明は、マイクロプロセッサと、このマイクロプロセッサに接続され、一対の信号線間の短絡故障による影響が検出可能な電源電流に現れるまで、異なる論理値を出力し続けられない信号線間の短絡故障を検出するための検査プログラムを格納した検査用ＲＯＭとを備えるディジタル電子計算機回路の故障検査方法であって、前記検査プログラムは、故障発生時には正常回路時にアクセスする第一のメモリセル以外の第二のメモリセルにアクセスする前記短絡故障を検出するプログラムであって、前記第二検査プログラムは、故障発生時には正常回路時にアクセスする第一のメモリセル以外の第二のメモリセルにアクセスする前記短絡故障を検出するプログラムであって、正常回路時には前記第一のメモリセルにアクセスして前記第一のメモリセルに格納した命令が読み出され、最終的にホールト命令が実行されて前記マイクロプロセッサを実行停止状態とするとともに、故障が一つでも発生している場合は前記第二のメモリセルにアクセスして前記第二のメモリセルに格納した命令が繰り返し読み出されてホールト命令が実行されないプログラムで構成され、前記マイクロプロセッサにより実際に使用する周波数クロックで前記第二検査プログラムを実行させ、実行停止状態の電源電流値より大きな電流が測定されれば前記信号線の短絡故障と判定することを特徴とし、
また、請求項２に記載の発明は、マイクロプロセッサと、このマイクロプロセッサに接続され、一対の信号線間の短絡故障による影響が検出可能な電源電流として現れるまで異なる論理値を出力し続けられる信号線間の短絡故障を検出するための第一検査プログラムを格納した検査用ＲＯＭと、一対の信号線間の短絡故障による影響が検出可能な電源電流に現れるまで、異なる論理値を出力し続けられない信号線間の短絡故障を検出するための第二検査プログラムを格納した検査用ＲＯＭとを備えるディジタル電子計算機回路の故障検査方法であって、
前記第一検査プログラムは、前記一対の信号線間の短絡故障による影響が検出可能な電源電流として現れるまで異なる論理値を出力し続ける信号を出力した後、時間待ちルーチンを実行するプログラムで構成され、前記マイクロプロセッサにより前記第一検査プログラムを実行させ、電源電流のピーク値が設定値以上となると、前記信号線の短絡故障と判定するとともに、
前記第二検査プログラムは、故障発生時には正常回路時にアクセスする第一のメモリセル以外の第二のメモリセルにアクセスする前記短絡故障を検出するプログラムであって、正常回路時には前記第一のメモリセルにアクセスして前記第一のメモリセルに格納した命令が読み出され、最終的にホールト命令が実行されて前記マイクロプロセッサを実行停止状態とするとともに、故障が一つでも発生している場合は前記第二のメモリセルにアクセスして前記第二のメモリセルに格納した命令が繰り返し読み出されてホールト命令が実行
されないプログラムで構成され、前記マイクロプロセッサにより実際に使用する周波数クロックで前記第二検査プログラムを実行させ、実行停止状態の電源電流値より大きな電流が測定されれば前記信号線の短絡故障と判定することを特徴とし、
さらに、請求項３に記載の発明は、請求項１または請求項２において、前記第二のメモリセルに格納した命令が、前記マイクロプロセッサの同じ命令を繰り返し実行する命令であることを特徴としている。
【００１０】
本願発明は、より具体的には、次の二つの検査方法を含む。
その一つは、信号線の故障による影響を検出可能な電源電流の変化として現れるまで、異なる論理値を出力し続けられる信号線の故障に有効な検査方法であって、検査時に信号線の故障による影響が検出可能な電源電流の変化として現れるまで、検査信号を前記信号線に出力させ続ける検査プログラムを中央処理装置に実行させ、電源電流の測定により前記信号線の故障を検出する。
【００１１】
他の一つは、信号線の故障による影響が検出可能な電源電流の変化として現れるまで異なる論理値を出力し続けられない信号線の故障に有効な検査方法であって、検査時に故障による異常信号に基づき実行停止状態とさせない検査プログラムを中央処理装置に実行させ、電源電流の測定により前記信号線の故障を検出する。
【００１２】
この場合、検査用プログラムを、その回路を実際に使用する場合の周波数のクロックで実行させ、その時の電源電流の異常を検出して故障が発生していないかどうかを検査する。すなわち、ほとんどの商用のディジタル電子計算機回路は省電力設計が行われており、実行停止状態ではほとんど電源電流が流れないように作られている。それに対し、実行停止状態以外の状態では実行停止状態時の電源電流値よりも大きな電源電流が流れるように作られている。そこで、検査時に故障による異常信号に基づき実行停止状態とさせない検査プログラムを実行させ、電源電流を測定する。測定された故障時の電源電流値と回路の実行停止状態時に流れる電源電流値とを比較し、前者が後者より大きければ故障回路と判定する。
【００１３】
【発明の実施の形態】
本発明の実施の形態を以下に図３乃至図１３に従い説明する。図３は、一般的なディジタル電子計算機回路の構成図を示す。図３において、５はマイクロプロセッサの中央処理装置、６はＲＯＭなどのメモリ、７はＩ／Ｏポート、８はＩ／Ｏディバイス、９はアドレスラッチを示す。
【００１４】
電子計算機回路に発生する可能性のある短絡故障は、信号線の種類により、短絡故障による電源電流波形への影響を検査プログラムを工夫することで出し続けることができる第一の故障（一対の信号線間の短絡故障による影響が検出可能な電源電流として現れるまで、異なる論理値を出力し続けられる信号線ＦＡ間の短絡故障）と、短絡故障による電源電流波形への影響を検査プログラムを工夫することで出し続けることができない第二の故障（一対の信号線間の短絡故障による影響が検出可能な電源電流に現れるまで、異なる論理値を出力し続けられない信号線ＦＢ，ＦＣ間の短絡故障）に分類できる。それぞれの短絡故障に対応した実施の形態を以下に説明する。
【００１５】
先ず、第一の故障に対する実施の形態を図４乃至図７に従い説明する。図４において、マイクロプロセッサ１０は、図３の中央処理装置５とＩ／Ｏポート７を含む。また、信号線１２，１３は図３の信号線ＦＡに相当し、短絡故障の電源電流波形への影響を、検査プログラムを工夫することで出し続けることができる。その場合、検査対象電子計算機回路のマイクロプロセッサ１０に実行させる第一の検査プログラムは、図５に示すように短絡故障の影響を発生する信号を出力した後、時間待ちルーチンを実行するプログラムで構成され、第一検査用ＲＯＭ１１（図３ではメモリ６に相当）に格納される。１４は、アドレスラッチ（図３のアドレスラッチに相当）である。
【００１６】
検査の前準備として、第一検査用ＲＯＭ１１を検査対象のマイクロプロセッサ１０に接続し、マイクロプロセッサ１０に電源電流のピーク値を保持するピークホールド回路、ピークホールド回路の出力をＡ／Ｄ変換するＡ／Ｄ変換回路、このＡ／Ｄ変換回路の出力を入力して短絡故障を判定する判定用マイクロプロセッサ（いずれも図示しない）を接続しておく。
【００１７】
そして、一対の信号線１２、１３間を短絡させ、第一の検査プログラムを実行させると、図５に示すように先ず故障が励起され、その後時間待ちルーチンが挿入される。故障が励起されると、電源電流は、正常時は図６に示すような静的電源電流であるのに対して、図７に示すような電流となる。この電源電流のピーク値を前記ピークホールド回路にて保持する。保持されたピーク値が設定値以上となると、電源電流に異常が発生したと判定し、短絡故障と判定する。
【００１８】
前記検査プログラムの時間待ちルーチンの待ち時間は、短絡故障により生じた電源電流の異常のピーク値を前記ピークホールド回路が保持し、このピーク値を前記Ａ／Ｄ変換回路が確実にＡ／Ｄ変換して前記設定値以上と判定できる長さの時間に設定される。
【００１９】
次に、第二の故障の検査方法につき、図８乃至図１３に従い説明する。図１１乃至図１３における信号線１５，１６は、図３の信号線ＦＢに相当し、短絡故障による電源電流波形への影響を、検査プログラムを工夫することで出し続けることができないものである。すなわち、この故障の場合は、前もって決められたクロック信号に比例した時間しか故障の影響を発生しない。それは図８に示すように、計算機自体は自分自身のクロック信号に従って高速に動作しており、信号線ＦＢ、ＦＣの短絡故障はそのクロック信号によって決まる短い時間しか故障が励起されないためである。そして、図７のような大きな異常電流として故障の影響が現れる前にその異常電流が消滅し、その異常を検出できない。
【００２０】
そのような故障に対して検査対象電子計算機回路の中央処理装置に実行させる第二の検査プログラムは、正常回路の時のみホールト命令が実行されて実行停止状態となり、故障が一つでも発生している場合はその命令が実行されないようにさせるプログラムで構成される。
【００２１】
この第二の検査プログラムは、第二検査用ＲＯＭ１７に格納され、このプログラムをマイクロプロセッサ１０の中央処理装置に実行させ、実行停止状態の電流値より大きな電流が測定されれば故障回路と判定する。図９に正常回路の電源電流波形例を、図１０にそのような短絡故障が発生した回路の電源電流波形例を示す。第二の検査プログラムによる検査方法では、図９と図１０の電源電流波形の違いにより短絡故障を検出し、検査する。
【００２２】
第二の検査方法を図１１乃至図１３に従いより詳細に説明する。マイクロプロセッサ１０は図４と同様に、ＮＥＣ製８ビットマイクロプロセッサを用いている。このマイクロプロセッサではアドレスバスの下位アドレスとデータバスが同じピンを共有しており、時分割でそれらのピンを使用している。この回路において図３の信号線ＦＢの故障を検出するための第二の検査プログラムを図１１に示す。図１１の第二検査用ＲＯＭ１７内には故障を生じていない時に読み出されるメモリセル以外にはマイクロプロセッサ１０のＪＲ−１命令、つまり同じ命令を繰り返し実行する命令の機械語０ＦＦＨを格納しておく。正常時にはマイクロプロセッサ１０に対してＲＥＳＥＴ信号が印加された後、００００Ｈ番地からの命令が読み出され実行されるので、図１２に示す順序で第二検査用ＲＯＭ１７内の命令が読み出され実行され、最終的にホールト命令が実行される。
【００２３】
それに対し、回路に故障が発生した場合、本第二の検査プログラムでは決してホールト命令が実行されない。図１３に図１１の回路において信号線１５，１６間が短絡した場合のプログラムの実行過程を示す。この故障は図３の信号線ＦＢ故障に対応する故障の一つである。
【００２４】
図１３において、ＲＥＳＥＴ信号が印加された後、００００Ｈ番地からの命令が順に読み出され実行され、マイクロプロセッサ１０が０ＤＦＦＨ番地の内容を読み出すためにＰＦ０＝１，ＰＦ１＝０を出力した際に図１、図２の状況が発生する。今の場合、ＰＦ０＝１，ＰＦ１＝０をマイクロプロセッサ１０が出力した際に第二検査用ＲＯＭ１７にＰＦ１＝ＰＦ０＝１として伝わるものとしている。この場合、この故障発生により正しく第二検査用ＲＯＭ１７に０ＤＦＦＨ番地というアドレス情報が伝わらない。
【００２５】
マイクロプロセッサ１０が０ＤＦＦＨ番地の内容を読み出すためにＰＦ０＝１，ＰＦ１＝０を出力した際、第二検査用ＲＯＭ１７には０ＣＦＦＨもしくは０ＦＦＦＨのいずれかが伝わり、その内容をマイクロプロセッサ１０が読み出してしまう。第二検査用ＲＯＭの０ＣＦＦＨ番地、０ＦＦＦＨ番地には０ＦＦＨという再度同じ命令を実行するというＪＲ−１命令が格納されていることから、マイクロプロセッサ１０は、常に０ＤＦＦＨを実行しようとして０ＦＦＨを読み出すという動作を繰り返すことになり、ホールト命令が実行されることはない。そのため図９に示すホールト命令実行時のときのみ流れる電源電流より大きな電源電流が回路に流れ続けることになり、故障を検出できることになる。
【００２６】
次に、前記の第一の検査プログラム及び第二の検査プログラムによる検査を実施した結果を説明する。ディジタル電子計算機回路の一つであり、商品化されている三浦工業株式会社製ボイラ制御用マイクロコンピュータ回路ＢＥ１−２００に対し第一検査プログラム及び第二検査プログラムを作成し、隣り合う信号線間すべてに短絡故障を挿入し、どの程度の故障が検出できるか調べてみた。その結果、検査時間が326msecで、98.7％の短絡故障を検出できることがわかった．検出できなかった故障はマイクロコンピュータ回路がまったく動作しない故障で、その故障に関しては検査するまでもなく検出できる故障であり、検出する必要のない故障である。
【００２７】
【発明の効果】
上記の如く構成される本発明によれば、装置の小型化要求によりその回路自体が小型化される結果発生し易く、かつこれまで検出が困難で、現実には十分検査できていないマイクロプロセッサを含むディジタル電子計算機回路の故障を、出荷時などに容易かつ確実に検出することができるなどきわめて産業的価値の多大なる検査方法を提供できる効果を奏するものである。
【図面の簡単な説明】
【図１】短絡故障が発生し異なる電圧値が出力された場合に発生する２種類の故障の影響のうちの一つを示す図である。
【図２】短絡故障が発生し異なる電圧値が出力された場合に発生する２種類の故障の影響のうちのもう一つ示す図である。
【図３】一般的なディジタル電子計算機回路の内部構造を示す図である。
【図４】本発明の一実施例の検査プログラムを格納したＲＯＭを接続したディジタル電子計算機回路の一例を示す図である。
【図５】本発明の一実施例の故障の影響を発生しつづけられる故障の検査方法とその時に実行させるプログラムの内容を示す図である。
【図６】ディジタル電子計算機回路の正常時電源電流波形例を示す図である。
【図７】ある短絡故障が発生したディジタル電子計算機回路に対し、本発明の一実施例の図５に示すような検査方法で検査した時の電源電流波形を示す図である。
【図８】ディジタル電子計算機回路の動作時の一般的なタイミングチャートを示す図である。図は、信号線間が短絡しても最大４ステートの間しか異なる出力値を出力し続けられなく、故障の影響を図７のように長い時間発生させ続けられないことを表している。
【図９】短絡故障が発生していないディジタル電子計算機回路に対し本検査法を適用した時に現れる電源電流波形例を示す図である。
【図１０】故障の影響を発生し続けられない故障が発生したディジタル電子計算機回路に対し本発明他の実施例の検査方法を適用した時に現れる電源電流波形例を示す図である。
【図１１】本発明の他の実施例の検査プログラムを格納したＲＯＭを接続したディジタル電子計算機回路の一例及び検査プログラムを示す図である。
【図１２】図１１の回路に故障が発生していない場合のプログラムの実行過程を示す図である。
【図１３】図１１の回路に図３の信号線ＦＢの故障に相当する故障が発生した場合のプログラムの実行過程を示している。
【符号の説明】
５      中央処理装置
６      メモリ
【図１】
0004232250.tif 000002
【図２】
0004232250.tif 000003
【図３】
0004232250.tif 000004
【図４】
0004232250.tif 000005
【図５】
0004232250.tif 000006
【図６】
0004232250.tif 000007
【図７】
0004232250.tif 000008
【図８】
0004232250.tif 000009
【図９】
0004232250.tif 000010
【図１０】
0004232250.tif 000011
【図１１】
0004232250.tif 000012
【図１２】
0004232250.tif 000013
【図１３】
0004232250.tif 000014