(57)【特許請求の範囲】
【請求項１】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の各画素領域に、
ゲート信号線からの走査信号によって駆動される薄膜トランジスタと、前記薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、前記画素電極と保持容量電極との間に形成される容量素子とを備え、
前記容量素子は、前記一方の基板側から、前記薄膜トランジスタの半導体層と同層の半導体層、前記薄膜トランジスタのゲート絶縁膜と同層の第１絶縁膜、前記保持容量電極、第２絶縁膜、金属層が順次積層され、前記半導体層および前記金属層は互いに接続されて構成され、
前記金属層は前記画素領域の一部を占有する反射板として構成されているとともに、
前記一方の基板は、前記金属層をも覆って前記画素領域に形成された第３絶縁膜と、前記第３絶縁膜の上方に形成された前記画素電極と、前記第３絶縁膜に形成されたコンタクトホールと、前記金属層上に選択的に形成された導電層とを有し、
前記金属層は、前記導電層および前記コンタクトホールを介して、前記画素電極と接続されていることを特徴とする液晶表示装置。
【請求項２】
前記画素領域は一方向に延在され前記一方方向に交差する方向に並設される複数の前記ゲート信号線および前記ゲート信号線と交差して並設される複数の前記ドレイン信号線とで囲まれる領域となっているとともに、前記保持容量電極は前記ゲート信号線と同層に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素電極は、透明電極であることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記画素電極は、ＩＴＯであることを特徴とする請求項１乃至３のうち何れか１項に記載の液晶表示装置。
【請求項５】
前記金属層は、Ａｌであることを特徴とする請求項１乃至４のうち何れか１項に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆる部分透過型と称される液晶表示装置に関する。
【０００２】
【従来の技術】
いわゆる部分透過型と称される液晶表示装置は、たとえば携帯電話用の小型液晶表示装置として用いられており、必要に応じて太陽の反射光あるいは内蔵するバックライトの光によって表示面の映像を認識できるようになっている。
【０００３】
すなわち、液晶を介して対向配置される各透明基板のうち、その一方の透明基板の液晶側の面には、ｙ方向に延在されｘ方向に並設されるゲート信号線とｘ方向に延在されｙ方向に並設されるドレイン信号線とで囲まれた領域を画素領域とし、これら各画素領域には一方のゲート信号線からの走査信号の供給により駆動される薄膜トランジスタと、この薄膜トランジスタを介して一方のドレイン信号線からの映像信号が供給される画素電極とが形成されている。
【０００４】
この画素電極はたとえばＩＴＯ（Indium-Tin-Oxide）のような透明電極からなり、他方の透明基板の液晶側の面にて、各画素領域に共通に形成された透明電極からなる対向電極との間に電界を発生せしめ、その電界によって画素領域内の液晶の光透過率を制御するようになっている。
【０００５】
そして、この各画素領域のそれぞれにおいて、その約半分の領域にたとえば金属層からなる反射板を形成することにより、その反射板が形成された部分において反射型の表示を行い得る機能を、該反射板が形成されていない部分において透過型の表示を行い得る機能を持たせるようにしている。
【０００６】
この種の液晶表示装置の構成は、たとえば特開平１１−１０１９９２号公報、あるいは特開平１１−２４２２２６号公報に詳述されている。
【０００７】
【発明が解決しようとする課題】
しかし、このような構成の液晶表示装置は構造が複雑となり、製造工数が多くなることから、コストが高くなってしまうことが指摘されていた。
本発明は、このような事情に基づいてなされたもので、その目的は製造工程の低減を図ることのできる液晶表示装置、およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明による液晶表示装置は、基本的には、液晶を介して対向配置される各基板のうち一方の基板の液晶側の各画素領域に、
ゲート信号線からの走査信号によって駆動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と保持容量電極との間に形成される容量素子とを備え、
該容量素子は、該基板側から前記薄膜トランジスタの半導体層と同層の半導体層、前記薄膜トランジスタのゲート絶縁膜と同層の第１絶縁膜、前記保持容量電極、第２絶縁膜、金属層が順次積層され、前記半導体層および金属層は互いに接続されて構成され、
前記金属層は画素領域の一部を占有する反射板として構成されているとともに、この金属層をも覆って画素領域に形成された第３絶縁膜の上方に形成された画素電極と接続されていることを特徴とするものである。
【０００９】
このように構成された液晶表示装置は、反射板は容量素子の一つの電極を兼ねた構成となっている。
このことは、容量素子の一つの電極を形成した際に反射板が形成されることになり、製造工数の増加の低減を図ることができることを意味する。
【００１０】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明する。
《全体構成》
図３は、本発明による液晶表示装置の一実施例を示す等価回路図である。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。
【００１１】
同図において、透明基板ＳＵＢ１がある。この透明基板ＳＵＢ１は液晶を介して他の透明基板（図示せず）と対向配置されるようになっている。
【００１２】
この透明基板ＳＵＢ１の液晶側の面の周辺を除く中央部には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、およびｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成され、これら各信号線で囲まれた領域によって画素領域が形成されている。
【００１３】
この画素領域はマトリクス状に複数配置されて表示領域１３を構成するようになっている。
【００１４】
そして、ゲート信号線ＧＬとこれに隣接する他のゲート信号線ＧＬとの間にはｘ方向に延在する保持容量電極配線ＣＬが延在して形成され、この保持容量電極配線ＣＬは各画素領域において後述する容量素子Ｃａｄｄの一方の容量保持電極ＣＴを構成するようになっている。
【００１５】
各画素領域には、一方のゲート信号線ＧＬからの走査信号の供給によって駆動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方のドレイン信号線ＤＬからの映像信号が供給される透明の画素電極ＰＩＸとを備え、また、この画素電極ＰＩＸと前記保持容量電極配線ＣＬとの間には保持容量素子Ｃａｄｄが形成されている。
【００１６】
前記各ゲート信号線ＧＬは、その両端（図中左および右側）において、透明基板ＳＵＢ１に搭載された半導体集積回路からなるゲート信号線駆動回路１５に接続され、このゲート信号線駆動回路１５から出力される走査信号が順次供給されるようになっている。
【００１７】
また、前記各ドレイン信号線ＤＬは、その一端（図中下側）において、透明基板ＳＵＢ１に搭載された半導体集積回路からなるドレイン信号線駆動回路１４に接続され、前記走査信号の供給のタイミングに合わせて映像信号が供給されるようになっている。
【００１８】
さらに、前記保持容量電極配線ＣＬは、その一端（図中左側）において、端子Ｖｃｏｍに接続されるようになっている。
【００１９】
この端子Ｖｃｏｍは、透明基板ＳＵＢ１の周辺に形成された入力端子１８、１９、１００と並設されて形成され、透明基板ＳＵＢ１と対向配置される他の透明基板の液晶側の面にて各画素領域に共通な透明の対向電極（図示せず）と同じ電位に保持されるようになっている。
【００２０】
なお、図中において、符号１６はドレイン信号線ＤＬを充電するプリチャージ回路、符号１７は入力端子１９、１００に入力されるデジタル信号（コントロール信号）をゲート信号線駆動回路１５およびドレイン信号線駆動回路１４を動かすのに充分な電圧にするレベルシフト回路である。
【００２１】
《画素構成》
図２は本発明による液晶表示装置の画素領域の一実施例を示す平面図であり、そのI−I線における断面を図１に示している。
図２は、図３に示した表示領域１３を構成する各画素領域のうち一の画素領域の構成を示したもので、このため、この一の画素領域の左右上下方向の各画素領域においても同様の構成となっている。
【００２２】
図１および図２において、まず、透明基板ＳＵＢ１の液晶側の面にはＳｉＯ2又はＳｉＮの単層あるいは積層膜からなる下地層ＳＩＯが形成されている。この下地層ＳＩＯは透明基板ＳＵＢ１に含まれるイオン性不純物が後述の薄膜トランジスタＴＦＴに影響を及ぼすのを回避するために形成されている。
【００２３】
そして、この下地層ＳＩＯの表面には、たとえばポリシリコン層からなる半導体層ＡＳが形成されている。この半導体層ＡＳはたとえばプラズマＣＶＤ装置によって成膜したアモルファスＳｉ膜をエキシマレーザによって多結晶化したものである。
【００２４】
この半導体層ＡＳは、後述するゲート信号線ＧＬに隣接して形成される帯状の部分とこの部分に一体となって画素領域のほぼ半分（図中上側）を占める矩形状の部分とに形成されている。
【００２５】
帯状の部分の半導体層ＡＳは後述する薄膜トランジスタＴＦＴの半導体層として形成され、矩形状の部分の半導体層ＡＳは後述する容量素子Ｃａｄｄの一対の電極のうち一方の電極として形成されるようになっている。
【００２６】
そして、このように半導体層ＡＳが形成された透明基板ＳＵＢ１の表面には、該半導体層ＡＳをも覆ってたとえばＳｉＯ2あるいはＳｉＮからなる第１絶縁膜ＧＩが形成されている。
【００２７】
この第１絶縁膜ＧＩは前記薄膜トランジスタＴＦＴのゲート絶縁膜として機能するとともに、後述するゲート信号線ＧＬとドレイン信号線ＤＬの層間絶縁膜の一つ、および後述する容量素子Ｃａｄｄの誘電体膜の一つとして機能するようになっている。
【００２８】
そして、第１絶縁膜ＧＩの上面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成され、このゲート信号線ＧＬは後述するドレイン信号線ＤＬとともに矩形状の画素領域を画するようになっている。
【００２９】
なお、このゲート信号線ＧＬは耐熱性を有する導電膜であればよく、たとえばＡｌ、Ｃｒ、Ｔａ、ＴｉＷ等が選択される。この実施例ではゲート信号線ＧＬとしてＴｉＷが用いられている。
【００３０】
このゲート信号線ＧＬはその一部が画素領域内に延在され、前記帯状の半導体層ＡＳに交差するようにして重畳されている。このゲート信号線ＧＬの延在部ＧＬは薄膜トランジスタＴＦＴのゲート電極ＧＴとして形成されている。
【００３１】
なお、このゲート信号線ＧＬの形成後は、第１絶縁膜ＧＩを介して不純物のイオン打ち込みをし、前記半導体層ＡＳにおいて前記ゲート電極ＧＴの直下を除く領域を導電化させることによって、薄膜トランジスタＴＦＴのソース領域およびドレイン領域が形成されるとともに、前記容量素子Ｃａｄｄの一対の電極のうち一方の電極が形成されるようになっている。
【００３２】
また、画素領域の中央における第１絶縁膜ＧＩの上面には図中ｘ方向に延在する保持容量電極配線ＣＬが形成され、この保持容量電極配線ＣＬは画素領域の図中上側の領域に延在する保持容量電極ＣＴと一体に形成されるようになっている。この保持容量電極配線ＣＬ（保持容量電極ＣＴ）はゲート信号線ＧＬと同層でかつ同一の材料で形成されている。
【００３３】
前記ゲート信号線ＧＬおよび保持容量電極配線ＣＬ（保持容量電極ＣＴ）をも覆って前記第１絶縁膜ＧＩの上面には第２絶縁膜ＩＮがたとえばＳｉＯ2あるいはＳｉＮによって形成されている。
【００３４】
さらに、この第２絶縁膜ＩＮの上面には、画素領域のほぼ半分の領域（図中上側の領域）を占めるようにしてたとえばアルミニュウム（Ａｌ）からなる金属膜１０が形成されている。
【００３５】
この金属膜１０は前記薄膜トランジスタＴＦＴに近接する部分において、前記第２絶縁膜ＩＮおよび第１絶縁膜ＧＩに形成されたコンタクトホールＣＨ1を通して前記半導体層ＡＳと接続されている。
【００３６】
金属膜１０と接続される半導体層ＡＳは薄膜トランジスタＴＦＴのソース領域に相当する部分となっており、これに対して該薄膜トランジスタＴＦＴのドレイン領域は前記ゲート電極ＧＴと重畳される部分を間にして反対側の半導体層ＡＳの領域でコンタクトホールＣＨ2を通して後述するドレイン信号線ＤＬに接続されるようになっている。
【００３７】
また、この金属膜１０は前記保持容量電極ＣＴに重畳するようにして画素のほぼ中央部にまで延在されている。
【００３８】
すなわち、この金属膜１０は反射型の画素領域を形成するための反射板を構成するとともに、前記容量素子Ｃａｄｄの他方の電極をも構成するようになっている。
【００３９】
容量素子Ｃａｄｄは、薄膜トランジスタＴＦＴのソース領域と保持容量電極ＣＴとの間に、該保持容量電極ＣＴを一方の電極、矩形状の半導体層ＡＳを他方の電極、第１絶縁膜ＧＩを誘電体膜とする第１の容量素子と、該保持容量電極ＣＴを一方の電極、金属膜１０を他方の電極、第２絶縁膜ＩＮを誘電体膜とする第２の容量素子とが並列に接続された２段構成の容量素子を構成している（図１参照）。
【００４０】
また、第２絶縁層ＩＮの上面には、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬは前述したゲート信号線ＧＬとで画素領域を画するようになっている。
【００４１】
ドレイン信号線ＤＬは、たとえばアルミニュウム、ＴｉＷを下地層としたアルミニュウム、ＭｏＳｉを下地層としたアルミニュウムが用いられている。アルミニュウムがポリシリコン層と直接に接触するとたとえば４００℃以上のプロセス温度では導通不良を生ずる場合があることから、上述のような下地層を形成することが有効となる。
【００４２】
このドレイン信号線ＤＬはその一部が第２絶縁膜ＩＮおよび第１絶縁膜ＧＩに形成されたコンタクトホールＣＨ2を通して前記薄膜トランジスタＴＦＴのドレイン領域（ドレイン信号線ＤＬと接続される側をドレイン領域とこの明細書では定義する）に接続されている。
【００４３】
そして、このドイレン信号線ＤＬおよび前記金属膜１０をも覆って第２絶縁膜ＩＮの上面には第３絶縁膜ＰＳＶが形成されている。この第３絶縁膜ＰＳＶはたとえばＳｉＯ2あるいはＳｉＮにより形成されている。しかし、有機膜を塗布等によって形成するようにしてもよい。塗布等により形成する有機膜の場合、その表面を平坦化でき、液晶の配向を良好な状態とすることができる。
【００４４】
この第３絶縁膜ＰＳＶの上面にはたとえばＩＴＯ（Indium-Tin-Oxide）膜からなる画素電極ＰＩＸが形成されている。
【００４５】
この場合、前記第３絶縁膜ＰＳＶが有機膜で形成されている場合、その膜に発生するピンホールの発生を大幅に抑制できるので、ＩＴＯ膜の画素電極ＰＩＸの形成のためのパターニングの際の前記金属膜１０へのダメージを防止することができる効果を奏する。
【００４６】
この画素電極ＰＩＸは薄膜トランジスタＴＦＴに隣接する部分において前記第３絶縁膜ＰＳＶに形成されたコンタクトホールＣＨ3を通して前記金属膜１０と接続されている。
【００４７】
これにより、画素電極ＰＩＸは前記金属膜１０を介して薄膜トランジスタＴＦＴのソース領域と接続されるようになり、該薄膜トランジスタＴＦＴがオンした際にはドレイン信号線からの映像信号が該薄膜トランジスタＴＦＴを介して画素電極ＰＩＸに供給されることになる。
【００４８】
ここで、画素電極ＰＩＸとの接続部における金属膜１０の表面には、選択的に形成された介在層１１が形成されている。
【００４９】
この介在層１１は、前記金属膜１０としてたとえばアルミニュウム（Ａｌ）等を用いた場合、画素電極ＰＩＸであるＩＴＯ膜との接触が良好とならないことから、たとえばモリブデンシリコン（ＭｏＳｉ）、あるいはチタンタングステン（ＴｉＷ）等の金属を介在させるものである。
【００５０】
この場合、この介在層１１は金属膜１０の全域に形成することが製造工程の上で好ましいが、この実施例では、画素電極ＰＩＸとの接続部を中心として一定の範囲で選択的に設けている。
【００５１】
この理由は、該金属膜１０を反射板として機能させることから、仮に、該金属膜１０の全域に介在層１１を形成した場合、その介在層１１によって光反射率が低下する場合が通常であるからである。
【００５２】
このことから、前記金属膜１０として反射率の大きな材料を選択できるとともに、画素電極ＰＩＸとの信頼性ある接続を図ることができるようになる。
【００５３】
また、本実施例では、前記介在層１１と同一の材料からなる導電材をドレイン信号線ＤＬにも重畳させて形成している。しかし、必ずしも形成しなくてもよいことはいうまでもない。
【００５４】
なお、前記画素電極ＰＩＸは、この画素電極ＰＩＸが形成された透明基板ＳＵＢ１と液晶を介して対向配置される他の透明基板（図示せず）の液晶側の面に各画素領域に共通に形成された透明の対向電極との間に電界を生じせしめ、この電界によって該液晶の光透過率を制御せしめるようになっている。
【００５５】
このように構成された液晶表示装置は、反射板として機能する金属膜１０は液晶と直接接触しない構成となっており、該液晶との間には第３絶縁膜ＰＳＶと酸化され難い材料からなる画素電極ＰＩＸとを介在させた構成となっている。
【００５６】
このため、前記金属膜１０が他の金属との間で液晶を介在させた電池作用が発生しにくい構成となっているから、該電池作用に原因する液晶の劣化等を防止できる効果を奏する。
【００５７】
《製造方法》
以下、図４ないし図６を用いて上述した液晶表示装置の製造方法の一実施例を説明する。
工程１．（図４（ａ））
主表面に下地層ＳＩＯが形成された透明基板ＳＵＢ１を用意し、その下地層ＳＩＯの面の全域にわたってポリシリコン層を形成し、フォトリソグラフィ技術による選択エッチング方法を用いて所定のパターンに半導体層ＡＳを形成する。なお、この場合のポリシリコン層はいわゆる真性の半導体層で不純物がドーピングされていないものとなっている。
【００５８】
工程２．（図４（ｂ））
透明基板ＳＵＢ１の上面の全域に前記半導体層ＡＳをも覆ってたとえばＳｉＯ2からなる第１絶縁膜ＧＩを形成する。
【００５９】
工程３．（図４（ｃ））
透明基板ＳＵＢ１の上面の全域にわたってたとえばＴｉＷ層を形成し、フォトリソグラフィ技術による選択エッチング方法を用いて所定パターンにし、ゲート信号線ＧＬおよび保持容量電極配線ＧＬ（保持容量電極ＣＴ）を形成する。
【００６０】
そして、このようなゲート信号線ＧＬ等が形成された側の表面にたとえばイオン打ち込みによって不純物を第１絶縁膜ＧＩの下層の前記半導体層ＡＳにドーピングを行う。
【００６１】
前記半導体層ＡＳは、前記ゲート電極ＧＴが形成されている部分においてこのゲート電極ＧＴがマスクとなって不純物がドーピングされない領域となり、それ以外の領域にて不純物がドーピングされることになる。
【００６２】
すなわち、前記半導体層ＡＳは、ゲート電極ＧＴが形成されている部分にて薄膜トランジスタＴＦＴのチャネル領域が形成され、その両脇にてソース領域およびドレイン領域が形成されるとともに、それ以外の領域にて該薄膜トランジスタＴＦＴのソース領域と接続された保持容量素子Ｃａｄｄの一方の電極が形成されることになる。
【００６３】
工程４．（図５（ｄ））
透明基板ＳＵＢ１の上面の全域に前記保持容量電極ＣＴ等をも覆ってたとえばＳｉＯ2からなる第２絶縁膜ＩＮを形成する。その後、フォトリソグラフィ技術による選択エッチング方法を用いて前記第２絶縁膜ＩＮおよびその下層の第１絶縁膜ＧＩを貫通するコンタクトホールＣＨ1を形成する。
【００６４】
工程５．（図５（ｅ））
透明基板ＳＵＢ１の上面の全域にわたって、たとえばＴｉＷを下地層とするアルミニゥム（Ａｌ）を形成し、フォトリソグラフィ技術による選択エッチング方法を用いて所定のパターンにし、ドレイン信号線ＤＬおよび金属膜１０を形成する。
【００６５】
工程６．（図５（ｆ））
透明基板ＳＵＢ１の上面の全域にわたってたとえばモリブデンシリコン（ＭｏＳｉ）からなる金属層を形成し、フォトリソグラフィ技術による選択エッチング方法を用いて介在層１１を選択的に形成する。
【００６６】
工程７．（図６（ｇ））
透明基板ＳＵＢ１の上面の全域にたとえば樹脂材からなる第３絶縁膜ＰＳＶを形成する。その後、フォトリソグラフィ技術による選択エッチング方法を用いて前記第３絶縁膜ＰＳＶを貫通するコンタクトホールＣＨ3を形成し、このコンタクトホールＣＨ3から前記介在層１１の一部を露出させる。
【００６７】
工程８．（図６（ｈ））
透明基板ＳＵＢ１の上面の全域にＩＴＯ膜を形成する。その後、フォトリソグラフィ技術による選択エッチング方法を用いて該ＩＴＯ膜を所定のパターンにし、画素電極ＰＩＸを形成する。
【００６８】
この画素電極ＰＩＸは前記コンタクトホールＣＨ3を通して前記介在層１１と接続されることになる。
【００６９】
このように構成された液晶表示装置の製造方法によれば、金属膜１０は反射板として用いられるとともに、保持容量素子Ｃａｄｄの一方の電極として用いられるようになっている。
【００７０】
このため、従来のように反射板として用いられる金属膜と保持容量素子Ｃａｄｄの一方の電極として用いられる金属膜をそれぞれ別の工程として形成する必要がなく、製造工数の低減を図ることができるという効果を奏するようになる。
【００７１】
実施例２．
図７は本発明による液晶表示装置の他の実施例を示す構成図で、同図（ａ）は図２と対応した平面図で、同図（ｂ）は同図（ａ）のｂ−ｂ線による断面図である。
【００７２】
図７において、図２と異なる構成は、反射板の機能を兼ねる金属膜１０が、透過型の画素領域にまで若干延在され、この結果、保持容量素子Ｃａｄｄを構成する電極（ＡＳ、ＣＴ）による第２絶縁膜ＩＮの表面に顕在する段差部を股ぐようにして形成されている。
【００７３】
このようにして形成された液晶表示装置は、反射表示の画像を優先する場合において有益となる。そして、前記段差部での液晶の配向不良による表示劣化は光透過領域における場合よりも光反射領域の場合の方が目視し難いという効果も奏する。
【００７４】
実施例３．
図８は、本発明による液晶表示装置の他の実施例を示す構成図で、同図（ａ）は図２と対応した平面図で、同図（ｂ）は同図（ａ）のｂ−ｂ線による断面図である。
【００７５】
図２の断面図である図１と比較して、異なる構成はゲート信号線ＧＬおよび保持容量電極ＣＴをたとえば反射率の高い材料、たとえばアルミニュウム、銀等で形成し、該保持容量電極ＣＴを反射板として機能させていることにある。
【００７６】
この場合、図１において反射板として機能させた金属膜１０は、半導体層ＡＳと画素電極ＰＩＸとの接続を図るの中継層としての機能しか持たなくなることから、画素領域の中央部にまで延在されておらず、コンタクトホールＣＨ1の周囲に形成されているに留まっている。
【００７７】
保持容量素子Ｃａｄｄは、上述した各実施例の場合と異なり、多段構成となっておらず、第１絶縁膜ＧＩを誘電体膜とし、一方の電極を半導体層ＡＳ、他方の電極を保持容量電極ＣＴとする１段構成となっている。
【００７８】
また、この実施例の場合、金属膜１０は画素領域内に大きく侵入しない程度に小さな面積となっていることから、画素電極ＰＩＸとの接続を良好にする介在層１１は該金属膜１０の全域に形成され、また、ドレイン信号線ＤＬ上にもそれと同一パターンで重畳されている。
【００７９】
このため、２層に形成した各材料層を一回のフォトリソグラフィ技術による選択エッチグ方法を採用でき、製造工数の増大を回避できる効果を奏する。
【００８０】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、その反射板を容量素子の一方の電極と同時に形成できる構成となっていることから製造工程の低減を図ることができる。
【００８１】
また、反射板と画素電極との接続部には選択的に設けた介在層を介してなされる構成となっていることから、反射板として反射率の大きな材料を選択できるとともに、画素電極との接続を信頼性よくできる。
【００８２】
さらに、反射板は画素電極に被覆された絶縁膜の下層に形成する構成となっていることから、この反射板の他の金属との電池作用を発生させ難い構成となり、該電池作用に基づく液晶の劣化を抑制することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す断面図である。
【図２】本発明による液晶表示装置の画素の一実施例を示す平面図で、そのI−I線における断面図は図１に相当する。
【図３】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図４】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図５および図６ともに一つの製造過程を示している。
【図５】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図４および図６ともに一つの製造過程を示している。
【図６】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図４および図５ともに一つの製造過程を示している。
【図７】本発明による液晶表示装置の他の実施例を示す構成図である。
【図８】本発明による液晶表示装置の他の実施例を示す構成図である。
【符号の説明】
ＳＵＢ１……透明基板、ＡＳ……半導体層、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……保持容量電極配線、ＴＦＴ……薄膜トランジスタＴＦＴ、Ｃａｄｄ……保持容量素子、ＰＩＸ……画素電極、１０……金属層（反射板、容量素子の一方の電極）。
【図１】
0004278834.tif 000002
【図２】
0004278834.tif 000003
【図３】
0004278834.tif 000004
【図４】
0004278834.tif 000005
【図５】
0004278834.tif 000006
【図６】
0004278834.tif 000007
【図７】
0004278834.tif 000008
【図８】
0004278834.tif 000009