(57)【特許請求の範囲】
【請求項１】
基板と、
基板の表面上にデポジットされた絶縁層と、
前記絶縁層上に位置され、側壁を有する第１の導体と、
前記第１の導体の上表面と側壁を覆うシリコンナイトライド層であって、前記シリコンナイトライド層は、前記第１の導体の上表面を覆うシリコンナイトライドが前記第１の導体の側壁を覆うシリコンナイトライドと出合う所に四角い肩を有する、前記シリコンナイトライド層と、
前記シリコンナイトライド層の側壁に隣接して配置される第２の導体であって、前記第２の導体は前記シリコンナイトライド層の前記四角い肩を覆いかつ前記基板に接続されている、前記第２の導体と、
を含む集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この出願は、これと同時に出願された出願ＮＯ．６０／０１７、２５８の特許出願に関連する。
この発明は、集積回路半導体装置に関し、より詳細には、半導体装置の構造に関する。
【０００２】
【従来の技術】
６４メガビットＤＲＡＭ装置を形成するための製造プロセスにおいて、側壁ナイトライドのエッチング工程は、ワードラインのような導電性ストリップを覆うシリコンナイトライド、Ｓｉ3 Ｎ4 、の誘電物質層に丸い肩を生じさせる。誘電物質は、ワードラインと他の導電物質、例えばビットラインコンタクトや蓄積ノードコンタクトとの間の分離を維持するのに十分な電気的な絶縁を提供するために、そこに配置される。シリコンナイトライドの丸くされた肩のために、ワードラインの角（コーナー）からビットラインコンタクトあるいは蓄積ノードコンタクトまでの最短距離が、２つの導体の所望の電気的隔離を維持するための極小値である。
【０００３】
【発明が解決しようとする課題】
しかしながら、製造プロセスは、例えば、蓄積ノードコンタクトのエッチング工程を続行する。シリコンナイトライドの丸い肩の形状のために、酸化物／窒化物（ナイトライド）の選択性は、蓄積ノードコンタクトエッチング時に、そのような肩で減少される。その結果として、シリコンナイトライドの厚さは、望ましい極小値未満に減少され、不所望な短絡回路が、ワードラインとビットラインコンタクトまたは蓄積ノードコンタクトとの間で生じるかもしれない。
現在の文献は、シリコンナイトライドをエッチングするためのいくつかの化学的作用を述べている。不活性混合物内で、カーボンフロライド（弗化炭素）ＣＦ4 、サルファーフロライド（弗化硫黄）ＳＦ6 、あるいはナイトラスフロライド（弗化窒素）のいずれかを用いてシリコンナイトライドをエッチングすることの特質及び性質が述べられている。示された情報は、エッチ速度と選択性を含む。側壁シリコンナイトライドの輪郭に関するエッチングの効果を詳述する情報は何もない。しかしながら、この輪郭は、２つの導体間の構造を絶縁する、有益なシリコンナイトライドを開発するために非常に重要であり、このような導体の少なくとも１つは、シリコンナイトライドによって覆われた側壁と上表面を有している。
【０００４】
【課題を解決するための手段】
このような問題は、新規な集積回路によって解決され、この回路は、半導体基板上に、シリコンナイトライドからなる側壁及び上層を有する第１の導電性構造を含む。シリコンナイトライド層は、導電性構造の側壁を覆うシリコンナイトライドが、導電性構造の上表面を覆うシリコンナイトライドと交差する所に比較的四角い肩を有する。第２の導電性構造は、シリコンナイトライド層に向かってデポジットされる。
【０００５】
【発明の実施の形態】
図１を参照すると、部分的に形成された半導体集積回路装置５０の断面が示されている。ｎ型の深いウエル５２は、製造されるべきメモリアレイの配置に従い半導体基板内に注入される。ｐ型のウエル５４もまたメモリアレイに従い基板内に注入される。さらにｐ型ウエル５４と半導体基板の表面５７との間に形成されたボロン・リン（ＢＰ）領域５６がある。他のドープされた領域が、所望の電気回路装置を形成するために基板内に注入され得る。
半導体基板５２の表面５７は、集積回路の他の相互接続素子のためのコンタクトとして使用されるイオン注入領域を含むことができる。基板の表面上には、薄い絶縁物質層６２、例えば二酸化シリコンやシリコンナイトライドがデポジットされる。絶縁物質の比較的厚い領域６３、例えば二酸化シリコンが、ＬＯＣＯＳとして引用される領域のように形成される。
【０００６】
薄い層６２と厚い領域６３上に、集積回路のさらなる素子が形成される。導体６６のいくつかの積み重ね（スタック）があり、これらのスタックは、トランジスタゲート構造と、他の導電通路あるいは導電ストリップに用いられる。シリコンナイトライド６８の絶縁層が、各導体スタック頂部上に配置される。二酸化シリコンからなる薄い絶縁層６９が、導体６６のスタックあるいは導電ストリップの側壁上に配置される。
図２に示すように、絶縁物質層であるシリコンナイトライド７０が、装置５０の全体上にデポジットされる。
図３には、ビットラインコンタクトホールあるいは蓄積ノードコンタクトホールが、最終的に別の導体を半導体基板の表面に接続するチャンネル７２を形成するために、シリコンナイトライド層７０が全体にエッチバックされた後の断面が示されている。このチャンネル７２は、導体６６の２つのスタック間の位置で、シリコンナイトライド層を介してエッチングされる。
【０００７】
新規なエッチング技術が、処理シーケンスのこの部分に用いられる。このエッチングは、シリコンナイトライドのドライエッチであり、ＬＡＭモデル４４００のエッチャーにおいて２つの個々のステップ（工程）で行われる。
この２つのステップ、つまりシリコンナイトライドエッチプロセスは、導体ストリップの周囲にシリコンナイトライドの望ましい四角い肩、あるいは垂直な側壁の輪郭を成し遂げる。
最初のステップでは、クロライン（塩素）Ｃｌ2 、サルファーフロライド（弗化硫黄）ＳＦ6 、フレオン２３、ＣＨＦ3 、及びヘリウムＨｅが、四角い肩あるいは垂直な側壁のシリコンナイトライド輪郭を達成する異方性エッチを提供するために用いられる。この側壁シリコンナイトライドのエッチング工程は、物理的かつ化学的エッチングの双方の面を用いる。用いられたエッチングメカニズムは、イオン衝撃と、フレオン２３、ＣＨＦ3 、Ｃｌ2 からのポリマー化(polymerization)との組み合わせを含む。これらの２つのメカニズムの組み合わせは、シリコンナイトライドの異方性エッチを行うことができる。シリコンナイトライドは、優先的に垂直方向に除去され、四角い肩の輪郭を残す。
【０００８】
シリコンナイトライド介してエッチングする最初のステップのための条件は、次の通りである。
【表１】
圧力            ２５５    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ        １．３    ＋／−１０％    ｃｍ
電力            ２０５    ＋／−２０％    ワット
Ｃｌ2             ２５    ＋／−２０％    ｓｃｃｍ
ＳＦ6           １５５    ＋／−２０％    ｓｃｃｍ
Ｈｅ              ６４    ＋／−２０％    ｓｃｃｍ
ＣＨＦ3           １１    ＋／−２０％    ｓｃｃｍ
時間              終点    ＋／−３０％    秒
【０００９】
基部電極は、約２０度Ｃに保持される。最初のステップの結果として、シリコンナイトライドの最終層の実質的な部分が、導体のスタックの頂部から除去されるとともに、モート領域５６の表面までチャンネル７２の下部から除去される。これは異方性エッチングであるため、側壁のシリコンナイトライドは、垂直に配向された面にエッチングされる。ポリマーが、シリコンナイトライドの表面上に形成され、これが、肩でのシリコンナイトライドの除去を遅延させ、比較的四角い肩を残す。シリコンナイトライドの残余が、モート領域の底に残るようにしてもよい。
【００１０】
上述のものの代替的なエッチング混合物として、アルゴンＡｒが、ヘリウムＨｅの代わりに用いることができる。アルゴンは、８０＋／−２０％ｓｃｃｍの量でヘリウムの代わりになるであろう。それ以外は、エッチング条件は前述した通りである。
フレオン２３、ＣＨＦ3 、及びヘリウムＨｅの混合物が、第２エッチングステップに使用され、第１ステップの結果生じた側壁シリコンナイトライドの四角い肩あるいは垂直な輪郭を維持し、他方、トポグラフィによるシリコンナイトライドの残余を除去する。このステップは、モート領域に穴が形成されることを防ぐために物理的作用の最小をもって起こる。
【００１１】
シリコンナイトライドを介してエッチングする第２ステップのための条件は、次の通りである。
【表２】
圧力            ２００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ        １．５    ＋／−１０％    ｃｍ
電力            １３０    ＋／−２０％    ワット
Ｃｌ2               ０    ＋／−２０％    ｓｃｃｍ
ＳＦ6               ０    ＋／−２０％    ｓｃｃｍ
Ｈｅ            １３０    ＋／−２０％    ｓｃｃｍ
ＣＨＦ3           ４５    ＋／−２０％    ｓｃｃｍ
時間              終点    ＋／−３０％    秒
【００１２】
基部電極は、約２０度Ｃに保持される。第２ステップの結果として、コンタクトチャンネル７２は、半導体基板の表面５７まで、残存するシリコンナイトライドを介してエッチングされる。再び、ポリマーが生じ、側壁シリコンナイトライドの四角い肩を保護する。ここで、ヘリウムＨｅは不活性ガスであることに留意すべきである。他の不活性ガス、例えばアルゴンＡｒや窒素Ｎ2 のようなものは、ヘリウムに置き換えることができる。アルゴンは、１３０＋／−２０％ｓｃｃｍの量でヘリウムに置き換えられるであろう。さもなくば、エッチング条件は、第２ステップのために前述した通りにすべきである。
図３は、上述した側壁シリコンナイトライドのエッチング工程後の装置５０の断面でのチャンネル７２の輪郭を示す。チャンネル７２は、以下に説明するように、その後形成されるべきビットラインノードあるいは蓄積ノードに、ソース／ドレイン領域を接続するための空間を提供する。
【００１３】
図４を参照すると、絶縁物質層８０、例えば二酸化シリコンやシリコン酸化物ＳｉＯｘが、集積回路装置５０の全表面上にデポジットされている状態が示されている。このプロセス工程は、低圧化学蒸着（ＬＰＣＶＤ）によって、ＴＥＯＳつまりテトラエチル・オルソシィケイト（tetraethyl orthosilicate）、
Ｓｉ（ＯＣ2 Ｈ5 ）4 、から行うことができる。
図５に示すように、ＴＥＯＳがデポジットされた後、装置５０の全体がボロン・リン・シリコン・ガラス（ＢＰＳＧ）８２によって覆われ、水平な表面８４を形成する。これは、絶縁物質である。
【００１４】
図６には、ポリシリコンのハードマスク物質８６が、ＢＰＳＧ８２の頂部にデポジットされていることが示されている。フォトレジスト８８がデポジットされ、そして、これは、ハードマスク８６、ＢＰＳＧ物質８２及びシリコン酸化物（ＳｉＯｘ）物質８０を介して、基板表面５７までコンタクトチャンネルを下方に形成するためにパターン化される。チャンネルは、蓄積ノードコンタクトあるいは他の所望の導体を提供するために位置決めされる。これらの模範的なコンタクトチャンネルは、ゲート電極あるいは他の導電ラインを形成する導体６６のスタック間に作られるべきものである。
図７は、フォトレジスト物質８８によって露出されたままの領域において、ポリシリコンのハードマスク物質８６がエッチング除去された後の装置５０の断面を示す。このドライエッチ操作は、ポリシリコンハードマスクを介して開始され、ＢＰＳＧ８２の表面で停止される。
【００１５】
図８に示されるように、フォトレジスト物質は除去され、ＢＰＳＧ物質８２の表面上にパターン化されたハードマスク物質８６が残される。ハードマスクを介しての開口が、標準的な断面で装置５０の底にチャンネルを形成するためにパターン化される。
図９は、半導体基板の表面までＢＰＳＧとＴＥＯＳを介して酸化物エッチングする集積回路構造５０の断面を示す。この酸化物エッチングは、異方性ドライエッチングであり、ＢＰＳＧを除去してそこに垂直な壁９０を残し、かつ、ＴＥＯＳからデポジットされたシリコン酸化物を除去してその下に位置するシリコンナイトライドの垂直な壁９２を残す。ＴＥＯＳからデポジットされたシリコン酸化物は、下方に位置するシリコンナイトライド７０から選択的にエッチングされ、シリコンナイトライド側壁７０に比較的四角い肩を維持する。その結果、積層された導体層６６を覆うシリコンナイトライドの側壁７０と頂部６８の厚さは、チャンネル９６に形成されるべきコンタクトプラグから導電物質６６の積層間の短絡を阻止するための望ましい絶縁を提供する。この酸化物エッチングは、２つのエッチングステップで達成される。
【００１６】
この酸化物エッチの第１ステップのための条件は、以下の通りである。
【表３】
圧力            １００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ          １１    ＋／−１０％    ｃｍ
電力                ０    ＋／−２０％    ワット
ＣＯ                ０    ＋／−２０％    ｓｃｃｍ
Ａｒ            ６００    ＋／−２０％    ｓｃｃｍ
Ｃ4 Ｆ8             ２    ＋／−２０％    ｓｃｃｍ
ＣＦ4               ５    ＋／−２０％    ｓｃｃｍ
後部圧力
（中心）          ２０                    ｔｏｒｒ
（端部）        ７．５                    ｔｏｒｒ
【００１７】
基部電極は、約２０度Ｃに保持される。この第１ステップの結果として、シリコン酸化物の実質的な部分は、蓄積ノードコンタクトホールのために除去される。酸化物を介しての第２ステップエッチングのための条件は、以下の通りである。
【表４】
圧力            １００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ          １１    ＋／−１０％    ｃｍ
電力          １５００    ＋／−２０％    ワット
ＣＯ            １５０    ＋／−２０％    ｓｃｃｍ
Ａｒ            ６００    ＋／−２０％    ｓｃｃｍ
Ｃ4 Ｆ8             ２    ＋／−２０％    ｓｃｃｍ
ＣＦ4               ５    ＋／−２０％    ｓｃｃｍ
後部圧力
（中心）          ２０                    ｔｏｒｒ
（端部）        ７．５                    ｔｏｒｒ
【００１８】
基部電極は、約２０度Ｃに保持される。第２ステップの結果として、蓄積ノードコンタクトホールは、半導体基板の表面までエッチングされる。いかなるシリコン酸化物残余も除去される。ここで、アルゴンは不活性ガスであり、それ故、それゆえヘリウムあるいは窒素がこれに置き換えられることに留意すべきである。
その後、図１０に示すように、ポリシリコン１００が半導体構造の全頂部にデポジットされ、その後に形成されるべき蓄積ノードコンタクトプラグを形成するためにチャンネル９６を完全に充填する。ポリシリコン１００の表面は、比較的平坦な面であるように仕上げる。
【００１９】
図１１を参照する。同図には、ポリシリコンのエッチバック後の集積回路構造５０の断面が示されている。このエッチングは、図１０に示すポリシリコン層１００の一部と層８６を除去する。ここで、図１１において、ポリシリコン１０２が、その後プラグに形成されるべき蓄積ノードプラグコンタクト領域９６に残ることに留意すべきである。このポリシリコンのエッチングは、ＢＰＳＧ物質８２で止める。
図１２は、ＢＰＳＧ物質８２と残存するポリシリコン１０２上への酸化物１０４のデポジット後の集積回路装置５０の断面を示す。酸化物デポジション１０４とＢＰＳＧ物質はともに酸化物であるので、以後これらの層は、引き続く図及び説明の双方において１つの層として取り扱われる。こうした１つの層は、ＢＰＳＧ物質層８２として引用される。
図１３は、ポリシリコン層１０６がＢＰＳＧ物質層８２上にデポジットされた後の装置５０の断面を示す。
【００２０】
図１４には、ポリシリコン１０６上にデポジットされ、そして基板５２の表面５７とのビットラインコンタクトのためのホールを開口するためにパターン化されたフォトレジストマスク１１０が示されている。
図１５を参照すると、マスク１１０は、ＢＰＳＧ物質８２の表面までポリシリコン層１０６を介してポリシリコンドライエッチングを行うステップに用いられる。
図１６には、図１５のフォトレジストマスク１１０の除去を伴う集積回路装置５０の断面が示されている。こうして、集積回路装置５０には、ポリシリコン１０６のハードマスクが残される。ハードマスクを介してのホールは、次のビットラインコンタクトが形成されるべきホールをエッチングするためのパターンを作成する。
【００２１】
図１７は、異方性のシリコン酸化物ドライエッチング工程が行われた後の装置５０の断面を示す。シリコン酸化物８２は、ビットラインが基板と接続形成されるように、半導体基板５２の表面５７にいたるまでエッチング除去される。この結果として生じるビットラインコンタクトホール１１２が開口されると、ビットラインを形成することができる。ここで、ビットラインコンタクトホール１１２のシリコンナイトライド側壁が実質的に四角い肩に維持されていることに留意すべきである。従って、シリコンナイトライド７０は、導電物質６６と形成されるべきビットラインとの間の短絡を防ぐために十分な絶縁を提供する望ましい厚さを維持する。このシリコン酸化物ドライエッチは、図９の工程に関して説明された２つのステップと同様である。
【００２２】
図１８を参照すると、集積回路装置５０の断面は、ハードマスク１０６の表面上に置かれた２つの追加の物質層を含む。最初に、ポリシリコン層１１４が全体にデポジットされる。特に、ポリシリコン層１１４は、半導体基板５２の表面５７と接触するビットラインコンタクトホール１１２の底にデポジットされる。ポリシリコン層１１４の表面上には、全体にデポジットされたタングステンシリサイド層１１６がある。タングステンシリサイド層１１６は、ビットラインコンタクトホール内の下部までポリシリコン上にデポジットされる。
図１９は、タングステンシリサイド層１１６の頂部に配置され、そしてタングステンシリサイド１１６と２つのポリシリコン層１１４、１０６を含むビットライン構造を形成するためにパターン化されたフォトレジスト１２０を示す。結果として生じるビットラインは、基板の表面５７でソース／ドレイン領域と接続する。
【００２３】
図２０を参照すると、タングステンとポリシリコンのドライエッチングを伴う装置５０の断面が示されている。タングステンシリサイド層１１６、ポリシリコン１１４及びポリシリコンハードマスク１０６だけがエッチング除去され、フォトレジスト１２０の下にビットライン構造が残る。
ビットラインが形成された後の図２１に示すように、次の工程は、ビットライン構造の表面から図２０のフォトレジスト１２０を除去することである。
図２２は、次の２つの処理工程後の結果を示す。２つの工程において、絶縁物質が全上表面上にデポジットされる。最初の工程では、約１０００オングストロームの厚さのシリコン酸化物層１２２が、装置５０の全表面上にＴＥＯＳからデポジットされる。次に、約２５０オングストロームの厚さのシリコンナイトライド層１２４が、シリコン酸化物層１２２の表面上にデポジットされる。これら２つの物質層は、共に全体のビットライン構造を覆う絶縁物質を形成する。
【００２４】
図２３では、装置５０の全体上を約５０００オングストロームの厚さの別のシリコン酸化物１２６がデポジットされた後の結果が示されている。その際、装置は約８５０度Ｃで約２０分間アニールされる。シリコン酸化物層１２６はエッチバックされ、比較的平坦な表面で約５００オングストロームの層を残す。そして、シリコン酸化物層１２８が、ＴＥＯＳから全体に約５００オングストロームの厚さでデポジットされる。
その後、図２４に示すように、ポリシリコン層１３０が装置５０の全体上に約２０００オングストロームの厚さにデポジットされる。
図２５に示すように、フォトレジストマスク１３２がデポジットされ、そして蓄積ノードコンタクト１０２に対する蓄積キャパシタコンタクトのための開口１３４の位置が形成される。
図２６には、次の蓄積ノードコンタクト１０２と接触する蓄積キャパシタコンタクトの処理・形成のためにポリシリコン層１３０を介してホール１３６を開口するポリシリコンドライエッチを伴う装置５０の断面が示されている。
【００２５】
図２７を参照すると、図２６のフォトレジストマスク１３２が除去された後の装置５０の断面が示されている。ポリシリコン層は、蓄積キャパシタを蓄積ノードプラグ１０２に下部で接続させるために、酸化物を介してホールを形成するための開口あるいはホール１３６を有するハードマスク形態を維持する。
図２８は、二酸化シリコンのドライエッチを伴う装置５０の断面を示す。このエッチは、ハードマスク１３０のホール下に、蓄積ノードプラグ１０２の上表面への全ての通路であるホール１３８を生じさせる。このエッチは、図９の工程に関して説明した２段階エッチと同様である。
図２９には、図２８の装置５０の全頂部に約７００オングストロームの厚さにデポジットされたポリシリコン層１４０が示されている。
図３０を参照すると、装置５０の全頂部に、シリコン酸化物層１４２がＴＥＯＳから約５０００オングストロームの厚さにデポジットされている。
図３１に示すように、フォトレジストマスク１４４がデポジットされ、そしてシリコン酸化物層１４２の頂部に形成される。
【００２６】
図３２は、シリコン酸化物のメサ１５０の頂部にフォトレジスト物質１４４を残すシリコン酸化物層１４２のドライエッチを伴う装置５０の断面を示す。
図３３を参照すると、この断面は、フォトレジストマスクがシリコン酸化物のメサ１５０の頂部から除去された後の装置５０を示すものである。
図３４に示すように、導電性のポリシリコン層１５２が図３３の装置５０の全上表面上にデポジットされる。こうして、ポリシリコン層は、メサ１５０の側壁及び頂部を覆う。メサ１５０と他の領域との間で、ポリシリコン１５２は蓄積ノードコンタクトプラグ１０２と接続されるポリシリコン層１４０と接触する。
図３５は、ポリシリコン層１５２のエッチバックを伴う図３４の部分断面図である。ここで、ポリシリコンは、メサ１５０の頂部からエッチング除去されるとともにメサ間の水平な面からも除去されることに留意する。エッチバックプロセスは、メサ１５０の各々にポリシリコンの側壁被覆を残す。これらのポリシリコン側壁１５２は、ポリシリコン層１４０を介して蓄積ノードコンタクトプラグ１０２に接続される。
【００２７】
図３６を参照すると、この断面は、シリコン酸化物エッチ後の図３５の部分を示す。このエッチは、メサ１５０の全てのシリコン酸化物、ポリシリコン層１４０によって囲まれた窪み内の下方の全てのシリコン酸化物及びポリシリコン１５２の側壁間のすべてのシリコン酸化物を除去する。シリコン酸化物が除去されると、残存するポリシリコン１４０、１５２は、たいまつ（トーチ）の断面のように形状形成された断面を有する導電蓄積ノードを形成する。
図３７は、シリコンナイトライドからなる絶縁層１５４のデポジットを伴う図３６の部分断面を示す。シリコンナイトライド層１５４がデポジットされた後、装置５０は、シリコンナイトライド層１５４の頂部にシリコン酸化物１５６を形成するために、酸化プロセスにさらされる。
図３８に示すように、図３７の部分断面は、全頂部上にデポジットされた導電性のポリシリコン層１６０を有している。一連のプロセス工程におけるこの時点で、シリコンナイトライド１５４とシリコン酸化物１５６の絶縁層によって、導電性の蓄積ノードポリシリコン１４０、１５２から分離された導電性のポリシリコン層１６０が存在する。その後、ポリシリコン層１６０は、フィールドプレートに形成される。
【００２８】
長所は、上述の処理工程が、基板表面５７と接続されたビットライン構造１０６、１１４、１１６の形成を完了させたことである。このビットライン構造は、絶縁シリコンナイトライド側壁７０によって導電性ワードライン構造６６から分離されている。蓄積キャパシタ構造１０２、１４０、１５２、１５４、１５６、１６０の形成もまた完了され、そこの導電性コンタクトプラグ１０２が基板表面５７に接続されている。ビットライン層１１４と蓄積ノードコンタクトプラグ１０２は、すべて側壁シリコンナイトライド層７０によって導電性のワードライン構造６６から分離されている。側壁シリコンナイトライド７０は、操作中の不所望の短絡なしに、ビットラインと蓄積ノードコンタクトプラグをワードライン構造から有効に絶縁するのに十分な厚さと比較的四角い上部コーナ（角）とを備えている。
【００２９】
完全な集積回路メモリ装置を製造するプロセスは、最後に述べた工程から継続する。
上述したプロセスは、製造されている集積回路装置内に非常に優れた効果を生じさせる。
また、代替的な模範の製造シーケンスが、所望の集積回路装置を生成するために用いることができる。代替となる模範的なシーケンスは、単一工程で蓄積ノードコンタクトを作るための製造シーケンスとしてみなすことができる。つまり、蓄積ノードコンタクトのための、単一のマスク、エッチ、及び導体のデポジットである。この代替的なシーケンスが、以下に直接説明される。
プロセスの最初のステップは、上述された図１ないし図５に開示されたステップと同様に行われる。シリコンナイトライドに四角い肩と垂直な側壁を残すシリコンナイトライドエッチの長所は、これらの最初のステップに含まれる。本プロセスは、図５の工程の後から続行する。
【００３０】
図３９を参照すると、薄いポリシリコン層８６が酸化物８２上に配置された後の装置５０の断面が示されている。そして、フォトレジスト層２００が、ビットラインコンタクトのためのホールをエッチングするためにフォトマスクに形成される。
図４０は、フォトレジスト２００によって決定されたパターンにポリシリコン８６を介してエッチングする半導体装置の断面を示す。このエッチは、酸化物層８２上に位置するポリシリコンのハードマスク８６を形成する。
【００３１】
図４１には、フォトレジストマスクが除去された後に形成されている集積回路の断面が示されている。ハードマスク８６が残され、望ましいビットラインコンタクトを形成するためにパターン化される。一つのビットラインコンタクトのためのマスク開口が示されているが、図示されない多くの他のビットラインコンタクトの開口が、装置の他の部分に形成され得ることは明らかである。
図４２を参照すると、半導体基板の上表面５７までＢＰＳＧとＴＥＯＳを介して自己整合的に酸化物エッチングされたビットラインコンタクトを伴い製造された装置５０の断面が示されている。この酸化物エッチは異方性ドライエッチであり、ＢＰＳＧを除去してそこに垂直な壁９０を残すとともに、ＴＥＯＳからデポジットされたシリコン酸化物を除去して下に位置するシリコンナイトライドの垂直な壁９２を残す。ＴＥＯＳからデポジットされたシリコン酸化物は、下に位置するシリコンナイトライド７０から選択的にエッチングされて比較的四角い肩をシリコンナイトライド７０の側壁に維持する。この結果、積層された導電層６６を覆うシリコンナイトライド側壁７０及び頂部６８の厚さは、形成されるべきビットラインコンタクトから導電物質の積層６６間の短絡を防ぐのに望ましい絶縁を提供する。この酸化物エッチングは、２つのエッチング工程において達成される。
【００３２】
酸化物エッチの最初のステップのための条件は、次のようである。
【表５】
圧力            １００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ          １１    ＋／−１０％    ｃｍ
電力                ０    ＋／−２０％    ワット
ＣＯ            １５０    ＋／−２０％    ｓｃｃｍ
Ａｒ            ６００    ＋／−２０％    ｓｃｃｍ
Ｃ4 Ｆ8             ２    ＋／−２０％    ｓｃｃｍ
ＣＦ4               ５    ＋／−２０％    ｓｃｃｍ
後部圧力
（中心）          ２０                    ｔｏｒｒ
（端部）        ７．５                    ｔｏｒｒ
【００３３】
基部電極は、約２０度Ｃに保持される。第１工程の結果として、シリコン酸化物の実質的な部分は、ビットラインコンタクトホールのために除去される。
酸化物を介してのエッチングする第２ステップのための条件は、次のようである。
【表６】
圧力            １００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ          １１    ＋／−１０％    ｃｍ
電力          １５００    ＋／−２０％    ワット
ＣＯ            １５０    ＋／−２０％    ｓｃｃｍ
Ａｒ            ６００    ＋／−２０％    ｓｃｃｍ
Ｃ4 Ｆ8             ２    ＋／−２０％    ｓｃｃｍ
ＣＦ4               ５    ＋／−２０％    ｓｃｃｍ
後部圧力
（中心）          ２０                    ｔｏｒｒ
（端部）        ７．５                    ｔｏｒｒ
【００３４】
基部電極は、約２０度Ｃに保持される。第２ステップの結果として、コンタクトホールは、半導体基板の上表面に至るまでエッチングされる。いかなるシリコン酸化物残さも除去される。ここで、アルゴンは不活性ガスであり、それ故、ヘリウムあるいは窒素がこれに置き換えられることに留意すべきである。
このようなエッチは、酸化物層８２の領域と酸化物層８０の部分、つまりハードマスク８６のビットラインコンタクト開口によって露出された領域をエッチング除去するために続けられる。ここで、層８０と層８２は、シリコン基板の上表面を露出させるために、直角に下方にエッチングされることに留意すべきである。このため、形成されるべきビットラインコンタクトは、シリコン基板の上表面に直接接続することができる。
【００３５】
四角い側壁ナイトライドの重要な長所は、図４２に明らかなように、ビットラインコンタクトエッチに対して非常に多くのもを与える。これらの四角い肩によって、シリコンナイトライド７０の望ましい最小限度の厚さは、ビットラインコンタクトホール内に形成されるべき導電性ビットラインコンタクトから導電層６６が所望に電気的隔離されることを満足させ、あるいは卓越させることを保証する。
図４３では、図４２のハードマスク物質８６が除去された後の装置５０の断面が示されている。
【００３６】
その後、図４４に示すように、７００オングストロームのポリシリコン層２０２は、酸化物上に配置されるとともに、基板上表面と電気的な接続を形成するビットラインコンタクトホール内にも配置される。それから、８００オングストロームのタングステンシリサイド２０４が、ポリシリコン層２０２の全上表面上にデポジットされる。このタングステンシリサイド層もまたビットラインコンタクトホールの一部を埋める。
図４５に示すように、フォトレジスト物質層２０８がタングステンシリサイド２０４の頂部にデポジットされ、蓄積ノードコンタクトホールを開口するためにマスクに形成される。
その後、図４６に示すように、露出されたポリシリコン層２０２とタングステンシリサイド層２０４の部分がエッチング除去され、ここが、蓄積ノードコンタクトが形成されるべき所である。エッチング工程の完了時に、フォトレジストマスク物質２０８が除去される。
【００３７】
図４７は、２つの絶縁物質層が全体にデポジットされた後の装置５０の断面を示す。最初に、１０００オングストロームのＴＥＯＳからデポジットされた酸化物層２１２が全体に形成される。次に、２５０オングストロームのシリコンナイトライド層２１４が、酸化物層２１２の頂部上に配置される。
その後、図４８に示すように、２つの追加の絶縁層が全体にデポジットされる。最初の絶縁層は、５０００オングストロームのＢＰＳＧのデポジット層２１６である。もう一つ絶縁層２１８が、ＢＰＳＧのデポジット層の頂部上にデポジットされる。絶縁層２１８は、ＴＥＯＳからのＨＬＤデポジット２１８であることができる。
図４９には、シリコン基板の上表面まで絶縁層を介して蓄積ノードコンタクトホールを開口するためにフォトマスクに形成されたフォトレジスト層２２０を有する装置５０の断面が示されている。シリコン酸化物エッチは、２つのステップで行われる。
【００３８】
この酸化物エッチの最初のステップのための条件は、次のようである。
【表７】
圧力            １００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ          １１    ＋／−１０％    ｃｍ
電力                ０    ＋／−２０％    ワット
ＣＯ            １５０    ＋／−２０％    ｓｃｃｍ
Ａｒ            ６００    ＋／−２０％    ｓｃｃｍ
Ｃ4 Ｆ8             ２    ＋／−２０％    ｓｃｃｍ
ＣＦ4               ５    ＋／−２０％    ｓｃｃｍ
後部圧力
（中心）          ２０                    ｔｏｒｒ
（端部）        ７．５                    ｔｏｒｒ
【００３９】
基部電極は、約２０度Ｃに保持される。第１ステップの結果として、酸化物の実質的な部分が蓄積ノードコンタクトホールから除去される。
酸化物を介してエッチングする第２ステップのための条件は、次の通りである。
【表８】
圧力            １００    ＋／−２０％    ｍ  ｔｏｒｒ
ギャップ          １１    ＋／−１０％    ｃｍ
電力          １５００    ＋／−２０％    ワット
ＣＯ            １５０    ＋／−２０％    ｓｃｃｍ
Ａｒ            ６００    ＋／−２０％    ｓｃｃｍ
Ｃ4 Ｆ8             ２    ＋／−２０％    ｓｃｃｍ
ＣＦ4               ５    ＋／−２０％    ｓｃｃｍ
後部圧力
（中心）          ２０                    ｔｏｒｒ
（端部）        ７．５                    ｔｏｒｒ
【００４０】
基部電極は、約２０度Ｃに保持される。第２ステップの結果として、蓄積ノードコンタクトホールが基板表面に至るまでエッチングされる。ここで、アルゴンは不活性ガスであり、ヘリウムあるいは窒素がこれに置き換えることができることに留意すべきである。
図５０を参照すると、シリコン基板物質の上表面までいくつかの酸化物層を介して蓄積ノードコンタクトホールを自己整合的に異方性エッチングした後の図４９の集積回路装置の断面が示されている。この蓄積ノードコンタクトのための酸化物エッチは、１つのマスク工程で成し遂げられる。引き続き、コンタクト物質が、半導体基板物質と直接のコンタクトを形成するためにデポジットされる。ここで、酸化物エッチは、導電層６６に隣接するシリコンナイトライド側壁の絶縁７０を保つことに留意すべきである。シリコンナイトライド側壁絶縁７０は、それらの四角い肩と望ましい絶縁の厚さを保持する。
【００４１】
図５１は、図５０に示される自己整合エッチング工程後にポリシリコン層２２２を全表面上へデポジションした装置の断面を示す。ポリシリコン層２２２が形成された後、厚いシリコン酸化物層２２６が全体にデポジットされる。シリコン酸化物２２６のデポジットは、ポリシリコン層２２２の全表面を覆い、また蓄積ノードコンタクトホールの残りを充填することを含む。
図５２には、フォトレジスト物質層がデポジットされ、そして蓄積セルキャパシタのための蓄積プレート部分に導体を形成するためにパターン化された後の図５１の装置の断面が示されている。
図５３は、シリコン酸化物層２２６の異方性エッチと図５２のフォトレジストマスク２２８の除去を伴う図５２の装置の断面を示す。
図５４を参照すると、ポリシリコン層２３０が図５３の装置の全頂部上にデポジットされる。ここで、ポリシリコン２３０は、シリコン酸化物メサ２２６の頂部とそれらのメサの側壁を覆うことに留意すべきである。ポリシリコン２３０は、蓄積ノードコンタクトを形成するポリシリコン層２２２と接触する。
【００４２】
図５５には、図５４のポリシリコン層２３０の異方性エッチ後の図５４の装置が示されている。図５５では、メサ２２６の側壁に位置されたポリシリコン２３０がその場所に残り、他方、ポリシリコン２３０の水平部分がエッチング除去されている。ここで、側壁ポリシリコン２３０は、蓄積ノードコンタクトを形成するポリシリコン層２２２と直接に接触する状態を維持していることに留意すべきである。側壁ポリシリコン２３０は、形成されている蓄積セルキャパシタの蓄積プレートの主要部分を形成する。
図５６を参照すると、酸化物２２６がエッチング除去された後の図５５の半導体装置の断面が示されている。導電性のポリシリコン層２３０及び２２２の残存部分は、トーチ（たいまつ）状断面を有する蓄積ノードプレートを形成するよう形状形成される。
【００４３】
図５７は、酸化物絶縁層２３４、絶縁層２３６、及びポリシリコン導電層２４０のデポジットを伴う図５６の半導体装置の断面を示す。ポリシリコン層２４０は、半導体装置５０のアレイのためのセル蓄積キャパシタのフィールドプレートを形成する。
図５８を参照すると、上述した２つの集積回路製造プロセスによって形成された長所を持つ構造の断面が示されている。半導体基板３００は、基板３００の上主表面のほとんどを覆う薄い絶縁物質層３０４、例えばシリコン酸化物を有する。導電性物質３１０、３１２、３１４、３１６が、絶縁物質層３０４上に作られる。導電性物質３１０と３１４は、ポリシリコンであることができる。導電性物質３１２と３１６は、これと異なるもので、より導電性の物質、例えばタングステンシリサイドであることができる。これらの導電性物質がパターン形成されるとき、それらは、典型的に、側壁が上面と出合う位置で、比較的シャープな、ほぼ直角のコーナに残される。
【００４４】
シリコンナイトライド３２０、３２２の被覆は、導電性物質３１０、３１２、３１４、３１６の２つに分離された領域の各々を覆う。ここで、導電性コンタクトのためのホールが、２つの側壁３２６と３２８間でエッチングされた後、シリコンナイトライド３２０、３２２の側壁３２６、３２８は、実質的に垂直であるということに留意すべきである。シリコンナイトライド３２０、３２２の上面３３２、３３４は実質的に平坦な面である。このため、シリコンナイトライドの上面３３２、３３４との側壁３２６、３２８のそれぞれの交差は、比較的四角い肩を形成する。
これらの肩は、導電性領域３１０、３１２及び３１４、３１６と、エッチング除去されたコンタクトホールを埋めるためにその後用いられる導電性コンタクト物質３４０との間に、十分な絶縁シリコンナイトライド３２０、３２２が残ることを保証する。
【００４５】
コンタクトの寸法は、この構造では非常に小さく作ることができる。例えば、コンタクト物質の頂部は、約０．３ＭＭ程度に狭くすることができる。半導体基板２００の表面と接触するコンタクト物質の底部は、約０．２ＭＭ程度に狭くすることができる。
図５９は、従来のプロセスシーケンスに従い形成された集積回路装置の断面を示す。半導体基板４００は、基板４００の表面上に位置する薄いシリコンナイトライド層４０４を有する。導電性物質４１０、４１２、４１４、４１６は、絶縁性物質４０４上に作られる。導電性物質は、それらの側壁と上表面によって形成された比較的四角い肩を有する。
【００４６】
シリコンナイトライド４２０、４２２の被覆は、導電性物質の分離領域の各々を覆う。コンタクトホールをエッチングする前のシリコンナイトライドのジオメトリのため、及び真の異方性エッチを生成可能とするプロセス条件とエッチング化学作用との正しい組み合わせをエッチングプロセスが持たないために、シリコンナイトライドの側壁と頂部とによって形成された肩がかなり丸くされている。シリコンナイトライド４２０、４２２の丸み及びエッチングの手法が大変ひどいので、コンタクト４４０から導電性物質４１２、４１６を絶縁するために、ほとんどの物質が残されない。その後の酸化物エッチの選択性は、丸みを帯びた肩のために減少される。酸化物エッチと導電性コンタクト物質のデポジット後の短絡回路を防ぐには、不十分な絶縁である。新規な側壁エッチングプロセスの重要な長所は、１つのマスク工程の蓄積ノードコンタクトエッチを可能にすることである。
以上、上記のものは、新しい方法を用いて製造された新規な製造方法及び構造を説明する。これらの方法及び構造は、自明な観点においてなされる他のものとともに、特許請求の範囲内にあるべきものとみなされる。
【００４７】
以上の説明に関し、更に以下の項目を開示する。
（１）  基板と、
基板の表面上にデポジットされた第１の絶縁層と、
第１の絶縁層上に位置され、側壁を有する導体と、
前記導体の上表面と側壁を覆うシリコンナイトライド層であって、該シリコンナイトライドは、前記導体の上表面を覆うシリコンナイトライドが前記導体の側壁を覆うシリコンナイトライドと出合う所に比較的四角い肩を有する、前記シリコンナイトライド層と
を含む集積回路。
【００４８】
（２）  導電性構造６６が、シリコンナイトライドの上層６８と二酸化シリコン側壁６９とともに半導体基板上に形成される。導電体構造６６の側壁を覆うシリコンナイトライドの層７０が、比較的四角の肩を有する導電体頂部のシリコンナイトライド層と交差する。続いてデポジットされる導体は、半導体基板上の導電性構造６６と短絡することなく半導体基板５６の表面と接触する。
【図面の簡単な説明】
【図１】半導体基板上に形成された導電性構造を有するメモリセルアレイと周辺回路の一部の断面図。
【図２】シリコンナイトライド層が全体にデポジットされた後の図１の部分断面図。
【図３】導電性構造の側壁を覆うシリコンナイトライドに比較的四角い肩を残すシリコンナイトライドのドライエッチング後の図２の部分断面図。
【図４】二酸化シリコン層が全体にデポジットされた後の図３の部分断面図。
【図５】ボロン・リン・シリコン・ガラス（ＢＰＳＧ）層が全体にデポジットされた後の図４の部分断面図。
【図６】ボロン・リン・けい素・ガラス層上にデポジットされたポリシリコン層の表面上にフォトレジストマスクが形成された後の図５の部分断面図。
【図７】ハードマスクを形成するためにポリシリコン層がエッチングされた後の図６の部分断面図。
【図８】フォトレジストマスクが除去された後の図７の部分断面図。
【図９】蓄積ノードコンタクトプラグを形成するためのシリコン酸化物エッチを伴う図８の部分断面図。
【図１０】半導体基板の表面と接触するポリシリコンのデポジットを伴う図９の部分断面図。
【図１１】ポリシリコン層とハードマスクポリシリコンがエッチング除去された後の図１０の部分断面図。
【図１２】ＴＥＯＳからのシリコン酸化物層の全体のデポジットを伴う図１１の部分断面図。
【図１３】ポリシリコン層が酸化物の全体上にデポジットされた後の図１２の部分断面図。
【図１４】ポリシリコン層の頂部にパターン化されたフォトレジストマスクを有する図１３の部分断面図。
【図１５】ハードマスクを形成するためのポリシリコンのドライエッチを伴う図１４の部分断面図。
【図１６】フォトレジストマスクが除去され、ポリシリコンハードマスクが残された後の図１５の部分断面図。
【図１７】ビットラインコンタクトホールを形成するためのシリコン酸化物の異方性ドライエッチを伴う図１６の部分断面図。
【図１８】導電性物質が全体にデポジットされた後の図１７の部分断面図。
【図１９】ビットラインを形状形成するためのフォトレジストマスクの形成を伴う図１８の部分断面図。
【図２０】タングステンシリサイド層とポリシリコン層がエッチング除去されて形状形成されたビットラインが残された後の図１９の部分断面図。
【図２１】フォトレジストマスクの除去を伴う図２０の部分断面図。
【図２２】ＴＥＯＳとシリコンナイトライドのデポジションが全体に行われた後の図２１の部分断面図。
【図２３】ＢＰＳＧデポジション及びエッチバックとＴＥＯＳデポジションを伴う図２２の部分断面図。
【図２４】ポリシリコンが全体にデポジットされた後の図２３の部分断面図。
【図２５】蓄積ノードコンタクトプラグへの接続用ホールを開口するためのフォトレジストマスクの形成を伴う図２４の部分断面図。
【図２６】フォトレジストマスク下にハードマスクを形成するためのポリシリコンのドライエッチングを継続する図２５の部分断面図。
【図２７】
フォトレジストマスクの除去後の図２６の部分断面図。
【図２８】蓄積ノードコンタクトプラグの上面までホールを開口するためのシリコン酸化物層を介してのドライエッチングを伴う図２７の部分断面図。
【図２９】ポリシリコンの導電層が全体にデポジットされた後の図２８の部分断面図。
【図３０】ＴＥＯＳからのシリコン酸化物層のデポジットを伴う図２９の部分断面図。
【図３１】フォトレジストがデポジットされ、そしてマスクに形成された後の図３０の部分断面図。
【図３２】フォトレジストマスク下のメサを除くシリコン酸化物のエッチング除去を伴う図３１の部分断面図。
【図３３】フォトレジストマスクの除去を伴う図３２の部分断面図。
【図３４】金属層が全体にデポジットされた後の図３３の部分断面図。
【図３５】金属層をエッチングして、金属の側壁を残存する酸化物メサに残す工程を伴う図３４の部分断面図。
【図３６】酸化物メサと他の露出された酸化物がエッチング除去された後の図３５の部分断面図。
【図３７】シリコン酸化物層とシリコンナイトライド層の全体のデポジットを伴う図３６の部分断面図。
【図３８】導体層として例えばポリシリコンあるいは金属が全体にデポジットされた後の図３７の部分断面図。
【図３９】ビットラインコンタクトホールを形状形成するためにボロン・リン・シリコン・ガラス層の頂部にフォトレジストマスクが形成された後の図３８の部分断面図。
【図４０】ビットラインコンタクトホールのためのハードマスクを作るためにボロン・リン・シリコン・ガラス層を介してエッチングする工程を伴う図３９の部分断面図。
【図４１】フォトレジストの除去後の図４０の部分断面図。
【図４２】ビットラインコンタクトホールのための酸化物エッチを伴う図４１の部分断面図。
【図４３】ボロン・リン・シリコン・ガラス層を除去するエッチを伴う図４２の部分断面図。
【図４４】２つの導電性物質層のデポジットを伴う図４３の部分断面図。
【図４５】ビットラインマスクに形成されるフォトレジスト層のデポジション後の図４４の部分断面図。
【図４６】導電性物質層のエッチとフォトレジストマスクの除去を伴う図４５の部分断面図。
【図４７】２つの絶縁物質層がデポジットされた後の図４６の部分断面図。
【図４８】２つの追加の絶縁物質層のデポジションを伴う図４７の部分断面図。
【図４９】フォトレジスト層がデポジットされ、そして蓄積ノードコンタクトホールを形成するためのマスクに形成された後の図４８の部分断面図。
【図５０】蓄積ノードコンタクトホールの酸化物エッチを伴う図４９の部分断面図。
【図５１】フォトレジストマスクが除去され、導電性物質層がデポジットされ、そして二酸化シリコンが導体上にデポジットされた後の図５０の部分断面図。
【図５２】二酸化シリコンの頂部にマスク形成されたフォトレジストを示す図５１の部分断面図。
【図５３】酸化物エッチとフォトレジストマスクの除去を伴う図５２の部分断面図。
【図５４】導電性物質層が全体にデポジットされた後の図５３の部分断面図。
【図５５】導電性物質層の異方性エッチを伴う図５４の部分断面図。
【図５６】トーチ形状の蓄積ノードコンタクト領域を明瞭にする酸化物ドライエッチ後の図５５の部分断面図。
【図５７】絶縁物質層のデポジションとフィールドプレートとしての導電性物質層のデポジションを伴う図５６の部分断面図。
【図５８】導電性コンタクト領域から適切に絶縁された導電層を有する装置の模範的な断面図。
【図５９】導電性コンタクト領域から不適切に絶縁された導電層を有する従来の装置の断面図である。
【符号の説明】
５７  半導体基板表面
６２  二酸化シリコン層
６６  積層された導体
６８  シリコンナイトライド
６９  二酸化シリコン
７０  シリコンナイトライド
【図１】
0004384733.tif 000002
【図２】
0004384733.tif 000003
【図３】
0004384733.tif 000004
【図４】
0004384733.tif 000005
【図５】
0004384733.tif 000006
【図６】
0004384733.tif 000007
【図７】
0004384733.tif 000008
【図８】
0004384733.tif 000009
【図９】
0004384733.tif 000010
【図１０】
0004384733.tif 000011
【図１１】
0004384733.tif 000012
【図１２】
0004384733.tif 000013
【図１３】
0004384733.tif 000014
【図１４】
0004384733.tif 000015
【図１５】
0004384733.tif 000016
【図１６】
0004384733.tif 000017
【図１７】
0004384733.tif 000018
【図１８】
0004384733.tif 000019
【図１９】
0004384733.tif 000020
【図２０】
0004384733.tif 000021
【図２１】
0004384733.tif 000022
【図２２】
0004384733.tif 000023
【図２３】
0004384733.tif 000024
【図２４】
0004384733.tif 000025
【図２５】
0004384733.tif 000026
【図２６】
0004384733.tif 000027
【図２７】
0004384733.tif 000028
【図２８】
0004384733.tif 000029
【図２９】
0004384733.tif 000030
【図３０】
0004384733.tif 000031
【図３１】
0004384733.tif 000032
【図３２】
0004384733.tif 000033
【図３３】
0004384733.tif 000034
【図３４】
0004384733.tif 000035
【図３５】
0004384733.tif 000036
【図３６】
0004384733.tif 000037
【図３７】
0004384733.tif 000038
【図３８】
0004384733.tif 000039
【図３９】
0004384733.tif 000040
【図４０】
0004384733.tif 000041
【図４１】
0004384733.tif 000042
【図４２】
0004384733.tif 000043
【図４３】
0004384733.tif 000044
【図４４】
0004384733.tif 000045
【図４５】
0004384733.tif 000046
【図４６】
0004384733.tif 000047
【図４７】
0004384733.tif 000048
【図４８】
0004384733.tif 000049
【図４９】
0004384733.tif 000050
【図５０】
0004384733.tif 000051
【図５１】
0004384733.tif 000052
【図５２】
0004384733.tif 000053
【図５３】
0004384733.tif 000054
【図５４】
0004384733.tif 000055
【図５５】
0004384733.tif 000056
【図５６】
0004384733.tif 000057
【図５７】
0004384733.tif 000058
【図５８】
0004384733.tif 000059
【図５９】
0004384733.tif 000060