(57)【特許請求の範囲】
【請求項１】
基板上にＳｉ薄膜を形成する半導体薄膜の形成方法であって，
前記基板上に，Ｉｎ，Ｓｎを含有する金属有機物からなる金属ペーストを，塗布厚さが０．２５μｍより厚く０．５μｍ未満である厚さで塗布する工程と，
前記金属ペーストを塗布した基板を，所定温度，所定時間で焼成して結晶核を形成する工程と，
前記結晶核を形成した基板上に，前記Ｓｉ薄膜を成膜する工程と，
を有することを特徴とする半導体薄膜の形成方法。
【請求項２】
前記焼成温度は，２５０〜４００℃の温度範囲にあることを特徴とする請求項１に記載の半導体薄膜の形成方法。
【請求項３】
前記焼成時間は，４５〜９０分の時間範囲にあることを特徴とする請求項１または２に記載の半導体薄膜の形成方法。
【請求項４】
前記焼成は，１０−５Ｐａ以下の真空度でおこなわれることを特徴とする請求項１，２あるいは３項のうちいずれか１項に記載の半導体薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，半導体薄膜及びその形成方法，半導体薄膜を使用したアモルファスＳｉ太陽電池に関し，さらに詳細には，基板上にＳｉ薄膜を形成する半導体薄膜及びその形成方法，半導体薄膜を使用したアモルファスＳｉ太陽電池に関する。
【０００２】
【従来の技術】
従来において，特にアモルファスＳｉ太陽電池で使用する半導体薄膜の形成方法では，結晶を島状成長させアイランドを形成することで，太陽電池の変換効率が高くなることが知られている。かかる半導体薄膜の製造方法は，以下に示す公報に開示されている。
【０００３】
例えば，特開平０１−１１０７７６号公報では，絶縁性基板あるいは導電性基板上に，高融点金属の薄膜，低融点金属の厚膜を順次に成膜する工程と，前記低融点金属の厚膜上に，半導体の微小結晶粒を堆積させる工程と，前記基板を前記低融点金属の融点温度以上に加熱した上で，徐々に冷却させる工程を含むことを特徴とする半導体多結晶膜の製造方法が開示される。
【０００４】
また，特開平０３−２８０４２０号公報では，ガラス基板上にシリコン薄膜層を形成し，スズ微粒子を有機溶媒に分散させて，なるべくペーストを上記シリコン薄膜上に塗布した後，このガラス基板を２３２℃以上に加熱した後，徐冷することを特徴とする半導体薄膜が開示される。
【０００５】
また，特開平０５−２９４７９３号公報では，基板上に薄膜ダイヤモンドを気相合成するにあたり，基板表面の所定領域に中間層を少なくとも一層形成し，かつ該中間層表面に微粉末ダイヤモンドを圧入し，該微細粉末ダイヤモンドを核としてダイヤモンド薄膜を成長させることを特徴とする薄膜ダイヤモンドの製造方法が開示される。
【０００６】
また，特開平０６−１４０３２７号公報では，微結晶シリコンの核が形成されてなる基板上に成膜されてなることを特徴とするシリコン薄膜が開示される。
【０００７】
また，特開平０７−２９７１２２号公報では，絶縁性表面を有する基板上に，結晶性を有するＳｉ薄膜からなる活性領域が形成された半導体装置であって，該活性領域は，非晶質Ｓｉ薄膜に加熱処理と，レーザ光または強光照射とを行うことにより結晶成長させたものからなる半導体装置が開示される。
【０００８】
【発明が解決しようとする課題】
しかしながら，従来の方法では，平坦な薄膜を一旦形成した後エッチングあるいはレーザアニールなどの方法でアイランドを形成するため，多くの工程数が必要となり製造コストが高くなるので経済的ではない。また，エッチング工程やアニール工程中に，半導体薄膜に不純物が混入する恐れもある。また，従来の方法では，Ｓｉ薄膜の結晶化率が低いため，例えばアモルファスＳｉ太陽電池に使用した場合に変換効率が低くなるという問題がある。
【０００９】
したがって，本発明の課題は，簡易な工程で結晶化率の高い半導体薄膜を得ると共に，不純物の混入を防止することが可能な新規かつ改良された半導体薄膜の形成方法を提供し，さらには，高い変換効率のアモルファスＳｉ太陽電池を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため，請求項１に記載の発明では，基板上にＳｉ薄膜を形成する半導体薄膜の形成方法であって，前記基板上に，Ｉｎ，Ｓｎを含有する金属有機物からなる金属ペーストを，塗布厚さが０．２５μｍより厚く０．５μｍ未満である厚さで塗布する工程と，前記金属ペーストを塗布した基板を，所定温度，所定時間で焼成して結晶核を形成する工程と，前記結晶核を形成した基板上に，前記Ｓｉ薄膜を成膜する工程と，を有することを特徴とする半導体薄膜の形成方法が提供される。前記金属ペーストの塗布厚さが０．２５μｍ以下の膜厚では，焼成工程で結晶核が生成せず，０．５μｍ以上の膜厚では焼成後の結晶核の粒径が１μｍ以上と大きくなりすぎるので好ましくない。
【００１１】
本項記載の発明では，比較的低温の焼成でもサブミクロンの結晶核を基板上に形成できるので，結晶核上にＳｉ薄膜を例えばプラズマＣＶＤ法などにより成膜すると，Ｓｉ薄膜は例えば結晶核を起点として柱状成長してアイランドを形成し，結晶化率の高いＳｉ薄膜を得ることができる。この結果，結晶化率の高いＳｉ薄膜上に，例えばアモルファスＳｉ太陽電池を作製すれば，高い変換効率を得ることができる。さらに，エッチング工程，レーザアニール工程が不要であるので，簡易な製造工程で高性能のＳｉ薄膜を作製することが出来る。また，Ｓｉ薄膜の結晶粒径は，熱処理時間等の条件を変化させることで容易に制御することができる。
【００１２】
また，請求項２に記載の発明のように，前記焼成温度は，２５０〜４００℃の温度範囲にある如く構成すれば，金属ペースト中の有機物が飛んで基板と密着性の良い結晶核を形成することができる。また，請求項３に記載の発明のように，前記焼成時間は，４５〜９０分の時間範囲にある如く構成すれば，金属ペースト中の有機物が飛んで基板と密着性の良い結晶核を形成することができる。
【００１３】
また，請求項４に記載の発明のように，前記焼成は，１０−５Ｐａ以下の真空度でおこなわれる如く構成すれば，金属ペースト中の有機物が飛んで基板と密着性の良い結晶核を形成することができる。
【００２０】
本項記載の発明では，結晶化率の高いＳｉ薄膜上に，例えばアモルファスＳｉ太陽電池を作製すれば，高い変換効率を得ることができる。
【００２６】
本項記載の発明では，結晶化率の高いＳｉ薄膜上に，アモルファスＳｉ太陽電池を作製しているので，高い変換効率を得ることができる。
【００２７】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明および添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２８】
以下，図１を参照しながら，本発明の実施の形態について説明する。図１は，本実施形態にかかる半導体薄膜の形成方法を示す断面工程図である。
【００２９】
まず，図１（ａ）に示すように，例えばＳｉＯ２基板１００上に，金属有機物（ＭＯ），増粘材，有機溶剤からなる金属ペースト１０２を，例えば０．２５〜０．５μｍの厚膜で塗布する。このとき，金属元素として，例えばＳｉ，Ｓｎ，Ａｇ，Ａｕ，Ｎｉ，Ｃｏ，Ｐｔなど一種または複数種類の元素を使用することができる。
【００３０】
このとき，金属ペースト１０２は，例えば略０．３μｍ程度の膜厚とすれば，後工程である焼成工程でサブミクロンの核がＳｉＯ２基板１００上に均一に分布するので，特に好ましい。また，０．２５μｍ以下の膜厚では，焼成工程で結晶核が生成せず，０．５μｍ以上の膜厚では焼成後の結晶核の粒径が１μｍ以上と大きくなりすぎるので好ましくない。
【００３１】
次いで，図１（ｂ）に示すように，金属ペースト１０２を塗布したＳｉＯ２基板１００を，例えば２５０〜４００℃の温度範囲で焼成する。即ち，２５０℃以下の温度では，金属ペースト１０２中の有機物が飛ばずに結晶核が形成しない。また，４００℃以上の温度では，生成した結晶核とＳｉＯ２基板１００との密着性が悪いため生成した結晶核が剥離しやすくなるので好ましくない。
【００３２】
なお，金属ペースト１０２の焼成は，１０−５Ｐａ以下の真空度では金属ペースト１０２中の有機物が飛ばずに結晶核が生成しないので，１０−５Ｐａ以上の真空度で焼成するのが好ましい。
【００３３】
また，金属ペースト１０２の焼成時間は，４５〜９０分であるのが好ましい。４５分より短い時間では，金属ペースト１０２中の有機物が完全に飛ばずに核が生成せず，９０分より長い時間では，生成した結晶核とＳｉＯ２基板１００との密着性が悪いので，結晶核が剥離しやすくなるので好ましくない。
【００３４】
上記条件下で金属ペースト１０２を焼成すると，ＳｉＯ２基板１００表面にはサブミクロンの結晶核が形成される。
【００３５】
次いで，図１（ｃ）に示すように，結晶核が形成されたＳｉＯ２基板１００上に，例えばプラズマＣＶＤ法によりＳｉ薄膜１０４を成膜する。このとき，Ｓｉ薄膜１０４は，結晶核を起点として柱状成長してアイランドを形成し，６０％〜略９５％程度の結晶化率のＳｉ薄膜１０４が形成される。
【００３６】
さらに，高い結晶化率のＳｉ薄膜１０４上に，アモルファスＳｉ太陽電池を作製する。この結果，従来のアモルファスＳｉ太陽電池よりも高い変換効率を得ることができる。
【００３７】
本実施形態においては，比較的低温の焼成でも基板上にサブミクロンの結晶核を形成できるので，結晶核上にＳｉ薄膜を例えばプラズマＣＶＤ法などにより成膜すると，Ｓｉ薄膜は例えば結晶核を起点として柱状成長してアイランドを形成し，結晶化率の高いＳｉ薄膜を得ることができる。この結果，結晶化率の高いＳｉ薄膜上に，例えばアモルファスＳｉ太陽電池を作製すれば，高い変換効率を得ることができる。さらに，エッチング工程，レーザアニール工程が不要であるので，簡易な製造工程で高性能のＳｉ薄膜を作製することが出来る。また，Ｓｉ薄膜の結晶粒径は，熱処理時間等の条件を変化させることで容易に制御することができる。
【００３８】
（参考例１）
実施の形態においては，金属有機物からなる金属ペーストを用いて結晶核を形成し，結晶化率の高いＳｉ薄膜の成長起点としているが，本参考例においては，不連続Ｓｉ結晶膜をＳｉ薄膜の成長起点とする方法を説明する。
【００３９】
以下，図２に基づいて，本参考例にかかる半導体薄膜の形成方法について説明する。図２は，本参考例にかかる半導体薄膜の形成方法を示す断面工程図である。
【００４０】
まず，図２（ａ）に示すように，例えばＳｉＯ２基板２００上に例えばスパッタ法により例えば５０〜１００Åの膜厚で，不連続のアモルファスＳｉ薄膜２０２を成膜する。このとき，５０Å以下の膜厚では，成膜時のアイランド密度制御が困難となり，１００Å以上の膜厚では，連続膜となるので好ましくない。
【００４１】
次いで，図２（ｂ）に示すように，不連続のアモルファスＳｉ薄膜２０２を形成したＳｉＯ２基板２００を，例えば１，０００〜１，２００℃の温度で熱処理して，不連続の結晶性Ｓｉ薄膜２０４を形成する。この不連続の結晶性Ｓｉ薄膜２０４は，図３に示すように，アモルファスＳｉ中に，数十〜数百ｎｍ径の結晶が存在する状態である。
【００４２】
このとき，１，０００℃以下の温度ではアモルファスＳｉ薄膜２０２が結晶化されず，１，２００℃以上の温度では，炉の温度限界，エネルギ消費，コスト高の観点から好ましくない。また，アモルファスＳｉ薄膜２０２の熱処理は，不活性ガスあるいは還元性ガス雰囲気下でおこなうのが好ましい。なお，酸化性ガス雰囲気下では，アモルファスＳｉ薄膜２０２が酸化されてＳｉＯ２膜になるので好ましくはない。
【００４３】
次いで，図２（ｃ）に示すように，不連続の結晶性Ｓｉ薄膜２０４が形成されたＳｉＯ２基板２００上に，例えばプラズマＣＶＤ法によりＳｉ薄膜２０６を成膜する。このとき，Ｓｉ薄膜２０６は，不連続の結晶性Ｓｉ薄膜２０４を起点として柱状成長してアイランドを形成し，結晶化率が６０％〜略９５％程度のＳｉ薄膜２０６が形成される。
【００４４】
さらに，高い結晶化率のＳｉ薄膜２０６上に，アモルファスＳｉ太陽電池を作製する。この結果，従来のアモルファスＳｉ太陽電池よりも高い変換効率を得ることができる。
【００４５】
本項記載の発明では，所定の熱処理により基板上に不連続の結晶性Ｓｉ薄膜が形成されるので，その上に，例えばプラズマＣＶＤ法でＳｉ薄膜を成膜させると，Ｓｉ薄膜は結晶性Ｓｉ薄膜を起点として柱状成長してアイランドを形成するので、結晶化率の高いＳｉ薄膜を形成することができる。この結果，アモルファスＳｉ太陽電池を作製した場合には，高い変換効率が得られる。この結果，結晶化率の高いＳｉ薄膜上に，例えばアモルファスＳｉ太陽電池を作製すれば，高い変換効率を得ることができる。また，Ｓｉ，Ｈ，Ａｒ以外の元素を使用しないので，不純物の混入は極めて少ない。さらに，エッチング工程，レーザアニール工程が不要であるので，簡易な製造工程で高性能のＳｉ薄膜を作製することが出来る。また，Ｓｉ薄膜の結晶粒径は，熱処理時間等の条件を変化させることで容易に制御することができる。
【００４６】
（参考例２）
本実施形態においては，結晶化率の高いＳｉ薄膜を得るための成長起点するために，金属核を基板上に形成する構成を説明する。以下，図４に基づいて，本参考例にかかる半導体薄膜の形成方法について説明する。図４は，本参考例にかかる半導体薄膜の形成方法を示す断面工程図である。
【００４７】
まず，図４（ａ）に示すように，例えばＳｉＯ２基板３００上に例えばスパッタ法により５０〜１００Åの不連続金属膜３０２を成膜する。このとき，５０Å以下の膜厚では，Ｓｉ成膜時のアイランド密度制御が困難となり，１００Å以上の膜厚では，連続膜になるので好ましくない。なお，このとき使用する金属元素は，後工程に悪影響を与えない金属であればその種類は問わない。
【００４８】
次いで，図４（ｂ）に示すように，金属核３０２が形成されたＳｉＯ２基板３００上に，例えばプラズマＣＶＤ法によりＳｉ薄膜３０４を成膜する。このとき，Ｓｉ薄膜３０４は，金属核３０２を起点として柱状成長してアイランドを形成し，，結晶化率が６０％〜略９５％程度のＳｉ薄膜３０４が形成される。
【００４９】
さらに，高い結晶化率のＳｉ薄膜上に，アモルファスＳｉ太陽電池を作製する。この結果，従来のアモルファスＳｉ太陽電池よりも高い変換効率を得ることができる。
【００５０】
以上，本発明に係る好適な実施の形態および参考例について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００５１】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００５２】
【実施例】
上記実施形態に基づいて，半導体薄膜（Ｓｉ薄膜）を形成したので，比較例に基づいて具体的に説明する。
【００５３】
まず，７０５９ガラス基板上に，Ｉｎ，Ｓｎ有機物（ＭＯ）１０ｗｔ％，増粘材２．３ｗｔ％，有機溶剤８７．３％の組成を有し，粘度が２３，０００ｃｐｓの金属ペーストを，ファインパターン用印刷機を使用して，クリアランス：０．９ｍｍ，印圧：１．７５Ｋｇ／ｆ，スキージ角度：７０度，スキージ速度：８０mm／秒，塗布乾燥後膜厚：０．３μｍの条件で塗布した。
【００５４】
次いで，上記金属ペースト塗布基板を，焼成温度：３７０℃，雰囲気：真空度１０−５Ｐａ，焼成時間：６０分の焼成条件で焼成した。焼成後，サブミクロンの結晶核が基板上に均一に分布していることが確認された。
【００５５】
次いで，基板温度：３３０℃，放電電力：３３．５ｍW／ｃｍ２，原料ガスの希釈率：１／４０，原料ガス：ＳｉＨ４，希釈ガス：Ｈ２，放電ガス圧：０．１Ｔｏｒｒの成膜条件で，プラズマＣＶＤ法により上記焼成した基板上にＳｉ薄膜を成膜した。Ｓｉ薄膜が柱状成長することを確認した。
【００５６】
上記により，プラズマＣＶＤ法で成膜したＳｉ薄膜の結晶化率は，９０％であった。また，本実施例による高結晶化率を有するＳｉ薄膜を用いて，アモルファスＳｉ太陽電池を作製し，ソーラーシュミレータによりエアマス１．５の条件で太陽電池の変換効率を測定した。この結果，アモルファスＳｉ太陽電池の変換効率は，１０％であった。
【００５７】
（参考例３）
まず，７０５９ガラス基板上に，成膜温度：１５０℃，放電電力：１０ｍＡ＊４０ｋＶ，放電ガス圧：１０−３Ｐａ，ターゲット：Ｃｕ（４Ｎ）の成膜条件で，スパッタ法により成膜を形成した。表面観察の結果，図５に示すように，Ｃｕアイランドが形成された。なお，図５は，このＣｕアイランドを１０，０００倍で撮影したＳＥＭ写真図である。
【００５８】
次いで，Ｃｕアイランドが形成されている基板を，基板温度：３３０℃，放電電力：３３．５ｍW／ｃｍ２，原料ガスの希釈率：１／４０，放電ガス圧：０．１Ｔｏｒｒ，の成膜条件でプラズマＣＶＤにより，Ｓｉ薄膜を成膜した。
【００５９】
上記により，プラズマＣＶＤ法で成膜したＳｉ薄膜の結晶化率は，９０％であった。また，本実施例による高結晶化率を有するＳｉ薄膜を用いて，アモルファスＳｉ太陽電池を作製し，ソーラーシュミレータによりエアマス１．５の条件で太陽電池の変換効率を測定した。この結果，アモルファスＳｉ太陽電池の変換効率は，１０％であった。
【００６０】
（比較例１）
まず，７０５９ガラス基板上に，基板温度：３３０℃，放電電力：３３．５ｍW／ｃｍ２，原料ガスの希釈率：１／４０，放電ガス圧：０．１Ｔｏｒｒの成膜条件でプラズマＣＶＤ法により，Ｓｉ薄膜を成膜した。成膜したＳｉ薄膜の結晶化率を測定した結果，４０％の結晶化率であった。また，このＳｉ薄膜を用いて，アモルファスＳｉ太陽電池を作製し，ソーラーシュミレータによりエアマス１．５の条件で太陽電池の変換効率を測定した。この結果，アモルファスＳｉ太陽電池の変換効率は，７％であった。
【００６１】
上記に示すように，実施例で得られたアモルファスＳｉ太陽電池の変換効率は，従来例で示した従来のアモルファスＳｉ太陽電池の変換効率と比較して約１．４倍高い変換効率を得ることができた。
【００６２】
【発明の効果】
基板上に，基板上に各種核を有する膜を形成できるので，その上にＳｉ薄膜を形成すれば，各種核を成長起点として柱状成長しアイランドが形成され，高結晶化率のＳｉ薄膜を得ることができる。この結果，高結晶化率の高いＳｉ薄膜を用いて，アモルファスＳｉ太陽電池を作製すると高い変換効率が得られる。
【図面の簡単な説明】
【図１】  本実施形態にかかる半導体薄膜の形成方法を示す断面工程図である。
【図２】  参考例１にかかる半導体薄膜の形成方法を示す断面工程図である。
【図３】  参考例１にかかる不連続の結晶性Ｓｉ薄膜の結晶イメージを示した模式図である。
【図４】  参考例２にかかる半導体薄膜の形成方法を示す断面工程図である。
【図５】  参考例３で形成したＣｕアイランドを１０，０００倍で撮影したＳＥＭ写真図である。
【図１】
0004243002.tif 000002
【図２】
0004243002.tif 000003
【図３】
0004243002.tif 000004
【図４】
0004243002.tif 000005
【図５】
0004243002.tif 000006