(57)【特許請求の範囲】
【請求項１】
入力２値化信号を２系統に分岐し、分岐した双方に遅延処理をして第１および第２の２値化信号を得る第１のステップと、
上記第１の２値化信号の立上りエッジと再生クロック信号との位相を比較して第１の位相誤差信号を得る第２のステップと、
上記第２の２値化信号の立下りエッジと上記再生クロック信号との位相を比較して第２の位相誤差信号を得る第３のステップと、
上記第１の２値化信号の立上りエッジが上記第２の２値化信号の立下りエッジに比較して遅れている場合は、上記第１および第２の位相誤差信号の差の信号に基づいて、上記第１のステップの一方の遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、上記第２の２値化信号の立下りエッジが上記第１の２値化信号の立上りエッジに比較して遅れている場合は、上記第１および第２の位相誤差信号の差の信号に基づいて、当該第１のステップの一方の遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御する第４のステップと、
上記第１および第２の位相誤差信号の和の信号に基づいて、上記再生クロック信号の周波数を制御する第５のステップと
を有するクロック再生方法。
【請求項２】
入力２値化信号を２系統に分岐し、分岐した双方に遅延処理をして第１および第２の２値化信号を得る遅延処理手段と、
再生クロック信号を出力するクロック発生手段と、
上記第１の２値化信号の立上りエッジと上記再生クロック信号との位相を比較して第１の位相誤差信号を得る第１の位相比較手段と、
上記第２の２値化信号の立下りエッジと上記再生クロック信号との位相を比較して第２の位相誤差信号を得る第２の位相比較手段と、
上記第１の２値化信号の立上りエッジが上記第２の２値化信号の立下りエッジに比較して遅れている場合は、上記第１および第２の位相誤差信号の差の信号に基づいて、上記遅延処理手段の一方の上記遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、上記第２の２値化信号の立下りエッジが上記第１の２値化信号の立上りエッジに比較して遅れている場合は、上記第１および第２の位相誤差信号の差の信号に基づいて、当該遅延処理手段の一方の上記遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御する遅延量制御手段と、
上記第１および第２の位相誤差信号の和の信号に基づいて、上記クロック発生手段より出力される上記再生クロック信号の周波数を制御するクロック周波数制御手段と
を備えるクロック再生装置。
【請求項３】
ディスク状記録媒体に光ビームを照射して再生信号を得る信号再生部と、
上記再生信号を２値化信号に変換する２値化部と、
上記２値化信号を用いて再生データの検出を行うデータ検出部とを備え、
上記データ検出部は、
上記第１および第２の２値化信号より再生クロック信号を得るクロック再生手段と、
上記第１および第２の２値化信号より上記再生クロック信号を使用して上記再生データの検出を行うデータ検出手段とを有し、
上記クロック再生手段は、
上記２値化信号を２系統に分岐し、分岐した双方に遅延処理をしてなる第１および第２の２値化信号を得る遅延処理手段と、
再生クロック信号を出力するクロック発生手段と、
上記第１の２値化信号の立上りエッジと上記再生クロック信号との位相を比較して第１の位相誤差信号を得る第１の位相比較手段と、
上記第２の２値化信号の立下りエッジと上記再生クロック信号との位相を比較して第２の位相誤差信号を得る第２の位相比較手段と、
上記第１の２値化信号の立上りエッジが上記第２の２値化信号の立下りエッジに比較して遅れている場合は、上記第１および第２の位相誤差信号の差の信号に基づいて、上記遅延処理手段の一方の上記遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、上記第２の２値化信号の立下りエッジが上記第１の２値化信号の立上りエッジに比較して遅れている場合は、上記第１および第２の位相誤差信号の差の信号に基づいて、当該遅延処理手段の一方の上記遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御する遅延量制御手段と、
上記第１および第２の位相誤差信号の和の信号に基づいて、上記クロック発生手段より出力される上記再生クロック信号の周波数を制御するクロック周波数制御手段とを含むデータ再生装置。
【請求項４】
上記データ検出手段は、上記２値化信号より上記再生クロック信号に同期した同期化データを得る同期化部を有し、
上記同期化部は、
上記再生クロック信号がクロック端子に供給され、その非反転出力端子に上記同期化データが得られるＤフリップフロップと、
上記第１の２値化信号と上記Ｄフリップフロップの反転出力端子に得られる信号との論理積をとる第１のアンド回路と、
上記第２の２値化信号と上記同期化データとの論理積をとる第２のアンド回路と、
上記第１および第２のアンド回路の出力信号の論理和をとり、その出力信号を上記Ｄフリップフロップのデータ端子に供給するオア回路とからなる請求項３に記載のデータ再生装置。
【請求項５】
上記ディスク状記録媒体は、少なくとも、移動層、スイッチング層、メモリ層がこの順に積層されて形成され、上記メモリ層は垂直磁化膜からなり、上記移動層は上記メモリ層に比べて相対的に磁壁抗磁力が小さく磁壁移動度が大きな垂直磁化膜からなり、上記スイッチング層は上記移動層および上記メモリ層よりもキュリー温度の低い磁性層からなる光磁気記録媒体であって、
上記信号再生部は、光ビームを上記光磁気記録媒体に対して相対的に移動させながら上記移動層の側から照射し、上記磁気記録媒体上に上記光ビームのスポットの移動方向に対して勾配を有すると共に少なくとも上記スイッチング層のキュリー温度よりも高い温度領域を有する温度分布を形成することで上記移動層に形成されていた磁壁を移動させ、上記光ビームの反射光の偏光面の変化に対応した再生信号を得る請求項３に記載のデータ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばＤＷＤＤ方式の光磁気ディスクの再生系に適用して好適なクロック再生方法および装置、並びにデータ再生装置に関する。詳しくは、入力２値化信号を２系統に分岐し、一方または双方に遅延処理をして第１および第２の２値化信号を得、第１の２値化信号の立上りエッジと再生クロック信号の位相を比較し、第２の２値化信号の立下りエッジと再生クロック信号の位相を比較し、それぞれの位相誤差信号の和の信号で再生クロック信号の周波数を制御し、それぞれの位相誤差信号の差の信号で上述の遅延処理における遅延量を制御することによって、第１の２値化信号の立上りエッジおよび第２の２値化信号の立下りエッジの双方に同期した再生クロック信号を得るようにしたクロック再生方法等に係るものである。
【０００２】
【従来の技術】
書き換え可能な高密度記録媒体として光磁気記録媒体がある。近年、その中で、少なくとも、移動層、スイッチング層、メモリ層の磁性３層膜からなり、磁性膜温度がスイッチング層のキュリー温度以上となった領域で移動層の磁壁移動が発生して実効的に記録された磁区の大きさが拡大されるようになされた光磁気記録媒体が注目されており（特開平６−２９０４９６号公報参照）、この光磁気記録媒体を取り扱う再生方式はＤＷＤＤ（Domain Wall Displacement Detection）方式と呼ばれている。このＤＷＤＤ方式では、光ビームの光学的な限界分解能以下の周期の微小記録磁区からも非常に大きな信号を再生することが可能であり、光の波長、対物レンズの開口数ＮＡ等を変更することなく高密度化が行える有力な方式の一つである。
【０００３】
このＤＷＤＤ方式に関してさらに詳細に説明する。
光磁気記録媒体１０は、図１２Ａに示すように、移動層１１、スイッチング層１２、メモリ層１３がこの順に積層された交換結合３層膜で構成される。メモリ層１３は大きな磁壁抗磁力を呈する垂直磁化膜からなっている。移動層１１は、小さな磁壁抗磁力を呈し、磁壁移動度が大きな垂直磁化膜からなっている。スイッチング層１２は、移動層１１およびメモリ層１３よりも低いキュリー温度Ｔｓを呈する磁性層からなっている。各層中の矢印１４は、原子スピンの向きを表している。原子スピンの向きが相互に逆向きの領域の境界部には、磁壁１５が形成されている。
【０００４】
記録膜面上を再生用の光ビーム（レーザビーム）１６を利用して局所的に加熱すると、図１２Ｂに示すような温度Ｔの分布が形成され、これに伴って磁壁エネルギー密度σの分布が図１２Ｃに示したように形成される。磁壁エネルギー密度σは一般的に温度が上昇するほど低下するので、最大温度の位置で磁壁エネルギー密度σが最も低くなるような分布になる。この結果、磁壁エネルギー密度σの低い高温側へ移動させようとする磁壁駆動力Ｆ(ｘ)が図１２Ｄに示したように発生する。図１２Ｅは、光ビーム１６のスポット１６Ｐと、スイッチング層１２のキュリー温度Ｔｓよりも高い温度領域１７の位置関係を示している。
【０００５】
媒体１０の温度がスイッチング層１２のキュリー温度Ｔｓよりも低い場所では、各磁性層は互いに交換結合しているため、上述の温度勾配による磁壁駆動力Ｆ(ｘ)が作用しても、メモリ層１３の大きな磁壁抗磁力に阻止されて磁壁１５の移動はおこらない。ところが、媒体１０の温度がキュリー温度Ｔｓよりも高い場所では移動層１１とメモリ層１３との間の交換結合が切断されるため、磁壁抗磁力の小さな移動層１１の磁壁１５は、温度勾配による磁壁駆動力Ｆ(ｘ)で移動可能になる。そのため、光ビーム１６による媒体１０の走査に伴って、磁壁１５がキュリー温度Ｔｓの位置を越えて結合切断領域に侵入した瞬間に、移動層１２の磁壁１５の高温側への移動が起こる。
【０００６】
媒体１０に記録信号に対応した間隔で形成されている磁壁１５が光ビーム１６による媒体の走査に伴ってキュリー温度Ｔｓの位置を通過するたびに、移動層１１の磁壁１５の移動が発生する。これにより、実効的に記録された磁区の大きさが拡大されるため、光ビーム１６の光学的な限界分解能以下の周期の微小記録磁区からも非常に大きな信号を再生することが可能となる。
【０００７】
光ビーム１６が媒体１０を一定速度で走査すると、記録されている磁壁１５の空間的間隔に対応した時間間隔で、上述した磁壁移動が発生する。この磁壁移動の発生は、光ビーム（レーザビーム）１６の反射光の偏光面の変化として検知できる。
【０００８】
なお、図１２Ａに破線で示すように、領域１７の後方からも磁壁移動が発生する。そのため、前方からの磁壁移動による再生信号に上述の後方からの磁壁移動による信号がゴースト信号として重畳される。このゴースト信号に関しては、説明は省略するが、再生磁界の印加や記録膜の工夫によって解決できる。
【０００９】
上述したＤＷＤＤ方式の光磁気ディスク装置は、一般的な光磁気ディスクの記録再生装置とほぼ同様の構成とされる。図１３は、再生系の一部の構成を示している。光学ヘッド（図示せず）からの再生信号ＳMOはイコライザ回路２１に供給されて周波数特性が補償され、そして周波数特性が補償された再生信号ＳMO′は２値化回路２２に供給されて２値化信号Ｓ２に変換される。
【００１０】
２値化回路２２より出力される２値化信号Ｓ２は、データ検出回路２３およびＰＬＬ（phase-locked loop）回路２４に供給される。ＰＬＬ回路２４では、２値化信号Ｓ２の立上りおよび立下りの両エッジに同期したクロック信号ＣＬＫが生成され、このクロック信号ＣＬＫがデータ検出回路２３に供給される。データ検出回路２３では、クロック信号ＣＬＫを使用して、２値化信号Ｓ２よりデータが検出され、再生データＰＤとして出力される。
【００１１】
なお、ＤＷＤＤ方式の光磁気ディスクには、データビット列を例えばＲＬＬ（run length limited）変調ビットに変換し、その後にＮＲＺＩ（Non Return to Zero Inverted）方式、すなわちデータの反転がある箇所を１、反転がない箇所を０とする方式で信号が記録されている。この場合、データ検出回路２３では、例えばＮＲＺＩデータからＮＲＺデータへの変換が行われ、再生データＰＤとしてＲＬＬ変調データが得られる。
【００１２】
ところで、ＤＷＤＤ方式では、記録マークの拡大方向への磁壁移動時と縮小方向への時壁移動時とで光ビーム位置に対する時壁移動開始時刻に差が生じることがある。このため、上述したようにＮＲＺＩ方式で信号が記録される場合、図１４Ｂ，Ｃに示すように、２値化信号Ｓ２の立上りエッジおよび立下りエッジが、クロック信号ＣＬＫに対して異なる位相オフセットを持つことがある。すなわち、２値化信号Ｓ２の立上りエッジはクロック信号ＣＬＫの立下りエッジより位相が遅れ、逆に２値化信号Ｓ２の立下りエッジはクロック信号ＣＬＫの立下りエッジより位相が進んだ状態となることがある。なお、図１４Ａは、イコライザ回路２１より出力される再生信号ＳMO′を示している。
【００１３】
このように２値化信号Ｓ２の立上りエッジおよび立下りエッジがクロック信号ＣＬＫに対して異なる位相オフセットを持つときには、クロック信号ＣＬＫのジッターが増加してデータ検出時の位相マージンが減少し、エラーレートの悪化等の弊害を招くこととなる。
【００１４】
そこで、このような弊害を防止するするため、２値化信号の立上りエッジと立下りエッジに対してそれぞれ別個のＰＬＬ回路を用いてクロック信号を再生してデータ検出を行う方式が提案されている（特開平１０−９２０３９号公報参照）。図１５は、その場合の回路構成例を示している。この図１５において、図１３と対応する部分には同一符号を付して示している。
【００１５】
光学ヘッド（図示せず）からの再生信号ＳMOはイコライザ回路２１に供給されて周波数特性が補償され、そして周波数特性が補償された再生信号ＳMO′は２値化回路２２に供給されて２値化信号Ｓ２に変換される。
【００１６】
２値化回路２２より出力される２値化信号Ｓ２は、データ検出回路２３Ｕ，２３ＤおよびＰＬＬ回路２４Ｕ，２４Ｄに供給される。ＰＬＬ回路２４Ｕでは、２値化信号Ｓ２の立上りエッジに同期したクロック信号ＣＬＫｕが生成され、このクロック信号ＣＬＫｕがデータ検出回路２３Ｕに供給される。データ検出回路２３Ｕでは、クロック信号ＣＬＫｕを使用して、２値化信号Ｓ２よりデータＰＤｕが検出される。
【００１７】
同様に、ＰＬＬ回路２４Ｄでは、２値化信号Ｓ２の立下りエッジに同期したクロック信号ＣＬＫｄが生成され、このクロック信号ＣＬＫｄがデータ検出回路２３Ｄに供給される。データ検出回路２３Ｄでは、クロック信号ＣＬＫｄを使用して、２値化信号Ｓ２よりデータＰＤｄが検出される。そして、これらデータ検出回路２３Ｕ，２３Ｄで検出された２系統のデータＰＤｕ，ＰＤｄがデータ合成回路２５で１系統のデータに合成され、このデータ合成回路２５より再生データＰＤとして出力される。
【００１８】
このような方式では、図１６Ｂ，Ｃ，Ｄに示すように、２値化信号Ｓ２の立上りエッジおよび立下りエッジが、クロック信号ＣＬＫｕ，ＣＬＫｄに対して異なる位相オフセットを持つということが回避される。すなわち、２値化信号Ｓ２の立上りエッジはクロック信号ＣＬＫｕの立下りエッジと一致し、また２値化信号の立下りエッジはクロック信号ＣＬＫｄの立下りエッジと一致した状態となる。したがって、クロック信号ＣＬＫｕ，ＣＬＫｄは安定して得られ、データ検出回路２３Ｕ，２３Ｄでは安定したデータ検出が可能となる。なお、図１６Ａは、イコライザ回路２１より出力される再生信号ＳMO′を示している。
【００１９】
【発明が解決しようとする課題】
しかしながら、上述したように２値化信号Ｓ２の立上りエッジと立下りエッジに対してそれぞれ別個のＰＬＬ回路２４Ｕ，２４Ｄを用いてクロック信号ＣＬＫｕ，ＣＬＫｄを再生してデータ検出を行う方式を採用した場合、以下のような点が問題となる。
【００２０】
すなわち、２つのＰＬＬ回路２４Ｕ，２４Ｄを設けることで回路規模が増大する。また、ほぼ等しい周波数で動作する２つのＰＬＬ回路２４Ｕ，２４Ｄが相互に干渉を起こすことも心配される。さらに、２つのデータ検出回路２３Ｕ，２３Ｄで検出された２系統のデータＰＤｕ，ＰＤｄをデータ合成回路２５で１系統のデータに合成する必要がある。その際の同期合わせは、上述せずも、例えば既知のシンクパターンを利用してパターンマッチングを行うこと等で実現可能であるが、データ検出回路が１つである場合に比べて処理がはるかに複雑になる。
【００２１】
そこで、この発明では、上述した問題点を解決するクロック再生方法等を提供することを目的とする。
【００２２】
【課題を解決するための手段】
この発明に係るクロック再生方法は、入力２値化信号を２系統に分岐し、分岐した双方に遅延処理をして第１および第２の２値化信号を得る第１のステップと、第１の２値化信号の立上りエッジと再生クロック信号との位相を比較して第１の位相誤差信号を得る第２のステップと、第２の２値化信号の立下りエッジと再生クロック信号との位相を比較して第２の位相誤差信号を得る第３のステップと、第１の２値化信号の立上りエッジが第２の２値化信号の立下りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、第１のステップの一方の遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、第２の２値化信号の立下りエッジが第１の２値化信号の立上りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、当該第１のステップの遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御する第４のステップと、第１および第２の位相誤差信号の和の信号に基づいて、再生クロック信号の周波数を制御する第５のステップとを有するものである。
【００２３】
また、この発明に係るクロック再生装置は、入力２値化信号を２系統に分岐し、分岐した双方に遅延処理をして第１および第２の２値化信号を得る遅延処理手段と、再生クロック信号を出力するクロック発生手段と、第１の２値化信号の立上りエッジと再生クロック信号との位相を比較して第１の位相誤差信号を得る第１の位相比較手段と、第２の２値化信号の立下りエッジと再生クロック信号との位相を比較して第２の位相誤差信号を得る第２の位相比較手段と、第１の２値化信号の立上りエッジが上記第２の２値化信号の立下りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、遅延処理手段の一方の遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、第２の２値化信号の立下りエッジが第１の２値化信号の立上りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、当該遅延処理手段の一方の遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御する遅延量制御手段と、第１および第２の位相誤差信号の和の信号に基づいて、クロック発生手段より出力される再生クロック信号の周波数を制御するクロック周波数制御手段とを備えるものである。
【００２４】
この発明においては、入力２値化信号が２系統に分岐され、分岐した双方が遅延処理されて第１および第２の２値化信号が得られる。また、再生クロック信号と第１の２値化信号の立上りエッジとの位相が比較されて第１の位相誤差信号が得られ、同様に再生クロック信号と第２の２値化信号の立下りエッジとの位相が比較されて第２の位相誤差信号が得られる。
【００２５】
そして、第１の２値化信号の立上りエッジが第２の２値化信号の立下りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、第１のステップの一方の遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、第２の２値化信号の立下りエッジが第１の２値化信号の立上りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、当該第１のステップの遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御される。これにより、第１の２値化信号の立上りエッジおよび再生クロック信号の位相関係と、第２の２値化信号の立下りエッジおよび再生クロック信号の位相関係とが等しくなるように制御される。また、第１および第２の位相誤差信号の和の信号に基づいて、上述した再生クロック信号の周波数が制御される。これにより、第１の２値化信号の立上りエッジおよび再生クロック信号の位相関係と、第２の２値化信号の立下りエッジおよび再生クロック信号の位相関係とが逆の関係となるように制御される。
【００２６】
上述した遅延量制御と再生クロック信号の周波数制御とが相俟って、第１の２値化信号の立上りエッジおよび第２の２値化信号の立下りエッジに同期した再生クロック信号が得られる。
【００２７】
また、この発明に係るデータ再生装置は、ディスク状記録媒体に光ビームを照射して再生信号を得る信号再生部と、この再生信号を２値化信号に変換する２値化部と、この２値化信号を用いて再生データの検出を行うデータ検出部とを備えるものであって、データ検出部は、第１および第２の２値化信号より再生クロック信号を得るクロック再生手段と、第１および第２の２値化信号より上記再生クロック信号を使用して再生データの検出を行う単一のデータ検出手段とを有するものである。
【００２８】
そして、クロック再生手段は、２値化信号を２系統に分岐し、分岐した双方に遅延処理をしてなる第１および第２の２値化信号を得る遅延処理手段と、再生クロック信号を出力するクロック発生手段と、第１の２値化信号の立上りエッジと再生クロック信号との位相を比較して第１の位相誤差信号を得る第１の位相比較手段と、第２の２値化信号の立下りエッジと上記再生クロック信号との位相を比較して第２の位相誤差信号を得る第２の位相比較手段と、第１の２値化信号の立上りエッジが第２の２値化信号の立下りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、遅延処理手段の一方の遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、第２の２値化信号の立下りエッジが第１の２値化信号の立上りエッジに比較して遅れている場合は、第１および第２の位相誤差信号の差の信号に基づいて、当該遅延処理手段の一方の遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御する遅延量制御手段と、第１および第２の位相誤差信号の和の信号に基づいて、クロック発生手段より出力される再生クロック信号の周波数を制御するクロック周波数制御手段とからなるものである。
【００２９】
この発明において、クロック再生手段からは、上述したクロック再生方法およびクロック再生装置の発明と同様の作用により、第１の２値化信号の立上りエッジおよび第２の２値化信号の立下りエッジに同期した再生クロック信号が得られる。そのため、データ検出手段では、第１および第２の２値化信号より、この再生クロック信号を使用して、安定した再生データの検出が可能となる。そのため、例えばＤＷＤＤ方式において記録マークの拡大方向への磁壁移動時と縮小方向への時壁移動時とで光ビーム位置に対する時壁移動開始時刻に差が生じ、その差によって２値化信号にエッジシフトを伴う場合であっても、再生データの検出が良好に行われる。
【００３０】
この発明においては、１つのＰＬＬ回路を備えるものである。したがって、２つのＰＬＬ回路を設けることによる回路規模の増大、相互干渉等の問題が発生することはない。また、この発明においては、単一のデータ検出手段で再生データを検出するのみである。したがって、２系統のデータ検出をし、その後に合成して１系統の再生データを得るものでなく、複雑なデータ合成処理を回避することができる。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としてのＤＷＤＤ方式の光磁気ディスク装置１００を示している。このディスク装置１００で取り扱う光磁気ディスク１１１は、ガラスあるいはプラスチックを素材とした基板上に、上述した図１２Ａに示すような光磁気記録媒体１０を記録膜として被着し、さらにその上に保護膜を形成してなるものである。
【００３２】
ディスク装置１００は、上述した光磁気ディスク１１１を回転駆動するためのスピンドルモータ１１３を有している。光磁気ディスク１１１は、記録時および再生時には角速度一定で回転駆動される。スピンドルモータ１１３の回転軸には、その回転速度を検出するための周波数発電機１１４が取り付けられている。
【００３３】
また、ディスク装置１００は、外部磁界発生用の磁気ヘッド１１５と、この磁気ヘッド１１５の磁界発生を制御する磁気ヘッドドライバ１１６と、半導体レーザ、対物レンズ、光検出器等から構成される光学ヘッド１１７と、この光学ヘッド１１７の半導体レーザの発光を制御するレーザドライバ１１８とを有している。磁気ヘッド１１５と光学ヘッド１１７は光磁気ディスク１１１を挟むように対向して配設されている。
【００３４】
レーザドライバ１１８には、後述するサーボコントローラ１４１よりレーザパワー制御信号ＳPCが供給され、光学ヘッド１１７の半導体レーザより出力されるレーザ光のパワーが、記録時には記録パワーＰWとなり、再生時には記録パワーＰWより低い再生パワーＰRとなるように制御される。
【００３５】
データ書き込み時（記録時）には、後述するように磁気ヘッドドライバ１１６にＮＲＺＩデータとしての記録データＤｒが供給され、磁気ヘッド１１５よりその記録データＤｒに対応した磁界が発生され、光学ヘッド１１７からの光ビーム（レーザビーム）との共働により光磁気ディスク１１１に記録データＤｒが記録される。
【００３６】
また、ディスク装置１００は、ＣＰＵ（central processing unit）を備えるサーボコントローラ１４１を有している。このサーボコントローラ１４１には、光学ヘッド１１７で生成されるフォーカスエラー信号ＳFEおよびトラッキングエラー信号ＳTE、さらに上述した周波数発電機１１４より出力される周波数信号ＳFGが供給される。
【００３７】
サーボコントローラ１４１の動作は、後述するシステムコントローラ１５１によって制御される。このサーボコントローラ１４１によって、トラッキングコイルやフォーカスコイル、さらには光学ヘッド１１７をラジアル方向に移動させるためのリニアモータを含むアクチュエータ１４５が制御され、トラッキングやフォーカスのサーボが行われ、また光学ヘッド１１７の半径方向（ラジアル方向）への移動が制御される。また、サーボコントローラ１４１によってスピンドルモータ１１３が制御され、上述したように記録時や再生時に光磁気ディスク１１１が角速度一定で回転するように制御される。
【００３８】
また、ディスク装置１００は、ＣＰＵを備えるシステムコントローラ１５１と、データバッファ１５２と、ホストコンピュータとの間でデータやコマンドの送受を行うためのＳＣＳＩ（Small Computer System Interface）１５３とを有している。システムコントローラ１５１はシステム全体を制御するためのものである。
【００３９】
また、ディスク装置１００は、ホストコンピュータからＳＣＳＩ１５３を通じて供給される書き込みデータに対して誤り訂正符号の付加を行うと共に、後述するデータ復調器１６０の出力データに対して誤り訂正を行うためのＥＣＣ（error correction code）回路１５４と、このＥＣＣ回路１５４で誤り訂正符号が付加された書き込みデータのデータビット列を例えばＲＬＬ変調ビットに変換し、その後にＮＲＺＩデータに変換して記録データＤｒを得るデータ変調器１５５とを有している。
【００４０】
また、ディスク装置１００は、光学ヘッド１１７より得られる再生信号ＳMOの周波数特性を補償するためのイコライザ回路１５６と、このイコライザ回路１５６で周波数特性が補償された再生信号ＳMO′を２値化信号Ｓ２に変換する２値化回路１５７と、この２値化信号Ｓ２より再生データＰＤを検出するデータ検出部１５８と、この再生データＰＤ（例えば、ＲＬＬ変調データ）に対して復調処理をして読み出しデータを得るデータ復調器１６０とを有している。
【００４１】
データ検出部１５８の構成を説明する。図２は、データ検出部１５８の構成例を示している。このデータ検出部１５８は、２値化信号Ｓ２を分岐し、双方に遅延処理をして第１および第２の２値化信号Ｓ２１，Ｓ２２を得る遅延処理手段１７０と、これら第１および第２の２値化信号Ｓ２１，Ｓ２２より再生クロック信号ＣＬＫを得るクロック再生手段１８０と、これら第１および第２の２値化信号Ｓ２１，Ｓ２２より再生クロック信号ＣＬＫを使用して再生データＰＤの検出を行うデータ検出回路（データ検出手段）１９０とを有している。
【００４２】
遅延処理手段１７０について説明する。この遅延処理手段１７０は、２値化信号Ｓ２を遅延させて第１の２値化信号Ｓ２１を得る遅延回路１７１と、２値化信号Ｓ２を遅延させて第２の２値化信号Ｓ２２を得る遅延回路１７２とからなっている。遅延回路１７１は固定の遅延量を持つ遅延回路である。一方、遅延回路１７２は、供給される制御信号の値に応じて遅延量が変化する可変遅延回路であって、ここでは制御信号が大きくなると遅延量が増加し、小さくなると遅延量が減少するものとする。
【００４３】
次に、クロック再生手段１８０について説明する。このクロック再生手段１８０は、再生クロック信号ＣＬＫを出力するクロック発生手段としての電圧制御発振器１８１と、上述した第１の２値化信号Ｓ２１の立上りエッジと再生クロック信号ＣＬＫとの位相を比較して位相誤差信号ＰＥ１を得る位相比較回路１８２Ｕと、上述した第２の２値化信号Ｓ２２の立下りエッジと再生クロック信号ＣＬＫとの位相を比較して位相誤差信号ＰＥ２を得る位相比較回路１８２Ｄとを有している。
【００４４】
また、このクロック再生手段１８０は、位相誤差信号ＰＥ１，ＰＥ１の差の信号ＥＤを得る減算器１８３と、この差の信号ＥＤを上述した遅延回路１７２に制御信号として供給するループフィルタ１８４と、位相誤差信号ＰＥ１，ＰＥ１の和の信号ＥＡを得る加算器１８５と、この和の信号ＥＡを上述した電圧制御発振器１８１に制御信号として供給するループフィルタ１８６とを有している。
【００４５】
図３は、位相比較回路１８２Ｕおよび位相比較回路１８２Ｄの構成を示している。まず、位相比較回路１８２Ｕについて説明する。第１の２値化信号Ｄ２１は直接Ｄフリップフロップ２０１のクロック端子に供給される。このＤフリップフロップ２０１のデータ端子Ｄには電源Ｖccが供給される。また、第１の２値化信号Ｓ２１はＤフリップフロップ２０２のデータ端子Ｄに供給され、このＤフリップフロップ２０２の非反転出力端子Ｑに得られる信号はＤフリップフロップ２０３のデータ端子Ｄおよびアンド回路２０４の入力側に供給される。Ｄフリップフロップ２０２，２０３のクロック端子には再生クロック信号ＣＬＫが供給される。
【００４６】
また、再生クロック信号ＣＬＫおよびＤフリップフロップ２０３の反転出力端子Ｑバーに得られる信号が、それぞれアンド回路２０４の入力側に供給される。また、アンド回路２０４の出力信号はＤフリップフロップ２０１のクリア端子ＣＬＲに供給される。そして、Ｄフリップフロップ２０１の反転出力端子Ｑバーに得られる信号およびアンド回路２０４の出力信号が抵抗器２０５，２０６をもって加算され、位相誤差信号ＰＥ１が得られる。
【００４７】
図４Ａ〜Ｃの波形図を使用して、上述したように構成された位相比較回路１８２Ｕの動作を説明する。図４Ａは第１の２値化信号Ｓ２１、図４Ｂは再生クロック信号ＣＬＫ、図４Ｃは位相誤差信号ＰＥ１を示している。２値化信号Ｓ２１の立上りエッジに同期して、Ｄフリップフロップ２０１の反転出力端子Ｑバーに−１の信号が得られるため、位相誤差信号ＰＥ１は−１となる。そして、その後にくる再生クロック信号ＣＬＫの立上りエッジに同期して、アンド回路２０４の出力側に＋１の信号が得られると共に、Ｄフリップフロップ２０１がクリアされるため、位相誤差信号ＰＥ１は＋１となる。さらに、その直後の再生クロック信号ＣＬＫの立下りに同期して、アンド回路２０４の出力信号は０となるため、位相誤差信号ＰＥ１も０となる。
【００４８】
このように得られる位相誤差信号ＰＥ１を時間平均すると、図中の斜線で示した部分が相殺されることから、再生クロック信号ＣＬＫの立下りエッジが２値化信号Ｓ２１の立上りエッジに対して遅れている場合は負の値となり（矢印Ｑ１部分参照）、進んでいる場合は正の値となり（矢印Ｑ２部分参照）、その大きさは両者の位相差に比例する。
【００４９】
次に、位相比較回路１８２Ｄについて説明する。この位相比較回路１８２Ｄでは、第２の２値化信号Ｓ２２がインバータ２０７で反転された後にＤフリップフロップ２０１のクロック端子およびＤフリップフロップ２０２のデータ端子Ｄに供給される。その他の部分は、上述した位相比較回路１８２Ｕと同様に構成される。
【００５０】
図５Ａ〜Ｄの波形図を使用して、上述したように構成された位相比較回路１８２Ｄの動作を説明する。図５Ａは第２の２値化信号Ｓ２２、図５Ｂは２値化信号Ｓ２２の反転信号、図５Ｃは再生クロック信号ＣＬＫ、図５Ｄは位相誤差信号ＰＥ２を示している。２値化信号Ｓ２２の立下りエッジに同期して、Ｄフリップフロップ２０１の反転出力端子Ｑバーに−１の信号が得られるため、位相誤差信号ＰＥ２は−１となる。そして、その後にくる再生クロック信号ＣＬＫの立上りエッジに同期して、アンド回路２０４の出力側に＋１の信号が得られると共に、Ｄフリップフロップ２０１がクリアされるため、位相誤差信号ＰＥ２は＋１となる。さらに、その直後の再生クロック信号ＣＬＫの立下りに同期して、アンド回路２０４の出力信号は０となるため、位相誤差信号ＰＥ２も０となる。
【００５１】
このように得られる位相誤差信号ＰＥ２を時間平均すると、図中の斜線で示した部分が相殺されることから、再生クロック信号ＣＬＫの立下りエッジが２値化信号Ｓ２２の立下りエッジに対して遅れている場合は負の値となり（矢印Ｑ３部分参照）、進んでいる場合は正の値となり（矢印Ｑ４分部参照）、その大きさは両者の位相差に比例する。
【００５２】
図６Ａは、ループフィルタ１８６の構成を示している。このループフィルタ１８６はローパスフィルタで構成されている。すなわち、入力信号が抵抗器２１１を介して演算増幅器２１４の反転入力端子に供給され、この演算増幅器２１４の非反転入力端子は接地され、その出力側はコンデンサ２１３および抵抗器２１２の直列回路を介して反転入力端子に接続され、そして演算増幅器２１４の出力側より出力信号が得られる。
【００５３】
また、図６Ｂは、ループフィルタ１８４の構成を示している。このループフィルタ１８４は、積分回路で構成されている。すなわち、入力信号が抵抗器２１５を介して演算増幅器２１７の反転入力端子に供給され、この演算増幅器２１７の非反転入力端子は接地され、その出力側はコンデンサ２１３を介して反転入力端子に接続され、そして演算増幅器２１７の出力側より出力信号が得られる。
【００５４】
上述したクロック再生手段１８０においては、位相誤差信号ＰＥ１，ＰＥ２の差の信号ＥＤがループフィルタ１８４を介して遅延回路１７２に制御信号として供給される。そのため、第１の２値化信号Ｓ２１の立上りエッジおよび再生クロック信号ＣＬＫの位相関係と、第２の２値化信号Ｓ２２の立下りエッジおよび再生クロック信号ＣＬＫの位相関係とが等しくなる（ＰＥ１＝ＰＥ２，ＥＤ＝０）ように遅延回路１７２の遅延量が制御される。
【００５５】
また、上述したクロック再生手段１８０においては、位相誤差信号ＰＥ１，ＰＥ２の和の信号ＥＡがループフィルタ１８６を介して電圧制御発振器１８１に制御信号として供給される。そのため、第１の２値化信号Ｓ２１の立上りエッジおよび再生クロック信号ＣＬＫの位相関係と、第２の２値化信号Ｓ２２の立下りエッジおよび再生クロック信号ＣＬＫの位相関係とが逆の関係となる（ＰＥ１＝−ＰＥ２，ＥＡ＝０）ように、再生クロック信号ＣＬＫの周波数が制御される。結局、これら遅延量制御と周波数制御とが相俟って、再生クロック信号ＣＬＫは、第１の２値化信号Ｓ２１の立上りエッジおよび第２の２値化信号Ｓ２２の立下りエッジに同期したものとなる。
【００５６】
図７Ａ〜Ｋの波形図を参照して、クロック再生手段１８０の動作を、さらに詳細に説明する。図７Ａに示すような記録マークに対して、光学ヘッド１１７より図７Ｂに示すような再生信号ＳMOが得られ、この再生信号ＳMOに対応して、イコライザ回路１５６より図７Ｃに示すように波形等化された再生信号ＳMO′が得られ、２値化回路１５７より図７Ｄに示すように２値化された２値化信号Ｓ２が得られる場合を考える。
【００５７】
２値化信号Ｓ２に対して遅延回路１７１，１７２によって一定の遅延が加えられて得られる第１の２値化信号Ｓ２１、第２の２値化信号Ｓ２２は、それぞれ図７Ｅ，Ｆに示すようになる。ここで、２つの遅延回路１７１，１７２の遅延量は初期状態（時間領域Ａ）では等しいものとする。第１の２値化信号Ｓ２１の立上りエッジと、図７Ｇに示すような再生クロック信号ＣＬＫとの位相比較が位相比較回路１８２Ｕで行われ、図７Ｈに示すような位相誤差信号ＰＥ１が得られる。同様に、第２の２値化信号Ｓ２２の立下りエッジと、再生クロック信号ＣＬＫとの位相比較が位相比較回路１８２Ｄで行われ、図７Ｉに示すような位相誤差信号ＰＥ２が得られる。
【００５８】
そして、減算器１８３で、位相誤差信号ＰＥ２より位相誤差信号ＰＥ１が減算され、図７Ｊに示すような差の信号ＥＤが得られる。この場合、斜線部分は相殺されるため、初期状態において、信号ＥＤの時間平均は負の値となる。この差の信号ＥＤが、図６Ｂに示すような回路構成のループフィルタ１８４に入力されると、その出力信号は徐々に増加し、遅延回路１７２の遅延量が増加することになる。
【００５９】
また、加算器１８５で、位相誤差信号ＰＥ１，ＰＥ２が加算され、図７Ｋに示すような和の信号ＥＡが得られる。この和の信号ＥＡは全体の位相誤差を表し、図６Ａに示すような回路構成のループフィルタ１８６を介して再生クロック信号ＣＬＫを出力する電圧制御発振器１８１に制御信号として供給されることで、ＰＬＬ（Phase Lock Loop）が形成される。初期状態（時間領域Ａ）では、この和の信号ＥＡは交互に極性が変化するため、再生クロック信号ＣＬＫのジッタが大きく不安定なものとなる。
【００６０】
このような初期状態（時間領域Ａ）から一定時間が経過した後には、上述したような動作から遅延回路１７２の遅延量は遅延回路１７１の遅延量よりも増加しており、各部の波形は時間領域Ｂに示したように変化する。すなわち、２つの位相誤差信号ＰＥ１，ＰＥ２の差の信号ＥＤおよび和の信号ＥＡの双方とも、時間平均はほぼ０となり、しかも各エッジに対応する位相誤差信号がいずれもゼロまたは非常に小さい値となる。これは、第１の２値化信号Ｓ２１の立上りエッジ、第２の２値化信号の立下りエッジと、再生クロック信号ＣＬＫの立下りエッジとがほぼ一致するように、遅延回路１７２の遅延量および再生クロック信号ＣＬＫの周波数が制御されたことを意味し、ジッタの増加などの問題が回避される。
【００６１】
なお、図７に示す動作例は、初期状態（時間領域Ａ）において２値化信号Ｓ２１の立上りエッジが２値化信号Ｓ２２の立下りエッジに比較して遅れている場合を示したが、逆に初期状態において２値化信号Ｓ２２の立下りエッジが２値化信号Ｓ２１の立上りエッジに比較して遅れている場合には、遅延回路１７２の遅延量が減少する方向に制御され、一定時間が経過した後には同様の作用効果が得られることとなる。
【００６２】
次に、データ検出回路１９０について説明する。このデータ検出回路１９０は、２値化信号Ｓ２１，Ｓ２２より再生クロック信号ＣＬＫに同期化した１系統の同期化データＳＹＤを得る同期化部と、この同期化データＳＹＤを復調してＮＲＺデータとしての再生データＰＤを得る復調部とを有している。
【００６３】
図８は、同期化部の構成例を示している。この図８において、同期化部は、アンド回路１９１，１９２、オア回路１９３およびＤフリップフロップ１９４を有して構成される。遅延回路１７１（図２に図示）より出力される第１の２値化信号Ｓ２１はアンド回路１９２の入力側に供給される。遅延回路１７２（図２に図示）より出力される第２の２値化信号Ｓ２２はアンド回路１９１の入力側に供給される。
【００６４】
また、アンド回路１９１，１９２のそれぞれの出力信号はオア回路１９３の入力側に供給され、このオア回路１９３の出力信号はＤフリップフロップ１９４のデータ端子Ｄに供給される。電圧制御発振器１８１（図２に図示）より出力される再生クロック信号ＣＬＫはＤフリップフロップ１９４のクロック端子に供給される。このＤフリップフロップ１９４の反転出力端子Ｑバーに得られる信号はアンド回路１９２の入力側に供給される。また、このＤフリップフロップ１９４の非反転出力端子Ｑに得られる信号はアンド回路１９１の入力側に供給されると共に、その信号は同期化データＳＹＤとして導出される。
【００６５】
図９Ａ〜Ｇを使用して、上述したように構成されたデータ検出回路１９０の動作を説明する。図９Ａ〜Ｃは、それぞれ図７の時間領域Ｂにおける第１の２値化信号Ｓ２１、第２の２値化信号Ｓ２２および再生クロック信号ＣＬＫを示している。このような状態にあるとき、アンド回路１９１，１９２の出力信号Ｓｂ，Ｓａはそれぞれ図９Ｆ，Ｇに示すように変化し、Ｄフリップフロップ１９４の端子Ｑ，Ｑバーに得られる信号Ｓｃ，Ｓｄはそれぞれ図９Ｄ，Ｅに示すように変化する。そして、Ｄフリップフロップ１９４の非反転出力端子Ｑより、図９Ｄに示すような１系統の同期化データＳＹＤが得られる。
【００６６】
上述したように再生クロック信号ＣＬＫは第１の２値化信号Ｓ２１の立上りエッジおよび第２の２値化信号Ｓ２２の立下りエッジに同期したものとなるが、同期化データＳＹＤは第１の２値化信号Ｓ２１の立上り部分と第２の２値化信号Ｓ２２の立下り部分とを利用して得られる。したがって、例えばＤＷＤＤ方式において記録マークの拡大方向への磁壁移動時と縮小方向への時壁移動時とで光ビーム位置に対する時壁移動開始時刻に差が生じ、その差によって２値化信号Ｓ２にエッジシフトを伴う場合であっても、同期化データＳＹＤを充分な位相マージンをもって得ることができ、よってデータ検出回路１９０では再生データＰＤの検出が良好に行われる。
【００６７】
次に、図１に示す光磁気ディスク装置１００の動作を説明する。ホストコンピュータよりシステムコントローラ１５１にデータライトコマンドが供給される場合には、データ書き込み（記録）が行われる。この場合、ＳＣＳＩ１５３で受信されてデータバッファ１５２に格納されているホストコンピュータからの書き込みデータに対して、ＥＣＣ回路１５４で誤り訂正符号の付加が行われ、さらにデータ変調器１５５でＲＬＬ変調ビットへの変換やＮＲＺＩデータへの変換が行われる。データ変調器１５５より磁気ヘッドドライバ１１６にＮＲＺＩデータとしての記録データＤｒが供給され、光磁気ディスク１１１のターゲット位置としてのデータ領域に記録データＤｒが記録される。
【００６８】
また、ホストコンピュータよりシステムコントローラ１５１にデータリードコマンドが供給される場合には、データ読み出し（再生）が行われる。この場合、光磁気ディスク１１１のターゲット位置としてのデータ領域より再生信号ＳMOが得られる。この再生信号ＳMOはイコライザ回路１５６で周波数特性が補償され、再生信号ＳMO′として２値化回路１５７に供給される。そして、この２値化回路１５７より出力される２値化信号Ｓ２はデータ検出部１５８に供給され、２値化信号Ｓ２より再生データＰＤが検出される。この場合、上述したように、２値化信号Ｓ２が２系統に分岐され、遅延回路１７１，１７２でそれぞれ遅延されて第１および第２の２値化信号Ｓ２１，Ｓ２２とされ、これら２値化信号Ｓ２１，Ｓ２２よりクロック再生手段１８０で再生クロック信号ＣＬＫが得られ、そしてデータ検出回路１９０で２値化信号Ｓ２１，Ｓ２２より再生クロック信号ＣＬＫを使用して１系統の再生データＰＤが得られる（図２参照）。
【００６９】
この再生データＰＤに対して、データ復調器１６０で復調処理が行われ、さらにＥＣＣ回路１５４で誤り訂正が行われて読み出しデータが得られる。この読み出しデータはデータバッファ１５２に一旦格納され、その後に所定タイミングでＳＣＳＩ１５３を介してホストコンピュータに送信される。
【００７０】
以上説明したように、本実施の形態においては、データ検出部１５８内に１つのＰＬＬ回路を備えるものである（図２参照）。したがって、２つのＰＬＬ回路を設けることによる回路規模の増大、相互干渉等の問題が発生することはない。また、データ検出部１５８内のデータ検出回路１９０では、２値化信号Ｓ２１，Ｓ２２より再生クロック信号ＣＬＫを使用して１系統の再生データＰＤを検出するものである。したがって、２系統のデータ検出をし、その後に合成して１系統の再生データを得るものでなく、複雑なデータ合成処理を回避することができる。
【００７１】
なお、上述実施の形態においては、図２に示すように、遅延回路１７１を固定遅延回路とし、遅延回路１７２を可変遅延回路として、遅延回路１７２の遅延量を制御するようにしたものであるが、逆に遅延回路１７１を可変遅延回路とし、遅延回路１７２を固定遅延回路として、遅延回路１７１の遅延量を制御する構成としてもよい。この場合、遅延量の制御を実施の形態とは逆方向に行う必要があるため、ループフィルタ１８４より供給される制御信号の極性を反転する必要がある。
【００７２】
また、遅延回路１７１，１７２の双方とも可変遅延回路とし、これら遅延回路１７１，１７２の双方を遅延量を対称的に制御する構成としてもよい。この場合、遅延回路１７１，１７２には、極性が逆で絶対値が等しい制御信号が供給されることとなる。図１０は、その場合における遅延処理手段１７０およびクロック再生手段１８０の構成例を示している。この図１０において、図２と対応する部分には同一符号を付して示し、その詳細説明は省略する。この場合、ループフィルタ１８４の出力信号は遅延回路１７２に直接制御信号として供給されると共に、このループフィルタ１８４の出力信号は符号反転回路１８７で極性が反転された後に遅延回路１７１に制御信号として供給される。
【００７３】
また、予め、立上り、立下りのいずれのエッジが遅れる傾向にあるかがわかっている場合には、その遅れる傾向にあるエッジとは逆のエッジで位相比較する２値化信号のみを遅延回路を介して得る構成とすることができる。図１１は、立上りエッジが立下りエッジに比較して遅れる傾向にある場合における遅延処理手段１７０およびクロック再生手段１８０の構成例を示している。この図１１において、図２と対応する部分には同一符号を付して示し、その詳細説明は省略する。この場合、２値化信号Ｓ２はそのまま第１の２値化信号Ｓ２１とされ、２値化信号Ｓ２が遅延回路１７２で遅延されて第２の２値化信号Ｓ２２とされる。そして、この遅延回路１７２にループフィルタ１８４より制御信号が供給される。このように一方のみに遅延回路を挿入することで、遅延回路を節約できる。
【００７４】
また、上述実施の形態においては、この発明をＤＷＤＤ方式の光磁気ディスク装置１００に適用したものであるが、この発明は通常の光磁気ディスクや、相変化記録を行うディスクを取り扱う光ディスク装置等にも同様に適用することができる。
【００７５】
さらに、図１に示した光磁気ディスク装置１００は、ＳＣＳＩ１５３を備え、ホストコンピュータとデータのやり取りを行うが、代わりに例えばＭＰＥＧのエンコーダ／デコーダを備えてビデオやオーディオの信号データの記録／再生を行うものにも、この発明を同様に適用することができる。
【００７６】
【発明の効果】
この発明に係るクロック再生装置および方法によれば、入力２値化信号を２系統に分岐し、分岐した双方に遅延処理をして第１および第２の２値化信号を得、第１の２値化信号の立上りエッジと再生クロック信号の位相を比較し、第２の２値化信号の立下りエッジと再生クロック信号の位相を比較し、それぞれの位相誤差信号の和の信号で再生クロック信号の周波数を制御し、第１の２値化信号の立上りエッジが第２の２値化信号の立下りエッジに比較して遅れている場合は、位相誤差信号の差の信号に基づいて、上述の一方の遅延処理における遅延量を減少すると共に、他方の遅延処理における遅延量を増加し、第２の２値化信号の立下りエッジが第１の２値化信号の立上りエッジに比較して遅れている場合は、位相誤差信号の差の信号に基づいて、上述の一方の遅延処理における遅延量を増加すると共に、他方の遅延処理における遅延量を減少するように互いに逆方向に制御するものであり、第１の２値化信号の立上りエッジおよび第２の２値化信号の立下りエッジの双方に同期した再生クロック信号を得ることができる。
【００７７】
また、この発明に係るデータ再生装置によれば、データ検出手段では、第１および第２の２値化信号より上述の再生クロック信号を使用して再生データを得るものであり、例えばＤＷＤＤ方式において記録マークの拡大方向への磁壁移動時と縮小方向への時壁移動時とで光ビーム位置に対する時壁移動開始時刻に差が生じ、その差によって２値化信号にエッジシフトを伴う場合であっても再生データの検出を良好に行うことがでいる。また、この発明に係るデータ再生装置によれば、１つのＰＬＬ回路を備えるものであり、２つのＰＬＬ回路を設けることによる回路規模の増大、相互干渉等の問題が発生することはない。さらに、この発明に係るデータ再生装置によれば、単一のデータ検出手段で１系統の再生データを得るものであり、２系統のデータ検出をした後に合成して１系統の再生データを得るものでなく、複雑なデータ合成処理を回避することができる。
【図面の簡単な説明】
【図１】実施の形態としての光磁気ディスク装置の構成を示すブロック図である。
【図２】光磁気ディスク装置の再生系のデータ検出部の構成例を示すブロック図である。
【図３】データ検出部内の位相比較回路の構成例を示すブロック図である。
【図４】位相比較回路（立上りエッジ）の動作を説明するための波形図である。
【図５】位相比較回路（立下りエッジ）の動作を説明するための波形図である。
【図６】ループフィルタの構成例を示す回路接続図である。
【図７】データ検出部内のクロック再生手段の動作を説明するための波形図である。
【図８】データ検出部内のデータ検出回路の同期化部の構成例を示すブロック図である。
【図９】同期化部の動作を説明するための波形図である。
【図１０】データ検出部の他の例を示すブロック図である。
【図１１】データ検出部の他の例を示すブロック図である。
【図１２】ＤＷＤＤ方式を説明するための図である。
【図１３】従来の光磁気ディスク装置の再生系の一部を示すブロック図である。
【図１４】図１３に示す再生系の一部における２値化信号とクロック信号との位相関係を示す波形図である。
【図１５】従来の光磁気ディスク装置の再生系の一部を示すブロック図である。
【図１６】図１５に示す再生系の一部における２値化信号とクロック信号との位相関係を示す波形図である。
【符号の説明】
１０・・・光磁気記録媒体、１１・・・移動層、１２・・・スイッチング層、１３・・・メモリ層、１４・・・原子スピンの向き、１５・・・磁壁、１６・・・再生用の光ビーム、１６Ｐ・・・光ビームスポット、１７・・・スイッチング層のキュリー温度Ｔｓよりも高い温度領域、１００・・・ＤＷＤＤ方式の光磁気ディスク装置、１１１・・・光磁気ディスク、１１５・・・外部磁界発生用の磁気ヘッド、１１７・・・光学ヘッド、１４１・・・サーボコントローラ、１５１・・・システムコントローラ、１５４・・・ＥＣＣ回路、１５５・・・データ変調器、１５６・・・イコライザ回路、１５７・・・２値化回路、１５８・・・データ検出部、１６０・・・データ復調器、１７０・・・遅延処理手段、１７１，１７２・・・遅延回路、１８０・・・クロック再生手段、１８１・・・電圧制御発振器、１８２Ｕ，１８２Ｄ・・・位相比較回路、１８３・・・減算器、１８４，１８６・・・ループフィルタ、１８５・・・加算器、１８７・・・符号反転回路、１９０・・・データ検出回路、１９１，１９２・・・アンド回路、１９３・・・オア回路、１９４・・・Ｄフリップフロップ
【図１】
0004284764.tif 000002
【図２】
0004284764.tif 000003
【図３】
0004284764.tif 000004
【図４】
0004284764.tif 000005
【図５】
0004284764.tif 000006
【図６】
0004284764.tif 000007
【図７】
0004284764.tif 000008
【図８】
0004284764.tif 000009
【図９】
0004284764.tif 000010
【図１０】
0004284764.tif 000011
【図１１】
0004284764.tif 000012
【図１２】
0004284764.tif 000013
【図１３】
0004284764.tif 000014
【図１４】
0004284764.tif 000015
【図１５】
0004284764.tif 000016
【図１６】
0004284764.tif 000017