(57)【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体基板の主面上に、第１窒化シリコン膜と、フッ素を含有する酸化シリコンからなる第１絶縁膜と、窒素を含有する酸化シリコンからなる第２絶縁膜と、第２窒化シリコン膜と、フッ素を含有する酸化シリコンからなる第３絶縁膜と、窒素を含有する酸化シリコンからなる第４絶縁膜と、第３窒化シリコン膜とからなる第１層間絶縁膜を形成する工程、
（ｂ）第１フォトレジスト膜をマスクに用いたドライエッチングで、配線溝形成領域の前記第３窒化シリコン膜を除去する工程、
（ｃ）第２フォトレジスト膜をマスクに用いたドライエッチングで、前記配線溝形成領域の一部の前記第４絶縁膜、前記第３絶縁膜、前記第２窒化シリコン膜、前記第２絶縁膜および前記第１絶縁膜を除去する工程、
（ｄ）前記第３窒化シリコン膜をマスクに用いたドライエッチングで、前記配線溝形成領域の前記第４絶縁膜および前記第３絶縁膜を除去する工程、
（ｅ）前記第３窒化シリコン膜をドライエッチングで除去し、さらに前記第１窒化シリコン膜をドライエッチングで除去することにより、前記配線溝形成領域の前記第１層間絶縁膜に第１配線溝を形成する工程、
（ｆ）前記配線溝の内部を埋め込むように第１導電層を形成した後、前記配線溝の外部の前記第１導電層を化学機械研磨法によって除去することにより、前記配線溝の内部に前記第１導電層からなる第１配線を形成する工程。
【請求項２】
前記第２絶縁膜および前記第４絶縁膜の窒素濃度は、５atom％以下であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項３】
前記第２絶縁膜および前記第４絶縁膜の膜厚は、５０ｎｍ以上であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項４】
前記第１配線は、銅を主成分として含む導電層からなることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項５】
前記工程（ａ）において、前記第１絶縁膜を形成した後、前記第２絶縁膜を形成する工程に先立って、前記第１絶縁膜の表面を化学機械研磨法で平坦化することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項６】
前記工程（ａ）において、前記第２絶縁膜を形成した後、前記第２窒化シリコン膜を形成する工程に先立って、前記第２絶縁膜の表面を化学機械研磨法で平坦化することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造技術に関し、特に、ダマシン(Damascene)法を用いた銅（Ｃｕ）配線の形成に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの高集積化による配線の微細化に伴って配線抵抗の増大が顕著となり、特に高性能なロジックＬＳＩにおいては、配線抵抗の増大がさらなる高性能化を阻害する大きな要因となっている。
【０００３】
その対策として、シリコン基板上の層間絶縁膜に配線溝を形成し、次いで配線溝の内部を含む層間絶縁膜上にＣｕ膜を堆積した後、配線溝の外部の不要なＣｕ膜を化学機械研磨（Chemical Mechanical Polishing ；ＣＭＰ）法で除去する、いわゆるダマシン(Damascene)法を用いた埋め込みＣｕ配線の導入が進められている。また、上記Ｃｕ配線の導入による配線抵抗の低減と並行して、配線容量を低減する観点から、酸化シリコン膜に比べて誘電率が低いＳｉＯＦなどを使った層間絶縁膜の導入が進められている。
【０００４】
特開２０００−２７７５２０号公報は、ＳｉＯＦからなる層間絶縁膜に形成した配線溝の内部にダマシン法を用いて埋め込みＣｕ配線を形成する技術を開示しており、その概要は次の通りである。
【０００５】
まず、トランジスタが形成されたシリコン基板上に酸化シリコン膜を堆積し、続いて酸化シリコン膜上にエッチングストッパ膜を介してＳｉＯＦ膜を堆積する。酸化シリコン膜上のエッチングストッパ膜は、ＳｉＯＦ膜をドライエッチングして配線溝を形成する際に、下層の酸化シリコン膜がエッチングされるのを防ぐためのもので、ＳｉＯＦ膜をエッチングするガスによってエッチングされ難い材料、例えば窒化シリコン膜または酸窒化シリコン膜（ＳｉＯＮ）膜で構成される。
【０００６】
次に、フォトレジスト膜をマスクにしたドライエッチングで上記ＳｉＯＦ膜に配線溝を形成し、続いて、配線溝の内部を含むＳｉＯＦ膜上に薄いバリア膜とスパッタ−Ｃｕ膜とを形成した後、その上部に電解メッキ法などによって厚いＣｕ膜を堆積する。上記バリア膜は、配線溝内のＣｕがＳｉＯＦ膜中に拡散して素子特性に悪影響を及ぼすの防ぐために形成するが、この公報では、ＳｉＯＦ膜との界面で剥離が生じるのを防ぐために、ＳｉＯＦ膜に対して接着性のよい材料、例えば窒素含量３０〜６０％の窒化タンタル（ＴａＮ）で構成される。また、スパッタ−Ｃｕ膜は、電解メッキ法でＣｕ膜を成長させる際のシード（種）膜として機能する。次に、ＳｉＯＦ膜上の不要なＣｕ膜、スパッタ−Ｃｕ膜およびバリア膜を化学機械研磨法で除去することによって、配線溝の内部にＣｕ配線を形成する。
【０００７】
【発明が解決しようとする課題】
本発明者らは、層間絶縁膜にＳｉＯＦ膜を、エッチングストッパ膜に窒化シリコン膜をそれぞれ用い、この層間絶縁膜に形成した配線溝にＣｕ配線を形成するプロセスを検討していたところ、層間絶縁膜（ＳｉＯＦ膜）とエッチングストッパ膜（窒化シリコン膜）との界面で剥離が生じるという現象を見出した。
【０００８】
前述した公報（特開２０００−２７７５２０号公報）は、配線溝の内部に形成するバリア膜と層間絶縁膜（ＳｉＯＦ膜）との界面剥離の問題について言及しているが、層間絶縁膜（ＳｉＯＦ膜）とエッチングストッパ膜（窒化シリコン膜）との界面剥離については言及しておらず、この現象は新規なものである。
【０００９】
ＳｉＯＦ膜と窒化シリコン膜との界面で剥離が生じるメカニズムについては、未だ明確にされていないが、例えばＳｉＯＦ膜中のＳｉ−Ｆ結合が一部で切断されて遊離のＦが生じると、このＦがＳｉＮ膜とＳｉＯＦ膜との界面に移行してそこにトラップされ、大気中から層間絶縁膜内に取り込まれた水と反応してＨＦが生成する。そして、その後の熱処理工程で基板が４００℃を超えるような高温雰囲気に曝されるとこのＨＦが膨張し、界面剥離を引き起こすのではないかと、本発明者らは推測している。
【００１０】
本発明の目的は、ＳｉＯＦ膜を含む層間絶縁膜に埋め込み配線を形成する半導体集積回路装置において、ＳｉＯＦ膜をドライエッチングして埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を有効に防止することのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体集積回路装置は、半導体基板の主面上に形成され、フッ素を含有する酸化シリコンからなる第１絶縁膜と、前記第１絶縁膜の内部に形成された第１配線と、前記第１絶縁膜および前記第１配線のそれぞれの上部に形成された窒化シリコンからなる第２絶縁膜と、前記第１絶縁膜と前記第２絶縁膜との間に介在する、窒素を含有する酸化シリコンからなる第３絶縁膜とを有するものである。
【００１４】
本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
（ａ）半導体基板の主面上に、第１窒化シリコン膜と、フッ素を含有する酸化シリコンからなる第１絶縁膜と、窒素を含有する酸化シリコンからなる第２絶縁膜と、第２窒化シリコン膜と、フッ素を含有する酸化シリコンからなる第３絶縁膜と、窒素を含有する酸化シリコンからなる第４絶縁膜と、第３窒化シリコン膜とからなる第１層間絶縁膜を形成する工程、
（ｂ）第１フォトレジスト膜をマスクに用いたドライエッチングで、配線溝形成領域の前記第３窒化シリコン膜を除去する工程、
（ｃ）第２フォトレジスト膜をマスクに用いたドライエッチングで、前記配線溝形成領域の一部の前記第４絶縁膜、前記第３絶縁膜、前記第２窒化シリコン膜、前記第２絶縁膜および前記第１絶縁膜を除去する工程、
（ｄ）前記第３窒化シリコン膜をマスクに用いたドライエッチングで、前記配線溝形成領域の前記第４絶縁膜および前記第３絶縁膜を除去する工程、
（ｅ）前記第３窒化シリコン膜をドライエッチングで除去し、さらに前記第１窒化シリコン膜をドライエッチングで除去することにより、前記配線溝形成領域の前記第１層間絶縁膜に第１配線溝を形成する工程、
（ｆ）前記配線溝の内部を埋め込むように第１導電層を形成した後、前記配線溝の外部の前記第１導電層を化学機械研磨法によって除去することにより、前記配線溝の内部に前記第１導電層からなる第１配線を形成する工程。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
本発明の実施の形態であるＣＭＯＳ−ＬＳＩの製造方法を図１〜図１４を用いて工程順に説明する。
【００１７】
まず、図１に示すように、例えば１〜１０Ωcm程度の比抵抗を有するｐ型の単結晶シリコンからなる半導体基板（以下、基板またはウエハという）１に素子分離溝２を形成する。素子分離溝２を形成するには、素子分離領域の基板１をエッチングして溝を形成した後、溝の内部を含む基板１上にＣＶＤ法で酸化シリコン膜３を堆積し、続いて溝の外部の酸化シリコン膜３を化学機械的に研磨することによって除去する。
【００１８】
次に、基板１の一部にホウ素をイオン注入し、他の一部にリンをイオン注入することによって、ｐ型ウエル４およびｎ型ウエル５を形成した後、基板１をスチーム酸化することによって、ｐ型ウエル４およびｎ型ウエル５のそれぞれの表面にゲート酸化膜６を形成する。
【００１９】
次に、図２に示すように、ｐ型ウエル４およびｎ型ウエル５のそれぞれの上部にゲート電極７を形成する。ゲート電極７を形成するには、例えばゲート酸化膜６の上部にＣＶＤ法で多結晶シリコン膜を堆積した後、ｐ型ウエル４の上部の多結晶シリコン膜にリンをイオン注入し、ｎ型ウエル５の上部の多結晶シリコン膜にホウ素をイオン注入した後、フォトレジスト膜をマスクにしたドライエッチングで多結晶シリコン膜をパターニングする。
【００２０】
次に、ｐ型ウエル４にリンまたはヒ素をイオン注入することによって低不純物濃度のｎ-型半導体領域８を形成し、ｎ型ウエル５にホウ素をイオン注入することによって低不純物濃度のｐ-型半導体領域９を形成する。
【００２１】
次に、図３に示すように、基板１上にＣＶＤ法で窒化シリコン膜を堆積し、続いてこの窒化シリコン膜を異方的にエッチングすることによって、ゲート電極７の側壁にサイドウォールスペーサ１０を形成した後、ｐ型ウエル４にリンまたはヒ素をイオン注入することによって高不純物濃度のｎ+型半導体領域１１（ソース、ドレイン）を形成し、ｎ型ウエル５にホウ素をイオン注入することによって高不純物濃度のｐ+型半導体領域１２（ソース、ドレイン）を形成する。
【００２２】
次に、基板１の表面を洗浄した後、ゲート電極７、ｎ+型半導体領域１１（ソース、ドレイン）およびｐ+型半導体領域１２（ソース、ドレイン）のそれぞれの表面にシリサイド層１３を形成する。シリサイド層１３を形成するには、基板１上にスパッタリング法でＣｏ（コバルト）膜を堆積し、次いで窒素ガス雰囲気中で熱処理を行って基板１およびゲート電極７とＣｏ膜とを反応させた後、未反応のＣｏ膜をウェットエッチングで除去する。ここまでの工程で、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが完成する。
【００２３】
次に、図４に示すように、基板１上にＣＶＤ法で窒化シリコン膜１５および酸化シリコン膜１６を堆積し、続いてｎ+型半導体領域１１（ソース、ドレイン）およびｐ+型半導体領域１２（ソース、ドレイン）のそれぞれの上部の酸化シリコン膜１６および窒化シリコン膜１５をドライエッチングしてコンタクトホール１７を形成した後、コンタクトホール１７の内部にメタルプラグ１８を形成する。酸化シリコン膜１６をエッチングするときは、下層の窒化シリコン膜１５のエッチング速度を小さくするために、ＣＦ4、ＣＨＦ3、Ｃ4Ｆ8などのハイドロフルオロカーボン系ガスまたはフルオロカーボン系ガスを使用する。また、窒化シリコン膜１５をエッチングするときは、ハイドロフルオロカーボン系ガス（ＣＨＦ3やＣＨ2Ｆ2など）に酸素とＡｒとを加えた混合ガスを使用する。メタルプラグ１８を形成するには、コンタクトホール１７の内部を含む酸化シリコン膜１６上にＣＶＤ法でＴｉＮ（窒化チタン）膜とＷ（タングステン）膜とを堆積し、続いて酸化シリコン膜１６の上部の不要なＴｉＮ膜およびＷ膜を化学機械研磨（ＣＭＰ）法またはエッチバック法によって除去する。なお、酸化シリコン膜１６は、モノシラン（ＳｉＨ4）をソースガスに用いた通常のＣＶＤ法で形成する酸化シリコン膜の他、ＢＰＳＧ(Boron-doped Phospho Silicate Glass)膜、スピン塗布法によって形成されるＳＯＧ(Spin On Glass)膜あるいはこれらの積層膜などによって構成してもよい。
【００２４】
次に、図５に示すように、酸化シリコン膜１６の上部に窒化シリコン膜１９、ＳｉＯＦ膜２０、酸窒化シリコン（ＳｉＯＮ）膜２１を順次堆積する。窒化シリコン膜１９は、次の工程でＳｉＯＦ膜２０に配線溝を形成する際に下層の酸化シリコン膜１６がエッチングされるのを防ぐためのエッチングストッパ膜として機能するもので、例えばモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）などのシラン系ガスと、アンモニア（ＮＨ3）または窒素との混合ガスを用いたＣＶＤ法で堆積する。
【００２５】
ＳｉＯＦ膜２０は、例えばＳｉＨ4とＳｉＦ4と酸素との混合ガス、またはテトラエトキシシラン（（Ｃ2Ｈ5Ｏ）4Ｓｉ）とＳｉＦ4と酸素との混合ガスを用いたプラズマＣＶＤ法で堆積する。ＳｉＯＦ膜２０は、酸化シリコン（比誘電率＝４．１）よりも比誘電率が小さく（約３．５〜３．７）、後の工程で形成されるＣｕ配線の配線間における層間絶縁膜容量を低減することができる。
【００２６】
酸窒化シリコン膜２１は、ＳｉＯＦ膜２０と後の工程でその上部に形成する窒化シリコン膜（２５）との界面の剥離を防止するために形成する。酸窒化シリコン膜２１は、例えばモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）などのシラン系ガスと、酸素、亜酸化窒素（Ｎ2Ｏ）、オゾン（Ｏ3）などの酸素含有ガスと、窒素、ＮＨ3などの窒素含有ガスとの混合ガスを用いたＣＶＤ法で堆積する。
【００２７】
ＳｉＯＦ膜２０とその上部に形成される窒化シリコン膜（２５）との間に酸窒化シリコン膜２１を形成すると、ＳｉＯＦ膜２０と窒化シリコン膜（２５）の界面での剥離が防止される理由は、次のようなものであると推測される。
【００２８】
上記酸窒化シリコン膜２１は、膜中にシリコン（Ｓｉ）の未結合手（ダングリングボンド）が存在しているため、ＳｉＯＦ膜２０中のＳｉ−Ｆ結合が一部で切断されて遊離のＦが生じると、このＦが窒化シリコン膜（２５）との界面に達する前に酸窒化シリコン膜２１中の未結合手にトラップされる。このとき、未結合手の数が少ないと、遊離のＦの一部が窒化シリコン膜（２５）との界面に達し、そこでトラップされるため、酸窒化シリコン膜２１と窒化シリコン膜（２５）との界面の接着力が低下してしまう。すなわち、酸窒化シリコン膜２１中に存在する未結合手の数は、遊離のＦの数と同等以上であることが望ましい。
【００２９】
従って、酸窒化シリコン膜２１を成膜する際は、窒素含有ガスや酸素含有ガスに対するシラン系ガスの割合を過剰にして未結合手の数を増やすことが望ましい。また、酸窒化シリコン膜２１の膜厚が薄い場合も、遊離のＦの一部が窒化シリコン膜（２５）との界面に達してしまうため、ある程度以上の膜厚を確保することが望ましい。酸窒化シリコン膜２１の望ましい膜厚は、ＳｉＯＦ膜２０中で生成する遊離のＦの量が成膜条件や膜厚によって異なるので、一概には規定できないが、本発明者らの実験では、少なくとも５０ｎｍ以上とすることによって剥離を防止することができた。また、酸窒化シリコン膜２１の窒素含有率は、５atom％を超えない範囲が望ましいという実験結果も得られた。窒素含有率が高くなると、酸窒化シリコン膜２１の膜質が窒化シリコン膜に近づくため、ＳｉＯＦ膜２０と酸窒化シリコン膜２１との界面の接着力が低下するようになる。
【００３０】
次に、図６に示すように、フォトレジスト膜５０をマスクにして酸窒化シリコン膜２１、ＳｉＯＦ膜２０、窒化シリコン膜１９を順次ドライエッチングすることによって、コンタクトホール１７の上部に配線溝２２を形成する。酸窒化シリコン膜２１およびＳｉＯＦ膜２０をエッチングするときは、下層の窒化シリコン膜１９のエッチング速度を小さくするために、ＣＦ4、ＣＨＦ3、Ｃ4Ｆ8などのハイドロフルオロカーボン系ガスまたはフルオロカーボン系ガスを使用する。また、窒化シリコン膜１９をエッチングするときは、下層の酸化シリコン膜１６のエッチング速度を小さくするために、ハイドロフルオロカーボン系ガスに酸素とＡｒとを加えた混合ガスを使用する。
【００３１】
次に、フォトレジスト膜５０を除去した後、図７に示すように、配線溝２２の内部に第１層目のＣｕ配線２４を形成する。Ｃｕ配線２４は、バリアメタル膜とＣｕ膜との積層膜で構成し、次のような方法で形成する。まず、配線溝２２の内部を含む酸窒化シリコン膜２１上にバリアメタル膜とＣｕ膜とを堆積し、続いて非酸化性雰囲気（例えば水素雰囲気）中で熱処理（リフロー）を施してＣｕ膜を配線溝２２の内部に隙間なく埋め込んだ後、配線溝２２の外部の不要なＣｕ膜とバリアメタル膜とを化学機械研磨法で除去する。Ｃｕ膜とバリアメタル膜とを研磨するには、例えばアルミナなどの砥粒と過酸化水素水または硝酸第二鉄水溶液などの酸化剤とを主成分とし、これらを水に分散または溶解させた研磨スラリを使用する。
【００３２】
上記バリアメタル膜は、Ｃｕ配線２４中のＣｕがＳｉＯＦ膜２０中に拡散するのを防止する機能と共に、Ｃｕ配線２４とＳｉＯＦ膜２０中との接着性を向上させる機能および上記Ｃｕ膜をリフローする際の濡れ性を向上させる機能を有している。このような機能を持ったバリアメタル膜としては、例えばスパッタリング法で堆積したＴｉＮ膜、ＷＮ（窒化タングステン）膜、ＴａＮ（窒化タンタル）などの高融点金属窒化物からなる膜や、これらの積層膜あるいはＴｉＮとＴｉの積層膜、ＴａとＴａＮの積層膜などが例示される。
【００３３】
Ｃｕ配線２４を構成するＣｕ膜は、スパッタリング法、ＣＶＤ法、メッキ法（電解メッキ法または無電解メッキ法）のいずれかの方法で形成する。メッキ法でＣｕ膜を形成する場合は、あらかじめバリアメタル膜の表面にスパッタリング法などを用いて薄いＣｕ膜からなるシード層を形成し、次に、このシード層の表面にＣｕ膜を成長させる。また、スパッタリング法でＣｕ膜を形成する場合は、ロングスロースパッタリング法やコリメートスパッタリング法のような指向性の高いスパッタリング法を用いることが好ましい。Ｃｕ膜は、単体のＣｕの他、Ｃｕを主成分として含むＣｕ合金で構成してもよい。
【００３４】
次に、図８に示すように、Ｃｕ配線２４の上部にＣＶＤ法で窒化シリコン膜２５、ＳｉＯＦ膜２６、酸窒化シリコン膜２７を順次堆積し、続いて化学機械研磨法で酸窒化シリコン膜２７を薄く研磨してその表面を平坦化する。酸窒化シリコン膜２７の化学機械研磨を行う際、ウエハ面内での研磨量のばらつきによって、下層のＳｉＯＦ膜２６の一部が露出する虞れがある場合は、ＳｉＯＦ膜２６を堆積した後にその表面を研磨し、その後、ＳｉＯＦ膜２６の上部に酸窒化シリコン膜２７を堆積してもよい。窒化シリコン膜２５は、Ｃｕ配線２４中のＣｕがＳｉＯＦ膜２６中に拡散するのを防止する拡散バリア層として機能するものであるが、前述したように、窒化シリコン膜２５と下層のＳｉＯＦ膜２０との間に酸窒化シリコン膜２１を形成したことにより、窒化シリコン膜２５と下層のＳｉＯＦ膜２０との界面での剥離を防止することができる。
【００３５】
次に、図９に示すように、酸窒化シリコン膜２７の上部にＣＶＤ法で窒化シリコン膜２８、ＳｉＯＦ膜２９、酸窒化シリコン膜３０、窒化シリコン膜３１を順次堆積する。窒化シリコン３１は次の工程で配線溝（３２）を形成する際のマスクとして機能し、窒化シリコン２８はエッチングストッパ層として機能するものであるが、窒化シリコン膜２８と下層のＳｉＯＦ膜２６との間に酸窒化シリコン膜２７を形成し、窒化シリコン膜３１と下層のＳｉＯＦ膜２９との間に酸窒化シリコン膜３０を形成したことにより、窒化シリコン膜２８とＳｉＯＦ膜２６との界面での剥離や、窒化シリコン膜３１とＳｉＯＦ膜２９との界面での剥離を防止することができる。
【００３６】
酸窒化シリコン膜２７、３０は、前記酸窒化シリコン膜２１と同様、シリコンリッチとなるような組成で形成することが望ましい。また、５０ｎｍ以上の膜厚で堆積し、窒素含有率が５atom％を超えないようにすることが望ましい。
【００３７】
次に、図１０に示すように、フォトレジスト膜５１をマスクに用いたドライエッチングで配線溝形成領域の窒化シリコン膜３１を除去する。次に、フォトレジスト膜５１を除去した後、図１１に示すように、フォトレジスト膜５２をマスクに用いたドライエッチングで配線溝形成領域の一部の酸窒化シリコン膜３０、ＳｉＯＦ膜２９、窒化シリコン膜２８、酸窒化シリコン膜２７、ＳｉＯＦ膜２６を除去し、窒化シリコン膜２５の表面でエッチングを停止する。
【００３８】
次に、フォトレジスト膜５１を除去した後、図１２に示すように、窒化シリコン膜３１をマスクに用いたドライエッチングで配線溝形成領域の酸窒化シリコン膜３０およびＳｉＯＦ膜２９を除去する。続いて、図１３に示すように、窒化シリコン膜３１、２８、２５をドライエッチングすることによって、Ｃｕ配線２４の上部に配線溝３２を形成した後、図１４に示すように、配線溝３２の内部に第２層目のＣｕ配線３３を形成する。第２層目のＣｕ配線３３は、前述した第１層目のＣｕ配線２４の形成方法（図７参照）に準じて形成すればよい。
【００３９】
図示は省略するが、その後、前述した工程を繰り返し、第２層目のＣｕ配線３３の上部に複数層のＣｕ配線を形成することにより、本実施形態のＣＭＯＳ−ＬＳＩが完成する。
【００４０】
なお、本実施形態では、ＳｉＯＦ膜２０とその上層の窒化シリコン膜２５との間に酸窒化シリコン膜２１を介在させたが、図１５に示すように、ＳｉＯＦ膜２０とその下層の窒化シリコン膜１９との間に酸窒化シリコン膜３４を介在させることにより、ＳｉＯＦ膜２０と窒化シリコン膜１９との界面における剥離も防止することができる。
【００４１】
（実施の形態２）
本発明の実施の形態であるＣＭＯＳ−ＬＳＩの製造方法を図１６〜図２１を用いて工程順に説明する。
【００４２】
まず、図１６に示すように、前記実施の形態１と同様の方法でｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを形成した後、ｎ+型半導体領域１１（ソース、ドレイン）およびｐ+型半導体領域１２（ソース、ドレイン）のそれぞれの上部の酸化シリコン膜１６および窒化シリコン膜１５をドライエッチングしてコンタクトホール１７を形成し、コンタクトホール１７の内部にメタルプラグ１８を形成する。ここまでの工程は、前記実施の形態１の図１〜図４に示した工程と同じである。
【００４３】
次に、図１７に示すように、酸化シリコン膜１６の上部にＳｉＣ膜３７およびＳｉＯＦ膜２０を順次堆積する。前記実施の形態１では、エッチングストッパ膜を窒化シリコン膜で構成したが、本実施形態ではＳｉＣ膜３７で構成する。ＳｉＣ膜に代えてＳｉＣＮ膜を使用することもできる。窒化シリコン膜は、比誘電率が約７であるのに対し、ＳｉＣ膜やＳｉＣＮ膜の比誘電率は約５である。従って、エッチングストッパ層を窒化シリコン膜に代えてＳｉＣ膜やＳｉＣＮ膜で構成することにより、配線間の層間絶縁膜容量を低減することができる。ＳｉＣ膜は、トリメチルシランとヘリウム（Ｈｅ）との混合ガスを用いたＣＶＤ法で堆積し、ＳｉＣＮ膜は、トリメチルシランとＨｅとアンモニア（または窒素）との混合ガスを用いたＣＶＤ法で堆積する。トリメチルシランに代えてモノ、ジあるいはテトラメチルシランを使用することもできる。
【００４４】
また、前記実施の形態１では、ＳｉＯＦ膜２０の上部に酸窒化シリコン膜（２１）を堆積したが、本実施形態では、酸窒化シリコン膜を使用しない。
【００４５】
次に、図１８に示すように、ＳｉＯＦ膜２０およびＳｉＣ膜３７をドライエッチングすることによって、コンタクトホール１７の上部に配線溝２２を形成し、続いて配線溝２２の内部に、前記実施の形態１と同様の方法で第１層目のＣｕ配線２４を形成する。
【００４６】
次に、図１９に示すように、Ｃｕ配線２４の上部にＣＶＤ法でＳｉＣ膜３８、ＳｉＯＦ膜３９、ＳｉＣ膜４０、ＳｉＯＦ膜４１およびＳｉＣ膜４２を順次堆積する。なお、ＳｉＣ膜３８、４０、４２は、前述したＳｉＣＮ膜で代替してもよい。また、ＳｉＣ膜４０を堆積した後、ＳｉＯＦ膜４１を堆積する工程に先立って、化学機械研磨法でＳｉＣ膜４０を薄く研磨してその表面を平坦化する。ＳｉＣ膜４０の化学機械研磨を行う際、ウエハ面内での研磨量のばらつきによって、下層のＳｉＯＦ膜３９の一部が露出する虞れがある場合は、ＳｉＯＦ膜３９を堆積した後にその表面を研磨し、その後、ＳｉＯＦ膜３９の上部にＳｉＣ膜４０を堆積してもよい。ＳｉＣ膜４０あるいはＳｉＯＦ膜３９の表面を平坦化することにより、ＳｉＯＦ膜４１の表面の高さおよび膜厚がウエハ面内でほぼ均一になるので、後の工程で形成される配線溝の内部に埋め込まれるＣｕ配線の膜厚、すなわちＣｕ配線の抵抗値をウエハ面内でほぼ均一にすることができる。
【００４７】
上記ＳｉＣ膜３８は、Ｃｕ配線２４中のＣｕがＳｉＯＦ膜３９中に拡散するのを防止する拡散バリア層として機能する。また、ＳｉＣ４２は次の工程で配線溝を形成する際のマスクとして機能し、ＳｉＣ４０はエッチングストッパ層として機能する。すなわち、本実施形態では、ＳｉＯＦ膜３９、４１をドライエッチングして配線溝を形成する際のエッチングストッパ層をＳｉＣ膜またはＳｉＣＮ膜で構成することによって、ＳｉＯＦ膜３９、４１とエッチングストッパ層（ＳｉＣ膜４０）、マスク（４２）との界面の接着性を向上させる。また、第１層目のＣｕ配線２４が形成されたＳｉＯＦ膜２０の上部の拡散バリア層をＳｉＣ膜３８で構成することによって、ＳｉＯＦ膜２０と拡散バリア層（ＳｉＣ膜３８）との界面の接着性を向上させる。
【００４８】
ＳｉＯＦ膜とＳｉＣ膜との界面の接着性が良い理由は、ＣＶＤ法で堆積したＳｉＣ膜が多孔性に富んでいるためであると推測される。すなわち、ＳｉＯＦ膜中で生じた遊離のＦは、多孔質のＳｉＣ膜中を通り抜けて拡散するので、ＳｉＯＦ膜とＳｉＣ膜との界面ではトラップされ難いと考えられる。また、ＳｉＣＮ膜も多孔性に富んでいるため、同様の効果が期待できる。
【００４９】
次に、図２０に示すように、フォトレジスト膜（図示せず）およびＳｉＣ膜４２をマスクに用い、前記実施の形態１に準じた方法でドライエッチングを行うことにより、Ｃｕ配線２４の上部に配線溝４３を形成し、続いて図２１に示すように、配線溝４３の内部に第２層目のＣｕ配線４４を形成する。
【００５０】
本実施形態では、エッチングストッパ層をＳｉＣ膜（またはＳｉＣＮ）膜で構成することによってＳｉＯＦ膜との界面の接着性を向上させたが、図２２に示すように、エッチングストッパ層を構成するＳｉＣ膜４０とその下層のＳｉＯＦ膜３９との間に、前記実施の形態１で用いた酸窒化シリコン膜２７を介在させてもよい。
【００５１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５３】
ＳｉＯＦ膜を含む層間絶縁膜をドライエッチングして埋め込み配線用の配線溝を形成する際、ドライエッチングのエッチングストッパ層を構成する窒化シリコン膜とＳｉＯＦ膜との間に酸窒化シリコン膜を介在させることにより、ＳｉＯＦ膜中で生じた遊離のＦが酸窒化シリコン膜中でトラップされるので、エッチングストッパ層とＳｉＯＦ膜との界面の接着性が向上する。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図９】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１４】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２１】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の他の実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１  半導体基板
２  素子分離溝
３  酸化シリコン膜
４  ｐ型ウエル
５  ｎ型ウエル
６  ゲート酸化膜
７  ゲート電極
８  ｎ-型半導体領域
９  ｐ-型半導体領域
１０  サイドウォールスペーサ
１１  ｎ+型半導体領域（ソース、ドレイン）
１２  ｐ+型半導体領域（ソース、ドレイン）
１３  シリサイド層
１５  窒化シリコン膜
１６  酸化シリコン膜
１７  コンタクトホール
１８  メタルプラグ
１９  窒化シリコン膜
２０  ＳｉＯＦ膜
２１  酸窒化シリコン膜
２２  配線溝
２４  Ｃｕ配線
２５  窒化シリコン膜
２６  ＳｉＯＦ膜
２７  酸窒化シリコン膜
２８  窒化シリコン膜
２９  ＳｉＯＦ膜
３０  酸窒化シリコン膜
３１  窒化シリコン膜
３２  配線溝
３３  Ｃｕ配線
３４、３５、３６  酸窒化シリコン膜
３７  ＳｉＣ膜
３８  ＳｉＣ膜
３９  ＳｉＯＦ膜
４０  ＳｉＣ膜
４１  ＳｉＯＦ膜
４２  ＳｉＣ膜
４３  配線溝
４４  Ｃｕ配線
５０〜５４  フォトレジスト膜
Ｑｎ  ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ  ｐチャネル型ＭＩＳＦＥＴ
【図１】
0004257051.tif 000002
【図２】
0004257051.tif 000003
【図３】
0004257051.tif 000004
【図４】
0004257051.tif 000005
【図５】
0004257051.tif 000006
【図６】
0004257051.tif 000007
【図７】
0004257051.tif 000008
【図８】
0004257051.tif 000009
【図９】
0004257051.tif 000010
【図１０】
0004257051.tif 000011
【図１１】
0004257051.tif 000012
【図１２】
0004257051.tif 000013
【図１３】
0004257051.tif 000014
【図１４】
0004257051.tif 000015
【図１５】
0004257051.tif 000016
【図１６】
0004257051.tif 000017
【図１７】
0004257051.tif 000018
【図１８】
0004257051.tif 000019
【図１９】
0004257051.tif 000020
【図２０】
0004257051.tif 000021
【図２１】
0004257051.tif 000022
【図２２】
0004257051.tif 000023