(57)【特許請求の範囲】
【請求項１】
同一列上に電荷転送レジスタ部を共通とする有効画素部とオプティカルブラック部を有し、前記有効画素部の受光センサ部は、ｐ型半導体ウエル領域の表面にｎ型半導体領域及び正電荷蓄積領域を積層してなり、前記オプティカルブラック部の受光センサに相当する部分は、ｐ型半導体ウエル領域の表面に正電荷蓄積領域を形成してなり、
前記電荷転送レジスタ部の前記オプティカルブラック部の受光部に相当する部分に対応する部分のレジスタ幅が、前記有効画素部の受光センサ部に対応する部分のレジスタ幅より大に設定されて成ることを特徴とする固体撮像素子。
【請求項２】
同一列上に電荷転送レジスタ部を共通とする有効画素部とオプティカルブラック部を有し、前記有効画素部の受光センサ部は、ｐ型半導体ウエル領域の表面にｎ型半導体領域及び正電荷蓄積領域を積層してなり、前記オプティカルブラック部の受光センサに相当する部分は、ｐ型半導体ウエル領域の表面に正電荷蓄積領域を形成してなり、前記オプティカルブラック部の受光センサ部に相当する部分の面積が、前記有効画素部の受光センサ部の面積より小に設定され、かつ、前記オプティカルブラック部の受光センサに相当する部分の前記電荷転送レジスト部側の端縁と前記電荷転送レジスト部との距離が、前記有効画素部の受光センサ部の前記電荷転送レジスト部側の端縁と前記電荷転送レジスト部との距離よりも大に設定されて成ることを特徴とする固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子、特に同一列上に有効画素部とオプティカルブラック部（ＯＰＢ〔Optical Black:光学的黒〕）を有した固体撮像素子に関する。
【０００２】
【従来の技術】
固体撮像素子として、例えば図１３に示すように、有効画素領域の垂直方向に垂直オプティカルブラック部を有したインターライン転送方式のＣＣＤ型固体撮像素子１が知られている。
このＣＣＤ型固体撮像素子１は、入射光を光電変換するフォトダイオードからなる複数の受光センサ部２がマトリックス状に配列され、各受光センサ部列の一側にＣＣＤ構造の垂直転送レジスタ部３が形成された有効画素領域４と、この有効画素領域４の周囲に遮光されるようにして形成された斜線で示す黒レベル検出用のオプティカルブラック画素部（以下ＯＰＢ部と称する）５とから成る撮像領域６を有し、さらにＣＣＤ構造の水平転送レジスタ部７と、電荷検出部８とを有して構成される。９は、有効画素領域４における単位有効画素を示す。
【０００３】
ＯＰＢ部５は、有効画素領域４の垂直方向に延長する領域に設けた垂直ＯＰＢ部５Ｖを有して成る。垂直ＯＰＢ部５Ｖでは、受光センサ部２に相当する部分１０を有し垂直転送レジスタ部３の１ビットに相当する転送部とによって単位オプティカルブラック画素１１が構成される。同一列上の有効画素９とオプティカルブラック画素１１の垂直転送レジスタ部３は共通とされる。
【０００４】
このＣＣＤ型固体撮像素子１では、有効画素領域４にある受光センサ部２での光電変換された信号電荷、及び垂直ＯＰＢ部１０の電荷が、一定期間毎に垂直転送レジスタ３へ読み出され、例えば４相の垂直駆動クロックパルスφＶ1 ，φＶ2 ，φＶ3 ，φＶ4 （図２１参照）によって水平転送レジスタ部７へ向って転送が行われる。水平転送レジスタ７では、垂直転送レジスタ部３より転送されてきた垂直ＯＰＢ部１０の電荷、及び信号電荷を、２相の水平駆動クロックパルスφＨ1 〜φＨ2 によって各ビット毎に電荷検出部８へ順に送り、電荷検出部８で電圧に変換されて出力信号として出力される。
【０００５】
なお、図２１において、Ｔ1 は読み出し期間を示し、例えばφＶ1 及びφＶ3 は読み出しパルスＰ1 を有する３値パルスとなる。φｓは電子シャッタパルスを示し、Ｔ2 は電子シャッタによる露出期間を示す。
【０００６】
図１４は、図１３の有効画素領域４の単位画素９部分の拡大図、図１５はこの図１３のＣ−Ｃ′線上の断面構造を示す。また、図１６は図１３の垂直ＯＰＢ部１０の単位オプティカルブラック画素１１の部分の拡大図、図１５はこの図１４のＥ−Ｅ′線上の断面構造を示す。
このＣＣＤ型固体撮像素子１は、縦型オーバーフロードレイン方式で構成される。
【０００７】
有効画素領域４では、図１４及び図１５に示すように、第１導電型例えばｎ型のシリコン基板１２上に第１の第２導電型即ちｐ型の半導体ウエル領域１３が形成され、この第１のｐ型半導体ウエル領域１３の表面に受光センサ部２を構成するためのｎ型の半導体領域１４及びこの上のｐ++の正電荷蓄積領域１５が形成される。また、受光センサ部２から離れた位置の第１のｐ型半導体ウエル領域１３に第２のｐ型半導体ウエル領域１６及びｎ型の転送チャネル領域１７が形成され、さらにｐ型のチャネルストップ領域１８が形成される。
【０００８】
第１のｐ型半導体ウエル領域１３、ｎ型半導体領域１４及びｐ++の正電荷蓄積領域１５によって、いわゆるＨＡＤ（Hole Accumulaion Diode）センサによる受光センサ部２が形成される。
【０００９】
第１のｐ型半導体ウエル領域１３は、いわゆるオーバーフローバリア領域となる。受光センサ部２と、後述する垂直転送レジスタ部との間に読み出しゲート部１９が形成される。この読み出しゲート部１９に対応する基板表面にはｐ型の半導体領域２０が形成される。
【００１０】
転送チャネル領域１７、チャネルストップ領域１８及び読み出しゲート部のｐ型半導体領域２０上にゲート絶縁膜２１を介して、例えば多結晶シリコンからなる転送電極２２が形成され、転送チャネル領域１７、ゲート絶縁膜２１及び転送電極２２によりＣＣＤ構造の垂直転送レジスタ部３が構成される。
【００１１】
さらに、転送電極２２上を被覆する層間絶縁膜２３を介して受光センサ部２の開口２４を除く他部全面に例えばＡｌ膜等による遮光膜２５が形成される。
【００１２】
一方、垂直ＯＰＢ部５Ｖでは、図１６及び図１７に示すように、センサ部に相当する部分１０に前述のｎ型半導体領域１４を形成せず、第１のｐ型半導体ウエル領域１３の表面にｐ++正電荷蓄積領域１５のみを形成し、フォトダイオードは形成してないようにし、さらに、遮光膜２５をセンサ部に相当する部分１０を含む全面に形成して構成される。その他の構成は、有効画素領域４と同様であるので、対応する部分に同一符号を付して重複説明を省略する。
【００１３】
有効画素領域４と垂直ＯＰＢ部５Ｖにおいては、その垂直転送レジスタ部３のレジスタ幅Ｗ0 が互に等しく、その読み出しゲート部１９のゲート長さｄ0 が互に等しく、さらに受光センサ部２と、垂直ＯＰＢ部５Ｖの受光センサ部に相当する部分１０との夫々の面積（＝ａ0 ×ｂ0 ）が互に等しくなるように構成される。
【００１４】
【発明が解決しようとする課題】
ところで、上述したＣＣＤ型固体撮像素子１においては、小型化、多画素化に伴い、感度向上のために、受光センサ部２の面積を大きくするようになって来ている。このため、垂直転送レジスタ部３の面積が必然的に小さくなり、ＣＣＤ型固体撮像素子１の総合的なダイナミックレンジ、（いわゆる最大取り扱い電荷量に相当する）は垂直転送レジスタ部３のダイナミックレンジに律速される。
【００１５】
垂直ＯＰＢ部５Ｖの受光センサ部に相当する部分１０は、遮光膜２５の光透過による光電変換が行われぬようにフォトダイオードを構成するためのｎ型半導体領域１４を形成せず、濃度の濃いｐ型半導体領域、いわゆるｐ++正電荷蓄積領域１５のみが形成された構成になっている。このため、垂直ＯＰＢ部５Ｖに対応する部分の垂直転送レジスタ部３は、その周囲の濃度の濃いｐ型半導体領域の３次元的な偏重（締め付け）の影響を強く受けることになり、その部分に対応する垂直転送レジスタ部３のダイナミックレンジは他の有効画素に対応する部分の垂直転送レジスタ部３のダイナミックレンジより少なくなる。
【００１６】
この点を更に詳述する。
垂直ＯＰＢ部５Ｖの受光センサ部に相当する部分１０では、図１７に示すように、ｎ型半導体領域１４（図１５参照）が無いために、イオン注入で形成されるｐ++正電荷蓄積領域１５の不純物濃度が高く、このｐ型不純物濃度のｎ型転送チャネル領域１７への拡散によってｎ型転送チャネル領域１７の実効的なチャネル幅が、有効画素領域４でのｎ型転送チャネル領域１７のチャネル幅に比べて狭くなる傾向になる。有効画素領域４の受光センサ部２ではｎ型半導体領域１４が存するので、このｎ型半導体領域１４での再結合される分だけｐ++正電荷蓄積領域１５の不純物が減り、ｎ型転送チャネル領域１７に影響を与えない。
【００１７】
そして、図１８は、通常動作時における有効画素領域４での垂直転送レジスタ部３の深さ方向（すなわち、図１５のＤ−Ｄ′線上）のポテンシャル図を示す。基板１２には基板電圧Ｖsub が印加される。図１９は、電子シャッタ時における同じく有効画像領域４での垂直転送レジスタ部３の深さ方向のポテンシャル図を示す。基板１２には基板電圧Ｖsub と図２１に示す正の高振幅をもつ電子シャッタパルスφｓが重畳して印加される。
また、図２０は電子シャッタ時における垂直ＯＰＢ部５Ｖでの垂直転送レジスタ部３の深さ方向（すなわち、図１７のＦ−Ｆ′線上）のポテンシャル図を示す。
【００１８】
図１９及び図２０に示すように、基板電位Ｖsub に加えて高い正電位の振幅をもつ電子シャッタパルスφｓを基板１２に印加したとき、図１５及び図１７に示すように、基板１２とｐ型領域で形成される結合容量Ｃの影響で、見かけのＧＮＤ電位がプラス側に変動するとともに、基板１２と容量結合しているｐ型領域、即ち有効画素では第１のｐ型半導体ウエル領域１３、垂直ＯＰＢ部５Ｖでは第１及び第２のｐ型半導体ウエル領域１３，１６のポテンシャルが過渡的に深くなり、垂直転送レジスタ部３の電荷蓄積容量（いわゆる最大取り扱い電荷量）が減少する。その中でも、図２０のポテンシャルで示すように、垂直ＯＰＢ部５Ｖでの電荷蓄積容量が最も低下する。
【００１９】
これは、図１７に示すように、垂直ＯＰＢ部５Ｖのセンサ部に相当する部分１０が、濃度の高いｐ++正電荷蓄積領域１５のみで形成されているため、この部位での基板１２との結合容量Ｃがより大きくなり、電子シャッタパルスφｓの印加時のポテンシャルに大きな影響を与え、垂直転送レジスタ部３の電荷蓄積容量の減少が最も大きくなるためである。
【００２０】
本発明は、上述の点に鑑み、総合的にダイナミックレンジの向上を図った固体撮像素子を提供するものである。
【００２１】
【課題を解決するための手段】
本発明に係る固体撮像素子は、電荷転送レジスタ部のオプティカルブラック部に対応する部分のレジスタ幅を、有効画素部に対応する部分のレジスタ幅より大にした構成とする。
【００２２】
この構成においては、オプティカルブラック部での電荷転送レジスタ部のレジスタ幅が有効画素部での電荷転送レジスタ部のレジスタ幅より大きいので、オプティカルブラック部での垂直転送レジスタ部の電荷蓄積容量が大きくなり、電子シャッタ動作時で電荷転送レジスタ部でのポテンシャルに変動が生じても十分な電荷蓄積容量が確保される。従って、総合的にダイナミックレンジの増大が図れる。
【００２３】
本発明に係る固体撮像素子は、オプティカルブラック部の単位センサ部に相当する部分の面積を、有効画素部の単位センサの面積より小にした構成とする。
【００２４】
この構成においては、オプティカルブラック部での単位センサ部に相当する部分の面積を小さくしたことにより、その単位センサ部に相当する部分と電荷転送レジスタ部間の距離が拡がり、特に電子シャッタ時において、その単位センサ部に相当する部分と基板間の結合容量の垂直転送レジスタ部への影響が少なくなり、電荷転送レジスタ部でのポテンシャル変動が抑制される。従って、総合的にダイナミックレンジの増大が図れる。
【００２５】
【発明の実施の形態】
本発明に係る固体撮像素子は、同一列上に電荷転送レジスタ部を共通とする有効画素部とオプティカルブラック部を有し、電荷転送レジスタ部のオプティカルブラック部に対応する部分のレジスタ幅が、有効画素部に対応する部分のレジスタ幅より大に設定された構成とする。
【００２６】
本発明に係る固体撮像素子は、同一列上に電荷転送レジスタ部を共通とする有効画素部とオプティカルブラック部を有し、オプティカルブラック部の単位センサ部に相当する部分の面積が、有効画素部の単位センサ部の面積より小に設定された構成とする。
【００２７】
図１〜図４は、本発明のＣＣＤ型固体撮像素子の一実施の形態を示す。
このＣＣＤ型固体撮像素子は、いわゆる縦型オーバーフロードレイン方式を採用している。
【００２８】
本実施の形態に係るＣＣＤ型固体撮像素子４１１は、図１に示すように入射光を光電変換するフォトダイオードからなる複数の受光センサ部４２がマトリックス状に配列され、各受光センサ部列の一側のＣＣＤ構造の電荷転送レジスタ、いわゆる垂直転送レジスタ部４３が形成された有効画素領域４４と、この有効画素領域４４の周囲に後述する遮光膜によって遮光されるように形成された斜線で示す黒レベル検出用のＯＰＢ部４５とから成る撮像領域４６を有し、さらに、ＣＣＤ構造の電荷転送レジスタ、いわゆる水平転送レジスタ部４７及びその出力側に接続された電荷検出部４８を有して構成される。
【００２９】
４９は有効画素領域４４における単位有効画素を示す。ここでは、一列に配列された有効画素群を有効画素部５０という。
【００３０】
ＯＰＢ部４５は、各列の有効画素部５０の延長領域に形成した垂直ＯＰＢ部４５Ｖを有している。
垂直ＯＰＢ部４５Ｖでは、受光センサ部４２に相当する部分５２を有し、垂直転送レジスタ部４３の１ビットに相当する転送部とによって単位オプティカルブラック画素５２が構成される。
同一列上の有効画素部５０と垂直ＯＰＢ部４５Ｖは同一の垂直転送レジスタ部４３を共有する。
【００３１】
本実施の形態では、特に、図２の拡大図に示すように、垂直転送レジスタ部４３において、その垂直ＯＰＢ部４５Ｖに対応する部分のレジスタ幅Ｗ2 を、有効画素領域４４、即ち有効画素部５０に対応する部分のレジスタ幅Ｗ1 より大（Ｗ1 ＜Ｗ2 ）に設定する。レジスタ幅Ｗ2 では読み出しゲート部側に広げるようにする。
【００３２】
この場合、有効画素の受光センサ部４２の面積（＝ａ1 ×ｂ1 ）と垂直ＯＰＢ部４５Ｖの受光センサ部に相当する部分５２の面積（＝ａ2 ×ｂ2 ）は互に等しく、オプティカルブラック画素の読み出しゲート部５４のゲート長さｄ2 は有効画素の読み出しゲート部５４のゲート長さｄ1 より小さい。なお、本例では、垂直転送レジスタ部の電荷転送方向の垂直ＯＰＢ部（即ち、図１の下辺の垂直ＯＰＢ部）４５Ｖにのみ、上記の条件をもって形成することができる。
【００３３】
図３は、図２の有効画素領域４４におけるＧ−Ｇ′線上の断面構造を示し、図４は、図２の垂直ＯＰＢ部４５ＶにおけるＨ−Ｈ′線上の断面構造を示す。
有効画素領域４４では、図３に示すように、前述と同様に、第１導電型例えばｎ型のシリコン基板６２上に第１の第２導電型即ちｐ型の半導体ウエル領域６３が形成され、この第１のｐ型半導体ウエル領域６３の表面に受光センサ部４２を構成するためのｎ型の半導体領域６４及びこの上のｐ++の正電荷蓄積領域６５が形成される。
【００３４】
また、受光センサ部４２から離れた位置の第１のｐ型半導体ウエル領域６３に第２のｐ型半導体ウエル領域６６及びｎ型の転送チャネル領域６７が形成され、さらに、ｐ型のチャネルストップ領域６９が形成される。第１のｐ型半導体ウエル領域６３、ｎ型半導体領域６４及びｐ++の正電荷蓄積領域６５によって、いわゆるＨＡＤセンサによる受光センサ部４２が形成される。
【００３５】
第１のｐ型半導体ウエル領域６３が、いわゆるオーバーフローバリア領域となり、基板６２が、いわゆるオーバーフロードレイン領域となり、縦型オーバーフロードレイン構造となる。
受光センサ部４２と後述の垂直転送レジスタ部との間に読み出しゲート部５４が形成される。この読み出しゲート部５４に対応する基板表面にはｐ型の半導体領域７０が形成される。
【００３６】
転送チャネル領域６７、チャネルストップ領域６８及び読み出しゲート部のｐ型半導体領域７０上に、ゲート絶縁膜７１を介して例えば多結晶シリコンからなる転送電極７２が形成され、転送チャネル領域６７、ゲート絶縁膜７１及び転送電極７２によりＣＣＤ構造の垂直転送レジスタ部４３が形成される。この例では、転送電極７２は、図２に示すように、例えば２層構造の電極７２Ａ，７２Ｂにて形成される。
さらに、転送電極７２上を被覆する層間絶縁膜７３を介して、受光センサ部４２の開口７４を除く他部全面に例えばＡｌ膜等による遮光膜７５が形成される。
【００３７】
一方、垂直ＯＰＢ部４５Ｖでは、図４に示すように、前述と同様に、受光センサ部に相当する部分５２に、ｎ型半導体領域６４を形成せず、第１のｐ型半導体ウエル領域６３の表面にｐ++の正電荷蓄積領域６５のみを形成してフォトダイオードを形成しないようにし、さらに、遮光膜７５を受光センサ部に相当する部分５２を含む全面に形成して構成される。
その他の構成は有効画素領域４４と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【００３８】
この固体撮像素子４１１では、有効画素領域４４にある受光センサ部４２での光電変換された信号電荷、及び垂直ＯＰＢ部４５Ｖの電荷が一定期間毎に垂直転送レジスタ部４３へ読み出され、図２１に示す例えば４相の垂直駆動クロックパルスφＶ1 ，φＶ2 ，φＶ3 ，φＶ4 によって水平転送レジスタ部４７へ向って転送が行われる。水平転送レジスタ部４７では、垂直転送レジスタ部４３より転送されてきた垂直ＯＰＢ部４５Ｖの電荷及び受光センサ部４２の信号電荷を、２相の水平駆動クロックパルスφＨ1 及びφＨ2 によって各ビット毎に電荷検出部４８へ順に送り、電荷検出部４８で電圧変換されて出力信号として出力される。垂直ＯＰＢ部４５Ｖでは、光入射されないので、光電変換されず、実際には電荷は読み出されず、電荷検出部４８からは黒レベルの信号として出力される。
【００３９】
本実施の形態に係るＣＣＤ固体撮像素子４１１によれば、垂直転送レジスタ４３において、その垂直ＯＰＢ部４５Ｖに対応する部分のレジスタ幅Ｗ2 を有効画素部５０に対応する部分のレジスタ幅Ｗ1 より大きくすることにより、垂直ＯＰＢ部４５Ｖでの垂直転送レジスタ部４３の電荷蓄積容量（いわゆる最大取り扱い電荷量）を部分的に増加させることができる。
即ち、固体撮像素子のダイナミックレンジを局部的に最も律速する部分（垂直ＯＰＢ部４５Ｖの垂直転送レジスタ部）において、電荷蓄積容量を増大させることができる。
【００４０】
従って、特に電子シャッタ時において、垂直転送レジスタ部４３の垂直ＯＰＢ部４５Ｖに対応する部分の転送部でのポテンシャルが前述の図２０に示すように変動しても、なお、十分な電荷蓄積容量が得られ、固体撮像素子４１１における総合的なダイナミックレンジを向上することができる。垂直ＯＰＢ部４５Ｖにおいて、イオン注入で形成されるｐ++正電荷蓄積領域６５のｐ型不純物がｎ型転送チャネル領域６７に拡散されたとしても、ｎ型転送チャネル幅が広げられているので、垂直転送レジスタ部での実効的なレジスタ幅は十分確保される。
【００４１】
垂直ＯＰＢ部４５Ｖでは、受光センサ部に相当する部分５２からの電荷読み出しは実質的に行われないので、レジスタ幅Ｗ2 の拡大は読み出しゲート部６８側へ広げることができ、レジスタ幅Ｗ2 の拡大による他特性への大きな影響はない。
【００４２】
そして、本構成により、感度線形特性の向上を図ることができ、また、感度の向上及びＳ／Ｎ比の向上を図ることができる。
【００４３】
図５〜図８は、本発明のＣＣＤ型固体撮像素子の他の実施の形態を示す。
図５は全体の構成図、図６はその要部（有効画素、垂直ＯＰＢ部）の平面図、図７は図６のＧ2 −Ｇ2 ′線上の断面図、及び図８は図６のＨ2 −Ｈ2 ′線上の断面図を示す。
【００４４】
本実施の形態に係る固体撮像素子４１２は、特に、各画素列において、垂直ＯＰＢ部４５Ｖの単位受光センサ部に相当する部分５２の面積（＝ａ2 ×ｂ3 ）を、有効画素領域４４、従ってその有効画素部５０の単位受光センサ部４２の面積（＝ａ1 ×ｂ1 ）より小に設定する。
この場合、ａ1 ＝ａ2 として、ｂ1 ＞ｂ3 となるようにして垂直ＯＰＢ部の受光センサ部に相当する部分５２の面積を小さくする。
【００４５】
垂直転送レジスタ部４３のレジスタ幅は、有効画素部５０から垂直ＯＰＢ部４５Ｖにわたって均一の幅Ｗ1 とする。
従って、垂直ＯＰＢ部４５Ｖでの読み出しゲート部５４のゲート長さｄ3 は、有効画素部５０での読み出しゲート部５４のゲート長さｄ1 より大となる（ｄ1 ＜ｄ3 ）。
【００４６】
その他の構成は、前述の図１〜図４と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【００４７】
本実施の形態に係るＣＣＤ型固体撮像素子４１２によれば、垂直ＯＰＢ部４５Ｖの単位受光センサ部に相当する部分５２の面積を、有効画素部５０の単位受光センサ部４２の面積より縮小し、部分５０と垂直転送レジスタ４３間の読み出しゲート部５４のゲート長さｄ3 を受光センサ部４２と垂直転送レジスタ部４３間の読み出しゲート部５４のゲート長さｄ1 より大にすることにより、垂直ＯＰＢ部４５Ｖにおけるｐ++正電荷蓄積領域６５が垂直転送レジスタ部４３から離れることになる。
【００４８】
従って、電子シャッタ時において、垂直ＯＰＢ部４５Ｖの受光センサ部に相当する部分５２のｐ++正電荷蓄積領域６５と基板６２間の結合容量Ｃの垂直転送レジスタ部への影響が低下する。
このため、垂直転送レジスタ部４３の垂直ＯＰＢ部４５Ｖに対応する部分の転送部では、十分な電荷蓄積容量が得られ、即ち有効画素部に対応する部分の転送部と同程度の電荷蓄積容量が得られる。
【００４９】
また、垂直ＯＰＢ部４５Ｖにおける受光センサ部に相当する部分５２と垂直転送レジスタ部４３間の距離、いわゆる読み出しゲート部のゲート長さｄ3 が有効画素部５０のそれ（＝ｄ1 ）に比べて大きいので、イオン注入で形成されるｐ++正電荷蓄積領域のｐ型不純物のｎ型転送チャネル領域への拡散が抑制され、ｎ型転送チャネル領域のチャネル幅、従ってレジスタ幅Ｗ1 が実質的に縮小されない。
【００５０】
従って、垂直転送レジスタ部４３の垂直ＯＰＢ部に対応する部分の転送部のダイナミックレンジが増大し、固体撮像素子４１２における総合的なダイナミックレンジを向上することができる。
また、上例と同様に、感度線形特性の向上、感度の向上及びＳ／Ｎ比の向上を図ることができる。
【００５１】
本実施の形態においても、垂直ＯＰＢ部４５Ｖでは受光センサ部に相当する部分５２からの電荷読み出しは実質的に行われないので、この部分５２の面積の縮小は他特性には大きな影響を与えない。
【００５２】
図９〜図１２は、本発明のＣＣＤ型固体撮像素子のさらに他の実施の形態を示す。
図９は全体の構成図、図１０はその要部（有効画素、垂直ＯＰＢ部）の平面図、図１１は図１０のＧ3 −Ｇ3 ′線上の断面図、及び図１２は図１０のＨ3 −Ｈ3 ′線上の断面図を示す。
【００５３】
本実施の形態に係る固体撮像素子４１３は、特に、垂直転送レジスタ部４３において、その垂直ＯＰＢ部４５Ｖに対応する部分のレジスタ幅Ｗ3 を、読み出しゲート部４５側へ拡大するようにして、有効画素領域４４、即ち有効画素部５０に対応する部分のレジスタ幅Ｗ1 より大（Ｗ1 ＜Ｗ3 ）に設定すると共に、各画素列において、垂直ＯＰＢ部４５Ｖの単位受光センサ部に相当する部分５２の面積（＝ａ2 ×ｂ4 ）を、有効画素部５０の単位受光センサ部４２の面積（＝ａ1 ×ｂ1 ）より小に設定して構成する。
【００５４】
この場合、読み出しゲート部５４は、有効画素部５０及び垂直ＯＰＢ部４５Ｖ共に同じゲート長さｄ1 とすることができる。
【００５５】
その他の構成は、前述の図１〜図４と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
【００５６】
本実施の形態に係るＣＣＤ型固体撮像素子４１３によれば、垂直ＯＰＢ部４５Ｖに対応する垂直転送レジスタ部４３のレジスタ幅Ｗ3 を図２の実施の形態に比して更に大きくすることができ、その転送部での電荷蓄積容量を増大させることができる。
従って、上例と同様に、固体撮像素子４１３における総合的なダイナミックレンジを向上することができる。併せて、感度線形特性の向上、感度の向上及びＳ／Ｎ比の向上を図ることができる。
【００５７】
尚、上例では２次元センサのＣＣＤ型固体撮像素子に適用したが、その他、一方に複数の有効画素からなる有効画素部とオプティカルブラック部を配列し、電荷転送レジスタ部を共通としたリニアセンサの固体撮像素子にも適用することができる。
【００５８】
また、上例ではインターライン転送（ＩＴ）方式の固体撮像素子について説明したが、その他、例えばフレームインターライン転送（ＦＩＴ）方式の固体撮像素子にも適用できる。
【００５９】
【発明の効果】
本発明に係る固体撮像素子によれば、ダイナミックレンジを局部的に最も律速する部分、即ちオプティカルブラック部に対応する電荷転送レジスタ部において、その電荷蓄積容量を増大させることができる。
【００６０】
その結果、固体撮像素子における総合的なダイナミックレンジを向上することができる。また、取り扱い電荷量の増大によって、感度線形特性の向上、感度の向上及びＳ／Ｎ比の向上を図ることができる。
【００６１】
従って、小型化、多画素化された固体撮像素子に適用して好適ならしめる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子の一実施の形態を示す概略的構成図である。
【図２】図１の要部の拡大平面図である。
【図３】図２のＧ1 −Ｇ1 ′線上の断面図である。
【図４】図２のＨ1 −Ｈ1 ′線上の断面図である。
【図５】本発明に係る固体撮像素子の他の実施の形態を示す概略的構成図である。
【図６】図５の要部の拡大断面図である。
【図７】図６のＧ2 −Ｇ2 ′線上の断面図である。
【図８】図６のＨ2 −Ｈ2 ′線上の断面図である。
【図９】本発明に係る固体撮像素子のさらに他の実施の形態を示す概略図構成図である。
【図１０】図９の要部の拡大図である。
【図１１】図１０のＧ3 −Ｇ3 ′線上の断面図である。
【図１２】図１０のＨ3 −Ｈ3 ′線上の断面図である。
【図１３】従来の固体撮像素子を示す概略的構成図である。
【図１４】図１３の有効画素部分の拡大平面図である。
【図１５】図１４のＣ−Ｃ′線上の断面図である。
【図１６】図１３の垂直オプティカルブラック部の拡大平面図である。
【図１７】図１６のＥ−Ｅ′線上の断面図である。
【図１８】通常動作時における有効画素領域に対応する垂直転送レジスタの深さ方向（図１５のＤ−Ｄ′線上）のポテンシャル図である。
【図１９】電子シャッタ動作時における有効画素領域に対応する垂直転送レジスタの深さ方向（図１５のＤ−Ｄ′線上）のポテンシャル図である。
【図２０】電子シャッタ動作時における垂直ＯＰＢ部に対応する垂直転送レジスタの深さ方向（図１７のＦ−Ｆ′線上）のポテンシャル図である。
【図２１】固体撮像素子の駆動パルスのタイミングチャートである。
【符号の説明】
４１１，４１２，４１３‥‥固体撮像素子、４２‥‥受光センサ部、４３‥‥垂直転送レジスタ部、４４‥‥有効画素領域、４５‥‥オプティカルブラック部、４５Ｖ‥‥垂直オプティカルブラック部、４６‥‥撮像領域、４７‥‥水平転送レジスタ部、４８‥‥電荷検出部、５０‥‥有効画素部、５２‥‥垂直オプティカルブラック部のセンサ部に相当する部分、５１‥‥オプティカルブラック画素、５４‥‥読み出しゲート部、６２‥‥ｎ型半導体基板、６３‥‥第１のｐ型半導体ウエル領域、６４‥‥ｎ型半導体領域、６５‥‥ｐ++正電荷蓄積領域、６６‥‥第２のｐ型半導体ウエル領域、６７‥‥ｎ型チャネル領域、６９‥‥チャネルストップ領域、７２〔７２Ａ，７２Ｂ〕‥‥転送電極、７４‥‥遮光膜の開口、７５‥‥遮光膜
【図１】
0004284752.tif 000002
【図２】
0004284752.tif 000003
【図３】
0004284752.tif 000004
【図４】
0004284752.tif 000005
【図５】
0004284752.tif 000006
【図６】
0004284752.tif 000007
【図７】
0004284752.tif 000008
【図８】
0004284752.tif 000009
【図９】
0004284752.tif 000010
【図１０】
0004284752.tif 000011
【図１１】
0004284752.tif 000012
【図１２】
0004284752.tif 000013
【図１３】
0004284752.tif 000014
【図１４】
0004284752.tif 000015
【図１５】
0004284752.tif 000016
【図１６】
0004284752.tif 000017
【図１７】
0004284752.tif 000018
【図１８】
0004284752.tif 000019
【図１９】
0004284752.tif 000020
【図２０】
0004284752.tif 000021
【図２１】
0004284752.tif 000022