(57)【特許請求の範囲】
【請求項１】
交流電源からの入力を整流する整流回路と、この整流回路出力を平滑する平滑コンデンサと、この平滑コンデンサの出力電圧をスイッチング素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、整流平滑回路を介して直流出力電圧に変換すると共に、前記直流出力電圧を検出して基準電圧と比較し、誤差増幅した信号が前記スイッチング素子を流れる電流のピーク値に等しくなるように前記スイッチング素子を開閉制御するスイッチング制御回路と、前記整流回路出力とトランス手段の１次巻線間に挿入されたカップルドインダクタ手段とを具備したスイッチング電源において、
前記カップルドインダクタ手段の補助巻線に発生する電圧に基づく補正信号を前記スイッチング制御回路に供給し、前記スイッチング素子を流れる電流のピーク値を補正し、
前記カップルドインダクタ手段は、その第１巻線及び第２巻線の一端が共通接続されて前記整流回路出力に接続され、前記第１巻線の他端は第１ダイオードを介して前記トランス手段の１次巻線に延長して形成された３次巻線に接続されると共に、前記第２巻線の他端は第２ダイオードを介して前記平滑コンデンサに接続された、
ことを特徴とするスイッチング電源。
【請求項２】
前記補助巻線に抵抗及びコンデンサの直列回路よりなる１次遅れ回路を接続し、この１次遅れ回路を介して前記補正信号を得る
ことを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記補正信号並びに前記スイッチング素子を流れる電流に比例する電圧信号を加算してスイッチング制御回路に供給する加算手段を具備する
ことを特徴とする請求項１に記載のスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流モード制御のＤＣ／ＤＣコンバータ型スイッチング電源において、力率改善のためのカップルドインダクタ手段を導入した場合の制御特性の改善に関する。
【０００２】
【従来の技術】
図３は、電流モード制御のＤＣ／ＤＣコンバータを具備するフライバック型のスイッチング電源を示す回路構成図である。
１は交流電源、２は交流電源からの入力を整流する全波整流回路である。この全波整流回路の出力電圧Vｉは、力率改善のためのカップルドインダクタ手段３を介して平滑コンデンサ４に供給される。
【０００３】
５はトランス手段であり、Ｎ１はその１次巻線、Ｎ２は２次巻線である。６はＭＯＳ型ＦＥＴにより構成されたスイッチング素子であり、平滑コンデンサ４の出力電圧ＶＢと１次巻線Ｎ１とスイッチング素子６ソース・ドレインは直列接続され、平滑コンデンサ４の出力電圧ＶＢがスイッチング素子を介してトランス手段５の１次巻線Ｎ１に印加される構成となっている。
【０００４】
トランス手段５の２次巻線Ｎ２に発生する交流電圧は、ダイオード７、コンデンサ８よりなる整流平滑回路を介して直流出力電圧ＶＯに変換され、負荷９に供給される。
【０００５】
１０はスイッチング制御回路であり、直流出力電圧ＶＯと前記スイッチング素子６を流れる電流Ｉｄに比例した電圧信号Ｖｓを入力し、ＶＯに関連した電圧と自身が持つ基準電圧とを比較し、誤差増幅した信号がＶｓのピーク値に等しくなるように、スイッチング素子６のゲートに開閉制御信号Ｖｇを供給し、スイッチング素子６の開閉デューティを制御する。１１は、スイッチング素子６のソース回路に挿入されたスイッチ電流検出抵抗であり、前記電流Ｉｄに比例した電圧信号Ｖｓを発生させる。
【０００６】
このような構成において、平滑コンデンサ４に与えられる入力電圧Ｖｉが交流電源を全波整流した出力である場合には、全波整流信号の半サイクル期間における平滑コンデンサ４側に流れる電流は短時間の大きなパルス電流となり、力率の低下と外部環境への外乱の原因となる。
【０００７】
そこで、出願人は力率改善の手法として、整流回路出力とトランス手段の１次巻線間に力率改善用のカップルドインダクタ手段を挿入する技術を特願平１１−３７３３４０で開示した。
【０００８】
図３において３で示す要素は、前記先願に開示されているカップルドインダクタ手段である。カップルドインダクタ手段の第１巻線ｎ１及び第２巻線ｎ２の一端は共通接続されて整流回路出力Ｖｉに接続され、第１巻線ｎ１の他端は第１ダイオード１２を介してトランス手段５の１次巻線Ｎ１に延長して形成された３次巻線Ｎ３に接続される。更に第２巻線ｎ２の他端は第２ダイオード１３を介して平滑コンデンサ４に接続されている。
【０００９】
カップルドインダクタ手段の動作については、前記先願の明細書に詳述されているので、本願では説明を省略する。図４は、カップルドインダクタ手段の導入による力率改善のイメージ図であり、整流回路出力Ｖｉの半サイクル期間における第１巻線ｎ１の電流Ｉｎ１及び第２巻線ｎ２の電流Ｉｎ２の和で表される入力電流の平均値が、大きなパルス信号から滑らかな信号波形に矯正され、導通角αが拡大され、力率が改善される。
【００１０】
図５及び図６は入力電流の導通期間及び非導通期間の各部の波形を示しており、夫々において、（Ａ）は第１ダイオード１２と３次巻線Ｎ３の接続点電圧ＶＮ３を、（Ｂ）はカップルドインダクタ手段の第１巻線ｎ１の入力電流Ｉｎ１を、（Ｃ）はカップルドインダクタ手段の第２巻線ｎ２の入力電流Ｉｎ２を、（Ｄ）はスイッチング素子６のドレイン電流Ｉｄを、（Ｅ）はトランス手段５の２次巻線Ｎ２の電流ＩＮ２を示す。
【００１１】
（Ａ）乃至（Ｅ）の各波形は、開閉制御されるスイッチング素子６の１サイクルを示しており、周期をＴ、開閉デューティをＤとした時、前半ＤＴでスイッチング素子６はオン、後半（１−Ｄ）Ｔでスイッチング素子６はオフである。
【００１２】
図５、図６の（Ａ）に示す、第１ダイオード１２と３次巻線Ｎ３の接続点電圧ＶＮ３は、スイッチング素子６がオン期間は、平滑コンデンサ４の電圧をＶＢとする時、ＶＢ（１−Ｎ３／Ｎ１）となり、スイッチング素子６がオフ期間では、ＶＢ＋（Ｎ３／Ｎ２）ＶＯである。
【００１３】
（Ｂ）に示すカップルドインダクタ手段の第１巻線ｎ１の入力電流Ｉｎ１は、図５の入力電流の導通期間では、スイッチング素子６がオン期間は、一定勾配でピーク値Ｉｎ１ｐまで上昇してゼロとなる三角波となる。スイッチング素子６がオフ期間では、カップルドインダクタ手段の第２巻線ｎ２の入力電流Ｉｎ２はピーク値（ｎ１／ｎ２）Ｉｎ１ｐからゼロ向かって一定勾配で下降する三角波となる。一方、図６の入力電流の非導通期間では、Ｉｎ１及びＩｎ２はゼロである。
【００１４】
【発明が解決しようとする課題】
ここで、図５（Ｄ）に示す入力電流の導通期間におけるスイッチング素子６のオン期間では、そのドレイン電流Ｉｄのピーク値は、本来の制御に関わる入力電流Ｉｄ´よりも（Ｎ３／Ｎ１）Ｉｎ１ｐだけ大きい電流となる。スイッチング素子６のオフ期間での出力電流ＩＮ２は、図５（Ｅ）に示すように、（Ｎ１／Ｎ２）Ｉｄ´からゼロに下降する三角波となり、誤差は発生しない。
【００１５】
このように、入力電流の導通期間では、本来の制御に関わる入力電流Ｉｎ１ｐよりは大きいドレイン電流Ｉｄ´がスイッチング素子６流れるため、電流モードで制御した場合、出力電力に寄与しない電流を含めたスイッチ電流を制御するために、交流電源の周期に同期して直流出力電圧ＶＯに電圧変動（商用リップル）が発生する問題がある。
【００１６】
本発明は、電流モード制御のＤＣ／ＤＣコンバータ型スイッチング電源において、力率改善のためのカップルドインダクタ手段を導入した場合における前記の問題点を解消したスイッチング電源の提供を目的とする。
【００１７】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載発明の特徴は、交流電源からの入力を整流する整流回路と、この整流回路出力を平滑する平滑コンデンサと、この平滑コンデンサの出力電圧をスイッチング素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、整流平滑回路を介して直流出力電圧に変換すると共に、前記直流出力電圧を検出して基準電圧と比較し、誤差増幅した信号が前記スイッチング素子を流れる電流のピーク値に等しくなるように前記スイッチング素子を開閉制御するスイッチング制御回路と、前記整流回路出力とトランス手段の１次巻線間に挿入されたカップルドインダクタ手段とを具備したスイッチング電源において、前記カップルドインダクタ手段の補助巻線に発生する電圧に基づく補正信号を前記スイッチング制御回路に供給し、前記スイッチング素子を流れる電流のピーク値を補正する点にある。
【００１８】
また、本発明の特徴は、前記カップルドインダクタ手段は、その第１巻線及び第２巻線の一端が共通接続されて前記整流回路出力に接続され、前記第１巻線の他端は第１ダイオードを介して前記トランス手段の１次巻線に延長して形成された３次巻線に接続されると共に、前記第２巻線の他端は第２ダイオードを介して前記平滑コンデンサに接続されている点にある。
【００１９】
さらに、本発明の特徴は、前記補助巻線に抵抗及びコンデンサの直列回路よりなる１次遅れ回路を接続し、この１次遅れ回路を介して前記補正信号を得る点にある。
【００２０】
また、本発明の特徴は、前記補正信号並びに前記スイッチング素子を流れる電流に比例する電圧信号を加算してスイッチング制御回路に供給する加算手段を具備する点にある。
【００２１】
本発明の実施例の特徴は、前記加算手段は抵抗手段で実現された点にある。
【００２２】
本発明の実施例の特徴は、前記スイッチング素子がＭＯＳ型ＦＥＴにより構成された点にある。
【００２３】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は、力率改善のためのカップルドインダクタ手段を有する電流モード制御のＤＣ／ＤＣコンバータに、本発明を適用したフライバック型スイッチング電源を示す回路構成図である。
図３で説明した従来回路と同一要素には同一符号を付して説明を省略し、本発明の特徴部分のみを説明する。
【００２４】
点線のブロック１４は、本発明の特徴部である補正回路である。この補正回路において、ｎ３はカップルドインダクタ手段３に増設された補助巻線である。  この巻線に誘起される電圧は、抵抗１５とコンデンサ１６の直列回路よりなる１次遅れ回路を介して補正信号電圧‐Ｖｅに変換される。
【００２５】
抵抗１７と抵抗１８は加算回路を構成し、スイッチング素子６のドレイン電流Ｉｄに比例した電圧Ｖｓと前記補正信号電圧‐Ｖｅを加算した信号（Ｖｓ‐Ｖｅ）をスイッチング制御回路１０に供給する。この加算信号は、‐Ｖｅで補正された見掛け上のドレイン電流Ｉｄに対応する。
【００２６】
図２は、導通期間におけるスイッチング素子のオン及びオフ期間の各部の波形図であり、（Ａ）は補助巻線ｎ３の電圧Ｖｎ３を、（Ｂ）はカップルドインダクタ手段の第１巻線ｎ１の入力電流Ｉｎ１を、（Ｃ）は補正信号電圧‐Ｖｅを、（Ｄ）はスイッチング素子６のドレイン電流Ｉｄを示す。
【００２７】
スイッチング素子６がオン期間（ｔｏｎ）のｎ１巻線の電流は、ｎ１巻線のインダクタンスをＬとしたとき、（Ｖｉ−Ｖｎ１）ｔｏｎ／Ｌｎ１であり、これにより、補助巻線ｎ３の電圧Ｖｎ３は、（Ａ）に示されるように、カップルドインダクタ手段３の第１巻線の出力側電圧をＶｎ１、第２巻線の出力側電圧をＶｎ２する時、スイッチング素子６がオン期間では負電圧（Ｖｉ−Ｖｎ１）ｎ３／ｎ１となり、スイッチング素子６がオフ期間では、正電圧（ＶＢ−Ｖｎ２）ｎ３／ｎ２となる。
【００２８】
（Ｂ）に示すカップルドインダクタ手段の第１巻線ｎ１の入力電流Ｉｎ１は、スイッチング素子６がオン期間は、一定勾配でピーク値Ｉｎ１ｐまで上昇してゼロとなる三角波となる。スイッチング素子６がオフ期間では、Ｉｎ１ｐはゼロである。
【００２９】
（Ｃ）の補正信号電圧‐Ｖｅは、（Ａ）の電圧Ｖｎ３を一次遅れ回路を介して得られる信号であり、スイッチング素子６がオン期間ではゼロより所定の負電圧まで増加し、スイッチング素子６がオフ期間では正の所定値まで増加する三角波信号となる。
【００３０】
ここで、一次遅れ回路の時定数を適当に設定することにより、補正信号電圧‐Ｖｅは、（Ｂ）に示されるスイッチング素子６がオン期間でのｎ１巻線電流Ｉｎ１の波形を近似し、かつ極性の反転した電圧信号波形とすることができる。
【００３１】
従って、この補正信号電圧‐Ｖｅをスイッチング素子６のドレイン電流Ｉｄの検出信号電圧Ｖｓに加算した信号（Ｖｓ−Ｖｅ）を、見掛け上のドレイン電流Ｉｄの検出信号としてスイッチング制御回路１０に導くことにより、（Ｄ）に示されるように、スイッチング素子６のオン期間でのＩｄのピーク値は、図５（Ｄ）で説明した誤差分（Ｎ３／Ｎ１）Ｉｎ１ｐがキャンセルされた本来の制御対象電流Ｉｄ´となる。
【００３２】
本発明の実施例では、一次遅れ回路回路として最も簡単な抵抗とコンデンサの直列回路を示したが、これに限定されるものではなく、適当な演算手段を任意に選択可能である。
更に、ＤＣ／ＤＣコンバータのトポロジーとしてフライバック型を示したが、これに限定されるものではなく、本発明は他のトポロジーをとるＤＣ／ＤＣコンバータを有するスイッチング電源にも有効に適用することができる。
【発明の効果】
以上説明したことから明らかなように、本発明によれば、電流モード制御のＤＣ／ＤＣコンバータ型スイッチング電源において、力率改善のためのカップルドインダクタ手段を導入した場合に、スイッチ電流から出力電力に寄与しないインダクタ電流成分を除いた値を電流モードで制御することができ、商用周波数成分の出力リップル電圧を軽減することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した、電流モード制御のＤＣ／ＤＣコンバータを具備するフライバック型のスイッチング電源を示す回路構成図である。
【図２】本発明の動作を説明するための、各部の波形図である。
【図３】従来の、電流モード制御のＤＣ／ＤＣコンバータを具備するフライバック型のスイッチング電源を示す回路構成図である。
【図４】カップルドインダクタ手段の導入による力率改善のイメージ図である。
【図５】入力電流の導通期間における各部の波形図である。
【図６】入力電流の非導通期間における各部の波形図である。
【符号の説明】
１  交流電源
２  整流回路
３  カップルドインダクタ手段
４  平滑コンデンサ
５  トランス手段
６  スイッチング素子
７  ダイオード
８  コンデンサ
９  負荷
１０  スイッチング制御回路
１１  スイッチ電流検出抵抗
１２  第１ダイオード
１３  第２ダイオード
１４  補正回路
１５  抵抗
１６  コンデンサ
１７  加算抵抗
１８  加算抵抗
ｎ１  カップルドインダクタ第１巻線
ｎ２  カップルドインダクタ第２巻線
ｎ３  カップルドインダクタ補助巻線
【図１】
0004284580.tif 000002
【図２】
0004284580.tif 000003
【図３】
0004284580.tif 000004
【図４】
0004284580.tif 000005
【図５】
0004284580.tif 000006
【図６】
0004284580.tif 000007