(57)【特許請求の範囲】
【請求項１】
半導体層と、その表面に形成された１又は複数個の半導体素子とからなる半導体装置であって、前記半導体層が、前記半導体層が半導体素子を有しない領域において複数に分割され、分割された各半導体層がその側面に密着する絶縁層によって一体化されてなるフレキシブル領域を有し、さらに、分割された各半導体層が、絶縁層を介して、絶縁層に密着し、かつ前記半導体層表面から裏面におよぶ貫通電極によって一体化されてなるリジッド領域を有することを特徴とする半導体装置。
【請求項２】
各半導体層が、その裏面側の側面に傾斜を有してなる請求項１に記載の半導体装置。
【請求項３】
半導体層表面に１又は複数個の半導体素子が形成されたリジッド領域と、前記半導体層表面に前記半導体素子が配置されていないフレキシブル領域とを有してなる半導体装置であって、フレキシブル領域は、半導体層と絶縁層とが交互に密着して配置されてなり、リジッド領域に、さらに、半導体層の表面から裏面におよび、前記半導体層と電気的に分離された貫通電極が配置されてなることを特徴とする半導体装置。
【請求項４】
フレキシブル領域の表面及び／又は裏面にスリットが形成されてなる請求項３に記載の半導体装置。
【請求項５】
絶縁層が、その表面に凹部を有してなる請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
半導体層が、 (１１０)の面方位をもつ単結晶からなる請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
（ａ）表面に半導体層を有する基板表面に１又は複数個の半導体素子を形成し、（ｂ）前記半導体層の半導体素子が形成されていない領域に１又は複数個のフレキシブル領域用溝及びリジッド領域用溝を形成し、（ｃ）前記フレキシブル領域用溝内に絶縁層を埋め込んで、該絶縁層を半導体層側面に密着させ、前記リジッド領域用溝内に絶縁層とともに導電層を埋め込んで、該絶縁層を半導体層側面に密着させるとともに該絶縁層に導電層を密着させ、（ｄ）前記基板を裏面側から前記溝の底部まで後退させることにより、
複数に分割されるが、各半導体層が絶縁層により一体化されてなるフレキシブル領域及び半導体層表面から裏面におよぶ貫通電極によって一体化されてなるリジッド領域を半導体層に形成することを特徴とする半導体装置の製造方法。
【請求項８】
導電層を、高融点金属の選択成長により溝内に埋め込む請求項７に記載の方法。
【請求項９】
工程（ａ）における表面に半導体層を有する基板がＳＯＩ基板であり、工程（ｄ）における後退をリフトオフ法により行う請求項７又は８に記載の方法。
【請求項１０】
基板が (１１０)の面方位をもつ半導体基板であり、工程（ｄ）において基板裏面に所定形状のレジストパターンを形成し、該レジストパターンをマスクとして用いて基板裏面をアルカリ水溶液によって後退させる請求項７又は８に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、さらに詳しくはフレキシブルな半導体装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
携帯電話を始めとして、機器の小型化・携帯化の流れが一段と強くなってきており、さらには「着るパソコン」としてウエアラブルコンピュータも発表された。
また、３ＤＭＤ（シースルーヘッドマウントディスプレイ）、ＣＣＤカメラ内蔵ＨＤ、イヤホン型メガネ、イヤホン型マイクなど映像・音声の直接認知インターフェイスも提案され、今後ウエアラブル機器の市場は大きく伸長すると考えられる。
【０００３】
このような需要に対する方策の一つとして、ＡＭＬＣＤ(アクティブマトリックスディスプレー)のＴＦＴのチップ薄膜化法が提案されている（例えば、USP5,256,562）。
この方法では、まず、図５（ａ）に示すように、Ｓｉ基板４０上に、Ｓｉ緩和層４１、ＣＶＤ法によるシリコン酸化膜４２、シリコン酸窒化膜からなるリリース層４３、素子形成層となる上層Ｓｉ層４４がこの順に積層されたＳＯＩ構造基板を用い、図５（ｂ）に示すように、ＡＭＬＣＤの画素部（ピクセル領域）４４ｂとＴＦＴ領域４４ａとを形成する。
【０００４】
次に、図５（ｃ）に示すように、絶縁体領域４５を形成するとともに、画素部４４ｂとＴＦＴ領域４４ａとの上に酸化膜４６を形成する。
さらに、図５（ｄ）に示すように、得られた基板上に、ゲート電極４８及びソース／ドレイン領域４９を形成し、さらに、これらを絶縁膜５０で被覆し、絶縁膜５０の所望の領域にコンタクトホール及び配線５１を形成して、ＴＦＴ４７を得る。
この後、図５（ｅ）に示すように、画素部４４ｂとＴＦＴ領域４４ａとを含む領域の外側のリリース層４３に開口５２ａを形成し、さらに、この開口５２ａよりも大きな開口５２ｂをシリコン酸化膜４２に形成する。
【０００５】
続いて、図６（ｆ）に示すように、シリコン酸化膜４２及びリリース層４３の開口を埋め込む支持柱５３をシリコン酸化膜によって形成し、支持柱５３間で、かつ画素部４４ｂとＴＦＴ領域４４ａとの領域以外の領域において、リリース層４３にエッチャント導入口５４を形成し、このエッチャント導入口５４からエッチャントを導入して、図６（ｇ）に示すように、シリコン酸化膜４２をエッチング除去し、空洞５５を形成する。これにより、支持柱５３に支持されたリリース層４３上に、画素部４４ｂ及びＴＦＴ４７が配置する。
【０００６】
次に、図６（ｈ）に示すように、得られた基板上全面にエポキシ樹脂５６と非感光性の透明樹脂膜５７とを形成し、画素部４４ｂとＴＦＴ４４ａとの上のエポキシ樹脂５６を紫外線を照射することにより硬化させ、非硬化部のエポキシ樹脂を除去するとともに、支持柱５３を劈開することにより、薄膜状のチップを離脱させる。
しかし、上記のように作製された薄膜状のチップは、フレキシビリティがなく、延性に欠け、脆弱である。また、システムの多機能化に向けた積層構造に応用することは困難である。
本発明はこのような課題に鑑みなされたものであり、薄膜状のチップ自体にフレキシビリティを付与することができる半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によれば、
半導体層と、その表面に形成された１又は複数個の半導体素子とからなる半導体装置であって、前記半導体層が、前記半導体層が半導体素子を有しない領域において複数に分割され、分割された各半導体層がその側面に密着する絶縁層によって一体化されてなるフレキシブル領域を有し、さらに、分割された各半導体層が、絶縁層を介して、絶縁層に密着し、かつ前記半導体層表面から裏面におよぶ貫通電極によって一体化されてなるリジッド領域を有することを特徴とする半導体装置が提供される。
また、別の観点から、本発明によれば、
半導体層表面に１又は複数個の半導体素子が形成されたリジッド領域と、前記半導体層表面に前記半導体素子が配置されていないフレキシブル領域とを有してなる半導体装置であって、フレキシブル領域は、半導体層と絶縁層とが交互に密着して配置されてなり、リジッド領域に、さらに、半導体層の表面から裏面におよび、前記半導体層と電気的に分離された貫通電極が配置されてなることを特徴とする半導体装置が提供される。
【０００８】
さらに、本発明によれば、（ａ）表面に半導体層を有する基板表面に１又は複数個の半導体素子を形成し、（ｂ）前記半導体層の半導体素子が形成されていない領域に１又は複数個のフレキシブル領域用溝及びリジッド領域用溝を形成し、（ｃ）前記フレキシブル領域用溝内に絶縁層を埋め込んで、該絶縁層を半導体層側面に密着させ、前記リジッド領域用溝内に絶縁層とともに導電層を埋め込んで、該絶縁層を半導体層側面に密着させるとともに該絶縁層に導電層を密着させ、（ｄ）前記基板を裏面側から前記溝の底部まで後退させることにより、
複数に分割されるが、各半導体層が絶縁層により一体化されてなるフレキシブル領域及び半導体層表面から裏面におよぶ貫通電極によって一体化されてなるリジッド領域を半導体層に形成することを特徴とする半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
本発明の半導体装置は、主として、半導体層と、その上に形成された半導体素子とを備える。また、この半導体装置は、少なくともフレキシブル領域を有しており、好ましくはフレキシブル領域とリジッド領域との双方を有している。
半導体層としては、半導体基板自体でもよいし、半導体基板上に半導体層が形成されたもの（例えば、ｎ型又はｐ型のシリコン基板表面にｐ型又はｎ型のエピタキシャルシリコン層等を１μｍ程度積層させた、いわゆるエピタキシャル基板）、半導体以外の基板上に半導体層が形成されて構成されるもの（例えばＳＯＩ基板）等であってもよい。半導体基板としては、例えば、シリコン、ゲルマニウム等の元素半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体等、種々の基板を用いることができる。なかでも単結晶シリコン基板又は多結晶シリコン基板が好ましく、単結晶シリコン基板が特に好ましい。また、特に、半導体層は、（１１０）の面方位を有していることが好ましい。半導体基板は、リン、砒素等のＮ型又はボロン等のＰ型の不純物のドーピングにより比較的低抵抗（例えば２０Ωｃｍ程度以下、好ましくは１０Ωｃｍ程度）であるものが好ましい。
【００１０】
また、ＳＯＩ基板を構成する基板としては、上記の半導体基板のほか、ガラス、石英ガラス、サファイア、プラスチック基板等が挙げられる。ＳＯＩ基板は、例えば、半導体基板に酸素をイオン注入して熱処理して埋め込み酸化膜を半導体基板内に形成するＳＩＭＯＸ（Separation by Implantation of Oxygen）型基板、熱酸化により表面に酸化膜が形成された半導体基板を２枚貼り合わせた基板（ＢＥＳＯＩ基板）；半導体基板上にエピタキシャル成長により第１絶縁層及び第１半導体層を形成したＳＯＩ基板に熱酸化又はエピタキシャル成長等により表面に酸化膜を形成した半導体基板を張り合わせた、いわゆる張り合わせ型ＳＯＩ基板；半導体基板上にエピタキシャル成長により絶縁膜及び第１半導体層等が形成されたもの等が挙げられる。なお、半導体層は、トランジスタを形成するための活性層として機能する半導体薄膜であり、上述の半導体により形成することができる。この場合の膜厚は、例えば、５０〜１０００ｎｍ程度が挙げられる。埋め込み絶縁膜としては、シリコン酸化膜のほか、シリコン窒化膜、シリコン酸化窒化膜又はこれらとシリコン酸化膜の積層膜等が挙げられ、膜厚は、例えば、５０〜２００ｎｍ程度が挙げられる。
【００１１】
半導体層上に形成される半導体素子は、通常、メモリ、周辺回路、論理回路等の種々の回路を形成するためのものであり、トランジスタ、キャパシタ、抵抗等の種々の素子を含む。また、これら素子を分離又は接続するための素子分離膜、層間絶縁膜、配線層等の種々の膜が形成されていてもよい。
フレキシブル領域は、分割された半導体層が、その側面において密着して形成される絶縁層によって、互いに連結され、一体的に構成される領域、言い換えると、半導体層と絶縁層とが交互に密着して配置されている領域であって、絶縁層の可撓性、柔軟性等により、基板（半導体層）が、その領域において１方向又は２方向以上にフレキシビリティを有する領域を意味する。フレキシブル領域の大きさは特に限定されるものではなく、得ようとする半導体装置の大きさ、性能、用途等に応じて適宜調整することができる。
【００１２】
分割された半導体層の大きさ及び形状は、特に限定されるものではなく、例えば、平面形状が正方形、長方形、菱形、三角形等の種々のものが挙げられ、長方形（ストライプ状）の場合には、その幅は１０〜１０００ｎｍ程度が適当であり、正方形の場合は、一辺が１０〜１０００ｎｍ程度が挙げられる。また、半導体層の側面は、全側面にわたってほぼ垂直であるものが好ましいが、一部の側面、例えば、裏面側又は表面側において、テーパー状又は逆テーパー状の傾斜を有していてもよい。
なお、フレキシブル領域における半導体層は、表面に形成された半導体素子の特性に影響を与えない領域であることが必要であり、通常、半導体素子が形成されていない領域が適当であり、例えば、フィールド領域等の絶縁膜のみが形成された領域が挙げられる。
【００１３】
分割された半導体層を一体的に連結する絶縁層又は半導体層と交互に配置する絶縁層は、半導体層の側面に密着し得るものであればその種類は特に限定されるものではなく、例えば、シリコン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜）、シリコン窒化膜、シリコン酸化窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＰＺＴ、ＰＬＺＴ、強誘電体膜又は反強誘電体膜等の単層膜又は積層膜等が挙げられる。その膜厚は、特に限定されるものではなく、分割された半導体層の厚み、大きさ、得ようとするフレキシビリティの程度等により適宜調整することができる。例えば、５０〜２０００ｎｍ程度が挙げられる。また、絶縁層は、半導体層間においてその表面に凹部が形成されていることが好ましく、凹部の深さが深いほど、すなわち絶縁層の膜厚が小さいほど大きなフレキシビリティを得ることができる。
【００１４】
絶縁層は、複数の半導体層を一体的に連結させることができる程度に、半導体層の側面に密着していることが必要であるが、半導体層の側面の全面に密着されていなくてもよい。つまり、半導体層の側面がほぼ垂直である場合には、その側面のすべてにわたって絶縁層が密着されていることが好ましいが、例えば、上述したように、裏面又は表面の一方において、側面に傾斜を有している場合には、その傾斜を有する側面には絶縁層が密着されていなくてもよい。ここで、半導体層の側面の傾斜は、テーパー状であってもよいし、逆テーパー状であってもよいが、図２（ｆ）及び（ｇ）に示すように、裏面側の側面に半導体層間の隙間が大きくなるような傾斜を有していることが好ましい。つまり、フレキシブル領域、半導体層と絶縁層とが配置された領域において、その表面が凹凸を有していてもよい。
【００１５】
また、半導体層には、上述したフレキシブル領域のほかに、リジッド領域が形成されていることが好ましい。リジッド領域とは、たわまない領域、堅くて曲がらない領域を意味し、半導体素子が形成された領域のほか、半導体層表面から裏面におよぶ貫通電極が形成された領域を含む。貫通電極が形成されたリジッド領域では、テーパー状、逆テーパー状又は垂直形状で、分割された各半導体層の側面に絶縁層が密着しており、さらにこの絶縁層に、半導体層表面から裏面に貫通した貫通電極が密着して配置されている。ここでの絶縁層は、上述したものと同様のものが挙げられる。
【００１６】
貫通電極は、絶縁層に密着し得る導電層により形成されるものであれば、どのような材料によっても形成することができる。例えば、アモルファス、単結晶又は多結晶のＮ型又はＰ型の元素半導体（例えば、シリコン、ゲルマニウム等）又は化合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＺｎＳｅ、ＣｓＳ等）；金、白金、銀、銅、アルミニウム、Ｒｕ等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド；ＴｉＮ、タングステンナイトライド等の窒化物； ＣｕＩ、ＩＴＯ、ＳｎＯ2、ＺｎＯ等の透明導電材料等の単層膜又は積層膜により形成することができる。なかでも、高融点金属が好ましい。
【００１７】
本発明の半導体装置の製造方法においては、まず、工程（ａ）において、表面に半導体層を有する基板表面に１又は複数個の半導体素子を形成する。ここでの半導体層を有する基板とは、上述したように、半導体基板自体であってもよいし、いわゆるＳＯＩ基板であってもよい。半導体素子は、当該分野で公知の種々の方法を組み合わせて形成することができる。なお、半導体素子を形成した後、層間絶縁膜又は保護膜等により、半導体素子を被覆することが好ましい。
【００１８】
工程（ｂ）において、半導体素子が形成されていない領域における半導体層に、１又は複数個の溝を形成する。溝は、例えば、フォトリソグラフィ及びエッチング工程により所定形状のマスクパターンを形成し、そのマスクパターンを用いた異方性エッチング（例えば、反応性イオンエッチング（ＲＩＥ））により形成することができる。ここでの溝の大きさ、形状及び深さは特に限定されるものではないが、溝の深さは、最終的に得られるフレキシビリティを有する半導体装置の厚みを決定するものであり、少なくとも半導体素子（層間絶縁膜及び保護膜で被覆されている場合にはそれらも含む）と、その素子の一部を構成するとともに支持するために十分な厚みの半導体層との合計厚以上の深さ、例えば、１〜１０μｍ程度を有することが適当である。なお、基板として、ＳＯＩ基板を用いた場合には、溝は、ＳＯＩ基板の表面半導体層を貫通する深さであることが好ましい。また、その幅は、半導体層の幅／溝の幅が１〜１００μｍ／１〜１００μｍ程度とすることが適当である。また、ここでの溝は、後工程により、フレキシブル領域における絶縁層が配置される領域にのみ形成してもよいが、リジッド領域において貫通電極が配置される領域にも形成することが好ましい。フレキシブル領域における溝の形状は、例えばストライプ状、格子状等が適当であり、リジッド領域における溝は、円形、多角形等のどのような形状でもよく、溝内に導電層を埋め込むことにより形成される貫通電極が適当な抵抗値を得ることができるような大きさに調整することが好ましい。
【００１９】
工程（ｃ）において、溝内に絶縁層を埋め込む。絶縁層は、上述した材料により形成することができ、なかでも、シリコン窒化膜とシリコン酸化膜との積層膜が好ましい。絶縁層は、熱酸化法、スパッタ法、各種ＣＶＤ法、ＥＢ法等により形成することができる。これにより、絶縁層を半導体層側面に密着させることができる。
なお、この工程においては、リジッド領域に貫通電極を形成する場合には、リジッド領域における溝に、その側面がテーパー状、逆テーパー状又は垂直形状に絶縁層で被覆される程度に絶縁層を埋め込むことが適当である。また、絶縁層を埋め込んだ後、リジッド領域における溝に導電層を埋め込む。導電層を埋め込む方法は、特に限定されるものではなく、例えば、導電層を溝内のみに選択成長させる方法、フォトレジストで貫通電極用の溝以外の領域を被覆し、このフォトレジストを用いて導電層を基板上全面に形成し、エッチバック又はリフトオフ法する方法等、あるいはこれらを組み合わせた方法等が挙げられる。これにより、貫通電極用の溝内に絶縁層を密着させることができるとともに、この絶縁層に導電層を密着させることができ、後述するように、半導体層表面から裏面におよぶ貫通電極によって一体化されてなるリジッド領域を形成することができる。
【００２０】
工程（ｄ）において、基板を裏面側から溝の底部まで後退させる。ここでの後退は、ウェットエッチング、ドライエッチング又はＣＭＰ法等の研磨等、種々の方法を用いて行うことができる。後退させる際には、所定の領域を被覆するマスクを用いてもよい。例えば、上述したように溝を形成する際のマスクパターンと同じ形状のマスクを用いて後退させることが好ましい。特に、（１１０）面方位を有する基板を用いた場合には、アルカリ溶液を用いたウェットエッチングにおいて、例えば（１００）面と（１１０）面とのエッチングレートに差があるため、この現象を利用して、所望の形状にエッチングを進行させることができる。ここで、アルカリ水溶液としては、例えば、ＫＯＨ、TMAH（Tetramethyl ammonium hydroxide）等の水溶液が挙げられる。これにより、最終的に得られるフレキシブル基板の裏面にスリットが形成されたような形状、凹凸を有する形状、あるいは個々の半導体層の側面の裏面側の一部に傾斜を有する形状に、容易に加工することができ、フレキシビリティを確保しながら、比較的厚膜の基板を得ることができ、取り扱いが容易となる。
【００２１】
また、基板としてＳＯＩ基板を用いた場合には、支持基板と埋め込み絶縁膜とを裏面側から後退又は除去することにより、容易に溝の底部まで後退させ、半導体層を分割することができる。
これにより、半導体層は、溝によって複数に分割されることになるが、上述した溝内に形成された絶縁層により、各半導体層が連結されて一体化され、この領域がフレキシブル領域を構成することになる。
以下、本発明の半導体装置及びその製造方法を図面に基づいて詳細に説明する。
【００２２】
実施の形態１
まず、図１（ａ）に示すように、例えば、不純物濃度が５×１０15ｃｍ-3程度の（１００）面方位を有するｐ型シリコン基板２に、一般的な方法で素子を形成し、素子層１を作製する。
その後、図１（ｂ）に示すように、例えば、ＲＩＥ法を用いて、素子層１を貫通するように、フレキシブル用スリット３と貫通電極用スリット４とを、５〜１０μｍの深さで形成する。なお、スリット３、４の位置は、素子層１に形成される素子に影響のない位置、例えばチップのフィールド部等とする。これによりフレキシブル用スリット３が形成された領域において、フレキシブル領域Ｆを形成することができるとともに、素子が形成された領域及び貫通電極用スリット４が形成された領域いおいて、リジッド領域Ｒを形成することができる。
【００２３】
次に、図１（ｃ）に示すように、得られたシリコン基板２全面に、例えば、熱ＣＶＤ法又はプラズマＣＶＤ法等によりＳｉＮ膜５を約１μｍの厚さで堆積し、さらに、その上に、フレキシブル用スリット３が埋まり、貫通電極用スリット４の側面及び底面に堆積する厚さ、例えば、１０μｍ程度の熱酸化膜６を形成する。
続いて、図１（ｄ）に示すように、熱酸化膜６をエッチバックして、貫通電極用スリット４の底面を露出させる。貫通電極用スリット４内に、アルミニウム膜７を埋設する。
次に、図１(ｅ) に示すように、シリコン基板２の表裏面を、例えば、ＣＭＰ法により研磨して、薄膜化する。この際、素子層１表面及び貫通電極用スリット４内に形成されたＳｉＮ膜５が研磨ストッパとなる。これにより、図１（ｆ）に示すように、貫通電極７ａ付きフレキシブル基板が完成する。
この貫通電極７ａは、チップ裏面からの電気信号入出力に用いることができる。
また、この基板を、図１（ｇ）に示すように、積層して用いることもできる。
【００２４】
実施の形態２
まず、図２（ａ）に示すように、例えば、不純物濃度が５×１０15ｃｍ-3程度で、（１１０）の面方位を有するｐ型シリコン基板８に、上記と同様に素子層１を作製する。
その後、図２（ｂ）に示すように、例えばＲＩＥ法を用いて、素子層１を貫通するように、フレキシブル用スリット３と貫通電極用スリット４とを、５〜１０μｍの深さで形成する。なお、スリット３、４の位置は、素子層１に形成される素子に影響のない位置、例えばチップのフィールド部等とする。これにより、上記と同様に、フレキシブル領域Ｆとリジッド領域Ｒとを形成することができる。
【００２５】
次に、図２（ｃ）に示すように、得られたシリコン基板２全面に、例えば、熱ＣＶＤ法又はプラズマＣＶＤ法により、ＳｉＮ膜５を約１μmの厚さで堆積し、さらに、その上に、図２（ｄ）に示すように、フレキシブル用スリット３が埋まり、貫通電極用スリット４の側面及び底面に堆積する厚さ、例えば、１０μｍ程度の熱酸化膜６を形成する。
続いて、図２（ｅ）に示すように、熱酸化膜６をエッチバックして、貫通電極用スリット４の底面を露出させ、貫通電極用スリット４内に、アルミニウム膜７を埋設する。
次に、シリコン基板８の表面を、例えば、ＣＭＰ法により研磨して、薄膜化するとともに、貫通電極７ａを形成する。この際、素子層１表面に形成されたＳｉＮ膜５が研磨ストッパとなる。
【００２６】
次いで、図２(ｆ) に示すように、シリコン基板８の表面及び裏面にフォトレジストを塗布し、裏面のフォトレジストを、例えば、図２（ｂ）におけるフレキシブル用スリット３及び貫通電極用スリット４形成に用いたフォトマスクを利用して、パターニングする。得られたレジストパターン９をマスクとして用いて、シリコン基板８の裏面を、３３〜３５ｗｔ％のＫＯＨ水溶液で異方性エッチングする。この際、レジストパターン９の形状は、スリット３、４の形状に対応するため、シリコン基板８裏面からのエッチングに対してＳｉＮ膜５をエッチングストッパとして利用することができる。この際、Ｓｉ（１１０）面は、ＫＯＨ水溶液によるエッチングの選択比がＳｉ（１００)に対して約２倍であるため、（１１０）面方位のシリコン基板８は、ＫＯＨ水溶液によるエッチングにより、図３に示すように、底面に（１１０）面、側面に（１００）面及び（１１１）面が出るようにエッチングされ、図２(ｆ) に示すような形状のシリコン基板８を得ることができる。
その後、レジストパターンを除去することにより、図２（ｇ）に示すように、貫通電極付きフレキシブル基板が完成する。
上記方法により得られたフレキシブル基板は、シリコン基板８の裏面が完全に薄膜化されていないため、厚膜のままチップの取り扱いができる。
【００２７】
実施の形態３
まず、図４（ａ）に示すように、例えば、シリコン基板２上に、シリコン酸化膜からなる埋め込み絶縁膜１１及びシリコン層がこの順に形成されたＳＯＩ基板を用い、このＳＯＩ基板のシリコン層に、上記と同様に素子層１０を作製する。
その後、図４（ｂ）に示すように、例えば、ＲＩＥ法を用いて、素子層１０を貫通する深さで、フレキシブル用スリット３と貫通電極用スリット４とを形成する。
次に、図４（ｃ）に示すように、得られた基板全面に、例えば、熱ＣＶＤ法又はプラズマＣＶＤ法により、ＳｉＮ膜５を約０．２μmの厚さで堆積し、さらに、その上に、図４（ｄ）に示すように、フレキシブル用スリット３が埋まり、貫通電極用スリット４の側面及び底面に堆積する厚さの熱酸化膜６を形成する。
【００２８】
続いて、図４（ｅ）に示すように、熱酸化膜６をエッチバックして、貫通電極用スリット４の底面を露出させ、貫通電極用スリット４内に、アルミニウム膜を埋設する。次に、シリコン基板２の表面を、例えば、ＣＭＰ法により研磨して、薄膜化するとともに、貫通電極７ａを形成する。この際、素子層１表面に形成されたＳｉＮ膜５が研磨ストッパとなる。
さらに、図４（ｆ）に示すように、リフトオフすることにより、貫通電極７ａ付きフレキシブル基板を完成させる。
【００２９】
【発明の効果】
本発明によれば、半導体層と絶縁層とによりフレキシビリティを有する領域を備えることにより、機器の小型化、携帯化に対応するシステムパッケージソリューションとして、折り曲げ可能なウエアラブルパッケージを実現することができる。しかも、このような半導体装置は、３次元ＩＣ化にも適用でき、機器の高密度実装化、システムの高速化に応用することが可能となる。
特に、貫通電極が形成されている場合には、チップの積層化を実現することが可能となる。
しかも、フレキシブル領域の表面及び／裏面にスリットが形成されている、つまり、表面及び／又は裏面に凹凸を有する場合には、半導体層自体の膜厚を凸部の分、厚膜化することができるため、フレキシビリティを確保しながら、半導体装置自体の強度を得ることができ、取り扱いが容易となる。
さらに、本発明によれば、簡便な方法でフレキシビリティを有する半導体装置を実現することができるため、安価なフレキシブル半導体装置を提供することができ、ウエアラブルコンピュータや３次元ＩＣを製造コストを増大させることなく実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の第１の実施形態を示す要部の概略断面工程図である。
【図２】本発明の半導体装置の製造方法の第２の実施形態を示す要部の概略断面工程図である。
【図３】本発明の半導体装置の製造方法において、基板裏面を後退させる方法を説明するための要部の模式図である。
【図４】本発明の半導体装置の製造方法の第３の実施形態を示す要部の概略断面工程図である。
【図５】従来の半導体装置の製造方法を示す要部の概略断面工程図である。
【図６】従来の半導体装置の製造方法を示す要部の概略断面工程図である。
【符号の説明】
１、１０  素子層
２  （１００）面方位を有するシリコン基板
３  フレキシブル用スリット
４  貫通電極用スリット
５  ＳｉＮ膜
６  熱酸化膜
７  アルミニウム膜
７ａ  貫通電極
８  (１１０)面方位を有するシリコン基板
９  レジストパターン
１１  埋め込み酸化膜
Ｆ  フレキシブル領域
Ｒ  リジッド領域
【図１】
0004316186.tif 000002
【図２】
0004316186.tif 000003
【図３】
0004316186.tif 000004
【図４】
0004316186.tif 000005
【図５】
0004316186.tif 000006
【図６】
0004316186.tif 000007