(57)【特許請求の範囲】
【請求項１】
セラミック材料からなる積層された複数のセラミック層および配線導体を備える、多層セラミック基板を製造する方法であって、
前記セラミック材料を含む複数の基板用グリーンシートを用意する工程と、
前記基板用グリーンシートの焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシートを用意する工程と、
前記基板用グリーンシートの特定のものに前記配線導体を形成する工程と、
前記収縮抑制用グリーンシートの特定のものに穴を設ける工程と、
複数の前記基板用グリーンシートを積層してなるもので、前記配線導体を形成している、多層セラミック基板となるべき生の基板用積層体、および前記生の基板用積層体の各主面上にそれぞれ積層される前記収縮抑制用グリーンシートを備え、かつ、前記生の基板用積層体の少なくとも一方の前記主面によって閉じられる開口端を有するキャビティが、前記収縮抑制用グリーンシートに設けられた前記穴によって形成されている、そのような複合積層体を作製する工程と、
多層セラミック基板を得るために前記基板用積層体を焼結させるが、前記収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させるとともに、前記収縮抑制用支持体による拘束力を前記基板用積層体に作用させて、前記基板用積層体の平面方向での収縮を抑制しながら、前記基板用積層体を厚み方向にのみ実質的に収縮させることによって、前記基板用積層体の一部を前記キャビティの内面に沿って盛り上がらせるように、前記複合積層体を焼成する工程と、
前記収縮抑制用支持体を除去する工程と
を備える、多層セラミック基板の製造方法。
【請求項２】
前記キャビティは、有底の凹部を形成する、請求項１に記載の多層セラミック基板の製造方法。
【請求項３】
前記キャビティは、貫通孔を形成する、請求項１に記載の多層セラミック基板の製造方法。
【請求項４】
前記配線導体は、ビアホール導体を備え、前記生の基板用積層体の前記主面の、前記キャビティの開口端を閉じている部分には、前記ビアホール導体の一方端が位置されている、請求項１ないし３のいずれかに記載の多層セラミック基板の製造方法。
【請求項５】
前記キャビティの開口端は、スポット形状をなす、請求項１ないし４のいずれかに記載の多層セラミック基板の製造方法。
【請求項６】
前記キャビティの開口端は、長手形状をなす、請求項１ないし４のいずれかに記載の多層セラミック基板の製造方法。
【請求項７】
前記配線導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、ＭｏおよびＡｕからなる群から選ばれた少なくとも１種を主成分とする、請求項１ないし６のいずれかに記載の多層セラミック基板の製造方法。
【請求項８】
前記複合積層体を焼成する工程は、１０００℃以下の温度で実施される、請求項１ないし７のいずれかに記載の多層セラミック基板の製造方法。
【請求項９】
前記収縮抑制用グリーンシートは、アルミナ、ジルコニアおよびマグネシアから選ばれた少なくとも１種を含む、請求項８に記載の多層セラミック基板の製造方法。
【請求項１０】
前記複合積層体を焼成する工程において、積層方向に１０ｋｇ／ｃｍ２以下の荷重を加える、請求項１ないし９のいずれかに記載の多層セラミック基板の製造方法。
【請求項１１】
請求項１ないし１０のいずれかに記載の製造方法によって製造された多層セラミック基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多層セラミック基板を得るための焼成工程において、平面方向の収縮を実質的に生じさせないようにすることができる、多層セラミック基板の製造方法に関するもので、特に、焼成工程において、得られた多層セラミック基板の主面上にバンプ電極やスペーサ等として機能させることができる突起を形成するように改良された、多層セラミック基板の製造方法およびこの方法によって製造された多層セラミック基板に関するものである。
【０００２】
【従来の技術】
多層セラミック基板をより多機能化、高密度化、高性能化するためには、このような多層セラミック基板において、高密度に配線を施すことが有効である。
【０００３】
しかしながら、多層セラミック基板を得るための焼成工程では、多層セラミック基板の収縮を伴い、また、このような収縮のばらつきも避け難く、そのため、収縮、特に平面方向での収縮およびそのばらつきは、多層セラミック基板における配線の高密度化を阻害する要因となっている。
【０００４】
このような背景の下、多層セラミック基板を得るための焼成工程において、平面方向での収縮を抑制できる、いわゆる無収縮プロセスが提案されている。
【０００５】
無収縮プロセスでは、セラミック材料を含む複数の基板用グリーンシートが用意されるとともに、基板用グリーンシートの焼成温度では焼結しないセラミックを含む収縮抑制用グリーンシートが用意され、複数の基板用グリーンシートを積層してなる生の基板用積層体をたとえば挟むように、収縮抑制用グリーンシートが配置された、複合積層体が作製され、この複合積層体に対して焼成工程が適用される。
【０００６】
この焼成工程においては、基板用積層体を多層セラミック基板とするように、基板用積層体のみが焼結され、収縮抑制用グリーンシートは未焼結の状態で収縮抑制用支持体として存在し、これによる収縮を抑制する力、すなわち拘束力を基板用積層体に作用させることによって、基板用積層体の平面方向での収縮が抑制される。なお、基板用積層体は、この焼成工程において、厚み方向には収縮する。
【０００７】
このように、無収縮プロセスによれば、基板用積層体の平面方向での収縮が生じにくいため、得られた多層セラミック基板の平面方向での寸法精度を高めることができ、したがって、多層セラミック基板における配線を有利に高密度化することが可能になる。
【０００８】
【発明が解決しようとする課題】
ところで、上述したような多層セラミック基板は、たとえばＩＣを搭載したパッケージやモジュール基板として用いられるが、近年では、ＩＣを複数個搭載したマルチチップモジュール（ＭＣＭ）基板にも応用されるようになってきている。
【０００９】
このような用途に向けられる多層セラミック基板にあっては、配線の高密度化に伴い、マザーボードに搭載して電気的接続を達成するための入出力端子の数も飛躍的に増加しており、そのため、入出力端子において採用される接続形態として、基板表面に２次元的に配列した入出力パッドを半田ボールで接続するボールグリッドアレイ（ＢＧＡ）タイプが主流となってきている。
【００１０】
このようなＢＧＡタイプの多層セラミック基板にあっては、入出力端子の接続を主に半田バンプによって行なっており、一般的には、入出力端子用の導体が充填されたビアホールからオフセットしたランド上にバンプを形成している。
【００１１】
しかし、実装密度が高くなるに従って、上述したオフセットはもちろん、ビアホール上でのランド形成さえも困難になってくる。また、半田バンプにおいては比較的多量の半田が用いられるため、たとえば、ビアホール導体に対して、直接、バンプ接続すると、これらビアホール導体と半田バンプと基板との各界面部にストレスが集中しやすくなり、半田または基板に亀裂等の欠陥が生じやすい。
【００１２】
一方、ランド上にバンプを形成せずに、直接、薄い半田膜を介して接続する方法もある。
【００１３】
しかし、ビアホールに充填された導体の表面と基板の表面とは、同一平面上にないことが多く、たとえば、ビアホール導体の表面が基板の表面より低い位置にあると、接続においてオープン不良が生じやすい。また、基板の反りやうねりについても、これが生じないように高精度に管理する必要がある。基板の平面性を良好にするには、研削、研磨等の後加工を施すことが有効であるが、基板表面全体を加工する必要があり、そのためのコストが嵩むため、あまり実用的であるとは言えない。
【００１４】
そこで、この発明の目的は、上述した問題の解決に有効な多層セラミック基板の製造方法およびこの製造方法によって得られる多層セラミック基板を提供しようとすることである。
【００１５】
【課題を解決するための手段】
この発明は、まず、セラミック材料からなる積層された複数のセラミック層および配線導体を備える、多層セラミック基板を製造する方法に向けられる。この製造方法では、次のような工程が実施される。
【００１６】
セラミック材料を含む複数の基板用グリーンシートが用意されるとともに、基板用グリーンシートの焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシートが用意される。
【００１７】
基板用グリーンシートの特定のものには、配線導体が形成され、また、収縮抑制用グリーンシートの特定のものには、穴が設けられる。
【００１８】
次いで、複数の基板用グリーンシートを積層してなるもので、配線導体を形成している、多層セラミック基板となるべき生の基板用積層体、およびこの生の基板用積層体の各主面上にそれぞれ積層される収縮抑制用グリーンシートを備える、複合積層体が作製される。この複合積層体においては、生の基板用積層体の少なくとも一方の主面によって閉じられる開口端を有するキャビティが、収縮抑制用グリーンシートに設けられた穴によって形成されている。
【００１９】
次に、上述の複合積層体が焼成される。この焼成工程では、多層セラミック基板を得るために基板用積層体を焼結させるが、収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させるとともに、収縮抑制用支持体による拘束力を基板用積層体に作用させて、基板用積層体の平面方向での収縮を抑制しながら、基板用積層体を厚み方向にのみ実質的に収縮させることによって、基板用積層体の一部を前述したキャビティの内面に沿って盛り上がらせるようにされる。
【００２０】
次いで、上述した収縮抑制用支持体が除去される。
【００２１】
この発明に係る多層セラミック基板の製造方法において、前述のキャビティは、有底の凹部を形成するものであっても、貫通孔を形成するものであってもよい。
【００２２】
また、この発明に係る多層セラミック基板の製造方法において、配線導体が、ビアホール導体を備えているとき、生の基板用積層体の主面の、キャビティの開口端を閉じている部分には、このビアホール導体の一方端が位置されていてもよい。
【００２３】
また、この発明に係る多層セラミック基板の製造方法において、キャビティの開口端は、スポット形状をなしていても、長手形状をなしていてもよい。
【００２４】
また、この発明に係る多層セラミック基板の製造方法において、配線導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、ＭｏおよびＡｕからなる群から選ばれた少なくとも１種を主成分とすることが好ましい。
【００２５】
また、この発明に係る多層セラミック基板の製造方法において、複合積層体を焼成する工程は、１０００℃以下の温度で実施されることが好ましい。
【００２６】
上述の場合、収縮抑制用グリーンシートが、アルミナ、ジルコニアおよびマグネシアから選ばれた少なくとも１種を含むことが好ましい。
【００２７】
また、この発明に係る多層セラミック基板の製造方法において、複合積層体を焼成するとき、積層方向に１０ｋｇ／ｃｍ2 以下の荷重を加えることが好ましい。
【００２８】
この発明は、また、上述したような製造方法によって製造された多層セラミック基板にも向けられる。
【００３３】
【発明の実施の形態】
図１ないし図５は、この発明の一実施形態を説明するための図である。ここで、図４には、この実施形態に係る多層セラミック基板１が断面図で示され、図１ないし図３には、この多層セラミック基板１を製造するために実施される工程が順次示され、図５には、多層セラミック基板１の用途の一例が示されている。
【００３４】
まず、図４を参照して、多層セラミック基板１の構造について説明する。
【００３５】
多層セラミック基板１は、セラミック材料からなる積層された複数のセラミック層２および種々の配線導体を備えている。配線導体としては、セラミック層２間の特定の界面に沿って形成される内部導体３，４，…、ならびに、特定のセラミック層２の厚み方向に貫通して延びるビアホール導体５，６，…を備えている。また、多層セラミック基板１の一方の主面７上には、接続用電極８，９，１０，１１，１２，１３，…が形成されている。
【００３６】
また、多層セラミック基板１の他方の主面１４上には、セラミック層２を構成するセラミック材料からなる突起１５，１６，…がセラミック層２と一体的に形成されている。図示した突起１５および１６の各々の頂部には、ビアホール導体５および６の各々の一方端が位置されている。
【００３７】
上述したように、ビアホール導体５および６をそれぞれ露出させている突起１５および１６は、バンプ電極として機能させることができる。
【００３８】
図５には、多層セラミック基板１が、図４に示した姿勢と上下逆の姿勢で示されている。図５に示すように、多層セラミック基板１の主面７上には、接続用電極８および９に接続されるようにＩＣチップ１７が実装され、接続用電極１０および１１に接続されるようにチップコンデンサ１８が実装され、また、接続用電極１２および１３に接続されるように厚膜抵抗体１９が形成される。
【００３９】
このようにして、多層セラミック基板１は、機能モジュールを構成し、たとえばプリント回路基板で構成されるマザーボード２０上に搭載される。
【００４０】
マザーボード２０の一方主面２１上には、多層セラミック基板１の突起１５および１６の各位置に対応して、導電ランド２２および２３が形成されている。図５に示すように、突起１５および１６が導電ランド２２および２３とそれぞれ位置合わせされた状態で、ビアホール導体５および６と導電ランド２２および２３とをそれぞれ互いに電気的に接続するように半田（図示を省略）が付与される。これによって、多層セラミック基板１のマザーボード２０上への搭載が完了する。
【００４１】
このような多層セラミック基板１の製造方法について、図１ないし図３を順次参照して説明する。
【００４２】
まず、図１を参照して、セラミック層２となるべきセラミック材料を含む複数の基板用グリーンシート２４が用意される。基板用グリーンシート２４は、たとえば、有機ビヒクル中にアルミナ粉末およびホウ珪酸ガラスからなる混合粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することにより作製することができる。
【００４３】
基板用グリーンシート２４は、１０００℃以下の温度で焼結可能であることが好ましく、そのため、絶縁材料、磁性材料または誘電体材料としてのセラミック成分に、８００℃以下の軟化点を有するガラスを含有することが好ましい。この場合、ガラス成分／セラミック成分の重量比は、１００／０ないし５／９５の範囲内に選ばれることが好ましい。
【００４４】
また、基板用グリーンシート２４に含まれるセラミック材料は、９００℃以下の温度で液相を生じる液相形成物を含有することが好ましい。この場合、液相形成物の含有量は、セラミック材料全体に対して５〜１００重量％の範囲内に選ばれることが好ましい。
【００４５】
基板用グリーンシート２４の特定のものには、前述した配線導体としての内部導体３，４，…およびビアホール導体５，６，…が形成される。これら配線導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、ＭｏおよびＡｕからなる群から少なくとも１種を主成分とするもので、たとえば、このような金属を導電成分として含む導電性ペーストを付与することによって形成されることができる。なお、上述した金属のうち、特に、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金およびＣｕは、比抵抗が小さいことから、配線導体においてより好適に用いられることができる。
【００４６】
また、上述した基板用グリーンシート２４の焼成温度では焼結しないセラミックを含む複数の収縮抑制用グリーンシート２５および２６が用意される。これら収縮抑制用グリーンシート２５および２６は、たとえば、有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって得ることができる。このようにして得られた収縮抑制用グリーンシート２５および２６の焼結温度は、１５００〜１６００℃である。
【００４７】
上述したアルミナ粉末に代えて、あるいは、これに加えて、ジルコニアまたはマグネシア等のセラミック粉末を用いることもできる。また、収縮抑制用グリーンシート２５および２６には、前述した基板用グリーンシート２４に含まれるセラミック成分と共通のものを含むことが好ましい。
【００４８】
収縮抑制用グリーンシート２５および２６の特定のもの、すなわち収縮抑制用グリーンシート２５には、穴２７，２８，…が設けられる。これら穴２７および２８は、基板用グリーンシート２４に形成されたビアホール導体５および６の各位置に対応する位置にそれぞれ設けられる。
【００４９】
次に、基板用グリーンシート２４ならびに収縮抑制用グリーンシート２５および２６が、図１に示すような順序で積み重ねられ、図２に示すような複合積層体２９が作製される。
【００５０】
より詳細には、複合積層体２９は、複数の基板用グリーンシート２４を積層してなる生の基板用積層体３０を備えている。基板用積層体３０は、図４に示した多層セラミック基板１となるべきもので、配線導体としての内部導体３，４，…ならびにビアホール導体５，６，…を形成している。
【００５１】
上述の生の基板用積層体３０の一方の主面３１上には、穴２７および２８が設けられた複数の収縮抑制用グリーンシート２５が積層され、他方の主面３２上には、穴が設けられていない複数の収縮抑制用グリーンシート２６が積層されている。
【００５２】
基板用積層体３０の主面３１側に注目すると、収縮用グリーンシート２５に設けられた穴２７および２８は、それぞれ、一連のキャビティ３３および３４を形成している。これらキャビティ３３および３４の各々の開口端３５および３６は、基板用積層体３０の主面３１によって閉じられている。そして、基板用積層体３０の主面３１の、キャビティ３３および３４の開口端３５および３６を閉じている部分には、ビアホール導体５および６の各一方端がそれぞれ位置されている。
【００５３】
図２に示した複合積層体２９は、次いで、その積層方向にプレスされる。このプレスには、たとえば、２００〜１０００ｋｇ／ｃｍ2 の水圧プレスが適用される。なお、図２には図示しないが、このプレスの結果、キャビティ３３および３４の開口端３５および３６を閉じている部分において、基板用積層体３０の一部が多少盛り上がることがある。
【００５４】
次いで、複合積層体２９は、たとえば１０００℃以下の温度で焼成される。この焼成工程において、積層方向に１０ｋｇ／ｃｍ2 以下の荷重を加えることが好ましい。
【００５５】
上述の焼成の結果、図３に示すように、基板用積層体３０が焼結されて、多層セラミック基板１が得られる。また、収縮抑制用グリーンシート２５および２６は、未焼結の状態で収縮抑制用支持体３７および３８として存在している。より具体的には、収縮抑制用支持体３７および３８は、収縮抑制用グリーンシート２５および２６に含まれていた有機バインダが飛散し、アルミナ多孔質状態となっている。
【００５６】
上述したような焼成工程において、収縮抑制用支持体３７および３８は、未焼結の状態を維持しているので、それによる拘束力を、焼結されようとする基板用積層体３０に及ぼし、基板用積層体３０の平面方向での収縮を抑制しながら、基板用積層体３０を厚み方向にのみ実質的に収縮させるように作用する。その結果、キャビティ３３および３４の開口端３５および３６を閉じている部分において、基板用積層体３０の一部は、キャビティ３３および３４の各内面に沿って盛り上がり、焼結された多層セラミック基板１において、突起１５および１６を形成する。
【００５７】
なお、特定的な実施例において、焼結後の多層セラミック基板１の厚みは、焼結前の基板用積層体３０の厚みの約０．６倍となることが確認されている。また、複数の収縮抑制用グリーンシート２５の合計厚みおよび複数の収縮抑制用グリーンシート２６の合計厚みを０．８〜１．０ｍｍ程度とし、生の基板用積層体３０の厚みを１．２ｍｍ程度としながら、穴２７および２８の各々の断面形状を円形とし、その直径を２ｍｍとした場合、形成される突起１５および１６は、高さ数１００μｍで直径２ｍｍ程度となることが確認されている。
【００５８】
突起１５および１６の高さは、基板用積層体３０の構成材料および厚み、プレス時に付与される圧力、焼成条件、穴２７および２８の寸法等によって変動するものであるが、これらのパラメータを調節することによって、突起１５および１６の寸法を種々に変更することができる。
【００５９】
次に、収縮抑制用支持体３７および３８が除去されることによって、図４に示すように、多層セラミック基板１が取り出される。この除去には、湿式ホーニング法、サンドブラスト法、超音波振動法等が適用され、収縮抑制用支持体３７および３８をたとえば剥離しながら除去するようにされる。
【００６０】
その後、前述した接続用電極８〜１３が、多層セラミック基板１の主面７上に形成され、ＩＣチップ１７、チップコンデンサ１８および厚膜抵抗体１９等が実装されることによって、機能モジュールとしての多層セラミック基板１が完成される。
【００６１】
このようにして得られた多層セラミック基板１によれば、突起１５および１６が、その各頂部にビアホール導体５および６の各一方端を位置させていてバンプ電極を与えているので、これら突起１５および１６の各々の高ささえ揃っていれば、主面１４に多少の凹凸があっても、図５に示すように、マザーボード２０上に問題なく搭載することができる。
【００６２】
なお、突起１５および１６の各高さが揃っていない場合には、たとえば研磨することによって、これら高さを揃えることができ、多層セラミック基板１の主面１４の凹凸をなくすための加工を施す場合に比べて、突起１５および１６の各高さを揃えるための加工は比較にならないほど容易である。
【００６３】
ビアホール導体５および６は、セラミックで構成される突起１５および１６によって補強された状態となっているのでバンプ電極の機械的強度が高く、また、そのため、多層セラミック基板１の取扱性を良好なものとすることができる。
【００６４】
図６および図７は、この発明の他の実施形態を説明するための図２および図３にそれぞれ相当する図である。図６および図７において、図２および図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６５】
図２および図３を参照して説明した実施形態では、キャビティ３３および３４が貫通孔を形成していたが、この実施形態では、キャビティ３３ａおよび３４ａが有底の凹部を形成していることを特徴としている。
【００６６】
そのため、図６に示すように、基板用積層体３０の主面３１側においては、穴２７および２８が設けられた収縮抑制用グリーンシート２５が主面３１に接するように積層されるが、その上には、穴が設けられていない収縮抑制用グリーンシート２６が積層される。
【００６７】
したがって、図７に示すように、複合積層体２９ａの焼成工程を終えたとき、突起１５ａおよび１６ａは、キャビティ３３ａおよび３４ａの内周面だけでなく、上端面にも規制されて形成されることができる。このことから、突起１５ａおよび１６ａの高さを、より厳密に設定することが可能になる。
【００６８】
図８は、この発明に従って製造される他の実施形態による多層セラミック基板３９を概略的に示す断面図である。この多層セラミック基板３９は、図示を省略するが、セラミック材料からなる積層された複数のセラミック層および配線導体を備えている。
【００６９】
このような多層セラミック基板３９の一方の主面４０上には、接続用電極４１および４２ならびに突起４３および４４が形成されている。これら突起４３および４４は、前述した突起１５および１６と同様の方法によって形成されたものである。
【００７０】
また、多層セラミック基板３９の主面４０側には、接続用電極４１および４２に半田付けされかつ突起４３および４４によって主面４０との間隔が規定された状態でＩＣチップのような電子部品４５が実装されている。
【００７１】
また、多層セラミック基板３９は、その他方の主面４７上に、半田バンプによる複数の端子電極４８を形成している。
【００７２】
前述したように、電子部品４５を多層セラミック基板３９上に実装する場合、電子部品４５側に半田４６を形成し、これを接続用電極４１および４２と接触させた状態で、リフローが適用される。このとき、一般に、半田４６は比較的柔らかいので、つぶれ等の変形が生じ、接続不良を発生しやすく、そのため、半田４６の量や実装の際に電子部品４５に加える力の微妙なコントロールが必要である。これに対して、この実施形態によれば、突起４３および４４がスペーサとして機能するので、このような半田４６の量や実装時に加える力の微妙なコントロールが不要となり、したがって、実装のための工程における作業効率を向上させることができる。
【００７３】
なお、図８に示した突起４３および４４は、図５に示すように、マザーボード２０上に搭載する場合のスペーサとしても適用することができる。
【００７４】
図９は、この発明に従って製造されるさらに他の実施形態による多層セラミック基板４９を概略的に示す断面図である。この多層セラミック基板４９においても、図示を省略するが、セラミック材料からなる積層された複数のセラミック層および配線導体を備えている。
【００７５】
多層セラミック基板４９の一方の主面５０上には、セラミック材料からなる２条のリブ状の突起５１および５２が互いに間隔を置いて形成されている。これら突起５１および５２は、前述した突起１５および１６と同様の方法によって形成されたものである。
【００７６】
突起５１および５２が形成された主面５０側には、いくつかの電子部品５３が実装され、これら電子部品５３を覆うように、キャップ５４が配置されている。キャップ５４は、その下端縁を２条のリブ状の突起５１および５２に間に位置させながら、樹脂５５によって固着される。このキャップ５４は、シールド機能を果たすものである。
【００７７】
この実施形態において、突起５１および５２は、ポッティングによって付与される樹脂５５の流れ出しを防ぐダムとして機能している。
【００７８】
なお、このような突起５１および５２は、半田の流れ出しを防ぐためのダムとしても機能させることができる。
【００７９】
図１０は、この発明に従って製造されるさらに他の実施形態による多層セラミック基板５６を概略的に示す断面図である。この多層セラミック基板５６においても、図示を省略するが、セラミック材料からなる積層された複数のセラミック層および配線導体を備えている。
【００８０】
多層セラミック基板５６の一方の主面５７上には、セラミック材料からなる囲まれた壁状の突起５８が形成されている。この突起５８も、前述した突起１５および１６と同様の方法によって形成されたものである。
【００８１】
この突起５８が形成された主面５７側であって、突起５８によって囲まれた領域内には、いくつかの電子部品５９が実装されている。そして、壁状の突起５８によって囲まれた空間を閉じるように、蓋６０が配置されている。この蓋６０は、たとえばシールド機能を果たすものであるが、それ以外に、温度補償水晶発振器（ＴＣＸＯ）等のように回路モジュール構成を担うものであってもよい。
【００８２】
以上、この発明を図示したいくつかの実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形が可能である。
【００８３】
たとえば、図４に示した多層セラミック基板１における配線導体の設計は、単なる一例にすぎず、その他、種々の回路設計を多層セラミック基板において採用することができる。また、多層セラミック基板内に、たとえば、コンデンサ、インダクタ、抵抗等の受動部品が内蔵されていてもよい。この場合、特にコンデンサおよびインダクタについては、ブロック状の部品とすることが望ましい。
【００８４】
また、多層セラミック基板１の図４における下方の主面７上にも、突起１５および１６と同様の方法によって、突起が形成されてもよい。この突起は、たとえば、図８に示す突起４３および４４と同様、電子部品を実装する際のスペーサとして用いることができる。
【００８５】
【発明の効果】
以上のように、この発明に係る多層セラミック基板の製造方法によれば、複数の基板用グリーンシートを積層してなるもので、配線導体を形成している、多層セラミック基板となるべき生の基板用積層体、およびこの生の基板用積層体の各主面上にそれぞれ積層される収縮抑制用グリーンシートを備える、複合積層体を作製した上で、この複合積層体を焼成することによって、収縮抑制用グリーンシートを未焼結の状態で収縮抑制用支持体として存在させながら、基板用積層体を焼結させて多層セラミック基板を得るようにしているので、基板用積層体の平面方向での収縮が抑制され、また、この収縮のばらつきも低減されるので、得られた多層セラミック基板の寸法精度を高くすることができ、配線導体による配線の高密度化を図ることができる。
【００８６】
また、焼成工程に付される上述の複合積層体は、生の基板用積層体の少なくとも一方の主面によって閉じられる開口端を有するキャビティが、収縮抑制用グリーンシートに設けられた穴によって形成されている。したがって、焼成工程において、収縮抑制用支持体による拘束力を基板用積層体に作用させて、基板用積層体の平面方向での収縮を抑制しながら、基板用積層体を厚み方向にのみ実質的に収縮させることができるので、基板用積層体の一部をキャビティの内面に沿って盛り上がらせ、それによって、突起を容易に形成することができる。
【００８７】
この突起の形状は、キャビティの開口端の形状に左右され、たとえば、キャビティの開口端がスポット形状をなしている場合には、スポット状に突出する突起が形成され、キャビティの開口端が長手形状をなしている場合には、長手方向に延びる突起が形成されることができる。
【００８８】
また、前述した複合積層体において、生の基板用積層体の主面の、キャビティの開口端を閉じている部分に、ビアホール導体の一方端が位置されていると、突起の頂部に、ビアホール導体の一方端を位置させることができ、このような突起をバンプ電極として機能させることができる。この場合、この発明によれば、多数の突起を比較的狭い面積内に形成することができるので、バンプ電極の分布密度を高めることができ、多層セラミック基板の配線の高密度化に対応することができる。また、バンプ電極となる突起の高さを揃えることも容易であり、したがって、これによる電気的接続においてオープン不良を招きにくくすることができる。
【００８９】
また、この発明によれば、上述したようなバンプ電極として機能する突起の他、多層セラミック基板上に実装される電子部品との間で適正な半田付けを達成するためのスペーサとして機能する突起や、キャップの下端縁を位置決めしかつこれを固着するための樹脂の流れ出しを防止するためのリブ状の突起や、蓋が配置され閉じられた空間を規定するための壁状の突起等を備える、多層セラミック基板を容易に製造することができる。
【００９０】
また、この発明に係る多層セラミック基板の製造方法に備える複合積層体を焼成する工程において、積層方向に１０ｋｇ／ｃｍ以下の荷重を加えるようにすれば、得られた多層セラミック基板に反りやうねりなどの不所望な変形が生じることを有利に防止できるとともに、突起の形成のための基板用積層体の一部の盛り上がりをより確実に生じさせることができる。
【００９１】
また、盛り上がりをその内部において生じさせるキャビティが有底の凹部を形成していると、突起の高さをより厳密にコントロールすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層セラミック基板の製造方法において用意される複数の基板用グリーンシート２４ならびに複数の収縮抑制用グリーンシート２５および２６を、これらの積層順序に従って配列して示す断面図である。
【図２】図１に示した基板用グリーンシート２４ならびに収縮抑制用グリーンシート２５および２６を積層して得られた複合積層体２９を示す断面図である。
【図３】図２に示した複合積層体２９を焼成した後の状態を示す断面図である。
【図４】図３に示した収縮抑制用支持体３７および３８を除去して得られた多層セラミック基板１を示す断面図である。
【図５】図４に示した多層セラミック基板１をマザーボード２０上に搭載した状態を示す断面図である。
【図６】この発明の他の実施形態を説明するための図２に相当する図であって、複合積層体２９ａを示す断面図である。
【図７】図６に示した複合積層体２９ａの焼成後の状態を示す、図３に相当する断面図である。
【図８】この発明に従って製造される他の実施形態による多層セラミック基板３９を概略的に示す断面図である。
【図９】この発明に従って製造されるさらに他の実施形態による多層セラミック基板４９を概略的に示す断面図である。
【図１０】この発明に従って製造されるさらに他の実施形態による多層セラミック基板５６を概略的に示す断面図である。
【符号の説明】
１，３９，４９，５６  多層セラミック基板
２  セラミック層
３，４  内部導体
５，６  ビアホール導体
７，１４，３１，３２，４０，４７，５０，５７  主面
８〜１３，４１，４２  接続用電極
１５，１６，１５ａ，１６ａ，４３，４４，５１，５２，５８  突起
２４  基板用グリーンシート
２５，２６  収縮抑制用グリーンシート
２７，２８  穴
２９，２９ａ  複合積層体
３０  基板用積層体
３３，３４，３３ａ，３４ａ  キャビティ
３５，３６  開口端
３７，３８  収縮抑制用支持体
４５  電子部品
４６  半田
５４  キャップ
６０  蓋
【図１】
0004284782.tif 000002
【図２】
0004284782.tif 000003
【図３】
0004284782.tif 000004
【図４】
0004284782.tif 000005
【図５】
0004284782.tif 000006
【図６】
0004284782.tif 000007
【図７】
0004284782.tif 000008
【図８】
0004284782.tif 000009
【図９】
0004284782.tif 000010
【図１０】
0004284782.tif 000011