(57)【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成されたBOX層と、
前記BOX層上のアクティブ領域形成部分に形成され、SOI層からなるアクティブ領域と、
前記BOX層上の素子分離領域部分に形成され、SOI層からなる下層のウェルと、上層のフィールド酸化膜からなり、ウェルはウェル形ボディコンタクト構造を形成するため前記アクティブ領域に接続される２層膜と、
前記アクティブ領域上のゲート形成部分にゲート酸化膜を介して形成され、かつ前記フィールド酸化膜上に延在するゲートラインと、
前記ゲートライン両側の前記アクティブ領域内に形成されたソース／ドレイン領域と、
以上の構造体上に形成された絶縁層と、
前記絶縁層に形成され、前記アクティブ領域上においては該アクティブ領域の一部を露出させるように深く、前記フィールド酸化膜上においては該フィールド酸化膜上の前記ゲートラインの上端のみを露出させ、底部に前記絶縁層の一部を残存させるように浅く形成された溝と、
前記絶縁層の溝内に形成された配線としてのＬＩＣと、
からなることを特徴とするＳＯＩ素子。
【請求項２】
前記ＬＩＣは、タングステンまたは銅材質で構成されることを特徴とする請求項１に記載のＳＯＩ素子。
【請求項３】
シリコン基板と、このシリコン基板上に形成されたBOX層と、このBOX層上のアクティブ領域形成部分に形成され、SOI層からなるアクティブ領域と、前記BOX層上の素子分離領域部分に形成され、SOI層からなる下層のウェルと、上層のフィールド酸化膜からなり、ウェルはウェル形ボディコンタクト構造を形成するため前記アクティブ領域に接続される２層膜と、前記アクティブ領域上のゲート形成部分にゲート酸化膜を介して形成され、かつ前記フィールド酸化膜上に延在するゲートラインと、前記ゲートライン両側の前記アクティブ領域内に形成されたソース／ドレイン領域と、からなる構造体を製造する段階と、
前記構造体上に絶縁層を形成する段階と、
前記絶縁層に、前記フィールド酸化膜上および前記アクティブ領域上において溝を形成する段階であり、該溝は、前記フィールド酸化膜上の前記ゲートラインの上端のみが露出し、底部に前記絶縁層の一部を残存させるように浅く形成する段階と、
その後、前記アクティブ領域上に残存した前記絶縁層を食刻して前記アクティブ領域上においては前記溝を深くすることにより、前記アクティブ領域の一部を露出させる段階と、
その後、前記溝内に金属膜を充填した後ＣＭＰ処理して前記溝内に配線としてのＬＩＣを形成する段階と、
を含むことを特徴とするＳＯＩ素子の製造方法。
【請求項４】
シリコン基板と、このシリコン基板上に形成されたBOX層と、このBOX層上のアクティブ領域形成部分に形成され、SOI層からなるアクティブ領域と、前記BOX層上の素子分離領域部分に形成され、SOI層からなる下層のウェルと、上層のフィールド酸化膜からなり、ウェルはウェル形ボディコンタクト構造を形成するため前記アクティブ領域に接続される２層膜と、前記アクティブ領域上のゲート形成部分にゲート酸化膜を介して形成され、かつ前記フィールド酸化膜上に延在するゲートラインと、前記ゲートライン両側の前記アクティブ領域内に形成されたソース／ドレイン領域と、からなる構造体を製造する段階と、
前記構造体上に絶縁層を形成する段階と、
前記絶縁層に、前記フィールド酸化膜上において溝を形成する段階であり、該溝は、前記フィールド酸化膜上の前記ゲートラインの上端のみが露出し、底部に前記絶縁層の一部を残存させるように浅く形成する段階と、
その後、前記アクティブ領域上の前記絶縁層を食刻して、前記浅い溝と一体にして前記アクティブ領域上に深い溝を形成することにより、前記アクティブ領域の一部を露出させる段階と、
その後、前記溝内に金属膜を充填した後ＣＭＰ処理して前記溝内に配線としてのＬＩＣを形成する段階と、
を含むことを特徴とするＳＯＩ素子の製造方法。
【請求項５】
前記絶縁層は、10000〜12000Åの厚さに形成することを特徴とする請求項３または４に記載のSOI素子の製造方法。
【請求項６】
前記浅い溝は、前記ゲートラインの総厚さ(t)の上端側1/2tが露出された深さで形成されることを特徴とする請求項３または４に記載のSOI素子の製造方法。
【請求項７】
前記金属膜は、タングステンまたは銅材質で形成することを特徴とする請求項３または４に記載のSOI素子の製造方法。
【請求項８】
前記構造体を製造する段階は、
シリコン基板、BOX層及びSOI層を含む基板を提供する段階と、
前記SOI層上にパッド酸化膜と窒化膜と第１酸化層とを順次積層する段階と、
アクティブ領域形成部を限定するパターンをマスクとして素子分離領域の前記第１酸化層と前記窒化膜とを食刻する段階と、
前記食刻後、不純物をイオン注入して、前記SOI層の素子分離領域部分に底面が前記BOX層と接するようにウェルを形成し、前記アクティブ領域形成部の前記ＳＯＩ層は、ウェル形ボディコンタクト構造になるように前記ウェルに接続されたアクティブ領域とする段階と、
アクティブ領域形成部に残存した前記第１酸化層と前記窒化膜との両側壁にスペーサを形成する段階と、
前記BOX層上に前記ウェルが一定厚さだけ残存するように前記スペーサ外郭側の前記パッド酸化膜と前記ウェルの一部とを食刻する段階と、
前記食刻段階後の構造体上に第２酸化層を形成する段階と、
アクティブ領域上に前記窒化膜が一定厚さだけ残存するように前記第２酸化層をCMP処理して、前記ウェル表面上に第２酸化層材質のフィールド酸化膜を形成する段階と、
アクティブ領域上に残存した前記スペーサと前記窒化膜と前記パッド酸化膜とをすべて除去して、前記SOI層のアクティブ領域を露出させる段階と、
前記フィールド酸化膜上に延在されるようにして前記アクティブ領域上のゲート形成部分にゲート酸化膜を介してゲートラインを形成する段階と、
前記ゲートラインの両側の前記アクティブ領域内に底面が前記BOX層と接するソース/ドレイン領域を形成する段階と、
からなることを特徴とする請求項３または４に記載のＳＯＩ素子の製造方法。
【請求項９】
前記パッド酸化膜は、100〜120Åの厚さに形成することを特徴とする請求項８に記載のSOI素子の製造方法。
【請求項１０】
前記窒化膜は、1800〜2200Åの厚さに形成することを特徴とする請求項８に記載のSOI素子の製造方法。
【請求項１１】
前記第１酸化層は、100〜120Åの厚さに形成することを特徴とする請求項８に記載のSOI素子の製造方法。
【請求項１２】
前記第２酸化層は、“USG/P-TEOS”の積層構造に形成することを特徴とする請求項８に記載のSOI素子の製造方法。
【請求項１３】
前記第２酸化層は、前記パッド酸化膜上に1200〜1300Åの厚さの前記窒化膜が残存するようにCMP処理することを特徴とする請求項８に記載のSOI素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術の分野】
本発明は、ウェル形ボディコンタクト（well-type  body  contact）をもつSOI素子にLIC(Local  Interconnect)を適用する時に惹起されるLICとウェルとの間の短絡誘発を防止することができるSOI素子及びその製造方法に関する。
【０００２】
【従来の技術】
最近、絶縁層上に単結晶シリコン層（いわゆる、SOI層という）を形成し、前記単結晶シリコン層上に単位素子を集積するSOI（Silicon  On  Insulator）技術が注目を浴びている。これは、前記技術を適用して半導体素子を製造した場合に、素子駆動のときの接合容量（junction  capacitance）を減少でき、一般のバルク素子に比べスピードを向上させることができるからである。
SOI素子は、通常シリコン基板と上層部の単位素子とがSOI層内のフィールド酸化膜及びSOI層下段の絶縁層（いわゆる、BOX層という）により完全に分離され、BOX層とフィールド酸化膜とにより密閉されたアクティブ領域がトランジスタのチャンネル領域として用いられるように、設計されている。
【０００３】
しかし、上記のようにSOI素子を設計すると、トランジスタの駆動の際にドレイン電圧Vd増加に起因して電子の流れが大きくなる場合、前記電子がドレイン領域内でシリコンと衝突してホールを生成させ、その結果、前記ホールがポテンシャルの差によりボディ（フィールド酸化膜とBOX層により囲まれたアクティブ領域を示す）側に集まる現象が発生する。ボディ側にホールが集まると、バルク素子の場合にはこれらがグラウンド接地された基板を通じてすべて抜き出されるので問題は生じないが、SOI素子の場合にはボディの下にBOX層が埋め込まれてあって、前記ホールがシリコン基板側へ抜け出せずにボディ内に持続的に滞積されることにより、ボディの電圧を変化させるフローティングボディ効果が発生することになる。
フローティングボディ効果が発生すると、トランジスタのしきい値電圧が低くなり、またはSRAMのダイナミック特性が不安定になってデータエラーが発生するなどの素子特性低下が惹起される。
【０００４】
そこで、現在は、フローティングボディ問題を解決するため、PTI（Partial  Trench  Isolation）工程を用いてウェル形ボディコンタクト構造にＳＯＩ素子を設計している。
ウェル形ボディコンタクト構造とは、フィールド酸化膜の下段のBOX層上にアクティブ領域と接するウェルが残存するようにして、トランジスタの駆動の際にボディ側に集ったホールがグラウンド接地されたウェルを通じて抜け出せるように素子を設計するのである。
【０００５】
図１２及び図１３は、ウェル形ボディコンタクト構造をもつ従来のPTI-SOI素子の構造を示した図である。ここで、図１２は、前記素子を上から見下ろした平面レイアウト図を示し、図１３は、図１２のA-B-C部分を切断した垂直断面図である。
【０００６】
図１２及び図１３を参照すると、従来のPTI-SOI素子は、シリコン基板100上には絶縁材質のBOX層102が形成され、前記BOX層１０２上にはP形のSOI層が形成され、前記SOI層の素子分離領域部分にはグラウンド接地されると同時に底面がBOX層１０２と接する構造のウェル104bが形成され、前記ウェル104b領域の表面側にはフィールド酸化膜116aが形成され、ＳＯＩ層の一部領域はアクティブ領域１１８となる。ウェル１０４ｂはアクティブ領域１１８に接する。前記SOI層のアクティブ領域１１８とフィールド酸化膜116aとの上の所定部分に長さ方向に沿って一体に連結されるようにゲートライン120が形成され、前記ゲートライン120の両側のアクティブ領域１１８内には底面がBOX層102と接するLDD構造のN+形ソース/ドレイン領域が形成される。したがって、BOX層１０２とフィールド酸化膜１１６ａ及びウェル１０４ｂとにより囲まれたアクティブ領域１１８がトランジスタのチャンネル領域及びソース/ドレインとして用いられるように素子が設計されていることが分かり、ウェル１０４ｂはウェル形ボディコンタクト構造とするためアクティブ領域１１８に接する。
【０００７】
このようにPTI工程を適用してSOI素子を設計すると、ボディ側に集ったホールをグラウンド接地されたウェル１０４ｂを通じて抜き出す方式でフローティングボディ問題を解決することができるが、この場合に、構造的な特性上Al配線ラインを図１２のA-B-C線に沿って形成しなければならないので、チップサイズが減った場合に抵抗増加に起因してインターコネクション遅延がトランジスタのゲート遅延、即ち、伝播遅延時間よりも大きくなり、その結果、トランジスタをいくらよく作っても素子特性をある限度以上に高めることはできないという問題点が発生する。
【０００８】
上記の問題を解決するために、バルク素子でのように配線ラインを既存のAlから低抵抗物質のCuに代替させるべきであり、Cu配線の場合にAl配線とは異なってダマシン(damascine)工程により作られるので、深いコンタクト形成が難しくなり、配線形成の際にLICのような中間導電層の導入が求められる。
LICを導入してCu配線を形成すると、ポリゲートとN+形ソース/ドレイン領域とを直接連結することができて、レイアウト配置を効率的に行い得るだけでなく、ゲート抵抗をも減らし得ることにより、素子の性能を向上させることになる。
【０００９】
図１４及び図１５は、図１２及び図１３のSOI素子にバルク素子のCu配線形成の際に用いられた既存工程技法（ダマシン技法）をそのまま適用してLICを形成する場合における素子構造を示した平面レイアウト図とその垂直断面図である。図１４及び図１５は、ダマシン工程によりLIC128が別途形成されていることを除いて図１２及び図１３と基本構造が同一なので、前記構造との関連において別途の言及を避ける。ここで、符号122は酸化膜材質の絶縁層を示す。
【００１０】
【発明が解決しようとする課題】
然るに、上記のように既存バルク工程で用いられたダマシン技法をもってそのままSOI素子のLICを形成すれば、図１５の垂直断面図からわかるようにバルク素子の場合とは異なって、符号Iで表示した部分でLIC128がフィールド酸化膜116aを穿ち、ウェル104bと短絡されるという問題点があった。
これは、LICの形成される部分の絶縁層122の食刻の際、前記絶縁層のほかにフィールド酸化膜11６aも相当部分だけ一緒に食刻されることに起因して惹起される現象で、バルク素子の場合はフィールド酸化膜116aが厚い絶縁層からなっていて、絶縁層122の食刻過程で一部が一緒に食刻されても大きな問題とならないが、図１５のようにSOI素子をウェル形ボディコンタクト構造で形成するためにフィールド酸化膜116aをPTI構造にした場合には、フィールド酸化膜が比較的薄いため絶縁層の食刻時にウェル表面が容易に露出され、その結果LIC128がフィールド酸化膜116aの下のウェル104bと短絡される現象が発生して、回路動作に致命的な影響を与える。
【００１１】
そこで、本発明の目的は、SOI素子の製造の際に、アクティブ領域上のLICはFT-LIC（Full  Trench-LIC）で実現し、残りのフィールド酸化膜及び隣接したトランジスタのゲートライン上のLICはPT-LIC（Partial  Trench  LIC）で実現できるようにLIC形成工程を変更することにより、ウェル形ボディコンタクト構造のSOI素子にLICを適用するときに惹起されたLICとウェルとの間の短絡誘発を防止し、回路の誤動作を防止し得るSOI素子及びその製造方法を提供するにある。
【００１２】
【課題を解決するための手段】
本発明のＳＯＩ素子は、シリコン基板と、前記シリコン基板上に形成されたBOX層と、前記BOX層上のアクティブ領域形成部分に形成され、SOI層からなるアクティブ領域と、前記BOX層上の素子分離領域部分に形成され、SOI層からなる下層のウェルと、上層のフィールド酸化膜からなり、ウェルはウェル形ボディコンタクト構造を形成するため前記アクティブ領域に接続される２層膜と、前記アクティブ領域上のゲート形成部分にゲート酸化膜を介して形成され、かつ前記フィールド酸化膜上に延在するゲートラインと、前記ゲートライン両側の前記アクティブ領域内に形成されたソース／ドレイン領域と、以上の構造体上に形成された絶縁層と、前記絶縁層に形成され、前記アクティブ領域上においては該アクティブ領域の一部を露出させるように深く、前記フィールド酸化膜上においては該フィールド酸化膜上の前記ゲートラインの上端のみを露出させ、底部に前記絶縁層の一部を残存させるように浅く形成された溝と、前記絶縁層の溝内に形成された配線としてのＬＩＣと、からなることを特徴とする。
【００１３】
このＳＯＩ素子において、前記ＬＩＣは、具体的には、タングステンまたは銅材質で構成される。
【００１４】
本発明の第１のＳＯＩ素子の製造方法は、シリコン基板と、このシリコン基板上に形成されたBOX層と、このBOX層上のアクティブ領域形成部分に形成され、SOI層からなるアクティブ領域と、前記BOX層上の素子分離領域部分に形成され、SOI層からなる下層のウェルと、上層のフィールド酸化膜からなり、ウェルはウェル形ボディコンタクト構造を形成するため前記アクティブ領域に接続される２層膜と、前記アクティブ領域上のゲート形成部分にゲート酸化膜を介して形成され、かつ前記フィールド酸化膜上に延在するゲートラインと、前記ゲートライン両側の前記アクティブ領域内に形成されたソース／ドレイン領域と、からなる構造体を製造する段階と、前記構造体上に絶縁層を形成する段階と、前記絶縁層に、前記フィールド酸化膜上および前記アクティブ領域上において溝を形成する段階であり、該溝は、前記フィールド酸化膜上の前記ゲートラインの上端のみが露出し、底部に前記絶縁層の一部を残存させるように浅く形成する段階と、
その後、前記アクティブ領域上に残存した前記絶縁層を食刻して前記アクティブ領域上においては前記溝を深くすることにより、前記アクティブ領域の一部を露出させる段階と、その後、前記溝内に金属膜を充填した後ＣＭＰ処理して前記溝内に配線としてのＬＩＣを形成する段階と、を含むことを特徴とする。
【００１５】
本発明の第２のＳＯＩ素子の製造方法は、シリコン基板と、このシリコン基板上に形成されたBOX層と、このBOX層上のアクティブ領域形成部分に形成され、SOI層からなるアクティブ領域と、前記BOX層上の素子分離領域部分に形成され、SOI層からなる下層のウェルと、上層のフィールド酸化膜からなり、ウェルはウェル形ボディコンタクト構造を形成するため前記アクティブ領域に接続される２層膜と、前記アクティブ領域上のゲート形成部分にゲート酸化膜を介して形成され、かつ前記フィールド酸化膜上に延在するゲートラインと、前記ゲートライン両側の前記アクティブ領域内に形成されたソース／ドレイン領域と、からなる構造体を製造する段階と、前記構造体上に絶縁層を形成する段階と、前記絶縁層に、前記フィールド酸化膜上において溝を形成する段階であり、該溝は、前記フィールド酸化膜上の前記ゲートラインの上端のみが露出し、底部に前記絶縁層の一部を残存させるように浅く形成する段階と、その後、前記アクティブ領域上の前記絶縁層を食刻して、前記浅い溝と一体にして前記アクティブ領域上に深い溝を形成することにより、前記アクティブ領域の一部を露出させる段階と、その後、前記溝内に金属膜を充填した後ＣＭＰ処理して前記溝内に配線としてのＬＩＣを形成する段階と、を含むことを特徴とする。
【００１６】
これらの製造方法において、前記絶縁層は、具体的には、10000〜12000Åの厚さに形成する。また、前記浅い溝は、前記ゲートラインの総厚さ(t)の上端側1/2tが露出された深さで形成される。さらに、前記金属膜は、タングステンまたは銅材質で形成する。
【００１７】
さらに、前記構造体を製造する段階は、シリコン基板、BOX層及びSOI層を含む基板を提供する段階と、前記SOI層上にパッド酸化膜と窒化膜と第１酸化層とを順次積層する段階と、アクティブ領域形成部を限定するパターンをマスクとして素子分離領域の前記第１酸化層と前記窒化膜とを食刻する段階と、前記食刻後、不純物をイオン注入して、前記SOI層の素子分離領域部分に底面が前記BOX層と接するようにウェルを形成し、前記アクティブ領域形成部の前記ＳＯＩ層は、ウェル形ボディコンタクト構造になるように前記ウェルに接続されたアクティブ領域とする段階と、アクティブ領域形成部に残存した前記第１酸化層と前記窒化膜との両側壁にスペーサを形成する段階と、前記BOX層上に前記ウェルが一定厚さだけ残存するように前記スペーサ外郭側の前記パッド酸化膜と前記ウェルの一部とを食刻する段階と、前記食刻段階後の構造体上に第２酸化層を形成する段階と、
アクティブ領域上に前記窒化膜が一定厚さだけ残存するように前記第２酸化層をCMP処理して、前記ウェル表面上に第２酸化層材質のフィールド酸化膜を形成する段階と、アクティブ領域上に残存した前記スペーサと前記窒化膜と前記パッド酸化膜とをすべて除去して、前記SOI層のアクティブ領域を露出させる段階と、
前記フィールド酸化膜上に延在されるようにして前記アクティブ領域上のゲート形成部分にゲート酸化膜を介してゲートラインを形成する段階と、前記ゲートラインの両側の前記アクティブ領域内に底面が前記BOX層と接するソース/ドレイン領域を形成する段階と、からなる。
【００１８】
この構造体の製造段階において、前記パッド酸化膜は、具体的には、100〜120Åの厚さに形成する。また、前記窒化膜は、1800〜2200Åの厚さに形成する。さらに、前記第１酸化層は、100〜120Åの厚さに形成する。さらに、前記第２酸化層は、“USG/P-TEOS”の積層構造に形成する。さらに、前記第２酸化層は、前記パッド酸化膜上に1200〜1300Åの厚さの前記窒化膜が残存するようにCMP処理する。
【００１９】
【発明の実施の形態】
以下、添付の図を用いて本発明の好ましい実施例を詳しく説明する。
図１及び図２は、本発明で提案されたウェル形ボディコンタクト構造をもつPTI-SOI素子構造を示した図で、図１は、前記素子を上から見下ろした平面レイアウト図を示し、図２は、図１のA-B-C部分を切断した垂直断面図である。
【００２０】
図１及び図２を参照すると、本発明で提案されたPTI-SOI素子は、シリコン基板100上には絶縁材質のBOX層102が形成され、前記BOX層102上にはSOI層が形成される。前記SOI層はグラウンド接地されると同時に底面がBOX層１０２と接する構造のウェル104bを形成し、前記ウェル104bの表面側にはフィールド酸化膜116aが形成される。また、ＳＯＩ層の一部領域はアクティブ領域１１８となっており、このアクティブ領域１１８は、ウェル形ボディコンタクト構造とするためにウェル１０４ｂに接続される。前記SOI層のアクティブ領域１１８とフィールド酸化膜116aとの上の所定部分には長さ方向に沿って一体に連結されるようにゲートライン120が形成され（アクティブ領域１１８とゲートライン１２０間には周知のようにゲート酸化膜が介在される）、ゲートライン120の両側のアクティブ領域１１８内には底面がBOX層102と接する構造でソース/ドレイン領域が形成される。以上のような構造体上には絶縁層122が形成される。この絶縁層122には、アクティブ領域１１８上では該アクティブ領域118が露出されるように深くFT(Full  Trench)構造にオープンされ、フィールド酸化膜１１６ａ上では隣接のトランジスタのゲートライン120上端が露出されるように浅くPT(Partial  Trench)構造にオープンされた形状の開口部ｈ（溝とも言える）が形成される。この開口部ｈ内には導電性材質のLIC(Local  Interconnect)128が形成される。
したがって、この場合は、図２から分かるように、LIC128がアクティブ領域部分ではアクティブ領域118と接するFT-LIC構造を有し、フィールド酸化膜116a上ではゲートライン120の上端と接するPT-LIC構造を有する。
【００２１】
以下、このような製造方法を図３乃至図１１に提示した工程順序図を参照して第９段階に区分して説明する。
【００２２】
第１段階として、図３に示すようにシリコン基板100上に絶縁材質のBOX層102を介在してSOI層104を形成した後、前記SOI層104上にパッド酸化膜106と窒化膜108及びHTO材質の第１酸化層110を順次積層する。このとき、前記パッド酸化膜106と第１酸化層110とは100〜120Åの厚さに形成するのが好ましく、窒化膜108は1800〜2200Åの厚さに形成するのが好ましい。次いで、第１酸化層110上にアクティブ領域を限定するレジストパターン112を形成する。
【００２３】
第２段階として、図４に示すように、前記レジストパターン112をマスクとして素子分離領域の第１酸化層110と窒化膜108とを順次食刻する。その結果、素子分離領域のパッド酸化膜106表面が露出される。次いで、以上の構造体上にP型不純物をイオン注入してSOI層104の素子分離領域部分に、底面が前記BOX層102と接するウェル104bを形成する。ここで、符号104aはSOI層104でアクティブ領域として用いられる部分を示す。このアクティブ領域１０４ａはウェル１０４ｂと接続される。したがって、ウェル形ボディコンタクト構造が形成されている。
【００２４】
第３段階として、図５に示すように、レジストパターン112を除去し、SOI層のアクティブ領域104a上に残存された第１酸化層110と窒化膜108との両側壁に絶縁スペーサ114を形成した後、前記BOX層102上にウェル104bが一定厚さだけ残存するように、前記スペーサ114の外郭側のパッド酸化膜106とウェル104bの一部とを順次食刻してトレンチｔを形成する。その後、以上の構造体上に“USG/P-TEOS”積層構造の第２酸化層116を形成し、膜質平坦化のためにアニーリング工程を実施する。
【００２５】
第４段階として、図６に示すように、パッド酸化膜106上に一定厚さ（例えば、1200〜1300Å）の窒化膜１０８が残存するように第２酸化層116および第１酸化層１１０をCMP処理して、ウェル104b表面側に第２酸化層材質のフィールド酸化膜116aを形成する。
【００２６】
第５段階として、図７に示すように、前記残存スペーサ114と窒化膜108とパッド酸化膜106とをすべて除去して、アクティブ領域104aを露出させる。
【００２７】
第６段階として、図８に示すように、前記SOI層のアクティブ領域104aとフィールド酸化膜116aとの上の所定部分にわたってゲート酸化膜（図示せず）を介在してゲートライン120を形成する。次いで、ゲートライン120の両側の前記アクティブ領域104aに底面が前記BOX層102と接する構造にソース/ドレイン領域を形成する。
【００２８】
第７段階として、図９に示すように、以上の構造体上に10000〜12000Å厚さの絶縁層122を形成し、その上にLIC形成部を限定するレジストパターン124を形成した後、これをマスクとしてフィールド酸化膜116a上のゲートライン120が上端だけ露出されるように絶縁層122を一定厚さだけ食刻する。便宜上、これを1次ダマシン工程（1st）と称する。このとき、1次ダマシン工程はゲートライン120と以後に形成されるLICとが重なるほどの厚さ（例えば、ゲートラインの総厚さ(t)対比1/2t水準）で絶縁層122の食刻が止まるように実施するのが好ましい。
【００２９】
第８段階として、図１０に示すように、前記レジストパターン124を除去し、アクティブ領域104a中でLICの形成される部分だけがオープンされるように前記絶縁層122上に再びレジストパターン126を形成した後、これをマスクとしてアクティブ領域上の残存絶縁層122を一部だけ選択食刻する。便宜上、これを２次ダマシン工程（2st）と称する。その結果、アクティブ領域104aが露出されるFT(Full  Trench)構造にオープンされ、フィールド酸化膜116a上ではゲートライン120上端が露出されるPT(Partial  Trench)構造にオープンされる形態の開口部ｈが作られる。
【００３０】
第９段階として、図１１に示すように、前記レジストパターン126を除去し、開口部ｈ内部が充分に充填されるように前記絶縁層122上にタングステンW、銅などの導電性材質の金属膜を形成した後、前記絶縁層122表面が露出されるまでこれをCMP処理して前記開口部ｈ内に導電性材質のLIC１２８を形成することにより、本工程進行を完了する。
【００３１】
その結果、既に言及された形態のLIC、即ち、アクティブ領域104aと接するFT-LIC構造をもち、フィールド酸化膜116a上では隣接したトランジスタのゲートライン120の上端と接するPT-LIC構造をもつ形態のLIC128が作られる。
このようにLICを形成すると、１次ダマシン工程は、絶縁層122の食刻深さをLICとゲートラインとが重ねられる程度の厚さで停止させる方式で進行され、2次ダマシン工程は、アクティブ領域104a上の残存絶縁層だけを一部食刻する方式で進行されるので、開口部ｈの形成時に絶縁層122のほかにフィールド酸化膜116aが一緒に食刻されるのを防ぐことができるようになる。
したがって、SOI素子をウェル形ボディコンタクト構造に形成するためフィールド酸化膜116aをPTI（Partial  Trench  Isolation）構造にしても、LIC128がフィールド酸化膜116aの下のウェル104bと短絡される現象が発生しなくなる。
【００３２】
一方、本発明の一変形例として、前記開口部ｈは図９及び図１０の工程を経て形成せずに、1次ダマシン工程としてフィールド酸化膜116a上のゲートライン120が一部だけ露出されるように、先に素子分離領域上の絶縁層122だけを一定厚さだけ選択食刻した後、2次ダマシン工程としてアクティブ領域104aが露出されるように、アクティブ領域上の絶縁層122だけを所定部分選択食刻する方式で形成することもできる。
また、本発明はNMOSトランジスタだけでなく、PMOSトランジスタにも適用することができる。
この場合も、フィールド酸化膜116a上ではゲートライン120とLIC128とが重ねられる程度の厚さで絶縁層122の食刻が停止される反面、アクティブ領域104aでは表面の一部が露出されるように絶縁層122の食刻がなされるので、開口部ｈの形成時にフィールド酸化膜116aが一緒に食刻されることを防止し得る。
【００３３】
【発明の効果】
以上説明したように、本発明は、SOI素子の製造の際に工程変更を通じてアクティブ上ではFT-LIC構造をもつ反面、残りのフィールド酸化膜及びゲートライン上ではPT-LIC構造をもつようにLICを設計することができるので、ウェル形ボディコンタクトをもつSOI素子にLIC適用時に惹起されたLICとウェルとの間の短絡誘発を防止し得るという効果がある。
【図面の簡単な説明】
【図１】  本発明で提案されたウェル形ボディコンタクト構造をもつPTI-SOI素子構造を示した平面レイアウト図。
【図２】  図１のA-B-C部分を切断した垂直断面図。
【図３】  図２のSOI素子の製造方法を示した工程順序図。
【図４】  図２のSOI素子の製造方法を示した工程順序図。
【図５】  図２のSOI素子の製造方法を示した工程順序図。
【図６】  図２のSOI素子の製造方法を示した工程順序図。
【図７】  図２のSOI素子の製造方法を示した工程順序図。
【図８】  図２のSOI素子の製造方法を示した工程順序図。
【図９】  図２のSOI素子の製造方法を示した工程順序図。
【図１０】  図２のSOI素子の製造方法を示した工程順序図。
【図１１】  図２のSOI素子の製造方法を示した工程順序図。
【図１２】  従来のPTI-SOI素子の構造を示した平面レイアウト図。
【図１３】  図１２のA-B-C部分を切断した垂直断面図。
【図１４】  図１２及び図１３のSOI素子にバルク素子の銅配線の形成時に用いられた工程をそのまま適用してLICを形成した場合における素子構造を示した平面レイアウト図。
【図１５】  図１４のA-B-C部分を切断した垂直断面図。
【符号の説明】
１００：シリコン基板
１０２：BOX層
１０４：SOI層
１０４ａ：アクティブ領域
１０４ｂ：ウェル
１０６：パッド酸化膜
１０８：窒化膜
１１０：第1酸化層
１１２：レジストパターン
１１４：絶縁スペーサ
１１６：第2酸化層
１１６ａ：フィールド酸化膜
１１８：アクティブ領域
１２０：ゲートライン
１２２：絶縁層
１２４：レジストパターン
１２６：レジストパターン
１２８：LIC(Local  Interconnect)
【図１】
0004278924.tif 000002
【図２】
0004278924.tif 000003
【図３】
0004278924.tif 000004
【図４】
0004278924.tif 000005
【図５】
0004278924.tif 000006
【図６】
0004278924.tif 000007
【図７】
0004278924.tif 000008
【図８】
0004278924.tif 000009
【図９】
0004278924.tif 000010
【図１０】
0004278924.tif 000011
【図１１】
0004278924.tif 000012
【図１２】
0004278924.tif 000013
【図１３】
0004278924.tif 000014
【図１４】
0004278924.tif 000015
【図１５】
0004278924.tif 000016