(57)【特許請求の範囲】
【請求項１】
演算回路から出力された比較値とキャリアとの比較データからパルス幅変調を行うPWM発生装置であって、
前記演算回路から入力されたU相のPWM信号生成用データ、 Ｖ相のPWM信号生成用データ、W相のPWM信号生成用データをそれぞれ保持するU相、V相、W相のPWM設定レジスタと、
前記演算回路から入力されたキャリアの周期の上限値と下限値を保持するキャリア周波数設定レジスタと、
三角波を発生すべく一定の周波数でカウント動作を行いそのカウント値を出力するとともに前記カウント値がそれぞれ前記上限値と、前記下限値と一致したことを示すオーバフロー信号およびアンダフロー信号を出力する、アップダウンカウンタで構成されるキャリア発生回路と、
キャリア周期値レジスタ書き込み信号を受けて前記キャリア周波数設定レジスタのデータを保持し、前記キャリア発生回路に出力するキャリア周期値レジスタと、
PWM比較設定値レジスタ書き込み信号を受けてそれぞれ前記U相、V相、W相のPWM設定レジスタのデータを保持するU相PWM比較値レジスタ、V相PWM比較値レジスタ、W相PWM比較値レジスタと、
それぞれ前記U相、V相、W相のPWM比較値レジスタのデータを前記キャリア発生回路のカウント値と比較し、それぞれU相、V相、W相のPWM信号を出力するU相PWM発生回路、V相PWM発生回路、W相PWM発生回路と、
前記キャリア周波数設定レジスタにデータが設定されると、書き込み信号選択信号を第１の論理レベルにし、次に前記アンダフロー信号が出力されると、これを前記キャリア周期値レジスタ書き込み信号として出力するとともに、前記書き込み選択信号を第２の論理レベルにする周波数設定値ロード回路と、
各相のPWM信号生成用データの前記PWM設定レジスタへの書き込みが終わると、前記書き込み選択信号が第１の論理レベルであれば、次のアンダフロー信号を前記PWM比較設定値レジスタ書き込み信号として出力し、前記書き込み選択信号が第２の論理レベルであれば、次のアンダフロー信号またはオーバフロー信号を前記PWM比較値レジスタ書き込み信号として出力するPWM比較設定値ロード回路と、
を有するPWM発生装置。
【請求項２】
演算回路から出力された比較値とキャリアとの比較データからパルス幅変調を行うPWM発生装置であって、
三角波を発生すべく一定の周波数でカウント動作を行い、そのカウント値を出力する、アップダウンカウンタで構成されるキャリア発生回路と、
前記演算回路から出力されたＮ個（Ｎは１以上の整数）の三角波比較値の各々を、同じく前記演算回路から出力された比較値レジスタ書き込み信号により保持するＮ個の三角波比較値レジスタと、
前記キャリア発生回路の出力を前記各三角波比較値レジスタに保持されている三角波比較値と比較し、大小に応じた信号を出力するＮ個の比較回路と、
前記各比較回路の出力信号からなる信号をアドレスに変換するアドレスエンコーダと、
前記演算回路の出力された（Ｎ＋１）個の波形パターンの各々を、同じく前記演算回路から出力された波形パターンレジスタ書き込み信号により保持する（Ｎ＋１）個の波形パターンレジスタと、
前記各波形パターンレジスタの波形パターンが、当該波形パターンレジスタに割り付けられたアドレスに書き込まれ、前記アドレスエンコーダから出力されたアドレスの波形パターンをU相とV相とW相とU２相とV２相とW２相のＰWM出力として出力するPWMパルスパターンテーブルと、
を有するPWM発生装置。
【請求項３】
演算回路から出力された比較値とキャリアとの比較データからパルス幅変調を行うPWM発生装置であって、
三角波を発生すべく一定の周波数でカウント動作を行い、そのカウント値を出力し、また三角波の山、三角波の谷を示すキャリア山パルス、キャリア谷パルスを発生する、アップダウンカウンタで構成されるキャリア発生回路と、
前記演算回路から出力されたＮ個（Ｎは１以上の整数）の通常運転用三角波比較値の各々を、同じく前記演算回路から出力された比較値レジスタ書き込み信号により保持するＮ個の通常運転用三角波比較値レジスタと、
前記演算回路から出力されたＭ個（Ｍは１以上の整数で、Ｍ≦Ｎ）の電流制限用三角波比較値の各々を、同じく前記演算回路から出力された比較値レジスタ書き込み信号により保持するＭ個の電流制限用三角波比較値レジスタと、
切替信号が第１の論理レベルのとき前記通常運転用三角波比較値レジスタに保持されているデータを選択、出力し、前記切替信号が第２の論理レベルのとき、前記電流制限用三角波比較値レジスタに保持されているデータを選択し、出力する三角波比較値セレクタと、
前記キャリア発生回路の出力を前記三角波比較値セレクタの各出力と比較し、大小に応じた信号を出力するＮ個の比較回路と、
前記各比較回路から出力された信号からなる信号をアドレスに変換するアドレスエンコーダと、
前記演算回路から出力された（Ｎ＋１）個の通常運転用波形パターンの各々を、同じく前記演算回路から出力された波形パターンレジスタ書き込み信号により保持する（Ｎ＋１）個の通常運転用波形パターンレジスタと、
前記演算回路から出力された２（Ｍ＋１）個の電流制限用波形パターンの各々を、同じ前記演算回路から出力された電流制限用波形パターン書き込み信号により保持する２（Ｍ＋１）個の電流制限用波形パターンレジスタと、
前記切替信号が第１の論理レベルのとき、前記通常運転用波形パターンレジスタに保持されているデータを選択、出力し、前記切替信号が第２の論理レベルのとき、前記電流制限用パターンレジスタの保持されているデータを選択し、出力する波形パターンセレクタと、
前記波形パターンセレクタの各出力データが、当該データに割り付けられたアドレスに書き込まれ、前記アドレスエンコーダから出力されたアドレスのデータをU相、V相、W相、U２相、V２相、W２相のPWM出力として出力するPWMパルスパターンテーブルと、
前記U相、V相、W相、U２相、V２相、W２相のPWM出力からPU、 NU、 PV、NV、PW、NW、PU２、NU２、PV２、NV２、PW２、NW２の各相のベースドライブ信号を出力し、第２の論理レベルの固定値出力信号を受けると、PU２とNU、PV２とNV、PW２とNWのスイッチング素子がオンする信号になり、PUとNU２、PVとNV２、PWとNW２のスイッチング素子がオフする信号を出力する電流制限パターン発生回路と、
通常運転時、前記切替信号および前記固定値出力信号を第１の論理レベルにし、過電流検出信号が入力されると、前記固定値出力信号を第２の論理レベルにし、次のキャリア山パルスまたはキャリア谷パルスで前記固定値出力信号を第１の論理レベルに、これと同時に前記切替信号を第２の論理レベルにし、前記過電流検出信号が入力されなくなると、前記切替信号を第１の論理レベルにする電流制限制御回路と、
を有するPWM発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電動機等を可変速する電圧型PWMインバータ、特にIGBT等の高速スイッチング素子を使用したインバータに用いられるPWM発生装置に関する。
【０００２】
【従来の技術】
図１３は従来のPWM発生装置（以下、第１の従来例と称す）の構成を示すブロック図である。
【０００３】
キャリア周波数設定レジスタ２はPWM信号発生の周波数が設定されるレジスタで、演算回路１より出力されたPWM信号発生周波数のデータ２aが、演算回路１より出力された書き込み信号２bにより書き込まれる。U相PWM設定レジスタ３はU相のPWM信号発生用データを保持するレジスタで、演算回路１から出力されたU相のPWM信号発生用データ３aが演算回路１から出力された書き込み信号３bにより書き込まれる。  V相PWM設定レジスタ4はV相のPWM信号発生用データを保持するレジスタで、演算回路１から出力されたV相のPWM信号発生用データ４aが、演算回路１から出力された書き込み信号４bにより書き込まれる。 W相PWM設定レジスタ5はW相のPWM信号発生用データを保持するレジスタで、演算回路１から出力されたW相のPWM信号発生用データ５aが、演算回路１から出力された書き込み信号５bにより書き込まれる。キャリア発生回路１２は三角波を発生すべくアップダウンカウンタで構成され、キャリア周波数設定レジスタ２の出力データ２cとカウントクロック１２aを入力し、カウンタ値１２bとキャリア周期２cとが一致したときオーバフロー信号１２c、またカウンタ値１２bが０と一致したときにアンダフロー信号１２dを出力する。PWM信号発生回路１３はU相PWM信号発生回路１３aとV相PWM信号発生回路１３cとW相PWM信号発生回路１３eからなる。U相比較器１４aはカウンタ値１２bとU相PWM信号発生用データ３cを比較し、U相PWM信号１３bを出力する。U相PWM信号１３bは不図示のIGBT（Insulated Gate Bipolar Transiston）のベースドライバに印加されて、U相、／U相のベースドライブ信号が出力される。V相比較器１４bはカウンタ値１２bとV相PWM信号発生用データ４cを比較し、V相PWM信号１３dを出力する。V相PWM信号１３dは不図示のIGBTのベースドライバに印加され、V相、／V相のベースドライブ信号が出力される。
【０００４】
W相比較器１４cはカウンタ値１２bとW相PWM信号発生用データ５cを比較し、W相PWM信号１３fを出力する。W相PWM信号１３fは不図示のIGBTのベースドライバに印加され、W相、／W相のベースドライブ信号が出力される。
【０００５】
なお、演算回路１により各PWM設定レジスタ３、４、５に書き込まれるPWM信号生成用データ３a、４a、５aは生成したいPWM波形の組合せによって決まり、PWM信号のハイレベル期間、ローレベル期間を設定するためのデータである。また、キャリア発生回路１２は三相共用である。
【０００６】
次に、上記従来のPWM発生装置の動作について説明する。PWM波形を発生するには、まず、キャリア発生回路１２をカウントクロック１２aでカウント動作させる。そして、演算回路１により書き換え可能なU相PWM設定レジスタ３に保持されているU相のPWM信号発生用データ３cにカウンタ値１２bの内容が一致した場合、比較器１４aからU相PWM信号が出力され、図示されないIGBTのベースドライバに接続されてU相のIGBTのベースドライブ信号U、／Uを発生させる。また、演算回路１はキャリア周波数設定レジスタ２にPWM信号発生の周期のデータ２aを書き込むと、PWMの比較周期が変更される。大きな値を入れればPWMを発生される比較器の動作周期が長くなり、小さな値を入れると比較器の動作周期が短くなる。
【０００７】
ここで、三角波変調方式の場合の信号波形図を図１４に示しておく。図１４では、オーバフロー信号１２cは、キャリア周波数設定レジスタの出力データ２cとカウンタ値１２bとが一致したときにローレベルとし、アンダフロー信号１２dはカウンタ値１２bが０に一致したときローレベルとしている。
【０００８】
また、各相のPWM設定レジスタ３、４、５およびキャリア周波数設定レジスタ２への書き込みは常にキャリアの谷の手前で行い、各相のPWM設定レジスタ３、４、５のみへの書き込みは常にキャリアの山または谷の手前で行っている。
【０００９】
図１５は他の従来のPWM発生装置（以下、第２の従来例と称す）の構成を示すブロック図である。
【００１０】
キャリア発生回路７２は三角波を発生すべくアップダウンカウンタで構成され、クロック７７をカウントし、カウント値７２aを出力する。３個の三角波比較値レジスタ７３の各々は演算回路７１からデータバス７６に出力されたデータ（三角波比較値）を、同じく演算回路７１から出力された書き込み信号７１aより保持する。３個の比較回路７４はキャリア発生回路７２から出力されたカウント値７２aを三角波比較値レジスタ７３の各々に保持されているデータと比較し、前者が後者より大きいとハイレベル、小さいとロウレベルの信号７４a、７４b、７４cを出力する。信号７４aはU相のPWM信号で、図示されないIGBTのベースドライバに接続されてU相、／U相のベースドライブ信号が出力される。信号７４bはV相のPWM信号で、図示されないIGBTのベースドライバに接続されてV相、／V 相のベースドライブ信号が出力される。信号７４cはW相のPWM信号で、図示されないIGBTのベースドライバに接続されてW相、／W相のベースドライブ信号が出力される。なお、演算回路７１により各三角波比較値レジスタ７３に書き込まれるデータは生成したいPWM波形の組合せによって決まり、PWM信号のハイレベル期間、ローレベル期間を設定するためのデータである。また、キャリア発生回路７２は三相共用である。
【００１１】
この従来のPWM発生装置の動作について説明する。まず、キャリア発生回路７２をカウントクロック７７でカウント動作させる。そして、演算回路７１により書き換え可能なU相三角波比較値レジスタ７３のT0に比較値を保持する。保持されているU相の三角波比較データをキャリア発生回路出力７２aが上回った場合に比較回路７４からハイレベルのU相PWM信号７４aが出力される。PWM信号７４aは図示されないIGBTのベースドライバに接続されており、U相のIGBTのベースドライブ信号U、／Uを発生する。V相、W相についてもU相と同様であるので動作の説明を省略する。
【００１２】
図１６はさらに他の従来例のPWM発生装置（以下、第３の従来例と称す）のブロック図である。
【００１３】
キャリア発生回路８２は三角波を発生すべくアップダウンカウンタで構成され、クロック８７をカウントし、カウント値８２aを出力する。６個の三角波比較値レジスタ８３の各々は演算回路８１からデータバス８６に出力されたデータ（三角波比較値）を、同じく演算回路８１から出力された書き込み信号８１aにより保持する。６個の比較回路８４の各々はキャリア発生回路８２から出力されたカウント値８２aが対応する三角波比較値レジスタ８３に保持されているデータよりも大きくなるとハイレベル、小さくなるとロウレベルの信号８４a、８４b、８４c、８４d、８４e、８４fを出力する。信号８４aはU相のIGBT上側アーム制御のためのPWM信号で、パワーモジュール９０のスイッチング素子S1、S３に接続されている。また、信号８４dはU相のIGBT下側アーム制御のためのPWM信号で、パワーモジュール９０のスイッチング素子S２、S４に接続されている。V相、Ｗ相についても同様である。また、演算回路８１により各三角波比較値レジスタ８３に書き込まれるデータは生成したいPWM波形の組合せによって決まり、PWM信号のハイレベル期間、ローレベル期間を設定するためのデータである。また、キャリア発生回路８２は三相共用である。
【００１４】
この従来のPWM発生装置の動作について説明する。まず、キャリア発生回路８２をカウントクロック８７でカウント動作させる。そして、演算回路８１により書き換え可能なU相三角波比較値レジスタ８３のT0に三角波比較値を保持する。保持されているU相の三角波比較データをキャリア発生回路出力８２aが上回った場合に比較回路８４からハイレベルのU相PWM信号８４aが出力される。また、８４aと８４dはU相のIGBT制御のためのPWM信号で、パワーモジュール９０のスイッチグ素子S１、S２、S３、S４に接続されU相出力になる。V相、W相についてもU相と同様であるので動作の説明を省略する。
【００１５】
【発明が解決しようとする課題】
上記第１の従来例のPWM発生装置では、PWM設定レジスタ３〜５およびキャリア周波数設定レジスタ２への書き込みの場合と、各相のPWM設定レジスタ３〜５のみへの書き込みの場合とで演算回路１は常にカウンタ値１２b、オーバフロー信号１２c、アンダフロー信号１２dを監視して各設定レジスタ２、３、４、５にデータを書き込んでいた。したがって、キャリア発生回路１２のカウンタ値１２bの内容とPWM設定レジスタ３〜５の内容との比較検出により各相のPWM信号１３b、１３d、１３fが繰り返し出力されているが、キャリア周期が短くなるとPWM信号を生成するためにPWM設定レジスタ３、４、５のデータを書き込むタイミングまで待つ必要があり、演算回路１の処理能力に対する負担が大きいという問題がある。すなわち、高精度にPWM出力を制御するにはPWM設定レジスタ３〜５およびキャリア周波数設定レジスタ２への書き込みデータを高速に演算し、書き込む必要がある。図１４では、PWM波形はU相で、PWM設定レジスタ３へ書き込みがあった場合のみ図示されているが、実際には３相分のPWM設定データ3a、４a、５aとキャリア比較値がキャリア周期中に演算され各レジスタ３、４、５へ書き込まれている。このような波形が何サイクルも出力される。この１サイクル毎にカウンタ値１２bとオーバフロー信号１２cおよびアンダフロー信号１２dを演算回路１で頻繁に監視し、各レジスタ３、４、５にデータを書き込み、比較器１４a、１４b、１４cで一致を検出してPWM各相のPWM信号１３b、１３d、１３fを実現する必要がある。各レジスタ３、４、５へ設定値を書き込むために演算回路１は処理内容の大部分をカウンタ値１２bとオーバフロー信号１２cおよびアンダフロー信号１２dの監視に費やされている。また、インバータの低騒音化のため、キャリア周波数を高くしようとすると、PWM演算以外の処理に制限がでて演算回路１への負担が益々大きくなる。
【００１６】
上記第２の従来例のPWM発生装置は、２レベル出力方式のインバータにしか対応できず、３レベルインバータに対応する場合、比較回路が２つ必要で、比較回路を２つ用いていた。一方、３レベルインバータの演算処理には空間ベクトルを用いることが一般的である。従来の装置に比較回路を２つ用いた場合、三角波比較値データを空間ベクトルに変換する必要がある。空間ベクトルは同じキャリア周波数における演算処理が多く演算時間がかかるため演算周期が長くなり、比較値の更新が伸びるため、演算処理がキャリア周期内で終了するためにはキャリア周波数が低くなる。
【００１７】
上記第３の従来例のPWM発生装置では、過電流が発生した場合、電流を制限するためにUVW相の上側アームを同時にオンし、次に上側アームをオフする動作を繰り返して環流パターンを作って電流を制限しようとする方法があるが、この方法は２レベル出力方式のインバータにしか対応できない。３レベルインバータに対応する場合、環流パターンに遷移する前のパターンによっては、IGBTを破壊することがあるからである。環流パターンは３相とも同時に上側または下側アームをオンするパターンであるが、例えばスイッチング素子S１、S２の通常パターンがハイレベルになっているときにスイッチング素子S１、S２を同時にオフするとIGBTのターンのオフ時間のバラツキでスイッチング素子S２が先にオフする場合が発生する。この場合スイッチング素子S２に負荷の誘導起電力と母線電圧とが印加されスイッチング素子S２は破壊する。また、非常停止を行う場合も同様な問題が発生する。すなわちスイッチング素子S１、S２またはS３、S４がオンしている状態でベースドライブ信号を全てオフするとIGBTのスイッチング時間のバラツキでスイッチング素子S２またはS３に過大な電圧が印加され絶縁破壊を起こす。
【００１８】
本発明の第１の目的は、演算回路の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるPWM発生装置を提供することにある。
【００１９】
本発明の第２の目的は、過電流が発生した場合に停電させることなく速やかに電流を制限し、過電流が抑制されると速やかに通常運転に復帰でき、幅広いインバータ用途に対応できるPWM発生装置を提供することである。
【００２０】
【課題を解決するための手段】
本発明の第１の態様によるPWM発生装置は第１の従来例に対応するもので、キャリア周期値レジスタとU相、V相、W相のPWM比較値レジスタと周波数設定値ロード回路とPWM比較設定値ロード回路を新たに備えている。
【００２１】
キャリア周期値レジスタはキャリア周期値レジスタ書き込み信号を受けてキャリア周波数設定レジスタのデータを保持し、キャリア発生回路に出力する。
【００２２】
U相PWM比較値レジスタ、V相PWM比較値レジスタ、W相PWM比較値レジスタはそれぞれPWM比較設定値レジスタ書き込み信号を受けてそれぞれU相、V相、W相のPWM設定レジスタのデータを保持する。
【００２３】
U相PWM発生回路、V相PWM発生回路、W相PWM発生回路は、それぞれU相、V相、W相のPWM比較値レジスタのデータをキャリア発生回路のカウント値と比較し、それぞれU相、V相、W相のPWM信号を出力する。
【００２４】
周波数設定値ロード回路は、キャリア周波数設定レジスタにデータが設定されると、書き込み信号選択信号を第１の論理レベルにし、次にアンダフロー信号が出力されると、これを周期値レジスタ書き込み信号として出力するとともに、前記書き込み選択信号を第２の論理レベルにする。
【００２５】
PWM比較設定値ロード回路は各相のPWM信号発生用データのPWM設定レジスタへの書き込みが終わると、書き込み選択信号が第１の論理レベルであれば、次のアンダフロー信号をPWM比較値設定値レジスタ書き込み信号として出力し、書き込み信号が第２の論理レベルであれば、次のアンダフロー信号またはオーバフロー信号をPWM比較値レジスタ書き込み信号として出力する。
【００２６】
したがって、ある任意のキャリア周期におけるPWM信号のデータを１つ前のキャリア周期中において設定でき、演算回路によるレジスタへの書き込みタイミング検出の待ち時間を低減し、演算回路の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるPWM波形を生成することができる。
【００２７】
本発明の第２の態様によるPWM発生装置は第２の従来例に対応し、比較回路の出力をアドレスに変換するアドレスエンコーダと、波形パターンを保持する波形パターンレジスタと、波形パターンが前記アドレスに記憶され、アドレスエンコーダから出力されたアドレスの波形パターンをU相とV相とW相とU２相とＶ２相とW２相のPWM出力として出力するPWMパターンテーブルとを新たに備えたものである。
【００２８】
空間ベクトル演算結果を直接波形パターンレジスタに書き込むことで演算回路の負担が緩和され、演算処理を従来のキャリア周期内で終了することができる。本態様によれば２レベル方式のインバータも制御でき、幅広いインバータ用途に対応できるPWM波形を生成することができる。
【００２９】
本発明の第３の態様によるPWM発生装置は第３の従来例に対応し、第２の態様によるPWM発生装置にさらに、電流制限用三角波比較値レジスタ、三角波比較値セレクタ、電流制限用波形パターンレジスタ、波形パターンセレクタ、電流制限制御回路、電流制限パターン発生回路を備え、キャリア発生回路はカウント値の他に、三角波の山、谷をそれぞれ示すキャリア山パルス、キャリア谷パルスを発生する。ここで、第２の態様のPWM発生装置における三角波比較値レジスタ、波形パターンレジスタをそれぞれ通常運転用三角波比較値レジスタ、通常運転用波形パターンレジスタと称する。
【００３０】
通常運転時（過電流が検出されない）、通常運転用三角波比較値レジスタの出力が三角波比較値セレクタで選択され、比較回路でキャリア発生回路のカウント値と比較され、また通常運転用波形パターンレジスタのデータが波形パターンセレクタで選択されて、PWMパターンテーブルに書き込まれ、第２の態様のPWM発生装置と同様の動作する。
【００３１】
過電流が検出されると、電流制限パターン発生回路に固定値出力信号を出力し、電流制限パターン発生回路から出力される所定のベースドライブ信号を固定値にする。次のキャリア山パルスまたはキャリア谷パルスで、前記電流制限パターン発生回路に出力していた固定値出力信号を停止するとともに、電流制限制御回路は三角波比較値セレクタと波形パターンセレクタを切り替え、電流制限用三角波比較値レジスタのデータ、電流制限用波形パターンレジスタのパターンを選択する。
【００３２】
過電流が発生すると、一対のコンデンサの中点側に接続された２つのスイッチング素子を導通にし、残りのスイッチング素子を非導通にする電流制限パターンが発生するため、一対のコンデンサの中点側に接続されたスイッチング素子がオフし残りのスイッチング素子がオンすることなく一対のコンデンサの中点側に接続されたスイッチング素子が絶縁破壊することはない。また、過電流が制限されると通電運転に復帰できる。さらに、電流制限用波形パターンに非常停止のパターンを書き込んでも、同様に絶縁破壊することはない。
【００３３】
本態様によれば、過電流制限を制御でき、幅広いインバータ用途に対応できるPWM波形を生成することができる。
【００３４】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して説明する。
【００３５】
図１は本発明の第１の一実施形態のPWM信号発生装置の構成を示すブロック図である。
【００３６】
キャリア周波数設定レジスタ２、U相PWM設定レジスタ３、V相PWM設定レジスタ４、W相PWM設定レジスタ５は図５に示したものと同じである。周波数設定値ロード回路６はキャリア周波数設定レジスタ２への書き込みがあると、アンダフロー信号１２dとの条件によりキャリア周期値レジスタ書き込み信号６aと書き込み信号選択信号６bを出力する。PWM比較設定値ロード回路７はW相のPWM信号発生用データ５aのW相PWM設定レジスタ５への書き込み信号５bがあると、書き込み信号選択信号６bとオーバフロー信号１２cとアンダフロー信号１２dとの条件によりPWM比較設定値レジスタ書き込み信号７aを出力する。キャリア周期値レジスタ８はキャリア周波数設定レジスタ２の出力２cをキャリア周期値レジスタ書き込み信号６aで保持する。U相PWM比較値レジスタ９はU相PWM設定レジスタ３の出力３cをPWM比較設定値レジスタ書き込み信号７aで保持する。V相PWM比較値レジスタ１０はV相PWM設定レジスタ４の出力４cをPWM比較設定値レジスタ書き込み信号７aで保持する。W相PWM比較値レジスタ１１はW相PWM設定レジスタ５の出力５cをPWM比較値レジスタ書き込み信号７aで保持する。U相PWM発生回路１３a、V相PWM発生回路１３c、W相PWM発生回路１３eはそれぞれU相PWM比較値レジスタ９、V相PWM比較値レジスタ１０、W相PWM比較値レジスタ１１の出力データ９c、１０c、１１cをカウンタ値１２bと比較し、U相PWM信号１３b、V相PWM信号１３d、W相PWM信号１３fを出力する。
【００３７】
このように構成されたPWM発生装置の動作について説明する。
【００３８】
まず、キャリア発生回路１２をカウントクロック１２aでカウント動作させる。そして、演算回路１によりキャリア周波数設定２aと各相のPWM信号発生用データ３a、４a、５aが演算される毎にPWM設定レジスタ３、４、５に順次書き込まれている。
【００３９】
まず、PWM信号発生の周波数のデータ２aが設定された場合の動作について説明する。キャリア周波数設定レジスタ２にデータが書き込まれると、周波数設定値ロード回路６はキャリア周波数設定レジスタ２への書き込み信号２bの立ち下がりエッジで信号６bをハイレベルにセットする。次に、アンダーフロー信号１２dの立ち上がりエッジで信号６bがロウレベルにリセットされる。信号6aは信号６bがハイレベルのときアンダーフロー信号１２dと同じ信号を出力する。したがって、周波数は演算結果が出力されて最初に来るキャリアの谷で更新される。
【００４０】
次に、各相のPWM設定が更新された場合の動作について説明する。各相PWM比較データの演算結果がPWM設定レジスタ３、４、５に順次書き込まれ、W相PWM設定レジスタ５に書き込まれると、書き込み信号５bがPWM比較設定値ロード回路７に入力される。PWM比較設定値ロード回路７はW相PWM設定レジスタ書き込み信号５bの立ち下がりエッジで内部信号をハイレベルにセットする。次に、信号６bがロウレベルのときはオーバフロー信号１２cとアンダフロー信号の論理積信号、ハイレベルのときはアンダフロー信号１２dの立ち上がりエッジで前記内部信号がロウレベルにリセットされる。信号７aは前記内部信号がハイレベルのときに信号６bで選択された信号、すなわち、信号６bがロウレベルのときはオーバフロー信号１２cとアンダフロー信号１２dになり、信号６bがハイレベルのときはアンダフロー信号１２dになる。したがって、PWM設定値およびキャリア周波数設定が行われた場合、演算結果が出力されて最初に来るキャリアの谷でキャリア周波数は更新され、PWM設定値のみ更新され、キャリア周波数設定が行われなかった場合、演算結果が出力されて最初に来るキャリアの山または谷で更新される。
【００４１】
図２は、本実施形態において、キャリア周波数設定とPWM設定が２回行われた後PWM設定のみが１度行われ、最後のキャリア周波数設定とPWM設定が行われた場合のキャリア発生回路１２とU相のPWM発生回路１３aの波形を示す。アンダフロー信号１２d、オバーフロー信号１２c、および各レジスタへの書き込み信号は通常時ハイレベルであり、動作時は例えばカウントクロック１パルス分のロウパルスとしている。
【００４２】
図２を参照しながら図１のPWM発生装置の動作をより詳しく説明する。図２において、キャリア発生回路１２がカウントクロックで動作しているとき演算回路１はPWM発生を制御するために様々な演算を繰り返している。PWM演算はこれらの中の１つの処理である。PWM演算が行われると、その過程でキャリア周波数値とPWM比較値が演算され、結果が前回と異なる場合にキャリア周波数設定レジスタ２、U相PWM設定レジスタ３、V相PWM設定レジスタ４、W相PWM設定レジスタ５に計算結果が書き込まれる。まず、キャリア周波数の変更についてはキャリア周波数設定レジスタ２にデータが書き込まれると、キャリア周波数書き込み信号２bがロウレベルパルスになる。周波数設定値ロード回路６は信号２bの立ち下がりエッジを受けると、信号６bをハイレベルにセットする。一方、周波数設定値ロード回路６はアンダフロー信号１２dも入力されており、キャリアの谷が来るとロウレベルパルスが入力される。アンダフロー信号１２dの立ち上がりエッジを受けると信号６bをロウレベルにリセットする。信号６bがハイレベルのときキャリア周波数書き込み信号６aとしてアンダフロー信号１２dが出力される。キャリア周期値レジスタ８はキャリア周波数書き込み信号６aからロウレベルパルスが出力されると、キャリア周波数設定レジスタ２の出力２cを保持する。したがって、任意の時間に演算回路１からキャリア周波数設定レジスタ２に書き込まれ、直後に発生するキャリアの周期はキャリアの谷でキャリア周波数レジスタ８に更新される。次に、PWM設定の変更についてはW相のPWM設定レジスタ５にデータが書き込まれると、PWM設定レジスタ書き込み信号５bがロウレベルパルスになる。PWM比較設定値ロード回路７は５b信号の立ち下がりエッジを受けると内部信号をハイレベルにセットする。一方、PWM比較設定値ロード回路７はオーバフロー信号１２cおよびアンダフロー信号１２dも入力されており、キャリアの山または谷が来るとロウレベルパルスが入力される。前記内部信号はオーバフロー信号１２cまたはアンダフロー信号１２dの立ち上がりエッジでリセットされる。したがって、信号６bがハイレベルの場合は信号１２dがPWM比較設定値レジスタ書き込み信号７aとして出力される。各相のPWM設定レジスタ３、４、５はW相のPWM設定レジスタ書き込み信号５bとしてロウレベルパルスが出力されると、PWM比較設定値ロード回路７の内部信号として保持され、この信号と信号６bの条件によって次のキャリアの山または谷で各相のPWM比較値レジスタ９と１０と１１はそれぞれPWMレジスタの出力３c、４c、５cを保持する。したがって、PWMの設定は１つ前のキャリアで演算され、キャリア周波数の変更がない場合は次のキャリアの山または谷で更新され、キャリア周波数の変更がある場合は次のキャリアの谷で更新される。
【００４３】
このように、キャリア周期値と各相の比較データの更新タイミングをある任意のキャリア山または谷において切り替えるための制御信号を発生する周波数設定値ロード回路６とPWM比較設定値ロード回路７を設けたことにより、演算回路１によるキャリア発生回路１２およびPWM発生回路１３へキャリア周波数設定値や各相のPWM設定値を書き込むタイミングを検出する間での待ち時間を低減し、演算回路１の処理能力に対する負担を低減し、幅広いインバータ用途に対応できるPWM波形を生成することができる。
【００４４】
なお、上記実施形態では、U相波形について説明したが、V相およびW相波形についてもU相波形と同様に実現できることはいうまでもない。
【００４５】
図３はPWM比較設定値ロード回路７の回路図とタイミングチャートである。PWM比較設定値ロード回路７はDフリップフロップ２２、２３、２４、２７、２８、４０とAND回路２１、２５、２６とセレクタ３９で構成されている。AND回路２１はアンダフロー号１２dとオーバフロー信号１２cの論理積をとる。電源がオンすると、Dフリップフロップ２２、２３、２４、２７、４０はリセット信号resetでリセットまたはプリセットされる。そこで、W相PWM設定レジスタ５に書き込みが行われると、書き込み信号reg＿wrLが入力され、Dフリップフロップ２２の出力であるreg＿wrL＿tempが"H"になる。この信号は次段のAND回路の２６のゲート信号であり、このAND回路２６の他方の入力信号PWMCYLpを出力する。このAND回路２６の出力は、波形整形のためDフリップフロップ２７に保持された後、セレクタ３９で、信号６bが"L"のとき選択され、Dフリップフロップ４０に保持され、PWM比較設定値レジスタ書き込み信号７aとなる。したがって、この信号７aはキャリアの山または谷に一致する。
【００４６】
図４は周波数設定値ロード回路６の回路図とタイミングチャートである。周波数設定値ロード回路６はDフリップフロップ３１、３２、３６、３７とAND回路３３、３５で構成されている。Dフリップフロップ３１はアンダーフロー信号１２dを保持する。電源がオンすると、Dフリップフロップ３１、３２、３６、３７はリセット信号resetでリセットまたはプリセットされる。すると、PWM信号周波数の書き込み信号２b（reg＿weL）が入力され、Dフリップフロップ３４の出力reg＿wrL＿tempが"H"になる。この信号reg＿wrL＿tempは次段のAND回路３５のゲート信号であり、この信号が"H"のときAND回路３５の他方の入力信号UNFLpを通過させる。AND回路３５の出力は波形整形のためにDフリップフロップ３６に保持され、キャリア周期値レジスタ書き込み信号６aとして出力する。PWM比較設定値ロード回路７と異なるのは、キャリアの書き込みがあった後に最初に発生するキャリアの谷信号のみが出力される点である。また、このとき信号reg＿wrL＿tempを書き込み信号選択信号６bとし出力し、図３のセレクタ３９の切り替え信号としている。
【００４７】
図５は本発明の第２の実施形態のPWM信号発生装置の構成を示すブロック図である。
【００４８】
キャリア発生回路４２はカウントクロック４９で動作し、三角波を発生する。１２個の三角波比較値レジスタ４３は演算回路４１からデータバス４８に出力されたデータ（三角波比較値）を、同じく演算回路４１から出力された書き込み信号４１aにより保持する。１２個の比較回路４４はキャリア発生回路４２から出力されたカウント値４２aが対応する三角波比較値レジスタ４３に保持されているデータよりも大きいとハイレベル、小さいとローレベルの比較回路出力４４aを出力する。１３個の波形パターンレジスタ４５は、演算回路４１からデータバス４８に出力されたデータ（波形パターン）を、同じく演算回路４１から出力された書き込み信号４１bにより保持する。アドレスエンコーダ４６は１２ビットの比較回路出力４４aをアドレス信号に変換する。PWMパルスパターンテーブル４７は表１に示すように波形パターンレジスタ４５のデータが当該波形パターンレジスタに割り付けられたアドレスに書き込まれ、アドレスエンコーダ４６から出力されたアドレスのパターンレジスタ値を、図示されないIGBTのベースドライバに接続された、U相、V相、W相、U２相、V２相、W２相のＰＷＭ出力４７a、４７b、４７c、４７d、４７e、４７fとして出力する。
【００４９】
【表１】
0004257484.tif 000002
【００５０】
図６は三角波とPWMパルスパターンの関係を示している。図５に示すPWMパルスパターンテーブル４７ではアドレスADRから対応するPWMパターンが選択され、U相、V相、W相、U２相、V２相、W２相のＰＷＭ信号４７a、４７b、４７c、４７d、４７e、４７fとして出力される。
【００５１】
次に、本実施形態のPWM発生装置の動作を説明する。キャリア発生回路４２をカウントクロック４９でカウント動作させる。そして、演算回路４１により各相のPWM比較データと空間ベクトル演算が処理される毎に三角波比較値レジスタ４３および波形パターンレジスタ４５に三角波比較値と波形パターンが順次書き込まれている。キャリア発生回路出力であるカウント値４２aと三角波比較値レジスタ４３に書き込まれている三角波比較値が比較回路４４で比較される。比較結果は常にアドレスエンコーダ４６でアドレスに変換される。アドレスエンコーダ出力によってPWMパルスパターンテーブル４７から、常に一個の波形パターンレジスタが選択され、レジスタの各ビットが出力４７a、４７b、４７c、４７d、４７e、４７fとして出力される。
【００５２】
したがって、前記比較結果により空間ベクトル演算結果から得られた３レベル三相PWMパルスパターンがU相、／U相、V相、／V相、W相、／W相、U２相、／U２相、V２相、／V２相、W２相、／W２相の図示されないIGBTのドライブ信号として出力される。
【００５３】
ここで図７と図８により具体例を説明する。
【００５４】
キャリア発生回路４２が発生する三角波TRの最大値を９５９６、三角波比較値レジスタ４３に保持されている三角波比較値T０、T１、T２、・・・・T１１の値をそれぞれ４９０、４９０、２１５３、２６４５、２６４５、４３０８、５２９０、６９５３、６９５３、７４４５、９１０８、９１０８とすると、比較回路４４の各出力C１、C２、・・・・、C１１は図７に示すようなパルスとなり、これらを束ねた１２ビットの出力Tout （比較回路出力４４a）は図７に示すように、FFF、３FF、１FF、０７F、０３F、０１F、００７、００３、０００、００３、００７、０１F、０３F、０７F、１FF、３FF、FFF、・・・・となる。一方、PWMパルスパターンテーブル４７にはアドレス０、１、３、７、・・・・、FFFに表１に示すようなPWM波形パターンPT０、PT１、PT２、PT３、・・・・、PT１２が記憶されている。したがって、PWMパルスパターンテーブル４７からは図８（１）に示すようなU相ＰＷＭ出力U1、U２、V相ＰＷＭ出力V１、V２、W相ＰＷＭ出力W１、W２が出力される。そして図８（２）に示すようなU相のベースドライブ信号PU、PU２、NU、NU２、V相のベースドライブ信号PV、PV２、NV、NV２、W相のベースドライブ信号PW、PW２、NW、NW2が生成される。なお、三角波比較値レジスタ４３、したがって比較回路４４と波形パターンレジスタ４５の数は任意である。
【００５５】
図９は本発明の第３の実施形態のPWM発生装置のブロック図である。
【００５６】
キャリア発生回路５２はカウントクロック６５でカウント動作し、カウント値５２aと、キャリアの山でロウレベルとなるキャリア山パルス５２b、キャリアの谷でロウレベルとなるキャリア谷パルス５２cを出力する。１２個の通常運転用三角波比較値レジスタ５３と２個の電流制限用三角波比較値レジスタ５４は演算回路５１からデータバス６３に出力されたデータ（通常運転用三角波比較値、電流制限用三角波比較値）を、同じく演算回路５１から出力された書き込み信号５４aにより保持する。三角波比較値セレクタ５５は後述する切替信号６２cのロウレベル、ハイレベルに応じて通常運転用三角波比較値レジスタ５３のデータ、電流制限用三角波比較値レジスタ５４のデータを選択し、出力する。１２個の比較回路５６は三角波比較値セレクタ５５から出力された各データをキャリア発生回路５２の出力であるカウント値５２aと比較し、後者が前者より大きいとハイレベル、小さいとロウレベルの出力を出力する。１３個の通常運転用波形パターンレジスタ５７と、６個の電流制限用波形パターンレジスタ５８は演算回路５１からデータバス６３に出力されたデータ（通常運転用波形パターン、電流制限用波形パターン）を、同じく演算回路５１から出力された書き込み信号５４bにより保持する。波形パターンセレクタ５９は、後述する切替信号６２cのロウレベル、ハイレベルに応じて通常運転用波形パターンレジスタ５７のデータ、電流制限用波形パターンレジスタ５８のデータを選択し、出力する。アドレスエンコーダ６０は、１２ビットの比較回路出力５６aをアドレス信号に変換する。PWMパルスパターンテーブル６１は波形パターンセレクタ５９の出力（データ）が、当該データの通常運転用波形パターンレジスタ５７または電流制限用波形パターンレジスタ５８に割り付けられたアドレスに書き込まれ、アドレスエンコーダ６０から出力されたアドレスのパターンレジスタ値を、図示されないIGBTのベースドライバに接続されたU相、V相、W相、U２相、V２相、W２相のPWM出力６１ａとして出力する。電流制限パターン発生回路６４はPWMパルスパターンテーブル６１から出力されたPWM出力６１aからベースドライブ信号PU、NU、PV、NV、PW、NW、PU２、NU２、PV２、NV２、PW２、NW２を出力し、後述するロウレベルの固定値出力信号６２bを受けると、ベースドライブ信号NU、PU２、NV、PV２、NW、PW２をハイレベル出力とし、それ以外のベースドライブ信号はロウレベル出力とする。電流制限制御回路６２は、不図示の過電流検出回路から過電流検出を示す過電流検出信号６２aが入力されると、固定値出力信号６２bをロウレベルにし、次のキャリア山パルス５２bまたはキャリア谷パルス５２cで切替信号６２cをハイレベルからロウレベルにし、過電流検出信号６２aが入力されなくなると、切替信号６２cを再びハイレベルにする。三角波と通常運転用波形パターンの関係は第２の実施形態の図６に示したものと同じである。
【００５７】
図１０は三角波と電流制限用三角波比較値と電流制限用波形パターンとU相のベース信号の間の関係を示している。
【００５８】
次に、本実施形態のPWM発生装置の動作について説明する。まず、キャリア発生回路５２をカウントクロック６５でカウント動作させる。そして、演算回路５１により各相のPWM比較データと空間ベクトル演算が処理される毎に通常運転用三角波比較値レジスタ５３と通常運転用波形パターンレジスタ５７に通常運転用三角波比較値と通常運転用波形パターンが順次に書き込まれている。キャリア発生回路５２の出力のカウント値５２ａと通常運転用三角波比較値レジスタ５３に保持されているデータが比較回路５６で比較され、１２ビットの比較結果５６aはアドレスエンコーダ６０でアドレスに変換される。一方、PWMパルスパターンテーブル６１ではアドレスエンコーダ出力によって常に一個の波形パターンが選択され、パターンの各ビットがＰＷＭ信号U１、U２、V１、V２、W１、W２として出力される。したがって、前記比較結果により空間ベクトル演算結果から得られた３レベル三相パルスパターンが電流制限パターン発生回路６４を通過して、PU、NU、PV、NV、PW、NW、PU２、NU２、PV２、NV２、PW２、NW２のベースドライブ信号が出力される。ここで、過電流が発生すると、図には示されない過電流検出回路から過電流検出信号６２aが電流制限制御回路６２に入力される。電流制限制御回路６２は過電流検出信号６２aを受けると、固定値出力信号６２bをロウレベルにする。電流制限パターン発生回路６４はロウレベルの固定値出力信号６２bを受けると、電流制限パターン発生回路出力であるNU、PU２とNV、PV２とNW、PW２のベースドライブ信号の出力を導通し、PUとNU２、PVとNV２、PWとNW２のベースドライブ信号の出力を遮断する。この間に電流制限用三角波比較値と電流制限パターンを演算回路５１で演算し、電流制限用三角波比較値レジスタ５４と電流制限用波形パターンレジスタ５８に書き込んでおく。次の任意のキャリアの山または谷で、電流制限用パターンデータから電流制限PWM波形を発生する。過電流が抑制されると、次の任意のキャリアの山または谷で通常運転のデータが切替信号６２cによって選択され、速やかに通常運転に復帰することができる。
【００５９】
したがって、本実施形態によれば、過電流が発生してもスイッチング素子を絶縁破壊させることなく電流制限でき、また、過電流が抑制されたときには速やかに通常運転に復帰でき、幅広いインバータ用途に対応できるPWM波形を生成することができる。
【００６０】
図１１、図１２は具体例のタイミングチャートである。図１１に示すようにキャリア発生回路５２が発生するカウント値５２ａ（図１１、１２中、TRと表示）の最大値を９５６９、通常運転用三角波比較値レジスタ５３に保持されている通常運転用三角波比較値T０、T１、T２、・・・・T１１の値をそれぞれ４９０、４９０、２１５３、２６４５、２６４５、４３０８、５２９０、６９５３、６９５３、７４４５、９１０８、９１０８、電流制限用三角波比較値レジスタ５４に保持されている電流制限用三角波比較値Z０、Z１をそれぞれ３９９、１９９７とする。さらに、通常運転用波形パターンレジスタ５７、電流制限用波形パターンレジスタ５８に図１１に示すような通常運転用波形パターンがPT０、PT１、PT２、・・・・、PT１２、ZP０、ZP１、・・・・ZP５に保持されているものとする。このとき、比較回路５６の比較結果を示す信号５６ａ（図１２中Toutと表示）、キャリア山パルスOVFL、キャリア谷パルスUNFL、過電流を検出するとロウレベルになる過電流検出信号CAL、ハイレベルのとき通常PWM、ロウレベルのとき電流制限PWMを示す切替信号PWM＿ZP、過電流が検出されるとロウレベルになる固定値出力信号PWM＿ZERO＿Lは図１２に示すようになり、U相、V相、W相のベースドライブ信号が得られる。図の例では時刻t1に過電流が検出されて過電流検出信号CALがロウレベルになり、したがって固定値出力信号PWM＿ZERO＿Lがロウレベルになる。固定値出力信号PWM＿ZERO＿Lがロウレベルになると、ベースドライブ信号PU２とNU がオンし、PUとNU２はオフする。V相、W相のベースドライブ信号も同じ動作になる。時刻t2にカウント値５２ａがキャリアの山にき、キャリア山パルスOVFLが出力されると、固定値出力信号PWM＿ZERO＿Ｌがロウレベルからハイレベルになる。この切り替りと同時に切替信号PWM＿ZPはハイレベルからロウレベルになり、電流制限用三角波比較値レジスタ５４の値Z0、Z１、電流制限用波形パターンレジスタ５８の値ZP０〜ZP５が選択される。切替信号PWM＿ZPがロウレベルの区間では値Z０とZ１から作成されたアドレスで選択された電流制限用パターンの値がベース信号として出力される。
【００６１】
なお、通常運転用三角波比較値レジスタ５３と電流制限用三角波比較値レジスタ５４の数、したがって通常運転用波形パターンレジスタ５７、電流制限用波形パターンレジスタ５８の数は任意である。
【００６２】
【発明の効果】
以上説明したように、本発明は、下記の効果がある。
【００６３】
１）請求項１の発明は、ある任意のキャリア周期におけるPWM信号のデータを１つ前のキャリア周期中において設定でき、演算回路がキャリア周波数発生回路から出力されるカウンタ値、オーバフロー信号およびアンダフロー信号の監視による待ち時間をなくし、インバータ装置のその他の機能のための多くの処理時間を提供できる。また、キャリア周波数の高速化においても、演算回路の処理能力に対する負担が軽減されるため、幅広いインバータ用途に対応できるPWM波形を生成することができる。さらに、PWM設定レジスタのみへの書き込みの場合、キャリアの山でも、それぞれ各相のPWM信号の比較値が更新できるためキャリア周波数の低い制御においても、各相のPWM信号のパルス幅を高精度に制御することができるため安定したPWM信号の波形を実現することができる。
【００６４】
２）請求項２の発明は、従来のように三角波比較値を空間ベクトル演算結果に変換する処理が不要となり、演算回路の負担が軽減され、また、２レベル方式の場合においても従来と同等に動作することができるため２レベル方式および３レベル方式のインバータに適用でき、幅広いインバータ用途に対応できるPWM発生装置を提供することができる。
【００６５】
３）請求項３の発明は、過電流が発生すると一対のコンデンサの中点側に接続された２つのスイッチング素子を導通にし、残りのスイッチング素子を非導通にする電流制限パターンを発生し、次の所望のキャリアの山または谷から切替信号で選択された電流制限用三角波比較値および電流制限用波形パターンからPWMを発生し、過電流が抑制されると通常電流制限用三角波比較値および通常電流制限用波形パターンからPWMを発生することにより、幅広いインバータ用途に対応できるPWM発生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のPWM発生装置のブロック図である。
【図２】図１のPWM発生装置のタイミングチャートである。
【図３】PWM比較設定値ロード回路７の回路図とタイミングチャートである。
【図４】周波数設定値ロード回路６の回路図のタイミングチャートである。
【図５】本発明の第２の実施形態のPWM発生装置のブロック図である。
【図６】第２の実施形態のPWM発生装置における三角波とPWMパルスパターンの関係を示す図である。
【図７】図５中の比較回路４４の出力４４aの一例の波形図である。
【図８】図５中のPWMパルスパターンテーブル４７の出力波形（同図（１））と、U 相、V相、W相の各ベースドライブ信号の波形図（同図（２））である。
【図９】本発明の第３の実施形態のPWM発生装置のブロック図である。
【図１０】第３の実施形態のPWM発生装置における三角波と電流制限用三角波と電流制限波形パターンレジスタとU相のPWM波形の間の関係を示す図である。
【図１１】第３の実施形態における三角波、通常運転用三角波比較値、電流制限用三角波比較値、通常運転用波形パターン、電流制限用波形パターンの具体例を示す図である。
【図１２】第３の実施形態のタイミングチャートである。
【図１３】第１の従来例のPWM発生装置のブロック図である。
【図１４】第１の従来例のタイミングチャートである。
【図１５】第２の従来例のPWM発生装置のブロック図である。
【図１６】第３の従来例のPWM発生装置のブロック図である。
【符号の説明】
１     演算回路
２     キャリア周波数設定レジスタ
２a    PWM信号発生の周波数のデータ
２b    PWM信号発生の周波数のデータ２aの書き込み信号
２c    キャリア周波数設定レジスタ２の出力データ
３     U相PWM設定レジスタ
３a    U相PWM信号発生用データ
３b    U相PWM設定レジスタ３に書き込む信号
３c    U相PWM設定レジスタ３の出力データ
４     V相PWM設定レジスタ
４a    V相PWM信号発生用データ
４b    V相PWM設定レジスタ４に書き込む信号
４c    V相PWM設定レジスタ４の出力データ
５     W相PWM設定レジスタ
５a    W相PWM信号発生用データ
５b    W相PWM設定レジスタ５に書き込む信号
５c    U相PWM設定レジスタ５の出力データ
６     周波数設定値ロード回路
６a    キャリア周期値レジスタ書き込み信号
６b    書き込み信号選択信号
７     PWM比較設定値ロード回路
７a    PWM比較設定値レジスタ書き込み信号
８     キャリア周期値レジスタ
８c    キャリア周期値レジスタ出力データ
９     U相PWM比較値レジスタ
９c    U相PWM比較値レジスタ出力データ
１０   V相PWM比較値レジスタ
１０c  V相PWM比較値レジスタ出力データ
１１   W相PWM比較値レジスタ
１１c  W相PWM比較値レジスタ出力データ
１２   キャリア発生回路
１２a  カウントクロック
１２b  カウンタ値
１２c  オーバフロー信号
１２d  アンダフロー信号
１３   PWM発生回路
１３a  U相PWM発生回路
１３c  V相PWM発生回路
１３e  W相PWM発生回路
１３b  U相PWM信号
１３d  V相PWM信号
１３f  W相PWM信号
１４a  U相比較器
１４b  V相比較器
１４c  W相比較器
２１、２５、２６、３３、３５    ANDゲート
２２、２３、２４、２７、２８、３１、３２、３４、３６、３７、３８、４０  Dフリップフロップ
３９   セレクタ
４１   演算回路
４１a、４１b    書き込み信号
４２   キャリア発生回路
４２a  カウント値
４３   三角波比較値レジスタ
４４   比較回路
４４a  比較回路出力
４５   波形パターンレジスタ
４６   アドレスエンコーダ
４７   PWMパルスパターンテーブル
４７a〜４７f    PWM出力
４８   データバス
４９   カウントクロック
５１   演算回路
５２   キャリア発生回路
５２a  カウント値
５２b  キャリア山パルス
５２c  キャリア谷パルス
５３   通常運転用三角波比較値レジスタ
５４   電流制限用三角波比較値レジスタ
５５   三角波比較値セレクタ
５６   比較回路
５６a  比較回路出力
５７   通常運転用波形パターンレジスタ
５８   電流制限用波形パターンレジスタ
５９   波形パターンセレクタ
６０   アドレスエンコーダ
６１   PWMパルスパターンテーブル
６１a  PWM出力
６２   電流制限制御回路
６２a  過電流検出信号
６２b  固定値出力信号
６２c  切替信号
６３   データバス
６４   電流制限パターン発生回路
６４a  ベースドライブ信号
６５   カウントクロック
【図１】
0004257484.tif 000003
【図２】
0004257484.tif 000004
【図３】
0004257484.tif 000005
【図４】
0004257484.tif 000006
【図５】
0004257484.tif 000007
【図６】
0004257484.tif 000008
【図７】
0004257484.tif 000009
【図８】
0004257484.tif 000010
【図９】
0004257484.tif 000011
【図１０】
0004257484.tif 000012
【図１１】
0004257484.tif 000013
【図１２】
0004257484.tif 000014
【図１３】
0004257484.tif 000015
【図１４】
0004257484.tif 000016
【図１５】
0004257484.tif 000017
【図１６】
0004257484.tif 000018