(57)【特許請求の範囲】
【請求項１】
入力されるコンポジットビデオ信号に対して非同期のクロックに基づいて動作し、前記コンポジットビデオ信号から輝度信号と搬送色信号とを分離するに当たって、
前記入力されるコンポジットビデオ信号を順に１Ｈ（Ｈは水平走査期間）分ずつ遅延させる第１，第２の遅延手段と、
前記入力されるコンポジットビデオ信号と前記第２の遅延手段からの２Ｈ遅延後のコンポジットビデオ信号とを加算する加算手段と、
前記加算手段の出力信号の振幅を補正する振幅補正手段と、
前記第１の遅延手段からの１Ｈ遅延後のコンポジットビデオ信号を前記振幅補正手段の出力信号から減算して搬送色信号を出力する第１の減算手段と、
前記第１の遅延手段からの１Ｈ遅延後のコンポジットビデオ信号と前記第１の減算手段の出力信号との振幅を比較し、その比較結果を前記振幅補正手段にその補正情報として与える振幅比較手段と、
前記第１の遅延手段からの１Ｈ遅延後のコンポジットビデオ信号から前記第１の減算手段の出力信号を減算して輝度信号を出力する第２の減算手段と
を備えた櫛形フィルタ。
【請求項２】
入力されるコンポジットビデオ信号から輝度信号と搬送色信号とを分離するＹ／Ｃ分離回路を具備し、
前記Ｙ／Ｃ分離回路は、
前記入力されるコンポジットビデオ信号を順に１Ｈ（Ｈは水平走査期間）分ずつ遅延させる第１，第２の遅延手段と、
前記入力されるコンポジットビデオ信号と前記第２の遅延手段からの２Ｈ遅延後のコンポジットビデオ信号とを加算する加算手段と、
前記加算手段の出力信号の振幅を補正する振幅補正手段と、
前記第１の遅延手段からの１Ｈ遅延後のコンポジットビデオ信号を前記振幅補正手段の出力信号から減算して搬送色信号を出力する第１の減算手段と、
前記第１の遅延手段からの１Ｈ遅延後のコンポジットビデオ信号と前記第１の減算手段の出力信号との振幅を比較し、その比較結果を前記振幅補正手段にその補正情報として与える振幅比較手段と、
前記第１の遅延手段からの１Ｈ遅延後のコンポジットビデオ信号から前記第１の減算手段の出力信号を減算して輝度信号を出力する第２の減算手段とを備えた櫛形フィルタからなる
デジタル画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、櫛形フィルタおよびデジタル画像処理装置に関し、特にコンポジットビデオ信号から輝度信号Ｙと搬送色信号（クロマ信号）Ｃとを分離するＹ／Ｃ分離櫛形フィルタや、ＰＡＬ方式において色搬送波の位相ずれをキャンセルする色櫛形フィルタとして用いて好適な櫛形フィルタおよびこれを用いたデジタル画像処理装置に関する。
【０００２】
【従来の技術】
輝度信号、同期信号、搬送色信号のすべてが複合された映像信号であるコンポジットビデオ信号（複合映像信号）から、輝度信号Ｙと搬送色信号Ｃとの分離を行うＹ／Ｃ分離回路として、一般的に、櫛形フィルタを用いた回路構成のものが知られている。この櫛形フィルタでは、図１０に示すように、ビデオ信号が垂直方向で相関が強いことと、色信号搬送波がＮＴＳＣ方式の場合には１Ｈ（Ｈは水平走査期間）で、ＰＡＬ方式の場合には２Ｈで位相が反転する特性を利用してＹ／Ｃ分離が行われる。
【０００３】
櫛形フィルタを用いたＹ／Ｃ分離回路の基本形を図１１に示す。図１１において、コンポジットビデオ信号をディレイライン３０１で１Ｈ（又は、２Ｈ）だけ遅延し、これを次の１Ｈのコンポジットビデオ信号から減算器３０２で減算し、かつ１／２倍器３０３でレベルを１／２にすることによって搬送色信号Ｃを分離し、またこの信号Ｃを次の１Ｈのコンポジットビデオ信号から減算器３０４で減算することによって輝度信号Ｙを分離できる。これが最も一般的な２Ｈの櫛形フィルタにおけるＹ／Ｃ分離の原理である。
【０００４】
この櫛形フィルタを用いたＹ／Ｃ分離回路では、従来、ＰＬＬ(phase locked loop)を構成してコンポジットビデオ信号に同期したシステムクロックを生成するようにし、このシステムクロックに基づいて回路動作を行うことによってラインに同期させたり、クロマの副搬送波に同期させたりして、ライン間の位相ずれが発生しないようなシステムを構成している。
【０００５】
しかし、ＰＬＬを構成するシステムでは、例えばチャージポンプ回路を用いるＰＬＬの場合には、コンデンサや抵抗などの外付け部品が必要になるため、コスト、基板面積、生産性などの点で不利になる。これに対して、入力信号（コンポジットビデオ信号）に対して非同期のクロックをシステムクロックとして用いるいわゆるフリーランクロックシステムで櫛形フィルタを構成すれば、ＰＬＬを構成しなくて済む。
【０００６】
しかしながら、入力信号（コンポジットビデオ信号）とクロックとが非同期のフリーランクロックシステムでは、図１２に示すように、搬送波の前後のライン間で相関がとれなくなるため、単純に前後のライン間での演算で精度の良いＹ／Ｃ分離を行うことができない。このように、Ｙ／Ｃ分離が完全に行われず、輝度信号にクロマ成分が残ることにより、これがドットノイズとして画面に現れ、画質を悪化させることになる。
【０００７】
一方、フリーランクロックシステムにおいて、上記ドットノイズの低減を目的としてなされたＹ／Ｃ分離回路が提案されている（特開平１１−３５５７９９号公報参照）。このＹ／Ｃ分離回路の構成の概略を図１３に示す。ここでは、ＮＴＳＣ方式のコンポジットビデオ信号への適用の場合を例に採って説明する。
【０００８】
図１３において、入力されるコンポジットビデオ信号に対して２つの１Ｈディレイライン３１１，３１２が直列に接続されている。これにより、入力されるコンポジットビデオ信号、１Ｈディレイライン３１１の出力信号および１Ｈディレイライン３１２の出力信号として、ｎ＋１ライン、ｎラインおよびｎ−１ラインの３ライン分のコンポジットビデオ信号が得られることになる。
【０００９】
ｎ＋１ラインのコンポジットビデオ信号は、バンドパスフィルタ（ＢＰＦ）３１３を通過した後加算器３１４にその一方の＋入力として与えられる。ｎラインのコンポジットビデオ信号は、減算器３１５にその＋入力として与えられるとともに、バンドパスフィルタ３１６を通過した後振幅比較回路３１７に供給され、さらに２倍器３１８でレベルが２倍にされて減算器３１９にその＋入力として与えられる。
【００１０】
ｎ−１ラインのコンポジットビデオ信号は、バンドパスフィルタ３２０を通過後した加算器３１４にその他方の＋入力として与えられる。加算器３１４の加算出力は、減算器３１９にその−入力として与えられる。減算器３１９の減算出力は、１／４倍器３２１でレベルが１／４に低減された後振幅比較回路３１７に供給されて、バンドパスフィルタ３１６を通過後のｎラインのコンポジットビデオ信号と振幅の比較が行われるとともに、振幅補正回路３２２に供給される。
【００１１】
振幅補正回路３２２は、１／４倍器３２１を経た減算器３１９の減算出力、即ち加算器３１４および減算器３１９による櫛形フィルタ演算出力に対して振幅比較回路３１７の比較出力に基づいて振幅補正を行う。そして、この振幅補正後の信号が搬送色信号Ｃとなる。また、この信号Ｃは減算器３１５にその−入力として与えられ、ｎラインのコンポジットビデオ信号から減算される。そして、この減算器３１５の減算出力が輝度信号Ｙとなる。
【００１２】
上記構成のＹ／Ｃ分離回路においては、非同期で生じる位相誤差は固定とし、ｎラインとその前後のライン（ｎ−１ラインとｎ＋１ライン）との間での加算器３１４および減算器３１９による加減算の演算によって位相誤差がキャンセルされつつ櫛形フィルタ演算が行われ、その後、振幅補正回路３２２において振幅補正が行われることになる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記構成のＹ／Ｃ分離回路では、櫛形フィルタ演算での演算結果に対して振幅補正を行う構成を採っているため、図１４に示すように、櫛形フィルタ演算によって輝度信号Ｙのもれが生じ、これがクロスカラー等の性能劣化を招くことになる。これは、ｙ（ｎ＋１Ｈ）＋ｙ（ｎ−１Ｈ）と２＊ｙ（ｎ）との振幅比較を行うと、信号の位相が反転の関係にあるが、信号の振幅が異なるために生じる問題である。
【００１４】
なお、ＰＡＬ方式のコンポジットビデオ信号への適用の場合には、位相が２Ｈで反転することから、１Ｈディレイライン３１１，３１２に代えて２Ｈディレイラインが用いられることになる。
【００１５】
ところで、ＰＡＬ方式のコンポジットビデオ信号においては、輝度信号ＹのＤＣレベルが変動すると、図１５に示すように、色搬送波の位相がずれてしまうことがある。この色搬送波の位相ずれをキャンセルする場合にも櫛形フィルタが用いられる。以下、この場合の櫛形フィルタを色櫛形フィルタと称す。
【００１６】
この色櫛形フィルタは、ＤＣレベルの変動により、位相がずれるコンポジットビデオ信号が入力された場合に、ＰＡＬ方式では、図１６に示すように、色差信号Ｃｒの搬送波が１ラインごとに位相が反転する仕様を利用して、位相ずれをキャンセルさせると言うものである。
【００１７】
具体的には、色櫛形フィルタでは、図１７に示すように、搬送色信号Ｃを１Ｈだけ遅延する１Ｈディレイライン（ＤＬ）３３１、その入出力信号を加算する加算器３３２および減算する減算器３３３を有し、前後のライン間で足し引きすることにより、図１８に示すように、ＤＣ変動によって生じる位相誤差をキャンセルさせるようにしている。
【００１８】
この色櫛形フィルタを先述したフリーランクロックシステムで実現しようとすると、フリーランクロックシステムでは、完全に１Ｈ後のデータを取得できないため、図１９（Ａ）に示すように、１Ｈのディレイ量の位相ずれΦが発生する。そして、この位相差Φによって、図１９（Ｂ）に示すように、本来の位相とデコードされる位相がずれることになる。
【００１９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、フリーランクロックシステムにおいて、画質の性能を落とすことなくＹ／Ｃ分離を行ったり、あるいはＰＡＬ方式での位相ずれを回避できる櫛形フィルタおよびこれを用いたデジタル画像処理装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明による櫛形フィルタでは、入力されるコンポジットビデオ信号を順に１Ｈ分ずつ遅延させることで、１Ｈ遅延／２Ｈ遅延のコンポジットビデオ信号を得る。そして、入力されるコンポジットビデオ信号と２Ｈ遅延コンポジットビデオ信号とを加算し、その加算信号に対して振幅の補正を行った後、１Ｈ遅延コンポジットビデオ信号から減算することで搬送色信号を分離し、さらにこの搬送色信号を１Ｈ遅延コンポジットビデオ信号から減算することで輝度信号を分離する。また、加算信号に対する振幅補正は、１Ｈ遅延コンポジットビデオ信号と搬送色信号との振幅の比較結果に基づいて行う。かかる構成の櫛形フィルタは、デジタル画像処理装置において、そのＹ／Ｃ分離回路として用いられる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２３】
図１は、本発明の第１実施形態に係る櫛形フィルタの構成を示すブロック図である。本実施形態に係る櫛形フィルタは、Ｙ／Ｃ分離櫛形フィルタとして用いられる。なお、ここでは、ＮＴＳＣ方式のコンポジットビデオ信号への適用の場合を例に採って説明する。
【００２４】
図１において、入力されるコンポジットビデオ信号に対して２つの１Ｈディレイライン（１ＨＤＬ）１１，１２が直列に接続されている。これにより、入力されるコンポジットビデオ信号、１Ｈディレイライン１１の出力信号および１Ｈディレイライン１２の出力信号として、ｎ＋１ライン、ｎラインおよびｎ−１ラインの３ライン分のコンポジットビデオ信号が得られることになる。
【００２５】
ｎ＋１ラインのコンポジットビデオ信号は、バンドパスフィルタ（ＢＰＦ）１３を通過した後加算器１４にその一方の＋入力として与えられる。ｎラインのコンポジットビデオ信号は、減算器１５にその＋入力として与えられるとともに、バンドパスフィルタ１６を通過した後振幅比較回路１７にその一方の比較入力として与えられ、さらに２倍器１８でレベルが２倍にされて減算器１９にその＋入力として与えられる。
【００２６】
ｎ−１ラインのコンポジットビデオ信号は、バンドパスフィルタ２０を通過した後、加算器１４にその他方の＋入力として与えられる。加算器１４の加算出力は、振幅補正回路２１に供給される。振幅補正回路２１は、振幅比較回路１７の比較出力に基づいて加算器１４の加算出力の振幅補正を行う。この振幅補正回路２１の出力は、減算器１９にその−入力として与えられる。減算器１９の減算出力は、１／４倍器２２でレベルが１／４に低減される。
【００２７】
この１／４倍器２２を経た減算器１９の減算出力、即ち加算器１４および減算器１９による櫛形フィルタ演算出力はそのまま搬送色信号Ｃとして出力されるとともに、振幅比較回路１７にその他方の比較入力として与えられ、さらに減算器１５にその−入力として与えられる。
【００２８】
振幅比較回路１７では、櫛形フィルタ演算出力とバンドパスフィルタ１６を通過後のｎラインのコンポジットビデオ信号との振幅比較が行われる。この振幅比較回路１７の比較出力は、振幅補正回路２１に補正制御入力として与えられる。減算器１５では、ｎラインのコンポジットビデオ信号から搬送色信号Ｃが減算され、その減算出力が輝度信号Ｙとなる。
【００２９】
上記構成の第１実施形態に係る櫛形フィルタでは、入力されるコンポジットビデオ信号に対して非同期の外部クロックを採り込み、これをシステムクロックとして各回路が動作するフリーランクロックシステム構成となっている。
【００３０】
ここで、バンドパスフィルタ１３、バンドパスフィルタ１６およびバンドパスフィルタ２０を通過後の信号をそれぞれｙ（ｎ−１Ｈ），ｙ（ｎ）およびｙ（ｎ＋１Ｈ）とすると、先ず、加算器１４において、ｎ＋１ラインとｎ−１ラインの各信号の加算が行われる。そして、この加算器１４の加算出力、即ちｙ（ｎ＋１Ｈ）＋ｙ（ｎ−１Ｈ）に対して、振幅補正回路２１において、振幅比較回路１７の比較出力に基づいて振幅補正が行われる。
【００３１】
その後、減算器１９において、振幅補正後のｙ（ｎ＋１Ｈ）＋ｙ（ｎ−１Ｈ）を、２倍器１８を経たｎラインの信号２＊ｙ（ｎ）から減ずる、即ち櫛形フィルタ演算を行うことで、先ず搬送色信号Ｃの分離が行われる。さらに、減算器１５において、ｎラインの信号ｙ（ｎ）から搬送色信号Ｃを減ずることで、輝度信号Ｙの分離が行われる。
【００３２】
上述したように、第１実施形態に係る櫛形フィルタでは、ｙ（ｎ＋１Ｈ）＋ｙ（ｎ−１Ｈ）に対して先ず振幅補正をかけ、その振幅補正後のｙ（ｎ＋１Ｈ）＋ｙ（ｎ−１Ｈ）の信号と２＊ｙ（ｎ）の信号との振幅比較を行うようにしているため、先述したクロスカラーの要因となる輝度信号Ｙのもれを生ずることなく、フリーランで生じる一定の位相誤差をキャンセルすることができる。
【００３３】
なお、本実施形態では、ＮＴＳＣ方式のコンポジットビデオ信号への適用の場合を例に採って説明したが、ＰＡＬ方式のコンポジットビデオ信号への適用の場合には、位相が２Ｈで反転することから、１Ｈディレイライン１１，１２に代えて２Ｈディレイラインが用いられることになる。
【００３４】
図２は、本発明の第２実施形態に係る櫛形フィルタの構成を示すブロック図である。本実施形態に係る櫛形フィルタは、ＰＡＬ方式における色櫛形フィルタとして用いられる。
【００３５】
図２において、入力される搬送色信号Ｃに対して２つの１Ｈディレイライン３１，３２が直列に接続されている。これにより、入力される搬送色信号Ｃ、１Ｈディレイライン３１を経た搬送色信号Ｃおよび１Ｈディレイライン３２を経た搬送色信号Ｃとして、ｎ＋１ライン、ｎラインおよびｎ−１ラインの３ライン分の搬送色信号Ｃが得られることになる。
【００３６】
ｎ＋１ラインの搬送色信号Ｃは、減算器３３にその＋入力として与えられる。ｎ−１ラインの搬送色信号Ｃは、減算器３３にその−入力として与えられる。減算器３３の減算出力は、振幅補正回路３４に供給されるとともに、バースト振幅比較回路３５にその一方の比較入力として与えられる。振幅補正回路３４の補正出力は、加算器３6にその一方の＋入力として与えられるとともに、減算器３７にその＋入力として与えられる。
【００３７】
ｎラインの搬送色信号Ｃは、２倍器３８でレベルが２倍にされた後、バースト振幅比較回路３５にその他方の比較入力として与えられ、さらに加算器３６にその他方の＋入力として与えられるとともに、減算器３７にその−入力として与えられる。バースト振幅比較回路３５の比較出力は、振幅補正回路３４にその補正制御入力として与えられる。加算器３６の加算出力は色差信号Ｃｂとなり、減算器３７の減算出力は色差信号Ｃｒとなる。
【００３８】
上記構成の第２実施形態に係る櫛形フィルタでは、入力される搬送色信号Ｃに対して非同期の外部クロックを採り込み、これをシステムクロックとして各回路が動作するフリーランクロックシステム構成となっている。
【００３９】
ここで、本櫛形フィルタに入力される搬送色信号Ｃおよび１Ｈディレイライン３１，３２から出力される搬送色信号Ｃをそれぞれｃ（ｎ−１Ｈ），ｃ（ｎ）およびｃ（ｎ＋１Ｈ）とすると、先ず、減算器３３において、ｎ＋１ラインとｎ−１ラインの各信号の減算が行われる。そして、この減算器３３の減算出力、即ちｃ（ｎ＋１Ｈ）−ｃ（ｎ−１Ｈ）に対して、振幅補正回路３４において、バースト振幅比較回路３５の比較出力に基づいて振幅補正が行われる。
【００４０】
そして、加算器３６において、振幅補正後のｃ（ｎ＋１Ｈ）−ｃ（ｎ−１Ｈ）に、２倍器３８を経たｎラインの信号２＊ｃ（ｎ）を加算することで、色差信号Ｃｂが生成される。また、減算器３７において、振幅補正後のｃ（ｎ＋１Ｈ）−ｃ（ｎ−１Ｈ）から、２倍器３８を経たｎラインの信号２＊ｃ（ｎ）を減ずることで、色差信号Ｃｒが生成される。
【００４１】
上述したように、第２実施形態に係る櫛形フィルタでは、ｃ（ｎ＋１Ｈ）−ｃ（ｎ−１Ｈ）に対して先ず振幅補正をかけ、その振幅補正後のｃ（ｎ＋１Ｈ）−ｃ（ｎ−１Ｈ）の信号と２＊ｃ（ｎ）の信号との振幅比較を行うようにしているため、図３から明らかなように、振幅誤差を補正しつつ位相ずれをキャンセルすることができる。
【００４２】
なお、本実施形態では、ＮＴＳＣ方式のコンポジットビデオ信号への適用の場合を例に採って説明したが、ＰＡＬ方式のコンポジットビデオ信号への適用の場合には、位相が２Ｈで反転することから、１Ｈディレイライン３１，３２に代えて２Ｈディレイラインが用いられることになる。
【００４３】
図４は、本発明に係るデジタル画像処理装置におけるビデオ信号処理システムの構成の一例を示すブロック図である。本システムは、入力信号とクロックの同期をとらずに、アナログコンポジットビデオ信号をデコード処理するフリーランクロックシステムの構成を前提としている。なお、デジタル画像処理装置としては、デジタルテレビジョンシステムやデジタルプリンタシステムなどがある。
【００４４】
図４において、アナログコンポジットビデオ信号はクランプアンプ４１を経た後、Ａ／Ｄ変換器４２でデジタルコンポジットビデオ信号に変換されて同期分離回路４３およびＹ／Ｃ分離回路４４に供給される。同期分離回路４３では、コンポジットビデオ信号から水平同期信号や垂直同期信号などの同期信号を分離する処理が行われる。
【００４５】
また、Ｙ／Ｃ分離回路４４では、コンポジットビデオ信号から輝度信号Ｙと搬送色信号Ｃとを分離する処理が行われる。このＹ／Ｃ分離回路４４として、先述した第１実施形態に係る櫛形フィルタが用いられる。これによれば、第１実施形態に係る櫛形フィルタが、先述したように、フリーランクロックシステム構成であることから、外付け部品が必要なＰＬＬを構成してラインに同期させたり、色副搬送波に同期させたりする構成を採る必要がないため、コスト、基板面積、生産性などの点で有利となる。
【００４６】
Ｙ／Ｃ分離回路４４で分離された搬送色信号Ｃは、クロマデコーダ（色復調回路）４５に供給される。このクロマデコーダ４５では、搬送色信号Ｃに基づいて色差信号Ｃｂ，Ｃｒを生成する信号処理が行われる。このクロマデコーダ４５として、先述した第２実施形態に係る櫛形フィルタが用いられる。Ｙ／Ｃ分離回路４４で分離された輝度信号Ｙおよびクロマデコーダ４５で生成された色差信号Ｃｂ，Ｃｒは、後段の色信号処理回路（図示せず）に供給される。
【００４７】
そして、本デジタル画像処理装置が例えばデジタルテレビジョンシステムの場合には、輝度信号Ｙおよび色差信号Ｃｂ，Ｃｒは、上記色信号処理回路においてＲ（赤），Ｇ（緑），Ｂ（青）の３原色信号に変換された後、ＣＴＲやＬＣＤなどの画像表示装置に供給されて画像表示が行われる。また、例えばデジタルプリンタシステムの場合には、輝度信号Ｙおよび色差信号Ｃｂ，Ｃｒは、上記色信号処理回路でＲ，Ｇ，Ｂの３原色信号に変換され、さらに色変換回路（図示せず）でＹｅ（イエロー），Ｍｇ（マゼンタ），Ｃｙ（シアン），Ｋ（クロ）の４色に変換された後、画像出力装置に供給されて印刷出力される。
【００４８】
次に、上記構成のデジタル画像処理装置において、Ｙ／Ｃ分離回路４４として第１実施形態に係る櫛形フィルタを用い、クロマデコーダ４５として第２実施形態に係る櫛形フィルタを用いた場合の具体的な構成例について説明する。以下の構成例では、ＮＴＳＣおよびＰＡＬの両方式のコンポジットビデオ信号に対応可能な構成の場合を例に採って説明するものとする。
【００４９】
図５は、Ｙ／Ｃ分離回路およびクロマデコーダの第１構成例を示すブロック図である。
【００５０】
図５において、入力されるコンポジットビデオ信号に対して、２つの１Ｈディレイライン５１，５２が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ５３を通過した後切換えスイッチ５４を介して選択的に加算器５５にその一方の＋入力として与えられる。
【００５１】
１Ｈディレイライン５１を経た１Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ５６を通過した後切換えスイッチ５４を介して選択的に加算器５５にその他方の＋入力として与えられる。１Ｈディレイライン５２を経た２Ｈ遅延のコンポジットビデオ信号は、減算器５７にその＋入力として与えられるとともに、バンドパスフィルタ５８に供給される。
【００５２】
バンドパスフィルタ５８を通過した２Ｈ遅延のコンポジットビデオ信号に対して、さらに２つの１Ｈディレイライン５９，６０が直列に接続されている。１Ｈディレイライン５９を経た３Ｈ遅延のコンポジットビデオ信号および１Ｈディレイライン６０を経た４Ｈ遅延のコンポジットビデオ信号は、切換えスイッチ６１を介して択一的に加算器５５にその他方の＋入力として与えられる。
【００５３】
加算器５５の加算出力は、振幅補正回路６２で振幅補正された後、減算器６３にその−入力として与えられる。この減算器６３にはその＋入力として、バンドパスフィルタ５８を通過した２Ｈ遅延のコンポジットビデオ信号が２倍器６４を介して与えられる。そして、減算器６３の減算出力が搬送色信号Ｃになるとともに、減算器５７にその−入力として与えられる。また、減算器５７の減算出力が１Ｈディレイライン６５で１Ｈ分遅延されて輝度信号Ｙとなる。
【００５４】
以上により、櫛形フィルタを用いたＹ／Ｃ分離回路６６が構成される。このＹ／Ｃ分離回路６６において、切換えスイッチ５４，６１はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式ではバンドパスフィルタ５３および１Ｈディレイライン６０の各出力を選択し、ＮＴＳＣ方式ではバンドパスフィルタ５６および１Ｈディレイライン５９の各出力を選択する。
【００５５】
これにより、各方式ごとに、コンポジットビデオ信号から輝度信号Ｙと搬送色信号Ｃとが分離される。なお、図５には図示していないが、振幅補正回路６２での振幅補正は、第１実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のｙ（ｎ＋１Ｈ［２Ｈ］）＋ｙ（ｎ−１Ｈ［２Ｈ］）の信号と２＊ｙ（ｎ）の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【００５６】
このＹ／Ｃ分離回路６６で分離された搬送色信号Ｃに対して２つの１Ｈディレイライン６７，６８が直列に接続されている。入力される搬送色信号Ｃは、減算器６９にその＋入力として与えられる。１Ｈディレイライン６８を経た２Ｈ遅延の搬送色信号Ｃは、減算器６９にその−入力として与えられる。減算器６９の減算出力は、振幅補正回路７０に供給されるとともに、バースト振幅比較回路７１にその一方の比較入力として与えられる。振幅補正回路７０の補正出力は、加算器７２にその一方の＋入力として与えられるとともに、減算器７３にその＋入力として与えられる。
【００５７】
１Ｈディレイライン６７を経た１Ｈ遅延の搬送色信号Ｃは、２倍器７４を介してバースト振幅比較回路７１にその他方の比較入力として与えられ、さらに加算器７２にその他方の＋入力として与えられるとともに、減算器７３にその−入力として与えられる。バースト振幅比較回路７１の比較出力は、振幅補正回路７０にその補正制御入力として与えられる。そして、加算器３６の加算出力および減算器３７の減算出力は、デジタルＰＬＬ回路７５によって制御される同期検波回路７６，７７を経由してそれぞれ色差信号Ｃｒおよび色差信号Ｃｂとなる。
【００５８】
以上により、色櫛形フィルタを用いたクロマデコーダ７８が構成され、このクロマデコーダ７８により、搬送色信号Ｃに基づいて色差信号Ｃｒ，Ｃｂを生成できるとともに、ＰＡＬ方式での位相ずれを回避できる。
【００５９】
上述した第１構成例に係るＹ／Ｃ分離回路６６およびクロマデコーダ７８においては、単純に櫛形フィルタによってＹ／Ｃ分離を行い、かつ色櫛形フィルタによって位相を揃える処理が行われる。この場合、輝度信号Ｙと搬送色信号Ｃとの間に１Ｈ分の遅延が生じることから、１Ｈディレイライン６５を通して輝度信号Ｙを導出することで、輝度信号Ｙと搬送色信号Ｃとを同時化している。
【００６０】
図６は、Ｙ／Ｃ分離回路およびクロマデコーダの第２構成例を示すブロック図である。
【００６１】
図６において、入力されるコンポジットビデオ信号に対して、３つの１Ｈディレイライン８１，８２，８３が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ８４を通過した後加算器８５にその一方の＋入力として与えられる。１Ｈディレイライン８１を経た１Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ８６を通過した後切換えスイッチ８７を介して選択的に加算器８８にその一方の＋入力として与えられる。
【００６２】
１Ｈディレイライン８２を経た２Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ８９を通過した後切換えスイッチ８７を介して選択的に加算器８８にその一方の＋入力として与えられるとともに、加算器９０にその一方の＋入力として与えられる。１Ｈディレイライン８３を経た３Ｈ遅延のコンポジットビデオ信号は、減算器９１にその＋入力として与えられるとともに、バンドパスフィルタ９２に供給される。
【００６３】
バンドパスフィルタ９２を通過した３Ｈ遅延のコンポジットビデオ信号に対して、さらに３つの１Ｈディレイライン９３，９４，９５が直列接続されている。１Ｈディレイライン９３を経た４Ｈ遅延のコンポジットビデオ信号は、加算器８５にその他方の＋入力として与えられるとともに、切換えスイッチ９６を介して選択的に加算器８８にその他方の＋入力として与えられる。１Ｈディレイライン９４を経た５Ｈ遅延のコンポジットビデオ信号も、切換えスイッチ９６を介して選択的に加算器８８にその他方の＋入力として与えられる。１Ｈディレイライン９５を経た６Ｈ遅延のコンポジットビデオ信号は、加算器９０にその他方の＋入力として与えられる。
【００６４】
加算器８５の加算出力は、振幅補正回路９７で振幅補正された後、減算器９８にその−入力として与えられる。この減算器９８にはその＋入力として、バンドパスフィルタ８９を通過した２Ｈ遅延のコンポジットビデオ信号が２倍器９９を通して与えられる。そして、この減算器９８の減算出力が第１系統の搬送色信号Ｃ１になる。
【００６５】
加算器８８の加算出力は、振幅補正回路１００で振幅補正された後、減算器１０１にその−入力として与えられる。この減算器１０１にはその＋入力として、バンドパスフィルタ９２を通過した３Ｈ遅延のコンポジットビデオ信号が２倍器１０２を通して与えられる。そして、この減算器１０１の減算出力が第２系統の搬送色信号Ｃ２になる。
【００６６】
加算器９０の加算出力は、振幅補正回路１０３で振幅補正された後、減算器１０４にその−入力として与えられる。この減算器１０４にはその＋入力として、バンドパスフィルタ９３を通過した４Ｈ遅延のコンポジットビデオ信号が２倍器１０５を通して与えられる。そして、この減算器１０４の減算出力が第３系統の搬送色信号Ｃ３になる。
【００６７】
以上により、３系統の櫛形フィルタによって３Ｈ分の搬送色信号Ｃ１，Ｃ２，Ｃ３を分離するＹ／Ｃ分離回路１０６が構成される。このＹ／Ｃ分離回路１０６において、切換えスイッチ８７，９６はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式ではバンドパスフィルタ８６および１Ｈディレイライン９４の各出力を選択し、ＮＴＳＣ方式ではバンドパスフィルタ８９および１Ｈディレイライン９３の各出力を選択する。
【００６８】
なお、図６には図示していないが、振幅補正回路９７，１００，１０３の各々での振幅補正は、第１実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のｙ（ｎ＋１Ｈ［２Ｈ］）＋ｙ（ｎ−１Ｈ［２Ｈ］）の信号と２＊ｙ（ｎ）の信号とを振幅比較し、その比較結果に基づいて行われることになる。また、輝度信号Ｙについては、減算器１０１の減算出力である第２系統の搬送色信号Ｃ２を、１／４倍器１０７を通して減算器９１にその−入力として与えることで、この減算器９１の減算出力として輝度信号Ｙを分離することができる。
【００６９】
減算器９８の減算出力である第１系統の搬送色信号Ｃ１は、減算器１０８にその＋入力として与えられる。減算器１０８にはその−入力として、減算器１０４の減算出力である第３系統の搬送色信号Ｃ３が与えられる。減算器１０８の減算出力は、振幅補正回路１０９で振幅補正された後、加算器１１０にその一方の＋入力として与えられるとともに、減算器１１１にその−入力として与えられる。
【００７０】
加算器１１０にはその他方の＋入力として、さらに減算器１１１にはその＋入力として、減算器１０１の減算出力である第２系統の搬送色信号Ｃ２が２倍器１１２を通して与えられる。加算器１１０の加算出力は、１／１６倍器１１３を通して切換えスイッチ１１５にその一方の入力として与えられる。減算器１１１の減算出力は、１／１６倍器１１４を通して切換えスイッチ１１６にその一方の入力として与えられる。
【００７１】
切換えスイッチ１１５，１１６には各他方の入力として、減算器１０１の減算出力である第２系統の搬送色信号Ｃ２が１／４倍器１０７を通して与えられる。そして、切換えスイッチ１１５，１１６の各選択出力は、デジタルＰＬＬ回路１１７によって制御される同期検波回路１１８，１１９を経由してそれぞれ色差信号Ｃｒおよび色差信号Ｃｂとなる。
【００７２】
以上により、３Ｈ分の搬送色信号Ｃ１，Ｃ２，Ｃ３を利用した色櫛形フィルタによってクロマデコーダ１２０が構成される。このクロマデコーダ１２０において、切換えスイッチ１１５，１１６はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式では１／１６倍器１１３，１１４の各出力を選択し、ＮＴＳＣ方式では１／４倍器１０７の出力を選択する。
【００７３】
上述した第２構成例に係るＹ／Ｃ分離回路１０６およびクロマデコーダ１２０では、Ｙ／Ｃ分離のための櫛形フィルタを３系統用意し、これら３系統の櫛形フィルタで得られる３Ｈ分の搬送色信号Ｃ１，Ｃ２，Ｃ３を利用して色櫛形フィルタを構成したことにより、輝度信号Ｙと搬送色信号Ｃとの間に遅延が生じないため、第１構成例の場合のように、輝度信号Ｙと搬送色信号Ｃとの同時化を図るために、輝度信号Ｙ側に１Ｈディレイラインを挿入する必要がない。
【００７４】
図７は、Ｙ／Ｃ分離回路およびクロマデコーダの第３構成例を示すブロック図である。
【００７５】
図７において、入力されるコンポジットビデオ信号に対して、３つの１Ｈディレイライン１２１，１２２，１２３が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ１２４を通過した後切換えスイッチ１２５を介して選択的に加算器１２６にその一方の＋入力として与えられる。１Ｈディレイライン１２１を経た１Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ１２７を通過した後切換えスイッチ１２５を介して選択的に加算器１２６にその一方の＋入力として与えられる。
【００７６】
１Ｈディレイライン１２２を経た２Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ１２８を通過した後２倍器１２９を介して減算器１３０にその＋入力として与えられる。１Ｈディレイライン１２３を経た３Ｈ遅延のコンポジットビデオ信号は、減算器１３１にその＋入力として与えられ、さらにバンドパスフィルタ１３２を通過した後切換えスイッチ１３３にその一方の入力として与えられるとともに、１Ｈディレイライン１３４で１Ｈ分遅延されて切換えスイッチ１３３にその他方の入力として与えられる。
【００７７】
切換えスイッチ１３３の選択出力、即ちバンドパスフィルタ１３２を通過後の３Ｈ遅延のコンポジットビデオ信号または１Ｈディレイライン１３４を通過後の４Ｈ遅延のコンポジットビデオ信号は、加算器１２６にその他方の＋入力として与えられる。加算器１２６の加算出力は、振幅補正回路１３５で振幅補正された後減算器１３０にその−入力として与えられ、バンドパスフィルタ１２８および２倍器１２９を通して供給される２Ｈ遅延のコンポジットビデオ信号から減算される。
【００７８】
以上により、櫛形フィルタを用いたＹ／Ｃ分離回路１３６が構成される。このＹ／Ｃ分離回路１３６において、切換えスイッチ１２５，１３３はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式ではバンドパスフィルタ１２４および１Ｈディレイライン１３４の各出力を選択し、ＮＴＳＣ方式ではバンドパスフィルタ１２７およびバンドパスフィルタ１３２の各出力を選択する。
【００７９】
これにより、各方式ごとに、輝度信号Ｙと搬送色信号Ｃとの分離が行われるのであるが、実際には、以下に説明するクロマデコーダの回路の一部がその分離に利用される。なお、図７には図示していないが、振幅補正回路１３５での振幅補正は、第１実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のｙ（ｎ＋１Ｈ［２Ｈ］）＋ｙ（ｎ−１Ｈ［２Ｈ］）の信号と２＊ｙ（ｎ）の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【００８０】
減算器１３０の減算出力は、１／４倍器１３７でレベルが１／４に低減された後、加算器１３８にその一方の＋入力として与えられる。また、この減算器１３０の減算出力は、１Ｈディレイライン１３９で１Ｈ分遅延された後、減算器１３１にその−入力として与えられるとともに、切換えスイッチ１４０，１４１に各一方の入力として与えられ、さらに１Ｈディレイライン１４２で１Ｈ分遅延された後加算器１３８にその他方の＋入力として与えられる。
【００８１】
加算器１３８の加算出力は、減算器１４４，１４５にその各−入力として与えられる。これら減算器１４４，１４５にはその各＋入力として、１／４倍器１３７でレベルが１／４に低減され、かつ１Ｈディレイライン１３９で１Ｈ分遅延された減算器１３０の減算出力が２倍器１４６を介して与えられる。
【００８２】
減算器１４４，１４５の各減算出力は、１／４倍器１４７，１４８を介して切換えスイッチ１４０，１４１に各他方の入力として与えられる。そして、切換えスイッチ１４０，１４１の各選択出力は、デジタルＰＬＬ回路１４９によって制御される同期検波回路１５０，１５１を経由してそれぞれ色差信号Ｃｒおよび色差信号Ｃｂとなる。
【００８３】
以上により、色櫛形フィルタを用いたクロマデコーダ１５２が構成される。このクロマデコーダ１５２において、切換えスイッチ１４０，１４１はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式では１／４倍器１４７，１４８の各出力を選択し、ＮＴＳＣ方式では１Ｈディレイライン１３９の出力を選択する。
【００８４】
上述した第３構成例に係るＹ／Ｃ分離回路１３６およびクロマデコーダ１５２では、先ずＹ／Ｃ分離回路１３６で搬送色信号Ｃを抜き取り、その抜き取った搬送色信号Ｃを色櫛形フィルタ（クロマデコーダ１５２）で遅延した後、Ｙ／Ｃ分離回路１３６で遅延したコンポジットビデオ信号から引くことによって輝度信号Ｙを抽出する構成となっている。
【００８５】
この構成によれば、輝度信号Ｙと搬送色信号Ｃとの間に遅延が生じないため、第１構成例の場合のように、輝度信号Ｙ側に１Ｈディレイラインを挿入して輝度信号Ｙと搬送色信号Ｃとの同時化を図る必要がなく、しかも第２構成例の場合のように、Ｙ／Ｃ分離のための櫛形フィルタを３系統用意する必要もないため、小規模な回路構成にて所期の目的を達成できることになる。
【００８６】
図８は、Ｙ／Ｃ分離回路およびクロマデコーダの第４構成例を示すブロック図である。この第４構成例は、第２構成例の変形例に相当する。
【００８７】
図８において、入力されるコンポジットビデオ信号に対して、４つの１Ｈディレイライン１６１，１６２，１６３，１６４が直列に接続されている。入力されるコンポジットビデオ信号は、バンドパスフィルタ１６５を通過した後切換えスイッチ１６６を介して選択的に加算器１６７にその一方の＋入力として与えられる。１Ｈディレイライン１６１を経た１Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ１６８を通過した後減算器１６９にその＋入力として与えられるとともに、切換えスイッチ１６６を介して選択的に加算器１６７にその一方の＋入力として与えられる。
【００８８】
１Ｈディレイライン１６２を経た２Ｈ遅延のコンポジットビデオ信号は、減算器１７０にその＋入力として与えられるとともに、バンドパスフィルタ１７１を通過した後２倍器１７２を介して減算器１７３にその＋入力として与えられる。１Ｈディレイライン１６３を経た３Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ１７４を通過した後減算器１６９にその−入力として与えられるとともに、切換えスイッチ１７５を介して選択的に加算器１６７にその他方の＋入力として与えられる。
【００８９】
１Ｈディレイライン１６４を経た４Ｈ遅延のコンポジットビデオ信号は、バンドパスフィルタ１７６を通過した後切換えスイッチ１７５を介して選択的に加算器１６７にその他方の＋入力として与えられる。加算器１６７の加算出力は、振幅補正回路１７７で振幅補正された後減算器１７３にその−入力として与えられる。そして、減算器１７３の減算出力が搬送色信号Ｃになるとともに、減算器１７０にその−入力として与えられ、２Ｈ遅延のコンポジットビデオ信号から減算されることで、その減算出力として輝度信号Ｙが抽出される。
【００９０】
以上により、櫛形フィルタを用いたＹ／Ｃ分離回路１７８が構成される。このＹ／Ｃ分離回路１７８において、切換えスイッチ１６６，１７５はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式ではバンドパスフィルタ１６５およびバンドパスフィルタ１７６の各出力を選択し、ＮＴＳＣ方式ではバンドパスフィルタ１６８およびバンドパスフィルタ１７４の各出力を選択する。
【００９１】
これにより、各方式ごとに輝度信号Ｙと搬送色信号Ｃとの分離が行われる。なお、図８には図示していないが、振幅補正回路１７７での振幅補正は、第１実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のｙ（ｎ＋１Ｈ［２Ｈ］）＋ｙ（ｎ−１Ｈ［２Ｈ］）の信号と２＊ｙ（ｎ）の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【００９２】
減算器１６９の減算出力は、振幅補正回路１７９で振幅補正された後、減算器１８０にその−入力として与えられるとともに、加算器１８１にその＋入力として与えられる。減算器１８０にはその＋入力として、さらに加算器１８１にはその他方の＋入力として、減算器１７３の減算出力である搬送色信号Ｃが与えられる。減算器１８０の減算出力は切換えスイッチ１８２にその一方の入力として与えられ、加算器１８１の加算出力は切換えスイッチ１８３にその一方の入力として与えられる。
【００９３】
切換スイッチ１８２，１８３にはその他方の入力として、減算器１７３の減算出力である搬送色信号Ｃが与えられる。そして、切換えスイッチ１８２，１８３の各選択出力は、デジタルＰＬＬ回路１８４によって制御される同期検波回路１８５，１８６を経由してそれぞれ色差信号Ｃｒおよび色差信号Ｃｂとなる。
【００９４】
以上により、色櫛形フィルタを用いたクロマデコーダ１８７が構成される。このクロマデコーダ１８７において、切換えスイッチ１８２，１８３はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチであり、ＰＡＬ方式では減算器１７３の減算出力を選択し、ＮＴＳＣ方式では減算器１８０の減算出力および加算器１８１の加算出力を選択する。
【００９５】
上述した第４構成例に係るＹ／Ｃ分離回路１７８およびクロマデコーダ１８７においては、Ｙ／Ｃ分離用の櫛形フィルタを１系統として、その前後のラインの搬送色信号Ｃをバンドパスフィルタで分離し、その分離結果を用いて色櫛形フィルタを構成している。
【００９６】
この構成の場合には、前後のラインはバンドパスフィルタでのＹ／Ｃ分離であるから、搬送波周波数近辺の信号が搬送色信号Ｃとして残ってしまう。これを色櫛形フィルタでの演算にて、２ライン構成のＹ／Ｃ櫛形フィルタとして働かせるようにしている。フリーランクロックシステムでは、ライン間の位相ずれによる分離性能の低下が発生するが、色櫛形フィルタの中央ラインをＹ／Ｃ分離櫛形フィルタで分離した搬送色信号Ｃを使用することで、トータルではクロスカラーを目立たなくすることができる。この第４構成例に係る構成は、性能劣化を低く抑えて回路コストを低減するのに特に効果的である。
【００９７】
図９は、Ｙ／Ｃ分離回路およびクロマデコーダの第５構成例を示すブロック図である。この第５構成例は、ＮＴＳＣ方式の場合はＹ／Ｃ分離櫛形フィルタとして、ＰＡＬ方式の場合は色櫛形フィルタとして使用する構成例である。
【００９８】
図９において、入力されるコンポジットビデオ信号は、１Ｈディレイライン１９１で１Ｈ分遅延されて減算器１９２にその＋入力として与えられるとともに、バンドパスフィルタ１９３を通過した後加算器１９４にその一方の＋入力として与えられる。バンドパスフィルタ１９１を経た１Ｈ遅延後のコンポジットビデオ信号は、バンドパスフィルタ１９５を通過後切換えスイッチ１９６にその一方の入力として与えられるとともに、２倍器１９７を介して加算器１９８にその一方の＋入力として与えられ、さらに１Ｈディレイライン１９９で１Ｈ分遅延されて減算器１９４にその他方の＋入力として与えられる。
【００９９】
加算器１９４の加算出力は、振幅補正回路２００で振幅補正された後、加算器１９８にその他方の＋入力として与えられるとともに、減算器２０１にその−入力として、さらに加算器２０２にその一方の＋入力として与えられる。減算器２０１にはその＋入力として、さらに加算器２０２にはその他方の＋入力として、バンドパスフィルタ１９５を通過した１Ｈ遅延後のコンポジットビデオ信号が与えられる。
【０１００】
減算器２０１の減算出力は１／４倍器２０３を介して切換えスイッチ２０５にその一方の入力として与えられ、加算器２０２の加算出力は１／４倍器２０４を介して切換えスイッチ２０６にその一方の入力として与えられる。切換えスイッチ２０５，２０６にはその他方の入力として、加算器１９８の加算出力が１／４倍器２０７を介して与えられる。そして、切換えスイッチ２０５，２０６の各選択出力は、デジタルＰＬＬ回路２０７によって制御される同期検波回路２０８，２０９を経由してそれぞれ色差信号Ｃｒおよび色差信号Ｃｂとなる。
【０１０１】
上記の構成において、切換えスイッチ１９６，２０５，２０６はＰＡＬ方式とＮＴＳＣ方式とを切り換えるためのスイッチである。そして、ＰＡＬ方式では、切換えスイッチ１９６，２０５，２０６が共に１／４倍器２０７の出力を選択する。ＮＴＳＣ方式では、切換えスイッチ１９６がバンドパスフィルタ１９５の出力を、切換えスイッチ２０５，２０６が１／４倍器２０３，２０４の各出力をそれぞれ選択する。
【０１０２】
ここで、ＰＡＬ方式の場合には、バンドパスフィルタでのＹ／Ｃ分離となり、若干性能の点で劣ることになるが、他の構成例との比較からも明らかなように、回路構成が非常に簡単であるため、最小規模の回路構成で基本的なデコード原理を実現できることになる。なお、図９には図示していないが、振幅補正回路２００での振幅補正は、第１実施形態に係る櫛形フィルタの場合と同様に、振幅補正後のｙ（ｎ＋１Ｈ［２Ｈ］）＋ｙ（ｎ−１Ｈ［２Ｈ］）の信号と２＊ｙ（ｎ）の信号とを振幅比較し、その比較結果に基づいて行われることになる。
【０１０３】
【発明の効果】
以上説明したように、本発明によれば、フリーランクロックシステムでも、画質の性能を落とすことなく、Ｙ／Ｃ分離や色差信号の生成を行うことができる。これにより、外付け部品の削減が可能となり、その分だけコストの低減が可能となる。また、クロック同期をとらない構成であることから、従来同期をとるために必要であったアナログ回路を削減できるため、その回路での電力消費分だけ低電力化が図れるとともに、半導体プロセスに大きく依存しない、即ち半導体プロセスが変わっても開発コストを低く抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る櫛形フィルタの構成を示すブロック図である。
【図２】本発明の第２実施形態に係る櫛形フィルタの構成を示すブロック図である。
【図３】第２実施形態に係る櫛形フィルタの作用を説明するためのベクトル図である。
【図４】本発明に係るデジタル画像処理装置におけるビデオ信号処理システムの構成の一例を示すブロック図である。
【図５】Ｙ／Ｃ分離回路およびクロマデコーダの第１構成例を示すブロック図である。
【図６】Ｙ／Ｃ分離回路およびクロマデコーダの第２構成例を示すブロック図である。
【図７】Ｙ／Ｃ分離回路およびクロマデコーダの第３構成例を示すブロック図である。
【図８】Ｙ／Ｃ分離回路およびクロマデコーダの第４構成例を示すブロック図である。
【図９】Ｙ／Ｃ分離回路およびクロマデコーダの第５構成例を示すブロック図である。
【図１０】Ｙ／Ｃ分離櫛形フィルタの原理を説明するためのベクトル図である。
【図１１】櫛形フィルタを用いたＹ／Ｃ分離回路の基本形を示すブロック図である。
【図１２】Ｙ／Ｃ分離フリーランクロックの問題点を説明するためのベクトル図である。
【図１３】フリーランクロックシステム構成のＹ／Ｃ分離回路の従来例を示すブロック図である。
【図１４】フリーランクロックシステムでのＹ／Ｃ分離回路の問題点を説明するためのベクトル図である。
【図１５】位相ずれの発生があるビデオ信号を示す波形図である。
【図１６】色信号のベクトル図である。
【図１７】色櫛形フィルタの従来例を示すブロック図である。
【図１８】色櫛形フィルタの原理を説明するためのベクトル図である。
【図１９】フリーランクロックシステムでの色櫛形フィルタの問題点を説明するためのベクトル図である。
【符号の説明】
１１，１２，３１，３２…１Ｈディレイライン、１３，１６，２０…バンドパスフィルタ、１４，３６…加算器、１５，１９，３３，３７…減算器、１７，３５…振幅比較回路、２１，３４…振幅補正回路、４４，６６，１０６，１３６，１７８…Ｙ／Ｃ分離回路、４５，７８，１２０，１５２，１８７…クロマデコーダ
【図１】
0004370695.tif 000002
【図２】
0004370695.tif 000003
【図３】
0004370695.tif 000004
【図４】
0004370695.tif 000005
【図５】
0004370695.tif 000006
【図６】
0004370695.tif 000007
【図７】
0004370695.tif 000008
【図８】
0004370695.tif 000009
【図９】
0004370695.tif 000010
【図１０】
0004370695.tif 000011
【図１１】
0004370695.tif 000012
【図１２】
0004370695.tif 000013
【図１３】
0004370695.tif 000014
【図１４】
0004370695.tif 000015
【図１５】
0004370695.tif 000016
【図１６】
0004370695.tif 000017
【図１７】
0004370695.tif 000018
【図１８】
0004370695.tif 000019
【図１９】
0004370695.tif 000020