(57)【特許請求の範囲】
【請求項１】
プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、このピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とする高速測定対応プローブ装置。
【請求項２】
上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とする請求項１に記載の高速測定対応プローブ装置。
【請求項３】
上記ピンエレクトロニクスの複数の電子回路部は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とする請求項２に記載の高速測定対応プローブ装置。
【請求項４】
上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とする請求項１〜請求項３のいずれか１項に記載の高速測定対応プローブ装置。
【請求項５】
プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、上記検査用信号を生成するための電子回路部を有するパターンジェネレータと、このパターンジェネレータと上記ピンエレクトロニクスとを電気的に接続するインターフェースボードと、上記ピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とする高速測定対応プローブ装置。
【請求項６】
上記パターンジェネレータの電子回路部は、少なくとも一つの集積回路によって形成されていることを特徴とする請求項５に記載の高速測定対応プローブ装置。
【請求項７】
上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とする請求項５または請求項６に記載の高速測定対応プローブ装置。
【請求項８】
上記ピンエレクトロニクスの複数の電子部品は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とする請求項５〜請求項７のいずれか１項に記載の高速測定対応プローブ装置。
【請求項９】
上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とする請求項５〜請求項８のいずれか１項に記載の高速測定対応プローブ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速測定対応プローブ装置に関し、更に詳しくは、例えば１ＧＨｚ以上の周波数帯域の高速デバイスの検査を実現することができるプローブ装置に関する。
【０００２】
【従来の技術】
従来のプローブ装置は、例えばウエハを搬送すると共にウエハをプリアライメントするローダ室と、このローダ室からウエハを受け取って電気的特性検査行うプローバ室とを備えて構成されている。ローダ室には搬送機構としてのピンセット及びプリアライメント機構としてのサブチャックが配設され、ピンセットでウエハを搬送する間にサブチャックにおいてオリエンテーションフラットを基準にしてウエハをプリアライメントするようにしてある。また、プローバ室にはメインチャック及びアライメント機構が配設され、ウエハを載置したメインチャックがＸ、Ｙ、Ｚ及びθ方向で移動しながらアライメント機構によりウエハＷをメインチャック上方のプローブカードのプローブ針に対してアライメントし、ウエハとプローブ針とを電気的に接触させ、テスタの制御下でテストヘッドを介してウエハの電気的特性検査を行うようにしてある。
【０００３】
テストヘッドにはピンエレクトロニクスが内蔵されている。このピンエレクトロニクスは、ドライバ部、コンパレータ部及びダイナミックロード部を備え、テスタ（図示せず）の制御下で作動するパターンジェネレータにおいて発生するテストパターン信号及びデバイス側から受信するテスト結果パターン信号をテスタとプローブカード間で送受信する際のインターフェースとして機能する。
【０００４】
ところで、プローブカードはプローバ室のヘッドプレートに装着されたパフォーマンスボードに対して着脱可能に取り付けられている。プローブカードは、コンタクタとして用いられる複数のプローブと、これらのプローブを支持し且つプローブに接続されたプリント配線基板を主体とするプローブカード本体とを備えている。そして、プローブカードはウエハの種類に応じて交換し、使用されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のプローブ装置はピンエレクトロニクスとプローブの間にパフォーマンスボード、ポゴピンリング及びプローブカード本体が介在しているため、ピンエレクトロニクスとプローブとの間の伝送ラインが長く、１ＧＨｚを超えるＧＨｚ帯のテストパターン信号を正確に高速伝送することができず、このような高速デバイスの検査を実質的には行うことができないという課題があった。
【０００６】
また、従来のプローブ装置を用いてＧＨｚ帯の高速デバイスを検査する場合には、プローブ等のインピーダンス整合できない伝送ラインの線長の最大値が３ｍｍ以上になるとノイズ等の影響が大きくなりデバイスの検査が難しくなる。また、セラミックス（誘電率ε：約４）等の誘電体での伝送ラインの場合には、例えば伝送ラインが５０ｍｍで信号の立ち上がり時間が２ナノ秒となり、ＧＨｚ帯域でピンエレクトロニクスを用いるためには例えば５０Ωにインピーダンス整合されたピンエレクトロニクスの伝送ラインでも２５ｍｍ程度からノイズ等の影響が大きくなり、従来のピンエレクトロニクスでは伝送ラインを２５ｍｍ以内に抑えることは実質的に不可能である。
【０００７】
従って、従来のプローブ装置のようにピンエレクトロニクスがテストヘッドに内蔵されていると、ピンエレクトロニクスとプローブ間の伝送ラインが長く、デバイスの高速化に対応することができない。仮に、パフォーマンスボード、ポゴピンリング及びプローブカードを省略し、プローブをピンエレクトロニクスに直接接続したとしても、現在のピンエレクトロニクスのサイズでは多ピン高速測定においては伝送ラインの損失等を考慮するとＧＨｚ帯のデバイスの検査は難しい。
【０００８】
本発明は、上記課題を解決するためになされたもので、ピンエレクトロニクスのドライバ部等の複数の電気回路部をそれぞれ集積化すると共にピンエレクトロニクスとプローブ間の伝送ラインを簡素化して短縮し、高速化されたＧＨｚ帯のデバイスであっても信頼性の高い検査を確実に行うことができる高速測定対応プローブ装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明の請求項１に記載の高速測定対応プローブ装置は、プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、このピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とするものである。
また、本発明の請求項２に記載の高速測定対応プローブ装置は、請求項１に記載の発明において、上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とするものである。
また、本発明の請求項３に記載の高速測定対応プローブ装置は、請求項２に記載の発明において、上記ピンエレクトロニクスの複数の電子回路部は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とするものである。
また、本発明の請求項４に記載の高速測定対応プローブ装置は、請求項１〜請求項３のいずれか１項に記載の発明において、上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とするものである。
【００１０】
また、本発明の請求項５に記載の高速測定対応プローブ装置は、プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、上記検査用信号を生成するための電子回路部を有するパターンジェネレータと、このパターンジェネレータと上記ピンエレクトロニクスとを電気的に接続するインターフェースボードと、上記ピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とするものである。
【００１１】
また、本発明の請求項６に記載の高速測定対応プローブ装置は、請求項５に記載の発明において、上記パターンジェネレータの電子回路部は、少なくとも一つの集積回路によって形成されていることを特徴とするものである。
【００１２】
また、本発明の請求項７に記載の高速測定対応プローブ装置は、請求項５または請求項６に記載の発明において、上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とするものである。
また、本発明の請求項８に記載の高速測定対応プローブ装置は、請求項５〜請求項７のいずれか１項に記載の発明において、上記ピンエレクトロニクスの複数の電子部品は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とするものである。
また、本発明の請求項９に記載の高速測定対応プローブ装置は、請求項５〜請求項８のいずれか１項に記載の発明において、上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、図１〜図８に示す実施形態に基づいて本発明を説明する。
本実施形態の高速測定対応プローブ装置（以下、単に「高速プローブ装置」と称す。）１０は、例えば図１に示すように、従来のテストヘッド、パフォーマンスボード、ポゴピンリング及びプローブカードを省略してピンエレクトロニクスとデバイス間の高速伝送ラインを省略すると共にピンエレクトロニクス自体の伝送ラインを短縮したものである。即ち、この高速プローブ装置１０は、図１、図２に示すように、ウエハに形成されたデバイスの複数の検査用電極と接触する交換自在なコンタクタ１１と、このコンタクタ１１とインターポーザ１２を介して接続された１チップ化されたピンエレクトロニクス１３と、このピンエレクトロニクス１３を冷却する冷却手段（例えば、冷却ジャケット）１４と、この冷却ジャケット１４を介して冷却されるピンエレクトロニクス１３とインターフェースボード１５を介して接続された１チップ化されたパターンジェネレータ１６とを備え、インターフェースボード１５とテスタＴとは信号ケーブルラインＬ及びコネクタ１７を介して接続されている。
【００１４】
上記コンタクタ１１は、例えば図３に示すように、シリコンウエハと熱膨張率の近い材質例えば窒化アルミニウム等のセラミックスにより形成された多層配線構造基板１１Ａと、多層配線構造基板１１Ａの下面にマトリックス状に形成された複数のプローブ１１Ｂと、これらのプローブ１１Ｂとそれぞれ接続された基板１１Ａの上面に形成された端子電極１１Ｃとを有している。プローブ１１Ｂは例えばデバイスの電極パッドに対応してＣＶＤ法等の手法によりバンプ状に形成され、今後狭ピッチ化しても対応できるものである。上記インターポーザ１２は、例えば図８に示すように、上記コンタクタ１１上面の端子電極１１Ｃに対応して基板１２Ａの下面にマトリックス状に形成された複数の第１接続端子１２Ｂと、これらの接続端子１２Ｂに対応して基板１２Ａの上面に形成された複数の第２接続端子１２Ｃとを有している。このインターポーザ１２はテスタの種類に即して交換可能になっている。そして、インピーダンス整合の取れない、コンタクタ１１の先端部の長さが例えば３ｍｍ以下に設定され、ＧＨｚ帯の測定時に極力歪のない信号を伝送できるようになっている。尚、図８はコンタクタ１１の保持機構を説明するための図である。
【００１５】
上記ピンエレクトロニクス１３は、例えばドライバ部、コンパレータ部及びダイナミックロード部と、テスタＴ側からの入力ピン（例えば１チャンネル当たり１２本）及び出力ピン（例えば１チャンネル当たり１本）とを有し、入出力ピンは１デバイス当たり例えば２０００本程度に達する。そして、ピンエレクトロニクス１３ではパターンジェネレータ１６からのテストパターン信号をドライバ部で規定電圧値に変換してデバイス側へ出力し、デバイスからのテスト結果パターン信号と基準パターン信号（期待値）とをコンパレータ部において比較し、デバイスの良否を判定信号をテスタ側へ戻す。このようにピンエレクトロニクス１３は多数のドライバ部、コンパレータ部、ダイナミックロード部及びこれらに付帯する多数の入出力ピンを有するＶＬＳＩとして１チップ化して形成されているため、伝送ラインが短縮され、信号の立ち上がりが時間が短く伝送損失等がなく、ＧＨｚ帯の高速信号を歪ませることなく効率的に伝送することができる。
【００１６】
本実施形態ではピンエレクトロニクス１３は一つのＶＬＳＩとして形成されているが、ピンエレクトロニクス１３は、ドライバ部、コンパレータ部等の機能に即して複数種のデバイスとして形成され、これらが実装されたＭＣＭ（Multi Chip Module）として構成されたものであっても良い。
【００１７】
上記ピンエレクトロニクス１３は図４の（ａ）〜（ｃ）に示すようにセラミックスまたはエポキシ系樹脂等の合成樹脂によって形成されたパッケージ１８により封止されている。パッケージ１８は図４の（ｂ）に示すように上パッケージ１８Ａと下パッケージ１８Ｂからなり、上パッケージ１８Ａの下面にピンエレクトロニクス１３が実装されている。図４の（ａ）、（ｂ）に示すように上パッケージ１８Ａの上面にはマトリックス状に配列された例えば４０００〜１００００個の電極パッド１８Ｃが形成され、これらの電極パッド１８Ｃを介してインターフェースボード１５と電気的に接続されている（図２参照）。また、図４の（ｂ）、（ｃ）に示すように下パッケージ１８Ｂの下面の周縁部には複数列に渡って配列された例えば２０００〜５０００個の電極パッド１８Ｄが形成され、これらの電極パッド１８Ｄに対してインターポーザ１２の第２接続端子１２Ｃ（図８参照）が電気的に接触する。
【００１８】
上記ピンエレクトロニクス１３はドライバ部等の能動素子が高密度に集積され検査時の発熱が大きいため、上述のように冷却ジャケット１４によりピンエレクトロニクス１３を冷却するようにしてある。この冷却ジャケット１４は上パッケージ１８Ａと下パッケージ１８Ｂの周縁部間には介在している。この冷却ジャケット１４には冷却水等の冷媒が循環流通する冷媒流路が形成され、検査時にピンエレクトロニクス１３を常に冷却するようにしている。
【００１９】
また、図４ではピンエレクトロニクス１３は一つのＶＬＳＩとして形成されたものについて説明したが、図５、図６に示すようにピンエレクトロニクス１３を複数の素子に分割しても良い。図５に示すピンエレクトロニクス１３は、発熱量の大きい複数のドライバ部をドライバ素子１３Ａとして１チップ化して他のコントローラ部やコンパレータ部等を有する能動素子１３Ｂから分離し、ドライバ素子１３Ａを冷却ジャケット１４によって冷却するようにしたものである。このようにすることで冷却ジャケット１４によってドライバ素子１３Ａを集中的に冷却すると共にコントローラ部への不要な熱伝達を防止し、検査の信頼性を更に高めることができる。また、図６に示すピンエレクトロニクス１３は、ドライバ素子１３Ａの他に、能動素子１３Ｂをコンパレータ素子１３Ｃとコントローラ素子を含む第２の能動素子１３Ｄに分離し、コンパレータ素子１３Ｃをコンタクタ１１側に配置したものである。コンパレータ素子１３Ｃを分離し、可能な限りコンタクタ１１近くに配置することで、コンパレータ素子１３Ｃとコンタクタ１１間の高速伝送ラインを短縮することができ、また、熱の影響を受け難くなるため、プローブ１１Ｂのインピーダンス整合を取らなくてもテストパターン信号へのノイズ等の悪影響を殆ど無くすことができる。図６に示すピンエレクトロニクス１３を用いたプローブ装置の信号の流れを図示したものが図７である。
【００２０】
上記パターンジェネレータ１６はクロック回路を含むＶＬＳＩとして１チップ化されたもので、上記パッケージ１８の電極パッド１８Ｃを介してピンエレクトロニクス１３に対して電気的に接続されている。このパターンジェネレータ１６はテスタＴの指令信号に基づいてクロック回路のタイミング下でテストパターン信号を発生し、ピンエレクトロニクス１３へテストパターン信号を送信する。このパターンジェネレータ１６はピンエレクトロニクス１３と同様にＭＣＭとして構成されたものであっても良い。
【００２１】
ところで、上記コンタクタ１１は図２、図８の（ａ）に示すように円盤状の枠体として形成された保持機構１９を介して着脱可能に保持されている。コンタクタ１１は図８の（ａ）、（ｂ）に示すように枠体１１Ｄと一体化して形成されている。この枠体１１Ｄの上面には同図の（ａ）、（ｂ）に示すように断面舌状のシール部材１１Ｅが取り付けられ、このシール部材１１Ｅを介して保持機構１９に接触するようになっている。シール部材１１Ｅの外側には上端が円錐状に形成された位置決め突起１１Ｆが複数（図８では２個）形成され、これらの位置決め突起１１Ｆを介してコンタクタ１１を保持機構１９に対して位置決めする。尚、図２に示す保持機構も図８に示すものに準じて構成されている。
【００２２】
また、図８の（ａ）に示すように、保持機構１９にはコンタクタ１１のシール部材１１Ｅの接触する内側に真空排気機構（図示せず）に接続される吸引孔１９Ａが形成され、真空排気機構により吸引孔１９Ａからシール部材１１Ｅの内側の空気を排気し、保持機構１９においてコンタクタ１１を吸着、固定するようになっている。この際、上記位置決め突起１１Ｆに対応させて保持機構１９に形成された複数の孔１９Ｂ内に上記位置決め突起１１Ｆが嵌入する。また、保持機構１９の中央には中央孔１９Ｃが形成され、この中央孔１９Ｃ内にインターポーザ（接続シート）１２が装着されている。このインターポーザ１２は、例えば、上下両面にポゴピンが突出するコンタクタ（両ポゴコンタクタ）または面に対して垂直方向にのみ電流を流す電気接続体として形成され、コンタクタ１１とピンエレクトロニクス１３間のインターフェースになる。従って、保持機構１９内でコンタクタ１１が吸着固定されると、コンタクタ１１がインターポーザ１２を介してピンエレクトロニクス１３と電気的に接続される。また、図８の（ａ）、（ｂ）において、２１はコンタクタ１１を保持機構１９に取り付けるロック機構である。そして、コンタクタ１１を保持機構１９に対して着脱する場合には、例えば本出願人が特願平１１−０２２９８５号公報において提案したコンタクタの自動交換機構を用いることができる。尚、インターポーザ１２は、異方性導電性シートであっても良い。
【００２３】
次に、動作について説明する。まず自動交換機構（図示せず）を用いて保持機構１９に対してコンタクタ１１を装着すると、図８に示すようにコンタクタ１１のシール部材１１Ｅが保持機構１９に接触する。次いで、制御装置の制御下で真空排気機構が駆動すると、シール部材１１Ｅの内側が減圧状態になってコンタクタ１１を保持機構１９において吸着保持し、コンタクタ１１がインターポーザ１２を介してピンエレクトロニクス１３と電気的に接続される。
【００２４】
コンタクタ１１をプローブ装置１０へ装着した後、図示しないウエハを載置した状態でウエハチャックが駆動し、ウエハとコンタクタ１１のアライメント後ウエハの電気的特性検査を実施する。ウエハチャックがオーバドライブしてコンタクタ１１とウエハが電気的接触すると、図１、図２に示す本実施形態の場合にはテスタＴの指令下でパターンジェネレータ１６が作動し、テストパターン信号を発生し、図７に示すようにピンエレクトロニクス１３へ送信する。ピンエレクトロニクス１３ではコントローラ部の制御下でドライバ部においてテスト電圧を持ったテストパターン信号としてコンタクタ１１へ送信する。
【００２５】
この際、ドライバ部では発熱するが、本実施形態では図４に示すようにピンエレクトロニクス１３を冷却ジャケット１４によって直接冷却し、あるいは図５、図６に示すようにドライバ素子１３Ａを冷却ジャケット１４によって直接冷却するようにしているため、ピンエレクトロニクス１３のドライバ部あるいはドライバ素子１３Ａの温度上昇を防止し、テストへの発熱の影響を防止する。また、ピンエレクトロニクス１３内の伝送ラインが従来と比較して格段に短縮されているため、テストパターン信号の立ち上がり時間が従来と比較して格段に短くなり、ＧＨｚ帯のテストパターン信号であっても確実にコンタクタ１１側へ高速伝送することができる。
【００２６】
コンタクタ１１ではテストパターン信号をプローブ１１Ｂを介してデバイスに送り、デバイスからテスト結果パターン信号を受け取り、インターポーザ１２を介してピンエレクトロニクス１３のコンパレータ部へ送信する。コンパレータ部では基準パターン信号とテスト結果パターン信号とを比較し、テスト結果パターン信号の良否、デバイスの良否を判定し、判定結果信号をテスタＴへ送信する。
【００２７】
この際、コンタクタ１１と先端部の距離が３ｍｍ以下に設定されているため、この部分のインピーダンス整合が取れなくてもテストパターン信号及びテスト結果パターン信号を歪ませることなく正確に送受信することができる。
【００２８】
以上説明したように本実施形態によれば、ピンエレクトロニクス１３を１チップ化し、このピンエレクトロニクス１３とコンタクタ１１をインターポーザ１２を介して電気的に接続すると共にピンエレクトロニクス１３を冷却する冷却ジャケット１４を設けたため、ピンエレクトロニクス１１の伝送ラインが短く、ＧＨｚ帯の高速デバイスであってもテストパターン信号及びテスト結果パターン信号を正確に高速伝送することができ、しかもピンエレクトロニクス１３を冷却ジャケット１４で冷却しているため、長時間に渡って信頼性の高い検査を確実に行うことができる。更に、インピーダンス整合の取れないコンタクタ１１及びインターポーザ１２の伝送ラインが短いため、テストパターン信号及びテスト結果パターン信号を歪ませることなく正確且つ高精度に送受信することができる。
【００２９】
また、本実施形態によれば、コンタクタ１１と、このコンタクタ１１とインターポーザ１２を介して接続された１チップ化されたピンエレクトロニクス１３と、このピンエレクトロニクス１３を冷却する冷却ジャケット１４と、この冷却ジャケット１４により冷却されるピンエレクトロニクス１３とインターフェースボード１５を介して接続され且つ１チップ化されたパターンジェネレータ１６とを備えているため、パターンジェネレータ１６とピンエレクトロニクス１３間の伝送ラインが短く、テストパターン信号をより正確且つ高精度に高速伝送することができる。
【００３０】
また、本実施形態によれば、ピンエレクトロニクス１３からドライバ部をドライバ素子１３Ａとして分離し、このドライバ素子１３Ａを冷却ジャケット１４で冷却するようにしたため、発熱部であるドライバ部を集中的に冷却し、ピンエレクトロニクス１３の他の部位への熱的影響を確実に防止することができる。
【００３１】
また、本実施形態によれば、ピンエレクトロニクス１３からコンパレータ部をコンパレータ素子１３Ｃとして分離し、このコンパレータ素子１３Ｃをインターポーザ１２側に配置したため、コンパレータ素子１３Ｃとコンタクタ１１間の高速伝送ラインを短縮することができ、プローブ１１Ｂのインピーダンス整合を取らなくてもテストパターン信号へのノイズ等の悪影響を殆ど無くすことができる。
【００３２】
尚、本発明は上記実施形態に何等制限されるものではなく、本発明の要旨に反しない限り必要に応じて各構成要素を適宜変更することができる。
【００３３】
【発明の効果】
本発明によれば、ピンエレクトロニクスのドライバ部等の複数の電気回路部をそれぞれ集積化すると共にピンエレクトロニクスとプローブ間の伝送ラインを簡素化して短縮することができると共にピンエレクトロニクスのドライバ部を集中的に冷却してコントローラ部等の他の電子回路部への熱的影響を抑制することができ、延いては、高速化されたＧＨｚ帯のデバイスであっても信頼性の高い検査を確実に行うことができる高速測定対応プローブ装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の高速プローブ装置の一実施形態とテスタとの関係を示す概念図である。
【図２】図１に示す高速プローブ装置の要部を示す構成図である。
【図３】図２に示す高速プローブ装置のインターポーザを含むコンタクタを示す側面図である。
【図４】図２に示す高速プローブ装置のピンエレクトロニクスを拡大して示す図で、（ａ）はその上平面図、（ｂ）はその断面図、（ｃ）はその下平面図である。
【図５】本発明の高速プローブ装置の他の実施形態のピンエレクトロニクスを示す図４の（ｂ）に相当する断面図である。
【図６】本発明の高速プローブ装置の更に他の実施形態のピンエレクトロニクスを示す図４の（ｂ）に相当する断面図である。
【図７】図６に示す高速プローブ装置の信号の流れを示す概念図である。
【図８】図１に示す高速プローブ装置のコンタクタと保持機構との関係を示す図で、（ａ）はその断面図、（ｂ）は（ａ）に示すコンタクタの平面図である。
【符号の説明】
１０ プローブ装置
１１ コンタクタ
１２ インターポーザ
１３ ピンエレクトロニクス
１３Ａ ドライバ素子（ドライバ部）
１３Ｃ コンパレータ素子（コンパレータ部）
１４ 冷却ジャケット（冷却手段）
１５ インターフェースボード
１６ パターンジェネレータ
【図１】
0004376370.tif 000002
【図２】
0004376370.tif 000003
【図３】
0004376370.tif 000004
【図４】
0004376370.tif 000005
【図５】
0004376370.tif 000006
【図６】
0004376370.tif 000007
【図７】
0004376370.tif 000008
【図８】
0004376370.tif 000009