(57)【特許請求の範囲】
【請求項１】
相補型金属酸化物半導体（ＣＭＯＳ）センサ画像アレイ、アナログ・デジタル(Ａ／Ｄ)コンバータ、少なくとも１つのアナログ信号記憶回路、及び前記画像センサと前記少なくとも１つのアナログ信号記憶回路とからの前記Ａ／Ｄコンバータへの入力信号を多重化する制御回路を備え、
前記制御回路は、前記Ａ／Ｄコンバータの出力信号がデジタル画像データ信号か或いはデジタルオーディオ信号かを知らせる能力を備えたことを特徴とするＣＭＯＳ集積回路。
【請求項２】
オーディオデータ信号を含む信号ストリームと、画像データ信号を含む信号ストリームとを、単一集積回路(ＩＣ)チップ上でインタリーブする方法であって、その方法は
前記ＩＣ上で、アナログ画像データ信号を含む信号ストリームを、デジタル画像データ信号を含む信号ストリームに変換する段階、
前記ＩＣ上で、前記画像データ信号を含む信号ストリームが変換されている間、アナログオーディオデータ信号を含む信号ストリームの信号サンプルを記憶する段階、及び
前記ＩＣ上で、前記アナログ画像データ信号がデジタル画像データ信号に変換された後、前記記憶された信号サンプルを、デジタルオーディオデータ信号を含む信号ストリームに変換する段階
を含み、さらに、前記デジタルオーディオデータ信号が前記Ａ／Ｄコンバータによって、いつ生成されているかを示す信号を生成する段階と、前記デジタル画像データ信号が前記Ａ／Ｄコンバータによって、いつ生成されているかを示す信号を生成する段階とを含むことを特徴とする方法。
【発明の詳細な説明】
【０００１】
背景
１．分野
本発明は、アナログ・デジタル（Ａ／Ｄ）コンバータ、より詳細には、オーディオデータ信号とビデオのデータ信号のストリームをインタリーブするために用いられるＡ／Ｄコンバータ関するものである。
【０００２】
２．背景情報
相補型金属酸化物半導体 (ＣＭＯＳ)技術における最近の進歩により、ＣＭＯＳ画像センサは、電荷結合素子 (ＣＣＤ)センサ等に比べ、より魅力的なものとなってきた。また、ＣＭＯＳ技術のシングルチップとの統合が拡大される状況において、単一システムによって画像データ信号とオーディオデータ信号のいずれをも処理、記憶できるようにすることが望まれるようになってきた。本明細書において、“オーディオデータ信号”及び“画像データ信号”という用語は、可聴信号や光信号のことをいうオーディオ信号や画像信号とは対照的に、オーディオデータ及び画像データをそれぞれ表す電気信号のことをいう。このようなシステムにおいては、例えば、“写真”を撮りその写真に関するの関連したオーディオ情報を記録できることが望ましい。例えば、その場の状況や個人的な記述をすることが望まれるかもしれない。残念ながら、単一集積回路に付加機能を組込むと、付加的な特徴及び／又は機能性を付与するために通常用いられるシリコンの“利用面積”に起因して、高価なものとなる可能性がある。従って、現在においても、コスト効果のある形で付加特徴及び／又は機能性を与えるようにするというニーズは存在している。
【０００３】
（要旨）
簡潔に述べると、本発明の一実施態様によれば、相補型金属酸化物半導体 (ＣＭＯＳ)集積回路は、ＣＭＯＳ画像センサを備える。更に、集積回路は、アナログ・デジタル（Ａ／Ｄ）コンバータと、少なくとも１つのアナログ信号記憶回路と、制御回路とを備える。制御回路は、画像センサから及び少なくとも１つのアナログ信号記憶回路からＡ／Ｄコンバータへ入力信号を送ることを多重化する。
【０００４】
本発明に関する主題は、特に明細書において示され、請求の範囲に明確に記載されている。しかし、本発明は、その目的、構成及び利点に加え、作動の体系及び方法のいずれに関しても、以下の詳細な説明を添付図面とともに読むことによって充分に理解することができる。
【０００５】
（詳細な説明）
以下の詳細な説明において、特定の内容が、本発明の理解を完全なものとするために示される。しかしながら、これらの特定の内容なくしても本発明を実施できることは当業者であれば理解し得るであろう。尚、周知の方法、手順、構成要素、及び回路は、本発明を不明瞭にしないようにするため詳細には説明されていない。
【０００６】
前述したように、最近の技術進歩及びＣＭＯＳセンサのコスト効果等における改善により、ＣＭＯＳ画像センサは、ＣＣＤセンサ等の代替技術と比べより望ましいものとなってきた。ＣＣＤセンサと比較した際のＣＭＯＳセンサがもたらす一つの利点は、顧客にとって望ましいと思われる特徴を提供できるように、付加的機能性を与える付加的な回路構成を単一集積回路上に集積できることにある。この付加回路構成が与える付加的な特徴と機能性により、作り出された集積回路チップは、エンドユーザーから見てより望ましいものとなり、更に、単一集積回路チップのＣＣＤセンサにこのような付加回路構成を集積化するのは比較的困難であることを考えると、集積回路チップに単一集積システムを設けるコスト効果はより高いものとなる。
【０００７】
付加回路を集積し、それによりチップ上に付加的機能性を付与することができるが、それでもなお、シリコンを準備するとともに付加的なシリコン処理を行って付加回路を設ける費用は、生産コストを増加させる。例えば、複数のタスクを完結するために、チップ上にＣＭＯＳセンサに加えて、付加回路を設けることができるとすればそれは価値のあることであろう。このアプローチにより、望ましい機能性を備えた完全なシステムの回路構成規模を小さくし、生産コストを低減できると考えられる。
【０００８】
種々の回路構成に用いられる一般的な標準回路部品の一例として、アナログ・デジタル(Ａ／Ｄ)コンバータがある。これは、通常、処理を簡易にする等の目的で、種々のソースからのアナログ信号を受信し、それをデジタル信号に変換することがあるためである。本明細書において、“アナログ信号”と“デジタル信号”という用語は、信号の時係数ではなく、信号レベルの性質のことをいう。従って、例えば、コンデンサに蓄積されたサンプリング電圧は、本明細書でのアナログ信号に含まれる。
【０００９】
画像データ信号とオーディオデータ信号をいずれも処理することができるようなシステムでは、通常、この処理を並行して行うことができるように複数のＡ／Ｄコンバータが使用される。この処理を並行ではなく連続して行うようにＡ／Ｄコンバータが用いられる場合には、用いられ、組込まれるＡ／Ｄコンバータの数が少なくなるために、集積回路チップの総コストを低減することができる。しかし、これらのデータ信号を並行ではなく連続して処理する不利な点の１つは、システム全体としての性能が低下することにある。更に、マルチメディアの処理に関しては、ある状況では画像データ信号をオーディオデータ信号と組合せる必要があるため、オーディオ信号とビデオ信号とを連続的に処理することは望ましくないこともある。
【００１０】
図１は、ＣＭＯＳ画像センサアレイを備えるＩＣのような集積回路(ＩＣ) チップで使用される、本発明によるＡ／Ｄコンバータ回路構成の実施形態１００を示すブロック図である。本発明のこの特定の実施形態は、システムの全体性能を低下させることなくＡ／Ｄコンバータの数を減少させるようにシステム構成を行い、ＩＣ上にＣＭＯＳ画像センサアレイを付加回路とともに集積して、付加的な機能と特性を付与するというの利点を提供する。従って、図１は単一集積回路チップ上に具体化されたＡ／Ｄコンバータ回路を示すが、本発明はこの事項に範囲を限定されるものではない。
【００１１】
この特定の実施形態は、制御ロジック１２０及びマルチプレクサ(ＭＵＸ)１３０のような制御回路を備える。また、この特定の実施形態において、例えば、１７２、１７４、１７６、１７８、１８２及び１８４ようなスイッチが設けられ、それらのスイッチに制御信号が送られ、それによって１４０や１５０のような特定の記憶回路即ち記憶ユニットへのオーディオデータ信号入力を制御するとともに、記憶ユニット即ち記憶回路からＭＵＸ１３０そして最終的にＡ／Ｄコンバータ１１０への記憶信号入力を制御することができる。従って、図１に示されるように、制御ロジック１２０によってＭＵＸ１３０に送られる信号に応じて、画像データ信号あるいはオーディオデータ信号のいずれかをＭＵＸ１３０に入力することができる。ＭＵＸ１３０に入力された画像データ信号あるいはオーディオデータ信号は、次にＡ／Ｄコンバータ１１０に入力されるとともに、特定のシステムでは、Ａ／Ｄコンバータの出力デジタル信号は、記憶及び／又は付加的処理のために、データバスに送られる。同様に、制御ロジック１２０は、画像データ信号あるいはオーディオデータ信号がＡ／Ｄコンバータ１１０に入力されるか否かを制御することに加え、以下に詳細に説明されるようなデータバスで利用できるようにされたデータ信号のタイプ(例えば、画像あるいはオーディオ)を示す信号を送る。
【００１２】
例えばこの特定の実施形態では、Ａ／Ｄコンバータの数の減少によってシステムの全体性能が低下しないことを確実にするために、オーディオデータ信号を記憶するサンプルアンドホールド回路のような記憶回路即ち記憶ユニットが設けられている。従って、例えば、Ａ／Ｄコンバータが画像データ信号処理のためビジー状態である場合でも、これらの回路を用いてオーディオデータ信号を記憶することができる。より具体的には、各画像データ信号の処理の間には時間帯が存在するので、その時間帯に、受信されたオーディオデータ信号をアナログ信号からデジタル信号に変換するために、Ａ／Ｄコンバータを選択的に用いることができる。処理される画像データ信号の量が比較的大きく、その画像データ信号を処理するＡ／Ｄコンバータが比較的激しく使用されるような期間においても、同じように行うことができる。例えば、ＣＭＯＳセンサアレイ列からの読み出しが始まり、これによって画像データ信号の変換即ち処理を行うためにＡ／Ｄコンバータが使用されている期間に、オーディオデータ信号を表すアナログ信号の単一ストリームが受信された場合には、通常、この信号ストリームはサンプリングされた後に記憶され、後でＡ／Ｄコンバータによりこのアナログ信号をデジタル信号に変換することができる。即ち、この特定の実施形態では、読み出しされる行の画像データ信号の変換は、一旦完結される。本発明は、ＣＭＯＳ画像アレイの行のみが読み出されるという状態にあるものに範囲を限定されないのは言うまでもない。勿論、他の実施形態では、設けられる記憶ユニット即ち記憶回路の数は、例えば、この実施形態におけるオーディオデータ信号を表すアナログ信号のストリームをサンプリングする所望のレートに応じて変えることができる。
【００１３】
この関係を図２の線図により示す。図２でのデジタル信号のストリームは、本実施形態における画像データ信号行からの複数の読み出しを示す。しかし、再度触れるが、本発明はこの事項に範囲を限定されるものではない。従って、指示されたデジタル信号が“ハイ”の時、Ａ／Ｄコンバータは画像データ信号を表すアナログ信号を変換するよう使用されている。しかしながら、デジタル信号がローの際、Ａ／Ｄコンバータはそのようなアナログ信号を処理するよう使用されていない。この特定の実施形態において、Ａ／Ｄコンバータが行を読み出している間に使用されていない理由の一部は、画素アレイ即ち画像センサアレイによりアナログ画像データ信号が生成されることにあり、この生成は、アナログ信号からデジタル信号に変換する時間よりも大きな遅れを持っているためである。従って、状況によっては、例えはビデオデータ信号が処理されている場合に、画像センサアレイは、次の行の画像データをサンプリングすることができるので、Ａ／Ｄコンバータは遊休状態にあり、またその代わりに、“スナップショット”が処理されている場合のように、Ａ／Ｄコンバータそれ自身が遊休している状態もあり得る。正確な理由には関係無く、Ａ／Ｄコンバータには、いくらかの“休止した”処理時間がある可能性がある。この期間に、前述されたようにこの特定の実施形態におけるサンプルアンドホールド回路１４０、１５０のような記憶回路に記憶されたオーディオデータ信号を表すアナログ信号を、例えばデジタル信号に変換するためにＡ／Ｄコンバータを使用することができる。しかしながら、Ａ／Ｄコンバータは、これらサンプリング時間のある期間は“ビジー”状態であるため、これらのオーディオデータ信号ストリームサンプルは前述されたように記憶される。濃く示した点は、これらの信号サンプルが、Ａ／Ｄコンバータにより実際に変換される時点を示す。従って、図示されているように、Ａ／Ｄコンバータが、画像データ信号を表す信号を処理していた間に、オーディオデータ信号を表す２あるいは３の信号サンプルが受信されると、この２あるいは３の信号サンプルがＡ／Ｄコンバータにより変換される状況はありうる。
【００１４】
本発明によるＡ／Ｄコンバータ回路のこの特定実施形態の他の利点は、これらの信号のためのタイミングを設けることもなく、オーディオデータ信号を表す信号サンプルの処理を行うことができる点にある。この特定の実施形態においてタイミング信号を省くことのできる１つの理由は、前に示唆されたようにこの実施形態では、利用することが可能な（有効な）オーディオデータ信号あるいは画像データ信号のいいずれかを表すデジタル信号を指し示すように、データバスに信号を送るとができるからである。代わりに、アナログストリームを所定の規則的な間隔でサンプリングすることができ、同様に、所定の規則的な間隔で処理することができる。このアプローチが用いられる場合、そのような信号を受信するチップあるいは他のデバイスが、そのようなタイミングプロトコルに適合するために制限を受ける可能性がないのは言うまでもない。
【００１５】
最終的には、本発明のこの特定の実施形態において、オーディオデータ信号を表すアナログストリームに関するサンプリング周波数は、オーディオデータ信号サンプルを記憶するための記憶ユニット即ち記憶回路の数により制限を受ける。次の方程式を、特定数のＣＭＯＳ画像センサアレイ列又は行及び信号記憶ユニットに関する最大サンプリングレートを求めるために用いることができるが、本発明はこの方程式により使用されるということに範囲を限定されるものではない。
Ｆsample＝１／[(Ｘ／Ｎ)*Ｔclk]                        [１]
ここで、
Ｆsample＝信号ストリームの最大サンプリング周波数、
Ｔclk＝アレイのセンサを駆動するクロック信号の周期、
Ｘ＝読み出される列又は行の数、そして
Ｎ＝記憶ユニット即ち記憶回路の数。
【００１６】
本発明は、Ａ／ＤコンバータあるいはＡ／Ｄコンバータのアーキテクチャの特定のタイプに範囲を限定されるものではない。例えば、本発明はこの事項に範囲限定されるものではないが、並列コンパレータの大きなアレイを使用して変換を行い単一クロックのためのデジタルデータ信号を生成するＡ／ＤコンバータのようなフラッシュＡ／Ｄコンバータ、あるいはパイプラインＡ／Ｄコンバータを用いることができる。同様に、オーディオデータ信号を表す信号ストリームは、種々のオーディオ信号入力素子で発生させることができるが、一般的にアナログ信号は、アナログオーディオ信号をオーディオ信号を表すアナログ電気信号に変換するマイクロフォンで発生させることができる。更に、この目的のために、ある実施形態ではチップ上にマイクロフォンをミクロ加工することが望ましいが、本発明はこの事項に範囲を限定されるものではない。
【００１７】
オーディオデータ信号を含む単一ストリームと、例えばビデオデータ信号のような画像データ信号を含む単一ストリームとを本発明によりインタリーブする方法の実施形態は、以下のものを含む。画像データ信号を表す、又は画像データ信号から生じるアナログ信号が生成される。例えば、前述されたように、ＣＭＯＳ画像センサは、そのようなアナログ信号を画像データ信号から生成することができる。これらのアナログ信号を、付加的即ち更なる処理及び／又は記憶のためにアナログ画像データ信号をデジタル画像データ信号に変換するアナログ・デジタル即ちＡ／Ｄコンバータに入力することができる。本発明はこの事項に範囲を限定されるものではないが、例えば前述されたように、このようなアナログ・デジタル変換を、多数のアナログ・デジタル変換タイプのいずれか１つにより行うことができる。アナログ画像データ信号がＡ／Ｄコンバータにより変換されている間、アナログオーディオデータ信号ストリームを受信できる。これが起こる場合、アナログオーディオ信号ストリームを、例えばアナログオーディオデータ信号を記憶する複数のサンプルアンドホールド回路のような複数の記憶ユニット即ち記憶回路の１つに入力することができる。一旦、Ａ／Ｄコンバータが、アナログ画像データ信号の特定のシーケンス、通常、ＣＭＯＳ画像センサの行又は列の変換を完結すると、本発明はこの事項に範囲を限定されるものではないが、次に、記憶されていたオーディオデータ信号を表す信号が、付加処理及び／又は記憶ために、アナログ信号からデジタル信号への変換のためにＡ／Ｄコンバータに入力される。本明細書のアナログ及びデジタルという用語は、信号に対する時間基準あるいは時係数とは対照的な特定信号の信号レベルをいうことは、当業者であれば当然考え得るであろう。従って、アナログ信号ストリームを、例えば、サンプルアンドホールド回路によりサンプリングしたり記憶したりすることができるが、記憶された信号レベルは未だアナログの状態であり、これはＡ／Ｄコンバータによりデジタル信号レベルへ変換されることになる。一般的に、アナログ画像データ信号とアナログオーディオデータ信号の入力は、信号サンプルを含む信号ストリームを多重化するＭＵＸにより制御され、その結果それらの信号はコンバータ動作の異なる期間にコンバータへ入力される。コンバータがアナログ画像データ信号を変換するよう使用されていない時、アナログオーディオデータ信号ストリームが受信されると、アナログオーディオデータ信号ストリームは、即座にアナログオーディオデータ信号からデジタルオーディオデータ信号への変換のためにコンバータに入力される。従って、アナログオーディオデータ信号は、アナログ画像データ信号の各変換の間隔においてアナログ・デジタルコンバータにより変換され、その結果、別のＡ／Ｄコンバータを使い２つのタイプのアナログデータ信号を並行して処理することなくアナログ画像及びオーディオデータ信号を多重化することができるので、システムの全体性能は低下しない。加えて、この方法が単一集積回路チップ上で実施されている場合には、用いられるシリコン量は減少し、従ってシステムの総コストは低減される。
【００１８】
本発明の特定の構成が本明細書において記述されたが、多くの変形、置換、変更、及び均等物が当業者によれば想起されるであろう。例えば、本発明による実施形態は、オーディオデータ信号なしで実施することができる。従って、請求の範囲は、本発明の真の精神の範囲内にある全ての実施形態及び変更を包含することが意図されていることを理解すべきである。
【図面の簡単な説明】
【図１】  本発明によるアナログ・デジタルコンバータの実施形態を示すブロック図である。
【図２】  図１の実施形態の動作の少なくとも一部分示す、画像センサライン読み出し及びオーディオデータ信号ストリームの線図である。
【図１】
0004256068.tif 000002
【図２】
0004256068.tif 000003