(57)【特許請求の範囲】
【請求項１】
上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面上であって集積回路チップの下側に第１の端子及び第２の端子を有するディスクリートコンデンサが形成され、
複数の副基板間のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリートコンデンサの対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して一つのディスクリートコンデンサの一方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された別の１本のバイアを介して上記一つのディスクリートコンデンサの他方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの別の一つに接続された第２の電源ラインと、
をさらに具備し、
上記ギャップに形成されたポリマー材料のボディは、上記副基板の側面に結合する多層相互連結モジュール。
【請求項２】
上記副基板の中の一つは、第１の端子及び第２の端子を有する抵抗が上記副基板の上記上面に形成され、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された信号ラインを更に有する、請求項１記載の多層相互連結モジュール。
【請求項３】
上記副基板の中の一つには、上面に第１の電源片が形成されている電源基板が設けられ、
上記第１の電源ラインは、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１の電源片に接続されている、請求項１記載の多層相互連結モジュール。
【請求項４】
上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面上であって集積回路チップの下側に第１の端子及び第２の端子を有するディスクリート抵抗が形成され、
複数の副基板間のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリート抵抗の対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記ディスクリート抵抗の中の第１のディスクリート抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された信号ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１のディスクリート抵抗の上記第２の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
をさらに具備し、
上記ギャップに形成されたポリマー材料のボディは、上記副基板の側面に結合する多層相互連結モジュール。
【請求項５】
マルチチップモジュールを製造する方法であって、
予備試験され、表面に端子を有する複数のコンデンサ基板を、ポリイミド原材料の粘着層を含むベース基板に取り付け、次に、上記粘着層を硬化させる工程と、
上記コンデンサ基板の間のギャップを、ポリイミド原料を含むフィラー材料で充填し、次に、上記フィラー材料を硬化させる工程と、
上記充填されたギャップ及び上記コンデンサ基板を研磨する工程と、
上記ギャップの上面及び上記コンデンサ基板の上面の上にポリイミド原料を含む第１の誘電体層を形成し、次に、上記第１の誘電体層を硬化させる工程と、
上記第１の誘電体層の上面がより平坦化されるよう上記第１の誘電体層を研磨する工程と、
上記第１の誘電体層を通り少なくとも一つのコンデンサ基板の上記端子へ達するバイアを形成する工程と、
少なくとも１本のバイアに接続された少なくとも１本の金属ラインを有するパターン状の導電層を上記第１の誘電体層に形成する工程と、
１層以上の付加的な誘電体層を形成し、少なくとも一つの集積回路チップへの接続用のコネクションパッドを含むパターン状の導電層を上記付加的な誘電体層に形成する工程と、
を有する方法。
【請求項６】
上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面上であって集積回路チップの下側に第１の端子及び第２の端子を有するディスクリートコンデンサが形成され、
複数の副基板間のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリートコンデンサの対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して一つのディスクリートコンデンサの一方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された別の１本のバイアを介して上記一つのディスクリートコンデンサの他方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの別の一つに接続された第２の電源ラインと、
をさらに具備し、
上記ポリマー材料のボディは、粉末状充填材料より成る多層相互連結モジュール。
【請求項７】
上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面上であって集積回路チップの下側に第１の端子及び第２の端子を有するディスクリートコンデンサが形成され、
複数の副基板間のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリートコンデンサの対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して一つのディスクリートコンデンサの一方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された別の１本のバイアを介して上記一つのディスクリートコンデンサの他方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの別の一つに接続された第２の電源ラインと、
をさらに具備し、
上記副基板の少なくとも１つは表面に研磨停止材料の層を有し、上記研磨停止材料は研磨材料よりも研磨で除去されにくい多層相互連結モジュール。
【請求項８】
上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面上であって集積回路チップの下側に第１の端子及び第２の端子を有するディスクリート抵抗が形成され、
複数の副基板間のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリート抵抗の対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記ディスクリート抵抗の中の第１のディスクリート抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された信号ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１のディスクリート抵抗の上記第２の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
をさらに具備し、
上記ポリマー材料のボディは、粉末状充填材料より成る多層相互連結モジュール。
【請求項９】
上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面上であって集積回路チップの下側に第１の端子及び第２の端子を有するディスクリート抵抗が形成され、
複数の副基板間のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリート抵抗の対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記ディスクリート抵抗の中の第１のディスクリート抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された信号ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１のディスクリート抵抗の上記第２の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
をさらに具備し、
上記副基板の少なくとも１つは表面に研磨停止材料の層を有し、上記研磨停止材料は研磨材料よりも研磨で除去されにくい多層相互連結モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路（ＩＣ）ベースの電子システム用の電気的相互連結基板に関する。
【０００２】
本発明は、抵抗及びコンデンサのようなディスクリート部品を、ＩＣチップ間で電気信号を相互連結するため使用される相互連結基板に集積化する技術に関する。
【０００３】
【従来の技術】
現在までのマルチチップモジュール（ＭＣＭ）において、要求された量の電力バイパスコンデンサ及び信号ライン終端抵抗を収容する通常の技術は、ディスクリートコンデンサ及びディスクリート抵抗をマルチチップモジュールの表面にハンダ付けすることである。典型的なマルチチップモジュールの例は図１に示されている。モジュールはベース基板５を含み、複数のインターリーブ金属層６及び誘電体層７がベース基板５の上に形成される。上部金属層は、集積回路（ＩＣ）チップ４と、ディスクリートバイパスコンデンサ８と、ディスクリート終端抵抗９複数のパッドへの接点を作成する複数のパッドを有する。基板５の上の第１の金属層６及び基板５の上の第４の金属層６は、電力分配面及びアース分配面であり、図１では記号”ＤＣ”で示されている。分配面は、誘電体層７を通して形成されたバイアを介して集積回路チップ４へ電気接続される。基板５上の第２の金属層及び第３の金属層は、一般的に、モジュールに取り付けられた集積回路チップ４との間で信号ラインを収容する。
【０００４】
ディスクリートコンデンサ８は、一方の分配面に接続された第１の端子と、もう一方の分配面に接続された第２の端子とを有する。ディスクリート抵抗７は、信号ラインに接続された第１の端子と、片方の分配面に接続された第２の端子とを有する。抵抗の目的は、安定電源電圧ラインまでの終端路を設けることである。電力若しくはアースのいずれの分配面を使用するかの選択は、マルチチップモジュール１によって実現される特定の回路設計に大きく依存する。
【０００５】
典型的なディスクリートコンデンサ８が図２に示されている。ディスクリートコンデンサ８は、はんだ被覆端子８Ｂ及び８Ｃによって両端が終端されたボディ８Ａを含む。組立中に、コンデンサ８は、モジュール１の対応したパッドに置かれ、たとえば、はんだリフロープロセスのような処理を用いてパッドへはんだ付けされる。分配面上の過渡電流及び電圧パルスを迂回させることを意図した目的に適当、かつ、有効である容量レベルを達成するため、コンデンサ８は、かなり広がり、かつ、嵩が高い。抵抗９もコンデンサ８と同様の構造及び形状を有する。図１を再度参照するに、ディスクリート部品８及び９は、モジュール１の表面積の中の実質的な量を占め、マルチチップモジュール上に搭載可能な集積回路の数を制限する。
【０００６】
【発明が解決しようとする課題】
図１に示された構造には種々の欠点がある。第一に、上述の通り、ディスクリート部品は表面積の非常に大きい部分を占めるので集積回路（ＩＣ）チップ４の基板スペースが充分に利用されていない点である。第二に、バイパスコンデンサ８とＩＣチップ４の電源入力との間に、大きいインダクタンス路があることである。このインダクタンスは、コンデンサによって与えられるバイパス電力にかなり長い経路に現れ、この経路は、コンデンサからバイアを介して分配面へ降り、分配面全体に広がり、誘電体層を介してＩＣチップ４へ戻らなければならない。多数の従来技術のモジュールは、付加的な金属層及び誘電体層が構造体内に設けられている大面積のコンデンサを形成することにより、この問題を取り扱っている。付加的な金属層及び誘電体層は、通常、基板５の隣で底部に配置され、２層の金属層の間に非常に薄い誘電体を使用する。この構造体は、インダクタンスが小さいバイパス容量を得ることができるが、このコンデンサは、基板の実質的に全面積を覆い、基板上の各欠陥による影響を受けるので、このコンデンサの歩留りは非常に低い。一般的な規則として、大きい領域の上に構造体を形成することは、構造体の形成中に欠陥が形成される危険性を高める。
【０００７】
図２に示された構造体の更なる欠点として、信号ラインと分配面の間のディスクリート抵抗を接続するため必要になる相互連結バイアは、寄生容量及び寄生インダクタンスを抵抗に付加し、抵抗がインピーダンス制御型終端を生ずる能力を妨げる。さらに、抵抗自体の内部構造は、そのサイズが大きいために、付加的な寄生容量及び寄生インダクタンスを導入する。これらの寄生部品は、優れた高周波信号終端器として動作して、モジュールのディスクリート抵抗の能力を著しく妨げ、モジュールの全体的な信号伝達性能を制限する。
【０００８】
したがって、従来のマルチチップモジュールには、高いレベルの密度と速度を達成する能力を妨げる幾つかの欠点がある。本発明は、これらの欠点の解決に向けられる。
【０００９】
本発明の目的は、電源ラインのインダクタンスを最小限に抑えたままマルチチップモジュールの集積回路チップの近くに高い値の容量を設けることである。
【００１０】
本発明の更なる目的は、マルチチップモジュールにおいて信号終端抵抗と関連した寄生容量及び寄生インダクタンスの量を減少させることである。
【００１１】
本発明の更に別の目的は、製造歩留りを低下させることなく、高いバイパス容量を伴うマルチチップモジュールを製造することである。
【００１２】
本発明の更に別の目的は、マルチチップモジュール用の集積回路チップの密度を増加させることである。
【００１３】
本発明の上記目的及びその他の目的は、以下の詳細な説明と添付図面とによって当業者に明らかになるであろう。
【００１４】
【課題を解決するための手段】
本発明は、モジュール方式で構築されたマルチチップモジュールを提供することによって上記欠点を解決する。
【００１５】
最初に、ベース基板から始めて、複数の小型コンデンサ基板及び／又は小型抵抗基板が組み立てられ、ベース基板に、好ましくは、規則的なアレイパターンで取り付けられる。電源基板（電源バー）は、好ましくは、小型基板と共にベース基板へ取り付けられる。このように取り付けられた全ての部品は、好ましくは、予備試験され、互いに略同等の厚さを有する。予備試験は、実質的にモジュールの製造歩留りを高める。小型基板と電源基板の間のギャップは、粉末充填ポリイミド原料のようなポリマー材料で充填される。次に、表面をより平坦化させるため、誘電体層が部品上に形成される。誘電体層は、好ましくは、化学機械研磨プロセスのような処理によってプレーナー化され、より平坦な層を形成する。次に、電源分配面及び信号ラインを得るため、インターリーブ式の複数の金属層及び誘電体層が組み立てられた部品上に形成される。小型コンデンサ基板は、好ましくは、非常に短い経路及び非常に小さいインダクタンスを集積回路チップへ与えるため、対応した集積回路チップの下側に配置される。同様の方式で、小型抵抗基板は、典型的にはＩＣチップの相互連結パッドにある所望の信号終端の点の近くに配置される。重要な事項として、小型基板は、非常に少ない寄生容量と寄生インダクタンスしか導入しない技術で抵抗を実現することを可能にさせる。別の重要な事項として、コンデンサ及び抵抗は、集積回路チップの下側にあるので、モジュールの貴重な表面積を占有しない。この配置によって、より高密度の集積回路チップをマルチチップモジュールの表面に形成できるようになる。
【００１６】
本発明の付加的な特徴及び利点として、本発明の選択された実施例では、はんだ接合を融解し、ＩＣチップを容易に除去できるように、選択されたＩＣチップの下側にある相互連結パッドを選択的に加熱するため一部の抵抗素子が構築される。
【００１７】
【発明の実施の形態】
図７には、製作の初期段階におけるマルチチップモジュール１０の一例の平面図が示され、図８には、複数の集積回路チップ４を相互連結するため使用される製作後のマルチチップモジュールの断面図が示されている。図７を参照するに、複数の小型コンデンサ基板２０と及び小型抵抗基板３０は、（図８に示されている）高温接着剤１１１を用いてベース基板１１０に取り付けられる。接着剤１１１は、好ましくは、硬化したときに５００℃を超える温度に耐えることができるポリイミド原料を含む。各コンデンサ基板３０の上には、一つ以上の個別のコンデンサが形成され、各抵抗基板３０の上には、一つ以上の個別の抵抗が形成される。小型基板２０及び３０は予備試験される。これらは、好ましくは、略同じ寸法を有し、好ましくは、規則的なパターンで配置される。図７及び８に示された例示的な実施例において、小型コンデンサ基板２０及び抵抗基板３０は、各行方向に交番順に配置され、平行にされた各行は異なる部品タイプで始まる（いわゆる「チェッカー盤」状に並べられている）。電源基板（電源バー）４０は、好ましくは、接着剤１１１を用いて小型基板と共にベース基板１１０へ取り付けられる。基板２０、３０及び４０は、好ましくは、互いの５０μｍの範囲に収まる厚さを有する。基板は、好ましくは、組立機器を用いて配置されるが、抵抗基板及びコンデンサ基板上の端子が大きい（２平方ミリメータ一用のオーダーである）場合に小型モジュールを構築するとき、従来の真空ハンドリング用ワンドを用いて手動で配置される。
【００１８】
基板を手動で整列させるため、角が付けられた基板５０又はＬ字型基板５０は、図７に示されるように垂直方向及び水平方向のアライメント軸と、次の処理手順のためのアライメントマーク５１を設定するため使用される。基板５０は、接着剤１１１によって取り付けられ、基板２０−４０と略同じ厚さを有する。アライメント基板５０が使用されないとき、アライメントマーク５１は、基板２０−５０の中の適切な基板、又は、全ての基板２０−５０に配置される。
【００１９】
基板２０−５０は、好ましくは、複数のギャップ６０が基板の周りに形成されるように配置される。ギャップ６０は、基板２０−５０の取り付け中に、気泡（エアーバブル）及びガスの除去が容易に行えるようにし、かつ、必要に応じて、基板の裏面の余分な接着剤１１１を逃がすことができる。ギャップ６０の幅は、典型的に、０．２５ｍｍ乃至２ｍｍである。以下で詳述するように、ギャップ６０は、基板２０−５０が取り付けられた後、粉末充填ポリイミド原料のようなポリマーフィラー材料で充填される。
【００２０】
図８を参照するに、誘電体層１１２は、基板２０乃至５０と、ギャップ６０との上に形成され、次に、より平坦な表面を得るため研磨され、その平坦な表面上に金属ライン、接続パッド、及び、インターリーブ式誘電体層が構築される。金属ラインは、チップ４の間の相互連結、チップ出力から基板３０上の終端抵抗までの接続、バイパスコンデンサ２０及び電源基板５０からチップ５への電力分配用の相互連結とを行う。誘電体層は、参照番号１１２−１１６によって示され、異なる金属ラインのレベルを相互に電気的に絶縁する。見やすくするために、金属ライン、パッド及び誘電体層１１２−１１６の積み重ねの垂直方向の寸法は、約１０倍されている。チップ４は、接続パッドに裏向きに取り付けられ、上部表面は、コンデンサ基板及び抵抗基板の上面に対向する。
【００２１】
コンデンサ基板２０は、好ましくは、チップ４への非常に短い経路及び非常に小さいインダクタンスを得るため、対応した集積回路チップ４の下側に配置される。同様に、抵抗基板３０は、典型的にＩＣチップの相互連結パッドの場所にある信号終端の所望の点の近傍に配置される。基板３０は、低い誘電率を有する基板に終端抵抗を実装させることができ、寄生容量を減少させ、かつ、抵抗をチップの相互連結パッドのより近くに配置できるようになり、インダクタンスを著しく減少させる。
【００２２】
他の重要な特徴として、コンデンサ及び抵抗は、集積回路チップ４の下側にあるので、モジュールの貴重な表面積を占領しない。この配置は、マルチチップモジュールの表面上に、非常に高密度の集積回路チップ４を形成することができる。
【００２３】
以下では、例示的な基板２０−５０の製作について説明する。この説明に続いて、これらの基板を互いに相互連結し、チップ４へ相互連結する金属ラインを説明する。
【００２４】
［コンデンサ基板］
図３は、本発明によるマルチチップモジュールの製作に使用される小型コンデンサ基板２０の斜視図である。コンデンサ基板２０はベース基板２２を有し、ベース基板の上に第１の電極層２４が形成される。電極層２４の上には、誘電体層２６が形成され、誘電体層は、好ましくは、高誘電性材料により構成される。このような誘電性材料は、周知の従来技術である陽極酸化処理又はスパッタ陽極酸化処理によって形成される。基板２０の上に形成されたコンデンサ構造体への電気接続は、コンデンサの端子である層２４及び層２８の露出部によって作られる。説明をわかり易くするため、基板の垂直方向の寸法は、約２倍の倍率で拡大されて図示されている。
【００２５】
本発明に従ってマルチチップモジュールを製作する方法は、一般的に、たとえば、ポリマー誘電体層を硬化させるような高温処理工程を利用するので、本発明の好ましい実施例において、高温（３００℃〜４００℃）の環境に耐えることができるコンデンサ構造体が利用される。この製作方法については以下で詳述する。適当な高温コンデンサ構造体は、本発明の譲受人によって譲受された、発明の名称が"Sputtered and Anodized Capacitors Capable of Withstanding Exposure to High Temperatures"であるPeters他の米国特許第5,872,696号に記載されている。簡単に説明すると、引用文献による例示的なコンデンサ構造体は、アルミニウムに対する高温拡散バリアとして作用する窒化タンタル（ＴａＮ）の導電層で被覆された底部アルミニウム電極を利用する。タンタル元素の層は、窒化タンタル層の上に形成され、次に、五酸化タンタル（Ｔａ2Ｏ5）のスパッタ層によって被覆される。タンタル元素層と五酸化タンタル層の両方の層は完全に陽極酸化処理され、窒化タンタル層の微小部分がタンタル酸窒化物へ陽極酸化処理される。モリブデン若しくはタングステンの層が陽極酸化処理済みの誘電体層の上に形成され、これらの金属は、高温で五酸化タンタルに化学的に還元若しくは拡散しない。より優れた導電性を得るため、タングステンの上に銅を形成してもよい。３５０℃以上の温度で数時間放置された後、これらのコンデンサ構造体は、１平方センチメートル当たりの欠陥が０．０２未満であり、１平方センチメートル当たりのリーク電流が０．１μＡ未満であることが判明した。
【００２６】
コンデンサ構造体２０は正方形でも長方形でもよい。好ましくは、コンデンサ構造体は、正方形であり、０．５平方センチメートルから２５平方センチメートルの範囲のサイズである。さらに、精密な組立のため、基板２０は、均一かつ予測可能な寸法を有するように機械加工若しくは切断される。この目的のための機械加工及び切断処理は、周知技術である。基板の厚さは、全体的に１２５μｍ乃至１０００μｍであり、典型的には、５００μｍ乃至６２５μｍである。好ましくは、電気絶縁性を高めるため、約２００μｍのギャップが層２４と層２８の間に残される。金属層２４の露出部の幅は、好ましくは、２５０μｍ以上である。約１５０μｍの間隔が基板のエッジと金属層２４のエッジの間に残される。製造コストを下げるため、複数の基板２０がより大きい基板上に形成され、ダイス加工又は切断加工によって互いに分離される。
【００２７】
図４には、コンデンサ構造体３の断面図が示されている。同図において、垂直方向の寸法は、層２４、２６及び２８が良くわかるように約５００倍の倍率で拡大されている。一実施例において、底部層２４は、２乃至４μｍの厚さのアルミニウム（Ａｌ）のベース層と、約５０００オングストロームの厚さの窒化タンタル（ＴａＮ）の上層とを含む。誘電体層２６は、約２０００オングストロームの厚さの五酸化タンタル（Ｔａ2Ｏ5）を含む。酸化物層は、上述の通り、タンタル元素層（６００オングストローム）と、スパッタリングされた五酸化タンタル層（６００オングストローム）を陽極酸化処理することによって形成される。スパッタリング及び陽極酸化処理、技術文献に詳しく記載され、かつ、当業者には周知である。本発明を実施するために、特殊なスパッタリング技術や陽極酸化処理は不要である。
【００２８】
上層２８は、厚さが約４００オングストロームの第１のタングステン（Ｗ）層と、厚さが約２乃至４μｍの第２の銅（Ｃｕ）層と、厚さが約２００オングストロームの第３のクロム（Ｃｒ）層とを含む。下側のタングステン層は、銅が五酸化タンタルと反応することを防ぎ、上側のクロム層は、ポリイミドのようなポリマー層への優れた粘着性を示す。基板のエッジにおける下層２４の露出部は、上層２８を形成するため使用される材料によって被覆される。従来公知の通り、アルミニウムが銅と接触するとき、望ましくない反応が発生する。この場合、窒化タンタル層及びタングステン層は、この望ましくない反応を防止するため、これらの材料を分離する。
【００２９】
コンデンサ基板２０の裏面は、基板２０をベース基板１１０へ接着する次の工程に備えて、好ましくは、２００オングストロームのクロム層のような粘着層で被覆される。
【００３０】
［抵抗基板］
図５は、本発明による複数の抵抗３２が形成された小型抵抗基板３０の斜視図である。抵抗基板３０は、コンデンサ基板２０と略同程度の寸法を有する。好ましくは、基板２０及び３０は、具体的なマルチチップモジュール実装に対し実質的に同じ寸法を有する。抵抗３２は、好ましくは、基板３０上に規則的なパターンで配置される。各抵抗３２は、第１の端子３３及び第２の端子３４を有し、第１の端子と第２の端子の間に抵抗材料３５の区画が設けられる。
【００３１】
本発明に従ってマルチチップモジュールを製作する方法は、一般的に、高温処理工程を利用するので、好ましくは、高温（３００℃乃至４００℃以上）中での放置に耐え得る抵抗材料が抵抗３２を製作するため使用される。多数の市販され、一般的に使用されている抵抗材料、たとえば、窒化タンタル（ＴａＮ）、クロム−珪素−酸化物（Ｃｒ−ＳｉＯ）、及び、ニクロム（Ｎｉ−Ｃｒ）などをこの目的のため利用できる。これらの各材料は、高温抵抗を製作するため使用され、高温抵抗を製作する方法は、従来の周知技術である。抵抗材料が高温で酸化することを防止するため、屡々、パッシベーション層が抵抗構造体の上に形成される。たとえば、五酸化タンタルは、窒化タンタル抵抗の上に屡々形成され、酸化珪素は、屡々、クロム−珪素−酸化物抵抗の上に形成される。３５０℃までの温度に耐える窒化タンタル抵抗は容易に製造することができ、４２５℃までの温度に耐える窒化タンタル抵抗は製造可能であるが、より注意深い設計と、処理条件、特に、アニーリング条件の非常に慎重な制御を要求する。３５０℃乃至４５０℃までの温度に耐えるニクロム抵抗は容易に製造可能であるが、パッシベーション層内の汚染物によって容易に食刻される、このため、ニクロム抵抗を被覆するパッシベーション層材料は、慎重に評価しなければならない。４５０℃乃至５００℃までの温度に耐えるクロム−珪素−酸化物抵抗（２０％原子量ＳｉＯ）は、容易に製造可能であり、二酸化珪素パッシベーション層によって容易に保護することができる。温度範囲が広いため、クロム−珪素−酸化物抵抗は、以下の例示的な製作方法で使用される誘電体ポリマー材料及び硬化温度の選択に非常に広い選択の幅があって好ましい。
【００３２】
抵抗３２の端子３３及び端子３４は、抵抗材料３５と適合する材料を含む。ニッケル、クロム及びチタンを使用することができる。銅は、一般的に、上記の抵抗材料との間で信頼性の高い接触が得られないが、ニッケル、クロム及びチタンとは高信頼性で接触する。したがって、端子３３及び３４は、ニッケル、クロム若しくはチタンの下層と、銅の上層とにより構成される。高温に耐えるニクロム、窒化タンタル及びクロム−珪素−酸化物抵抗の製作方法は、Maissel他による"Handbook of Thin Film Technology", Chapter 18, McGraw-Hill Publishing Company, New York, 1970と、Licari他による"Hybrid Microcircuit Technology Handbook", Chapters 3 and 5, Noyes Publications, Park Ridge, New Jersey, USA, 1998に記載されている。抵抗３２は、後で、不良になることなく、３００℃から４５０℃の高温に放置することができるならば、好ましくは、抵抗値が実質的に変化することがない限り、その他の周知のいかなる抵抗製造技術を用いて製作しても構わない。しかし、特定の抵抗製作処理が、後続の高温処理中に値が変動する抵抗を生産する場合、このような処理は、ドリフトの量が予測可能であり、かつ、補償できる場合に限り使用される。
【００３３】
抵抗３２は、一般的に、約５０オーム乃至２００オームの範囲内の抵抗を有する。これらの値の抵抗は、図１に示された従来技術のディスクリート抵抗と対照すると比較的僅かなスペースしか必要としないので、１平方センチメートル当たりに数個の抵抗を形成することが可能である。いずれにしても、１平方センチメートル当たりに１００乃至１５００個の抵抗を形成することが可能であり、典型的には、５００乃至８００個の抵抗が形成される。説明を簡単にするため、２０個の抵抗だけが図５に示されている。多数の能動的な抵抗がベース基板によって散逸可能な熱を上回る熱を発生させないことを保証するように注意する必要があり、何らかの冷却手段をベース基板に取り付けてもよい。ＭＯＳ回路又はＣＭＯＳ回路を含む５Ｖ電源システム（Ｖcc＝５Ｖ）において、各信号が平均として二つの論理状態（０Ｖ及び〜５Ｖ）を時間的に半分ずつ占めるとするならば、５０オームの各抵抗は平均で０．２２ワットを放散する。ここで、ハイ状態の実際の電圧は、抵抗に接続された信号ラインを駆動するＩＣ出力段における約０．３Ｖの電圧降下に起因して略４．７Ｖであると仮定する。約１１０個の能動的な抵抗は、平均で２５ワットを放散する。３．３Ｖのシステムにおいて、５０オームの各抵抗は平均で０．０９０ワットを放散し、２７５個の能動的な抵抗は平均で２５ワットを放散する。ここで、ハイ状態の実際の電圧は、抵抗に接続された信号ラインを駆動するＩＣ出力段における約０．３Ｖの電圧降下に起因して略３Ｖであると仮定する。電力散逸は、システムを１００オーム程度の高い特性インピーダンスに設計することにより低減され、この場合、電力散逸は半分に節約される。電力散逸は、各抵抗の一方の端子を、電源電圧の半分に一致する中間電源ＶINT（ＶINT＝１／２ＶCC）に接続することによっても節約される。中間電源が２．５Ｖである５Ｖシステム（ＶCC＝５Ｖ）の場合に、５０オームの各抵抗は、約０．０９７ワットを放散し、２６０個の能動的な抵抗は略２５ワットを放散する。３．３Ｖシステムの場合に、５０オームの各抵抗は、約０．０３６ワットを放散し、６８５個の能動的な抵抗は略２５ワットを散逸する。
【００３４】
抵抗基板３０の裏面は、好ましくは、基板３０をベース基板１１０へ接着させる後続の工程に備えて、２００オングストロームのクロム層のような粘着層によって被覆される。
【００３５】
［モジュール組立段階のための抵抗基板及びコンデンサ基板の準備］
以下で詳述されるモジュール組立段階において、抵抗基板及びコンデンサ基板は共通基板に取り付けられ、相互連結信号は、得られた複合基板上に形成される。基板の高さは異なる可能性があるので、組立処理は、隣り合う基板の間に約５０μｍまでの断面形状の高低段差が存在することを予定し、組立処理は、好ましくは、高低段差が約５μｍ未満まで減少するように複合基板をプレーナー化する。プレーナー化処理は、好ましくは、機械研磨又は化学機械研磨（ＣＭＰ）によって行われる。抵抗基板及びコンデンサ基板を破壊することなく、このプレーナー化工程を実行するため、５０μｍのポリイミド緩衝層が抵抗基板及びコンデンサ基板の上に形成される。緩衝層は、抵抗及びコンデンサの端子へのバイアを含み、研磨処理における「へこみ」の影響から保護するため１層以上の研磨停止層を含む。
【００３６】
緩衝層は、薄いポリイミド層（たとえば、１乃至１０μｍの厚さの層）と、ポリイミド層を覆う薄い研磨停止層（たとえば、１μｍ未満のタングステン層）と、研磨停止層を覆う厚いポリイミド層（たとえば、４０乃至５０μｍの厚さ）とを含む。これらの層は、依然として共通基板の一部である小型基板（すなわち、基板が互いに分離される前の小型基板）の上に形成される。基板がモジュールのベース基板へ取り付けられ、研磨工程を行った後、レーザードリル加工が緩衝層を通り抵抗基板及びコンデンサ基板へ達するバイア接点を形成するため使用される。金属研磨停止を使用する場合、大きい窓が端子を接触させるべき領域で取り除かれる。この大きい窓の除去によって、ドリル加工とバイア形成を容易に行えるようになり、望ましくない電気接続が防止される。別の方法として、厚いポリイミド層が形成される前に、研磨停止層が多数の小さい隙間の狭い矩形（或いは、その他の多角形の形状）に分割されるように、金属研磨停止層が選択的にエッチングされる。この矩形状の研磨停止材料は、互いに電気絶縁されるので、研磨停止層を通る数本のバイアが形成されるとき、たとえ、各バイアが一つ以上の矩形と電気接触しているとしても、バイアは互いに電気絶縁される。
【００３７】
各コンデンサ基板及び抵抗基板への多数のバイアが設けられるべきモジュールの場合、バイア接点は、標準的なフォトリソグラフィック技術を用いて緩衝層内に形成される。一例として、Beilin他に発行され、本願と同一人によって譲受された発明の名称が"Methods of Planarizing Structures on Wafers and Substrates by Polishing"である米国特許第５，９１６，４５３号に記載されたバイア製作方法が使用される。これらの方法の中の一例では、薄い電気めっきシード層が（好ましくは、互いに分離される前の）小型基板の上に均一に形成され、厚いフォトレジスト材料層（２０μｍ乃至５０μｍの厚さ）がシード層の上に形成される。フォトレジスト層は、パターン化された化学線放射が当てられ、抵抗及びコンデンサの端子位置（並びにシード層）まで延びるバイア・アパーチャを形成するよう現像される。このバイアの径は、少なくとも１０μｍであり、典型的には２５μｍ乃至２５０μｍである。アパーチャは、電気めっき処理によって銅で埋められ、銅ポストを出現させるためフォトレジストが取り除かれる。シード層は、エッチングによって除去され、厚い層（１５μｍ乃至４５μｍのポリイミド層）が基板及びポストの上に形成され、ポリイミド層はポスト上では高いスポットを有し、ポスト間の領域では低いスポットを有する。低いスポットは、ポストの先端折も低い実質的に均一なレベルにある。ポリイミドは硬化され、ポリイミド層内でポストを低いスポットのレベルまでプレーナー化するため研磨される。エッチング停止層は、好ましくは、研磨処理を容易に行うために低いスポットの上に堆積させられる。上記の工程の系列は、望ましい緩衝層の高さを得るため繰り返される。緩衝層は、既に説明したようにエッチング停止層及び薄いポリイミド層の上に積み重ねられる。
【００３８】
［電源基板］
図６は、本発明による電源基板の一例を示す図である。電源基板４０は、細長い長方形基板４２を含み、長方形基板４２の上には、２本以上の厚い金属ライン４４及び４５が形成される。誘電体スペーサ４６は、好ましくは、構造体の平坦さを保証し、かつ、金属ライン間の電気絶縁を保証するため、２本の金属ラインの間に形成される。各金属ラインは、アース電位若しくは電源ライン電位をもつ。
【００３９】
一実施例において、基板４２は、抵抗基板及びコンデンサ基板用のベース基板と略同じ厚さであり、１２５μｍ乃至１０００μｍ、典型的な厚さは、５００μｍ乃至６２５μｍである。金属ライン４４及び４５は、１５μｍ乃至３５μｍの厚さ、典型的には２５μｍの厚さを有する。電源基板４０の幅は、抵抗基板又はコンデンサ基板の幅と一致し、或いは、図６に示されているように抵抗基板又はコンデンサ基板の幅の半分に一致する。電源基板の一端は、図６に示されるように幅が広くなり、電気パワーを与える大規模の接続点を設けることができる。
【００４０】
例示的な電源基板は、以下の例示的な方法によって製作される。多数の電源基板４０が共通シリコンウェーハ上に製作される。２００オングストロームの厚さのクロム層が、２５μｍの厚さの銅層の粘着用途してシリコンウェーハ上にスパッタリングされる。銅層は、２μｍの厚さの銅層をスパッタリングし、次に、金属ライン４４及び４５を形成するため、２８μｍの厚さの銅層を電気めっきすることにより形成される。しかし、電気めっき処理を実行する前に、３０乃至４０μｍの厚さのフォトレジスト層が基板の上に形成され、誘電体スペーサ４６が形成されるべき場所にフォトレジストの縞を残すようにフォトリソグラフィ的に画成される。フォトレジスト縞は、この場所で銅がめっきされることを防ぐ。めっき後、フォトレジスト層が取り除かれ、２μｍの厚さの銅層が誘電体スペーサ４６を形成すべき場所に残される。この構造体は、次に、２μｍの厚さの銅層を取り除くため銅腐食液に浸される。銅腐食液は、ライン４４及び４５からも銅を取り除き、その厚さを２８μｍから約２５μｍへ減少させる。次に、下側のクロム層を除去するためクロム腐食液が使用される。誘電体スペーサ４６は、（一般的に、ポリアミック酸と呼ばれる場合がある）ポリイミド原料の層でウェーハを被覆することにより形成され、続いて、硬化させられ、機械研磨工程若しくは化学機械研磨工程によって平坦化される。このような方法で処理された２層のポリイミド層は、使用されるポリイミドの物理的特性に応じて、スペーサ４６が設けられた場所のギャップを埋めるため必要とされる。
【００４１】
好ましい実施例において、相対的に薄いタングステン層は、金属ライン４４及び４５の上部表面に形成され、（後述の）モジュール組立段階における後の研磨工程で研磨停止層として使用される。タングステン層は、タングステンの層をライン４４及び４５とスペーサ４６の上にスパッタリング又は蒸着させ、次に、スペーサ４６の上に重なる部分をエッチングで除くことにより形成される。タングステン層は、スペーサ４６を画成するため使用されたフォトレジストが除去される前に形成される。この場合、タングステン層は、フォトレジスト縞と金属ライン４４及び４５の上に堆積させられる。金属ラインの上にあるフォトレジスト縞の上部は、簡単な研磨工程によって除去され、フォトレジストの残りの部分は通常の剥離（ストリッピング）によって取り除かれる。
【００４２】
電源基板４０の裏面は、好ましくは、基板４０をベース基板１１０へ接着させる後の工程に備えて、２００オングストロームのクロム層のような粘着層で被覆される。
【００４３】
［アライメント基板］
アライメント基板５０は、ソー切断によってシリコンウェーハから製作される。切断前に、アライメントマーク５１及びｃｕ案内マークが適当な数の材料及び工程を用いて表面に形成される。
【００４４】
［基板選別］
各基板２０−５０は、珪素（Ｓｉ）、アルミナ（Ａｌ2Ｏ3）、或いは、その他の適当な材料を含む。チップ４との熱的不整合を低減させるため、基板２０−５０及びベース基板１１０は、好ましくは、略等しい熱膨張率を有する。シリコンチップ４の場合、基板２０−５０及びベース基板１１０は珪素を含有し、ガリウム−砒素（ＧａＡｓ）チップ４の場合、基板２０−５０及びベース基板はアルミナを含有する。コンデンサ基板２０及び電源基板４０は、金属基板により構成ししてもよい。終端抵抗３２に関連した寄生容量を減少させるため、抵抗基板３０は、好ましくは、比較的小さい誘電率を有する誘電材料の上部に製作される。堆積又は酸化によってシリコン基板ン表面に簡単に形成される二酸化珪素は、比較的小さい誘電率を有する。
【００４５】
［基板の相互連結］
ライン１２１は、左側電源基板４０の右側電源片を、左側チップ４のパッドと、さらに、左側コンデンサ基板２０の外側電極へ接続する。ライン１２２は、左側電源基板４０の左側電源片を、左側チップ４の中心パッドと、さらに、左側コンデンサ基板２０の中心電極へ接続する。かくして、ライン１２１及び１２２は、左側電源基板４０の二つの片を、対応した左側コンデンサ基板２０の中心電極へ接続し、さらに、これらのコンデンサの端子を対応した最も左側のチップ４のパッドへ接続する。金属ライン１２３及び１２４は、左側電源基板の代わりに中心電源基板４０を使用し、最も左側のコンデンサ基板の代わりに最も右側のコンデンサ基板を使用することにより、最も右側のチップ４に対し類似した相互連結を実現する。ライン１２１及び１２３は、アース電位電力をチップ４へ供給し、ライン１２２及び１２４は電源電位をチップ４へ供給する。
【００４６】
ライン１２３は、誘電体層１１２の上部に沿って左側へ延ばされ、誘電体層１１３〜１１６を通る縦型バイアによって最も左側のチップ４へ繋がり、最も左側の抵抗基板３０上の二つの抵抗へ繋がり、最も左側のコンデンサ基板２０の外側電極へ繋がる。
【００４７】
信号ライン１３１及び１３２は、最も左側のチップ４の各信号パッドを、最も左側の抵抗基板３０上の二つの抵抗の対応した端子へ接続する。これら二つの抵抗のもう一方の端子は、ライン１２３へ接続される。信号ライン１３１及び１３２は、他のチップのパッドにも接続される（図８の断面図の外側で配線される）。信号ライン１３３及び１３４は他のチップ４へ配線され、対応した端子への接続が行われる。信号ライン１３３〜１３４と類似した信号ラインが図８の最も右側のチップに対しても存在するが、図８の断面図には示されていない。
【００４８】
図８における最も右側の抵抗基板の二つの抵抗に接続された対応した信号ライン１３１−１３２を図示する代わりに、二つの抵抗の端子を接続する制御ライン１２６が示されている。これらの二つの抵抗のもう一方の端子は、ライン１２５を介して最も右側の電源基板４０のアース片に接続される。これらの抵抗は、最も右側のチップ４上のチップ相互連結パッドと、モジュール１０の上部表面上の対応した相互連結パッドとの間ではんだ接合を溶融すべく、最も右側のチップ４に下にある領域を加熱するため使用される。図８の断面図の外側で、制御ライン１２６は、最も右側の抵抗基板３０上の付加抵抗に接続される。層１２６の電流伝搬能力が制限されている場合、加熱用抵抗は直列に配線され、或いは、直列された抵抗の組み合わせが並列に配線され、ライン１２６上の電圧は、同じ電力放散を維持したままライン１２６の電流を減少させるため上昇される。加熱用抵抗は最も右側のチップ４のある部分の下だけに設けられるが、これらの抵抗によって発生された熱は、金属及び誘電体ラインを通ってチップ４の他の部分へ伝達される。屡々、アース面が誘電体層１１２〜１１５の一つの層に配置され、信号ライン用のインピーダンス制御された経路が得られる。アース面は、加熱用抵抗の真下には無いチップの他の部分へ熱を伝達するための対流表面を形成する。図８において、ライン１２３及び１２５は、アース電位を伝搬し、アース面を形成するため一つに併合してもよい。
【００４９】
［モジュール組立］
図７には、本発明による基板２０、３０及び４０がベース基板１１０上に組み立てられた本発明によるマルチチップモジュール１０の一実施例の部分平面図が示されている。同図には、コンデンサ基板２０と抵抗基板３０が交互に入れ替わる４行の交番基板が示されている。二つの行が隣接し、二つの電源基板４０によって接合される。残りの二つの行は、同様に電源基板によって接合される。ジグザグ状の行を有する配置のような他の配置でも構わない。モジュールの組立は、小型基板２０〜５０をベース基板１１０に対して位置決めする工程（１）と、小型基板２０〜５０をベース基板１１０に接着する工程（２）と、小型基板２０〜５０の間のギャップを充填する工程（３）とを含む汎用的な工程により構成される。これらの汎用的な各工程は後述される。
【００５０】
接着工程及びギャップ充填工程で使用される材料は、分解生成物、或いは、気体状の生成物を形成することなく、後続の処理工程における温度に耐える必要がある。分解生成物と、その他の気体状生成物は、小型基板２０〜５０の上に形成された誘電体層及び金属層の下側に気泡を形成する可能性がある。このような気泡の体積は、温度に応じて変化し、後段の処理工程中に不均一な表面を生成する。ポリイミド原材料は、粘着性があり、ポリイミド層を形成するため硬化されたとき、分解することなく、５００℃以上の温度に耐える。基板２０〜５０は、基板の表面間に有意なサイズの気泡を生じさせることなく、ベース基板１１０に接着されるべきである。このような気泡は、後続の高温処理工程中に破裂し、気泡の上にある小型基板を隆起させ、場合によっては、小型基板上に形成された金属ラインを損傷する可能性がある。
【００５１】
［基板位置決め工程］
市販されている表面実装機器及びフリップ・チップ・ボンディング機器は、ベース基板１１０上に直接、或いは、引き続いてベース基板１１０と合わされるトランスファー・シャトル・プレートの上に部品を位置決めするため使用される。この位置決めの目的のため、アライメントマークが基板及び／又はベース基板（又はシャトル・プレート）に設けられる。表面実装機器、フリップ・チップ・ボンディング機器、或いは、専用整列器は、所望の位置に対し±２μｍ乃至±５μｍの範囲内で部品を配置することができる。このような機器は、本発明によるモジュール型マルチチップモジュールを製作する際に、小さい端子をもつ抵抗基板及びコンデンサ基板を容易に使用できるようにする。
【００５２】
実装機器は非常に有用であるが、抵抗基板及びコンデンサ基板上の端子が大きい小型モジュールの場合（端子サイズは２平方ミリメートル以上のオーダーである場合）、手作業位置決め方法を使用してもよい。この点に関して、電源基板４０は、図７に示されるように、行に沿って部品の適切な水平方向アライメントを実現し、角度が付けられた、或いは、Ｌ字型の基板５０が適切な垂直方向アライメントを実現するため利用される。アライメント基板５０は、最初、裏向きに置かれ、次に、隣り合う電源基板４０が置かれ、次に、コンデンサ基板と抵抗基板の行が置かれる。基板は、好ましくは、基板が配置された後に除去される取り外し可能なスペーサを用いて互いに離される。基板を取り扱うため、通常の真空ハンドリング・ワンドを使用してもよい。
【００５３】
別の位置決め方法において、部品は、最初に、シャトル・プレートの表面に裏返しにして置かれる。シャトル・プレートは、各部品が手動で正しい位置に精密にセットできるように、基板毎に形成された窪みを有する。シャトル・プレートは、小型基板の場所を定めるため、はんだバンプ、或いは、ワイヤ・ボンド・ボールの行が表面に形成される。シャトル・プレートは、真空が解放されるまで、小型基板を正しい位置で確実に保持する真空ポートを有する。この場合、真空ポートが配置後の小型基板を確実に保持するので、部品はフリップ・チップ機器又は表面実装機器を用いて裏向きに配置される。小型基板がシャトル・プレートに配置された後、ベース基板１１０がシャトル・プレート上に裏向きにして配置されるので、シャトル・プレートの表面は基板２０、３０及び４０の裏面と接触する。シャトル・プレート及びベース基板１１０は、一体として保持され、１８０°ひっくり返され、右側を上にしてベース基板１１０が配置される。シャトル・プレートは、次に取り除かれる。シャトル・プレートが真空保持ポートを有する場合、シャトル・プレートは、ベース基板１１０上に裏向きに配置される。何れの場合でも、シャトル・プレートと、ベース基板の重ね合わせは、気泡の形成を最小限に抑えるため、真空環境下で行われる。シャトル・プレートは、フリップ・チップ機器や表面実装機器を必要とすることなく、高精度で配置された多数の小型基板２０〜５０を用いて、大型モジュールを製作することができる。
【００５４】
［接着工程］
基板２０〜５０は、多数の方法を用いてベース基板１１０へ接合される。その中の一つの方法は、セルフ・プライミング性の流体化されたポリイミド原料を利用し、このポリイミド原料は、約２０μｍの硬化した厚さを達成する厚さまでベース基板１１０上で層１１１（図８）として覆われ、次に、一部が粘着性の状態になるまで部分的にソフトベーク処理される。セルフ・プライミング性原料が使用されない場合、粘着促進層が予め形成される。小型基板は、次に、ソフトベーク処理された原料層１１１の上部に、上述のいずれかの配置方法を用いて配置される。トランスファー・シャトルを使用し、部品を真空環境化で合わせる配置方法は、この接着方法と共に利用される。層１１１の部分ソフトベーキングは、小型基板２０〜５０の高さ配置をより均一にすることを保証し、粘着層１１１から除去されるべき溶媒の量を減少させ、（部品が実質的に真空下で組み合わされない場合に）小型基板の下に閉じ込められる空気の量を減少させる。小型基板が層１１１の上に載せられた後、小型基板は、好ましくは、層１１１と確実に接触するように真空環境で層１１１へ押し付けられる。平板上に取り付けられたクッションパッドをこの工程のため使用してもよく、化学機械研磨処理で使用されるソフト研磨パッドをクッションパッドとして使用できる。クッションパッドは、小型基板の高低差と、ベース基板１１０の不均一性とを許容し、各小型基板が層１１１へ押し込まれることを保証する。
【００５５】
シャトル・プレート位置決め方法が使用されるとき、粘着層のソフトベーキング処理は省略され、ベース基板１１０は、液体化原料層１１１がベース基板１１０に形成された直後に、基板２０〜５０と組み合わされる。これは、好ましくは、実質的に真空環境で行われる。これにより、ポリイミド原料が液体化状態である間に、基板２０〜５０と接触させられるので、粘着状態で接触させられるときよりも多数の接点が形成される。
【００５６】
次に、組立体が、液体化ポリイミド原料層１１１内の残りの溶媒を除去し、次に、ポリイミド原料を硬化させるため段階的に加熱される。この硬化工程は、典型的に、水蒸気を発生する。加熱工程の時間及び温度は、接着剤の製造元から与えられる。加熱工程の時間は、溶媒及び小型基板の下側からの水蒸気の拡散時間を考慮するため、製造元によって与えられた時間よりも延長される。組立体は、溶媒及び水蒸気の放出を促進し、小型基板２０〜５０の裏側でのエアーポケットのサイズを最小限に抑えるため、実質的に真空で加熱される。表面に排気溝が形成されたプレートが、エアーポケットを防止し、放出ガスによって基板の位置が乱されないように基板２０〜５０の上部に設けられる。硬化性ポリイミドは、好ましくは、基板２０〜５０及びベース基板１１０の熱膨張率（ＣＴＥ）に近い熱膨張率を有する。珪素の熱膨張率に近い熱膨張率を有するポリイミドは、DuPont及び日立ケミカルズから入手可能である。
【００５７】
別の取り付け方法として、流体化ポリイミド原料が、好ましくは、各小型基板の中心への精密にサイズが調整された滴下の形で、基板２０〜５０の裏面に塗布され、次に、基板はベース基板１１０へ押し付けられる。各小型基板は、別々に配置され、小型基板間の高低差を最小限に抑えるべく、単位面積当たり一定の力で押される。別のアプローチとして、小型基板は、個別に部分的に押され、好ましくは、真空環境下で、平坦なプレートに取り付けられたクッションパッドを用いて全体としてベース基板１１０へ完全に押し込まれる。このアプローチは、シャトル・プレート位置決め方法の場合により良く機能する。その理由は、ベース基板１１０が短時間でシャトル・プレートと組み合わされ得るので、接着剤滴下が短時間の間に予め位置決めされた全ての基板に塗布され得るからである。何れのアプローチでも、ギャップ６０は、取り付けられている基板の下側から余分な材料が押し出すことができる。流体化原料は、次に、ソフトベーク処理され、好ましくは、上部にカバープレートを載せて真空下で硬化される。これらの取り付け方法は、原料を部分的にソフトベーク処理する方法によって得られる粘着性よりも優れた粘着性を小型基板２０〜５０とベース基板１１０との間に生じさせる。その理由は、流体化原料が、部分的にソフトベーク処理された層よりも低い粘度を有し、より多数の接点を小型基板との間に作成し得るからである。
【００５８】
両方の汎用的な接着方法を併用してもよい。特に、薄いポリイミド原料層は、ベース基板上に形成され、粘着状態までソフトベーク処理され、流体化ポリイミド原料の小さい液滴が取り付け前の各基板２０〜５０に塗布される。
【００５９】
［ギャップ充填工程］
接着剤の場合と同様に、小型基板間のギャップ６０は、後続の工程で生成物を分解することなく、或いは、ガス状生成物を形成することなく、後続の処理温度に耐えることができ、かつ、気泡の形成を最小限に抑えることができる材料で充填されるべきである。ポリイミド材料は、既に説明した通り、この要求条件を最も良く充たす材料である。しかし、通常のポリイミドは、高信頼性膜を形成する時間に最大で約２０μｍ乃至４０μmの厚さだけ被覆され、ソフトベーク処理される。そのため、深さが５００μm乃至１０００μm以上に達する小型基板の間のギャップを充填することは困難である。５００μmの深さのギャップは、１３乃至２５回のポリイミド層形成工程によって充填する必要があり、各形成工程には硬化工程が含まれる。さらに、ポリイミドがベース基板及び小型基板の熱膨張係数に近い熱膨張係数をもたない場合、数層の硬化ポリイミド層の積み重ねによって、小型基板に大きな接線応力が発生する。その上、一部の処理工程のコストは高い。
【００６０】
これらの問題点は、薄い堆積ポリイミド層と、粉末状充填ポリイミド組成物の２層以上のスクリーン印刷層との組み合わせを用いることによって解決される。ステンシル印刷層を使用してもよい。薄いポリイミド層を形成するため、液体化ポリイミド原料の層は、（ソフトベーク後の測定量で）１０μｍ乃至２５μmの厚さまでスピンコーティング（或いは、噴霧）され、堆積層中又は堆積層の下に生じる気泡のサイズと数を減少させるため真空下に晒され、次に、溶媒を除去するためソフトベーク処理され、原料をイミド化するため硬化される。ポリイミド原料は、好ましくは、（高い溶媒濃度に対応した）低粘度を有し、気泡の減少を促進させる。この層は、小型基板の裏側にある気泡を充填し、後続のスクリーン印刷（又は、ステンシル印刷）工程のためにギャップの底壁の表面をより滑らかにする。ベース基板１１０及び小型基板２０〜５０によって形成された複合基板は、気泡の数及びサイズを更に減少させるため、ソフトベーキング工程及び硬化工程中に真空下に置かれる。セルフ・プライミング性ポリイミド原材料が好ましい。原材料がセルフ・プライミング性ではない場合、粘着促進剤の層が、好ましくは、液体化原料層を堆積する前に堆積される。
【００６１】
次の工程では、粉末状充填ポリイミド原材料がギャップへスクリーン印刷若しくはステンシル印刷される。スクリーン若しくはステンシルは、ギャップのパターンに対応したパターンを有する。第１の粉末状充填原材料の層の望ましい目標は、約３００μmのギャップ深さを埋めることである。これは、５乃至９体積部の粉末状フィラーと、１体積部のポリイミド原料（たとえば、ポリアミック酸）と、適当な量の流体化用溶媒とを含有する組成物を用いることによって実現される。この組成物は、スクリーン若しくはステンシルによって定められるようなギャップの先端を越えるレベルまで、ギャップにスクリーン印刷若しくはステンシル印刷され、気泡を除去するため、真空下で（粘度を下げるために）適度に上昇した温度で約半時間乃至１時間に亘って静置される。複合基板は、次に、溶媒を除去するため、好ましくは、真空下でソフトベーク処理される。組成物中の溶媒の量は、スクリーン処理された層の厚さがソフトベーキング後に約３００μｍまで縮む程度に選択される。組成物中の溶媒の量は、一般的に、４体積部乃至７体積部である。低粘性溶媒及びポリイミド原料が好ましい。粉末状フィラーは、好ましくは、ベース基板１１０及び小型基板２０〜５０の熱膨張率と略等しい熱膨張率を有する。粉末状フィラーは、ベース基板１１０及び小型基板２０〜５０が珪素を含むとき、好ましくは、粉末状シリコン若しくは粉末状ポリイミドを含有する（その低い熱膨張率は、３ｐｐｍ乃至５ｐｐｍである）。第１の粉末状充填層は、（後の層の硬化よりも）比較的高い温度で硬化し、複合基板は、小型基板の上部に残された余分な材料を除去するため、第１のスクリーニング（又はステンシリング）処理によって簡単に研磨される。
【００６２】
１層以上の付加的な粉末状充填層が同様に形成され、ギャップが充填されるまで硬化される。これらの層は、第１の組成物よりも高い粘性を有する粉末状充填組成物を用いて形成される。通常、ギャップの深さが５００μｍであるとき、１層又は２層の付加的な粉末状充填層が必要になる。図９には、２層の粉末状充填層が形成、硬化された後に、充填されたギャップ６０が示されている。同図には、薄いポリイミド層１６０と、２層の粉末状充填層１６１及び１６２が示されている。材料をギャップへスクリーン印刷（又は、ステンシル印刷）することにより、厚い、均一なポリマー層が複合基板の表面全体に形成されることが防止され、このような厚い層を硬化させることによって生じる応力が回避される。材料充填用ギャップ６０のボディは、最も低い小型基板の上部表面から少なくとも５０μｍの範囲内に入り、好ましくは、より狭い範囲に収まる。
【００６３】
ギャップが充填された後、上述のように、緩衝層及び研磨停止層の基板が小型基板の上部層に導入されているならば、小型基板の上部に残された余分の材料を取り除き、小型基板間の高低差を小さくするために、たとえば、化学機械研磨によって表面が研磨される。誘電体層１１２〜１１６、金属ライン１２１〜１２６、金属ライン１３１〜１３４、及び、チップ相互連結パッドは、通常の方法で形成される。層１１２は、比較的厚く製作され、依然として残された小型基板間の高低差を補償するためプレーナー化される。本願と同一人によって譲受されたBeilin他による発明の名称が"Methods of Planarizing Structures on Wafers and Substrates by Polishing"である米国特許出願第08/717,266号に記載されたバイア及び相互連結方法が、金属ライン、バイア、及び、誘電体層１１３〜１１６を形成するため使用される。層１１２〜１１６は、好ましくは、ポリイミドを含み、金属ラインは、好ましくは、クロム／銅／クロムの多層組成物を含む。ポリイミド層１１３〜１１６の厚さは、典型的に、１０μｍ乃至１５μｍである。銅層の厚さは、約２μｍ乃至５μｍであり、銅層は優れた導電性を示す。クロム層は、約２００オングストローム乃至４００オングストロームの厚さがあり、銅とポリイミドの間に優れた粘着性を生じる。小型基板２０〜４０へのバイアアパーチャは、プラズマエッチング若しくはレーザードリル加工によって容易に製作される。バイアアパーチャは、次に、薄いクロム層をスパッタリングし、次に、フォトレジストマスクを通して銅材料を電気めっきすることにより、導電性材料によって充填される。
【００６４】
ギャップ６０及び層１１１における硬化材料は、ポリイミド層１１２〜１１６の硬化中に水蒸気を放出する傾向がある。この水蒸気の量を最小限に抑えるため、層１１１、１６０、及び、１６１〜１６２は、層１１２〜１１６の温度、たとえば、３５０℃よりも高い最終温度、たとえば、３８０℃乃至４００℃まで硬化させられる。
【００６５】
本発明の一実施例において、電源基板４０は、研磨層１１２用の研磨停止層として作用する。この目的のため、電源基板は、基板２０、３０及び５０の最高許容レベルよりも僅かに高いレベルになるように製作され、タングステン（Ｗ）のような研磨停止材料で被覆された金属トレースの部分を有する。好ましい実施例において、電源基板は、共通基板又はウェーハから製造されるので、実質的に同じ高さの電源基板４０を比較的簡単に製造できるようになる。このような共通基板上に形成された電力バー層は、研磨停止層で被覆される前に、たとえば、機械研磨（ＭＰ）或いは化学機械研磨（ＣＭＰ）などによって、共通面まで研磨される。
【００６６】
上述の通り、本発明は、例示された実施例に関して具体的に説明されている。しかし、この開示内容に基づいて、本発明の範囲内に含まれる多様な代替、置換及び適応をなし得ることが認められる。本発明は、現在最も実際的であり、かつ、好適であると考えられる実施例と共に説明されているが、本発明は、これらの実施例に関して記載された事項に限定されるものではなく、特許請求の範囲に記載された事項の範囲内に含まれる多様な置換物及び均等物を包摂することが意図されていることに注意する必要がある。
【００６７】
以上の説明に関して更に以下のような態様が考えられる。
【００６８】
（付記１）  上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面には、上記副基板の上記上面に第１の端子及び第２の端子を有するディスクリートコンデンサが形成され、
上記副基板の上記側面の間に設けられた複数のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリートコンデンサの対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して一つのディスクリートコンデンサの一方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された別の１本のバイアを介して上記一つのディスクリートコンデンサの他方の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの別の一つに接続された第２の電源ラインと、
をさらに具備する多層相互連結モジュール。  （１）
（付記２）  上記副基板の中の一つは、第１の端子及び第２の端子を有する抵抗が上記副基板の上記上面に形成され、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された信号ラインを更に有する、付記１記載の多層相互連結モジュール。  （２）
（付記３）  上記副基板の中の一つには、上面に第１の電源片が形成されている電源基板が設けられ、
上記第１の電源ラインは、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１の電源片に接続されている、付記１記載の多層相互連結モジュール。  （３）
（付記４）  上記電源基板は、上記電源基板の上記上面に形成された第２の電源片を更に有し、
上記第２の電源ラインは、上記第１の誘電体層を通して形成された１本のバイアを介して上記第２の電源片に接続されている、付記３記載の多層相互連結モジュール。
【００６９】
（付記５）  上記副基板の中の一つは、上記副基板の上記上面に形成され、第１の端子及び第２の端子を有する抵抗を含み、
少なくとも１層の上記誘電体層に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続されている信号ラインをさらに具備してなる付記３記載の多層相互連結モジュール。
【００７０】
（付記６）  上記第１の電源ラインは、上記第１の誘電体層を通して形成された１本のバイアを介して上記抵抗の上記第２の端子に接続されている、付記５記載の多層相互連結モジュール。
【００７１】
（付記７）  複数の集積回路チップが、上記集積回路チップの上面が上記副基板の上記上面と対向するように、上記チップ接続パッド上に搭載されている、付記１記載の多層相互連結モジュール。
【００７２】
（付記８）  上記副基板は上記多層相互連結モジュールを組み立てる前に試験されている、付記１記載の多層相互連結モジュール。
【００７３】
（付記９）  ポリマー材料の上記ボディは少なくとも一つの副基板から５０μｍの範囲内に設けられている、付記１記載の多層相互連結モジュール。
【００７４】
（付記１０）  ポリマー材料の上記ボディはポリイミドフィラー材料を含む、付記１記載の多層相互連結モジュール。
【００７５】
（付記１１）  上記第１の誘電体層は、上記副基板の上記上面及びポリマー材料の上記ボディの上に堆積された流体化ポリイミド原料から形成される、付記１記載の多層相互連結モジュール。
【００７６】
（付記１２）  上記付加的な誘電体層は流体化ポリイミド原料から形成され、２０μｍ未満の厚さを有する、付記１記載の多層相互連結モジュール。
【００７７】
（付記１３）  上記副基板は、上記主基板の上記上面の上に形成されたポリイミド層によって上記主基板へ取り付けられている、付記１記載の多層相互連結モジュール。
【００７８】
（付記１４）  上面を有する主基板と、
上面、底面、及び、上面と底面の間の少なくとも一つの側面を有し、上記底面が上記主基板の上記上部面に取り付けられた複数の副基板とを具備する、複数の集積回路チップを相互連結する多層相互連結モジュールであって、
少なくとも一つの上記副基板の上面には、上記副基板の上記上面に第１の端子及び第２の端子を有するディスクリート抵抗が形成され、
上記副基板の上記側面の間に設けられた複数のギャップと、
上記ギャップに形成され、上記主基板の上記上部面を超える上面を有するポリマー材料のボディと、
上記副基板の上記上面と上記ポリマー材料の上記ボディの上に形成された第1の誘電体層と、
上記第１の誘電体層を通して形成され、一つのディスクリート抵抗の対応した端子に接続されている少なくとも２本のバイアを含む複数のバイアと、
上記第１の誘電体層の上に形成され、少なくとも２本のバイアが内部に形成された１層以上の付加的な誘電体層と、
複数の集積回路チップへの相互連結用として最上部の付加的な誘電体層の上に形成された複数のチップ接続パッドと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記ディスクリート抵抗の中の第１のディスクリート抵抗の上記第１の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された信号ラインと、
少なくも一つの上記誘電体層の上に形成され、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１のディスクリート抵抗の上記第２の端子に接続され、上記付加的な誘電体層の中の１層を通して形成された少なくとも１本のバイアを介して上記チップ接続パッドの一つに接続された第１の電源ラインと、
をさらに具備する多層相互連結モジュール。  （４）
（付記１５）  上記副基板の中の一つには、上面に第１の電源片が形成されている電源基板が設けられ、
上記第１の電源ラインは、上記第１の誘電体層を通して形成された１本のバイアを介して上記第１の電源片に接続されている、付記１４記載の多層相互連結モジュール。
【００７９】
（付記１６）  複数の集積回路チップが、上記集積回路チップの上面が上記副基板の上記上面と対向するように、上記チップ接続パッド上に搭載されている、付記１４記載の多層相互連結モジュール。
【００８０】
（付記１７）  上記副基板は上記多層相互連結モジュールを組み立てる前に試験されている、付記１４記載の多層相互連結モジュール。
【００８１】
（付記１８）  ポリマー材料の上記ボディは少なくとも一つの副基板から５０μｍの範囲内に設けられている、付記１４記載の多層相互連結モジュール。
【００８２】
（付記１９）  ポリマー材料の上記ボディはポリイミドフィラー材料を含む、付記１４記載の多層相互連結モジュール。
【００８３】
（付記２０）  上記第１の誘電体層は、上記副基板の上記上面及びポリマー材料の上記ボディの上に堆積された流体化ポリイミド原料から形成される、付記１４記載の多層相互連結モジュール。
【００８４】
（付記２１）  上記付加的な誘電体層は流体化ポリイミド原料から形成され、２０μｍ未満の厚さを有する、付記１４記載の多層相互連結モジュール。
【００８５】
（付記２２）  上記副基板は、上記主基板の上記上面の上に形成されたポリイミド層によって上記主基板へ取り付けられている、付記１４記載の多層相互連結モジュール。
【００８６】
（付記２３）  マルチチップモジュールを製造する方法であって、
予備試験され、表面に端子を有する複数のコンデンサ基板を、ポリイミド原材料の粘着層を含むベース基板に取り付け、次に、上記粘着層を硬化させる工程と、
上記コンデンサ基板の間のギャップを、ポリイミド原料を含むフィラー材料で充填し、次に、上記フィラー材料を硬化させる工程と、
上記充填されたギャップ及び上記コンデンサ基板を研磨する工程と、
上記ギャップの上面及び上記コンデンサ基板の上面の上にポリイミド原料を含む第１の誘電体層を形成し、次に、上記第１の誘電体層を硬化させる工程と、
上記第１の誘電体層の上面がより平坦化されるよう上記第１の誘電体層を研磨する工程と、
上記第１の誘電体層を通り少なくとも一つのコンデンサ基板の上記端子へ達するバイアを形成する工程と、
少なくとも１本のバイアに接続された少なくとも１本の金属ラインを有するパターン状の導電層を上記第１の誘電体層に形成する工程と、
１層以上の付加的な誘電体層を形成し、少なくとも一つの集積回路チップへの接続用のコネクションパッドを含むパターン状の導電層を上記付加的な誘電体層に形成する工程と、
を有する方法。  （５）
（付記２４）  上記粘着層及び上記フィラー材料は３５０℃を超える温度で硬化される、付記２３記載の方法。
【００８７】
【発明の効果】
本発明のマルチチップモジュールにおいて、小型のコンデンサ基板は、非常に短い経路及び非常に小さいインダクタンスを集積回路チップへ与えるため、対応した集積回路チップの下側に配置される。同様に、小型の抵抗基板は、ＩＣチップの相互連結パッドにある所望の信号終端の点の近くに配置される。小型の基板は、非常に少ない寄生容量と寄生インダクタンスしか導入しない技術で抵抗を実現することを可能にさせる。また、コンデンサ及び抵抗は、集積回路チップの下側にあるので、モジュールの貴重な表面積を占有しない。この配置によって、より高密度の集積回路チップをマルチチップモジュールの表面に形成できるようになる。
【図面の簡単な説明】
【図１】コンデンサ部品及び抵抗部品が相互連結基板の表面に搭載された先行技術による相互連結基板の部分断面図である。
【図２】先行技術による表面実装デバイスの斜視図である。
【図３】本発明による小型コンデンサ基板の斜視図である。
【図４】図３に示された本発明による基板コンデンサの垂直方向に拡大された部分断面図である。
【図５】複数の抵抗が上に形成された本発明による基板小型抵抗の斜視図である。
【図６】本発明による電源構造体の斜視図である。
【図７】本発明によるベース基板へ取り付けられた本発明による例示的な部品の部分平面図である。
【図８】本発明により構築されたマルチチップモジュールの垂直方向に拡大された部分断面図である。
【図９】本発明により充填されたギャップの断面図である。
【符号の説明】
１０    マルチチップモジュール
２０    小型コンデンサ基板
２２    ベース基板
２４    第１の電極層
２６    誘電体層
２８    上層
３０    小型抵抗基板
３２    抵抗
３３    第１の端子
３４    第２の端子
３５    抵抗材料
４０    電源基板
４２    長方形基板
４４，４５    金属ライン
４６    誘電体スペーサ
５０    角付き基板（アライメント基板）
５１    アライメントマーク
６０    ギャップ
１１０    ベース基板
１１１    接着剤
１１２，１１３，１１４，１１５，１１６    誘電体層
１２１，１２２，１２３，１２４，１２５    金属ライン
１２６    制御ライン
１３１，１３２，１３３，１３４    信号ライン
１６０    ポリイミド層
１６１，１６２    粉末状充填層
【図１】
0004268339.tif 000002
【図２】
0004268339.tif 000003
【図３】
0004268339.tif 000004
【図４】
0004268339.tif 000005
【図５】
0004268339.tif 000006
【図６】
0004268339.tif 000007
【図７】
0004268339.tif 000008
【図８】
0004268339.tif 000009
【図９】
0004268339.tif 000010