(57)【特許請求の範囲】
【請求項１】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
転送対象のデータ群のうち最大値を示すデータを検出する処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる検出手段と、
前記検出手段が検出した前記最大値を示すデータを構成する複数ビットのうち０でない最上位のビット位置を特定し、当該最上位のビット位置よりも上位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とするデータ転送回路。
【請求項２】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算手段と、
前記計算手段による前記論理和演算の結果を構成する複数ビットのうち０でない最上位のビット位置を特定し、当該最上位のビット位置よりも上位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とするデータ転送回路。
【請求項３】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算手段と、
前記計算手段による前記論理和演算の結果を構成する複数ビットのうち０でない最下位のビット位置を特定し、当該最下位のビット位置よりも下位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とするデータ転送回路。
【請求項４】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算手段と、
前記計算手段による前記論理和演算の結果を構成する複数ビットのうち０でない最上位のビット位置と０でない最下位のビット位置とを特定し、当該最上位のビット位置よりも上位の位置におけるビットと当該最下位のビット位置よりも下位の位置におけるビットとを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記最上位のビット位置、前記最下位のビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とするデータ転送回路。
【請求項５】
前記データ転送回路は、ＤＭＡ回路を更に含むことを特徴とする請求項１乃至４の何れか１項に記載のデータ転送回路。
【請求項６】
前記データ群は、画素データ、若しくは当該画素データに対して変換符号化を施すことで生成される変換係数を含むことを特徴とする請求項１乃至４の何れか１項に記載のデータ転送回路。
【請求項７】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路が行うデータ転送方法であって、
転送対象のデータ群のうち最大値を示すデータを検出する処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる検出工程と、
前記検出工程で検出した前記最大値を示すデータを構成する複数ビットのうち０でない最上位のビット位置を特定し、当該最上位のビット位置よりも上位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定工程と
を備えることを特徴とするデータ転送方法。
【請求項８】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路が行うデータ転送方法であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算工程と、
前記計算工程による前記論理和演算の結果を構成する複数ビットのうち０でない最上位のビット位置を特定し、当該最上位のビット位置よりも上位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定工程と
を備えることを特徴とするデータ転送方法。
【請求項９】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路が行うデータ転送方法であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算工程と、
前記計算工程による前記論理和演算の結果を構成する複数ビットのうち０でない最下位のビット位置を特定し、当該最下位のビット位置よりも下位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定工程と
を備えることを特徴とするデータ転送方法。
【請求項１０】
複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路が行うデータ転送方法であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算工程と、
前記計算工程による前記論理和演算の結果を構成する複数ビットのうち０でない最上位のビット位置と０でない最下位のビット位置とを特定し、当該最上位のビット位置よりも上位の位置におけるビットと当該最下位のビット位置よりも下位の位置におけるビットとを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記最上位のビット位置、前記最下位のビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定工程と
を備えることを特徴とするデータ転送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数ビットで表現されるデータによるデータ群を、所定の処理手段に出力するデータ転送装置及びその方法に関するものである。
【０００２】
【従来の技術】
現在、一般的に用いられているＪＰＥＧなどの画像符号化方式においては、画素値、あるいは、ＤＣＴ等の変換を行った後の係数値は、複数ビットからなる多値データとして扱われ、この多値データをハフマン符号化などの手法によって符号化処理が行われる。
【０００３】
これに対して、より高能率の符号化を目指して標準化の進められているＪＰＥＧ２０００など新しい画像符号化方式においては、画素値や係数値を、多値データとしてではなく、多値を構成する各ビット毎のプレーンに分解して符号化するビットプレーン符号化の採用が検討されている。ビットプレーン符号化の使い方としては、図２に示すように原画像２０の画素値をそのままビットプレーン符号化（２１）して符号化データ２２を生成する場合と、図３に示すように原画像３０の画素値をまずＤＣＴやWavelet変換などの変換符号化（３１）によって係数値に変換し、その係数値に対してビットプレーン符号化（３２）を行うことで符号化データ３３を生成する場合がある。
【０００４】
【発明が解決しようとする課題】
しかし従来の技術では、後述する問題があった。この問題を説明するために、従来のビットプレーン符号化の処理例を図４に示す。
【０００５】
図４の上段に示した４×４の画素値または係数値の配列４０をビットプレーン符号化する場合、画素値または係数値を表すためのビット数（ビット深さ）が、６ビットであるとすると、図４の中段、下段に示すように、多値配列を６つのビットプレーン（４１，４２，４３，４４，４５，４６）に分解することができる。ここで最上位のビットプレーン５（４１）をＭＳＢ、最下位のビットプレーン０（４６）をＬＳＢと呼ぶことがある。
【０００６】
各画素値または係数値を２進数で表記したときの各ビットは、各ビットプレーン中の同じ位置のビットの値となっている。例えば、配列４０に含まれる画素のうち、画素値１２の２進表記は、００１１００であるため、ビットプレーン５（４５）の左上の端のビット値は０、ビットプレーン４（４４）の左上のビット値は０、ビットプレーン３（４３）の左上のビット値は１、などとなる。
【０００７】
このように分解された各ビットプレーンについて、図４の矢印で示すように、ＭＳＢ側のビットプレーンから順番にビットデータをスキャンしながら符号化を行い、６つのビットプレーン全てを順に符号化することによって、ビットプレーン符号化が完了する。
【０００８】
ビットプレーン符号化は、高能率の符号化を可能にするが、これを実用しようとする際には次の問題が生じる。
【０００９】
図４の例をとると、上段に示した多値データ４０のままで符号化を行った場合、扱うデータシンボルの数は４×４＝１６個である。それに対し、ビットプレーン符号化の場合、ビットプレーン中の各ビットをデータシンボルとして扱うため、図４の中段、下段に示すように、データシンボルの数は、４×４×６＝９６個と、ビット深さ分だけ増えることになる。
【００１０】
両者において扱うデータの総ビット数は変わらないが、符号化処理は、データシンボル単位で行われるため、データシンボルの数が多いと、符号化処理の回数が増え、全体としての処理により時間がかかることになる。
【００１１】
図４の例では、上位２つのビットプレーン５（４１）、ビットプレーン４（４２）を構成するビット値は全て０であり、実質的に意味のあるビット（ビット値が１のビット）はビットプレーン３（４３）よりも下位のビットプレーンに含まれている。実際の画像符号化処理における画素値や係数値においても、処理されるデータのダイナミックレンジが、データの格納領域のビット深さに比べて小さく、いくつかの上位ビットプレーンが全て０であるという状況はしばしば起こり、図４に示すようなケースは一般的である。これは、データの格納領域のビット深さが、画素値あるいは係数値の最大値に合わせて設定されていることや、ハード的なメモリ構成の都合から８ビット等大きな単位でしかビット深さが設定できないことから起こる。
【００１２】
本発明は以上の問題点に対して鑑みてなされたものであり、ビットプレーンの符号化において、符号化対象のビットプレーンを選択し、この選択されたビットプレーンのみに対して符号化を行うことで、前記ビットプレーンの符号化に要する時間を短縮することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の目的を達成するために、例えば本発明のデータ転送回路は以下の構成を備える。
即ち、複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
転送対象のデータ群のうち最大値を示すデータを検出する処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる検出手段と、
前記検出手段が検出した前記最大値を示すデータを構成する複数ビットのうち０でない最上位のビット位置を特定し、当該最上位のビット位置よりも上位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とする。
【００１４】
本発明の目的を達成するために、例えば本発明のデータ転送回路は以下の構成を備える。
即ち、複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算手段と、
前記計算手段による前記論理和演算の結果を構成する複数ビットのうち０でない最上位のビット位置を特定し、当該最上位のビット位置よりも上位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とする。
【００１５】
本発明の目的を達成するために、例えば本発明のデータ転送回路は以下の構成を備える。
即ち、複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算手段と、
前記計算手段による前記論理和演算の結果を構成する複数ビットのうち０でない最下位のビット位置を特定し、当該最下位のビット位置よりも下位の位置におけるビットを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記ビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とする。
【００１６】
本発明の目的を達成するために、例えば本発明のデータ転送回路は以下の構成を備える。
即ち、複数ビットで表現されるデータで構成されるデータ群を、ビット列の並びを変更することなく、第１のメモリから、ビットプレーン符号化プロセッサによる符号化用の第２のメモリに転送するデータ転送回路であって、
前記データ群を構成する各データにおいて同じビット位置に位置するビット群で構成されるビットプレーン毎に独立して行う論理和演算処理を、前記データ群の転送中に実行し、且つ前記転送の完了前に完了させる計算手段と、
前記計算手段による前記論理和演算の結果を構成する複数ビットのうち０でない最上位のビット位置と０でない最下位のビット位置とを特定し、当該最上位のビット位置よりも上位の位置におけるビットと当該最下位のビット位置よりも下位の位置におけるビットとを前記ビットプレーン符号化プロセッサによる符号化の処理対象外とする為に、前記最上位のビット位置、前記最下位のビット位置を示す符号を前記ビットプレーン符号化プロセッサに対して出力する特定手段と
を備えることを特徴とする。
【００１７】
【発明の実施の形態】
以下添付図面に従って、本発明を好適な実施形態に従って詳細に説明する。
【００１８】
［第１の実施形態］
図１に、本実施形態におけるＤＭＡ回路としてのデータ転送装置を含む符号化装置の概略構成を示す。
【００１９】
画素値、またはこの画素に対してウェーブレット変換などの直交変換を行った結果、生成される係数値の配列は、メインメモリ１６上に格納されている。この格納されている係数値配列は本実施形態におけるデータ転送装置としてのＤＭＡ回路１２によって、符号化処理用バッファメモリ１０に転送されてから、ビットプレーン符号化処理部１１（専用ハードウェアまたはＣＰＵ）によってビットプレーン符号化処理され、符号化データを生成する。なお、ビットプレーン符号化処理部１１の処理対象は画素値、もしくは上述の係数値のどちらでも良い。よって、以下ではビットプレーン符号化処理部１１における処理対象を単に（転送）データと呼称する。
【００２０】
ＤＭＡ回路１２は、メモリ１６とのインタフェースをとるバスインタフェース回路１３と、データ転送を制御する転送アドレス制御回路１５により構成されている。それに加えて、このＤＭＡ回路１２は、転送データを監視して、後述する最上位の有効ビットプレーンを検出する有効ビットプレーン検出回路１４を備えている。
【００２１】
ここで有効ビットプレーンについて説明する。
【００２２】
ひとつ以上の０でないビットを含むビットプレーンを以下、有効ビットプレーンと呼び、更にビットプレーンを上位から下位に向けて調べていったときに、有効ビットプレーンのうち最上位のビットプレーンを、以下、最上位の有効ビットブレーンとよぶ。また、すべてのビットが０であるビットプレーンを以下、無効ビットプレーンと呼ぶ。
【００２３】
ビットプレーン符号化処理部１１は、メインメモリ１６に格納されたデータがバスインターフェース回路１３を介して符号化処理用バッファメモリ１０に転送され終わった時点で、ＤＭＡ回路１２の有効ビットプレーン検出回路１４から有効ビットプレーンの開始位置を読み出し、読み出した開始位置に従って、無効ビットプレーンの符号化処理を省略して、有効ビットプレーンだけに対してのみ符号化処理を行う。
【００２４】
有効ビットプレーン検出回路１４の構成を図６に示す。
【００２５】
有効ビットプレーン検出回路１４は、バスインターフェース回路１３を介してメインメモリ１６から符号化処理用バッファメモリ１０に転送されるデータを監視し、その最大値を求める最大値回路６１と、最大値の２進値において最上位にある“１”の位置をエンコードするプライオリティエンコーダ６６によって実現することができる。
【００２６】
最大値回路６１は、転送データ６０と現時点での転送データの最大値６５（これまで転送された転送データの中での最大値）を比較器６３によって比較し、大きいほうをセレクタ６４で選択して新たな最大値として図不示の所定のメモリに保存する。なお、この図不示の所定のメモリ内には最初には０が格納されており、最初に比較したデータは必ず最大値としてこの所定のメモリに格納される。
【００２７】
この処理を繰り返し、メモリ１６から符号化処理用バッファメモリ１０にデータ転送が終了した時点で、転送されたデータの最大値を前述の所定のメモリに保持している。
【００２８】
この最大値を２進数表記したときに、最上位の“１”の位置が無効でない有効なビットプレーン開始位置であるため、プライオリティーエンコーダ６６は“１”の立っている位置をこの２進表記の上位からエンコードし、この位置を上述の通り特定し、有効ビットプレーンの開始位置６７（図５に示した例では、ビットプレーン３（５５）の位置）を出力する。
【００２９】
具体的なデータ値を例に取ると、上述の転送データ６０が、８ビットの１０進数で、１２，４，６，１２，１２，２４，１６，１２，１２，１２，１２，８，１６，１２，１２，１２の１６個だった場合、最大値回路６１によって、転送データの最大値２４が検出、保持される。１０進数の２４を８ビットの２進数で表すと、０００１１０００であるから、プライオリティエンコーダ６６は、最上位（ＭＳＢ）から調べて一番上位にある１の位置、この場合は、ＭＳＢから数えて４番目の１の位置をエンコードして出力する。すると、全転送データに対して、このＭＳＢから数えて４番目のビットよりも上位のビットは０であるから、ＭＳＢから数えて３番目までのビットプレーンは無効ビットプレーンとすることができる。よって、この無効ビットプレーンに対するビットプレーン符号化処理を省略することができる。
【００３０】
上の処理のフローチャートを図７に示す。なお、このフローチャートに従ったプログラムコードは図不示のＲＯＭなどにより格納され、有効ビットプレーン検出回路１４を制御するＣＰＵ等により読み出され、実行される。
【００３１】
ステップＳ７０１においてデータのうち最大値を上述の仕組みにより求める。そしてステップＳ７０２において、この最大値のデータを構成する各ビットを上位から（ＭＳＢから）調べる。ステップＳ７０３において、そのビットが１か否かを判断し、１であれば、ステップＳ７０４において、そのビットが上位から何ビット目であるかを特定し、最上位の有効ビットプレーンを特定し、以上の処理を終了する。一方、ステップＳ７０２において、０であった場合には、前記データを構成する全てのビットを調べる。
【００３２】
以上、本実施形態におけるデータ転送装置及びその方法により、全てのビットプレーンのうち、符号化を省略するビットプレーンを特定する事ができるで、その結果、符号化対象のビットプレーンの数を少なくすることができ、符号化に要する時間が短縮化される。
【００３３】
［第２の実施形態］
第１の実施形態では、無効ビットプレーンの検出処理として、上位のビットプレーンから下位のビットプレーンに向けて調べ、最上位の有効ビットプレーンを検出していたが、本実施形態では、下位のビットプレーンから上位のビットプレーンに向かって無効ビットプレーンの検出処理を行う。そしてその結果、最下位の有効ビットプレーンを特定し、結果的には、符号化対象のビットプレーンの数を少なくする。
【００３４】
なお本実施形態における符号化装置の構成は図１に示した構成と同じであるが、本実施形態におけるＤＭＡ回路１２の有効ビットプレーン検出回路１４は、メモリ１６から符号化処理用バッファメモリ１０への転送データを監視して、最下位の有効ビットプレーンを検出する。
【００３５】
又、本実施形態におけるビットプレーン符号化処理部１１は、メインメモリ１６に格納されたデータがバスインターフェース回路１３を介して符号化処理用バッファメモリ１０に転送され終わった時点で、ＤＭＡ回路１２の有効ビットプレーン検出回路１４から有効ビットプレーンの終了位置（上位ビットプレーンから符号化を行う場合）を読み出し、その値に従って、下位の無効ビットプレーンの符号化処理を省略して、有効ビットプレーンだけに対して符号化処理を行う。
【００３６】
又、本実施形態における有効ビットプレーン検出回路１４の構成を図８に示す。
【００３７】
有効ビットプレーン検出回路１４は、バスインターフェース回路１３を介してメインメモリ１６から符号化処理用バッファメモリ１０に転送されるデータを監視し、その全データの論理和値を求める論理和回路８１と、この全データの論理和結果において最下位にある“１”の位置をエンコードするプライオリティエンコーダ８４によって実現することができる。
【００３８】
図８において、転送データ６０は、論理和回路８１に入力され、転送データ６０全体に渡って論理和が取られる。論理和回路８１は、転送データの論理和値８３を図不示の所定のメモリに保持し、転送データ６０と論理和値８３の間のビット毎の論理和を、ビット毎の論理和演算回路８２で計算する。なお、この図不示の所定のメモリには始めに０が格納されており、予め初期化されている。
【００３９】
転送データ６０の論理和値８３は、プライオリティエンコーダ８４に入力され、最下位から上位に向かってビットを見ていった時の最初に１となるビットの位置をエンコードして出力する。その結果、プライオリティエンコーダ８４の出力は、最下位の有効ビットプレーン位置８５（図９の例ではビットプレーン１（９７））となる。
【００４０】
具体的なデータ値を例にとると、転送データが、８ビットの１０進数で、１２，４，６，１２，１２，２４，１６，１２，１２，１２，１２，８，１６，１２，１２，１２の１６個だった場合、論理和回路８２によって、全転送データの論理和値３０が検出され、前述の所定のメモリに保持される。１０進数の３０を８ビットの２進数で表すと、０００１１１１０であるから、プライオリティエンコーダ８４は、最下位から調べて最も下位にある１の位置、この場合は、ＬＳＢから数えて２番目の１の位置をエンコードして出力する。すると、全転送データに対して、このＬＳＢから数えて２番目のビットよりも下位のビットは０であるから、ＬＳＢから数えて１番目までのビットプレーンは無効ビットプレーンとして符号化処理を省略することができる。
【００４１】
以上の処理のフローチャートを図１０に示す。なお、このフローチャートに従ったプログラムコードは図不示のＲＯＭなどにより格納され、有効ビットプレーン検出回路１４を制御するＣＰＵ等により読み出され、実行される。
【００４２】
ステップＳ１００１において、データを参照し、ステップＳ１００２において、論理和演算を行う。ステップＳ１００３において、全てのデータに対する論理和演算を行ったか否かを判断し、行っていなかった場合にはステップＳ１００１に処理を戻し、再度、データを入力し、論理和演算を行う。
【００４３】
ステップＳ１００３において、全てのデータに対して論理和演算を行ったと判断した場合には、ステップＳ１００４に処理を進め、論理和結果の値を構成する各ビットを上述の通り参照し、ステップＳ１００５で最下位ビットプレーン位置を特定する。
【００４４】
以上、本実施形態におけるデータ転送装置及びその方法により、下位のビットプレーンから上位のビットプレーンに向かって無効ビットプレーンの検出処理を行い、最下位の有効ビットプレーンを特定することができた。その結果、第１の実施形態と同様に符号化対象のビットプレーンの数を少なくすることができた。
【００４５】
［第３の実施形態］
更にに第１，２の実施形態とは別の実施形態として本実施形態では、最上位の有効ビットプレーン、最下位の有効ビットプレーンの２つを検出することで、符号化対象のビットプレーンの数を第１，２の実施形態のデータ転送装置及びその方法による符号化対象のビットプレーンの数よりも少なくすることができるデータ転送装置及びその方法を示す。
【００４６】
なお本実施形態における符号化装置の構成は図１に示した構成と同じであるが、有効ビットプレーン検出回路１４の構成が異なりその構成を図１１に示す。
【００４７】
図１１に示した有効ビットプレーン検出回路１４は、図８に示した同回路に、第１の実施形態で用いたプライオリティーエンコーダ６６を図１１のように接続した構成を備える。つまり、最下位の有効ビットプレーンの位置を特定する構成については第２の実施形態で説明したものと同じである。
【００４８】
一方、最上位のビットプレーンの位置を特定する処理については、転送データの論理和値８３を構成するビットのうち、”１”の値を有する最上位のビットプレーンの位置を特定する処理である。
【００４９】
なお本実施形態における以上の処理のフローチャートは、図１０において、ステップＳ１００５で、更に、転送データの論理和値８３を構成するビットをのうち、”１”の値を有する最上位のビットプレーンの位置を特定する処理を付け足したフローチャートとなる。
【００５０】
なお、このフローチャートに従ったプログラムコードは図不示のＲＯＭなどにより格納され、有効ビットプレーン検出回路１４を制御するＣＰＵ等により読み出され、実行される。
【００５１】
以上、本実施形態におけるデータ転送装置及びその方法により、最上位の有効ビットプレーン、最下位の有効ビットプレーンを特定することで、符号化対象のビットプレーンの数を第１，２の実施形態によるビットプレーンの数よりも少なくすることができた。
【００５２】
［他の実施形態］
なお、本発明は、複数の機器（例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
【００５３】
【発明の効果】
ビットプレーンの符号化において、符号化対象のビットプレーンを選択し、この選択されたビットプレーンのみに対して符号化を行うことで、前記ビットプレーンの符号化に要する時間を短縮する効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における符号化装置の概略構成を示す図である。
【図２】原画像２０の画素値をそのままビットプレーン符号化（２１）して符号化データ２２を生成する場合を説明する図である。
【図３】原画像３０の画素値をまずＤＣＴやWavelet変換などの変換符号化（３１）によって係数値に変換し、その係数値に対してビットプレーン符号化（３２）を行うことで符号化データ３３を生成する場合を説明する図である。
【図４】従来のビットプレーンの符号化の処理例を示す図である。
【図５】有効ビットプレーン開始位置を特定する処理を説明する図である。
【図６】本発明の第１の実施形態における有効ビットプレーン検出回路１４の構成を示す図である。
【図７】有効ビットプレーンの開始位置を特定する処理を示すフローチャートである。
【図８】本発明の第２の実施形態における有効ビットプレーン１４の構成を示す図である。
【図９】有効ビットプレーン開始位置を特定する処理を説明する図である。
【図１０】最下位の有効ビットプレーンを検出する処理のフローチャートである。
【図１１】本発明の第３の実施形態における有効ビットプレーン検出回路１４の構成を示す図である。
【図１】
0004386224.tif 000002
【図２】
0004386224.tif 000003
【図３】
0004386224.tif 000004
【図４】
0004386224.tif 000005
【図５】
0004386224.tif 000006
【図６】
0004386224.tif 000007
【図７】
0004386224.tif 000008
【図８】
0004386224.tif 000009
【図９】
0004386224.tif 000010
【図１０】
0004386224.tif 000011
【図１１】
0004386224.tif 000012