(57)【特許請求の範囲】
【請求項１】
磁性層と該磁性層を挟む２つの電極とを含むメモリセルを複数備え、各々の前記メモリセルの一方の電極が、第１の方向に並設される第１の配線に接続され、他方の電極が、前記第１の配線と略直交して並設される第２の配線に接続されてなるＭＲＡＭにおいて、
前記第１の配線から供給される前記磁性層の厚さ方向の電流成分と、前記第２の配線に流れる電流により誘起される磁場とを用いて、書き込みが行われるものであり、
前記第２の配線が、書き込み用と読み出し用の対を成す２本の配線で形成され、
前記メモリセルが、前記磁性層と前記読み出し用配線とを繋ぐ読み出し経路と、前記磁性層と前記書き込み用配線とを繋ぐ書き込み経路とに分断され、かつ、前記書き込み経路の抵抗が前記読み出し経路の抵抗よりも小となるように、前記メモリセル内の抵抗値が調整されることを特徴とするＭＲＡＭ。
【請求項２】
更に、前記第１の配線又は前記第２の配線に略平行に第３の配線が配設され、前記第１の配線から供給される前記磁性層の厚さ方向の電流成分と、前記第３の配線に流れる電流により誘起される磁場を用いて、書き込みが行われることを特徴とする請求項１記載のＭＲＡＭ。
【請求項３】
前記第１の配線及び前記第２の配線が、前記磁性層から所定の距離だけ離れて形成され、厚さ方向に電流が流れるメモリセル以外の、前記第１の配線又は前記第２の配線に接続されるメモリセルの磁化反転が抑制されることを特徴とする請求項２記載のＭＲＡＭ。
【請求項４】
前記磁性層の厚さ方向の電流成分により、前記磁性層内に環流状の内部磁場が生成され、該内部磁場により前記磁性層の磁化反転が促進されることを特徴とする請求項１乃至３のいずれか一に記載のＭＲＡＭ。
【請求項５】
前記メモリセルにスイッチング素子が接続され、前記スイッチング素子を制御することにより、前記磁性層の厚さ方向の電流が制御されることを特徴とする請求項１乃至４のいずれか一に記載のＭＲＡＭ。
【請求項６】
前記スイッチング素子が、前記メモリセルの前記磁性層に当接して形成されるＰＮ接合を含む層間膜からなることを特徴とする請求項５記載のＭＲＡＭ。
【請求項７】
前記スイッチング素子がトランジスタからなり、該トランジスタのソース／ドレインに接続される前記磁性層と前記第１の配線又は前記第２の配線との導通が、該トランジスタのゲートにより制御されることを特徴とする請求項５記載のＭＲＡＭ。
【請求項８】
前記メモリセルは磁気トンネル接合を含み、該磁気トンネル接合は、配線に流す電流により誘起された磁場によりその磁化が反転可能な自由強磁性層と、磁化が反転不可能な固定強磁性層と、前記自由強磁性層と前記固定強磁性層の間に配設される絶縁層とを含み、書き込み時に、前記磁気トンネル接合を通過する電流成分を利用して書き込みが行われることを特徴とする請求項１乃至７のいずれか一に記載のＭＲＡＭ。
【請求項９】
前記第２の配線が、書き込み用と読み出し用の対を成す２本の配線で形成される場合において、前記読み出し経路にのみ前記絶縁層が配設されることを特徴とする請求項８記載のＭＲＡＭ。
【請求項１０】
前記メモリセルはＧＭＲ素子を含み、書き込みにおいて、ＧＭＲ素子を通過する電流成分を利用して書き込みが行われることを特徴とする請求項１乃至７のいずれか一に記載のＭＲＡＭ。
【請求項１１】
少なくとも、磁性層と該磁性層を挟む２つの電極とを有するメモリセルを複数備え、各々の前記メモリセルの一方の電極が、第１の方向に並設される第１の配線で連結され、他方の電極が、前記第１の配線と略直交して並設される第２の配線で連結されてなるＭＲＡＭの書き込み方法であって、
書き込みに際し、前記第１の配線から前記磁性層の厚さ方向に電流を流して前記磁性層内に環流状の内部磁場を生成させ、該内部磁場により前記磁性層の磁化反転を容易とした後、前記第２の配線に流す電流により誘起された磁場により書き込みを行うものであり、
前記第２の配線を、書き込み用と読み出し用の対を成す２本の配線で形成し、前記磁性層から前記書き込み用配線に通じる第１の経路の抵抗を、前記磁性層から前記読み出し用配線に通じる第２の経路よりも小さく設定することにより、書き込みに際して、前記第１の経路に流れる電流を大とすることを特徴とするＭＲＡＭの書き込み方法。
【請求項１２】
少なくとも、磁性層と該磁性層を挟む２つの電極とを有するメモリセルを複数備え、各々の前記メモリセルの一方の電極が、第１の方向に並設される第１の配線で連結され、他方の電極が、前記第１の配線と略直交して並設される第２の配線で連結されてなるＭＲＡＭの書き込み方法であって、
前記第１の配線又は前記第２の配線に略平行に第３の配線を配設し、書き込みに際し、前記第１の配線から前記磁性層の厚さ方向に電流を流して前記磁性層内に環流状の内部磁場を生成させ、該内部磁場により前記磁性層の磁化反転を容易とした後、前記第３の配線に流す電流により誘起された磁場により書き込みを行うものであり、
前記第２の配線を、書き込み用と読み出し用の対を成す２本の配線で形成し、前記磁性層から前記書き込み用配線に通じる第１の経路の抵抗を、前記磁性層から前記読み出し用配線に通じる第２の経路よりも小さく設定することにより、書き込みに際して、前記第１の経路に流れる電流を大とすることを特徴とするＭＲＡＭの書き込み方法。
【請求項１３】
前記メモリセルにスイッチング素子を設け、書き込みに際して、前記スイッチング素子を導通状態にすることにより、前記磁性層の厚さ方向に電流を流すことを特徴とする請求項１１又は１２に記載のＭＲＡＭの書き込み方法。
【請求項１４】
前記磁場を誘起する前記第２の配線又は前記第３の配線に流す電流をオフにするタイミングを、前記スイッチング素子をオフにするタイミングよりも遅らせることを特徴とする請求項１３記載のＭＲＡＭの書き込み方法。
【請求項１５】
前記メモリセルは磁気トンネル接合を含み、該磁気トンネル接合は、配線に流す電流により誘起された磁場によりその磁化が反転可能な自由強磁性層と、磁化が反転不可能な固定強磁性層と、前記自由強磁性層と前記固定強磁性層の間に配設される絶縁層とを含み、書き込み時に、前記磁気トンネル接合を通過する電流成分を利用することを特徴とする請求項１１乃至１４のいずれか一に記載のＭＲＡＭの書き込み方法。
【請求項１６】
前記メモリセルはＧＭＲ素子を含み、書き込みにおいて、前記ＧＭＲ素子を通過する電流成分を利用することを特徴とする請求項１１乃至１４のいずれか一に記載のＭＲＡＭの書き込み方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリセルが磁性体を含む半導体記憶装置（以下、ＭＲＡＭ）及びＭＲＡＭの書き込み方法に関する。メモリセルは、例えば、磁気トンネル接合（以下、「ＭＴＪ」）あるいは巨大磁気抵抗素子（以下、「ＧＭＲ」）を含む。
【０００２】
【従来の技術】
最初に、従来のＭＲＡＭ技術について説明する。ＭＲＡＭセルの基本構造を図１に示す。セルは絶縁体を複数の強磁性体で挟んだ構造を持ち、各強磁性層は２つの安定な磁化配向性を持つ。メモリーの情報「０」「１」は、強磁性体の磁化の相対的な方向によって割り当てる。一方の強磁性体（固定強磁性層４ｂ）は保磁力の大きな材料を使うか、あるいは反強磁性体に接触させて磁気的に結合させるなどして、磁化を固定させる。もう一方の強磁性層（自由強磁性層４ａ）は、外部磁場などの作用により磁化反転が可能であり、書き込みが可能な構造となっている。
【０００３】
選択的書き込みの原理図を図２（Ａ）に示す。実線で示したアステロイド状の曲線は磁化反転曲線であり、磁性層の磁化が反転する面内２次元磁場の境界を示している。この磁化反転曲線の内部に収まる磁場のもとでは磁化は反転せず、曲線の外側に位置する磁場のもとでは磁化が反転することを意味する。Ｘ方向のみ、Ｙ方向のみの磁場が加わる場合よりも、斜め方向の磁場が加わった場合の方が、書き込みに必要な磁場は小さい事実により、選択セル１ａにのみ書き込むことが可能である。
【０００４】
ＭＲＡＭでの外部磁場は、図２（Ｂ）に示すように、セルの上下に互いにほぼ直交して配置されているビット線３およびワード線２に適当な電流を流すことにより誘起する。書き込みたいセル（選択セル１ａ）に直結しているワード線２およびビット線３に電流を流すと、配線のまわりに磁場が生成し、選択セル１ａには斜め方向に大きな磁場がかかるので、この磁場だけ臨界磁場より大きくなるように電流を調節することにより書き込みが出来る。また、電流を流す配線に直結している他のセルにも磁場がかかるが、この磁場は一方向のみの磁場であり、磁化反転させるためには大きな磁場が必要とされるため、書き込みは起りにくい。
【０００５】
一方、情報「０」「１」の読み出しには、自由強磁性層４ａと固定強磁性層４ｂの磁化の相対方向によって電気抵抗が異なることを利用して読み出す。本明細書では、読み出しについては詳しくは触れない。
【０００６】
ＭＴＪにダイオードを取り付けて読み出し精度を高めたＭＲＡＭについては、米国特許第５７９３６９７号に公開されている。図３にその従来例を示す。スタンバイ時には、すべてのワード線の電位(図中、ＷＬ１〜３)をすべてのビット線の電位(図中、ＢＬ１〜３)より高くしておくことで、ＭＴＪは非導通にしておく。そして、書き込み時は、ビット線制御回路３ａ、ワード線制御回路２ａのそれぞれの一方の終端に一定の電位を与え、選択ビット線と選択ワード線に適当な電位を与えることで、選択セルの自由強磁性層を磁化反転させるのに充分な電流を流す。このとき、各ダイオード７は逆バイアスになるように電圧を与え、選択セルには電流が流れないようにしてある。ここで、セルの選択性はセルの磁気特性に依存するため、大容量を目的としたセルの微細化が進むと、磁気特性のばらつきの影響を受け、セルの選択性が下がる。
【０００７】
【発明が解決しようとする課題】
ほとんどの従来方式のＭＲＡＭでは、書き込み過程において、上述の磁化反転曲線がアステロイド状である事、つまり磁化反転曲線が窪んでいることを利用しており、選択的書き込みをしている。しかし、この特性は、厳密には一斉磁化反転のもとで期待されるものであり、現実の磁性体ではこの磁気特性にばらつきがあるため、誤書き込み等が問題となる可能性が高い。また、この方法では書き込みマージン（書き込みたいセルにのみ書き込みできる書き込み電流の範囲）には原理的な上限があり、微細化により磁気特性のばらつきが大きい場合や、保磁力の小さな磁性体に対して、書き込みが困難となる可能性が高いという問題がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ＭＲＡＭの書き込みにおいて、書き込み電流マージンを大きくすることができる書き込み方式と、その素子構造を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明のＭＲＡＭは、磁性層と該磁性層を挟む２つの電極とを含むメモリセルを複数備え、各々の前記メモリセルの一方の電極が、第１の方向に並設される第１の配線に接続され、他方の電極が、前記第１の配線と略直交して並設される第２の配線に接続されてなるＭＲＡＭにおいて、前記第１の配線から供給される前記磁性層の厚さ方向の電流成分と、前記第２の配線に流れる電流により誘起される磁場とを用いて、書き込みが行われるものであり、前記第２の配線が、書き込み用と読み出し用の対を成す２本の配線で形成され、前記メモリセルが、前記磁性層と前記読み出し用配線とを繋ぐ読み出し経路と、前記磁性層と前記書き込み用配線とを繋ぐ書き込み経路とに分断され、かつ、前記書き込み経路の抵抗が前記読み出し経路の抵抗よりも小となるように、前記メモリセル内の抵抗値が調整されるものである。
【００１１】
本発明においては、更に、前記第１の配線又は前記第２の配線に略平行に第３の配線が配設され、前記第１の配線から供給される前記磁性層の厚さ方向の電流成分と、前記第３の配線に流れる電流により誘起される磁場を用いて、書き込みが行われる構成とすることができる。
【００１２】
また、本発明においては、前記第１の配線及び前記第２の配線が、前記磁性層から所定の距離だけ離れて形成され、厚さ方向に電流が流れるメモリセル以外の、前記第１の配線又は前記第２の配線に接続されるメモリセルの磁化反転が抑制されることが好ましい。
【００１３】
また、本発明においては、前記磁性層の厚さ方向の電流成分により、前記磁性層内に環流状の内部磁場が生成され、該内部磁場により前記磁性層の磁化反転が促進されることが好ましい。
【００１５】
また、本発明においては、前記メモリセルにスイッチング素子が接続され、前記スイッチング素子を制御することにより、前記磁性層の厚さ方向の電流が制御される構成とすることができ、前記スイッチング素子が、前記メモリセルの前記磁性層に当接して形成されるＰＮ接合を含む層間膜からなる構成、前記スイッチング素子がトランジスタからなり、該トランジスタのソース／ドレインに接続される前記磁性層と前記第１の配線又は前記第２の配線との導通が、該トランジスタのゲートにより制御される構成とすることもできる。
【００１６】
また、本発明においては、前記メモリセルは磁気トンネル接合を含み、該磁気トンネル接合は、配線に流す電流により誘起された磁場によりその磁化が反転可能な自由強磁性層と、磁化が反転不可能な固定強磁性層と、前記自由強磁性層と前記固定強磁性層の間に配設される絶縁層とを含み、書き込み時に、前記磁気トンネル接合を通過する電流成分を利用して書き込みが行われる構成とすることができ、前記第２の配線が、書き込み用と読み出し用の対を成す２本の配線で形成される場合において、前記読み出し経路にのみ前記絶縁層が配設される構成とすることもできる。
【００１７】
また、本発明においては、前記メモリセルはＧＭＲ素子を含み、書き込み時に、前記磁気トンネル接合を通過する電流成分を利用して書き込みが行われる構成とすることができる。
【００１９】
本発明のＭＲＡＭの書き込み方法は、少なくとも、磁性層と該磁性層を挟む２つの電極とを有するメモリセルを複数備え、各々の前記メモリセルの一方の電極が、第１の方向に並設される第１の配線で連結され、他方の電極が、前記第１の配線と略直交して並設される第２の配線で連結されてなるＭＲＡＭの書き込み方法であって、書き込みに際し、前記第１の配線から前記磁性層の厚さ方向に電流を流して前記磁性層内に環流状の内部磁場を生成させ、該内部磁場により前記磁性層の磁化反転を容易とした後、前記第２の配線に流す電流により誘起された磁場により書き込みを行うものであり、前記第２の配線を、書き込み用と読み出し用の対を成す２本の配線で形成し、前記磁性層から前記書き込み用配線に通じる第１の経路の抵抗を、前記磁性層から前記読み出し用配線に通じる第２の経路よりも小さく設定することにより、書き込みに際して、前記第１の経路に流れる電流を大とするものである。
【００２０】
また、本発明のＭＲＡＭの書き込み方法は、少なくとも、磁性層と該磁性層を挟む２つの電極とを有するメモリセルを複数備え、各々の前記メモリセルの一方の電極が、第１の方向に並設される第１の配線で連結され、他方の電極が、前記第１の配線と略直交して並設される第２の配線で連結されてなるＭＲＡＭの書き込み方法であって、前記第１の配線又は前記第２の配線に略平行に第３の配線を配設し、書き込みに際し、前記第１の配線から前記磁性層の厚さ方向に電流を流して前記磁性層内に環流状の内部磁場を生成させ、該内部磁場により前記磁性層の磁化反転を容易とした後、前記第３の配線に流す電流により誘起された磁場により書き込みを行うものであり、前記第２の配線を、書き込み用と読み出し用の対を成す２本の配線で形成し、前記磁性層から前記書き込み用配線に通じる第１の経路の抵抗を、前記磁性層から前記読み出し用配線に通じる第２の経路よりも小さく設定することにより、書き込みに際して、前記第１の経路に流れる電流を大とするものである。
【００２２】
また、本発明においては、前記メモリセルにスイッチング素子を設け、書き込みに際して、前記スイッチング素子を導通状態にすることにより、前記磁性層の厚さ方向に電流を流す構成とすることができ、前記磁場を誘起する前記第２の配線又は前記第３の配線に流す電流をオフにするタイミングを、前記スイッチング素子をオフにするタイミングよりも遅らせることが好ましい。
【００２３】
このように、本発明によるＭＲＡＭでは、書き込み時に、選択セルに磁性膜をよぎる方向の電流を流し、その誘起磁場で磁性体の磁区構造を不安定にすることにより、磁化反転を容易にすることを可能にする。この電流は垂直方向の場合に効果が高いと考えられるため、以下では「垂直電流」と呼ぶ。また、この方式においては、選択セル以外のメモリセルには垂直電流が流れないことから、２軸配線による書き込みに比べて、セルの選択性が向上する。また、磁化反転を起こすには他に配線電流を流すことが必要であるが、この電流値は、垂直電流を充分に大きくすれば任意に小さく出来る。つまり、書き込みのマージンを上げることができる。
【００２４】
本書き込み方式の原理を、図４乃至図６を用いて説明する。図中、矢印は各場所での磁性スピンの代表値を意味する。図４（Ａ）のスピン配置は、強磁性膜が一般的に持つ磁区構造である。この磁性膜に対し、垂直方向に１．０Ｖ程度の電圧を印加し、磁性層に対し垂直方向の電流を流すことを考える。現在のＭＴＪでは、絶縁膜に大きな電圧がかかると絶縁破壊などを引き起こす可能性があるため、これ以上の大きな電圧はかけられないが、ＭＴＪの抵抗が１ｋΩ程度以下ならば、１ｍＡ以上の垂直電流を流すことができる。この垂直方向の電流のもとでは、磁性膜内に、図５に示すような還流状の磁場が生成する。
【００２５】
この磁場は、磁性膜周囲付近で最も大きく、一辺ｒμｍの矩形磁性体に、ＩＶｍＡ程度の垂直電流を流すと、概ねＨｉｎ＝ＩＶ／ｒＯｅ程度の磁場が生成する。例えば、直径１μｍの矩形磁性体の場合、１ｍＡ程度の垂直電流に対して４ Ｏｅ程度の磁場が生成することになる。この内部磁場により磁性膜フリー層内の磁化は乱され、図４（Ｂ）に示すような不安定な状態になる。この状態で、磁性膜に平行な方向の外部磁場磁場が印加されると、磁化の反転が起き、図４（Ｃ）に示すような終状態をとる。このときの外部磁場、つまり保磁力（ＨＣ２）は、垂直電流のない場合の保磁力（ＨＣ１）に対し、ほぼ垂直電流ＩＶｍＡによる磁場分だけ小さくなる。つまり、概ねＨＣ２＝ＨＣ１−ＩＶ／ｒの関係があり、反転磁場は、垂直電流ＩＶを大きくすることで、保磁力程度まで小さくすることが出来る。
【００２６】
図６は、サイズ２μｍ×１μｍ、厚さ５ｎｍの磁性薄膜(ＮｉＦｅ)に対して磁化曲線を数値計算した結果を示している。横軸は磁性膜面内容易磁化軸方向に加えた外部磁場であり、縦軸は飽和磁化Ｍｓで規格化された、容易磁化軸方向の磁化である。垂直電流がゼロの時のスイッチング磁場（磁化の符号が変化する磁場）は５０ Ｏｅ程度である。しかし、容易磁化方向（磁性膜長手方向）に磁化と逆向きの外部磁場を印加し、垂直電流が０．２ｍＡ、１．０ｍＡ、２ｍＡ、５ｍＡ（このときの内部磁場は、０．８ Ｏｅ、４ Ｏｅ、８ Ｏｅ、２０ Ｏｅとなる）となった時のスイッチング磁場は、４９ Ｏｅ、４６ Ｏｅ、４２ Ｏｅ、３０ Ｏｅと減少していく。つまり、保磁力は、ほぼ内部磁場の分だけオフセットされる。
【００２７】
このように、保磁力は垂直電流の大きさを調整することで下げることが可能なので、書き込みマージンを上げることができる。例えば、保磁力１０ Ｏｅの磁性体に対し、８ Ｏｅの内部磁場を生成する垂直電流を流すならば、磁化反転させるために印加が必要な磁場は２ Ｏｅ程度で済む。垂直電流が流れるセルは、選択ゲートを接続させるなどすると、唯一に定めることもできるので、非選択セルにも２ Ｏｅ程度の小さい磁場しかかからない。従って、ディスターブは起こりにくいことになる。最後に磁場の印加および垂直電流をオフにする際、磁化方向を確定させるために、磁場をオフにする以前に垂直電流をオフすることが、正確な書き込みに有効である。
【００２８】
次に、本書き込み方式の利点を、図７を用いて説明する。図７（Ａ）は、図２（Ｂ）を２×２のセルアレイに拡張したものである。図のように電流を流すことで、図７（Ｂ）に示すような、セル００のアステロイド曲線が得られる。ところが、セル１０もＩＥＡＳＹの流れる配線上にあり、またＩＨＡＲＤからの距離も近いため、大きな電流が流れると磁化反転する。つまり、ディスターブが起こる。図７（Ｂ）内に、ディスターブにより引き起こされるセル１０の磁化反転曲線を示す。セル０１についても、同様にディスターブによる磁化反転曲線が得られる。セル１１については、ＩＨＡＲＤ、ＩＥＡＳＹともに流れないため、ディスターブはあまり問題とならない。以上から、ＩＥＡＳＹの許される範囲は、図７（Ｂ）に示した矢印の範囲内に限定される。
【００２９】
一方、図７（Ｃ）に、本明細書で提案する垂直電流を用いた書き込み方式でのセルアレイを示す。ここでは、図内の破線で示した書き込み専用配線に、書き込み電流を流す構造をとっている。選択セルには、垂直電流ＩＶが流れているとする。ここでのワード線とビット線は、垂直電流を流すために用意されており、その生成する磁場を利用することはないため、メモリセルからの距離を充分に離すように設計しておけば、非選択のセルにディスターブ磁場を印加することはない。この結果、図７（Ｄ）に示すようなセル００の磁化反転曲線が得られる。曲線より上のＩＨＡＲＤ（垂直電流）、ＩＥＡＳＹ（書き込み電流）では磁化反転が起こり、曲線より下の領域では磁化反転は起こらないことを意味する。図７（Ｄ）から、ＩＨＡＲＤ（垂直電流）の増加と共に、書き込み専用配線によるディスターブが引き起こされない電流範囲、つまり書き込み電流マージンは増加していくことがわかる。
【００３０】
【発明の実施の形態】
本発明に係るＭＲＡＭは、その好ましい一実施の形態において、配線に流す電流により誘起された磁場によりその磁化が反転可能な自由強磁性層と、磁化が反転不可能な固定強磁性層と、自由強磁性層と固定強磁性層の間に配設される絶縁層とを含む磁気トンネル接合（ＭＴＪ）を有するメモリセルが、互いに略直交する上部配線及び下部配線に接続され、更に、下部配線に略平行に書き込み専用配線が設けられ、上部配線からＭＴＪを通って下部配線に流れる電流成分（垂直電流）により、磁性層内に環流状の内部磁場を生成し、この内部磁場により磁性層の磁区構造を不安定とした後、書き込み専用配線に流れる電流により誘起される磁場を用いて、磁性層を磁化反転させて書き込みを行うものであり、垂直電流の大きさを調整することにより外部磁場を小さくすることができ、書き込みマージンが大きくなることにより、誤書き込みを防止することができる。
【００３１】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００３２】
［実施例１］
まず、本発明の第１の実施例に係るＭＲＡＭの書き込み方式について、図８乃至図１３を参照して説明する。
【００３３】
書き込みのセル構造図を図８に示す。書き込み時の上部配線（ワード線２）と下部配線（ビット線３）の間に適当な電位差を与え、選択メモリセルの磁性薄膜に対して垂直方向の電流を流すことができる構造を示している。メモリセルとして、ここではＭＴＪを考えている。ＭＴＪの面内サイズは０．１μｍ×５０ｎｍ、フリー層磁性膜４ａは厚さ１ｎｍのパーマロイである。また、絶縁膜５は厚さ１ｎｍのＡｌ２Ｏ３であり、固定強磁性層４ｂは厚さ３ｎｍのＣｏＦｅである。また、層間膜１０は磁性層と配線とを接続する導電体である。
【００３４】
ここでは、書き込み専用配線１１を設け、書き込み磁場を生成することができる構造になっている。書き込み専用配線１１と磁性膜の間隔は０．１μｍ（０．０６μｍ＋０．０４μｍ）とし、配線幅は０．１２μｍ、配線厚は０．０４μｍである（書き込み専用配線１１は必ずしも必要ではない場合もある。例えば、図９に示すように、書き込み時のワード線２とビット線３の間に、メモリセルに垂直電流が流れるのに充分な電位差があれば良い。ただし、この垂直電流によるワード線２とビット線３の電流の増減値は、書き込みに関して無視できるとする）。垂直電流を与えるワード線２、ビット線３とメモリセルの距離は、近接セルへのディスターブを無視することができるように、充分大きく、ここでは１μｍとしている。
【００３５】
このような垂直電流を利用した書き込み方式を、図１０に示したセルアレイ図と図１１に示したタイミングチャートをもとに説明する。まず、図１０で終端ゲートのオン／オフを制御する信号であるTERMACTをオンし、書き込み配線WXAm(m=n-1,n,n+1)に電流を流せる状態にしておく。次に、情報を書き込みたいＭＴＪに直結する選択ワード線XAnと選択ビット線YAnの間に電圧を与える。他のワード線、ビット線は等電位にしておくか、フローティング（HiZ）にしておく。
【００３６】
この結果、選択ＭＴＪには垂直電流が流れ、磁性膜内の磁化の向きは不安定になる。ここで選択書き込み配線WXAnの電位をオンにし、書き込み用配線に充分な電流を流すと、これによる誘起磁場がＭＴＪに印加され、選択磁性膜フリー層の磁化は印加磁場の方向を向く。一方、選択ビット線に繋がっている非選択セルの磁化は、不安定な状態となっていないため、反転しない。最後に、XAnとYAnを等電位にして垂直電流をオフにすることで、選択セル１ａにはWXAnによる書き込み磁場のみが印加した状態になるため、書き込み方向が確定し、その後、WXAnをオフにすると書き込みが完了する。
【００３７】
また、セル状態の読み出しは、「０」「１」の電気抵抗の違いを間接測定することにより行う。つまり、図１０のXAnとYAnの間に電位差を与え、他の端子は等電位またはHiZにし、電気抵抗を測ることで、「０」「１」を読み出すことができる。
【００３８】
このような書き込み過程をシミュレーションし、「０」「１」の境界を与える書き込み電流の値を計算した結果を、図１２（Ａ）に示す。横軸は容易磁化軸方向の磁場を誘起する電流であり、縦軸はアシスト電流（２軸書き込みの場合はワード線電流、垂直電流方式の場合は垂直電流）である。実線で示した曲線が垂直電流方式によるものであり、比較のために、同じＭＴＪに対して２軸の書き込みをした場合の磁化反転曲線をシミュレーションした結果も、図１２（Ａ）内の破線で示す。点線は同一ビット線上隣接セルの反転曲線、一点鎖線は同一ワード線上隣接セルの反転曲線である。このときの上部配線のサイズ、厚さは上の垂直電流を用いた方式と同じである。ただし、ＭＴＪからの距離は０．１μｍである。
【００３９】
図１２（Ｂ）は、図７に基づき、図１２（Ａ）から電流マージンを計算した結果である。図は、アシスト電流が４ｍＡ以上になると、垂直書き込み方式の時の書き込みマージンが、２軸書き込みの場合のマージンを上回ることを示している。さらに、２軸書き込み方式の電流マージンは高々５ｍＡ程度なのに対し、垂直書き込み方式での書き込み電流のマージンは最大８ｍＡに達する。つまり、電流マージンの最大値は、６０％増加する。また、垂直電流方式での電流マージンは、アシスト電流が大きいほど広くなり、有利な書き込み方式となる。例えば、図１２（Ａ）で垂直電流が６ｍＡの時は、ＩＥＡＳＹ（書き込み専用電流）は０．５ｍＡ程度で書き込みができており、電流マージンは７．５ｍＡほどある。つまり、書き込み選択性が飛躍的に向上することになる。
【００４０】
ここでの問題点として、ＭＴＪに対し数ｍＡ程度という大きな電流を流すことが難しいことが挙げられる。というのは、絶縁膜の抵抗は一般的には大きく、また、大きな電圧をかけると、破壊されてしまうからである。絶縁破壊を起こす電圧は、一般に１Ｖ程度である。しかし、現在でも電気抵抗が数ｋΩ程度の絶縁膜は作製でき、これが０．１ｋΩまで引き下げられるならば、１０ｍＡの垂直電流を流すことも可能であり、上での議論は有効である。
【００４１】
［実施例２］
次に、本発明の第２の実施例に係るＭＲＡＭの書き込み方式について、図１３及び図１４を参照して説明する。第１の実施例では、各ＭＴＪが単純なマトリックス状に配列した構造をとっているため、垂直電流が非選択セルにも流れ得る構造となっていた。このような回り込み電流を排除するために、図１３に例示すように各ＭＴＪに選択用ダイオード（ＰＮ接合）を接続し、非選択のＭＴＪには電流が流れないような構造をとることができる。図１４は、そのセルアレイ全体回路図である。書き込み方式を実現するタイミングチャートなど、基本的な動作原理は、第１の実施例と同様である。
【００４２】
［実施例３］
次に、本発明の第３の実施例に係るＭＲＡＭの書き込み方式について、図１５乃至図１７を参照して説明する。なお、本実施例のＭＲＡＭは、セルの選択性を向上させるために各ＭＴＪに選択ゲートを接続し、非選択のＭＴＪには電流が流れないようにしたことを特徴とするものである。以下でその構造と動作を説明する。
【００４３】
セルの構造図を図１５に示す。ＭＴＪは上部配線９と下部配線１２に挟まれた構造を持っており、下部配線１２はトランジスタと連結されている。トランジスタのゲート長は０．２５μｍ、ゲート幅は１０μｍであり、１ｍＡの電流を流せる構造である。トランジスタのゲートをオンすることで、垂直電流を流すことができる構造をとっている。ＭＴＪ近傍には書き込み用配線１１が配置してあり、書き込み用の電流を流せる構造をとっている。
【００４４】
この方式での書き込みを実現するセルアレイを図１６に、タイミングチャートを図１７に示す。まず、書き込み専用配線の終端ゲートを制御する信号であるXTERMACTをオンにしておき、書き込み配線WXAｎを終端電位XTERMと同電位にしておく。次に、垂直電流の終端ゲートを制御する信号であるYTERMACTをオンする。選択セルに連結されたトランジスタゲート電位XAnをオンにすると、選択磁性膜にのみ垂直電流が流れ、磁性膜フリー層内の磁化の向きは不安定になる。ここで書き込み配線WXAnに充分な電流を流すと、自由強磁性層の磁化は反転しやすい状態になっているため、WXAnの生成する磁場の方向に磁化反転が起こる。一方、選択ワード線の直下にある非選択セルの磁化は、垂直電流が流れないため、反転しない。引き続きXAnとYTERMACTをオフにすることで、選択セルには書き込み専用配線による磁場のみが印加されることになり、書き込み方向が確定する。最後にWXAnをオフにすると、選択セルに対する書き込みが完了する。情報の読み出しは、ＭＴＪセルの「０」「１」の電気抵抗の違いを間接測定することにより行うことができる。
【００４５】
［実施例４］
次に、本発明の第４の実施例に係るＭＲＡＭの書き込み方式について、図１８及び図１９を参照して説明する。垂直電流を用いた書き込み方式では、絶縁膜の抵抗が大きいことが問題となる可能性がある。しかし、図１８に記すように、ＭＴＪセルの絶縁膜５を磁性層４の一部（図の右側の読み出し経路）にのみ形成し、他の部分（図の左側の書き込み経路）の磁性層４間には絶縁膜５を形成せずに、層間膜１０や配線等の導電体と接触するような構造をとると、導電体を流れる電流は抵抗値が非常に小さいため、大きな電流を流すことができる。それぞれの部分に別個のトランジスタを接続させることで、書き込み時は導電体を流れる大きな電流、読み出し時はＭＴＪを流れる小さな電流を流すことができる。
【００４６】
図１９に、本実施例の回路図を示す。書き込み時は、タイミングチャート、信号名など、動作原理は第３の実施例と同様である。一方、読み出し時においては、終端電位YTERMACTをオンにし、読み出し電流を流せる状態にする。続いて、選択セルに連結された信号RXAnを高電位にすることでRXAnから選択セル、YTERMに読み出し電流が流れるため、電流の大小「０」「１」を読み出すことができる。
【００４７】
［実施例５］
次に、本発明の第５の実施例に係るＭＲＡＭの書き込み方式について、図２０を参照して説明する。図２０に、メモリセルとしてＧＭＲ素子を使ったＭＲＡＭのセル構造図を示す。ＧＭＲ素子１４は金属で構成されているので、ＧＭＲ素子１４をメモリセルとして使うことで、垂直方向の電流を大きくすることができる。また、印加電圧による絶縁破壊の心配も小さい。書き込み方式を実現するタイミングチャートなど、基本的な動作原理は、第３の実施例と同様である。なお、第１及び第２の実施例に示した構造において、ＭＴＪに代えてＧＭＲ素子１４を用いることができるのは明らかである。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、２軸配線電流を用いた書き込み方式に比べて書き込みマージンの大きい書き込み方式を持つＭＲＡＭを提供することができる。
【００４９】
その理由は、選択したメモリセルに磁性層をよぎる垂直電流を流し、この垂直電流により磁性層中の磁区構造を不安定にして磁化反転を容易にすることができるからである。
【００５０】
更に、本発明によれば、書き込みマージンは、補助的な垂直電流の大きさを調整することで、１軸電流による保磁力程度まで大きくすることができる効果がある。
【００５１】
その理由は、磁化反転を起こす外部磁場はほぼ垂直電流による磁場分だけ小さくなるため、垂直電流を大きくすることにより保持力を小さくすることができるからである。
【００５２】
また、本発明によれば、近接配線へのディスターブが小さくなることにより、高集積化が可能になる効果がある。
【００５３】
その理由は、垂直電流を流す選択メモリセルのみ保持力を小さくすることができ、また、ビット線及びワード線を磁性層から離して形成することができるため、非選択メモリセルの磁化反転を抑制することができるからである。
【００５４】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】ＭＴＪの基本構造を示す図である。
【図２】ＭＲＡＭの書き込み原理を示す図であり、（Ａ）はアステロイド曲線、（Ｂ）はＭＲＡＭの基本構造を示す図である。
【図３】ＭＲＡＭの従来例を示す回路図である。
【図４】内部磁場による磁区構造の変化のシミュレーション結果を示す図である。
【図５】垂直電流により生成した磁性膜内内部磁場分布のシミュレーション結果を示す図である。
【図６】垂直電流誘起内部磁場による保磁力の減少のシミュレーション結果を示す図である。
【図７】従来の２軸書き込み方式と本発明の垂直電流書き込み方式の違いを説明するための図であり、（Ａ）は２軸書き込み方式のセル構造、（Ｂ）は２軸書き込み方式の磁化反転曲線と電流マージン、（Ｃ）は垂直電流書き込み方式のセル構造、（Ｄ）は垂直電流書き込み方式の磁化反転曲線と電流マージンである。
【図８】本発明の第１の実施例に係る書き込み専用配線のある書き込み方法の構造を示す図である。
【図９】本発明の第１の実施例に係る書き込み専用配線を使わない書き込み方法の構造を示す図である。
【図１０】本発明の第１の実施例に係る単純マトリックス型ＭＴＪセルアレイの回路図である。
【図１１】本発明の第１の実施例に係る単純マトリックス型ＭＴＪセルアレイにおける書き込みタイミングチャートである。
【図１２】本発明の効果を示す図であり、（Ａ）は配線電流−垂直電流による磁化反転曲線（実線）、２軸配線電流による磁化反転曲線（破線）、隣接セルの磁化反転曲線（点線、一点鎖線）を示し、（Ｂ）は配線電流−垂直電流によるビット線電流マージン（実線）、２軸配線電流によるビット線電流マージン（破線）を示す図である。
【図１３】本発明の第２の実施例に係るダイオード付きＭＴＪセルの構造を示す図である。
【図１４】本発明の第２の実施例に係るダイオード付きＭＴＪセルアレイの全体回路図である。
【図１５】本発明の第３の実施例に係る選択ゲート付きＭＴＪセルの構造を示す図である。
【図１６】本発明の第３の実施例に係る選択ゲート付きＭＴＪセルアレイの回路図である。
【図１７】本発明の第３の実施例に係る選択ゲート付きＭＴＪセルアレイにおける書き込みタイミングチャートである。
【図１８】本発明の第４の実施例に係る書き込み用選択ゲート、読み出し用選択ゲートを持つセル構造を示す図である。
【図１９】本発明の第４の実施例に係る書き込み用選択ゲート、読み出し用選択ゲートを持つセルアレイの回路図である。
【図２０】本発明の第５の実施例に係るＧＭＲ素子を含むセル構造を示す図である。
【符号の説明】
１  メモリセル（ＭＴＪ）
１ａ  選択セル
１ｂ  非選択セル
２  ワード線
２ａ  ワード線制御回路
３  ビット線
３ａ  ビット線制御回路
４  磁性膜
４ａ  自由強磁性膜（フリー層磁性膜）
４ｂ  固定強磁性膜
５  トンネル絶縁膜
６  Ｐ基板
７  ダイオード
８  内部磁場
９  上部配線
１０  層間膜
１１  書き込み用配線
１２  下部配線
１３  ＰＮ接合を含む層間膜
１３ａ  反強磁性層
１３ｂ  強磁性層
１３ｃ  Ｐ層
１３ｄ  Ｎ層
１４  ＧＭＲ
１５  選択ゲート
１５ａ  書き込み選択ゲート
１５ｂ  読み出し選択ゲート
【図１】
0004386158.tif 000002
【図２】
0004386158.tif 000003
【図３】
0004386158.tif 000004
【図４】
0004386158.tif 000005
【図５】
0004386158.tif 000006
【図６】
0004386158.tif 000007
【図７】
0004386158.tif 000008
【図８】
0004386158.tif 000009
【図９】
0004386158.tif 000010
【図１０】
0004386158.tif 000011
【図１１】
0004386158.tif 000012
【図１２】
0004386158.tif 000013
【図１３】
0004386158.tif 000014
【図１４】
0004386158.tif 000015
【図１５】
0004386158.tif 000016
【図１６】
0004386158.tif 000017
【図１７】
0004386158.tif 000018
【図１８】
0004386158.tif 000019
【図１９】
0004386158.tif 000020
【図２０】
0004386158.tif 000021