(57)【特許請求の範囲】
【請求項１】
デジタル画像信号をフレーム毎に記憶するフレームメモリと、
このフレームメモリから読み出された複数ラインの画像信号を記憶するラインメモリと、
このラインメモリに記憶されているデータを読み出し、複数種類のフォーマットの画像信号を出力するフォーマット変換手段と、
このフォーマット変換手段から出力される複数種類のフォーマットの画像信号をそれぞれ別に記憶する出力メモリと、
を有し、
前記フォーマット変換手段は、ラインメモリから読み出した画像信号に基づき複数種類のフォーマットの画像信号を順次時分割で生成して、前記出力メモリに順次書き込むことで、異なったフォーマットの画像信号を１フレーム分ずつ出力メモリに得、この処理を繰り返し行うことで、順次入力されてくるデジタル画像から複数種類のフォーマットの画像信号を順次生成すると共に、
前記出力メモリから出力先の表示タイミングに合わせて複数種類のフォーマットの画像信号をそれぞれ読み出すことを特徴とする画像信号処理装置。
【請求項２】
請求項１に記載の装置において、
前記フォーマット変換手段は、ラインメモリから読み出されるデジタル画像の垂直方向のデータ数を変換する垂直フィルタと、ラインメモリから読み出されるデジタル画像の水平方向のデータ数を変換する水平フィルタと、を有し、この垂直フィルタおよび水平フィルタの機能を時分割で切り換えて複数種類のフォーマットの画像信号を順次生成することを特徴とする画像信号処理装置。
【請求項３】
請求項２に記載の装置において、
前記フォーマット変換回路は、複数の出力端を有し、複数種類のフォーマットの画像信号をそれぞれ対応する出力端へ切り換えて供給するスイッチを有することを特徴とする画像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数種類のフォーマットの画像信号を得る画像信号処理装置に関する。
【０００２】
【従来の技術】
デジタルテレビジョン（ＴＶ）システムにおいては、各種の縦横サイズの画像信号が取り扱われる。また、操作方式には、インターレース方式（飛び越し操作方式）と、プログレッシブ方式（順次操作方式）の２種類がある。従って、デジタルＴＶでは、各種のフォーマットの画像信号を取り扱わなければならない。
【０００３】
これをまとめると、表１に示すような画像フォーマットの種類がある。
【０００４】
【表１】
0004212212.tif 000002
一方、受信信号は、ＭＰＥＧ等で符号化された信号であり、これを復号することによって画像データが得られ、これがフレームメモリに記憶される。そして、このフレームメモリに記憶された画像データが読み出され、ディスプレイ駆動用の信号に変換された後ディスプレイに供給され、ここに表示される。
【０００５】
ここで、ディスプレイはそのテレビジョンセットにおいて異なり、各種のものが利用される。従って、受信した画像信号のフォーマットと、ディスプレイの要求するフォーマットが異なっている場合には、フォーマット変換を行わなければならない。
【０００６】
例えば、ＴＶが１０８０ｉ（１９２０×１０８０，インターレース）のハイビジョンＴＶ（ＨＤＴＶ）の場合、受信した原画像信号が１０８０ｉであればよいが、異なる場合にはフォーマット変換を行う必要がある。
【０００７】
さらに、ＴＶに表示させると同時にビデオテープレコーダ（ＶＴＲ）に録画する場合もある。家庭用のＶＴＲの場合、現在のところ画像フォーマットは４８０ｉ（７２０×４８０，インターレース）が採用されている。従って、ハイビジョンＴＶに画像表示させつつ、ＶＴＲに録画する場合には、１０８０ｉの画像信号と、４８０ｉの画像信号の両方を同時に出力しなければならない。
【０００８】
さらに、ハイビジョンＴＶなどにおいては、画面を分割したり、画面の一部に文字情報の領域を設けたりする場合もある。このため、ＴＶに表示させるためには、受信した画像信号を任意の変換倍率でフォーマット変換できる機能が要求される。
【０００９】
このように、デジタルＴＶにおいて、複数のフォーマットの画像信号を出力する機能が求められている。
【００１０】
そこで、１フレーム分の画像データを記憶するフレームメモリから画像データを読み出しフォーマット変換の処理を行う回路を必要な数だけ設け、別々に処理を行い必要な数のフォーマット変換された画像信号を得ていた。
【００１１】
【発明が解決しようとする課題】
このように、従来の回路では、２つ以上のフォーマット変換回路が必要になるため、回路規模が大きくなってしまう。また、各フォーマット変換回路がそれぞれ独立してフレームメモリにアクセスするため、フレームメモリへのアクセス頻度が高くなる。フレームメモリにはＭＰＥＧ復号された画像データが書き込まれるのであるが、ＭＰＥＧ復号の際にはすでに復号されたデータを読み出す必要があり、フレームメモリへのアクセス頻度が高い。そこで、フレームメモリにおいて、アクセスに対する高度の応答性が要求され、このためメモリのコストが増大するという問題があった。
【００１２】
本発明は、上記課題に鑑みなされたものであり、複数のフォーマットの画像信号を効率的に生成できる画像信号処理回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、デジタル画像信号をフレーム毎に記憶するフレームメモリと、このフレームメモリから読み出された複数ラインの画像信号を記憶するラインメモリと、このラインメモリに記憶されているデータを読み出し、複数種類のフォーマットの画像信号を出力するフォーマット変換手段と、このフォーマット変換手段から出力される複数種類のフォーマットの画像信号をそれぞれ別に記憶する出力メモリと、を有し、前記フォーマット変換手段は、ラインメモリから読み出した画像信号に基づき複数種類のフォーマットの画像信号を順次時分割で生成して、前記出力メモリに順次書き込むことで、異なったフォーマットの画像信号を１フレーム分ずつ出力メモリに得、この処理を繰り返し行うことで、順次入力されてくるデジタル画像から複数種類のフォーマットの画像信号を順次生成すると共に、前記出力メモリから出力先の表示タイミングに合わせて複数種類のフォーマットの画像信号をそれぞれ読み出すことを特徴とする。
【００１４】
このように、本発明によれば、１つのラインメモリから読み出したデータから複数のフォーマットの画像信号を生成する。従って、フレームメモリからラインメモリへの読み出し頻度を低減することができる。また、ラインメモリが、１つでよいため回路規模を小さくすることができる。
【００１５】
そして、時分割でフォーマット変換の処理を行うことで、フォーマット変換手段も１つでよく、回路規模を小さくすることができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１７】
ＭＰＥＧ復号処理を受けた画像データは、フレームメモリ１０に記憶される。ここで、ＭＰＥＧ復号の場合、複数フレームの画像データを復号の際に利用するため、このフレームメモリ１０には、複数フレームの復号画像データが記憶される。
【００１８】
フレームメモリ１０から読み出された画像データは、ラインメモリ１２に供給される。ここで、フォーマット変換に必要なライン数は、拡大縮小の倍率や、その手法により異なる。すなわち、ライン数を多くすればそれだけよい画像を得ることができる。そこで、このラインメモリ１２はフォーマット変換において必要なライン（水平ライン）数の画像データが記憶できる大きさに設定する。例えば、１／４の縮小を行う場合には、通常４ラインのデータが必要である。そして、このラインメモリ１２は、不要となったラインの画像データの上に次に必要となるラインの画像データを記憶する。
【００１９】
このラインメモリ１２からの画像データは、垂直フィルタ１４に供給される。この垂直フィルタ１４は、垂直方向のフィルタリングを行うもので、例えば１／２の縮小であれば、ライン数が１／２になるような処理を行う。この１／２の縮小処理は、例えば２ライン分のデータを平均して１ライン分のデータを順次作成すればよいが、１ラインのデータを作成するのに３以上のラインのデータを利用して重み付け平均演算を行うこともより高画質が得られ、好適である。また、拡大の場合にも、単に上下のラインのデータから補間を行うのではなく、さらに多くのラインのデータから補間することが好ましい。
【００２０】
そして、垂直フィルタ１４からの出力は、水平フィルタ１６に供給される。この水平フィルタ１６は、垂直フィルタ１４から出力されるデータの１ライン内のデータ数（画素数）を変更する。すなわち、垂直フィルタからの出力は、水平方向のデータ数は変更されていないため、演算によりデータ数を所望の数に増減する。
【００２１】
なお、上述の構成では、垂直方向と水平方向を分けてフォーマット変換したため、斜め方向の相関を考慮していない。垂直フィルタ１４と水平フィルタ１６を組み合わせ、予め定めた大きさのブロックの画像データから、必要な垂直ライン数、水平データ数のデータを作成し出力してもよい。これによって、斜め方向の相関も考慮することができる。
【００２２】
ここで、ラインメモリ１２からのデータの出力、垂直フィルタ１４、水平フィルタ１６による処理は、コントローラ１８によって、制御される。
【００２３】
そして、水平フィルタ１６の出力がスイッチ２０を介し出力される。ここで、このスイッチ２０は、出力側がメイン出力と、サブ出力の２種類あり、時分割で水平フィルタ１６の出力をメインまたはサブ出力として出力する。このスイッチ２０もコントローラ１８により制御される。なお、ラインメモリ１２、垂直フィルタ１４、水平フィルタ１６、コントローラ１８でフォーマット変換回路２２が構成されている。
【００２４】
そして、これらメイン出力およびサブ出力は、文字表示などのために設けられているＯＳＤ（オンスクリーンディスプレイ）用フレームメモリ２４、２６に書き込まれる。なお、必ずしもＯＳＤ用フレームメモリ２４、２６でなく、出力データ蓄積用メモリでもよい。
【００２５】
なお、ラインメモリ１２，垂直フィルタ１４，水平フィルタ１６，コントローラ１８，スイッチ２０によってフォーマット変換回路が構成されている。
【００２６】
次に、動作について説明する。ここで、説明を簡単にするため、フレームメモリ１０に記憶される原画像をライン数を２倍にしてメイン出力を得、１／２にして、サブ出力を得ると仮定する。また、水平フィルタ１６はそのままの出力と仮定する。
【００２７】
例えば、ラインメモリ１２には、２ラインのデータが記憶されている。そして、１ライン分の新たなデータが書き込まれると、コントローラ１８は、その新しい１ラインの信号と前の１ラインの信号を垂直フィルタに送る。垂直フィルタ１４では、２ラインの信号から、補間により中間ラインのデータを作成し、前のラインのデータと、作成した中間ラインのデータを順に出力する。これによって、ラインメモリ１２からは１つのラインのデータが２度ずつ垂直フィルタ１４に供給され、垂直フィルタ１４から新しい２ラインの信号が出力され、ライン数が２倍になる。このとき、スイッチ２０はコントローラ１８の制御によりメイン出力側を選択している。そこで、メイン出力に原画像の２倍のライン数の画像信号が得られる。
【００２８】
一方、この動作を２度行った場合には、次にそのとき記憶されている２ライン分のデータをもう一度垂直フィルタ１４に供給する。このとき垂直フィルタ１４は、コントローラ１８によってサブ出力用のモードの切り替えられている。そして、供給された２ラインのデータの補間により１ラインのデータを水平フィルタ１６に出力する。これによって、２ラインの入力に対し１ラインの出力が得られる。このとき、コントローラ１８により、スイッチ２０においてサブ出力が選択され、原画像の１／２のライン数の画像信号がサブ出力に得られる。
【００２９】
このようにして、スイッチ２０からは、図２に示されるように、メイン出力２回に対し、サブ出力が１回され、これらが時分割で出力される。従って、ラインメモリ１２，垂直フィルタ１４，水平フィルタ１６が１つでよく回路規模を小さくできる。また、フレームメモリ１０から読み出したデータを２種類のフォーマットの画像信号作成のために利用するので、フレームメモリへのアクセス頻度を低減することができる。
【００３０】
ここで、スイッチ２０からの出力は、メイン出力とサブ出力が時分割で行われる。従って、スイッチ２０からの出力はディスプレイなどの同期信号に同期していない。しかし、デジタルＴＶにおいては、ＯＳＤ（オン・スクリーン・ディスプレイ）による通常文字表示も行う。この場合、ＴＶセット、ＶＴＲなどにおいては、文字表示を画像表示重畳させるためのＯＳＤ用フレームメモリ２４，２６を有している。そして、このＯＳＤフレームメモリ２４，２６からディスプレイの表示タイミングに合わせて画像データを読み出し、表示を行っている。
【００３１】
従って、メイン出力およびサブ出力に得られる画像データがディスプレイなどに同期せず時分割で送られてきても、ＯＳＤ用フレームメモリ２４，２６に一旦記憶することで、ここからディスプレイのタイミングで画像データを読み出すことができ、問題は生じない。
【００３２】
このように、本実施形態によれば、ラインメモリ１２、垂直フィルタ１４、水平フィルタ１６を時分割で用いてメイン出力およびサブ出力を得る。従って、フレームメモリ１０からラインメモリ１２へのデータの読み出しは、２つの出力に対し、１回でよい。また、ラインメモリ１２、垂直フィルタ１４、水平フィルタ１６も１つでよい。従って、フレームメモリへのアクセス頻度を減少するとともに、回路規模を小さくして効率的な処理を行うことができる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、１つのラインメモリから読み出したデータから複数のフォーマットの画像信号を生成する。従って、フレームメモリからラインメモリへの読み出し頻度を低減することができる。
【００３４】
また、時分割でフォーマット変換の処理を行うことで、複数のフォーマットに変換する場合でも、フォーマット変換回路は１つですむので、回路規模を小さくすることができる。
【図面の簡単な説明】
【図１】  実施形態の装置の構成を示すブロック図である。
【図２】  処理のタイミングを示す図である。
【符号の説明】
１０  フレームメモリ、１２  ラインメモリ、１４  垂直フィルタ、１６  水平フィルタ、１８  コントローラ、２０  スイッチ、２２  フォーマット変換回路、２４，２６  ＯＳＤ用フレームメモリ。
【図１】
0004212212.tif 000003
【図２】
0004212212.tif 000004