(57)【特許請求の範囲】
【請求項１】
半導体素子の電気特性を模擬的に算出する回路素子モデルのパラメータ値を抽出するパラメータ抽出プログラムであって、
物理的、構造的に最も単純化された前記半導体素子の素子構造と物理モデルを用いてデバイスシミュレーションを実行し当該素子構造の電気特性を抽出する第１の処理と、
抽出した前記電気特性に基づいて、物理的、構造的に最も単純化された前記半導体素子の素子構造および物理モデルと関係するパラメータの値を決定する第２の処理と、
電気特性を抽出した素子構造と物理モデルの内、前記半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更する第３の処理と、
前記半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更された、新たな素子構造および物理モデルを用いてデバイスシミュレーションを実行し、当該素子構造の電気特性を抽出する第４の処理と、
抽出した前記電気特性に基づいて、素子構造および物理モデルの一部追加又は変更された部分と関係するパラメータの値を決定する第５の処理と、
前記半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更された、新たな素子構造および物理モデルが、最終的な素子構造および物理モデルに基づくものであるか否かを判別し、最終的な素子構造および物理モデルに基づくものでない場合、前記第３〜第５の処理を再び実行し、最終的な素子構造および物理モデルに基づくものである場合、決定したパラメータ値を出力する第６の処理と
をコンピュータに実行させることを特徴とするパラメータ抽出プログラム。
【請求項２】
構造的に最も単純化された前記半導体素子の素子構造とは、寄生要因を包含しない半導体素子領域であることを特徴とする請求項１に記載のパラメータ抽出プログラム。
【請求項３】
回路素子モデルのパラメータ初期値を算出する処理をコンピュータに実行させることを特徴とする請求項１又は請求項２に記載のパラメータ抽出プログラム。
【請求項４】
前記パラメータ初期値はプロセスシミュレーションおよびデバイスシミュレーションの結果を参照して算出されることを特徴とする請求項３に記載のパラメータ抽出プログラム。
【請求項５】
半導体素子の電気特性を模擬的に算出する回路素子モデルのパラメータ値を抽出し、抽出した当該パラメータ値を利用して当該半導体素子を含む半導体集積回路の回路シミュレーションを実行し、当該回路シミュレーション結果を参照して半導体集積回路を製造する半導体集積回路の製造方法であって、
物理的、構造的に最も単純化された前記半導体素子の素子構造と物理モデルを用いてデバイスシミュレーションを実行し当該素子構造の電気特性を抽出する第１のステップと、
抽出した前記電気特性に基づいて、物理的、構造的に最も単純化された前記半導体素子の素子構造および物理モデルと関係するパラメータの値を決定する第２のステップと、
電気特性を抽出した素子構造と物理モデルの内、前記半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更する第３のステップと、
前記半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更された、新たな素子構造および物理モデルを用いてデバイスシミュレーションを実行し、当該素子構造の電気特性を抽出する第４のステップと、
抽出した前記電気特性に基づいて、素子構造および物理モデルの一部追加又は変更された部分と関係するパラメータの値を決定する第５のステップと、
前記半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更された、新たな素子構造および物理モデルが、最終的な素子構造および物理モデルに基づくものであるか否かを判別し、最終的な素子構造および物理モデルに基づくものでない場合、前記第３〜第５のステップを再び実行し、最終的な素子構造および物理モデルに基づくものである場合、決定したパラメータ値を出力する第６のステップと
決定したパラメータ値を利用して前記半導体集積回路の回路シミュレーションを実行し、当該回路シミュレーション結果を参照して半導体集積回路を製造する第７のステップと
を有することを特徴とする半導体集積回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の回路シミュレーションにおいて用いられる回路素子モデルのパラメータ抽出処理に対し適用して好適な技術に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路の回路シミュレーションにおいては、半導体素子の電気特性を模擬的に算出するモデル（以下、回路素子モデルと表記）を利用して、回路内の節点における電位や節点間の電流を計算する。この回路素子モデルは、通常、半導体素子の動作原理を盛り込んだ複数の数式と素子の製造条件に依存する複数のパラメータ値とから構成される。実際の半導体素子から得られた電気特性に基づいて、回路素子モデルのパラメータの値を決定する作業は「パラメータ抽出処理」と呼ばれるが、現在、このパラメータ抽出処理を高い精度で行い、実際の素子の電気特性を高精度に再現する回路素子モデルを利用することは、回路シミュレーションの信頼性を確保する上で大変重要な要素の１つとなっている。
【０００３】
ところで、ＭＯＳＦＥＴを始めとする半導体素子の回路素子モデルのパラメータ抽出処理においては最適化手法が利用されることが多い。この最適化手法においては、ニュートンラプソン法などの非線形最適化アルゴリズムを利用して、実際の半導体素子の電気特性を再現するように回路素子モデルのパラメータ値を数値的に合わせ込んでいく。ところが、この最適化手法には、どのような回路素子モデルに対しても簡便に適用することができるものの、合わせ込むパラメータの数が多い場合などには、最適化の途中で精度の低い局所解に陥りやすいという欠点がある。このような背景から、ＢＳＩＭ３モデルなどといった、パラメータ数が極めて多い回路素子モデルのパラメータ抽出処理においては、以下に示す局所最適化処理を利用した最適化手法が利用されている。以下、図５を参照して、局所最適化処理を利用した従来までのパラメータ抽出方法について簡単に説明する。
【０００４】
局所最適化処理を利用した従来までのパラメータ抽出方法においては、始めに、バイアス条件や素子寸法の条件を振って、実際の半導体素子の電気特性を測定する（Ｓ２０１）。そして、測定された電気特性をバイアス条件や素子寸法で分類し（Ｓ２０２）、分類された各電気特性に対して感度の高いパラメータを選択する（Ｓ２０３）。パラメータを選択すると、次に、選択したパラメータの値を変化させて、分類された電気特性に対してパラメータを合わせ込んでいき、パラメータの値を決定する（局所最適化処理、Ｓ２０４）。局所最適化処理完了後、決定したパラメータの値によって実測の電気特性が十分な精度で再現される場合には、決定したパラメータ値を回路素子モデルのパラメータ値として出力する（Ｓ２０７）。一方、実測の電気特性が十分な精度で再現されない場合には、大域的な合わせ込み処理によりパラメータを抽出する（大域最適化処理Ｓ２０６）、若しくは、Ｓ２０４の処理を実行することより、再びパラメータ値の合わせ込みを実行する。ここで、局所最適化処理を利用したパラメータ抽出方法に対する理解を深めるために、ＢＳＩＭ３モデルのパラメータを局所最適化処理により抽出する具体例について説明する。
【０００５】
ＢＳＩＭ３モデルには、チャネル長Ｌが短い場合にのみ効果を示すパラメータとチャネル長Ｌに依存しないパラメータとがあり、例えば、しきい値電圧などの特性値を算出する式中の部分式Ｐが、２つのパラメータＰ０，Ｐ１を用いて、式：Ｐ＝Ｐ０＋Ｐ１／Ｌのように表現される。この式によれば、チャネル長ＬがＰ１と比較して十分に大きい場合には、Ｐ≒Ｐ０となり、パラメータＰ１の影響を無視することができる。そこで、まずチャネル長Ｌが十分に大きい素子の実際の電気特性に対してパラメータＰ０を合わせ込み、次に、チャネル長が短い素子の実際の電気特性に対してパラメータＰ１を合わせ込むことにより、パラメータを抽出する。
【０００６】
このように、局所最適化処理を利用したパラメータ抽出方法においては、各段階では感度の揃った少数のパラメータだけを考慮すれば良いので、非線形最適化アルゴリズムの弱点を克服することができる。
【０００７】
【発明が解決しようとする課題】
ところで、上述した局所最適化処理を利用したパラメータ抽出方法においては、理想的には、後の段階で合わせ込むパラメータの感度は任意の段階での合わせ込み処理においては全て０となっている、完全に局所化された状態であることが望ましい。しかしながら、現実的には、このような完全に局所化された状態を作り出すことは極めて困難である。上述の例で言えば、チャネル長Ｌをいくら大きく取っても、あとから抽出するパラメータＰ１の値によっては最初に抽出するパラメータＰ０は真の値から大きくずれてしまう可能性がある。
【０００８】
このため、局所最適化処理を利用したパラメータ抽出方法においては、各局所最適化の段階において、合わせ込み対象外のパラメータの影響が計算ノイズとして混入してしまう。一般に、混入したノイズは蓄積され、段階を経る毎に歪みが大きくなる。したがって、このパラメータ抽出方法においては、後の段階となる程、合わせ込みが困難となり、前段階におけるパラメータの抽出精度も劣化してしまう。前述の例で言えば、チャネル長Ｌが短い所でパラメータＰ０の誤差をパラメータＰ１で吸収しようとする結果、チャネル長Ｌが大きいところでの誤差がより大きくなるようなものである。
【０００９】
このために、従来までの局所最適化を利用したパラメータ抽出処理においては、多くの場合、大域的な最適化処理や繰り返し計算を頻繁に行う必要性がある。ところが、繰り返し計算や大域的な最適化処理の過程では、解の発散や精度の低い局所解への陥没が発生する可能性があるために、回路素子モデルのパラメータ値を高い精度で抽出することができず、また、パラメータ値の一意性を確保することができない。具体的な陥没事例を図６に示すが、この例においては、実測の電気特性値と、局所解を利用した回路シミュレーションによる電気特性値とが大きくずれてしまっている。
【００１０】
現在、回路素子モデルにおけるパラメータ抽出の精度の良否は、半導体製造条件の決定や回路構造の設計など、半導体開発のあらゆる場面と関係している。したがって、コスト増や新製品の開発遅延などの問題を防ぎ、半導体製品の開発効率を上げるためにも、高精度な回路素子モデルのパラメータを抽出することは急務となっている。
【００１１】
本発明は、従来までの局所最適化を利用したパラメータ抽出処理が抱える上記の技術的課題を解決すべくなされたものであり、その目的は、回路素子モデルのパラメータを高精度に抽出することを可能にする技術を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係るパラメータ抽出プログラムの特徴は、半導体集積回路の回路シミュレーションにおいて用いられる、半導体素子の電気特性を模擬的に算出する回路素子モデルのパラメータ値を抽出するパラメータ抽出プログラムであって、物理的、構造的に最も単純化された半導体素子の素子構造と物理モデルを用いてデバイスシミュレーションを実行し素子構造の電気特性を抽出する第１の処理と、抽出した電気特性に基づいて、物理的、構造的に最も単純化された半導体素子の素子構造および物理モデルと関係するパラメータの値を決定する第２の処理と、電気特性を抽出した素子構造と物理モデルの内、半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更する第３の処理と、半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更された、新たな素子構造および物理モデルを用いてデバイスシミュレーションを実行し素子構造の電気特性を抽出する第４の処理と、抽出した電気特性に基づいて、素子構造および物理モデルの一部追加又は変更された部分と関係するパラメータの値を決定する第５の処理と、半導体素子の素子構造および物理モデルにおいて考慮されていなかった素子構造および特性を分離された物理モデルの少なくとも一方を一部追加又は変更された、新たな素子構造および物理モデルが、最終的な素子構造および物理モデルに基づくものであるか否かを判別し、最終的な素子構造および物理モデルに基づくものでない場合、前記第３〜第５の処理を再び実行し、最終的な素子構造および物理モデルに基づくものである場合、決定したパラメータ値を出力する第６の処理とをコンピュータに実行させることにある。
【００１３】
すなわち、本発明に係るパラメータ抽出プログラムは、物理的・構造的に最も単純化された条件から複数の段階に分けて電気特性を計算し、各電気特性を目標値として回路素子モデルのパラメータ値を局所的に抽出するので、パラメータ抽出処理の初期段階におけるノイズの影響をなくし、精度、一意性共に優れた回路素子モデルのパラメータを抽出することができる。
【００１４】
【発明の実施の形態】
本発明は、例えば半導体回路素子モデルのパラメータ抽出処理に対して適用、実施することができる。以下、図１〜図４を参照して、本発明を回路シミュレーションにおいて用いられる回路素子モデルのパラメータ抽出処理に対し適用した、本発明の実施の一形態となるパラメータ抽出装置の構成およびその動作について詳しく説明する。
【００１５】
《パラメータ抽出装置の構成》
始めに、本発明の実施の一形態となるパラメータ抽出装置の構成について説明する。
【００１６】
図１は、本発明の実施の一形態のパラメータ抽出装置の構成を示す模式図である。
【００１７】
この実施の形態のパラメータ抽出装置２は、図１に示すように、最適化処理実行部３、初期値計算部４、特性計算部５および終了判定部６を備え、特性計算部５は、データ変換部５ａ、プロセス・デバイスシミュレーション部５ｂおよび物理モデル・構造指定部５ｃを有する。
【００１８】
最適化処理実行部３は、入力された電気特性を目標として回路素子モデルのパラメータ値を段階的に抽出する。初期値計算部４は、入力されたプロセス・デバイスシミュレーションの結果から半導体素子内部の物理量を抽出し、抽出した結果に基づいて回路素子モデルのパラメータの初期値を算出する。
【００１９】
特性計算部５は、データ変換部５ａ、プロセス・デバイスシミュレーション部５ｂおよび物理モデル・構造指定部５ｃを備え、データ変換部５ａは、プロセス・デバイスシミュレーション部５ｂによるプロセス・デバイスシミュレーションの結果得られる電気特性を、バイアス条件および素子寸法に基づいて分類する。
【００２０】
プロセス・デバイスシミュレーション部５ｂは、物理モデル・構造指定部５ｃが指定した素子構造および物理モデルに従ってプロセス・デバイスシミュレーションを実行し、指定された素子構造の電気特性を模擬的に算出する。
【００２１】
物理モデル・構造指定部５ｃは、プロセス・デバイスシミュレーション部５ｂが実行するプロセス・デバイスシミュレーションにおいて使用される素子構造および物理モデルを指定する。
【００２２】
終了判定部６は、プロセス・デバイスシミュレーション部５ｂにより抽出された電気特性が最終的な素子構造および物理モデルに基づくものであるか否かを判別する終了判定処理を実行する。
【００２３】
入力部７は、パラメータ抽出処理に関する各種情報を入力するために使用され、入力形態としては、例えば、テンキー、キーボード、マウスポインタ等を採用することができる。出力部８は、パラメータ抽出処理に関する各種情報を出力するために使用され、その形態としては、ディスプレイ装置や印刷装置等を採用することができる。
【００２４】
なお、この実施の形態のパラメータ抽出装置２は、回路設計装置９と接続して回路設計システム１を構築しており、回路設計装置９は、パラメータ抽出装置２から出力されるパラメータを利用して回路シミュレーションなどの回路設計処理を実行することが可能な構成となっている。
【００２５】
《パラメータ抽出装置の動作》
次に、図２を参照して、上記のパラメータ抽出装置２の動作について説明する。
【００２６】
図２は、上記のパラメータ抽出装置の動作を示すフローチャート図である。
【００２７】
図１に示した実施の形態のパラメータ抽出装置２は、ユーザが、入力部７を介して、回路パラメータを抽出する半導体素子のプロセス・デバイスシミュレーション結果を入力し、パラメータ抽出装置２に対してパラメータ抽出処理開始の指示を入力すると、以下に示す処理を開始する。
【００２８】
なお、この実施の形態においては、半導体素子のプロセス・デバイスシミュレーションの結果はユーザが入力することとしたが、例えば、半導体素子の製造プロセス条件や素子構造に関する情報をユーザに入力させ、プロセス・デバイスシミュレーション部４ｂが半導体素子のプロセス・デバイスシミュレーション結果を抽出するようにしても良い。
【００２９】
始めに、初期値計算部４が、入力されたプロセス・デバイスシミュレーションの結果から半導体素子内部の物理量を抽出し（Ｓ１０１）、抽出した結果に基づいて回路素子モデルのパラメータ初期値を算出する（Ｓ１０２）。ここで、このＳ１０２の処理において初期値を算出するパラメータとしては、例えば、膜厚、接合の深さ、不純物濃度などに関係するパラメータがある。
【００３０】
パラメータの初期値を算出すると、次に、物理モデル・構造指定部５ｃが、入力されたプロセス・デバイスシミュレーション結果を参照して、半導体素子構造中で寄生抵抗や寄生容量などの寄生要因を包含しない領域を切り出し、また、この半導体素子のデバイスシミュレーションを行う上で必要最小限の物理モデルを選択する。そして、切り出した領域と選択した物理モデルとをプロセス・デバイスシミュレーション部５ｂに対し出力する。
【００３１】
ここで、入力された半導体素子構造がＭＯＳＦＥＴである場合には、物理モデル・構造指定部５ｃは、例えば、寄生抵抗や寄生容量などの寄生要因を包含しない領域としてチャネル領域を切り出し、物理モデルとしては移動度モデルのみ（インパクトイオン化、ゲートポリシリコンの空乏化などの物理モデルは除く）を選択するものとする。ただし、回路素子モデルの種類によっては、パラメータを抽出するために最適な構造と物理モデルは異なることがあるのは勿論である。
【００３２】
物理モデル・構造指定部５ｃによって切り出された半導体素子領域と選択した物理モデルとが入力されると、プロセス・デバイスシミュレーション部５ｂは、入力された素子構造および物理モデルを用いてデバイスシミュレーションを実行し、入力された素子構造の電気特性を模擬的に算出し、算出結果をデータ変換部５ａに対し出力する（Ｓ１０３）。データ変換部５ａは、切り出された素子構造の電気特性が入力されると、バイアス条件および素子寸法に基づいて入力された電気特性を分類し、分類した電気特性を最適化処理実行部３に対し出力する（Ｓ１０４）。
【００３３】
最適化処理実行部３は、バイアス条件および素子寸法に基づいて分類された電気特性が入力されると、入力された電気特性を目標として回路素子モデルのパラメータ値を合わせ込んでいき、パラメータ値を段階的に抽出する（Ｓ１０５）。
【００３４】
ここで、このＳ１０５の処理において抽出するパラメータ値は、今回および前回入力された電気特性の算出条件の差異に関係するものである。例えば、今回新たにインパクトイオン化と関係する物理モデルを追加して電気特性を抽出、入力した場合には、このＳ１０５の処理においては、インパクトイオン化と関係するパラメータのみを抽出する。なお、初回のＳ１０５の処理においては、最初の処理で切り出された構造および選択された物理モデルと関係する全てのパラメータを抽出する。また、パラメータ値を抽出する際は、非線形アルゴリズムを用いても、解析的なパラメータ計算手法を利用しても、どちらであっても良い。
【００３５】
Ｓ１０５の処理によって回路素子モデルのパラメータ値が抽出されると、終了判定部６が、Ｓ１０５の処理において使用した電気特性が最終的な素子構造および物理モデルに基づくものであるか否かを判別する（Ｓ１０６）。そして、最終的な素子構造および物理モデルに基づくものである場合には、今までの処理によって抽出したパラメータ値を出力する（Ｓ１０７）。以後、ユーザは、出力されたパラメータ値を回路素子モデルのパラメータ値として回路シミュレーションを実行し、回路シミュレーション結果に基づいて回路設計装置９を利用して以後の回路設計および回路製造処理を実行する（Ｓ１０９）。
【００３６】
一方、終了判定部６によって、Ｓ１０５の処理において使用した電気特性が最終的な素子構造および物理モデルに基づくものではないと判定された場合には、物理モデル・構造指定部５ｃは、Ｓ１０５の処理において考慮されていなかった素子構造および物理モデルを一部追加し、追加した情報をプロセス・デバイスシミュレーション部５ｂに対し出力する。そして、プロセス・デバイスシミュレーション部５ｂは、素子構造および電気特性が追加された情報を用いてその素子構造の電気特性を抽出し（Ｓ１０８）、以後は再びＳ１０４以後の処理を実行する。
【００３７】
なお、上記の実施の形態においては、素子構造および物理モデルの双方を追加するようにしたが、素子構造、物理モデルの少なくとも一方を追加するのみでも構わない。また、素子構造や物理モデルを追加していくのではなく変更するようにしても良く、これは特に物理モデルに対して有効である。
【００３８】
《実験例》
以上、本発明の実施形態に係るパラメータ抽出装置の構成および動作について説明したが、ここで、本発明に係る技術の理解を深めるために、本発明をＭＯＳＦＥＴのＢＳＩＭ３ｖ３モデルのパラメータを抽出する処理に適用した実験例について説明する。
【００３９】
ＢＳＩＭ３ｖ３モデルにおいては、基本的なＭＯＳＦＥＴの電流電圧特性を表す方程式（下記『式１』参照）に、ソース・ドレイン寄生抵抗、インパクトイオン化による基板電流、ゲートポリシリコン電極の空乏化などの高度な微細効果を表す方程式がそれぞれパラメータ化されて組み込まれた形式となっている。
【００４０】
『式１』：ＩＤＳ＝ｆ（ＶＤＳ，ＶＧＳ，ＶＢＳ，ＲＤＳ，ＩＳＵＢ，ＮＰＯＬＹ，．．．）
ここで、ＶＤＳ，ＶＧＳ，ＶＢＳ，ＲＤＳ，ＩＳＵＢ，ＮＰＯＬＹはそれぞれ順に、ドレイン電圧、ゲート電圧、基板電圧、寄生抵抗を表すパラメータ、基板電流を表すパラメータ、空乏化効果を表すパラメータを示す。
【００４１】
上記の『式１』における各パラメータは、基板方程式の中に組み込まれている一方、それぞれ固有の方程式とパラメータから算出されるようになっている。そこで、始めに、基本特性、寄生抵抗、基板電流、空乏化効果の４つの特性を分離することを考える。
【００４２】
始めに、寄生抵抗についてであるが、寄生抵抗を分離するためには、ソース・ドレイン領域の拡散領域部分を除いたチャネル部分だけを構造として切り出せば良い。また、基板電流を分離する場合には、インパクトイオン化と関係する物理モデルを除外すれば良い。また、空乏化効果を分離するためには、ゲートポリシリコン全体を電極とする構造を指定すれば良い。さらに、移動度の水平・垂直電界依存性と関係する物理モデルを除外するようにすれば、微細効果をほとんど含まない基本特性を算出することができる。
【００４３】
本発明に係るパラメータ抽出処理においては、このようにして算出した基本特性に対して、まず始めに、しきい値電圧や移動度と関係するパラメータ、一部の飽和領域のパラメータ（チャネル長変調やＤＩＢＬなど不純物と関係するもの）を合わせ込む。この時、酸化膜厚や基板表面濃度などのパラメータについては、プロセスシミュレーションの結果から直接抽出した値を初期値として用いることができる。
【００４４】
次に、移動度の水平・垂直電界依存性を考慮した電流電圧特性を計算し、対応する移動度のパラメータを合わせ込む。以後、基板電流、空乏化、寄生抵抗を順次考慮に入れて電流電圧特性を計算し、その都度、対応するパラメータを合わせ込んでいく。以上の処理の結果、図３に示すように、実測値を精度良く再現するパラメータ値を得ることができる。
【００４５】
《実施の形態の効果》
以上述べてきたように、この実施の形態のパラメータ抽出装置は、物理的・構造的に最も単純化された状態から複数の段階に分けて半導体素子の電気特性を計算し、各段階において計算された電気特性を目標値としてパラメータ値を抽出していくので、寄生要因となる構造や２次的な物理現象の影響を排除し、従来までは困難であった完全に局所された状態でパラメータ抽出処理を行うことができる。これにより、パラメータ抽出処理の初期段階におけるノイズの影響はなくなり、精度、一意性共に優れた半導体回路素子モデルのパラメータを抽出することができる。
【００４６】
《その他の実施の形態》
以上、本発明者らによってなされた発明を上記実施形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００４７】
例えば、上記の実施の形態においては、プロセス・デバイスシミュレーションを随時実行して電気特性を算出しながらパラメータの最適化を行っていたが、例えば、最適化処理に必要な電気特性を予め一括して算出しておき、その後、一括してパラメータの最適化を行うようにしても良い。また、プロセス・デバイスシミュレーションによって抽出した電気特性ではなく、実測により得られた半導体素子の電気特性を目標値としてパラメータを抽出する際は、上記の処理によって抽出したパラメータ値の全て若しくは一部をその初期値として利用するようにしても良い。
【００４８】
また、上記一連のパラメータ抽出装置の動作は、プログラム化しコンピュータ読み取り可能な記録媒体に保存しても良い。そして、シミュレーションを行う際は、この記録媒体をコンピュータシステムに読み込ませ、コンピュータシステム内のメモリ等の記憶部にプログラムを格納し、プログラムを演算装置で実行することにより、パラメータ抽出装置を実現することができる。ここで、記録媒体とは、例えば、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるようなコンピュータ読み取り可能な記録媒体等が含まれる。
【００４９】
なお、ここでいうコンピュータシステムは、例えば、図４に示す構成のような概観を有する。すなわち、コンピュータシステム４０は、フロッピーディスクドライブ４２および光ディスクドライブ４４を備えている。そして、フロッピーディスクドライブ４２に対してはフロッピーディスク４３、光ディスクドライブ４４に対しては光ディスク４６を挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをコンピュータシステム４０内にインストールすることができる。また、所定のドライブ装置４７を接続することにより、例えば、メモリ装置の役割を担うＲＯＭ４８や、磁気テープ装置の役割を担うカートリッジ４９を用いて、インストールやデータの読み書きを実行することもできる。さらに、ユーザは、キーボード４５を介してパラメータ抽出に関する各種情報を入力し、コンピュータシステム４０からの出力情報をディスプレイ４１を介して出力することができる。
【００５０】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００５１】
【発明の効果】
本発明によれば、パラメータ抽出処理の初期段階におけるノイズの影響をなくし、精度、一意性共に優れた半導体回路素子モデルのパラメータを抽出することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のパラメータ抽出装置の構成を示す模式図である。
【図２】図１に示すパラメータ抽出装置の動作を示すフローチャート図である。
【図３】図１に示すパラメータ抽出装置を利用した実験例を示す図である。
【図４】コンピュータシステムの概観を示す模式図である。
【図５】従来までのパラメータ抽出処理を示すフローチャート図である。
【図６】従来までのパラメータ抽出処理を利用した実験例を示す図である。
【符号の説明】
１  回路設計システム
２  パラメータ抽出装置
３  最適化処理実行部
４  初期値計算部
５  特性計算部
５ａ  データ変換部
５ｂ  プロセス・デバイスシミュレーション部
５ｃ  物理モデル・構造指定部
６  終了判定部
７  回路設計装置
８  入力部
９  出力部
４０  コンピュータシステム
４１  ディスプレイ
４２  フロッピーディスクドライブ
４３  フロッピーディスク
４４  光ディスクドライブ
４５  キーボード
４６  光ディスク
４７  ドライブ装置
４８  ＲＯＭ
４９  カートリッジ
【図１】
0004363790.tif 000002
【図２】
0004363790.tif 000003
【図３】
0004363790.tif 000004
【図４】
0004363790.tif 000005
【図５】
0004363790.tif 000006
【図６】
0004363790.tif 000007