(57)【特許請求の範囲】
【請求項１】
直流電源の一端と他端の間に接続される、昇圧用のインダクタと第２のビーズ型のインダクタとスイッチング素子の直列回路と、
前記昇圧用のインダクタと前記第２のビーズ型のインダクタの共通接続点と、前記直流電源の他端の間に接続された、第１のビーズ型のインダクタと整流用のダイオードと平滑用のコンデンサの直列回路と、
前記第２のビーズ型のインダクタと前記スイッチング素子の共通接続点と、前記整流用のダイオードと前記平滑用のコンデンサの共通接続点の間に接続された、
抵抗とダイオードの直列回路と、
を備え、
前記ダイオードは、前記整流用のダイオードよりチップが小さく接合容量も小さく、そのカソードが前記整流用のダイオードのカソードに接続されていることを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流−直流変換を行う昇圧型のスイッチングレギュレータ、特に高調波抑制機能を有するスイッチングレギュレータに関するものである。
【０００２】
【従来の技術】
従来より、高調波抑制用回路として昇圧型チョッパ方式による回路を採用することが提案されている。このチョッパ方式は、入力電圧電流を一旦磁性体に蓄えて放出するタイプであり、放射電磁波が大きい上に回路に入力する電磁波も大きいものとなる。そのため、ＥＭＩ(Erectro−Magnetic  Interference) 対策としてノイズフィルタを強化することが行われている（ＶＣＣＩ（Ａ種（商用））対応）。
【０００３】
しかし、最近では、ＶＣＣＩ（Ｂ種（家庭用））対応と更に厳しい規格対応が要求されてきている上に、１５０〜４５０ＫＨｚの周波数帯においても規制が加えられてきている。
【０００４】
また、上述のチョッパ回路のノイズ発生源は、スイッチング制御（ＰＷＭ制御）によるスイッチング素子のオン（ＯＮ）からオフ（ＯＦＦ）、またオフからオンに切り替わる際の急峻な電圧電流によって引き起こされている割合が大きい。したがって、当然のことながらこの急峻な電圧電流によりスイッチング素子の劣化も早くなり、信頼性が損なわれる結果となる。
【０００５】
図５は現在使用されている一般的な昇圧型チョッパ方式のスイッチングレギュレータの構成を示す回路図であり、アクティブフィルタの回路となっている。この回路は、商用の正弦波交流を全波整流した直流が入力されるもので、平滑用のインダクタＬ１、スイッチング素子Ｑ１、整流用のダイオードＤ１及び出力側のコンデンサＣ３により昇圧型のチョッパ回路が構成されている。また、スイッチング素子Ｑ１と並列にコンデンサＣ１と抵抗Ｒ１の直列回路、インダクタＬ１と並列にコンデンサＣ２と抵抗Ｒ２の直列回路がそれぞれスナバ回路として接続され、更に可聴音対策及び不要輻射対策用としてビーズ型のインダクタＬＢ１，ＬＢ２がインダクタＬ１とダイオードＤ１及びスイッチング素子Ｑ１との間に介装されている。
【０００６】
上記構成の回路においては、スイッチング素子Ｑ１がオンのときにインダクタＬ１にエネルギーが蓄えられ、スイッチング素子Ｑ１がオフのときにその励磁されたインダクタＬ１を電流が流れようとし、ダイオードＤ１を通してコンデンサＣ３に充電されるとともに平滑されて出力される。すなわち、スイッチング素子Ｑ１がオフのときに、インダクタＬ１に蓄えられたエネルギーが入力電源に重畳されて出力される。
【０００７】
その際、スイッチング素子Ｑ１がオンからオフへ、またオフからオンへ急激に変化するとき、該スイッチング素子Ｑ１やダイオードＤ１などの半導体は理想的な素子ではないため、そのオンからオフ及びオフからオンへの非常に短い期間でコンデンサやインダクタになってしまう。この時間幅は整流用のダイオードＤ１によって決まり、略２０ｎｓｅｃ〜１００ｎｓｅｃ程度である。そして、これが急峻なサージ電圧電流を引き起こし、安定した電圧電流にならず、電磁波等が発生して有害なノイズとなる。そこで、図５の回路ではサージ電圧を抑制するために、コンデンサＣ１，Ｃ２及び抵抗Ｒ１，Ｒ２によるスナバ回路を用いて対応している。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような従来のスイッチングレギュレータにあっては、入力電圧電流を一旦磁性体に蓄えて出力するタイプであるため、ビーズ型のインダクタにより出力電圧（ＯＵＴ−ＳＧ間電圧）の中でスイッチング素子のＤ−Ｓ（ドレイン−ソース）間電圧がクランプされるときに誘導されやすく、応答も遅れ、サージ電圧が発生するという問題点があった。
【０００９】
本発明は、上記のような問題点に着目してなされたもので、少ない部品点数でスイッチング素子のサージ電圧を抑制することができ、回路の信頼性及び効率が向上するとともに、ノイズの低減を図ることができるスイッチンクレギュレータを提供することを目的としている。
【００１０】
【課題を解決するための手段】
前記目的を達成するため、本発明では、スイッチングレギュレータを次の（１）のとおりに構成する。
（１）直流電源の一端と他端の間に接続される、昇圧用のインダクタと第２のビーズ型のインダクタとスイッチング素子の直列回路と、
前記昇圧用のインダクタと前記第２のビーズ型のインダクタの共通接続点と、前記直流電源の他端の間に接続された、第１のビーズ型のインダクタと整流用のダイオードと平滑用のコンデンサの直列回路と、
前記第２のビーズ型のインダクタと前記スイッチング素子の共通接続点と、前記整流用のダイオードと前記平滑用のコンデンサの共通接続点の間に接続された、
抵抗とダイオードの直列回路と、
を備え、
前記ダイオードは、前記整流用のダイオードよりチップが小さく接合容量も小さく、そのカソードが前記整流用のダイオードのカソードに接続されているスイッチングレギュレータ。
【００１４】
【発明の実施の形態】
図１は本発明の実施例の構成を示す回路図であり、図５と同一符号は同一構成要素を示している。この回路は、商用交流周波数を全波整流した直流電源を入力とし、スイッチング素子Ｑ１（ここではＮ型のＭＯＳＦＥＴ）、昇圧用のインダクタＬ１、整流用のダイオードＤ１及び平滑用のコンデンサＣ３から成るチョッパ回路により昇圧して出力するものであり、スイッチング素子Ｑ１の正側端子（ドレイン）と整流用のダイオードＤ１のカソード側との間に抵抗Ｒ３とダイオードＤ２の直列回路が接続され、且つこの直列回路のダイオードＤ２のアノード側が整流用のダイオードＤ１のアノード側にビーズ型のインダクタＬＢ１，ＬＢ２を介して接続されている。また、スイッチング素子Ｑ１の正側端子（ドレイン）と負側端子（ソース）の間にはコンデンサＣ１と抵抗Ｒ１の直列回路が接続されている。
【００１５】
上記構成の回路では、スイッチング素子Ｑ１の正側端子から抵抗Ｒ３とダイオードＤ２を直列に接続し、且つダイオードＤ２の正極とダイオードＤ１の正極を接続して、ダイオードＤ１を理想的な素子に近づけるようにしている。
【００１６】
すなわち、ダイオードＤ１は主に電力用であるので、チップが大きく接合容量も大きいものが使用され、したがって逆方向回復時間（Ｔｒｒ）も大きくなる。これを改善するために、チップが小さく接合容量も小さなダイオードＤ２をダイオードＤ１とパラレルに入れ、ダイオードＤ１よりも早く応答させて見掛け上理想的な素子に近づけている。
【００１７】
また、ビーズ型のインダクタＬＢ１，ＬＢ２の役割を崩すことなくスイッチング素子Ｑ１のターンオフ時のみ接合容量の小さなダイオードＤ２が働くように、制限用の抵抗Ｒ３を設けている。
【００１８】
そして、スイッチング素子Ｑ１がターンオフすると接合容量の小さなダイオードＤ２が働き、スイッチング素子Ｑ１の両端子間（Ｄ−Ｓ間）電圧をコンデンサＣ３の両端電圧によりクランプする。このとき、出力電圧をＶｏｕｔ、ダイオードＤ２の電圧をＶｄ２、またダイオードＤ２の接合容量の突入充電電流をｉとすると、スイッチング素子Ｑ１のＤ−Ｓ間電圧Ｖｄｓの最大値｜Ｖｄｓ｜ｍａｘは、｜Ｖｄｓ｜ｍａｘ＝Ｖｏｕｔ＋Ｖｄ２＋Ｒ３・ｉとして表わされる。
【００１９】
次に、ビーズ型のインダクタＬＢ１，ＬＢ２及びダイオードＤ１の逆方向回復時間（Ｔｒｒ）により応答が遅れたダイオードＤ１が整流素子として働き出すが、このとき既にスイッチング素子Ｑ１のＤ−Ｓ間電圧は安定しており、サージ電圧は抑制されている。そして、ダイオードＤ１が働き出すと、インダクタＬＢ１からＬＢ２までの間のインピーダンスＺは｜Ｚ｜＜＜Ｒ３となり、電流はほとんどダイオードＤ１を通して流れるようになる。
【００２０】
なお、電源投入時の１次、２次突入電流から保護するために、ダイオードＤ２は電気的特性としてサージ電流耐量の大きなものが必要である。
【００２１】
図２は上述の図１のターンオフ時の等価回路を示したものである。また、図３は図１の回路の要部の波形を示す図であり、上記のスイッチング素子Ｑ１のＤ−Ｓ間電圧Ｖｄｓ及びダイオードＤ２，Ｄ１に流れる電流Ｉｄ２，Ｉｄ１と時間（ｔ）の関係を示している。
【００２２】
図３の（ａ）に示すように、従来の回路ではスイッチング素子Ｑ１のターンオフ時にＡの破線部のサージ電圧が発生していたが、本実施例ではこのサージ電圧が抑制されている。したがって、スイッチング素子Ｑ１の劣化も抑制され、少ない部品点数の簡易な構成で回路の信頼性及び効率が向上する。また、図３の（ｂ），（ｃ）に示すように、ダイオードＤ２に続いてダイオードＤ１が働き出すと、上述のようにほとんどの電流がダイオードＤ１を流れるようになる。
【００２３】
ここで、入力電圧をＡＣ１００Ｖ、出力電圧をＤＣ２００Ｖ（出力電力６００Ｗ）程度として実験を行った結果について説明すると、従来の回路より３０〜４０Ｖ程度のサージ電圧の低減を図ることができた。また、図５のコンデンサＣ２と抵抗Ｒ２によるスナバ回路を削除しても入力電圧及びスイッチング素子Ｑ１のＤ−Ｓ間電圧Ｖｄｓに変化はなかった。また実験結果、抵抗Ｒ３は１／４Ｗ程度のもので十分であった。
【００２４】
また、ノイズの発生結果においても、図４に示すように高調波の電磁波が低減されてノイズの低減を図ることができた。特に、周波数２００ＭＨｚ以下のノイズ発生レベル（ｄＢｕＶ）において効果が大きかった。同図中の３０ＭＨｚまでは伝導ノイズを示している。
【００２５】
なお、上記実施例ではスイッチング素子Ｑ１としてＮ型のＭＯＳＦＥＴの場合について説明したが、Ｐ型のＭＯＳＦＥＴを用いた場合はソースが正側端子となる。また、本発明は図１の回路構成に限定されるものではない。
【００２６】
【発明の効果】
以上のように、本発明によれば、少ない部品点数の簡易な構成で、従来の回路よりスイッチング素子のサージ電圧を抑制することができ、回路の信頼性及び効率が向上するとともに、高調波の電磁波を抑えてノイズの低減を図ることができるいう効果がある。
【図面の簡単な説明】
【図１】  本発明の実施例の構成を示す回路図
【図２】  図１のターンオフ時の等価回路図
【図３】  図１の回路の要部の波形を示す図
【図４】  ノイズの発生結果を示す図
【図５】  従来例の構成を示す回路図
【符号の説明】
Ｃ１  コンデンサ
Ｃ２  コンデンサ
Ｄ１  ダイオード
Ｄ２  ダイオード
Ｌ１  インダクタ
ＬＢ１  インダクタ
ＬＢ２  インダクタ
Ｒ１  抵抗
Ｒ２  抵抗
Ｒ３  抵抗
Ｑ１  スイッチング素子
【図１】
0004285811.tif 000002
【図２】
0004285811.tif 000003
【図３】
0004285811.tif 000004
【図４】
0004285811.tif 000005
【図５】
0004285811.tif 000006