(57)【特許請求の範囲】
【請求項１】
複数の半導体チップが実装されるモジュール基板に取り付けられ、前記半導体チップから発生する熱を放出するヒートシンクであって、
ヒートシンク基体と、
前記モジュール基板に形成された孔及び前記モジュール基板の両面に配置される各１つの前記ヒートシンク基体に形成された孔を貫通して、前記モジュール基板の両面に各１つの前記ヒートシンク基体を結合する締結手段とを備え、
前記締結手段は、一体に形成された上部胴体及び下部胴体と、少なくとも前記下部胴体を貫通して形成されるオリフィスと、前記下部胴体と一体に形成され前記ヒートシンク基体に前記締結手段を固定する鍔部とを有し、
前記上部胴体の外径は、前記下部胴体の内径より小さいことを特徴とするヒートシンク。
【請求項２】
前記ヒートシンク基体にはシリコンゴムからなる熱インタフェース材が取り付けられていることを特徴とする請求項１に記載のヒートシンク。
【請求項３】
前記締結手段は、黄銅であることを特徴とする請求項１に記載のヒートシンク。
【請求項４】
前記ヒートシンク基体にはシリコンゴムからなる熱インタフェース材が取り付けられることを特徴とする請求項３に記載のヒートシンク。
【請求項５】
半導体チップから発生する熱を放出するヒートシンクと、メモリモジュール基板とを備えるメモリモジュールであって、
前記半導体チップは、前記モジュール基板の両面に実装されており、
前記ヒートシンクは、ヒートシンク基体と、前記モジュール基板に形成された孔及び前記モジュール基板の両面に配置される各１つの前記ヒートシンク基体に形成された孔を貫通して、前記モジュール基板の両面に各１つの前記ヒートシンク基体を結合する締結手段とを有し、
前記締結手段は、一体に形成された上部胴体及び下部胴体と、少なくとも前記下部胴体を貫通して形成されるオリフィスと、前記下部胴体と一体に形成され前記ヒートシンク基体に前記締結手段を固定する鍔部とを含み、
前記上部胴体の外径は、前記下部胴体の内径より小さく、
前記締結手段が前記モジュール基板に形成された孔及び前記モジュール基板の両面に配置される各１つの前記ヒートシンク基体に形成された孔を貫通して、前記モジュール基板の両面に各１つの前記ヒートシンク基体を結合していることを特徴とするメモリモジュール。
【請求項６】
前記締結手段は、黄銅からなることを特徴とする請求項５に記載のメモリモジュール。
【請求項７】
前記ヒートシンク基体にはシリコンゴムからなる熱インタフェース材が取り付けられることを特徴とする請求項５に記載のメモリモジュール。
【請求項８】
メモリ素子付きの個別モジュール基板を用意する段階と、
ヒートシンク基体と、前記個別モジュール基板に形成された孔及び前記ヒートシンク基体に形成された孔を貫通して前記個別モジュール基板に前記ヒートシンク基体を結合する締結手段とを備え、前記締結手段が一体に形成された上部胴体及び下部胴体と、少なくとも前記下部胴体を貫通して形成されるオリフィスと、前記下部胴体と一体に形成され前記ヒートシンク基体に前記締結手段を固定する鍔部とを有し、前記上部胴体の外径が前記下部胴体の内径より小さいヒートシンクを複数用意する段階と、
前記複数のヒートシンクのうち、一のヒートシンクを下部に位置させ、他の一のヒートシンクをその上部に配置し、前記上部のヒートシンクの締結手段の下部胴体を貫通して形成されたオリフィスに前記下部のヒートシンクの締結手段の上部胴体を挿入することにより、前記上部のヒートシンクを前記下部のヒートシンク上に積層する段階と、
前記締結手段を用いて前記ヒートシンクを前記個別モジュール基板に結合する段階と、
を含むことを特徴とするメモリモジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ組立技術に関し、より詳しくは、ヒートシンクと、ヒートシンクを有するメモリモジュール及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、メモリモジュール素子は、単一の回路基板に２つ以上の半導体メモリチップを実装して、メモリ容量を増加させることができるという利点を有する。また、メモリモジュールは、回路基板に数個の個別メモリチップを実装するのに関連した不都合を解消する。さらに、時代遅れのメモリチップの利用を増やすことができる。表面実装技術を用いた製造メーカでは、メモリモジュールを生産する時、主として数個の同一の基板が連結されている連配列の印刷回路基板を使用している。
【０００３】
基板に実装される個別半導体チップの動作速度が速くなるに従って、チップから熱が多く発生するため、この熱を効果的に放出することが非常に重要となる。特に、ランバスＤＲＡＭは、ノーマルＤＲＡＭより一層高速で動作するので、熱放出に特別に留意する必要がある。例えば、印刷回路基板を用いた６４ＭランバスＤＲＡＭは、最大動作電力が２．０Ｗ〜２．１Ｗである。このため、熱問題は避けられないものとなっている。熱問題を解決するため、メモリモジュールにヒートシンクを取り付けることができる。従来のヒートシンクは、ヒートシンクの一方の面に熱インタフェース材（Thermal Interface Material；ＴＩＭ、以下「熱インタフェース材」を「ＴＩＭ」と称する）を取り付け、メモリモジュールに締結している。ＴＩＭは、熱伝導性に優れるシリコンゴムからなり、チップから発生する熱がヒートシンクに伝達するようにする。
【０００４】
ヒートシンクをメモリモジュールに締結するため、通常プッシュピンやボルト等のファスナーを使用する。しかしながら、プッシュピンやボルトによりヒートシンクをメモリモジュールに締結する場合、メモリモジュール製造メーカやセットメーカ等の最終ユーザがメモリモジュールからヒートシンクを容易に除去したり分解することができる反面、ヒートシンクとメモリモジュール間の締結力が弱く、モジュール素子の信頼性が低いという欠点がある。
【０００５】
さらに、プッシュピン及びボルトの構造的な特性のため、ヒートシンク製造業者としては、予めファスナーが締結されたヒートシンクを供給することが困難である。また、ファスナーが締結されたヒートシンクをメモリモジュール製造メーカに供給するとしても、個別ヒートシンクを垂直に積層し、ローディングすることが難しい。また、ヒートシンクをメモリモジュールに自動的に締結する自動化量産設備を開発することが難しい。
【０００６】
一方、メモリモジュール製造メーカの作業では、連配列の印刷回路基板状態でメモリモジュールを組立し、連配列のダミー部分を除去し、メモリモジュールの電気的特性を検査している。しかしながら、このような工程では、メモリモジュールにヒートシンクを締結することが難しい。また、ヒートシンクとメモリモジュールとを自動的に締結する自動化設備を開発することが難しい。
【０００７】
【発明が解決しようとする課題】
従って、本発明の目的は、ヒートシンクをメモリモジュールに容易に締結できる構造を有するメモリモジュール及びその製造方法を提供することにある。
本発明の他の目的は、ヒートシンクを有するメモリモジュールの自動生産に適合した構造を有するヒートシンクを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の一様態によると、ヒートシンクは、複数の半導体チップが実装されるモジュール基板に取り付けられ、チップから発生する熱を放出する。ヒートシンクは、ヒートシンク基体と、モジュール基板に形成された孔及びモジュール基板の両面に配置される各１つの前記ヒートシンク基体に形成された孔を貫通して、モジュール基板の両面に各１つの前記ヒートシンク基体を結合する締結手段とを含む。締結手段は、一体に形成された上部胴体及び下部胴体と、下部胴体と一体に形成されヒートシンク基体に締結手段を固定する鍔部とを含む。少なくとも下部胴体を貫通してオリフィスが形成される。上部胴体の外径は、下部胴体の内径より小さい。
【０００９】
上記のヒートシンクにおいて、ヒートシンク基体にはシリコンゴムからなる熱インタフェース材が取り付けられていることが好適である。
また、締結手段は、黄銅であることが好適である。
【００１０】
本発明の一様態によると、メモリモジュールは、半導体チップから発生する熱を放出するヒートシンクと、メモリモジュール基板とを備えるメモリモジュールであって、半導体チップは、前記モジュール基板の両面に実装されており、ヒートシンクは、ヒートシンク基体と、モジュール基板に形成された孔及びモジュール基板の両面に配置される各１つのヒートシンク基体に形成された孔を貫通して、モジュール基板の両面に各１つの前記ヒートシンク基体を結合する締結手段とを有し、締結手段は、一体に形成された上部胴体及び下部胴体と、少なくとも下部胴体を貫通して形成されるオリフィスと、下部胴体と一体に形成されヒートシンク基体に締結手段を固定する鍔部とを含み、上部胴体の外径は、下部胴体の内径より小さく、締結手段がモジュール基板に形成された孔及びモジュール基板の両面に配置される各１つの前記ヒートシンク基体に形成された孔を貫通して、モジュール基板の両面に各１つの前記ヒートシンク基体を結合している。
【００１１】
上記のメモリモジュールにおいて、締結手段は、黄銅からなることが好適である。
また、ヒートシンク基体にはシリコンゴムからなる熱インタフェース材が取り付けられることが好適である。
【００１２】
本発明の一様態によると、メモリモジュールの製造方法は、メモリ素子付きの個別モジュール基板を用意する段階と、ヒートシンク基体と、個別モジュール基板に形成された孔及びヒートシンク基体に形成された孔を貫通して個別モジュール基板にヒートシンク基体を結合する締結手段とを備え、締結手段が一体に形成された上部胴体及び下部胴体と、少なくとも下部胴体を貫通して形成されるオリフィスと、下部胴体と一体に形成されヒートシンク基体に締結手段を固定する鍔部とを有し、上部胴体の外径が下部胴体の内径より小さいヒートシンクを複数用意する段階と、複数のヒートシンクのうち、一のヒートシンクを下部に位置させ、他の一のヒートシンクをその上部に配置し、上部のヒートシンクの締結手段の下部胴体を貫通して形成されたオリフィスに下部のヒートシンクの締結手段の上部胴体を挿入することにより、上部のヒートシンクを下部のヒートシンク上に積層する段階と、締結手段を用いてヒートシンクを個別モジュール基板に結合する段階と、を含む。
【００１３】
【発明の実施の形態】
図１及び図２は、本発明の実施例による締結手段付きのヒートシンクを示す。ヒートシンク１０は、全体的に矩形状を有し、ヒートシンクを貫通する４つの締結孔１２ａ、１２ｂ、１２ｃ、１２ｄが形成されている。ヒートシンク１０の形状と、締結孔の数及び位置とは、図面に示した構造に限定されるものではなく、ヒートシンクが結合されるべきモジュール基板により左右される。ヒートシンク１０は、アルミニウム等の高熱伝導性を有する金属からなる。各締結孔１２には、締結手段２０が締結されている。
【００１４】
ヒートシンクの内壁（即ちメモリモジュールと接する面）には、図２に示すように、熱インタフェース材(Thermal Interface Material；ＴＩＭ)１５が取り付けられている。ＴＩＭ１５は、高熱伝導性を有するシリコンゴムからなり、モジュール基板に実装された半導体チップから発生する熱をヒートシンクに伝達する。ＴＩＭ１５は、両面又は単面接着性である。
【００１５】
図３は、本実施例による締結手段を示す。締結手段２０は、アイレットであることが好ましい。アイレットの締結手段２０は、引張強度及び伸び率に優れた黄銅やＣ２６８０金属からなることが好ましい。ヒートシンクをモジュール基板に装着する時には、ヒートシンクに対してパンチング工程が行われる。締結手段２０が引張強度及び伸び率の悪いアルミニウム等の金属からなると、アイレットとパンチピン（図示せず）間の摩擦に起因して生ずる残骸が締結強度を低下させる。アイレットの締結手段２０は、錫、錫−鉛、又はニッケル金属でメッキしてもよい。
【００１６】
締結手段２０は、頭部２２と、第１胴体２４と、第２胴体２６とを含む。頭部２２から第１胴体２４の端部に延長するように、オリフィス（開口）１８が形成されている。第１胴体２４の径は、第２胴体２６の径より小さい。すなわち、オリフィス１８は、第２胴体内側部分より第１胴体内側部分でもっと小さい。オリフィス１８の第１及び第２胴体２４、２６の寸法を異ならせる理由は、多数のヒートシンクを積層してメモリモジュール素子を製造する自動化設備に締結手段を適用するためである。
【００１７】
締結手段２０の第１胴体の外径と第２胴体２６の内径φ２とは、ヒートシンクが結合されるメモリモジュールのサイズ及び厚みを考慮して、自動化設備でモジュール基板にヒートシンクを容易に挿入できるように適宜選択される。また、第１胴体２４の長さＬ１と第２胴体の長さＬ２とは、自動化設備で積層ヒートシンクを固定する時締結手段２０が崩れないように選択される。
【００１８】
図４は、垂直に積層された多数のヒートシンクを示す。上述したように、第１胴体２４の外径は第２胴体２６の内径φ２より小さいので、積層構造において、下部ヒートシンクに締結された締結手段の第１胴体が、図５に示すように、上部ヒートシンクに締結された締結手段の第２胴体を貫通するオリフィスに挿入される。
【００１９】
図６は、ヒートシンク１０とメモリモジュール基板３０との間の結合関係を示す斜視図である。本実施例では、ヒートシンク１０は、メモリモジュール基板３０の一方の面のみに半導体チップ３２が取り付けられるランバスインラインメモリモジュール（ＲＩＭＭ、以下、「ランバスインラインメモリモジュール」を「ＲＩＭＭ」と称する）に結合される。メモリモジュール基板３０には、各締結手段２０が貫通する貫通孔３４が形成され、メモリモジュール基板３０を母基板又は主基板等の外部装置に電気的に連結するためのタブ３５が形成されている。貫通孔３４を貫通して基板から突出した締結手段２０の端部は、パンチ工程により基板に固定される。
【００２０】
図７は、図６に示すように、一方の面のみにメモリチップが実装されるＲＩＭＭを製造する方法を説明するための流れを示す図である。
ステップ４０において、連配列のモジュール基板を用意する。連配列基板は、数個の同じ個別基板が互いに連結されて形成される。各個別基板は、ダミー部分により連結されている。このダミー部分を切断することにより、個別基板を用意する（ステップ４１）。用意された個別基板を、所定数ずつ垂直に積層する（ステップ４２）。
【００２１】
ステップ４３で、ヒートシンクを用意する。各ヒートシンクには、４つのアイレットとＴＩＭが取り付けられる（ステップ４４）。その後、アイレット及びＴＩＭ付きヒートシンクを垂直に積層する（ステップ４５）。
ステップ４６では、積層されたモジュール基板各々に、積層されたヒートシンクンクを１つずつ締結する。ヒートシンク付きモジュール素子に対して外観検査を実施する（ステップ４７）。
【００２２】
本発明によるメモリモジュールの製造方法では、個別モジュール基板の用意段階を含むことが好ましい。なぜならば、連配列のモジュール基板にヒートシンクを結合する場合、締結手段に加えられるパンチング圧力により連配列基板に歪みが生じ、基板に実装されたメモリチップに損傷を与え易いからである。また、連配列基板にヒートシンクを締結し、連配列基板を切断して個別基板を用意する場合、これらの過程で生ずる物理的衝撃や振動が結合部、例えばチップと基板間のソルダ結合部にクラックを引き起こす可能性がある。さらに、切断工程で発生する粉塵が基板に残存し、チップとモジュールの不良を招く。従って、まず個別モジュール基板を用意し、その後ヒートシンクと個別モジュール基板とを結合することが好ましい。
【００２３】
また、本実施例では、モジュール基板にヒートシンクを結合した後、電気的検査及び外観検査を行う。その理由は、ヒートシンクが締結されない状態では、半導体チップが外部に露出され損傷され易いからである。従って、本実施例では、ヒートシンクが締結された個別モジュール製品の電気的特性を検査した後、外観検査を実施する。個別素子が電気的検査で不良と判定された場合は、不良原因を分析する。外観検査で不良と判定されると、不良素子は、リペア工程に付す。リペア工程のため、モジュール基板からヒートシンクを分離しなければならないので、締結手段を取り外すことが必要である。
【００２４】
図８は、本発明の他の実施例によるヒートシンクとメモリモジュール間の結合関係を示す斜視図である。本実施例では、モジュール基板６０の両面に、半導体メモリチップ６２を有するＲＩＭＭ素子が実装される。モジュール基板６０には、２つのヒートシンク１０、５０が結合される。しかしながら、締結手段は、第１ヒートシンク１０のみに取り付けられている。第２ヒートシンク５０には、締結手段２０が挿入される貫通孔５２が形成されている。また、モジュール基板６０には、他の貫通孔６４が形成される。モジュール基板６０は、モジュール基板を外部素子に電気的に連結するためのタブ６５を含む。
【００２５】
図９は、基板の両側にヒートシンクが結合されたメモリモジュール素子を製造する方法を説明するための流れを示す図である。
図９を参照すると、連配列のモジュール基板を用意し（ステップ７１）、連配列基板を切断することにより、個別モジュール基板を用意する（ステップ７２）。用意された個別基板を積層する（ステップ７３）。
【００２６】
ステップ７４で、第１ヒートシンクを用意し、ステップ７５で、第１ヒートシンクにアイレット及びＴＩＭを取り付ける。アイレット締結手段が締結された第１ヒートシンクを所定数垂直に積層する（ステップ７６）。ステップ７７で、第２ヒートシンクを用意し、ステップ７８で、第２ヒートシンクにＴＩＭを取り付ける。ＴＩＭ付き第２ヒートシンクを所定数垂直に積層する（ステップ７９）。
個別モジュール基板と第１及び第２ヒートシンクをアイレット締結手段により互いに締結する（ステップ８０）。その後、電気的検査及び外観検査を実施する（ステップ８２）。
【００２７】
図１０は、本発明の各実施例によるメモリモジュールの製造工程に使用されるのに適合した自動化設備の概略を示すブロック図である。メモリモジュールの製造装置９０は、ヒートシンクローダ９１と、モジュール基板ローダ９２と、ヒートシンクキャリア９３と、モジュール基板キャリア９４と、装着部９５と、検査部９６と、アンローダ９７とを含む。
【００２８】
ヒートシンクローダ９１は、アイレットなしのヒートシンクと、アイレットありのヒートシンクとを一定の高さで垂直に積層するローディング部（図示せず）を含む。モジュール基板ローダ９２は、所定数のモジュールをトレーに保管した状態でロードする。ヒートシンクキャリア９３は、ヒートシンクローダ９１に保管されたヒートシンクを１つずつ運搬する。モジュール基板キャリア９４は、モジュール基板ローダ９２に保管されたモジュール基板を１つずつ運搬する。装着部９５は、ヒートシンクキャリア９３により運搬されたヒートシンクと、モジュール基板キャリア９４により運搬されたモジュール基板とを整列させ、ヒートシンクに結合されているアイレット締結手段を用いてモジュール基板にヒートシンクを締結する。検査部９６は、ヒートシンクと基板の結合状態を検査する。アンローダ９７は、検査結果に応じてモジュール素子を区分し、区分された素子を対応するトレーにロードする。
【００２９】
【発明の効果】
上述したように、本発明によると、モジュール基板にヒートシンクを容易に締結することができ、ヒートシンクを有するメモリモジュールを自動化設備に適用することが可能である。
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、各種変更して実施することができるものである。
【図面の簡単な説明】
【図１】本発明の一実施例によるヒートシンクを示す正面図である。
【図２】本発明の一実施例によるヒートシンクを示す裏面図である。
【図３】本発明の一実施例による締結手段を示す斜視図である。
【図４】本発明の一実施例による複数のヒートシンクが垂直に積層された状態を示す図である。
【図５】図４の３Ｂ部分の拡大図である。
【図６】本発明の一実施例によるヒートシンクとメモリモジュール基板との結合関係を示す斜視図である。
【図７】本発明の一実施例によるメモリモジュールの製造方法の流れを示す図である。
【図８】本発明の他の実施例によるヒートシンクとメモリモジュール基板との結合関係を示す斜視図である。
【図９】本発明の他の実施例によるメモリモジュールの製造方法の流れを示す図である。
【図１０】本発明の各実施例によるメモリモジュールの製造に使用される自動化装備の概略を示すブロック図である。
【符号の説明】
１０  ヒートシンク
１８  オリフィス
２０  締結手段
２２  鍔部
２４  第１胴体
２６  第２胴体
３０  メモリモジュール基板
３２  半導体チップ
【図１】
0004212796.tif 000002
【図２】
0004212796.tif 000003
【図３】
0004212796.tif 000004
【図４】
0004212796.tif 000005
【図５】
0004212796.tif 000006
【図６】
0004212796.tif 000007
【図７】
0004212796.tif 000008
【図８】
0004212796.tif 000009
【図９】
0004212796.tif 000010
【図１０】
0004212796.tif 000011