(57)【特許請求の範囲】
【請求項１】
トリミング抵抗と固定抵抗とで分圧される電圧がＦＥＴのゲートに印加される電子回路に対してトリミングを行う方法において、前記ＦＥＴの特性変化と前記トリミング抵抗をカットした場合の抵抗値の変化とに基づいて作成されたデータベースを用いてトリミングカット量を予め求め、前記トリミングカット量で前記トリミング抵抗をカットすることを特徴とするトリミング方法。
【請求項２】
前記トリミング抵抗の大きさ、あるいはカットを始める部位が異なる複数の条件で当該抵抗の特性を予め測定し、その変化の最大値と最小値との平均値を用いて前記データベースを作成することを特徴とする請求項１記載のトリミング方法。
【請求項３】
前記ＦＥＴのドレインの層厚が異なる複数の条件で当該ＦＥＴの特性を予め測定し、その変化の最大値と最小値との平均値を用いて前記データベースを作成することを特徴とする請求項１記載のトリミング方法。
【請求項４】
前記ＦＥＴのドレインに加える電圧を一定のまま前記ＦＥＴのゲートに加える電圧を変化させた測定結果に基づいて前記ＦＥＴの特性変化を求め、前記ＦＥＴの特性変化と前記トリミング抵抗をカットした場合の抵抗値の変化とに基づいて作成されたデータベースを用いてトリミングカット量を予め求め、前記トリミングカット量で前記トリミング抵抗をカットする工程を、前記カット後に前記ＦＥＴのドレイン電流が所定の電流値になるまで繰り返すことを特徴とする請求項１〜３いずれか１項記載のトリミング方法。
【請求項５】
前記ＦＥＴの特性変化の場合には、前記ドレイン電流をキーとしてゲート電圧を取得するデータベースを作成し、また前記トリミング抵抗の特性変化の場合には、前記トリミング抵抗をカットした場合の抵抗値の変化をキーとしてトリミング量を取得するデータベースとすることを特徴とする請求項４記載のトリミング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路基板調整を行うためのトリミング方法に関するものである。
【０００２】
【従来の技術】
従来から電子部品あるいは回路基板における電気特性を予め設定された所定特性に調整するために、電子部品の被トリミング部をトリミングしたり、回路基板に実装した電子部品の被トリミング部を回路基板の回路特性を計測しながらトリミングする回路調整方法が行われている。
【０００３】
前記調整を行うためのトリミング装置は、一般的には、レーザを走査させるための１軸以上の機構部と、回路基板の回路特性を計測する計測部と、レーザの制御部と、計測結果を受け取る制御部などから構成されているものである。
【０００４】
図８は前記のような一般な機能トリミングの説明図であり、従来のトリミング装置では、電子部品１における電極２，２間の被トリミング部に対して、予めトリミングするラインを、例えば矢印▲１▼〜▲５▼に示す部位，方向にて設定しておき、図９に示すブロック図の構成のように、計測された回路基板における回路特性の計測値を演算部３に入力し、演算部３において回路特性と最終回路調整値に基づいて演算を行って、トリミングの次の加工量を決定するようにしている。
【０００５】
このように、従来のトリミング方法では、前記のような計測を行っては加工量を決定し、被トリミング部にレーザを照射して加工を行う。そして最終回路調整値となるまで繰り返して前記計測と加工量の決定とが行われる。
【０００６】
【発明が解決しようとする課題】
しかし、従来における機能トリミングによる回路調整は非可逆であるため、加工の際の切り過ぎは調整不良となる。特性値を所定値にまで変化させるために必要な加工量を精度よく予測することにより、切り過ぎを防止することができるが、一般的に１回の加工量を小さくすることにより生産タクトが長くなり、生産性を上げることが困難であった。
【０００７】
特にトリミング対象が複雑な系となり、多くの変動要因に依存関係を有する場合に、特性値を評価して次の加工量を決定すると、特性値と加工量の関係は単純な線形関係ではなく、複雑な関係であるため予測が困難な場合が多い。
【０００８】
本発明は、前記従来の問題を解決し、トリミング抵抗と固定抵抗とで分圧される電圧がＦＥＴのゲートに印加される電子回路に対して、高能率かつ高歩留まりのトリミングを可能にするトリミング方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明は、トリミング抵抗と固定抵抗とで分圧される電圧がＦＥＴのゲートに印加される電子回路に対してトリミングを行う方法において、前記ＦＥＴの特性変化と前記トリミング抵抗をカットした場合の抵抗値の変化とに基づいて作成されたデータベースを用いてトリミングカット量を予め求め、前記トリミングカット量で前記トリミング抵抗をカットすることにより、トリミングにより所定特性に到達する際に、特性値から直接加工量を算出するのではなく、ＦＥＴの特性変化を含めて個々の初期抵抗値のばらつき，静電容量やカット長さといった変動要因ごとにその因果関係を予めデータベースとして入力し、トリミング時にそれらのデータからトリミングカット量を求めてトリミング抵抗をカットすることにより、高能率かつ高歩留まりのトリミングを可能にするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１２】
図１は本発明の一実施形態を説明するためのトリミング装置の構成を示すブロック図であり、基本的には、最終特性値を変化させる内部変数に対しての変化特性を算出する複数（ｎ個）の変数演算部１１，１２，１３と、前記内部変数間の関係について実際の回路上のシミュレーションを行う変数関係演算部１４と、トリミング時の実績値の傾向を分析して各変数演算部１１〜１３へ反映させる分析部１５とで構成される。
【００１３】
前記構成のトリミング装置におけるトリミング動作について説明する。この構成によって、加工量を演算するために個々の変動要因ごとに、その因果関係を予めデータベースとして持ち、トリミング時に因果関係を用いることにより最終的な特性値に限りなく近づけることができる。
【００１４】
図１において、変数演算部１１〜１３には予め最終特性に至るまでの回路特性のデータをすべて用意する。例えばレーザによりトリミングするものに対してはトリミングカット量に対する素子特性を調べて表（データテーブル）にする。またトリミング素子の素子特性の変化により回路特性が影響を受ける素子に関してもパラメータ，データを用意する。この場合、前記トリミング素子特性に対する素子特性を調べて表にする。このようにして、回路特性の個々の変動要因ごとに特性を管理する。
【００１５】
次に前記パラメータを実際の回路と同じように結び付ける内部変数間回路変数関係についての演算部を定義する。これはトリミングされる素子とトリミングにより影響を受ける素子ａを結び付けるように定義する。また素子ａに影響を受ける素子ｂを結び付けるように定義する。
【００１６】
最終的には、トリミングされる素子，素子ａ，素子ｂから最終的に調整される回路特性までの因果関係を定義する。さらに分析部１５が、実際にトリミングを行った際の実績の傾向を分析して、各変数演算部１１〜１３へ反映させる。
【００１７】
これら回路特性の因果関係の定義により、変数関係演算部１４でもって回路のシミュレーションを行うことにより、現在の回路特性値から最終回路特性調整値までのトリミング量が算出される。
【００１８】
本実施形態のように、トリミングにより所定特性に到達する際に、回路上の個々の変動要因ごとに因果関係を管理することによって、最終的な特性値の変化を精度よく予測することにより、高能率かつ高歩留まりのトリミングを実現することができる。
【００１９】
以下に、本発明に係るトリミングの概要について、さらに具体的に説明する。
図２はトリミング対象回路の説明図である。トリミング抵抗Ｒ1と固定抵抗Ｒ2とで分圧される電圧がＦＥＴのゲートに印加される。トリミング抵抗Ｒ1をトリミングすることにより分圧電圧Ｖggが変化することによって、ＦＥＴのドレイン電流Ｉdが変化する。このようにして、ドレイン電流Ｉdを所定値に調整することができる。
【００２０】
ＦＥＴの特性変化と抵抗の変化は非線型であるため、一般的な数式により表現するのは困難である。そこで予めＦＥＴの特性変化とレーザによりトリミング抵抗Ｒ1をカットした場合の抵抗値の変化とをデータベースにしたものを用いる。ＦＥＴの変化特性の場合には、ドレイン電流Ｉdをキーとしてゲート電圧Ｖgを取得するデータベースを作成し、抵抗の変化の場合には、抵抗値をキーとしてトリミング量を取得するデータベースとする。
【００２１】
これらのデータベースを作成するため、予め実験を行い測定データを取得しておく。まず、抵抗値のデータベースであるが、トリミング抵抗Ｒ1を１０ミクロンずつレーザでカットした際の抵抗値をそれぞれ測定する。カットするパターンが例えば図８に示すものであると、一般的に図３のようなトリミング量と抵抗値の関係が得られる。
【００２２】
しかし、一般的には抵抗自身の諸特性のばらつき、特に抵抗体の大きさ、あるいはカットを始める部位によって特性変化がばらつく。そこで抵抗の変化以外にトリミング時のばらつきについてもデータベース化しておく。予め１０回ほど測定を繰り返したデータを用いて、変化が最も大きい部分と最も小さい場合の平均的な値を使用してデータベースにする。
【００２３】
次に、ＦＥＴの特性であるゲートに加わる電圧とドレイン電流との関係をＦＥＴのデータベースとする。ＦＥＴのゲートに０．１Ｖずつ電圧を印加していき、それぞれの電圧ごとのドレイン電流を測定すると、図４のようなゲート電圧とドレイン電流の関係が得られる。
【００２４】
しかし、一般にＦＥＴは、半導体ウエハー製造時のドレイン電流が流れる層の厚さのばらつきから、一定電圧を加えた際にドレインに流れる電流がウエハー毎に大きくばらつく。これらのばらつきについてもデータベース化しておく。予め１０回ほど測定を繰り返したデータを用いて、変化が最も大きい部分と最も小さい場合の平均的な値を使用してデータベースにする。
【００２５】
図５は図２に示すトリミング対象回路に対してトリミングを行うトリミング装置の構成を具体的に示すブロック図であり、変数演算部２１は分圧電圧Ｖggを決定する機能を有し、変数演算部２２はトリミング抵抗Ｒ1を決定する機能を有し、変換演算部２３はカット量を決定する機能を有している。分析部２４ではトリミング時の実績値の傾向を分析し、この分析データとＦＥＴデータベース２５と抵抗データベース２６から読み取ったデータとにより、変数関係演算部２７では各変数演算部２１〜２３における内部変数間の関係について実際の回路上のシミュレーションを行う。
【００２６】
図５の構成による動作を図６，図７に示すフローチャートに従って説明する。
【００２７】
まず、回路調整対象のＦＥＴのばらつきをドレイン電流から調べるため、ドレイン，ゲートに所定の電圧を加える（Ｓ１）。次に、ＦＥＴのドレインに加える電圧は一定のままゲートにかける電圧を変化させ、調整しようとするドレイン電流Ｉdに必要なゲートの電圧を調べるため、ゲート電圧Ｖを０．１Ｖ刻みで上げていき（Ｓ２）、ドレイン電流Ｉdが所定の電流値Ｉdtになるまで上昇させる（Ｓ３）。
【００２８】
ゲート電圧Ｖが得られたらゲート電圧Ｖを記憶し（Ｓ４）、ゲート電圧Ｖと所定電流値Ｉdtから、これから調整しようとするＦＥＴ特性ばらつきが図４に示すＤ4，Ｄ5，Ｄ6のラインのうちどれに属するのかを調べる（Ｓ６）。この処理は図５の分析部２４で行われ、本例ではＦＥＴデータベース２５からは図４のＤ6のデータ（ゲート電圧Ｖgと所定電流値Ｉdt）を選択するのが好ましい。
【００２９】
次にゲートに加わる電圧を生成するために必要なトリミング抵抗Ｒ1の抵抗値を計算する。抵抗値は（数１）にて求めることができる（Ｓ７）。
【００３０】
【数１】
Ｒ1＝Ｒ2(Ｖg／Ｖ−１)
トリミング抵抗Ｒ1を決定した後、抵抗データベース２６からトリミング抵抗Ｒ1をカットする長さを参照し（Ｓ８）、トリミングデータベースから抵抗値をキーとして必要となるカット量を得る（Ｓ９）。そして、ステップ９で求めたカット量に従いトリミング抵抗Ｒ1のカットを行う（Ｓ１０）。
【００３１】
カット後、ドレイン電流Ｉdを計測して、ドレイン電流が所定の電流値Ｉdtになったか調べる（Ｓ１１）。測定したドレイン電流Ｉdが所定の電流値Ｉdtに達していなければ、ＦＥＴデータベース２５からドレイン電流Ｉdをキーとしてゲート電圧Ｖを参照し（Ｓ１２）、ステップ７へ戻ってドレイン電流Ｉdが所定の電流値Ｉdtになるまで前記動作を繰り返す。
【００３２】
このように本実施形態では、初期抵抗値の変更，カットパターンの変更があった際に、変更のあった抵抗値のカット量に対する抵抗の変化を予め実験にて測定し、データベースにしたものを組み込んでおけば、参照するデータベースのみを変更するだけで簡単に高精度なトリミングが可能となる。
【００３３】
また前記各データベースを用いれば、実回路を切らずにトリミングのシミュレーションを行うことができ、開発段階での回路自身の不具合（初期抵抗値，ＦＥＴばらつき）を発見することにより、トリミング回路設計時の問題をトリミングすることなく発見することができ、開発効率を向上させることができる。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、トリミング抵抗と固定抵抗とで分圧される電圧がＦＥＴのゲートに印加される電子回路の場合に、トリミング抵抗の最終的な特性値に対して加工量を算出するのではなく、ＦＥＴの特性変化とトリミング抵抗をカットした場合の抵抗値の変化とに基づいて作成されたデータベースを用いて、回路調整上の回路特性における個々の変動要因ごとにその因果関係を管理することによって、トリミング抵抗のトリミングカット量を予め求めることにより、高能率かつ高歩留まりのトリミングが実現する。
【図面の簡単な説明】
【図１】本発明の一実施形態を説明するためのトリミング装置の構成を示すブロック図
【図２】本実施形態におけるトリミング対象回路の説明図
【図３】トリミング量と抵抗値の関係を示す図
【図４】ゲート電圧とドレイン電流の関係を示す図
【図５】本実施形態を説明するため、図２に示すトリミング対象回路に対してトリミングを行うトリミング装置の構成を具体的に示すブロック図
【図６】図５に示すトリミング装置におけるトリミング動作に係るフローチャート
【図７】図５に示すトリミング装置におけるトリミング動作に係るフローチャート
【図８】一般な機能トリミングの説明図
【図９】従来のトリミング装置の概略構成を示すブロック図
【符号の説明】
１１，１２，１３，２１，２２，２３  変数演算部
１４，２７  変数関係演算部
１５，２４  分析部
２５  ＦＥＴデータベース
２６  抵抗データベース
【図１】
0004294127.tif 000002
【図２】
0004294127.tif 000003
【図３】
0004294127.tif 000004
【図４】
0004294127.tif 000005
【図５】
0004294127.tif 000006
【図６】
0004294127.tif 000007
【図７】
0004294127.tif 000008
【図８】
0004294127.tif 000009
【図９】
0004294127.tif 000010