(57)【特許請求の範囲】
【請求項１】
位相シフトデータに基づいて画像形成を行う各画素クロックの位相をシフトする画素クロック生成方法において、
光源から出力される光束を被走査媒体上の主走査方向に走査させて前記画素クロックにしたがって画像形成を行う際に、
前記被走査媒体上の有効なデータ書込み期間である有効走査領域においては、複数の連続した前記画素クロックから構成するデータ領域単位で、位相シフトを行う位相シフトデータを設定し、
前記有効走査領域の走査に先立って、前記光束が位相同期センサを通過してから所定の期間を前記有効走査領域の書込開始位置補正領域とし、前記書込開始位置補正領域において位相シフトを行う位相シフトデータを設定して前記書込開始位置を補正し、
前記有効走査領域の走査後に、前記光束が同期センサを通過する前の所定の期間を前記有効走査領域の書込終了位置補正領域とし、前記書込終了位置補正領域において位相シフトを行う位相シフトデータを設定して前記書込終了位置を補正することを特徴とする画素クロック生成方法。
【請求項２】
任意の一定数の連続した前記画素クロックから構成するデータ領域毎に位相シフトデータを設定する請求項１記載の画素クロック生成方法。
【請求項３】
分割するデータ領域の間隔を位相シフト補正後のデータ領域同士の主走査ドット位置ずれの差が画像解像度に応じた所定値以下となるようにデータ領域の分割数を設定する請求項２記載の画素クロック生成方法。
【請求項４】
前記画像解像度が１２００ｄｐｉの場合前記所定値は２５μｍである請求項３記載の画素クロック生成方法。
【請求項５】
前記画像解像度が２４００ｄｐｉの場合前記所定値は１０μｍである請求項３記載の画素クロック生成方法。
【請求項６】
複数の連続した前記画素クロックから構成するデータ領域内での分割数を主走査ドット位置ずれの変化量に応じて可変する請求項２記載の画素クロック生成方法。
【請求項７】
主走査ドット位置ずれの変化量の大きさに応じてデータ領域の分割幅を可変する請求項６記載の画素クロック生成方法。
【請求項８】
主走査ドット位置ずれの変化量が大きいときはデータ領域の分割幅を狭く、変化量が小さいときはデータ領域の分割幅を広くする請求項７記載の画素クロック生成方法。
【請求項９】
主走査ドット位置ずれの勾配に応じてデータ領域の分割幅を可変する請求項６記載の画素クロック生成方法。
【請求項１０】
主走査ドット位置ずれが任意の基準に対して対称に発生している場合、対称となる一方の主走査ドット位置ずれに対する第１の位相シフトデータを設定し、対称となる他方の主走査ドット位置ずれに対する第２の位相シフトデータは前記第１の位相シフトデータに基づいて生成する請求項１記載の画素クロック生成方法。
【請求項１１】
主走査ドット位置ずれが像高０を基準にして対称に発生している場合、設定した前記第１の位相シフトデータに基づいて前記第２の位相シフトデータを生成する請求項１又は１０に記載の画素クロック生成方法。
【請求項１２】
前記画素クロックの周波数を可変して主走査ドット位置ずれ全体を像高の正負方向にシフトさせる請求項１記載の画素クロック生成方法。
【請求項１３】
主走査ドット位置ずれ量の平均値が０となるように、前記画素クロックの周波数を可変して主走査ドット位置ずれ全体を像高の正負方向にシフトさせる請求項１２記載の画素クロック生成方法。
【請求項１４】
位相シフトデータに基づいて画像形成を行う画素クロックの位相をシフトする画素クロック生成装置において、
複数の連続した前記画素クロックから構成するデータ領域中の前記画素クロックの数を決定するデータ領域設定値に基づいてデータ領域を設定するデータ領域設定手段と、
該データ領域設定手段によって設定されたデータ領域毎に位相シフトを行う位相シフトデータを設定する位相シフトデータ設定手段とを有し、
前記位相シフトデータ設定手段は、光源から出力される光束を被走査媒体上の主走査方向に走査させて前記画素クロックにしたがって画像形成を行う際に、
前記被走査媒体上の有効なデータ書込み期間である有効走査領域においては、前記データ領域設定手段によって設定されたデータ領域単位で、位相シフトを行う位相シフトデータを設定し、
前記有効走査領域の走査に先立つ前記有効走査領域の書込開始位置補正領域で、書込開始位置を補正するための位相シフトを行う位相シフトデータを設定し、
前記有効走査領域の走査後の書込終了位置補正領域で、前記書込終了位置を補正するための位相シフトを行う位相シフトデータを設定することを特徴とする画素クロック生成装置。
【請求項１５】
予め取得した主走査ドット位置ずれの特性データに基づいてデータ領域の前記画素クロックの数を決定する前記データ領域設定値を記憶するデータ領域設定値記憶手段を有し、該データ領域設定値記憶手段から実際に測定した主走査ドット位置ずれの特性データに対応する前記データ領域設定値を読み出して前記データ領域設定手段に供給する請求項１４記載の画素クロック生成装置。
【請求項１６】
前記データ領域設定手段は、任意の一定数の連続した前記画素クロックから構成するデータ領域を設定する請求項１４又は１５に記載の画素クロック生成装置。
【請求項１７】
前記データ領域設定手段は、データ領域の間隔を位相シフト補正後のデータ領域同士の主走査ドット位置ずれの差が画像解像度に応じた所定値以下となるようにデータ領域の分割数を設定する請求項１４又は１５に記載の画素クロック生成装置。
【請求項１８】
前記データ領域設定手段は、主走査ドット位置ずれの変化量に応じてデータ領域の分割数を設定する請求項１４又は１５に記載の画素クロック生成装置。
【請求項１９】
前記データ領域設定手段は、主走査ドット位置ずれの変化量に応じてデータ領域の分割幅を設定する請求項１４又は１５に記載の画素クロック生成装置。
【請求項２０】
前記データ領域設定手段は、主走査ドット位置ずれの勾配に応じてデータ領域の分割幅を設定する請求項１４又は１５に記載の画素クロック生成装置。
【請求項２１】
前記位相シフトデータ設定手段は、主走査ドット位置ずれが任意の基準に対して対称に発生している場合、対称となる一方の主走査ドット位置ずれに対する第１の位相シフトデータを設定し、対称となる他方の主走査ドット位置ずれに対する第２の位相シフトデータは前記第１の位相シフトデータに基づいて生成する請求項１４記載の画素クロック生成装置。
【請求項２２】
前記画素クロックの周波数を可変して実際に得られた前記主走査ドット位置ずれの特性データ全体を像高の正負方向にシフトさせる主走査ドット位置ずれ特性シフト手段を有する請求項１４又は１５に記載の画素クロック生成装置。
【請求項２３】
前記主走査ドット位置ずれ特性シフト手段は、前記主走査ドット位置ずれの平均値が０となるように前記主走査ドット位置ずれの特性データ全体を像高の正負方向にシフトさせる請求項２２記載の画素クロック生成装置。
【請求項２４】
請求項１４〜２３のいずれかに記載の画素クロック生成装置によって生成された位相シフトデータに基づいて画像形成を行う画素クロックの各信号の位相をシフトさせ、シフトされた画素クロック及び画像データに基づいて駆動制御したレーザの発光を被走査媒体上に走査させて静電潜像画像を形成することを特徴とする画像形成装置。
【請求項２５】
請求項１４〜２３のいずれかに記載の画素クロック生成装置によって生成された位相シフトデータに基づいて画像形成を行う画素クロックの各信号の位相をシフトさせ、シフトされた画素クロック及び画像データに基づいて駆動制御した複数のレーザから発せられた光束を、偏向器により走査方向に沿って被走査媒体上を走査させることにより静電潜像画像を形成することを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画素クロック生成方法、画素クロック生成装置及び画像形成装置に関し、特にレーザプリンタ、デジタル複写機等の画像形成装置における画素クロックの位相制御に関する。
【０００２】
【従来の技術】
図１５は従来の画像形成装置の構成を示す概略図である。同図において、半導体レーザユニット１５０１から発光されたレーザ光は、回転するポリゴンミラー１５０２により一方向に走査され、走査レンズ１５０３を介して被走査媒体である感光体１５０４上に光スポットを形成し、静電潜像画像を形成する。このとき半導体レーザユニット１５０１は、画像処理ユニット１５０６より生成された画像データと位相同期回路１５０９により位相が設定された画像クロックに従い、レーザ駆動回路１５０７によって半導体レーザの発光時間をコントロールされることにより、感光体１５０４上の静電潜像を制御する。
【０００３】
また、カラーレーザプリンタ等の各色の画像形成位置の書き出し位置を１クロック誤差以内で補正する手段を有する例としては、特開２０００−２３８３１９号公報（以下従来例１と称す）がある。
【０００４】
更に、画像形成装置において主走査方向の画像形成位置のずれを主走査方向の書き出し位置と書き終わり位置とを調整する例としては、特開２０００−２８９２５１号公報（以下従来例２と称す）がある。
【０００５】
ところが、このような光学系において、ポリゴンスキャナ等の偏向器の偏向反射面の回転軸からの距離のばらつきは、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。この走査速度ムラは画像の揺らぎとなり画像品質の劣化となるため、高品位の画質を要求する場合は走査速度ムラの補正を行う必要がある。また、マルチビーム光学系の場合、各発光源の発振波長に差がある場合に、走査レンズの色収差が補正されていない光学系の場合には露光ずれが発生し、各発光源に対応する光スポットが被走査媒体上を走査するときの走査幅は、各光源毎に差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。但し上記補正を行う場合、光学系による走査ムラの発生には、光学系の特性により走査線上で異なる。
【０００６】
しかし、上記従来例１及び従来例２のいずれも、光学系や偏向器により生じる主走査ドット位置ずれの影響は補正できない。
【０００７】
また、図１６は従来の画素クロック生成回路の構成を示すブロック図である。同図において、高周波クロック生成回路１６０１は画素クロックＰＣＬＫの基準となる高周波クロック（以下ＶＣＬＫと略す）を生成する。カウンタ１６０２はＶＣＬＫのクロックの立上りで動作するカウンタである。比較回路１６０３はカウンタ１６０２の値と予め設定された比較値及び比較値生成回路１６０９が出力する比較値１と比較し、比較結果に基づき制御信号１を出力する。クロック生成回路１６０４は制御信号１に基づきクロック１を生成する。カウンタ１６０５はＶＣＬＫのクロックの立下りで動作するカウンタである。比較回路１６０６はカウンタ１６０５の値と予め設定された比較値及び比較値生成回路１６０９が出力する比較値２と比較し、比較結果に基づき制御信号２を出力する。クロック生成回路１６０７は制御信号２に基づきクロック２を生成する。マルチプレクサ（以下ＭＵＸと略す）１６０８は後述するセレクト信号生成回路１６１１によって生成されたセレクト信号に基づき、クロック１又はクロック２を選択肢ＰＣＬＫとして出力する。比較値生成回路１６０９は外部から入力された位相データとステータス信号生成回路１６１０が出力するステータス信号に基づき、比較値１、比較値２を出力する。ステータス信号生成回路１６１０は位相データのｂｉｔ０が１のときにＰＣＬＫの立上りのタイミングで信号をトグルさせてステータス信号として出力する。セレクト信号生成回路１６１１は位相データのｂｉｔ０が１のときにＰＣＬＫの立下りのタイミングで信号をトグルさせてセレクト信号として出力する。
【０００８】
次に、図１６に示す従来の画素クロック生成回路の動作について、図１６の各信号のタイムチャートを示す図１７及び位相シフト量と位相データの関係を示す図１８を用いて説明する。ここでは、ＶＣＬＫの４分周に相当する画素クロックＰＣＬＫを生成し、位相シフトとして＋１／８ＰＣＬＫ、−１／８ＰＣＬＫシフトさせる場合について説明する。表１に位相シフト量と外部から与える位相データの対応を示すものとする。また、図１７では位相シフト量とクロック１とクロック２の切替の様子について示すものとする。
【０００９】
はじめに、図１６のＭＵＸ１６０８でクロック１が選択された状態からスタートする。ＰＣＬＫに同期して図１８の位相データ００を与える(時刻▲１▼)。位相データｂｉｔ０が０なのでセレクト信号は０のままでクロック１を選択したままＰＣＬＫとして出力する（時刻▲２▼）。これによりＰＣＬＫは位相シフト量０のクロックとなる。次ぎに図１８の位相データとして０１を与える(時刻▲３▼)。この場合は位相データｂｉｔ０が１なのでＰＣＬＫの立下りでセレクト信号をトグルさせ１としてクロック２を選択するようにしてＰＣＬＫとして出力させる(時刻▲４▼)。この時のクロック２は図１７に示すように１ＶＣＬＫ分周期が長くなったクロックとなっている。これにより＋１／８ＰＣＬＫだけ位相シフトしたＰＣＬＫが得られる。次ぎに再び図１８の位相データとして０１を与えると(時刻▲５▼)、位相データｂｉｔ０が１なのでＰＣＬＫの立下りでセレクト信号をトグルさせ０としてクロック１を選択するようにしてＰＣＬＫとして出力させる(時刻▲６▼)。この時のクロック１は図１７に示すように１ＶＣＬＫ分周期が長くなったクロックとなっている。これにより＋１／８ＰＣＬＫだけ位相シフトしたＰＣＬＫが得られる。次ぎに図１８の位相データとして１１を与える(時刻▲７▼)。位相データｂｉｔ０が１なのでＰＣＬＫの立下りでセレクト信号をトグルさせ１としてクロック２を選択するようにしてＰＣＬＫとして出力させる(時刻▲８▼)。この時、クロック１は図１７に示すように１ＶＣＬＫ分周期が短くなったクロックとなっている。これにより−１／８ＰＣＬＫだけ位相シフトしたＰＣＬＫが得られる。以上のようにして位相データに応じてクロック１、クロック２の周期を変えてやり、クロック１、クロック２を切り替えてＰＣＬＫとして出力させて行くことにより、１／８ＰＣＬＫステップで位相シフトされた画素クロックＰＣＬＫを得ることができる。
【００１０】
次に、図１９は別の従来の画素クロック生成回路の構成を示すブロック図である。同図において、図１６と同じ参照符号は同じ構成要素を示す。同図において、異なる要素として、位相データ入力部に複数の位相データを記憶するための位相データ記憶回路１９０１を付加した。位相データ記憶回路１９０１には外部からのデータ設定を行い、画素クロックＰＣＬＫに同期して順次位相データを出力していく構成を有している。例えば走査レンズの特性により生じる走査ムラを補正するための位相データのような毎ライン同じ位相データが必要となるデータの場合において、位相データ記憶回路１９０１に位相データを予め記憶しておき、ラインを走査するたびに位相データ記憶回路１９０１の最初の位相データから順次出力していけば、外部からライン毎に同じデータを出力する必要がない。また、位相データ記憶回路１９０１に加えて外部から与えられる外部位相データと位相データ記憶回路１９０１から出力される内部記憶データを合成して合成位相データを出力することにより、走査レンズ特性などの静特性による位相データに加えて、ポリゴンミラーの回転ムラや光学系の温度特性、経時変化などの動特性による位相データの補正にも対応できる。
【００１１】
図２０は図１６及び図１９の従来の画素クロック生成回路による位相シフト補正方法の概要を示す図である。図１６及び図１９の画素クロック生成回路において、画素クロックＰＣＬＫに同期して位相データを与えることにより、画素クロックＰＣＬＫの位相を＋１／８ＰＣＬＫ、−１／８ＰＣＬＫシフトさせることが可能である。図２０の理想状態は上記のような走査速度ムラや露光ずれが全く発生しない理想状態でのドット位置を示しており、１２００ｄｐｉ（ドット径約２１．２μｍ）のとき連続した６ドットを走査した結果である。図２０の補正前は最初の１ドット目のドット位置精度は一致しているが、上記走査速度ムラや露光ずれによるドット位置ずれが生じた状態であり、６ドット目には理想状態に対して１２００ｄｐｉの１／２ドット相当である１０．６μｍのドット位置ずれが生じている。本状態において１ドット書込みに要する時間は１画素クロック相当＝１ＰＣＬＫであるので、位相シフトの分解能が１／８ＰＣＬＫの場合は、すなわちドット位置を１／８ドット精度で補正できるのと同義である。図２０の補正後は位相シフトの分解能が１／８ドットすなわち１／８ＰＣＬＫのとき、理想状態から１／２ドット位置ずれを生じた補正前の状態から−１／８ＰＣＬＫの位相シフトをデータ領域内で４回行うことにより、理論上は６ドット目のドット位置を−１／８ＰＣＬＫ×４＝−１／２ＰＣＬＫシフトすることができ、理想状態に対して１／８ＰＣＬＫの精度でドット位置を補正することができる。このとき図１５の従来の画像形成装置において、図１５の半導体レーザユニット１５０１は画像処理ユニット１５０６より生成された画像データと位相同期回路１５０９により位相が設定された画像クロックに従い、半導体レーザの発光時間をコントロールすることにより被走査媒体上の静電潜像を制御するものであり、画像データの基準クロックとなる画像クロックの位相をシフトすることにより、ポリゴンスキャナ等の偏向器により発生する走査速度ムラやマルチビーム光学系における発光源同士の発信波長差により生じる露光ずれなどによる主走査方向のドット位置ずれを、位相シフト（例えば１／８ＰＣＬＫ）の精度で補正することが可能となる。
【００１２】
【発明が解決しようとする課題】
しかしながら、走査ムラを補正するために全画像データの画素毎に補正を行うことは、補正データ容量が膨大となり制御系へのコスト、回路規模等の負担が大きくなる。
【００１３】
本発明はこの問題点を解決するためのものであり、補正データ量を大幅に削減でき、それに伴うメモリサイズ低減によるコストダウンを実現でき、更に高精度なドット位置ずれ補正が可能となる画素クロック生成方法、画素クロック生成装置及び画像形成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前記問題点を解決するために、本発明の画素クロック生成方法によれば、光源から出力される光束を被走査媒体上の主走査方向に走査させて画素クロックにしたがって画像形成を行う際に、被走査媒体上の有効なデータ書込み期間である有効走査領域においては、複数の連続した画素クロックから構成するデータ領域単位で、位相シフトを行う位相シフトデータを設定する。更に、有効走査領域の走査に先立って、光束が位相同期センサを通過してから所定の期間を有効走査領域の書込開始位置補正領域とし、書込開始位置補正領域において位相シフトを行う位相シフトデータを設定して書込開始位置を補正する。また、有効走査領域の走査後に、光束が同期センサを通過する前の所定の期間を有効走査領域の書込終了位置補正領域とし、書込終了位置補正領域において位相シフトを行う位相シフトデータを設定して書込終了位置を補正する。よって、高精度にデータ領域を設定でき、主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００１５】
また、任意の一定数の連続した画素クロックから構成するデータ領域毎に位相シフトデータを設定する。よって、簡単にデータ領域の設定ができる。
【００１６】
更に、分割するデータ領域の間隔を位相シフト補正後のデータ領域同士の主走査ドット位置ずれの差が画像解像度に応じた所定値以下となるようにデータ領域の分割数を設定する。よって、画像解像度に応じた適切なドット位置ずれ補正が行え、高精度なドット位置ずれ補正を実現できる。
【００１７】
また、画像解像度が１２００ｄｐｉの場合所定値は２５μｍ、又は画像解像度が２４００ｄｐｉの場合所定値は１０μｍであることが望ましい。
【００１８】
更に、複数の連続した画素クロックから構成するデータ領域内での分割数を主走査ドット位置ずれの変化量に応じて可変することにより、実際の主走査ドット位置ずれの特性に応じた適切な分割数を設定でき、場合によっては少ない補正データ量で済み、メモリサイズ低減によるコストダウンを図ることができる。
【００１９】
また、主走査ドット位置ずれの変化量の大きさに応じてデータ領域の分割幅を可変することにより、具体的には主走査ドット位置ずれの変化量が大きいときはデータ領域の分割幅を狭く、変化量が小さいときはデータ領域の分割幅を広くすることにより、データ領域の分割数が等分割の場合に比べて少ない数でデータ領域間のずれ量が小さくなるように設定できるので補正データ量が少なくて済み、メモリサイズ低減によるコストダウン化及びチップサイズの小型化が図れ、更に主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００２０】
更に、主走査ドット位置ずれの勾配に応じてデータ領域の分割幅を可変することにより、データ領域の分割数が等分割の場合に比べて少ない数でデータ領域間のずれ量が小さくなるように設定できるので補正データ量が少なくて済み、メモリサイズ低減によるコストダウン化及びチップサイズの小型化が図れ、更に主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００２１】
また、主走査ドット位置ずれが任意の基準に対して又は像高０を基準にして対称に発生している場合、対称となる一方の主走査ドット位置ずれに対する第１の位相シフトデータを設定し、対称となる他方の主走査ドット位置ずれに対する第２の位相シフトデータは第１の位相シフトデータに基づいて生成することにより、メモリサイズ低減によるコストダウン化及びチップサイズの小型化が図れる。
【００２３】
また、画素クロックの周波数を可変して主走査ドット位置ずれ全体を像高の正負方向にシフトさせることにより、位相シフトデータによる主走査ドット位置の補正回数が少なくなり、理想状態に近い高画質な画像を得ることができる。
【００２４】
更に、別の発明としての画素クロック生成装置は、複数の連続した画素クロックから構成するデータ領域中の画素クロックの数を決定するデータ領域設定値に基づいてデータ領域を設定するデータ領域設定手段と、データ領域設定手段によって設定されたデータ領域毎に位相シフトを行う位相シフトデータを設定する位相シフトデータ設定手段とを有している。そして、位相シフトデータ設定手段は、光源から出力される光束を被走査媒体上の主走査方向に走査させて画素クロックにしたがって画像形成を行う際に、被走査媒体上の有効なデータ書込み期間である有効走査領域においては、データ領域設定手段によって設定されたデータ領域単位で、位相シフトを行う位相シフトデータを設定し、更に有効走査領域の走査に先立つ有効走査領域の書込開始位置補正領域で、書込開始位置を補正するための位相シフトを行う位相シフトデータを設定する。また、有効走査領域の走査後の書込終了位置補正領域で、書込終了位置を補正するための位相シフトを行う位相シフトデータを設定する。よって、高精度にデータ領域を設定でき、主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００２５】
また、予め取得した主走査ドット位置ずれの特性データに基づいてデータ領域の画素クロックの数を決定するデータ領域設定値を記憶するデータ領域設定値記憶手段を有する。そして、このデータ領域設定値記憶手段から実際に得られた主走査ドット位置ずれの特性データに対応するデータ領域設定値を読み出してデータ領域設定手段に供給する。よって、一定数の場合に比べて少ないデータ領域数で同等の主走査ドット位置ずれ量に補正することが可能となり、位相シフトデータに用いるデータ数やデータの保存に必要なメモリの削減が可能となる。
【００２６】
更に、別の発明としての画像形成装置は、上記記載の位相シフトデータ生成装置によって生成された位相シフトデータに基づいて画像形成を行う画素クロックの各信号の位相をシフトさせ、シフトされた画素クロック及び画像データに基づいて駆動制御したレーザの発光を被走査媒体上に走査させて静電潜像画像を形成する。よって、メモリサイズ低減によるコストダウンを実現でき、更に高精度なドット位置ずれ補正が可能となり、高画質な画像形成を行うことができる画像形成装置を提供できる。
【００２７】
更に、別の発明としての画像形成装置は、上記記載の位相シフトデータ生成装置によって生成された位相シフトデータに基づいて画像形成を行う画素クロックの各信号の位相をシフトさせ、シフトされた画素クロック及び画像データに基づいて駆動制御した複数のレーザから発せられた光束を、偏向器により走査方向に沿って被走査媒体上を走査させることにより静電潜像画像を形成する。よって、マルチビーム光学系における発光源同士の発振波長差により生じる露光ずれなどによる主走査方向のドット位置ずれを補正可能となり、高画質な画像形成を行うことができる画像形成装置を提供できる。
【００２８】
【発明の実施の形態】
本発明の画素クロック生成装置は、複数の連続した画素クロックから構成するデータ領域中の画素クロックの数を決定するデータ領域設定値に基づいてデータ領域を設定するデータ領域設定手段と、データ領域設定手段によって設定されたデータ領域毎に位相シフトを行う位相シフトデータを設定する位相シフトデータ設定手段とを有する。また、位相シフトデータ設定手段は、光源から出力される光束を被走査媒体上の主走査方向に走査させて画素クロックにしたがって画像形成を行う際に、被走査媒体上の有効なデータ書込み期間である有効走査領域においては、データ領域設定手段によって設定されたデータ領域単位で、位相シフトを行う位相シフトデータを設定し、更に有効走査領域の走査に先立つ有効走査領域の書込開始位置補正領域で、書込開始位置を補正するための位相シフトを行う位相シフトデータを設定し、有効走査領域の走査後の書込終了位置補正領域で、書込終了位置を補正するための位相シフトを行う位相シフトデータを設定する。
【００２９】
【実施例】
図１は本発明の第１の実施例に係る画素クロック生成装置の構成を示すブロック図である。同図に示す本実施例の画素クロック生成装置は、連続した複数のクロック信号、つまりＰＣＬＫにより構成されるデータ領域中のＰＣＬＫ信号の数を決定するデータ領域設定値と、複数のＰＣＬＫ信号をカウントしてデータ領域を決定するタイミング信号であるデータ領域設定信号を生成するデータ領域設定信号生成回路１０１と、予め外部位相データから位相データ記憶装置１０２にデータを保存しておき、上記データ領域設定信号のタイミングによりあるデータ領域での位相シフトデータを読み出す位相データ記憶回路１０２と、上記データ領域設定信号、ＰＣＬＫのタイミングによりデータ領域内の上記データ領域設定値のＰＣＬＫをカウントする間に上記位相シフトデータに基づいた回数だけ位相を正又は負の方向に例えば１／８ＰＣＬＫだけシフトさせるタイミング信号である位相データを生成する位相シフト信号生成回路１０３とを含んで構成され、画素クロック生成回路に位相データを出力する。
【００３０】
図２は図１の本実施例におけるデータ領域へのデータ設定の様子を示す図である。なお、データ領域設定値＝３０、外部位相データ＝−３とした場合である。図２の位相シフトデータ１，２は図１の位相データを示しており、図１９に示す２ビットの位相データが１となるタイミングのＰＣＬＫ信号の位相を−１／８ＰＣＬＫに補正するものである。本実施例ではデータ領域３０ＰＣＬＫ間に−１／８ＰＣＬＫの位相シフトを３回行うことによってデータ領域内の主走査ドット位置ずれの補正を行っている。また、本実施例におけるＰＣＬＫ信号は、位相同期信号のタイミングによりクロックが出力され各信号生成回路に入力しているが、実際の画像領域は位相同期信号のタイミングからある一定数のＰＣＬＫクロック発振後になるため、各入力部には一定数のＰＣＬＫをカウントした後にはじめてＰＣＬＫ信号を入力させるカウンタを設ける。
【００３１】
また、本実施例のデータ領域設定値をある特性の値に設定することにより、一定数のＰＣＬＫ信号をデータ領域と定義することができる。
【００３２】
図３は本発明の第２の実施例に係る画素クロック生成装置の構成を示すブロック図である。同図において、図１と同じ参照符号は同じ構成要素を示す。異なる要素として、本実施例の画素クロック生成装置は、外部から設定するデータ領域設定値とＰＣＬＫ信号のタイミングでデータ領域設定値を呼び出すデータ領域設定値記憶回路３０１を構成したものであり、予め主走査ドット位置ずれの特性データを取得し、そのデータに基づいて各像高におけるデータ領域のＰＣＬＫ数を記憶させておくことにより、同じ数のデータ領域数、例えば１５個で構成する場合、図４の（Ｃ）に示すようにＰＣＬＫ数を一定数とした場合と比較して図４の（Ｄ）に示すようにデータ領域内のデータ数を像高により変更する構成により、主走査ドット位置ずれ量を小さくすることが可能となる。また、一定数の場合に比べて少ないデータ領域数で同等の主走査ドット位置ずれ量に補正することが可能となり、位相シフトデータに用いるデータ数やデータの保存に必要なメモリの削減が可能となる。
【００３３】
また、予め測定した主走査ドット位置ずれデータに基づいて、図３のデータ領域設定値を与える場合も考えられる。この場合、主走査ドット位置ずれデータの取得方法としては、一定距離を有する２つのＰＤを像高方向に配置し、実際に光を走査した場合のＰＤの２点間の時間差を測定してその時間差をドット位置ずれに換算し、本測定を全像高に対して行うことにより取得する。即ち、主走査ドット位置ずれデータにおいて、像高データX(n)がX(-n),X(-n+1),・・・X(-1),X(1),X(2),・・・X(n-1),X(n)であって、また主走査ドット位置ずれデータY(n)がY(-n),Y(-n+1),・・・Y(-1),Y(1),Y(2),・・・Y(n-1),Y(n)であるのとき像高X(a)，X(a+b)間(a，bは整数)の主走査ドット位置ずれの絶対値|Y(a+b)-Y(a)|の値が、ある一定値以下となるように各像高の間隔を決める演算回路を設け、上記像高の間隔をＰＣＬＫ信号に同期させることによりデータ領域設定値に相当するデータを取得できる。また、上記データ領域設定値は主走査ドット位置ずれの変位が大きい像高間はデータ領域を狭くとり、変位が小さい像高間はデータ領域を広く取ることになるためＰＣＬＫ数を一定数とした場合と比較してデータ領域内のデータ数を像高により変更する構成により、主走査ドット位置ずれ量を小さくすることが可能となる。また、一定数の場合に比べて少ないデータ領域数で同等の主走査ドット位置ずれ量に補正することが可能となり、位相シフトデータに用いるデータ数やデータの保存に必要なメモリの削減が可能となる。
【００３４】
同様に、主走査ドット位置ずれと像高により主走査ドット位置ずれの勾配を∠Y(a)としたとき∠Y(a)=|(Y(a+1)-Y(a))/(X(a+1)-X(a))|を演算する主走査ドット位置ずれ勾配演算回路を設け、上記値の大小によりデータ領域設定値を決定する。このとき勾配が大きいポイントではデータ領域を広くとり勾配の小さいポイントではデータ領域を狭く設定することで、主走査ドット位置ずれの変化量を精度良く把握でき、変化量に基づいてデータ領域を設定することで主走査ドット位置ずれの変動が大きい領域では補正を細かく行い、変動が小さい領域では領域を広く取って上記領域を補正することにより、像高全体で高精度に主走査ドット位置ずれを補正することが可能となる。
【００３５】
ここで、書込み開始のタイミングを設定する位相同期信号の立下りからある一定期間後に画素クロックを生成する機能を有する画素クロック生成装置において、実画像領域となる有効走査期間内において画素クロック信号に基づき半導体レーザを変調させ、半導体レーザの出射光が光学系を経て感光体上に静電潜像を形成するとき、感光体上での画素クロックは偏向器や光学系による主走査方向のドット位置ずれが生じる。このとき主走査方向を示す有効走査期間は光学系により長さが異なるが、上述した各実施例では像高中央を０とした場合、像高の最大、最小値をそれぞれ像高比１，−１と定義している。
【００３６】
図４の（Ａ）〜（Ｄ）、図５の（Ａ）〜（Ｄ）に示す主走査位置ずれの特性図は縦軸に主走査位置ずれ量、横軸に像高比を示している。図４の（Ａ）、図５の（Ａ）の光学系特性は像高の高い場所で変化量が大きく、像高が０近傍では変化量が小さい特性がある。図４の（Ｂ）は有効走査期間を１０のデータ領域に分割し、分割したデータ領域の中央値におけるリニアリティが０になるように位相データを設定している。位相シフト量が±１／８ＰＣＬＫでシフト可能であり、各画素クロック毎に位相シフトデータを与える場合、位相シフト量の３パターン（−１／８クロック、０、＋１／８クロック）設定するためには２ビットのデータが必要となる。今１２００ｄｐｉ書込み時に有効走査期間を３００ｍｍとした場合、１ドットは約２１．２μｍ相当となり有効走査期間内のドット数は３００／０．０２１２=１４１５０ドットとなり、各データ領域におけるドット数は１４１５０／１０=１４１５ドットとなる。走査レンズの特性による走査ムラのような静特性の補正を行う場合、各画素クロック毎に位相データを設定すると２ビット×１４１５０ドット＝２８３５０ビットのデータを与える必要がある。一方１４１５ドットからなるデータ領域毎に位相データを設定した場合、１４１５ドットのうち何ドットを位相シフトすればよいか分かればよいので、１２ビットあれば位相シフトを行うドット数を定義できる。このとき位相シフト量の３パターン設定するのに２ビット必要なので、１２ビット×２ビット＝２４ビットあればデータ領域の位相データを設定できる。またデータ領域は１０あるので２４ビット×１０＝２４０ビットあれば１ライン分の位相シフトデータを設定できるため、画素クロック毎に位相データを設定する場合に比べて約８％のメモリ量でドット位置ずれの補正が可能となる。よって、本実施例における画素クロック生成装置をＩＣ化、ＩＰ化する際には、位相データ用メモリの大幅な削減につながり、チップサイズの小型化、強いてはコストダウンにつながる。また、画素クロックの位相を各クロック毎にクロックの数分の１ドット刻みでシフト可能な位相シフト機能を有する画素クロック生成回路により、各画素の主走査位置を±数分の一ドット単位でシフトできるため、原理的には±１／８ドットシフトの場合には、リニアリティの補正量は０％から１２．５％まで調整可能となる。また、１２００ｄｐｉ書込の場合、有効書込幅内の主走査位置ズレは、２．６μｍ（２１．２μｍ／８）にまで低減できる。このとき位相シフトを行う位相シフトデータを与えるために、連続した複数の画素クロックをデータ領域として、有効走査期間内のデータを複数の領域に分割し、各領域毎に位相シフトデータを設定することにより、各画素毎に位相シフトデータを与えて主走査位置ずれを補正する場合に比べ、データ量を減らすことが可能となる。
【００３７】
また、図４の（Ｂ）、図５の（Ｂ）においてデータ領域の分割数Ｎをそれぞれ１１０，１５としたときに、主走査位置ずれ量Ｘｂが２５μｍ以下となる場合に主走査位置ずれ量Ｘが２５μｍ以下となるようにデータ領域の分割数を決定する条件を満たすことになり、データ領域間ずれ量もまた２５μｍ以下となる。よって、書込み１２００ｄｐｉを想定した場合にドット径は約２１．２μｍとなり、光学系の影響により主走査方向に位置ずれを起こしたドット位置を、本来あるべき位置に対して１２００ｄｐｉ時に約１画素相当の誤差範囲内で補正することができ、主走査方向においてドット位置ばらつきの小さい、高品質な画像を得ることが可能となる。
【００３８】
更に、図４の（Ｃ）、図５の（Ｃ）においてデータ領域の分割数Ｎをそれぞれ１５，３０としたときに、主走査位置ずれ量Ｘｂが１０μｍ以下となる場合に主走査位置ずれ量Ｘが１０μｍ以下となるようにデータ領域の分割数を決定する件を満たすことになり、データ領域間ずれ量もまた１０μｍ以下となる。よって、書込み２４００ｄｐｉを想定した場合、ドット径は約１０．６μｍとなり、光学系の影響により主走査方向に位置ずれを起こしたドット位置を、本来あるべき位置に対して２４００ｄｐｉ時に約１画素相当の誤差範囲内で補正することができ、主走査方向においてドット位置ばらつきの小さい、高品質な画像を得ることが可能となる。
【００３９】
また、図５の（Ｂ）は図５の（Ａ）の主走査ドット位置ずれ特性を有する光学系において、データ領域を有効走査期間で１５等分割したものである。像高を±１５０ｍｍ、１２００ｄｐｉ書込みと仮定したとき、データ領域は３００ｍｍ／１５＝２０ｍｍとなり１ドットあたり２１．２μｍより各データ領域は２０／０．０２１２＝９４３ドット程度となり、位相シフトの分解能を±１／８ＰＣＬＫとしたとき、各データ領域では全画素クロックに位相シフトを行った場合±２．５ｍｍ程度の位相シフトが可能となる。よって、位相データを与える画素クロックを一定数の連続したデータ領域として定義し、位相データを与えるものである。データ領域を構成する画素クロックを一定数とすることにより、各データ領域における位相シフト量の最大、最小値が等しくなる。
【００４０】
図４の（Ｃ）、図５の（Ｂ）は有効走査期間を１５のデータ領域に分割した場合の、位相シフト後の主走査ドット位置ずれの特性を示す。図４、図５の各図では、各データ領域の中央の像高における主走査ドット位置ずれ量が０になるように、各データ領域に位相データを与えた実施例を示している。図４、図５において、位相シフト後の主走査ドット位置ずれの振幅値を主走査位置ずれ量Ｘ、データ領域間のずれ量をデータ領域間ずれ量Ｙとしたとき、Ｘは走査ライン上での位相補正後のドット位置ずれの絶対値を示しており、値が小さいほど良好な補正がかけられたといえる。Ｙはデータ領域間のドット位置ずれ量を示しており、この値が大きい場合データ領域間でのドット位置が疎または密のいずれかの状態となるため、できうる限りＹは小さい値を取るほうが良好な補正であるといえる。また、各実施例はデータ領域毎に位相データを設定する構成とすることにより、例えば画素クロック毎に位相データに位相シフトを行う場合に比べてデータ量を低減することができる。
【００４１】
図４の（Ｄ）、図５の（Ｄ）に分割数Ｎ＝１５，１８のときと、図４の（Ｃ）、図５の（Ｃ）のデータ領域内の画素クロック数を一定数に定義した例と比較した場合、この例では分割数が同じか少ないにもかかわらず、主走査位置ずれ量が小さい値となっている。連続した複数の画素クロックで構成されるデータ領域において、データ領域内のクロック数を一定数にせず、分割数を少なくすることで位相データ量が低減し、位相データ記憶回路のサイズ減少や回路の小型化につながり、主走査位置ずれ量の低減により、より高品質なドット位置補正が可能となる。
【００４２】
また、図４の（Ｄ）)、図５の（Ｄ）では予め画像形成装置における被走査媒体上にセンサ等を設けて主走査ドット位置ずれ量を測定しておき、測定データである図４の（Ａ）、図５の（Ａ）において主走査ドット位置ずれ量の変化量が大きい像高である図１、図４ともに像高比±１近傍でのデータ領域の画素クロック数を少なく、変化量が小さい像高である図１、図４ともに像高比０近傍でのデータ領域の画素クロック数を多く設定することにより、つまり主走査ドット位置ずれ量の変化量が大きい像高ではデータ領域を狭く、変化量の小さい像高ではデータ領域を広くすることにより、データ領域の分割数が等分割の場合に比べて同等かより少ない数でデータ領域間ずれ量が小さくなるように設定できる。
【００４３】
また、図６の（ａ）、図７の（ａ）に主走査ドット位置ずれの特性を、図６の（ｂ）、図７の（ｂ）に主走査位置ずれの微分値を、図６の（ｃ）、図７の（ｃ）に微分値に基づいてデータ領域内の画素クロック数を変更した場合における主走査ドット位置補正後のデータを示す。図６の（ｂ）において、微分値は像高比０，±０．７付近で０となり、像高比±１において最大値、最小値を示している。また、図７の（ｂ）において、微分値は像高比が０のときのみ０となり、像高比±１において最大値、最小値を示している。両図からわかるように、微分値が０に近い場合にはデータ領域を決める画素クロック数を多く設定し、微分値が０より大きくなるに従い画素クロック数を少なく設定することにより、つまり主走査ドット位置ずれ量の勾配に基づいて、位相シフトデータを与えるデータ領域内の画素クロック数を変更することにより、最小限のデータ領域数で主走査位置ずれの小さい、高品質な画像を得ることができる。
【００４４】
更に、図８の（ａ）の主走査ドット位置ずれの特性を有する画像形成装置において、像高０を基準にして像高比−１〜０を像高ａ、像高比０〜１を像高ｂとする。このとき像高aと像高ｂの主走査ドット位置ずれは図８の（ａ）に示すように像高０を基準にして対称であり、像高a、像高ｂのそれぞれ９つのデータ領域で図８の（ｂ）に示すように分割した場合を考える。このとき図８の（ａ）から図１８の（ｂ）に各データ領域を位相シフトする場合のデータ領域中央部の主走査ドット位置ずれと主走査ドット位置ずれ補正量とデータ領域の関係を示す図９ではデータ領域１〜９が像高aのデータであり、像高において像高aと像高bの主走査ドット位置ずれは対称となるため、主走査ドット位置補正量もまた対称の値となる。但し、像高０を有するデータ領域９，１０では主走査ドット位置ずれ量が変化しないためデータ領域１０における主走査ドット位置補正量は必ず０となる。また、データ領域１１はデータ領域８から９への補正量である＋３ＣＬＫと極性が逆になるため−３ＣＬＫとなり、データ領域１０はデータ領域７から８への補正量である＋３ＣＬＫと極性が逆になるため−３ＣＬＫとなる。以下同様にしてデータ領域１５はデータ領域４から５への補正量が０であるので、０となる。主走査ドット位置ずれが像高０を基準にして像高比±１に対して対称に発生している場合において、位相データとしては像高０を基準とした全像高の半分量（像高ａ）を設定し、もう一方の像高bの位相データは像高１のデータをもとに生成する。このようにして像高０に対して対称な光学特性を有する場合には、片側の像高における補正データに基づいてもう一方の像高における補正データを生成することが可能となり、データ量の低減やメモリの削減が可能となる。
【００４５】
また、本発明の実施例は光源から出力される光束を、偏向器により走査方向に沿って被走査媒体上を走査させるとき、被走査媒体上の有効なデータ書込み期間である有効走査領域と、有効走査範囲開始位置、終了位置を決定する有効走査開始決定領域、有効走査終了決定領域にの３種類に位相シフトデータを与える領域を分割するものである。図１０において光源から出力される光束が、水平方向の矢印向きに走査光として繰り返し走査する場合を考える。走査光は周期的に走査しているが、走査開始後は第一に図中、被走査媒体左にあう位相同期センサ１を通過し、走査光通過時にＰＤ検出信号が得られる。走査光は次に被走査媒体上を走査し、その後位相同期センサ２を通過し、同様にＰＤ検出信号が得られる。通常画像形成装置においては上記ＰＤ検出信号は信号反転して同期センサ入力直後に信号が立ち下がる位相同期検知信号が用いられる。位相同期検知信号のセンサ１からセンサ２までの立下り期間にＨＩとなる信号をＷＥ１、被走査媒体上の画像を形成する領域を有効走査範囲としてセンサ１側を書込開始位置、センサ２側を書込終了位置としたとき、両位置間でＨＩとなる信号をＷＥ２とする。このとき書込開始位置を精度良く決定するため、ＷＥ１信号の立ち上がりから２０００ドット分を書込開始位置補正領域として設定し、位相データを与えることにより、光学系や偏向器によるドット位置ずれを補正して高精度な書込開始位置設定が可能となる。同様にして書込終了位置を精度良く決定するため、ＷＥ１信号の立下りから２０００ドット前までを書込終了位置補正領域として設定し、位相データを与えることにより、書込開始位置同様に高精度な書込終了位置設定が可能となる。また、書込開始位置−書込終了位置間となる有効走査期間内ではデータ領域を設定して位相シフトデータを与えることにより、データ量やメモリの削減が可能となる。
【００４６】
図１１の（ａ）は２種類の光学系における主走査ドット位置ずれの特性を示し、図１１の（ｂ）は各光学系において画素クロックの周波数をより低又は高周波数に変更することにより、主走査ドット位置ずれ量全体をプラス又はマイナス側にシフトした例を示す。また、図１１の（ｃ）は全像高比におけるドット位置ずれ量の平均値を求め、像高全体に位相シフトをかけることにより位相シフト後のドット位置ずれ量の平均値が０となるように位相データを設定した例を示す。
【００４７】
はじめに、画素クロックをより低周波数に設定した場合、図１１の（ｂ）左図のようにドット位置ずれ量が正の方向に全体がシフトし、本実施例では像高±１におけるずれを０とすることにより書込開始位置を高精度に設定することができる。逆により画素クロックをより高周波数に設定した場合には図１１の（ｂ）右図のようにドット位置ずれ量が負の方向にシフトし、本実施例では主走査ドット位置ずれ量が負の値を持つようにすることで中間像高付近の主走査ドット位置ずれを高精度に設定できる。
【００４８】
ここで、ドット位置ずれが正のときに像高比０に対して正、又は負の方向にドット位置ずれが生じているとする。このとき主走査ドット位置ずれは全体的に正のずれが生じているため、位置ずれ補正を行う場合正のずれを補正するために数多くのドットにおいて位置ずれ補正を行わなければならない。
【００４９】
そこで、書込みクロック自身の周波数を低・高周波数に変更することにより、主走査ドット位置ずれを全クロック単位で補正し、その後主走査ドット位置ずれをデータ領域単位で補正するものである。クロック周波数を変更する手段の一例として、位相比較器、チャージポンプ、ローパスフィルタ、ＶＣＯによるＰＬＬシステムとプログラマブルカウンタを組合せることにより、任意の周波数を作り出すことが可能なシステムについて考える。ＰＬＬシステムのＶＣＯと位相比較器間にプログラマブルカウンタを構成することにより、ＶＣＯの発振周波数はＰＬＬに入力する基準クロックｆｓ、ＶＣＯの発振周波数ｆｖ、カウンタ値Ｎとしたときｆｖ＝ｆｓ×Ｎの関係を満たすように制御を行うので、ＶＣＯ出力を出力信号としたときカウンタＮの値の大小により出力周波数ｆｖを変更することができる。例えば図１１の（ａ）左図において、像高比−１，１における主走査ドット位置ずれは負の値を示しているが、クロック周波数fのとき周波数をｆ＋∠ｆと高周波数となるように周波数を変更し、例えば像高比±１における主走査ドット位置ずれが０となるようにすることで、像高比±１における主走査ドット位置ずれが図１１の（ｂ）左図に示すように０となる。
【００５０】
次に、図１１の（ａ）右図においてクロック周波数をf−∠fとした場合には、主走査ドット位置ずれは負の値を持つようになり、各データ領域における位相シフトデータの最大値がクロック周波数変更前に比べ小さい値ですむようになる。図１１の（ｃ）左図に、主走査ドット位置ずれの像高比−１〜＋１の間のドット位置ずれ量データを積分し、その平均値を求めるとする。このとき主走査ドット位置ずれの平均値が０となるようにクロック周波数をより高周波数に変更することによって、ドット位置ずれ全体が負の方向にシフトし、主走査ドット位置ずれが０を中心としたずれとすることにより本実施例では中間像高付近の主走査ドット位置ずれを高精度に設定でき、１ライン中の主走査ドット位置ずれ補正量を小さくすることが可能となる。以上のように画像形成を行う画素クロックの周波数自体を微調することにより、主走査ドット位置ずれ特性を変更するものである。
【００５１】
次に、別の発明として、光源から出力される光束を、偏向器により走査方向に沿って被走査媒体上を走査させることにより画像を形成する画像形成装置において、上記各実施例に係る画素クロック生成装置を有するものである。例えばタンデムカラー機において、ステーション間の色ズレが数１０μｍ程度発生している場合、主走査位置ずれ量が１／８ドットを越えた画素クロックにおいて位相シフトをかけ主走査位置ずれの補正を行うことで、１２００ｄｐｉであれば１／８ドット相当である約２．６μｍ（２１．２μｍ／８）までドット位置ずれ量を低減できる。本発明は各ドット毎にずらし量を画素データに与えると、画素データのビット数が増え、データ転送上重くなるため位相シフトによりドットをずらすパターンを、データ領域毎に位相データを与える形式によって複雑なデータの与え方をせずとも高精度なドット位置補正が可能となる。
【００５２】
別の発明として、画素クロック生成装置を画像形成装置のマルチビーム走査装置に適用するものである。以下マルチビーム走査装置について説明する。
図１２は別の発明の画像形成装置におけるマルチビーム走査装置の構成を示す斜視図である。同図において、半導体レーザ３０１，３０２をｎ＝２個用いコリメートレンズ３０３，３０４の光軸Ｃを対称として副走査方向に配置される。半導体レーザ３０１、３０２はコリメートレンズ３０３、３０４との光軸を一致させ主走査方向に対称に射出角度を持たせ、ポリゴンミラー３０７の反射点で射出軸が交差するようレイアウトされている。各半導体レーザより射出した複数のビームはシリンダレンズ３０８を介してポリゴンミラー３０７で一括して走査され、ｆθレンズ３１０、トロイダルレンズ３１１により感光体上に結像される。バッファメモリには各発光源毎に１ライン分の印字データが蓄えられ、ポリゴンミラーの１面毎に読み出されて、２ラインずつ同時に記録が行われる。
【００５３】
図１３は図１２の光源ユニットの構成を示す分解斜視図である。同図において、半導体レーザ４０３，４０４は各々主走査方向に所定角度、本実施例では約１．５°微小に傾斜したベース部材４０５の裏側に形成した図示しない嵌合穴４０５−１、４０５−２に個別に円筒状ヒートシンク部４０３−１、４０４−１を嵌合し、押え部材４０６、４０７の突起４０６−１、４０７−１をヒートシンク部の切り欠き部に合わせて発光源の配列方向を合わせ、背面側からネジ４１２で固定される。また、コリメートレンズ４０８、４０９は各々その外周をベース部材４０５の半円状の取付ガイド面４０５−４、４０５−５に沿わせて光軸方向の調整を行い、発光点から射出した発散ビームが平行光束となるよう位置決めされ接着される。なお、実施例では上記したように各々の半導体レーザからの光線が主走査面内で交差するように設定するため、光線に沿って嵌合穴４０５−１、４０５−２及び半円状の取付ガイド面４０５−４、４０５−５を傾けて形成している。ベース部材４０５はホルダ部材４１０に円筒状係合部４０５−３を係合し、ネジ４１３を貫通穴４１０−２を介してネジ穴４０５−６、４０５−７に螺合して固定され光源ユニットを構成する。
【００５４】
このような構成を有する光源ユニットは、光学ハウジングの取付壁４１１に設けた基準穴４１１−１にホルダ部材の円筒部４１０−１を嵌合し、表側よりスプリング６１１を挿入してストッパ部材６１２を円筒部突起４１０−３に係合することでホルダ部材４１０は取付壁４１１の裏側に密着して保持される。この時、スプリングの一端を突起４１１−２に引っかけることで円筒部中心を回転軸とした回転力を発生し、回転力を係止するように設けた調節ネジ６１３により、光軸の周りθにユニット全体を回転しピッチを調節する。アパーチャ４１５は各半導体レーザ毎にスリットが設けられ、光学ハウジングに取り付けられて光ビームの射出径を規定する。
【００５５】
図１４は別の光源ユニットの構成を示す分解斜視図である。同図に示す光源ユニットは４個の発光源を持つ半導体レーザアレイからの光ビームをビーム合成手段を用いて合成した例である。基本的な構成要素は図１３に示す例と同様であり、ここでは説明を省略する。
【００５６】
なお、本発明は上記実施例に限定されるものではなく、特許請求の範囲内の記載であれば多種の変形や置換可能であることは言うまでもない。
【００５７】
【発明の効果】
以上説明したように、本発明の画素クロック生成方法によれば、光源から出力される光束を被走査媒体上の主走査方向に走査させて画素クロックにしたがって画像形成を行う際に、被走査媒体上の有効なデータ書込み期間である有効走査領域においては、複数の連続した画素クロックから構成するデータ領域単位で、位相シフトを行う位相シフトデータを設定する。更に、有効走査領域の走査に先立って、光束が位相同期センサを通過してから所定の期間を有効走査領域の書込開始位置補正領域とし、書込開始位置補正領域において位相シフトを行う位相シフトデータを設定して書込開始位置を補正する。また、有効走査領域の走査後に、光束が同期センサを通過する前の所定の期間を有効走査領域の書込終了位置補正領域とし、書込終了位置補正領域において位相シフトを行う位相シフトデータを設定して書込終了位置を補正する。よって、高精度にデータ領域を設定でき、主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。また画素クロックが１００ＭＨｚ程度の高速動作時において、データ領域毎に画素クロックの位相データを与えることにより、温度、経時など各種条件変化による位相シフト量の変動分を補正する場合などにおいて、各画素クロック毎に位相データを与える場合に比べてデータ転送速度の遅延などの影響が少ない制御が可能となる。
【００５８】
また、任意の一定数の連続した画素クロックから構成するデータ領域毎に位相シフトデータを設定する。よって、簡単にデータ領域の設定ができる。
【００５９】
更に、分割するデータ領域の間隔を位相シフト補正後のデータ領域同士の主走査ドット位置ずれの差が画像解像度に応じた所定値以下となるようにデータ領域の分割数を設定する。よって、光学系の影響により主走査方向に位置ずれを起こしたドット位置を、本来あるべき位置に対して約１画素相当の誤差範囲内で補正することができ、主走査方向において高品質な画像を得ることが可能となる。
【００６０】
また、画像解像度が１２００ｄｐｉの場合所定値は２５μｍ、又は画像解像度が２４００ｄｐｉの場合所定値は１０μｍであることが望ましい。
【００６１】
更に、複数の連続した画素クロックから構成するデータ領域内での分割数を主走査ドット位置ずれの変化量に応じて可変することにより、実際の主走査ドット位置ずれの特性に応じた適切な分割数を設定でき、場合によっては少ない補正データ量で済み、メモリサイズ低減によるコストダウンを図ることができる。
【００６２】
また、主走査ドット位置ずれの変化量の大きさに応じてデータ領域の分割幅を可変することにより、具体的には主走査ドット位置ずれの変化量が大きいときはデータ領域の分割幅を狭く、変化量が小さいときはデータ領域の分割幅を広くすることにより、データ領域の分割数が等分割の場合に比べて少ない数でデータ領域間のずれ量が小さくなるように設定できるので補正データ量が少なくて済み、メモリサイズ低減によるコストダウン化及びチップサイズの小型化が図れ、更に主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００６３】
更に、主走査ドット位置ずれの勾配に応じてデータ領域の分割幅を可変することにより、データ領域の分割数が等分割の場合に比べて少ない数でデータ領域間のずれ量が小さくなるように設定できるので補正データ量が少なくて済み、メモリサイズ低減によるコストダウン化及びチップサイズの小型化が図れ、更に主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００６４】
また、主走査ドット位置ずれが任意の基準に対して又は像高０を基準にして対称に発生している場合、対称となる一方の主走査ドット位置ずれに対する第１の位相シフトデータを設定し、対称となる他方の主走査ドット位置ずれに対する第２の位相シフトデータは第１の位相シフトデータに基づいて生成することにより、メモリサイズ低減によるコストダウン化及びチップサイズの小型化が図れる。
【００６６】
また、画素クロックの周波数を可変して主走査ドット位置ずれ全体を像高の正負方向にシフトさせることにより、位相シフトデータによる主走査ドット位置の補正回数が少なくなり、理想状態に近い高画質な画像を得ることができる。
【００６７】
更に、別の発明としての画素クロック生成装置は、複数の連続した画素クロックから構成するデータ領域中の画素クロックの数を決定するデータ領域設定値に基づいてデータ領域を設定するデータ領域設定手段と、データ領域設定手段によって設定されたデータ領域毎に位相シフトを行う位相シフトデータを設定する位相シフトデータ設定手段とを有している。そして、位相シフトデータ設定手段は、光源から出力される光束を被走査媒体上の主走査方向に走査させて画素クロックにしたがって画像形成を行う際に、被走査媒体上の有効なデータ書込み期間である有効走査領域においては、データ領域設定手段によって設定されたデータ領域単位で、位相シフトを行う位相シフトデータを設定し、更に有効走査領域の走査に先立つ有効走査領域の書込開始位置補正領域で、書込開始位置を補正するための位相シフトを行う位相シフトデータを設定する。また、有効走査領域の走査後の書込終了位置補正領域で、書込終了位置を補正するための位相シフトを行う位相シフトデータを設定する。よって、高精度にデータ領域を設定でき、主走査方向のドット位置ずれ量の小さい高品質な画像を得ることができる。
【００６８】
また、予め取得した主走査ドット位置ずれの特性データに基づいてデータ領域の画素クロックの数を決定するデータ領域設定値を記憶するデータ領域設定値記憶手段を有する。そして、このデータ領域設定値記憶手段から実際に得られた主走査ドット位置ずれの特性データに対応するデータ領域設定値を読み出してデータ領域設定手段に供給する。よって、一定数の場合に比べて少ないデータ領域数で同等の主走査ドット位置ずれ量に補正することが可能となり、位相シフトデータに用いるデータ数やデータの保存に必要なメモリの削減が可能となる。
【００６９】
更に、別の発明としての画像形成装置は、上記記載の位相シフトデータ生成装置によって生成された位相シフトデータに基づいて画像形成を行う画素クロックの各信号の位相をシフトさせ、シフトされた画素クロック及び画像データに基づいて駆動制御したレーザの発光を被走査媒体上に走査させて静電潜像画像を形成する。よって、メモリサイズ低減によるコストダウンを実現でき、更に高精度なドット位置ずれ補正が可能となり、高画質な画像形成を行うことができる画像形成装置を提供できる。
【００７０】
更に、別の発明としての画像形成装置は、上記記載の位相シフトデータ生成装置によって生成された位相シフトデータに基づいて画像形成を行う画素クロックの各信号の位相をシフトさせ、シフトされた画素クロック及び画像データに基づいて駆動制御した複数のレーザから発せられた光束を、偏向器により走査方向に沿って被走査媒体上を走査させることにより静電潜像画像を形成する。よって、マルチビーム光学系における発光源同士の発振波長差により生じる露光ずれなどによる主走査方向のドット位置ずれを補正可能となり、高画質な画像形成を行うことができる画像形成装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る画素クロック生成装置の構成を示すブロック図である。
【図２】図１の本実施例におけるデータ領域へのデータ設定の様子を示す図である。
【図３】本発明の第２の実施例に係る画素クロック生成装置の構成を示すブロック図である。
【図４】本発明の画素クロック生成装置における主走査ドット位置ずれと像高比の関係を示す図である。
【図５】本発明の画素クロック生成装置における別の主走査ドット位置ずれと像高比の関係を示す図である。
【図６】本発明の画素クロック生成装置における主走査ドット位置ずれの勾配と像高比の関係を示す図である。
【図７】本発明の画素クロック生成装置における別の主走査ドット位置ずれの勾配と像高比の関係を示す図である。
【図８】本発明の画素クロック生成装置における像高０を基準に対称の主走査ドット位置ずれと像高比の関係を示す図である。
【図９】像高０を基準に対称の主走査ドット位置ずれのデータ領域毎の補正値を示す図である。
【図１０】書込開始位置と書込終了位置によって決定される有効走査範囲内で位相シフトデータ領域の設定の様子を示す図である。
【図１１】本発明の画素クロック生成装置における主走査ドット位置ずれと画素クロックの周波数変更によるシフトの様子を示す図である。
【図１２】別の発明の画像形成装置におけるマルチビーム走査装置の構成を示す斜視図である。
【図１３】図１２の光源ユニットの構成を示す分解斜視図である。
【図１４】別の光源ユニットの構成を示す分解斜視図である。
【図１５】従来の画像形成装置の構成を示す概略図である。
【図１６】従来の画素クロック生成回路の構成を示すブロック図である。
【図１７】図１６の各信号の信号波形を示すタイムチャートである。
【図１８】位相シフト量と位相データの関係を示す図である。
【図１９】別の従来の画素クロック生成回路の構成を示すブロック図である。
【図２０】図１６及び図１９の従来の画素クロック生成回路による位相シフト補正方法の概要を示す図である。
【符号の説明】
１０１；データ領域設定信号生成回路、１０２；位相データ記憶回路、
１０３；位相シフト信号生成回路、１０４；画素クロック生成回路、
３０１；データ領域設定値記憶回路。
【図１】
0004323120.tif 000002
【図２】
0004323120.tif 000003
【図３】
0004323120.tif 000004
【図４】
0004323120.tif 000005
【図５】
0004323120.tif 000006
【図６】
0004323120.tif 000007
【図７】
0004323120.tif 000008
【図８】
0004323120.tif 000009
【図９】
0004323120.tif 000010
【図１０】
0004323120.tif 000011
【図１１】
0004323120.tif 000012
【図１２】
0004323120.tif 000013
【図１３】
0004323120.tif 000014
【図１４】
0004323120.tif 000015
【図１５】
0004323120.tif 000016
【図１６】
0004323120.tif 000017
【図１７】
0004323120.tif 000018
【図１８】
0004323120.tif 000019
【図１９】
0004323120.tif 000020
【図２０】
0004323120.tif 000021