(57)【特許請求の範囲】
【請求項１】
平行に設けられた複数の走査線及びコモン配線と、前記走査線と交差する方向に設けられた複数の信号線と、前記走査線及び信号線の交差部近傍に設けられたスイッチング素子と、前記走査線及び信号線で区画された領域に形成された第１電極と、前記第１電極上に絶縁膜を介して前記第１電極と重複するように形成され、複数のストライプ状のスリットが形成された第２電極と、を有するＦＦＳ方式の液晶表示パネルにおいて、
前記走査線上の絶縁膜の表面には導電性材料からなるシールド電極が形成され、
前記第１電極は前記コモン配線に接続され、
前記第２電極は、前記スイッチング素子の電極上に形成された第１のコンタクトホールを介して前記スイッチング素子に接続され、
前記シールド電極は、コモン配線上に形成された第２のコンタクトホールを介して前記コモン配線と接続されていると共に、隣接する画素の前記第１電極上に形成された第３のコンタクトホールを介して前記隣接する画素の第１電極と接続されていることを特徴とするＦＦＳ方式の液晶表示パネル。
【請求項２】
前記シールド電極は前記第２電極と同一の材料で形成されていることを特徴とする請求項１に記載のＦＦＳ方式の液晶表示パネル。
【請求項３】
前記第１電極は前記スイッチング素子の電極上に形成された第１のコンタクトホールを介して前記スイッチング素子に接続され、前記シールド電極は前記第２電極と同一の材料で前記第２電極と一体に形成されていることを特徴とする請求項１に記載のＦＦＳ方式の液晶表示パネル。
【請求項４】
前記シールド電極は前記走査線の半分以上を被覆していることを特徴とする請求項１〜３のいずれかに記載のＦＦＳ方式の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリンジ・フィールド・スィッチング（Fringe Field Switching：以下、「
ＦＦＳ」という。）モード等の横電界方式の液晶表示パネルに関し、特に走査線に印加さ
れる電圧に起因する焼き付き防止手段を備えた横電界方式の液晶表示パネルに関する。
【背景技術】
【０００２】
液晶表示パネルとしては、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignmen
t）モード、ＭＶＡ（Multi-domain Vertical Alignment）モード等の縦電界方式のものが
多く使用されているが、一方の基板にのみ電極を備えた横電界方式の液晶表示パネルも知
られている、この横電界方式の液晶表示パネルのうち、ＩＰＳ（In-Plane Switching）モ
ードの液晶表示パネルの動作原理を図９〜図１１を用いて説明する（下記特許文献１及び
２参照）。
【０００３】
なお、図９は従来例のＩＰＳモードの液晶表示パネルの１画素分の模式平面図である。
図１０は図９のＸ−Ｘ線に沿った断面図である。図１１は図９のXI−XI線に沿った断面図
である。
【０００４】
このＩＰＳモードの液晶表示パネル５０は、アレイ基板ＡＲとカラーフィルタ基板ＣＦ
とを備えている。アレイ基板ＡＲは、第１の透明基板５１の表面にそれぞれ平行に複数の
走査線５２及びコモン配線５３が設けられ、これら走査線５２及びコモン配線５３に交差
する方向に複数の信号線５４が設けられている。そして、各画素の中央部にコモン配線５
３から帯状に、図９においては例えば櫛歯状の対向電極（「共通電極」ともいわれる）５
５が設けられ、この対向電極５５の周囲を挟むように同じく櫛歯状の画素電極５６が設け
られている。そして、この対向電極５５及び画素電極５６の表面は例えば窒化硅素からな
る保護絶縁膜５７及びポリイミド等からなる配向膜５８によって被覆されている。
【０００５】
また、走査線５２と信号線５４との交差点近傍にはスイッチング素子としてのＴＦＴ（
Thin Film Transistor：薄膜トランジスタ）が形成されている。このＴＦＴは、走査線５
２と信号線５４との間に半導体層５９が配置され、半導体層５９上の信号線部分がＴＦＴ
のソース電極Ｓを構成し、半導体層５９の下部の走査線１２部分がゲート電極Ｇを構成し
、また、半導体層５９の一部分と重なる導電性層がドレイン電極Ｄを構成しており、この
ドレイン電極Ｄは画素電極５６に接続されている。
【０００６】
また、カラーフィルタ基板ＣＦは、第二の透明基板６０の表面にカラーフィルタ層６１
、オーバーコート層６２及び配向膜６３が設けられた構成を有している。そして、アレイ
基板ＡＲの画素電極５６及び対向電極５５とカラーフィルタ基板ＣＦのカラーフィルタ層
６１側とが互いに対向するようにアレイ基板ＡＲ及びカラーフィルタ基板ＣＦを対向させ
る。次いで、アレイ基板ＡＲとカラーフィルタ基板ＣＦの間に液晶ＬＣを封入すると共に
、両基板のそれぞれ外側に偏光板６４及び６５を偏光方向が互いに交差する方向となるよ
うに配置することにより、ＩＰＳモードの液晶表示パネル５０が形成される。
【０００７】
このＩＰＳモードの液晶表示パネル５０は、図１０及び図１１に示したように、画素電
極５６と対向電極５５との間に電界を形成すると、水平方向に配向していた液晶が水平方
向に旋回することによりバックライトからの入射光の透過量を制御することができるよう
になる。このＩＰＳモードの液晶表示パネル５０は、広視野角で、高コントラストである
という長所があるが、対向電極５５がコモン配線５３ないし走査線５２と同じ金属材料で
形成されるために開口率及び透過率が低く、又、視角による色変化があるという問題点が
存在する。
【０００８】
このようなＩＰＳモードの液晶表示パネルの低開口率及び低透過率という問題点を解決
するために、ＦＦＳモードの液晶表示パネルが開発されている（下記特許文献３及び４参
照）。このＦＦＳモードの液晶表示パネルの動作原理を図１２〜図１５を用いて説明する
。
【０００９】
なお、図１２は従来例のＦＦＳモードの液晶表示パネルの１画素分の模式平面図である
。図１３は図１２のXIII−XIII線に沿った断面図である。図１４は図１２のXIV−XIV線に
沿った断面図である。図１５は画素電極のスリットを傾けた構造としたＦＦＳモードの液
晶表示パネルの１画素分の模式平面図である。
【００１０】
このＦＦＳモードの液晶表示パネル７０Ａは、アレイ基板ＡＲとカラーフィルタ基板Ｃ
Ｆとを備えている。アレイ基板ＡＲは、第１の透明基板７１の表面にそれぞれ平行に複数
の走査線７２及びコモン配線７３が設けられ、これら走査線７２及びコモン配線７３に交
差する方向に複数の信号線７４が設けられている。そして、走査線７２及び信号線７４で
区画された領域のそれぞれを覆うようにコモン配線７３に接続されたＩＴＯ（Indium Tin
Oxide）やＩＺＯ（indium Zinc Oxide）等からなる透明材料で形成された共通電極（「
対向電極」ともいわれる）７５が設けられている。この共通電極７５の表面に絶縁膜７６
を介してストライプ状に複数のスリット７７Ａが形成されたＩＴＯ等の透明材料からなる
画素電極７８Ａが設けられている。そして、この画素電極７８Ａ及び複数のスリット７７
Ａ部の表面は配向膜８０により被覆されている。
【００１１】
そして、走査線７２と信号線７４との交差位置の近傍にはスイッチング素子としてのＴ
ＦＴが形成されている。このＴＦＴは、走査線７２の表面に半導体層７９が配置され、半
導体層７９の表面の一部を覆うように信号線７４の一部が延在されてソース電極Ｓを構成
し、半導体層７９の下部の走査線部分がゲート電極Ｇを構成し、また、半導体層７９の一
部分と重なる導電性層がドレイン電極Ｄを構成しており、このドレイン電極Ｄは画素電極
７８Ａに接続されている。
【００１２】
また、カラーフィルタ基板ＣＦは、第二の透明基板８２の表面にカラーフィルタ層８３
、オーバーコート層８４及び配向膜８５が設けられた構成を有している。そして、アレイ
基板ＡＲの画素電極７８Ａ及び共通電極７５とカラーフィルタ基板ＣＦのカラーフィルタ
層８３とが互いに対向するようにアレイ基板ＡＲ及びカラーフィルタ基板ＣＦを対向させ
る。次いで、アレイ基板ＡＲとびカラーフィルタ基板の間に液晶ＬＣを封入すると共に、
両基板のそれぞれ外側に偏光板８６及び８７を偏光方向が互いに直交する方向となるよう
に配置することにより、ＦＦＳモードの液晶表示パネル７０Ａが形成される。
【００１３】
このＦＦＳモードの液晶表示パネル７０Ａは、画素電極７８Ａと共通電極７５の間に電
界を形成すると、図１３及び図１４に示したように、この電界は画素電極７８Ａの両側で
共通電極７５に向かう。そのため、スリット７７Ａに存在する液晶だけでなく画素電極７
８Ａ上に存在する液晶も動くことができる。従って、ＦＦＳモードの液晶表示パネル７０
Ａは、ＩＰＳモードの液晶表示パネル５０よりも広視野角かつ高コントラストであり、更
に高透過率であるため明るい表示が可能となるという特徴を備えている。加えて、ＦＦＳ
モードの液晶表示パネル７０Ａは、ＩＰＳモードの液晶表示パネル５０よりも平面視で画
素電極７８Ａと共通電極７５との重複面積が大きいためにより大きな保持容量が副次的に
生じ、別途補助容量線を設ける必要がなくなるという長所も存在する。
【００１４】
なお、ＦＦＳモードの液晶表示パネルにおいては、表示特性上、ラビング方向は信号線
と直交するのがよく、また画素電極とラビング方向とは微小角度の傾きを設けた方がよい
ことから、図１５に示したＦＦＳモードの液晶表示パネル７０Ｂのように画素電極７８Ｂ
に設けるストライプ状のスリット７７Ｂを走査線７２ないしコモン配線７３に対して傾い
た構造とすることが行われている。なお、図１５に示したＦＦＳモードの液晶表示パネル
７０Ｂは図１２に示したＦＦＳモードの液晶表示パネル７０Ａとは画素電極７８Ｂに設け
るスリット７７Ｂの傾きが相違するのみであるので、図１２に示したＦＦＳモードの液晶
表示パネル７０Ａと同一の構成部分については同一の参照符号を付与してその詳細な説明
は省略する。
【特許文献１】特開平１０−３１９３７１号公報（段落［０００５］、［００５３］、［００６５］〜［００７７］、図２、図５、図６）
【特許文献２】特開２００２−１３１７６７号公報（特許請求の範囲、段落［０００６］〜［０００９］、［００１８］〜［００７７］、図１、図３）
【特許文献３】特開２００２−  １４３６３号公報（特許請求の範囲、段落［０００２］〜［００１０］、［００１９］〜［００２６］、図１、図２）
【特許文献４】特開２００２−２４４１５８号公報（特許請求の範囲、段落［０００２］〜［００１３］、［００２３］〜［００３２］、図１〜図４）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述のように、ＦＦＳモードの液晶表示パネルは、ＩＰＳモードの液晶表示パネルより
も広視野角かつ高コントラストであると共に、高透過率であるであるため明るい表示が可
能となる。更に、ＦＦＳモードの液晶表示パネルは、低電圧駆動ができると共により大き
な保持容量が副次的に生じるため、別途補助容量線を設けなくても表示画質が良好となる
という特徴を備えている。
【００１６】
ところで、液晶表示パネルは長時間使用すると焼き付き現象が生じることが知られてお
り、係る点はＩＰＳモードの液晶表示パネルの場合においてもＦＦＳモードの液晶表示パ
ネルの場合においても同様である。しかしながら、上述のような従来のＦＦＳモードの液
晶表示パネルにおいては、焼き付き現象が従来のＩＰＳモードの液晶表示パネルに比する
と大きく表れることが見出された。発明者等による各種実験によると、ＦＦＳモードとＩ
ＰＳモードとの間の焼き付き現象の差異は、画素電極から液晶へ向かう電気力線の経路と
液晶から走査線へ向かう電気力線の経路が、ＩＰＳモードの液晶表示パネルの場合は対称
であるのに対し、ＦＦＳモードの液晶表示パネルの場合は非対称であることから生じるも
のであると推定された。
【００１７】
すなわち、ＩＰＳモード及びＦＦＳモードの液晶表示パネルにおいては、走査線に印加
される電圧は、所定の画素の非選択状態においては例えば約−１０Ｖであり、選択状態に
おいては約＋１５Ｖである。しかしながら、所定の画素が選択される時間は非常に短いた
めに、走査線には約−１０Ｖの直流電圧が長時間に亘って印加される。しかも、ＩＰＳモ
ードの液晶表示パネルの場合、図１１の記載から明らかなように、画素電極５６から走査
線５２に向かう電気力線Ｅ１は、画素電極５６、保護絶縁膜５７及び配向膜５８を経て液
晶層ＬＣに入り、液晶層ＬＣから配向膜５８、保護絶縁膜５７を経て走査線５２に至る。
すなわち、ＩＰＳモードの液晶表示パネルでは、画素電極５６から液晶層ＬＣへ至るまで
の電気力線の経路と液晶層ＬＣから走査線５２へ至るまでの電気力線の経路とは対称とな
っている。
【００１８】
これに対し、ＦＦＳモードの液晶表示パネルの場合、図１４の記載から明らかなように
、画素電極７８Ａから走査線７２に向かう電気力線Ｅ２は、画素電極７８Ａから配向膜８
０を経て液晶層ＬＣに入り、液晶層ＬＣから配向膜８０及び絶縁膜７６を経て走査線７２
に至る。すなわち、ＦＦＳモードの液晶表示パネルでは、画素電極７８Ａから液晶層ＬＣ
へ至るまでの電気力線の経路と液晶層ＬＣから走査線７２へ至るまでの電気力線の経路と
は非対称となっている。それ故、ＦＦＳモードの液晶表示パネルは、ＩＰＳモードの液晶
表示パネルの場合よりも、画素電極７８Ａないしその表面の配向膜８０は走査線７２に印
加される信号に起因する直流電界によって不可逆的影響を受け易くなって、焼き付き現象
が大きく表れる原因となっているものと推定される。
【００１９】
このようなＦＦＳモードの液晶表示パネルの焼き付きの問題点を低減するために、画素
電極から液晶層へ至るまでの電気力線の経路と液晶層から走査線へ至るまでの電気力線の
経路を対称とすることは、ＦＦＳモードの液晶表示パネルの動作原理からして困難である
。しかしながら、発明者等は、走査線に印加される高電圧の信号に基づく直流電界がその
近傍の液晶に印加されないようにすることによりＦＦＳモードの液晶表示パネルの焼き付
き現象を低減させることができることを見出し、本発明を完成するに至ったのである。
【００２０】
なお、上記特許文献２には、ＩＰＳモードの液晶表示パネルにおいて、信号線（ドレイ
ン信号線）あるいは走査線（ゲート信号線）とそれに隣接して配置される電極との間に生
じてしまう電界によって液晶が駆動されることによる光漏れを防止する目的で、信号線あ
るいは走査線のうちの少なくとも一方の上に部分的に重畳された導電層を設けた例が開示
されており、しかも、ＦＦＳモードの液晶表示パネルについて部分的に示唆する記載もあ
る（段落［０００３］〜［０００４］参照）。しかしながら、上記特許文献２には、ＦＦ
Ｓモードの液晶表示パネルの具体例は何も示されていないばかりか、ＩＰＳモードの液晶
表示パネル及びＦＦＳモードの液晶表示パネルにおける焼き付きの問題点を示唆する記載
はない。
【００２１】
すなわち、本発明は、走査線に印加される電圧に起因する焼き付き防止手段を備えたＦ
ＦＳモードの液晶表示パネル等の横電界方式の液晶表示パネルを提供することを目的とす
る。
【課題を解決するための手段】
【００２２】
上記目的を達成するため、本発明のＦＦＳ方式の液晶表示パネルは、平行に設けられた複数の走査線及びコモン配線と、前記走査線と交差する方向に設けられた複数の信号線と、前記走査線及び信号線の交差部近傍に設けられたスイッチング素子と、前記走査線及び信号線で区画された領域に形成された第１電極と、前記第１電極上に絶縁膜を介して前記第１電極と重複するように形成され、複数のストライプ状のスリットが形成された第２電極と、を有するＦＦＳ方式の液晶表示パネルにおいて、
前記走査線上の絶縁膜の表面には導電性材料からなるシールド電極が形成され、
前記第１電極は前記コモン配線に接続され、
前記第２電極は、前記スイッチング素子の電極上に形成された第１のコンタクトホールを介して前記スイッチング素子に接続され、
前記シールド電極は、コモン配線上に形成された第２のコンタクトホールを介して前記コモン配線と接続されていると共に、隣接する画素の前記第１電極上に形成された第３のコンタクトホールを介して前記隣接する画素の第１電極と接続されていることを特徴とする。
【００２３】
本発明の横電界方式の液晶表示パネルによれば、走査線上の絶縁膜の表面には導電性材
料からなるシールド電極が形成されているため、走査線に印加される高電圧の信号はシー
ルド電極によって遮られる。そのため、本発明の横電界方式の液晶表示パネルは、シール
ド電極の上部に位置する液晶には走査線からの直流成分が印加されなくなるのでコントラ
ストが向上すると共に、第２電極ないしその表面の配向膜は走査線からの直流電界による
不可逆的影響を受けなくなるので焼き付き現象は大幅に低下する。また、このシールド電
極はコモン配線上に形成されたコンタクトホールを介してコモン配線に接続されており、
このコンタクトホールはスイッチング素子と第１電極ないし第２電極との接続のためのコ
ンタクトホール形成時に同時に形成することができるため、特にシールド電極用のコンタ
クトホール形成のための工数が増えることがない。なお、シールド電極と第２電極は同じ
材料で形成しても異なる材料で形成してもよい。
【００２４】
また、本発明は、上記横電界方式の液晶表示パネルにおいて、前記第１電極は前記コモ
ン配線に接続され、前記第２電極は、前記スイッチング素子の電極上に形成された第１の
コンタクトホールを介して前記スイッチング素子に接続され、前記シールド電極は、前記
コモン配線上に形成された第２のコンタクトホールを介して前記コモン配線と接続されて
いることを特徴とする。
【００２５】
係る態様の横電界方式の液晶表示パネルは、前記第１電極が共通電極を構成し、前記第
２電極が画素電極を構成する。係る態様の横電界方式の液晶表示パネルによれば、簡単な
構成でシールド電極と第１電極とを接続することができるようになる。また、コモン配線
に印加される電圧をシールド電極に印加しようとした場合、コモン配線と接続した第１電
極のみの領域を介してシールド電極を接続するよりも、コモン配線上に形成されたコンタ
クトホールを介してシールド電極を接続した方が、一画素内を有効に利用することができ
るので、より表示領域を広く確保することができる。そして、もともと表示に直接関係の
ないコモン配線上にコンタクトホールが形成されるため、コンタクトホール周辺で液晶分
子の配向に乱れが生じていたとしても表示への影響は少ないため、コントラストを向上す
ることができる。加えて、第２電極とシールド電極との間隙部分にも電界が発生して液晶
分子の配向が規制されるので、実質的に横電界方式の液晶表示パネルの開口度が向上した
のと同等となり、明るくコントラストが良好な横電界方式の液晶表示パネルが得られる。
【００２６】
また、本発明は、上記横電界方式の液晶表示パネルにおいて、前記第１電極は前記コモ
ン配線に接続され、前記第２電極は、前記スイッチング素子の電極上に形成された第１の
コンタクトホールを介して前記スイッチング素子に接続され、前記シールド電極は、コモ
ン配線上に形成された第２のコンタクトホールを介して前記コモン配線と接続されている
と共に、隣接する画素の前記第１電極上に形成された第３のコンタクトホールを介して前
記隣接する画素の第１電極と接続されていることを特徴とする。
【００２７】
係る態様の横電界方式の液晶表示パネルは、第１電極が共通電極を構成し、第２電極が
画素電極を構成する。係る態様の横電界方式の液晶表示パネルによれば、簡単な構成でシ
ールド電極と第１電極とを接続することができる。また、上記と同様の効果に加え、更に
、走査線に交差する方向の複数の第１電極を直列接続した状態となるため、実質的にコモ
ン配線の抵抗が低くなるので、いわゆる配線遅延が少なくなって第１電極の電位が安定化
し、クロストークが少なくなる。
【００２８】
また、本発明は、上記横電界方式の液晶表示パネルにおいて、前記シールド電極は前記
第２電極と同一の材料で形成されていることを特徴とする。
【００２９】
係る態様の横電界方式の液晶表示パネルによれば、シールド電極を第２電極と同じ材料
で形成したため、第２電極の形成時に同時にシールド電極を形成することができ、特にシ
ールド電極の形成のために工数を増やす必要がなくなる。
【００３０】
また、本発明は、上記横電界方式の液晶表示パネルにおいて、前記第１電極は前記スイ
ッチング素子の電極上に形成された第１のコンタクトホールを介して前記スイッチング素
子に接続され、前記シールド電極は前記第２電極と同一の材料で前記第２電極と一体に形
成されていることを特徴とする。
【００３１】
係る態様の横電界方式の液晶表示パネルは、前記第１電極が画素電極を構成し、前記第
２電極が共通電極を構成する。係る態様の横電界方式の液晶表示パネルによれば、第２電
極とシールド電極が同一材料で一体に形成されているため、第２電極の形成時に同時にシ
ールド電極部分も形成することができる。そのため、構成が簡単で、容易に製造すること
ができ、しかも、コントラストが良好な横電界方式の液晶表示パネルが得られる。
【００３２】
また、本発明は、上記横電界方式の液晶表示パネルにおいて、前記シールド電極は前記
走査線の半分以上を被覆していることを特徴とする。
【００３３】
係る態様の横電界方式の液晶表示パネルによれば、シールド電極により走査線の半分以
上を被覆するようにしたため、走査線に印加される高電圧の信号に起因する電界が液晶分
子、延いては第２電極に影響を及ぼすことが少なくなるので、焼き付き現象が発生し難く
なる。このシールド電極による走査線の被覆範囲が半分未満であるとその被覆範囲が狭く
なるに従って焼き付き現象が大きくなるので好ましくない。すなわち、シールド電極によ
る走査線の被覆範囲が大きくなるとそれに比例して横電界方式の液晶表示パネルの焼き付
き現象が発生し難くなる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための横電界方式の液晶表示パネルとしてＦＦＳモー
ドの液晶表示パネルを例示するものであって、本発明をこのＦＦＳモードの液晶表示パネ
ルに特定することを意図するものではなく特許請求の範囲に含まれるその他の実施形態の
ものにも等しく適応し得るものである。
【００３５】
なお、図１は実施例１のＦＦＳモードの液晶表示パネルのカラーフィルタ基板を透視し
て表した２画素分の概略平面図である。図２は図１のII−II線に沿った断面図である。図
３は図１のIII−III線に沿った断面図である。図４は実施例２のＦＦＳモードの液晶表示
パネルのカラーフィルタ基板を透視して表した２画素分の概略平面図である。図５は図４
のＶ−Ｖ線に沿った断面図である。図６は実施例３のＦＦＳモードの液晶表示パネルのカ
ラーフィルタ基板を透視して表した２画素分の概略平面図である。図７は図５のVII−VII
線に沿った断面図である。図８は図５のVIII−VIII線に沿った断面図である。
【実施例１】
【００３６】
実施例１のＦＦＳモードの液晶表示パネル１０Ａのアレイ基板ＡＲを製造工程順に図１
〜図３を用いて説明する。この実施例１のＦＦＳモードの液晶表示パネル１０Ａのアレイ
基板ＡＲは、ガラス基板等の透明基板１１の表面全体に亘って例えば下部がＡｌ金属から
なり表面がＭｏ金属からなる２層膜を形成した後、フォトリソグラフィー法及びエッチン
グ法によってＭｏ／Ａｌの２層配線からなる複数の走査線１２及び複数のコモン配線１３
を互いに平行になるように形成する。なお、アルミニウムは抵抗値が小さいという長所を
持っているが、その反面、腐食しやすい、ＩＴＯやＩＴＯ等との接触抵抗が高いなどの欠
点があるため、アルミニウムをモリブデンで覆った多層構造にすることでそうした欠点を
改善できる。そして、コモン配線１３は、走査線１２に沿って設けられており、それぞれ
の画素毎に後述するコンタクトホール形成部分に部分的に幅が広くなった部分１３１が形
成されている。
【００３７】
また、実施例１においては、隣接する前段の画素の走査線１２の側に沿って形成してい
る。そして、コンタクトホールが形成される部分１３１は、自画素側において幅が広くな
っており、また後述するＴＦＴが形成される位置（ゲート電極Ｇ）とはちょうど対称とな
る位置に設けられている。なお、コモン配線１３は自画素の走査線１２の側に設けてもよ
いし、前段の画素の走査線１２と自画素の走査線１２との中間位置に設けてもよい。
【００３８】
次いで、走査線１２及びコモン配線１３を形成した透明基板１１の表面全体に亘って例
えばＩＴＯやＩＺＯ等からなる透明導電性層を被覆し、同じくフォトリソグラフィー法及
びエッチング法によって第１電極１４を形成する。この第１電極１４は、コモン配線１３
とは接続されているが、走査線１２ないしゲート電極Ｇとは接続されていない。従って、
実施例１のＦＦＳモードの液晶表示パネル１０Ａにおいては第１電極１４が共通電極とな
る。なお、図３には走査線１２の一方の側の第１電極１４がコモン配線１３上に形成され
ている例が示されているが、第１電極１４とコモン配線１４とが電気的に接続されていれ
ば良く、このような構成とすることは必ずしも必要ではない。
【００３９】
更に、この表面全体に窒化硅素層ないしは酸化硅素層からなるゲート絶縁膜１５を被覆
し、次いで、ＣＶＤ法によりたとえばアモルファス・シリコン（以下「ａ−Ｓｉ」という
。）層をゲート絶縁膜１５の表面全体に亘って被覆した後に、同じくフォトリソグラフィ
ー法及びエッチング法によって、ＴＦＴ形成領域に例えばａ−Ｓｉ層からなる半導体層１
６を形成する。この半導体層１６が形成されている位置の走査線１２の領域がＴＦＴのゲ
ート電極Ｇを形成する。
【００４０】
次いで、例えば、Ｍｏ／Ａｌ／Ｍｏの３層構造の導電性層を半導体層１６を形成した透
明基板１１の表面全体に亘って被覆し、同じくフォトリソグラフィー法及びエッチング法
によって、信号線１７及びドレイン電極Ｄを形成する。なお、信号線１７及びドレイン電
極Ｄの形成材料としては、Ｔｉ合金やＣｒ等も使用できる。この信号線１７のソース電極
Ｓ部分及びドレイン電極Ｄ部分は、いずれも半導体層１６の表面に部分的に重なっている
。更に、この基板の表面全体に窒化硅素層からなるパッシベーション膜１８を被覆する。
【００４１】
次いで、ドレイン電極Ｄに対応する位置のパッシベーション膜１８にコンタクトホール
１９１を形成してドレイン電極Ｄの一部を露出させると共に、コモン配線１３の部分的に
幅が広くなった部分１３１上のパッシベーション膜１８及びゲート絶縁膜１５にもコンタ
クトホール１９２を形成して第１電極１４ないしコモン配線１３の一部を露出させる。更
に、この表面全体に亘って例えばＩＴＯやＩＺＯ等からなる透明導電性層を被覆し、同じ
くフォトリソグラフィー法及びエッチング法によって、図１に示したパターンとなるよう
に第２電極２１及びシールド電極２２を形成する。この第２電極２１は、走査線１２及び
信号線１７で囲まれた領域のパッシベーション膜１８上にスリット２０及び切欠部２０１
を有するように形成される。また、シールド電極２２は、走査線１２上のパッシベーショ
ン膜１８の表面に、第２電極２１との間にそれぞれ隙間２３１が生じるように形成される
。
【００４２】
なお、第２電極２１に形成されるスリット２０は、実施例では両端が塞がった形状のス
リットとなっているが、これに限定されるものではない。例えば、スリットの片側が開放
されている形状でもよい。また実施例１ではスリット２９は、どれも同じ方向（右上に向
う方向）に傾斜しているが、これに限定されるものではない。例えば第２電極２１を二つ
の領域に分けるようして、一方の領域は右上に向う方向のスリット、他方の領域は左上に
向う方向のスリットとしてもよい。
【００４３】
また、第２電極２１に形成される切欠部２０１は、コモン配線１３の部分的に幅が広く
なった部分１３１と平面視の際に重ならないように、幅広の部分１３１を回避するように
形成されている。なお画素において、幅広の部分１３１をその画素のＴＦＴが形成される
位置（ゲート電極Ｇ）と対向する位置に設けておくことで、第２電極２１に形成されるス
リット２０をその画素において効率よく形成することができる。
【００４４】
この第２電極２１はコンタクトホール１９１を介してドレイン電極Ｄと接続されており
、シールド電極２２はコンタクトホール１９２を介して第１電極１４及びコモン配線１３
と接続されている。従って、実施例１のＦＦＳモードの液晶表示パネル１０Ａにおいては
第２電極２１が画素電極となる。なお、ＴＦＴの動作特性に影響を与えないようにするた
め、シールド電極２２は半導体層１６の表面を覆わないようにした方がよい。また、シー
ルド電極２２は第２電極２１の形成材料とは異なる材料、例えばアルミニウム等の導電性
金属で形成してもよい。
【００４５】
さらに、この表面全体に亘り所定の配向膜（図示せず）を形成することによりアレイ基
板ＡＲが完成される。そして、このようにして製造されたアレイ基板ＡＲと別途製造され
たカラーフィルタ基板とを対向させ、周囲をシール材でシールして両基板間に液晶を注入
することにより実施例１に係るＦＦＳモードの液晶表示パネル１０Ａが得られる。なお、
カラーフィルタ基板の構成は上述した従来例のものと実質的に差異はないので、その詳細
な説明は省略する。
【００４６】
このようにして得られた実施例１のＦＦＳモードの液晶表示パネル１０Ａは、走査線１
２の表面の少なくとも一部が導電性のシールド電極２２で被覆されているため、走査線１
２に印加される高電圧の信号によって生じる直流電界によって液晶が駆動されることがな
くなるのでコントラストが向上する。更に、第２電極２１ないしその表面の配向膜は、走
査線１２からの直流電界による不可逆的影響を受けなくなるので、ＦＦＳモードの液晶表
示パネル１０Ａの焼き付き現象は大幅に減少する。また、このシールド電極２２と第１電
極１４ないしコモン配線１３との接続のためのコンタクトホール１９２はＴＦＴのドレイ
ン電極Ｄと第１電極１８との接続のためのコンタクトホール１９１の形成時に同時に形成
することができる。そのため、特にシールド電極２２用のコンタクトホール１９２の形成
のための工数が増えることがない。
【００４７】
また、コモン配線１３に印加される電圧をシールド電極２２に印加しようとした場合、
第１電極１８が形成されている領域を介してシールド電極２２を接続すると、第１電極を
表示として有効に使えない領域が増えてしまうが、コモン配線１３上に形成されたコンタ
クトホール１９２を介してシールド電極を接続すれば、もともと表示として寄与しない領
域を利用することができるので、表示領域を広く確保することができる。またコンタクト
ホール１９２周辺で液晶分子の配向に乱れが生じていたとしてもコモン配線１３によって
遮光されている状態となるため、コントラストを向上することができる。
【００４８】
加えて、シールド電極２２と第２電極２１との間に隙間２３１が生じるが、このシール
ド電極２２はコモン配線１３に接続されているから、この隙間２３１にも電界が発生して
液晶分子の配向が規制される。そのため、実施例１のＦＦＳモードの液晶表示パネル１０
Ａは、実質的に横電界方式の液晶表示パネルの開口度が向上したのと同等となり、明るい
表示画像が得られる。なお、隙間２３１での液晶分子の配向について、表示に寄与しなく
てもよいということであれば、コモン配線１３の幅広の部分１３１を大きく形成して、遮
光させるようにしてもよい。
【実施例２】
【００４９】
実施例２のＦＦＳモードの液晶表示パネル１０Ｂを製造工程順に図４及び図５を用いて
説明する。なお、図４及び図５においては図１〜図３に示した実施例１のＦＦＳモードの
液晶表示パネル１０Ａと同一の構成部分については同一の参照符号を付与して説明するこ
ととする。また、実施例２の液晶表示パネル１０Ｂにおいては、図１のII−II線に対応す
る部分の断面図は、図２と実質的に同一であるので、必要に応じて図２を援用して説明す
ることとする。
【００５０】
この実施例２のＦＦＳモードの液晶表示パネル１０Ｂのアレイ基板ＡＲは、ガラス基板
等の透明基板１１の表面全体に亘って例えば下部がアルミニウム金属Ａｌからなり表面が
モリブデンＭｏ金属からなる２層膜を形成した後、フォトリソグラフィー法及びエッチン
グ法によってＭｏ／Ａｌの２層配線からなる複数の走査線１２及び複数のコモン配線を互
いに平行になるように形成する。このコモン配線１３は、走査線１２に沿って設けられて
おり、それぞれの画素毎に後述するコンタクトホール形成部分に部分的に幅が広くなった
部分１３１が形成されている。
【００５１】
次いで、走査線１２及びコモン配線を形成した透明基板１１の表面全体に亘って例えば
ＩＴＯやＩＺＯ等からなる透明導電性層を被覆し、同じくフォトリソグラフィー法及びエ
ッチング法によって第１電極１４を形成する。この第１電極１４はコモン配線１３とは接
続されているが、走査線１２ないしゲート電極Ｇとは接続されていない。なお、図５には
走査線１２の一方の側の第１電極１４がコモン配線１３上に形成されている例が示されて
いるが、このような構成とすることは必ずしも必要ではない。従って、実施例２のＦＦＳ
モードの液晶表示パネル１０Ｂにおいては第１電極１４が共通電極となる。
【００５２】
更に、この表面全体に窒化硅素層ないしは酸化硅素層からなるゲート絶縁膜１５を被覆
し、次いで、ＣＶＤ法によりたとえばａ−Ｓｉ層をゲート絶縁膜１５の表面全体に亘って
被覆した後に、同じくフォトリソグラフィー法及びエッチング法によって、ＴＦＴ形成領
域にａ−Ｓｉ層からなる半導体層１６を形成する。この半導体層１６が形成されている位
置の走査線１２の領域がＴＦＴのゲート電極Ｇを形成する。
【００５３】
次いで、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層を半導体層１６を形成した透明
基板１１の表面全体に亘って被覆し、同じくフォトリソグラフィー法及びエッチング法に
よって、ソース電極Ｓ部分を有する信号線１７及びドレイン電極Ｄを形成する。この信号
線１７のソース電極Ｓ部分及びドレイン電極Ｄ部分は、いずれも半導体層１６の表面に部
分的に重なっている。更に、この基板の表面全体に窒化硅素層からなるパッシベーション
膜１８を被覆する。
【００５４】
次いで、ドレイン電極Ｄに対応する位置のパッシベーション膜１８にコンタクトホール
１９１を形成してドレイン電極Ｄの一部を露出させると共に、後述する第２電極の切り欠
き部２０１及び２０２に対応する位置のパッシベーション膜１８ないしゲート絶縁膜１５
にコンタクトホール１９２及び１９３を形成して走査線１２を挟んだ両側の第１電極１４
の一部を露出させる。更に、この表面全体に亘って例えばＩＴＯやＩＺＯ等からなる透明
導電性層を被覆し、フォトリソグラフィー法及びエッチング法によって、図４に示したパ
ターンとなるように第２電極２１及びシールド電極２２を形成する。この第２電極２１は
、走査線１２及び信号線１７で囲まれた領域のパッシベーション膜１８上にスリット２０
を有すると共に走査線１２の両側に隣接する側の角部にそれぞれ切り欠き部２０１及び２
０２を有するように形成される。また、シールド電極２２は、走査線１２の表面から両側
の切り欠き部２０１及び２０２に跨って、第２電極２１との間にそれぞれ隙間２３１及び
２３２が生じるように形成される。
【００５５】
この第２電極２１はコンタクトホール１９１を介してドレイン電極Ｄと接続されており
、シールド電極２２はコンタクトホール１９２及び１９３を介して走査線１２の両側の第
１電極１４と接続されている。従って、実施例２のＦＦＳモードの液晶表示パネル１０Ｂ
においては、第２電極２１が画素電極となり、また、走査線１２の両側の第１電極１４は
走査線１２を跨ってシールド電極２２により互いに接続されている。この場合も、ＴＦＴ
の動作特性に影響を与えないようにするため、シールド電極２２は半導体層１６の表面を
覆わないようにした方がよい。また、シールド電極２２は第２電極２１の形成材料とは異
なる材料、例えばアルミニウム等の導電性金属で形成してもよい。
【００５６】
さらに、この表面全体に亘り所定の配向膜（図示せず）を形成することによりアレイ基
板ＡＲが完成される。そして、このようにして製造されたアレイ基板ＡＲと別途製造され
たカラーフィルタ基板とを対向させ、周囲をシール材でシールして両基板間に液晶を注入
することにより実施例２に係るＦＦＳモードの液晶表示パネル１０Ｂが得られる。なお、
カラーフィルタ基板の構成は上述した従来例のものと実質的に差異はないので、その詳細
な説明は省略する。
【００５７】
このようにして得られた実施例２のＦＦＳモードの液晶表示パネル１０Ｂは、走査線１
２の表面の少なくとも一部が導電性のシールド電極２２で被覆されているため、走査線１
２に印加される高電圧の信号によって生じる直流電界によって液晶が駆動されることがな
くなるのでコントラストが向上する。更に、第２電極ないしその表面の配向膜は、走査線
からの直流電界による不可逆的影響を受けなくなるので、ＦＦＳモードの液晶表示パネル
１０Ｂの焼き付き現象は大幅に減少する。また、このシールド電極２２と第１電極１４な
いしコモン配線１３との接続のためのコンタクトホール１９２、シールド電極２２と走査
線１２を挟んだ反対側の第１電極１４との接続のためのコンタクトホール１９３はＴＦＴ
のドレイン電極Ｄと第１電極１８との接続のためのコンタクトホール１９１の形成時に同
時に形成することができる。そのため、特にシールド電極２２用のコンタクトホール１９
２及び１９３の形成のための工数が増えることがない。
【００５８】
また、シールド電極２２はコンタクトホール１９２及び１９３を介して走査線１２の両
側に位置する第１電極１４と接続されているから、走査線に交差する方向の複数の第１電
極１４は互いに直列接続された状態となる。そのため、実施例２のＦＦＳモードの液晶表
示パネル１０Ｂは、実質的にコモン配線の抵抗が低くなるので、いわゆる配線遅延が少な
くなって第１電極１４の電位が安定化し、クロストークが少なくなると共に、第１電極１
４の電位が安定しているために外部からの電界の影響を受け難くなる。
【００５９】
更に、このＦＦＳモードの液晶表示パネル１０Ｂによれば、切り欠き部２０１及び２０
２における第２電極２１とシールド電極２２との間に隙間２３１及び２３２が生じるが、
このシールド電極２２はコモン配線１３に接続されているから、隙間２３１及び２３２に
も電界が発生して液晶分子の配向が規制される。そのため、これらの隙間２３１及び２３
２は、実質的に第２電極２１に設けられたスリット２０と同等の作用を奏し、この隙間２
３１及び２３２の部分も有効な表示領域となるので、実施例２のＦＦＳモードの液晶表示
パネル１０Ｂは、実質的に横電界方式の液晶表示パネルの開口度が向上したのと同等とな
り、明るい表示画像が得られる。
【実施例３】
【００６０】
実施例３のＦＦＳモードの液晶表示パネル１０Ｃを製造工程順に図６〜図８を用いて説
明する。なお、図６〜図８においては図１〜図３に示した実施例１のＦＦＳモードの液晶
表示パネル１０Ａと同一の構成部分については同一の参照符号を付与して説明することと
する。
【００６１】
この実施例３のＦＦＳモードの液晶表示パネル１０Ｃのアレイ基板ＡＲは、ガラス基板
等の透明基板１１の表面全体に亘って例えば下部がアルミニウム金属Ａｌからなり表面が
モリブデンＭｏ金属からなる２層膜を形成した後、フォトリソグラフィー法及びエッチン
グ法によって例えばＭｏ／Ａｌの２層配線からなる複数の走査線１２及び複数のコモン配
線を互いに平行になるように形成する。このコモン配線１３は、走査線１２に沿って設け
られており、それぞれの画素毎に後述するコンタクトホール形成部分に部分的に幅が広く
なった部分１３１が形成されている。
【００６２】
次いで、走査線１２及びコモン配線１３を形成した透明基板１１の表面全体に亘って例
えばＩＴＯやＩＺＯ等からなる透明導電性層を被覆し、同じくフォトリソグラフィー法及
びエッチング法によって第１電極１４を形成する。この第１電極１４は、実施例１及び２
のＦＦＳモードの液晶表示パネル１０Ａ及び１０Ｂとは異なり、コモン配線１３とは接続
されておらず、また、走査線１２ないしゲート電極Ｇとも接続されていない。
【００６３】
更に、この表面全体に窒化硅素層ないしは酸化硅素層からなるゲート絶縁膜１５を被覆
し、次いで、ＣＶＤ法によりたとえばａ−Ｓｉ層をゲート絶縁膜１５の表面全体に亘って
被覆した後に、同じくフォトリソグラフィー法及びエッチング法によって、ＴＦＴ形成領
域にａ−Ｓｉ層からなる半導体層１６を形成する。この半導体層１６が形成されている位
置の走査線１２の領域がＴＦＴのゲート電極Ｇを形成する。次いで、ゲート絶縁膜１５の
後述するＴＦＴのドレイン電極Ｄと第１電極との接続部分に第１のコンタクトホール１９
１を形成する。
【００６４】
次いで、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層をコンタクトホール１９１を形
成した透明基板１１の表面全体に亘って被覆し、同じくフォトリソグラフィー法及びエッ
チング法によって、ソース電極Ｓ部分を有する信号線１７及びドレイン電極Ｄを形成する
。この信号線１７のソース電極Ｓ部分及びドレイン電極Ｄ部分は、いずれも半導体層１６
の表面に部分的に重なっている。また、ドレイン電極Ｄは第１のコンタクトホール１９１
を介して第１電極１４と接続されている。従って、実施例３のＦＦＳモードの液晶表示パ
ネル１０Ｂにおいては第１電極１４が画素電極となる。更に、この基板の表面全体に窒化
硅素層からなるパッシベーション膜１８を被覆する。
【００６５】
次いで、コモン配線１３の部分的に幅が広くなった部分１３１上のパッシベーション膜
１８及びゲート絶縁膜１５にコンタクトホール１９２を形成してコモン配線１３の一部を
露出させる。更に、この表面全体に亘って例えばＩＴＯやＩＺＯ等からなる透明導電性層
を被覆し、フォトリソグラフィー法及びエッチング法によって、図６に示したパターンと
なるように、第２電極２１を形成する。この第２電極２１は、走査線１２及び信号線１７
で囲まれた領域のパッシベーション膜１８上にスリット２０及び切欠部２０１を有するよ
うに形成されると共に、走査線１２上のパッシベーション膜１８の表面の少なくとも一部
を被覆するように延在され、第２のコンタクトホール１９２を介してコモン配線１３の部
分的に幅が広くなった部分１３１に接続されている。従って、実施例３のＦＦＳモードの
液晶表示パネル１０Ｂにおいては第２電極２１が共通電極となり、第２電極２１の走査線
１２上に位置する部分がシールド電極２２を兼ねたものとなっている。
【００６６】
さらに、この表面全体に亘り所定の配向膜２４を形成することにより実施例３のＦＦＳ
モードの液晶表示パネル１０Ｂのアレイ基板ＡＲが完成される。このようにして製造され
たアレイ基板ＡＲと別途製造されたカラーフィルタ基板とを対向させ、周囲をシール材で
シールして両基板間に液晶を注入することにより実施例３に係るＦＦＳモードの液晶表示
パネル１０Ｃが得られる。なお、カラーフィルタ基板の構成は上述した従来例のものと実
質的に差異はないので、その詳細な説明は省略する。
【００６７】
このようにして得られた実施例３のＦＦＳモードの液晶表示パネル１０Ｃは、走査線１
２の表面の少なくとも一部を被覆する第２電極２１がシールド電極２２を兼ねたものとな
っているため、走査線１２に印加される高電圧の信号によって生じる直流電界によって液
晶が駆動されることがなくなるのでコントラストが向上する。更に、第２電極２１ないし
その表面の配向膜は、走査線１２からの直流電界による不可逆的影響を受けなくなるので
、実施例３のＦＦＳモードの液晶表示パネル１０Ｃの焼き付き現象は大幅に減少する。
【図面の簡単な説明】
【００６８】
【図１】実施例１のＦＦＳモードの液晶表示パネルのカラーフィルタ基板を透視して表した２画素分の概略平面図である。
【図２】図１のII−II線に沿った断面図である。
【図３】図１のIII−III線に沿った断面図である。
【図４】実施例２のＦＦＳモードの液晶表示パネルのカラーフィルタ基板を透視して表した２画素分の概略平面図である。
【図５】図４のＶ−Ｖ線に沿った断面図である。
【図６】実施例３のＦＦＳモードの液晶表示パネルのカラーフィルタ基板を透視して表した２画素分の概略平面図である。
【図７】図５のVII−VII線に沿った断面図である。
【図８】図５のVIII−VIII線に沿った断面図である。
【図９】従来例のＩＰＳモードの液晶表示パネルの１画素分の模式平面図である。
【図１０】図９のＸ−Ｘ線に沿った断面図である。
【図１１】図９のXI−XI線に沿った断面図である。
【図１２】従来例のＦＦＳモードの液晶表示パネルの１画素分の模式平面図である。
【図１３】図１２のXIII−XIII線に沿った断面図である。
【図１４】図１２のXIV−XIV線に沿った断面図である。
【図１５】画素電極のスリットを傾けた構造としたＦＦＳモードの液晶表示パネルの１画素分の模式平面図である。
【符号の説明】
【００６９】
１０Ａ〜１０Ｃ：ＦＦＳモードの液晶表示パネル  １１：透明基板  １２：走査線  １３
：コモン配線  １４：第１電極  １５：ゲート絶縁膜  １６：半導体層  １７：信号線  
１８：パッシベーション膜  １９１、１９２、１９３：コンタクトホール  ２０：スリッ
ト  ２０１、２０２：切り欠き部  ２１：第２電極  ２２：シールド電極  ２３１、２３
２：隙間
【図１】
0004386102.tif 000002
【図２】
0004386102.tif 000003
【図３】
0004386102.tif 000004
【図４】
0004386102.tif 000005
【図５】
0004386102.tif 000006
【図６】
0004386102.tif 000007
【図７】
0004386102.tif 000008
【図８】
0004386102.tif 000009
【図９】
0004386102.tif 000010
【図１０】
0004386102.tif 000011
【図１１】
0004386102.tif 000012
【図１２】
0004386102.tif 000013
【図１３】
0004386102.tif 000014
【図１４】
0004386102.tif 000015
【図１５】
0004386102.tif 000016