(57)【特許請求の範囲】
【請求項１】
定電流源として機能する電気回路であって、
バイアス出力端子を有し、該バイアス出力端子における出力であるバイアス信号を生成するバイアス回路と、
バイアス信号を受信するように前記バイアス出力端子に結合されたスイッチ入力端子、スイッチ出力端子およびスイッチ制御端子を有するスイッチ回路であって、前記スイッチ制御端子は入力信号を受信するよう結合され、前記入力信号に応答して、前記バイアス信号が前記スイッチ出力端子にスイッチされ、スイッチされたバイアス信号を形成するスイッチ回路と、
スイッチされたバイアス信号を受信するためにスイッチ出力端子に結合された第１入力端子と、前記入力信号を受信するよう結合された第２入力端子と、出力端子とを有する出力回路であって、前記出力端子において一定の電流を有する出力信号を生成するよう動作する出力回路と、
を有し、前記出力回路が、
電源と、前記入力信号を受信するための前記第２入力端子とに結合された第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタに結合され、前記スイッチされたバイアス信号を受信するための前記第１入力端子に結合された第２ＭＯＳトランジスタと、
前記入力信号を受信するための前記第２入力端子と、接地電位に結合され、前記出力端子における第２ＭＯＳトランジスタに結合された第３ＭＯＳトランジスタと、
を有し、前記スイッチ回路がオフの時に前記第１ＭＯＳトランジスタはオンに及び前記第３ＭＯＳトランジスタはオフになり、前記スイッチ回路がオンの時に前記第１ＭＯＳトランジスタはオフに及び前記第３ＭＯＳトランジスタはオンになるようにした電気回路。
【請求項２】
前記バイアス回路が、
電源に結合された抵抗器と、
前記バイアス出力端子および前記抵抗器に結合された第４ＭＯＳトランジスタと、
前記第４ＭＯＳトランジスタに結合され接地電位に結合される第５ＭＯＳトランジスタとを有するようにした請求項１記載の電気回路。
【請求項３】
前記スイッチ回路が、前記スイッチ入力端子に結合されたドレイン端子と、前記スイッチ出力端子に結合されたソース端子と、前記スイッチ制御端子に結合されたゲート端子とを有する第６ＭＯＳトランジスタを含むようにした請求項１又は２に記載の電気回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流源に関し、特に、ＣＭＯＳ技術を利用する定電流源に関する。
【０００２】
【従来の技術】
一般に、ＮＭＯＳ素子を利用すると、定電流源の実現を比較的容易にする。図１は、一般的な定電流源として構成されたＮＭＯＳトランジスタ１００を示す。ゲート端子１０２がソース端子１０４に結合され、ゲート・ソース電圧（Ｖｇｓ）がゼロに等しくなるようにする。トランジスタ１００は負の電圧閾値を有するので、一定のドレイン電流が利用可能である。この一般的な定電流源は、電源供給（Ｖｃｃ）に依存しないＲＣ時定数を形成するために広く使用されている。
【０００３】
図２は、図１の一般的な定電流源回路を利用するＲＣ回路２００を示す。回路２００は、定電流源を形成するＮＭＯＳトランジスタ２０２と、制御入力２０６を受信するトランジスタ２０４を有する。回路２００は、出力２１０に結合するタイミング・キャパシタ２０８も有する。動作時にあっては、定電流源２０２は、一定の電流を供給し、タイミング・キャパシタ２０８を充電し、これにより良好な(consistent)出力信号を形成する。
【０００４】
図３は、図２のＲＣ回路２００の出力を時間に関してプロットしたグラフ３００を示す。３０２に示されるように、入力信号が高レベル（Ｈ）である場合は、出力信号はゼロに近づく。３０４に示されるように、入力信号が低レベル（Ｌ）である場合は、出力信号は一定の比率で上昇し、一定の電流を供給する定電流源となる。例えば、一定の電流はキャパシタ２０８によって受信されるので、出力におけるｄｖ／ｄｔは一定である。そして、定電流源は、定電流ＲＣ回路のような様々な回路を構成可能にする。
【０００５】
【発明が解決しようとする課題】
しかしながら、技術動向がＣＭＯＳプロセスおよび素子を利用するように移行するにつれて、負の閾値のＮＭＯＳトランジスタは一般に利用されなくなる。したがって、ＣＭＯＳ技術を利用して定電流源を得る手法が望まれる。
【０００６】
【課題を解決するための手段】
本発明は、ＣＭＯＳ技術を利用する定電流源を提供するシステムを含む。このシステムは、一般のＮＭＯＳ回路を置換して、定電流源を生成するＣＭＯＳ回路を有する。
【０００７】
本発明の一形態によれば、定電流源として機能するＣＭＯＳ回路が提供される。本回路は、バイアス出力端子を有するバイアス回路より成る。バイアス回路は、前記バイアス出力端子における出力であるバイアス信号を生成する。本回路は、バイアス信号を受信するように前記バイアス出力端子に結合されるスイッチ入力端子を有するスイッチ回路を含む。また、スイッチ回路は、スイッチ出力端子、および入力端子を受信するよう結合されたスイッチ制御端子を有し、前記入力信号に応答して、前記バイアス信号が前記スイッチ出力端子にスイッチされ、スイッチされたバイアス信号を形成する。また、本回路は、スイッチされたバイアス信号を受信するためにスイッチ出力端子に結合された第１入力端子と、前記入力信号を受信するよう結合された第２入力端子と、出力端子とを有する。出力回路は、前記出力端子において一定の電流を有する出力信号を生成するよう動作する。
【０００８】
本発明の一形態によれば、ＣＭＯＳ回路により一定の電流を生成する方法が提供される。本方法は、バイアス信号を生成するステップと、入力信号に応答して前記バイアス信号を切り替え、スイッチされたバイアス信号を生成するステップと、前記入力信号および前記スイッチされたバイアス信号を受信して、一定の電流を与える出力信号を生成するステップより成る。
【０００９】
【発明の実施の形態】
本発明の更なる形態および付随する効果は、添付の図面に関連した以下の詳細な説明を参照することにより、一層明確になるであろう。
【００１０】
本発明はＣＭＯＳ定電流源回路を有する。本発明に包含される１つ又はそれ以上の実施例が説明されるが、本発明の範囲から逸脱することなしに、説明した実施例を変更および変形することが可能である。
【００１１】
図４は、本発明による定電流源として機能するＣＭＯＳ回路の一実施例４００を示す。回路４００は、バイアス回路４０２、スイッチ回路４０４および出力回路４０６を有する。
【００１２】
バイアス回路４０２は、バイアス出力端子４１６を有する。一実施例にあっては、バイアス回路は、Ｎチャネル・トランジスタ４１０、Ｎチャネル・トランジスタ４１２および抵抗器４１４により形成される。バイアス回路４０２は、バイアス出力端子４１６における出力であるバイアス電圧レベルを設定する。
【００１３】
スイッチ回路４０４は、スイッチ入力端子４１８、スイッチ出力端子４２０およびスイッチ制御端子４２４を有する。一実施例にあっては、スイッチ回路４０４は、Ｎチャネル・トランジスタ４１５により形成され、これは、スイッチ入力端子４１８に結合されるドレイン端子と、スイッチ出力端子４２０に結合されるソース端子と、スイッチ制御端子４２４に結合されるゲート端子とを有する。スイッチ入力端子４１８は、バイアス出力端子４１６に結合される。スイッチ制御端子は入力信号（Ｖｉｎ）に結合され、スイッチ出力端子４２０は出力部４０６の第１入力端子４２２に結合される。
【００１４】
出力回路４０６は、第１入力端子４２２（ノード１とも呼ばれる）、第２入力端子４２６および出力端子４２８を有する。一実施例にあっては、出力回路４０６は、Ｐチャネル・トランジスタ４３０、Ｎチャネル・トランジスタ４３２およびＮチャネル・トランジスタ４３４を有し、これらは互いに結合され、出力端子４２８における一定の電流を提供する出力信号（ｏｕｔ）を生成する。第１入力端子４２２（Ｎ１）は、スイッチ出力端子４２０に結合される。第２入力端子４２６は入力信号Ｖｉｎに結合される。
【００１５】
回路４００の動作時にあっては、入力信号Ｖｉｎがハイ・レベルである場合に、出力端子４２８における出力信号（ｏｕｔ）はローであり、ノードＮ１は２＊Ｖｔｈに設定される電圧レベルを有し、ここでＶｔｈはＮチャネル・トランジスタの閾電圧（Ｖｔ）に等しい。Ｖｉｎ信号がロー・レベルに向かうと、端子４２８の出力信号はハイに向かい始める一方、ノードＮ１は絶縁される。出力電圧がハイに向かうにつれて、ノードＮ１のレベルは、トランジスタ４３２のチャネル・キャパシタンスに起因して高く結合される。その結果、ノードＮ１における電圧Ｖｎ１は、次式で表わされる；
Ｖｎ１＝２＊Ｖｔｈ＋Ｖｏｕｔ
こうして、トランジスタ４３２のゲート・ソース電圧は２×Ｖｔｈに維持される。トランジスタ４３２は飽和モードで動作することを想定すると、出力端子４２８において一定の電流が利用可能である。
【００１６】
図５は、本発明により構成されたＣＭＯＳ定電流源の一実施例を示すＲＣ回路５００を示す。回路２００は、出力５０４に結合するタイミング・キャパシタ５０２も有する。動作時にあっては、定電流源は、一定の電流を供給し、タイミング・キャパシタを充電し、キャパシタ５０２に関して一定のｄｖ／ｄｔを形成する。
【００１７】
本発明はＣＭＯＳ技術を利用する定電流源を含む。上述した実施例は本発明の例示であり、本発明の範囲が説明した特定の実施例に限定されることを意図しない。したがって、本発明の１つ又はそれ以上の実施例が図示され説明されるが、本発明の精神または本質から逸脱することなしに、様々な変更がなされ得る。したがって、ここに開示したものおよび記述は例示的であることを意図するが、特許請求の範囲に記載される本発明の範囲を制限するものではない。
【００１８】
【図面の簡単な説明】
【図１】図１は、典型的な定電流源として構成されたＮＭＯＳトランジスタを示す。
【図２】図２は、図１の典型的な定電流源回路を利用するＲＣ回路を示す。
【図３】図３は、図２のＲＣ回路の出力を時間に対してプロットしたグラフを示す。
【図４】図４は、本発明により定電流源として機能するＣＭＯＳ回路の一実施例を示す。
【図５】図５は、本発明により構成されたＣＭＯＳ定電流源の一実施例を利用するＲＣ回路を示す。
【符号の説明】
１００  ＮＭＯＳトランジスタ
１０２  ゲート端子
１０４  ソース端子
２００  ＲＣ回路
２０２  ＮＭＯＳトランジスタ
２０４  トランジスタ
２０６  制御入力
２０８  タイミング・キャパシタ
２１０  出力
４００  ＣＭＯＳ回路
４０２  バイアス回路
４０４  スイッチ回路
４０６  出力回路
４１０，４１２，４１５  Ｎチャネル・トランジスタ
４１４  抵抗器
４１６  バイアス出力端子
４１８  スイッチ入力端子
４２０  スイッチ出力端子
４２２  第１入力端子
４２４  スイッチ制御端子
４２６  第２入力端子
４２８  出力端子
４３０  Ｐチャネル・トランジスタ
４３２，４３４  Ｎチャネル・トランジスタ
５００  ＲＣ回路
５０２  タイミング・キャパシタ
５０４  出力
【図１】
0004252774.tif 000002
【図２】
0004252774.tif 000003
【図３】
0004252774.tif 000004
【図４】
0004252774.tif 000005
【図５】
0004252774.tif 000006