(57)【特許請求の範囲】
【請求項１】
モータにブレーキ電流を流すための、交流電源に接続された半導体素子から電源同期信号を検出し、該電源同期信号が、ブレーキ指令信号を基にしたブレーキ継続時間内にあるとき、ゲートトリガ回路を介してゲートトリガ信号を発生させて、該ゲートトリガ信号により前記半導体素子を動作させ、前記モータに電流を流してブレーキをかける電子制御装置において、前記ゲートトリガ回路のなかに、ゲートトリガ保持用タイマが設けられ、前記ブレーキ指令信号がＨレベルになった後に、前記電源同期信号が最初にＨレベルになった時を起点として前記ゲートトリガ保持用タイマが起動され、前記ゲートトリガ信号が一定時間保持されることを特徴とするモータの電子制御装置。
【請求項２】
モータにブレーキ電流を流すための、交流電源に接続された半導体素子と、該半導体素子から電源同期信号を検出する電源同期信号検出部と、該検出された電源同期信号が入力される電源同期信号入力部と、制御指令位置信号が入力され、ブレーキ指令信号が出力される制御ロジック部と、該制御ロジック部から出力されるブレーキ指令信号を基に、ブレーキ継続時間が設定、出力されるブレーキ継続時間タイマ部と、電源同期信号入力部から出力される電源同期信号が、前記タイマ部からのブレーキ継続時間内にあるとき、出力信号を送出するＡＮＤ回路と、該ＡＮＤ回路からの出力信号により、前記半導体素子を動作させるゲートトリガ信号を出力するゲートトリガ回路とからなり、前記モータの位置を制御する電子制御装置において、前記ゲートトリガ回路のなかに、ゲートトリガ保持用タイマが設けられ、前記ブレーキ指令信号がＨレベルになった後に、前記電源同期信号が最初にＨレベルになった時を起点として前記ゲートトリガ保持用タイマが起動され、前記ゲートトリガ信号が一定時間保持されることを特徴とするモータの電子制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータの電子制御装置に関し、特に、単純なタイマ回路を付加することにより、制御を可能にする小型モータのブレーキ制御装置および速度制御装置に関する。
【０００２】
【従来の技術】
従来、この種のモータの電子制御装置のうちブレーキ制御装置としては、例えば、図７の構成ブロック図に示すものがある。この制御装置は、電子ブレーキ用トライアックに並列に接続された電源同期信号検出部により、検出された電源同期信号を利用して、電子ブレーキを制御、動作させる装置である。
【０００３】
図７において、モータのブレーキ制御装置Ａは、交流電源１に接続された小型単相インダクションモータ２のブレーキを制御するもので、ブレーキ動作のＯＮ，ＯＦＦを行うトライアック３ａを内部に有するブレーキ動作部３と、該トライアック３ａに並列に接続された電源同期信号検出部４と、電源同期信号入力部５と、制御ロジック部６と、ブレーキ時間を決定するブレーキ継続時間タイマ回路７と、電源同期信号とブレーキ継続時間タイマ出力信号とのＡＮＤ回路８と、ブレーキ用前記トライアック３ａを動作させるゲートトリガ回路９とからなる。
なお、３１，３２は、前記モータ２の運転用のトライアック（３１はＣＷ方向、３２はＣＣＷ方向）で、図示しない制御回路からの信号により、動作する。
【０００４】
前記制御装置Ａは、ブレーキ動作部３内のトライアック３ａの両端に並列に接続された電源同期信号検出部４により、検出された電源同期信号を電源同期信号入力部５に入力する。制御指令ＣＷまたはＣＣＷ信号により、制御ロジック部６から出力される信号に基づいて、ブレーキ継続時間タイマ回路７からの一定時間内に、電源同期信号入力部５からの電源同期信号がＡＮＤ回路８に入力されると、該ＡＮＤ回路８により、前記ブレーキ動作部３の前記トライアック３ａ用のゲートトリガ回路９へ該電源同期信号が入力される。そして、該ゲートトリガ回路９から出力されるゲートトリガ信号によって、前記トライアック３ａはＯＮして、前記モータ１にブレーキ動作が行われる。
【０００５】
さらに、前記制御装置Ａの動作を、図８および図９により説明すると、前記制御ロジック部６からブレーキ継続時間タイマ回路７に指令信号が入力されると、該タイマ回路７からの出力信号により、例えば３００ｍｓ（３００ｍｓｅｃ）間、ブレーキ動作可能な状態になる。前記電源同期信号入力部５は、ブレーキ動作をさせるための交流電源１の極性を監視し、該入力部５からの出力電源同期信号がＨレベルになると、ＡＮＤ回路８にて前記タイマ回路７からのブレーキ継続時間とのＡＮＤ（論理積）をとり、ブレーキ継続時間内であれば、前記ゲートトリガ回路９からゲートトリガ信号を出力させる（図９のａ部）。このゲートトリガ信号が出力されると前記ブレーキ動作部３内のトライアック３ａがＯＮとなる（図９のｂ部）。
【０００６】
該トライアック３ａがＯＮすると、電源同期信号検出部４の検出端が零となるため、前記電源同期信号入力部５からの電源同期信号は減少し始める（図９のｃ部）。そして、該電源同期信号が零になるため、前記ＡＮＤ回路８の出力信号は零となり、前記ゲートトリガ回路９からゲートトリガ信号も零になり始める（図９のｄ部）。
このゲートトリガ信号がＯＮになっている時間は、約１０μｓで、この間に、トライアック３ａの保持電流以上のブレーキ電流が流れれば、該トライアック３ａは、ＯＮし続けることができるが、小型モータの場合、ブレーキ電流が小さいため、約１０μｓの間には、該トライアック３ａの保持電流以上になることができず、該トライアック３ａはＯＦＦしてしまう（図９のｅ部）。
【０００７】
前記トライアック３ａがＯＦＦすると、前記電源同期信号検出部４の検出端に再び電圧が発生して、前記電源同期信号入力部５からの電源同期信号はＨレベルになり始める（図９のｆ部）。小型モータの場合、この繰り返しが行われ、ブレーキ動作が断続的となってしまう。
【０００８】
【発明が解決しようとする課題】
このように、前記従来のモータのブレーキ制御装置Ａにあっては、前記モータ２流れる電流は少なく、ブレーキ動作開始時のブレーキ電流は、前記トライアック３ａの保持電流以下になっていたため、該トライアック３ａのＯＮ状態を保持できず、ＯＮ，ＯＦＦを繰り返し、ブレーキ動作が断続的になって、ブレーキ特性が悪くなるという問題点があった。
【０００９】
すなわち、これらの繰り返し動作は、最終的には、該モータ２のブレーキ電流がトライアック３ａの保持電流以上になったところで、該トライアック３ａはＯＮし続けるが、それまでの間は、ブレーキ動作は断続的になるという問題点があった。
なお、従来のモータ、特に小型モータの速度制御装置についても、同様な問題点があった。
【００１０】
本発明はかかる点に鑑みなされたもので、その目的は前記問題点を解消し、モータとの組み合わせが、小型モータであっても、始めからブレーキまたは速度制御用半導体素子（例えば、トライアック）に、その保持電流以上のブレーキまたは速度制御電流になるまで、ゲートトリガ信号を連続的に出力させ、確実にブレーキまたは速度制御を行うモータの電子制御装置を提供することにある。
【００１１】
本発明の他の目的は、モータとの組み合わせで、単純なタイマ機能を有する回路を付加するだけで、確実なブレーキまたは速度制御を行う、安価な電子制御装置を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するための本発明の装置の構成は、モータにブレーキ電流を流すための、交流電源に接続された半導体素子から電源同期信号を検出し、該電源同期信号が、ブレーキ指令信号を基にしたブレーキ継続時間内にあるとき、ゲートトリガ回路を介してゲートトリガ信号を発生させて、該ゲートトリガ信号により前記半導体素子を動作させ、前記モータに電流を流してブレーキをかける電子制御装置において、前記ゲートトリガ回路のなかに、ゲートトリガ保持用タイマが設けられ、前記ブレーキ指令信号がＨレベルになった後に、前記電源同期信号が最初にＨレベルになった時を起点として前記ゲートトリガ保持用タイマが起動され、前記ゲートトリガ信号が一定時間保持されるゲートトリガ保持用タイマが設けられている装置である。
【００１３】
また、モータにブレーキ電流を流すための、交流電源に接続された半導体素子と、該半導体素子から電源同期信号を検出する電源同期信号検出部と、該検出された電源同期信号が入力される電源同期信号入力部と、制御指令位置信号が入力され、ブレーキ指令信号が出力される制御ロジック部と、該制御ロジック部から出力されるブレーキ指令信号を基に、ブレーキ継続時間が設定、出力されるブレーキ継続時間タイマ部と、電源同期信号入力部から出力される電源同期信号が、前記タイマ部からのブレーキ継続時間内にあるとき、出力信号を送出するＡＮＤ回路と、該ＡＮＤ回路からの出力信号により、前記半導体素子を動作させるゲートトリガ信号を出力するゲートトリガ回路とからなり、前記モータの位置を制御する電子制御装置において、前記ゲートトリガ回路のなかに、ゲートトリガ保持用タイマが設けられ、前記ブレーキ指令信号がＨレベルになった後に、前記電源同期信号が最初にＨレベルになった時を起点として前記ゲートトリガ保持用タイマが起動され、前記ゲートトリガ信号が一定時間保持されるゲートトリガ保持用タイマが設けられている装置である。
【００１５】
本発明は、以上のように構成されているので、前記ゲートトリガ回路のなかに設けられた前記ゲートトリガ保持用タイマにより、前記モータのブレーキまたは速度制御用半導体素子（例えば、トライアックなど）を動作させるための前記ゲートトリガ信号を、設定されたある一定時間保持して、該半導体素子の保持電流が、前記モータのブレーキまたは速度制御電流になるまで、強制的に流すようにしている。
【００１６】
このため、ブレーキまたは制御動作に断続的な現象はなくなり、小型モータとの組み合わせにおいても、問題なくブレーキまたは速度制御動作が可能になる。
【００１７】
【発明の実施の形態】
以下、図面に基づいて本発明の好適な実施の形態を例示的に詳しく説明する。（第１実施例）  図１ないし図３は、本発明のモータの電子ブレーキ制御装置の第１実施例を示し、図１は、該電子ブレーキ制御装置の構成ブロック図、図２は、主要部分の具体的構成図、図３は、各部の動作を示すタイミングチャートである。図７および図８と同一部材には、同一符号を付してその説明を省略する。
【００１８】
図１および図２において、前記ブレーキ制御装置Ａ１の前記ゲートトリガ回路９のなかに、好ましくは、該トリガ回路９の入力端に近い箇所、または前記ＡＮＤ回路８と該ゲートトリガ回路９との間に、前記ゲートトリガ信号がある一定時間保持するための、図示の抵抗器とコンデンサとから構成されるゲートトリガ保持用タイマ回路１０が設けられている。
【００１９】
そこで、前記制御装置Ａ１の動作を、図２および図３により説明する。
該制御装置Ａ１において、前記ブレーキ動作部３のトライアック３ａがＯＮするまでの過程（図３のａ部およびｂ部まで）は同じである。そこで、該トライアック３ａがＯＮすると、前記電源同期信号入力部５からの出力電源同期信号は零になる（図３のｃ部）とともに、前記ＡＮＤ回路８からの出力信号も零になる。
【００２０】
しかし、該ＡＮＤ回路８からの出力信号が零となっても、前記ゲートトリガ保持用タイマ回路１０にて設定された時間、例えば、約１ｍｓ（ｍsec）の間、該ゲートトリガ回路９にて、そのゲートトリガ信号をＯＮし続けているため、該トライアック３ａはＯＮ状態を保持し、前記設定時間、約１ｍｓ後には、ブレーキ電流はトライアック３ａの保持電流以上となっている。このため、該タイマ設定時間が経過して、前記ゲートトリガ信号が零になっても、該トライアック３ａはＯＮし続ける。
【００２１】
（第２実施例）  図４および図５は、本発明のモータの電子制御装置の第２実施例を示し、図４は、該電子速度制御装置の構成ブロック図、図５は主要部分の具体的構成図、図６は図５の参考図である。図７および図８と同一部材には、同一符号を付してその説明を省略する。
【００２２】
図４において、前記速度制御装置Ａ２は、交流電源１に接続され、レートジェネレータ２１を連結したインダクションモータ２を、位相制御により速度制御する装置で、その構成は、位相制御を行うため、交流電源１に接続されたトライアック１３ａを有する位相制御回路１３と、該トライアック１３ａに並列に接続され、該トライアック１３ａの両端から電源同期信号を検出する電源同期信号検出部１４と、該検出された電源同期信号の入力により三角波が発生される三角波発生回路１５と、速度設定部２２を介して速度設定器からの速度設定信号と、速度検出部２３を介して前記レートジェネレータ２１からの速度検出信号とが入力され、該両信号を比較して、その偏差を増幅し、速度指令信号を出力する比較増幅部２４と、該比較増幅部２４からの速度指令信号と前記三角波発生回路１５からの出力信号とを比較し、速度指令の状態に従い、例えば、前記モータ２の速度の方が早いとき、出力信号を送出する比較部１８と、該比較部１８からの出力信号により、前記位相制御回路１３内のトライアック１３ａを位相制御させるための、ゲートトリガ信号を出力するゲートトリガ回路１９と、該ゲートトリガ回路１９内に設けられるゲートトリガ保持用タイマ回路２０とからなる。また、１６は、制御指令（モータの回転方向の指令）ＣＷまたはＣＣＷ信号を、ゲートトリガ回路１９に出力し、前記トライアック１３ａのいずれかを位相制御する制御ロジック部である。
【００２３】
図５において、前記制御装置Ａ２の前記ゲートトリガ回路１９のなかに、好ましくは、該トリガ回路１９の入力端に近い箇所、または前記比較部１８と該ゲートトリガ回路１９との間に、前記ゲートトリガ信号がある一定時間保持するための、抵抗器とコンデンサとから構成されるゲートトリガ保持用タイマ回路２０が設けられている。
【００２４】
ここで、図６のように、前記ゲートトリガ回路１９内に前記ゲートトリガ保持用タイマ回路２０が、設けられていない場合は、ゲートトリガ信号がＯＮになっても、その時間は、約１０μｓ間であるため、トライアック１３ａの保持電流以上の運転電流が流れれば、該トライアック１３ａは、ＯＮし続けることができるが、小型モータの場合、運転電流が小さいため、約１０μｓの間には、該トライアック１３ａの保持電流以上になることができず、該トライアック１３ａはＯＦＦしてしまう。
このため、該トライアック１３ａのＯＮ状態を保持できず、図７ないし図９において説明したように、該トライアック１３ａはＯＮ，ＯＦＦを繰り返し、運転動作が断続的になって、運転特性が悪くなるという問題点があった。
【００２５】
通常、このような断続的になる現象を防止するために、該トライアック１３ａに並列に、抵抗器とコンデンサとからなるスナバ回路を接続し、前記ゲートトリガ信号がＯＦＦしても、該スナバ回路からの放電電流により前記トライアック１３ａのＯＮ状態を保持し、前記モータ２への運転電流が保持電流以上になるまで、該スナバ回路のからの放電電流が継続するように、スナバ回路の定数設定を行っている。しかし、この場合は、前記スナバ回路の放電電流に依存するため、スナバ回路の定数を大きくする必要があり、回路部品の大型化、製品の大型化となってしまう欠点がある。
【００２６】
このため、本実施例のように、前記ゲートトリガ回路１９のなかに、前記ゲートトリガ信号がある一定時間（例えば、約１ｍｓの間）保持するための、ゲートトリガ保持用タイマ回路２０を設けることによって、前記トライアック１３ａがＯＮし、前記電源同期信号検出部１４からの検出信号が零になり、その後、前記ゲートトリガ回路１９に入力される信号がＯＦＦしても、該トライアック１３ａは、前記ゲートトリガ保持用タイマ回路２０によってＯＮ状態が保持されるため、該トライアック１３ａはＯＦＦすることはなく、問題なく動作する。すなわち、前記設定時間、約１ｍｓ後には、運転電流はトライアック１３ａの保持電流以上となっている。このため、該タイマ設定時間が経過し、前記ゲートトリガ信号がＯＦＦになっても、該トライアック１３ａはＯＮし続け、速度制御動作をし続ける。
【００２７】
これにより、前記スナバ回路からの放電電流に依存する必要がなくなり、スナバ回路本来の目的であるサージ電圧抑制のためだけの定数設定が可能となり、部品の小型化とともに、製品の小型化が可能となる。
【００２８】
なお、本発明の技術は前記実施の形態における技術に限定されるものではなく、同様な機能を果たす他の態様の手段によってもよく、また本発明の技術は前記構成の範囲内において種々の変更、付加が可能である。
【００２９】
【発明の効果】
以上の説明から明らかなように本発明のモータの電子制御装置によれば、モータにブレーキまたは制御電流を流すための、交流電源に接続された半導体素子から電源同期信号を検出し、該電源同期信号が、ブレーキまたは制御指令信号を基にしたブレーキまたは制御継続時間内にあるとき、ゲートトリガ回路を介してゲートトリガ信号を発生させて、該ゲートトリガ信号により前記半導体素子を動作させ、前記モータに電流を流して、モータにブレーキをかけ、またはモータを速度制御する電子制御装置において、前記ゲートトリガ回路のなかに、ゲートトリガ保持用タイマが設けられ、前記ブレーキ指令信号がＨレベルになった後に、前記電源同期信号が最初にＨレベルになった時を起点として前記ゲートトリガ保持用タイマが起動され、前記ゲートトリガ信号が一定時間保持されるので、モータとの組み合わせが、小型モータであっても、始めからブレーキまたは制御動作用半導体素子（例えば、トライアック）に、その保持電流以上のブレーキ電流または運転電流になるまで、ゲートトリガ信号を連続的に出力させ、確実にブレーキまたは制御動作を行わせることができる。
【００３０】
そして、同時に、モータとの組み合わせで、単純なタイマ機能を有する回路を付加するだけで、確実なブレーキまたは制御動作を行わせることができるとともに、安価な電子制御装置が実現できる。
【図面の簡単な説明】
【図１】本発明のモータの電子制御装置の第１実施例で、モータの電子ブレーキ制御装置を示す構成ブロック図である。
【図２】図１の主要部分の具体的構成図である。
【図３】図２の各部の動作を示すタイミングチャートである。
【図４】本発明のモータの電子制御装置の第２実施例で、モータの電子速度制御装置を示す構成ブロック図である。
【図５】図４の主要部分の具体的構成図である。
【図６】図５と比較するための参考図で、図５において、ゲートトリガ回路１９内にゲートトリガ保持用タイマ回路２０が設けられていない場合の具体的構成図である。
【図７】従来のモータの電子ブレーキ制御装置を示す構成ブロック図である。
【図８】図７の主要部分の具体的構成図である。
【図９】図８の各部の動作を示すタイミングチャートである。
【符号の説明】
Ａ，Ａ１  電子ブレーキ制御装置
Ａ２  電子速度制御装置
１  交流電源
２  インダクションモータ
３  ブレーキ動作部
３ａ，１３ａ  トライアック
４，１４  電源同期信号検出部
５  電源同期信号入力部
６，１６  制御ロジック部
７  ブレーキ継続時間タイマ回路
８  ＡＮＤ回路
９，１９  ゲートトリガ回路
１０，２０  ゲートトリガ保持用タイマ回路
１３  位相制御回路
１５  三角波発生回路
１８  比較部
２１  レートジェネレータ
２２  速度設定部
２３  速度検出部
２４  比較増幅部
３１，３２  運転用トライアック
【図１】
0004371453.tif 000002
【図２】
0004371453.tif 000003
【図３】
0004371453.tif 000004
【図４】
0004371453.tif 000005
【図５】
0004371453.tif 000006
【図６】
0004371453.tif 000007
【図７】
0004371453.tif 000008
【図８】
0004371453.tif 000009
【図９】
0004371453.tif 000010