(57)【特許請求の範囲】
【請求項１】
ｐ型半導体層とｉ型の結晶質シリコン系光電変換層とｎ型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマＣＶＤ法を利用して製造する方法であって、
前記ｐ型半導体層、前記ｉ型の結晶質シリコン系光電変換層および前記ｎ型半導体層が同一のプラズマＣＶＤ反応室内で順に引続いて形成され、かつ前記ｐ型半導体層は前記反応室内の圧力が５Ｔｏｒｒ以上の条件で形成されることを特徴とする、シリコン系薄膜光電変換装置の製造方法。
【請求項２】
前記ｐ型半導体層は２ｎｍ以上５０ｎｍ以下の膜厚で、前記ｉ型の結晶質シリコン系光電変換層は０．５μｍ以上２０μｍ以下の膜厚で、かつ前記ｎ型半導体層は２ｎｍ以上５０ｎｍ以下の膜厚で各々形成されることを特徴とする、請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項３】
前記ｐ型半導体層の成膜速度は１２ｎｍ／分以上であることを特徴とする、請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項４】
前記ｐ型半導体層は、下地温度が５５０℃以下で、前記反応室内に導入される原料ガスの主成分としてシラン系ガスと、水素を含む希釈ガスとが用いられ、かつ前記シラン系ガスに対する前記希釈ガスの流量が１００倍以上の条件で形成されることを特徴とする、請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項５】
前記ｐ型半導体層の導電型決定不純物原子がボロンまたはアルミニウムであることを特徴とする、請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項６】
前記ｉ型の結晶質シリコン系光電変換層および前記ｎ型半導体層の形成条件は、前記反応室内の圧力が５Ｔｏｒｒ以上、成膜速度が１２ｎｍ／分以上、下地温度が５５０℃以下、シラン系ガスに対する希釈ガスの流量が１００倍以上であることを特徴とする、請求項１に記載のシリコン系薄膜光電変換装置の製造方法。
【請求項７】
前記結晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも１つに加えて、非晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも１つを積層することによってタンデム型の光電変換装置にすることを特徴とする、請求項１〜６のいずれかに記載のシリコン系薄膜光電変換装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はシリコン系薄膜光電変換装置の製造方法に関し、特に、シリコン系薄膜光電変換装置として良好な性能を得るとともに、生産のコストおよび効率を改善し得る製造方法に関するものである。
【０００２】
なお、本明細書において、「多結晶」と「結晶質」と「微結晶」の用語は、部分的に非晶質状態を含むものをも意味するものとする。
【０００３】
【従来の技術】
近年、たとえば多結晶シリコンや微結晶シリコンのような結晶質シリコンを含む薄膜を利用した光電変換装置の開発が精力的に行なわれている。これらの開発は、安価な基板上に低温プロセスで良質の結晶質シリコン薄膜を形成することによって光電変換装置の低コスト化と高性能化を両立させようという試みであり、太陽電池だけでなく光センサなどのさまざまな光電変換装置への応用が期待されている。
【０００４】
従来から、太陽電池の生産装置としては、図４のブロック図に示されているように複数の膜堆積室（チャンバとも呼ばれる）を直線状に連結したインライン方式、または図５のブロック図に示されているように中央に中間室を設けてその周りに複数の堆積室を配置するマルチチャンバ方式が採用されている。
【０００５】
なお、非晶質シリコン太陽電池に関しては、簡便な方法としてすべての半導体層を同一の堆積室内で形成するといういわゆるシングルチャンバ方式も従来から用いられている。しかし、ｐ型半導体層とｎ型半導体層にドープされる導電型決定不純物原子が他の異なる種類の半導体層に導入されることを防止するために、それぞれの半導体層を形成する前に、たとえば水素などのパージガスによる１時間のガス置換のように、堆積室内の十分なガス置換を行なう必要がある。また、そのようなガス置換処理を施しても非晶質シリコン太陽電池の良好な性能を得ることができなかったために、シングルチャンバ方式はあくまでも実験的用途のみに使用されている。
【０００６】
上記のインライン方式やマルチチャンバ方式を用いて、基板側からｎ型半導体層、ｉ型光電変換層およびｐ型半導体層を順次積層してｎｉｐ型太陽電池を製造する場合について以下に説明する。
【０００７】
図４のインライン方式では、ｎ型半導体層を形成するためのｎ層堆積室３ｎ、ｉ型光電変換層を形成するためのｉ層堆積室３ｉ1 〜３ｉ6 、およびｐ型半導体層を形成するためのｐ層堆積室３ｐが順に連結された構造が用いられる。この場合に、ｎ型半導体層とｐ型半導体層とはｉ型光電変換層に比べて薄いため成膜時間が格段に短くなる。このため、生産効率を上げるには通常、複数のｉ層堆積室が連結されるのが一般的であり、ｎ型およびｐ型半導体層の成膜時間が律速状態になるまではｉ層堆積室の数が増えるほど生産性が向上する。
【０００８】
また図５のマルチチャンバ方式は、膜が堆積されるべき基板が中間室４ｍを経由して各堆積室４ｎ、４ｉ1 〜４ｉ4 、４ｐに移動させられる方式である。
【０００９】
【発明が解決しようとする課題】
しかし、上記のインライン方式では、最もメンテナンスが必要とされるｉ層堆積室３ｉ1 〜３ｉ6 を複数含んでいるため、１つのｉ層堆積室のメンテナンスが必要となった場合でも、その生産ライン全体が停止させられるという難点がある。
【００１０】
これに対して図５のマルチチャンバ方式では、それぞれの堆積室４ｎ、４ｉ1 〜４ｉ4 、４ｐと中間室４ｍとの間に気密を維持し得る可動仕切りが設けられているため、ある１つの堆積室に不都合が生じた場合でも他の堆積室は使用可能であり、生産が全体的に停止させられるということはない。
【００１１】
しかし、このマルチチャンバ方式の生産装置は、中間室４ｍと各堆積室４ｎ、４ｉ1 〜４ｉ4 、４ｐとの間の気密性を維持しつつ基板を移動させる機構が複雑であって高価であり、また中間室４ｍの周りに配置される堆積室の数が空間的に制限されるという問題があるため、実際の生産方式としてはあまり用いられていない。
【００１２】
本発明は、上記の問題点を解決するためになされたもので、良好な性能および品質を有する光電変換装置を簡易な装置により低コスト・高効率で製造できるシリコン系薄膜光電変換装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明のシリコン系薄膜光電変換装置の製造方法は、ｐ型半導体層とｉ型の結晶質シリコン系光電変換層とｎ型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマＣＶＤ法を利用して製造する方法であって、ｐ型半導体層、ｉ型の結晶質シリコン系光電変換層およびｎ型半導体層が同一のプラズマＣＶＤ反応室内で順に引続いて形成され、かつｐ型半導体層は反応室内の圧力が５Ｔｏｒｒ以上の条件で形成されることを特徴とする。
【００１４】
本願発明者らは、同一反応室内でｐ、ｉ、ｎ層の順に形成し、かつｐ型半導体層形成時における反応室内の圧力を５Ｔｏｒｒ以上と高くすることによって、良好な品質および性能を有する光電変換装置の得られることを見出した。以下、そのことを説明する。
【００１５】
ｐ、ｉ、ｎ層の順に成膜することにより、ｎ、ｉ、ｐ層の順に成膜する場合よりも、ｉ型光電変換層中への導電型決定不純物原子の混入が少なくなる。これは、ｐ型不純物原子（たとえばボロン原子）の方が、ｎ型不純物原子（たとえばリン原子）よりも拡散しにくいためである。つまり、ｐ型半導体層形成時に反応室の内壁面やプラズマ放電電極などに付着したｐ型不純物原子が、ｉ型光電変換層形成時にｉ型光電変換層側へ拡散してくるが、その拡散の程度がｎ型不純物原子よりも小さいため、ｉ型光電変換層中への混入が抑制される。
【００１６】
また、ｐ型半導体層が５Ｔｏｒｒ以上の高圧力条件下で形成されるため、ｐ型半導体層の成膜の速度を高速にでき、ｐ型半導体層の成膜を短時間で完了することができる。これにより、ｐ型半導体層形成用の原料ガスを反応室内へ導入する時間も短くできるため、反応室内の電極などに付着するｐ型不純物原子の蓄積が抑制される。したがって、これによってもｉ型光電変換層中へのｐ型不純物原子の混入が抑制される。
【００１７】
上記より、シングルチャンバ方式で光電変換装置を製造しても、ｉ型光電変換層中への導電型決定不純物原子の混入を大幅に抑制できるため、インライン方式やマルチチャンバ方式で得た光電変換装置と同等の良好な品質および性能を有する光電変換装置を得ることができる。
【００１８】
また、シングルチャンバ方式で製造できるため、インライン方式やマルチチャンバ方式よりも設備を簡略化することができる。
【００１９】
また、ｐ型半導体層の成膜を短時間に完了することができるため、製造の際のタクトタイムを大幅に短縮でき、設備の簡略化とあわせて、製造コストを下げることができる。
【００２０】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、ｐ型半導体層は２ｎｍ以上５０ｎｍ以下の膜厚で、ｉ型の結晶質シリコン系光電変換層は０．５μｍ以上２０μｍ以下の膜厚で、かつｎ型半導体層は２ｎｍ以上５０ｎｍ以下の膜厚で各々形成される。
【００２１】
これにより、ｐ型およびｎ型半導体層の成膜を短時間で完了できるとともに、結晶質を含むシリコン系薄膜光電変換層として必要かつ十分な厚さのｉ型光電変換層を得ることができる。
【００２２】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、ｐ型半導体層の成膜速度は１２ｎｍ／分以上である。
【００２３】
このようにｐ型半導体層の成膜速度を速くできるため、成膜時間を短縮でき、製造コストを下げることができる。
【００２４】
上記のシリコン系薄膜光電変換装置の製造において好ましくは、ｐ型半導体層は、下地温度が５５０℃以下で、反応室内に導入される原料ガスの主成分としてシラン系ガスと、水素を含む希釈ガスとが用いられ、かつシラン系ガスに対する希釈ガスの流量が１００倍以上の条件で形成される。
【００２５】
下地温度を５５０℃以下としたことにより、ガラスなどの安価な材料を基板として用いることが可能となる。また、シラン系ガスに対する希釈ガスの流量を１００倍以上としたことにより、５Ｔｏｒｒ以上の圧力条件下でｐ型半導体層を成膜するときにも、所定の結晶化率を得ることができる。
【００２６】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、ｐ型半導体層の導電型決定不純物原子がボロンまたはアルミニウムである。
【００２７】
これにより、ｐ型不純物原子を適宜、選択することができる。
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、ｉ型の結晶質シリコン系光電変換層およびｎ型半導体層の形成条件は、反応室内の圧力が５Ｔｏｒｒ以上、成膜速度が１２ｎｍ／分以上、下地温度が５５０℃以下、シラン系ガスに対する希釈ガスの流量が１００倍以上である。
【００２８】
これにより、ｉ型光電変換層およびｎ型半導体層の形成においても、上述したｐ型半導体層形成と同様の効果を得ることができる。
【００２９】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、結晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも１つに加えて、非晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも１つを積層することによってタンデム型の光電変換装置が形成される。
【００３０】
これにより、高い光電変換効率を有するタンデム型の光電変換装置を得ることができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００３２】
図１は、本発明の一実施の形態により製造されるシリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【００３３】
図１を参照して、たとえばガラスよりなる透明の基板１上に、透明導電膜２が成膜される。透明導電膜２は、たとえばＳｎＯ2 よりなるが、これ以外に、ＩＴＯやＺｎＯなどの透明導電性酸化膜より形成されてもよい。
【００３４】
この後、基板１は、図２に示される堆積室２ｐｉｎ内に移される。そして、堆積室２ｐｉｎ内で、まず透明導電膜２上に、ｐ型半導体層１１１がプラズマＣＶＤ法により堆積される。このｐ型半導体層１１１は、堆積室２ｐｉｎ内の圧力が５Ｔｏｒｒ以上の条件で形成され、また成膜速度が１２ｎｍ／分以上、下地温度が５５０℃以下の条件で２ｎｍ以上５０ｎｍ以下の膜厚で形成されることが好ましい。なお、堆積室２ｐｉｎ内に導入される原料ガスの主成分としてシラン系ガス（たとえばシラン）と、水素を含む希釈ガス（たとえば水素）とが用いられ、シラン系ガスに対する希釈ガスの流量が１００倍以上とされ、ドーピングガスとしてジボランが用いられることが好ましい。
【００３５】
このｐ型半導体層１１１としては、たとえば導電型決定不純物原子であるボロンが０．０１原子％以上ドープされたｐ型非晶質シリコン薄膜などが用いられ得る。しかし、ｐ型半導体層１１１についてのこれらの条件は限定的なものではなく不純物原子としてはたとえばアルミニウムなどでもよく、また非晶質シリコンカーバイドや非晶質シリコンゲルマニウムなどの合金材料の層が用いられてもよい。またｐ型半導体層１１１の膜厚は、２ｎｍ以上１０ｎｍ以下の範囲内にあることがより好ましい。なお、ｐ型半導体層１１１は非晶質薄膜に限られず、微結晶のシリコン系薄膜や合金系薄膜であってもよく、また異なる複数の薄膜の積層であってもよい。
【００３６】
ｐ型半導体層１１１形成に引続き、同一堆積室２ｐｉｎ内で、ｐ型半導体層１１１上に、ｉ型の結晶質（多結晶、微結晶）シリコン系光電変換層１１２とｎ型半導体層１１３とが順にプラズマＣＶＤ法により成膜される。ｉ型の結晶質シリコン系光電変換層１１２は０．５μｍ以上２０μｍ以下の膜厚で、またｎ型半導体層１１３は２ｎｍ以上５０ｎｍ以下の膜厚で形成されることが好ましい。
【００３７】
このｉ型光電変換層１１２としては、ノンドープのｉ型多結晶シリコン薄膜や堆積結晶化分率８０％以上のｉ型微結晶シリコン薄膜あるいは微量の不純物を含む弱ｐ型または弱ｎ型で光電変換機能を十分に備えている結晶質シリコン系薄膜が使用され得る。また、光電変換層１１２はこれらに限定されず、合金材料であるシリコンカーバイドやシリコンゲルマニウムなどの膜が用いられてもよい。
【００３８】
ｎ型半導体層１１３としては、たとえば導電型決定不純物原子であるリンが０．０１原子％以上ドープされたｎ型微結晶シリコン系薄膜などが用いられ得る。しかし、ｎ型半導体層１１３に関するこれらの条件は限定的なものではなく、微結晶シリコンカーバイドや微結晶シリコンゲルマニウムなどの合金材料の層が用いられてもよい。このｎ型半導体層１１３の膜厚は、５ｎｍ以上３０ｎｍの範囲内であることがより好ましい。
【００３９】
ｉ型の光電変換層１１２とｎ型半導体層１１３の形成条件は、堆積室２ｐｉｎ内の圧力が５Ｔｏｒｒ以上、成膜速度が１２ｎｍ／分以上、下地温度が５５０℃以下、シラン系ガス（たとえばシラン）に対する希釈ガス（たとえば水素）の流量が１００倍以上とされることが好ましい。またｎ型半導体層１１３形成時のドーピングガスとしては、たとえばホスフィンが用いられることが好ましい。
【００４０】
なお、堆積室２ｐｉｎ内に新しい基板を挿入してからｐ型半導体層１１１を成膜する直前、およびｉ型光電変換層１１２を成膜する直前に、水素ガスなどのパージガスを堆積室２ｐｉｎ内に流すことによって堆積室２ｐｉｎのクリーニングが行なわれてもよい。しかしこの場合、クリーニング時間が長くなれば生産性を損なうので、その時間は約２０分以内であることが好ましい。
【００４１】
このように同一堆積室２ｐｉｎ内で順に形成されたｐ型半導体層１１１、ｉ型光電変換層１１２およびｎ型半導体層１１３よりなる結晶質型光電変換ユニット１１が構成される。
【００４２】
この光電変換ユニット１１１上には、たとえばＺｎＯからなる導電膜１２１と、たとえばＡｇよりなる金属薄膜１２２とが形成される。これらの層１２１、１２２によって裏面電極部１２が構成されることで、図１に示された光電変換装置が完成する。
【００４３】
本実施の形態では、同一堆積室２ｐｉｎ内でｐ型半導体層、ｉ型光電変換層１１２およびｎ型半導体層１１３の順に形成し、かつｐ型半導体層１１１形成時における堆積室２ｐｉｎ内の圧力を５Ｔｏｒｒ以上と高くしているため、良好な品質および性能を有する光電変換装置を得ることができる。以下、そのことについて詳細に説明する。
【００４４】
仮に同一堆積室内でｎ、ｉ、ｐ層の順で成膜する場合、ｎ型半導体層形成時に堆積室の内壁面やプラズマ放電電極などにｎ型不純物原子が付着し残存する。このため、ｉ型光電変換層形成時にこの残存したｎ型不純物原子がｉ型光電変換層に混入されてしまう。
【００４５】
一方、本実施の形態のようにｐ、ｉ、ｎ層の順で成膜する場合にも、ｐ型半導体層１１１形成時に堆積室の内壁面やプラズマ放電電極などにｐ型不純物原子が付着し残存する。しかし、このｐ型不純物原子はｎ型不純物原子に比べて拡散し難い。このため、ｉ型光電変換層１１２へ拡散してくる量については、ｎ型の場合よりもｐ型不純物原子の方を格段に少なくでき、ｉ型光電変換層１１１中へのｐ型不純物原子の混入を抑制することができる。
【００４６】
また、ｐ型半導体層１１１が５Ｔｏｒｒ以上の高圧力条件下で形成されるため、ｐ型半導体層１１１の成膜速度を高速にでき、ｐ型半導体層１１１の成膜を短時間で完了することができる。これにより、ｐ型半導体層１１１形成用の原料ガスを堆積室２ｐｉｎ内へ導入する時間も短くできるため、堆積室２ｐｉｎの内壁面やプラズマ放電電極などに付着するｐ型不純物原子の蓄積を抑制することができる。したがって、これによっても後工程で形成されるｉ型光電変換層１１２中へのｐ型不純物の混入を抑制することが可能となる。
【００４７】
上記より、シングルチャンバ方式で光電変換装置を製造しても、ｉ型光電変換層１１２中へのｐ型不純物原子の混入を大幅に抑制できるため、インライン方式やマルチチャンバ方式で得た光電変換装置と同等の良好な品質および性能を有する光電変換装置を製造することができる。
【００４８】
また、シングルチャンバ方式で製造できるため、インライン方式やマルチチャンバ方式よりも設備を簡略化することができる。
【００４９】
またｐ型半導体層１１１の成膜を短時間で完了することができるため、製造の際のタクトタイムを大幅に短縮でき、製造コストを下げることができる。
【００５０】
図３は、本発明の他の実施の形態により製造されるタンデム型シリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【００５１】
図３を参照して、タンデム型光電変換装置は、基板１上に透明導電膜２を介して非晶質型光電変換ユニット２１と結晶質型光電変換ユニット２２とを有し、さらにその上に裏面電極部２３となる導電膜２３１と金属薄膜２３２とを有している。
【００５２】
非晶質型光電変換ユニット２１は、ｐ型半導体層２１１と、ｉ型非晶質光電変換層２１２と、ｎ型半導体層２１３とを有している。結晶質型光電変換ユニット２２は、図１に示す光電変換ユニット１１と同様の方法により形成されるｐ型半導体層２２１と、ｉ型結晶質光電変換層２２２と、ｎ型半導体層２２３とを有している。
【００５３】
なお、これ以外の構成については、上述した図１に示す構成とほぼ同じであるため、その説明については省略する。
【００５４】
【実施例】
以下、本発明の実施例について説明する。
【００５５】
（実施例１）
図１に示す構成の薄膜多結晶シリコン太陽電池を作製した。基板１にはガラスを用い、透明導電膜２にはＳｎＯ2 を用いた。この上に、ボロンドープのｐ型シリコン層１１１を１５ｎｍ、ノンドープのｉ型多結晶シリコン光電変換層１１２を３μｍ、リンドープのｎ型シリコン層１１３を１５ｎｍの膜厚で、それぞれＲＦプラズマＣＶＤ法により成膜した。これにより、ｐ−ｉ−ｎ接合の薄膜多結晶シリコン光電変換ユニット１１を形成した。さらに、裏面電極部１２として、ＺｎＯ膜１２１を１００ｎｍ、Ａｇ膜１１２を３００ｎｍの膜厚で、それぞれスパッタ法により形成した。
【００５６】
光電変換ユニット１１を構成するｐ、ｉ、ｎ型の各シリコン薄膜１１１、１１２、１１３を、ＲＦプラズマＣＶＤ法により同一反応室にて堆積した。反応ガスにはシランと水素とを用い、さらにドーピングガスとしてｐ型シリコン層１１１堆積時にはジボランを、ｎ型シリコン層１１３堆積時にはホスフィンを加えた。ｐ型シリコン層１１１の成膜条件については、下地温度を２００℃、シランガスと水素ガスとの流量比を１：１５０、反応室圧力を５．０Ｔｏｒｒ、成膜速度を１２ｎｍ／分（成膜時間７５秒）とした。一方、ｉ型光電変換層１１２およびｎ型シリコン層１１３の成膜条件については、下地温度を２００℃、シランガスと水素ガスとの流量比を１：１００、反応室圧力を５．０Ｔｏｒｒ、成膜速度を１５ｎｍ／分とした。
【００５７】
このようにして作製した薄膜シリコン太陽電池に入射光３としてＡＭ１．５、１００ｍＷ／ｃｍ2 光量を用いたときの光電変換効率は７．３％であった。
【００５８】
（比較例１）
実施例１と同じく図１に示す構成の薄膜多結晶シリコン太陽電池を作製した。ｐ型シリコン層１１１の成膜条件については、下地温度を２００℃、シランガスと水素ガスとの流量比を１：６０、反応室圧力を１．０Ｔｏｒｒ、成膜速度を２．５ｎｍ／分（成膜時間３００秒）とした。その他は実施例１と全く同じ条件とした。
【００５９】
この薄膜シリコン太陽電池の光電変換効率を実施例１と同様に測定した結果、５．１％と実施例１のときよりも低くなっていた。
【００６０】
（比較例２）
実施例１と同じく図１に示す構成の薄膜多結晶シリコン太陽電池を作製した。ｐ型シリコン層１１１、ｉ型光電変換層１１２、ｎ型シリコン層１１３をそれぞれ別々の反応室にて成膜したこと以外は実施例１の条件と全く同じとした。
【００６１】
この薄膜シリコン太陽電池の光電変換効率を実施例１と同様に測定した結果、７．４％と実施例１のときとほぼ同一の特性であった。しかし、各層を成膜する反応室間を基板が移動する時間などを合わせると、実施例１よりも１枚の太陽電池の形成に要する時間は１０分ほど多くなった。
【００６２】
（実施例２）
図３に示す構成の非晶質シリコン太陽電池ユニット２１に実施例１に示す方法で形成した薄膜多結晶シリコン太陽電池ユニット２２を積層した、タンデム型太陽電池を作製した。この太陽電池についても実施例１と同様に光電変換効率を測定した結果、１３．０％の値が得られた。
【００６３】
【発明の効果】
以上のように本発明によれば、光電変換ユニットを構成するｐ型半導体層、ｉ型光電変換層、ｎ型半導体層をシングルチャンバ内で順に成膜し、かつｐ型半導体層を反応室内の圧力を５Ｔｏｒｒ以上の条件で成膜することで、光電変換特性を良好とでき、かつ低コストでかつ優れた生産性を発揮し得るシリコン系薄膜光電変換装置の製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における方法で製造されたシリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【図２】本発明の一実施の形態におけるシリコン系薄膜光電変換装置の製造方法に用いられるプラズマＣＶＤ装置を示す模式的なブロック図である。
【図３】本発明の他の実施の形態における方法で製造されたシリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【図４】従来の光電変換装置の製造方法に用いられるインライン方式の製造装置を示す模式的なブロック図である。
【図５】従来の光電変換装置の製造方法に用いられるマルチチャンバ方式の製造装置を示す模式的なブロック図である。
【符号の説明】
１  基板
２  透明導電膜
１１、２２  結晶質型光電変換ユニット
２１  非晶質型光電変換ユニット
１１１、２１１、２２１  ｐ型半導体層
１１３、２１３、２２３  ｎ型半導体層
１１２、２２２  ｉ型の結晶質光電変換層
２１２  ｉ型の非晶質光電変換層
１２、２３  裏面電極部
１２１、２３１  導電膜
１２２、２３２  金属薄膜
２ｐｉｎ  ＣＶＤプラズマ堆積室
【図１】
0004358343.tif 000002
【図２】
0004358343.tif 000003
【図３】
0004358343.tif 000004
【図４】
0004358343.tif 000005
【図５】
0004358343.tif 000006