(57)【特許請求の範囲】
【請求項１】
シリコン基板上の薄い絶縁膜上に不純物が導入されていないポリシリコン薄膜を堆積し、所定の形状、寸法にパタニングしてゲート電極を形成する工程と、
前記ゲート電極をマスクとして、比較的低濃度のソースおよびドレイン領域をイオン注入法により形成する工程と、
前記ゲート電極上に厚い絶縁膜を形成し、前記厚い絶縁膜上にポジレジストを厚く全面に塗布した後、前記ポジレジストを平坦な下地上の膜厚分が露光するのに適切な露光量にて露光現像する工程と、
段差部に一部残存した前記ポジレジストをマスクとして前記厚い絶縁膜を異方性エッチングによって、およそ前記厚い絶縁膜の膜厚相当のエッチングを行ない、前記ゲート電極の側面にのみサイドスペーサを形成する工程と、
残存した前記ポジレジストを除去した後、残存する前記厚い絶縁膜をマスクとして、前記ゲート電極及び、前記ＭＯＳトランジスタの前記ソース及び前記ドレイン領域に対して高濃度の不純物を導入する工程と、
露出した前記ゲート電極及び、前記ＭＯＳトランジスタの前記ソース及び前記ドレイン領域に対して自己整合的に高融点金属サリサイド構造を形成する工程とからなる半導体装置の製造方法。
【請求項２】
前記薄い絶縁膜はシリコン酸化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記厚い絶縁膜はシリコン酸化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の高耐圧（約１０Ｖ程度の）ＭＯＳトランジスタ構造の一つに、マスクオフセットドレイン（場合によってはソース側も）構造が知られている。この構造は、フォトマスクを用いて、ゲート電極近傍に約０．５?１．０ミクロン程度の比較的長い距離を持つ低濃度のドレイン領域（オフセットドレイン領域）を設けてあるのが特徴であり、これによって電界を緩和して耐圧を稼いでいる。また、ゲートとドレインのオーバーラップ容量が小さいため、回路に用いた場合のゲート充電スピードが早く、高速動作に向いている。オフセット領域のドレイン不純物濃度が薄いため、空乏層を伸ばすことができるため、ドレイン耐圧を高くすることができ、その際トランジスタのＬ長を短くすることができるため、高駆動力、高耐圧素子として適したものである。
【０００３】
一方、5ｖ程度のやや低い電圧帯微細ＭＯＳトランジスタにおいては、ＬＤＤと呼ばれる薄い不純物濃度のソースおよびドレイン領域を有するＬＤＤ構造のトランジスタが周知であり、薄い不純物濃度のソース及びドレイン領域はサイドスペーサによってゲート電極とセルフアライン的に決まり、その長さは約０．１?０．２ミクロンである。
ＬＤＤ構造のトランジスタでは、さらなるパフォーマンス向上を図る手段として、同極ゲートや高融点金属サリサイド（セルフアラインのサリサイドも含む）も達成することができている。
【０００４】
【発明が解決しようとする課題】
耐圧が必要な用途に向いた、マスクオフセットドレイン構造のＭＯＳトランジスタに、同極ゲート構造や、高融点金属シリサイド構造を採用しようとすると、ＬＤＤ構造のＭＯＳトランジスタに比べて長い距離が必要となる低濃度ドレイン領域の形成がネックとなって、工程が非常に煩雑になってしまうという問題点があった。
【０００５】
本発明は、上記課題を解決し、簡単な方法で長い距離の低濃度ドレイン領域を有して十分な耐圧を確保できる構造でありながら、同極ゲートや高融点金属シリサイド構造を有した、高速動作にも適したＭＯＳ型トランジスタ得ることができる製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体装置が上記目的を達成するために採用した主な手段は、シリコン基板上の薄い絶縁膜上に形成されたゲート電極を所定の形状にパタニングした後、ゲート電極をマスクとして、比較的低濃度のソースおよびドレイン領域をイオン注入法により形成する工程と、ゲート電極上に厚い絶縁膜を形成し、厚い絶縁膜上にポジレジストを厚く全面に塗布した後、前記ポジレジストを平坦な下地上の膜厚分が露光するのに適切な露光量にて露光現像する工程と、段差部に一部残存した前記ポジレジストをマスクとして厚い絶縁膜を異方性エッチングによって、およそ厚い絶縁膜の膜厚相当のエッチングを行なう工程と、残存したポジレジストを除去した後、残存する厚い絶縁膜をマスクとして、前記ゲート電極及び、ＭＯＳトランジスタのソース及びドレイン領域に対して高濃度の不純物を導入する工程と、露出したゲート電極及び、ＭＯＳトランジスタのソース及びドレイン領域に対して高融点金属サリサイド構造を形成する工程とからなることを特徴とする。
【０００７】
【作用】
本発明の半導体装置は、簡単な方法で、安価に長い距離の低濃度ドレイン領域を有したＭＯＳ型トランジスタ得ることができる製造方法を提供する事ができる。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施例を説明する。
【０００９】
図１（ａ）?（ｆ）は、本発明によるＮ型ＭＯＳトランジスタの製造方法の一実施例の工程順断面図である。
【００１０】
図１（ａ）に示したように、Ｐ型のシリコン基板１０１上に例えば１００オングストロームの膜厚のゲート酸化膜１０２が形成され、その上に例えば２５００オングストロームの膜厚のポリシリコン薄膜からなるゲート電極１０３が形成され、所定の形状にパタニングされている。この時点では、ポリシリコン薄膜のゲート電極１０３には未だ不純物は導入されていない。続いてゲート電極１０３をマスクとして、低濃度のリンあるいは砒素などのＮ型の不純物をイオン注入法により導入し、低濃度ソース領域１０４および低濃度ドレイン領域１０５を形成する。
【００１１】
次に、図１（ｂ）に示したように、ゲート電極１０３を十分に覆うようにＣＶＤ法などにより５０００オングストローム程度の厚いシリコン酸化膜２０１を堆積する。
続いて、図１（ｃ）に示すように、平坦な下地上の膜厚が約１ミクロン程度になるように、ポジレジスト３０１を塗布する。このときゲート電極１０３の段差を反映してできた、厚い酸化膜２０１の段差部におけるポジレジスト３０１の膜厚は平坦な部分に比べて厚くなっている。
【００１２】
そして、図１（ｄ）に示すように、平坦な下地上の厚さ１ミクロンのポジレジスト３０１をちょうど露光するのに適当な露光量で露光すると、厚いシリコン酸化膜２０１の段差部におけるポジレジスト３０１は感光が不十分となり、現像後にスペーサー状に残存したポジレジスト３０２が形成される。
【００１３】
次に、図１（ｅ）に示すように、スペーサー状に残存したポジレジスト３０２をマスクとして、厚いシリコン酸化膜２０１を異方性エッチングによりエッチングした後、スペーサー状に残存したポジレジスト３０２を除去すると、約０．５ミクロン以上の長い横方向距離を有するシリコン酸化膜２０１によるサイドスペーサ４０１を形成することができる。
【００１４】
続いてこのサイドスペーサ４０１をマスクとしてイオン注入法で、リンまたは砒素などのＮ型の不純物を導入することにより、濃い不純物濃度を有する高濃度ソース領域５０１及び濃い不純物濃度を有する高濃度ドレイン領域５０２を形成し、同時にゲート電極１０３にもゲート空乏化などを防止し、極力低抵抗になるように十分な量のＮ型の不純物を導入する。
【００１５】
次に、図１（ｆ）に示すように、表面に自然に形成された薄いシリコン酸化膜を除去する目的で、ごく軽いシリコン酸化膜エッチング工程を経た後、シリコン表面が露出した高濃度ソース領域５０１や高濃度ドレイン領域５０２およびポリシリコン表面が露出したゲート電極１０３の表面に対して、選択的にシリサイド層６０１を形成する、いわゆるサリサイド工程を経ることによって、高融点金属サリサイド構造を有するＭＯＳ型トランジスタが完成する。シリサイド構造をとることにより、ゲート電極１０３や、ＭＯＳ型トランジスタのソース、ドレイン部の低抵抗化が図れ、ＩＣの高速動作に大きく寄与できる。
【００１６】
以上、図１（ａ）−（ｆ）による説明は、Ｎ型ＭＯＳトランジスタについてのものであったが、Ｐ型のシリコン基板１０１に代えて、Ｎ型のシリコン基板にするか、Nwell領域等を形成してその中にトランジスタを形成し、Ｎ型の不純物に代えて、ボロン等のＰ型の不純物を用いればＰ型のＭＯＳトランジスタも容易に形成することができる。また、本発明により、これらＮ型、Ｐ型のＭＯＳトランジスタを混載したＣＭＯＳ回路において、同極ゲートのサリサイド構造を有するＣＭＯＳ回路も簡単に形成する事ができる。
【００１７】
【発明の効果】
上述したように本発明によれば、シリコン基板上の薄い絶縁膜上に形成されたゲート電極を所定の形状にパタニングした後、ゲート電極をマスクとして、比較的低濃度のソースおよびドレイン領域をイオン注入法により形成する工程と、ゲート電極上に厚い絶縁膜を形成し、厚い絶縁膜上にポジレジストを厚く全面に塗布した後、前記ポジレジストを平坦な下地上の膜厚分が露光するのに適切な露光量にて露光現像する工程と、段差部に一部残存した前記ポジレジストをマスクとして厚い絶縁膜を異方性エッチングによって、およそ厚い絶縁膜の膜厚相当のエッチングを行なう工程と、残存したポジレジストを除去した後、残存する厚い絶縁膜をマスクとして、前記ゲート電極及び、ＭＯＳトランジスタのソース及びドレイン領域に対して高濃度の不純物を導入する工程と、露出したゲート電極及び、ＭＯＳトランジスタのソース及びドレイン領域に対して高融点金属サリサイド構造を形成する工程とを有することを特徴とした技術によって、マスクオフセットドレイン構造のＭＯＳトランジスタに、同極ゲート構造や、高融点金属シリサイド構造（セルフアラインのサリサイド構造も含む）を採用することが容易になる。
特に、耐圧の確保のためにＬＤＤ構造のＭＯＳトランジスタに比べて長い距離の低濃度ドレイン領域が必要になるが、極めて容易に、しかもゲート電極に対してセルフアラインで形成することができるのは非常に大きな効果である。
【図面の簡単な説明】
【図１】本発明によるＮ型ＭＯＳトランジスタの製造方法の一実施例の工程順断面図である。
【符号の説明】
１０１  シリコン基板
１０２  ゲート酸化膜
１０３  ゲート電極
１０４  低濃度ソース領域
１０５  低濃度ドレイン領域
２０１  厚いシリコン酸化膜
３０１  ポジレジスト
３０２  スペーサー状に残存したポジレジスト
４０１  サイドスペーサ
５０１  高濃度ソース領域
５０２  高濃度ドレイン領域
６０１  シリサイド層
【図１】
0004388240.tif 000002