(57)【特許請求の範囲】
【請求項１】
コンバータトランスの１次側に全波整流回路、平滑コンデンサ、およびスイッチング素子を制御する電流制御用ＩＣを備え、該ＩＣのフィードバック端子に出力電圧検出信号フィードバック用フォトカプラのトランジスタのコレクタと電源オン／オフ用ＮＰＮトランジスタのコレクタとを接続し、該ＮＰＮトランジスタのベースに待機信号フィードバック用フォトカプラのトランジスタのエミッタを接続し、半波電流制限用抵抗と半波整流電圧制限用ツェナーダイオードの直列回路を全波整流回路に接続し、
さらに、上記の抵抗とツェナーダイオードとを上記待機信号フィードバック用フォトカプラのトランジスタのコレクタに接続し、
出力電圧検出信号フィードバック用フォトカプラのダイオードと出力電圧検出用シャントレギュレータの直列回路と、待機信号フィードバック用フォトカプラのダイオードと待機信号受信用ＮＰＮトランジスタの直列回路とを、各々、コンバータトランスの２次側の出力平滑用コンデンサに並列接続してなることを特徴とするスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源に関するものであり、待機状態における省電力化対策として、スイッチング素子のスイッチングロスを半減させ、待機電力を低減させる手段を備えたスイッチング電源に関するものである。
【０００２】
【従来の技術】
従来、出力安定化用のスイッチング電源として、図２のものが提案されている。図２において、ＩＣ２は、出力電圧検出用シャントレギュレータであり、出力電圧が上昇するとＩＣ２に接続されたフォトカプラＰＣ１のダイオードに流れる電流が増加して、出力電圧検出信号フィードバック用フォトカプラＰＣ１のトランジスタのコレクタが接続されている電源制御用ＩＣ  ＩＣ１のフィードバック端子の電圧が低下し、低下量に応じて一定周波数で動作しているスイッチング素子Ｑ１のオフ時間デューティが大きくなり、出力電圧を安定供給することができる。
しかし、スイッチング電源の動作状態にかかわらず、一定周波数でスイッチング素子が動作しているため、該素子のスイッチングロスが常時発生し、スイッチング電源の待機電力を低下できないという問題を有していた。
また、待機信号をトランスを介してＩＣ１のフィードバック端子に入力し、待機電力を低減する回路も提案されているが、トランスを用いるため、スイッチング電源の重量が増し、大型化し、コスト高になるという問題があった。
【０００３】
【発明が解決しようとする課題】
上記したような問題があったため、軽量、小型、低コストで、スイッチング電源の待機状態におけるスイッチング素子のスイッチングロスを半減させ、待機電力を低減する手段が要求されていた。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決するもので、負荷側から待機信号電圧を待機信号受信用ＮＰＮトランジスタＱ３で受信し、待機信号フィードバック用フォトカプラＰＣ２のダイオードで１次側のＰＣ２のトランジスタに送信する一方、１次側の全波整流回路からの半波整流電圧を半波電流制限用抵抗Ｒ１で取出し、待機信号フィードバック用フォトカプラＰＣ２のトランジスタを通じて電源オン／オフ制御用のＮＰＮトランジスタＱ２に印加することにより、この半波整流電圧と上記の待機信号電圧とを同期させて、電源の動作を停止させ、スイッチング素子Ｑ１の動作を中断することにより、スイッチングロスを半減させて、電源の待機電力を低減しようとするものである。
すなわち、コンバータトランスＴの１次側に全波整流回路、平滑コンデンサＣ１、およびスイッチング素子Ｑ１を制御する電流制御用ＩＣ  ＩＣ１を備え、該ＩＣのフィードバック端子ＦＢに出力電圧検出信号フィードバック用フォトカプラＰＣ１のトランジスタのコレクタと電源オン／オフ用ＮＰＮトランジスタＱ２のコレクタとを接続し、該ＮＰＮトランジスタＱ２のベースに待機信号フィードバック用フォトカプラＰＣ２のトランジスタのエミッタを接続し、半波電流制限用抵抗Ｒ１と半波整流電圧制限用ツェナーダイオードＤ１の直列回路を全波整流回路に接続し、
さらに、上記の抵抗Ｒ１とツェナーダイオードＤ１とを上記待機信号フィードバック用フォトカプラＰＣ２のトランジスタのコレクタに接続し、
出力電圧検出信号フィードバック用フォトカプラＰＣ１のダイオードと出力電圧検出用シャントレギュレータＩＣ２の直列回路と、待機信号フィードバック用フォトカプラＰＣ２のダイオードと待機信号受信用ＮＰＮトランジスタＱ３の直列回路とを、各々、コンバータトランスの２次側の出力平滑用コンデンサに並列接続してなることを特徴とするスイッチング電源である。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、本発明による実施形態が適用されるスイッチング電源の一例である。
この回路は、フライバックコンバータと呼ばれるものであり、Ｔは、１次側に蓄積されたエネルギーを２次側へ伝達するためのコンバータトランス、Ｑ１は、スイッチング素子であるＦＥＴ、Ｃ１は、電源入力平滑用コンデンサ、Ｃ２は、２次側出力平滑用コンデンサであり、ＩＣ１は、電流制御用ＩＣ、ＩＣ２は、出力電圧検出用シャントレギュレータであり、ＰＣ１は、２次側回路に電圧を安定供給するための信号を１次側にフィードバックする出力電圧検出信号フィードバック用フォトカプラ、Ｑ３は、待機信号を受信するＮＰＮトランジスタであり、ＰＣ２は、Ｑ３で受信した待機信号を１次側にフィードバックする待機信号フィードバック用フォトカプラ、Ｑ２は、電源オン／オフ用ＮＰＮトランジスタである。
【０００６】
出力電圧が上昇すると、出力電圧検出用のＩＣ２に接続された出力電圧検出信号フィードバック用フォトカプラＰＣ１のダイオードに流れる電流が増加して、該フォトカプラＰＣ１のトランジスタが接続されている電源制御用のＩＣ１のフィードバック端子ＦＢの電圧が低下し、低下量に応じて一定周波数で動作しているスイッチング素子Ｑ１のオフ時間デューティが大きくなり、出力電圧を安定供給することができる。
【０００７】
待機信号受信用ＮＰＮトランジスタＱ３のベースに負荷側から待機信号電圧（Ｈレベル）が印加されると、該トランジスタＱ３がオンし、待機信号フィードバック用フォトカプラＰＣ２の２次側のダイオードに電流が流れ、該フォトカプラの１次側のトランジスタがオンする。
一方、１次側の全波整流回路からの半波整流電圧を半波電流制限用抵抗Ｒ１で取出し、待機信号フィードバック用フォトカプラＰＣ２の１次側のトランジスタを通じて、電源オン／オフ制御用ＮＰＮトランジスタＱ２のベースに半波整流電圧が印加され、半波整流電圧が発生している間のみ上記トランジスタＱ２がオンする。
これにより、出力電圧検出用シャントレギュレータＩＣ２の動作に関係なく、電流制御用のＩＣ１のフィードバック端子電圧が、電源オン／オフ制御用ＮＰＮトランジスタＱ２によって半波整流電圧に同期してＬレベルとなり、Ｌレベルの間だけ電源が動作停止し、スイッチング素子Ｑ１がオフする。
【０００８】
上記スイッチング素子Ｑ１がオフしている間は、負荷が待機状態にあることから、スイッチング電源の出力電流を小さくすることができ、出力電流は出力平滑用コンデンサＣ２に充電されている電荷を放電することにより補うことができる。
また、１次側のツェナーダイオードＤ１は、負荷側からの待機信号電圧が送信されない時、待機信号フィードバック用フォトカプラＰＣ２のトランジスタに印加される半波整流電圧を制限するためのダイオードである。
【０００９】
図３に、本発明の実施例によるスイッチング電源の動作状態と時間との関係を示す。また、図４に従来例によるものを示す。図３と図４を比較すると明らかなように、待機信号電圧が印加されている間、半波整流電圧に同期してスイッチング素子Ｑ１がオフし、スイッチングロスが半減され、待機電力が低減されている。
また、実施例と従来例とで、待機電力を比較した結果を表１に示す。これより明らかなように、実施例では従来例より約１４％も待機電力を低減することができる。
【００１０】
【表１】
0004386384.tif 000002
【００１１】
【発明の効果】
上記したように、本発明によれば、待機信号フィードバック用フォトカプラの２次側のダイオードからの待機信号電圧を該フォトカプラの１次側のトランジスタで受信し、１次側の全波整流回路から半波電流制限用抵抗と半波整流電圧制限用ツェナーダイオードを介して、待機信号フィードバック用フォトカプラのトランジスタのコレクタに入力した半波整流電圧に同期させて、スイッチング素子をオフすることにより、スイッチングロスが半減し待機電力が低減でき、待機時の省電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるスイッチング電源の回路図である。
【図２】従来のスイッチング電源の回路図である。
【図３】図１のスイッチング電源の動作状態と時間の関係を示した図である。
【図４】図２のスイッチング電源の動作状態と時間の関係を示した図である。
【符号の説明】
Ｑ１  スイッチング素子（ＦＥＴ）
Ｑ２  電源オン／オフ制御用ＮＰＮトランジスタ
Ｑ３  待機信号受信用ＮＰＮトランジスタ
ＩＣ１  電流制御用ＩＣ
ＩＣ２  出力電圧検出用シャントレギュレータ
ＰＣ１  出力電圧検出信号フィードバック用フォトカプラ
ＰＣ２  待機信号フィードバック用フォトカプラ
Ｃ１  平滑用コンデンサ
Ｃ２  平滑用コンデンサ
Ｒ１  半波電流制限用抵抗
Ｔ    コンバータトランス
Ｄ１  半波整流電圧制限用ツェナーダイオード
【図１】
0004386384.tif 000003
【図２】
0004386384.tif 000004
【図３】
0004386384.tif 000005
【図４】
0004386384.tif 000006