(57)【特許請求の範囲】
【請求項１】
誘導性エネルギー蓄積手段（Ｌ）、スイッチング手段（Ｓ１，Ｓ２，Ｓ３）および制御手段（４０）を有するＤＣ／ＤＣアップダウンコンバータ（３０）であって、前記制御手段（４０）が、前記エネルギー蓄積手段（Ｌ）から前記ＤＣ／ＤＣコンバータの出力部に電気的エネルギーを伝達するための前記スイッチング手段（Ｓ１，Ｓ２，Ｓ３）を選択的に動作させるように構成されるＤＣ／ＤＣアップダウンコンバータ（３０）において、前記制御手段（４０）が、ダウン変換モードにおいて電気的エネルギーを前記ＤＣ／ＤＣコンバータの第一の出力部（Ｖout1）に伝達すると共に、アップ変換モードにおいて電気的エネルギーを前記第一の出力部（Ｖout1）から前記ＤＣ／ＤＣコンバータの第二の出力部（Ｖout2）に伝達するための前記スイッチング手段を制御するように構成され、前記ＤＣ／ＤＣアップダウンコンバータ（３０）は、
入力部をなす第一及び第２の入力端子（３１，３２）と、
前記第一の出力部（Ｖout１）をなす第一及び第二の出力端子（３３，３４）と、
前記第二の出力部（Ｖout２）をなす第三及び第四の出力端子（３５，３６）であって、前記第二の入力端子と前記第二の出力端子と前記第四の出力端子（３２，３４，３６）は共に接続されている、出力端子と、
第一及び第二の接続終端を有し、前記第二の接続終端が前記第一の出力端子（３３）に接続されているコイル（L）と、
前記コイルの前記第一の接続終端から前記第二の入力端子（３２）に導通パスを設けるように接続される第一のスイッチング手段（Ｓ１）と、
前記コイルの前記第一の接続終端から前記第三の出力端子（３５）に導通パスを設けるように接続される第二のスイッチング手段（Ｓ２）と、
前記第一の入力端子（３１）から前記コイルの前記第一の接続終端に導通パスを設けるように接続される第三のスイッチング手段（Ｓ３）と、
前記第一のスイッチング手段（Ｓ１）と並列に接続され、前記第四の出力端子（３６）から前記コイルの前記第一の接続終端に導通パスを設ける第一のダイオード手段（Ｄ１）と、
前記第二のスイッチング手段（Ｓ２）と並列に接続され、前記コイルの前記第一の接続終端から前記第三の出力端子（３５）に導通パスを設ける第二のダイオード手段（Ｄ２）と、
前記第一、第二、及び第三のスイッチング手段（Ｓ１，Ｓ２，Ｓ３）を、前記スイッチング手段の閉じられた状態又は導通状態にスイッチングすると共に前記スイッチング手段の開けられた状態又は非導通状態にスイッチングするように構成される制御手段（４０）とを有する、ＤＣ／ＤＣアップダウンコンバータ。
【請求項２】
前記制御手段（４０）は、
前記第三のスイッチング手段（Ｓ３）が導通状態にあると共に前記第一及び第二のスイッチング手段（Ｓ１，Ｓ２）が非導通状態にある第一のフェーズ（Φ０）と、
前記第一のスイッチング手段（Ｓ１）が導通状態にあると共に前記第二及び第三のスイッチング手段が非導通状態にあり、前記コイル（Ｌ）中の電流が前記第一の接続終端から前記第２の終端に向かう方向にある第二のフェーズ（Φ１）と、
前記第一のスイッチング手段（Ｓ１）が導通状態にあると共に前記第二及び第三のスイッチング手段（Ｓ１，Ｓ２）が非導通状態にあり、前記コイル（Ｌ）中の電流の方向が前記第２のフェーズの場合とは逆である第三のフェーズ（Φ２）と、
前記第二のスイッチング手段（S2）が導通状態にあると共に前記第一及び第三のスイッチング手段（Ｓ１，Ｓ３）が非導通状態にある第四のフェーズ（Φ３）と、
前記第一、第二、及び第三のスイッチ（Ｓ１，Ｓ２，Ｓ３）が非導通状態にある第五のフェーズ（Φ４）と、
前記第一、第二、及び第三のスイッチ（Ｓ１，Ｓ２，Ｓ３）が非導通状態にあり、前記コイル内の電流の流れが前記第五のフェーズと比較して逆方向となる第六のフェーズ（Φ５）と、
前記第一、第二、及び第三のスイッチ（Ｓ１，Ｓ２，Ｓ３）が非導通状態にあり、前記コイルを通じて電流が流れない第七のフェーズ（Φ６）とを有する変換サイクルにおいて前記スイッチング手段を制御するように構成される請求項１に記載のＤＣ／ＤＣアップダウンコンバータ。
【請求項３】
前記スイッチング手段（Ｓ１，Ｓ２，Ｓ３）は、半導体スイッチング手段、特にＭＯＳトランジスタ手段を有する請求項１又は２に記載のＤＣ／ＤＣアップダウンコンバータ。
【請求項４】
前記第一及び第二の出力端子との間に接続されるコンデンサと、前記第三及び第四の出力端子との間に接続されるコンデンサとを更に有する請求項１ないし３のいずれかに記載のＤＣ／ＤＣアップダウンコンバータ。
【請求項５】
自身の入力部においてＤＣ入力電圧を受け取るように構成され、
前記制御手段（４０）は、使用中、第一の出力電圧が前記入力電圧よりも小さく、かつ、第二の出力電圧が前記第一の出力電圧よりも大きい関係で、前記ＤＣ／ＤＣコンバータの前記第一の出力部が前記第一の出力電圧を供給すると共に、前記ＤＣ／ＤＣコンバータの前記第二の出力部が前記第二の出力電圧を供給するように、前記入力部から前記エネルギー蓄積手段（Ｌ）に電気的エネルギーを伝達するように構成される、請求項１ないし４のいずれかに記載のＤＣ／ＤＣアップダウンコンバー夕を有する給電手段。
【請求項６】
請求項１ないし５のいずれかに記載のＤＣ／ＤＣアップダウンコンバータを有する携帯型電子器具。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導性エネルギー蓄積手段、スイッチング手段、及び制御手段を有し、前記制御手段が、前記エネルギー蓄積手段から前記ＤＣ／ＤＣコンバータの出力部に電気的エネルギーを伝達するための前記スイッチング手段を選択的に動作させるように構成されるＤＣ／ＤＣアップダウンコンバータに関する。
【０００２】
【従来の技術】
当該種類のＤＣ／ＤＣアップダウンコンバータは、国際特許出願公開第ＷＯ９５／３４１２１号から知られている。
【０００３】
実際には，ＤＣ／ＤＣアップコンバータと比較して、アップダウンコンバータは、アップダウン機能を実現するための二つの更なるスイッチング手段を常に必要としている。このことは三つの大きな不利点を有している。第一に、集積回路のＤＣ／ＤＣコンバータに対してより多くのチップ面積が必要とされる点であり、第二に、全体として前記回路の直列抵抗が増加される点であり、第三に、特に半導体スイッチの場合、より高いスイッチングロスが発生する点である。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、当該不利点を克服するＤＣ／ＤＣアップダウンコンバータを提供することにある。
【０００５】
【課題を解決するための手段】
当該目的は、本発明によって、誘導性エネルギー蓄積手段（Ｌ）、スイッチング手段（Ｓ１，Ｓ２，Ｓ３）および制御手段（４０）を有するＤＣ／ＤＣアップダウンコンバータ（３０）であって、前記制御手段（４０）が、前記エネルギー蓄積手段（Ｌ）から前記ＤＣ／ＤＣコンバータの出力部に電気的エネルギーを伝達するための前記スイッチング手段（Ｓ１，Ｓ２，Ｓ３）を選択的に動作させるように構成されるＤＣ／ＤＣアップダウンコンバータ（３０）において、前記制御手段（４０）が、ダウン変換モードにおいて電気的エネルギーを前記ＤＣ／ＤＣコンバータの第一の出力部（Ｖout1）に伝達すると共に、アップ変換モードにおいて電気的エネルギーを前記第一の出力部（Ｖout1）から前記ＤＣ／ＤＣコンバータの第二の出力部（Ｖout2）に伝達するための前記スイッチング手段を制御するように構成され、前記ＤＣ／ＤＣアップダウンコンバータ（３０）は、
入力部をなす第一及び第２の入力端子（３１，３２）と、
前記第一の出力部（Ｖout１）をなす第一及び第二の出力端子（３３，３４）と、
前記第二の出力部（Ｖout２）をなす第三及び第四の出力端子（３５，３６）であって、前記第二の入力端子と前記第二の出力端子と前記第四の出力端子（３２，３４，３６）は共に接続されている、出力端子と、
第一及び第二の接続終端を有し、前記第二の接続終端が前記第一の出力端子（３３）に接続されているコイル（L）と、
前記コイルの前記第一の接続終端から前記第二の入力端子（３２）に導通パスを設けるように接続される第一のスイッチング手段（Ｓ１）と、
前記コイルの前記第一の接続終端から前記第三の出力端子（３５）に導通パスを設けるように接続される第二のスイッチング手段（Ｓ２）と、
前記第一の入力端子（３１）から前記コイルの前記第一の接続終端に導通パスを設けるように接続される第三のスイッチング手段（Ｓ３）と、
前記第一のスイッチング手段（Ｓ１）と並列に接続され、前記第四の出力端子（３６）から前記コイルの前記第一の接続終端に導通パスを設ける第一のダイオード手段（Ｄ１）と、
前記第二のスイッチング手段（Ｓ２）と並列に接続され、前記コイルの前記第一の接続終端から前記第三の出力端子（３５）に導通パスを設ける第二のダイオード手段（Ｄ２）と、
前記第一、第二、及び第三のスイッチング手段（Ｓ１，Ｓ２，Ｓ３）を、前記スイッチング手段の閉じられた状態又は導通状態にスイッチングすると共に前記スイッチング手段の開けられた状態又は非導通状態にスイッチングするように構成される制御手段（４０）とを有することにより達成される。
【０００６】
本発明によれば、二つの出力部が実現される。第一の出力部はダウン変換モードにおいて動作し、第二の出力部はアップ変換モードにおいて動作する。第二の出力電圧は、第一の出力部からのエネルギーが第二の出力部に伝達される２ステップの変換サイクルにおいて供給される。
【０００８】
従来技術と比較すると、本発明によるＤＣ／ＤＣアップダウンコンバータはスイッチが一つ少ない態様で実現され得るので、集積回路コンバータの場合、チップ面積が節減され、特に半導体スイッチング手段の場合、前記スイッチング手段の導通パスの抵抗はゼロでないためスイッチングロス及び出力部直列抵抗が低減される。
【０００９】
本発明によるＤＣ／ＤＣアップダウンコンバータの好ましい実施例において、七つの異なるフェーズ、すなわち、
第三のスイッチング手段（Ｓ３）が導通状態にあると共に第一及び第二のスイッチング手段（Ｓ１，Ｓ２）が非導通状態にある第一のフェーズ（Φ０）と、
第一のスイッチング手段（Ｓ１）が導通状態にあると共に第二及び第三のスイッチング手段が非導通状態にあり、コイル（Ｌ）中の電流が第一の接続終端から前記第２の終端に向かう方向にある第二のフェーズ（Φ１）と、
第一のスイッチング手段（Ｓ１）が導通状態にあると共に第二及び第三のスイッチング手段（Ｓ１，Ｓ２）が非導通状態にあり、コイル（Ｌ）中の電流の方向が第２のフェーズの場合とは逆である第三のフェーズ（Φ２）と、
第二のスイッチング手段（Ｓ２）が導通状態にあると共に第一及び第三のスイッチング手段（Ｓ１，Ｓ３）が非導通状態にある第四のフェーズ（Φ３）と、
第一、第二、及び第三のスイッチ（Ｓ１，Ｓ２，Ｓ３）が非導通状態にある第五のフェーズ（Φ４）と、
第一、第二、及び第三のスイッチ（Ｓ１，Ｓ２，Ｓ３）が非導通状態にあり、コイル内の電流の流れが第五のフェーズと比較して逆方向となる第六のフェーズ（Φ５）と、
第一、第二、及び第三のスイッチ（Ｓ１，Ｓ２，Ｓ３）が非導通状態にあり、コイルを通じて電流が流れない第七のフェーズ（Φ６）とを有する変換サイクルにおいてスイッチング手段を制御するための制御手段が構成される。
【００１０】
好ましくは、トランジスタの導通又は非導通状態を制御するための制御手段に接続される制御端子（ゲート）を有するＭＯＳ（Ｍｅｔａｌｌｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（金属酸化膜半導体））トランジスタ手段として構成されるスイッチング手段が使用される。
【００１１】
好ましくは、本発明によるＤＣ／ＤＣアップダウンコンバータは、第一及び第二の出力部の出力端子の間に接続される平滑化コンデンサを有する。
【００１２】
本発明は更に、前記入力部においてＤＣ入力電圧Ｖｉｎを受け取るために構成され、前記制御手段が、使用中、Ｖｏｕｔ１＜Ｖｉｎ及びＶｏｕｔ２＞Ｖｏｕｔ１の関係で、前記ＤＣ／ＤＣコンバータの第一の出力部が電圧Ｖｏｕｔ１を供給すると共に前記ＤＣ／ＤＣコンバータの第二の出力部が電圧Ｖｏｕｔ２を供給するように、前記入力部から前記エネルギー蓄積手段に電気的エネルギーを伝達するために構成される、上で開示されているようなＤＣ／ＤＣアップダウンコンバータを有する給電手段にも関する。
【００１３】
本発明によるＤＣ／ＤＣコンバータは、限定されないが電池による給電型器具のような携帯型電子器具において適用される場合特に有利である。
【００１４】
本発明はこの場合添付図面に関連して更に詳細に記載されるであろう。
【００１５】
【発明の実施の形態】
図１は、一つの出力部を有する従来技術のＤＣ／ＤＣアップコンバータ１の基本回路を示している。
【００１６】
コンバータ１は、第一及び第二の接続終端を持つコイルＬの形態をとる誘導性エネルギー蓄積手段を有している。コイルＬの第一の接続終端は、第一の入力端子２に接続されていると共に、コイルＬの第二の接続終端は、第一のスイッチング手段Ｓ１によって第二の入力端子３に接続されている。更に、コイルＬの第二の接続終端は、第二のスイッチング手段Ｓ２によって、第一の出力端子４に接続されている。ダイオードＤは、第二のスイッチング手段Ｓ２と並列に接続され、コイルＬの第二の接続終端から第一の出力端子４へ当該ダイオードＤの順方向で導通パスを設けている。平滑化コンデンサＣは、第一の出力端子４と第二の出力端子５とに接続されている。第二の入力端子３と第二の出力端子５とは、共通の導通パス、例えば、アース又は電子器具の大容量体（ｍａｓｓ）９を通じて、接続されている。
【００１７】
コンバータ１は、入力端子２及び３における入力電圧Ｖｉｎに応じて、出力端子４及び５において、制御又は調整された出力電圧Ｖｏｕｔを供給するように動作する。当該目的に対して、ＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ（パルス周波数変調））及び／又はＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ（パルス幅変調））制御方式によってスイッチング手段Ｓ１及びＳ２を操作するように、コントローラ又は制御手段６が設けられる。この場合、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより高くなる。スイッチング手段Ｓ１及びＳ２の制御については、矢印１１及び１２によって概略的に示されている。制御手段６による出力電圧Ｖｏｕｔの調整については、破線矢印１０によって概略的に示されている。
【００１８】
通常のＰＦＭ動作モードにおいて、第一のフェーズで、スイッチング手段Ｓ１は閉じられて電流導通状態になると共にスイッチング手段Ｓ２は開けられて電流非導通状態になる。当該第一のフェーズの間、電流は、電気的エネルギーを蓄積しているコイルＬのみを通じて流れる。
【００１９】
第一のフェーズに続く第二のフェーズの間、スイッチング手段Ｓ１は開けられると共にスイッチング手段Ｓ２は閉じられる。当該フェーズにおいて、コイルＬ内に蓄積されているエネルギーが出力端子４及び５に供給され、その結果、入力電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔがもたらされる。
【００２０】
調整された出力電圧Ｖｏｕｔが、制御手段６によって制御される設定基準電圧よりも低い電圧にまで一旦低下すると、新たなスイッチングサイクルが開始される。
【００２１】
ＰＷＭモードにおいて、コイル電流Ｉはゼロにならない。同様に、第一のフェーズの間、コイルＬ内にエネルギーが保存又は蓄積されるが、続くＰＷＭスイッチングサイクルの第二のフェーズにおいて、前記保存されたエネルギーは、コンバータ１の出力端子４及び５に伝達される。出力電圧Ｖｏｕｔが前記基準電圧よりも低い電圧にまで低下するとき、常に新たなスイッチングサイクルが開始される。
【００２２】
図２は、アップコンバータ１に基づく、従来技術のＤＣ／ＤＣアップダウンコンバータ２０の実施例の回路図を示している。図１に示されているアップコンバータ１に加えて、アップダウンコンバータ２０は、コイルＬの第一の接続終端を第一の入力端子２に接続する他の第三のスイッチング手段Ｓ３と、コイルＬの第一の接続終端をコンバータ２０の第一の入力端子３に接続している第四のスイッチング手段Ｓ４とを有している。更に、第一のダイオード手段Ｄ１は、第四のスイッチング手段Ｓ４と並列に接続され、第二の出力端子５からコイルＬの第一の接続終端へ順方向で導通パスを設けている。矢印１１、１２、１３、及び１４によって示されているように、スイッチング手段Ｓ１、Ｓ２、Ｓ３、及びＳ４をそれぞれ制御するために、制御手段１５が設けられている。
【００２３】
コンバータ２０の通常の変換サイクルにおいて、第一のフェーズの間、第一のスイッチング手段Ｓ１及び第三のスイッチング手段Ｓ３は導通状態にあると共に第二のスイッチング手段Ｓ２及び第四のスイッチング手段Ｓ４は非導通状態にある。当該第一のフェーズの間、エネルギーはコイルＬ内に保存される。
【００２４】
前記スイッチングサイクルの第二のフェーズにおいて、第一のスイッチング手段Ｓ１及び第四のスイッチング手段Ｓ４は非導通状態にあると共に第二のスイッチング手段Ｓ２及び第三のスイッチング手段Ｓ３は導通状態にある。当該フェーズの間、コイルの電流は安定状態を保持し、エネルギーは出力端子４及び５に伝達され、その結果、出力電圧Ｖｏｕｔがもたらされる。
【００２５】
第三のフェーズにおいて、第一のスイッチング手段Ｓ１及び第三のスイッチング手段Ｓ３は非導通状態にあると共に第二のスイッチング手段Ｓ２及び第四のスイッチング手段Ｓ４は導通状態にある。当該フェーズにおいて、エネルギーが前記出力部に伝達される間、エネルギーが前記入力部から前記コイルに供給されないので、前記コイルの電流は減少する。
【００２６】
コイルＬに供給されるエネルギー量を制御することによって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも高く（すなわちアップ変換モード）なり得るか、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低く（すなわちコンバータ２０のダウン変換モード）なり得る。
【００２７】
図３は、第一及び第二の入力端子３１及び３２によって構成される入力部と、第一及び第二の出力端子３３及び３４によって構成される第一の出力部と、第三及び第四の出力端子３５及び３６によって構成される第二の出力部とを有する、本発明によるＤＣ／ＤＣアップダウンコンバータ３０の好ましい実施例を示している。第二の入力端子３２と、第二及び第四の出力端子３４及び３６とは、アース又は電子器具５０の大容量体３７のような共通の導通パスに接続されている。
【００２８】
本発明によるコンバータ３０も同様に、第一のスイッチング手段Ｓ１を介して第二及び第四の出力端子３４及び３６に接続される第一の接続終端を有するコイルＬの形態のエネルギー蓄積手段を有している。コイルＬの第二の接続終端は、第一の出力端子３３に接続されている。コイルＬの第一の接続終端は、第二のスイッチング手段Ｓ２を介して第三の出力端子３５に接続され、スイッチング手段Ｓ３を介して第一の入力端子３１に接続されている。図２のアップダウンコンバータに関して開示されているように、第一のダイオード手段Ｄ１は、第一のスイッチング手段Ｓ１と並列に接続され、第二のダイオード手段Ｄ２は、第二のスイッチング手段Ｓ２と並列に接続されている。平滑化コンデンサＣ１は出力端子３３と３４との間に接続され、平滑化コンデンサＣ２は出力端子３４と３５との間に接続されている。第二のスイッチング手段Ｓ２は省略可能であり、ＤＣ／ＤＣコンバータの電力変換効率を向上させるために使用されている。
【００２９】
制御手段４０は、破線矢印３８によって概略的に示されている、第一の出力部における出力電圧Ｖｏｕｔ１を調整するように構成されると共に、破線矢印３９によって概略的に示されている、第二の出力部における出力電圧Ｖｏｕｔ２を調整するように構成される。制御手段４０による、第一のスイッチング手段Ｓ１、第二のスイッチング手段Ｓ２、及び第三のスイッチング手段Ｓ３の制御については、矢印４１、４２、及び４３によってそれぞれ概略的に示されている。
【００３０】
本発明によるマルチ出力ＤＣ／ＤＣアップダウンコンバータ３０の動作については、期間ｔに対するコイル電流Ｉが示されている図４に関連して、コイルＬを通じて流れる電流Ｉがゼロになる中断モード（ｄｉｓｃｏｎｔｉｎｕｅ  ｍｏｄｅ）又はＰＦＭモードにおける通常のスイッチングサイクルにおいて最もよく示され得る。通常のスイッチングサイクルは、七つの異なるフェーズを有している。
Φ０：スイッチング手段Ｓ３は導通状態又は閉じられた状態であると共にスイッチング手段Ｓ１及びＳ２は非導通状態又は開けられた状態なので、入力電圧Ｖｉｎを供給している入力電圧源からのエネルギーがコイルＬ内に保存されると共に第一の出力部に伝達され、出力電圧Ｖｏｕｔ１がもたらされる。
Φ１：スイッチング手段Ｓ１は閉じられた状態であると共にスイッチング手段Ｓ２及びＳ３は開けられた状態なので、コイルＬ内のエネルギーが第一の出力部に伝達される。
Φ２：スイッチング手段Ｓ１は閉じられた状態であると共にスイッチング手段Ｓ２及びＳ３は開けられた状態なので、エネルギーが第一の出力部からコイルＬに伝達される。コイルＬ内の電流は、Φ０及びΦ１と比較して逆方向に流れる。
Φ３：スイッチング手段Ｓ２は閉じられた状態であると共にスイッチング手段Ｓ１及びＳ３は開けられた状態なので、コイルＬ及び第一の出力部１からのエネルギーが第二の出力部２に伝達され、その結果、出力電圧Ｖｏｕｔ２がもたらされる。
Φ４：全てのスイッチは開けられた状態なので、コイルＬ内に保持されているエネルギーがダイオードＤ１を介して第一の出力部に伝達される。
Φ５：全てのスイッチは開けられた状態なので、コイルＬ内に保持されているエネルギーが第二の出力部に伝達される。コイルＬ内の電流Ｉの流れは、フェーズΦ４と比較して逆方向に流れる。
Φ６：全てのスイッチは開けられた状態なので、コイルを通じて流れる電流Ｉはゼロである。
【００３１】
制御手段４０が、基準電圧Ｖｒｅｆ１及びＶｒｅｆ２（図示略）と同じであるが、Ｖｏｕｔ１＜Ｖｉｎ及びＶｏｕｔ２＞Ｖｏｕｔ１となるように調整することにより、所望の出力電圧Ｖｏｕｔ１及びＶｏｕｔ２に従って、スイッチング手段Ｓ１、Ｓ２、及びＳ３を制御していることは評価されるであろう。
【００３２】
図２のＤＣ／ＤＣアップダウンコンバータと図３のＤＣ／ＤＣアップダウンコンバータとを比較することによって、本発明によるコンバータ３０は、従来技術のコンバータ２０よりも一つ少ないスイッチで実現されていることが分かり得る。金属酸化膜半導体（ＭＯＳ）トランジスタのような半導体トランジスタスイッチング手段の場合、本発明によるコンバータ３０のスイッチングロス及び全体の直列抵抗が、従来技術のコンバータ２０と比較して低減されていることは評価されるであろう。集積回路コンバータの場合、本発明によるコンバータ３０は、スイッチング手段の数が低減されているため、コンバータ２０と比較してより少ないチップ面積しか必要としていない。
【００３３】
本発明の原理により動作するＤＣ／ＤＣアップダウンコンバータは、携帯型電気器具のような電子器具５０において使用されるか、図３における一点破線ブロック４５によって概略的に示されている別個の電源電圧を形成するように構成されてもよい。
【図面の簡単な説明】
【図１】  従来技術のＤＣ／ＤＣアップコンバータの回路図を示す。
【図２】  従来技術のＤＣ／ＤＣアップダウンコンバータの回路図を示す。
【図３】  本発明によるＤＣ／ＤＣアップダウンコンバータの回路図を示す。
【図４】  図２において示されているＤＣ／ＤＣアップダウンコンバータにおけるコイル電流をグラフ表示で示す。
【図１】
0004216599.tif 000002
【図２】
0004216599.tif 000003
【図３】
0004216599.tif 000004
【図４】
0004216599.tif 000005