(57)【特許請求の範囲】
【請求項１】
スタンダードセルを用い自動配置配線で多層プロセスにより形成された半導体集積回路装置において、各スタンダードセルの最上層メタルまたはその１層下のメタルがセルの略全面に設けられ、前記最上層メタルまたは前記最上層メタルとその１層下のメタルを電源配線として用い且つ前記メタルとスタンダードセルの電源線路が接続された電源供給用スタンダードセルを備えることを特徴とする半導体集積回路装置。
【請求項２】
通常機能のスタンダードセルは前記電源線路との接続関係を持たない最上層メタルまたは前記最上層メタルとその１層下のメタルを備えることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記電源供給スタンダードセルは、内部にトランジスタ機能素子を備えることを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項４】
前記スタンダードセルの前記電源線路との接続関係を持たない最上層メタルまたは前記最上層メタルとその１層下のメタルにスロットを設けたことを特徴とする請求項２に記載の半導体集積回路装置。
【請求項５】
請求項１の電源供給用スタンダードセルをチップ内部に少なくとも１つ配置し、その電源供給用スタンダードセルが接続される前記最上層メタルまたは前記最上層メタルとその１層下のメタルを電源配線として使用することを特徴とする半導体集積回路装置。
【請求項６】
前記電源供給スタンダードセルを消費電力の大きなセル近傍に配置することを特徴とする請求項１または請求項３もしくは請求項５のいずれかに記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
この発明は、複数の配線層が設けられた半導体集積回路装置に関し、スタンダードセルを用いた半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
大規模なＬＳＩを設計する方法としては、スタンダードセル方式と呼ばれる設計方式が用いられている。このスタンダードセル方式は、セルと呼ばれる回路を幾つか用意し、これらを組み合わせてＬＳＩを構成するものである。
【０００３】
スタンダードセル方式を用いたレイアウト配線工程は、ソフトウェアを用いた自動配置配線で行う事が可能である。
【０００４】
図１に、スタンダードセルを用いた従来のフロアプランの一例を示す。図１は、スタンダードセルを用いた半導体集積回路装置の平面図であり、この半導体集積回路装置はチップ１内にスタンダードセル領域１１と２つのマクロセル１２を備えている。
【０００５】
従来のフロアプランの手法では、
▲１▼スタンダードセルおよびマクロセルを配置する。
▲２▼電源メタルを配線する。
▲３▼信号線を配線する。
の大きく３ステップで行われる。このような手法をツールにて行うことを自動配置配線という。
【０００６】
図１においては、左上にスタンダードセルが配置される領域１１を示している。電源配線２１、２２は、スタンダードセル領域１１およびマクロセル領域１２を取り囲むように配線される。図において、２１は、電源（Ｐｏｗｅｒ）配線、２２は、接地（Ｇｒｏｕｎｄ）配線を示している。
【０００７】
図４にスタンダードセル（機能）の基本的な構造を示す。図４は、図５の回路図に示すインバータを構成したスタンダードセル３のパターン図である。このスタンダードセル３は、入出力端子３ａ、３ｂを備えると共に、電源（Ｐｏｗｅｒ）２１、接地（Ｇｒｏｕｎｄ）２２のメタル（ｍｅｔａｌ）を備える。この電源（Ｐｏｗｅｒ）２１、接地（Ｇｒｏｕｎｄ）２２のメタルは、第１層のメタル（ｍｅｔａｌ１）で構成されている。以下、単に、電源（ＰＧ）という場合には、これら２つの配線、電源（Ｐ）２１、接地（Ｇ）２２を含めていうことにする。
【０００８】
図４に示すように、スタンダードセル３は、下層付近のメタルで電源（ＰＧ）配線がなされている。このようなスタンダードセル３を用い、上層付近のメタルをチップの幹線的な電源（ＰＧ）配線に使用する場合につき説明する。図２は、電源（ＰＧ）配線として上層メタルを使用した一例を示す半導体集積回路装置の平面図、図３は、図２のＡ部分の拡大図である。
【０００９】
図２に示すように、上層付近のメタルをチップの幹線的な電源（ＰＧ）配線２１、２２に使用するとスタンダードセル領域１１内の電源配線との接続において、メタル層の乗り換えが発生する。図３の拡大図に示すように、スタンダードセル領域１１内の電源配線２１’、２２’と幹線的な電源（ＰＧ）配線２１、２２とを接続するために、ビアホールを介してメタル層の乗り換えが発生する。
【００１０】
一方で、信号配線は、主に下層〜中層のメタル層を使用するため、信号線の配線前に配線する電源配線が信号配線の妨げとなる。このため、上層メタルを電源配線として使用することが出来ないか、使用するにしても十分な検討が必要となってくる。
【００１１】
【発明が解決しようとする課題】
上記したように、上層メタルを電源配線として使用するには、マクロブロックの編集や配線経路の見積等、フロアプラン時に多大な時間と労力を要するとともに見積もりの間違い等のリスクも生じるという問題がある。
【００１２】
また、微細プロセスによる高集積化が進む中で、電源電圧の供給が不足する電圧降下がますます問題となっている。電圧降下は、電源配線の抵抗に大きく依存するため、今後も深刻な問題となる。
【００１３】
さらに、電源配線の配線幅は、半導体集積回路の高集積化に多大な影響を与えるが、電圧降下を起こり難くするためには、電源配線の配線幅を最適に設定する必要がある。電源配線の配線幅を最適に設定するには正確な解析が必要となってくるが、半導体装置の高集積化のための多層メタル化がますます進む中、電源配線の最適な配線幅を決定することは困難となってきている。
【００１４】
一方、電力解析に対し不具合があった場合は、電源配線をセル配置前にしか行えないためフロアプランから再度やり直さなさなければいけないか、または大幅な修正が必要となるため、最終的な解析で不具合があると作業工期が非常に長くなる。また、このように工期が長くなるのを避けるため、不具合が出ないようフロアプランで過剰な電源配線を行うことになり、チップサイズの増大を引き起こす可能性が高い。
【００１５】
電源配線に関し、色々な提案がなされている。例えば、特開平０５−０４７９３０号公報には、スタンダードセルを縮小し、電源安定化を図った半導体装置が提案されている。この装置は、スタンダードセル内に電源（ＰＧ）を持たず、セル配置後に、セルの外に設けた電源線路（Ｒａｉｌ）と接続することを特徴とするものである。
【００１６】
この装置においては、スタンダードセル内に電源（ＰＧ）を持たないので、セル内部に電源Ｒａｉｌを持つ構成には適用できない。また、電源（ＰＧ）を配線するためレイアウトの自由度が低くなる。
【００１７】
特開平０５−０４７９３１号公報には、スタンダードセルの配置が疎となるレイアウト外側に向かうにつれ電源配線を太くするように構成した半導体装置が開示されている。しかし、この半導体装置においては、上層メタルを電源配線として使用する構成のものではない。また、電源を太くする場所がレイアウトの外側であるため、十分な電圧降下対策となり得ない。
【００１８】
この発明は、上述した従来の問題点を解決するためになされたものにして、複数メタルプロセスにおいて、上層メタルを信号用配線の妨げになり難いようにして、電源線路として用いることができる半導体集積回路を提供することを目的とするものである。
【００１９】
【課題を解決するための手段】
この発明は、スタンダードセルを用い自動配置配線で多層プロセスにより形成された半導体集積回路装置において、各スタンダードセルの最上層メタルまたは前記最上層メタルとその１層下のメタルがセルの略全面に設けられ、前記最上層メタルまたはその１層下のメタルを電源配線として用い且つ前記メタルとスタンダードセルの電源線路が接続された電源供給用スタンダードセルを備えることを特徴とする。
【００２０】
通常機能のスタンダードセルは前記電源線路との接続関係を持たない最上層メタルまたは前記最上層メタルとその１層下のメタルを備えるように構成する。
【００２１】
上記したように、電源供給スタンダードセルをスタンダードセルとすることで、従来のフローへの適用が容易に行える。電源供給スタンダードセルの作成を行えば、あとは通常どおりの自動配置配線を行えば良い。
【００２２】
また、前記電源供給スタンダードセルは、内部にトランジスタ機能素子を備えるように構成すればよい。
【００２３】
スタンダードセルの横に電源供給用の領域を隣接させて内部にトランジスタ機能素子を備えるように構成すれば、配置領域が増えるものの、電源との十分な接続があるため、セルの機能を保証できる。
【００２４】
また、通常のスタンダードセルに電源供給専用のスタンダードセルを用いることで、電源供給スタンダードセルの配置領域を設けなくても良くなり、チップサイズの増大をまねくことなく電源供給スタンダードセルの適用を行うことが出来る。
【００２６】
この発明は、前記スタンダードセルの前記電源線路との接続関係を持たない最上層メタルまたは前記最上層メタルとその１層下のメタルにスロットを設けたことを特徴とする。
【００２７】
上記のような構造とすることにより、スタンダードセルを配置しただけでスロットが発生し、メタルのストレス対策となる。このような構造は、デザインルールに定義されているが、この発明では、スタンダードセル領域において自動的にデザインルールを満たした構造となる。
【００２５】
上記した各電源供給スタンダードセルを状況に応じて選択的に活用すればよい。
【００２８】
また、この発明は、請求項１の電源供給用スタンダードセルをチップ内部に少なくとも１つ配置し、その電源供給用スタンダードセルが接続される最上層メタルまたは前記最上層メタルとその１層下のメタルを電源配線として使用するように構成すればよい。
【００２９】
上記のように構成することで、電源ストラップレスなレイアウトが可能となり、電源ストラップを引く手間が要らない。
【００３０】
当然、電源ストラップがないので電源ストラップを適切な幅にするための見積等の検討時間が必要なくなる。
【００３１】
また、この発明は、前記電源供給スタンダードセルを消費電力の大きなセル近傍に配置するように構成すればよい。
【００３２】
上記のように、消費電力の大きなセルの近傍に電源供給スタンダードセルを配置することにより、セルの性能を保証できる。
【００３３】
また、従来のスタンダードセル（機能）内に電源供給されるような構造とすると、そのスタンダードセルの機能を保証できる。
【００３６】
【発明の実施の形態】
以下、この発明の実施形態につき図面を参照して説明する。なお、従来例と同一部分には、同一符号を付す。
【００３７】
この発明の実施形態は、最上層メタル（ｎ）をＰｏｗｅｒ配線、最上層から１層下の配線メタル（ｎ−１）をＧｒｏｕｎｄ配線とする時の例を用いて説明する。また、この例では、ｎ＝６の６層の多層配線を示している。
【００３８】
図６に、この発明に用いられる電源供給用スタンダードセルを示す。
【００３９】
この電源供給用スタンダードセル４は、最上層メタルにＰｏｗｅｒ配線線路（Ｐｏｗｅｒ Ｒａｉｌ）２１、最上層から１層下の配線メタル（ｎ−１）にＧｒｏｕｎｄ配線線路（Ｇｒｏｕｎｄ Ｒａｉｌ２）２２が接続される。なお、図６において、４１は、コンタクトホール、４２は、拡散領域、４３はウェルを示している。
【００４０】
そして、図６（ａ）に示すように、スタンダードセルの両端に位置するＰｏｗｅｒおよびＧｒｏｕｎｄ  Ｒａｉｌ（ｍｅｔａｌ１）のメタル下にそれぞれ拡散４２を配置し、コンタクトホール４１を介して最上層メタルと最上層から１層下の配線メタルにそれぞれ接続する。同図（ｂ）は、Ｐｏｗｅｒ供給用スタンダードセルを、（ｃ）はＧｒｏｕｎｄ供給用スタンダードセルを示している。
【００４１】
図６（ｂ）及び（ｃ）に示すように、Ｇｒｏｕｎｄメタル２２は拡散４２を介して基板に接続され、Ｐｏｗｅｒメタル２１は拡散４２を介してウェル４３に接続される。両拡散４２、４２にて、基板、ウェル４３の電位を確保できる。
【００４２】
図６（ｂ）に示す電源供給スタンダードセル４では、基本的なスタンダードセル（機能）のＰｏｗｅｒ  Ｒａｉｌ（ｍｅｔａｌ１）とつながるメタルが最上層まで接続されている。
【００４３】
図６（ｂ）に示すように、Ｐｏｗｅｒ供給スタンダードセル４は、スタンダードセルの１層目のＧｒｏｕｎｄ  Ｒａｉｌ（ｍｅｔａｌ１）から、１層のビア（ｖｉａ１）、２層目のメタル（ｍｅｔａｌ２）、２層のビア（ｖｉａ２）、３層目のメタル（ｍｅｔａｌ３）、３層目のビア（ｖｉａ３）から、最上層から１層下の配線メタル（ｍｅｔａｌ（ｎ−１））、最上層から１層下のビア（ｖｉａ（ｎ−１））を介して最上層メタルｎに接続される。
【００４４】
この時、最上層から１層下の配線メタルは、Ｇｒｏｕｎｄ配線として使用されるため、図６（ｂ）に示すように、他のスタンダードセルが隣に配置されても接続関係を持たないようスタンダードセル周囲から離すように配線している（図６（ｂ）のａ部分）。
【００４５】
図６（ｃ）に示すＧｒｏｕｎｄ供給スタンダードセルは、スタンダードセルのＧｒｏｕｎｄ  Ｒａｉｌ（通常  ｍｅｔａｌ１）から、１層のビア（ｖｉａ１）、２層目のメタル（ｍｅｔａｌ２）、２層のビア（ｖｉａ２）、３層目のメタル（ｍｅｔａｌ３）、３層目のビア（ｖｉａ３）から、最上層から２層下の配線メタル（ｍｅｔａｌ（ｎ−２））、最上層から２層下のビア（ｖｉａ（ｎ−２））を介して最上層から１層したのメタルｎ−１まで接続されている。
【００４６】
また、この時、電源供給スタンダードセル４内にトランジスタ（機能）を含むかどうかは、その使用用途に合わせる。
【００４７】
図７及び図８に電源供給スタンダードセル４内にトランジスタ（機能）を持たせたときの例を示す。図７は、トランジスタ配置部３とは別に上層電源配線と接続される領域４ａを備えて構成している。
【００４８】
図７に示すようなスタンダードセルを配置することで配置領域が増えるものの、電源との十分な接続があるため、セルの機能を保証できる。
【００４９】
図８は、Ｐｏｗｅｒ Ｒａｉｌ部２１またはＧｒｏｕｎｄ Ｒａｉｌ部２２と同じ配線幅で、メタル２３〜２６を積み上げた構造となっている。最上層メタル２７がＭＥＴＡＬ６、最上層から１層下のメタル２６がＭＥＴＡＬ５の例を示している。図８に示すように、ＭＥＴＡＬ６は、セルの全面に設けられている。そして、上記したように、最上層から１層下の配線メタルは、Ｇｒｏｕｎｄ配線として使用されるため、この図８に示す例においても、他のスタンダードセルが隣に配置されても接続関係を持たないようスタンダードセル周囲から図のａで示すように、離して配線している。
【００５０】
また、図８に示すようなスタンダードセルを用いることで、電源供給スタンダードセルの配置領域を設けなくてもいいのでチップサイズの増大をまねくことなく電源供給スタンダードセルの適用を行うことが出来る。
【００５１】
図９に、この発明に用いられる通常のスタンダードセル機能を有するセルの一例を示す。
【００５２】
通常のスタンダードセルは、図９に示すように、スタンダードセル内ではどこにも接続されていない最上層付近メタル（最上層メタル２７、最上層から１層下（最上層−１メタル）２６）を備える。図９に示すように、最上層メタル２７、最上層から１層下（最上層−１メタル）２６は、セルの全面に設けられている。
【００５３】
図１０に、この発明に用いられる通常のスタンダードセル機能を有するセルの他の例を示す。この図１０に示す例は、電源配線に用いる配線に、スロット２６ｂ、２７ｂを持つ構造としている。
【００５４】
図１０に示すような構造とすることにより、スタンダードセルを配置しただけでスロットが発生し、メタルのストレス対策となる。このような構造は、デザインルールに定義されているが、この発明では、スタンダードセル領域において自動的にデザインルールを満たした構造となる。
【００５５】
また、デザインルール違反とならないようスタンダードセルが配置されていないところを埋めるフィラーセル（フィードセルともいう。）に対しても、同様にどこにも接続されない最上層付近メタル（最上層メタル、最上層−１）メタルを持つ構造となる。
【００５６】
図１１及び図１２にこの発明のスタンダードセルを用いた基本的な実施形態をを示す。図１２は、チップ概略を示す平面図、図１３は、図１２のＡで囲んだ領域の拡大図である。チップ１の構成は、上記した図１に示す構成と同様の構成であり、図１に示したフロアプランの例に対し、スタンダードセル領域にこの発明を適用したものである。
【００５７】
この図１１及び図１２に示すものは、スタンダードセル領域１１に対して、ＰｏｗｅｒおよびＧｒｏｕｎｄ供給スタンダードセル４ａを各１セルずつ配置した例を示す。
【００５８】
スタンダードセル領域１１は、スタンダードセル（機能）と電源供給スタンダードセルおよびフィラーセル（フィードセルともいう。）が配置されたことにより、それらに設定された最上層メタルと最上層−１メタルにより、スタンダードセル領域１１の全体が最上層メタル２７と最上層−１メタル２６で配線される。図１１においては、図を簡易に記載するために、最上層メタル２７と最上層−１メタル２６は便宜上省略している。
【００５９】
図１１で電源ＩＯから電源供給スタンダードセルまでの経路を比較すると、従来のチップでは、もっとも近い経路は経路１（実線）であり、この発明では経路２（点線）である。従来のチップとこの発明のチップを比較すると、この発明の経路２（点線）の方が従来の経路（実線）よりも近くなる。
【００６０】
図１２の拡大図に示すように、Ｐｏｗｅｒ供給スタンダードセルのＰｏｗｅｒＲａｉｌ（ｍｅｔａｌ１）２１は、接続領域２１ａを介してスタンダードセル領域１１全体に配線されたＰｏｗｅｒ供給配線（最上層メタル）２７と接続される。また、Ｇｒｏｕｎｄ供給スタンダードセルのＧｒｏｕｎｄ−Ｒａｉｌ（ｍｅｔａｌ１）２２は、接続領域２２ａを介してスタンダードセル領域１１全体に配線された最上層メタルから１層下の最上層−１メタル２６に接続される。
【００６１】
また、スタンダード領域１１以外の部分に関しては、自動配置配線後、マニュアルにて最上層メタル２７と最上層−１メタル２６を追加し、電源ＩＯセルの入出力部を任意のメタル（最上層メタル、最上層−１メタル）と接続する。この時、マクロセル内には最上層及び最上層−１メタルを持たないように構成している。
【００６２】
上記したように、電源幅に関してもこの発明では、チップ（ＣＨＩＰ）全域に電源配線（本実施形態では、ｍｅｔａｌ５、ｍｅｔａｌ６）がなされており、単層では抵抗最小であり、電源供給スタンダードセルまでの電圧降下の影響を軽減できる。
【００６３】
上記したＰｏｗｅｒおよびＧｒｏｕｎｄ供給スタンダードセル４ａは、例えば、電圧降下を考慮したり、セルとしてサイズの大きいもの側などに挿入すれば良い。
【００６４】
また、上記実施形態では、最上層−１メタル２６でチップのＩＯセル以外の全面を覆うことで、ノイズカットの効果も得られる。
【００６５】
図１３にこの発明のスタンダードセルを用いた第２の実施形態を示す。図１３は、チップ概略を示す平面図である。図１３において、白丸で示しているセルがＰｏｗｅｒ供給スタンダードセル４１、白三角で示しているセルがＧｒｏｕｎｄ供給スタンダードセルである。
【００６６】
電源（ＰＧ）供給スタンダードセル４１、４２を図１３の様に配置する。この時、スタンダードセル領域に対しても最上層メタル２７、最上層−１メタル２６をＩＯセル領域３０、３１を除くチップ全体に配線する。図１３においては、図を簡易に記載するために、最上層メタルと最上層−１メタルは便宜上省略している。
【００６７】
なお、ＩＯセル領域３０は、Ｐｏｗｅｒ用、ＩＯセル領域３１は、Ｇｒｏｕｎｄ用のセル領域である。
【００６８】
所定の幅となるように、スタンダードセルを複数個ならべるように配置するかまたは、サイズの大きな電源供給スタンダードセルを配置している。また、ハードマクロセル１２、１２のＰｏｗｅｒ・Ｇｒｏｕｎｄ供給源に電源供給スタンダードセル４１、４２を配置している。
【００６９】
上記のように構成することで、従来のチップ（図１）に比べ、電源供給量を減らすことなく図１３の点線部の幹線となる電源配線領域は縮小が可能となる。これにより、以下の図１４の実施形態に示すのように、品質を落とさず、チップサイズの最小化が図れる。
【００７０】
図１４に、この発明のスタンダードセルを用いた第３の実施形態を示す。この第３の実施形態は、図１３に示す第２の実施形態から幹線となる電源配線を取り除いた例である。この図１４に示すものは、スタンダードセル領域１１、マクロセル領域１２に対しても最上層メタル２７、最上層−１メタル２６をＩＯセル領域３０、３１を除くチップ全体に配線している。このため、幹線となる電源配線を取り除いても、電源の供給は十分行える。
【００７１】
なお、この図１４においては、図を簡易に記載するために、最上層メタルと最上層−１メタルは便宜上省略している。
【００７２】
図１５に、この発明のスタンダードセルを用いた第４の実施形態を示す。図１５に示す第４の実施形態は、図１４に示す第３の実施形態に更に、スタンダードセル配置領域１１において、スタンダードセル領域のストラップの代わりに電源供給スタンダードセルを複数個配置したものである。
【００７３】
この発明を用いれば、図１５に示すように、な電源ストラップレスなレイアウトが可能となり、電源ストラップを引く手間が要らない。
【００７４】
当然、電源ストラップがないので電源ストラップを適切な幅にするための見積等の検討時間が必要なくなる。
【００７５】
この図１５に示すものは、スタンダードセル領域１１、マクロセル領域１２に対しても最上層メタル２７、最上層−１メタル２６をＩＯセル領域を除くチップ全体に配線している。このため、幹線となる電源配線を取り除いても、電源の供給は十分行える。
【００７６】
なお、この図１５においては、図を簡易に記載するために、最上層メタルと最上層−１メタルは便宜上省略している。
【００７７】
図１６及び図１７に、この発明のスタンダードセルを用いた第４の実施形態の変形例を示す。図１６及び図１７に示す実施形態は、中央部分のＡで囲む領域に消費電力の多いセル３’が配置される。そして、図１７の拡大図に示すように、このセル隣接するように、電源供給スタンダードセル４１（４２）を配置する。
【００７８】
上記のように、消費電力の大きなセルの近傍に電源供給スタンダードセルを配置することにより、セルの性能を保証できる。
【００７９】
また、図７のように従来のスタンダードセル（機能）内に電源供給されるような構造とすると、そのスタンダードセルの機能を保証できる。
【００８０】
この図１６に示すものは、スタンダードセル領域１１、マクロセル領域１２に対しても最上層メタル２７、最上層−１メタル２６をＩＯセル領域３０、３１を除くチップ全体に配線している。このため、幹線となる電源配線を取り除いても、電源の供給は十分行える。
【００８１】
なお、この図１６においても、図を簡易に記載するために、最上層メタルと最上層−１メタルは便宜上省略している。
【００８２】
上記した実施形態では、標準的なフローにて説明したが、チップの電流解析後に、電源が弱いと思われるところに対して、この発明の電源供給スタンダードセルを配置し改善することも可能である。このように、レイアウト完成後でも容易に挿入配置し改善できるため、電力解析に見つかった不具合等に、作成したレイアウトを使って性能改善を行える。
【００８３】
また、この実施形態のように最上層と（最上層−１）のメタルをＰｏｗｅｒおよびＧｒｏｕｎｄメタルとして使用する方が効果は高いが、最上層のみ電源配線として使用するケースもある。
【００８４】
【発明の効果】
以上説明したように、この発明によれば、複数メタルプロセスにおいて、電源線路として上層メタルを信号配線線の妨げになり難いように活用することができる。しかも、電源供給スタンダードセルを追加するだけで容易に従来の設計フローに取り込むことができる。また、電源ストラップ等の見積もりの検討が軽減され、工期短縮が可能となる。
【００８５】
また、電源幅に関しても、この発明は、チップ（ＣＨＩＰ）全域に電源配線を配置することができ、単層では抵抗最小であり、電源供給スタンダードセルまでの電圧降下の影響を軽減できる。
【００８６】
また、従来のチップに比べ、電源供給量を減らすことなく幹線となる電源配線領域は縮小が可能となる。
【００８７】
さらに、電源（Ｐ／Ｇ）メタル間の容量により、回路動作時に発生する電源ノイズ及びＥＭＩを防止することができる。又、半導体集積回路外からのノイズに対する耐性も高くなる。
【図面の簡単な説明】
【図１】従来のフロアプランの一例を示す平面図であり、スタンダードセル領域と２つのマクロセルを備えた半導体集積回路装置である。
【図２】従来のフロアプラン時に上層メタルを電源（ＰＧ）配線とした時を示す平面図である。
【図３】図２のＡ部分の拡大図である。
【図４】スタンダードセルとしてインバータ一例を示すパターン図である。
【図５】図４のインバータの等価回路図である。
【図６】この発明の電源供給スタンダードセルの一例を示す平面図であり、（ａ）はＰｏｗｅｒおよびＧｒｏｕｎｄ  Ｒａｉｌ（ｍｅｔａｌ１）の部分、（ｂ）は、Ｐｏｗｅｒ供給用スタンダードセルを、（ｃ）はＧｒｏｕｎｄ供給用スタンダードセルを示している。
【図７】この発明の電源供給スタンダードセルの一例を示す平面図であり、通常のスタンダードセルの横にＰｏｗｅｒまたは、Ｇｒｏｕｎｄ  Ｒａｉｌの領域でのみ上層付近メタルと接続される領域を有するものである。
【図８】この発明の電源供給スタンダードセルの一例を示す分解斜視平面図であり、通常のスタンダードセルにＰｏｗｅｒまたは、Ｇｒｏｕｎｄ  Ｒａｉｌの領域でのみ上層付近メタルと接続される領域を有するものである。
【図９】この発明に用いる通常のスタンダードセル（機能）を示す分解斜視図であり、どこにも接続関係のない上層付近メタルを備えるものである。
【図１０】この発明に用いる通常のスタンダードセル（機能）の他の例を示す分解斜視図であり、どこにも接続関係のない上層付近メタルを備えるものである。
【図１１】図１に示すフロアプランの例に対し、スタンダードセル領域にこの発明を適用した時の例を示す平面図である。
【図１２】図１１のＡで囲む領域の拡大分解斜視図である。
【図１３】この発明の実施形態にかかり、図１２に示すフロアプランで、スタンダードセル領域およびマクロセルに電源を供給する部分に電源供給スタンダードセルを配置した例を示す平面図である。
【図１４】この発明の実施形態にかかり、図１３から幹線となる電源配線領域をなくした例を示す平面図である。
【図１５】この発明の実施形態にかかり、スタンダードセル領域のストラップの代わりに電源供給スタンダードセルを複数個配置した例を示す平面図である。
【図１６】この発明の実施形態にかかり、消費電流の多いスタンダードセルの近傍に電源供給スタンダードセルを配置した例を示す平面図である。
【図１７】図１６のＡで囲む領域の拡大平面図である。
【符号の説明】
１  チップ
３  スタンダードセル
４  電源供給スタンダードセル
２１  Ｐｏｗｅｒ用電源線路
２２  Ｇｒｏｕｎｄ用電源線路
【図１】
0004354126.tif 000002
【図２】
0004354126.tif 000003
【図３】
0004354126.tif 000004
【図４】
0004354126.tif 000005
【図５】
0004354126.tif 000006
【図６】
0004354126.tif 000007
【図７】
0004354126.tif 000008
【図８】
0004354126.tif 000009
【図９】
0004354126.tif 000010
【図１０】
0004354126.tif 000011
【図１１】
0004354126.tif 000012
【図１２】
0004354126.tif 000013
【図１３】
0004354126.tif 000014
【図１４】
0004354126.tif 000015
【図１５】
0004354126.tif 000016
【図１６】
0004354126.tif 000017
【図１７】
0004354126.tif 000018