(57)【特許請求の範囲】
【請求項１】
回路部品の配置配線設計がされた実装面から、上記回路部品の配置領域及び配線領域を除いて、ＥＭＣ対策部品を配置配線することが可能な配置配線可能領域を算出し、ＥＭＣ設計ルールに基づいて上記算出された配置配線可能領域におけるＥＭＣ対策部品の配置配線範囲を算出して該範囲を表示する表示手段と、
上記ＥＭＣ対策部品の上記配置配線範囲において、規則的に配列された格子点を設けて、その各格子点にそれぞれ上記ＥＭＣ対策部品を仮配置配線し、それぞれの当該仮配置配線をＥＭＣ設計ルールに対して評価し、その評価点に基づいて各格子点におけるＥＭＣ対策効果の優劣を評価する評価手段を含む、プリント基板設計装置。
【請求項２】
上記各格子点における評価は、上記ＥＭＣ設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価される請求項１に記載のプリント基板設計装置。
【請求項３】
上記各格子点の位置と、その各格子点における評価点とに基づいて、上記ＥＭＣ対策部品の配置配線範囲におけるＥＭＣ対策効果の優劣の違いと推奨する最良格子点とを等高線表示又はコンター図表示する手段を含む請求項１に記載のプリント基板設計装置。
【請求項４】
上記ＥＭＣ対策部品の上記配置配線範囲を設計者が入力可能な範囲とし、その範囲外には入力できないように制限する手段をさらに含む請求項１に記載のプリント基板設計装置。
【請求項５】
上記ＥＭＣ対策部品の配置配線範囲は、上記ＥＭＣ設計ルールと実装上及び／又は基板製造上の制約事項とに基づいて算出される請求項１に記載のプリント基板設計装置。
【請求項６】
上記回路部品としてＩＣを含み、かつ上記ＥＭＣ対策部品として上記ＩＣの端子に接続されるＩＣ用ＥＭＣ対策部品を含んでおり、そのＩＣ用ＥＭＣ対策部品に関する上記ＥＭＣ設計ルールが上記ＩＣの端子と上記ＥＭＣ対策部品との距離により定められるルールを含む請求項１に記載のプリント基板設計装置。
【請求項７】
上記ＥＭＣ設計ルールは、複数の項目を含み、その各項目に対応してそれぞれ決定されるＥＭＣ対策部品の配置配線範囲の重複部分を上記ＥＭＣ対策部品の配置配線範囲として算出する請求項１に記載のプリント基板設計装置。
【請求項８】
上記複数の項目は、上記ＩＣの端子から上記ＩＣ用ＥＭＣ対策部品までの直線距離に関する項目、及び上記ＩＣの端子から上記ＩＣ用ＥＭＣ対策部品までの配線長に関する項目を含む請求項７記載のプリント基板設計装置。
【請求項９】
上記ＩＣの端子は電源端子であって、上記基板にその電源端子に接続されるビアホールが形成されており、
上記ＥＭＣ設計ルールは、上記ビアホールから上記ＩＣ用ＥＭＣ対策部品までの配線長に関する項目、当該配線長と上記ビアホールから上記電源端子までの配線長との比に関する項目を含む請求項６に記載のプリント基板設計装置。
【請求項１０】
上記請求項１から９のうちのいずれか１つに記載のプリント基板設計装置を備えたＣＡＤシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板設計用のＣＡＤシステム、それに適用可能なプリント基板設計方法、プリント基板設計装置ＥＭＣ設計方法及び装置に関するものである。
【背景技術】
【０００２】
近年の電子機器は小型化、高機能化、デジタル化が進み、これに伴って電子機器から放射される電磁波が他の電子機器に影響を与える不要輻射ノイズも増加しており、これらの不要輻射ノイズを低減する対策の必要度が益々高くなってきているが、小型化とトレードオフの関係があるために、ＥＭＣ設計は年々技術的に困難化してきている。
特に、不要輻射ノイズの発生源となり易いデジタル回路基板については、インダクタンス素子やキャパシタンス素子を用いたＩＣ電源配線の高周波分離や信号配線のストリップ構造化等、様々なノイズ対策設計が検討されている。
【０００３】
特にデジタルＩＣの電源端子とＧＮＤ端子間に挿入するバイパスコンデンサはＩＣのスイッチング動作に伴って発生する電源電圧の高周波変動を蓄えた電荷で補って安定化させるとともに高周波成分をＩＣのＧＮＤ端子へ帰還させて高周波ノイズをＩＣ周辺に閉じ込める役割を果たすため、回路基板の不要輻射ノイズ対策において最も基本的でかつ重要な項目として広く知られており、バイパスコンデンサの配置および配線に関する多くの手法やツールを用いたプリント基板設計装置が提案されている。
【０００４】
例えば、特許文献１では基板を複数の配線領域に分割し、既存の部品や配線の密度が偏らないように平均化し、かつ配線長が最短となるような自動配置配線装置が提案されており、また、特許文献２では部品および配線の投影面積が最小となるような自動配置手法も提案されている。
【０００５】
しかし、これらの設計装置は回路基板の不要輻射ノイズ対策という面では極めて不十分である。何故なら実際の基板設計においてはＩＣとバイパスコンデンサの配置距離や配線距離以外にも、ＩＣの動作周波数、配線層と配線の太さ、コンデンサの容量特性等多くの設計項目についてＥＭＣ低減のために考慮する必要があるからである。
従って、これらの考慮すべき事項をまとめた設計ルールに基づいて設計データを細かくチェックする作業が発生し、この作業が困難かつ膨大な時間を必要とするため限られた設計時間内では十分なＥＭＣ設計が実施出来ないという課題があった。
【０００６】
この改善策として、プリント基板設計に用いるＣＡＤシステムにおいて入力しようとするバイパスコンデンサの配置配線データをリアルタイムにチェックし、許容範囲から外れる場合には画面に警告メッセージを表示して設計者へ改善を促すことでＣＡＤデータを設計ルールで定めた許容範囲に納める方法がある。例えば、図１１はこの従来の方法によるＣＡＤ上の設計フローを示す説明図であって、設計者が仮配置配線した設計データを設計ルールＤＢと部品特性ＤＢに照合して合否判定を行い、不適合の場合には画面に警告メッセージを表示する仕様となっている。
【特許文献１】特開平０５−２０５０１１号公報
【特許文献２】特開２０００−６７０８９号公報
【特許文献３】特開２００１−１２５９４３号公報
【特許文献４】特開２００２−１６３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながらこの方法においても、例えば、バイパスコンデンサの配置位置や配線経路の決定は「設計ルールを遵守する範囲」で人間が無作為に行うため最適設計とすることは困難であり、配置位置や配線経路によってＥＭＣの低減レベルが異なるためパターン設計者の技量によってＥＭＣの設計品質が異なってしまうという課題がある。
すなわち、従来の方法では、バイパスコンデンサ等の配置位置や配線経路を人間が「設計ルールを遵守する範囲」で無作為に決定するため、ＥＭＣ設計品質がパターン設計者に依存し設計品質にばらつきを生じやすいという問題があった。
【０００８】
そこで、本発明は、パターン設計者による設計品質格差のないプリント基板設計が可能なプリント基板設計装置及びＣＡＤシステムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
以上の目的を達成するために、本発明に係るプリント基板設計装置は、回路部品の配置配線設計がされた実装面から、上記回路部品の配置領域及び配線領域を除いて、ＥＭＣ対策部品を配置配線することが可能な配置配線可能領域を算出し、ＥＭＣ設計ルールに基づいて上記算出された配置配線可能領域におけるＥＭＣ対策部品の配置配線範囲を算出して該範囲を表示する表示手段と、
上記ＥＭＣ対策部品の上記配置配線範囲において、規則的に配列された格子点を設けて、その各格子点にそれぞれ上記ＥＭＣ対策部品を仮配置配線し、それぞれの当該仮配置配線をＥＭＣ設計ルールに対して評価し、その評価点に基づいて各格子点におけるＥＭＣ対策効果の優劣を評価する評価手段を含む、ことを特徴とする。
また、本発明に係る上記プリント基板設計装置では、上記各格子点における評価を、上記ＥＭＣ設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価するようにしてもよい。
【発明の効果】
【００１０】
以上の本発明に係るプリント基板設計装置によれば、ＥＭＣ設計ルールに基づいてＥＭＣ対策部品の配置配線範囲を算出ているので、例えば、新規バイパスコンデンサ等の配置配線が可能で、かつ設計ルール上の制約事項を満足する領域を、ＣＡＤ画面上に新規入力可能領域として明示することができる。
また、本発明に係る上記プリント基板設計装置において、上記各格子点における評価を、上記余裕度と上記重み量とに基づいて評価するようにすると、上記ＥＭＣ対策部品の最適配置配線を明示できるようになり、設計品質がパターン設計者に依存しない安定したプリント基板のＥＭＣ設計が可能になる。
したがって、本発明によれば、パターン設計者による設計品質格差のないプリント基板設計が可能なプリント基板設計装置及びＣＡＤシステムを提供できる。
【発明を実施するための最良の形態】
【００１１】
実施の形態．
図１は、本発明に係る実施の形態のプリント基板設計方法のフローチャートであり、このフローチャートにしたがってプリント基板設計を行うことにより、設計者に依存することなく最適なＥＭＣ設計が可能となる。
以下、図１のフローチャートに基づいて本実施の形態のプリント基板設計方法について説明する。
【００１２】
ステップＳ１．
実施の形態のプリント基板設計方法において、ステップＳ１では、回路部品情報に基づいて抽出された大規模ＩＣ、中規模ＩＣ、コネクタ（端子）類及びＩＣ周辺回路部品のうち、比較的大きな実装面積を占める大規模ＩＣ等（大型部品）、及び配置位置があらかじめ決められているコネクタ（端子）類（固定部品）の配置を、回路配線及び端子配置情報に基づいて決定する。
【００１３】
ステップＳ２．
次に、ステップＳ２で、中規模ＩＣ（中型部品）及びＩＣ周辺回路部品（小型回路部品）の配置を決定し、それらの配線パターンを決定する。このステップＳ１とステップＳ２により、大規模ＩＣ、中規模ＩＣ、コネクタ（端子）類及びＩＣ周辺回路部品からなる基本構成と基本パターンが決定される。
【００１４】
ステップＳ３．
ステップＳ３で、ステップＳ１とステップＳ２で決定した基本構成と基本パターンを基に、ＥＭＣ対策部品の配置・配線可能領域を算出する。具体的には、ステップＳ１、及びステップＳ２で決定された、大規模ＩＣ、中規模ＩＣ、コネクタ（端子）類及びＩＣ周辺回路部品が閉める領域と配線パターンが形成される領域を除いた領域が、ＥＭＣ対策部品の配置・配線可能領域として算出される。
【００１５】
ステップＳ４．
ステップＳ４では、追加すべきＥＭＣ対策部品を選択する。
【００１６】
ステップＳ５．
ステップＳ５では、信号周波数、電源電圧等の、ＥＭＣ対策部品を配置配線するに当たって必要な回路情報を取得する。
【００１７】
ステップＳ６．
ステップＳ６では、ＥＭＣ設計ルールを参照して、ＥＭＣ対策部品の配置することができる範囲を算出する。
例えば、バイパスコンデンサ９を、ＩＣ１の電源端子３とＧＮＤ端子５の間に挿入する（図２参照）に当たって表１に示すＥＭＣ設計ルールがある場合、ＩＣ１の電源端子３を中心とする半径２０ｍｍの円１６と、ＩＣ１のＧＮＤ端子５を中心とする半径２０ｍｍの円１７の重なった範囲がバイパスコンデンサ９の配置可能範囲（以下、設計ルール基準配置可能範囲という。）として算出される（図３参照）。
【００１８】
ここで、図２はプリント基板上のバイパスコンデンサ９の配置配線前を示す図であって、１はＩＣ、２及び３はＩＣの電源端子、４及び５はＩＣのＧＮＤ端子、６及び７はＩＣ１の信号端子、８はＩＣ１の電源端子２とＧＮＤ端子４間に既に挿入されたバイパスコンデンサ、９はＩＣ１の電源端子３とＧＮＤ端子５間にこれから挿入しようとするバイパスコンデンサ、１０及び１１は電源配線、１２はＧＮＤ配線、１３及び１４はＩＣ１の信号配線、１５は電源配線１１から基板内層にある電源層への接続ビアを示す。なお、ＩＣ１に接続されている上記以外の配線や部品は説明の簡素化のため省略している。
【００１９】
表１．
0004294647.tif 000002
【００２０】
ステップＳ７．
ステップＳ７で、ステップＳ６で算出したＥＭＣ対策部品の設計ルール基準配置・配線可能範囲から実装上又は基板製造上の制約からＥＭＣ対策部品を配置できない範囲を除くことにより、実装及び設計ルール基準配置・配線可能範囲を算出する。
例えば、表２に示す部品の実装上又は基板製造上の制約がある場合、図４に示すように、ステップＳ６で算出した設計ルール基準配置・配線可能範囲から、１９の部号で示すＩＣの端から１０ｍｍ以内の範囲と部品端及び既存配線から０．１ｍｍ以内の範囲が除かれて、実装及び設計ルール基準配置・配線可能範囲２０が算出される。ここで、上記説明において、実装上又は基板製造上の制約と言っているが、実装上及び基板製造上の両方の制約を考慮して制約条件を設定してもよいことはいうまでもない。
【００２１】
表２：実装上又は基板製造上の制約．
0004294647.tif 000003
【００２２】
ステップＳ８．
ステップＳ８で、ステップＳ７で算出した実装及び設計ルール基準配置・配線可能範囲２０において、例えば、格子状に配置候補点２１を設定する（図５）。
この配置候補点２１の間隔は、配置されるＥＭＣ対策部品の寸法及び形状等を考慮して決定される。
【００２３】
ステップＳ９．
ステップＳ９で、ステップＳ８で設定した配置候補点にＥＭＣ対策部品をその中心が候補点に一致するように仮配置して、ＥＭＣ対策部品全体が実装及び設計ルール基準配置・配線可能範囲２０に収まる候補点を抽出し（候補点の絞込み）、絞り込んだ配置候補点の１つにＥＭＣ部品を配置する。
具体的には、図６に示す様に、表２の制約事項である配置角度が０度および９０度の場合についてそれぞれ、候補点２１に配置されたバイパスコンデンサが実装及び設計ルール基準配置・配線可能範囲２０内に収まるか否かを判定して、その範囲２０からバイパスコンデンサがはみ出す候補点を除外することにより配置点２１を絞り込む（図６、図７）。
尚、図６において２２はバイパスコンデンサ９の配置角度９０度とした場合の配置例を示し、図７において２３はバイパスコンデンサ９の配置角度０度とした場合の配置例を示す。
【００２４】
ステップＳ１０．
ステップＳ１０では、ステップＳ９で配置したＥＭＣ対策部品に必要な配線を施す。
【００２５】
ステップＳ１１．
ステップＳ１１では、ステップＳ９で配置したＥＭＣ対策部品の配置マージン量及びステップＳ１０で施した配線の配線マージン量を、設計ルール及び実装上の制約の各項目ごとに算出する。
ここで、マージン量とは、設計ルール及び実装上の制約における余裕度である。
例えば、表１の項目１の配置距離に関して言えば、ＩＣ電源端子とコンデンサ間の間隔が１６ｍｍであったとすると、２０ｍｍ以内という条件に対してマージン量は４ｍｍとなり、表２の項目１の配置禁止範囲に関して言えば、ＩＣ端からＥＭＣ対策部品との距離が１５ｍｍであったとすると、１０ｍｍ以内に配置をしてはいけないという条件に対してマージン量は５ｍｍとなる。
【００２６】
ステップＳ１２．
設計ルール及び実装上の制約の各項目ごとに算出された重みデータと、ステップＳ１１で算出されたマージン量に基づいて、配線の評価点及び配置の評価点を算出する。
例えば、配線の評価点（配線の評価点の総和）は、配線に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられ、配置の評価点（配置の評価点の総和）は配置に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられる。
【００２７】
ステップＳ１３．
ステップＳ１３では、配線（配線パターン設計）を変更して評価を繰り返すか否かを判断し、終了する場合はステップＳ１４に進み、終了しない場合は、ステップＳ１０に戻って、配線パターン設計を変更し、ステップＳ１０からステップＳ１３を繰り返す。
例えば、このステップＳ１０〜ステップＳ１３を繰り返すことにより、仮配置した格子点について全ての可能な配線パターンについて評価して、配線候補の終了とすることができる。
尚、この配線候補の数は、極めて大きな数になる場合があっても有限であることから、全ての配線候補を評価することは可能である。
【００２８】
ステップＳ１４．
ステップＳ１４では、配置を変更して評価を繰り返すか否かを判断し、終了する場合はステップＳ１５に進み、配置を変更して評価を繰り返す場合は、ステップＳ９に戻って、配置点を変更し、ステップＳ１０からステップＳ１４を繰り返す。
ここでは、例えば、全ての格子点についての評価が終了したときに、配線候補が終了したとする。
【００２９】
ステップＳ１５，Ｓ１６．
ステップＳ１５では、評価した配置及び配線案のうちの１つの候補点について表示し、ステップＳ１６でステップＳ１５で表示した配置及び配線案に決定する場合にはＥＭＣ対策部品の配置及び配線設計を完了し、他の候補にする場合には、ステップＳ１５に戻って、評価した別の配置及び配線案を表示し、さらにステップＳ１６で確認する。
例えば、このステップＳ１５，Ｓ１６では、最初に、最も評価点の高い配置及び配線案の第一候補を表示して、その点に決定するか否か確認し、その点に決定する場合はＥＭＣ対策部品の配置及び配線設計を完了する。
また、設計ルール等において考慮されていない事項により、その最適な候補点に設定することに支障があるなどの理由により、その最適候補点に決定しない場合には、ステップＳ１５に戻って、次に評価点の高い第二候補点を表示して、ステップＳ１６で確認する。
さらに、その第二候補点でも支障が有る場合には、さらに、ステップＳ１５及びステップＳ１６を繰り返す。
以上のステップＳ１５及びステップＳ１６を繰り返すことにより、最終的に最適な候補点に決定する。
【００３０】
尚、ステップＳ１５では、例えば、図８に示すように、各候補点の評価点に基づいて、等高線表示して示すようにしてもよい。図８に示す例では、最も評価点の高い第一候補点２５−１を中心として、２番目に評価点の高い２つの第二候補点２５−２を結ぶ等高線、４番目に評価点の高い２つの第四候補点２５−４を結ぶ等高線、・・・が順次描かれて、等高線表示される。尚、第三候補点は、第二候補点２５−２を結ぶ等高線と第四候補点２５−４を結ぶ等高線の間に位置する。
また、配置角度０の場合の等高線表示は、配置角度９０度の場合における図８と同様、図９のように示される。
本発明では、また、等高線に代えて、評価点に応じて色分けして表示するコンター図表示としてもよい。
以上のように、本発明では、各格子点の評価点を基に、最適評価点分布を等高線又はコンター図表示して示すことも可能である。
【００３１】
さらに、前記等高線またはコンター図で示された総合点数の良い位置又は範囲を、特別な制約理由がない（例えば、特別の制約事項の入力が無い場合）限り、例えば、バイパスコンデンサ等のＥＭＣ対策部品の推奨位置として示すようにして、最適位置指示を自動化することもできる。
【００３２】
またさらに、マージン量等に基づいて算出した個々の項目ごとの評価点は、ＥＭＣ対策部品の設計チェック用の情報として保持したり、同種のＥＭＣ対策部品のＥＭＣ設計ルールの更新や重みデータの更新に反映させるように使用することもできる。
【００３３】
以上のように、本発明では、バイパスコンデンサ等のＥＭＣ対策部品のＥＭＣ設計ルールと基板製造上の制約事項を満足する配置配線可能領域内において、最適な配置配線位置を決定することが可能となり、設計品質が設計者に依存しない安定したプリント基板のＥＭＣ設計を実現することが可能となる。
【００３４】
以下、マージン量及び重みデータについてより詳細に説明する。
（重み量）
本実施の形態では、ＥＭＣ対策設計ルールにおける部品配置及び配線に対する各項目ごとに、接続されるＩＣの信号周波数、電流値、過去にその項目に関連してＥＭＣ問題を発生した実績の有無及び基板設計上容易が否かに基づいて、例えば、表２に示すように重み量が決定され、データ化される。
尚、表３において、過去のＥＭＣ問題の発生の有無とは、具体的には例えば、過去に、同一又は類似のＩＣを用いた回路において、ＥＭＣに関する問題が発生したことがある場合等をいう。
また、適用の容易さは、例えば、過去に同じ種類のＩＣにおいて、ＥＭＣ対策部品を用いて対策したことがあるかどうか等をもとに、過去に対策したことがある場合には高いウエイトとする。
【００３５】
表３．
0004294647.tif 000004
【００３６】
（マージン量）
ＥＭＣ設計ルールにおける条件となる合否判定値は、項目ごとに、例えば、３ｍまたは１０ｍ離れた遠方におけるＥＭＩ減衰量（または増加量）を理論計算又は実験で把握することにより決定されるが、この判定値の前後では、例えば図１０に示すように、ＥＭＣ低減効果は変化する。
【００３７】
この図１０に示すように、合否判定値より設計値が小さくなるにしたがってＥＭＣ低減効果が高くなる場合、設計値と合否判定値の間の差（合否判定値−設計値）を、マージン値とする。
また、合否判定値より設計値が大きくなるにしたがってＥＭＣ低減効果が高くなる図１０とは逆の傾向を示す場合には、設計値と合否判定値の間の差（設計値−合否判定値）を、マージン値とする。
【００３８】
（評価点）
上述のようにして求めた重み量とマージン量とに基づいて、各項目の評価点は、例えば、次の式（１）で求められる。
評価点＝基本点（例えば、１０点）×（１＋マージン量／判定値）×重み量…式（１）
ここで、基本点は、１０点に限られるものではないことはいうまでもなく、各評価点及び総評価点が評価を行うにあたって評価しやすい適当な数字になるように設定すればよい。
【００３９】
以上説明した本実施の形態では、従来は、人間が「設計ルールを遵守する範囲」で無作為に決定していたバイパスコンデンサ等の配置配線可能範囲を設計ルールに基づいて自動的に表示することが可能になる。
また、配置配線可能範囲における格子状の配置配線候補位置が設計ルールを満足しているかどうか判定することが可能となり、さらに、図１のフローに示す様に制約事項毎に重み付けをした最適度評価点を算出することにより最適位置の判定も可能となる。
【産業上の利用可能性】
【００４０】
本発明によれば、配置配線可能範囲内における最も優れた配置配線位置を推奨設計案として表示するようにすることで、バイパスコンデンサ等のＥＭＣ対策部品の配置配線設計の自動化を図ることも可能となる上にさらに、ＥＭＣ対策部品以外の部品に関する配置配線設計にも応用が可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る実施の形態のプリント基板設計方法のフローチャート。
【図２】実施の形態におけるＥＭＣ対策部品を配置する前の基板パターンを示す平面図。
【図３】実施の形態における配置領域決定過程を説明するための平面図（１）。
【図４】実施の形態における配置領域決定過程を説明するための平面図（２）。
【図５】実施の形態における配置領域決定過程を説明するための平面図（３）。
【図６】実施の形態における配置領域決定過程を説明するための平面図（４）。
【図７】実施の形態における配置領域決定過程を説明するための平面図（５）。
【図８】実施の形態における最適配置位置表示の一例を示す平面図（配置角度９０度）。
【図９】実施の形態における最適配置位置表示の一例を示す平面図（配置角度０度）。
【図１０】実施の形態における、バイパスコンデンサとＩＣのＧＮＤ端子間配線長に対するＥＭＣ低減効果の一例を示すグラフ。
【図１１】従来の実施例のＥＭＣ対策基板パターン設計方法の一例を示すフローチャート。
【符号の説明】
【００４２】
１        ＩＣ
２〜  ３  電源端子
４〜  ５  ＧＮＤ端子
６〜  ７  信号端子
８〜  ９  バイパスコンデンサ
１０〜１１  電源配線
１２        ＧＮＤ配線
１３〜１４  信号配線
１５        ビア
１６〜１７  ＩＣ端子から半径２０ｍｍの円
１８        円１６と円１７の重なる領域
１９        ＩＣから１０ｍｍの離れた位置を表す線
２０〜２１  配置配線可能領域
２２        バイパスコンデンサの配置限界の輪郭（配置角度９０度）
２３        バイパスコンデンサの配置限界の輪郭（配置角度０度）
２４        等高線
２５−１    最適評価点
【図１】
0004294647.tif 000005
【図２】
0004294647.tif 000006
【図３】
0004294647.tif 000007
【図４】
0004294647.tif 000008
【図５】
0004294647.tif 000009
【図６】
0004294647.tif 000010
【図７】
0004294647.tif 000011
【図８】
0004294647.tif 000012
【図９】
0004294647.tif 000013
【図１０】
0004294647.tif 000014
【図１１】
0004294647.tif 000015