(57)【特許請求の範囲】
【請求項１】
複数のバスと、上記複数のバスに接続され、上記複数のバスの少なくとも一つのバスを介して信号を入力して入力した信号を処理する複数のハードウエア装置とを備えた信号処理システムにおいて、
上記複数のバスは、信号を処理するハードウエア装置同士を縦続接続する信号処理用バスを含み、
上記複数のハードウエア装置の各ハードウエア装置は、
上記入力した信号を処理する信号処理部と、
上記信号処理部が処理した信号に対して、他のハードウエア装置において次に行う処理の内容を設定する信号処理情報を付加して、上記信号処理情報を付加した信号を次に処理する信号データとして生成するデータ付加部と、
上記データ付加部が生成した次に処理する信号データを、他のハードウエア装置に上記信号処理用バスを介して伝送するバスインターフェイス部と
を備え、
上記バスインターフェイス部は、他のハードウエア装置から伝送された上記次に処理する信号データを上記信号処理用バスを介して入力し、
上記各ハードウエア装置は、
上記バスインターフェイス部が他のハードウエア装置から入力した次に処理する信号データを解析して上記信号処理情報を抽出するデータ解析部と、
上記データ解析部が抽出した信号処理情報を入力して、入力した信号処理情報に基づいて上記信号処理部に対して処理の内容を設定する信号処理内容設定部と、
上記信号処理部が処理を開始できるか否かを示す信号処理部の状態情報を設定する信号処理状態設定部と、
上記信号処理状態設定部が設定した上記状態情報を記憶する信号処理状態記憶部とを備え、
上記データ解析部は、上記信号処理状態記憶部が記憶する信号処理部の状態情報が処理を開始できることを示す場合、上記バスインターフェイス部が入力した次に処理する信号データから上記信号処理部が処理する信号を抽出して、抽出した処理する信号を上記信号処理部に伝送し、
上記信号処理部は、上記データ解析部が伝送した処理する信号を上記入力した信号として入力して処理し、
上記データ付加部は、上記バスインターフェイス部が入力した上記次に処理する信号データから上記データ解析部が抽出した上記処理する信号を上記信号処理部が処理した後、その処理した信号を入力して、入力した信号に対して、他のハードウエア装置において次に行う処理の内容を設定する信号処理情報を付加して、上記信号処理情報を付加した信号を次に処理する信号データとして生成する
ことを特徴とする信号処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本システムは、映像、音声などのマルチメディアの信号処理において、時間の制約があり、等時性を要求するストリーム信号の処理装置の構造に関するもので、信号処理が逐次的に行われる信号処理装置に主に用いられ、中央演算処理装置の命令を伝えるシステムバスと、処理する信号を伝送する信号処理用のバスとを効率よく分離するというバス構造の信号処理システムに関する。
【０００２】
【従来の技術】
中央演算処理装置の性能が向上してきたため、映像や音声などマルチメディアの信号処理の分野において、ストリーム信号処理に中央演算処理装置を利用する必要があり、ソフトウエアによるプログラマブルな処理が多くなってきている。従来の中央演算処理装置を有する信号処理システム中の中央演算処理装置のシステムバスは通常一つであり、このシステムバスに信号を処理するハードウエア装置が接続されている。これらのハードウエア装置は信号処理システム外部より信号を入力し、信号の一部処理を行い、共有されたバスを経由して中央演算処理装置によって信号を受け渡されて信号処理を行う。また、信号を処理するハードウエア装置により、処理された信号が外部に出力されるのが一般的である。
【０００３】
上記のような信号を処理するシステムは、処理の命令のためのシステムバスとストリーム信号処理を行うバスとを共有しているため、中央演算処理装置が動作するための命令を伝送するためにバスを使用し、映像や音声などのようなストリーム信号処理を行う場合、非同期なバスアクセスと衝突することによって信号処理の等時性を行うことなどの可能性が高くなり、信号処理の効率を落としていた。
【０００４】
上記の欠点を解消するために、中央演算処理装置として単に命令を伝送するインストラクションバスと処理する信号を伝送するデータバスとをわけるハーバードアーキテクチャもあるが、インストラクションバスは分離できても、データバスの分離はされていないため、バスを有効に使うことができなかった。
【０００５】
【発明が解決しようとする課題】
本発明は、上記した従来の欠点を除くためになされたものであってその目的は、複数のバスを有する中央演算処理装置を含む信号処理システムにおいて、マルチメディアに必要な等時性処理を行い、処理するデータ量がバス上を伝送できるデータ量を上回るバスネックを解消するため、バスのデータ伝送の許容量の幅を改善することである。
【０００６】
また、他の目的は、上記信号処理システムにおいて、ストリーム処理を行うための信号を処理するハードウエア装置の機能を必要に応じて変更し、最適なシステム構成にし、より少ないハードウエア装置で信号処理システムを構成にすることである。
【０００７】
さらに、他の目的は、上記信号システムにおいて、中央演算処理装置の機能を軽減することである。
【０００８】
【課題を解決するための手段】
この発明に係る信号処理システムは、システムバスを含む複数のバスと、システムバス接続された中央演算処理装置と、上記複数のバスに接続され、上記複数のバスの少なくとも一つのバスを介して順次入力した信号を処理する複数のハードウエア装置とを備えたことを特徴とする。
【０００９】
上記ハードウエア装置は、上記複数のバスに接続可能であり、複数のバスに対して信号の入力及び出力を実行するバスインターフェイスと、入力した信号を処理する信号処理部とを備えることを特徴とする。
【００１０】
上記複数のバスは、順次信号を処理するハードウエア装置同士を縦続接続する信号処理用バスを備え、上記バスインターフェイスは、信号処理用バスを介して、処理後の信号を次に信号を処理するハードウエア装置に伝送することを特徴とする。
【００１１】
上記バスインターフェイスは、ハードウエア装置へ信号を入力するバスを選択する入力バスセレクタと、ハードウエア装置で処理された信号を出力するバスを選択する出力バスセレクタと、バスを選択するためのバス制御情報を外部から受信し、上記入力バスセレクタと上記出力バスセレクタが選択するバスを設定及び変更するバス制御部とを備えることを特徴とする。
【００１２】
ハードウエア装置で実施する信号処理の内容は、ハードウエア装置の外部より入力される信号処理情報により設定及び変更され、上記バスインターフェイスは、上記信号処理情報を受信し、信号処理の内容を信号処理部へ通知する信号処理内容設定部を備えることを特徴とする。
【００１３】
中央演算処理装置は、上記バス制御情報をバス制御部へ送信するバス制御情報送信プログラムを記憶する記憶部を備えたことを特徴とする。
【００１４】
上記中央演算処理装置は、上記信号処理情報を上記信号処理内容設定部に送信する信号処理情報送信プログラムを記憶する記憶部を備えたことを特徴とする。
【００１５】
上記中央演算処理装置は、中央演算処理装置が、信号処理を行う信号処理プログラムを記憶する記憶部を備えたことを特徴とする。
【００１６】
上記ハードウエア装置は、上記信号処理部で処理する信号を蓄積するメモリ部を備えたことを特徴とする。
【００１７】
上記ハードウエア装置は、中央演算処理装置を介することなく信号を伝送するデータ伝送装置を備えたことを特徴とする。
【００１８】
上記ハードウエア装置は、プログラム可能な素子であることを特徴とする。
【００１９】
中央演算処理装置は、上記プログラム可能な素子の設定を変更する素子設定プログラムを記憶する記憶部を備え、上記プログラム可能な素子は、上記素子設定をプログラムにより設定変更が可能であることを特徴とする。
【００２０】
少なくとも、上記信号処理情報を含む処理シーケンスデータが処理する信号自体に付加され、上記ハードウエア装置は、信号処理部での信号処理の状態を記憶する信号処理状態記憶部と、上記処理シーケンスデータを解析する処理シーケンスデータ解析部と、上記信号処理状態記憶部に信号処理状態を設定する信号処理状態設定部とを備えたことを特徴とする。
【００２１】
上記処理シーケンスデータ解析部は、処理する信号自体に付加されている上記処理シーケンスデータを解析し、バス制御部及び信号処理内容設定部へ解析した処理シーケンスデータを通知することを特徴とする。
【００２２】
上記信号処理部は、次の段階の信号処理を通知する処理シーケンスデータを処理する信号自体に付加する処理シーケンスデータ設定部を備えたことを特徴とする。
【００２３】
【発明の実施の形態】
実施の形態１．
本発明に係る信号処理システムの実施の形態の一例を、図１に示す。本実施の形態では、信号処理システムは、複数のバス２，３，４と、システムバス２に接続された中央演算処理装置１と、信号を処理する複数のハードウエア装置５，５ｘ，５ｙとから構成されている。
システムバス２は、中央演算処理装置１からの命令を伝送するバスであり、信号処理バス３，４は、信号を処理するためのデータを伝送するバスである。
図２にハードウエア装置５及び中央演算処理装置１のブロック図を示す。
信号を処理するハードウエア装置５は、複数のバスに接続することのできるバスインターフェイス５１と信号を処理する信号処理部５２を有し、バスインターフェイス５１を介して、システムバス２及び信号処理バス３，４に接続されている。また、図１に示したように、信号処理バスを介して複数のハードウエア装置５ｘ，５ｙが縦続接続している。
【００２４】
バスインターフェイス５１は、複数のバス２，３，４に接続可能であり、複数のバスに対して信号の入力及び出力を実行する。
バスインターフェイス５１は、入力バスセレクタ５１３と、出力バスセレクタ５１４と、バス制御部５１１、及び、信号処理内容設定部５１２を有する。また、バス制御部５１１は、バス設定用レジスタ５１１１を有する。
入力バスセレクタ５１３は、ハードウエア装置へ信号を入力するバスを選択する。
出力バスセレクタ５１４は、ハードウエア装置で処理された信号を出力するバスを選択する。
入力バスセレクタ５１３と出力バスセレクタ５１４が選択するバスは、外部より入力されるバス制御情報により設定及び変更される。
バス制御部５１１は、上記バス制御情報により、上記入力バスセレクタ５１３と上記出力バスセレクタ５１４が選択するバスを設定及び変更する。
バス設定用レジスタ５１１１は、入力バスセレクタ５１３及び出力バスセレクタ５１４の設定及び変更を行うためのバス制御情報を記憶するレジスタである。
【００２５】
ハードウエア装置５で実施する信号処理の内容は、ハードウエア装置の外部より入力される信号処理情報により設定及び変更される。
信号処理内容設定部５１２は、上記信号処理情報を受信し、信号処理の内容を信号処理部５２へ通知する。
信号処理部５２は、ハードウエア装置へ入力した信号を処理する。
中央演算処理装置１は、バス設定情報送信プログラムを記憶する記憶部１２と、信号処理情報送信プログラムを記憶する記憶部１３と、信号処理プログラムを記憶する記憶部１４と、素子設定プログラムを記憶する記憶部１５とを有している。
尚、信号処理プログラムを記憶する記憶部１４は、実施の形態２で使用し、素子設定プログラムを記憶する記憶部１５は、実施の形態５で使用する。
【００２６】
本実施の形態は上記のように構成されており、以下にその動作について説明する。
ハードウエア装置５は、信号処理内容設定部５１２で信号処理の内容を設定し、バス制御部５１１で入力バスセレクタ５１３及び出力バスセレクタ５１４を設定後、信号処理部５２が処理開始可能状態になった段階で、外部から入力バスセレクタ５１３を介して入力された信号の処理を開始する。処理した信号は、出力バスセレクタ５１４を介して外部へ出力する。以上が動作の概略である。
以下に、各構成部について動作を説明する。
【００２７】
まず、信号処理部５２の信号処理の内容の設定及び変更の動作について説明する。
ハードウエア装置で実施する信号処理の内容を設定及び変更する信号処理情報は、一例として、中央演算処理装置１からのレジスタの設定や、パラメータによる設定である。
具体的には、中央演算処理装置１は、記憶部１２に備えたバス設定情報送信プログラムにより、システムバス２を介して信号処理内容設定部５１２へ信号処理情報を送信する。信号処理内容設定部５１２は、上記信号処理情報を受信し、解析後、レジスタの設定、または、信号処理の内容を信号処理部５２へ通知を行う。信号処理部５２では、通知された処理内容に処理の内容に合わせたパラメータや、信号処理の条件を設定する。
信号処理の内容は、デコーダやエンコーダであったり、ハフマン復号化、量子化であったりというものである。また、パラメータは、ハフマンコードの係数の設定や量子化の度合いを表わす係数というものである。
このようにして、中央演算処理装置１から、信号処理部５２の処理内容を設定変更することができる。
また、信号処理部５２の信号処理内容の設定及び変更は、中央演算処理装置１からのみでなく、他のハードウエア装置５ｘ，５ｙからでも可能であり、信号処理内容設定部５１２で信号処理情報を送信できる方法であれば、その他の方法でもよい。
【００２８】
次に、バスインターフェイス５１のバス制御部５１１の動作について説明する。
入力バスセレクタ５１３と出力バスセレクタ５１４が選択するバスは、中央演算処理装置１の記憶部１２に備えられたバス制御部送信プログラムが、バス制御部のバス設定用レジスタ５１１１を設定することにより行う。バス設定用レジスタ５１１１が設定により、入力バスセレクタ５１３及び出力バスセレクタ５１４が使用するバスを選択する。
このようにして、中央演算処理装置１により、ハードウエア装置が行う信号処理を設定及び変更することができる。
【００２９】
また、上記バス制御情報送信プログラムは、この実施の形態では、バス設定用レジスタ５１１１の設定によってバス制御が行われているが、バス制御部５１１へパラメータを設定するプログラムであってもよいし、その他の方式で、バス制御部５１１にバス制御情報を伝送するプログラムでもかまわない。
また、上記バス設定情報送信プログラムは、選択するバスの設定のみでなく、信号処理全体を制御する情報もバス制御部５１１へ送信し、バス制御部５１１を制御することができる。
バス制御情報は、中央演算処理装置１からでなく、他のハードウエア装置などから、バス制御部５１１へ送信されることもある。
さらに、中央演算処理装置からバス設定情報をバス制御部へ送信するプログラムは、処理する信号の外部からのバスへの入出力を制御することも可能である。
【００３０】
次に、信号の入出力の動作について説明する。
バスインターフェイス５１は、信号処理部５２の信号処理の状態を監視し、信号処理部５２が処理開始可能になった段階で、信号を入力させる。処理する信号は、入力バスセレクタ５１３で選択されたバスを介して、ハードウエア装置５に入力される。入力された信号は、信号処理部５２に伝送され、信号処理を行った後、再び出力バスセレクタ５１４で選択されたバスを介して、出力され、次に信号を処理するハードウエア装置に伝送される。
以上のように、次に信号を処理するハードウエア装置へ信号を伝送する信号の流れをバスインターフェイスにより制御して信号処理を繰り返すことにより、中央演算処理装置の制御を受けることなく信号処理システムに入力された信号は処理され出力される。
【００３１】
このように、信号処理部５２へのレジスタまたはパラメータの設定により、至信号処理の内容を変更できる構成にすることにより、効率よくシステム構成をすることができる。
例えば、信号処理Ａ及び信号処理Ｂを行う信号処理システムを考えた場合、信号処理Ａと信号処理Ｂとは、同時に処理を実施しない場合、信号処理部５２の信号処理内容を信号処理Ａと信号処理Ｂの両方を処理するように変更することによって、一のハードウエア装置によって、信号処理Ａと信号処理Ｂとを実施することが可能になる。従って、ハードウエア装置の規模を削減することができる。
【００３２】
具体例として、ＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）復号器を用いて説明する。
図３は、ＪＰＥＧの復号器の一般的なハードウエア装置のブロック構成例を示している。入力された信号は、まず、解析部において解析され、必要なパラメータの設定が、各テーブル行われる。次に、ハフマン復号化、逆量子化、逆ＤＣＴ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）の順で信号の復号を実施する。以上が、ＪＰＥＧ復号器の概略である。
図４に、ＪＰＥＧ復号器の例を用いて説明する。
図４では、ＪＰＥＧ復号器は、中央演算処理装置１とハードウエア装置５ａ、５ｂ、５ｃ、５ｄから構成されている。５ａは、解析部で、復号時に信号内に付加された復号化で使用したパラメータの解析を行う。５ｂは、ハフマン復号化を行う復号化器である。
図４では、簡略化のため、図３には表わされているパラメータを設定するテーブルは図示するのを省略している。また、以下の説明では、ハードウエア装置は、解析部５ａ、ハフマン復号化器５ｂのみを用いる。
解析部５ａ及びハフマン復号化器５ｂは、中央演算処理装置１の記憶部１２に備えられたバス設定情報送信プログラムにより、バス制御情報をバス制御部５１１へ送信される。バス制御部５１１は、受信したバス制御情報により、入力バスセレクタ５１３及び出力バスセレクタ５１４を設定する。また、解析部５ａ及びハフマン復号化器５ｂは、中央演算処理装置１の記憶部１３に備えられた信号処理情報送信プログラムにより、信号処理情報を送信される。解析部５ａは、送信された信号処理情報によって、信号処理部５２で解析処理することを設定する。ハフマン復号化器５ｂは、送信された信号処理情報によって、信号処理部５２でハフマン復号化を処理することを設定する。この際、あらかじめ定まっているパラメータについては、必要なパラメータが中央演算処理装置１から信号処理内容設定部５１２へ送信され、信号処理部５２へ通知される。
解析部５ａ及びハフマン復号化器５ｂの設定が終了すると、ハードウエア装置の信号処理部５２の状態が信号処理可能になった段階で、処理する信号がハードウエア装置外部より入力される。
まず、解析部５ａで信号の解析が行われると、信号内に付加されていた、ハフマン係数が抽出され、解析部５ａからハフマン復号化器５ｂに送信されて、ハフマン復号化器５ｂのパラメータとして設定される。送信されたパラメータの情報に基づいて、信号処理を行う。処理された信号は、必要に応じて、ハードウエア装置５ｃ、ハードウエア装置５ｄなどのハードウエア装置に伝送される。
このように、各ハードウエア装置へは、中央演算処理装置１及び、他のハードウエア装置から、パラメータの設定が行われる。
【００３３】
実施の形態２．
上記実施の形態１では、信号処理をハードウエア装置５に実施される例であったが、本実施の形態は、中央演算処理装置１に信号処理を行う信号処理プログラムを記憶する記憶部１４を設置（図２）し、上記記憶部１４にある信号処理プログラムによって、信号処理の一部を行わせる実施の形態である。
本実施の形態の場合、中央演算処理装置１が、信号処理のどの過程を中央演算処理装置１が実行するか、どの過程をハードウエア装置５が実施するかという、信号処理全体を制御する。
さらに、中央演算処理装置１に、上記の信号処理を行うプログラムを記憶する記憶部１４を備えたプログラムにより、システムバス２に余裕がある場合には、システムバス２を経由して信号処理の一部を中央演算処理装置１に行わせることができ、全体として、効率のよい、信号処理が可能となる。
【００３４】
実施の形態３．
本実施の形態では、図５に示すように、ハードウエア装置５に、信号処理部５２で処理する信号を蓄積する信号を蓄積するメモリ部５３を有する構成となっている。信号処理前の信号及び信号処理後の信号を、上記信号を蓄積するメモリ部５３に蓄積することができる。
従って、信号を蓄積するメモリ部５３を利用することによって、以下のようなシステム構成が可能となる。
逐次的処理が可能な場合には、一時、信号処理前の信号及び信号処理後の信号を、上記信号を蓄積するメモリ部５３に蓄積し、時分割処理を行うことにより一つのハードウエア装置で、信号処理を実施することも可能である。
また、システムバスを利用して、最低一つの信号処理用バスとシステムバスに複数の信号を処理するハードウエア装置を接続し、結果的に、ハードウエア装置同士をリング状に接続することができる。その際、一旦信号を信号を蓄積するメモリ部５３に蓄え、時分割で信号処理を実施すると、信号処理用バスを増やすことなく、一連の信号処理ができる。
【００３５】
実施の形態４．
本実施の形態では、上記実施の形態１のシステム構成（図１）に加え、図６に示すようにデータ伝送装置７を加えた構成になっている。
データ伝送装置７は、中央演算処理装置１を介することなくハードウエア装置間の信号の伝送を制御するものである。従って、データ伝送装置７によって、各ハードウエア装置５、５ｘ、５ｙは、入力バスセレクタ５１３及び出力バスセレクタ５１４の設定が行われることになる。
さらに、本実施の形態の場合、ハードウエア装置５，５ｘ、５ｙは、バスインターフェイス５１を有していなくても、データ伝送装置７によって、すべてのハードウエア装置のバスの選択を行い、信号の伝送を制御することも可能である。従って、中央演算処理装置１の負担を軽減でき、また、ハードウエア装置の構成も簡易にできる。
【００３６】
実施の形態５．
上記実施の形態では、信号処理をハードウエア装置によって、実施させていたが、この実施の形態では、ハードウエア装置に変えて、プログラム可能な素子を使用して、信号処理を実施する。
上記実施の形態１では、バスインターフェイス５１のバス制御部５１１と信号処理内容設定部５１２で実施していた設定を、プログラム可能な素子によって、行うものである。プログラム可能な素子の一例としては、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）がある。
上記プログラム可能な素子は、ハードウエア装置５全体として用いられる場合と、ハードウエア装置５のうちバスインターフェイス５１に該当する部分として用いられる場合、ハードウエア装置５のうち信号処理部５２に該当する部分として用いられる場合、あるいは、バスインターフェイス５１と信号処理部５２との部分として用いられる場合、その他の場合がある。
【００３７】
上記プログラム可能な素子は、中央演算処理装置１の記憶部１５（図２）に備えられた素子設定プログラムにより、プログラム可能な素子のパラメータ設定やコンフィグレーション設定を行うことができる。従って、中央演算処理装置１によって、プログラム可能な素子を制御することができる。さらに、信号処理を実施する過程で、信号処理の状況によって、中央演算処理装置１は、上記素子設定プログラムによって、プログラム可能な素子の設定を変更することによって、動的に信号処理の内容を変更し、最適なシステムを構成することができる。さらに、中央演算処理装置１が時分割で処理する能力を有していれば、時分割処理も可能となる。
【００３８】
本実施の形態でも、上記実施の形態１と同様に、信号処理Ａ及び信号処理Ｂを行う信号処理システムを考えた場合、信号処理Ａと信号処理Ｂとが、同時に実施されない場合、プログラム可能な素子の再設定をすることによって、一のハードウエア装置によって、信号処理Ａと信号処理Ｂとを実施することが可能になる。従って、ハードウエア装置の規模を削減することができることも、上記実施の形態１同様である。
【００３９】
実施の形態６．
本実施の形態は、処理する信号自体に、信号処理情報や、バスの制御情報などの処理シーケンスデータを付加したものを信号として、ハードウエア装置へ入力し、信号処理を行うものである。
本実施の形態は、上記実施の形態１と同様なシステム構成からなる。
ハードウエア装置５の各構成部について、図７に基づいて、説明する。
バスインターフェイス５１は、バス制御部５１１、信号処理内容設定部５１２、入力バスセレクタ５１３、出力バスセレクタ５１４、に加え、処理シーケンスデータ解析部５１５、信号処理状態記憶部５１６を有する。
信号処理部５２は、信号処理状態設定部５２１と、処理シーケンスデータ付加部５２２とを有する。
【００４０】
処理シーケンスデータは、信号処理情報や、バス制御情報などである。処理する信号に処理シーケンスデータを付加したもの（以下「信号データ」という）が、ハードウエア装置５に入力される。
処理シーケンスデータ解析部５１５は、信号データから、処理シーケンスデータを抽出し、解析する。
また、信号処理状態記憶部５１６は、信号処理部での信号処理の状態を記憶する。
信号処理状態設定部５２１は、信号処理状態記憶部５１６に信号処理状態を設定する。
処理シーケンスデータ付加部５２２は、次の段階の信号処理を通知する処理シーケンスデータを処理する信号自体に付加する。
その他の各構成部は、実施の形態１と同様である。
【００４１】
次に、この実施の形態の各構成部の動作を説明する。
ハードウエア装置５へ入力され信号は、まず、処理シーケンスデータ解析部５１５で解析される。
処理シーケンスデータ解析部５１５は、入力された信号データに付加された処理シーケンスデータのうち、バス制御情報をバス制御部５１１へ通知し、信号処理情報を、信号処理内容設定部５１２へ通知する。
バス制御部５１１では、通知されたバス制御に関する情報に基づいて、入力バスセレクタ５１３及び出力バスセレクタ５１４の設定をする。
信号処理内容設定部５１２では、通知された信号処理情報に基づいて、信号処理部５２へ、信号処理の内容を通知する。以上で、ハードウエア装置５の設定は終了する。
【００４２】
バスインターフェイス５１は、信号処理状態記憶部５１６を監視し、信号処理部５２が処理を開始できる状態になったら、処理シーケンスデータ解析部５１５から、処理する信号を信号処理部５２へ伝送する。
信号処理部５２では、通知された信号処理の内容に基づいて、信号を処理し、必要に応じて、次の段階の処理シーケンスデータを、処理後の信号に付加する。
さらに、信号処理状態設定部５２１は、信号処理の状態を信号処理状態記憶部５１６へ設定する。
処理された信号は、付加された処理シーケンスデータとともに、出力バスセレクタ５１４から、他のハードウエア装置５ｘ、５ｙへ伝送される。
【００４３】
実施の形態７．
この実施の形態においては、具体的な適用例として、ＭＰＥＧ復号器について説明する。
まず、一般的な，音声や画像データや通信プロトコルデータ（以下「信号処理データ」という）のフォーマットの構造を、図８に基づいて説明する。図８は、信号処理データへの処理シーケンスデータの付加の例を表わした図である。（Ａ）は、信号処理データ全体、（Ｂ）は、信号を処理する単位を拡大した図、（Ｃ）は、処理シーケンスデータの詳細、（Ｄ）は、各処理の内容の図である。信号処理データは、図７の（Ａ）に示すように、一の信号処理単位（フレーム）が連続しており、（Ｂ）に示すように、信号処理単位は、処理シーケンスデータと、実際の信号データから構成される。
処理シーケンスデータは、各層における信号データのもつ属性をあらわしている。
処理シーケンスデータは、データ復号処理のそれぞれにおいて、復号器が行わなくてはならない処理に対するパラメータ、モードを指示するコマンドとみなすことができる。
【００４４】
信号処理単位（フレーム）を、信号処理部５２で行う信号処理の内容とみなして、本発明によって、復号処理装置を構成することが可能である。
この際、実装時の効率を考えて、信号処理内容（フレーム）が少ない場合、いくつかの層をまとめて一つの信号処理部５２に対応させることができる。また、その層の処理が多く、かつ、いくつかの処理単位に分けることが可能である場合、信号処理単位（フレーム）をいくつかのストリーム処理装置に分割して処理させる必要も生じる。
【００４５】
上記の構成の一例を、ＭＰＥＧ復号器の例で説明する。
図９は、ＭＰＥＧのシーケンスデータの一例を表わした図である。
ＭＰＥＧのデータはピクチャ、ＧＯＢ（Ｇｒｏｕｐ  Ｏｆ  Ｂｌｏｃｋ）、マクロブロック、ブロックの４つの層からなっている。
各層には、ヘッダがあり、ヘッダ部分が、処理シーケンスデータに該当する。従って、図９場合、信号処理単位（フレーム）とは、例えば、ピクチャ層の処理を行うこと、あるいは、ＧＯＢ層の処理を行うことである。
図１０は、複数のハードウエア装置をバスに接続し、ハードウエア装置間で順次信号処理を実施する例を示している。
図１０では、ピクチャ層、ＧＯＢ層の二の信号処理単位を一つのハードウエア装置（ｈｄｒ）に割り当てている。マクロブロック層の処理を１つのハードウエア装置（ｍｂ）に割り当てている。ブロック層の処理は一の信号処理単位を分割して、３つのハードウエア装置（ｈｕｆｆ＿ｂｌｋ，ｉｑｕａｎｔ，ｉｄｃｔ）に割り当てている。
さらに、復号画像を格納するためフレームメモリ（ｆｒｍ）を備えた構成になっている。
各ハードウエア装置は、以下の処理を行う。
ｈｄｒは、画像のサイズ、量子化テーブル（ｑｍａｔ）、量子化レベル（ｑ）、Ｈｕｆｆｍａｎテーブル（ｈｕｆｆｔｂｌ）などの復号化を行い、このデータにもとづき各テーブル、パラメータの設定を行う。
ｍｂは、量子化レベル、ｃｂｐデータ（ｃｂｐ）の復号化を行う。
ｒｅｃｏｎは、逆ＤＣＴ後のデータをｃｂｐに基づいてフレームメモリへ配置する。
ｈｕｆｆ＿ｂｌｋは、ＤＣＴブロックのＨｕｆｆｍａｎ復号化を行う。
ｉｑｕａｎｔは、逆スキャンと、量子化レベル、量子化テーブルに基づいて逆量子化を行う。
ｉｄｃｔは、逆ＤＣＴを行う。
次に、各ハードウエア装置の動作を図１０に基づいて説明する。
外部からｈｄｒに入力された信号は、ｈｄｒ内で、ピクチャ層とＧＯＢ層が復号化される。ｈｄｒは、画像のサイズを次のハードウエア装置（ｍｂ）に処理する信号といっしょに伝送する。また、ｈｄｒは、量子化テーブル（ｑｍａｔ）と、量子化レベル（ｑ）を、ｉｑｕａｎｔに設定する。さらに、ｈｄｒは、Ｈｕｆｆｍａｎテーブル（ｈｕｆｆｔｂｌ）を、ｈｕｆｆ＿ｂｌｋに設定する。
ｈｄｒは、処理した信号に、必要な処理シーケンスデータを付加し、ｍｂへ伝送する。
ｍｂは、ｍｂ層の復号化を行い、ｒｅｃｏｎのｃｂｐのパラメータを設定する。処理した信号に、必要な処理シーケンスデータを付加し、ｒｅｃｏｎに伝送する。
伝送された信号は、ｒｅｃｏｎからｈｕｆｆ＿ｂｌｋ、ｉｑｕａｎｔ、ｉｄｃｔの各ハードウエア装置に伝送され、ブロック層が復号化される。復号化された信号は、ｉｄｃｔからｒｅｃｏｎへ伝送され、ｆｒｍに出力される。このように、図１０のハードウエア装置は、中央演算処理装置１を介することなく、ハードウエア装置間で信号を伝送し、信号処理を行う。従って、処理する信号に、処理シーケンスデータを付加することにより、中央演算処理装置１を介することなく、バス制御と、信号処理内容の設定及び変更を実施しながら、信号処理を行う。
【００４６】
【発明の効果】
本発明に係る信号処理システムによれば、複数のバスのうち少なくとも一つのバスにより、ハードウエア装置同士が接続され、効率のよいバスの利用ができる。
【００４７】
さらに、この発明によれば、複数のバスと、ハードウエア装置５とが、バスインターフェイス５１により接続され、ハードウエア装置間で、信号の伝送が可能になる。
【００４８】
この発明によれば、システムバスを介することなく、信号処理バスによって、複数のハードウエア装置同士を縦続接続して、処理した信号を伝送することができる。
【００４９】
この発明によれば、入力バスセレクタ５１３及び出力バスセレクタ５１４によって、複数のバスとハードウエア装置５が接続され、バス制御部５１１により、入力バスセレクタ５１３及び出力バスセレクタ５１４のが選択するバスを設定及び変更できる。
【００５０】
この発明によれば、外部からの信号処理情報を、受信し、信号処理部５２へ通知することができる。
【００５１】
この発明によれば、中央演算処理装置１にあるプログラムから、入力バスセレクタ５１３及び出力バスセレクタ５１４が選択するバスを設定及び変更することができる。
【００５２】
この発明によれば、中央演算処理装置１にあるプログラムから、信号処理部５２で実施する信号処理の内容を設定及び変更することができる。
【００５３】
この発明によれば、中央演算処理装置１自信が、信号処理部５２を介することなく、信号処理を実施することができる。
【００５４】
この発明によれば、ハードウエア装置５に入力された信号、または、信号処理後の信号を蓄積することができる。
【００５５】
この発明によれば、中央演算処理装置１を介することなく、データの伝送ができる。従って、中央演算処理装置１の付加を軽減することができる。
【００５６】
この発明によれば、プログラム可能な素子により、ハードウエアの構成を変更することなくハードウエア装置５とバスの接続と、信号処理の内容のを変更することができる。
【００５７】
この発明によれば、中央演算処理装置１により、プログラム可能な素子の設定を変更し、信号処理の内容によって、ハードウエア装置５で実施する内容を変更でき、効率のよいバスの利用、及び、ハードウエア装置５の縮小ができる。
【００５８】
この発明によれば、信号自体に付加された処理シーケンスデータによって、信号処理を実施することができる。
【００５９】
この発明によれば、処理シーケンスデータに、バス制御部及び信号処理内容設定部へ通知する内容を付加することができる。
【００６０】
この発明によれば、次の段階の信号処理の内容を、信号を処理している信号処理部５２において、次に処理する信号自体に付加して通知することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１のシステム構成図である。
【図２】  本発明の実施の形態１のハードウエア装置と中央演算処理装置のブロック図である。
【図３】  ＪＰＥＧ復号器の一般的なハードウエア装置のブロック構成例を示した図である。
【図４】  本発明の実施の形態１のＪＰＥＧ復号器の例を示した図である。
【図５】  本発明の実施の形態３のハードウエア装置のブロック図である。
【図６】  本発明の実施の形態４のシステム構成図である。
【図７】  本発明の実施の形態６のハードウエア装置のブロック図である。
【図８】  本発明の実施の形態７の信号処理データへの処理シーケンスデータ付加の例を表わした図である。
【図９】  本発明の実施の形態７のＭＰＥＧのシーケンスデータの一例を表わした図である。
【図１０】  本発明の実施の形態７のＭＰＥＧ復号器の例を示した図である。
【符号の説明】
１  中央処理装置、２  システムバス、３〜４  信号処理用バス、５，５ｘ，５ｙ，５ａ，５ｂ，５ｃ，５ｄ  信号を処理するハードウエア装置、７  データ伝送装置、１２  バス制御情報送信プログラムを記憶する記憶部、１３  信号処理情報送信プログラムを記憶する記憶部、１４  信号処理プログラムを記憶する記憶部、１５  素子設定プログラムを記憶する記憶部、５１  バスインターフェイス、５２  信号処理部、５３  素子設定部、５１１  バス制御部、５１１１  バス設定用レジスタ、５１２  信号処理内容設定部、５１３  入力バスセレクタ、５１４  出力バスセレクタ、５１５  処理シーケンスデータ解析部、５１６  信号処理状態記憶部、５２１  信号処理状態設定部、５２２  処理シーケンスデータ付加部、５３  信号を蓄積するメモリ部。
【図１】
0004285802.tif 000002
【図２】
0004285802.tif 000003
【図３】
0004285802.tif 000004
【図４】
0004285802.tif 000005
【図５】
0004285802.tif 000006
【図６】
0004285802.tif 000007
【図７】
0004285802.tif 000008
【図８】
0004285802.tif 000009
【図９】
0004285802.tif 000010
【図１０】
0004285802.tif 000011