(57)【特許請求の範囲】
【請求項１】
直流電圧に交流電圧信号が重畳した信号を発生する信号源と、
第１および第２の電流源と、
第１および第２の負荷回路と、
一方の入力端子に前記信号源の一方の端子が接続され、他方の入力端子に前記第１の電流源が接続され、出力端子が前記第１の負荷回路を介して第１の電圧線に接続された２入力１出力の第１の差動増幅器と、
一方の入力端子に前記信号源の他方の端子が接続され、他方の入力端子に前記第２の電流源が接続され、出力端子が前記第２の負荷回路を介して前記第１の電圧線に接続された２入力１出力の第２の差動増幅器と、
一方の入力端子に前記第１の差動増幅器の出力端子が接続され、他方の入力端子に前記第２の差動増幅器の出力端子が接続された第３の差動増幅器とを備え、
前記第１の電流源は、前記第１の差動増幅器の一方の入力端子に流れる電流の平均値とほぼ等しい電流を前記第１の差動増幅器の他方の入力端子に流し、
前記第２の電流源は、前記第２の差動増幅器の一方の入力端子に流れる電流の平均値とほぼ等しい電流を前記第２の差動増幅器の他方の入力端子に流し、
前記第１の差動増幅器は、第１の定電流源と、エミッタが前記第１の定電流源に共通接続された第１および第２のトランジスタとを含み、
前記第１および第２のトランジスタのベースに前記第１の差動増幅器の一方の入力端子および他方の入力端子がそれぞれ接続され、前記第１のトランジスタのコレクタは前記第１の電圧線に接続され、前記第２のトランジスタのコレクタは前記第１の差動増幅器の出力端子に接続され、
前記第２の差動増幅器は、第２の定電流源と、エミッタが第２の定電流源に共通接続された第３および第４のトランジスタとを含み、
前記第３および第４のトランジスタのベースに前記第２の差動増幅器の一方の入力端子および他方の入力端子がそれぞれ接続され、
前記第３のトランジスタのコレクタは前記第１の電圧線に接続され、前記第４のトランジスタのコレクタは前記第２の差動増幅器の出力端子に接続され、
前記第１の電流源は、前記第１の電圧線と第２の電圧線との間に直列接続された第３の定電流源および第１のコンデンサを含み、前記第３の定電流源および前記第１のコンデンサの間に前記第１の差動増幅器の他方の入力端子が接続され、
前記第２の電流源は、前記第１の電圧線と前記第２の電圧線との間に直列接続された第４の定電流源および第２のコンデンサを含み、前記第４の定電流源および前記第２のコンデンサの間に前記第２の差動増幅器の他方の入力端子が接続されている、差動増幅回路。
【請求項２】
前記第１の定電流源はミラー回路により前記第２の定電流源と連動している、請求項１に記載の差動増幅回路。
【請求項３】
各々が直流電圧に交流電圧信号が重畳した信号を発生する第１および第２の信号源と、
第１〜第４の選択回路と、
第１および第２の電流源と、
第１および第２の負荷回路と、
第1の入力端子に前記第１の信号源の一方の端子と前記第１の選択回路が接続され、第２の入力端子に前記第２の信号源の一方の端子と前記第２の選択回路が接続され、第３の入力端子に前記第１の電流源が接続され、前記第１および第２の入力端子のうちのいずれか一方の入力端子に入力される信号と前記第３の入力端子に入力される電圧との差動増幅を行なう第１の差動増幅器と、
第1の入力端子に前記第１の信号源の他方の端子と前記第３の選択回路が接続され、第２の入力端子に前記第２の信号源の他方の端子と前記第４の選択回路が接続され、第３の入力端子に前記第２の電流源が接続され、前記第１および第２の入力端子のうちのいずれか一方に入力される信号と前記第３の入力端子に入力される電圧との差動増幅を行なう第２の差動増幅器と、
一方の入力端子に前記第１の差動増幅器の出力端子が接続され、他方の入力端子に前記第２の差動増幅器の出力端子が接続された第３の差動増幅器とを備え、
前記第１の差動増幅器は、第１の定電流源と、エミッタが前記第１の定電流源に共通接続された第１〜第３のトランジスタとを含み、
前記第１のトランジスタのコレクタは前記第１の電圧線に接続され、そのベースは前記第１の差動増幅器の第１の入力端子に接続され、
前記第２のトランジスタのコレクタは前記第１の電圧線に接続され、そのベースは前記第１の差動増幅器の第２の入力端子に接続され、
前記第３のトランジスタのコレクタは前記第１の差動増幅器の出力端子に接続され、そのベースは前記第１の差動増幅器の第３の入力端子に接続され、
前記第２の差動増幅器は、第２の定電流源と、エミッタが第２の定電流源に共通接続された第４〜第６のトランジスタとを含み、
前記第４のトランジスタのコレクタは前記第１の電圧線に接続され、そのベースは前記第２の差動増幅器の第１の入力端子に接続され、
前記第５のトランジスタのコレクタは前記第１の電圧線に接続され、そのベースは前記第２の差動増幅器の第２の入力端子に接続され、
前記第６のトランジスタのコレクタは前記第２の差動増幅器の出力端子に接続され、そのベースは前記第２の差動増幅器の第３の入力端子に接続され、
さらに、前記第１〜第４の選択回路を制御する制御信号を生成する制御回路を備え、前記制御信号に応じて前記第１および第２の選択回路のうちのいずれか一方の選択回路と前記第３および第４の選択回路のうちのいずれか一方の選択回路とが対応の入力端子を第２の電圧線に接続する、差動増幅回路。
【請求項４】
前記信号源は、一つの端子が基準の電位に設定された３端子素子である、請求項１〜請求項３のいずれかに記載の差動増幅回路。
【請求項５】
前記信号源は磁気抵抗素子である、請求項１〜請求項３のいずれかに記載の差動増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、差動増幅回路に関するもので、さらに詳しくは、増幅しようとする信号源が、直流電圧に交流電圧信号が重畳している信号源である場合に、交流信号を増幅させるための差動増幅回路に関するものである。
【０００２】
【従来の技術】
図１３は従来の差動増幅回路の一例を示す回路図である。図１３において１は直流電圧源に交流電圧信号が重畳した信号源で、２と３はそれぞれがエミッタフォロワ型増幅回路を構成するトランジスタである。そして、４と５はトランジスタ２、トランジスタ３のそれぞれのエミッタに電流を供給するための定電流源である。さらに６はトランジスタ２、トランジスタ３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。
【０００３】
この構成によりトランジスタ２、トランジスタ３のそれぞれのエミッタ電極から低インピーダンスに変換された信号が得られる。この二つの信号は信号源１での直流電圧分がトランジスタ２、トランジスタ３のそれぞれのベースとエミッタ間の電圧（Ｖｂｅ）分レベルシフトした直流電圧に、さらに交流電圧信号が重畳したものである。次にトランジスタ２、トランジスタ３のそれぞれのエミッタ電極から得られた信号は、結合コンデンサ８と９を介して差動増幅器１４の入力端子１５と１６に接続される。ここで、１０、１１、１２、１３はそれぞれ差動増幅器１４の中のトランジスタをバイアスするための抵抗であり、また１７は第１の電圧源でこの場合正極電源端子であり、１８は第２の電圧源でこの場合負極電源端子である。
【０００４】
次に従来技術の作用、動作を説明する。
図１３において、信号源１は説明を理解し易くするため、信号源抵抗と交流電圧信号源と直流電圧源が直列に接続された基本的等価回路で表現したが、実際においては、例えば磁気抵抗素子（ＭＲＨ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｈｅａｄ）等により取り出される信号は、これより複雑な等価回路となる。そのため、この信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２、トランジスタ３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。
【０００５】
ここで、トランジスタ２、トランジスタ３のコレクタはそれぞれ正極電源端子１７に接続され、またエミッタはそれぞれ定電流源４と５に接続されてエミッタ電流が供給され、独立したエミッタフォロワ型増幅回路をそれぞれ構成している。また、定電流源４と５は、ほぼ同一の電流値を流すようにすることにより、トランジスタ２、トランジスタ３のベースエミッタ間の電圧がそれぞれほぼ同一になり、それぞれのエミッタ端子において直流電圧に交流電圧信号が重畳した信号が低インピーダンスな信号として得られる。
【０００６】
さらに、トランジスタ２、トランジスタ３のそれぞれのエミッタ端子に結合コンデンサ８、結合コンデンサ９のそれぞれの一方の端子が接続され、さらに他方の端子は後段の差動増幅器１４の入力端子１５と１６にそれぞれ接続され、そして差動増幅器１４の入力端子１５と１６にバイアス電圧をそれぞれ供給するための抵抗１０、１１、１２、１３がそれぞれ接続される。なお、入力端子１５と１６のバイアス電圧は、ほぼ等しい直流電圧に設定され、差動増幅器１４が安定的に増幅動作できるように作用する。そして差動増幅器１４から差動出力として端子１９と端子２０に出力が得られる。
【０００７】
ここで、差動増幅器１４の一例を図１４に示す。図１４の（ａ）は図１３における差動増幅器１４の部分を示しており、また、図１４の（ｂ）はその差動増幅器１４の構成をさらに詳細に示したものである。図１４の（ｂ）において、２１と２２は差動対を構成するトランジスタで、それぞれのエミッタが共通に接続され、さらに２３の定電流源に接続されてバイアス電流が供給される。差動対のトランジスタ２１と２２のそれぞれのコレクタは、このコレクタ部に寄生する容量の時定数を小さく押さえるため、２３と２４のトランジスタのエミッタに、それぞれ接続される。この２３と２４のトランジスタは、それぞれのベースを共通接続され直流電源２５に接続される。差動対を構成するトランジスタ２１と２２のそれぞれのコレクタに得られた差動電流信号は２３と２４のトランジスタのそれぞれのエミッタからコレクタを通り抜けて、負荷抵抗２６と２７に供給され差動電圧信号に変換される。そして、差動電圧信号は、トランジスタ２８と２９、定電流源３０と３１で構成される二つのエミッタフォロワ型増幅回路で低インピーダンスに変換され、出力端子１９と２０に差動出力が得られる。なお、３２は正極電源端子で３３は負極電源端子である。
【０００８】
【発明が解決しようとする課題】
従来の差動増幅回路は以上のように構成されているので、２端子の信号源１に対して、二つの異なる直流電圧に重畳した交流電圧信号を２個の結合コンデンサ８と９を用いて、交流電圧信号分だけを取り出して、１０と１１、１２と１３、の二組の抵抗分割回路から新たに作り出した独立した二つのほぼ等しい直流電圧に重畳させて、ほぼ等しい直流電圧に交流電圧信号を重畳させた二つの電圧信号を得るようにしてから後段の差動増幅器１４の二つの入力端子１５と１６に接続し、差動増幅させて二つの差動出力を取り出す回路構成を取っていたので、２個の結合コンデンサ８と９が必要であった。
【０００９】
例えば１ＭＨｚ以上の高周波信号を増幅するような場合、半導体チップに２個のコンデンサを内蔵させることも実施されているが、コンデンサを半導体集積回路として構成するため、仮に内蔵の容量値が０．００１ｕＦと仮定しても、０．５７ｍｍ角の正方形の面積を必要とするので、これが２個であるから０．８１ｍｍ角の正方形の面積と計算できる。この０．８１ｍｍ角という面積は、半導体チップ上においては巨大な面積で、半導体チップが非常に大きなものとなり、従って半導体集積回路の製造原価が高額になる原因の一つになっていた。また、実際はコンデンサの損失角（ｔａｎδ）を下げるパターンレイアウトにする必要があるので、上記の０．８１ｍｍ角よりさらに大きなチップ面積が必要になりさらに問題であった。
【００１０】
この発明は上記のような問題点を解消するためになされたもので、２個の結合コンデンサを使用しないで差動増幅回路を構成することを目的とする。つまり、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、内蔵の２個の結合コンデンサに寄生する不要な寄生素子（容量、直列抵抗）の影響を取り去ることができるので、高周波数特性の改善ができる。従って、半導体集積回路や応用システムを構成した時、特性の改善と製造原価の低減をともに達成することができる。
【００１１】
【課題を解決するための手段】
この発明に係る差動増幅回路は、直流電圧に交流電圧信号が重畳した信号を発生する信号源と、第１および第２の電流源と、第１および第２の負荷回路と、一方の入力端子に信号源の一方の端子が接続され、他方の入力端子に第１の電流源が接続され、出力端子が第１の負荷回路を介して第１の電圧線に接続された２入力１出力の第１の差動増幅器と、一方の入力端子に信号源の他方の端子が接続され、他方の入力端子に第２の電流源が接続され、出力端子が第２の負荷回路を介して第１の電圧線に接続された２入力１出力の第２の差動増幅器と、一方の入力端子に第１の差動増幅器の出力端子が接続され、他方の入力端子に第２の差動増幅器の出力端子が接続された第３の差動増幅器とを備えたものである。
第１の電流源は、第１の差動増幅器の一方の入力端子に流れる電流の平均値とほぼ等しい電流を第１の差動増幅器の他方の入力端子に流し、第２の電流源は、第２の差動増幅器の一方の入力端子に流れる電流の平均値とほぼ等しい電流を第２の差動増幅器の他方の入力端子に流す。
第１の差動増幅器は、第１の定電流源と、エミッタが第１の定電流源に共通接続された第１および第２のトランジスタとを含み、第１および第２のトランジスタのベースに第１の差動増幅器の一方の入力端子および他方の入力端子がそれぞれ接続され、第１のトランジスタのコレクタは第１の電圧線に接続され、第２のトランジスタのコレクタは第１の差動増幅器の出力端子に接続される。第２の差動増幅器は、第２の定電流源と、エミッタが第２の定電流源に共通接続された第３および第４のトランジスタとを含み、第３および第４のトランジスタのベースに第２の差動増幅器の一方の入力端子および他方の入力端子がそれぞれ接続され、第３のトランジスタのコレクタは第１の電圧線に接続され、第４のトランジスタのコレクタは第２の差動増幅器の出力端子に接続される。第１の電流源は、第１の電圧線と第２の電圧線との間に直列接続された第３の定電流源および第１のコンデンサを含み、第３の定電流源および第１のコンデンサの間に第１の差動増幅器の他方の入力端子が接続される。第２の電流源は、第１の電圧線と第２の電圧線との間に直列接続された第４の定電流源および第２のコンデンサを含み、第４の定電流源および第２のコンデンサの間に第２の差動増幅器の他方の入力端子が接続されている。
【００１３】
好ましくは、第１の定電流源はミラー回路により前記第２の定電流源と連動している。
【００１６】
また、この発明に係る他の差動増幅器は、各々が直流電圧に交流電圧信号が重畳した信号を発生する第１および第２の信号源と、第１〜第４の選択回路と、第１および第２の電流源と、第１および第２の負荷回路と、第1の入力端子に第１の信号源の一方の端子と第１の選択回路が接続され、第２の入力端子に第２の信号源の一方の端子と第２の選択回路が接続され、第３の入力端子に第１の電流源が接続され、第１および第２の入力端子のうちのいずれか一方の入力端子に入力される信号と第３の入力端子に入力される電圧との差動増幅を行なう第１の差動増幅器と、第1の入力端子に第１の信号源の他方の端子と第３の選択回路が接続され、第２の入力端子に第２の信号源の他方の端子と第４の選択回路が接続され、第３の入力端子に第２の電流源が接続され、第１および第２の入力端子のうちのいずれか一方に入力される信号と第３の入力端子に入力される電圧との差動増幅を行なう第２の差動増幅器と、一方の入力端子に第１の差動増幅器の出力端子が接続され、他方の入力端子に第２の差動増幅器の出力端子が接続された第３の差動増幅器とを備えたものである。第１の差動増幅器は、第１の定電流源と、エミッタが第１の定電流源に共通接続された第１〜第３のトランジスタとを含み、第１のトランジスタのコレクタは第１の電圧線に接続され、そのベースは第１の差動増幅器の第１の入力端子に接続され、第２のトランジスタのコレクタは第１の電圧線に接続され、そのベースは第１の差動増幅器の第２の入力端子に接続され、第３のトランジスタのコレクタは第１の差動増幅器の出力端子に接続され、そのベースは第１の差動増幅器の第３の入力端子に接続される。第２の差動増幅器は、第２の定電流源と、エミッタが第２の定電流源に共通接続された第４〜第６のトランジスタとを含み、第４のトランジスタのコレクタは第１の電圧線に接続され、そのベースは第２の差動増幅器の第１の入力端子に接続され、第５のトランジスタのコレクタは第１の電圧線に接続され、そのベースは第２の差動増幅器の第２の入力端子に接続され、第６のトランジスタのコレクタは第２の差動増幅器の出力端子に接続され、そのベースは第２の差動増幅器の第３の入力端子に接続される。さらに、第１〜第４の選択回路を制御する制御信号を生成する制御回路を備え、制御信号に応じて第１および第２の選択回路のうちのいずれか一方の選択回路と第３および第４の選択回路のうちのいずれか一方の選択回路とが対応の入力端子を第２の電圧線に接続する。
【００２４】
また好ましくは、信号源は、一つの端子が基準の電位に設定された３端子素子である。
【００２５】
また好ましくは、信号源は磁気抵抗素子である。
【００２６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図によって説明する。
図１において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−２の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−３の差動対を構成するトランジスタであり、これら二つの差動増幅器は、ほぼ同一の特性のもので構成する。そして４と５は、第１の差動増幅器１４−２の差動対と第２の差動増幅器１４−３の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、４３と４３−１はトランジスタ２のベースに流れる電流の平均値とほぼ等しい電流が流れるように設定した第１の電流源を構成し、トランジスタ４１のベース電流を供給するそして、４４と４４−１はトランジスタ２のベースに流れる電流の平均値とほぼ等しい電流が流れるように設定した第２の電流源を構成し、トランジスタ４２のベース電流を供給する。ここで、４３−１と４４−１はそれぞれコンデンサで電荷を蓄積してベース電流が信号の変化に応じて変化できるようにする。４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００２７】
次に本実施の形態１の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２、トランジスタ３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、電流源４３と４３−１、抵抗４５、で第１の差動増幅器１４−２を構成し、トランジスタ３と４２、定電流源５、電流源４４と４４−１、抵抗４６、で第２の差動増幅器１４−３を構成している。ここで第１の差動増幅器１４−２と第２の差動増幅器１４−３の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−２と第２の差動増幅器１４−３のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００２８】
ここで、トランジスタ２、トランジスタ３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。
これらの交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００２９】
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに流す電流の設定である。第１の差動増幅器１４−２と第２の差動増幅器１４−３を、それぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースに流れる電流の平均値の電流をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに流すようにする。ここで、第１電流源を構成するコンデンサ４３−１および第２電流源を構成するコンデンサ４４−１は、トランジスタ４１およびトランジスタ４２のそれぞれのベース電流の変化分だけを供給できる電荷を蓄積すればよいから、非常に小さな値の容量でよく、例えばベース電流１００ｕＡの変化分を１ＭＨｚで１０ｕＡに仮定すると、容量は約３ｐＦで済ますことができる。この３ｐＦのチップ占有面積は０．０３２ｍｍ角の正方形で、２個が必要であるから０．０４５ｍｍ角の正方形となり、この大きさは、従来の結合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と比較して、かなり小さいチップ占有面積である。従って、本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にできるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、半導体集積回路の製造原価を下げることができる。
【００３０】
ここで、トランジスタ２とトランジスタ３のそれぞれのベースに流れる電流の平均値の電流は、いろいろな方法で作り出すことができるが、基本的な考え方として、大きく３通りの方法があり、以下にそれらの方法をまとめて示す。
第１の方法は、第１の差動増幅器１４−２の定電流源４の動作状態に連動させ、さらに第２の差動増幅器１４−３の定電流源５の動作状態に連動させ、それぞれの定電流源の連動で、それぞれのバイアス電流またはバイアス電圧を作り出す方法である。第２の方法は、第１の差動増幅器１４−２のトランジスタ２の動作状態を検出し、さらに第２の差動増幅器１４−３のトランジスタ３の動作状態を検出し、それぞれのトランジスタの動作状態の検出結果からそれぞれのバイアス電流またはバイアス電圧を作り出す方法である。第３の方法は、第１の差動増幅器１４−２の出力をモニターし、さらに第２の差動増幅器１４−３の出力をモニターし、それぞれの出力の状態を検出して、それぞれのバイアス電流またはバイアス電圧を作り出す方法である。これらの具体的な説明は各実施の形態の中で詳しく述べる。
なお、図１の実施の形態では、前記３通りの方法の内、第１の方法の一例に該当する。
【００３１】
また、図１においては、負荷回路として負荷抵抗４５または４６によりそれぞれ構成されているが、これをそれぞれカレントミラー回路で構成し、さらに第３の差動増幅器１４−１を電流入力差動型に構成しても同様の効果が得られる。
【００３２】
実施の形態２．
以下、この発明の実施の形態２を図によって説明する。
図２において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−４の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−５の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−４の差動対と第２の差動増幅器１４−５の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、４７はトランジスタ２のベースの電圧の平均値とほぼ等しい電圧を出すように設定した第３電圧源であり、トランジスタ４１のベースに電圧を供給する。同様に、４８はトランジスタ３のベースの電圧の平均値とほぼ等しい電圧を出すように設定した第４電圧源であり、トランジスタ４２のベースに電圧を供給する。４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００３３】
次に本実施の形態２の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、第３の電圧源４７、抵抗４５、で第１の差動増幅器１４−４を構成し、トランジスタ３と４２、定電流源５、第４の電圧源４８、抵抗４６で第２の差動増幅器１４−５を構成している。ここで第１の差動増幅器１４−４と第２の差動増幅器１４−５の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−４と第２の差動増幅器１４−５のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００３４】
ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００３５】
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する電圧の設定である。第１の差動増幅器１４−４と第２の差動増幅器１４−５がそれぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する。これは前記記載の３通りの方法すべてを適用することができる。最も簡単な方法の一例として、前記記載の３通りの方法の内、第３の方法で実施した場合をここで以下に説明する。
【００３６】
第１の差動増幅器１４−４の出力をモニターするため、第３の差動増幅器１４−１の一方の入力端子１５にオシロスコープのプローバを接続して波形状態を観測しながら、第３の電圧源４７の電圧を調整して、最良の直線性の良い波形が観測される状態で、第３の電圧源４７の電圧を設定する。同様に、第２の差動増幅器１４−５の出力をモニターするため、第３の差動増幅器１４−１の他方の入力端子１６にオシロスコープのプローバを接続して波形状態を観測しながら、第４の電圧源４８の電圧を調整して、最良の直線性の良い波形が観測される状態で、第４の電圧源４８の電圧を設定する。このようにして、調整用の回路を半導体集積回路に内蔵させれば、結果として、トランジスタ２のベースの電圧の平均値とほぼ等しい電圧を出すように第３の電圧源４７が設定され、同様に、トランジスタ３のベースの電圧の平均値とほぼ等しい電圧を出すように第４の電圧源４８が設定される。なお、この調整用の回路として、メモリ回路とデジタルアナログ変換回路を内蔵させて構成したり、単に抵抗回路網のアルミ配線をレーザー光線で切断する方法等、種々の方法がある。
【００３７】
このように図２による実施の形態では、従来必要であった２個の結合コンデンサを使用しないので、従来と比較して、結合コンデンサ２個のチップ占有面積０．８１ｍｍ角の正方形の分は、小さくしたチップ面積で製造できる。つまり、本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にできるので、結合コンデンサによる寄生容量や寄生直列抵抗等について配慮する必要がなく、回路設計上の自由度が大幅に改善できる効果がある。特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、かつチップ面積を小さくすることにより半導体集積回路の製造原価を下げることができる。
【００３８】
実施の形態３．
以下、この発明の実施の形態３を図によって説明する。
図３において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−６の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−７の差動対を構成するトランジスタである。そして、５１と５３、５６と５７、は第１の差動増幅器１４−６の差動対と第２の差動増幅器１４−７の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源を構成するトランジスタと抵抗で、また６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、６２と４３−１はトランジスタ２のベースに流れる電流の平均値とほぼ等しい電流が流れるように設定した第１の電流源を構成するトランジスタとコンデンサであり、トランジスタ４１のベース電流を供給する。同様に、６４と４４−１はトランジスタ３のベースに流れる電流の平均値とほぼ等しい電流が流れるように設定した第２の電流源を構成するトランジスタであり、トランジスタ４２のベース電流を供給する。４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００３９】
ここで、第１の電流源の構成について、以下に説明する。４９の抵抗と５０のトランジスタと５２の抵抗によって、トランジスタ５０のベースに基準電圧を作り出す。次に、トランジスタ５１と抵抗５３で構成される定電流源を作るため、トランジスタ５０のベースとトランジスタ５１のベースを接続してカレントミラー回路を構成する。同様に、トランジスタ５６と抵抗５７で構成される定電流源を作るため、トランジスタ５０のベースとトランジスタ５６のベースを接続してカレントミラー回路を構成する。さらに、５４のトランジスタと５５の抵抗によって、定電流源を作るため、トランジスタ５０のベースとトランジスタ５４のベースを接続してカレントミラー回路を構成する。そしてトランジスタ５４のコレクタを、５８と５９のトランジスタの並列接続のエミッタに接続して定電流を供給し、トランジスタ５８と５９のベースにトランジスタ２個のβ（トランジスタの直流増幅率）分の１の電流を作り、６０と６１と６３のトランジスタに供給して、トランジスタ６０と６１のベースに基準電圧を作り出す。ここで、トランジスタ６０と６１のベースと、コンデンサ４３−１と第１の電流源を構成するトランジスタ６２、コンデンサ４４−１と第２の電流源を構成するトランジスタ６４、のベースにそれぞれ接続して、トランジスタ２のベースに流れる電流の平均値の電流とトランジスタ３のベースに流れる電流の平均値の電流を、それぞれ作り出して、トランジスタ４１のベースとトランジスタ４２のベースに、それぞれ供給して、第１の差動増幅器１４−６と第２の差動増幅器１４−７を安定に動作させることができる。
なおこれは前記説明したところの、トランジスタ２とトランジスタ３のそれぞれのベースに流れる電流の平均値の電流を作り出す方法において、第１の方法の一例に該当する。
【００４０】
次に本実施の形態３の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、トランジスタ５１と抵抗５３で構成される定電流源、トランジスタ６２とコンデンサ４３−１で構成される電流源、抵抗４５、で第１の差動増幅器１４−６を構成し、トランジスタ３と４２、トランジスタ５６と抵抗５７で構成される定電流源、トランジスタ６４とコンデンサ４４−１で構成される電流源、抵抗４６で第２の差動増幅器１４−７を構成している。ここで第１の差動増幅器１４−６と第２の差動増幅器１４−７の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−６と第２の差動増幅器１４−７のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００４１】
ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。
この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００４２】
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに流す電流の設定である。第１の差動増幅器１４−６と第２の差動増幅器１４−７を、それぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースに流れる電流の平均値の電流をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに流すようにする。
本実施の形態３においては、トランジスタ２とトランジスタ３のそれぞれのベースに流れる電流の平均値の電流を作り出す方法として、トランジスタ５０と抵抗５２のベース電位を基準にして、トランジスタ５１と抵抗５３により構成される定電流源と、トランジスタ５６と抵抗５７により構成される定電流源と、トランジスタ５４と抵抗５５によるカレントミラー回路を構成して、それぞれの定電流源の連動で、作り出す方法を採用している。
【００４３】
トランジスタの動作において、エミッタ電流をＩｅ、コレクタ電流をＩｃ、ベース電流をＩｂ、トランジスタの電流増幅率をβ、と置くと、次式が成立する。
Ｉｅ＝Ｉｃ＋Ｉｂ、また、Ｉｃ＝β×Ｉｂ、なので、Ｉｂ＝Ｉｅ／（β＋１）である。
即ち、βが一定であれば、ＩｂとＩｅの関係が設定できる。そこで、半導体集積回路装置の設計と製造において、トランジスタのβがほぼ同一の値になるように注意を払うことが必要である。ここで、すべてのトランジスタのβが同一であると仮定すると、次のように考えることができる。カレントミー回路の特性からトランジスタ５１、５４、５６、に流れる電流は等しく、第１の差動増幅器１４−６と第２の差動増幅器１４−７は、それぞれ平衡状態にあると仮定すると、トランジスタ２、４１、５８、５９、３、４２、のそれぞれのエミッタに供給される電流は全て等しいことになる。ここで、トランジスタ５８、５９、は並列接続されているので、ベースには２倍の電流が流れることになる。この２倍の電流は、トランジスタ６０と６１のコレクタに供給され、トランジスタ６２、６３、６４を含めて、電流比を２対１対１とするカレントミラー回路を構成している。よって、トランジスタ６２、６４のそれぞれのコレクタに、トランジスタ２、３、のそれぞれのエミッタ電流の（β＋１）分の１の電流が出てくるので、この電流をトランジスタ４１、４２、に供給すれば、第１の差動増幅器１４−６と第２の差動増幅器１４−７を、それぞれ平衡状態に設定することができる。そして、コンデンサ４３−１とコンデンサ４４−１によってトランジスタ４１とトランジスタ４２のそれぞれのベース電流に流す信号変化分の電流変化分を供給するようにする。このように回路構成することにより２個の結合コンデンサを使用せずに全体として差動増幅器を実現することができる。
【００４４】
ここで、トランジスタ６２とコンデンサ４３−１で第１の電流源を、およびトランジスタ６４とコンデンサ４４−１で第２の電流源を、それぞれ構成している。これらを構成するコンデンサ４３−１およびコンデンサ４４−１は、トランジスタ４１およびトランジスタ４２のそれぞれのベース電流の変化分だけを供給できる電荷を蓄積すればよいから、非常に小さな値の容量でよく、例えばベース電流１００ｕＡの変化分を１ＭＨｚで１０ｕＡに仮定すると、容量は約３ｐＦで済ますことができる。この３ｐＦのチップ占有面積は０．０３２ｍｍ角の正方形で、２個が必要であるから０．０４５ｍｍ角の正方形となり、この大きさは、従来の結合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と比較して、かなり小さいチップ占有面積である。従って、本実施の形態３によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にでき、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、かつチップ面積を小さくすることにより半導体集積回路の製造原価を下げることができる。
【００４５】
実施の形態４．
以下、この発明の実施の形態４を図によって説明する。
図４において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−８の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−９の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−８の差動対と第２の差動増幅器１４−９の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、６５と６６はトランジスタ２のベースの電圧の平均値とほぼ等しい電圧を出すように設定した抵抗とコンデンサの積分回路による第３の電圧源であり、トランジスタ４１のベースに電圧を供給する。同様に、６７と６８はトランジスタ３のベースの電圧の平均値とほぼ等しい電圧を出すように設定した抵抗とコンデンサの積分回路による第４の電圧源であり、トランジスタ４２のベースに電圧を供給する。４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００４６】
次に本実施の形態４の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、抵抗６５とコンデンサ６６はトランジスタ２のベースの電圧の平均値とほぼ等しい電圧を作り出す積分回路による第３の電圧源、抵抗４５、で第１の差動増幅器１４−８を構成し、トランジスタ３と４２、定電流源５、抵抗６７とコンデンサ６８はトランジスタ３のベースの電圧の平均値とほぼ等しい電圧を作り出す積分回路による第４の電圧源、抵抗４６で第２の差動増幅器１４−９を構成している。ここで第１の差動増幅器１４−８と第２の差動増幅器１４−９の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−８と第２の差動増幅器１４−９のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００４７】
ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００４８】
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する電圧の設定である。第１の差動増幅器１４−８と第２の差動増幅器１４−９をそれぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加するため、トランジスタ２のベースから抵抗６５を介して直接に引き出し、コンデンサ６６を接続して積分回路を構成し、同様にトランジスタ３のベースから抵抗６７を介して直接に引き出し、コンデンサ６８を接続して積分回路を構成し、それぞれトランジスタ４１、４２、のベースに接続して、それぞれにベース電圧を供給する。即ち、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧は、トランジスタ２とトランジスタ３の動作状態を検出し、それぞれのトランジスタの動作状態の検出結果からそれぞれのバイアス電圧を作り出す方法である。
ここで第３の電圧源および第４の電圧源として積分回路により構成した例を示したが、別途平滑回路またはローパスフィルタ回路等により構成しても同様の効果が得られる。
【００４９】
これは前記３通りの方法の内、第２の方法の一例に該当する。この実施の形態では抵抗６５、６７に、トランジスタ４１、４２のそれぞれのベース電流を流す必要があるため、電圧降下による問題があるため、抵抗６５、６７、の値を小さく押さえてコンデンサ６６、６８の値を大きくしなければならないので、原理説明には好例であるが、上記のような欠点も有している。しかし、従来と比較して本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にできるので、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができるが、２個の積分コンデンサの面積が必要になり問題であるが、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができる。
【００５０】
実施の形態５．
以下、この発明の実施の形態５を図によって説明する。
図５において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−１０の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−１１の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−１０の差動対と第２の差動増幅器１４−１１の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、６９と７０はトランジスタ２のベースの電圧の平均値とほぼ等しい電圧を出すように設定した抵抗とコンデンサの積分回路で７１の演算増幅回路によりインピーダンス変換した第３の電圧源であり、トランジスタ４１のベースに電圧を供給する。同様に、７２と７３はトランジスタ３のベースの電圧の平均値とほぼ等しい電圧を出すように設定した抵抗とコンデンサの積分回路で７４の演算増幅回路によりインピーダンス変換した第４の電圧源であり、トランジスタ４２のベースに電圧を供給する。４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００５１】
次に、演算増幅回路７１、７４の具体的構成例を図６の（ａ）と（ｂ）に示す。ここで、図６の（ａ）は図５、図７、図８、図１０における演算増幅回路７１または７４または図１２の２０３を示しており、図６の（ｂ）は該演算増幅回路を具体的回路で構成した一例を示している。
ここで１０１は反転入力端子、１０２は非反転入力端子、１０３は出力端子、１０４は正極電源端子、１０５は負極電源端子、であり、内部回路として１０６と１０７がトランジスタで差動対、１１０と１１１がトランジスタで能動負荷、１０８と１０９がトランジスタと抵抗で定電流源、１１２と１１３が出力用トランジスタ、１１４と１１５がトランジスタと抵抗で定電流源、抵抗１１６、１１８とトランジスタ１１７とでベースに基準電圧を作り、トランジスタ１０８、１１４のベースに接続して構成されており、出力端子１０３に出力を取り出す構成の演算増幅回路例である。
【００５２】
次に本実施の形態５の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、抵抗６９とコンデンサ７０はトランジスタ２のベースの電圧の平均値とほぼ等しい電圧を作り出す積分回路を構成し、演算増幅回路７１でインピーダンス変換した第３の電圧源、抵抗４５、で第１の差動増幅器１４−１０を構成し、トランジスタ３と４２、定電流源５、抵抗７２とコンデンサ７３はトランジスタ３のベースの電圧の平均値とほぼ等しい電圧を作り出す積分回路を構成し、演算増幅回路７４でインピーダンス変換した第４の電圧源、抵抗４６で第２の差動増幅器１４−１１を構成している。ここで第１の差動増幅器１４−１０と第２の差動増幅器１４−１１の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−１０と第２の差動増幅器１４−１１のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００５３】
ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００５４】
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する電圧の設定である。第１の差動増幅器１４−１０と第２の差動増幅器１４−１１をそれぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加するため、トランジスタ２のベースから抵抗６９を介して直接に引き出し、コンデンサ７０を接続して積分回路を構成し、これを演算増幅回路７１でインピーダンス変換した電圧を得て、同様にトランジスタ３のベースから抵抗７２を介して直接に引き出し、コンデンサ７３を接続して積分回路を構成し、これを演算増幅回路７４でインピーダンス変換した電圧を得て、それぞれトランジスタ４１、４２、のベースに接続して、それぞれにベース電圧を供給させる。即ち、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧は、トランジスタ２とトランジスタ３の動作を、それぞれのベース電圧を検出して作り出す方法を取っており、前記記載の３通りの方法の内、これは第２の方法の一例である。
【００５５】
以上により、この発明によれば、演算増幅回路７１と７４によってボルテージフォロワ回路を構成し、インピーダンス変換をやっているので、実施の形態４における図４と比較して、積分回路を構成する抵抗６９と７２の値を大きくしても電圧降下は微小にできるので、積分コンデンサ７０と７３の容量値を小さくできる。例えば、演算増幅回路７１と７４の入力電流が１ｎＡであると仮定すると、１ｍＶの電圧降下で抵抗６９と７２の値は、それぞれ１ＭΩになり、１ＭＨｚ以上の差動増幅をさせる積分コンデンサ７０と７３の容量値は、それぞれ１．６ｐＦで良く、２個で３．２ｐＦとなり、このチップ占有面積は０．０３４ｍｍ角の正方形となり、また、演算増幅回路７１と７４のチップ占有面積は、図６の場合、２個で０．０２ｍｍ角なので、合計のチップ占有面積は０．０３９ｍｍ角となり、この大きさは、従来の結合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と比較して、かなり小さいチップ占有面積である。従って、本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にでき、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、かつチップ面積を小さくすることにより半導体集積回路の製造原価を下げることができる。
【００５６】
実施の形態６．
以下、この発明の実施の形態６を図によって説明する。
図７において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−１２の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−１３の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−１２の差動対と第２の差動増幅器１４−１３の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、７１の演算増幅回路でインピーダンス変換し、７５のコンデンサと７６の抵抗の積分回路で、トランジスタ２のベースの電圧の平均値とほぼ等しい電圧を出すように設定した第３の電圧源であり、トランジスタ４１のベースに電圧を供給する。同様に、７４の演算増幅回路でインピーダンス変換し、７７のコンデンサと７８の抵抗の積分回路で、トランジスタ３のベースの電圧の平均値とほぼ等しい電圧を出すように設定した第４の電圧源であり、トランジスタ４２のベースに電圧を供給する。４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
さらに、演算増幅回路７１、７２の具体的構成例は前述のように図６の（ａ）と（ｂ）に示す。
【００５７】
次に本実施の形態６の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、演算増幅回路７１の非反転入力端子をトランジスタ２のベースに接続してインピーダンス変換し抵抗７６とコンデンサ７５で積分し、トランジスタ２のベースの電圧の平均値とほぼ等しい電圧を作り出した第３の電圧源、抵抗４５、で第１の差動増幅器１４−１２を構成し、トランジスタ３と４２、定電流源５、演算増幅回路７４の非反転入力端子をトランジスタ３のベースに接続してインピーダンス変換し抵抗７８とコンデンサ７７で積分し、トランジスタ３のベースの電圧の平均値とほぼ等しい電圧を作り出した第４の電圧源、抵抗４６で第２の差動増幅器１４−１３を構成している。ここで第１の差動増幅器１４−１２と第２の差動増幅器１４−１３の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−１２と第２の差動増幅器１４−１３のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００５８】
ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する電圧の設定である。第１の差動増幅器１４−１２と第２の差動増幅器１４−１３をそれぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加するため、演算増幅回路７１の非反転入力端子をトランジスタ２のベースに接続しインピーダンス変換して抵抗７６とコンデンサ７５で積分して平均電圧を作り出し、トランジスタ４１のベースに電圧を供給する。同様に演算増幅回路７４の非反転入力端子をトランジスタ３のベースに接続しインピーダンス変換して抵抗７８とコンデンサ７７で積分して平均電圧を作り出し、トランジスタ４１のベースに電圧を供給する。即ち、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧は、トランジスタ２とトランジスタ３のそれぞれのベース電圧を検出して作り出す方法を取っており、前記記載の３通りの方法の内、これは第２の方法の一例である。
【００５９】
以上により、この発明によれば、演算増幅回路７１と７４によって抵抗（７６、７８）帰還型ボルテージフォロワ回路を構成してインピーダンス変換をやっているので、実施の形態４における図４と比較して、積分回路を構成する抵抗７６と７８の値を自由に設定できるので、積分コンデンサ７５と７７の容量値を小さくできる。例えば、積分抵抗（帰還抵抗）７６と７８の値をそれぞれ１００ｋΩに設定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コンデンサ７５と７７の容量値は、それぞれ１６ｐＦで良く、２個で３２ｐＦとなり、このチップ占有面積は０．１ｍｍ角の正方形となり、また、演算増幅回路７１と７４のチップ占有面積は、図６の場合、２個で０．０２ｍｍ角なので、合計のチップ占有面積は０．１ｍｍ角となり、この大きさは、従来の結合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と比較して、かなり小さいチップ占有面積である。従って、本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にできるので、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、かつチップ面積を小さくすることにより半導体集積回路の製造原価を下げることができる。
【００６０】
実施の形態７．
以下、この発明の実施の形態７を図によって説明する。
図８において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−１４の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−１５の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−１４の差動対と第２の差動増幅器１４−１５の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、７１の演算増幅回路の非反転入力端子は、６９の抵抗、７０の積分用コンデンサ、にそれぞれ接続し、６９の抵抗の他の端子を２のトランジスタのベースに接続する。７１の演算増幅回路の反転入力端子は、４１のトランジスタのベース、８０の積分コンデンサ、８１の抵抗、にそれぞれ接続し、８１の抵抗の他の端子を７１の演算増幅回路の出力端子に接続する。同様に、７４の演算増幅回路の非反転入力端子は、７２の抵抗、７３の積分用コンデンサ、にそれぞれ接続し、７２の抵抗の他の端子を３のトランジスタのベースに接続する。７４の演算増幅回路の反転入力端子は、４２のトランジスタのベース、８３の積分コンデンサ、８４の抵抗、にそれぞれ接続し、８４の抵抗の他の端子を７４の演算増幅回路の出力端子に接続する。即ち、実施の形態５と実施の形態６の両方を取り入れた回路構成にしている。そして、４１のトランジスタのコレクタと４５の抵抗を接続し、その接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、４２のトランジスタのコレクタと４６の抵抗を接続し、その接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
さらに、演算増幅回路７１、７２の具体的構成例は前述のように図６の（ａ）と（ｂ）に示す。
【００６１】
次に本実施の形態７の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と３のそれぞれのベース電圧を検出して第３の電圧源と第４の電圧源を作り出す方法を取っており、この発明は、実施の形態５と実施の形態６の両方をとりいれた実施の形態であり、前記記載の３通りの方法の内、これは第２の方法の一例である。
【００６２】
以上により、この実施の形態によれば、演算増幅回路７１と７４によって抵抗帰還型ボルテージフォロワ回路を構成し、インピーダンス変換をやっているので、積分回路を構成する抵抗６９と７２の値を大きくしても電圧降下は微小にできるので、積分コンデンサ７０と７３の容量値を小さくできる。例えば、演算増幅回路７１と７４の入力電流が１ｎＡであると仮定すると、１ｍＶの電圧降下で抵抗６９と７２の値は、それぞれ１ＭΩになり、１ＭＨｚ以上の差動増幅をさせる積分コンデンサ７０と７３の容量値は、それぞれ１．６ｐＦで良く、２個で３．２ｐＦとなり、このチップ占有面積は０．０３４ｍｍ角の正方形となり、また、演算増幅回路７１と７４のチップ占有面積は、図６の場合、２個で０．０２ｍｍ角になり、さらに、積分回路を構成する抵抗８１と８４の値を自由に設定できるので、積分コンデンサ８０と８３の容量値を小さくでき、例えば、積分抵抗（帰還抵抗）８１と８４の値をそれぞれ１００ｋΩに設定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コンデンサ８０と８３の容量値は、それぞれ１６ｐＦで良く、２個で３２ｐＦとなり、このチップ占有面積は０．１ｍｍ角の正方形となり、以上の合計のチップ占有面積は０．１４ｍｍ角となり、この大きさは、従来の結合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と比較して、かなり小さいチップ占有面積である。従って、本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にできるので、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、かつチップ面積を小さくすることにより半導体集積回路の製造原価を下げることができる。
【００６３】
実施の形態８．
以下、この発明の実施の形態８を図によって説明する。
図９において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−１６の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−１７の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−１６の差動対と第２の差動増幅器１４−１７の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、７９の抵抗と７０のコンデンサで積分回路を構成し、それらの接続点をトランジスタ４１のベースに接続し、抵抗７９の他の端子はトランジスタ４１のコレクタに接続する。同様に、８２の抵抗と７３のコンデンサで積分回路を構成し、それらの接続点をトランジスタ４２のベースに接続し、抵抗８２の他の端子はトランジスタ４２のコレクタに接続する。そして、４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００６４】
次に本実施の形態８の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、抵抗４５で第１の差動増幅器１４−１６を構成しており、さらに、抵抗７９で負帰還がかかる抵抗帰還型のボルテージフォロワ回路が構成されるので、トランジスタ４１のベース電圧は、トランジスタ２のベース電圧とほぼ等しい電圧になろうとするが、コンデンサ７０でローパスフィルター（積分回路）が構成されているので、交流信号に対しては負帰還がかからない。即ち、第１の差動増幅器１４−１６は直流的にボルテージフォロワ回路として動作し、電圧利得が１倍であるが、交流的には増幅動作させることができる。同様に、トランジスタ３と４２、定電流源５、抵抗４６で第２の差動増幅器１４−１７を構成しており、さらに、抵抗８２で負帰還がかかる抵抗帰還型のボルテージフォロワ回路が構成されるので、トランジスタ４２のベース電圧は、トランジスタ３のベース電圧とほぼ等しい電圧になろうとするが、コンデンサ７３でローパスフィルター（積分回路）が構成されているので、交流信号に対しては負帰還がかからない。即ち、第２の差動増幅器１４−１７は直流的にボルテージフォロワ回路として動作し、電圧利得が１倍であるが、交流的には増幅動作させることができる。ここで第１の差動増幅器１４−１６と第２の差動増幅器１４−１７の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−１６と第２の差動増幅器１４−１７のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００６５】
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する電圧の設定である。第１の差動増幅器１４−１６と第２の差動増幅器１４−１７をそれぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加するため、第１の差動増幅器１４−１６および第２の差動増幅器１４−１７で、それぞれ直流的に負帰還をかけて平衡状態にして、抵抗７９および抵抗８２を介してトランジスタ４１およびトランジスタ４２のそれぞれのベースに電圧を供給する方法を取っており、前記記載の３通りの方法の内、これは第３の方法の一例である。
以上により、この実施の形態では抵抗７９、８２に、トランジスタ４１、４２のそれぞれのベース電流を流す必要があるため、抵抗７９、８２、の値を小さく押さえてコンデンサ６６、６８の値を大きくしなければならないので、原理説明には好例であるが、上記のような欠点も有している。しかし、従来と比較して本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にでき、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができるが、２個の積分コンデンサの面積が必要になり問題であるが、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができる。
【００６６】
実施の形態９．
以下、この発明の実施の形態９を図によって説明する。
図１０において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−１８の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−１９の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−１８の差動対と第２の差動増幅器１４−１９の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、７９の抵抗と７０のコンデンサで積分回路を構成し、それらの接続点を７１の演算増幅回路の非反転入力端子に接続し、抵抗７９の他の端子はトランジスタ４１のコレクタに接続する。さらに、７１の演算増幅回路の反転入力端子と出力端子の間に８１の帰還抵抗（積分抵抗）を挿入し７１の演算増幅回路の出力端子をトランジスタ４１のベースに接続する。同様に、８２の抵抗と７３のコンデンサで積分回路を構成し、それらの接続点を７４の演算増幅回路の非反転入力端子に接続し、抵抗８２の他の端子はトランジスタ４２のコレクタに接続する。さらに、７４の演算増幅回路の反転入力端子と出力端子の間に８４の帰還抵抗（積分抵抗）を挿入し７４の演算増幅回路の出力端子をトランジスタ４２のベースに接続する。そして、４５はトランジスタ４１の第１の負荷抵抗で、４６はトランジスタ４２の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ４１のコレクタと抵抗４５の接続点から電圧信号を取り出し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ４２のコレクタと抵抗４６の接続点から電圧信号を取り出し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
さらに、演算増幅回路７１、７２の具体的構成例は前述のように図６の（ａ）と（ｂ）に示す。
【００６７】
次に本実施の形態９の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、抵抗４５で第１の差動増幅器１４−１８を構成しており、さらに、抵抗７９と演算増幅回路７１で負帰還がかかる抵抗帰還型のボルテージフォロワ回路が構成されるので、トランジスタ４１のベース電圧は、トランジスタ２のベース電圧とほぼ等しい電圧になろうとするが、コンデンサ７０と８０でローパスフィルター（積分回路）が構成されているので、交流信号に対しては負帰還がかからない。即ち、第１の差動増幅器１４−１８は直流的にボルテージフォロワ回路として動作し、電圧利得が１倍であるが、交流的には増幅動作させることができる。同様に、トランジスタ３と４２、定電流源５、抵抗４６で第２の差動増幅器１４−１９を構成しており、さらに、抵抗８２と演算増幅回路７４で負帰還がかかる抵抗帰還型のボルテージフォロワ回路が構成されるので、トランジスタ４２のベース電圧は、トランジスタ３のベース電圧とほぼ等しい電圧になろうとするが、コンデンサ７３と８３でローパスフィルター（積分回路）が構成されているので、交流信号に対しては負帰還がかからない。即ち、第２の差動増幅器１４−１９は直流的にボルテージフォロワ回路として動作し、電圧利得が１倍であるが、交流的には増幅動作させることができる。ここで第１の差動増幅器１４−１８と第２の差動増幅器１４−１９の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−１８と第２の差動増幅器１４−１９のそれぞれの出力端子を第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
ここで、重要なことは、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加する電圧の設定である。第１の差動増幅器１４−１８と第２の差動増幅器１４−１９をそれぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースの電圧の平均値の電圧をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに印加するため、第１の差動増幅器１４−１８および第２の差動増幅器１４−１９で、それぞれ直流的に負帰還をかけて平衡状態にして、抵抗７９および抵抗８２、そして演算増幅回路７１および演算増幅回路７４、を介してトランジスタ４１およびトランジスタ４２のそれぞれのベースに電圧を供給する方法を取っており、前記記載の３通りの方法の内、これは第３の方法の一例である。
【００６８】
以上により、本実施の形態によれば、演算増幅回路７１と７４によって抵抗帰還型ボルテージフォロワ回路を構成し、インピーダンス変換をやっているので、積分回路を構成する抵抗７９と８２の値を大きくしても電圧降下は微小にできるので、積分コンデンサ７０と７３の容量値を小さくできる。例えば、演算増幅回路７１と７４の入力電流が１ｎＡであると仮定すると、１ｍＶの電圧降下で抵抗７９と８２の値は、それぞれ１ＭΩになり、１ＭＨｚ以上の差動増幅をさせる積分コンデンサ７０と７３の容量値は、それぞれ１．６ｐＦで良く、２個で３．２ｐＦとなり、このチップ占有面積は０．０３４ｍｍ角の正方形となり、また、演算増幅回路７１と７４のチップ占有面積は、図６の場合、２個で０．０２ｍｍ角なり、さらに、積分回路を構成する抵抗８１と８４の値を自由に設定できるので、積分コンデンサ８０と８３の容量値を小さくでき、例えば、積分抵抗（帰還抵抗）８１と８４の値をそれぞれ１００ｋΩに設定し、１ＭＨｚ以上の差動増幅をさせる場合、積分コンデンサ８０と８３の容量値は、それぞれ１６ｐＦで良く、２個で３２ｐＦとなり、このチップ占有面積は０．１ｍｍ角の正方形となり、以上の合計のチップ占有面積は０．１４ｍｍ角となり、この大きさは、従来の結合コンデンサ２個のチップ占有面積の０．８１ｍｍ角の正方形と比較して、かなり小さいチップ占有面積である。従って、本実施の形態によれば、半導体集積回路で製造した差動増幅回路において、２個の結合コンデンサに信号を通さないで、配線の直結で信号を通す回路にでき、結合コンデンサの寄生素子を配慮しないで設計できるので、回路設計上の自由度が大幅に改善できる効果がある。さらに、半導体集積回路に２個の結合コンデンサを内蔵していた分のチップ面積を減らすことができ、特に、従来と比較して、内蔵の２個の結合コンデンサに寄生する不要な寄生容量の影響を取り去ることができるので、高周波数特性の改善ができ、かつチップ面積を小さくすることにより半導体集積回路の製造原価を下げることができる。
【００６９】
実施の形態１０．
以下、この発明の実施の形態１０を図によって説明する。
図１１において１は直流電圧源に交流電圧信号が重畳した信号源で、２と４１は第１の差動増幅器１４−２０の差動対を構成するトランジスタで、３と４２は第２の差動増幅器１４−２１の差動対を構成するトランジスタである。そして４と５は、第１の差動増幅器１４−２０の差動対と第２の差動増幅器１４−２１の差動対に、ほぼ同一の電流を供給するための、それぞれの定電流源で、６はトランジスタ２と３のそれぞれのベースに電流を供給するための抵抗で、かつ７の抵抗と共に信号源１の電位を決めるためのものである。そして、４３と４３−１はトランジスタ２のベースに流れる電流の平均値とほぼ等しい電流が流れるように設定した第１の電流源であり、トランジスタ４１のベース電流を供給する。同様に、４４と４４−１はトランジスタ３のベースに流れる電流の平均値とほぼ等しい電流が流れるように設定した第２の電流源であり、トランジスタ４２のベース電流を供給する。８５と８６、そして、８７と８８、はトランジスタでベースを共通に接続して８９の直流電圧源に接続し、二つの差動対のそれぞれのトランジスタのコレクタ部に挿入して構成し、４５はトランジスタ４１と８６の第１の負荷抵抗で、４６はトランジスタ４２と８８の第２の負荷抵抗であり、この抵抗４５と４６は、ほぼ同一の特性のもので構成する。そして、トランジスタ８６のコレクタと抵抗４５の接続点から電圧信号を取り出し、９０のトランジスタと９２の定電流源でエミッタフォロワ回路を構成し、端子１５を介して第３の差動増幅器１４−１の一方の入力端子に接続する。同様に、トランジスタ８８のコレクタと抵抗４６の接続点から電圧信号を取り出し、９１のトランジスタと９３の定電流源でエミッタフォロワ回路を構成し、端子１６を介して第３の差動増幅器１４−１の他方の入力端子に接続する。ここで、１９と２０は第３の差動増幅器１４−１の差動出力端子で、増幅された交流電圧差動信号を得ることができる。また、トランジスタ８５と８６、トランジスタ８７と８８、トランジスタ９０と９１は、ほぼ特性の等しいものを使うようにし、また、定電流源９２と９３も、ほぼ特性の等しいものを使うようにする。また、１７は第１の電圧源で本実施の形態においては正極電源端子であり、さらに１８は第２の電圧源で本実施の形態においては負極電源端子である。
【００７０】
次に本実施の形態１０の動作を説明する。
信号源１の回路電位を決めるため抵抗６と７が信号源１に直列に接続され、抵抗６の他方の端子は正極電源端子１７に、抵抗７の他方の端子は負極電源端子１８に、それぞれ接続される。ここで抵抗６はトランジスタ２と３のそれぞれのベースに供給するバイアス電流を作り出す働きも兼ね備えている。トランジスタ２と４１、定電流源４、第１の電流源４３と４３−１、トランジスタ８５と８６、抵抗４５、で第１の差動増幅器１４−２０を構成し、トランジスタ３と４２、定電流源５、第２の電流源４４と４４−１、トランジスタ８７と８８、抵抗４６で第２の差動増幅器１４−２１を構成している。ここで第１の差動増幅器１４−２０と第２の差動増幅器１４−２１の電気的特性は、ほぼ同一となるように構成する。そして、第１の差動増幅器１４−２０と第２の差動増幅器１４−２１のそれぞれの出力を、トランジスタ９０と定電流源９２、トランジスタ９１と定電流源９３、のそれぞれエミッタフォロワ回路を介して緩衝増幅して、第３の差動増幅器１４−１の入力端子１５と１６に接続し、出力端子１９と２０に差動出力を得る。
【００７１】
ここで、トランジスタ２と３はエミッタフォロワ型増幅回路（コレクタ接地型増幅回路）をそれぞれ構成しており、それぞれのベースに入力された交流電圧信号はエミッタから出力として、低インピーダンスに変換された交流電圧信号が得られる。
そして、トランジスタ４１と４２はベース接地型増幅回路（カスケード型増幅回路）をそれぞれ構成しており、それぞれのエミッタに入力された交流電圧信号はコレクタから出力として、電圧から電流に変換された交流電流信号が得られる。
そして、トランジスタ８５と８６、トランジスタ８７と８８、によりそれぞれ構成されるベース接地型増幅を介して、エミッタからコレクタへ信号が送られると共に、二つの差動対のコレクタ電位を同一にして平衡特性を改善すると共に、差動対を構成するトランジスタのコレクタ部のインピーダンスを下げて、コレクタ部の寄生容量による動作の遅延を改善している。
そして、トランジスタ８６、トランジスタ８８、のそれぞれのコレクタに交流電流信号が得られる。
この二つの交流電流信号は、正極電源電圧１７に共通に接続されたほぼ同一の抵抗値の二つの負荷抵抗４５と４６にそれぞれ供給され、電流から電圧に変換された二つの交流電圧信号が得られる。この交流電圧信号は、同一の電圧に重畳された信号であり、そして、トランジスタ９０と定電流源９２、トランジスタ９１と定電流源９３、のそれぞれのエミッタフォロワ回路で緩衝増幅して、この二つの交流電圧信号を第３の差動増幅器１４−１の二つの入力端子１５と１６に入力し、出力端子１９と２０に差動出力を得る。
【００７２】
ここで、トランジスタ４１とトランジスタ４２のそれぞれのベースに流す電流の設定について、第１の差動増幅器１４−２０と第２の差動増幅器１４−２１を、それぞれ独立した差動増幅器として機能させるため、トランジスタ２とトランジスタ３のそれぞれのベースに流れる電流の平均値の電流をそれぞれ作り出し、トランジスタ４１とトランジスタ４２のそれぞれのベースに流すようにする。また、この実施の形態でトランジスタ８５と８７を省略して取り去り、トランジスタ８６と８８をほぼ同一の特性にしても良い。また、トランジスタ９０と９１、定電流源９２と９３を省略して取り去り、トランジスタ８６と８８のそれぞれのコレクタから第３の差動増幅器１４−１の入力端子１５と１６にそれぞれ直接に接続しても良い。さらに、本実施の形態では、４３と４３−１の第１の電流源、および、４４と４４−１の第２の電流源、の例を示したが、図２に示したように、４７の第３の電圧源と４８の第４の電圧源にしたものに、この実施の形態の例を適用しても同様の効果が得られる。
以上の回路構成により、本願の差動増幅回路の特性、例えば、周波数特性、同相信号除去特性、電源雑音除去特性、等を改善することができる。
【００７３】
実施の形態１１．
以下、この発明の実施の形態１１を図によって説明する。
図１２は、複数の信号源１ａ、１ｂを切り替えて入力できるようにしたものであり、ここでは信号源１ａ、１ｂの２個の場合について説明する。また信号源が本実施の形態の例より多く接続されたＮ個（以下Ｎは２以上の整数を表わす）の場合も同様に構成すれば実現可能である。ここで２０１と２０２の抵抗の分割電圧を信号源１ａ、１ｂの基準電圧に設定し、２０３の演算増幅回路で低インピーダンスな電圧に変換し、２０５と２０６の抵抗、２１０と２１１の抵抗、にそれぞれ供給し、信号源１ａと１ｂの電位を決定する。２０４と２０７、２１２と２１３、の各定電流源で各信号源１ａと１ｂにバイアスをかけるように構成する。そして、第１の差動増幅器１４−２２のそれぞれの差動対の一方のトランジスタ２ａと２ｂで構成されるそれぞれの入力側回路を並列接続し、それぞれのベースは信号源１ａと１ｂのそれぞれの一方の端子に接続し、第２の差動増幅器１４−２３のそれぞれの差動対の一方のトランジスタ３ａと３ｂで構成されるそれぞれの入力側回路を並列接続し、それぞれのベースは信号源１ａと１ｂのそれぞれの他方の端子に接続して構成する。従って、第１の差動増幅器１４−２２の差動対はトランジスタ２ａと４１の組とトランジスタ２ｂと４１の組ができ、第２の差動増幅器１４−２３の差動対はトランジスタ３ａと４２の組とトランジスタ３ｂと４２の組ができる。ここで、第１の差動増幅器１４−２２のそれぞれの差動対の他方のトランジスタ４１は共用して使用し、第２の差動増幅器１４−２３のそれぞれの差動対の他方のトランジスタ４２は共用して使用する。さらに、第１の差動増幅器１４−２２は４の定電流源と４５の第１の負荷抵抗とトランジスタ２ａまたは２ｂのベースに流れる電流の平均値の電流を出す４３と４３−１の第１の電流源を加えて構成し、第２の差動増幅器１４−２３は５の定電流源と４６の第２の負荷抵抗とトランジスタ３ａまたは３ｂのベースに流れる電流の平均値の電流を出す４４と４４−１の第２の電流源を加えて構成し、これらの回路は、信号源１ａと１ｂに対して共用とする。そして、トランジスタ４１のコレクタと抵抗４５の接続点から１５の入力端子を介して第３の差動増幅器１４−１に接続し、同様にトランジスタ４２のコレクタと抵抗４６の接続点から１６の入力端子を介して第３の差動増幅器１４−１に接続して構成する。そして、第３の差動増幅器１４−１の出力端子１９と２０から差動出力を得る。また、信号源１ａと１ｂの接続されたそれぞれの入力側回路を構成するトランジスタ内の一つの信号源の接続される二つのトランジスタを残して、他の全ての入力側回路のトランジスタの動作を停止させるため、２０８と２０９、２１４と２１５、の各スイッチを入力側回路の各トランジスタのベースに接続して構成する。このように、各スイッチを設けて、１ａと１ｂの信号源の内の一つの信号源を選択して増幅できるように構成し、各スイッチを制御するスイッチ選択回路を設ける。なお、図にスイッチ選択回路は記載していないが、ロジック回路と半導体スイッチ回路で構成する。
【００７４】
次に本実施の形態１１の動作を説明する。
抵抗２０１と２０２の電圧分割回路で信号源１ａと１ｂの電位を決める基準電圧を作り、演算増幅回路２０３のボルテージフォロワ回路で低インピーダンスな基準電圧に変換し、信号源１ａと１ｂの電位を設定する抵抗、２０５と２０６、そして、２１０と２１１、のそれぞれの接続点に基準電圧を供給する。また、信号源１ａと１ｂのバイアス電流を設定し、かつトランジスタ、２ａまたは２ｂ、３ａまたは３ｂ、にベース電流を供給するため定電流源、２０４と２０７、２１２と２１３、をそれぞれ直列に接続する。さらにトランジスタ、２ａまたは２ｂ、３ａまたは３ｂ、のそれぞれ一つを残し、他のものを動作停止させるスイッチ、２０８と２０９は連動させ、２１４と２１５は連動させ、それぞれを動作させる。なお、これらのスイッチは半導体スイッチを使用し、各スイッチの制御は、別途設けるロジック回路で構成して制御する。即ち２個の信号源、１ａ、１ｂ、を接続した第１の差動増幅器１４−２２と第２の差動増幅器１４−２３のそれぞれの差動対の一方の入力側回路をそれぞれ２個設けて並列接続し、その２個の入力側回路内の一つだけを残して、他の全ての入力側回路の動作を停止させる選択回路を設けて、２個の信号源の内の一つの信号源を選択して増幅できるようにした。なお、ここでは説明を分かり安くするため、２個の信号源１ａと１ｂを用いた例を示したが、実使用においては信号源をＮ個にして対応させるＮ個の第１の差動増幅器１４−２２と第２の差動増幅器１４−２３のそれぞれの差動対の一方の入力側回路をそれぞれＮ個設けて並列接続し、そのＮ個の入力側回路内の一つだけを残して、他のものを動作停止させるＮ組みのスイッチを動作させて、Ｎ個の信号源の内、１個の信号源だけを選択して増幅できるようにする。以上より、複数の信号源の信号を選択して増幅する場合、選択回路はディジタル回路で構成するので、追加となるが全体回路規模の削減ができ、製造原価を安価にでき、さらに、差動増幅回路の入力回路部分の一部だけを信号源の数と同じ数とし、残りの入力回路部分を除く差動増幅回路全体を共用化するので、常に共用化した回路部分は、動作状態を保つことができるので、回路全体として、複数の信号源を切り換えて差動出力を得るまでの応答時間の速度を高速化でき、さらに、共用化したことにより回路全体として消費電力を減らすことができる。
【００７５】
実施の形態１２．
以下、この発明の実施の形態１２を図によって説明する。
図１２において、複数の信号源を切り換えて入力できるようにしたもので、１ａと１ｂは信号源として磁気抵抗素子（ＭＲＨ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｈｅａｄ等）を使った例を示した。磁気抵抗素子はバイアス電流を必要とし、図１２では磁気抵抗素子、１ａと１ｂに対して、定電流源、２０４と２０７、２１２と２１３、を使用したが、各磁気抵抗素子に対して一つの定電流源でバイアスすることもできる。その場合は例えば図１２の１ａの磁気抵抗素子に対して２０４か２０７のいずれかの定電流源を抵抗に置き換えればよい。また、さらに、複数の磁気抵抗素子に発生する信号を選択して差動増幅することができるので、例えば、電子計算機用の磁気ディスク記憶装置に応用した場合、各磁気抵抗素子の設置場所の関係、即ち各サスペンションの先端部にそれぞれ磁気抵抗素子を設置する必要があるため、磁気抵抗素子から差動増幅回路の入力端子までの距離を配線で接続しなければ、サスペンションの機能を維持することが難しいとゆう問題があるため、また、この配線部分がアンテナとなり電磁波ノイズの混入の問題がある。このとき本願の差動増幅回路を使用すると、従来の結合コンデンサを内蔵させたものと比較して、半導体チップのサイズを小さく軽くできるので、サスペンションの磁気抵抗素子の近くに半導体チップを設置でき、配線部分を短くできるので、電磁波ノイズの混入を減少させることができ、さらに差動増幅回路の同相信号除去特性により、磁気抵抗素子の発生するより微少な信号を増幅して出力することができる。
【００７６】
実施の形態１３．
以下、この発明の実施の形態１３を図によって説明する。
図１２のように複数の信号源を切り換えて入力できるようにしたものにおいて、１ａと１ｂは信号源として磁気抵抗素子を使った例を示したが、図１２において、抵抗、２０５と２０６、２１０と２１１を取り除き、１ａと１ｂをそれぞれ３端子素子（ひずみ抵抗検出素子等）に置き換え、３端子素子の中間タップの端子を演算増幅回路２０３の出力端子にそれぞれ接続すればよい。このように接続して使用すれば、２端子の信号源の場合と同様に本願の差動増幅回路で差動増幅させることができる。また、本願の差動増幅回路を複数個使用して二次元や三次元に対応した多端子素子（磁気抵抗素子、ひずみ抵抗検出素子等）の差動増幅もできる。なお、ここでは、３端子素子の中間タップを基準電圧に設定した場合について説明したが、３端子素子の任意の端子を基準電圧に設定しても良く、出力端子の信号もこの基準電圧の設定に合わせて定義すれば、３端子素子の中間タップを基準電圧に設定した場合と同様に本発明の差動増幅回路を使用することができる。
【００７７】
今まで説明してきた実施の形態においては、トランジスタとしてバイポーラ型トランジスタを用いたもので説明したが、ＭＯＳ型トランジスタや接合ＦＥＴ型トランジスタ、さらにＦＥＭＴ型トランジスタ等の半導体素子を使用したり、または組み合わせて使用したものでも、本発明を構成することができる。
【００７８】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００７９】
第１の発明においては、信号源の各々の端子がそれぞれ一方の入力端子に接続された第１の差動増幅器および第２の差動増幅器と、第１の差動増幅器の出力端子および第２の差動増幅器の出力端子がそれぞれ入力端子に接続された第３の差動増幅器とを備えたため、結合コンデンサを必要とせずに、直流電圧を遮断して交流電圧信号を取り出すように構成したので、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。
また、増幅すべき交流電圧信号の周波数が低い帯域まで必要な場合、従来はチップの外に配線を引き出して結合コンデンサの個別部品を取り付けたりしていたが、本第１の発明においては、チップの外へ配線を引き出す必要がなくなり、チップの外へ配線を引き出すための端子を設ける必要もない。さらに、本第１の発明においては、結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。
【００８０】
第２の発明においては、第１の差動増幅器の他方の入力端子および第２の差動増幅器の他方の入力端子は、各々の一方の入力端子に流れる電流の平均値とほぼ等しい電流が流れるように設定された簡単な構成のため、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。また結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。
【００８１】
第３の発明においては、第１の差動増幅器の他方の入力端子および第２の差動増幅器の他方の入力端子は、各々の一方の入力端子の電圧の平均値とほぼ等しい電流が流れるように設定された簡単な構成のため、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。また結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。
【００８２】
第４の発明においては、第１の差動増幅器の出力端子および前記第２の差動増幅器の出力端子は、各々の電流信号で出力されるように設定された簡単な構成のため、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。また結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。また次段を電流入力の電流差動増幅器で構成すると、電圧ダイナミックレンジを考えた電源電圧による制約から解放され、より低い電圧電源で動作させることができるようになり、消費電力を少なくすると共に、電源の設計を容易にすることができる。
【００８３】
第５の発明においては、第１の差動増幅器の出力端子および第２の差動増幅器の出力端子は、各々負荷回路により電圧信号に変換された信号が出力されるようにした簡単な構成のため、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。また結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。
【００８４】
第６の発明においては、第１の差動増幅器を複数設け、さらに第２の差動増幅器を複数設け、複数の第１の差動増幅器のうちの一つと、複数の第２の差動増幅器のうちの一つを選択する選択手段を設けたものであるため、複数の信号源に対しても対応することができる。
【００８５】
第７の発明においては、第１の差動増幅器および第２の差動増幅器の構成において、エミッタを共通接続されさらに第１の定電流源の一端に接続された一対のトランジスタの各々のベースに、一方の入力端子および他方の入力端子が接続され、該他方の入力端子は一端を第１の電圧源に接続された第２の定電流源の他端に接続され、さらに一端を第２の電圧源に接続されたコンデンサの他端に接続され、第１の定電流源の他端は第２の電圧源に接続され、さらに一対のトランジスタの内他方の入力端子がベースに接続されたトランジスタのコレクタと一端を第１の電圧源に接続された抵抗の他端を接続し、かつ該コレクタより出力を取り出したものであるため、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。また結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。
【００８６】
第８の発明においては、第１の差動増幅器および第２の差動増幅器の構成において、エミッタを共通接続されさらに定電流源の一端に接続された一対のトランジスタの各々のベースに、一方の入力端子および他方の入力端子が接続され、該他方の入力端子は第３の電圧源に接続され、他方の入力端子がベースに接続されたトランジスタのコレクタより出力を取り出し、かつ一端を第１の電圧源に接続された抵抗の他端に接続されたものであるため、半導体集積回路とした場合、チップ上に結合コンデンサを作り込む必要がなく、チップ面積を小さくすることができ、従って製造原価を安価にすることができる。また結合コンデンサによる通過周波数特性の影響を受けないので、直流領域から高周波までの広い周波数帯域を増幅することができる。
【００８７】
第９の発明においては、第１の定電流源はミラー回路により第２の定電流源と連動しているものであるため、容易に一方の入力端子に流れる電流の平均値とほぼ等しい電流を他方の入力端子に流れるように設定することができる。
【００８８】
第１０の発明においては、第３の電圧源は一方の入力端子から電圧を取り出して、積分回路により電圧を作り出したものであるため、容易に一方の入力端子の電圧の平均値とほぼ等しい電圧を他方の入力端子に発生するように設定することができる。
【００８９】
第１１の発明においては、第３の電圧源は一方の入力端子から電圧を取り出して、積分回路および演算増幅回路により電圧を作り出したものであるため、容易に一方の入力端子の電圧の平均値とほぼ等しい電圧を他方の入力端子に発生するように設定することができる。
【００９０】
第１２の発明においては、第１の差動増幅器の出力端子および第２の差動増幅器の出力端子の出力値により、各々の他方の入力端子に流れる電流値を調整することができるように構成したものであるため、容易に一方の入力端子に流れる電流の平均値とほぼ等しい電流を他方の入力端子に流れるように設定することができる。
【００９１】
第１３の発明においては、第１の差動増幅器の出力端子および第２の差動増幅器の出力端子の出力値により、各々の他方の入力端子に発生する電圧値を調整することができるように構成したものであるため、容易に一方の入力端子の電圧の平均値とほぼ等しい電圧を他方の入力端子に発生するように設定することができる。
【００９２】
第１４の発明においては、信号源は、一つの端子が基準の電位に設定された３端子素子においても適用できる。
【００９３】
第１５の発明においては、信号源は、磁気抵抗素子においても適用できる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１の差動増幅回路を示す回路図。
【図２】  本発明の実施の形態２の差動増幅回路を示す回路図。
【図３】  本発明の実施の形態３の差動増幅回路を示す回路図。
【図４】  本発明の実施の形態４の差動増幅回路を示す回路図。
【図５】  本発明の実施の形態５の差動増幅回路を示す回路図。
【図６】  演算増幅回路の具体的構成例を示す回路図。
【図７】  本発明の実施の形態６の差動増幅回路を示す回路図。
【図８】  本発明の実施の形態７の差動増幅回路を示す回路図。
【図９】  本発明の実施の形態８の差動増幅回路を示す回路図。
【図１０】  本発明の実施の形態９の差動増幅回路を示す回路図。
【図１１】  本発明の実施の形態１０の差動増幅回路を示す回路図。
【図１２】  本発明の実施の形態１１の差動増幅回路を示す回路図。
【図１３】  従来の差動増幅回路を示す回路図。
【図１４】  差動増幅器の具体的構成例を示す回路図。
【符号の説明】
１  信号源、１ａ  磁気抵抗素子、１ｂ  磁気抵抗素子、２  トランジスタ、３  トランジスタ、４  定電流源、５  定電流源、６  抵抗、７  抵抗、８  結合コンデンサ、９  結合コンデンサ、１０  抵抗、１４  差動増幅器、１４−１第３の差動増幅器、１４−２  第１の差動増幅器、１４−３  第２の差動増幅器、１７  正極電源端子、１８  負極電源端子、１９  出力端子、２０  出力端子、４１  トランジスタ、４２  トランジスタ、４３  定電流源、４３−１  コンデンサ、４４  定電流源、４４−１  コンデンサ、４５  抵抗、４６  抵抗、４７  電圧源、４８  電圧源、７１  演算増幅回路、７４  演算増幅回路、２０３  演算増幅回路、１０１  スイッチ、２０８  スイッチ、２０９  スイッチ、２１４  スイッチ、２１５  スイッチ。
【図１】
0004386498.tif 000002
【図２】
0004386498.tif 000003
【図３】
0004386498.tif 000004
【図４】
0004386498.tif 000005
【図５】
0004386498.tif 000006
【図６】
0004386498.tif 000007
【図７】
0004386498.tif 000008
【図８】
0004386498.tif 000009
【図９】
0004386498.tif 000010
【図１０】
0004386498.tif 000011
【図１１】
0004386498.tif 000012
【図１２】
0004386498.tif 000013
【図１３】
0004386498.tif 000014
【図１４】
0004386498.tif 000015