(57)【特許請求の範囲】
【請求項１】
コンビ型ＩＣカードの非接触インタフェースまたは接触インタフェースが外部の電源供給源から取得した電源電圧の立ち上がり時に前記コンビ型ＩＣカードのリセット状態を制御する内部リセット信号を出力するとともに、前記電源電圧が所定の閾値を超えて上昇したことを検出すると前記内部リセット信号を解除するパワーオンリセット回路であって、
前記コンビ型ＩＣカードが接触型ＩＣカードとして機能する場合において外部装置から直接供給される外部リセット信号の入力端子である外部リセット信号端子の信号レベルが活性化レベルと非活性化レベルでは、活性化レベル時の方が、非活性化レベル時より前記所定の閾値が低電圧に設定されることを特徴とするパワーオンリセット回路。
【請求項２】
前記外部リセット信号端子の信号レベルが非活性化レベルの場合、前記内部リセット信号が解除されると、前記所定の閾値の設定値が低下することを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項３】
前記内部リセット信号が解除された後の前記所定の閾値の低下した後の設定値が、接触モードと非接触モードを判別するモード判別信号によって切り替え可能に構成されていることを特徴とする請求項２に記載のパワーオンリセット回路。
【請求項４】
前記電源電圧を分圧抵抗により分圧して低電圧化した第２電源電圧を生成する抵抗分圧回路と、
前記コンビ型ＩＣカード内で前記電源電圧を所定の電圧に変換するレギュレータ回路で用いられる一定電圧の基準電圧と、前記第２電源電圧を比較する比較回路を備え、
前記分圧抵抗による分圧比が、前記外部リセット信号端子の信号レベルによって切り替え可能に構成されていることを特徴とする請求項１に記載のパワーオンリセット回路。
【請求項５】
前記外部リセット信号端子の信号レベルが非活性化レベルの場合、前記分圧抵抗による分圧比が、前記比較回路の出力レベルによって切り替わることで、前記内部リセット信号が解除されると、前記所定の閾値の設定値が低下するように構成されていることを特徴とする請求項４に記載のパワーオンリセット回路。
【請求項６】
前記外部リセット信号端子の信号レベルが非活性化レベルの場合、前記分圧抵抗による分圧比が、接触モードと非接触モードを判別するモード判別信号によって切り替わることで、前記内部リセット信号が解除された後の前記所定の閾値の低下した後の設定値が、接触モードと非接触モードを判別するモード判別信号によって切り替え可能に構成されていることを特徴とする請求項５に記載のパワーオンリセット回路。
【請求項７】
請求項１〜６の何れか１項に記載のパワーオンリセット回路を備えたことを特徴とするコンビ型ＩＣカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電磁波等を介して非接触で外部の電力供給源から電力を取得し、当該電源電圧を所定の電圧に変換して非接触通信動作を行う非接触型ＩＣカードのインタフェースと、電源端子等を介して外部の電力供給源から電力を直接取得し、当該電源電圧を所定の電圧に変換して接触通信動作を行う接触型ＩＣカードのインタフェースを併せ持った非接触・接触共用型のコンビ型ＩＣカード等に用いられるパワーオンリセット回路に関する。
【背景技術】
【０００２】
近年、カードに半導体集積回路装置を搭載したＩＣカードが普及しつつある。ＩＣカードは、外部のリーダライタ装置と、ＩＣカード内に搭載された半導体集積回路装置との間で情報交換を行うことが可能となっている。これにより、半導体集積回路装置が内蔵している不揮発性メモリへ必要な情報を格納したり、逆に不揮発性メモリから情報を読み出したりというような処理が可能となっている。斯かるＩＣカードによれば、従来の磁気カードによって行われている様々な機能を実現することが可能である。
【０００３】
このＩＣカードは、近年の半導体集積回路技術の進歩によって、より容量の大きい不揮発性メモリを内蔵するようになってきている。よって、複数のアプリケーションを１枚のＩＣカードに収納した多目的ＩＣカードも普及しつつある。斯かるＩＣカードでは、アプリケーション毎に使用状況も多彩なものとなっており、例えば１枚のカードで入退室や出退勤管理、鉄道やバス等の乗車券、パーソナルコンピュータのセキュリティやＡＴＭ（現金自動預け払い機）等への対応が可能となるように、非接触型ＩＣカードのインタフェースと接触型ＩＣカードのインタフェースを併せ持ったコンビ型（非接触・接触共用型）ＩＣカードが開発されている。
【０００４】
コンビ型ＩＣカードにおいて、接触型インタフェースを持つことの特徴の一つは、外部の電力供給源から電源端子等を介して直流電圧が直接供給されるため、非接触インタフェースに比べて電力伝導効率が良く、外部通信装置の消費電力を比較的低く抑えることができることである。例えば、小型携帯機器等のように比較的低電力で動作する機器と通信を行う場合では、接触インタフェースを使用することにより、バッテリーの消費を抑える等の効果がある。
【０００５】
一方、非接触型インタフェースを持つことの特徴の一つは、接触型インタフェースを使用した場合に比べて、操作が容易で且つ迅速に情報交換処理を行うことが可能なシステムを構成することができることである。例えば、鉄道やバス等の乗車券として非接触型ＩＣカードを用いる場合、改札ゲートに非接触型ＩＣカードをかざしたり（かざし処理）、瞬間的に接触させたり（タッチ＆ゴー処理）するのみで改札処理を行うことが可能となる。
【０００６】
このように、コンビ型ＩＣカードにおいては、ＩＣカードとリーダライタ装置との間での情報交換の形態としては、様々な方法が考えられる。例を挙げると、（１）非接触型リーダライタ装置から数ｃｍ程度以内で離れた空間にＩＣカードをかざす方法（かざし処理）、（２）非接触型リーダライタ装置に設置されたカードホルダにＩＣカードを挿入する方法（落とし込み処理）、（３）非接触型リーダライタ装置にカードをセットした後、電源スイッチを投入することによって電力を供給する方法、（４）接触型リーダライタ装置にカードをセットした後、電源スイッチを投入することによって、電源電圧を直接供給する方法等が考えられる。
【０００７】
これらの方法は、夫々ＩＣカードをリーダライタ装置に挿入または接近させる方法が相互に異なる。よって、リーダライタ装置からＩＣカードに電力を供給する際にも、ＩＣカード内での電源電圧の発生条件も異なることになる。
【０００８】
また、接触型インタフェースを使用した場合は、電源端子等を介して電源電圧が直接供給されるため、電源電圧の電流容量は外部リーダライタ装置によって比較的大きく設定することが可能であるのに対し、非接触型インタフェースを使用した場合は、電磁誘導による給電であり電流容量は限られたものとなるため、電源電圧の安定性も様々である。従って、コンビ型ＩＣカードにおいては、前記様々な電力供給形態に対して、何れの場合であっても確実で信頼性の高いパワーオンリセット動作が要求されている。
【０００９】
以下、従来のコンビ型ＩＣカードにおいて、どのようなパワーオンリセット回路が使用されているかについて例示する。例えば、下記の特許文献１には、コンビ型ＩＣカードにおけるパワーオンリセットを行う回路構成が開示されている。
【００１０】
特許文献１に開示されている従来技術では、図５に示すように、ロジック部に供給される電圧ＶＣＣ２Ｖの立ち上がりを検出して第１リセット信号ＲＳＴ１を生成する第１リセット回路４１と、上記外部の電力供給源から取得した電源電圧を整流する整流回路の出力電圧ＲＥＧＩＮの立ち上がりを検出して第２リセット信号ＲＳＴ２を生成する第２リセット回路４２を備えており、夫々のリセット回路のうち、リセット解除のタイミングが遅い方のリセット信号を出力することにより、非接触動作において様々な電源の立ち上がりタイミングに対応して安定したパワーオンリセット信号ＰＲＳＴを出力できるようにしている。また、接触型のインタフェースより入力される外部リセット信号ＲＳＴＢにも基づいてリセット信号を出力することが可能となっている。これにより、非接触型及び接触型の何れの方式で電力が供給されても、システムのリセット状態を的確に制御することが可能なパワーオンリセット回路を提供することができるというものである。
【００１１】
ここで、接触型ＩＣカードにおけるリセットの方法について説明する。接触型ＩＣカードの場合、２種類のリセットの方法がＩＳＯ／ＩＥＣ７８１６−３に規定されている。その内の一つにコールドリセットという規格がある。コールドリセットとは、外部リセット信号の入力端子であるＲＳＴＢ端子（端子名の最後の文字Ｂは、信号レベルが低レベル時にその信号が活性化されることを意味している）の電圧レベルを所定の期間低レベル（活性化レベル）に固定した状態で電源電圧を立ち上げることによってＩＣカード全体をリセット状態に遷移させるものである。他の一つは、ウォームリセットという規格で、電源電圧が立ち上がった状態でＲＳＴＢ端子を低レベル（活性化レベル）にすることによって、ＩＣカードの一部だけをリセット状態に遷移させるものである。接触型ＩＣカードでは、上述の２種類のリセットを具備することは必須となっている。一般に、接触型ＩＣカードをＩＳＯ準拠の接触型リーダライタ装置に接続した場合は、最初に必ず、前記コールドリセットが実行されることになる。
【００１２】
【特許文献１】特開２００３−４４１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
コンビ型ＩＣカードの場合、その利用形態は様々であり、各使用状況によって非接触型リーダライタ装置や接触型リーダライタ装置から供給される電圧の立ち上がり波形が異なる。近年では、接触型インタフェースで用いる電源電圧も多様化し、ＣＬＡＳＳ−Ａ（ＶＣＣ＝５Ｖ±１０％），ＣＬＡＳＳ−Ｂ（ＶＣＣ＝３Ｖ±１０％）の他に、ＣＬＡＳＳ−Ｃ（ＶＣＣ＝１．８Ｖ±１０％）という仕様がＩＳＯ／ＩＥＣ７８１６−３で規定されている。従って、非接触インタフェースにおける様々な電源の立ち上がりと、接触インタフェースにおける様々な電源電圧全てにおいて、安定した確実なパワーオンリセット回路が求められている。
【００１４】
ここで、上記のような使用状況において、非接触型リーダライタ装置及び接触型リーダライタ装置から給電される電力における電圧と電流の関係、及び、夫々に対して適切なパワーオンリセット電圧について説明する。
【００１５】
通常、非接触型リーダライタは、アンテナコイルを介して数百ｋＨｚ〜数十ＭＨｚ程度のキャリア周波数を用いた一定量の電磁界を放射し、ＩＣカードに対して電力を供給している。ＩＣカードは、リーダライタのアンテナとの距離やアンテナの結合度等によって受電する電力が変動する。例えば、消費電力９ｍＷの非接触型ＩＣカードを非接触型リーダライタ装置に徐々に近づけていった場合、ＩＣカードの受電電力が９ｍＷ以上になる位置まで近づけるとＩＣカードが動作する。この場合、ＩＣカード内で電力損失が無く９ｍＷの電力が全て供給されていると仮定すると、ＩＣカード内部の電源電圧が５Ｖの場合は１．８ｍＡ、１．８Ｖの場合は５ｍＡまで電流を消費することができる。言い換えれば、ＩＣカードが１．８ｍＡ消費している場合は、ＩＣカード内部の電源電圧は５Ｖであるが、５ｍＡ消費している場合は１．８Ｖまで電源電圧が降下することになる。
【００１６】
ＩＣカードに内蔵されているＣＰＵやメモリ回路は、通常、常に一定の消費電流で動作している訳ではない。動作シーケンスや処理内容等によって消費電流は変動する。このため、ＩＣカードが一定の電力を受電して動作している場合、上述のように、消費電流の変動は電源電圧の変動となり、延いては電磁ノイズの原因となる。電磁ノイズが発生すると、リーダライタ装置と通信を行う際にＳＮ比が低下する等、通信品質低下の要因となる。この対策として、シャントレギュレータ等のような電源クランプ回路を使用することが一般的であるが、これらの回路には通常高耐圧のトランジスタが使用され、２Ｖ以下では安定した動作が困難となる場合がある。
【００１７】
また、ＩＳＯ／ＩＥＣ１４４４３で規定されている通信方式の一つに１０％の振幅変調方式（Ｔｙｐｅ−Ｂ）がある。この通信方式では受電電圧と通信信号の振幅は比例関係にあるため、受電電圧が低くなると通信信号の振幅も小さくなる特性を持っている。従って、ＩＣカードが通信信号を受信する際においても、通信信号の振幅が低くなるとＳＮ比が下がり、受信が困難となるため、通信品質を確保するためには電源電圧は２Ｖ以上に設定しておく必要がある。
【００１８】
以上のことより、非接触モードで使用する場合、パワーオンリセットの設定電圧は２Ｖ以上に設定する必要がある。
【００１９】
一方、ＩＣカードを接触型リーダライタ装置に接続した場合、電源端子等を介して電源電圧がＩＣカードに直接印加されるため、ＩＣカードはリーダライタ装置の許容電流値（通常数十ｍＡ）までは消費できることになる。この場合、ＩＣカードの消費電流が変動しても、リーダライタ装置の許容電流値の範囲であれば電源電圧は一定となる。このような使用形態では、パワーオンリセット電圧は、仕様に合わせて下限電圧以下に設定する必要がある。例えば、ＣＬＡＳＳ−Ａを実装する場合は、パワーオンリセットの設定電圧は４．５Ｖ以下に設定する必要があり、また、ＣＬＡＳＳ−Ｂを実装する場合は、パワーオンリセットの設定電圧は２．７Ｖ以下に設定する必要があり、さらに、ＣＬＡＳＳ−Ｃを実装する場合では、パワーオンリセットの設定電圧は１．６２Ｖ以下に設定する必要がある。
【００２０】
従って、非接触インタフェースを使用する場合と、接触インタフェースを使用する場合では、適切なリセット電圧が違うため、従来のパワーオンリセット回路のように、接触／非接触モードにおいてパワーオンリセットの設定電圧を共通にすると、非接触時の設定電圧に律束されてリセット設定電圧は２Ｖ以上にしか設定できないことになる。つまり、ＣＬＡＳＳ−Ａ，ＣＬＡＳＳ−Ｂ、及び非接触インタフェースを備えたコンビカードは実現できるが、ＣＬＡＳＳ−Ａ，ＣＬＡＳＳ−Ｂ，ＣＬＡＳＳ−Ｃ、及び非接触インタフェース全てを備えることができないという課題があった。
【００２１】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、全ての電源電圧（ＣＬＡＳＳ−Ａ，ＣＬＡＳＳ−Ｂ，ＣＬＡＳＳ−Ｃ）で動作可能な接触インタフェースと、非接触インタフェースを備えたＩＣカードにおいて、様々な電力供給形態に対して、何れの場合であっても確実で信頼性の高いリセット信号を出力するパワーオンリセット回路、及び、当該パワーオンリセット回路を備えたＩＣカードを提供する点にある。
【課題を解決するための手段】
【００２２】
上記目的を達成するための本発明に係るパワーオンリセット回路は、コンビ型ＩＣカードの非接触インタフェースまたは接触インタフェースが外部の電源供給源から取得した電源電圧の立ち上がり時に前記コンビ型ＩＣカードのリセット状態を制御する内部リセット信号を出力するとともに、前記電源電圧が所定の閾値を超えて上昇したことを検出すると前記内部リセット信号を解除するパワーオンリセット回路であって、前記コンビ型ＩＣカードが接触型ＩＣカードとして機能する場合において外部装置から直接供給される外部リセット信号の入力端子である外部リセット信号端子の信号レベルが活性化レベルと非活性化レベルでは、活性化レベル時の方が、非活性化レベル時より前記所定の閾値が低電圧に設定されることを第１の特徴とする。
【００２３】
ここで、上記第１の特徴のパワーオンリセット回路で使用する外部リセット信号端子は、上述の接触型ＩＣカードにおけるリセットの方法についての説明（背景技術の記載参照）で言及したＲＳＴＢ端子に相当し、ＩＳＯ／ＩＥＣ７８１６−３に規定されているコールドリセット及びウォームリセットに使用可能である。尚、コンビ型ＩＣカードが、非接触型ＩＣカードとして、外部の電力供給源から電磁誘導によって非接触で電源電圧を取得する場合は、外部リセット信号端子（以下、適宜「ＲＳＴＢ端子」と称する）は、外部装置から外部リセット信号が入力されないオープン状態（不定状態）となるのを回避するため、電源電圧が励起していく過渡状態において、プルアップ状態（非活性化レベルの高レベル）となっている。但し、コンビ型ＩＣカードを、ＩＳＯ規格に準拠した接触型リーダライタ装置に接続した場合は、電源電圧立ち上げ時には、ＲＳＴＢ端子はリーダライタ装置によって必ず低レベル（活性化レベル）に固定され、前記コールドリセットが必ず実行される。  従って、ＲＳＴＢ端子が高レベルの場合は、非接触で給電されている状態か、或いは、ＩＳＯ規格に準拠しない接触モードで給電されている状態であると判断でき、ＲＳＴＢ端子が低レベルの場合は、ＩＳＯ規格に準拠した接触モードで給電されている状態であると判断することができる。
【００２４】
従って、上記第１の特徴のパワーオンリセット回路によれば、ＲＳＴＢ端子の信号レベルが低レベル（活性化レベル）と高レベル（非活性化レベル）では、低レベル時の方が、高レベル時より前記内部リセット信号を解除する電源電圧レベルの閾値が低電圧に設定されるため、ＲＳＴＢ端子の信号レベルが低レベル時には、前記閾値を１．６２Ｖ以下にすることにより、ＩＳＯ規格におけるＣＬＡＳＳ−Ａ，ＣＬＡＳＳ−Ｂ，ＣＬＡＳＳ−Ｃの全ての電源電圧でリセット動作を行い、当該リセット動作を確実に解除することができる。一方、ＲＳＴＢ端子の信号レベルが高レベル時では、非接触で給電されている状態か、或いは、ＩＳＯ規格に準拠しない接触モードで給電されている状態であるので、少なくともＩＳＯ規格に準拠したリセット手順でのリセット動作とはならないため、前記閾値を２Ｖ以上に設定することにより、非接触モードでのリセット動作を安定させることができる。
【００２５】
つまり、上記第１の特徴のパワーオンリセット回路によれば、ＲＳＴＢ端子の信号レベルを監視して、低レベル時の方が、高レベル時より前記内部リセット信号を解除する電源電圧レベルの閾値が低電圧になるように切り替えることにより、様々な電力供給形態に対して、何れの電力供給形態であっても確実で信頼性の高いリセット信号を出力するパワーオンリセット回路が実現できる。
【００２６】
本発明に係るパワーオンリセット回路は、上記第１の特徴に加えて、更に、前記電源電圧を分圧抵抗により分圧して低電圧化した第２電源電圧を生成する抵抗分圧回路と、前記コンビ型ＩＣカード内で前記電源電圧を所定の電圧に変換するレギュレータ回路で用いられる一定電圧の基準電圧と、前記第２電源電圧を比較する比較回路を備え、前記分圧抵抗による分圧比が、前記外部リセット信号端子の信号レベルによって切り替え可能に構成されていることを第２の特徴とする。
【００２７】
上記第２の特徴のパワーオンリセット回路によれば、外部リセット信号端子の信号レベルによって分圧抵抗による分圧比を切り替え、その結果として第２電源電圧の電圧レベルを切り替えることで、内部リセット信号を解除する電源電圧レベルの閾値の設定を実質的に切り替えることが可能となり、上記第１の特徴のパワーオンリセット回路を、コンビ型ＩＣカード内のレギュレータ回路で用いられる一定電圧の基準電圧を利用して具体的に実現できるようになる。
【００２８】
本発明に係るパワーオンリセット回路は、上記第１の特徴に加えて、更に、前記外部リセット信号端子の信号レベルが非活性化レベルの場合、前記内部リセット信号が解除されると、前記所定の閾値の設定値が低下することを第３の特徴とする。
【００２９】
本発明に係るパワーオンリセット回路は、上記第２の特徴に加えて、更に、前記外部リセット信号端子の信号レベルが非活性化レベルの場合、前記分圧抵抗による分圧比が、前記比較回路の出力レベルによって切り替わることで、前記内部リセット信号が解除されると、前記所定の閾値の設定値が低下するように構成されていることを第４の特徴とする。
【００３０】
上記第３または第４の特徴のパワーオンリセット回路によれば、外部リセット信号端子の信号レベルが非活性化レベル時、つまり、少なくともＩＳＯ規格に準拠した接触モードで給電されている状態以外の、電源電圧の給電が不安定となる可能性の高い給電状態において、非接触または接触インタフェースを介して外部の電源供給源から取得した電源電圧の変動に対してヒステリシス特性を有するので、電源電圧が閾値を超えて上昇した直後に当該閾値を低く再設定できるので、内部リセット信号の解除を安定化させることができる。
【００３１】
一方、外部リセット信号端子の信号レベルが活性化レベル時には、ＩＳＯ規格に準拠した接触モードで電源電圧が立ち上がるので、電源電圧の変動に対してヒステリシス特性を有しないことで、電源電圧が閾値を超えて上昇したことを検知する前後において閾値の設定を１．６２Ｖ以下になるように固定でき、ＣＬＡＳＳ−Ｃで電源電圧が立ち上がる場合であっても、確実に内部リセット信号によるリセットを解除することができる。
【００３２】
本発明に係るパワーオンリセット回路は、上記第３の特徴に加えて、更に、前記内部リセット信号が解除された後の前記所定の閾値の低下した後の設定値が、接触モードと非接触モードを判別するモード判別信号によって切り替え可能に構成されていることを第５の特徴とする。
【００３３】
本発明に係るパワーオンリセット回路は、上記第４の特徴に加えて、更に、前記外部リセット信号端子の信号レベルが非活性化レベルの場合、前記分圧抵抗による分圧比が、接触モードと非接触モードを判別するモード判別信号によって切り替わることで、前記内部リセット信号が解除された後の前記所定の閾値の低下した後の設定値が、接触モードと非接触モードを判別するモード判別信号によって切り替え可能に構成されていることを第６の特徴とする。
【００３４】
上記第５または第６の特徴のパワーオンリセット回路によれば、外部リセット信号端子の信号レベルが非活性化レベル時、つまり、少なくともＩＳＯ規格に準拠した接触モードで給電されている状態以外において、更に、接触モード及び非接触モードを判別する手段より出力されるモード判別信号の信号レベルに応じて、非接触状態で電源電圧が立ち上がる場合と接触状態で電源電圧が立ち上がる場合を区別して、ヒステリシス特性を切り替えることができる。この結果、非接触状態で電源電圧が立ち上がる場合は、ヒステリシス特性における閾値の上限電圧を３Ｖ以上に設定することにより、非接触通信が十分に安定して動作する電圧で、ＩＣカードに起動を掛けることができる。その後、内部リセット信号が解除された状態において、接触モード及び非接触モードを判別する手段より出力されるモード判別信号を監視し、非接触モードと判別された場合は、抵抗分圧回路における分圧抵抗による分圧比を切り替えることにより、ヒステリシス特性における閾値の下限電圧を２Ｖ以上、３Ｖ未満に設定することができる。これにより、電源電圧が不安定な非接触モードで動作している場合においても、ＩＣカードの消費電流によって電源電圧が変動しても、誤って内部リセット信号が出力されてリセット状態になってしまうことなく、安定した動作を維持することができる。更に、高耐圧トランジスタ回路の動作が不安定となる２Ｖ以下まで電源電圧が降下した場合には、誤動作する前に確実にリセット状態に遷移させることが可能となる。
【００３５】
本発明に係るコンビ型ＩＣカードは、上記何れかの特徴のパワーオンリセット回路を備えたことを特徴とする。
【００３６】
上記特徴のコンビ型ＩＣカードによれば、非接触インタフェースにおける様々な電源電圧の立ち上がりと、接触インタフェースにおける様々な電源電圧の全てにおいて、安定した確実なパワーオンリセットが可能なコンビ型ＩＣカードを実現可能となる。
【発明を実施するための最良の形態】
【００３７】
次に、本発明に係るパワーオンリセット回路（以下、適宜「本発明回路」と称す）とそれを用いたコンビ型ＩＣカードについて、図面を参照して説明する。
【００３８】
〈第１実施形態〉
図１は、第１実施形態に係る本発明回路の回路構成を示す回路図である。本発明回路は、コンビ型ＩＣカードの非接触インタフェース（図示せず）または接触インタフェース（図示せず）が外部の電源供給源（図示せず）から取得した電源電圧ＶＣＣの立ち上がり時にコンビ型ＩＣカードのリセット状態を制御する内部リセット信号ＰＲＳＴＢ（パワーオンリセット信号）を出力するとともに、電源電圧ＶＣＣが所定の閾値Ｖｔを超えて上昇したことを検出すると内部リセット信号ＰＲＳＴＢを解除するパワーオンリセット回路であって、電源電圧ＶＣＣを分圧抵抗Ｒ１、Ｒ２、Ｒ３により分圧して低電圧化した第２電源電圧ＶＣＣ２を生成する抵抗分圧回路１と、コンビ型ＩＣカード内で電源電圧ＶＣＣを所定の電圧に変換するレギュレータ回路（図示せず）で用いられる一定電圧の基準電圧ＶＲＥＦと第２電源電圧ＶＣＣ２を比較する比較回路２と、抵抗分圧回路１の分圧抵抗Ｒ１、Ｒ２、Ｒ３による第２電源電圧ＶＣＣ２を生成に係る分圧比が、外部リセット信号端子ＲＳＴＢの信号レベル（以下、単に「ＲＳＴＢレベル」と称す）に基づいて切り替える分圧比切替回路３と、コンビ型ＩＣカードにリセットを掛けるためのシステムリセット信号ＳＲＳＴＢを生成する２入力ＡＮＤ回路４を備えて構成される。尚、電源電圧ＶＣＣは上記レギュレータ回路に供給され、上記レギュレータ回路において、コンビ型ＩＣカード内の回路（ロジック回路、不揮発性メモリ等）で供給される所定の内部電源電圧に変換される。また、以下の説明では、信号レベルの「低レベル」と「高レベル」は、正論理における論理値「０」と「１」に夫々対応するものとして説明する。
【００３９】
抵抗分圧回路１は３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３の直列回路で構成され、分圧抵抗Ｒ１の一端が電源電圧ＶＣＣに接続し、分圧抵抗Ｒ１の他端が分圧抵抗Ｒ２の一端及び比較回路２の非反転入力に接続し、分圧抵抗Ｒ２の他端が分圧抵抗Ｒ３の一端に接続し、分圧抵抗Ｒ３の他端が接地電圧に接続して構成される。ここで、第２電源電圧ＶＣＣ２は、分圧抵抗Ｒ１、Ｒ２の接続点から比較回路２の非反転入力に出力される。第１実施形態では、第２電源電圧ＶＣＣ２を生成に係る分圧比は、２つの分圧抵抗Ｒ１、Ｒ２を使用する場合と、３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３を使用する場合で切り替わることになる。
【００４０】
比較回路２は、非反転入力に入力する第２電源電圧ＶＣＣ２と反転入力に入力する基準電圧ＶＲＥＦを比較して、第２電源電圧ＶＣＣ２の方が基準電圧ＶＲＥＦより大きい場合に内部リセット信号ＰＲＳＴＢの信号レベルを高レベルとし、逆に、第２電源電圧ＶＣＣ２の方が基準電圧ＶＲＥＦより小さい場合には内部リセット信号ＰＲＳＴＢの信号レベルを低レベルとする。尚、内部リセット信号ＰＲＳＴＢは低レベルで活性化状態（リセット状態）であり、高レベルで非活性化状態（リセット解除状態）である。
【００４１】
分圧比切替回路３は、入力が外部リセット信号端子ＲＳＴＢに接続するインバータ５と、インバータ５の出力と内部リセット信号ＰＲＳＴＢを夫々入力とし各入力の否定論理和を出力する２入力ＮＯＲ回路６と、ドレインが分圧抵抗Ｒ２、Ｒ３の接続点に接続し、ソースが接地電圧に接続し、ゲートが２入力ＮＯＲ回路６の出力と接続するＮＭＯＳトランジスタ７を備えて構成される。
【００４２】
２入力ＡＮＤ回路４は、外部リセット信号端子ＲＳＴＢの信号と内部リセット信号ＰＲＳＴＢを夫々入力とし、その論理積をシステムリセット信号ＳＲＳＴＢとして出力する。従って、システムリセット信号ＳＲＳＴＢは、外部リセット信号端子ＲＳＴＢによって強制的にリセット可能に構成されている。
【００４３】
次に、第１実施形態に係る本発明回路の回路動作について詳細に説明する。
【００４４】
先ず、ＲＳＴＢレベルが低レベルの場合、内部リセット信号ＰＲＳＴＢの信号レベルに拘わらず、インバータ５とＮＯＲ回路６によってＮＭＯＳトランジスタ７のゲートレベルは強制的に低レベルに固定され、ＮＭＯＳトランジスタ７はオフ状態となる。従って、電源電圧ＶＣＣから、３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３を介して接地電圧に流れる直流電流経路が形成され、電源電圧ＶＣＣは、分圧抵抗Ｒ１と、分圧抵抗Ｒ２、Ｒ３の合成抵抗によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、以下の数１で与えられる。数１の右辺の（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）は、ＲＳＴＢレベルが低レベルの場合の分圧比に相当する。
【００４５】
［数１］
ＶＣＣ２＝ＶＣＣ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）
【００４６】
次に、ＲＳＴＢレベルが高レベルの場合、電源電圧ＶＣＣが所定の閾値Ｖｔ以下の場合には、後述するように、比較回路２から出力される内部リセット信号ＰＲＳＴＢの信号レベルが低レベルであるため、ＮＯＲ回路６の２つの入力は共に低レベルとなって、ＮＭＯＳトランジスタ７のゲートレベルは高レベルとなり、ＮＭＯＳトランジスタ７はオン状態となる。従って、電源電圧ＶＣＣから、２つの分圧抵抗Ｒ１、Ｒ２とＮＭＯＳトランジスタ７を介して接地電圧に流れる直流電流経路が形成され、分圧抵抗Ｒ３の抵抗値に比べてＮＭＯＳトランジスタ７のオン抵抗が十分に低抵抗である場合は、電源電圧ＶＣＣは、分圧抵抗Ｒ１と分圧抵抗Ｒ２によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、以下の数２で与えられる。数２の右辺のＲ２／（Ｒ１＋Ｒ２）は、ＲＳＴＢレベルが高レベルで、電源電圧ＶＣＣが所定の閾値Ｖｔ以下（パワーオンリセット解除前）の場合の分圧比に相当する。
【００４７】
［数２］
ＶＣＣ２＝ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２）
【００４８】
数１及び数２において、ＶＣＣ２＝ＶＲＥＦとなる電源電圧ＶＣＣを夫々ＶＣＣＬ、ＶＣＣＨとすると、電圧ＶＣＣＬ、ＶＣＣＨは、夫々以下の数３と数４で与えられる。
【００４９】
［数３］
ＶＣＣＬ＝ＶＲＥＦ×（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）
［数４］
ＶＣＣＨ＝ＶＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２
【００５０】
ここで、電圧ＶＣＣＬと電圧ＶＣＣＨは、夫々ＲＳＴＢレベルが低レベルと高レベルの場合の所定の閾値Ｖｔに相当する。数３と数４において、分圧比の逆数｛（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）｝と分圧比の逆数｛（Ｒ１＋Ｒ２）／Ｒ２｝の大小関係は、以下の数５に示すように、常に後者が前者より大きいので、ＶＣＣＨ＞ＶＣＣＬとなる。
【００５１】
［数５］
（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）＜（Ｒ１＋Ｒ２）／Ｒ２
【００５２】
例えば、基準電圧ＶＲＥＦを１Ｖとし、３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３の抵抗比Ｒ１：Ｒ２：Ｒ３を２：１：１に設定した場合、電圧ＶＣＣＬと電圧ＶＣＣＨは、夫々以下の数６と数７に示すようになる。
【００５３】
［数６］
ＶＣＣＬ＝１Ｖ×４／２＝２Ｖ
［数７］
ＶＣＣＨ＝１Ｖ×３／１＝３Ｖ
【００５４】
次に、電源電圧ＶＣＣが、ＲＳＴＢレベルが低レベルの場合にはＶＣＣＬを超えて、ＲＳＴＢレベルが高レベルの場合にはＶＣＣＨを超えて、電圧上昇すると、数３または数４で与えられる第２電源電圧ＶＣＣ２が、基準電圧ＶＲＥＦより大きくなるので、内部リセット信号ＰＲＳＴＢは低レベルから高レベルに遷移して、リセット状態（パワーオンリセット）が解除される。
【００５５】
ＲＳＴＢレベルが高レベルの場合、電源電圧ＶＣＣが所定の閾値Ｖｔ（＝ＶＣＣＨ）を超えた場合には、比較回路２から出力される内部リセット信号ＰＲＳＴＢの信号レベルが高レベルとなるため、ＮＯＲ回路６によってＮＭＯＳトランジスタ７のゲートレベルは低レベルに遷移し、ＮＭＯＳトランジスタ７はオフ状態となる。従って、電源電圧ＶＣＣから、３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３を介して接地電圧に流れる直流電流経路が形成され、電源電圧ＶＣＣは、分圧抵抗Ｒ１と、分圧抵抗Ｒ２、Ｒ３の合成抵抗によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、ＲＳＴＢレベルが低レベルの場合と同様の数１で与えられる。つまり、所定の閾値ＶｔがＶＣＣＨからＶＣＣＬに低下し、電源電圧ＶＣＣの変化に対してヒステリシス特性を有することになる。従って、電源電圧ＶＣＣがＶＣＣＨを超えて上昇した後に、ＶＣＣＨを僅かに下回る変動が生じても、直ぐには解除された内部リセット信号ＰＲＳＴＢの信号レベルが低レベルに戻って不用意にリセット状態に陥ることが回避される。但し、電源電圧ＶＣＣがＶＣＣＬを下回るまで低下すると、正常に内部リセット信号ＰＲＳＴＢの信号レベルが低レベルに戻ってリセット状態になる。
【００５６】
従って、電圧ＶＣＣＬは、ＲＳＴＢレベルが低レベルの場合、または、ＲＳＴＢレベルが高レベルでパワーオンリセット解除後の所定の閾値Ｖｔに対応し、電圧ＶＣＣＨは、ＲＳＴＢレベルが高レベルの場合のパワーオンリセット解除前の所定の閾値Ｖｔに対応することになる。
【００５７】
以上より、所定の閾値Ｖｔを超えて上昇するまでの電源電圧ＶＣＣの立ち上がり時においては、ＶＣＣＨ＞ＶＣＣＬであるので、ＲＳＴＢレベルが低レベルの場合は、ＲＳＴＢレベルが高レベルの場合よりも低電圧で、内部リセット信号ＰＲＳＴＢが高レベルに遷移し、パワーオンリセットが解除されることになる。
【００５８】
〈第２実施形態〉
図２は、第２実施形態に係る本発明回路の回路構成を示す回路図である。本発明回路は、第１実施形態と同様に、コンビ型ＩＣカードの非接触インタフェース（図示せず）または接触インタフェース（図示せず）が外部の電源供給源（図示せず）から取得した電源電圧ＶＣＣの立ち上がり時にコンビ型ＩＣカードのリセット状態を制御する内部リセット信号ＰＲＳＴＢを出力するとともに、電源電圧ＶＣＣが所定の閾値Ｖｔを超えて上昇したことを検出すると内部リセット信号ＰＲＳＴＢを解除するパワーオンリセット回路であって、抵抗分圧回路１１、比較回路２、分圧比切替回路１３、及び、２入力ＡＮＤ回路４を備えて構成される。比較回路２と２入力ＡＮＤ回路４は、第１実施形態と同じであるので、重複する説明は割愛する。抵抗分圧回路１１と分圧比切替回路１３の回路構成が、第１実施形態と異なる。
【００５９】
尚、第２実施形態では、本発明回路とは別に設けられた接触／非接触モード判別回路１４が別途必要となる。接触／非接触モード判別回路１４は、コンビ型ＩＣカードが接触モードと非接触モードの何れのモードで動作しているかを判別してその判別結果をモード判別信号ＭＯＤＥとして出力する回路である。モード判別信号ＭＯＤＥは、低レベルが接触モードであることを表し、高レベルが非接触モードであることを表している。本第２実施形態では、接触／非接触モード判別回路１４の具体的な回路構成については不問であり、コンビ型ＩＣカードが接触モードと非接触モードの何れのモードで動作しているかを判別できれば、どのような回路構成であっても構わない。
【００６０】
抵抗分圧回路１１は、４つの分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の直列回路で構成され、電源電圧ＶＣＣを分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４により分圧して低電圧化した第２電源電圧ＶＣＣ２を生成する回路である。分圧抵抗Ｒ１の一端が電源電圧ＶＣＣに接続し、分圧抵抗Ｒ１の他端が分圧抵抗Ｒ２の一端及び比較回路２の非反転入力に接続し、分圧抵抗Ｒ２の他端が分圧抵抗Ｒ３の一端に接続し、分圧抵抗Ｒ３の他端が分圧抵抗Ｒ４の一端に接続し、分圧抵抗Ｒ４の他端が接地電圧に接続して構成される。ここで、第２電源電圧ＶＣＣ２は、分圧抵抗Ｒ１、Ｒ２の接続点から比較回路２の非反転入力に出力される。第２実施形態では、第２電源電圧ＶＣＣ２を生成に係る分圧比は、２つの分圧抵抗Ｒ１、Ｒ２を使用する場合と、３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３を使用する場合と、４つの分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を使用する場合で切り替わることになる。
【００６１】
分圧比切替回路１３は、２つの回路部で構成され、第１の回路部は第１実施形態の分圧比切替回路と同じである。つまり、第１の回路部は、入力が外部リセット信号端子ＲＳＴＢに接続するインバータ５と、インバータ５の出力と内部リセット信号ＰＲＳＴＢを夫々入力とし各入力の否定論理和を出力する２入力ＮＯＲ回路６と、ドレインが分圧抵抗Ｒ２、Ｒ３の接続点に接続し、ソースが接地電圧に接続し、ゲートが２入力ＮＯＲ回路６の出力と接続するＮＭＯＳトランジスタ７を備えて構成される。第２の回路部は、第２実施形態で新たに追加された回路部で、入力が内部リセット信号ＰＲＳＴＢであるインバータ１５と、インバータ１５の出力とモード判別信号ＭＯＤＥを夫々入力とし各入力の否定論理和を出力する２入力ＮＯＲ回路１６と、第１の回路部のインバータ５の出力と２入力ＮＯＲ回路１６の出力を夫々入力とし各入力の否定論理和を出力する２入力ＮＯＲ回路１７と、ドレインが分圧抵抗Ｒ３、Ｒ４の接続点に接続し、ソースが接地電圧に接続し、ゲートが２入力ＮＯＲ回路１７の出力と接続するＮＭＯＳトランジスタ１８を備えて構成される。
【００６２】
次に、第２実施形態に係る本発明回路の回路動作について詳細に説明する。
【００６３】
先ず、ＲＳＴＢレベルが低レベルの場合、内部リセット信号ＰＲＳＴＢの信号レベルに拘わらず、インバータ５とＮＯＲ回路６とＮＯＲ回路１７によってＮＭＯＳトランジスタ７、１８の各ゲートレベルは強制的に低レベルに固定され、ＮＭＯＳトランジスタ７、１８は夫々オフ状態となる。従って、電源電圧ＶＣＣから、４つの分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を介して接地電圧に流れる直流電流経路が形成され、電源電圧ＶＣＣは、分圧抵抗Ｒ１と、分圧抵抗Ｒ２、Ｒ３、Ｒ４の合成抵抗によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、以下の数８で与えられる。数８の右辺の（Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）は、ＲＳＴＢレベルが低レベルの場合の分圧比に相当する。
【００６４】
［数８］
ＶＣＣ２＝ＶＣＣ×（Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）
【００６５】
次に、ＲＳＴＢレベルが高レベルの場合、電源電圧ＶＣＣが所定の閾値Ｖｔ以下の場合には、比較回路２から出力される内部リセット信号ＰＲＳＴＢの信号レベルが低レベルであるため、ＮＯＲ回路６の２つの入力は共に低レベルとなって、ＮＭＯＳトランジスタ７のゲートレベルは高レベルとなり、ＮＭＯＳトランジスタ７はオン状態となる。また、内部リセット信号ＰＲＳＴＢの信号レベルが低レベルであると、インバータ１５の出力が高レベルであるので、モード判別信号ＭＯＤＥの信号レベルに拘わらず、ＮＯＲ回路１６の出力は低レベルとなり、ＮＯＲ回路１７の２つの入力は共に低レベルとなって、ＮＭＯＳトランジスタ１８のゲートレベルは高レベルとなり、ＮＭＯＳトランジスタ１８はオン状態となる。従って、電源電圧ＶＣＣから、２つの分圧抵抗Ｒ１、Ｒ２とＮＭＯＳトランジスタ７を介して接地電圧に流れる直流電流経路が形成され、分圧抵抗Ｒ３の抵抗値に比べてＮＭＯＳトランジスタ７のオン抵抗が十分に低抵抗である場合は、電源電圧ＶＣＣは、分圧抵抗Ｒ１と分圧抵抗Ｒ２によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、以下の数９で与えられる。数９の右辺のＲ２／（Ｒ１＋Ｒ２）は、ＲＳＴＢレベルが高レベルで、電源電圧ＶＣＣが所定の閾値Ｖｔ以下（パワーオンリセット解除前）の場合の分圧比に相当する。尚、数９は第１実施形態における数２と同じである。
【００６６】
［数９］
ＶＣＣ２＝ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２）
【００６７】
引き続き、ＲＳＴＢレベルが高レベルの場合、電源電圧ＶＣＣが所定の閾値Ｖｔを超えて上昇した場合には、比較回路２から出力される内部リセット信号ＰＲＳＴＢの信号レベルが高レベルとなるため、ＮＯＲ回路６によってＮＭＯＳトランジスタ７のゲートレベルは低レベルに遷移し、ＮＭＯＳトランジスタ７はオフ状態となる。また、パワーオンリセットが解除され、接触／非接触モード判別回路１４によって、コンビ型ＩＣカードが接触モードと非接触モードの何れのモードで動作しているかが判別され、非接触モードで動作している場合は、モード判別信号ＭＯＤＥは高レベルとなる。この場合、ＮＯＲ回路１６の出力が低レベルになり、ＮＯＲ回路１７の出力と接続するＮＭＯＳトランジスタ１８のゲートレベルが高レベルになるので、ＮＭＯＳトランジスタ１８はオン状態となる。従って、電源電圧ＶＣＣから、３つの分圧抵抗Ｒ１、Ｒ２、Ｒ３とＮＭＯＳトランジスタ１８を介して接地電圧に流れる直流電流経路が形成され、分圧抵抗Ｒ４の抵抗値に比べてＮＭＯＳトランジスタ１８のオン抵抗が十分に低抵抗である場合は、電源電圧ＶＣＣは、分圧抵抗Ｒ１と分圧抵抗Ｒ２、Ｒ３の合成抵抗によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、以下の数１０で与えられる。数１０の右辺の（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）は、ＲＳＴＢレベルが高レベルで、電源電圧ＶＣＣが所定の閾値Ｖｔを超えて、非接触モードで動作している場合の分圧比に相当する。
【００６８】
［数１０］
ＶＣＣ２＝ＶＣＣ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）
【００６９】
また、パワーオンリセットが解除され、接触／非接触モード判別回路１４によって、コンビ型ＩＣカードが接触モードと非接触モードの何れのモードで動作しているかが判別され、接触モードで動作している場合は、モード判別信号ＭＯＤＥは低レベルとなる。この場合、ＮＯＲ回路１６の出力が高レベルになり、ＮＯＲ回路１８の出力と接続するＮＭＯＳトランジスタ１８のゲートレベルが低レベルになるので、ＮＭＯＳトランジスタ１８はオフ状態となる。従って、ＲＳＴＢレベルが低レベルの場合と同様に、電源電圧ＶＣＣから、４つの分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を介して接地電圧に流れる直流電流経路が形成され、電源電圧ＶＣＣは、分圧抵抗Ｒ１と、分圧抵抗Ｒ２、Ｒ３、Ｒ４の合成抵抗によって分圧されるため、比較回路２に入力する第２電源電圧ＶＣＣ２は、上記数８で与えられる。
【００７０】
数８〜数１０において、ＶＣＣ２＝ＶＲＥＦとなる電源電圧ＶＣＣを夫々ＶＣＣＬＬ、ＶＣＣＨ、ＶＣＣＬとすると、電圧ＶＣＣＬＬ、ＶＣＣＨ、ＶＣＣＬは、夫々以下の数１１〜数１３で与えられる。
【００７１】
［数１１］
ＶＣＣＬＬ＝ＶＲＥＦ×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）
［数１２］
ＶＣＣＨ＝  ＶＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２
［数１３］
ＶＣＣＬ＝  ＶＲＥＦ×（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）
【００７２】
ここで、電圧ＶＣＣＬＬはＲＳＴＢレベルが低レベルの場合の所定の閾値Ｖｔと、ＲＳＴＢレベルが高レベルで、パワーオンリセット解除後に接触モードで動作している場合の所定の閾値Ｖｔに相当する。電圧ＶＣＣＨは、ＲＳＴＢレベルが高レベルで、パワーオンリセット解除前の所定の閾値Ｖｔに相当する。ＶＣＣＬは、ＲＳＴＢレベルが高レベルで、パワーオンリセット解除後に非接触モードで動作している場合の所定の閾値Ｖｔに相当する。
【００７３】
数１１〜数１３において、分圧比の逆数｛（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）｝と分圧比の逆数｛（Ｒ１＋Ｒ２）／Ｒ２｝と分圧比の逆数｛（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）｝は、以下の数１４に示す大小関係となるため、３通りの閾値Ｖｔ（ＶＣＣＬＬ、ＶＣＣＨ、ＶＣＣＬ）の大小関係は、数１５に示すようになる。
【００７４】
［数１４］
ＲＬＬ＜ＲＬ＜ＲＨ
但し、
ＲＬＬ＝（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）
ＲＨ＝（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）
ＲＬ＝（Ｒ１＋Ｒ２）／Ｒ２
【００７５】
［数１５］
ＶＣＣＬＬ＜ＶＣＣＬ＜ＶＣＣＨ
【００７６】
例えば、基準電圧ＶＲＥＦを１Ｖとし、４つの分圧抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗比Ｒ１：Ｒ２：Ｒ３：Ｒ４を２：１：１：２に設定した場合、電圧ＶＣＣＬＬと電圧ＶＣＣＬと電圧ＶＣＣＨは、夫々以下の数１６〜数１８に示すようになる。
【００７７】
［数１６］
ＶＣＣＬＬ＝１Ｖ×６／４＝１．５Ｖ
［数１７］
ＶＣＣＬ＝１Ｖ×４／２＝２Ｖ
［数１８］
ＶＣＣＨ＝１Ｖ×３／１＝３Ｖ
【００７８】
図３は、電源電圧ＶＣＣの立ち上がり時（または、立ち下がり時）における電源電圧ＶＣＣの電圧レベルと内部リセット信号ＰＲＳＴＢの信号レベルの関係を模式的に示す図である。
【００７９】
図３の上段の内部リセット信号ＰＲＳＴＢは、ＲＳＴＢレベルが低レベルの場合の内部リセット信号ＰＲＳＴＢの信号レベルの遷移を示しており、電源電圧ＶＣＣが閾値ＶＣＣＬＬを超えて上昇すると、低レベルから高レベルに遷移してリセット状態が解除され、逆に、電源電圧ＶＣＣが閾値ＶＣＣＬＬより低下すると、高レベルから低レベルに遷移して再度リセット状態となる。
【００８０】
図３の下段の内部リセット信号ＰＲＳＴＢは、ＲＳＴＢレベルが高レベルで、パワーオンリセット解除後の動作が非接触モードである場合の内部リセット信号ＰＲＳＴＢの信号レベルの遷移を示しており、電源電圧ＶＣＣが閾値ＶＣＣＨを超えて上昇すると、低レベルから高レベルに遷移してリセット状態が解除され、逆に、電源電圧ＶＣＣが閾値ＶＣＣＬより低下すると、高レベルから低レベルに遷移して再度リセット状態となる。
【００８１】
数１５に示すように、所定の閾値Ｖｔは、ＶＣＣＬＬ＜ＶＣＣＬ＜ＶＣＣＨという関係となることより、ＲＳＴＢレベルが低レベル時には、高レベル時よりも低い電圧で内部リセット信号ＰＲＳＴＢが高レベルに遷移してリセット状態が解除される。
【００８２】
以上に説明した構成によれば、ＩＳＯ規格に準拠した接触型リーダライタ装置に接続した場合は、ＲＳＴＢレベルは必ず低レベルとなるため、閾値Ｖｔ（ＶＣＣＬＬ）の設定電圧を１．６２Ｖ以下に設定することによって、ＩＳＯ規格におけるＣＬＡＳＳ−Ａ、ＣＬＡＳＳ−Ｂ、ＣＬＡＳＳ−Ｃの全ての電源電圧でリセット動作できる。
【００８３】
また、電圧ＶＣＣＨと電圧ＶＣＣＬを、非接触モード動作に適切な電圧に設定することにより、非接触モードでのパワーオンリセット動作を安定させることができる。
【００８４】
従って、本発明によれば、電磁波等を介して非接触で外部の電力供給源から電力を取得する非接触型ＩＣカードのインタフェースと、電源端子等を介して直接外部の電力供給源から電力を取得する接触型ＩＣカードのインタフェースを併せ持ったコンビ型ＩＣカードにおいて、非接触インタフェースにおける様々な電源電圧の立ち上がりと、接触インタフェースにおける様々な電源電圧の全てにおいて、安定した確実なパワーオンリセット回路を提供することができる。
【００８５】
〈第３実施形態〉
次に、上記第１実施形態及び第２実施形態で説明した本発明回路を備えたコンビ型ＩＣカード（以下、適宜「本発明装置」と称す）について、図面を参照して説明する。
【００８６】
図４は、本発明装置の一回路構成例を示す概略のブロック図である。図４に示すように、本発明装置は、電磁波を用いた通信を行うＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）部２０、各種論理演算を行う論理回路を複数備えたロジック部２１、不揮発性メモリ部２８、電圧制御回路部２９等を備えた構成となっている。ロジック部２１は、データ処理用のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２２、暗号を高速処理するためのセキュリティ用プロセッサ２３、演算処理における作業領域としてのワークＲＡＭ（Ｒａｎｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）２４、起動時に用いられるブートＲＯＭ（ＲｅａｄＯｎｌｙ Ｍｅｍｏｒｙ）２５、プロトコル制御回路２６、リセット回路２７、バス制御回路３０、セレクタ回路３１、クロック発生回路３２等を備えた構成となっている。
【００８７】
また、ＲＦ部２０は、電磁誘導を起動させるアンテナコイル３３、アンテナコイル３３の接続端子及びショットキーダイオード等から構成される整流回路３４、変調回路３５、復調回路３６、クロック抽出回路３７、及び、上記第１実施形態または第２実施形態の本発明回路からなるパワーオンリセット回路１９を備えた構成となっている。尚、パワーオンリセット回路１９が第２実施形態の本発明回路からなる場合は、図４に示すように、図２に示した接触／非接触モード判別回路１４を備えた構成となる。パワーオンリセット回路１９が第１実施形態の本発明回路からなる場合は、接触／非接触モード判別回路１４は、少なくともパワーオンリセット回路１９の動作には必要ないので省略可能である。本発明装置は、パワーオンリセット回路１９を備えている点を特徴としている。
【００８８】
次に、図４に示す構成における本発明装置の動作の概要を簡単に説明する。非接触モードでの動作の場合、電磁誘導によって生じた電力は、整流回路３４によって整流される。尚、接触モードでの動作の場合、電源電圧ＶＣＣは、直接電源端子から供給される。整流回路３４によって全波整流された、或いは、直接電源電圧端子から供給された電源電圧ＶＣＣは、電圧制御回路部２９（レギュレータ回路に相当）に入力され、この電圧制御回路部２９において各ブロックに最適な電圧（例えば、ロジック部２１と不揮発性メモリ部２８に共通に供給するＶＤＤ、不揮発性メモリ部２８に供給するＶＰＰ）が生成され、各ブロックに供給される。電圧制御回路部２９において、各ブロックに供給される電圧（ＶＤＤ、ＶＰＰ）の生成に使用された基準電圧ＶＲＥＦは、パワーオンリセット回路１９において使用される。また、非接触モードでの動作の場合、整流回路３４からの搬送波形がクロック抽出回路３７によって抽出され、クロック信号が生成される。
【００８９】
更に、変調回路３５及び復調回路３６によって、振幅変調によりデータ通信が行われる。受信した信号は、復調回路３６によって復調信号に変換され、セレクタ回路３１を介してプロトコル制御回路２６に入力され、ＣＰＵ２によって処理される。またＣＰＵ２において送信信号が生成されると、この送信信号がプロトコル制御回路２６からセレクタ回路３１を介して変調回路３５に入力され、変調回路３５において送信に適した信号に変換した後に、アンテナコイル３３から送信される。
【００９０】
尚、図４に示す回路構成の内、ＲＦ部２０のアンテナコイル３３とそれに並列に接続するコンデンサ以外は、１つの集積回路装置としてモジュール化されており、接触モードでの動作で使用する外部端子（図４中、２重丸で表示）が設けられている。これらの外部端子としては、電源電圧ＶＣＣの供給を受ける電源端子、接地電圧端子ＧＮＤ、信号端子ＣＬ１、ＣＬ２、及び、外部リセット信号端子ＲＳＴＢがある。外部リセット信号端子ＲＳＴＢは、非接触モード時にはオープン状態とならないように、電源電圧ＶＣＣの電圧レベルに高抵抗の抵抗素子を介してプルアップされている。
【００９１】
〈別実施形態〉
次に、本発明回路の別実施形態について説明する。
【００９２】
〈１〉本発明回路の回路構成は、上記第１及び第２実施形態において例示した回路構成に限定されるものではない。外部リセット信号端子ＲＳＴＢの信号レベルによって所定の閾値が、ＲＳＴＢレベルが低レベル（活性化レベル）時の方が高レベル（活性化レベル）時より低電圧となるように変更可能な回路構成であれば良い。例えば、上記第１及び第２実施形態では、電源電圧ＶＣＣを抵抗分圧によって低電圧化した第２電源電圧ＶＣＣ２と定電圧の基準電圧ＶＲＥＦとを比較回路２で比較して、内部リセット信号ＰＲＳＴＢを生成する回路構成において、第２電源電圧ＶＣＣ２を生成するための抵抗分圧回路１、１１の分圧比を分圧比切替回路３、１３で変更するように構成したが、第２電源電圧ＶＣＣ２を固定して、基準電圧ＶＲＥＦの電圧レベルをＲＳＴＢレベルに応じて変化させる構成であっても構わない。また、第２実施形態では、モード判別信号ＭＯＤＥに応じて第２電源電圧ＶＣＣ２が変化する構成であったが、同様に基準電圧ＶＲＥＦの電圧レベルをモード判別信号ＭＯＤＥに応じて変化させる構成であっても構わない。更に、第２電源電圧ＶＣＣ２側を変化させる構成においても、必ずしも上記第１及び第２実施形態において例示した回路構成に限定されるものではない。
【００９３】
更に、上記第１実施形態では、ＲＳＴＢレベルが低レベル（活性化レベル）時の動作において、パワーオンリセット解除前後で、内部リセット信号ＰＲＳＴＢの信号レベルに応じて第２電源電圧ＶＣＣ２が変化して、電源電圧ＶＣＣの変化に対してヒステリシス特性を有する構成としたが、必ずしもヒステリシス特性を設けなくても構わない。
【００９４】
〈２〉上記第１及び第２実施形態では、本発明回路は、電源電圧ＶＣＣの立ち上がり時にコンビ型ＩＣカードのリセット状態を制御する内部リセット信号ＰＲＳＴＢを出力するとともに、電源電圧ＶＣＣが所定の閾値Ｖｔを超えて上昇したことを検出すると内部リセット信号ＰＲＳＴＢを解除する構成として、電源電圧ＶＣＣの変化だけを検知する構成であったが、例えば、特許文献１に開示されたようなロジック部２１（図４参照）に供給される電圧ＶＤＤ（図４参照）の立ち上がりを検出して第１リセット信号を生成する第１リセット回路と、外部の電力供給源から取得した電源電圧ＶＣＣ（またはそれを整流する整流回路の出力電圧）の立ち上がりを検出して第２リセット信号を生成する第２リセット回路を備え（図５参照）、当該第２リセット回路に本発明回路を適用する構成とするのも好ましい。
【産業上の利用可能性】
【００９５】
本発明は、電磁波等を介して非接触で外部の電力供給源から電力を取得し、当該電源電圧を所定の電圧に変換して非接触通信動作を行う非接触型ＩＣカードのインタフェースと、電源端子等を介して外部の電力供給源から電力を直接取得し、当該電源電圧を所定の電圧に変換して接触通信動作を行う接触型ＩＣカードのインタフェースを併せ持った非接触・接触共用型のコンビ型ＩＣカード、及び、それに使用するパワーオンリセット回路に利用可能である。
【図面の簡単な説明】
【００９６】
【図１】本発明に係るパワーオンリセット回路の第１実施形態における概略の回路構成を示す回路図
【図２】本発明に係るパワーオンリセット回路の第２実施形態における概略の回路構成を示す回路図
【図３】本発明に係るパワーオンリセット回路の第２実施形態における動作を説明するための電源電圧の変化と内部リセット信号の信号レベルの関係を模式的に示す図
【図４】本発明に係るコンビ型ＩＣカードの一回路構成例を示す概略のブロック図
【図５】従来のパワーオンリセット回路の概略の回路構成を示す回路ブロック図
【符号の説明】
【００９７】
１、１１：  抵抗分圧回路
２：    比較回路
３、１３：  分圧比切替回路
４：    ２入力ＡＮＤ回路
５、１５：  インバータ
６、１６、１７：  ２入力ＮＯＲ回路
７、１８：  ＮＭＯＳトランジスタ
１４：  接触／非接触モード判別回路
１９：  本発明に係るパワーオンリセット回路
２０：  ＲＦ部
２１：  ロジック部
２２：  ＣＰＵ
２３：  セキュリティ用プロセッサ
２４：  ワークＲＡＭ
２５：  ブートＲＯＭ
２６：  プロトコル制御回路
２７：  リセット回路
２８：  不揮発性メモリ部
２９：  電圧制御回路部（レギュレータ回路）
３０：  バス制御回路
３１：  セレクタ回路
３２：  クロック発生回路
３３：  アンテナコイル
３４：  整流回路
３５：  変調回路
３６：  復調回路
３７：  クロック抽出回路
ＣＬ１、ＣＬ２：  信号端子
ＧＮＤ：  接地電圧端子
ＰＲＳＴＢ：  内部リセット信号（パワーオンリセット信号）
Ｒ１、Ｒ２、Ｒ３、Ｒ３：  分圧抵抗
ＲＳＴＢ：  外部リセット信号端子
ＳＲＳＴＢ：  システムリセット信号
ＶＣＣ：  電源電圧
ＶＣＣ２：  第２電源電圧
ＶＤＤ：  ロジック部と不揮発性メモリ部に供給される電圧
ＶＰＰ：  不揮発性メモリ部に供給される電圧
ＶＲＥＦ：  基準電圧
【要約】
【課題】  複数の電源電圧仕様で動作可能な接触インタフェースと、非接触インタフェースを備えたコンビ型ＩＣカードにおいて、様々な電力供給形態に対して、何れの場合であっても確実で信頼性の高いリセット信号を出力するパワーオンリセット回路を提供する。
【解決手段】  非接触インタフェースまたは接触インタフェースが外部の電源供給源から取得した電源電圧ＶＣＣの立ち上がり時にコンビ型ＩＣカードのリセット状態を制御する内部リセット信号ＰＲＳＴＢを出力するとともに、電源電圧が所定の閾値を超えて上昇したことを検出すると内部リセット信号ＰＲＳＴＢを解除するパワーオンリセット回路であって、接触型モードで動作する場合において外部装置から直接供給される外部リセット信号の入力端子ＲＳＴＢの信号レベルが活性化レベルと非活性化レベルでは、活性化レベル時の方が、非活性化レベル時より所定の閾値が低電圧に設定される構成とする。
【選択図】        図１【図１】
0004268655.tif 000002
【図２】
0004268655.tif 000003
【図３】
0004268655.tif 000004
【図４】
0004268655.tif 000005
【図５】
0004268655.tif 000006