(57)【特許請求の範囲】
【請求項１】
センスエミッタを有するトランジスタと、
前記センスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、
前記保護機構は、
その抵抗値の変更により前記センス電流を異なる電圧に変換して複数のセンス電圧を生成する可変抵抗を有した電流電圧変換部と、
前記電流電圧変換部から出力される前記複数のセンス電圧と、前記複数のセンス電圧に対応した前記可変抵抗の抵抗値に関する情報とを受け、各抵抗値に対する各センス電圧の比率を算出するとともに、算出された前記比率の変化量を検知する電流比率検知部と、を備える半導体装置。
【請求項２】
前記可変抵抗は、時間的に変化する電圧信号によりその抵抗値が変更され、
前記可変抵抗の抵抗値に関する情報は、前記時間的に変化する電圧信号であり、
前記可変抵抗の抵抗値と前記時間的に変化する電圧信号とは比例関係にある、請求項１記載の半導体装置。
【請求項３】
センスエミッタを有するトランジスタと、
前記センスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、
前記保護機構は、
前記センス電流を電圧に変換して出力する電流電圧変換部と、
前記センスエミッタに値の異なる外部電圧を印加し、前記電流電圧変換部でセンスエミッタ電位を強制的に変更して、変更された電圧を前記電流電圧変換部から複数のセンス電圧として出力させる電圧強制変更部と、
前記電流電圧変換部から出力される前記複数のセンス電圧と、前記複数のセンス電圧に対応した前記外部電圧に関する情報とを受け、各外部電圧に対する各センス電圧の比率を算出するとともに、算出された前記比率の変化量を検知する電流比率検知部と、を備える半導体装置。
【請求項４】
前記電流電圧変換部は、
前記センスエミッタに入力部が接続されたカレントミラー回路であって、
前記外部電圧は前記カレントミラー回路の電圧源の出力端と前記センスエミッタとの間に接続された可変抵抗によって生成され、
前記可変抵抗は、時間的に変化する電圧信号によりその抵抗値が変更され、
前記外部電圧に関する情報は、前記時間的に変化する電圧信号であり、
前記可変抵抗の抵抗値と前記時間的に変化する電圧信号とは比例関係にある、請求項３記載の半導体装置。
【請求項５】
センスエミッタを有するトランジスタと、
前記少なくとも１つのセンスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、
前記保護機構は、
その抵抗値の変更により前記センス電流を異なる電圧に変換して複数のセンス電圧を生成する抵抗可変部を有した電流電圧変換部と、
前記電流電圧変換部から出力される前記複数のセンス電圧が入力され、ヒステリシスにより設定される高低２つの比較電位を有する電圧比較器と、
前記電圧比較器の出力に基づいて、前記トランジスタのゲートと所定の電位との電気的な接続を行う接続手段と、を備える半導体装置。
【請求項６】
前記抵抗可変部は、前記センスエミッタと前記エミッタとの間に直列に接続された第１および第２の抵抗と、
前記第１および第２の抵抗の一方に電気的に並列に接続されたスイッチ素子とを備え、
前記スイッチ素子は、前記電圧比較器の出力に基づいてそのオン・オフ動作が制御される、請求項５記載の半導体装置。
【請求項７】
前記接続手段は、
前記電圧比較器の出力にカソードが接続され、前記トランジスタのゲートにアノードが接続されたダイオードである、請求項５記載の半導体装置。
【請求項８】
センスエミッタを有するトランジスタと、
前記センスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、
前記保護機構は、
その抵抗値の変更により前記センス電流を異なる電圧に変換して複数のセンス電圧を生成する抵抗可変部を有した電流電圧変換部と、
前記電流電圧変換部から出力される前記複数のセンス電圧が入力される第１および第２の電圧比較器と、
前記第１の電圧比較器の出力側に接続され、前記第１の電圧比較器の出力が、第１の電位から第２の電位に変化する時間よりも、前記第２の電位から前記第１の電位に変化する時間の方が長くなるように変化時間を伸長する伸長回路と、
前記前記第１の電圧比較器の出力に基づいて、前記第２の電圧比較器の比較電圧を変更する可変直流電源と、
前記第２の電圧比較器の出力に基づいて、前記トランジスタのゲートと所定の電位との電気的な接続を行う接続手段と、を備える半導体装置。
【請求項９】
前記抵抗可変部は、前記センスエミッタと前記トランジスタのエミッタとの間に直列に接続された第１および第２の抵抗と、
前記第１および第２の抵抗の一方に電気的に並列に接続されたスイッチ素子とを備え、
前記スイッチ素子は、前記第１の電圧比較器の出力に基づいてそのオン・オフ動作が制御される、請求項８記載の半導体装置。
【請求項１０】
前記接続手段は、
前記第２の電圧比較器の出力にカソードが接続され、前記トランジスタのゲートにアノードが接続されたダイオードである、請求項８記載の半導体装置。
【請求項１１】
少なくとも２つのセンスエミッタを有するトランジスタと、
前記少なくとも２つのセンスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、
前記保護機構は、
前記少なくとも２つのセンスエミッタにそれぞれ流れる前記センス電流を電圧に変換して、互いに異なる少なくとも２つのセンス電圧を生成する電流電圧変換部と、
前記電流電圧変換部から出力される前記少なくとも２つのセンス電圧を受け、前記少なくとも２つのセンス電圧の比率を算出する電流比率検知部と、を備える半導体装置。
【請求項１２】
前記電流電圧変換部は、
前記少なくとも２つのセンスエミッタと前記トランジスタのエミッタとの間にそれぞれ接続された、抵抗値の異なる少なくとも２つの抵抗を有する、請求項１１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）等の半導体素子の短絡を防止する短絡保護機能を備えた半導体装置に関する。
【０００２】
【従来の技術】
主電流として大きな電流が流れるＩＧＢＴには、主電流の流れるエミッタとは別に、エミッタから分離され、電流測定に使用されるセンスエミッタが設けられており、当該センスエミッタの電流（センス電流）を電流電圧変換部により電圧に変換して測定することで主電流を間接的にモニターできる。
【０００３】
電流電圧変換の一例として、図９に抵抗を用いた構成を示す。図９において、端子Ｔ１にコレクタＣが接続され、端子Ｔ２にエミッタＥが接続されたＩＧＢＴ１が配設され、そのセンスエミッタＳＥは電流電圧変換部ＣＶ１である抵抗Ｒ１０１を介して端子Ｔ２に接続されている。そして、抵抗Ｒ１０１のセンスエミッタＳＥ側の端部にはセンスエミッタ電圧を出力するを端子Ｔ５が接続されている。なお、ＩＧＢＴ１のゲートは端子Ｔ３に接続されている。
【０００４】
電流電圧変換の一例として、図１０にカレントミラー回路を用いた構成を示す。なお、図１０において図９と同一の構成については同一の符号を付し、重複する説明は省略する。
【０００５】
図１０において、ＩＧＢＴ１のセンスエミッタＳＥは電流電圧変換部ＣＶ２を構成するトランジスタＱ２のコレクタに接続されている。トランジスタＱ２はトランジスタＱ１と対になってカレントミラー回路を構成し、両者のゲートは共通してセンスエミッタＳＥに接続され、両者のエミッタは共通して端子Ｔ２に接続されている。
【０００６】
そして、トランジスタＱ１のコレクタは抵抗Ｒ１０２を介して定電圧源ＰＳの正極に接続され、定電圧源ＰＳの負極は端子Ｔ２に接続され、抵抗Ｒ１０２のトランジスタＱ１側の端部にはセンスエミッタ電圧を出力するを端子Ｔ５が接続されている。
【０００７】
カレントミラー回路で構成される電流電圧変換部ＣＶ２は、電流電圧変換に伴う電圧降下を少なくして測定することができる。
【０００８】
図１１は、電流電圧変換部として抵抗Ｒ１０１を用いてセンスエミッタ電圧を測定し、短絡保護を行う短絡保護回路の構成を示す図である。
【０００９】
図１１において、抵抗Ｒ１０１のセンスエミッタＳＥ側の端部から出力されるセンスエミッタ電圧をコンパレータＣ１０１の＋側入力端子に入力し、コンパレータＣ１０１の−側入力端子には定電圧源ＰＳの正極が接続される構成となっている。
【００１０】
そして、コンパレータＣ１０１の出力端子はダイオードＤ１０１のカソードに接続され、ダイオードＣ１０１のアノードはＩＧＢＴ１のゲートに接続されている。
【００１１】
このような構成の短絡保護回路においては、定電圧源ＰＳが供給する所定の電圧とセンスエミッタ電圧とを比較し、センスエミッタ電圧が所定電圧を超えた場合には、センスエミッタ電流が異常に流れたと判断し、ダイオードＤ１０１を介してＩＧＢＴ１のゲートからエミッタに向けて電流を流すことによりゲート電圧を低下させ、ＩＧＢＴ１のコレクタ電流を低減させていた。
【００１２】
【発明が解決しようとする課題】
ここで問題となるのは、センスエミッタ電流がコレクタ電流と一意の単純な相関関係にあると仮定されている点である。
【００１３】
すなわち、実際の回路ではセンス電流の検知に伴いセンスエミッタＳＥの電位が増加するため、例えば、コレクタＣの電位が低い場合には、コレクタＣとセンスエミッタＳＥの電位が不十分となり、大きなコレクタ電流が流れているのにセンスエミッタ電流は小さく測定されることがある。このため、コレクタ電流の検知精度が低く、十分な保護が得られない場合があるとともに、保護動作の開始に伴ってコレクタ電圧の増加がセンスエミッタ電流を急増させ、保護動作が促進されて、さらにゲート電圧を減少させてコレクタ電圧が増加するという正帰還が発生し、保護回路動作遅れと共にセンスエミッタ電流を急増させて誤子動作の原因となる場合があった。
【００１４】
また、不正確なコレクタ電流の検知により、急激なコレクタ電流低下を引き起こし、例えば大電流の制御に使用されるＩＧＢＴにおいては、大きなサージ電圧を発生させると言う問題がある。
【００１５】
これらの問題点を解決するために、コレクタ電圧を検知する構成も考案されているが、ＩＧＢＴのコレクタは高電位側であるので、高電圧に対応した検知回路が必要となり、製造コストの増加や、当該検知回路を配設するための広い空間が必要となり、装置の大型化を招く。また、高電位側の諸回路からのノイズ対策が煩雑となる。
【００１６】
特開平１１−２９９２１８号公報には、ＩＧＢＴのセンスエミッタとエミッタとを、演算増幅器を用いてイマジナリショートすることで、センスエミッタ電圧の変動を防止する構成が開示されているが、この構成を実現するにはエミッタ電位よりも低い電位の電源を準備する必要があるとともに、上記構成をモノリシックＩＣとして実現する場合には、本来の接地電位であるエミッタ電位がモノリシックＩＣの電源の中間電位となるためノイズへの対策が複雑となるという問題がある。
【００１７】
本発明は上述したような諸問題を解決するためになされたもので、コレクタ電流の検知精度を高めて、確実な短絡保護が可能な短絡保護機構を備えた半導体装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、センスエミッタを有するトランジスタと、前記センスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、前記保護機構は、その抵抗値の変更により前記センス電流を異なる電圧に変換して複数のセンス電圧を生成する可変抵抗を有した電流電圧変換部と、前記電流電圧変換部から出力される前記複数のセンス電圧と、前記複数のセンス電圧に対応した前記可変抵抗の抵抗値に関する情報とを受け、各抵抗値に対する各センス電圧の比率を算出するとともに、算出された前記比率の変化量を検知する電流比率検知部と、を備える半導体装置。
【００１９】
本発明に係る請求項２記載の半導体装置は、前記可変抵抗が、時間的に変化する電圧信号によりその抵抗値が変更され、前記可変抵抗の抵抗値に関する情報は、前記時間的に変化する電圧信号であり、前記可変抵抗の抵抗値と前記時間的に変化する電圧信号とは比例関係にある。
【００２０】
本発明に係る請求項３記載の半導体装置は、センスエミッタを有するトランジスタと、前記センスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、前記保護機構は、前記センス電流を電圧に変換して出力する電流電圧変換部と、前記センスエミッタに値の異なる外部電圧を印加し、前記電流電圧変換部でセンスエミッタ電位を強制的に変更して、変更された電圧を前記電流電圧変換部から複数のセンス電圧として出力させる電圧強制変更部と、前記電流電圧変換部から出力される前記複数のセンス電圧と、前記複数のセンス電圧に対応した前記外部電圧に関する情報とを受け、各外部電圧に対する各センス電圧の比率を算出するとともに、算出された前記比率の変化量を検知する電流比率検知部とを備えている。
【００２１】
本発明に係る請求項４記載の半導体装置は、前記電流電圧変換部が、前記センスエミッタに入力部が接続されたカレントミラー回路であって、前記外部電圧は前記カレントミラー回路の電圧源の出力端と前記センスエミッタとの間に接続された可変抵抗によって生成され、前記可変抵抗は、時間的に変化する電圧信号によりその抵抗値が変更され、前記外部電圧に関する情報は、前記時間的に変化する電圧信号であり、前記可変抵抗の抵抗値と前記時間的に変化する電圧信号とは比例関係にある。
【００２２】
本発明に係る請求項５記載の半導体装置は、センスエミッタを有するトランジスタと、前記少なくとも１つのセンスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、前記保護機構は、その抵抗値の変更により前記センス電流を異なる電圧に変換して複数のセンス電圧を生成する抵抗可変部を有した電流電圧変換部と、前記電流電圧変換部から出力される前記複数のセンス電圧が入力され、ヒステリシスにより設定される高低２つの比較電位を有する電圧比較器と、前記電圧比較器の出力に基づいて、前記トランジスタのゲートと所定の電位との電気的な接続を行う接続手段とを備えている。
【００２３】
本発明に係る請求項６記載の半導体装置は、前記抵抗可変部が、前記センスエミッタと前記エミッタとの間に直列に接続された第１および第２の抵抗と、前記第１および第２の抵抗の一方に電気的に並列に接続されたスイッチ素子とを備え、前記スイッチ素子は、前記電圧比較器の出力に基づいてそのオン・オフ動作が制御される。
【００２４】
本発明に係る請求項７記載の半導体装置は、前記接続手段が、前記電圧比較器の出力にカソードが接続され、前記トランジスタのゲートにアノードが接続されたダイオードである。
【００２５】
本発明に係る請求項８記載の半導体装置は、センスエミッタを有するトランジスタと、前記センスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、前記保護機構が、その抵抗値の変更により前記センス電流を異なる電圧に変換して複数のセンス電圧を生成する抵抗可変部を有した電流電圧変換部と、前記電流電圧変換部から出力される前記複数のセンス電圧が入力される第１および第２の電圧比較器と、前記第１の電圧比較器の出力側に接続され、前記第１の電圧比較器の出力が、第１の電位から第２の電位に変化する時間よりも、前記第２の電位から前記第１の電位に変化する時間の方が長くなるように変化時間を伸長する伸長回路と、前記前記第１の電圧比較器の出力に基づいて、前記第２の電圧比較器の比較電圧を変更する可変直流電源と、前記第２の電圧比較器の出力に基づいて、前記トランジスタのゲートと所定の電位との電気的な接続を行う接続手段とを備えている。
【００２６】
本発明に係る請求項９記載の半導体装置は、前記抵抗可変部が、前記センスエミッタと前記トランジスタのエミッタとの間に直列に接続された第１および第２の抵抗と、前記第１および第２の抵抗の一方に電気的に並列に接続されたスイッチ素子とを備え、前記スイッチ素子は、前記第１の電圧比較器の出力に基づいてそのオン・オフ動作が制御される。
【００２７】
本発明に係る請求項１０記載の半導体装置は、前記接続手段が、前記第２の電圧比較器の出力にカソードが接続され、前記トランジスタのゲートにアノードが接続されたダイオードである。
【００２８】
本発明に係る請求項１１記載の半導体装置は、少なくとも２つのセンスエミッタを有するトランジスタと、前記少なくとも２つのセンスエミッタに流れるセンス電流を検知して、コレクタ電流を制御する保護動作を行う保護機構とを備え、前記保護機構は、前記少なくとも２つのセンスエミッタにそれぞれ流れる前記センス電流を電圧に変換して、互いに異なる少なくとも２つのセンス電圧を生成する電流電圧変換部と、前記電流電圧変換部から出力される前記少なくとも２つのセンス電圧を受け、前記少なくとも２つのセンス電圧の比率を算出する電流比率検知部とを備えている。
【００２９】
本発明に係る請求項１２記載の半導体装置は、前記電流電圧変換部が、前記少なくとも２つのセンスエミッタと前記トランジスタのエミッタとの間にそれぞれ接続された、抵抗値の異なる少なくとも２つの抵抗を有している。
【００３０】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜Ａ−１．実施の形態１の特徴＞
まず、ＩＧＢＴの短絡状態について、端的な２つのパターンを例として説明する。
【００３１】
第１のパターンは、ＩＧＢＴが完全に活性領域で動作している状態での短絡であり、コレクタ・エミッタ間電圧（以後、コレクタ電圧と呼称）が高い状態での短絡である。
【００３２】
第２のパターンは、ＩＧＢＴが飽和領域で動作している状態での短絡であり、コレクタ電圧が低い状態での短絡である。
【００３３】
センスエミッタは、エミッタ電流に対して所定の比率を有し、エミッタ電流よりも十分に小さい、センスエミッタ電流（以後、センス電流と呼称）を流すために設けられているが、ＩＧＢＴが短絡している状態でのエミッタ電流に対するセンス電流比率は、第１のパターンと第２のパターンとで異なる。すなわち、第１のパターンの短絡ではセンス電流比率が大きく、第２のパターンの短絡ではセンス電流比率が小さくなる。
【００３４】
これは、エミッタ電流が同じ場合、第１のパターンよりも第２のパターンの方がセンス電流が小さくなることを意味しており、短絡状態に応じて短絡保護動作を変更することが望ましい。
【００３５】
また、エミッタ電位から見たセンスエミッタ電位（以後、センス電位と呼称）が変化するとセンス電流が変化する性質があり、この変化量が第１のパターンと第２のパターンとで異なる。
【００３６】
すなわち、コレクタ電圧が高い第１のパターンの場合、センス電位の変化によってセンス電流が変化することは少なく、センスエミッタに接続された抵抗（以後、センス抵抗と呼称）の値を低下させると、それにほぼ比例してセンス電位が低下する。
【００３７】
一方、コレクタ電圧が低い第２のパターンの場合、センス電流はセンス電位の変化を受けて変化し、センス電位を変化させるとセンス電流が変化するので、センス抵抗の値を低下させても、それに比例してセンス電位が低下することがない。
【００３８】
この点に着目し、センス抵抗値を変化させて、それぞれのセンス電位を測定し、それぞれのセンス電位に対するセンス抵抗値からそれぞれのセンス電流を算出し、センス電流の変化量を検知して、当該変化量から短絡状態のパターンを知得し、短絡状態のパターンに合わせて短絡保護動作を行うことが実施の形態１の特徴である。
【００３９】
＜Ａ−２．装置構成＞
図１に本発明に係る実施の形態１の半導体装置１００の構成を示す。
【００４０】
図１において、端子Ｔ１にコレクタＣが接続され、端子Ｔ２にエミッタＥが接続されたＩＧＢＴ１が配設され、そのセンスエミッタＳＥは電流電圧変換部である可変抵抗ＶＲ１を介して端子Ｔ２に接続されている。そして、可変抵抗ＶＲ１のセンスエミッタＳＥ側の端部からはセンス電位が出力され、電流比率検知部１５の端子Ｔ１１に与えられる構成となっている。なお、ＩＧＢＴ１のゲートは端子Ｔ３に接続され、電流比率検知部１５の出力は端子Ｔ４に接続されている。
【００４１】
また、可変抵抗ＶＲ１の制御端子および電流比率検知部１５の端子Ｔ１２には可変抵抗ＶＲ１の抵抗値を時間的に変更する抵抗値変更部１４の出力が接続されている。ここで、可変抵抗ＶＲ１は所定の電圧に応じて抵抗値を変える素子であり、例えば電界効果トランジスタ（ＦＥＴ）等が使用され、当該ＦＥＴのゲートが制御端子となり、ゲート電圧を変えることでドレイン・ソース間の抵抗を変えることができる。
【００４２】
次に、図２を用いて電流比率検知部１５の構成の一例について説明する。電流比率検知部１５は入力側に除算回路１５１を有し、出力側に振幅検知回路１５２を有して構成されている。
【００４３】
可変抵抗ＶＲ１で得られたセンス電位は、電流比率検知部１５の端子Ｔ１１から抵抗Ｒ１を介して除算回路１５１を構成する増幅器Ｃ１の−側入力端子に入力される。なお、増幅器Ｃ１の＋側入力端子は接地電位に接続されている。
【００４４】
また、増幅器Ｃ１の−側入力端子と出力端子とは可変抵抗ＶＲ２を介して接続され、可変抵抗ＶＲ２の制御端子には、端子Ｔ１２を介して抵抗値変更部１４の出力が与えられる構成となっている。なお、抵抗値変更部１４は端子Ｔ２の電位を基準としている。
【００４５】
振幅検知回路１５２は、増幅器Ｃ１の出力がその一方の電極に与えられるコンデンサＣＰ１、コンデンサＣＰ１の他方の電極にアノードが接続されたダイオードＤ１、ダイオードＤ１のカソードが＋側入力端子に接続された増幅器Ｃ２を有している。
【００４６】
さらに、増幅器Ｃ２の−側入力端子にその正極が接続され、負極が接地電位に接続された定電圧源ＰＳ１、コンデンサＣＰ１の他方の電極にカソードが接続され、アノードが接地電位に接続されたダイオードＤ１、ダイオードＤ１と増幅器Ｃ２の＋側入力端子との間の配線と、接地電位との間にそれぞれ並列に接続されたコンデンサＣＰ２および抵抗Ｒ２を有している。
【００４７】
＜Ａ−３．動作＞
図１に示す半導体装置１００では、抵抗値変更部１４を用いてセンス抵抗（可変抵抗ＶＲ１）を時間変化させて、それぞれのセンス抵抗あたりのセンス電位（センス電位をセンス抵抗値で割った値すなわちセンス電流）を電流比率検知部１５で算出し、その変化量を検知することで短絡状態のパターンを知得する構成となっている。
【００４８】
抵抗値変更部１４は、その出力が時間的に変化するものであれば特に限定されるものではなく、マイクロコンピュータで制御されるＡＤ変換出力器や、任意波形発生器を使用すれば良い。
【００４９】
説明を簡略化するために、抵抗値変更部１４を高低２つの電圧間を周期的に変化させる発振器とすると、抵抗値変更部１４の出力が高電位状態および低電位状態になった場合、センス抵抗値も高抵抗および低抵抗に変化する。そして、この変化に伴ってセンス電位も高電位および低電位に変化するが、例えばセンス抵抗値の変化が抵抗値変更部１４の出力と比例している場合、センス抵抗あたりのセンス電位は、センス電位を抵抗値変更部１４の出力で割ったものに比例するので、電流比率検知部１５に含まれる除算回路１５１で、抵抗値変更部１４の出力あたりのセンス電位を算出する。従って、除算回路１５１は正確にはセンス電流を算出しているわけではないが、センス電流に比例した値を算出しているので、便宜的にセンス電流と呼称する。
【００５０】
除算回路１５１においては負帰還の経路に設けられた可変抵抗ＶＲ２の抵抗値が抵抗値変更部１４の出力によって、センス抵抗（可変抵抗ＶＲ１）と連動して変化するように構成され、センス抵抗あたりセンス電位の比率、すなわちセンス電流が所定の電位に変換されて出力される。
【００５１】
可変抵抗ＶＲ１の変化（すなわち抵抗値変更部１４の出力変化）に合わせて変化する除算回路１５１の出力（センス電流に対応する出力）は、振幅検知回路１５２に与えられ、センス抵抗が高抵抗の場合と低抵抗の場合との除算回路１５１の出力電位の差異（振幅）に比例する電位が、増幅器Ｃ２の出力として端子Ｔ４に出力される。
【００５２】
この端子Ｔ４での出力値、すなわちセンス電流の変化量の違いによって短絡状態が第１のパターンであるか、第２のパターンであるかを知ることができる。
【００５３】
すなわち、コレクタ電圧が高い第１のパターンの場合、センス抵抗の値を低下させると、それにほぼ比例してセンス電位が低下するので、センス電流の変化量が大きく、端子Ｔ４の電位は高くなり、コレクタ電圧が低い第２のパターンの場合、センス抵抗の値を低下させても、それに比例してセンス電位が低下しないので、センス電流の変化量が小さく、端子Ｔ４の出力電位は低くなる。
【００５４】
この出力電位の違いを利用することで、第１のパターンと第２のパターンとで、短絡保護動作を変更することが可能となる。
【００５５】
＜Ａ−４．効果＞
以上説明したように、本発明に係る実施の形態１の半導体装置１００においては、センス抵抗値を変化させてセンス電位を変化させ、その変化量を検知することで、当該変化量から短絡状態のパターンを知得して、短絡状態のパターンに合わせて短絡保護動作を行う保護機構を備えるので、コレクタ電圧の高低による短絡状態の違いを考慮した短絡保護動作が可能となり、また、コレクタ電圧を検知する必要がないので、高電圧に対応した検知回路や、当該検知回路を配設するための広い空間が不要であり、製造コストの低減や装置が大型化することを防止できる。
【００５６】
＜Ｂ．実施の形態２＞
＜Ｂ−１．実施の形態２の特徴＞
実施の形態１として図１を用いて説明した半導体装置１００においては、センス抵抗として可変抵抗ＶＲ１を使用することでセンス電位を変化させる構成であったが、センス電位を変化させる手段は可変抵抗に限定されるものではなく、電流電圧変換部にはカレントミラー回路などの電圧降下の小さな回路を用い、それとは別個にセンス電位を強制的に変化させる手段を用いることが実施の形態２の特徴である。
【００５７】
＜Ｂ−２．装置構成＞
図３に本発明に係る実施の形態２の半導体装置２００の構成を示す。なお、図３において図１に示す半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００５８】
図３において、ＩＧＢＴ１のセンスエミッタＳＥは、抵抗Ｒ１１の一方端に接続され、抵抗Ｒ１１は、電流電圧変換部ＣＶ１０であるカレントミラー回路を構成するトランジスタＱ１２のコレクタに接続されている。
【００５９】
トランジスタＱ１２はトランジスタＱ１１と対になってカレントミラー回路を構成し、両者のゲートは共通して抵抗Ｒ１１の他方端に接続され、両者のエミッタは共通して端子Ｔ２に接続されている。
【００６０】
また、トランジスタＱ１１のコレクタは抵抗Ｒ１２を介して定電圧源ＰＳ１１の正極に接続され、定電圧源ＰＳ１１の負極は端子Ｔ２に接続されている。
【００６１】
そして、抵抗Ｒ１２のトランジスタＱ１１側の端部からはセンスエミッタ電圧が出力され、電流比率検知部１５の端子Ｔ１１に与えられる構成となっている。
【００６２】
また、抵抗Ｒ１１のセンスエミッタＳＥ側の端部と、抵抗Ｒ１２の定電圧源ＰＳ１１に接続される端部との間には可変抵抗ＶＲ１１（電圧強制変更部）が配設され、可変抵抗ＶＲ１１の制御端子および電流比率検知部１５の端子Ｔ１２には可変抵抗ＶＲ１１の抵抗値を時間的に変更する抵抗値変更部１４の出力が接続されている。なお、抵抗値変更部１４は端子Ｔ２の電位を基準としている。
【００６３】
＜Ｂ−３．動作＞
図３に示す半導体装置２００では、抵抗値変更部１４を用いて、センスエミッタＳＥに接続された可変抵抗ＶＲ１１の抵抗値を時間変化させることで、センスエミッタＳＥの電位を強制的に変化させている。
【００６４】
これにより、センス電位の変化に伴うセンス電流の変化量を、電流比率検知部１５においてより直接的に検知することができる。
【００６５】
すなわち、抵抗値変更部１４を高低２つの電圧間を周期的に変化させる発振器とすると、抵抗値変更部１４の出力が高電位状態および低電位状態になった場合、これに比例してセンス電位も高電位および低電位に変化するはずである。
【００６６】
しかし、これは、センス電位の変化によってセンス電流が変化することがない第１のパターンの場合にはあてはまるが、センス電流がセンス電位の変化を受けて変化する第２のパターンの場合にはあてはまらず、可変抵抗ＶＲ１１の値を変化させて強制的にセンスエミッタＳＥに電圧を与えても、それに比例してセンス電位は変化しない。
【００６７】
そして、可変抵抗ＶＲ１１の変化が抵抗値変更部１４の出力と比例している場合、可変抵抗ＶＲ１１の値あたりのセンス電位は、センス電位を抵抗値変更部１４の出力で割ったものに比例する。
【００６８】
従って、電流比率検知部１５に含まれる除算回路１５１で可変抵抗ＶＲ１１あたりのセンス電位（すなわち、センス電位を抵抗値変更部１４の出力で割った値）を算出する。
【００６９】
そして、可変抵抗ＶＲ１１の値（すなわち抵抗値変更部１４の出力）ごとの除算回路１５１の出力（センス電位を抵抗値変更部１４の出力で割った値）は振幅検知回路１５２に与えられ、その出力電位の変化量（振幅）に比例する電位が、増幅器Ｃ２の出力として端子Ｔ４に出力される。
【００７０】
この端子Ｔ４での出力値、すなわち可変抵抗ＶＲ１１の変化に対するセンス電位の変化量の違いによって短絡状態が第１のパターンであるか、第２のパターンであるかを知ることができる。
【００７１】
すなわち、コレクタ電圧が高い第１のパターンの場合、可変抵抗ＶＲ１１の値を変更すると、それにほぼ比例してセンス電位が変わるので、変化量（振幅）が大きく、端子Ｔ４の電位は高くなり、コレクタ電圧が低い第２のパターンの場合、可変抵抗ＶＲ１１の値を変更しても、それに比例してはセンス電位が変わらず、変化量（振幅）が小さいので、端子Ｔ４の電位は低くなる。
【００７２】
この電位の違いを利用することで、第１のパターンと第２のパターンとで、短絡保護動作を変更することが可能となる。
【００７３】
＜Ｂ−４．効果＞
以上説明したように、本発明に係る実施の形態２の半導体装置２００においては、センス電位を強制的に変化させ、その変化量を検知することで、当該変化量から短絡状態のパターンを知得して、短絡状態のパターンに合わせて短絡保護動作を行う保護機構を備えるので、コレクタ電圧の高低による短絡状態の違いを考慮した短絡保護動作が可能となり、また、コレクタ電圧を検知する必要がないので、高電圧に対応した検知回路や、当該検知回路を配設するための広い空間が不要であり、製造コストの低減や装置が大型化することを防止できる。
【００７４】
＜Ｃ．実施の形態３＞
＜Ｃ−１．実施の形態３の特徴＞
図１を用いて説明した実施の形態１の半導体装置１００においては、センス抵抗である可変抵抗ＶＲ１を抵抗値変更部１４の出力で時間変化させて、時間変化するセンス電位を検知する構成であったが、コレクタ電圧の高低による短絡状態の違いを知得するにはセンス電位は最低２つの電位に変化させされば良く、当該２つのセンス電位について検知することで、より簡略化された構成で保護動作を実現することが実施の形態３の特徴である。
【００７５】
＜Ｃ−２．装置構成＞
図４に本発明に係る実施の形態３の半導体装置３００の構成を示す。なお、図４において図１に示す半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００７６】
図４において、ＩＧＢＴ１のセンスエミッタＳＥと端子Ｔ２との間には、直列に接続された抵抗Ｒ２１およびＲ２２が配設され、センスエミッタＳＥは抵抗Ｒ２１の一方端に接続されている。なお、端子Ｔ２は共通電位に接続されている。
【００７７】
抵抗Ｒ２１のセンスエミッタＳＥ側の端部は、ヒステリシスを有するコンパレータＣ２１の＋側入力端子に接続され、コンパレータＣ２１の−側入力端子は定電圧源ＰＳ２１の正極に接続され、定電圧源ＰＳ２１の負極は共通電位に接続されている。また、コンパレータＣ２１の出力は論理インバータＩＶおよび抵抗Ｒ２３を介してダイオードＤ２１のカソードに接続され、ダイオードＤ２１のアノードはＩＧＢＴ１のゲートに接続されている。
【００７８】
そして、抵抗Ｒ２２にはＮチャネルＭＯＳトランジスタＱ２１が並列に接続され、当該ＮチャネルＭＯＳトランジスタＱ２１のゲートはコンパレータＣ２１の出力に接続されている。なお、抵抗Ｒ２１およびＲ２２、ＮチャネルＭＯＳトランジスタＱ２１は電流電圧変換部ＣＶ２０を構成している。
【００７９】
＜Ｃ−３．動作＞
次に、図５および図６を参照して、半導体装置３００の動作について説明する。半導体装置３００においては、ヒステリシスを有するコンパレータＣ２１は、ヒステリシス特性により、２つの比較電位を有している。
【００８０】
すなわち、定電圧源ＰＳ２１の電圧とコンパレータＣ２１のヒステリシスの高い方の電圧とで決まる比較電位である第１の検知電位と、定電圧源ＰＳ２１の電圧とコンパレータＣ２１のヒステリシスの低い方の電圧とで決まる比較電位である第２の検知電位との２つである。
【００８１】
短絡状態がコレクタ電圧が高い第１のパターンである場合、センス抵抗の値を低下させると、それにほぼ比例してセンス電位が低下し、コレクタ電圧が低い第２のパターンの場合、センス抵抗の値を低下させても、それに比例してセンス電位が低下しないことは先に説明したが、センス抵抗の値が同じで、コレクタ電流も同じ場合には、第２のパターンの短絡状態よりも、第１のパターンの短絡状態方がセンス電流が大きく、センス電位も高くなる。
【００８２】
そこで、センス電位に対して２つの比較電位を設定し、センス電位が当該２つの比較電位の一方または両方を越えるか否かをコンパレータＣ２１で検知する。
【００８３】
コンパレータＣ２１で設定された第１および第２の検知電位によって検知されるセンス電位の特性を図５および図６に示す。
【００８４】
図５および図６においては、横軸をセンス抵抗値、縦軸をセンス電位とし、センス抵抗値を変化させた場合のセンス電位を示している。そして、図５においては、保護動作が必要でない程度のコレクタ電流が流れている場合であって、コレクタ電圧ＶCEが高い場合の特性Ｘ１およびコレクタ電圧ＶCEが低い場合の特性Ｘ２を示し、図６においては、保護動作が必要なコレクタ電流が流れている場合であって、コレクタ電圧ＶCEが高い場合の特性Ｙ１およびコレクタ電圧ＶCEが低い場合の特性Ｙ２を示している。
【００８５】
また、図５および図６においては、コンパレータＣ２１で設定された第１の検知電位Ｐ１と、第２の検知電位Ｐ２とを縦軸に示し、抵抗Ｒ２１およびＲ２２で規定される第１の抵抗値Ｚ１と、抵抗Ｒ２１およびＲ２２、ＮチャネルＭＯＳトランジスタＱ３１のオン抵抗で規定される第２の抵抗値Ｚ２とを縦軸に示している。
【００８６】
なお、半導体装置３００においてはセンス抵抗の値は、第１および第２の抵抗値Ｚ１およびＺ２の２値に切り換えるだけなので、データ点数は各特性に最多で２点であるが、図５および図６においては便宜的に連続したデータとして示している。
【００８７】
図５について説明する。まず、最初の状態としてセンス電位が十分に低い場合、コンパレータＣ２１の出力電位は「Ｌ」であり、ＮチャネルＭＯＳトランジスタがオフ状態で、センス抵抗は、第１の抵抗値Ｚ１となっている。この状態でＩＧＢＴ１の短絡が発生すると、特性Ｘ１ではセンス電位はＳ１となり、特性Ｘ２ではセンス電位はＳ２となる。なお、この場合、論理インバータＩＶの出力は「Ｈ」であるので、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作は実行されない。
【００８８】
センス電位Ｓ１は第１の検知電位Ｐ１を越えているのでコンパレータＣ２１が動作して、出力が反転し、出力電位が「Ｈ」となって論理インバータＩＶの出力は「Ｌ」となるので、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作が実行される。また、ＮチャネルＭＯＳトランジスタＱ２１がオンするので、センス抵抗は、第２の抵抗値Ｚ２となり、そのときのセンス電位はＳ１１となる。
【００８９】
なお、特性Ｘ２のセンス電位Ｓ２は第２の検知電位Ｐ２を越えていないので、コンパレータＣ２１の出力電位は「Ｌ」を維持し、センス抵抗は、第２の抵抗値Ｚ２には切り替わらない。
【００９０】
ここで、センス電位Ｓ１とセンス電位Ｓ１１との差は大きく、センス抵抗の変化にほぼ比例するように変化しているので、特性Ｘ１はコレクタ電圧ＶCEが大きな第１のパターンの短絡状態であることが判る。
【００９１】
そして、第１のパターンの短絡状態では、コレクタ電流が保護動作を必要とするほど高くない場合には、センス抵抗値が低下するとセンス電位が大幅に低くなり、図５に示すように第２の抵抗値Ｚ２でのセンス電位Ｓ１１は第２の検知電位Ｐ２に達しないので、コンパレータＣ２１の出力が反転して「Ｌ」となり、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作は停止する。
【００９２】
次に、図６について説明する。センス抵抗が第１の抵抗値Ｚ１となっている場合、特性Ｙ１ではセンス電位はＳ３となり、特性Ｙ２ではセンス電位はＳ４となる。
【００９３】
特性Ｙ１のセンス電位Ｓ３は、第１の検知電位Ｐ１を越えているのでコンパレータＣ２１が動作して、出力が反転し、出力電位が「Ｈ」となって論理インバータＩＶの出力は「Ｌ」となるので、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作が実行される。また、ＮチャネルＭＯＳトランジスタＱ２１がオンするので、センス抵抗は、第２の抵抗値Ｚ２となり、そのときのセンス電位はＳ３１となる。
【００９４】
ここで、センス電位Ｓ３とセンス電位Ｓ３１との差は大きく、センス抵抗の変化にほぼ比例するように変化しているので、特性Ｙ１はコレクタ電圧ＶCEが大きな第１のパターンの短絡状態であることが判る。
【００９５】
そして、第１のパターンの短絡状態において、保護動作を必要とするほどコレクタ電流が高い場合にはセンス電位も全体的に高くなり、図６に示すように第２の抵抗値Ｚ２でのセンス電位Ｓ３１は第２の検知電位Ｐ２を越え、コンパレータＣ２１の出力は「Ｈ」を維持し、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作が維持される。この保護動作はＩＧＢＴ１のコレクタ電流が減少し、センス電位が第２の検知電位Ｐ２よりも低くなるまで維持される。
【００９６】
なお、ダイオードＤ２１はコンパレータＣ２１の出力に基づいて、ＩＧＢＴ１のゲートと所定の電位との電気的な接続を行う接続手段と言うことができ、ダイオードＤ２１の変わりに例えばスイッチ素子を使用し、その開閉動作をコンパレータＣ２１の出力で行うようにしても良い。
【００９７】
また、特性Ｙ２のセンス電位Ｓ４も第１の検知電位Ｐ１を越えているのでコンパレータＣ２１が動作して、出力が反転し、出力電位が「Ｈ」となって論理インバータＩＶの出力は「Ｌ」となるので、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作が実行される。また、ＮチャネルＭＯＳトランジスタＱ２１がオンするので、センス抵抗は、第２の抵抗値Ｚ２となり、そのときのセンス電位はＳ４１となる。
【００９８】
ここで、センス電位Ｓ４とセンス電位Ｓ４１との差は小さく、センス抵抗の変化に比例するほどは変化していないので、特性Ｙ２はコレクタ電圧ＶCEが小さな第２のパターンの短絡状態であることが判る。
【００９９】
そして、第２のパターンの短絡状態において、保護動作を必要とするほどコレクタ電流が高い場合にはセンス電位も全体的に高くなり、図６に示すように第２の抵抗値Ｚ２でのセンス電位Ｓ４１は第２の検知電位Ｐ２を越え、コンパレータＣ２１の出力は「Ｈ」を維持し、ＩＧＢＴ１のゲートの電流を、ダイオードＤ２１を介して引き抜く保護動作が維持される。この保護動作はＩＧＢＴ１のコレクタ電流が減少し、センス電位が第２の検知電位Ｐ２よりも低くなるまで維持される。
【０１００】
＜Ｃ−４．効果＞
以上説明したように、本発明に係る実施の形態３の半導体装置３００においては、ヒステリシスを有するコンパレータＣ２１をセンス電位の検知に使用することで、センス電位を２つの比較電位と比較する保護機構を備えるので、コレクタ電圧の高低だけでなく、コレクタ電流の大小による短絡状態の違いも知得することができ、より適切な短絡保護動作が可能となる。
【０１０１】
＜Ｄ．実施の形態４＞
＜Ｄ−１．実施の形態４の特徴＞
図４を用いて説明した実施の形態３の半導体装置３００においては、ヒステリシスを有するコンパレータをセンス電位の検知に使用することで、センス電位を２つの比較電位と比較する構成であったが、センス電流はノイズを含むことが多く、ローパスフィルタ等で積分しないとノイズ分のずれを生じるので、検知期間を任意に変更することはできなかった。
【０１０２】
そこで、２つのコンパレータによりセンス電位の検知を行い、保護動作の実行および停止を決定するコンパレータの検知期間を伸長する手段を設けることで、検知期間が短いことによる誤動作を防止することが実施の形態４の特徴である。
【０１０３】
＜Ｄ−２．装置構成＞
図７に本発明に係る実施の形態４の半導体装置４００の構成を示す。なお、図７において図１に示す半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１０４】
図７において、ＩＧＢＴ１のセンスエミッタＳＥと端子Ｔ２との間には、直列に接続された抵抗Ｒ３１およびＲ３２が配設され、センスエミッタＳＥは抵抗Ｒ３１の一方端に接続されている。なお、端子Ｔ２は共通電位に接続されている。
【０１０５】
抵抗Ｒ３１のセンスエミッタＳＥ側の端部は、コンパレータＣ３１（第１コンパレータ）の＋側入力端子に接続され、コンパレータＣ３１の−側入力端子は定電圧源ＰＳ３１の正極に接続され、定電圧源ＰＳ３１の負極は共通電位に接続されている。また、コンパレータＣ３１の出力はダイオードＤ３１のアノードに接続されている。
【０１０６】
そして、抵抗Ｒ３２にはＮチャネルＭＯＳトランジスタＱ３１が並列に接続され、当該ＮチャネルＭＯＳトランジスタＱ３１のゲートはダイオードＤ３１のカソードに接続されている。なお、抵抗Ｒ３１およびＲ３２、ＮチャネルＭＯＳトランジスタＱ３１は電流電圧変換部ＣＶ３０を構成している。
【０１０７】
また、ダイオードＤ３１のカソードと共通電位との間にはコンデンサＣＰ３１および抵抗Ｒ３３が並列に接続され、ダイオードＤ３１と合わせてパルス伸長回路８を構成している。
【０１０８】
また、ダイオードＤ３１のカソードは、ＰチャネルＭＯＳトランジスタＱ３２のゲートに接続されている。
【０１０９】
そして、ＰチャネルＭＯＳトランジスタＱ３２のドレインには、コンパレータＣ３２（第２コンパレータ）の＋側入力端子が接続され、ＰチャネルＭＯＳトランジスタＱ３２のソースは定電圧源ＰＳ３２の正極に接続され、定電圧源ＰＳ３２の負極は共通電位に接続されている。また、ＰチャネルＭＯＳトランジスタＱ３２のソースと共通電位との間には、直列に接続された抵抗Ｒ３４およびＲ３５が配設され、抵抗Ｒ３４と抵抗Ｒ３５との接続ノードは、コンパレータＣ３２の＋側入力端子が接続されている。
【０１１０】
なお、ＰチャネルＭＯＳトランジスタＱ３２、抵抗Ｒ３４およびＲ３５、定電圧源ＰＳ３２は可変直流電圧源９を構成している。
【０１１１】
また、コンパレータＣ３２の−側入力端子はコンパレータＣ３１の＋側入力端子に接続され、コンパレータＣ３２の出力はダイオードＤ３２のカソードに接続されている。そして、ダイオードＤ３２のアノードはＩＧＢＴ１のゲートに接続されている。
【０１１２】
＜Ｄ−３．動作＞
次に、半導体装置４００の動作について説明する。ここで、コンパレータＣ３１で使用される比較電位を第１の検知電位、コンパレータＣ３２で使用される低い方の比較電位を第２の検知電位、高い方の比較電位を第３の検知電位とする。なお、第３の検知電位が最も高く、最も低いのが第２の検知電位である。
【０１１３】
まず、最初の状態として、センス電位がコンパレータＣ３１の第１の検知電位よりも低い場合、コンパレータＣ３１の出力電位は「Ｌ」であり、コンデンサＣＰ３１は十分に放電されていて、ＮチャネルＭＯＳトランジスタＱ３１はオフ状態にあり、センス抵抗は抵抗Ｒ３１およびＲ３２で規定される高抵抗となっている。
【０１１４】
一方、ＰチャネルＭＯＳトランジスタＱ３２はオン状態にあり、コンパレータＣ３２の＋側入力端子には定電圧源ＰＳ３２の電圧にほぼ相当する高電位が第３の検知電位として与えられ、コンパレータＣ３２の出力は電位は「Ｈ」となっている。このため、ＩＧＢＴ１のゲート電流が、ダイオードＤ３２を介して引き抜かれることはない。
【０１１５】
次に、短絡等によりコレクタ電流が増加し、センス電位がコンパレータＣ３１の第１の検知電位を越えると、コンパレータＣ３１の出力電位が「Ｈ」となり、ＮチャネルＭＯＳトランジスタＱ３１がオンして、センス抵抗は、抵抗Ｒ２１およびＲ２２、ＮチャネルＭＯＳトランジスタＱ３１のオン抵抗で規定される低抵抗となり、センス電位が低下する。このとき、ＰチャネルＭＯＳトランジスタＱ３２はオフ状態となり、コンパレータＣ３２の＋側入力端子には、定電圧源ＰＳ３２の電圧が抵抗Ｒ３４およびＲ３５で分圧されて低くなった電位が第２の検知電位として与えられる。
【０１１６】
なお、コンパレータＣ３１の出力電位が「Ｈ」となってコンデンサＣＰ３１が充電されると、次にコンパレータＣ３１の出力電位が「Ｌ」になっても、暫くの期間（パルス伸長回路８のコンデンサＣＰ３１と抵抗Ｒ３３とで構成されるＲＣ回路の時定数でコンデンサＣＰ３１の電荷が放電されるまでの期間）はＰチャネルＭＯＳトランジスタＱ３２のゲートには「Ｈ」が与えられ、オフ状態が続く。このように、パルス伸長回路８は、その入力に与えられる論理が、「Ｌ」から「Ｈ」になる場合は即座に「Ｈ」を出力するが、その入力に与えられる論理が、「Ｈ」から「Ｌ」になる場合は即座に「Ｌ」は出力せず、「Ｈ」の期間を伸長することになる。なお、保護動作の開始遅れを防止するため、ダイオードＤ３１で伸長される論理を限定している。
【０１１７】
この期間にコンパレータＣ３２により第２の検知電位に基づいてＩＧＢＴ１の短絡状態の検知が行われる。
【０１１８】
ここで、短絡状態がコレクタ電圧が低い第２のパターンである場合、コレクタ電流に対するセンス電流の比率が小さいので、コンパレータＣ３１が動作した時、既にコレクタ電流は保護すべきレベルに達している。従って、センス抵抗が切り替わって低くなり、センス電位が低下すると、コレクタ電流に対するセンス電流の比率が増加し、センス電流の減少が抑制されて、センス電位の低下が止まる。
【０１１９】
コンパレータＣ３２においては、このセンス電位と第２の検知電位との比較が行われ、センス電位の方が高い場合にはコンパレータＣ３２の出力が「Ｌ」となり、ＩＧＢＴ１のゲートの電流が、ダイオードＤ３２を介して引き抜く保護動作が実行される。この保護動作は、ゲート電圧が下がって、コレクタ電流が下がっても、パルス伸長回路８のコンデンサＣＰ３１と抵抗Ｒ３３とで構成されるＲＣ回路の時定数でコンデンサＣＰ３１の電荷が放電されるまで続く。
【０１２０】
一方、短絡状態がコレクタ電圧が高い第１のパターンである場合、コレクタ電流に対するセンス電流の比率が大きいので、コンパレータＣ３１が動作した時は、まだコレクタ電流は保護すべきレベルに達していない可能性がある。従って、センス抵抗が切り替わって低くなり、センス電位が低下しても、コレクタ電流に対するセンス電流の比率の増加は少なく、センス電流が大幅に減少するので、センス電位も大幅に低下する。
【０１２１】
コンパレータＣ３２においては、このセンス電位と第２の検知電位との比較が行われるが、第２の検知電位は、このような場合にセンス電位の方が低くなるように予めＩＧＢＴ１の短絡特性に基づいて設定しておくことで、コンパレータＣ３２の出力は「Ｈ」を維持し、ＩＧＢＴ１のゲートの電流を、ダイオードＤ３２を介して引き抜く保護動作が実行される。
【０１２２】
ただし、短絡状態がコレクタ電圧が高い第１のパターンであっても、コレクタ電流が保護すべき大きさに達している場合には、センス電流も十分に大きくなっているので、センス電位も高く、コンパレータＣ３２の第２の検知電位に達し、コンパレータＣ３２の出力が「Ｌ」となり、ＩＧＢＴ１のゲートの電流を、ダイオードＤ３２を介して引き抜く保護動作が実行される。
【０１２３】
なお、先に説明したようにコンデンサＣＰ３１の電荷が放電されることで保護動作はリセットされるが、ＩＧＢＴ等の電力用半導体素子に接続される負荷は誘導性負荷であることが多く、誘導性負荷であれば、電力用半導体素子のゲート電位が低下すればコレクタ電流も低下し、一気にコレクタ電圧が増加するので、コンパレータＣ３２が常時動作し、保護動作が継続される。
【０１２４】
＜Ｄ−４．効果＞
以上説明したように、本発明に係る実施の形態４の半導体装置４００においては、２つのコンパレータＣ３１およびＣ３２によりセンス電位の検知を行い、保護動作の実行および停止を決定するコンパレータＣ３２の検知期間をパルス伸長回路８によって伸長する保護機構を備えるので、検知期間が短いことによる誤動作を防止することができる。
【０１２５】
＜Ｅ．実施の形態５＞
＜Ｅ−１．実施の形態５の特徴＞
実施の形態１として図１を用いて説明した半導体装置１００においては、センス抵抗として可変抵抗ＶＲ１を使用することでセンス電位を変化させ、異なるセンス抵抗に対するセンス電位を時分割で生成し、センス抵抗の変化に対するセンス電位の変化を検知することで、短絡状態を知得する構成であったが、複数のセンスエミッタに、各々異なるセンス抵抗を接続して、異なるセンス電位を同時に得る。そして、異なるセンス電位どうしを直接に比較することで、より効率的に短絡状態の違いを知得することができる。
【０１２６】
＜Ｅ−２．装置構成＞
図８に本発明に係る実施の形態５の半導体装置５００の構成を示す。なお、図８において図１に示す半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１２７】
図８において、端子Ｔ１にコレクタＣが接続され、端子Ｔ２にエミッタＥが接続されたＩＧＢＴ１Ａが配設され、そのセンスエミッタＳＥ１およびＳＥ２は電流電圧変換部ＣＶ４０を構成する抵抗値の異なる抵抗Ｒ４１およびＲ４２を介して端子Ｔ２に接続されている。そして、抵抗Ｒ４１およびＲ４２のそれぞれのセンスエミッタＳＥ側の端部からはセンス電位ＶSE1およびＶSE2が出力され、それぞれ電流比率検知部１５の端子Ｔ１１およびＴ１２に与えられる構成となっている。なお、センス電位ＶSE1は、端子Ｔ５にも与えられる構成となっている。
【０１２８】
＜Ｅ−３．動作＞
図８に示す半導体装置５００では、センスエミッタＳＥ１およびＳＥ２に抵抗Ｒ４１およびＲ４２をそれそれ接続して、抵抗値に応じた異なるセンス電位を得るようにし、各々のセンス電位を電流比率検知部１５に与えて、両者の比率を、電流比率検知部１５で検知することで短絡状態のパターンを知得する構成となっている。
【０１２９】
すなわち、上述したようにＩＧＢＴは、センス電位が変化するとセンス電流も変化するという特性を有しているので、センス抵抗が異なるとセンス電位も異なり、その比率は短絡状態の第１のパターンと第２のパターンとで異なる。
【０１３０】
例えば、図６に示す特性Ｙ１（第１のパターンの短絡状態）のセンス電位Ｓ３とＳ３１との比率は、特性Ｙ２（第２のパターンの短絡状態）のセンス電位Ｓ４とＳ４１との比率は異なっており、短絡状態のパターンごとのセンス電位の比率に関する情報を準備しておけば、得られた比率から短絡状態のパターンを知得することは容易である。
【０１３１】
電流比率検知部１５の除算回路１５１（図２）においては、負帰還の経路に設けられた可変抵抗ＶＲ２の抵抗値がセンス電位ＶSE2に応じて変わり、センス電位ＶSE2に対するセンス電位ＶSE1の比率が所定の電位に変換されて出力される。
【０１３２】
そして、除算回路１５１の出力は、振幅検知回路１５２に与えられ、その出力電位に比例する電位が、増幅器Ｃ２の出力として端子Ｔ４に出力される。なお、本実施の形態においては、センス電位ＶSE2に対するセンス電位ＶSE1の比率が判れば良いので、振幅検知回路１５２を配設せず、除算回路１５１の出力を増幅器Ｃ２の出力とする構成であっても良い。
【０１３３】
この出力電位の違いを利用することで、第１のパターンと第２のパターンとで、短絡保護動作を変更することが可能となる。
【０１３４】
＜Ｅ−４．効果＞
以上説明したように、本発明に係る実施の形態５の半導体装置５００においては、センスエミッタＳＥ１およびＳＥ２に抵抗Ｒ４１およびＲ４２をそれそれ接続して、抵抗値に応じた異なるセンス電位を得て、各々のセンス電位を電流比率検知部１５に与えて、両者の比率に基づいて短絡状態のパターンを知得する保護機構を備えるので、抵抗値に応じた異なるセンス電位を同時に得て、センス電位どうしを直接比較することになり、短絡状態のパターンの知得に費やす時間を低減でき、リアルタイムでの保護動作が可能となる。
【０１３５】
なお、以上の説明においては抵抗Ｒ４１およびＲ４２の抵抗値が異なっているとして説明したが、抵抗値は同じにしてセンスエミッタＳＥ１およびＳＥ２の電流比を異なったものにするようにしても良い。
【０１３６】
すなわち、センスエミッタはエミッタ電極の面積的に一部分を電気的に分離して独立の電極とし、そこから電流を取り出すので、分離する電極の面積を個々に変えれば取り出される電流値も変えることができる。
【０１３７】
そして、電流値が変われば、抵抗値が同じでもセンス電位は異なるので、抵抗値の異なる抵抗を接続したのと同じ効果が得られる。
【０１３８】
【発明の効果】
本発明に係る請求項１記載の半導体装置によれば、電流比率検知部において電流電圧変換部から出力される複数のセンス電圧と、複数のセンス電圧に対応した可変抵抗の抵抗値に関する情報とを受け、各抵抗値に対する各センス電圧の比率を算出し、その変化量を検知することで、当該変化量からトランジスタの短絡状態のパターンを知得できる。その結果、短絡状態のパターンに合わせて短絡保護動作を行うことで、コレクタ電圧の高低による短絡状態の違いを考慮した短絡保護動作が可能となる。また、コレクタ電圧を検知する必要がないので、高電圧に対応した検知回路や、当該検知回路を配設するための広い空間が不要であり、製造コストの低減や装置が大型化することを防止できる。
【０１３９】
本発明に係る請求項２記載の半導体装置によれば、可変抵抗の抵抗値の変更を行うための実用的な構成を得ることができる。また、可変抵抗の抵抗値に関する情報が時間的に変化する電圧信号で与えられ、それは可変抵抗の抵抗値と比例関係にあるので、電流比率検知部での演算処理等を容易に行うことができる。
【０１４０】
本発明に係る請求項３記載の半導体装置によれば、電流電圧変換部から出力される複数のセンス電圧と、複数のセンス電圧に対応した外部電圧に関する情報とを受け、各外部電圧に対する各センス電圧の比率を算出し、その変化量を検知することで、当該変化量からトランジスタの短絡状態のパターンを知得できる。その結果、短絡状態のパターンに合わせて短絡保護動作を行うことで、コレクタ電圧の高低による短絡状態の違いを考慮した短絡保護動作が可能となる。また、コレクタ電圧を検知する必要がないので、高電圧に対応した検知回路や、当該検知回路を配設するための広い空間が不要であり、製造コストの低減や装置が大型化することを防止できる。
【０１４１】
本発明に係る請求項４記載の半導体装置によれば、電流電圧変換部としてカレントミラー回路を用いることで、電流電圧変換に伴う電圧降下を少なくしてエミッタ電圧を測定することができる。また、外部電圧の生成にカレントミラー回路の電圧源を使用し、可変抵抗によってその値を変更するので、外部電圧の印加に必要な構成が簡便に得られ、製造コストの増加を抑制できる。
【０１４２】
本発明に係る請求項５記載の半導体装置によれば、電圧比較器において、電流電圧変換部から出力される複数のセンス電圧のそれぞれと、ヒステリシスにより設定される高低２つの比較電位との比較を行うことで、各抵抗値ごとのセンス電圧が、比較電位の一方を越えても他方を越えない場合や、２つの比較電位の何れをも越える場合など、センス電圧特性をより詳細に分析できるので、より適切な短絡保護動作が可能となる。また、電圧比較器の出力に基づいて、接続手段によりトランジスタのゲートと所定の電位との電気的な接続を行うので、短絡保護動作が必要な場合には、トランジスタのゲートを所定の電位に接続してゲート電流を減少させることで、コレクタ電流を低減して短絡保護を行うことができる。
【０１４３】
本発明に係る請求項６記載の半導体装置によれば、抵抗可変部の実用的で簡便な構成を得ることができる。
【０１４４】
本発明に係る請求項７記載の半導体装置によれば、接続手段の実用的で簡便な構成を得ることができる。
【０１４５】
本発明に係る請求項８記載の半導体装置によれば、電流電圧変換部から出力される複数のセンス電圧が入力される第１および第２の電圧比較器を備え、第１の電圧比較器の出力に基づいて、可変直流電源により第２の電圧比較器の比較電圧を変更するので、センス電圧を少なくとも２つの比較電圧と比較することができ、より適切な短絡保護動作が可能となる。また、伸長回路を備えることで、保護動作の実行および停止を決定する第２の比較器の検知期間を伸長でき、検知期間が短いことによる誤動作を防止することができる。
【０１４６】
本発明に係る請求項９記載の半導体装置によれば、抵抗可変部の実用的で簡便な構成を得ることができる。
【０１４７】
本発明に係る請求項１０記載の半導体装置によれば、接続手段の実用的で簡便な構成を得ることができる。
【０１４８】
本発明に係る請求項１１記載の半導体装置によれば、電流比率検知部において電流電圧変換部から出力される少なくとも２つのセンス電圧の比率を算出するので、センス電圧どうしを直接比較することになり、短絡状態のパターンの知得に費やす時間を低減でき、リアルタイムでの保護動作が可能となる。
【０１４９】
本発明に係る請求項１２記載の半導体装置によれば、電流電圧変換部の実用的で簡便な構成を得ることができる。
【図面の簡単な説明】
【図１】  本発明に係る半導体装置の実施の形態１の構成を示す図である。
【図２】  本発明に係る半導体装置の実施の形態１の部分構成を示す図である。
【図３】  本発明に係る半導体装置の実施の形態２の構成を示す図である。
【図４】  本発明に係る半導体装置の実施の形態３の構成を示す図である。
【図５】  本発明に係る半導体装置の実施の形態３の動作を説明する図である。
【図６】  本発明に係る半導体装置の実施の形態３の動作を説明する図である。
【図７】  本発明に係る半導体装置の実施の形態４の構成を示す図である。
【図８】  本発明に係る半導体装置の実施の形態５の構成を示す図である。
【図９】  従来の半導体装置の構成を示す図である。
【図１０】  従来の半導体装置の構成を示す図である。
【図１１】  従来の半導体装置の構成を示す図である。
【符号の説明】
８  パルス伸長回路、９  可変直流電圧源、１４  抵抗値変更部、１５  電流比率検知部。
【図１】
0004219567.tif 000002
【図２】
0004219567.tif 000003
【図３】
0004219567.tif 000004
【図４】
0004219567.tif 000005
【図５】
0004219567.tif 000006
【図６】
0004219567.tif 000007
【図７】
0004219567.tif 000008
【図８】
0004219567.tif 000009
【図９】
0004219567.tif 000010
【図１０】
0004219567.tif 000011
【図１１】
0004219567.tif 000012