(57)【特許請求の範囲】
【請求項１】
一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、駆動線を介して該画素に駆動信号を印加する複数の駆動装置と、該駆動線と直交する方向に配線された信号線を介して前記画素の信号を読み出す読み出し装置とを有する光電変換装置において、
前記複数の画素の領域は、前記駆動線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、
前記複数の駆動装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素に前記駆動信号を印加する
ことを特徴とする光電変換装置。
【請求項２】
一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、駆動線を介して該画素に駆動信号を印加する駆動装置と、該駆動線と直交する方向に配線された信号線を介して前記画素の信号を読み出す複数の読み出し装置とを有する光電変換装置において、
前記複数の画素の領域は、前記信号線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、
前記複数の読み出し装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素の信号を読み出す
ことを特徴とする光電変換装置。
【請求項３】
一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、駆動線を介して該画素に駆動信号を印加する複数の駆動装置と、該駆動線と直交する方向に配線された信号線を介して前記画素の信号を読み出す複数の読み出し装置とを有する光電変換装置において、
前記複数の画素の領域は、前記駆動線に平行な方向に並び且つ前記信号線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、
前記複数の駆動装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素に前記駆動信号を印加し、
前記複数の読み出し装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素の信号を読み出す
ことを特徴とする光電変換装置。
【請求項４】
前記分割領域の間隔を画素ピッチ以内としたことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記配線部は、前記各画素と同様の構成からなるダミー画素であることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、駆動線を介して該薄膜トランジスタに駆動信号を印加する複数の駆動部と、該薄膜トランジスタの主電極に接続される信号線を介して前記画素の信号を読み出す読み出し部とを有する画素パネルにおいて、
前記画素領域が、前記駆動線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、
前記複数の駆動部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素に前記駆動信号を印加する
ことを特徴とする画素パネル。
【請求項７】
絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、駆動線を介して該薄膜トランジスタに駆動信号を印加する駆動部と、該薄膜トランジスタの主電極に接続される信号線を介して前記画素の信号を読み出す複数の読み出し部とを有する画素パネルにおいて、
前記画素領域が、前記信号線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、
前記複数の読み出し部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素の信号を読み出す
ことを特徴とする画素パネル。
【請求項８】
絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、駆動線を介して該薄膜トランジスタに駆動信号を印加する複数の駆動部と、該薄膜トランジスタの主電極に接続される信号線を介して前記画素の信号を読み出す複数の読み出し部とを有する画素パネルにおいて、
前記画素領域が、前記駆動線に平行な方向に並び且つ前記信号線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、
前記複数の駆動部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素に前記駆動信号を印加し、
前記複数の読み出し部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素の信号を読み出す
ことを特徴とする画素パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリックス状に配列された光電変換素子を有する光電変換装置及び画素パネルに関するものである。
【０００２】
【従来の技術】
従来の光電変換装置を図７に示す。図７において、Ｐ１１〜Ｐ４４は光電変換素子（ここではフォトダイオード）、Ｔ１１〜Ｔ４４は薄膜トランジスタ（ＴＦＴ）である。図示するように、一般に各ＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜４に接続されている。各ゲートラインはＴＦＴのＯＮ、ＯＦＦを制御する。
【０００３】
また、図示するように各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続されており、Ｓｉｇ１〜４は読み出し装置に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【０００４】
【発明が解決しようとする課題】
一方、大面積化が進むに従い以下のような問題点が生じる。
【０００５】
図８に、従来の光電変換装置のＶｇ１に印加されるゲートパルスの図７に示すＡおよびＢにおける波形の概念図を示す。図７のように、ゲート駆動装置から離れるほどゲート線の抵抗Ｒおよびゲート線の寄生容量によりＢのごとくパルスにナマリが生じる。すなわちＢにおいても充分に光電変換素子で発生した電荷を転送するにはＴｏｎを長くする必要があった。
【０００６】
また素子数が多く、基板サイズが大きい場合には信号線容量すなわちＣｇｓの総和、クロス部Ｃクロス の総和が大きくなり感度が低下するという問題点があった。
【０００７】
更に画素エリア（画素領域）の大面積化が進むに従いマスクサイズも大きくなり、露光機、マスク等の精度によりパターンの微細化が困難になる。その結果、開口率が低下しこれに伴い出力が低下するという問題点が生じた。
【０００８】
すなわち従来の光電変換装置においては
１．画素エリアが大面積になればなるほどＶｇ線の抵抗が大きくなり、図８に示すようにＡとＢの入力波形は異なり、Ｂにおいて充分な電荷を転送するための時間が必要であるため、駆動速度が低下する；
２．前記と同じく画素エリアが大面積になればなるほど信号線容量が大きくなり、感度が低下する；
３．画素エリアの大面積化が進むに従い、露光機、マスク等の精度により開口率が低下する；
という問題点があった。
【０００９】
［発明の目的］
本発明の目的は、上記の問題点を除去するものであり、Ｖｇ線の抵抗が小さく、駆動速度の速い光電変換装置、およびＶｇ線とＳｉｇ線のクロス部のキャパシタンスが小さく、開口率と感度の高い光電変換装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明は、一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、該画素に駆動信号を印加するための駆動線と、該駆動線と直交する方向に配線された前記画素の信号を読み出すための信号線とを有する光電変換装置において、前記複数の画素の領域は、前記駆動線と垂直方向及び／又は前記信号線に垂直方向に分割された複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有することを特徴とする。
【００１１】
また、前記分割領域の間隔を画素ピッチ以内としたことを特徴とする光電変換装置でもある。
【００１２】
また、前記配線部は、前記分割領域内の画素領域と、光の透過率および反射率が同等であることを特徴とする光電変換装置でもある。
【００１３】
また、前記配線部は、前記各画素と同様の構成からなるダミー画素であることを特徴とする光電変換装置でもある。
【００１５】
また、絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、該薄膜トランジスタの駆動線と、該薄膜トランジスタの主電極に接続される前記画素の信号線とを有する画素パネルにおいて、前記画素領域が、前記駆動線に垂直及び／又は前記信号線に垂直方向に複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有することを特徴とする画素パネルでもある。
【００１６】
また、前記駆動線が接続する回路部及び／又は前記信号線が接続する回路部を、前記分離された画素領域に隣接して配置したことを特徴とする画素パネルでもある。
【００１７】
［作用］
本発明によれば、駆動線（Ｖｇ線）と垂直方向に画素エリア（領域）を分割することにより、Ｖｇ線の抵抗を小さくすることができる。
【００１８】
また、信号線（Ｓｉｇ線）と垂直方向に画素エリアを分割することにより、Ｖｇ線とＳｉｇ線のクロス部のキャパシタンスを小さくすることができる。
【００１９】
さらに、Ｖｇ線、Ｓｉｇ線それぞれと垂直方向に画素エリアを分割することにより、ＲとＣクロス を小さくすることができる。
【００２０】
これにより、Ｖｇ線の抵抗が小さく、駆動速度の速い光電変換装置、およびＶｇ線とＳｉｇ線のクロス部のキャパシタンスが小さく、開口率と感度の高い光電変換装置を実現することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を、以下の実施形態とともに図面を参照しつつ詳細に説明する。
【００２２】
〔実施形態１〕
以下本発明の光電変換装置の第１の実施形態を図面を用いて説明する。図１は本発明の光電変換装置の第１の実施形態を説明する等価回路図である。
【００２３】
本実施形態では、一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、該画素の駆動信号を出力する駆動装置と、該画素から出力される信号を読み出すための読み出し装置と、前記駆動装置と各画素を接続する駆動線（ゲート線Ｖｇ１〜８）と、該駆動線と実質的に直交する方向に配線された前記読み出し装置と各画素を接続する信号線（Ｓｉｇ１〜４）と、を有する光電変換装置において、前記複数個の画素からなる画素エリアを、前記駆動線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記駆動装置に接続して構成した。
【００２４】
図１において、Ｐ１１〜４４は光電変換素子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜８に接続されている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦを制御するゲート駆動装置１に、同様にＶｇ５〜８はゲート駆動装置２に接続されている。
【００２５】
また図示するように、各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続されており、Ｓｉｇ１〜４は読み出し装置に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【００２６】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００２７】
また画素エリア（領域）の分割形成については、エリアの分割のなされたパターンマスクで一括露光により形成する。ここで、各画素エリアの間隔は１画素ピッチ以内とする。さらに、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の構成からなる配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。
【００２８】
〔実施形態２〕
以下本発明の光電変換装置の第２の実施形態を図面を用いて説明する。図２は本発明の光電変換装置の第２の実施形態を説明する等価回路図である。
【００２９】
本実施形態では、画素エリアを、前記信号線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記読み出し装置に接続して構成した。
【００３０】
図２において、Ｐ１１〜４４は光電変換素子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜４に接続されている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦ制御するゲート駆動装置に接続されている。
【００３１】
また図示するように各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜８に接続されており、Ｓｉｇ１〜４は読み出し装置１に、同様にＳｉｇ５〜８は読み出し装置２に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【００３２】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００３３】
また画素エリアの分割形成については、図２において分割されている上下それぞれのパターンマスクを用いて、分割露光により形成する。ここで、各画素エリアの間隔は１画素ピッチ以内とする。さらに、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の構成からなる配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。
【００３４】
〔実施形態３〕
以下本発明の光電変換装置の第３の実施形態を図面を用いて説明する。図３は本発明の光電変換装置の第３の実施形態を説明する等価回路図である。
【００３５】
本実施形態では、前記画素エリアを、前記駆動線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記駆動装置に接続し、かつ、前記画素エリアを、前記信号線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記読み出し装置に接続して構成した。
【００３６】
図３において、Ｐ１１〜４４は光電変換素子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜８に接続されている。Ｖｇ１、２はＴＦＴのＯＮ、ＯＦＦ制御するゲート駆動装置１に、同様にＶｇ３、４はゲート駆動装置２に、Ｖｇ５、６はゲート駆動装置３に、Ｖｇ７、８はゲート駆動装置４に接続されている。
【００３７】
また図示するように、各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜８に接続されている。Ｓｉｇ１、２は読み出し装置１に、同様にＳｉｇ３、４は読み出し装置２に、Ｓｉｇ５、６は読み出し装置３に、Ｓｉｇ７、８は読み出し装置４に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【００３８】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００３９】
また画素エリアの分割形成については、図３において分割されている画素エリア１、３また画素エリア２、４をそれぞれ同じパターンマスクを用いて、分割露光により形成する。ここで、各画素エリアの間隔は、１画素ピッチ以内とする。
【００４０】
図４に、Ｓｉｇ線またはＶｇ線と同程度の幅を持ったダミー配線を設けた本実施形態の模式図を示す。図４において、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の層構成からなるダミー配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。
【００４１】
［実施形態４］
以下、本発明の光電変換装置の第４の実施形態を、図面を用いて説明する。図５は、本発明の光電変換装置の第４の実施形態を説明する等価回路図、図６は、その模式的平面図である。
【００４２】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００４３】
図６は、各領域に分割された画素エリア間の中心部の模式図を示す。同図において、ダミー画素Ｄ１〜Ｄ９は、各画素と同様の層構成、形、領域となっており、図４のダミー配線と同様の効果を持つ。ダミー画素の光電変換素子、ＴＦＴの端子は、全て基準電位に接続されている。
【００４４】
上述したように、前記分割領域間に設けられる配線部としては、ダミー画素に限ることはなく、前記分割領域内の画素エリアと、光の透過率および反射率が実質的に同等の任意の配線部を形成してもよい。
【００４５】
［他の実施形態］
以上、光電変換装置の実施形態について、説明したが、本発明は、光電変換装置に限ることはなく、一つの絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、該薄膜トランジスタの駆動線と、該薄膜トランジスタの主電極に接続される前記画素の信号線とを有する画素パネルであれば、前記画素領域を、前記駆動線に垂直及び／又は前記信号線に垂直方向に複数の領域に分離することにより、同様の効果を得ることができる。
【００４６】
また、前記駆動線が接続する駆動回路等の回路部及び／又は前記信号線が接続する読取回路等の回路部を、前記分離された画素領域に隣接して配置することにより、同様の効果を得ることができる。
【００４７】
また、このような画素パネルにおいても、分割領域の間隔を画素ピッチ以内とすることにより、また、前記分割領域間に、前記分割領域内の画素エリアと、光の透過率および反射率が実質的に同等の配線部を形成することにより、また、前記配線部を、前記各画素と同様の構成からなるダミー画素とすることにより、また、前記配線部を基準電位に接続することにより、それぞれ、同様の効果を得ることができる。
【００４８】
【発明の効果】
以上説明したように、本発明の光電変換装置は、画素エリアを駆動線（Ｖｇ線）と垂直方向に分割することにより、駆動線（Ｖｇ線）の抵抗を小さくし駆動速度を速くする効果がある。
【００４９】
また、画素エリアを信号線（Ｓｉｇ線）と垂直方向に分割することにより、駆動線（Ｖｇ線）と信号線（Ｓｉｇ線）のクロス部のキャパシタンスを小さくし感度を上げる効果がある。
【００５０】
さらに、画素エリアの大面積化が進む際の、露光機、マスク等の精度による開口率の低下を防ぐ効果がある。
【００５１】
さらに、分割された領域間に光電変換素子と同様の構成からなる配線を設けることにより、光の透過率および反射率を他の画素エリアと同等にし、前記配線を基準電位（例えばＧＮＤ）に接続することにより、各領域間のシールド効果をもたせることができる。
【図面の簡単な説明】
【図１】本発明の光電変換装置の第１の実施形態を説明する等価回路図である。
【図２】本発明の光電変換装置の第２の実施形態を説明する等価回路図である。
【図３】本発明の光電変換装置の第３の実施形態を説明する等価回路図である。
【図４】本発明の光電変換装置の第３の実施形態において、ダミー配線を設けた等価回路図である。
【図５】本発明の光電変換装置の第４の実施形態を説明する等価回路図であり、分割された画素エリア間にダミー配線として、ダミー画素を形成した等価回路図である。
【図６】第４の実施形態において分割された画素領域とダミー画素を示す模式的平面ブロック図である。
【図７】従来の光電変換装置の回路図である。
【図８】従来の光電変換装置のＶｇ１に印加されるゲートパルスの図７に示すＡおよびＢにおける波形の概念図である。
【符号の説明】
Ｐ１１〜４４  光電変換素子
Ｔ１１〜４４  ＴＦＴ（薄膜トランジスタ）
Ｖｇ１〜８  共通のゲート線（駆動線）
Ｓｉｇ１〜８  共通の信号線
Ｔｏｎ  ＴＦＴのｏｎ時間
Ｃｇｓ  信号線容量
Ｃクロス   信号線とゲート線のクロス部容量
【図１】
0004386213.tif 000002
【図２】
0004386213.tif 000003
【図３】
0004386213.tif 000004
【図４】
0004386213.tif 000005
【図５】
0004386213.tif 000006
【図６】
0004386213.tif 000007
【図７】
0004386213.tif 000008
【図８】
0004386213.tif 000009