(57)【特許請求の範囲】
【請求項１】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備えることを特徴とする自己走査型発光素子アレイチップ。
【請求項２】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路へ一方の相のクロックパルスをそれぞれ供給する、互いに接続された２本のクロックパルスラインと；
前記第１および第２の自己走査型発光素子アレイ回路へ他方の相のクロックパルスをそれぞれ供給する、互いに接続された２本のクロックパルスラインと；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備えることを特徴とする自己走査型発光素子アレイチップ。
【請求項３】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極と、前記２相のクロックパルスラインのいずれか一方とを、当該ダイオードと直列接続されるようにダイオードを介して接続し、当該クロックパルスラインに与えられた一方のクロックパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた他方の相のクロックパルスにより、当該転送素子をオンさせ、
前記他方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、前記一方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極と、前記２相のクロックパルスラインのいずれか一方とを、当該ダイオードと直列接続されるようにダイオードを介して接続し、当該クロックパルスラインに与えられた一方のクロックパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた他方の相のクロックパルスにより、当該転送素子をオンさせ、
前記他方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、前記一方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備えることを特徴とする自己走査型発光素子アレイチップ。
【請求項４】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を印加する１本の書込み信号ラインを設けた第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路へ一方の相のクロックパルスを、第１の電流制限抵抗Ｒ１を介して、供給する１本の第１のクロックパルスラインと；
前記第１および第２の自己走査型発光素子アレイ回路へ他方の相のクロックパルスを、第２の電流制限抵抗Ｒ２を介して、供給する１本の第２のクロックパルスラインと；
前記各転送素子のアノード電極またはカソード電極の一方と、前記第１または第２のクロックパルスラインとの間に挿入された第３の抵抗ＲＡと；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備え、
第１の電流制限抵抗Ｒ１および第２の電流制限抵抗Ｒ２のそれぞれを流れる電流ｊが、
２（Ｖｔｈ−ＶＤ）／ＲＡ＞ｊ＞（Ｖｔｈ−ＶＤ）／ＲＡ
（ここで、ＶＤはｐｎ接合順方向電位、Ｖｔｈは転送素子のしきい電圧）
を満たす
ことを特徴とする自己走査型発光素子アレイチップ。
【請求項５】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、それぞれ負荷抵抗を介して接続される１本の電源ラインと；
を備えることを特徴とする自己走査型発光素子アレイチップ。
【請求項６】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路へ一方の相のクロックパルスをそれぞれ供給する、互いに接続された２本のクロックパルスラインと；
前記第１および第２の自己走査型発光素子アレイ回路へ他方の相のクロックパルスをそれぞれ供給する、互いに接続された２本のクロックパルスラインと；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備えることを特徴とする自己走査型発光素子アレイチップ。
【請求項７】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極と、前記２相のクロックパルスラインのいずれか一方とを、当該ダイオードと直列接続されるようにダイオードを介して接続し、当該クロックパルスラインに与えられた一方のクロックパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた他方の相のクロックパルスにより、当該転送素子をオンさせ、
前記他方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、前記一方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給する２本のクロックパルスラインを設け、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極と、前記２相のクロックパルスラインのいずれか一方とを、当該ダイオードと直列接続されるようにダイオードを介して接続し、当該クロックパルスラインに与えられた一方のクロックパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた他方の相のクロックパルスにより、当該転送素子をオンさせ、
前記他方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、前記一方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備えることを特徴とする自己走査型発光素子アレイチップ。
【請求項８】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第１の自己走査型発光素子アレイ回路と；
しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、当該ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ１素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から２相のクロックパルスのいずれか一方を供給し、
転送素子のオン状態が順次転送される上流側の端の転送素子のゲート電極に加えられたスタートパルスにより、当該転送素子のしきい電圧もしくはしきい電流を変化させ、当該転送素子に加えられた一方の相のクロックパルスにより、当該転送素子をオンさせ、
前記一方の相のクロックパルスにより、前記転送素子がオンしているとき、当該転送素子に前記ダイオードを介して接続され、当該ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
前記一方の相のクロックパルスと前記他方の相のクロックパルスとで、一次元的に配列された転送素子のオン状態を転送させるとともに、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する３端子発光素子を、前記転送素子のそれぞれに２個対応させて一次元的に配列し、
前記各発光素子のアノード電極またはカソード電極の一方に発光のための書込み信号を、それぞれ１素子おきに印加する２本の書込み信号ラインを設け、
前記転送素子の各ゲート電極を、当該転送素子に対応する２個の前記発光素子のゲート電極にそれぞれ接続した第２の自己走査型発光素子アレイ回路と；
前記第１および第２の自己走査型発光素子アレイ回路へ一方の相のクロックパルスを、第１の電流制限抵抗Ｒ１を介して、供給する１本の第１のクロックパルスラインと；
前記第１および第２の自己走査型発光素子アレイ回路へ他方の相のクロックパルスを、第２の電流制限抵抗Ｒ２を介して、供給する１本の第２のクロックパルスラインと；
前記各転送素子のアノード電極またはカソード電極の一方と、前記第１または第２のクロックパルスラインとの間に挿入された第３の抵抗ＲＡと；
前記第１および第２の自己走査型発光素子アレイ回路の転送素子の各ゲート電極が、負荷抵抗を介して接続される１本の電源ラインと；
を備え、
第１の電流制限抵抗Ｒ１および第２の電流制限抵抗Ｒ２のそれぞれを流れる電流ｊが、
２（Ｖｔｈ−ＶＤ）／ＲＡ＞ｊ＞（Ｖｔｈ−ＶＤ）／ＲＡ
（ここで、ＶＤはｐｎ接合順方向電位、Ｖｔｈは転送素子のしきい電圧）
を満たす
ことを特徴とする自己走査型発光素子アレイチップ。
【請求項９】
前記転送素子および発光素子は、ｐｎｐｎ構造の発光サイリスタにより構成されることを特徴とする請求項１〜８のいずれかに記載の自己走査型発光素子アレイチップ。
【請求項１０】
請求項９に記載の自己走査型発光素子アレイチップを有することを特徴とする光書込みヘッド。
【請求項１１】
請求項１０に記載の光書込みヘッドを備えることを特徴とする光プリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイチップ、特に、発光用クロックラインを２分割することにより、１チップ上で２つの発光点を同時に点灯できるようにした自己走査型発光素子アレイチップに関する。
【０００２】
【従来の技術】
光プリンタの書込みヘッド（光書込みヘッド）は、感光ドラムに光を露光させるための光源であり、発光素子アレイを有している。光書込みヘッドを備える光プリンタの原理図を図１に示す。円筒形の感光ドラム５の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器６で一様に帯電させる。そして、光書込みヘッド７で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器８で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１０でカセット１２中から送られてきた用紙１４上に、トナーを転写する。用紙は、定着器１６にて熱等を加えられ定着され、スタッカ１８に送られる。一方、転写の終了したドラムは、消去ランプ２０で帯電が全面にわたって中和され、清掃器２２で残ったトナーが除去される。
【０００３】
光書込みヘッド７の構造を図２に示す。光書込みヘッドは発光素子アレイ２４と正立等倍光学系、例えばロッドレンズアレイ２６で構成され、レンズの焦点が感光ドラム５上に結ぶようになっている。
【０００４】
本発明者らは、自己走査型の発光素子アレイの構成要素として、ｐｎｐｎ構造を持つ３端子発光サイリスタに注目し、既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【０００５】
さらに本発明者らは、転送素子アレイをシフト部として、発光部である発光素子アレイと分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号公報）。
【０００６】
図３に、シフト部と発光部とを分離した構造の自己走査型発光素子アレイチップの等価回路図を示す。シフト部は、転送素子Ｔ1 ，Ｔ2 ，Ｔ3 ，…を有し、発光部は、書込み用発光素子Ｌ1 ，Ｌ2 ，Ｌ3 ，…を有している。これら転送素子および発光素子は、３端子発光サイリスタにより構成される。シフト部の構成は、転送素子のゲートを互いに電気的に接続するのにダイオードＤ1 ，Ｄ2 ，Ｄ3 ，…を用いている。ＶGKは電源（通常５Ｖ）であり、負荷抵抗ＲL を経て各転送素子のゲート電極Ｇ1 ，Ｇ2 ，Ｇ3 ，…に接続されている。また、転送素子のゲート電極Ｇ1 ，Ｇ2 ，Ｇ3 ，…は、書込み用発光素子のゲート電極にも接続される。転送素子Ｔ1 のゲート電極にはスタートパルスφS が加えられ、転送素子のアノード電極には、交互に転送用クロックパルスφ１，φ２が加えられ、書込み用発光素子のアノード電極には、書込み信号φI が加えられている。
【０００７】
なお図中、１はφ１ライン、２はφ２ライン、３はφI ライン、４は電源ラインを示し、Ｒ１，Ｒ２，ＲI は、φ１ライン，φ２ライン，φI ラインに挿入された電流制限抵抗を示している。
【０００８】
動作を簡単に説明する。まず転送用クロックパルスφ１の電圧が、Ｈレベルで、転送素子Ｔ2 がオン状態であるとする。このとき、ゲート電極Ｇ2 の電位はＶGKの５Ｖからほぼ零Ｖにまで低下する。この電位降下の影響はダイオードＤ2 によってゲート電極Ｇ3 に伝えられ、その電位を約１Ｖに（ダイオードＤ2 の順方向立上り電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ1 は逆バイアス状態であるためゲート電極Ｇ1 への電位の接続は行われず、ゲート電極Ｇ1 の電位は５Ｖのままとなる。発光サイリスタのオン電圧は、ゲート電極電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ２のＨレベル電圧は約２Ｖ（転送素子Ｔ3 をオンさせるために必要な電圧）以上でありかつ約４Ｖ（転送素子Ｔ5 をオンさせるために必要な電圧）以下に設定しておけば転送素子Ｔ3 のみがオンし、これ以外の転送素子はオフのままにすることができる。従って２本の転送用クロックパルスでオン状態が転送されることになる。
【０００９】
スタートパルスφS は、このような転送動作を開示させるためのパルスであり、スタートパルスφS をＬレベル（約０Ｖ）にすると同時に転送用クロックパルスφ２をＨレベル（約２〜約４Ｖ）とし、転送素子Ｔ1 をオンさせる。その後すぐ、スタートパルスφS はＨレベルに戻される。
【００１０】
いま、転送素子Ｔ2 がオン状態にあるとすると、ゲート電極Ｇ2 の電位は、ほぼ０Ｖとなる。したがって、書込み信号φI の電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、発光素子Ｌ2 を発光状態とすることができる。
【００１１】
これに対し、ゲート電極Ｇ1 は約５Ｖであり、ゲート電極Ｇ3 は約１Ｖとなる。したがって、発光素子Ｌ1 の書込み電圧は約６Ｖ、発光素子Ｌ3 の書込み電圧は約２Ｖとなる。これから、発光素子Ｌ2 のみに書込める書込み信号φI の電圧は、１〜２Ｖの範囲となる。発光素子Ｌ2 がオン、すなわち発光状態に入ると、発光強度は書込み信号φI に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φI ラインの電圧を一度０Ｖまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【００１２】
自己走査型発光素子アレイは、上述のような構成のチップを配列することにより作製される。自己走査型発光素子アレイチップの価格は、通常の集積回路同様、１ウエファから取れる個数によって決まる。このため、チップの幅を細くした方が安価になる。
【００１３】
本出願人は、できる限り細幅のチップを実現する構成として、ボンディングパッドを両端（もしくは片端）に寄せたチップを千鳥状に配置することを提案している。ボンディングパッドを片端に寄せたチップを千鳥状に配置した様子を示す模式図を図４に示す。図４には、方向を示すｘ−ｙ軸を示す。
【００１４】
自己走査型発光素子アレイチップ３０を、発光点３２がｘ方向にピッチＰとなるように配列し、ｙ方向のチップ間の距離ｄを、ｙ方向解像度ｒの整数倍にとる。なお図中、３４はボンディングパッドを示す。この発光点列の点／滅を、図２で示したように、ロッドレンズアレイを介して、感光ドラム上に投影して潜像を得る。ただし、このままでは、チップ間の発光点列はｙ方向に距離ｄだけ離れているので、ｄ／ｒ本分だけ時間的にずれた画像のラインデータを使わなければならない。距離ｄはある程度大きい方が、書込みヘッドの組立が容易であるが、距離ｄが大きくなるにつれて、チップ間の光学系伝達効率や焦点位置のズレが大きくなるので、むやみと増やすことはできない。また、距離ｄを大きくすることは、遅延させるデータ量が増加することとなり、必要メモリを増加させる。
【００１５】
【発明が解決しようとする課題】
上述した従来の書込みヘッドで、より高光出力のものを得たい場合、各発光点に流れる電流を増やすか、発光デューティを増加させるために同時に点灯できる発光点の数を増やす必要がある。電流値は、寿命に大きく影響するため、むやみに増やせない場合が多い。そこで、発光デューティを増加させるために同時に点灯できる発光点の数を１チップあたり２個にするために、φI ラインを２本にすると、多層配線を使わない限り、発光素子の外側をφI ラインが通ることになる。このため、発光素子とチップ長辺までの距離が遠くなってしまい、距離ｄが大きくなってしまう。
【００１６】
さらに、同時に発光できる点数を３個以上にするためには、多層配線を使わない限り実現できない。
【００１７】
本発明の目的は、チップ間のｙ方向距離ｄを大きくすることなく、同時に点灯できる発光点の数を１チップあたり２個にすることのできる自己走査型発光素子アレイチップを提供することにある。
【００１８】
本発明の他の目的は、多層配線を用いることなく、同時に点灯できる発光点の数を１チップあたり４個にすることのできる自己走査型発光素子アレイチップを提供することにある。
【００１９】
【課題を解決するための手段】
本発明によれば、１つのチップ上に、自己走査型発光素子アレイ回路を２個作り込む。この場合に、φI ラインを各回路毎に独立に設け、それぞれのφI ラインあたり、１個の発光点が点灯できるようにした。
【００２０】
各自己走査型発光素子アレイ回路へ２相クロックパルスラインは、各回路毎に独立に設けることもでき、あるいは各回路に共通に設けることもできる。２相クロックパルスラインを共通に設ける場合には、転送素子と各クロックパルスラインとの間に抵抗を設け、この抵抗の値および各クロックパルスラインに挿入された電流制限抵抗の値を、２個の転送素子が同時にオンとなるように選ぶ。
【００２１】
また、各自己走査型発光素子アレイ回路において、φI ラインを２本設け、各φI ラインに発光素子を交互に接続すれば、各回路毎に２個の発光点、合計４個の発光点を同時に点灯することが可能となる。
【００２２】
このように同時に点灯できる発光素子の数を増やすことにより、発光デューティを大きくできるので、光書込みヘッドの光出力を増大させることが可能となる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面に基づいて説明する。
【００２４】
【第１の実施例】
第１の実施例の自己走査型発光素子アレイチップの等価回路を図５に示す。１個のチップに２つの回路を作り込んだものである。図において、左右の回路４０，５０は、図面を簡単にするためそれぞれ、各６個の発光素子を持った例を示している。
【００２５】
各回路４０，５０は、図３に示した回路と同じであり、回路４０は発光点が左から右へ転送され、回路５０は発光が右から左へ転送される構成となっている。各回路を構成する素子は、図３で示した回路と同じである。左側回路４０において、φ１Ｌ，φ２Ｌはクロックパルス、φS Ｌはスタートパルス、φI Ｌは書込み信号、４１はφ１Ｌライン、４２はφ２Ｌライン、４３はφI Ｌラインを示している。また、右側回路５０において、φ１Ｒ，φ２Ｒはクロックパルス、φS Ｒはスタートパルス、φI Ｒは書込み信号、５１はφ１Ｒライン、５２はφ２Ｒライン、５３はφI Ｒラインを示している。
【００２６】
このように左右の回路ごとに、クロックパルスφ１，φ２、スタートパルスφS 、書込み信号φI をそれぞれ別系統とし、図示のように電源ＶGKのみは共通とする。共通のＶGKラインを６０で示す。
【００２７】
図６は、図５のチップの実際の構成の平面図であり、図７は、図６のＸ−Ｘ′線断面図である。図６および図７において、図５と同じ要素には、同一の参照番号を付して示してある。
【００２８】
なお、図６において、４４，４５，４６，４７，４８および５５，５６，５７，５８は、ボンディングパッドを、７０は発光部を示している。
【００２９】
図７の断面図に示すように、自己走査型発光素子アレイチップは、ｐｎｐｎ構造により作製される。ｐｎｐｎ構造は、ｎ型半導体基板１００上に、ｎ型半導体層１０１，ｐ型半導体層１０２，ｎ型半導体層１０３，ｐ型半導体層１０４が順次積層される。保護膜１２０上に、φ１ライン５１，φ２ライン５２，φI ライン５３，ＶGKライン６０が設けられている。また、ｎ型半導体基板１００の裏面には共通の裏面電極１１０が設けられている。
【００３０】
図５，図６，図７から明らかなように、本実施例の自己走査型発光素子アレイチップは、ＶGKラインを共通としているが、回路４０，５０毎に独立しており、２つの自己走査型発光素子アレイを１つのチップに作り込んだ構成となっている。
【００３１】
このような構成によれば、φI ラインを左右２本に分割し、それぞれのラインあたり１個の発光点を点灯できる。したがって、発光デューティを増加させることができ、高光出力が得られる。
【００３２】
なお、以上の実施例では、左右の回路の発光素子の数を同じにしているが、同じである必要は必ずしもない。
【００３３】
さらに、本実施例では、回路４０は左から右へ、回路５０は右から左へ発光点を転送しているが、必ずしもこの組み合わせである必要はない。しかし実際には、ボンディングパッドをチップの両端に置く構造をとる場合には、スタートパルス端子がチップ両端にあるため、チップの両端から中心に向かって発光点が転送する構成が作りやすい。
【００３４】
【第２の実施例】
第１の実施例では、単純に２つの自己走査型発光素子アレイを１つのチップに作り込んだだけであったため、φ１ライン，φ２ラインが左右別々に存在するため、ボンディングパッドの数が増加し、チップ面積を増加させる。
【００３５】
そこで、本実施例では、図５の回路において、φ１Ｌラインとφ１Ｒラインを同じボンディングパッドに接続し、φ２Ｌラインとφ２Ｒラインとを同じボンディングパッドに接続することで第１の実施例よりもボンディングパッドを２個減らす構成とした。
【００３６】
図８に、その回路構成を示す。φ１Ｌライン４１とφ１Ｒライン５１を右側のボンディングパッドに、φ２Ｌライン４２とφ２Ｒライン５２とを左側のボンディングパッドに接続する。
【００３７】
図９は、図８のチップの実際の構成の平面図であり、図１０は、図９のＸ−Ｘ′線断面図である。図９，図１０において、図６，図７と同一の要素には、同一の参照番号を付して示してある。なお、４９はφ２パッド、５９はφ１パッドを示している。
【００３８】
第１の実施例に比べて、パッド数を、２個減らすことができ、したがってチップ面積を小さくすることができる。
【００３９】
【第３の実施例】
第１および第２の実施例では、スタートパルス端子を備えているが、ダイオードを用いて、スタートパルスをクロックパルスに兼ねさせることによって、スタートパルス端子を省略することができる。
【００４０】
図１１に、その回路構成を示す。ダイオード６２を、左側回路の左端の転送素子のゲートと、φ２Ｌライン４２との間に挿入し、およびダイオード６４を、右側回路の左端の転送素子のゲートと、φ２Ｒライン５２との間に挿入する。
【００４１】
図１２は、図１１のチップの実際の構成の平面図であり、図１３は、図１２のＸ−Ｘ′線断面図である。なお、図１２の左側回路において、６６，６８は、ダイオード６２のカソードおよびアノードをそれぞれ示している。
【００４２】
本実施例の回路によれば、φS ＬボンディングパッドおよびφS Ｒボンディングパッドを省略できるので、チップの面積を小さくすることができる。さらに、本実施例の回路では、左側回路および右側回路において、共に発光点を左から右へ転送しているが、φS ボンディングパッドの無いこの構成では、スタートする転送素子を自由に選ぶことができるので、転送方向については自由な構成が可能となる。
【００４３】
【第４の実施例】
第２の実施例では、φ１，φ２のボンディングパッドは１チップあたり１個にできたが、図８を見ればわかるように、チップ表面を３本分のクロックラインが通るスペースが必要となる。このため、チップ面積が大きくなる問題点がある。そこで、本実施例では、シフト部の転送素子（サイリスタ）のアノードとクロックラインとの間に適当な抵抗ＲA を設けることにより、２本のクロックラインφ１，φ２で同時に２発光点が点灯できるようにした。
【００４４】
図１４に、その回路構成を示す。２本のφ１ライン１，φ２ライン２を設け、転送素子（サイリスタ）Ｔ1 Ｌ，Ｔ2 Ｌ，Ｔ3 Ｌ，…、Ｔ1 Ｒ，Ｔ2 Ｒ，Ｔ3 Ｒ，…の各アノードを、抵抗ＲA を経て、それぞれφ１ライン，φ２ラインに接続する。その他の構成は、図５に同じである。
【００４５】
図１５は、図１４のチップの実際の構成の平面図であり、図１６は、図１５のＸ−Ｘ′線断面図である。図１５において、７１はφ１ボンディングパッド、７２はφ２ボンディングパッドである。
【００４６】
抵抗ＲA を設けることにより、同時に２点転送ができるメカニズムについて説明する。いま、図１４のφS Ｌ端子およびφS Ｒ端子が基板電位の場合を考える。この場合、サイリスタＴ1 Ｌ，Ｔ1 Ｒのしきい電圧Ｖthは約ＶD （ｐｎ接合順方向電位）である。クロックパルスφ１がＨレベルになり、サイリスタＴ1 Ｌ，Ｔ1 Ｒのいずれかがオンする。オンしたサイリスタのアノードは約ＶD に固定される。このときのクロックパルスφ１の電圧は、アノード電圧（≒ＶD ）よりも抵抗ＲA の電圧降下分だけ高い値となる。このため、先にオンできなかったサイリスタも速やかにオンできる。すなわち、サイリスタＴ1 ＬとＴ1 Ｒとを同時にオンできる。これにより対応する発光素子（サイリスタ）Ｌ1 Ｌ，Ｌ1 Ｒを同時に点灯できる。
【００４７】
このとき、サイリスタＴ2 ＬとＴ2 Ｒのしきい電圧Ｖthは、約２ＶD である。クロックパルスφ２がＨレベルとなると、このどちらかがオンできる。このときのサイリスタの電流−電圧（Ｉ−Ｖ）特性を図１７に示す。ｉ＝３ｍＡとなるように抵抗ＲA ，Ｒ２およびパルス電圧を選ぶと、φ２ラインの電圧は、オンできなかったサイリスタのしきい電圧（≒２ＶD ）よりも低い値となり、１個しか点灯できない。しかし、電流を増やしていくと、φ２ラインの電圧は上昇していき、ついにはしきい電圧を超え、Ｉ−Ｖ特性は実線から破線に乗り移り、２つのサイリスタＴ2 ＬとＴ2 Ｒが同時にオンする。すなわち、ＲA とＲ１，Ｒ２の値を適当に選ぶことによって、１クロックラインあたり２個以上のサイリスタを同時にオンさせることができる。
【００４８】
アノード抵抗ＲA および電流制限抵抗Ｒ１，Ｒ２は、２個のサイリスタがオン可能であり、かつ、３個が同時にオンしないように選ぶ（なお、３個目のサイリスタがオンしようとするのは、転送時に起こる）。
【００４９】
すなわち、電流ｊがφ２ラインに流れているとき、２個のサイリスタがオンするには、
Ｖth＜ＶD ＋ＲA ×ｊ
であり、３個以上のサイリスタがオンしないためには、
Ｖth＞ＶD ＋ＲA ／２×ｊ
である必要がある。これをｊについて解くと、
２（Ｖth−ＶD ）／ＲA ＞ｊ＞（Ｖth−ＶD ）／ＲA
となる。このｊは、クロックパルスのＨレベル電圧ＶH と抵抗Ｒ２の値とで決められ、
ｊ＝（Ｖｔｈ−ＶＤ ）＋Ｒ２
となる。この式の関係およびサイリスタの動作条件を考慮して、ＲA およびＲ１，Ｒ２の値を決める。図１７の負荷曲線の場合、ＲA ＝３７５Ωのとき、４１１Ω＜Ｒ１，Ｒ２＜８００Ωとなった。
【００５０】
抵抗ＲA の作り方は、いろいろと考えられるが、ここでは、アノード層エピ膜の不純物濃度を低めに設定し、アノード電極とアノード層の間の接触抵抗が大きめになるように調整し、抵抗ＲA として用いた。
【００５１】
なお、抵抗ＲA はこのほかの作り方でもよく、例えば、アノード電極と金属配線の間に、抵抗層を設けたり、あるいは、半導体層や金属薄膜などを用いて独立した抵抗を作って接続しても良い。
【００５２】
【第５の実施例】
第１〜第４の実施例は、φI ラインを発光素子列の片側に置く構造について示した。しかし、更に光量が必要な場合、発光素子の両側にφI ラインを置き、それぞれを２分割することによって、１チップあたり４発光点を同時に点灯できる。
【００５３】
図１８に、その回路構成を、図１９に、チップの実際の構成を示す。なお、本実施例は、第１の実施例（図５，図６）の構成において、φI Ｌライン，φI Ｒラインをそれぞれ２分割した例である。
【００５４】
１個の転送素子に対して、２個の発光素子を対応させ、左側回路４０では、発光素子を２本のφI Ｌライン４３−１，φI Ｌライン４３−２にそれぞれ交互に接続し、右側回路５０では、発光素子を２本のφI Ｒライン５３−１，φI Ｒライン５３−２にそれぞれ交互に接続する。
【００５５】
なお、図１９において、４８−１，４８−２は左側回路４０のφI Ｌ１，φI Ｌ２ラインのボンディングパッドを、５８−１，５８−２は右側回路５０のφI Ｒ１，φI Ｒ２ラインのボンディングパッドを、それぞれ示す。
【００５６】
このような構成では、左側回路で２個の発光点と右側回路で２個の発光点とを同時に、すなわち４発光点を同時に点灯させることができる。
【００５７】
なお、このような４発光点を同時に点灯させる構成は、第２，第３，第４の実施例についても適用することができる。
【００５８】
【発明の効果】
本発明によれば、チップ間のｙ方向距離を大きくすることなく、同時に点灯できる発光点の数を１チップあたり２個にすることができる。したがって、発光デューティを増大できるので、光書込みヘッドとしての光出力を大きくすることができる。
【００５９】
さらに、本発明によれば、多層配線を用いることなく、同時に点灯できる発光点の数を１チップあたり４個にすることのできる自己走査型発光素子アレイチップを提供することが可能となる。
【図面の簡単な説明】
【図１】光書込みヘッドを備える光プリンタの原理を示す図である。
【図２】光書込みヘッドの構造を示す図である。
【図３】シフト部と発光部とを分離した構造の自己走査型発光素子アレイチップの等価回路図である。
【図４】ボンディングパッドを片端に寄せたチップを千鳥状に配置した様子を示す模式図である。
【図５】第１の実施例の自己走査型発光素子アレイチップの等価回路を示す図である。
【図６】図５のチップの実際の構成の平面図である。
【図７】図６のＸ−Ｘ′線断面図である。
【図８】第２の実施例の自己走査型発光素子アレイチップの等価回路を示す図である。
【図９】図８のチップの実際の構成の平面図である。
【図１０】図９のＸ−Ｘ′線断面図である。
【図１１】第３の実施例の自己走査型発光素子アレイチップの等価回路を示す図である。
【図１２】図１１のチップの実際の構成の平面図である。
【図１３】図１２のＸ−Ｘ′線断面図である。
【図１４】第４の実施例の自己走査型発光素子アレイチップの等価回路を示す図である。
【図１５】図１４のチップの実際の構成の平面図である。
【図１６】図１５のＸ−Ｘ′線断面図である。
【図１７】サイリスタのＩ−Ｖ特性を示す図である。
【図１８】第５の実施例の自己走査型発光素子アレイチップの等価回路を示す図である。
【図１９】図１８のチップの実際の構成の平面図である。
【符号の説明】
４１  φ１Ｌライン
４２  φ２Ｌライン
４３  φI Ｌライン
５１  φ１Ｒライン
５２  φ２Ｒライン
５３  φI Ｒライン
６０  ＶGKライン
６２，６４  ダイオード
４４，４５，４６，４７，４８，４９  ボンディングパッド
５５，５６，５７，５８，５９  ボンディングパッド
７１，７２  ボンディングパッド
１００  ｎ型半導体基板
１０１  ｎ型半導体層
１０２  ｐ型半導体層
１０３  ｎ型半導体層
１０４  ｐ型半導体層
１１０  裏面電極
１２０  保護膜
【図１】
0004281237.tif 000002
【図２】
0004281237.tif 000003
【図３】
0004281237.tif 000004
【図４】
0004281237.tif 000005
【図５】
0004281237.tif 000006
【図６】
0004281237.tif 000007
【図７】
0004281237.tif 000008
【図８】
0004281237.tif 000009
【図９】
0004281237.tif 000010
【図１０】
0004281237.tif 000011
【図１１】
0004281237.tif 000012
【図１２】
0004281237.tif 000013
【図１３】
0004281237.tif 000014
【図１４】
0004281237.tif 000015
【図１５】
0004281237.tif 000016
【図１６】
0004281237.tif 000017
【図１７】
0004281237.tif 000018
【図１８】
0004281237.tif 000019
【図１９】
0004281237.tif 000020