(57)【特許請求の範囲】
【請求項１】
半導体パッケージ用ＴＡＢテープにおいて、
少なくとも１個以上の半導体チップが実装されるチップ実装領域を有するベースフィルムと、
前記ベースフィルムに形成された配線パターンであって、前記チップ実装領域から延びている複数個の出力端子パターンと、前記出力端子パターン各々に連結された複数個の出力テストパッドとを含む配線パターンとを備え、
複数個の行に配設された所定数の出力テストパッドがグループをなし、各グループは、少なくとも１つの行において、少なくとも２個以上の出力テストパッドを含み、
６個のテストパッドが１個のグループを構成し、前記６個のテストパッドは、第１行に１個のテストパッドが、第２行に２個のテストパッドが、第３行に３個のテストパッドが位置して、３個の行に配設されることを特徴とする半導体パッケージ用ＴＡＢテープ。
【請求項２】
グループの各テストパッドは、一連の６個の順次的な出力端子パターン中の１個に連結され、第１行は、第３出力端子パターンに連結されているテストパッドを含み、第２行は、第２及び第４出力端子パターンに連結されているテストパッドを含み、第３行は、第１、第５及び第６出力端子パターンに連結されているテストパッドを含むことを特徴とする請求項１に記載の半導体パッケージ用ＴＡＢテープ。
【請求項３】
第２出力端子パターンに連結されているテストパッドは、第４出力端子パターンに連結されているテストパッドと隣接して位置することを特徴とする請求項２に記載の半導体パッケージ用ＴＡＢテープ。
【請求項４】
第１、第５及び第６出力端子パターンに連結されているテストパッドは、相互隣接して位置することを特徴とする請求項３に記載の半導体パッケージ用ＴＡＢテープ。
【請求項５】
６個のテストパッド各々は、ほぼ同じサイズを有することを特徴とする請求項１に記載の半導体パッケージ用ＴＡＢテープ。
【請求項６】
グループの各テストパッドは、一連の６個の順次的な出力端子パターン中の１個に連結され、第１行は、第２出力端子パターンに連結されているテストパッドを含み、第２行は、第１及び第３出力端子パターンに連結されているテストパッドを含み、第３行は、第４、第５及び第６出力端子パターンに連結されているテストパッドを含むことを特徴とする請求項１に記載の半導体パッケージ用ＴＡＢテープ。
【請求項７】
半導体パッケージ用ＴＡＢテープにおいて、
少なくとも１個以上の半導体チップが実装されるチップ実装領域を有するベースフィルムと、
前記ベースフィルムに形成された配線パターンであって、前記チップ実装領域から延びている複数個の出力端子パターンと、前記出力端子パターン各々に連結された複数個の出力テストパッドとを含む配線パターンとを備え、
複数個の行に配設された所定数の出力テストパッドがグループをなし、各グループは、少なくとも１つの行において、少なくとも２個以上の出力テストパッドを含み、
５個のテストパッドが１個のグループを構成し、前記５個のテストパッドは、第１行に１個のテストパッドが、第２行に２個のテストパッドが、第３行に２個のテストパッドが位置して、３個の行に配設され、
グループの各テストパッドは、一連の５個の順次的な出力端子パターン中の１個に連結され、第１行は、第１出力端子パターンに連結されているテストパッドを含み、第２行は、第２及び第５出力端子パターンに連結されているテストパッドを含み、第３行は、第３及び第４出力端子パターンに連結されているテストパッドを含むことを特徴とする半導体パッケージ用ＴＡＢテープ。
【請求項８】
第２及び第５出力端子パターンに連結されているテストパッドは、第３及び第４出力端子パターンを中心にして対称に配設されていることを特徴とする請求項７に記載の半導体パッケージ用ＴＡＢテープ。
【請求項９】
第３及び第４出力端子パターンに連結されているテストパッドは、相互隣接して位置することを特徴とする請求項８に記載の半導体パッケージ用ＴＡＢテープ。
【請求項１０】
半導体パッケージ用ＴＡＢテープにおいて、
少なくとも１個以上の半導体チップが実装されるチップ実装領域を有するベースフィルムと、
前記ベースフィルムに形成された配線パターンであって、前記チップ実装領域から延びている複数個の出力端子パターンと、前記出力端子パターン各々に連結された複数個の出力テストパッドとを含む配線パターンとを備え、
複数個の行に配設された所定数の出力テストパッドがグループをなし、各グループは、少なくとも１つの行において、少なくとも２個以上の出力テストパッドを含み、
４個のテストパッドが１個のグループを構成し、前記４個のテストパッドは、第１行に１個のテストパッドが、第２行に２個のテストパッドが、第３行に１個のテストパッドが位置して、３個の行に配設されることを特徴とする半導体パッケージ用ＴＡＢテープ。
【請求項１１】
グループの各テストパッドは、一連の４個の順次的な出力端子パターン中の１個に連結され、第１行は、第１出力端子パターンに連結されているテストパッドを含み、第２行は、第２及び第４出力端子パターンに連結されているテストパッドを含み、第３行は、第３出力端子パターンに連結されているテストパッドを含むことを特徴とする請求項１０に記載の半導体パッケージ用ＴＡＢテープ。
【請求項１２】
第２及び第４出力端子パターンに連結されているテストパッドは、第３出力端子パターンを中心にして対称に配設されていることを特徴とする請求項１１に記載の半導体パッケージ用ＴＡＢテープ。
【請求項１３】
半導体パッケージ用ＴＡＢテープにおいて、
少なくとも１個以上の半導体チップが実装されるチップ実装領域を有するベースフィルムと、
前記ベースフィルムに形成された配線パターンであって、前記チップ実装領域から延びている複数個の出力端子パターンと、前記出力端子パターン各々に連結された複数個の出力テストパッドとを含む配線パターンとを備え、
複数個の行に配設された所定数の出力テストパッドがグループをなし、各グループは、少なくとも１つの行において、少なくとも２個以上の出力テストパッドを含み、
グループの各テストパッドは、一連の４個の順次的な出力端子パターン中の１個に連結して、第１行は、第１出力端子パターンに連結されているテストパッドを含み、第２行は、第４出力端子パターンに連結されているテストパッドを含み、第３行は、第２及び３出力端子パターンに連結されているテストパッドを含むことを特徴とする半導体パッケージ用ＴＡＢテープ。
【請求項１４】
第２及び第３出力端子パターンに連結されているテストパッドは、相互隣接して位置することを特徴とする請求項１３に記載の半導体パッケージ用ＴＡＢテープ。
【請求項１５】
複数個のグループは、前記ベースフィルムの一部に沿って反復的に配設されることを特徴とする請求項１〜１４のいずれか一項に記載の半導体パッケージ用ＴＡＢテープ。
【請求項１６】
前記チップ実装領域は、前記ベースフィルムを貫通して形成されたウィンドウを含み、前記ウィンドウに前記出力端子パターンの一端が露出していることを特徴とする請求項１〜１５のいずれか一項に記載の半導体パッケージ用ＴＡＢテープ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テープキャリアパッケージ用ＴＡＢテープに関し、より詳細には、出力テストパッドのレイアウトを改善し、ＴＡＢテープにおいて出力テストパッド領域が占める領域が最小化された、縮小されたテープパッド領域を有するテープキャリアパッケージ用ＴＡＢテープに関する。
【０００２】
【従来の技術】
半導体パッケージには、いろいろな形態が存在しているが、特に内部接続方式としてインナーリードボンディング（Ｉｎｎｅｒ  Ｌｅａｄ  Ｂｏｎｄｉｎｇ；ＩＬＢ）技術を使用するなど、独自の実装方式に進歩してきた技術がＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）技術である。
【０００３】
ＴＡＢ技術は、パッケージ組立工程をリール対リール（ｒｅｅｌ  ｔｏ  ｒｅｅｌ）で連続して製造する技術であって、通常、この技術を用いて製造されたパッケージを、テープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ：ＴＣＰ）と呼ぶ。
【０００４】
ＴＣＰは、薄形、微細ピッチなどに適合したパッケージで、初期には内部接続や時計、計算機などに使われたが、現在は液晶表示装置用ドライバ（ｄｒｉｖｅｒ）に広く使われている。また、ＰＣ用ＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）などにも使われるに至っている。
【０００５】
ＴＣＰ用ＴＡＢテープ１０は、図１及び図２に示されたように、ベースフィルム２０上に配線パターン３０が形成された構造を有する。ベースフィルム２０の中心部分には、半導体チップがインナーリードボンディングされ実装されることができるように、ウィンドウ２４が形成されている。また、ベースフィルム２０の両側の端縁に沿って所定の間隔を置いてスプロケット孔（ｓｐｒｏｃｋｅｔ  ｈｏｌｅ）２６が形成されている。配線パターン３０は、ウィンドウ２４を中心にして一側に延びている入力端子パターン３２と、他側に延びている出力端子パターン３４と、入／出力端子パターン３２、３４の末端にそれぞれ形成されたテストパッド３６、３８とを含む。入力端子パターン３２及び出力端子パターン３４の末端は、スプロケット孔２６が一列に形成された方向と平行に延びている。ここで、入力端子パターン３２及び出力端子パターン３４の末端に連結されるテストパッド３６、３８を区分するために、入力端子パターン３２に連結されるテストパッド３６を入力テストパッドと言い、出力端子パターン３４に連結されるテストパッド３８を出力テストパッドと言う。
【０００６】
一方、ＴＡＢテープ１０は、全体的に見て、実質的な製品として使われるパッケージ領域Ｐ１と、パッケージ領域Ｐ１を中心にして両端部に形成されたテストパッド領域ＩＴ１、ＯＴ１と、パッケージ領域Ｐ１をテストパッド領域ＩＴ１、ＯＴ１から分離するための切断領域Ｃ１とに分けられる。ここで、テストパッド領域ＩＴ１、ＯＴ１において、入力テストパッド３６側を入力テストパッド領域ＩＴ１と言い、出力テストパッド３８側を出力テストパッド領域ＯＴ１と言う。
【０００７】
従来のＴＡＢテープ１０の出力テストパッド３８は、出力端子パターン３４各々と一対一で対応しながら所定のグループ４０をなして同一間隔をもって一列に配設される。例えば、図２に示されたように、出力テストパッド３８の配設方式は、６個の出力テストパッド３８をグループ４０として連続的に配設された構造を有する。すなわち、１列×１行、２列×２行、３列×３行、４列×４行、５列×５行、６列×６行の出力テストパッド３８を１個のグループ４０とし、そのグループ４０が連続的に配設されている。ここで、１列×１行の出力テストパッド３８とは、配設される出力テストパッド３８の内で、図中左から１列目で、出力端子パターン３４側から１行目の出力テストパッド３８のことをいう。例えば、ｎ列×ｍ行の出力テストパッドであれば、配設される出力テストパッド３８の内で、図中左からｎ列目で、出力端子パターン３４側からｍ行目の出力テストパッド３８のことをいう。
【０００８】
ところが、従来のように、一列に出力テストパッド３８を形成する場合、テスト装備の製作は容易であるが、ベースフィルム２０において出力テストパッド領域ＯＴ１が占める面積が大きくなるという問題点を有する。出力テストパッド領域ＯＴ１の増加は、ＴＡＢテープ当たり製作可能なＴＣＰの数量の減少をもたらし、ＴＣＰのコストアップを招く。すなわち、出力テストパッド領域ＯＴ１は、ＴＣＰの製造後に進行されるテスト段階以後に切断される部分であるから、占める面積を最小化するほど、同一長さのＴＡＢテープから製作可能なＴＣＰの数量を増加させることができる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、出力テストパッドのレイアウトを改善し、出力テストパッド領域が占める面積を最小化して、ＴＡＢテープ当たり製作できるＴＣＰ数量を増加させることにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、半導体パッケージ用ＴＡＢテープにおいて、少なくとも１個以上の半導体チップが実装されるチップ実装領域を有するベースフィルムと、前記ベースフィルムに形成された配線パターンであって、前記チップ実装領域から延びている複数個の出力端子パターンと、前記出力端子パターン各々に連結された複数個の出力テストパッドとを含む配線パターンとを備え、複数個の行に配設された所定数の出力テストパッドがグループをなし、各グループは、１行に少なくとも２個以上の出力テストパッドを含むことを特徴とする半導体パッケージ用ＴＡＢテープを提供する。
【００１１】
本発明の好ましい第１実施様態において、グループは、６個の前記出力テストパッドで構成され、６個の出力テストパッドは、１列×３行、２列×２行、３列×１行、４列×２行、５列×３行、６列×３行の位置に配設される。この際、２列×２行及び４列×２行の出力テストパッドは、互いに隣り合うように配設される。また、１列×３行、５列×３行及び６列×３行の出力テストパッドは、互いに隣り合うように配設される。
【００１２】
本発明の好ましい第２実施様態において、グループは、６個の前記出力テストパッドで構成され、６個の出力テストパッドは、１列×１行、２列×２行、３列×３行、４列×４行、５列×４行、６列×３行の位置に配設される。この際、３列×３行及び６列×３行の出力テストパッドは、４列×４行及び５列×４行の出力テストパッドに連結される出力端子パターンを間に挟んで両側に配設される。また、４列×４行及び５列×４行の出力テストパッドは、互いに隣り合うように配設される。
【００１３】
本発明の好ましい第３実施様態において、グループは、５個の前記出力テストパッドで構成され、前記５個の出力テストパッドは、１列×１行、２列×２行、３列×３行、４列×３行、５列×２行の位置に配設される。この際、２列×２行及び５列×２行の出力テストパッドは、３列×３行及び４列×３行の出力テストパッドに連結される出力端子パターンを間に挟んで両側に配設される。また、３列×３行及び４列×３行の出力テストパッドは、互いに隣り合うように配設される。
【００１４】
本発明の好ましい第４実施様態において、グループは、４個の前記出力テストパッドで構成され、４個の出力テストパッドは、１列×１行、２列×２行、３列×３行、４列×２行の位置に配設される。この際、２列×２行及び４列×２行の出力テストパッドは、３列×３行の出力テストパッドに連結される出力端子パターンを間に挟んで配設される。
【００１５】
また、本発明の好ましい第５実施様態において、グループは、４個の前記出力テストパッドで構成され、前記４個の出力テストパッドは、１列×１行、２列×３行、３列×３行、４列×２行の位置に配設される。この際、２列×３行及び３列×３行の出力テストパッドは、互いに隣り合うように配設される。
【００１６】
本発明の広い局面による半導体パッケージ用ＴＡＢテープは、少なくとも１個以上の半導体チップが実装されることができるチップ実装領域を有するベースフィルムと、ベースフィルムに形成され、複数個のテストパッドを含む配線パターンとを備える半導体パッケージ用ＴＡＢテープにおいて、Ｒ番目の行に配設されたＮ個のテストパッドがグループＧを構成し、前記ＲとＮは、正の整数であり、Ｎ＞Ｒであることを特徴とする。
【００１７】
また、テストパッドは、複数個の出力テストパッドを含み、ＲO個の行に配設されたＮO個の出力テストパッドは、グループＧOを構成し、ＮOとＲOは、正の整数であり、ＮO＞ＲOであることを特徴とする。
【００１８】
また、テストパッドは、複数個の入力テストパッドを含み、Ｒi個の行に配設されたＮi個の入力テストパッドは、グループＧiを構成し、ＮiとＲiは、正の整数であり、Ｎi＞Ｒiであることを特徴とする。
【００１９】
また、Ｎi≠ＮOかつＲi＝ＲOであることを特徴とする。
【００２０】
また、Ｎi≠ＮOかつＲi≠ＲOであることを特徴とする。
【００２１】
また、Ｎi＝ＮOかつＲi＝ＲOであることを特徴とする。
【００２２】
また、複数個のグループＧは、前記ベースフィルムの一部に沿って反復的に配設されることを特徴とする。
【００２３】
また、Ｒ2個の行に配設されたＮ2個のテストパッドは、第２グループＧ2を構成し、Ｒ2とＮ2は正の整数であり、Ｎ2＞Ｒ2であり、複数個のグループＧと複数個のグループＧ2は、ベースフィルムの一部に沿って反復的に配設されることを特徴とする。
【００２４】
さらに、グループＧと前記グループＧ2は、交互に配設されることを特徴とする。
【００２５】
さらに、グループＧが配設され、グループＧ2が配設されることを特徴とする。
【００２６】
さらに、配設されたグループＧは、配設されたグループＧ2と平行するように配設されることを特徴とする。
【００２７】
さらに、配設されたグループＧは、配設されたグループＧ2と直交するように配設されることを特徴とする。
【００２８】
さらに、Ｎ＝Ｎ2であることを特徴とする。
【００２９】
さらに、Ｒ＝Ｒ2であることを特徴とする。
【００３０】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施例を詳細に説明する。
【００３１】
（第１実施例）
図３は、本発明の第１実施例による縮小された出力テストパッド領域ＯＴ２を有するＴＣＰ用ＴＡＢテープ５０を示す平面図である。図４は、図３の出力テストパッド領域ＯＴ２の出力テストパッド７８の配設を拡大して示す平面図である。
【００３２】
図３及び図４を参照すれば、本発明によるＴＣＰ用ＴＡＢテープ５０は、ポリイミド系ベースフィルム６０上に銅箔（Ｃｕ  ｆｏｉｌ）をパターニングすることにより配線パターン７０が形成された構造を有する。ＴＡＢテープ５０は、実質的な製品として使われるパッケージ領域Ｐ２と、パッケージ領域Ｐ２を中心にして両端部に形成された入／出力テストパッド領域ＩＴ２、ＯＴ２と、パッケージ領域Ｐ２を出力テストパッド領域ＯＴ２から分離するための切断領域Ｃ２とで構成される。また、ＴＡＢテープ５０は、多数個のＴＣＰを同時に製造できるように、リール形態で提供される。図３では、１個のＴＣＰで製造できるＴＡＢテープ５０の一部分のみを図示した。
【００３３】
パッケージ領域Ｐ２には、半導体チップが実装されるチップ実装領域５１と、チップ実装領域５１を中心にして一側に延びている入力端子パターン７２と、他側に延びている出力端子パターン７４とを含む。チップ実装領域５１には、半導体チップがインナーリードボンディング（ＩＬＢ）され実装されることができるように、ベースフィルム６０を貫通してウィンドウ６４が形成されている。また、ウィンドウ６４を中心にして一側には入力端子パターン７２が形成され、他側には出力端子パターン７４が形成されている。
【００３４】
入力テストパッド領域ＩＴ２には、入力端子パターン７２の末端が延びた入力テストパッド７６が配設されている。また、出力テストパッド領域ＯＴ２には、切断領域Ｃ２を通過した出力端子パターン７４の末端とそれぞれ連結される出力テストパッド７８が配設されている。この際、出力テストパッド７８は、テスト装備のテストピンが容易に接続できるように、出力端子パターン７４の幅より広く形成される。
【００３５】
また、ベースフィルム６０の両側の端縁に沿って所定の間隔を置いてスプロケット孔６６が形成されている。スプロケット孔６６は、ＴＡＢテープ５０を用いたＴＣＰの製造工程がリール対リール（ｒｅｅｌ  ｔｏ  ｒｅｅｌ）で連続して行われるように、パッケージ領域Ｐ２の整列とＴＡＢテープ５０の移動を案内する。
【００３６】
特に、本発明によるＴＡＢテープの出力テストパッド７８は、所定数の出力テストパッド７８がグループ８０をなし、そのグループ８０が連続的に配設され、そのグループ８０内に少なくとも２個以上の出力テストパッド７８が形成された行を少なくとも１個以上含むことができるように配設される。従って、図２に示されたように、従来のＴＡＢテープの出力テストパッド３８のように１個の列に１個の出力テストパッド３８のみが存在するように、出力テストパッド３８のグループ４０を配設するよりは、本発明のように出力テストパッド７８を配設する場合、出力テストパッド領域７８を縮小することができる。
【００３７】
このように出力テストパッド領域ＯＴ２の縮小が可能な理由は、出力端子パターン７４間のピッチによって出力端子パターン７４に対応する出力テストパッド７８が下側の行に行くほど出力テストパッド７８を形成できる領域が大きくなるからである。図２は、前述した事項を図示している。したがって、本発明は、出力テストパッド７８を最小限の大きさに形成すれば、下側の行に行くほど出力テストパッドの数を増加させることができる点に着目した。すなわち、ＴＡＢテープ５０が所望の出力テストパッド７８を最小限の大きさで２個以上の出力テストパッド７８が形成された行を少なくとも１個以上含むことができるように配設すれば、従来のＴＣＰ製造に必要なＴＡＢテープよりは長さの縮小が可能である。もちろん、出力テストパッドを形成できる領域において隣り合う出力テストパッドまたは出力端子パターンと互いに干渉しない範囲、例えば、配線パターンのデザインルール（ｄｅｓｉｇｎ  ｒｕｌｅ）を脱しない範囲内で最大の大きさで形成するのが好ましい。
【００３８】
従って、本発明による出力テストパッドを多様に配設して、出力テストパッド領域が縮小されたＴＡＢテープの具現が可能となる。
【００３９】
図４に示されたように、本発明の第１実施例では、６個の前記出力テストパッド７８が１個のグループ８０をなし、そのグループ８０が連続的に配設される。そのグループ８０は、反復される出力テストパッド７８の最小単位で選択するのが好ましい。すなわち、６個の出力テストパッド７８は、１列×３行（７８ａ）、２列×２行（７８ｂ）、３列×１行（７８ｃ）、４列×２行（７８ｄ）、５列×３行（７８ｅ）、６列×３行（７８ｆ）の位置に配設される。この際、２列×２行（７８ｂ）及び４列×２行（７８ｄ）の出力テストパッドは、互いに隣り合うように配設される。また、１列×３行（７８ａ）、５列×３行（７８ｅ）及び６列×３行（７８ｆ）の出力テストパッドは、互いに隣り合うように配設される。すなわち、本発明の第１実施例によるＴＡＢテープ５０は、２個の出力テストパッド７８ｂ、７８ｄが第２行に形成され、３個の出力テストパッド７８ａ、７８ｅ、７８ｆが第３行に形成される。この際、本発明の第１実施例による出力テストパッド７８は、ほとんど同じ大きさで最小限の大きさで形成するのが好ましい。
【００４０】
したがって、本発明の第１実施例によるＴＡＢテープ５０と、図１及び図２に示された従来技術のＴＡＢテープ１０とを比較すると、第３行に対応する長さほどのＴＡＢテープ長さの縮小が可能となる。もちろん１個のＴＡＢテープから見て、小さい長さであるものの、リール形態のＴＡＢテープから見て、長さが非常に縮小され、単位リール当たり製造できるＴＣＰの数を増加させることができる。例えば、図１及び図３に示されたように、５０９ピン（６５／４４４）−ＴＣＰ用ＴＡＢテープを例にして説明すれば、ＴＡＢテープ当たり約４ｍｍの長さ縮小が可能である。ここで、６５は、入力端子パターン数を示し、４４４は、出力端子パターン数を示す。
【００４１】
また、本発明の第１実施例では、１列×３行（７８ａ）、２列×２行（７８ｂ）、３列×１行（７８ｃ）、４列×２行（７８ｄ）、５列×３行（７８ｅ）、６列×３行（７８ｆ）の出力テストパッドがグループ８０をなして連続的に配設された構造を有するから、前述したグループ内の出力テストパッドの順序を変えない範囲内で新しいグループをなすように配設することは、本発明が属する技術分野において通常の知識を有する者が容易に具現できる。例えば、１列×３行（７８ａ）がない場合には、２列×２行（７８ｂ）から出発して３列×１行（７８ｃ）、４列×２行（７８ｄ）、５列×３行（７８ｅ）、６列×３行（７８ｆ）、さらに７列×３行（７８ｇ）の出力テストパッドを新しいグループとして、出力テストパッド７８を形成できる。同様に、第１実施例では、新しいグループを５個作ることができることが分かる。したがって、ｎ個の出力テストパッドをグループとして順序を守りながら作ることができるグループの総数はｎ個である（ｎ：正の整数）。
【００４２】
また、それぞれの出力テストパッド７８では、配設が等間隔ではないが、グループ８０単位で見れば、等間隔で形成されるため、グループ８０単位で探針してテストするテスト装置を利用したテストに大きい影響を及ぼさない。すなわち、グループ８０のレイアウトに合わせて探針の位置だけを調節すれば、追加的なテスト装置を製作することなく、従来のテスト装備を用いてＴＡＢテープに対するテスト工程を進行できる。
【００４３】
（第２実施例）
本発明の第２実施例では、図５に示されたように、６個の出力テストパッド１７８が１個のグループ１８０をなして連続的に配設される。すなわち、６個の出力テストパッド１７８は、１列×１行（１７８ａ）、２列×２行（１７８ｂ）、３列×３行（１７８ｃ）、４列×４行（１７８ｄ）、５列×４行（１７８ｅ）、６列×３行（１７８ｆ）の位置に配設される。この際、３列×３行（１７８ｃ）及び６列×３行（１７８ｆ）の出力テストパッドは、４列×４行（１７８ｄ）及び５列×４行（１７８ｅ）の出力テストパッドに連結される出力端子パターン１７４ｄ、１７４ｅを間に挟んで両側に配設される。また、４列×４行（１７８ｄ）及び５列×４行（１７８ｅ）の出力テストパッドは、互いに隣り合うように配設される。すなわち、本発明の第２実施例によるＴＡＢテープは、２個の出力テストパッドが第３行（１７８ｃ、１７８ｆ）と第４行（１７８ｄ、１７８ｅ）に形成された構造を含む。
【００４４】
従って、本発明の第２実施例によるＴＡＢテープと図１及び図２に示された従来技術のＴＡＢテープとを比較すると、第２行に対応する長さだけのＴＡＢテープ長さの縮小が可能となる。
【００４５】
一方、本発明の第２実施例による出力テストパッド１７８の中で第１行と第３行の出力テストパッド１７８ａ、１７８ｃ、１７８ｆは、最小の大きさで形成され、第２行と第４行の出力テストパッド１７８ｂ、１７８ｄ、１７８ｆは、同じ間隔を維持できる範囲内で最大限の大きさを有するように形成するのが好ましい。
【００４６】
また、第１実施例で説明したように、第２実施例でも５個の新しいグループを作ることが出来ることが分かる。
【００４７】
（第３実施例）
本発明の第３実施例では、図６に示されたように、５個の出力テストパッド２７８が１個のグループ２８０をなして連続的に配設される。すなわち、５個の出力テストパッド２７８は、１列×１行（２７８ａ）、２列×２行（２７８ｂ）、３列×３行（２７８ｃ）、４列×３行（２７８ｄ）、５列×２行（２７８ｅ）の位置に配設される。この際、２列×２行（２７８ｂ）及び５列×２行（２７８ｅ）の出力テストパッドは、３列×３行（２７８ｃ）及び４列×３行（２７８ｄ）の出力テストパッドに連結される出力端子パターン２７４ｃ、２７４ｄを間に挟んで両側に配設される。また、３列×３行（２７８ｃ）及び４列×３行（２７８ｄ）の出力テストパッドは、互いに隣り合うように配設される。すなわち、本発明の第３実施例によるＴＡＢテープは、２個の出力テストパッドが第２行（２７８ｂ、２７８ｅ）と第３行（２７８ｃ、２７８ｄ）に形成された構造を含む。
【００４８】
従って、本発明の第３実施例によるＴＡＢテープと、図１及び図２に示された従来技術のＴＡＢテープとを比較すると、第３行に対応する長さほどのＴＡＢテープ長さの縮小が可能となる。
【００４９】
一方、本発明の第３実施例による出力テストパッド２７８の中で第２行の出力テストパッド２７８ｂ、２７８ｅは、最小の大きさで形成され、第１行と第３行の出力テストパッド２７８ａ、２７８ｃ、２７８ｄは、同じ間隔を維持できる範囲内で最大限の大きさを有するように形成するのが好ましい。
【００５０】
（実施例４）
本発明による第４実施例では、図７に示されたように、４個の出力テストパッド３７８が１個のグループ３８０をなして連続的に配設される。すなわち、４個の出力テストパッド３７８は、１列×１行（３７８ａ）、２列×２行（３７８ｂ）、３列×３行（３７８ｃ）、４列×２行（３７８ｄ）の位置に配設されるように形成される。この際、２列×２行（３７８ｂ）及び４列×２行（３７８ｄ）の出力テストパッドらは３列×３行（３７８ｃ）の出力テストパッドに連結される出力端子パターン３７４ｃを間に挟んで配設される。すなわち、本発明の第４実施例によるＴＡＢテープは、２個の出力テストパッドが２行（３７８ｂ、３７８ｄ）に形成された構造を含む。
【００５１】
従って、本発明の第４実施例によるＴＡＢテープと、図１及び図２に示された従来技術のＴＡＢテープとを比較すると、第３行に対応する長さほどのＴＡＢテープの縮小が可能となる。
【００５２】
もちろん、本発明の第４実施例による出力テストパッド３７８は、出力端子パターン３７４と出力テストパッド３７８間の一定の間隔を維持する範囲内で最大限の大きさを有するように形成される。
【００５３】
（実施例５）
本発明による第５実施例では、図８に示されたように、４個の出力テストパッド４７８が１個のグループ４８０をなして連続的に配設される。すなわち、４個の出力テストパッド４７８は、１列×１行（４７８ａ）、２列×３行（４７８ｂ）、３列×３行（４７８ｃ）、４列×２行（４７８ｄ）の位置に配設される。この際、２列×３行（４７８ｂ）及び３列×３行（４７８ｃ）の出力テストパッドは、互いに隣り合うように配設される。すなわち、本発明の第５実施例によるＴＡＢテープは、２個の出力テストパッドが第３行（４７８ｂ、４７８ｃ）に形成された構造を含む。
【００５４】
従って、本発明の第５実施例によるＴＡＢテープと、図１及び図２に示された従来技術のＴＡＢテープとを比較すると、第３行に対応する長さほどのＴＡＢテープの縮小が可能となる。
【００５５】
もちろん、本発明の第５実施例による出力テストパッド４７８は、出力端子パターン４７４と出力テストパッド４７８間の一定の間隔を維持する範囲内で最大限の大きさを有するように形成される。
【００５６】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
たとえば、上述のように、少なくとも１個以上の半導体チップが実装されることができるチップ実装領域を有するベースフィルムと、ベースフィルムに形成され、複数個のテストパッドを含む配線パターンとを備える半導体パッケージ用ＴＡＢテープにおいて、グループＧと第２グループＧ２という２つのグループを構成し、複数個のグループＧと複数個のグループＧ２を、ベースフィルムの一部に沿って反復的に配設してもよい。ここで、グループＧを、Ｒ個の行に配設されたＮ個のテストパッドから構成し、ＲとＮは、正の整数であり、Ｎ＞Ｒである。第２グループＧ２を、Ｒ２個の行に配設されたＮ２個のテストパッドから構成し、Ｒ２とＮ２は正の整数であり、Ｎ２＞Ｒ２である。
グループＧとグループＧ２は、交互に配設されてもよい。
グループＧが配設され、グループＧ２が配設されてもよい。
配設されたグループＧは、配設されたグループＧ２と平行するように配設されてもよい。
配設されたグループＧは、配設されたグループＧ２と直交するように配設されてもよい。
Ｎ＝Ｎ２であってもよい。
Ｒ＝Ｒ２であってもよい。
テストパッドは、複数個の出力テストパッドを含み、ＲＯ個の行に配設されたＮＯ個の出力テストパッドは、グループＧＯを構成し、ＮＯとＲＯは、正の整数であり、ＮＯ＞ＲＯであってもよい。
テストパッドは、複数個の入力テストパッドを含み、Ｒｉ個の行に配設されたＮｉ個の入力テストパッドは、グループＧｉを構成し、ＮｉとＲｉは、正の整数であり、Ｎｉ＞Ｒｉであってもよい。
Ｎｉ≠ＮＯかつＲｉ＝ＲＯであってもよい。
Ｎｉ≠ＮＯかつＲｉ≠ＲＯであってもよい。
Ｎｉ＝ＮＯかつＲｉ＝ＲＯであってもよい。
【００５７】
【発明の効果】
本発明によれば、出力テストパッドは、所定数の出力テストパッドがグループをなして連続的に配設され、そのグループ内に少なくとも２個以上の出力テストパッドが形成された行を少なくとも１個以上含むことができるように配設されるから、テストパッド領域が占める面積を最小化して、ＴＡＢテープ当たり製作できるＴＣＰ数量を増加させることができる。
【００５８】
また、出力テストパッドの面積を最小化することによって、出力端子パターンの増加による出力テストパッド領域が占める面積を最小化しながら、出力テストパッド配設の自由度をも増加させることができる。
【図面の簡単な説明】
【図１】  従来の技術による通常的なテープキャリアパッケージ用ＴＡＢテープを示す平面図である。
【図２】  図１の出力テストパッド領域を拡大して示す平面図である。
【図３】  本発明の第１実施例による縮小された出力テストパッド領域を有するテープキャリアパッケージ用ＴＡＢテープを示す平面図である。
【図４】  図３の出力テストパッド領域の出力テストパッドの配設を拡大して示す平面図である。
【図５】  本発明の第２実施例による出力テストパッド領域の出力テストパッドの配設を拡大して示す平面図である。
【図６】  本発明の第３実施例による出力テストパッド領域の出力テストパッドの配設を拡大して示す平面図である。
【図７】  本発明の第４実施例による出力テストパッド領域の出力テストパッドの配設を拡大して示す平面図である。
【図８】  本発明の第５実施例による出力テストパッド領域の出力テストパッドの配設を拡大して示す平面図である。
【符号の説明】
１０、５０  ＴＡＢテープ、
２０、６０  ベースフィルム、
２４、６４  ウィンドウ、
２６、６６  スプロケット孔、
３０、７０  配線パターン、
３２、７２  入力端子パターン、
３４、７４、１７４、２７４、３７４、４７４  出力端子パターン、
３６、７６、１７６、２７６、３７６、４７６  入力テストパッド、
３８、７８、１７８、２７８、３７８、４７８  出力テストパッド、
Ｐ１、Ｐ２  パッケージ領域、
Ｃ１、Ｃ２  切断領域、
ＩＴ１、ＩＴ２  入力テストパッド領域、
ＯＴ１、ＯＴ２  出力テストパッド領域。
【図１】
0004294361.tif 000002
【図２】
0004294361.tif 000003
【図３】
0004294361.tif 000004
【図４】
0004294361.tif 000005
【図５】
0004294361.tif 000006
【図６】
0004294361.tif 000007
【図７】
0004294361.tif 000008
【図８】
0004294361.tif 000009