(57)【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた有機層と、前記有機層に電界を印加するための第３電極とを備え、
前記有機層は高分子包接錯体を含む、トランジスタ。
【請求項２】
前記高分子包接錯体は、ホスト分子に包接された導電性を有するゲスト高分子を有する、請求項１に記載のトランジスタ。
【請求項３】
前記ホスト分子は架橋構造を有する高分子を含む、請求項２に記載のトランジスタ。
【請求項４】
前記ゲスト高分子は嵩高い末端基を少なくとも１方の末端に有しており、それによって、前記ゲスト高分子が前記ホスト分子に包接された状態が安定化されている、請求項２または３に記載のトランジスタ。
【請求項５】
前記ゲスト高分子は反応性の末端基を有し、前記末端基同士が結合している、請求項２または３に記載のトランジスタ。
【請求項６】
前記ゲスト高分子はπ共役系高分子であって末端基を有し、前記末端基は前記ゲスト高分子とπ共役系を形成している、請求項２または３に記載のトランジスタ。
【請求項７】
前記ゲスト高分子は、線状高分子である、請求項２から５のいずれかに記載のトランジスタ。
【請求項８】
前記ホスト分子は筒状分子である、請求項２から７のいずれかに記載のトランジスタ。
【請求項９】
前記ホスト分子は、低分子量分子または高分子量分子のいずれかである、請求項８に記載のトランジスタ。
【請求項１０】
前記ゲスト高分子の重合度が少なくとも１０以上２００以下である、請求項２から９のいずれかに記載のトランジスタ。
【請求項１１】
電界効果型トランジスタである、請求項１から１０のいずれかに記載のトランジスタ。
【請求項１２】
前記電界効果型トランジスタは、ボトムゲート型、トップゲート型、および平面型の内のいずれかである、請求項１１に記載のトランジスタ。
【請求項１３】
ナノメータスケールの有機トランジスタである、請求項１から１２のいずれかに記載のトランジスタ。
【請求項１４】
請求項１から１３のいずれかに記載のトランジスタと、前記トランジスタに接続された画素とを備える表示装置。
【請求項１５】
基板と、前記基板上に形成された薄膜トランジスタとを有し、
前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極と前記ドレイン電極との間に設けられた高分子包接錯体を含む有機層とを備える、表示装置。
【請求項１６】
前記ゲート電極と、前記ソース電極および前記ドレイン電極との間に設けられたゲート絶縁層をさらに有し、
前記有機層は、前記ゲート絶縁層、前記ソース電極および前記ドレイン電極上に設けられている、請求項１５に記載の表示装置。
【請求項１７】
前記有機層は、前記ソース電極および前記ドレイン電極と直接接触している、請求項１６に記載の表示装置。
【請求項１８】
前記有機層と、前記ゲート電極、前記ソース電極および前記ドレイン電極のいずれとの間にも絶縁層が設けられていない、請求項１５に記載の表示装置。
【請求項１９】
前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している、請求項１８に記載の表示装置。
【請求項２０】
基板を用意する工程と、
前記基板上に薄膜トランジスタを形成する工程であって、
ゲート電極を形成する工程と、ソース電極を形成する工程と、ドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に設けられた高分子包接錯体を含む有機層を形成する工程とを含む工程と、
を包含する、薄膜トランジスタの形成方法。
【請求項２１】
前記薄膜トランジスタを形成する工程は、前記ゲート電極と、前記ソース電極および前記ドレイン電極との間にゲート絶縁層を形成する工程を更に含み、
前記有機層は、前記ゲート絶縁層、前記ソース電極および前記ドレイン電極上に形成される、請求項２０に記載の薄膜トランジスタの形成方法。
【請求項２２】
前記ゲート電極と、前記ソース電極および前記ドレイン電極との間に絶縁層が形成されない、請求項２０に記載の薄膜トランジスタの形成方法。
【請求項２３】
前記有機層が、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している、請求項２２に記載の薄膜トランジスタの形成方法。
【請求項２４】
前記有機層は前記ゲート電極を覆い、前記ソース電極および前記ドレイン電極は前記有機層上に形成されている、請求項２２に記載の薄膜トランジスタの形成方法。
【請求項２５】
前記有機層を形成する工程は、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法の内のいずれかの方法を用いて、前記高分子包接錯体の溶液を前記基板上に付与または印刷することによって、前記高分子包接錯体の膜を形成する工程を包含する、請求項２０から２４のいずれかに記載の薄膜トランジスタの形成方法。
【請求項２６】
請求項２０から２５のいずれかに記載の薄膜トランジスタの形成方法によってトランジスタを形成する工程と、
前記トランジスタが接続されるように画素を形成する工程と、
を包含する表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタおよびそれを用いた表示装置に関し、特に半導体層として導電性高分子を含む有機層を有するトランジスタおよびそれを用いた表示装置に関する。なお、本明細書において、導電性高分子とは、導体または半導体の性質を有する高分子をいう。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（ＴＦＴ）に代表されるアクティブ素子を用いたアクティブマトリクス液晶表示装置は、ＣＲＴと同等以上の高画質、ＣＲＴよりも低消費電力で省スペースといった点からノート型パソコン、デスクトップ型パソコン、ワークステーション等のモニターや液晶テレビ等としても使用されている。しかし、アクティブマトリクス液晶表示装置は、ＣＲＴと比較して、価格が高く、さらに普及していくためには、一層の低価格化が求められている。
【０００３】
また、最近では有機エレクトロルミネッセンス（有機ＥＬ、ＯＬＥＤ）の発光素子についてもアクティブ素子を用いて駆動させるアクティブマトリクス有機ＥＬの開発が盛んであり、有機ＥＬのアクティブ素子においても低価格化が求められている。
【０００４】
低価格化の手法の１つとして、簡便に作製できる有機薄膜半導体を用いた電界効果型トランジスタ（有機ＦＥＴ、有機ＴＦＴ）をアクティブ素子に適用することが考えられている。
【０００５】
現行のアモルファスシリコンやポリシリコンＴＦＴの絶縁層や半導体層を作製するプラズマ化学気相成長（ＣＶＤ）装置や、電極形成に使用するスパッタ装置は高額である。また、ＣＶＤ法による成膜温度は２３０℃〜３５０℃と高く、また、クリーニング等の保守を頻繁に行う必要があり、スルートップが低い。一方、有機ＦＥＴ等を作製する塗布装置、インクジェット装置等はＣＶＤ装置やスパッタ装置と比較して安価であり、成膜温度が低く、メンテナンスが簡単である。従って、液晶表示装置や有機ＥＬ等の表示装置に有機ＦＥＴを適用した場合は、大幅な低コスト化が期待できる。
【０００６】
一般的な有機ＴＦＴは、ガラス等の透明基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、および有機半導体膜の構成からなる。ゲート電極への印加電圧を変化させることで、ゲート絶縁層と有機半導体膜の界面の電荷量を調節し、ソース電極−有機半導体膜−ドレイン電極間を流れる電流値を変化させ、スイッチングを行う（有機ＦＥＴ）。
【０００７】
例えば、非特許文献１には、ペンタセンを用いて有機ＴＦＴを作製することが開示されている。
【０００８】
上記ペンタセンを用いた場合、蒸着法を用いなければならず、特性を向上するためには高結晶化等の課題がある。また、加工性を向上するためにペンタセン誘導体を用いて、可溶性にしたものも検討させている。ペンタセンのような低分子系有機半導体材料は、一般に、薄膜形成の過程において蒸着法を用いなければならず、製造効率が低く、また結晶化が不充分であるため高い特性が得られていない。
【０００９】
また、特許文献１は、有機半導体膜としてポリチオフェンやポリチオフェン誘導体の膜を用いて有機ＴＦＴを作製することを開示している。
【００１０】
ポリチオフェンやポリチオフェン誘導体、チオフェンオリゴマーを用いた有機半導体は、電解重合法や溶液塗布法等で、容易に薄膜を形成できるなど成形性に優れることから、応用開発が進められているが、未だ充分な特性は得られていない。
【００１１】
【特許文献１】
特開昭６３−７６３７８号公報
【特許文献２】
特開平４−１３３３５１号公報
【特許文献３】
特開平５−１１００６９号公報
【特許文献４】
特開平７−２０６５９９号公報
【非特許文献１】
Ｙｅｎ−Ｙｉ  Ｌｉｎ、Ｄａｖｉｄ  Ｊ．Ｇｕｎｄｌａｃｈ、ＳｈｅｌｂｙＦ．Ｎｅｌｓｏｎ、ａｎｄ  Ｔｈｏｍａｓ  Ｎ．Ｊａｃｋｓｏｎ、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ、Ｖｏｌ．４４、Ｎｏ．８  ｐ．１３２５（１９９７）
【非特許文献２】
「ポリアニリンと分子ナノチューブによる分子導線の構造と物性」、阿部ら、Ｐｏｌｙｍｅｒ  Ｐｒｅｐｒｉｎｔｓ、Ｊａｐａｎ、Ｖｏｌ．５０、Ｎｏ．１３、２９８０（２００１）
【非特許文献３】
「導電性高分子と分子ナノチューブからなる分子被覆導線」、下村らＰｏｌｙｍｅｒ  Ｐｒｅｐｒｉｎｔｓ、Ｊａｐａｎ、Ｖｏｌ．５０、Ｎｏ．１３、３２６５（２００１）
【００１２】
【発明が解決しようとする課題】
従来の導電性高分子は、一般に、剛直で、不溶不融性のものが多い。そこで、溶融性や溶解性の付与または向上のために側鎖を導入したポリマー誘導体やオリゴマーが用いられている（例えば、特許文献１、特許文献２、および特許文献３参照）。しかしながら、側鎖を導入すると高分子鎖の柔軟性が高くなり、使用温度範囲にガラス転移点が発現し、その結果、ミクロブラウン運動によるサーモクロミズムが生じ、π電子の共役長が短くなり、温度に対する特性の安定性が低下するという問題が発生する。
【００１３】
また、オリゴマーを用いると、信頼性が低下するなど問題が生じる。また、オリゴマーを利用した系では充分な移動度が得られておらず、重合度を上げるか、あるいは、特許文献４等に記載されている様に配向膜を用いて導電性有機化合物の配向性を高める等の対策が必要である。
【００１４】
さらに、π共役系高分子は、酸素や水分の影響を受け易く、劣化し易いという問題がある。
【００１５】
上述したように、従来の有機ＴＦＴ素子は、十分な電気特性が得られておらず、安定性に乏しく、かつ、寿命が短いという課題がある。
【００１６】
近年、異種高分子同士あるいは高分子と低分子との非共有結合性相互作用により複合した高分子コンプレックス（高分子錯体）が新規機能性材料として着目されている。例えば、導電性高分子をゲスト分子とし、絶縁性の環状分子であるシクロデキストリン（ＣＤ）またはシクロデキストリンから合成された分子ナノチューブをホスト分子とした高分子包接錯体は、分子導線として有力視されている（例えば、非特許文献２および非特許文献３）。しかしながら、高分子包接錯体からなる半導体層を用いて有機ＴＦＴを形成した例は報告されていない。
【００１７】
本発明は、上記の諸点に鑑みてなされたものであり、その目的は、導電性高分子を用いたトランジスタの特性および／または信頼性を改善すること、およびそのようなトランジスタを用いた表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明によるトランジスタは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた有機層と、前記有機層に電界を印加するための第３電極とを備え、前記有機層は高分子包接錯体を含むことを特徴とする。
【００１９】
ある実施形態において、前記高分子包接錯体は、ホスト分子に包接された導電性を有するゲスト高分子を有する。
【００２０】
ある実施形態において、前記ホスト分子は架橋構造を有する高分子を含む。
【００２１】
ある実施形態において、前記ゲスト高分子は嵩高い末端基を少なくとも１方の末端に有しており、それによって、前記ゲスト高分子が前記ホスト分子に包接された状態が安定化されている。
【００２２】
ある実施形態において、前記ゲスト高分子は反応性の末端基を有し、前記末端基同士が結合している。
【００２３】
ある実施形態において、前記ゲスト高分子はπ共役系高分子であって、前記末端基は前記ゲスト高分子とπ共役系を形成している。
【００２４】
ある実施形態において、前記ゲスト分子は、線状高分子である。
【００２５】
ある実施形態において、前記ホスト分子は筒状分子である。
【００２６】
ある実施形態において、前記ホスト分子は、低分子量分子または高分子量分子のいずれかである。
【００２７】
ある実施形態において、前記ゲスト分子の重合度が少なくとも１０以上２００以下である。
【００２８】
ある実施形態において、電界効果型トランジスタである。
【００２９】
ある実施形態において、前記電界効果型トランジスタは、ボトムゲート型、トップゲート型、および平面型の内のいずれかである。
【００３０】
ある実施形態において、ナノメータスケールの有機トランジスタである。
【００３１】
本発明の表示装置は、上記のいずれかのトランジスタと、前記トランジスタに接続された画素とを備えることを特徴とする。
【００３２】
本発明の表示装置は、基板と、前記基板上に形成された薄膜トランジスタとを有し、前記薄膜トランジスタは高分子包接錯体を含む有機層を備えることを特徴とする。
【００３３】
ある実施形態において、ゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の間に設けられたゲート絶縁層とをさらに有し、前記有機層は前記ソース電極および前記ドレイン電極上に設けられている。
【００３４】
ある実施形態において、前記有機層は、前記ソース電極および前記ドレイン電極と直接接触している。
【００３５】
ある実施形態において、ゲート電極、ソース電極およびドレイン電極をさらに有し、前記有機層と前記ゲート電極、前記ソース電極および前記ドレイン電極とのいずれの間にも絶縁層が設けられていない。
【００３６】
ある実施形態において、前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している。
【００３７】
本発明の薄膜トランジスタの形成方法は、基板を用意する工程と、前記基板上に薄膜トランジスタを形成する工程であって、高分子包接錯体を含む有機層を形成する工程を含む工程とを包含することを特徴とする。
【００３８】
ある実施形態において、ゲート電極を形成する工程、ソース電極を形成する工程、およびドレイン電極を形成する工程、および前記ゲート電極上にゲート絶縁層を形成する工程を更に含み、前記有機層は前記ソース電極および前記ドレイン電極上に形成される。
【００３９】
ある実施形態において、ゲート電極を形成する工程、ソース電極を形成する工程、およびドレイン電極を形成する工程を更に含み、前記ゲート電極、前記ソース電極および前記ドレイン電極の間に絶縁層が形成されない。
【００４０】
ある実施形態において、前記有機層が、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している。
【００４１】
ある実施形態において、前記有機層は前記ゲート電極を覆い、前記ソース電極および前記ドレイン電極は前記有機層上に形成されている。
【００４２】
ある実施形態において、前記有機層を形成する工程は、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法の内のいずれかの方法を用いて、前記高分子包接錯体の溶液を前記基板上に付与または印刷することによって、前記高分子包接錯体の膜を形成する工程を包含する。
【００４３】
本発明の表示装置の製造方法は、上記のいずれかの薄膜トランジスタの形成方法によってトランジスタを形成する工程と、前記トランジスタの接続されるように画素を形成する工程とを包含することを特徴とする。
【００４４】
ある実施形態の表示装置は、液晶表示装置や有機ＥＬ表示装置などの薄型表示装置である。
【００４５】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施形態のトランジスタを説明する。まず、トランジスタの有機層を構成する高分子包接錯体について説明する。高分子包接錯体を含む有機層は半導体層として機能することもできるし、半導体層として機能するとともにゲート絶縁層として機能することもできる。
【００４６】
一般に「高分子コンプレックス」とは、阿部康次著、高分子コンプレックス、高分子学会−編集、共立出版、ｐ．２〜ｐ．３に掲載されているように、異種高分子同士、あるいは高分子と低分子（金属錯体を含む）が特定の分子間力（静電相互作用、水素結合、電荷移動相互作用、ファンデアワールス力、疎水性相互作用、配位結合等）を介して形成された分子集合体であり、特定の組成、性質を示す集合体のことである。そして高分子コンプレックスはその形状により、種々の錯体に分類されるが、包接錯体はその代表的な例である。
【００４７】
包接錯体とは、ホスト分子が形成する空隙（以下、「内空」という。）中にゲスト分子を捕捉した錯体を意味し、それは、ホスト分子の内空の形状から、筒形およびかご型に分類される。本発明では、導電性を有するゲスト高分子として線状高分子が好適に用いられ、ホスト分子としては筒型ホスト分子が好適に用いられる。なお、他のタイプの高分子をゲスト分子として用いることも可能で、バスケットタイプの内空を有する分子をホスト分子として利用することもできる。
【００４８】
導電性ゲスト高分子としては、キャリア伝導性の線状のπ共役系高分子が好ましい。π共役系高分子のなかでも、ポリ（ｐ−フェニレン）、ポリ−ｐ（フェニレンビニレン）、ポリチオフェン、ポリ（メトキシ−（エチル−ヘキソキシ）−フェニレンビニレン）、ポリ（ジアルコキシ−フェニレンビニレン）、ポリ（ナフタレンビニレン）等が好適に用いられる。例示したこれらのπ共役系高分子は、ポリアニリンで代表される導電性高分子と異なり、プロトンの脱離や付加が起こり難いという特徴があり、その結果、電解液のｐｈやその他の外的要因によって容易に導電体から絶縁体に転移を起こすことがないという利点を有している。
【００４９】
また、π共役系高分子以外の高分子としては、ポリスチレンスルホン酸塩やポリ（Ｎ−メチル−４−ビニルピリジニウム塩）を好適に用いることができる。これらの高分子は、π共役系導電性高分子（例えばポリチオフェン）に対してドーピング剤として機能し、また溶解性を向上することができる。ポリスチレンスルホン酸塩などは電荷が過多あるいは過少であるため、π共役系高分子と電荷を授受することによって、π共役系高分子に導電性を付与あるいは増大させることができる。
【００５０】
導電性ゲスト高分子の重合度は、１０以上であることが好ましく、２０以上であることがさらに好ましい。一般に、重合度が高いほど安定性に優れ、また、導電性にも優れる。但し、重合度が２００を超えると溶解性が低下するなどするので好ましくない。他の好ましい高分子材料を用いることもできる。
【００５１】
筒型のホスト分子は、低分子であっても、高分子であってもよい。例えば、シクロデキストリン、クラウンエーテル、カリックスアレン、環状シラザン、環状ヘミアセタールエステルならびにこれらの誘導体が好適に用いられる。もちろん、これらの重合体（高分子）も好適に用いられる。この中でも、シクロデキストリンおよびその誘導体ならびにこれらが架橋された高分子が好適に用いられる。
【００５２】
線状の導電性ゲスト分子が、非共有結合的な相互作用によって、筒型のホスト分子の内空に包接されるように、ゲスト分子およびホスト分子を選択する。詳細なメカニズムは未解明な点も多く残されているが、例えば、シクロデキストリンのように、分子の外側に極性基を有し、内空が疎水性の筒型ホスト分子は、内空に種々の線状導電性高分子を自発的に包接することが実験的に確かめられている。すなわち、筒型ホスト分子と線状導電性高分子は一種の自己組織化構造を形成する。ホスト分子に包接される線状導電性高分子の分子鎖の数は典型的には１本または２本であるが、これに限られない。
【００５３】
線状導電性高分子が筒型ホスト分子の内空に包接されると、線状導電性高分子の運動が束縛される結果、コンフォメーションが限定される。その結果、線状導電性高分子の分子鎖に沿った方向のキャリア移動度が大きくなる。また、コンフォメーションが限定されるため、ミクロブラウン運動によるサーモクロミズムの発生も抑制されるので、熱に対する安定性も向上する。
【００５４】
また、筒型ホスト分子間の相互作用によって高分子包接錯体同士が互いに実質的に平行または平行に配列し、その内空に包接された線状導電性高分子はその分子鎖に沿って実質的に平行または平行に配列されることになる。従って、高分子包接錯体で形成された半導体層の線状導電性高分子の分子鎖に沿った方向のキャリア移動度がさらに向上する。
【００５５】
さらに、筒型ホスト分子は一般に絶縁性を有しているので、線状導電性高分子間（分子鎖に垂直方向に隣接する分子間）のホッピング伝導が抑制され、線状高分子の分子鎖に沿った方向のキャリア移動度が向上する。一般に従来の導電性高分子のキャリア移動度がａ−Ｓｉやｐ−Ｓｉに比べて低いのは、導電性高分子のホッピングサイトによるホッピング伝導が起こるためである。導電性高分子と筒型ホスト分子とで高分子包接錯体を形成させることにより、分子鎖に直交する方向のホッピング伝導を抑制することによって、分子鎖に沿った方向のキャリア移動度が向上するとともに、導電性は顕著な異方性を呈するようになる。すなわち、キャリアの利用効率が向上する。なお、高分子包接錯体の配向方向は、例えば配向処理を施した基板の表面を利用することによって制御することができる。配向処理としては、例えば、ポリイミドあるいはポリフェニレンビニレンにラビング処理を施せばよい。なお、他の公知の配向処理を行ってもよい。
【００５６】
筒型ホスト分子は、低分子であってもよいし、高分子であってもよい。高分子量の筒型ホスト分子を用いることによって、キャリア移動度や安定性を向上することができる。例えば、低分子量の筒型ホスト分子の内空に線状導電性高分子を包接させてから、低分子量の筒型ホスト分子を重合することによって高分子量の筒型ホスト分子の内空に線状導電性高分子が包接された高分子包接錯体が得られる。
【００５７】
分子の外側の極性基を有する筒型ホスト分子や分子の外側に極性基を導入することによって極性溶媒に対する溶解性を改善することができる。すなわち、線状導電性高分子をそのまま用いると溶媒に溶解できないものであっても、筒型ホスト分子と高分子包接錯体を形成させることによって、溶媒に対する溶解性を向上することができる。筒型ホスト分子の外側の極性は化学的に修飾することによって調節することができる。また、線状導電性高分子と筒型ホスト分子の内空との親和性もそれぞれを化学的に修飾することによって調節することができる。但し、線状導電性高分子としてπ共役系高分子を用いる場合、高分子鎖は本質的に疎水性であるので、π共役系高分子を化学修飾することなく疎水性の内空を有するホスト分子を用いることが好ましい。π共役系高分子を化学修飾すると分子鎖が大きくなり、筒型ホスト分子の内空に包接され難くなったり、高分子包接錯体に対する機能性部分の体積割合が小さくなる。
【００５８】
また、線状導電性高分子を筒型ホスト分子の内空に包接させることによって、線状導電性高分子を外界から保護することができる。すなわち、疎水性の内空に包接された導電性高分子は、空気中の水分や酸素から保護されるので、酸化などによる劣化が抑制され、寿命が著しく長くなる。
【００５９】
線状導電性高分子の末端に嵩高い末端基を導入することが好ましい。線状導電性高分子が筒型ホスト分子の内空に包接される反応は、一種の平衡反応であり、ホスト分子の内空に一旦包接された線状導電性高分子が内空から離脱することがある。線状導電性高分子の末端に嵩高い末端基を導入することによってこの離脱を防止し、高分子包接錯体を安定化することができる。末端基は、線状高分子の両方の末端に導入することが好ましいが、一方の末端であっても十分な効果を得ることができる。
【００６０】
ここでいう「嵩高い」末端基とは、線状導電性高分子がホスト分子の内空から離脱するのを抑制・防止する効果が得られる程度の大きさを有する末端基を指し、内空の大きさや線状導電性高分子の構造にも依存する。例えば、ホスト分子としてシクロデキストリンを用いる場合、最も内空サイズの小さいα−シクロデキストリンの場合、ベンゼン環を１つ有する末端基であれば、キャップとして機能する。また、最も内空サイズの大きいγ−シクロデキストリンの場合には、ベンゼン環を３つ以上有する末端基であればキャップとして機能する。
【００６１】
嵩高い末端基としては、例えば不飽和結合を有する化合物として、ペリレン誘導体＞ペリレン＞ピレン誘導体＞ピレン＞フェナントレン誘導体、アントラセン誘導体＞フェナントレン、アントラセン＞ナフタレン誘導体＞ナフタレンを挙げることができる（＞は体積の大小関係を示す）。また、飽和化合物としては、シクロオクタデカン＞シクロテトラデカン＞シクロドデカン＞シクロデカン、アダマンタンを挙げることができる。
【００６２】
また、末端基は反応性を有し、互いに結合するものが好ましい。特に、線状高分子としてπ共役系高分子を用いる場合には、不飽和結合を有する化合物を末端基として導入し、末端基同士を結合させることによって、π共役長が長くなるとともに、導電性高分子の末端の数が減少することによってホッピング伝導のサイトがさらに減少するので、導電性高分子の分子鎖方向に沿ったキャリア移動度をさらに向上させることができる。また、不飽和結合を有する末端基を導入すると、末端基同士を結合させる反応として光反応を利用できるという利点もある。なお、末端に導入した反応性基を互いに結合させ、線状導電性高分子を高分子量化することによって得られる効果は、嵩高い末端基に限られない。
【００６３】
以下に例示する実施形態のトランジスタにおいては、シクロデキストリン系化合物（誘導体および架橋体を含む）をホスト分子として用い、導電性のゲスト高分子としてπ共役系高分子を用いる。
【００６４】
まず、有機半導体層に好適に用いられる高分子包接錯体について説明する。
【００６５】
代表的なシクロデキストリンは、下記の（化１）で示されるように、グルコースの環状オリゴマーである。シクロデキストリンは、グルコースの数（４〜１０個）によって内空の大きさを選択できる。また、シクロデキストリンは、純度の高い化合物を大量に入手することが容易であり、様々な化学的修飾が容易であるという利点も有している。
【００６６】
【化１】
0004360801.tif 000002
【００６７】
シクロデキストリンは、内空のサイズにより、α−シクロデキストリン、β−シクロデキストリン、γ−シクロデキストリンに分けられ、α−シクロデキストリンの内空が最も小さく、γ−シクロデキストリンの内空が最も大きい。これらのサイズの異なるシクロデキストリンは目的、用途に合わせて使い分ければよい。
【００６８】
シクロデキストリンは、分子の外側にヒドロキシル基等の極性が高い官能基を有するので、内空は極性が低く疎水性の高い状態になっている。そのため、π共役系高分子などの疎水性の高い化合物を内空に容易に取り込み、包接錯体を形成し易い。
【００６９】
また、高分子包接錯体は、シクロデキストリン分子の外側の極性基の作用によって、極性溶媒に溶解し易い。また、シクロデキストリンの内空に取り込まれたゲスト分子は、運動が束縛されコンフォメーションが限定されるので、上述したように、キャリア移動度や安定性が向上する。また、導電性高分子間のホッピング伝導が抑制されることによってキャリア移動度が上昇する。  シクロデキストリンは、図１（ａ）および（ｂ）に模式的に示すように、π共役系導電性高分子を包接する。図１（ａ）および（ｂ）では、シクロデキストリンを筒として示している。
【００７０】
図１（ａ）に示した高分子包接錯体は、１本の線状導電性高分子が複数のシクロデキストリンの内空を貫通した構造を有している。図１（ａ）の高分子包接錯体は、複数の低分子シクロデキストリンを有しているが、図１（ｂ）に示したように、隣接するシクロデキストリンが互いに架橋した高分子シクロデキストリン（シクロデキストリン架橋体）を有する高分子包接錯体としてもよい。このような架橋構造を有するシクロデキストリンは、例えば、特開平１０−１９５１０８号公報に開示されている方法で合成することができる。高分子包接錯体を形成することによるキャリア移動度の上昇および安定性の向上効果は、架橋構造を有するシクロデキストリンを用いた場合の方が大きい。もちろん、低分子シクロデキストリンと架橋シクロデキストリンとを組み合わせて用いてもよい。
【００７１】
シクロデキストリンの内空の大きさは、グルコースの数によって異なるので、図２（ａ）および（ｂ）に示すように、線状導電性高分子の２本の分子鎖がシクロデキストリンの内空を貫通する構造を有する高分子包接錯体を形成することもできる。シクロデキストリンに包接される導電性高分子は典型的には同種であるが、異種の高分子であってもよい。
【００７２】
また、図３に示すように、導電性線状高分子の末端に光反応性官能基（ここではアントラセン）を導入し、線状高分子の末端同士を光反応等により結合させることにより、よりホッピングサイトの数を少なくすることができる。従って末端基の導入により、より高いキャリア移動度が得られる。光反応性官能基としては、光二量化反応性を示すアントラセンやナフタレン等が好適に用いられる。
【００７３】
また、ここでは嵩高い末端基を導入しているので、導電性線状高分子がシクロデキストリンの内空から離脱するのを防止することもできる。末端基の大きさは、シクロデキストリンの内空の大きさに応じて適宜選択され得る。
【００７４】
キャリア伝導性の線状のπ共役系高分子材料としては、ポリ−ｐ−フェニレンビニレンを例示したが、これ以外に、ポリ（ｐ−フェニレン）、ポリチオフェン、ポリ（メトキシ−（エチル−ヘキソキシ）−フェニレンビニレン）、ポリ（ジアルコキシ−フェニレンビニレン）、ポリ（ナフタレンビニレン）等が好適に用いられ、その重合度は１０以上が好ましく、２０以上がさらに好ましい。
【００７５】
上述した高分子包接錯体を用いて半導体層として機能する有機層を形成する方法には、公知の成膜方法を広く適用することができる。高分子包接錯体は、導電性高分子そのものに比べて溶媒に対する溶解性に優れるので、種々の溶媒を用いて溶液を調製することができる。この溶液をスピンコーティング法、ディップコーティング法、キャスティング法、印刷法およびインクジェット法等の方法により基板上に塗布または印刷し、乾燥後、必要に応じて加熱処理することにより、高分子包接錯体の膜を形成することができる。また、半導体層を支持体上に形成し、支持体から基板に転写してもよい。
【００７６】
次に、高分子包接錯体からなる有機層を備えるトランジスタの構成を説明する。以下では、アクティブ駆動型の表示装置のアクティブ素子として好適に用いられる電界効果型トランジスタ（以下、ＦＥＴという。）を例示する。本発明はＦＥＴに限られず、ボトムゲート型、トップゲート型や平面型（ゲート電極、ソース電極およびドレイン電極が共通の面内に隣接して配置された非積層型）を含む他のＦＥＴやトランジスタにも適用される。
【００７７】
本発明によるＦＥＴ１０の模式な断面図を図４に示す。ＦＥＴ１０は、ボトムゲート型のトランジスタであり、絶縁性基板１上に形成されたゲート電極２と、ゲート電極２を覆うように形成されたゲート絶縁層３と、ゲート絶縁層３上に形成されたソース電極４およびドレイン電極５と、ソース電極４とドレイン電極５との間に設けられた半導体層（有機層）６をと有している。また、半導体層６は、ソース電極４およびドレイン電極５のそれぞれの一部を覆うように形成されている。
【００７８】
ＦＥＴ１０は、例えば、以下のようにして製造される。
【００７９】
まず、絶縁性基板１上にゲート電極２を形成する。ゲート電極２の材料としては、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやこれらの合金、ポリシリコン、非晶質シリコン、錫酸化物、酸化インジウム、インジウム錫酸化物（ＩＴＯ；Ｉｎｄｉｕｍｕ  Ｔｉｎ  Ｏｘｉｄｅ）等の無機材料や、ドープされた導電性高分子（例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸ナトリウムとの混合物等）等の有機材料が挙げられる。また、２層以上の膜を積層しても良い。蒸着法やスパッタリング法、塗布法または印刷法など材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、フォトリソグラフィー工程およびエッチング工程によって、この導電性膜をゲート電極２の所定の形状に加工する。
【００８０】
次に、ゲート電極２を覆うように、ゲート絶縁層３を形成する。ゲート絶縁層３の材料としては、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、等の無機材料や、ポリクロロピレンポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、ポリメチルメタクリレート、ポリカーボネート、ポリイミド、ポリサルフォン、ポリオルガノシロキサンなどの高分子材料が挙げられる。また、２層以上の膜を積層しても良い。ゲート絶縁層３も公知の成膜方法で堆積され、必要に応じてパターニングされる。
【００８１】
ゲート絶縁層３上にソース電極４およびドレイン電極５を形成する。ソース電極４およびドレイン電極５の材料としては、ゲート電極２と同様の材料を用いて、同様の方法で形成され得る。もちろん、ゲート電極２の材料とソース電極４およびドレイン電極５の材料とは異なっても良いし、同じでも良い。２層以上の膜を積層しても良い。
【００８２】
次いで、高分子包接錯体を含む有機半導体層を形成する。例えば、高分子包接錯体を含む半導体層は、上述したように、高分子包接錯体の溶液を調製し、この溶液を用いて種々の塗布方法および印刷法で形成することができる。乾燥後、必要に応じて加熱処理することにより、高分子包接錯体の膜を形成することができる。
【００８３】
以上の工程により、本発明によるＦＥＴ１０を製造することができる。本発明によるＦＥＴの構造は、上記の例に限られず、トップゲート型であってもよく、さらに、ドレイン電極／ゲート電極／ソース電極が同じ層に並んで配置された平面型などの非積層型構造でも構わない。
【００８４】
本発明による有機ＦＥＴが有する半導体層は、上述したように、高分子包接錯体を有するので、高いキャリア移動度を有する。さらに、空気中の酸素や水分の影響を受け難いので安定性が高く、高信頼性、高耐久性を有する。また、高分子包接錯体は、互いに平行に配向するので導電異方性の半導体層となる。半導体層を形成する過程で、下地層に配向処理を行い、高分子包接錯体をゲート長方向に平行に配向させると、半導体層のキャリア移動度を実質的に向上させることができる。
【００８５】
また、この半導体層は、単に高分子包接錯体を含む溶液を塗布または印刷するだけで形成することができるとともに、半導体膜の形成に高い温度を必要としないので、プラスチック基板上にも容易に形成できる。
【００８６】
また、高分子包接錯体の導電性高分子の種類や不純物のドープ量を多くすることによって、電極として利用可能なレベルの導電性を有する膜を形成することもできるので、ゲート電極２、ソース電極４およびドレイン電極５を全て、高分子包接錯体を含む膜で形成することもできる。
【００８７】
なお、電極材料として用いられる従来の導電性高分子としては、例えば、ポリスチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖やポリイミド鎖等の主鎖に、フタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、キナクリドン系誘導体、多環キノン系誘導体、シアニン系誘導体、フラーレン誘導体、インドール、カルバゾール等の含窒素環式化合物誘導体、ヒドラゾン誘導体、トリフェニルアミン誘導体、多環芳香族化合物誘導体等の側鎖が導入されたものが挙げられる。さらに、共役系高分子鎖である、ポリ（ｐ−フェニレン）等の芳香族系共役系高分子、ポリアセチレン等の脂肪族系共役系高分子、ポリピロールやポリチオフェン等の複素環式共役系高分子、ポリアニリン類やポリフェニレンサルファイド等の含ヘテロ原子共役系高分子、ポリ（フェニレンビニレン）やポリ（アリーレンビニレン）や、ポリ（チエニレンビニレン）等の上記共役系高分子の構成単位が交互に結合した構造を有する複合型共役系高分子等の炭素型共役系高分子や、ポリシラン類や、ジシラニレンポリマー類、ジシラニレンー炭素系共役性ポリマー構造などが挙げられる。
【００８８】
本発明によるＦＥＴは、液晶表示装置や有機ＥＬ表示装置や、トランジスタを含む他の表示装置に好適に用いられる。例えば、表示装置を作製する際には、ＦＥＴ１０のドレイン電極５に接続された画素電極を形成する必要がある。画素電極は、透過型液晶表示装置の場合、錫酸化物、酸化インジウム、ＩＴＯ等の透明導電膜を用いて形成される。反射型液晶表示装置の場合、ＡｌやＡｇ等の金属膜を用いて形成される。また、有機ＥＬ表示装置を作製する際には、Ｍｇ、Ｃａ、Ａｌ、Ａｕ等の金属膜を用いる。画素電極にドレイン電極やソース電極と同じ材料を用いると、画素電極をドレイン電極やソース電極と同じ工程で形成することができる。また、異なる材料を用いる場合は、ドレイン電極やソース電極を形成する前あるいは後に画素電極を形成する。
【００８９】
本発明によるＦＥＴを用いることによって、液晶表示装置や有機ＥＬ表示装置などのアクティブ駆動型の表示装置を安価に製造することができる。もちろん、本発明によるトランジスタは、他の種々の電子機器に用いることができる。
【００９０】
以下、本発明によるトランジスタの半導体層に好適に用いられる高分子包接錯体の合成例を示す。
【００９１】
シクロデキストリンを用いて導電性線状高分子を包接するためには、慣用的な方法を利用することができる。シクロデキストリンを所定の溶媒に溶解させて攪拌し、そこに導電性線状高分子を添加するだけで、包接錯体を形成することができる。攪拌は、好ましくは室温〜７０℃、より好ましくは２０℃〜４０℃において行う。種々のシクロデキストリン系化合物が市販されており、架橋シクロデキストリンは、例えば上述の特開１０−１９５１０８号公報に記載されている方法に従って合成することができる。
【００９２】
次に、図５を参照しながら、導電性線状高分子の末端に光反応性官能基を導入した高分子包接錯体の合成方法を説明する。ここでは、導電性高分子として、ポリチオフェンを用いて説明する。
【００９３】
まず、（化２）で示されるポリチオフェンをビルスマイヤー反応によりホルミル化（またはアルデヒド化）させると（化３）の化合物が得られる。（化３）をトーレンス試薬（銀アンモニウムイオン）を用いて酸化させると、（化４）で示される、末端がカルボキシル基で修飾されたポリチオフェンが得られる。
【００９４】
さらに（化４）のカルボキシル基を塩化チオニル等の試薬を用いて、（化５）で示される酸塩化物が得られる。（化５）で示されるポリチオフェンの酸塩化物をシクロデキストリンで包接した後、アントラセンメタノールと反応させることにより、（化６）で示される末端にアントラセンを導入したポリチオフェンが得られる。
【００９５】
（化６）で示される高分子包接錯体に特定波長の光を照射することにより、アントラセンの光二量化反応が起こり、より共役長の長い筒型状の高分子包接錯体が得られる（図３参照）。
【００９６】
本合成例は、導電性高分子としてポリチオフェンを用いたが、他の導電性高分子（ポリフェニレン系、ポリフェニレンビニレン系、ポリフルオレン系等）についても同様の合成経路を用いて末端を修飾することができる。
【００９７】
図４に示した逆スタガー構造の有機薄膜トランジスタ１０を作製する。ゲート電極２はＴａを、ソース電極４およびドレイン電極５はアルミニウムを用いて形成する。有機半導体層６は、ポリチオフェンをシクロデキストリン化合物で包接した種々の高分子包接錯体を用いる。
【００９８】
トランジスタ１０は、例えば、以下の手順で好適に作製される。
【００９９】
（１）マスクを用いた蒸着法でＴａを基板１上に堆積することによって、ゲート電極２を形成する。
【０１００】
（２）ゲート電極２の表面を酸化することによって、ゲート絶縁層３を形成する。
【０１０１】
（３）マスクを用いた蒸着法でアルミニウムを堆積することによって、ソース電極４およびドレイン電極５を形成する。このとき、チャネル長が例えば約１２μｍとなるように、ソース電極４とドレイン電極５との間隔を設定した。
【０１０２】
（４）高分子包接錯体を含む溶液をインクジェット法により所定の位置に付与し、乾燥することによって、有機半導体層６を形成する。有機半導体層６は単分子層以上であればよく、１００ｎｍ以上１０００ｎｍ以下の範囲にあることが好ましい。
【０１０３】
高分子包接錯体として、ポリチオフェン（化２）をシクロデキストリン（化１：ｎ＝７）で包接した高分子包接錯体を用いると、有機薄膜ＦＥＴ１０のキャリア移動度として、０．３ｃｍ2Ｖ-1ｓ-1を得ることができる。キャリア移動度は、例えばタイムオブフライト法によって測定され得る。また、電流―電圧特性としては、およそ７桁のオン／オフ電流比を得ることができる。キャリア移動度、オン／オフ電流比の両結果は共に現行のａ−Ｓｉの性能に匹敵するものである。また、この有機薄膜ＦＥＴ１０の寿命は、ポリチオフェン（化２）だけを用いて半導体層を形成した場合の５倍以上（例えば１万時間を越える）を有し得る。なお、ポリチオフェン（化２）だけを用いて半導体層を形成した場合のキャリア移動度は８．５ｘ１０-5ｃｍ2Ｖ-1ｓ-1であり、またオン／オフ電流比はおよそ３桁程度である。
【０１０４】
上記の高分子包接錯体のシクロデキストリンに代えて、架橋シクロデキストリン（図１（ｂ）参照）を用いることによって、キャリア移動度をさらに向上（例えば０．８ｃｍ2Ｖ-1ｓ-1程度）させることができる。
【０１０５】
上記の高分子包接錯体のポリチオフェンの末端をアントラセンでキャップすることによって、キャリア移動度をさらに向上（例えば１．３ｃｍ2Ｖ-1ｓ-1程度）させることができる。さらに、このアントラセンを光二量化することによって、キャリア移動度をさらに向上（例えば８．５ｃｍ2Ｖ-1ｓ-1程度）させることができる。
【０１０６】
次に、本発明によるトランジスタを用いた液晶表示装置１００の模式的な断面図を図６に示す。この液晶表示装置１００は典型的なＴＮモードのＴＦＴ型液晶表示装置であり、ＴＦＴとして高分子包接錯体から形成された半導体層を有するＦＥＴ１０を用いた点以外は公知の構成を有しており、公知の方法で製造できる。
【０１０７】
ガラス基板１１上に、ゲート電極１２、ゲート絶縁層１３、ソース電極１４、ドレイン電極１５および有機半導体層１６を有するＦＥＴ１０が形成されている。ＦＥＴ１０のドレイン電極１５には、ＩＴＯから形成された画素電極１７が接続されている。対向基板のガラス基板１１には、ＩＴＯから形成された対向電極１９が設けられている。一対の基板１１の液晶層２０側の表面は、配向膜１８を全面に設けられている。液晶層２０の液晶分子は、配向膜１８によってＴＮ配向されている。液晶材料として正の誘電率異方性を持つネマティック液晶を用い、プレチルト角が約２°のポリイミド配向膜を用いる。
【０１０８】
この液晶表示装置１００は４Ｖで駆動することができる。本発明によるトランジスタは従来のａ−ＳｉＴＦＴに比べ高いキャリア移動度を有し、さらにオン／オフ電流比が大きいことから、より小型化することができる。従って開口率を従来のａ−ＳｉＴＦＴを用いた場合の６５％を８５％まで向上することができる。その結果、冷陰管バックライトを用いたときの輝度は、従来の３００Ｃｄから５００Ｃｄに向上することができる。さらに、オン／オフ電流比がａ−ＳｉＴＦＴより高いため、正面コントラスト比を従来の３００：１から５００：１に向上することができる。さらに、正面コントラスト比が向上することによって、視野角特性も改善され得る。コントラスト比が１０：１以上となる視野角は上下、左右共８０°以上となり得る。
【０１０９】
このように、本発明のＦＥＴを用いることによって、液晶表示装置を高性能化することができる。また、ＦＥＴの製造プロセスを簡略化することができるので、液晶表示装置を安価に製造することができる。本発明によるＦＥＴは、例示した液晶表示装置に限られず、種々のタイプの液晶表示装置に用いることができる。
【０１１０】
次に、本発明によるトランジスタを用いた有機ＥＬ表示装置２００の模式的な断面図を図７に示す。この有機ＥＬ表示装置２００は典型的なＴＦＴ型有機ＥＬ表示装置であり、ＴＦＴとして高分子包接錯体から形成された半導体層を有するＦＥＴ１０を用いた点以外は公知の構成を有しており、公知の方法で製造できる。上述したように、ＴＦＴ１０は、ゲート電極１０２、ゲート絶縁層１０３、ソース電極１０４、ドレイン電極１０５および有機半導体層１０６を有している。
【０１１１】
有機ＥＬ表示装置２００は、透明電極（ＩＴＯ）１０７が被覆された透明基板１０１上に有機薄膜からなる電界発光層１１１および正孔輸送層１１２が積層され、その上にマトリックス状に分離された画素電極１１３が形成されており、各画素電極１１３上には、ドレイン電極１０５を介してＦＥＴ１０が配置されている。
【０１１２】
この有機ＥＬ表示装置２００は、発光面をＦＥＴ１０の大きさに依存せずに配置することができるのでの発光面の開口率が高い。また、層間絶縁層１１４は平坦化層として機能するので、フルカラー表示装置を構成する場合、各画素のＦＥＴ１０は平坦な層の上に構成することができる。
【０１１３】
有機ＥＬ表示装置２００は、例えば、ソース電圧５Ｖ、ゲート電圧５Ｖで駆動することができ、従来の２０００Ｃｄ／ｍ2〜３０００Ｃｄ／ｍ2の発光輝度を７０００Ｃｄ／ｍ2まで向上することができる。また、動画表示も可能である。
【０１１４】
さらに、電界発光層１１１として、赤色発光層、緑色発光層、青色発光層をストライプ状に並べて形成することによってカラー表示装置を構成することができる。このカラー表示装置で例えばソース電圧５Ｖ、ゲート電圧５Ｖで、動画表示すると、従来の１０００〜１５００Ｃｄ／ｍ2の発光輝度を３０００Ｃｄ／ｍ2まで向上することができる。さらに、オン／オフ電流比がａ−ＳｉＴＦＴより高いため、正面コントラスト比を従来の３００：１から５５０：１に向上することができる。
【０１１５】
このように、本発明のＦＥＴを用いることによって、有機ＥＬ表示装置を高性能化することができる。また、ＦＥＴの製造プロセスを簡略化することができるので、有機ＥＬ表示装置を安価に製造することができる。本発明によるＦＥＴは、例示した有機ＥＬ表示装置に限られず、種々のタイプの有機ＥＬ表示装置に用いることができる。
【０１１６】
なお、逆スタガー型のＦＥＴ１０を用いた例を説明したが、プレーナ型のＦＥＴを用いることもできる。
【０１１７】
上述した種々の構造を有する実施形態の表示装置に限られず、高分子包接錯体を含む有機層を備えた他の構成のトランジスタを例えば表示装置に用いることができる。
【０１１８】
図８Ａは、本発明の他の実施形態によるボトムゲート型のＦＥＴ３００の断面構造を模式的に示す図である。もちろん、これに限られず、トップゲート型を含む他のトランジスタに適用することができる。
【０１１９】
図８Ａに示したように、ＦＥＴ３００は、絶縁性基板３０１上にゲート電極３０２を有している。従来のＦＥＴや上述の実施形態のＦＥＴと異なり、ＦＥＴ３００は、ゲート電極３０２を覆うゲート絶縁層を有していない。その代わりに、高分子包接錯体を含む有機層３０６がゲート電極３０２を覆うように形成されている。ソース電極３０４およびドレイン電極３０５は、有機層３０６上に形成されている。有機層３０６は、半導体層とゲート絶縁層との機能を有している。有機層３０６は、高分子包接錯体の単分子層でも良いし、単分子であってもよい。
【０１２０】
ＦＥＴ３００は、例えば、以下の様にして製造することができる。
【０１２１】
まず、ゲート電極３０２を絶縁性基板３０１上に形成する。ゲート電極３０２の好ましい材料として、ゲート電極２の材料としては、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやこれらの合金、ポリシリコン、非晶質シリコン、錫酸化物、酸化インジウム、インジウム錫酸化物（ＩＴＯ；Ｉｎｄｉｕｍｕ  Ｔｉｎ  Ｏｘｉｄｅ）等の無機材料や、ドープされた導電性高分子（例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸ナトリウムとの混合物等）等の有機材料が挙げられる。また、２層以上の膜を積層しても良い。蒸着法やスパッタリング法、塗布法または印刷法など材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、フォトリソグラフィー工程およびエッチング工程によって、この導電性膜をゲート電極２の所定の形状に加工する。
【０１２２】
次に、ゲート電極３０２を覆うように、有機層３０６を形成する。例えば、高分子包接錯体を含む有機層は、上述したように、高分子包接錯体の溶液を調製し、この溶液を用いて種々の塗布方法および印刷法で形成することができる。乾燥後、必要に応じて加熱処理することにより、高分子包接錯体の膜を形成することができる。
【０１２３】
上記高分子包接錯体の溶液の調製に際しては、図８Ｂに示すように、ホスト分子（例えば、ＣＤ）を過剰にゲスト分子と混合することが好ましい。絶縁性を有するホスト分子を過剰に含む上記溶液を用いることによって、ゲスト分子をより完全に覆うことができる。さらに、上記溶液に過剰に含まれたホスト分子は、ゲート絶縁層として機能することができる層を形成することもできる。従って、半導体層およびゲート絶縁層として機能する有機層を形成する場合には、ホスト分子を過剰に含む溶液を用いることが好ましい。
【０１２４】
次に、有機層３０６上にソース電極３０４およびドレイン電極３０５を形成する。ソース電極３０４およびドレイン電極３０５の材料としては、ゲート電極３０２と同様の材料を用いて、同様の方法で形成され得る。もちろん、ゲート電極３０２の材料とソース電極３０４およびドレイン電極３０５の材料とは異なっても良いし、同じでも良い。２層以上の膜を積層しても良い。
【０１２５】
図８Ａに示した構造および配置は、本願明細書に開示した表示装置や他の適当な表示装置に用いられる他のトランジスタに適用することができる。
【０１２６】
高分子包接錯体を含む有機層、ゲート電極、ソース電極およびドレイン電極の他の構成も可能である。
【０１２７】
図９Ａは、本発明の実施形態によるＦＥＴ４００の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【０１２８】
図９Ａにおいて、高分子包接錯体を含む有機層４０６、ゲート電極４０２、ソース電極４０４、ドレイン電極４０５の配置およびこれを形成するプロセスは、例えば、図８Ａに示したのと同様であることが好ましい。但し、高分子包接錯体を含む有機層４０６の絶縁性の包接化合物が部分的に除去されており、導電性高分子がその上に直接形成されたソース電極４０４およびドレイン電極４０５と電気的に接触している点において、図８Ａに示した構成と異なっている。
【０１２９】
この有機層４０６の形成方法の例を図９Ｂを参照しながら説明する。ここでは、導電性高分子として、ポリチオフェンを用いて説明する。
【０１３０】
まず、（化７）で示されるポリチオフェンをビルスマイヤー反応によりジホルミル化（またはジアルデヒド化）させると（化８）の化合物が得られる。（化３８）をトーレンス試薬（銀アンモニウムイオン）を用いて酸化させると、末端がカルボキシル基で修飾されたポリチオフェンが得られる。さらに、このカルボキシル基を塩化チオニル等の試薬を用いて、（化９）で示される酸塩化物が得られる。
【０１３１】
次に、（化９）で示されるポリチオフェンの酸塩化物をシクロデキストリンで包接することによって、（化１０）で示される抱接錯体が得られる。この包接錯体（化１０）をアントラセンメタノールと反応させることにより、（化１１）で示される末端にアントラセンを導入したポリチオフェンが得られる。
【０１３２】
（化１１）で示される高分子包接錯体と（化１２）で示される末端にアントラセンを有するポリチオフェンとの混合物に特定波長の光を照射すると、アントラセンの光二量化反応が起こる。その結果、図９Ｂにおいて（化１３）で示す、共役鎖の両端末が露出された筒状の高分子包接錯体が得られる。
【０１３３】
図１０は、本発明の実施形態によるＦＥＴ５００の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【０１３４】
図１０に示した構成は、高分子包接錯体を含む有機層５０６の導電性高分子と電気的な接続を形成するソース電極５０４およびドレイン電極５０５の配置が、図８Ａに示した構成と異なっている。ゲート電極５０２、ソース電極５０４およびドレイン電極５０５は、金属結晶から形成されている。ソース電極５０４およびドレイン電極５０５は、有機層５０６の両端部において、高分子包接錯体のゲスト分子である導電性高分子と電気的に接続されている。ゲート電極５０２と導電性高分子とは絶縁性ホスト分子（ＣＤ）によって絶縁されている。高分子包接錯体としては、図９Ｂに化学式１３で示した両端において導電性高分子が絶縁性のホスト分子（ＣＤ）から露出されたものを用いることが好ましい。
【０１３５】
図１０に示したトップゲート型の構成は、例えば、基板（不図示）にソース電極５０４およびドレイン電極５０５を公知の成膜プロセスおよびパターニングプロセスによって形成し、図８Ａを参照しながら説明したのと同様の方法で高分子包接錯体を含む有機層５０６を形成した後、有機層５０６上に、例えばインクジェット法を用いてゲート電極５０２を形成することによって、作製することができる。勿論、トップゲート型に限られず、高分子包接錯体を含む有機層５０６、ゲート電極５０２、ソース電極５０４、ドレイン電極５０５の配置およびこれを形成するプロセスは、例えば、図８Ａに示したのと同様であってもよい。
【０１３６】
図１１は、本発明の実施形態によるＦＥＴ６００の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【０１３７】
図１１に示した構成は、高分子包接錯体を含む有機層６０６の導電性高分子と電気的な接続を形成するソース電極６０４およびドレイン電極６０５の配置が、図８Ａに示した構成と異なっている。また、ゲート電極６０２、ソース電極６０４およびドレイン電極６０５は、従来の導電性高分子（π共役系高分子とドーパント高分子との混合物）から形成されている。ソース電極６０４およびドレイン電極６０５は、有機層６０６の両端部において、高分子包接錯体のゲスト分子である導電性高分子と電気的に接続されている。ゲート電極６０２と導電性高分子とは絶縁性ホスト分子（ＣＤ）によって絶縁されている。高分子包接錯体としては、図９Ｂに化学式１３で示した両端において導電性高分子が絶縁性のホスト分子（ＣＤ）から露出されたものを用いることが好ましい。
【０１３８】
図１１に示したトップゲート型の構成は、例えば、基板（不図示）にソース電極６０４およびドレイン電極６０５を公知の成膜プロセスおよびパターニングプロセスによって形成し、図８Ａを参照しながら説明したのと同様の方法で高分子包接錯体を含む有機層６０６を形成した後、有機層６０６上に、例えばインクジェット法を用いてゲート電極６０２を形成することによって、作製することができる。勿論、トップゲート型に限られず、高分子包接錯体を含む有機層５０６、ゲート電極５０２、ソース電極５０４、ドレイン電極５０５の配置およびこれを形成するプロセスは、例えば、図８Ａに示したのと同様であってもよい。
【０１３９】
図８Ａ、図９Ａ、図１０および図１１に示した好ましい実施形態の構成によって、以下に説明する利点を得ることができる。上記の説明から明らかなように、図８Ａ、図９Ａ、図１０および図１１に示した実施形態のトランジスタは、ゲート絶縁層を有していない。これは、高分子包接錯体を含む有機層は、導電性高分子を抱接する絶縁性の包接化合物を有しており、有機層をゲート電極を覆うように、且つ、ソース電極とドレイン電極との間に形成できることによる。その結果、製造工程は簡略化され、且つ、トランジスタのコストを低減することができる。
【０１４０】
さらに、図８Ａ、図９Ａ、図１０および図１１に示した好ましい実施形態のトランジスタにおいては、従来のトランジスタのように、ゲート絶縁層と半導体層との厚さの比や表面状態を制御する必要が無く、その結果、電流−電圧特性およびオン−オフ比を有している。例えば、図９Ｂに示したように、ポリフェニレンビニレンを架橋していないＣＤ分子で抱接した高分子包接錯体を用いると、１０4オーダのオン−オフ比が得られる。さらに、架橋したＣＤ分子で抱接した高分子包接錯体を用いると、オン−オフ比は１０6オーダまで向上する。
【０１４１】
さらに、図８Ａ、図９Ａ、図１０および図１１に示した好ましい実施形態のトランジスタは、ナノメータスケールの大きさを有し得るので、従来のトランジスタに比べて非常に優れた特性を有するのナノメータスケールが得られる。例えば、図８Ａ、図９Ａ、図１０および図１１に示した好ましい実施形態のトランジスタの有機層は、好ましくは、０．５ｎｍ以上１０ｎｍ以下の厚さを有し、長さ（チャネ長に相当）は１ｎｍ以上２０ｎｍ以下である。
【０１４２】
図８Ａ、図９Ａ、図１０および図１１に示した好ましい実施形態のトランジスタの構成は、他のトランジスタに適用することが可能で、そのようなトランジスタは、例示した表示装置や他の表示装置に用いることができる。
【０１４３】
本発明の実施形態によるトランジスタを表示装置に用いることによって、以下に示すような利点を得ることができる。表示装置の画素開口率を著しく向上することができ、表示装置の輝度を向上することができる。また、表示装置の画素サイズを小さくすることができ、表示装置の解像度を向上することができる。特に、液晶表示装置よりも薄い有機ＥＬ表示装置を実現することが可能になる。さらに、従来のトランジスタを有するフレキシブル表示装置（例えば液晶表示装置や有機ＥＬ表示装置）よりも、変形（例えば曲げや延伸）に対する耐性に優れ、良好な特性を維持することが可能なフレキシブル表示装置が得られる。
【０１４４】
【発明の効果】
本発明によると、従来の導電性高分子を用いたトランジスタよりも特性および／または信頼性が改善された有機トランジスタが提供される。本発明によるトランジスタは、アクティブ駆動型表示装置のアクティブ素子として好適に用いられ、従来のａ−ＳｉＴＦＴと同程度またはそれ以上の特性を有しつつ、安価に製造することが可能である。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）本発明によるトランジスタに用いられる高分子包接錯体の構造を模式的に示す図である。
【図２】（ａ）および（ｂ）本発明によるトランジスタに用いられる他の高分子包接錯体の構造を模式的に示す図である。
【図３】本発明によるトランジスタに用いられる高分子包接錯体の末端基の反応を利用した二量化反応を模式的に示す図である。
【図４】本発明による実施形態の電界効果型トランジスタ１０の模式的な断面図である。
【図５】本発明によるトランジスタに用いられる、末端基でキャップされた高分子包接錯体の合性反応を説明するための図である。
【図６】本発明による実施形態の液晶表示装置１００の模式的な断面図である。
【図７】本発明による実施形態の有機ＥＬ表示装置２００の模式的な断面図である。
【図８Ａ】本発明の他の実施形態によるボトムゲート型のＦＥＴ３００の断面構造を模式的に示す図である。
【図８Ｂ】図８Ａに示したＦＥＴ３００の有機層の好ましい形成方法を説明するための図である。
【図９Ａ】本発明の実施形態によるＦＥＴ４００の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【図９Ｂ】図９Ａに示したＦＥＴ４００の有機層の好ましい形成方法を説明するための図である。
【図１０】本発明の実施形態によるＦＥＴ５００の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【図１１】本発明の実施形態によるＦＥＴ６００の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【符号の説明】
１、１１、１０１  絶縁性基板、ガラス基板、透明性基板
２、１２、１０２  ゲート電極
３、１３、１０３  ゲート絶縁層
４、１４、１０４  ソース電極
５、１５、１０５  ドレイン電極
６、１６、１０６  有機層
【図１】
0004360801.tif 000003
【図２】
0004360801.tif 000004
【図３】
0004360801.tif 000005
【図４】
0004360801.tif 000006
【図５】
0004360801.tif 000007
【図６】
0004360801.tif 000008
【図７】
0004360801.tif 000009
【図８Ａ】
0004360801.tif 000010
【図８Ｂ】
0004360801.tif 000011
【図９Ａ】
0004360801.tif 000012
【図９Ｂ】
0004360801.tif 000013
【図１０】
0004360801.tif 000014
【図１１】
0004360801.tif 000015