(57)【特許請求の範囲】
【請求項１】
回転角速度センサによって回転角速度を求めるため装置であって、
前記回転角度センサによって２つの出力信号（ＡおよびＢ）を発生し、
該出力信号は、コリオリ加速度に対する尺度であり、ひいては回転角速度に対する尺度である形式の装置において、
前記出力信号（Ａ，Ｂ）は、パルス幅変調信号またはシグマ−デルタ信号としてデジタル評価回路に供給され、
該デジタル評価回路は、前記出力信号の減算と乗算を行うためのデジタル的な手段と、デジタル移送器とを有し、
該デジタル移相器には、回転角速度センサを励振する搬送波信号（Ｔ1）が供給され、該デジタル移相器により、前記搬送波信号（Ｔ1）がコリオリ加速度成分と同位相にされ、当該デジタル移相器の出力信号（Ｔ2）は、前記乗算手段に供給され、
前記乗算手段の出力信号は、デジタル／アナログ変換器およびローパスフィルタ（１３）に供給され、
該デジタル／アナログ変換器およびローパスフィルタ（１３）の出力側に回転角速度信号（ＤＲ）が得られることを特徴とする、
回転角速度を求めるための装置。
【請求項２】
前記回転角速度センサは、振動可能な物体を有し、１つまたは２つのセンサ素子を備え、
前記物体は加振器により一定の振動状態にされ、
前記センサ素子は前記振動可能な物体に取り付けらておりかつ前記出力信号（ＡおよびＢ）を供給する、
請求の範囲第１項に記載の回転角速度を求めるための装置。
【請求項３】
前記デジタル減算およびデジタル乗算は、共通のブール代数回路網を使用することによって行われ、
該回路網に前記信号（Ａ，Ｂ，Ｔ2）が供給され、
前記信号から以降のデジタル処理のために情報を形成し、該情報は、Ｄ／Ａ変換およびアナログローパスフィルタリングを行うための正のスイッチ信号（Ｓp）および負のスイッチ信号（Ｓn）、または極性符号（Ｖ）およびデータビット（Ｄ）である、
請求の範囲第１項に記載の回転角速度を求めるための装置。
【請求項４】
前記のブール代数回路網は、補数形成の手段（１４）ならびにＮＡＮＤゲート（１５）のみを含む、
請求の範囲第３項に記載の回転角速度を求めるための装置。
【請求項５】
前記ブール代数回路網は、ＸＯＲゲート（２７）およびＡＮＤゲート（２８）のみから成る、
請求の範囲第１項から３項までのいずれか１項に記載の回転角速度を求めるための装置。
【請求項６】
前記ブール代数回路網は、論理的手段による真理表の置き換えである、
請求の範囲第３項または４項に記載の回転角速度を求めるための装置。
【請求項７】
前記デジタル／アナログ変換器およびローパスフィルタは、スイッチ（１６，１６ａ）を有し、
前記スイッチ（１６，１６ａ）はＣＭＯＳゲートの出力側として構成されており、後置のオペアンプ回路（１７）の入力側をアースまたは基準電圧（Ｖref）のいずれかに設定する、
請求の範囲第１項から６項までのいずれか１項に記載の回転角速度を求めるための装置。
【請求項８】
前記デジタル／アナログ変換器およびローパスフィルタは、半導体スイッチ（２９，２９ａ）を有し、該半導体スイッチは、後続のオペアンプ回路（３０）に電流を通流する、
請求の範囲第１項から６項までのいずれか１項に記載の回転角速度を求めるため装置。
【請求項９】
前記ローパスフィルタ（２２または３１）は、所望の周波数要求に整合される次数のローパスフィルタである
請求の範囲第１項から８項までのいずれか１項に記載の回転角速度を求めるための装置。
【請求項１０】
前記移相器（１２）は位相のずれに作用し、
前記移相器は、前記加速度センサに発生した位相のずれを補正して、前記搬送波信号（Ｔ1）から搬送波信号（Ｔ2）を生成し、該搬送波信号（Ｔ2）は、センサ素子に作用するコリオリ加速度成分と同位相である
請求の範囲第１項から９項までのいずれか１項に記載の回転角速度を求めるための装置。
【請求項１１】
前記移相器（１２）は少なくとも１つのカウンタを有し、
位相シフトが該カウンタの開始値を介してデジタル的に設定される
請求の範囲第１項から１０項までのいずれか１項に記載の回転角速度を求めるための装置。
【請求項１２】
前記移相器はフェーズロックループ（ＰＬＬ）を有し、
該ＰＬＬはクロック（Ｔ2）を発生し、
該クロック（Ｔ2）は位相固定で搬送波信号（Ｔ1）に結合される、
請求の範囲第１項から９項までのいずれか１項に記載の回転角速度を求めるための装置。
【請求項１３】
前記移相器（１２）は、可変抵抗器を備えたＲＣ素子と、シュミット−トリガ入力側を備えたゲート、または供給電圧のほぼ半分の比較電圧を有するコンパレータとを有し、
前記搬送波信号（Ｔ1）は前記抵抗器を介して供給され、
位相シフトされた搬送波信号（Ｔ2）が前記ゲートまたは前記コンパレータの出力側に生じる、
請求の範囲第１項から９項までのいずれか１項に記載の回転角速度を求めるための装置。
【発明の詳細な説明】
従来の技術
本発明は請求の範囲第１項の上位概念による回転角速度を求めるための装置に基づく。
コリオリ効果を利用する回転角速度センサの使用は、自動車における走行の動的特性制御と関連して公知である。このような回転角速度センサは通常１つまたは複数の質量体からなる。この質量体は電気振動回路により一定の周波数で機械的な振動状態にされる。１つまたは複数の質量体には１つまたは複数のセンサ素子が取り付けられ、このセンサ素子が加速度に依存して出力信号を発生し、振動系が回転する際には、振動する質量体に作用するコリオリ加速度をも検出する。このような回転角速度センサは例えばマイクロメカニカルセンサとして構成することができる。出力信号は通常はアナログの評価回路によって評価される。回転角速度センサの信号を評価する際の問題点は、回転角速度に比例するコリオリ加速度信号を他の信号成分から抽出しなければならないことである。アナログの評価回路においては、例えば米国特許第４７５９２２０号明細書から公知のように、煩雑な評価回路が必要となる。
発明の効果
これに対して本発明による、請求の範囲第１項の特徴を有する回転角速度を求めるための装置は、少ない回路コストと調整コストしか必要しないという利点を有する。このことはアナログ的な構成と比べて明らかに有利である。所要の分解能に相応する語長のデジタル語を変換する必要がなくなることは有利である。このような利点は、加速度センサのパルス幅変調出力信号またはシグマ−デルタ符号化出力信号を使用する純粋にデジタル的な信号処理を行うことによって得られる。これら直接使用することによって有利にも加速度センサ信号をさらにサンプリングする必要がなくなり、ひいては殊にパルス幅変調された加速度信号においてはサンプリングに関連した高いサンプリング周波数を不要とするか、または分解能の制限を不要とすることができる。
本発明の別の利点は従属請求項に記載されている。
図面
本発明を図面に示し以下詳しく説明する。個々には図１は本発明によるデジタル信号処理のブロック回路図を示している。図２には表１に示した真理表を実現可能なデジタル回路が示されている。図３にはデジタル／アナログ変換器およびローパスフィルタに対する実施例が示されている。図４および５にはデジタル移相器に対する２つの変形が示され、ここで図４による変形では基準クロックによって動作し、図５による変形では単安定マルチバイブレータで動作する。
説明
図１は本発明により提案されるデジタル信号処理のブロック回路図を示している。このデジタル信号処理はブロック１０を有しており、このブロック１０で加速度信号ＡとＢのデジタル的な減算が行われる。これらの加速度信号ＡとＢは加速度センサ素子からそれぞれ到来する。これら２つの信号は、パルス幅変調信号またはいわゆるシグマ−デルタ符号化信号である。これらの信号は、回転角速度センサの振動質量体の加速度によって引き起こされ、またコリオリ力の作用によって発生した加速度によって引き起こされた信号成分を含んでいる。
このデジタル処理回路は、デジタル減算ブロック１０の他に、デジタル的な乗算を行うためのブロック１１を有する。このデジタル乗算ブロック１１は、デジタル減算ブロック１０と接続しており、その他に信号Ｔ2を受信している。この信号Ｔ2は、デジタル的な移相器１２において方形搬送波信号Ｔ1から生成されたものである。搬送波信号Ｔ1は振動体に対する励振信号から得られるものである。
ブロック１１の出力側には２つの信号が発生し、その内の１つは極性符号を与える信号Ｖである。２つ目の信号Ｄはデータビットである。この２つの信号ＶとＤないしはこれとは択一的な、後述の信号Ｓn，Ｓpは、デジタル／アナログ変換器およびローパスフィルタ１３ａ、ないしはローパスフィルタ１３ｂにおいてさらに処理される。このデジタル／アナログ変換器およびローパスフィルタ１３の出力側に回転角速度ＤＲが現れる。この回転角速度ＤＲが有効信号を表している。図１による評価回路は、入力信号のデジタルの語への変換を必要としない。この評価回路は、パルス幅変調された加速度信号またはシグマ−デルタ信号を直接使用し、符号化のために１ビットだけを必要とする。個々のブロック１０，１１，１２および１３に対する構成例を以下詳しく説明する。デジタル減算ブロック１０およびデジタル乗算ブロック１１を、簡単なブール代数の回路網にまとめると有利である。この回路網は表１に示した真理表によって示される。このようなブール代数回路網を使用することによって、加速度信号ＡおよびＢをサンプリングする必要はなくなる。
0004219410.tif 000002
表１の真理表は以下に示すブール代数の等式に従いひじょうに簡単な論理回路網で実現可能である。
0004219410.tif 000003
各々の記号の意味は以下の通りである。ＶとＤはそれぞれ２の補数表現による極性符号とデータビットである。ＳpとＳnはそれぞれ正と負のスイッチ信号を表す。表１に示した真理表を実現する電子回路は、図２に示されている。この回路に信号Ａ，ＢおよびＴ2が供給される。この回路は補数形成のための手段１４ならびにＮＡＮＤゲート１５だけから成り、その出力側において正のスイッチ信号Ｓp、極性符号Ｖに相応する負のスイッチ信号ＳnならびにデータビットＤを供給する。ＳpとＳnだけを使用する場合には、図２ａによる回路を使用することも可能である。この回路には３つのＸＯＲゲート２７と２つのＡＮＤゲート２８だけが必要である。
以降のデジタル処理にとって関心があるのは極性符号ＶとデータビットＤだけである。ここで極性符号とデータビットは２の補数表現である。さらに図３の１．５ビットＤ／Ａ変換器を制御するために正および負のスイッチ信号ＳpとＳnがある。図２のデジタル回路の出力側は３つの離散値−１，０，１を識別する。それゆえこの変換器を１．５ビット変換器と称することができる。２ビットの変換器は４つの離散値を処理可能であるためである。
デジタル／アナログ変換器およびローパスフィルタ１３は図３に詳しく示されている。さらに択一的な回路が図３ａに示されている。この回路は２つのスイッチ２９，２９ａを有し、この２つのスイッチはそれぞれＶrefとＳpとを、ないしは−ＶrefとＳpとを切り換えている。これによって後置のオペアンプ３０には反転入力側に信号Ｓp，Ｖref，−ＶrefまたはＳnが供給される。この後置のローパスフィルタ３１の出力側に回転角速度信号ＤＲが現れる。
図３の回路ではデジタル／アナログ変換器およびローパスフィルタ３１は、所望の回転角速度信号ＤＲを、デジタル回路１０，１１および１２で発生した信号からフィルタ抽出する役割を果たしている。この回路は、所望の回転角速度信号が、ベースバンドにおいてスペクトルに現れるような特性を有している。したがってこのデジタル／アナログ変換器およびローパスフィルタは、デジタル符号化値をアナログに変換し、後続のローパスフィルタでベースバンドをフィルタリングするだけでよい。これは図３で説明した回路で実行することができる。この回路はスイッチ１６，１６ａを有している。これらのスイッチ１６，１６ａは例えば簡単なＣＭＯＳゲートの出力として構成される。これらの出力は、オペアンプ回路１７の入力側をアース電位または基準電圧Ｖrefに設定する。オペアンプ１７を回路構成するためにはさらに抵抗１８，１９，２０および２１が必要である。このオペアンプ１７に後続するローパスフィルタ２２で示す。このローパスフィルタの所要な次数は回転角速度センサの所与の条件に依存する。回転角速度信号の帯域幅が５０ＭＨｚであり、センサの振動周波数ひいては搬送周波数Ｔ１が２ＫＨｚであり、パルス幅変調された加速度信号の基本周波数が２００ＫＨｚの場合には、所望のフィルタ効果を得るためには次数３のローパスフィルタが必要となる。
図３ａによる回路は、図３の回路と同様に動作する。異なるのはここではスイッチングされるのは電流であり、電圧ではない点のみである。
信号Ｖ（極性符号）とＤ（データビット）をアナログの出力側の代わりに、デジタル的なローパスフィルタに直接供給してもよい。このような方法はシグマ−デルタ符号化された加速度信号において特に適している。その理由は、このような信号では、サンプリングパターンが既に与えられているからである。
デジタル的な移相器１２の構成例が図４および図５に示されている。デジタル移相器は、位相のずれを考慮し、コリオリ加速度成分と同位相の搬送波信号を用意するために必要である。この位相のずれは、加速度センサまたは加速度センサ素子において発生する。
図４には基準クロックを有するデジタル移相器の第１の変形が示されている。この移相器においては位相シフトがデジタル的にカウンタ２３の開始値を介して設定される。２ＫＨｚの搬送周波数Ｔ1の場合には、８ＫＨｚクロックで、０．１°より高い分解能が得られる。約０°〜１８０°の位相シフトに対しては１１ビットのカウンタが必要である。クロックは搬送周波数とは非同期的に発生するため、この位相シフトされた搬送周波数は、分解能と同程度の位相ジッタを有する。したがって０．１°の分解能に対しては位相ジッタもまた０．１°となる。この位相ジッタは、分解能を高めることによって減少させることができる。またはこの移相器の第２の変形においては、クロック発生を「フェーズロックループ」（ＰＬＬ）で行うことによって減少させることができる。このＰＬＬではクロック信号は、位相固定で搬送周波数Ｔ1と結合される。
図５による第３の変形のように移相器を単安定マルチバイブレータを使用して構成することも可能である。この時には位相シフトはＲＣ素子２４，２５を使用して行われる。このＲＣ素子には、シュミット−トリが入力側を有するゲート２６を接続することができる。ただしこのシュミット−トリガのヒステリシス特性曲線が２つの供給電圧の間に対称にある場合である。これと異なる場合にはシュミット−トリガ入力側を有するゲート２６の代わりに、供給電圧のほぼ半分の比較電圧を有するコンパレータを使用する必要がある。
上記のデジタル構成素子を使用することによって、回転角速度ＤＲは回転角速度センサのセンサ素子の出力信号ＡおよびＢから高い信頼性でかつ簡単に求めることが可能となる。
【図１】
0004219410.tif 000004
【図２】
0004219410.tif 000005
【図２ａ】
0004219410.tif 000006
【図３】
0004219410.tif 000007
【図３ａ】
0004219410.tif 000008
【図４】
0004219410.tif 000009
【図５】
0004219410.tif 000010