(57)【特許請求の範囲】
【請求項１】
基板を準備するステップと、前記基板上に酸化膜が形成されることを抑制するために基板上窒化膜を形成するステップと、
前記基板上窒化膜上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形成するステップと、
前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための第２アニーリングを実施するステップとを含み、
６００〜９５０℃の温度とＮＨ３雰囲気下で、１分〜３０分間、急速熱処理を実施して前記基板上窒化膜を形成することを特徴とする半導体素子の誘電膜形成方法。
【請求項２】
基板を準備するステップと、前記基板上に酸化膜が形成されることを抑制するために基板上窒化膜を形成するステップと、
前記基板上窒化膜上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形成するステップと、前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための第２アニーリングを実施するステップとを含み、
５００〜１０００℃の温度とＮＨ３雰囲気下で、１分〜３０分間、電気炉を用いた熱処理を実施して前記基板上窒化膜を形成することを特徴とする半導体素子の誘電膜形成方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体素子及びその製造方法に関し、特に、高誘電率を有する（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜形成方法に関する。
【０００２】
【従来の技術】
高誘電率を有する誘電体物質は、半導体素子において種々の用途に用いられている。代表的には、キャパシタの誘電体として用いられるか、ゲート（ｇａｔｅ）絶縁膜として用いられているが、以下では、トランジスタのゲート絶縁膜として用いられる誘電体について説明する。
従来は、半導体素子のゲート絶縁膜としてＳｉＯ２膜が主に用いられたが、近年、ＳｉＯ２膜よりも種々の特性に優れた新しい物質にゲート絶縁膜を代替しようとする試みがなされている。
【０００３】
高誘電率を有する金属酸化膜のＴａ２Ｏ５膜もこのような試みの一環として、ＳｉＯ２膜に代わって、ゲート絶縁膜としての適用可能性が高く評価されている物質である。Ｔａ２Ｏ５（ε≒２５）は、誘電率がＳｉＯ２（ε≒３．８５）に比べて、非常に大きいため、ゲートキャパシタンスを増加させることができるので、素子の電気的な特性を向上させることができるという長所がある。
しかしながら、Ｔａ２Ｏ５膜は、物質それ自体が不安定な化学的組成であるために、その膜内に酸素の空格子点（ｏｘｙｇｅｎ  ｖａｃａｎｃｙ）に置換したＴａ原子が常に存在し、漏れ電流の原因となる。Ｔａ２Ｏ５膜内に存在するこのような空格子点は、成分等の含有量と結合程度に応じて、多少の差はあり得るが、完全に除去する方法はない。
【０００４】
したがって、Ｔａ２Ｏ５膜固有の不安定な化学量論比を安定化させて、漏れ電流を防ぐためには、Ｔａ２Ｏ５膜内に残留している置換型Ｔａ原子を酸化させる別途の酸化工程が必要である。
そのために、Ｔａ２Ｏ５ゲート絶縁膜の形成工程では、インシチュー（ｉｎ−ｓｉｔｕ）またはエクシチュー（ｅｘ−ｓｉｔｕ）で、プラズマアニーリング工程、及びＵＶ−Ｏ３アニーリング工程のような低温熱処理工程が必要であり、工程が複雑になる短所がある。
【０００５】
Ｔａ２Ｏ５膜内の空格子点に存在するＴａ原子によって、漏れ電流が発生する問題以外にも、Ｔａ（ＯＣ２Ｈ５）５（タンタルエチルレート）を前駆体（ｐｒｅｃｕｓｏｒ）に用いてＴａ２Ｏ５膜を製造した場合、膜の内部の炭素原子によっても漏れ電流が発生する。即ち、膜形成プロセス中に発生し、膜中に残留した未結合炭素、ＣＨ４、Ｃ２Ｈ４などのような炭素成分が存在することにより、膜質が低下して漏れ電流が発生し、誘電特性が劣化する問題点がある。
高誘電率を有するＴａ２Ｏ５膜を得るためには、高温のアニーリング処理工程を適用して非晶質Ｔａ２Ｏ５膜を結晶化すべきであるが、このような高温のアニーリング処理工程中にＳｉ−Ｔａｘ−Ｏｙの混合酸化膜が低誘電率を有するＳｉＯ２膜に変化する場合があり、このようになると、高誘電率を有する金属酸化膜が有する長所が喪失されることになる。
前記のような問題を解決するために、低温の熱処理工程を導入して、高誘電率のＳｉ−Ｔａｘ−Ｏｙの混合酸化膜が低誘電率のＳｉＯ２膜に転移されることを防ぐことができるが、この場合、非晶質Ｔａ２Ｏ５膜の結晶化がなされないので、高い誘電定数を有する金属酸化膜であるＴａ２Ｏ５膜が得られないという短所がある。
【０００６】
【発明が解決しようとする課題】
そこで、本発明は、前記従来の技術の問題点に鑑みてなされたものであって、小さい漏れ電流値と大きい絶縁破壊電圧を有する高誘電率の（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜形成方法を提供することにその目的がある。
【０００７】
【課題を解決するための手段】
前記した目的を達成するために、本発明は、基板を準備するステップと、前記基板上に酸化膜が形成されることを抑制するために基板上窒化膜を形成するステップと、前記基板上窒化膜上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形成するステップと、前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための第２アニーリングを実施するステップとを含み、６００〜９５０℃の温度とＮＨ３雰囲気下で、１分〜３０分間、急速熱処理を実施して前記基板上窒化膜を形成することを特徴とする。
【０００８】
また、前記の目的を達成するために、本発明は、基板を準備するステップと、前記基板上に酸化膜が形成されることを抑制するために基板上窒化膜を形成するステップと、前記基板上窒化膜上に（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（ここで、ｘは、０．０１≦ｘ≦０．０９）誘電膜を形成するステップと、前記（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための第２アニーリングを実施するステップとを含み、５００〜１０００℃の温度とＮＨ３雰囲気下で、１分〜３０分間、電気炉を用いた熱処理を実施して前記基板上窒化膜を形成することを特徴とする
【００１０】
【発明の実施の形態】
以下、本発明の最も好ましい実施例を添付する図を参照しながら説明する。
本発明の一実施例によって、ゲートの絶縁膜に用いられた（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）物質は、誘電率が４０以上であり、３．８５程度の誘電率を有するＳｉＯ２よりも誘電率が大きく、絶縁強度も、安定したＴａ−Ｏ−Ｎ構造とＴｉ−Ｏ−Ｎ構造で相互共有結合されているために、Ｔａ２Ｏ５よりは相対的に優れており、絶縁破壊電圧は１００ＭＶ／ｃｍ以上の水準を有する。
一方、本発明の一実施例では、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の形成、及び後続高温熱処理工程の過程で、基板表面と（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜との界面に低誘電率を有する酸化膜（ＳｉＯ２）が形成されることを防ぐために、プラズマ処理または急速熱処理（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ：以下、ＲＴＰとする）を用いた表面窒化技術を（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の形成前に適用したのである。これによって、界面の酸化を效果的に制御することができ、ゲート絶縁膜の等価酸化膜の厚さ（Ｔｏｘ）を低くすることができるので、不均一な酸化膜の形成による漏れ電流の発生を防止することができる。
【００１１】
また、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の形成後に、Ｎ２ＯまたはＯ２雰囲気下で、高温熱処理を実施して、膜内に反応副産物として存在するＣＨ４、Ｃ２Ｈ４などのような揮発性炭素化合物と，活性酸素によって酸化された未結合炭素がＣＯまたはＣＯ２のような揮発性ガス状態で除去されるため、膜内の不純物による漏れ電流も效果的に防止することができる長所がある。特に、高温熱処理を通じて、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜が結晶化されることによって、膜が緻密化され、誘電率が大きく向上する。
結果的に、以上のような蒸着前窒化処理及び後続の熱処理の技術を適用する場合、Ｔａ２Ｏ５ゲート絶縁膜より低い漏れ電流の水準を維持することができ、高い破壊電圧と素子動作に必要な充電容量を供給できる誘電特性に優れた（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮゲート絶縁膜を得ることができる。
【００１２】
以下、本発明に係る（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜を用いたトランジスタゲート絶縁膜の製造方法について、図１ないし図５を参照しながら説明する。
図１は、基板１と非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜との間の界面に形成され得る低誘電酸化膜の形成を抑制するために、基板を窒化処理する形状を示す図面である。このような窒化処理を行う前に、インシチューまたはエクスシチュー条件下で、ＨＦ蒸気またはＨＦ溶液（ｓｏｌｕｔｉｏｎ）を用いて、基板１の表面を処理して、基板１表面に存在する酸化膜を除去するステップが先に行われる場合もあり得るが、（図示せず）、この工程を行うと、さらに低誘電酸化膜の形成を抑制することができる。
また、このような酸化膜の除去工程の前後にＮＨ４ＯＨまたはＨ２ＳＯ４溶液を用いて、基板１表面の性質を改善する工程を行うこともできる。
【００１３】
低誘電酸化膜の形成を抑制するための、第１アニーリング工程を説明すれば、まず、図１に示すように、低圧化学気相蒸着（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下、ＬＰＣＶＤという。）チャンバー内でインシチュー条件で、２００〜６００℃温度範囲のプラズマを用いて、ＮＨ３（またはＮ２／Ｈ２、Ｎ２０）雰囲気下で、３０秒ないし１０分間、基板１の表面を窒化させて、５〜２５Å厚さの基板上窒化膜２を形成する。このように基板１の表面を窒化させる理由は、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３を蒸着する場合、または非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための後続高温熱処理の際に、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３と基板１との界面に形成され得る低誘電酸化膜（ＳｉＯ２）の形成を極力防ぐためである。
【００１４】
前述したプラズマを用いた方法以外にも、インシチューまたはエクスシチュー条件で、６００〜９５０℃温度範囲とＮＨ３雰囲気下で、１分ないし３０分間、急速熱処理（ＲＴＰ）を使用して窒化膜を形成するか、インシチューまたはエクスシチュー条件で、５００〜１０００℃、ＮＨ３雰囲気下で１分ないし３０分間、電気炉（Ｆｕｒｎａｃｅ）を用いて基板１表面を窒化させ、５〜２５Å厚さの基板上窒化膜２を形成するか、３００〜９５０℃の温度とＮＨ３（またはＮ２／Ｈ２）、ＮＯ２またはＯ２雰囲気下で、プラズマまたは急速熱処理を用いて窒化処理をする。
【００１５】
次に、図２に示すように、基板上で起こる表面化学反応を通じて、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜３を形成するステップとして、３００〜６００℃温度のＬＰＣＶＤチャンバーで、気相反応（ｇａｓ  ｐｈａｓｅ  ｒｅａｃｔｉｏｎ）を抑制しながら、表面化学反応を誘導して非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３（０．０１≦ｘ≦０．０９）を、次のようなガスを用いて必要とする厚さに形成する。
【００１６】
まず、Ｔａを含むＴａドーピングガスは、流量調節器（Ｍａｓｓ  Ｆｌｏｗ  Ｃｏｎｔｒｏｌｌｅｒ：ＭＦＣ）を通じて、蒸発器または蒸発管に供給された一定量のタンタルエチルレート（Ｔａ（Ｃ２Ｈ５Ｏ）５）溶液を１４０〜２００℃の温度範囲で蒸発させて得る。
【００１７】
Ｔｉを含むドーピングガスは、ＴｉＣｌ４、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ−ｄｉｍｅｔｈｙｌａｍｉｄｅ−Ｔｉ）、ＴＤＥＡＴ（ｔｅｔｒａｋｉｓ−ｄｉｅｔｈｙｌａｍｏｄｅ−Ｔｉ）のような、Ｔｉ化合物を前駆体に用いて、チタニウムイソプロピルレート（Ｔｉ［ＯＣＨ（ＣＨ３）２］４）溶液を流量調節器を介して蒸発器に供給した後、２００〜３００℃の温度範囲で一定量を蒸発させて得る。
【００１８】
このような方法を通じて得られたＴｉおよびＴａを含むドーピングガスを用いて、ＬＰＣＶＤチャンバー内で、反応ガスであるＮＨ３、０２と表面化学反応をさせると、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３を得ることができる。この場合、圧力は０．１〜１０ｔｏｒｒ、反応ガスであるＮＨ３、Ｏ２のガス量は１０〜１０００ｓｃｃｍ、Ｔｉ／Ｔａのモル比率は、０．０１〜１．０とする。
【００１９】
図３は（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３を形成した後、後続熱処理として第２アニーリングを行う工程を示す図である。
後続熱処理を通じて、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３の中に反応副産物として残っている不純物（例えば、炭素化合物など）の除去、誘電率の増加、そして結合構造を緻密化させて、結合力を強化させることができる。
本発明の一実施例に係る後続熱処理工程は、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための熱処理工程を行うことができ、窒化膜または酸窒化膜を非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜上に誘電膜上窒化膜または誘電膜上酸窒化膜として形成すると同時に、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導する熱処理を行うこともできる。
【００２０】
非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜上に形成される誘電膜上窒化膜、または誘電膜上酸窒化膜を形成すれば、界面のマイクロクラック（ｍｉｃｒｏｃｒａｃｋ）及びピンホール（ｐｉｎ  ｈｏｌｅ）などのような構造的な欠陥を補強し、均質度（ｈｏｍｏｇｅｎｉｅｔｙ）を向上させる効果があり、このような工程は、上部電極の蒸着工程で生成され得る低誘電層（ＳｉＯｘ）の生成も抑制する効果がある。
【００２１】
まず、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化のための熱処理について説明する。２００〜６００℃の温度条件とＮ２ＯまたはＯ２雰囲気下で、プラズマを用いて、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導する工程を行うか、インシチューまたはエクスシチュー条件で、６００〜９５０℃の温度とＮ２ＯまたはＯ２雰囲気下で、３０秒〜３０分間、電気炉を用いて、アニーリングし、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導することもできる。
または、インシチューまたはエクスシチュー条件で、６００〜９５０℃の温度とＮ２ＯまたはＯ２雰囲気下で、１分〜１２０分間、急速熱処理を用いたアニーリング工程を行って、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導することもできる。
【００２２】
図４は、誘電膜上窒化膜または誘電膜上酸窒化膜を非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜上に形成すると同時に、非晶質（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜の結晶化を誘導する熱処理工程を示す図であって、これを参照しながら説明する。
インシチューまたはエクスシチュー条件とＮ２ＯまたはＯ２雰囲気下で、ドライ酸化（ｄｒｙ  ｏｘｉｄａｔｉｏｎ）またはライト酸化（ｌｉｇｈｔ  ｏｘｉｄａｔｉｏｎ）を行って、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜上に誘電膜上窒化膜、または誘電膜上酸窒化膜を形成すると同時に、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜を結晶化させることができる。
または、インシチュー条件で、２００〜６００℃の温度とＮＨ３（Ｎ２／Ｈ２またはＮ２Ｏ）雰囲気下で、プラズマを用いて、５〜２５Å厚さの誘電膜上窒化膜または誘電膜上酸窒化膜を形成すると同時に、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜を結晶化させることができる。
６００〜９５０℃の温度とＮＨ３（Ｎ２／Ｈ２またはＮ２Ｏ）雰囲気下で、１分〜３０分間、電気炉または急速熱処理を用いたアニーリング工程を行って、５〜２５Å厚さの誘電膜上窒化膜を形成すると同時に、（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜を結晶化させることができる。
【００２３】
以上の工程を経て、良質の（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜３をゲート絶縁膜として形成させた後、図５に示すように、ドーピングされたポリシリコンを蒸着して、電極５を形成するが、電極物質としては、ドーピングされたポリシリコン以外にも、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔなどのような物質を用いることもできる。
ゲート電極物質５として、ＴｉＮ、ＴａＮ、ＷＮ、ＷＳｉを用いる場合は、前記物質を導電障壁（Ｃｏｎｄｕｃｔｉｏｎ  Ｂａｒｒｉｅｒ）として、５０〜６００Å厚さに蒸着し、その上部にドーピングされたポリシリコンを積層して、ゲートを形成することができる。
【００２４】
その後、通常のマスクとエッチ工程を通じて、不純物領域であるドレイン／ソース領域６を形成して、半導体素子のトランジスタを完成する。
前述のように、４０以上の高誘電率を有し、低い漏れ電流値と大きい絶縁破壊電圧を有する（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ（０．０１≦ｘ≦０．０９）誘電膜は、半導体素子のゲート絶縁膜として用いることができるだけでなく、キャパシタを製造する場合、誘電体として用いられることもできる。
以下、誘電膜として（ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜を備えるキャパシタの製造方法を説明する。
【００２５】
まず、トランジスタ形成工程が完了された半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜を選択的に露光、エッチングして、トランジスタの不純物領域（ドレインまたはソース）を露出させるコンタクト孔を形成し、前記コンタクト孔内に前記不純物領域と電気的に連結されるポリシリコンプラグを形成する。
前記ポリシリコンプラグ上にバリヤメタルとして用いられるチタニウムシリサイドを形成するために、ポリシリコンプラグ上部にチタニウムを蒸着して、熱処理の後、全面エッチングを実施する。以後、層間の接着力を向上させるための接着層や、酸素または水素の拡散を防止する拡散防止膜を形成する。このような工程が行われた以後、下部電極を形成するが、下部電極物質としては白金、イリジウム、ルテニウムまたはこれらの合金を用いることができ、このような下部電極上に誘電体を形成する。
このような誘電体上に下部電極用の導電物質として用いられた白金、イリジウム、ルテニウム等またはこれらの合金を用いた導電物質で上部電極を形成して、半導体素子のキャパシタを製造する。
尚、本発明は、本実施例に限られるものではない。本発明の技術的範囲内で変更することが可能である。
【００２６】
【発明の効果】
上述したようになされる本発明を半導体素子のゲート誘電体とキャパシタ誘電体に適用すれば、高誘電率を有し、結合構造も安定した誘電体を形成することができ、従来のＴａ２Ｏ５酸化膜を使用する場合に、固有の不安定な化学量論比のために発生する漏れ電流の増加などのような電気的特性の劣化を防止する効果があり、漏れ電流等の短所を改善するために従来に実施した熱処理工程が不要となるので、コスト低減及び生産性側面において経済的な効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例に係る誘電膜形成方法を示す図面である。
【図２】本発明の一実施例に係る誘電膜形成方法を示す図面である。
【図３】本発明の一実施例に係る誘電膜形成方法を示す図面である。
【図４】本発明の一実施例に係る誘電膜形成方法を示す図面である。
【図５】本発明の一実施例に係る誘電膜を用いた半導体素子の製造方法を示す図面である。
【符号の説明】
１      基板
２      基板上窒化膜
３      （ＴａＯ）１−ｘ（ＴｉＯ）ｘＮ誘電膜
４      誘電膜上窒化膜または誘電膜上酸窒化膜
５      ゲート電極
【図１】
0004223248.tif 000002
【図２】
0004223248.tif 000003
【図３】
0004223248.tif 000004
【図４】
0004223248.tif 000005
【図５】
0004223248.tif 000006