(57)【特許請求の範囲】
【請求項１】
交流電源と、この交流電源の一方の端子に接続した第１のコンデンサと第１の抵抗の直列回路と、この第１のコンデンサと第１の抵抗の直列回路にカソードを接続しアノードを交流電源の他方の端子に接続した第１の整流手段と、この第１の整流手段のカソードにアノードを接続した第２の整流手段と、この第２の整流手段のカソードと前記第１の整流手段のアノードすなわち交流電源の他方の端子との間に並列に接続したエンハンストメント型Ｎチャンネル電界効果型トランジスタよりなるスイッチング手段と、前記第２の整流手段のカソードにアノードを接続した第３の整流手段と、前記交流電源の他方の端子と前記第３の整流手段のカソード間に接続した第２のコンデンサと、この第２のコンデンサの両端間の電圧を検出し、閾値電圧以上のときにスイッチング手段にスイッチング手段が道通するようにハイ信号を出力し、閾値電圧以下のときにスイッチング手段が導通しないようにロー信号を出力する電源電圧検出手段とを備えるとともに、前記電源電圧検出手段の電源電圧低電圧時の出力不定領域となる電圧値が、前記スイッチング手段である電界効果型トランジスタのピンチオフ電圧以下であるように構成し、交流電源からの電流の不要な分をスイッチング手段によりバイパスすることにより、待機時等電源電流の少ないときの待機電力の低減を図ったことを特徴とするコンデンサドロップ電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般家庭用ジャー炊飯器、電気調理器等の制御回路のコンデンサドロップ電源回路に関するものである。
【０００２】
【従来の技術】
従来、この種の電気調理器の制御回路のコンデンサドロップ電源回路は、図５に示すように構成していた。以下、その構成について説明する。
【０００３】
図５に示すように、交流電源４１にコンデンサ４２、抵抗４３、ダイオード４４を直列に接続し、ダイオード４４のアノードにダイオード４５のカソードを接続している。ダイオード４４のカソードとダイオード４５のアノード間に、ツェナーダイオード４６と電解コンデンサ４７を並列に接続し、この両端より制御回路４８へ電源電流を供給している。
【０００４】
上記構成において動作を説明すると、交流電源４１がダイオード４４が非導通となる半周期では、交流電源４１からの電流は電解コンデンサ４７を充電し、ダイオード４５から抵抗４３、コンデンサ４２へと流れ、交流電源４１へ還っていく。電解コンデンサ４７の電圧は、ツェナーダイオード４６のツェナー電圧によりクリップされ、電源電圧はツェナーダイオード４６のクリップ電圧に維持される。
【０００５】
ダイオード４４が導通する半周期では、交流電源４１からの電流は、コンデンサ４２から抵抗４３、ダイオード４４を通り、交流電源４１へ還っていく。
【０００６】
上記により、制御回路４８へは、ツェナーダイオード４６のクリップ電圧の電流が供給される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなコンデンサドロップ電源回路では、コンデンサドロップ故の効率のよさやドロップに伴う発熱の少なさはあるものの、一方、ツェナーダイオード４６にて、クリップ電圧×クリップ電流の損失が発生してしまう。
【０００８】
また、その損失により、ツェナーダイオード４６の温度が上昇するため、部品配置に対する配慮や、基板スペースの増大が必要であった。
【０００９】
また、このツェナーダイオード４６の損失が最大になるのは、制御回路４８の消費電流が最小のときで、その損失をツェナーダイオード４６の定格内に収めねばならず、電流の供給能力を増やすことが不可能であった。
【００１０】
また、同じ理由により機器待機時においても、回路系の消費電流は、機器動作時とほぼ同等で、低減することが不可能であった。
【００１１】
本発明は上記課題を解決するもので、損失と温度上昇が少なくし、電流供給能力が高くし、かつ、待機電力を大幅に低減することを目的としている。
【００１２】
【課題を解決するための手段】
本発明は上記目的を達成するために、交流電源と、この交流電源の一方の端子に接続した第１のコンデンサと第１の抵抗の直列回路と、この第１のコンデンサと第１の抵抗の直列回路にカソードを接続しアノードを交流電源の他方の端子に接続した第１の整流手段と、この第１の整流手段のカソードにアノードを接続した第２の整流手段と、この第２の整流手段のカソードと前記第１の整流手段のアノードすなわち交流電源の他方の端子との間に並列に接続したエンハンストメント型Ｎチャンネル電界効果型トランジスタよりなるスイッチング手段と、前記第２の整流手段のカソードにアノードを接続した第３の整流手段と、前記交流電源の他方の端子と前記第３の整流手段のカソード間に接続した第２のコンデンサと、この第２のコンデンサの両端間の電圧を検出し、閾値電圧以上のときにスイッチング手段にスイッチング手段が道通するようにハイ信号を出力し、閾値電圧以下のときにスイッチング手段が導通しないようにロー信号を出力する電源電圧検出手段とを備えるとともに、前記電源電圧検出手段の電源電圧低電圧時の出力不定領域となる電圧値が、前記スイッチング手段である電界効果型トランジスタのピンチオフ電圧以下であるように構成し、第２のコンデンサの両端電圧すなわちこの電源回路の電源電圧が閾値よりも高いとき、スイッチング手段を導通させるようにしたものである。
【００１３】
これにより、損失と温度上昇が少なくでき、電流供給能力が高くすることができ、かつ、待機電力を大幅に低減することができる。
【００１４】
【発明の実施の形態】
本発明の請求項１に記載の発明は、交流電源と、この交流電源の一方の端子に接続した第１のコンデンサと第１の抵抗の直列回路と、この第１のコンデンサと第１の抵抗の直列回路にカソードを接続しアノードを交流電源の他方の端子に接続した第１の整流手段と、この第１の整流手段のカソードにアノードを接続した第２の整流手段と、この第２の整流手段のカソードと前記第１の整流手段のアノードすなわち交流電源の他方の端子との間に並列に接続したエンハンストメント型Ｎチャンネル電界効果型トランジスタよりなるスイッチング手段と、前記第２の整流手段のカソードにアノードを接続した第３の整流手段と、前記交流電源の他方の端子と前記第３の整流手段のカソード間に接続した第２のコンデンサと、この第２のコンデンサの両端間の電圧を検出し、閾値電圧以上のときにスイッチング手段にスイッチング手段が道通するようにハイ信号を出力し、閾値電圧以下のときにスイッチング手段が導通しないようにロー信号を出力する電源電圧検出手段とを備えるとともに、前記電源電圧検出手段の電源電圧低電圧時の出力不定領域となる電圧値が、前記スイッチング手段である電界効果型トランジスタのピンチオフ電圧以下であるように構成したものであり、電源回路の電源電圧が閾値以上の場合、交流電源からの電流をスイッチング手段でバイパスしてしまうことにより、損失と温度上昇が少なくでき、電流供給能力が高くすることができ、かつ、第１のコンデンサによりバイパスされる電流は無効電流となり、待機電力を大幅に低減することができる。また、前記電源電圧検出手段の電源電圧低電圧時の出力不定領域となる電圧値が、前記スイッチング手段である電界効果型トランジスタのピンチオフ電圧以下であるようにしたものであり、交流電源投入時の電源電圧立ち上がり時に、交流電源からの電流をスイッチング手段でバイパスしてしまうことがない。
【００１５】
【実施例】
以下、本発明の実施例について、図面を参照しながら説明する。
【００１６】
（実施例１）
図１に示すように、交流電源１の一端（一方の端子）に、第１のコンデンサ２と第１の抵抗３の直列回路を接続し、この直列回路に第１の整流手段４のアノードを接続し、第１の整流手段４のカソードを交流電源１の他端（他方の端子）に接続している。第１の整流手段４のアノードに第２の整流手段５のカソードを接続し、この第２の整流手段５のアノードに第３の整流手段６のカソードを接続している。
【００１７】
電界効果型トランジスタ（以下、ＦＥＴという）７は、エンハンストメント型ＰチャンネルＦＥＴで、スイッチング手段を構成し、ソースを交流電源１の他方の端子（第１の整流手段４側）へ接続し、ドレインを第２の整流手段５のアノードに接続している。ＦＥＴ７のゲートは、電源電圧検出手段８の出力に接続している。
【００１８】
電源電圧検出手段８は、閾値電圧以上にてハイを出力し、閾値電圧以下にてローを出力する電圧検出ＩＣ１３と、その出力をベースに接続し、コレクタをＦＥＴ７のゲートに接続したＰＮＰトランジスタ１１と、このＰＮＰトランジスタ１１のコレクタとグランド間に接続した抵抗１２により構成している。
【００１９】
第２のコンデンサ９は、電解コンデンサを使用し、この第２のコンデンサ９と第２の整流手段５および第３の整流手段６を直列接続して、第２の整流手段５が第１の整流手段４と逆極性になるように第１の整流手段４に並列接続している。
【００２０】
電源は、第２のコンデンサ９の両端に形成され、負荷としての制御回路１０へは、この第２のコンデンサ９より電流が供給される。
【００２１】
上記構成において動作を説明する。交流電源１の他方の端子（第１の整流手段４側）がプラスとなる半周期では、交流電源１からの電流は第２のコンデンサ１１を充電し、第３の整流手段６、第２の整流手段５を通して第１の抵抗３、第１のコンデンサ２へと流れ、交流電源１の一方の端子へ還っていく。交流電源１の他方の端子（第１の整流手段４側）がマイナスとなる半周期では、交流電源１からの電流は、第１のコンデンサ２から第１の抵抗３、第１の整流手段４を通り、交流電源１へ還っていく。
【００２２】
この電源回路の電源電圧、すなわち第２のコンデンサ９の両端の電圧が電圧検出ＩＣ１３の閾値より高い場合は、電圧検出ＩＣ１３の出力はハイであり、ＰＮＰトランジスタ１１はオンせず、ＦＥＴ７のゲートは抵抗１２により、電源回路のグランドつまりローに接続され、ＦＥＴ７は導通して交流電源１より供給された電流をバイパスし、ＦＥＴ７から第２の整流手段５、第１の抵抗３、第１のコンデンサ２とバイパスし、交流電源１へ還り、電解コンデンサ９には、電流は供給されず、充電されない。
【００２３】
この電源回路の電源電圧が、電圧検出ＩＣ１３の閾値より低い場合は、電圧検出集ＩＣ１３の出力はローとなり、ＰＮＰトランジスタ１１はオンし、ＦＥＴ７のゲートにはハイ信号が入力され、ＦＥＴ７は導通せず、交流電源１より供給された電流は第２のコンデンサ９に供給され、第２のコンデンサ９は充電される。
【００２４】
この動作により、電源電圧は、電圧検出ＩＣ１３の閾値電圧に維持される。また、ＦＥＴ７にかかる電圧は、ＦＥＴ７が非導通時でも、電源電圧＋第３の整流手段６の順電圧であり、耐圧が高い素子を必要としない。
【００２５】
また、第１の抵抗２は、ＦＥＴ７が導通した瞬間のＦＥＴ７に流れるラッシュカレント電流を抑制するもので、交流電源１のピーク電圧においてＦＥＴ７が導通したときに、そのピーク電流値がＦＥＴ７の規格値以下となるようにするためのものである。
【００２６】
つぎに、機器がコンセントに接続されるなど、交流電源１が接続された瞬間の電源回路の立ち上がりについて述べる。
【００２７】
交流電源１が接続される前に第２のコンデンサ９に充分な電荷が残っていて、電圧検出ＩＣ１３が正常に動作する電源電圧が維持されている場合の動作は、上記の通りである。
【００２８】
交流電源１が接続前されるに第２のコンデンサ９の電荷が０もしくは充分な電荷が残っておらず、電源電圧が電圧検出ＩＣ１３の出力が不定となる電圧でしかなかった場合の動作は、以下の通りである。
【００２９】
図２は、電圧検出ＩＣ１３の出力特性である。この図から明かなように、電源電圧が１Ｖ以下で不定領域Ｄｎがあり、この場合は電圧検出ＩＣ１３の出力は不定またはハイとなる。もし、このとき、出力がハイとなると、ＰＮＰトランジスタ１１はオフしてしまい、ＦＥＴ７のゲートは抵抗１２によりグランドへ接続されてしまう。
【００３０】
本発明では、電圧検出ＩＣ１３の電源電圧低電圧時の出力不定領域となる電源電圧が、ＦＥＴ７のピンチオフ電圧Ｖｐ以下であるように構成されており、図３に示すＦＥＴ７の特性グラフより、ＦＥＴ７は非導通となる。したがって、交流電源１からの電流はＦＥＴ７でバイパスされず、第２のコンデンサ９を充電することができる。
【００３１】
つぎに、交流電源１が遮断された場合の動作は、以下の通りである。交流電源１が遮断
された後、電源電圧が電圧検出ＩＣ１３の閾値電圧以上の場合、その出力はハイで、ＰＮＰトランジスタ１１はオフする。このため、ＰＮＰトランジスタ１１では電流の消費はない。また、もとより、電圧検出ＩＣ１３は消費電流がマイクロアンペアオーダーで少なく、ＦＥＴ７もゲートでの漏れ電流は充分に小さい。
【００３２】
したがって、電源回路における電源を作るための構成要素による消費電流は著しく小さくなる。ここで、電圧検出ＩＣ１３におけるヒステリシスを大きくとり、かつ、制御回路１０の省電流化を行えば、機器としての待機電力を著しく減少させることができる。
【００３３】
（実施例２）
図４に示すように、交流電源２１の一端（一方の端子）に、第１のコンデンサ２２と第１の抵抗２３の直列回路を接続し、この直列回路に第１の整流手段２４のカソードを接続し、第１の整流手段２４のアノードを交流電源２１の他端（他方の端子）に接続している。第１の整流手段２４のカソードに第２の整流手段２５のアノードを接続し、この第２の整流手段２５のカソードに第３の整流手段２６のアノードを接続している。
【００３４】
電界効果型トランジスタ（以下、ＦＥＴという）２７は、エンハンストメント型ＮチャンネルＦＥＴで、スイッチング手段を構成し、ソースを交流電源１の他方の端子（第１の整流手段２４側）へ接続し、ドレインを第２の整流手段２５のカソードに接続している。ＦＥＴ２７のゲートは、電源電圧検出手段２８の出力に接続している。
【００３５】
電源電圧検出手段２８は、閾値電圧以上にてハイを出力し、閾値電圧以下にてローを出力する電圧検出ＩＣ３２と、その出力と第３の整流手段２６のカソード間に接続した第２の抵抗３１により構成している。
【００３６】
第２のコンデンサ２９は電解コンデンサを使用し、この第２のコンデンサ２９と第２の整流手段２５および第３の整流手段２６を直列接続して、第２の整流手段２５が第１の整流手段２４と逆極性になるように第１の整流手段２４に並列接続している。
【００３７】
電源は、第２のコンデンサ２９の両端に形成され、負荷としての制御回路３０へは、この第２のコンデンサ２９より電流が供給される。
【００３８】
上記構成において動作を説明する。交流電源２１の他方の端子（第１の整流手段２４側）がマイナスとなる半周期では、交流電源２１からの電流は、第１のコンデンサ２２、第１の抵抗２３を通して、第２の整流の手段２５、第３の整流手段２６へと流れ、第２のコンデンサ２９を充電して、交流電源２１の他方の端子（第１の整流手段２４側）へ還っていく。交流電源２１の他方の端子（第１の整流手段２４側）がプラスとなる半周期では、交流電源２１からの電流は、第１の整流手段２４から第１の抵抗２３、第１のコンデンサ２２を通り、交流電源２１へ還っていく。
【００３９】
この電源回路の電源電圧、すなわち第２のコンデンサ２９の両端の電圧が電圧検出ＩＣ３２の閾値より高い場合は、電圧検出ＩＣ３２の出力はハイであり、ＦＥＴ２７のゲートはハイとなり、ＦＥＴ２７は導通して交流電源２１より第１のコンデンサ２２、第１の抵抗２３、第２の整流手段２５を通して供給された電流をバイパスして、交流電源２１の他方の端子（第１の整流手段２４側）へ還り、第２のコンデンサ２９には、電流は供給されず、充電されない。
【００４０】
この電源回路の電源電圧が、電圧検出ＩＣ３２の閾値より低い場合は、電圧検出ＩＣ３２の出力はローとなり、ＦＥＴ２７のゲートにはロー信号が入力され、ＦＥＴ２７は導通せず、交流電源２１より供給された電流は第２のコンデンサ２９に供給され、第２のコンデンサ２９は充電される。
【００４１】
この動作により、電源電圧は、電圧検出ＩＣ３２の閾値電圧に維持される。また、機器がコンセントに接続されるなど、交流電源２１が接続された瞬間の電源回路の立ち上がり時の動作、および交流電源２１が遮断された場合の動作は、上記実施例１の動作と同じである。
【００４２】
【発明の効果】
以上のように本発明の請求項１に記載の発明によれば、交流電源と、この交流電源の一方の端子に接続した第１のコンデンサと第１の抵抗の直列回路と、この第１のコンデンサと第１の抵抗の直列回路にカソードを接続しアノードを交流電源の他方の端子に接続した第１の整流手段と、この第１の整流手段のカソードにアノードを接続した第２の整流手段と、この第２の整流手段のカソードと前記第１の整流手段のアノードすなわち交流電源の他方の端子との間に並列に接続したエンハンストメント型Ｎチャンネル電界効果型トランジスタよりなるスイッチング手段と、前記第２の整流手段のカソードにアノードを接続した第３の整流手段と、前記交流電源の他方の端子と前記第３の整流手段のカソード間に接続した第２のコンデンサと、この第２のコンデンサの両端間の電圧を検出し、閾値電圧以上のときにスイッチング手段にスイッチング手段が道通するようにハイ信号を出力し、閾値電圧以下のときにスイッチング手段が導通しないようにロー信号を出力する電源電圧検出手段とを備えるとともに、前記電源電圧検出手段の電源電圧低電圧時の出力不定領域となる電圧値が、前記スイッチング手段である電界効果型トランジスタのピンチオフ電圧以下であるようにしたから、交流電源投入時の電源電圧立ち上がり時に、交流電源からの電流をスイッチング手段でバイパスしてしまうことがない。また、電源回路の電源電圧が閾値以上の場合、交流電源からの電流をスイッチング手段でバイパスしてしまうことにより、損失と温度上昇が少なくでき、電流供給能力が高くすることができ、かつ、第１のコンデンサによりバイパスされる電流は無効電流となり、待機電力を大幅に低減することができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施例のコンデンサドロップ電源回路の回路図
【図２】  同コンデンサドロップ電源回路の電圧検出ＩＣの出力特性グラフ
【図３】  同コンデンサドロップ電源回路の電界効果型トランジスタの特性グラフ
【図４】  本発明の第２の実施例のコンデンサドロップ電源回路の回路図
【図５】  従来のコンデンサドロップ電源回路の回路図
【符号の説明】
１  交流電源
２  第１のコンデンサ
３  第１の抵抗
４  第１の整流手段
５  第２の整流手段
６  第３の整流手段
７  電界効果型トランジスタ（スイッチング手段）
８  電源電圧検出手段
９  第２のコンデンサ
【図１】
0004300725.tif 000002
【図２】
0004300725.tif 000003
【図３】
0004300725.tif 000004
【図４】
0004300725.tif 000005
【図５】
0004300725.tif 000006