(57)【特許請求の範囲】
【請求項１】
圧電効果を有する振動片による電気振動と力学振動の相互変換を利用して安定した発振周波数を生成するための圧電振動子と、
回路形成面と該回路形成面の反対側の裏面とを有する半導体基板と、
前記回路形成面上に形成され、前記圧電振動子を電気的に励振するとともに、該圧電振動子から出力される電気信号を増幅して再び該圧電振動子を励振することによって連続した発振信号を出力する発振回路と、
前記回路形成面と前記裏面との間を貫通する第１及び第２の貫通孔と、
前記第１及び第２の貫通孔の内部にそれぞれ充填された金属部材と、
前記回路形成面に形成され、前記発振回路の入力側及び出力側と前記金属部材とをそれぞれ電気的に接続する配線パターンと、
前記裏面側の前記金属部材上に形成された第１及び第２の電極と、
前記裏面と前記圧電振動子とが所定の間隙を有するように、前記第１及び第２の電極に対して該圧電振動子の一端を片持ち梁状に電気的かつ機械的に接続する導電性接着剤と、
を有することを特徴とする圧電発振器。
【請求項２】
前記発振回路は、外部から与えられる発振周波数制御用の制御電圧または周囲温度に基づいて該発振回路の負荷を変化させることによって発振周波数を制御する周波数制御部を有することを特徴とする請求項１記載の圧電発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水晶振動子等の圧電振動子を使用する圧電発振器、特に制御電圧によって発振周波数を制御することができる電圧制御水晶発振器（以下、「ＶＣＸＯ」という）等の圧電発振器に関するものである。
【０００２】
【従来の技術】
図２（ａ），（ｂ）は、従来の温度補償型のＶＣＸＯの一例を示す構成図であり、同図（ａ）は回路図、及び同図（ｂ）は構造を示す断面図である。
このＶＣＸＯは、図２（ａ）に示すように、水晶振動子１０、この水晶振動子１０を駆動して発振する発振回路２０、及び電源電圧安定用のキャパシタ３１，３２を備えている。また、このＶＣＸＯは、それぞれ電源電圧ＶＤＤ及び接地電圧ＶＳＳが与えられる端子４１，４２、周波数制御用の制御電圧ＶＣが与えられる端子４３、及び発振信号ＯＵＴを出力する端子４４を有している。
端子４１，４２は内部電源電圧として一定電圧Ｖｒｅｇを生成する電源部２１に接続され、この電源部２１の出力側に、制御部２２、インバータ２３、及びバッファアンプ２４が接続されている。制御部２２は、制御電圧ＶＣと周囲温度とに応じて負荷容量を制御するための内部制御電圧ＶＩを生成するものである。インバータ２３は、水晶振動子１０を駆動して所定の発振周波数を出力するものであり、このインバータ２３の入出力側に水晶振動子１０と帰還抵抗２５とが並列に接続されている。更に、インバータ２３の入力側は、負荷用のキャパシタ２６の一端に接続され、このキャパシタ２６の他端がＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）２７のドレインに接続されている。ＮＭＯＳ２７のソースは端子４３の接地電圧ＶＳＳに接続され、このＮＭＯＳ２７のゲートに制御部２２からの内部制御電圧ＶＩが与えられるようになっている。インバータ２３の出力側と接地電圧ＶＳＳとの間には、負荷用のキャパシタ２８が接続されている。また、インバータ２３の出力側にはバッファアンプ２４が接続され、このバッファアンプ２４の出力側が端子４４に接続されている。
【０００３】
端子４１，４２の間には、入力電源の安定化のためのキャパシタ３１が接続され、電源部２１の出力側と端子４２との間には、内部電源電圧の安定化のためのキャパシタ３２が接続されている。
発振回路２０の各構成要素は１つの半導体チップ２０Ａ上に形成され、水晶振動子１０及びキャパシタ３１，３２は、それぞれ個別部品で構成されている。
このＶＣＸＯは、図２（ｂ）に示すように、例えば概略の外形寸法が縦７ｍｍ×横５ｍｍ×高さ２ｍｍのセラミックパッケージ５０に収容されている。セラミックパッケージ５０は、Ａｌ２Ｏ３（アルミナ）等の絶縁層とＭｏ（モリブデン）等の金属による配線パターンを多層構造にして焼成したベース５１と、Ｆｅ（鉄）Ｎｉ（ニッケル）Ｃｏ（コバルト）の合金であるコバール等にＮｉめっきを施して形成したキャップ５２とで構成されている。ベース５１の内側には段差部５１ａが形成され、この段差部５１ａに、例えば縦４ｍｍ×横２ｍｍ×厚さ５０μｍ程度の水晶振動子１０の一端が固定されている。ベース５１の底部５１ｂには、回路形成面を下にした半導体チップ２０Ａと、キャパシタ３１，３２とが、いわゆるフェースダウンで表面実装されている。
また、セラミックパッケージ５０のベース５１の外部の４隅には、端子４１〜４４が設けられている。これらの端子４１〜４４、半導体チップ２０Ａ、及び水晶振動子１０の間の電気的接続は、ベース５１に多層化して形成された配線パターン５１ｃによって行われている。このように、このＶＣＸＯは、水晶振動子１０より一回り大きい面積のセラミックパッケージ５０に収めることができるようになっている。
【０００４】
図２（ａ）のＶＣＸＯにおいて、端子４１，４２に電源電圧ＶＤＤ及び接地電圧ＶＳＳが与えられると、電源部２１によって定電圧化された一定電圧Ｖｒｅｇが生成されて、制御部２２、インバータ２３、及びバッファアンプ２４に供給される。これにより、インバータ２３の入力側の信号は、このインバータ２３で反転増幅され、出力側に接続された水晶振動子１０が駆動される。そして、水晶振動子１０、帰還抵抗２５、キャパシタ２６，２８、及び配線パターン５１ｃの浮遊容量による固有周波数成分がインバータ２３の入力側に正帰還され、所定の発振周波数による発振動作が継続される。
一方、端子４３から与えられた制御電圧ＶＣは、制御部２２において周囲温度に応じた内部制御電圧ＶＩに変換され、ＮＭＯＳ２７のゲートに与えられる。ＮＭＯＳ２７のオン抵抗は内部制御電圧ＶＩによって制御され、これによりインバータ２３の入力側の負荷容量が制御されて、発振周波数が制御される。インバータ２３の出力信号はバッファアンプ２４で増幅されて発振信号ＯＵＴとして出力される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＶＣＸＯでは、次のような課題があった。
ＶＣＸＯの外形寸法は、水晶振動子１０の寸法によってほぼ決定されるので、このＶＣＸＯの小形化を図るには水晶振動子１０を小形化する必要がある。水晶振動子１０は、水晶片の固有振動による圧電現象を利用するので、この水晶振動子１０を小形化するには、発振周波数を高く設定することが必要である。
図３は、図２（ａ）中のインバータ２３に対する負荷リアクタンスの電気的等価回路図である。
図３に示すように、負荷リアクタンスは、水晶振動子１０と、これに直列に接続された負荷容量ＣＬのほか、水晶振動子１０の両端とインバータ２３の入出力側とを接続する配線による浮遊容量ＣＳで構成される。
水晶振動子１０は、等価直列容量Ｃ１、等価直列インダクタンスＬ１、及び等価直列抵抗Ｒ１が直列に接続され、更にこの直列回路に対して電極容量Ｃ０が並列に接続された等価回路で表すことができる。負荷容量ＣＬは、ＮＭＯＳ２７に直列接続されたキャパシタ２６と、キャパシタ２８との合成容量である。
【０００６】
このような負荷リアクタンスを有するＶＣＸＯの周波数制御範囲Δｆは、等価直列容量Ｃ１がＣ０＋ＣＬ＋ＣＳに比べて極めて小さいときには、次の（ｉ）式で近似することができる。
Δｆ＝１／２γ｛１＋ＣＬ／（Ｃ０＋ＣＳ）｝・・・（ｉ）
ここで、γは電極容量Ｃ０と等価直列容量Ｃ１の比であるが、図２（ｂ）に示すように、水晶振動子１０と半導体チップ２０Ａとを接続する配線パターン５１ｃの浮遊容量ＣＳが、この電極容量Ｃ０に並列に接続されるので、実際の容量比γは、次の（ii）式で表される。
γ＝（Ｃ０＋ＣＳ）／Ｃ１・・・（ii）
ＶＣＸＯでは、負荷容量ＣＬを変化させて発振周波数を制御するようになっているが、周波数制御範囲Δｆを広くするためには、（ｉ）式からも明らかなように、容量比γを小さくする必要がある。
水晶振動子１０の小形化により、等価直列容量Ｃ１及び電極容量Ｃ０はともに減少するが、同一のパッケージ構造の場合、配線パターン５１ｃの浮遊容量ＣＳはほとんど変化しない。このため、容量比γは相対的に大きくなり、周波数制御範囲Δｆが小さくなるという課題があった。
本発明は、浮遊容量ＣＳの小さな構造を工夫することにより、前記従来技術が持っていた課題を解決し、小形でかつ周波数制御範囲Δｆの広いＶＣＸＯ等の圧電発振器を提供するものである。
【０００７】
前記課題を解決するために、本発明の圧電発振器は、圧電効果を有する振動片による電気振動と力学振動の相互変換を利用して安定した発振周波数を生成するための圧電振動子と、回路形成面と該回路形成面の反対側の裏面とを有する半導体基板と、前記回路形成面上に形成され、前記圧電振動子を電気的に励振するとともに、該圧電振動子から出力される電気信号を増幅して再び該圧電振動子を励振することによって連続した発振信号を出力する発振回路と、前記回路形成面と前記裏面との間を貫通する第１及び第２の貫通孔と、前記第１及び第２の貫通孔の内部にそれぞれ充填された金属部材と、前記回路形成面に形成され、前記発振回路の入力側及び出力側と前記金属部材とをそれぞれ電気的に接続する配線パターンと、前記裏面側の前記金属部材上に形成された第１及び第２の電極と、前記裏面と前記圧電振動子とが所定の間隙を有するように、前記第１及び第２の電極に対して該圧電振動子の一端を片持ち梁状に電気的かつ機械的に接続する導電性接着剤とを有することを特徴とする。
【０００８】
第１の発明によれば、以上のように圧電発振器を構成したので、次のような作用が行われる。
半導体基板の回路形成面に形成された発振回路の出力信号は、この半導体基板に設けられた配線パターンと第２の貫通孔に充填された金属部材を通して裏面に接続された圧電振動子に伝えられ、この圧電振動子が励振される。励振された圧電振動子の圧電効果によって、この圧電振動子から出力された電気信号は、半導体基板の第１の貫通孔に充填された金属部材と回路形成面の配線パターンを通して、前記発振回路の入力側に伝えられる。このような帰還ループにより、発振回路から連続して安定した周波数の発振信号が出力される。
第２の発明は、第１の発明の圧電発振器における発振回路は、外部から与えられる発振周波数制御用の制御電圧または周囲温度に基づいて該発振回路の負荷を変化させることによって発振周波数を制御する周波数制御部を有している。
第２の発明によれば、発振回路において次のような作用が行われる。
発振回路に発振周波数制御用の制御電圧が与えられ、または周囲温度が検出されると、周波数制御部によってこの発振回路の負荷の大きさが変化させられる。これにより、発振回路と圧電振動子との帰還ループの定数が制御され、制御電圧や周囲温度に応じた周波数の安定した発振信号が出力される。
【０００９】
【発明の実施の形態】
図１（ａ），（ｂ）は、本発明の実施形態を示す温度補償型のＶＣＸＯの構成図であり、同図（ａ）はその概略の構造を示す断面図、及び同図（ｂ）は同図（ａ）中のＡ部の詳細を示す拡大図である。この図１（ａ），（ｂ）において、図２（ａ），（ｂ）中の要素と共通の要素には共通の符号が付されている。
以下、このＶＣＸＯの回路構成（Ｉ）、構造（II）、製造方法（III)、及び動作（IV）について、順次説明する。
【００１０】
（Ｉ）  回路構成
このＶＣＸＯの回路構成は、図２（ａ）の従来のＶＣＸＯの回路と同様である。即ち、図２（ａ）に示すように、圧電振動子（例えば、水晶振動子）１０、発振回路２０、及び電源電圧安定化のためのキャパシタ３１，３２を備えている。水晶振動子１０は、水晶片が外力による応力に対応して電気分極を生ずる圧電効果と、逆に結晶体に電圧をかけるとひずみを生ずる逆圧電効果を利用して、電気振動と力学振動の相互変換によって安定した発振周波数を生成するための回路素子である。発振回路２０は、水晶振動子１０を電気的に励振するとともに、この水晶振動子１０から出力される電気信号を増幅して再びこの水晶振動子１０を励振することによって、連続した発振信号ＯＵＴを出力するものである。
このＶＣＸＯは、外部からそれぞれ電源電圧ＶＤＤ及び接地電圧ＶＳＳが与えられる端子４１，４２、周波数制御用の制御電圧ＶＣが与えられる端子４３、及び発振信号ＯＵＴを出力する端子４４を有している。
【００１１】
端子４１，４２は発振回路２０の電源部２１に接続され、この電源部２１によって所定の一定電圧Ｖｒｅｇの内部電源電圧が生成されるようになっている。電源部２１の出力側には、周波数制御部（例えば、制御部）２２、インバータ２３、及びバッファアンプ２４が接続されている。制御部２２は温度センサ等を有し、端子４３に外部から与えられる制御電圧ＶＣと、この温度センサによって検出した周囲温度に応じて、発振周波数を制御するための負荷容量制御用の内部制御電圧ＶＩを生成するものである。インバータ２３は、水晶振動子１０を駆動して所定の発振周波数を出力する反転増幅回路であり、このインバータ２３の入力側と出力側には水晶振動子１０の両端が接続されるとともに、帰還抵抗２５が並列に接続されている。更に、インバータ２３の入力側は、負荷用のキャパシタ２６の一端に接続され、このキャパシタ２６の他端がＮＭＯＳ２７のドレインに接続されている。ＮＭＯＳ２７のソースは端子４３の接地電圧ＶＳＳに接続され、このＮＭＯＳ２７のゲートに制御部２２からの内部制御電圧ＶＩが与えられるようになっている。
インバータ２３の出力側と接地電圧ＶＳＳとの間には、負荷用のキャパシタ２８が接続されている。また、インバータ２３の出力側には、バッファアンプ２４が接続され、このバッファアンプ２４の出力側が端子４４に接続されて、発振信号ＯＵＴが出力されるようになっている。
端子４１，４２の間には、入力電源の安定化のためのキャパシタ３１が接続され、電源部２１の出力側と端子４２との間には、内部電源電圧の安定化のためのキャパシタ３２が接続されている。
【００１２】
（ＩＩ）  構造
このＶＣＸＯの水晶振動子１０、及びキャパシタ３１，３２は、それぞれ個別部品で構成されている。また、発振回路２０の各構成要素は、図２（ｂ）中の半導体チップ２０Ａとは構造の異なる半導体基板（例えば、半導体チップ）６０の回路形成面に形成されている。
このＶＣＸＯは、図１（ａ）に概略の構造を示すように、セラミックパッケージ７０に収容されている。セラミックパッケージ７０は、Ａｌ２Ｏ３等の絶縁層７１とＭｏまたはＷ（タングステン）等の高融点の金属による配線パターン７２を多層構造にして焼成したベース７０Ａと、コバール等で形成されたキャップ７０Ｂとで構成されている。ベース７０Ａの外部の４隅には、Ｃｕ（銅）等の端子４１〜４４が設けられている。
ベース７０Ａの内側の底部には、発振回路２０が形成された回路形成面を下にした厚さ３５０μｍ程度の半導体チップ６０と、キャパシタ３１，３２とが、いわゆるフェースダウンで表面実装されている。半導体チップ６０の裏面には、水晶振動子１０を接続するための電極６１が形成されている。そして、水晶振動子１０が半導体チップ６０の裏面に一定の間隔で平行に位置するように、導電性接着剤８１により、この水晶振動子１０の一端が電極６１に対して片持ち梁状に接続されている。また、セラミックパッケージ７０の内部空間には、Ｎ２（窒素）等の不活性ガスが封入され、ベース７０Ａとキャップ７０Ｂはシーム溶接等で密閉されている。
【００１３】
更に、図１（ｂ）に詳細を示すように、半導体チップ６０の裏面には、水晶振動子１０を接続して搭載するための２つ電極６１（但し、図示されているのは１個のみ）が設けられている。電極６１の位置には、半導体チップ６０の回路形成面から裏面へ抜ける貫通孔（例えば、スルーホール）６２が設けられている。スルーホール６２の直径は、例えば５０μｍ程度であり、このスルーホール６２の内側及び半導体チップ６０の裏面には、ＳｉＯ２（酸化シリコン）等の絶縁膜６３が形成されている。スルーホール６２の内側の絶縁膜６３の表面には、更に金属膜６４が形成され、この金属膜６４の内側に配線用のＡｌ（アルミニウム）等の金属部材（例えば、配線パターン）６５が充填されている。金属膜６４は、溶融したＡｌ等を流し込んで配線パターン６５を生成するときに、スルーホール６２の中に流れ込みやすくするためのもので、Ｎｂ（ニオブ）或いはＴｉ（チタン）等の金属が用いられている。
【００１４】
配線パターン６５は、スルーホール６２の内部に充填されるとともに、半導体チップ６０の回路形成面において、インバータ２３の入力側と出力側にそれぞれ接続するように形成されている。半導体チップ６０の裏面に貫通された配線パターン６５の表面には、電極６１を構成するＴｉ−ＣｕまたはＣｒ（クロム）−Ｃｕ等の金属膜６１ａが蒸着され、更にこの金属膜６１ａの表面にＡｕ（金）等の薄膜６１ｂが蒸着されている。金属膜６１ａのＴｉやＣｒは強い酸化力を有する金属で、配線パターン６５のＡｌ表面の酸化膜に強固に反応して、強い接着力と確実な電気的接続を得るためのものである。また、Ｃｕは、半田等の接続材料との反応拡散が最も適当な材料である。更に、薄膜６１ｂのＡｕは、金属膜６１ａのＣｕの表面酸化を防止するためのものである。Ａｕは半田内に高速に拡散し、これが半田中のＳｎ（すず）と反応してＡｕＳｎの金属間化合物を形成して導電性を害するおそれがあるので、薄膜６１ｂは極めて薄く形成されている。
【００１５】
一方、水晶振動子１０は、発振周波数によって異なるが、例えば厚さ５０μｍ程度の水晶片１１の両面にＡｌ等の電極１２が接続されて構成されており、これらの電極１２と半導体チップ６０の裏面の電極６１との間が、導電性接着剤８１を介して所定の間隔を有するように、電気的かつ機械的に接続されている。
また、セラミックパッケージ７０の外側の４隅に設けられた端子４１〜４４と、半導体チップ６０の回路形成面に形成された電極６６との間の電気的接続は、ベース７０Ａに多層化して形成された配線パターン７２によって行われるようになっている。半導体チップ６０の回路形成面側の電極６６も、裏面の電極６１と同様に、Ｔｉ−ＣｕまたはＣｒ−Ｃｕ等の金属膜と、Ａｕ等の薄膜とで構成されている。
セラミックパッケージ７０のベース７０Ａの配線パターン７２には、半導体チップ６０をフェースダウンで接続するための電極７３が形成されている。そして、ベース７０Ａの底部内側の電極７３と半導体チップ６０の回路形成面の接続用の電極６６との間は、半田８２で接続されている。
【００１６】
（III)  製造方法
このＶＣＸＯにおける、水晶振動子１０、キャパシタ３１，３２、半導体チップ６０、及びセラミックパッケージ７０は、それぞれ別工程で製造されるが、この内、半導体チップ６０は、例えば、概略次のような工程で製造される。
Ｓｉ（シリコン）等の半導体ウエハの回路形成面上に、通常のフォトリソグラフィ処理等のウエハ処理を施すことにより、多数の発振回路２０のパターンを一括して形成する。
発振回路２０のパターンが形成された半導体ウエハ表面に、スルーホール６２を形成するためのレジストパターンを形成する。そして、このレジストパターンをマスクとして、乾式エッチング等により、半導体ウエハの回路形成面から裏面に達するスルーホール６２を形成する。
スルーホール６２が形成された半導体ウエハを、例えば１０００℃程度の水素・酸素雰囲気中に置き、この半導体ウエハの裏面及びスルーホール６２の内面を酸化させて、ＳｉＯ２等による絶縁膜６３を形成する。
スルーホール６２の内面に形成された絶縁膜６３の表面に、Ｎｂ等を蒸着させて金属膜６４を形成する。更に、金属膜６４で覆われたスルーホール６２の内側と半導体ウエハの回路形成面の所定の位置に、溶融したＡｌ等を充填して配線パターン６５を形成する。
半導体ウエハの裏面に露出した配線パターン６５上の電極形成位置に、Ｔｉ−Ｃｕ等の金属膜６１ａ、及びＡｕ等の薄膜６１ｂを順次蒸着して、電極６１を形成する。同様に、半導体ウエハの回路形成面に露出した配線パターン６５上の電極形成位置に、Ｔｉ−Ｃｕ等の金属膜、及びＡｕ等の薄膜を順次蒸着して、電極６６を形成する。
【００１７】
更に、半導体ウエハをダイシングして、個々の発振回路２０毎に切断することによって、半導体チップ６０が得られる。
以上のような工程で製造された半導体チップ６０を、別途、通常の工程で製造されたキャパシタ３１，３２とともに、セラミックパッケージ７０のベース７１の内部底面に、次のような手順でフェースダウン接続する。
まず、ベース７１側の配線パターン７２に設けられた電極７３の上に、例えば直径１００〜５００μｍ程度のボール状の半田８２を搭載し、更にこの半田８２の上に、半導体チップ６０をその回路形成面上の電極６６が位置するようにして搭載するとともに、キャパシタ３１，３２を搭載する。
次に、半導体チップ６０、及びキャパシタ３１，３２を搭載したベース７１を、リフロー炉に入れて半田８２を溶融する。これにより、溶融した半田８２の表面張力によるセルフアライメント効果によって、半導体チップ６０の電極６６は、セラミックパッケージ７０側の電極７３に自動的に位置合わせが行われる。
ベース７１に半導体チップ６０、及びキャパシタ３１，３２を搭載した後、このベース７１に接続された半導体チップ６０の裏面側の電極６１に、導電性接着剤８１を用いて水晶振動子１０を接続する。更に、Ｎ２ガス等の雰囲気中でセラミックパッケージ７０のベース７０Ａとキャップ７０Ｂとをシーム溶接等で密閉する。これにより、ＶＣＸＯが完成する。
【００１８】
（IV）  動作
このＶＣＸＯの動作は、図２（ａ）の従来のＶＣＸＯの動作と同様である。即ち、端子４１，４２に電源電圧ＶＤＤ及び接地電圧ＶＳＳが与えられると、電源部２１によって定電圧化された一定電圧Ｖｒｅｇが生成されて、制御部２２、インバータ２３、及びバッファアンプ２４に供給される。これにより、インバータ２３の入力側の電圧は、このインバータ２３で反転されて出力され、図１（ｂ）の半導体チップ６０の回路形成面から配線パターン６５を介して裏面の電極６１に伝えられ、更に、導電性接着剤８１によって接続された水晶振動子１０が駆動される。また、水晶振動子１０から出力された電気信号は、導電性接着剤８１を介して半導体チップ６０の裏面の電極６１に伝えられ、更に、配線パターン６５を介して回路形成面上のインバータ２３の入力側に与えられる。そして、水晶振動子１０、帰還抵抗２５、キャパシタ２６，２８、及び配線パターン６５等の浮遊容量による固有周波数成分がインバータ２３の入力側に正帰還され、所定の発振周波数による発振動作が継続される。このように、浮遊容量を形成する配線の主要部分は、半導体チップ６０に設けられたスルーホール６２中のＡｌ等の配線パターン６５であるので、図２（ｂ）の従来のＶＣＸＯにおける配線パターン５１ｃの浮遊容量に比べて、極めて小さな値となる。
【００１９】
一方、端子４３から与えられた制御電圧ＶＣは、セラミックパッケージ７０のベース７０Ａ中の配線パターン７２、及び半田８２を介して、半導体チップ６０の制御部２２に伝えられる。そして、制御部２２において周囲温度に応じた内部制御電圧ＶＩに変換され、ＮＭＯＳ２７のゲートに与えられる。ＮＭＯＳ２７のオン抵抗は内部制御電圧ＶＩによって制御され、これによってインバータ２３の入力側の負荷容量が制御されて、このインバータ２３から出力される発振周波数が制御される。インバータ２３の出力信号はバッファアンプ２４で増幅されて発振信号ＯＵＴとして出力される。これにより、周囲温度の変化が制御部２２で補償され、温度に影響されず制御電圧ＶＣに応じた周波数の発振信号ＯＵＴが得られる。
【００２０】
以上のように、本実施形態のＶＣＸＯは、次の（１）〜（３）のような利点を有する。
（１）  制御電圧ＶＣによる発振周波数の可変範囲は式（ｉ），（ii）で近似されるが、浮遊容量ＣＳが極めて小さな値となっているので、水晶振動子１０の寸法を小さくすることによって、等価直列容量Ｃ１及び電極容量Ｃ０が小さくなっても、容量比γはほとんど増加しない。これにより、高い周波数においても、発振周波数の制御範囲を大きく取ることができ、所定の周波数制御範囲Δｆを確保することが可能である。
（２）  発振周波数の高い水晶振動子１０を用いることができるので、全体の小形化が可能になる。
（３）  セラミックパッケージ７０には、水晶振動子１０を固定するための段部や、この水晶振動子１０を電気的に接続するための配線パターンが必要無いので、構造が簡素化でき、パッケージ本体の寸法を小形化することが可能である。
【００２１】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｆ）のようなものがある。
（ａ）  水晶振動子１０に限らず、セラミック振動子等の圧電振動子を用いることができる。
（ｂ）  パッケージの材質はセラミックに限定されず、プラスチック等でも同様に適用可能である。但し、水晶振動子１０等の圧電振動子は機械的に振動することによって発振動作が行われるので、その周囲には所定の空間を確保するようにしなければならない。
（ｃ）  半導体チップ６０に設けた配線パターン６５や電極６１等を構成する材料や製造方法は、例示した材料や製造方法に限定されず、同等の性質を有する材料やそれを用いた製造方法であれば、同様に適用可能である。
（ｄ）  セラミックパッケージ７０、半導体チップ７０、及び水晶振動子１０の接続において、導電性接着剤８１や半田８２に代えて直径３０〜５００μｍ程度のＡｕ球を用い、超音波等によって接合することも可能である。
（ｅ）  制御部２２に代えて、温度補償のみを行う制御部２２Ａを設けても良い。これにより、外部からの制御電圧ＶＣによる周波数制御はできないが、周波数制御範囲が広いので、広い温度範囲での発振周波数の補償が可能となる。
（ｆ）  発振周波数を外部からの制御電圧ＶＣや、温度補償によって制御する必要がない場合は、制御部２２及び端子４３を省略することができる。その場合においても、パッケージの小形化と簡素化の利点が得られる。
【００２２】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、半導体基板の回路形成面に発振回路を形成し、この半導体基板の裏面に圧電振動子を接続している。そして、発振回路と圧電振動子との間の配線は、半導体基板に設けられた貫通孔を通して行うような構造にしている。これにより、圧電発振器の小形化が可能になるという効果がある。更に、発振回路と圧電振動子との間の配線による浮遊容量を減少することが可能になり、例えば発振周波数の温度補償を行う場合等に、周波数制御範囲を大きくすることができるという効果がある。
第２の発明によれば、発振回路には、外部から与えられる制御電圧や、周囲温度に基づいて発振周波数を制御する周波数制御部が設けられているので、小形で、しかも周波数可変範囲の広い電圧制御型の圧電発振器を構成することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態を示す温度補償型のＶＣＸＯの構成図である。
【図２】従来の温度補償型のＶＣＸＯの一例を示す構成図である。
【図３】図２（ａ）中のインバータ２３に対する負荷リアクタンスの電気的等価回路図である。
【符号の説明】
１０    水晶振動子
２０    発振回路
２６，２８，３１，３２    キャパシタ
２１    電源部
２２    制御部
２３    インバータ
２４    バッファアンプ
２５    帰還抵抗
２７    ＮＭＯＳ
６０    半導体チップ
６１，６６，７３    電極
６１ａ    金属膜
６１ｂ    薄膜
６２    スルーホール
６３    絶縁膜
６４    金属膜
６５    配線パターン
７０    セラミックパッケージ
７０Ａ    ベース
７０Ｂ    キャップ
７１    絶縁層
７２    配線パターン
８１    導電性接着剤
８２    半田
【図１】
0004294135.tif 000002
【図２】
0004294135.tif 000003
【図３】
0004294135.tif 000004