(57)【特許請求の範囲】
【請求項１】
第一の入力電圧がベースに差動入力され、エミッタに定電流が供給される第一及び第二の入力トランジスタと、前記各入力トランジスタのコレクタに接続される第一及び第二の負荷素子と、を有し、前記第一の入力電圧に対応する差動電圧を出力する差動電圧出力部と、
第二の入力電圧がベースに差動入力され、エミッタに定電流が供給される第一及び第二の入力トランジスタを有し、前記第二の入力電圧に対応する差動電流を出力する差動電流出力部と、
前記差動電圧出力部及び差動電流出力部へ定電流を供給する定電流供給部と、前記差動電圧出力部から出力される差動電圧がベースに差動入力され、エミッタが共通接続される二つのトランジスタを各々備える第一及び第二の差動対を有し、前記第一及び第二の差動対は各々のトランジスタのコレクタが交差接続され、且つ、前記差動電流出力部から共通接続されたエミッタへ供給される差動電流で各々駆動され、前記交差接続点より前記第一の入力電圧と前記第二の入力電圧の積に比例した電圧を出力する出力部と、
を含むアナログ乗算器であって、
前記定電流供給部は、
設定可能な温度係数を有する基準電圧を出力する基準電圧発生回路と、
前記基準電圧に応じた定電流を出力する定電流発生回路と、
を備え、
該アナログ乗算器の線形入力範囲に応じて前記基準電圧の温度係数が設定されると共に該アナログ乗算器のゲインの温度補償がなされることを特徴とするアナログ乗算器。
【請求項２】
第一の入力電圧がベースに差動入力され、エミッタに電流素子が接続された第一及び第二の入力トランジスタと、前記各入力トランジスタのコレクタに接続される第一及び第二の負荷素子と、を有し、前記第一の入力電圧に対応する差動電圧を出力する差動電圧出力部と、
第二の入力電圧がベースに差動入力され、エミッタに電流素子が接続された第一及び第二の入力トランジスタを有し、前記第二の入力電圧に対応する差動電流を出力する差動電流出力部と、
設定可能な温度係数を有する基準電圧を発生する基準電圧発生回路を有し、前記差動電圧出力部の各入力トランジスタ及び差動電流出力部の各入力トランジスタの各ベースに抵抗素子を介して前記基準電圧を供給する基準電圧供給部と、
前記差動電圧出力部から出力される差動電圧がベースに差動入力され、エミッタが共通接続される二つのトランジスタを各々備える第一及び第二の差動対を有し、前記第一及び第二の差動対は各々のトランジスタのコレクタが交差接続され、且つ、前記差動電流出力部から共通接続されたエミッタへ供給される差動電流で各々駆動され、前記交差接続点より前記第一の入力電圧と前記第二の入力電圧の積に比例した電圧を出力する出力部と、
を備え、
該アナログ乗算器の線形入力範囲に応じて前記基準電圧の温度係数が設定されると共に該アナログ乗算器のゲインの温度補償がなされることを特徴とするアナログ乗算器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ乗算器に関し、特に、ゲインの温度補償が可能なアナログ乗算器に関する。
【０００２】
【従来の技術】
アナログ乗算器とは、２つの入力電圧の積に比例する電圧を出力する演算器である。
【０００３】
２つの入力電圧Ｖ１，Ｖ２の積に比例する出力電圧Ｖ０を得るアナログ乗算器６００の従来の回路構成の一例を図７に示す。差動電圧出力部２は、入力トランジスタＱ７，Ｑ８と、入力トランジスタＱ７及びＱ８のエミッタ間に接続された抵抗素子Ｒｙとを備える。入力トランジスタＱ７とＱ８のコレクタと電源電圧Ｖｃｃ１との間には、負荷素子としてトランジスタＱ９，Ｑ１０及び負荷素子Ｒｄが接続されている。入力トランジスタＱ７とＱ８のエミッタにはそれぞれ定電流供給部１２の定電流源Ｉ６１，Ｉ６２が接続されており、それぞれ定電流Ｉが供給されている。
【０００４】
この差動電圧出力部２において、第一の入力電圧Ｖ１は、端子９，１１間に差動入力電圧として与えられる。この第一の入力電圧Ｖ１は、入力トランジスタＱ７とＱ８のそれぞれのベースに差動で入力される。入力トランジスタＱ７とＱ８のベース・エミッタ間電圧が等しいとすると、第一の入力電圧Ｖ１と同じ電位差が、抵抗素子Ｒｙの両端に印加される。そして、定電流源Ｉ６１，Ｉ６２には定電流Ｉが流れているので、トランジスタＱ７のコレクタ電流とトランジスタＱ８のコレクタ電流の間には、第一の入力電圧Ｖ１に比例した電流差ΔＩａが生じる。この電流差ΔＩａは、トランジスタＱ９のエミッタ（ノード７）とトランジスタＱ１０のエミッタ（ノード８）の間に電位差ΔＶａとして現れる。つまり、第一の入力電圧Ｖ１に対応して、トランジスタＱ９のエミッタとトランジスタＱ１０のエミッタとの間に電位差ΔＶａが生じる。
【０００５】
一方、差動電流出力部４は、入力トランジスタＱ１，Ｑ２と、入力トランジスタＱ１及びＱ２のエミッタ間に接続された抵抗素子Ｒｘとを備える。入力トランジスタＱ１とＱ２のエミッタにはそれぞれ定電流源Ｉ６３，Ｉ６４が接続され、定電流Ｉが供給されている。
【０００６】
この差動電流出力部４において、第二の入力電圧Ｖ２は、端子１３と１５との間に差動入力電圧として与えられる。端子１３と１５はそれぞれ入力トランジスタＱ１，Ｑ２のベースと接続される。つまり、入力トランジスタＱ１，Ｑ２のベースに第二の入力電圧が差動入力される。入力トランジスタＱ１とＱ２のベース・エミッタ間電圧が等しいとすると、第二の入力電圧Ｖ２と同じ電位差が、抵抗素子Ｒｘの両端に印加される。定電流源Ｉ６３，Ｉ６４には、定電流Ｉが流れているため、入力トランジスタＱ１のコレクタ電流Ｉ１と入力トランジスタＱ２のコレクタ電流Ｉ２との間に、第二の入力電圧Ｖ２に比例した電流差ΔＩｄが生じる。つまり、この差動電流出力部４では、第二の入力電圧Ｖ２に対応した電流差ΔＩｄを有する差動電流Ｉ１とＩ２が生じる。
【０００７】
ノード８は、出力部１０の一方の差動対のトランジスタＱ３と他方の差動対のトランジスタＱ６のベースに接続される。また、ノード７は、出力部１０の一方の差動対のトランジスタＱ４と他方の差動対のトランジスタＱ５のベースに接続される。つまり、差動対には、それぞれ、差動電圧出力部からの出力が差動で入力される。トランジスタＱ３とＱ４のエミッタは共通接続され、トランジスタＱ５とＱ６のエミッタは共通接続されている。また、トランジスタＱ３のコレクタとトランジスタＱ５のコレクタとはノード３で交差接続され、トランジスタＱ４のコレクタとトランジスタＱ６のコレクタとはノード６で交差接続されている。
【０００８】
トランジスタＱ３とＱ５の交差接続点（ノード３）とトランジスタＱ４とＱ６の交差接続点（ノード６）に出力端子１６，１８がそれぞれ接続されている。ここで、ΔＶａは、前述したように、トランジスタＱ９のエミッタとトランジスタＱ１０のエミッタとの間の電位差なので、トランジスタＱ９，Ｑ１０のベース・エミッタ間電位をそれぞれＶＢＥ９，ＶＢＥ１０とすると、
【数１】
ＶＢＥ９−ＶＢＥ１０＝ΔＶａ
となる。そして、トランジスタＱ３，Ｑ４のベース・エミッタ間電位をそれぞれＶＢＥ３，ＶＢＥ４として、トランジスタＱ３，Ｑ４，Ｑ９，Ｑ１０で考えると、
【数２】
−ＶＢＥ４−ＶＢＥ９＋ＶＢＥ１０＋ＶＢＥ３＝０
【数３】
ＶＢＥ９−ＶＢＥ１０＝ＶＢＥ３−ＶＢＥ４
即ち、
【数４】
ΔＶａ＝ＶＢＥ３−ＶＢＥ４
となる。
【０００９】
つまり、入力電圧Ｖ１に比例したΔＩａがトランジスタＱ９，Ｑ１０で対数圧縮されたΔＶａに変換された後、トランジスタＱ３，Ｑ４の入力電圧（ＶＢＥ３−ＶＢＥ４）となり、対数伸張され、ΔＩａに復元される。結果として、出力端子１６，１８間の電位差（出力電圧Ｖ０）は、第一の入力電圧Ｖ１に比例する。また、出力電圧Ｖ０は、電流差ΔＩｄに比例する。電流差ΔＩｄは第二の入力電圧Ｖ２に比例するので、結局、出力電圧Ｖ０は、第一の入力電圧Ｖ１と第二の入力電圧Ｖ２の積に比例する。
【００１０】
アナログ乗算器６００のゲインＡは、
【数５】
Ａ＝Ｖ０／（Ｖ１・Ｖ２）・・・（１）
で表すことができる。
【００１１】
ここで、ノード３，６に接続されているコレクタ抵抗をＲｃ、エミッタ微分抵抗をｒｅ、電子の電荷量をｑ、ボルツマン係数をＫ、温度をＴとすると、（１）式より、
【数６】
Ａ＝２Ｒｃ／｛（Ｒｘ＋２ｒｅ）（Ｒｙ＋２ｒｅ）・Ｉ｝・・・（２）
【数７】
ｒｅ＝Ｖｔ／Ｉ・・・（９）
【数８】
Ｖｔ＝ＫＴ／ｑ・・・（１０）
となる。通常、Ｒｘ＝Ｒｙに設定されるので、Ｒｘ＝Ｒｙ＝Ｒｅとすると、（２）式より、
【数９】
Ａ＝２Ｒｃ／｛（Ｒｅ＋２ｒｅ）2・Ｉ｝・・・（３）
となる。
【００１２】
従来の電源電圧が±１０数Ｖ以上と十分大きなアナログ乗算器の場合、ｒｅは無視することができ、（３）式よりゲインＡは、
【数１０】
Ａ＝２Ｒｃ／（Ｒｅ2・Ｉ）・・・（４）
と表すことができる。（４）式を利用して、ゲインの温度係数（１／Ａ）（∂Ａ／∂Ｔ）を求める。（４）式の両辺をＴで偏微分すると、
【数１１】
（１／Ａ）（∂Ａ／∂Ｔ）＝（１／Ｒｃ）（∂Ｒｃ／∂Ｔ）−（２／Ｒｅ）
・（∂Ｒｅ／∂Ｔ）−（１／Ｉ）（∂Ｉ／∂Ｔ）・・・（５）
となる。通常、同じＩＣプロセスで製造されたトランジスタのエミッタ抵抗の温度係数（１／Ｒｅ）（∂Ｒｅ／∂Ｔ）とコレクタ抵抗の温度係数（１／Ｒｃ）（∂Ｒｃ／∂Ｔ）は等しいので、
【数１２】
（１／Ｒｅ）（∂Ｒｅ／∂Ｔ）＝（１／Ｒｃ）（∂Ｒｃ／∂Ｔ）
＝（１／Ｒ）（∂Ｒ／∂Ｔ）・・・（１４）
とすると、（５）式より、
【数１３】
（１／Ａ）（∂Ａ／∂Ｔ）＝−（１／Ｒ）（∂Ｒ／∂Ｔ）
−（１／Ｉ）（∂Ｉ／∂Ｔ）・・・（６）
となる。ゲインの温度補償の条件、即ち、ゲインの温度係数（１／Ａ）（∂Ａ／∂Ｔ）＝０となる条件を導出すると、（６）式より
【数１４】
（１／Ｉ）（∂Ｉ／∂Ｔ）＝−（１／Ｒ）（∂Ｒ／∂Ｔ）・・・（７）
となる。
【００１３】
即ち、従来の電源電圧が±１０数Ｖ以上であるアナログ乗算器においては、（７）式に示されているように、バイアス電流の温度係数（１／Ｉ）（∂Ｉ／∂Ｔ）を抵抗の温度係数（１／Ｒ）（∂Ｒ／∂Ｔ）と絶対値が等しく、符号を逆に設定することで、ゲインの温度補償を行っていた。
【００１４】
【発明が解決しようとする課題】
ところが、近年電子機器の低電源電圧化が進み、電源電圧３Ｖ程度で動作するアナログ乗算器の要求が高まってきている。電源電圧３Ｖ程度では、（３）式において、エミッタ微分抵抗ｒｅを無視することができない。従って、ゲインの温度補償を行う場合、（７）式を利用するだけでは不十分である。このような場合（３）式を利用して、ゲインの温度係数（１／Ａ）（∂Ａ／∂Ｔ）を求める。（３）式の両辺をＴで偏微分すると、
【数１５】
（１／Ａ）（∂Ａ／∂Ｔ）＝（１／Ｒｃ）（∂Ｒｃ／∂Ｔ）
−（２／（Ｒｅ＋２ｒｅ））（∂Ｒｅ／∂Ｔ）
−（４／（Ｒｅ＋２ｒｅ））（∂ｒｅ／∂Ｔ）
−（１／Ｉ）（∂Ｉ／∂Ｔ）・・・（８）
となる。（９）式と（１０）式より、
【数１６】
（∂ｒｅ／∂Ｔ）＝（Ｖｔ／Ｉ）｛１／Ｔ−（１／Ｉ）（∂Ｉ／∂Ｔ）｝・・・（１１）
であるので、（１１）式を（８）式に代入すると、
【数１７】
（１／Ａ）（∂Ａ／∂Ｔ）＝（１／Ｒｃ）（∂Ｒｃ／∂Ｔ）
−｛２ＩＲｅ／（ＩＲｅ＋２Ｖｔ）｝
・｛（１／Ｒｅ）（∂Ｒｅ／∂Ｔ）
＋２Ｖｔ／ＩＲＴ｝−（１／Ｉ）（∂Ｉ／∂Ｔ）
｛１−４Ｖｔ／（ＩＲ＋２Ｖｔ）｝・・・（１２）
となる。
【００１５】
ゲインの温度補償の条件、即ち、ゲインの温度係数（１／Ａ）（∂Ａ／∂Ｔ）＝０となる条件を導出すると、（１２）式より
【数１８】
（１／Ｉ）（∂Ｉ／∂Ｔ）＝｛２ＩＲｅ・（１／Ｒｅ）（∂Ｒｅ／∂Ｔ）−
（ＩＲｅ＋２Ｖｔ）（１／Ｒｃ）（∂Ｒｃ／∂Ｔ
）＋４Ｖｔ／Ｔ｝／（２Ｖｔ−ＩＲｅ）・・・（１３）
となる。通常、同じＩＣプロセスで製造されたトランジスタのエミッタ抵抗の温度係数（１／Ｒｅ）（∂Ｒｅ／∂Ｔ）とコレクタ抵抗の温度係数（１／Ｒｃ）（∂Ｒｃ／∂Ｔ）は等しいので、（１４）式を（１３）式に代入すると次のようになる。
【００１６】
【数１９】
（１／Ｉ）（∂Ｉ／∂Ｔ）＝｛（ＩＲｅ−２Ｖｔ）（１／Ｒ）（∂Ｒ／∂Ｔ
）＋４Ｖｔ／Ｔ｝／（２Ｖｔ−ＩＲｅ）・・・（１５）
即ち、低電源電圧で駆動されるアナログ乗算器において、ゲインの温度補償を実現させるためには、（１５）式の条件を満たさなければならない。
【００１７】
本発明は、低電源電圧でもゲインの温度補償を実現することができるアナログ乗算器を提供することを目的とする。
【００１８】
【課題を解決するための手段】
第一の本発明は、アナログ乗算器であって、第一の入力電圧がベースに差動入力され、エミッタに定電流が供給される第一及び第二の入力トランジスタと、前記各入力トランジスタのコレクタに接続される第一及び第二の負荷素子と、を有し、前記第一の入力電圧に対応する差動電圧を出力する差動電圧出力部と、第二の入力電圧がベースに差動入力され、エミッタに定電流が供給される第一及び第二の入力トランジスタを有し、前記第二の入力電圧に対応する差動電流を出力する差動電流出力部と、前記差動電圧出力部及び差動電流出力部へ定電流を供給する定電流供給部と、前記差動電圧出力部から出力される差動電圧がベースに差動入力され、エミッタが共通接続される二つのトランジスタを各々備える第一及び第二の差動対を有し、前記第一及び第二の差動対は各々のトランジスタのコレクタが交差接続され、且つ、前記差動電流出力部から共通接続されたエミッタへ供給される差動電流で各々駆動され、前記交差接続点より前記第一の入力電圧と前記第二の入力電圧の積に比例した電圧を出力する出力部と、を含むアナログ乗算器であって、前記定電流供給部は、設定可能な温度係数を有する基準電圧を出力する基準電圧発生回路と、前記基準電圧に応じた定電流を出力する定電流発生回路と、を備え、該アナログ乗算器の線形入力範囲に応じて前記基準電圧の温度係数が設定されると共に該アナログ乗算器のゲインの温度補償がなされることを特徴とする。
【００１９】
第一の本発明のアナログ乗算器のゲインの温度補償は、定電流供給部から出力される定電流より決定される。定電流供給部は、設定可能な温度係数を有する基準電圧を出力する基準電圧発生回路を備える。この基準電圧発生回路は、任意の基準電圧を発生することができ、この基準電圧は任意の温度係数を有する。定電流発生回路は、この基準電圧に制御され、定電流の温度係数及び定電流量は任意に設定ができる。従って、低電源電圧でもゲインの温度補償を行うことが可能である。
【００２０】
また、第二の本発明は、アナログ乗算器であって、第一の入力電圧がベースに差動入力され、エミッタに電流素子が接続された第一及び第二の入力トランジスタと、前記各入力トランジスタのコレクタに接続される第一及び第二の負荷素子と、を有し、前記第一の入力電圧に対応する差動電圧を出力する差動電圧出力部と、第二の入力電圧がベースに差動入力され、エミッタに電流素子が接続された第一及び第二の入力トランジスタを有し、前記第二の入力電圧に対応する差動電流を出力する差動電流出力部と、設定可能な温度係数を有する基準電圧を発生する基準電圧発生回路を有し、前記差動電圧出力部の各入力トランジスタ及び差動電流出力部の各入力トランジスタの各ベースに抵抗素子を介して前記基準電圧を供給する基準電圧供給部と、前記差動電圧出力部から出力される差動電圧がベースに差動入力され、エミッタが共通接続される二つのトランジスタを各々備える第一及び第二の差動対を有し、前記第一及び第二の差動対は各々のトランジスタのコレクタが交差接続され、且つ、前記差動電流出力部から共通接続されたエミッタへ供給される差動電流で各々駆動され、前記交差接続点より前記第一の入力電圧と前記第二の入力電圧の積に比例した電圧を出力する出力部と、を備え、該アナログ乗算器の線形入力範囲に応じて前記基準電圧の温度係数が設定されると共に該アナログ乗算器のゲインの温度補償がなされることを特徴とする。
【００２１】
第二の本発明のアナログ乗算器のゲインの温度補償は、差動電圧出力部と差動電流出力部の電流素子に流れる電流で決定される。出力された基準電圧は、差動電圧出力部と差動電流出力部の各入力トランジスタのベースに抵抗素子を介して供給され、各電流素子に流れる電流を制御する。この基準電圧は任意の温度係数を有し、その電圧も任意に設定できるので、各電流素子に流れる電流の温度係数及び電流量を任意に設定できる。従って、低電源電圧でもゲインの温度補償を行うことが可能である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。各図を通じて、同一の部材には同一の符号が施されている。
【００２３】
図１に本実施形態のアナログ乗算器１００が示されている。アナログ乗算器１００は、差動電圧出力部２、差動電流出力部４、トランジスタＱ３，Ｑ４で構成される差動対と、トランジスタＱ５，Ｑ６で構成される差動対とを有する出力部１０及び差動電流出力部４に定電流を供給する定電流供給部１２を備えている。
【００２４】
差動電圧出力部２、差動電流出力部４、２つの差動対及び出力部１０は、図６に示された公知のアナログ乗算器４００と同じトランジスタ構成である。従って、トランジスタＱ７及びＱ８のそれぞれのベースに第一の入力電圧Ｖ１が差動入力され、トランジスタＱ１及びＱ２のそれぞれのベースに第二の入力電圧Ｖ２が差動入力されると、出力端子１６と１８との間に、第一の入力電圧Ｖ１と第二の入力電圧Ｖ２の積に比例した出力電圧Ｖ０が出力される。
【００２５】
本実施形態の定電流供給部１２は、基準電圧発生回路２２と定電流発生回路２４とを有する。基準電圧発生回路２２からは、設定可能な温度係数（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／∂Ｔ）を有する基準電圧Ｖｒｅｆが出力される。基準電圧発生回路２２のトランジスタの構成は後述する。
【００２６】
基準電圧Ｖｒｅｆは、トランジスタＱ２０のエミッタに接続される。トランジスタＱ２０は、ベースとコレクタが接続されている。トランジスタＱ２０のベース電位Ｖｂは、基準電圧ＶｒｅｆよりトランジスタＱ２０のベース・エミッタ間電位の分だけ高くなる。従って、ベース電位Ｖｂは基準電圧Ｖｒｅｆによってその電位が決まる。
【００２７】
トランジスタＱ２０のベース（コレクタ）は、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のベースに電気的に接続される。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のエミッタは、各々抵抗素子Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４に電気的に接続され、各抵抗素子を介して接地電位に接続されている。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のコレクタは、各々が差動電圧出力部２の入力トランジスタＱ７，Ｑ８のエミッタ及び差動電流出力部４の入力トランジスタＱ１，Ｑ２にそれぞれ電気的に接続され、入力トランジスタＱ７，Ｑ８，Ｑ１，Ｑ２に定電流を供給する。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４に流れる電流は、基準電圧Ｖｒｅｆの電位に制御され、結局、差動電圧出力部２及び差動電流出力部４に供給する定電流が制御される。
【００２８】
図２には、本実施形態のアナログ乗算器１００に使用される基準電圧発生回路２２のトランジスタ構成の一例が示されている。基準電圧発生回路２２は、トランジスタＱ１９のエミッタより、温度係数が設定可能な基準電圧Ｖｒｅｆを出力する一般的によく知られているバンドギャップリファレンス回路である。この回路の動作原理を簡単に説明する。
【００２９】
トランジスタＱ１７，Ｑ１８に流れる電流をそれぞれＩ１７，Ｉ１８、抵抗素子ＲＰ１，ＲＰ３の抵抗値をそれぞれＲＰ１，ＲＰ３、トランジスタＱ１８のベース・エミッタ間電圧をＶＢＥ１８とすると、
【数２０】
Ｉ１７＝Ｉ１８＝Ｖｔ・ｌｎＮ／ＲＰ３
【数２１】
Ｖｒｅｆ＝ＶＢＥ１８＋２Ｉ７・ＲＰ１
となる。従って、基準電圧Ｖｒｅｆの温度係数は、
【数２２】
（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／Ｖｔ）
＝（１／Ｖｒｅｆ）（∂ＶＢＥ１８／Ｖｔ）
＋（１／Ｖｒｅｆ）（２・ＲＰ１・ｌｎＮ／ＲＰ３）（Ｖｔ／Ｔ）
となる。つまりトランジスタＱ１８のＶＢＥ１８の負の温度特性と、ＲＰ１で発生する正の温度特性とを合わせて、温度係数が零の基準電圧を発生することができる。また、ＶＢＥ１８の負の温度特性がＲＰ１の正の温度特性より大きいときは、基準電圧Ｖｒｅｆの温度特性は負となる。また、ＶＢＥ１８の負の温度特性がＲＰ１の正の温度特性より小さいときは、基準電圧Ｖｒｅｆの温度特性は正となる。このように本実施形態の基準電圧発生回路２２は、任意の温度係数を有する基準電圧を発生させることができる。
【００３０】
ここで、本実施形態のアナログ乗算器１００におけるゲインの温度補償を実現するための条件を導出する。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４に流れる定電流をＩとすると、
【数２３】
Ｉ＝Ｖｂ／Ｒ１１＝Ｖｂ／Ｒ１２＝Ｖｂ／Ｒ１３＝Ｖｂ／Ｒ１４
となる。トランジスタＱ２０のベース・エミッタ間電圧と、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のベースエミッタ間電圧とはほぼ等しいので、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のエミッタ電圧はＶｒｅｆとほぼ等しくなる。従って、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４に流れる定電流Ｉは、
【数２４】
Ｉ＝Ｖｒｅｆ／Ｒ１１＝Ｖｒｅｆ／Ｒ１２＝Ｖｒｅｆ／Ｒ１３
＝Ｖｒｅｆ／Ｒ１４・・・（１７）
となる。
【００３１】
ここで、（１７）式をＴで偏微分して、定電流Ｉの温度係数を求めると、
【数２５】
（１／Ｉ）（∂Ｉ／∂Ｔ）＝（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／∂Ｔ）
−（１／Ｒ）（∂Ｒ／∂Ｔ）・・・（１８）
となる。
【００３２】
この（１８）式を（１５）式に代入し、ゲインの温度補償の条件を求めると、
【数２６】
（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／∂Ｔ）＝４Ｖｔ／｛Ｔ（２Ｖｔ−Ｉ・Ｒｅ）                                                      ・・・（１９）
となる。
【００３３】
本実施形態のアナログ乗算器１００においては、線形入力範囲は±Ｉ・Ｒｅとほぼ近似できる。つまり、（１９）式において、アナログ乗算器の線形入力範囲を決めれば、それと同時にゲインの温度補償を実現させるための基準電圧発生回路の温度係数を求めることができる。このようにして、本実施形態のアナログ乗算器１００において、ゲインの温度補償を実現することが可能である。
【００３４】
また、本実施形態のアナログ乗算器１００においては、基準電圧発生回路２２から出力される基準電圧Ｖｒｅｆが任意に設定可能なので、低電源電圧化にも適している。
【００３５】
図３には、電圧変換回路２６を有する他の実施形態のアナログ乗算器２００が示されている。アナログ乗算器２００においては、基準電圧発生回路２２からの基準電圧Ｖｒｅｆが電圧変換回路２６に入力される。電圧変換回路２６では、入力された基準電圧Ｖｒｅｆが電圧Ｖｃに変換され出力される。
【００３６】
電圧変換回路２６には、入力電圧をある電圧に変換する公知の変換回路が使用される。図４には、基準電圧発生回路２２と電圧変換回路２６の構成例が示されている。基準電圧発生回路２２は、図２に示された基準電圧発生回路２２と同じ構成であり、設定可能な温度係数を有する基準電圧Ｖｒｅｆを出力する。電圧変換回路２６の構成は、本実施形態の電圧変換回路に限定したのもではなく、公知の様々な電圧変換回路を使用することができる。基準電圧Ｖｒｅｆは、Ｖｃに変換され、トランジスタＱ２１によって、Ｖｂとして出力される。
【００３７】
本実施形態のアナログ乗算器２００におけるゲインの温度補償を実現するための条件を導出する。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４に流れる定電流をＩとすると、
【数２７】
Ｉ＝Ｖｂ／Ｒ１１＝Ｖｂ／Ｒ１２＝Ｖｂ／Ｒ１３＝Ｖｂ／Ｒ１４
となる。トランジスタＱ２１のベース・エミッタ間電圧と、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のベースエミッタ間電圧とはほぼ等しいので、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のエミッタ電圧はＶｃとほぼ等しくなる。従って、定電流Ｉは、
【数２８】
Ｉ＝Ｖｃ／Ｒ１１＝Ｖｃ／Ｒ１２＝Ｖｃ／Ｒ１３
＝Ｖｃ／Ｒ１４・・・（２０）
となる。
【００３８】
ここで、（２０）式をＴで偏微分して、定電流Ｉの温度係数を求めると、
【数２９】
（１／Ｉ）（∂Ｉ／∂Ｔ）＝（１／Ｖｃ）（∂Ｖｃ／∂Ｔ）
−（１／Ｒ）（∂Ｒ／∂Ｔ）・・・（２１）
となる。
【００３９】
この（２１）式を（１５）式に代入し、ゲインの温度補償の条件を求めると、
【数３０】
（１／Ｖｃ）（∂Ｖｃ／∂Ｔ）＝４Ｖｔ／｛Ｔ（２Ｖｔ−Ｉ・Ｒｅ）・・・（２２）
となる。
【００４０】
電圧変換回路２６においては、基準電圧Ｖｒｅｆが電圧Ｖｃに変換されるだけであるので、基準電圧Ｖｒｅｆの温度係数（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／∂Ｔ）は電圧Ｖｃについてもそのまま保持される。従って、
【数３１】
（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／∂Ｔ）＝（１／Ｖｃ）（∂Ｖｃ／∂Ｔ）
となる。
【００４１】
そして、（２２）式より
【数３２】
（１／Ｖｒｅｆ）（∂Ｖｒｅｆ／∂Ｔ）＝４Ｖｔ／｛Ｔ（２Ｖｔ−Ｉ・Ｒｅ）                                                      ・・・（２３）
となり、結局（１９）式と同じ条件が導出される。つまり、本実施形態のアナログ乗算器２００においても、アナログ乗算器１００と同様に、線形入力範囲は±Ｉ・Ｒｅとほぼ近似できる。つまり、（１９）式において、アナログ乗算器の線形入力範囲を決めれば、それと同時にゲインの温度補償を実現させるための基準電圧発生回路の温度係数を求めることができる。このようにして、本実施形態のアナログ乗算器２００においても、ゲインの温度補償を実現することが可能である。
【００４２】
図５に他の実施形態のアナログ乗算器３００が示されている。アナログ乗算器３００は差動電圧出力部２、差動電流出力部４、基準電圧供給部３０、出力部１０から構成される。基準電圧供給部３０は基準電圧発生回路２２、電圧変換回路２６、電圧供給回路３２で構成される。基準電圧発生回路２２は、前述したように、設定可能な温度係数を有する基準電圧Ｖｒｅｆを発生する。尚、電圧変換回路は、基準電圧Ｖｒｅｆを電圧Ｖｂに変換する回路である。この電圧Ｖｂは、トランジスタＱ２１のベース・エミッタ間電圧Ｖｂｅだけ、Ｖｃより電位が高い。
【００４３】
電圧Ｖｂは、入力トランジスタＱ１，Ｑ２，Ｑ７，Ｑ８のベースに抵抗素子Ｒ１，Ｒ２，Ｒ７，Ｒ８を介して供給される。入力トランジスタＱ１，Ｑ２，Ｑ７，Ｑ８のベース電流が小さいので、抵抗素子Ｒ１，Ｒ２，Ｒ７，Ｒ８による電圧降下はほとんど無視できる。また、トランジスタＱ２１と入力トランジスタＱ１，Ｑ２，Ｑ７，Ｑ８のベース・エミッタ間電圧がほぼ等しいので、入力トランジスタＱ１，Ｑ２，Ｑ７，Ｑ８のエミッタ電位はＶｃとほぼ等しくなる。従って、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４に流れる電流Ｉは、
【数３３】
Ｉ＝Ｖｃ／Ｒ１１＝Ｖｃ／Ｒ１２＝Ｖｃ／Ｒ１３
＝Ｖｃ／Ｒ１４
となり、（２０）式と同じになり、図３に示されたアナログ乗算器２００と同じ条件でゲインの温度補償が実現できる。即ち、アナログ乗算器３００においても、アナログ乗算器２００と同様に、線形入力範囲±Ｉ・Ｒｅを決めることで、ゲインの温度補償を実現することが可能である。
【００４４】
尚、各実施形態のアナログ乗算器において、トランジスタ構成は、当業者が置き換え可能な種々なトランジスタ構成を用いることが可能である。例えば、図６には、図１に示されたアナログ乗算器１００の差動電圧出力部２、差動電流出力部４及び定電流供給部１２に別のトランジスタ構成を用いたアナログ乗算器４００が示されている。アナログ乗算器４００においても、前述した各実施形態のアナログ乗算器と同様に、ゲインの温度補償を実現することが可能である。
【００４５】
【発明の効果】
以上説明したように、本発明のアナログ乗算器は、設定可能な温度係数を有する基準電圧を出力する基準電圧発生回路を備えている。従って、低電源電圧化が進んでも、ゲインの温度補償が可能なアナログ乗算器を提供することが可能である。
【図面の簡単な説明】
【図１】  本実施形態のアナログ乗算器１００が示された図である。
【図２】  基準電圧発生回路の一例が示された回路図である。
【図３】  他の実施形態のアナログ乗算器２００が示された図である。
【図４】  基準電圧発生回路と電圧変換回路の一例が示された回路図である。
【図５】  他の実施形態のアナログ乗算器３００が示された図である。
【図６】  他の実施形態のアナログ乗算器４００が示された図である。
【図７】  従来のアナログ乗算器６００が示された図である。
【符号の説明】
２  差動電圧出力部、４  差動電流出力部、１０  出力部、１２  定電流供給部、２２  基準電圧発生回路、２４  定電流発生回路、１００，２００，３００，４００，６００  アナログ乗算器、Ｒｘ，Ｒｙ  抵抗素子、Ｑ１，Ｑ２，Ｑ７，Ｑ８  入力トランジスタ、Ｖ０  出力電圧、Ｖ１  第一の入力電圧、Ｖ２  第二の入力電圧、Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ９，Ｑ１０，Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４  トランジスタ。
【図１】
0004242020.tif 000002
【図２】
0004242020.tif 000003
【図３】
0004242020.tif 000004
【図４】
0004242020.tif 000005
【図５】
0004242020.tif 000006
【図６】
0004242020.tif 000007
【図７】
0004242020.tif 000008