(57)【特許請求の範囲】
【請求項１】
送信媒体を介して少なくとも１つの受信機に結合された送信機を備えている送信システムであって、
前記送信機が、制御部とペイロード部とを含むフレームを組み立てるためのフレーム組立て手段を備え、
前記受信機が、前記フレームから前記ペイロード部を抽出するためのフレーム分解手段を備えているとともに、
前記フレーム組立て手段が、少なくともパケットの長さを含んだ識別部を有するパケットを前記フレームに挿入するようにも構成されており、
さらに、前記フレーム組立て手段が、現在のフレームの新たなパケットの開始位置の代わりに、次のフレーム内の新たなパケットの開始位置を前記制御部に挿入するように構成されており、
前記フレーム分解手段が、新たなパケットの開始位置を前記制御部から取り出し、かつ、次のパケットの開始位置を前のパケットの開始位置とサイズとから決定するように構成されている、
ことを特徴とする送信システム。
【請求項２】
前記フレーム組立て手段が、さらに、パケット・タイプ表示を前記識別部に導入するように構成されており、
前記フレーム分解手段が、さらに、前記パケット・タイプを前記識別部から取り出し、
前記送信媒体が、様々なパケット・タイプのパケットを移送するように構成されている、
ことを特徴とする請求の範囲第１項に記載の送信システム。
【請求項３】
前記パケットの長さが、１バイトより大きな基本データ・ユニットの整数倍である、
ことを特徴とする請求の範囲第１項または第２項に記載の送信システム。
【請求項４】
制御部とペイロード部とを含むフレームを組み立てるためのフレーム組立て手段を備え、送信媒体を介して信号を送信するための送信機であって、
前記フレーム組立て手段が、少なくともパケットの長さを含んだ識別部を有するパケットを前記フレームに挿入するように構成されており、
さらに、前記フレーム組立て手段が、現在のフレームの新たなパケットの開始位置の代わりに、次のフレーム内の新たなパケットの開始位置を前記制御部に挿入するように構成されている、
ことを特徴とする送信機。
【請求項５】
入力信号のフレームからペイロード部を抽出するためのフレーム分解手段を備え、送信媒体からデータを受信するための受信機であって、
前記フレーム分解手段が、現在のフレームの新たなパケットの開始位置の代わりに、次のフレーム内の新たなパケットの開始位置を制御部から取り出し、かつ、現在のパケットの開始位置とサイズとから次のパケットの開始位置を決定するように構成されている、
ことを特徴とする受信機。
【請求項６】
制御部とペイロード部とを含むフレームを組み立て、
前記フレームを送信し、かつ、
前記フレームから前記ペイロード部を抽出する、
ことを含む、送信機から受信機へ送信媒体を介してデータを送信するための方法において、
少なくともパケットの長さを含んだ識別部を有するパケットを前記フレームに挿入し、
さらに、現在のフレームの新たなパケットの開始位置の代わりに、次のフレーム内の新たなパケットの開始位置を前記制御部に挿入し、
新たなパケットの開始位置を前記制御部から取り出し、かつ、
現在のパケットの開始位置とサイズとから次のパケットの開始位置を決定する、
ことを特徴とする方法。
【請求項７】
制御部とペイロード部とを含むフレームを組み立てることを含む、信号を送信するための方法において、
少なくともパケットの長さを含んだ識別部を有するパケットを前記フレームに挿入し、
さらに、現在のフレームの新たなパケットの開始位置の代わりに、次のフレーム内の新たなパケットの開始位置を前記制御部に挿入する、
ことを特徴とする方法。
【請求項８】
データを受信するための方法であって、
当該方法は、入力信号のフレームからペイロード部を抽出することを含んでいるとともに、
現在のフレームの新たなパケットの開始位置の代わりに、次のフレーム内の新たなパケットの開始位置を制御部から取り出し、
現在のパケットの開始位置とサイズとから次のパケットの開始位置を決定する、
ことを特徴とする方法。
【発明の詳細な説明】
本発明は、送信媒体を介して少なくとも１つの受信機に結合されている送信機を備えた送信システムに関する。この送信機は、制御部とペイロード部とを含むフレームを組み立てるためのフレーム組立て手段を備えている。この受信機は、フレームからペイロード部を抽出するためのフレーム分解手段を備えている。
また、本発明は、送信機、受信機、送信方法および信号に関する。
本発明による送信システムは、ＤＡＶＩＣ１．１仕様書のパート８の改訂版３．０とは区別される。
ＤＡＶＩＣ（Digital Audio VIdeo Council：デジタル・オーディオ・ビデオ審議会）仕様書では、デジタル・エンハンスド同報通信チェーンを標準化することが試みられている。これらの標準は、コンテント・プロバイダからサービス・プロバイダを介してエンド・ユーザへの完全なチェーンをカバーする。ＤＡＶＩＣによってカバーされる面は、たとえば、ビデオ符号化、セキュリティ、チャネル符号化、変調およびフレーム構造である。
ＤＡＶＩＣでは、ＭＰＥＧ−２移送ストリーム多重化を使用することが提案されている。この多重化では、１８７バイトのペイロード部が、制御部とペイロード部とを含むフレームを運ぶ。ＤＡＶＩＣでは、ペイロード部はＡＴＭセルのシーケンスである。制御部は、パケットの優先度および誤りフラグのようないくつかの要素、ならびに、ＡＴＭセルは、情報をぎっしり詰めて送信チャネルを満たすように導入されるので、フレームで運ばれる現在のＡＴＭセルのシーケンスが受信機において廃棄される必要があることを示す表示を運ぶことができる。
公知のシステムの問題は、現在のペイロード・フォーマットとは異なる他のフォーマットのデータの移送に適していないということである。このような他のフォーマットは、たとえば、１２５μ秒の繰り返し速度を有する固定長データ・ワードを必要とするＳＴＭ、またはイーサネット・パケットもしくはＩＰ（Internet Prot ocol：インターネット・プロトコル）パケットのような可変長データ・フォーマットである。
本発明の目的は、さまざまなタイプのデータ・フォーマットの移送を許容する前記序文による送信システムを提供することにある。
したがって、本発明による送信システムは、前記フレーム組立て手段が、少なくともパケットの長さを含んだ識別部を有するパケットを前記フレームに挿入するように構成されており、さらに、前記フレーム組立て手段が、フレーム内の新たなパケットの開始位置を前記制御部に挿入するように構成されており、前記フレーム分解手段が、新たなパケットの開始位置を前記制御部から取り出し、かつ、前記開始位置と現在のパケットのサイズとから次のパケットの開始位置を決定するように構成されている、ことを特徴とする。
フレームの制御部においてパケットの開始位置を示し、フレームの開始位置から次のパケットの開始を決定し、開始位置と先行するパケットの長さとから次のパケットの開始を決定することによって、すべての種類のパケットをフレームで移送することが可能となる。また、パケットを２つの部分に分割して、異なるフレームで移送することも可能となり、効率が非常に高くなる。
本発明の一実施例は、前記フレーム組立て手段が、さらに、パケット・タイプ表示を前記識別部に導入するように構成されている、ことを特徴とする。
パケット・タイプを指定することにより、あるタイプのパケットを容易に識別し、したがって容易に処理できることが得られる。
本発明の他の実施例は、フレームの前記制御部が、次のフレームの新たなパケットの開始位置を含んでいる、ことを特徴とする。
現在のフレームの新たなパケットの開始位置を示す代わりに、次のフレームの新たなパケットの開始位置を示すことにより、当該位置についての情報を処理するのにより多くの時間が利用可能となる。その結果、フレームの部分を蓄積するためのバッファを省くことができる。
本発明の他の実施例は、前記パケットの前記長さが１バイトより大きな基本データ・ユニットの整数倍である、ことを特徴とする。
これらの基本データ・ユニットを導入することにより、パケットの長さは、限られた数の値のみを有することができ、パケットの長さを符号化するのに要するビット数を減少させることができる。
本発明は、以下において、図面を参照しながら説明される。
ここで、図１は、本発明による送信システムを示す。
図２は、２つのＭＰＥＧ移送ストリーム・フレームから構成される基本フレームの構造を示す。
図３は、ＩＥＥＥ８０２．１４の提案に従った識別子バイトを有するＡＴＭセルを含んだパケットを示す。
図４は、可変長セルを含むパケットを示す。
図５は、ＳＴＭセルを含むパケットを示す。
図６は、図３、図４および図５によるデータ・フォーマットを運ぶことができるフレーム構造のためのコントローラ１８のブロック図である。
図１による送信システムにおいて、ＡＴＭ信号は、送信機２のマルチプレクサ４の第１入力に与えられる。ＳＴＭ信号は、マルチプレクサ４の第２入力に与えられ、可変長セルのシーケンスは、マルチプレクサ４の第３入力に与えられる。コントローラ６の第１出力は、マルチプレクサ４の制御入力に接続されている。マルチプレクサ４の出力は、フレーム・アセンブラ８として参照されるフレーム組立て手段の入力に接続されている。
コントローラ６の第２出力信号は、出力信号Ｖ−ＡＴＭを運び、正当性表示挿入装置１０として参照される正当性表示挿入手段の第１入力に接続されている。コントローラ６の第３出力は、出力信号Ｖ−ＳＴＭを運び、正当性表示挿入装置１０の第２入力に接続されている。コントローラ６の第４出力は、出力信号Ｖ−ＶＬを運び、正当性表示挿入装置１０の第３入力に接続されている。
正当性表示挿入装置１０の出力は、フレーム・アセンブラ８の第２入力に接続されている。フレーム・アセンブラ８の出力は、送信機２の出力に結合されている。
送信機２の出力は、送信媒体１２を介して受信機１４の入力に結合されている。受信機１４の入力は、コントローラ１８の入力と、ここではフレーム・ディスアセンブラ１６であるフレーム分解手段の入力とに接続されている。コントローラ１８の出力は、フレーム・ディスアセンブラ１６の第２入力に接続されている。フレーム・ディスアセンブラ１６の第１出力では、ＡＴＭフォーマットの出力信号が利用可能である。フレーム・ディスアセンブラ１６の第２出力では、ＳＴＭフォーマットの出力信号が利用可能である。フレーム・ディスアセンブラ１６の第３出力では、可変長パケットを含む出力信号が利用可能である。
図１による送信システムは、ＡＴＭフォーマットおよびＳＴＭフォーマットのデータを送信するように構成されている。また、この送信システムは、イーサネット・パケットまたはＴＣＰ／ＩＰパケットのような可変長パケットの送信もサポートする。異なるタイプのデータの基本ユニットは、いわゆるプロトコル・データ・ユニット（ＰＤＵ：Protocol Data Unit）に梱包される。
コントローラ６は、マルチプレクサ４の入力信号のいずれをマルチプレクサ４の出力に通過させるべきかを示す制御信号をマルチプレクサ４に与える。コントローラ６とマルチプレクサ４との組合せは、入力の選択を高速に変更するように構成されており、ＡＴＭセル、ＳＴＭデータおよび可変長パケットがインタリーブされた出力ストリームを生成する可能性を導入する。
正当性表示挿入装置１０が、フレーム・アセンブラ８によって組み立てられるフレームに正当性表示を導入できるようにするために、コントローラ６は、マルチプレクサの入力における信号の正当性についての情報を提供する。正当性表示を使用することにより、受信機は、ペイロード・データを運んでいるパケットから利用されていないパケットを区別することができる。ＤＡＶＩＣ仕様書においてすでに規定されているもの以外の識別を使用することにより、他のタイプのデータ・フォーマットを識別することが可能になる。
フレーム・アセンブラ８は、マルチプレクサ４の出力データと正当性表示とを含むフレームを組み立てる。データのフレームは、送信媒体１２を介して受信機１４に送信される。
受信機１４において、コントローラは、フレームの開始を判断し、また、入力信号がＡＴＭセルのストリームを運んでいるのか、異なるタイプの信号を運んでいるのかを正当性表示から判断する。この情報は、ディスアセンブラ１６を制御するために使用される。ディスアセンブラ１６は、フレームから異なるデータ・フォーマットを抽出し、受信機１４の対応する出力にそれらを出力する。ある受信機は１つのタイプのデータのみを受信するように構成可能であることが分かる。このような場合には、その１つのタイプのデータが受信機１４の入力におけるフレームに存在する場合にのみ、受信機の出力に信号が存在することとなる。
図２による信号は、２つの標準ＭＰＥＧ移送多重パケットからなる１つのシーケンスを含んでいる。本発明によるフレームは、２つの連続したＭＰＥＧ移送ストリーム・パケットの１８７バイトのペイロードによって運ばれる。これらのＭＰＥＧ移送多重パケットの１番目のものは、１バイトの同期信号２０と、１８７バイトのペイロード２２と、１６バイトの誤り制御部２４とを備えている。これらのＭＰＥＧ移送多重パケットの２番目のものは、１バイトの同期信号２４と、１８７バイトのペイロード２６と、１６バイトの誤り制御部２８とを備えている。同期信号は、２進数“０１０００１１１”の値を有する固定された８ビットのフィールドであり、フレーム同期のために使用される。フレームは、４つの制御バイト２２−１（ＣＴＲＬ０）、２６−１（ＣＴＲＬ１）、２６−５（ＣＴＲＬ２）および２２−６（ＣＴＲＬ３）、ならびにユーザ・データを運ぶスロットとも呼ばれる複数の基本データ・ユニット２２−２…２２−５、２６−２…２６−５を備えている。これらのスロットは、整数倍のバイトを備えている。ＣＴＲＬ０バイトの後からは新たなスロットが開始する必要はなく、前のフレームからのスロットを続けることも可能である。これは、利用されないスペースがフレームには存在しないので、フレームの効率を増加させることになる。ＣＴＲＬ０バイトは、現パケットが２つのＭＰＥＧ移送ストリーム・パケットからなるシーケンスの１番目のものであることを示す。ＣＴＲＬ０の値は、２進数Ｅ１ＰＳＳＳＳＳである。ここで、Ｅ、ＰおよびＳビットは以下に定義される。ＣＴＲＬ１バイトは、現パケットが２つのパケットからなるシーケンスの２番目のものであることを示す。その値は２進数Ｅ０ＰＳＳＳＳＳである。ここで、Ｅ、ＰおよびＳビットは以下に定義される。
Ｅビットは１ビットの誤りフラグである。このビットが“１”に設定されていると、このビットは、関連する１８７バイトのペイロード内に少なくとも１ビットの訂正不可能な誤りが存在することを示している。このビットは、トランスポート層のエンティティによって“１”に設定されてもよい。このビットが“１”に設定されているとき、このビットは、誤っているビットの値が訂正されない限り、“０”にリセットされない。
Ｐビットは、１ビットの優先度フラグである。このビットが“１”に設定されていると、このビットは、関連するパケットが、優先度フラグが“０”に設定されているペイロードよりも高い優先度を有することを示している。
５ビットのＳＳＳＳＳのフィールドは、正当性表示である。その値が２進数“１１１１０”に等しいならば、それは、ＤＡＶＩＣ標準に従った正当なＡＴＭセルのストリームがペイロード内にあることを意味する。このような場合には、スロットは使用されない。１番目のＭＰＥＧ移送ストリーム・パケットは、５３バイトからなる３つのＡＴＭセルと第４のＡＴＭセルの２７バイトとを含む。２番目のＭＰＥＧ移送ストリーム・パケットは、第４のパケットの残りの２６バイトと３つの別のＡＴＭセルとを含む。この場合には、ＣＴＲＬ３バイトは存在しない。
ＳＳＳＳＳ列が、別の値、たとえば“０１０１１”を有するならば、それは、上述したＡＴＭストリームとは異なる信号がペイロード２２および２６内に存在することを意味する。ＳＳＳＳＳ列によって、どのタイプの信号がペイロード内にあるかを示すことができるが、ＳＳＳＳＳ列によって、ペイロードがＤＡＶＩＣのＡＴＭストリームとは異なるフォーマットを運ぶことのみを示すこともできる。後者は、異なるタイプのデータがペイロード内でインタリーブされる可能性を開く。このような場合には、このデータは、それ自身により識別情報を運ぶ必要がある。
ＣＴＲＬ２バイトは予約されている。このバイトは、処理、管理および維持の情報（ＯＡＭ：Operation,Administration and Maintenance）の運搬用に定義されるであろう。
ＣＴＲＬ３バイトは、２番目のＭＰＥＧ移送パケットにおける新たなプロトコル・データ・ユニット（ＰＤＵ）の最初のバイトの位置を示す。新たな各ＰＤＵは、新たなタイムスロットにより開始する。この情報を使用することにより、ディスアセンブラ１６は、フレームからＰＤＵを容易に抽出することができる。
図３は、ＩＥＥＥ８０２．１４標準（未公表）の草案に従ったＡＴＭセルのシーケンスである第１タイプのＰＤＵを示している。このシーケンスは、識別部がここでは各ＡＴＭセルに先行する１バイトの識別子４０である点で、ＡＴＭセルの標準化されたＤＡＶＩＣシーケンスとは異なる。識別子バイト４０は、以下の表により定義される３つのフィールドを有する。
0004219408.tif 000002
フォーマットＩＤ４０−１フィールドはＰＤＵのタイプを示す。このフィールドはすべてのＰＤＵに存在する。ＡＴＭのＰＤＵに対して、これらのビットは“００”に設定される。暗号化キー識別子ビット４０−２は、セキュリティを増大するために、２つのセットの暗号化キーの間の切り換えを示すために使用される。識別子４０の最後の５ビットからなる部分４０−３は、将来のフォーマットＩＤを導入するために予備として確保されている。
図４は、可変長セルのＰＤＵである第２タイプのＰＤＵを示している。このタイプのセルは、４つのフィールドを備えた識別子４４を有する。これらのフィールドは、以下の表に従った意味を有する。
0004219408.tif 000003
フォーマットＩＤフィールド４４−１は、ＰＤＵのタイプを示すビットである。これは値“１”に設定される。暗号化キー識別子４４−２は、図３を参照しながらすでに説明したものと同じ意味を有する。シーケンス識別子４４−３は、１４３バイトよりも大きな可変長データ・ユニットを処理するために存在する。シーケンス識別子４４−３が２進数“１０”の値を有するならば、それは、現在のフラグメントがより大きなＶＬセルからの最初のフラグメントであることを意味する。シーケンス識別子４４−３が２進数“００”の値を有するならば、それは、現在のフラグメントがＶＬセル内のフラグメントであり、少なくとも１つのフラグメントが後続することを意味する。シーケンス識別子４４−３が２進数“０１”の値を有するならば、それは、現在のフラグメントがＶＬセルの最後のセグメントであることを意味する。シーケンス識別子４４−３が２進数“１１”の値を有するならば、それは、現在のフラグメントがＶＬセルの唯一のフラグメントであることを意味する。シーケンス・フィールドは、複数のＶＬのＰＤＵから完全なＶＬパケットを抽出するために使用される。サイズ識別子４４−４は、同じＰＤＵに対して続く９バイトのスロットの数を表す４ビットから構成される。
図５は、ＳＴＭデータを運ぶために用意されている第３タイプのＰＤＵを示している。ＳＴＭは、しばしば電話通信またはＩＳＤＮの分野用に、固定された６４Ｋｂｐｓのビットレートの接続をサポートするために使用される。ＳＴＭのＰＤＵは、１バイトのヘッダ４６と８バイトのＳＴＭセル４８とを備えている。その結果、ＳＴＭのＰＤＵは、正確に１スロットを満たす。ヘッダ４６は、以下の表に従った３つのフィールド４６−１、４６−２および４６−３を備えている。
0004219408.tif 000004
“０１”の値を有するフォーマットＩＤ４６−１は、ＳＴＭのＰＤＵが存在することを示す。下流側においてＳＴＭを実現するためのさまざまなオプションがある。
ＳＴＭデータを移送する第１の方法は、単一のスロットのサイズを有するＰＤＵを使用することである。また、ヘッダ・バイトは、セル・タイプ識別子であるセル・タイプ情報と、ＳＴＭストリーム識別子とを含む。６４Ｋｂｐｓ接続ごとの１スロットにつき単一のバイトが割り当てられる。ここで、スロットは、互いに１２５Ｔ秒間隔でスケジューリングされる。１つの６４ｋｂｐｓの接続のみがアクティブな場合には、これは、約１．５％である３０Ｍｂｐｓストリームにおいて１２５Ｔ秒につき７バイトのオーバヘッドを生み出す。この方法は、下流側の１つのキャリアにつき２５６個までの同時にアクティブとなる呼のアドレス指定をサポートする。
図５によるＰＤＵで使用されるＳＴＭを移送する選択的な方法は、ＳＴＭセルのデータ用の実際のＳＴＭストリームを識別するための５ビットのストリーム識別子を導入することである。ストリーム識別子のサイズのために、同時にアクティブな呼の数は３２である。ＳＴＭセルは、１つのＳＴＭストリームからの連続した８バイトを含む。これは、ＡＴＭストリームからの８バイトのバッファのために、８×１２５μ秒＝１ｍ秒の付加的な遅延になる。
図６による制御ユニット１８において、入力は、フレーム同期装置５１の入力、制御バイト・セレクタ５２およびＰＤＵヘッダ・セレクタ５６に接続されている。フレーム同期装置５１の出力は、フレーム・バイト・カウンタ５０のリセット入力の入力に接続されている。フレーム・バイト・カウンタ５０の出力は、フレームの現在のバイトの番号を運び、論理ユニット５８の入力および制御バイト・セレクタ５２の入力に接続されている。
制御バイト・セレクタ５２の第１出力は、ＡＴＭセル用の正当性表示ＳＳＳＳＳを運び、論理ユニット５８に接続されている。制御バイト・セレクタ５２の第２出力は、リセット信号を運び、ＰＤＵバイト・カウンタ５４に接続されている。ＰＤＵバイト・カウンタ５４の出力は、現在のＰＤＵの現在のバイトの番号を運び、論理ユニット５８およびＰＤＵヘッダ・セレクタ５６に接続されている。ＰＤＵヘッダ・セレクタの第１出力は、現在のＰＤＵのバイト数を運び、ＰＤＵバイト・カウンタ５４の入力に接続されている。ＰＤＵヘッダ・セレクタ５６の第２出力は、現在のＰＤＵのタイプを表す信号を運び、論理ユニット５８に接続されている。論理ユニット５８の出力は、コントローラ１８の出力を構成する。
フレーム・バイト・カウンタ５０は、０から１８６までをカウントすることができるカウンタである。このカウンタは、フレームの現在のバイトの番号を出力する。フレーム同期装置５１は、１８７バイトの各フレームの開始を判断する。フレーム同期装置５１は、各フレームの開始時に、リセット・パルスをフレーム・バイト・カウンタ５０に発行し、このカウンタをリセットする。これにより、フレーム・バイト・カウンタは、制御ユニット１８の入力におけるフレームと同期する。
制御バイト・セレクタ５２は、制御バイトＣＴＲＬ０、ＣＴＲＬ１、ＣＴＲＬ２およびＣＴＲＬ３を入力ストリームから抽出するように構成されている。制御バイト・セレクタ５２は、フレーム・バイト・カウンタ５０が値０または値１５６を有するならば、入力におけるバイトを制御バイトとして選択するように構成されている。フレーム・バイト・カウンタの位置０で検出される制御バイトの第１ビットが値“１”を有するならば、前記制御バイトは、ＣＴＲＬ０バイトである。その値は記憶され、ビットＳＳＳＳＳの値は論理ユニット５８に渡される。シーケンスＳＳＳＳＳが“１１１１０”に等しいならば、フレームは、ＤＡＶＩＣ標準に従ったＡＴＭセルのシーケンスを含み、論理ユニット５８は、フレーム・ディスアセンブラ１６（図１）にコマンドを発行し、すべてのペイロードをＡＴＭ出力に通過させる。シーケンスが“１１１１０”とは異なるならば、フレームは、ＰＤＵに基づくデータを含んでいる。
フレーム・バイト・カウンタ５０の位置１８６にある制御バイトは、ＣＴＲＬ２またはＣＴＲＬ３バイトである場合がある。フレーム・バイト・カウンタ５０の位置０にある同じフレームの制御バイトがＣＴＲＬ０バイトであったならば、位置１８６にあるバイトはＣＴＲＬ３バイトである。そうでなければ、位置１８６にあるバイトは、ＣＴＲＬ２バイトである。
ＣＴＲＬ３バイトが存在する場合には、次のフレーム（すなわちフレームの一部）の最初の新しいＰＤＵが開始するバイト番号を示すその内容は、後の使用のために記憶される。
ＰＤＵバイト・カウンタ５４は、ＰＤＵバイトをカウントするように構成されている。これは、あらかじめ設定された値から開始するダウン・カウンタとして構成され、０にカウント・ダウンする。ＰＤＵバイト・カウンタ５４は、ＰＤＵバイトがペイロードに存在する場合にのみディクリメントされる。このカウンタは、ＣＴＲＬ０、ＣＴＲＬ１、ＣＴＲＬ２またはＣＴＲＬ３バイトの存在する間はディクリメントされない。ＰＤＵバイト・カウンタは、フレーム・バイト・カウンタの値が前のＣＴＲＬ３バイトの値に対応するならば、制御バイト・セレクタ５２によって“０”にリセットされる。このリセットは、新たなＰＤＵの開始を示す。ＰＤＵヘッダ・セレクタ５６は、ＰＤＵバイト・カウンタ５４が値“０”を有するならば、入力信号から現在のバイトを選択する。ＰＤＵヘッダ・セレクタは、ヘッダに存在する情報から、ＰＤＵのタイプおよびＰＤＵの長さを判断する。
ＡＴＭセルのＰＤＵは、ＰＤＵヘッダの最初の２ビットの値“００”によって認識することができる。このようなＡＴＭのＰＤＵの長さは５４バイトである。セル・タイプは、論理ユニット５８に渡され、ディスアセンブラ１６（図１）を介して入力信号をＡＴＭ出力にルーティングすることを可能にする。論理ユニット５８は、ＰＤＵカウンタの値が変更され、かつ、ＰＤＵバイト・カウンタの値が０に等しくない場合にのみ、読み取りコマンドをディスアセンブラ１６に提供するように構成されている。これは、ＣＴＲＬバイトおよびＰＤＵヘッダが受信機の出力の１つに渡されることを防止するために行われる。ＣＴＲＬバイトが入力にあるならば、ＰＤＵバイト・カウンタは進められない。したがって、ＣＴＲＬバイトは、受信機の出力に渡されない。ＰＤＵヘッダが入力に存在するならば、ＰＤＵバイト・カウンタは、０の値を有し、したがって、ＰＤＵヘッダは、受信機の出力に渡されない。最初のＰＤＵバイト後のＰＤＵバイト数（＃ＰＤＵバイト）は５３である。この数は、プログラム可能ＰＤＵバイト・カウンタ５４にロードされる。ＰＤＵバイト・カウンタは、データのバイトが入力から読み込まれるたびにディクリメントされる。ＰＤＵバイト・カウンタは、５３バイトが入力から読み込まれた後に値ゼロを有する。つづいて、ＰＤＵヘッダ・セレクタは、次のＰＤＵのヘッダを読み取る。
ＶＬのＰＤＵは、ＰＤＵヘッダの最初のビットの値“１”によって認識することができる。最初のＰＤＵバイト後のＰＤＵバイトの数（＃ＰＤＵ）は、ＰＤＵヘッダの最後の４ビットによって表される長さ表示Ｌから、＃ＰＤＵバイト＝８＋Ｌ＊９に従って判断される。ＰＤＵのタイプは、論理ユニット５８にも渡される。
ＳＴＭのＰＤＵは、ＰＤＵヘッダの最初の２ビットの値“０１”によって認識することができる。このようなＰＤＵ（ヘッダを含む）の長さは、９バイトであり、＃ＰＤＵバイトに対して８の値になる。ＰＤＵのタイプおよびストリーム識別子は、ディスアセンブラ１６に渡される。後者は、現在のＰＤＵのバイトが属するＳＴＭストリームを識別するために使用される。この情報は、ＳＴＭ信号をそれらの最終目的地に正確にルーティングするために使用される。
【図１】
0004219408.tif 000005
【図２】
0004219408.tif 000006
【図３】
0004219408.tif 000007
【図４】
0004219408.tif 000008
【図５】
0004219408.tif 000009
【図６】
0004219408.tif 000010