(57)【特許請求の範囲】
【請求項１】
電流をスイッチングして出力する出力トランジスタと、
前記出力トランジスタを制御する制御回路とを備え、
前記制御回路は、
第１のスイッチと、
入力端子に所定のバイアス電圧が供給され、出力端子が前記出力トランジスタの入力端子に接続され、前記第１のスイッチを介在して電源に接続されるソースフォロアと、
前記出力トランジスタの入力端子を接地状態または所定の電位状態とする第２のスイッチと、を有し、
前記第１及び第２のスイッチを交互に閉状態とし、前記出力トランジスタをスイッチング動作させることを特徴とする高速電流スイッチ回路。
【請求項２】
前記所定のバイアス電圧を発生するバイアス電圧発生回路を、さらに備えたことを特徴とする請求項１に記載の高速電流スイッチ回路。
【請求項３】
前記バイアス電圧発生回路に含まれる所定のトランジスタと前記出力トランジスタとが、カレントミラー関係を有するようにしたことを特徴とする請求項２に記載の高速電流スイッチ回路。
【請求項４】
前記バイアス電圧発生回路は、発生した前記バイアス電圧を安定化する安定化手段を含むようにしたことを特徴とする請求項２または請求項３に記載の高速電流スイッチ回路。
【請求項５】
請求項１乃至請求項４のいずれかに記載の高速電流スイッチ回路を２つ有し、一方の高速電流スイッチ回路を電流吸入用として構成し、他方の高速電流スイッチ回路を電流供給用として構成し、その両高速電流スイッチ回路を外部からの制御信号により制御して高周波電流を生成するようにしたことを特徴とする高周波電流源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタをスイッチングすることにより、そのトランジスタに流れる電流を高速にスイッチングする高速電流スイッチ回路、およびそれを利用した高周波電流源に関するものである。
また、本発明は、例えば、ＣＤ−Ｒ、ＣＲ−ＲＷ、ＤＶＤ−ＲＡＭなどの記憶媒体のデータ読み書き装置において、光ディスクドライブの信号ピックアップ部のＬＤ（レーザダイオード）駆動用回路などに利用されるものである。
【０００２】
【従来の技術】
従来からの高速電流スイッチ回路の第１の例（以下、第１の従来回路）としては、図８に示すものが知られている。
この第１の従来回路は、出力用のＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１のドレインに接続されるスイッチＳＷ１と、ＭＯＳトランジスタＱ１に所定のバイアス電圧を供給するＭＯＳトランジスタＱ２と、ＭＯＳトランジスタＱ２に定電流を供給する定電流源Ｉ１とを備えている。
【０００３】
スイッチＳＷ１は、図９に示すようにスイッチング用のＭＯＳトランジスタＱ３から構成されている。ＭＯＳトランジスタＱ３は、そのゲートにバッファＢＦを介してスイッチング信号が印加されるようになっている。
このような構成からなる第１の従来回路では、スイッチＳＷ１を開閉制御することにより、ＭＯＳトランジスタＱ１に流れる電流がスイッチングされる。
【０００４】
一方、従来からの高速電流スイッチ回路の第２の例（以下、第２の従来回路）として、図１０に示すものが知られている。
この第２の従来回路は、出力用のＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１に所定のバイアス電圧を供給するＭＯＳトランジスタＱ２と、ＭＯＳトランジスタＱ２に定電流を供給する定電流源Ｉ１とを備えている。そして、ＭＯＳトランジスタＱ１のゲートとＭＯＳトランジスタＱ２のゲートとをスイッチＳＷ２介して接続するとともに、ＭＯＳトランジスタＱ１のゲートがスイッチＳＷ３を介して接地されるようになっている。
【０００５】
このような構成からなる第２の従来回路では、スイッチＳＷ２とスイッチＳＷ３とを交互に閉じることによりＭＯＳトランジスタＱ１のゲートの印加電圧を制御し、これによりＭＯＳトランジスタＱ１に吸入される電流Ｉｏｕｔがスイッチングされる。
すなわち、スイッチＳＷ２を閉状態にするとともにスイッチＳＷ３を開状態とすることにより、ＭＯＳトランジスタＱ１のゲート電圧をＭＯＳトランジスタＱ２から供給されるバイアス供給電圧Ｖｂとして、ＭＯＳトランジスタＱ１をオンとしている。他方、スイッチＳＷ２を開状態にするとともにスイッチＳＷ３を閉状態に切り換えることにより、ＭＯＳトランジスタＱ１のゲート電圧を接地電位Ｖｓｓとして、ＭＯＳトランジスタＱ１をオフとしている。
【０００６】
【発明が解決しようとする課題】
ところで、第１の従来回路では、図８に示すように、ＭＯＳトランジスタＱ１の電流経路にスイッチＳＷ１が挿入されているので、スイッチＳＷ１のオン抵抗により電圧降下が生じる。ＭＯＳトランジスタＱ１のドレイン・ソース間の電圧Ｖｄｓを必要なだけ確保するには、スイッチＳＷ１のオン抵抗を小さくする必要がある。
【０００７】
そのためには、スイッチＳＷ１として使用される図９に示すＭＯＳトランジスタＱ３のサイズ、すなわちチャネル幅（Ｗ）とチャネル長（Ｌ）の比（Ｗ／Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジスタＱ３のゲート容量Ｃｇが大きくなってしまう。
従って、第１の従来回路では、スイッチＳＷ１を高速にスイッチングするのが困難であるという不具合があった。また、スイッチＳＷ１によるチャージインジェクションにより雑音が発生しやすいという不具合もあった。
【０００８】
他方、第２の従来回路では、ＭＯＳトランジスタＱ１のゲート電圧が、接地電位Ｖｓｓからバイアス供給電圧Ｖｂまで立ち上がる立ち上がり時間τは、次の（１）式により決まる。
τ＝Ｒｏｎ×Ｃｇ  …（１）
ここで、Ｒｏｎは、スイッチＳＷ２のオン抵抗である。Ｃｇは、ＭＯＳトランジスタＱ１のゲート容量である。
【０００９】
これより、高速に電流をスイッチングさせるには、スイッチＳＷ２のオン抵抗Ｒｏｎを小さくする必要がある。
そのためには、スイッチＳＷ２として使用される図９に示すＭＯＳトランジスタＱ３のサイズ、すなわちチャネル幅（Ｗ）とチャネル長（Ｌ）の比（Ｗ／Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジスタＱ３のゲート容量Ｃｇが大きくなってしまう。
【００１０】
従って、第２の従来回路でもスイッチＳＷ２を高速にスイッチングするのが困難であるという不具合があった。また、スイッチＳＷ２によるチャージインジェクションにより、雑音が発生しやすいという不具合もあった。
また、ＭＯＳトランジスタＱ１に大電流を流す必要がある場合には、ＭＯＳトランジスタＱ１のトランジスタサイズ（Ｗ／Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジスタＱ１のゲート容量Ｃｇが大きくなってしまう。その結果、立ち上がり時間τが長くなり、第２の従来回路でも、ＭＯＳトランジスタＱ１を高速にスイッチングするのが困難であるという不具合があった。
【００１１】
そこで、本発明の第１の目的は、上記の点に鑑み、高速に動作できるようにした高速電流スイッチ回路を提供することにある。
さらに、本発明の第２の目的は、上記の高速電流スイッチ回路を組み合わせることにより、高周波電流を生成するようにした高周波電流源を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決し、本発明の第１の目的を達成するために、請求項１〜請求項４に記載の各発明は以下のように構成した。
すなわち、請求項１に記載の発明は、電流をスイッチングして出力する出力トランジスタと、前記出力トランジスタを制御する制御回路とを備え、前記制御回路は、第１のスイッチと、入力端子に所定のバイアス電圧が供給され、出力端子が前記出力トランジスタの入力端子に接続され、前記第１のスイッチを介在して電源に接続されるソースフォロアと、前記出力トランジスタの入力端子を接地状態または所定の電位状態とする第２のスイッチと、を有し、前記第１及び第２のスイッチを交互に閉状態とし、前記出力トランジスタをスイッチング動作させることを特徴とするものである。
【００１３】
請求項２に記載の発明は、請求項１に記載の高速電流スイッチ回路において、前記所定のバイアス電圧を発生するバイアス電圧発生回路を、さらに備えたことを特徴とするものである。
【００１４】
請求項３に記載の発明は、請求項２に記載の高速電流スイッチ回路において、前記バイアス電圧発生回路に含まれる所定のトランジスタと前記出力トランジスタとが、カレントミラー関係を有するようにしたことを特徴とするものである。
請求項４に記載の発明は、請求項２または請求項３に記載の高速電流スイッチ回路において、前記バイアス電圧発生回路は、発生した前記バイアス電圧を安定化する安定化手段を含むようにしたことを特徴とするものである。
【００１５】
このように、本発明の高速電流スイッチ回路では、出力トランジスタの入力電圧の制御を、ソースフォロアを利用して行うようにした。このため、その出力トランジスタに大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
また、本発明の高速電流スイッチ回路では、バイアス電圧発生回路を設けるとともに、このバイアス電圧発生回路に含まれる所定のトランジスタと出力トランジスタとが、カレントミラー関係を有するようにした。従って、この場合には、出力トランジスタに流れる電流を、その両トランジスタのサイズ比により任意に設定することができる。
【００１６】
さらに、本発明の高速電流スイッチ回路では、バイアス電圧発生回路が発生バイアス電圧を安定化する安定化手段を含むようにした。従って、この場合には、ソースファロアがオンオフ動作する際に、そのバイアス電圧の変動を抑制することができる。
一方、本発明の第２の目的を達成するために、請求項５に記載の発明は以下のように構成した。
【００１７】
すなわち、請求項５に記載の発明は、請求項１乃至請求項４のいずれかに記載の高速電流スイッチ回路を２つ有し、一方の高速電流スイッチ回路を電流吸入用として構成し、他方の高速電流スイッチ回路を電流供給用として構成し、その両高速電流スイッチ回路を外部からの制御信号により制御して高周波電流を生成するようにしたことを特徴とするものである。
【００１８】
このように、本発明の高周波電流源では、高速でスイッチング動作する電流供給型と電流吸入型の高速電流スイッチ回路を組み合わせるようにしたので、直流成分のない高周波電流を生成できる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明の高速電流スイッチ回路の第１実施形態の構成ついて、図１を参照して説明する。
この高速電流スイッチ回路の第１実施形態は、図１に示すように、電流をスイッチングして出力するＮ型のＭＯＳトランジスタＱ１１と、このＭＯＳトランジスタＱ１１をスイッチング制御する制御回路１１とを備えている。
【００２０】
制御回路１１は、Ｎ型のＭＯＳトランジスタＱ１２と、その負荷である定電流源Ｉ２によりソースフォロアを形成している。ＭＯＳトランジスタＱ１２には、ＭＯＳトランジスタＱ１２に流れる電流をスイッチング制御するために、ＭＯＳトランジスタなどからなるスイッチＳＷ１１が接続されている。また、制御回路１１は、ＭＯＳトランジスタ１１のゲートを接地自在なスイッチＳＷ１２を含んでいる。
【００２１】
さらに詳述すると、ＭＯＳトランジスタ１２は、そのゲートがバイアス端子１２に接続され、そのバイアス端子１２に供給されるバイアス電圧Ｖｂがゲートに印加されるようになっている。また、ＭＯＳトランジスタＱ１２は、そのドレインがスイッチＳＷ１１を介して電源ライン１３に接続され、そのソースが定電流源Ｉ２を介して接地されている。
【００２２】
ＭＯＳトランジスタＱ１２のソースが、ＭＯＳトランジスタＱ１１のゲートに接続されるとともに、そのゲートはスイッチＳＷ１２を介して接地自在となっている。ＭＯＳトランジスタＱ１１は、そのドレインが出力端子１４に接続されるとともに、そのソースが接地されている。
なお、定電流源Ｉ２は、レベルシフト用に使用しているが、これに代えて抵抗やＭＯＳトランジスタで置き換えることも可能である。
【００２３】
次に、このような構成からなる第１実施形態の動作について、図１を参照して説明する。
この第１実施形態では、動作中にはＭＯＳトランジスタＱ１２のゲートにバイアス電圧Ｖｂが印加される。
そして、いま、スイッチＳＷ１１が開いた状態にあり、スイッチＳＷ１２が閉じた状態にあるときには、ＭＯＳトランジスタＱ１１は、そのゲートがスイッチＳＷ１２により接地されて０Ｖとなってオフ状態となるので、その出力電流Ｉｏｕｔは流れない。
【００２４】
一方、スイッチＳＷ１１が閉じた状態となり、スイッチＳＷ１２が開いた状態になると、ＭＯＳトランジスタＱ１１のゲートには、ＭＯＳトランジスタＱ１２のソース電圧が印加され、これによりそのゲートに電荷が供給されてそのゲート電圧Ｖｇは上がる。この結果、ＭＯＳトランジスタＱ１１はオン状態になり、ＭＯＳトランジスタＱ１１に出力電流Ｉｏｕｔが流れる。
【００２５】
このように、制御回路１１のスイッチＳＷ１１とスイッチＳＷ１２とを交互に閉状態とし、ＭＯＳトランジスタＱ１１のゲート電圧Ｖｇを制御してスイッチング動作させることにより、ＭＯＳトランジスタＱ１１の出力電流Ｉｏｕｔが断続的な電流となる。
ここで、ＭＯＳトランジスタＱ１２の出力インピーダンスＺｏは、ＭＯＳトランジスタＱ１２の伝達コンダクンスをｇｍ、その基板効果伝達コンダクタンスをｇｄｓとし、ｇｍ≫ｇｄｓとすると、（２）式のようになる。
【００２６】
Ｚｏ≒１／ｇｍ  …（２）
これより、ＭＯＳトランジスタＱ１１のゲート電圧Ｖｇが０Ｖから所定の電位に立ち上がる時間τは、ＭＯＳトランジスタＱ１１のゲート容量をＣｇとすれば、次の（３）式のようになる。
τ＝Ｚｏ×Ｃｇ＝Ｃｇ／ｇｍ  …（３）
ここで、ＭＯＳトランジスタＱ１２の伝達コンダクタンスｇｍは容易に大きくすることが可能である。（３）式を（１）式と比較して、Ｒｏｎを小さくすることが困難なことに比べ、１／ｇｍは容易に小さくすることができる。１／ｇｍ≪Ｒｏｎとなるように回路を構成すれば、ＭＯＳトランジスタのゲート電圧Ｖｇの立ち上がり時間τを従来よりも大幅に短くでき、これによりＭＯＳトランジスタＱ１１が、例えば４００ＭＨｚというように、高速なスイッチング動作が可能となる。
【００２７】
以上説明したように、この第１実施形態によれば、出力トランジスタであるＭＯＳトランジスタＱ１１のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、ＭＯＳトランジスタＱ１１に大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
次に、本発明の高速電流スイッチ回路の第２実施形態について、図２を参照して説明する。
【００２８】
この高速電流スイッチ回路の第２実施形態は、図１の第１実施形態におけるＭＯＳトランジスタＱ１２のゲートに印加するバイアス電圧の与え方を具体化するとともに、ＭＯＳトランジスタＱ１１の吸入電流Ｉｏｕｔを後述のようにトランジスタのサイズ比により任意に設定できるようにしたものである。
このため、この第２実施形態では、図１の制御回路１１を図２に示す制御回路１１Ａに置き換えるとともに、バイアス電圧発生回路２１と、Ｎ型のＭＯＳトランジスタＱ２１とを図２に示すように追加したものであり、以下にその構成を述べる。
【００２９】
制御回路１１Ａは、図２に示すように、図１の制御回路１１とその基本的な構成は同様であるが、図１の定電流源Ｉ２をＭＯＳトランジスタＱ２２に置き換えた点が異なる。
ＭＯＳトランジスタＱ２１は、ＭＯＳトランジスタＱ１１のドレイン側に直列接続されるように、ＭＯＳトランジスタＱ１１のドレインと出力端子１４との間に挿入されている。
【００３０】
バイアス電圧発生回路２１は、図２に示すように、定電流源Ｉ３、Ｎ型のＭＯＳトランジスタＱ２３、およびＮ型のＭＯＳトランジスタＱ２４などからなり、これらが電源ライン１３とアースとの間に直列に接続されている。
そして、ＭＯＳトランジスタＱ２３、ＭＯＳトランジスタＱ１２、およびＭＯＳトランジスタＱ２１はカレントミラーを構成するようになっている。すなわち、ＭＯＳトランジスタＱ２３は、そのゲートとそのドレインとが共通に接続され、その共通接続部がＭＯＳトランジスタＱ１２とＭＯＳトランジスタＱ２１の各ゲートに接続されている。
【００３１】
また、ＭＯＳトランジスタＱ２４とＭＯＳトランジスタＱ２２は、カレントミラーを構成するようになっている。すなわち、ＭＯＳトランジスタＱ２４は、そのゲートとそのドレインとが共通に接続され、その共通接続部がＭＯＳトランジスタＱ２２のゲートに接続されている。
なお、この第２実施形態の他の部分の構成は、図１の第１実施形態の構成と同様であるので、同一の構成要素には同一の符号を付して、その構成の説明は省略する。
【００３２】
次に、このような構成からなる第２実施形態の動作について、図２を参照して説明する。
この第２の実施形態では、動作中にはＭＯＳトランジスタＱ１２のゲートに、バイアス電圧発生回路２１からのバイアス電圧Ｖｂが印加される。
そして、スイッチＳＷ１１が開状態、スイッチＳＷ１２が閉状態にあるときには、ＭＯＳトランジスタＱ１１は、そのゲートがスイッチＳＷ１２により接地されてオフ状態となるので、その吸入電流Ｉｏｕｔは流れない。
【００３３】
一方、スイッチＳＷ１１が閉状態、スイッチＳＷ１２が開状態になると、ＭＯＳトランジスタＱ１１のゲートには、ＭＯＳトランジスタＱ１２のソース電圧が印加され、そのゲート電圧Ｖｇは上がる。この結果、ＭＯＳトランジスタＱ１１はオン状態になり、その吸入電流Ｉｏｕｔが流れる。
ところで、上記のように、ＭＯＳトランジスタＱ２４とＭＯＳトランジスタＱ２２はカレントミラーを構成し、ＭＯＳトランジスタＱ２３とＭＯＳトランジスタＱ１２もカレントミラーを構成している。
【００３４】
このため、ＭＯＳトランジスタＱ２４、Ｑ２２の各ゲートには同一の電位が与えられているので、ＭＯＳトランジスタＱ２２には、その両者のトランジスタサイズの比に応じた電流が流れる。
また、ＭＯＳトランジスタＱ２３、Ｑ１２のサイズ比を、ＭＯＳトランジスタＱ２４、Ｑ２２のサイズ比と同一のサイズ比で構成すると、ＭＯＳトランジスタＱ２３、Ｑ１２の各ゲート・ソース電圧Ｖｇｓは、等しくなる。ＭＯＳトランジスタＱ２３、Ｑ１２の各ゲート電圧が同じことから、ＭＯＳトランジスタＱ２３、Ｑ１２のソース電圧が等しくなる。従って、ＭＯＳトランジスタＱ２４、Ｑ１１の各ゲート電圧は等しくなって、両トランジスタはカレントミラー関係にあるので、ＭＯＳトランジスタＱ１１に流れる電流Ｉｏｕｔは、次の（４）式で示すようになる。
【００３５】
Ｉｏｕｔ＝Ｉ×（Ｋ１／Ｋ２）  …（４）
ここで、ＩはＭＯＳトランジスタＱ２４に流れる電流であり、Ｋ１はＭＯＳトランジスタＱ１１のトランジスタサイズであり、Ｋ２はＭＯＳトランジスタＱ２４のトランジスタサイズである。
以上説明したように、この第２実施形態では、ＭＯＳトランジスタＱ１１のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、第１実施形態と同様の効果が得られる。
【００３６】
また、この第２実施形態では、バイアス電圧発生回路２１を設けるとともに、このバイアス電圧発生回路２１を構成するＭＯＳトランジスタＱ２４とＭＯＳトランジスタＱ１１とがカレントミラー関係を有するように構成した。このため、ＭＯＳトランジスタＱ１１に流れる電流を、ＭＯＳトランジスタＱ１１、Ｑ２４とのサイズ比により任意に設定することができる。
【００３７】
さらに、この第２実施形態では、ＭＯＳトランジスタＱ２１によって、ＭＯＳトランジスタＱ１１のドレイン電圧を固定しているので、出力端子１４の電位が変位するような場合でも、出力電流Ｉｏｕｔの出力端子電圧の依存性を低減できる。
次に、本発明の高速電流スイッチ回路の第３実施形態について、図３を参照して説明する。
【００３８】
この高速電流スイッチ回路の第３実施形態は、図１の第１実施形態におけるＭＯＳトランジスタＱ１２のゲートに印加するバイアス電圧の与え方を具体化するとともに、ＭＯＳトランジスタＱ１１の吸入電流Ｉｏｕｔを後述のようにトランジスタのサイズ比により任意に設定できるようにしたものである。
このため、この第３実施形態では、図１の制御回路１１を図３に示す制御回路１１Ｂに置き換えるとともに、バイアス電圧発生回路３１を図３に示すように追加するようにしたものであり、以下にその構成を述べる。
【００３９】
制御回路１１Ｂは、図３に示すように、図１の制御回路１１とその基本的な構成は同様であるが、図１の定電流源Ｉ２をＭＯＳトランジスタＱ２２に置き換え、そのゲートが電源ライン１３に接続されている。
バイアス電圧発生回路３１は、図３に示すように、Ｎ型のＭＯＳトランジスタＱ３１〜Ｑ３４などから構成されている。ＭＯＳトランジスタ３１とＭＯＳトランジスタＱ３２とは、電源ライン１３とアースとの間に直列に接続され、ＭＯＳトランジスタ３３とＭＯＳトランジスタＱ３４とは、電源ライン１３とアースとの間に直列に接続されている。
【００４０】
ＭＯＳトランジスタ３１は、そのゲートに所定のバイアス電圧が印加され、定電流源として機能するようになっている。
また、ＭＯＳトランジスタＱ３１とＭＯＳトランジスタ３２の共通接続部の電圧をバイアス電圧Ｖｂとして取り出し、このバイアス電圧ＶｂがＭＯＳトランジスタＱ３３、Ｑ１２の各ゲートに印加されるようになっている。従って、ＭＯＳトランジスタＱ３３、Ｑ１２は、カレントミラーの関係にある。
【００４１】
さらに、ＭＯＳトランジスタＱ３３は、ＭＯＳトランジスタＱ３２による帰還回路を備え、バイアス電圧Ｖｂの安定化を図るようになっている。ＭＯＳトランジスタＱ３３のゲートとアースとの間に、発振防止用のコンデンサＣ１が接続されている。
また、ＭＯＳトランジスタＱ３４は、そのゲートがＭＯＳトランジスタＱ２２のゲートと同様に電源ライン１３に接続されて、同一の電圧が印加されるようになっている。従って、ＭＯＳトランジスタＱ３４、Ｑ２２は、カレントミラーの関係にある。
【００４２】
なお、この第３実施形態の他の部分の構成は、図１の第１実施形態の構成と同様であるので、同一の構成要素には同一の符号を付して、その構成の説明は省略する。
次に、このような構成からなる第３実施形態の動作について、図３を参照して説明する。
【００４３】
この第３の実施形態では、動作中にはＭＯＳトランジスタＱ１２のゲートに、バイアス電圧発生回路３１からのバイアス電圧Ｖｂが印加される。
そして、スイッチＳＷ１１が開状態、スイッチＳＷ１２が閉状態にあるときには、ＭＯＳトランジスタＱ１１は、そのゲートがスイッチＳＷ１２により接地されてオフ状態となるので、その吸入電流Ｉｏｕｔは流れない。
【００４４】
一方、スイッチＳＷ１１が閉状態、スイッチＳＷ１２が開状態になると、ＭＯＳトランジスタＱ１１のゲートには、ＭＯＳトランジスタＱ１２のソース電圧が印加され、そのゲート電圧Ｖｇは上がる。この結果、ＭＯＳトランジスタＱ１１はオン状態になり、その吸入電流Ｉｏｕｔが流れる。
ところで、上記のように、ＭＯＳトランジスタＱ３４とＭＯＳトランジスタＱ２２はカレントミラーを構成し、ＭＯＳトランジスタＱ３３とＭＯＳトランジスタＱ１２もカレントミラーを構成している。
【００４５】
このため、ＭＯＳトランジスタＱ３４、Ｑ２２の各ゲートには同一の電位が与えられているので、ＭＯＳトランジスタＱ２２には、その両者のトランジスタサイズの比に応じた電流が流れる。
また、ＭＯＳトランジスタＱ３３、Ｑ１２のサイズ比を、ＭＯＳトランジスタＱ３４、Ｑ２２のサイズ比と同一のサイズ比で構成すると、ＭＯＳトランジスタＱ３３、Ｑ１２の各ゲート・ソース電圧Ｖｇｓは、等しくなる。ＭＯＳトランジスタＱ３３、Ｑ１２の各ゲート電圧が同じことから、ＭＯＳトランジスタＱ３３、Ｑ１２のソース電圧が等しくなる。従って、ＭＯＳトランジスタＱ３２、Ｑ１１の各ゲート電圧は等しくなって、両トランジスタはカレントミラー関係にあるので、ＭＯＳトランジスタＱ１１に流れる電流Ｉｏｕｔは、次の（５）式で示すようになる。
【００４６】
Ｉｏｕｔ＝Ｉ×（Ｋ１／Ｋ３）  …（５）
ここで、ＩはＭＯＳトランジスタＱ３２に流れる電流であり、Ｋ１はＭＯＳトランジスタＱ１１のトランジスタサイズであり、Ｋ３はＭＯＳトランジスタＱ３２のトランジスタサイズである。
ところで、この第３実施形態では、図３に示すように、ＭＯＳトランジスタＱ３３は、ＭＯＳトランジスタＱ３２による帰還回路を備え、これにより生成するバイアス電圧の安定化を図るようにしているので、これについて説明する。
【００４７】
ＭＯＳトランジスタＱ３１、Ｑ３２の出力インピーダンスをＺｏ、ＭＯＳトランジスタＱ３２のコンダクタンスをｇｍとすると、ＭＯＳトランジスタＱ３２などによる開ループの利得Ｇは、次の（６）式で与えられる。
Ｇ＝−（ｇｍ／Ｚｏ）  …（６）
この開ループの出力（ＭＯＳトランジスタＱ３３のソース電圧）が変動したとしても、帰還回路のためにその変動が、Ｚｏ／ｇｍ倍されてＭＯＳトランジスタＱ３３のゲート側に帰還される。ここで、Ｚｏ／ｇｍ≪１であり、その帰還量は極めて小さいために、バイアス電圧Ｖｂの変動は極めて小さい。
【００４８】
このため、ＭＯＳトランジスタＱ１２のオンオフ時に、ＭＯＳトランジスタＱ１２のゲートに印加されているバイアス電圧Ｖｂの変動が、その帰還回路により抑制される。
以上説明したように、この第３実施形態では、ＭＯＳトランジスタＱ１１のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、第１実施形態と同様の効果が得られる。
【００４９】
また、この第３実施形態では、バイアス電圧発生回路３１を設けるとともに、このバイアス電圧発生回路３１を構成するＭＯＳトランジスタＱ３２とＭＯＳトランジスタＱ１１とがカレントミラー関係を有するように構成した。このため、ＭＯＳトランジスタＱ１１に流れる電流を、ＭＯＳトランジスタＱ１１、Ｑ３２とのサイズ比により任意に設定することができる。
【００５０】
次に、本発明の高速電流スイッチ回路の第４実施形態について、図４を参照して説明する。
上述の第１実施形態から第３実施形態は、例えば図１に示すようにＭＯＳトランジスタＱ１１がＮ型からなる電流吸入型であるが、これを電流供給型としたのが第４実施形態である。
【００５１】
そこで、第４実施形態では、図４に示すように、図１のＮ型のＭＯＳトランジスタＱ１１をＰ型のＭＯＳトランジスタ４１に代えるとともに、図１の制御回路１１を１１Ｃのように代えるようにしたものである。
すなわち、制御回路１１Ｃは、Ｐ型のＭＯＳトランジスタＱ４２と、その負荷である定電流源Ｉ２によりソースフォロアを形成している。ＭＯＳトランジスタＱ４２には、ＭＯＳトランジスタＱ４２に流れる電流をスイッチング制御するために、ＭＯＳトランジスタなどからなるスイッチＳＷ１１が接続されている。また、制御回路１１Ｃは、ＭＯＳトランジスタ４１のゲートを電源ライン１３に接続するためのスイッチＳＷ１２を含んでいる。
【００５２】
さらに詳述すると、ＭＯＳトランジスタ４２は、そのゲートがバイアス端子１２に接続され、そのバイアス端子１２に供給されるバイアス電圧Ｖｂがゲートに印加されるようになっている。また、ＭＯＳトランジスタＱ４２は、そのドレインがスイッチＳＷ１１を介して接地自在とされ、そのソースが定電流源Ｉ２を介して電源ライン１３に接続されている。
【００５３】
ＭＯＳトランジスタＱ４２のソースが、ＭＯＳトランジスタＱ４１のゲートに接続されるとともに、そのゲートはスイッチＳＷ１２を介して電源ライン１３に接続自在になっている。ＭＯＳトランジスタＱ４１は、そのドレインが出力端子１４に接続されるとともに、そのソースが電源ライン１３に接続されている。
なお、定電流源Ｉ２は、レベルシフト用に使用しているが、これに代えて抵抗やＭＯＳトランジスタで置き換えることも可能である。
【００５４】
このような構成からなる第４実施形態では、制御回路１１ＣのスイッチＳＷ１１とスイッチＳＷ１２とを交互に閉状態とし、ＭＯＳトランジスタＱ４１のゲート電圧Ｖｇを制御してスイッチング動作させることにより、ＭＯＳトランジスタＱ４１の出力電流Ｉｏｕｔが断続的な電流となる。
ただし、第４実施形態では、ＭＯＳトランジスタＱ４１が電流供給型として機能し、第１実施形態では、ＭＯＳトランジスタＱ１１が電流吸入型として機能するので、この点において両者は異なる。
【００５５】
以上説明したように、この第４実施形態によれば、出力トランジスタであるＭＯＳトランジスタＱ４１のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、ＭＯＳトランジスタＱ４１に大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
なお、第４実施形態は、図１に示す第１実施形態に相当するものである。しかし、第１実施形態を第２または第３実施形態により具体化したように、第４実施形態について、、第１実施形態を第２または第３実施形態と同様に具体化するよにしても良い。
【００５６】
次に、本発明の高周波電流源の実施形態の構成について、図５を参照して説明する。
この高周波電流源の実施形態は、図５に示すように、電流供給型の高速電流スイッチ回路５１と、電流吸入型の高速電流スイッチ回路５２とを組み合わせて構成し、例えば図７に示すような高周波の電流Ｉｏｕｔを生成するようにしたものである。
【００５７】
このため、この実施形態では、高速電流スイッチ回路５１には外部からの制御信号（スイッチ信号）をインバータ５３を介して供給する一方、高速電流スイッチ回路５２にはその制御信号を直接供給するようにし、その制御信号に基づき、高速電流スイッチ回路５１が電流の供給時には高速電流スイッチ回路５２が電流の吸入を停止し、高速電流スイッチ回路５２が電流の吸入時には高速電流スイッチ回路５１が電流の供給を停止するようになっている。
【００５８】
図６は、図５に示す高周波電流源に係る実施形態の構成を、具体化したものである。
図６に示すように、電流供給型の高速電流スイッチ回路５１は、例えば図４に示す高速電流スイッチ回路からなるので、その構成の説明は省略する。また、電流吸入型の高速電流スイッチ回路５２は、例えば図１に示す高速電流スイッチ回路からなるので、その構成の説明は省略する。
【００５９】
そして、この実施形態では、図６に示すように、高速電流スイッチ５１を構成するＭＯＳトランジスタＱ４１のドレインと、高速電流スイッチ５２を構成するＭＯＳトランジスタＱ１１のドレインとが、共通の出力端子１４に共通接続され、ＭＯＳトランジスタＱ４１、Ｑ１１に流れる電流を出力端子１４から交互に出力するようになっている（図７参照）。
【００６０】
このような構成からなる高周波電流源の実施形態では、高速でスイッチング動作する電流供給型と電流吸入型の高速電流スイッチ回路５１、５２を組み合わせるようにしたので、直流成分のない高周波電流を生成できるとともに、その電流値も大きなものを得ることができる。
【００６１】
【発明の効果】
以上述べたように、本発明の高速電流スイッチ回路によれば、出力トランジスタの入力電圧の制御を、ソースフォロアを利用して行うようにした。このため、その出力トランジスタに大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
【００６２】
また、本発明の高速電流スイッチ回路では、バイアス電圧発生回路を設けるとともに、このバイアス電圧発生回路に含まれるトランジスタと出力トランジスタとが、カレントミラー関係を有するようにした。従って、この場合には、出力トランジスタに流れる電流を、その両トランジスタのサイズ比により任意に設定することができる。
【００６３】
さらに、本発明の高速電流スイッチ回路では、バイアス電圧発生回路が発生バイアス電圧を安定化する安定化回路を含むようにした。従って、この場合には、ソースファロアがオンオフ動作する際に、そのバイアス電圧の変動を抑制することができる。
また、本発明の高周波電流源では、高速でスイッチング動作する電流供給型と電流吸入型の高速電流スイッチ回路を組み合わせるようにしたので、直流成分のない高周波電流を生成できる。
【図面の簡単な説明】
【図１】本発明の高速電流スイッチ回路の第１実施形態の構成を示す回路図である。
【図２】本発明の高速電流スイッチ回路の第２実施形態の構成を示す回路図である。
【図３】本発明の高速電流スイッチ回路の第３実施形態の構成を示す回路図である。
【図４】本発明の高速電流スイッチ回路の第４実施形態の構成を示す回路図である。
【図５】本発明の高周波電流源の実施形態の概略的な構成を示すブロック図である。
【図６】図５の具体的な構成を示す回路図である。
【図７】本発明の高周波電流源の実施形態の出力波形例を示す波形図である。
【図８】第１の従来回路の回路図である。
【図９】図８のスイッチの具体的な構成を示す図である。
【図１０】第２の従来回路の回路図である。
【符号の説明】
Ｑ１１  ＭＯＳトランジスタ（出力トランジスタ）
Ｑ１２  ＭＯＳトランジスタ
ＳＷ１１、ＳＷ１２  スイッチ
Ｉ２、１３  定電流源
１１、１１Ａ、１１Ｂ、１１Ｃ  制御回路
１２  バイアス端子
１３  電源ライン
１４  出力端子
２１、３１  バイアス電圧供給回路
５１  電流供給型の高速電流スイッチ回路
５２  電流吸入型の高速電流スイッチ回路
【図１】
0004212767.tif 000002
【図２】
0004212767.tif 000003
【図３】
0004212767.tif 000004
【図４】
0004212767.tif 000005
【図５】
0004212767.tif 000006
【図６】
0004212767.tif 000007
【図７】
0004212767.tif 000008
【図８】
0004212767.tif 000009
【図９】
0004212767.tif 000010
【図１０】
0004212767.tif 000011