(57)【特許請求の範囲】
【請求項１】
アノードである第１電極とカソードである第２電極を有する整流素子と第１電極と第２電極を有するキャパシタからなり、前記整流素子の第２電極と前記キャパシタの第２電極を接続した構成から成る前記整流素子と前記キャパシタの対を、整流素子の第２電極が、異なる対の整流素子の第１電極に接続され、キャパシタの第１電極が一対おきに接続しあうように、複数の対を直列に接続してなる昇圧回路を有する電子機器において、前記対を支持基板の上に絶縁膜を介して設け互いに絶縁分離されたＰ型の半導体膜のそれぞれに、前記整流素子の第１電極が接続されるＰ+型層と、前記整流素子の第２電極が接続されるＮ＋型層とを設け、なおかつ、前記整流素子の第２電極が前記キャパシタの第２電極となり、前記Ｎ＋型層表面に形成したキャパシタ絶縁膜を介して前記キャパシタの第１電極を設けて、整流素子とキャパシタを形成し、かつ整流素子をダイオードとし、前記Ｎ＋型層の周辺を、Ｐ型の不純物領域で囲ったことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電圧変換機能を有する半導体集積回路装置に関するものであり、特には該装置の素子の構成および製造方法に関するものである。
更に、該装置の電気回路上の利用方法に関わって該装置を組み込んだ電子機器装置に関するものである。
【０００２】
【従来の技術】
電圧変換機能（以降コンバータと称することがある）は大別すると、降圧と昇圧の２つに分類できる。従来、降圧機能を有する半導体集積回路装置は各種存在し産業上利用されている。しかしながら、図１１に示した従来のＥＬ（エレクトロルミネッセンス）素子の駆動回路のごとく、昇圧に関しては今もってトランスを用いた変換が一般的である。トランスを使用するため、交流から交流（以降ＡＣ−ＡＣと称する）の電圧変換においてはもちろん容易でもあり行われていて当然であるが、直流から直流（以降ＤＣ−ＤＣと称する）での変換においても一旦発振回路等で交流成分の電流に変換し、トランスを介し昇圧を行いその後、再度整流し直流に戻すという手法がとられている。
【０００３】
また、一部の不揮発性メモリ等の半導体集積回路装置では、メモリの書き込み・消去用の高電圧（といってもＶｄｄが３Ｖから５Ｖに対しての１０から２０Ｖ程度の高電圧である）を得るためＭＯＳを使った昇圧回路を同一半導体集積回路装置内に単一的（以降モノリシックと称する）に作りこんでいるものもある。図６はトランスを使わない昇圧回路である電荷輸送法（以降チャージポンプと称する）の回路をダイオード（Ｄ1  １００１からＤn  １００３）で構成したものである。ここで図７に示すごとく、発振回路で作成した繰り返し信号（以降クロックもしくはＣＫと称する）とちょうど位相の反対の信号（以降クロックバーもしくはＣＫ反転と称する）を入力することで、出力電圧Ｖｏｕｔ１００４は
Ｖｏｕｔ＝Ｖｉｎ＋ｎＶｉｎ−（ｎ＋１）Ｖｆ    ・・・（１）
で与えられる。ここでｎはダイオードとキャパシタ（Ｃ1  １００８からＣn-1  １０１０）のペアの段数である。Ｖｆは単体ダイオードの順方向電圧降下分である。
【０００４】
従来のＰＮ接合を単一基板に直列配列した例を説明しよう。図１２はその従来例の半導体集積回路装置を示す模式的断面図である。それを実効的回路で考えてみると図１３のようになる。図８は同チャージポンプ回路をＭＯＳトランジスタを用いて構成したものである。図９（ａ）は、図８の各ＭＯＳトランジスタの電極を示した模式図で、ＭＯＳトランジスタの出力は図９（ｂ）に示した断面構造になっている。即ち、厚い基板１０３１の表面にソース１０３４、ドレイン１０３２が形成されている。この場合（１）式のＶｆはトランジスタのスレッショルド電圧Ｖｔｈで置き換えられる。モノリシックの昇圧回路としては、さらに、図１０に示したフィボナッチ型スイッチドキャパシタ昇圧回路も知られている。このようにＭＯＳで構成されたものが使用されている。
【０００５】
【発明が解決しようとする課題】
従来の昇圧回路や昇圧用モノリシックの半導体集積回路装置は前述したような手法を取っているが以下のような解決すべき課題があげられる。
第１の問題として、まずトランスを用いる変換方法としては、大きさの問題がある。衆知のごとく、トランスの大きさは取り出す電力にもよるが、もれ磁束と使用している交流成分の周波数で決定される。周波数を上げていけばトランスは小型化できるが、現在の技術ではまだまだ大きく、厚さ方向の寸法でいっても、数ｍｍはどうしても必要となってしまい、モノリシックの半導体集積回路装置と比べて１０倍程度となる。これでは、携帯来機器等に使用した場合、ある程度以上薄くできないということになり、商品性の向上が図れないことになってしまう。また、ＤＣ−ＤＣ変換においても一旦ＡＣに変換するため、そこでの損失がどうしてもあるという効率の問題がある。また、このような変換（スイッチング方式のＤＣ−ＤＣコンバータと言うが）では、一般に前述したように周波数を上げること、すなわち高周波化すれば小型化と高効率化が図れるとされているが、周辺の電気回路を構成する半導体集積回路装置類の性能もまだまだ充分ではないのが現状である。さらにはスイッチング方式では電流を一旦磁束に変換することになるので必ず幾ばくか電磁波が漏洩することになる、近年の高周波化のなかでこれら漏洩電磁波が問題視されはじめていて、高調波規制として環境面から法規制の動きも取りざたされている。
【０００６】
第２の問題として、前述したように一部モノリシックの昇圧用半導体集積回路装置は存在するにはするが、図８に示したごとくＭＯＳトランジスタを使用した構成を取っているものである。図８のようなダイオードを使用した構成がとれないためである。図１２のように同一半導体基板上に形成した複数のＰＮ接合すなわちダイオードは図１３のようにそれぞれを完全独立分離できないからである。各整流素子ダイオードはそれぞれカソード（Ｎ−型層３３１）とアノードになるＰ型基板３３０でＰＮダイオード３４１から３４３を構成しアノードＰ型基板共通（コモン）３４４となる。このようにデイスクリート接続的に考えると最終段のＰＮダイオード３４３がその時の昇圧電圧に耐える逆方向耐圧を有していれば、このような昇圧回路が実現可能かのごとく思える。しかしながら、これらは半導体であり、実際にはこの２種類のＰＮ接合は図１４に示すようにＰＮＰトランジスタを構成し、図示したような回路構成される。例えば、ＣＫ反転３６０がＬ（ロー）になった時Ｔｒ３５２にとってはベース電流ｉ３５３が流れたことになる、この時ＣＫ３５９はＨ（ハイ）なのでノード３５７には１段目昇圧された電荷が蓄えられている。しかしながら、この時すなわちＰＮＰトランジスタＴｒ３５４はオンしベース電流ｉ×ｈＦＥ分の電流３５４がコモンのＧＮＤへ流れ出してしまい、実際上昇圧が不可能ということになる。このことが再三単一基板上でのＰＮ接合の配列が困難であると説明している理由である。もちろん、個別部品（デイスクリート）をつなぎあわせればこういった構成は可能であるが、前述したトランスでの大きさの問題と同じことになってしまい、モノリシックにする意味が全くなくなってしまう。さて、ＭＯＳトランジスタを配列する構成をとった場合、図９（ａ）、（ｂ）に示すようにＭＯＳトランジスタはその基板（Ｓｕｂ）１０３１を共通とするものであり、たとえば基板が今接地（ＧＮＤ）だったとすると一段目のトランジスタは良いとしても二段目のトランジスタはそのソースとＳｕｂの間に一段昇圧した電位差が生じることになる。こうなると、Ｖｔｈが上昇し以下のように表される。
【０００７】
Ｖｔｈ＝Ｖｔｈ(initial）＋Ｋ[(ＶB＋２φ)1/2−（２φ）1/2]
ここでＶB はソースを基準とした基板電圧、Ｖｔｈ(initial) は基板電圧０の時のトランジスタのＶｔｈ、Ｋは基板バイアス定数、φはフェルミ準位である。すなわち段数を重ねれば重ねるほどＶｔｈは上昇し次第に充分なＯＮ動作をしなくなってくる、昇圧電圧が飽和してくるということになる。実験的には、３Ｖ入力で１０数Ｖまでの昇圧が実際的な限界である。また、出力電流Ｉは
Ｉ∝ｆ・Ｃ／ｎ
で表され、ここでｆはＣＫの周波数、Ｃは単位キャパシタの容量である。したがってＩを大きくとるためには、Ｃを大きくすれば良いことがわかるが、面積もどんどん大きくすることになり経済効果的によくない方向となる。また昇圧電圧を大きくしたい場合、キャパシタにおいて最終出力電圧に見合った絶縁耐圧は確保しなければならずキャパシタの絶縁膜の膜厚を増すことになる、そうすると今度は容量が減少することになる。このように、本方式において出力電流と昇圧電圧はそれぞれ相反する要因を持っているものである。
【０００８】
【課題を解決するための手段】
前述した課題を解決するために、良好なモノリシック昇圧半導体集積回路装置を実現するための手段を以下のように取った。
【０００９】
前述してきたごとくモノリシック昇圧半導体集積回路装置の代表例としてチャージポンプ方式があるが、それを構成する基本要素としてはＭＯＳトランジスタ（もしくはダイオード）とキャパシタの対（ペア）である。これらの要素の機能は、ＭＯＳトランジスタ（もしくはダイオード）は整流機能（英語で言うとＲｅｃｔｉｆｉｅｒ）でキャパシタは電荷の蓄積および転送であるがキャパシタはキャパシタと言うことにする。
【００１０】
整流機能をダイオードとし、該ダイオードがＳＯＩ基板（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒの略で、半導体基板上に絶縁層を有し該絶縁層上に薄膜の半導体基板を有する構成を取る半導体基板のことである。薄膜の半導体基板の厚さとしては近年では数１０オングストロームから数１００μｍまで各種実現されている。また該半導体基板の製造方法としてもＳＩＭＯＸ法、ＺＭＲ法、張り合わせ法、等など各種提案実施されている。）上に形成され、それぞれ電気的に分離されているという構成を取るようにした。キャパシタも同様にＳＯＩ基板上に形成される。
【００１１】
【作用】
チャージポンプ方式やスイッチトキャパシタ方式の昇圧回路において整流・キャパシタのペアが完全に分離されることになるので、これまでモノリシックでは不可能だった数Ｖから数１００Ｖまでの高倍率の昇圧用半導体集積回路装置が可能となる。
【００１２】
【実施例】
以下、図面を参照して本発明の好適な実施例を詳細に説明する。
図１は本発明にかかる第１の実施例の半導体集積回路装置を示す整流・キャパシタペアの模式的断面図である。Ｓｉ層１８は今Ｐ型の半導体基板でありＰ型層２４を形成していて、Ｎ+ 型層１９を有しＰＮ接合からなる整流機能を成す、ＳｉＯ２絶縁層１６とロコス酸化膜１７とで支持基板であるＳｉ基板１５や隣接する他の素子と完全に分離されて整流素子部分Ａを形成する。Ｓｉ層１８上にキャパシタ絶縁膜２２を有し、さらにキャパシタ電極２１を有し同様に他素子と分離されキャパシタ部分Ｂが形成されている。さらに、整流素子のＰ＋型層２０に接続されたアノード電極１１とＮ＋型層１９に接続されたカソード電極１２、およびキャパシタのＰ＋型層２０とカソード電極１２とを結ぶ配線１３とキャパシタ電極２１に接続されたＣＫ電極１４とを備えている。図２は第１の実施例の半導体集積回路装置を示す電極の模式的平面図である。図３は第１の実施例の半導体集積回路装置を示すチャージポンプ方式の昇圧回路の１つの整流・キャパシタペア（以下ペアと称することがある）を示す模式的ブロック図である。図１で示したような構成は図２で示すような配線で互い接続され図３のような回路を形成する。このペアが図６のように多数接続されモノリシックの昇圧用半導体集積回路装置が実現される。
【００１３】
本発明の半導体集積回路において、キャパシタの絶縁膜すなわち誘電体膜をシリコン酸化膜−シリコン窒化膜−シリコン酸化膜の３層構造とすることにより、小さい面積で大容量のコンデンサを得ることができる。さらに、キャパシタの誘電体膜をシリコン酸化膜−タンタル酸化膜（Ｔａ2Ｏ5）チタン酸バリウムストロンチウム｛（Ｂａx，Ｓｒ1-x）ＴｉＯ3、（以下ＢＳＴ系膜と称する）｝チタン酸ジルコン酸鉛｛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（以下ＰＺＴ系膜と称する）｝の強誘電体膜構造とすることでより小さい面積で同じ容量のコンデンサを形成できる。また、整流素子とキャパシタ間を電気的に接続する配線が横断する整流素子上の絶縁膜の部分を該キャパシタ素子に使用されている絶縁膜より厚くすることにより寄生容量の効果を減少することができる。配列されたキャパシタ素子の誘電体膜の厚さが少なくともそれぞれ異なる構成を取ることにより（低電圧部を薄い絶縁膜、高電圧部が厚い絶縁膜）コンデンサ面積を小さくできる。
【００１４】
図４は本発明にかかる第２の実施例の半導体集積回路装置を示す整流・キャパシタペアの模式的断面図である。Ｓｉ層１８は今Ｐ型の半導体基板であり、Ｎ+型層１９を有しＰＮ接合からなる整流機能を成す、同時にＮ+型層１９上にキャパシタ絶縁膜２２を有しさらにキャパシタ電極２１を有しキャパシタ部分が形成されている。
【００１５】
図５は本実施例の半導体集積回路装置を示す電極の模式的平面図である。このような構成を取ることで第１の実施例で説明したようなペアを同一平面上に形成でき面積的に大幅な節約が可能となる
【００１６】
【発明の効果】
以上説明したように、本発明の半導体集積回路及びそれを用いた電子機器装置は次のような効果がある。すなわち、チャージポンプ方式やスイッチトキャパシタ方式の昇圧回路において整流・キャパシタのペアが完全に誘電体分離されることになるので、これまでモノリシックでは不可能だった数Ｖから数１００Ｖまでの高倍率の昇圧用半導体集積回路装置が可能となる。
【図面の簡単な説明】
【図１】  本発明にかかる第１の実施例の半導体集積回路装置を示す整流・キャパシタペアの模式的断面図である。
【図２】  第１の実施例の半導体集積回路装置を示す電極の模式的平面図である。
【図３】  第１の実施例の半導体集積回路装置を示すチャージポンプ方式の昇圧回路の１つの整流・キャパシタペア（以下ペアと称することがある）を示す模式的回路図である。
【図４】  本発明にかかる第２の実施例の半導体集積回路装置を示す整流・キャパシタペアの模式的断面図である。
【図５】  第２の実施例の半導体集積回路装置を示す電極の模式的平面図である。
【図６】  従来のトランスを使わない昇圧回路であるチャージポンプ方式の模式的回路図である。
【図７】  従来の昇圧回路におけるＣＫとＣＫの反転を示す模式図である。
【図８】  従来のチャージポンプ回路をＭＯＳトランジスタを用いて構成した模式的回路図である。
【図９】  従来の一般的ＭＯＳトランジスタを示す模式図である。
【図１０】  従来のフィボナッチ型スイッチドキャパシタ昇圧回路の模式的原理構成を示す回路図である。
【図１１】  従来のＥＬ素子駆動回路の例の模式的回路図である。
【図１２】  従来の単一基板上に配列されたＰＮ接合を用いた半導体集積回路装置を示す模式的断面図である。
【図１３】  従来の単一基板上に配列されたＰＮ接合を用いた半導体集積回路装置をデイスクリート的に考えた模式的回路図である。
【図１４】  従来の単一基板上に配列されたＰＮ接合を用いた半導体集積回路装置を実際上の動作を考えた模式的回路図である。
【符号の説明】
１１  アノード電極
１２  カソード電極
１３  配線
１４  ＣＫ電極
１５  Ｓｉ基板
１６  ＳｉＯ２絶縁層
１７  ロコス酸化膜
１８  Ｓｉ層
１９  Ｎ+型層
２０  Ｐ+型層
【図１】
0004219097.tif 000002
【図２】
0004219097.tif 000003
【図３】
0004219097.tif 000004
【図４】
0004219097.tif 000005
【図５】
0004219097.tif 000006
【図６】
0004219097.tif 000007
【図７】
0004219097.tif 000008
【図８】
0004219097.tif 000009
【図９】
0004219097.tif 000010
【図１０】
0004219097.tif 000011
【図１１】
0004219097.tif 000012
【図１２】
0004219097.tif 000013
【図１３】
0004219097.tif 000014
【図１４】
0004219097.tif 000015