(57)【特許請求の範囲】
【請求項１】
第１の半導体チップの表面に第２の半導体チップを重ね合わせて接合して構成される半導体装置であって、
上記第１の半導体チップと上記第２の半導体チップとの対向する表面間に設けられ、上記第１の半導体チップと上記第２の半導体チップとの電気接続のための複数のチップ間接続部と、
上記第１の半導体チップと上記第２の半導体チップとの対向する表面間において、上記複数のチップ間接続部の間を通って引き回されて当該複数のチップ間接続部を取り囲む壁状に形成されたシールド配線部を有し、低インピーダンス部に接続されたシールド導体部とを含み、
上記シールド導体部は、さらに、上記第１の半導体チップに形成され、上記シールド配線部に対応した紐状のパッド部と、上記第１の半導体チップと上記第２の半導体チップとの対向する表面間に形成され、上記第１および第２の半導体チップ間の電気接続に寄与しないダミーバンプを含み、このダミーバンプに上記シールド配線部が接合されており、
上記紐状のパッド部は、上記第１の半導体チップの内部の回路から電気に絶縁されており、
上記チップ間接続部は、チップ間接続バンプからなり、
上記ダミーバンプは、上記チップ間接続バンプおよび当該ダミーバンプを含む複数のバンプが上記第１の半導体チップと上記第２の半導体チップとの対向する表面間にほぼ均等に配置されるように配置が選ばれている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体チップの表面に他の半導体チップを重ねて接合するチップ・オン・チップ構造の半導体装置に関する。
【０００２】
【従来の技術】
一対の半導体チップを対向させ、これらをバンプによって互いに電気接続するチップ・オン・チップ構造の半導体装置が従来から提案されているが、実現に際して解決すべき問題も多く残っている。
たとえば、チップ・オン・チップ構造を採用することにより、各チップを別のパッケージに収容する場合に比較して、各種電子機器の配線基板の面積を小さくして、それらの小型化を図ることができると期待される。しかし、たとえば、とくに高周波信号を取り扱う移動電話機などの機器では、ノイズ対策が重要であるから、配線基板全体をシールドするためのシールド部材を別途設けることになる。そのため、単にチップ・オン・チップ構造を採用しただけでは、機器の大幅な小型化を図ることができない。
【０００３】
【発明が解決しようとする課題】
そこで、この発明の目的は、上述の技術的課題を解決し、効果的なノイズ対策を施したチップ・オン・チップ構造の半導体装置を提供することである。
【０００４】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップの表面に第２の半導体チップを重ね合わせて接合して構成される半導体装置であって、上記第１の半導体チップと上記第２の半導体チップとの対向する表面間に設けられ、上記第１の半導体チップと上記第２の半導体チップとの電気接続のための複数のチップ間接続部と、上記第１の半導体チップと上記第２の半導体チップとの対向する表面間において、上記複数のチップ間接続部の間を通って引き回されて当該複数のチップ間接続部を取り囲む壁状に形成されたシールド配線部を有し、低インピーダンス部に接続されたシールド導体部と、上記第１の半導体チップに形成され、上記シールド配線部に対応した紐状のパッド部とを含み、上記紐状のパッド部は、第１の半導体チップの内部の回路から電気に絶縁されており、上記シールド導体部は、さらに、上記第１の半導体チップと上記第２の半導体チップとの対向する表面間に形成され、上記第１および第２の半導体チップ間の電気接続に寄与しないダミーバンプを含み、このダミーバンプに上記シールド配線部が接合されており、上記チップ間接続部は、チップ間接続バンプからなり、上記ダミーバンプは、上記チップ間接続バンプおよび当該ダミーバンプを含む複数のバンプが上記第１の半導体チップと上記第２の半導体チップとの対向する表面間にほぼ均等に配置されるように配置が選ばれている
ことを特徴とする半導体装置である。
【０００５】
上記の構成によれば、第１の半導体チップと上記第２の半導体チップとの対向する表面間の複数のチップ間接続部の間を通って引き回されて当該複数のチップ間接続部を取り囲むようにシールド導体部が設けられているので、外部ノイズがチップ間接続部へと到達することを防止できる。これにより、ノイズシールド構造を別途用意する必要がない。
【０００６】
また、シールド導体部によってチップ間を支持できるので、樹脂封止などのために半導体チップに作用する応力を分散することができ、機械的圧力や応力歪み等に起因する半導体チップの変形を防止できる。これにより、安定した素子特性を発揮できるチップ・オン・チップ構造の半導体装置を実現できる。
とくに、上記チップ間接続部を、第１および第２の半導体チップの接続面の間にほぼ均一になるように配置しておけば、機械的圧力や応力歪み等に起因する半導体チップの変形をさらに効果的に防止できる。
【０００７】
なお、上記シールド導体部は、上記半導体チップ表面に隆起して形成された金属隆起部であってもよい。上記金属隆起部は、金属をめっきなどにより盛り上げた、いわゆるバンプであってもよく、また、バンプほど高くは隆起していない金属蒸着膜であってもよい。
上記チップ間接続部と上記シールド導体部とは同一材料で構成されていることが好ましい。
【０００８】
この構成によれば、チップ間接続部とシールド導体部とを同一工程で形成することができるので、製造工程が簡単になる。
【０００９】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の分解斜視図である。この半導体装置は、第１の半導体チップとしての親チップ１の表面１１に、第２の半導体チップとしての子チップ２を重ね合わせて接合した、いわゆるチップ・オン・チップ（Chip-On-Chip）構造を有している。
【００１０】
親チップ１は、たとえばシリコンチップからなっている。表面１１は、半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面であり、最表面は、絶縁物の保護膜で覆われている。この保護膜上には、所定の位置において、外部接続用の複数のパッド１２が、ほぼ矩形の平面形状を有する親チップ１の表面１１の周縁付近に露出して配置されている。この外部接続用パッド１２は、ボンディングワイヤ１３によってリードフレーム１４に接続されるべきパッドである。親チップ１の内方の領域には、子チップ２の接合領域１５が設定されており、この接合領域１５には、子チップ２との接続のための内部接続用パッドＰが、複数個配置されている。
【００１１】
子チップ２は、表面２１を親チップ１１に対向させていわゆるフェースダウン方式で親チップ１１に接合される。子チップ２は、たとえばシリコンチップからなっている。表面２１は、半導体基板においてトランジスタなどの素子が形成された活性表層領域側の表面であり、最表面は、通常、絶縁物の保護膜で覆われている。
【００１２】
図２は、子チップ２の構成を拡大して示す斜視図である。子チップ２の上記保護膜の表面２１には、耐酸化性の金属、たとえば、金、鉛、プラチナ、銀またはイリジウムからなるバンプＢが、表面２１から隆起して形成されている。
バンプＢには、親チップ１に形成された回路との電気接続のためのチップ間接続用バンプＢＣ（チップ間接続部）と、親チップ１の回路との電気接続には寄与しないダミーバンプＢＤとが含まれている。チップ間接続用バンプＢＣは、親チップ１との接続面である表面２１にほぼ均等に配置されているが、さらに、ダミーバンプＢＤは、子チップ２の表面において、複数のバンプＢがほぼ均等に配置されるように配置が選ばれている。すなわち、接続用バンプＢＣが配置されていない領域にダミーバンプＢＤが配置されている。
【００１３】
さらに、接続用バンプＢＣをそれぞれ取り囲むように、壁状のシールド配線部Ｓが表面２１上で複数の接続用バンプＢＣの間を通って引き回され、この表面２１から隆起して形成されている。このシールド配線部Ｓは、ダミーバンプＢＤと接合されているとともに、接続用バンプＢＣのうち、グランドに接続されるバンプＢＣＧ（低インピーダンス部）に接合されている。そして、シールド配線部Ｓは、ダミーバンプＢＤとともに、個々の接続用バンプＢＣを取り囲み、シールド導体部を形成している。シールド配線部Ｓは、バンプＢと同じ材料で構成されており、製造工程においては、バンプＢの形成時に同時に形成することができる。もちろん、バンプＢとは別の材料を用いてシールド配線部Ｓを形成することも可能だが、この場合には、バンプＢの形成工程とは別の工程によりシールド配線部Ｓを形成することになる。
【００１４】
親チップ１の表面には、図１に示すように、バンプＢに対応した位置にそれぞれパッドＰが形成されており、また、シールド配線部Ｓに対応した紐状のパッドＰＳが形成されている。パッドＰのうち、接続用バンプＢＣに対応する位置に形成されたパッドＰＣは、親チップ１の内部の回路と接続されている。これに対して、ダミーバンプＢＤに対向する位置に形成されているパッドＰＤは、内部の回路とは絶縁状態となっている。シールド配線部Ｓに対応した紐状のパッドＰＳも、内部の回路とは電気的に絶縁されている。
【００１５】
図３は、親チップ１と子チップ２とを接合した状態を示す図解的な断面図である。親チップ１と子チップ２とは、表面１１，２１同士を対向させた状態で相互に圧接される。このとき、必要に応じて、親チップ１および／または子チップ２に超音波振動が加えられる。このようにして、バンプＢおよびシールド配線部Ｓと、パッドＰ，ＰＳとがそれぞれ接合される。これによって、親チップ１および子チップ２が一体化され、チップ・オン・チップ構造をなす。この状態では、接続用バンプＢＣと接続用パッドＰＣとの接合部は、ダミーバンプＢＤおよびシールド配線部ＳとパッドＰＤおよびＰＳとがそれぞれ接合されて形成されるシールド導体部によって取り囲まれる。そして、このシールド導体部は、グランドに接続されているので、接続用バンプＢＣとパッドＰＣとの接合部は、外部からのノイズに対してシールドされた状態となる。
【００１６】
しかも、子チップ２には、バンプＢがほぼ均等に配置されており、かつ、シールド配線部Ｓが、接続用パッドＰＣを取り囲むようにしながら、親チップ１と子チップ２との間に介在している。これにより、親チップ１と子チップ２とを接合したチップ・オン・チップ構造の半導体装置を樹脂封止して１つのパッケージ４０に納めた場合に、親チップ１または子チップ２の応力歪み等の変形が生じることがなく、これらの内部に形成された素子特性が劣化することがない。
【００１７】
以上のように、この実施形態によれば、樹脂封止等に起因する機械的圧力や応力に対する耐久性が良好で、かつ、良好なノイズシールド構造を内包した半導体装置を実現できる。これにより、たとえば、移動電話機などの電子機器に大きなシールド機構を設ける必要がなくなるから、これらの機器の小型化を図ることができる。
【００１８】
この発明の実施形態の説明は以上のとおりであるが、この発明は、他の形態で実施することも可能である。たとえば、上記の実施形態では、シールド配線部Ｓをグランドに接続しているが、電源ライン（低インピーダンス部）に接続してもよい。
また、上記の実施形態では、子チップ２にバンプＢを設けているが、親チップ１側に同様のバンプを設けてもよく、親チップ１および子チップ２の両方にバンプを設けて、バンプ同士を接合することによって親チップ１および子チップ２のチップ・オン・チップ接合を達成してもよい。
【００１９】
シールド配線部Ｓに関しても同様であり、親チップ１側に同様のシールド配線部を表面２１から隆起させて形成してもよく、親チップ１および子チップ２の両方にシールド配線部を設け、これらを相互に接合するようにしてもよい。
また、シールド配線部は、バンプほどの高さを有しない金属蒸着膜で構成することができる。
【００２０】
さらに、上記の実施形態では、親チップ１の表面１１に１つの子チップ２が接合される場合について説明したが、親チップ１の表面１１に２つ以上の子チップを接合するようにしてもよい。
さらに、上記の実施形態では、親チップ１および子チップ２は、いずれもシリコンからなるチップであることとしたが、シリコンの他にも、ガリウム砒素半導体やゲルマニウム半導体などの他の任意の半導体材料を用いた半導体チップをこの発明の半導体装置に適用することができる。この場合に、第１の半導体チップと第２の半導体チップとの半導体材料は、同じでもよいし異なっていてもよい。
【００２１】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の分解斜視図である。
【図２】子チップの構成を拡大して示す斜視図である。
【図３】親チップと子チップとを接合した状態を示す図解的な断面図である。
【符号の説明】
１      親チップ（第１の半導体チップ）
２      子チップ（第２の半導体チップ）
Ｐ，ＰＣ，ＰＤ，ＰＳ    パッド
Ｂ      バンプ
ＢＣ    接続用バンプ（チップ間接続部）
ＢＤ    ダミーバンプ
Ｓ      シールド配線部
【図１】
0004216646.tif 000002
【図２】
0004216646.tif 000003
【図３】
0004216646.tif 000004