(57)【特許請求の範囲】
【請求項１】
半導体基板上にトランジスタを形成する段階と、
前記トランジスタを覆うように、前記半導体基板上に第１層間絶縁膜を蒸着する段階と、
前記第１層間絶縁膜上に平坦化膜としてＢＰＳＧ（Ｂｏｒｏ  ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜を蒸着する段階と、
前記ＢＰＳＧ膜をフローさせる段階と、
前記ＢＰＳＧ膜及び第１層間絶縁膜の平坦化が行われながら前記第１層間絶縁膜が露出するように、Ａｒイオンを利用したスパッタリングを用いて前記ＢＰＳＧ膜の表面をエッチングする段階と、
前記露出した第１層間絶縁膜部分上に連結配線を形成する段階と、
前記連結配線を覆うように、前記第１層間絶縁膜及びＢＰＳＧ膜上に第２層間絶縁膜を蒸着する段階と、
前記第２層間絶縁膜上に前記トランジスタの所定部分とコンタクトする金属電極を形成する段階とを含むことを特徴とする平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項２】
前記第１層間絶縁膜は、ＴＥＯＳ（Ｔｅｔｒａ  ＥｔｈｙｌＯｒｔｈｏ  Ｓｉｌｉｃａｔｅ）膜で成ることを特徴とする請求項１記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項３】
前記ＴＥＯＳ膜は、１２００〜２０００Åの厚さに蒸着することを特徴とする請求項２記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項４】
前記ＢＰＳＧ膜のフローは、７００〜８２０℃の温度で行うことを特徴とする請求項１記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項５】
前記Ａｒイオンを利用したスパッタリングは、４００Ｗ以下の電源、及び１０Ｔｏｒｒ以下の圧力条件で行うことを特徴とする請求項１記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項６】
前記Ａｒイオンを利用したスパッタリングは、前記ＢＰＳＧ膜対ＴＥＯＳ膜のエッチング選択比を２：１以上に維持して行うことを特徴とする請求項２記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項７】
前記Ａｒイオンを利用したスパッタリングは、前記ＴＥＯＳ膜の厚さが１０００Å以上残留するよう行うことを特徴とする請求項２記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項８】
前記Ａｒイオンを利用したスパッタリング段階の後、前記連結配線を形成する段階の前に、前記ＢＰＳＧ膜を含む平坦化された第１層間絶縁膜上に、ダミー絶縁膜を蒸着する段階をさらに含むことを特徴とする請求項１記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項９】
前記ダミー絶縁膜はＬＰ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ）−ＴＥＯＳ膜、ＰＥ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ）−ＴＥＯＳ膜、ＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｒｅｔｕｒｅ  Ｏｘｉｄｅ）膜、ＭＴＯ（Ｍｉｄ．  Ｔｅｍｐｒｅｔｕｒｅ  Ｏｘｉｄｅ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、及びＳｉＯＮ膜で成るグループから選択される何れか一つであることを特徴とする請求項８記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【請求項１０】
前記ダミー絶縁膜は、１０００〜３０００Åの厚さに蒸着することを特徴とする請求項８又は９記載の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に関し、特に、ＢＰＳＧ膜の望まないフローに基づき下部配線と上部配線の間の電気的ショートがもたらされることを防ぐための半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
スタック構造の半導体素子を製造することにおいて、層間絶縁膜の平坦化は工程マージンの確保はもちろん、素子の信頼性確保のため求められる。特に、層間絶縁膜の平坦化は半導体素子の集積度がさらに増加するに伴い、非常に重要に持ち上がっている。
【０００３】
層間絶縁膜の平坦化方法としては、ＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜のような流動性が優れた膜を利用するのが代表的である。ＢＰＳＧ膜を利用した平坦化方法において、層間絶縁膜の表面平坦化はＢＰＳＧ膜の蒸着後、ＢＰＳＧ膜をフロー（ｆｌｏｗ）させることにより得られる。
【０００４】
図１は、平坦化膜としてＢＰＳＧ膜を利用して製造された従来の半導体素子を示す断面図である。
図示したように、素子分離膜等２がアクティブ領域を限定するよう半導体基板１の適所に形成される。ゲート酸化膜３を有するゲート電極４が、エッチングマスクとしてハードマスク酸化膜（ｈａｒｄ  ｍａｓｋ  ｏｘｉｄｅ）５を利用した公知の工程を介し、半導体基板１のアクティブ領域上に形成される。スペーサ７がハードマスク酸化膜５及びゲート電極４の側壁に形成される。ソース及びドレイン領域６ａ、６ｂがゲート電極４両側のアクティブ領域内に形成され、そして、トランジスタが構成される。
【０００５】
第１絶縁膜８がトランジスタを覆うよう、半導体基板１の全体上に蒸着される。平坦化膜としてＢＰＳＧ膜９が第１絶縁膜８上に蒸着され、その次に、ＢＰＳＧ膜９が８２０℃以上の温度でフローされることによりその表面が平坦化される。第２絶縁膜１０が平坦化されたＢＰＳＧ膜９上に蒸着される。ここで、第２絶縁膜１０はＢＰＳＧ膜９内に含まれたボロン（ｂｏｒｏｎ）、又は燐（Ｐｈｏｐｈｏｒｏｕｓ）の外方拡散（ｏｕｔ  ｄｉｆｆｕｓｉｏｎ）を防止するための目的で形成される。
【０００６】
連結配線１１がゲート電極４上部の第２絶縁膜１０部分上に形成される。連結配線１１は好ましくはポリシリコンで形成され、ケイ化タングステン（ＷＳｉＸ）、ケイ化コバルト（ＣｏＳｉＸ）、及びケイ化チタニウム（ＴｉＳｉＸ）等で形成することができる。第３絶縁膜１２が連結配線１１を覆うように第２絶縁膜１０上に蒸着される。コンタクトホール１３が第３及び第２絶縁膜１２、１０と、ＢＰＳＧ膜９及び第１絶縁膜８をエッチングすることにより、ソース及びドレイン領域６ａ、６ｂを露出させるよう形成される。
【０００７】
所定の金属膜がコンタクトホール１３を埋め込むよう蒸着され、金属電極１４が金属膜をパターニングすることにより、露出したソース及びドレイン領域６ａ、６ｂとそれぞれコンタクトするように第３絶縁膜１２上に形成される。
上述のような従来の半導体素子において、連結配線１１と金属電極１４はＢＰＳＧ膜９の望まないフローにより電気的にショートされることがある。これは、ＢＰＳＧ膜９が初期に十分フローされなかったことに基づき、連結配線１１形成以後に行われる熱工程時、ＢＰＳＧ膜９の追加フローが引き起こされることにより、ＢＰＳＧ膜９上に形成された連結配線１１が隣接する金属電極１４側に移動した結果である。
【０００８】
詳しく述べると、ＢＰＳＧ膜９のフローは８２０℃以上の高温で行われるのが好ましい。これは、ＢＰＳＧ膜９のフローが８２０℃以上の温度で十分行われ得るためである。しかし、ＢＰＳＧ膜９のフローが８２０℃以上の温度で行われると、閾電圧の不安定のような半導体素子の特性低下が、ＢＰＳＧ膜９に含まれた不純物、即ちボロン（ｂｏｒｏｎ）又は燐（ｐｈｏｓｐｈｏｒｏｕｓ）がゲート電極４に浸透することによりもたらされる。
【０００９】
したがって、半導体素子の特性低下を防ぐため、従来は、たとえＢＰＳＧ膜９の十分なフローが行われなくても、ＢＰＳＧ膜９のフローを８２０℃以下の温度で行っていた。
【００１０】
ところが、ＢＰＳＧ膜９のフローが８２０℃以下の温度で行われると、十分フローされなかったＢＰＳＧ膜は後続の熱工程、特に、連結配線形成以後の熱工程の間に追加してフローされる。このとき、十分フローされなかったＢＰＳＧ膜上に形成された連結配線１１は、図１に示すようにＢＰＳＧ膜９のフローにより金属電極１４側に移動（点線で示す）することになり、そのために、連結配線１１と金属電極１４の間の電気的ショートが引き起こされる。連結配線１１の移動は、パターン密度が高いセル領域よりはパターン密度の低い周辺領域で頻繁に発生する。
【００１１】
よって、スタック構造に製造される従来の半導体素子はＢＰＳＧ膜の初期の不充分なフローに基づき連結配線と金属電極の間のショートが引き起こされるため、信頼性及び製造収率の側面で好ましくないという問題があった。
【００１２】
さらに、ＢＰＳＧ膜のフローに基づく連結配線と金属電極の間の電気的ショートは、ＢＰＳＧ膜のフローが８２０℃以上で行われる場合にも完全に排除されないものと知られている。
【００１３】
一方、ＢＰＳＧ膜の不充分なフローに基づく連結配線と金属電極の間の電気的ショートは、コンタクトホールの内壁に絶縁膜スペーサを形成することにより防ぐことができる。しかし、この方法は絶縁膜スペーサを形成するため多数の単位工程等が追加して行われなければならないため、製造時間及び費用を考慮した工程側面でその適用が困難である。
【００１４】
【発明が解決しようとする課題】
そこで、本発明は上記従来の平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法における問題点に鑑みてなされたものであって、ＢＰＳＧ膜のフローに基づく連結配線と金属電極の間の電気的ショートを防ぐための半導体素子の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記のような目的を達成するためになされた本発明による平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法は、半導体基板上にトランジスタを形成する段階と、前記トランジスタを覆うように、前記半導体基板上に第１層間絶縁膜を蒸着する段階と、前記第１層間絶縁膜上に平坦化膜としてＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜を蒸着する段階と、前記ＢＰＳＧ膜をフローさせる段階と、前記ＢＰＳＧ膜及び第１層間絶縁膜の平坦化が行われながら前記第１層間絶縁膜が露出するように、Ａｒイオンを利用したスパッタリングを用いて前記ＢＰＳＧ膜の表面をエッチングする段階と、前記露出した第１層間絶縁膜部分上に連結配線を形成する段階と、前記連結配線を覆うように、前記第１層間絶縁膜及びＢＰＳＧ膜上に第２層間絶縁膜を蒸着する段階と、前記第２層間絶縁膜上に前記トランジスタの所定部分とコンタクトする金属電極を形成する段階とを含むことを特徴とする。
【００１６】
【発明の実施の形態】
次に、本発明にかかる平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００１７】
図２を参照すると、素子分離膜等２２がアクティブ領域を限定するよう半導体基板２１が適所に形成される。ゲート酸化膜２３、ゲート用導電膜、及びハードマスク酸化膜２５が半導体基板２１上に順次蒸着され、その次に、ゲート酸化膜２３を有するゲート電極２４が、前記膜等が公知のフォトリソグラフィー工程を利用してエッチングすることにより半導体基板２１のアクティブ領域上に形成される。スペーサ２７がハードマスク酸化膜２５とゲート電極２４の側壁に形成される。ソース及びドレイン領域２６ａ、２６ｂがゲート電極２４両側のアクティブ領域内に形成され、この結果トランジスタが構成される。
【００１８】
ここで、ソース／ドレイン領域２６ａ、２６ｂはスペーサ２７形成の前、半導体基板２１のアクティブ領域内にボロン又は燐不純物を低濃度でイオン注入することにより、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有するよう形成される。
【００１９】
図３を参照すると、第１層間絶縁膜２８がトランジスタを覆うよう半導体基板２１上に蒸着される。第１層間絶縁膜２８はＴＥＯＳ（Ｔｅｔｒａ  ＥｔｈｙｌＯｒｔｈｏ  Ｓｉｌｉｃａｔｅ）膜であり、１２００Å以上、好ましくは１２００〜２０００Åの厚さに蒸着される。平坦化膜としてＢＰＳＧ膜２９が第１層間絶縁膜２８上に蒸着され、その次に、ＢＰＳＧ膜２９は概略的な表面平坦化が得られるように、７００〜８２０℃でフローされる。平坦化膜としてＢＰＳＧ膜の代りにＢＳＧ膜又はＰＳＧ膜を用いることができる。
【００２０】
図４を参照すると、第１層間絶縁膜２８が露出するよう、ＢＰＳＧ膜２９の表面はＡｒイオン５０を利用したスパッタリングによりエッチングされ、これにより、ＢＰＳＧ膜２９を含む第１層間絶縁膜２８の平坦化がなされる。
【００２１】
ここで、Ａｒイオンを利用したスパッタリングは４００Ｗ以下の電源と１０Ｔｏｒｒ以下の圧力を用いる工程条件で行われる。さらに、Ａｒイオンを利用したスパッタリングはＢＰＳＧ膜とＴＥＯＳ膜の間のエッチング選択比が２：１以上に維持されて行われる。その上、Ａｒイオンを利用したスパッタリングはＢＰＳＧ膜２９が最大限に等方性エッチングされることにより、縁部がラウンドオフ（ｒｏｕｎｄ−ｏｆｆ）するよう行われる。併せて、Ａｒイオンを利用したスパッタリングはゲート電極２４上部の第１層間絶縁膜部分が露出するよう行われ、このとき、第１層間絶縁膜２８はその一部が共にエッチングされるが、１０００Å以上の厚さが残留するよう行われる。
【００２２】
図５を参照すると、下部配線として連結配線３０がゲート電極２４上部の露出した第１層間絶縁膜部分上に形成される。連結配線３０は好ましくはポリシリコンから成り、ケイ化金属、又はポリシリコンとケイ化金属の積層構造で形成することができる。第２層間絶縁膜３１が連結配線３０を覆うように、第１層間絶縁膜２８及びＢＰＳＧ膜２９上に蒸着される。第２層間絶縁膜３１は、好ましくはＴＥＯＳ膜である。
【００２３】
コンタクトホール３２が第２層間絶縁膜３１、ＢＰＳＧ膜２９及び第１層間絶縁膜２８をエッチングすることにより、トランジスタのソース及びドレイン領域をそれぞれ露出させるよう形成され、上部配線として金属電極３３が金属膜の蒸着及びパターニングにより、前記露出したソース及びドレイン領域２６ａ、２６ｂとそれぞれコンタクトするよう層間絶縁膜３１が形成される。この結果、本発明に係る半導体素子が完成される。
【００２４】
上記のような本発明に係る半導体素子において、連結配線は後続の熱工程により移動されず、よって、連結配線と金属電極の間の電気的ショートが防止される。
【００２５】
詳しく述べれば、第１層間絶縁膜の材質であるＴＥＯＳ膜はＢＰＳＧ膜より緻密（ｄｅｎｓｅ）であり、そして、熱による収縮及び膨脹が殆どないため、ＴＥＯＳ膜は熱工程により殆ど変形されない。これにより、連結配線はＴＥＯＳ膜上に形成されるため、熱工程に基づく前記連結配線の移動は引き起こされず、よって、連結配線と金属電極の間の電気的ショートは防止される。
【００２６】
図６は、本発明の他の実施例に係る平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法を説明するための断面図である。この実施例は最初の実施例と比べ、Ａｒイオンを利用したスパッタリングによりＢＰＳＧ膜のエッチングの後、ダミー絶縁膜５０が第１層間絶縁膜２８とＢＰＳＧ膜２９上にさらに蒸着される。ダミー絶縁膜５０は熱処理工程による熱収縮、又は熱膨脹の少ない物質膜、例えばＬＰ（ＬｏｗＰｒｅｓｓｕｒｅ）−ＴＥＯＳ膜、ＰＥ（ＰｌａｓｍａＥｎｈａｎｃｅｄ）−ＴＥＯＳ膜、ＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｒｅｔｕｒｅ  Ｏｘｉｄｅ）膜、ＭＴＯ（Ｍｉｄ．  Ｔｅｍｐｒｅｔｕｒｅ  Ｏｘｉｄｅ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、及びＳｉＯＮ膜で成るグループから選択される何れか一つで成り、３０００Å以下、好ましくは１０００〜３０００Åの厚さに蒸着される。
【００２７】
この実施例において、ダミー絶縁膜５０は熱収縮又は熱膨脹が殆どないため、連結配線３０がダミー絶縁膜５０上に形成されると、連結配線３０の移動は最初の実施例と比べてより効果的に抑制される。
【００２８】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２９】
【発明の効果】
上述ように本発明によれば、ＢＰＳＧ膜に対するＡｒイオンを利用したスパッタリングを行うことにより、ＢＰＳＧ膜による平坦化を得ることができる。
【００３０】
さらに、Ａｒイオンを利用したスパッタリングを行うことにより、熱膨脹又は熱収縮の少ないＴＥＯＳ膜材質の第１層間絶縁膜を露出させ、下部配線である連結配線が露出した第１層間絶縁膜上に形成されるようにし、これにより、連結配線が後続の熱工程により移動することを抑制することができる。
【００３１】
したがって、ＢＰＳＧ膜のフローが、たとえ８２０℃以下の温度で行われても、ＢＰＳＧ膜の不充分なフローに基づく連結配線の移動は防止され、そのために、上部配線である金属電極と連結配線の間の電気的ショートは防止され、よって、半導体素子の信頼性及び製造収率が確保される。
【図面の簡単な説明】
【図１】従来技術により製造された半導体素子の断面図である。
【図２】本発明に係る平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法を説明するための工程断面図である。
【図３】本発明に係る平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法を説明するための工程断面図である。
【図４】本発明に係る平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法を説明するための工程断面図である。
【図５】本発明に係る平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子の製造方法を説明するための工程断面図である。
【図６】本発明の他の実施例により製造された平坦化膜の流動に基づく下部配線と上部配線の間の電気的ショートを防止するための半導体素子を示す断面図である。
【符号の説明】
２１        半導体基板
２２        素子分離膜
２３        ゲート酸化膜
２４        ゲート電極
２５        ハードマスク酸化膜
２６ａ、２６ｂ  ソース／ドレイン領域
２７        スペーサ
２８        第１層間絶縁膜
２９        ＢＰＳＧ膜
３０        連結配線
３１        第２層間絶縁膜
３２        コンタクトホール
３３        金属電極
４０        Ａｒイオン
５０        ダミー絶縁膜
【図１】
0004386320.tif 000002
【図２】
0004386320.tif 000003
【図３】
0004386320.tif 000004
【図４】
0004386320.tif 000005
【図５】
0004386320.tif 000006
【図６】
0004386320.tif 000007