(57)【特許請求の範囲】
【請求項１】
入力信号と制御信号を受けて、制御信号に応じて入力信号の位相を同相のまま出力又は位相を反転して出力する反転回路（７１）と、
該反転回路からの出力信号と基準信号とを受けて、それらの位相差を０から２πの範囲にわたって検出可能な位相検出器（３）と、
前記入力信号のキャリア周波数と前記基準信号のキャリア周波数との差の周波数よりも高く、かつワンダ成分の周波数よりも高い遮断周波数を有しており、該位相検出器の出力を受けて、前記反転回路からの出力信号のキャリア周波数成分および前記基準信号のキャリア周波数成分を除去するローパスフィルタ（４）と、
該ローパスフィルタの出力を受けて、デジタル信号に変換して出力するアナログデジタル変換器（５）と、
前記反転回路からの出力信号と前記基準信号を受けて、それらの位相差を検出してその位相差が、前記位相検出器の検出可能な０から２πの中で直線領域となる所定範囲（０＜所定範囲＜２π）を越えたことを検出して出力するとともに、前記所定範囲を越えたときに前記反転回路に対して入力信号を反転するよう命令する前記制御信号を出力する反転指示回路（７２、７３）と、
前記位相検出器の出力を受けて、前記反転回路からの出力信号と前記基準信号との位相差が、前記所定範囲の２π側の＋方向へ越えたか０側の−方向へ越えたか、その方向を検知する方向検知器（７４）と、
前記反転指示回路からの出力と前記方向検知器の出力を受けて、方向を加味して前記反転回路の反転数を求めて出力するカウンタ（７５）と、
前記アナログデジタル変換器の出力と前記カウンタの出力とを受けて、前記入力信号と前記基準信号の位相差を求めて出力する演算器（８）と、
該演算器が出力する位相差を受けて、前記ローパスフィルタの遮断周波数より低いワンダ成分を通過させる所望のカットオフ周波数を有するデジタルフィルタ（９）とを備えたことを特徴とする位相ゆらぎ検出装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術の分野】
本発明は、デジタル伝送装置において生じる、時間的にゆっくり変動する位相ゆらぎを測定する位相ゆらぎ検出装置に関する。
【０００２】
デジタル伝送装置において、デジタル信号の伝送媒体である光ファイバおよびメタルの物理長は、季節および昼夜の温度変動により変化する。この伝送媒体の物理長の変化により、信号にワンダ（Wander）と呼ばれる時間的にゆっくりとした位相変動が生じる。ここでワンダとは、一般に１０Ｈｚ以下の位相変動をいう。デジタル信号を取り扱う各種の回路や装置では、かかる位相ゆらぎがあると、一定のタイミングで伝送されるデータにスリップを起こし、回路や装置が正常に動作しなくなる場合がある。このため、デジタル伝送装置で発生するゆらぎ量、またはデジタル信号を扱う回路や装置が正常に動作できる最大のゆらぎ量等を測定する必要がある。本発明は、デジタル信号に含まれる位相ゆらぎ成分のなかから帯域制限して、上記のようなワンダと呼ばれる位相ゆらぎを検出するものである。
【０００３】
【従来の技術】
従来、このワンダを測定する位相ゆらぎ測定器としては、図１０に示すように構成されていた。すなわち、入力信号（周波数Ｆin）を受けて周波数変換する第１の周波数変換回路１０と、基準信号（周波数Ｆr ）を受けて周波数変換する第２の周波数変換回路１１とを有し、それぞれの周波数変換回路からの信号を受けて位相差を検出する位相検出器３と、位相検出器３からの信号のうち１０Ｈｚ以下の位相変化成分を平均化して通過させる１０Ｈz ローパスフィルタ１２（以下、ＬＰＦと略称する。）とを備えている。
【０００４】
１０Ｈz ＬＰＦ１２からの平均化された信号の大きさ（電圧）をアナログ・デジタル変換器（以下、ＡＤＣと略称する。）５でデジタル信号に変換し、さらにＣＰＵ６で所望のデータ形式に変更して表示器等（図示せず）に出力していた。
【０００５】
ここで、位相検出器３は、一般に２つの入力信号の位相差の変化をレベルの変化に変換するものが使用される。例えば、図１２（ａ）に位相検出器３としてのセットリセットタイプの位相検出器３ａとその位相検出特性を示してあるが、セットリセットタイプの位相検出器３ａは、セット端子（Ｓ）とリセット端子（Ｒ）を有するＤ形フリップフロップ（以下、Ｓ−Ｒ付きＤ−ＦＦと略称する。）で構成される。そしてセット端子（Ｓ）とリセット端子（Ｒ）に入る２つの入力信号の立ち上がりエッジでセット・リセットすることにより、Ｄ−ＦＦの出力側には、基準信号と入力信号との二つの入力信号の位相差に比例したデュティを持った出力波形が得られる。そして、この出力波形の大きさ（振幅）の平均値が位相検出量になる。
【０００６】
このタイプの位相検出器の位相検出範囲は、入力信号の１周期分（２π）である。明細書の図１２（ｂ）の位相検出特性からも分かるように、このタイプの位相検出器は、２信号の位相差が１８０°ずれた状態で、出力波形のdutyは５０％になる。そのため、通常、入力信号の位相差を１８０°ずらしたときの位相検出器の出力（位相）を基準として使用する。
【０００７】
上記従来の回路における１０HzＬＰＦ１２は、位相検出器３から出力された入力信号成分中の高い周波数成分及び１０Hz以上の位相変化成分を除去するとともに、１０Hz未満の位相変化成分を平均したうえで通過させる。このようにして、位相ゆらぎ測定器は、このカットオフ周波数（１０Hz）ｆｃまでの位相変化成分を測定することになる。
【０００８】
ところが、入力される入力信号の周波数Ｆinと基準信号の周波数Ｆr とは必ずしも同じ周波数とは限らない。基準信号と入力信号の各周波数に差がある場合は図１１に示すように、位相検出器３の出力する位相差は、時間に比例して単一増加傾向を示す。この場合であっても、基準信号の周波数Ｆr 、入力信号の周波数Ｆinの差が１０Hz以下であれば、１０HzＬＰＦ１２の帯域内であるため位相のゆらぎを検出することができる。
【０００９】
しかし、基準信号の周波数Ｆr と入力信号の周波数Ｆinとの差が１０Hz以上の場合は、位相検出器３の出力が１０HzＬＰＦ１２によって制限されて減衰するため、位相のゆらぎを検出できない。すなわち、本来、位相のゆらぎ量として測定されるべき量にもかかわらず、位相検出器３の出力側にワンダ成分を求めるために設けた１０HzＬＰＦ１２によって制限されることによって、検出感度が下がったり、あるいは測定されなかった。
【００１０】
このように、入力信号の周波数Ｆinと基準信号の周波数Ｆr との差が１０Hz以上ある場合、検出レベルが落ちてしまうのを防ぐ方法として、第１の周波数変換回路１０及び第２の周波数変換回路１１の変換比を大きくすることにより、位相検出器３の検出する繰り返し周期を長くし、１０HzのＬＰＦ１２を通過させても減衰されないようにする方法もある。
【００１１】
その方法としては、第１の周波数変換回路１０および第２の周波数変換回路１１に入力される信号と出力される信号との比を２対１にし、１０Hzで３ｄＢダウンの１０HzＬＰＦ１２を使用した場合の例がある。
【００１２】
例えば、第１の周波数変換回路１０および第２の周波数変換回路１１に入力される、入力信号の周波数Ｆinを2,048,000Hz とし、基準信号の周波数Ｆr を2,048,010Hz とした場合の例で説明する。第１の周波数変換回路１０からの出力信号の周波数は1.024000Hzとなり、第２の周波数変換回路１１からの出力信号の周波数は1,024,005Hz となり、周波数差は、５Hzとなる。
【００１３】
この場合、１０Hzで３ｄＢダウンの１０HzＬＰＦ１２を使用したときでも、周波数差が５Hzであるので、１０HzＬＰＦ１２のフィルタ特性が原因でレベルダウンすることはない。このように入力する周波数の変換比を調整することで、位相検出器３の入力端での基準信号と入力信号との周波数差を小さくすることは可能である。
【００１８】
【発明が解決しようとする課題】
図１４に示す構成は、入力信号の周波数Ｆinと基準信号の周波数Ｆr の周波数差が大きい場合でも測れるようにしたものもある。つまり、位相検出器３の入力信号において、基準信号の周波数Ｆr から生成したカウンタのタイムベースで入力信号の周波数Ｆinの周波数を測定することにより測るものである。
【００１９】
図１４の構成はおよそ次ぎのように動作する。
基準信号の周波数Ｆｒをタイムベース生成回路１３で１／Ｌ分周して、タイムベース信号を作っている。例えば、基準信号を2,048,000 Hzとし、Ｌ＝2,048,00とすると、基準信号から１Hzのタイムベース信号ができあがる。このタイムベース信号は、図１５（ａ）に示すようにデュティ５０％の信号で、Ａカウンタ１４，Ｂカウンタ１５の二つのカウンタを使って交互にイネーブルにしてクロック数をカウントする。つまり、Ａカウンタ１４でカウントしている間（５００ms）に、その以前にＢカウンタ１５がカウントした値を読み出し、次にＢカウンタ１５がカウント状態になったときは、逆に、Ａカウンタ１４が前の５００msの間でカウントした値を読み出す。このようにして、２つのカウンタを使って交互にカウントすることにより、図１５（ｂ）に示すように休止時間のないカウントが可能となる。
【００２０】
この時、図１６にあるように、測定開始後、１秒後のカウント数の差が＋１カウントであった場合、１ＵＩ（１ＵＩはクロックの一周期）の位相差があったことになる。また次の一秒後に＋１カウントの差があった場合、測定開始から２秒後の２信号の位相差は、＋１＋１＝２ＵＩ（２π）となる。このように、２信号の周波数差を累積していくことにより、分解能１ＵＩの位相検出を実現している。図１６（ａ）は累積値、（ｂ）は経過値（変動分）を示す。
【００２１】
この方法の場合、周波数により位相差を求めているため、入力信号の周波数Ｆinと基準信号の周波数Ｆr との周波数差が大きい場合でも測定できる。ただし、この方法では分解能が１ＵＩと粗いという欠点がある。
それを補うため、位相差が少ない場合は図１４の位相検出器３側で測定し、位相差が大きい場合は、図１４のＡカウンタ１４及びＢカウンタ１５側で測定するよう、それぞれ切り換える構成としている。以下、その動作を説明する。
【００２２】
位相検出器３側のダイナミックレンジは、第１の周波数変換回路１０及び第２周波数変換回路１１を分周器で構成した場合、その分周比と、位相検出器３のダイナミックレンジで決まる。位相検出器３にＰＦＤ（Frequency Phase Detector) を使用した場合、ＰＦＤ自身のダイナミックレンジは、±２πで、分周比をＭとすると、トータルのダイナミックレンジは、±２Ｍπとなる。例えば、Ｍ＝１０とし、ＰＦＤ（位相検出器３）側のダイナミックレンジが、±１０ＵＩを超えた場合、周波数より測定するＡカウンタ１４及びＢカウンタ１５を切り換えて測定する。この場合、ＰＦＤ側で測定中にも、同時に周波数を測定することにより、二つの入力信号の位相差が大きい場合でも測定ミスを起こすことなく測定できる。
【００２３】
以上の説明からも理解できるように、位相差が大きい場合は、Ａカウンタ１４及びＢカウンタ１５側で測定せざるを得ないから、その場合の分解能は、相変わらず１ＵＩ（π）であるという欠点がある。
【００２４】
本発明は、入力信号Ｆと基準信号との周波数差が所定周波数帯域（DC−１０Hz）より大きく、かつ位相変化が時間経過に対して単一増加または単一減少の場合であっても、位相ゆらぎ量として測定できるとともに、精度よく測定できるようにした位相ゆらぎ測定装置を提供することを目的とする
【００２５】
【解決するための手段】
この課題を解決するため、本発明では、以下の手段を備えた装置を提供する。以下、構成の番号は、実施の態様の説明で使用するものである。
【００３１】
請求項１に係る発明は、入力信号と制御信号を受けて、制御信号に応じて入力信号の位相を同相のまま出力又は位相を反転して出力する反転回路（７１）と、
該反転回路からの出力信号と基準信号とを受けて、それらの位相差を０から２πの範囲にわたって検出可能な位相検出器（３）と、
前記入力信号のキャリア周波数と前記基準信号のキャリア周波数との差の周波数よりも高高く、かつワンダ成分の周波数よりも高い遮断周波数を有しており、該位相検出器の出力を受けて、前記反転回路からの出力信号のキャリア周波数成分および前記基準信号のキャリア周波数成分を除去するローパスフィルタ（４）と、
該ローパスフィルタの出力を受けて、デジタル信号に変換して出力するアナログデジタル変換器（５）と、
前記反転回路からの出力信号と前記基準信号を受けて、それらの位相差を検出してその位相差が、前記位相検出器の検出可能な０から２πの中で直線領域となる所定範囲（０＜所定範囲＜２π）を越えたことを検出して出力するとともに、前記所定範囲を越えたときに前記反転回路に対して入力信号を反転するよう命令する前記制御信号を出力する反転指示回路（７２、７３）と、
前記位相検出器の出力を受けて、前記反転回路からの出力信号と前記基準信号との位相差が、前記所定範囲の２π側の＋方向へ越えたか０側の−方向へ越えたか、その方向を検知する方向検知器（７４）と、
前記反転指示回路からの出力と前記方向検知器の出力を受けて、方向を加味して前記反転回路の反転数を求めて出力するカウンタ（７５）と、
前記アナログデジタル変換器の出力と前記カウンタの出力とを受けて、前記入力信号と前記基準信号の位相差を求めて出力する演算器（８）と、
該演算器が出力する位相差を受けて、前記ローパスフィルタの遮断周波数より低いワンダ成分を通過させる所望のカットオフ周波数を有するデジタルフィルタ（９）とを備えたことを特徴とする位相ゆらぎ検出装置である。
【００３２】
具体的には次のような構成とした。反転回路が制御信号を受けて、制御信号に応じて入力信号の位相を同相のまま出力又は位相を反転して出力する。位相検出器は、その反転回路からの出力信号と基準信号を受けて、それらの位相差を２πの範囲にわたって検出可能である。
【００３３】
ＬＰＦは、位相検出器の出力を受けて、位相反転回路からの出力信号のキャリア周波数成分およびと基準信号の周波数成分を除去して出力する。そのＬＰＦの出力はアナログデジタル変換器でデジタル信号に変換されて出力される。
【００３４】
一方、反転指示回路は、反転回路からの出力信号と基準信号を受けて、それらの位相差を検出してその位相差は所定範囲（例えば、＋π／２〜＋３π／２）を越えたことを検出して出力するとともに、所定範囲を越えたときに前記反転回路に対して入力信号を反転するよう命令する。
【００３５】
方向検知手段は、位相検出手段の出力を受けて、位相反転回路からの出力信号と基準信号との位相差が所定範囲の＋方向（＋３π／２）へ越えたか−方向（＋π／２）へ越えたか、その方向を検知する。
【００３６】
カウンタは、反転指示回路からの出力と前記方向検知器の出力を受けて、方向を加味して反転回路の反転数を求めて出力する。
【００３７】
演算器は、ＡＤＣの出力とカウンタが出力とを受けて、入力信号と基準信号の位相差として算出する。
その位相差を受けて、ＬＰＦより低い所望のカットオフ周波数を有するデジタルフィルタで帯域制限して必要な位相ゆらぎを求める。
【００３８】
この発明では、位相検出器３は０から＋２πの範囲（２π）で測定可能であるが、０又は２π近くの大きな位相を検出するときに、歪みが発生しやすい。そこで位相検出器３の直線性のよい領域を所定の範囲、例えば＋π／２〜＋３π／２（範囲π）までの範囲で常に動作するよう、反転回路で追い込むようにした。したがって、精度よく測れるとともに、反転回路の反転数をカウントして位相変化に反映させているため、広い位相変化であっても精度よく測定できる。
【００３９】
【発明の実施の形態】
本発明の実施例、応用例である図５、図９を説明する前に、図１〜図３を用いて、周波数変換回路としてのＰＬＬ回路、１０ｋＨｚＬＰＦ４について説明する。図１において、従来の技術である図１０で使用する符号と同一符号を付した要部の機能も同一である。本発明の構成としては、位相検出器３の出力におけるＬＰＦとして、図２に示すようなカットオフ周波数１０ｋHzの１０ｋHzＬＰＦ４を使用し、第１の周波数変換回路１としては、図３に示すように１０Hzの帯域を持つ第１のＰＬＬ回路１を、第２の周波数変換回路２としては第２のＰＬＬ回路２で構成される周波数変換回路を使用している。
【００４０】
１０ｋHzＬＰＦ４は、測定対象のワンダ成分である10Hz以下の成分を通過させ（あるいは平均化）るとともに、位相検出器３に入る第１のＰＬＬ回路１及び第２のＰＬＬ回路２の出力の搬送周波数成分（キャリア周波数：Ｆpd）をカットする条件を満たすものであれば、１０ｋHzでない他のカットオフ周波数に設定されていてもよい。ただし、１０ｋHzＬＰＦ４の出力に残留のキャリア成分があると測定誤差になるので、図２に示すキャリア周波数ＦpdをＬＰＦの帯域外特性で十分に減衰させて、必要なダイナミックレンジを確保するようにしなければならない。
【００４１】
第１のＰＬＬ回路１及び第２のＰＬＬ回路２は、図３のように構成できる。この動作は、例えば、入力信号の周波数Ｆinを分周器１a でＦin／Ｎに分周する。一方、電圧で周波数制御可能な水晶発振器（以下、ＶＣＸＯという。）１ｅの出力の周波数Ｆout を分周器１ｂでＦout ／Ｍに分周する。
【００４２】
Ｆin／Ｎ及びＦout ／Ｍに分周された各信号を受けて、周波数位相検出器（以下、これをＰＦＤという。）１ｃがそれらの位相差を検出してフィルタ１ｄでＦin／Ｎ及びＦout ／Ｍの各周波数成分を取り除いた上、ＶＣＸＯ１ｅの入力に印可される。
【００４３】
このような構成では、Ｆin／ＮとＦout ／Ｍの周波数が等しくなるように動作するため、Ｆout ＝Ｆin×Ｍ／Ｎで表せる。
図３における第１のＰＬＬ回路１及び第２のＰＬＬ回路２のオープンループ特性は、図４（ａ）のような特性を有し、クローズドループ特性は、図４（ｂ）のようにほぼ１０Hzまでフラットな特性を持つように設計されている。
【００４４】
したがって、入力信号のキャリアの１０Hz近傍にある位相ゆらぎ成分はそのままＶＣＸＯ１ｅへ伝達され、１０Hz以上の成分は、クローズドループ特性に応じて減衰するので、伝達されない。
【００４５】
上記図３のＰＬＬ回路の動作は、基準信号に対しても同じである。
【００４６】
なお、これらの構成で、ＶＣＸＯ１ｅは、必ずしも、電圧可変形の水晶発振器である必要はない。つまり、高Ｑ特性の共振特性を有しフリー（ＰＬＬをかけていない状態）の発振状態で安定で質がよいものであればよい。要は、この発振器自身による位相ゆらぎがあれば、測定の雑音となるためそれを防止しなければならない。
【００５３】
以下で、本発明の実施例、応用例を、図９、図５を用いて説明する。位相検出器３を図５のように位相検出装置７に変更したものである。また、図１における位相検出器３はそのまま図５の位相検出装置７に組み込まれている。
【００５４】
図１における位相検出器３の入力の位相対出力特性は図１２（ｂ）に示すような特性をしているが、次のような欠点を無くそうというものである。
（１）位相検出器３の特性は、現実には図６のような歪みがみられる（図１２（ｂ）は理想的な表現）。入力の位相が０又は＋２πのときに出力電圧変化量が最大となる。したがって、この辺の領域では、どうしても非線型となる。
（２）０から＋２πまで測定が可能な範囲であって、０以下又は＋２π以上になると同一の繰り返し特性を示すため、入力信号と基準信号との周波数差が大きいと、位相の回転（２πの繰り返し）を知らないと正確な測定ができない。
【００５５】
そのために本発明では、図５の構成の位相検出器３では、例えば、図８（ａ）に示す＋π／２〜＋３π／２の直線領域を測定領域として使用し、位相変化がこの範囲を超える場合は、ＥＸ−ＯＲ（エクスクルーシブオワ）論理で動作する反転回路７１で入力信号の位相を反転させて＋π／２〜＋３π／２の測定範囲に追い込んで測定し、その値と反転の回数をカウンタ７５でカウントした値と回転方向（極性）とから、位相変化を求めるようにしたものである。
【００５６】
次に、図５の具体動作を説明する。位相検出器３と並列にＥＸ−ＯＲ（エクスクルーシブ）型の位相検出器７２により位相を検出する。
【００５７】
ＥＸ−ＯＲ型の位相検出器７２と第１のコンパレータ７３は、位相検出器３への入力位相差が＋π／２〜＋３π／２の測定領域を越えたかどうかを検知し、越えたときは反転回路７１に入力の位相差を反転せしめるための反転指示回路を構成している。
【００５８】
このＥＸ−ＯＲ型の位相検出器７２の出力はエクスクルーシブの論理をもつ位相検出器であるため、入力信号と基準信号間の位相差の大、中、小により、図７のようなデュティを有するパルス波形となり、これを積分すると図７の中の一点鎖線で示される平均電圧になる。デュティ５０％のときに、最大の平均電圧になる。図７の縦軸は電圧で示され、Ｖoh、Ｖolは、位相検出器３が出力できる最大の電圧と最小の電圧である。したがって、ＥＸ−ＯＲ型の位相検出器７２は、図８（ｂ）に示す検出特性を有する。なお、図８（ａ）は、位相検出器３の検出特性である。図８（ｂ）から、位相検出器３の測定領域でもある直線領域（＋π／２〜＋３π／２）は、ＥＸ−ＯＲ型の位相検出器７２の出力が（Ｖoh−Ｖol）／２以上の電圧となるところである。
【００５９】
そのため、第１のコンパレータ７３は、ＥＸ−ＯＲ型の位相検出器７２の平均出力が（Ｖｏｈ−Ｖｏｌ）／２を下回ったことを検出したとき、反転回路７１に対して入力信号の極性を反転させて出力させるよう指令する。さらに、指令をカウンタ７５へ出力して反転回数をカウントさせる。
【００６０】
第２のコンパレータ７４は、上記ＥＸ−ＯＲ型の位相検出器７２が検出する直線領域（＋π／２〜＋３π／２を越えたときの方向を検知する方向検知器として機能する。この第２のコンパレータ７４は、位相検出器３の出力平均電圧が、図８（ａ）に示す＋Ｖref を越えた場合は＋の符号をカウンタに送る。このとき反転回数が１であれば、カウンタ７５は＋１として記憶する。一方、位相検出器３の出力平均電圧が、図８（ａ）に示す−Ｖref より下がった場合は−の符号をカウンタ７５に送る。このとき反転回数が１であれば、カウンタ７５は−１として記憶する。カウンタ７５はアップダウンカウンタで構成される。
【００６１】
ＣＰＵ６は、ＡＤＣ５の出力及びカウンタ７５の出力を受けて、下記計算して出力する。
【００６２】
位相差y(t)＝｛カウント値／（２×Ｆpd）｝＋（ＡＤＣ出力の位        （１）
相差）
【００６３】
ここで、Ｆpdは、入力信号がｆ変換器１で変換された周波数（位相検出器３の入力周波数）である。
｛カウント値／（２×Ｆpd）｝の項は、カウンタ値を位相に換算した値である。
【００６４】
上記式（１）から、本構成は、入力信号の周波数Ｆinと基準信号の周波数Ｆr の周波数差が大であっても、また位相差が大であっても、位相差が小さいときと同様の精度で測定できることが言える。
【００６５】
図９は本発明の実施例であり、ＰＬＬ回路を使用せず、ＰＬＬ回路で帯域制限していたの上記位相差y(t)を求めた後に１０Hzをカットとするデジタルフィルタ９で帯域制限するものである。この構成で、本発明の応用例である図５でＣＰＵ６が式１を求めていたが、この実施例では、演算器８が行い、その出力をデジタルフィルタ９が受けて、１０Hzの帯域制限して必要なワンダ量を出力している。
【００６６】
なお、上記各例における位相検出器３は、図１２（ａ）のようなＳ−Ｒ付きＤ−ＦＦの限らず、図１２（ｂ）に示すような特性を示すものであれば使用できる。例えば、入力信号を基準信号でアンプリングする方式のもの、ミキシングする方式のもの、或いは相関とる方式等、従来から多くの方式がある。
【００６９】
【発明の効果】
位相検出器に入力される出力信号と基準信号位相差が直線性の良い所定範囲（例えば、＋π／２〜＋３π／２）を越えたことを検出して、所定範囲を越えたときに反転回路で位相検出器入る入力信号を反転するようにして、位相検出器を常に直線領域で使用するとともに、その反転回数その方向、及び位相検出器の出力から、総合の位相差を演算するよう構成したことから、歪みの発生が少ない直線性のよい領域で測定できるとともに、入力信号の周波数Ｆinと基準信号の周波数Ｆr との周波数差が広い位相変化（例えば、ワンダ成分１０Hz以上）であっても精度よく測定できる。
【図面の簡単な説明】
【図１】本発明の実施例及び応用例の構成要素の一部を説明するための図
【図２】１０ＫHzＬＰＦの特性を示す図
【図３】ＰＬＬ回路（第１のＰＬＬ回路および第２のＰＬＬ回路）の構成を示す図
【図４】ＰＬＬ回路の特性を示す図
【図５】本発明の応用例の構成を示す図
【図６】位相検出器の歪み特性説明するための図
【図７】ＥＸ−ＯＲ形位相検出器の出力波形を示す図
【図８】ＥＸ−ＯＲ形位相検出器の特性を示す図
【図９】本発明の実施例の構成を示す図
【図１０】従来技術の構成を示す図
【図１１】入力の信号間に周波数差がある場合の位相差の変化を示す図
【図１２】ＳーＲ付Ｄ−ＦＦを用いた位相検出器の一般的な特性を示す図
【図１３】位相検出器の位相検出感度を説明するための図
【図１４】タイムベースで位相検出を行った他の従来技術としての位相ゆらぎ測定装置
【図１５】周波数カウンタの動作を説明する図
【図１６】周波数カウンタのカウントする値を説明する図
【図１】
0004242550.tif 000002
【図２】
0004242550.tif 000003
【図３】
0004242550.tif 000004
【図４】
0004242550.tif 000005
【図５】
0004242550.tif 000006
【図６】
0004242550.tif 000007
【図７】
0004242550.tif 000008
【図８】
0004242550.tif 000009
【図９】
0004242550.tif 000010
【図１０】
0004242550.tif 000011
【図１１】
0004242550.tif 000012
【図１２】
0004242550.tif 000013
【図１３】
0004242550.tif 000014
【図１４】
0004242550.tif 000015
【図１５】
0004242550.tif 000016
【図１６】
0004242550.tif 000017