(57)【特許請求の範囲】
【請求項１】
集積回路における電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定める、コンピュータで実施される方法であって、
少なくとも前記電源供給ターミナルと同程度多数のセグメントが存在するように、前記電源網をセグメントへ分割するステップと、
セグメントが十分な電流を電源供給ターミナルへ供給でき、かつ、電源供給ターミナル／セグメントのペアが最大許容オーム降下を超えないという条件で、電源供給ターミナル／セグメント・接続部を作成するステップと、
様々なセグメントを構成する配線が流すことができる電流の総量の限界であるエレクトロマイグレーション基準を超えるか否かの判断をするステップと、
いずれかのセグメントがエレクトロマイグレーション基準を超える場合には、電源供給ターミナル／セグメント・接続部を削除するステップと、
エレクトロマイグレーション基準を超えるセグメントは１つもないと判断された場合には、セグメントをピン形状部に分割するステップと、
電源供給ターミナル／セグメント形状部・接続部からそれぞれの電源供給ターミナルについて１つの電源供給ターミナル／セグメント形状部・接続部を選択し実装するステップと、
電源供給ターミナルと、電源網と、それぞれの電源供給ターミナルについて電源網へ経路指定される接続部とを含む、ネットリストおよび形状部ファイルを出力するステップとを含む方法。
【請求項２】
前記削除するステップに続き、
前記セグメントをピン形状部へ分割し、どのピン形状部に対してもただ１つの電源供給ターミナルが接続されるようにするステップを、さらに含む請求項１に記載の方法。
【請求項３】
前記条件に加えて、第１の組の基準として、配線長制限，最小および最大配線サイズ制限，配線層使用制限，およびこれらの組み合わせが適用される請求項１に記載の方法。
【請求項４】
前記判断に加えて、第２の組の基準として、最大配線長接続部および最高電流接続部が削除される請求項１に記載の方法。
【請求項５】
前記電源網は、電源リングから成るグループから選択される請求項１に記載の方法。
【請求項６】
前記それぞれの電源供給ターミナルについて１つの電源供給ターミナル／セグメント・接続部を選択するステップは、オート・ルータを用いて実行される請求項１に記載の方法。
【請求項７】
それぞれのセグメントが分割されるピン形状部の数は、ピン形状部へ接続される電源供給ターミナルの数より大きい請求項２に記載の方法。
【請求項８】
プロセッサと、前記プロセッサへ接続されたアドレス／データ・バスと、前記プロセッサと通信するように接続されたコンピュータ読取可能メモリ・ユニットとを備え、前記メモリ・ユニットは、実行された時に、電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定めるコンピュータ・システムであって、
少なくとも前記電源供給ターミナルと同程度多数のセグメントが存在するように、前記電源網をセグメントへ分割するステップと、
セグメントが十分な電流を電源供給ターミナルへ供給でき、かつ、電源供給ターミナル／セグメントのペアが最大許容オーム降下を超えないという条件で、電源供給ターミナル／セグメント・接続部を作成するステップと、
様々なセグメントを構成する配線が流すことができる電流の総量の限界であるエレクトロマイグレーション基準を超えるか否かの判断をするステップと、
いずれかのセグメントがエレクトロマイグレーション基準を超える場合には、電源供給ターミナル／セグメント・接続部を削除するステップと、
エレクトロマイグレーション基準を超えるセグメントは１つもないと判断された場合には、セグメントをピン形状部に分割するステップと、
電源供給ターミナル／セグメント形状部・接続部からそれぞれの電源供給ターミナルについて１つの電源供給ターミナル／セグメント形状部・接続部を選択し実装するステップと、
電源供給ターミナルと、電源網と、それぞれの電源供給ターミナルについて電源網へ経路指定される接続部とを含む、ネットリストおよび形状部ファイルを出力するステップとが実行されるコンピュータ・システム。
【請求項９】
電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定める方法を実行するコンピュータによって以下の各ステップが実行されるプログラムであって、
少なくとも前記電源供給ターミナルと同程度多数のセグメントが存在するように、前記電源網をセグメントへ分割するステップと、
セグメントが十分な電流を電源供給ターミナルへ供給でき、かつ、電源供給ターミナル／セグメントのペアが最大許容オーム降下を超えないという条件で、電源供給ターミナル／セグメント・接続部を作成するステップと、
様々なセグメントを構成する配線が流すことができる電流の総量の限界であるエレクトロマイグレーション基準を超えるか否かの判断をするステップと、
いずれかのセグメントがエレクトロマイグレーション基準を超える場合には、電源供給ターミナル／セグメント・接続部を削除するステップと、
エレクトロマイグレーション基準を超えるセグメントは１つもないと判断された場合には、セグメントをピン形状部に分割するステップと、
電源供給ターミナル／セグメント形状部・接続部からそれぞれの電源供給ターミナルについて１つの電源供給ターミナル／セグメント形状部・接続部を選択し実装するステップと、
電源供給ターミナルと、電源網と、それぞれの電源供給ターミナルについて電源網へ経路指定される接続部とを含む、ネットリストおよび形状部ファイルを出力するステップと含むプログラム。
【請求項１０】
集積回路における電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定める、コンピュータで実施される方法であって、
少なくとも前記電源供給ターミナルと同程度多数のセグメントが存在するように、前記電源網をセグメントへ分割するステップと、
セグメントが十分な電流を前記電源供給ターミナルにでき、かつ、電源供給ターミナル／セグメントのペアが最大許容オーム降下を超えないという条件で、電源供給ターミナル／セグメント・接続部を作成するステップと、
１つ以上のセグメントが、様々なセグメントを構成する配線が流すことができる電流の総量の限界であるところのエレクトロマイグレーション基準を超えるかどうかを判断するステップと、
エレクトロマイグレーション基準を超えると判断された場合には、どのセグメントがエレクトロマイグレーション基準を最も多く超えるのか決定し、そのセグメントに対する１つの電源供給ターミナル／セグメント・接続部を削除するステップと
エレクトロマイグレーション基準を超えるセグメントは１つもないと判断された場合には、セグメントをピン形状部に分割するステップと、
電源供給ターミナル／セグメント形状部・接続部からそれぞれの電源供給ターミナルについて１つの電源供給ターミナル／セグメント形状部・接続部を選択し実装するステップと、
電源供給ターミナルと、電源網と、それぞれの電源供給ターミナルについて電源網へ経路指定される接続部とを含む、ネットリストおよび形状部ファイルを出力するステップとを含む方法。
【請求項１１】
前記削除するステップに続き、
前記判断するステップを実施し、エレクトロマイグレーション基準を超えるセグメントは１つもないと判断された場合には、前記セグメントをピン形状部へ分割し、どのピン形状部に対してもただ１つの電源供給ターミナルが接続されるようにするステップを含む請求項１０に記載の方法。
【請求項１２】
それぞれの前記電源供給ターミナルについて、１つの電源供給ターミナル／セグメント・接続部を選択するステップとを含む請求項１０または１１に記載の方法。
【請求項１３】
前記分割されたピン形状部を再編成するステップとを含む請求項１〜７、１１または１２の何れかに記載の方法。
【請求項１４】
請求項１〜７、１０〜１３の何れかに記載された方法の各ステップを、コンピュータに実行させるプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路設計の分野に関し、特に、集積回路内で電源を配布する方法に関する。
【０００２】
【従来の技術】
性能を高め、電力消費を下げ、同一のチップ上に様々な集積回路技術を統合するための取組みにおいて、ボルテージアイランド（voltage island）の概念が集積回路設計に導入されてきた。
【０００３】
ボルテージアイランドの概念は、統合チップの１つ以上の部分（島：アイランド）が、チップ全体の電源（ＶＤＤｇ）と１つ以上の付加的なボルテージアイランド電源（ＶＤＤｉ〜ＶＤＤｎ）とによって電力を供給されることを可能にする。ＶＤＤｇとＶＤＤｉ〜ＶＤＤｎとは、集積回路の要求に従って、ユーザによってスイッチ・オン／オフすることができる。ＶＤＤｇ，ＶＤＤｉ〜ＶＤＤｎ，そしてさらにＧＮＤは、個別のチップ全体の電源からボルテージアイランドへ供給される。
【０００４】
【発明が解決しようとする課題】
ＶＤＤｇ，ＶＤＤｉ〜ＶＤＤｎ，およびＧＮＤからボルテージアイランド回路への電源接続部を効率的に設計することは重大な問題である。克服すべき課題は、定置されていないボルテージアイランドの電源要求を見越す過剰な電源配線を必要としない方法，ローカルに散在する電源グリッドのためにボルテージアイランド回路内部に含まれる電源供給ターミナル（ＰＳＴ）の配置を制限しない方法、許容オーム降下制限違反およびエレクトロマイグレーション基準違反を回避する方法，そして一般的には、ブロック化ピンおよび他の配線可能性（wireability）問題を回避する方法を含む。
【０００５】
【課題を解決するための手段】
本発明の第１の態様は、電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定める方法であり、この方法は、電源網をセグメントへ分割するステップと、第１の組の基準に基づいて電源供給ターミナルからセグメントへの接続部（以下、「電源供給ターミナル／セグメント・接続部」）を作成するステップと、第２の組の基準に基づいて、選択された電源供給ターミナル／セグメント・接続部を削除するステップと、それぞれの電源供給ターミナルについて、１つの電源供給ターミナル／セグメント・接続部を選択するステップとを含む。
【０００６】
本発明の第２の態様は、プロセッサと、プロセッサに接続されたアドレス／データ・バスと、プロセッサと通信するように接続されたコンピュータ読取可能メモリ・ユニットとを備え、メモリ・ユニットは、実行された時に、電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定める方法を実施する命令を収容するコンピュータ・システムである。この方法は、コンピュータ実施される以下のステップを含む。すなわち、電源網をセグメントへ分割するステップと、第１の組の基準に基づいて、電源供給ターミナル／セグメント・接続部を作成するステップと、第２の組の基準に基づいて、選択された電源供給ターミナル／セグメント・接続部を削除するステップと、それぞれの電源供給ターミナルについて、１つの電源供給ターミナル／セグメント・接続部を選択するステップである。
【０００７】
本発明の第３の態様は、電源網からボルテージアイランド内部の１つ以上の電源供給ターミナルへの電源の経路を定める方法を実行するマシンによって実行可能な命令のプログラムを有形的に記憶する、マシンによって読取可能なプログラム・ストレージ・デバイスであり、この方法は、電源網をセグメントへ分割するステップと、第１の組の基準に基づいて、電源供給ターミナル／セグメント・接続部を作成するステップと、第２の組の基準に基づいて、選択された電源供給ターミナル／セグメント・接続部を削除するステップと、それぞれの電源供給ターミナルについて、１つの電源供給ターミナル／セグメント・接続部を選択するステップとを含む。
【０００８】
【発明の実施の形態】
図１は、本発明に係るボルテージアイランドを備える集積回路チップの概略図である。図１において、集積回路チップ１００は、ボルテージアイランド１０５を備える。ボルテージアイランド１０５は、チップＶＤＤｇ電源グリッド１１５から供給されるＶＤＤｇ電源網１１０と、チップＧＮＤ電源グリッド１２５から供給されるＧＮＤ電源網１２０と、オンチップＶＤＤｉ〜ＶＤＤｎ電源グリッド１３５かあるいは１つ以上のオフチップ電源から供給される１つ以上のＶＤＤｉ〜ＶＤＤｎ電源網１３０と、オンチップＧＮＤｉ〜ＧＮＤｎ電源グリッド１３８かあるいは１つ以上のオフチップ電源から供給
される任意の１つ以上のＧＮＤｉ〜ＧＮＤｎ電源網１３７とを備える。ボルテージアイランド１０５は、また、電源をボルテージアイランド内に含まれる回路およびデバイスへ供給し、ＶＤＤｇとＶＤＤｉ〜ＶＤＤｎとＧＮＤとに接続される必要がある多数のＰＳＴ１４０を備える。この例において、ＶＤＤｇ電源網１１０と、ＧＮＤ電源網１２０と、ＶＤＤｉ〜ＶＤＤｎ電源網１３０とは、電源リングである。本発明は、グリッドのような他のタイプの電源網にもまた適用できる。
【０００９】
図２は、本発明にしたがって、電源供給ターミナルから半導体集積回路内の電源グリッドへ配線する方法のフローチャートである。ステップ１５０において、電源網と電源網へ接続されるＰＳＴとを含むネットリストが識別される。
【００１０】
ステップ１５５において、電源網がセグメントに分割される。セグメントの数は、ユーザ要件によって決定される。セグメントが多くなるにつれて、接続部の最終的な経路指定がより正確になるが、全体の処理は、より長時間を必要とするようになる。少なくともＰＳＴと同程度多数のセグメントが存在する必要がある。ＰＳＴの数の約３〜５倍のセグメントが指針として使用できる。
【００１１】
ステップ１６０において、ＰＳＴ／セグメント・仮接続部が作成される。それぞれのセグメントは、それが流すことができる電流の総量でラベル付けされ、それぞれのＰＳＴは、そのＰＳＴが必要とする電流の総量でラベル付けされる。セグメントが十分な電流をＰＳＴへ供給でき、かつ、ＰＳＴ／セグメントのペアが最大許容オーム降下を超えないという条件で、どのＰＳＴも可能性としてあらゆるセグメントへ接続可能である。加えて、ＰＳＴ／セグメント・仮接続部は、以下の第１の組の基準によって制限され得る。すなわち、配線長制限、最小および最大配線サイズ制限、配線層使用制限である。このステップは、１つ以上のＰＳＴが可能性として同一のセグメントへ接続され、同一のＰＳＴが可能性として１つ以上のセグメントへ接続される結果となり得る。
【００１２】
ステップ１６１において、いずれかのセグメントがエレクトロマイグレーション基準を超えるか否か判断される。エレクトロマイグレーションは、電圧降下を引き起こし、終局的には配線の破局的な断線障害を引き起こす配線内のボイドの電流誘導形成である。エレクトロマイグレーション基準は、基本的に、様々なセグメントを構成する配線が流すことができる電流の総量の限界である。
【００１３】
ステップ１６１において、１つ以上のセグメントがエレクトロマイグレーション基準を超えると判断された場合には、ステップ１６２において、どのセグメントがエレクトロマイグレーション基準を最も多く超えるのか決定され、そのセグメントに対する１つのＰＳＴ／セグメント・仮接続部が削除される（ステップ１６５）。削除プロセスは、以下の第２の組の基準に基づく。すなわち、配線長と、ＰＳＴ／セグメント・仮接続部を通過する電流とである。最大配線長接続部および／または最高電流接続部が削除される。そして、ステップ１６１へループバックする。
【００１４】
ステップ１６１において、エレクトロマイグレーション基準を超えるセグメントは１つもないと判断された場合には、ステップ１７０へ進む。
【００１５】
ステップ１７０において、セグメントがピン形状部にさらに分割され、ＰＳＴ／セグメント・仮接続部がＰＳＴ／ピン形状部・仮接続部へ変換され、どのピン形状部に対してもただ１つのＰＳＴが接続される。例えば、１つのセグメントへ接続される２つのＰＳＴが存在する場合には、セグメントは、２つのピン形状部へ分割される。セグメントへ接続される３つのＰＳＴが存在する場合には、セグメントが３つのピン形状部へ分割される。したがって、分割されるピン形状部の数はピン形状部へ接続されるＰＳＴの数と等しい場合がある。ＰＳＴは、最短の配線長に基づいてピン形状部へ割り当てられる。どのＰＳＴに対しても１つ以上のＰＳＴ／ピン形状部・仮接続部があり得る。このステップは、現行のルータ・テクノロジの限界のみのために必要とされる。
【００１６】
ステップ１７５において、オート・ルータが使用され、それぞれのＰＳＴについての全てのＰＳＴ／ピン形状部・仮接続部からそれぞれのＰＳＴについて１つのＰＳＴ／ピン形状部・実接続部を選択し実装する。オート・ルータは、一般的な単一網の代わりに、ＰＳＴの数と等しい多数の網を経路指定するよう指示される。ルータ・アルゴリズムは、配線可能性、最終的な配線長、（接続部をできるだけ小さくする）自由度、直線状配線または曲がっている部分を有する配線の選択を含むが、これに限定されない。ルータの例は、ＩＢＭコーポレーション（ニューヨーク州アーモンク）およびボン大学（ドイツ、ボン）によるX-Router，LGWire（ＩＢＭコーポレーション内の），そして商業的に入手可能なルータ例えばCadence（Ｃａ：カナダ）によるWarpである。
【００１７】
最後に、ステップ１８０において、増補ネットリストと形状部ファイルとが出力され、これは、ＰＳＴと、電源網と、それぞれのＰＳＴについて電源網へ経路指定される接続部とを含む。
【００１８】
図３〜９は、図２の方法を説明し、電源網は電源リングである。図３は、本発明に係る図２のステップ１５０を説明する概略図である。図３において、電源リング１８５は、セクションの端部に配置されるバイア１９５によって２つの垂直のセクション１９０Ｂに接合される２つの平行なセクション１９０Ａを備える。典型的には、マルチレベル設計において、セクション１９０Ａは、配線レベルＭ１，Ｍ３またはＭ５に物理的に配置でき、セクション１９０Ｂは、配線レベルＭ２，Ｍ４またはＭ６に物理的に配置できる。多数のＰＳＴ２００がリング１８５内部に存在する。
【００１９】
図４は、本発明に係る図２のステップ１５５を説明する概略図である。図４において、セクション１９０Ａと１９０Ｂとはセグメント２０５へ分割される。この例において、それぞれのセクション１９０Ａと１９０Ｂとは、３つのセグメントへ分割される。
【００２０】
図５は、本発明に係る図２のステップ１６０を説明する概略図である。図５において、ＰＳＴ／セグメント・仮接続部２１０が作成される。許容オーム降下制限，配線長制限，最小および最大配線サイズ制限，配線層使用制限のために、全てのＰＳＴ２００が可能性として全てのセグメント２０５へ配線されるわけではない。この例において、これらの制限によってもたらされる、１つのＰＳＴが可能性として接続されるセグメントの最小数は２であり、最大数は４である。１つのセグメントへ可能性として接続されるＰＳＴの最小数は１であり、最大数は６である。１１個のＰＳＴ２００について３７個のＰＳＴ／セグメント・仮接続部２１０が存在する。
【００２１】
図６は、本発明に係る図２のステップ１６１〜１６５を説明する概略図である。図２のステップ１６１〜１６５において説明したように、図６において、エレクトロマイグレーション基準と電流および配線長基準とを適用することにより、ＰＳＴ／セグメント・仮接続部２１０のいくつかが削除される。この例において、これらのエレクトロマイグレーション基準によってもたらされる、１つのＰＳＴが可能性として接続されるセグメントの最小数は１であり、最大数は３である。１つのセグメントへ可能性として接続されるＰＳＴ２００の最小数は、依然として１であるが、最大数は２へ低減される。２１個のＰＳＴ／セグメント・仮接続部２１０のみが残される。
【００２２】
図７は、本発明に係る図２のステップ１７０を説明する概略図である。図７において、それぞれのセグメント２０５は、複数のピン形状部２１５へ分割され、ＰＳＴ／セグメント・仮接続部２１０（図６を参照）は、ＰＳＴ／ピン形状部・仮接続部２２０へ変換される。この例において、それぞれのセグメント２０５は、２つのピン形状部２１５へ分割される。
【００２３】
図８は、本発明に係る図２のステップ１７５を説明する概略図である。図８において、オート・ルータが使用され、それぞれのＰＳＴについての全てのＰＳＴ／ピン形状部・仮接続部２２０（図７を参照）から、それぞれのＰＳＴ２００について１つのＰＳＴ／ピン形状部・実接続部２２５を選択し実装する。ただ１つだけのＰＳＴ２００がどのピン形状部２１５に対しても接続され、したがって、１１個のピン形状部のみが使用される。
【００２４】
図９は、本発明に係る図２のステップ１８０を説明する概略図である。図９において、セクション１９０Ａと１９０Ｂとが再編成される。それぞれのＰＳＴ２００は、電源リング１８５に対してＰＳＴ／電源リング・接続部２３０を有する。
【００２５】
図１０は、電源網がグリッドである本発明の方法を示す概略図である。特に、図２のステップ１７０が図１０において説明される。図１０において、グリッド・セクション２３５がピン形状部２４０へ分割され、ＰＳＴ／ピン形状部・仮接続部２２０が、ピン形状部とＰＳＴ２００との間に作成される。前後のステップは、先に述べた電源リングの例に関するものと基本的に同一である。
【００２６】
一般的に、ここで述べられる電源供給ターミナルから半導体集積回路内の電源グリッドへ配線する方法は、汎用コンピュータで実施され、この方法は、汎用コンピュータによって使用される取外し可能メディアまたはハード・メディア上の命令セットとしてコード化可能である。図１１は、本発明を実施する汎用コンピュータの概略ブロック図である。図１１において、コンピュータ・システム２５０は、少なくとも１つのマイクロプロセッサあるいは中央処理装置（ＣＰＵ）２５５を有する。ＣＰＵ２５５は、システム・バス２６０を介して、ランダム・アクセス・メモリ（ＲＡＭ）２６５と、読取専用メモリ（ＲＯＭ）２７０と、取外し可能データおよび／またはプログラム記憶装置２８０と大容量データおよび／またはプログラム記憶装置２８５とを接続する入出力（Ｉ／Ｏ）アダプタ２７５と、キーボード２９５とマウス３００とを接続するユーザ・インターフェース・アダプタ２９０と、データ・ポート３１０を接続するポート・アダプタ３０５と、ディスプレイ・デバイス３２０を接続するディスプレイ・アダプタ３１５とへ相互接続される。
【００２７】
ＲＯＭ２７０は、コンピュータ・システム２５０の基本的なオペレーティング・システムを収容する。取外し可能データおよび／またはプログラム記憶装置２８０の例は、フロッピー（Ｒ）・ドライブ，磁気テープ・ドライブのような磁気メディアと、ＣＤ  ＲＯＭドライブのような光メディアとを含む。大容量データおよび／またはプログラム記憶装置２８５の例は、ハード・ディスク・ドライブとフラッシュ・メモリのような不揮発性メモリとを含む。キーボード２９５とマウス３００に加えて、他のユーザ入力装置、例えば、トラックボール，配線リング・タブレット，圧力パッド，マイクロホン，ライト・ペン，およびポジション・センシング・スクリーン・ディスプレイがユーザ・インターフェース２９０へ接続可能である。ディスプレイ・デバイスの例は、陰極線管（ＣＲＴ）および液晶ディスプレイ（ＬＣＤ）を含む。
【００２８】
適切なアプリケーション・インターフェースを備えるコンピュータ・プログラムが、当業者によって作成され、システムにあるいはデータおよび／またはプログラム記憶装置に格納されて本発明の実施を容易にすることができる。運用時に、本発明の情報あるいは本発明を実行するために作成されたコンピュータ・プログラムが、データ・ポート３１０によって供給され、あるいはキーボード２９５を用いて入力されて、適切な取外し可能データおよび／またはプログラム記憶装置２８０へロードされる。
【００２９】
本発明の理解のために本発明の実施の形態の説明を与えたが、本発明は、ここに述べた特定の実施の形態に限定されるものではなく、本発明の範囲から外れることなしに当業者にとって明らかにすることができる様々な変更，再構成，および置換が可能であることが理解できる。したがって、本発明の真の趣旨および範囲に含まれる全てのこのような変更および変形を特許請求の範囲が包含することが意図される。
【図面の簡単な説明】
【図１】  本発明に係るボルテージアイランドを備える集積回路チップの概略図である。
【図２】  本発明にしたがって、電源供給ターミナルから半導体集積回路内の電源グリッドへ配線する方法のフローチャートである。
【図３】  本発明に係る図２のステップ１５０を説明する概略図である。
【図４】  本発明に係る図２のステップ１５５を説明する概略図である。
【図５】  本発明に係る図２のステップ１６０を説明する概略図である。
【図６】  本発明に係る図２のステップ１６１〜１６５を説明する概略図である。
【図７】  本発明に係る図２のステップ１７０を説明する概略図である。
【図８】  本発明に係る図２のステップ１７５を説明する概略図である。
【図９】  本発明に係る図２のステップ１８０を説明する概略図である。
【図１０】  電源網がグリッドである本発明の方法を示す概略図である。
【図１１】  本発明を実施する汎用コンピュータの概略ブロック図である。
【符号の説明】
１００  集積回路チップ
１０５  ボルテージアイランド
１１０  ＶＤＤg電源網
１１５  チップＶＤＤg電源グリッド
１２０  ＧＮＤ電源網
１２５  チップＧＮＤ電源グリッド
１３０  ＶＤＤｉ〜ＶＤＤｎ電源網
１３５  オンチップＶＤＤｉ〜ＶＤＤｎ電源グリッド
１３７  ＧＮＤｉ〜ＧＮＤｎ電源網
１３８  オンチップＧＮＤｉ〜ＧＮＤｎ電源グリッド
１４０  電源供給ターミナル（ＰＳＴ）
１８５  電源リング
１９０  セクション
１９５  バイア
２００  電源供給ターミナル（ＰＳＴ）
２０５  セグメント
２１０  ＰＳＴ／セグメント・仮接続部
２１５  ピン形状部
２２０  ＰＳＴ／ピン形状部・仮接続部
２２５  ＰＳＴ／ピン形状部・接続部
２３０  ＰＳＴ／電源リング・接続部
２３５  グリッド・セクション
２４０  ピン形状部
２５０  コンピュータ・システム
２５５  ＣＰＵ
２６０  システム・バス
２６５  ランダム・アクセス・メモリ
２７０  読取専用メモリ
２７５  入出力（Ｉ／Ｏ）アダプタ
２８０  取外し可能データおよび／またはプログラム記憶装置
２８５  大容量データおよび／またはプログラム記憶装置
２９０  ユーザ・インターフェース・アダプタ
２９５  キーボード
３００  マウス
３０５  ポート・アダプタ
３１０  データ・ポート
３１５  ディスプレイ・アダプタ
３２０  ディスプレイ・デバイス
【図１】
0004360791.tif 000002
【図２】
0004360791.tif 000003
【図３】
0004360791.tif 000004
【図４】
0004360791.tif 000005
【図５】
0004360791.tif 000006
【図６】
0004360791.tif 000007
【図７】
0004360791.tif 000008
【図８】
0004360791.tif 000009
【図９】
0004360791.tif 000010
【図１０】
0004360791.tif 000011
【図１１】
0004360791.tif 000012