(57)【特許請求の範囲】
【請求項１】
入射した光量に応じた電気信号を発生する感光素子と該感光素子に第１電極が電気的に接続される第１のトランジスタを有するとともに該第１のトランジスタをサブスレッショルド領域で動作させて前記電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記感光素子と前記第１のトランジスタの第１電極との間にスイッチ手段を備え、
前記スイッチ手段をＯＮにするとともに前記第１のトランジスタをサブスレッショルド領域で動作させて撮像を行い、
又、前記スイッチ手段をＯＦＦにするとともに前記第１のトランジスタに撮像時よりも大きい電流が流れ得るようにしてリセットを行うことを特徴とする固体撮像装置。
【請求項２】
入射した光量に応じた電気信号を発生する感光素子と該感光素子に第１電極が電気的に接続される第１のトランジスタを有するとともに該第１のトランジスタをサブスレッショルド領域で動作させて前記電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記感光素子と前記第１のトランジスタの第１電極との間にスイッチ手段を備え、
前記スイッチ手段をＯＮにするとともに前記第１のトランジスタをサブスレッショルド領域で動作させて撮像を行い、
又、前記スイッチ手段をＯＦＦにするとともに前記第１のトランジスタに撮像時よりも大きい電流が流れ得るようにしてリセットを行うことによって前記各画素を同じ初期状態にすることを特徴とする固体撮像装置。
【請求項３】
入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記光電変換手段が、
第１電極に直流電圧が印加された光電変換素子と、
前記光電変換素子の第２電極に一方の接点が接続された第１スイッチと、
第１電極と第２電極と制御電極とを備え、第１電極が前記スイッチの他方の接点に接続された第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、
前記第１のトランジスタの第１電極と制御電極との間に接続された第２スイッチとを有し、
前記第１スイッチ及び前記第２スイッチをＯＮにして前記各画素に撮像動作を行わせ、
前記第１スイッチ及び前記第２スイッチをＯＦＦにするとともに前記第１のトランジスタの制御電極と第２電極に与える電圧を変化させることによって、前記各画素の感度のバラツキを検出することを特徴とする固体撮像装置。
【請求項４】
前記第１のトランジスタの制御電極に一方の接点が接続されるとともに、他方の接点に直流電圧が印加された第３スイッチを有し、
前記各画素が撮像動作を行うときは、前記第３スイッチをＯＦＦにし、又、前記各画素の感度バラツキを検出するときは、前記第３スイッチをＯＮにすることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記第３スイッチがトランジスタであることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記第１のトランジスタの制御電極に一端が接続されたキャパシタが設けられ、
前記各画素が撮像動作を行うときと、前記各画素の感度バラツキを検出するときとで前記キャパシタの他端に印加する電圧を異ならせることを特徴とする請求項３に記載の固体撮像装置。
【請求項７】
前記第２スイッチがトランジスタであることを特徴とする請求項３〜請求項６のいずれかに記載の固体撮像装置。
【請求項８】
入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記光電変換手段が、
第１電極に直流電圧が印加された光電変換素子と、
前記光電変換素子の第２電極に一方の接点が接続された第１スイッチと、
第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が前記第１スイッチの他方の接点に接続されるとともに、第２電極に直流電圧が印加された第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極及び制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、
前記第１のトランジスタの制御電極に一端が接続されたリセット用キャパシタとを有し、
前記各画素が撮像動作を行うときは、前記第１スイッチをＯＮにするとともに前記リセット用キャパシタの他端に与える電圧を第１電圧として前記第１のトランジスタをサブスレッショルド領域で動作させ、
前記各画素をリセットするとき、前記第１スイッチをＯＦＦにするとともに前記リセット用キャパシタの他端に与える電圧を第２電圧として、前記第１のトランジスタに撮像時よりも大きい電流が流れ得るようにすることを特徴とする固体撮像装置。
【請求項９】
入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記光電変換手段が、
第１電極に直流電圧が印加された光電変換素子と、
前記光電変換素子の第２電極に一方の接点が接続された第１スイッチと、
第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が前記第１スイッチの他方の接点に接続された第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極及び制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタとを有し、
前記各画素が撮像動作を行うときは、前記第１スイッチをＯＮにするとともに前記第１のトランジスタの第２電極に与える電圧を第１電圧として前記第１のトランジスタをサブスレッショルド領域で動作させ、
前記各画素をリセットするとき、前記第１スイッチをＯＦＦにするとともに前記第１のトランジスタの第２電極に与える電圧を第２電圧として、前記第１のトランジスタに前記第２電圧を与える前よりも大きい電流が流れ得るようにすることを特徴とする固体撮像装置。
【請求項１０】
入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記光電変換手段が、
第２電極に直流電圧が印加された光電変換素子と、
前記光電変換素子の第１電極に一方の接点が接続された第１スイッチと、
第１電極と第２電極と制御電極とを備え、第２電極が前記第１スイッチの他方の接点に接続された第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第２電極に接続され、第２電極から電気信号を出力する第２のトランジスタとを有し、
前記第１スイッチをＯＮにするとともに前記第１のトランジスタをサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、
前記第１スイッチをＯＦＦにするとともに前記第１のトランジスタの第１電極に与える電圧を変化させることによって、前記各画素の感度のバラツキを検出することを特徴とする固体撮像装置。
【請求項１１】
前記第１スイッチが前記第１のトランジスタと逆極性のトランジスタであることを特徴とする請求項３〜請求項９のいずれかに記載の固体撮像装置。
【請求項１２】
前記第１スイッチがトランジスタであることを特徴とする請求項３〜請求項１０に記載の固体撮像装置。
【請求項１３】
前記画素が、マトリクス状に配設されることを特徴とする請求項１〜請求項１２のいずれかに記載の固体撮像装置。
【請求項１４】
複数の画素を有する固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第２電極に第１電極が接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極にゲート電極が接続された第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極に第１電極が接続されるとともに、前記第２ＭＯＳトランジスタのゲート電極に第２電極が接続された第４ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタのゲート電極に第１電極が接続されるとともに、第２電極に直流電圧が印加された第５ＭＯＳトランジスタとを有し、
前記第１及び第４ＭＯＳトランジスタをＯＮにするとともに、第５ＭＯＳトランジスタをＯＦＦにして、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、
前記第１及び第４ＭＯＳトランジスタをＯＦＦにするとともに、前記第５ＭＯＳトランジスタをＯＮにした後、前記第２ＭＯＳトランジスタの第２電極に与える電圧を変化させることによって、前記第２ＭＯＳトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする固体撮像装置。
【請求項１５】
複数の画素を有する固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第２電極に第１電極が接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極にゲート電極が接続された第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極に第１電極が接続されるとともに、前記第２ＭＯＳトランジスタのゲート電極に第２電極が接続された第４ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタのゲート電極に一端が接続された第１キャパシタとを有し、
前記第１及び第４ＭＯＳトランジスタをＯＮにするとともに、前記第１キャパシタの他端に第１電圧を与えて、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、
前記第１及び第４ＭＯＳトランジスタをＯＦＦにするとともに、前記第１キャパシタの他端に第２電圧を与えた後、前記第２ＭＯＳトランジスタの第２電極に与える電圧を変化させることによって、前記第２ＭＯＳトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする固体撮像装置。
【請求項１６】
複数の画素を有する固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第２電極に第１電極及びゲート電極が接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極及びゲート電極にゲート電極が接続された第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極及びゲート電極に一端が接続された第１キャパシタとを有し、
前記画素に撮像動作をさせるときは、前記第１ＭＯＳトランジスタをＯＮにするとともに、前記第１キャパシタの他端に第１電圧を与えて、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
前記画素のリセットを行うときは、前記第１ＭＯＳトランジスタをＯＦＦにするとともに、前記第１キャパシタの他端に第２電圧を与えて、前記第２ＭＯＳトランジスタに撮像時よりも大きい電流が流れ得るようにすることを特徴とする固体撮像装置。
【請求項１７】
複数の画素を有する固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第２電極に第１電極及びゲート電極が接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第１電極及びゲート電極にゲート電極が接続された第３ＭＯＳトランジスタとを有し、
前記画素に撮像動作をさせるときは、前記第１ＭＯＳトランジスタをＯＮにするとともに、前記第２ＭＯＳトランジスタの第２電極に第１電圧を与えて、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
前記画素のリセットを行うときは、前記第１ＭＯＳトランジスタをＯＦＦにするとともに、前記第２ＭＯＳトランジスタの第２電極に第２電圧を与えて、前記第２ＭＯＳトランジスタに前記第２電圧を与える前よりも大きい電流が流れ得るようにすることを特徴とする固体撮像装置。
【請求項１８】
前記画素が、第１電極が前記第３ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第７ＭＯＳトランジスタを有することを特徴とする請求項１４〜請求項１７のいずれかに記載の固体撮像装置。
【請求項１９】
前記画素が、第１電極に直流電圧が印加され、ゲート電極が前記第３ＭＯＳトランジスタの第２電極に接続されるとともに、前記第３ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第６ＭＯＳトランジスタを有することを特徴とする請求項１４〜請求項１７のいずれかに記載の固体撮像装置。
【請求項２０】
前記画素が、第１電極が前記第６ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第７ＭＯＳトランジスタを有することを特徴とする請求項１９に記載の固体撮像装置。
【請求項２１】
前記画素が、前記第３ＭＯＳトランジスタの第２電極に一端が接続されるとともに、前記第３ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第３ＭＯＳトランジスタを介してリセットされる第２キャパシタを有することを特徴とする請求項１９又は請求項２０に記載の固体撮像装置。
【請求項２２】
前記第３ＭＯＳトランジスタの第１電極に直流電圧が印加されるとともに、
前記画素が、
前記第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第８ＭＯＳトランジスタと、
前記第３ＭＯＳトランジスタの第２電極に一端が接続されるとともに、前記第８ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第８ＭＯＳトランジスタを介してリセットされる第２キャパシタと、
を有することを特徴とする請求項１９又は請求項２０に記載の固体撮像装置。
【請求項２３】
前記第１ＭＯＳトランジスタがディプレッション型ＭＯＳトランジスタであることを特徴とする請求項１４〜請求項２２のいずれかに記載の固体撮像装置。
【請求項２４】
前記第１ＭＯＳトランジスタが前記第２ＭＯＳトランジスタと逆極性のＭＯＳトランジスタであることを特徴とする請求項１４〜請求項２２にのいずれかに記載の固体撮像装置。
【請求項２５】
複数の画素を有する固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第２電極が接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第１電極に第２電極が接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第２電極にゲート電極が接続された第３ＭＯＳトランジスタとを有し、
前記第１ＭＯＳトランジスタをＯＮにするとともに、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、
前記第１ＭＯＳトランジスタをＯＦＦにした後、前記第２ＭＯＳトランジスタの第１電極に与える電圧を変化させることによって、前記第２ＭＯＳトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする固体撮像装置。
【請求項２６】
前記画素が、第１電極が前記第３ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする請求項２５に記載の固体撮像装置。
【請求項２７】
前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第３ＭＯＳトランジスタの第２電極に接続されるとともに、前記第３ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタを有することを特徴とする請求項２５に記載の固体撮像装置。
【請求項２８】
前記画素が、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする請求項２７に記載の固体撮像装置。
【請求項２９】
前記画素が、前記第３ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第３ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第３ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする請求項２７又は請求項２８に記載の固体撮像装置。
【請求項３０】
前記第３ＭＯＳトランジスタが前記第１及び第２ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタであることを特徴とする請求項２９に記載の固体撮像装置。
【請求項３１】
前記第３ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、
前記画素が、
前記第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、
前記第３ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、
を有することを特徴とする請求項２７又は請求項２８に記載の固体撮像装置。
【請求項３２】
前記第３及び第６ＭＯＳトランジスタが前記第１及び第２ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタであることを特徴とする請求項３１に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に複数の画素を備えた固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置は、小型、軽量で低消費電力であるのみならず、画像歪や焼き付きが無く、振動や磁界などの環境条件に強い。又、ＬＳＩ（Large Scale Integrated circuit）と共通の工程又は類似の工程で製造できるので、信頼性が高く、量産にも適している。このため、ライン状に画素が配された固体撮像装置がファクシミリやフラットベッドスキャナに、マトリクス状に画素が配された固体撮像装置がビデオカメラやデジタルカメラなどに幅広く使用されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図５４に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のドレインに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ２のソースには直流電圧ＶPDが印加され、フォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線Ｖoutへ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにするとともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳを与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりしていた。一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、画素毎に設けられたＭＯＳトランジスタの閾値特性が異なることがあり、画素毎に感度が異なる場合がある。よって、予め輝度が一様な明るい光（一様光）を照射することによって得られた出力を、被写体の撮像時の各画素の出力を補正する補正データとして保持するなどの対策が必要がある。
【０００６】
しかしながら、操作者が外部光源を用いて各画素を照射するのは煩雑であったり、又、うまく一様に露光できないなどの問題がある。又、一様光の照射機構を撮像装置に設けると撮像装置の構成が煩雑になるという問題があった。そこで本発明者らは、このような問題点を解決すべく、予め一様光を照射することなく各画素の感度バラツキをうち消すことができる回路構成について種々検討を行っている。本発明はこのような点に鑑みなされたものであって、予め一様光を照射することなく、被写体の撮像時における各画素の出力を補正する補正データを正確に得ることができる固体撮像装置を提供することを目的とする。又、本発明の他の目的は、各画素の初期状態をほぼ同一の状態とする事によって、各画素の感度のバラツキを抑制した固体撮像装置を提供することである。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子と該感光素子に第１電極が電気的に接続される第１のトランジスタを有するとともに該第１のトランジスタをサブスレッショルド領域で動作させて前記電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記感光素子と前記第１のトランジスタの第１電極との間にスイッチ手段を備え、前記スイッチ手段をＯＮにするとともに前記第１のトランジスタをサブスレッショルド領域で動作させて撮像を行い、又、前記スイッチ手段をＯＦＦにするとともに前記第１のトランジスタに撮像時よりも大きい電流が流れ得るようにしてリセットを行うことを特徴とする。
【０００８】
又、請求項２に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子と該感光素子に第１電極が電気的に接続される第１のトランジスタを有するとともに該第１のトランジスタをサブスレッショルド領域で動作させて前記電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記感光素子と前記第１のトランジスタの第１電極との間にスイッチ手段を備え、前記スイッチ手段をＯＮにするとともに前記第１のトランジスタをサブスレッショルド領域で動作させて撮像を行い、又、前記スイッチ手段をＯＦＦにするとともに前記第１のトランジスタに撮像時よりも大きい電流が流れ得るようにしてリセットを行うことによって前記各画素を同じ初期状態にすることを特徴とする。
【０００９】
請求項１又は請求項２に記載のような固体撮像装置は、例えば、ビデオームービーなどの撮像装置のように撮像動作とリセット動作を繰り返し行うことで、動画を撮像する場合、感光素子に光が入射された状態でも、スイッチ手段をＯＦＦにすることによって、感光素子からの電気出力の影響がカットされ、光電変換手段を正確にリセットすることができる。又、第１のトランジスタに撮像時よりも大きい電流が流れ得るようにしてリセットを行うことによって各画素が同じ初期状態となり、各画素の感度バラツキを抑制することができる。
【００１０】
請求項３に記載の固体撮像装置は、入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、前記光電変換素子の第２電極に一方の接点が接続された第１スイッチと、第１電極と第２電極と制御電極とを備え、第１電極が前記スイッチの他方の接点に接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、前記第１のトランジスタの第１電極と制御電極との間に接続された第２スイッチとを有し、前記第１スイッチ及び前記第２スイッチをＯＮにして前記各画素に撮像動作を行わせ、前記第１スイッチ及び前記第２スイッチをＯＦＦにするとともに前記第１のトランジスタの制御電極と第２電極に与える電圧を変化させることによって、前記各画素の感度のバラツキを検出することを特徴とする。
【００１１】
このような固体撮像装置において、請求項４に記載するように、前記第１のトランジスタの制御電極に一方の接点が接続されるとともに、他方の接点に直流電圧が印加された第３スイッチを設けて、前記各画素が撮像動作を行うときは、前記第３スイッチをＯＦＦにし、又、前記各画素の感度のバラツキを検出するときは、前記第３スイッチをＯＮにするような構成にしても良い。又、請求項５に記載するように、この第３スイッチをトランジスタとしても良い。又、請求項６に記載するように、前記第１のトランジスタの制御電極に一端が接続されたキャパシタが設けて、前記各画素が撮像動作を行うときと、前記各画素の感度バラツキを検出するときとで前記キャパシタの他端に印加する電圧を異ならせるような固体撮像装置としても良い。又、請求項７に記載するように、前記第２スイッチをトランジスタとしても良い。
【００１２】
請求項８に記載の固体撮像装置は、入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、前記光電変換素子の第２電極に一方の接点が接続された第１スイッチと、第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が前記第１スイッチの他方の接点に接続されるとともに、第２電極に直流電圧が印加された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極及び制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、前記第１のトランジスタの制御電極に一端が接続されたリセット用キャパシタとを有し、前記各画素が撮像動作を行うときは、前記第１スイッチをＯＮにするとともに前記リセット用キャパシタの他端に与える電圧を第１電圧として前記第１のトランジスタをサブスレッショルド領域で動作させ、前記各画素をリセットするとき、前記第１スイッチをＯＦＦにするとともに前記リセット用キャパシタの他端に与える電圧を第２電圧として、前記第１のトランジスタに撮像時よりも大きい電流が流れ得るようにすることを特徴とする。
【００１３】
このような固体撮像装置において、各画素の前記リセット用キャパシタの他端に与える第２電圧を一定の電圧値にすることによって、各画素をリセットさせたとき、各画素の前記第２のトランジスタの制御電圧をほぼ同一の初期状態とすることができる。よって、画素毎に生じる感度のバラツキを抑制することができる。
【００１４】
請求項９に記載の固体撮像装置は、入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、前記光電変換素子の第２電極に一方の接点が接続された第１スイッチと、第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が前記第１スイッチの他方の接点に接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極及び制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタとを有し、前記各画素が撮像動作を行うときは、前記第１スイッチをＯＮにするとともに前記第１のトランジスタの第２電極に与える電圧を第１電圧として前記第１のトランジスタをサブスレッショルド領域で動作させ、前記各画素をリセットするとき、前記第１スイッチをＯＦＦにするとともに前記第１のトランジスタの第２電極に与える電圧を第２電圧として、前記第１のトランジスタに前記第２電圧を与える前よりも大きい電流が流れ得るようにすることを特徴とする。
【００１５】
このような固体撮像装置において、各画素の前記第２のトランジスタの第２電極に与える第２電圧を一定の電圧値にすることによって、各画素をリセットさせたとき、各画素の前記第２のトランジスタの制御電圧をほぼ同一の初期状態とすることができる。よって、画素毎に生じる感度のバラツキを抑制することができる。
【００１６】
請求項１０に記載の固体撮像装置は、入射した光量に対して自然対数的に変換した出力信号を発生する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記光電変換手段が、第２電極に直流電圧が印加された光電変換素子と、前記光電変換素子の第１電極に一方の接点が接続された第１スイッチと、第１電極と第２電極と制御電極とを備え、第２電極が前記第１スイッチの他方の接点に接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第２電極に接続され、第２電極から電気信号を出力する第２のトランジスタとを有し、前記第１スイッチをＯＮにするとともに前記第１のトランジスタをサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第１スイッチをＯＦＦにするとともに前記第１のトランジスタの第１電極に与える電圧を変化させることによって、前記各画素の感度のバラツキを検出することを特徴とする。
【００１７】
このような固体撮像装置において、前記第１のトランジスタをサブスレッショルド領域で動作するように該第１のトランジスタ制御電極に電圧を与えることによって、前記光電変換手段を対数変換動作させることができる。又、前記第１のトランジスタを非導通状態になるように制御電極に電圧を与えることによって、第２のトランジスタの制御電極に電荷を蓄積させて、前記光電変換手段を線形変換動作させることができる。
【００１８】
請求項１１に記載の固体撮像装置は、請求項３〜請求項９のいずれかに記載の固体撮像装置において、前記第１スイッチが前記第１のトランジスタと逆極性のトランジスタであることを特徴とする。又、請求項１２に記載の固体撮像装置は、請求項３〜請求項１０に記載の固体撮像装置において、前記第１スイッチがトランジスタであることを特徴とする。
【００１９】
請求項１３に記載の固体撮像装置は、請求項１〜１２のいずれかに記載の固体撮像装置において、前記画素がマトリクス状に配設されることを特徴とする。
【００２０】
請求項１４に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第２電極に第１電極が接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極にゲート電極が接続された第３ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極に第１電極が接続されるとともに、前記第２ＭＯＳトランジスタのゲート電極に第２電極が接続された第４ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのゲート電極に第１電極が接続されるとともに、第２電極に直流電圧が印加された第５ＭＯＳトランジスタとを有し、前記第１及び第４ＭＯＳトランジスタをＯＮにするとともに、第５ＭＯＳトランジスタをＯＦＦにして、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第１及び第４ＭＯＳトランジスタをＯＦＦにするとともに、前記第５ＭＯＳトランジスタをＯＮにした後、前記第２ＭＯＳトランジスタの第２電極に与える電圧を変化させることによって前記第２ＭＯＳトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする。
【００２１】
請求項１５に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第２電極に第１電極が接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極にゲート電極が接続された第３ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極に第１電極が接続されるとともに、前記第２ＭＯＳトランジスタのゲート電極に第２電極が接続された第４ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのゲート電極に一端が接続された第１キャパシタとを有し、前記第１及び第４ＭＯＳトランジスタをＯＮにするとともに、前記第１キャパシタの他端に第１電圧を与えて、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第１及び第４ＭＯＳトランジスタをＯＦＦにするとともに、前記第１キャパシタの他端に第２電圧を与えた後、前記第２ＭＯＳトランジスタの第２電極に与える電圧を変化させることによって前記第２ＭＯＳトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする。
【００２２】
請求項１６に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第２電極に第１電極及びゲート電極が接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極及びゲート電極にゲート電極が接続された第３ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極及びゲート電極に一端が接続された第１キャパシタとを有し、前記画素に撮像動作をさせるときは、前記第１ＭＯＳトランジスタをＯＮにするとともに、前記第１キャパシタの他端に第１電圧を与えて、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、前記画素のリセットを行うときは、前記第１ＭＯＳトランジスタをＯＦＦにするとともに、前記第１キャパシタの他端に第２電圧を与えて、前記第２ＭＯＳトランジスタに撮像時よりも大きい電流が流れ得るようにすることを特徴とする。
【００２３】
請求項１７に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第２電極に第１電極及びゲート電極が接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第１電極及びゲート電極にゲート電極が接続された第３ＭＯＳトランジスタとを有し、前記画素に撮像動作をさせるときは、前記第１ＭＯＳトランジスタをＯＮにするとともに、前記第２ＭＯＳトランジスタの第２電極に第１電圧を与えて、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、前記画素のリセットを行うときは、前記第１ＭＯＳトランジスタをＯＦＦにするとともに、前記第２ＭＯＳトランジスタの第２電極に第２電圧を与えて、前記第２ＭＯＳトランジスタに前記第２電圧を与える前よりも大きい電流が流れ得るようにすることを特徴とする。
【００２４】
又、請求項１８に記載するように、前記画素に、第１電極が前記第３ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第７ＭＯＳトランジスタを設けても良い。又、請求項１９に記載の固体撮像装置のように、前記画素に、第１電極に直流電圧が印加され、ゲート電極が前記第３ＭＯＳトランジスタの第２電極に接続されるとともに、前記第３ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第６ＭＯＳトランジスタを設けても良い。
【００２５】
請求項２０に記載の固体撮像装置は、請求項１９に記載の固体撮像装置において、前記画素が、第１電極が前記第６ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第７ＭＯＳトランジスタを有することを特徴とする。
【００２６】
請求項２１に記載の固体撮像装置は、請求項１９又は請求項２０に記載の固体撮像装置において、前記画素が、前記第３ＭＯＳトランジスタの第２電極に一端が接続されるとともに、前記第３ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第３ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする。
【００２７】
請求項２２に記載の固体撮像装置は、請求項１９又は請求項２０に記載の固体撮像装置において、前記第３ＭＯＳトランジスタの第１電極に直流電圧が印加されるとともに、前記画素が、前記第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第８ＭＯＳトランジスタと、前記第８ＭＯＳトランジスタの第２電極に一端が接続されるとともに、前記第８ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第８ＭＯＳトランジスタを介してリセットされるキャパシタと、を有することを特徴とする。
【００２８】
請求項２３に記載の固体撮像装置は、請求項１４〜請求項２２のいずれかに記載の固体撮像装置において、前記第１ＭＯＳトランジスタがディプレッション型ＭＯＳトランジスタであることを特徴とする。又、請求項２４に記載の固体撮像装置は、請求項１４〜請求項２２にのいずれかに記載の固体撮像装置において、前記第１ＭＯＳトランジスタが前記第２ＭＯＳトランジスタと逆極性のＭＯＳトランジスタであることを特徴とする。
【００２９】
請求項２５に記載の固体撮像装置は、複数の画素を有する固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第２電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極に第２電極が接続された第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第２電極にゲート電極が接続された第３ＭＯＳトランジスタとを有し、前記第１ＭＯＳトランジスタをＯＮにするとともに、前記第２ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させて前記各画素に撮像動作を行わせ、前記第１ＭＯＳトランジスタをＯＦＦにした後、前記第２ＭＯＳトランジスタの第１電極に与える電圧を変化させることによって、前記第２ＭＯＳトランジスタの閾値電圧による各画素の感度のバラツキを検出することを特徴とする。
【００３０】
請求項２５に記載の固体撮像装置において、請求項２６に記載するように、前記画素に、第１電極が前記第３ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けても構わない。
【００３１】
又、請求項２７に記載するように、前記画素に、前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第３ＭＯＳトランジスタの第２電極に接続されるとともに、前記第３ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタ設けた構成としても構わない。又、このような構成の固体撮像装置において、請求項２８に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けても構わない。
【００３２】
又、請求項２７又は請求項２８に記載の固体撮像装置において、請求項２９に記載するように、前記画素に、前記第３ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第３ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第３ＭＯＳトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第３ＭＯＳトランジスタの第１電極にリセット電圧を与えることによって、前記第３ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００３３】
このような構成の固体撮像装置において、請求項３０に記載するように、前記第３ＭＯＳトランジスタが前記第１及び第２ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタとしても構わない。
【００３４】
又、請求項３１に記載するように、前記画素において、前記第３ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、前記画素が、前記第３ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、を設けても構わない。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧を与えることによって、前記第６ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００３５】
このような構成の固体撮像装置において、請求項３２に記載するように、前記第３及び第６ＭＯＳトランジスタを前記第１及び第２ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタとしても構わない。
【００３６】
【発明の実施の形態】
＜画素構成の第１例＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略する。
【００３７】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の如く１つずつ設けられている。ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。尚、後述するように各画素内にはスイッチ用のＮチャネルの第４ＭＯＳトランジスタＴ４も設けられている。ここで、ＭＯＳトランジスタＴ４は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。
【００３８】
＜第１の実施形態＞
図１に示した画素構成の第１例の各画素に適用される第１の実施形態（図２）について、図面を参照して説明する。
【００３９】
図２において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレインに接続され、このＭＯＳトランジスタＴ１のソースは、第２ＭＯＳトランジスタのドレイン、第３ＭＯＳトランジスタＴ３のゲート及び第５ＭＯＳトランジスタＴ５のドレインに接続されている。ＭＯＳトランジスタＴ３のソースは行選択用の第４ＭＯＳトランジスタＴ４のドレインに接続されている。ＭＯＳトランジスタＴ４のソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ６は、それぞれ、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００４０】
又、フォトダイオードＰＤのカソードには直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ２のソースには信号φＶPSが入力され、ＭＯＳトランジスタＴ３のソースには他端に直流電圧ＶPSが印加されるキャパシタＣ１の一端が接続される。ＭＯＳトランジスタＴ６のソースに直流電圧ＶRBが印加され、そのゲートに信号φＶRSが入力されるとともに、そのドレインにＭＯＳトランジスタＴ２のゲート及びＭＯＳトランジスタＴ５のソースが接続される。ＭＯＳトランジスタＴ３のドレインには信号φＤが入力される。
【００４１】
又、ＭＯＳトランジスタＴ５のゲートに信号φＳＷが入力され、ＭＯＳトランジスタＴ１のゲートに信号φＳが入力される。更に、ＭＯＳトランジスタＴ４のゲートには信号φＶが入力される。尚、本実施形態においては、信号φＶPSは３値的に変化するものとし、例えば直流電圧ＶPDと略等しい電圧をハイレベル、例えばグランドをローレベルとし、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧を両者の中間的な電圧である中間レベルとする。中間レベルでは、例えば、直流電圧ＶPSと略等しい電圧とする。
【００４２】
（１）各画素への入射光を電気信号に変換する動作について
まず、信号φＳ及び信号φＳＷをハイレベルとしてＭＯＳトランジスタＴ１，Ｔ５を導通させるとともに、ＭＯＳトランジスタＴ２がサブスレッショルド領域で動作するように、信号φＶPSを中間レベルとする。このとき、ＭＯＳトランジスタＴ６のゲートには、ローレベルの信号φＶRSが与えられて、ＭＯＳトランジスタＴ６はＯＦＦとなり、実質的に存在しないことと等価になる。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ２，Ｔ３のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ３に電流が流れ、キャパシタＣ１には前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣ１とＭＯＳトランジスタＴ３のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ４はＯＦＦの状態であるとする。
【００４３】
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯＮにすると、キャパシタＣ１に蓄積された電荷が、出力電流として出力信号線６に導出される。この出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、信号読み出し後、ＭＯＳトランジスタＴ４をＯＦＦする。尚、このように入射光量に対してその出力電流を自然対数的に変換するとき、信号φＶRSは、常にローレベルのままである。
【００４４】
（２）各画素の感度のバラツキの検出方法について
以下に、図面を参照して、図２のような回路構成の画素の感度のバラツキ検出動作について説明する。図３は、リセット動作を行うときの画素内の各素子に接続された各信号線に与える信号のタイミングチャートである。又、図４は、各画素のリセットを行う際のＭＯＳトランジスタＴ２のポテンシャルの状態を示す図である。尚、図４（ａ）は、ＭＯＳトランジスタＴ２の構造を示した図で、図４（ｂ），（ｃ）はＭＯＳトランジスタＴ２のポテンシャルの関係を示した図である。又、図４（ｂ），（ｃ）のポテンシャル図に示す矢印の方向は、ポテンシャルが高くなる方向を示す。
【００４５】
ところで、ＭＯＳトランジスタＴ２は、例えば、図４（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０にＮ型拡散層１１，１２を形成し、且つ、そのＮ型拡散層１１，１２間のチャンネル上に順次、酸化膜１３とポリシリコン層１４を形成することによって構成される。ここで、Ｎ型拡散層１１，１２が、それぞれＭＯＳトランジスタＴ２のドレイン、ソースを形成するとともに、酸化膜１３及びポリシリコン層１４がそれぞれゲート絶縁膜とゲート電極を形成する。尚、ここで、Ｐ型基板１０において、Ｎ型拡散層１１，１２の間の領域をゲート下領域ということにする。
【００４６】
（１）で説明したように、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて出力信号が出力されると、まず、信号φＳの電圧をローレベルにしてＭＯＳトランジスタＴ１をＯＦＦにするとともに、信号φＳＷの電圧をローレベルにしてＭＯＳトランジスタＴ５をＯＦＦにする。このようにして、ＭＯＳトランジスタＴ２とフォトダイオードＰＤとの接続、及びＭＯＳトランジスタＴ２のゲートとＭＯＳトランジスタＴ３のゲートとの接続を遮断する。そして、信号φＶRSの電圧をハイレベルにしてＭＯＳトランジスタＴ６をＯＮにすることによって、ＭＯＳトランジスタＴ２のゲートに直流電圧ＶRBを印加する。又、このとき、信号φＤの電圧はハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）である。
【００４７】
ここで信号φＶPSの電圧をローレベルにすることによって、ＭＯＳトランジスタＴ２におけるポテンシャルの関係が、図４（ｂ）のように、ＭＯＳトランジスタＴ２のドレイン、ゲート下領域、ソースにおけるポテンシャルがドレイン、ゲート下領域、ソースの順に高くなる。よって、ＭＯＳトランジスタＴ２のソースから負の電荷ＥがＭＯＳトランジスタＴ２に流れ込む。このとき、フォトダイオードＰＤとの経路が遮断されているので正の電荷がＭＯＳトランジスタＴ２のドレインに向かって流れることが無い。そのため、ＭＯＳトランジスタＴ２のドレイン・ソース間に負の電荷が蓄積される。
【００４８】
そして、次に、信号φＶPSの電圧をハイレベル、即ち直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位にすることによって、図４（ｃ）のように、ＭＯＳトランジスタＴ２のソースのポテンシャルをゲート下領域のポテンシャルよりも高くする。よって、ＭＯＳトランジスタＴ２のドレイン・ソース間に蓄積された負の電荷が、信号線φＶPSに流れ出す。しかしながら、ＭＯＳトランジスタＴ２のドレインのポテンシャルが、ゲート下領域のポテンシャルよりも高いので、ＭＯＳトランジスタＴ２のドレインに蓄積された負の電荷の一部Ｅ’がＭＯＳトランジスタＴ２のドレインに残る。このＭＯＳトランジスタＴ２のドレインに蓄積される負の電荷Ｅ’は、ＭＯＳトランジスタＴ２の閾値電圧によって定まり、この閾値電圧に比例した値になる。
【００４９】
このとき、ＭＯＳトランジスタＴ２のドレイン電圧は該ドレインに蓄積された負の電荷Ｅ’に対応した電圧となり、このＭＯＳトランジスタＴ２のドレイン電圧がＭＯＳトランジスタＴ３のゲートに現れる。このＭＯＳトランジスタＴ３のゲートに現れる電圧は、ＭＯＳトランジスタＴ２のドレインに蓄積された負の電荷Ｅ’に比例するので、ＭＯＳトランジスタＴ２の閾値電圧に比例することがわかる。ＭＯＳトランジスタＴ２，Ｔ３をこのような状態にすると、信号φＤをローレベルにして、一旦、キャパシタＣ１及び接続ノードａの電位をリセットした後、再び、信号φＤをハイレベルに戻す。
【００５０】
そして、ＭＯＳトランジスタＴ３のゲート電圧によって、ＭＯＳトランジスタＴ３に電流が流れ、リセットされたキャパシタＣ１に電荷が蓄積されるとともに接続ノードａの電位が上昇する。次に、信号φＶをハイレベルにしてＭＯＳトランジスタＴ４をＯＮすることによって、キャパシタＣ１に蓄積された電荷が出力電流として出力信号線６に導出される。このようにして画素毎に、そのＭＯＳトランジスタＴ２の閾値電圧に比例した電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。
【００５１】
更にいえば、この閾値電圧に比例した電流は図１の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【００５２】
さて、上述のように補正データを検出してＭＯＳトランジスタＴ４をＯＦＦした後、信号φＶPSを中間レベルに戻してＭＯＳトランジスタＴ２をリセットするとともに、信号φＶRSをローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにする。そして、信号φＳ及び信号φＳＷをハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにした後、信号φＤをローレベルにしてＭＯＳトランジスタＴ３を通して信号φＤの信号線路へキャパシタＣ１に蓄積された電荷を放電することによって、キャパシタＣ１及び接続ノードａの電位が初期化される。こうして次の撮像が行える状態とする。
【００５３】
＜第２の実施形態＞
第２の実施形態について、図面を参照して説明する。図５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５４】
図５に示すように、ＭＯＳトランジスタＴ１〜Ｔ５及びキャパシタＣ１は、第１の実施形態（図２）の画素と同様の構成で、このような構成の画素に、ＭＯＳトランジスタＴ６に代えてキャパシタＣ２を用いた回路構成となっている。即ち、キャパシタＣ２は、その一端がＭＯＳトランジスタＴ２のゲートとＭＯＳトランジスタＴ５のソースとの接続ノードに接続されるとともに、他端に信号φＶRSが印加される。尚、信号φＶRSは２値の電圧信号で、グランドレベルをローレベルとし、又、このローレベルより高い電圧をゲートに印加するための電圧をハイレベルとする。
【００５５】
（１）各画素への入射光を電気信号に変換する動作について
図５のような回路構成の画素において、ＭＯＳトランジスタＴ２がサブスレッショルド領域で動作するように、キャパシタＣ２に与える信号φＶRSをローレベルとする。又、信号φＳ及び信号φＳＷをハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにする。このように、信号φＶRSをローレベルにすることによって、キャパシタＣ２はＭＯＳトランジスタＴ２，Ｔ３のゲート、バックゲートにおける絶縁酸化膜で形成されるキャパシタと同様の働きをする。このようにＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させることによって、フォトダイオードＰＤから流れる光電流を対数変換した電圧が接続ノードａに現れる。そして、ＭＯＳトランジスタＴ４をＯＮにすることによって、対数変換された出力信号を出力信号線６に出力する。
【００５６】
（２）各画素の感度のバラツキの検出方法について
又、各画素の感度のバラツキの検出する際の動作は、第１の実施形態と同様、図３に示すタイミングチャートに表されるリセット動作が行われる間に行われる。又、このときの動作について、図３のタイミングチャートと図４のポテンシャルの変遷図を参照して、以下に説明する。まず、パルス信号φＶが与えられた後、信号φＳ及び信号φＳＷをローレベルとしてＭＯＳトランジスタＴ１，Ｔ５をＯＦＦにすることで、リセット動作が始まる。そして、信号φＶRSをハイレベルにすることによってＭＯＳトランジスタＴ２のゲート下領域のポテンシャルを上昇させて、更に、信号φＶPSの電圧をローレベルにすることによって、ＭＯＳトランジスタＴ２のポテンシャルを図４（ｂ）のような状態にして、負の電荷をソースからＭＯＳトランジスタＴ２に流入させる。
【００５７】
このＭＯＳトランジスタＴ２に流入した負の電荷Ｅが、図４（ｂ）のように蓄積された後、信号φＶPSをその値が直流電圧ＶPDに略等しいハイレベルにする。このとき、ＭＯＳトランジスタＴ２のソースのポテンシャルがゲート下領域のポテンシャルより高くなるので、蓄積された負の電荷Ｅの一部がドレインより流出される。よって、図４（ｃ）のように、ＭＯＳトランジスタＴ２のドレイン及びＭＯＳトランジスタＴ２のゲートに負の電荷Ｅ’が蓄積された状態となる。このように負の電荷Ｅ’が蓄積された状態にあるため、ＭＯＳトランジスタＴ２のゲート電圧が、ＭＯＳトランジスタＴ１の閾値電圧によって決定される負の電荷Ｅ’によって定まる。
【００５８】
この状態を維持したまま、まず、信号φＤをローレベルにして、キャパシタＣ１を一旦リセットする。そして、信号φＤをもとのハイレベルに戻し、ＭＯＳトランジスタＴ３のゲート電圧によって増幅された電流をキャパシタＣ１に充電する。このようにキャパシタＣ１を充電することによって接続ノードａに表れる電圧を、パルス信号φＶを与えることで、出力信号としてＭＯＳトランジスタＴ４を介して出力信号線６に出力する。
【００５９】
更にいえば、この閾値電圧に比例した電流は図１の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【００６０】
このように、各画素の感度のバラツキの原因であるＭＯＳトランジスタＴ２の閾値電圧に比例した値となる信号を出力したのち、信号φＶPSを中間レベルにしてＭＯＳトランジスタＴ２をリセットする。その後、信号φＶRSをローレベルにする。そして、信号φＳ及び信号φＳＷをハイレベルにしてＭＯＳトランジスタＴ１，Ｔ５を導通させた後、信号φＤをローレベルにしたのちハイレベルにすることによって、キャパシタＣ１のリセットを行う。
【００６１】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図５に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００６２】
図６に示すように、第２の実施形態（図５）の画素から、ＭＯＳトランジスタＴ５を削除した回路構成となっている。即ち、ＭＯＳトランジスタＴ２，Ｔ３のゲートが接続され、又、ＭＯＳトランジスタＴ２のソースには直流電圧ＶPSが印加される。
【００６３】
（１）各画素への入射光を電気信号に変換する動作について
このような構成の画素における撮像動作は、第２の実施形態（図５）と同様の撮像動作を行う。即ち、信号φＳをハイレベルとしてＭＯＳトランジスタＴ１を導通させるとともに信号φＶRSをローレベルとすることによって、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。このようにＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させることによって、フォトダイオードＰＤから流れる光電流を対数変換した電圧が接続ノードａに現れる。そして、ＭＯＳトランジスタＴ４をＯＮにすることによって、対数変換された出力信号を出力信号線６に出力する。
【００６４】
（２）各画素のリセット動作について
以下に、図面を参照して、図６のような回路構成の画素のリセット動作について説明する。図７は、リセット動作を行うときの画素内の各素子に接続された各信号線に与える信号のタイミングチャートである。又、図８は、各画素のリセットを行う際のＭＯＳトランジスタＴ２のポテンシャルの状態を示す図である。尚、図８（ａ）〜（ｄ）において、矢印の方向がポテンシャルが高いことを表す。
【００６５】
（１）で説明したように、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えることによって、図２のような回路構成の各画素から入射光に対して対数変換された電気信号（出力信号）が出力信号線６に出力される。このように出力信号が出力されてパルス信号φＶがローレベルになると、リセット動作が始まる。このリセット動作について、図７及び図８を参照して説明する。
【００６６】
まず、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が出力されると、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦにする。このとき、ＭＯＳトランジスタＴ２のソース側より負の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレイン、ＭＯＳトランジスタＴ３のゲート、そしてキャパシタＣ２に蓄積された正の電荷が再結合される。よって、図８（ａ）のように、ある程度まで、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが下がる。
【００６７】
このように、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが基の状態にリセットされようとするが、そのポテンシャルがある値になると、そのリセットされる速度が遅くなる。特に、明るい被写体が急に暗くなった場合にこの傾向が顕著となる。よって、次に、キャパシタＣ２に与える電圧φＶRSを高くして、ＭＯＳトランジスタＴ２のゲート電圧を高くする。このように、ＭＯＳトランジスタＴ２のゲート電圧を高くすることによって、ＭＯＳトランジスタＴ２のポテンシャルが図８（ｂ）のように変化し、ゲート下領域及びドレインのポテンシャルが高くなる。よって、ＭＯＳトランジスタＴ２のソースから流入する負の電荷の量が増加し、ＭＯＳトランジスタＴ２のゲート及びドレイン、ＭＯＳトランジスタＴ３のゲート、そしてキャパシタＣ２に蓄積された正の電荷が速やかに再結合される。
【００６８】
よって、図８（ｃ）のように、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが図８（ｂ）の状態と比べて低くなる。図８（ｃ）のようにＭＯＳトランジスタＴ２のポテンシャルが変化すると、キャパシタＣ２に印加する電圧φＶRSをローレベルにして、ＭＯＳトランジスタＴ２のゲート電圧を低くする。よって、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが、図８（ｄ）のようになって、基の状態にリセットされる。このように、ＭＯＳトランジスタＴ２のポテンシャルの状態を基の状態にリセットした後、信号φＤの電圧をローレベルにして、キャパシタＣ１を放電して、接続ノードａの電位を基の状態にリセットする。そして、信号φＤの電圧をハイレベルに戻す。
【００６９】
しかる後、パルス信号φＶをＭＯＳトランジスタＴ４に与えて、このリセット時の出力電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。そして、再び、信号φＤの電圧をローレベルにしてキャパシタＣ１を元の状態にリセットした後、信号φＤの電圧をハイレベルに戻す。その後、信号φＳをハイレベルにして、ＭＯＳトランジスタＴ１を導通させて撮像動作が行える状態にする。又、第１の実施形態と同様に、このリセット時に読み出した出力信号が、図１の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【００７０】
このように、本実施形態では、ＭＯＳトランジスタＴ２のゲートに接続されたキャパシタＣ２に与える信号φＶRSをハイレベルにすることによって、ＭＯＳトランジスタＴ２のゲート電圧を速やかに初期化することができ、固体撮像装置の応答性を改善することができる。従って、暗い被写体の撮像する場合や、明るい被写体が急に暗くなった場合にも残像の発生を防止して良好な撮像が可能となる。又、信号φＶRSを各画素に共通に与えることによって、各画素に設けられたＭＯＳトランジスタＴ２のゲート電圧がほぼ一定値に初期化され、初期状態において、各画素の感度バラツキがキャンセルされた状態になる。
【００７１】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００７２】
図９に示すように、第３の実施形態（図６）の画素から、キャパシタＣ２を削除した回路構成となっている。又、ＭＯＳトランジスタＴ２のソースには信号φＶPSが入力される。尚、信号φＶPSは、２値の電圧信号で、直流電圧ＶPSと略等しい電圧でＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧をハイレベルとし、又、この電圧よりも低くＭＯＳトランジスタＴ２にハイレベルの電圧を与えたときよりも大きい電流が流れ得るようにする電圧をローレベルとする。
【００７３】
（１）各画素への入射光を電気信号に変換する動作について
このような構成の画素における撮像動作は、第３の実施形態（図６）と同様の撮像動作を行う。即ち、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１を導通させるとともに、信号φＶPSをハイレベルとすることによって、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。このようにＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させることによって、フォトダイオードＰＤから流れる光電流を対数変換した電圧が接続ノードａに現れる。そして、ＭＯＳトランジスタＴ４をＯＮにすることによって、対数変換された出力信号を出力信号線６に出力する。
【００７４】
（２）各画素のリセット動作について
以下に、図面を参照して、図９のような回路構成の画素のリセット動作について説明する。図１０は、リセット動作を行うときの画素内の各素子に接続された各信号線に与える信号のタイミングチャートである。又、図１１は、各画素のリセットを行う際のＭＯＳトランジスタＴ２のポテンシャルの状態を示す図である。尚、図１１（ａ）〜（ｄ）において、矢印の方向がポテンシャルが高いことを表す。
【００７５】
（１）で説明したように、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えることによって、図９のような回路構成の各画素から入射光に対して対数変換された電気信号（出力信号）が出力信号線６に出力される。このように出力信号が出力されてパルス信号φＶがローレベルになると、リセット動作が始まる。このリセット動作について、図１０及び図１１を参照して説明する。
【００７６】
まず、パルス信号φＶがトランジスタＴ４のゲートに与えられて、出力信号が出力されると、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦにする。このとき、ＭＯＳトランジスタＴ２のソース側より負の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレイン、そしてＭＯＳトランジスタＴ３のゲートに蓄積された正の電荷が再結合される。よって、図１１（ａ）のように、ある程度までリセットされて、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが下がる。
【００７７】
このように、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが基の状態にリセットされようとするが、そのポテンシャルがある値になると、そのリセットされる速度が遅くなる。特に、明るい被写体が急に暗くなった場合にこの傾向が顕著となる。よって、次に、ＭＯＳトランジスタＴ２のソースに与える信号φＶPSをローレベルにする。このように、ＭＯＳトランジスタＴ２のソース電圧を低くすることによって、ＭＯＳトランジスタＴ２のポテンシャルが図１１（ｂ）のように変化し、ＭＯＳトランジスタＴ２のソースから流入する負の電荷の量が増加し、ＭＯＳトランジスタＴ２のゲート及びドレイン、そしてＭＯＳトランジスタＴ３のゲートに蓄積された正の電荷が速やかに再結合される。
【００７８】
よって、図１１（ｃ）のように、ＭＯＳトランジスタＴ２のドレイン及びゲート下領域のポテンシャルが図１１（ｂ）の状態と比べて低くなる。図１１（ｃ）のようにＭＯＳトランジスタＴ２のポテンシャルが変化すると、ＭＯＳトランジスタＴ２のソースに与える信号φＶPSをハイレベルにする。よって、ＭＯＳトランジスタＴ２のポテンシャル状態が、図１１（ｄ）のようになって、基の状態にリセットされる。このように、ＭＯＳトランジスタＴ２のポテンシャルの状態を基の状態にリセットした後、信号φＤの電圧をローレベルにして、キャパシタＣ１を放電して、接続ノードａの電位を基の状態にリセットする。そして、信号φＤの電圧をハイレベルに戻す。
【００７９】
しかる後、パルス信号φＶをＭＯＳトランジスタＴ４に与えて、このリセット時の出力電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。そして、再び、信号φＤの電圧をローレベルにしてキャパシタＣ１を元の状態にリセットした後、信号φＤの電圧をハイレベルに戻す。その後、信号φＳをハイレベルにして、ＭＯＳトランジスタＴ１を導通させて撮像動作が行える状態にする。又、第１の実施形態と同様に、このリセット時に読み出した出力信号が、図１の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【００８０】
このように、本実施形態では、ＭＯＳトランジスタＴ２のソースに与える信号φＶPSをローレベルにすることによって、ＭＯＳトランジスタＴ２のゲート電圧を速やかに初期化することができ、固体撮像装置の応答性を改善することができる。従って、暗い被写体の撮像する場合や、明るい被写体が急に暗くなった場合にも残像の発生を防止して良好な撮像が可能となる。又、信号φＶPSを各画素に共通に与えることによって、各画素に設けられたＭＯＳトランジスタＴ２のゲート電圧がほぼ一定値に初期化され、初期状態において、各画素の感度バラツキがキャンセルされた状態になる。
【００８１】
尚、第１〜第４の実施形態において、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、図２、図５、図６及び図９のＭＯＳトランジスタＴ４に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【００８２】
＜画素構成の第２例＞
図１２は本発明の他の実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１２ではこれらについて省略する。
【００８３】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００８４】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴａが設けられている。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタＱ１との接続関係は図１３（ａ）のようになる。このＭＯＳトランジスタＴａは、第５、第６、第１１、第１２の実施形態では、第７ＭＯＳトランジスタＴ７に、第７〜第１０、第１３の実施形態では、第３ＭＯＳトランジスタＴ３に相当する。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴａのゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図１３（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴａから増幅出力されるのは電流であると考えてよい。
【００８５】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように図１４以降の各実施形態の画素内にはスイッチ用のＮチャネルの第４ＭＯＳトランジスタＴ４も設けられている。このＭＯＳトランジスタＴ４も含めて表わすと、図１３（ａ）の回路は正確には図１３（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入されている。ここで、ＭＯＳトランジスタＴ４は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。尚、図１２および図１３に示す構成は以下に説明する第５の実施形態〜第１３の実施形態に共通の構成である。
【００８６】
図１３のように構成することにより信号を大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００８７】
＜第５の実施形態＞
図１２に示した画素構成の第２例の各画素に適用される第５の実施形態について、図面を参照して説明する。図１４は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８８】
図１４に示すように、本実施形態では、図２に示す画素に、接続ノードａにゲートが接続され接続ノードａの電圧に応じた電流増幅を行う第７ＭＯＳトランジスタＴ７と、このＭＯＳトランジスタＴ７のソースにドレインが接続された行選択用の第４ＭＯＳトランジスタＴ４と、接続ノードａにドレインが接続されキャパシタＣ１及び接続ノードａの電位の初期化を行う第８ＭＯＳトランジスタＴ８とが付加された構成となる。ＭＯＳトランジスタＴ４のソースは出力信号線６（この出力信号線６は図１２の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ７，Ｔ８も、ＭＯＳトランジスタＴ１〜Ｔ６と同様に、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００８９】
又、ＭＯＳトランジスタＴ７のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ４のゲートには信号φＶが入力される。又、ＭＯＳトランジスタＴ８のソースには直流電圧ＶRB2が印加されるとともに、そのゲートには信号φＶRS2が入力される。更に、ＭＯＳトランジスタＴ３のドレインには直流電圧ＶPDが印加される。尚、本実施形態において、ＭＯＳトランジスタＴ１〜Ｔ６及びキャパシタＣ１は、第１の実施形態（図２）と同様の動作を行い、各画素の感度のバラツキ検出動作及び撮像動作を行うことができる。以下にその動作を説明する。
【００９０】
（１）各画素への入射光を電気信号に変換する動作について
まず、信号φＳ及び信号φＳＷをハイレベルとしてＭＯＳトランジスタＴ１，Ｔ５を導通させるとともに信号φＶPSを中間レベルとし、ＭＯＳトランジスタＴ２，Ｔ３がサブスレッショルド領域で動作するようにバイアスされているときの動作について、説明する。このとき、ＭＯＳトランジスタＴ６のゲートには、第１の実施形態と同様にローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ６はＯＦＦとなり、実質的に存在しないことと等価になる。
【００９１】
フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ２，Ｔ３のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ３に電流が流れ、キャパシタＣ１には前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣ１とＭＯＳトランジスタＴ３のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ４，Ｔ８はＯＦＦ状態である。
【００９２】
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯＮにすると、ＭＯＳトランジスタＴ７のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ７を通って出力信号線６に導出される。今、ＭＯＳトランジスタＴ４のゲートにかかる電圧は、接続ノードａにかかる電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。
【００９３】
（２）各画素の感度のバラツキの検出方法について
以下に、図面を参照して、図１４のような回路構成の画素の感度のバラツキ検出動作について説明する。図１５は、リセット動作を行うときの画素内の各素子に接続された各信号線に与える信号のタイミングチャートである。
【００９４】
（１）で説明したように、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて出力信号が出力されると、まず、信号φＳの電圧をローレベルにしてＭＯＳトランジスタＴ１をＯＦＦにするとともに、信号φＳＷの電圧をローレベルにしてＭＯＳトランジスタＴ５をＯＦＦにする。このようにして、ＭＯＳトランジスタＴ２とフォトダイオードＰＤとの接続、及びＭＯＳトランジスタＴ２のゲートとＭＯＳトランジスタＴ３のゲートとの接続を遮断する。そして、信号φＶRSの電圧をハイレベルにしてＭＯＳトランジスタＴ６をＯＮにすることによって、ＭＯＳトランジスタＴ２のゲートに直流電圧ＶRBを印加する。ここで信号φＶPSの電圧をローレベルにすることによって、ＭＯＳトランジスタＴ２のソースから負の電荷がＭＯＳトランジスタＴ２に流れ込み、ＭＯＳトランジスタＴ２のドレイン・ソース間に負の電荷が蓄積される。
【００９５】
次に、信号φＶPSの電圧をハイレベル、即ち直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位にすることによって、ＭＯＳトランジスタＴ２のドレイン・ソース間に蓄積された負の電荷の一部を、信号線φＶPSに流出する。しかしながら、ＭＯＳトランジスタＴ２のドレインのポテンシャルが、ゲート下領域のポテンシャルよりも高いので、ＭＯＳトランジスタＴ２のドレインに蓄積された負の電荷の一部がＭＯＳトランジスタＴ２のドレインに残る。このＭＯＳトランジスタＴ２のドレインに蓄積される負の電荷は、ＭＯＳトランジスタＴ２の閾値電圧によって定まり、この閾値電圧に比例した値になる。
【００９６】
このとき、ＭＯＳトランジスタＴ２のドレイン電圧は該ドレインに蓄積された負の電荷に対応した電圧となり、このＭＯＳトランジスタＴ２のドレイン電圧がＭＯＳトランジスタＴ３のゲートに現れる。このＭＯＳトランジスタＴ３のゲートに現れる電圧は、ＭＯＳトランジスタＴ２のドレインに蓄積された負の電荷に比例するので、ＭＯＳトランジスタＴ２の閾値電圧に比例することがわかる。ＭＯＳトランジスタＴ２，Ｔ３をこのような状態にすると、信号φＶRS2をハイレベルにして、一旦、キャパシタＣ１及び接続ノードａの電位をリセットした後、再び、信号φＶRS2をローレベルに戻す。
【００９７】
そして、ＭＯＳトランジスタＴ３のゲート電圧によって、ＭＯＳトランジスタＴ３に電流が流れ、リセットされたキャパシタＣ１に電荷が蓄積されるとともに接続ノードａの電位が上昇する。次に、信号φＶをハイレベルにしてＭＯＳトランジスタＴ４をＯＮすることによって、接続ノードａの電圧がＭＯＳトランジスタＴ７で電流増幅されて出力信号線６に導出される。このようにして画素毎に、そのＭＯＳトランジスタＴ２の閾値電圧に比例した電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。
【００９８】
さて、上述のように補正データを検出してＭＯＳトランジスタＴ４をＯＦＦした後、信号φＶPSを中間レベルにしてＭＯＳトランジスタＴ２をリセットするとともに、信号φＶRSをローレベルに戻してＭＯＳトランジスタＴ６をＯＦＦにする。そして、信号φＳ及び信号φＳＷをハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにした後、信号φＶRS2をハイレベルにしてＭＯＳトランジスタＴ８を通してキャパシタＣ１に蓄積された電荷を放電することによって、キャパシタＣ１及び接続ノードａの電位が初期化される。このようにして次の撮像が行える状態にする。
【００９９】
＜第６の実施形態＞
第６の実施形態について、図面を参照して説明する。図１６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１４に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１００】
図１６に示すように、本実施形態では、ＭＯＳトランジスタＴ３のドレインに信号φＤを与えることによってキャパシタＣ１及び接続ノードａの電位を初期化するようにし、それによってＭＯＳトランジスタＴ８を削除した構成となっている。その他の構成は第５の実施形態（図１４）と同一である。尚、信号φＤのハイレベル期間では、第１の実施形態（図２）と同様にキャパシタＣ１で積分が行われ、ローレベル期間では、キャパシタＣ１の電荷がＭＯＳトランジスタＴ３を通して放電され、キャパシタＣ１の電圧及びＭＯＳトランジスタＴ７のゲートは略信号φＤのローレベル電圧になる（リセット）。本実施形態では、ＭＯＳトランジスタＴ８を省略できる分、構成がシンプルになる。
【０１０１】
この実施形態において、撮像動作をさせるときは、第５の実施形態と同様に、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにするとともに信号φＶRSをローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにすることによって、ＭＯＳトランジスタＴ２がサブスレッショルド状態で動作するようにする。又、信号φＤをハイレベルにして、光電流の積分値を自然対数的に変換した値と同等の電荷をキャパシタＣ１に蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ４をＯＮにして、ＭＯＳトランジスタＴ７のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ４，Ｔ７を通して出力信号線６に導出する。
【０１０２】
又、各画素をリセットするときは、第１の実施形態と同様、図３のタイミングで信号を制御する。即ち、まず、第１の実施形態と同様に、パルス信号φＶが与えられた後、信号φＳ及び信号φＳＷをローレベルにしてＭＯＳトランジスタＴ１，Ｔ５をＯＦＦにして、リセット動作が始まる。次に、信号φＶRSをハイレベルにして、ＭＯＳトランジスタＴ２のゲートに直流電圧ＶRBを印加する。そして、信号φＶPSを一旦ローレベルにした後、信号φＶPSをハイレベルにして、ＭＯＳトランジスタＴ２のドレインに負の電荷が蓄積される。この負の電荷量は、ＭＯＳトランジスタＴ２の閾値電圧によって決まる。
【０１０３】
このとき、一旦、信号φＤをローレベルにしてキャパシタＣ１及び接続ノードａをリセットする。そして、キャパシタＣ１には、ＭＯＳトランジスタＴ２の閾値電圧に比例した電流がＭＯＳトランジスタＴ３を通じて流入して、接続ノードａに現れる電圧がこの閾値電圧に比例した電圧になる。パルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて、接続ノードａに現れる電圧をＭＯＳトランジスタＴ７で電流増幅した出力信号が出力される。このようにして画素毎に、そのＭＯＳトランジスタＴ２の閾値電圧に比例した電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。
【０１０４】
このように補正データを検出してＭＯＳトランジスタＴ４をＯＦＦした後、信号φＶPSを中間レベルにしてＭＯＳトランジスタＴ２をリセットした後に、信号φＶRSをローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにする。そして、信号φＳ及び信号φＳＷをハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにした後、信号φＤをローレベルにしてＭＯＳトランジスタＴ３を通してキャパシタＣ１に蓄積された電荷を放電することによって、キャパシタＣ１及び接続ノードａの電位が初期化される。
【０１０５】
＜第７の実施形態＞
第７の実施形態について、図面を参照して説明する。図１７は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１０６】
図１７に示すように、本実施形態では、ＭＯＳトランジスタＴ３のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ１及びＭＯＳトランジスタＴ７を削除した構成となっている。即ち、ＭＯＳトランジスタＴ３のソースにＭＯＳトランジスタＴ４のドレインが接続される。その他の構成は第６の実施形態（図１６）と同一である。
【０１０７】
このような構成の回路において、撮像動作をさせるときは、第６の実施形態と同様に、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにするとともに信号φＶRSをローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにして、ＭＯＳトランジスタＴ２がサブスレッショルド状態で動作するようにする。このようにＭＯＳトランジスタＴ２を動作させることによって、前記光電流に対して自然対数的に比例した値のドレイン電流がＭＯＳトランジスタＴ３を流れる。
【０１０８】
そして、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えてＯＮとすると、前記光電流に対して自然対数的に比例した値のドレイン電流が、ＭＯＳトランジスタＴ４を通して出力信号線６に導出される。このとき、ＭＯＳトランジスタＴ３及びＭＯＳトランジスタＱ１（図１３）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして信号が読み出された後、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１０９】
又、各画素をリセットする際には、図１８のタイミングチャートのように動作させる。まず、パルス信号φＶが与えられた後、信号φＳ及び信号φＳＷをローレベルにしてＭＯＳトランジスタＴ１，Ｔ５をＯＦＦにして、リセット動作が始まる。次に、信号φＶRSをハイレベルにして、ＭＯＳトランジスタＴ２のゲートに直流電圧ＶRBを印加する。そして、信号φＶPSを一旦ローレベルにした後、信号φＶPSをハイレベルにして、ＭＯＳトランジスタＴ２のドレインに負の電荷が蓄積される。この負の電荷量は、ＭＯＳトランジスタＴ２の閾値電圧によって決まる。
【０１１０】
このとき、パルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて、画素毎に、そのＭＯＳトランジスタＴ２の閾値電圧に比例した電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。このように補正データを検出してＭＯＳトランジスタＴ４をＯＦＦした後、信号φＶPSを中間レベルにしてＭＯＳトランジスタＴ２をリセットした後に、信号φＶRSをローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにする。しかる後、信号φＳ及び信号φＳＷをハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにして、撮像動作を行うための構成にする。
【０１１１】
尚、本実施形態では上記第６の実施形態のように、光信号をキャパシタＣ１で一旦積分するということを行わないので、積分時間が不要となり、又、キャパシタＣ１のリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第６の実施形態に比し、キャパシタＣ１及びＭＯＳトランジスタＴ７を省略できる分、構成が更にシンプルになり画素サイズを小さくすることができる。
【０１１２】
＜第８の実施形態＞
第８の実施形態について、図面を参照して説明する。図１９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図５及び図１７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１３】
図１９に示すように、本実施形態では、第７の実施形態（図１７）に示す画素に、ＭＯＳトランジスタＴ６に代えてキャパシタＣ２を用いた回路構成となっている。即ち、キャパシタＣ２は、その一端がＭＯＳトランジスタＴ２のゲートとＭＯＳトランジスタＴ５のソースとの接続ノードに接続されるとともに、他端に信号φＶRSが印加される。尚、第２の実施形態（図５）と同様に、信号φＶRSは２値の電圧信号で、グランドレベルをローレベルとし、又、このローレベルより高い電圧をハイレベルとする。
【０１１４】
このように、本実施形態の構成と第２の実施形態の構成との関係は、第７の実施形態の構成と第１の実施形態（図２）の構成との関係とに対応する。よって、第２の実施形態と同様に、キャパシタＣ２に与える信号φＶRSをローレベルとするともに、ＭＯＳトランジスタＴ１，Ｔ５をＯＮにすることによって、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。よって、フォトダイオードＰＤから流れる光電流を対数変換した電圧が接続ノードａに現れる。そして、ＭＯＳトランジスタＴ４をＯＮにすることによって、対数変換された出力信号を出力する。又、リセット動作は、第７の実施形態と同様、図１８のタイミングチャートで示すタイミングで各信号の値を変化させることによって、各画素の感度のバラツキを補正データとして検出することができる。
【０１１５】
尚、第５〜第８の実施形態の回路構成をした画素によると、各画素が撮像動作を行ったのち、各画素の感度のバラツキの原因となるＭＯＳトランジスタの閾値電圧に比例した信号を各画素からの出力を補正するための補正データとして検出することができる。更にいえば、予め、後続回路においてメモリに、撮像時に出力された画像データを画素毎に記憶するとともに、各画素内のＭＯＳトランジスタの閾値電圧に比例した電流を図１２の信号線９から画素毎にシリアルに出力して、後続回路における別のメモリに画素毎の補正データとして記憶しておく。そして、この画像データを補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【０１１６】
＜第９の実施形態＞
第９の実施形態について、図面を参照して説明する。図２０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６及び図１９に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１７】
図２０に示すように、第８の実施形態（図１９）の画素から、ＭＯＳトランジスタＴ５を削除した回路構成となっている。即ち、ＭＯＳトランジスタＴ２，Ｔ３のゲートが接続され、又、ＭＯＳトランジスタＴ２のソースには直流電圧ＶPSが印加される。
【０１１８】
このように、本実施形態の構成と第３の実施形態（図６）の構成との関係は、第８の実施形態の構成と第２の実施形態（図５）の構成との関係に対応する。よって、第３の実施形態と同様に、キャパシタＣ２に与える信号φＶRSをローレベルとするともに、ＭＯＳトランジスタＴ１をＯＮにすることによって、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。よって、フォトダイオードＰＤから流れる光電流を対数変換した電圧が接続ノードａに現れる。そして、ＭＯＳトランジスタＴ４をＯＮにすることによって、対数変換された出力信号を出力する。
【０１１９】
又、各画素をリセットする際には、図２１のタイミングチャートのように動作させる。まず、パルス信号φＶが与えられた後、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦにして、リセット動作が始まる。次に、信号φＶRSをハイレベルにして、ＭＯＳトランジスタＴ２のゲート電圧を高くすることによって、ＭＯＳトランジスタＴ２のソースから流入する電荷の量を増加させる。
【０１２０】
このようにして、ＭＯＳトランジスタＴ２のゲート及びドレイン、ＭＯＳトランジスタＴ３のゲート、そしてキャパシタＣ２に蓄積された正の電荷が速やかに再結合される。そして、信号φＶRSをローレベルにしてＭＯＳトランジスタＴ２のポテンシャルを基の初期状態にリセットする。このとき、パルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて、画素毎に、このリセット時の出力電圧が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。このように補正データを検出してＭＯＳトランジスタＴ４をＯＦＦした後、信号φＳをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにして、次の撮像動作に備える。
【０１２１】
＜第１０の実施形態＞
第１０の実施形態について、図面を参照して説明する。図２２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図９及び図２０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１２２】
図２２に示すように、第９の実施形態（図２０）の画素から、キャパシタＣ２を削除した回路構成となっている。又、ＭＯＳトランジスタＴ２のソースには信号φＶPSが入力される。尚、信号φＶPSは、第４の実施形態（図９）と同様に、２値の電圧信号で、直流電圧ＶPSと略等しい電圧でＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧をハイレベルとし、又、この電圧よりも低くＭＯＳトランジスタＴ２にハイレベルの電圧を与えたときよりも大きい電流が流れ得るようにする電圧をローレベルとする。
【０１２３】
このように、本実施形態の構成と第４の実施形態の構成との関係は、第９の実施形態の構成と第３の実施形態（図６）の構成との関係に対応する。よって、第４の実施形態と同様に、ＭＯＳトランジスタＴ２のソースに与える信号φＶPSをハイレベルとするともに、ＭＯＳトランジスタＴ１をＯＮにすることによって、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させる。よって、フォトダイオードＰＤから流れる光電流を対数変換した電圧が接続ノードａに現れる。そして、ＭＯＳトランジスタＴ４をＯＮにすることによって、対数変換された出力信号を出力する。
【０１２４】
又、各画素をリセットする際には、図２３のタイミングチャートのように動作させる。まず、パルス信号φＶが与えられた後、信号φＳをローレベルにしてＭＯＳトランジスタＴ１をＯＦＦにして、リセット動作が始まる。次に、信号φＶPSをローレベルにして、ＭＯＳトランジスタＴ２のソース電圧を低くすることによって、ＭＯＳトランジスタＴ２のソースから流入する電荷の量を増加させる。
【０１２５】
このようにして、ＭＯＳトランジスタＴ２のゲート及びドレイン、そしてＭＯＳトランジスタＴ３のゲートに蓄積された正の電荷が速やかに再結合される。そして、信号φＶPSをハイレベルにしてＭＯＳトランジスタＴ２のポテンシャルを基の初期状態にリセットする。このとき、パルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて、画素毎に、このリセット時の出力電圧が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。このように補正データを検出してＭＯＳトランジスタＴ４をＯＦＦした後、信号φＳをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにして、次の撮像動作に備える。
【０１２６】
尚、第９、第１０の実施形態において、第５〜第８の実施形態と同様に、このリセット時に読み出した出力信号が、図１２の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【０１２７】
又、第８〜第１０の実施形態（図１９、図２０、図２２）において、第５の実施形態（図１４）のように、ＭＯＳトランジスタＴ３のソースに他端に直流電圧ＶPSが印加されたキャパシタＣ１やＭＯＳトランジスタＴ７のゲート、そして、キャパシタＣ１をリセットするためのＭＯＳトランジスタＴ８のドレインを接続するとともに、ＭＯＳトランジスタＴ７のソースをＭＯＳトランジスタＴ４のドレインに接続するような構成にしても良い。又、第６の実施形態（図１６）のように、ＭＯＳトランジスタＴ３のドレインに信号φＤを与えるようにして、上述した第５の実施形態（図１４）のような構成からＭＯＳトランジスタＴ８を削除した構成にしても良い。
【０１２８】
＜ディプレッション型ＭＯＳトランジスタを組み合わせた構成の画素＞
又、第１〜第１０の実施形態（図２、図５、図６、図９、図１４、図１６、図１７、図１９、図２０、図２２）において、第１ＭＯＳトランジスタＴ１をディプレッション型のＮチャネルのＭＯＳトランジスタとしても構わない。この画素の構成を、第７〜１０の実施形態（図１７、図１９、図２０、図２２）の画素を例にして、図２４〜図２７に示す。図２４〜図２７に示すように、ＭＯＳトランジスタＴ１以外のＭＯＳトランジスタＴ２〜Ｔ６は、エンハンスメント型のＮチャネルのＭＯＳトランジスタである。
【０１２９】
図１７、図１９、図２０、図２２の構成の画素ように、画素内に設けられたＭＯＳトランジスタを全てエンハンスメント型のＭＯＳトランジスタで構成したとき、ＭＯＳトランジスタＴ１，Ｔ２が直列に接続されるため、ＭＯＳトランジスタＴ１のゲートに与える信号φＳのハイレベルの電圧が、通常は、この画素に供給する電圧よりも高くなる。そのため、通常はＭＯＳトランジスタＴ１に信号φＳを与えるための別の電源を設ける必要がある。
【０１３０】
それに対して、上述したように、このＭＯＳトランジスタＴ１をディプレッション型のＭＯＳトランジスタとすることによって、そのゲートに与える信号φＳのハイレベルの電圧を低くすることができ、他のＭＯＳトランジスタに与えるハイレベルの信号と同じ電圧にすることが可能になる。これは、ディプレッション型のＭＯＳトランジスタの閾値が負の値となるため、エンハンスメント型のＭＯＳトランジスタと比べて、低いゲート電圧でＯＮすることができるからである。
【０１３１】
＜ＰチャネルＭＯＳトランジスタを組み合わせた構成の画素＞
更に、第１〜第１０の実施形態において、第１ＭＯＳトランジスタＴ１をＰチャネルのＭＯＳトランジスタとしても構わない。この画素の構成を、第７〜第１０の実施形態の画素を例にして、図２８〜図３１に示す。図２８〜図３１に示すように、ＭＯＳトランジスタＴ１以外のＭＯＳトランジスタＴ２〜Ｔ６は、ＮチャネルのＭＯＳトランジスタである。又、ＭＯＳトランジスタＴ１のソースがフォトダイオードＰＤのアノードと接続されるとともに、ドレインがＭＯＳトランジスタＴ２のドレインに接続される。
【０１３２】
このような構成にしたとき、ＭＯＳトランジスタＴ１は、ゲート・ドレイン間の電圧差が閾値より大きければＯＮとなり、又、ゲート・ドレイン間の電圧差が閾値より小さければＯＦＦとなる。よって、ＭＯＳトランジスタＴ１のゲートに与える信号φＳが、第１〜第１０の実施形態の信号φＳとそのタイミングが逆転するとともに、ＭＯＳトランジスタＴ１のドレインに直列に接続されたＭＯＳトランジスタＴ２の影響を受けることなく、ＯＮ／ＯＦＦ動作を行うことができる。
【０１３３】
又、ＭＯＳトランジスタＴ１のＯＮ／ＯＦＦ動作が、ＭＯＳトランジスタＴ２の影響を受けることがないので、信号φＳを供給するための別の電源を設ける必要が無くなる。更に、このようにすることによって、ＭＯＳトランジスタＴ１を、他のＭＯＳトランジスタと同様にエンハンスメント型のＭＯＳトランジスタとすることができるので、他のＭＯＳトランジスタと同一の工程でＭＯＳトランジスタＴ１を生成することが可能である。よって、上述したように、第１ＭＯＳトランジスタＴ１のみをディプレッション型のＭＯＳトランジスタとするときと比べて、その生産工程が簡素化される。
【０１３４】
＜第１１の実施形態＞
第１１の実施形態について、図面を参照して説明する。図５５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１４に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１３５】
図５５に示すように、本実施形態では、画素の出力側を構成するＭＯＳトランジスタＴ３，Ｔ４，Ｔ７，Ｔ８及びキャパシタＣ１が、図１４の画素と同様の構成をしている。このような図５５の画素において、フォトダイオードＰＤのアノードに直流電圧ＶPSが印加され、ＭＯＳトランジスタＴ２のドレインに信号φＶPDが与えられるとともにそのソースがＭＯＳトランジスタＴ３のゲートに接続される。又、ＭＯＳトランジスタＴ２のソースにドレインが接続されるとともにフォトダイオードＰＤのカソードにソースが接続された第１ＭＯＳトランジスタＴ１が設けられる。更に、ＭＯＳトランジスタＴ２のゲートには信号φＶPGが与えられ、ＭＯＳトランジスタＴ１のゲートには信号φＳが与えられる。
【０１３６】
（１）  光電流を自然対数的に変換して出力する場合。
このとき、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ２の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１３７】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ１のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ１をＯＮの状態にする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ２のソース及びＭＯＳトランジスタＴ３のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のソース電圧が低くなる。
【０１３８】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ３のゲートに現れると、まず、ＭＯＳトランジスタＴ８のゲートにハイレベルの信号φＶRS2を与えてＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１及び接続ノードａの電圧をリセットする。このとき、接続ノードａの電圧をＭＯＳトランジスタＴ３が動作できるようにＭＯＳトランジスタＴ３のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φＶRS2をローレベルにしてＭＯＳトランジスタＴ８をＯＦＦにした後、信号φＶをハイレベルにしてＭＯＳトランジスタＴ４をＯＮにする。
【０１３９】
このとき、接続ノードａの電圧がＭＯＳトランジスタＴ８によってリセットされることで、ＭＯＳトランジスタＴ３が動作を行い、ＭＯＳトランジスタＴ３のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がＭＯＳトランジスタＴ７のゲートに与えられる。よって、ＭＯＳトランジスタＴ７のゲート電圧が入射光量を対数変換した値に比例した値となるため、ＭＯＳトランジスタＴ４をＯＮにしたとき、前記光電流を自然対数的に変換した値となる電流又は電圧が、ＭＯＳトランジスタＴ７，Ｔ４を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１４０】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図５６に示す。上記のように、パルス信号φＶRS2がＭＯＳトランジスタＴ８に与えられて接続ノードａの電圧がリセットされた後、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が読み出されると、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ２のドレイン・ソース間に負の電荷を蓄積させる。
【０１４１】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ２のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ２のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ８のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて出力信号を読み出す。
【０１４２】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ２の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＮにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【０１４３】
（２）光電流を線形的に変換して出力する場合。
このとき、信号φＶPDの電圧は、ＭＯＳトランジスタＴ３の動作点となる電圧である第３電圧とする（ＭＯＳトランジスタＴ３が正しく作動するように回路構成が最適化されていれば、信号φＶPDの電圧を先の第１電圧とすることも可能である。）。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ１は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ２が図５４のリセット用のＭＯＳトランジスタＴ２に、ＭＯＳトランジスタＴ３が図５４の信号増幅用のＭＯＳトランジスタＴ１に相当した構成になる。
【０１４４】
（２−ａ）撮像動作
まず、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ２をＯＦＦの状態にする。このように、リセット用のＭＯＳトランジスタＴ２をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ３のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ３のゲートに与えられ、ＭＯＳトランジスタＴ３のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ３のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ３のゲート電圧が低くなる。
【０１４５】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ３のゲートに現れると、まず、ＭＯＳトランジスタＴ８のゲートにハイレベルの信号φＶRS2を与えてＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１及び接続ノードａの電圧をリセットする。このとき、接続ノードａの電圧をＭＯＳトランジスタＴ３が動作できるようにＭＯＳトランジスタＴ３のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φＶRS2をローレベルにしてＭＯＳトランジスタＴ８をＯＦＦにした後、信号φＶをハイレベルにしてＭＯＳトランジスタＴ４をＯＮにする。
【０１４６】
このとき、接続ノードａの電圧がＭＯＳトランジスタＴ８によってリセットされることで、ＭＯＳトランジスタＴ３が動作を行い、ＭＯＳトランジスタＴ３のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がＭＯＳトランジスタＴ７のゲートに与えられる。よって、ＭＯＳトランジスタＴ７のゲート電圧が入射光量を積分した値に比例した値となるため、ＭＯＳトランジスタＴ４をＯＮにしたとき、前記光電流を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ７，Ｔ４を介して出力信号線６に導出される。このようにして入射光量の値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１４７】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図５７に示す。上記のように、パルス信号φＶRS2がＭＯＳトランジスタＴ８に与えられて接続ノードａの電圧がリセットされた後、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ２をＯＮにする。このようにＭＯＳトランジスタＴ２がＯＮになると、ＭＯＳトランジスタＴ３のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ３のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ２をＯＦＦにする。
【０１４８】
次に、ＭＯＳトランジスタＴ８のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ３のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。
【０１４９】
このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。尚、第６の実施形態（図１６）のように、ＭＯＳトランジスタＴ３のドレインにパルス信号（例えば、φＶPD’）を与えるような構造にして、この信号φＶPD’によってＭＯＳトランジスタＴ３によって、接続ノードａの電圧をリセットできるようにすることで、図５５の構成の画素からＭＯＳトランジスタＴ８を省略した構成にしても構わない。
【０１５０】
＜第１２の実施形態＞
第１２の実施形態について、図面を参照して説明する。図５８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図５５に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１５１】
図５８に示すように、本実施形態では、図５５の画素におけるＭＯＳトランジスタＴ３，Ｔ８をＰチャネルのＭＯＳトランジスタとし、ＭＯＳトランジスタＴ３のドレインに直流電圧ＶPSが印加されるとともに、このＭＯＳトランジスタＴ３のソースに一端が接続されたキャパシタＣ１の他端に直流電圧ＶPDが印加される。又、ＭＯＳトランジスタＴ８のドレインに直流電圧ＶRB2が印加され、そのソースにＭＯＳトランジスタＴ７のゲートが接続される。その他の構成については、図５５の画素の構成と同様である。尚、ＭＯＳトランジスタＴ８のソースに印加される直流電圧ＶRB2は、ＶPSよりも高い電圧である。
【０１５２】
（１）  光電流を自然対数的に変換して出力する場合。
このとき、第１１の実施形態と同様に、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ２の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１５３】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ１のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ１をＯＮの状態にする。尚、キャパシタＣ１及び接続ノードａの電圧が、ＭＯＳトランジスタＴ８によってリセットされているものとする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ２のソース及びＭＯＳトランジスタＴ３のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のソース電圧が低くなる。
【０１５４】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ３のゲートに現れると、接続ノードａがリセットされてＭＯＳトランジスタＴ３のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタＣ１から正の電荷がＭＯＳトランジスタＴ３を介して流れる。このとき、ＭＯＳトランジスタＴ３のゲート電圧によって、キャパシタＣ１から流れる正の電荷量が決定される。即ち、強い光が入射されてＭＯＳトランジスタＴ２のソース電圧が低くなるときほど、キャパシタＣ１から流れる正の電荷量が多い。
【０１５５】
このようにしてキャパシタＣ１から正の電荷が流れ、接続ノードａの電圧が入射光量の積分値を対数変換した値に比例した値となる。そして、パルス信号φＶを与えてＭＯＳトランジスタＴ４をＯＮにしたとき、前記光電流の積分値を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ７，Ｔ４を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１５６】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図５９に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が読み出されると、第１１の実施形態（図５６）と同様に、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ２のドレイン・ソース間に負の電荷を蓄積させる。
【０１５７】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ２のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ２のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ８のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて出力信号を読み出す。尚、ＭＯＳトランジスタＴ８のゲートに与えるパルス信号φＶRS2は、ローレベルのパルス信号である。
【０１５８】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ２の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＮにした後、ＭＯＳトランジスタＴ８のゲートにパルス信号φＶRS2を与えて接続ノードａの電圧をリセットする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【０１５９】
（２）光電流を線形的に変換して出力する場合。
このとき、第１１の実施形態と同様に、信号φＶPDの電圧は、ＭＯＳトランジスタＴ３の動作点となる電圧である第３電圧とする。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ１は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ２が図５４のリセット用のＭＯＳトランジスタＴ２に、ＭＯＳトランジスタＴ３が図５４の信号増幅用のＭＯＳトランジスタＴ１に相当した構成になる。
【０１６０】
（２−ａ）撮像動作
まず、第１１の実施形態と同様に、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ２をＯＦＦの状態にする。尚、キャパシタＣ１及び接続ノードａの電圧が、ＭＯＳトランジスタＴ８によってリセットされているものとする。このように、リセット用のＭＯＳトランジスタＴ２をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ３のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ３のゲートに与えられ、ＭＯＳトランジスタＴ３のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ３のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ３のゲート電圧が低くなる。
【０１６１】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ３のゲートに現れると、接続ノードａがリセットされてＭＯＳトランジスタＴ３のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタＣ１から正の電荷がＭＯＳトランジスタＴ３を介して流れる。このとき、ＭＯＳトランジスタＴ３のゲート電圧によって、キャパシタＣ１から流れる正の電荷量が決定される。即ち、強い光が入射されてＭＯＳトランジスタＴ３のゲート電圧が低くなるときほど、キャパシタＣ１から流れる正の電荷量が多い。
【０１６２】
このようにしてキャパシタＣ１から正の電荷が流れ、接続ノードａの電圧が入射光量の積分値に比例した値となる。そして、パルス信号φＶを与えてＭＯＳトランジスタＴ４をＯＮにしたとき、前記光電流の積分値を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ７，Ｔ４を介して出力信号線６に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１６３】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図６０に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ２をＯＮにする。このようにＭＯＳトランジスタＴ２がＯＮになると、ＭＯＳトランジスタＴ３のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ３のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ２をＯＦＦにする。
【０１６４】
次に、ＭＯＳトランジスタＴ８のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ３のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、もう一度ＭＯＳトランジスタＴ８のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、再び上記した撮像動作が行われる。尚、パルス信号φＶRS2は、ローレベルのパルス信号である。
【０１６５】
このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。尚、第６の実施形態（図１６）のように、ＭＯＳトランジスタＴ３のドレインにパルス信号（例えば、φＶPS）を与えるような構造にして、この信号φＶPSによってＭＯＳトランジスタＴ３によって、接続ノードａの電圧をリセットできるようにすることで、図５８の構成の画素からＭＯＳトランジスタＴ８を省略した構成にしても構わない。尚、この場合は、ＭＯＳトランジスタＴ３のドレインに与えるパルス信号φＶPSを、フォトダイオードＰＤのアノードに印加する直流電圧ＶPSとは異なる電源線から供給するようにする。
【０１６６】
＜第１３の実施形態＞
第１３の実施形態について、図面を参照して説明する。図６１は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図５５に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１６７】
図６１に示すように、本実施形態では、ＭＯＳトランジスタＴ３のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ１及びＭＯＳトランジスタＴ７，Ｔ８を削除した構成となっている。その他の構成は、第１１の実施形態（図５５）と同一である。
【０１６８】
（１）  光電流を自然対数的に変換して出力する場合。
このとき、第１１の実施形態と同様に、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ２の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１６９】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ２をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ１のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ１をＯＮの状態にする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ２のソース及びＭＯＳトランジスタＴ３のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のソース電圧が低くなる。
【０１７０】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ３のゲートに現れると、パルス信号φＶが与えられてＭＯＳトランジスタＴ４をＯＮとして、前記光電流を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ３，Ｔ４を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１７１】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図６２に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が読み出されると、第１１の実施形態（図５６）と同様に、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ２のドレイン・ソース間に負の電荷を蓄積させる。
【０１７２】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ２のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ２のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて出力信号を読み出す。
【０１７３】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ２の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ１をＯＮにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【０１７４】
（２）光電流を線形的に変換して出力する場合。
このとき、第１１の実施形態と同様に、信号φＶPDの電圧は、ＭＯＳトランジスタＴ３の動作点となる電圧である第３電圧とする。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ１は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ２が図５４のリセット用のＭＯＳトランジスタＴ２に、ＭＯＳトランジスタＴ３が図５４の信号増幅用のＭＯＳトランジスタＴ１に相当した構成になる。
【０１７５】
（２−ａ）撮像動作
まず、第１１の実施形態と同様に、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ２をＯＦＦの状態にする。このように、リセット用のＭＯＳトランジスタＴ２をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ３のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ３のゲートに与えられ、ＭＯＳトランジスタＴ３のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ３のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ３のゲート電圧が低くなる。
【０１７６】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ３のゲートに現れると、パルス信号φＶが与えられてＭＯＳトランジスタＴ４をＯＮにする。このとき、前記光電流の積分値を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ３，Ｔ４を介して出力信号線６に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ４をＯＦＦにする。
【０１７７】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図６３に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ４のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ２をＯＮにする。このようにＭＯＳトランジスタＴ２がＯＮになると、ＭＯＳトランジスタＴ３のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ３のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ２をＯＦＦにする。
【０１７８】
次に、ＭＯＳトランジスタＴ４のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ３のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図５３に示している。この補正方法は、ラインメモリなどのメモリを画素内に設けることによっても実現できる。
【０１７９】
以上説明した実施形態において、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、ＭＯＳトランジスタＴ４に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【０１８０】
以上説明した第１〜第１１及び第１３の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ８を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ８を全てＰチャネルのＭＯＳトランジスタで構成してもよい。又、第１２の実施形態において、画素内のＮチャネルのＭＯＳトランジスタをＰチャネルのＭＯＳトランジスタに、ＰチャネルのＭＯＳトランジスタをＮチャネルのＭＯＳトランジスタに変えて構成しても構わない。
【０１８１】
図３３〜図３６及び図３９〜図４４には、上記第１〜第１０の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第１４〜第２３の実施形態を示している。又、図６４〜図６６には、上記第１１〜第１３の実施形態の画素のＭＯＳトランジスタを逆極性のＭＯＳトランジスタで構成した例である第２４〜第２６の実施形態を示している。又、図４５〜図４８は、第２０〜第２３の実施形態において、第１ＭＯＳトランジスタＴ１をディプレッション型のＰチャネルのＭＯＳトランジスタとしたものである。更に、図４９〜図５２は、第２０〜第２３の実施形態において、第１ＭＯＳトランジスタＴ１をＮチャネルのＭＯＳトランジスタとしたものである。そのため図３２〜図５２及び図６４〜図６６では接続の極性や印加電圧の極性が逆になっている。例えば、図３３（第１４の実施形態）において、フォトダイオードＰＤはアノードに直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインに接続され、また、ＭＯＳトランジスタＴ１のソースが第２ＭＯＳトランジスタＴ２のドレイン及び第３ＭＯＳトランジスタＴ３のゲートに接続されている。ＭＯＳトランジスタＴ２のソースには信号φＶPSが与えられる。
【０１８２】
ところで、図３３のような画素が対数変換を行うとき、直流電圧ＶPSと直流電圧ＶPDは、ＶPS＞ＶPD  となっており、図２（第１の実施形態）と逆である。また、キャパシタＣ１の出力電圧は初期値が高い電圧で、積分によって降下する。また、第１ＭＯＳトランジスタＴ１や第４ＭＯＳトランジスタＴ４や第５ＭＯＳトランジスタＴ５や第６ＭＯＳトランジスタＴ６をＯＮさせるときには、低い電圧をゲートに印加する。更に、図３４〜図３６、図３９〜図５２の実施形態（第１５〜第２４の実施形態）において、第８ＭＯＳトランジスタＴ８ときには、低い電圧をゲートに印加する。又、図４９〜図５２に示す構成の画素において、ＮチャネルのＭＯＳトランジスタとなる第１ＭＯＳトランジスタＴ１をＯＮさせるときには、高い電圧をゲートに印加する。更に、図６５の実施形態（第２５の実施形態）において、第４ＭＯＳトランジスタＴ４をＯＮさせるときには低い電圧をゲートに印加し、そして、第８ＭＯＳトランジスタＴ８をＯＮさせるときには高い電圧をゲートに印加する。以上の通り、逆極性のＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図３３〜図３６、図３９〜図５２、及び図６４〜図６６については図面で示すのみで、その構成や動作についての説明は省略する。
【０１８３】
第１４〜第１７の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図３２に示し、第１８〜第２６の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図３７に示している。図３２及び図３７については、図１及び図１２と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。以下、図３７の構成について簡単に説明する。列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。
【０１８４】
一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴａと共に図３８（ａ）に示すような増幅回路を構成している。尚、ＭＯＳトランジスタＴａは、第１８、第１９、第２４及び第２５の実施形態では第７ＭＯＳトランジスタＴ７に相当し、又、第２０〜第２３及び第２６の実施形態では第３ＭＯＳトランジスタＴ３に相当する。
【０１８５】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴａの負荷抵抗又は定電流源となっている。従って、このＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。ＭＯＳトランジスタＱ１のドレインはＭＯＳトランジスタＴａに接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。第１８〜第２６の実施形態のように、画素内に設けられた第４ＭＯＳトランジスタＴ４を考慮すると、図３８（ａ）の回路は図３８（ｂ）のように表わされる。
【０１８６】
＜画像データの補正方法＞
上述した第１〜第２６の実施形態のような回路構成の画素が設けられた固体撮像装置がデジタルカメラなどの画像入力装置に使用されたときの実施例を、図面を参照して説明する。
【０１８７】
図５３に示す画像入力装置は、対物レンズ５１と、該対物レンズ５１を通して入射される光の光量に応じて電気信号を出力する固体撮像装置５２と、撮像時の固体撮像装置５２の電気信号（以下、「画像データ」と呼ぶ。）が入力されて一時記憶されるメモリ５３と、リセット時の固体撮像装置５２の電気信号（以下、「補正データ」と呼ぶ。）が入力されて一時記憶されるためのメモリ５４と、メモリ５３から送出される画像データからメモリ５４から記憶される補正データを補正演算する補正演算回路５５と、補正演算回路５５で補正データにより補正の施された画像データを演算処理して外部に出力する処理部５６とを有する。尚、固体撮像装置５２は、第１〜第２６の実施形態のような回路構成の画素が設けられた固体撮像装置である。
【０１８８】
このような構成の画像入力装置は、まず、撮像動作を行って、固体撮像装置５２から各画素毎に画像データがメモリ５３に出力される。そして、各画素が撮像動作を終えて、リセット動作を行ったときに、上記で説明したように、各画素の感度のバラツキを調べて、補正データをメモリ５４に出力する。そして、メモリ５３内の各画素の画像データとメモリ５４内の各画素の補正データを、補正演算回路５５にこの画像データを各画素毎に送出する。
【０１８９】
補正演算回路５５では、メモリ５３から送出された画像データからこの画像データを出力した同一画素のメモリ５４から送出された補正データが各画素毎に補正演算される。この補正データが補正演算された画像データが処理部５６に送出されて、演算処理された後、外部に出力される。又、このような画像入力装置において、メモリ５３，５４は、それぞれ、固体撮像装置５２からライン毎に送出されるデータが記録されるラインメモリなどが用いられる。従って、メモリ５３，５４を固体撮像装置内に組み込むことも容易である。
【０１９０】
尚、他の実施形態においては、リセットを行うことによって、ほぼ各画素の感度のバラツキがキャンセルされるが、これをより正確に行うために図５３で説明したようなメモリや補正演算回路などを含む補正回路を設けるようにしても構わない。
【０１９１】
【発明の効果】
以上説明したように、本発明の請求項１、請求項２、請求項８、請求項９、請求項１６、請求項１７に記載の固体撮像装置によれば、感光素子とこれに第１電極が電気的に接続される第１のトランジスタとの間にスイッチ手段を設け、このスイッチ手段をＯＦＦするとともに前記第１のトランジスタに、撮像時よりも大きい電流が流れ得るようにしてリセットを行うようにした。従って、感光素子に入射する光がリセット動作に影響を与えることが防止され、リセット動作が正確に行えるようになる。又、リセットによって各画素が同じ初期状態となり、各画素の感度バラツキを抑制することができる。
【０１９２】
又、請求項３、請求項１０、請求項１４、請求項１５、請求項２５に記載するように、光電変換素子と第１トランジスタとの間及び第１トランジスタの制御電極と第１電極との間に設けられた２つのスイッチ、或いは、フォトダイオードと第２ＭＯＳトランジスタとの間及び第２ＭＯＳトランジスタのゲート電極と第１電極との間に設けられた２つのＭＯＳトランジスタをＯＦＦするとともに、第１のトランジスタの制御電極と第２電極、或いは、第２ＭＯＳトランジスタのゲート電極と第２電極に与える電圧を変化させることによって各画素の感度バラツキを検出することにより、正確に各画素の感度バラツキの検出を行うことができる。更に、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】本発明の第１の実施形態の１画素の構成を示す回路図。
【図３】第１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図４】図２の画素の構成及びポテンシャルの関係を表した図。
【図５】本発明の第２の実施形態の１画素の構成を示す回路図。
【図６】本発明の第３の実施形態の１画素の構成を示す回路図。
【図７】第３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図８】図６の画素の構成及びポテンシャルの関係を表した図。
【図９】本発明の第４の実施形態の１画素の構成を示す回路図。
【図１０】第４の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図１１】図９の画素の構成及びポテンシャルの関係を表した図。
【図１２】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１３】図１２の一部の回路図。
【図１４】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１５】第５の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図１６】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１７】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１８】第７の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図１９】本発明の第８の実施形態の１画素の構成を示す回路図。
【図２０】本発明の第９の実施形態の１画素の構成を示す回路図。
【図２１】第９の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図２２】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図２３】第１０の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図２４】本発明の第７の実施形態の１画素の構成の１例を示す回路図。
【図２５】本発明の第８の実施形態の１画素の構成の１例を示す回路図。
【図２６】本発明の第９の実施形態の１画素の構成の１例を示す回路図。
【図２７】本発明の第１０の実施形態の１画素の構成の１例を示す回路図。
【図２８】本発明の第７の実施形態の１画素の構成の１例を示す回路図。
【図２９】本発明の第８の実施形態の１画素の構成の１例を示す回路図。
【図３０】本発明の第９の実施形態の１画素の構成の１例を示す回路図。
【図３１】本発明の第１０の実施形態の１画素の構成の１例を示す回路図。
【図３２】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図３３】本発明の第１４の実施形態の１画素の構成を示す回路図。
【図３４】本発明の第１５の実施形態の１画素の構成を示す回路図。
【図３５】本発明の第１６の実施形態の１画素の構成を示す回路図。
【図３６】本発明の第１７の実施形態の１画素の構成を示す回路図。
【図３７】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図３８】図３７の一部の回路図。
【図３９】本発明の第１８の実施形態の１画素の構成を示す回路図。
【図４０】本発明の第１９の実施形態の１画素の構成を示す回路図。
【図４１】本発明の第２０の実施形態の１画素の構成を示す回路図。
【図４２】本発明の第２１の実施形態の１画素の構成を示す回路図。
【図４３】本発明の第２２の実施形態の１画素の構成を示す回路図。
【図４４】本発明の第２３の実施形態の１画素の構成を示す回路図。
【図４５】本発明の第２０の実施形態の１画素の構成の１例を示す回路図。
【図４６】本発明の第２１の実施形態の１画素の構成の１例を示す回路図。
【図４７】本発明の第２２の実施形態の１画素の構成の１例を示す回路図。
【図４８】本発明の第２３の実施形態の１画素の構成の１例を示す回路図。
【図４９】本発明の第２０の実施形態の１画素の構成の１例を示す回路図。
【図５０】本発明の第２１の実施形態の１画素の構成の１例を示す回路図。
【図５１】本発明の第２２の実施形態の１画素の構成の１例を示す回路図。
【図５２】本発明の第２３の実施形態の１画素の構成の１例を示す回路図。
【図５３】各実施形態の画素を用いた個体撮像装置を備えた画像入力装置の内部構造を示すブロック図。
【図５４】従来例の１画素の構成を示す回路図。
【図５５】本発明の第１１の実施形態の１画素の構成を示す回路図。
【図５６】第１１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図５７】第１１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図５８】本発明の第１２の実施形態の１画素の構成を示す回路図。
【図５９】第１２の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図６０】第１２の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図６１】本発明の第１３の実施形態の１画素の構成を示す回路図。
【図６２】第１３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図６３】第１３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図６４】本発明の第２４の実施形態の１画素の構成の１例を示す回路図。
【図６５】本発明の第２５の実施形態の１画素の構成の１例を示す回路図。
【図６６】本発明の第２６の実施形態の１画素の構成の１例を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ    画素
２    垂直走査回路
３    水平走査回路
４−１〜４−ｎ    行選択線
６−１〜６−ｍ    出力信号線
７    直流電圧線
８    ライン
９    信号線
１０    Ｐ型半導体基板
１１，１２    Ｎ型拡散層
１３    酸化膜
１４    ポリシリコン
５１    対物レンズ
５２    固体撮像装置
５３，５４    メモリ
５５    補正演算回路
５６    処理部
ＰＤ    フォトダイオード
Ｔ１〜Ｔ８    第１〜第８ＭＯＳトランジスタ
Ｃ１，Ｃ２    キャパシタ
【図１】
0004300654.tif 000002
【図２】
0004300654.tif 000003
【図３】
0004300654.tif 000004
【図４】
0004300654.tif 000005
【図５】
0004300654.tif 000006
【図６】
0004300654.tif 000007
【図７】
0004300654.tif 000008
【図８】
0004300654.tif 000009
【図９】
0004300654.tif 000010
【図１０】
0004300654.tif 000011
【図１１】
0004300654.tif 000012
【図１２】
0004300654.tif 000013
【図１３】
0004300654.tif 000014
【図１４】
0004300654.tif 000015
【図１５】
0004300654.tif 000016
【図１６】
0004300654.tif 000017
【図１７】
0004300654.tif 000018
【図１８】
0004300654.tif 000019
【図１９】
0004300654.tif 000020
【図２０】
0004300654.tif 000021
【図２１】
0004300654.tif 000022
【図２２】
0004300654.tif 000023
【図２３】
0004300654.tif 000024
【図２４】
0004300654.tif 000025
【図２５】
0004300654.tif 000026
【図２６】
0004300654.tif 000027
【図２７】
0004300654.tif 000028
【図２８】
0004300654.tif 000029
【図２９】
0004300654.tif 000030
【図３０】
0004300654.tif 000031
【図３１】
0004300654.tif 000032
【図３２】
0004300654.tif 000033
【図３３】
0004300654.tif 000034
【図３４】
0004300654.tif 000035
【図３５】
0004300654.tif 000036
【図３６】
0004300654.tif 000037
【図３７】
0004300654.tif 000038
【図３８】
0004300654.tif 000039
【図３９】
0004300654.tif 000040
【図４０】
0004300654.tif 000041
【図４１】
0004300654.tif 000042
【図４２】
0004300654.tif 000043
【図４３】
0004300654.tif 000044
【図４４】
0004300654.tif 000045
【図４５】
0004300654.tif 000046
【図４６】
0004300654.tif 000047
【図４７】
0004300654.tif 000048
【図４８】
0004300654.tif 000049
【図４９】
0004300654.tif 000050
【図５０】
0004300654.tif 000051
【図５１】
0004300654.tif 000052
【図５２】
0004300654.tif 000053
【図５３】
0004300654.tif 000054
【図５４】
0004300654.tif 000055
【図５５】
0004300654.tif 000056
【図５６】
0004300654.tif 000057
【図５７】
0004300654.tif 000058
【図５８】
0004300654.tif 000059
【図５９】
0004300654.tif 000060
【図６０】
0004300654.tif 000061
【図６１】
0004300654.tif 000062
【図６２】
0004300654.tif 000063
【図６３】
0004300654.tif 000064
【図６４】
0004300654.tif 000065
【図６５】
0004300654.tif 000066
【図６６】
0004300654.tif 000067