(57)【特許請求の範囲】
【請求項１】
バイフェーズ変調が施された入力データからリファレンスクロックを生成するリファレンスクロック生成回路であって、
バイフェーズ変調された入力データについて同期検出を行い、ビット境界を検出する同期検出回路と、
前記ビット境界の前後の入力データの値に基づいて、補正用擬似データを生成し、出力する補正用擬似データ生成回路と、
前記入力データと前記補正用擬似データのうち、いずれか一方を選択して出力するマルチプレクサと、を備え、
前記補正用擬似データ生成回路は、前記マルチプレクサを制御する制御信号を生成し、前記制御信号により、ビット境界において、前記入力データに代わって、前記補正用擬似データを出力することを特徴とするリファレンスクロック生成回路。
【請求項２】
請求項１に記載の回路において、
前記制御信号によって、バイフェーズ変調規則に違反する違反しないに関わらず、前記マルチプレクサは、前記入力データと前記補正用擬似データを、順次、ビット境界毎に切り換えることを特徴とするリファレンスクロック生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイフェーズマーク（バイフェーズという）変調が施された入力データからリファレンスクロックを生成するリファレンスクロック生成回路に関する。
【０００２】
【従来の技術】
ディジタルオーディオデータでは、「０」、「１」の値を示すためにバイフェーズマーク変調が利用されている。
【０００３】
バイフェーズ変調とは、各ビットを２つのシンボルにて表現し、ビット「０」は（００）または（１１）、ビット「１」は（０１）または（１０）のシンボルの組み合わせで表す。そして、１ビットを表す２つのシンボルのうちの先行するシンボルは、直前のビットの後シンボルと異なるという規則になっている。従って、各ビットが、２通りの表し方のどちらを選択するかは、直前のビットの後シンボルが０なのか１なのかによって決まる。
【０００４】
図５はバイフェーズ変調の一例を示している。このように、上段のような１ビットずつの「１」、「０」の信号が、下段のような２シンボルで１ビットを表すデータに変換される。
【０００５】
このようなバイフェーズ変調を利用することにより、０、１が同等に存在するようになるため、伝送ラインのＤＣ成分を小さくできる。また、各ビット毎に立ち上がり、立ち下がりが必ず存在するようになるため、データからのクロック再生が容易になる。さらに、データがその極性とは無関係になるために、信号が反転されてもデータを維持することができる。
【０００６】
ここで、ディジタルオーディオインタフェースでは、バイフェーズ変調データからリファレンスクロックを生成し、これをＰＬＬ（Phase Locked Loop）へリファレンスクロックとして供給している。
【０００７】
図６にバイフェーズ変調データからＰＬＬリファレンスクロックが生成される手順を示す。まず、バイフェーズ変調データの１ビットのデータについて前半および後半のシンボルの値を検出する。そして、ビット「０」を表す（１１）のパターンを検出したら、それ以降は入力データの反転信号を後段に伝達する。再び（１１）（反転しているので原データは（００））のパターンが来たら再びこれまでの入力データの反転（実際には入力データのまま）を後段に伝達する。このように、（１１）の場合の後シンボルの中間において、反転することにより、後段に伝達される信号波形のビット間に必ず立ち上がりエッジが来るようになる。そこで、この信号をＰＬＬのリファレンスクロックとして用い、立ち上がりエッジをトリガとして  ＰＬＬにてクロックを再生する。
【０００８】
図７は、このようなリファレンスクロックを作成するための回路の一例を示す図である。入力データは、データ反転制御回路１に供給される。このデータ反転制御回路１は、入力データの（１１）を検出した場合に、出力の１、０を反転する。このデータ反転制御回路１の出力は、入力データとともにエクスクルーシブオア回路２に入力される。このため、入力データは、データ反転制御回路１の出力が０の時はそのまま出力され、１の時は反転される。従って、データ反転制御回路１が（１１）を検出するたびにその時点以降入力データが反転されてエクスクルーシブオア回路２から出力される。
【０００９】
このようにして、従来の回路において、バイフェーズ変調された入力データからリファレンスクロックが再生される。
【００１０】
【発明が解決しようとする課題】
しかし、伝送路においてノイズが乗るなどしてデータがダメージを受けた場合、入力データに誤りが含まれる。これは、パリティーエラーとして認識され、論理回路の仕様において許容される範囲内であれば、訂正することができる。
【００１１】
一方、入力データに誤りがあると、バイフェーズ変調の規則が崩れてしまうため、入力データから忠実に生成されるリファレンスクロックはその影響をまともに受けてしまう。
【００１２】
すなわち、図８に示すように、ダメージにより、入力データの本来０とならなければならない部分が１になった場合、本来反転後に（１１）となるビットが（０１）となってしまい、反転が行われないため、反転信号の本来立ち上がりになるはずの箇所が立ち下がりに変わってしまうことがある。それによって、次の（１１）がくるまでリファレンスクロックの位相がずれたままになる。
【００１３】
このため、リファレンスクロックに大きな位相ずれが生じ、ＰＬＬが即座にアンロックしてしまう可能性がある。この場合、論理回路の仕様としては、周期的に存在するはずの同期プリアンブルが検出できず、これを不正な入力データと見なし、実際にはデータの再生が行えなくなってしまう。
【００１４】
本発明は、上記課題に鑑みなされたものであり、バイフェーズ変調された入力データからリファレンスクロックを安定して生成できるリファレンスクロック生成回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、バイフェーズマーク変調が施された入力データからリファレンスクロックを生成するリファレンスクロック生成回路であって、バイフェーズ変調された入力データについて同期検出を行い、ビット境界を検出する同期検出回路と、この同期検出回路で検出したビット境界の前後の入力データの値に基づいて、入力データをバイフェーズ規則に違反する場合に補正する補正回路と、を有し、補正回路によって補正されたデータに基づいて、リファレンスクロックを生成することを特徴とする。
【００１６】
このように、伝送路にてダメージを受けるなどして生じたバイフェーズ変調規則から外れたデータを含む入力がされた場合、該当個所を補正し、バイフェーズ変調規則に従ったデータに置き換える。これによって、入力データから生成されるリファレンスクロックの乱れを抑えることができる。
【００１７】
また、前記補正回路は、ビット境界の前後の入力データの値に異なっていなかった場合に、その時の入力データを反転に相当する値で入力データを訂正することが好適である。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１９】
図１は本発明の回路ブロック図である。まず、入力データは同期検出回路１０に入力される。この同期検出回路１０は、入力データを所定量バッファして、バッファされた入力データのパターンをチェックする。そして、入力データ中の同期プリアンブルを検出し、同期プリアンブル検出フラグを出力する。この同期プリアンブル検出フラグは、１サブフレームに１回だけ（同期プリアンブルを検出する毎に）出力され、これに基づいて、ビット境界が特定される。
【００２０】
同期検出回路１０の出力信号は、補正用疑似データ生成回路１２に供給される。補正用疑似データ生成回路１２には、入力データも供給されており、補正用疑似データ生成回路１２は、入力データのビット境界の前後のシンボルを調べる。この結果において、両シンボルの状態が異なっていたら正常データである。一方、この両シンボルの状態が同じであればバイフェーズデータ変調規則に違反したデータであり、疑似データに置き換えが必要である。
【００２１】
そこで、補正用疑似データ生成回路１２は、直前のシンボルに対し反転するデータを発生し、出力する。
【００２２】
この補正用疑似データ生成回路１２の出力である疑似データは、マルチプレクサ回路１４に供給される。このマルチプレクサ回路１４には、入力データも入力されており、補正用疑似データ生成回路１２からの疑似データまたは入力データのいずれかを選択して出力する。また、このマルチプレクサ回路１４における選択切替は、前シンボルの際には疑似データを、後シンボルの際には入力データを選択するように制御される。従って、ビット境界において、前のビットの後シンボルに対し反転する疑似データをそのビットの前シンボルに期間に発生させたことになり、マルチプレクサ回路１４の出力においては、バイフェーズ変調の規則を守った信号が得られる。
【００２３】
ここで、この疑似データへの置き換えによって得られたデータは必ずしもダメージを受けていない正しい状態の入力データと同一とは限らない。しかし、リファレンスクロックの再生において、データの内容が正しい必要はなく、このような疑似データへの置き換えによってリファレンスクロック再生のためのデータが得られる。
【００２４】
そして、この疑似データにより補正されたデータは、データ反転制御回路１６に供給される。このデータ反転制御回路は、上述の図７のものと同様であり、０を示すデータである（１１）が来るたびにその後シンボルの１の中間（１／２サイクルの時点）で出力信号を反転するために出力を反転する。このデータ反転制御回路１６の出力は、エクスクルーシブオア回路１８に供給される。このエクスクルーシブオア回路１８には、マルチプレクサ回路１４の出力である補正された入力データが入力されており、これによって（１１）のビットがくる度に、その後シンボルの１／２の時点からデータが反転され、これがエクスクルーシブオア回路１８から出力される。
【００２５】
従って、再び“０”を表すシンボルの組み合わせの後シンボルを検出した時に、１／２サイクル後に信号反転ステータスが変化し、エクスクルーシブオア回路１８は、その度に補正済みデータを反転して伝達する。
【００２６】
以上により、生成された信号は、ビット境界に必ず立ち上がりエッジが来る一定周波数のクロック波形となっている。このクロックをＰＬＬへのリファレンスクロックとして用いる。
【００２７】
図２は、補正用疑似データ生成回路１２の構成を示した図である。入力データは、フリップフロップ２２のデータ入力端に入力され、このフリップフロップ２２のクロック入力端には、１シンボルに対応する期間を１周期とするクロックであるＦＳ１２８が入力されている。このＦＳ１２８は、入力データのビット境界より若干遅れたタイミングで立ち上がるクロックになっている。そこで、このフリップフロップ２２には、入力データの各シンボルの状態が取り込まれる。このフリップフロップ２２のＱ出力は、フリップフロップ２６のデータ入力端に入力されている。このフリップフロップ２６のクロック入力端にも、ＦＳ１２８が入力されており、このフリップフロップ２６にはフリップフロップ２２に取り込まれた１シンボル前の入力データが取り込まれ、従って１シンボル前の入力データが常に保持される。そして、このフリップフロップ２６の反転出力であるＱＢがマルチプレクサ回路１４に入力される。このマルチプレクサ回路１４には、入力データがそのまま入力されており、マルチプレクサ回路１４の選択切替により、その出力には入力データそのまま、または１シンボル前の入力データの反転が得られる。
【００２８】
一方、同期検出回路１０の出力である同期プリアンブル検出フラグは、ノア回路２８に入力される。同期プリアンブル検出フラグは、同期プリアンブルを検出したタイミングで一度だけ１を立てる信号であり、これは同時にビット境界も示している。ノア回路２８の出力は、クロック入力端にＦＳ１２８が入力されるフリップフロップ３０のデータ入力端に入力される。そして、このフリップフロップ３０のＱ出力ががノア回路２８のもう一方の入力端に入力されている。
【００２９】
従って、ノア回路２８は、１フレームに１回の同期プリアンブル検出フラグが１のタイミングで、出力が強制的に０になる。そして、ＦＳ１２８の立ち上がりで、ノア回路２８の出力の０がフリップフロップ３０に取り込まれる。その後は、同期プリアンブル検出フラグは０であるためノア回路２８は、フリップフロップ３０にＱ出力の反転を出力する。そこで、フリップフロップ３０の出力には、同期プリアンブル検出のタイミングで、０となり、その後ＦＳ１２８の立ち上がり毎に１，０が反転する信号が得られる。そして、このフリップフロップ３０の出力がインバータ３２を介して、マルチプレクサ回路１４に供給され、マルチプレクサ回路１４は、インバータ３２からの信号によって、入力信号を選択切り替えする。
【００３０】
ここで、インバータ３２からの信号は、ＦＳ１２８の２倍の周期の信号（１ビットの期間を１周期とする信号）である。そして、同期検出フラグの立ち上がりのタイミングによって極性が決定されており、現在の入力がビットの前シンボルなのか後シンボルなのかを１，０で示す信号になっている。
【００３１】
マルチプレクサ回路１４は、インバータ３２からの信号により、１ビットうちの前シンボルの期間はフリップフロップ２６からの補正用疑似データを選択し、後シンボルの期間は入力データを選択して出力する。
【００３２】
この動作について、図３に基づいて説明する。入力データが、ＦＳ１２８の１周期を１シンボルの期間として入力されてくる。ＦＳ１２８の立ち上がりは、入力データエッジのタイミングに対し、若干遅れる。なお、図においては、遅れを強調して示してある。
【００３３】
フリップフロップ２２には、ＦＳ１２８のタイミングでエッジが形成された信号が得られ、フリップフロップ２６には、１シンボル分前の反転の信号が得られる。
【００３４】
一方、フリップフロップ３０には、ビット境界にからＦＳ１２８の１周期分０となる制御信号が得られ、これが反転されてマルチプレクサ回路１４に供給される。そして、マルチプレクサ回路１４は、制御信号が１の時にフリップフロップ２６からの補正用疑似データを選択し、０の時に入力データを選択出力する。従って、マルチプレクサ回路１４から出力される補正データは、入力データの前シンボルが補正用疑似データに置き換えられた信号になる。そして、この補正用疑似データは、直前のビットの後シンボルの反転で形成されており、マルチプレクサ回路１４から出力される補正データにおいては、ビット境界において必ず反転するバイフェーズ変調の規則を守った信号になる。
【００３５】
図３において、点線で示す部分の入力データの１がダメージにより０となった場合においても補正データにおいては、補正疑似データにより１が復活されることになる。
【００３６】
図４に、第７図の例に対応した本実施形態の回路における各信号の波形を示す。入力データＤＡＴＡＩＮは、バイフェーズ変調された信号である。この例では、「１（１０），０（１１），０（００），１（１０），１（１０）」というデータであったものが、３番目の「０（００）」がダメージを受け、（１０）になってしまっている。これをそのままにしてデータ反転制御を行うと、ダメージに起因した立ち上がりが生じ、位相ずれが生じる。
【００３７】
本実施形態によれば、ダメージを受けたことによるデータの誤りを補正用疑似データへの置き換えによって、解消できるため、リファレンスクロックにおける位相ずれは非常に小さなものにすることができる。
【００３８】
ここで、上述のようなリファレンスクロックを発生する回路において、内部の微小な遅延時間の差により、非常に短いパルスが形成される可能性がある。しかし、このような非常に短いパルスは、ＰＬＬ回路において、立ち上がりとして認識されない場合が多く通常は無視できる。また、若干の遅延信号を作成しこれを加算することによって、この非常に短いパルスを除去してもよい。
【００３９】
このようにして、本実施形態の回路によれば、入力データがダメージを受けた際にリファレンスクロックの生成に悪影響が及ぼされないように補正する。従って、常に正しいリファレンスクロックを生成することができる。ここで、生成されるリファレンスクロックの立ち上がりエッジは、入力データのものと補正に用いたクロックのものとが混在する。しかし、その影響はダメージによる位相ずれに比べ非常に小さく、ファレンスクロックへの影響ははるかに小さくなり、ダメージを受けたデータがＰＬＬに致命的な影響を及ぼすことを実質的になくすことができる。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、伝送路にてダメージを受けるなどして生じたバイフェーズ変調規則から外れたデータを含む入力がされた場合、該当個所を補正し、バイフェーズ変調規則に従ったデータに置き換える。そこで、入力データから生成されるリファレンスクロックの乱れを抑えることができる。
【図面の簡単な説明】
【図１】  本発明に係るリファレンスクロック生成回路の構成を示すブロック図である。
【図２】  補正用疑似データ生成回路の構成を示す図である。
【図３】  補正用疑似データ生成回路における各部の信号波形を示す図である。
【図４】  ダメージを受けた場合の補正方法（方針）と効果を示す図である。
【図５】  バイフェーズ変調した信号の一例を示す図である。
【図６】  正常なバイフェーズ変調信号からリファレンスクロックを生成する手順の一例を示す図である。
【図７】  従来のリファレンスクロック生成回路の構成を示すブロック図である。
【図８】  ダメージを受けた場合、リファレンスクロックへの影響を示す図である。
【符号の説明】
１０  同期検出回路、１２  補正用疑似データ生成回路、１４  マルチプレクサ回路、１６  データ反転制御回路、１８  エクスクルーシブオア回路。
【図１】
0004358966.tif 000002
【図２】
0004358966.tif 000003
【図３】
0004358966.tif 000004
【図４】
0004358966.tif 000005
【図５】
0004358966.tif 000006
【図６】
0004358966.tif 000007
【図７】
0004358966.tif 000008
【図８】
0004358966.tif 000009