(57)【特許請求の範囲】
【請求項１】
第１導電型半導体層と、
前記半導体層内部に第２導電型不純物が互いに異なるエネルギでイオン注入されて、前記半導体層の表面近傍に第１層およびそれより深い部分に第１層より広い面積で第２層が積層形成されてなる第１拡散層と、
前記第１層内に形成された第１導電型の第２拡散層と、
前記第１層の片側縁部に片側の縁が整列されて前記半導体層上に形成されたゲート電極と、
前記ゲート電極の他側の縁に整列されて前記第２層と垂直方向に所定間隔をおいて前記半導体層の表面内に形成された第２導電型の第３拡散層と、
前記第３拡散層と前記第２層との間に形成された第１導電型の第４拡散層とを備えてなり、
前記半導体層、前記第１拡散層および前記第２拡散層は、各層の位置および添加不純物濃度の設定により前記第１拡散層で完全空乏状態が生じてトランジスタ型のフォトダイオードを形成しており、前記第３拡散層は、その位置および添加不純物濃度の設定によりフローティングセンシングノードを形成しており、
前記第２層は、前記ゲート電極の他側の縁に整列されて形成された前記第３拡散層の下部まで拡張されており、
前記第３拡散層と前記第４拡散層は、幅が同じである
ことを特徴とするイメージセンサ。
【請求項２】
第１導電型半導体層の内部に第２導電型第１拡散層を形成するステップと、
前記半導体層上にゲート電極を形成するステップと、
前記第１拡散層の上部と前記半導体層の表面との間に前記ゲート電極の片側の縁に整列されて第２導電型の第２拡散層を形成するステップと、
前記ゲート電極の両側壁に接するスペーサを形成するステップと、
前記第２拡散層内に前記スペーサの幅だけ離隔されて前記ゲート電極の片側の縁に整列されて第１導電型の第３拡散層を形成するステップと、
前記ゲート電極の他側の縁に整列されて前記第１拡散層と垂直方向に所定間隔をおいて前記半導体層の表面内に形成された第２導電型の第４拡散層を形成するステップと、
前記第４拡散層の下部と前記第１拡散層の上部との間に第１導電型の第５拡散層を形成するステップと
を含んでなり、
前記半導体層、前記第１拡散層、前記第２拡散層および前記第３拡散層は、各層の位置および添加不純物濃度の設定によりトランジスタ型のフォトダイオードを形成し、前記第４拡散層は、その位置および添加不純物濃度の設定によりフローティングセンシングノードを形成し、
前記第１拡散層は、前記ゲート電極の他側の縁に整列されて形成された前記第４拡散層の下部まで拡張され、
前記第４拡散層と前記第５拡散層は、同じマスクを利用してイオン注入されて形成される
ことを特徴とするイメージセンサの製造方法。
【請求項３】
請求項２に記載のイメージセンサの製造方法において、
前記第１拡散層を形成するためのイオン注入エネルギーは、前記第２拡散層を形成するためのイオン注入エネルギーより大きく、前記第３拡散層を形成するためのイオン注入エネルギーは、前記第２拡散層を形成するためのイオン注入エネルギーより小さい
ことを特徴とする方法。
【請求項４】
請求項２に記載のイメージセンサの製造方法において、
前記第４拡散層を形成するためのイオン注入エネルギーは、前記第５拡散層を形成するためのイオン注入エネルギーより小さい
ことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、ＣＭＯＳ型イメージセンサの構造および製造方法に関する。
【０００２】
【従来の技術】
一般に、ＣＣＤまたはＣＭＯＳ型イメージセンサにおいて、フォトダイオード（ＰＤ）は、各波長に応じて入射される光を電気的信号に変換するデバイス領域であって、理想的な場合は、全波長帯で量子効率(Quantum Efficiency)が１である場合であり、すなわち、入射された光を全部収束変換する場合であるので、これを達成するための努力が進行中である。
【０００３】
図１１は、一般的なＣＭＯＳ型イメージセンサの単位画素（ＵＰ：Unit Pixel）セルの等価回路図であって、１個のフォトダイオードＰＤと４個のＮＭＯＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘとで構成され、４個のＮＭＯＳトランジスタは、トランスファトランジスタＴｘ、リセットトランジスタＲｘ、ドライブトランジスタＤｘおよびセレクトトランジスタＳｘである。単位画素の外には、出力信号(Output Signal)を読み出すことができるように、ロードトランジスタＶｂが形成されている。
【０００４】
図１２は、図１１に示すＣＭＯＳ型イメージセンサの単位画素のレイアウト図であり、図１３は、従来のＣＭＯＳ型イメージセンサにおいて、図１２のＡ−Ａ’線に沿った断面図である。図１２および図１３を参照しながら、従来のＣＭＯＳ型イメージセンサの構造を説明すれば、ｐ++ 基板上にｐ- エピタキシャル層が成長され、ｐ- エピタキシャル層の所定部分にフィールド絶縁膜ＦＯＸが形成され、ｐ- エピタキシャル層の別の所定部分にｐウェルが形成され、ｐウェル内にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲートが形成され、ｐウェルが形成されていないｐエピタキシャル層にトランスファトランジスタＴｘおよびリセットトランジスタＲｘの各ゲートが形成され、トランスファトランジスタＴｘのゲートの片側面（図では、左側）とフィールド絶縁膜ＦＯＸとの間にフォトダイオードＰＤが形成されている。
【０００５】
図１４は、図１２のＢ−Ｂ’線に沿った従来のＣＭＯＳ型イメージセンサのフォトダイオードとトランスファーゲートの部分の詳細断面図である。図１４を参照すれば、ｐｎｐトランジスタ型のフォトダイオードは、ｐ++ 基板１１にエピタキシャル成長されたｐ- エピタキシャル層１２が形成され、このｐ- エピタキシャル層１２の内部に深いｎ- 拡散層１３が形成され、その深いｎ- 拡散層１３上部でｐ- エピタキシャル層１２の表面下部に、浅いｐo 拡散層１４が形成されている。そして、フォトダイオードＰＤのエッジに整列されてｐ- エピタキシャル層１２上にトランスファトランジスタＴｘのゲートが形成され、ｐ- エピタキシャル層内にトランスファトランジスタＴｘのソース／ドレイン、すなわち、フローティングセンシングノード１５が形成される。そして、フローティングセンシングノード１５側のフィールド絶縁膜ＦＯＸの下部には、パンチスルーを防止するための高濃度ｐ+ ドーピング層１６が形成される。
【０００６】
上述した従来の技術では、フォトダイオードのｎ- 拡散層１３とｐ領域（ｐo 拡散層１４、ｐ- エピタキシャル層１２）との間に逆バイアスがかかると、ｎ- 拡散層１３とｐ領域の不純物濃度が適切に調節されている場合は、ｎ- 拡散層１３が完全空乏(Fully Depleted)の状態になって、ｎ- 拡散層１３の下部に存在するｐ- エピタキシャル層１２とｎ- 拡散層１３の上部に存在するｐo 拡散層１４に空乏領域が拡張されるが、添加不純物の濃度が相対的に低いｐ- エピタキシャル層１２の方により大きく空乏層の拡張が起きる。ここで、図面中、符号ｈ１は、空乏層の深さを示す。このような、トランジスタ構造の中間の層が完全空乏状態になってフォトダイオードとして作動するデバイスは、通称「ピンドフォトダイオード(pinned photo diode)」と呼ばれる。
【０００７】
このようなフォトダイオードＰＤを有するイメージセンサでは、フォトダイオードＰＤに溜まった電子ｅをフォトダイオードＰＤから取り出して電気的出力信号（電圧または電流）を得ることになるが、最大出力信号は、フォトダイオードＰＤから取り出すことができる電子の数に直接比例するので、出力信号を増加させるためには、光によりフォトダイオードＰＤ内で生成されて溜まる電子の数を増加させるべきである。
【０００８】
上述したように、ピンドフォトダイオードＰＤの空乏層で発生した電子が電気的信号（電圧または電流）に変換されるが、表面から深い所まで幅広く空乏層が形成されるようにするには、表面層（ｐo 拡散層１４）の添加不純物濃度が下部層（ｎ- 拡散層１３およびｐ- エピタキシャル層１２）の添加不純物濃度よりはるかに高くなるようにイオン注入をすることになる。一方、前記のような従来の技術においては、入射光が入射されると、空乏層であるｎ- 拡散層１３内で電子ホール対（ＥＨＰ：Electron-Hole Pair）が発生するが、そのうち、ホールＨは、ｐ++ 基板１１に移動し、蓄積された電子ｅは、トランスファトランジスタＴｘのゲートを介してフローティングセンシングノード（または、フローティングディフュージョン領域ともいう）１５に移動して、画像データ化される。
【０００９】
しかし、上述した従来の技術では、限定された領域のみにフォトダイオードＰＤを形成するので、単位画素の面積に比べてフォトダイオードＰＤの面積があまり狭いため、電子の生成率および貯蔵面積が小さい故に、高い光感度を有し得ない短所がある。すなわち、ｎ- 拡散層１３がフォトダイオード領域のみに形成されるために、フォトダイオードに入射された光Ｌは、画像データ化することができるが、単位画素内のフォトダイオードを外れた他の地域に入射された光Ｌ１やＬ２については、その光を画像データ化できるｎ- 拡散層がないので、その分だけ光感度が低い。
【００１０】
【発明が解決しようとする課題】
そこで、この発明は、上記従来の技術の問題点に鑑みてなされたものであって、単位画素の面積に比べて狭い面積を有するフォトダイオードによる光感度の低下を抑制したイメージセンサおよびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、この発明のイメージセンサは、第１導電型半導体層と、前記半導体層内部に第２導電型不純物が互いに異なるエネルギでイオン注入されて、前記半導体層表面近傍に第１層およびそれより深い部分に第１層より広い面積で第２層が積層形成されてなる第１拡散層と、前記半導体層の表面近傍の前記第１層内に形成された第１導電型の第２拡散層と、前記第１層の片側縁部に片側の縁が整列されて前記半導体層上に形成されたゲート電極と、前記ゲート電極の他側の縁に整列されて前記第２層と垂直方向に所定間隔をおいて前記半導体層の表面内に形成された第２導電型の第３拡散層とを備えてなり、前記第１拡散層の第１層と第２層の添加不純物濃度は同じであり、前記第２拡散層の添加不純物濃度は前記第１拡散層の添加不純物濃度より高く、前記第３拡散層の添加不純物濃度は前記第１拡散層および前記第２拡散層の添加不純物濃度よりさらに高く設定され、前記第１拡散層で完全空乏状態が生じることを特徴とする。ここに、前記半導体層、前記第１拡散層および前記第２拡散層によりトランジスタ型のフォトダイオードが形成され、前記第３拡散層によりフローティングセンシングノードが形成されて、イメージセンサを構成している。
【００１２】
また、上記の目的を達成するために、この発明のイメージセンサは、第１導電型半導体層と、前記半導体層内部に第２導電型不純物が互いに異なるエネルギでイオン注入されて、前記半導体層の表面近傍に第１層およびそれより深い部分に第１層より広い面積で第２層が積層形成されてなる第１拡散層と、前記第１層内に形成された第１導電型の第２拡散層と、前記第１層の片側縁部に片側の縁が整列されて前記半導体層上に形成されたゲート電極と、前記ゲート電極の他側の縁に整列されて前記第２層と垂直方向に所定間隔をおいて前記半導体層の表面内に形成された第２導電型の第３拡散層と、前記第３拡散層と前記第２層との間に形成された第１導電型の第４拡散層とを備えてなり、前記第１拡散層の第１層と第２層の添加不純物濃度は等しく、前記第２拡散層の添加不純物濃度は前記第１拡散層の添加不純物濃度より高く、前記第３拡散層と前記第４拡散層の添加不純物濃度は前記第１拡散層および前記第２拡散層の添加不純物濃度よりさらに高く設定され、前記第１拡散層で完全空乏状態が生じることを特徴とする。ここに、前記半導体層、前記第１拡散層および前記第２拡散層によりトランジスタ型のフォトダイオードが形成され、前記第３拡散層によりフローティングセンシングノードが形成されて、イメージセンサを構成している。
【００１３】
また、上記の目的を達成するために、この発明のイメージセンサの製造方法は、第１導電型半導体層の内部に第２導電型第１拡散層を形成するステップと、前記半導体層上にゲート電極を形成するステップと、前記第１拡散層の上部と前記半導体層の表面との間に前記ゲート電極の片側の縁に整列された第２導電型の第２拡散層を形成するステップと、前記ゲート電極の両側壁に接するスペーサを形成するステップと、前記第２拡散層内に前記スペーサの幅だけ離隔されて前記ゲート電極の片側の縁に整列された第１導電型の第３拡散層を形成するステップと、前記ゲート電極の他側の縁に整列されて前記第１拡散層と垂直方向に所定間隔をおいて前記半導体層の表面内に形成された第２導電型第４拡散層を形成するステップとを含んでなり、前記第１拡散層と第２拡散層の添加不純物濃度は同じであり、前記第３拡散層の添加不純物濃度は前記第１および第２拡散層の添加不純物濃度より高く、前記第４拡散層の添加不純物濃度は前記第３拡散層の添加不純物濃度よりさらに高く形成することを特徴とする。これにより、前記半導体層、前記第１拡散層、前記第２拡散層および前記第３拡散層でトランジスタ型のフォトダイオードを形成し、前記第４拡散層でフローティングセンシングノードを形成する。
【００１４】
また、上記の目的を達成するために、この発明のイメージセンサの製造方法は、第１導電型半導体層の内部に第２導電型第１拡散層を形成するステップと、前記半導体層上にゲート電極を形成するステップと、前記第１拡散層の上部と前記半導体層の表面との間に前記ゲート電極の片側の縁に整列された第２拡散層を形成するステップと、前記ゲート電極の両側壁に接するスペーサを形成するステップと、前記第２拡散層内に前記スペーサの幅だけ離隔されて前記ゲート電極の片側の縁に整列された第１導電型の第３拡散層を形成するステップと、前記ゲート電極の他側の縁に整列されて前記第１拡散層と垂直方向に所定間隔をおいて前記半導体層の表面内に形成された第２導電型の第４拡散層を形成するステップと、前記第４拡散層の下部と前記第１拡散層の上部との間に第１導電型の第５拡散層を形成するステップとを含んでなり、前記第１拡散層と第２拡散層の添加不純物濃度は同じであり、前記第３拡散層の添加不純物濃度は前記第１および第２拡散層の添加不純物濃度より高く、前記第４拡散層と前記第５拡散層は、前記第３拡散層の添加不純物濃度よりさらに高く形成することを特徴とする。これにより、前記半導体層、前記第１拡散層、前記第２拡散層および前記第３拡散層でトランジスタ型のフォトダイオードを形成し、前記第４拡散層でフローティングセンシングノードを形成する。
【００１５】
【発明の実施の形態】
以下、この発明の最も好ましい実施例について、添付の図面を参照しながら説明する。図１は、この発明の第１実施例に係るＣＭＯＳ型イメージセンサの、図１２のＢ−Ｂ’線に相当する部分（フィールド絶縁膜ＦＯＸ、フォトダイオードＰＤおよびトランスファトランジスタＴｘの部分）の断面図である。
【００１６】
図１に示すように、第１実施例に係るフォトダイオードＰＤは、高濃度のｐ型不純物が添加されたｐ++ 基板２１上にエピタキシャル成長された低濃度ｐ- エピタキシャル層２２、ｐ- ピタキシャル層２２内部にｎ型不純物が互いに異なるエネルギを持ってイオン注入されて積層形成され、ｐ- エピタキシャル層２２の表面近傍に形成された第２ｎ- 拡散層部分２３ｂよりｐ- エピタキシャル層２２の深い部分に形成された第１ｎ- 拡散層部分２３ａの方がより面積が広いｎ- 拡散層を備え、ｎ- 拡散層の第２ｎ- 拡散層部分２３ｂの上部とｐ- エピタキシャル層２２の表面との間に形成され、その面積が第２ｎ- 拡散層部分２３ｂより狭いｐo 拡散層２４を備える。
【００１７】
そして、フォトダイオードＰＤを除くｐ- エピタキシャル層２２上の部分にスペーサ２５ａを備えたトランスファトランジスタＴｘのゲート電極２５が形成され、フォトダイオードＰＤと整列したゲート電極２５の側と反対の側（図中、右）において、ゲート電極２５に整列させてｎ+ 不純物が添加されたフローティングセンシングノード２６が形成される。そして、フォトダイオードＰＤ、トランスファトランジスタＴｘおよびフローティングセンシングノード２６は、フィールド絶縁膜ＦＯＸにより隣接の素子と隔離されている。
【００１８】
図１のフォトダイオードＰＤの動作を説明すると、まず、トランスファトランジスタＴｘとリセットトランジスタＲｘ（図示せず）がターンオンされれば、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂに電源電圧ＶＤＤ（図１１を参照）からの電圧が印加されて、空乏領域が生じ始め、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂが完全空乏状態（Ｃ）になれば、空乏層の深さｈ２が深くなり、空乏層の幅ｄ２が広くなる。
【００１９】
それに対し、従来の技術の図１４を参照すると、単一の深いｎ- 拡散層１３のみが存在するので、ｎ- 拡散層１３が完全空乏状態になったときに、空乏層の深さはｈ１になり、幅はｄ１になる。
【００２０】
両者を比較すると、図１のｈ２は、図１４のｈ１よりさらに大きい深さを有するが、これは深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂを合わせたｎ- 拡散層の厚さが、従来のｎ- 拡散層１３のみが存在する場合よりも厚いためである。なお、従来の技術のｎ- 拡散層１３とこの発明の第２ｎ- 拡散層２３ｂは、両者の深さおよび幅がそれぞれ等しい。
【００２１】
結局、第１実施例は、厚い厚さに２層のｎ- 拡散層を構成するために、互いに異なるエネルギを有する複数回のイオン注入により２層のｎ- 拡散層を形成することによって、フォトダイオード動作時の空乏層の深さおよび幅を増加させ、また空乏層の面積を増加させる。このように、フォトダイオードの空乏層の深さおよび幅（面積）を増加させると、画像データ化できる電子の生成および貯蔵面積が増加して、入射光に対する光感度が改善される。
【００２２】
言い換えれば、フォトダイオードＰＤに入射された光Ｌは、もちろん単位画素の他の領域に入射される光Ｌ１１、Ｌ２１に対してもその光をイメージデータ化できる空乏層である第１ｎ- 拡散層２３ａが存在するので、光感度が増加する。
【００２３】
一方、第１ｎ- 拡散層２３ａが完全に空乏状態になったときに、ｎ+ が添加されたフローティングセンシングノード２６と第１ｎ- 拡散層２３ａとが短絡されないように、第１ｎ- 拡散層２３ａのイオン注入エネルギと深さを調節する。
【００２４】
図２〜図５は、この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。まず、図２に示すように、高濃度のｐ型不純物が添加されたｐ++ 基板３１上に低濃度のｐ型不純物が添加されたｐ- エピタキシャル層３２を成長させる。ここで、ｐ- エピタキシャル層３２を成長させる理由は、低濃度のｐ- エピタキシャル層３２が存在することにより、フォトダイオードＰＤの空乏層の深さを増加させることができるので、優れた光感度特性が得られ、また、フォトダイオードの空乏層が到達しないｐ++ 基板３１の深い所で発生し得る光電荷などの不規則な移動による単位画素同士間のクロストーク現象を、高濃度のｐ++ 基板３１の存在により光電荷を再結合させて、防止することができるからである。
【００２５】
次に、ｐ- エピタキシャル層３２の所定部分にＬＯＣＯＳ法により単位画素間の隔離のためのフィールド絶縁膜３３を形成した後、フィールド絶縁膜３３を含む全面に感光膜を塗布する。次いで、感光膜を選択的にパターンニングしてフィールド絶縁膜３３を覆い、ｐ- エピタキシャル層３２の表面を露出させる第１マスク３４を形成した後、第１マスク３４をイオン注入用マスクにしてｐ- エピタキシャル層３２に高エネルギで低濃度のｎ型不純物１ｓｔ  ｎ- をイオン注入して深い深さおよび広い面積を有する第１ｎ- 拡散層３５を形成する。他方、上述したフィールド絶縁膜３３および第１ｎ- 拡散層３５を形成する前に、図面に示してないが、図１３から理解できるように、以後の熱処理工程による側面拡散によってその上部にドライブトランジスタＤｘとセレクトトランジスタＳｘが形成されるｐウェルをｐ- エピタキシャル層３２の所定領域に形成する。そして、第１ｎ- 拡散層３５を形成した後、単位画素の４個のトランジスタの中のドライブトランジスタＤｘとセレクトトランジスタＳｘを形成するための一般的なトランジスタ製造工程を進行させる。すなわち、ｐウェル内にトランジスタのしきい電圧を調節するしきい電圧調節イオンのイオン注入工程と、パンチスルー(punch through)特性を調節するｐ型不純物の深い(deep)イオン注入工程を実施し、このようなイオン注入工程は、フォトダイオードＰＤが形成される領域とトランスファトランジスタＴｘのソース／ドレインが形成される領域には行わない。
【００２６】
次に、図３に示すように、第１マスク３４を除いた後、単位画素の４個のトランジスタの各ゲートを形成するために、導電膜を蒸着し、感光膜を塗布した後に、露光および現像によりパターンニングしてゲート電極形成用感光膜パターン（図示せず）を形成する。この場合、以後形成されるトランスファトランジスタＴｘのゲートの片側面（図中、左側）におけるフォトダイオードのドーピングプロファイルが電荷転送効率を決定するので、ゲート電極の厚さを十分に厚くして、フォトダイオードを形成するための高エネルギでのｎ型不純物イオン注入と低エネルギでのｐ型不純物イオン注入をトランスファトランジスタＴｘのゲートの片側面で整列させるようにする。次いで、ゲート電極形成用の感光膜パターンをエッチングマスクにして導電膜をエッチングして、単位画素内の４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘの各ゲート電極３６を形成する。ここで、図３に示したゲート電極３６は、トランスファトランジスタＴｘのゲート電極である。
【００２７】
次いで、ゲート電極３６を含む全面に感光膜を塗布した後、その感光膜を選択的にパターンニングして、高エネルギでｎ型不純物をイオン注入するための第２マスク３７を形成する。この場合、第２マスク３７の片側（図では、左側）の端面は、トランスファトランジスタＴｘのゲート電極３６の中央に整列され、他側（図では、右側）の端面は、活性領域内に入らないで、フィールド絶縁膜３３上の所定部分に整列される。
【００２８】
次に、第２マスク３７をイオン注入マスクにして、高エネルギーで低濃度のｎ型不純物２ｎｄ  ｎ- をイオン注入して、第１ｎ- 拡散層３５の中にトランスファトランジスタＴｘのゲート電極３６の片側面（フォトダイオード側）のみに第２ｎ- 拡散層３８を形成する。この場合、第２ｎ- 拡散層３８は、第１ｎ- 拡散層３５より低いイオン注入エネルギで形成され、深さ（厚さ）が深く、ｐ- エピタキシャル層の占める領域がはるかに広い。上述の第１ｎ- 拡散層３５および第２ｎ- 拡散層３８を形成するイオン注入工程によって低濃度のｐ- エピタキシャル層３２に、第１番目の深い(deep)ｐｎ接合(junction)を形成させることができる。
【００２９】
次に、図面に示さなかったが、単位画素の４個のトランジスタのソース／ドレインを形成するためのイオン注入工程が進行される。まず、全面に感光膜を塗布した後、露光および現像によりパターンニングしてＬＤＤ(Lightly Doped Drain)構造を形成するための第３マスク（図示せず）を形成した後、第３マスクをイオン注入マスクにして低濃度のｎ型不純物をｐウェル（図示せず）内に注入してＬＤＤ領域（図示せず）を形成する。この場合、ｐ- エピタキシャル層３２上に形成されるべきフォトダイオードＰＤと２個のネイティブトランジスタＴｘ、Ｒｘが形成される領域には、ＬＤＤ領域を形成するためのイオン注入が行われない。
【００３０】
次に、図４に示すように、第３マスクを除去した後、全面にスペーサ用絶縁膜を蒸着し、そに後、絶縁膜を全面エッチングして４個のトランジスタのゲート電極３６の両側壁に接するスペーサ３９を形成する。
【００３１】
次いで、ブランケット(blanket)イオン注入法により低エネルギでｐ型不純物（ｐo ）をイオン注入して、第２ｎ- 拡散層３８およびトランスファトランジスタＴｘの他側面を含む露出されたｐ- エピタキシャル層３２に同時にｐo 拡散層４０ａ、４０ｂを形成する。この場合、第２ｎ- 拡散層３８内に形成されるｐo 拡散層４０ａは、スペーサ３９の厚さだけゲート電極３６から隔離され、トランスファトランジスタＴｘのゲート電極３６よりも他側面に露出されたｐ- エピタキシャル層３２に形成されるｐo 拡散層４０ｂは、上記ｎ型不純物の注入エネルギよりも低いエネルギでイオン注入されるために、その深さが浅いので、第１ｎ- 拡散層３５まで接触せず、また、ｐ- エピタキシャル層３２と同じｐ型不純物で形成されるために、別途の作用をしない。以下、ｐo 拡散層４０ｂの図示および説明は、省略する。
【００３２】
上述した低エネルギでのｐ型不純物のイオン注入によりｐo 拡散層４０ａと第１および第２ｎ- 拡散層３５、３８からなる第２番目の浅い(shallow)ｐｎ接合を形成し、ｐ- エピタキシャル層３２／第１および第２ｎ- 拡散層３５、３８／ｐo 拡散層４０ａからなるｐｎｐトランジスタ型のフォトダイオードを形成する。
【００３３】
次に、図５に示すように、全面に感光膜を塗布し露光および現像によりパターンニングして、ソース／ドレイン領域を形成するための第４マスク４１を形成した後、第４マスク４１をイオン注入マスクにして高濃度のｎ型不純物（ｎ+）をイオン注入して、単位画素内に２個の一般的なＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）と２個のネイティブＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘのソース／ドレイン領域（フローティングセンシングノード）であるｎ+ 拡散層４２を形成する。この場合、第４マスク４１は、トランスファトランジスタＴｘの他側面（図では、右側）およびこの他側面に隣接するｐ- エピタキシャル層３２を露出させるが、その端面は、トランスファトランジスタＴｘのゲート電極３６の中央に整列される。すなわち、フォトダイオードが形成された領域には、高濃度のｎ型不純物がイオン注入されないようにしている。なお、図面には示してないが、第４マスク４１を除去した後、イオン注入された不純物を活性化させるための熱処理工程を進行する。
【００３４】
上述したような第１実施例は、単位画素の全面積にわたってフォトダイオードをなす第１ｎ- 拡散層３８を深くかつ広く形成することができ、それによってフォトダイオードの面積を大きく拡大する。結局、その面積が拡大されたフォトダイオードは、従来のフォトダイオードに入射される入射光はもちろん、単位画素の他の領域を含む全面積にわたって入射される入射光に対しても画像データ化に寄与する電子を発生させる。
【００３５】
図６は、この発明の第２実施例に係るＣＭＯＳ型イメージセンサの、図１２のＢ−Ｂ’線に相当する部分（フィールド絶縁膜ＦＯＸ、フォトダイオードＰＤおよびトランスファトランジスタＴｘの部分）の断面図である。
【００３６】
図６に示すように、第２実施例に係るフォトダイオードＰＤは、高濃度のｐ型不純物が添加されたｐ++ 基板２１上にエピタキシャル成長された低濃度のｐ- エピタキシャル層２２、ｐ- エピタキシャル層２２内部にｎ型不純物が互いに異なるエネルギーを持ってイオン注入されて積層形成され、ｐ- エピタキシャル層２２の表面近傍に形成された第２ｎ- 拡散層２３ｂとそれよりｐ- エピタキシャル層２２の深い部分に形成された面積がより広い第１ｎ- 拡散層２３ａからなるｎ- 拡散層を備え、ｎ- 拡散層の第２ｎ- 拡散層２３ｂの上部とｐ- エピタキシャル層２２の表面との間に形成され、その面積が第２ｎ- 拡散層２３ｂより狭いｐo 拡散層２４を備えて構成されている。そして、フォトダイオードＰＤを除くｐ- エピタキシャル層２２上にスペーサ２５ａを備えたトランスファトランジスタＴｘのゲート電極２５が形成され、フォトダイオードＰＤと整列したゲート電極２５の片側（図では、左側）と反対側に、ゲート電極２５の他側（図では、右端）に整列されてｎ+ 不純物が添加されたフローティングセンシングノード２６が形成される。そして、フローティングセンシングノード２６と第１ｎ- 拡散層２３ａが短絡されないように、その間にｐ+ 拡散層２７が形成され、フォトダイオードＰＤ、トランスファトランジスタＴｘおよびフローティングセンシングノード２６は、フィールド絶縁膜ＦＯＸによって隣接する素子と隔離されている。
【００３７】
図６のフォトダイオードＰＤの動作を説明すると、まず、トランスファトランジスタＴｘとリセットトランジスタＲｘ（図示せず）がターンオンされれば、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂに電源電圧ＶＤＤ（図１１参照）からの電圧が印加されて空乏層が生じ始め、深い位置の第１ｎ- 拡散層２３ａと浅い位置の第２ｎ- 拡散層２３ｂが完全空乏の状態（Ｃ）になれば、空乏層の深さｈ２が深くなり、空乏層の幅ｄ２が広くなる。
【００３８】
これに対して、従来の技術の図１４を参照すると、単一の深いｎ- 拡散層１３のみ存在するので、ｎ- 拡散層１３が完全空乏の状態になったときに、空乏層の深さはｈ１になり、幅はｄ１になる。両者を比較してみると、図６のｈ２は、図１４のｈ１よりさらに大きい深さを有するが、これは第１ｎ- 拡散層２３ａと第２ｎ- 拡散層２３ｂを合せたｎ- 拡散層の厚さが従来のｎ- 拡散層１３のみ存在する場合の厚さよりも厚いためである。なお、従来の技術のｎ- 拡散層１３とこの発明の第２ｎ- 拡散層２３ｂは、それらの深さ同士および幅同士がそれぞれ等しい。
【００３９】
結局、第２実施例は、厚い厚さに２層のｎ- 拡散層を構成するために、互いに異なるエネルギでの複数回のイオン注入により２層のｎ- 拡散層を形成することによって、フォトダイオードの動作時の空乏層の深さと幅を増加させ、共に空乏層の面積を増加させている。このように、フォトダイオードの空乏層の深さおよび幅（面積）を増加させれば、画像データ化のための電子の生成および貯蔵の面積が増加されて、入射光に対する光感度が改善される。
【００４０】
言い換えれば、フォトダイオードＰＤに入射された光Ｌはもちろん、単位画素内の他の領域に入射された光Ｌ１２、Ｌ２２に対しても、その光を画像データ化する空乏層の第１ｎ- 拡散層２３ａが存在するために、光感度を向上させている。
【００４１】
また、この第２実施例は、前記の第１実施例とは異なって、ｎ+ 不純物が添加されたフローティングセンシングノード２６と第１ｎ- 拡散層２３ａとの間にｐ+ 拡散層２７が形成されているので、第１ｎ- 拡散層２３ａが完全空乏になったとき、ｎ+ 不純物が添加されたフローティングセンシングノード２６と第１ｎ- 拡散層２３ａが短絡される現象を防ぐ。すなわち、第１ｎ- 拡散層２３ａのフローティングセンシングノード２６への拡散を抑制する。
【００４２】
結局、第２実施例は、第１実施例において必ず必要であった第１ｎ- 拡散層２３ａが完全空乏になるとき、ｎ+ 不純物が添加されたフローティングセンシングノード２６と第１ｎ- 拡散層２３ａとの短絡を抑制するための第１ｎ- 拡散層２３ａのイオン注入エネルギおよび深さの調節に自由度がある。
【００４３】
図７〜図１０は、この発明の第２実施例に係るＣＭＯＳイメージセンサの製造方法を示す工程断面図である。図７に示すように、高濃度のｐ型不純物が添加されたｐ++ 基板３１上に低濃度のｐ型不純物が添加されたｐ- エピタキシャル層３２を成長させる。ここで、ｐ- エピタキシャル層３２を成長させる理由は、低濃度のｐ- エピタキシャル層３２が存在すると、フォトダイオードの空乏層の深さを増加させることができるので、優れた光感度特性が得られ、また、フォトダイオードの空乏層が到達しないｐ++ 基板３１の深い所で発生し得る光電荷などの不規則な移動による単位画素間のクロストーク現象を高濃度のｐ++ 基板３１の存在により光電荷を再結合させることによって防止できるからである。
【００４４】
次に、ｐ- エピタキシャル層３２の所定部分にＬＯＣＯＳ法により単位画素同士間の隔離のためのフィールド絶縁膜３３を形成した後、フィールド絶縁膜３３を含む全面に感光膜を塗布する。次いで、その感光膜を選択的にパターンニングしてフィールド絶縁膜３３を覆い、ｐ- エピタキシャル層３２の表面を露出させる第１マスク３４を形成した後、第１マスク３４をイオン注入用マスクにしてｐ- エピタキシャル層３２に高エネルギーで低濃度のｎ型不純物１ｓｔ  ｎ- 不純物をイオン注入して、深い深さと広い面積を有する第１ｎ- 拡散層３５を形成する。他方、上述のフィールド絶縁膜３３および第１ｎ- 拡散層３５を形成する前に、図面に示してないが、その後、熱処理工程による側面拡散によってその上部にドライブトランジスタＤｘとセレクトトランジスタＳｘが形成されるｐウェルをｐ- エピタキシャル層３２の所定領域に形成する。
【００４５】
そして、第１ｎ- 拡散層３５を形成した後、単位画素の４個のトランジスタの中からドライブトランジスタＤｘとセレクトトランジスタＳｘを形成するための一般的なトランジスタ製造工程を行なう。すなわち、ｐウェル内にトランジスタのしきい電圧を調節するしきい電圧調節イオンのイオン注入工程とパンチスルー特性を調節するｐ型不純物の深いイオン注入工程を実施し、このようなイオン注入工程は、フォトダイオードＰＤが形成される領域とトランスファトランジスタＴｘのソース／ドレインが形成される領域には行わない。
【００４６】
次いで、図８に示すように、第１マスク３４を除去した後、単位画素内の４個のトランジスタの各ゲートを形成するために、導電膜を蒸着し、感光膜を塗布した後、露光および現像によりパターンニングしてゲート電極形成用感光膜パターン（図示せず）を形成する。この場合、その後形成されるトランスファトランジスタＴｘの片側面でのフォトダイオードのドーピングプロファイルが電荷転送効率を決定するので、ゲート電極３６の厚さを十分に厚くしてフォトダイオードＰＤを形成するための高エネルギでのｎ型不純物イオン注入と低エネルギでのｐ型不純物イオン注入を、トランスファトランジスタＴｘの片側面で整列できるようにする。
【００４７】
次に、ゲート電極形成用感光膜パターンをエッチングマスクにして導電膜をエッチングして、単位画素の４個のトランジスタの各ゲート電極３６を形成する。ここで、図面に示すゲート電極３６は、トランスファトランジスタＴｘのゲート電極である。次いで、ゲート電極３６を含む全面に感光膜を塗布した後、感光膜を選択的にパターンニングして、高エネルギでｎ型不純物をイオン注入するための第２マスク３７を形成する。この場合、第２マスク３７の片側端（図では、左端）は、トランスファトランジスタＴｘのゲート電極３６の中央に整列され、他側面は活性領域内部に入らないでフィールド絶縁膜３３上の所定部分に整列される。
【００４８】
次いで、第２マスク３７をイオン注入マスクにして、高エネルギで低濃度のｎ型不純物２ｎｄ  ｎ- をイオン注入して、第１ｎ- 拡散層３５の幅のうちトランスファトランジスタＴｘのゲート電極３６の片側面（フォトダイオード側）のみに第２ｎ- 拡散層３８を形成する。この場合、第２ｎ- 拡散層３８は、第１ｎ- 拡散層３５よりさらに低いエネルギでのイオン注入により形成され、深さ（厚さ）は深く、ｐ- エピタキシャル層３２において占める面積が広い。上述した第１ｎ- 拡散層３５および第２ｎ- 拡散層３８を形成するイオン注入工程により低濃度のｐ- エピタキシャル層３２に第１番目の深いｐｎ接合を形成させることができる。
【００４９】
次いで、図面に示してないが、単位画素セルの４個のトランジスタの各ソース／ドレインを形成するためのイオン注入工程が進められる。まず、全面に感光膜を塗布した後、露光および現像によりパターンニングして、ＬＤＤ(Lightly Doped Drain)構造を形成するための第３マスク（図示せず）を形成した後、第３マスクをイオン注入マスクにして低濃度のｎ型不純物をｐウェル（図示せず）内に注入して、ＬＤＤ領域（図示せず）を形成する。この場合、ｐ- エピタキシャル層３２上に形成されるべきフォトダイオードと２個のネイティブトランジスタＴｘ、Ｒｘが形成される領域には、ＬＤＤ領域を形成するためのイオン注入は行われない。
【００５０】
図９に示すように、第３マスクを除去した後、全面にスペーサ用絶縁膜を蒸着し、その後、その絶縁膜を全面エッチングして、４個のトランジスタの各ゲート電極３６の両側壁に接するスペーサ３９を形成する。次いで、ブランケットイオン注入法により低エネルギでｐ型不純物（ｐo）をイオン注入して、第２ｎ- 拡散層３８およびトランスファトランジスタＴｘのゲート電極３６の他側面を含む露出されたｐ- エピタキシャル層３２に同時にｐo 拡散層４０ａ、４０ｂを形成する。この場合、第２ｎ- 拡散層３８内に形成されるｐo 拡散層４０ａは、スペーサ３９の厚さだけゲート電極３６から隔離され、トランスファトランジスタＴｘのゲート電極３６の他側面に露出されたｐ- エピタキシャル層３２に形成されるｐo 拡散層４０ｂは、ｎ型不純物より低いエネルギでイオン注入されるために、その深さが浅く、それ故に、第１ｎ- 拡散層３５に接せず、ｐ- エピタキシャル層３２と同じｐ型不純物で形成されるために、別途の作用をしない。以下ｐo 拡散層４０ｂの図示および説明は、省略する。
【００５１】
上述した低エネルギでのｐ型不純物のイオン注入により、ｐo 拡散層４０ａと第２ｎ- 拡散層３８の間に第２番目の浅い(shallow)ｐｎ接合を形成し、ｐ- エピタキシャル層３２／第１および第２ｎ- 拡散層３５、３８／ｐo 拡散層４０ａからなるｐｎｐトランジスタ型のフォトダイオードを形成する。
【００５２】
次に、図１０に示すように、全面に感光膜を塗布し、露光および現像によりパターンニングして、ソース／ドレイン領域を形成するための第４マスク４１を形成した後、第４マスク４１をイオン注入マスクにして高濃度のｎ型不純物（ｎ+）をイオン注入して、単位画素セル内に２個の一般的なＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）と２個のネイティブＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘのソース／ドレイン領域（フローティングセンシングノード）であるｎ+ 拡散層４２を形成する。この場合、第４マスク４１は、トランスファトランジスタＴｘのゲート電極３６の他側面（図では、右側）、およびこの他側面に隣接するｐ- エピタキシャル層３２を露出させるが、トランスファトランジスタＴｘのゲート電極３６の中央に整列される。これにより、フォトダイオードが形成された領域には高濃度のｎ型不純物がイオン注入されないようにする。
【００５３】
次いで、同じ第４マスク４１を利用して高濃度のｐ型不純物をイオン注入してｎ+ 拡散層４２の下部と第１ｎ- 拡散層３５の上部にｐ+ 拡散層４３を形成する。この場合、ｐ+ 拡散層４３を形成するためのイオン注入エネルギは、ｎ+ 拡散層４２を形成するためのイオン注入エネルギよりさらに大きい。上述したｐ+ 拡散層４３は、高濃度である故に、ｐ- エピタキシャル層３２とは異なる作用をするが、例えば、第１ｎ- 拡散層３５が完全空乏になった際に、ｎ+ 拡散層４２と第１ｎ- 拡散層３５が短絡されることを防止する役割をする。図面に示してないが、第４マスク４１を除去した後、イオン注入された不純物を活性化させるための熱処理工程を行う。
【００５４】
上述したような第２実施例によって製造されたイメージセンサは、単位画素セルの全面にわたってフォトダイオードをなす第１ｎ- 拡散層３８を深くかつ広く形成することによって、フォトダイオードの面積を大きく拡大する。結局、その面積が拡大されたフォトダイオードは、従来のフォトダイオードにおいて入射される入射光はもちろん、単位画素セルの全面積にわたって入射される入射光に対しても画像データ化をなし得る電子を発生させる。
【００５５】
なお、第２実施例は、第１実施例にないｎ+ 拡散層４２の形成後に追加してｐ+ 拡散層４３を形成することにより、フォトダイオードの役割をする第１ｎ- 拡散層３５とフローティングセンシングノードの役割をするｎ+ 拡散層４２との間の短絡を防止する。
【００５６】
上述した第１実施例および第２実施例は、ＣＭＯＳ型イメージセンサの他にも、フォトダイオードを備えたイメージセンサに適用可能である。
【００５７】
なお、この発明は、上述の実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で、多様に変更実施することが可能である。
【００５８】
【発明の効果】
上述したようになされるこの発明によると、フォトダイオードの空乏層の深さおよび画像データ化し得るフォトダイオードの領域を大きく増大させることによって、入射光に対する光感度を改善することができる。また、この発明は、フォトダイオードとして作用する領域が広くなることによるフローティングセンシングノードとフォトダイオードのｎ- 拡散層（空乏層）との間の短絡を抑制して、イメージセンサの電気的特性が低下することを防止できる効果がある。
【図面の簡単な説明】
【図１】  この発明の第１実施例に係るＣＭＯＳ型イメージセンサの素子の断面図である。
【図２】  この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図３】  この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図４】  この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図５】  この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図６】  この発明の第２実施例に係るＣＭＯＳ型イメージセンサの素子の断面図である。
【図７】  この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図８】  この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図９】  この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図１０】  この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造工程における断面図である。
【図１１】  一般的なＣＭＯＳ型イメージセンサの等価回路図である。
【図１２】  図１１に示したＣＭＯＳ型イメージセンサのレイアウトを示す平面図である。
【図１３】  図１２のＡ−Ａ’線に沿った従来のＣＭＯＳ型イメージセンサの素子断面図である。
【図１４】  図１２のＢ−Ｂ’線に沿った従来のＣＭＯＳ型イメージセンサの素子断面図である。
【符号の説明】
２１  …ｐ++ 基板、
２２  …ｐ- エピタキシャル層、
２３ａ…第１ｎ- 拡散層、
２３ｂ…第２ｎ- 拡散層、
２４  …ｐo 拡散層、
２５  …ゲート電極、
２６  …フローティングセンシングノード、
２７  …ｐ+ 拡散層。
【図１】
0004235434.tif 000002
【図２】
0004235434.tif 000003
【図３】
0004235434.tif 000004
【図４】
0004235434.tif 000005
【図５】
0004235434.tif 000006
【図６】
0004235434.tif 000007
【図７】
0004235434.tif 000008
【図８】
0004235434.tif 000009
【図９】
0004235434.tif 000010
【図１０】
0004235434.tif 000011
【図１１】
0004235434.tif 000012
【図１２】
0004235434.tif 000013
【図１３】
0004235434.tif 000014
【図１４】
0004235434.tif 000015