(57)【特許請求の範囲】
【請求項１】
互いに磁気結合された一次巻線と二次巻線と、
前記一次巻線に直列接続された主スイッチング素子と、
前記二次巻線に直列接続された同期整流ＭＯＳトランジスタと、
前記一次巻線及び前記二次巻線と磁気結合され、一端が前記同期整流ＭＯＳトランジスタのゲート端子に接続された補助巻線とを有し、
前記主スイッチング素子が遮断状態から導通状態に転じたときには、前記補助巻線の前記一端に、前記同期整流ＭＯＳトランジスタを遮断させる電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを逆バイアスする極性の電圧が誘起されるように接続され、
前記主スイッチング素子が導通状態から遮断状態に転じたときに、前記補助巻線には、前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを順バイアスする極性の電圧が誘起され、前記同期整流ＭＯＳトランジスタが第三象限動作をするように構成された電源装置を複数台有し、
前記各電源装置は、入力端子と出力端子をそれぞれ共通にして並列接続され、
前記各電源装置には、
前記ソース端子と前記ドレイン端子の間の電圧差を検出する誤差増幅器と、
前記誤差増幅器によって動作が制御され、検出された前記電圧差の極性が、前記同期整流ＭＯＳトランジスタを順方向に導通させる向きである場合に、前記同期整流ＭＯＳトランジスタのゲート端子に、前記同期整流ＭＯＳトランジスタを遮断させる電圧を印加する保護トランジスタとを有する保護回路と、
前記同期整流ＭＯＳトランジスタと前記主スイッチング素子とが同時に導通状態になることを防止する同時オン防止回路とが設けられたことを特徴とする並列運転型電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電源装置にかかり、特に、並列接続に適した同期整流型のスイッチング電源装置に関する。
【０００２】
【従来の技術】
近年では、ＭＯＳトランジスタの第三象限動作を利用した同期整流型のスイッチング電源を電源ユニットとし、その複数個を並列接続し、大電流が得られる並列運転型電源装置が開発されている。
【０００３】
図４の符号１０１は並列運転型電源装置を示しており、複数台の電源ユニット１０２1〜１０２3が並列接続され(図４では、３台の電源ユニットが示されている。)、各電源ユニット１０２1〜１０２3が並列動作をすることで、出力端子１６３から大電流を取り出せるように構成されている。
【０００４】
各電源ユニット１０２1〜１０２3は、それぞれトランス１０４1と、一次側回路ａ1〜ａ3と、二次側回路ｂ1〜ｂ3とを有しており、一次側回路ａ1〜ａ3は、入力端子１６１及び一次側グラウンド端子１６２を共通にされており、二次側回路ｂ1〜ｂ3は、出力端子１６３及び二次側グラウンド端子１６４を共通にされている。
【０００５】
このように、トランス１０４と、一次側回路ａと、二次側回路ｂとを有する１台の電源ユニット１０２を説明すると、図３を参照し、トランス１０４内には、互いに磁気結合された一次巻線１４１と、二次巻線１４２と、補助巻線１４３及び電圧検出巻線１４４が設けられている。
【０００６】
一次巻線１４１には、主スイッチング素子１１２が直列接続されており、一次側の入力端子１６１とグラウンド端子１６２間に印加された直流電圧は、平滑回路１１１でリップル成分が除去された後、一次巻線１４１と主スイッチング素子１１２の直列回路に印加されている。
【０００７】
主スイッチング素子１１２のゲート端子は、ＰＷＭ回路１１６に接続されており、このＰＷＭ回路１１６が所定周波数で主スイッチング素子１１２をスイッチング動作させ、二次巻線１４２に電圧を誘起させている。
【０００８】
二次巻線１４２の一端には、同期整流ＭＯＳトランジスタ(ここではｎチャネル型ＭＯＳトランジスタの場合について説明する。)１２１のソース端子が接続され、二次巻線１４２と同期整流ＭＯＳトランジスタ１２１が直列接続されており、二次巻線１４２の他端は二次側のグラウンド端子１６４に接続されている。
【０００９】
他方、同期整流ＭＯＳトランジスタ１２１のゲート端子は、補助巻線１４３の一端に接続されており、該補助巻線１４３の他端は、二次巻線１４２と同期整流ＭＯＳトランジスタ１２１のソース端子とが接続された部分に接続されている。
【００１０】
二次巻線１４２の極性は、主スイッチング素子１１２が導通状態から遮断状態に転じた場合に、同期整流ＭＯＳトランジスタ１２１のソース端子に正電圧が印加されるように設定されており、また、補助巻線１４３の極性は、導通状態から遮断状態に転じたときに、同期整流ＭＯＳトランジスタ１２１のゲート端子に正電圧が印加されるように設定されている。
【００１１】
同期整流ＭＯＳトランジスタ１２１のソース端子に正電圧が印加された場合、同期整流ＭＯＳトランジスタ１２１内の寄生ダイオードは順バイアスされるが、このとき、補助巻線１４３によってゲート端子にも正電圧が印加されているので、同期整流ＭＯＳトランジスタ１２１は後述する第三象限動作をし、ソース端子からドレイン端子に向けて電流を流し、ドレイン端子に接続された二次側整流平滑回路１２２を充電する。このときの電圧降下は小さいため、寄生ダイオードに電流は流れず、低損失になっている。
【００１２】
この電源ユニット１０２では、電圧検出巻線１４４には、二次巻線１４２に生じた電圧に比例した電圧が現れるようになっており、その電圧は、フィルタ回路１１３によって平滑された後、直列抵抗１１４で分割され、出力電圧の大きさに応じたサンプリング電圧Ｖsampが生成されている。
【００１３】
このサンプリング電圧Ｖsampは、基準電圧Ｖrefと共に誤差増幅器１１５に入力されており、その間の差電圧が誤差信号としてＰＷＭ回路１１６に出力されている。ＰＷＭ回路１１６は、主スイッチング素子１１２の導通期間と遮断期間の比を、誤差信号を小さくする方向に変化させるので、結局、二次側の出力端子１６３からは、基準電圧Ｖrefに応じた大きさの定電圧が得られるようになっている。
【００１４】
なお、符号１１９、１２９は、主スイッチング素子１１２と同期整流ＭＯＳトランジスタ１２１に生じるサージ電圧を可及的に吸収するための一次側及び二次側のスナバ回路を示している。
【００１５】
この電源ユニット１０２では、同期整流ＭＯＳトランジスタ１２１のゲート端子に正電圧が印加された状態で、ソース端子の電位がドレイン端子の電位よりも低くなった場合には、同期整流ＭＯＳトランジスタ１２１が順方向に導通し、整流平滑回路１２２を放電させ、二次側から一次側に逆向きにエネルギーを伝達してしまうことがある。
【００１６】
並列運転型の電源装置では、複数の電源ユニット１０２1〜１０２3が並列接続されているため、それらの１台が故障しても、正常に動作している電源ユニットが出力端子の電圧を維持しようとするため、特に、一次側回路が破壊した電源ユニットの二次側回路ｂが自励発振し、一次側に強制的に電流を流してしまう。
【００１７】
この場合、上記従来技術の並列運転型電源装置１０１では、二次側回路の自励発振を停止させることができないため、最終的に電源装置全体が破壊したり、他の回路に悪影響を及ぼすという問題がある。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、正常運転できなくなった電源ユニットの二次側の自励発振動作を停止させられる技術を提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、互いに磁気結合された一次巻線と二次巻線と、前記一次巻線に直列接続された主スイッチング素子と、前記二次巻線に直列接続された同期整流ＭＯＳトランジスタと、前記一次巻線及び前記二次巻線と磁気結合され、一端が前記同期整流ＭＯＳトランジスタのゲート端子に接続された補助巻線とを有し、前記主スイッチング素子が遮断状態から導通状態に転じたときには、前記補助巻線の前記一端に、前記同期整流ＭＯＳトランジスタを遮断させる電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを逆バイアスする極性の電圧が誘起されるように接続され、前記主スイッチング素子が導通状態から遮断状態に転じたときに、前記補助巻線には、前記同期整流ＭＯＳトランジスタを導通させる極性の電圧が誘起されると共に、前記二次巻線には、前記同期整流ＭＯＳトランジスタ内の寄生ダイオードを順バイアスする極性の電圧が誘起され、前記同期整流ＭＯＳトランジスタが第三象限動作をするように構成された電源装置を複数台有し、前記各電源装置は、入力端子と出力端子をそれぞれ共通にして並列接続され、前記各電源装置には、前記ソース端子と前記ドレイン端子の間の電圧差を検出する誤差増幅器と、前記誤差増幅器によって動作が制御され、検出された前記電圧差の極性が、前記同期整流ＭＯＳトランジスタを順方向に導通させる向きである場合に、前記同期整流ＭＯＳトランジスタのゲート端子に、前記同期整流ＭＯＳトランジスタを遮断させる電圧を印加する保護トランジスタとを有する保護回路と、前記同期整流ＭＯＳトランジスタと前記主スイッチング素子とが同時に導通状態になることを防止する同時オン防止回路とが設けられたことを特徴とする並列運転型電源装置である。
【００２０】
【００２１】
先ず、同期整流ＭＯＳトランジスタの動作について説明する。
図５は、本発明の同期整流ＭＯＳトランジスタに用いられるＭＯＳトランジスタ１８２の断面構造図であり、ここではｎ−チャネル型のもののが示されている。同図符号１８０はｎ型のシリコン基板であり、ｎ-領域１９８の裏面側にはｎ+オーミック層１８６が形成されており、その表面にはドレイン電極１８９が成膜されている。
【００２２】
オーミック層１８６の反対側には、深いｐ+拡散層１８３と浅いｐ-拡散層１８４が形成され、更にそれらｐ+、ｐ-拡散層１８３、１８４中にｎ+型のソース拡散層１８５が形成されている。ソース拡散層１８５とｐ+拡散層１８３上にはソース電極１９０が形成されており、他方、ｐ-拡散層１８８上にはゲート酸化膜１８８と、ゲート電極１８７とがこの順序で形成されている。
【００２３】
ゲート電極１８７にソース電極１９０よりも高い電圧が印加されると、ｐ-拡散層１８４表面にｎ型の反転層が形成され、ソース拡散層１８５とｎ-領域１９８とがその反転層によって接続され、ＭＯＳトランジスタ１８２は導通状態になる。
【００２４】
ｐ+及びｐ-拡散層１８３、１８４とｎ-領域１９８の間には、それらが形成するｐｎ接合により、寄生ダイオード１８１が存在しているが、ＭＯＳトランジスタ１８２が導通状態のとき(反転層が形成される状態のとき)、ドレイン電極１８９とソース電極１９０の間に、その寄生ダイオード１８１を逆バイアスする極性の電圧が印加されると(ドレイン電極１８９に高電圧、ソース電極１９０に低電圧が印加される場合)、ＭＯＳトランジスタ１８２は順方向に導通し、ｐ-拡散層１８８表面の反転層を通って、ドレイン電極１８９からソース電極１９０に向けて電流が流れる。
【００２５】
ゲート電極１８７がソース電極１９０と同程度の電位にある場合、反転層は形成されないため、ドレイン電極１８９とソース電極１９０の間には電流は流れない。
【００２６】
上記とは逆に、寄生ダイオード１８１が順バイアスされる場合、ＭＯＳトランジスタ１８２が導通状態でないと、その記載ダイオード１８１に電流が流れてしまうが、導通状態にある場合、反転層を通ってソース電極１９０からドレイン電極１８９に向けて電流が流れる。
【００２７】
上記動作は第三象限動作と呼ばれているが、反転層を電流が流れる場合の電圧降下は小さいため(約０．２ＶになるようにＭＯＳトランジスタを選択しておく。)、第三象限動作中は、寄生ダイオード１８１には電流は流れない。
【００２８】
本発明の電源ユニットでは、二次巻線には、主スイッチング素子が遮断状態から導通状態に転じると、同期整流ＭＯＳトランジスタ内の寄生ダイオードを逆バイアスする電圧が誘起され、導通状態から遮断状態に転じると、その寄生ダイオードを順バイアスする方向の電圧が誘起されるように構成されている。
【００２９】
他方、補助巻線の極性は、主スイッチング素子が遮断状態から導通状態に転じると、同期整流ＭＯＳトランジスタを遮断させる電圧が誘起され、主スイッチング素子が導通状態から遮断状態に転じると、同期整流ＭＯＳトランジスタを導通させる電圧が誘起されるように構成されている。
【００３０】
従って、主スイッチング素子が遮断状態から導通状態に転じると、補助巻線に誘起される電圧により、同期整流ＭＯＳトランジスタは遮断状態におかれる。このときは二次巻線には電流は流れない。
【００３１】
逆に、主スイッチング素子が導通状態から遮断状態に転じると、補助巻線に誘起された電圧により、同期整流ＭＯＳトランジスタは第三象限動作をし、寄生ダイオードを通らずに、反転層を通してソース端子からドレイン端子に向け、低損失で電流を流す。その電流は、二次側整流平滑回路内に設けられたコンデンサを充電する。
【００３２】
上記の動作は電源ユニットが正常に動作している場合であるが、複数の電源ユニットが並列接続された状態で、１台の電源ユニットの一次側回路が破壊すると、二次側の出力端子が電源になり、同期整流ＭＯＳトランジスタが主スイッチング素子となり、二次側回路が自励発振を開始し、二次側から一次側にエネルギーを伝達しようとする。
【００３３】
自励発振する場合、同期整流ＭＯＳトランジスタが順方向しようとするが、本発明の電源ユニットでは、同期整流ＭＯＳトランジスタのドレイン・ソース間が順方向にバイアスされた場合(内部の寄生ダイオードは逆バイアスされている)、保護回路がゲート端子を制御し、同期整流ＭＯＳトランジスタが導通しないように構成されている。
【００３４】
従って、二次側回路が自励発振することが無く、１台の電源ユニットの故障が装置全体や他の回路を故障させることがない。
【００３５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１の符号１は並列運転型電源装置を示しており、複数台の電源ユニット２1〜２3が並列接続されており(図１では、３台の電源ユニットが示されている。)、各電源ユニット２1〜２3が並列動作をすることで、出力端子６３から大電流を取り出せるように構成されている。
【００３６】
各電源ユニット２1〜２3は、それぞれトランス４1と、一次側回路Ａ1〜Ａ3と、二次側回路Ｂ1〜Ｂ3とを有しており、一次側回路Ａ1〜Ａ3は、入力端子６１及び一次側グラウンド端子６２を共通にされている。また、二次側回路Ｂ1〜Ｂ3は、出力端子６３及び二次側グラウンド端子６４を共通にされている。
【００３７】
上記電源ユニット２1〜２3はいずれも同じ構成であり、各電源ユニット２1〜２3のうち、１台の電源ユニット２の内部回路を図２を用いて説明する。図２を参照し、電源ユニット２のトランス４内には、互いに磁気結合された一次巻線４１、二次巻線４２、補助巻線４３、電圧検出巻線４４が設けられている。
【００３８】
一次巻線４１には、主スイッチング素子１２が直列接続されており、一次側回路Ａの入力端子６１に印加された電圧は、一次側整流平滑回路１１で平滑された後、一次巻線４１と主スイッチング素子１２との直列回路に印加されるように構成されている。
【００３９】
二次巻線４２の一端には、同期整流ＭＯＳトランジスタ(ここではｎチャネルＭＯＳトランジスタの場合について説明する。)２１のソース端子が接続されており、他端は、二次側のグラウンドライン(グラウンド端子６４の配線)に接続されている。そのグラウンドラインには、二次側回路Ｂの平滑回路２２の低電位側が接続されている。
同期整流ＭＯＳトランジスタ２１のドレイン端子は、二次側の整流平滑回路２２内のコンデンサ２４の高電位側の端子に直結されている。
【００４０】
また、補助巻線４３の一端は、二次巻線４２と同期整流ＭＯＳトランジスタ２１のソース端子とが接続された部分に接続されており、他端は、同期整流ＭＯＳトランジスタ２１のゲート端子に、動作加速用のコンデンサ２７及び抵抗２６を介して接続されている。
【００４１】
この電源ユニット２では、二次側に保護回路３０が設けられている。この保護回路３０は、誤差増幅器３１と、保護トランジスタ３０とを有しており、また、ダイオード３７とコンデンサ３８で構成される整流平滑回路を有している。
【００４２】
その整流平滑回路は、補助巻線４３のゲート端子側の一端に接続されており、該補助巻線４３に誘起される電圧を半波整流し、誤差増幅器３１に供給するように構成されている。従って、少なくとも同期整流ＭＯＳトランジスタ２１が導通可能な期間中は、誤差増幅器３１も動作可能なように構成されている。
【００４３】
同期整流ＭＯＳトランジスタ２１のドレイン端子(二次側の整流平滑回路２２内のコンデンサ２４の高電位側)の電圧は、２個の抵抗素子が直列接続されて構成されている抵抗器３３によって分圧された後、誤差増幅器３１の非反転入力端子に入力されている。他方、この誤差増幅器３１の反転入力端子には、同期整流ＭＯＳトランジスタ２１のソース端子の電圧が、ダイオード３５を介して入力されている。
【００４４】
抵抗器３３内の分圧値は、同期整流ＭＯＳトランジスタ２１のドレイン端子の電圧が、ソース端子の電圧よりも高くなった場合に、非反転入力端子の電圧が反転入力端子の電圧よりも高くなるように設定されている。
【００４５】
保護トランジスタ３２はＮＰＮ型のバイポーラトランジスタで構成されており、そのベース端子には、抵抗３６を介して、誤差増幅器３１の出力端子が接続されている。従って、誤差増幅器３１の非反転入力端子の電圧が反転入力端子の電圧よりも高くなると、保護トランジスタ３２が導通するようになっている。
【００４６】
保護トランジスタ３２のエミッタ端子は二次側のグラウンドライン(グラウンド端子６４)に接続されており、コレクタ端子は同期整流ＭＯＳトランジスタ２１のゲート端子に接続されている。このような接続により、保護トランジスタ３２が導通すると、同期整流ＭＯＳトランジスタ２１のゲート端子の電圧がエミッタ端子の電圧(グラウンドラインの電圧)まで引き下げられるようになっている。
【００４７】
主スイッチング素子１２がスイッチング動作をすると、一次巻線４１を介して二次巻線４２及び補助巻線４３に電圧が誘起される。二次巻線４２の極性は、主スイッチング素子１２が遮断状態から導通状態に転じる場合に、同期整流ＭＯＳトランジスタ２１のソース端子に負電圧(グランド電位よりも低い電圧)を印加するように構成されており、また、補助巻線４３の極性は、その場合に同期整流ＭＯＳトランジスタ２１のゲート端子に負電圧(ソース端子よりも低い電圧)を印加するように構成されている。
【００４８】
従って、上記の場合(主スイッチング素子１２が遮断状態から導通状態に転じる場合)は、二次巻線４２に誘起された電圧により、同期整流ＭＯＳトランジスタ２１のドレイン・ソース間は順バイアス(寄生ダイオードが逆バイアスされる極性)されるが、補助巻線４３によって、同期整流ＭＯＳトランジスタ２１は遮断状態におかれるため、二次巻線４２に電流は流れない。この期間は、一次巻線４１に磁気エネルギーが蓄積される。
【００４９】
次に、主スイッチング素子１２が導通状態から遮断状態に転じると、二次巻線４２には、同期整流ＭＯＳトランジスタ２１のソース端子に正電圧を印加する電圧が誘起される。この状態では、同期整流ＭＯＳトランジスタ２１のソース端子の電位は、そのドレイン端子の電位よりも高くなり、内部の寄生ダイオードは順バイアスされる。
【００５０】
このとき、補助巻線４３には、同期整流ＭＯＳトランジスタ２１のゲート端子に正電圧を印加する極性の電圧が誘起されるが、誤差増幅器３１の非反転入力端子の電圧は、反転入力端子の電圧よりも低くなっているので、保護トランジスタ３２は遮断しており、従って、補助巻線４３に誘起された正電圧は同期整流ＭＯＳトランジスタ２１のゲート端子にそのまま印加され、その結果、同期整流ＭＯＳトランジスタ２１は通常とは逆向きに導通する(第三象限動作)。この第三象限動作により、一次巻線４１に蓄積されたエネルギーが二次巻線４２に伝達され、そのエネルギーによって、同期整流ＭＯＳトランジスタ２１のソース端子からドレイン端子に向けて電流が流れる。この電流は負荷に電力を供給すると共に、二次側整流平滑回路２２を充電する。
【００５１】
上記のように、主スイッチング素子１２スイッチング動作し、同期整流ＭＯＳトランジスタ２１が主スイッチ素子１２の遮断期間中に第三象限動作をすることで、一次側から二次側にエネルギーが伝達されるようになっている。二次巻線４２に現れた電圧は、所定比率で検出巻線４４に現れるようになっており、その電圧は、直列抵抗１４で分圧され、サンプリング電圧Ｖsampが生成されている。そして、そのサンプリング電圧Ｖsampは、基準電圧Ｖrefと共に誤差増幅器１５に入力され、両方の電圧の差分を示す誤差信号がＰＷＭ回路１６に出力されている。
【００５２】
ＰＷＭ回路１６は、主スイッチング素子１２の導通期間と遮断期間の比を、入力された誤差信号を小さくする方向に変化させる(スイッチング周波数は一定値を維持する)。その結果、二次側整流回路２２の出力端子６３からは、定電圧が出力される。
【００５３】
以上は電源ユニット２が正常に動作している場合の動作であるが電源ユニット２1〜２3が並列運転されている状態で、１台の電源ユニット２の主スイッチング素子１２が破壊し、ソース・ドレイン間が短絡状態になると、二次側回路ＢがＲＣＣ電源の一側回路と同じ自励発振動作を開始し、出力端子６３側を電源とし、二次巻線４２に電流を流そうとする。
【００５４】
同期整流ＭＯＳトランジスタ２１が自励発振動作を行う場合には、同期整流ＭＯＳトランジスタ２１のドレイン端子の電圧がソース端子の電圧よりも高い状態で、ゲート端子にソース端子よりも高い電圧が印加され、同期整流ＭＯＳトランジスタ２１が順方向に導通する必要があるが、この電源ユニット２では、ドレイン端子の電圧がソース端子の電圧よりも高くなると誤差増幅器３１が保護トランジスタ３２を導通させるようになっている。
【００５５】
従って、ドレイン端子の電圧がソース端子よりも高い状態で、補助巻線４３に同期整流ＭＯＳトランジスタ２１を導通させる極性の電圧が誘起された場合でも、保護トランジスタ３２が導通することで、ゲート端子の電圧を引き下げるので、同期整流ＭＯＳトランジスタ２１は順方向には導通しないようになっている。従って、この電源ユニット２では、二次側回路Ｂが自励発振することはない。
【００５６】
なお、符号２８は、上記従来技術の電源ユニット１０２と同様に、同期整流ＭＯＳトランジスタ２１と主スイッチ素子１２とが同時に導通状態になることを防止するための回路であり、一次側回路Ａ及び二次側回路Ｂが正常に動作している場合に、主スイッチ素子１２が遮断状態から導通状態に転じる前に、同期整流ＭＯＳトランジスタ２１が遮断するようになっている。
【００５７】
また、符号１９、２９は、主スイッチング素子１２と同期整流ＭＯＳトランジスタ２１に生じるサージ電圧を可及的に吸収するための一次側及び二次側のスナバ回路を示している。
【００５８】
以上説明したように、本発明の電源装置によれば、一次側回路Ａが破壊した場合には、同期整流ＭＯＳトランジスタ２１が順方向に導通することはなく、１台の電源ユニット２の故障が、他の電源ユニット故障の原因となったり、他の装置の故障原因になることはない。
【００５９】
なお、上記保護スイッチ３２はＮＰＮ型のバイポーラトランジスタで構成したが、ＰＮＰ型のバイポーラトランジスタで構成してもよい。また、ＭＯＳトランジスタで構成してもよい。同期整流ＭＯＳトランジスタ２１もｎチャネル型のＭＯＳトランジスタに限定されるものではなく、ｐチャネル型であってもよい。
【００６０】
更にまた、上記実施形態は、電圧検出巻線４４で二次側の電圧を間接的に検出するものであったが、本発明はそれに限定されるものではなく、フォトカプラを用い、二次側の電圧を直接一次側にフィードバックさせるものであってもよい。
【００６１】
【発明の効果】
一次側回路が破壊した場合には、二次側回路が確実に動作を停止するので、安全である。
【図面の簡単な説明】
【図１】本発明の電源装置の一例を示すブロック図
【図２】本発明の電源ユニットの一例の回路図
【図３】従来技術の電源ユニットを説明するための図
【図４】その電源ユニットを用いた電源装置のブロック図
【図５】同期整流ＭＯＳトランジスタの第三象限動作を説明するための図
【符号の説明】
１……電源回路
２、２1、２2、２3……電源ユニット
１２……主スイッチング素子
１６……ＰＷＭ回路
２１……同期整流ＭＯＳトランジスタ
３０……保護回路
３５……補助トランジスタ
４１……一次巻線
４２……二次巻線
４３……補助巻線
【図１】
0004216379.tif 000002
【図２】
0004216379.tif 000003
【図３】
0004216379.tif 000004
【図４】
0004216379.tif 000005
【図５】
0004216379.tif 000006