(57)【特許請求の範囲】
【請求項１】
２チャネル・ステレオをマルチチャネル・サウンドにデコードする音響システムにおいて使用するためのプロセスであって、
第１の入力信号から第１のｄｃ信号を取得するステップと、
第２の入力信号から第２のｄｃ信号を取得するステップと、
前記第１および第２のｄｃ信号の差を求めるステップと、
前記差信号が正のとき予め選択した利得の可変乗算器を介して、前記差信号を第１の出力端子に通過させ、前記差信号が負のとき第２の出力端子に通過させるステップと、
前記第１および第２の入力信号を加算するステッブと、
前記加算した第１および第２の入力信号から第３のｄｃ信号を取得するステップと、
前記第１および第２の入力信号の差を求めるステップと、
前記差を求めた第１および第２の入力信号から第４のｄｃ信号を求めるステップと、
前記第３および第４ｄｃ信号の差を求め、スレシホルドｄｃ信号を生成するステップと、
前記スレシホルドｄｃ信号のレベルを検出し、前記第４のｄｃ信号が前記第３のｄｃ信号よりも大きいとき、前記スレシホルドｄｃ信号の増減にしたがって増減する制御信号を生成するステップと、
前記制御信号を前記可変乗算器に印加して、前記第１および第２のｄｃ信号の求めた差に印加する利得を変化させるステップと、
を含むプロセス。
【請求項２】
請求項１記載のプロセスにおいて、前記予め選択した利得が１であるプロセス。
【請求項３】
請求項２記載のプロセスにおいて、前記可変乗算器の前記利得は、１．０ないし１０の範囲で可変であるプロセス。
【請求項４】
請求項１記載のプロセスにおいて、前記予め選択した利得は、０．５０１であるプロセス。
【請求項５】
請求項２記載のプロセスにおいて、前記可変乗算器の前記利得は、０．５０１ないし５の範囲で可変であるプロセス。
【請求項６】
２チャネル・ステレオをマルチチャネル・サウンドにデコードする音響システムにおいて使用するためのプロセスであって、
第１の入力信号に高域通過フィルタ処理を施すステップと、
前記高域通過フィルタ処理した第１の入力信号から第１のｄｃ信号を取得するステップと、
第２の入力信号に高域通過フィルタ処理を施すステップと、
前記高域通過フィルタ処理した第２の入力信号から第２のｄｃ信号を取得するステップと、
前記第１および第２のｄｃ信号の差を求め、高帯域ｄｃ信号を生成するステップと、
前記高帯域ｄｃ信号が正のとき、前記高帯域ｄｃ信号を、予め選択した利得の高帯域信号可変乗算器を介して、第１の高帯域出力端子に通過させ、前記高帯域ｄｃ信号が負のとき、第２の高帯域出力端子に通過させるステップと、
前記第１の入力信号に低域通過フィルタ処理を施すステップと、
前記低域通過フィルタ処理した第１の入力信号から第３のｄｃ信号を取得するステップと、
前記第２の入力信号に低域通過フィルタ処理を施すステップと、
前記低域通過フィルタ処理した第２の入力信号から、第４のｄｃ信号を取得するステップと、
前記第３および第４のｄｃ信号の差を求め、低帯域ｄｃ信号を生成するステップと、
前記低帯域ｄｃ信号が正のとき前記予め選択した利得の低帯域信号可変乗算器を介して、前記低帯域ｄｃ信号を第１の低帯域出力端子に通過させ、前記低帯域ｄｃ信号が負のとき、第２の低帯域出力端子に通過させるステップと、
前記第１および第２の入力信号を加算するステップと、
前記加算した第１および第２の入力信号から第５のｄｃ信号を取得するステップと、
前記第１および第２の入力信号の差を求めるステップと、
前記第１および第２の入力信号の求めた差から第６のｄｃ信号を取得するステップと、
前記第５および第６のｄｃ信号の差を求め、スレシホルドｄｃ信号を生成するステップと、
前記スレシホルドｄｃ信号のレベルを検出し、前記第６のｄｃ信号が前記第５のｄｃ信号よりも大きいとき、前記スレシホルドｄｃ信号の増減にしたがって増減する制御信号を生成するステップと、
前記制御信号を前記高帯域および低帯域可変乗算器に印加して、前記高帯域および低帯域ｄｃ信号に印加する利得を変化させるステップと、
を含むプロセス。
【請求項７】
２チャネル・ステレオをマルチチャネル・サウンドにデコードする音響システムにおいて使用するためのプロセスであって、
第１の入力信号に高域通過フィルタ処理を施すステップと、
前記高域通過フィルタ処理した第１の入力信号から第１のｄｃ信号を取得するステップと、
第２の入力信号に高域通過フィルタ処理を施すステップと、
前記高域通過フィルタ処理した第２の入力信号から第２のｄｃ信号を取得するステップと、
前記第１および第２のｄｃ信号の差を求め、高帯域ｄｃ信号を生成するステップと、
前記高帯域ｄｃ信号が正のとき予め選択した利得の高帯域信号可変乗算器を介して、前記高帯域ｄｃ信号を第１の高帯域出力端子に通過させ、前記高帯域ｄｃ信号が負のとき、第２の高帯域出力端子に通過させるステップと、
前記第１の入力信号に低域通過フィルタ処理を施すステップと、
前記低域通過フィルタ処理した第１の入力信号から第３のｄｃ信号を取得するステップと、
前記第２の入力信号に低域通過フィルタ処理を施すステップと、
前記低域通過フィルタ処理した第２の入力信号から、第４のｄｃ信号を取得するステップと、
前記第３および第４のｄｃ信号の差を求め、低帯域ｄｃ信号を生成するステップと、
前記低帯域ｄｃ信号が正のとき前記予め選択した利得の低帯域信号可変乗算器を介して、前記低帯域ｄｃ信号を第１の低帯域出力端子に通過させ、前記低帯域ｄｃ信号が負のとき第２の低帯域出力端子に通過させるステップと、
前記第１の入力信号から第５のｄｃ信号を取得するステップと、
前記第２の入力信号から第６のｄｃ信号を取得するステップと、
前記第５および第６のｄｃ信号の差を求め、広帯域ｄｃ信号を生成するステップと、
前記広帯域ｄｃ信号を広帯域出力端子に通過させるステップと、
前記第１および第２の入力信号を加算するステップと、
前記加算した第１および第２の入力信号から第７のｄｃ信号を取得するステップと、
前記第１および第２の入力信号の差を求めるステップと、
前記第１および第２の入力信号の求めた差から第８のｄｃ信号を取得するステップと、
前記第７および第８のｄｃ信号の差を求め、スレシホルドｄｃ信号を生成するステップと、
前記スレシホルドｄｃ信号のレベルを検出し、前記第８のｄｃ信号が前記第７のｄｃ信号よりも大きいとき、前記スレシホルドｄｃ信号の増減にしたがって増減する制御信号を生成するステップと、
前記制御信号を前記高帯域および低帯域可変乗算器に印加して、前記高帯域および低帯域ｄｃ信号に印加する利得を変化させるステップと、
を含むプロセス。
【請求項８】
５つの離散信号を２チャネル・ステレオにエンコードする音響システムにおいて使用するためのプロセスであって、
３ｄＢ減衰させた第１の離散オーディオ信号と第２の離散信号とを加算して、第１の複合信号を生成するステップと、
前記第１の複合信号を、線形の位相対周波数応答を有する第１の全域通過ネットワークに供給するステップと、
前記３ｄＢ減衰させた第１の離散オーディオ信号と第３の離散信号とを加算して、第２の複合信号を生成するステップと、
前記第２の複合信号を、線形の位相対周波数応答を有する第２の全域通過ネットワークに供給するステップと、
第４の離散オーディオ信号を、線形の位相対周波数応答と９０°の位相シフトとを有する第３の全域通過ネットワークに供給するステップと、
第５の離散オーディオ信号を、線形の位相対周波数応答と９０°の位相シフトとを有する第４の全域通過ネットワークに供給するステップと、
前記第１のネットワークの出力と、前記３ｄＢ減衰させた第３のネットワークの出力と、前記３ｄＢないし６ｄＢ減衰させた第４のネットワークの出力とを加算し、第１のチャネル信号を生成するステップと、
前記第２のネットワークの出力と、前記３ｄＢ減衰させた第４のネットワークの出力と、前記３ｄＢないし６ｄＢ減衰させた第３のネットワークの出力とを加算し、第２のチャネル信号を生成するステップと、
を含むプロセス。
【請求項９】
５つの離散信号を２チャネル・ステレオにエンコードする音響システムにおいて使用するためのプロセスであって、
３ｄＢ減衰させた第１の離散オーディオ信号と第２の離散信号とを加算して、第１の複合信号を生成するステップと、
前記第１の複合信号を、線形の位相対周波数応答を有する第１の全域通過ネットワークに供給するステップと、
前記３ｄＢ減衰させた第１の離散オーディオ信号と第３の離散信号とを加算して、第２の複合信号を生成するステップと、
前記第２の複合信号を、線形の位相対周波数応答を有する第２の全域通過ネットワークに供給するステップと、
第４の離散オーディオ信号を、線形の位相対周波数応答と９０°の位相シフトとを有する第３の全域通過ネットワークに供給するステップと、
第５の離散オーディオ信号を、線形の位相対周波数応答と９０°の位相シフトとを有する第４の全域通過ネットワークに供給するステップと、
前記第４の離散オーディオ信号から第１のｄｃ信号を取得するステップと、
前記第５の離散オーディオ信号から第２のｄｃ信号を取得するステップと、
前記第１および第２のｄｃ信号の差を求め、制御信号を生成するステップと、
前記第３のネットワークの出力を第１の可変乗算器に供給するステップと、
前記第４のネットワークの出力を第２の可変乗算器に供給するステップと、
前記制御信号の反転に応答して、前記第１の可変乗算器の利得を変化させ、前記第３のネットワーク出力を、３ｄＢないし６ｄＢの範囲で減衰させるステップと、
前記制御信号に応答して、前記第２の可変乗算器の利得を変化させ、前記第４のネットワーク出力を３ｄＢないし６ｄＢの範囲で減衰させるステップと、
前記第１のネットワークの出力と、前記３ｄＢ減衰させた第３のネットワークの出力と、前記第１の可変乗算器の出力とを加算し、第１のチャネル信号を生成するステップと、
前記第２のネットワークの出力と、前記３ｄＢ減衰させた第４のネットワークの出力と、前記第２の可変乗算器の出力とを加算し、第２のチャネル信号を生成するステップと、
を含むプロセス。
【請求項１０】
５つの離散入力信号を２チャネル・ステレオにエンコードする音響システムにおいて使用するためのプロセスであって、
前記入力信号の第１の入力信号を可変乗算器の入力に印加するステップと、
前記第１の入力信号と第２の入力信号を結合して、第１の入力信号と第２の入力信号との比を示す制御信号を提供するステップと、
前記制御信号を前記可変乗算器に印加して、前記第１の入力信号に加えられる利得を変化させるステップと、
第３の入力信号と第４の入力信号を結合して、複合信号を生成するステップと、
前記可変乗算器の出力信号を前記第２の入力信号および前記複合信号と結合して、前記２チャネル・ステレオの出力信号を生成するステップと、
を含むプロセス。
【請求項１１】
５つの離散入力信号を２チャネル・ステレオにエンコードする音響システムにおいて使用するためのプロセスであって、
前記入力信号の第１の入力信号を第１可変乗算器の入力に印加するステップと、
前記入力信号の第２の入力信号を第２可変乗算器の入力に印加するステップと、
前記第１の入力信号と第２の入力信号を結合して、第１の入力信号と第２の入力信号との比を示す制御信号を提供するステップと、
前記制御信号を前記第１可変乗算器に印加して、前記第１の入力信号に加えられる利得を変化させるステップと、
第３の入力信号と第４の入力信号を結合して、第１の複合信号を生成するステップと、
前記第１可変乗算器の出力信号を前記第２の入力信号および前記第１の複合信号と結合して、前記２チャネル・ステレオの第１の出力信号を生成するステップと、
を含むプロセス。
【請求項１２】
５つの離散入力信号を２チャネル・ステレオにエンコードする音響システムにおいて使用するためのプロセスであって、
前記入力信号の第１の入力信号を第１可変乗算器の入力に印加するステップと、
前記入力信号の第２の入力信号を第２可変乗算器の入力に印加するステップと、
前記第１の入力信号と第２の入力信号を結合して、第１の入力信号と第２の入力信号との比を示す第１の制御信号を提供するステップと、
前記制御信号を前記第１可変乗算器に印加して、前記第１の入力信号に加えられる利得を変化させるステップと、
前記第１の制御信号を反転させ、第２の制御信号を提供するステップと、
前記第２の制御信号を前記第２可変乗算器に印加して、前記第２の入力信号に加えられる利得を変化させるステップと、
第３の入力信号と第４の入力信号を結合して、第１の複合信号を生成するステップと、
前記第１可変乗算器の出力信号を前記第２の入力信号および前記第１の複合信号と結合して、前記２チャネル・ステレオの第１の出力信号を生成するステップと、
前記第４の入力信号と第５の入力信号を結合して、第２の複合信号を生成するステップと、
前記第２可変乗算器の出力信号を前記第１の入力信号および前記第２の複合信号と結合して、前記２チャネル・ステレオの第２の出力信号を生成するステップと、
を含むプロセス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、音響サウンド・システムに関し、更に特定すれば、一般的に「サラウンド」システム(surround system)と呼ばれている、２チャネル・ステレオからマルチチャネル音響をデコード可能なオーディオ・サウンド・システムに関するものである。
【０００２】
【従来の技術】
ピータ  シャイバー(Peter Scheiber)の米国特許番号第３，６３２，８８６号が１９６０年代に発行されて以来、多次元サウンド・システムに関する多くの特許が発行されてきた。これらのシステムは、一般的に４−２−４マトリクス・システムとして知られており、４つの離散ステレオ信号が２チャネル・ステレオ信号にエンコードされる。そして、このエンコードされたステレオ信号は、デコーダを通じて演奏することができる。デコーダは、４つのエンコードされた信号を抽出し、それらの意図されたスピーカ位置にそれらを供給する。
【０００３】
４−２−４マトリクス構造は、元々１９７０年代の４チャネル・サウンド・システムに適用されたものであるが、近年映画の用途、更により最近になってホーム・シアター(home theater)の用途に、非常に普及しつつある。４チャネル・サウンドの権利譲渡(demise)に続いて、ドルビー・ラボラトリーズ(Dolby Latoratories)のような会社が、長編映画(feature film)に現実性を付加する試みにおいて、マトリクス方式を映画の用途に適用した。上述のシャイバー特許、および彼のその後に取得した米国特許第３，７４６，７９２号および第３，９５９，５９０号は、ドルビー・ラボラトリによってドルビー・サラウンド（商標）システムのために引用された特許である。映画およびホーム・シアターの用途のために普及したサラウンド・システムは、典型的に、離散音響信号を４つのスピーカ位置、即ち、左前方、右前方、中央前方、および背後周囲に供給するものである。背後周囲環境(rear surround environment)は、典型的に、左および右に配置された少なくとも２つのスピーカによって構成されており、これら各々には、モノラルのサラウンド信号が供給される。
【０００４】
４−２−４マトリクス・システムに関して後に取得した特許は、マトリクスの性能向上を試みたものである。例えば、元の受動システムは、３ｄＢの隣接チャネル（即ち、左−中央、中央−右、右−サラウンドおよびサラウンド−左）間分離が可能であるに過ぎず、したがって、利得制御を内蔵した指向制御システム(steered system)およびチャネル間分離の知覚性を高めた指向制御ロジック(steering logic)を開発することが望ましかった。
【０００５】
多くの従来技術のサラウンド・システムは、所与の信号をマルチチャネル出力にデコードするために、可変マトリクスを使用している。かかるシステムは、ドルビー・ラボラトリーズに譲渡された米国特許番号第４，７９９，２６０号、およびフォスゲート(Fosgate)からの米国特許番号第５，１７２，４１５号に開示されている。これらの特許は各々、システムのために最終出力を供給する可変出力マトリクスを開示するものである。ダヴィッド ブラックマー(David Blackmer)からの米国特許第４，５８９，１２９号に示されるような他の設計は、可変出力マトリクスを含まず、その代わりに、左、中央、右および周囲のために個々の指向性制御ブロックを含むシステムを開示している。
【０００６】
サラウンド・サウンド・システムの発展においては、聴取者の周囲３６０゜の音場におけるあらゆる所望の位置において特定のサウンドを供給できる機能を音響技術者に可能にする技術を開発するための前進的な試みを、かかるシステムの開発者が行ったことがわかる。かかる発展における最近の結果は、ドルビー・ラボラトリーズのＡＣ３システムの開発において見ることができる。このシステムは、５つの離散チャネルの音響を提供する。しかしながら、かかるシステムには、以下のような少なくとも２つの大きな欠点がある。まず、（１）既存の機材と互換性がない(backward compatible)こと、そして（２）デジタル・データの記憶を必要とし、データのアナログ記録を考慮していないこと（即ち、音響テープ、ビデオ・テープ等）である。ドルビーＡＣ３によってエンコードされたデジタル・サウンドトラックは、ドルビー・プロ・ロジック・システム(Dolby Pro Logic System)で再生することができない。
【０００７】
本発明者による米国特許番号第５，３１９，７１３号および第５，３３３，２０１号は、ドルビー・サラウンド（商標）およびドルビー・プロ・ロジック（商標）として商業的に知られかつ入手可能となったシステムに対する大きな改良である。これら引用した特許において主に記載されているのは、後部チャネルに方向情報を供給する手段、即ち、ドルビー・システムが与えない構造である。この構造は、音響のみの用途、および音響を映像と同期させる用途（Ａ／Ｖ）において非常に望ましく、先に引用した特許に詳しく説明されている。しかしながら、本発明者の先に引用した特許に記載されている発明は以前の設計を飛躍的に改良するものであるが、これまでに開示されたマトリクスに基づくシステムには、デコード時に独立した左および右後部チャネルを得る手段を提供するものはない。
【０００８】
本発明者の現在係属中の米国特許出願連番第０８／４２６，０５５号は、エンコード・プロセス中に、音響スペクトルの上縁部に１つ以上の通知用（シグナル）トーンの埋め込み（エンベッド）を実施することによって、付加的な離散信号を供給する手段を開示するものである。これらのトーンは、デコード・プロセス中に検出してシステムを再構成することができ、左前方、中央および右前方チャネルを禁止することによって、左、中央および右にパンニングされる信号を、それぞれ、左後方、背後および右後方位置にのみ供給するようにしたものである。そして、望ましければ、付加した通知トーンを検出すると、システム構成をリセットすることができる。このシステムは付加チャネルを生成する手段を提供し、既存のシステムに対する改良ではあるが、欠点も伴う。例えば、実際に音響スペクトルの中にトーンを組み込むと、それらが聴取者に聴取可能となる可能性が生じるが、これは受け入れられることではない。加えて、かかるシステムは、カセット・テープや、３５ｍｍフィルム用光学サウンドトラックのように、元々媒体に制限があるために、限られた数の記録媒体にしか適用することができない。
【０００９】
したがって、５つの離散音響信号を２チャネル・ステレオ記録用にエンコードし、デコード時に、５箇所以上の所定の位置を別個の独立した音源として、そのいずれかに特定のサウンドを配置する能力を有することにより、５−２−５マトリクス・システムの生成を可能とすることが望ましい。かかるシステムの典型的な実施形態の１つは、左前方、右前方、中央、左後方、右後方のスピーカ位置に信号を供給することである。当業者には認められようが、他にも、本発明には、別の可能なチャネル構成による多数の実施例がある。
【００１０】
【発明が解決しようとする課題】
したがって、本発明の主要な目的は、１つのステレオ信号を少なくとも５つの個別で独立したチャネルにデコードする、マトリクス・システムを提供することである。また、本発明の目的は、既存のステレオ機材全てと互換性のあるマトリクス・システムを達成することである。本発明の他の目的は、他の既存サラウンド・システムで用いるためにエンコードされた媒体(material)と互換性のあるマトリクス・システムを提供することである。本発明の更に他の目的は、本システムのために特定してエンコードされた媒体を、他のあらゆる既存のデコード処理システムによって再生可能とし、しかも望ましくない結果を生じないマトリクス・システムを提供することである。
【００１１】
【課題を解決するための手段】
本発明によれば、５つの離散音響信号を２チャネル・ステレオ記録用にエンコードし、記録済みのステレオ信号を少なくとも５つの分離した独立チャネルにデコードすることによって、個別の独立した音源としての５箇所以上の所定の位置のいずれか１つに、特定のサウンドの配置を可能とすることによって、５−２−５マトリクス・システムを生成する、マトリクス・システムを提供する。本システムの一実施例は、信号を左前方、右前方、中央、左後方、および右後方のスピーカ位置に供給する。本システムは既存の全ステレオ機材および他の既存のサラウンド・システムと用いるためにエンコードされた全ての既存の媒体と互換性がある。本システムのために特定してエンコードされた媒体は、他のあらゆる既存のデコード処理システムによっても再生可能であり、しかも望ましくない結果を生じることはない。
【００１２】
本発明のその他の目的および利点は、以下の詳細な説明を読み、添付図面を参照することによってより明白となろう。
【００１３】
尚、本発明は好適実施例に関連付けて説明するが、それは本発明を当該実施例に限定することを意図するものでないことは理解されよう。逆に、特許請求の範囲に規定してある本発明の精神および範囲に含まれ得る全ての代替物、変更物、および均等物を包含することを意図するものである。
【００１４】
【発明の実施の形態】
まず図１を参照すると、サラウンド・システムの一実施形態全体が示されており、ここでは、左入力信号が入力ノード９Ｌに印加される。この入力信号は増幅器１０Ｌによってバッファされ、左前方出力ＬOを発生する左操向（指向性）制御回路(left steering circuit)４０、ならびに加算増幅器２０、差動増幅器３０および操向制御電圧発生器８０に供給される。右入力信号は、入力ノード９Ｒに供給され、増幅器１０Ｒによってバッファされ、右前方出力ＲOを発生する右操向制御回路６０、ならびに加算増幅器２０、差動増幅器３０および操向制御電圧発生器８０に供給される。加算増幅器２０から出力される信号は、中央操向制御回路１２０に供給され、中央操向制御回路１２０は中央チャネル出力ＣOを供給する。一方、差動増幅器３０から出力される信号は、サラウンド操向制御回路１３０に供給され、サラウンド操向制御回路１３０は、左および右後方出力ＬROおよびＲROを発生する。操向制御回路４０，６０，１２０および１３０は各々操向制御電圧発生器８０によって制御される。
【００１５】
図２を参照すると、操向制御電圧発生器８０は、それぞれ高域通過フィルタ８２Ｌおよび８２Ｒを介して供給される左および右信号ＬおよびＲを受ける。これらのフィルタは、本発明者の米国特許番号第５，３１９，７１３号の図４に示されかつ記載されている。この特許の内容は、この言及により本願にも含まれるものとする。フィルタ処理後の信号は、次にレベル検出器８３Ｌおよび８３Ｒに供給される。これらは、ミシガン州ローチェスタ・ヒルズのロックトロン コーポレーション(Rocktron Corporation)から入手可能なＲＳＰ２０６０ＩＣによって供給されるものと同等である。図２に示す検出器は全て、ＲＳＰ２０６０ＩＣによって供給されるものと同等であるが、ピーク平均、ＲＭＳ検出等のような、他の形態のレベル検出器も実施可能である。検出された信号は、差動増幅器８５に印加される前に、バッファ増幅器８４Ｌおよび８４Ｒによってバッファされる。
【００１６】
右高帯域情報が優勢であると検出された場合、差動増幅器８５から正移行出力が得られる。この正移行出力は、ＶＣＡ１１８Ａおよびダイオード８７Ｒを介して、時定数発生器８８Ｒに供給される。時定数発生器８８Ｒは、正電圧を生成しコンデンサ８８Ｂによって記憶される。したがって、増幅器８５の出力から印加された正電圧がコンデンサ８８Ｂのために瞬時充電電流を生成するので、アタック（動作開始）時定数(attack time constant)は非常に速い。時定数発生器８８Ｒのレリース（解放）特性は、コンデンサ８８Ｒおよび抵抗８８Ａによって形成される。抵抗８８Ａは、コンデンサ８８Ｂの唯一の放電経路である。コンデンサ８８Ｂ上の電圧は増幅器８８Ｃによってバッファされ、次に増幅器８８Ｃは右後方高帯域電圧出力信号ＲRHVを発生し、図７により詳細に示すサラウンド操向制御回路１３０に供給する。図２に示す時定数発生器は全て、上述の時定数発生器８８Ｒと同じように動作する。
【００１７】
逆に、左高帯域情報が優勢な場合は、増幅器８５から負移行出力が得られる。この負移行出力は、ＶＣＡ１１８Ａを介した後、反転増幅器８６によって供給され反転されて正移行出力となり、ダイオード８７Ｌおよび時定数発生器８８Ｌを介して左後方高帯域出力信号ＬRHVをサラウンド操向制御回路１３０に供給する。
【００１８】
操向制御電圧発生器８０に印加されたＬおよびＲ入力信号は、検出器９１Ｌおよび９１Ｒによってレベル検出が行われる前に、それぞれ、低域通過フィルタ９０Ｌおよび９０Ｒも通過する。検出信号は、差動増幅器９３に印加される前に、演算増幅器９２Ｌおよび９２Ｒによってバッファされる。右低帯域情報が優勢であることが検出されると、差動増幅器９３から正移行出力が得られる。この正移行出力は、次に、ＶＣＡ１１８Ｂおよびダイオード９５Ｒを介して、時定数発生器９６Ｒに供給され、時定数発生器９６Ｒは右後方低帯域出力信号ＲRLVを発生し、サラウンド操向制御回路１３０に供給する。
【００１９】
逆に、左低帯域情報が優勢な場合、増幅器９３から負移行出力が得られる。この負移行出力は、ＶＣＡ１１８Ｂを通じて、反転増幅器９４によって反転されて正移行出力が生成され、これがダイオード９５および時定数発生器９６Ｌを介して、左後方低帯域電圧出力信号ＬRLVが発生され、サラウンド操向制御回路１３０に供給される。
【００２０】
加えて、操向制御電圧発生器８０に印加されたＬおよびＲ入力信号には、それぞれ、検出器９８Ｌおよび９８Ｒによる広帯域レベル検出が行われる。次に、検出信号は、差動増幅器１００に印加される前に、演算増幅器９９Ｌおよび９９Ｒによってバッファされる。左情報が優勢であることが検出された場合、増幅器１００は負移行信号を発生し、反転増幅器１０１に供給する。増幅器１０１からの正出力は、ダイオード１０２Ｌを介して時定数発生器１０３Ｌに供給され、時定数発生器１０３Ｌの出力に正移行電圧を生成する。逆に、右情報が優勢であることが検出された場合、差動増幅器１００の出力は正移行信号を発生し、ダイオード１０２Ｒおよび時定数発生器１０３Ｒに供給する。時定数発生器１０３Ｌおよび１０３Ｒ双方の出力は、加算増幅器１０４に供給されるので、優勢な左または右信号のいずれかから出力電圧Ｌ／ＲVが得られる。この出力電圧Ｌ／ＲVは、次にサラウンド操向制御回路１３０および中央操向回路１２０に供給される。
【００２１】
また、操向制御電圧発生位８０は、Ｌ＋Ｒ入力信号およびＬ−Ｒ入力信号も受ける。これらの入力信号は、それぞれ、検出器１０７Ｆおよび１０７Ｂによるレベル検出を受け、増幅器１０８Ｆおよび１０８Ｂによってバッファされる。バッファされた信号は、次に、差動増幅器１０９に印加される。Ｌ＋Ｒ信号が優勢であることが検出された場合、増幅器１０９の出力に正移行電圧が生成され、時定数発生器１１２Ｆに向けて送出される。演算増幅器１１３は、この信号を負移行電圧に反転し、次にこれを用いて、図５に更に詳細に示す左操向制御回路４０および図６に更に詳細に示す右操向制御回路６０内の操向制御ＶＣＡを制御する。増幅器１１３は、利得１の増幅器として構成されており、その「−」入力と負供給電圧との間に追加の抵抗１１５が設けられており、増幅器１１３の出力に正オフセット電圧を発生する。前方Ｌ＋Ｒ情報も前方Ｌ−Ｒ情報も存在しない静止状態では、増幅器１１３は常に特定の正オフセット電圧を発生するので、左操向制御回路４０および右操向制御回路６０に印加されると、当該回路内の操向制御ＶＣＡを減衰するための適正な電圧を発生する。したがって、前方情報が検出されなければ、正電圧が常にＦV出力に印加される。前方Ｌ＋Ｒ情報が検出されると、増幅器１１３の出力は、この前方Ｌ＋Ｒ情報の存在が検出される以前の正オフセット電圧から、負方向に移行し始める。強いＬ＋Ｒ情報が存在する場合、増幅器１１３の出力が、０ボルトと交差する程負に移行することになる。増幅器１１３の出力が０ボルトと交差すると、ダイオード１１７は逆バイアス状態となり、ＦV出力にゼロ出力電圧を発生する。Ｌ−Ｒサラウンド情報が優勢であることが検出された場合、差動増幅器１０９の出力に負移行電圧が生成される。この負移行電圧は反転増幅器１１０によって反転されるので、時定数発生器１１２Ｂからは正出力が生成され、左操向制御回路４０および右操向制御回路６０内の操向制御ＶＣＡを制御するＢＶ出力が生成される。
【００２２】
信号ＢVはスレシホルド（閾値）検出回路１１９にも供給される。スレシホルド検出回路１１９は、電圧制御増幅器１１８Ａおよび１１８Ｂの制御ポートにこの信号を供給する。ハードなサラウンド・パン条件(hard surround-panned condition)の下では、ＶＣＡ１１８Ａおよび１１８Ｂは、それぞれ、その入力増幅器８５および９３の出力の利得を、１０の利得まで動的に上昇させる。ＶＣＡ１１８Ａおよび１１８Ｂは、信号をサラウンド位置にパンニングするときにのみ利得を発生し、その他の場合は、全ての他の条件の下で、利得１の出力を発生する。スレシホルド検出回路１１９は信号ＢVのレベルを監視し、ＶＣＡ１１８Ａおよび１１８Ｂがアクティブであるとき、およびどのくらい増幅器８５および９３の出力を増大させるべきかを判定する。強いサラウンド信号Ｌ−Ｒが検出された場合、信号ＢVは２ボルトを越える。ＢVが２ボルトを越えると、スレシホルド検出回路１１９は、正電圧をＶＣＡ１１８Ａおよび１１８Ｂの制御ポートに印加するので、これによって、それらの入力増幅器８５および９３それぞれからの利得出力を増大させる。ＢVが２ボルトのとき、ＶＣＡ１１８Ａおよび１１８Ｂの利得係数は非常に低い。しかしながら、ＢVの信号レベルが上昇するにつれ、より強いＬ−Ｒ情報が入力において検出されて３ボルトに近付き、ＶＣＡ１１８Ａおよび１１８Ｂの利得は比例して増大する。信号ＢVが３ボルトに達すると、ＶＣＡ１１８Ａおよび１１８Ｂの利得は、最大利得係数の１０に達する。
【００２３】
高帯域および低帯域レベル検出器８３Ｌ，８３Ｒ，９１Ｌおよび９１Ｒは、入力バランスして、１０ｄＢ当たり１ボルトの応答を発生する。説明を容易にするために、図８に示すＶＣＡ１３９，１４０，１４１および１４２は全て、１ボルト／１０ｄＢ応答を発生するように構成することも可能である。したがって、Ｌ情報の利得が１で−Ｒ情報が−３ｄＢのハード・サラウンドＬ−Ｒ信号が入力において検出された場合、左の方が３ｄＢ優勢であることが検出され、高帯域および低帯域増幅器８５および９３の出力は各々−０．３ボルトとなる。この入力に対してハード・サラウンド・パンが行われるので、信号ＢVは３ボルトに達し、この−０．３ｄＢはＶＣＡ１１８Ａおよび１１８Ｂによって１０倍に増幅され、これによって３ボルトのＬRHVおよびＬRLVが生成される。これらの３ボルト信号は、次に、図８に示すＶＣＡ１３９および１４１にそれぞれ印加され、それぞれの左後方出力に対して３０ｄＢだけ操向制御を行う。
【００２４】
図３を参照すると、典型的な従来技術のエンコーディング方式のブロック図が開示されており、ここでは、４つの離散信号、即ち、左、右、中央およびサラウンドが、２チャネル・ステレオ信号にエンコードされる。左入力信号Ｌは加算増幅器３１に供給され、一方右入力信号Ｒは別の加算増幅器３２に供給される。中央チャネル入力Ｃは加算増幅器３１および３２に等しく−３ｄＢで供給される。第１の増幅器３１の出力は、全域通過ネットワーク(all-pass network)３３に供給され、このネットワーク３３は、線形の位相対周波数応答を発生する。全域通過ネットワーク３３の出力は、次に第３の加算増幅器３６に供給される。第２の増幅器３２の出力は、第１の全域通過ネットワーク３３と同様の別の全域通過ネットワーク３５に供給され、ネットワーク３５も線形の位相対周波数応答を発生する。第２の全域通過ネットワーク３５の出力は、次いで第４の加算増幅器３７に供給される。サラウンド入力信号Ｓは、直接第３の全域通過ネットワーク３４に供給され、ネットワーク３４は９０゜の位相シフトおよび線形の位相対周波数応答を発生する。第３の全域通過ネットワーク３４の出力は、第３および第４の加算増幅器３６および３７に等しく−３ｄＢで供給される。また、第３の全域通過ネットワーク３４の出力は、第４の加算増幅器３７の反転入力に供給され、あらゆるＲT信号の相殺を防止することも注記すべきであろう。第３および第４の増幅器３６および３７は、左および右エンコード出力ＬTおよびＲTを発生する。
【００２５】
図４は、位相対周波数のグラフであり、音響スペクトル全域における、第１および第３の全域通過ネットワーク３３および３４の出力間の関係を示すものである。いずれの所与の周波数においても、第３の全域通過ネットワーク３４の出力は常に第１の全域通過ネットワーク３３の出力とは、９０゜位相がずれていることが分かる。
【００２６】
図５は、５つの離散信号を受け、それらを２チャネル・ステレオ信号にエンコードするシステムを開示するものである。左入力信号Ｌは加算増幅器１５０に供給され、一方右入力信号Ｒは第２の加算増幅器１５１に供給される。中央チャネル入力Ｃは、加算増幅器１５０および１５１に等しく−３ｄＢで供給される。第１の増幅器１５０の出力は、全域通過ネットワーク１５２に供給され、ネットワーク１５２は線形の位相対周波数応答を発生する。次に、全域通過ネットワーク１５２の出力は、第３の加算増幅器１６０に供給される。第２の加算増幅器１５１の出力は、第１の全域通過ネットワーク１５２と同様の第２の全域通過ネットワーク１５５に供給され、このネットワーク１５５も線形の位相対周波数応答を発生する。次に、第２の全域通過ネットワーク１５５の出力は、第４の加算増幅器１６１に供給される。左サラウンド入力信号ＳＬは直接第３の全域通過ネットワーク１５３に供給され、ネットワーク１５３は９０゜の位相シフトおよび線形の位相対周波数応答を発生する。第３の全域通過ネットワーク１５３の出力は、−３ｄＢで第３の加算増幅器１６０に供給されると共に、ＶＣＡ１５７に供給され、ＶＣＡ１５７は第４の増幅器１６１にこれを供給する。右サラウンド入力信号ＳＲは直接第４の全域通過ネットワーク１５４に供給され、ネットワーク１５４は、９０゜の位相シフトと線形の位相対周波数応答を発生する。第４の全域通過ネットワーク１５４の出力は、−３ｄＢで第４の加算増幅器１６１供給されると共に、別のＶＣＡ１５６に供給され、ＶＣＡ１５６はこれを第３の増幅器１６０に供給する。左サラウンド入力信号ＳLは、レベル検出回路１６２にも供給される。同様に、右サラウンド入力ＳRも別のレベル検出器１６３に供給される。検出器１６２および１６３の出力は、第５の増幅器１６４において加算される。第５の増幅器１６４の出力は、別の第１のＶＣＡ１５７の制御ポートに印加される前に、ダイオード１５９に供給される。また、第５の増幅器１６４の出力は、別のダイオード１５８に供給され第２のＶＣＡ１５６の制御ポートに印加される前に、第６の増幅器１６５によって反転される。静止状態において、ＶＣＡ１５６および１５７は各々−３ｄＢの出力を発生する。第３および第４の増幅器１６０および１６１は、左および右エンコード出力ＬTおよびＲTを発生する。
【００２７】
かかる構成において、強い左サラウンド信号ＳＬが第１の検出器１６２によって検出され、第５の増幅器１６４によって反転されるとする。第５の増幅器１６４からの負移行出力は第１のＶＣＡ１５７に印加され、第１のＶＣＡ１５７はその出力を更に３ｄＢ減衰させる。また、第５の増幅器１６４からの負移行出力は、第６の増幅器１６５によって反転される。逆バイアスされた第２のダイオード１５８のために、第２のＶＣＡ１５６の制御ポートに印加される電圧はない。したがって、第２のＶＣＡ１５６の出力は−３ｄＢに留まり、左サラウンド信号ＳLは、右サラウンド信号ＳRよりも３ｄＢ高くエンコードされる。逆に、強い右サラウンド信号ＳRが第２の検出器１６３によって検出されると、第５の増幅器１６４から正移行出力が生成される。この正移行出力は第６の増幅器１６５によって反転され、第２のダイオード１５８を介して、第２のＶＣＡ１５６の制御ポートに供給され、第２のＶＣＡ１５６の出力を更に３ｄＢ減衰させる。逆バイアスされている第１のダイオード１５９のために、正移行電圧は第１のＶＣＡ１５７の制御ポートには印加されない。したがって、第１のＶＣＡ１５７の出力は−３ｄＢのままであり、右サラウンド信号ＳRは、左サラウンド信号ＳLよりも３ｄＢ高くエンコードされる。
【００２８】
この技法は、Ｌが−Ｒよりも僅かにホットな(hotter)Ｌ−Ｒ信号のエンコード処理を可能にするものであり、意図的に左後方に特定して指向性制御を行い、他の全チャネルの指向性を低下させることができる。同様に、−Ｒ信号を１の利得でエンコードし、Ｌ信号を−３ｄＢでエンコードすることによって、独立した右サラウンド信号も実現することができる。このように、あらゆるエンコード信号を左前方、右前方、中央、左後方または右後方チャネルのみに供給可能な、５−２−５マトリクス・システムを得ることができる。
【００２９】
次に図６Ｌを参照する。ＬおよびＲ入力信号は左指向性制御回路４０に印加される。入力信号Ｌは増幅器４２によって反転され、加算ネットワーク４６に供給される。Ｒ入力信号は、加算ネットワーク４６に供給される前に、ＶＣＡ４３を通過する。ＶＣＡは従来技術において一般的に知られかつ用いられているものであり、当業者は、本発明において示す電圧制御増幅器全てに適正な機能を与える電圧制御増幅器を、いかにして実施するかについては理解しているであろう。ＶＣＡ４３は、その制御ポートに印加される信号ＦVによって制御される。ＶＣＡ４３の出力は、１８ｄＢ／オクターブ反転低域通過フィルタ４５の入力に供給される。当業者は、かかるフィルタ・ネットワークをどのように設計し実施するかについては理解しているであろう。また、フィルタ４５の出力は、加算ネットワーク４６に供給される。フィルタ４５の出力はＶＣＡ４３の出力と加算され、フィルタ４５の折点周波数より低い低域情報全てが差し引かれる。実際には、この折点周波数は典型的に２００Ｈｚである。増幅器４２、ＶＣＡ４３、および低域通過フィルタ４５の出力が加算ネットワーク４６４において加算されると、加算ネットワーク４６の出力は、左および右入力間の差を含むことになる。しかしながら、低域通過フィルタ４５の折点周波数より低いロー・パス情報は影響を受けないので、出力に現われることになる。このプロセスは、左出力ＬO信号からの中央チャネル情報の除去を可能にするものである。ＶＣＡ４３の制御ポートに印加される信号ＦＶが正に移行すると、ＶＣＡ４３の出力が減衰し、中央信号Ｌ＋Ｒの相殺が少なくなる。したがって、静止状態において、ＶＣＡ４３の制御ポートに印加される信号ＦVは正となり、減衰は生じないことがわかる。中央チャネル情報Ｌ＋Ｒが指向性制御電圧発生器８０によって検出されると、信号ＦVは負に移行し、最終的には０ボルトに達し、その結果、左出力ＬOから中央チャネル信号が完全に除去されることになる。
【００３０】
次に、加算増幅器４６の出力が第２のＶＣＡ５０に供給され、ＶＣＡ５０は左出力信号ＬOを発生する。第２のＶＣＡ５０は、図２で得られた信号ＢVによって制御される。入力において検出されたＬ−Ｒ情報は正移行電圧を生成し、その結果、第２のＶＣＡ５０において減衰が生じる。これによって、強いサラウンド情報Ｌ−Ｒが左前方出力信号ＬＯにおいて減衰され、エンコード処理過程の間に印加された激しいサラウンド信号が左前方から完全に除去され、各後方サラウンド・チャネルにおいてのみ現われるようにすることが可能となる。
【００３１】
図６Ｒは、右指向性制御回路６０を開示する。右指向性制御回路６０は、入力信号ＬおよびＲが逆になることを除いて、左指向性制御回路４０と同様に動作し、右出力信号ＲOを発生する。
【００３２】
次に図７を参照する。左＋右信号（Ｌ＋Ｒ）が中央指向性制御回路１２０に入力される。この入力信号はＶＣＡ１２２を介して供給され、中央指向性制御回路１２０の中央チャネル出力ＣOを発生する。ＶＣＡ１２２は指向性制御電圧発生器８０からのＬ／ＲV信号によって制御される。広帯域左または右パンニングが正移行Ｌ／ＲV信号をＶＣＡ１２２の制御ポートに生成するので、左または右広帯域パンニングによって、ＶＣＡ１２２が中央出力ＣＯを減衰することが明白になる。
【００３３】
次に図８を参照する。サラウンド指向性制御回路１３０は、Ｌ−Ｒ信号をその入力で受け、それをＶＣＡ１３２の入力に印加する。ＶＣＡ１３２は、指向性制御電圧発生器８０からのＬ／ＲV信号によって制御される。本システムは、極端に激しい（ハードな）左または激しい右広帯域パンニングのみが減衰するように構成されているので、典型的なステレオ状態の下では、最大左／右方向情報は存在し続ける。ＶＣＡ１３２の出力は高域通過フィルタ１３７に印加され、２つの駆動指向性制御ＶＣＡ１３９および１４０に出力される高帯域出力を生成する。また、ＶＣＡ１３２の出力は、低域通過フィルタ１３８に印加され、２つの更に他の駆動指向性制御ＶＣＡ１４１および１４２に出力される低帯域出力を生成する。フィルタ１３７および１３８については、本発明者の先に引用した’７１３特許に、高域通過フィルタ３１および低域通過フィルタ３２として、明確に開示されかつ記載されている。第１の指向性制御ＶＣＡ１３９からの高帯域出力は、加算増幅器１４７において、第３の指向性制御ＶＣＡ１４１からの低帯域出力と加算される。これら２つの信号を加算することにより、左後方チャネルに印加される左後方出力信号ＬＲＯを発生する。同様に、第２の指向性制御ＶＣＡ１４０からの高帯域出力は、第４の指向性制御ＶＣＡ１４２からの低帯域出力と加算され、右後方チャネルに供給される右後方出力信号ＲROを発生する。指向性制御ＶＣＡ１３９，１４０，１４１および１４２の制御ポートにそれぞれ印加される指向性制御電圧ＬRHV，ＲRHV，ＬRLVおよびＲRLVは、左および右後方またはサラウンド指向性を制御する。マルチバンド指向性制御の基本的動作は、本発明者の米国特許番号第５，３１９，７１３号に記載されている。
【００３４】
以上の説明から、本発明によれば、先に記載した目的、狙いおよび利点を完全に満足する５−２−５マトリクス・システムが提供されたことは明白である。本発明はその特定実施例に関連して説明してきたが、多くの代替物、変更物および改造物は、これまでの説明に基づいて、当業者には明白であることは明らかである。したがって、特許請求の範囲の精神に該当する代替物、変更物および改造物は、本発明に含まれることを意図するものである。
【図面の簡単な説明】
【図１】本発明の好適実施例のブロック図。
【図２】図１の指向性制御電圧発生器の一部ブロック／一部構成図。
【図３】従来技術のエンコード処理方法のブロック図。
【図４】図３の全域通過ネットワークの出力の位相対周波数グラフ。
【図５】本発明のために実施したエンコード処理方法のブロック図。
【図６】図６Ｌは図２の左指向性制御回路の一部ブロック／一部構成図、図６Ｒは図２の右指向性制御回路の一部ブロック／一部構成図。
【図７】図２の中央指向性制御回路の一部ブロック／一部構成図。
【図８】図２のサラウンド指向性制御回路の一部ブロック／一部構成図。
【符号の説明】
９Ｌ，９Ｒ    入力ノード
１０Ｌ，１０Ｒ    増幅器
２０    加算増幅器
３０    差動増幅器
３１，３２，３６，３７    加算増幅器
３３，３４，３５    全域通過ネットワーク
４０    左操向制御回路
４２    増幅器
４３    ＶＣＡ
４５    １８ｄＢ／オクターブ反転低域通過フィルタ
４６    加算増幅器
８０    操向制御電圧発生器
８２Ｌ，８２Ｒ    高域通過フィルタ
８３Ｌ，８３Ｒ    レベル検出器
８４Ｌ，８４Ｒ    バッファ増幅器
８５    差動増幅器
８６    反転増幅器
８７Ｌ，８７ＲＲ    ダイオード
８８Ａ    抵抗
８８Ｂ    コンデンサ
８８Ｃ    増幅器
８８Ｌ，８８Ｒ    時定数発生器
９０Ｌ，９０Ｒ    低域通過フィルタ
９１Ｌ，９１Ｒ    検出器
９２Ｌ，９２Ｒ    演算増幅器
９３    差動増幅器
９４    反転増幅器
９５Ｌ，９５Ｒ    ダイオード
９６Ｌ，９６Ｒ    時定数発生器
９８Ｌ，９８Ｒ    検出器
９９Ｌ，９９Ｒ    演算増幅器
１００    差動増幅器
１０１    反転増幅器
１０２Ｌ，１０２Ｒ    ダイオード
１０３Ｌ，１０３Ｒ    時定数発生器
１０４    加算増幅器
１０７Ｂ，１０７Ｆ    検出器
１０８Ｂ，１０８Ｆ    増幅器
１０９    差動増幅器
１１０    反転増幅器
１１２Ｂ，１１２Ｆ    時定数発生器
１１３    演算増幅器
１１５    抵抗
１１７    ダイオード
１１８Ａ，１１８Ｂ    ＶＣＡ
１１９    スレシホルド検出回路
１２０    中央操向制御回路
１２２，１３２    ＶＣＡ
１３０    サラウンド操向制御回路
１３７    高域通過フィルタ
１３８    低域通過フィルタ
１３９，１４０，１４１，１４２    駆動操向制御ＶＣＡ
１４７    加算増幅器
１５０，１５１，１６０，１６１，１６４，１６５    加算増幅器
１５２，１５３，１５４，１５５    全域通過ネットワーク
１５６，１５７    ＶＣＡ
１５８，１５９    ダイオード
１６２，１６３    レベル検出回路
【図１】
0004354017.tif 000002
【図２】
0004354017.tif 000003
【図３】
0004354017.tif 000004
【図４】
0004354017.tif 000005
【図５】
0004354017.tif 000006
【図６】
0004354017.tif 000007
【図７】
0004354017.tif 000008
【図８】
0004354017.tif 000009