(57)【特許請求の範囲】
【請求項１】
所定の入力領域面を有する入力部に対して、選択的に加圧する加圧体の加圧位置を座標情報として検出する座標入力装置であって、
前記座標入力装置の周縁部に形成された引き出し電極と、
前記引き出し電極上に形成された第１導電型の半導体性物質粒子とバインダー樹脂とを含む第１半導体層と、
前記第１半導体層上に形成された前記第１導電型と反対の伝導型を有する第２導電型の半導体性物質粒子とバインダー樹脂とを含む第２半導体層と、
を有することを特徴とする座標入力装置。
【請求項２】
前記バインダー樹脂は、アクリル樹脂、メタクリル樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン、ポリフッ化ビニリデン、ポリ酢酸ビニル、ポリビニルアルコール、ポリビニルアセタール、ポリビニルブチラール、ポリアクリロニトリル、ポリオレフィン、ポリスチレン、ポリカーボネート、ポリフェニレンオキサイド、ポリスルホン、飽和ポリエステル、ポリアセタール、ポリアミド、ポリブタジエン、酢酸セルロースまたは硝酸セルロースのいずれかである、請求項１に記載の座標入力装置。
【請求項３】
前記第１導電型の半導体性物質粒子および前記第２導電型の半導体性物質粒子は、予めｐ型またはｎ型にドーピングされたＳｉの粒子である、請求項１または２に記載の座標入力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に関する。本発明の半導体素子は、電子機器、特にその表示装置および入力装置に有用である。
【０００２】
【従来の技術】
近年、マイクロエレクトロニクス、とりわけ半導体素子の製造技術における顕著な進歩により、大規模集積回路（ＶＬＳＩ）に代表される、高度に集積化された高機能デバイスが実現されている。そして、それらを種々の装置の制御系に採用することにより、電子機器は飛躍的な小型化を達成し、各種産業のみならず、一般家庭における家電製品の小型化、多機能化にも大きく貢献している。特に、携帯電話やＰＤＡなどの携帯情報端末における小型化は著しく、その入力素子または表示素子の本体中に占める体積的割合が大きくなってきている。
【０００３】
例えば、従来においては、ペンなどを用いた座標入力装置、いわゆるタッチパネルなどの入力装置において、その加圧入力位置を高精度に検出するために、抵抗膜からの引き出し電線の数を多くするか、あるいは特開平６−１８７０８３号公報などに開示されているように、パネル周縁部に整流素子を配置するなどの方法を採用している。しかしながら、上記のように加圧入力位置を高精度に検出するために、引き出し電線の数を増やしたり、あるいはチップ化された整流素子などを抵抗膜の周囲に配置した場合、その実装面積や厚みが大きくなり、携帯情報端末などの小型化を阻害する要因となっていた。
【０００４】
【発明が解決しようとする課題】
したがって、本発明は、上記の如き電子機器における表示装置や入力装置を小型化することのできる半導体素子を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明者らは、上記課題を解決するため鋭意検討した結果、半導体性物質粒子をバインダー樹脂で結着することにより半導体層を形成することができ、これによって半導体素子の大きさを飛躍的に小型化することができることを見出し、本発明に到達したものである。
【０００６】
すなわち、本発明は、少なくとも半導体性物質粒子とバインダー樹脂とからなる半導体層を有する半導体素子を提供する。
この半導体素子は、本発明にしたがい、少なくとも半導体性物質粒子とバインダー樹脂と溶媒からなる樹脂ペーストを基材上に塗布または印刷することにより半導体層を形成することを含む方法により製造することができる。
【０００７】
本発明は、また、上記本発明の半導体素子を含む表示素子を提供する。
本発明は、さらに、所定の入力領域面を有する入力部に対して、選択的に加圧する加圧体の加圧位置を座標情報として検出する座標入力装置であって、上記本発明の半導体素子を含む座標入力装置を提供する。
【０００８】
【発明の実施の形態】
以下に、添付図面を参照しながら、半導体素子として整流素子を形成する場合を例にとって説明する。
図１は、本発明にしたがう整流素子の原理構成図を示している。図において、半導体層１は、ｎ−型シリコン粒子またはｐ−型シリコン粒子などの半導体粒子とバインダー樹脂とからなっている。半導体層１と接して、半導体とショットキー接合可能なＡｕ、Ａｇ、Ｃｕ、Ｃｒなどの金属からなる電極膜２が形成され、これにより整流素子が構成される。ここで、半導体層１がｎ−型あるいはｐ−型半導体として作用する場合、電極膜２はそれぞれｐ−型あるいはｎ−型半導体として作用するようなｐ−ｎ接合を形成していてもよい。半導体層１の形成に用いる半導体粒子としては、ｎ−型あるいはｐ−型にドーピングされたＳｉの粒子などが好適であるが、これらに限定されるものではない。かかる半導体粒子は、その粒径においても樹脂と溶媒とを混合してペースト化することが可能であり、整流特性を阻害しない程度の粒径であれば、特に限定されない。なお、図において、３はこの整流素子に接するＩＴＯ抵抗膜、４は基板である。
【０００９】
半導体粒子を結着するためのバインダー樹脂としては、アクリル樹脂、メタクリル樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン、ポリフッ化ビニリデン、ポリ酢酸ビニル、ポリビニルアルコール、ポリビニルアセタール、ポリビニルブチラール、ポリアクリロニトリル、ポリオレフィン、ポリスチレン、ポリカーボネート、ポリフェニレンオキサイド、ポリスルホン、飽和ポリエステル、ポリアセタール、ポリアミド、ポリブタジエン、酢酸セルロース、硝酸セルロースなどを用いることができるが、半導体粒子の導電性を維持したまま結着可能な樹脂であれば、なんらこれらに限定されるものではない。
【００１０】
なお、上記の如き半導体層において、必要ならば、その導電性を補うために、導電性物質の粒子を混在させてもよい。
上記した整流素子は、以下のようにして製造することができる。まず、粒径１０ミクロン程度に粉砕した半導体粒子と、バインダー樹脂およびこのバインダー樹脂を溶解することのできる溶媒とを混合してペースト状とした後、このペースト状樹脂組成物をＡｕ電極上に塗布し、乾燥して、半導体粒子を含有する樹脂膜を形成する。あるいは、上記ペースト状樹脂組成物を塗布するかわりに、印刷法により付与して、半導体粒子含有樹脂膜を形成してもよい。これにより、半導体粒子含有樹脂膜からなる半導体層１とＡｕからなる電極膜２とからなる整流素子が得られる。もちろん、このペースト状樹脂組成物中には、上記の如く、得られる半導体層の導電性を補うために、導電性物質の粒子が添加されていてもよい。
【００１１】
上記において、半導体粒子含有樹脂膜をタッチパネル式の入力装置の周縁部に形成する際には、あらかじめ設けられたＡｕ電極などの上に、数ミリ程度の大きさで形成すればよい。また、ｐ−ｎ接合型の整流素子を成形する場合には、前記Ａｕ電極の代わりに、前記半導体粒子の伝導型と反対の伝導型を有する半導体粒子を含むペーストを、上記と同様の手法で塗布し、乾燥して、予め基板上に電極膜を形成しておけばよい。
【００１２】
さらに、これらの塗布または印刷法によって製造した整流素子の湿度などに対する特性の安定化を図るため、これら素子に透湿性の低い樹脂を被覆することができる。
これにより、実装面積の小さな整流素子を容易に製造することができる。
【００１３】
【実施例】
以下に実施例を挙げて、本発明をさらに説明する。
実施例１
平均粒径１０ミクロンに粉砕したｎ−型Ｓｉ（０．１〜１００Ω）２５重量部、ポリエステル樹脂２５重量部およびエステル系溶媒５０重量部を混合してペースト状にした後、これを８４ｍｍ×６２ｍｍの形状のタッチパネル式入力装置の抵抗膜周縁部に予め形成したＡｕ引き出し電極上に塗布し、９０℃で１時間真空乾燥して、たて・よこ３ｍｍ×３ｍｍで、厚さ５０μｍの形状の半導体層を形成し、整流素子を作成した。この場合、得られたタッチパネル式入力装置の外形は、たて・よこ９２ｍｍ×７０ｍｍで、厚さ５０μｍであった。
【００１４】
一連の操作は、窒素置換したグローブボックス内で行った。
実施例２
Ａｕ電極をＣｕ電極に置き換えたことを除いて実施例１の操作を繰り返して、タッチパネル入力装置上に整流素子を形成した。
実施例３
実施例１と同様の操作により、タッチパネル抵抗膜の引き出し電極としてＡｌ電極を形成した後、ｐ−型Ｓｉ粉末（１〜１０Ω）２５重量部、ポリフッ化ビニリデン２５重量部およびＮ−メチル−２−ピロリドン５０重量部を混合した半導体粒子含有樹脂ペーストを、Ａｌ電極上に塗布し、乾燥して、ｐ−型半導体層を形成した。さらに、このｐ−型半導体層の上に実施例１に述べた操作を繰り返してｎ−型半導体を形成し、たて・よこ４ｍｍ×４ｍｍで、厚さ１００μｍの整流素子を形成した。
【００１５】
一連の作業は、窒素置換したグローブボックス内で行った。
比較例１
実施例１で用いたものと同一のタッチパネルの抵抗膜の周縁部に、整流素子（Ｒｏｈｍ社製、２．５ｍｍ×２．８ｍｍ×１．１ｍｍ）を実装した。この場合、実装部は一辺あたり１０ｍｍの幅を必要とし、得られたタッチパネル入力装置の外形はたて・よこ１０４ｍｍ×８２ｍｍで、厚さ２ｍｍとなった。
【００１６】
上記の実施例１、２および３で得られた整流素子の整流特性を図２に示す。また、実施例１〜３および比較例１により得られたタッチパネル入力装置における整流素子の実装部の大きさを示す。
【００１７】
【表１】
0004219083.tif 000002
【００１８】
これらの実施例および比較例によれば、十分な整流特性を有する整流素子が、たて・よこ４ｍｍ×４ｍｍ、厚さ１００μｍ程度の形状で作製でき、チップ状の整流素子を実装した場合と比較して実装部の面積を１／４以下、厚さを１／１０以下まで低減できることがわかる。
【００１９】
【発明の効果】
以上に説明したように、本発明によれば、電子機器における表示装置や入力装置を大幅に小型化することのできる半導体素子を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の一例としての整流素子を含む装置例を示す模式断面図。
【図２】本発明の実施例で得られた整流素子の整流特性を示す図。
【符号の説明】
１…半導体層
２…電極膜
３…ＩＴＯ抵抗膜
４…基板
【図１】
0004219083.tif 000003
【図２】
0004219083.tif 000004