(57)【特許請求の範囲】
【請求項１】
所定数ずつ周期的に入力される測定データ、および当該所定数の測定データ毎の最大値および最小値の少なくとも一方の演算データをメモリに記録する測定データ記録装置において、
測定データ用アドレス生成命令信号に従って前記メモリに記録する前記測定データ用のアドレスデータを生成する測定データ用アドレス生成部と、
演算データ用アドレス生成命令信号に従って前記メモリに記録する前記演算データ用のアドレスデータを生成する演算データ用アドレス生成部と、
アドレスセレクト信号に従って前記測定データ用の前記アドレスデータおよび前記演算データ用の前記アドレスデータのいずれか一方を前記メモリに転送するアドレスセレクタと、
前記周期的に入力された測定データ、および前記演算データのいずれか一方をデータセレクト信号に従って前記メモリに転送するデータセレクタと、
前記周期的に入力された測定データをラッチ信号に同期して前記データセレクタに出力するストレージレジスタと、
一の周期内における前記所定数の前記測定データについての前記演算データを演算すると共に当該演算完了後の周期において演算データ転送命令信号に同期して当該演算データを前記データセレクタに直接的に転送する最大値・最小値検出部と、
前記演算データ転送命令信号、前記測定データ用アドレス生成命令信号、前記演算データ用アドレス生成命令信号、前記アドレスセレクト信号、前記データセレクト信号および前記ラッチ信号を生成して出力するタイミング生成部とを備え、
当該タイミング生成部は、前記演算の完了後の周期において、前記測定データ用アドレス生成命令信号を生成して前記測定データ用アドレス生成部に出力すると共に前記アドレスセレクタに対して前記測定データ用の前記アドレスデータを前記メモリに転送させるための前記アドレスセレクト信号を生成して出力し、かつ前記ラッチ信号を生成して前記ストレージレジスタに出力すると共に前記データセレクタに対して前記測定データを前記メモリに転送させるための前記データセレクト信号を生成して出力し、次いで、前記演算データ用アドレス生成命令信号を生成して前記演算データ用アドレス生成部に出力すると共に前記アドレスセレクタに対して前記演算データ用の前記アドレスデータを前記メモリに転送させるための前記アドレスセレクト信号を生成して出力し、かつ前記演算データ転送命令信号を生成して前記最大値・最小値検出部に出力すると共に前記データセレクタに対して前記演算データを前記メモリに転送させるための前記データセレクト信号を生成して出力する処理を順次実行することにより、前記測定データと前記演算データとを前記メモリに転送させることを特徴とする測定データ記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、測定データ記録装置に関し、詳しくは、所定数の測定データ毎の最大値および最小値の少なくとも一方の演算データを測定データと共にメモリに記録する測定データ記録装置に関するものである。
【０００２】
【従来の技術】
この種の測定データ記録装置として、出願人は、図３に示す波形記録装置２１を既に開発している。この波形記録装置２１は、４チャンネルの測定入力系を有しており、各チャネル毎に入力した入力信号ＳINをアナログ−ディジタル変換して波形データを生成すると共に、生成した波形データと、各チャンネルにおける８つの測定データ毎の最大値および最小値とを共にメモリに記録することができるようになっている。
【０００３】
具体的には、波形記録装置２１は、入力信号ＳINをアナログ−ディジタル変換するＡ／Ｄ変換部２ａ〜２ｄ（以下、区別しないときには、「Ａ／Ｄ変換部２」ともいう）と、ディジタルデータに変換されたシリアルデータである波形データを１２ビットのパラレルデータである波形データＤW に変換するＳ／Ｐ変換部３ａ〜３ｄ（以下、区別しないときには、「Ｓ／Ｐ変換部３」ともいう）と、シフトレジスタで構成され各１２ビットの波形データＤW を４チャンネル分一時的にラッチするストレージレジスタ４と、各チャンネルにおける８つの波形データＤ1 〜Ｄ8 （以下、区別しないときには、「波形データＤW 」という）毎の最大値および最小値を演算によって検出すると共に検出した最大値データＤ1MX 〜Ｄ4MX および最小値データＤ1MN 〜Ｄ4MN を演算データＤA として出力する最大値・最小値検出部５と、波形データＤW および演算データＤA を記録するストレージメモリ６と、データセレクト信号ＳDSに従って波形データＤW および演算データＤA のいずれかをストレージメモリ６に転送するデータセレクタ７と、アドレス生成命令信号ＳWAに従って波形データＤW 用のアドレスを生成すると共に生成したアドレスデータＤWAをアドレスセレクタ１１に出力する波形データ用アドレス生成部１０と、最大値・最小値検出部５から出力される演算データＤA を入力する演算データ入力処理および演算データＤA 用のアドレスデータＤAAを生成するアドレス生成処理を含む各種の処理を実行するＣＰＵ２２と、アドレスセレクト信号ＳASに従ってアドレスデータＤWAおよびアドレスデータＤAAのいずれかをストレージメモリ６に転送するアドレスセレクタ１１と、ストレージレジスタ４用のラッチ信号ＳL 、データセレクト信号ＳDSおよびアドレスセレクト信号ＳASなどを生成するタイミング生成部２３とを備えている。
【０００４】
次に、波形記録装置２１の全体的な動作について、図４を参照して説明する。
【０００５】
最初に、Ａ／Ｄ変換部２が、図外の制御装置から出力されるサンプリング信号に同期して入力信号ＳINをサンプリングすることにより波形データをＳ／Ｐ変換部３に出力する。Ｓ／Ｐ変換部３は、波形データをパラレルデータの波形データＤW に変換した後にストレージレジスタ４に出力する。一方、ストレージレジスタ４は、タイミング生成回路２３から出力されるラッチ信号ＳL （同図（ａ）参照）に同期して、４チャンネル分の波形データＤW を一旦ラッチすると共にデータバス１２に出力する。この際に、最大値・最小値検出部５は、まず、８つの波形データＤW 毎にタイミング生成回路２３から出力される演算命令信号ＳA に従い、１つの波形データＤW の４チャンネル分を１組とする８組の波形データＤ1 〜Ｄ8 （同図（ｂ）参照）がストレージレジスタ４から出力される毎に、その波形データＤ1 〜〜Ｄ8 における各チャンネル毎の最大値および最小値を内部レジスタに記憶する。次いで、最大値・最小値検出部５は、８つの波形データＤW が出力された後に、同図（ｃ）に示すように、割込信号ＳI をＣＰＵ２２に出力する。これにより、ＣＰＵ２２は、同図（ｄ）に示すように、割込信号ＳI の入力後から時間ＴIDを経過した時点を起点とする期間ＴADの間に、最大値・最小値検出部５の内部レジスタに記憶されている各チャンネルの最大値データＤ1MX 〜Ｄ4MX および最小値データＤ1MN 〜Ｄ4MN をソフトウェア処理によって入力する。この後、最大値・最小値検出部５は、内部レジスタのデータを消去し、８つの波形データＤW が入力される毎に、上記した処理を繰り返す。
【０００６】
一方、波形データ用アドレス生成部１０は、タイミング生成回路２３から出力される波形データＤW 用のアドレス生成命令信号ＳWAに従ってアドレスデータＤWAを生成し、アドレスバス１５を介してアドレスセレクタ１１に出力する。また、ＣＰＵ２２も、演算データＤA 用のアドレスデータＤAAを生成し、アドレスバス１６を介してアドレスセレクタ１１に出力すると共に、データバス２４を介してデータセレクタ７に演算データＤA を出力する。次いで、タイミング生成回路２３が、所定のタイミングで、アドレスセレクタ１１にアドレスセレクト信号ＳASを出力すると共に、データセレクタ７にデータセレクト信号ＳDSを出力する。これにより、データセレクタ７は、同図（ｂ）に示すように、アドレスバス１７に出力されたアドレスデータＤWAによって特定されるストレージメモリ６のアドレスに、データバス１４を介して波形データＤ1 〜Ｄ8 を転送周期Ｔ1 毎に１つずつ順次転送する共に、同図（ｅ）に示すように、アドレスバス１７に出力されたアドレスデータＤAAによって特定されるストレージメモリ６のアドレスに、データバス１４を介して、チャンネル１に対応する演算データＤA である最大値データＤ1MX および最小値データＤ1MN の組からチャンネル４に対応する最大値データＤ4MX および最小値データＤ4MN の組までを転送周期Ｔ1 毎に１組ずつ順次転送する。これにより、ストレージメモリ６には、同図（ａ）に示す転送周期ＴM1毎に、チャンネル１〜４における各８つの波形データＤW と、各チャンネル１〜４にそれぞれ対応する最大値データおよび最小値データからなる４組の演算データＤA が記録される。
【０００７】
【発明が解決しようとする課題】
ところが、この波形記録装置２１には、以下の改善すべき点がある。
すなわち、この波形記録装置２１では、ＣＰＵ２２は、最大値・最小値検出部５から割込信号ＳI が出力された後に、ソフトウェアに従って時間ＴID後の期間ＴADに演算データＤA を入力すると共に、以後、１つのチャンネルに対する演算データＤA を転送周期Ｔ1 毎にストレージメモリ６に転送する。この場合、同図（ｇ），（ｈ）に示すように、ＣＰＵ２２が１つのチャンネルに対する１組の演算データＤA を転送する時間ＴTAは、ソフトウェア処理によって実行されるため、４チャンネル分の波形データＤW （ＤW1〜ＤW4）がストレージレジスタ４からストレージメモリ６にハード的処理によって転送される時間ＴTWと同程度の時間を必要とする。このため、演算データＤA が転送される時間ＴTAが短時間であれば、本来的には、同図（ｉ），（ｊ）に示すように、転送周期Ｔ1 の１／２程度の時間である最速転送周期ＴMAX 内で４チャンネル分の波形データＤW （ＤW1〜ＤW4）を転送可能であるにも拘わらず、ＣＰＵ２２による演算データＤA の実際の転送速度を考慮した場合には、転送周期Ｔ1 を最速転送周期ＴMAX と比較して長時間に設定しなければならない。この場合、転送周期Ｔ1 は、自由に決定できるものではなく、ラッチ信号ＳL の基準となるシステムクロックの周期を整数倍した周期となる。したがって、波形記録装置２１におけるラッチ信号ＳL の周期は、最短でも最速転送周期ＴMAX の２倍となるため、この波形記録装置２１には、波形データＤW および演算データＤA の転送周期が長くなるという改善すべき点がある。また、入力信号ＳINのサンプリング周期を長くしなければならない結果、量子化誤差が大きくなり、この量子化誤差を低減すべきとの改善点もある。
【０００８】
本発明は、かかる改善点に鑑みてなされたものであり、測定データのメモリへの記録時間を短縮することが可能な測定データ記録装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成すべく本発明に係る測定データ記録装置は、所定数ずつ周期的に入力される測定データ、および所定数の測定データ毎の最大値および最小値の少なくとも一方の演算データをメモリに記録する測定データ記録装置において、測定データ用アドレス生成命令信号に従ってメモリに記録する測定データ用のアドレスデータを生成する測定データ用アドレス生成部と、演算データ用アドレス生成命令信号に従ってメモリに記録する演算データ用のアドレスデータを生成する演算データ用アドレス生成部と、アドレスセレクト信号に従って測定データ用のアドレスデータおよび演算データ用のアドレスデータのいずれか一方をメモリに転送するアドレスセレクタと、周期的に入力された測定データ、および演算データのいずれか一方をデータセレクト信号に従ってメモリに転送するデータセレクタと、周期的に入力された測定データをラッチ信号に同期してデータセレクタに出力するストレージレジスタと、一の周期内における所定数の測定データについての演算データを演算すると共に演算完了後の周期において演算データ転送命令信号に同期して演算データをデータセレクタに直接的に転送する最大値・最小値検出部と、演算データ転送命令信号、測定データ用アドレス生成命令信号、演算データ用アドレス生成命令信号、アドレスセレクト信号、データセレクト信号およびラッチ信号を生成して出力するタイミング生成部とを備え、タイミング生成部は、演算の完了後の周期において、測定データ用アドレス生成命令信号を生成して測定データ用アドレス生成部に出力すると共にアドレスセレクタに対して測定データ用のアドレスデータをメモリに転送させるためのアドレスセレクト信号を生成して出力し、かつラッチ信号を生成してストレージレジスタに出力すると共にデータセレクタに対して測定データをメモリに転送させるためのデータセレクト信号を生成して出力し、次いで、演算データ用アドレス生成命令信号を生成して演算データ用アドレス生成部に出力すると共にアドレスセレクタに対して演算データ用のアドレスデータをメモリに転送させるためのアドレスセレクト信号を生成して出力し、かつ演算データ転送命令信号を生成して最大値・最小値検出部に出力すると共にデータセレクタに対して演算データをメモリに転送させるためのデータセレクト信号を生成して出力する処理を順次実行することにより、測定データと演算データとをメモリに転送させることを特徴とする。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る測定データ記録装置を波形記録装置に適用した実施の形態について説明する。なお、出願人が既に開発している波形記録装置２１と同一の構成要素については同一の符号を付して重複した説明を省略する。
【００１１】
図１に示すように、波形記録装置１は、Ａ／Ｄ変換部２ａ〜２ｄ、Ｓ／Ｐ変換部３ａ〜３ｄ、ストレージレジスタ４、最大値・最小値検出部５、本発明におけるメモリに相当するストレージメモリ６、データセレクタ７、タイミング生成部８、カウンタで構成された演算データ用アドレス生成部９、本発明における測定データ用アドレス生成部に相当しカウンタで構成された波形データ用アドレス生成部１０、およびアドレスセレクタ１１を備えて構成されている。ここで、タイミング生成部８は、ストレージレジスタ４が波形データＤW をラッチする際の同期信号であるラッチ信号ＳL 、最大値・最小値検出部５によって演算された演算データＤA をデータセレクタ７に転送する際の同期信号である演算データ転送命令信号ＳAT、波形データ用アドレス生成部１０がアドレスデータＤWAをカウントアップするための同期信号であるアドレス生成命令信号ＳWA、データセレクタ７が波形データＤW および演算データＤA のいずれかをストレージメモリ６に転送する際の同期信号であるデータセレクト信号ＳDS、アドレスセレクタ１１がアドレスデータＤWAおよびアドレスデータＤAAのいずれかをアドレスセレクタ１１に転送する際の同期信号であるアドレスセレクト信号ＳAS、並びに演算データ用アドレス生成部９がアドレスデータＤAAをカウントアップする際の同期信号であるアドレス生成命令信号ＳAAを生成する。
【００１２】
この波形記録装置１では、例えば、電圧信号を測定対象の入力信号ＳINとするときには、入力信号ＳINを図外のプローブを介して波形記録装置１内に入力させることにより、入力信号ＳINをサンプリングしてディジタルデータである波形データに変換した後に、その波形データを記録すると共に、図外の表示部に表示させたり、表示部に表示されている信号波形を図外のプリンタによって印刷させたりすることができる。
【００１３】
次に、波形記録装置１の具体的な動作について、図２を参照して説明する。
【００１４】
この波形記録装置１では、Ａ／Ｄ変換部２が、図外の制御装置から出力されるサンプリング信号に同期して入力信号ＳINをサンプリングすることによりシリアルデータである波形データをＳ／Ｐ変換部３に出力する。次いで、Ｓ／Ｐ変換部３は、波形データをパラレルデータの波形データＤW に変換した後にストレージレジスタ４に出力する。ストレージレジスタ４は、タイミング生成部８から出力されるラッチ信号ＳL （同図（ａ）参照）に同期して、４チャンネル分の波形データＤW を一旦ラッチすると共にデータバス１２に出力する。この際に、最大値・最小値検出部５は、ストレージレジスタ４から４チャンネル分の波形データＤW が８つ（Ｄ1 〜Ｄ8 ）出力される毎に、各チャンネルの最大値および最小値を演算して内部レジスタに記憶する。また、最大値・最小値検出部５は、タイミング生成部８から出力される演算データ転送命令信号ＳATに同期して、最大値データＤ1MX 〜Ｄ4MX および最小値データＤ1MN 〜Ｄ4MN をデータバス１３を介してデータセレクタ７に出力する。
【００１５】
一方、波形データ用アドレス生成部１０は、タイミング生成部８から出力される波形データＤW 用のアドレス生成命令信号ＳWAに同期してアドレスデータＤWAを生成し、アドレスバス１５を介してアドレスセレクタ１１に出力する。また、演算データ用アドレス生成部９も、タイミング生成部８から出力されるアドレス生成命令信号ＳAAに同期して演算データＤA 用のアドレスデータＤAAを生成し、アドレスバス１６を介してアドレスセレクタ１１に出力する。次いで、タイミング生成部８は、所定のタイミングで、アドレスセレクタ１１にアドレスセレクト信号ＳASを出力すると共にデータセレクタ７にデータセレクト信号ＳDSを出力する。これにより、アドレスセレクタ１１は、アドレスセレクト信号ＳASに従って、アドレスバス１７を介してストレージメモリ６にアドレスデータＤWA，ＤAAを出力する。また、同時に、データセレクタ７が、同図（ｂ），（ｃ），（ｅ）〜（ｇ）に示すように、４チャンネル分の波形データＤW1〜ＤW4からなる１つ目の組の波形データＤ1 、チャンネル１における最大値に対応する最大値データＤ1MX 、２つ目の組の波形データＤ2 、チャンネル１における最小値に対応する最小値データＤ1MN 、３つ目の組の波形データＤ3 ・・・というように、最速周期ＴMAX 毎に、波形データＤW と演算データＤA とをデータバス１４を介して交互にストレージメモリ６に転送する。これにより、波形記録装置１は、同図（ａ），（ｄ）に示すように、各チャンネル当たり８つの波形データＤW を４チャンネル分、および各チャンネル当たり２つの演算データＤA を４チャンネル分について、波形記録装置２１におけるラッチ信号ＳL の最速周期ＴMAX が８つ分の周期Ｔ11でストレージメモリ６に転送することができる。
【００１６】
このように、この波形記録装置１によれば、タイミング生成部８が、データセレクト信号ＳDSおよびアドレスセレクト信号ＳASを生成し、これらの信号に同期させて波形データＤW をストレージレジスタ４から転送させると共に、演算データＤA を最大値・最小値検出部５からストレージメモリ６に直接的に転送させているため、出願人が開発している波形記録装置２１におけるＣＰＵ２２による演算データＤA の読込時間や各種の処理時間を介在させない結果、波形データＤW および演算データＤA を最速でストレージメモリ６に転送記憶させることができる。この結果、Ａ／Ｄ変換部２のサンプリング周期を速くすることができ、これにより、量子化誤差を極めて低減することもできる。また、演算データＤA のストレージメモリ６に対する転送についても、すべてハードウェア処理によって実行しているため、ソフトウェアを不要にできる結果、プログラミング作業に要する作業コストを低減することもできる。
【００１７】
【発明の効果】
以上のように、本発明に係る測定データ記録装置によれば、タイミング生成部によって生成された測定データ用アドレス生成命令信号および演算データ用アドレス生成命令信号に従って、測定データ用アドレス生成部が測定データ用のアドレスを生成すると共に演算データ用アドレス生成部が演算データ用のアドレスを生成し、かつアドレスセレクタが測定データ用のアドレスデータおよび演算データ用のアドレスデータのいずれか一方をメモリに転送すると共にデータセレクタが測定データおよび演算データのいずれか一方をメモリに直接的に転送することにより、測定データのメモリへの記録時間を短縮することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態に係る波形記録装置のブロック図である。
【図２】  本発明の実施の形態に係る波形記録装置におけるタイミングチャートであって、（ａ）はラッチ信号ＳL の信号波形図、（ｂ）は波形データＤW の信号波形図、（ｃ）は演算データＤA の信号波形図、（ｄ）は波形データＤW および演算データＤA の信号波形図、（ｅ）はラッチ信号ＳL の信号波形図、（ｆ）は波形データＤW の信号波形図、（ｇ）は演算データＤA の信号波形図である。
【図３】  出願人が既に開発している波形記録装置のブロック図である。
【図４】  出願人が既に開発している波形記録装置におけるタイミングチャートであって、（ａ）はラッチ信号ＳL の信号波形図、（ｂ）は波形データＤW の信号波形図、（ｃ）は割込信号ＳI の信号波形図、（ｄ）は演算データＤA の信号波形図、（ｅ）は演算データＤA の信号波形図、（ｆ）はラッチ信号ＳL の信号波形図、（ｇ）は波形データＤW の信号波形図、（ｈ）は演算データＤA の信号波形図、（ｉ）は最速のラッチ信号ＳLMAXの信号波形図、（ｊ）は最速のラッチ信号ＳLMAXによって転送される際の波形データＤW の信号波形図である。
【符号の説明】
１  波形記録装置
６  ストレージメモリ
７  データセレクタ
８  タイミング生成部
９  演算データ用アドレス生成部
１０  波形データ用アドレス生成部
１１  アドレスセレクタ
【図１】
0004219434.tif 000002
【図２】
0004219434.tif 000003
【図３】
0004219434.tif 000004
【図４】
0004219434.tif 000005