(57)【特許請求の範囲】
【請求項１】
入力された交流電力を整流する整流回路と、
該整流回路の出力電圧を平滑する平滑回路と、
該平滑回路の出力端子を固定電位に接続するスイッチング素子と、
前記平滑回路の出力電圧を可変抵抗器により分圧する分圧回路と、
該分圧回路が分圧した電圧に基づき、前記スイッチング素子をオン／オフし、前記出力電圧を制御する出力電圧制御回路と、
前記整流回路の出力電圧を検出する検出回路と、
該検出回路が検出した電圧に基づき、前記分圧回路の分圧比を高低制御する分圧比制御回路とを備え、
前記検出回路が検出した電圧の高低に応じて、前記平滑回路の出力電圧を連続して高低に制御すべくなしてある
ことを特徴とする電源装置。
【請求項２】
分圧比制御回路は、
検出回路が検出した電圧を積分する積分器と、
該積分器が積分した電圧を増幅する増幅器とを有し、
分圧回路は、
該増幅器が増幅した電圧により抵抗値が変化する可変抵抗器を有し、
該可変抵抗器の抵抗値に応じて分圧比が高低に変化すべくなしてある
請求項１記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、世界で使用されている１００Ｖ〜２４０Ｖの全ての商用交流電圧に対応出来るワールドワイド対応電源装置の改良に関するものである。
【０００２】
【従来の技術】
図６は、従来のワールドワイド対応の電源装置の構成例を示すブロック図である。この電源装置は、外部の交流電源６から入力された交流電力を整流する整流回路であるダイオードブリッジ５と、ダイオードブリッジ５の出力端子に一方の端子が接続されたインダクタ１１と、インダクタ１１の他方の端子にドレイン端子が接続され、ソース端子が接地されているＭＯＳ−ＦＥＴ１２と、インダクタ１１の他方の端子にアノード端子が接続されたダイオード１３と、ダイオード１３のカソード端子に正極端子が接続され、負極端子が接地されている電解コンデンサ１４とを備えている。
【０００３】
この電源装置は、また、ダイオード１３のカソード端子と接地電位との間に接続された抵抗８，１５からなる直列回路と、抵抗８，１５の接続節点に入力端子が接続され、出力端子がＭＯＳ−ＦＥＴ１２のゲート端子に接続された制御回路２とを備えており、ダイオード１３のカソード端子には、負荷４の一方の端子が接続され、負荷４の他方の端子は接地されている。インダクタ１１、ＭＯＳ−ＦＥＴ１２、ダイオード１３及び電解コンデンサ１４は、昇圧コンバータ１を構成している。
【０００４】
このような構成の電源装置では、外部の交流電源６から入力された交流電力を、ダイオードブリッジ５が整流し、ダイオードブリッジ５が整流した電圧は、インダクタ１１及び電解コンデンサ１４により平滑され、定電圧となって負荷４に与えられる。
一方、負荷４に与えられる定電圧は、抵抗８，１５の分圧回路により分圧され、フィードバック電圧として制御回路２に与えられる。制御回路２は、与えられた分圧に基づき、ＭＯＳ−ＦＥＴ１２をオン／オフし、インダクタ１１及び電解コンデンサ１４により平滑された平均電圧が、所定の定電圧になるように制御する。ダイオード１３は、ＭＯＳ−ＦＥＴ１２がオンのときに、電流の逆流を防ぎ、電解コンデンサ１４の端子電圧である定電圧を維持する。
【０００５】
【発明が解決しようとする課題】
上述した従来の電源装置では、スイッチング素子であるＭＯＳ−ＦＥＴ１２のオン／オフ動作によるスイッチング損失は、ＭＯＳ−ＦＥＴ１２のターンオン時のドレイン−ソース間電圧の立ち下がり電圧及びドレイン電流の立ち上がり電流と、ＭＯＳ−ＦＥＴ１２のターンオフ時のドレイン−ソース間電圧の立ち上がり電圧及びドレイン電流の立ち下がり電流とによりそれぞれ発生する。
ターンオン時の損失ＰROSSは、オン／オフするスイッチング周波数をｆ、ドレイン−ソース間電圧ＶDSの立ち下がり時間をＴf 、ドレイン電流をＩD とすると、理論上、
ＰROSS＝ＶDS・ＩD ・Ｔf ・ｆ／６
により計算出来る。
【０００６】
ここで、入力交流電圧が１００Ｖのときのスイッチング損失と、２００Ｖのときのスイッチング損失とを比較すると、負荷４が一定であれば、ドレイン−ソース間電圧ＶDS、立ち下がり時間Ｔf 及びスイッチング周波数ｆは変化しないのに対して、ドレイン電流ＩD は、１００Ｖのときの方が大きくなる。これにより、スイッチング損失ＰROSSは、１００Ｖ入力時の方が大きくなることが判る。
【０００７】
このように、従来の電源装置においては、出力電圧の設定を入力交流電圧によらず固定していた為に、入力交流電圧が２００Ｖのときに比較して１００Ｖのときの方が、スイッチング素子のスイッチング損失が大きくなっていた。その為、入力交流電圧が１００Ｖのときに適応させる為に、許容損失が大きい高価なスイッチング素子を用いる必要があり、また、放熱対策が困難になるという問題があった。
本発明は、上述したような事情に鑑みてなされたものであり、スイッチング損失が抑制出来、許容損失が小さく安価なスイッチング素子を用いることが出来、放熱設計が容易な電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
第１発明に係る電源装置は、入力された交流電力を整流する整流回路と、該整流回路の出力電圧を平滑する平滑回路と、該平滑回路の出力端子を固定電位に接続するスイッチング素子と、前記平滑回路の出力電圧を分圧する分圧回路と、該分圧回路が分圧した電圧に基づき、前記スイッチング素子をオン／オフし、前記出力電圧を制御する出力電圧制御回路と、前記整流回路の出力電圧を検出する検出回路と、該検出回路が検出した電圧に基づき、前記分圧回路の分圧比を高低制御する分圧比制御回路とを備え、前記検出回路が検出した電圧の高低に応じて、前記平滑回路の出力電圧を高低に制御すべくなしてあることを特徴とする。
【０００９】
第２発明に係る電源装置は、分圧比制御回路は、検出回路が検出した電圧を積分する積分器と、該積分器が積分した電圧を増幅する増幅器とを有し、分圧回路は、該増幅器が増幅した電圧により抵抗値が変化する可変抵抗器を有し、該可変抵抗器の抵抗値に応じて分圧比が高低に変化すべくなしてあることを特徴とする。
【００１０】
第３発明に係る電源装置は、分圧比制御回路は、検出回路が検出した電圧を積分する積分器と、該積分器が積分した電圧値を所定値と比較し、その比較結果に応じて信号を出力する比較器とを有し、分圧回路は、該比較器が出力した信号により抵抗値が変化する可変抵抗器を有し、該可変抵抗器の抵抗値に応じて分圧比が高低に変化すべくなしてあることを特徴とする。
【００１１】
第４発明に係る電源装置は、分圧比制御回路は、検出回路が検出した電圧を積分する積分器と、該積分器が積分した電圧値を所定値と比較し、その比較結果に応じて信号を出力する比較器とを有し、分圧回路は、平滑回路の出力電圧を分圧する２つの抵抗からなる直列回路と、該２つの抵抗の接続節点を他の抵抗を介して固定電位に接続するスイッチング回路とを有し、該スイッチング回路は、前記比較器が出力した信号に応じてオン／オフすべくなしてあることを特徴とする。
【００１２】
第５発明に係る電源装置は、分圧比制御回路は、検出回路が検出した電圧を積分する積分器と、該積分器が積分した電圧値を所定値と比較し、その比較結果に応じて信号を出力する比較器とを有し、分圧回路は、該比較器が出力した信号に応じて作動するリレー回路と、複数の抵抗からなる抵抗回路とを有し、前記リレー回路の動作により、平滑回路の出力電圧の分圧比を変えるべくなしてあることを特徴とする。
【００１３】
【発明の実施の形態】
以下に、本発明を、その実施の形態を示す図面に基づき説明する。
実施の形態１．
図１は、本発明に係る電源装置の実施の形態の構成を示すブロック図である。この電源装置は、外部の交流電源６から入力された交流電力を整流する整流回路であるダイオードブリッジ５と、ダイオードブリッジ５の出力端子に一方の端子が接続されたインダクタ１１と、インダクタ１１の他方の端子にドレイン端子が接続され、ソース端子が接地されているＭＯＳ−ＦＥＴ１２と、インダクタ１１の他方の端子にアノード端子が接続されたダイオード１３と、ダイオード１３のカソード端子に正極端子が接続され、負極端子が接地されている電解コンデンサ１４とを備えている。
【００１４】
この電源装置は、また、ダイオード１３のカソード端子と接地電位との間に接続された抵抗８及び可変抵抗器７（例えば電子ボリューム）からなる直列回路（分圧回路）と、抵抗８及び可変抵抗器７の接続節点に入力端子が接続され、出力端子が、スイッチング素子であるＭＯＳ−ＦＥＴ１２のゲート端子に接続された制御回路２（出力電圧制御回路）と、ダイオードブリッジ５の出力端子と接地電位との間に接続された抵抗９及び抵抗１０からなる直列回路（検出回路）と、抵抗９及び抵抗１０の接続節点に入力端子が接続され、出力端子が、可変抵抗器７の抵抗値を変更する為の端子に接続された分圧比制御回路３とを備えており、ダイオード１３のカソード端子には、負荷４の一方の端子が接続され、負荷４の他方の端子は接地されている。インダクタ１１、ＭＯＳ−ＦＥＴ１２、ダイオード１３及び電解コンデンサ１４は、昇圧コンバータ１を構成している。
【００１５】
以下に、このような構成の電源装置の動作を説明する。
ダイオードブリッジ５は、外部の交流電源６から入力された交流電力を整流し、ダイオードブリッジ５が整流した電圧は、インダクタ１１及び電解コンデンサ１４により平滑され、定電圧となって負荷４に与えられる。
一方、負荷４に与えられる定電圧は、抵抗８及び可変抵抗器７の分圧回路により分圧され、フィードバック電圧として制御回路２に与えられる。制御回路２は、与えられた分圧に基づき、ＭＯＳ−ＦＥＴ１２をオン／オフし、インダクタ１１及び電解コンデンサ１４により平滑された平均電圧が、所定の定電圧になるように制御する。ダイオード１３は、ＭＯＳ−ＦＥＴ１２がオンのときに、電流の逆流を防ぎ、電解コンデンサ１４の端子電圧である定電圧を維持する。
【００１６】
また、一方、ダイオードブリッジ５の出力電圧は、抵抗９及び抵抗１０によって分圧されて、分圧比制御回路３に与えられ、分圧比制御回路３は、与えられた分圧に基づき、可変抵抗器７の抵抗値を変更する。
分圧比制御回路３は、与えられた抵抗９及び抵抗１０の分圧が、例えば、交流電源６が２００Ｖであるときに対応する比較的高電圧であれば、可変抵抗器７の抵抗値を、抵抗８及び可変抵抗器７の分圧比が低くなるように設定し、制御回路２に与えられる、抵抗８及び可変抵抗器７の分圧が低くなるようにする。これにより、制御回路２は、負荷４に与える定電圧が高くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。
【００１７】
また、分圧比制御回路３は、与えられた抵抗９及び抵抗１０の分圧が、例えば、交流電源６が１００Ｖであるときに対応する比較的低電圧であれば、可変抵抗器７の抵抗値を、抵抗８及び可変抵抗器７の分圧比が高くなるように設定し、制御回路２に与えられる、抵抗８及び可変抵抗器７の分圧が高くなるようにする。これにより、制御回路２は、負荷４に与える定電圧が低くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。
以上により、この電源装置によれば、スイッチング素子であるＭＯＳ−ＦＥＴ１２のドレイン電流ＩD が大きくなる、交流電源６が１００Ｖである場合に、出力する定電圧を低くするので、ドレイン−ソース間電圧ＶDSが低くなり、スイッチング損失ＰROSSを抑制することが出来る。
【００１８】
実施の形態２．
図２は、本発明に係る電源装置の実施の形態の構成を示すブロック図である。この電源装置は、図１に示した電源装置の分圧比制御回路３が、抵抗９及び抵抗１０の接続節点に入力端子が接続された積分器３１と、入力端子が積分器３１の出力端子に接続され、出力端子が、可変抵抗器７の抵抗値を変更する為の端子に接続された増幅器３２とを有している。その他の構成は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
【００１９】
以下に、このような構成の電源装置の動作を説明する。
ダイオードブリッジ５の出力電圧は、抵抗９及び抵抗１０によって分圧されて、積分器３１に与えられ、積分器３１は、与えられた分圧を積分し、増幅器３２に与える。増幅器３２は、与えられた電圧を増幅し、可変抵抗器７に与える。可変抵抗器７は、与えられた電圧に応じて、その抵抗値を変更する。
可変抵抗器７は、与えられた電圧が、例えば、交流電源６が２００Ｖであるときに対応する比較的高電圧であれば、その抵抗値を抵抗８及び可変抵抗器７の分圧比が低くなるように設定し、制御回路２に与えられる、抵抗８及び可変抵抗器７の分圧が低くなるようにする。これにより、制御回路２は、負荷４に与える定電圧が高くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。
【００２０】
また、可変抵抗器７は、与えられた電圧が、例えば、交流電源６が１００Ｖであるときに対応する比較的低電圧であれば、その抵抗値を抵抗８及び可変抵抗器７の分圧比が高くなるように設定し、制御回路２に与えられる、抵抗８及び可変抵抗器７の分圧が高くなるようにする。これにより、制御回路２は、負荷４に与える定電圧が低くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。その他の動作は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。以上により、この電源装置によれば、スイッチング素子であるＭＯＳ−ＦＥＴ１２のドレイン電流ＩD が大きくなる、交流電源６が１００Ｖである場合に、出力する定電圧を低くするので、ドレイン−ソース間電圧ＶDSが低くなり、スイッチング損失ＰROSSを抑制することが出来る。
【００２１】
実施の形態３．
図３は、本発明に係る電源装置の実施の形態の構成を示すブロック図である。この電源装置は、図１に示した電源装置の分圧比制御回路３が、抵抗９及び抵抗１０の接続節点に入力端子が接続された積分器３１と、入力端子が積分器３１の出力端子に接続され、出力端子が、可変抵抗器７の抵抗値を変更する為の端子に接続された比較器３３とを有している。その他の構成は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
【００２２】
以下に、このような構成の電源装置の動作を説明する。
ダイオードブリッジ５の出力電圧は、抵抗９及び抵抗１０によって分圧されて、積分器３１に与えられ、積分器３１は、与えられた分圧を積分し、比較器３３に与える。比較器３３は、与えられた電圧値を所定値と比較し、その比較結果に応じて信号を出力し可変抵抗器７に与える。可変抵抗器７は、与えられた信号に応じて、その抵抗値を変更する。
比較器３３は、例えば、与えられた電圧値が所定値より高ければ、交流電源６が２００Ｖであるときに対応する信号を出力し、与えられた電圧値が所定値より低ければ、交流電源６が１００Ｖであるときに対応する信号を出力する。
【００２３】
可変抵抗器７は、与えられた信号が、例えば、交流電源６が２００Ｖであるときに対応する信号であれば、その抵抗値を抵抗８及び可変抵抗器７の分圧比が低くなるように設定し、制御回路２に与えられる、抵抗８及び可変抵抗器７の分圧が低くなるようにする。これにより、制御回路２は、負荷４に与える定電圧が高くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。
【００２４】
また、可変抵抗器７は、与えられた信号が、例えば、交流電源６が１００Ｖであるときに対応する信号であれば、その抵抗値を抵抗８及び可変抵抗器７の分圧比が高くなるように設定し、制御回路２に与えられる、抵抗８及び可変抵抗器７の分圧が高くなるようにする。これにより、制御回路２は、負荷４に与える定電圧が低くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。その他の動作は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
以上により、この電源装置によれば、スイッチング素子であるＭＯＳ−ＦＥＴ１２のドレイン電流ＩD が大きくなる、交流電源６が１００Ｖである場合に、出力する定電圧を低くするので、ドレイン−ソース間電圧ＶDSが低くなり、スイッチング損失ＰROSSを抑制することが出来る。
【００２５】
実施の形態４．
図４は、本発明に係る電源装置の実施の形態の構成を示すブロック図である。この電源装置は、図１に示した電源装置の分圧比制御回路３が、抵抗９及び抵抗１０の接続節点に入力端子が接続された積分器３１と、入力端子が積分器３１の出力端子に接続された比較器３３とを有している。また、図１に示した電源装置の抵抗８及び可変抵抗器７の直列回路に代えて、ダイオード１３のカソード端子と接地電位との間に接続された抵抗８及び抵抗７１からなる直列回路と、抵抗８及び抵抗７１の接続節点を他の抵抗７２を介して接地電位に接続するＭＯＳ−ＦＥＴ７３からなるスイッチング回路とを有している。比較器３３の出力端子は、ＭＯＳ−ＦＥＴ７３のゲート端子に接続されている。その他の構成は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
【００２６】
以下に、このような構成の電源装置の動作を説明する。
ダイオードブリッジ５の出力電圧は、抵抗９及び抵抗１０によって分圧されて、積分器３１に与えられ、積分器３１は、与えられた分圧を積分し、比較器３３に与える。比較器３３は、与えられた電圧値を所定値と比較し、その比較結果に応じて信号を出力し、ＭＯＳ−ＦＥＴ７３をオン／オフする。
比較器３３は、例えば、与えられた電圧値が所定値より高ければ、交流電源６が２００Ｖであるときに対応すべく、ＭＯＳ−ＦＥＴ７３をオンする信号を出力し、与えられた電圧値が所定値より低ければ、交流電源６が１００Ｖであるときに対応すべく、ＭＯＳ−ＦＥＴ７３をオフする信号を出力する。
【００２７】
ＭＯＳ−ＦＥＴ７３がオンすると、抵抗８及び抵抗７１の接続節点の分圧は低くなる。これにより、制御回路２は、負荷４に与える定電圧が高くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。
また、ＭＯＳ−ＦＥＴ７３がオフすると、抵抗８及び抵抗７１の接続節点の分圧は高くなる。これにより、制御回路２は、負荷４に与える定電圧が低くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。その他の動作は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
以上により、この電源装置によれば、スイッチング素子であるＭＯＳ−ＦＥＴ１２のドレイン電流ＩD が大きくなる、交流電源６が１００Ｖである場合に、出力する定電圧を低くするので、ドレイン−ソース間電圧ＶDSが低くなり、スイッチング損失ＰROSSを抑制することが出来る。
【００２８】
実施の形態５．
図５は、本発明に係る電源装置の実施の形態の構成を示すブロック図である。この電源装置は、図１に示した電源装置の分圧比制御回路３が、抵抗９及び抵抗１０の接続節点に入力端子が接続された積分器３１と、入力端子が積分器３１の出力端子に接続された比較器３３とを有している。
【００２９】
また、この電源装置は、図１に示した電源装置の抵抗８及び可変抵抗器７の直列回路に代えて、ダイオード１３のカソード端子に一方の端子が接続された抵抗８と、一方の端子がそれぞれ接地された抵抗７５，７６（抵抗７５の抵抗値＞抵抗７６の抵抗値）と、抵抗８の他方の端子を抵抗７５の他方の端子又は抵抗７６の他方の端子に切り換え接続するリレー７４と、リレー７４のコイルの一方の端子をダイオード１３のカソード端子に接続する抵抗７７と、リレー７４のコイルの他方の端子を接地電位に接続するＭＯＳ−ＦＥＴ７８とを有している。比較器３３の出力端子は、ＭＯＳ−ＦＥＴ７８のゲート端子に接続されている。その他の構成は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
【００３０】
以下に、このような構成の電源装置の動作を説明する。
ダイオードブリッジ５の出力電圧は、抵抗９及び抵抗１０によって分圧されて、積分器３１に与えられ、積分器３１は、与えられた分圧を積分し、比較器３３に与える。比較器３３は、与えられた電圧値を所定値と比較し、その比較結果に応じて信号を出力し、ＭＯＳ−ＦＥＴ７８をオン／オフする。
比較器３３は、例えば、与えられた電圧値が所定値より高ければ、交流電源６が２００Ｖであるときに対応すべく、ＭＯＳ−ＦＥＴ７８をオンする信号を出力し、与えられた電圧値が所定値より低ければ、交流電源６が１００Ｖであるときに対応すべく、ＭＯＳ−ＦＥＴ７８をオフする信号を出力する。
【００３１】
ＭＯＳ−ＦＥＴ７８がオンすると、リレー７４が作動し、リレー接点は抵抗７６の方に接続され、抵抗８及び抵抗７６の接続節点の分圧は低くなる。これにより、制御回路２は、負荷４に与える定電圧が高くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。
【００３２】
また、ＭＯＳ−ＦＥＴ７８がオフすると、リレー７４は作動せず、リレー接点は抵抗７５の方に接続され、抵抗８及び抵抗７５の接続節点の分圧は高くなる。これにより、制御回路２は、負荷４に与える定電圧が低くなるように、ＭＯＳ−ＦＥＴ１２をオン／オフする。その他の動作は、上述した実施の形態１の電源装置と同様であるので、説明を省略する。
以上により、この電源装置によれば、スイッチング素子であるＭＯＳ−ＦＥＴ１２のドレイン電流ＩD が大きくなる、交流電源６が１００Ｖである場合に、出力する定電圧を低くするので、ドレイン−ソース間電圧ＶDSが低くなり、スイッチング損失ＰROSSを抑制することが出来る。
【００３３】
【発明の効果】
第１発明に係る電源装置によれば、整流回路が、入力された交流電力を整流し、平滑回路は、整流回路の出力電圧を平滑する。スイッチング素子は、平滑回路の出力端子を固定電位に接続し、分圧回路は、平滑回路の出力電圧を分圧する。出力電圧制御回路は、分圧回路が分圧した電圧に基づき、スイッチング素子をオン／オフし、平滑回路の出力電圧を制御する。検出回路は、整流回路の出力電圧を検出し、分圧比制御回路は、検出回路が検出した電圧に基づき、分圧回路の分圧比を高低制御する。そして、検出回路が検出した電圧の高低に応じて、平滑回路の出力電圧を高低に制御する。これにより、スイッチング損失を抑制出来、許容損失が小さく安価なスイッチング素子を用いることが出来、放熱設計が容易な電源装置を実現することが出来る。
【００３４】
第２発明に係る電源装置によれば、分圧比制御回路の積分器は、検出回路が検出した電圧を積分し、増幅器は、積分器が積分した電圧を増幅する。分圧回路の可変抵抗器は、増幅器が増幅した電圧により抵抗値が変化し、この抵抗値の変化に応じて、分圧回路の分圧比が高低に変化する。これにより、スイッチング損失を抑制出来、許容損失が小さく安価なスイッチング素子を用いることが出来、放熱設計が容易な電源装置を実現することが出来る。
【００３５】
第３発明に係る電源装置によれば、分圧比制御回路の積分器は、検出回路が検出した電圧を積分し、比較器は、積分器が積分した電圧値を所定値と比較し、その比較結果に応じて信号を出力する。分圧回路の可変抵抗器は、比較器が出力した信号により抵抗値が変化し、この抵抗値の変化に応じて、分圧回路の分圧比が高低に変化する。これにより、スイッチング損失を抑制出来、許容損失が小さく安価なスイッチング素子を用いることが出来、放熱設計が容易な電源装置を実現することが出来る。
【００３６】
第４発明に係る電源装置によれば、分圧比制御回路の積分器は、検出回路が検出した電圧を積分し、比較器は、積分器が積分した電圧値を所定値と比較し、その比較結果に応じて信号を出力する。分圧回路の２つの抵抗からなる直列回路は、平滑回路の出力電圧を分圧する。分圧回路のスイッチング回路は、比較器が出力した信号に応じてオン／オフし、２つの抵抗の接続節点を他の抵抗を介して固定電位に接続する。これにより、スイッチング損失を抑制出来、許容損失が小さく安価なスイッチング素子を用いることが出来、放熱設計が容易な電源装置を実現することが出来る。
【００３７】
第５発明に係る電源装置によれば、分圧比制御回路の積分器は、検出回路が検出した電圧を積分し、比較器は、積分器が積分した電圧値を所定値と比較し、その比較結果に応じて信号を出力する。分圧回路のリレー回路は、比較器が出力した信号に応じて作動し、複数の抵抗からなる抵抗回路は、リレー回路の動作により、平滑回路の出力電圧の分圧比を変える。これにより、スイッチング損失を抑制出来、許容損失が小さく安価なスイッチング素子を用いることが出来、放熱設計が容易な電源装置を実現することが出来る。
【図面の簡単な説明】
【図１】  本発明に係る電源装置の実施の形態の構成を示すブロック図である。
【図２】  本発明に係る電源装置の実施の形態の構成を示すブロック図である。
【図３】  本発明に係る電源装置の実施の形態の構成を示すブロック図である。
【図４】  本発明に係る電源装置の実施の形態の構成を示すブロック図である。
【図５】  本発明に係る電源装置の実施の形態の構成を示すブロック図である。
【図６】  従来の電源装置の構成例を示すブロック図である。
【符号の説明】
１  昇圧コンバータ、２  制御回路（出力電圧制御回路）、３  分圧比制御回路、４  負荷、５  ダイオードブリッジ（整流回路）、６  交流電源、７  可変抵抗器（分圧回路）、８  抵抗（分圧回路）、９，１０  抵抗（検出回路）、１１  インダクタ（平滑回路）、１２  ＭＯＳ−ＦＥＴ（スイッチング素子）、１３  ダイオード、１４  電解コンデンサ（平滑回路）、３１  積分器、３２  増幅器、３３  比較器、７１，７５，７６  抵抗（分圧回路）、７２  抵抗（スイッチング回路）、７３  ＭＯＳ−ＦＥＴ（スイッチング回路）、７４  リレー、７７  抵抗（リレー回路）、７８  ＭＯＳ−ＦＥＴ（リレー回路）。
【図１】
0004362166.tif 000002
【図２】
0004362166.tif 000003
【図３】
0004362166.tif 000004
【図４】
0004362166.tif 000005
【図５】
0004362166.tif 000006
【図６】
0004362166.tif 000007