(57)【特許請求の範囲】
【請求項１】
半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置において、
試験対象リレーの接点をＯＮ状態からＯＦＦする方向へ駆動し、該ＯＦＦ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＦＦするまでのスイッチング特性を測定するブレイク特性測定手段と、
該ブレイク特性測定手段で得たスイッチング特性から、接点が電気的にＯＦＦするまでのブレイク時間値を求め、該ブレイク時間値と当該リレーの基準ブレイク時間値からの偏差によって当該リレーの劣化を判定するブレイク時間劣化判定手段と、
該ブレイク特性測定手段による測定を所定複数Ｎ回実施して所定複数Ｎのスイッチング特性を取得するブレイク時間複数Ｎ回測定手段と、
該複数Ｎ回測定手段で得たスイッチング特性からブレイク時間値を各々求め、該Ｎ個のブレイク時間値において、時間軸を階級とした度数分布を求め、該度数分布と所定の分布判定条件との参照比較から当該リレーの劣化を判定するブレイク時間統計的劣化判定手段と、
当該リレーの接点に対して異なる複数点の接点開閉エネルギー条件で該ブレイク特性測定手段による測定を実施して、各接点開閉エネルギー条件における測定データのばらつき分布状況から劣化リレーを検出特定するブレイク時間エネルギー条件劣化判定手段と、
を具備していることを特徴とする半導体試験装置。
【請求項２】
該ブレイク時間値の取得を所定経過日毎に実施して記憶媒体に格納する経時データ取得手段と、
得られた経時データ数が所定Ｍ個数以上の取得以降において、該ブレイク時間値の時系列データの経時推移が当初値から所定割合以上の上昇傾向若しくは下昇傾向を示すリレー、あるいは所定割合以上の分散を示すリレーを劣化リレーと判定するブレイク時間経時変化劣化判定手段と、
を具備していることを特徴とする請求項１に記載の半導体試験装置。
【請求項３】
半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置において、
試験対象リレーの接点をＯＦＦ状態からＯＮする方向へ駆動し、該ＯＮ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＮするまでのスイッチング特性を測定するメイク特性測定手段と、
該メイク特性測定手段で得たスイッチング特性から、スイッチ接点が電気的にＯＮするまでのメイク時間値を求め、該メイク時間値と当該リレーの基準メイク時間値からの偏差によって当該リレーの劣化を判定するメイク時間劣化判定手段と、
該メイク特性測定手段による測定を所定複数Ｎ回実施して所定複数Ｎのスイッチング特性を取得するメイク時間複数Ｎ回測定手段と、
該複数Ｎ回測定手段で得たスイッチング特性によってメイク時間値を各々求め、該Ｎ個のメイク時間値において、時間軸を階級とした度数分布を求め、該度数分布と所定の分布判定条件との参照比較から当該リレーの劣化を判定する度数分布形態のメイク時間統計的劣化判定手段と、
当該リレーの接点に対して異なる複数点の接点開閉エネルギー条件で該メイク特性測定手段による測定を実施して、各接点開閉エネルギー条件における測定データのばらつき分布状況から劣化リレーを検出特定するメイク時間エネルギー条件劣化判定手段と、
を具備していることを特徴とする半導体試験装置。
【請求項４】
半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置において、
試験対象リレーの接点をＯＦＦ状態からＯＮする方向へ駆動し、該ＯＮ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＮするまでのスイッチング特性を測定するメイク特性測定手段と、
該メイク特性測定手段で得たスイッチング特性からチャッタリングの時間幅を求め、該チャッタリング時間幅が当該リレーに対する基準のチャッタリング時間幅からの偏差によって当該リレーの劣化を判定するチャッタリング時間劣化判定手段と、
該メイク特性測定手段による測定を所定複数Ｎ回実施して所定複数Ｎのスイッチング特性を取得するメイク時間複数Ｎ回測定手段と、
該複数Ｎ回測定手段で得たスイッチング特性からチャッタリング時間幅を各々求め、該Ｎ個のチャッタリング時間幅において、時間軸を階級とした度数分布を求め、該度数分布と所定の分布判定条件との参照比較から当該リレーの劣化を判定する度数分布形態のチャッタリング時間統計的劣化判定手段と、
当該リレーの接点に対して異なる複数点の接点開閉エネルギー条件で該メイク特性測定手段による測定を実施してチャッタリングの時間幅を求め、各接点開閉エネルギー条件において求めたチャッタリングの時間幅のばらつき分布状況から劣化リレーを検出特定するチャッタリング時間エネルギー条件劣化判定手段と、
を具備していることを特徴とする半導体試験装置。
【請求項５】
該メイク時間値の取得を所定経過日毎に実施して記憶媒体に格納するメイク時間経時データ取得手段と、
得られた経時データ数が所定Ｍ個数以上の取得以降において、該メイク時間値の時系列データの経時推移が当初値から所定割合以上の上昇傾向若しくは下昇傾向を示すリレー、あるいは所定割合以上の分散を示すリレーを劣化リレーと判定する経時変化形態のメイク時間経時変化劣化判定手段と、
を具備していることを特徴とする請求項３に記載の半導体試験装置。
【請求項６】
該チャッタリング時間幅の取得を所定経過日毎に実施して記憶媒体に格納するチャッタリング時間経時データ取得手段と、
得られた経時データ数が所定Ｍ個数以上の取得以降において、該チャッタリング時間幅の時系列データの経時推移が当初値から所定割合以上の上昇傾向若しくは下昇傾向を示すリレー、あるいは所定割合以上の分散を示すリレーを劣化リレーと判定する経時変化形態のチャッタリング時間経時変化劣化判定手段と、
を具備していることを特徴とする請求項４に記載の半導体試験装置。
【請求項７】
診断対象のリレーは各テスタピンのチャンネル毎に備えるＯＵＴリレー、ＤＣリレー、ターミネータリレー、プログラマブル・ロードリレー、ＣＡＬリレー、若しくはパフォーマンスボード上に備えるロードリレーであることを特徴とする請求項１から６のいずれかに記載の半導体試験装置。
【請求項８】
診断対象のリレーはリードリレー若しくは水銀リレーを対象とする請求項１から６のいずれかに記載の半導体試験装置。
【請求項９】
判定比較する基準値である基準ブレイク時間値、基準メイク時間値、若しくは基準チャッタリング時間幅は、当該リレーにおける平均的測定値を基準値として用いることを特徴とする請求項１、３又は４記載の半導体試験装置。
【請求項１０】
判定比較する基準値である基準ブレイク時間値、基準メイク時間値、若しくは基準チャッタリング時間幅は、当該リレーの当初におけるブレイク時間特性、当初におけるメイク時間特性、若しくは当初におけるチャッタリング時間幅特性の測定値を基準値として用いることを特徴とする請求項１、３又は４記載の半導体試験装置。
【請求項１１】
判定比較する基準値である基準ブレイク時間値、基準メイク時間値、若しくは基準チャッタリング時間幅は、測定実施される多数個のリレーの測定時間値を相加平均した値を判定比較する基準値として用いることを特徴とする請求項１、３又は４記載の半導体試験装置。
【請求項１２】
半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置であって、
試験対象リレーの接点をＯＮ状態からＯＦＦする方向へ駆動し、該ＯＦＦ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＦＦするまでのスイッチング特性を測定するブレイク特性測定手段と、
当該リレーの接点に対して異なる複数点の接点開閉エネルギー条件で該ブレイク特性測定手段による測定を実施して得られた、各接点開閉エネルギー条件における測定データのばらつき分布状況から劣化リレーを検出特定するエネルギー条件劣化判定手段と、
を備える半導体試験装置。
【請求項１３】
半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置であって、
試験対象リレーの接点をＯＦＦ状態からＯＮする方向へ駆動し、該ＯＮ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＮするまでのスイッチング特性を測定するメイク特性測定手段と、
当該リレーの接点に対して異なる複数点の接点開閉エネルギー条件で該メイク特性測定手段による測定を実施して、各接点開閉エネルギー条件における測定データのばらつき分布状況から劣化リレーを検出特定するメイク時間エネルギー条件劣化判定手段と、
を備える半導体試験装置。
【請求項１４】
半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置であって、
試験対象リレーの接点をＯＦＦ状態からＯＮする方向へ駆動し、該ＯＮ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＮするまでのスイッチング特性を測定するメイク特性測定手段と、
当該リレーの接点に対して異なる複数点の接点開閉エネルギー条件で該メイク特性測定手段による測定を実施してチャッタリングの時間幅を求め、各接点開閉エネルギー条件において求めたチャッタリングの時間幅のばらつき分布状況から劣化リレーを検出特定するチャッタリング時間エネルギー条件劣化判定手段と、
を備える半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体試験装置に備える多数個の有接点型のリレーに対する劣化診断に関する。特に、ピンエレクトロニクス回路に係る有接点型のリレーの劣化診断に関する。
【０００２】
【従来の技術】
半導体試験装置はシステムの信頼性を維持する為に診断プログラムを備え、この診断プログラムを定期的に実行させて、動作不良となる回路が有るか否かを検査している。その診断項目の中で、ピンエレクトロニクス回路に係る有接点型のリレーに対する劣化診断がある。
【０００３】
図５に代表的なピンエレクトロニクス回路のブロック図を示す。通常のＩ／Ｏテスタピンには有接点型のリレーとして、ＯＵＴリレーＳ１、ＤＣリレーＳ２、ターミネータリレーＳ３、プログラマブル・ロードリレーＳ４、ＣＡＬリレーＳ５がある。また図６に示すドライバ専用のテスタピンの場合には、ＯＵＴリレーＳ１、ＤＣリレーＳ２、ＣＡＬリレーＳ５がある。
【０００４】
ピンエレクトロニクス回路系で使用されているリレー個数は、例えばテスタチャンネル数が５００チャンネルとすると、５００×５＝２５００個程度もの多数使用されている。リレーの多くはデバイス試験に必要な条件を満足する為に有接点型のものが使用されている。尚、使用される回路部位、デバイス試験プログラムの種類、被試験デバイスの種類、その他によって制御されるリレーの開閉頻度は大きく異なり、開閉電流も異なる。
【０００５】
有接点型のリレーにおける従来の劣化診断は、診断対象リレーがＯＮ状態になることと、ＯＦＦ状態になることを対象とした劣化診断である。
【０００６】
一方、リレーを搭載したボードによっては所定寿命時間を経過したものは無条件に当該リレーを交換したり、検査等が行われる。これらによって、有限の寿命部品であるリレーの品質は維持管理されている。
【０００７】
ところで、有接点型のリレーは機械的可動部位を有する。この可動部位の寿命はリードリレーや水銀リレーでも例えば数千万回程度までが実用限界である。一方、実装される回路条件により接点の開閉頻度、接点開閉エネルギー条件、突入電流等の運用条件に伴い大きな差異がある為、接点部位の消耗度合いが異なる。これら条件に伴って、当初のリレー部品寿命時間以前においても、可動部位の弾性特性低下や、接点部位の局部溶解や変形に伴い接点面が荒れてリレーのＯＮ／ＯＦＦ動作が不良となったり、不安定となったり、間欠不良となるものがある。もし間欠不良動作のリレーでは、診断プログラムで検出されない場合がある。この間欠不良リレーの実用に伴って、デバイス試験の実施の結果、良品デバイスが不良デバイスとして判定されてしまうかもしれない。このような不具合は、半導体試験装置のデバイス試験における試験品質の観点から、極力除去することが望まれている。
【０００８】
一方、従来の診断プログラムで不良検出されたリレー搭載ボードを引き上げてきて、診断プログラムを多数回実施しても、不良原因が再現されず、不良箇所を特定できないという問題が生じる場合がある。この不良が再現されない原因の中には間欠不良のリレーが正常動作してしまうことに起因するものがある。このような不具合は、的確なる不良ボード修理を行う観点からも好ましくなく、実用上の難点である。
【０００９】
【発明が解決しようとする課題】
上述説明したように従来技術においては、有接点型のリレーに対する劣化診断が的確でない場合があり、この点で実用上の難点がある。即ち、診断プログラム実施時においてはリレーのＯＮ／ＯＦＦ動作が正常動作するにもかかわらず、実際の被試験デバイスを試験すると、希に接点がＯＦＦしなかったする間欠不良に伴い、良品デバイスが不良デバイスと判定してしまう場合があった。これらの観点から、従来のリレーに対する劣化診断には実用上の難点がある。
【００１０】
ところで、間欠不良を起こしうるような劣化段階にある劣化リレーにおいては、当初の正常なリレー接点の開閉動作時間（メイク時間やブレイク時間）に対して差異を有するものが多く見られることが一般に知られている。例えば、図４の劣化ぎみのリレーにおけるブレイク時間特性例に示すように、リレーコイルの駆動ＯＦＦ直後からリレー接点が電気的にＯＦＦするまでの動作時間において、正常なリレーのブレイク時間Ｔoff１に対して、劣化ぎみのリレーのブレイク時間Ｔoff２が数十％程度以上も増加傾向を示すものが多く見られる。
そこで、本発明が解決しようとする課題は、半導体試験装置に多数有するリレーにおいて、当該リレーが不良に至る前段階の劣化リレーを的確に特定検出可能な劣化リレー診断手段を備える半導体試験装置を提供することである。
【００１１】
【課題を解決するための手段】
第１に、上記課題を解決するために、本発明の構成では、半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置において、試験対象リレーの接点をＯＮ状態からＯＦＦする方向へ駆動し、ＯＦＦ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＦＦするまでのスイッチング特性を測定するブレイク特性測定手段を具備し、ブレイク特性測定手段で得たスイッチング特性から、ＯＦＦ方向駆動直後から接点が電気的にＯＦＦ（ＯＦＦ完了時点若しくはＯＦＦ開始時点）するまでのブレイク時間値を求め、ブレイク時間値と当該リレー品種の基準ブレイク時間値からの偏差 によって当該リレーの劣化を判定する劣化判定手段を具備することを特徴とする半導体試験装置である。
上記発明によれば、半導体試験装置に多数有する有接点型のリレーにおいて、当該リレーが不良に至る前段階の劣化リレーを的確に特定検出可能な劣化リレー診断手段を備える半導体試験装置が実現できる。
【００１２】
第２に、上記課題を解決するために、本発明の構成では、上述ブレイク特性測定手段を所定複数Ｎ回実施して所定複数Ｎのスイッチング特性を取得する複数Ｎ回測定手段を具備し、複数Ｎ回測定手段で得たスイッチング特性からブレイク時間値を各々求め、Ｎ個のブレイク時間値において、時間軸を階級とした度数分布を求め、度数分布と所定の分布判定条件（例えば分布幅、正規分布包絡線）との参照比較から当該リレーの劣化を判定する統計的劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１３】
第３に、上記課題を解決するために、本発明の構成では、上述ブレイク特性測定手段からブレイク時間値を求め、ブレイク時間値の取得を所定経過日毎（例えば毎週毎）に実施して記憶媒体に格納する経時データ取得手段を具備し、得られたブレイク時間値の経時データ数が所定Ｍ個数以上の取得以降において、ブレイク時間値の時系列データの経時推移が当初値から所定割合以上の上昇傾向若しくは下昇傾向を示すリレー、あるいは所定割合以上の分散を示すリレーを劣化リレーと判定する劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１４】
第４に、上記課題を解決するために、本発明の構成では、半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置において、試験対象リレーの接点をＯＦＦ状態からＯＮする方向へ駆動し、ＯＮ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＮするまでのスイッチング特性を測定するメイク特性測定手段を具備し、メイク特性測定手段で得たスイッチング特性から、ＯＮ方向駆動直後からスイッチ接点が電気的にＯＮ（ＯＮ完了時点若しくはＯＮ開始時点）するまでのメイク時間値を求め、メイク時間値と当該リレー品種の基準メイク時間値からの偏差 によって当該リレーの劣化を判定する劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１５】
第５に、上記課題を解決するために、本発明の構成では、半導体試験装置に使用される有接点型のリレーの劣化診断を行う半導体試験装置において、試験対象リレーの接点をＯＦＦ状態からＯＮする方向へ駆動し、ＯＮ方向駆動直後から当該リレーのスイッチ接点が電気的にＯＮするまでのスイッチング特性を測定するメイク特性測定手段を具備し、メイク特性測定手段で得たスイッチング特性からチャッタリングの時間幅を求め、チャッタリング時間幅が当該リレー品種に対する基準のチャッタリング時間幅からの偏差 によって当該リレーの劣化を判定する劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１６】
第６に、上記課題を解決するために、本発明の構成では、上述メイク特性測定手段を所定複数Ｎ回実施して所定複数Ｎのスイッチング特性を取得する複数Ｎ回測定手段を具備し、複数Ｎ回測定手段で得たスイッチング特性 によってメイク時間値を各々求め、Ｎ個のメイク時間値において、時間軸を階級とした度数分布を求め、度数分布と所定の分布判定条件（例えば分布幅、正規分布包絡線）との参照比較から当該リレーの劣化を判定する度数分布形態の劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１７】
第７に、上記課題を解決するために、本発明の構成では、上述メイク特性測定手段を所定複数Ｎ回実施して所定複数Ｎのスイッチング特性を取得する複数Ｎ回測定手段を具備し、複数Ｎ回測定手段で得たスイッチング特性からチャッタリング時間幅Ｔwを各々求め、Ｎ個のチャッタリング時間幅Ｔwにおいて、時間軸を階級とした度数分布を求め、度数分布と所定の分布判定条件（例えば分布幅、正規分布包絡線）との参照比較から当該リレーの劣化を判定する度数分布形態の劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１８】
第８に、上記課題を解決するために、本発明の構成では、上述メイク特性測定手段からメイク時間値を求め、メイク時間値の取得を所定経過日毎（例えば毎週毎）に実施して記憶媒体に格納する経時データ取得手段を具備し、得られたメイク時間値の経時データ数が所定Ｍ個数以上の取得以降において、メイク時間値の時系列データの経時推移が当初値から所定割合以上の上昇傾向若しくは下昇傾向を示すリレー、あるいは所定割合以上の分散を示すリレーを劣化リレーと判定する経時変化形態の劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００１９】
第９に、上記課題を解決するために、本発明の構成では、上述メイク特性測定手段からチャッタリング時間幅Ｔwを求め、チャッタリング時間幅Ｔwの取得を所定経過日毎（例えば毎週毎）に実施して記憶媒体に格納する経時データ取得手段を具備し、得られたメイク時間値の経時データ数が所定Ｍ個数以上の取得以降において、メイク時間値の時系列データの経時推移が当初値から所定割合以上の上昇傾向若しくは下昇傾向を示すリレー、あるいは所定割合以上の分散を示すリレーを劣化リレーと判定する経時変化形態の劣化判定手段を具備することを特徴とする半導体試験装置がある。
【００２０】
また、上述種類のリレー劣化診断手段における少なくとも２種類のリレー劣化診断手段で測定実施し、劣化リレーと判定された判定度数からより的確に劣化リレーを特定する総合判定手段を備えることを特徴とする半導体試験装置がある。
【００２１】
また、上述種類のリレー劣化診断手段における少なくとも２種類のリレー劣化診断手段で測定実施し、得られた測定結果値に対して各種類のリレー劣化診断手段毎に所定の重み付けを付与した段階的劣化判定基準で判定し、得られた各リレー劣化診断手段からの重み付け値を加算し、加算値の数量から劣化リレーを劣化ランク別に分別判定（例えば即交換対象、定期交換対象、要監視対象に分別判定）する分別判定手段を備えることを特徴とする半導体試験装置がある。
【００２２】
また、診断対象のリレーの接点に対して異なる複数点の接点開閉エネルギー条件でＯＮ時間、ＯＦＦ時間若しくはチャッタリング時間を測定し、得られた複数点の測定データ（ブレイク時間、メイク時間、若しくはチャッタリング時間幅）のばらつき分布状況から劣化リレーとして検出判定する手段を備えることを特徴とする上述半導体試験装置がある。
【００２３】
また、診断対象のリレーは各テスタピンのチャンネル毎に備えるＯＵＴリレー、ＤＣリレー、ターミネータリレー、プログラマブル・ロードリレー、ＣＡＬリレー、若しくはパフォーマンスボード上に備えるロードリレーであることを特徴とする上述半導体試験装置がある。
また、診断対象のリレーはリードリレー若しくは水銀リレーを対象とする上述半導体試験装置がある。
【００２４】
また、半導体試験装置に使用されるリレーの劣化診断機能を、半導体試験装置のシステムが正常に機能しているか否かを定期的に診断する診断プログラム（ＤＩＡＧ）に組み入んで使用に供することを特徴とする上述半導体試験装置がある。
【００２５】
また、判定比較する基準値である基準ブレイク時間値、基準メイク時間値、若しくは基準チャッタリング時間幅は、当該リレー品種における多数サンプルの平均的測定値を基準値として用いることを特徴とする上述半導体試験装置がある。また、判定比較する基準値である基準ブレイク時間値、基準メイク時間値、若しくは基準チャッタリング時間幅は、当該リレーの当初におけるブレイク時間特性、当初におけるメイク時間特性、若しくは当初におけるチャッタリング時間幅特性の測定値を基準値として用いることを特徴とする上述半導体試験装置がある。
また、判定比較する基準値である基準ブレイク時間値、基準メイク時間値、若しくは基準チャッタリング時間幅は、測定実施される多数個のリレーの測定時間値を相加平均した値を判定比較する基準値として用いることを特徴とする上述半導体試験装置がある。
【００２６】
また、定期的にリレー劣化診断手段を実施して得た測定データあるいは判定結果のデータを通信回線（ＬＡＮあるいは電話回線）を介して上位ワークステーション若しくは管理センターへ伝送して劣化リレーのリモート管理を行うことを特徴とする上述半導体試験装置がある。
【００２７】
【発明の実施の形態】
以下に本発明の実施の形態を実施例と共に図面を参照して詳細に説明する。
【００２８】
本発明について、図１の本願に係る要部ピンエレクトロニクス回路におけるＯＵＴリレーＳ１の測定を説明する図と、図２のＦＭ（フェイルメモリ）を用いるブレイク時間測定のタイムチャートと、図３のＦＭを用いるメイク時間測定におけるチャッタリング時間測定のタイムチャートと、図４の劣化ぎみのリレーにおけるブレイク時間特性の説明図と、を参照して以下に説明する。尚、半導体試験装置は公知であり技術的に良く知られている為、システム全体の構成説明を省略する。
【００２９】
本発明では現有のテスタ資源を用い、実使用中にある有接点型のリレーの中から劣化の前段階の状態にある劣化リレーを的確簡便に特定可能なリレーの劣化診断機能を実現するものである。ここで劣化リレーとは、接点のＯＮ／ＯＦＦ動作はするものの、希に動作不良を起こす劣化段階、あるいは劣化の前段階にあるリレーとする。
【００３０】
本発明におけるリレーの劣化を特定する劣化診断手段は７種類ある。即ち、第１の劣化診断手段はＯＮ状態からＯＦＦ状態にスイッチするときのブレイク時間特性から診断する手段であり、第２の劣化診断手段は複数回測定したブレイク時間特性のばらつき分布からの劣化診断であり、第３の劣化診断手段はブレイク時間の経時変化の推移特性からの劣化診断である。更に、第４，５，６，７の劣化診断手段は、逆にＯＦＦ状態からＯＮ状態へスイッチするときにおける第４のメイク時間特性、第５のＯＮばらつき分布特性、第６のメイク時間、及び第７のメイク時のＯＮチャッタリング特性の経時変化の推移特性からの劣化診断である。
【００３１】
７種類ある劣化診断手段の中で、第１の劣化診断手段であるブレイク時間特性からリレーの劣化を特定する診断手段について説明する。尚、試験対象リレーは、図１のピンレクトロニクス回路におけるＯＵＴリレーＳ１の具体例とする。
【００３２】
ブレイク時間特性によるリレー劣化診断手段は、ブレイク特性測定手段と、劣化判定手段とで成る。
【００３３】
ブレイク特性測定手段について説明する。尚、この測定手段は第１，２，３の劣化診断手段に共通する。
【００３４】
ブレイク特性測定手段は、ＯＵＴリレーＳ１をＯＮ状態からＯＦＦする方向へ駆動し、ＯＦＦ方向駆動した直後から当該リレーのスイッチ接点が電気的にＯＦＦ完了するまでのスイッチング特性を測定する。この為には半導体試験装置が備えているＤＣＴＵと、ＤＣと、ＦＭを用いる。ここでＤＣＴＵはＤＵＴのＤＣ特性を測定するためのユニットであり、直流電圧を供給するＭＤＣ（Multiple DC Test Unit）や、測定の為のＶＳＩＭ（電圧印加電流測定）やＩＳＶＭ（電流印加電圧測定）を備えている。また、ＦＭには、例えばシュムー・プロット（shmoo plot）等の測定用として、コンパレータＣＰ２でのサンプリング結果をそのままＦＭ内のメモリへ連続的に所定数格納可能なサンプリング機能を備えているので、この測定条件に設定して使用に供する。
【００３５】
先ず、測定に先立って、図１に示す測定対象のＯＵＴリレーＳ１はＯＮ状態に駆動しておく。またＤＣリレーＳ２はＯＮ状態にして、線路Ｌ２へＤＣＴＵからの所定の直流電圧Ｖ１を印加しておく。更に、適当な電流を流しておく為に、ターミネータリレーＳ３またはプログラマブル・ロードリレーＳ４の何れかをＯＮ状態にし、ＶＴ電源は所定電圧を与えておく。
上記設定条件の結果、コンパレータＣＰ２入力端である線路Ｌ１は直流電圧Ｖ１の状態にある。
コンパレータＣＰ２内にハイ側とロー側の２つの比較器を備えているが、一方の例えばＶＯＨ側の比較器を用いてサンプリングする。尚、ＶＯＨに与えるスレッショルド・レベル電圧は、直流電圧Ｖ１とＶＴ電源との例えば中間値（Ｖ１−ＶＴ）／２に設定しておく。
【００３６】
次に、上記測定条件によるサンプリング測定の実行を図２を参照して説明する。
ここで、スイッチング特性の測定において、通常のメインプログラム、パターンプログラムによるステートメント記述手法では、インタープリタ的な逐次実行する処理形態である為に、リレーのＯＮ／ＯＦＦ制御開始から実際の試験対象リレーが駆動されるまでの遅延時間に数十μ秒かかるものがある。これに伴い試験装置の機種間における測定データの誤差要因や相関性の難点となる場合がある。そこで、スイッチング特性を測定する専用のアプリケーション・プログラムを用いて、数μ秒未満の最短の駆動遅延時間とした測定形態が望ましい。尚、リレーのＯＮ／ＯＦＦ制御をパターン発生と同期して高速に実施可能なパターンバースト機能を備える半導体試験装置の場合は、この機能を用いることで数μ秒未満の最短の駆動遅延時間にできる。
ところで、リレーの駆動コイルは通電によりコイル自身の温度が次第に約２０℃程度上昇してくる。この為、ブレイク時間の測定結果に測定誤差を生じる場合があるので、コイル温度がほぼ同一条件となるような測定条件で実施することが望ましい。また、リレー駆動用電源５Ｖ、１２Ｖ等は動作時間に直接影響するので、予め所定の設定電圧状態であるかを、半導体試験装置自身が備える電源電圧測定手段あるいは電圧測定器で確認しておくことが望ましい。
【００３７】
図２のタイムチャートにおいて、先ずＯＵＴリレーＳ１をＯＮからＯＦＦに駆動する（図２Ａ参照）。これと同期してコンパレータＣＰ２によるサンプリングを開始する（図２Ｇ参照）。
やがて、スイッチ接点が電気的に離れ、これに対応して線路Ｌ１上の検出電圧が変化する（図２Ｂ参照）。スイッチ接点が電気的にＯＦＦすると、コンパレータＣＰ２の比較出力データＤｈは「Ｈ」から「Ｌ」に変化する（図２Ｆ参照）。上記時系列変化はサンプリング周期毎にＦＭ内のメモリへ順次格納される（図２Ｈ参照）。ここで、サンプリング周期は任意に設定可能であり、例えば使用されているリードリレーの品種におけるブレイク時間が１００μ秒程度の動作時間のものと仮定すると、サンプリングする分解能として例えば２μ秒周期に設定し、連続して３００μ秒（２μ秒×１５０点）時間までサンプリングする設定で行う。この結果、ＦＭ内へはＯＦＦ方向駆動直後からの１５０ワード分のデータが所定アドレス領域へ連続的に格納される。
【００３８】
尚、上記ＯＵＴリレーＳ１のスイッチング特性の測定において、同一回路構成のピンエレクトロニクス回路をｎチャンネル備えているので、ＦＭが備える同時格納可能な最大チャンネル数による複数チャンネル同時測定で実施しても良い。この場合は、測定時間を短縮できる。
【００３９】
次に、劣化判定手段について図２、図４を参照して説明する。
通常、劣化リレーに対するブレイク時間Ｔoffは、図４の例に示すように、動作時間が数十％程度動作遅れを示してくるものがある。この点に着目して劣化判定を行う。
制御ＣＰＵは上記のブレイク特性測定手段によりＦＭ内の所定アドレス領域へ連続的に格納されたサンプルデータ列を読み出して、スイッチ接点が電気的にＯＦＦ完了するまでのブレイク時間Ｔoff（図２Ｊ参照）を求める。
【００４０】
上記で求めたブレイク時間Ｔoffを受けて、当該リレー品種の標準的な基準ブレイク時間Ｔrefからの偏差値｜Ｔoff−Ｔref｜を求め、この偏差値において所定割合以上の偏差、例えば３０％以上の偏差を示すものを劣化リレーとして判定する。ここで、基準ブレイク時間Ｔrefは、当該リレー品種の、例えば１００個サンプルによる平均値を基準ブレイク時間Ｔrefとして予め求めておく。
この結果、上記ブレイク時間Ｔoffから多くの劣化リレーが的確に特定できる大きな利点が得られる。
【００４１】
次に、７種類ある劣化診断手段の中で、第２の劣化診断手段である連続的に複数回測定したブレイク時間特性のばらつき分布から劣化を特定する劣化診断手段について図９を参照して説明する。
通常、同一リレーに対して複数回のブレイク特性を測定した結果を度数分布にすると、図９Ａに示すように、良好なリレーでは正規分布に近い分布特性を示す。一方、劣化リレーでは接点部の局部溶融、摩耗、接点面荒れ等に伴いランダム分布を示すものがある。この点に着目して劣化判定を行う。
【００４２】
ブレイク特性測定手段は、上述したブレイク特性測定手段を所定複数Ｎ回、例えばＮ＝１００回測定実施し、各回毎のサンプルデータ列はＦＭから読み出して記憶媒体に格納しておく。尚、ＦＭのメモリは大容量備えているので、各測定実施毎に、格納するＦＭ内の格納アドレス領域を設定変更する方法としても良い。
【００４３】
劣化判定手段は、次の方法で実現する。
即ち、上記のブレイク特性測定手段で記憶媒体に格納しておいて複数１００回実施したサンプルデータ列を受けて、各々のブレイク時間Ｔoffを求め、求めたデータから図９に示すように、ブレイク時間を階級とした度数分布を求める。
この度数分布の分布状況において、第１の劣化判定手段は、基準の分布幅Dref（図９Ａ参照）に対して所定割合以上、例えば３０％以上離散した分布幅（図９Ｂ参照）を示すものは劣化リレーとして判定する。ここで、参照比較する基準の分布幅Drefは、上述同様に、当該リレー品種の、例えば１００個サンプルによる分布幅の平均値を基準の分布幅Drefとして予め求めておく。第２の劣化判定手段は、得られた度数分布がランダムな離散分布していることから判定する。例えば図９Ｃ位置の度数は正規分布状の包絡線（図９Ｄ参照）との参照比較から、顕著にかけ離れた値を示していることが容易に検出でき、これからも劣化リレーとして判定できる。
この結果、ブレイク時間特性のばらつき分布からも多くの劣化リレーを的確に特定できる大きな利点が得られる。
【００４４】
次に、７種類ある劣化診断手段の中で、第３の劣化診断手段であるブレイク時間の経時変化の推移特性から劣化を特定する劣化診断手段について図１０を参照して説明する。
通常、数ヶ月から数年の長期間に渡って特性を観測して見ると、摩耗期若しくは劣化移行期にある劣化リレーにおいては正常なリレーの推移より大きな変動推移を示すものがある。また、正常なリレーよりも不安定で大きなばらつき変動を示すものがある。この点に着目して劣化判定を行う。
【００４５】
ブレイク時間の経時変化の推移特性によるリレー劣化診断手段は、ブレイク特性測定手段と、劣化判定手段とで成る。
ブレイク特性測定手段は、上述したブレイク特性測定手段により、所定経過日毎、例えば毎週毎にブレイク時間Ｔoffを測定し、経時列データとして記憶媒体へ累積保存していく。尚、所望により、測定ばらつきを除去する為に複数回測定した平均値をブレイク時間Ｔoffとして当日の測定データとする方法としても良い。但し、修理等で交換されたリレーに対しては過去に取得した経時列データ数をゼロにリセットすることは言うまでもない。
【００４６】
劣化判定手段は、次の方法で実現する。
上記測定により過去に取得した経時列データ数が所定数、例えば５０点以上得られたら、これら経時列データを記憶媒体から読み出し、そのデータ列の推移の変化から劣化リレーの判定特定を行う。即ち、図１０の３種類の代表的な変動推移に示すように、図１０Ａの推移の場合は当初からの変動推移は無く、また過度なばらつき分散も無い為、正常なリレーとして容易に分別判定できる。一方、図１０Ｂに示す推移の場合は平均値の推移はほぼ一定値を示しているもののブレイク時間に大きな変動幅（図１０Ｄ参照）を示している。このような所定割合以上、例えば５％以上の分散を示す変動要因は、例えば接点が溶着ぎみ等の接点部位の不安定要因に起因していると考えられる。従ってこれから劣化リレーとして容易に分別判定できる。他方、図１０Ｃに示す推移の場合は当初のブレイク時間に対して次第に大きな偏りを示している（図１０Ｅ参照）。このような所定割合以上、例えば５％以上の偏り要因は、例えば励磁復帰するリード片の弾性疲労等の劣化等に起因していることが考えられる。従ってこの場合においても劣化リレーとして容易に分別判定できる。
この結果、数ヶ月から数年に渡るブレイク時間Ｔoffの推移曲線からも多くの劣化リレーを的確に特定できる利点が得られる。
【００４７】
次に、７種類ある劣化診断手段の中で、第４のメイク時間特性、第５のＯＮばらつき分布特性、第６のメイク時間の劣化診断手段は、上述したブレイク時間特性から、リレーの動作方向がメイクする方向のメイク時間特性の違いのみであり、他は上述同様から容易に理解できる。従って、第４，５，６の劣化診断手段についての説明を省略する。
【００４８】
次に、７種類ある劣化診断手段の中で、第７の劣化診断手段であるＯＮ動作時におけるＯＮチャッタリング特性から劣化を特定する劣化診断手段について図３を参照して説明する。
通常、劣化リレーに対するチャッタリング時間幅Ｔwは、可動部位（リード片）の弾性疲労、接点部の摩耗、接点面荒れ等に伴ってチャッタリング時間幅Ｔwが増加する傾向を示すものがある。この点に着目して劣化判定を行う。
【００４９】
ＯＮチャッタリング特性によるリレー劣化診断手段は、メイク特性測定手段と、劣化判定手段とで成る。ここで、メイク特性測定手段については、上述したブレイク特性測定手段と同様であるので説明を省略する。
【００５０】
劣化判定手段は、次の方法で実現する。
即ち、上記のメイク特性測定手段で得られた、ＦＭ内の所定アドレス領域へ連続的に格納されたサンプルデータ列を読み出して、スイッチ接点が最初にＯＮ開始する時点からＯＮ完了するまでの時点の区間をチャッタリング時間幅Ｔw（図３Ｋ参照）として求める。
【００５１】
上記で求めたチャッタリング時間幅Ｔwを受けて、当該リレー品種の標準的な基準チャッタリング時間幅Ｔwrefに対して所定割合以上の増加を来たすもの、例えば３０％以上増加のものを劣化リレーとして判定する。ここで、基準チャッタリング時間幅Ｔwrefは、上述同様に、当該リレー品種の、例えば１００個サンプルによる平均値を基準チャッタリング時間幅Ｔwrefとして予め求めておく。
この結果、チャッタリング時間幅Ｔwからも多くの劣化リレーを的確に特定できる大きな利点が得られる。
【００５２】
尚、上述説明では、試験対象リレーとして、図１のピンレクトロニクス回路におけるＯＵＴリレーＳ１とした具体例であったが、他のリレーについても同様に実施できる。
即ち、ＤＣリレーＳ２を劣化診断する場合にはＯＵＴリレーＳ１をＯＮ状態とすることで測定できる。また、ターミネータリレーＳ３を劣化診断する場合はＯＵＴリレーＳ１とＤＣリレーＳ２をＯＮ状態とし、プログラマブル・ロードリレーＳ４により適当な電流を流しておくことで測定できる。また、プログラマブル・ロードリレーＳ４を劣化診断する場合はＯＵＴリレーＳ１とＤＣリレーＳ２をＯＮ状態とし、ターミネータリレーＳ３とＶＴ電源により適当な電流を流しておくことで測定できる。また、ＣＡＬリレーＳ５を劣化診断する場合は、ＯＵＴリレーＳ１とＤＣリレーＳ２をＯＮ状態とし、このＣＡＬリレーＳ５の先に基準コンパレータＣＰ１０と共に終端抵抗Ｒ１０が接続されているので、この終端抵抗により電流を流しておくことで測定できる。一方、図５に示すパフォーマンスボード（ＰＢ）上に複数実装され、ＤＵＴ出力ピンの近くに置かれて所定の負荷抵抗＋負荷容量を付与するＬＯＡＤリレーＳ７に対しても劣化診断でき、この場合は、ＯＵＴリレーＳ１、ＤＣリレーＳ２をＯＮ状態とすることで測定できる。
尚、ターミネータリレーＳ３、プログラマブル・ロードリレーＳ４、ＣＡＬリレーＳ５、ＰＢ上のＬＯＡＤリレーＳ７については、ＤＣＴＵの代わりにドライバＤＲ１から直流電圧を印加する形態でも実施可能である。
【００５３】
尚、上述した７種類ある劣化診断手段の中で、所望の１種類のみで劣化診断してもよいが、複数種類の劣化診断手段を組合わせて、劣化判定される頻度から劣化リレーをより的確に判定するようにしても良い。またこの複数種類の劣化診断手段により即交換すべきかがより的確に判定可能にもなる。この結果、劣化に至る前に的確な修理交換が可能となり、半導体試験装置の劣化リレーに係る測定信頼性が向上可能となる利点が得られる。
また、通常の摩耗期における劣化リレーの特定以外にも、初期段階で不良に至る初期故障を起こすリレーや、偶発故障を起こすリレーにおいても上述劣化判定で検出特定できる場合があり、この点においても有効である。
【００５４】
次に図６に示すドライバ専用のテスタチャンネルの場合の劣化診断を説明する。
ドライバ専用チャンネルには、ＯＵＴリレーＳ１、ＤＣリレーＳ２、ＣＡＬリレーＳ５があるものの、測定する為のコンパレータ回路を備えていない。しかしながらＣＡＬリレーＳ５の先に接続されているキャリブレーション系回路４０内には基準コンパレータＣＰ１０と終端抵抗Ｒ１０とがあり、これを用いることで上述同様の測定ができる。従って、ドライバ専用チャンネルにおいても同様にリレーの劣化診断ができる。
【００５５】
次に、ＰＰＳ５０内のリレーについての劣化診断を図５と図７を参照して説明する。
図５に示すように、ＤＵＴへ電源供給用プログラマブル電源（ＰＰＳ）５０は複数チャンネル、例えば６４チャンネル備えている。図７に１チャンネルのＰＰＳ５０におけるリレーと周辺回路との接続構成図を示す。
この構成要素は水銀リレーＳ１１、Ｓ１２、Ｓ１３と、電圧源５５と、外部には測定部６０と負荷装置６２がある。ここに使用されているリレーはＤＵＴへ数アンペア流せる接点容量の大きな水銀リレーが使用され、かつ２回路同時切替えリレーである。同時切替えは、線路Ｌ２２、Ｌ２４、Ｌ２６及び配線系の電圧ドロップの影響を無くする為に専用の帰還線路Ｌ２１，Ｌ２３、Ｌ２５を備える必要の為である。
【００５６】
水銀リレーＳ１１は、任意の電圧で所定電流容量を供給可能な電圧源５５との接続用であり、水銀リレーＳ１２はＤＵＴへの供給開閉用であり、水銀リレーＳ１３は校正系との接続用である。
測定部６０は内部にＡＤ変換器を備えて各チャンネルのＰＰＳ５０の校正を行うものである。負荷装置６２は前記校正をするときに使用される複数の基準負荷回路である。
上記測定部６０内に備えるＡＤ変換器はサンプリング周期１００μ秒で連続的にＡＤ変換できる。一方、水銀リレーのブレイク時間は例えば１．５ミリ秒前後と比較的遅い動作時間である。従ってサンプリング分解能が１００μ秒と粗いものの、これを用いて上述同様の劣化診断が実用可能である。但し、連続するサンプリングデータは備えられているバッファメモリに格納される。この測定結果から、例えばブレイク時間の算出は、連続するサンプリング結果のコードデータ値が、定常電圧に至る値の例えば９０％のコードデータまでをブレイク時間として求める。尚、チャッタリング時間については実用上測定が困難である為除外対象とする。
【００５７】
尚、本発明のリレーの劣化診断手段は、上述した実施の形態に限るものではない。
例えば接点開閉エネルギー条件による劣化診断手段がある。これは、もし、接点部が荒れていたり溶着ぎみのリレーにおいては接点開閉エネルギー条件によりＯＮ時間、ＯＦＦ時間、チャッタリング時間に顕著な変動を示すものがある。そこでこの点に着目し、例えばＤＣＴＵによる直流電圧Ｖ１、ＶＴ電源やプログラマブル・ロード機能により、接点間への印加電圧、開閉電流を順次変えて、異なる接点開閉エネルギー条件で順次測定する。得られた測定データから接点開閉エネルギー条件を横軸としてＯＮ時間、ＯＦＦ時間、チャッタリング時間の分布状況から、不安定なばらつき特性を示すものを劣化リレーとして検出特定する劣化診断手段である。
【００５８】
また、段階的重み付けによる分別判定手段がある。これは、上述複数種類の劣化診断手段の中における所望の複数種類による総合的な劣化診断において、複数の段階的判定基準による重み付けした劣化診断方法である。即ち、例えばブレイク時間の劣化判定における基準ブレイク時間Ｔrefとの偏差において、上述では唯一３０％という基準値で判定していたが、これを例えば２０％、３０％、４０％の３段階設け、前記各段階に対応する重み付け値として例えば１，２，５を付与する。同様に、例えばチャッタリング時間の劣化判定における基準チャッタリング時間幅Ｔwrefとの増加割合において、上述では唯一３０％という基準値で判定していたが、これを例えば２０％、３０％、４０％、５０％の４段階設け、前記各段階に対応する重み付け値として例えば２，４，７，１０を付与する。他種類の劣化診断手段についても同様に適切な段階的重み付けをし、各々重み付け判定を行う。この結果、各劣化診断手段毎に重み付けされた値が得られる。そして、重み付け値を加算し、加算値の数量から劣化ランク別に分別判定する。例えば加算値が１５以上のものを即交換すべき劣化リレーとして分別判定し、値１０以上のものは定期交換対象の劣化リレーとして分別判定し、値６以上のものは要監視対象の劣化リレーと分別判定する。この結果、劣化段階に応じてより適切な処置・対策が可能になる利点が得られる。
【００５９】
また、半導体試験装置の他の回路に備える有接点型のリレーに対しても、ブレイク時間、チャッタリング時間、メイク時間の何れかが測定可能であれば上述同様に実施して的確な劣化診断をしても良い。
【００６０】
また、上述ではメイク時間の測定では図３に示すチャッタリング時間幅Ｔwを含んでメイク時間とした場合であったが、逆にチャッタリング時間幅Ｔwを含まず、最初にＯＮした時点までをメイク時間とし、これに基づき劣化判断する手法もある。この場合の第１の測定手段として、図８に示すように、フェイルストップ機能を利用する測定方法がある。即ち、最初にＯＮするタイミングでフェイルストップさせ、ＰＧ内に備えるインデックスレジスタ（ＩＤＸ）の計数値から経過時間を得る。これをメイク時間として得る。また第２の測定手段として、マッチ機能による方法がある。即ち、上記したフェイルストップ機能と同様に、図８に示すインデックスレジスタの計数動作をさせ、マッチ検出時点若しくは非マッチ検出時点でパターンプログラムを分岐させる。この結果、同様にインデックスレジスタの計数値から経過時間が得られる。これらの測定方法では短時間で測定可能となる利点が得られる。尚、所望により、前記測定方法をブレイク時間の測定にも適用して良い。
【００６１】
また、多数リレーのブレイク時間、メイク時間あるいは基準チャッタリング時間幅を判定する判定基準値において、多数個のリレーの中で劣化リレーの割合は例えば１％未満である点に着目して、多数個のリレーの測定時間値の相加平均した値を判定比較する基準値である基準ブレイク時間値、基準メイク時間値、あるいは基準チャッタリング時間幅として用い、この相対的な基準時間からの偏差から劣化リレーを特定する劣化診断手段としても良い。この場合は、測定時の温度や電源電圧等の測定誤差要因をほぼ除外可能となるので、特にブレイク時間、メイク時間に対しては一層的確な劣化判定が可能となる利点が得られる。
【００６２】
【発明の効果】
本発明は、上述の説明内容から、下記に記載される効果を奏する。
上述説明したように本発明によれば、有接点型のリレーに対するブレイク時間、チャッタリング時間、メイク時間、ばらつき分布、経時変化を当該リレーが実装された状態で測定する手段を具備し、正常なリレーとの差異から、劣化の前段階の状態にある劣化リレーを的確簡便に分別判定可能となる大きな利点が得られる。しかも実装状態にあるリレーを対象に測定して判定できる大きな利点が得られる。これにより寿命部品であるリレーの的確なる劣化判定が行える利点が得られる。
また、劣化リレーを搭載した不良ボードの修理時においても再現性困難な間欠不良のリレーを劣化診断することで、あるいは半導体試験装置の該当ボードスロットに実装して実使用状態で劣化診断実施することで、迅速かつ的確に不良要因、不良リレーを特定できる結果、的確なる交換修理が可能となり、修理コストの低減と修理品質の向上が計れる利点が得られる。
更に、リレーによって開閉電流や開閉頻度が２桁、３桁も異なる為、運転時間によって寿命と見なして一律に全数交換するのは実用的でない。本発明では、劣化リレーかをより的確に判定可能となる結果、適切妥当なるリレー交換が可能となる利点が得られる。
従って本発明の技術的効果は大であり、これに伴う半導体試験装置の測定信頼性の維持及び保守管理における産業上の経済効果は大である。
【図面の簡単な説明】
【図１】本発明の、要部ピンエレクトロニクス回路におけるＯＵＴリレーＳ１の測定を説明する図。
【図２】本発明の、フェイルメモリを用いるブレイク時間測定のタイムチャート。
【図３】本発明の、ＦＭを用いるメイク時間測定におけるチャッタリング時間測定のタイムチャート。
【図４】劣化ぎみのリレーにおけるブレイク時間特性の説明図。
【図５】ピンレクトロニクス回路で使用されるリレーと周辺回路との接続構成図。
【図６】ドライバ専用のピンレクトロニクス回路で使用されるリレーの接続構成図。
【図７】ＰＰＳ内で使用されるリレーと周辺回路との接続構成図。
【図８】本発明の、ＰＧのフェイルストップ機能とインデックスカウンタを用いる測定のタイムチャート。
【図９】正常リレーと、劣化リレーのブレイク時間の分布例。
【図１０】ブレイク時間の推移曲線と劣化リレーの関係を示す図。
【符号の説明】
ＤＲ１    ドライバ
Ｓ１      ＯＵＴリレー
ＣＰ２    コンパレータ
Ｓ２      ＤＣリレー
Ｓ３      ターミネータリレー
Ｓ４      プログラマブル・ロードリレー
Ｓ５      ＣＡＬリレー
Ｓ７      ＬＯＡＤリレー
ＣＰ１０  基準コンパレータ
Ｒ１０    終端抵抗
Ｓ１１，Ｓ１２，Ｓ１３  水銀リレー
４０      キャリブレーション系回路
５０      電源供給用プログラマブル電源（ＰＰＳ）
５５      電圧源
６０      測定部
６２      負荷装置
【図１】
0004315495.tif 000002
【図２】
0004315495.tif 000003
【図３】
0004315495.tif 000004
【図４】
0004315495.tif 000005
【図５】
0004315495.tif 000006
【図６】
0004315495.tif 000007
【図７】
0004315495.tif 000008
【図８】
0004315495.tif 000009
【図９】
0004315495.tif 000010
【図１０】
0004315495.tif 000011