(57)【特許請求の範囲】
【請求項１】
複数のデバイスからの競合するアクセス信号のうちの１つに対してのみアクセス許可信号を生成する調停回路であって、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えあらかじめ定めた優先順位に従って最優先のデバイスからのアクセス信号のみを通過させて当該デバイスに対応する１つの出力端子から出力させるアクセス受理部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号に同期させてラッチし前記最優先のデバイスに対応する１つの出力端子からクロック同期アクセス信号として出力させる同期信号生成部と、各デバイスに対応した複数の出力端子を備えアクセス信号とクロック同期アクセス信号との両方がアクティブである期間に出力をアクティブにして前記最優先のデバイスに対応する１つの出力端子からアクセス許可信号として出力する論理演算部とを備えることを特徴とする調停回路。
【請求項２】
複数のデバイスからの競合するアクセス信号のうちの１つに対してのみアクセス許可信号を生成する調停回路であって、
各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えあらかじめ定めた優先順位に従って最優先のデバイスからのアクセス信号のみを通過させて当該デバイスに対応する１つの出力端子から出力させるアクセス受理部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号の立ち上がりに同期させてラッチし前記最優先のデバイスに対応する１つの出力端子から第１のクロック同期アクセス信号として出力させる第１の同期信号生成部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号の立ち下がりに同期させてラッチし前記最優先のデバイスに対応する１つの出力端子から第２のクロック同期アクセス信号として出力させる第２の同期信号生成部と、各デバイスに対応した複数の出力端子を備え第１のクロック同期アクセス信号と第２のクロック同期アクセス信号との一方がアクティブであり、かつアクセス信号がアクティブである期間に出力をアクティブにして前記最優先のデバイスに対応する１つの出力端子からアクセス許可信号として出力する論理演算部とを備えることを特徴とする調停回路。
【請求項３】
複数のデバイスからの競合するアクセス信号のうちの１つに対してのみアクセス許可信号を生成する調停回路であって、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに競合の有無に対応した選択信号を発生するアクセス状況判定部と、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えあらかじめ定めた優先順位に従って最優先のデバイスからのアクセス信号のみを通過させて当該デバイスに対応する１つの出力端子から出力させるアクセス受理部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号に同期させてラッチし前記最優先のデバイスに対応する１つの出力端子からクロック同期アクセス信号として出力させる同期信号生成部と、各デバイスに対応した複数の出力端子を備えアクセス信号とクロック同期アクセス信号との両方がアクティブである期間に出力をアクティブにして前記最優先のデバイスに対応する１つの出力端子から仮クロック同期アクセス信号として出力する論理演算部と、各デバイスに対応した複数の出力端子を備えるとともに選択信号により競合の有無に応じてアクセス信号と仮クロック同期アクセス信号との一方をアクセス許可信号として出力する出力選択部とを備え、出力選択部が、非競合時にはアクセス信号をアクセス許可信号として出力し、競合時には仮クロック同期アクセス信号をアクセス許可信号として出力することを特徴とする調停回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のデバイスからのアクセス要求が競合する際に調停を行う調停回路に関するものである。
【０００２】
【従来の技術】
一般に、複数のデバイス（たとえば、プロセッサ）が共通バスを使用するような装置では、共通バスを使用するデバイスから共通バスの使用を要求するアクセス信号を調停回路に与え、共通バスの使用を許可するアクセス許可信号を調停回路から返すことによって共通バスの使用権をデバイスに与える構成を採用している。
【０００３】
この種の調停回路には、図１３に示すように、複数のデバイスからのアクセス信号ＣＳ１〜ＣＳｎがそれぞれ入力される複数の入力端子と各入力端子にそれぞれ対応した複数の出力端子とを備えるアクセス信号受理部１が設けられる。アクセス信号受理部１では複数のアクセス信号ＣＳ１〜ＣＳｎが競合する場合（つまり、複数のアクセス信号ＣＳ１〜ＣＳｎがほぼ同時にアクセス信号受理部１に入力された場合）に、あらかじめ定めた優先順位に従って選択した最優先のデバイスからのアクセス信号ＣＳ１〜ＣＳｎのみを、そのデバイスに対応する入力端子と出力端子との間で通過させる。ここでは、アクセス信号受理部１の各出力端子からの出力信号を仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎと呼ぶことにする。各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎは、同期信号生成部２に入力される。同期信号生成部２はクロック信号ＣＬＫの立ち上がりによって仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをラッチする回路であって、ラッチされた出力が同期信号生成部２からアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして出力される。信号のＬレベルをアクティブと規定すれば、同期信号生成部２では仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎがＬレベルになった時点の次のクロック信号ＣＬＫの立ち上がりに同期してアクセス許可信号ＡＣＫ１〜ＡＣＫｎをアクティブにし、その後、仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎがＨレベルになると次にクロック信号ＣＬＫの立ち下がりに同期してアクセス許可信号ＡＣＫ１〜ＡＣＫｎを非アクティブにする。
【０００４】
いま、図１４（ａ）〜（ｃ）のように、２つのデバイスからクロック信号ＣＬＫの１周期内でアクセス信号ＣＳ１，ＣＳ２が発生したとする。ここに、アクセス信号受理部１では、図における上側の入力端子に入力されるアクセス信号ＣＳ１〜ＣＳｎほど優先順位を高くし、かつ先に入力されたアクセス信号ＣＳ１〜ＣＳｎほど優先順位を高くしているものとする。したがって、図１４（ａ）〜（ｃ）の関係ではアクセス信号ＣＳ１が選択され、図１４（ｄ）（ｅ）のように、アクセス信号ＣＳ１に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ１はアクティブになるが、アクセス信号ＣＳ２に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ２は非アクティブになる（Ｈレベルに保たれる）。
【０００５】
同期信号生成部２では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれラッチして対応する出力端子からアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして出力する。したがって、図１４（ｆ）のように、仮アクセス信号ｔｅｍｐ＿ＣＳ１がアクティブになった後のクロック信号ＣＬＫの立ち上がりに同期してアクセス許可信号ＡＣＫ１がアクティブになり、その後、仮アクセス信号ｔｅｍｐ＿ＣＳ１が非アクティブになった後のクロック信号ＣＬＫの立ち上がりに同期してアクセス許可信号ＡＣＫ１が非アクティブになる。また、アクセス信号ＣＳ２がアクティブになっても仮アクセス信号ｔｅｍｐ＿ＣＳ２は非アクティブであるから、図１４（ｇ）のように、アクセス許可信号ＡＣＫ２は非アクティブ（Ｈレベル）に保たれる。
【０００６】
【発明が解決しようとする課題】
上述した調停回路では、アクセス許可信号ＡＣＫ１がアクティブになるタイミングを、クロック信号ＣＬＫの立ち上がりに同期させているものであるから、アクセス信号ＣＳ１がアクティブになってからアクセス許可信号ＡＣＫ１がアクティブになるまでの遅れ時間と、アクセス信号ＣＳ１が非アクティブになってからアクセス許可信号ＡＣＫ１が非アクティブになるまでの遅れ時間とは、それぞれ最大でクロック信号ＣＬＫの１周期分になり、アクセス信号ＣＳ１を発生するデバイスがアクセスを要求していない期間にアクセス許可信号ＡＣＫ１がアクティブになっている無駄な期間は、最大でクロック信号ＣＬＫの２周期分になる。このように無駄な期間が長いと、どのデバイスもアクセスを許可されない期間が増大し、結果的に処理の高速化を阻害することになる。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、複数のデバイスのいずれもがアクセスを許可されない無駄な期間をできるだけ短くすることによって、デバイスによる処理を高速化することができる調停回路を提供することにある。
【０００８】
【課題を解決するための手段】
従来構成によって生じる無駄な期間を少なくすれば各デバイスがアクセスを許可される確率が増加し、結果的に複数のデバイスを用いた処理が高速化されることになると考えられる。このような無駄な時間を短縮するには、アクセス信号がアクティブから非アクティブに移行してからアクセス許可信号が非アクティブになって他のデバイスのアクセス要求が受付可能になるまでの時間を短くすることと、各デバイスからのアクセス要求からアクセス許可信号がアクティブになるまでの時間を短くすることとが考えられる。本発明はこのような知見に基づいて課題を解決するものである。
【０００９】
請求項１の発明は、複数のデバイスからの競合するアクセス信号のうちの１つに対してのみアクセス許可信号を生成する調停回路であって、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えあらかじめ定めた優先順位に従って最優先のデバイスからのアクセス信号のみを通過させて当該デバイスに対応する１つの出力端子から出力させるアクセス受理部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号に同期させてラッチし前記最優先のデバイスに対応する１つの出力端子からクロック同期アクセス信号として出力させる同期信号生成部と、各デバイスに対応した複数の出力端子を備えアクセス信号とクロック同期アクセス信号との両方がアクティブである期間に出力をアクティブにして前記最優先のデバイスに対応する１つの出力端子からアクセス許可信号として出力する論理演算部とを備えるものである。
【００１１】
請求項２の発明は、複数のデバイスからの競合するアクセス信号のうちの１つに対してのみアクセス許可信号を生成する調停回路であって、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えあらかじめ定めた優先順位に従って最優先のデバイスからのアクセス信号のみを通過させて当該デバイスに対応する１つの出力端子から出力させるアクセス受理部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号の立ち上がりに同期させてラッチし前記最優先のデバイスに対応する１つの出力端子から第１のクロック同期アクセス信号として出力させる第１の同期信号生成部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号の立ち下がりに同期させてラッチし前記最優先のデバイスに対応する１つの出力端子から第２のクロック同期アクセス信号として出力させる第２の同期信号生成部と、各デバイスに対応した複数の出力端子を備え第１のクロック同期アクセス信号と第２のクロック同期アクセス信号との一方がアクティブであり、かつアクセス信号がアクティブである期間に出力をアクティブにして前記最優先のデバイスに対応する１つの出力端子からアクセス許可信号として出力する論理演算部とを備えるものである。
【００１３】
請求項３の発明は、複数のデバイスからの競合するアクセス信号のうちの１つに対してのみアクセス許可信号を生成する調停回路であって、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに競合の有無に対応した選択信号を発生するアクセス状況判定部と、各デバイスからのアクセス信号がそれぞれ入力される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えあらかじめ定めた優先順位に従って最優先のデバイスからのアクセス信号のみを通過させて当該デバイスに対応する１つの出力端子から出力させるアクセス受理部と、アクセス受理部の各出力端子にそれぞれ接続される複数の入力端子を備えるとともに各入力端子に対応した複数の出力端子を備えアクセス受理部を通過したアクセス信号をクロック信号に同期させてラッチし前記最優先のデバイスに対応する１つの出力端子からクロック同期アクセス信号として出力させる同期信号生成部と、各デバイスに対応した複数の出力端子を備えアクセス信号とクロック同期アクセス信号との両方がアクティブである期間に出力をアクティブにして前記最優先のデバイスに対応する１つの出力端子から仮クロック同期アクセス信号として出力する論理演算部と、各デバイスに対応した複数の出力端子を備えるとともに選択信号により競合の有無に応じてアクセス信号と仮クロック同期アクセス信号との一方をアクセス許可信号として出力する出力選択部とを備え、出力選択部が、非競合時にはアクセス信号をアクセス許可信号として出力し、競合時には仮クロック同期アクセス信号をアクセス許可信号として出力するものである。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
本実施形態は、図１に示すように、図１３に示した従来構成に複数個のオア回路ＯＲ１〜ＯＲｎからなる論理演算部３を付加した構成を有する。
【００１５】
すなわち、本実施形態においても、複数のデバイスからのアクセス信号ＣＳ１〜ＣＳｎがそれぞれ入力される複数の入力端子と各入力端子にそれぞれ対応した複数の出力端子とを備えるアクセス信号受理部１が設けられる。アクセス信号受理部１では複数のアクセス信号ＣＳ１〜ＣＳｎが競合する場合に、あらかじめ定めた優先順位に従って選択した最優先のデバイスからのアクセス信号ＣＳ１〜ＣＳｎのみを、そのデバイスに対応する入力端子と出力端子との間で通過させる。アクセス信号受理部１の各出力端子から出力される仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎは同期信号生成部２に入力され、同期信号生成部２ではクロック信号ＣＬＫの立ち上がりによって仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをラッチする。同期信号生成部２も入力端子と出力端子とが互いに対応しており、入力端子から入力された各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎがそれぞれラッチされて出力端子からクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎとして出力される。
【００１６】
ところで、論理演算部３は各デバイスに対応した出力端子を備える。すなわち、論理演算部３は、アクセス信号受理部１の入力端子と同じ個数のオア回路ＯＲ１〜ＯＲｎからなり、各オア回路ＯＲ１〜ＯＲｎの出力端子が論理演算部３の出力端子になる。各オア回路ＯＲ１〜ＯＲｎへの一方の入力はアクセス信号ＣＳ１〜ＣＳｎであり、他方の入力はクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎになっている。ここに、Ｌレベルをアクティブとしているから、各オア回路ＯＲ１〜ＯＲｎでは、アクセス信号ＣＳ１〜ＣＳｎとクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎとの両方がアクティブである期間に出力をアクティブにすることになる。言い換えると、クロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎはアクティブと非アクティブとのどちらについてもアクセス信号ＣＳ１〜ＣＳｎに遅れるから、オア回路ＯＲ１〜ＯＲｎがアクティブになる期間は、クロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎがアクティブになってから、アクセス信号ＣＳ１〜ＣＳｎが非アクティブになるまでの期間ということになる。
【００１７】
いま、図２（ａ）〜（ｃ）のように、２つのデバイスからクロック信号ＣＬＫの１周期内でアクセス信号ＣＳ１，ＣＳ２が発生したとする。ここに、アクセス信号受理部１では、図における上側の入力端子に入力されるアクセス信号ＣＳ１〜ＣＳｎほど優先順位を高くし、かつ先に入力されたアクセス信号ＣＳ１〜ＣＳｎほど優先順位を高くしているものとする。したがって、図２（ａ）〜（ｃ）の関係ではアクセス信号ＣＳ１が選択され、図２（ｄ）（ｅ）のように、アクセス信号ＣＳ１に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ１はアクティブになるが、アクセス信号ＣＳ２に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ２は非アクティブになる（Ｈレベルに保たれる）。
【００１８】
同期信号生成部２では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれラッチして対応する出力端子からクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎとして出力する。したがって、図２（ｆ）のように、仮アクセス信号ｔｅｍｐ＿ＣＳ１がアクティブになった後のクロック信号ＣＬＫの立ち上がりに同期してクロック同期アクセス信号ＡＣＫＴ１がアクティブになり、その後、仮アクセス信号ｔｅｍｐ＿ＣＳ１（図２（ｄ）参照）が非アクティブになった後のクロック信号ＣＬＫの立ち上がりに同期してクロック同期アクセス信号ＡＣＫＴ１が非アクティブになる。また、アクセス信号ＣＳ２がアクティブになっても仮アクセス信号ｔｅｍｐ＿ＣＳ２は非アクティブであるから、図２（ｇ）のように、クロック同期アクセス信号ＡＣＫＴ２は非アクティブ（Ｈレベル）に保たれる。つまり、クロック同期アクセス信号ＡＣＫＴ１がアクティブになると、図２（ｈ）のようにアクセス許可信号ＡＣＫ１がアクティブになり、クロック同期アクセス信号ＡＣＫＴ２は非アクティブに保たれているから、図２（ｉ）のようにアクセス許可信号ＡＣＫ２も非アクティブに保たれる。
【００１９】
その後、図２（ｂ）のようにアクセス信号ＣＳ１が非アクティブになると、図２（ｄ）のように仮アクセス信号ｔｅｍｐ＿ＣＳ１も非アクティブになり、図２（ｆ）のようにクロック同期アクセス信号ＡＣＫＴ１はクロック信号ＣＬＫの立ち上がりに同期して非アクティブになる。ただし、オア回路ＯＲ１の出力であるアクセス許可信号ＡＣＫ１は図２（ｈ）のようにアクセス信号ＣＳ１が非アクティブになると非アクティブになる。つまり、クロック同期アクセス信号ＡＣＫＴ１がアクティブになってから、アクセス信号ＣＳ１が非アクティブになるまでの期間にアクセス許可信号ＡＣＫ１がアクティブになる。
【００２０】
上述の説明から明らかなように、従来構成の動作と比較すると、アクセス許可信号ＡＣＫ１〜ＡＣＫｎがアクティブになるタイミングは等しいが、非アクティブになるタイミングを従来構成よりも早めることになる。したがって、他のデバイスのアクセス要求を従来構成よりも早く受け付けることが可能になり、結果的にどのデバイスもアクセスが許可されない無駄な時間を少なくすることができる。他の構成および動作は従来構成と同様である。なお、本実施形態では、クロック信号ＣＬＫの立ち上がりでアクセス信号ＣＳ１〜ＣＳｎを同期させているが、クロック信号ＣＬＫの立ち下がりでアクセス信号ＣＳ１〜ＣＳｎを同期させる構成を採用することも可能である。
【００２１】
（参考例１）
第１の実施の形態では、仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをクロック信号ＣＬＫの立ち上がりによりラッチしてクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎを生成していたが、本例ではクロック信号ＣＬＫの立ち上がりでラッチしたクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１と、クロック信号ＣＬＫの立ち下がりでラッチしたクロック同期アクセス信号ＡＣＫＴ１−２〜ＡＣＫＴｎ−２とを生成し、論理演算部３においては各デバイスに対応した２つのクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１，ＡＣＫＴ１−２〜ＡＣＫＴｎ−２の一方がアクティブであれば、アクセス許可信号ＡＣＫ１〜ＡＣＫｎをアクティブにするように構成してある。
【００２２】
すなわち、図３に示すように、同期信号生成部２を、クロック信号ＣＬＫの立ち上がりで仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをラッチする第１のクロック信号生成部（以下、第１生成部という）２−１と、クロック信号ＣＬＫの立ち下がりで仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをラッチする第２のクロック信号生成部（以下、第２生成部という）２−２とで構成してある。また、各デバイスごとに、第１生成部２−１から出力されるクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１と第２生成部２−２から出力されるクロック同期アクセス信号ＡＣＫＴ１−２〜ＡＣＫＴｎ−２との論理積をアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして出力する複数個のアンド回路ＡＮＤ１〜ＡＮＤｎにより論理演算部３を構成している。
【００２３】
本例の構成では、図４（ａ）〜（ｃ）のように、２つのデバイスからクロック信号ＣＬＫの１周期内でアクセス信号ＣＳ１，ＣＳ２が発生したとすると、アクセス信号受理部１では、図４（ｄ）（ｅ）のように、アクセス信号ＣＳ１に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ１をアクティブにし、アクセス信号ＣＳ２に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ２を非アクティブに保つ。
【００２４】
同期信号生成部２の第１生成部２−１では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれクロック信号ＣＬＫの立ち上がりでラッチして対応する出力端子からクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１として出力する。また、同期信号生成部２の第２生成部２−２では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれクロック信号ＣＬＫの立ち下がりでラッチして対応する出力端子からクロック同期アクセス信号ＡＣＫＴ１−２〜ＡＣＫＴｎ−２として出力する。したがって、図４（ｆ）（ｈ）のように、仮アクセス信号ｔｅｍｐ＿ＣＳ１がアクティブになった後のクロック信号ＣＬＫの立ち上がりと立ち下がりとに同期してクロック同期アクセス信号ＡＣＫＴ１−１，ＡＣＫＴ１−２がアクティブになり、その後、仮アクセス信号ｔｅｍｐ＿ＣＳ１（図４（ｄ）参照）が非アクティブになった後のクロック信号ＣＬＫの立ち上がりと立ち下がりとに同期してクロック同期アクセス信号ＡＣＫＴ１−１，ＡＣＫＴ１−２が非アクティブになる。また、アクセス信号ＣＳ２がアクティブになっても仮アクセス信号ｔｅｍｐ＿ＣＳ２は非アクティブであるから、図４（ｇ）（ｉ）のように、クロック同期アクセス信号ＡＣＫＴ２−１，ＡＣＫＴ２−２は非アクティブ（Ｈレベル）に保たれる。
【００２５】
論理演算部３では各アンド回路ＡＮＤ１〜ＡＮＤｎに入力される２つのクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１，ＡＣＫＴ１−２〜ＡＣＫＴｎ−２の一方がアクティブである期間に出力をアクティブにするから、図示例では図４（ｊ）のように、クロック同期アクセス信号ＡＣＫＴ１−２がアクティブになってからクロック同期アクセス信号ＡＣＫＴ１−１が非アクティブになるまでの期間にアクセス許可信号ＡＣＫ１をアクティブにする。また、クロック同期アクセス信号ＡＣＫＴ２−１，ＡＣＫＴ２−２は非アクティブに保たれているから、図４（ｋ）のようにアクセス許可信号ＡＣＫ２は非アクティブに保たれる。
【００２６】
上述の説明から明らかなように、従来構成の動作と比較すると、アクセス許可信号ＡＣＫ１〜ＡＣＫｎが非アクティブになるタイミングは従来構成と同様になっているが、アクセス許可信号ＡＣＫ１〜ＡＣＫｎがアクティブになるタイミングが早くなる。したがって、デバイスからのアクセス要求を従来構成よりも早く受け付けることになり、結果的にどのデバイスもアクセスが許可されない無駄な時間を少なくすることができる。他の構成および動作は従来構成と同様である。
【００２７】
（第２の実施の形態）
本実施形態は、図５に示すように、参考例１の構成に対して論理演算部３の構成を変更したものである。つまり、参考例１で用いた論理演算部と同様の構成を有するアンド回路ＡＮＤ１〜ＡＮＤｎからなる前置演算部３−１と、前置演算部３−１の後段に設けられ第１の実施の形態で用いた論理演算部と同様の構成を有するオア回路ＯＲ１〜ＯＲｎからなる後置演算部３−２とにより論理演算部３を構成してある。言い換えると、参考例１の構成に後置演算部３−２を付加した構成になっている。
【００２８】
この構成では、前置演算部３−１からは参考例１におけるアクセス許可信号ＡＣＫ１〜ＡＣＫｎと同様の信号が、仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１〜ｔｅｍｐ＿ＡＣＫＴｎとして出力され、仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１〜ｔｅｍｐ＿ＡＣＫＴｎとアクセス信号ＣＳ１〜ＣＳｎとが後置演算部３−２に入力されることによって、アクセス信号ＣＳ１〜ＣＳｎと仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１〜ｔｅｍｐ＿ＡＣＫＴｎとの両方がアクティブである期間に出力をアクティブにすることになる。要するに、論理演算部３において各デバイスに対応した出力端子からは、第１生成部２−１と第２生成部２−２とにより生成された２つのクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１，ＡＣＫＴ１−２〜ＡＣＫＴｎ−２の一方がアクティブであり、かつアクセス信号ＣＳ１〜ＣＳｎがアクティブである期間にアクティブになるアクセス許可信号ＡＣＫ１〜ＡＣＫｎが出力される。
【００２９】
本実施形態の構成では、図６（ａ）〜（ｃ）のように、２つのデバイスからクロック信号ＣＬＫの１周期内でアクセス信号ＣＳ１，ＣＳ２が発生したとすると、アクセス信号受理部１では、図６（ｄ）（ｅ）のように、アクセス信号ＣＳ１に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ１をアクティブにし、アクセス信号ＣＳ２に対応する仮アクセス信号ｔｅｍｐ＿ＣＳ２を非アクティブに保つ。
【００３０】
同期信号生成部２の第１生成部２−１では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれクロック信号ＣＬＫの立ち上がりでラッチして対応する出力端子からクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１として出力する。また、同期信号生成部２の第２生成部２−２では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれクロック信号ＣＬＫの立ち下がりでラッチして対応する出力端子からクロック同期アクセス信号ＡＣＫＴ１−２〜ＡＣＫＴｎ−２として出力する。したがって、図６（ｆ）（ｈ）のように、仮アクセス信号ｔｅｍｐ＿ＣＳ１がアクティブになった後のクロック信号ＣＬＫの立ち上がりと立ち下がりとに同期してクロック同期アクセス信号ＡＣＫＴ１−１，ＡＣＫＴ１−２がアクティブになり、その後、仮アクセス信号ｔｅｍｐ＿ＣＳ１（図６（ｄ）参照）が非アクティブになった後のクロック信号ＣＬＫの立ち上がりと立ち下がりとに同期してクロック同期アクセス信号ＡＣＫＴ１−１，ＡＣＫＴ１−２が非アクティブになる。また、アクセス信号ＣＳ２がアクティブになっても仮アクセス信号ｔｅｍｐ＿ＣＳ２は非アクティブであるから、図６（ｇ）（ｉ）のように、クロック同期アクセス信号ＡＣＫＴ２−１，ＡＣＫＴ２−２は非アクティブ（Ｈレベル）に保たれる。
【００３１】
論理演算部３のうち前置演算部３−１では、各アンド回路ＡＮＤ１〜ＡＮＤｎに入力される２つのクロック同期アクセス信号ＡＣＫＴ１−１〜ＡＣＫＴｎ−１，ＡＣＫＴ１−２〜ＡＣＫＴｎ−２の一方がアクティブである期間に出力をアクティブにするから、図示例では図６（ｊ）のように、クロック同期アクセス信号ＡＣＫＴ１−２がアクティブになってからクロック同期アクセス信号ＡＣＫＴ１−１が非アクティブになるまでの期間に仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１がアクティブになる。また、クロック同期アクセス信号ＡＣＫＴ２−１，ＡＣＫＴ２−２は非アクティブに保たれているから、図６（ｋ）のように仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ２は非アクティブに保たれる。
【００３２】
ここで、後置演算部３−２のオア回路ＯＲ１の出力であるアクセス許可信号ＡＣＫ１は図６（ｌ）のように仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１が非アクティブになると非アクティブになる。つまり、仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１がアクティブになってから、アクセス信号ＣＳ１が非アクティブになるまでの期間にアクセス許可信号ＡＣＫ１がアクティブになる。ここで、仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ２が非アクティブであるから、図６（ｍ）のようにアクセス許可信号ＡＣＫ２は非アクティブに保たれる。
【００３３】
上述の説明から明らかなように、従来構成の動作と比較すると、アクセス許可信号ＡＣＫ１〜ＡＣＫｎがアクティブになるタイミングと非アクティブになるタイミングとが早まり、デバイスからのアクセス要求を従来構成よりも早く受け付けるとともに、他のデバイスのアクセス要求を従来構成よりも早く受け付けることが可能になり、結果的にどのデバイスもアクセスが許可されない無駄な時間を少なくすることができる。他の構成および動作は従来構成と同様である。要するに、デバイスからのアクセス要求をクロック信号ＣＬＫに同期させながらもアクセス要求の発生期間にほぼ一致した期間にのみアクセス許可信号ＡＣＫ１〜ＡＣＫｎを発生させることができる。
【００３４】
（参考例２）
本例は、図７に示すように、第１の実施の形態の構成における論理演算部３に代えて、各デバイスごとにアクセス信号受理部１への入力とクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎとの一方を選択してアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして出力する出力選択部４を設けたものである。出力選択部４は各デバイスに対応した個数のアナログスイッチＡＳ１〜ＡＳｎからなり、各アナログスイッチＡＳ１〜ＡＳｎに入力される選択信号ｓｅｌによってアクセス信号受理部１への入力とクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎとの一方を選択して出力する。また、本例では、アクセス信号受理部１の前段にアクセス状況判定部５を設けてあり、出力選択部４に対する選択信号ｓｅｌをアクセス状況判定部５から出力する。アクセス状況判定部５は、いずれかのデバイスからのアクセス要求があった時点で、他のデバイスからのアクセス要求の有無を判定するものであって、単独のデバイスのみからアクセス信号ＣＳ１〜ＣＳｎが出力されているときにはアクセス許可信号ＡＣＫ１〜ＡＣＫｎとしてアクセス信号ＣＳ１〜ＣＳｎを選択するように出力選択部４に指示し、複数のデバイスからのアクセス信号ＣＳ１〜ＣＳｎが競合して出力されているときにはアクセス許可信号ＡＣＫ１〜ＡＣＫｎとしてクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎを選択するように出力選択部４に指示する。また、アクセス信号ＣＳ１〜ＣＳｎはそのまま通過させてアクセス信号受理部１に与える。
【００３５】
いま、図８（ａ）〜（ｃ）のように、２つのデバイスのアクセス信号ＣＳ１，ＣＳ２がアクティブになり、アクセス信号ＣＳ１がアクティブになってから次のクロック信号ＣＬＫの立ち上がり後にアクセス信号ＣＳ２がアクティブになるものとする。この状態は、２個のアクセス信号ＣＳ１，ＣＳ２がクロック信号ＣＬＫの隣接する２回の立ち上がりの間にアクティブになったのではないから、アクセス信号ＣＳ１が単独でアクティブになったことになる。つまり、アクセス状況判定部５では、選択信号ｓｅｌによりアクセス信号ＣＳ１〜ＣＳｎをアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして選択するように出力選択部４に指示する。図８（ｄ）（ｅ）のように、アクセス信号受理部１では、アクセス信号ＳＣ１を通過させて仮アクセス信号ｔｅｍｐ＿ＣＳ１を出力し、アクセス信号ＳＣ２は非通過として仮アクセス信号ｔｅｍｐ＿ＣＳ２を非アクティブ（Ｈレベル）に保つ。同期信号生成部２では、各仮アクセス信号ｔｅｍｐ＿ＣＳ１〜ｔｅｍｐ＿ＣＳｎをそれぞれクロック信号ＣＬＫの立ち上がりに同期させてラッチして対応する出力端子からクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎとして出力する。ここで、上述のように、アクセス信号ＣＳ１が単独で発生したことにより、出力先端部４ではアクセス信号ＣＳ１〜ＣＳｎをアクセス許可信号ＡＣＫ１〜ＡＣＫｎに選択するから、図８（ｈ）（ｉ）のように、アクセス信号ＣＳ１をアクセス許可信号ＡＣＫ１として出力することになる。また、アクセス信号ＣＳ２に対応するアクセス許可信号ＡＣＫ２はＨレベルに保たれる。つまり、アクセス信号ＣＳ１がアクティブである期間に、アクセス許可信号ＡＣＫ１がアクティブになる。
【００３６】
一方、図９（ａ）〜（ｃ）のように、２つのデバイスのアクセス信号ＣＳ１，ＣＳ２がほぼ同時にアクティブになった場合には、アクセス状況判定部５では出力選択部４に対してクロック同期アクセス信号ＡＣＫＴ１〜ＡＣＫＴｎをアクセス許可信号とするように指示する。したがって、図９（ｄ）のようにアクセス受理部１で優先順位に従って仮アクセス信号ｔｅｍｐ＿ＣＳ１が選択され、図９（ｅ）のように仮アクセス信号ｔｅｍｐ＿ＣＳ２はＨレベルに保たれる。同期信号生成部２では図９（ｆ）（ｇ）のようにクロック信号ＣＬＫの立ち上がりに同期するクロック同期アクセス信号ＡＣＫＴ１，ＡＣＫＴ２が生成される。出力選択部４ではクロック同期アクセス信号ＡＣＫＴ１，ＡＣＫＴ２を選択することで図９（ｈ）（ｉ）のようなアクセス許可信号ＡＣＫ１，ＡＣＫ２を出力する。つまり、クロック同期アクセス信号ＡＣＫＴ１がアクティブである期間に、アクセス許可信号ＡＣＫ１がアクティブになる。
【００３７】
上述の説明から明らかなように、従来構成の動作と比較すると、競合時の動作は同様になるが、非競合時（単独時）にはアクセス信号ＣＳ１〜ＣＳｎをアクセス許可信号ＡＣＫ１〜ＡＣＫｎとすることによって、どのデバイスもアクセスが許可されない無駄な時間を少なくすることができる。他の構成および動作は従来構成と同様である。
【００３８】
（第３の実施の形態）
本実施形態は、参考例２に対して、同期信号生成部２と出力選択部４との間に、第１の実施の形態において説明した論理演算部３を挿入したものである。つまり、アクセス状況判定部５において単独のデバイスからのアクセス要求と判断すると、出力選択部４からアクセス信号ＣＳ１〜ＣＳｎをアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして出力させ、複数のデバイスからのアクセス要求が競合していると判断すると、論理演算部３から出力される仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１〜ｔｅｍｐ＿ＡＣＫＴｎが出力選択部４からアクセス許可信号ＡＣＫ１〜ＡＣＫｎとして出力される。
【００３９】
つまり、図１１（ａ）〜（ｃ）のように２つのデバイスのアクセス信号ＣＳ１，ＣＳ２がそれぞれアクティブになるもののアクセス要求が単独である場合には、参考例２と同様であって、図１１（ｊ）のようにアクセス信号ＣＳ１がアクセス許可信号ＡＣＫ１として出力される。
【００４０】
一方、図１２（ａ）〜（ｃ）のように２つのデバイスのアクセス要求が競合してアクセス信号ＣＳ１，ＣＳ２がほぼ同時にアクティブになる場合には、第１の実施の形態と同様にアクセス信号ＣＳ１がアクティブになった直後のクロック信号ＣＬＫの立ち上がりに同期して同期信号生成部３で生成される仮クロック同期アクセス信号ｔｅｍｐ＿ＡＣＫＴ１（図１２（ｈ））がアクティブになったときにアクセス許可信号ＡＣＫ１がアクティブになり（図１２（ｊ））、かつアクセス信号ＣＳ１が非アクティブになるとアクセス許可信号ＡＣＫ１が非アクティブになる。つまり、非競合時（単独時）の動作は参考例２と同様であり、競合時の動作は第１の実施の形態と同様になる。
【００４１】
なお、本実施形態では、クロック信号ＣＬＫの立ち上がりでアクセス信号ＣＳ１〜ＣＳｎを同期させているが、クロック信号ＣＬＫの立ち下がりでアクセス信号ＣＳ１〜ＣＳｎを同期させる構成を採用することも可能である。
【００４２】
【発明の効果】
本発明の各請求項に係る発明は、アクセス信号がアクティブから非アクティブに移行してからアクセス許可信号が非アクティブになって他のデバイスのアクセス要求が受付可能になるまでの時間を短縮する構成を採用しているので、複数のデバイスのいずれもがアクセスを許可されない期間を従来構成よりも短くすることが可能であり、結果的に迅速な調停が可能になるという利点がある。つまり、アクセスが許可されない無駄な時間が低減することによって、時間当たりのアクセス回数を増大させることが可能になり、プロセッサ間のバス調停に用いるとすれば、高速な処理が可能になる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態を示すブロック図である。
【図２】  同上の動作説明図である。
【図３】  本発明の参考例１を示すブロック図である。
【図４】  同上の動作説明図である。
【図５】  本発明の第２の実施の形態を示すブロック図である。
【図６】  同上の動作説明図である。
【図７】  本発明の参考例２を示すブロック図である。
【図８】  同上の動作説明図である。
【図９】  同上の動作説明図である。
【図１０】  本発明の第３の実施の形態を示すブロック図である。
【図１１】  同上の動作説明図である。
【図１２】  同上の動作説明図である。
【図１３】  従来例を示すブロック図である。
【図１４】  同上の動作説明図である。
【符号の説明】
１  アクセス受理部
２  同期信号生成部
２−１  第１生成部（第１のクロック信号生成部）
２−２  第２生成部（第２のクロック信号生成部）
３  論理演算部
３−１  前置演算部
３−２  後置演算部
４  アクセス状況判定部
５  出力選択部
ＡＣＫ１〜ＡＣＫｎ  アクセス許可信号
ＡＣＫＴ１〜ＡＣＫＴｎ  クロック同期アクセス信号
ＡＣＫＴ１−１〜ＡＣＫＴｎ−１  クロック同期アクセス信号
ＡＣＫＴ１−２〜ＡＣＫＴｎ−２  クロック同期アクセス信号
ＣＬＫ  クロック信号
ＣＳ１〜ＣＳｎ  アクセス信号
ｓｅｌ  選択信号
ｔｅｍｐ＿ＡＣＫＴ１〜ｔｅｍｐ＿ＡＣＫＴｎ  仮クロック同期アクセス信号
【図１】
0004206627.tif 000002
【図２】
0004206627.tif 000003
【図３】
0004206627.tif 000004
【図４】
0004206627.tif 000005
【図５】
0004206627.tif 000006
【図６】
0004206627.tif 000007
【図７】
0004206627.tif 000008
【図８】
0004206627.tif 000009
【図９】
0004206627.tif 000010
【図１０】
0004206627.tif 000011
【図１１】
0004206627.tif 000012
【図１２】
0004206627.tif 000013
【図１３】
0004206627.tif 000014
【図１４】
0004206627.tif 000015