(57)【特許請求の範囲】
【請求項１】
液晶セル用の表示ドライバであって、
第１の記憶キャパシタンスと、
前記第１の記憶キャパシタンスに結合された第１の増幅器と、
前記第１の増幅器と前記液晶セルとの間に結合されており、第１の制御信号に応答する第１のスイッチと、
第２の記憶キャパシタンスと、
前記第２の記憶キャパシタンスに結合された第２の増幅器と、
前記第２の増幅器と前記液晶セルとの間に結合されており、第２の制御信号に応答する第２のスイッチと、
を備え、
前記第１のスイッチ及び前記第２のスイッチを交互にオンにして前記第１の増幅器と前記第２の増幅器とを交互に前記液晶セルに結合する、表示ドライバ。
【請求項２】
前記第１の増幅器が、第１の極性を有する駆動信号を供給し、前記第２の増幅器が、第２の極性を有する駆動信号を供給する、請求項１に記載の表示ドライバ。
【請求項３】
各々がそれぞれの表示ドライバを有する複数の液晶セルから成るアレイを備える液晶表示装置であって、
前記表示ドライバが、
第１の記憶キャパシタンスと、
前記第１の記憶キャパシタンスに結合された第１の増幅器と、
前記第１の増幅器と当該液晶セルとの間に結合されており、第１の制御信号に応答する第１のスイッチと、
第２の記憶キャパシタンスと、
前記第２の記憶キャパシタンスに結合された第２の増幅器と、
前記第２の増幅器と前記当該液晶セルとの間に結合されており、第２の制御信号に応答する第２のスイッチと、
を含み、
前記第１のスイッチ及び前記第２のスイッチを交互にオンにして前記第１の増幅器と前記第２の増幅器とを交互に前記当該液晶セルに結合する、前記液晶表示装置。
【請求項４】
前記第１の制御信号と前記第２の制御信号が、それぞれ、前記第１のスイッチと前記第２のスイッチに供給される、請求項３に記載の液晶表示装置。
【請求項５】
前記第１の増幅器が、第１の極性を有する駆動信号を供給し、前記第２の増幅器が、第２の極性を有する駆動信号を供給する、請求項３に記載の液晶表示装置。
【請求項６】
液晶セル・アレイの所定の液晶セル用の表示ドライバであって、
前記所定の液晶セルの第１のメモリ素子に結合された第１の駆動回路と、
少なくとも、前記所定の液晶セルの第２のメモリ素子に結合された第２の駆動回路と、
前記第１の駆動回路と少なくとも前記第２の駆動回路を切り替えて前記液晶セルに結合する切替え手段と、
を備え、
前記第１の駆動回路と少なくとも前記第２の駆動回路とのうちの少なくとも１つが差動増幅器を含む、表示ドライバ。
【請求項７】
前記第１の駆動回路と前記第２の駆動回路の各々が、１対のＮチャネル・トランジスタを含む差動増幅器を備え、前記Ｎチャネル・トランジスタが、電流源に結合されたそれぞれのソース電極を有し、前記液晶セルに対する分離増幅器として働く、請求項６に記載の表示ドライバ。
【請求項８】
前記第１の駆動回路と前記第２の駆動回路の各々が、１対のＮチャネル・トランジスタを含む差動増幅器を備え、前記Ｎチャネル・トランジスタが、電流源に結合されたそれぞれのソースを有する、請求項６に記載の表示ドライバ。
【請求項９】
前記切替え手段が、第１の切替え電圧によって駆動される第１のトランジスタと、第２の切替え電圧によって駆動される第２のトランジスタとを備える、請求項６に記載の表示ドライバ。
【請求項１０】
記憶コンデンサと前記差動増幅器との間に結合されて残像およびフリッカを減少させるのに使用されるスイッチング素子を更に備える、請求項６に記載の表示ドライバ。
【請求項１１】
当該表示ドライバが、液晶アレイ素子のアレイ全体を同時に駆動する、請求項６に記載の表示ドライバ。
【請求項１２】
当該表示ドライバが、メモリ・アレイをインタレース・モードで駆動する、請求項６に記載の表示ドライバ。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）または液晶オン・シリコン（ＬＣＯＳ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｏｎ  Ｓｉｌｉｃｏｎ）を利用したビデオ・システムの分野に関し、より詳細には、このような表示装置用の切替式ドライバ回路（ｓｗｉｔｃｈｅｄ  ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）に関する。
【０００２】
（発明の背景）
液晶オン・シリコン（ＬＣＯＳ）は、シリコン・ウェーハ（ｓｉｌｉｃｏｎ  ｗａｆｅｒ）上に形成された大きな１つの液晶と考えることができる。シリコン・ウェーハは、小さなプレート電極（ｐｌａｔｅ  ｅｌｅｃｔｒｏｄｅ）の増分（ｉｎｃｒｅｍｅｎｔａｌ）アレイ（ａｒｒａｙ：配列）に分割される。液晶の小さな増分領域が、小さな各プレートおよび共通プレート（ｃｏｍｍｏｎ  ｐｌａｔｅ）により発生される電界の影響を受ける。このような小さな各プレートおよび対応する液晶領域は、合わせてイメージャ（ｉｍａｇｅｒ）のセル（ｃｅｌｌ）と呼ばれる。各セルは、個別に制御可能なピクセル（ｐｉｘｅｌ）に対応する。液晶（ＬＣ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）の反対側には、共通プレート電極が配置される。駆動電圧が、液晶オン・シリコン（ＬＣＯＳ）アレイの各側のプレート電極に供給される。各セルまたはピクセルは、入力信号が変更されるまで同じ強度で輝き続け、従って、サンプル・アンド・ホールド（ｓａｍｐｌｅ  ａｎｄ  ｈｏｌｄ）回路として働く。共通プレート電極と可変プレート電極の各セット（組）が、イメージャを形成する。イメージャは、各色につき１つ供給され、この場合、赤、緑、青にそれぞれ１つのイメージャが供給される。
【０００３】
通常、液晶オン・シリコン（ＬＣＯＳ）表示装置のイメージャは、３０Ｈｚのフリッカを防止するために、フレームを２倍に倍増させた信号で駆動する。これは、所定の入力ピクチャ（画像）に応答して、各セルに関連する電極の電圧が、共通電極の電圧に対して正（ｐｏｓｉｔｉｖｅ）である第１の正常フレーム（ｎｏｒｍａｌ  ｆｒａｍｅ）（正ピクチャ（ｐｏｓｉｔｉｖｅ  ｐｉｃｔｕｒｅ））を送り、次いで、各セルに関連する電極の電圧が共通電極の電圧に対して負（ｎｅｇａｔｉｖｅ）である逆フレーム（ｉｎｖｅｒｔｅｄ  ｆｒａｍｅ）（負ピクチャ（ｎｅｇａｔｉｖｅ  ｐｉｃｔｕｒｅ））を送ることにより行われる。正と負のピクチャを生成することにより、各ピクセルは、確実に、正の電界で描かれてから負の電界で描かれることになる。その結果得られる駆動電界のＤＣ（直流）成分は、０（零）であり、これは画像の焼き付き、および究極的にはイメージャの永久劣化を防止するのに必要である。人間の目は、これらの正と負のピクチャによって生成されるピクセルの輝度の平均値に応答することが測定されている。
【０００４】
液晶オン・シリコン（ＬＣＯＳ）の現在の技術では、ＶＩＴＯ（またはＶＩＴＯ）として表されるコモンモード電極電圧（ｃｏｍｍｏｎ  ｍｏｄｅ  ｅｌｅｃｔｒｏｄｅ  ｖｏｌｔａｇｅ）を、正確に液晶オン・シリコン（ＬＣＯＳ）についての正と負のフィールド駆動の間に入るように調節することが必要である。下付き文字のＩＴＯは、材料のインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を表す。フリッカ（ｆｌｉｃｋｅｒ：ちらつき）を最小限に抑え、更に画像の焼き付き（ｉｍａｇｅ  ｓｔｉｃｋｉｎｇ）と呼ばれる現象を防止するには、平均バランス（ａｖｅｒａｇｅ  ｂａｌａｎｃｅ）が必要である。
【０００５】
現在の技術では、液晶オン・シリコン（ＬＣＯＳ）駆動セル（ｄｒｉｖｅ  ｃｅｌｌ）は、従来のアクティブ・マトリックスＬＣＤドライバと類似している。これは、文献で論じられている様々なアーティファクト（ａｒｔｉｆａｃｔ）が原因で、余りうまく機能しない。主な原因は、液晶（ＬＣ）材料のイオン漏出およびバルク抵抗率による、寄生容量漏話（ｐａｒａｓｔｉｃ  ｃａｐａｃｉｔａｎｃｅ  ｃｒｏｓｓ−ｔａｌｋ）、液晶（ＬＣ）セル中の残留電圧、および液晶（ＬＣ）の電圧ドループ（ｄｒｏｏｐ：電圧降下ひずみ）である。これは、主に次のことにより解決されてきた。即ち、１．セル・キャパシタンスを増加させること（物理的領域によって制限される）、２．より高い抵抗率の液晶（ＬＣ）材料に変更すること（フレキシビリティおよび応答時間を制限する）、３．フレーム走査レートを増加させて６０Ｈｚよりも高くすること（高価であり、より多くの帯域幅を要する）、４．デバイスの温度を積極的に制御して高い電圧保持率（ＶＨＲ：Ｖｏｌｔａｇｅ  Ｈｏｌｄｉｎｇ  Ｒａｔｉｏ）を維持することである。
【０００６】
上述のすべての問題の主な原因は、利用可能な電荷が１フレームにつき１度だけしか液晶（ＬＣ）セルに転送されないということである。このことにより、非常に多数のピクセルを有する表示装置では、利用可能な電力が制限され、また、所望の電圧が実際にピクセル電極上で実現されたことを調べる如何なる閉ループ・チェック方法も存在しない。加えて、フリッカ、駆動電圧、および残像の問題は、ディジタル駆動液晶オン・シリコン（ＬＣＯＳ）表示装置については様々な方法で対処されてきたが、そのような方法は、アナログ・システムにおける問題には、継続的な更新が必要なことに因り解決をもたらすことができない。従って、記憶コンデンサと液晶セルとの間に適切な分離（ｉｓｏｌａｔｉｏｎ）を与え、更にフレームを倍増することを必要とせずにフリッカを無くす表示ドライバ回路および方法が必要とされている。
【０００７】
（発明の概要）
本発明の第１の態様では、メモリと、複数の液晶セルのうちの一つの液晶セルとを有する表示ユニット用の表示ドライバは、前記液晶セルの第１のメモリ素子に結合された第１の駆動回路と、前記液晶セルの第２のメモリ素子に結合された第２の駆動回路と、前記第１と第２の駆動回路間で前記液晶セルを切り替えるための切替え機構（回路、手段）とを備える。
【０００８】
本発明の第２の態様では、対応する液晶セル・アレイを有する表示ユニット用の、アレイ・ドライバのアレイのうちの一つの表示ドライバは、第１の記憶キャパシタンスと、前記第１の記憶キャパシタンスと前記液晶セルとの間に選択的に結合されて第１の駆動回路を形成する第１の増幅器と、第２の記憶キャパシタンスと、前記第２の記憶キャパシタンスと前記液晶セルとの間に選択的に結合されて第２の駆動回路を形成する第２の増幅器と、前記第１と第２の駆動回路を切り替えるための切替え機構（回路、手段）とを備える。
【０００９】
本発明の第３の態様では、液晶表示装置（ＬＣＤ）／液晶オン・シリコン（ＬＣＯＳ）表示装置を駆動する方法は、複数の駆動セルのうちの各駆動セル中で差動増幅器を使用して記憶キャパシタンスを液晶セルから分離するステップと、前記複数の駆動セル間を切り替えて液晶セルを駆動するステップとを含んでいる。
【００１０】
（好ましい実施形態の詳細な説明）
前述の問題を解決するため、図１に示すように、内部記憶キャパシタンス（ｉｎｔｅｒｎａｌ  ｓｔｏｒａｇｅ  ｃａｐａｃｉｔａｎｃｅ）１４と液晶（ＬＣ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）セル２０との間に差動増幅器（ｄｉｆｆｅｒｅｎｔｉａｌ  ａｍｐｌｉｆｉｅｒ）１６などの増幅器を追加することを提案する。言い換えれば、駆動液晶（ＬＣ）セルに駆動増幅器（ｄｒｉｖｅ  ａｍｐｌｉｆｉｅｒ）を追加する。これにより、記憶コンデンサ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）と液晶（ＬＣ）セルとの間に分離（ｉｓｏｌａｔｉｏｎ）を加える。電流駆動機能を追加することで、ピクセル上の電圧が素早く所望の電圧になることが保証される。また、これによって、記憶コンデンサからの漏れ電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）をごく少なくし（ＦＥＴが非常に高い入力インピーダンスを有するので）、液晶（ＬＣ）上の電圧を継続的にリフレッシュ（ｒｅｆｒｅｓｈ）することができる。これは電圧の下降を引き起こす「ドループ（ｄｒｏｏｐ）」問題を無くし、更に、セルに蓄積される残留ボルタ電位も無くす。これは、フリッカの問題と、セル中のＤＣ（直流）バランスを達成できないことに関連する「画像の焼き付き」問題との両方を改善する。また、いくぶん高温の状況でもセルが良好に動作することを可能にする。
【００１１】
この技法の不利な点は、液晶セルを流れるＤＣ電流が増加することである。この点は、差動増幅器の底部の電流源をゲートすることにより部分的に解決することができる。これには、デバイス中で「ピクセル選択（ｐｉｘｅｌ  ｓｅｌｅｃｔ）」または「行選択（ｒｏｗ  ｓｅｌｅｃｔ）」ビットを使用することができる（図１参照）。このようにして、電力消費を１／ｎｒｏｗだけ低減しながら、電圧の定期的なリフレッシュを達成することができる。ｎｒｏｗは、デバイス中の行の数である。加熱が均一なので、状況によってはこのゲーティング（ｇａｔｉｎｇ）が必要とされない場合もある。
【００１２】
図１には、ＣＭＯＳ（相補型ＭＯＳ）中の典型的な実施形態を示す。各構成要素は、概略的に表すものであり、一般性を失わずに代替構成を用いることができる。重要なポイントは、液晶（ＬＣ）セルに閉ループ補正電圧を加える増幅器１６と、電力消費の低減を可能にするゲート電流源である。
【００１３】
通常、この回路は、３つのトランジスタを使用して実現することができ、これらのトランジスタは、液晶オン・シリコン（ＬＣＯＳ）表示デバイス中の液晶セルの下に配置することができる。図１の構成で、増幅器１６は液晶（ＬＣ）セルをメモリ素子から分離している。図１には、液晶表示装置用の液晶セル・ドライバ１０が示してある。この液晶セル・ドライバ１０は、図１に示すように、相互に結合された複数のトランジスタ（１２、１５、１７、１８）と、記憶コンデンサ１４などの記憶キャパシタンスと、複数の抵抗器１９および２１を備えていることが好ましい。トランジスタ１５、１７、１８などの３つのトランジスタが増幅器１６を形成することが好ましく、増幅器１６は、バッファ増幅器または分離増幅器として働く差動増幅器の形式をとることが好ましい。差動増幅器１６は、液晶セルへの出力として働くＮチャネル・トランジスタで形成されることが好ましい。加えて、差動増幅器のトランジスタの各ソース電極は、トランジスタ１８のようなゲート制御可能なＮチャネル・トランジスタ等の電流源により駆動される。この電流ミラー構成は、所定のピクセル上で所定の電圧を保証する。差動増幅器１６は、記憶コンデンサ１４との間に結合され、記憶コンデンサ１４と液晶セルまたはピクセルとの間の分離を与える。
【００１４】
図２の構成では、データを記憶素子からドライバに転送するための大域スイッチ素子（ｇｌｏｂａｌ  ｓｗｉｔｃｈ  ｅｌｅｍｅｎｔ）３２を追加している。このことは、同じ回路動作電圧に対してピクセル駆動能力を増大させることを可能にし、また、ピクセル駆動電圧およびＩＴＯ透過性導電電極をフレーム間で反転できるようにすることによって、残像（ｉｍａｇｅ  ｒｅｔｅｎｔｉｏｎ）およびフリッカを減少させる。図２を参照すると、図１の液晶セル・ドライバ１０に類似する別の液晶セル・ドライバ３０が示されている。セル・ドライバ１０に関して先に挙げた要素に加えて、セル・ドライバ３０は更に、記憶コンデンサ１４と差動増幅器１６との間に結合された、トランジスタの形式をとる大域スイッチ素子３２も備える。大域スイッチ素子は、データをメモリ・セルから表示ドライバのドライバ・コンデンサ３６に転送する。
【００１５】
フリッカの問題は、過去に多くの方法によって対処されてきた。また、駆動電圧および残像の問題は、ディジタル駆動液晶オン・シリコン（ＬＣＯＳ）表示装置では対処されてきた。アナログ・システムの場合、駆動電圧および残像の問題は、継続的に更新する必要があるため同様に対処することができる。
【００１６】
本明細書に開示する技法の主な利点は、ドライバ・コンデンサ３６を記憶コンデンサ１４から分離することにある。図２に示すこの分離により、望むなら、液晶（ＬＣ）アレイ全体のセルすべてを一度に更新することができる。この利点には２つの側面がある。第１に、この分離により（液晶（ＬＣ）セルがフレーム間で変化したことを決定するための前処理を追加して）、液晶（ＬＣ）アレイ中で前のフレームから変化したセルだけを更新することもできる。言い換えれば、液晶（ＬＣ）セル上の表示内容を瞬時に変更することなく記憶コンデンサ１４の内容を変更することができる。これにより、静的なピクチャ（画像）に必要なデータ・レートが大きく低減される。また、ライン間走査アーティファクトを表示することなく表示装置をインタレース・モード（ｉｎｔｅｒｌａｃｅｄ  ｍｏｄｅ）で駆動することも可能になる。通常、インタレースされるシステムでは、第１の走査（ｓｃａｎ）で奇数ラインが描かれ、第２の走査（ｓｃａｎ）で偶数ラインが描かれる。この走査方式は、「ライン間フリッカ（ｉｎｔｅｒｌｉｎｅ  ｆｌｉｃｋｅｒ）」と呼ばれるアーティファクトを生じる。これはフィルムなど、本来はインタレースされないデータの場合でも発生する。「ライン間フリッカ」の理由は、あるフレームからの偶数ラインが、前のフレームからの奇数ラインが表示されるのと同時に表示されるからである。フレームのどんな変化部分も、「ライン間フリッカ」を呈することになる。本発明によれば、液晶（ＬＣ）セル・アレイに対応する記憶コンデンサ（１４）アレイを有する表示装置を通常どおり（偶数ラインに続いて奇数ライン）更新するが、例外として、次いで記憶アレイが満たされた後で液晶（ＬＣ）アレイ全体を更新する。従って、異なるフレームからのラインが同時に表示されることはない。この技法の第２の利点は、共通電極電圧をフレーム間で変調できることである。この変調により、ドライバ回路の所定の動作電圧で液晶（ＬＣ）セルに加えることのできる実効電界（ｅｆｆｅｃｔｉｖｅ  ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ）が増大する。プロセス・ジオメトリ（ｐｒｏｃｅｓｓ  ｇｅｏｍｅｔｒｙ）が、精緻になるほど最大許容駆動電圧は低下するので、これは大きな利点である。前述の利点は、ピクセルすべてが一度に更新されるときにのみ生じる。ピクセルを同時に更新することは、記憶アレイ（記憶コンデンサ１４のアレイ）が、ドライバ・アレイ（ドライバ・コンデンサ３６のアレイ）から分離されている場合にのみ行うことができる。
【００１７】
この技法は、図１で述べた回路によって最も簡単に実現することができ、図２に示すように変更することもできる。図２の電圧Ｖｎｎは、トランジスタ１５および１７のための電流源を制御する静的な電圧である。行と列のアドレスは、アクティブ・マトリックス・ディスプレイに於ける通常のアドレッシングである。制御信号（転送（Ｔｒａｎｓｆｅｒ）および放電（Ｄｉｓｃｈａｒｇｅ））は、大域的に制御される別々の信号であり、これらの信号は記憶コンデンサ１４上の電荷を駆動コンデンサ３６に転送し、駆動コンデンサ３６は液晶（ＬＣ）セルを駆動する。デバイス上の追加のトランジスタ３２および３４とコンデンサ３６を加えることにより、この新しい回路を実現し、各転送後に記憶コンデンサ１４から適切に電流が放電されるように動作させる。プロセス製造技術が０．１ミクロン以下に向かって進歩しているので、構成要素の追加はそれほど問題にはならない。
【００１８】
図１の構成では、前述のように分離増幅器（ｉｓｏｌａｔｉｏｎ  ａｍｐｌｉｆｉｅｒ）を追加して液晶（ＬＣ）セルをメモリ素子から分離した。図３の本発明の追加実施形態では、第２の記憶セル（好ましくは記憶コンデンサ１４′）と、第２の増幅器（好ましくはトランジスタ１５′、１７′、１８′を含む差動増幅器１６′）と、２つの駆動セル間を高速レートで切り替えるための１対のトランジスタ（７２および７４）とを有する、第２のセル・ドライバ部分を追加する。また、第２の駆動セルは、図１の実施形態と同様に構成されたトランジスタ１２′およびトランジスタ１８′と抵抗器１９′および抵抗器２４′も備えることが好ましい。これにより、フレームを倍増することを必要とせずにフリッカを無くすことができる。また、これを用いて、セル上で利用可能な駆動電圧を増加させることもできる。
【００１９】
液晶オン・シリコン（ＬＣＯＳ）を駆動するための図３の実施形態の基本的な利点は、２つの別々の記憶素子および駆動回路を使用し、これらを切り替えて液晶（ＬＣ）セルを駆動することである。これは高速な切替え周波数を可能にし、それによりセルのフリッカ・レートは、人間の目で検出可能な周波数よりもずっと高い周波数になる。また、シリコン・バックプレーン（ｂａｃｋ  ｐｌａｎｅ）の所定の動作電圧でセル上の可能なＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ：平方自乗平均）電圧を増加させるのに役立つように、共通電極電圧（ＶＩＴＯ）を切り替えることも可能になる。
【００２０】
上側のセル（トランジスタ７２を使用する）は、「正」のフレーム中に液晶（ＬＣ）を駆動するための電圧を含み、下側のセル（トランジスタ７４を使用する）は、「負」のフレーム中に液晶（ＬＣ）を駆動するための電圧を含んでいる。セル上の正味ＤＣ電圧およびその結果生じる残像および信頼性の問題を回避するために、正と負のフレーム中での電圧はＶＩＴＯとバランスが取れていなければならない。ＶｄｄおよびＶｓｓは、ＣＭＯＳデバイスについての高い方（ｕｐｐｅｒ）と低い方（ｌｏｗｅｒ）の動作電圧である。Ｖｎｎは、差動増幅器のトランジスタを通る電流を調整するために設定され、増幅器の電力損失を制御する。Ｖ１およびＶ２は、どの増幅器が液晶セルを駆動しているかを決定する大域的な切替え電圧である。図６に、静的ＶＩＴＯの場合のタイミング図を示す。図７に、切替え式ＶＩＴＯの場合のタイミング図を示す。
【００２１】
図６および図７を更に参照すると、これらのタイミング図は、図３における上側の記憶セル１４中の「正」のピクチャ・データ（Ｖ＋）と、下側の記憶セル１４′中の「負」のピクチャ・データ（Ｖ−）を反映している。図６の場合、ＶＩＴＯは切り替わらない。Ｖ１が、ハイ（高）に切り替わると（Ｖ２は、ロー（低））、トランジスタ７２がオンになり、Ｖ＋が液晶（ＬＣ）セルに加えられる。セル上の実効電圧は（Ｖ＋  −  ＶＩＴＯ）である。次の切替え時、Ｖ１はロー（低）に切り替わり、Ｖ２はハイ（高）に切り替わる。トランジスタ７４がオンになり、Ｖ−が液晶（ＬＣ）セルに加えられる。セル上の実効電圧は（ＶＩＴＯ  −  Ｖ−）である。
【００２２】
図７の場合、ＶＩＴＯは切り替わる。Ｖ１がハイ（高）に切り替わると（Ｖ２は、ロー（低））、トランジスタ７２がオンになり、Ｖ＋が液晶（ＬＣ）セルに加えられる。同時に、図７に示すようにＶＩＴＯがロー（低）に切り替わる（ＶＩＴＯ−）。この場合、液晶（ＬＣ）セル全体にわたる実効電圧は（Ｖ＋  −  ＶＩＴＯ−）である。次の切替え時には、Ｖ１はロー（低）に設定されてトランジスタ７２はオフになり、Ｖ２はハイ（高）に設定されてトランジスタ７４はオンになる。これはＶ−を、セルに加える。同時に、図７に示すように、ＶＩＴＯは、ハイ（高）に切り替わる（ＶＩＴＯ＋）。この場合、液晶（ＬＣ）セルにわたる実効電圧は（ＶＩＴＯ＋  −  Ｖ−）である。
【００２３】
Ｖ＋およびＶ−の最大値が、バックプレーン・プロセス（ｂａｃｋｐｌａｎｅ  ｐｒｏｃｅｓｓ）の最大電圧で固定されている場合は、図６のような固定値のＶＩＴＯは（Ｖ＋  ＋  Ｖ−）／２でなければならない。図７のようにＶＩＴＯを切り替えることができる場合、ＶＩＴＯ−は、Ｖ−とすることができ、ＶＩＴＯ＋は、Ｖ＋とすることができる。従って、液晶（ＬＣ）セル上の最大実効電圧は、図６では（Ｖ＋  −  Ｖ−）／２だが、図７ではＶ＋  −  Ｖ−である。図７のタイミングは、アナログ・システム上で、大域スイッチＶ１およびＶ２によってすべてのセルが同時に更新される場合だけしか達成することができない。
【００２４】
通常、Ｖ１とＶ２で切り替える間の時間は、１または２ミリ秒とすべきである。これは、液晶（ＬＣ）材料とバックプレーンの特性との所定の組み合わせ、およびデバイスの応答時間に対して決定する必要がある。
【００２５】
この方式の不利な点は、多数のトランジスタを実装する必要があることである（おそらく１２個になる）。これは、２０ミクロン・ピクセルおよび０．３５ミクロン・プロセスを用いれば容易に実現可能である。より精緻なプロセス・ジオメトリを用いることにより、より小さなピクセルに対する同様の拡大・縮小も可能である。
【００２６】
次に図４を参照すると、前述の表示ドライバ１０または３０または７０を利用することのできる表示ユニット５０が示されている。表示ユニット５０は、行（ｒｏｗ）と列（ｃｏｌｕｍｎ）のマトリックス（ｍａｔｒｉｘ）に構成された複数の表示素子と、メモリ素子と、液晶セルとを備えることが好ましい。ドライバは、複数の電圧のうちの１つを、行と列のマトリックスのうちの少なくとも１つにある表示素子に切替え可能に出力することが好ましく、表示ユニットは、従来型デコーダ５１を備え、ドライバは、この従来型デコーダ５１によって制御される。ドライバは、記憶コンデンサと、記憶コンデンサと液晶セルとの間に結合された差動増幅器とを備えることができ、それにより差動増幅器は、記憶コンデンサと液晶セルとの間の分離を与える。ドライバは、デコーダ５１と、デコーダ５１の出力信号により開閉するように制御される複数の半導体スイッチとを備えることができる。図４に示すように、表示ユニット５０は、複数の行（走査）アドレス・ライン５６を有する行駆動回路６０と、複数の列（データ）アドレス・ライン５８を有する列駆動回路６２とを備えることができる。
【００２７】
図５を参照すると、本発明による表示装置駆動方法２００を表すフロー・チャートが示されている。方法２００は、複数の駆動セルのうちの各駆動セル中で差動増幅器を使用してメモリ素子（記憶コンデンサなど）と液晶セルとの間の分離を与えるステップ２０２を含むことが好ましい。この分離は、第１のセル中で、第１の差動増幅器を使用して第１の記憶コンデンサと液晶セルとの間に与えられ、第２のセル中で、第２の差動増幅器を使用して第２の記憶コンデンサと液晶セルとの間に与えられることが好ましい。方法２００はまた、複数の駆動セル間を切り替えて液晶セルを駆動するステップ２０４を含むことが好ましく、１対のトランジスタが、第１と第２の駆動セル間を切り替える機能を実行することが好ましい。ステップ２０８で更に、フレームを倍増せずにフリッカを無くすステップを与えることができる。方法２００は更に、液晶素子のアレイ全体を同時に更新するステップ２１６、および／または、前のフレームから変化したメモリ・セルだけを更新するステップ２１８を含むこともできる。方法２００の追加の利点として、ライン間走査アーティファクトを表示することなくメモリ・アレイをインタレース・モードで駆動するステップ２２０、および／または、共通電極電圧をフレーム間で変調して、必要とされる液晶駆動電圧を低減するステップ２２２を含むこともできる。
【００２８】
本明細書に開示する実施形態に関連して本発明について述べたが、以上の記述は本発明を例示するものであり、特許請求の範囲で定める本発明の範囲を限定するものではないことを理解されたい。
【図面の簡単な説明】
【図１】  本発明による液晶セル・ドライバのブロック図である。
【図２】  本発明による別の液晶セル・ドライバのブロック図である。
【図３】  本発明による切替え式液晶セル・ドライバを利用する表示ユニットのブロック図である。
【図４】  本発明による液晶セル・ドライバを利用する表示ユニットのブロック図である。
【図５】  本発明による表示装置駆動方法を示すフロー・チャートである。
【図６】  本発明による静的ＶＩＴＯの場合のタイミング図である。
【図７】  本発明による切替え式ＶＩＴＯの場合のタイミング図である。
【図１】
0004271441.tif 000002
【図２】
0004271441.tif 000003
【図３】
0004271441.tif 000004
【図４】
0004271441.tif 000005
【図５】
0004271441.tif 000006
【図６】
0004271441.tif 000007
【図７】
0004271441.tif 000008