(57)【特許請求の範囲】
【請求項１】
プリンタ制御装置全体の管理や上位から送られる印刷データに従い画像データの展開処理等を行うマイクロプロセッサと、マイクロプロセッサのワークエリア及びマイクロプログラムの格納エリアとして使用するメインメモリと、マイクロプロセッサとメインメモリ間のデータの読み出しと書き込みの制御及び受信制御部やエンジンI/F制御部等のIOアクセスの制御を行うバスコントローラと、ホストコンピュータ又はネットワーク等を介して送信される印刷データを受信する受信制御部と、マイクロプロセッサの展開処理によってメインメモリ上に展開された画像データを印刷機構部であるエンジンにビデオデータに変換して送出するエンジンI/F制御部と、各制御部から出されるメインメモリに対するDMA要求の調停を行なうDMAアービタとを有するプリンタ制御装置において、
メインメモリに展開された画像データの印刷機構部への転送データ毎に最終データ認識ビットを付加し、該画像データをFIFOメモリに格納し、且つ該画像データの実画像データ量を１頁分のFIFOリード数として予め設定し、前記画像データを前記FIFOメモリから読み出す毎にリード数をカウントし、該カウントと、前記１頁分のFIFOリード数−１とを比較してタイミング信号を生成し、該タイミング信号と前記最終データ認識ビットとを比較して最終データであることのチェックを行う最終データチェック部を有することを特徴とするプリンタ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタ制御装置に関するものである。
【０００２】
【従来の技術】
図６にプリンタ制御装置の概略ブロック図を示す。１５はプリンタ制御装置全体の管理や上位コンピュータから送られる印刷データにより画像展開処理を行なうマイクロプロセッサ、１７はマイクロプロセッサ１５用のマイクロプログラムの格納やワークエリア、画像展開エリアとして使用するメインメモリ、１６はマイクロプロセッサとメインメモリ間のデータの読み出し/書き込みの制御や受信制御部、エンジンI/F制御部等のIOアクセスの制御を行うバスコントローラ、１９は各制御部から出されるメインメモリ２に対するＤＭＡ(Direct Memory Access)要求の調停を行なうＤＭＡアービタ、１８はホストコンピュータ又はネットワーク等を介して送信される印刷データの受信処理を行なう受信制御部、１は上記マイクロプロセッサ１５の展開処理によってメインメモリ１７上に展開された画像データを印刷機構部であるエンジンにビデオデータに変換して送出するエンジンI/F制御部、１４は印刷データを生成して本印刷データをプリンタ制御装置に送出するホストコンピュータ、２０は実際に印刷を行なうエンジンである。
【０００３】
次に、印刷時のデータの流れについて以下に示す。ホストコンピュータ１４から受信した印刷データに従いマイクロプロセッサ１５によってメインメモリ１７上に画像展開が行われる。上記展開処理が終了したならば、マイクロプロセッサ１５は、エンジンI/F制御部１内のI/Oアクセスデコーダ ＆ DMAコントローラ１ａにメインメモリ１７の読み出し開始アドレスと転送量の指示をする。I/Oアクセスデコーダ ＆ DMAコントローラ１ａは、上記マイクロプロセッサ１５の指示に従い、ＤＭＡを使ってメインメモリ１７から画像データを読み出す。メインメモリ１７から読み出された画像データは、エンジンI/Fメイン制御部１ｂの制御により画像データの中間バッファであるFIFO(First In First Out)メモリ１ｃに書込まれる。FIFOメモリ１ｃに書込まれた画像データは、エンジン２０に送出する速度に同期した読み出しタイミングでエンジンI/Fメイン制御部１ｂへ読み出され、その読み出された画像データは、エンジンI/Fメイン制御部１ｂ内でP／S(パラレルデータからシリアルデータ)変換がされ、ビデオデータとしてエンジン２０に送出される。
【０００４】
上記したような流れで１頁の印刷処理が行われるが、本処理内には、実際にエンジン２０に送出しているデータ量が正しいか否かのチェックも同時に行なっている。チェック方法について以下に図７従来の最終データチェック部及び図８従来の最終データチェックタイミングにより説明する。ここで、５はFIFOリード数カウンタ、６は１頁分のFIFOリード数、４ｂ、４ｃはコンパレータ、７はFIFOリードデータのレジスタ、８ａ、８ｂはORゲート、９、１１はフリップフロップ、１０ｃはANDゲート、２１はエンドコードとの比較データであるEND code、１３はFIFOリードデータのレジスタ７でラッチされたFIFOラッチDATA[７：０]を示す。メインメモリ１７に展開された画像データの最終データの次のアドレスに任意のデータを準備して置く。本データをエンドコードと称す。メインメモリ１７から読み出すデータ量には、実画像データ量 ＋ エンドコードデータ 分を設定する。図７最終データチェック部の１頁分のFIFOリード数６には、実画像データ量を設定し、END code２１にはエンドコードとして使われているデータを設定して置く。実際に最終データチェックタイミングは図８に示す如く、最終画像データの FIFORDPがアサートされる読み出しタイミングでコンパレータ４ｂに入力されるＡ、Ｂの値が一致すると信号（１）が次のエンドコードを読み出すためのFIFORDPがアサートされるまでの期間生成される。
【０００５】
生成された信号（１）は、ＯＲゲート８ａ、フリップフロップ９によりラッチされ信号（２）が生成される。次に、信号（２）が生成されたタイミングでFIFOメモリ１ｃから読み出されたデータがFIFOリードデータのレジスタ７でラッチされコンパレータ４ｃのＢ入力に送られる。Ａ入力側には、上記の如くエンドコードが設定されたEND code２１が接続される。それで、Ａ＝Ｂの状態になったならばコンパレータ４ｃの出力である信号（４）はHighレベルになる。よって、信号（２）がHighレベ ルであるエンドコードチェックタイミングの時に、信号（４）がHighレベルならば正常終了し、Lowレベルの場合にはＡＮＤゲート１０ｃ、ＯＲゲート８ｂ及びフリップフロップ１１によって ENDCODEERRPが生成されマイクロプロセッサ１５に報告される。
【０００６】
上記した通り、従来の画像データの転送量のチェックは、画像データとは別のデータを準備して行なっていたため、上記別のデータをエンドコードとして使う場合、どのようなデータが有効かという問題に対して解がなかった。エンドコードは、画像データの後に読まれるように設定するが、そのエンドコードが読まれるタイミングで、読まれたデータがエンドコードであるという保証はない。
【０００７】
よって、画像データの転送量チェックには、従来の方法に代わる信頼性の別の方法が必要とされていた。
【０００８】
【発明が解決しようとする課題】
プリンタ制御装置がエンジン部に画像データを送出する場合には、データ転送数のチェックを行なう。チェック方法は、データを最終まで転送したことを確認するために最終画像データの後にエンドコードを準備して、印刷時には、上記エンドコードまでデータを読み出し、基準データと上記エンドコードとをチェックすべきタイミングで比較して行なう。しかし、本チェック方法では、エンドコードとして使うデータがどんなbit構成であっても、完全に画像データと違うデータであるというbit構成にはできないため、信頼性のあるデータ転送量チェックになっていなかった。
【０００９】
本発明の目的は、装置が価格アップするような特別な回路を追加することなく上記のような問題をなくして信頼性のある画像データのエンジンへの転送量チェックができるようにすることである。
【００１０】
【課題を解決するための手段】
画像データのエンジンへの転送には、プリンタ制御装置内部のデータ転送速度とエンジンへのデータ転送速度の違いの同期を取るためにFIFOのような中間バッファをデータ転送経路内に使う。
【００１１】
上記FIFOは、通常 9 or 18bit等のデータバス構成になっているものが一般的である。そのため、１バイトデータ 8bitに対して、未使用の１bitが余っている。よって、上記余っている１bitを使って、FIFOへのデータ書き込み数をカウントする回路を設けて、最終データをFIFOに書込むタイミングで上記１bitの情報を変化させて最終データと一緒に書込む。よって、転送数のチェックは、FIFOから最終データまで読み出したタイミングになったなら、画像データと一緒に読み出される上記１bitの情報をチェックすることにより信頼性のあるデータ転送数チェックを達成することができる。
本願は、プリンタ制御装置全体の管理や上位から送られる印刷データに従い画像データの展開処理等を行うマイクロプロセッサと、マイクロプロセッサのワークエリア及びマイクロプログラムの格納エリアとして使用するメインメモリと、マイクロプロセッサとメインメモリ間のデータの読み出しと書き込みの制御及び受信制御部やエンジンI/F制御部等のIOアクセスの制御を行うバスコントローラと、ホストコンピュータ又はネットワーク等を介して送信される印刷データを受信する受信制御部と、マイクロプロセッサの展開処理によってメインメモリ上に展開された画像データを印刷機構部であるエンジンにビデオデータに変換して送出するエンジンI/F制御部と、各制御部から出されるメインメモリに対するDMA要求の調停を行なうDMAアービタとを有するプリンタ制御装置において、メインメモリに展開された画像データの印刷機構部への転送データ毎に最終データ認識ビットを付加し、該画像データをFIFOメモリに格納し、且つ該画像データの実画像データ量を１頁分のFIFOリード数として予め設定し、前記画像データを前記FIFOメモリから読み出す毎にリード数をカウントし、該カウントと、前記１頁分のFIFOリード数−１とを比較してタイミング信号を生成し、該タイミング信号と前記最終データ認識ビットとを比較して最終データであることのチェックを行う最終データチェック部を有することを特徴とする。
【００１２】
【発明の実施の形態】
図１に本発明によるプリンタ制御装置内のエンジンI/F制御部の概略ブロック図を示す。
【００１３】
以下に、本発明における画像データの転送量チェック方法の流れを示す。
【００１４】
ホストコンピュータから受信した印刷データにより、メインメモリ上に展開された画像データは、エンジンI/F制御部１内のI/Oアクセスデコーダ＆DMAコントローラ１ａにより、メインメモリから読み出される。読み出された画像データは、中間バッファであるFIFOメモリ１ｃに書込まれる。この時上記FIFOメモリ１ｃにはバス幅が９bitのものを使用する。それで、FIFOメモリ１ｃへの書き込みタイミングで、図２に示す最終データ認識bit生成回路のFIFOライトカウンタ２、FIFOにライトするデータ数３及びコンパレータ４により、図３に示すタイミングで最終データ認識bit を生成して、その情報を画像データの９bit目のデータとしてFIFOメモリ１ｃに画像データと同タイミングで書込む。次に、FIFOメモリ１ｃに書込まれた画像データは、エンジンへの送出タイミングに同期して、FIFOメモリ１ｃから読み出される。読み出された最終データ認識bitを含む画像データは、図４に示すエンジンI/Fメイン制御部内の最終データチェック部に送られる。図４の本発明における最終データチェック部は、５はFIFOリード数カウンタ、６は１頁分のFIFOリード数、４ｂはコンパレータ、７はFIFOリードデータのレジスタ、８ａ、１２はORゲート、９、１１はフリップフロップ、１０ａ、１０ｂはANDゲート、１３はFIFOリードデータのレジスタ７でラッチされたFIFOラッチDATA[７：０]を示す。本最終データチェック部では、FIFOリード数カウンタ５、１頁分のFIFOリード数６、コンパレータ４ｂ、ORゲート８ａ及びフリップフロップ９により図５に示す最終画像データの１つ前のFIFOリードタイミングで信号（２）を生成する。なお、信号（２）の生成にあたり、信号（１）の生成は、図８を用いて前記した従来の方法に基づく。但し、図５に示す如く、「最終画像データ」は「最終画像データの１つ前」、コンパレータ４ｂのBに入力される「１ページ分のFIFOリード数６」は、「（１ページ分のFIFOリード数６）−１」となる。次に、実際にFIFOメモリから読み出されたデータは、FIFOリードデータのレジスタ７により図５のタイミングチャートに示すDLCTENBP信号がアサートされるタイミングでラッチされ、同時に、最終データをチェックするために使うラッチ後の最終データ認識bitである信号（３）がANDゲート１０ａ、１０ｂに入力される。ANDゲート１０ａは、最終データではない時に最終認識bitを認識したことをチェックする回路で、ANDゲート１０ｂは、最終データの時に最終認識bitを認識できないことをチェックする回路である。よって、ANDゲート１０ａもしくは１０ｂのどちらかに、図５のタイミングチャートで示すCHKTRGP信号がアサートするタイミングでHighレベルが出力されると３入力ＯＲゲート１２とフリップフロップ１１によりERRP信号が生成されエラーが発生したことがマイクロプロセッサ１５に報告される。上記の流れで、エンジンに送出する画像データの転送量のチェックを行なうことにより、メインメモリ１７から読まれた画像データを中間バッファであるFIFOメモリ１ｃに書込む際に、書込んだ数を認識する回路で最終データ認識bitを生成して、画像データと一緒にFIFOメモリ１ｃに書込み、FIFOメモリのデータを読み出す際には、最終データをチェックすべきタイミングを計測する別回路部で生成されたチェックタイミングにより、最終データであること��チェックが可能になる。また、最終データであるべきでない時に、最終データ認識bitが最終データであるとの信号レベルの変化をしてもエラーチェックを行なうようにしたため頁全体でチェックをしていることになり、従来のチェック方法に比べ多大な信頼性向上が図れることになる。
【００１５】
【発明の効果】
本発明によれば、エンジンに送出する画像データの転送量チェックを特別なチェックデータを画像データとは別に準備しなくても、画像データに１bitの最終データ認識用のデータを付加することにより、最終データをチェックするタイミングで上記最終データ認識bitをチェックすれば画像データの転送量のチェックができるようにしたので、特別な回路を付加することなく、信頼性のあるデータ転送量チェックを可能にすることができる。
【図面の簡単な説明】
【図１】本発明におけるエンジンI/F制御部の概略ブロック図
【図２】最終データ認識bit生成部概略回路図
【図３】最終データ認識bit生成タイミング
【図４】本発明における最終データチェック部の回路ブロック図
【図５】最終データ認識bitチェックタイミング
【図６】従来のエンジンI/F制御部を含んだプリンタ制御装置の概略ブロック図
【図７】従来の最終データチェック部の回路ブロック図
【図８】従来の最終データチェックタイミング
【符号の説明】
１：エンジンI/F制御部、 ２：FIFOライトデータカウンタ、 ３：FIFOにライトするデータ数、 ４：コンパレータ、 ５：FIFOリード数カウンタ、 ６：１頁分のFIFOリード数、 ７：FIFOリードデータのラッチ、 ８：ORゲート、 ９：フリップフロップ、 １０：ANDゲート、 １１：クロックイネーブル端子付きフリップフロップ、 １２：３入力ORゲート、 １３：FIFOラッチデータの行き先、 １４：ホストコンピュータ、 １５：マイクロプロセッサ、 １６：バスコントローラ、 １７：メインメモリ、 １８：受信制御部、 １９：DMAアービタ、 ２０：エンジン、 ２１：END code。
【図１】
0004206524.tif 000002
【図２】
0004206524.tif 000003
【図３】
0004206524.tif 000004
【図４】
0004206524.tif 000005
【図５】
0004206524.tif 000006
【図６】
0004206524.tif 000007
【図７】
0004206524.tif 000008
【図８】
0004206524.tif 000009