(57)【特許請求の範囲】
【請求項１】
配線層が形成されたパッケージ基材と、
前記パッケージ基材上に搭載されると共に該パッケージ基材の配線層と電気的に接続された薄型シリコンチップと、
前記薄型シリコンチップを封止するモールド樹脂層とを備え、
前記薄型シリコンチップの厚みは、０．１５ｍｍ以下であることを特徴とする半導体パッケージ。
【請求項２】
前記モールド樹脂層を前記パッケージ基材の主面側に形成した片面モールドタイプの構造を有することを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
前記パッケージ基材の裏面側に、該パッケージ基材の配線層と電気的に接続された実装用の半田ボールを配置したことを特徴とする請求項２記載の半導体パッケージ。
【請求項４】
前記薄型シリコンチップの搭載構造をスタックド構造としたことを特徴とする請求項１乃至請求項３記載の半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージに関し、特に片面モールドのＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体パッケージに関する。
【０００２】
【従来の技術】
従来、この種の技術に関しては、例えば図１４に示すようなものがあった。
【０００３】
図１４は、従来の片面モールド式ＢＧＡタイプの半導体パッケージの実装断面構造図である。
【０００４】
図中の符号１０１は、配線層（図示省略）が形成された３層構造のパッケージ基材であり、このパッケージ基材１０１の上下面には、ソルダレジスト１０１ａ，１０１ｂがそれぞれ形成されている。さらに、パッケージ基材１０１上には、ダイアタッチ材１０２を介してペレット（シリコンチップ）１０３が搭載されている。ペレット１０３の電極とパッケージ基材１０１の電極は、ボンディングワイヤ１０４を介して接合されている。そして、ペレット１０３搭載側のパッケージ基材１０１上面全体がモールド樹脂層１０５で封止されている。また、パッケージ基材１０１下面の電極には、マトリックス状に配置された半田ボール１０６が接合されている。
【０００５】
パッケージ基材１０１の材質は、その用途によりガラスエポキシや、ＢＴレジン、テープ、セラミックス等が使用されている。また、ペレット１０３は、一般的には０．４５［ｍｍ］あるいはそれに近い厚みを持っており、本パッケージは、最終的に実装ボード１０７に半田ボール１０６を介して接続される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、次のような問題点があった。
【０００７】
図１５は、ペレットの厚さに対するたわみ量（支点間距離５ｍｍ）の関係を示すグラフである。同グラフから明らかなように、従来の半導体パッケージのようにペレット１０３の厚みが厚いと、同じ抗折荷重を与えたときに破断するまでのたわみ量を大きくすることができない。つまり、従来の半導体パッケージでは、ペレット１０３の厚みが厚いために曲げ剛性が高く、実装ボード１０７の反りに対してパッケージが追随することができない、という問題があった。
【０００８】
これは、次のような要因に基づくものである。すなわち、パッケージ基材１０１が実装ボード１０７の反りに追随して、各材料の熱膨脹係数αの違いによる内部ストレス（ダイアタッチ、モールド、リフロー等の熱負荷工程により生じた）及びモールド樹脂層１０５の樹脂の硬化収縮を緩和させる方向に動こうとするのを、ペレット１０３のたわみで逃げようとする。ところが、ペレット１０３の曲げ剛性が高いために、それを妨げる方向に力が働いて実装ボード１０７の反りにパッケージが追随しない結果となる。これが、半田ボール１０６に加わるストレスを増加させ、ひいては実装信頼性（疲労寿命）の低減の大きな要因となっていた。
【０００９】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、実装信頼性の向上を可能にした半導体パッケージを提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の特徴は、半導体パッケージにおいて、配線層が形成されたパッケージ基材と、前記パッケージ基材上に搭載されると共に該パッケージ基材の配線層と電気的に接続された薄型シリコンチップと、前記薄型シリコンチップを封止するモールド樹脂層とを備え、前記薄型シリコンチップの厚みは、０．１５ｍｍ以下であることにある。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１６】
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体パッケージの断面構造図である。
【００１７】
この半導体パッケージの構造は、従来と同様に片面モールド式ＢＧＡタイプである。図中の符号１１は、厚みが例えば０．２２［ｍｍ］の３層構造のパッケージ基材であり、このパッケージ基材１１は、例えばＢＴレジンで構成されている。さらに、パッケージ基材１１の各層にはＣｕ配線層（図示省略）が形成され、パッケージ基材１１の表裏面には、厚みが例えば０．０３［ｍｍ］のソルダレジスト１１ａ，１１ｂがそれぞれ形成されている。
【００１８】
ソルダレジスト１１ａは、表面電極部１１ｃを除いてパッケージ基材１１の表面全体に形成され、ソルダレジスト１１ｂは、後述する半田ボール１６用の裏面電極を除いてパッケージ基材１１の裏面全体に形成されている。
【００１９】
ソルダレジスト１１ａが形成されたパッケージ基材１１の上部には、ダイアタッチ材１２を介して、厚みが例えば０．０５［ｍｍ］または０．１５［ｍｍ］の薄型ペレット（シリコンチップ）１３が搭載されている。ダイアタッチ材１２は、例えばエポキシ系接着剤を使用し、厚みが例えば０．０３［ｍｍ］となる。
【００２０】
薄型ペレット１３の電極とパッケージ基材１１の表面電極１１ｃは、Ａｕ（金）等のボンディングワイヤ１４を介して接合されている。そして、薄型ペレット１３搭載面であるパッケージ基材１１上面全体が、エポキシ樹脂等からなるモールド樹脂層１５で封止されている。
【００２１】
また、パッケージ基材１１裏面の各電極には、マトリックス状に配置された半田ボール１６（厚みは例えば０．３７［ｍｍ］）がそれぞれ接合され、本パッケージは、この半田ボール１６群を介してＰＷＢ等のボード１７（厚みは例えば１．０［ｍｍ］）に実装されている。ここで、マトリックス状の半田ボール１６群は、例えば５列としてトータルボール数が２２０個となっている。
【００２２】
本実施形態では、パッケージの実装面からのトータルの厚みが、一定値（例えば１．３４［ｍｍ］）に設定されている。従って、薄型ペレット１３上のモールド樹脂層１５の厚みは、薄型ペレット１３の厚みが０．０５［ｍｍ］である場合には０．６４［ｍｍ］であり、薄型ペレット１３の厚みが０．１５［ｍｍ］である場合には０．５４［ｍｍ］となる。そして、パッケージの外形サイズは、パッケージ基材１１及びモールド樹脂層１５のいずれも例えば□１４［ｍｍ］に合わせ、ペレットサイズは例えば□１１［ｍｍ］に設定されている。
【００２３】
次に、本実施形態の特徴をなす薄型ペレット１３の製造方法について説明する。
【００２４】
この薄型ペレット１３の製造方法は、半導体素子が形成されたウェーハのダイシングラインに沿って、上記半導体素子の形成面側から完成時のペレットの厚さよりも深い溝を形成する溝形成工程と、上記ウェーハにおける半導体素子の形成面上に保持用のシートを貼り付けるシート貼り付け工程と、上記ウェーハの裏面を上記完成時のペレットの厚さまで研削及び研磨する研削・研磨工程と、ウェーハを個々のペレットに分離するペレット分離工程とから成る。以下、この薄型ペレット１３の製造方法を図２（ａ），（ｂ），（ｃ）と図３（ｄ）を参照して具体的に説明する。
【００２５】
まず、溝形成工程では、図２（ａ）に示すように、半導体素子が形成されたウェーハ２１をパターン形成面２１’側を上にして、ダイシング装置の作業テーブル２３に吸着固定する。そして、ダイシング用ブレード２４を回転させて、完成時のペレットの厚さ（例えば０．０５［ｍｍ］よりも少なくとも５［μｍ］程度深い溝２２を形成する。
【００２６】
次のシート貼り付け工程では、図２（ｂ）に示すように、フラットリング２５を表面保護テープ２６に貼り付けて、この表面保護テープ２６の皺などを除去した状態で、溝２２を形成したウェーハ２１のパターン形成面２１’を表面保護テープ２６の接着剤側に貼り付け固定する。
【００２７】
続く研削・研磨工程では、例えばインフィード研削法を用いてウェーハ２１の裏面を削る。すなわち、図２（ｃ）に示すように、フラットリング２５と表面保護テープ２６とで保持されたウェーハ２１を、研削装置の作業テーブル２７に吸着固定する。そして、作業テーブル２１と砥石２８を回転させて、砥石２８を押し当てながらウェーハ２１の裏面を研削する。上記ウェーハ２１の裏面を溝２２に達するまで研削すると、ウェーハ２１は個々のペレットに分割される。この研削及び研磨量は、完成時のペレットの厚さ（例えば０．０５［ｍｍ］）を考慮して設定される。
【００２８】
そして、ペレット分離工程では、図３（ｄ）に示すように、分割された個々のペレット１３が接着固定されているフラットリング２５をダイボンディング装置に設置し、ピックアップニードル等のツール３０を用いて表面保護テープ２６越しにパターン形成面２２下方に圧力をかける。すると、ペレット１３が表面保護テープ２６から剥離される。かようにして、例えば０．０５［ｍｍ］の厚みの薄型ペレット１３が完成し、この薄型ペレット１３は、上記図１に示した本実施形態の半導体パッケージに使用されることになる。
【００２９】
次に、図４（ａ），（ｂ）及び図５（ｃ），（ｄ）を参照して、上記図１に示した半導体パッケージの製造方法について説明する。
【００３０】
まず、図４（ａ）に示すように、表裏面にそれぞれソルダレジスト１１ａ，１１ｂがそれぞれ形成されたパッケージ基材１１の個片を用意する。このパッケージ基材１１の個片は、例えば外形サイズ□１４［ｍｍ］に切り出され、表面電極１１ｃ及び裏面電極（図示省略）がそれぞれソルダレジスト１１ａ，１１ｂから露出した状態となっている。
【００３１】
このソルダレジスト１１ａが形成されたパッケージ基材１１表面のペレット搭載領域に予め接着固定用のダイアタッチ材１２を塗布しておく。そして、個片の薄型ペレット１３をダイボンディング装置のコレット等のツールで吸着保持し、前記ダイアタッチ材１２が塗布されたパッケージ基材１１上にマウントする。
【００３２】
次の工程では、図４（ｂ）に示すように、例えばネイルヘッド方式でワイヤボンディグを行って、薄型ペレット１３の各パッドとパッケージ基材１１の各表面電極１１ｃとをＡｕ等のボンディングワイヤ１４で接合する。
【００３３】
続く工程では、図５（ｃ）に示すように、薄型ペレット１３が搭載されたパッケージ基材１１上部全体を、例えばトランスファーモールド法を用いてモールド樹脂１５で封止する。
【００３４】
その後の工程では、前工程で樹脂封止されたパッケージの半田ボール形成面（パッケージ基材１１の裏面側）を表側にしておき、フラックスが付着されたマトリックス状の半田ボール１６群を吸着装置で吸着保持して、マトリックス状に露出したパッケージ基材１１の裏面電極に対して、半田ボール１６群を位置合わせする。そして、例えば２２０℃程度まで熱圧着で半田ボール１６群をパッケージ基材１１の裏面側電極に融着すると、図５（ｄ）に示すような形状となる。
【００３５】
最終的に、かかる構造の半導体パッケージにつき、半田ボール１６群を実装ボード１７の電極に位置合わせし、例えば２２０℃程度で熱圧着して実装すれば、図１に示す構造の半導体パッケージが完成する。
【００３６】
このように本実施形態では、従来と同構造、同サイズのパッケージにおいて、ペレット１３の厚さを薄くするようにしたので、ペレット１３の曲げ剛性が低くなり、パッケージが実装基板１７の反りに好適に追随するようになり、実装信頼性（疲労寿命）を向上させることが可能となる。
【００３７】
以下、上記本実施形態の利点について、従来のペレット厚を有するパッケージと比較したシミュレーションに基づいて具体的に説明する。
【００３８】
まず、前提条件として、各構成要素の厚み方向のディメンジョンについて、モールド樹脂１５は０．７２［ｍｍ］、ペレットは本実施形態の薄型ペレット１３を０．１５［ｍｍ］，０．０５［ｍｍ］とし、これに従来型のペレット厚の０．４５［ｍｍ］を加えて３種類とする。さらに、ダイアタッチ材１２及びソルダレジスト１１ａ，１１ｂはそれぞれは０．０３［ｍｍ］とし、パッケージ基材１１は０．２２［ｍｍ］である。
【００３９】
パッケージの実装面からのトータルの厚さは一定とし（ペレット上面のモールド樹脂層１５の厚さを変えて対応）、１．３４［ｍｍ］とする。さらに、外形サイズはいずれも□１４［ｍｍ］に合わせ、ペレットサイズについてはストレスが最も顕著に現れる最大ペレットサイズの□１１［ｍｍ］に設定している。
【００４０】
また、本シミュレーションで使用した各構成要素の物性値は、図６（ａ），（ｂ），（ｃ）と図７（ａ），（ｂ），（ｃ）に示す通りである。
【００４１】
上記前提条件により、計算アルゴリズム（ａｂａｑｕｓ）を用いて有限要素法で弾塑性解析を行い半田の疲労寿命を計算した結果、図８に示すような実験データが得られた。この実験データをグラフにすると図９に示すようになる。
【００４２】
このシミュレーション結果から明らかなように、本実施形態のようにペレット厚を薄くする事により、初期亀裂サイクル数において、従来の０．４５［ｍｍ］厚ペレットでは３７サイクルであったが、本実施形態の０．１５［ｍｍ］厚及び０．０５［ｍｍ］厚の薄型ペレットでは、それぞれ９８サイクル、５７０サイクルとなり、いずれの場合においても、半田の疲労寿命が延びる傾向にあることが判る。
【００４３】
［第２実施形態］
図１０は、本発明の第２実施形態に係る半導体パッケージの断面構造図であり、図１と共通の要素には同一符号を付し、その説明を省略する。
【００４４】
本実施形態のパッケージが上記第１実施形態と異なる点は、モールド樹脂１５Ａのトータル厚を薄型ペレット１３の厚みに準じて変化させている点である。すなわち、上記第１実施形態では、薄型ペレット１３上のモールド樹脂層１５の厚みを変化させてパッケージのトータル厚を一定にしていたが、本実施形態においては薄型ペレット１３上のモールド樹脂層１５Ａの厚みが一定となる。
【００４５】
これによって、薄型ペレット１３の厚みが変化した場合、薄型ペレット１３上のモールド樹脂層１５Ａの厚みは例えば０．２４［ｍｍ］と一定であるが、薄型ペレット１３の厚みが変化しているのでトータルのパッケージ厚は変化することになる。例えば、薄型ペレット１３の厚みが０．０５［ｍｍ］のときは、パッケージ厚が０．９４［ｍｍ］となるが、薄型ペレット１３の厚みが０．１５［ｍｍ］のときは、パッケージ厚が１．０４［ｍｍ］となる。
【００４６】
本実施形態の条件で上記第１実施形態と同様に、計算アルゴリズム（ａｂａｑｕｓ）を用いて有限要素法で弾塑性解析を行い半田の疲労寿命を計算すると、図１１に示すような結果が得られた。この計算結果をグラフにすると図１２に示すようになる。
【００４７】
このシミュレーション結果から明らかなように、本実施形態においては、上記第１実施形態よりも、例えば薄型ペレット１３が最も薄い０．０５［ｍｍ］のときには約３．７倍もの半田疲労寿命の延びが得られる。これは主に、パッケージの反りの大きな要因となっているモールド樹脂の樹脂収縮の影響が樹脂厚が薄くなることにより低減され、且つペレット厚が非常に薄くペレットの剛性が低いためと考えられる。
【００４８】
本実施形態のような片面モールドタイプの半導体パッケージでは、モールド樹脂１５Ａの樹脂収縮によるパッケージの反りの影響を受けやすい構造であるが、同構造、同サイズのパッケージにおいては、本実施形態のようにモールド樹脂層１５Ａの厚みを薄くすることで樹脂収縮による反りの影響が低減され、かつペレット１３の厚みを薄くすることでペレット１３の曲げ剛性が低くなり、パッケージの実装信頼性（疲労寿命）を向上させることが可能となる。本実施形態の半導体パッケージを、実装基板の反りが頻繁に発生することが予想される例えばＩＣカード等に適用すれば、非常に有効である。
【００４９】
［第３実施形態］
図１３は、本発明の第３実施形態に係る半導体パッケージの断面構造図である。
【００５０】
本実施形態では、上記実施形態と同様の片面モールドタイプのパッケージにおいて、薄型ペレットの搭載構造が例えば２段のスタックド構造（下段の薄型ペレット１３Ａと、上段の薄型ペレット１３Ｂ）になっているものである。
【００５１】
このような構造であっても、ペレット１３Ａ，１３Ｂの厚みを薄くすることでペレットの曲げ剛性が低くなり、本実施形態と同構造、同サイズでペレット厚が薄くない従来のパッケージに比べて実装信頼性（疲労寿命）を向上させることが可能となる。
【００５２】
【発明の効果】
以上詳細に説明したように、請求項１記載の発明である半導体パッケージによれば、薄型シリコンチップをパッケージ基材上に搭載して該パッケージ基材の配線層と電気的に接続し、さらに薄型シリコンチップをモールド樹脂層で封止する構造であるので、シリコンチップの曲げ剛性が低くなり、パッケージが実装基板の反りに好適に追随するようになり、パッケージの実装信頼性（疲労寿命）を向上させることが可能となる。実装基板の反りが頻繁に発生することが予想される例えばＩＣカード等に本発明の半導体パッケージを適用すれば、非常に有効である。
【００５３】
請求項２記載の発明である半導体パッケージによれば、請求項１記載の発明である半導体パッケージにおいて、前記薄型シリコンチップの厚みを０．１５ｍｍ以下にしたので、請求項１記載の発明の効果をより顕著にすることができる。
【００５４】
請求項３記載の発明である半導体パッケージによれば、請求項１または請求項２記載の発明である半導体パッケージにおいて、樹脂収縮によるパッケージの反りの影響を受けやすい片面モールドタイプの構造を有するものとしたので、薄型シリコンチップの厚みが薄くなればなるほど、上記請求項１記載の発明の効果をより顕著にすることができる。
【００５５】
請求項４記載の発明である半導体パッケージによれば、請求項３記載の半導体パッケージにおいて、前記パッケージ基材の裏面側に、該パッケージ基材の配線層と電気的に接続された実装用の半田ボールを配置した構造としたので、薄型シリコンチップの厚みが薄くなればなるほど、半田ボールに加わるストレスを低減でき、実装信頼性を向上させることが可能となる。
【００５６】
請求項５記載の発明である半導体パッケージによれば、請求項１乃至請求項４記載の半導体パッケージにおいて、薄型シリコンチップの搭載構造をスタックド構造とした。このような構造であっても、薄型シリコンチップを搭載しているため、シリコンチップの曲げ剛性が低くなり、同構造、同サイズの従来のパッケージに比べて実装信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体パッケージの断面構造図である。
【図２】薄型ペレット１３の製造方法を示す工程図である。
【図３】図２の続きの工程図である。
【図４】第１実施形態の半導体パッケージの製造方法を示す工程図である。
【図５】図４の続きの工程図である。
【図６】半田の疲労寿命のシミュレーションに用いられる物性値を示す図である。
【図７】半田の疲労寿命のシミュレーションに用いられる物性値を示す図である。
【図８】第１実施形態のシミュレーション結果を示す図である。
【図９】第１実施形態のシミュレーション結果を示すグラフである。
【図１０】本発明の第２実施形態に係る半導体パッケージの断面構造図である。
【図１１】第２実施形態のシミュレーション結果を示す図である。
【図１２】第２実施形態のシミュレーション結果を示すグラフである。
【図１３】本発明の第３実施形態に係る半導体パッケージの断面構造図である。
【図１４】従来の片面モールド式ＢＧＡタイプの半導体パッケージの実装断面構造図である。
【図１５】ペレットの厚さに対する撓み量の関係を示すグラフである。
【符号の説明】
１１  パッケージ基材
１１ａ，１１ｂ  ソルダレジスト
１２  ダイアタッチ材
１３  薄型ペレット（シリコンチップ）
１４  ボンディングワイヤ
１５，１５Ａ  モールド樹脂層
１６  半田ボール
【図１】
0004250241.tif 000002
【図２】
0004250241.tif 000003
【図３】
0004250241.tif 000004
【図４】
0004250241.tif 000005
【図５】
0004250241.tif 000006
【図６】
0004250241.tif 000007
【図７】
0004250241.tif 000008
【図８】
0004250241.tif 000009
【図９】
0004250241.tif 000010
【図１０】
0004250241.tif 000011
【図１１】
0004250241.tif 000012
【図１２】
0004250241.tif 000013
【図１３】
0004250241.tif 000014
【図１４】
0004250241.tif 000015
【図１５】
0004250241.tif 000016