(57)【特許請求の範囲】
【請求項１】
生体の抵抗の変化を指示するためのデバイスにおいて、外部リードを有する抵抗測定回路と、上記抵抗測定回路に接続されている増幅器回路と、上記増幅器回路に接続されている表示器回路と、上記増幅器回路に接続されている感度調整回路とを備えており、
上記抵抗測定回路は、生体の電気抵抗を比較的低い生体の可変電気抵抗の第１の範囲内で測定し、生体の電気抵抗を比較的高い生体の可変電気抵抗の第２の範囲内で測定し、測定信号を生成し得るように、高電圧電位と低電圧電位との間に電気的に接続されており、
上記増幅器回路は、測定信号を認知可能なレベルまで増幅するようにされており、
上記表示器回路は、測定信号を認知可能な形態で生成するようにされており、
上記感度調整回路は、上記抵抗測定回路において測定された上記第２の範囲内の高い生体の可変抵抗のセッティングについて、上記表示器回路の感度を自動的に増加させることができ、
上記抵抗測定回路は、生体の抵抗が大きくなるに従って上記高電圧電位と低電圧電位との間の差を小さくする手動調整手段を含み、増加された上記感度により上記第２の範囲内の生体の抵抗の変化に起因する電位の小さな変化が実質的に補償される
ことを特徴とする生体の抵抗の変化を指示するためのデバイス。
【請求項２】
上記感度調整回路は、上記抵抗測定回路において測定された上記第１の範囲内の低い生体の可変抵抗のセッティングについて、上記表示器回路の感度を自動的に調整することができる請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項３】
上記感度調整回路は、制御回路を含んでいる請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項４】
上記感度調整回路は、二連ポテンショメータを含んでいる請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項５】
上記感度調整回路は、電圧制御演算増幅器を含んでいる請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項６】
上記抵抗測定回路は、手動で調整可能なポテンショメータ（８２，９４）を含んでおり、
上記増幅器回路は、上記手動で調整可能なポテンショメータの手動調整動作に応じて、上記増幅器回路の利得を自動的に調整するように動作する較正回路を含んでいる
請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項７】
上記較正回路は、
上記抵抗測定回路に応答的に接続され、測定された入力を表す信号を受信するようにされているフィードバック回路と、
上記フィードバック回路に応答的に接続され、上記測定された入力信号を使用して補償値を決定するようにされている制御回路と、
上記制御回路に応答し、上記増幅器回路の利得を上記補償値によってほぼ一定の振幅レスポンスに維持するように調整するようにされている補償器回路と、
を含んでいる請求項6に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項８】
上記較正回路は、生体の総合抵抗を表す信号を受信するようにされているフィードバック回路を含んでいる請求項6に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項９】
上記較正回路は、上記フィードバック回路に接続され、上記測定された信号から上記増幅器回路の利得の変化に対応する補償信号を決定するようにされている制御回路を含んでいる請求項8に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１０】
上記制御回路は、上記補償信号を受信し、上記増幅器回路を調整して、ほぼ一定の振幅レスポンスを維持するようにようにされている補償器回路を含む請求項9に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１１】
上記較正回路は、
上記制御回路によって実行されるソフトウェアプログラム
を含み、上記プログラムは、
上記フィードバック回路からの上記既知の状態の信号を読み取る手段と、
上記既知の状態を表す信号を使用して、望ましくない特性に対するレスポンスを予測し、決定する手段と、
上記望ましくない特性に対するレスポンスを生成する手段と、
上記望ましくない特性を排除するように上記補償器回路を調整する手段と、
を含んでいる請求項7又は請求項9に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１２】
上記予測し、決定する手段は、休眠モードを含んでいる請求項11に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１３】
上記予測し、決定する手段は、上記既知の状態の安定性を感知することを含む請求項11に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１４】
上記制御回路は、アナログ・デジタル変換器を含み、
上記予測し、決定する手段は、上記アナログ・デジタル変換器から生成されたデータを読み取る手段を含む、
請求項11に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１５】
さらに、
複数の手動制御デバイス、
上記抵抗測定回路、上記増幅器回路、及び上記表示器回路の各々からから延びる、少なくとも１つの導電性電極、
上記抵抗測定回路、及び上記増幅器回路内に含まれ、上記回路を通して導入される無線干渉を減少させる、少なくとも１つのインダクタ、
を含んでいる請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１６】
さらに、
上記抵抗測定回路、上記増幅器回路、及び上記表示器回路を取り囲んでいるハウジング、及び、
上記ハウジングに被膜されている無線周波数絶縁用塗料、
を含んでいる請求項1に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１７】
シミュレートした測定信号を供給するようにされているコンピュータインターフェイスを含んでいる請求項6に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１８】
上記増幅器回路は演算増幅器を含み、該演算増幅器は該演算増幅器への正入力と負入力との間の回路内に接続されたキャパシタを有する請求項6に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項１９】
上記制御回路はさらに、
信号を上記フィードバック回路から受信するようにされているマイクロコントローラ、及び、
上記フィードバック回路からの上記信号内の離散した変化を認識するようにされているアナログ・デジタル変換器、
を含む請求項7に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項２０】
上記制御回路はさらに、
上記手動で調整可能なポテンショメータが移行すると上記制御回路を起動するようにされている起動回路、
を含む請求項7に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項２１】
上記フィードバック回路からのフィードバック信号を受信するようにされている上記制御回路中にあるマイクロコントローラ、及び、
上記マイクロコントローラを設定し、上記フィードバック信号に応じて較正信号を生成するようにされている、コンピュータで実行されるソフトウェア、
を含む請求項7に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項２２】
デジタルポテンショメータを含み、較正入力信号を上記増幅器回路へ供給するようにされている、補償器回路、
を含む請求項21に記載の生体の抵抗の変化を指示するためのデバイス。
【請求項２３】
上記較正回路中にあるマイクロコントローラ、及び、
上記較正回路を設定し、上記手動で調整可能なポテンショメータにおける変化を連続的に検出し、所定の分解能モードの組からある分解能モードを決定し、設定するようにされている、コンピュータで実行されるソフトウェア、
を含む請求項6に記載の生体の抵抗の変化を指示するためのデバイス。
【発明の詳細な説明】
技術的分野
本発明は、生体の抵抗の変化を指示し、測定するための改良されたデバイスに関する。
背景技術
生体の変化を測定し、指示するためのLafayette R. Hubbardのデバイスが出現するに及んで、電気・機械的測定を通して生体の抵抗の小さい変化を認識する能力を使用することができるようになった。このデバイスは、一般に、抵抗測定回路、増幅器回路、及び指示回路を含んでいる。このデバイスは、生体の抵抗の変化を検出するという意図された目的に対しては充分に適しているが、測定された変化を正確に指示することはできない。この問題を解消するためにいろいろな改良が試みられ、米国特許第3,290,589号及び米国特許第4,459,995号に開示されている。これらのデバイスは、生体の抵抗の小さい測定を表す信号を生成するように動作する。この信号は、視覚ディスプレイのような人が知覚できる表示器上で識別できるような有用な信号に増幅される。これらのディスプレイに伴う１つの問題は、信号内の望ましくない特性が小さい測定をマスクする、または偽りの報告をすることである。これらの望ましくない特性は、無線周波数干渉及び／またはデバイス自体の内部非線形によってもたらされ得る。従って、生体の抵抗の変化をより正確に指示することができるデバイスに対するニーズが存在している。
発明の開示
本発明の一般的な目的は、生体の抵抗の小さい変化を正確に指示することである。
本発明の特定の目的は、生体の抵抗を表す信号内の望ましくない特性を排除することである。
本発明の特色は、任意の測定された入力に対して概ね一定の振幅レスポンスを与える能動較正回路を含むことである。
本発明の長所は、デバイスの感度を一定のレベルに維持することである。
本発明の目的、特色、及び長所によれば、生体の抵抗を表す測定信号を発生するために、生体に接続された入力リードを有する抵抗測定回路を備えた改良された電気抵抗測定、または表示デバイスが提供される。増幅器回路は測定信号を受信し、それらを知覚できるレベルまで増幅する。表示器回路は増幅された信号を受信し、知覚できる形状で測定信号を供給する。本発明は、有利なことに、測定信号内の望ましくない特性を排除するための受動及び能動デバイスを含む。
本発明の一つの特色は、能動較正回路にある。較正回路は、抵抗測定回路からの抵抗の任意の変化に対して、表示器回路に概ね一定の振幅レスポンスを与えるように機能する。較正回路の好ましい実施例では、フィードバック回路部分及び制御回路部分が共働してデバイスの動作を監視し、表示器回路内の振幅レスポンスの変化を予測する。予測される振幅変化を斟酌するように増幅器回路を調整、または較正する補償器も含まれる。
本発明の他の目的及び長所は、以下の添付図面に基づく詳細な説明から明白になるであろう。
【図面の簡単な説明】
図１は、生体の抵抗を測定するための従来のデバイスの機能ブロック線図である。
図２は、本発明のデバイスの機能ブロック線図である。
図３は、本発明の好ましい抵抗測定回路の機能ブロック線図である。
図４Ａは、本発明の好ましい増幅器回路の機能ブロック線図である。
図４Ｂは、可変抵抗回路及びブースタ回路の機能ブロック線図である。
図４Ｃは、フィードバック及び制御回路の機能ブロック線図である。
図５Ａ−５Ｄは、主ソフトウェアルーチンの流れ図である。
図６は、遅延ルーチンの流れ図である。
図７は、メータ選択ルーチンの流れ図である。
図８は、アナログ・デジタル低分解能ルーチンの流れ図である。
図９は、アナログ・デジタル高分解能ルーチンの流れ図である。
図１０は、アナログ・デジタル変換ルーチンの流れ図である。
図１１は、アナログ・デジタル割り込みルーチンの流れ図である。
図１２は、プログラマブルブーストセットルーチンの流れ図である。
図１３は、分解能モードセットルーチンの流れ図である。
図１４は、低電圧電位セットルーチンの流れ図である。
図１５は、ディジタル抵抗選択ルーチンの流れ図である。
図１６は、ディジタル抵抗変化ルーチンの流れ図である。
工業的適用性
例示の目的から図面を参照する。本発明は、生体の抵抗の変化を測定し、指示するためのどのような従来の３段回路とも組合せて使用することができる。図１を参照する。これらのデバイスは、典型的に、測定した生体を横切る抵抗を測定信号の形状に変換する抵抗測定回路２０を使用する。抵抗測定回路は増幅器回路２２に接続され、増幅器回路２２は測定信号を知覚できるレベルまで増幅する。増幅器回路２２に接続されている表示器回路２４は、測定信号を知覚できる形状で発生する。抵抗測定回路２０は、生体の抵抗を測定する普通の型のブリッジ回路、または分圧器回路を使用してこのような測定を遂行することができる。この目的のために適当な型のブリッジ回路を組み込んだ３段回路が、参照として本明細書に採り入れた米国特許第4,702,259号、米国特許第4,459,995号、及び米国特許第3,290,589号に開示されている。この目的に適当な型の分圧器回路を組み込んだ３段回路は、カリフォルニア州ロスアンゼルスのHubbard Electrometer Manufacturingが製造、販売している“HUBBARDTM PROFESSIONAL MARK SUPER VII”デバイスに組み込まれている。
上述した既知の組合せに基づいて、高抵抗レベルの場合には感度を自動的に増加させ、低抵抗レベルの場合には自動的に調整する手段が要求される回路を実現した。この改良が、指示器回路２４に一定の振幅レスポンスを与える。
発明を実施する最良モード
図２に機能ブロック線図で示す現在では好ましい実施例は、従来のHubbard Professional Mark Super VIITM回路に本発明の特色を組み込んだものである。この回路は、電気回路全体に安定な直流電圧レベルを確立するために、電圧レギュレータ２６を付加的に使用している。マイクロプロセッサによって制御されるディジタル回路２８（これらの普通の成分は図示してない）は、抵抗測定回路２０からリード３１によって供給される信号を追跡し、日付及び時刻指示を維持し、そして種々の普通のスイッチング機能を維持する。ディスプレイリード３２は、普通のＬＣＤクロックのための信号及び表示器回路２４内に配置されるディスプレイを追跡する信号を供給する。ディジタル回路は、米国特許第4,702,259号に開示されている型であることもできる。他のリード３３が、電圧レギュレータ回路２６、抵抗測定回路２０、及び増幅器回路３０から種々の手動コントロール（図示してない）に接続されている。これらのリードが無線信号を捕らえて無線周波数（ＲＦ）干渉をもたらし得る。本発明の好ましい実施例では、回路基板は手動コントロールのワイパーリード３７から伸びるインダクタを含んでいる。これらの手動コントロールは、機能スイッチ、低電圧ポテンショメータ、遠隔低電圧ポテンショメータ、トリム可変抵抗、及び感度コントロールを含み得る。
本発明によれば、増幅器回路３０は、一般に２つの増幅器段を含んでいる。第１増幅器回路３４は、測定信号を受信して対数増幅する。第１増幅器回路３４の出力に接続されている第２増幅器回路３６は、測定信号の利得をカストマイズして増幅する。コンピュータインタフェース４０は、オプションとして、シミュレートした測定信号を望む場合に使用するために、電圧・電流変換器回路３８に入力を供給する。第２増幅器回路の出力に接続されている電圧・電流変換器回路３８は、測定信号を表示器回路２４が使用可能な形状に変更する。電圧・電流変換器回路３８は、第２増幅器及びコンピュータインタフェース４０へフィードバックも供給する。可変抵抗回路４２が第２増幅器回路３６に接続され、増幅器フィードバック信号を供給して抵抗測定回路２０からの測定信号を増幅させる。可変抵抗回路４２は、高及び低プログラマブル利得セグメント４６及び４４を含んでいる。手動利得調整のために、絶縁ブースタスイッチング回路４８が可変抵抗回路４２に接続されている。可変抵抗回路４２には、較正回路５０も接続されている。較正回路５０は、増幅器回路の出力を調整する較正手段として機能する。現在では好ましい実施例では、較正回路５０は、フィードバック回路５２、コントローラ回路５４、及び補償器回路５５を含んでいる。
好ましい実施例の抵抗測定回路（図３）は、分圧器型である。分圧器回路では高電圧電位５６が第１の分圧抵抗５８に直列に接続されている。第１の抵抗は、第１の抵抗値をトリムする、またはオフセットさせるために可変抵抗６０を使用することができる。手動選択式か、またはディジタル回路２８の制御の下にある普通のメータチェックスイッチ６２が、１対の外部リード６６とリー６４との間の分圧器回路の経路を任意選択的にスイッチし、生体と、生体の代わりのチェック抵抗として動作する５ＫΩ抵抗６８とを切り替える。生体に接続することを意図する普通の電極がプラグ（図示してない）を介して取付けられる。プラグを物理的に挿入すると、外部リード６４及び６６が生体に接続されるようになる。プラグを抜くと、第２のスイッチ７０が高電位リード６６を５ＫΩ抵抗６８に接続する。更に、外部リード６４と６６との間に、キャパシタ７２がインダクタ８６と直列に接続されている。第２の分圧抵抗が、メータチェックスイッチと出力リード８８との間に形成されている。第３の分圧抵抗７４が、出力リード８８と低電圧電位７６との間に直列に接続されている。
低電圧電位値は、手動調整デバイス７８を使用して手動で調整可能である。手動調整デバイス７８は、高電圧と低電圧との間に接続されているポテンショメータ８２からのワイパリード８０を含むことが好ましい。ワイパリード８０の回路は、普通は、アナログスイッチング回路９０を通してリード９１と直列に接続されているインダクタ８７と、接地されているキャパシタ９２とを含み、干渉を最小にしている。手動調整デバイス７８は、内蔵ポテンショメータ８２であることも、または外部ポテンショメータ９４であることもできる。外部ポテンショメータ９４も高電圧リード９６と低電圧リード９８とにまたがって接続され、ワイパリード１００はアナログスイッチング回路に接続されている。外部可変抵抗９４は、反転ＲＥＭ、即ち遠隔信号リード１０２及び接地リード１０４をも含んでいる。通常は手動スイッチ、または分圧器及びラッチを含むことができるアナログスイッチング回路９０は、内部または外部ポテンショメータを選択的に作動させるアナログスイッチ（図示してない）に接続されている。第２の場合には、ポテンショメータの選択は、反転ＲＥＭ信号リード１０２の電圧状態に従って行われる。この信号は、内部ポテンショメータ８２を使用する場合には「高」に維持され、外部ポテンショメータの場合にはリード１０６によって接地１０４に接続される。使用中のポテンショメータからのワイパの電圧値９１、高電圧値１０８及び低電圧値１００は、ディジタル回路２８（図２）へ送られてディジタルポテンショメータ信号の読みが計算される。ワイパ出力リード９１は、低電圧電位７６の電流損失を防ぐために電圧フォロアからなる信号バッファ１１２を通して送られる。
図４Ａ、Ｂ、及びＣを参照する。第１増幅器回路３４は、抵抗測定回路信号出力リード８８から供給される測定信号を受信する。第１増幅器回路３４は、抵抗測定回路２０（図１）からの信号出力リード８８に接続されている正入力１２６を有する演算増幅器１２４を含んでいる。演算増幅器１２４は電圧フォロアとして構成されており、フィードバックリード１２８は演算増幅器出力リード１３０と負入力１３２とを接続している。キャパシタ１３４が正入力１２６と負入力１３２との間に接続されていて、測定信号内のＲＦ干渉を減衰させる。演算増幅器出力リード１３０は、フィードバックループ１３６と並列に演算増幅器１３８（第１段増幅器として機能する）の負入力に接続されている。抵抗１４０が電圧フォロアの出力１３０と直列に接続されている。抵抗１４０は、２つの並列抵抗枝路を通して、プリセット型ポテンショメータ１４２及び第１段増幅器の出力リード１４４に接続されている。第１の枝路は、プリセット型ポテンショメータ１４２と第１の抵抗１４０との間に接続されている抵抗１４６を含む。第２の枝路は、抵抗１５０及びプリセット型可変抵抗１４２と直列に接続される普通のユーザが調整するポテンショメータ（電極１４８に接続される）を含む。ユーザが調整するポテンショメータ（図示してない）は、感度ポテンショメータとして機能する。感度ポテンショメータ電極１４８のワイパリード１５２は、インダクタ１５６を通して第１段増幅器の負入力リード１５４に接続されている。第１段演算増幅器の正入力リード１５８は、5.25Ｖの安定参照を供給する電圧レギュレータ２６から電圧参照信号１６０を受けている。電圧参照リード１６０は、第２のプリセット型可変抵抗１６２、及び第１増幅器回路の出力リード１６６に接続されている固定抵抗１６４を含む抵抗フィードバック枝路にも接続されている。第１段増幅器の出力１４４は、固定抵抗１７０を通して出力リード１６６にも接続されている。当分野に精通していれば理解されるように、この第１段増幅器回路の構成は、抵抗測定回路２０からの信号出力リード８８の値を演算増幅器１３８の利得だけ増幅し、電圧参照１６０と加算する減算型の加算増幅器になっている。第１段回路の演算増幅器１２４及び１３８は、マサチュセッツ州ノーウッドのAnalog Devices, Inc.製ＯＰ４２０である。この加算され、増幅された信号の出力リード１６６は、第２段増幅器回路３６に接続されている。第１増幅器回路は、可変抵抗１４２が低抵抗値から高抵抗値まで変化すると、この計装の利得を１から10まで対数的に変化させる。
第２段増幅器回路３６は、Analog Devices, Inc.製ＯＰ９０演算増幅器１７２を可変抵抗フィードバック枝路と共に含んでいる。この特定の型の増幅器は、ワイパ１７８を介して接地１７６に接続されている可変抵抗１７４を使用してオフセット補償する必要がある。この目的に適する他の型の増幅器では、このような回路を必要としないかも知れない。第１段増幅器回路３４の出力リード１６６は第２段演算増幅器１７２の正入力リード１８０に接続されている。可変抵抗回路４２は、第２増幅器１７２の負入力リード１８２への利得フィードバックを与える。第２段増幅器１７２の出力リード１８４は、複数のラッチゲート１８６−１８７の１つのゲート１８６に接続されている。これらのゲートは、電圧・電流変換器３８を、第２段回路３６及びコンピュータインタフェース４０に選択的に接続する。このスイッチングは、普通に行われているように、オペレータの選択に応答して、ディジタル回路２８によって達成される。
コンピュータインタフェース４０は、ラッチゲート１８８及び１８９を通して電圧・電流回路３８に接続されている。コンピュータインタフェース４０は、第２段回路と類似の増幅器１９０を含み、信号バスから伸びるＥ＿入力信号リード１９２が増幅器の正入力リード１９４に接続されている。濾波型のフィードバックを与える第１のキャパシタ１９６が、増幅器１９０の負入力リードと出力との間に接続されている。負入力リードは、電圧参照２０１、２つのプルアップ抵抗２０２及び２０３、ラッチゲート１８８、及び接地されている第３の抵抗２０４を含む分圧器フィードバック回路にも接続されている。コンピュータインタフェースＥ＿入力リード１９２は、プレイバック信号、または先に記録されたセッションのエミュレートされたプレイバック信号を受信し、コンピュータインタフェースの増幅器１９０を使用して表示器回路上に出力を複製する。信号リードＥ＿出力２０６は、表示器回路２４から生体の抵抗の変化を表す信号を受信し、測定信号をコンピュータインタフェース４０へ伝送する。
電圧・電流変換器回路３８は、バイアス抵抗２０２を介して「高」電圧レベル２０１に接続されているエミッタリード２１０を有するトランジスタ２０８、及びラッチゲート１８７及び１８８を含んでいる。ベースリード２１２は、プルアップ抵抗２１４、及びベースリード２１２に対して逆バイアスされている２つの直列ダイオード２１６−２１７を介して「高」電圧に接続されている。ダイオード２１６−２１７は、ラッチ１８６及び１８９を通して、それぞれ第２段増幅器１７２の出力及びコンピュータインタフェース増幅器出力リードに接続されている。トランジスタのコレクタリードは、表示器回路２４に接続される出力リード２２１を形成している。
可変抵抗回路４２（図４Ｂ）は、プログラマブル利得低回路４４及びプログラマブル利得高回路４６を含む。後述するように、抵抗測定回路からの低電圧電位７６（図３）の変化は、これらの可変抵抗回路のどちらを使用して可変利得を得るのかを指令する。可変抵抗回路４２は、リード２２６（図４Ａ及び４Ｂ）を通して演算増幅器の負入力リード１８２に接続され、リード２２８及びラッチゲート１８７を通して電圧・電流変換器３８と、抵抗２０２を通して電源２０１とに接続されている。正及び負入力リード１８０及び１８２の間に接続されているキャパシタ２２３は、ＲＦ干渉信号を更に減衰させる。プログラマブル利得高回路４６は、可変抵抗回路の２つのリード２２６と２２８との間に並列に接続されている４つの回路セグメントを含んでいる。第１のセグメントは、キャパシタ２３０を含んでいる。第２のセグメントは、ラッチゲート２３２及び抵抗２３４を含み、第３のセグメントは、ラッチゲート２３６及び抵抗２３８を含んでいる。第４の段は、直列に接続されている３つの抵抗２４０−２４２を含む。２つのラッチゲート２３２及び２３６は、絶縁ブースタスイッチ回路４８によって制御される。プログラマブル利得低回路４４は、詳細を後述する較正回路５０に接続されている分離したラッチゲート２４４と、並列接続された３つの枝路とを含んでいる。プログラマブル利得低部分の各枝路は、分離したラッチゲート２４６、２４８、及び２５０を含み、これらのラッチゲートは絶縁ブースタスイッチング回路４８のセッティングに依存して、それぞれ抵抗２５２、２５３、及び２５４を回路内に選択的に接続する。
ブースタスイッチ回路４８は、低２６０、正常２６２、及び高２６４の分離した３つをセッティングできるワイパ２５８を有するスイッチ２５６を含む。リード２６０、２６２、及び２６４は全て、それぞれプルダウン抵抗２６８、２６７、及び２６６を通して接地されている。これらの各リードが接続されているゲートは、接地電圧を検出した場合には閉じている。スイッチ２５６のワイパ２５８は、正の、または高電圧レベルを含んでいる。ワイパが高２６４、正常２６２、または低２６０回路の何れかに接触すると、接続されたリードは高電圧レベルに引張られる。それぞれのリードに接続されているラッチゲートは、この高電圧を検出するとラッチされた回路を開く。たとえプログラマブル利得低モードにあっても、プログラマブル利得高回路は常にオンである。第１段増幅器からの入力信号は、演算増幅器の利得を10スケールで線形に変化させるブースタスイッチの低、正常、及び高セッティングに従って更に増幅される。第２段演算増幅器は、ブースタスイッチの低ブースタ位置では×１の利得が、正常ブースタ位置では×10の利得が、そして高ブースタ位置では×100の利得が得られるように、付加的な利得を与える。更に、第２段演算増幅器は、完全にＭＣＵの制御の下に、×0.7乃至×50の範囲の利得も与える。マイクロ制御された利得は感度及びブースタには無関係であるから、これは第３段と考えることができる。これらの３つの各段は、出力利得がこれら３つの段の積となるように回路の総合利得に貢献する。最低可能な利得は1.0×1.0×0.7＝0.7であり、最高可能な利得は10×100×50＝50,000である。
制御及びフィードバック回路５０（図４Ｃ）は、抵抗測定回路２０の手動調整デバイス７８の変化、即ち動きに応答して、増幅器の能動較正を行う。制御及びフィードバック回路５０は、リード２２６（図４Ｂ）と演算増幅器１７２の負入力１８２を直列に接続しているリード３５６（図４Ｃ）によって図示してあるように、演算増幅器の負入力リード１８２において可変抵抗回路に接続され、また制御及びフィードバック回路５０は、プログラマブル利得低／高ラッチゲート２４４の制御ラッチリード２７２（図４ｂ及びｃ）に接続されている。制御及びフィードバック回路５０は、回路の何等かの変化（測定信号内に望ましくない特性をもたらす）に応答する能動較正を行うのに使用することができる。現在では好ましい実施例では、制御及びフィードバック回路は手動調整デバイス７８の変化を監視し、それに反応する。図３及び抵抗測定回路を参照すれば、手動調整デバイス７８は分圧器の低電圧電位７６を制御することが理解されよう。当分野に精通していれば理解されるように、低電圧電位の変化は、分圧器にまたがって印加される電圧を逆方向に変化させる。分圧器にまたがって印加される電圧が変化すると、測定信号８８の最大値を限定する演算範囲が低電圧電位リード７６における値とは逆方向に変化する。演算範囲のこの変化は、表示器回路２４上に供給される最大値を限定する表示器範囲に影響を与える。表示器回路２４における表示器範囲を較正された一定レベルに維持するために、フィードバック及び制御回路は第２段増幅器回路のフィードバック利得を調整して測定信号８８の演算範囲の変化を補償する。低電圧電位７６を上側電圧レベル５６と精密に整合するように調整すると、抵抗の差を測定することができる電圧範囲は極めて小さくなることも理解されよう。このような小さい範囲の場合には、プログラマブル利得高回路が必要である。低電圧電位値の範囲全体にわたって、フィードバック及び制御回路は、演算増幅器の負入力リードにおける利得を調整することによって演算増幅器出力を調整する。演算増幅器の負入力リードにおける利得の調整を遂行し、プログラマブル利得高モードとプログラマブル利得低モードとの間を切り替えるために、フィードバック及び制御回路はフィードバック回路５２、制御回路５４、及び補償回路５５を含んでいる。
フィードバック及び制御回路のフィードバック回路５２は、低電圧電位リード７６に接続されているリードを含み、このリードは抵抗３０６を通してＭＣＵへの低分解能入力リード３０８に接続され、信号を濾波するために接地されているキャパシタ３１０を含んでいる。抵抗３０６の出力は、演算増幅器３１４の正入力リード３１２にも接続されている。演算増幅器の負入力リード３１６は、抵抗フィードバック枝路３１８を含む利得回路を含んでいる。抵抗フィードバック枝路３１８はポテンショメータ３２４と直列であり、負入力リード３１６と出力リードとの間には容量性枝路３２０も含まれている。ポテンショメータ３２４は、所望の増幅オフセットを得るために、１対の固定抵抗３２６及び３２８、及び可変抵抗３３０によって平衡される。高分解能入力リード３３２は、抵抗３３１を通して高分解能演算増幅器３１４の出力に接続されている。
コントローラ回路５４は、テキサス州キャロルトンのSGS Thompson Electronics製ＳＴ６２ＴＩ０Ｂ６／ＳＷＤマイクロコントローラユニット（ＭＣＵ）を含んでいる。この特定の場合、一般的には中央処理ユニット（ＣＰＵ）とも呼ばれているＭＣＵ  ３３４は、ピン１４及び１５を通してフィードバック回路の２つの出力リード３０８及び３３２をそれぞれ受けるように、ソフトウェアによって構成されている第１の８ビットポートを含んでいる。これらのピンは、ＭＣＵ内に含まれている内部アナログ・デジタル変換器に回路内で接続され、入力信号内の離散した変化を認識できるように０乃至255増分ステップの範囲にスケールする。約1.4Ｖ乃至5.2Ｖの範囲の電圧変化に対応する0.5乃至6.5の範囲で手動調整デバイス７８を動かすと、低分解能入力は連続的に変化する。高分解能入力は活動的ではあるが、手動調整デバイス７８が約4.8Ｖより高くなるまでは、電圧は実際的に変化しない。このレベルよりも低い場合には、高分解能入力は約0.7Ｖに（１増分電圧降下分だけ接地より高く）留まる。高分解能入力範囲は、手動調整デバイス７８が5.0Ｖに到達すると1.00Ｖに到達するように構成されており、電圧は、手動調整デバイス７８が6.5Ｖに上昇した時の約5.2Ｖまで線形に増加し続ける。
コントローラ回路５４（図４Ｃ）は、ラッチ式作動回路３３６をも含む。コントローラ５４は、手動調整デバイス７８を動かしている時だけ必要である。この活動は間欠的であるので、コントローラ５４はエネルギ節約休眠フリップフロップ３３８を含んでいる。フリップフロップ３３８は、Motorola製４０１３Ｂセット・リセットフリップフロップである。ディジタル回路２８（図２）からのリード３４０は、通常はラッチゲートをトリガして「高」電圧３４１にセットさせている。ディジタル回路２８が低電位ワイパリード出力９１（図３）の変化を検出すると、それは信号を「高」から「低」へ変化させ、リード３４０を通して指示器回路２４へ伝える。このリード３４０は作動回路３３６にも接続されている。レベル３４０が接地に引下げられる、即ち「低」にされると、フリップフロップ３３８は信号出力３４２を変化させ、割り込み信号をＭＣＵに送る。これは、実質的にＭＣＵ「目覚め」させる。
コントローラ回路５４は、ピン１、２、５、６、及び２０に接続されている電力及び接地リード３４４及び３４６を含んでいる。ＭＣＵリセット割り込み回路３４８が、ＭＣＵのピン７に接続されている。リセットスイッチは、回路電力が低下した場合にリセット信号がピン７に印加されるようにタイミングがとられている。リセットは、電圧が4.5Ｖを通過するとオン／オフにトグルするように設計されている。電圧が０から上昇して4.5Ｖに接近するまでは、リセットはオフに留まる。電圧が4.5Ｖ以上に通過するとリセットがターンオンし、電圧が4.5Ｖまたはそれ以上を維持している限りオンに留まる。もし電圧が4.5Ｖ以下に降下すればリセットはターンオフし、電圧が4.5Ｖ以下を維持している限りオフに留まる。４ＭＨｚで動作するPanasonic製ＰＸ４００クロック３５０がピン３及び４に接続されている。
フィードバック回路５２に応答し、ソフトウェアの制御の下にあるコントローラ５４は、較正信号を生成するように動作する。較正信号は、ＭＣＵのピン１８、１９、及びリード３５６を介して補償器回路５５へ送られる。
好ましい実施例の補償器回路５５は、ディジタル的に制御される可変抵抗３５４、即ちディジタルポテンショメータを含んでいる。ディジタルポテンショメータ３５４は、カリフォルニア州ミルピタスのXicor製Ｘ９Ｃ１０３である。ディジタルポテンショメータ３５４は、入力信号として入力電圧ＴＡ＿Ｒｅｆ１６０を受けている。可変抵抗回路の出力リード３５７は、接地されているキャパシタ３５８によってＲＦ雑音干渉に対して濾波され、図４Ａの２２６において第２演算増幅器の負入力１８２に接続されている。このリードは、図４Ａ及び４ＣにリードＲ＋としても示されている。ディジタルポテンショメータ３５４の抵抗は、ＭＣＵ  ３３４からの較正信号に応答して変化する。可変抵抗の変化は、測定信号に予測される望ましくない特性の効果を打ち消すように働く。
図４Ａ、Ｂ、及びＣを参照する。ＭＣＵ  ３３４は較正機能を遂行させるために、ＭＣＵ  ３３４に能動的に回路を監視させるソフトウェアの制御の下に、フィードバック５２及び補償器回路５４と共働する。ソフトウェアプログラムは、主ルーチン及び11のサブルーチンを含んでいる。流れ図内のＴＡは、手動調整デバイス７８に対応している。各好ましい実施例を以下に説明する。
主ルーチン４００（図５Ａ−Ｂ）は初期化ルーチンを含み、これは割り込みアドレスベクトルセットアップステップ４０１と、ＭＣＵハードウェア及びポートの構成ステップ４０２を含んでいる。次に、ＭＣＵピン・リードがそれらの所定のレベルに安定するのを考慮する遅延サイクルが遂行される。このサイクルは、カウンタ初期化ステップ４０３及び２サイクルにわたって遅延サブルーチンを呼び出すドゥー・アンティル（do-until）ループ４０４を含む。次のステップ４０８において、ディジタルポテンショメータがセットされる。ディジタルポテンショメータの範囲は100増分ステップにスケールされており、正及び負の限界が決定されている。次にディジタルポテンショメータ構成ルーチン（ｃｌｋｄｐ）４１０が遂行され、ディジタル抵抗のための初期値がセットされる。構成ルーチンに続いてメータ型（ｓｅｌｍｅｔｅｒ）サブルーチン４１２が遂行される。メータ型サブルーチン４１２が完了すると初期化ルーチンは完了し、能動較正モードが開始される。
能動較正モードは、ＭＰＵ  ３３４（図４Ｃ）によって遂行される主サブルーチンであり、ＭＣＵが活動している時間中連続して繰り返される。第１に、休眠フリップフロップが、ＴＡ可能化検出ステップ４１４においてＴＡレベル変化を検出するように構成される。次に、低レベル分解能サブルーチン（ａ２ｄｌｏｗ）４１６においてＴＡポテンショメータ測定が呼出される。ブーストセットサブルーチン（ｓｅｔｂｏｏｓｔ）４１８は、高または低のプログラマブル利得のためにブースタゲートを決定し、構成する。次いでモードセットサブルーチン（ｓｅｔｍｏｄｅ）４２０が、分解能モードを内部的に「高」または「低」分解能に決定し、セットする。次に、分解能チェックステップ４２２において分解能モードがチェックされる。もし分解能フラグビットが高であれば、高分解能サブルーチン（ａ２ｄｈｉｇｈ）４２４においてＴＡ測定が呼出される。そうでない場合には、測定は行われない。次のステップで、ＴＡ見出しサブルーチン（ＴＡｆｉｎｄ）４２６がＴＡ値を決定する。次に、図５Ｃ−１に示すディジタールポテンショメータセットサブルーチン（ｄｐｓｅｔ）４２８が、必要な較正の量を決定する。次に、ｃｌｋｄｐサブルーチン４３０が呼出され、ディジタルポテンショメータが所望の新しい較正位置に再構成される。補償器の構成に続いて、ステップ４３２においてＴＡレベルの変化のチェックが遂行される。もしＴＡポテンショメータに変化が発生すれば、ステップ４３４において休眠フリップフロップがクリアされ、主プログラマブルはＴＡ可能化４１４ステップへ戻る。そうでなければ、主プログラムはフリップフロップ再構成ステップ４３６へ進んで、フリップフロップが適切に構成されたことを確認する。
次に、図５Ｃ−１を参照する。ステップ４３８において、カウンタレジスタが３サンプル実行（do）ループに構成される。図５Ｃ−２に示すように、ステップ４４０の高分解能のチェックにおいて、もし高が検出されれば、高分解能ＴＡ測定サブルーチン４４２が呼出される。そうでなければ、低分解能ＴＡ測定サブルーチン４４４が呼出される。次のステップ４４６は、測定したサンプルをメモリ内に記憶する。もしサンプルが３つより少なければ、サンプルカウンタデクレメント及びサンプリングの終わりチェックステップ４４８から分解能チェックステップへ戻される。そうでなければ、プログラムは、サンプルされたデータの試験を開始する。この試験の目的は、オペレーダが手動調整デバイスを新しい位置へ調整し終わったか否かを決定することである。ＭＣＵは、３つのデータサンプルの何れか２つが等しい場合に、オペレータがデバイスの回転を完了したこと、及び今は測定が安定であることを認識する。オペレータが手動調整デバイスの調整を完了したか否かを決定するために、他のステップ及び他のデータサンプルを遂行することはできるが、好ましい実施例は３つのデータ状態ステップ４５０（図５Ｃ−２）、４５２（図５Ｄ−１）、及び４５４（図５Ｄ−１）を含んでいる。
第１の試験ステップ４５０では、第１のデータサンプルが第２のデータサンプルと比較される。もし第１のデータサンプルと第２のデータサンプルとが等しければ試験は停止され、プログラムはＴＡ状態チェックステップ４５６（図５Ｄ−１）へ進む。そうでなければ、試験は第２の試験ステップ４５２へ進んで、第１のデータサンプルが第３のデータサンプルと比較される。もし第１及び第３のデータサンプルが等しければ、試験は停止され、プログラムはＴＡ状態チェックステップ４５６へ進む。そうでなければ、試験は第３の試験ステップ４５４へ進んで、第２のデータサンプルが第３のデータサンプルと比較される。もし第２及び第３のデータサンプルが等しければ、プログラムはＴＡ状態チェックステップ４５６へ進む。もしそうでなければ、ＴＡは未だ調整中であり、プログラムはＴＡ可能化ステップ４１４（図５Ｂ）の較正ルーチンの始まりに戻る。
もし何れかのデータサンプルが等しく、手動調整が完了して有効データが存在していることを指示していれば、ＴＡ状態チェックステップ４５６が遂行され、ＴＡフリップフロップを調べることによってサンプリング以降に手動調整デバイスが動かされたか否かが決定される。もしフリップフロップがトリガされていれば、ステップ４５８（図５Ｄ−１）においてフリップフロップはクリアされ、リセットされ、プログラムはＴＡ可能化ステップ４１４へ戻る。そうでなければ、補償器が、ａ２ｄｌｏｗ４１６（図５Ｂ）、ｓｅｔｂｏｏｓｔサブルーチン４６０（図５Ｄ−１）、ｔａｆｉｎｄサブルーチン（図５Ｄ−１）、ｄｐｓｅｔサブルーチン４６４（図５Ｄ−２）、及びｃｌｋｄｐサブルーチン４６２（図５Ｄ−２）の順番に再度較正される。もし動かされていれば、ＴＡフリップフロップはクリアされ（４７０）、プログラムはＴＡ可能化ステップ４１４へ戻る。そうでなければ、プログラムは休眠モード４７２に入り、電力を保存し、雑音を禁止する。ＭＣＵハードウェアの活動部分は、ＴＡフリップフロップからの入力信号を監視する。もし割り込みを受信すればＭＣＵはステップ４７４において目覚め、ステップ４６８に戻ってＴＡの動きをチェックする。このようにして、主プログラムは増幅器回路の較正を維持する。
休眠モードは有用であることが分かっている。それは、そのようにしなければＭＣＵ  ３３４が増幅器回路を絶えず較正し続けるからである。これにより、抵抗測定回路には無関係である表示回路出力が周期的にジャンプされる。休眠モードはランダムなジャンプを排除し、安定期間中にコントローラ回路を休眠させることによって補償器回路を安定化させる。
主ルーチンに関して説明したように、サブルーチンは主ルーチン内の特定のタスクを遂行する。これらのサブルーチンに関して、それらが主プログラムにおいて呼出される順序に説明する。
遅延（ｄｌｙ  １）サブルーチン４８０は、実行ループのためのカウンタ定数ロードステップ４８２、カウンタデクレメントステップ４８４、及びループの終わりチェックステップ４８６を含む。所要数のサブルーチンについてループを完了すると、サブルーチンはそれを呼出したプログラムに戻る。
メータ選択（ｓｅｌｍｅｔｅｒ）４４０サブルーチンは、主プログラムの初期化部分において呼出される。本発明のフィードバック及び制御回路は、前述し、引用した型の分圧器または抵抗ブリッジを使用するどのような先在Ｅメータに対しても適用することができる。本発明の回路及びソフトウェアは、好ましい実施例において説明した分圧器回路、または抵抗ブリッジ回路の何れとも動作するように構成することができる。メータ選択サブルーチンは、ＭＣＵ上のポートピンをチェックする。このピンは、使用される抵抗測定回路の型に依存して、「高」または「低」電庄の何れかにされる。メータ選択サブルーチン４９０は、ピンチェックスチップ４９２を含んでいる。もしこのピンが「高」であれば、分圧器回路のための初期化ステップ４９４が遂行される。そうでなければ、抵抗ブリッジ回路のための初期化ステップ４９６が遂行される。何れかの初期化ステップが完了すると、プログラムは主プログラムへ戻る。
ａ２ｄｌｏｗサブルーチン５００は、低分解能モードにおけるＴＡレベルを測定する。このサブルーチンは、ＭＣＵの内部アナログ・デジタル変換器を低分解能モードにセットする初期化ステップ５０２を含んでいる。次に、ステップ５０４においてアナログ・デジタル変換器（ａ２ｄ）サブルーチンが呼出される。戻されると、ステップ５０６においてアナログ・デジタル変換器はリセットされ、サブルーチンはそれを呼出したプログラムへ戻される。
ａ２ｄｈｉｇｈサブルーチン５１０は、高分解能モードにおけるＴＡレベルを測定する。このサブルーチンは、ＭＣＵの内部アナログ・デジタル変換器を高分解能モードにセットする初期化ステップ５１２を含んでいる。次に、ステップ５１４においてａ２ｄサブルーチンが呼出される。戻されると、ステップ５１６においてアナログ・デジタル変換器がリセットされ、サブルーチンはそれを呼出したプログラムへ戻される。
高及び低分解能モードを使用することによって、８ビット内部アナログ・デジタル変換器を、低分解能が１−4.8Ｖの範囲内にあり、高分解能が4.8−5.2Ｖの範囲内にあって全電圧範囲が０−5.2Ｖを必要とする実質的に12ビットアナログ・デジタル変換器として動作させることができる。低分解能モードでは、ＡＤ変換器は、1.4Ｖ乃至5.2Ｖの電圧範囲を約67乃至255の10進値に対応させるように、ＴＡワイパ電圧を直接感知する。高分解能モードでは、ＡＤ変換器は、ＴＡワイパにおける約4.8Ｖ乃至5.2Ｖの範囲に対応する約1.0Ｖ乃至5.2Ｖの入力範囲を感知し、それを約49乃至255の10進値に対応させる。
アナログ信号測定ステップ５２２のａ２ｄサブルーチン５２０は、ステップ５００においてａ２ｄｌｏｗによって呼出された時にはＭＣＵのピン１４において測定したアナログ信号をディジタル値に変換し、ステップ５１０においてａ２ｄｈｉｇｈによって呼出された時にはＭＣＵのピン１５において測定したアナログ信号をディジタル値に変換する。次いでａ２ｄサブルーチン５２０は、ＭＣＵのアナログ・デジタル変換器が変換を完了させることを可能にする待機モードに入る。変換が完了すると、ＭＣＵはａ２ｄｉｎｔサブルーチン５２８へのアドレスベクトルを含む割り込み５２４を生成する。ａ２ｄｉｎｔサブルーチン５２８はアナログ・デジタルデータを検索して記憶し、関連ハードウェアを終了させる（５３０）。ａ２ｄｉｎｔサブルーチンはａ２ｄサブルーチンに戻り、ａ２ｄサブルーチンはそれを呼出したプログラムへ戻る。
ブースタセットサブルーチン５４０は、可変抵抗回路内のブースタ抵抗を、可変抵抗回路のプログラマブル利得高部分とプログラマブル利得低部分との間でスイッチさせる。ブースタセットサブルーチンは、ＴＡアナログ・デジタルセッティングが高分解能モードであるのか、または低分解能モードであるのかを決定するために、電圧電位を試験することを含む。もしステップ５４２において高分解能モードがセットされていると判断されれば、プログラムはプログラマブル利得高活動スイッチ５４４へジャンプする。そうでなければ、付加的な試験が行われる。この場合、もしＴＡレベルがプログラマブル利得低限界よりも大きければ、ＴＡレベルとプログラマブル利得低限界とを比較するステップ５４６はプログラマブル利得高活動ステップ５４４へジャンプする。そうでなければ、付加的な試験が遂行される。この場合、もしＴＡレベルがプログラマブル利得高限界よりも小さければ、ＴＡレベルとプログラマブル利得高限界とを比較するステップ５４８はプログラマブル利得低活動ステップ５５０へジャンプする。そうでなければ、プログラマブルはプログラマブル利得高活動ステップ５４４へ進む。プログラマブル利得高活動ステップ５４４またはプログラマブル利得低活動ステップ５５０の何れの場合も、サブルーチンはプログラマブル利得ラッチリード５５２を対応する高または低セッティングに構成する。次いでｓｅｔｂｏｏｓｔルーチンは、それを呼出したプログラムへ戻る。
現在では好ましい実施例では、プログラマブル利得低限界値は、プログラマブル利得高限界値よりも小さい。当分野に精通していれば、この試験のためのＴＡレベルは常にプログラマブル利得高限界よりも小さいので、これらの場合、説明した流れ図ではプログラマブル利得高値に対する比較を必要としないことが理解されよう。しかしながら、代替実施例ではプログラマブル利得高限界がプログラマブル利得低限界よりも小さい。このセッティングは、セッティング間のスイッチングにヒステリシス関数をもたらす。これは、表示器回路を読み出す際の不要のジャンプを防ぐのに有用である。
ｓｅｔｍｏｄｅサブルーチン５６０は、アナログ・デジタル変換器モードを高分解能モード、または低分解能モードの何れかにセットする。このサブルーヂンは、ＴＡレベルを高分解能限界と比較することを含む（５６２）。もしＴＡレベルが高分解能限界よりも大きければ、プログラムは高分解能ビットフラグを高に、即ち論理真にセットする（５６４）。そうでなければ、プログラムは高分解能ビットを低に、即ち偽にセットする（５６６）。高分解能ビットフラグをセッティングした後、プログラムはそれを呼出したプログラムへ戻る。
ｔａｆｉｎｄサブルーチン５７０は、抵抗測定回路からの信号出力内の何等かの望ましくない特性を排除するのに必要な較正を決定するために、ＴＡレベルを使用する。現在では好ましい実施例においては、能動較正はＴＡレベルを感知してＴＡセッティングの変化を検出する。分圧器の場合には、抵抗の変化を測定できるプログラム電圧範囲は、ＴＡバッファされた電圧レベルの増加に正比例して減少する。ＴＡレベルが５Ｋ乃至12.5ＫΩの好ましいΩ範囲より大きくなる、即ちこの範囲を超えると、生体の抵抗の変化を表す信号の振幅が相応に、そして望ましくなく減少する。ｔａｆｉｎｄサブルーチンは、ルップアップテーブルを使用してこれらの変化を補償し、ＴＡ電圧の変化を補償するために増幅器回路内のフィードバックを相応に調整し、測定信号較正を維持して可変抵抗回路内の調整レベルを決定することによって、この問題を解消する。ｔａｆｉｎｄサブルーチン５７０は、分圧器型または抵抗ブリッジ型抵抗測定回路のための正しいルックアップテーブルを探知するセットアップステップ５７２を含んでいる。次に、高分解能チェックステップ５７４は、デバイスが高分解能にあるのか、または低分解能にあるのかをチェックする。もし高分解能にあれば、高分解能のためのルックアップテーブルの部分がメモリステップ５７６において探知される。次に、準備段階５７８において、ＭＣＵはＴＡレベル及びルックアップテーブル値をメモリ内にロードする。次いでＴＡチェックステップ５８において、ＴＡレベルがＴＡインデックス値に対して試験される。テーブル値は、ＭＣＵによって最低から最高への順序で読み出される。もしＴＡレベルがインデックスよりも小さければ、次のＴＡインデックス値がロードされ（５８２）、ルーチンは試験ステップ５８０へ戻される。そうでなければ、ルックアップステップ５８４において、対応するディジタルポテンショメータ値がロードされる。次に、ディジタルポテンショメータ変化セットアップステップ５８６が、ディジタルポテンショメータの抵抗を変化させるのに必要な値をロードする。次いでサブルーチンは、それを呼出したプログラムへ戻る。
ｄｐｓｅｔサブルーチン５９０は、ディジタルポテンショメータを調整するようにＭＣＵを構成する。サブルーチン５９０は、レジスタロードステップ５９２、新位置計算ステップ５９４、及び新しい値がより高いか、より低いかを決定するチェックステップ５９６を含んでいる。もし値がより高ければ、上方へ運動させる方向フラグセットステップ５９８が遂行され、そうでなければ、下方へ運動させる方向フラグセットステップ６００が遂行される。次に、値がロードされてディジタルポテンショメータの較正が開始される（６０２）。次いで、サブルーチンは、それを呼出したプログラムへ戻る。
ｃｌｋｄｐサブルーチン６１０は、ＴＡポテンショメータから測定した電圧レベルに応答してディジタルポテンショメータを較正する。このサブルーチンは、方向フラグチェックステップ６１２を含む。もしフラグが高であれば、ディジタルポテンショメータは上方にカウントするように信号される（６１４）。もしフラグが低であれば、ディジタルポテンショメータは下方にカウントするように信号される（６１６）。次に、動きがなかったか否かのチェックが行われる（６１８）。もし変化が０であれば、サブルーチンはそれを呼出したプログラムへ戻される。そうでなければ、ディジタルポテンショメータが初期化され（６２０）、可変抵抗を変化させ始める。ディジタルポテンショメータは、方向チェックステップ中に決定された方法に１単位だけ増分的に変化するように信号される。好ましいディジタルポテンショメータを使用する場合、この増分的な変化は100Ωである。次に、遅延サブルーチン６２４が呼出され、ディジタルポテンショメータが信号を受信し、処理することが可能になる。カウンタがデクレメントされると、チェックが行われる（６２６）。カウンタが０より大きければ、プログラムは信号ステップ６２２へ戻り、ディジタルポテンショメータを別の増分ステップで前進させる。カウンタが０に到着すると、プログラムは終了し、それを呼出したプログラムステップへ戻される。
以上の説明から、本発明が、何等かの既知の所定の望ましくない特性に対して増幅器を能動的に較正するのに使用できることが理解されたであろう。これは、特性が識別され、その特性が内部信号の測定可能な変化に対応していれば達成することができる。マイクロプロセッサは、利得補償係数の「ルックアップテーブル」をメモリ内に格納しており、これらのテーブルは、総合入力抵抗の選択された各点毎の所与の抵抗変化の振幅を測定することによって経験的に導出されたものである。これらの補償係数に基づいて、必要利得及びそれらの対応フィードバック抵抗を計算し、それによって低電圧（７６）電位対可変抵抗４２内に確立されている利得抵抗のテーブルを確立することができ。
動作に際してデバイスは、低電圧電位７６（図３）が５ＫΩメータチェック抵抗６８に対して平衡するように、トリムコントロール６０（図３）、ブースタスイッチ回路４８（図４Ｂ）、及び感度コントロール（図示してない）を調整することによって初期化される。次いで抵抗測定回路の外部リード６４と６６とにまたがって生体を接続する。生体の総合抵抗に従って回路を平衡させるために、低電圧電位７６が生体の総合抵抗と平衡するまで手動調整デバイス７８を動かす。生体内の総合抵抗と平衡を達成するように低電圧電位７６を変化させている間、フィードバック回路５２（図２及び４Ｃ）は低電圧電位７６の変化を制御回路５４に供給する。通常は休眠モードにある制御回路５４は、ディジタル回路２８によって信号されると目覚めて、手動制御デバイス７８を動かす。制御回路５４は、調整が完了してしまうまで手動制御デバイス７８の動きを監視する。調整が完了すると）制御回路５４は、ルックアップテーブルを使用して利得調整値を決定し、補償器回路５６に信号して増幅器回路の利得を調整させる。利得は、低電圧電位７６の増加に応答して減少する感度の望ましくない特性を排除するように調整される。利得は、低電圧電位７６の変化には無関係に感度を一定のレベルに維持するように自動的に調整される。
較正回路の代替実施例では、増幅器回路内に電圧制御演算増幅器が含まれている（図示してない）。この実施例では、低電圧電位７６は増幅器の制御電圧入力に接続される。増幅器は、電圧フォロアのリード１３０（図４Ａ）に対応する出力リードの所に、負入力リード及び出力リードと直列に配置することができる。正入力リードは一定の高電圧源に接続される。この演算増幅器は、低電圧電位の変化に比例して増幅器の利得を較正する。この目的に適する型の演算増幅器は、アリゾナ州トゥーソンのBurr Brown製ＶＣＡ６１０である。
較正回路の第２の代替実施例では、手動調整デバイス７８は普通の二連ポテンショメータを含むことができる。この二連ポテンショメータの第２の抵抗は非線形に増分的に、可変抵抗８２の値（図３）に対して逆抵抗に調整されるものであることができる。第２のポテンショメータは、参照電圧（図４Ｃ）と第２の演算増幅器回路（図４Ｂ）の負入力リードとの間に接続される。
無線周波数緩衝を減少させることがきる別の実施例は、本発明のためのハウジングの内面に被膜された無線周波数絶縁塗料を更に含むことができる。この目的のために適する塗料は、イリノイ州ポートバイロンのSandstrom Products Co.が製造、販売しているＳａｎｐｒｏ  Ａ４０５（シルバリングＥＭＩ／ＲＦＩシールドコーティングペイントとしても知られている）である。
以上に本発明を、現在では最も実際的であると考えられるもの、及び好ましい実施例に関連して説明したが、本発明は開示した実施例に限定されるものではなく、その反対に、請求の範囲に記載されている本発明の思想の中に含まれる種々の変更及び等価配列をカバーすることを意図するものであり、その範囲はこれらの変更及び等価構造の全てを包含するように広義に解釈されるべきである。
【図１】
0004330177.tif 000002
【図３】
0004330177.tif 000003
【図２】
0004330177.tif 000004
【図４】
0004330177.tif 000005
【図４Ａ】
0004330177.tif 000006
【図４Ｂ】
0004330177.tif 000007
【図４Ｃ】
0004330177.tif 000008
【図５Ａ】
0004330177.tif 000009
【図５Ｂ】
0004330177.tif 000010
【図５Ｃ】
0004330177.tif 000011
【図５Ｃ−１】
0004330177.tif 000012
【図５Ｃ−２】
0004330177.tif 000013
【図５Ｄ】
0004330177.tif 000014
【図５Ｄ−１】
0004330177.tif 000015
【図５Ｄ−２】
0004330177.tif 000016
【図６】
0004330177.tif 000017
【図７】
0004330177.tif 000018
【図８】
0004330177.tif 000019
【図９】
0004330177.tif 000020
【図１０】
0004330177.tif 000021
【図１１】
0004330177.tif 000022
【図１２】
0004330177.tif 000023
【図１３】
0004330177.tif 000024
【図１４】
0004330177.tif 000025
【図１５】
0004330177.tif 000026
【図１６】
0004330177.tif 000027