(57)【特許請求の範囲】
【請求項１】
所定の処理を実行する処理部と、
第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記処理部に近接して配置されるセンサー部と、
前記センサー部を構成する前記第１の半導体素子および前記第２の半導体素子に生ずる特性変化により前記処理部の温度変化を検出する温度変化検出部と、
前記温度変化検出部による検出結果に応じて、前記処理部の動作を較正する較正部と、
前記温度変化検出部からの出力を記憶する記憶回路と、
前記センサー部および前記温度変化検出部への電源の供給を制御する電源制御回路と、を有し、
前記電源制御回路は、前記較正部が動作する場合以外は、前記センサー部および前記温度変化検出部への電源の供給を遮断し、
前記較正部は、前記電源制御回路によって前記センサー部および前記温度変化検出部への電源の供給が遮断されている場合には、前記記憶回路に記憶されている情報を参照して動作する、
ことを特徴とする半導体装置。
【請求項２】
前記第１の半導体素子は第１の抵抗素子であり、
前記第２の半導体素子は前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子であり、
前記センサー部は、前記第１の抵抗素子および前記第２の抵抗素子によりブリッジ回路が構成されており、
前記温度変化検出部は、前記ブリッジ回路の出力電圧から前記処理部の温度変化を検出する、
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１または第２の抵抗素子の何れかは温度特性が非線形であり、前記ブリッジ回路の出力を取り出す部分には、前記非線形特性を有する抵抗素子が出力抵抗として付加されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記較正部は、半導体装置に電源が投入された場合に動作することを特徴とする請求項１記載の半導体装置。
【請求項５】
前記較正部は、所定の周期で動作することを特徴とする請求項１記載の半導体装置。
【請求項６】
所定の処理を実行する処理部と、
一端が第１の定電圧源に接続された第１の半導体素子と、一端が前記第１の半導体素子の他端に接続され、他端が前記第１の定電圧源よりも低い電位を有する第２の定電圧源に接続され、前記第１の半導体素子とは温度特性が異なる第２の半導体素子と、一端が前記第１の定電圧源に接続され、前記第２の半導体素子と温度特性が同一である第３の半導体素子と、一端が前記第３の半導体素子の他端に接続され、他端が前記第２の定電圧源に接続され、前記第１の半導体素子と温度特性が同一である第４の半導体素子から構成され、前記処理部に近接して配置されたブリッジ回路と、
前記第１および前記第２の半導体素子の接続ノードと前記第３および前記第４の半導体素子の接続ノードとの間の電位差の変化により前記処理部の温度変化を検出する温度変化検出部と、
前記温度変化検出部による検出結果に応じて、前記処理部の動作を較正する較正部と、
を有することを特徴とする半導体装置。
【請求項７】
前記第１乃至第４の半導体素子は、抵抗素子であることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第１および前記第４の半導体素子または前記第２および前記第３の半導体素子の何れか一方は温度特性が非線形であり、
前記第１および前記第２の半導体素子の接続ノードと前記第３および前記第４の半導体素子の接続ノードとの間に、前記非線形特性を有する半導体素子と同一の温度特性を有する第５の半導体素子が接続されていることを特徴とする請求項７記載の半導体装置。
【請求項９】
抵抗素子部とキャパシタ部とを含み、前記抵抗素子部の抵抗値と前記キャパシタ部の容量値によって決まるカットオフ周波数を有するフィルタ回路と、
第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記フィルタ回路に近接して配置されるセンサー部と、
前記センサー部を構成する前記第１の半導体素子および前記第２の半導体素子に生ずる特性変化により前記抵抗素子部の抵抗値および前記キャパシタ部の容量値の温度変化を検出する温度変化検出部と、
前記温度変化検出部による検出結果に応じて、前記抵抗素子部の抵抗値および前記キャパシタ部の容量値の少なくとも一方を変化させることにより、前記フィルタ回路の動作を較正する較正部と、
前記温度変化検出部からの出力を記憶する記憶回路と、
前記センサー部および前記温度変化検出部への電源の供給を制御する電源制御回路と、を有し、
前記電源制御回路は、前記較正部が動作する場合以外は、前記センサー部および前記温度変化検出部への電源の供給を遮断し、
前記較正部は、前記電源制御回路によって前記センサー部および前記温度変化検出部への電源の供給が遮断されている場合には、前記記憶回路に記憶されている情報を参照して動作する、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および温度変化検出装置に関し、特に、所定の処理を実行する処理部を有する半導体装置および被測定物の温度変化を検出する温度変化検出装置に関する。
【０００２】
【従来の技術】
半導体基板上に形成された抵抗素子等は、温度が変化するとその素子値である抵抗値が変化することが知られている。従って、例えば、半導体基板上に形成された能動フィルタ等は、温度が変化すると、素子値が変化し、結果としてカットオフ周波数が変化する場合がある。
【０００３】
そこで、以上のような不都合を解消するために、温度変化による特性変化を補償する種々の方法が提案されている。
図１０は、このような温度変化による特性変化を補償するための従来の方法の一例を示す図である。
【０００４】
この図の例は、定電流源１０、内蔵部品１１、定電流源１２、外付け部品１３、レベル差検出回路１４、および、被補正回路１５によって構成されている。
ここで、定電流源１０は、一定の電流を発生し、内蔵部品１１に供給する。
【０００５】
内蔵部品１１は、半導体装置の内部に形成された、例えば、抵抗素子である。
定電流源１２は、一定の電流を発生し、外付け部品１３に供給する。
外付け部品１３は、半導体装置の温度変化の影響を受けないように半導体装置の外部に配置された、例えば、抵抗素子である。
【０００６】
レベル差検出回路１４は、内蔵部品１１と外付け部品１３との電位差を検出し、その電位差に対応するｎＢｉｔの信号を生成して被補正回路１５に出力する。
被補正回路１５は、例えば、能動フィルタ等であり、補正の対象となる回路である。
【０００７】
次に、以上の従来例の動作について説明する。
半導体装置に電源が投入されると、定電流源１０から一定の電流が生成されて内蔵部品１１に供給される。また、定電流源１２からも一定の電流が生成されて外付け１３に供給される。
【０００８】
例えば、定電流源１０，１２の電流値および内蔵部品１１および外付け部品１３の素子値が、室温（２５℃）下において、内蔵部品１１と外付け部品１３の電位差が“０”になるように設定されているとすると、電源投入直後は室温下での動作になるので、内蔵部品１１および外付け部品１３の電位差は“０”となり、その結果、レベル差検出回路１４は、電位差が“０”であることを示すｎＢｉｔ信号を生成して被補正回路１５に供給する。
【０００９】
被補正回路１５は、レベル差検出回路１４から供給されたｎＢｉｔ信号を参照し、電位差が“０”であることから、回路特性の補正は実行せずに、入力信号に対して所定の信号処理（例えば、フィルタ処理）を実行して出力する。
【００１０】
次に、半導体装置の温度が上昇した場合について考える。
電源が投入されてから所定の時間が経過し、半導体装置の温度が上昇すると、半導体装置の内部に形成された内蔵部品１１の温度は、半導体装置の温度上昇に従って上昇する。一方、半導体装置の外部に位置する外付け部品１３は温度が上昇しない。
【００１１】
その結果、内蔵部品１１および外付け部品１３が正の温度特性を有する場合、即ち、温度が上昇すると素子値が増大する特性を有する場合には、内蔵部品１１の素子値の方が、外付け部品１３の素子値よりも大きくなる。このとき、定電流源１０および定電流源１２から出力される電流が等しいとすると、内蔵部品１１に発生する電圧の方が、外付け部品１３に発生する電圧よりも高くなる。
【００１２】
レベル差検出回路１４は、内蔵部品１１と外付け部品１３の電位差に対応するｎＢｉｔ信号を生成し、被補正回路１５に出力する。例えば、内蔵部品１１に発生する電圧が５．２Ｖであり、外付け部品１３に発生する電圧が５．１Ｖである場合には、レベル差検出回路１４は、その電位差である０．１Ｖに対応するｎＢｉｔ信号を生成して、被補正回路１５に出力する。
【００１３】
被補正回路１５は、レベル差検出回路１４から供給されたｎＢｉｔ信号を参照し、その信号に応じて被補正回路１５を補正する。例えば、レベル差が０．１Ｖである場合には、被補正回路１５に内蔵されている抵抗素子の抵抗値が温度変化による増加分だけ減少するように補正がなされる。その結果、半導体素子の温度が上昇した場合であっても、被補正回路１５の回路特性が変化することを防止できる。
【００１４】
次に、図１１を参照して、従来における温度変化による特性変化を補償するための他の方法について説明する。
この例は、被測定回路２０、減算＆積分回路２１、判定回路２２、抵抗値制御回路２３、および、クロックジェネレータ２４によって構成されている。
【００１５】
ここで、被測定回路２０は、抵抗素子、キャパシタ、および、積分回路を含むアクティブフィルタによって構成されている。
減算＆積分回路２１は、被測定回路２０が有する抵抗素子に印加される電圧を積分して出力する。なお、抵抗素子に印加される電圧が直流オフセットを含む場合には、オフセット分を出力信号から減算した後、積分する。
【００１６】
判定回路２２は、減算＆積分回路２１からの出力と、基準信号とを比較し、比較結果を抵抗値制御回路２３に供給する。
抵抗値制御回路２３は、判定回路２２の出力に応じて、被測定回路２０が有する抵抗素子の抵抗値を制御する。
【００１７】
クロックジェネレータ２４は、減算＆積分回路２１および判定回路２２がスイッチトキャパシタによって構成されているので、これらを駆動するためのクロック信号を生成して供給する。
【００１８】
次に、以上の従来例の動作について説明する。
半導体装置に電源が投入されると、被測定回路２０が動作を開始する。減算＆積分回路２１は、被測定回路２０を構成する抵抗素子に印加される電圧を、クロックジェネレータ２４から供給されるクロック信号に応じて積分し、判定回路２２に出力する。なお、被測定回路２０が有する抵抗素子に印加される電圧が直流オフセットを有する場合には、直流オフセット分を出力電圧から減算した後、積分する。
【００１９】
判定回路２２は、減算＆積分回路２１の出力と、基準信号とを比較し、比較結果を抵抗値制御回路２３に供給する。例えば、減算＆積分回路２１の出力と、基準信号とが室温（２５℃）下において等しくなるように設定されていたとすると、電源投入直後は半導体装置の温度は室温にほぼ等しいので、判定回路２２はこれらが等しい旨を抵抗値制御回路２３に通知する。
【００２０】
抵抗値制御回路２３は、判定回路２２からの出力に応じて、被測定回路２０の抵抗素子の値を制御する。いまの例では、減算＆積分回路２１の出力と、基準信号とが等しいことから、抵抗値制御回路２３は抵抗値の制御を留保する。
【００２１】
次に、半導体装置の温度が上昇した場合について考える。
電源が投入されてから所定の時間が経過し、半導体装置の温度が上昇すると、被測定回路２０が有する抵抗素子の温度は、半導体装置の温度上昇に従って上昇する。その結果、回路定数が変化することになるので、減算＆積分回路２１の出力が変化することになる。
【００２２】
判定回路２２は、減算＆積分回路２１の出力と基準信号とを比較して減算＆積分回路２１の出力が変化したことを検知し、その旨を抵抗値制御回路２３に通知する。
【００２３】
抵抗値制御回路２３は、判定回路２２からの信号により、抵抗値が変化したことを了知し、被測定回路２０の抵抗値を変化した量に応じて変更する。例えば、抵抗素子が正の温度特性（温度が上昇すると抵抗値が上昇する特性）を有する場合には、温度の上昇分に応じて抵抗値を減少させる。このようにすることにより、半導体素子の温度が変化した場合であっても、被測定回路２０の特性が変化することを防止できる。
【００２４】
【発明が解決しようとする課題】
しかし、図１０に示す従来技術では、半導体装置の外部に外付け部品１３を付加する必要があるため、半導体装置の実装面積が増加するという問題点があった。
【００２５】
また、図１０の例では定電流源１０，１２の出力電流が温度依存性を有することから、温度変化により出力される電流が変化する。また、図１１の例では基準信号を生成する回路が同様に温度依存性を有することから、温度変化により出力される基準信号が変化する。その結果、基準となる信号が変化することになるため、測定精度が低下するという問題点があった。
【００２６】
本発明はこのような点に鑑みてなされたものであり、実装面積を増大することなく、正確に温度変化を検出することが可能な半導体装置および温度変化検出装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明では上記課題を解決するために、所定の処理を実行する処理部と、第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記処理部に近接して配置されるセンサー部と、前記センサー部を構成する前記第１の半導体素子および前記第２の半導体素子に生ずる特性変化により前記処理部の温度変化を検出する温度変化検出部と、前記温度変化検出部による検出結果に応じて、前記処理部の動作を較正する較正部と、前記温度変化検出部からの出力を記憶する記憶回路と、前記センサー部および前記温度変化検出部への電源の供給を制御する電源制御回路と、を有し、前記電源制御回路は、前記較正部が動作する場合以外は、前記センサー部および前記温度変化検出部への電源の供給を遮断し、前記較正部は、前記電源制御回路によって前記センサー部および前記温度変化検出部への電源の供給が遮断されている場合には、前記記憶回路に記憶されている情報を参照して動作する、ことを特徴とする半導体装置が提供される。
【００２９】
また、本発明では、上記課題を解決するために、所定の処理を実行する処理部と、一端が第１の定電圧源に接続された第１の半導体素子と、一端が前記第１の半導体素子の他端に接続され、他端が前記第１の定電圧源よりも低い電位を有する第２の定電圧源に接続され、前記第１の半導体素子とは温度特性が異なる第２の半導体素子と、一端が前記第１の定電圧源に接続され、前記第２の半導体素子と温度特性が同一である第３の半導体素子と、一端が前記第１の半導体素子の他端に接続され、他端が前記第２の定電圧源に接続され、前記第１の半導体素子と温度特性が同一である第４の半導体素子から構成され、前記処理部に近接して配置されたブリッジ回路と、前記第１および第２の半導体素子の接続ノードと前記第３および第４の半導体素子の接続ノードとの間の電位差の変化により前記処理部の温度変化を検出する温度変化検出部と、前記温度変化検出部による検出結果に応じて、前記処理部の動作を較正する較正部と、を有することを特徴とする半導体装置が提供される。
【００３０】
ここで、処理部は、所定の処理を実行する。ブリッジ回路は、一端が第１の定電圧源に接続された第１の半導体素子と、一端が第１の半導体素子の他端に接続され、他端が第１の定電圧源よりも低い電位を有する第２の定電圧源に接続され、第１の半導体素子とは温度特性が異なる第２の半導体素子と、一端が第１の定電圧源に接続され、第２の半導体素子と温度特性が同一である第３の半導体素子と、一端が第１の半導体素子の他端に接続され、他端が第２の定電圧源に接続され、第１の半導体素子と温度特性が同一である第４の半導体素子から構成され、処理部に近接して配置されている。温度変化検出部は、第１および第２の半導体素子の接続ノードと第３および第４の半導体素子の接続ノードとの間の電位差の変化により処理部の温度変化を検出する。較正部は、温度変化検出部による検出結果に応じて、処理部の動作を較正する。
【００３１】
また、本発明では、上記課題を解決するために、抵抗素子部とキャパシタ部とを含み、前記抵抗素子部の抵抗値と前記キャパシタ部の容量値によって決まるカットオフ周波数を有するフィルタ回路と、第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記フィルタ回路に近接して配置されるセンサー部と、前記センサー部を構成する前記第１の半導体素子および前記第２の半導体素子に生ずる特性変化により前記抵抗素子部の抵抗値および前記キャパシタ部の容量値の温度変化を検出する温度変化検出部と、前記温度変化検出部による検出結果に応じて、前記抵抗素子部の抵抗値および前記キャパシタ部の容量値の少なくとも一方を変化させることにより、前記フィルタ回路の動作を較正する較正部と、前記温度変化検出部からの出力を記憶する記憶回路と、前記センサー部および前記温度変化検出部への電源の供給を制御する電源制御回路と、を有し、前記電源制御回路は、前記較正部が動作する場合以外は、前記センサー部および前記温度変化検出部への電源の供給を遮断し、前記較正部は、前記電源制御回路によって前記センサー部および前記温度変化検出部への電源の供給が遮断されている場合には、前記記憶回路に記憶されている情報を参照して動作する、ことを特徴とする半導体装置が提供される。
【００３２】
ここで、フィルタ回路は、抵抗素子部とキャパシタ部とを含み、抵抗素子部の抵抗値とキャパシタ部の容量値によって決まるカットオフ周波数を有する。センサー部は、第１の半導体素子と、第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、フィルタ回路に近接して配置される。温度変化検出部は、センサー部を構成する第１の半導体素子および第２の半導体素子に生ずる特性変化により抵抗素子部の抵抗値およびキャパシタ部の容量値の温度変化を検出する。較正部は、温度変化検出部による検出結果に応じて、抵抗素子部の抵抗値およびキャパシタ部の容量値の少なくとも一方を変化させることにより、フィルタ回路の動作を較正する。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の半導体装置の動作原理を説明する原理図である。この図に示すように、本発明の半導体装置は、第２の抵抗３０ａ，３０ｃと第１の抵抗３０ｂ，３０ｄによって構成されるセンサー部３０、温度変化検出部３１、較正部３２、および、処理部３３によって構成されている。
【００３４】
ここで、センサー部３０は、第１の抵抗３０ｂ，３０ｄと、これとは温度特性が異なる第２の抵抗３０ａ，３０ｃによってブリッジ回路が構成され、第１の抵抗３０ｂおよび第２の抵抗３０ｃの上部端子に発生する電圧が出力として取り出される。また、第２の抵抗３０ａおよび第１の抵抗３０ｄの上部端子に高電位の電源電圧が供給され、第１の抵抗３０ｂおよび第２の抵抗３０ｃの下部端子に低電位の電源電圧が供給される。
【００３５】
温度変化検出部３１は、第１の抵抗３０ｂおよび第２の抵抗３０ｃの上部端子に発生する電位差を検出することにより、被測定物である処理部の温度変化を検出する。
【００３６】
較正部３２は、温度変化検出部３１の出力を参照し、処理部３３の動作を較正する。
処理部３３は、較正部３２からの出力によって、例えば、内蔵されている抵抗素子の抵抗値を変化させることにより、温度変化によっても特性が変化しないようにする。
【００３７】
次に、以上の原理図の動作について説明する。
図１に示す半導体装置に電源が投入されると、図示せぬ電源回路からセンサー部３０に対して電源電圧の供給が開始される。
【００３８】
ここで、第１の抵抗３０ｂ，３０ｄおよび第２の抵抗３０ａ，３０ｃの抵抗値が室温下では全て同一となるように設定されているとすると、電源投入直後には半導体装置の温度は室温とほぼ同じであり、また、ブリッジの平衡の条件を満足していることから、センサー部３０の出力は“０”となる。
【００３９】
温度変化検出部３１は、第１の抵抗３０ｂおよび第２の抵抗３０ｃの上部端子に発生する電位差を検出し、これらが等しいことから、半導体装置は室温下で動作していると判断し、その旨を較正部３２に通知する。
【００４０】
較正部３２は、温度変化検出部３１からの出力を参照し、室温下で動作していることを了知する。その結果、例えば、処理部３３の較正は必要でないことから、較正部３２は処理部３３の較正を留保する。
【００４１】
次に、半導体装置の温度が上昇した場合について考える。
仮に、第１の抵抗３０ｂ，３０ｄが正の温度特性（温度が上昇すると抵抗値が増加する特性）を有し、第２の抵抗３０ａ，３０ｃが負の温度特性（温度が上昇すると抵抗値が減少する特性）を有しているとすると、半導体装置の温度が上昇すると第１の抵抗３０ｂ，３０ｄに印加される電圧は増加し、第２の抵抗３０ａ，３０ｃに印加される電圧は減少することになる。その結果、第１の抵抗３０ｂの上部端子の電位の方が、第２の抵抗３０ｃの上部端子の電位よりも高くなる。
【００４２】
温度変化検出部３１は、第１の抵抗３０ｂの上部端子の電位と、第２の抵抗３０ｃの上部端子の電位とを比較し、第１の抵抗３０ｂの上部端子の電位の方が高いことから、半導体装置の温度が室温よりも上昇したことを検出し、センサー部３０の電位差に対応する信号を較正部３２に出力する。
【００４３】
較正部３２は、温度変化検出部３１の出力を参照して温度が上昇したことを了知し、処理部３３の所定の素子の素子値を変化させることにより、処理部３３の特性が変化しないように較正を行う。具体的には、処理部３３に内蔵されている抵抗素子が正の温度特性を有する場合には、温度上昇によって抵抗値が増加するので、増加分に見合う分だけ抵抗値を減少させる。その結果、処理部３３は、温度が上昇した場合でも特性が変化することなく、処理を行うことができる。
【００４４】
なお、外気温が低下した場合（例えば、空調が利いた部屋に入った場合）には、半導体装置の温度は室温である２５℃よりも低下することになるが、その場合には第２の抵抗３０ｃの上部端子の電位の方が高くなることから、較正部３２は処理部３３に内蔵されている抵抗素子の抵抗値を増大させる方向で制御する。その結果、温度が低下した場合であっても、処理部３３の特性が変化することを防止することができる。
【００４５】
以上に説明したように、本発明の半導体装置では、半導体装置の内部に設けられた第１の抵抗３０ｂ，３０ｄと、第２の抵抗３０ａ，３０ｃとにより、温度変化を検出するようにしたので、図１０に示す従来例に比較して、実装面積を増大することなく半導体装置の温度を検出することが可能になる。
【００４６】
また、本発明の半導体装置によれば、温度特性の異なる第１の抵抗３０ｂ，３０ｄと、第２の抵抗３０ａ，３０ｃによりブリッジ回路を構成し、その出力電圧によって温度変化を検知するようにしたので、図１０および図１１に示す従来例に比較し、精度良く温度変化を検出することができる。即ち、図１０の例において、外付け部品１３の抵抗値をＲとし、定電流源１２から流出する電流の温度変化による変動をΔＩとすると、温度変化に起因する外付け部品１３に印加される電圧の変化（誤差）は、ΔＩ×Ｒによって表される。即ち、温度による定電流源の変化ΔＩはＲ倍されて出力される。
【００４７】
一方、図１に示す回路では、ブリッジ回路が平衡状態にある場合には、ブリッジ回路に印加される電源電圧に拘わらず、出力は“０”となるので誤差の影響を受けない。また、ブリッジ回路が平衡状態からずれを生じた場合に、電源電圧がΔＶだけずれを生じた場合について考えると、第１の抵抗３０ｂ，３０ｄの抵抗値をＲ１、第２の抵抗３０ａ，３０ｃの抵抗値をＲ２とすると、ΔＶは１／（Ｒ１＋Ｒ２）倍されて出力されることから、図１０の場合に比較して、電源電圧の変動の影響を受けにくいことが分かる。
【００４８】
次に、本発明の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の実施の形態は、定電圧源５０，５１、検出抵抗Ｂ５２、検出抵抗Ａ５３、検出抵抗Ｂ５４、検出抵抗Ａ５５、検出抵抗Ｂ５６、Ａ／Ｄ（Analog to Digital）変換回路５７、タイマ５８、制御回路５９、抵抗６１〜６３、スイッチ６４〜６６、および、キャパシタ６７によって構成されている。
【００４９】
ここで、定電圧源５０，５１は、半導体装置に供給される電源電圧から所定の電圧を生成してブリッジ回路に供給する。
図３は、定電圧源５０，５１の詳細な構成例を示す図である。この図に示すように、定電圧源５０，５１は、ＰチャネルＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）７０，７１およびＮチャネルＭＯＳ−ＦＥＴ７２，７３によって構成され、高電位電源ＶＤＤおよび低電位電源ＶＳＳから所定の電圧を生成し、ブリッジ回路に供給する。
【００５０】
検出抵抗Ａ５３，５５、および、検出抵抗Ｂ５２，５４，５６は、それぞれ異なる温度特性を有する抵抗素子によって構成されており、被測定物である抵抗６１〜６３に近接して配置されている。
【００５１】
図４は、検出抵抗Ａ５３，５５の構成例を示す図である。
図４に示すように、検出抵抗Ａ５３，５５は、シリサイド８０、ポリシリコン８１、酸化膜８２、および、Ｐ−Ｗｅｌｌ８３によって構成されるシリサイド抵抗である。
【００５２】
図５は、検出抵抗Ｂ５２，５４，５６の構成例を示す図である。
図５に示すように、検出抵抗Ｂ５２，５４，５６は、ポリシリコン９０、酸化膜９１、Ｐ−Ｗｅｌｌ９２によって構成されるポリ抵抗である。
【００５３】
なお、図４および図５を比較すると、図４に示すシリサイド抵抗では、シリサイド８０がポリシリコン８１上に形成されている点が異なっている。その他の構成は、図５に示すポリ抵抗と同様である。
【００５４】
図６は、検出抵抗Ａ５３，５５および検出抵抗Ｂ５２，５４，５６の温度特性を示す図である。この図では、丸が検出抵抗Ａ（シリサイド抵抗）を示し、四角が検出抵抗Ｂ（ポリ抵抗）を示している。検出抵抗Ａは、温度が上昇するにつれて抵抗値が直線的（線形）に増加する特性を有しており、正の温度特性を有している。検出抵抗Ｂは、温度が上昇するにつれて抵抗が曲線的（非線形的）に減少する特性を有しており、負の温度特性を有している。
【００５５】
図２に戻って、Ａ／Ｄ変換回路５７は、ブリッジ回路からの出力信号であるアナログ信号を対応するディジタル信号に変換して出力する。
タイマ５８は、時刻または所定のタイミングからの時間を計時し、所定のタイミング信号を制御回路５９に出力する。
【００５６】
制御回路５９は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、および、ＲＡＭ（Random Access Memory）等によって構成され、Ａ／Ｄ変換回路５７およびタイマ５８からの出力に応じて、スイッチ６４〜６６を制御する。
【００５７】
抵抗６１〜６３は、スイッチ６４〜６６を介してキャパシタ６７に接続され、キャパシタ６７との間でＲＣフィルタを構成する。
スイッチ６４〜６６は、半導体スイッチによって構成され、制御回路５９の制御に応じてＯＮまたはＯＦＦの状態にされ、抵抗６１〜６３をキャパシタ６７に接続する。
【００５８】
キャパシタ６７は、抵抗６１〜６３と接続され、所定のカットオフ周波数のＲＣフィルタを構成する。
次に、以上の実施の形態の動作について説明する。
【００５９】
半導体装置に電源が投入されると、定電圧源５０，５１に高電位電源ＶＤＤと低電位電源ＶＳＳが供給され（図３参照）、その結果、ブリッジ回路に所定の電圧が印加される。
【００６０】
ここで、検出抵抗Ａ５３，５５の抵抗値をＲａ、検出抵抗Ｂ５２，５４，５６の抵抗値をＲｂとすると、ブリッジ回路の出力Ｖｏは以下の式により表される。なお、Ｅはブリッジ回路に印加される電源電圧である。
【００６１】
【式１】
Ｖｏ＝Ｅ・（Ｒａ−Ｒｂ）／（３・Ｒａ＋Ｒｂ）  ・・・（１）
図７は、温度とブリッジ回路の出力電圧との関係を示す図である。この図に示すように、ブリッジ回路の出力は、温度が上昇するに従って増加する特性を有している。
【００６２】
仮に、室温（２５℃）における抵抗値ＲａとＲｂとが等しいとすると、電源投入直後は、被測定物である抵抗６１〜６３の温度は室温にほぼ等しいと考えられ、式（１）の分子は“０”になることから、ブリッジ回路の出力は“０”となる。
【００６３】
Ａ／Ｄ変換回路５７は、ブリッジ回路の出力である“０”をＡ／Ｄ変換し、“０”に対応するディジタル信号を出力する。
制御回路５９は、Ａ／Ｄ変換回路５７から出力された“０”に対応するディジタル信号を入力し、半導体装置の温度が室温（２５℃）であることを検知する。そして、Ａ／Ｄ変換回路５７の出力“０”に対応するスイッチ６４をＯＮの状態にし、それ以外はＯＦＦの状態にする。その結果、抵抗６１とキャパシタ６７によりＲＣフィルタが構成され、入力信号は所定のカットオフ周波数により遮断されることになる。
【００６４】
電源が投入されてから所定の時間（例えば３分）が経過すると、制御回路５９は、タイマ５８からの出力を参照して所定の時間が経過したことを検知し、Ａ／Ｄ変換回路５７からの出力を入力する。
【００６５】
電源が投入されてからある程度時間が経過すると、半導体装置は発熱により温度が上昇し、抵抗６１の抵抗値が変化するので、抵抗６１とキャパシタ６７によって形成されるＲＣフィルタのカットオフ周波数も変化する。例えば、抵抗６１が検出抵抗Ａ５３，５５と同様のシリサイド抵抗によって構成されているとすると、図６に示すように、温度が上昇した場合、抵抗値が増加するので、カットオフ周波数が減少することになる。
【００６６】
そこで、制御回路５９は、タイマ５８の出力を参照し、電源が投入されてから所定の時間が経過していることが検出された場合には、Ａ／Ｄ変換回路５７の出力を参照し、温度が上昇している場合には、スイッチ６４〜６６を適宜制御してカットオフ周波数が変化しないように調節する。
【００６７】
図８は、図２に示す半導体装置の温度と、カットオフ周波数のバラツキとの関係を示す図である。この図において、中央の直線は、抵抗６１が接続された場合における温度とカットオフ周波数のバラツキとの関係を示す図である。また、図の一番上の直線は、抵抗６２が接続された場合における温度とカットオフ周波数のバラツキとの関係を示し、図の一番下の直線は、抵抗６３が接続された場合における温度とカットオフ周波数のバラツキとの関係を示している。
【００６８】
この実施の形態では、図８に太線で示すように、温度が１０℃以上４０℃未満の範囲は抵抗６１が選択され、温度が４０℃以上の範囲は抵抗６２が選択され、温度が１０℃未満の範囲は抵抗６３が選択される。
【００６９】
いまの例では、例えば、温度が５０℃になったとすると、図７に示すように、ブリッジ回路の出力は約１０ｍＶになるので、制御回路５９は、Ａ／Ｄ変換回路５７の出力を参照し、出力電圧１０ｍＶに対応するスイッチ６５をＯＮにし、それ以外は全てＯＦＦの状態にする。なお、ブリッジ回路の出力と、ＯＮにするスイッチとの対応関係は、制御回路５９が有するＲＯＭに予めテーブルとして格納しておくことができる。
【００７０】
その結果、抵抗６２がキャパシタ６７に接続され、抵抗６２とキャパシタ６７によって形成されるＲＣフィルタにより、入力信号がフィルタリングされて出力されることになる。
【００７１】
以上のような実施の形態によれば、図８に示すように、温度が−２０℃から７０℃の範囲では、カットオフ周波数のバラツキは±１％の範囲に収まることになるので、温度変化によらず回路特性を一定に保つことが可能になる。
【００７２】
また、以上の実施の形態によれば、検出抵抗Ａ５３，５５および検出抵抗５２，５４，５６を、被測定物である抵抗６１〜６３の近傍に配置することが可能になるので、被測定物の温度を正確に測定することが可能になるとともに、外付けの部品を必要としないので、実装面積が増大することを防止できる。
【００７３】
また、以上の実施の形態によれば、温度特性が異なる抵抗素子によりブリッジ回路を構成し、温度変化を検出するようにしたので、電源電圧の変動による誤差の発生を最小限に抑えることが可能になる。
【００７４】
なお、以上の実施の形態では、ブリッジ回路の出力端子に検出抵抗Ｂ５６を接続するようにしたが、これは、非線形特性を有する検出抵抗Ｂの温度特性が出力に与える影響を軽減するためである。即ち、検出抵抗Ａを検出抵抗Ｂ５６の代わりに接続すると、ブリッジ回路の出力は以下の式で表される。
【００７５】
【式２】
Ｖｏ＝Ｅ・（Ｒａ−Ｒｂ）／（３・Ｒｂ＋Ｒａ）  ・・・（２）
式（１）と比較すると、分母の（３・Ｒａ＋Ｒｂ）が（３・Ｒｂ＋Ｒａ）に置換されている。従って、回路全体として考えると、図２に示す検出抵抗Ｂ５６をブリッジ回路の中央に接続した場合の方が、検出抵抗Ａを接続した回路よりも線形特性を有する検出抵抗Ａの影響が大きいため、図７に示すように出力特性も線形特性に近い特性となる。
【００７６】
従って、線形特性を有する検出抵抗と、非線形特性を有する検出抵抗を組み合わせてブリッジ回路に使用する場合には、ブリッジ回路の出力端子に非線形特性を有する検出抵抗を接続することにより、ブリッジ回路全体の出力特性を線形特性に近づけることができるため、制御回路５９を含む回路の構成を簡易にすることが可能になる。
【００７７】
次に、本発明の第２の実施の形態について説明する。
図９は、本発明の第２の実施の形態の構成例を示す図である。なお、この図において、図２と対応する部分には同一の符号を付してあるので、その説明は省略する。
【００７８】
図９に示す実施の形態では、図２に示す実施の形態と比較して、電源制御回路１００、ＦＦ（Flip Flop）１０１〜１０３が付加されている。その他の構成は図２の場合と同様である。
【００７９】
電源制御回路１００は、電源が投入された場合と、タイマ５８により所定の時間が経過したことが検出された場合に定電圧源５０，５１、Ａ／Ｄ変換回路５７、および、制御回路５９に電源を供給し、それ以外の場合には電源の供給を停止する。
【００８０】
ＦＦ１０１〜１０３は、制御回路５９から出力される制御信号をラッチし、スイッチ６４〜６６に供給する。なお、ＦＦ１０１〜１０３には、電源が常に供給されているので、制御回路５９への電源の供給が停止された場合であっても、スイッチ６４〜６６の状態を保持することができる。
【００８１】
次に、本発明の第２の実施の形態の動作について説明する。
半導体装置に電源が投入されると、電源制御回路１００に対して電源の供給が開始される。その結果、電源制御回路１００は、定電圧源５０，５１、Ａ／Ｄ変換回路５７、および、制御回路５９に対する電源の供給を開始する。
【００８２】
その結果、ブリッジ回路からは被測定物である抵抗６１〜６３の温度に対応する電圧が出力され、Ａ／Ｄ変換回路５７に供給される。Ａ／Ｄ変換回路５７は、ブリッジ回路からの出力信号を対応するディジタル信号に変換し、制御回路５９に出力する。
【００８３】
制御回路５９は、Ａ／Ｄ変換回路５７の出力を参照し、現在の温度に対応するスイッチをＯＮするための信号を出力する。仮に、スイッチ６４をＯＮする信号が出力されたとすると、ＦＦ１０１への出力信号は“Ｈ”の状態になり、それ以外のＦＦ１０２，１０３への出力信号は“Ｌ”の状態になる。
【００８４】
ＦＦ１０１〜１０３は、制御回路５９の出力信号をラッチするとともに、ラッチした信号をスイッチ６４〜６６に供給する。その結果、スイッチ６４がＯＮの状態になり、抵抗６１とキャパシタ６７とによりＲＣフィルタが構成され、入力信号が所定のカットオフ周波数で遮断されることになる。
【００８５】
電源が投入されてから所定の時間が経過した場合（または、制御回路５９から制御信号が出力された場合）には、電源制御回路１００は、タイマ５８の出力を参照してこれを検知し、電源の供給を遮断する。その結果、定電圧源５０，５１、Ａ／Ｄ変換回路５７、および、制御回路５９に対する電源の供給が停止されることになる。
【００８６】
続いて、電源の供給が停止されてから所定の時間（例えば３分）が経過すると、電源制御回路１００はタイマ５８の出力を参照してこれを検知し、電源の供給を再開する。その結果、定電圧源５０，５１、Ａ／Ｄ変換回路５７、および、制御回路５９に対する電源の供給が再開され、前述の場合と同様の動作により、温度に対応したスイッチがＯＮの状態にされるので、温度が上昇した場合でもカットオフ周波数が所定の範囲に収まるように制御することができる。
【００８７】
また、その際、制御回路５９の出力はＦＦ１０１〜１０３にラッチされるので、電源制御回路１００による電源の供給がその後に停止された場合でも、所定のスイッチはＯＮの状態を保持することになる。
【００８８】
以上の実施の形態によれば、温度を検出する必要が生じた場合にのみ電源を供給し、それ以外の場合にはＦＦ１０１〜１０３にのみ電源を供給して直前の状態を保持するようにしたので、電力の消費を抑制することが可能になる。
【００８９】
なお、以上の実施の形態では、検出抵抗Ｂ５６をブリッジ回路の出力端子に接続するようにしたが、検出抵抗Ｂの温度特性が直線的である場合には、必ずしも接続する必要はない。
【００９０】
また、ＲＣフィルタにおいて、複数の抵抗を設ける代わりに複数のキャパシタとスイッチを並列に設けて、Ａ／Ｄ変換回路の出力に基づいて制御回路により各々のスイッチを適宜選択するようにしてもよい。
【００９１】
また、ＲＣフィルタにおいて、抵抗６１〜６３を同時に２以上選択するように構成することも可能である。このような構成によれば、抵抗値を適宜組み合わせることにより、少ない抵抗素子数でより多くの抵抗値を実現することが可能になる。
【００９２】
また、本実施の形態では、制御対象をＲＣフィルタとしたが、本発明はこのような場合に限定されるものではなく、温度変化によって特性の変化する全ての電子回路に適用することが可能である。
【００９３】
また、本実施の形態では、ブリッジ回路の出力によって対象となる回路を制御するようにしたが、ブリッジ回路の出力を外部に取り出し、これを他の半導体装置または電子回路で使用することも可能である。
【００９４】
また、本実施の形態では、ブリッジ回路を構成する素子として、抵抗素子を用いたが、本発明はこのような場合に限定されるものではなく、抵抗素子以外の他の素子も利用することが可能であることはいうまでもない。
【００９５】
また、本実施の形態では、ブリッジ回路を構成し、その出力電圧により温度変化を検出するようにしたが、本発明はこのような場合に限定されるものではなく、例えば、温度特性が異なる複数の素子を利用し、それらの素子に流入する電流の変化または印加される電圧の変化の差分を用いて温度変化を検出することも可能である。
【００９６】
（付記１）  所定の処理を実行する処理部と、
第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記処理部に近接して配置されるセンサー部と、
前記センサー部を構成する第１の半導体素子および第２の半導体素子に生ずる特性変化により前記処理部の温度変化を検出する温度変化検出部と、
前記温度変化検出部による検出結果に応じて、前記処理部の動作を較正する較正部と、
を有することを特徴とする半導体装置。
【００９７】
（付記２）  前記第１の半導体素子は第１の抵抗素子であり、
前記第２の半導体素子は前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子であり、
前記センサー部は、前記第１の抵抗素子および前記第２の抵抗素子によりブリッジ回路が構成されており、
前記温度変化検出部は、前記ブリッジ回路の出力電圧から前記処理部の温度変化を検出する、
ことを特徴とする付記１記載の半導体装置。
【００９８】
（付記３）  前記第１または第２の抵抗素子の何れかは温度特性が非線形であり、前記ブリッジ回路の出力を取り出す部分には、前記非線形特性を有する抵抗素子が出力抵抗として付加されていることを特徴とする付記２記載の半導体装置。
【００９９】
（付記４）  前記較正部は、半導体装置に電源が投入された場合に動作することを特徴とする付記１記載の半導体装置。
（付記５）  前記較正部は、所定の周期で動作することを特徴とする付記１記載の半導体装置。
【０１００】
（付記６）  前記温度変化検出部からの出力を記憶する記憶回路と、前記センサー部および前記温度変化検出部への電源の供給を制御する電源制御回路と、を更に有し、
前記電源制御回路は、前記較正部が動作する場合以外は、前記センサー部および前記温度変化検出部への電源の供給を遮断し、
前記較正部は、前記電源制御回路によって前記センサー部および前記温度変化検出部への電源の供給が遮断されている場合には、前記記憶回路に記憶されている情報を参照して動作する、
ことを特徴とする付記１記載の半導体装置。
【０１０１】
（付記７）  被測定物の温度変化を検出する温度変化検出装置において、
第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記被測定物に近接して配置されるセンサー部と、
前記センサー部を構成する第１の半導体素子および第２の半導体素子に生ずる特性変化により前記被測定物の温度変化を検出する温度変化検出部と、
を有することを特徴とする温度変化検出装置。
【０１０２】
（付記８）  前記第１の半導体素子は第１の抵抗素子であり、
前記第２の半導体素子は前記第１の抵抗素子とは温度特性が異なる第２の抵抗素子であり、
前記センサー部は、前記第１の抵抗素子および前記第２の抵抗素子によりブリッジ回路が構成されており、
前記温度変化検出部は、前記ブリッジ回路の出力電圧から前記被測定物の温度変化を検出する、
ことを特徴とする付記７記載の温度変化検出装置。
【０１０３】
（付記９）  前記第１または第２の抵抗素子の何れかは温度特性が非線形であり、前記ブリッジ回路の出力を取り出す部分には、前記非線形特性を有する抵抗素子が出力抵抗として付加されていることを特徴とする付記８記載の温度変化検出装置。
【０１０４】
（付記１０）  所定の処理を実行する処理部と、
一端が第１の定電圧源に接続された第１の半導体素子と、一端が前記第１の半導体素子の他端に接続され、他端が前記第１の定電圧源よりも低い電位を有する第２の定電圧源に接続され、前記第１の半導体素子とは温度特性が異なる第２の半導体素子と、一端が前記第１の定電圧源に接続され、前記第２の半導体素子と温度特性が同一である第３の半導体素子と、一端が前記第３の半導体素子の他端に接続され、他端が前記第２の定電圧源に接続され、前記第１の半導体素子と温度特性が同一である第４の半導体素子から構成され、前記処理部に近接して配置されたブリッジ回路と、
前記第１および第２の半導体素子の接続ノードと前記第３および第４の半導体素子の接続ノードとの間の電位差の変化により前記処理部の温度変化を検出する温度変化検出部と、
前記温度変化検出部による検出結果に応じて、前記処理部の動作を較正する較正部と、
を有することを特徴とする半導体装置。
【０１０５】
（付記１１）  前記第１乃至第４の半導体素子は、抵抗素子であることを特徴とする付記１０記載の半導体装置。
（付記１２）  前記第１および第４の半導体素子または前記第２および第３の半導体素子の何れか一方は温度特性が非線形であり、
前記第１および第２の半導体素子の接続ノードと前記第３および第４の半導体素子の接続ノードとの間に、前記非線形特性を有する半導体素子と同一の温度特性を有する第５の半導体素子が接続されていることを特徴とする付記１１記載の半導体装置。
【０１０６】
（付記１３）  抵抗素子部とキャパシタ部とを含み、前記抵抗素子部の抵抗値と前記キャパシタ部の容量値によって決まるカットオフ周波数を有するフィルタ回路と、
第１の半導体素子と、前記第１の半導体素子とは温度特性が異なる第２の半導体素子とを有し、前記フィルタ回路に近接して配置されるセンサー部と、
前記センサー部を構成する第１の半導体素子および第２の半導体素子に生ずる特性変化により前記抵抗素子部の抵抗値および前記キャパシタ部の容量値の温度変化を検出する温度変化検出部と、
前記温度変化検出部による検出結果に応じて、前記抵抗素子部の抵抗値および前記キャパシタ部の容量値の少なくとも一方を変化させることにより、前記フィルタ回路の動作を較正する較正部と、
を有することを特徴とする半導体装置。
【０１０７】
（付記１４）  前記抵抗素子部は、
前記キャパシタ部に対して並列に設けられた複数の抵抗素子と、
前記複数の抵抗素子にそれぞれ対応して設けられ、前記較正部によってオン／オフが制御される複数のスイッチ回路と、を有し、
前記較正部は、前記温度変化検出部による検出結果に応じて、前記複数のスイッチ回路の中から所定のスイッチ回路をオンさせ前記複数の抵抗素子の中から所定の抵抗素子を選択することにより、前記抵抗素子部の抵抗値を変化させることを特徴とする付記１３記載の半導体装置。
【０１０８】
（付記１５）  前記キャパシタ部は、
前記抵抗素子部に対して並列に設けられた複数のキャパシタと、
前記複数のキャパシタにそれぞれ対応して設けられ、前記較正部によってオン／オフが制御される複数のスイッチ回路と、を有し、
前記較正部は、前記温度変化検出部による検出結果に応じて、前記複数のスイッチ回路の中から所定のスイッチ回路をオンさせ前記複数のキャパシタの中から所定のキャパシタを選択することにより、前記キャパシタ部の容量値を変化させることを特徴とする付記１３の半導体装置。
【０１０９】
（付記１６）  前記第１および第２の半導体素子の一方は正の温度特性を有し、他方は負の温度特性を有することを特徴とする付記１，１０または１３記載の半導体装置。
【０１１０】
【発明の効果】
以上説明したように本発明では、半導体装置の実装面積を増大することなく、処理部の温度を正確に測定し、その結果に応じて処理部の特性を較正することが可能になる。
【０１１１】
また、本発明では、電源電圧が変動する場合であっても、温度変化を正確に検出することが可能になる。
【０１１２】
また、本発明によれば、温度変化によらず、フィルタ回路のカットオフ周波数を一定に保つことが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示す定電圧源の詳細な構成例を示す図である。
【図４】図２に示す検出抵抗Ａの詳細な構成例を示す図である。
【図５】図２に示す検出抵抗Ｂの詳細な構成例を示す図である。
【図６】検出抵抗Ａと検出抵抗Ｂの温度特性の一例を示す図である。
【図７】図２に示すブリッジ回路の温度と出力電圧との関係を示す図である。
【図８】図２に示す半導体装置の温度とカットオフ周波数のバラツキの関係を示す図である。
【図９】本発明の第２の実施の形態の構成例を示す図である。
【図１０】従来の半導体装置の構成例を示す図である。
【図１１】従来の半導体装置の他の構成例を示す図である。
【符号の説明】
３０  センサー部
３０ａ，３０ｃ  第２の抵抗
３０ｂ，３０ｄ  第１の抵抗
３１  温度変化検出部
３２  較正部
３３  処理部
５０，５１  定電圧源
５２，５４，５６  検出抵抗Ｂ
５３，５５  検出抵抗Ａ
５７  Ａ／Ｄ変換回路
５８  タイマ
５９  制御回路
６１〜６３  抵抗
６４〜６６  スイッチ
６７  キャパシタ
７０，７１  ＰチャネルＭＯＳ−ＦＥＴ
７２，７４  ＮチャネルＭＯＳ−ＦＥＴ
８０  シリサイド
８１  ポリシリコン
８２  酸化膜
８３  Ｐ−Ｗｅｌｌ
９０  ポリシリコン
９１  酸化膜
９２  Ｐ−Ｗｅｌｌ
１００  電源制御回路
１０１〜１０３  ＦＦ
【図１】
0004236402.tif 000002
【図２】
0004236402.tif 000003
【図３】
0004236402.tif 000004
【図４】
0004236402.tif 000005
【図５】
0004236402.tif 000006
【図６】
0004236402.tif 000007
【図７】
0004236402.tif 000008
【図８】
0004236402.tif 000009
【図９】
0004236402.tif 000010
【図１０】
0004236402.tif 000011
【図１１】
0004236402.tif 000012