(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、前記半導体基板上の素子分離領域と、前記素子分離領域に取り囲まれ、一方向における幅が同じである素子領域と、前記素子領域内に配置される光電変換素子と、前記素子領域内に配置される第２導電型の検出部と、前記素子領域内に配置され、前記光電変換素子により生成される電荷を前記検出部に転送するための転送ゲートとを具備し、
前記転送ゲートは、前記光電変換素子を構成する第２導電型の信号蓄積領域をソースとし、前記検出部をドレインとし、前記一方向に延びるゲート電極を有するＭＯＳトランジスタであり、
前記転送ゲートのチャネル幅及び前記一方向における前記光電変換素子の幅は、前記一方向における前記素子領域の幅に等しく、
前記一方向における前記検出部の幅は、前記一方向における前記素子領域の幅よりも狭く、
前記一方向における前記検出部の縁部が前記素子分離領域から離れている
ことを特徴とする固体撮像装置。
【請求項２】
前記検出部は、前記一方向に直交する方向おける前記検出部の縁部が前記素子分離領域から離れていることを特徴とする請求項１項記載の固体撮像装置。
【請求項３】
前記検出部は、前記一方向に直交する方向おける前記検出部の縁部が前記素子分離領域に接触していることを特徴とする請求項１項記載の固体撮像装置。
【請求項４】
前記一方向に直交する方向における前記検出部の二つの縁部のうちの一つが前記転送ゲートのチャネル領域に接触し、他の一つが前記転送ゲートとは異なる他の転送ゲートのチャネル領域に接触することを特徴とする請求項１項記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置の画素部のデバイス構造に関する。
【０００２】
【従来の技術】
図１８は、増幅型固体撮像装置の画素部の回路構成を示している。
【０００３】
画素は、光信号を電気信号（電荷）に変換するためのフォトダイオード２１、フォトダイオード２１の電荷を検出部（検出ノード）Ｄに転送するための転送ゲート２２、検出部Ｄの電荷（電位）をリセットするためのリセットゲート２３、検出部Ｄの電位を増幅する増幅ゲート２４及び選択された画素の電位を出力するための選択ゲート２５から構成される。
【０００４】
そして、一定期間にフォトダイオード２１において光電変換され、かつ、信号蓄積領域に蓄積された電荷は、転送ゲート２２を経由して検出部Ｄに転送される。フォトダイオード２１から検出部Ｄに転送された電荷は、検出部Ｄの電位を変化させる。増幅ゲート２４は、この検出部Ｄの電位変化を増幅するため、増幅された信号電位が画素から出力される。
【０００５】
図１９は、フォトダイオードと転送ゲートの従来のデバイス構造の平面レイアウトを示している。なお、図２０は、図１９のＸＸ−ＸＸ線に沿う断面図であり、図２１は、図１９のＸＸＩ−ＸＸＩ線に沿う断面図である。
【０００６】
ｐ型半導体基板（又はｐ型ウェル領域）１１上には、素子分離領域１２が設けられている。本例では、素子分離領域１２は、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜から構成される。但し、素子分離領域１２は、例えば、ＳＴＩ（ Shallow Trench Isolation ）構造を有する酸化膜などから構成してもよい。
【０００７】
素子分離領域１２により取り囲まれた素子領域内には、フォトダイオード及び転送ゲートが配置される。
【０００８】
本例では、フォトダイオードは、ｐ型半導体基板１１と、半導体基板１１内に形成されるｎ型信号蓄積領域（不純物拡散層）１３とから構成される。転送ゲートは、ｐ型半導体基板１１内に形成されるｎ型信号蓄積領域１３及びｎ＋  型検出部（検出ノード）と、信号蓄積領域１３と検出部１４の間のチャネル領域上に形成されるゲート電極１５とから構成される。
【０００９】
ｎ型信号蓄積領域１３は、フォトダイオードのカソードとなると共に、転送ゲートのソースとなっている。ｎ型信号蓄積領域１３は、光電変換により信号蓄積領域１３に蓄積された電荷の全てを十分に検出部１４に転送するために、できるだけ低い不純物濃度に設定される。また、検出部１４は、増幅アンプ（例えば、図１８の増幅ゲート２４）１７に接続される。
【００１０】
ここで、上述の増幅型固体撮像装置においては、検出部１４に寄生するキャパシタが小さければ小さいほど、信号蓄積領域１３に蓄積された一定の電荷量に対して、検出部１４において大きな信号電位を得ることができる。つまり、このことは、検出部１４に寄生するキャパシタが小さいほど、イメージセンサとしての光感度が大きくなることを意味している。
【００１１】
そこで、検出部１４としては、寄生容量を低くし、イメージセンサとしての光感度を大きくするために、できるだけ小さなサイズで設計することが好ましくなる。一方、信号蓄積領域１３に関しては、なるべく多くの光を受け、光電変換により多くの電荷を生成するために、できるだけ大きなサイズで設計することが重要となってくる。
【００１２】
このようなことから、図１９に示すように、従来の固体撮像装置の画素部の信号蓄積領域１３は、大きなサイズに設定され、検出部１４は、小さなサイズに設定されている。
【００１３】
【発明が解決しようとする課題】
図１９に示すように、従来の固体撮像装置においては、信号蓄積領域１３のサイズは、できるだけ大きくなるように、また、検出部１４のサイズは、できるだけ小さくなるように設定されている。
【００１４】
ここで、素子領域は、素子分離領域１２により取り囲まれており、素子領域の位置やサイズは、素子分離領域１２によって定義される。また、本例では、信号蓄積領域１３及び検出部１４の位置やサイズも、素子分離領域１２によって定義される。つまり、信号蓄積領域１３及び検出部１４の縁部（チャネル領域に接する部分は除く）は、素子分離領域１２の縁部に一致している。
【００１５】
しかし、素子領域は、半導体（例えば、シリコン）から構成され、素子分離領域１２は、絶縁体（例えば、酸化シリコン）から構成される。つまり、素子領域を構成する材料と素子分離領域１２を構成する材料は、互いに異なっており、当然に、両材料の熱膨張係数も、互いに異なっている。
【００１６】
従って、素子分離領域１２の形成ステップやその他のステップにおいて熱が加わった場合に、熱応力が生じ、素子分離領域１２近傍の半導体層（素子領域）に結晶欠陥が発生するという不具合が生じる場合がある。そして、この結晶欠陥は、リーク電流の原因となり、このリーク電流は、特に、検出部１４の電位を変化させる。つまり、リーク電流により疑似信号が生成されるため、固体撮像装置の安定動作を確保できなくなる。
【００１７】
また、図１９及び図２０に示すようなフォトダイオードにおいては、いわゆるＫＴＣノイズ（Ｋ：ボルツマン定数、Ｔ：絶対温度、Ｃ：フォトダイオードの容量）が問題となることはよく知られている。このＫＴＣノイズを防止するためには、ｎ型信号蓄積領域１３上にｐ＋  型表面シールド層を形成し、フォトダイオードを埋め込み型にすればよい。
【００１８】
埋め込み型フォトダイオード構造の採用により、低不純物濃度のｎ型信号蓄積領域１３を完全に空乏化し、信号蓄積領域１３の全ての電荷を検出部１４に完全に転送することができるようになる。つまり、この構造は、信号蓄積領域１３の表面の欠陥準位を不活性化し、リーク電流を抑制し、ＫＴＣノイズを低減する効果を有している。
【００１９】
埋め込み型フォトダイオードの空乏化電位は、２次元効果によって決まる。このため、信号蓄積領域１３の周辺部の空乏化電位は、その中心部の空乏化電位よりも低くなる。従って、フォトダイオードのサイズ（信号蓄積領域１３のサイズ）が小さければ小さいほど、結果として、信号蓄積領域１３の全体を空乏化させるための空乏化電位が小さくなり、電荷の完全転送には、都合がよい。
【００２０】
しかし、上述したように、なるべく多くの光を受け、光電変換により多くの電荷を生成するために、信号蓄積領域１３のサイズは、小さくできない。
【００２１】
このようなトレードオフの問題は、転送ゲート（読み出しゲート）のチャネル幅についても発生する。即ち、図１９に示すように、通常は、転送ゲートのチャネル幅（検出部１４の一方向のサイズに等しい）Ｗ２は、信号蓄積領域１３のサイズ（ここでは、一方向の幅を意味する）Ｗ１よりも狭くなるように設定されている。その理由は、上述のように、検出部１４は、できるだけ小さく、信号蓄積領域１３は、できるだけ大きくすることが、多くの光を受け、イメージセンサの光感度を大きくするのに都合がよいからである。
【００２２】
しかし、転送ゲートのチャネル幅Ｗ２が狭くなると、信号蓄積領域１３から検出部１４への電荷の転送経路が狭くなるため、結果として、電荷が読み出し難くなり、電荷の完全転送を十分に達成できなくなる。
【００２３】
この問題を回避するためには、転送ゲートのチャネル幅Ｗ２を広げればよいが、この場合、同時に、検出部１４のサイズも大きくなってしまう。つまり、電荷の完全転送のために、転送ゲートのチャネル幅Ｗ２を広げると、検出部１４のサイズが大きくなり、イメージセンサの光感度を低下させてしまう。
【００２４】
このように、従来の固体撮像装置においては、第一に、チャネル領域側の縁部を除く、検出部の全ての縁部が素子分離領域に接触しているため、素子分離領域の周辺部に生じる結晶欠陥に起因して、検出部にリーク電流が発生し、疑似信号が生じるという問題がある。
【００２５】
第二に、多くの光を電荷に変換し、かつ、光感度を大きくするために、従来では、フォトダイオードの信号蓄積領域のサイズをできるだけ大きく、検出部のサイズをできるだけ小さく設定している。しかし、この場合、転送ゲートのチャネル幅が狭くなり、電荷の完全転送には不都合となる。また、転送ゲートのチャネル幅を広げると、検出部のサイズが大きくなってしまい、光感度が低下するという問題がある。
【００２６】
本発明は、上記問題を解決するためになされたもので、その目的は、第一に、素子分離領域の周辺部の結晶欠陥に起因する検出部のリーク電流を抑制すること、第二に、チャネル幅を広げても、検出部のサイズが大きくならないようにし、電荷の完全転送と光感度の向上を同時に達成することにある。
【００２７】
【課題を解決するための手段】
本発明の固体撮像装置は、第１導電型の半導体基板と、前記半導体基板上の素子分離領域と、前記素子分離領域に取り囲まれ、一方向における幅が同じである素子領域と、前記素子領域内に配置される光電変換素子と、前記素子領域内に配置される第２導電型の検出部と、前記素子領域内に配置され、前記光電変換素子により生成される電荷を前記検出部に転送するための転送ゲートとを備えている。そして、前記転送ゲートは、前記光電変換素子を構成する第２導電型の信号蓄積領域をソースとし、前記検出部をドレインとし、前記一方向に延びるゲート電極を有するＭＯＳトランジスタであり、前記転送ゲートのチャネル幅及び前記一方向における前記光電変換素子の幅は、前記一方向における前記素子領域の幅に等しく、前記一方向における前記検出部の幅は、前記一方向における前記素子領域の幅よりも狭く、前記一方向における前記検出部の縁部が前記素子分離領域から離れている。
【００３８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の固体撮像装置について詳細に説明する。
【００３９】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わるデバイス構造の平面レイアウトを示している。なお、図２は、図１のＩＩ−ＩＩ線に沿う断面図であり、図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
【００４０】
ｐ型半導体基板（又はｐ型ウェル領域）１１上には、素子分離領域１２が設けられている。本例では、素子分離領域１２は、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜から構成される。但し、素子分離領域１２は、例えば、ＳＴＩ（ Shallow Trench Isolation ）構造を有する酸化膜などから構成してもよい。
【００４１】
素子分離領域１２により取り囲まれた素子領域内には、フォトダイオード及び転送ゲートが配置される。
【００４２】
本実施の形態では、フォトダイオードは、ｐ型半導体基板１１と、半導体基板１１内に形成されるｎ型信号蓄積領域（不純物拡散層）１３とから構成される。なお、図１３に示すように、ｎ型信号蓄積領域１３上にｐ＋  型表面シールド層１８を形成し、フォトダイオードを埋め込み型にしてもよい。また、転送ゲートは、ｐ型半導体基板１１内に形成されるｎ型信号蓄積領域１３及びｎ＋  型検出部（検出ノード）１４と、信号蓄積領域１３と検出部１４の間のチャネル領域上に形成されるゲート電極１５とから構成される。
【００４３】
ｎ型信号蓄積領域１３は、フォトダイオードのカソードとなると共に、転送ゲートのソースとなっている。ｎ型信号蓄積領域１３は、空乏化電位を低くし、光電変換により信号蓄積領域１３に蓄積された電荷の全てを十分に検出部１４に転送するために、できるだけ低い不純物濃度に設定される。また、検出部１４は、増幅アンプ（例えば、図１８の増幅ゲート２４）１７に接続される。
【００４４】
本実施の形態におけるデバイス構造の特徴は、第一に、転送ゲート（ＭＯＳトランジスタ）のゲート電極１５が延びる方向（一方向に相当）に存在する検出部１４の２つの縁部Ｌ１，Ｌ２が、共に、素子分離領域１２から離れている（素子分離領域１２に接触していない）点にある。
【００４５】
即ち、本実施の形態では、素子分離領域１２に取り囲まれた素子領域は、選択ゲートのゲート電極１５の両側（ソース側及びドレイン側）で、互いに同じ幅Ｗ１を有している。そして、ゲート電極１５のソース側は、従来と同様に、全体に、フォトダイオードの信号蓄積領域１３が配置されている。一方、ゲート電極１５のドレイン側には、素子領域の幅Ｗ１よりも狭い幅Ｗ３を有する検出部１４が配置されている。結果として、ゲート電極１５が延びる方向に存在する検出部１４の縁部は、素子分離領域１２から離れることになる。
【００４６】
また、本実施の形態におけるデバイスの特徴を従来のデバイスとの比較で説明すると、本実施の形態に関わるデバイスの特徴は、チャネル領域に隣接する縁部を除く、検出部１４の少なくとも１つの縁部（又は、検出部１４が方形でない場合には、検出部１４の縁部の少なくとも一部）が素子分離領域１２から離れている点にある、ということができる。
【００４７】
このような構成にすることにより、検出部１４は、素子分離領域１２の周辺部に発生する結晶欠陥の影響を受けなくなり、検出部に生じるリーク電流を抑制することが可能となる。その結果、疑似信号を防止でき、固体撮像装置の安定動作に貢献することができる。
【００４８】
なお、本実施の形態では、ゲート電極１５が延びる方向に存在する検出部１４の２つの縁部Ｌ１，Ｌ２を素子分離領域１２から離したが、本発明は、チャネル領域に隣接する縁部を除く、検出部１４の少なくとも１つの縁部（又は、検出部１４が方形でない場合には、検出部１４の縁部の少なくとも一部）が素子分離領域１２から離れていればよい。
【００４９】
本実施の形態におけるデバイス構造の特徴は、第二に、転送ゲートのチャネル幅Ｗ２が、検出部１４のサイズ（ここでは、一方向の幅を意味する）Ｗ３よりも大きく設定されている点にある。例えば、転送ゲートのチャネル幅Ｗ２は、フォトダイオードの信号蓄積領域１３のサイズ（ここでは、一方向の幅を意味する）Ｗ１に等しくなるように設定される。
【００５０】
つまり、従来のデバイス（図１９参照）では、転送ゲートのチャネル幅Ｗ２が、検出部１４のサイズと同じに設定されていたため、チャネル幅Ｗ２と検出部１４のサイズが互いに依存し合い、電荷の転送と光感度との間にトレードオフの問題を発生させていた。これに対し、本実施の形態のデバイスによれば、チャネル幅Ｗ２は、検出部１４のサイズＷ３に関係なく、自由に設定できるため、トレードオフの問題を解決することができる。
【００５１】
従って、本実施の形態におけるデバイス構造によれば、転送ゲートのチャネル幅Ｗ２を、最大で、フォトダイオードの信号蓄積領域１３のサイズＷ１と同じに設定できるため、信号蓄積領域１３から検出部１４に全ての電荷を完全に転送することができるようになる。また、このような構成にしても、検出部１４のサイズＷ３については、できるだけ小さく設定できるため、イメージセンサとしての光感度を低下させることもない。
【００５２】
［第２実施の形態］
本実施の形態は、上述の第１実施の形態に関わるデバイス構造の変形例である。そして、その特徴は、検出部１４の縁部の全てＬ１，Ｌ２，Ｌ３，Ｌ４が素子分離領域１２から離れている点にある。
【００５３】
以下、本実施の形態に関わるデバイス構造について詳細に説明する。
図４は、本発明の第２実施の形態に関わるデバイス構造の平面レイアウトを示している。なお、図５は、図４のＶ−Ｖ線に沿う断面図であり、図６は、図４のＶＩ−ＶＩ線に沿う断面図である。
【００５４】
ｐ型半導体基板（又はｐ型ウェル領域）１１上には、素子分離領域１２が設けられている。本例では、素子分離領域１２は、ＬＯＣＯＳ法により形成されるフィールド酸化膜から構成される。但し、素子分離領域１２は、例えば、ＳＴＩ構造を有する酸化膜などから構成してもよい。
【００５５】
素子分離領域１２により取り囲まれた素子領域内には、フォトダイオード及び転送ゲートが配置される。
【００５６】
フォトダイオードは、ｐ型半導体基板１１と、半導体基板１１内に形成されるｎ型信号蓄積領域（不純物拡散層）１３とから構成される。なお、図１３に示すように、ｎ型信号蓄積領域１３上にｐ＋  型表面シールド層１８を形成し、フォトダイオードを埋め込み型にしてもよい。また、転送ゲートは、ｐ型半導体基板１１内に形成されるｎ型信号蓄積領域１３及びｎ＋  型検出部（検出ノード）１４と、信号蓄積領域１３と検出部１４の間のチャネル領域上に形成されるゲート電極１５とから構成される。
【００５７】
ｎ型信号蓄積領域１３は、フォトダイオードのカソードとなると共に、転送ゲートのソースとなっている。ｎ型信号蓄積領域１３は、空乏化電位を低くし、光電変換により信号蓄積領域１３に蓄積された電荷の全てを十分に検出部１４に転送するために、できるだけ低い不純物濃度に設定される。また、検出部１４は、増幅アンプ（例えば、図１８の増幅ゲート２４）１７に接続される。
【００５８】
本実施の形態におけるデバイス構造の特徴は、第一に、検出部１４の縁部の全てＬ１，Ｌ２，Ｌ３，Ｌ４が素子分離領域１２から離れている（素子分離領域１２に接触していない）点にある。
【００５９】
即ち、本実施の形態では、素子分離領域１２に取り囲まれた素子領域は、選択ゲートのゲート電極１５の両側（ソース側及びドレイン側）で、互いに同じ幅Ｗ１を有している。そして、ゲート電極１５のソース側は、従来と同様に、全体に、フォトダイオードの信号蓄積領域１３が配置されている。一方、ゲート電極１５のドレイン側には、素子領域の幅Ｗ１よりも狭い幅Ｗ３を有する検出部１４が配置されている。また、ゲート電極１５が延びる方向（一方向に相当）に直交する方向（他の一方向）における検出部１４の幅は、他の一方向におけるゲート電極１５の縁部から素子分離領域１２の縁部までの幅よりも狭くなっている。
【００６０】
結果として、検出部１４の縁部の全ては、素子分離領域１２から離れることになる。
【００６１】
このような構成にすることにより、検出部１４は、素子分離領域１２の周辺部に発生する結晶欠陥の影響を受けなくなり、検出部に生じるリーク電流を抑制することが可能となる。その結果、疑似信号を防止でき、固体撮像装置の安定動作に貢献することができる。
【００６２】
本実施の形態におけるデバイス構造の特徴は、第二に、転送ゲートのチャネル幅Ｗ２が、検出部１４のサイズ（ここでは、一方向の幅を意味する）Ｗ３よりも大きく設定されている点にある。例えば、転送ゲートのチャネル幅Ｗ２は、フォトダイオードの信号蓄積領域１３のサイズ（ここでは、一方向の幅を意味する）Ｗ１に等しくなるように設定される。
【００６３】
つまり、従来のデバイス（図１９参照）では、転送ゲートのチャネル幅Ｗ２が、検出部１４のサイズと同じに設定されていたため、チャネル幅Ｗ２と検出部１４のサイズが互いに依存し合い、電荷の転送と光感度との間にトレードオフの問題を発生させていた。これに対し、本実施の形態のデバイスによれば、チャネル幅Ｗ２は、検出部１４のサイズＷ３に関係なく、自由に設定できるため、トレードオフの問題を解決することができる。
【００６４】
従って、本実施の形態におけるデバイス構造によれば、転送ゲートのチャネル幅Ｗ２を、最大で、フォトダイオードの信号蓄積領域１３のサイズＷ１と同じに設定できるため、信号蓄積領域１３から検出部１４に全ての電荷を完全に転送することができるようになる。また、このような構成にしても、検出部１４のサイズＷ３については、できるだけ小さく設定できるため、イメージセンサとしての光感度を低下させることもない。
【００６５】
［第３実施の形態］
本実施の形態は、上述の第１実施の形態に関わるデバイス構造の変形例である。そして、その特徴は、検出部１４を方形の素子領域の角部に配置し、かつ、チャネル領域に接触する縁部を除く、検出部１４の縁部の少なくとも一部（具体的には、ゲート電極１５が延びる方向における検出部１４の２つの縁部のうちの１つＬ１）を素子分離領域１２から離した点にある。
【００６６】
以下、本実施の形態に関わるデバイス構造について詳細に説明する。
図７は、本発明の第３実施の形態に関わるデバイス構造の平面レイアウトを示している。なお、図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図であり、図９は、図７のＩＸ−ＩＸ線に沿う断面図である。
【００６７】
ｐ型半導体基板（又はｐ型ウェル領域）１１上には、素子分離領域１２が設けられている。本例では、素子分離領域１２は、ＬＯＣＯＳ法により形成されるフィールド酸化膜から構成される。但し、素子分離領域１２は、例えば、ＳＴＩ構造を有する酸化膜などから構成してもよい。
【００６８】
素子分離領域１２により取り囲まれた素子領域内には、フォトダイオード及び転送ゲートが配置される。
【００６９】
フォトダイオードは、ｐ型半導体基板１１と、半導体基板１１内に形成されるｎ型信号蓄積領域（不純物拡散層）１３とから構成される。なお、図１３に示すように、ｎ型信号蓄積領域１３上にｐ＋  型表面シールド層１８を形成し、フォトダイオードを埋め込み型にしてもよい。また、転送ゲートは、ｐ型半導体基板１１内に形成されるｎ型信号蓄積領域１３及びｎ＋  型検出部（検出ノード）１４と、信号蓄積領域１３と検出部１４の間のチャネル領域上に形成されるゲート電極１５とから構成される。
【００７０】
ｎ型信号蓄積領域１３は、フォトダイオードのカソードとなると共に、転送ゲートのソースとなっている。ｎ型信号蓄積領域１３は、空乏化電位を低くし、光電変換により信号蓄積領域１３に蓄積された電荷の全てを十分に検出部１４に転送するために、できるだけ低い不純物濃度に設定される。また、検出部１４は、増幅アンプ（例えば、図１８の増幅ゲート２４）１７に接続される。
【００７１】
上述のようなデバイス構造によれば、第一に、チャネル領域に隣接する縁部を除く、検出部１４の少なくとも１つの縁部（又は、検出部１４が方形でない場合には、検出部１４の縁部の少なくとも一部）が素子分離領域１２から離れているため、検出部１４は、素子分離領域１２の周辺部に発生する結晶欠陥の影響を受け難くなる。その結果、検出部に生じるリーク電流を抑制し、疑似信号を防止できるため、固体撮像装置の安定動作に貢献することができる。
【００７２】
第二に、転送ゲートのチャネル幅Ｗ２は、検出部１４のサイズＷ３に関係なく、自由に設定できるため、例えば、検出部１４のサイズＷ３をできるだけ小さく設定すると共に、転送ゲートのチャネル幅Ｗ２をフォトダイオードの信号蓄積領域１３のサイズＷ１に等しくなるように設定できる。その結果、信号蓄積領域１３から検出部１４への電荷の転送を完全化することができ、また、イメージセンサとしての光感度を低下させることもない。
【００７３】
ところで、上述の第３実施の形態に関わるデバイス構造では、特に、フォトダイオードを埋め込み型（又は完全転送型）にした場合（図１３参照）に、新たな問題が生じる。
【００７４】
まず、図７のＡ−Ａ線に沿う断面におけるフォトダイオードの信号蓄積領域１３の空乏化電位について検討する。通常、固体撮像装置の画素部及びその周辺では、電気力線が素子分離領域１２に広がるため、いわゆる狭チャネル効果によりフォトダイオードの空乏化電位が小さくなる。
【００７５】
例えば、図７乃至図９のデバイスにおいても、狭チャネル効果により、転送ゲートのゲート電極１５直下のチャネル領域のうち素子分離領域１２に近い端部（チャネル領域の端部と称する）では、チャネル電位は、低くなる。このため、チャネル領域の端部では、フォトダイオードの中心部の高い空乏化電位に達することなく、電荷の完全転送ができなくなる。
【００７６】
このような問題を解決するためには、例えば、転送ゲートのゲート電極１５にさらに高い電位を与える手法を適用することが考えられる。しかし、この場合、高い電位を生成するために、新たに昇圧回路が必要になったり、また、この高い電位により、ゲート耐圧が十分に確保できなくなる問題が生じる。
【００７７】
従って、狭チャネル効果に起因するチャネル領域の端部の空乏化電位の低下の問題を回避するためには、上述の第１及び第２実施の形態のデバイスのように、検出部１４を、フォトダイオードの電位が最も高くなる転送ゲート中央部に配置することが好ましい。
【００７８】
そこで、例えば、図７乃至図９に示すデバイス構造を変形し、図１０乃至図１２に示すようなデバイス構造にすることもできる。
【００７９】
図１０は、本発明の関わるデバイス構造の平面レイアウトを示している。図１１は、図１０のＸＩ−ＸＩ線に沿う断面図、図１２は、図１０のＸＩＩ−ＸＩＩ線に沿う断面図である。
【００８０】
図１０乃至図１２に示すデバイス構造では、検出部１４が、フォトダイオードの電位が最も高くなる転送ゲート中央部に配置されるように、検出部１４の縁部Ｌ１を、ゲート電極１５が延びる方向の素子分離領域１２の縁部に近づけている。但し、この場合においても、当然に、検出部１４の縁部Ｌ１は、素子分離領域１２に接触することはない。
【００８１】
図１０乃至図１２に示すデバイス構造によれば、検出部１４のサイズが、多少、大きくなってしまうが、検出部１４が、フォトダイオードの電位が最も高くなる転送ゲート中央部に配置されるため、狭チャネル効果による悪影響を最低限に抑え、電荷の完全転送を可能にすることができる。また、検出部１４の縁部Ｌ１が素子分離領域１２に接触しないため、リーク電流による疑似信号の問題も抑制することができる。
【００８２】
［第４実施の形態］
本実施の形態は、上述の第１実施の形態に関わるデバイス構造の改良例である。本実施の形態に関わるデバイス構造の特徴は、２つのフォトダイオード（光電変換部）に対して１つの検出部を設け、画素サイズの縮小を図った点にある。なお、検出部に関しては、上述の第１実施の形態と同様に、転送ゲートのゲート電極が延びる方向（一方向に相当）の２つの端部Ｌ１，Ｌ２が共に素子分離領域１２から離れている。
【００８３】
以下、本実施の形態に関わるデバイス構造について詳細に説明する。
図１４は、本発明の第４実施の形態に関わるデバイス構造の平面レイアウトを示している。なお、図１５は、図１４のＸＶ−ＸＶ線に沿う断面図であり、図１６は、図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。
【００８４】
ｐ型半導体基板（又はｐ型ウェル領域）１１上には、素子分離領域１２が設けられている。本例では、素子分離領域１２は、ＬＯＣＯＳ法により形成されるフィールド酸化膜から構成される。但し、素子分離領域１２は、例えば、ＳＴＩ構造を有する酸化膜などから構成してもよい。
【００８５】
素子分離領域１２により取り囲まれた素子領域内には、２つのフォトダイオード（光電変換部）と２つの転送ゲートが配置される。
【００８６】
フォトダイオードは、ｐ型半導体基板１１と、半導体基板１１内に形成されるｎ型信号蓄積領域（不純物拡散層）１３Ａ，１３Ｂとから構成される。なお、フォトダイオードに関しては、図１３に示すように、埋め込み型にしてもよい。また、転送ゲートは、ｐ型半導体基板１１内に形成されるｎ型信号蓄積領域１３Ａ，１３Ｂ及びｎ＋  型検出部（検出ノード）１４と、信号蓄積領域１３Ａ，１３Ｂと検出部１４の間のチャネル領域上に形成されるゲート電極１５Ａ，１５Ｂとから構成される。
【００８７】
ｎ型信号蓄積領域１３Ａ，１３Ｂは、フォトダイオードのカソードとなると共に、転送ゲートのソースとなっている。ｎ型信号蓄積領域１３Ａ，１３Ｂは、空乏化電位を低くし、光電変換により信号蓄積領域１３Ａ，１３Ｂに蓄積された電荷の全てを十分に検出部１４に転送するために、できるだけ低い不純物濃度に設定される。また、検出部１４は、増幅アンプ（例えば、図１８の増幅ゲート２４）１７に接続される。
【００８８】
本実施の形態におけるデバイス構造では、図１７の等価回路に示すように、フォトダイオード２１Ａは、転送ゲート２２Ａを経由して検出部（検出ノード）Ｄに接続され、同様に、フォトダイオード２１Ｂも、転送ゲート２２Ｂを経由して検出部（検出ノード）Ｄに接続される。
【００８９】
そして、第一の特徴は、転送ゲート（ＭＯＳトランジスタ）のゲート電極１５Ａ，１５Ｂが延びる方向（一方向に相当）に存在する検出部１４の２つの縁部Ｌ１，Ｌ２が、共に、素子分離領域１２から離れている（素子分離領域１２に接触していない）点にある。
【００９０】
即ち、本実施の形態では、素子分離領域１２に取り囲まれた素子領域は、選択ゲートのゲート電極１５Ａ，１５Ｂの両側（ソース側及びドレイン側）で、互いに同じ幅Ｗ１を有している。そして、ゲート電極１５Ａ，１５Ｂのソース側は、従来と同様に、全体に、フォトダイオードの信号蓄積領域１３Ａ，１３Ｂが配置されている。一方、ゲート電極１５Ａ，１５Ｂのドレイン側には、素子領域の幅Ｗ１よりも狭い幅Ｗ３を有する検出部１４が配置されている。結果として、ゲート電極１５Ａ，１５Ｂが延びる方向に存在する検出部１４の縁部は、素子分離領域１２から離れることになる。
【００９１】
このようなデバイス構造によれば、検出部１４は、素子分離領域１２の周辺部に発生する結晶欠陥の影響を受けなくなり、検出部に生じるリーク電流を抑制することが可能となる。その結果、疑似信号を防止でき、固体撮像装置の安定動作に貢献することができる。
【００９２】
また、第二の特徴は、転送ゲートのチャネル幅Ｗ２が、検出部１４のサイズ（ここでは、一方向の幅を意味する）Ｗ３よりも大きく設定されている点にある。例えば、チャネル幅Ｗ２は、フォトダイオードの信号蓄積領域１３のサイズ（ここでは、一方向の幅を意味する）Ｗ１に等しくなるように設定される。
【００９３】
このようなデバイス構造によれば、チャネル幅Ｗ２は、検出部１４のサイズＷ３に関係なく、自由に設定できる。即ち、転送ゲートのチャネル幅Ｗ２は、最大で、フォトダイオードの信号蓄積領域１３のサイズＷ１と同じに設定できる。このため、信号蓄積領域１３から検出部１４に全ての電荷を完全に転送することが可能になる。また、このような構成にしても、検出部１４のサイズＷ３については、できるだけ小さく設定できるため、イメージセンサとしての光感度を低下させることもない。
【００９４】
【発明の効果】
以上、説明したように、本発明の固体撮像装置によれば、第一に、チャネル領域に隣接する縁部を除く、検出部の少なくとも１つの縁部、又は、検出部が方形でない場合には、チャネル領域に隣接する部分を除く、検出部の縁部の少なくとも一部が、素子分離領域から離れている。これにより、検出部は、素子分離領域の周辺部に発生する結晶欠陥の影響を受けなくなり、検出部に生じるリーク電流を抑制することが可能となる。その結果、疑似信号を防止でき、固体撮像装置の安定動作に貢献することができる。
【００９５】
第二に、転送ゲートのチャネル幅が、検出部のサイズに関係なく、例えば、フォトダイオードの信号蓄積領域のサイズ（一方向の幅）に等しくなるように設定される。これにより、フォトダイオードの信号蓄積領域から検出部に全ての電荷を完全に転送することが可能になる。また、検出部のサイズについては、転送ゲートのチャネル幅に関係なく、できるだけ小さく設定できるため、イメージセンサとしての光感度を低下させることもない。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わる固体撮像装置の平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】図１のＩＩＩ−ＩＩＩ線に沿う断面図。
【図４】本発明の第２実施の形態に関わる固体撮像装置の平面図。
【図５】図４のＶ−Ｖ線に沿う断面図。
【図６】図４のＶＩ−ＶＩ線に沿う断面図。
【図７】本発明の第３実施の形態に関わる固体撮像装置の平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】図７のＩＸ−ＩＸ線に沿う断面図。
【図１０】本発明の第３実施の形態に関わる固体撮像装置の平面図。
【図１１】図１０のＸＩ−ＸＩ線に沿う断面図。
【図１２】図１０のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】埋め込み型フォトダイオードのデバイス構造を示す断面図。
【図１４】本発明の第４実施の形態に関わる固体撮像装置の平面図。
【図１５】図１４のＸＶ−ＸＶ線に沿う断面図。
【図１６】図１４のＸＶＩ−ＸＶＩ線に沿う断面図。
【図１７】図１４のデバイスの等価回路を示す回路図。
【図１８】固体撮像装置の画素部の一例を示す回路図。
【図１９】従来の固体撮像装置の平面図。
【図２０】図１９のＸＸ−ＸＸ線に沿う断面図。
【図２１】図１９のＸＸＩ−ＸＸＩ線に沿う断面図。
【符号の説明】
１１                          ：ｐ型半導体基板、
１２                          ：素子分離領域、
１３，１３Ａ，１３Ｂ          ：ｎ型信号蓄積領域、
１４                          ：ｎ＋  型検出部、
１５，１５Ａ，１５Ｂ          ：ゲート電極、
１６                          ：コンタクト部、
１７                          ：増幅アンプ、
１８                          ：ｐ＋  型表面シールド層、
２１，２１Ａ，２１Ｂ          ：フォトダイオード、
２２，２２Ａ，２２Ｂ          ：転送ゲート、
２３                          ：リセットゲート、
２４                          ：増幅ゲート、
２５                          ：選択ゲート、
２６                          ：垂直走査回路、
２７                          ：水平走査回路、
２８                          ：負荷ゲート。
【図１】
0004246890.tif 000002
【図２】
0004246890.tif 000003
【図３】
0004246890.tif 000004
【図４】
0004246890.tif 000005
【図５】
0004246890.tif 000006
【図６】
0004246890.tif 000007
【図７】
0004246890.tif 000008
【図８】
0004246890.tif 000009
【図９】
0004246890.tif 000010
【図１０】
0004246890.tif 000011
【図１１】
0004246890.tif 000012
【図１２】
0004246890.tif 000013
【図１３】
0004246890.tif 000014
【図１４】
0004246890.tif 000015
【図１５】
0004246890.tif 000016
【図１６】
0004246890.tif 000017
【図１７】
0004246890.tif 000018
【図１８】
0004246890.tif 000019
【図１９】
0004246890.tif 000020
【図２０】
0004246890.tif 000021
【図２１】
0004246890.tif 000022