(57)【特許請求の範囲】
【請求項１】
少なくとも二つのモジュール（１，２）の閉鎖チェーンを含むリングオシレータであって、
前記モジュール（１，２）のうちの少なくとも一つのモジュール（１）は、一次増幅器段（１０）と、二次増幅器段（１１）と、前記少なくとも一つのモジュール（１）の出力信号を生成するように前記一次増幅器段（１０）及び前記二次増幅器段（１１）の出力信号を結合する結合手段（１２）とを備えており、前記一次増幅器段（１０）と前記二次増幅器段（１１）とは、相互に異なる遅延を有し、前記一次増幅器段（１０）及び前記二次増幅器段（１１）は、それぞれ、前記少なくとも一つのモジュール（１）の入力（１３）に接続されており、
前記リングオシレータはさらに、前記リングオシレータのための所望の周波数を表す入力制御信号（Ｃｏ）に応答して前記一次増幅器段（１０）及び前記二次増幅器段（１１）の増幅を制御するための第一の補助制御信号（Ｃ１）及び第二の補助制御信号（Ｃ２）を生成し二つの分岐路（４３，４４）を介して出力する制御装置としての補助差動増幅器（４）であって、前記二つの分岐路（４３，４４）を有する差動増幅器（４１，４２）と、当該差動増幅器（４１，４２）の前記二つの分岐路（４３，４４）とは反対側の共通接続点に接続された電流源（４５）とを備える前記補助差動増幅器（４）を備えており、
前記一次増幅器段（１０）は差動増幅器（１００，１０１）によって構成されており、
前記二次増幅器段（１１）は差動増幅器（１１０，１１１）によって構成されており、
前記二次増幅器段（１１）は、第一の遅延手段（１１２）と第二の遅延手段（１１３）とを介して前記一次増幅器段（１０）の第一の入力（１００ａ）と第二の入力（１０１ａ）とに接続された第一の入力（１１０ａ）と第二の入力（１１１ａ）とを有し、前記一次増幅器段（１０）を構成する前記差動増幅器（１００，１０１）及び前記二次増幅器段（１１）を構成する前記差動増幅器（１１０，１１１）の各々は、前記電流源（４５）から電流の供給を受ける前記補助差動増幅器（４）の前記二つの分岐路（４３，４４）からそれぞれ電流の供給を受けており、前記一次増幅器段（１０）を構成する前記差動増幅器（１００，１０１）は、第一の出力（１００ｃ）及び第二の出力（１０１ｃ）を有し、前記二次増幅器段（１１）を構成する前記差動増幅器（１１０，１１１）は、第一の出力（１１０ｃ）及び第二の出力（１１１ｃ）を有し、前記結合手段（１２）は、前記一次増幅器段（１０）を構成する前記差動増幅器（１００，１０１）の第一の出力（１００ｃ）と前記二次増幅器段（１１）を構成する前記差動増幅器（１１０，１１１）の第一の出力（１１０ｃ）とを接続する第一の共通ノード（１２３）と、前記一次増幅器段（１０）を構成する前記差動増幅器（１００，１０１）の第二の出力（１０１ｃ）と前記二次増幅器段（１１）を構成する前記差動増幅器（１１０，１１１）の第二の出力（１１１ｃ）とを接続する第二の共通のノード（１２４）とによって構成されており、
前記少なくとも一つのモジュール（１）はさらに、
前記第一の共通ノード（１２３）及び前記第二の共通ノード（１２４）にそれぞれ連結された第一の入力（１５４）及び第二の入力（１５５）と、第一の出力（１５６）及び第二の出力（１５７）とを有するバッファ段（１５）と、
前記バッファ段（１５）の前記第一の出力（１５６）及び第二の出力（１５７）にそれぞれ連結された二つの入力（１４３，１４４）と、前記バッファ段（１５）の前記第二の入力（１５５）及び第一の入力（１５４）にそれぞれ連結された二つの出力（１４５，１４６）とを有する更なる補助増幅器段（１４）と、
を備えていることを特徴とするリングオシレータ。
【請求項２】
前記バッファ段（１５）の前記第一の出力（１５６）と第二の出力（１５７）とは、前記少なくとも一つのモジュール（１）に備えられた前記一次増幅器段（１０）の第一の入力（１００ａ）と第二の入力（１０１ａ）とにそれぞれ容量結合されていることを特徴とする請求項１に記載のリングオシレータ。
【請求項３】
データ及びクロック回復装置（ＤＣＲ）の入力（ＩＮ）に接続された第一の入力（５ａ）を有する位相検出器（５）を備えた前記データ及びクロック回復装置（ＤＣＲ）であって、前記位相検出器（５）は、第二の入力（５ｂ）と、先行する請求項のいずれかに記載の制御可能なリングオシレータ（７）に連結された出力（５ｃ）とを有し、前記位相検出器（５）の前記第二の入力（５ｂ）は、フィードバック手段（８）を介して前記制御可能なリングオシレータ（７）の出力（７ａ）に接続され、前記データ及びクロック回復装置（ＤＣＲ）は、前記データ及びクロック回復装置（ＤＣＲ）の入力（ＩＮ）に連結された第一の入力（９ａ）と、前記制御可能なリングオシレータ（７）の出力（７ａ）に連結された第二の入力（９ｂ）とを有する、サンプリングされた出力信号（Ｓout）を生成するためのデータ検出装置（９）をさらに備えていることを特徴とするデータ及びクロック回復装置（ＤＣＲ）。
【請求項４】
入力信号（Ｓin）を受信するための入力（ＩＮ）と、前記入力信号（Ｓin）から二進信号（Ｓout）を再生する請求項３に記載のデータ及びクロック回復装置（ＤＣＲ又は５０）と、チャネル復号及び／又は誤り訂正復号によって前記二進信号（Ｓout）から出力情報信号（Ｓout’）を生成する回路モジュール（６０）とを有することを特徴とする伝送チャネル用受信器。
【請求項５】
情報キャリア（２２）から情報を再生するための装置であって、
前記情報キャリア（２２）のトラック内の物理的に検出可能なパターンから読取り信号（Ｓread）を再生する読取りヘッド（２６）と、前記情報キャリア（２２）と前記読取りヘッド（２６）との間に相対動作を発生させる動作手段と、前記読取り信号（Ｓread）から二進信号（Ｓout）を再生する請求項３に記載のデータ及びクロック回復装置（ＤＣＲ）と、チャネル復号及び／又は誤り訂正復号によって前記二進信号（Ｓout）から出力情報信号（Ｓout’）を生成するモジュール（２９，３２）とを備えていることを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも二つのモジュールの閉鎖チェーンを含むリングオシレータに関する。
【０００２】
本発明はまた、検出器に関する。
【０００３】
本発明はさらに、受信器に関する。
【０００４】
本発明はさらに、情報キャリアを再生するための装置に関する。
【背景技術】
【０００５】
リングオシレータは、広く使用されている。このようなオシレータは、オープンループ利得１及び総位相偏移３６０°を有する少なくとも二つのモジュールの閉鎖チェーンを含んでいる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
多くの用途では、リングオシレータが動作する周波数は、制御可能であることが望ましい。
【課題を解決するための手段】
【０００７】
本発明の目的は、リングオシレータの周波数を制御するための手段を提供することである。
【０００８】
本発明によれば、複数のモジュールのうちの少なくとも一つは、一次増幅器段と、二次増幅器段と、上記モジュールの出力信号を生成するように上記一次、二次増幅器段の出力信号を結合する結合手段とを備えており、上記増幅器段は、相互に異なる遅延を有し、上記一次及び二次増幅器段はそれぞれ、上記モジュールの入力に連結されており、上記リングオシレータはさらに、上記リングオシレータのための所望の周波数を表す入力制御信号に応答して上記一次増幅器段及び上記二次増幅器段の増幅を制御する第一及び第二の補助制御信号を生成する制御装置を備えている。
【０００９】
本発明に係るリングオシレータにおいては、周波数は、制御装置によって容易に制御することができる。入力制御信号に応答して制御装置は、一次及び二次増幅器段の増幅を制御する第一及び第二の補助制御信号を生成する。これらの増幅器段は異なる遅延を有するので、これはまた、リングオシレータの発信周波数に差異を生じさせる。例えば、もし二次増幅器段がより高い遅延を有していれば、一次増幅器段の増幅の減少と組み合わせた二次増幅器段の増幅の増加は、より低い発信周波数という結果をもたらすであろう。
【００１０】
複数のモジュールのうちのただ一つのモジュールが本発明によるこのような並列回路によって構成されれば原則的には十分であるが、もしこれらのモジュールの各々がこのような並列回路を有するならば、最良の制御可能性が得られる。これらのモジュールは、同じものであることが好ましい。その場合には、これらのモジュールはそれぞれ、同じ制御装置によって制御することができる。
【００１１】
二つのモジュールを備えた本発明に係るリングオシレータによれば、周波数は、比率ｆｍａｘ／ｆｍｉｎ≒５／３以内で同調可能である。ここでｆｍａｘ及びｆｍｉｎは、それぞれ最大及び最小の到達可能周波数である。もし、本発明に係るリングオシレータが３段を備えていれば、この比率は約２になる。
【００１２】
この比率は、追加のモジュールを付加することによってさらに増加させることができる。しかしながら、周波数範囲は、分周器によって容易に拡大することができるので、これは、なくてはならないものではない。
【００１３】
遅延手段は、種々の方法によって、例えば、ＲＣネットワークによって実現することができる。ＲＣネットワークは、別個のキャパシタを必要としないが、その代わりに、増幅器の能動素子の寄生容量を使用することができる。
【００１４】
本発明のこれら及び他の態様は、図面を参照しながら、より詳細に説明される。
【発明を実施するための最良の形態】
【００１５】
図１は、第一及び第二のモジュール１、２を備えているリングオシレータを概略的に示す。しかしながら、他の実施例においては、リングオシレータは、さらに多くのモジュールを備えていることもある。図１に示すように、第二のモジュール２は、第一のモジュール１に連結されており、第一のモジュール１は、逆に第二のモジュールに連結されている。図示の実施例においては、これらのモジュールの各々は、一次及び二次の増幅器段１０、１１と、モジュール１０の出力信号を生成するように一次増幅器段１０及び二次増幅器段１１の出力信号を結合する結合手段１２とを備えている。これらの増幅器段１０、１１は、相互に異なる遅延を有する。一次及び二次増幅器段１０、１１は、各々がモジュールの入力１３に接続されている。第二のモジュール２は、第一のモジュール１０と同一のものである。このリングオシレータは、さらに、リングオシレータのための所望の周波数を表す入力制御信号Ｃ０に応答して上記一次増幅器段１０及び上記二次増幅器段１２の増幅を制御するための第一及び第二の補助制御信号Ｃ１、Ｃ２を生成する制御装置を備えている。
【００１６】
図２は、第一のモジュール１と制御装置とをさらに詳細に示す。図示のように、一次増幅器段１０及び二次増幅器段１１は、差動増幅器によって構成されている。一次増幅器段１０を構成する差動増幅器は、第一及び第二の制御可能な半導体素子１００、１０１を備えている。同様に、二次増幅器段１１を構成する差動増幅器は、第一及び第二の制御可能な半導体素子１１０、１１１を備えている。二次増幅器段１１は、第一及び第二の遅延手段を介して一次増幅段１０の第一及び第二の入力１００ａ、１０１ａに接続された第一及び第二の入力１１０ａ、１１１ａを有する。これらの遅延手段は、ここでは、抵抗素子１１２、１１３によって構成されている。これらは、制御可能な半導体素子１１０、１１１の寄生容量と協働して二次増幅段１１の入力信号の遅延を発生させる。差動増幅器１００，１０１；１１０，１１１の各々は、電流源４５から供給を受ける補助差動増幅器４１、４２のそれぞれの分岐４３、４４から供給を受ける。一次増幅器段の差動増幅器は、第一及び第二の出力１００ｃ、１０１ｃを有する。同様に、二次増幅器段の差動増幅器は、第一及び第二の出力１１０ｃ、１１１ｃを有する。結合手段１２は、第一の出力１００ｃ、１１０ｃを接続する第一の共通ノード１２３と、第二の出力１０１ｃ、１１１ｃを接続する第二の共通ノード１２４とによって構成されている。
【００１７】
図３は、更なる実施例によるリングオシレータのモジュールをさらに詳細に示す。図示のモジュールは、バッファ段１５をさらに備えている。このバッファ段は、第一及び第二の共通ノード１２３、１２４に接続された第一及び第二の入力１５４、１５５と、第一及び第二の出力１５６、１５７とを有する。このモジュールは、バッファ段１５の出力１５６、１５７に接続された入力１４３、１４４と、バッファ段１５の入力１５４、１５５に接続された出力１４５、１４６とを有する更なる補助増幅器段１４を備えている。このバッファ段１５と更なる補助増幅器段１４とは、協働してラッチとして機能する。これは、切換え時のモジュールの利得を改善する。
【００１８】
バッファ段１５の出力１５６、１５７は、モジュールの入力１００ａ、１０１ａに容量結合されている。このフィードバックは、フィードバック・キャパシタ１６、１７によって実現される。
【００１９】
図４は、本発明に係るリングオシレータの信号検出器への適用を示す。この信号検出器は、この信号検出器の入力ＩＮに接続された第一の入力５ａを有する位相検出器５を備えている。この位相検出器５は、第二の入力５ｂと、本発明に係る制御可能なオシレータ７に接続された出力５ｃとを有する。例えば、図１及び図２を参照して、又は、図１及び図３を参照して説明された実施例が使用される。制御可能なオシレータ７は、低域フィルタ６を介して位相検出器５に連結されている。位相検出器５の第二の入力５ｂは、フィードバック手段８を介して、制御可能なオシレータ７の出力７ａに連結されている。この信号検出器は、さらに、サンプリングされた出力信号Ｓoutを生成するためのデータ検出装置９を備えている。このデータ検出装置９は、信号検出器の入力ＩＮに連結された第一の入力９ａと、制御可能なオシレータ７の出力に連結された第二の入力９ｂとを有する。
【００２０】
図４に示す信号検出器は、好都合にも種々の用途に、例えば図５に示す伝送チャネル用受信器に使用することができる。図示の受信器は、入力信号を受信するための入力ＩＮと、入力信号Ｓinから二進信号Ｓoutを再生するための、図４を参照して説明された信号検出器５０とを備えている。この受信器はさらに、チャネル復号及び／又は誤り訂正復号によって二進信号Ｓoutから出力情報信号Ｓout’を生成するための回路モジュール６０を備えている。
【００２１】
図６は、さらに、本発明に係るリングオシレータが使用されている、情報キャリアを再生するための装置を示す。この装置は、情報キャリア２２のトラック内の物理的に検出可能なパターンから読取り信号Ｓreadを再生するための読取り（ＲＥＡＤ）ヘッド２６を備えている。これはまた、情報キャリア２２と読取りヘッド２６との間に相対動作を生じさせるための動作手段（図示せず）を備えている。この動作手段は、例えば、情報キャリアを接線方向に動かすためのスピンドルモータと、読取りヘッドを半径方向に動かすための滑り子と、を備えていてもよい。図示の装置は、読取り信号Ｓreadから二進信号Ｓoutを再生するための本発明に係る検出器を備えている。そのために、読取り信号Ｓreadは、最初に等化器（イコライザ）２８によって処理される。この装置は、さらに、チャネル復号及び／又は誤り訂正復号によって二進信号から出力情報信号Ｓout’を生成するためのモジュールを備えている。この場合、この装置は、チャネル復号モジュール２９と、誤り訂正モジュール３２とを備えている。
【図面の簡単な説明】
【００２２】
【図１】本発明に係るリングオシレータを概略的に示す図。
【図２】図１のオシレータの実施例の一部をさらに詳細に示す図。
【図３】本発明に係るオシレータの他の実施例の一部をさらに詳細に示す図。
【図４】本発明に係るオシレータの信号検出器への適用を示す図。
【図５】図４の信号検出器の伝送チャネルへの適用を示す図。
【図６】図４の信号検出器の情報キャリア再生装置への適用を示す図。
【図１】
0004231294.tif 000002
【図２】
0004231294.tif 000003
【図３】
0004231294.tif 000004
【図４】
0004231294.tif 000005
【図５】
0004231294.tif 000006
【図６】
0004231294.tif 000007