(57)【特許請求の範囲】
【請求項１】
基板上にバッファ層および活性層を積層結晶化し、その活性層をパターンニングする工程と、
前記活性層の上面に絶縁層を積層し、その上面の所定位置にフォトレジスト層を利用するフォトリソグラフィーによってゲート電極を積層形成する工程と、
前記ゲート電極に積層されたフォトレジスト層を加温してリフローすることによってゲート電極の横面を被覆させる工程と、
前記被覆されたゲート電極をマスクにしてプラズマイオン注入によって前記活性層の両端部に高密度ドーピングされたコンタクト層を形成する工程と、
前記フォトレジスト層を除去し、低濃度イオン注入をして活性層にＬＤＤ領域を形成する工程と、
前記ゲート電極及び前記絶縁層の上面に層間絶縁層を積層形成する工程と、
前記層間絶縁層及び前記絶縁層の所定部位にコンタクトホールを形成して内側のコンタクト層を露出させる工程と、
前記コンタクトホールに第１金属層／ＩＴＯ層／第２金属層の３層の薄膜を順次に蒸着してパターンニングし、ソース電極とドレイン電極および画素電極を形成する工程と、
前記第２金属層上にデータラインを電気鍍金法で形成する工程と、を含み、
前記第１金属層及び前記第２金属層の厚さは５０Å以下である、ことを特徴とする薄膜トランジスターの製造方法。
【請求項２】
前記第１金属層および第２金属層の金属は電気抵抗が低いＡｇ、Ａｌ、Ａｕの中から選択された１種、またはこれらの合金を使用することを特徴とする請求項１記載の薄膜トランジスターの製造方法。
【請求項３】
前記ＩＴＯ層の厚さは１０００Å以下であることを特徴とする請求項１記載の薄膜トランジスターの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスターの製造方法に関するもので、特に透明な３層構造の薄膜を形成してソース電極とドレイン電極、および画素電極として同時に使える薄膜トランジスターの製造方法に関するものである。
【０００２】
【従来の技術】
薄膜トランジスターは画素をそれぞれ駆動して表示特性を向上できる特徴を持っているために、アクティブマトリクス液晶表示素子のような平板表示素子などで画素のオン/オフスイッチング素子として広く活用されている。また、平板表示素子に適用される薄膜トランジスターは、耐電圧性とオン/オフ電流比が高いという条件を満足しなければならない。
【０００３】
薄膜トランジスターの種類は、非晶質シリコントランジスターと多結晶シリコントランジスターが知られている。多結晶シリコントランジスターが非晶質シリコントランジスターに比べて電子移動率などの性能と信頼度の面でより良い評価を受けているが、高温雰囲気で膜を形成させなければならない問題があるので、一般的には非晶質シリコン薄膜トランジスターが実用化されている。
【０００４】
しかし、最近、エクサイマレーザー装備などを活用して値段が安いガラス基板に手やすく多結晶シリコンを形成できる技術的な進歩がなされることによって、多結晶シリコン薄膜トランジスターに対する関心が高まっているのが実情である。
【０００５】
前記多結晶シリコン薄膜トランジスターでは、ゲート、ソース電極およびドレイン電極のような電極の配列が半導体の両方に位置する同一平面上構造（coplanar）を好む傾向がある。前記同一平面上構造は素子の大きさを最小化でき、ＰＭＯＳとＮＭＯＳを共に備えたＣＭＯＳを具現しやすい長所がある。
【０００６】
図８は従来の一般的な同一平面上構造でできた薄膜トランジスターを示している。図面で基板２の上面は薄膜装備などによって酸化膜が沈積されてバッファ層４を形成しており、このバッファ層４の上面の所定位置には非晶質シリコンで積層されて結晶化された活性層６が位置する。
【０００７】
そして、前記活性層６は絶縁膜８によってコーティングされる。この絶縁膜８の上面には、再びゲート金属層が蒸着された後にフォトリソグラフィー工程を経て所定のゲート電極１０が位置する。
【０００８】
次いで、イオンドーピング法で高濃度ドーピングして前記活性層６の両端部にコンタクト層１２を形成すると、前記ゲート電極１０とコンタクト層１２の間にオフセット領域１４が残される。このオフセット領域１４は、前記ゲート電極１０をマスクとして軽くドーピングさせると、ＬＤＤ領域になる。
【０００９】
最後に、ゲート電極１０の上面に層間絶縁膜１５を積層して前記コンタクト層１２と連通するコンタクトホールを形成した後、ここにソース電極、またはドレイン電極１６を導出して希望の薄膜トランジスターが完成する。
【００１０】
このような従来の薄膜トランジスターの製造工程でフォトリソグラフィー工程は、活性層の定義、ゲート電極形成、n+ドーピング、n-ドーピング、p+ドーピング、コンタクトホール形成、ソース・ドレイン電極の形成工程、およびその後に行われるビアホール、画素電極形成、pチャンネルドーピングなどの段階で行われなければならない。
【００１１】
しかし、周知のようにフォトリソグラフィー工程は、フォトレジスト塗布、マスク露光、現象／エッチングの段階で進められるために製造工程の増加は深刻な生産性の低下および品質不良率の増加を招く。
【００１２】
したがって、薄膜トランジスターの製造工程を節減しようとする各種の提案が試みられた。その中でコンタクト層からソース電極およびドレイン電極を導出する方法としてＩＴＯ層を埋め込んで工程の簡単化を期する方法が実施されている。
【００１３】
しかし、この場合には高密度ドーピングされたコンタクト層の境界で多結晶シリコン薄膜とＩＴＯ層間の接触抵抗が大きな問題を起こしている。また、データラインを既存のメタル電極より抵抗が非常に大きい透明導電膜にした時には、高解像度や大型パネルでＲＣ遅延現象を起こす原因となる。
【００１４】
【発明が解決しようとする課題】
したがって、本発明の目的は、３層構造の薄膜をソース電極とドレイン電極、および画素電極として同時に使うことによって製造工程を減らし、層間の接触抵抗を低められる薄膜トランジスターの製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
前記目的を達成するために本発明の薄膜トランジスターの製造方法は、基板上にバッファ層および活性層を積層して結晶化し、その活性層をパターンニングする工程と、前記活性層の上面に絶縁層を積層し、その上面の所定位置にフォトレジスト層を利用するフォトリソグラフィーによってゲート電極を積層形成する工程と、前記ゲート電極に積層されたフォトレジスト層を加温してリフローすることによってゲート電極の横面を被覆させる工程と、前記被覆されたゲート電極をマスクとしてプラズマイオン注入によって前記活性層の両端部に高濃度ドーピングされたコンタクト層を形成する工程と、前記フォトレジスト層を除去し、低濃度イオン注入をして活性層にＬＤＤ領域を形成する工程と、前記ゲート電極の上面に層間絶縁層を積層形成する工程と、前記層間絶縁層の所定部位にコンタクトホールを形成して内側のコンタクト層を露出させる工程と、前記コンタクトホールに第１金属層/ＩＴＯ層/第２金属層の３層薄膜を順次に蒸着してパターンニングしてソース電極とドレイン電極および画素電極を形成する工程と、前記第２金属層の上にデータラインを電気鍍金法で形成する工程と、を含む。
【００１６】
本発明で前記第１金属層は１００Å以下の厚さを持ち、好ましくは５０Å以下である。前記ＩＴＯ層は１０００Å以下の厚さを持ち、好ましくは６００Å以下である。また前記第２金属層は１００Å以下の厚さを持ち、好ましくは５０Å以下である。
【００１７】
前記金属層の金属としては電気抵抗が低いＡｇ、Ａｌ、Ａｕの中から選択された１種、またはこれらの合金を使用できる。
【００１８】
このような本発明の薄膜トランジスターは、３層構造の薄膜をソース電極とドレイン電極、および画素電極として同時に使うことによってビアホール形成工程と画素電極形成のためのパターンニングを省略することができる。またＩＴＯ層と多結晶シリコン薄膜間の接触抵抗を低めることができる。
【００１９】
【発明の実施の形態】
以下、添付された図面を参考にして本発明の製造方法に関する望ましい実施の形態を詳細に説明する。
【００２０】
図１乃至図７は本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【００２１】
図１を参考にすると、基板２０にバッファ層２２と活性層２４を順次に積層形成する。バッファ層２２はＳｉＯ2 を素材として２０００Å程度の厚さに蒸着形成し、活性層２４は非晶質シリコンを５００〜７００Åに成膜レーザー、また固相成長法で結晶化させて形成する。活性層２４を形成した後、その上面にゲート絶縁膜２６が積層形成される。ゲート絶縁膜２６には通常ＳｉＯ2 、ＳｉＮx （１≦Ｘ≦４）が使われる。
【００２２】
次いで、図２に示すように、ゲート絶縁膜２６の上面の所定位置にＡｌ、多結晶シリコン、Ｔａ、Ｍｏなどでゲート電極２８を設ける。ゲート電極２８はフォトリソグラフィー法で積層形成する。
【００２３】
次いで、ゲート電極２８を形成するために積層させたフォトレジスト層３０を除去しないまま加温すると、リフローされて図３に示すように、フォトレジスト層３０’が側方へ溶けて流れ、ゲート電極２８の横面を被覆するようになる。この状態で、プラズマイオン注入法で高濃度イオン注入を行うと、前記活性層２４の両端部が高濃度ドーピングされてコンタクト層３２が形成される。
【００２４】
次いで、前記フォトレジスト層３０’を除去すると、図４に示すように、前記フォトレジスト層３０’によりシールドされた活性層２４の部分が露出状態になり、ここに再び低濃度イオン注入を行うと、前記露出された部分はＬＤＤ領域３４になる。
【００２５】
その次に、図５に示すように、前記ゲート電極２８を含むように層間絶縁膜３６を積層形成する。層間絶縁膜３６もＳｉＮx （１≦Ｘ≦４）、ＳｉＯ2 を蒸着して形成され、このように層間絶縁膜３６の積層を終了した後には、フォトリソグラフィー法によって所定部位にコンタクトホールを形成する。
【００２６】
最後に、図６に示すように、Ａｇ、Ａｌ、Ａｕの中から選択された１種からなる第１金属層３８を５０Å以下の厚さで蒸着し、その上にＩＴＯ層４０を４００Åの厚さで積層した後、Ａｇ、Ａｌ、Ａｕの中から選択された１種からなる第２金属層４２を５０Å以下の厚さで積層形成して前記ゲート電極２８を中に挟んでソース電極とドレイン電極、および画素電極が形成される。
【００２７】
ここで第１金属層は、透過度のために望ましくは５０Å以下で薄く形成する。また第２金属層は、電気鍍金時、金属のコーティングをしやすくするために５０Å以下で形成する。
【００２８】
一方、３層（第１金属層/ＩＴＯ層/第２層金属層）の薄膜を連続して蒸着し、パターンニングすることによって前記３層の薄膜自体がソース電極、ドレイン電極、および画素電極の役割を果たすようになる。具体的に第１金属層がソース電極、またはドレイン電極の機能を果たすようになり、ＩＴＯ層が画素電極の機能を果たすようになる。従来の層間絶縁膜から分離されたドレイン電極と画素電極を連結するビアホール形成マスク工程が除去されたことが分かる。
【００２９】
また、３層（第１金属層/ＩＴＯ層/第２金属層）の薄膜を１回パターンニングすることによってソース電極、ドレイン電極、および画素電極を同時に定義できるので、従来のソース電極とドレイン電極をパターンニングするためのマスク工程と、画素電極をパターンニングするためのマスク工程など、２回のマスク工程を１回のマスク工程に減らせることが分かる。
【００３０】
また、本発明の他の特徴として、図７に示すように、前記第２金属層４２にデータライン４４を蒸着させることができる。このデータライン４４は、電気鍍金法を使用して形成する。前記電気鍍金法は、電解液に沈漬された金属膜で通電を行う方法で、通電時、データライン４４が連結されたソース電極部分だけ選択的に電流が印加されて金属層が塗布されるので、簡単にデータライン４４の抵抗を低くできる。結局、前記データラインの抵抗が減少することによってＲＣ遅延を最小化できる。
【００３１】
本実施の形態では、３層（第１金属層/ＩＴＯ層/第２金属層）構造について説明したが、２層（第１金属層/ＩＴＯ層）構造を採択してソース電極、またはドレイン電極に選択的に第２金属層を塗布することもできる。この後、第２金属層にデータラインが電気鍍金法で形成されることは前記と同様である。
【００３２】
結局、本発明は３層構造の薄膜を使うことにより、高濃度ドーピングされたソース電極、およびドレインコンタクト領域の多結晶シリコン薄膜とＩＴＯ層間、ＩＴＯ層とデータライン間の接続抵抗だけではなく、電気鍍金法により、データラインの抵抗を低めることができる。また金属薄膜の厚さを薄くすることによって透明導伝膜の特性を持ち、約９０％の光透過度が得られる。
【００３３】
【発明の効果】
以上説明したように本発明は、コンタクトホールの形成後に３層構造の薄膜を形成し、ソース電極とドレイン電極、および画素電極として同時に使うことによって製造工程中のフォトリソグラフィー工程を省略でき、層間の接触抵抗とデータラインのライン抵抗を低められるので、高解像度パネル、または大型パネルの製作に適用した時に起こるＲＣ遅延現象を根本的に解決できるという効果がある。
【図面の簡単な説明】
【図１】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図２】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図３】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図４】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図５】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図６】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図７】本発明による薄膜トランジスターの製造方法を示す工程断面図である。
【図８】従来の同一平面上の多結晶シリコン薄膜トランジスター構造を図示する断層図である。
【符号の説明】
２０  基板
２２  バッファ層
２４  活性層
２６  ゲート絶縁膜
２８  ゲート電極
３０，３０’  フォトレジスト層
３２  コンタクト層
３４  ＬＤＤ領域
３６  層間絶縁膜
３８  第１金属層
４０  ＩＴＯ層
４２  第２金属層
４４  データライン
【図１】
0004296234.tif 000002
【図２】
0004296234.tif 000003
【図３】
0004296234.tif 000004
【図４】
0004296234.tif 000005
【図５】
0004296234.tif 000006
【図６】
0004296234.tif 000007
【図７】
0004296234.tif 000008
【図８】
0004296234.tif 000009