(57)【特許請求の範囲】
【請求項１】
商用交流電源を入力し整流平滑することで直流入力電圧を得る直流入力電圧生成手段と、
上記直流入力電圧を入力して断続するようにしてスイッチング動作を行うスイッチング素子を備えるスイッチング手段と、
上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するために設けられ、少なくとも一次側に一次巻線、二次側に二次巻線を備えるコンバータトランスと、
少なくとも、上記コンバータトランスの一次巻線の漏洩インダクタンス成分と上記スイッチング素子に並列接続された一次側並列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電圧共振形とする一次側並列共振回路と、
上記コンバータトランスの二次巻線に得られる交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング素子のオン期間の長さを制御することにより、上記二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段と、
上記二次側直流出力電圧の負荷に流れるとされる負荷電流を検出し、上記負荷電流が過電流とされる所定レベルに達するのに応じて動作を開始すると共に、上記負荷電流のレベルに応じた上記スイッチング素子のオン期間の長さの制御として、上記負荷電流のレベルが高いときには上記オン期間を短くするように制御し、上記負荷電流のレベルの低下に応じては上記オン期間を長くするように制御する過負荷保護手段と、
上記スイッチング手段におけるスイッチング素子のコレクタ−エミッタ間電圧を検出するようにして設けられると共に、上記コレクタ−エミッタ間電圧が、上記過負荷保護手段による上記オン期間の制御に伴って上昇して過電圧とされる所定レベルに達するのに応じて、上記スイッチング素子のオン期間の長さを制御することで上記コレクタ−エミッタ間電圧のレベルを抑制する過電圧保護手段と
を備えるスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。
【０００２】
【従来の技術】
近年、各種電子機器に用いられるスイッチング電源回路に対する、低ノイズ化や省電力化の要求が高まってきており、共振形のスイッチング電源回路が多用されるようになってきている。
特に、電源回路における一次側に並列共振回路を持つ電圧共振形スイッチング電源回路は、他の方式の共振形スイッチング電源回路に比較して、原理的にスイッチング素子におけるスイッチング損失が小さいことが知られており、上記したような低ノイズ化や省電力化に対する効果が期待されている。
【０００３】
ところで、上記したような電圧共振形スイッチング電源回路においては、入力電圧及び負荷等の変動に対して安定的にゼロボルトスイッチング（ＺＶＳ）動作が得られないという問題点を有していた。
すなわち、上記したような電圧共振形スイッチング電源回路において、このＺＶＳ可能な動作範囲は、共振のインピーダンスをＺｒ、入力電圧をＶｉｎ、負荷電流をＩｏとすると、
Ｉｏ≧Ｖｉｎ／Ｚｒ
で与えられるため、入力電圧が高い領域や負荷が軽い領域ではＺＶＳが不可能となってしまうものである。
【０００４】
このような問題に対し、先に本出願人は、電圧共振形スイッチング電源に対して、二次側にも並列共振回路、或いは直列共振回路を付加し、これによってＺＶＳ可能な動作範囲を広げることが可能となる、いわゆる複合共振形スイッチング電源回路を各種提案している。
【０００５】
図８は、先に本出願人が提案した発明に基づいて構成することのできる、複合共振形スイッチング電源回路の構成例を示した回路図である。
この図において、商用交流電源ＡＣは、ブリッジダイオードＤｉにより全波整流され、その整流出力は平滑コンデンサＣｉに充電される。これにより、交流入力電圧ＶACの１倍のレベルに対応する整流平滑電圧Ｅｉが得られる。
【０００６】
この図に示す電源回路のスイッチングコンバータは電圧共振形とされ、上記整流平滑電圧Ｅｉを入力してスイッチング動作を行うスイッチング素子としては、バイポーラトランジスタであるスイッチング素子Ｑ1が備えられる。
このスイッチング素子Ｑ1のコレクタはコンバータトランスＴＲの一次巻線Ｎ1と接続され、また、コレクタ−エミッタ間には、スイッチング素子Ｑ1と並列に一次側並列共振コンデンサＣｒが挿入されている。そして、この電源回路においては、上記一次側並列共振コンデンサＣｒのキャパシタンスと、上記一次巻線Ｎ1に得られるリーケージインダクタンスにより、一次側並列共振回路が形成され、これによって電圧共振形コンバータとしての動作が得られるようになっている。
さらに、スイッチング素子Ｑ1のコレクタ−エミッタ間には、図示するようにダンパーダイオードＤｐが並列に接続される。これにより一次側（一次巻線Ｎ1）に流れるスイッチング電流が連続的に流れるようになる。
【０００７】
また、このスイッチング素子Ｑ1のベースには、制御・駆動回路１が接続される。この制御・駆動回路１は、所要の周波数による駆動信号を生成し、これをスイッチング素子Ｑ1のベースに対して印加することによりスイッチング素子Ｑ1を駆動する。さらに、この制御・駆動回路１は、後述するシャントレギュレータＱ2からフォトカプラＰＣを介して供給される制御信号のレベルに基づいて、スイッチング素子Ｑ1のスイッチング周波数を可変的に制御する動作を行う。
【０００８】
コンバータトランスＴＲは、一次側に一次巻線Ｎ1、二次側に二次巻線Ｎ2を備え、一次巻線Ｎ1に得られたスイッチング素子Ｑ1の出力を電気的に絶縁された二次側に伝送する。
このコンバータトランスＴＲの構造としては、例えば図９の斜視図に示すように、それぞれ３本の磁脚を有するＥ型コアＣＲ1とＥ型コアＣＲ2とを組み合わせたコアが用いられ、このコアの磁脚に対して、一次巻線Ｎ1と二次巻線Ｎ2とを分割して巻装することで所要のリーケージインダクタンスを得るようにされている。
【０００９】
このコンバータトランスＴＲの二次巻線Ｎ2に対しては、図示するように二次側並列共振コンデンサＣ2が並列に接続される。そして、この二次側並列共振コンデンサＣ2のキャパシタンスと、上記二次巻線Ｎ2のリーケージインダクタンスによっては、二次側並列共振回路が形成される。
このため、コンバータトランスＴＲの二次巻線Ｎ2に交番電圧が励起されることによっては、二次側にて電圧共振動作が得られることになる。
つまり、この図に示す電源回路は、電圧共振形コンバータとして、上述したように一次側において電圧共振動作が得られると共に、二次側においても電圧共振動作が得られる、いわゆる複合共振形コンバータとしての動作が得られるようにされているものである。
【００１０】
また、上記二次巻線Ｎ2に対しては、図示するようにして整流ダイオードＤO1及び平滑コンデンサＣO1による半波整流回路が設けられ、この半波整流回路の整流動作によって、平滑コンデンサＣO1の両端に二次側直流出力電圧ＥOが得られるようになっている。
この二次側直流出力電圧ＥOは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥOは、図示するように次に説明するシャントレギュレータＱ2のための検出電圧としても分岐して入力される。
【００１１】
シャントレギュレータＱ2は、図示するようにそのコントロール端子から、二次側直流出力電圧ＥOと二次側アース間に挿入された分圧抵抗Ｒ3−分圧抵抗Ｒ4の直列接続回路により検出された二次側直流出力電圧ＥOを入力するようにされる。
そして、シャントレギュレータＱ2は、このように入力した二次側直流出力電圧ＥOと内部基準電圧とを比較して、アノードに流れる電流のレベルを制御する。
【００１２】
このようにしてシャントレギュレータＱ2に流れるようになった電流は、制御信号としてフォトカプラＰＣを介して制御・駆動回路１に伝送される。
そして、制御・駆動回路１においては、上述もしたようにこの制御信号のレベルに基づき、スイッチング素子Ｑ1のスイッチング周波数を可変的に制御する動作が行われるようになる。
【００１３】
このようにスイッチング周波数が可変されることによっては、例えば一次側並列共振回路における共振インピーダンスも可変されるようになり、これに伴い二次側に伝送される電力も可変されるようになって、結果的には二次側直流出力電圧ＥOのレベルも可変されるようになる。
すなわち、この図に示す電源回路においては、上記のような動作により二次側直流出力電圧ＥOについての定電圧制御動作が得られているものである。
【００１４】
ここで、このような構成とされる複合共振形のスイッチング電源回路における共振周波数特性の例を図１０に示す。
この図に示すように、上記図８で示したような構成とされる複合共振形スイッチング電源回路においては、共振周波数の変化に伴い、２つのゲインのピークが得られる。すなわち、これは、一次側と二次側とで２つの共振回路が設けられることにより、共振インピーダンスがゼロとなる場合の共振周波数の値が２つ存在するようになることが示されているものである。
そして、図８に示した電源回路においては、図中に矢印で示すように、これら２つの周波数の値の範囲内にスイッチング周波数の制御範囲を設定するようにされている。
【００１５】
上記のようにしてスイッチング周波数の制御範囲を設定する図８の回路の場合、出力電圧についての定電圧化のためのスイッチング周波数制御動作としては、重負荷及び入力電圧のレベルが低い場合には、スイッチング周波数を低くするようにされる。
一方、軽負荷及び入力電圧のレベルが高い場合には、スイッチング周波数を高くするよう制御を行うようにされる。
【００１６】
また、図８の回路においては、スイッチング素子Ｑ1のスイッチング周期におけるオフ期間は、一次側並列共振コンデンサＣｒ及び二次側並列共振コンデンサＣ2と、コンバータトランスＴＲにおけるリーケージインダクタンスとで決まる一定の時間に設定される。
このため、上記したようなスイッチング周波数制御としては、オン時間のみを変化させることによって行うようにされている。
【００１７】
このようにして行われるスイッチング周波数制御動作に伴い、図８の回路におけるスイッチング動作は次の図１１、図１２に示すようになる。
図１１、図１２は、それぞれ一次側並列共振コンデンサＣｒの両端に発生する一次側共振電圧Ｖ1の波形と、スイッチング素子Ｑ1のコレクタ電流Ｉｃの波形を示しており、図１１は軽負荷時、図１２は重負荷時におけるそれぞれの波形を示している。
まず、図１１において、軽負荷時には、上述したようにしてスイッチング周波数は高く制御されるようになるため、この場合のスイッチング素子Ｑ1のオン期間（ＴON）は、図１２の重負荷時に比べて短くなっていることがわかる。
また、図１２において、逆に重負荷時には、先に説明したようにしてスイッチング周波数が低くなるように制御されるようになって、スイッチング素子Ｑ1のオン期間（ＴON）が図１１の場合と比べて長くなるようにされる。
【００１８】
ところで、上記のように構成される図８の電源回路においては、図１１（ａ）及び図１２（ａ）の波形図に示されるように、一次側共振電圧Ｖ1のピークレベルＶｐは、重負荷時の制御により、スイッチング素子Ｑ1のオン期間が長くなることによって上昇するようになる。
すなわち、この一次側共振電圧Ｖ1のピークレベルＶｐは、その変化特性の例を示した図１３に示すように、負荷電流が増加するに従って上昇するようになるものである。
また、さらに、この一次側共振電圧Ｖ1のピークレベルＶｐは、同じく図１３に示すように入力電圧（交流入力電圧ＶAC）が高くなるのに応じても上昇するようになる。
【００１９】
ここで、この一次側共振電圧Ｖ1のピークレベルＶｐは、例えば負荷が短絡した場合に最大のレベルに達してしまうことになる。
まず、負荷が短絡した場合、二次側直流出力電圧ＥOが急激に０レベルまで低下し、シャントレギュレータＱ2に検出入力されるべき電圧がなくなって、制御・駆動回路１には制御信号が供給されなくなる。そして、これに伴っては、スイッチング周波数制御動作が行われなくなり、スイッチング素子Ｑ1は最低のスイッチング周波数により動作するようにされる。
つまり、このようにスイッチング素子Ｑ1が最低のスイッチング周波数により動作することによっては、スイッチング周期におけるオン時間が最大値となり、このため、一次側共振電圧Ｖ1のピークレベルＶｐは最大のレベルに達してしまうものである。
そして、このような一次側共振電圧Ｖ1は、場合によってはスイッチング素子Ｑ1の定格電圧を超えてしまうこともあり、これがスイッチング素子Ｑ1に印加されてしまうと素子が破壊されてしまうという問題があった。
【００２０】
そこで、従来では、上記の問題点に対して以下のような構成を採ることで対処していた。
すなわち、まず、図８の破線内に示すようにして、スイッチング素子Ｑ1のコレクタ−エミッタ間に対し検出抵抗Ｒ５及びＲ６から成る過電圧検出回路６を挿入して一次側共振電圧Ｖ1を検出するようにし、これを制御・駆動回路１に入力するようにする。そして、制御・駆動回路１において、この一次側共振電圧Ｖ1が、例えばスイッチング素子Ｑ1の定格電圧のレベルに対応するようにして設定される所定の電圧（保護設定電圧）のレベルを越えるのに応じて、スイッチング周波数を高くする制御を開始するようにするものである。
これにより、一次側共振電圧Ｖ1が保護設定電圧を越えた場合は、スイッチング周波数が高くなるように制御されるようになり、これに伴って、例えば一次側における共振インピーダンスを大きくさせる等して、一次側共振電圧Ｖ1のレベルを下げるようになるものである。
【００２１】
また、上記問題点に対しては、従来、スイッチング素子Ｑ1のオン期間の時間長の上限値を設定することで、一次側共振電圧Ｖ1のレベルが素子を破壊するに至る所定のレベルに達しないようにするということも行われていた。
【００２２】
【発明が解決しようとする課題】
ここで、上記過電圧検出回路６が設けられた場合の電源回路における動作について、図１５を用いて説明する。
この図において、例えば或る時点ｔａにおいて、負荷が短絡する等して急峻な負荷変動が生じたとする。すると、図１５（ａ）に示すようにして、二次側直流出力電圧ＥOのレベルは、０レベルまで低下していくこととなる。そのタイミングとしては、例えばスイッチング周期によりみた場合、或る時間幅を有して低下していくものである。
また、このように負荷が短絡した場合、先に説明したようにシャントレギュレータＱ2、及び制御・駆動回路１によるスイッチング周波数制御動作が行われなくなることにより、図１５（ｂ）（ｃ）に示すようにスイッチング素子Ｑ1のオン期間ＴON1は最大の時間長になる。これにより、この期間ＴON1直後のオフ期間ＴOFF1における一次側共振電圧Ｖ1としては、非常にピークレベルの高い波形が現れるようになる。
そして、この期間ＴOFF1で発生した一次側共振電圧Ｖ1は、図示する時点ｔｂにおいて、過電圧検出回路６により保護設定電圧を越えたことが検出される。これに応じては、制御・駆動回路１によりスイッチング周波数が制御されるようになり、図示するように以降は、この一次側共振電圧Ｖ1のレベルが抑制されるようになる。
【００２３】
しかしながら、この場合の制御・駆動回路１は、期間ＴOFF1において発生した一次側共振電圧Ｖ1が保護設定電圧のレベルを超えたことを検出するのに応じて、図示するようにその次の周期のオン期間を所定の値とするように動作するものである。
このため、この場合の電源回路においては、上記のように期間ＴOFF1で発生する高レベルの一次側共振電圧Ｖ1を抑えることは不可能であり、この電圧がスイッチング素子Ｑ1の定格電圧を超えてしまった場合、これに対処することができないという問題点があった。
【００２４】
また、上記したスイッチング素子Ｑ1のオン期間の時間長の上限値を規定する場合にも、以下のような問題点があった。
すなわち、このようにオン期間の時間長の上限値を規定したとしても、図１６及び図１７に示す波形図の比較からもわかるように、同じオン時間であっても、入力電圧のレベルが異なれば、一次側共振電圧Ｖ1のピークレベルＶｐの値も大きく異なってきてしまうものである。
つまりは、図１４のピークレベルＶｐの変化特性の例にも示すように、この場合、例えば入力電圧のレベルが低い条件でオン時間の上限値を設定してしまうと、入力電圧のレベルが高かったときはピークレベルＶｐが過大になり、素子が破壊される可能性が高くなってしまう。
また、逆に入力電圧が高い条件でオン時間の上限値を決めてしまうと、入力電圧が低かった際に十分な電力を取り出せなくなってしまうという問題があった。
【００２７】
【課題を解決するための手段】
本発明では、以上のような問題点に鑑み、スイッチング電源回路として以下のように構成することとした。
すなわち、まず、商用交流電源を入力し整流平滑することで直流入力電圧を得る直流入力電圧生成手段と、上記直流入力電圧を入力して断続するようにしてスイッチング動作を行うスイッチング素子を備えるスイッチング手段と、上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するために設けられ、少なくとも一次側に一次巻線、二次側に二次巻線を備えるコンバータトランスとを備え、さらに、少なくとも、上記コンバータトランスの一次巻線の漏洩インダクタンス成分と上記スイッチング素子に並列接続された一次側並列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電圧共振形とする一次側並列共振回路を備える。
また、上記コンバータトランスの二次巻線に得られる交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、上記二次側直流出力電圧のレベルに応じて上記スイッチング素子のオン期間の長さを制御することにより、上記二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段とを備える。
その上で、上記二次側直流出力電圧の負荷に流れるとされる負荷電流を検出し、上記負荷電流が過電流とされる所定レベルに達するのに応じて動作を開始すると共に、上記負荷電流のレベルに応じた上記スイッチング素子のオン期間の長さの制御として、上記負荷電流のレベルが高いときには上記オン期間を短くするように制御し、上記負荷電流のレベルの低下に応じては上記オン期間を長くするように制御する過負荷保護手段と、上記スイッチング手段におけるスイッチング素子のコレクタ−エミッタ間電圧を検出するようにして設けられると共に、上記コレクタ−エミッタ間電圧が、上記過負荷保護手段による上記オン期間の制御に伴って上昇して過電圧とされる所定レベルに達するのに応じて、上記スイッチング素子のオン期間の長さを制御することで上記コレクタ−エミッタ間電圧のレベルを抑制する過電圧保護手段とを備えるようにした。
【００２８】
上記構成による電源回路において、例えば負荷が短絡した場合には、過負荷保護手段により、まず負荷電流が過電流とされる所定レベルに達したことが検出される。そして、上記過負荷保護手段においては、このように過電流が検出されることに応じて、上記負荷電流のレベルに応じたスイッチング素子に対するスイッチング周波数制御動作が開始されるようになる。
これにより、上記構成による電源回路では、負荷短絡時においても、急激に上昇するとされるコレクタ−エミッタ間電圧のレベルが抑制されるようになる。
また、上記構成によれば、例えば上記負荷電流が次第に流れなくなっていくことにより、上記過負荷保護手段によるスイッチング周波数制御動作が行われなくなり、コレクタ−エミッタ間電圧のレベルが徐々に上昇したとしても、過電圧保護手段によりこれが検出されることにより、続けて上記コレクタ−エミッタ間電圧のレベルを抑制する動作が得られるようになる。
【００２９】
【発明の実施の形態】
＜第１の実施の形態＞
図１に第１の実施の形態としてのスイッチング電源回路の回路図を示す。
この図において、商用交流電源ＡＣからは交流入力電圧ＶACが入力され、これがブリッジダイオードＤｉにより全波整流され、その整流出力は平滑コンデンサＣｉに充電される。これにより、図示するように交流入力電圧ＶACの１倍のレベルに対応する整流平滑電圧としての直流入力電圧Ｅｉが得られる。
【００３０】
本実施の形態の場合、上記平滑コンデンサＣｉに対しては、分圧抵抗Ｒ1と分圧抵抗Ｒ2とが直列接続されて形成される入力電圧検出回路５が並列に接続される。そして、この入力電圧検出回路５によっては、上記直流入力電圧Ｅｉが検出されるようになり、この検出出力は、図示するように後述する制御・駆動回路１内の最大オン時間制御部１ａに対して入力される。
【００３１】
この図に示す電源回路のスイッチングコンバータは電圧共振形とされ、上記直流入力電圧Ｅｉを入力してスイッチング動作を行うスイッチング素子としては、バイポーラトランジスタとされるスイッチング素子Ｑ1が備えられる。
このスイッチング素子Ｑ1のコレクタは、図示するようにコンバータトランスＴＲの一次巻線Ｎ1の巻き始め端部と接続され、また、コレクタ−エミッタ間には、スイッチング素子Ｑ1と並列に一次側並列共振コンデンサＣｒが挿入されている。
この電源回路において、上記一次側並列共振コンデンサＣｒのキャパシタンスと、上記一次巻線Ｎ1に得られるリーケージインダクタンスによっては、一次側並列共振回路が形成され、これによって電圧共振形コンバータとしての動作が得られるようになっている。
【００３２】
また、スイッチング素子Ｑ1のコレクタ−エミッタ間には、図示するようにダンパーダイオードＤｐが、上記スイッチングＱ1と並列に接続され、これにより一次側（一次巻線Ｎ1）に流れるスイッチング電流が連続的に流れるようにされる。
【００３３】
また、このスイッチング素子Ｑ1のベースには、制御・駆動回路１が接続される。この制御・駆動回路１は、所要の周波数による駆動信号を生成し、これをスイッチング素子Ｑ1のベースに対して印加することによりスイッチング素子Ｑ1を駆動する。また、この制御・駆動回路１は、後述するシャントレギュレータＱ2からフォトカプラＰＣを介して供給される制御信号に基づき、スイッチング素子Ｑ1のスイッチング周波数を可変的に制御する動作を行う。
【００３４】
また、本実施の形態の場合、この制御・駆動回路１には、図示するように最大オン時間制御部１ａが設けられる。
この最大オン時間制御部１ａは、上記スイッチング素子Ｑ1のスイッチング動作に対する制御として、上記スイッチング素子のオン期間（導通期間）の時間長が、最大オン時間として設定する時間長を越えないように制御する動作を行う。
また、これと同時に、この最大オン時間制御部１ａは、上記最大オン時間の時間長を、上述したようにして入力電圧検出回路５から検出入力される直流入力電圧Ｅｉのレベルに応じた値に設定する。すなわち、この最大オン時間制御部１ａでは、このような最大オン時間制御における入力電圧と最大オン時間との関係について、図２に示すようにして直流入力電圧Ｅｉのレベルが高くなるに従い最大オン時間の時間長が短くなるように設定されるものである。
なお、このような最大オン時間制御部１ａによる最大オン時間制御動作については後述する。
【００３５】
コンバータトランスＴＲは、一次側に一次巻線Ｎ1、二次側に二次巻線Ｎ2を備え、一次巻線Ｎ1に得られたスイッチング素子Ｑ1の出力を電気的に絶縁された二次側に伝送する。
このコンバータトランスＴＲの構造としては、例えば図９に示すように、それぞれ３本の磁脚を有するＥ型コアＣＲ1とＥ型コアＣＲ2とを組み合わせたコアが用いられ、このコアの磁脚に対して、一次巻線Ｎ1と二次巻線Ｎ2とを分割して巻装することで所要のリーケージインダクタンスを得るようにされている。
【００３６】
このコンバータトランスＴＲの二次巻線Ｎ2に対しては、図示するように二次側並列共振コンデンサＣ2が並列に接続される。そして、この二次側並列共振コンデンサＣ2のキャパシタンスと、上記二次巻線Ｎ2のリーケージインダクタンスによっては、二次側並列共振回路が形成される。
このため、コンバータトランスＴＲの二次巻線Ｎ2に交番電圧が励起されることによっては、二次側にて電圧共振動作が得られることになる。
つまり、この図に示す電源回路は、電圧共振形コンバータとして、上述したように一次側において電圧共振動作が得られると共に、二次側においても電圧共振動作が得られる、いわゆる複合共振形コンバータとしての動作が得られるようにされているものである。
【００３７】
また、この電源回路の二次側において、上記二次巻線Ｎ2の巻き始め端部に対しては、図示するようにして整流ダイオードＤO1のアノードが接続され、また、この整流ダイオードＤO1のカソードには、平滑コンデンサＣO1の正極端子が接続される。
そして、これら整流ダイオードＤO1及び平滑コンデンサＣO1によっては、半波整流回路が形成され、この半波整流回路の整流動作によって、平滑コンデンサＣO1の両端に二次側直流出力電圧ＥOが得られるようになっている。
この二次側直流出力電圧ＥOは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥOは、図示するように次に説明するシャントレギュレータＱ2のための検出電圧としても分岐して入力される。
【００３８】
シャントレギュレータＱ2は、そのコントロール端子が、図示するように二次側直流出力電圧ＥOと二次側アース間に挿入された分圧抵抗Ｒ3−分圧抵抗Ｒ4の直列接続回路の分圧点に接続される。これにより、このシャントレギュレータＱ2のコントロール端子には、二次側直流出力電圧ＥOが検出入力されるようになる。
また、シャントレギュレータＱ2のアノードは二次側アースに接地され、カソードはフォトカプラＰＣ（のカソード）に接続される。
【００３９】
このフォトカプラＰＣのアノードは、図示するように上記二次側直流出力電圧ＥOと二次側アース間のラインに接続される。また、このフォトカプラＰＣのコレクタは制御・駆動回路１に接続され、エミッタはスイッチング素子Ｑ1のエミッタに接続される。
【００４０】
このような接続形態において、シャントレギュレータＱ2は、上記のようにして検出入力した二次側直流出力電圧ＥOと内部基準電圧とを比較して、二次側直流出力電圧ＥOのレベルに応じてアノードに流れる電流のレベルを制御する。そして、これによりシャントレギュレータＱ2に流れるようになった電流は、フォトカプラＰＣを介し、電気的に絶縁された一次側に伝送されるようになり、この電流が制御信号として制御・駆動回路１に供給されるようになる。
【００４１】
このように制御信号が供給されることによっては、上述もしたように制御・駆動回路１おいて、この制御信号のレベルに基づいてスイッチング素子Ｑ1のスイッチング周波数を可変的に制御する動作が行われるようになる。
そして、このようにスイッチング周波数が可変されることによっては、例えば一次側並列共振回路における共振インピーダンスも可変されるようになり、これに伴い二次側に伝送される電力も可変されるようになって、結果的には二次側直流出力電圧ＥOのレベルも可変されるようになる。
すなわち、この図に示す電源回路においては、上記のような動作により二次側直流出力電圧ＥOについての定電圧制御動作が得られるようになるものである。
【００４２】
上記のように構成される本実施の形態の電源回路におけるスイッチング動作は、次の図１１、図１２に示すようになる。
図１１、図１２は、それぞれ一次側並列共振コンデンサＣｒの両端に発生する一次側共振電圧Ｖ1の波形と、スイッチング素子Ｑ1のコレクタ電流Ｉｃの波形を示しており、図１１は軽負荷時、図１２は重負荷時におけるそれぞれの波形を示している。
まず、図１１において、軽負荷時には、図１２の重負荷時の場合と比較してわかるように、スイッチング素子Ｑ1のオン期間ＴONは短くなっている。すなわち、この電源回路においては、軽負荷時には、オン期間を短くしてスイッチング周波数を高くする制御動作が行われているものである
また、図１２において、逆に重負荷時には、スイッチング素子Ｑ1のオン期間ＴONが長くなるようにされ、スイッチング周波数が低くなるように制御されている。
【００４３】
また、図１１（ａ）及び図１２（ａ）の波形図に示されるように、一次側共振電圧Ｖ1のピークレベルＶｐは、重負荷時の制御によってスイッチング素子Ｑ1のオン期間が長くなることで上昇するようになる。
すなわち、この一次側共振電圧Ｖ1のピークレベルＶｐは、その変化特性の例を示した図１３に示すように、負荷電流が増加するに従って上昇するようになるものである。
また、さらに、この一次側共振電圧Ｖ1のピークレベルＶｐは、同じく図１３に示すように入力電圧が高くなるのに応じても上昇するようになる。
【００４４】
ここで、本実施の形態の電源回路において、例えば負荷が短絡したとする。
まず、負荷が短絡した場合、二次側直流出力電圧ＥOが急激に０レベルまで低下していくこととなり、シャントレギュレータＱ2には、二次側直流出力電圧ＥOが検出入力されなくなる。これに伴っては、制御・駆動回路１に対し、シャントレギュレータＱ2からの制御信号が供給されなくなり、スイッチング素子Ｑ1に対するスイッチング周波数制御動作は停止されてしまう。
そして、このようにスイッチング周波数制御動作が停止されてしまうことによっては、スイッチング素子Ｑ1が、制御・駆動回路１からの駆動信号のみに基づいた最低のスイッチング周波数により動作してしまう可能性があり、この結果、一次側共振電圧Ｖ1のピークレベルＶｐは急激に上昇してしまう虞がある。
【００４５】
しかしながら、本実施の形態の電源回路において、上記のようにして負荷短絡に伴いスイッチング素子Ｑ1に対するスイッチング周波数制御動作が停止されたとしても、図１で説明したような制御・駆動回路１による最大オン時間制御により、このオン時間が所定の時間長を超えないように制御する動作が得られることとなる。
そして、この場合の制御・駆動回路１では、最大オン時間制御部１ａにおいて、上記最大オン時間を、定常時におけるオン時間よりも長く、且つ上記最低のスイッチング周波数での動作時におけるオン時間を越えないように設定している。すなわち、この最大オン時間として、例えば、ピークレベルＶｐがスイッチング素子Ｑ1の耐圧レベルを越えない程度となるような時間長に設定するものである。
また、これと共にこの最大オン時間制御部１ａでは、上記最大オン時間を固定値とはせず、図１３で説明したような直流入力電圧Ｅｉの変動に伴うピークレベルＶｐの変動を吸収するよう、直流入力電圧Ｅｉのレベルに応じて可変的に設定するようにしている。
【００４６】
ここで、このような最大オン時間制御部１ａによる最大オン時間制御が行われた場合の、本実施の形態の電源回路におけるスイッチング動作を、次の図３、図４に示す。
図３、図４は、それぞれ一次側並列共振コンデンサＣｒの両端に発生する一次側共振電圧Ｖ1の波形と、スイッチング素子Ｑ1のコレクタ電流Ｉｃの波形を示しており、図３は直流入力電圧Ｅｉのレベルが低い場合、図４は直流入力電圧Ｅｉのレベルが高い場合におけるそれぞれの波形を示している。
【００４７】
まず、この電源回路において、最大オン時間の時間長は、先に図２において説明したように、直流入力電圧Ｅｉのレベルが高くなるに従って短くなるように設定されるため、図３の入力電圧Ｅｉのレベルが低い場合には、スイッチング素子Ｑ1のオン期間（ＴON）が、図４の入力電圧Ｅｉが高い場合に比べて長くなるようにされる。
また、逆に図４の入力電圧Ｅｉのレベルが高い場合では、スイッチング素子Ｑ1のオン期間（ＴON）は、図３の入力電圧Ｅｉが低い場合に比べて短くなるようにされる。
そして、このように入力直流電圧Ｅｉのレベルに応じて最大オン時間が可変制御されることにより、図３、図４のそれぞれの場合における一次側共振電圧Ｖ1のピークレベルＶｐの差は、図示するようにほぼなくなるようになる。
すなわち、本実施の形態の最大オン時間制御によっては、入力直流電圧Ｅｉのレベル変動に伴ってピークレベルＶｐが大きく変動してしまうことが防止されるようになるものである。
【００４８】
これは、従来の最大オン時間を固定値とする場合の波形図として示した、図１６及び図１７とを比較した場合に比べて、図３及び図４との比較の方が、直流入力電圧Ｅｉの変動により生じるピークレベルＶｐの差が小さくなっていることからも理解できる。
また、本実施の形態の最大オン時間制御動作時におけるピークレベルＶｐの変化特性の例を図５に示すが、この図５と、上記従来の回路の場合の変化特性を示す図１４との比較からも、直流入力電圧Ｅｉの変動によるピークレベルＶｐの差が、それぞれの図中に矢印で示すように小さくなっていることがわかる。
【００４９】
このように、第１の実施の形態の電源回路においては、例えば負荷が短絡する等してスイッチング周波数制御動作が停止された場合にも、制御・駆動回路１内の最大オン時間制御部１ａにより、スイッチング素子Ｑ1のオン期間の時間長が所定の時間長を超えないように制御されるようになり、この結果一次側共振電圧Ｖ1のピークレベルＶｐが所定レベルを越えないように制御される。
そして、最大オン時間制御部１ａでは、上記最大オン時間として、例えばピークレベルＶｐがスイッチング素子Ｑ1の定格電圧レベルを越えない程度となるようにする時間長が設定されており、これによりピークレベルＶｐが、常にスイッチング素子Ｑ1の定格電圧レベル以下に抑制されるようにしている。
【００５０】
また、これと共に最大オン時間制御部１ａにおいては、上記最大オン時間を直流入力電圧Ｅｉのレベルに応じて可変設定するようにもされるため、最大オン時間制御動作時において、ピークレベルＶｐが入力電圧のレベルによって極端に変動することが防止されるようになる。
【００５１】
さらに、上記のようにして、スイッチング素子Ｑ1の最大オン時間を設定してピークレベルＶｐが所定レベルを越えないようにする本実施の形態の電源回路は、従来のようにスイッチング素子Ｑ1のコレクタ−エミッタ間電圧を検出する構成に比べ、確実にピークレベルＶｐを所定レベル以下に抑えることが可能となる。
【００５２】
＜第２の実施の形態＞
図６は、第２の実施の形態としてのスイッチング電源回路の構成を示す回路図である。なお、この図において、図１で既に説明した部分については同一の符号を付して説明を省略する。
まず、この第２の実施の形態の電源回路においては、分圧抵抗Ｒ5と分圧抵抗Ｒ6が直列接続されて成る過電圧検出回路６が、一次側並列共振コンデンサＣｒに対して並列に接続される。これにより、第２の実施の形態の電源回路においては、この過電圧検出回路６により、一次側並列共振コンデンサＣｒの両端に発生する一次側共振電圧Ｖ1が検出されるようになる。
そして、これら分圧抵抗Ｒ5と分圧抵抗Ｒ6の接続点からは、図示するように制御・駆動回路１に接続されるラインが形成され、この制御・駆動回路１には、上記のようにして検出される一次側共振電圧Ｖ1が入力されるようになる。
【００５３】
また、この電源回路の二次側には、平滑コンデンサＣO1の負極端子に対して過電流検出抵抗Ｒ10が接続され、この過電流検出抵抗Ｒ10の両端には、負荷電流に比例した電圧が生じるようにされる。そして、このように過電流検出抵抗Ｒ10の両端に生じた電圧は、図示するようにこの過電流検出抵抗Ｒ10と過負荷保護回路７の分圧抵抗Ｒ7とが接続されることにより、過負荷保護回路７に入力されるようになる。
【００５４】
過負荷保護回路７は、上記分圧抵抗Ｒ7と分圧抵抗Ｒ8との直列接続回路、及び過負荷保護トランジスタＱ3を有して構成される。
この過負荷保護回路７において、上記直列接続回路の分圧抵抗Ｒ8側は二次側アースに接地される。
また、上記過負荷保護トランジスタＱ3は、ＰＮＰ型のトランジスタとされ、そのベースは、上記分圧抵抗Ｒ7−分圧抵抗Ｒ8の直列接続回路の接続点に対して接続されている。そして、この過負荷保護トランジスタＱ3のコレクタは、フォトカプラＰＣのカソードと接続され、エミッタは二次側アースに接地される。
【００５５】
このように構成される過負荷保護回路７においては、まず、上記過電流検出抵抗Ｒ10より入力された電圧が、分圧抵抗Ｒ7−分圧抵抗Ｒ8の直列接続回路により検出される。そして、この電圧が、過負荷保護トランジスタＱ3のベース−エミッタ間電圧Ｖｂｅの電位を越えると、過負荷保護トランジスタＱ3は導通し、上記過電流検出抵抗Ｒ10より入力された電圧のレベルに応じた電流をコレクタから出力するようにされる。
このように過負荷保護トランジスタＱ3のコレクタより出力された電流は、フォトカプラＰＣを介し、制御信号として制御・駆動回路１に供給される。
【００５６】
第２の実施の形態の場合、制御・駆動回路１では、上記のようにして過負荷保護回路７から供給される制御信号のレベルに基づき、スイッチング素子Ｑ1のスイッチング周波数を可変的に制御する動作を行うようにもされる。
さらに、この場合の制御・駆動回路１は、上記過電圧検出回路６から入力される一次側共振電圧Ｖ1のレベルに基づき、スイッチング素子Ｑ1のスイッチング周波数を制御する動作も行うようにされている。すなわち、先行技術として図８に示した回路と同様、一次側共振電圧Ｖ1が、例えばスイッチング素子Ｑ1の定格電圧のレベルに対応するようにして設定される所定の電圧（保護設定電圧）レベルを越えるのに応じて、スイッチング周波数を高くする制御動作を開始するようにされるものである。
そして、これにより、例えば一次側における共振インピーダンスを大きくする等して、一次側共振電圧Ｖ1のレベルを下げるようにするものである。
【００５７】
なお、この制御・駆動回路１において、定常時の制御動作としては、第１の実施の形態の場合と同様の動作が得られる。
すなわち、重負荷に対する制御としては、シャントレギュレータＱ2から供給される制御信号に基づき、スイッチング周波数を高く（オン期間を短く）するように動作し、逆に、軽負荷に対する制御としては、スイッチング周波数を低く（オン期間を長く）するように動作して、二次側直流出力電圧ＥOについての定電圧化を図るようにされているものである。
【００５８】
ここで、この図に示す電源回路において、例えば負荷が短絡した場合には、上記過電圧検出回路６、及び過負荷保護回路７により、次の図７に示すような動作が得られることとなる。
この図において、図７（ａ）は二次側直流出力電圧ＥO、図７（ｂ）は一次側共振電圧Ｖ1、図７（ｃ）はスイッチング素子Ｑ1のコレクタ電流Ｉｃの波形を示す図であり、それぞれの横軸は時間経過を示している。
まず、図示する時点ｔ１において負荷が短絡したとする。すると、これに応じては、過電流検出抵抗Ｒ10には過大なレベルの負荷電流が流れるようになり、過電流検出抵抗Ｒ10の両端には、この電流に応じたレベルの電圧が生じることとなる。
そして、この両端電圧の電位が、過負荷保護回路７における分圧抵抗Ｒ７及びＲ8と、過負荷保護トランジスタＱ3のベースーエミッタ間電圧Ｖｂｅとで決まる電位に達すると、過負荷保護トランジスタＱ3が導通して制御・駆動回路１に対する制御信号の供給が開始される（図中の期間ｔ２）。
【００５９】
ここで、負荷短絡直後において、上記過電流検出抵抗Ｒ10に流れる負荷電流としては、非常に過大なレベルの電流が流れることとなる。そして、これにより、上記過負荷保護トランジスタＱ3に検出入力される電圧のレベルも比較的大きなレベルとなる。
従って、負荷短絡直後（図示する期間ｔ２の前半部分）においては、この過負荷保護トランジスタＱ3により出力される制御信号のレベルとしても、比較的大きなものとなり、このような制御信号に応じては、制御・駆動回路１において、スイッチング素子Ｑ1のスイッチング周波数を、負荷短絡が発生した時点ｔ１以前よりも急激に高くするように制御する動作が行われるようになる。
この結果、このような負荷短絡直後の過負荷保護回路７の動作によっては、スイッチング素子Ｑ1のスイッチング動作が、図７（ｂ）に示すようにして強制的にオフ期間に移行されるようになる。そして、これに伴っては、一次側共振電圧Ｖ1のピークレベルＶｐも、同図に示すように急激に下げられることとなる。
【００６０】
このような過負荷保護回路７による動作が開始される期間ｔ２において、二次側直流出力電圧ＥOは、負荷が短絡したことにより、図７（ａ）に示すようにして０レベルにまで低下していく。そして、これに伴い、過電流検出抵抗Ｒ10に流れる負荷電流も徐々に減少していくようになり、二次側直流出力電圧ＥOのレベルが０になるとこの電流は流れなくなる。
これに伴っては、過負荷保護トランジスタＱ3のコレクタ電流も徐々に減少することとなり、制御・駆動回路１への制御信号は徐々に減少していくこととなる。そして、このように制御信号が減少していくことによっては、スイッチング素子Ｑ1のオン期間は長くなっていき、この結果、ピークレベルＶｐは、図示するようにこの期間ｔ２の終盤にかけて徐々に上昇していくようにされる。
【００６１】
なお、この期間ｔ２においては、上記のようにして二次側直流電圧ＥOのレベルが急激に低下するため、定常時における定電圧制御動作（シャントレギュレータＱ2、及び制御・駆動回路１の系による制御動作）による影響はほぼなくなっている。
【００６２】
上記のようにして、期間ｔ２においてピークレベルＶｐが徐々に上昇すると、制御・駆動回路１では、或る時点において、このピークレベルＶｐが保護設定電圧のレベルを超えたことが検出されるようになる（図中、期間ｔ３開始時点）。
ここで、この際のピークレベルＶｐは、上記のようにして、過負荷保護回路７の動作が行われることで徐々に上昇していくようにされているため、この場合、ピークレベルＶｐが保護設定電圧を或る許容レベル以上に越えてしまうことが防止されるようになる。
そして、このようにピークレベルＶｐが保護設定電圧のレベルを超えたことが検出されることにより、この制御・駆動回路１では、図６で説明したようにしてスイッチング素子Ｑ1のスイッチング周波数が高くなるように制御する動作が得られるようになる。
このような制御・駆動回路１における過電圧保護動作により、以降はこのピークレベルＶｐが保護設定電圧を超えないように制御されるようになる。
【００６３】
このように、第２の実施の形態のスイッチング電源回路においては、例えば負荷が短絡した場合には、過電流検出抵抗Ｒ10により負荷短絡直後の過大なレベルの負荷電流が検出されることで、過負荷保護回路７の動作が開始され、スイッチング素子Ｑ1に対するスイッチング周波数制御動作が行われるようになる。
そして、この過負荷保護回路７の動作は、上記負荷電流のレベルに応じて行われるようにされる。また、この負荷電流は、負荷短絡直後の過大なレベルから、二次側直流出力電圧ＥOの低下に伴い徐々に減少していくものである。
このため、上記過負荷保護回路７の動作によっては、負荷短絡直後においては、スイッチング素子Ｑ1のスイッチング周波数を急激に高くする動作が得られるようになってピークレベルＶｐが大幅に抑制されるようになり、その後、上記のように負荷電流のレベルが徐々に低下するのに伴って、ピークレベルＶｐが徐々に上昇していくようになる。
これにより、負荷短絡直後において、ピークレベルＶｐが急激に上昇するのを防止することができるようになる。
【００６４】
そして、上記のようにピークレベルＶｐが徐々に上昇し、制御・駆動回路１において保護設定電圧を超えたことが検出されると、以降はこの制御・駆動回路１による過電圧保護動作が行われるようになり、引き続きピークレベルＶｐを保護設定電圧のレベル以下に抑制することができるようになる。
【００６５】
なお、上記各実施の形態では、二次側にも共振回路を備える複合共振形スイッチング電源回路の構成を例示したが、勿論、本発明は二次側に共振回路を備えない他の電圧共振形のスイッチング電源回路に対しても好適に適用することが可能なものである。
【００６６】
また、第１の実施の形態では、平滑コンデンサＣｉの両端電圧である入力直流電圧Ｅｉのレベルに応じて最大オン時間の時間長を設定する例を挙げたが、これに代えて、交流入力電圧ＶACを検出するようにし、これに応じて最大オン時間の時間長を設定するようにしてもよい。
【００６７】
また、第２の実施の形態では、過負荷保護回路７に、過負荷保護トランジスタＱ3を用いた場合を例として挙げたが、この過負荷保護回路７としては、例えば差動アンプ等、他の検出手段を用いることも可能である。
【００６８】
さらに、第２の実施の形態では、一次側共振電圧Ｖ1を検出する手段として、一次側並列共振コンデンサＣｒに並列に設けられる過電圧検出回路６を構成する場合を例に挙げた。しかしながら、上記検出手段としては、例えばコンバータトランスＴＲの一次巻線Ｎ1に対して密結合となる巻線を新たに設け、これに発生する一次側共振電圧Ｖ1に相似な波形を検出するなど、間接的に一次側共振電圧Ｖ1を検出することが可能な他の構成が採られても構わないものである。
【００７０】
【発明の効果】
以上のように、本発明のスイッチング電源回路は、負荷電流が過電流とされる所定レベルに達したことに応じて、上記負荷電流のレベルに応じたスイッチング素子に対するスイッチング周波数制御動作を開始する過負荷保護手段を設けるようにしている。
そして、これにより、例えば負荷短絡直後において急激に上昇するとされる、スイッチング素子のコレクタ−エミッタ間電圧のレベルを抑制することが可能となる。
また、これと共に本発明のスイッチング電源回路は、上記コレクタ−エミッタ間電圧が過電圧とされる所定レベルに達するのに応じて、上記スイッチング素子のスイッチング周波数を制御する過電圧保護手段も設けるようにしている。
そして、これにより、例えば上記負荷電流が次第に流れなくなっていくのに伴って、上記過負荷保護手段によるスイッチング周波数制御動作が行われなくなり、上記コレクタ−エミッタ間電圧のレベルが徐々に上昇したとしても、引き続き上記コレクタ−エミッタ間電圧のレベルを抑制することが可能となる。
【００７１】
このように、本発明のスイッチング電源回路によっては、例えば負荷が短絡した場合においても、スイッチング素子のコレクタ−エミッタ間電圧のレベルが所定のレベル（スイッチング素子の定格電圧）を越えないように制御することが可能となる。
これにより、本発明によっては、負荷短絡時においてスイッチング素子が破壊されるのを防止することが可能となる。
【００７２】
また、上記のようにして、負荷短絡時における上記コレクタ−エミッタ間電圧のレベルを抑制することが可能となることにより、スイッチング素子として従来よりも定格電圧の低いものが使用可能となる。
そして、このように定格電圧の低い素子を使用可能となることによっては、機器の小型化を図ることが可能となる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態としてのスイッチング電源回路の構成を示す回路図である。
【図２】  上記第１の実施の形態のスイッチング電源回路における、最大オン時間制御の例を示す図である。
【図３】  上記第１の実施の形態のスイッチング電源回路におけるスイッチング動作を説明する波形図である。
【図４】  上記第１の実施の形態のスイッチング電源回路におけるスイッチング動作を説明する波形図である。
【図５】  上記第１の実施の形態のスイッチング電源回路における、最大オン時間制御動作時におけるピークレベルＶｐの変化特性を例示する図である。
【図６】  本発明の第２の実施の形態としてのスイッチング電源回路の構成を示す回路図である。
【図７】  上記第２の実施の形態のスイッチング電源回路における、負荷短絡時の動作を説明するための波形図である。
【図８】  先行技術としてのスイッチング電源回路の構成を示す回路図である。
【図９】  図８の回路に用いられるコンバータトランスの構造を示す斜視図である。
【図１０】  図８の回路における共振周波数特性を例示する図である。
【図１１】  図８の回路におけるスイッチング動作を説明する波形図である。
【図１２】  図８の回路におけるスイッチング動作を説明する波形図である。
【図１３】  図８の回路にけるピークレベルＶｐの変化特性を例示する図である。
【図１４】  先行技術として、スイッチング素子のオン時間の上限を定めるスイッチング電源回路におけるピークレベルＶｐの変化特性を例示する図である。
【図１５】  図８の回路にける負荷短絡時の動作を説明するための波形図である。
【図１６】  上記スイッチング素子のオン時間の上限を定めるスイッチング電源回路における、負荷短絡時の動作を説明する波形図である。
【図１７】  上記スイッチング素子のオン時間の上限を定めるスイッチング電源回路における、負荷短絡時の動作を説明する波形図である。
【符号の説明】
Ｄｉ  ブリッジダイオード、Ｃｉ  平滑コンデンサ、Ｑ1  スイッチング素子、Ｑ2、シャントレギュレータ、Ｑ3  過負荷保護トランジスタ、ＴＲ  コンバータトランス、Ｎ1  一次巻線、Ｎ2  二次巻線、Ｃｒ  一次側並列共振コンデンサ、Ｃ2  二次側並列共振コンデンサ、Ｒ10  過電流検出抵抗、１  制御・駆動回路、１ａ  最大オン時間制御部、５  入力電圧検出回路、６  過電圧検出回路、７  過負荷保護回路
【図１】
0004254122.tif 000002
【図２】
0004254122.tif 000003
【図３】
0004254122.tif 000004
【図４】
0004254122.tif 000005
【図５】
0004254122.tif 000006
【図６】
0004254122.tif 000007
【図７】
0004254122.tif 000008
【図８】
0004254122.tif 000009
【図９】
0004254122.tif 000010
【図１０】
0004254122.tif 000011
【図１１】
0004254122.tif 000012
【図１２】
0004254122.tif 000013
【図１３】
0004254122.tif 000014
【図１４】
0004254122.tif 000015
【図１５】
0004254122.tif 000016
【図１６】
0004254122.tif 000017
【図１７】
0004254122.tif 000018