(57)【特許請求の範囲】
【請求項１】
アレイ基板上にＴＦＴと、前記ＴＦＴを有する回路または回路素子と、２次コイルと、整流回路および波形整形回路を形成する工程と、
前記回路または回路素子を電気的に接続し、前記２次コイルと前記整流回路もしくは前記２次コイルと前記波形整形回路とを接続する配線を形成する工程と、
交流の電圧を印加された１次コイルを有するチェック基板と前記２次コイルが形成されたアレイ基板とを一定の間隔を保つように重ね、前記回路または回路素子において生じる電界の強さを測定した結果から前記回路または回路素子の欠陥を検査する工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項２】
アレイ基板上にＴＦＴと、前記ＴＦＴを有する回路または回路素子と、２次コイルと、整流回路および波形整形回路を形成する工程と、
前記回路または回路素子を電気的に接続し、前記２次コイルと前記整流回路もしくは前記２次コイルと前記波形整形回路とを接続する配線を形成する工程と、
交流の電圧を印加された１次コイルを有するチェック基板と前記２次コイルが形成されたアレイ基板とを一定の間隔を保つように重ね、前記回路または回路素子において生じる電磁波の強さを測定した結果から前記回路または回路素子の欠陥を検査する工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項３】
アレイ基板上にＴＦＴと、前記ＴＦＴを有する回路または回路素子と、２次コイルと、整流回路および波形整形回路を形成する工程と、
前記回路または回路素子を電気的に接続し、前記２次コイルと前記整流回路もしくは前記２次コイルと前記波形整形回路とを接続する配線を形成する工程と、
前記アレイ基板上に画素電極を形成する工程と、
１次コイルを有するチェック基板を用いて前記アレイ基板上に形成された前記回路または回路素子を検査する工程と、
前記画素電極上に有機化合物層および電極を形成する工程とを含み、
前記回路素子を検査する工程において、前記チェック基板は前記アレイ基板近傍に非接触で重ねて前記アレイ基板上に形成された回路または回路素子に駆動電源および駆動信号を供給し、かつ前記アレイ基板上の回路および回路素子の動作情報を電界および電磁界の変化で検出することを特徴とする半導体装置の作製方法。
【請求項４】
アレイ基板上にＴＦＴと、前記ＴＦＴを有する回路または回路素子と、２次コイルと、整流回路および波形整形回路を形成する工程と、
前記回路または回路素子を電気的に接続し、前記２次コイルと前記整流回路もしくは前記２次コイルと前記波形整形回路とを接続する配線を形成する工程と、
前記アレイ基板上に画素電極を形成する工程と、
前記画素電極上の一部に開口部を有し、かつ画素電極端部を覆って設けられた有機絶縁膜を形成する工程と、
前記有機絶縁膜上の表面に帯電防止膜を形成する工程と、
１次コイルを有するチェック基板を用いて前記アレイ基板上に形成された前記回路または回路素子を検査する工程と、を含み
前記回路素子を検査する工程において、前記チェック基板は前記アレイ基板近傍に非接触で重ねて前記アレイ基板上に形成された回路または回路素子に駆動電源および駆動信号を供給し、かつ前記アレイ基板上の回路および回路素子の動作情報を電界および電磁界の変化で検出することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記検査する工程の後に、前記アレイ基板上に形成された前記回路または回路素子と、前記２次コイル、前記整流回路および前記波形整形回路とを分断する工程を有することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、前記２次コイル、前記整流回路および前記波形整形回路はアレイ基板を分断する工程において、分断された基板から電気的かつ物理的に切り離されることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記２次コイルは回路または回路素子が有するＴＦＴのゲート電極を形成する導電膜を用いて形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記整流回路および前記波形整形回路は、外部信号入力端子に接続されていることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一において、前記チェック基板には気体を流入するための複数の穴が設けられ、前記チェック基板と前記アレイ基板との間に前記複数の穴を介して気体または液体を流入することによって、前記チェック基板と前記アレイ基板を一定の間隔で制御し、検査する工程を含むことを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一において、前記アレイ基板はガラス基板、石英基板、セラミック基板もしくはプラスチック基板であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、前記１次コイルに駆動電源および駆動信号を供給することによって前記２次コイルに交流電圧が生じ、
前記交流電圧を前記整流回路により直流電圧とし、かつ前記波形整形回路により整形することによって駆動信号とし、
前記アレイ基板上に形成された回路および回路素子に前記直流電圧と前記駆動信号を供給し、前記回路および前記回路素子を検査する工程を含むことを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、前記チェック基板は前記１次コイルおよび電界により光学特性が変化する液晶もしくはポッケルスセルが形成されていることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１２において、前記チェック基板に形成されたポッケルスセルは、ＮＨ4Ｈ2ＰＯ4、ＢａＴｉＯ3、ＫＨ2ＰＯ（ＫＨＰ）、ＫＤ2ＰＯ4（Ｄ・ＫＤＰ）、ＬｉＮｂＯ3、ＺｎＴｅまたはＺｎＯの結晶体であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２又は請求項１３において、前記ポッケルスセルの屈折率の変化を観察することで、前記アレイ基板に形成された回路または回路素子を検査する工程を含むことを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至請求項１１のいずれか一において、前記チェック基板にはさらに小型アンテナが形成され、
前記小型アンテナによりアレイ基板上に形成された回路および回路素子から発生する電磁波の強度、周波数を測定し、製品化可能な回路及び回路素子から発生する電磁波の強度、周波数と比較することで前記アレイ基板上の前記回路または回路素子を検査する工程を含むことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体特性を用いた半導体素子、例えばトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin film transistor:ＴＦＴ）といった半導体素子の検査工程を含む半導体装置の作製方法に関する。より具体的には、非接触型の検査装置及びそれを用いた検査方法に関する。また、このような半導体素子の検査工程を含む半導体装置の作製方法に関する。
【０００２】
【従来技術】
アクティブマトリクス型の液晶ディスプレイやＥＬディスプレイは、一般的に各画素にＴＦＴが設けられており、液晶ディスプレイの場合、この各画素に１つ形成されたＴＦＴがスイッチング素子として機能しており、ＥＬディスプレイの場合は、各画素に形成された複数のＴＦＴの中で、スイッチング素子として機能するＴＦＴと、電流制御を行うＴＦＴとがある。
【０００３】
このようにひとつのディスプレイに多数のＴＦＴが形成されるディスプレイを作製する工程において、製品として完成する前に、工程の早い段階で不良品を見分ける検査工程を含むことは、不良品に対してその工程以降を行わなくてよい、また不良品の早期発見によりリペアしやすい等の理由により、コスト削減という観点から見て、非常に有効な手段である。
【０００４】
例えば、ＥＬディスプレイの場合、ＥＬ素子が有する一方の電極（画素電極）とコンデンサとが、トランジスタを間に介して接続されている場合がある。発光素子の発光を制御するための回路または回路素子に何らかの不具合が生じていても、ＥＬディスプレイを完成させて実際に表示を行うまで、その不具合の存在を確認することが難しい。実際には製品にならないＥＬパネルであっても、良品との区別をつけるために、発光素子を形成し、パッケージングし、コネクターを取り付けてＥＬディスプレイとして完成させて検査を行っていた。この場合、発光素子を形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とが無駄になるため、時間とコストを抑えることができない。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングしコネクターを取り付ける工程が無駄になり、同様に時間とコストを抑えることができない。
【０００５】
そこで、半導体膜、絶縁膜または配線のパターン（以下、単にパターンと呼ぶ）の幅のばらつきによって動作不良が生じている箇所や、ゴミまたは成膜不良によって、配線が断線またはショートしている箇所を検出したり、検査対象である回路または回路素子が正常に動作するかどうかを確認するための検査が行われている。このような欠陥検査は、主に光学式検査方法と、プローブ検査方法とに大別される。
【０００６】
光学式検査方法は、基板上に形成されたパターンをＣＣＤ等で読み取り、基準となるパターンと比較して欠陥を識別する検査方法である。また、プローブ検査方法は、基板側の端子に微細なピン（プローブ）を立てて、プローブ間の電流または電圧の大きさによって欠陥を識別する検査方法である。一般的に、前者は非接触型検査方法と呼ばれ、後者は触針型検査方法と呼ばれる。
【０００７】
【発明が解決しようとする課題】
ＴＦＴ基板に配線を直接接続（接触）させた上記のような検査方法により製品にできる良ＴＦＴ基板または製品できない不良ＴＦＴ基板かが判断されている。しかし、これらの方法は、接続配線の取り付け、取り外し作業において、ゴミが基板に付着してしまう可能性が高い。さらに、配線に直接微細なピン（プローブ）を接触させて欠陥箇所を検出する方法では、配線に傷が付いてしまう可能性がある。上記した検査方法では、検査工程を行ったせいで、いたずらに不良品を増やしてしまうことがあり得る。
【０００８】
そこで、本発明において、アクティブマトリクス型のＥＬディスプレイの量産化に向けて、ＥＬディスプレイを完成させる前に、ＴＦＴ基板に形成された回路および回路素子が正常に動作するかどうかを確認できる非接触の検査工程を含む半導体装置の作製方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者は、アレイ基板に直接検査装置を接続しなくても、電磁誘導によってＴＦＴ基板の配線に起電力を生じさせることで、該配線に電流を流す方法を考えた。
【００１０】
具体的には、ＴＦＴ基板を検査するための、検査用の基板（チェック基板）を別途用意する。チェック基板は１次コイルを有しており、検査対象とであるアレイ基板（ＴＦＴ基板）は、２次コイルを有している。
【００１１】
なお、１次コイルと２次コイルはともに、基板上に成膜した導電膜をパターニングすることで形成する。そして、本発明において１次コイル及び２次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いる。
【００１２】
そして、チェック基板が有する１次コイルと、アレイ基板が有する２次コイルを一定の間隔を空けて重ね合わせ、１次コイルが有する２つの端子間に交流の電圧を印加することで、２次コイルが有する２つの端子間に起電力を生じさせる。なおチェック基板とアレイ基板との間隔は小さいほど望ましく、１次コイルと２次コイルを間隔の制御が可能な限り近づけたほうが良い。
【００１３】
そして、２次コイルに生じた起電力である交流電圧を、ＴＦＴ基板において整流化した後適当に平滑化することで、ＴＦＴ基板が有する回路または回路素子を駆動させるための直流の電圧（以下、電源電圧と呼ぶ）として用いることが可能である。また、２次コイルに生じた起電力である交流の電圧を、波形整形回路等で適当にその電圧の波形を整形することで、ＴＦＴ基板が有する回路または回路素子を駆動させるための信号（以下、駆動信号と呼ぶ）として用いることが可能である。
【００１４】
そして、この駆動信号または電源電圧がＴＦＴ基板に供給され、回路または回路素子が駆動する。回路または回路素子が駆動すると、回路または回路素子において微弱な電磁波、または電界が生じる。この微弱な電磁波または電界の様子を確認することで、多数の回路または回路素子の中から、正常に動作していない回路や回路素子を有するＴＦＴ基板を見つけだすことが可能である。
【００１５】
なお回路または回路素子において生じる微弱な電磁波、または電界を確認する方法は、公知の方法を用いることができる。
【００１６】
本発明は上記構成によって、ＴＦＴ基板に直接プローブを接続しなくてもＴＦＴ基板の製品化の可否を確認することができるため、検査工程で微細なゴミが付着することにより発生する不良を減らすことができ、歩留まりの低下を防ぐことができる。なおかつ、光学式検査方法と異なり、１回の検査工程でＴＦＴ基板の製品化の可否を判断することができるので、検査工程がより簡便化することができ、量産においても検査工程に時間を費やすことがない。さらに発光素子を無駄に形成することがなくなる。
【００１７】
【発明の実施の形態】
（実施形態１）
本実施形態では、アレイ基板１００に複数のＴＦＴ基板１０１を作製する工程、作製されたＴＦＴ基板の良否を確認する検査工程、および良品と判断されたＴＦＴ基板上に発光素子を形成する工程について、図１〜５、図２０〜２３を用いて順に説明する。
【００１８】
なお、本実施形態では、ＴＦＴ基板上に発光素子を形成する例を示すが、本発明は、発光素子を有する発光装置（ＥＬディスプレイ）だけでなく、液晶表示装置等、半導体特性を用いた半導体素子、例えばトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin film transistor:ＴＦＴ）といった半導体素子を用いた電気器具すべてに適応することが可能である。
【００１９】
まず、アレイ基板１００上にＴＦＴを含む駆動回路１０２、画素部１０３、トランス２次コイル、整流回路および波形整形回路１０４、外部信号入力端子１０５を形成する。なお、図２で示したＴＦＴは、画素部１０３において発光素子に流れる電流を制御するためのＴＦＴであり、本明細書中においては電流制御用ＴＦＴと称する。また、トランス２次コイルは、チェック基板に設けられたトランス１次コイルと用いることにより、非接触でＴＦＴ基板に駆動電源および駆動信号を供給する手段であり、整流回路は、１次コイルから印加された交流電圧を直流化するための回路、波形整形回路は、１次コイルから印加された交流電圧を駆動信号の波形（もしくは、信号波形に近い形状）に修正するための回路である。
【００２０】
図３にアレイ基板１００とチェック基板１０６との簡略回路図を示す。また、図４にアレイ基板１００、チェック基板１０６の概略上面図を示す。
【００２１】
次いで、ＴＦＴ２０１上に、層間絶縁膜２０２を形成し平坦化を行う。層間絶縁膜としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、エポキシ系樹脂膜、ＢＣＢ（ベンゾシクロブテン）から選ばれた有機樹脂材料または、酸化シリコン膜、酸化窒化シリコン膜または窒化酸化シリコン膜から選ばれた無機絶縁材料を用いることができる。平均膜厚を１．０〜２．０μｍ程度で形成する。
【００２２】
その後、所望のパターンのレジストマスクを形成し、ＴＦＴ２０１のドレイン領域に達するコンタクトホールを形成して、配線２０４を形成する。配線材料としては、導電性の金属膜としてＡｌやＴｉの他、これらの合金材料を用い、スパッタ法や真空蒸着法で成膜した後、所望の形状にパターニングすればよい。
【００２３】
次いで、発光素子の陽極となる透明導電膜２０５を形成する。透明導電膜としては、代表的には酸化インジウム・スズ（ＩＴＯ）または酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いて形成する。
【００２４】
続いて、透明導電膜２０５をエッチングして画素電極２０６を形成する。次いで、後のバンク（本明細書では、画素電極上に開口部を有し、かつ画素電極端部を覆って設けられた絶縁膜のことをバンクと称する）を形成するための有機絶縁膜を形成し、その表面に帯電防止のために帯電防止膜を形成するとよい。この膜を形成する理由としては、第１に、後に行われる検査工程の際にアレイ基板にゴミが付着するのを防ぐためである。
【００２５】
第２の理由は、以下の通りである。発光素子の電極材料には、ＴＦＴの特性に致命的な打撃を与えかねないＡｌ、Ｍｇといったアルカリ金属材料が用いられている。ＴＦＴの活性層にアルカリ金属が混入すると、ＴＦＴの電気的な特性が変動してしまい、経時的な信頼性の確保ができなくなってしまう。そこで、ＴＦＴの特性を損なわないようにするためには、ＴＦＴの作製工程処理室（クリーンルーム）と発光素子の作製工程処理室（クリーンルーム）とを離すことで、ＴＦＴの活性層がアルカリ金属によって汚染されないようにしている。そこで、その処理室移動の際に、アレイ基板にゴミが付着するのを防ぐためである。
【００２６】
以上のような理由により、有機絶縁膜上に帯電防止膜を設ける。なお、本実施形態では、帯電防止膜は水洗することで除去できる公知の帯電防止材料を用いて形成すればよい。なお、帯電防止膜を形成しなくても、なんらかの帯電防止のための手段を用いればよい。ここまでの工程でのアレイ基板の概略図を図５に示す。
【００２７】
次いで、アレイ基板上に形成された回路および回路素子の動作確認をするために検査を行う。この検査工程について図１（図２２）を用いて説明する。
【００２８】
アレイ基板には、ＴＦＴの作製と同一の工程において、２次コイル１０４ａ、整流回路１０４ｂおよび波形整形回路１０４ｃが形成されている。このアレイ基板上に、チェック基板１０６を設置する。
【００２９】
チェック基板は、非接触で（一定の間隔を保って）アレイ基板近傍に平面的に重ねられる基板であり、電源電圧および駆動信号を供給し、かつアレイ基板（ＴＦＴ基板）の回路または回路素子の動作を電界、電磁界の変化で検出する基板である。
【００３０】
図３に示すように整流回路１０４ｂは、ダイオード６０１、コンデンサ６０２および抵抗６０３からなる。ダイオード６０１は、入力された交流電圧を整流化して直流電圧に変換する。本実施形態において、アレイ基板上にＴＦＴを形成する工程と同一の工程において整流回路のダイオードを形成するため、図３に示すように公知の方法でＴＦＴをダイオードに代用している。
【００３１】
ここで、図２０（Ａ）に、ダイオード６０１において整流化される前の、交流の電圧の時間変化を示す。また、図２０（Ｂ）に、整流化された後の電圧の時間変化を示す。図２０（Ａ）のグラフと図２０（Ｂ）のグラフを比較してわかるように、整流化された後は、半周期毎に、電圧が０または一方の極性を有する値をとる、いわゆる脈流の電圧になっている。
【００３２】
図２０（Ｂ）に示した脈流の電圧は、電源電圧として用いることができない。そこで通常では、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる、大容量のコンデンサを形成するには、コンデンサ自体の面積が非常に大きくなり、現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成（加算）し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十分に平滑化させることができる。
【００３３】
なお図３では、４つのダイオード６０１から出力される、位相の異なる４つの脈流の信号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることができるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。
【００３４】
図２１に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を示す。図２１（Ａ）は、４つの位相の異なる脈流の電圧を加算することで、１つの電源電圧が生成されている例を示している。
【００３５】
なお電源電圧は複数の脈流を加算して生成されるため、直流以外の成分であるリップルが存在している。リップルとは電源電圧の最も高い電圧と最も低い電圧との差を指す。リップルが小さければ小さいほど、電源電圧は直流に近づく。
【００３６】
図２１（Ｂ）に、８つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図２１（Ａ）に示した電源電圧の時間変化と比較して、リップルが小さくなっていることがわかる。
【００３７】
図２１（Ｃ）に、１６つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図２１（Ｂ）に示した電源電圧の時間変化と比較して、リップルが小さくなっていることがわかる。
【００３８】
このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリップルが小さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、整流回路１０４ｂから出力される電源電圧が平滑化されやすい。また、コンデンサ６０２の容量が大きければ大きいほど、整流回路１０４ｂから出力される電源電圧が平滑化されやすい。
【００３９】
整流回路１０４ｂにおいて生成された電源電圧は、端子６０４ａ、６０４ｂから出力される。具体的には、端子６０４ａからグラウンドに近い電圧が出力され、端子６０４ｂからは正の極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続することで、出力される電源電圧の極性を逆にすることができる。端子にダイオードに対して、陽極と陰極が逆に接続されている場合は、出力の向きは逆になる。
【００４０】
なお、ＴＦＴ基板上には様々な回路または回路素子（駆動回路、周辺論理回路等）が形成されており、各回路または回路素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異なる。図３に示した整流回路１０４ｂでは、入力する交流の信号の振幅を調整することで、各端子に入力される電圧の高さを調整することができる。さらに、回路または回路素子によって接続する端子を変えることで、回路または回路素子に供給される電源電圧を変えることができる。
【００４１】
また、本発明で用いる整流回路１０４ｂは、図３に示した構成に限定されない。本発明で用いる整流回路１０４ｂは、入力された交流信号から直流の電源電圧を供給することができる回路であれば良い。
【００４２】
波形整形回路１０４ｃは、時間的に変化する量、すなわち電圧や電流等の波形を形成したり、整形したりするために用いる電子回路である。図３では、抵抗６０６、６０８、コンデンサ６０７、６０９を有し、各回路素子を組み合わせて波形整形回路１０４ｃを構成している。もちろん、波形整形回路は図３に示した構成に限られない。本発明で用いる波形整形回路１０４ｃは、入力された交流の起電力から、具体的にはクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ビデオ信号（Ｖｉｄｅｏ  Ｓｉｇｎａｌｓ）を生成し、出力する。なお、波形整形回路１０４ｃから出力される信号は上述したものに限定されず、モニターすることで欠陥箇所を特定できる電磁波または電界を、ＴＦＴ基板が有する回路または回路素子において生じさせることができる信号であれば、どのような波形の信号であっても良い。
【００４３】
チェック基板１０６は、トランス１次コイル１０７、電界の変化により光学特性が変化する材料（ポッケルスセルもしくは液晶）１０８、および電界の変化により光学特性が変化する材料を挟むように透明導電膜（代表的にはＩＴＯ）１０９ａ、１０９ｂが形成されており、透明導電膜１０９ｂは接地されている。
【００４４】
チェック基板１０６に形成された１次コイル１０７とアレイ基板に形成された２次コイル１０４とは、中心に磁性体を設けて磁路としたコイルではなく、チェック基板１０６とアレイ基板との間隔を近傍に保ち、１次コイルが有する２つの端子間に交流電圧を印加することで２次コイルが有する２つの端子間に起電力を生じさせるものである。
【００４５】
２次コイルに生じた起電力である交流電圧をアレイ基板に形成された整流回路により整流化し平滑化することでアレイ基板が有する回路または回路素子を駆動させるための直流電圧（以下、電源電圧と称する）として用いることができる。さらに、２次コイルに生じた起電力である交流電圧をアレイ基板に形成された波形整形回路により適当に電圧を信号波形に整形することで、アレイ基板上の回路または回路素子を駆動させるための信号（以下、駆動信号と称する）として用いることができる。
【００４６】
次に、１次コイル及び２次コイルの詳しい構成について説明する。図２３にコイルの拡大図を示す。
【００４７】
図２３（Ａ）に示したコイルは、曲線を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子が形成されている。また、図２３（Ｂ）に示したコイルは矩形を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子が形成されている。
【００４８】
なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある形を描いていても良い。
【００４９】
また、コイルの巻数、線幅及び基板上に占める面積は、必要に応じて設計者が適宜設定することができる。
【００５０】
図１に示すとおり、チェック基板１０６が有する１次コイル形成部と、アレイ基板（ＴＦＴ基板）１００が有する２次コイル形成部１０４は、一定の間隔を空けて重ねられている。
【００５１】
１次コイル形成部と２次コイル形成部１０４とが重なっている部分の拡大図を、図２３（Ｃ）に示す。図２３（Ｃ）において、１次コイル１０７と２次コイル１０４は、配線の渦の巻く方向が同じになっているが、本発明はこの構成に限定されない。１次コイルと２次コイルの渦の巻く方向が逆であっても良い。
【００５２】
チェック基板とアレイ基板とが一定の間隔を保つため、本実施形態では、チェック基板に気体を一定の圧力で流入させることで、チェック基板とアレイ基板との間隔を保つ方法を用いる。この間隔は、実施者が適宜決定すればよいが、本実施形態では、１０〜２００μｍの間隔とするのが好ましい。また、気体を流入するために、チェック基板には気体を流入させる穴１１０を複数形成する。
【００５３】
アレイ基板とチェック基板との間隔を一定に保つために気体以外にも絶縁性の液体を用いることもできる。
【００５４】
また、検査装置には、駆動電源および駆動信号を入力する装置１１１、光源（ハロゲンランプ、放電灯等の干渉性を有さない光源を用いればよい）１１２ａ、光学系１１２ｂ、ビデオカメラ１１３、画像処理装置１１４が設けられており、ＴＦＴに電圧を印加する前に、この光源１１２からの光を照射してポッケルスセル表面からの光の様子を画像としてビデオカメラ１１３で捉えて画像処理すればよい。
【００５５】
チェック基板１０６が有するアレイ基板（ＴＦＴ基板）に形成された回路または回路素子の動作情報を検出する手段は、液晶もしくはポッケルスセル１０８のような電界の変化により光学特性の変化する材料である。チェック基板１０６において、ポッケルス結晶は第１電極１０９ａと第２電極１０９ｂに挟まれている（図２２）。
【００５６】
ポッケルスセルとは、電気光学効果（ポッケルス効果）を有する光学素子であって、電圧をかけると、電気光学的特性が変化するという性質を利用した素子である。この性質を利用し、結晶に交流電圧やパルス電圧を加えて、光の変調やシャッター、円偏光の発生や検出に用いることができる。具体的には、ＮＨ4Ｈ2ＰＯ4、ＢａＴｉＯ3、ＫＨ2ＰＯ（ＫＨＰ）、ＫＤ2ＰＯ4（Ｄ・ＫＤＰ）、ＬｉＮｂＯ3、ＺｎＴｅまたはＺｎＯの結晶体である。
【００５７】
アレイ基板上の回路または回路素子が駆動して電界が変化し、その電界の変化によりポッケルスセルにおいて複屈折が生じて透過率が異なってみえる。すなわち、正常な回路または回路素子と重なる部分のポッケルスセルに比べて、欠陥のある回路または回路素子と重なる部分のポッケルスセルは、明るく見えたり暗く見えたりする。
【００５８】
例えば、画素に形成された欠陥が生じていない正常なＴＦＴと欠陥が生じているＴＦＴとでは、光の透過率が異なる。これは、ポッケルスセルが有する強誘電体結晶の光軸に対して垂直になるように素子基板を配置すると、回路または回路素子において生じる電界により、強誘電体結晶において複屈折が生じるためである。
【００５９】
この複屈折の、電界方向成分をもつ偏光に対する屈折率は、電界の強さによって決まる。よって、同じ構造を有し、なおかつ正常に動作している複数の回路または回路素子においては、同じ強さの電界が生じているため、各回路または回路素子と重なる部分における強誘電体結晶の屈折率は、ほぼ等しくなる。
【００６０】
しかし、欠陥のある回路または回路素子において生じる電界は、他の正常な回路または回路素子において生じる電界に比べて、強かったり弱かったりする。よって、欠陥のある回路または回路素子と重なる部分における強誘電体結晶の屈折率は、他の正常な回路または回路素子と重なる部分における強誘電体結晶の屈折率と異なる。よって、ポッケルスセルを通して素子基板を見たときに、欠陥のある回路または回路素子と重なる部分が、正常な回路または回路素子と重なる部分に比べて、明るく見えたり、暗く見えたりする。
【００６１】
例えば、図１に示すように、アレイ基板に対して垂直な方向における光を、偏光ビームスプリッターなどの光学系を用いて分離し、その強度をモニターすることで、ポッケルスセルの透過率を算出し、欠陥箇所を検出することが可能である。なお、複数回にわたるモニターの結果に何らかの演算処理を施し、欠陥箇所を検出するようにしても良い。
【００６２】
また、検査対象である全ての回路の出力を検査専用回路に入力し、該検査専用回路において生じる電界の強度を、電気光学素子を用いて測定することで、欠陥の有無を特定したり、欠陥箇所そのものを特定したりしても良い。検査専用回路を用いることで、検査対象である全ての回路または回路素子において、いちいちポッケルス・セルを用いてモニターする必要がなくなり、検査工程を簡便化及び迅速化することができる。
【００６３】
なお、欠陥の検出は画素部に限定されず、どの回路や回路素子においても本検査方法を適用することができる。例えば、ポッケルスセルと、駆動回路や信号線駆動回路を重ね合わせ、屈折率をモニターすることで、同じように欠陥箇所を検出することが可能である。また素子基板上の引きまわし配線において生じる断線やショートなどの欠陥も、同様に検出することが可能である。
【００６４】
以上のような検査工程により、アレイ基板上の各ＴＦＴ基板に対して、製品化の可否を確認する。この後、検査工程前に帯電防止膜を塗布した場合はこの帯電防止膜を除去し、有機絶縁膜をエッチングしてバンク２０７を形成し、２３０〜３５０℃で加熱処理を行う。
【００６５】
次いで、アレイ基板１００を分断してＴＦＴ基板１０１とする。アレイ基板上にＴＦＴ基板および検査用回路（２次コイル、整流回路および波形整形回路）をどのように形成するかは、実施者が適宜決定すればよいが、図５に示すようにＴＦＴ基板と検査工程で用いた２次コイル、整流回路および波形整形回路が駆動回路と電気的かつ物理的な接続を残さないように分断できるようにしておくことが好ましい。
【００６６】
続いて、上記検査工程において、製品化可能と判断されたＴＦＴ基板１０１の画素電極２０６上に絶縁膜２０８、有機化合物層２０９、陰極２１０を形成する。製品化できないと判断されたＴＦＴ基板は、製造工程からはずし不良解析を行ったり、修復して製品化が可能であれば修復し、再度検査工程に戻してもよい。
【００６７】
絶縁膜２０８は、ポリイミド、ポリアミド、アクリル等の有機樹脂絶縁膜をスピンコート法を用いて、１〜５nmの膜厚で形成する。
有機化合物層２０９は、発光層の他に正孔注入層として、正孔輸送層、正孔阻止層、電子輸送層、電子注入層およびバッファー層といった複数の層を組み合わせて積層し形成される。有機化合物層２０９としての膜厚は、１０〜４００nm程度が好ましい。
陰極２１０は、有機化合物層２０９成膜後に、蒸着法により形成する。陰極２１０となる材料としては、ＭｇＡｇやＡｌ−Ｌｉ合金（アルミニウムとリチウムの合金）の他に、周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いても良い。なお、陰極２１０の膜厚は、８０〜２００nm程度が好ましい。
【００６８】
以上のようにして、アレイ基板１００上に複数形成されたＴＦＴ基板１０１を用いて発光装置を作製することができる。
【００６９】
なお、本実施形態において、アレイ基板はガラス基板を用いているが、石英基板またはプラスチック基板を用いてもよい。ただし、プラスチック基板を用いる場合は、基板の耐熱温度が低いため、プラスチック基板が耐えうる温度で行える作製プロセスを実施者が適宜決定すればよい。
【００７０】
なお、チェック基板およびアレイ基板に形成されるコイルの巻き数、線幅、形状および基板上にしめる面積は、実施者が適宜決定することができるが、１次コイルの巻き数に対する２次コイルの巻き数の割合は、１次コイルに印加される電圧が２次コイルに誘導される電圧の割合に反比例することを考慮して設計することが重要である。
【００７１】
（実施形態２）
本実施形態では、ＴＦＴ基板の他の検査方法について、図４、６を用いて説明する。
【００７２】
本実施形態において開示する検査方法は、アレイ基板上に形成されたＴＦＴ基板の回路および回路素子が動作する際に、電磁波が発生する。この電磁波の強度、周波数、ある時間毎の電磁波の強度、周波数を測定することでＴＦＴ基板の製品化の可否を確認する方法である。
【００７３】
あらかじめ、良品（製品化可能）と判断されたＴＦＴ基板の回路の電磁波の強度、周波数および時間毎の強度、周波数を測定して、ＴＦＴ基板の製品化可否の判断の際の比較に用いればよい。
【００７４】
次いで、アレイ基板に形成されたＴＦＴ基板の回路および回路素子に電磁誘導を利用して、電源電圧および駆動信号を供給する。この時の電磁波の強度、周波数および時間毎（あるタイミング毎）の強度と周波数を電磁波の測定可能なアンテナを有するチェック基板を用いて測定する。
【００７５】
なお、チェック基板には、実施形態１と同様に１次コイルが形成されており、駆動電源および駆動信号入力装置から１次コイルが有する２つの端子間に交流電圧を印加すると２次コイルが有する２つの端子間に起電力が生じる。
【００７６】
次いで、２次コイルに生じた起電力である交流電圧をアレイ基板に形成された整流回路により整流化し平滑化することでアレイ基板が有する回路または回路素子を駆動させるための直流電圧（以下、電源電圧と称する）として用いることができる。さらに、２次コイルに生じた起電力である交流電圧をアレイ基板に形成された波形整形回路により適当に電圧を信号波形に整形することで、アレイ基板上の回路または回路素子を駆動させるための信号（以下、駆動信号と称する）として用いることができる。
【００７７】
実施形態１で説明したように整流回路および波形整形回路により駆動電源および駆動信号が供給されると、ＴＦＴ基板に形成された回路および回路素子が動作し、電磁波が発生する。この発生した電磁波の強度、スペクトルおよびタイミング毎の電磁波の強度、スペクトルをチェック基板に設けられたアンテナ３０３で測定する。チェック基板３０１に設けられた電磁波センサー（アンテナともいう）３０３は、計測周波数帯域が１ＭＨｚ〜１ＧＨｚの公知のセンサー（アンテナ）を用いればよい。また、チェック基板がアレイ基板に接触しないようにするため、さらにアレイ基板上の回路または回路素子が発する電磁波の測定再現性を向上させるために、チェック基板が常にアレイ基板と一定の間隔を保つ必要がある。本実施形態では、チェック基板に気体を一定の圧力で吹き込みチェック基板とアレイ基板との間隔を一定に保っている。この間隔は、実施者が適宜決定すればよいが、本実施形態では、１０〜２００μｍの間隔としている。気体を吹き込むために、チェック基板には気体を吹き込む穴１１０が複数形成されている。アレイ基板１００およびチェック基板３０１におけるコイルと端子の関係概略図は図４のとおりである。
【００７８】
アンテナ３０３は、アレイ基板に形成された微細な回路および回路素子から発生する電磁波の強度、周波数等の位置情報を得るのに必要な分解能にするため、チェック基板にアンテナを形成する間隔をなるべく狭くして、より多くの小型アンテナを形成することが好ましい。アンテナを形成する間隔は、画素サイズに合わせて最適な分解能が得られるように実施者が適宜決定すればよい。
また、チェック基板とアレイ基板との間隔もなるべく狭く、本実施形態では１００μｍ以下で、一定に保つことで分解能を向上させることができる。
【００７９】
本実施形態で開示する検査方法は、アレイ基板上に形成された回路および回路素子の動作を回路および回路素子が発する電磁波の強度、周波数、および時間毎の電磁波の強度、周波数を一度に測定して確認するため、短時間でＴＦＴ基板の良品確認をすることができる。
【００８０】
本実施形態で示した検査工程が終了したら、アレイ基板１００をひとつひとつのＴＦＴ基板１０１に分断した後、製品化可能と判断されたＴＦＴ基板上に発光素子を形成してＥＬディスプレイを作製したり、ＴＦＴ基板と対向基板とを張り合わせて液晶を封入して液晶ディスプレイを作製したりすればよい。
【００８１】
このような検査工程を作製工程に組み込むことにより、不良画素または不良駆動回路を多数含んだＴＦＴ基板に関しては、発光素子の形成工程を行わないため、無駄に発光素子形成材料を用いることが無いため、製造コストを低減することができる。
【００８２】
また、非接触でアレイ基板に駆動電源または駆動信号を送ることができるため、検査工程（または検査工程準備）の際にアレイ基板にゴミが付着して汚染されるという問題も解決することができる。
【００８３】
【実施例】
（実施例１）
本実施例においては、本発明を用いて作製される発光素子について説明する。なお、ここでは、同一基板上に本発明の発光素子を有する画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）と、ＴＦＴ基板の駆動を検査するためのトランスの２次コイル、整流回路および波形整形回路を同一基板上に作製する方法の一例について図７〜１０を用いて説明する。
【００８４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板９００を用いる。なお、基板９００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００８５】
次いで、図７（Ａ）に示すように、基板９００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地絶縁膜９０１を形成する。本実施例では下地絶縁膜９０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地絶縁膜９０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地絶縁膜９０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００８６】
次いで、下地絶縁膜９０１上に半導体層９０２〜９０６を形成する。半導体層９０６は、整流回路においてＴＦＴを変形させてダイオードを形成するための半導体層である。なお、本明細書中において、チャネル形成領域、後のソース領域、ドレイン領域となるｎ型不純物を高濃度に添加された領域を含む半導体層を活性層ともいう。半導体層９０２〜９０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層９０２〜９０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィー法を用いたパターニング処理によって、半導体層９０２〜９０６を形成した。
【００８７】
また、半導体層９０２〜９０６を形成した後、ＴＦＴのしきい値を制御するために、半導体層９０２〜９０６に微量な不純物元素（ボロンまたはリン）をドーピングしてもよい。
【００８８】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【００８９】
次いで、半導体層９０２〜９０６を覆うゲート絶縁膜９０７を形成する。ゲート絶縁膜９０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００９０】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９１】
そして、ゲート絶縁膜９０７上にゲート電極を形成するための耐熱性導電層９０８を２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成する。耐熱性導電層９０８は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９〜９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００９２】
一方、耐熱性導電層９０８にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層９０８の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層９０８、９０９中に微量に存在しているアルカリ金属元素が第１の形状のゲート絶縁膜９０７に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層９０８は抵抗率を１０〜５０μΩｃｍの範囲ですることが好ましい。
【００９３】
さらに、ゲート電極を形成する他の例として、第１の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタングステン（Ｗ）膜で形成し、第２の導電膜をＣｕ膜、第３の導電膜をチタン（Ｔｉ）膜とする組み合わせ、第１の導電膜をタンタル（ＴａＮ）膜で形成し、第２の導電膜をアルミニウム（Ａｌ）膜、第３の導電膜をチタン（Ｔｉ）膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜、第３の導電膜をチタン（Ｔｉ）とする組み合わせとする３層構造のゲート電極を採用してもよい。
【００９４】
本実施例においては、第１層目の導電層（第１導電膜９０８）にＴａＮ膜、第２層目の導電層（第２導電膜９０９）にＷ膜を形成した（図７（Ａ））。
【００９５】
次に、フォトリソグラフィーの技術を使用してゲート電極を形成するためのレジストによるマスク９１０ａおよび２次コイルを形成するためのレジストによるマスク９１０ｂを形成する。そして、第１のエッチング処理を行う。第１のエッチング処理は、第１のエッチング条件および第２のエッチング条件で行われる。
【００９６】
本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4Ｏ2を用い、それぞれのガス流量比を２５／２５／１０とし、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。第１のエッチング条件によりＷ膜をエッチングする。続いて、レジストからなるマスクを除去せずに第２のエッチング条件に変えてエッチング用ガスにＣＦ4およびＣｌ2を用いて、それぞれのガス流量比を３０／３０(SCCM)とし、１Paの圧力でＲＦ（１３.５６ＭＨｚ）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３.５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。
【００９７】
第１のエッチング処理により第１のテーパ形状を有する導電層９１１〜９１５が形成される。導電層９１１〜９１５のテーパの角度は１５〜３０°となるように形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９０７）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。
【００９８】
そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、レジストからなるマスク９１０を除去せずにｎ型を付与する不純物元素添加の工程を行う。半導体層９０２〜９０６の一部に第１のテーパ形状を有する導電膜９１１〜９１５をマスクとして自己整合的に不純物を添加し、第１のｎ型不純物領域９１６〜９２０を形成する。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用い、イオンドープ法により第１のｎ型不純物領域９１６〜９２０には１×１０20〜１×１０21atoｍs／cm3の濃度範囲でｎ型を付与する不純物元素が添加される（図７（Ｂ））。
【００９９】
次にレジストからなるマスクを除去せずに第２のエッチング処理を行う。第２のエッチング処理は、第３のエッチング条件および第４のエッチング条件で行う。第２のエッチング処理も第１のエッチング処理と同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4およびＣｌ2を用い、それぞれのガス流量比を３０／３０（SCCM）とし、１Paの圧力でＲＦ（１３.５６ＭＨｚ）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３.５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第３のエッチング条件により、Ｗ膜およびＴａＮ膜とも同程度にエッチングされた導電膜９２１〜９２５が形成される（図７（Ｃ））。
【０１００】
この後、レジストからなるマスクをそのままに第４のエッチング条件に変えて、エッチング用ガスにＣＦ4とＣｌ2およびＯ2の混合ガスを用い、１Paの圧力でＲＦ電力（１３.５６ＭＨｚ）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３.５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第４のエッチング条件でＷ膜をエッチングして、第２の形状の導電膜９２６〜９３０を形成する（図７（Ｄ））。
【０１０１】
なお、本実施例において２次コイルはゲート電極を形成するためのエッチング処理がすべて終了した後に、渦巻き状のマスクを用いてエッチングして形成すればよい。従って、ゲート電極を形成する領域は、エッチング処理中はマスクで覆っておく。また、渦巻き状のマスクは、２次コイルが外径１ｍｍ、内径０．５ｍｍになるように形成しているが、２次コイルの形状は円形の渦巻きに限定されるものではなく、実施者が適宜決定すればよい。また、各ＴＦＴ基板に形成する２次コイルの数は、ＴＦＴ基板の駆動電圧にあわせて実施者が適宜決定すればよい。さらに、２次コイルを形成する方法も、本実施例に限定されるものではなく、実施者が決定すればよい。
【０１０２】
次いで、第２のドーピング工程（第２の形状の第１の導電膜９２６ａ〜９３０ａを介して半導体層にｎ型不純物元素の添加）を行い、第１のｎ型不純物領域９１６〜９２０と接するチャネル形成領域側に第２のｎ型不純物領域９３３〜９３７とを形成する。第２のｎ型不純物領域における不純物濃度は、１×１０16〜１×１０19atoms/cm3となるようにする。この第２のドーピング工程においては、１層目の第２の形状の導電膜９２６ａ〜９３０ａのテーパ部を介しても半導体層にｎ型不純物元素が添加されるような条件になっており、本明細書において、１層目の第２の形状の導電膜９２６ａ〜９３０ａと重なる第２のｎ型不純物領域をＬov（ovはoverlappedの意味で付す）領域、１層目の第２の形状の導電膜９２６ａ〜９３０ａとは重ならない第２のｎ型不純物領域をＬoff（offはoffsetの意味で付す）ということとする（図８（Ａ））。
【０１０３】
次いで、図８（Ｂ）に示すように、後のｐチャネル型ＴＦＴの活性層（チャネル形成領域およびソース・ドレイン領域となる高濃度に不純物が添加された領域を含めた半導体層）となる半導体層９０２、９０５、９０６に一導電型とは逆の導電型の不純物領域９３９（９３９ａ、９３９ｂ）、９４０（９４０ａ、９４０ｂ）及び９３３（９３２３ａ、９３３ｂ）を形成する。第２の形状の導電層９２６、９２９、９３０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、後のｎチャネル型ＴＦＴの活性層となる半導体層９０３、９０４は、レジストからなるマスク９３８ａ、９３８ｂを形成し全面を被覆しておく。ここで形成されるｐ型不純物領域９３９、９４０、９４１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、ｐ型不純物領域９３９、９４０、９４１のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【０１０４】
ｐ型不純物領域９３９、９４０、９４１には詳細にはｎ型を付与する不純物元素が含有されているが、これらの不純物領域９３９、９４０、９４１のｐ型を付与する不純物元素の濃度は、ｎ型を付与する不純物元素の濃度の１．５から３倍となるように添加されることによりｐ型不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１０５】
その後、図８（Ｃ）に示すように、第２の形状を有する導電層９２６〜９３０およびゲート絶縁膜上に第１の層間絶縁膜９４２を形成する。第１の層間絶縁膜９４２は窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜９４２は無機絶縁材料から形成する。第１の層間絶縁膜９４２の膜厚は１００〜２００ｎｍとする。第１の層間絶縁膜９４２として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、第１の層間絶縁膜９４２として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、第１の層間絶縁膜９４２としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１０６】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の加熱処理を行った。また、基板９００に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【０１０７】
この加熱処理工程において、半導体層を結晶化させる工程で用いた触媒元素（ニッケル）が、ゲッタリング作用を有する周期表の１５族に属する元素（本実施例ではリン）が高濃度に添加された第１のｎ型不純物領域に移動（ゲッタリング）させ、チャネル形成領域における触媒元素の濃度を低減することができる。
【０１０８】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層９０２〜９０６中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い。
【０１０９】
そして、有機絶縁物材料からなる第２の層間絶縁膜９４３を１．０〜２．０μｍの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【０１１０】
このように、第２の層間絶縁膜９４３を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜９４２として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
さらに、本実施例では、第２層間絶縁膜９４３を有機絶縁物材料で形成したが、無機絶縁材料を用いて形成し、その表面をＣＭＰ法等で平坦化して得られる膜を第２層間絶縁膜としてもよい。
【０１１１】
ところで、有機絶縁材料を用いて形成される第２の層間絶縁膜９４３は、水分やガスを発生してしまう可能性がある。発光素子は水分やガス（酸素）で劣化しやすいことが知られている。実際に層間絶縁膜に有機樹脂絶縁膜を用いて形成された発光装置が使用する際に発生する熱で、有機樹脂絶縁膜から水分やガスが発生し、発光素子の劣化が起こりやすくなってしまうことが考えられる。そこで、有機絶縁材料で形成された第２の層間絶縁膜９４３上に絶縁膜９４４を形成する。
なお、絶縁膜９４４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などを用いて形成される。なおここで形成される絶縁膜９４４はスパッタ法またはプラズマＣＶＤ法を用いて形成すればよい。また、絶縁膜９４４は、コンタクトホールを形成した後から形成してもよい。
【０１１２】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。
【０１１３】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、配線９４５〜９５２を形成する。図示していないが、本実施例ではこの配線を、そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０１１４】
次いで、その上に透明性導電膜を８０〜１２０ｎｍの厚さで形成し、エッチングすることによって画素電極（陽極）９５３を形成する（図９（Ａ））。なお、本実施例では、透明電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【０１１５】
また、陽極９５３は、ドレイン配線９５０と接して重ねて形成することによって電流制御用ＴＦＴのドレイン領域と電気的な接続が形成される。ここで、陽極９５３に対して１８０〜３５０℃で加熱処理を行ってもよい。
【０１１６】
次に、図９（Ｂ）に示すように、陽極９５３上に有機絶縁膜９５４を形成する。
【０１１７】
ここまでの工程でＴＦＴが形成されたアレイ基板が空気中のゴミに汚染されたり、破壊したりしないように有機絶縁膜９５４上に、帯電防止作用を有する極薄い膜（以下、帯電防止膜という）９５５を形成する。帯電防止膜９５５は、水洗で除去可能な公知の材料から形成する（図９（Ｃ））。
本実施例では、スタティサイド（ＡＣＬ社製）を塗布して帯電防止膜９５５を形成した。
【０１１８】
次いで、ここまでの工程で作製されたアレイ基板上のＴＦＴの良否（ＴＦＴ基板の製品化の可否）を判断するための検査を行う。発光素子を形成する材料は高価であるので、商品として出荷できないＴＦＴ基板に発光素子を形成してしまうのは、製造コストの面で問題がある。そこで、正常に駆動できないもしくは信号伝達のできないＴＦＴ基板を見分けるために検査工程を組み込む。検査方法は、実施形態１もしくは実施形態２に示したような検査方法を適応すればよい。
【０１１９】
ＴＦＴ基板を発光素子を形成する処理室（クリーンルーム）に運びこんだら、帯電防止膜９５５を水洗して除去する。次いで、有機絶縁膜９５４をエッチングして、画素（発光素子）に対応する位置に開口部を有するバンク９５６を形成する。本実施例ではレジストを用いてバンク９５６を形成する。本実施例では、バンク９５６の厚さを１μｍ程度とし、配線と陽極とが接する部分を覆う領域がテーパ状になるように形成する（図１０（Ａ））。
【０１２０】
なお、本実施例においては、バンク９５６としてレジストでなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）、酸化珪素膜等を用いることもできる。バンク９５６は絶縁性を有する物質であれば、有機物と無機物のどちらでも良いが、感光性アクリルを用いてバンク９５６を形成する場合は、感光性アクリル膜をエッチングしてから１８０〜３５０℃で加熱処理を行うのが好ましい。また、非感光性アクリル膜を用いて形成する場合には、１８０〜３５０℃で加熱処理を行った後、エッチングしてバンクを形成するのが好ましい。
【０１２１】
次に、陽極表面に拭浄処理を行う。なお、本実施例においては、ベルクリン（小津産業製）を用いて陽極９５３表面を拭うことにより、陽極９５３表面の平坦化および表面に付着したゴミの除去を行う。拭浄の際の洗浄液としては、純水を用い、ベルクリンを巻き付けている軸の回転数は１００〜３００ｒｐｍとし、押し込み値は０．１〜１．０ｍｍとする（図１０（Ａ））。
【０１２２】
次いで、バンク９５６および陽極９５３を覆って絶縁膜９５７を形成する。絶縁膜９５７は、ポリイミド、ポリアミド、ポリイミドアミドなどの有機樹脂膜をスピンコート法、蒸着法またはスパッタ法などを用いて膜厚１〜５nmで形成する。この絶縁膜を形成することで、陽極９５３表面のクラック等を掩蔽することができ、発光素子の劣化を防ぐことができる。
【０１２３】
この後、公知の方法でアレイ基板を複数のＴＦＴ基板に分断する。この時、製品化するＴＦＴ基板領域より外側に形成してある検査工程で用いたトランス２次コイル、整流回路および波形整形回路を電気的かつ物理的に分断しておくことが好ましい。なお、本実施例ではトランス２次コイル、整流回路および波形整形回路を製品化するＴＦＴ基板領域より外側に形成したが、これらを形成する場所は実施者が適宜決定すればよく、本実施例に限定されない。
【０１２４】
次いで、製品化が可能なＴＦＴ基板の絶縁膜９５７上に有機化合物層９５８、陰極９５９を蒸着法により形成する。なお、本実施例では発光素子の陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。なお、有機化合物層９４９は、発光層の他に正孔注入層、正孔輸送層、電子輸送層、電子注入層及びバッファー層といった複数の層を組み合わせて積層することにより形成されている。本実施例において用いた有機化合物層の構造について以下に詳細に説明する。
【０１２５】
本実施例では、正孔注入層として、銅フタロシアニンを用い、正孔輸送層としては、α−ＮＰＤを用いてそれぞれ蒸着法により形成する。
【０１２６】
次に、発光層が形成されるが、本実施例では発光層に異なる材料を用いることで異なる発光を示す有機化合物層の形成を行う。なお、本実施例では、赤、緑、青色の発光を示す有機化合物層を形成する。また、成膜法としては、いずれも蒸着法を用いているので、成膜時にメタルマスクを用いることにより画素毎に異なる材料を用いて発光層を形成することは可能である。
【０１２７】
赤色に発色する発光層は、Ａｌｑ3にＤＣＭをドーピングしたものを用いて形成する。その他にもＮ,Ｎ'-ジサリチリデン−１,６−ヘキサンジアミナト）ジンク（II）（Ｚｎ（ｓａｌｈｎ））にＥｕ錯体である（１,１０-フェナントロリン）トリス（１,３-ジフェニル−プロパン−１,３-ジオナト）ユーロピウム（III）（Ｅｕ（ＤＢＭ）3（Ｐｈｅｎ）をドーピングしたもの等を用いることができるが、その他公知の材料を用いることもできる。
【０１２８】
また、緑色に発色する発光層は、ＣＢＰとＩｒ（ｐｐｙ）3を共蒸着法により形成させることができる。なお、この時には、ＢＣＰを用いて正孔阻止層を積層しておくことが好ましい。また、この他にもアルミキノリラト錯体（Ａｌｑ3）、ベンゾキノリノラトベリリウム錯体（ＢｅＢｑ）を用いることができる。さらには、キノリラトアルミニウム錯体（Ａｌｑ3）にクマリン６やキナクリドンといった材料をドーパントとして用いたものも可能であるが、その他公知の材料を用いることもできる。
【０１２９】
さらに、青色に発色する発光層は、ジスチリル誘導体であるＤＰＶＢｉや、アゾメチン化合物を配位子に持つ亜鉛錯体であるＮ,Ｎ'−ジサリチリデン−１,６−ヘキサンジアミナト）ジンク（II）（Ｚｎ（ｓａｌｈｎ））及び４,４'−ビス（２,２−ジフェニル−ビニル）−ビフェニル（ＤＰＶＢｉ）にペリレンをドーピングしたものを用いることもできるが、その他の公知の材料を用いても良い。
【０１３０】
次に電子輸送層を形成する。なお、電子輸送層としては、１,３,４−オキサジアゾール誘導体や１,２,４−トリアゾール誘導体（ＴＡＺ）といった材料を用いることができるが、本実施例では、１,２,４−トリアゾール誘導体（ＴＡＺ）を用いて蒸着法により３０〜６０ｎｍの膜厚で形成する。
【０１３１】
以上により、積層構造からなる有機化合物層が形成される。なお、本実施例における有機化合物層９５８の膜厚は１０〜４００ｎｍ（典型的には６０〜１５０ｎｍ）、陰極９５９の厚さは８０〜２００ｎｍ（典型的には１００〜１５０ｎｍ）とすれば良い。
【０１３２】
有機化合物層を形成した後で、蒸着法により発光素子の陰極９５９が形成される。本実施例では発光素子の陰極となる導電膜としてＭｇＡｇを用いているが、Ａｌ−Ｌｉ合金膜（アルミニウムとリチウムとの合金膜）や、周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形成された膜を用いることも可能である。
【０１３３】
こうして図６（Ｂ）に示すような構造の発光装置が完成する。なお、陽極９５３、有機化合物層９５８、陰極９５９と積層された部分９６０を発光素子と称する（図１０（Ｂ））。
【０１３４】
ｐチャネル型ＴＦＴ１０００及びｎチャネル型ＴＦＴ１００１は駆動回路１０２のＴＦＴであり、ＣＭＯＳを形成している。スイッチング用ＴＦＴ１００２及び電流制御用ＴＦＴ１００３は画素部１０３のＴＦＴであり、駆動回路１０２のＴＦＴと画素部１０３のＴＦＴとは同一基板上に形成することができる。
【０１３５】
なお、発光素子を用いた発光装置の場合、駆動回路の電源の電圧が５〜６Ｖ程度、最大でも１０Ｖ程度で十分なので、ＴＦＴにおいてホットエレクトロンによる劣化は、あまり問題にならない。
【０１３６】
なお、本実施例では発光装置のＴＦＴ基板（ＴＦＴ素子基板）に検査工程で用いるトランスの２次コイルを形成する一例を示しているが、発光装置に限らず、液晶表示装置等、半導体素子からなる半導体装置の素子基板上に本発明を適用するためのトランスの２次コイルを作り込むことが可能である。
【０１３７】
（実施例３）
実施例１に従い、第２の層間絶縁膜９４３まで形成する。次いで、実施例１における絶縁膜９４４を形成するかわりに、第２の層間絶縁膜にプラズマ処理を行って第２の層間絶縁膜９３５表面を改質させる方法について図１１〜１３で説明する。
【０１３８】
例えば、第２の層間絶縁膜９４３を水素、窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガス（Ａｒ、Ｈｅ、Ｎｅ等）から選ばれた一種または複数種の気体中でプラズマ処理することにより第２の層間絶縁膜９４３の表面に新たな被膜を形成したり、表面に存在する官能基の種類を変更させたりして、第２の層間絶縁膜９４３の表面改質を行うことができる。第２の層間絶縁膜９４３表面には、図１１に示すように緻密化された膜９４３Ｂが形成される。本明細書において、この膜を硬化膜９４３Ｂと称する。これにより、有機樹脂膜からガスや水分が放出されるのを防ぐことができる。
【０１３９】
さらに、本実施例のように表面改質を行った後、陽極（ＩＴＯ）を形成するため、熱膨張率の異なる材料が直接接した状態で加熱処理されることがなくなる。したがって、ＩＴＯのクラック（亀裂）等の発生を防ぐことができ、発光素子の劣化を防止することもできる。なお、第２の層間絶縁膜９４３のプラズマ処理化は、コンタクトホールを形成する前、後どちらでもよい。
【０１４０】
なお、硬化膜９４３Ｂは、有機絶縁材料からなる第２の層間絶縁膜９４３の表面を水素、窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガス（Ａｒ、Ｈｅ、Ｎｅ等）から選ばれた一種または複数種の気体中でプラズマ処理することにより形成される。従って、硬化膜９４３Ｂ中には、水素、窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガス（Ａｒ、Ｈｅ、Ｎｅ等）の気体元素が含まれていると考えられる。
【０１４１】
また、その他の例として図１２に示すように実施例１に従い、第２の層間絶縁膜９４３まで形成した後、第２の層間絶縁膜９４３上に、絶縁膜９４４として、ＤＬＣ膜９４３Ｃを形成してもよい。
【０１４２】
ＤＬＣ膜の特徴としては、１５５０ｃｍ-1あたりに非対称のピークを有し、１３００ｃｍ-1あたりに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に１５〜２５ＧＰａの硬度を示すほか、耐薬品性に優れるという特徴をもつ。さらに、ＤＬＣ膜はＣＶＤ法もしくはスパッタ法にて成膜可能であり、室温から１００℃以下の温度範囲で成膜できる。成膜方法はスパッタリング法、ＥＣＲプラズマＣＶＤ法、高周波プラズマＣＶＤ法またはイオンビーム蒸着法といった方法を用いれば良く、膜厚５〜５０nm程度に形成すればよい。
【０１４３】
また、その他の例として図１３に示すように実施例１に従い、第２の層間絶縁膜９４３まで形成した後、第２の層間絶縁膜９４３表面にプラズマ処理を行い表面改質をして硬化膜９４３Ｂを形成した後、硬化膜９４３Ｂ上にＤＬＣ膜９４３Ｂを形成してもよい。なお、ＤＬＣ膜９４３Ｃは、成膜方法はスパッタリング法、ＥＣＲプラズマＣＶＤ法、高周波プラズマＣＶＤ法またはイオンビーム蒸着法といった方法を用いて、５〜５０nm程度の膜厚で形成すればよい。
【０１４４】
（実施例５）
実施例１の工程に従い、バンク９５６を形成した後、バンク９５６表面をプラズマ処理することでバンク９５６の表面改質を行う例について図１４を用いて説明する。
【０１４５】
バンク９５６は、有機樹脂絶縁膜を用いて形成しているが、水分やガスを発生してしまい、実際に発光装置を使用した際に生じる熱により水分やガスの発生しやすくなってしまうという問題がある。
【０１４６】
そこで、加熱処理を行った後、図１４に示すようにバンク９５６の表面改質を行うためにプラズマ処理を行う。水素、窒素、ハロゲン化炭素、弗化水素または希ガスから選ばれた一種または複数種の気体中でプラズマ処理を行う。
【０１４７】
これにより、バンク９５６表面が緻密化し、水素、窒素、ハロゲン化炭素、弗化水素または希ガスから選ばれた一種または複数種の気体元素を含む硬化膜が形成され、内部から水分やガス（酸素）が発生するのを防ぐことができ、発光素子の劣化を防ぐことができる。
【０１４８】
なお、本実施例は、実施例１〜実施例４のいずれとも組み合わせて用いることができる。
【０１４９】
（実施例４）
本発明は、ＴＦＴの形状に限定されることなく適応することが可能である。本実施例では、ＴＦＴにボトムゲート型ＴＦＴを形成した発光装置の作製方法について図１５、１６を用いて説明する。
【０１５０】
アレイ基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜から選ばれた材料で下地絶縁膜５１を形成し、ゲート電極を形成するためにＴａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を形成し、所望の形状にパターニングしてゲート電極５２を得る。  次いで、ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造からなるゲート絶縁膜５３を形成する。続いて、非晶質半導体膜として公知の方法で非晶質シリコン膜を１０〜１１５０nm厚に形成する。なお、ゲート絶縁膜５３と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減することができる
【０１５１】
次いで、結晶化のための処理を行い、結晶質半導体膜５４を得る。結晶化工程は、レーザ照射による方法、加熱処理による方法のいずれかまたは組み合わせて行ってもよい。結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜（チャネル形成領域）を保護する絶縁膜（図示せず）を１００〜４００nm厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするために形成される。
【０１５２】
次いで、レジストからなるマスクを用いて、後のＴＦＴの活性層となる結晶質シリコン膜にｎ型不純物元素を添加してＴＦＴのソース領域およびドレイン領域５５を形成する。
【０１５３】
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。なお、結晶化処理を触媒元素を用いて行った場合は、活性化と同一工程においてシリコン膜に塗布した触媒元素の捕獲（ゲッタリング）も行うことができる。加熱処理の際の雰囲気として、ロータリーポンプやメカニカルブースターポンプにより排気を行って、減圧の雰囲気としてもよい。
【０１５４】
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングした後、絶縁膜５６を形成する。絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜または、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、エポキシ系樹脂膜、ＢＣＢ（ベンゾシクロブテン）から選ばれた有機樹脂材料を用いて形成する。
【０１５５】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線５７をアルミニウムまたはアルミニウムを主成分とする導電膜で形成する。続いて、配線５８を覆って層間絶縁膜５８を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜または、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、エポキシ系樹脂膜、ＢＣＢ（ベンゾシクロブテン）から選ばれた有機樹脂材料を用いて形成すればよい。
【０１５６】
次いで、発光素子の陽極となる画素電極５９を導電膜を用いて形成する。導電膜としては、クロム、モリブデン、タングステン、タンタルまたはニオブから選ばれた金属を用いればよい（図１５（Ａ））。
【０１５７】
続いて、後のバンク（本明細書では、画素電極上に開口部を有し、かつ画素電極端部を覆って設けられた絶縁膜のことをバンクと称する）を形成するための有機絶縁膜６０を形成し（図１５（Ｂ））、その表面に帯電防止のために帯電防止膜６１を形成するとよい。これは、この後の検査工程の際にＴＦＴ基板にゴミが付着するのを防ぐために設けている。
【０１５８】
次いで、アレイ基板上に形成されたＴＦＴの動作を検査して製品化可能であるか確認するための検査工程を行う。検査方法としては、実施形態１または実施形態２に示した方法を用いればよい。
【０１５９】
検査工程終了後、帯電防止膜６１を水洗等により除去し、有機絶縁膜６０をエッチングしてバンク６２を形成する（図１５（Ｃ））。
【０１６０】
次いで、上記検査工程において、製品化可能と判断されたＴＦＴ基板上に有機化合物層６３、陰極６４を形成する。
【０１６１】
有機化合物層６３は、発光層の他に正孔注入層として、正孔輸送層、正孔阻止層、電子輸送層、電子注入層およびバッファー層といった複数の層を組み合わせて積層し形成される。有機化合物層６３としての膜厚は、１０〜４００nm程度が好ましい（図１６（Ａ））。
【０１６２】
有機化合物層６３成膜後に、陰極６４を形成する。陰極６４は、ＭｇＡｇやＡｌ−Ｌｉ合金（アルミニウムとリチウムの合金）を用いて極薄く（２０nm以下）１層目の陰極６４ａを成膜し、さらに重ねて、透明導電膜６４ｂを８０〜２００nm程度に成膜した２層構造とした（図１６（Ｂ））。
【０１６３】
次いで、バンク６２および陰極６４を覆って保護膜６５を形成した。保護膜としては、Ａｒを含むように成膜されたＤＬＣ（Diamond Like Carbon）膜、酸化シリコン膜、窒化シリコン膜のいずれかを用いて形成すればよい（図１６（Ｃ））。
【０１６４】
以上のようにして、アレイ基板上に複数形成されたＴＦＴ基板を用いて発光装置を作製することができる。
【０１６５】
（実施例５）
本実施例では、ＴＦＴの活性層となる半導体膜を触媒元素を用いて結晶化させ、その後、得られた結晶質半導体膜の触媒元素濃度を低減させる方法について説明する。
【０１６６】
図１７（ａ）において、基板１１００は、好ましくはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス、或いは石英などを用いることができる。基板１００の表面には、下地絶縁膜１１０１として無機絶縁膜を１０〜２００nmの厚さで形成する。好適な下地絶縁膜の一例は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸化窒化シリコン膜を５０nmの厚さに形成し、次いで、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化シリコン膜を１００nmの厚さに形成したものを適用する。下地絶縁膜１１０１はアレイ基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散しないために設けるものであり、石英を基板とする場合には省略することも可能である。
【０１６７】
次いで、下地絶縁膜１１０１上に、窒化珪素膜１１０２を形成する。この窒化珪素膜１０２は、後の半導体膜の結晶化工程において用いる触媒元素（代表的にはニッケル）が、下地絶縁膜１１０１に染みつくのを防ぐため、さらに下地絶縁膜１１０１の含まれる酸素が悪影響を及ぼすのを防ぐのを目的に形成される。なお、窒化珪素膜１１０２は、プラズマＣＶＤ法で、１〜５nmの膜厚で形成すればよい。
【０１６８】
次いで、窒化珪素膜１１０２上に非晶質半導体膜１１０３を形成する。非晶質半導体膜１１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。良質な結晶を得るためには、非晶質半導体膜１１０３に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3以下に低減させておくと良い。これらの不純物は非晶質半導体の結晶化を妨害する要因となり、また結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。なお、下地絶縁膜１１０１から非晶質半導体膜１１０３までは、大気解放せずに連続成膜することができる。
【０１６９】
その後、非晶質シリコン膜１１０３の表面に、結晶化を促進する触媒作用のある金属元素を添加する（図１７（ｂ））。半導体膜の結晶化を促進する触媒作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであり、これらから選ばれた一種または複数種を用いることができる。代表的にはニッケルを用い、重量換算で１〜１００ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１１０４を形成する。この場合、当該溶液の馴染みをよくするために、非晶質シリコン膜１１０３の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど半導体膜の表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。
【０１７０】
勿論、触媒含有層１１０４はこのような方法に限定されず、スパッタ法、蒸着法、プラズマ処理などにより形成しても良い。
【０１７１】
非晶質シリコン膜１１０３と触媒元素含有層１１０４とを接触した状態を保持したまま結晶化のための加熱処理を行う。加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどを用いた瞬間熱アニール（Rapid Thermal Annealing）法（以下、ＲＴＡ法と記す）を採用する。
【０１７２】
ＲＴＡ法で行う場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは６５０〜７５０℃程度にまで加熱されるようにする。このような高温になったとしても、半導体膜が瞬間的に加熱されるのみであり、基板１１００はそれ自身が歪んで変形することはない。こうして、非晶質半導体膜を結晶化させ、図１７（ｃ）に示す結晶質シリコン膜１１０５を得ることができるが、このような処理で結晶化できるのは触媒元素含有層を設けることによりはじめて達成できるものである。
【０１７３】
その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、５００℃にて１時間程度の加熱処理を行い、非晶質シリコン膜１１０３が含有する水素を放出させておく。そして、電熱炉を用いて窒素雰囲気中にて５５０〜６００℃、好ましくは５８０℃で４時間の加熱処理を行い非晶質シリコン膜１１０３を結晶化させる。こうして、図１７（ｃ）に示す結晶質シリコン膜１１０５を形成する。
【０１７４】
さらに結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するためには、結晶質シリコン膜１１０５に対してレーザ光を照射することも有効である。
【０１７５】
このようにして得られる結晶質シリコン膜１１０５には、触媒元素（ここではニッケル）が平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。触媒元素が残留していると、ＴＦＴの特性に悪影響を及ぼす可能性があるため、半導体層の触媒元素濃度を低減させる必要がある。そこで、結晶化工程に続いて、半導体層の触媒元素濃度を低減させる方法について説明する。
【０１７６】
まず、図１７（ｄ）に示すように結晶質シリコン膜１１０５の表面に薄い層１１０６を形成する。本明細書において、結晶質シリコン膜１１０５上に設けた薄い層１１０６は、後にゲッタリングサイトを除去する際に、結晶質シリコン膜１１０５がエッチングされないように設けた層で、バリア層１１０６ということにする。
【０１７７】
バリア層１１０６の厚さは１〜１０nm程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない（結晶性シリコン膜１１０５をエッチング液から保護する）膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を用いればよい。
【０１７８】
次いで、バリア層１１０６上にスパッタ法でゲッタリングサイト１１０７として、膜中に希ガス元素を１×１０20/cm3以上の濃度で含む第２の半導体膜（代表的には、非晶質シリコン膜）を２５〜２５０nmの厚さで形成する。後に除去されるゲッタリングサイト１１０７は結晶質シリコン膜１１０５とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
【０１７９】
なお本実施例では、成膜圧力を０．２〜１．２Ｐａまで０．２Ｐａ間隔でふって順に成膜し、成膜された膜中のＡｒの濃度を測定した結果を図９に示す。圧力以外の成膜条件は、ガス（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、基板温度を１５０℃としている。
【０１８０】
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶質シリコン膜１１０５に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用いること、またこれら元素が含まれた半導体膜を形成し、この膜をゲッタリングサイトとすることに特徴を有する。
【０１８１】
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【０１８２】
ゲッタリングは、被ゲッタリング領域（捕獲サイト）にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。本発明において、触媒元素がゲッタリングの際に移動する距離は、半導体膜の厚さ程度の距離であり、比較的短時間でゲッタリングを完遂することができる（図１７（ｅ））。
【０１８３】
なお、この加熱処理によっても１×１０19/cm3〜１×１０21/cm3、好ましくは１×１０20/cm3〜１×１０21/cm3、より好ましくは５×１０20/cm3の濃度で希ガス元素を含む半導体膜１１０７は結晶化することはない。これは、希ガス元素が上記処理温度の範囲においても再放出されず膜中に残存して、半導体膜の結晶化を阻害するためであると考えられる。
【０１８４】
ゲッタリング工程終了後、ゲッタリングサイト１１０７を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１１０６はエッチングストッパーとして機能する。また、バリア層１１０６はその後フッ酸により除去すれば良い。
【０１８５】
こうして図１７（ｆ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで低減された結晶質シリコン膜１１０８を得ることができる。こうして形成された結晶質シリコン膜１１０８は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。
【０１８６】
本実施例は、実施形態１〜２、実施例１〜５に組み合わせて用いることができる。
【０１８７】
（実施例６）
本実施例では、実施例１〜実施例６の作製工程を組み合わせて図６（Ｂ）に示した状態まで作製した発光パネルを発光装置として完成させる方法について図９を用いて詳細に説明する。
【０１８８】
図９（Ａ）は、ＴＦＴ基板を封止した発光パネルの上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０２は画素部、８０３はゲート側駆動回路である。また、８０４は封止基板、８０５はシール剤であり、シール剤８０５で囲まれた内側は、空間８０７になっている。
【０１８９】
なお、ソース側駆動回路８０１及びゲート側駆動回路８０３に入力される信号を伝送するための配線（図示せず）により、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）８０９からビデオ信号やクロック信号を受け取る。なお、ここでは発光パネルにＦＰＣが接続された状態を示しているが、ＦＰＣを介してＩＣ（集積回路）が直接実装されたモジュールを本明細書中では、発光装置とよぶ。
【０１９０】
次に、断面構造について図９（Ｂ）を用いて説明する。基板８１０の上方には画素部８０２、ゲート側駆動回路８０３が形成されており、画素部８０２は電流制御用ＴＦＴ８１１とそのドレインに電気的に接続された陽極８１２を含む複数の画素により形成される。また、ゲート側駆動回路８０３はｎチャネル型ＴＦＴ８１３とｐチャネル型ＴＦＴ８１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０１９１】
また、陽極８１２の両端にバンク８１５が形成された後、陽極８１２上に絶縁膜８２１、有機化合物層８１６および陰極８１７が形成され、発光素子８１８が形成される。
【０１９２】
なお、陰極８１７は全画素に共通の配線として機能し、接続配線８０８を経由してＦＰＣ８０９に電気的に接続されている。
【０１９３】
なお、シール剤８０５によりガラスからなる封止基板８０４が貼り合わされている。なお、シール剤８０５としては紫外線硬化樹脂や熱硬化性樹脂を用いるのが好ましい。また、必要に応じて封止基板８０４と発光素子８１８との間隔を確保するために樹脂膜からなるスペーサを設けても良い。シール剤８０５の内側の空間８０７には窒素や希ガス等の不活性ガスが充填されている。また、シール剤８０５はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１９４】
以上のような構造で発光素子を空間８０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から侵入する水分や酸素による発光素子の劣化を防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１９５】
なお、本実施例における構成は、実施形態１〜２、実施例１〜５の構成を組み合わせて実施することが可能である。
【０１９６】
（実施例７）
ここで、本発明を用いて形成される発光装置の画素部のさらに詳細な上面構造を図１０（Ａ）に、回路図を図１０（Ｂ）に示す。図１０において、基板上に設けられたスイッチング用ＴＦＴ７０４は図６のスイッチング用（ｎチャネル型）ＴＦＴ１００２を用いて形成される。従って、構造の説明はスイッチング用（ｎチャネル型）ＴＦＴ１００２の説明を参照すれば良い。また、７０３で示される配線は、スイッチング用ＴＦＴ７０４のゲート電極７０４a、７０４bを電気的に接続するゲート配線である。
【０１９７】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１９８】
また、スイッチング用ＴＦＴ７０４のソースはソース配線７１５に接続され、ドレインはドレイン配線７０５に接続される。また、ドレイン配線７０５は電流制御用ＴＦＴ７０６のゲート電極７０７に電気的に接続される。なお、電流制御用ＴＦＴ７０６は図６の電流制御用（ｐチャネル型）ＴＦＴ１００３を用いて形成される。従って、構造の説明は電流制御用（ｐチャネル型）ＴＦＴ１００３の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１９９】
また、電流制御用ＴＦＴ７０６のソースは電流供給線７１６に電気的に接続され、ドレインはドレイン配線７１７に電気的に接続される。また、ドレイン配線７１７は点線で示される陽極（画素電極）７１８に電気的に接続される。
【０２００】
このとき、７１９で示される領域には保持容量（コンデンサ）が形成される。コンデンサ７１９は、電流供給線７１６と電気的に接続された半導体膜７２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極７０７との間で形成される。また、ゲート電極７０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線７１６で形成される容量も保持容量として用いることが可能である。
【０２０１】
なお、本実施例の構成は、実施形態１〜２、実施例１〜５の構成を組み合わせて実施することが可能である。
【０２０２】
（実施例８）
【０２０３】
本発明を用いて作製された発光装置を表示部に用いた電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する発光装置を用いることが好ましい。それら電気器具の具体例を図１１に示す。
【０２０４】
図１１（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明により作製した発光装置は、表示部２００３に用いることができる。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２０５】
図１１（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明により作製した発光装置は表示部２１０２に用いることができる。
【０２０６】
図１１（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により作製した発光装置は表示部２２０３に用いることができる。
【０２０７】
図１１（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明により作製した発光装置は表示部２３０２に用いることができる。
【０２０８】
図１１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明により作製した発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２０９】
図１１（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明により作製した発光装置は表示部２５０２に用いることができる。
【０２１０】
図１１（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明により作製した発光装置は表示部２６０２に用いることができる。
【０２１１】
ここで図１１（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明により作製した発光装置は、表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０２１２】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２１３】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２１４】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが好ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが好ましい。
【０２１５】
以上の様に、本発明を用いて作製された発光装置の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施形態１〜２、実施例１〜６に示した発光装置をその表示部に用いることができる。
【０２１６】
【発明の効果】
本発明は、発光素子を有する発光装置（ＥＬディスプレイ）だけでなく、液晶表示装置等、半導体特性を用いた半導体素子、例えばトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin film transistor:ＴＦＴ）といった半導体素子を用いた電気器具すべてに適応するが可能な検査装置および検査方法を用いた検査工程を含んでいる。
【０２１７】
本発明の半導体装置の作製方法に含まれる検査工程では、ＴＦＴ基板に非接触で駆動電源および駆動信号を供給することができるため、従来の接触式の検査方法で問題になっているＴＦＴ基板へのゴミの付着や、検査装置によるＴＦＴ基板の損傷等の問題を回避することができる。
【０２１８】
さらに、本発明に含まれる検査工程で用いるアレイ基板上の２次コイル、整流回路および波形整形回路は、ＴＦＴの作製工程にならって形成すればよく、ＴＦＴ基板の作製工程において工程数を増やす必要がない。
【０２１９】
特に、ＥＬディスプレイを作製する場合は、ＴＦＴ基板の良否を判断してから発光素子の作製をすればよいため、製品化できないＴＦＴ基板に高価な材料を用いて発光素子を形成する必要がなくなり、無駄を省くことができ、製造コストを低減することができる。
【図面の簡単な説明】
【図１】  チェック基板とアレイ基板の関係を示す図。
【図２】  発光装置の作製工程の簡略図。
【図３】  整流回路および波形整形回路の回路図。
【図４】  チェック基板およびアレイ基板の概略を示す図。
【図５】  アレイ基板とＴＦＴ基板の関係を示す図。
【図６】  チェック基板とアレイ基板の関係図。
【図７】  本発明の実施の一例を示す図。
【図８】  本発明の実施の一例を示す図。
【図９】  本発明の実施の一例を示す図。
【図１０】  本発明の実施の一例を示す図。
【図１１】  本発明の実施の一例を示す図。
【図１２】  本発明の実施の一例を示す図。
【図１３】  本発明の実施の一例を示す図。
【図１４】  本発明の実施の一例を示す図。
【図１５】  本発明の実施の一例を示す図。
【図１６】  本発明の実施の一例を示す図。
【図１７】  本発明の実施の一例を示す図。
【図１８】  本発明の実施の一例を示す図。
【図１９】  本発明を用いて作製された発光装置を表示部に用いた電気器具を示す図。
【図２０】  交流から整流化されて脈流となった信号の経時変化。
【図２１】  脈流の加算により生成された直流の信号の経時変化。
【図２２】  検査時のアレイ基板とチェック基板を示す斜視図。
【図２３】  コイルを拡大して示した図。
【図２４】  本発明の実施の一例を示す図。
【図１】
0004271404.tif 000002
【図２】
0004271404.tif 000003
【図３】
0004271404.tif 000004
【図４】
0004271404.tif 000005
【図５】
0004271404.tif 000006
【図６】
0004271404.tif 000007
【図７】
0004271404.tif 000008
【図８】
0004271404.tif 000009
【図９】
0004271404.tif 000010
【図１０】
0004271404.tif 000011
【図１１】
0004271404.tif 000012
【図１２】
0004271404.tif 000013
【図１３】
0004271404.tif 000014
【図１４】
0004271404.tif 000015
【図１５】
0004271404.tif 000016
【図１６】
0004271404.tif 000017
【図１７】
0004271404.tif 000018
【図１８】
0004271404.tif 000019
【図１９】
0004271404.tif 000020
【図２０】
0004271404.tif 000021
【図２１】
0004271404.tif 000022
【図２２】
0004271404.tif 000023
【図２３】
0004271404.tif 000024
【図２４】
0004271404.tif 000025