(57)【特許請求の範囲】
【請求項１】
基板上に複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置であって、
前記トランジスタのチャネル領域となる半導体層の延在部は前記蓄積容量の電極となる容量線に接続されてなり、
前記延在部と容量線とは、前記延在部上に形成された第１コンタクトホールと前記容量線上に形成された第２コンタクトホールとを介して接続配線により接続されてなり、前記走査線と前記容量線とは同一層により並設されており、さらに前記走査線は、前記第１コンタクトホールを回避するように形成された回り込み部を有することを特徴とする電気光学装置。
【請求項２】
前記接続配線が、前記データ線と同一の層上に形成されていることを特徴とする請求項１記載の電気光学装置。
【請求項３】
前記半導体層のチャネル領域の端部における不純物濃度が、チャネル領域の他の部分の不純物濃度に比べより高くなっていることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
前記走査線が、ポリシリコン層、あるいはポリシリコン層と導電性金属層の少なくとも２層からなることを特徴とする請求項１から請求項３のうちいずれか１項に記載の電気光学装置。
【請求項５】
前記基板と前記半導体層との間に遮光層を更に具備することを特徴とする請求項１から請求項４のうちいずれか１項に記載の電気光学装置。
【請求項６】
前記遮光層の厚さが、２００ｎｍ〜４００ｎｍであることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記遮光層が前記容量線と電気的に接続されることを特徴とする請求項５または請求項６に記載の電気光学装置。
【請求項８】
（ａ）基板上にチャネル領域と、前記チャネル領域の延在部と、蓄積容量の一方の電極となる半導体層を形成する工程と、
（ｂ）前記半導体層上に絶縁膜を形成する工程と、
（ｃ）前記絶縁膜上に走査線及び前記蓄積容量の他方の電極となる容量線を形成する工程と、
（ｄ）前記延在部と前記容量線とを接続する工程とを有し、
前記延在部と前記容量線とを接続する工程において、前記延在部上に形成された第１コンタクトホールと、前記容量線上に形成された第２コンタクトホールを介して接続配線により前記延在部と前記容量線とを接続するとともに、前記半導体層上に形成された第３コンタクトホールを介して前記半導体層に接続されるようにデータ線を形成することを特徴とする電気光学装置の製造方法。
【請求項９】
前記工程（ａ）より前に、少なくとも前記半導体層に対応する基板上の位置に遮光層を形成する工程を更に具備することを特徴とする請求項８に記載の電気光学装置の製造方法。
【請求項１０】
前記工程（ａ）が、前記基板上に単結晶シリコン基板を貼り合わせる工程と、前記貼り合わされた単結晶シリコン基板から不要部分を除去して単結晶シリコンからなる半導体層を形成する工程とを具備することを特徴とする請求項８または９に記載の電気光学装置の製造方法。
【請求項１１】
前記半導体層の厚さが、１００〜１８０ｎｍであることを特徴とする請求項８から請求項１０のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項１２】
前記工程（ｂ）の後に、前記半導体層のうちＰチャネルについては、不純物としてｎ型不純物を１ｅ１１〜４ｅ１１／ｃｍ2だけ、前記半導体層に打ち込むことを特徴とする請求項８から請求項１０のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項１３】
前記Ｐチャネルの半導体層に打ち込むｎ型不純物としてＰ（リン）を用いることを特徴とする請求項１２に記載の電気光学装置の製造方法。
【請求項１４】
前記工程（ｂ）の後に、前記半導体層のうちＮチャネルについては、不純物としてｐ型不純物を５ｅ１１〜１５ｅ１１／ｃｍ2だけ、前記半導体層に打ち込むことを特徴とする請求項８から請求項１３のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項１５】
前記Ｎチャネルの半導体層に打ち込むｐ型不純物としてＢ（ボロン）を用いることを特徴とする請求項１４に記載の電気光学装置の製造方法。
【請求項１６】
前記半導体層のＰチャネルについてはチャネル領域の端部に対してｎ型不純物をチャネル領域の全体に打ち込んだ不純物の２〜１０倍のドーズ量で打ち込む工程を具備することを特徴とする請求項１２または請求項１３に記載の電気光学装置の製造方法。
【請求項１７】
前記半導体層のＮチャネルについてはチャネル領域の端部に対してｐ型不純物をチャネル領域の全体に打ち込んだ不純物の２〜１０倍のドーズ量で打ち込む工程を具備することを特徴とする請求項１４または請求項１５に記載の電気光学装置の製造方法。
【請求項１８】
前記工程（ｃ）において、前記半導体層のうちＰチャネルについては、不純物としてｐ型不純物を２ｅ１３〜１ｅ１４／ｃｍ2だけ、前記半導体層に打ち込んでＬＤＤ領域を形成し、さらにｐ型不純物を５ｅ１４〜２ｅ１５／ｃｍ2だけ、前記半導体層に打ち込んでソース・ドレイン領域を形成することを特徴とする請求項８から請求項１７のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項１９】
前記工程（ｃ）において、前記半導体層のうちＮチャネルについては、不純物としてｎ型不純物を６ｅ１２〜２．５ｅ１３／ｃｍ2だけ、前記半導体層に打ち込んでＬＤＤ領域を形成し、さらにｎ型不純物を１ｅ１５〜４ｅ１５／ｃｍ2だけ、前記半導体層に打ち込んでソース・ドレイン領域を形成することを特徴とする請求項８から請求項１８のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項２０】
前記工程（ｃ）の後に、８００℃から９００℃の間の温度で活性化アニール処理を行うことを特徴とする請求項１２から請求項１９のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項２１】
前記工程（ｄ）が、前記延在部と接続される第１のコンタクト及び前記容量線と接続される第２のコンタクトホールを形成する工程と、前記第１のコンタクトホールと前記第２のコンタクトホールとを接続する接続配線を形成する工程を有することを特徴とする請求項８から請求項１９のうちいずれか１項に記載の電気光学装置の製造方法。
【請求項２２】
前記接続配線と共にデータ線を形成することを特徴とする請求項２１に記載の電気光学装置の製造方法。
【請求項２３】
前記基板の半導体層が形成された面と対向するように配置された他の基板と、
これら２枚の基板の間に挟持され、前記半導体層に形成されたトランジスタ素子により駆動される液晶とを更に具備することを特徴とする請求項１から請求項７のうちいずれか１項に記載の電気光学装置。
【請求項２４】
光源と、
前記光源から出射される光が入射されて画像情報に対応した変調を施す、請求項２３に記載の電気光学装置と、
前記電気光学装置により変調された光を投射する投射手段と
を具備することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に半導体層を形成した電気光学装置、電気光学装置の製造方法及び電子機器に関する。特に、半導体層のチャネル領域を容量線に接続した電気光学装置、電気光学装置の製造方法及び電子機器に関する。
【０００２】
【従来の技術】
絶縁基体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有し、電気光学装置、例えば液晶装置におけるＴＦＴアレイのスイッチング手段に適用することが可能である。
【０００３】
ところで、一般的なバルク半導体部品では、トランジスタ素子のチャネル領域は下地基板を通じて、該チャネル領域を所定の電位に保持することができるため、チャネル部の電位変化によって起こる寄生バイポーラ効果などによって素子の耐圧などの電気的特性を劣化させることがない。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような液晶装置等の電気光学装置では、例えばＴＦＴアレイのスイッチング手段を構成するトランジスタ素子が酸化絶縁膜により完全に分離されているため、トランジスタ素子におけるチャネル領域を上記のように所定の電位に固定させることができず、該チャネル領域が電気的に浮いた状態となる。特に該トランジスタ素子を単結晶シリコン層からなる構造にすると、チャネル内を移動するキャリアの移動度が高いためにドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によってインパクトイオン化と呼ばれる現象が起こり、例えばＮチャネルＴＦＴにおいて正孔が発生してチャネルの下部に蓄積する。このようにチャネルに電荷が蓄積すると、ＴＦＴのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース・ドレイン耐圧が劣化するなど電気的な特性が悪化する、という課題がある。これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象を基板浮遊効果と呼ぶ。
【０００５】
本発明は、かかる課題を解決するためになされたもので、絶縁膜により覆われた単結晶シリコン層からなるトランジスタ素子が基板浮遊効果によりソース・ドレイン耐圧が劣化するのを防止し、素子の電気的特性を安定・向上させることができる電気光学装置、電気光学装置の製造方法及び電子機器を提供することを目的としている。
【０００６】
【課題を解決するための手段】
かかる課題を解決するため、本発明の電気光学装置は、基板上に複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記各走査線と前記各データ線に接続されたトランジスタと、前記トランジスタに接続された画素電極と蓄積容量とを有する電気光学装置であって、前記トランジスタのチャネル領域となる半導体層の延在部は前記蓄積容量の電極となる容量線に接続されてなることを特徴とする。
【０００７】
本発明のかかる構成によれば、単結晶シリコン層からなる半導体層のチャネル領域が蓄積容量の電極となる容量線と接続されているので、該チャネル領域が容量線の電位に保持され、トランジスタ素子上に異常な電流が流れることはなくなり、素子の電気的特性が安定化する。
【０００８】
本発明の電気光学装置は、前記延在部と容量線とは、前記延在部上に形成された第１コンタクトホールと前記容量線上に形成された第２コンタクトホールとを介して接続配線により接続されてなり、前記走査線と前記容量線とは同一層により並設されるとともに、前記第１コンタクトホールを回避するように形成された回り込み部を有することを特徴とする。
【０００９】
本発明のかかる構成によれば、限られたスペースを有効に利用しながら半導体層のチャネル領域を容量線に接続することができる。また、接続配線やコンタクトホールはデータ線と共に形成できるので、従来の製造プロセス上で形成することが可能となる。従って、本発明の電気光学装置は、前記接続配線が、前記データ線と同一の層上に形成されているのが好ましい。
【００１０】
本発明の電気光学装置は、前記半導体層の厚さが、１００〜１８０ｎｍであることを特徴とする。
【００１１】
本発明のかかる構成によれば、半導体層の厚さが１００ｎｍより大きいことで、画素電極を半導体層のドレイン領域に接続するためのコンタクトホールを形成する際に、半導体層を突き抜けることを防止することができる。また、半導体層の厚さが１８０ｎｍより小さいことで、この半導体層の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００１２】
本発明の電気光学装置は、前記半導体層のチャネル領域と前記走査線のゲート電極領域との間に、厚さ４５０〜６５０ｎｍのゲート絶縁膜が介挿されていることを特徴とする。
【００１３】
本発明のかかる構成によれば、ゲート絶縁膜の厚さが４５０ｎｍより大きいことで、液晶の駆動に必要な電源電圧でもゲート絶縁膜が絶縁破壊することなく駆動することができる。また、ゲート絶縁膜の厚さが６５０ｎｍより小さいことで、ゲート容量を大きくして液晶表示装置の駆動に必要なＴＦＴ素子の動作速度を確保することができる。
【００１４】
本発明の電気光学装置は、前記半導体層のチャネル領域の端部の不純物濃度が、チャネル領域の他の部分に比べより高くなっていることを特徴とする。
【００１５】
本発明のかかる構成によれば、半導体層のチャネル領域の端部の不純物濃度が、チャネル領域の他の部分に比べより高くなっており、この領域における見かけ上のしきい値電圧は高くなるため、半導体層のチャネル領域の端部でゲート電極からの電界が集中してもリーク電流が流れるのを防ぐことができる。
【００１６】
本発明の電気光学装置は、前記走査線の厚さが、３５０ｎｍ〜７００ｎｍであることを特徴とする。
【００１７】
本発明のかかる構成によれば、走査線の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、走査線の厚さが５５０ｎｍより小さいことで、この走査線の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００１８】
本発明の電気光学装置は、前記走査線がポリシリコン層、あるいはポリシリコン層と導電性金属層の少なくとも２層からなることを特徴とする。本発明のかかる構成によれば、導電性を高めることができるため、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。特にポリシリコン層と導電性金属層からなる走査線においては導電性をさらに高めることができるため、膜厚を小さくしても配線遅延の少ない走査線を形成できると同時に、その膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００１９】
本発明の電気光学装置は、前記データ線と少なくとも前記走査線との間に、厚さ８００ｎｍ±２００ｎｍの層間絶縁層が介挿されていることを特徴とする。
【００２０】
本発明のかかる構成によれば、層間絶縁層の厚さが６００ｎｍより大きいことで、走査線とデータ線間の容量カップリングを極力抑え画素への信号書き込み特性が劣化するのを防ぐことができる。また、層間絶縁層の厚さが１０００ｎｍより小さいことで、層間膜の堆積工程におけるスループットを向上させることができる。
【００２１】
本発明の電気光学装置は、前記データ線の厚さが、３５０ｎｍ〜７００ｎｍであることを特徴とする。
【００２２】
本発明のかかる構成によれば、データ線の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、データ線の厚さが７００ｎｍより小さいことで、このデータ線の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００２３】
本発明の電気光学装置は、前記データ線と少なくとも前記画素電極との間に、厚さ８００ｎｍ±２００ｎｍの層間絶縁層が介挿されていることを特徴とする。
【００２４】
本発明のかかる構成によれば、層間絶縁層の厚さが６００ｎｍより大きいことで、前記データ線と前記画素電極との間の容量カップリングを極力抑え画素への信号書き込み特性が劣化するのを防ぐことができる。また、層間絶縁層の厚さが１０００ｎｍより小さいことで、層間膜の堆積工程におけるスループットを向上させることができる。
【００２５】
本発明の電気光学装置は、前記基板と前記半導体層との間に遮光層を更に具備することを特徴とする。
【００２６】
本発明のかかる構成によれば、基板裏面からの直接入射光や、基板裏面で反射した光がトランジスタ素子形成領域に侵入して光リークが発生し、画素への信号書き込み特性が劣化するのを防ぐことができる。
【００２７】
本発明の電気光学装置は、前記遮光層の厚さが、２００ｎｍ〜４００ｎｍであることを特徴とする。
【００２８】
本発明のかかる構成によれば、遮光層の厚さが２００ｎｍより大きいことで、基板裏面からの反射光による光リーク電流を画素への書き込み特性に影響を及ぼさないレベルまで抑制することができる。また、遮光層の厚さが４００ｎｍより小さいことで、この遮光層の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００２９】
本発明の電気光学装置の製造方法は、（ａ）基板上にチャネル領域と前記チャネル領域の延在部と蓄積容量の一方の電極となるなる半導体層を形成する工程と、（ｂ）前記半導体層上に絶縁膜を形成する工程と、（ｃ）前記絶縁膜上に走査線及び前記蓄積容量の他方の電極となる容量線を形成する工程と、（ｃ）前記延在部と前記容量線とを接続する工程とを有することを特徴とする。
【００３０】
本発明のかかる構成によれば、半導体層のチャネル領域と容量線と接続するように形成しているので、該チャネル領域が容量線の電位に固定され、ＳＯＩ構造に起因する基板浮遊効果によってトランジスタ素子のソース・ドレイン耐圧が劣化するなどの問題が解消され、素子の電気的特性が安定化した電気光学装置を製造することができる。
【００３１】
本発明の電気光学装置の製造方法は、前記延在部と前記容量線とを接続する工程において、前記延在部上に形成された第１コンタクトホールと、前記容量線上に形成された第２コンタクトホールを介して接続配線により前記延在部と前記容量線とを接続するとともに、前記半導体層上に形成された第３コンタクトホールを介して前記半導体層に接続されるようにデータ線を形成することを特徴とする。
【００３２】
本発明のかかる構成によれば、接続配線とデータ線とを同時に同一材料で形成することができるので、工程を増やすことなく接続配線を形成することができる。  本発明の電気光学装置の製造方法は、前記工程（ａ）より前に、少なくとも前記半導体層に対応する基板上の位置に遮光層を形成する工程を更に具備することを特徴とする。
【００３３】
本発明のかかる構成によれば、基板裏面からの直接入射光や、基板裏面で反射した光がトランジスタ素子形成領域に侵入して光リークが発生し、画素への信号書き込み特性が劣化するのを防止できる電気光学装置を製造することができる。
【００３４】
本発明の電気光学装置の製造方法は、前記工程（ａ）が、前記基板上に単結晶シリコン基板を貼り合わせる工程と、前記貼り合わされた単結晶シリコン基板から不要部分を除去して単結晶シリコンからなる半導体層を形成する工程とを具備することを特徴とする。
【００３５】
本発明の電気光学装置の製造方法は、前記半導体層の厚さが、１００ｎｍ〜１８０ｎｍであることを特徴とする。
【００３６】
本発明のかかる構成によれば、半導体層の厚さが１００ｎｍより大きいことで、画素電極を半導体層のドレイン領域に接続するためのコンタクトホールを形成する際に、半導体層を突き抜けることを防止することができる。また、半導体層の厚さが１８０ｎｍより小さいことで、この半導体層の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。
【００３７】
本発明の電気光学装置の製造方法は、前記工程（ｂ）において、前記半導体層のうちＰチャネルについては、前記不純物としてｎ型不純物を１ｅ１１〜４ｅ１１／ｃｍ2だけ、前記半導体層に打ち込むことを特徴とする。
【００３８】
本発明のかかる構成によれば、液晶デバイスの駆動に必要なＴＦＴ素子の重要なスイッチング特性の一つであるしきい値電圧を実用条件として最適な−１．０〜−２．０Ｖの間で任意に制御することが可能となる。
【００３９】
本発明の電気光学装置の製造方法は、前記工程（ｂ）において、前記半導体層のうちＮチャネルについては、前記不純物としてｐ型不純物を５ｅ１１〜１５ｅ１１／ｃｍ2だけ、前記半導体層に打ち込むことを特徴とする。
【００４０】
本発明のかかる構成によれば、液晶デバイスの駆動に必要なＴＦＴ素子の重要なスイッチング特性の一つであるしきい値電圧を実用条件として最適な１．０〜２．０Ｖの間で任意に制御することが可能となる。
【００４１】
本発明の電気光学装置の製造方法は、前記工程（ｂ）より前に、前記半導体層上にゲート絶縁膜を形成する工程を具備することを特徴とする。また、前記工程（ｂ）の後に、前記半導体層上にゲート絶縁膜を形成する工程を具備することを特徴とする。これにより、しきい値電圧を制御することが可能となる。
【００４２】
本発明の電気光学装置の製造方法は、前記工程（ｂ）の後に、前記半導体層Ｐチャネルについてはｎ型不純物を、またＮチャネルについてはｐ型不純物をチャネル領域の端部に対してチャネル領域の全体に打ち込んだ不純物の２〜１０倍のドーズ量で打ち込む工程を具備することを特徴とする。
【００４３】
本発明のかかる構成によれば、半導体層のチャネル領域の端部の不純物濃度が、チャネル領域の他の部分に比べより高くなっており、この領域における見かけ上のしきい値電圧は高くなるため、半導体層のチャネル領域の端部でゲート電極からの電界が集中してもリーク電流が流れるのを防ぐことができる。
【００４４】
本発明の電気光学装置は、前記走査線の厚さが、３５０ｎｍ〜７００ｎｍであることを特徴とする。
【００４５】
本発明の電気光学装置の製造方法は、前記工程（ｃ）において、前記半導体層のうちＰチャネルについては、前記不純物としてｐ型不純物を２ｅ１３〜１ｅ１４／ｃｍ2だけ、前記半導体層に打ち込んでＬＤＤ領域を形成し、さらにｐ型不純物を５ｅ１４〜２ｅ１５／ｃｍ2だけ、前記半導体層に打ち込んでソース・ドレイン領域を形成することを特徴とする。
【００４６】
本発明のかかる構成によれば、ＬＤＤ領域の存在によってドレイン近傍の電界強度がなだらかな分布となるため、トランジスタ素子の耐圧を液晶デバイスの駆動に必要な電源電圧１０Ｖ以上確保することができる。さらにソース・ドレイン領域のシート抵抗およびコンタクト抵抗を十分に低くすることができるため、トランジスタ素子の寄生抵抗によるＯＮ電流の減少を抑えることができる。
【００４７】
本発明の電気光学装置の製造方法は、前記工程（ｃ）において、前記半導体層のうちＮチャネルについては、前記不純物としてｎ型不純物を６ｅ１２〜２．５ｅ１３／ｃｍ2だけ、前記半導体層に打ち込んでＬＤＤ領域を形成し、さらにｎ型不純物を１ｅ１５〜４ｅ１５／ｃｍ2だけ、前記半導体層に打ち込んでソース・ドレイン領域を形成することを特徴とする。
【００４８】
本発明のかかる構成によれば、 ＬＤＤ領域の存在によってドレイン近傍の電界強度がなだらかな分布となるため、トランジスタ素子の耐圧を液晶デバイスの駆動に必要な電源電圧１０Ｖ以上確保することができる。さらにソース・ドレイン領域のシート抵抗およびコンタクト抵抗を十分に低くすることができるため、トランジスタ素子の寄生抵抗によるＯＮ電流の減少を抑えることができる。
【００４９】
本発明の電気光学装置の製造方法は、前記工程（ｃ）の後に、８００℃から９００℃の間の温度で活性化アニール処理を行う。
【００５０】
本発明のかかる構成によれば、ＬＤＤ領域およびソース・ドレイン領域に注入された不純物を活性化できる。ここで、８００℃より低いと、注入された不純物を活性化することができない。また９００℃より高いと、アニール処理中に不純物が横方向に著しく拡散し、トランジスタ素子の耐圧を確保するために必要なＬＤＤ構造の不純物プロファイルを形成できない。
【００５１】
本発明の電気光学装置の製造方法は、前記工程（ｄ）において、前記容量線と共に走査線を形成することを特徴とする。
【００５２】
本発明のかかる構成によれば、製造プロセスを簡略化することができる。
【００５３】
本発明の電気光学装置の製造方法は、前記工程（ｅ）が、前記延在部と接続される第１のコンタクト及び前記容量線と接続される第２のコンタクトホールを形成する工程と、前記第１のコンタクトホールと前記第２のコンタクトホールとを接続する接続配線を形成する工程を有することを特徴とする。
【００５４】
本発明のかかる構成によれば、工程数を増やすことなく延在部と容量線とを接続することができる。
【００５５】
本発明の電気光学装置の製造方法は、前記接続配線と共にデータ線を形成することを特徴とする。
【００５６】
本発明のかかる構成によれば、工程数を増やすことなく接続配線を形成することができる。
【００５７】
本発明の電気光学装置は、前記基板の半導体層が形成された面と対向するように配置された他の基板と、これら２枚の基板の間に挟持され、前記半導体層に形成されたトランジスタ素子により駆動される液晶とを更に具備することを特徴とする。
【００５８】
本発明の電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す、上記の電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴とする。
【００５９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００６０】
（電気光学装置の構成）
図１は本発明の一実施形態に係る電気光学装置としての液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ’断面図である。図５は、該液晶装置における半導体層の近傍の構造を概念的に示した斜視図である。尚、図３、図４及び図５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図２及び図５おいて、Ｘ方向とは走査線と平行する方向を示し、Ｙ方向とはデータ線と平行する方向を示す。
【００６１】
図１において、本実施の形態による液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９aを制御するためのトランジスタとしてのＴＦＴ３０からなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施の形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層あるいは、導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００６２】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（一点鎖線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（後述する）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００６３】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００６４】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施の形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００６５】
次に、図３の断面図に示すように、液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６６】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６７】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６８】
対向基板２０には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００６９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００７０】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０表面の各画素スイッチング用ＴＦＴ３０に対応する位置には第１遮光膜１１ａが各々設けられている。ここで、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００７１】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７２】
本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００７３】
更に、蓄積容量７０においては、図２及び図３から分かるように、第１遮光膜１１ａは、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置されることにより（図３の右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施の形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。よって、当該液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００７４】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００７５】
また、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、遮光膜１１ａ及び容量線３ｂを定電位にできる。
【００７６】
更に、図２及び図３に示したように、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続するように構成されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００７７】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明されている。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【００７８】
更に、図２、図４及び図５に示すように、半導体層１ａのチャネル領域１ａ窒ノは、Ｘ方向（半導体層１ａのソース領域、チャネル領域及びドレイン領域と並ぶ方向をＹ方向とし、基板１０平面上でＹ方向と直交する方向をＸ方向とする。）に向けて延在する延在部２０１を有する。この結果、延在部２０１は走査線３ａと対向するように延在している。延在部２０１の終端部は、第２層間絶縁膜４に形成されたコンタクトホール２０２を介して接続配線２０３に接続されている。接続配線２０３は、一端が上記のようにコンタクトホール２０２を介して延在部２０１に接続されると共に、Ｙ方向に向けて容量線３ｂの直上まで配設され、該直上よりコンタクトホール２０４を介して容量線３ｂに接続されている。これにより、半導体層１ａのチャネル領域１ａ窒ヘ上述した定電位源に接続された容量線３ｂの電位に固定され、ＳＯＩ構造に起因する基板浮遊効果によってトランジスタ素子のソース・ドレイン耐圧が劣化するなどの問題が解消され、素子の電気的特性を安定化させることができる。
【００７９】
また、走査線３ａと容量線３ｂは第１層間絶縁膜１２と第２層間絶縁膜４との間に層上に互いに隣接するように並設され、更に延在部２０１が走査線３ａと対向するように延在しているているため、走査線３ａとコンタクトホール２０２とが配置上干渉する。そこで、本実施形態では、特に走査線３ａがコンタクトホール２０２を回避するように形成された回り込み部３ａ’を有する。
【００８０】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅ、延在部２０１等とは、同一の半導体層１ａからなり、
データ線６ａと接続配線２０３とは同一の金属膜からなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２等を同時に形成できる。
【００８１】
更に、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる当該液晶装置の積層構造において、各膜の物性の違いに起因した製造プロセス中の加熱冷却に伴い発生するストレスが格段に緩和される。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上が図られる。
【００８２】
尚、図２では、第１遮光膜１１ａにおける直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能を発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００８３】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００８４】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００８５】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素領域の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００８６】
再び、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継しての電気的接続するようにしてもよい。
【００８７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８８】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００８９】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等の単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００９０】
尚、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００９１】
尚、図２２に図５の実施形態においてＴＦＴアレイ基板と対向基板を液晶を介在させて構成した液晶装置の等価回路図を示す。図２２に示されるように、データ線６ａ（Ｓ１，Ｓ２…）と走査線３ａ（Ｇ１，Ｇ２…）とがマトリクス平面上に配設され、この平面上の交差点近傍には画素スイッチング用ＴＦＴ３０がそれぞれ配置される。画素スイッチング用ＴＦＴ３０のソースはデータ線６ａに接続され、ゲート電極は走査線３ａに接続されており、ドレインは画素電極９ａに接続されている。さらに画素電極９ａは対向基板内面に配置された対向電極２１と液晶層を挟んで対向し、両電極間の液晶を極性反転駆動する。尚、ソースとドレインとは入れ替えてもよい。対向電極２１には極性反転駆動の基準電位となる共通電位ＶLCが印加され、画素電極９ａと対向電極２１とは液晶層を誘電体とする液晶容量ＣLCを構成する。また、容量電極１ｆは容量線３ｂとの間に保持容量（蓄積容量）Csを構成する。すなわち、一画素は、画素スイッチング用ＴＦＴとそれに接続された液晶容量と保持容量により構成される。
【００９２】
トランジスタのチャネル領域１ａは、このトランジスタを駆動する容量線３ｂと電気的に接続される。このように各トランジスタのチャネル領域はそのトランジスタに接続される容量の一方の電極である容量線３ｂに電気的に接続され、チャネル領域１ａから蓄積された余剰キャリアを容量線３ｂに引き抜くことにより基板浮遊効果を抑制する。尚、容量線３ｂには、共通電極電位ＶLCが印加される。
【００９３】
（電気光学装置の製造方法）
次に、以上のような構成を持つ液晶装置の製造プロセスについて、図６から図１１を参照して説明する。
【００９４】
尚、図６から図１１は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９５】
図６の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００９６】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、２００〜４００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光膜１１を形成する。
【００９７】
続いて、工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００９８】
次に、工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約６００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００９９】
次に、工程（４）に示すように、第１層間絶縁膜１２の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【０１００】
次に、工程（５）に示すように、基板１０と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ６００μｍであり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると共に、水素イオン（Ｈ＋）を例えば加速電圧１００ｋｅＶ、ドーズ量１０ｅ１６／ｃｍ2にて注入したものである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
【０１０１】
次に、工程（６）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板１０から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板１０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、基板１０上に貼り合わされる単結晶シリコン層２０６は、前に述べた単結晶シリコン基板に対して行われる水素イオン注入の加速電圧を変えることによって任意の膜厚で形成することが可能である。
【０１０２】
次に、工程（７）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。また、同時に半導体層１ａのチャネル領域１ａ’から延在する延在部２０１も形成する。
【０１０３】
次に、工程（８）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１０４】
次に、図７の工程（９）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ2のドーズ量にて）ドープする。
【０１０５】
次に、工程（１０）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ2のドーズ量にて）ドープする。
【０１０６】
ここで、図１７及び図１８のグラフに示すように、ドーパンドの種類及びドーズ量によって、更には工程の順番によって各チャネルのしきい値電圧Ｖｔｈを制御することが可能である。
【０１０７】
図１７はＰチャネルにおけるドーズ量としきい値電圧Ｖｔｈとの関係を示している。図１７▲１▼はドーパンドとしてボロンを用いた場合のシミュレーション結果、図１７▲２▼はドーパンドとしてリンを用いた場合のシミュレーション結果、図１７▲３▼は実験結果を示している。これらの図から分かるように、しきい値電圧Ｖｔｈとして−１．５Ｖを得たい場合にはリンを１ｅ１２／ｃｍ2のドーズ量でドープするのが好適である。
【０１０８】
図１８はＮチャネルにおけるドーズ量としきい値電圧Ｖｔｈとの関係を示している。図１８▲１▼はドーパンドとしてボロンを用いた場合のシミュレーション結果、図１８▲２▼は工程（８）の後に工程（９）及び工程（１０）を行った場合の実験結果、図１８▲３▼は工程（９）及び工程（１０）の後に工程（８）を行った場合の実験結果を示している。これらの図から分かるように、しきい値電圧Ｖｔｈとして１．５Ｖを得たい場合にはボロンを７ｅ１１／ｃｍ2のドーズ量でドープするのが好適である。
【０１０９】
次に、工程（１１）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部３０４（図１２及び図１３参照）を除く基板１０の表面にレジスト膜３０５を形成し、端部３０４にＰチャネルについて工程（９）の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて工程（１０）の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。半導体層１ａのチャネル領域１ａ窒フ端部３０４は電界が集中して見かけ上のしきい値電圧が低くなり、リーク電流が流れようとするが、かかるドープ工程により半導体層１ａのチャネル領域１ａ’の端部３０４が、チャネル領域１ａ窒フ不純物濃度が他の部分に比べより高くなっているので、この領域における見かけ上のしきい値電圧は高くなり、前述のように電界が集中してもリーク電流が流れるのを防ぐことができる。
【０１１０】
次に、工程（１２）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板１０の表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ2のドーズ量にて）ドープする。
【０１１１】
次に、図８の工程（１３）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１１２】
次に、工程（１４）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ〜５５０ｎｍの厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。そして、走査線のゲート電極領域の厚さが３５０ｎｍより大きいことで、配線抵抗を低減し、配線遅延による画素への信号書き込み速度の低下を十分に抑えることができる。また、走査線のゲート電極領域の厚さが５５０ｎｍより小さいことで、このゲート電極の膜厚に起因する素子基板の段差を必要最小限に抑えることができ、この結果液晶を配向させた際のディスクリネーションを抑制し表示画質を良好に保つことができる。なお、ポリシリコン層３に加えて導電性金属層を積層することでも導電性を高めることができる。
【０１１３】
次に、工程（１５）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【０１１４】
次に、工程（１６）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３ｅ１３／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１１５】
続いて、工程（１７）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ2のドーズ量にて）ドープする。
【０１１６】
次に、図９の工程（１８）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ１２／ｃｍ2のドーズ量にて）ドープし、Nチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するする。
【０１１７】
続いて、工程（１９）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ１５／ｃｍ2のドーズ量にて）ドープする。
【０１１８】
ここで、図１９にＬＤＤ領域を３ｅ１３／ｃｍ2のドーズ量のドーパント３１１でドープして形成されたＰチャネルの半導体層１ａの電圧−電流特性を示す。また、図２０にＬＤＤ領域を１ｅ１３／ｃｍ2のドーズ量のドーパント６１でドープして形成されたＮチャネルの半導体層１ａの電圧−電流特性を示す。更に、図２１にＬＤＤ領域を６ｅ１２／ｃｍ2のドーズ量のドーパント６１でドープして形成されたＮチャネルの半導体層１ａの電圧−電流特性を示す。
【０１１９】
次に、工程（２０）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１２０】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１２１】
次に、工程（２１）に示すように、データ線６ａを形成するためのコンタクトホール５及びコンタクトホール２０２、２０４（図４及び図５参照）を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１２２】
次に、図１０の工程（２２）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に工程（２３）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。このとき同時に金属膜６により接続配線２０３も形成する（図４及び図５参照）。
【０１２３】
次に、工程（２４）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約６００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１２４】
次に、図１１の工程（２５）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１２５】
次に、工程（２６）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２７）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料により画素電極９ａを形成してもよい。
【０１２６】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１２７】
他方、図３及び図４に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の額縁としての第２遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１２８】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【０１２９】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１３０】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施の形態の全体構成を図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、対向基板２０を含めて示す図１４のＨ−Ｈ’断面図である。
【０１３１】
図１４において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１５に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１３２】
以上の液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３３】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施の形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３４】
以上説明した各実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施の形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３５】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１６を参照して説明する。図１６において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１３６】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１３７】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１３８】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１３９】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１４０】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１４１】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１４２】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１４３】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１４４】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１４５】
また、本実施の形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１６に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１４６】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１４７】
上述の本実施形態では液晶装置を用いて説明したが、これに限るものではなく、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置にも本実施形態は適用可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態における液晶装置の画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】液晶装置の一実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】図２乃至図４の半導体層の近傍の構造を概念的に示した斜視図である。
【図６】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その１）である。
【図７】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その２）である。
【図８】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その３）である。
【図９】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その４）である。
【図１０】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その５）である。
【図１１】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その６）である。
【図１２】液晶装置における半導体層のチャネル領域の一部平面図でる。
【図１３】図１２のＣ−Ｃ’断面図である。
【図１４】液晶装置の各実施の形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１５】図１４のＨ−Ｈ’断面図である。
【図１６】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【図１７】Ｐチャネルにおけるドーズ量としきい値電圧との関係を示すグラフである。
【図１８】Ｎチャネルにおけるドーズ量としきい値電圧との関係を示すグラフである。
【図１９】Ｐチャネルの半導体層の電圧−電流特性を示すグラフである。
【図２０】Ｎチャネルの半導体層の電圧−電流特性（その１）を示すグラフである。
【図２１】Ｎチャネルの半導体層の電圧−電流特性（その２）を示すグラフである。
【図２２】本実施形態の液晶装置の等価回路図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
３ａ…走査線
３ａ…回り込み部
３ｂ…容量線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
２０１…接続配線
２０２…コンタクトホール
２０３…接続配線
２０４…コンタクトホール
【図１】
0004206595.tif 000002
【図２】
0004206595.tif 000003
【図３】
0004206595.tif 000004
【図４】
0004206595.tif 000005
【図５】
0004206595.tif 000006
【図６】
0004206595.tif 000007
【図７】
0004206595.tif 000008
【図８】
0004206595.tif 000009
【図９】
0004206595.tif 000010
【図１０】
0004206595.tif 000011
【図１１】
0004206595.tif 000012
【図１２】
0004206595.tif 000013
【図１３】
0004206595.tif 000014
【図１４】
0004206595.tif 000015
【図１５】
0004206595.tif 000016
【図１６】
0004206595.tif 000017
【図１７】
0004206595.tif 000018
【図１８】
0004206595.tif 000019
【図１９】
0004206595.tif 000020
【図２０】
0004206595.tif 000021
【図２１】
0004206595.tif 000022
【図２２】
0004206595.tif 000023