(57)【特許請求の範囲】
【請求項１】
オプティカルブラック領域と有効画素領域とを含む画素配列と、
前記画素配列を走査する走査部と、
を備え、
前記走査部は、
シフト動作により、前記オプティカルブラック領域を走査する第１のシフトレジスタと、
シフト動作により、前記有効画素領域を走査する第２のシフトレジスタと、
を含み、
前記第２のシフトレジスタは、前記第１のシフトレジスタが前記オプティカルブラック領域を走査するための第１の期間に、シフト動作を開始し、前記第１の期間に続く第２の期間に、前記有効画素領域の一部の領域である読み出し領域を走査する
ことを特徴とする撮像装置。
【請求項２】
前記第２のシフトレジスタは、前記第１の期間において、前記第２の期間の始まりから前記読み出し領域を走査し始めるタイミングで、シフト動作を開始する
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記走査部は、
前記第２のシフトレジスタと前記画素配列とを接続する複数の信号線と、
前記第１の期間に前記複数の信号線を無効にし、前記第２の期間に前記複数の信号線を有効にするイネーブル回路と、
をさらに含み、
前記第１のシフトレジスタは、前記オプティカルブラック領域を走査し終わったことに応じて、前記複数の信号線を有効にするように前記イネーブル回路を制御する
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
オプティカルブラック領域と有効画素領域とを含む画素配列と、
前記画素配列を走査する走査部と、
を備え、
前記走査部は、
シフト動作により、前記オプティカルブラック領域を走査する第１のシフトレジスタと、
シフト動作により、前記有効画素領域を走査する第２のシフトレジスタと、
を含み、
前記第２のシフトレジスタは、前記第２の開始信号をそれぞれ受けるとともに複数の画素を含む画素ブロックの単位で前記有効画素領域をそれぞれ走査するための複数の回路ブロックを含み、
前記第２のシフトレジスタは、前記第１のシフトレジスタが前記オプティカルブラック領域を走査するための第１の期間に、前記複数の回路ブロックのいずれかを選択するとともに、選択された回路ブロックにおいてシフト動作を開始し、前記第１の期間に続く第２の期間に、前記選択された回路ブロックにより、前記有効画素領域の一部の領域である読み出し領域を走査し始める
ことを特徴とする撮像装置。
【請求項５】
前記第２のシフトレジスタは、前記第１の期間において、前記第２の期間の始まりから前記読み出し領域を走査し始めるタイミングで、前記選択された回路ブロックにおいてシフト動作を開始する
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記走査部は、
複数の回路ブロックのいずれかの前段にそれぞれ設けられ、選択された場合に前記第２の開始信号を後段の回路ブロックにそれぞれ供給し、選択されていない場合に入力された信号を後段の回路ブロックへそれぞれ転送する複数の選択回路と、
前記複数の回路ブロックと前記画素配列とを接続する複数の信号線と、
前記第１の期間に前記複数の信号線を無効にし、前記第２の期間に前記複数の信号線を有効にするイネーブル回路と、
をさらに含み、
前記第１のシフトレジスタは、前記オプティカルブラック領域を走査し終わったことに応じて、前記複数の信号線を有効にするように前記イネーブル回路を制御する
ことを特徴とする請求項４又は５に記載の撮像装置。
【請求項７】
請求項１から６のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【請求項８】
オプティカルブラック領域と有効画素領域とを含む画素配列と、第１の開始信号を受けて、前記第１の開始信号をシフト動作させることにより、前記オプティカルブラック領域を走査する第１のシフトレジスタと、第２の開始信号を受けて、前記第２の開始信号をシフト動作させることにより、前記有効画素領域を走査する第２のシフトレジスタとを含む走査部とを有する撮像装置の駆動方法であって、
前記第１のシフトレジスタが、第１の期間に、前記オプティカルブラック領域を走査する第１のステップと、
前記第２のシフトレジスタが、前記第１の期間に、シフト動作を開始する第２のステップと、
前記第２のシフトレジスタが、前記第１の期間につづく第２の期間に、前記有効画素領域の一部の領域である読み出し領域を走査する第３のステップと、
を備えたことを特徴とする撮像装置の駆動方法。
【請求項９】
前記第１のステップでは、
前記第２のシフトレジスタが、前記第１の期間において、前記第２の期間の始まりから前記読み出し領域を走査し始めるタイミングで、シフト動作を開始する
ことを特徴とする請求項８に記載の撮像装置の駆動方法。
【請求項１０】
オプティカルブラック領域と有効画素領域とを含む画素配列と、シフト動作により、前記オプティカルブラック領域を走査する第１のシフトレジスタと、シフト動作により、前記有効画素領域を走査する第２のシフトレジスタとを含む走査部とを有する撮像装置の駆動方法であって、
前記第２のシフトレジスタは、前記第２の開始信号をそれぞれ受けるとともに複数の画素を含む画素ブロックの単位で前記有効画素領域をそれぞれ走査するための複数の回路ブロックを含み、
前記第１のシフトレジスタが、第１の期間に、前記オプティカルブラック領域を走査する第１のステップと、
前記第２のシフトレジスタが、前記第１の期間に、前記複数の回路ブロックのいずれかを選択するとともに、選択された回路ブロックにおいてシフト動作を開始する第２のステップと、
前記第２のシフトレジスタが、前記第１の期間につづく第２の期間に、前記選択された回路ブロックにより、前記有効画素領域の一部の領域である読み出し領域を走査し始める第３のステップと、
を備えたことを特徴とする撮像装置の駆動方法。
【請求項１１】
前記第１のステップでは、
前記第２のシフトレジスタが、前記第１の期間において、前記第２の期間の始まりから前記読み出し領域を走査し始めるタイミングで、前記選択された回路ブロックにおいてシフト動作を開始する
ことを特徴とする請求項１０に記載の撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、及び撮像装置の駆動方法に関する。
【背景技術】
【０００２】
従来から、オプティカルブラック領域と有効画素領域とを含む画素配列を有する撮像装置が提案されている（特許文献１参照）。特許文献１に示す技術では、画素配列の各行又は各列を走査するためのシフトレジスタを複数の回路ブロックで構成し、複数の回路ブロックのいずれかの回路ブロックを選択するためのデコード回路をシフトレジスタの前段に設けている。デコード回路でいずれかの回路ブロックを選択することにより、有効画素領域において、複数の画素を含む画素ブロックの単位で、画素を走査し始めることができる。
【特許文献１】特開２００１−４５３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、ビデオカメラやスチルカメラなどの撮像装置では、高精度の電子防振（手振れ補正）機能が求められている。本発明者は、電子防振機能を実現するための技術の１つとして、有効画素領域の一部の領域である読み出し領域を、手振れの方向に追従して、有効画素領域上でシフトさせることを考えた。これを実現するためには、読み出し領域を有効画素領域上でシフトさせるために、有効画素領域において、画素単位（１行単位及び１列単位）で読み出し領域の読み出し開始位置を変更することになる。
【０００４】
特許文献１の技術では、読み出し開始位置が画素ブロックの端部にない場合、オプティカルブラック領域を走査し終わってから、所定の画素ブロックの端部の画素から読み出し開始位置の画素まで順次に空飛ばししていくことになる。これにより、オプティカルブラック領域を走査し終わってから有効画素領域において読み出し領域を画素単位で走査し始めるまでの期間が長くなる可能性がある。
【０００５】
一方、画素配列を走査するために、シフトレジスタを構成する複数のフリップフロップのいずれかを選択するためのデコード回路をシフトレジスタの前段に設ければ、有効画素領域において、画素単位で読み出し領域の読み出し開始位置を変更できる。しかし、この場合、画素配列を走査するための回路の規模が大きくなり、撮像装置の構成が複雑になる可能性がある。
【０００６】
本発明の目的は、オプティカルブラック領域を走査し終わってから有効画素領域において読み出し領域を画素単位で走査し始めるまでの期間を簡単な構成で短縮できる撮像装置、撮像システム、及び撮像装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１側面に係る撮像装置は、オプティカルブラック領域と有効画素領域とを含む画素配列と、前記画素配列を走査する走査部とを備え、前記走査部は、シフト動作により、前記オプティカルブラック領域を走査する第１のシフトレジスタと、シフト動作により、前記有効画素領域を走査する第２のシフトレジスタとを含み、前記第２のシフトレジスタは、前記第１のシフトレジスタが前記オプティカルブラック領域を走査するための第１の期間に、シフト動作を開始し、前記第１の期間に続く第２の期間に、前記有効画素領域の一部の領域である読み出し領域を走査することを特徴とする。
【０００８】
本発明の第２側面に係る撮像装置は、オプティカルブラック領域と有効画素領域とを含む画素配列と、前記画素配列を走査する走査部とを備え、前記走査部は、シフト動作により、前記オプティカルブラック領域を走査する第１のシフトレジスタと、シフト動作により、前記有効画素領域を走査する第２のシフトレジスタとを含み、前記第２のシフトレジスタは、前記第２の開始信号をそれぞれ受けるとともに複数の画素を含む画素ブロックの単位で前記有効画素領域をそれぞれ走査するための複数の回路ブロックを含み、前記第２のシフトレジスタは、前記第１のシフトレジスタが前記オプティカルブラック領域を走査するための第１の期間に、前記複数の回路ブロックのいずれかを選択するとともに、選択された回路ブロックにおいてシフト動作を開始し、前記第１の期間に続く第２の期間に、前記選択された回路ブロックにより、前記有効画素領域の一部の領域である読み出し領域を走査し始めることを特徴とする。
【０００９】
本発明の第３側面に係る撮像システムは、上記の撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【００１０】
本発明の第４側面に係る撮像装置の駆動方法は、オプティカルブラック領域と有効画素領域とを含む画素配列と、第１の開始信号を受けて、前記第１の開始信号をシフト動作させることにより、前記オプティカルブラック領域を走査する第１のシフトレジスタと、第２の開始信号を受けて、前記第２の開始信号をシフト動作させることにより、前記有効画素領域を走査する第２のシフトレジスタとを含む走査部とを有する撮像装置の駆動方法であって、前記第１のシフトレジスタが、第１の期間に、前記オプティカルブラック領域を走査する第１のステップと、前記第２のシフトレジスタが、前記第１の期間に、シフト動作を開始する第２のステップと、前記第２のシフトレジスタが、前記第１の期間につづく第２の期間に、前記有効画素領域の一部の領域である読み出し領域を走査する第３のステップとを備えたことを特徴とする。
【００１１】
本発明の第５側面に係る撮像装置の駆動方法は、オプティカルブラック領域と有効画素領域とを含む画素配列と、シフト動作により、前記オプティカルブラック領域を走査する第１のシフトレジスタと、シフト動作により、前記有効画素領域を走査する第２のシフトレジスタとを含む走査部とを有する撮像装置の駆動方法であって、前記第２のシフトレジスタは、前記第２の開始信号をそれぞれ受けるとともに複数の画素を含む画素ブロックの単位で前記有効画素領域をそれぞれ走査するための複数の回路ブロックを含み、前記第１のシフトレジスタが、第１の期間に、前記オプティカルブラック領域を走査する第１のステップと、前記第２のシフトレジスタが、前記第１の期間に、前記複数の回路ブロックのいずれかを選択するとともに、選択された回路ブロックにおいてシフト動作を開始する第２のステップと、前記第２のシフトレジスタが、前記第１の期間につづく第２の期間に、前記選択された回路ブロックにより、前記有効画素領域の一部の領域である読み出し領域を走査し始める第３のステップとを備えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、オプティカルブラック領域を走査し終わってから有効画素領域において読み出し領域を画素単位で走査し始めるまでの期間を短縮できる。
【発明を実施するための最良の形態】
【００１３】
本発明の第１実施形態に係る撮像装置１００の概略構成及び概略動作を、図１を用いて説明する。図１は、本発明の第１実施形態に係る撮像装置１００の構成図である。
【００１４】
撮像装置１００は、画素配列１０及び走査部３０を備える。
【００１５】
画素配列１０は、オプティカルブラック（以下、ＯＢとする）領域０２と有効画素領域０３とを有する。
【００１６】
ＯＢ領域０２は、遮光されており、黒基準信号を読み出すための複数の要素を含む。ＯＢ領域０２は、例えば、画素配列１０の左端から３行又は上端から３行の領域である。この要素とは、有効画素と同様の構成を有し、遮光されているものを用いることができる。もしくは有効画素部のフォトダイオード等の光電変換部に対応する領域を有しない、もしくはフォトダイオードの信号電荷を蓄積する領域の体積が小さいものが用いられる。
【００１７】
有効画素領域０３は、被写体の光学像に応じた光が入射し、その光を光電変換して得られた画素信号を読み出すための複数の画素を含む。有効画素領域０３は、例えば、画素配列１０の右下端から９行９列の領域である。
【００１８】
走査部３０は、画素配列１０を走査して各画素を駆動する。走査部３０は、水平シフトレジスタ部０４と垂直シフトレジスタ部０７とを含む。水平シフトレジスタ部０４は、画素配列１０の各列を水平方向に走査する。垂直シフトレジスタ部０７は、画素配列１０の各行を垂直方向に走査する。
【００１９】
水平シフトレジスタ部０４は、第１の水平走査回路０５と第２の水平走査回路０６とを含む。第１の水平走査回路０５は、水平走査信号ｈｏｂ１〜ｈｏｂ３を介して、ＯＢ領域０２において垂直方向に延びた領域の各列を順次に走査する。第２の水平走査回路０６は、水平走査信号ｈ１〜ｈ９を介して、有効画素領域０３の各列を順次に走査する。
【００２０】
ここで、第１の水平走査回路０５と第２の水平走査回路０６とは、クロック信号ＨＣＬＫ及びリセット信号ｈｒｓｔを共通に受けている。第１の水平走査回路０５と第２の水平走査回路０６とは、それぞれ、第１の開始信号ｈｓｔ＿ｏｂと第２の開始信号ｈｓｔとを受ける。第２の水平走査回路０６は、終了通知信号ｅ＿ｏｂを第１の水平走査回路０５から受ける。このように、第１の水平走査回路０５と第２の水平走査回路０６とで開始信号（スタートパルス）を２系統に分けることで、ＯＢ領域０２と有効画素領域０３とを独立に走査することができる。
【００２１】
垂直シフトレジスタ部０７は、第１の垂直走査回路０８と第２の垂直走査回路０９とを含む。第１の垂直走査回路０８は、水平走査信号ｖｏｂ１〜ｖｏｂ３を介して、ＯＢ領域０２において水平方向に延びた領域の各行を順次に走査する。第２の垂直走査回路０９は、水平走査信号ｖ１〜ｖ９を介して、有効画素領域０３の各行を順次に走査する。
【００２２】
ここで、第１の垂直走査回路０８と第２の垂直走査回路０９とは、クロック信号ＶＣＬＫ及びリセット信号ｖｒｓｔを共通に受けている。第１の垂直走査回路０８と第２の垂直走査回路０９とは、それぞれ、開始信号（第１の開始信号）ｖｓｔ＿ｏｂと開始信号（第２の開始信号）ｖｓｔとを受ける。第２の垂直走査回路０９は、終了通知信号ｅ＿ｏｂを第１の垂直走査回路０８から受ける。このように、第１の垂直走査回路０８と第２の垂直走査回路０９とで開始信号（スタートパルス）を２系統に分けることで、ＯＢ領域０２と有効画素領域０３とを独立に走査することができる。
【００２３】
次に、走査部３０の構成及び動作を、図２及び図３を用いて説明する。図２は、有効画素領域０３における読み出し領域ＲＲ１を説明するための図である。図３は、水平シフトレジスタ部の構成図である。なお、以下では、水平シフトレジスタ部０４を中心に説明するが、垂直シフトレジスタ部０７に関しても同様である。
【００２４】
水平シフトレジスタ部０４は、上述のように、第１の水平走査回路０５と第２の水平走査回路０６とを含む。
【００２５】
第１の水平走査回路０５は、第１のシフトレジスタ３１を含む。第１のシフトレジスタ３１は、複数のフリップフロップ１１〜１４を含む。第１のシフトレジスタ３１は、各フリップフロップの入力端子Ｄ、クロック端子Ｃ、及びリセット端子Ｒを介して、それぞれ、第１の開始信号ｈｓｔ＿ｏｂ、クロック信号ＨＣＬＫ、及びリセット信号ｈｒｓｔを受ける。複数のフリップフロップ１１〜１４のそれぞれの出力端子Ｑには、ＯＢ領域０２において垂直方向に延びた領域ＲＲ２の各列の画素が接続されている。これにより、第１のシフトレジスタ３１は、第１の開始信号ｈｓｔ＿ｏｂを受けて、クロック信号ＨＣＬＫに同期して第１の開始信号ｈｓｔ＿ｏｂをシフト動作させることにより、ＯＢ領域０２において垂直方向に延びた領域ＲＲ２の各列を順次に走査する。すなわち、第１のシフトレジスタ３１は、画素配列１０の各列に水平走査信号ｈｏｂ１〜ｈｏｂ３を供給する。
【００２６】
また、第１のシフトレジスタ３１は、ＯＢ領域０２を走査し終わったことに応じて、終了通知信号ｅ＿ｏｂを後述のイネーブル回路２０へ出力する。すなわち、第１のシフトレジスタ３１は、ＯＢ領域０２を走査し終わったことに応じて、複数の信号線ＳＬ１，・・・を有効にするようにイネーブル回路２０を制御する。さらに、第１のシフトレジスタ３１は、リセット信号ｈｒｓｔを受けて、リセットされる。
【００２７】
第２の水平走査回路０６は、第２のシフトレジスタ３２、複数の信号線ＳＬ１，ＳＬ２，ＳＬ３，・・・及び、イネーブル回路２０を含む。
【００２８】
第２のシフトレジスタ３２は、複数のフリップフロップ（例えばＤ型フリップフロップ）１５，１６，１７，１８，・・・を含む。第２のシフトレジスタ３２は、各フリップフロップの入力端子Ｄ、クロック端子Ｃ、及びリセット端子Ｒを介して、それぞれ、第２の開始信号ｈｓｔ、クロック信号ＨＣＬＫ、及びリセット信号ｈｒｓｔを受ける。
【００２９】
複数の信号線ＳＬ１〜ＳＬ３は、第２のシフトレジスタ３２と画素配列１０とを接続する。すなわち、複数のフリップフロップ１５，・・・のそれぞれの出力端子には、有効画素領域０３の各列の画素が接続されている。なお、第２のシフトレジスタ３２は有効画素領域０３の列数だけのフリップフロップを含むが、図３では図示が省略されている。
【００３０】
これにより、第２のシフトレジスタ３２は、第１の開始信号ｈｓｔ＿ｏｂを受けて、クロック信号ＨＣＬＫに同期して第１の開始信号ｈｓｔ＿ｏｂをシフト動作させることにより、有効画素領域０３の各列を順次に走査する。また、第２のシフトレジスタ３２は、リセット信号ｈｒｓｔを受けて、リセットされる。
【００３１】
イネーブル回路２０は、終了通知信号ｅ＿ｏｂを受けて第２のシフトレジスタ３２の出力する信号を有効化するための回路である。イネーブル回路２０の出力線ＳＬＥと複数の信号線ＳＬ１，・・・のそれぞれとは、ＡＮＤゲートを介して画素配列１０の各列に接続されている。
【００３２】
すなわち、イネーブル回路２０は、リセット信号ｈｒｓｔによりリセットされてから終了通知信号ｅ＿ｏｂを受けるまで、ノンアクティブなイネーブル信号ＥＮ（例えばＬレベルの信号）を出力線ＳＬＥへ出力する。イネーブル回路２０は、第１のシフトレジスタ３１がＯＢ領域０２を走査するための第１の期間ＴＰ１（図４参照）に複数の信号線ＳＬ１，・・・を無効にする。
【００３３】
また、イネーブル回路２０は、終了通知信号ｅ＿ｏｂを受けたことに応じて、アクティブなイネーブル信号ＥＮ（例えばＨレベルの信号）を出力線ＳＬＥへ出力する。イネーブル回路２０は、第１の期間ＴＰ１に続く第２の期間ＴＰ２（図４参照）に終了通知信号ｅ＿ｏｂを受けて複数の信号線ＳＬ１，・・・を有効にする。
【００３４】
これにより、第２のシフトレジスタ３２は、第１の期間ＴＰ１に、第２の開始信号ｈｓｔをシフト動作させ始め（シフト動作を開始し）、第２の期間ＴＰ２に、有効画素領域０３の一部の領域である読み出し領域ＲＲ１を走査する。
【００３５】
なお、第２のシフトレジスタ３２は、複数のフリップフロップの代わりに複数のクロックドインバータを含んでも良い。
【００３６】
次に、走査部３０の詳細動作を、図４を用いて説明する。図４は、走査部３０の詳細動作を示すタイミングチャートである。
【００３７】
図４において、第１の期間ＴＰ１は、第１のシフトレジスタ３１がＯＢ領域０２を走査するための期間である。第２の期間ＴＰ２は、第１の期間ＴＰ１に続く期間である。
【００３８】
タイミングＴ１（第１のステップ）では、第１の水平走査回路０５に、第１の開始信号ｈｓｔ＿ｏｂが外部（後述するタイミング発生部９８）から入力される。第１のシフトレジスタ３１は、第１の開始信号ｈｓｔ＿ｏｂを受けて、ＯＢ領域０２において垂直方向に延びた領域ＲＲ２を走査し始める。このタイミングから第１の期間ＴＰ１が開始する。
【００３９】
タイミングＴ２（第２のステップ）では、第１のシフトレジスタ３１が、第１の開始信号ｈｓｔ＿ｏｂを１段だけシフト動作させることにより、ＯＢ領域０２の第１列に対応した水平走査信号ｈｏｂ１をアクティブにする。一方、第２の水平走査回路０６に、第２の開始信号ｈｓｔが外部から入力される。第２のシフトレジスタ３２は、第２の開始信号ｈｓｔを受けて第２の開始信号ｈｓｔをシフト動作させ始める（シフト動作を開始する）。このとき、イネーブル回路２０は、終了通知信号ｅ＿ｏｂをまだ受けていないので、複数の信号線ＳＬ１，・・・を無効にしている。
【００４０】
タイミングＴ３では、第１のシフトレジスタ３１が、第１の開始信号ｈｓｔ＿ｏｂを１段だけシフト動作させることにより、ＯＢ領域０２の第２列に対応した水平走査信号ｈｏｂ２をアクティブにする。一方、第２のシフトレジスタ３２は、第２の開始信号ｈｓｔを１段だけシフト動作させる。このとき、第２のシフトレジスタ３２の第１段の出力が（破線で示すように）アクティブであっても、イネーブル回路２０が複数の信号線ＳＬ１，・・・を無効にしているので、有効画素領域０３の第１列に対応した水平走査信号ｈ１はアクティブにならない。すなわち、第２のシフトレジスタ３２は、有効画素領域０３の第１列を空飛ばしする。
【００４１】
タイミングＴ４では、第１のシフトレジスタ３１が、第１の開始信号ｈｓｔ＿ｏｂを１段だけシフト動作させることにより、ＯＢ領域０２の第３列に対応した水平走査信号ｈｏｂ３をアクティブにする。一方、第２のシフトレジスタ３２は、第２の開始信号ｈｓｔを１段だけシフト動作させる。このとき、第２のシフトレジスタ３２の第２段の出力が（破線で示すように）アクティブであっても、イネーブル回路２０が複数の信号線ＳＬ１，・・・を無効にしているので、有効画素領域０３の第２列に対応した水平走査信号ｈ２はアクティブにならない。すなわち、第２のシフトレジスタ３２は、有効画素領域０３の第２列を空飛ばしする。
【００４２】
タイミングＴ５（第３のステップ）では、第１のシフトレジスタ３１が、第１の開始信号ｈｓｔ＿ｏｂを１段だけシフト動作させることにより、終了通知信号ｅ＿ｏｂをイネーブル回路２０へ出力する。すなわち、第１のシフトレジスタ３１は、ＯＢ領域０２を走査し終わったことに応じて、複数の信号線ＳＬ１，・・・を有効にするようにイネーブル回路２０を制御する。イネーブル回路２０は、終了通知信号ｅ＿ｏｂを受けたことに応じて、アクティブなイネーブル信号ＥＮ（例えばＨレベルの信号）を出力線ＳＬＥへ出力する。イネーブル回路２０は、複数の信号線ＳＬ１，・・・を有効にする。一方、第２のシフトレジスタ３２は、第２の開始信号ｈｓｔを１段だけシフト動作させる。このとき、第２のシフトレジスタ３２の第３段の出力がアクティブであり、イネーブル回路２０が複数の信号線ＳＬ１，・・・を有効にしているので、有効画素領域０３の第３列に対応した水平走査信号ｈ３はアクティブになる。すなわち、第２のシフトレジスタ３２は、有効画素領域０３において読み出し領域ＲＲ１を走査し始める。このタイミングで第１の期間ＴＰ１が終了し、このタイミングから第２の期間ＴＰ２が開始する。
【００４３】
タイミングＴ６では、第２のシフトレジスタ３２が、第２の開始信号ｈｓｔを１段だけシフト動作させる。このとき、第２のシフトレジスタ３２の第４段の出力がアクティブであり、イネーブル回路２０が複数の信号線ＳＬ１，・・・を有効にしているので、有効画素領域０３の第４列に対応した水平走査信号ｈ４はアクティブになる。すなわち、第２のシフトレジスタ３２は、有効画素領域０３において読み出し領域ＲＲ１を走査している。
【００４４】
以下、同様にして、第２のシフトレジスタ３２は、水平走査信号ｈ５〜ｈ８を順次にアクティブにして、読み出し領域ＲＲ１の各列（読み出したい列）を順次に走査していく。
【００４５】
タイミングＴ７では、第１のシフトレジスタ３１、第２のシフトレジスタ３２、及びイネーブル回路２０が、アクティブなリセット信号ｈｒｓｔが供給されてリセットされる。第２のシフトレジスタ３２は、リセットされることにより、第２の開始信号ｈｓｔのシフト動作を終了する。また、イネーブル回路２０は、リセットされることにより、再び、ノンアクティブなイネーブル信号ＥＮ（例えばＬレベルの信号）を出力線ＳＬＥへ出力するようになる。イネーブル回路２０は、複数の信号線ＳＬ１，・・・を無効にする。すなわち、有効画素領域０３の第９列に対応した水平走査信号ｈ９はノンアクティブになり、第２のシフトレジスタ３２は読み出し領域ＲＲ１を走査し終わる。
【００４６】
このように、第２のシフトレジスタ３２は、第１の期間ＴＰ１において、第２の期間ＴＰ２の始まりから読み出し領域ＲＲ１を走査し始めるタイミング（例えば、図４に示すタイミングＴ２）で、第２の開始信号ｈｓｔを受ける。これにより、シフトレジスタを構成する複数のフリップフロップのいずれかを選択するためのデコード回路を設けなくても、ＯＢ領域０２を走査し終わってから有効画素領域０３において読み出し領域ＲＲ１を画素単位で走査し始めるまでの期間を短縮できる。したがって、オプティカルブラック領域を走査し終わってから有効画素領域において読み出し領域を画素単位で走査し始めるまでの期間を簡単な構成で短縮できる。
【００４７】
次に、本発明の撮像装置を適用した撮像システムの一例を図５に示す。
【００４８】
撮像システム９０は、図９に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００４９】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００５０】
撮影レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。
【００５１】
絞り９３は、光路上において撮影レンズ９２と撮像装置１００との間に設けられ、撮影レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。
【００５２】
撮像装置１００は、画素配列１０に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列１０から読み出して出力する。
【００５３】
撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。
【００５４】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００５５】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００５６】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００５７】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００５８】
タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００５９】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００６０】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００６１】
以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００６２】
本発明の第２実施形態に係る撮像装置２００を、図６〜図９を用いて説明する。図６は、本発明の第２実施形態に係る撮像装置２００の構成図である。図７は、有効画素領域０３における読み出し領域ＲＲ２０１を説明するための図である。図８は、水平シフトレジスタ部の構成図である。図９は、走査部２３０の詳細動作を示すタイミングチャートである。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分に関しては説明を省略する。
【００６３】
撮像装置２００は、走査部２３０を備える点で、第１実施形態と異なる。走査部２３０は、水平シフトレジスタ部２０４と垂直シフトレジスタ部２０７とを含む。
【００６４】
水平シフトレジスタ部２０４は、第２の水平走査回路２０６を含む。第２の水平走査回路２０６は、選択信号ｐｓｅｌ１，ｐｓｅｌ２，ｐｓｅｌ３に応じて、複数の画素を含む画素ブロックＢＬＫ１，４，７，２，５，８，３，６，９の単位で有効画素領域０３を走査し始めることができる。
【００６５】
垂直シフトレジスタ部２０７は、第２の垂直走査回路２０９を含む。第２の垂直走査回路２０７は、選択信号ｐｖｓｅｌ１，ｐｖｓｅｌ２，ｐｖｓｅｌ３に応じて、複数の画素を含む画素ブロックＢＬＫ１〜３，４〜６，７〜９の単位で有効画素領域０３を走査し始めることができる。
【００６６】
以下では、水平シフトレジスタ部２０４を中心に説明するが、垂直シフトレジスタ部２０７に関しても同様である。
【００６７】
水平シフトレジスタ部２０４の第２の水平走査回路２０６は、第２のシフトレジスタ２３２、複数の信号線ＳＬ１，ＳＬ２，ＳＬ３，・・・、及び複数の選択回路６１ａ，６１ｂ，６１ｃを含む。
【００６８】
第２のシフトレジスタ２３２は、第２の開始信号ｈｓｔをそれぞれ受けるとともに複数の画素を含む画素ブロックの単位で有効画素領域０３をそれぞれ走査するための複数の回路ブロック２３２ａ，２３２ｂ，２３２ｃを含む。複数の回路ブロック２３２ａ，２３２ｂ，２３２ｃのそれぞれは、３つのフリップフロップ５４〜５６，５７〜５９，・・・を含む。
【００６９】
複数の選択回路６１ａ，・・・は、複数の回路ブロック２３２ａ，・・・のいずれかの前段にそれぞれ設けられている。複数の選択回路６１ａ，・・・は、選択信号ｐｓｅｌ１，ｐｓｅｌ２，ｐｓｅｌ３により選択された場合に、第２の開始信号ｈｓｔを後段の回路ブロック２３２ａ，２３２ｂ，２３２ｃにそれぞれ供給する。複数の選択回路６１ａ，・・・は、選択信号ｐｓｅｌ１，ｐｓｅｌ２，ｐｓｅｌ３により選択されていない場合に、入力された信号を後段の回路ブロック２３２ａ，２３２ｂ，２３２ｃへそれぞれ転送する。
【００７０】
また、走査部２３０の詳細動作が、図９に示すように、次の点で第１実施形態と異なる。
【００７１】
タイミングＴ２０１では、選択回路６１ｂのみが、アクティブな選択信号ｐｓｅｌ２を受け、他の選択回路６１ａ等が、ノンアクティブな選択信号ｐｓｅｌ１，ｐｓｅｌ３を受けている。これにより、第２のシフトレジスタ２３２は、複数の回路ブロックのうち回路ブロック２３２ｂを選択する。このタイミングから第１の期間ＴＰ２０１が開始する。
【００７２】
タイミングＴ２０３では、複数の選択回路６１ａ，６１ｂ，・・・が、それぞれ、第２の開始信号ｈｓｔを受ける。
【００７３】
タイミングＴ２０４では、選択回路６１ｂが、アクティブな選択信号ｐｓｅｌ２が供給され選択信号により選択されているので、第２の開始信号ｈｓｔを後段の回路ブロック２３２ｂに供給する。回路ブロック２３２ｂは、第２の開始信号ｈｓｔをシフト動作させ始める。すなわち、第２のシフトレジスタ２３２は、選択された回路ブロック２３２ｂにおいて第２の開始信号ｈｓｔをシフト動作させ始める。
【００７４】
なお、次の点は第１実施形態と同様である。選択された回路ブロック２３２ｂの第１段の出力が（破線で示すように）アクティブであっても、イネーブル回路２０が複数の信号線ＳＬ１，・・・を無効にしているので、有効画素領域０３の第４列に対応した水平走査信号ｈ４はアクティブにならない。すなわち、第２のシフトレジスタ２３２は、有効画素領域０３の第４列を空飛ばしする。
【００７５】
タイミングＴ２０５では、第２のシフトレジスタ２３２が、選択された回路ブロック２３２ｂにおいて、第２の開始信号ｈｓｔを１段だけシフト動作させる。このとき、選択された回路ブロック２３２ｂの第２段の出力がアクティブであり、イネーブル回路２０が複数の信号線ＳＬ１，・・・を有効にしているので、有効画素領域０３の第５列に対応した水平走査信号ｈ５はアクティブになる。すなわち、第２のシフトレジスタ２３２は、選択された回路ブロック２３２ｂにより、読み出し領域ＲＲ１を走査し始める。このタイミングで第１の期間ＴＰ２０１が終了し、このタイミングから第２の期間ＴＰ２０２が開始する。
【００７６】
タイミングＴ２０６では、第２のシフトレジスタ２３２が、選択された回路ブロック２３２ｂにおいて、第２の開始信号ｈｓｔを１段だけシフト動作させる。このとき、選択された回路ブロック２３２ｂの第３段の出力がアクティブであり、イネーブル回路２０が複数の信号線ＳＬ１，・・・を有効にしているので、有効画素領域０３の第６列に対応した水平走査信号ｈ６はアクティブになる。
【００７７】
そして、選択回路６１ｃは、ノンアクティブな選択信号ｐｓｅｌ３が供給され選択信号により選択されていないので、入力された信号（第２の開始信号ｈｓｔ）を後段の回路ブロック２３２ｃへ転送する。
【００７８】
タイミングＴ２０７では、第１のシフトレジスタ３１、第２のシフトレジスタ２３２の複数の回路ブロック２３２ａ〜２３２ｃ、及びイネーブル回路２０が、アクティブなリセット信号ｈｒｓｔが供給されてリセットされる。回路ブロック２３２ｃは、リセットされることにより、第２の開始信号ｈｓｔのシフト動作を終了する。その他の点は図４に示すタイミングＴ７における動作と同様である。
【００７９】
このように、選択された回路ブロック２３２ｂは、第１の期間ＴＰ２０１において、第２の期間ＴＰ２０２の始まりから読み出し領域ＲＲ２０１を走査し始めるタイミング（例えば、図４に示すタイミングＴ２０３）で、第２の開始信号ｈｓｔを受ける。これにより、シフトレジスタを構成する複数のフリップフロップのいずれかを選択するためのデコード回路を設けなくても、ＯＢ領域０２を走査し終わってから有効画素領域０３において読み出し領域ＲＲ２０１を画素単位で走査し始めるまでの期間を短縮できる。したがって、オプティカルブラック領域を走査し終わってから有効画素領域において読み出し領域を画素単位で走査し始めるまでの期間を簡単な構成で短縮できる。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１実施形態に係る撮像装置１００の構成図。
【図２】有効画素領域０３における読み出し領域ＲＲ１を説明するための図。
【図３】水平シフトレジスタ部の構成図。
【図４】走査部３０の詳細動作を示すタイミングチャート。
【図５】第１実施形態に係る撮像装置を適用した撮像システムの構成図。
【図６】本発明の第２実施形態に係る撮像装置２００の構成図。
【図７】有効画素領域０３における読み出し領域ＲＲ２０１を説明するための図。
【図８】水平シフトレジスタ部の構成図。
【図９】走査部２３０の詳細動作を示すタイミングチャート。
【符号の説明】
【００８１】
１０  画素配列
３０，２３０  走査部
９０  撮像システム
１００，２００  撮像装置
【図１】
0004367963.tif 000002
【図２】
0004367963.tif 000003
【図３】
0004367963.tif 000004
【図４】
0004367963.tif 000005
【図５】
0004367963.tif 000006
【図６】
0004367963.tif 000007
【図７】
0004367963.tif 000008
【図８】
0004367963.tif 000009
【図９】
0004367963.tif 000010