(57)【特許請求の範囲】
【請求項１】
ひとつのメモリセルに３値以上の多値記憶を行うことを特徴とする強誘電体メモリの駆動方法であって、
前記メモリセルに第１パルスを印加する工程と、
前記メモリセルに第２パルスを印加する工程と、を含み、
前記メモリセルに格納される情報の違いは、印加された前記第２パルスの幅の違いであって、
前記第１パルスを印加する時間は、前記第２パルスのうち、最も長いパルスの幅と同じであることを特徴とする、強誘電体メモリの駆動方法。
【請求項２】
前記第２パルスの電圧水準が、一定であることを特徴とする、請求項１に記載の強誘電体メモリの駆動方法。
【請求項３】
前記第１パルスと、前記第２パルスとが、極性が逆で電圧が同じであることを特徴とする、請求項１または２に記載の強誘電体メモリの駆動方法。
【請求項４】
前記第１パルスを印加する工程は、前記メモリセルをリセットする工程で、
前記第２パルスを印加する工程は、前記メモリセルに記憶する書き込み工程であることを特徴とする、請求項１乃至３いずれかに記載の強誘電体メモリの駆動方法。
【請求項５】
前記第２パルスの幅は、所定の単位時間の整数倍で規定されていることを特徴とする、
請求項１乃至４いずれかに記載の強誘電体メモリの駆動方法。
【請求項６】
ひとつのメモリセルに３値以上の多値記憶を行うことを特徴とする強誘電体メモリの駆動方法であって、
前記メモリセルをリセットする工程と、
前記メモリセルに書き込みを行う工程と、を含み、
前記メモリセルに格納される情報の違いは、前記メモリセルに書き込みを行う時間の長さの違いにより形成され、
前記メモリセルをリセットさせる時間は、もっとも大きい値を前記メモリセルに書き込む時間と同一の長さであることを特徴とする、強誘電体メモリの駆動方法。
【請求項７】
ひとつのメモリセルに３値以上の多値記憶を行うことを特徴とする強誘電体メモリであって、
前記多値記憶が、前記メモリセルに書き込みパルスを印加する時間の違いにより行われ、
前記メモリセルに読み出しパルスを印加する時間は、もっとも長いパルス幅を持つ書き込みパルスと同一の長さであることを特徴とする、強誘電体メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリ、特に、ひとつのメモリセルに３値以上の多値記憶を行うことを特徴とする強誘電体メモリに関するものである。
【０００２】
【従来の技術】
強誘電体キャパシタを記憶素子として持つ強誘電体メモリは、ＤＲＡＭなみの動作速度を持ち、かつ、Ｆｌａｓｈメモリのように不揮発性である、などの特徴を持つことから、従来のメモリに置き換わる可能性のあるメモリ素子として期待されている。
【０００３】
従来から使われているメモリ素子構造としては、ＤＲＡＭのようにひとつのメモリセルがトランジスタとキャパシタから構成され、キャパシタに強誘電体材料をもちいることにより記憶が保持されるようにしたもの（１Ｔ１Ｃ型構造）および、各メモリセルに対し参照用としてもうひとつトランジスタとキャパシタの組み合わせを追加したもの（２Ｔ２Ｃ型構造）がある。ただし、将来の高集積化を考えると１Ｔ１Ｃ型や２Ｔ２Ｃ型構造には限界がある。そのため、より高集積化を図るためにいくつかの検討が行われている。そのひとつは、より小さなメモリ素子構造の検討であり、ひとつのメモリセルが１個の強誘電体キャパシタのみで構成される強誘電体メモリ（１Ｃ型構造）や、ひとつのメモリセルが１個のトランジスタのみで構成され、そのトランジスタのゲート電極部に強誘電体キャパシタ構造を用いて、その強誘電体キャパシタの記憶によりトランジスタのスイッチのオン・オフを調整する強誘電体メモリ（１Ｔ型構造）が検討されている。もう一つ検討されているのは、強誘電体メモリセルのひとつひとつに３値以上の記憶容量を持たせて高集積化を図る方法である。
【０００４】
【発明が解決しようとする課題】
多値化を図る方法としては、特開平８−１８０６７３のように、複数の閾値電圧の異なる強誘電体キャパシタを並列に並べて１メモリセルとし、それらの強誘電体キャパシタのうち分極反転するキャパシタの個数の違いにより多値を持たせる方法、あるいは、特開平８−１２４３７８のように、強誘電体メモリセルへの印加電圧を制御することにより、正負双方の分極飽和状態と異なる第３の中間記憶状態を作り出す方法、などが検討されている。しかしながら、前者の方法では一つのメモリセルに複数の強誘電体キャパシタを置くため、多値の度合いが大きくなるほどメモリセルのサイズは大きくなり、後者の方法では、記憶する値の違いにより印加電圧を変えるため、多値の度合いが大きくなるほど周辺回路のサイズの増大は避けられない。
【０００５】
【課題を解決するための手段】
前記の課題を解決するために、本発明の請求項１による強誘電体メモリの駆動方法では、前記メモリセルに第１パルスを印加する工程と、前記メモリセルに第２パルスを印加する工程と、を含み、前記メモリセルに格納される情報の違いは、印加された前記第２パルスの幅の違いであって、前記第１パルスを印加する時間は、前記第２パルスのうち、最も長いパルスの幅と同じであることを特徴とする。
前記の特徴によれば、印加電圧の制御に比べて分極反転の中間状態が作りやすいため、分極反転の中間状態を利用した多値記憶を比較的容易に行うことができる。
【０００６】
また、本発明の請求項２による強誘電体メモリの駆動方法では、前記第２パルスの電圧水準が、一定であることを特徴とする。
前記の特徴によれば、多値の度合いによらず印加電圧は１水準で済むため、周辺回路のサイズをほとんど変えずに多値の強誘電体メモリの駆動を得ることができる効果を有する。
【０００７】
また、本発明の請求項３による強誘電体メモリの駆動方法では、前記第１パルスと、前記第２パルスとが、極性が逆で電圧が同じであることを特徴とする。
前記の特徴により、従来の強誘電体メモリと同じ１種類の電圧源を用意するだけでよくなり、従来の強誘電体メモリの回路をほとんど変えることなく多値記憶化を行うことができる効果を有する。
【０００８】
また、本発明の請求項４による強誘電体メモリの駆動方法では、第１パルスを印加する工程は、前記メモリセルをリセットする工程で、前記第２パルスを印加する工程は、前記メモリセルに記憶する書き込み工程であることを特徴とする。
また、本発明の請求項５による強誘電体メモリの駆動方法では、前記第２パルス幅は、所定の単位時間の整数倍で規定されていることを特徴とする。
また、本発明の請求項６による強誘電体メモリの駆動方法では、ひとつのメモリセルに３値以上の多値記憶を行うことを特徴とする強誘電体メモリの駆動方法であって、前記メモリセルをリセットする工程と、前記メモリセルに書き込みを行う工程と、を含み、前記メモリセルに格納される情報の違いは、前記メモリセルに書き込みを行う時間の長さの違いにより形成され、前記メモリセルをリセットさせる時間は、もっとも大きい値を前記メモリセルに書き込む時間と同一の長さであることを特徴とする。
また、本発明の請求項７による強誘電体メモリは、ひとつのメモリセルに３値以上の多値記憶を行うことを特徴とする強誘電体メモリであって、前記多値記憶が、前記メモリセルに書き込みパルスを印加する時間の違いにより行われ、前記メモリセルに読み出しパルスを印加する時間は、もっとも長いパルス幅を持つ書き込みパルスと同一の長さであることを特徴とする。
【０００９】
【発明の実施の形態】
本発明においては、強誘電体メモリの多値化は強誘電体材料の両極の分極状態とその中間状態を用いて行われるため、読み出しパルスに対する応答電荷量の違いにより記憶を読み出すタイプのメモリセル構造であれば、特に種類を問わない。そのため、従来の１Ｔ１Ｃ構造や２Ｔ２Ｃ構造のみならず、１Ｃ構造などでも本発明による方法を用いることができる。また、１Ｔ構造でも強誘電体キャパシタの分極状態を用いるという点では同じであるため、本発明による方法を用いることができる。
【００１０】
強誘電体材料に関しては、本発明の方法では特に種類を問わない。ただし、記憶内容の緩和や保持ロスがなるべく少ない材料を用いるのがより望ましい。
【００１１】
以下、図を用いて本発明の内容を説明する。
【００１２】
（実施例１）
図１は、本発明による多値化の達成の原理を説明した図である。本実施例において、０．９Ｖの抗電圧を持つ強誘電体キャパシタに１．８Ｖの電圧を持つパルスを印加して書き込み動作を行い、パルスの印加時間を変化させたときの反転分極量を比較した。その結果、パルスの印加時間の違いにより、反転分極量に違いが出ているのがわかる。図１の２水準と、まったく反転分極をさせない１水準の計３水準を用いることにより、３値で記憶させることができる。
【００１３】
（実施例２）
図２は、本発明による強誘電体メモリについて、書き込み動作を行うためのシーケンスの例を示した図である。まず、十分なパルス幅を持つリセットあるいは読み出しパルスを印加して、分極が一方に飽和した状態に持ってくる。ついで、記憶する値により時間が異なる、前記のパルスと反対の極性を持つ書き込みパルスを印加して、それぞれの値に対応する分極状態を作り出して情報の記憶を行う。その際、それぞれの値に対応する書き込みパルスのパルス幅は、ある単位時間の整数倍で規定するのがより好ましく、さらに、リセットあるいは読み出しパルスのパルス幅は、もっとも長いパルス幅を持つ書き込みパルスと同じパルス幅にするのが好ましい。
【００１４】
【発明の効果】
本発明から得られる強誘電体メモリによれば、多値記憶が比較的容易に行え、また、従来の強誘電体メモリの回路に対してほとんど変更点がなく対応できる、といった効果が得られる。
【図面の簡単な説明】
【図１】  本発明による多値化の達成の原理を示した図である。
【図２】  本発明による強誘電体メモリについて、書き込み動作を行うためのシーケンスの例を示した図である。
【図１】
0004206683.tif 000002
【図２】
0004206683.tif 000003