(57)【特許請求の範囲】
【請求項１】
複数の単位電池を直列接続してなる組電池に対応させて、複数のコンデンサを直列接続したコンデンサ群を設け、
前記組電池と前記コンデンサ群との間で、互いに同じ順位に配置された各単位電池の両極と各コンデンサの両極とを複数の並列ラインで接続しかつそれら並列ラインにサンプルホールド用スイッチを設けることにより、前記各コンデンサの両極間に前記各単位電池の電圧をホールド可能な複数のサンプルホールド回路を構成し、
かつ前記各コンデンサの両極から引き出された複数の計測ラインを選択スイッチに接続し、前記選択スイッチを介して前記各コンデンサの両極間の電圧を電圧検出回路に印加されるように構成し、
前記サンプルホールド用スイッチをオン状態から一斉にオフさせることによって前記各単位電池の電圧を各コンデンサにホールドさせ、前記ホールドさせた電圧が前記コンデンサ群の所定部間の電圧として前記電圧検出回路に印加されるように前記選択スイッチのオン・オフを制御するスイッチ制御手段を備えたことを特徴とする組電池の電圧検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の単位電池を直列接続して構成された組電池において、各単位電池の電圧を検出する回路に関する。
【０００２】
【従来の技術】
例えば、電気自動車の動力用バッテリーは多数の単位電池を直列接続して所要の高電圧を確保した組電池により構成されている。このような電池システムでは、各単位電池の電圧にばらつきが生ずると、電池システムの信頼性が低下するおそれがあるため、各単位電池の電圧を検出して、各単位電池が所定の状態にあるか否かを監視するようにしている。
【０００３】
各単位電池の電圧を検出するためには、一般に、図５に示すような構成が利用される。ここでは、単位電池は図面の簡略化のために４個のみ図示してあり、各単位電池Ｅ１〜Ｅ４の例えば正極側の出力端子と、グランドラインＧＮＤとの間に抵抗ＲA，ＲBを直列接続してなる分圧回路Ｐ１〜Ｐ４が接続されると共に、各分圧回路Ｐ１〜Ｐ４における抵抗ＲA，ＲB間の共通接続点は、電圧検出用のＣＰＵ１に接続されている。このＣＰＵ１では、単位電池Ｅ１の電圧Ｖ１と、単位電池Ｅ１とＥ２とを合わせた電圧Ｖ２と、単位電池Ｅ１〜Ｅ３を合わせた電圧Ｖ３と、単位電池Ｅ１〜Ｅ４を合わせた電圧Ｖ４とを、順次にサンプリングして検出すると共に、これらＶ１〜Ｖ４をＣＰＵ１に備えたＡ／Ｄ変換器にてデジタル信号化し、次式に従って各単位電池Ｅ１〜Ｅ４の電圧ＶE1〜ＶE4を求める。なお、下式においてｋは分圧比で決まる比例常数である。
ＶE1＝ｋ・Ｖ１
ＶE2＝ｋ・（Ｖ２−Ｖ１）
ＶE3＝ｋ・（Ｖ３−Ｖ２）
ＶE4＝ｋ・（Ｖ４−Ｖ３）
【０００４】
【発明が解決しようとする課題】
ところで、上述のシステムでは、最終的に検出したいものは、各単位電池Ｅ１〜Ｅ４の個々の電圧であるが、そのために複数の単位電池が直列した大電圧（Ｖ２〜Ｖ４）を検出し、それらの大電圧同士の差に基づいて単位電池の個々の電圧を算出している。このため、ＣＰＵ１の分解能が十分に発揮されず、検出精度が低下するという問題が生じる。即ち、ＣＰＵ１におけるＡ／Ｄ変換器の分解能を例えば１０ビットとした場合に、１つの単位電池の電圧を直にＡ／Ｄ変換器に取り込むときと、単位電池を４つ直列した大電圧をＡ／Ｄ変換器に取り込むときとを比較すると、前者では、１つの単位電池の電圧に２10の分解能を割り当てることができるが、後者では、１つの単位電池の電圧に２10／４の分解能しか割り当てることができず、前者に比べて後者は分解能が低下し、従って、単位電池の個々の電圧の検出精度が低くなる。
【０００５】
また、上述のシステムでは、上記電圧Ｖ１〜Ｖ４を順次にサンプリングして検出しているので、例えば、最初に検出した単位電池の検出電圧に対し、最後に検出した単位電池の検出電圧には、検出タイミングのずれに伴う電圧変動分が含まれることとなり、単位電池同士の正確な電圧差を求められない。一方、上記電圧Ｖ１〜Ｖ４を、一度に検出すべく、同時に複数の電圧検出を行うことが可能なＣＰＵ（Ａ／Ｄコンバータ）を設けると、コストがかかってしまう。
【０００６】
さらに、上述したシステムでは、各分圧回路Ｐ１〜Ｐ４に流れる放電電流ｉ1〜ｉ4により、各単位電池Ｅ１〜Ｅ４の容量にばらつきが発生する。すなわち、図５に示すように、放電電流ｉ１は単位電池Ｅ１にのみ流れるが、放電電流ｉ２は単位電池Ｅ１，Ｅ２の双方に流れ、放電電流ｉ３は単位電池Ｅ１，Ｅ２，Ｅ３に流れる…、という関係になっているため、グランドラインＧＮＤにより近い単位電池Ｅ１，Ｅ２…には、より多くの電流が常時流れることになる。このため、グランドラインに近い単位電池ほど容量を低下させてしまうのである。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、組電池を構成する各単位電池の電圧を高い精度で検出することが可能な組電池の電圧検出回路を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る組電池の電圧検出回路は、複数の単位電池を直列接続してなる組電池に対応させて、複数のコンデンサを直列接続したコンデンサ群を設け、前記組電池と前記コンデンサ群との間で、互いに同じ順位に配置された各単位電池の両極と各コンデンサの両極とを複数の並列ラインで接続しかつそれら並列ラインにサンプルホールド用スイッチを設けることにより、前記各コンデンサの両極間に前記各単位電池の電圧をホールド可能な複数のサンプルホールド回路を構成し、かつ前記各コンデンサの両極から引き出された複数の計測ラインを選択スイッチに接続し、前記選択スイッチを介して前記各コンデンサの両極間の電圧を電圧検出回路に印加されるように構成し、前記サンプルホールド用スイッチをオン状態から一斉にオフさせることによって前記各単位電池の電圧を各コンデンサにホールドさせ、前記ホールドさせた電圧が前記コンデンサ群の所定部間の電圧として前記電圧検出回路に印加されるように前記選択スイッチのオン・オフを制御するスイッチ制御手段段とを備えたところに特徴を有する。
【００１１】
【発明の作用及び効果】
＜請求項１の発明＞
請求項１の構成によれば、サンプルホールド用スイッチがオンすると、各単位電池の電圧が、各コンデンサの両極間の電圧と同じになる。そして、全部のサンプルホールド用スイッチが一斉にオフして、各コンデンサの両極間に、各単位電池の同時刻における電圧がホールドされる。この状態で、前記コンデンサ群の所定部間の電圧が前記計測ラインを介して前記電圧検出手段に順次印加されるように切り換えられるため、コンデンサ群の所定部間の電圧が順次に電圧検出手段に取り込まれ、同時にホールドされた各単位電池の電圧が順次に検出される。
このようにして、本発明によれば、単位電池の同時刻の電圧を検出することが可能となり、従来問題となっていた、検出タイミングのずれに伴う電圧変動分が検出結果に含まれなくなり、高精度の電圧検出が可能となる。しかも、本発明によれば、各単位電池に分圧回路を接続しなくて済むから、従来のように、分圧回路に流れる放電電流によって、各単位電池の容量にばらつきが発生することもない。
【００１４】
【発明の実施の形態】
以下、本発明を例えば電気自動車の動力用バッテリーシステムに適用した一実施形態について図１〜３を参照しつつ説明する。
【００１５】
本発明の組電池に相当するバッテリーＢは、図１に示すように、例えば４つのの単位電池Ｅ１〜Ｅ４を直列接続してなる。本実施形態の電圧検出回路には、上記４つの単位電池Ｅ１〜Ｅ４に対応させて、４つのコンデンサＣ１〜Ｃ４を直列接続したコンデンサ群１０が備えられ、このコンデンサ群１０とバッテリーＢとの間では、互いに同じ順位に配置された各コンデンサＣ１〜Ｃ４の両極と各単位電池Ｅ１〜Ｅ４の両極とが、並列ラインＬ１〜Ｌ５で接続されている。
【００１６】
具体的には、バッテリーＢの正極は、並列ラインＬ４によって、コンデンサ群１０の一端に接続されており、また、バッテリーＢの負極は、並列ラインＬ５によってコンデンサ群１０の他端に接続されている。さらに、バッテリーＢのうち隣り合った単位電池同士の共通接続点とコンデンサ群１０のうち隣り合ったコンデンサ同士の共通接続点とが並列ラインＬ１〜Ｌ３で接続されている。
【００１７】
上記並列ラインＬ１〜Ｌ４には、それぞれサンプルホールド用スイッチＳＷ１〜ＳＷ４が設けられている。ここで、図１で簡略記号で示した各サンプルホールド用スイッチＳＷ１〜ＳＷ４は、図２に具体的な構成が示されており、いずれもＮチャンネルの接合型ＦＥＴ１で構成されている。また、隣り合った並列ラインの間には、それぞれトランジスタＴ１のエミッタ・コレクタが接続されており、これら各トランジスタＴ１のコレクタに各ＦＥＴ１のゲートが接続されている。さらに、各トランジスタＴ１のバイアス回路は、ひとまとめにされて１つのトランジスタＴ２に接続され、このトランジスタＴ２が次述するＣＰＵ３０（スイッチ制御手段に相当する）から２値信号を受けてオンオフされることで、全部のトランジスタＴ１が一斉にオンオフする。これにより、後の動作説明で詳説するように全部のＦＥＴ１が一斉にオンオフされる。
【００１８】
本実施形態の電圧検出回路には、電圧検出手段として、Ａ／Ｄコンバータを内蔵したＣＰＵ３０が備えられている。このＣＰＵ３０には、４つのＡ／Ｄ変換用の入力端子Ａ／Ｄ１〜Ａ／Ｄ４と、１つのＧＮＤ端子とが備えられ、これら各端子に各コンデンサＣ１〜Ｃ４の両極から引き出された計測ラインが接続されている。
【００１９】
具体的には、図１に示すように、前記した並列ラインＬ５を延長した計測ラインＬ１５がＣＰＵ３０のＧＮＤ端子に接続され、前記した並列ラインＬ１〜Ｌ４を延長した計測ラインＬ１１〜Ｌ１４が、ＣＰＵ３０の入力端子Ａ／Ｄ１〜Ａ／Ｄ４にそれぞれ接続されている。
【００２０】
上記計測ラインのうちＬ１２〜Ｌ１４には、それぞれ選択スイッチＳＷ１２〜ＳＷ１４が設けられている。ここで、選択スイッチＳＷ１２〜ＳＷ１４は、図２に具体的な構成が示されており、いずれもＰチャンネルのＭＯＳ型ＦＥＴ２で構成され、これらＦＥＴ２のバイアス回路の途中に設けた各トランジスタＴ３が、前記ＣＰＵ３０から２値信号を受けてオンオフされ、もって各ＦＥＴ２が別々にオンオフされる。
【００２１】
図１に示すように、計測ラインのうちＬ１１〜１３は、Ｌ１５に対して、計測ラインＬ１６〜Ｌ１８によって接続されており、これら計測ラインＬ１６〜Ｌ１８には、選択スイッチＳＷ２１〜ＳＷ２３が設けられている。ここで、選択スイッチＳＷ２１〜ＳＷ２３は、図２に具体的な構成が示されており、いずれもＮチャンネルのＭＯＳ型ＦＥＴ３で構成され、これらＦＥＴ３のゲートが、図示しないバイアス回路に接続され、このバイアス回路に備えた例えばトランジスタがＣＰＵ３０から２値信号を受けてオンオフされ、もってＦＥＴ３が別々にオンオフされる。
【００２２】
ＣＰＵ３０は、図３のタイムチャートに示すように、所定周期で上記した各サンプルホールド用スイッチ及び選択スイッチをオンオフ制御しており、以下、この図３を参照しつつ本実施形態の電圧検出回路の動作について説明する。
【００２３】
まず、電圧検出回路を起動すると、全てのスイッチがオフされた状態となる。この状態から、まず最初に、並列ラインＬ１〜Ｌ４に設けたＳＷ１〜ＳＷ４が一斉にオンして、各単位電池Ｅ１〜Ｅ４及び各コンデンサＣ１〜Ｃ４の両極同士が導通接続される。具体的には、ＣＰＵ３０によってトランジスタＴ２（図２参照）がオンされて、単位電池Ｅ１〜Ｅ４毎に配した全部のトランジスタＴ１にバイアス電流が流れ、それらトランジスタＴ１がオンする。すると、各ＦＥＴ１のゲートの電位が抵抗Ｒ１によってソースの電位まで持ち上げられて、ゲート・ソース電圧ＶGSが０Ｖとなり、全部のＦＥＴ１がオンして、並列ラインＬ１〜Ｌ４が導通状態となり、もって上記したように、各単位電池Ｅ１〜Ｅ４及び各コンデンサＣ１〜Ｃ４の両極同士が導通接続される。
【００２４】
すると、コンデンサＣ１〜Ｃ４に電荷が流れ込み、対応した単位電池と同じ電圧が各コンデンサの両極間に発生する。また、このとき、コンデンサ群１０とＣＰＵ３０とを繋ぐ計測ラインＬ１２〜Ｌ１４上の選択スイッチＳＷ１２〜ＳＷ１４はオフしているから、単位電池を２つ以上繋げた大電圧が、ＣＰＵ３０の入力端子（Ａ／Ｄ２〜Ａ／Ｄ４）に印加されることはない。
【００２５】
なお、本実施形態の電圧検出回路には、図２に示すように、計測ラインＬ１１〜Ｌ１４の途中に安全を期して、リミッタ回路Ｈ１が設けられており、何らかの原因で、選択スイッチＳＷ１２〜ＳＷ１４がオンしていても、ＣＰＵ３０には一定以上の電圧がかからない。
【００２６】
次いで、ＳＷ１〜ＳＷ４が一斉にオフされる（ホールド期間）。具体的には、ＣＰＵ３０からの２値信号が例えばＬレベルになり、トランジスタＴ２がオフして、全トランジスタＴ１がオフする。すると、各ＦＥＴ１のゲートとソース間に、単位電池の電圧が印加された状態となり、ＦＥＴ１が一斉にオフする。
【００２７】
これにより、各単位電池Ｅ１〜Ｅ４と各コンデンサＣ１〜Ｃ４とが一斉に非導通状態となり、コンデンサＣ１〜Ｃ４に流れ込んだ電荷は、どこにも逃げる経路がなくなり、同時刻（ＳＷ１〜ＳＷ４をオフした瞬間の時刻。図３の時刻ｔ１参照）の各単位電池Ｅ１〜Ｅ４の電圧が、各コンデンサＣ１〜Ｃ４にホールドされる。
【００２８】
次いで、コンデンサ群１０のうち低電位側のコンデンサＣ１から、順次に、その両極間の電位をＣＰＵ３０に取り込む動作に移行する。具体的には、まず最初に、ＣＰＵ３０のＧＮＤ端子と入力端子Ａ／Ｄ１との間の電圧が取り込まれる。ここで、ＧＮＤ端子と入力端子Ａ／Ｄ１とに両極を接続されたコンデンサＣ１には、単位電池Ｅ１の電圧がホールドされているから、その単位電池Ｅ１の電圧がＣＰＵ３０に取り込まれることとなり、これがデジタルデータ化されかつ所定のソフト処理を経て電圧値として検出される。
【００２９】
このデータの取り込みが終了すると（図３の時刻ｔ２参照）、スイッチＳＷ２１（図２のＦＥＴ３）がオンして、計測ラインＬ１１とＬ１５とが導通接続される。これにより、コンデンサＣ１に蓄えられた電荷が放電されると共に、コンデンサＣ２の負極がＣＰＵ３０のＧＮＤ端子に導通接続される。
次いで、スイッチＳＷ１２（図２のＦＥＴ２）がオンして、コンデンサＣ２の正極が入力端子Ａ／Ｄ２に導通接続される。そして、この状態で、ＧＮＤ端子と入力端子Ａ／Ｄ２との間の電圧が、ＣＰＵ３０に取り込まれてデジタルデータ化される。これにより、コンデンサＣ２の両極間にホールドされた単位電池Ｅ２の電圧が検出される。
【００３０】
このデータの取り込みが終了すると（図３の時刻ｔ３参照）、スイッチＳＷ２１、ＳＷ１２がオフすると共に、ＳＷ２２（図２のＦＥＴ３）がオンする。これにより、コンデンサＣ２の正極がＧＮＤに導通接続されて、コンデンサＣ１に蓄えられた電荷が放電されると共に、コンデンサＣ３の負極がＧＮＤ端子に導通接続される。次いで、スイッチＳＷ１３（図２のＦＥＴ２）がオンして、コンデンサＣ３の正極が入力端子Ａ／Ｄ３に導通接続され、この状態で、ＧＮＤ端子と入力端子Ａ／Ｄ３との間に印加された電圧が、ＣＰＵ３０に取り込まれる。これにより、コンデンサＣ３の両極間にホールドされた単位電池Ｅ３の電圧が検出される。
【００３１】
以下、同様にして、コンデンサＣ４の両極間の電圧がＣＰＵ３０に取り込まれ、もって、コンデンサＣ４の両極間にホールドされた単位電池Ｅ４の電圧が検出される。
このようにして、各コンデンサＣ１〜Ｃ４の両極間にホールドされた各単位電池Ｅ１〜Ｅ４の同時刻における電圧が、順次にＣＰＵ３０に取り込まれて検出され、例えば、各単位電池の電圧の差が所定の電圧差に収まっているか否かが監視される。
【００３２】
このように本実施形態によれば、複数の単位電池Ｅ１〜Ｅ４の同時刻の電圧を検出することが可能となり、従来問題となっていた、検出タイミングのずれに伴う電圧変動分が検出結果に含まれなくなり、高精度の電圧検出が可能となる。しかも、同時に複数の電圧検出を行えるＣＰＵを備えて同じ課題を解決した電圧検出回路に比べて、低コストで製造することができる。
【００３３】
また、ＣＰＵ３０に、各単位電池Ｅ１〜Ｅ４の一つ当たりの電圧を取り込む構成としたから、ＣＰＵ３０の分解能（例えば、１０ビット）を、単位電池１つの電圧に割り当てることができ、従来のように、複数の単位電池が直列した大電圧に分解能の全てを割り当てたものに比べて、検出精度が向上する。
【００３４】
さらに、本発明によれば、各単位電池Ｅ１〜Ｅ４に分圧回路を接続しなくて済むから、従来のように、分圧回路に流れる放電電流によって、各単位電池の容量にばらつきが発生することもない。その上、コンデンサは、分圧回路に必要な抵抗に比べて温度の影響を受けにくく、この点においても、検出精度の向上が図られる。
【００３５】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００３６】
（１）前記実施形態では、ＣＰＵ３０に備えた複数の入力端子Ａ／Ｄ１〜Ａ／Ｄ４に、計測ラインＬ１１〜Ｌ１４が予め接続されていて、これら計測ラインＬ１１〜Ｌ１４を選択スイッチＳＷ１２〜ＳＷ１４で導通状態と非導通状態とに切り換える構成であったが、例えば、図４に示すように、各コンデンサＣ１〜Ｃ４の正極から引き出した計測ラインＬ４２を、ＣＰＵ３０に備えた１つの入力端子Ａ／Ｄ１に選択スイッチＳＷ２４にて選択的に導通接続すると共に、各コンデンサの負極から引き出した計測ラインＬ４３を、１つのＧＮＤ端子に選択スイッチＳＷ２５にて選択的に導通接続する構成としてもよい。
【００３７】
（２）前記実施形態のＭＯＳ型ＦＥＴ２，３を、例えば、フォトＦＥＴに替えた構成としてもよい。ここでフォトＦＥＴは、ゲート部に発光及び受光の両ダイオードを配してパッケージ化したものである。従って、フォトＦＥＴを用いれば、そのゲートは、ソース、ドレインと絶縁状態をなすから、ゲート電流による影響を受けずに、より正確な電圧検出を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るバッテリーの電圧検出回路の簡略回路図
【図２】その電圧検出回路のスイッチの構成を示した詳細回路図
【図３】ＣＰＵによるスイッチにオンオフタイミングを示したタイムチャート
【図４】変形例を示す回路図
【図５】従来の電圧検出回路の回路図
【符号の説明】
１０…コンデンサ群
３０…ＣＰＵ（電圧検出手段、スイッチ制御手段）
Ｂ…バッテリー（組電池）
Ｃ１〜Ｃ４…コンデンサ
Ｅ１〜Ｅ４…単位電池
Ｌ１〜Ｌ５…並列ライン
Ｌ１１〜１８、Ｌ４２，Ｌ４３…計測ライン
ＳＷ１〜ＳＷ４…サンプルホールド用スイッチ
ＳＷ１２〜ＳＷ１４，ＳＷ２１〜ＳＷ２５…選択スイッチ
【図１】
0004206574.tif 000002
【図２】
0004206574.tif 000003
【図３】
0004206574.tif 000004
【図４】
0004206574.tif 000005
【図５】
0004206574.tif 000006