(57)【特許請求の範囲】
【請求項１】
所定のフレーム単位で誤り訂正符号化を図る誤り訂正符号化装置において、
ｎ（ｎは任意の自然数）個のサブフレームにおける送信情報系列をｎ１（ｎ１はｎ未満の自然数）個のサブフレームとｎ２（ｎ２はｎ１＋ｎ２＝ｎを満たす自然数）個のサブフレームとに分割するサブフレーム分割手段と、
上記ｎ１個のサブフレームをｍ１（ｍ１はｎ１の因数）個のサブフレーム毎にブロック符号化して第１の誤り訂正符号を生成するとともに、生成された第１の誤り訂正符号を冗長情報として付加する第１の誤り訂正符号生成手段と、
上記ｎ２個のサブフレームをさらにｍ２（ｍ２はｎ２の因数）個のサブフレーム毎にブロック符号化して第２の誤り訂正符号を生成し、生成された第２の誤り訂正符号を冗長情報として付加する第２の誤り訂正符号生成手段と、
を備えたことを特徴とする誤り訂正符号化装置。
【請求項２】
ｍ１とｍ２の少なくとも一方を、ｎの因数でない自然数とすることを特徴とする請求項１に記載の誤り訂正符号化装置。
【請求項３】
第１の誤り訂正符号生成手段と第２の誤り訂正符号生成手段におけるブロック符号の符号長をＮとして、２mr＞Ｎを満たす最小の自然数ｍｒをｍ１とｍ２のいずれか少なくとも一方に設定することを特徴とする請求項１に記載の誤り訂正符号化装置。
【請求項４】
所定のフレーム単位で誤り訂正復号を図る誤り訂正復号装置において、
ｎ（ｎは任意の自然数）個のサブフレームにおける受信系列をｎ１（ｎ１はｎ未満の自然数）個のサブフレームとｎ２（ｎ２はｎ１＋ｎ２＝ｎを満たす自然数）個のサブフレームとに分割するサブフレーム分割手段と、
上記ｎ１個のサブフレームをｍ１（ｍ１はｎ１の因数）個のサブフレーム毎に復号して復号した結果を第１の推定符号語系列を出力する第１の誤り訂正復号手段と、
上記ｎ２個のサブフレームをさらにｍ２（ｍ２はｎ２の因数）個のサブフレーム毎にブロック符号による復号を行い、復号した結果を第２の推定符号語系列を出力する第２の誤り訂正復号手段と、
を備えたことを特徴とする誤り訂正復号装置。
【請求項５】
ｍ１とｍ２の少なくとも一方を、ｎの因数でない自然数とすることを特徴とする請求項４に記載の誤り訂正復号装置。
【請求項６】
第１の誤り訂正符号生成手段と第２の誤り訂正符号生成手段におけるブロック符号の符号長をＮとして、２mr＞Ｎを満たす最小の自然数ｍｒをｍ１とｍ２のいずれか少なくとも一方に設定することを特徴とする請求項４に記載の誤り訂正復号装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、誤り訂正符号化及び復号技術に係るものであり、特にブロック符号を用いた誤り訂正符号化／復号方法及びその装置に関する。
【背景技術】
【０００２】
従来のＦＥＣ（Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）では、誤り訂正符号の１シンボルあたりのビット数ｍが誤り訂正符号化処理時の並列数ｎの因数になるように構成していた（例えば、非特許文献１）。【０００３】
このようなＦＥＣ方式では、一般に符号化率固定で誤り訂正符号の１シンボルあたりのビット数ｍを大きくすると、符号長Ｎを長くすることが可能となり、誤り訂正能力が向上する。したがって、誤り訂正符号の１シンボルあたりのビット数ｍを誤り訂正符号化処理時の並列数ｎの因数から選択する条件を満たしつつ誤り訂正能力を向上するには、誤り訂正符号の１シンボルあたりのビット数としてｎの因数のうちなるべく大きな因数を選択すればよいことになる。【０００４】
【非特許文献１】ＩＴＵ−Ｔ勧告Ｇ．９７５
【０００５】
しかし、回路規模の観点からすると、別の因数を選択することが困難な場合も生じる。例えばｎ＝１２８で考えた場合、ＲＳ（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号の一つのＲＳ（２５５，２３９）を採用すると、誤り訂正符号の１シンボルあたりのビット数を８とするが、さらに誤り訂正能力を向上するために１２８の因数で８の次に大きい１６を採用しようとすると、ブロック符号の符号化回路および復号回路の回路規模が膨大になってしまう。【０００６】
この発明は、かかる課題を解決するためになされたものであって、フレームフォーマットの制約条件に左右されずに、柔軟な誤り訂正符号化フレームを構成して、ランダムエラーおよびバーストエラーの訂正能力を向上することを目的とする。
【発明の開示】
【０００７】
この発明に係る誤り訂正符号化装置は、所定のフレーム単位で誤り訂正符号化を図る誤り訂正符号化装置において、ｎ（ｎは任意の自然数）個のサブフレームにおける送信情報系列をｎ１（ｎ１はｎ未満の自然数）個のサブフレームとｎ２（ｎ２はｎ１＋ｎ２＝ｎを満たす自然数）個のサブフレームとに分割するサブフレーム分割手段と、上記ｎ１個のサブフレームをｍ１（ｍ１はｎ１の因数）個のサブフレーム毎にブロック符号化して第１の誤り訂正符号を生成するとともに、生成された第１の誤り訂正符号を冗長情報として付加する第１の誤り訂正符号生成手段と、上記ｎ２個のサブフレームをさらにｍ２（ｍ２はｎ２の因数）個のサブフレーム毎にブロック符号化して第２の誤り訂正符号を生成し、生成された第２の誤り訂正符号を冗長情報として付加する第２の誤り訂正符号生成手段と、を備えたものである。
【０００８】
またこの発明に係る誤り訂正復号装置は、所定のフレーム単位で誤り訂正復号を図る誤り訂正復号装置において、ｎ（ｎは任意の自然数）個のサブフレームにおける受信系列をｎ１（ｎ１はｎ未満の自然数）個のサブフレームとｎ２（ｎ２はｎ１＋ｎ２＝ｎを満たす自然数）個のサブフレームとに分割するサブフレーム分割手段と、上記ｎ１個のサブフレームをｍ１（ｍ１はｎ１の因数）個のサブフレーム毎に復号して復号した結果を第１の推定符号語系列を出力する第１の誤り訂正復号手段と、上記ｎ２個のサブフレームをさらにｍ２（ｍ２はｎ２の因数）個のサブフレーム毎にブロック符号による復号を行い、復号した結果を第２の推定符号語系列を出力する第２の誤り訂正復号手段と、を備えたものである。
【０００９】
このように、この発明に係る誤り訂正符号化／復号装置は、ｎ（ｎは任意の自然数）個のサブフレームにおける送信情報系列を、ｎ１＋ｎ２＝ｎを満たすｎ１個のサブフレームとｎ２個のサブフレームとに分割して誤り訂正符号化を行うこととしたので、誤り訂正符号の１シンボルあたりのビット数をｎの因数以外からも自由に選択することが可能となるので、回路規模を抑制したまま訂正能力を向上することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による誤り訂正符号化／復号システムの構成を示すブロック図である。
【図２】この発明の実施の形態１によるＦＥＣ多重化回路の構成を示すブロック図である。
【図３】この発明の実施の形態１による作業用記憶領域の構成図である。
【図４】この発明の実施の形態１によるＦＥＣ多重分離回路の構成を示すブロック図である。
【図５】この発明の実施の形態１の送信情報系列における情報の並びを示す図である。
【図６】この発明の実施の形態１の順序入れ替え後の情報系列における情報の並びを示す図である。
【図７】この発明の実施の形態１による作業用記憶領域の他の構成図である。
【発明を実施するための最良の形態】
【００１１】
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
図１は、この発明の実施の形態１による誤り訂正符号化システムと誤り訂正復号システムとの構成を示すブロック図である。図の誤り訂正符号化／復号システムは、光通信で一般的に利用されているＩＴＵ−Ｔ勧告Ｇ．７０９準拠のフレームフォーマットに基づいてＩＴＵ−Ｔ勧告Ｇ．９７５と同一の符号化率で伝送するものである。従来技術では、誤り訂正符号の符号化を単一のＦＥＣフレーム単位で実施していたが、図の誤り訂正符号化／復号システムでは、符号化の処理単位を複数のＦＥＣフレーム単位で実施する点に特徴を有している。【００１２】
図１において、第１の光受信器２１はＳＴＭ−１６、ＳＴＭ−６４、またはＳＴＭ−２５６などの光信号を受信して、光信号を電気信号に変換する回路であり、ＦＥＣ多重化回路２２は第１の光受信器２１からの電気信号を多重分離し、オーバーヘッド情報の挿入、および誤り訂正符号化等を行った後で再び多重化を行い、ＦＥＣフレームを構成する回路である。第１の光送信器２３はＦＥＣフレームを光信号に変換する回路であって、光伝送路２４は光信号のＦＥＣフレームを伝送する光伝送路である。第２の光受信器２５は光伝送路２４によって伝送されたＦＥＣフレームを光信号から電気信号に変換する回路であって、ＦＥＣ多重分離回路２６は第２の光受信器２５からの電気信号を多重分離し、ＦＥＣフレームのフレーム同期、誤り訂正符号の復号およびオーバーヘッド情報の分離等の処理を行った後で、再び多重化を行う回路である。最後に、第２の光送信器２７はＦＥＣ多重分離回路２６からの電気信号を光信号に変換してＳＴＭ−１６、ＳＴＭ−６４、またはＳＴＭ−２５６などの光信号を出力する回路である。【００１３】
＜ＦＥＣ多重化回路２２の詳細な構成＞
また図２は、図１に示したＦＥＣ多重化回路２２の詳細な構成例を示したブロック図である。このＦＥＣ多重化回路２２は、情報の並びを変更して複数の訂正符号を付加することで、単一の符号では訂正することのできない誤りを訂正することを目的としている。【００１４】
図において、第１の多重分離回路１１１は、第１の光受信器２１から直列の順序で入力される送信情報系列を、並列の情報系列に変換して出力する回路である。なお以下において、並列数ｎの例としてｎ＝１２８として説明することとする。【００１５】
第１の速度変換回路１１２は、第１の多重分離回路１１１が出力したｎ並列の情報系列に加えて、オーバーヘッド領域およびパリティ系列領域を確保し、そこにダミー系列を付加して、それら冗長領域を付加した分だけ伝送速度を上昇させる回路である。その結果、第１の速度変換回路１１２からは入力情報系列とダミー系列とからなる系列が並列に出力される。【００１６】
オーバーヘッド挿入回路１１３は、第１の速度変換回路１１２によって構成されたｎ並列の入力情報系列とダミー系列に含まれる、オーバーヘッド領域の中にオーバーヘッドを挿入する回路である。その結果、オーバーヘッド挿入回路１１３は入力情報系列とオーバーヘッド、ダミー系列とからなる系列が並列に出力される。【００１７】
第１のインタリーブ回路１１４は、請求項１に記載の発明におけるサブフレーム分割手段の例であって、オーバーヘッド挿入回路１１３が出力する入力情報系列とオーバーヘッド、ダミー系列とからなる系列をｎ１並列の系列とｎ２並列の系列とに分割して、次に述べる第１のＦＥＣ符号化回路１１５−１及び第２のＦＥＣ符号化回路１１５−２とに出力する回路である。なお、ｎ１とｎ２はｎ＝ｎ１＋ｎ２を満たすような自然数である。【００１８】
第１のＦＥＣ符号化回路１１５−１は、請求項１に記載の発明における第１の誤り訂正符号化手段の例であって、それぞれ入力された系列に対して、所定の符号長ＮR、情報長ＫR、ガロア体ＧＦ（２m1）（ただしｍ１はｎ１の因数）上のブロック符号誤り訂正符号化を行う回路である。この結果、第１のＦＥＣ符号化回路１１５−１からは第１の符号語系列がｎ１並列で出力される。【００１９】
また第２のＦＥＣ符号化回路１１５−２は、請求項１に記載の発明における第２の誤り訂正符号化手段の例であって、所定の符号長ＮR、情報長ＫR、ガロア体ＧＦ（２m2）（ただしｍ２はｎ２の因数）上のブロック符号誤り訂正符号化を行う回路である。この結果、第２のＦＥＣ符号化回路１１５−２からは第２の符号語系列がｎ２並列で出力される。【００２０】
第１のデインタリーブ回路１１６は、第１のＦＥＣ符号化回路１１５−１及び第２のＦＥＣ符号化回路１１５−２によって出力されたｎ１並列の第１の符号語系列およびｎ２並列の第２の符号語系列をｎ並列にまとめるとともに、第１のインタリーブ回路１１４に入力される前の順序に入れ替えてその結果を第３の符号語系列として出力する回路である。【００２１】
第３のＦＥＣ符号化回路１１７は、第１のデインタリーブ回路１１６によって出力されたｎ並列の第３の符号語系列を、縦ｎb並列、横ＮB時点を一つの単位でグループ分けして、そのグループごとに、符号長ＮB×ｎb／ｍb、情報長ＫB×ｎb／ｍb、ガロア体ＧＦ（２mb）上の元を符号シンボルとする第２のブロック符号で符号化する回路である。その結果、第４の符号語系列が並列で出力される。【００２２】
第１の多重化回路１１８は、第３のＦＥＣ符号化回路１１７から並列で出力された第４の符号語系列を直列による第５の符号語系列に変換する回路であって、直列による第５の符号語系列は第１の光送信器２３に出力されるようになっている。【００２３】
なお、ＦＥＣ多重化回路２２の構成要素である各回路（第１の多重分離回路１１１から第１の多重化回路１１８までの各構成要素）間で伝達される情報（データ）は、各回路間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよいし、隣接する前後の回路から参照可能な作業用記憶領域を設ける構成をとってもよい。以下においては、理解を容易にするために、これら隣接する前後の回路から参照可能な作業用記憶領域を有するものとして説明することとする。【００２４】
そこで次に、このような作業用記憶領域の構成について説明する。図３は、単一ＦＥＣフレームを４個組み合わせて（この組み合わせをＯＴＵフレームと呼ぶ）、組み合わせたＦＥＣフレームをひとまとめで送信制御およびフレーム同期制御を行う場合の作業用記憶領域の構成図である。この組み合わせたＦＥＣフレームをＯＴＵｋフレームと呼ぶ。ただし、ｋには伝送速度に応じて１，２，３の整数が割り振られる。以下の説明では、簡略化のためにｋを省略して記載することとする。また図３に示した作業用記憶領域のことを便宜的にＯＴＵフレームバッファと呼ぶ。【００２５】
図３のＯＴＵフレームバッファにおいては、縦ｎ（ｎ＝１２８）ビット、横ＮB（ＮB＝１０２０）ビットの枠内に、上→下、右へ１列ずらし、上→下、という順序で情報が格納される。また、０列目をＦＥＣフレーム＃０のオーバーヘッドを割り当てるためのオーバーヘッド領域とする。さらに、１列目からＫR−１（＝９５５）列目までを、入力される２元の送信情報系列を割り当てるための情報系列領域とする。ＫR（＝９５６）列目からＫB−１（＝９７９）列目に第１および第２のＦＥＣ符号化処理で生成したパリティシンボルを割り当てるための第１のパリティ系列領域とし、ＫB（＝９８０）列目からＮB−１（＝１０１９）列目に第３のＦＥＣ符号化処理で生成したパリティシンボルを割り当てるための第２のパリティ系列領域とする。なお、図には示していないが、情報系列領域内にＦＥＣフレーム＃１〜＃３のオーバーヘッド領域が含まれる。【００２６】
以上が、ＦＥＣ多重化回路２２の詳細な構成である。【００２７】
＜ＦＥＣ多重分離回路２６の詳細な構成＞
引き続き、ＦＥＣ多重分離回路２６の詳細な構成について説明する。この多重分離回路は、ＦＥＣ多重符号化回路２２に対応するもので、ＦＥＣ多重符号化回路２２が付加した複数種類の誤り訂正符号をそれぞれ独立して復号する能力を有している。これによって、単独の誤り訂正符号を復号するのみでは訂正不可能な誤りを訂正することが可能なように構成されている。【００２８】
図４はＦＥＣ多重分離回路２６の詳細な構成を示すブロック図である。なお、受信側では、光通信路を通って雑音の混入した直列の順序の受信系列を、復調およびアナログ／ディジタル変換し、量子化受信系列を生成する。ここで、送信１シンボル当りｑビットに量子化することを想定する。ｑ＝１の場合を硬判定、ｑ＞１の場合を軟判定と呼ぶこととする。【００２９】
第２の多重分離回路１２１は、量子化受信系列を、ｎ’（ｎ’＝ｎ×ｑ）並列の量子化受信系列に変換する回路である。なお、送信１シンボル当りｑビットの量子化受信系列は、ｑビットを一単位として取り扱うことができるので、以降、受信側の説明においてはｎ’（＝ｎ×ｑ）並列のものを、「ｎ並列」と記すこととする。【００３０】
フレーム同期回路１２２は、ｎ並列の量子化受信系列に付加されているオーバーヘッド情報を検出してフレームの先頭位置を特定する回路である。【００３１】
第３のＦＥＣ復号回路１２３は、ｎ並列の量子化受信系列にフレーム同期信号を付加して出力されたｎ並列の量子化受信系列に対して第４の符号語系列の復号処理（第３のＦＥＣ符号化回路１１７によって符号化された訂正符号の復号処理）を実施する回路である。その結果、第１のＦＥＣ復号回路出力結果系列が並列に出力される。【００３２】
第２のインタリーブ回路１２４は、請求項４に記載の発明におけるサブフレーム分割手段の例であって、並列に入力された第１のＦＥＣ復号回路出力結果系列を後続する第１のＦＥＣ復号回路１２５−１及び第２のＦＥＣ復号回路１２５−２とに分岐して出力する回路である。なおこの結果、第２のＦＥＣ復号回路出力結果系列として第１のＦＥＣ復号回路１２５−１へは第１のＦＥＣ符号化回路１１５−１が出力する第１の符号語系列の並列数ｎ１の系列が入力される。また第２のＦＥＣ復号回路１２５−２へは、第３のＦＥＣ復号回路出力結果系列として、第２のＦＥＣ符号化回路１１５−２が出力する第２の符号語系列の並列数ｎ２の系列が入力されるようになっている。【００３３】
第１のＦＥＣ復号回路１２５−１は、請求項４に記載の発明における第１の誤り訂正復号手段の例であって、第１のＦＥＣ符号化回路１１５−１が符号化した誤り訂正符号を復号する回路であり、第１の推定符号語系列を出力するようになっている。
また、第２のＦＥＣ復号回路１２５−２は、請求項４に記載の発明における第２の誤り訂正復号手段の例であって、第２のＦＥＣ符号化回路１１５−２が符号化した誤り訂正符号を復号する回路であり、第２の推定符号語系列を出力するようになっている。【００３４】
第２のデインタリーブ回路１２６は、第１のＦＥＣ復号回路１２５−１及び第２のＦＥＣ復号回路１２５−２によって出力された第１の推定符号語系列および第２の推定符号語系列をまとめるとともに、第２のインタリーブ回路１２４に入力される前の順序に組み直してｎ並列の推定符号語系列として出力する回路である。【００３５】
オーバーヘッド分離回路１２７は、第２のデインターリーブ回路１２６から出力された推定符号語系列からオーバーヘッド信号に対応するビットを除去する回路である。その結果として、オーバーヘッド信号のない推定符号語系列が並列に出力されるようになっている。【００３６】
第２の速度変換回路１２８は、送信側での第１の速度変換回路１１２により確保されたパリティ系列領域に対応するビットを分離・除去し、ｎ並列の系列の逆速度変換を実施する回路である。その結果として、推定情報系列が並列に出力されるようになっている。【００３７】
最後に、第２の多重化回路１２９は、並列の推定情報系列を直列の推定情報系列に変換して第２の光送信器２７に出力する回路である。【００３８】
なお、ＦＥＣ多重分離回路２６内の構成要素間の情報（データ）の受け渡しについても、ＦＥＣ多重化回路２２と同様であってパイプライン方式によるバス転送で行うようにしてもよいし、図３に示すようなＯＴＵフレームバッファを用いる方式としてもよいが、以下においては理解を容易にするために、ＯＴＵフレームバッファを用いる方式を採用したものとして説明することとする。以上が、ＦＥＣ多重分離回路２６の詳細な構成である。【００３９】
＜送信側の動作＞
続いて、この発明の実施の形態１による誤り訂正符号化／復号システムの動作について、図を用いて説明する。第１の光受信器２１において光信号から変換された電気信号は、ＦＥＣ多重化回路２２に直列に入力されて、第１の多重分離回路１１１によりｎ（ｎ＝１２８）並列の情報系列となる。第１の速度変換回路１１２は、そのｎ並列の情報系列に基づいて、オーバーヘッド領域、第１および第２のパリティ系列領域に対応した速度変換（ＮB／（ＫR−ｆ）倍）を実施する。ここで、ｆは、ＯＴＵフレームに含まれるＦＥＣフレーム数で、ｆ＝４としている。【００４０】
この速度変換処理は、入力されたｎ並列の情報系列を、図３に示す情報系列領域に展開しオーバーヘッド領域、さらには第１および第２の誤り訂正符号のパリティシンボルを格納するために用いられる第１のパリティ系列領域と、第３の誤り訂正符号のパリティシンボルを格納するために第２のパリティ系列領域を確保して、出力側の速度を上昇させる処理である。なお、この場合において、オーバーヘッド領域、第１および第２のパリティ系列領域にはダミーデータ（例えば全ゼロ）が挿入される。【００４１】
その後、オーバーヘッド挿入回路１１３によって、オーバーヘッド領域にオーバーヘッドが挿入される。オーバーヘッドは、フレーム同期や伝送制御などに必要な信号で構成されている。【００４２】
第１のインタリーブ回路１１４は、オーバーヘッド挿入回路１１３が出力する入力情報系列とオーバーヘッド、ダミー系列とからなる系列を分岐させて、第１のＦＥＣ符号化回路１１５−１及び第２のＦＥＣ符号化回路１１５−２とにそれぞれ出力する。第１のインタリーブ回路１１４は、ｎ並列の送信情報系列の分岐を行うにあたって、この情報系列の情報の順序を入れ替えてから分岐を行う。次に、情報の順序を入れ替える具体的方法の例を図を用いて説明する。【００４３】
図５は、第１のインタリーブ回路１１４が順序を入れ替える前の送信情報系列における情報の並びを示す図である。図において０−０や１−０のように「ｒ−ｃ」の形式で示されているのはＯＴＵフレームバッファにおける情報の位置を示す符号であって、ｒは行番号、ｃは列番号である。第１のインタリーブ回路１１４は、ｎ並列の送信情報系列の入力時点（ＯＴＵフレームバッファの各列に対応）の順序については入れ替えずに、入力時点毎に（列ごとに）閉じて順序を入れ替える。この列毎順序入れ替え方法は様々な手法が考えられるが、一例としては列毎に異なるビットシフトを行う方法が挙げられる。具体的には、例えばＯＴＵフレームバッファの列番号ｉに対して，ｉ×ｓ  ｍｏｄ  ｎ  ビットだけ下から上へとシフトする。なお、ｓは任意であるが、具体例としてはｓ＝１０が好適である。図６は、このようにして順序を入れ替えたＯＴＵフレームバッファの情報の並びを示した図である。【００４４】
ＯＴＵフレームバッファの情報の順序を入れ替えた後、第１のインタリーブ回路１１４は、ＯＴＵフレームバッファのｎ並列の送信情報系列をｎ１並列データとｎ２並列データとに分割する。なお、ｎ１とｎ２はｎ＝ｎ１＋ｎ２を満たすような自然数であって、さらにｎ１は因数ｍ１を有するように選択し、ｎ２は因数ｍ２を有するように選択するものとする。【００４５】
このようにすることで、因数ｍ１と因数ｍ２とを、ｎ１並列データとｎ２並列データそれぞれにおける誤り訂正符号の１シンボルあたりのビット数として用いることができるようになる。特にｍ１とｍ２はｎの因数でない数から選択する構成も採用できるので、ｍ１とｍ２としてｎの因数ｍよりもやや大きな値を選択可能となる。これにより、ｎの因数ｍを誤り訂正符号の１シンボルあたりのビット数として用いた場合に比べて回路規模はほとんど変わらないにもかかわらず、訂正能力を高めることが可能となるのである。【００４６】
ｎ＝１２８の場合に、このようなｎ１、ｍ１、ｎ２、ｍ２の具体例を挙げると、例えばｎ１＝４０、ｎ２＝８８、ｍ１＝１０、ｍ２＝１１がある。このようなｍ１とｍ２の選択方法としてはｍ１とｍ２の少なくとも一方がｎの因数とはならないように選択すれば、この発明の効果が発揮される。すなわち、上述の例でいえば、ｎ１＝４０、ｎ２＝８８の場合に、ｍ１のみを１０とし、ｍ２に関しては８（従来技術と同じ誤り訂正符号の１シンボルのビット数）に設定すれば十分であることが理解されよう。ただしこの場合は、２m2＜ＮRとなるので、第２のブロック符号の符号長ＮR2を、２m2＞ＮR2となるように別途設定する必要がある。【００４７】
さらには、回路規模の観点からすれば、後述する第１のＦＥＣ符号化回路１１５−１と第２のＦＥＣ符号化回路１１５−２において行われるブロック符号化の符号長ＮRについて、２mr＞ＮRを満たす最小のｍｒをｍ１あるいはｍ２のいずれか設定する。【００４８】
こうすることで、回路規模が膨れ上がることなく、誤り訂正能力を向上させることができるという優れた効果を発揮するのである。【００４９】
このようにして第１のインタリーブ回路１１４で順序を入れ替えられ、かつ複数の系統並列データに分割した送信情報系列に対して、第１のＦＥＣ符号化回路１１５−１と第２のＦＥＣ符号化回路１１５−２において誤り訂正符号化を行う。第１のＦＥＣ符号化回路１１５−１では、符号長ＮR、情報長ＫR、ガロア体ＧＦ（２m1）上のブロック符号で符号化する。一方、第２のＦＥＣ符号化回路１１５−２では、符号長ＮR、情報長ＫR、ガロア体ＧＦ（２m2）上のブロック符号で符号化する。これらの符号化処理は、それぞれｎ１／ｍ１並列およびｎ２／ｍ２並列で実施される。図３のようなＯＴＵフレームバッファを用いる構成の場合、ＮR＝９８０、ＫR＝９５６、ｎ１／ｍ１＝４、ｎ２／ｍ２＝８となる。またブロック符号の例としてはＲＳ（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号がある。【００５０】
このようにして符号化処理により生成したパリティシンボルは、ＯＴＵフレームバッファの第１のパリティ系列領域に保存される。以上のような処理を実施した後、第１のＦＥＣ符号化回路１１５−１と第２のＦＥＣ符号化回路１１５−２は、符号化結果をそれぞれｎ１並列の第１の符号語系列およびｎ２並列の第２の符号語系列として出力する。【００５１】
続いて、第１のデインタリーブ回路１１６は、第１のＦＥＣ符号化回路１１５−１と第２のＦＥＣ符号化回路１１５−２が出力したｎ１並列の第１の符号語系列およびｎ２並列の第２の符号語系列を、ｎ並列の第３の符号語系列としてまとめた上で、ＯＴＵフレームバッファの情報の並びを第１のインタリーブ回路１１４に入力される前の順序に入れ替える。そのためには、第１のインタリーブ回路１１４において、ｉ×ｓ  ｍｏｄ  ｎ  ビットだけ下から上へとシフトする方法で情報の並びを入れ替えたのであれば、その逆演算、すなわちｉ×ｓ  ｍｏｄ  ｎ  ビットだけ上から下へとシフトすればよい。【００５２】
第３のＦＥＣ符号化回路１１７は、第１のデインタリーブ回路１１６が情報の順序を元に戻したｎ並列の第３の符号語系列に対し、縦ｎb並列、横ＮB時点を一つの単位でグループ分けして、そのグループごとに、符号長ＮB×ｎb／ｍb、情報長ＫB×ｎb／ｍb、ガロア体ＧＦ（２mb）上の元を符号シンボルとするブロック符号で符号化する。この符号化処理は、ｎ／ｎb並列で実施される。図３に示したＯＴＵフレームバッファの構成の場合、ＮB＝１０２０、ＫB＝９８０、ｍb＝１、ｎ＝１２８、ｎb＝１、ｎ／ｎb＝１２８とすることができる。またブロック符号の例としてはＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号を用いる。【００５３】
第３のＦＥＣ符号化回路１１７は、このようにして生成したパリティシンボルをＯＴＵフレームバッファの第２のパリティ系列の領域に格納する。以上のような処理を実施した後、その結果をｎ並列の第４の符号語系列として出力する。【００５４】
第１の多重化回路１１８は、第３のＦＥＣ符号化回路１１７が出力したｎ並列の第４の符号語系列を直列に変換して第５の符号語系列として第１の光送信器２３に送信する。第１の光送信器２３はこの信号を変調して光通信路に送信する。【００５５】
以上のように、このＦＥＣ多重化回路２２では、第１のインターリーブ回路１１４を設けることにより、ｎ並列の情報系列を所望の誤り訂正能力を達成するために要求される誤り訂正符号の１シンボルあたりのビット数を因数として持つ複数の並列情報系列に分割し、それぞれの並列情報系列に対して個別のＦＥＣ符号化回路を用いて最適な１シンボルあたりのビット数による誤り訂正符号化を行うこととしたので、従来よりも高い誤り訂正能力を達成することが可能となる。【００５６】
さらにはこのような構成により、所望の誤り訂正能力を達成しうる誤り訂正符号化の１シンボルあたりのビット数の選択幅が広がる。その結果として、所望の誤り訂正能力を達成しうる範囲で最小となる誤り訂正符号の１シンボルあたりのビット数を因数に持つ並列数に情報系列を分割することも可能となるので、少ない回路規模のままで十分に信頼性の高い信号を光伝送路に送信することのできる誤り訂正符号化装置を提供するのである。【００５７】
＜受信側の動作＞
受信側において、第２の光受信器２５が受信した量子化受信系列を第２の多重分離回路１２１はｎ’（ｎ’＝ｎ×ｑ）並列の量子化受信系列に変換し、この第２の多重分離回路１２１が出力するｎ並列の量子化受信系列を、フレーム同期回路１２２は、ｎ並列の量子化受信系列に付加されているオーバーヘッド情報を検出してＯＴＵフレームの先頭位置を特定する。フレーム同期回路１２２は、検出したＯＴＵフレーム先頭位置を後続の回路に伝達するために、ｎ並列の量子化受信系列にフレーム同期信号を付加して出力する。【００５８】
第３のＦＥＣ復号回路１２３は、フレーム同期回路１２２が出力したｎ並列の量子化受信系列を、フレーム同期信号を手掛かりに、送信側の第３のＦＥＣ符号化回路１１７におけるＦＥＣ符号化処理に合わせて複数のグループに分割し、復号する。【００５９】
なお、送信１シンボルあたりの量子化ビット幅は、復号の方法によって異なる。量子化ビット幅ｑ＝１の場合は硬判定復号を実施する。よって、送信１シンボルあたりの量子化ビット幅は１となる。一方、ｑ＞１の場合で軟判定復号を実施する場合、入力のビット幅はｑとなり、出力のビット幅はｑ’（具体的な復号方法に依存する）となる。以上のような処理を実施した後、その結果をｎ並列（軟判定復号の場合には実際はｎ×ｑ’）の第１のＦＥＣ復号回路出力結果系列として出力する。【００６０】
第２のインタリーブ回路１２４は、ｎ並列（軟判定復号の場合には実際はｎ×ｑ’）の第３のＦＥＣ復号回路１２３が出力した第１のＦＥＣ復号回路出力結果系列の中の情報の順序を第１のインタリーブ回路１１４と同様の方法で入れ替える。さらに第２のインタリーブ回路１２４は、第１のインタリーブ回路１１４と同じようにｎ１並列データとｎ２並列データに分割して、第１のＦＥＣ復号回路１２５−１と第２のＦＥＣ復号回路１２５−２にそれぞれ出力する。【００６１】
第１のＦＥＣ復号回路１２５−１は第１のＦＥＣ符号化回路１１５−１と同様にｎ１並列の系列を誤り訂正符号の１シンボルあたりのビット数ｍ１で復号し、第２のＦＥＣ復号回路１２５−２は第２のＦＥＣ符号化回路１１５−２と同様にｎ２並列の系列を誤り訂正符号の１シンボルあたりのビット数ｍ２で復号する。ただし、送信１シンボルあたりの量子化ビット幅は、復号の方法によって異なる。入力系列の送信１シンボルあたりの量子化ビット幅ｑ’＝１の場合は硬判定復号を実施する。よって、送信１シンボルあたりのビット幅は１となり、符号語１シンボルあたりのビット数はｍ１またはｍ２となる。【００６２】
第２のデインタリーブ回路１２６は、第１のＦＥＣ復号回路１２５−１と第２のＦＥＣ復号回路１２５−２にて復号処理を行って得た第１の推定符号語系列および第２の推定符号語系列を、ｎ並列の推定符号語系列としてまとめ、さらに、系列内の情報の並びを、第２のインタリーブ回路１２４に入力される前の順序に入れ替えた上で、その結果を第３の推定符号語系列として出力する。なお、第１および第２のＦＥＣ復号回路１２５にて、軟判定復号を実施していた場合は、ビット幅ｑ’’ごとに数値の正負を判定をして、ｎ並列の２元の推定符号語シンボルの系列へ変換して、その結果を第３の推定符号語系列として出力する。【００６３】
続いてオーバーヘッド分離回路は、第２のデインタリーブ回路１２６が出力する推定符号語系列からオーバーヘッド信号に対応するビットを除去し、その後第２の速度変換回路１２８は、送信側での第１の速度変換回路により確保された領域（オーバーヘッド領域、第１および第２のパリティ系列領域）に対応するビットを分離・除去し、ｎ並列の系列の逆速度変換（（ＫR−ｆ／ＮB）倍）を行って、ｎ並列の推定情報系列を出力する。【００６４】
最後に、第２の多重化回路１２９は、第２の速度変換回路１２８が出力したｎ並列の推定情報系列を直列の推定情報系列に変換して第２の光送信器２７に出力する。【００６５】
以上のように、このＦＥＣ多重分離回路２６では、第２のインターリーブ回路１２４を設けることにより、ｎ並列の情報系列を所望の誤り訂正能力を達成するために要求される誤り訂正符号の１シンボルあたりのビット数を因数として持つ複数の並列情報系列に分割し、それぞれの並列情報系列に対して個別のＦＥＣ符号化回路を用いて最適な１シンボルあたりのビット数による誤り訂正符号化を行うこととしたので、従来よりも高い誤り訂正能力を達成することが可能となる。【００６６】
さらにはこのような構成により、所望の誤り訂正能力を達成しうる誤り訂正符号化の１シンボルあたりのビット数の選択幅が広がる。その結果として、所望の誤り訂正能力を達成しうる範囲で最小となる誤り訂正符号の１シンボルあたりのビット数を因数に持つ並列数に情報系列を分割することも可能となるので、少ない回路規模のままで光伝送路を経由して送信されてくる信号の誤り訂正能力を高くすることのできる誤り訂正復号装置を提供するのである。【００６７】
以上から明らかなように、この発明の実施の形態１の誤り訂正符号化システムと誤り訂正復号システムによれば、誤り訂正符号の１シンボルあたりのビット数を柔軟に選択可能としたので、符号化処理および送信処理が特定のフレームフォーマットで制約されていても、その制約条件に左右されずに、複数ＦＥＣフレームにわたって誤り訂正符号化処理およびインタリーブをかける誤り訂正符号化フレームを柔軟に構成して、ランダムエラーおよびバーストエラーの訂正能力を向上することができる。【００６８】
なお、以上の構成においては、並列数ｎの実例としてｎ＝１２８の場合について説明したが、その他の並列数を採用する場合であっても、この誤り訂正符号化システムと誤り訂正復号システムの構成を用いれば、誤り訂正符号の１シンボルあたりのビット数を柔軟に選択することが可能なことは明らかである。【００６９】
さらに、この誤り訂正符号化システムと誤り訂正復号システムの構成では、ｎ並列の入力情報系列をｎ＝ｎ１＋ｎ２を満たすような自然数ｎ１とｎ２を用いて２つの並列情報系列に分割したが、さらに多数の並列情報系列に分割するようにしてもよい。【００７０】
また、上述の構成においては理解を容易にするためにＯＴＵフレームバッファのような作業用記憶領域を設けて説明したが、バス転送を用いればそのような作業用記憶領域は不要であることは前述のとおりである。また図３に示したＯＴＵフレームバッファの構造のＦＥＣフレームに対してもこの誤り訂正符号化システムと誤り訂正復号システムの構成が適用可能なことは明らかである。すなわち、図３に示す実施の形態１のＯＴＵフレームバッファの具体例では、ＯＴＵフレームバッファ内部での領域割り当てを、ＦＥＣフレーム単位では異なるようにしている。しかし、通信システムの制約で、ＦＥＣフレーム単位での領域割り当てを等しくすることを要求する場合が想定される。そのような要求を満たすようなフレームフォーマットの一例として、ＦＥＣフレームに対して、図３に示したＯＴＵフレームバッファの構造を適用する際に、例えば、図３における第１のパリティ系列領域および第２のパリティ系列領域を４分割にして、それぞれをＦＥＣフレームの右側に割り当てるようにしてもよく、このようなＦＥＣフレームに対してもこの誤り訂正符号化システムと誤り訂正復号システムの構成が適用可能なことは明らかである。図７に、第１のパリティ系列領域および第２のパリティ系列領域を４分割にして、それぞれをＦＥＣフレームの右側に割り当てた場合のフレームフォーマットの一例を示す。【００７１】
なお、図４のＦＥＣ多重分離回路２６では、第１のＦＥＣ復号回路１２５−１および第２のＦＥＣ復号回路１２５−２で復号した結果の第１および第２の推定符号語系列から生成される推定情報系列を出力する。その改良方法として、第１および第２の推定符号語系列の順序を並べ直した第３の推定符号語系列を再び第３のＦＥＣ復号回路１２３に入力して、第３のＦＥＣ復号→第１および第２のＦＥＣ復号と処理を繰り返し実施する。このような繰り返し復号により、図４の構成では訂正できなかった受信系列が訂正できる可能性が出てくる。したがって、復号誤り特性を向上することができる。この改良方法では、第３のＦＥＣ復号回路へ受け渡す第３の推定符号語系列のビット幅ｑ’’’は、第３のＦＥＣ復号回路で再び実施する復号方法に応じて変更できる。硬判定復号の場合はｑ’’’＝１として、軟判定復号の場合はｑ’’’＞１とする。【００７２】
なお、この発明の実施の形態１では、光伝送システムを例にとってこの発明の誤り訂正符号化／復号方法の特徴を示したが、かかる特徴を発揮するためには光伝送システムのような構成を必須とするものではなく、ブロック符号を用いた誤り訂正符号全般にこの技術的思想が適用できることは容易に理解されよう。【００７３】
実施の形態２．
この発明の実施の形態２では、この発明の実施の形態１による誤り訂正復号処理において、前段の復号結果を後段の復号回路に受け渡す際、前段の復号回で誤り訂正不可と判定された符号語に対応するビット（以下、誤り検出ビットと記載）を含む、後段の多元符号のシンボルに誤り検出フラグを立て、後段の復号回路でその誤り検出フラグを利用して消失訂正を実施する。【００７４】
また、上記の方法の改良方法として、誤り検出フラグの立てる方法として，多元符号のシンボルに含まれる誤り検出ビット数が所定のｂビット以上であった場合にのみ誤り検出フラグを立てるようにする。これは、フレームの各列に含まれる同一２元符号ビット数（８ビット）と、多元符号１シンボル当りビット数が割り切れないための処置である。【００７５】
実施の形態２では、以上のように、多重分離された受信系列に対し、多重分離された系列を所定の単位でグループ分けして、そのグループごとに誤り訂正復号を並列に処理する際に、多重分離された系列のグループ分けにおける所定の割り当て単位が少なくとも２通り以上に異なり、その割り当て単位の違いに応じて異なる誤り訂正復号処理を並列に処理する構成になっているため、かつ複数のＦＥＣ復号を繰り返し実施するため、かつ前段の復号処理手段にて誤り検出したシンボルに対応する後段の復号処理におけるシンボルに誤り検出フラグを立て、後段の復号処理で消失訂正を実行するため、受信処理および復号処理が特定のフレームフォーマットで制約されていても、その制約条件に左右されずに、複数ＦＥＣフレームにわたって誤り訂正復号処理およびインタリーブをかけることで、ランダムエラーおよびバーストエラーの訂正能力を向上することができる。
【産業上の利用可能性】
【００７６】
以上のように、この発明に係る誤り訂正符号化／復号装置は、フレームフォーマットの制約条件に左右されずに、柔軟な誤り訂正符号化フレームを構成して、ランダムエラーおよびバーストエラーの訂正能力を向上させることができ、例えば誤り訂正符号を用いる有線伝送装置に適している。
【図１】
0004382124.tif 000002
【図２】
0004382124.tif 000003
【図３】
0004382124.tif 000004
【図４】
0004382124.tif 000005
【図５】
0004382124.tif 000006
【図６】
0004382124.tif 000007
【図７】
0004382124.tif 000008