(57)【特許請求の範囲】
【請求項１】
信号ジェネレータにおいて、
第１ランプ関数信号ジェネレータと第２ランプ関数信号ジェネレータとから成る一対のランプ関数信号ジェネレータを備えており、
前記第１ランプ関数信号ジェネレータは、画面の所定の複数本の走査線ｖｒ１（ｖｒ１＝０〜ｍ）から成る走査線集合の、その各々の走査線上に存在する所定の複数個のピクセルｈｒ１（ｈｒ１＝０〜ｎ）から成るピクセル集合の、その各々のピクセルごとに、ビデオ信号である第１ランプ関数信号の信号値Ｒｒ１を、Ｒｒ１＝Ａ１・ｈｒ１＋Ｂ１・ｖｒ１＋Ｃ１、という式に従って発生させ、この式においてＡ１、Ｂ１、及びＣ１は、各々が正負値を取り得る係数であり、
前記第２ランプ関数信号ジェネレータは、前記画面の所定の複数本の走査線ｖｒ２（ｖｒ２＝０〜ｍ）から成る走査線集合の、その各々の走査線上に存在する所定の複数個のピクセルｈｒ２（ｈｒ２＝０〜ｎ）から成るピクセル集合の、その各々のピクセルごとに、ビデオ信号である第２ランプ関数信号の信号値Ｒｒ２を、Ｒｒ２＝Ａ２・ｈｒ２＋Ｂ２・ｖｒ２＋Ｃ２、という式に従って発生させ、この式においてＡ２、Ｂ２、及びＣ２は、各々が正負値を取り得る係数であり、更に、
前記画面において、前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択する選択手段を備えている、
ことを特徴とする信号ジェネレータ。
【請求項２】
前記選択手段が、前記画面の各々の前記走査線に沿って前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択することを特徴とする請求項１記載の信号ジェネレータ。
【請求項３】
前記選択手段が、ｐを２以上の整数とするとき、前記画面のｐ本の連続して並んだ走査線から成る走査線集合において、前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択することを特徴とする請求項１記載の信号ジェネレータ。
【請求項４】
各々の前記ランプ関数信号ジェネレータが、
前記係数Ａ、Ｂ、及びＣの夫々の値と、第１積算値と、第２積算値とを格納するための格納手段と、
前記第１積算値を前記係数Ａの値でインクリメントし、前記第２積算値を前記係数Ｂの値でインクリメントする加算手段と、
制御手段であって、前記複数本の走査線ｖｒのうちの各走査線に対応させて、前記加算手段に前記第２積算値を前記係数Ｂの値でインクリメントさせてＣ＋Ｂｖｒで表される値を発生させ、この値Ｃ＋Ｂｖｒを前記第１積算値及び前記第２積算値の両方の値として格納させ、また、前記複数本の走査線のうちの各走査線上の、前記複数個のピクセルのうちの各ピクセルに対応させて、前記加算手段に前記第１積算値を前記係数Ａの値でインクリメントさせてＣ＋Ｂｖｒ＋Ａｈｒで表される値を発生させ、この値Ｃ＋Ｂｖｒ＋Ａｈｒを前記第１積算値として格納させると共に前記信号値Ｒｒとして出力させるようにする前記制御手段とを備えている、
ことを特徴とする請求項１乃至３の何れか１項記載の信号ジェネレータ。
【請求項５】
前記格納手段が、前記係数Ａ、Ｂ、及びＣの夫々の値を夫々に格納するための複数の係数レジスタと、前記第１積算値及び前記第２積算値を夫々に格納するための複数のフィードバック・レジスタと、それらレジスタを前記加算手段に選択的に結合すると共に前記加算手段の出力を前記複数のフィードバック・レジスタのうちの少なくとも１つに格納させる手段とを含んでいることを特徴とする請求項４記載の信号ジェネレータ。
【請求項６】
前記制御手段が、前記複数のレジスタを前記加算手段に選択的に結合する選択手段を備えており、前記加算手段の出力が前記複数のフィードバック・レジスタに結合されており、前記制御手段が前記複数のフィードバック・レジスタを選択的にイネーブルして前記積算値を格納させることを特徴とする請求項５記載の信号ジェネレータ。
【請求項７】
前記係数の値が正負値であり、前記係数の値が前記加算手段へ供給される前に、前記係数の値に対して選択的に正負逆転処理を施す手段を備えていることを特徴とする請求項４、５、または６記載の信号ジェネレータ。
【請求項８】
前記ランプ関数信号の信号値Ｒｒに対して選択的にリミット処理を施す手段を備えていることを特徴とする請求項３、４、５、６、または７記載の信号ジェネレータ。
【請求項９】
前記係数Ａ、Ｂ、及びＣの夫々の値を選択する手段を備えていることを特徴とする請求項１、２、３、４、または５記載の信号ジェネレータ。
【請求項１０】
前記ランプ関数信号に対してエッジ修飾処理を施す手段を備えていることを特徴とする請求項１乃至９の何れか１項記載の信号ジェネレータ。
【請求項１１】
ソリッド関数信号ジェネレータにおいて、
請求項１乃至１０の何れか１項記載の信号ジェネレータを複数備えており、
複数の前記第１ランプ関数信号ジェネレータが夫々に発生させた複数のランプ関数信号を結合することによって第１ソリッド関数信号を発生させる、第１結合手段を備えており、更に、
複数の前記第２ランプ関数信号ジェネレータが夫々に発生させた複数のランプ関数信号を結合することによって第２ソリッド関数信号を発生させる、第２結合手段を備えている、
ことを特徴とするソリッド関数信号ジェネレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号ジェネレータに関する。この信号ジェネレータは、ビジョン・ミキサのビデオ・ワイプ・ジェネレータに用いられる「ソリッド関数信号」を発生させるのに適したものである。
【０００２】
ソリッド関数信号とは、所望の形状の３次元表面を表す電気的な信号である。ソリッド関数信号は、少なくとも１つのランプ関数信号で構成され、通常は２つ以上のランプ関数信号の組合せにより構成される。ソリッド関数信号を構成する個々のランプ関数信号には、予め修飾処理を施しておくこともある。また、ソリッド関数信号は、極座標系で規定された信号の形を取ることもあり、その場合には、そのソリッド関数信号は曲面を表す信号となる。
【０００３】
【従来の技術】
これより、添付図面のうち、本発明の背景技術を示した図１〜図３を参照して説明をして行く。
【０００４】
図１は、画面上において、ビデオ・ソースＸの画像とビデオ・ソースＹの画像とを切換えるために実行する、周知の単純なワイプによる画面切換処理を示した図である。
【０００５】
ワイプによる画面切換処理が矢印Ｗで示したように進行して行くにつれて、ビデオ・ソースＸの画像部分がビデオ・ソースＹの画像部分に置き換えられて行く（逆に、ビデオ・ソースＹの画像部分がビデオ・ソースＸの画像部分に置き換えられて行くようにすることもできる）。このワイプによる画面切換処理は、ビデオ・ソースＸのビデオ信号とビデオ・ソースＹのビデオ信号とを、次の式に従ってミキシングすることによって達成されている。
ＫＸ＋（１−Ｋ）Ｙ
この式において、Ｋはキーイング信号である。このキーイング信号Ｋは「ソリッド関数信号」から導出されるものである。それについて、以下に図２及び図３を参照して説明する。ソリッド関数信号は、画面のｈｖ座標に対応した値を持つ関数信号であり、ここで、ｖは走査線番号であり、ｈは走査線上のピクセル位置である。
【０００６】
図２は、「ソリッド関数信号」の周知の具体例を示したものであり、この図のソリッド関数信号は、１つのランプ関数信号だけで構成されている。図２に示したように、クリップ・レベルＣＰが設定されている。このクリップ・レベルＣＰによって、フィールドないしフレームの全域に亘って延在する平面が規定されており、この平面を、ここではクリップ平面と呼ぶことにする。このクリップ平面については、後に図４を参照して更に詳細に説明する。ソリッド関数信号からキーイング信号Ｋを導出する方法は、周知のものであり、即ち、ソリッド関数信号を高ゲインで増幅して得られた信号に対して、図２のＢに示すようにリミット処理を施せばよい。これによってキーイング信号は、「０」と「１」のいずれかのレベルを取る２レベル信号になる。このキーイング信号は、ソリッド関数信号がクリップ平面ＣＰを横切る位置において、一方のレベルから他方のレベルへ遷移する。ソリッド関数信号にオフセットを与えることによって、その横切る位置を変化させることができ、それによってワイプを発生させることができる。
【０００７】
図３に示したのは、ビジョン・ミキサのワイプ・ジェネレータのブロック回路図であり、このワイプ・ジェネレータは、ソリッド関数信号ジェネレータ、クリップ要素、ゲイン要素、リミッタ、それにミキサを含んでおり、ミキサは、ビデオ・ソースＸとビデオ・ソースＹを、キーイング信号Ｋに応じてミキシングするものである。
【０００８】
ソリッド関数信号ジェネレータは、ソリッド関数信号を発生させるものであって、発生させるソリッド関数信号は、例えば、図２のＡに示したようなランプ関数信号であることもある。クリップ要素は、そのランプ関数信号にオフセットを付与することによって、そのランプ関数信号がクリップ平面ＣＰと交わる交線の位置を、図２のＡ〜Ｃに示したように変化させる。オフセットが付与されたランプ関数信号に対して、ゲイン要素においてゲインが付与され、それによって得られた信号に対して、リミッタにおいてリミット処理が施されることで、キーイング信号Ｋが得られる。付与するゲインの大きさを変化させると、図２のＢに示したように、キーイング信号Ｋの、上限値と下限値との間で遷移する部分の勾配を変化させることができる。
【０００９】
ミキサは、ビデオ・ソースＸとビデオ・ソースＹを、次の式に従ってミキシングする。
ＫＸ＋（１−Ｋ）Ｙ
このミキシング方式によれば、Ｋ＝１のときには、出力信号はビデオ・ソースＸそのものになり、また、Ｋ＝０のときには、出力信号はビデオ・ソースＹそのものになる。
また、ソリッド関数信号に付与するゲインを「１」とし、クリップ平面のオフセット量を「０」とした場合には、ソリッド関数信号とキーイング信号とは同一信号となる。
【００１０】
【発明が解決しようとする課題】
これまでにない様々なワイプ・パターンを生成することのできる、新規なソリッド関数信号を発生させることが望まれている。また、既知のワイプ・パターンのうちの１つに「ペアリング」と呼ばれているワイプ・パターンがある。このワイプ・パターンを用いたときの効果は、画面上の第１画像が表示される部分と第２画像が表示される部分とがいずれも縞模様になり、しかも、縞部分と縞の間の空白部分とが、一方の画像と他方の画像とで互いに逆位相になるというものである。しかしながら、このペアリング・ワイプ・パターンを生成するための従来の構成は、融通性に乏しかった。
【００１１】
【課題を解決するための手段】
本発明によれば、信号ジェネレータが提供され、この信号ジェネレータは、
第１ランプ関数信号ジェネレータと第２ランプ関数信号ジェネレータとから成る一対のランプ関数信号ジェネレータを備えており、
前記第１ランプ関数信号ジェネレータは、画面の所定の複数本の走査線ｖｒ１（ｖｒ１＝０〜ｍ）から成る走査線集合の、その各々の走査線上に存在する所定の複数個のピクセルｈｒ１（ｈｒ１＝０〜ｎ）から成るピクセル集合の、その各々のピクセルごとに、ビデオ信号である第１ランプ関数信号の信号値Ｒｒ１を、Ｒｒ１＝Ａ１・ｈｒ１＋Ｂ１・ｖｒ１＋Ｃ１、という式に従って発生させ、この式においてＡ１、Ｂ１、及びＣ１は、各々が正負値を取り得る係数であり、
前記第２ランプ関数信号ジェネレータは、前記画面の所定の複数本の走査線ｖｒ２（ｖｒ２＝０〜ｍ）から成る走査線集合の、その各々の走査線上に存在する所定の複数個のピクセルｈｒ２（ｈｒ２＝０〜ｎ）から成るピクセル集合の、その各々のピクセルごとに、ビデオ信号である第２ランプ関数信号の信号値Ｒｒ２を、Ｒｒ２＝Ａ２・ｈｒ２＋Ｂ２・ｖｒ２＋Ｃ２、という式に従って発生させ、この式においてＡ２、Ｂ２、及びＣ２は、各々が正負値を取り得る係数であり、更に、
前記画面において、前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択する選択手段を備えている、
ことを特徴とする信号ジェネレータである。
【００１２】
尚、以上の説明並びに請求項で使用している「画面」という用語は、画像信号のフィールドとフレームのいずれをも意味する用語である。
【００１３】
前記選択手段は、前記画面において前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択するものである。縦縞の縞部分を選択することもでき、横縞の縞部分を選択することもできる。縦縞の縞部分を選択するためには、前記選択手段は、前記画面の各々の前記走査線に沿って前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択する。また、横縞の縞部分を選択するためには、前記選択手段は、ｐを２以上の整数とするとき、前記画面のｐ本の連続して並んだ走査線から成る走査線集合において、前記第１ランプ関数信号と前記第２ランプ関数信号とを交互に選択する。
【００１４】
ペア・ソリッド関数信号を構成する２つのソリッド関数信号を発生させるための信号ジェネレータの１つの実施の形態は、
本発明にかかる信号ジェネレータを複数備えており、
複数の前記第１ランプ関数信号ジェネレータが夫々に発生させた複数のランプ関数信号を結合することによって第１ソリッド関数信号を発生させる、第１結合手段を備えており、更に、
複数の前記第２ランプ関数信号ジェネレータが夫々に発生させた複数のランプ関数信号を結合することによって第２ソリッド関数信号を発生させる、第２結合手段を備えている、
ことを特徴とする信号ジェネレータである。
【００１５】
従って本発明によれば、縦縞と横縞のいずれの形態とすることもできるペア・ソリッド関数信号を発生させることができる。このペア・ソリッド関数信号を構成する２つのソリッド関数信号の間には、それらの形状に関しても、またそれらの画面内の位置に関しても、特定の関係が存在する必要はない。それら２つのソリッド関数信号は、複数の第１ランプ関数信号どうしを結合することで発生させることのできるソリッド関数信号と、複数の第２ランプ関数信号どうしを結合することで発生させることのできるソリッド関数とでありさえすればよく、その他の一切の制約が存在せず、そのため本発明によれば、多種多様なペア・ソリッド関数信号を発生させることができる。
【００１６】
【発明の実施の形態】
以下に添付図面を参照しつつ、本発明について、その好適な実施の形態に即して更に詳細に説明して行く。
図５に示したランプ関数信号ジェネレータは、次の式に従ってランプ関数信号を発生させる。
Ｒ＝Ａｈ＋Ｂｖ＋Ｃ
この式において、Ａ、Ｂ、及びＣは、その値を任意に設定可能な係数であり、ｖは走査線番号であり、ｈは走査線上におけるピクセル位置である。この式によって規定されるランプ関数Ｒは、例えば図４に示したような、３次元空間に存在する３次元ランプ関数Ｒである。各走査線ｖ上の各ピクセル位置ｈごとに、そのピクセル位置に対応したランプ関数Ｒの信号値を、係数Ａ、Ｂ、及びＣの値に基づいて算出する。この算出値は、正負値（正数とも負数ともなり得る数値）で表すようにしており、また特に、２の補数の形で表すことが好ましい。以下に更に詳細に説明するように、ｈの値域は０〜ｎであり、ｖの値域は０〜ｍである。
【００１７】
１つのフィールドないしフレームのうちの、どの複数本の走査線ｖ上においてランプ関数信号を発生させるか、また、それら複数本の走査線ｖ上の、どの複数個のピクセルｈにおいてランプ関数信号を発生させるかについて、特定の複数本の走査線ｖや、特定の複数個のピクセルｈを選択することができるが、ただし、その場合に、それら複数本の走査線ｖは、連続して並んだ、即ち、間を置かずに密接して並んだ複数本の走査線から成る走査線集合に含まれるものとし、また、それら複数個のピクセルも、連続して並んだ、即ち、間を置かずに密接して並んだ複数個のピクセルから成るピクセル集合に含まれるものとする。フィールドにおいてランプ関数信号を発生させることも、また、フレームにおいてランプ関数信号を発生させることも、いずれも可能である。ただし以下の説明では、説明を簡明にするために、順次走査方式のフレームにおいてランプ関数信号を発生させる場合について説明して行く。
【００１８】
ランプ関数信号の信号値Ｒの値域は、負の限度値−Ｍから０を通過して正の限度値＋Ｍまでである。ランプ関数信号のダイナミック・レンジＤＲは、そのランプ関数信号の信号値Ｒを発生させる領域が、ビデオ信号のアクティブ・フレーム領域より十分に広い領域になるように設定する。
【００１９】
図４には、順次走査方式のＴＶフレームを示してあり、このフレームの全体を構成している走査線ｖに、第０番から、第１番、第２番、…、第ｍ番まで、順次番号を付してある。また、各走査線の全長を構成しているピクセル位置ｈに、第０番から、第ｎ番まで、順次番号を付してある。この図４に示した具体例のランプ関数Ｒは、−Ｍの高さに位置している基準平面ＲＰからのオフセット量がＣとなっている。
【００２０】
ここで簡単に説明しておくと、図４に平面ＣＰで示したクリップ平面は、図示の如く、交線Ｌにおいてランプ関数Ｒと交わっている。ランプ関数Ｒがクリップ平面ＣＰと交わる位置は、オフセット量Ｃに応じて変化する。走査線ｖ＝０に沿ったランプ関数Ｒの傾きは係数Ａの値に等しい。全ての走査線ｖ上のピクセル位置ｈ＝０に沿ったランプ関数Ｒの傾きは係数Ｂの値に等しい。キーイング信号Ｋの遷移領域は、直線Ｌに沿って延在している。キーイング信号Ｋのレベルがクリップ平面ＣＰのレベルを超えている領域では、その領域に対応した画面部分に一方のビデオ・ソースＹの画像が表示され、キーイング信号Ｋのレベルがクリップ平面ＣＰのレベルと同じ高さかまたはそれより低い領域では、その領域に対応した画面部分に他方のビデオ・ソースＸの画像が表示される。これについては、先に図１及び図３を参照して説明したとおりである。
【００２１】
図５に示したランプ関数信号ジェネレータは、レジスタＲ１（ＩＮＣ  Ａ）、レジスタＲ２（ＩＮＣ  Ｂ）、及びレジスタＲ３（Ｓｔａｒｔ  Ｃ）を含んでおり、これらレジスタは、係数Ａ、Ｂ、及びＣの値として選定された夫々の値を格納しておくための係数レジスタである。係数レジスタＲ１、Ｒ２、及びＲ３は、インクリメント・セレクタＳＥＬ１に接続されており、このインクリメント・セレクタＳＥＬ１は、係数レジスタＲ１〜Ｒ３のうちの１つを選択的に、レジスタＲＥＧ１を介して加算器１に結合する。レジスタＲＥＧ１は、ピクセル・レートを定めているクロック信号ＨＦＣＫ＿ＳＹＳによってクロックされている。２つのフィードバック・レジスタＦＢ１及びＦＢ２が、もう１つのセレクタであるフィードバック・セレクタＳＥＬ２に接続されている。フィードバック・セレクタＳＥＬ２は、フィードバック・レジスタＦＢ１と、フィードバック・レジスタＦＢ２と、０入力とのうちのいずれか１つを選択的に加算器１に結合する。加算器１の出力は、出力レジスタＲＥＧ２に接続されており、この出力レジスタＲＥＧ２もレジスタＲＥＧ１と同様に、クロック信号ＨＦＣＫ＿ＳＹＳによってクロックされている。以上に列挙したレジスタＲ１、Ｒ２、Ｒ３、ＦＢ１、ＦＢ２、及びセレクタＳＥＬ１、ＳＥＬ２は、リアルタイム・コントローラ２によって制御されている。リアルタイム・コントローラ２は、各走査線の始点を表示する信号パルスＩＰ＿Ｈと、フレームの始点を表示する信号パルスＩＰ＿Ｖと、クロック信号ＨＦＣＫ＿ＳＹＳとを受取っており、セレクタＳＥＬ１を制御するための制御信号ＩｎｃＳｅｌと、セレクタＳＥＬ２を制御するための制御信号ＡｃｃＳｅｌとを送出している。コントローラ２は更に、係数Ａ、Ｂ、及びＣの夫々の値をレジスタＲ１〜Ｒ３にロードするロード動作も制御している。
【００２２】
コンピュータ６が、各フレームの開始に先立って、そのフレームに対応した係数Ａ、Ｂ、及びＣの夫々の値と制御データとを生成し、生成したそれら係数の値及び制御データをリアルタイム・コントローラ２へ供給する。リアルタイム・コントローラ２は、それら係数の値をレジスタＲ１、Ｒ２、Ｒ３へ供給する。コンピュータ６は、オペレータが行う制御操作とリアルタイム・コントローラ２との間をつなぐインターフェースとしての機能を果たしている。コンピュータ６は、オペレータが行う制御操作の設定値に従って、係数Ａ、Ｂ、及びＣの夫々の値を生成する。
【００２３】
これより、以上に説明したランプ関数信号ジェネレータの動作について、図４を参照して説明して行く。その基本動作原理は、加算器１が、フィードバック・レジスタＦＢ１に格納されている積算値とフィードバック・レジスタＦＢ２に格納されている積算値のいずれか一方に、レジスタＲ１〜Ｒ３に格納されている夫々の値のうちの１つをインクリメント値として加算し、それによって得られた合計値を、２つのフィードバック・レジスタＦＢ１とＦＢ２の一方または両方にフィードバックすることによって、反復してインクリメントを行うようにするというものである。
【００２４】
説明を簡明にするために、ここでは、ランプ関数信号の信号値Ｒを発生させるための手順を、図４に示した走査線ｖ＝０上のピクセル位置ｈ＝０から開始するものとする。また、係数Ａ、Ｂ、及びＣの夫々の値を、同じ文字Ａ、Ｂ、及びＣで表すものとする。従って、オフセット量はＣである。また、係数Ａ、Ｂ、及びＣの夫々の値は、各フレームごとに、レジスタＲ１〜Ｒ３にロードされるものとする。コントローラ２は、フレームのアクティブ走査線の始点を表すフレーム始点信号パルスＩＰ＿Ｖを受取ったならば、セレクタＳＥＬ１に、レジスタＲ３の格納値Ｃを選択させ、その値Ｃを、レジスタＲＥＧ１を介して加算器１へ供給させる。この、レジスタＲＥＧ１から加算器１への値Ｃの供給は、レジスタＲＥＧ１にクロック信号ＨＦＣＫ＿ＳＹＳの最初のパルスが入力するタイミングで行われる。また、それと同時に、コントローラ２は、セレクタＳＥＬ２に０値を選択させて、それを加算器１へ供給させる。これらの結果として、加算器１から出力される合計値Ｃ＋０が、２つのフィードバック・レジスタＦＢ１及びＦＢ２の両方へフィードバックされる。これによって、値Ｃ＋０が両方のフィードバック・レジスタＦＢ１及びＦＢ２に格納されることになる。この合計値Ｃ＋０は更に、出力レジスタＲＥＧ２へも供給され、クロック信号ＨＦＣＫ＿ＳＹＳの次のパルスが発生するタイミングで出力レジスタＲＥＧ２から出力される。これ以後は、クロック信号ＨＦＣＫ＿ＳＹＳのパルスが送出される度に、セレクタＳＥＬ１はレジスタＲ１の格納値（係数Ａ）を選択し、セレクタＳＥＬ２はフィードバック・レジスタＦＢ１の格納値を選択する。それによって、フィードバック・レジスタＦＢ１の格納値が、連続的にインクリメントされて、走査線ｖ＝０上の複数のピクセル位置ｈ＝０〜ｎの各々に対応した積算値Ｃ＋ｈＡを次々と表して行くことになる。走査線ｖ＝０の終端に至ったときに、このフィードバック・レジスタＦＢ１に格納されている積算値は、Ｃ＋ｎＡとなっている。この時点で、信号パルスＩＰ＿Ｈが送出されて、次の走査線の開始が表示される。このとき、セレクタＳＥＬ１は、レジスタＲ２に格納されているインクリメント値Ｂを選択し、セレクタＳＥＬ２は、フィードバック・レジスタＦＢ２の格納値（この時点では、値Ｃに等しい）を選択する。レジスタＲ２の格納値Ｂとフィードバック・レジスタＦＢ２の格納値Ｃとは、加算器１において加算されて、新たな合計値Ｂ＋Ｃが生成され、この合計値が２つのフィードバック・レジスタＦＢ１及びＦＢ２の両方へフィードバックされる。これによって、新たな走査線ｖ＝１上の、始端のピクセル位置ｈ＝０に対応したランプ関数信号の信号値として、Ｂ＋Ｃという値がフィードバック・レジスタＦＢ１とＦＢ２の両方に格納されることになる。これ以後は、走査線ｖ＝１の終端に至るまで、セレクタＳＥＬ２がフィードバック・レジスタＦＢ１を選択し続けるため、フィードバック・レジスタＦＢ１の格納値が、連続的に次々と積算されて、走査線ｖ＝１上の複数のピクセル位置ｈ＝０〜ｎの各々に対応した積算値Ｃ＋Ｂ＋ｈＡを次々と表して行くことになる。走査線ｖ＝１の終端に至ったときには、フィードバック・レジスタＦＢ１には、積算値Ｃ＋Ｂ＋ｎＡが格納されている。次の走査線ｖ＝２の始端において、再び、セレクタＳＥＬ１はレジスタＲ２に格納されている係数Ｂを選択し、セレクタＳＥＬ２はフィードバック・レジスタＦＢ２の格納値（この時点では、Ｃ＋Ｂになっている）を選択し、その格納値をインクリメントして、２つのフィードバック・レジスタＦＢ１及びＦＢ２の両方へフィードバックすることにより、それらフィードバック・レジスタＦＢ１及びＦＢ２の格納値をＣ＋２Ｂに更新する。これ以後は、フィードバック・レジスタＦＢ１の格納値は、走査線ｖ＝２に沿って、インクリメント値Ａずつ次々と積算されて行き、信号パルスＩＰ＿Ｈが次に送出されたときには、再びフィードバック・レジスタＦＢ２の格納値が係数Ｂでインクリメントされ、そのインクリメントによって得られた新たな値が、２つのフィードバック・レジスタＦＢ１とＦＢ２の両方に格納される。以上のプロセスが、連続して並んでいる複数本の走査線の各々に対して次々と反復して実行され、そのフレームが終了して次のフレームが開始することを表す次の信号パルスＩＰ＿Ｖが発生するまで続けられる。更に、そのようなプロセスの全体が、各フレームごとに反復して実行される。
【００２５】
以上の説明から明らかなように、ここでは、クロック信号ＨＦＣＫ＿ＳＹＳのパルスに同期して、各ピクセルごとに、そのピクセルに対応したランプ関数信号の信号値を算出することによって、ビルドアップ方式でランプ関数信号を発生させている。
【００２６】
以上の説明は、１つのフレームの全域が１つのランプ関数によって占められる場合のものである。しかしながら、常に１つのフレームの全域が１つのランプ関数によって占められるとは限らず、１つのランプ関数がフレームの一部領域だけを占める場合もある。
【００２７】
反転ランプ関数
以上に説明したランプ関数信号を発生させる方法は、その信号値Ｒを連続してインクリメントして行くことによって、即ち、係数Ａないし係数Ｂの値を次々と加算して行くことによって、信号を発生させるようにしたものであった。この方法とは逆の方法として、図５のランプ関数信号ジェネレータでは、ランプ関数信号の信号値Ｒを連続してデクリメントして行くことによって、反転ランプ関数を発生させるということも方法を採ることもできる。これは、正負逆転処理回路３を用いて行う。正負逆転処理回路３は、ＥＸＯＲ回路とレジスタＲＥＧ１とで構成されており、セレクタＳＥＬ１が、レジスタＲ１〜Ｒ３に格納されているインクリメント値のうちの１つを選択したならば、その選択されたインクリメント値の正負を逆転させるように働く。格納されているインクリメント値は、２の補数の形で表されている。２の補数の正負を逆転させるには、その数値を表している全てのビットを反転させて１を加えればよい。ＥＸＯＲ回路は、正負逆転処理制御ビットｎｅｇＣｔｒｌに応答して、選択されたインクリメント値の全てのビットを反転させる。正負逆転処理制御ビットｎｅｇＣｔｒｌは更に、レジスタＲＥＧ１にキャリー・ビットとして供給されており、それによって、レジスタＲＥＧ１の値に１が加算される。この方法を用いる場合には、図６のＡにランプ関数信号６０の１つの次元について示したように、先ず、上に説明した方法で正ランプ関数信号６０の信号値を発生させ、その信号値が所望の最大値に至ったならば、続いて図６のＢに示すように、そこから連続的にデクリメントして行き、このデクリメントは、正負を逆転させたインクリメント値を用いて行う。これ以外の点では、このランプ関数信号ジェネレータの動作は、上に説明した方法を採る場合と何ら変わるところはない。正負逆転処理制御ビットｎｅｇＣｔｒｌは、コントローラ２から供給される。係数Ａの値と係数Ｂの値のいずれか一方もしくは両方の正負を逆転させることによって、フレームの全域を占める反転ランプ関数を発生させることができる。
【００２８】
ランプ関数に対するリミット処理
オーバー・フロー及びアンダー・フローを防止するために、加算器１からフィードバック・レジスタＦＢ１及びＦＢ２までの経路中にリミッタ４を挿入してある。更に、このランプ関数信号ジェネレータの出力に、もう１つの別のリミッタ５を出力リミッタとして挿入してある。図７は、出力リミッタ５が出力をどのように制限するかを示した図であり、ランプ関数信号の信号値が正の限度値を超えたときには、図７のａに示したように、その値を正の限度値にすることもでき、或いは、図７のｂに示したように、その値を負の限度値にすることもできる。また、ランプ関数信号の信号値が負の最大値を超えたときには、図７のｃに示したように、その値を負の限度値にすることもでき、或いは、図７のｄに示したように、その値を正の限度値にすることもできる。リミッタ５は、コントローラ２によって制御されており、その制御によって、所望のリミット処理特性が選択される。
【００２９】
係数Ａ、Ｂ、及びＣの値を変化させることによる効果
インクリメント値Ａは、走査線方向におけるランプ関数の傾きを規定するものである。インクリメント値Ｂは、走査線方向に対して垂直なフレーム方向におけるランプ関数の傾きを規定するものである。ＡとＢの両方を個別の倍率で適当に変化させることによって、空間内でランプ関数を回転させるという効果を得ることができる。係数Ｃの値は、ライン方向及びフレーム方向に対して垂直な方向にランプ関数をオフセットさせる値である。このオフセット値Ｃを変化させることで、ランプ関数とクリップ平面との交線をシフトさせるという効果を得ることができる。即ち、オフセット値Ｃを変化させることによって、ランプ関数の位置をフレーム内で移動させることができる。
【００３０】
ソリッド関数信号ジェネレータ・システムの具体例
ランプ関数の結合
図８及び図９に示したのは、ソリッド関数信号ジェネレータ・システムの簡単なブロック図である。このソリッド関数信号ジェネレータ・システムは、複数のランプ関数信号ジェネレータ８０を含んでおり、それらランプ関数信号ジェネレータ８０の各々は、例えば図５〜図７を参照して先に説明したランプ関数信号ジェネレータと同様の構成のものである。図８及び図９のソリッド関数信号ジェネレータ・システムは、ランプ関数信号ジェネレータを２つしか含んでいない（更に、図８にはそれらのうちの１つしか図示していない）が、一般的に、ソリッド関数信号ジェネレータ・システムは更に多くのランプ関数信号ジェネレータを含む構成とすることができ、例えば８つのランプ関数信号ジェネレータを備えたものとしてもよい。コンバイナ８６は、ランプ関数どうしを結合するものである。コンバイナ８６において、どのような結合方式でランプ関数の結合がなされるかは、このコンバイナ８６へ供給されている制御信号によって決定される。
【００３１】
個々のランプ関数信号ジェネレータから送出されるランプ関数信号に対して、ブロック８１においてエッジ修飾処理を施すことができ、このエッジ修飾処理については、後に図１３〜図１７を参照して詳述する。ランプ関数信号に対しては更に、絶対値処理、正負逆転処理、オフセット処理、それにリミット処理を施すことができ、それら処理を施す処理部をブロック８２〜８５で示した。２つの絶対値ランプ関数を結合することによって「ボックス形ソリッド関数」を形成することができ、それについては、図１０、図１１、及び図１２を参照して説明する。ランプ関数の結合はコンバイナ８６において行われ、それについては後に図１１を参照して説明する。アジャスタ８９は、クリップ平面に対する相対的なソリッド関数のレベル及びスケールを調整するためのものである。ソリッド関数セレクタ８７は、コンバイナ８６から出力されるソリッド関数信号と、外部で生成されたソリッド関数信号との一方を選択するためのものである。
【００３２】
図８及び図９に示したソリッド関数信号ジェネレータ・システムは、説明のための具体例として提示したものである。図８及び図９のソリッド関数信号ジェネレータ・システムに利用されているランプ関数信号発生方法、エッジ修飾処理方法、及びソリッド関数修飾処理方法は、その他のソリッド関数ジェネレータ・システムにおいても利用可能なものであり、それについても後に説明する。
【００３３】
図８及び図９のソリッド関数信号ジェネレータ・システムは、コントローラ８０２によって制御されている。コントローラ８０２には、様々なワイプ・パターンを規定している夫々のアルゴリズムが格納されており、制御パネル８０３によってそれらアルゴリズムの選択がなされ、コントローラ８０２は、その選択されたアルゴリズムを実行する。
【００３４】
図１０のＡに示した単純ランプ関数は、そのダイナミック・レンジが、−Ｍから０を通って＋Ｍまでの範囲に規定されたランプ関数である。このランプ関数の信号値は、２の補数の形の数値（正負値）で表されている。絶対値関数による処理（８２）は、公知の方式に従って、このランプ関数の信号値のうち負数であるものを全て正数に変換し、それによって、図１０のＢに示したようなランプ関数を発生させるものである。図１０のＢのランプ関数は、その正負を逆転することもでき（８３）、それによって図１０のＣに示したような、負数で表されるランプ関数が得られる。絶対値ランプ関数の値に一定値を加算することによって、オフセット処理（上下移動処理）を施す（８４）ことができる。図１０のＤは、絶対値ランプ関数（図１０のＢ）の正負を逆転させたランプ関数（図１０のＣ）に更にオフセット処理を施したランプ関数を示したものである。同様にして、図１０Ｂのランプ関数にオフセット処理を施したランプ関数を生成することもできる。
【００３５】
一般的に、ランプ関数に対しては、絶対値処理、正負逆転処理、オフセット処理のうちの１つまたは幾つかの処理が施される。図１０のＥに示したのは、ソリッド関数の１つの具体例であり、これは「スクウェア形」ソリッド関数である。このスクウェア形ソリッド関数は、四角錐の形状であり、図１０のＤに示したランプ関数を２つ、互いに直交する方向にして組合せることによって形成したものである。
【００３６】
図１１は、コンバイナの好適な具体例を示した図である。２つのランプ関数信号Ａ及びＢの信号値（これら信号値には、処理回路８１〜８５によって処理が施されていることもある）が、第０入力〜第３入力の４つの入力を備えたセレクタ９６へ供給されている。第０入力へはランプ関数信号値Ａが入力しており、第１入力へはランプ関数信号値Ｂが入力している。第２入力へは、第１ランプ関数結合回路（９７、９８）から出力される２つのランプ関数信号値Ａ及びＢの第１結合が入力している。第３入力へは、第２ランプ関数結合回路９９から出力されるランプ関数信号値Ａ及びＢの第２結合が入力している。第０入力〜第３入力のうちの１つが、２ビットの選択信号ＳＥＬによって選択されて、セレクタ９６の出力として送出される。セレクタ９６の出力は更に別のセレクタ１００を介して、このコンバイナ９３の出力部に接続されている。セレクタ１００は、０選択信号に応答して、セレクタ９６の出力と「０」との一方を選択するものである。２ビットの選択信号ＳＥＬが「０」または「１」を表しているときには、夫々、ランプ関数信号値ＡまたはＢが、入力してきたそのままの形で、セレクタ９６を通過して出力される。従って、そのような場合には、このコンバイナ９３は、スイッチ要素ないし信号ルータとして機能することになる。
【００３７】
第１ランプ関数結合回路（９７、９８）は、加算器９７と、１／２回路９８とで構成されている。１／２回路９８は制御入力を有し、この制御入力へ１／２制御信号が入力している。１／２制御信号は、１／２回路９８を選択的に動作させる。従ってセレクタ９６の第２入力へは、１／２制御信号に応じて、（Ａ＋Ｂ）が入力する場合と、（Ａ＋Ｂ）／２が入力する場合とがある。
【００３８】
一方、第２ランプ関数結合回路９９は、非加算式ミキサ（Ｎｏｎ−Ａｄｄｉｔｉｖｅ  Ｍｉｘｅｒ：ＮＡＭ）で構成されており、図１１にこのＮＡＭの具体例を示した。図１１のＮＡＭは、第１セレクタＳＥＬ１、第２セレクタＳＥＬ２、第３セレクタＳＥＬ３、及び比較器１０４で構成されている。比較器１０４は、一方のランプ関数の現在信号値Ａと他方のランプ関数の現在信号値Ｂとを比較する。そして、Ａ＞Ｂであれば、比較器１０４は論理値「０」を出力し、そうでなければ論理値「１」を出力する。第１セレクタＳＥＬ１及び第２セレクタＳＥＬ２は、比較器１０４の出力に応じて、第０入力への入力値と第１入力への入力値とのいずれか一方を出力として送出する。第３セレクタＳＥＬ３は、信号ＰＯＳ／ＮＥＧの値に応じて、第１セレクタＳＥＬ１の出力と第２セレクタＳＥＬ２の出力とのいずれか一方を選択する。このＮＡＭの全体としての真理表は次のようになる。
【００３９】
ランプ関数信号値の比較結果 ＰＯＳ／ＮＥＧ ＮＡＭの出力
Ａ＞Ｂ                          ＰＯＳ                Ａ
Ｂ＞Ａ                          ＰＯＳ                Ｂ
Ａ＞Ｂ                          ＮＥＧ                Ｂ
Ｂ＞Ａ                          ＮＥＧ                Ａ
【００４０】
信号ＰＯＳ／ＮＥＧの値がＰＯＳを表示しているときには、このＮＡＭは、常に、即ち、どの走査線上のどのピクセル位置にある場合でも、信号値ＡとＢのうち大きい方の値を出力する。一方、信号ＰＯＳ／ＮＥＧの値がＮＥＧを表示しているときには、このＮＡＭは、信号値ＡとＢのうち小さい方の値を出力する。
【００４１】
以上を総合すると、コンバイナ９３は、５通りの出力のうちの１つを選択的に出力するものであり、それら５通りの出力とは、ランプ関数Ａの信号値、ランプ関数Ｂの信号値、それらランプ関数信号値の加算的結合、それらランプ関数信号値の非加算的混合、それに「０」である。
【００４２】
ボックス形ソリッド関数
「ボックス形ソリッド関数」は、よく知られたソリッド関数である。ボックス形ソリッド関数を生成するためには、図１０、図１１、及び図１２において、互いに方向が直交している２つのランプ関数に夫々に絶対値処理を施した上で、それらを負ＮＡＭ関数を用いて結合すればよい。また、正ＮＡＭ関数を用いれば、これとは別の形態のボックス形ソリッド関数を生成することができる。加算関数を用いれば、更に別の形態のソリッド関数を生成することができる。
【００４３】
エッジ修飾処理
図１６のＢに、エッジ修飾信号の１つの具体例を示した。このエッジ修飾信号は、走査線方向（走査線の延在方向）に正弦波状に変化しており、フレームの全ての走査線においてその変化の仕方が揃っている。図１６のＣに示したエッジ修飾信号は、フレーム方向（走査線の延在方向に直交する方向）に正弦波状に変化しており、走査線方向にはその変化の仕方が揃っている。図１７のＤに示したエッジ修飾信号は、走査線方向に正弦波状に変化していると共に、隣り合った走査線どうしで相対的に位相がシフトしている。そのため、正弦波の集合によって波面ＷＦが形成されており、この波面の方向は、走査線方向に対して角度θで傾いている。図１７のＥは、ソリッド関数の１つの具体例を示したものである。この具体例のソリッド関数は、ただ１つの単純ランプ関数から成り、フレームの全域に亘って存在する図１６のＣに示した形態の正弦波状のエッジ修飾信号と結合することで、その単純ランプ関数の全体が修飾されており、その結果、クリップ平面ＣＰとの交線に、エッジ修飾効果が発生している。
【００４４】
このエッジ修飾機能は、図１３に示したランプ関数信号ジェネレータによって実現されており、即ち、図１３のランプ関数信号ジェネレータからランプ関数信号出力を送出させ、その出力に対して、図１４の回路によって変換を施すことにより、所望のエッジ修飾波形を得るようにしている。説明を容易にするために、ここでは先ず、図１３及び図１４を参照して、図１６のＡに示した形態の正弦波状のエッジ修飾信号を生成する方法について説明する。
【００４５】
図１３に示したランプ関数信号ジェネレータは、出力レジスタＲＥＧを含んでおり、この出力レジスタＲＥＧは、クロック信号ＨＦＣＫ＿ＳＹＳによってピクセル・レートでクロックされている。レジスタＲＥＧの出力は、加算器１２１の一方の入力へ供給されている。加算器１２１の他方の入力には、セレクタＳＥＬ１を介して、係数Ｌの値を格納している係数レジスタ１２２と、係数Ｍの値を格納している係数レジスタ１２３とが結合されている。加算器１２１の出力は、セレクタＳＥＬ３を介してレジスタＲＥＧに結合されている。ここで、２つのセレクタＳＥＬ１及びＳＥＬ３の機能を無視して考えれば、レジスタＲＥＧと加算器１２１とで、選択された係数をレジスタＲＥＧの内容に連続的に加算して行く積算器が形成されているといえる。レジスタＲＥＧは、その積算動作がリセットされることなく循環するようにしてあり、即ち、このレジスタＲＥＧの格納値が増大して、このレジスタの最大値である全てのビットが「１」の状態へ至ったならば、このレジスタＲＥＧの最小値である全てのビットが「０」の状態を通過してそこから更に積算が続行されるようにしてある。そのためレジスタＲＥＧは、数値を次々と出力する動作を反復して実行する。
【００４６】
セレクタＳＥＬ３は、出力レジスタＲＥＧに、セレクタＳＥＬ２が選択した値をプリロードするために備えられており、セレクタＳＥＬ２は、レジスタ１２４に格納されている値Ｎと、フィードバック・レジスタ１２５に格納されている値との、いずれか一方を選択する。出力レジスタＲＥＧの格納値は、計数Ｌと係数Ｍのうち、セレクタＳＥＬ１が選択した方の係数の値をもって、インクリメントされる。
【００４７】
以上に説明したランプ関数信号ジェネレータの動作は以下に説明するとおりであり、その動作を行うことにより、次の式に従ってランプ関数信号の信号値を発生させる。
Ｒ＝Ｌｈ＋Ｍｖ＋Ｎ
この式において、ｈは走査線上のピクセル位置であり、ｖは走査線番号である。これらｈ及びｖは順番を表す数であり、ｈ＝０〜ｎ、ｖ＝０〜ｍである。
【００４８】
走査線ｖ＝０上のピクセル位置ｈ＝０では、セレクタＳＥＬ２及びＳＥＬ３によって、係数レジスタ１２４に格納されている係数Ｎの値が選択されて、それが出力レジスタＲＥＧにプリロードされる。そのため、出力レジスタＲＥＧは係数Ｎの値を出力し、この出力された値は加算器１２１へフィードバックされると共に、このときイネーブルされているフィードバック・レジスタ１２５へもフィードバックされて、このフィードバック・レジスタ１２５に格納される。ピクセル位置ｈ＝１では、セレクタＳＥＬ１が、係数レジスタ１２２に格納されている係数Ｌの値を選択し、出力レジスタＲＥＧに格納されていた値Ｎが、この値Ｌでインクリメントされ、それによって出力レジスタＲＥＧの格納値はＮ＋Ｌになる。この値Ｎ＋Ｌは、加算器１２１へはフィードバックされるが、フィードバック・レジスタ１２５にはフィードバックされず、それは、このときフィードバック・レジスタ１２５はディスエーブルされているからである。これ以後は、同様にして、出力レジスタＲＥＧと加算器１２１とによって積算が反復され、従ってその積算値はＮ＋ｈＬで表される。この積算値Ｎ＋ｈＬが出力レジスタＲＥＧの最大値に達したならば、出力レジスタＲＥＧがロール・オーバーするため、その格納値は「０」を通過して、そこから再び最大値へ向かってｈＬが積算されて行く。この積算は、走査線ｖ＝０の終端に至るまで続けられる。また、このｈＬを積算する動作の反復周期は係数Ｌの値によって決まる。積算の開始時の位相は係数Ｎの値によって決まる。
【００４９】
走査線ｖ＝０の終端に至ったならば、再びセレクタＳＥＬ２及びＳＥＬ３が係数Ｎを選択し、その係数Ｎの値が出力レジスタＲＥＧにプリロードされ、更にそれが加算器１２１へフィードバックされる。また、必要に応じて、セレクタＳＥＬ１が係数Ｍを選択し、その係数Ｍの値が加算器１２１において係数Ｎの値に加算されたものが出力レジスタＲＥＧに格納され、それが出力されて加算器１２１へフィードバックされると共に、このときイネーブルされているフィードバック・レジスタ１２５へもフィードバックされ、それによってフィードバック・レジスタ１２５に値Ｎ＋Ｍが格納される。これ以後、セレクタＳＥＬ１は、再び係数Ｌを選択するようになり、積算が反復され、その積算値はＮ＋Ｍ＋ｈＬで表される。走査線ｖ＝１上で積算を行っているうちに、この積算値Ｎ＋Ｍ＋ｈＬが出力レジスタＲＥＧの最大値に達したならば、出力レジスタＲＥＧがロール・オーバーし、その格納値が「０」を通過して、再び最大値へ向かってｈＬの積算が続行され、これは先に説明した走査線ｖ＝０上における積算と同様にして行われる。走査線ｖ＝１の終端に至ったならば、セレクタＳＥＬ２が、このときイネーブルされているフィードバック・レジスタ１２５から値Ｎ＋Ｍを選択し、この値Ｎ＋ＭがセレクタＳＥＬ３によって出力レジスタＲＥＧにプリロードされる。この値Ｎ＋Ｍは、レジスタＲＥＧから出力されて、加算器１２１へフィードバックされる。続いて、セレクタＳＥＬ１が、レジスタ１２３に格納されている計数Ｍの値を選択するため、加算器１２１から値Ｎ＋２Ｍが出力される。この値Ｎ＋２Ｍが出力レジスタＲＥＧに格納され、そしてそこから出力されて、加算器１２１へフィードバックされると共に、このときイネーブルされているフィードバック・レジスタ１２５へもフィードバックされ、このフィードバック・レジスタ１２５に格納される。これ以後、先に説明した走査線ｖ＝０や、走査線ｖ＝１の場合と同様に、積算が反復され、その積算値はＮ＋２Ｍ＋ｈＬで表される。以上のプロセスが、連続して並んでいる走査線の各々において反復され、その際に、次の走査線へ移行するたびに、出力レジスタＲＥＧにプリロードされる値が係数Ｍの値ずつインクリメントされる。この係数Ｍによるインクリメントが行われることによって、各走査線ごとに、その積算の位相が係数Ｍの値に応じた大きさずつシフトするという効果が発生する。
【００５０】
こうして出力レジスタＲＥＧから出力されるランプ関数信号の信号値Ｒに基づいて、図１４のＲＯＭ１３０に格納してあるルックアップ・テーブルにアドレスし、それによって、正弦波状の修飾信号を発生させている。ＲＯＭ１３０には、正弦波の１周期分の値を全て格納しておくようにしてもよいが、図示例では、正弦波のうちの１つの四半象限に相当する部分の値だけを格納することによって、格納データ量を低減させている。また図示例では、ランプ関数信号の信号値Ｒを１１ビットの２の補数の形で表しており、その１１ビットのうちの下位９ビットを、ＲＯＭ１３０にアドレスするためのビットに割り当てている。１１ビットのうちの上位２ビットは、どの四半象限の値を発生させるかを指定するために使用している。図１６のＡに、正弦関数の４つの四半象限を、象限ａ〜象限ｄで表した。上位２ビットが「００」であれば、象限ａにおける値が選択されるようにしている。上位２ビットが「０１」であれば、象限ｂにおける値が発生されるようにしてあり、この場合には、下位９ビットをアドレス反転処理部１３３で反転させたものをアドレスとして使用する。また、上位２ビットが「１０」であれば、象限ｃにおける値が発生されるようにしてあり、この場合には、正負逆転処理部１３４において、正弦関数データの値に正負逆転処理を施すようにしている。また、上位２ビットが「１１」であれば、象限ｄにおける値が発生されるようにしてあり、この場合には、アドレスの反転と正弦関数データの正負逆転との両方を行うようにしている。
【００５１】
再び説明を図１４に戻して、ランプ関数信号の１１ビットの信号値Ｒのうちの上位２ビットは、どの四半象限の部分の値を発生させるかを指定するために、ロジック１３２へ供給されている。この２ビットを受取ったロジック１３２は、正負逆転イネーブル信号Ｓと、１ビットのアドレス反転イネーブル信号Ｉと、２ビットの切換制御信号とを送出する。２ビットの切換制御信号は、どの四半象限が指定されたかに応じてセレクタ１３６を制御するための信号である。ランプ関数信号の信号値Ｒのうちの下位９ビットは、アドレス反転処理部１３３を介してＲＯＭ１３０へ供給されている。アドレス反転処理部１３３は、ロジック１３２から受取る反転イネーブル信号Ｉに従って、そのアドレスを反転した上で、或いは反転しないままで、ＲＯＭ１３０へ供給する。アドレス反転処理部１３３から供給されるアドレスによって、ＲＯＭ１３０がアドレスされ、その四半象限の所望の位置に相当する値を表すデータが出力される。ＲＯＭ１３０から出力されたデータは正負逆転処理部１３４へ供給され、この正負逆転処理部１３４は、ロジック１３２から受取る正負逆転イネーブル信号Ｓに従って、そのデータの正負を逆転させるか、或いは逆転しないままで通過させる。正負逆転処理部１３４の後段にはゲイン調整部１３５が接続されており、このゲイン調整部１３５は修飾信号の振幅を制御する。続いてその修飾信号が、ソリッド関数信号の信号値に加算され、これは例えば、図８のランプ関数ジェネレータ８０で生成されたソリッド関数信号に、加算器８１において修飾信号を加算することによって行われる。
【００５２】
図１６のＢは、正弦波状の修飾信号の１つの具体例を示したものである。この具体例は、Ｎ＝０、Ｍ＝０の場合に発生される修飾信号である。この修飾信号の周波数は係数Ｌの値によって決まる。正弦波状の変化が走査線方向に反復して発生しており、各走査線の始点に対するその走査線上の正弦波状変化の位相シフト量は係数Ｎの値によって決まり、先行走査線上の正弦波状変化に対する後続走査線上の正弦波変化の位相シフト量は係数Ｍの値によって決まる。図１６のＣに示したのは、Ｎ＝０、Ｌ＝０の場合の具体例であり、修飾信号が正弦波状に変化している方向はフレーム方向である。図１７のＤに示したのは、Ｎ＝０であって、Ｌ及びＭの値は０でない場合の具体例であり、修飾信号が正弦波状に変化している方向は、Ｌ及びＭの値によって決まる斜めの方向となっている。この具体例では、Ｍの値が０でないため、先行走査線と後続走査線との間の位相シフト量が累積しているのである。
【００５３】
図１６のＣの修飾信号を、ソリッド関数信号に加算することによって、例えば図１７のＥに示したような信号が得られ、この図に示した具体例では、ソリッド関数はただ１つの単純ランプ関数で構成されている。こうして修飾処理が施された単純ランプ関数とクリップ平面とが交線ＣＬにおいて交わっており、この交線ＣＬは、修飾信号のクリップ平面上への投影となっている。修飾処理は、１つのエッジにだけ施されるものである。１つのソリッド関数の複数のエッジに対して修飾処理を施したい場合には、そのソリッド関数を構成している複数のランプ関数の各々に個別にエッジ修飾処理を施した後に、それらランプ関数を結合してソリッド関数を構成する必要がある。
【００５４】
図１４及び図１５に示したように、正弦関数以外の様々な形状のエッジ修飾パターンを発生させることも可能である。図１５のｅ〜ｈは、三角波状の修飾信号を発生させる場合を示したものであり、この修飾信号は、ランプ関数信号の信号値Ｒに、反転処理、及び／または、正負逆転処理を施すだけで発生させることができ、その他の処理は一切不要である。また、図１５のｉ〜ｌは、矩形波状の修飾信号を発生させる場合を示したものであり、この修飾信号は、ランプ関数信号の信号値Ｒの上位２ビットに対して、選択的に正負逆転処理、及び／または、反転処理を施すことによって発生させることができる。
【００５５】
ここで再び図１４を参照して、正弦波状ではないそれら修飾パターンが、ロジック１３２の制御によって、どのように発生するかについて説明する。ロジック１３２は、象限選択信号をデコードして、１０進数の「０」〜「１５」に相当する数値を表す４ビットの２進数を生成し、この２進数によって、図１５に示したような、正負逆転処理と反転処理の組合せ方と、パターン種別とを選択する。この４ビットの２進数のうちのパターン選択信号の部分が、セレクタ１３６へ供給される。セレクタ１３６へは、ＲＯＭ１３０から正弦波データが入力している他に、ランプ関数信号の信号値がそのままの形でこのセレクタ１３６の入力１３７へ入力しており、更に、ランプ関数信号の信号値の上位２ビットに基づいてロジック１３８が生成する矩形波パターンも入力している。これに加えて、図１４に示したエッジ修飾部の具体例では、セレクタ１３６の入力１３９へ疑似乱数も入力している。セレクタ１３６は、パターン選択信号に従って、それら入力のうちの１つを選択する。セレクタ１３６を制御して、その入力１３９を選択させた場合には、エッジがランダムな「ノイズ」によって修飾されるという効果が得られる。ロジック１３２は、４×４ビットのルックアップ・テーブルとして機能する１６ビットのレジスタで構成することができる。そのレジスタに格納する１６ビットの入力値を書換えることによって、様々なエッジ修飾パターンを設定することができる。
【００５６】
ソリッド関数修飾処理
図１８に、ソリッド関数修飾処理の具体例を、簡単な図で示した。図示の具体例は、ボックス形ソリッド関数１６１（これは、既述の如く、絶対値処理を施した２つのランプ関数を結合して構成したものである）に、互いに直交する２つの正弦波形１６２、１６３を加算的結合して形成した複合波形を結合したものである。このようにソリッド関数修飾処理を施したソリッド関数では、クリップ平面との交線が、図中に１６４で示したような概略形状を呈するものとなる。
【００５７】
ソリッド関数修飾処理がエッジ修飾処理と異なる点は、ソリッド関数修飾処理は、複数のランプ関数を結合してソリッド関数を構成した後に実行する処理であること、及び／または、２つの修飾波形を結合して形成した複合修飾波形を用いて実行する処理であることにある。
【００５８】
従ってソリッド関数修飾処理は、（１つのエッジだけではなく）ソリッド関数の全体に対して、修飾波形を用いて修飾を施すものであり、ここで使用する修飾波形は、２種類の波形を結合して形成したものとすることが特に好ましい。
【００５９】
図１９の具体例では、ソリッド関数修飾信号を生成するために、図１４及び図１５を参照して説明した波形ジェネレータを２つ（参照符号１７０及び１７１で示した）使用し、それら波形ジェネレータにおいて夫々に生成した２つの波形を結合している。それら２つの波形の結合は、図１１及び図１２を参照して説明したコンバイナ（参照符号１７２で示した）において行われる。尚、結合する２つの波形は、図１４の波形ジェネレータで生成可能な様々な種類の波形のうちの任意のものとすることができる。例えば、正弦波と矩形波とを結合することも可能である。また、同じ種類の波形であっても、係数Ｌ、Ｍ、及びＮの値を異ならせることによって、その形状を異なったものにすることができる。更に、コンバイナ１７２は、加算的結合を行う機能と、非加算的結合を行う機能との両方を備えている。そのため、非常に多くの、異なった形状の修飾信号を生成することが可能となっている。
【００６０】
尚、図１９の具体例では、２つの波形を結合するようにしているが、３つ以上の波形を結合するようにしてもよい。また、ソリッド関数修飾処理部を、エッジ修飾処理部と共に装備するようにしてもよく、或いは、エッジ修飾処理部の代わりにソリッド関数修飾処理部を装備するようにしてもよい。また、ソリッド関数修飾処理は、エッジ修飾処理を施していないソリッド関数に施してもよく、エッジ修飾処理を施したソリッド関数に施してもよい。
【００６１】
ペアリング
図２０のＡ〜Ｃに具体例として示した２つのソリッド関数は、その各々が、図２０のＡに示したように、ただ１つの単純ランプ関数から成るものであり、その単純ランプ関数に「縞模様」が形成されている。図中において、ハッチングを施して示した縞部分は、一方のビデオ・ソースＹの画像が表示される部分を表しており、ハッチングを施していない縞と縞の間の空白部分は、他方のビデオ・ソースＸの画像が表示される部分を表している。そして、これら２つのソリッド関数によって、ビデオ・ソースＸの画像がビデオ・ソースＹの画像に置き換えられて行く。図２０のＢに示したように、一方のソリッド関数の縞部分と他方のソリッド関数の縞部分とは相補的な位置関係にある。このような２つの縞模様形ソリッド関数を「ペア・ソリッド関数」という。これら２つのソリッド関数は、図２０のＣに示したように融合させて行くことができ、即ち、クリップ平面の高さを下げるにつれて、相補的な位置関係にある双方の縞部分どうしが互いに融合して行く。尚、図２０に示した、各々がただ１つの単純ランプ関数から成るソリッド関数は、あくまでも具体例として提示したものであり、複数の縞模様形ランプ関数を結合して、より複雑なソリッド関数を構成することも可能である。
【００６２】
図２０Ａに示したように、先ず一対のランプ関数を生成する。この図２０のＡに示した具体例では、各々のランプ関数が、他方のランプ関数を反転させたものに相当しているが、ただし一般的には、２つのランプ関数の間に特定の関係が存在する必要はない。続いて、図２０のＢの左側に示した縞部分選択波形に基づいて、一方のランプ関数において複数本の縞部分を選択すると共に、他方のランプ関数においてそれら縞部分の中間に相当する部分に複数本の縞部分を選択する。図２０の具体例では、縞模様の延在方向を、画面の水平方向に取っている。ただし縞模様の延在方向は、図２１に示したように、画面の垂直方向と水平方向のどちらに取ることも可能である。
【００６３】
図２２は、ペア・ランプ関数を発生させる回路のブロック図を示したものである。この回路は、第１ランプ関数発生ユニットと第２ランプ関数発生ユニットとを含んでいる。第１ランプ関数発生ユニットは、第１ランプ関数信号ジェネレータ２０１と第２ランプ関数信号ジェネレータ２０２とを含んでいる。同様に、第２ランプ関数発生ユニットも、第１ランプ関数信号ジェネレータ２０３と第２ランプ関数信号ジェネレータ２０４とを含んでいる。ランプ関数信号ジェネレータ２０１〜２０４の各々は、例えば、図５を参照して説明したランプ関数信号ジェネレータと同様のものである。また、第１ランプ関数発生ユニットと第２ランプ関数発生ユニットとは同一構成であるため、ここでは、第１ランプ関数発生ユニットについてだけ詳細に説明する。第１ランプ関数発生ユニットは、セレクタ２０５を含んでおり、このセレクタ２０５は、縞部分選択波形によって制御され、第１ランプ関数信号ジェネレータ２０１の出力と第２ランプ関数信号ジェネレータ２０２の出力とを交互に選択する。これらランプ関数信号ジェネレータ２０１及び２０２が夫々に発生させる２つのランプ関数は、例えば、図２０のＡに示したように、一方のランプ関数が他方のランプ関数の反転に相当するものであることもあるが、一般的には、これらランプ関数信号ジェネレータが夫々に発生させる２つのランプ関数は、互いに独立したものであって構わない。しかしながら、それら２つのランプ関数の間には何らかの関係が存在するのが普通であり、上の例のように、一方のランプ関数が他方のランプ関数の反転即ち鏡映像であるようにすることが多い。ただし一般的には、それらランプ関数どうしの間に特定の関係が存在する必要はない。ランプ関数信号ジェネレータ２０１及び２０２において発生されるそれらランプ関数は、係数Ａ、Ｂ、及びＣの値によって規定される関数であり、それら係数の値は、コントローラ２０７によって制御されている状態機械／デコーダ２０６から、ランプ関数ジェネレータ２０１及び２０２へ供給されるようにしてある。尚、発生したランプ関数信号に、リミッタ２０８によってリミット処理を施すようにしてもよい。
【００６４】
縞部分選択信号は、コントローラ２０７の一部である図２３に示した信号発生部２１０から送出される。信号発生部２１０は矩形波を発生させるものであり、この矩形波によって縞部分の幅が決定され、また、フレーム内における個々の縞部分の位置が決定される。この矩形波を利用して、画面の水平方向の縞模様（横縞）の縞部分を選択することもでき、また、垂直方向の縞模様（縦縞）の縞部分を選択することもできるが、ここでは説明の理解を容易にするために、先ず、垂直方向の縞模様の縞部分を選択する場合について説明する。この場合には、矩形波を発生させるために、カウンタ２１１に、ピクセル・レートで送出されているクロック信号ＨＦＣＫ＿ＳＹＳのパルスをカウントさせる。このカウンタ２１１の出力カウント値は、比較器２１２において、コントローラ２０７によって設定された基準幅を表すカウント値と比較されている。それらカウント値が等しくなったならば、カウンタ２１１がリセットされて、そのカウント値が「０」に戻される。このカウンタ２１１のリセットが行われるたびに、双安定フリップフロップ（トグル・レジスタ）２１３の状態が「０」と「１」の間で入れ換わるようにしてあり、これによって上述の矩形波が発生される。更に、カウンタ２１１にロード・イネーブル・パルスｌｏａｄＥｎを供給することによって、このカウンタ２１１にカウント値ＰＡＩＲ＿ＰＨＡＳＥがプリロードされるようにしてあり、このプリロードによって、カウンタ２１１のカウント値の、初期位相を設定することができる。従って、そのプリロードによって、最初の縞部分の前縁の、各走査線の始点に対する相対的な位置を設定することができる。また、ロード・イネーブル・パルスｌｏａｄＥｎが送出されたならば双安定フリップフロップ２１３の状態がリセットされるようにしてあり、それによって、各走査線の始点において矩形波の正負方向が正しく設定されるようにしてある。また、ＥＸＯＲゲート２１４において、矩形波とＰＡＩＲ＿ＳＥＮＳＥ信号とを結合することにより、矩形波の正負方向を逆転できるようにしてある。
【００６５】
一方、画面の水平方向に延在する縞模様を作り出す場合には、カウンタ２１１に、走査線の始点を表示する信号パルスＩＰ＿Ｈをカウントさせるようにする。その他の点では、上で説明した画面の垂直方向に延在する縞模様を作り出す場合と同様の動作が行われる。尚、縞部分の始点の位相の設定は、カウント値ＰＡＩＲ＿ＰＨＡＳＥのプリロードによって行う。このプリロードを利用することで、例えば６２５／５０と、５２５／６０のように、異なった映像信号方式の間で、縞部分の中心を揃えることができる。
【００６６】
ここでは、複数のランプ関数発生ユニットを装備して、それらの全てに同一の縞部選択信号を供給しており、そして、それらランプ関数発生ユニットの夫々が発生させる第１ランプ関数どうしを結合することで第１複合ソリッド関数を構成し、また、それらランプ関数発生ユニットの夫々が発生させる第２ランプ関数どうしを結合することで第２複合ソリッド関数を構成するようにしている。ランプ関数どうしを結合するには、例えば、図１０、図１１、及び図１２に示したランプ関数コンバイナ２０９と同様の構成のランプ関数コンバイナを使用すればよい。こうすることによって、１つのランプ関数コンバイナが第１ランプ関数どうしを結合して構成したソリッド関数と、別のランプ関数コンバイナが第２ランプ関数どうしを結合して構成したソリッド関数とが、ペア・ソリッド関数になるようにしているのである。
【図面の簡単な説明】
【図１】ワイプのよる画面切換処理を説明するための図である。
【図２】ソリッド関数をキーイング信号と共に示した図である。
【図３】公知のワイプ・ジェネレータのブロック回路図である。
【図４】ソリッド関数をクリップ平面と共に示した模式図である。
【図５】具体例のランプ関数信号ジェネレータのブロック回路図である。
【図６】ランプ係数の正負逆転処理を説明するための図である。
【図７】ランプ関数信号に対するリミット処理の具体例を説明するための図である。
【図８】ソリッド関数信号ジェネレータ・システムの具体例のブロック回路図（その１）である。
【図９】ソリッド関数信号ジェネレータ・システムの具体例のブロック回路図（その２）である。
【図１０】Ａ〜Ｅは、絶対値処理、正負逆転処理、上下移動処理、及び結合処理を説明するための図である。
【図１１】ランプ関数コンバイナのブロック回路図である。
【図１２】図１１のランプ関数コンバイナの非加算的ミキサのブロック回路図である。
【図１３】エッジ修飾処理部に用いる別のランプ関数信号ジェネレータのブロック回路図である。
【図１４】エッジ修飾処理部のブロック回路図である。
【図１５】エッジ修飾パターンを示した模式図である。
【図１６】Ａ〜Ｃは、エッジ修飾処理部の動作を説明するための図である。
【図１７】Ｄ及びＥは、エッジ修飾処理部の動作を説明するための図である。
【図１８】ソリッド関数修飾処理の具体例を示した簡単な図である。
【図１９】ソリッド関数修飾処理波形を生成するための回路のブロック回路図である。
【図２０】Ａ〜Ｃは、ペアリングを説明するための模式図である。
【図２１】画面の垂直方向に延在する縞模様と水平方向に延在する縞模様とを示した図である。
【図２２】ペアリング・ジェネレータのブロック回路図である。
【図２３】図２２のペアリング・ジェネレータの制御信号発生部のブロック回路図である。
【符号の説明】
１‥‥加算器、  ２‥‥コントローラ、  ３‥‥正負逆転処理回路、  ４‥‥リミッタ、  ５‥‥リミッタ、  ６‥‥コンピュータ、  ２０１‥‥第１ランプ関数信号ジェネレータ、  ２０２‥‥第２ランプ関数信号ジェネレータ、  ２０３‥‥第１ランプ関数信号ジェネレータ、  ２０４‥‥第２ランプ関数信号ジェネレータ、  ２０５‥‥セレクタ、２０６‥‥状態機械／デコーダ、  ２０７‥‥コントローラ、  ２０８‥‥リミッタ、  ２０９‥‥コンバイナ、  ＦＢ１、ＦＢ２‥‥フィードバック・レジスタ、  Ｒ１、Ｒ２、Ｒ３‥‥係数レジスタ、ＲＥＧ１、ＲＥＧ２‥‥レジスタ、  ＳＥＬ１、ＳＥＬ２‥‥セレクタ
【図１】
0004315570.tif 000002
【図２】
0004315570.tif 000003
【図３】
0004315570.tif 000004
【図４】
0004315570.tif 000005
【図５】
0004315570.tif 000006
【図６】
0004315570.tif 000007
【図７】
0004315570.tif 000008
【図８】
0004315570.tif 000009
【図９】
0004315570.tif 000010
【図１０】
0004315570.tif 000011
【図１１】
0004315570.tif 000012
【図１２】
0004315570.tif 000013
【図１３】
0004315570.tif 000014
【図１４】
0004315570.tif 000015
【図１５】
0004315570.tif 000016
【図１６】
0004315570.tif 000017
【図１７】
0004315570.tif 000018
【図１８】
0004315570.tif 000019
【図１９】
0004315570.tif 000020
【図２０】
0004315570.tif 000021
【図２１】
0004315570.tif 000022
【図２２】
0004315570.tif 000023
【図２３】
0004315570.tif 000024