(57)【特許請求の範囲】
【請求項１】
差動回路を構成する第１及び第２トランジスタに印加される入力電圧の差に応じた電流を前記第１及び第２トランジスタ間を接続する第１抵抗に流し、前記第１抵抗に流れる電流と略同一の電流を電流出力端子から出力する電圧・電流変換回路において、
一端を前記電流出力端子に接続された第２抵抗と、
前記第２抵抗による降下電圧と基準電圧との差電圧を出力する演算増幅器と、
前記演算増幅器の出力端子にカソードを接続され、アノードを第１定電流源を介して電源に接続された第１ダイオードと、
前記演算増幅器の出力端子にアノードを接続され、カソードを第２定電流源を介して接地された第２ダイオードと、
前記第１ダイオードのアノードにベースを接続され前記第２抵抗の他端にエミッタを接続された第３トランジスタと、
前記第２のダイオードのカソードにベースを接続され前記第２抵抗の他端にエミッタを接続された第４トランジスタと、
前記第４トランジスタのコレクタ、及び、第５及び第６トランジスタの構成するカレントミラー回路を介して前記第３トランジスタのコレクタにコレクタを接続され、前記第３及び第４トランジスタのコレクタ電流の加算値がコレクタ電流となる第７トランジスタと、
前記第７トランジスタと共にカレントミラー回路を構成し前記第１及び第２トランジスタそれぞれに動作電流を供給する第８及び第９トランジスタを有し、
前記入力電圧の差に応じた出力電流に基づいて、前記出力電流の絶対値が大なるほど前記第８及び第９トランジスタから前記第１及び第２トランジスタそれぞれに供給する動作電流を大きくするように可変することを特徴とする電圧・電流変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧・電流変換回路に関し、特に、差動回路を構成する一対のトランジスタに印加される入力電圧の差に応じた電流を出力する電圧・電流変換回路に関する。
【０００２】
【従来の技術】
従来より、周波数可変ローパスフィルタや電子ボリューム等に適用される電圧・電流変換回路として図３に示す回路が知られている。図３において、一対の入力端子１０，１１に入力電圧Ｖｉｎ１，Ｖｉｎ２が印加される。入力端子１０，１１それぞれは差動回路を構成するｎｐｎトランジスタＱ１，Ｑ２のベースに接続されている。トランジスタＱ１，Ｑ２のコレクタはｐｎｐトランジスタＱ３，Ｑ４のコレクタに接続されている。トランジスタＱ３，Ｑ４はベースを共通接続されると共にトランジスタＱ３のコレクタに接続され、それぞれのエミッタを電源Ｖｃｃに接続され、カレントミラー回路を構成している。
【０００３】
トランジスタＱ４のコレクタには電流Ｉｏｕｔを出力する出力端子１４が接続されている。トランジスタＱ１，Ｑ２のエミッタは抵抗Ｒｇの両端に接続されると共に、定電流Ｉ，Ｉ’（Ｉ’≒Ｉ）を流す定電流源１２，１３に接続されている。
ここで、入力端子１０，１１間に入力電圧差ｄＶ（＝Ｖｉｎ１−Ｖｉｎ２）が印加されると、抵抗Ｒｇに電圧ｄＶに応じた電流Ｉｇ（＝ｄＶ／Ｒｇ）が流れ、この電流Ｉｇに基づき出力電流Ｉｏｕｔが流れる。
【０００４】
【発明が解決しようとする課題】
上記の従来回路では、定電流源１２，１３の流すトランジスタＱ１，Ｑ２の動作電流である定電流Ｉ，Ｉ’の誤差により、常時、抵抗Ｒｇに誤差電流ｄＩ（＝Ｉ−Ｉ’）が流れ、出力電流Ｉｏｕｔにオフセットが生じる。この誤差電流ｄＩは、定電流Ｉ，Ｉ’それぞれの電流値に比例して大きくなる。従って、定電流Ｉ，Ｉ’それぞれの電流値を小さくすれば誤差電流ｄＩは小さくなる。
【０００５】
しかし、入力端子１０，１１間の入力電圧差ｄＶに対して、Ｉ・Ｒｇ＞ｄＶの関係を満足しなければ、上記回路は正常に動作しないため、定電流Ｉ，Ｉ’を限りなく小さくすることはできず、このため出力電流Ｉｏｕｔに生じる電流オフセットを低減できないという問題があった。
本発明は、上記の点に鑑みなされたもので、差動回路を構成する一対のトランジスタの動作電流の誤差に起因する出力電流の電流オフセットを低減できる電圧・電流変換回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、差動回路を構成する第１及び第２トランジスタに印加される入力電圧の差に応じた電流を前記第１及び第２トランジスタ間を接続する第１抵抗に流し、前記第１抵抗に流れる電流と略同一の電流を電流出力端子から出力する電圧・電流変換回路において、
一端を前記電流出力端子に接続された第２抵抗と、
前記第２抵抗による降下電圧と基準電圧との差電圧を出力する演算増幅器と、
前記演算増幅器の出力端子にカソードを接続され、アノードを第１定電流源を介して電源に接続された第１ダイオードと、
前記演算増幅器の出力端子にアノードを接続され、カソードを第２定電流源を介して接地された第２ダイオードと、
前記第１ダイオードのアノードにベースを接続され前記第２抵抗の他端にエミッタを接続された第３トランジスタと、
前記第２のダイオードのカソードにベースを接続され前記第２抵抗の他端にエミッタを接続された第４トランジスタと、
前記第４トランジスタのコレクタ、及び、第５及び第６トランジスタの構成するカレントミラー回路を介して前記第３トランジスタのコレクタにコレクタを接続され、前記第３及び第４トランジスタのコレクタ電流の加算値がコレクタ電流となる第７トランジスタと、
前記第７トランジスタと共にカレントミラー回路を構成し前記第１及び第２トランジスタそれぞれに動作電流を供給する第８及び第９トランジスタを有し、
前記入力電圧の差に応じた出力電流に基づいて、前記出力電流の絶対値が大なるほど前記第８及び第９トランジスタから前記第１及び第２トランジスタそれぞれに供給する動作電流を大きくするように可変する。
【０００８】
このため、出力電流の絶対値が大なるほど抵抗の両端間に発生する電圧を大きくすることを簡単な構成で実現でき、入力電圧の差に拘わらず抵抗に流れる電流の誤差電流を低減でき、出力電流の電流オフセットを低減できる。
【０００９】
【発明の実施の形態】
図１は本発明の電圧・電流変換回路の一実施例の回路図を示す。同図中、図３と同一部分には同一符号を付す。図１において、一対の入力端子１０，１１に入力電圧Ｖｉｎ１，Ｖｉｎ２が印加される。入力端子１０，１１それぞれは差動回路を構成するｎｐｎトランジスタＱ１，Ｑ２のベースに接続されている。トランジスタＱ１，Ｑ２のコレクタはｐｎｐトランジスタＱ３，Ｑ４のコレクタに接続されている。トランジスタＱ３，Ｑ４はベースを共通接続されると共にトランジスタＱ３のコレクタに接続され、それぞれのエミッタを電源Ｖｃｃに接続されてカレントミラー回路を構成している。
【００１０】
トランジスタＱ４のコレクタには電流Ｉｏｕｔを出力する出力端子１４が接続されている。トランジスタＱ１，Ｑ２のエミッタは抵抗Ｒｇの両端に接続されると共に、トランジスタＱ１，Ｑ２に動作電流を供給する可変電流源としてのｎｐｎトランジスタＱ１１，Ｑ１２のコレクタに接続されている。トランジスタＱ１１，Ｑ１２のエミッタは接地されている。
【００１１】
上記の出力端子１４は、電流・電圧変換回路を構成する演算増幅器（オペアンプ）２０の反転入力端子に接続されている。このオペアンプ２０の非反転入力端子には基準電圧Ｖｒｅｆが印加されている。また、オペアンプ２０の反転入力端子は抵抗Ｒ１を介して後述するトランジスタＱ５のエミッタに接続されており、オペアンプ２０は基準電圧Ｖｒｅｆと抵抗Ｒ１による降下電圧との差電圧を出力する。オペアンプ２０の出力端子はダイオードＤ１のカソード及びダイオードＤ２のアノードに接続されている。このダイオードＤ１のアノードは定電流源２１を介して電源Ｖｃｃに接続されると共にｎｐｎトランジスタＱ５のベースに接続されている。また、ダイオードＤ２のカソードは定電流源２２を介して接地されると共にｐｎｐトランジスタＱ６のベースに接続されている。
【００１２】
トランジスタＱ５のコレクタはｐｎｐトランジスタＱ７のコレクタに接続されている。トランジスタＱ７のベースはｐｎｐトランジスタＱ８のベースと共通接続されると共にトランジスタＱ７のコレクタに接続され、トランジスタＱ７，Ｑ８それぞれのエミッタは電源Ｖｃｃに接続されて、カレントミラー回路を構成している。
【００１３】
トランジスタＱ５のエミッタはトランジスタＱ６のエミッタに接続され、トランジスタＱ６のコレクタ及びトランジスタＱ８のコレクタはｎｐｎトランジスタＱ１０のコレクタに接続されている。トランジスタＱ１０のベースはコレクタに接続され、トランジスタＱ１０，Ｑ１１，Ｑ１２はベースを共通接続され、エミッタを接地されて、カレントミラ−回路を構成している。
【００１４】
ここで、可変電流源としてのｎｐｎトランジスタＱ１１，Ｑ１２のコレクタ電流をＩｖ，Ｉｖ’とする。入力端子１０，１１間に入力電圧差ｄＶ（＝Ｖｉｎ１−Ｖｉｎ２）が印加されると、抵抗Ｒｇに電圧ｄＶに応じた電流Ｉｇ（＝ｄＶ／Ｒｇ）が流れ、この電流Ｉｇに基づき出力電流Ｉｏｕｔが流れる。
トランジスタＱ５のエミッタとトランジスタＱ６のエミッタとの接続点Ｐ（つまり抵抗Ｒ１の一端）には、入力電圧差ｄＶが０でＩｏｕｔ＝０のときであってもダイオードＤ１，Ｄ２による一定のバイアス電流Ｉｂが流れており、ｄＶ≠０でＩｏｕｔ≠０の場合は電流（Ｉｂ＋｜Ｉｏｕｔ｜）が流れる。これは、入力電圧差ｄＶが正でＩｏｕｔが正の場合にトランジスタＱ６がオン、トランジスタＱ５がオフとなって接続点ＰにＩｂ＋Ｉｏｕｔが流れ、入力電圧差ｄＶが負でＩｏｕｔが負の場合にトランジスタＱ６がオフ、トランジスタＱ５がオンとなって接続点ＰにＩｂ−（−Ｉｏｕｔ）が流れるからである。
【００１５】
トランジスタＱ６のコレクタ電流は、トランジスタＱ８のコレクタ電流（＝トランジスタＱ５のコレクタ電流）と加算されて、トランジスタＱ１０のコレクタ電流はＩｂ＋｜Ｉｏｕｔ｜で表される。トランジスタＱ１０，Ｑ１１，Ｑ１２はカレントミラー構成であるため、トランジスタＱ１１，Ｑ１２のコレクタ電流はＩｂ＋｜Ｉｏｕｔ｜となる。
【００１６】
この出力電流ＩｏｕｔとトランジスタＱ１１，Ｑ１２それぞれのコレクタ電流Ｉｖ，Ｉｖ’との関係を図２に示す。つまり、トランジスタＱ１１，Ｑ１２のコレクタ電流は、出力電流Ｉｏｕｔの絶対値が大きくなるほど大きくなり、入力電圧差ｄＶ＝０のとき最小のＩｂとなる。
ここで、トランジスタＱ１１，Ｑ１２の特性の誤差によりトランジスタＱ１１，Ｑ１２のコレクタ電流Ｉｖ，Ｉｖ’に誤差がある場合には、上記コレクタ電流Ｉｖ，Ｉｖ’に誤差を生じ、抵抗Ｒｇに誤差電流ｄＩｇ（＝Ｉｖ−Ｉｖ’）が流れ、出力電流Ｉｏｕｔにオフセットが生じるが、コレクタ電流Ｉｖ，Ｉｖ’は、Ｉｖ・Ｒｇ＞ｄＶを満足する最小値となるように、入力電圧差ｄＶ及び出力電流Ｉｏｕｔに応じて可変されるため、特に入力電圧差ｄＶが小さい状態では、誤差電流ｄＩｇが従来に比して大幅に小さくなる。このため、出力電流Ｉｏｕｔに生じる電流オフセットを従来に比して大幅に低減できる。
【００１７】
更に、入力電圧差ｄＶが小さい状態では、差動回路を構成するトランジスタＱ１，Ｑ２の動作電流であるコレクタ電流Ｉｖ，Ｉｖ’が小さくなるため、従来に比して差動回路の消費電流を低減することができる。
上記実施例では、トランジスタＱ１１，Ｑ１２のコレクタ電流Ｉｖ，Ｉｖ’を入力電圧差ｄＶ及び出力電流Ｉｏｕｔに応じて可変しているが、これに代えて、トランジスタＱ１１，Ｑ１２のコレクタ電流Ｉｖ，Ｉｖ’を一定とし、かつ、Ｉｖ・Ｒｇ＞ｄＶを満足するように、抵抗Ｒｇの抵抗値を入力電圧差ｄＶ及び出力電流Ｉｏｕｔに応じて可変するように構成しても良い。但し、上記実施例の方が回路構成は簡単になる。
【００１８】
なお、トランジスタＱ５〜Ｑ８，Ｑ１０、オペアンプ２０、定電流源２１，２２、ダイオードＤ１，Ｄ２及び抵抗Ｒ１が請求項に記載の可変制御回路に対応する。
【００１９】
【発明の効果】
上述の如く、請求項１に記載の発明は、入力電圧の差に応じた出力電流に基づいて、前記出力電流の絶対値が大なるほど前記抵抗の両端間に発生する電圧を大きくするように可変する可変制御回路を有する。
このように、一端を前記電流出力端子に接続された第２抵抗と、第２抵抗による降下電圧と基準電圧との差電圧を出力する演算増幅器と、演算増幅器の出力端子にカソードを接続され、アノードを第１定電流源を介して電源に接続された第１ダイオードと、演算増幅器の出力端子にアノードを接続され、カソードを第２定電流源を介して接地された第２ダイオードと、第１ダイオードのアノードにベースを接続され第２抵抗の他端にエミッタを接続された第３トランジスタと、第２のダイオードのカソードにベースを接続され第２抵抗の他端にエミッタを接続された第４トランジスタと、第４トランジスタのコレクタ、及び、第５及び第６トランジスタの構成するカレントミラー回路を介して第３トランジスタのコレクタにコレクタを接続され、第３及び第４トランジスタのコレクタ電流の加算値がコレクタ電流となる第７トランジスタと、第７トランジスタと共にカレントミラー回路を構成し第１及び第２トランジスタそれぞれに動作電流を供給する第８及び第９トランジスタを有し、入力電圧の差に応じた出力電流に基づいて、出力電流の絶対値が大なるほど第８及び第９トランジスタから第１及び第２トランジスタそれぞれに供給する動作電流を大きくするように可変するため、出力電流の絶対値が大なるほど抵抗の両端間に発生する電圧を大きくすることを簡単な構成で実現でき、入力電圧の差に拘わらず抵抗に流れる電流の誤差電流を低減でき、出力電流の電流オフセットを低減できる。
【図面の簡単な説明】
【図１】本発明の電圧・電流変換回路の一実施例の回路図である。
【図２】本発明の出力電流とトランジスタのコレクタ電流の特性図である。
【図３】従来の電圧・電流変換回路の一例の回路図である。
【符号の説明】
Ｄ１，Ｄ２  ダイオード
Ｑ１，Ｑ２，Ｑ５，Ｑ１０〜Ｑ１２  ｎｐｎトランジスタ
Ｑ３，Ｑ４，Ｑ６〜Ｑ８  ｐｎｐトランジスタ
Ｒｇ，Ｒ１  抵抗
２０  演算増幅器（オペアンプ）
２１，２２  定電流源
【図１】
0004206553.tif 000002
【図２】
0004206553.tif 000003
【図３】
0004206553.tif 000004