(57)【特許請求の範囲】
【請求項１】
ｎ個（ｎは正の整数）の等出力電圧増幅器および前記等出力電圧増幅器の出力電圧の１／２、１／４、……、１／２ｍをそれぞれ出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器のそれぞれに対してオンオフ制御を行なうことによって、搬送波信号から振幅変調波信号を生成する振幅変調送信機であって、
前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器が、
入力アナログ音声信号がＡ／Ｄ変換されたデジタル音声信号と前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報とに基づき前記ｉ番目の等出力電圧増幅器のオンオフ制御を行なう第１の制御手段を内蔵し、
前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器が、
前記デジタル音声信号と前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報とに基づき前記ｊ番目のバイナリ電圧増幅器のオンオフ制御を行なう第２の制御手段を内蔵していることを特徴とする振幅変調送信機。
【請求項２】
さらに、前記搬送波信号を発生する高周波発振器と、
前記搬送波信号を前記等出力電圧増幅器および前記バイナリ電圧増幅器に分配する分配器と、
前記等出力電圧増幅器および前記バイナリ電圧増幅器からの出力を合成する出力変成器と、
前記出力変成器からの出力を通過させ前記振幅変調波信号を出力するフィルタとを備えることを特徴とする請求項１記載の振幅変調送信機。
【請求項３】
ｎ個（ｎは正の整数）の等出力電圧増幅器および前記等出力電圧増幅器の出力電圧の１／２、１／４、……、１／２ｍをそれぞれ出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器に対してそれぞれオンオフ制御を行なうことによって、搬送波信号から振幅変調波信号を生成する振幅変調送信機であって、
前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器に内蔵されて前記ｉ番目の電圧増幅器に対して前記オンオフ制御を行なう第１の制御手段と、
前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器に内蔵されて前記ｊ番目の電圧増幅器に対して前記オンオフ制御を行なう第２の制御手段とを有し、
前記第１の制御手段が、
前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報および入力アナログ音声信号が変換されたデジタル音声信号に基づき前記オンオフ制御を行ない、
前記第２の制御手段が、
前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報および前記デジタル音声信号に基づき前記オンオフ制御を行なうことを特徴とする振幅変調送信機。
【請求項４】
前記第１の制御手段は、前記デジタル音声信号の上位のビットの内の前記等出力電圧増幅器の個数ｎを２進数表示するに要するビット数のビット値を検出するビット値検出回路と、前記実装位置情報を前記ビットの値と比較する所定の数値に変換する変換テーブルと、前記ビット値検出回路の出力値と前記変換テーブルの出力値とを比較してオンオフ制御信号を生成する比較判定回路とを有していることを特徴とする請求項３記載の振幅変調送信機。
【請求項５】
前記第２の制御手段は、前記実装位置情報に基づき前記デジタル音声信号の下位ビットの中から１ビットを選択して前記オンオフ制御を行なうオンオフ制御信号として出力するビット選択回路を有していることを特徴とする請求項３記載の振幅変調送信機。
【請求項６】
前記第１の制御手段および前記第２の制御手段は、前記デジタル音声信号の上位のビットの内の前記等出力電圧増幅器の個数ｎを２進数表示するに要するビット数のビット値を検出するビット値検出回路と、前記実装位置情報を前記ビットの値と比較する所定の数値に変換する変換テーブルと、前記ビット値検出回路の出力値と前記変換テーブルの出力値とを比較して第１のオンオフ制御信号として出力する比較判定回路と、前記実装位置情報に基づき前記デジタル音声信号の下位ビットの中から１ビットを選択して第２のオンオフ制御信号として出力するビット選択回路と、前記第１のオンオフ制御信号および前記第２のオンオフ制御信号のいずれか一方を選択する出力切替スイッチと、前記実装位置情報に基づき前記出力切替スイッチを制御する切替制御回路とをそれぞれ有して共通化されていることを特徴とする請求項３記載の振幅変調送信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は振幅変調送信機に関し、入力アナログ音声信号を複数ビットのデジタル音声信号に変換し、このデジタル音声信号に基づき複数の電圧増幅器をそれぞれオンオフ制御して振幅変調波信号を生成する振幅変調送信機に関する。
【０００２】
【従来の技術】
従来の振幅変調送信機は、例えば特開平４−３２１３０５号公報により開示されている。図６はそのブロック図である。
【０００３】
同図において、高周波発振器７により生成される搬送波信号Ｓ１は、分配器８により分配されて複数の等出力電圧増幅器１１−１，１１−２，……，１１−ｎおよび複数のバイナリ電圧増幅器１２−１，１２−２，……，１２−ｍにそれぞれ供給される。複数のバイナリ電圧増幅器は、等出力電圧増幅器の出力電圧の１／２，１／４，……，１／２m をそれぞれ出力する。
【０００４】
入力するアナログ音声信号Ｓ３は、Ａ／Ｄ変換器９により複数ビットのデジタル音声信号Ｄａに変換された後、変調用エンコーダ１０により各電圧増幅器のオンオフ動作に適した信号に変換処理されて各電圧増幅器にそれぞれ供給される。
【０００５】
等出力電圧増幅器１１−１，１１−２，……，１１−ｎおよびバイナリ電圧増幅器１２−１，１２−２，……，１２−ｍは、変調用エンコーダ１０から供給されるビット信号に応じてそれぞれオンオフ動作する。各電圧増幅器の出力は出力変成器５によりそれぞれ合成された後、フィルタ６を通過し入力アナログ音声信号の振幅変化に応じて包絡線が変化する振幅変調波信号Ｓ２として出力される。
【０００６】
なお、第１電源１３は各等出力電圧増幅器１１へ電圧Ｖ１を供給し、第２電源１４は各バイナリ電圧増幅器１２へ電圧Ｖ２を供給している。
【０００７】
【発明が解決しようとする課題】
上述した従来例では、入力アナログ音声信号をＡ／Ｄ変換器により複数ビットのデジタル音声信号に変換した後、更に変調用エンコーダにより各電圧増幅器のオンオフ動作に適した信号に変換処理して各電圧増幅器にそれぞれ供給している。
【０００８】
しかし、変調用エンコーダが故障した場合、複数の電圧増幅器にそれぞれ供給されるオンオフ制御信号に異常が生じるために、正常な振幅変調波信号を生成できない状態になったり、あるいは、送信機の出力が停止する状態になる。
【０００９】
また、等出力電圧増幅器およびバイナリ電圧増幅器の設置数を変更する場合には、電圧増幅器の設置数に対応するように変調用エンコーダも変えなければならないという問題点も有している。
【００１０】
本発明の目的は、変調用エンコーダの故障による影響を最小限に回避でき、また、等出力電圧増幅器およびバイナリ電圧増幅器の設置数の変更に対して容易に対応できる振幅変調送信機を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の振幅変調送信機は、ｎ個（ｎは正の整数）の等出力電圧増幅器および前記等出力電圧増幅器の出力電圧の１／２、１／４、……、１／２ｍをそれぞれ出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器のそれぞれに対してオンオフ制御を行なうことによって、搬送波信号から振幅変調波信号を生成する振幅変調送信機であって、前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器が、入力アナログ音声信号がＡ／Ｄ変換されたデジタル音声信号と前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報とに基づきｉ番目の等出力電圧増幅器の前記オンオフ制御を行なう第１の制御手段を内蔵し、前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器が、前記デジタル音声信号と前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報とに基づきｊ番目のバイナリ電圧増幅器の前記オンオフ制御を行なう第２の制御手段を内蔵している。さらに、前記搬送波信号を発生する高周波発振器と、前記搬送波信号を前記等出力電圧増幅器および前記バイナリ電圧増幅器に分配する分配器と、前記等出力電圧増幅器および前記バイナリ電圧増幅器からの出力を合成する出力変成器と、前記出力変成器からの出力を通過させ前記振幅変調波信号を出力するフィルタとを備える。
【００１２】
本発明の振幅変調送信機は、ｎ個（ｎは正の整数）の等出力電圧増幅器および前記等出力電圧増幅器の出力電圧の１／２、１／４、……、１／２ｍをそれぞれ出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器に対してそれぞれオンオフ制御を行なうことによって、搬送波信号から振幅変調波信号を生成する振幅変調送信機であって、前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器に内蔵されて前記ｉ番目の電圧増幅器に対して前記オンオフ制御を行なう第１の制御手段と、前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器に内蔵されて前記ｊ番目の電圧増幅器に対して前記オンオフ制御を行なう第２の制御手段とを有し、前記第１の制御手段が、前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報および入力アナログ音声信号が変換されたデジタル音声信号に基づき前記オンオフ制御を行ない、前記第２の制御手段が、前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報および前記デジタル音声信号に基づき前記オンオフ制御を行なう。
【００１３】
上記構成において、前記第１の制御手段は、前記デジタル音声信号の上位のビットの内の前記等出力電圧増幅器の個数ｎを２進数表示するに要するビット数のビット値を検出するビット値検出回路と、前記実装位置情報を前記ビットの値と比較する所定の数値に変換する変換テーブルと、前記ビット値検出回路の出力値と前記変換テーブルの出力値とを比較してオンオフ制御信号を生成する比較判定回路とを有している。
【００１４】
また、前記第２の制御手段は、前記実装位置情報に基づき前記デジタル音声信号の下位ビットの中から１ビットを選択して前記オンオフ制御を行なうオンオフ制御信号として出力するビット選択回路とを有している。
【００１５】
更に、前記第１の制御手段および前記第２の制御手段は、前記デジタル音声信号の上位のビットの内の前記等出力電圧増幅器の個数ｎを２進数表示するに要するビット数のビット値を検出するビット値検出回路と、前記実装位置情報を前記ビットの値と比較する所定の数値に変換する変換テーブルと、前記ビット値検出回路の出力値と前記変換テーブルの出力値とを比較して第１のオンオフ制御信号として出力する比較判定回路と、前記実装位置情報に基づき前記デジタル音声信号の下位ビットの中から１ビットを選択して第２のオンオフ制御信号として出力するビット選択回路と、前記第１のオンオフ制御信号および前記第２のオンオフ制御信号のいずれか一方を選択する出力切替スイッチと、前記実装位置情報に基づき前記出力切替スイッチを制御する切替制御回路とをそれぞれ有して共通化されていてもよい。
【００１６】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１７】
図１は本発明の一実施形態を示すブロック図であり、図４に示した従来例の構成要素と同じものには同一符号を付してある。
【００１８】
従来例との相違点は、従来例の変調用エンコーダに代えて、複数の等出力電圧増幅器１およびバイナリ電圧増幅器２に制御部３，４をそれぞれ設け、これら制御部が、Ａ／Ｄ変換器９から出力されるデジタル音声信号Ｄａおよび送信機筐体内の実装位置を示す固有の実装位置情報Ｄｐをそれぞれ受けて自電圧増幅器のオンオフ制御を行うようにした点である。
【００１９】
図１において、高周波発振器７により生成される搬送波信号Ｓ１は、分配器８により分配されてｎ個（ｎは正の整数）の等出力電圧増幅器（ＭＰＡ）１−１，１−２，……，１−ｎおよびｍ個（ｍは正の整数）のバイナリ電圧増幅器（ＢＰＡ）２−１，２−２，……，２−ｍへそれぞれ供給される。各電圧増幅器の出力は出力変成器５により合成された後、フィルタ６を通過して振幅変調波信号Ｓ２として出力される。なお、第１電源１３は等出力電圧増幅器１へ電圧Ｖ１を供給し、第２電源１４はバイナリ電圧増幅器２へ電圧Ｖ２を供給している。
【００２０】
一方、入力するアナログ音声信号Ｓ３は、Ａ／Ｄ変換器９により複数ビットのデジタル音声信号Ｄａに変換され、ｎ個の等出力電圧増幅器１およびｍ個のバイナリ電圧増幅器２へそれぞれ供給される。
【００２１】
ｎ個の等出力電圧増幅器１−１，１−２，……，１−ｎは、自電圧増幅器をオンオフ制御する制御部３−１，３−２，……，３−ｎをそれぞれ内蔵している。また、ｍ個のバイナリ電圧増幅器２−１，２−２，……，２−ｍは、自電圧増幅器をオンオフ制御する制御部４−１，４−２，……，４−ｍをそれぞれ内蔵している。
【００２２】
等出力電圧増幅器１−１，１−２，……，１−ｎは、制御部３−１，３−２，……，３−ｎから出力される制御信号に応じてそれぞれオンオフ動作して所定の等電圧に増幅した搬送波信号をそれぞれ出力する。また、バイナリ電圧増幅器２−１，２−２，……，２−ｍは、制御部４−１，４−２，……，４−ｍから出力される制御信号に応じてそれぞれオンオフ動作して、等出力電圧増幅器の出力電圧の１／２、１／４，……，１／２m をそれぞれ出力する。
【００２３】
ところで、ｎ個の等出力電圧増幅器およびｍ個のバイナリ電圧増幅器は、振幅変調送信機の筐体内にそれぞれ実装され、その実装位置を示す固有の実装位置情報Ｄｐが、制御部３−１，３−２，……，３−ｎおよび４−１，４−２，……，４−ｍにそれぞれ与えられる。
【００２４】
制御部３，４は、デジタル音声信号Ｄａおよび実装位置情報Ｄｐに基づきオンオフ制御信号をそれぞれ生成して自電圧増幅器のオンオフ動作を制御する。
【００２５】
ここで、等出力電圧増幅器を６個（ｎ＝６）使用し、バイナリ電圧増幅器を２個（ｍ＝２）、つまり、等出力電圧の１／２および１／４のバイナリ電圧増幅器を使用した場合を例にして、制御部３，４について説明する。
【００２６】
この場合、入力アナログ音声信号Ｓ３は５ビットのデジタル音声信号Ｄａに変換される。また、実装位置情報Ｄｐとして、６個の等出力電圧増幅器１−１，１−２，……，１−６には、「Ｐ１」，「Ｐ２」，……，「Ｐ６」が、１／２出力電圧のバイナリ電圧増幅器２−１には「Ｐ７」が、１／４出力電圧のバイナリ電圧増幅器２−２には「Ｐ８」がそれぞれ与えられる。
【００２７】
図５は、振幅変調波信号の包絡線変化に対する等出力電圧増幅器（ＭＰＡ）とバイナリ電圧増幅器（ＢＰＡ）の動作、およびデジタル音声信号Ｄａを示している。
【００２８】
図５に示したように、負側ピーク（−１００％）時には６個の等出力電圧増幅器１−１，１−２，……，１−６が全てオフ（停止）状態となり、逆に、正側ピーク（＋１００％）時には６個の等出力電圧増幅器が全て動作してオン（動作）状態となる。また、無変調（０％）時には６個の等出力電圧増幅器の内の半数の等出力電圧増幅器１−１，１−２，１−３の３個がオン（動作）状態となる。
【００２９】
等出力電圧増幅器がオンオフ動作することにより振幅変調波信号の包絡線が階段状に変化するので、この部分を滑らかに補完するようにバイナリ電圧増幅器２−１，２−２を動作させる。
【００３０】
ここで、５ビットのデジタル音声信号Ｄａは、負側ピーク（−１００％）時は「０００００」であり、無変調（０％）時は「０１１００」であり、正側ピーク（＋１００％）時は「１１０００」である。
【００３１】
５ビットの上位３ビットに注目すると、負側ピークから正側ピークに向けて変化したとき、「０００」，「００１」，「０１０」，「０１１」，「１００」，「１０１」，「１１０」と変化し、これらビット値（１０進値）は、０，１，２，３，４，５，６と変化する。すなわち、ビット値は等出力電圧増幅器をオン（動作）させる個数と一致する。
【００３２】
従って、例えば、５ビットのデジタル音声信号Ｄａの上位３ビットが「０１０」、つまり上位３ビットの値が２であれば、実装位置情報Ｄｐが「Ｐ１」，「Ｐ２」の２個の等出力電圧増幅器（ＭＰＡ）１−１，１−２をオン（動作）させればよく、例えば、上位３ビットが「１０１」（ビット値が５）であれば、実装位置情報Ｄｐが「Ｐ１」，「Ｐ２」，「Ｐ３」，「Ｐ４」，「Ｐ５」の５個の等出力電圧増幅器（ＭＰＡ）１−１，１−２，１−３，１−４，１−５をオン（動作）させればよい。
【００３３】
よって、デジタル音声信号の上位のビットの内の等出力電圧増幅器の個数（ｎ）を２進数表示するに要するビット数のビット値を検出し、実装位置情報Ｄｐを上位３ビットの値と比較する所定の数値、つまり「１」，「２」，……，「６」にそれぞれに変換して比較することにより、等出力電圧増幅器をオンオフ制御する信号を生成することができる。
【００３４】
図２は、等出力電圧増幅器１−１，１−２，……，１−６に設けられる制御部３−１，３−２，……，３−６を示すブロック図であり、デジタル音声信号Ｄａの上位３ビットの値を検出するビット値検出回路３１と、実装位置情報Ｄｐを上位３ビットの値と比較する所定の数値に変換する変換テーブル３２と、ビット値検出回路３１の出力値と変換テーブル３２の出力値とを比較してオンオフ制御信号を生成する比較判定回路３３とを有している。
【００３５】
ここで、変換テーブル３２は、実装位置情報「Ｐ１」，「Ｐ２」，……，「Ｐ６」を数値「１」，「２」，……，「６」にそれぞれ変換する。比較判定回路３３は、変換テーブル３２から出力される実装位置情報の変換値とデジタル音声信号Ｄａの上位３ビット値とを比較し、上位３ビットの値が実装位置情報の変換値よりも大きいならば電圧増幅器をオン（動作）させ、上位３ビットの値が実装位置情報の変換値よりも小さいならば電圧増幅器をオフ（停止）させるオンオフ制御信号を生成する。
【００３６】
次に、５ビットの下位２ビットに注目すると、振幅変調波信号の包絡線が階段状に変化する部分において、「００」，「０１」、「１０」、「１１」の変化を繰り返している。そして、最下位ビット（ＬＳＢ）が「１」のときに１／４出力電圧のバイナリ電圧増幅器（ＢＰＡ）２−２をオン動作させ、その隣の２番目のビットが「１」のときに１／２出力電圧のバイナリ電圧増幅器（ＢＰＡ）２−１をオン（動作）させることにより、階段状に変化する部分を滑らかにできる。
【００３７】
図３は、バイナリ電圧増幅器２−１，２−２に設けられる制御部４−１，４−２を示すブロック図であり、実装位置情報Ｄｐに基づきデジタル音声信号Ｄａの下位ビットの中から１ビットを選択してオンオフ制御信号として出力するビット選択回路４１を有している。
【００３８】
１／４出力電圧のバイナリ電圧増幅器の制御部４−２のビット選択回路４１は、実装位置情報「Ｐ８」を受けることにより、オンオフ制御信号としてデジタル音声信号Ｄａの最下位ビット（ＬＳＢ）を選定し、ビットが「１」のときに電圧増幅器をオン（動作）させ、ビットが「０」のときに電圧増幅器をオフ（停止）させる制御信号として出力する。
【００３９】
また、１／２出力電圧のバイナリ電圧増幅器の制御部４−１のビット選択回路４１は、実装位置情報「Ｐ７」を受けることにより、オンオフ制御信号としてデジタル音声信号Ｄａの最下位から２番目のビットを選定し、ビットが「１」のときにオン動作させ、ビットが「０」のときに電圧増幅器をオフ（停止）させる制御信号として出力する。
【００４０】
図４は、等出力電圧増幅器およびバイナリ電圧増幅器に共通化できる制御部の一例を示すブロック図である。
【００４１】
上述した制御部３の構成要素に制御部４の構成要素を付加すると共に、２つのオンオフ制御信号のいずれか一方を選択する出力切替スイッチ５１と、実装位置情報Ｄｐに基づき出力切替スイッチ５１を制御する切替制御回路５２とを設けている。
【００４２】
このようにすることにより、等出力電圧増幅器およびバイナリ電圧増幅器の区別なく制御部を共通化できる。そして、バイナリ電圧増幅器の供給電圧Ｖ２および出力変成器５の一次巻数を変えることでバイナリ電圧増幅器２の出力電圧を１／２，１／４……にすることができ、等出力電圧増幅器１およびバイナリ電圧増幅器２として同一の増幅器を使用できる。
【００４３】
なお、上述した図５による動作説明では、６個の等出力電圧増幅器および２個のバイナリ電圧増幅器を使用した場合を例にして説明したが、等出力電圧増幅器およびバイナリ電圧増幅器の個数を多くすることにより、振幅変調信号の波形歪を少なくすることができる。
【００４４】
【発明の効果】
以上説明したように本発明によれば、複数の等出力電圧増幅器およびバイナリ電圧増幅器に制御部をそれぞれ設け、これら制御部がＡ／Ｄ変換器から出力されるデジタル音声信号および実装位置情報に基づき自電圧増幅器のオンオフ制御を行うことにより、従来例のように変調用エンコーダ内の一つの故障により一度に複数個の電圧増幅器が動作しなくなるという問題を回避できる。
【００４５】
また、等出力電圧増幅器およびバイナリ電圧増幅器の設置数の変更に対して容易に対応できる。更に、制御部を共通化することにより保守が容易になる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示した等出力電圧増幅器１に内蔵される制御部３の一例を示すブロック図である。
【図３】図１に示したバイナリ電圧増幅器２に内蔵される制御部４の一例を示すブロック図である。
【図４】等出力電圧増幅器およびバイナリ電圧増幅器に共通化できる制御部の一例を示すブロック図である。
【図５】６個の等出力電圧増幅器と２個のバイナリ電圧増幅器とを用いた場合のデジタル音声信号Ｄａおよび各電圧増幅器の動作を示す図である。
【図６】従来例を示すブロック図である。
【符号の説明】
１    等出力電圧増幅器（ＭＰＡ）
２    バイナリ電圧増幅器（ＢＰＡ）
３，４    制御部
５    出力変成器
９    Ａ／Ｄ変換器
３１    ビット値検出回路
３２    変換テーブル
３３    比較判定回路
４１    ビット選択回路
５１    出力切替スイッチ
５２    切替制御回路
Ｄａ    デジタル音声信号
Ｄｐ    実装位置情報
【図１】
0004254076.tif 000002
【図２】
0004254076.tif 000003
【図３】
0004254076.tif 000004
【図４】
0004254076.tif 000005
【図５】
0004254076.tif 000006
【図６】
0004254076.tif 000007