(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成されたゲート電極と、上記半導体基板における上記ゲート電極の両側方の領域に形成された第１，第２の不純物拡散層とを有するトランジスタと、
上記トランジスタを覆う第１層間絶縁膜と、
上記第１層間絶縁膜の上に形成され、上部電極と，下部電極と，上記上部電極と上記下部電極との間に介在する容量絶縁膜とを有し、上記上部電極または上記下部電極が上記トランジスタの上記第１の不純物拡散層に接続される容量素子と、
上記第１層間絶縁膜と上記容量素子とを覆う第２層間絶縁膜と上記第１層間絶縁膜と上記第２層間絶縁膜とを貫通し、上記トランジスタの上記第２の不純物拡散層に到達する第１のコンタクトホールと、
上記第１のコンタクトホールの内表面を覆う、水素透過防止機能を有する配線プラグ用水素透過防止層と、
上記配線プラグ用水素透過防止層の上に設けられ上記第１のコンタクトホールを埋める配線用プラグとを備え、
上記下部電極の下部は、下部電極用水素透過防止層であり、
上記下部電極用水素透過防止層および上記容量絶縁膜と第１層間絶縁膜との間に介在する，絶縁体からなる水素透過防止用下敷き層と、
上記上部電極の上方を覆い、上記水素透過防止用下敷き層に接触する水素透過防止用被覆層とをさらに備え、
上記水素透過防止用被覆層は、窒化チタンアルミニウム，窒化チタンまたは窒化タンタルからなることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記配線プラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つからなることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記第１層間絶縁膜を貫通して、上記トランジスタの上記第１不純物拡散層に到達する第２のコンタクトホールと、
上記第２のコンタクトホールの内表面を覆う、水素透過防止機能を有するキャパシタプラグ用水素透過防止層と、
上記キャパシタプラグ用水素透過防止層の上に設けられ上記第２のコンタクトホールを埋めるキャパシタ用プラグとを有し、
上記キャパシタ用プラグが上記下部電極と接していることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記キャパシタプラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つからなることを特徴とする半導体装置。
【請求項５】
請求項１〜４のうちいずれか１つに記載の半導体装置において、
上記容量絶縁膜は、タンタル酸ビスマスストロンチウムなどのビスマス層状ペロブスカイト構造を有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸バリウムストロンチウムか，酸化タンタルのうちの少なくとも一つにより形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強誘電体材料または高誘電率材料からなる容量絶縁膜を有する容量素子を備えた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、デジタル技術の進展に伴い、大容量のデータを高速で処理または保存する傾向が高まる中で、電子機器に使用される半導体装置の高集積化、高性能化が要求されている。
【０００３】
そこで、半導体記憶装置（ＤＲＡＭ）の高集積化を実現するために、これを構成する容量素子の容量絶縁膜として、従来のケイ素酸化物または窒化物に代えて、高誘電率膜を用いる技術が広く研究開発されている。また、従来の容量素子にはない程度に低電圧かつ高速での書き込み、読み出し動作が可能な不揮発性ＲＡＭを実現するために、容量絶縁膜として、自発分極特性を有する強誘電体膜を用いる技術も盛んに研究開発されている。
【０００４】
一般に、これらの高誘電率膜や強誘電体膜の材料としては、チタン酸バリウムストロンチウム，五酸化タンタル，チタン酸ジルコン酸鉛，タンタル酸ビスマスストロンチウム等の絶縁性金属酸化物が広く用いられている。
【０００５】
しかしながら、これらの絶縁性金属酸化物は、水素を含む雰囲気中で熱処理を行なうと容易に還元されるため、リーク電流の増加、比誘電率の減少、残留分極値の減少等の容量素子特性の劣化が引き起こされるおそれがある。よって、これらの絶縁性金属酸化物を用いた容量素子を半導体集積回路上に搭載して集積化する場合には、半導体集積回路の製造工程において水素を含む雰囲気中での熱処理の際に、水素が容量素子に到達することを防止する必要がある。
【０００６】
そのための技術としては、例えば特開平１１−１２６８８１号公報に開示されているように、容量素子を何らかの水素透過防止層によって完全に被覆するという方法がある。
【０００７】
以下、上記従来の半導体装置およびその製造方法について、図１０および図１１を参照しながら説明する。図１０は、上記従来の半導体装置の構造を示す断面図であり、図１１（ａ）〜（ｈ）は、上記従来の半導体装置の製造工程を示す断面図である。
【０００８】
図１０に示すように、従来の半導体装置において、半導体基板１０１の表面部には、不純物拡散層１０４としてソース・ドレイン領域が離間して設けられている。半導体基板１０１のうち、不純物拡散層１０４のソース領域とドレイン領域との間に介在する部分がチャネル領域として機能する。半導体基板１０１の活性領域上において不純物拡散層１０４のソース領域とドレイン領域との間にはゲート酸化膜１０２が設けられ、ゲート酸化膜１０２の上にはゲート電極１０３が設けられている。上記不純物拡散層１０４，チャネル領域，ゲート酸化膜１０２およびゲート電極１０３によりメモリセルトランジスタ１０５が形成されている。
【０００９】
半導体基板１０１の上には、ゲート電極１０３を覆う第１層間絶縁膜１０６が設けられており、第１層間絶縁膜１０６の上の一部には、絶縁材料であるアルミニウム酸化物（以下では、Ａｌ2 Ｏ3 と記す。）からなり，容量素子１１５内への水素侵入を防止する水素透過防止用下敷き層１０７ａが形成されている。そして、水素透過防止用下敷き層１０７ａおよび第１層間絶縁膜１０６を貫通して不純物拡散層１０４に到達するコンタクトホール１０８と、それを埋めるＷ（タングステン）からなるキャパシタ用プラグ１１０ａが形成されている。キャパシタ用プラグ１１０ａの上面の全体と、水素透過防止用下敷き層１０７ａの上面のうちキャパシタ用プラグ１１０ａを囲む部分とは、導電体材料である窒化チタンアルミニウムからなる下部電極用水素透過防止層１１１ａによって覆われている。下部電極用水素透過防止層１１１ａの上にはＰｔからなる下部電極主要部１１２ａが形成されている。導電体からなる下部電極用水素透過防止層１１１ａは、下部電極主要部１１２ａとキャパシタ用プラグ１１０ａとの間に介在することにより、下部電極の一部として機能すると同時に、水素がキャパシタ用プラグ１１０ａを通過して下部電極主要部１１２ａに侵入することを防止する役割を果たす。下部電極主要部１１２ａの上には、下部電極主要部１１２ａと下部電極用水素透過防止層１１１ａとを覆い，水素透過防止用下敷き層１０７ａの上の一部に延びる容量絶縁膜１１３ａが形成されている。容量絶縁膜１１３ａの材料としては強誘電体材料であるＳｒ2Ｂｉ2（Ｔａ2-xＮｂx）Ｏ9   （０≦ｘ≦２）などが用いられる。さらに、容量絶縁膜１１３ａを挟んで下部電極主要部１１２ａに対向する，Ｐｔからなる上部電極１１４ａが設けられている。上部電極１１４ａは容量絶縁膜１１３ａを覆って，水素透過防止用下敷き層１０７ａの上面と接するように形成されている。そして、上部電極１１４ａは、絶縁体材料であるＡｌ2Ｏ3からなる水素透過防止用被覆層１１６ａにより覆われている。以上のように、下部電極主要部１１２ａ，容量絶縁膜１１３ａ，上部電極１１４ａからなる容量素子１１５は、水素透過防止用下敷き層１０７ａ，下部電極用水素透過防止層１１１ａおよび水素透過防止用被覆層１１６ａによって、ほぼ全周囲を囲まれている。
【００１０】
第１層間絶縁膜１０６の上には、上述の容量素子１１５を覆う第２層間絶縁膜１１７が設けられている。そして、第２層間絶縁膜１１７と第１層間絶縁膜１０６とを貫通して半導体基板１０１における不純物拡散層１０４に到達するコンタクトホール１１８が形成されており、それを埋めるＷからなる配線用プラグ１２０ａが形成されている。配線用プラグ１２０ａは、第２層間絶縁膜１１７の上において配線と接続されて、外部回路と接続可能になっている。
【００１１】
以下、上記従来の半導体装置の製造方法について、図１１（ａ）〜（ｈ）を参照しながら説明する。
【００１２】
まず、図１１（ａ）に示す工程で、不純物拡散層１０４，チャネル領域，ゲート酸化膜１０２，ゲート電極１０３からなるメモリセルトランジスタ１０５を有する半導体基板１０１の上に、第１層間絶縁膜１０６を堆積する。その後、第１層間絶縁膜１０６の上に、Ａｌ2Ｏ3膜１０７を形成する。
【００１３】
次に、図１１（ｂ）に示す工程で、Ａｌ2Ｏ3膜１０７と第１層間絶縁膜１０６とを貫通して半導体基板１０１における不純物拡散層１０４に到達するコンタクトホール１０８をエッチングにより形成する。その後、基板上に、コンタクトホール１０８を埋めて，Ａｌ2Ｏ3膜１０７を覆うＷ膜１１０を堆積する。
【００１４】
次に、図１１（ｃ）に示す工程で、ＣＭＰを行なってＷ膜１１０をＡｌ2Ｏ3膜１０７が露出するまで除去することにより、コンタクトホール１０８を埋めるキャパシタ用プラグ１１０ａを形成する。そして、Ａｌ2Ｏ3膜１０７とキャパシタ用プラグ１１０ａとの上に、窒化チタンアルミニウム膜１１１を形成し、さらに、下部電極用Ｐｔ膜１１２を形成する。
【００１５】
そして、図１１（ｄ）に示す工程で、窒化チタンアルミニウム膜１１１と下部電極用Ｐｔ膜１１２とのうち、キャパシタ用プラグ１１０ａとその外縁部との上に位置する部分を残してパターニングすることにより、下部電極用水素透過防止層１１１ａと下部電極主要部１１２ａとを形成する。その後、基板上にＳｒ2Ｂｉ2（Ｔａ2-xＮｂx）Ｏ9 からなる膜を堆積した後、下部電極主要部１１２ａと下部電極用水素透過防止層１１１ａとを覆う部分を残してパターニングすることにより容量絶縁膜１１３ａを形成する。さらに、基板上に、上部電極用Ｐｔ膜１１４を形成する。
【００１６】
次に、図１１（ｅ）に示す工程で、上部電極用Ｐｔ膜１１４のうち容量絶縁膜１１３ａを覆う部分を残してパターニングし、続けて、Ａｌ2Ｏ3膜１０７のうち上面に露出している部分を除去する。これにより、上部電極１１４ａと水素透過防止用下敷き層１０７ａを形成する。それから、基板上にＡｌ2Ｏ3膜１１６を形成する。
【００１７】
その後、図１１（ｆ）に示す工程で、Ａｌ2Ｏ3膜１１６のうち上部電極１１４ａを覆う部分を残してパターニングすることにより、水素透過防止用被覆層１１６ａを形成する。このとき、水素透過防止用下敷き層１０７ａと水素透過防止用被覆層１１６ａとは第１層間絶縁膜１０６上においてつながっている。その後、基板上に、水素透過防止用被覆層１１６ａを覆う第２層間絶縁膜１１７を形成する。
【００１８】
次に、図１１（ｇ）に示す工程で、フォトリソグラフィーとエッチングとを行なって、第２層間絶縁膜１１７と第１層間絶縁膜１０６とを貫通して、半導体基板１０１における不純物拡散層１０４に到達するコンタクトホール１１８を形成する。その後、コンタクトホール１１８を埋めて，第２層間絶縁膜１１７の上を覆うＷ膜１２０を形成する。
【００１９】
図１１（ｈ）に示す工程で、ＣＭＰを行なってＷ膜１２０を第２層間絶縁膜１１７が露出するまで除去することにより、コンタクトホール１１８を埋める配線用プラグ１２０ａを形成する。その後、配線用プラグ１２０ａの上面上に配線層１２１を形成する。
【００２０】
なお、上述の工程を行なうことによりトランジスタの特性は劣化するため、特性の回復のために、図１１（ｈ）に示す工程を経た後の半導体装置には、水素を含む雰囲気中で熱処理を行なう。
【００２１】
上記従来の半導体装置では、容量素子１１５は、水素透過防止用下敷き層１０７ａ，下部電極用水素透過防止層１１１ａおよび水素透過防止用被覆層１１６ａによって、ほぼ全周囲を囲まれている。すなわち、水素を含む雰囲気中で処理を行う際に、容量素子１１５の外部に存在する水素が容量素子１１５内に侵入することにより起こる容量絶縁膜１１３ａの還元の防止を図っている。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置およびその製造方法には以下に述べるような不具合があった。
【００２３】
上記従来の半導体装置において、コンタクトホール１１８は開口部の面積に対するホールの深さの割合が大きく、アスペクト比の大きい形状になる。
【００２４】
このような場合には、図１１（ｇ）に示す工程で、ＷをＣＶＤ（化学気相成長）法によって堆積することによりコンタクトホール１１８を埋める導電性のプラグ１２０を形成する。このとき、Ｗの核形成工程と成長工程とを連続して行い、核形成工程では、六フッ化タングステンを、水素のみを含む雰囲気中で還元堆積させる手法を用いる。つまり、ここでは、水素濃度が非常に高い雰囲気において処理を行なう。そして、この処理中に、多量の水素が第２層間絶縁膜１１７と第１層間絶縁膜１０６とに拡散する。
【００２５】
図１２は、図１１（ｇ）に示す工程でＷ膜１２０を形成するときの、容量絶縁膜１１３ａへの水素の進入経路を示した断面図である。図１２に示すように、水素の容量絶縁膜１１３ａへの主な侵入経路は、第２層間絶縁膜１１７の上面から水素透過防止用被覆層１１６ａに向かう経路Ａ（矢印Ａ），コンタクトホール１１８内から水素透過防止用被覆層１１６ａに向かう経路Ｂ（矢印Ｂ），コンタクトホール１１８内から水素透過防止用下敷き層１０７ａに向かう経路Ｃ（矢印Ｃ），コンタクトホール１１８内から下部電極用水素透過防止層１１１ａに向かう経路Ｄ（矢印Ｄ）である。水素濃度がきわめて高い雰囲気で処理を行うため、いずれの経路においても水素の拡散量は多量となる。
【００２６】
ここで、容量素子１１５を被覆する水素透過防止層のうち、水素透過防止用下敷き層１０７ａと水素透過防止用被覆層１１６ａとの材料には、水素透過防止性能が高い、絶縁体材料であるＡｌ2Ｏ3を用いている。そのため、経路Ａ，Ｂ，Ｃ，Ｄのうち、水素透過防止用下敷き層１０７ａと水素透過防止用被覆層１１６ａとに到達する経路である経路Ａ，Ｂ，Ｃでは、水素の容量素子内への侵入は、ほぼ阻止される。
【００２７】
しかしながら、Ａｌ2Ｏ3が極めて安定で緻密な材料であるために、これをパターニングするためにはドライエッチングの際に高エネルギーのイオンを用いる必要である。よって、水素透過防止用被覆層１１６ａを形成する際に、この高エネルギーのイオンが水素透過防止用被覆層１１６ａの下に既に形成されている容量絶縁膜１１３ａにダメージを与え、容量素子１１５の特性が劣化するおそれがあった。
【００２８】
一方、容量素子１１５を被覆する水素透過防止層のうち下部電極用水素透過防止層１１１ａは、水素の侵入を防ぐだけでなく下部電極の一部として機能し、キャパシタ用プラグ１１０ａと下部電極主要部１１２ａとの電気的接続を維持する。よって、下部電極用水素透過防止層１１１ａにおいて材料の選択には制約があり、従来用いられている窒化チタンアルミニウムにおいても、その水素透過防止機能には限界がある。このことから、経路Ａ，Ｂ，Ｃ，Ｄのうちで下部電極用水素透過防止層１１１ａに到達する経路である経路Ｄでは、高濃度の水素が拡散した場合に水素の一部が容量素子内に侵入してしまう。その結果、ＣＶＤ法によってコンタクトホール１１８にＷを堆積する際に、高濃度水素雰囲気中での処理によって、容量素子１１５の特性が劣化するおそれがあった。
【００２９】
しかしながら、下部電極用水素透過防止層１１１ａの性能向上を図ってその膜厚を厚くすると、下部電極用水素透過防止層１１１ａの内部応力が増大する。そのため、容量絶縁膜１１３ａの結晶化のための熱処理のときに下部電極用水素透過防止層１１１ａが剥離しやすくなってしまい、製造歩留まりが低下してしまう。
【００３０】
また、容量絶縁膜１１３ａ内への水素拡散量を減少させることを目的として、ＣＶＤ法によるＷの核形成工程において雰囲気中の水素濃度を低減させると、核形成が不十分となってしまう。不十分な核形成は、引き続いて行われるＷの成長工程に支障をきたし、配線用プラグ１２０ａ内にシーム（空洞）が発生してコンタクト抵抗が増大するおそれがあった。
【００３１】
本発明の目的は、Ｗプラグ形成時における高濃度水素雰囲気中での処理においても容量素子の特性劣化を抑制する手段を講ずることにより、優れた特性を有する容量素子を備えた半導体装置およびその製造方法を提供することにある。
【００３２】
【課題を解決するための手段】
本発明の第１の半導体装置は、半導体基板上に形成されたゲート電極と、上記半導体基板における上記ゲート電極の両側方の領域に形成された第１，第２の不純物拡散層とを有するトランジスタと、上記トランジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜の上に形成され、上部電極と，下部電極と，上記上部電極と上記下部電極との間に介在する容量絶縁膜とを有し、上記上部電極または上記下部電極が上記トランジスタの上記第１の不純物拡散層に接続される容量素子と、上記第１層間絶縁膜と上記容量素子とを覆う第２層間絶縁膜と、上記第１層間絶縁膜と上記第２層間絶縁膜とを貫通し、上記トランジスタの上記第２の不純物拡散層に到達する第１のコンタクトホールと、上記第１のコンタクトホールの内表面を覆う、水素透過防止機能を有する配線プラグ用水素透過防止層と、上記配線プラグ用水素透過防止層の上に設けられ上記第１のコンタクトホールを埋める配線用プラグとを備えている。
【００３３】
これにより、高濃度水素雰囲気下において配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜と第２層間絶縁膜とに拡散する水素の量を低減させることができる。このことにより、容量絶縁膜に到達している水素の量が少ないので、容量素子の劣化の小さい半導体装置が得られる。
【００３４】
上記配線プラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つの材料からなることが好ましい。
【００３５】
上記第１層間絶縁膜を貫通して、上記トランジスタの上記第１不純物拡散層に到達する第２のコンタクトホールと、上記第２のコンタクトホールの内表面を覆う、水素透過防止機能を有するキャパシタプラグ用水素透過防止層と、上記キャパシタプラグ用水素透過防止層の上に設けられ上記第２のコンタクトホールを埋めるキャパシタ用プラグとを有し、上記キャパシタ用プラグが上記下部電極と接していることにより、配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜に拡散した水素がキャパシタ用プラグを通過して容量絶縁膜に到達することが少ない半導体装置を得ることができる。
【００３６】
上記キャパシタプラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つからなることが好ましい。
【００３７】
上記下部電極の下部は、下部電極用水素透過防止層であり、上記下部電極用水素透過防止層および上記容量絶縁膜と第１層間絶縁膜との間に介在する，絶縁体からなる水素透過防止用下敷き層と、上記上部電極の上方を覆い、上記水素透過防止用下敷き層に接触する水素透過防止用被覆層とをさらに備えていることにより、配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜と第２層間絶縁膜とに拡散した水素の容量絶縁膜への到達が阻止されるので、容量素子の劣化が抑制される。
【００３８】
上記水素透過防止用被覆層は、窒化チタンアルミニウム，窒化チタンまたは窒化タンタルからなることにより、高エネルギーイオンを用いずに水素透過防止用被覆層を形成することができるため、受けるダメージが小さく劣化が少ない容量素子が得られる。
【００３９】
上記容量絶縁膜は、タンタル酸ビスマスストロンチウムなどのビスマス層状ペロブスカイト構造を有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸バリウムストロンチウムか，酸化タンタルのうちの少なくとも一つの化合物により形成されていることが好ましい。
【００４０】
本発明の第２の半導体装置は、半導体基板上に形成されたゲート電極と、上記半導体基板における上記ゲート電極の両側方の領域に形成された第１，第２の不純物拡散層とを有するトランジスタと、上記トランジスタを覆う第１層間絶縁膜と、上記第１層間絶縁膜を貫通し、上記トランジスタの上記第１の不純物拡散層に到達するコンタクトホールと、上記コンタクトホールの内表面を覆う、水素透過防止機能を有するキャパシタプラグ用水素透過防止層と、上記キャパシタプラグ用水素透過防止層の上に設けられ上記コンタクトホールを埋めるキャパシタ用プラグと、上記第１層間絶縁膜の上に形成され、上記キャパシタ用プラグに接する下部電極と，上記下部電極に対向する上部電極と，上記下部電極と上記上部電極との間に介在する容量絶縁膜とを有する容量素子とを備えている。
【００４１】
これにより、高濃度水素雰囲気にさらされる際に、雰囲気中から第１層間絶縁膜に拡散した水素がキャパシタ用プラグを通過して容量絶縁膜に到達するのが阻止されるので、容量素子の劣化が抑制される。
【００４２】
上記キャパシタプラグ用水素透過防止層は、窒化チタンアルミニウム，窒化チタン，窒化タンタルのうちの少なくともいずれか１つからなることが好ましい。
【００４３】
上記容量絶縁膜は、タンタル酸ビスマスストロンチウムなどのビスマス層状ペロブスカイト構造を有する強誘電体材料か，チタン酸ジルコン酸鉛か，チタン酸ジルコン酸ランタン鉛か，チタン酸ストロンチウムか，チタン酸バリウムストロンチウムか，酸化タンタルのうちの少なくとも一つの化合物で形成されていることが好ましい。
【００４４】
本発明の第１の半導体装置の製造方法は、半導体基板上に形成されたゲート電極と、第１，第２の不純物拡散層とを有するトランジスタを備えた半導体装置の製造方法であって、上記半導体基板上に、上記トランジスタを覆う第１層間絶縁膜を形成する工程（ａ）と、上記第１層間絶縁膜の上に、下部電極と，容量絶縁膜と，上部電極とを有し、上記下部電極または上記上部電極が上記トランジスタの上記第１の不純物拡散層に接続される容量素子を形成する工程（ｂ）と、上記第１層間絶縁膜と上記容量素子との上に第２層間絶縁膜を形成して、上記第１層間絶縁膜と上記第２層間絶縁膜とを貫通し，上記トランジスタの上記第２の不純物拡散層に到達する第１のコンタクトホールを形成する工程（ｃ）と、上記第１のコンタクトホールの内表面を覆う配線プラグ用水素透過防止層を形成する工程（ｄ）と、上記配線プラグ用水素透過防止層の上に上記第１のコンタクトホールを埋める配線用プラグを形成する工程（ｅ）とを含む。
【００４５】
これにより、工程（ｅ）において、高濃度水素雰囲気下で配線用プラグを形成する際に、雰囲気中から第１層間絶縁膜と第２層間絶縁膜とに拡散する水素の量を低減させることができる。このことにより、容量絶縁膜に到達する水素の量も低減させることができ、形成される容量素子の劣化を抑制することができる。
【００４６】
上記工程（ｂ）は、上記第１層間絶縁膜を貫通して上記トランジスタの上記第１の不純物拡散層に到達する第２のコンタクトホールを形成する副工程（ｂ１）と、上記第２のコンタクトホールの内表面を覆う，水素透過防止機能を有するキャパシタプラグ用水素透過防止層を形成する副工程（ｂ２）と、上記副工程（ｂ２）の後、上記キャパシタプラグ用水素透過防止層の上に上記第２のコンタクトホールを埋めるキャパシタ用プラグを形成する副工程（ｂ３）と  、上記キャパシタ用プラグの上に上記下部電極を形成する副工程（ｂ４）とを有することにより、配線用プラグを形成する工程で、雰囲気中から第１層間絶縁膜に拡散した水素が、キャパシタ用プラグを通過して容量絶縁膜に到達することを阻止することができる。
【００４７】
本発明の第２の半導体装置の製造方法は、半導体基板上に形成されたゲート電極と、第１，第２の不純物拡散層とを有するトランジスタを備えた半導体装置の製造方法であって、上記半導体基板上に、上記トランジスタを覆う第１層間絶縁膜を形成する工程（ａ）と、上記第１層間絶縁膜を貫通し、上記トランジスタの上記第１の不純物拡散層に到達するコンタクトホールを形成する工程（ｂ）と、上記コンタクトホールの内表面を覆うキャパシタプラグ用水素透過防止層を形成し、上記キャパシタプラグ用水素透過防止層の上に、上記コンタクトホールを埋めるキャパシタ用プラグを形成する工程（ｃ）と、上記第１層間絶縁膜の上に、上記キャパシタ用プラグに接する下部電極と，容量絶縁膜と，上部電極とを有する容量素子を形成する工程（ｄ）とを含む。
【００４８】
これにより、工程（ｄ）の後の高濃度水素雰囲気にさらされる工程においても、雰囲気中から第１層間絶縁膜に拡散した水素が、キャパシタ用プラグを通過して容量絶縁膜に到達することを阻止することができる。その結果、劣化の小さい容量素子を備えた半導体装置を製造することができる。
【００４９】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態における半導体装置およびその製造方法について、図１，図２（ａ）〜（ｈ）を参照しながら説明する。図１は、本実施形態における半導体装置の構造を示した断面図である。図２（ａ）〜（ｈ）は、本実施形態における半導体装置の製造工程を示した断面図である。
【００５０】
図１に示すように、本実施形態の半導体装置において、半導体基板１の表面部には、不純物拡散層４としてソース・ドレイン領域が離間して設けられている。半導体基板１のうち、不純物拡散層４のソース領域とドレイン領域との間に介在する部分がチャネル領域として機能する。半導体基板１の活性領域上において不純物拡散層４のソース領域とドレイン領域との間にはゲート酸化膜２が設けられ、ゲート酸化膜２の上にはゲート電極３が設けられている。上記不純物拡散層４，チャネル領域，ゲート酸化膜２およびゲート電極３によりメモリセルトランジスタ５が形成されている。
【００５１】
半導体基板１の上には、ゲート電極３を覆う第１層間絶縁膜６が設けられており、第１層間絶縁膜６の上の一部には、絶縁体材料であるＡｌ2Ｏ3からなり，容量素子１５内への水素侵入を防止する水素透過防止用下敷き層７ａが形成されている。そして、水素透過防止用下敷き層７ａおよび第１層間絶縁膜６を貫通して不純物拡散層４に到達するコンタクトホール８が形成されており、それを埋めるＷ（タングステン）からなるキャパシタ用プラグ１０ａが形成されている。キャパシタ用プラグ１０ａの上面の全体と、水素透過防止用下敷き層７ａの上面のうちキャパシタ用プラグ１０ａを囲む部分とは、導電体材料である窒化チタンアルミニウムからなる下部電極用水素透過防止層１１ａによって覆われている。下部電極用水素透過防止層１１ａの上にはＰｔからなる下部電極主要部１２ａが形成されている。導電体材料からなる下部電極用水素透過防止層１１ａは、下部電極主要部１２ａとキャパシタ用プラグ１０ａとの間に介在することにより、下部電極の一部として機能すると同時に、水素がキャパシタ用プラグ１０ａを通過して下部電極主要部１２ａに侵入することを防止する役割を果たす。下部電極主要部１２ａの上には、下部電極主要部１２ａと下部電極用水素透過防止層１１ａとを覆い，水素透過防止用下敷き層７ａの上の一部に延びる容量絶縁膜１３ａが形成されている。容量絶縁膜１３ａの材料としては強誘電体材料であるＳｒ2Ｂｉ2（Ｔａ2-xＮｂx）Ｏ9   （０≦ｘ≦２）などが用いられる。さらに、容量絶縁膜１３ａを挟んで下部電極主要部１２ａに対向する，Ｐｔからなる上部電極１４ａが設けられている。上部電極１４ａは容量絶縁膜１３ａを覆って，水素透過防止用下敷き層７ａの上面と接するように形成されている。そして、上部電極１４ａは、絶縁体材料であるＡｌ2Ｏ3からなる水素透過防止用被覆層１６ａにより覆われている。以上のように、容量絶縁膜１３ａは、水素透過防止用下敷き層７ａ，下部電極用水素透過防止層１１ａおよび水素透過防止用被覆層１６ａによって、ほぼ全周囲を囲まれている。
【００５２】
第１層間絶縁膜６の上には、上述の容量素子１５を覆う第２層間絶縁膜１７が設けられている。そして、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して半導体基板１における不純物拡散層４に到達するコンタクトホール１８が形成されており、コンタクトホール１８の内表面は、窒化チタンアルミニウムからなる配線プラグ用水素透過防止層１９ａにより覆われている。そして、配線プラグ用水素透過防止層１９ａの上には、コンタクトホール１８を埋める，Ｗからなる配線用プラグ２０ａが形成されている。配線用プラグ２０ａは、第２層間絶縁膜１７の上において配線層２１と接続されて、外部回路と接続可能になっている。
【００５３】
なお、本実施形態においては、容量素子１５における上部電極１４ａは短冊状に延びて複数のセルに共有されている。つまり、１つの上部電極１４ａの下には、複数個の下部電極主要部１２ａが上部電極１４ａに対向して並んでいる。この構造を採ることにより、上部電極１４ａと外部回路とを電気的に接続するためには、１つの上部電極１４ａについて少なくとも一カ所でコンタクトが形成されておればよい。
【００５４】
次に、本実施形態における半導体装置の製造方法において、図２（ａ）〜（ｈ）を参照しながら説明する。
【００５５】
まず、図２（ａ）に示す工程で、不純物拡散層４，チャネル領域，ゲート酸化膜２，ゲート電極３からなるメモリセルトランジスタ５を有する半導体基板１の上に、第１層間絶縁膜６を堆積する。その後、第１層間絶縁膜６の上に、Ａｌ2Ｏ3膜７を形成する。
【００５６】
次に、図２（ｂ）に示す工程で、Ａｌ2Ｏ3膜７と第１層間絶縁膜６とを貫通して半導体基板１における不純物拡散層４に到達するコンタクトホール８を、ＲＩＥ（Reactive Ion Etching）等によってエッチングすることにより形成する。その後、基板上に、コンタクトホール８を埋めて，Ａｌ2 Ｏ3 膜７を覆うＷ膜１０を、ＣＶＤにより堆積する。なお、Ｗ膜１０に代わって、ポリシリコン膜を用いてもよい。
【００５７】
次に、図２（ｃ）に示す工程で、ＣＭＰ（Chemical Mechanical Polishing)を行なってＷ膜１０をＡｌ2Ｏ3膜７が露出するまで除去することにより、コンタクトホール８を埋めるキャパシタ用プラグ１０ａを形成する。そして、Ａｌ2Ｏ3膜７とキャパシタ用プラグ１０ａとの上に、窒化チタンアルミニウム膜１１を形成し、さらに、下部電極用Ｐｔ膜１２を形成する。
【００５８】
そして、図２（ｄ）に示す工程で、窒化チタンアルミニウム膜１１と下部電極用Ｐｔ膜１２とのうち、メモリセルプラブ１０ａとその外縁部との上に位置する部分を残してパターニングすることにより、下部電極用水素透過防止層１１ａと下部電極主要部１２ａとを形成する。その後、基板上に、絶縁性金属酸化物材料であるＳｒ2Ｂｉ2（Ｔａ2-xＮｂx）Ｏ9 からなる膜を堆積した後、下部電極主要部１２ａと下部電極用水素透過防止層１１ａとを覆う部分を残してパターニングすることにより容量絶縁膜１３ａを形成する。ここで、容量絶縁膜１３ａの堆積方法としては、ＭＯＤ（Metal Organic Deposition）法，ゾルゲル法，スパッタ法，ＣＶＤ法などがある。さらに、基板上に、上部電極用Ｐｔ膜１４を形成する。
【００５９】
次に、図２（ｅ）に示す工程で、上部電極用Ｐｔ膜１４のうち容量絶縁膜１３ａを覆う部分を残してパターニングし、続けて、Ａｌ2Ｏ3膜７のうち上面に露出している部分を除去する。これにより、上部電極１４ａと水素透過防止用下敷き層７ａを形成する。その後、酸素雰囲気中，８００℃，１分の条件でＲＴＡ処理を行なうことにより、容量絶縁膜１３ａを構成する絶縁性金属酸化物を結晶化させる。それから、スパッタ法，ＣＶＤ法などにより基板上にＡｌ2Ｏ3膜１６を形成する。
【００６０】
その後、図２（ｆ）に示す工程で、Ａｌ2Ｏ3膜１６のうち上部電極１４ａを覆う部分を残してＲＩＥなどによりパターニングして、水素透過防止用被覆層１６ａを形成する。このとき、水素透過防止用下敷き層７ａと水素透過防止用被覆層１６ａとは第１層間絶縁膜６上においてつながっている。その後、基板上に、水素透過防止用被覆層１６ａを覆う第２層間絶縁膜１７を、ＣＶＤにより形成する。
【００６１】
次に、図２（ｇ）に示す工程で、フォトリソグラフィーとＲＩＥによるエッチングとを行なって、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して、半導体基板１における不純物拡散層４に到達するコンタクトホール１８を形成する。その後、スパッタ法により、コンタクトホール１８の内壁上と第２層間絶縁膜１７上とに窒化チタンアルミニウム膜１９を形成する。続いて、窒化チタンアルミニウム膜１８の上に、Ｗ膜２０を形成する。Ｗ膜２０は、窒化チタンアルミニウム膜１９を挟んでコンタクトホール１８を埋め，かつ窒化チタンアルミニウム膜１９を挟んで第２層間絶縁膜１７を覆っている。
【００６２】
図２（ｈ）に示す工程で、ＣＭＰを行なって、Ｗ膜２０と窒化チタンアルミニウム膜１９とを第２層間絶縁膜１７が露出するまで除去することにより、配線プラグ用水素透過防止層１９ａと、配線プラグ用水素透過防止層１９ａを挟んでコンタクトホール１８を埋める配線用プラグ２０ａとを形成する。その後、配線用プラグ２０ａの上面上に配線層２１を形成する。
【００６３】
以下に、本実施形態の半導体装置の製造工程における利点について、図２（ｇ），図３を参照しながら述べる。図３は、実施形態の半導体装置の製造工程のうち図２（ｇ）に示す工程における水素の拡散経路を示した断面図である。
【００６４】
本実施形態においては、図２（ｇ）に示す工程で、ＷをＣＶＤ（化学気相成長）法によって堆積してコンタクトホール１８を埋めるＷ膜２０を形成する。このとき、Ｗの核形成工程と成長工程とを連続して行い、核形成工程では、六フッ化タングステンを、水素のみを含む雰囲気中で還元堆積させる手法を用いる。つまり、ここでは、水素濃度が非常に高い雰囲気において処理を行なう。
【００６５】
このとき、容量絶縁膜１３ａ内に水素が侵入する可能性のある経路としては、図３に示すように、第２層間絶縁膜１７の上面から水素透過防止用被覆層１６ａに向かう経路Ａ（矢印Ａ），コンタクトホール１８内から水素透過防止用被覆層１６ａに向かう経路Ｂ（矢印Ｂ），コンタクトホール１８内から水素透過防止用下敷き層７ａに向かう経路Ｃ（矢印Ｃ），コンタクトホール１８内から下部電極用水素透過防止層１１ａに向かう経路Ｄ（矢印Ｄ）がある。
【００６６】
従来の製造方法においては、従来の技術の欄で述べたように多量の水素が各経路Ａ〜Ｄに拡散するため、特に経路Ｄにおいては水素の一部が容量絶縁膜１３ａ内に侵入していた。
【００６７】
しかし、本実施形態においては、配線用プラグ２０ａを形成するためにＷを堆積するときには、コンタクトホール１８の内壁上および第２層間絶縁膜１７の上は、水素透過防止機能を有する窒化チタンアルミニウム膜１９により覆われている。そのため、高濃度水素雰囲気下においてＷを堆積する際に、雰囲気中から第１層間絶縁膜６，第２層間絶縁膜１７へ拡散する水素の量は、従来の製造方法の場合と比較して少なくなる。そして、経路Ｄ（矢印Ｄ）においても拡散する水素の量が減少するため、下部電極用水素透過防止層１１ａを通過して容量絶縁膜１３ａへ到達する水素の量を低減することができる。その結果、容量素子１５の特性劣化を抑制することができる。
【００６８】
ところで、本実施形態においては、水素透過防止被覆膜１６ａの材料として、従来用いられているＡｌ2Ｏ3に代えて窒化チタンアルミニウム等の窒化物系導電性材料を用いることにより、より高い性能を有する半導体装置を得ることができる。それについて以下に述べる。
【００６９】
従来では、プラグを形成するために基板上にＷを堆積する工程では、雰囲気中の水素が多量に第１層間絶縁膜，第２層間絶縁膜に拡散するため、容量素子を囲む水素透過防止層のうち下部電極用水素透過防止層を除くものの材料には、高い水素透過防止機能を有するＡｌ2Ｏ3を用いていた。しかし、Ａｌ2Ｏ3は安定で緻密な材料であるため、高いエネルギーを有するイオンを用いてエッチングを行なう必要があり、その高いエネルギーを有するイオンが容量素子にダメージを与えることもあった。
【００７０】
しかし、本実施形態においては、配線用プラグ２０ａを形成するためにＷを堆積するときには、コンタクトホール１８の内壁上および第２層間絶縁膜１７の上は、水素透過防止機能を有する窒化チタンアルミニウム膜１９により覆われている。そのため、第１層間絶縁膜６，第２層間絶縁膜１７へ拡散する水素の量は従来の製造方法における場合より少なくなる。すると、水素透過防止被覆層１６ａに到達する経路である経路Ａ，Ｂにおいても拡散する水素の量は減少する。その結果、水素透過防止用被覆膜１６ａの材料としてＡｌ2Ｏ3より水素透過防止機能の低い窒化チタンアルミニウムを用いた場合でも、ほぼ確実に容量絶縁膜１３ａへの水素の侵入を阻止することができる。
【００７１】
そして、窒化チタンアルミニウムをパターニングする際には、Ａｌ2Ｏ3のパターニングほど高いエネルギーを有するイオンが必要ないので、容量素子１５に与えるダメージを低減することができる。なお、水素透過防止用被覆膜１６ａの膜厚を、水素透過をほぼ完全に防止できる程度に厚くしても、剥がれ等の不具合は生じない。以上のことから、水素透過防止用被覆膜１６ａの材料として窒化チタンアルミニウムを用いた場合には、Ａｌ2Ｏ3を用いた場合と比較して高い性能を得ることができる。
【００７２】
また、水素透過防止用被覆膜１６ａの材料として導電性材料である窒化チタンアルミニウムを用いているが、水素透過防止用下敷き膜７ａとして絶縁材料を用いることによって、容量素子１５の上部電極１４ａと下部電極主要部１２ａとが電気的に接続されることにより発生するショートを回避することができる。
【００７３】
ここで、本実施形態における半導体装置と従来の半導体装置とのヒステリシス特性について述べる。
【００７４】
容量絶縁膜の材料として、自発分極を有するＳｒ2Ｂｉ2（Ｔａ2-XＮｂX）Ｏ9 （０≦ｘ≦２）のような強誘電体材料を用いた強誘電体容量素子においては、その容量特性の良否は残留分極（Ｐｒ）の大きさで表される。この残留分極値は分極履歴特性（ヒステリシス特性）を測定することにより得られる。
【００７５】
図４は、本実施形態における半導体装置と従来の半導体装置とにおける容量素子のヒステリシス特性を比較したものである。図４において、残留分極値はヒステリシス曲線と分極軸（縦軸）との交点の示す値である。通常は、ヒステリシス曲線と分極軸との交点のうち正の分極軸における交点と負の分極軸における交点との間の距離を２Ｐｒと呼び、残留分極値の目安とする。
【００７６】
図４において、点線曲線Ａ１は従来の半導体装置のヒステリシス特性を示しており、破線曲線Ａ２は本実施形態の半導体装置のうち水素透過防止用被覆膜１６ａとしてＡｌ2Ｏ3を用いた場合のヒステリシス特性を示している。従来の半導体装置において、２Ｐｒの値は約５μＣ／ｃｍ2 である。それに対し、本実施形態の半導体装置において水素透過防止被覆膜１６ａの材料としてＡｌ2Ｏ3を用いた場合には、２Ｐｒの値は約１５μＣ／ｃｍ2 であり、従来の半導体装置と比較してヒステリシス特性が向上していることがわかる。それは、配線用プラグ２０ａを形成するためにＷを堆積する際に、コンタクトホール１８の内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミニウム膜１９により覆ったことにより、第１層間絶縁膜６，第２層間絶縁膜１７中を経て容量絶縁膜１３ａに到達する水素の量が減少したためである。
【００７７】
一方、図４において、実線曲線Ａ３は、本実施形態の半導体装置のうち水素透過防止被膜層１６ａの材料として窒化チタンアルミニウムを用いた場合のヒステリシス特性を示している。この場合の２Ｐｒの値は約１７．５μＣ／ｃｍ2であり、上記のＡｌ2Ｏ3 を用いた場合と比較してさらにヒステリシス特性が向上していることがわかる。その理由としては次のことが挙げられる。配線用プラグ１２０ａを形成するためにＷを堆積する際に、コンタクトホール１８の内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミニウム膜１９により覆ったことにより、第１層間絶縁膜６，第２層間絶縁膜１７中へ水素が拡散する量が低減したため、水素透過防止被覆層１６ａの材料として窒化チタンアルミニウムを用いても、容量絶縁膜１３ａへの水素の侵入をほぼ確実に阻止できる。それに加え、窒化チタンアルミニウムはＡｌ2Ｏ3よりも加工しやすいため、エッチングの際に容量素子１５に与えるダメージを低減することができるためである。
【００７８】
（第２の実施形態）
本発明の第２の実施形態における半導体装置およびその製造方法について、図５，図６（ａ）〜（ｈ）を参照しながら説明する。図５は、本実施形態における半導体装置の構造を示した断面図である。図６（ａ）〜（ｈ）は、本実施形態における半導体装置の製造工程を示した断面図である。
【００７９】
なお、図５において第１の実施形態と同じ構造を有する部材には、図１と同じ符号を付けて、その説明を省略する。
【００８０】
本実施形態の半導体装置の特徴は、第１の実施形態の半導体装置の構造に加えて、コンタクトホール８の内表面が窒化チタンアルミニウムからなるキャパシタプラグ用水素透過防止層９ａにより覆われている点である。Ｗからなるキャパシタ用プラグ１０ａは、キャパシタプラグ用水素透過防止層９ａを挟んでコンタクトホール８を埋めている。キャパシタ用プラグ１０ａとキャパシタプラグ用水素透過防止層９ａとの上面の全体と、水素透過防止用下敷き層７ａの上面のうちキャパシタプラグ用水素透過防止層９ａを囲む部分とは、導電体材料である窒化チタンアルミニウムからなる下部電極用水素透過防止層１１ａによって覆われている。
【００８１】
次に、本実施形態における半導体装置の製造方法において、図６（ａ）〜（ｈ）を参照しながら説明する。
【００８２】
まず、図６（ａ）に示す工程で、不純物拡散層４，チャネル領域，ゲート酸化膜２，ゲート電極３からなるメモリセルトランジスタ５を有する半導体基板１の上に、第１層間絶縁膜６を堆積する。その後、第１層間絶縁膜６の上に、Ａｌ2 Ｏ3膜７を形成する。
次に、図６（ｂ）に示す工程で、Ａｌ2Ｏ3膜７と第１層間絶縁膜６とを貫通して半導体基板１における不純物拡散層４に到達するコンタクトホール８を、ＲＩＥ等によってエッチングすることにより形成する。その後、スパッタ法により、コンタクトホール８の内壁上とＡｌ2Ｏ3膜７上とに窒化チタンアルミニウム膜９を形成する。続いて、窒化チタンアルミニウム膜９の上に、Ｗ膜１０を形成する。Ｗ膜１０は、窒化チタンアルミニウム膜９を挟んでコンタクトホール９を埋め、かつ窒化チタンアルミニウム膜９を挟んでＡｌ2Ｏ3膜７を覆っている。なお、Ｗ膜１０に代わって、ポリシリコン膜を用いてもよい。
【００８３】
次に、図６（ｃ）に示す工程で、ＣＭＰを行なってＷ膜１０と窒化チタンアルミニウム膜９とをＡｌ2Ｏ3膜７が露出するまで除去することにより、キャパシタプラグ用水素透過防止層９ａと、キャパシタプラグ用水素透過防止層９ａを挟んでコンタクトホール８を埋めるキャパシタ用プラグ１０ａとを形成する。そして、Ａｌ2Ｏ3膜７とキャパシタ用プラグ１０ａとの上に、窒化チタンアルミニウム膜１１を形成し、さらに、下部電極用Ｐｔ膜１２を形成する。
【００８４】
そして、図６（ｄ）に示す工程で、窒化チタンアルミニウム膜１１と下部電極用Ｐｔ膜１２とのうち、キャパシタ用プラグ１０ａとその外縁部との上に位置する部分を残してパターニングすることにより、下部電極用水素透過防止層１１ａと下部電極主要部１２ａとを形成する。その後、基板上に、絶縁性金属酸化物材料であるＳｒ2Ｂｉ2（Ｔａ2-xＮｂx）Ｏ9 からなる膜を堆積した後、下部電極主要部１２ａと下部電極用水素透過防止層１１ａとを覆う部分を残してパターニングすることにより容量絶縁膜１３ａを形成する。ここで、容量絶縁膜１３ａの堆積方法としては、ＭＯＤ法，ゾルゲル法，スパッタ法，ＣＶＤ法などがある。さらに、基板上に、上部電極用Ｐｔ膜１４を形成する。
【００８５】
次に、図６（ｅ）に示す工程で、上部電極用Ｐｔ膜１４のうち容量絶縁膜１３ａを覆う部分を残してパターニングし、続けて、Ａｌ2Ｏ3膜７のうち上面に露出している部分を除去する。これにより、上部電極１４ａと水素透過防止用下敷き層７ａを形成する。その後、酸素雰囲気中，８００℃，１分の条件でＲＴＡ処理を行なうことにより、容量絶縁膜１３ａを構成する絶縁性金属酸化物を結晶化させる。それから、スパッタ法，ＣＶＤ法などにより基板上にＡｌ2Ｏ3膜１６を形成する。
【００８６】
その後、図６（ｆ）に示す工程で、Ａｌ2Ｏ3膜１６のうち上部電極１４ａを覆う部分を残してＲＩＥなどによりパターニングして、水素透過防止用被覆層１６ａを形成する。このとき、水素透過防止用下敷き層７ａと水素透過防止用被覆層１６ａとは第１層間絶縁膜６上においてつながっている。その後、基板上に、水素透過防止用被覆層１６ａを覆う第２層間絶縁膜１７を、ＣＶＤにより形成する。
【００８７】
次に、図６（ｇ）に示す工程で、フォトリソグラフィーとＲＩＥによるエッチングとを行なって、第２層間絶縁膜１７と第１層間絶縁膜６とを貫通して、半導体基板１における不純物拡散層４に到達するコンタクトホール１８を形成する。その後、スパッタ法により、コンタクトホール１８の内壁上と第２層間絶縁膜１７上とに窒化チタンアルミニウム膜１９を形成する。続いて、窒化チタンアルミニウム膜１９の上に、Ｗ膜２０を形成する。Ｗ膜２０は、窒化チタンアルミニウム膜１９を挟んでコンタクトホール１８を埋め，かつ窒化チタンアルミニウム膜１９を挟んで第２層間絶縁膜１７を覆っている。
【００８８】
図６（ｈ）に示す工程で、ＣＭＰを行なって、Ｗ膜２０と窒化チタンアルミニウム膜１９とを第２層間絶縁膜１７が露出するまで除去することにより、配線プラグ用水素透過防止層１９ａと、配線プラグ用水素透過防止層１９ａを挟んでコンタクトホール１８を埋める配線用プラグ２０ａとを形成する。その後、配線用プラグ２０ａの上面上に配線層２１を形成する。
【００８９】
以下に、本実施形態の半導体装置の製造工程における利点について、図６（ｇ），図７を参照しながら述べる。図７は、本実施形態の半導体装置の製造工程のうち図６（ｇ）に示す工程における水素の拡散経路を示した断面図である。
【００９０】
本実施形態においては、第１の実施形態の半導体装置の製造方法において発揮される効果がそのまま発揮される。
【００９１】
それに加えて、図６（ｇ）に示す工程で配線用プラグ２０ａを形成するためにＷを堆積するときには、コンタクトホール８の内壁がキャパシタプラグ用水素透過防止層９ａによって覆われている。そのため、経路Ｄにおいて、第１層間絶縁膜６に拡散してきた水素が、キャパシタ用プラグ８ａ内に侵入することが阻止される。その結果、経路Ｄにおいて、容量絶縁膜１３ａに到達する水素の量をより減少させることができる。その結果、より確実に、容量素子１５の特性の劣化を抑制することができる。
【００９２】
さらに、本実施形態のうち上記の半導体装置には、次のような利点がある。容量素子１５が形成された後、その周囲の領域においてトランジスタ等が形成されるときに水素が使用されても、容量絶縁膜１３ａの内部への水素の侵入をほぼ確実に抑制できる。それは、容量素子１５の外部から下部電極用水素透過防止層１１ａの方向へ向かい，容量絶縁膜１３ａの内部に侵入しようとする水素が、下部電極用水素透過防止層１１ａとキャパシタプラグ用水素透過防止層９ａとにより、二重に阻止されるからである。
【００９３】
本実施形態において、水素透過防止用被覆膜１６ａの材料として、窒化チタンアルミニウム等の窒化物係導電性材料を用いた場合にも、第１の実施形態の半導体装置の製造方法において発揮される効果がそのまま発揮される。
【００９４】
ここで、本実施形態における半導体装置と従来の半導体装置とのヒステリシス特性について、図８を参照しながら述べる。図８は、本実施形態における半導体装置と従来の半導体装置とにおける容量素子のヒステリシス特性を比較したものである。
【００９５】
図８において、点線曲線Ｂ１は従来の半導体装置のヒステリシス特性を示しており、破線曲線Ｂ２は本実施形態の半導体装置のうち水素透過防止用被覆膜１６ａとしてＡｌ2Ｏ3を用いた場合のヒステリシス特性を示している。従来の半導体装置における２Ｐｒの値は約５μＣ／ｃｍ2 である。そして、本実施形態の半導体装置において水素透過防止被覆膜１６ａの材料としてＡｌ2Ｏ3を用いた場合には、２Ｐｒの値は約１８μＣ／ｃｍ2 であり、この値は、従来の半導体装置における値より向上している。それは、配線用プラグ１２０ａを形成するためにＷを堆積する際に、コンタクトホール１８の内壁上と第２層間絶縁膜１７の上とを窒化チタンアルミニウム膜１９により覆い、さらにコンタクトホール８の内壁上をキャパシタプラグ用水素透過防止層９ａで覆ったことにより、容量絶縁膜１３ａに到達する水素の量が減少したためである。
【００９６】
一方、図４において、実線曲線Ｂ３は、本実施形態の半導体装置のうち水素透過防止被膜層１６ａの材料として窒化チタンアルミニウムを用いた場合のヒステリシス特性を示している。この場合の２Ｐｒの値は約２０．５μＣ／ｃｍ2であり、上記のＡｌ2Ｏ3 を用いた場合と比較してさらにヒステリシス特性が向上していることがわかる。その理由は、第１の実施形態の欄ですでに述べた通りである。
【００９７】
しかも、本実施形態における２Ｐｒの値は、水素透過防止用被覆層１６ａがＡｌ2Ｏ3であるときには約１８μＣ／ｃｍ2 であり、窒化チタンアルミニウムであるときには約２０．５μＣ／ｃｍ2 である。このそれぞれの値は、第１の実施形態におけるそれぞれの値と比較して高い値となっている。（第１の実施形態における２Ｐｒの値は、前者が約１５μＣ／ｃｍ2 であり、後者が約１７．５μＣ／ｃｍ2 である。）それは、配線用プラグ２０ａを形成するためにＷを堆積する工程において、コンタクトホール１８の内壁上に加えてコンタクトホール８の内壁上をも窒化チタンアルミニウム膜で覆うことにより、経路Ｄにおいて容量絶縁膜１３ａ内に侵入する水素の量をさらに減少させることができるからである。
【００９８】
（その他の実施形態）
上記第１，第２の実施形態では、上部電極１４ａが短冊状に延びて複数のセルに共有されているが、本発明においては、上部電極が１つのセルからなり、上部電極，容量絶縁体，下部電極から構成される容量素子ごとに上部電極へのコンタクトが形成されていてもよい。以下に、その場合の半導体装置について図９を参照しながら述べる。
【００９９】
図９は、本発明の半導体装置のうち、上部電極と外部回路とを接続するためのコンタクトが各容量素子に形成されている半導体装置の構造を示した断面図である。図９に示す半導体装置の特徴として、次の点が挙げられる。第１の実施形態の半導体装置の構造に加えて、第２層間絶縁膜１７を貫通して水素透過防止用被覆層１６ａに到達するコンタクトホール２２が形成されている。そして、コンタクトホール２２の内表面を覆う上部電極用水素透過防止層２３ａと、その上にコンタクトホール２２を埋めるプラグ２４ａとが設けられている。なお、水素透過防止用被覆層１６ａ，上部電極用水素透過防止層２３ａは、導電体材料の窒化チタンアルミニウム，窒化チタンまたは窒化タンタルからなっており、水素透過防止用被覆層１６ａ，上部電極用水素透過防止層２３ａによりプラグ２４ａと上部電極１４ａとが電気的に接続されている。
【０１００】
なお、図９では第１の実施形態の半導体装置の構造に加えて上部電極用のコンタクトを形成しているが、第２の実施形態の半導体装置の構造に加えても同様に上部電極用コンタクトを形成することができる。
【０１０１】
上記の実施形態では、下部電極用水素透過防止層１１ａの材料に窒化チタンアルミニウムを用いたが、本発明においては下部電極用水素透過防止層１１ａの材料は、導電性の窒化物系材料の窒化チタン，窒化タンタルなどであってもよい。
【０１０２】
上記の実施形態では、水素透過防止用被覆膜，配線用プラグ被覆層１９ａ，キャパシタプラグ用水素透過防止層９ａの材料に窒化チタンアルミニウムを用いたが、本発明においては、水素透過防止用被覆膜，配線プラグ用水素透過防止層１９ａ，キャパシタプラグ用水素透過防止層９ａの材料は、窒化物系材料の窒化チタン，窒化タンタル，窒化ケイ素などでもよい。
【０１０３】
上記の実施形態では、容量絶縁膜１３ａとして強誘電体のＳｒ2Ｂｉ2（Ｔａ2-xＮｂx）Ｏ9 が用いられていたが、本発明においては、他の強誘電体材料，高誘電体材料を用いてもよい。容量絶縁膜１３ａの具体的な材料としては、チタン酸ストロンチウム膜，チタン酸バリウムストロンチウム膜，酸化タンタル膜，チタン酸ジルコン酸鉛膜，チタン酸ジルコン酸ランタン鉛膜，タンタル酸化膜とシリコン窒化膜との積層膜等が挙げられる。
【０１０４】
なお、本発明の半導体層１が形成される半導体基板としては、Ｓｉ基板やＳＯＩ基板が挙げられる。
【０１０５】
上述の第２の実施形態においては、キャパシタプラグ用水素透過防止層９ａと配線プラグ用水素透過防止層１９ａとが形成されているが、本発明においては、キャパシタプラグ用水素透過防止層９ａのみが形成されていてもよい。
【０１０６】
上記実施形態では、上部電極１４ａがセルプレートとなっているが、本発明では、下部電極が大きなセルプレートとなっており、上部電極が配線を介してメモリセルトランジスタの不純物拡散層に接続されている構造を有していてもよい。
【０１０７】
【発明の効果】
本発明における半導体装置およびその製造方法によれば、コンタクトホールの内壁上を水素透過防止層で覆った後にコンタクトホールを埋める配線用プラグを形成する。このことにより、高濃度水素雰囲気下で配線用プラグを形成しても、容量素子における容量絶縁膜への水素の拡散量を低減できることから、容量素子の特性の劣化を防ぐことができる。
【０１０８】
さらに、容量素子の上面および側面を被覆する水素透過防止層に用いる材料を、よりエッチングが容易である材料に代えることができるため、容量素子の特性をさらに向上させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置の構造を示す断面図である。
【図２】（ａ）〜（ｈ）は、本発明の第１の実施形態における半導体装置の製造工程を示す断面図である。
【図３】図２（ｇ）に示す工程で、配線用プラグを形成するためのＷ膜をタングステンＣＶＤ法によって形成するときの水素の拡散経路を示した断面図である。
【図４】本発明の第１の実施形態の半導体装置と従来の半導体装置とにおけるヒステリシス特性を比較した図である。
【図５】本発明の第２の実施形態における半導体装置の構造を示す断面図である。
【図６】（ａ）〜（ｈ）は、本発明の第２の実施形態における半導体装置の製造工程を示す断面図である。
【図７】図６（ｇ）に示す工程で、配線用プラグのためのＷ膜をタングステンＣＶＤ法によって形成するときの水素の拡散経路を示す断面図である。
【図８】本発明の第１の実施形態の半導体装置と従来の半導体装置とにおけるヒステリシス特性を比較した図である。
【図９】本発明のその他の実施形態における半導体装置の構造を示す断面図である。
【図１０】従来の半導体装置の構造を示す断面図である。
【図１１】（ａ）〜（ｈ）は、従来の半導体装置の製造工程を示す断面図である。
【図１２】図１１（ｇ）に示す工程で、配線用プラグのためのＷ膜をタングステンＣＶＤ法によって形成するときの水素の拡散経路を示す断面図である。
【符号の説明】
１    半導体基板
２    ゲート酸化膜
３    ゲート電極
４    不純物拡散層
５    メモリセルトランジスタ
６    層間絶縁膜
７    Ａｌ2 Ｏ3 膜
７ａ  水素透過防止用下敷き膜
８    コンタクトホール
９      窒化チタンアルミニウム
９ａ    キャパシタプラグ用水素透過防止層
１０    Ｗ膜
１０ａ  キャパシタ用プラグ
１１    窒化チタンアルミニウム膜
１１ａ  下部電極水素透過防止層
１２    下部電極用Ｐｔ膜
１２ａ  下部電極主要部
１３ａ  容量絶縁膜
１４    上部電極用Ｐｔ膜
１４ａ  上部電極
１５    容量素子
１６    Ａｌ2Ｏ3膜
１６ａ  水素透過防止用被覆層
１７    第２層間絶縁膜
１８    コンタクトホール
１９    窒化チタンアルミニウム膜
１９ａ  配線プラグ用水素透過防止層
２０    Ｗ膜
２０ａ  配線用プラグ
２１    配線層
２２    コンタクトホール
２３ａ  上部電極用水素透過防止層
２４ａ    プラグ
【図１】
0004280006.tif 000002
【図２】
0004280006.tif 000003
【図３】
0004280006.tif 000004
【図４】
0004280006.tif 000005
【図５】
0004280006.tif 000006
【図６】
0004280006.tif 000007
【図７】
0004280006.tif 000008
【図８】
0004280006.tif 000009
【図９】
0004280006.tif 000010
【図１０】
0004280006.tif 000011
【図１１】
0004280006.tif 000012
【図１２】
0004280006.tif 000013