(57)【特許請求の範囲】
【請求項１】
レジスト膜が施された基板上の一点に入射した電子線により上記レジスト中に蓄積される蓄積エネルギーを計算し、入射点から半径方向への蓄積エネルギー分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定し、上記分割位置で分割された異なるリング幅の複数のリングに対して、上記入射点から半径方向への単位体積あたりの蓄積エネルギー分布を求めるステップＳ１、ステップＳ１で得られた上記蓄積エネルギー分布を用いて、ある点における単一または複数の描画領域からの累積蓄積エネルギーを求め、レジスト膜全域にわたって上記累積蓄積エネルギー分布を計算するステップＳ２、およびステップＳ２が終了後、現像工程を計算し、レジストパターン形状を予測するステップＳ３を備えたことを特徴とする電子線リソグラフィ・シミュレーション方法。
【請求項２】
レジスト膜厚方向のそれぞれの深さにおいて、異なるリング幅の複数のリングに対する蓄積エネルギー分布を設定したことを特徴とする請求項１記載の電子線リソグラフィ・シミュレーション方法。
【請求項３】
レジスト膜が施された基板上の一点に入射した電子線により上記レジスト中に蓄積される蓄積エネルギーを計算し、入射点から半径方向への蓄積エネルギー分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定し、上記分割位置で分割された異なるリング幅の複数のリングに対して、上記入射点から半径方向への単位体積あたりの蓄積エネルギー分布を求める第１の手段、第１の手段で得られた上記蓄積エネルギー分布を用いて、ある点における単一または複数の描画領域からの累積蓄積エネルギーを求め、レジスト膜全域にわたって上記累積蓄積エネルギー分布を計算する第２の手段、および第２の手段における計算が終了後、現像工程を計算し、レジストパターン形状を予測する第３の手段を備えたことを特徴とする電子線リソグラフィ・シミュレーションシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子線（以下、ＥＢと記す）リソグラフィ・シミュレーションに関するものであり、とくに高速性と高精度を兼ね備えたＥＢリソグラフィ・シミュレーション方法およびシステムに関するものである。
【０００２】
【従来の技術】
半導体素子の微細化を進める上で寸法精度を向上させることは、動作可能な素子をつくるために不可欠である。微細パターン形成技術のひとつであるＥＢ描画技術では、近接効果と呼ばれるレジストや基板中での電子線散乱現象があり、この影響でパターンを正確に形成することが難しい。この影響を最小化する方策、あるいは回避する方策を検討するにはＥＢリソグラフィ・シミュレーションの活用が有効である。
【０００３】
一般的にＥＢリソグラフィ・シミュレーションは、まず図１０に示すように、ある加速エネルギーを有するＥＢがレジスト表面の一点から入射し、レジストやその下にある基板の原子と衝突する。この時にはエネルギーを失わない弾性散乱現象や、エネルギーを失う非弾性散乱現象により、元の方向とは違う方向へ散乱し、また違う原子に衝突するといったことを繰り返していく。レジストの下にあるシリコン基板やその他の下地構造はレジストより密度が高く、また原子番号も大きいため、ＥＢが散乱しやすく、中には基板からレジストに再入射するものもある。この様子はベーテのエネルギー損失式とラザフォードの散乱式などを用いて、モンテカルロ法により計算する。計算の与条件は、入射する電子の加速エネルギーとビームの広がり（ビーム径）および電子の数、レジストの膜厚および組成、下地の組成および厚さおよび構造である。
【０００４】
散乱の結果失われた電子のエネルギーは、その軌跡においてレジストや下地膜に与えられたと考えることができる。これを図１１に示すような、入射点を中心としたある大きさの計算領域（半径ｒ＝０〜ｒmax、膜厚ｚ＝０〜ｚmax）を設定し、半径方向および膜厚（深さ）方向に、各々分割の大きさｄｒ、ｄｚのドーナッツ状の微小要素に分割し、各要素あたりの蓄積エネルギーを求める。通常は、レジスト内部での蓄積エネルギーに着目しているためと計算時間の節約のためにレジスト内部だけを計算領域としているが、レジスト内部以外の領域を計算しても構わない。この計算例を図１２に示す。これはレジスト膜厚方向のある深さｚiでの半径方向の蓄積エネルギー分布であり、半径ｒにおける単位体積あたりの蓄積エネルギーは下記の式（１）で表される。
ｆ（ｒ）z=zi            （１）
この分布をレジスト膜厚方向のすべてのｚ位置の各層に対して求める。
【０００５】
その後、図１３に示すように、ある点Ｐ（ｘ，ｙ）に描画領域Ａが及ぼす蓄積エネルギーＥ（Ｐ）pattern=A,z=ziを計算する。この計算には文献（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１０（６），Ｎｏｖ／Ｄｅｃ  １９９２  ｐ．２７７１−２７７５）に述べられているように「相反定理」を用いる。これは「領域Ａを描画することによりある点Ｐに蓄積されるエネルギーＥは、点Ｐを描画したことにより領域Ａに蓄積されるエネルギーＥ’と等しい」という定理である。これにより点Ｐにおける蓄積エネルギーは、点Ｐを中心とした複数のリングの各々において、描画領域Ａと各リング（半径ｒj、分割幅ｄｒj）との重なり部分の面積ｄＡｒjと、各リングの単位体積あたりの蓄積エネルギとを掛け合わせたものを、重なり部分を有するすべてのリング（半径ｒj）に対して積分することになり、以下の式（２）で表される。
Ｅ（Ｐ）pattern=A、z=zi＝ Σ ｆ（ｒj）z=zi・ｄＡｒj        （２）
【０００６】
これをレジスト膜厚方向のすべてのｚ位置の各層に対して計算する。さらに複数の描画領域がある場合には、点Ｐに影響を及ぼす複数の描画領域に関して累積計算し、さらに点Ｐ（ｘ、ｙ）を移動させながらＸ−Ｙ平面上の計算領域全域で計算する。図１４はこのようにして得られた、あるｚ位置での計算例である。図１４（ａ）は設計パターンを示し、図１４（ｂ）は蓄積エネルギー分布を示す。なお、図１４（ｂ）では一部分を拡大し、蓄積エネルギー分布を等高線で表したものを併せて示す。
【０００７】
このようにして得られた各ｘ、ｙ、ｚ位置における蓄積エネルギー分布を元に、現像工程を計算し、レジストパターン形状を予測する。
【０００８】
【発明が解決しようとする課題】
上述のような従来のＥＢリソグラフィ・シミュレーション方法では分割幅ｄｚ、ｄｒが一定であるために計算領域を大きくとると計算時間が長くなってしまうという問題があった。これを解決するために、文献（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１０（６）、Ｎｏｖ／Ｄｅｃ  １９９２  ｐ．２７７１−２７７５）および特開平４−２５２０１７号公報においては、図１５、図１６に示すように、半径方向の計算メッシュ幅を中心から近い領域と遠い領域で２種類にする方法が示されている。しかしながら、この場合でも、計算時間が数分の１になるのみで、大きく計算時間を短縮することができないという問題があった。また、計算時間を短縮するために計算メッシュ幅を大幅に変えると精度が劣化するという問題も生じた。
【０００９】
微細化に対応するためには、入射ＥＢのプロファイルを急峻にしなければならない。このためにＥＢの加速エネルギーが従来の２０ｋＶから５０ｋＶ、１００ｋＶと上昇し、基板中での散乱半径が大きくなるために、図１７に示すように蓄積エネルギー分布が広がる。また、パターンの微細化のために描画工程の計算では、計算点の間隔を小さくする必要がある。これらの事項のために高加速ＥＢを用いたパターン描画工程を計算するには、ますます時間がかかるという問題があった。
【００１０】
この発明は上記のような問題点を解消するためになされたもので、高速性と高精度を兼ね備えたＥＢリソグラフィ・シミュレーション方法およびＥＢリソグラフィ・シミュレーションシステムを構築することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の第１の方法によるＥＢリソグラフィ・シミュレーション方法は、レジスト膜が施された基板上の一点に入射した電子線により上記レジスト中に蓄積される蓄積エネルギーを計算し、入射点から半径方向への蓄積エネルギー分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定し、上記分割位置で分割された異なるリング幅の複数のリングに対して、上記入射点から半径方向への単位体積あたりの蓄積エネルギー分布を求めるステップＳ１、ステップＳ１で得られた上記蓄積エネルギー分布を用いて、ある点における単一または複数の描画領域からの累積蓄積エネルギーを求め、レジスト膜全域にわたって上記累積蓄積エネルギー分布を計算するステップＳ２、およびステップＳ２が終了後、現像工程を計算し、レジストパターン形状を予測するステップＳ３を備えたものである。
【００１２】
また、本発明の第２の方法によるＥＢリソグラフィ・シミュレーション方法は、第１の方法において、レジスト膜厚方向のそれぞれの深さにおいて、異なるリング幅の複数のリングに対する蓄積エネルギー分布を設定したものである。
【００１３】
また、本発明の第１の構成によるＥＢリソグラフィ・シミュレーションシステムは、レジスト膜が施された基板上の一点に入射した電子線により上記レジスト中に蓄積される蓄積エネルギーを計算し、入射点から半径方向への蓄積エネルギー分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定し、上記分割位置で分割された異なるリング幅の複数のリングに対して、上記入射点から半径方向への単位体積あたりの蓄積エネルギー分布を求める第１の手段、第１の手段で得られた上記蓄積エネルギー分布を用いて、ある点における単一または複数の描画領域からの累積蓄積エネルギーを求め、レジスト膜全域にわたって上記累積蓄積エネルギー分布を計算する第２の手段、および第２の手段における計算が終了後、現像工程を計算し、レジストパターン形状を予測する第３の手段を備えたものである。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態１を図を用いて説明する。
図１および図２は本発明の実施の形態１によるＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。本実施の形態では、計算領域を半径方向に分割する際に、入射点に及ぼす蓄積エネルギーの寄与率が一定になるような、あるいは一定に近づけるようなリング幅を有する複数のリングで分割するようにしており、図１および図２に示すように、分割幅は中心より遠いところほど大きくなっている。これを以下では”等寄与分割”と称する。
なお、図１においては、等寄与分割された各リングの半径をＲj、リング幅をｄＲjで表す。図１および図２においては中央部の非常に微細なリングは描けていない。本実施の形態の計算領域にはこのように極端に分割幅に差がある。
【００１５】
このような等寄与分割を行い、分割された異なるリング幅の複数のリングを用いて、中心点に描画領域が及ぼす累積蓄積エネルギーを計算すれば、従来よりはるかに少ない分割数で高精度の計算が可能となり、その結果、高精度なＥＢリソグラフィ・シミュレーションを高速に計算できるため、数多くの試行錯誤を繰り返すことが可能となり、半導体プロセスの最適化に大いに役立つ。
【００１６】
図３は本実施の形態１によるＥＢリソグラフィ・シミュレーション方法を示すフローチャートである。図３において、ステップＳ１では、まず、従来例と同様に、ある与えられた条件下で、レジスト表面の一点に入射した電子線がレジストや下地基板により散乱し、エネルギーを失っていく過程をモンテカルロ法により計算する。これからある位置（ｒ，ｚ）での単位体積当たりの損失エネルギー（これはレジストや基板側から見れば蓄積される蓄積エネルギーに相当する）を計算する。ある位置（ｒ，ｚi）での蓄積エネルギー分布は前記の式（１）で表され、これは上記一点を中心点とした一定のリング幅の複数のリングに対する蓄積エネルギー分布である。
【００１７】
次に、上記蓄積エネルギー分布を用いて、入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定して異なるリング幅を有する複数のリングに分割領域を設定し、設定された各分割領域での単位体積あたりの蓄積エネルギーを求める。得られた蓄積エネルギーを用いて、異なるリング幅の複数のリングに対する、入射点から半径方向への蓄積エネルギー分布を求める。ある位置（Ｒ，ｚi）での上記蓄積エネルギー分布は下記の式（３）で表される。
ｆ（Ｒ）z=zi            （３）
【００１８】
ステップＳ２では、このようにして表された蓄積エネルギー分布を用いて描画領域Ａがある点Ｐ（ｘ，ｙ）に及ぼす累積蓄積エネルギーＥ（Ｐ）pattern=A,z=ziを計算する。累積蓄積エネルギーＥ（Ｐ）pattern=A,z=ziは、点Ｐを中心とした上記複数のリングの各々において、描画領域Ａと各リング（半径Ｒj、幅ｄＲj）との重なり部分の面積ｄＡRjと、半径Ｒjでの単位体積あたりの蓄積エネルギーとを掛け合わせたものを、重なり部分を有するすべてのリングに対して積分することになり、以下の式（４）で表される。
Ｅ（Ｐ）pattern=A,z=zi＝ Σ ｆ（Ｒj）z=zi・ｄＡRj        （４）
【００１９】
上記計算を各パターンおよび各点Ｐ（ｘ，ｙ）で繰り返し計算し、あるｚi位置でのパターン描画工程を計算し、ある深さｚ＝ｚiでの累積蓄積エネルギー分布Ｅ（ｘ，ｙ）z=ziを求める。さらに、レジストの膜厚方向全層にわたって上記パターン描画工程を実行して、レジスト膜全域の累積蓄積エネルギー分布Ｅ（ｘ，ｙ，ｚ）を求める。
【００２０】
ステップＳ３では上記各ステップ終了後、上記累積蓄積エネルギー分布Ｅ（ｘ，ｙ，ｚ）を用いて現像工程を計算し、レジストパターン形状を予測する。このような計算処理はコンピュータのハードウェアにおいて実行される。
【００２１】
以下、従来の分割方法と本実施の形態の分割方法の違いによるシミュレーションへの効果を説明する。
図１７に示したように高加速ＥＢによる描画では、その影響の及ぶ範囲は半径７０ミクロン以上にも及び、０．０１ミクロンの固定分割幅で局所の蓄積エネルギーデータを持つ場合には、７０００個以上のデータを保持する必要がある。図４に分割幅と半径方向での分割位置の関係を示す。図４において、縦軸は分割幅であり、この場合、０．０１ミクロンの固定分割幅である。横軸は０．０１ミクロンの固定分割幅のときの、半径方向での分割位置を対数座標で示している。０．１μｍ以上では分割幅が非常に細かいことが分かる。また、図５に、２つの分割幅（０．０１μｍと０．１μｍ）で２段階不等分割した場合の、分割幅と半径方向での分割位置の関係を示す。この場合においても分割幅が、０．１〜１μｍと１０〜１００μｍの範囲で非常に細かくなっていることが分かる。
【００２２】
一方、図１７のエネルギー分布が得られる計算条件の元で無限大パターンを描画した場合に、中心から半径Ｒまでの領域が中心に与える蓄積エネルギーの影響を計算してみると、図６に示す結果が得られる。図６において、横軸は無限大パターン中心からの半径、縦軸は、高加速ＥＢにおいてその影響の及ぶ範囲を半径７０ミクロンとし、中心から半径７０ミクロンまでの領域が中心に与える蓄積エネルギーを１としたときの蓄積エネルギーを示す。なお、図中には全蓄積エネルギーを２０等分割した場合の半径方向での分割位置も示している。図６の横軸は対数座標であり、分割幅は中心より遠いところほど大きくなっていることが分かる。これを図４、図５と同様の座標系により図７に示す。図７においては破線で２段階不等分割の分割幅についても示している。
【００２３】
本発明の等寄与分割の分割幅のものと２段階不等分割の分割幅のものとを比較すると、図７において、２段階不等分割の場合、半径０．０１μｍ付近では分割幅が０．０１μｍでも等寄与分割のものより粗く、計算精度を劣化させていることが分かる。これとは逆に、半径０．０１μｍ付近以外の領域では分割幅が細かすぎるために必要以上に計算時間がかかることになる。即ち、本実施の形態の等寄与分割の場合は、必要な個所で、必要な分割幅を使うために必要最小限の計算量で高精度に蓄積エネルギーを求めることが可能となる。
【００２４】
なお、本実施の形態ではわずか２０分割に等寄与分割した場合と２段階不等分割（約２０００分割）との比較であるが、さらに等寄与分割における分割数を増やせば、より精度の高い計算が可能となる。
【００２５】
実施の形態２．
図８は本発明の実施の形態２によるＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。本実施の形態では、計算領域を半径方向および膜厚方向に分割する際に、膜厚方向のそれぞれの深さにおいて、半径方向に実施の形態１と同様の方法により等寄与分割を行い、膜厚方向のそれぞれの深さにおいて異なるリング幅の複数のリングに対する蓄積エネルギー分布を設定し、累積蓄積エネルギーを計算するものである。
図９にレジスト表面と底面での蓄積エネルギー分布を示す。底面ではレジスト中のＥＢの散乱や基板からの反射電子により中央付近で蓄積エネルギーの分布が広がっている。このために底面と表面で各々別々に同じ分割数で等寄与分割した場合、図８に示すように分割位置が異なる。このためにレジスト膜厚方向のそれぞれの層で最適な分割幅を選定できるため、より精度の高い計算が同じ計算時間で可能となる。
【００２６】
【発明の効果】
以上のように、この発明の第１のＥＢリソグラフィ・シミュレーション方法によれば、レジスト膜が施された基板上の一点に入射した電子線により上記レジスト中に蓄積される蓄積エネルギーを計算し、入射点から半径方向への蓄積エネルギー分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定し、上記分割位置で分割された異なるリング幅の複数のリングに対して、上記入射点から半径方向への単位体積あたりの蓄積エネルギー分布を求めるステップＳ１、ステップＳ１で得られた上記蓄積エネルギー分布を用いて、ある点における単一または複数の描画領域からの累積蓄積エネルギーを求め、レジスト膜全域にわたって上記累積蓄積エネルギー分布を計算するステップＳ２、およびステップＳ２が終了後、現像工程を計算し、レジストパターン形状を予測するステップＳ３を備えたので、高い予測精度と高速計算性を両立させることが可能となり、従来、時間不足で実施できなかった各種の条件での計算が実行可能になり、半導体プロセスの最適化に大いに役立つ効果がある。
【００２７】
この発明の第２のＥＢリソグラフィ・シミュレーション方法によれば、第１の方法において、レジスト膜厚方向のそれぞれの深さにおいて、異なるリング幅の複数のリングに対する蓄積エネルギー分布を設定したので、さらに高精度と高速計算を両立した計算が可能となる。
【００２８】
この発明の第１のＥＢリソグラフィ・シミュレーションシステムによれば、レジスト膜が施された基板上の一点に入射した電子線により上記レジスト中に蓄積される蓄積エネルギーを計算し、入射点から半径方向への蓄積エネルギー分布を用いて、上記入射点に及ぼす蓄積エネルギーの寄与率が一定となるように半径方向の分割位置を決定し、上記分割位置で分割された異なるリング幅の複数のリングに対して、上記入射点から半径方向への単位体積あたりの蓄積エネルギー分布を求める第１の手段、第１の手段で得られた上記蓄積エネルギー分布を用いて、ある点における単一または複数の描画領域からの累積蓄積エネルギーを求め、レジスト膜全域にわたって上記累積蓄積エネルギー分布を計算する第２の手段、および第２の手段における計算が終了後、現像工程を計算し、レジストパターン形状を予測する第３の手段を備えたので、高精度と高速計算を両立した計算が可能なシステムが得られる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図２】  この発明の実施の形態１によるＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図３】  この発明の実施の形態１によるＥＢリソグラフィ・シミュレーション方法を示すフローチャートである。
【図４】  従来のＥＢリソグラフィ・シミュレーション方法における分割幅と半径方向での分割位置を示す図である。
【図５】  従来の他のＥＢリソグラフィ・シミュレーション方法における分割幅と半径方向での分割位置を示す図である。
【図６】  無限大パターンを描画した場合に、ある半径までの蓄積エネルギーが中心に及ぼす影響を示した図である。
【図７】  本発明の実施の形態１によるＥＢリソグラフィ・シミュレーション方法における分割幅と半径方向での分割位置を示す図である。
【図８】  この発明の実施の形態２によるＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図９】  レジスト表面と底面での蓄積エネルギー分布を示す図である。
【図１０】  レジスト中および基板中でのＥＢの散乱の状態を示すシミュレーション結果である。
【図１１】  従来のＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図１２】  あるｚ位置での蓄積エネルギー分布を示す図である。
【図１３】  従来のＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図１４】  描画設計パターンと、ｚ位置でのパターン描画時の蓄積エネルギー分布を示す図である。
【図１５】  従来の他のＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図１６】  従来の他のＥＢリソグラフィ・シミュレーション方法に係わる計算領域を示す説明図である。
【図１７】  あるｚ位置での高加速ＥＢを用いた場合の蓄積エネルギー分布を示す図である。
【図１】
0004206576.tif 000002
【図２】
0004206576.tif 000003
【図３】
0004206576.tif 000004
【図４】
0004206576.tif 000005
【図５】
0004206576.tif 000006
【図６】
0004206576.tif 000007
【図７】
0004206576.tif 000008
【図８】
0004206576.tif 000009
【図９】
0004206576.tif 000010
【図１０】
0004206576.tif 000011
【図１１】
0004206576.tif 000012
【図１２】
0004206576.tif 000013
【図１３】
0004206576.tif 000014
【図１４】
0004206576.tif 000015
【図１５】
0004206576.tif 000016
【図１６】
0004206576.tif 000017
【図１７】
0004206576.tif 000018