(57)【特許請求の範囲】
【請求項１】
ディスプレイ装置の受像管の管内放電による異常パルスの発生点と保護すべき被対象回路との間に、この異常パルスのピークを少なくとも遅延させて出力する遅延回路を設け、
前記遅延回路と受像管との間で前記異常パルスを検出して前記ディスプレイ装置をリセットするリセット手段を設け、
前記遅延回路の遅延時間を、前記ディスプレイ装置のリセット時間より長くした高圧放電保護回路。
【請求項２】
リセット手段を、異常パルスの波形電圧を基準値と比較し異常を検出すると制御信号を発生する比較回路と、前記比較回路からの制御信号を受けるとディスプレイ装置をリセットするリセット回路とで構成した請求項１記載の高圧放電保護回路。
【請求項３】
請求項２記載の高圧放電保護回路を、フライバックトランスからのエックス線検出電圧部に設けた高圧放電保護回路。
【請求項４】
請求項２記載の高圧放電保護回路を、フォーカス電圧発生回路に設けた高圧放電保護回路。
【請求項５】
請求項２記載の高圧放電保護回路を、カソードやヒータやスクリーンの駆動電圧発生回路のうちの少なくとも一方に設けた高圧放電保護回路。
【請求項６】
比較回路を、基準電圧を発生する基準電圧発生回路と、前記基準電圧と異常パルスの波形電圧とを比較し異常を検出すると制御信号を発生する電圧比較回路とで構成した請求項２記載の高圧放電保護回路。
【請求項７】
比較回路を、異常パルスの波形を記憶する記憶回路と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号を発生するパターン認識回路とで構成した請求項２記載の高圧放電保護回路。
【請求項８】
比較回路を、入力パルスをアナログデジタル変換するＡ／Ｄ変換器と、異常パルスの波形を記憶する記憶回路と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号を発生するデジタルデータ比較回路とで構成した請求項２記載の高圧放電保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受像管を用いるディスプレイ装置において、受像管内の異常放電時の回路破壊や部品の劣化、高圧シャットダウン誤動作を防止するための高圧放電保護回路に関するものである。
【０００２】
【従来の技術】
ディスプレイ装置には、受像管としてのブラウン管（Cathode Ray Tube）が用いられている。このブラウン管には、映像を表示するために高圧、例えば１０数ｋＶから３０数ｋＶの高電圧が加えられている。この高電圧は、ブラウン管の種類により個別の使用可能範囲があり、その範囲の中から設計者が自由に設定することが可能である。ブラウン管は、シャドウマスクや蛍光体面や電子銃等の部品で構成され、各々の構成部品には最適の駆動電圧が加えられる。前記駆動電圧のバランスにより電子銃から照射される電子ビームが蛍光体面にあたり、所望の映像を表示する構成となっている。
【０００３】
このブラウン管の構成部品間には、各々に駆動電圧が加えられているが、例えば、ブラウン管の構成部品間に微粒子やガスが発生して存在することや、或いは、ブラウン管の構成部品に電荷が蓄えられることにより、構成部品間で放電現象が発生することがある。この現象を管内放電現象と呼び、この現象が発生したときの過渡現象つまり、管内放電により発生する異常パルスとしての異常電圧・異常パルスからディスプレイ装置を保護することが設計において重要な項目となっている。
【０００４】
前記の管内放電現象では２通りの放電パルスの発生が考えられる。一つは、ブラウン管内の高圧からの放電がフォーカス等のブラウン管内電極に直接放電し、その放電現象がパルスとして回路に加わるものがある。もう一つは、ブラウン管内電極間で比較的エネルギーの低い放電が発生し、その影響で高圧が跳ね上がり、その高圧の跳ね上がりがパルスとして回路に加わるものがある。
【０００５】
従来では、ブラウン管内で前記異常放電が発生すると、その異常電圧を検出してリセット動作を行うことで回路の誤動作を防止する方法、或いはサージアブソーバ等で異常放電パルスをフィルタする方法が主に用いられている。
例えば、サージアブソーバ等で異常放電パルスをフィルタする高圧放電保護回路は、図１０，図１１に示すように、ブラウン管１の管内で異常放電が発生すると、サージアブソーバ２１で高電圧パルスを除去し、小さなパルスをダイオード２２ａ，２２ｂやツェナーダイオード２３などでクランプして回路部品２を保護するよう構成されている。この図１０に示した高圧放電保護回路では、ダイオード２２ａで電源電圧以上のパルスを電源電圧にクランプし、ダイオード２２ｂでグランド以下のパルスをグランドにクランプしている。また、図１１に示した高圧放電保護回路では、ツェナーダイオード２３で所定値以上のパルスを所定電圧にクランプするとともにグランド以下のパルスをグランドにクランプしている。
【０００６】
前述の方法により、異常放電パルスを除去するか、或いは、管内放電による異常放電パルスが回路に加わって回路誤動作が発生する前に電源リセットを行って回路誤動作を防ぐことで、ＩＣやトランジスタ等の部品へ異常電圧が加わるのを防止し、部品の破壊・劣化の発生を防止する構成を実現してきた。
【０００７】
【発明が解決しようとする課題】
しかしながら近年では、ブラウン管の大型化が進む中で、フォーカス性能の向上、輝度上昇を目的として、ブラウン管で使用する高圧が上昇傾向にあり、管内放電発生時の異常電圧波形が、従来のものと比較して、より急峻で高電圧化が進んでおり、放電エネルギーが増加する傾向にある。
【０００８】
その結果、従来の検出方法では、応答性能が不十分なため回路誤動作の発生が防止できず、部品破壊・劣化が発生し、更に高圧が上昇することで、Ｘ線リミットカーブ（０．１ｍＲ／ｈ）に対するマージンが減少し、マージンを確保するために高圧シャットダウン動作点が下がることで、高圧シャットダウン誤動作の発生率が増加する等の問題がある。
【０００９】
本発明は、受像管内の異常放電時の回路破壊や部品の劣化、高圧シャットダウン誤動作を防止した高圧放電保護回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の高圧放電保護回路は、受像管の管内放電による異常パルスの発生点と保護すべき被対象回路との間に、この異常パルスのピークを少なくとも遅延させて出力する遅延回路を設け、前記遅延回路と受像管との間で前記異常パルスを検出して前記ディスプレイ装置をリセットするリセット手段を設け、前記遅延回路の遅延時間を、前記ディスプレイ装置のリセット時間より長くしたものである。
【００１１】
本発明によると、受像管内の異常放電時の回路破壊や部品の劣化、高圧シャットダウン誤動作を防止した高圧放電保護回路を得ることができる。
【００１２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ディスプレイ装置の受像管の管内放電による異常パルスの発生点と保護すべき被対象回路との間に、この異常パルスのピークを少なくとも遅延させて出力する遅延回路を設け、前記遅延回路と受像管との間で前記異常パルスを検出して前記ディスプレイ装置をリセットするリセット手段を設け、前記遅延回路の遅延時間を、前記ディスプレイ装置のリセット時間より長くした高圧放電保護回路としたものであり、受像管で使用する高圧が従来より上昇したディスプレイ装置における管内放電発生時の異常パルスによる回路誤動作、部品破壊・劣化の発生を防止できる。
【００１３】
本発明の請求項２に記載の発明は、リセット手段を、異常パルスの波形電圧を基準値と比較し異常を検出すると制御信号を発生する比較回路と、前記比較回路からの制御信号を受けるとディスプレイ装置をリセットするリセット回路とで構成した請求項１記載の高圧放電保護回路としたものであり、受像管で使用する高圧が従来より上昇したディスプレイ装置における管内放電発生時の異常パルスによる回路誤動作、部品破壊・劣化の発生を防止できる。
【００１４】
本発明の請求項３に記載の発明は、請求項２記載の高圧放電保護回路を、フライバックトランスからのエックス線検出電圧部に設けた高圧放電保護回路としたものであり、管内放電によるＸ線検出電圧の跳ね上がりでの高圧シャットダウン誤動作を防止することができる。
本発明の請求項４に記載の発明は、請求項２記載の高圧放電保護回路を、フォーカス電圧発生回路に設けた高圧放電保護回路としたものであり、異常パルスによる回路破壊・劣化や、駆動電圧に異常パルスが重畳されることによって部品劣化・破壊が発生することを防止することができる。
【００１５】
本発明の請求項５に記載の発明は、請求項２記載の高圧放電保護回路を、カソードやヒータやスクリーンの駆動電圧発生回路のうちの少なくとも一方に設けた高圧放電保護回路としたものであり、異常パルスによる回路破壊・劣化や、駆動電圧に異常パルスが重畳されることによって部品劣化・破壊が発生することを防止することができる。
【００１６】
本発明の請求項６に記載の発明は、比較回路を、基準電圧を発生する基準電圧発生回路と、前記基準電圧と異常パルスの波形電圧とを比較し異常を検出すると制御信号を発生する電圧比較回路とで構成した請求項２記載の高圧放電保護回路としたものであり、通常動作では発生しない管内放電発生時の異常電圧・異常パルスの入力を検出し、制御信号を出力することが可能な構成を実現できる。
【００１７】
本発明の請求項７に記載の発明は、比較回路を、異常パルスの波形を記憶する記憶回路と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号を発生するパターン認識回路とで構成した請求項２記載の高圧放電保護回路としたものであり、管内放電発生時の異常電圧・異常パルスの入力のみを検出し、制御信号を出力することが可能な構成を実現でき、管内放電以外の何らかの原因でパルスが発生した場合のリセット誤動作を防止する構成を実現できる。
【００１８】
本発明の請求項８に記載の発明は、比較回路を、入力パルスをアナログデジタル変換するＡ／Ｄ変換器と、異常パルスの波形を記憶する記憶回路と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号を発生するデジタルデータ比較回路とで構成した請求項２記載の高圧放電保護回路としたものであり、比較回路の実装箇所における通常動作電圧のバラツキに関係なく、常に一定のパーセントで動作マージンを確保することが可能な構成を実現でき、ディスプレイ装置によりマージンが減少して発生するリセット誤動作、或いはマージンが多く、リセット動作が発生せず、回路が破壊・劣化する等のバラツキにより発生する問題を解消することが可能となる。
【００１９】
以下、本発明の高圧放電保護回路を具体的な実施の形態に基づいて説明する。
（実施の形態１）
本発明の実施の形態１の高圧放電保護回路は、図１に示すように、ディスプレイ装置の受像管としてのブラウン管１の管内放電による異常パルス（異常電圧・異常パルス）の発生点と保護すべき被対象回路としての回路部品２との間に、この異常パルスのピークを少なくとも遅延させて出力する遅延回路３を設け、遅延回路３とブラウン管１との間で前記異常パルスを検出して前記ディスプレイ装置をリセットするリセット手段を設け、遅延回路３の遅延時間を、前記ディスプレイ装置のリセット時間より長くしたものである。
【００２０】
リセット手段は、図１に示すように、異常パルスの波形電圧を基準値と比較し異常を検出すると制御信号ａを発生する比較回路４と、比較回路４からの制御信号ａを受けるとディスプレイ装置をリセットするリセット回路５とで構成されている。
遅延回路３としては、例えば、図２（ａ）に示すようにディレイラインや、図２（ｂ）に示すように抵抗（Ｒ）とコンデンサ（Ｃ）とで構成されるＲＣフィルタや、図２（ｃ）に示すようにコイル（Ｌ）と抵抗（Ｒ）とコンデンサ（Ｃ）とで構成されるＬＲＣフィルタなどがある。ディレイラインは、図２（ｄ）に示すように、入力されたパルスを時間ｔだけ遅延させてから出力する。ＲＣフィルタは、図２（ｅ）に示すように、パルス入力と同時にこのパルス入力より立ち上がり勾配を緩やかにしたパルス出力を開始し、入力されたパルスのピークを時間ｔだけ遅延して出力する。ＬＲＣフィルタでは、図２（ｆ）に示すように、パルス入力と同時にこのパルス入力より立ち上がり勾配を緩やかにしたパルス出力を開始し、入力されたパルスのピークを時間ｔだけ遅延するとともに減衰して出力する。この時間ｔは、遅延時間であり、ディスプレイ装置のリセット時間より長い時間としている。なおここでは、遅延回路３として、図２（ａ）に示したディレイラインを用いるものとする。
【００２１】
この回路部品２は、例えば、ディスプレイ装置を構成するトランジスタやＩＣ等の部品であり、高圧ドライブＩＣ（集積回路）やビデオ駆動用ＨＩＣ（ハイブリッド集積回路）や電源安定化ＩＣなどの半導体ＩＣがある。
ここで、ブラウン管１と回路部品２とを接続した電源ラインまたはグランドラインに本実施の形態１の高圧放電保護回路を設けた場合の動作について説明する。
【００２２】
例えば、ブラウン管１にて管内放電が発生し、異常電圧・異常パルスがブラウン管１から出力されると、その異常電圧・異常パルスが遅延回路３に入力される。同時に比較回路４では、ブラウン管１からの出力を正常動作時の出力と比較し、ブラウン管１からの出力が管内放電により発生した異常電圧であると検出すると、リセット回路５に対して制御信号ａを出力する。
【００２３】
リセット回路５は、制御信号ａを受けると、マイコン・電源等リセット機能を有する回路（以下、マイコンと略す。）６にリセット信号ｂを出力する。マイコン６は、リセット信号ｂを受けると、ディスプレイ装置の動作をリセットする。
遅延回路３の遅延時間ｔをディスプレイ装置のリセット時間より長くしているので、ディスプレイ装置のリセット動作終了後に、遅延回路３に入力された異常電圧・異常パルスが回路部品２に到達する。
【００２４】
このように構成したため、ブラウン管１からの異常電圧・異常パルスをディスプレイ装置のリセット動作終了後に回路部品２に到達させることができ、ディスプレイ装置のリセット動作終了後であればブラウン管１からの異常電圧・異常パルスが回路部品２に到達しても異常電圧・異常パルスによる回路誤動作や動作電圧に異常電圧・異常パルスが重畳されることがないので、ブラウン管１からの異常電圧・異常パルスによる回路誤動作や動作電圧に異常電圧・異常パルスが重畳されることによる部品劣化・破壊を防止することができる。
【００２５】
この実施の形態１では、遅延回路をディレイラインとしているが、ＲＣフィルタを用いても前述と同様の効果を有し、ＬＲＣフィルタを用いた場合では前述と同様の効果に加えて異常パルスを減衰させることができる。
（実施の形態２）
本発明の実施の形態２の高圧放電保護回路は、図３に示すように、前述の実施の形態１の高圧放電保護回路を、フライバックトランス（以下、ＦＢＴと略す。）７からのエックス線検出電圧部としてのＸ線検出端子７ａに設けたものである。
【００２６】
ブラウン管１にて管内放電が発生した場合、フライバックトランス７の高圧出力（Extremely High Tension：以下、ＥＨＴと略す。）７ｂより出力される高圧が跳ね上がる現象が発生する。このとき、Ｘ線検出電圧にも跳ね上がりが発生する。
比較回路４は、図４に示すようなＸ線検出端子７ａにおけるＸ線検出電圧の跳ね上がりを検出するものである。ここでは、遅延回路３には、図２に示したＲＣフィルタを用いているものとする。
【００２７】
Ｘ線保護回路８は、ＦＢＴ７などの高圧発生回路でＸ線が発生することがないように、図４に示すようなＸ線検出電圧を検出し、このＸ線検出電圧が所定値以上になると、ＦＢＴ７を動作させるドライブパルス回路を制御してＦＢＴ７の動作を停止させる高圧シャットダウンを行う。なお、ＦＢＴ７において、７ｃ，７ｆはコンデンサ、７ｄはダイオード、７ｅは抵抗である。
【００２８】
ここで、この高圧放電保護回路の動作について説明する。
例えば、ブラウン管１にて管内放電の発生によってＸ線検出電圧の跳ね上がりが発生すると、このＸ線検出電圧の跳ね上がりが遅延回路３に入力される。同時に比較回路４は、このＸ線検出電圧の跳ね上がりを検出し、リセット回路５に対して制御信号ａを出力する。リセット回路５は、制御信号ａを受けると、マイコン・電源等リセット機能を有する回路（以下、マイコンと略す。）６にリセット信号ｂを出力する。マイコン６は、リセット信号ｂを受けると、ディスプレイ装置の動作をリセットする。
【００２９】
遅延回路３の遅延時間ｔをディスプレイ装置のリセット時間より長くしており、ディスプレイ装置のリセット動作により、Ｘ線検出電圧の跳ね上がりがＸ線保護回路８に到達する前に、ＦＢＴ７の動作を初期化して高圧の跳ね上がりを停止させる。
具体的には、比較回路４に入力される図４で実線で示すＸ線検出電圧波形は、ポイントＰ１で管内放電が発生しポイントＰ１からポイントＰ２の間で比較回路４でその跳ね上がりを検出しポイントＰ３でリセット動作が終了したとすると、このポイントＰ３の以降では高圧の跳ね上がりが停止する。Ｘ線保護回路８には、図４で二点鎖線で示す遅延回路３で時間ｔだけ遅延されたＸ線検出電圧波形が入力されるが、このＸ線検出電圧は高圧シャットダウン動作を実行する電圧に達していないので、Ｘ線保護回路８は跳ね上がりによる高圧シャットダウン動作を実行しない。なお、図４の一点鎖線は、跳ね上がりを有する従来例のＸ線検出電圧波形であり、ポイントＰ４で跳ね上がりによる高圧シャットダウン動作が発生する。
【００３０】
このように構成したため、従来例では、Ｘ線保護回路８とＸ線検出端子７ａとの間に直列にツェナーダイオードを設けていただけであるので、Ｘ線検出電圧の跳ね上がりによって高圧シャットダウン誤動作の発生率が増加していたが、本実施の形態２では、Ｘ線検出電圧の跳ね上がりがＸ線保護回路８に到達する前に、ＦＢＴ７の動作を初期化して高圧の跳ね上がりを停止させることができ、Ｘ線保護回路８には最悪でも高圧シャットダウンを発生させない程度のＸ線検出電圧の跳ね上がりしか到達させないので、管内放電によるＸ線検出電圧の跳ね上がりでの高圧シャットダウン誤動作を防止することができる。
【００３１】
この実施の形態２では、遅延回路３をＲＣフィルタとしているが、ＬＲＣフィルタを用いた場合には、Ｘ線保護回路８へのＸ線検出電圧の跳ね上がりをさらに減衰させることができ、ディレイラインを用いた場合には、Ｘ線保護回路８へのＸ線検出電圧の跳ね上がりを出力しないようにすることができる。
（実施の形態３）
本発明の実施の形態３の高圧放電保護回路は、図５に示すように、前述の実施の形態１の高圧放電保護回路を、フォーカス電圧発生回路に設けたものである。
【００３２】
フォーカスブロックにて管内放電が発生した場合の異常電圧・異常パルスの特徴は、そのエネルギーの大きさ、パルスの急峻さにある。この異常電圧・異常パルスが回路部品２に加わることで部品破壊・劣化が発生する。
ここで、この高圧放電保護回路の動作について説明する。
例えば、フォーカスブロックで管内放電が発生すると、その異常電圧・異常パルスが遅延回路３に入力される。同時に比較回路４では、フォーカスブロックでの管内放電による異常電圧・異常パルスを正常動作時の出力と比較し、異常電圧であると検出すると、リセット回路５に対して制御信号ａを出力する。
【００３３】
リセット回路５は、制御信号ａを受けると、マイコン・電源等リセット機能を有する回路（以下、マイコンと略す。）６にリセット信号ｂを出力する。マイコン６は、リセット信号ｂを受けると、ディスプレイ装置の動作をリセットする。
遅延回路３の遅延時間をディスプレイ装置のリセット時間より長くしているので、ディスプレイ装置のリセット動作終了後に、遅延回路３に入力された異常電圧・異常パルスが回路部品２に到達する。
【００３４】
このように構成したため、従来例の保護回路方式では、サージアブソーバー２４等のギャップを回路上に具備し、所定電圧以上の電圧が加わった場合、ギャップにて放電が発生し、電圧を低下させ、更に回路部品２の前にツェナーダイオード等の電圧制限素子を設けることで回路部品２の保護を行っていたが、高圧が上昇傾向にあるディスプレイ装置では、放電エネルギーが高圧の上昇と比例して増大し、それに対して、よりコンパクトな設計を求められることより高密度実装が不可欠の近年のディスプレイ装置において、前記の保護素子では、十分に電圧制限ができず、その結果、異常電圧・異常パルスが回路部品２に加わり破壊・劣化発生率が増加するという問題があったが、本実施の形態３では、フォーカスブロックでの管内放電による異常電圧・異常パルスをディスプレイ装置のリセット動作終了後に回路部品２に到達させることができ、ディスプレイ装置のリセット動作終了後であればこの異常電圧・異常パルスが回路部品２に到達しても異常電圧・異常パルスによる回路破壊・劣化や駆動電圧に異常電圧・異常パルスが重畳されることがないので、異常電圧・異常パルスによる回路破壊・劣化や、駆動電圧に異常電圧・異常パルスが重畳されることによる回路部品２の耐圧をオーバーし部品劣化・破壊が発生することを防止することができる。
【００３５】
この実施の形態３では、図５に示すようにフォーカス出力をＡ，Ｂの２系統としているが、これはもちろん１系統でも、２以上の複数系統であっても良い。
（実施の形態４）
本発明の実施の形態４の高圧放電保護回路は、前述の実施の形態３の高圧放電保護回路を、ブラウン管１の構成部品であるカソードやヒータやスクリーンの駆動電圧発生回路としてのカソード、ヒータ、スクリーン等の電極駆動回路に設けたものである。
【００３６】
前記電極は、フォーカスブロックと比較して低い電圧で駆動される電極であり、高圧が加わるアノードよりフォーカス電極と比較して遠い位置に具備されており、その結果、図６（ａ）に示すフォーカスブロックでの異常電圧・異常パルスとは異なる図６（ｂ）に示す異常電圧・異常パルスが発生する。
このように、図６（ｂ）に示した異常電圧・異常パルスは、図６（ａ）に示したフォーカスブロックでの異常電圧・異常パルスと比較してエネルギーは小さく、パルスの急峻さは小さい傾向にあり、フォーカスブロックと同様の判別方法では回路誤動作が発生する可能性がある。
【００３７】
そこで、この実施の形態４では、遅延回路３と比較回路４とを、図６（ｂ）に示したパルスに対応できるような部品を選定して回路構成している。
この実施の形態４の高圧放電保護回路では、カソード、ヒータ、スクリーン等の電極で発生した管内放電による異常電圧・異常パルスを、遅延回路３にて遅延させ、同時に比較回路４にてカソード、ヒータ、スクリーン等の電極での管内放電による異常電圧・異常パルスを検出することで、リセット回路５に対して制御信号ａを出力する。リセット回路５では制御信号ａをうけ、マイコン６にリセット信号ｂを出力することでディスプレイ装置の動作をリセットする。前記リセット動作により、管内放電による異常電圧・異常パルスがカソード、ヒータ、スクリーン等の電極駆動回路である回路部品２に到達する前に、回路動作を停止させる。
【００３８】
このように構成したため、前記リセット動作により、管内放電による異常電圧・異常パルスがカソード、ヒータ、スクリーン等の電極駆動回路である回路部品２に到達してこの回路部品２を破壊・劣化させる前に、回路動作を停止させることで、異常電圧・異常パルスによる誤動作による回路破壊・劣化、及び、駆動電圧に異常電圧・異常パルスが重畳されることで、回路部品２の耐圧をオーバーして部品劣化・破壊が発生することを防止できる。
【００３９】
（実施の形態５）
本発明の実施の形態５の高圧放電保護回路は、前述の各実施の形態の比較回路４を、図７に示すように、管内放電発生時の異常電圧・異常パルスを検出する為に、基準電圧を発生する基準電圧発生回路９と、前記基準電圧と異常パルスの波形電圧とを比較し異常を検出すると制御信号ａを発生する電圧比較回路１０とで構成したものである。
【００４０】
管内放電による異常電圧・異常パルスは、通常動作電圧より大きな電圧が発生するためその特性を利用し、基準電圧発生回路９により発生させた基準電圧より大きな電圧が電圧比較回路１０に入力されると、検出信号である制御信号ａを出力する。基準電圧は設計者が自由に設定することが可能である。
このように構成したため、通常動作では発生しない管内放電発生時の異常電圧・異常パルスの入力を検出し、制御信号ａを出力することが可能な構成を実現できる。
【００４１】
（実施の形態６）
本発明の実施の形態６の高圧放電保護回路は、前述の各実施の形態の比較回路４を、図８に示すように、管内放電発生時の異常電圧・異常パルスを検出する為に、異常パルスの波形を記憶する記憶回路１１と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号ａを発生するパターン認識回路１２とで構成したものである。
【００４２】
管内放電による異常電圧・異常パルスの波形が、通常動作時の波形とは異なる特性を利用して、管内放電による異常電圧・異常パルス波形を記憶回路１１に記憶させ、パターン認識回路１２にて入力信号が管内放電による異常電圧・異常パルスと同様のふるまいをした場合、管内放電が発生したと認識し、検出信号である制御信号ａを出力する。
【００４３】
このように構成したため、管内放電発生時の異常電圧・異常パルスの入力のみを検出し、制御信号ａを出力することが可能な構成を実現でき、管内放電以外の何らかの原因でパルスが発生した場合のリセット誤動作を防止する構成を実現できる。
（実施の形態７）
本発明の実施の形態７の高圧放電保護回路は、前述の各実施の形態の比較回路４を、図９に示すように、管内放電発生時の異常電圧・異常パルスを検出する為に、入力パルスをアナログデジタル変換するＡ／Ｄ変換器１３と、異常パルスの波形を記憶する記憶回路１４と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号ａを発生するデジタルデータ比較回路１５とで構成したものである。
【００４４】
まず、通常動作時の入力電圧をＡ／Ｄ変換器１３にてデジタルデータに変換する。前記デジタルデータに対して、所定の動作電圧マージンを乗算した値を記憶回路１４に記憶しておく。
デジタルデータ比較回路１５は、記憶回路１４から前記のマージンを含めた基準電圧データを受け取り、その値とＡ／Ｄ変換器１３からの出力とを比較して、Ａ／Ｄ変換器１３からの出力データの方が大きければ管内放電が発生したと認識し、検出信号である制御信号ａを出力する。
【００４５】
このように構成したため、入力電圧のディスプレイ装置間バラツキに対応したマージン設定が可能となる。つまり、通常動作時の入力電圧はディスプレイ装置毎の部品定数バラツキにより変動する値であり、前述の実施の形態５で記載した方法では、基準電圧を固定するため、制御信号ａが発生するまでの動作マージンにバラツキが生じ、リセット誤動作が発生する可能性が出てくるが、本実施の形態７を利用すると、動作マージンを入力電圧の何パーセントにするか規定すれば、ディスプレイ装置毎に制御信号ａが出力される入力電圧を調整することが可能となり、比較回路４の実装箇所における通常動作電圧のバラツキに関係なく、常に一定のパーセントで動作マージンを確保することが可能な構成を実現でき、ディスプレイ装置によりマージンが減少して発生するリセット誤動作、或いはマージンが多く、リセット動作が発生せず、回路が破壊・劣化する等のバラツキにより発生する問題を解消することが可能となる。
【００４６】
なお、前述の各実施の形態で説明に用いた回路図、構造図などは一例であり、例えば、ＦＢＴ７の内部構造や出力端子数の制限等は存在せず、ディスプレイ装置に使用されるいかなる高圧発生回路にも本発明の高圧放電保護回路を当てはめることが可能である。
また、遅延回路３や比較回路４への入力までに、何らかの回路や部品を挿入することも可能であり、遅延回路３，比較回路４は、管内放電発生時の異常電圧・異常パルスから保護すべき回路部品２と異常電圧・異常パルス発生ポイント間のどの場所に設けても所望の効果を得られるように調節することが可能である。
【００４７】
また、比較回路４は、オペアンプ、電源ＩＣ、レギュレータ、コンパレータ等で容易に実現することが可能である。
【００４８】
【発明の効果】
以上のように本発明の高圧放電保護回路によれば、ディスプレイ装置の受像管の管内放電による異常パルスの発生点と保護すべき被対象回路との間に、この異常パルスのピークを少なくとも遅延させて出力する遅延回路を設け、前記遅延回路と受像管との間で前記異常パルスを検出して前記ディスプレイ装置をリセットするリセット手段を設け、前記遅延回路の遅延時間を、前記ディスプレイ装置のリセット時間より長くしたことにより、受像管で使用する高圧が従来より上昇したディスプレイ装置における管内放電発生時の異常電圧による回路誤動作、部品破壊・劣化の発生を防止できる。
【００４９】
この高圧放電保護回路を、具体的に、フライバックトランスからのエックス線検出電圧部や、フォーカス電圧発生回路や、カソードやヒータやスクリーンなどの駆動電圧発生回路に設けた場合では、管内放電によるＸ線検出電圧の跳ね上がりでの高圧シャットダウン誤動作を防止することができ、異常パルスによる回路破壊・劣化や、駆動電圧に異常パルスが重畳されることによって部品劣化・破壊が発生することを防止することができる。
【００５０】
この高圧放電保護回路の比較回路を、基準電圧を発生する基準電圧発生回路と、前記基準電圧と異常パルスの波形電圧とを比較し異常を検出すると制御信号を発生する電圧比較回路とで構成した場合では、通常動作では発生しない管内放電発生時の異常電圧・異常パルスの入力を検出し、制御信号を出力することが可能な構成を実現できる。
【００５１】
前記比較回路を、異常パルスの波形を記憶する記憶回路と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号を発生するパターン認識回路とで構成した場合では、管内放電発生時の異常電圧・異常パルスの入力のみを検出し、制御信号を出力することが可能な構成を実現でき、管内放電以外の何らかの原因でパルスが発生した場合のリセット誤動作を防止する構成を実現できる。
【００５２】
前記比較回路を、入力パルスをアナログデジタル変換するＡ／Ｄ変換器と、異常パルスの波形を記憶する記憶回路と、記憶した前記異常パルスの波形と入力パルスとを比較認識し異常を検出すると制御信号を発生するデジタルデータ比較回路とで構成した場合では、比較回路の実装箇所における通常動作電圧のバラツキに関係なく、常に一定のパーセントで動作マージンを確保することが可能な構成を実現でき、ディスプレイ装置によりマージンが減少して発生するリセット誤動作、或いはマージンが多く、リセット動作が発生せず、回路が破壊・劣化する等のバラツキにより発生する問題を解消することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の高圧放電保護回路の構成を示すブロック図
【図２】同実施の形態１の遅延回路の構成を示すブロック図
【図３】本発明の実施の形態２の高圧放電保護回路の構成を示すブロック図
【図４】同実施の形態２の管内放電発生時のＸ線検出電圧推移を示す波形図
【図５】本発明の実施の形態３の高圧放電保護回路の構成を示すブロック図
【図６】フォーカスブロックとカソード等の電極駆動回路でのパルス波形を示す波形図
【図７】本発明の実施の形態５の比較回路の構成を示すブロック図
【図８】本発明の実施の形態６の比較回路の構成を示すブロック図
【図９】本発明の実施の形態７の比較回路の構成を示すブロック図
【図１０】従来の高圧放電保護回路の構成を示すブロック図
【図１１】従来の高圧放電保護回路の構成を示すブロック図
【符号の説明】
３  遅延回路
４  比較回路
５  リセット回路
６  マイコン
９  基準電圧発生回路
１０  電圧比較回路
１１  記憶回路
１２  パターン認識回路
１３  Ａ／Ｄ変換器
１４  記憶回路
１５  デジタルデータ比較回路
【図１】
0004315522.tif 000002
【図２】
0004315522.tif 000003
【図３】
0004315522.tif 000004
【図４】
0004315522.tif 000005
【図５】
0004315522.tif 000006
【図６】
0004315522.tif 000007
【図７】
0004315522.tif 000008
【図８】
0004315522.tif 000009
【図９】
0004315522.tif 000010
【図１０】
0004315522.tif 000011
【図１１】
0004315522.tif 000012