(57)【特許請求の範囲】
【請求項１】
複数の受光素子と該複数の受光素子を時系列的に選択することで該受光素子の信号を読み出す選択手段とを有するイメージセンサチップを複数配列して構成されたマルチチップ型イメージセンサ、および複数の前記イメージセンサチップの選択手段に該選択手段を駆動する同期パルスを供給するパルス供給手段、を備えたマルチチップ型イメージセンサ装置において、
前記パルス供給手段は前記同期パルスのパルス幅を任意の受光素子の信号読み出しに対応して前記同期パルスのパルス幅を切り換え可能な手段であり、前記選択手段により前記複数の受光素子のうち任意の受光素子を読み出す場合に、信号読み出しの必要のある該任意の受光素子を選択するときよりも、信号読み出しの必要のない該任意の受光素子以外の受光素子を選択するときの前記同期パルスのパルス幅を小さくしてなることを特徴とするマルチチップ型イメージセンサ装置。
【請求項２】
請求項１に記載のマルチチップ型イメージセンサ装置において、前記複数のすべての受光素子から信号を読み出す第１のモードと、前記複数の受光素子のうちの任意の受光素子から信号を読み出す第２のモードとを有し、該第２のモード時に前記パルス供給手段により前記同期パルスのパルス幅を切り換えてなるマルチチップ型イメージセンサ装置。
【請求項３】
複数の受光素子と該複数の受光素子を時系列的に選択することで該受光素子の信号を読み出す選択手段とを有するイメージセンサチップを複数配列して構成されたマルチチップ型イメージセンサの信号読み出し方法において、
前記複数の受光素子のうち任意の受光素子を読み出す場合に、信号読み出しの必要のある該任意の受光素子を選択するときよりも、信号読み出しの必要のない該任意の受光素子以外の受光素子を選択するときの前記同期パルスのパルス幅を小さくしたことを特徴とするマルチチップ型イメージセンサの信号読み出し方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチチップ型イメージセンサ装置およびマルチチップ型イメージセンサの信号読み出し方法に係わり、特に複数の受光素子と該複数の受光素子を時系列的に選択することで該受光素子の信号を読み出す選択手段とを有するイメージセンサチップを複数配列して構成されたマルチチップ型イメージセンサ、および複数の前記イメージセンサチップの選択手段に該選択手段を駆動する同期パルスを供給するパルス供給手段、を備えたマルチチップ型イメージセンサ装置およびマルチチップ型イメージセンサの信号読み出し方法に関する。
【０００２】
【従来の技術】
近年、情報処理システムの分野では、１次元の画像読み取り装置として、従来の光学系を用いた縮尺系のラインセンサに対して、複数の半導体光センサチップをマルチ実装した、等倍系の密着型イメージセンサの開発が積極的に行われている。
【０００３】
例えば、特開平５−２２７３６２号公報には、新規に解像度制御用のコントロール端子を設け、ユーザが利用条件にあわせて解像度を切り換えることが可能な密着型イメージセンサが提案されている。
【０００４】
図１０は当該公開公報に提案されている密着型イメージセンサ用集積回路の回路図である。この従来技術においては、イメージセンサチップにコントロール端子１２５を設け、その端子にユーザが、ハイレベルまたはローレベルの信号を入力することにより高解像度モードと低解像度モードの解像度切り換えを実現している。
【０００５】
図１０について概略説明すれば、スタートパルスＳＩと、クロックパルスＣＬＫとをシフトレジスタ群１０４に供給する。スタートパルスＳＩによってシフトレジスタ１０４ａが起動されると、その出力はノアゲート１２１ａおよびアンドゲート１２０ａを通ってチャンネルセレクトスイッチ１０３ａに入力され、これをオンにし、フォトセル１０１ａからの信号を信号ライン１０７ａに取り出す。他のシフトレジスタ１０４ｂ〜１０４ｆも順次起動していき、各フォトセル１０１ｂ〜１０１ｌからの信号を信号ライン１０７ａ，１０７ｂに出力する。
【０００６】
ここで、コントロール信号入力端子１２５にコントロール信号”Ｈ”が入力されると、アナログスイッチ１１０ａ，１１０ｂ，１２２ａ，１２２ｂが切り換えられ、画像出力端子１１１に１６ドット／ミリの読み取り密度で画像信号が得られる。また、コントロール信号入力端子１２５にコントロール信号”Ｌ”が入力されると、アナログスイッチ１１０ａが常にオン状態となり、画像出力端子１１１にはフォトセル１０１ａ〜１０１ｌ全体の半分の８ドット／ミリの読み取り密度で画像信号が得られる。つまり、センサＩＣ上のフォトセル１０１ａ〜１０１ｌは常に全数が動作しているが、外部に出力画像信号を取り出す際に、コントロール信号によって一部を間引いて出力させることができる。そのため、画像信号の電圧レベルは常に一定となり、後段の画像処理回路の構成は従来のもので対応が可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の読み出しでは、高解像度の読み出しでも低解像度の読み出しでも全ての受光素子から信号を読み出す必要があり、読み取り時間を同様にとる必要があった。
【０００８】
【課題を解決するための手段】
本発明のマルチチップ型イメージセンサ装置は、複数の受光素子と該複数の受光素子を時系列的に選択することで該受光素子の信号を読み出す選択手段とを有するイメージセンサチップを複数配列して構成されたマルチチップ型イメージセンサ、および複数の前記イメージセンサチップの選択手段に該選択手段を駆動する同期パルスを供給するパルス供給手段、を備えたマルチチップ型イメージセンサ装置において、
前記パルス供給手段は前記同期パルスのパルス幅を任意の受光素子の信号読み出しに対応して前記同期パルスのパルス幅を切り換え可能な手段であり、前記選択手段手段により前記複数の受光素子のうち任意の受光素子を読み出す場合に、信号読み出しの必要のある該任意の受光素子を選択するときよりも、信号読み出しの必要のない該任意の受光素子以外の受光素子を選択するときの前記同期パルスのパルス幅を小さくしてなることを特徴とする。
【０００９】
本発明のマルチチップ型イメージセンサの信号読み出し方法は、複数の受光素子と該複数の受光素子を時系列的に選択することで該受光素子の信号を読み出す選択手段とを有するイメージセンサチップを複数配列して構成されたマルチチップ型イメージセンサの信号読み出し方法において、
前記複数の受光素子のうち任意の受光素子を読み出す場合に、信号読み出しの必要のある該任意の受光素子を選択するときよりも、信号読み出しの必要のない該任意の受光素子以外の受光素子を選択するときの前記同期パルスのパルス幅を小さくしたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１１】
図１は本発明に係わるマルチチップ型センサに用いるセンサチップの一実施形態を示す回路構成図である。図１において、破線領域Ｓ1，Ｓ2，Ｓ3，Ｓ4，…，Ｓnは一画素を示し、各画素Ｓ1〜Ｓnからの出力信号は共通出力線Ｌを介してアンプＭを介して出力される。共通出力線ＬはリセットトランジスタＲＥＳによってリセットされる。画素Ｓ1，Ｓ2，Ｓ3，Ｓ4，…，Ｓn はそれぞれシフトレジスタを構成するＤ型フリップフロップＦ1，Ｆ2，Ｆ3，Ｆ4，…，Ｆn によって順次選択される。
【００１２】
図６は一画素の一構成例を示す回路構成図である。この画素はＣＭＯＳセンサと呼ばれる光センサの一例を示すものである。
【００１３】
図６において、ＰＤはフォトダイオード、ＭRはリセット用トランジスタ、ＭSFは画素アンプとなる増幅用トランジスタ、ＭSELは画素を選択する選択用トランジスタである。選択用トランジスタＭSELは対応する上記Ｄ型フリップフロップＦ1〜Ｆnからの出力信号Ｇ1〜Ｇnによって制御される。フォトダイオードＰＤから光電変換された信号は画素アンプとなる増幅用トランジスタＭSFのゲートに転送され、画素アンプＭSF、選択用トランジスタＭSELを介して信号を出力する。リセット用トランジスタＭRをオンして画素部のリセットを行う。
【００１４】
図１において、Ｄ型フリップフロップＦ1のＤ端子にスタート信号ＳＩＮが入力され、かつＴ端子にクロック信号（同期パルス）ＣＬＫが入力されると、Ｄ型フリップフロップＦ1からの信号Ｇ1がＨレベルとなって第１番目の画素Ｓ1の選択トランジスタＭSELのゲートに入力され、第１番目の画素Ｓ1のフォトダイオードＰＤの蓄積電荷に対応する信号が共通出力線Ｌに出力される。Ｔ端子に次のクロック信号ＣＬＫが入力されると信号Ｇ1はＬレベルとなる。
【００１５】
信号Ｇ1は同時に次段のフリップフロップＦ2のＤ端子に入力され、Ｔ端子にクロック信号ＣＬＫが入力されると、Ｄ型フリップフロップＦ2からの信号Ｇ2がＨレベルとなって第２番目の画素Ｓ2の選択トランジスタＭSELのゲートに入力され、第２番目の画素Ｓ2のフォトダイオードＰＤの蓄積電荷に対応する信号が共通出力線Ｌに出力される（後述する低解像度読み出しの場合には殆ど信号読み出しが行われない）。なお、共通出力線Ｌは各画素からの信号が出力される前にリセットトランジスタＲＥＳによりリセットされる。
【００１６】
同様にして、第ｎ番目の画素Ｓnまで信号読み出しが行われる。信号Ｇnは次のセンサチップのスタート信号として出力され、次のセンサチップでも同様な信号読み出しが行われる。
【００１７】
本発明においては、上記センサチップに入力するクロック信号（同期パルス）のパルス幅を任意に設定することで、任意の画素から信号読み出しを可能とする。
【００１８】
まず、低解像度読み出しと高解像度読み出しとの切り換えを行う場合について説明する。図２は低解像度時の動作を説明するためのタイミングチャート、図３は高解像度時の動作を説明するためのタイミングチャートである。
【００１９】
低解像度読み出しの場合には、いわゆる飛び越し読み出し（間引き読み出し）を行う。いま、信号読み出しが必要な画素は画素Ｓ1，Ｓ3，Ｓ5，…とする。図２に示すように、信号Ｇ1，Ｇ3，Ｇ5，…は画素からの信号読み出しに必要な通常のパルス幅Ｔ11、信号Ｇ2，Ｇ4，…はそれよりも小さいパルス幅Ｔ12となるように、クロックパルスＣＬＫを交互にパルス幅Ｔ1，Ｔ2が異なるように入力する。すると、画素Ｓ1，Ｓ3，Ｓ5，…からは通常の信号読み出しが行われ、出力Ｖoutとして、Ｖ1，Ｖ3，Ｖ5，…が出力される。画素Ｓ2，Ｓ4，…からは読み出し期間が短いために信号読み出しが殆ど行われない。なお、画素Ｓ2，Ｓ4，…からは信号読み出しの必要がないので、信号Ｇ2，Ｇ4，…はフリップフロップが動作できる程度の下限まで小さく設定することが望ましい。
【００２０】
高解像度読み出しの場合には、全画素読み出しを行い、全ての画素画素Ｓ1、Ｓ2，Ｓ3，Ｓ4，Ｓ5，…から通常の信号読み出しを行う。図３に示すように、信号Ｇ1，Ｇ2，Ｇ3，…が通常のパルス幅Ｔ11に設定されるように、クロックパルスＣＬＫをパルス幅Ｔ1として入力する。
【００２１】
図４に通常のクロックパルスと交互にパルス幅が異なるクロックパルスとを発生させる回路の構成図、図５にそのタイミングチャートを示す。リファレンスクロックrefclkから通常のクロックパルスclk1と交互にパルス幅が異なるクロックパルスclk2とを形成し、必要に応じてクロックパルスclk1又はクロックパルスclk2をクロックパルスＣＬＫとして図１に示すセンサチップに入力すれば、高解像度の読み出しと低解像度の読み出しとを切り換えて行うことができる。
【００２２】
なお、ここでは交互にパルス幅が異なるクロックパルスを発生させる回路を設けて、ハード的にクロックパルスを発生させているが、ソフト的に、すなわち、プログラムにより交互にパルス幅が異なるクロックパルスを発生させてもよい。
【００２３】
次に任意の画素領域から信号を読み出す、いわゆるブロック読み出しを行う場合について説明する。低解像度読み出しと高解像度読み出しとの切り換えと同様にブロック読み出しと全画素読み出しとの切り換えを行うことも勿論可能である。ここでは画素Ｓ6からＳ8までの画素から信号を読み出す場合について説明する。
【００２４】
図７に示すように、信号Ｇ6から信号Ｇ8までは画素からの信号読み出しに必要な通常のパルス幅、信号Ｇ1から信号Ｇ5まで及び信号Ｇ9から信号Ｇ11まではそれよりも小さいパルス幅となるように、クロックパルスＣＬＫを設定する。こうすることで、画素Ｓ6から画素Ｓ8までの信号を選択的にブロック読み出しすることができる。
【００２５】
以下、上記マルチチップ型センサを用いて密着型イメージセンサユニットを構成し、更にこの密着型イメージセンサユニットを画像読み取りシステムに応用した一例について説明する。
【００２６】
図８は密着型イメージセンサユニットのブロック図、図９は図８の密着型イメージセンサユニットを用いた画像入力システムのブロック図である。
【００２７】
図８において、密着型イメージセンサユニット５０はセンサモジュール基板５１、光源手段５２から構成される。光源手段５２として、ＬＥＤ、及びＬＥＤの光を原稿面に均一に照射するための光導光体を用いているが、例えば、ＬＥＤチップを複数個一次元状に実装した光源や冷陰極管等の光源を用いても構わない。センサモジュール基板５１は、セラミック基板上に上述したセンサチップ１を一次元状に複数個実装した構成となっており、信号出力（ＶOUT ）、クロック信号ＣＬＫはセンサモジュール上のすべてのセンサチップに共通に接続されている。
【００２８】
さらに、密着型イメージセンサユニット５０には光源手段を駆動／制御するための光源駆動端子５３が設けられている。
【００２９】
図９は、図８に示した密着型イメージセンサユニット５０を用いた画像入力システムの一例である。画像入力システム１００は、密着型イメージセンサユニット中のセンサや光源を電気的に駆動するセンサ駆動手段１０１、密着型イメージセンサユニットから出力される信号の信号処理を行う信号処理手段１０２を主体に構成され、さらに、ＣＰＵにより画像入力システムの動作が制御される構成となっている。高解像度と低解像度との切り換えを行う場合には、高解像度と低解像度との切り換えを指示する解像度制御信号（ＭＯＤＥ＿Ｍ）はＣＰＵから画像入力システムに入力され、画像入力システム中において、解像度制御信号は、センサ駆動手段１０１に供給されている。センサ駆動手段１０１は図４に示したような同期パルスを供給するパルス供給手段を含み、解像度制御信号に基づいて同期パルスの切り換えを行う。勿論、全画素読み出しとブロック読み出しとの切り換えも同様な構成で行うことができる。
【００３０】
外部のＣＰＵから出力される解像度制御信号は、例えば、ハイレベルの場合に高解像度モード（６００ｄｐｉ）、ローレベルの場合に低解像度モード（３００ｄｐｉ）と設定される。なお、ソフト的に交互にパルス幅が異なるクロックパルスを発生させる場合には直接ＣＰＵから同期パルス信号を作り出してセンサ駆動手段１０１に供給する。この場合には同期パルス信号を作り出すプログラムの変更によって、飛び越し（間引き）を行う画素を任意に設定し、解像度を変更することができる。またブロック読み出しを行う画素を任意に変更することもできる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、高解像度の読み出しと低解像度の読み出し（又はブロック読み出しと全画素読み出し）との切り換えのための回路をセンサチップ内に形成する必要がなく、センサチップを小型化することができる。マルチチップ型イメージセンサを密着型イメージセンサとして用いる場合、原稿に光を照射する光源等をマルチチップ型イメージセンサとともに近接して配置するために、マルチチップ型イメージセンサの小型化の要請が強く、本発明によるマルチチップ型イメージセンサを好適に用いることができる。
【図面の簡単な説明】
【図１】本発明に係わるマルチチップ型センサに用いるセンサチップの一実施形態を示す回路構成図である。
【図２】低解像度時の動作を説明するためのタイミングチャートである。
【図３】高解像度時の動作を説明するためのタイミングチャートである。
【図４】通常のクロックパルスと交互にパルス幅が異なるクロックパルスとを発生させる回路の構成図である。
【図５】図４に示す回路のタイミングチャートである。
【図６】一画素の一構成例を示す回路構成図である。
【図７】ブロック読み出しを行う場合のタイミングチャートである。
【図８】密着型イメージセンサユニットのブロック図である。
【図９】図８の密着型イメージセンサユニットを用いた画像入力システムのブロック図である。
【図１０】従来の密着型イメージセンサ用集積回路の回路図である。
【符号の説明】
Ｆ1，Ｆ2，Ｆ3，Ｆ4，…，Ｆn  Ｄ型フリップフロップ
Ｌ  共通出力線
Ｍ  アンプ
ＲＥＳ  リセットトランジスタ
Ｓ1，Ｓ2，Ｓ3，…，Ｓn   画素
【図１】
0004315408.tif 000002
【図２】
0004315408.tif 000003
【図３】
0004315408.tif 000004
【図４】
0004315408.tif 000005
【図５】
0004315408.tif 000006
【図６】
0004315408.tif 000007
【図７】
0004315408.tif 000008
【図８】
0004315408.tif 000009
【図９】
0004315408.tif 000010
【図１０】
0004315408.tif 000011