(57)【特許請求の範囲】
【請求項１】
フリップチップＭＭＩＣであって、
該ＭＭＩＣは、
半導体基板前面に形成された少なくとも１個のトランジスタと、
該トランジスタ上に形成され、かつ、前記トランジスタのパッドと連結しているエアブリッジと、
前記基板前面に形成された少なくとも１個の受動部品と、
該受動部品上に形成された誘電体と、
前記エアブリッジの表面及び前記誘電体の表面からなる実質的に平坦な面に接触するヒートシンクと、
を具備するフリップチップＭＭＩＣ。
【請求項２】
フリップチップＭＭＩＣの製造方法であって、
該方法は、
半導体基板前面に少なくとも１個のトランジスタを形成するステップと、
該トランジスタ上に形成され、かつ、前記トランジスタのパットと連結する、エアブリッジを形成するステップと、
前記基板前面に少なくとも１個の受動部品を形成するステップと、
該受動部品上に、前記エアブリッジの表面と実質的に平坦な表面を備えた誘電体を形成するステップと、
前記エアブリッジの表面及び前記誘電体の表面に、ヒートシンクを接触させるステップと、
からなるフリップチップＭＭＩＣの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般的に半導体集積回路に関し、特に高密度構造及び製造方法に関する。
【０００２】
【従来の技術】
チップ面積がより小さい高性能集積回路に対する絶え間無い要求によりトランジスタの寸法は縮小され動作電力密度は高くなってきている。そのため放熱問題が生じ、ＧａＡｓ系回路では熱伝導率がシリコンの１／３に過ぎないため特に問題となる。熱問題の一つの解決方法はフリップチップ法でありその上に回路が作り込まれる基板は“フリップ”され、回路側はヒートシンク／グランドプレーンに直接接合される。これにより熱伝導率の低い基板を回路及びヒートシンク間に有する問題が解消される。
【０００３】
集積回路に対するフリップチップボンディングにより従来のワイヤボンディング及びＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）よりも低い寄生インピーダンスで高密度配線を行うことができる。フリップチップボンディングでは、ダイ前面のボンディングパッド上のはんだバンプはキャリア基板上のはんだ濡性メタライゼーションと一直線に揃えられ、はんだリフローにより全はんだボンドが同時に形成される。ワイヤボンディングとは対照的に、フリップチップボンドパッドはダイ前面の任意の位置に配置することができしたがって集積回路のレイアウトが簡単になる。
【０００４】
【発明が解決しようとする課題】
従来のフリップチップ法の一つの問題点はウエーハ下面の唯一の回路が能動デバイス、すなわちトランジスタ、の形状であることである。送信線路、抵抗、キャパシタ、ボンドパッド等はウエーハ上面に配置されている。下面上の能動デバイスと上面上の受動回路間のアクセスはウエーハの厚さを貫通するビア即ち貫通孔により提供される。ウエーハ両面で処理を行う必要があるためウエーハのハンドリングが増し複雑な製造工程となる。
【０００５】
代表的な従来技術のモノリシックマイクロ波集積回路（ＭＭＩＣ）１００及びＭＥＳＦＥＴ１０４の２つのソース領域をビア１０６を介してグランドプレーン１０８へ接続するエアブリッジ１０２を図１に示す。この回路には整合及び入出力回路用マイクロストリップ送信線路１１０も含まれている。ワイヤボンディング１１２によりアルミナ基板１１６上のパッド１１４に接続がなされそこから同軸ケーブルへ接続がなされる。グランドプレーン１０８は代表的にはヒートシンク１１８に当接し、ＧａＡｓ基板すなわちダイ１２０は代表的にはおよそ１００μｍ厚である。ＧａＡｓダイ１２０の熱伝導率が低いためこのように構成されるデバイスの熱インピーダンスは高くなることを理解されたい。
【０００６】
高熱インピーダンスデバイスの問題に対処する従来技術のフリップチップ法を図２に示す。フリップチップＭＭＩＣ２００はヒートシンク２０６と直接接触するエアブリッジ２０４を有するＭＥＳＦＥＴ２０２を含んでいる。ＭＥＳＦＥＴ２０２はＧａＡｓダイ２０８上に作り込まれる。グランドプレーン２１０がウエーハ表面上に堆積されかつエアブリッジめっきが堆積されて実質的に平坦な表面が形成されそれとヒートシンク２０６が接触する。ＭＥＳＦＥＴ２０２（もしくは他の能動デバイス）の入力及び出力はダイ２０８を介してビア２１２によりダイの頂面へ取り出され、図２に示すように、そこから信号はワイヤボンド２１４によりアルミナ基板２１８上のパッド２１６へ転送される。送信線路２２０、キャパシタ２２２、及び抵抗２２４はダイ２０８の頂面に形成される。この構成には半導体ダイ２０８の両面で処理を行う必要があるという欠点がある。この方法ではウエーハのハンドリング及び処理ステップが増えるためコスト的に厳しい欠点となる。
【０００７】
【課題を解決するための手段】
本発明によりヒートシンクと接触する能動デバイスを有し熱インピーダンス性能に優れた集積回路が提供される。この回路には能動デバイスが形成されるのと同じ表面上に整合回路及び能動部品も形成されている。そのため実質的に全ての処理ステップを基板の片面で遂行することができる。本発明のいくつかの実施例により基板やダイの厚さが集積回路の性能にとって重要ではないという利点が得られる。
【０００８】
【実施例】
整合回路付きフリップチップ
ＭＭＩＣ３００の第１の実施例を図３ａに示し送信線路３０２、抵抗３０４、キャパシタ３０６を含む整合回路及び他の部品がＭＥＳＦＥＴ３０８やＨＢＴ３１０等の能動デバイスが形成されるＧａＡｓダイの表面上に形成されている。これによりフリップチップ法による熱インピーダンスの利点を保持しながら、実質的に全ての処理をダイ３１２の片面で遂行するという利点が得られる。前記したフリップチップ構成と同様に、例えばＭＥＳＦＥＴ３０８のソースパッドもしくはＨＢＴ３１０のエミッタパッドを連結するエアブリッジ３１３がヒートシンク３１４との熱リンクを形成する。回路の入力及び出力は標準的方法によりダイの頂面へビア３１８により取り出すことができる。
【０００９】
入力及び出力信号の経路を選択する代替方法を図３ｂに示す。入力パッド３３０及び出力パッド３３２がビア３３４を介してエアブリッジ３１３及び誘電体３２２の頂部に対応する平坦化された表面に接続されている点を除けばこの回路は図３ａの回路と同じである。図３ｃは構造の底部から見たスケッチである。ヒートシンク／グランドプレーン３１４にはウィンド３３５がエッチングされている。図３ｄに示すように構造３００はパッド及び送信線路３３８がパターン化された基板３３６上に搭載することができる。パッド３３４は例えばはんだバンプによりパッド及び送信線路３３８へ付着することができる。これにより図３ａにおけるビア３１６及び３１８の形成に使用する裏面処理を省くことができる。図３ｃには増幅器回路の代表的なレイアウトも示されている（線路及び部品はグランドプレーン３１４及び誘電体３２２の下側にあるため破線で示されている。）トランジスタ３０８、キャパシタ３２４、送信線路３０２、及び抵抗３０４が代表的な増幅器レイアウトに示されている。バイアスパッド３３７はグランドプレーン３１４内のウィンド３３９を介してアクセスすることができる。バイアスパッド３３７は入力及び出力パッド３３４に使用するのと同じ方法で例えばはんだバンプによりバイアスリード３４１へ接続することができる。
【００１０】
回路３００の入力及び出力信号のもう一つの経路選択方法を図３ｅに示す。ビームリード３４０はパッド３３０及び３３２へ接合すなわちはんだ付けされている。構造３００の斜視図を図３ｆに示す。この構成により回路３００は個別部品として利用することができビームリード３４０は、例えば、印刷回路板やアルミナ基板上のパッドへ接合することができる。この方法は、例えば、ビームリードダイオードの場合とほとんど同様に全体構造３００を不動態化パッケージ材により低廉に密封できるために有利である。
【００１１】
この実施例の特徴はヒートシンク３１４に直接搭載されるダイの表面が図２に示す構成のように実質的に平坦であることである。しかしながらめっきされた金属の平坦化された表面の替わりに、図３ａ、図３ｂ、もしくは図３ｅの構造はポリイミド等の低誘電率、低損失誘電体層３２２により平坦化された整合回路３２０だけでなくめっきされたエアブリッジ３１３を含んでいる。キャパシタ３０６等の分路部品はフリッピングを行ってヒートシンク３１４上にダイを搭載する前にポリイミド３２２中にビアをエッチングすることにより容易に接地される。ポリイミド及びめっきされるエアブリッジの好ましい厚さはおよそ１０−２０μｍである。ヒートシンク３１４はＡｌＮやＢｅＯ等の高熱伝導率誘電材、もしくは銅等の金めっきされた金属である。誘電体ヒートシンクは蒸着もしくはめっきメタルによりパターン化して入出力及びバイアス線路及びビア３２４等のめっきされたものを接続することができるパッドを形成することができる。
【００１２】
送信線路３０２は基板頂部のリードが基板の反対面上のグランドプレーンと共に送信媒体を形成するように働く図９ａに示す従来の“マイクロストリップ”型ではないことを理解されたい。図３ａの回路では送信線路３０２は図９ｂに示すようにむしろ“反転マイクロストリップ”の形状とされており、それは高誘電率ダイ３１２が線３０２とグランドプレーン３１４の間ではなく線３０２の上にあるためである。本当の反転マイクロストリップ構成では線３０２とグランドプレーン３１４の間には空気がある。例えば図３ａの回路では、線路及びグランドプレーンは低誘電率、低損失誘電体、ポリイミド、により分離されているが、設計方法は本当の反転マイクロストリップを使用する回路の設計方法に非常に類似している。マイクロストリップと同様に、線路の特性インピーダンスはグランドプレーン３１４上の線路の高さに対する線路３０２の幅の比率によって決まる。比誘電率が３．３であるポリイミドの場合、５０オーム線路の幅対高さの比率はほぼ１である。一般的に使用される５０−８０オームの場合にはこの比率はおよそ０．７と１の間である。反転マイクロストリップは所与の特性インピーダンスに対して、線路３０２が広幅となる点で標準マイクロストリップよりも有利である。いずれの場合にも線路損失は低減され製造公差は緩和される。もう一つの利点はダイ３１２の厚さが線路３０２のインピーダンスを決定するのに重要ではなくなることである。したがって、ダイの厚さはマイクロストリップ送信線路を使用する場合に代表的に必要とされる１００もしくは１５０μｍではなく、例えば６２５μｍ等の、遥かに厚いままとすることができる。
【００１３】
高密度集積回路
図４に示す第２の実施例には図３ａ、図３ｂ、もしくは図３ｅに示すものと同様な“フリップされた”ＭＭＩＣ４００が含まれておりＭＥＳＦＥＴ４０２、キャパシタ４０４、抵抗４０６、及び送信線路４０８がダイ４１０の底面上に作り込まれ、次にヒートシンク４１２上に搭載されている。図３ａ、図３ｂ、もしくは図３ｅの構造と同様に、底面はエアブリッジ４１４及びポリイミド４１６の組合せにより平坦化されている。キャパシタ４０４等の分路デバイスはポリイミド４１６を貫通するビア４１８によりヒートシンク４１２へ接地されている。さらに、底部グランドプレーン４２２を有する第２のダイ４２０がダイ４１０の頂面へ接合されている。接合は、例えば温度応力下での剥離に抵抗するサーモプラスチック、エポキシ、その他の材料により標準的方法で行うことができる。本発明のこの実施例の利点は片面集積回路の場合よりも多くの回路を所与の面積内に実装できることである。この構成は非常に小さいパッケージ内に電力及び低ノイズの両集積回路を必要とする電気通信及びレーダ応用で使用される送受信システムにとって理想的である。好ましくは、フリップ回路４００はヒートシンク４１２に近いことを利用する電力増幅器等の高電力回路であり、上部回路４２４は、例えば低ノイズ増幅器、移相器、もしくはデジタル回路等の、低消費電力回路である。
【００１４】
信号はビア４２６を介して上下回路間を通すことができる。それを考慮してグランドプレーン４２２は不連続とされる。この構成では底部回路４００がダイ４１０の頂部にグランドプレーン４２２を有するため、ダイ４１０の底面上の送信線路は反転マイクロストリップではない。送信線路４０８はリードが２つの異なる誘電媒体に挟まれている修正“ストリップ線路”構成である。標準ストリップ線路構成を図９ｃに示す。図４の回路では、中央導体が一方側でＧａＡｓ等の高誘電率誘電体と他方側でポリイミド等の低誘電率誘電体と境を接しているため送信線路は修正ストリップ線路である。所与の特性インピーダンスを得るための線路４０８の設計は反転マイクロストリップ線路３０２の設計とは著しく異なることがある。
【００１５】
図４の構造のもう一つの特徴は信号導体４３０及び２本の接地線路４３２により構成されたコプレーナ導波路４２８である。この特徴は、例えば図３ａ、図３ｂ、もしくは図３ｅに示すような、任意のフリップチップ構成に含むことができる。コプレーナ導波路は底部回路４００の製作中に有利となる。底面回路の形成後回路をテストする能力があることが望ましい。そうすればダイをフリッピング及び搭載する費用をかける前に欠陥回路を選別することができる。しかしながら、それぞれ反転マイクロストリップ及びサスペンデッドストリップ線路を利用する図３ａ、図３ｂ、もしくは図３ｅ及び図４の回路はダイをフリッピングする前にテストすることが非常に困難である。それはグランドプレーン、すなわちヒートシンク３１４及び４１２、が線路３０２及び４０８と協同して反転マイクロストリップやストリップ線路等の送信媒体を形成するためである。ダイをフリッピングする前は、ダイにはグランドプレーンは無くしたがって線路は設計された特性インピーダンスを持たない。このためフリップされない回路は実質的にテストすることができない。しかしながら、コプレーナ導波路があると、コプレーナ接地線路４３２により信号線路４３０の基準すなわち接地が与えられる。したがって、完全な送信媒体がダイ表面上に配置されそれはヒートシンク／グランドプレーンから独立している。そのためフリッピングを行う前に回路３００及び４００上の回路をテストすることができる。さらに、ウエーハ形状のままで回路を“プローブ”することができる、すなわち欠陥回路を選別する前にウエーハをダイシングする必要がない。このためテストを行う前にフリッピング及び搭載を必要とする回路に較べてコスト的に著しく有利となる。エアブリッジめっき４１４を形成してヒートシンク４１２に接触する支柱４３４を生成する場合のように接地線路４３２をめっきすることによりコプレーナ導波路はフリップされた構成でも機能することができる。上部回路４２４からの遷移はダイ４１０を貫通するビア４２６をエッチングしてコプレーナ導波路４２８の中心すなわち信号導体４３０とコンタクトすることにより容易に行われる。図１０はグランドプレーン４１２を下側から眺めたものである。グランドプレーン４１２とコンタクトするめっき支柱４３４により接地線路４３２へ基準電位、すなわち接地、が与えられる。グランドプレーン４１２にウィンド１０００をエッチングしてポリイミド１００１が露出されかつコプレーナ導波路と回路４００の入出力及び整合回路に使用される反転マイクロストリップもしくは修正ストリップライン送信線路１００２間の遷移が行われる。
【００１６】
図４に示すようにめっきビアを介して上部回路４２４及び下部回路４００を接続する替わりに同軸構造４３６を使用することができる。このような構造は最初にダイ４２０及び４１０にビアホール４３８をエッチングし、ポリイミド等の誘電体４４０でビア４３８を埋め、ポリイミドに孔をあけ、次にポリイミドを介して孔にメタライゼーションを堆積させて中心導体４４２を形成することにより形成することができる。同軸導体は単純なめっきビアに較べて優れた損失特性を潜在的に有している。
【００１７】
高密度集積回路
本発明の第３の実施例を図５に示す。それはダイ５０２上に作り込まれた下部フリップチップ集積回路５００を含み整合回路及び他の受動部品５０３がダイの頂面に設けられている。頂面は誘電体５０４により平坦化されメタルグランドプレーン５０８が誘電体５０４上に蒸着かつパターン化されている。次に上部集積回路５０６を図４の構造のように平坦化された表面へ接合することができる。この方法はダイ５０２の底面上の回路５００の機能が特定のダイ厚に依存しないという事実を利用している。ダイ頂面は底面回路から６２５μｍ以上も離れていることがあるため、さまざまな受動デバイス、スイッチング、及び整合回路５０３をダイ５０２の頂面上に形成することができる。この回路はグランドプレーン５０８に近いため反転マイクロストリップを利用することもできる。したがって、ダイ５０２はヒートシンク５１０を利用する底面上に電力回路５００を有し、ダイの頂面上に受動回路を有することができる。回路５０３の平坦化された表面に低消費電力回路５０６が接合される特徴の他にこの特徴が付加される。下部回路５００については、グランドプレーンとのコンタクトはポリイミド平坦化層５０４を貫通するビア５１２の形状とすることができる。
【００１８】
ダイ５０２の頂面上の回路５０３は受動及び整合回路に限定されないことを理解されたい。任意の回路を作り込む前に、分子線エピタキシ法や有機金属ＣＶＤ法によりそのダイ５０２が構成要素であるウエーハの底面及び頂面上にエピタキシャル層を成長させることができる。従来エピタキシはウエーハの片面にしか実施されない。しかしながら、両面にエピタキシが施されたウエーハでは頂面及び底面の両方に能動デバイスを形成することができ、回路の実装密度がさらに高くなる。
【００１９】
３次元部品のフリップチップ構成
図６に示す本発明の第４の実施例は非プレーナインダクタ等の３次元部品用のクリアランスを底面上に有するＭＭＩＣ６００回路である。前記した実施例と同様に、例えばＭＥＳＦＥＴ６０４のソースパッドを連結するエアブリッジ６０２はヒートシンク６０６と直接接触している。しかしながら、この実施例では深さがおよそ２５−５０μｍ以上の“タブ”６１０を形成するためにダイ６０８の底面に凹みがエッチングされる。これにより最初の３つの実施例の平坦化法では大きすぎて収容できない部品のためのスペースがダイ６０８の底面上に提供される。電気通信応用で使用される比較的低周波（例えば、Ｌ帯域）の増幅器回路はプレーナ部品では実現困難なインダクタンス値を必要とすることが多い。図６に示す構造のタブ６１０は例えば３次元スパイラルインダクタを収容するように適応することができる。本発明の前記実施例と同様に、ヒートシンク６０６に当接する表面はポリイミド等の誘電体６１２により平坦化される。受動回路及び反転マイクロストリップやサスペンデッド基板線路６１４、抵抗６１６、キャパシタ６１８等の部品はダイ６０８の底面の段差に適合するメタライゼーション６２０により能動部品６０４に接続することができる。前記した実施例と同様に、第２の集積回路６２２をダイ６０８の頂面へ接合することができる。
【００２０】
熱インピーダンスを改善したアンテナ素子
図７に示す本発明の第５の実施例は能動アレイアンテナを形成する素子アレイ内の素子７００である。素子は内部にアンテナ素子７０４及び冷却ダクト７０６を搭載した金属ベースプレート７０２を具備している。この実施例に示すアンテナ素子はワイヤ７０８により給電される誘電ロード型である。アンテナ素子へロードする誘電体７０７は水晶、ポリイミド、テフロン等のさまざまな低損失、低誘電率材の中の任意の材料とすることができる。ベースプレート７０２は、例えば電力増幅器とすることができる、高消費電力回路７１０のヒートシンクとしても機能する。エアブリッジ７１２によりＭＥＳＦＥＴ７１４のソースパッドが接続される。２ゲートフィンガーＭＥＳＦＥＴしか図示されていないが、この実施例の技術はゲートフィンガーの多い遥かに大型のトランジスタにも応用できることを理解されたい。エアブリッジ７１２はＭＥＳＦＥＴのヒートシンクとして働くベースプレート７０２と接触している。ＨＢＴ、ＨＥＭＴ、ＨＦＥＴ等の他種の能動デバイスもこの構成の恩恵を受けることを理解されたい。回路７１０の頂面は誘電体７１６を堆積させて回路の非めっき領域、すなわちエアブリッジ及び接地コンタクト以外の領域、を被覆することにより平坦化される。抵抗７１８、キャパシタ７２０、及びストリップライン７２２の形状の送信線路をダイ７２４の表面上に形成することができる。高電力回路の出力は半導体ダイの表面上のパッド７２６からアンテナ給電線７０８へ取り出される。頂面整合回路及び送信線路を有するフリップチップ法を使用することの利点は増幅器出力７２６からアンテナまでの線路長が最小限とされることである。これは可能な最大電力出力をアンテナ素子へ供給することを保証するのに重要である。代表的に能動アレイは電力増幅器とアンテナ素子間の給電線路が長い。このようなアレイは増幅器からアンテナへ送信する信号の損失により比較的効率が低い。
【００２１】
ダイ７２４の底面上に第２の回路を搭載することができる。図７には移相回路７２７が示されている。図示する移相集積回路はグランドプレーン７２８を有しサーモプラスチックやエポクシ等の接着剤によりダイ７２４へ直接接合されている。電力増幅器７１０と移相回路７２７間の接続はダイ７２４、７３２を貫通するめっきビア７３０の形状とされる。移相器７２７は図示するＭＥＳＦＥＴ７３４、ＰＩＮダイオード、送信線路、抵抗、キャパシタ等を含むことができる。電力増幅器回路７１０と同様に、回路７２７の表面はポリイミド等の低誘電率、低損失誘電体７３６により平坦化される。送信線路は接地線路間に中央信号線路を有するコプレーナ導波路７３８もしくはサスペンデッドストリップラインあるいは反転マイクロストリップの形状とすることができる。
【００２２】
この実施例ではＤＣ／ＲＦ／制御論理分布印刷回路板７４０が移相回路７２７の平坦化された表面上に搭載されている。このような回路板はアンテナ制御コンピュータから論理入力を取り込んだり、前置増幅器回路から低振幅ＲＦ信号を取り込むことができる。回路板の機能は移相器へ位相選定情報を提供してアンテナ素子７０４からの信号がベースプレート７０２に搭載された他の素子（図８参照）と協同して電子的に誘導可能なアンテナビームを発生することである。この実施例に記載されたシステムはマイクロ波分布網からレーダまで広範に応用される。
【００２３】
いくつかの実施例について詳細に説明してきた。説明した実施例とは異なるものでも特許請求の範囲に入るものは本発明の範囲に入ることを理解されたい。
【００２４】
内部及び外部接続はオーミック、容量性、誘導性、直接もしくは間接、ビア仲介回路、その他とすることができる。光学その他の技術に基づく形式及び実施例の他にも、シリコン、ヒ化ガリウム、あるいは他の電子材料群の個別部品もしくは完全集積回路として実現することが考えられる。
【００２５】
実施例について本発明を説明してきたが、この説明は制約的意味合いを有するものではない。当業者であれば明細書を参照すれば本発明の他の実施例だけでなく、図示する実施例のさまざまな修正や組合せが自明であるものと思われる。例えば、前記実施例ではＧａＡｓがウエーハやダイの材料として使用されたが、他の半導体材料も使用できることを理解されたい。また、誘電体としてはポリイミドしか使用しなかったが、低誘電率かつ低損失の他の誘電体も使用できることを理解されたい。このような修正や実施例は全て特許請求の範囲に入るものとする。
【００２６】
以上の説明に関して更に以下の項を開示する。
（１）．集積回路であって、該回路は、（イ）基板前面に形成された少なくとも１個のトランジスタであって、前記前面トランジスタ上のエアブリッジを含むトランジスタと、（ロ）前記前面における少なくとも１個の受動部品と、（ハ）前記エアブリッジに対して実質的に平坦な表面を有する前記受動部品上の誘電体と、（ニ）前記エアブリッジに接触するヒートシンクと、を具備する集積回路。
【００２７】
（２）．第１項記載の回路であって、さらに前記基板の裏面に接合された裏面を有する第２の集積回路を具備し、前記基板の前記裏面は前記前面に対向する集積回路。
【００２８】
（３）．第２項記載の回路であって、前記第２の集積回路の前記裏面はグランドプレーンにより被覆されている集積回路。
【００２９】
（４）．第２項記載の回路であって、前記第２の集積回路は前面上に少なくとも１個のトランジスタを有する集積回路。
【００３０】
（５）．第２項記載の回路であって、前記基板の前記裏面には誘電体により被覆された少なくとも１個の受動部品があり、前記第２の集積回路は前記誘電体上に接合されている集積回路。
【００３１】
（６）．第１項記載の回路であって、前記前面には凹みがあり前記凹み内に少なくとも１個の受動部品がある集積回路。
【００３２】
（７）．第６項記載の回路であって、前記凹みが誘電体で埋め込まれる集積回路。
【００３３】
（８）．第１項記載の回路であって、前記誘電体がポリイミドである集積回路。
【００３４】
（９）．第１項記載の回路であって、前記少なくとも１個の受動部品が反転マイクロストリップ線路である集積回路。
【００３５】
（１０）．集積回路であって、該回路は、（イ）基板前面に形成された少なくとも１個のトランジスタであって、前記トランジスタ上にエアブリッジを含むトランジスタと、（ロ）前記前面における少なくとも１本の送信線路と、（ハ）前記エアブリッジに対して実質的に平坦な表面を有する前記送信線路上のポリイミドと、（ニ）前記エアブリッジに接触するヒートシンクと、（ホ）前記少なくとも１個のトランジスタを前記基板の裏面上のボンドパッドへ接続するための前記基板を貫通する導電ビアと、を具備する集積回路。
【００３６】
（１１）．第１０項記載の回路であって、前記トランジスタが電界効果型トランジスタである集積回路。
【００３７】
（１２）．第１０項記載の回路であって、前記トランジスタがヘテロ接合バイポーラトランジスタである集積回路。
【００３８】
（１３）．第１０項記載の回路であって、前記送信線路が反転マイクロストリップ線路である集積回路。
【００３９】
（１４）．第１０項記載の回路であって、さらに前記基板の裏面に接合された裏面を有する第２の集積回路を具備し、前記基板の前記裏面は前記前面に対向する集積回路。
【００４０】
（１５）．第１０項記載の回路であって、前記基板がＧａＡｓである集積回路。
【００４１】
（１６）．集積回路の製造方法であって、該方法は、（イ）基板前面に少なくとも１個のトランジスタを、前記トランジスタが前記前面トランジスタ上のエアブリッジを含むように、形成するステップと、（ロ）前記前面に少なくとも１個の受動部品を形成するステップと、（ハ）表面が前記エアブリッジに対して実質的に平坦となるように前記受動部品上に誘電体を形成するステップと、（ニ）ヒートシンクを前記エアブリッジに接触させるステップと、からなる集積回路の製造方法。
【００４２】
（１７）．第１６項記載の方法であって、さらに第２の集積回路の裏面を前記基板の裏面へ接合するステップからなり、前記基板の前記裏面は前記前面に対向する集積回路の製造方法。
【００４３】
（１８）．第１７項記載の方法であって、前記接合ステップは前記基板の前記裏面と前記第２の集積回路との間にサーモプラスチックを塗布することを含む集積回路の製造方法。
【００４４】
（１９）．第１７項記載の方法であって、さらに前記第２の集積回路の前面上にトランジスタを形成するステップからなる集積回路の製造方法。
【００４５】
（２０）．第１７項記載の方法であって、さらに前記基板の前記裏面と前記第２の集積回路の前記裏面間にポリイミドで被覆された受動部品を形成するステップからなる集積回路の製造方法。
【００４６】
（２１）．基板の前面上に能動部品３０８、３１０だけでなく受動部品３０２、３０４、３０６を有するフリップチップ集積回路。能動デバイスはエアブリッジを有しそれはヒートシンクと接触してデバイスの接合部から熱を放散させる。
【００４７】
関連出願
本出願には１９９３年１１月３０日に出願した米国特許出願第０８／１５９，６４８号“低熱インピーダンス集積回路”（テキサスインスツルメンツ社、ドケット番号ＴＩ−１８９７７）に関連する主題が含まれている。
【図面の簡単な説明】
【図１】従来技術のモノリシックマイクロ波集積回路の断面図。
【図２】従来技術のフリップチップデバイスの断面図。
【図３】ａは本発明の第１の実施例に従ってフリップチップデバイスの一面上に整合回路及び送信線路及び能動デバイスのある集積回路の断面図。ｂからｄは本発明の第１の実施例に従って実質的に図３ａに示す回路に対する代替入出力信号経路選択方式を示す図。ｅからｆは本発明の第１の実施例に従って実質的に図３ａに示す回路に対するもう一つの代替入出力信号経路選択方式を示す図。
【図４】本発明の第２の実施例に従って下部回路の頂部に第２の回路が接合されているフリップチップ下部回路を有する高密度集積回路の断面図。
【図５】本発明の第３の実施例に従って頂面に受動回路があり前記受動回路の頂部に第２の集積回路が接合されているフリップチップ下部回路を有する高密度集積回路の断面図。
【図６】本発明の第４の実施例に従って３次元部品を収容するための凹みをその下面に有するフリップチップデバイスの断面図。
【図７】本発明の第５の実施例に従って電子的にビームを誘導することができるアンテナの能動素子の断面図。
【図８】本発明の第５の実施例に従ってベースプレート及び能動素子を示すアンテナの前面図。
【図９】さまざまな送信線路構成の断面図。
【図１０】コプレーナな導波路と反転マイクロストリップの遷移を示す平面図。
【符号の説明】
１００  モノリシックマイクロ波集積回路
１０２  エアブリッジ
１０４  ＭＥＳＦＥＴ
１０６  ビア
１０８  グランドプレーン
１１０  マイクロストリップ送信線路
１１２  ワイヤボンディング
１１４  パッド
１１６  アルミナ基板
１１８  ヒートシンク
１２０  ダイ
２００  フリップチップＭＭＩＣ
２０２  ＭＥＳＦＥＴ
２０４  エアブリッジ
２０６  ヒートシンク
２０８  ＧａＡｓダイ
２１０  グランドプレーン
２１２  ビア
２１４  ワイヤボンド
２１６  パッド
２２０  送信線路
２２２  キャパシタ
２２４  抵抗
３００  ＭＭＩＣ
３０２  送信線路
３０４  抵抗
３０６  キャパシタ
３０８  ＭＥＳＦＥＴ
３１０  ＨＢＴ
３１２  ダイ
３１３  エアブリッジ
３１４  ヒートシンク
３１６  ビア
３１８  ビア
３２０  整合回路
３２２  誘電体
３２４  キャパシタ
３３０  入力パッド
３３２  出力パッド
３３４  ビア
３３５  ウィンド
３３７  バイアスパッド
３３８  送信線路
３３９  ウィンド
３４０  ビームリード
３４１  バイアスリード
４００  ＭＭＩＣ
４０２  ＭＥＳＦＥＴ
４０４  キャパシタ
４０６  抵抗
４０８  送信線路
４１０  ダイ
４１２  ヒートシンク
４１４  エアブリッジ
４１６  ポリイミド
４１８  ビア
４２０  ダイ
４２２  底部グランドプレーン
４２４  上部回路
４２６  ビア
４２８  コプレーナ導波路
４３０  信号導体
４３２  接地線路
４３４  めっき支柱
４３６  同軸構造
４３８  ビア
４４０  誘電体
４４２  中央導体
５００  下部フリップチップ集積回路
５０２  ダイ
５０３  受動部品
５０４  誘電体
５０６  上部集積回路
５０８  メタルグランドプレーン
５１０  ヒートシンク
５１２  ビア
６００  ＭＭＩＣ
６０２  エアブリッジ
６０４  ＭＥＳＦＥＴ
６０６  ヒートシンク
６０８  ダイ
６１０  タブ
６１２  誘電体
６１４  サスペンデッド基板線路
６１６  抵抗
６１８  キャパシタ
６２０  メタライゼーション
６２２  集積回路
７００  アンテナ素子
７０２  メタルベースプレート
７０４  アンテナ素子
７０６  冷却ダクト
７０７  誘電体
７０８  ワイヤ
７１０  電力増幅器回路
７１２  エアブリッジ
７１４  ＭＥＳＦＥＴ
７１６  誘電体
７１８  抵抗
７２０  キャパシタ
７２２  ストリップライン
７２４  ダイ
７２６  パッド
７２８  グランドプレーン
７３０  めっきビア
７３２  ダイ
７３４  ＭＥＳＦＥＴ
７３６  低誘電率低損失誘電体
７３８  コプレーナ導波路
７４０  印刷回路板
１０００  ウィンド
１００１  ポリイミド
１００２  送信線路
【図１】
0004231111.tif 000002
【図２】
0004231111.tif 000003
【図３】
0004231111.tif 000004
【図４】
0004231111.tif 000005
【図５】
0004231111.tif 000006
【図６】
0004231111.tif 000007
【図７】
0004231111.tif 000008
【図８】
0004231111.tif 000009
【図９】
0004231111.tif 000010
【図１０】
0004231111.tif 000011