(57)【特許請求の範囲】
【請求項１】
パルスによりオンオフされるスイッチング素子を有するアームが１相ごとに正側と負側の対になって接続されているブリッジを有する三相電流形コンバータ回路に用いられるパルス幅変調方式のパルスパターン発生方法において、
制御周期の中で、前記の対になって接続されている１対のアームに含まれる１対のスイッチング素子を同時にオンする還流モード期間を有し、３つの当該還流モード期間が隣接相を移るように順次発生し、隣り同士の還流モード期間の間に相の異なる正側の１つのアームと負側の１つのアームにあるそれぞれのスイッチング素子をオンする通流期間を有し、かつ前記制御周期中に各スイッチング素子が１回だけオンするようにパルスパターンを発生する方法。
【請求項２】
３つの還流モード期間が実質的に等しい請求項１記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、三相電流形コンバータ回路のパルスパターン発生法に関する。
【０００２】
【従来の技術】
図１に示されるような三相電流形コンバータ回路には、種々の利点からパルス幅変調方式（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ（ＰＷＭ））が用いられている。従来のＰＷＭパルスパターン発生法では、直流出力電圧が低い運転領域で幅の狭いオンおよびオフパルスが発生してしまうため、インターロック回路が保証するスイッチング素子の最小スイッチング時間の制限を受ける。このため、根葉保彦、瀬戸憲一による「三相ＰＷＭ電流形コンバータのパルス分配法」（電気学会、電学論Ｄ、１１７巻１０号、平成９年）においては、低直流出力電圧範囲で狭幅パルスを発生しないようにするため搬送波として二相三角波をそして変調波として２つの正弦波を用いた方法が三相回路用として提案されている。なお、単相電流形コンバータ回路でも同様の二相三角波を用いた方法が提案されている。
【０００３】
ところで、ＰＷＭパルスパターンは、電源電圧位相、三相正弦波通流率指令値（従来の正弦波を用いる場合）、および制御周期によって決定される。そして、三相交流は通常、π／３の電源電圧周期を考えれば正負の関係を表すのに十分であり、以下ではａ相電圧Ｖａ＞ｂ相電圧Ｖｂ＞０、ｃ相電圧Ｖｃ＝−（Ｖａ＋Ｖｂ）＜０のπ／６の期間（以下「第１フェーズ期間」という。）と、それに続くｂ相電圧Ｖｂ＞ａ相電圧Ｖａ＞０、ｃ相電圧Ｖｃ＝−（Ｖａ＋Ｖｂ）＜０のπ／６の期間（以下「第２フェーズ期間」という。）を例にとって説明する。ここでは簡単のため、通流率指令値は力率１を実現するように電源電圧と同位相と仮定する。つまり、ＰＷＭパルスの発生に必要な情報は、電源電圧位相、三相正弦波通流率指令値（Ｄａ，Ｄｂ，Ｄｃ）および制御周期Ｔのみである．
ＰＷＭ電流形コンバータのパルス発生の制約条件は、正側（Ｓ１，Ｓ２，Ｓ３）および負側（Ｓ４，Ｓ５，Ｓ６）のスイッチング素子のいずれかが常にオンしていなければならないことである。したがって、オンオフモードは、導通する２つの素子番号の組合わせで表すことができる。
【０００４】
図４は、搬送波として二相三角波をそして変調波として２つの正弦波を用いた上記提案のパルスパターン発生法の第１および第２のフェーズ期間において制御周期で循環するオンオフモードの移行順序を導通する２つの素子番号の組合わせで表した図であり、（ａ）は第１フェーズ期間を、（ｂ）は第２フェーズ期間を示す。図４において、実線は力行運転を、破線は回生運転を、また一点鎖線は零出力運転を示している。ここで、零出力運転における導通するスイッチング素子の組合わせ、例えば（ａ）の（Ｓ３，Ｓ６）は図１に示される正側および負側の対となるスイッチング素子Ｓ３とＳ６が導通（オン）となる還流モードを示す。図４から上記提案された従来のパルスパターン発生法は、１制御周期における転流回数（ここでは、還流モードの発生回数に対応）が４回であることが分かる。
【０００５】
上記提案された従来の方法（以下「従来方法」という。）でも、通流率が１に近い場合は、狭幅パルスが発生する。これを回避するため、リミタを設けて、ある一定以下の狭幅パルスが発生しないようにしている。
【０００６】
【発明が解決しようとする課題】
しかし、従来方法には次に述べるような課題を抱えている。
例えば、三相の場合、前述したように、転流回数が１制御周期に４回であり、スイッチング回数が最小化されていない。スイッチング損失は転流回数が増せば増大するので、スイッチング損失が最小化されたスイッチング回数の場合に比して大きい。搬送波の周波数は高いほうがコンバータ回路の動作特性に好ましいが、スイッチング損失の増大を招くため、搬送波の周波数を高く設定できない。
【０００７】
通流率が１に近い場合や、前述のフェーズ期間移行時に狭幅パルスが発生しやすい。
二相の三角波搬送波と２つの正弦波変調波を必要としアナログ回路の構成も簡単ではない。
【０００８】
アルゴリズムが比較的複雑で計算機制御に不向きである。
スイッチング素子にＰＷＭパルスを印加する汎用のＰＷＭボードが近年容易に入手可能となった。しかし、１制御周期内にスイッチング素子の導通期間が２回（例えば、図４の（Ｓ３，Ｓ６））生じる一方、汎用ＰＷＭボード単体ではそのような制御を想定していないので、従来方法を単にディジタル回路化するのは汎用ＰＷＭボードを容易に利用できることにはならない。
【０００９】
搬送波振幅に対する正弦波変調波振幅比である変調率は１以下の値をとる。１に近い通流率のところで動作させるためには、正弦波変調波振幅を搬送波振幅近くにする必要があり、すなわち変調率を１近くにする必要がある。正弦波変調波振幅が搬送波振幅に近いところでは、非常に狭幅のパルスが発生し、あまり狭い幅のパルスが発生する場合には前述のリミタによりそのような狭いパルスの発生が制限される。そのため、変調波振幅を大きくすることができる上限があり、すなわち変調率に上限があり、この上限は最大変調率と呼ばれている。従来方法は、正弦波変調波振幅を搬送波振幅に近づけると狭幅のパルスが発生するので、最大変調率を高めることが難しかった。
【００１０】
本発明は、上記欠点を克服した三相電流形コンバータ回路のパルスパターン発生法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、パルスによりオンオフされるスイッチング素子を有するアームが１相ごとに正側と負側の対になって接続されているブリッジを有する三相電流形コンバータ回路に用いられる本発明のパルス幅変調方式のパルスパターン発生方法は、制御周期の中で、前記の対になって接続されている１対のアームに含まれる１対のスイッチング素子を同時にオンする還流モード期間を有し、３つの当該還流モード期間が隣接相を移るように順次発生し、隣り同士の還流モード期間の間に相の異なる正側の１つのアームと負側の１つのアームにあるそれぞれのスイッチング素子をオンする通流期間を有し、かつ前記制御周期中に各スイッチング素子が１回だけオンするようにパルスパターンを発生することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の好適実施形態を図面を参照して説明する。
図１に、本発明のパルスパターン発生法が適用される三相電流形コンバータ回路を示す。図１において、スイッチング素子Ｓ１〜Ｓ６は、模式的に表しているが、実際にはＩＧＢＴ、ＧＴＯ等のパルスによりオンオフされるいずれかのタイプのスイッチング素子である。なお、図示されないが、スイッチング素子Ｓ１〜Ｓ６には通常直列に電流の逆流を防止するためにダイオードが設けられている。図１において、１０はスイッチング素子Ｓ１〜Ｓ６から構成される三相ブリッジ回路を示し、１２は三相交流電源を示す。また、１４は負荷を示し、この説明においては超伝導コイルである。１６は、三相電流形コンバータ回路のスイッチング動作によって生じる高調波が三相交流電源１２側に流出しないためのＡＣフィルタである。
【００１３】
発明の理解を容易にするため、従来の技術で述べたことを一部繰り返す。ＰＷＭパルスパターンは、電源電圧位相、三相変調波通流率指令値（本発明は変調波は正弦波に限定されない。）および制御周期によって決定される。三相交流は通常、π／３の電源電圧周期を考えれば正負の関係を表すのに十分であり、以下ではａ相電圧Ｖａ＞ｂ相電圧Ｖｂ＞０、ｃ相電圧Ｖｃ＝−（Ｖａ＋Ｖｂ）＜０のπ／６の期間、すなわち第１フェーズ期間と、それに続くｂ相電圧Ｖｂ＞ａ相電圧Ｖａ＞０、ｃ相電圧Ｖｃ＝−（Ｖａ＋Ｖｂ）＜０のπ／６の期間、すなわち第２フェーズ期間を例にとって説明する。ここでは簡単のため、通流率指令値は力率１を実現するように電源電圧と同位相と仮定しているが、指令値の位相を制御することで、任意の無効電流を流せる。つまり、ＰＷＭパルスの発生に必要な情報は、電源電圧位相、三相変調波通流率指令値（Ｄａ，Ｄｂ，Ｄｃ）および制御周期Ｔのみである。ＰＷＭ電流形コンバータのパルス発生の制約条件は、正側（Ｓ１，Ｓ２，Ｓ３）および負側（Ｓ４，Ｓ５，Ｓ６）のスイッチング素子のいずれかが常にオンしていなければならないことである。本発明のパルス発生法は、この条件下で、出力が零に近い領域で狭幅パルスを発生しない方法の中で１制御周期中に最小のスイッチング回数でオンオフモードを移行する順序を実現している。
【００１４】
図２は、本発明のパルス発生法の一好適実施形態について第１および第２のフェーズ期間において制御周期で循環するオンオフモードの移行順序を導通する２つの素子番号の組合わせで表した図であり、（ａ）は第１フェーズ期間を、（ｂ）は第２フェーズ期間を示す。図２において、実線は力行運転を、破線は回生運転を、また一点鎖線は零出力運転を示している。ここで、零出力運転における導通するスイッチング素子の組合わせ、例えば（ａ）の（Ｓ１，Ｓ４）は図１に示される正側および負側の対となるスイッチング素子Ｓ１とＳ４が導通（オン）となる還流モードを示す。１制御周期内での力行運転（又は回生運転）の２つのモード間に従来方法では２度の還流モードが介在する（図４参照）の対して、本発明ではただ１回の転流モードしか介在しないのが大きな特長である。図２から本発明のパルスパターン発生法は、１制御周期における転流回数（ここでは、還流モードの発生回数に対応）が最小の３回であり、図４に示される従来方法の４回に対して１回少ないことが分かる。
【００１５】
なお、オンオフモード移行は図２中に示した矢印と逆の方向にも可能である。つまり、ａ，ｂ相の大小関係によって移行方向を選択するとすれば、電源位相のπ／６毎に制御モードを切り替えれば良く、制御モードの総数は１２になる。
【００１６】
次に、パルス分配法について説明する。図２の（ａ）に示されるモード（Ｓ１，Ｓ６）および（Ｓ２，Ｓ６）のオン時間Ｔａ，Ｔｂは、それぞれａ相通流率指令Ｄａ、ｂ相通流率指令Ｄｂから次式によって求める。
【００１７】
【数１】
Ｔａ＝Ｔ×│Ｄａ│
Ｔｂ＝Ｔ×│Ｄｂ│
なお、ｃ相のオン時間Ｔｃは、ａ，ｂ相のパルス幅Ｔａ，Ｔｂの和として自動的に所望の値となる。つまり、ｃ相通流率指令Ｄｃおよびパルス幅Ｔｃはそれぞれ、ａ，ｂ相の通流率指令Ｄａ，Ｄｂおよびオン時間Ｔａ，Ｔｂとは次式の関係を有する。
【００１８】
【数２】
│Ｄｃ│＝│Ｄａ│＋│Ｄｂ│
Ｔｃ＝Ｔ×│Ｄｃ│＝Ｔ×（│Ｄａ│＋│Ｄｂ│）
したがって、制御周期Ｔのうちの残る期間Ｔｒは次式により表される。
【００１９】
【数３】
Ｔｒ＝Ｔ−（Ｔａ＋Ｔｂ）＝Ｔ−Ｔｃ＝Ｔ×（１−│Ｄｃ│）
この残る期間Ｔｒはすべて還流モードとなるが、この期間を３つの還流モード、すなわち図２の（ａ）に示されるモード（Ｓ１，Ｓ４），（Ｓ３，Ｓ６）および（Ｓ２，Ｓ５）に均等に分割する。すなわち、すべてのパルス幅Ｔｆｗは、次式で求まる値に設定する。
【００２０】
【数４】
Ｔｆｗ＝Ｔｒ／３＝Ｔ×（１−│Ｄｃ│）／３
なお、本発明は、３つの還流モードの期間を均等にするばかりでなく、所望ならば残る期間Ｔｒを任意の比率で配分できることは容易に理解できるであろう。
【００２１】
このパルス分配法の様子を、図２の（ａ）の第１フェーズ期間について、慣習にならって鋸歯状波を用いて示すと図３のようになる。図３において、（ａ）は力行運転時のＰＷＭスイッチングパターンを、（ｂ）は零出力運転時のＰＷＭスイッチングパターンを、（ｃ）は回生運転時のＰＷＭスイッチングパターンをそれぞれ示す。回生運転時にはＤａ，Ｄｂは負となるので、その場合には図３の（ｃ）に示すようにモードを（Ｓ３，Ｓ４），（Ｓ３，Ｓ５）に変更している。本発明の方法によれば、図３の（ａ）から（ｃ）の素子オン期間を示す図から分かるように、すべての素子で１制御周期Ｔ内に一度だけオン期間が存在する。このことは、電算機がオンオフのタイミングさえ計算すれば、後の処理は専用のＰＷＭボードで容易に実現できるので、本発明の方法がディジタル制御向きであることを意味している。
【００２２】
三相電流形コンバータ回路の１制御周期内の転流回数が多いと直流出力電圧が低い領域あるいは高い領域で狭幅のパルスが生じ易くなる。前述のように、本発明は、出力電圧が零に近い領域では狭幅パルスを発生しない他の従来方法に比して１制御周期内の転流回数が３回と最も少ないので、直流出力電圧が低い領域では狭幅パルスは発生せず、また高い領域でも狭幅パルスを発生しにくい。こうして、直流出力電圧が低い領域でも狭幅パルスを発生しないスイッチング素子のオンオフモード移行を採用することにより、直流出力電圧ゼロも従来方法より容易に実現することが可能である。
【００２３】
スイッチング損失は一般的に転流回数が多くなると大きくなる。本発明は、転流回数が３回と最小であるので、転流回数に起因するスイッチング損失を最も小さくすることができる。例えば、スイッチング損失が転流回数に比例するとすれば、本発明は後述するように搬送波を用いていないが、搬送波の概念を用いて表せば、搬送波の周波数を従来方法に比してその３分の４倍高く設定できる。あるいは、本発明は、１制御周期の長さを従来方法に比して４分の３短く設定することができる。
【００２４】
本発明は、通流率を決定して１制御周期内の全還流モード期間の長さを決定し、次いで１制御周期内の３つの還流モード期間の長さは、得られた全還流モード期間の長さを任意に分配することができ、好適には均等に分配することができるので、スイッチング素子毎に最小スイッチング時間を設定するのではなく、三相電流形コンバータ全体のオンオフモードに対する最小維持時間を設定することができる。
【００２５】
前述のとおり、本発明は、通流率指令値からＰＷＭパルスパターンを発生する方法に関する。なお、通流率指令値の計算方法は、コンバータの制御系をどのように設計するかに依存し、一意に決まらない。しかし、制御系の設計方針が定まれば、既知の種々の通流率指令値の計算方法を用いて所望の出力電流に対応する通流率指令値が求められることは当業者には明らかであろう。本発明は、電流形コンバータに流入する線電流（図１において三相交流電源１２側からＡＣフィルタ１６に流入する電流）が正弦波の場合だけでなく、線電流に振動がある場合その振動の抑制を考慮して求められる通流率指令値、あるいは線電流が正弦波以外の波形の場合その波形を考慮して求められる通流率指令値に対しても正弦波の場合と同様に前述した特長をもつＰＷＭパルスパターンを発生することができる。
【００２６】
また、本発明は、通流率を１に近づけた場合従来方法より１に近いところで狭幅パルスの発生が生じないが、それでもなお通流率を１に接近させた場合には、原理的には狭幅パルスが発生することになる。これを回避するため、通流率指令値を決定する上位のアルゴリズムの中で、三相通流率ベクトルの振幅が制限値を越えないようにリミタを設けることができる。その場合、本発明は、従来方法より一層１に近い通流率でリミタが作動するようリミタを設定することができる。
【００２７】
なお、負荷については超伝導コイルを用いた場合について説明したが、本発明は他のタイプの負荷でもよく、負荷の種類に限定されるものではない。
【００２８】
【発明の効果】
本発明は以上説明したように構成されているので次の通りの効果を奏する。
本発明は、転流回数が最小でありしかも各還流モード期間の長さが全還流モード期間を均等に配分することを含めて任意に配分して得ることができるので、同じ通流率に対して従来方法より幅広のパルスを発生させることができ、また出力電圧が低いあるいは高い領域でも従来方法に比して狭幅パルスを発生しない。したがって、本発明は正弦波変調波も搬送波も用いる必要がないが、直感的理解を容易にするため従来方法の概念である変調率を用いると、本発明によれば、三相電流形コンバータが狭幅パルスを発生しない限界動作を表す最大変調率を直流出力電圧が高い領域で改善できる。換言すると、本発明の三相電流形コンバータは、直流出力電圧が高い領域では変調波の振幅を高くすることが必要であるがこの振幅を高くしても狭幅のパルスが発生しないで動作させることができる。
【００２９】
転流回数が３回と最小であるので、転流回数に起因するスイッチング損失を最小にすることができる。したがって、例えば、スイッチング損失が転流回数に比例するとすれば、本発明は搬送波を用いていないが、従来の搬送波の概念を用いて表せば、搬送波の周波数を従来方法に比してその３分の４倍高く設定できる。換言すれば、本発明は、１制御周期の長さを従来方法に比して４分の３短く設定することができる。
【００３０】
本発明のＰＷＭパルスパターンを決定するアルゴリズムは従来方法に比し簡単でありディジタル回路で実現し易くまた計算機制御に適している。そして、この容易なディジタル化と、スイッチング素子が１制御周期に１回だけしかオンされないこととから、汎用ＰＷＭボードの利用が容易となる。
【００３１】
本発明は、三相電流形コンバータに流入する線電流が正弦波以外の波形の場合にも制御することが可能である。
【図面の簡単な説明】
【図１】三相電流形コンバータ回路の一例を示す図である。
【図２】図１に示される三相電流形コンバータ回路に適用される本発明のパルス発生法の一好適実施形態について第１および第２のフェーズ期間において制御周期で循環するオンオフモードの移行順序を導通する２つの素子番号の組合わせで表した図であり、（ａ）は第１フェーズ期間を、（ｂ）は第２フェーズ期間を示す。
【図３】図２に示されるオンオフモードの移行順序に従ったＰＷＭスイッチングパターンを示す図であり、（ａ）は力行運転時を、（ｂ）は零出力運転時を、（ｃ）は回生運転時をそれぞれ示す。
【図４】二相三角波を用いた従来のパルスパターン発生法について第１および第２のフェーズ期間において制御周期で循環するオンオフモードの移行順序を導通する２つの素子番号の組合わせで表した図であり、（ａ）は第１フェーズ期間を、（ｂ）は第２フェーズ期間を示す。
【符号の説明】
１０  三相ブリッジ回路
１２  三相交流電源
１４  超伝導コイル
１６  ＡＣフィルタ
【図１】
0004362565.tif 000002
【図２】
0004362565.tif 000003
【図３】
0004362565.tif 000004
【図４】
0004362565.tif 000005