(57)【特許請求の範囲】
【請求項１】
半導体基板上のメモリセルアレイ領域に形成された、深さの異なる第１，第２の底部を有するシリコン溝により分離された複数のシリコン柱と、
前記シリコン溝の第２の底部よりも浅い第１の底部に形成された第１の拡散層領域、および、前記シリコン柱の表面部に、前記第１の拡散層領域と離間して形成された第２の拡散層領域と、前記第１および第２の拡散層領域に隣接し、前記シリコン柱の少なくとも一側面部に沿って設けられたゲート電極とを有するセル・トランジスタと、
前記シリコン柱の表面部よりも上方に設けられ、前記ゲート電極に接続されたワード線と、
前記シリコン柱の表面部よりも上方で、前記ワード線と直交する方向に設けられ、前記第１の拡散層領域に接続されたビット線と、
前記第２の拡散層領域に接続されたセル・キャパシタと
を具備したことを特徴とする半導体記憶装置。
【請求項２】
前記セル・トランジスタと前記セル・キャパシタとによってメモリセルが形成され、前記メモリセルは、前記ワード線および前記ビット線の交点ごとに存在することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記ゲート電極に対応する前記シリコン柱の一側面が、前記セル・トランジスタのチャネルとして用いられることを特徴とする請求項１に記載の半導体記憶装置。
【請求項４】
前記第１の拡散層領域と前記ビット線とは、ビット線コンタクトを介して接続されることを特徴とする請求項１に記載の半導体記憶装置。
【請求項５】
前記第２の拡散層領域と前記セル・キャパシタとは、キャパシタコンタクトを介して接続されることを特徴とする請求項１に記載の半導体記憶装置。
【請求項６】
前記キャパシタコンタクトは、前記ワード線と前記ビット線との間に配設されてなることを特徴とする請求項５に記載の半導体記憶装置。
【請求項７】
前記ゲート電極は、前記シリコン溝の第１の底部上に前記第１の底部と同形状に形成された後、等方性エッチングにより前記第１の底部よりも小さく形成されてなることを特徴とする請求項１に記載の半導体記憶装置。
【請求項８】
半導体基板上のメモリセルアレイ領域に形成された、深さの異なる第１，第２の底部を有するシリコン溝により分離された複数のシリコン柱と、
前記シリコン溝の第２の底部よりも浅い第１の底部に線状に形成された第１の拡散層領域および前記シリコン柱の表面部に形成された第２の拡散層領域と、前記第１および第２の拡散層領域に隣接し、前記シリコン柱の少なくとも一側面部に沿って設けられたゲート電極とを有するセル・トランジスタと、
前記第１の拡散層領域と直交する方向に設けられ、前記ゲート電極に接続されたワード線と、
前記第２の拡散層領域に、キャパシタコンタクトを介して接続されたセル・キャパシタと
を具備したことを特徴とする半導体記憶装置。
【請求項９】
前記セル・トランジスタと前記セル・キャパシタとによってメモリセルが形成され、前記第１の拡散層領域によってビット線が形成され、前記メモリセルは、前記ワード線および前記ビット線の交点ごとに存在することを特徴とする請求項８に記載の半導体記憶装置。
【請求項１０】
前記ゲート電極に対応する前記シリコン柱の一側面が、チャネルとして用いられることを特徴とする請求項８に記載の半導体記憶装置。
【請求項１１】
前記キャパシタコンタクトは、前記ワード線の間に配設されてなることを特徴とする請求項８に記載の半導体記憶装置。
【請求項１２】
前記ゲート電極は、前記シリコン溝の底部上に前記第１の底部と同形状に形成された後、等方性エッチングにより前記第１の底部よりも小さく形成されてなることを特徴とする請求項８に記載の半導体記憶装置。
【請求項１３】
半導体基板上のメモリセルアレイ領域に第１の深さを有する第１の溝を設けて、複数のシリコン柱を形成する工程と、
前記第１の溝の底部に、第１の拡散層領域となる第１の不純物層を形成する工程と、
前記第１の溝内をゲート電極材料により埋め込む工程と、
前記第１の溝内に、前記第１の溝よりも深い、第２の深さを有する第２の溝を選択的に設けて、前記シリコン柱の少なくとも一側面部に沿うゲート電極を形成する工程と、
前記第２の溝内に絶縁膜を埋め込んで素子分離領域を形成する工程と、
前記ゲート電極に接続されるワード線を形成する工程と、
前記シリコン柱の表面部に、第２の拡散層領域となる第２の不純物層を形成する工程と、
前記第１の拡散層領域に接続されるビット線コンタクトを形成する工程と、
前記ビット線コンタクトに接続されるビット線を形成する工程と、
前記第２の拡散層領域に接続されるキャパシタコンタクトを形成する工程と、
前記キャパシタコンタクトに接続されるセル・キャパシタを形成する工程と
を備えてなることを特徴とする半導体記憶装置の製造方法。
【請求項１４】
前記素子分離領域の形成は、前記メモリセルアレイ領域以外の、周辺回路領域に対しても同時に行われることを特徴とする請求項１３に記載の半導体記憶装置の製造方法。
【請求項１５】
前記キャパシタコンタクトは、前記ワード線と前記ビット線とに対して自己整合的に形成されることを特徴とする請求項１３に記載の半導体記憶装置の製造方法。
【請求項１６】
前記ビット線コンタクトは、前記ワード線に対して自己整合的に形成されることを特徴とする請求項１３に記載の半導体記憶装置の製造方法。
【請求項１７】
前記ゲート電極は、前記第１の溝に対して自己整合的に形成されることを特徴とする請求項１３に記載の半導体記憶装置の製造方法。
【請求項１８】
半導体基板上のメモリセルアレイ領域に第１の深さを有する第１の溝を設けて、複数のシリコン柱を形成する工程と、
前記第１の溝の底部に、ビット線となる第１の拡散層領域からなる線状の第１の不純物層を形成する工程と、
前記第１の溝内をゲート電極材料により埋め込む工程と、
前記第１の溝内に、前記第１の溝よりも深い、第２の深さを有する第２の溝を選択的に設けて、前記シリコン柱の少なくとも一側面部に沿うゲート電極を形成する工程と、
前記第２の溝内に絶縁膜を埋め込んで素子分離領域を形成する工程と、
前記ゲート電極に接続されるワード線を形成する工程と、
前記シリコン柱の表面部に、第２の拡散層領域となる第２の不純物層を形成する工程と、
前記第２の拡散層領域に接続されるキャパシタコンタクトを形成する工程と、
前記キャパシタコンタクトに接続されるセル・キャパシタを形成する工程と
を備えてなることを特徴とする半導体記憶装置の製造方法。
【請求項１９】
前記素子分離領域の形成は、前記メモリセルアレイ領域以外の、周辺回路領域に対しても同時に行われることを特徴とする請求項１８に記載の半導体記憶装置の製造方法。
【請求項２０】
前記キャパシタコンタクトは、前記ワード線に対して自己整合的に形成されることを特徴とする請求項１８に記載の半導体記憶装置の製造方法。
【請求項２１】
前記ゲート電極は、前記シリコン柱の二側面部に沿い、前記シリコン柱を部分的に取り巻くように形成されることを特徴とする請求項１８に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体記憶装置およびその製造方法に関するもので、特に、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）などのセルの高集積化技術に関する。
【０００２】
【従来の技術】
近年、半導体記憶装置、特にＤＲＡＭの微細化・高集積化は以前にも増して加速してきている。それに伴い、単位記憶素子（メモリセル）の占める面積は、ますます縮小化されている。
【０００３】
従来は、メモリセルのセル・トランジスタを平面構造のまま縮小してきたが、ここに来て、トランジスタの設計が大変困難になってきているという問題がある。すなわち、平面型のセル・トランジスタでは、縮小化により、短チャネル効果の抑制とリテンション（Ｒｅｔｅｎｔｉｏｎ）特性の改善とを両立させるのが難しくなってきており、ほとんど限界にきている。その反面、セル面積のさらなる縮小化の要求がなされているという現状がある。
【０００４】
図１６は、従来のＤＲＡＭのセル構造を示すものである。なお、同図（ａ）は８Ｆ2 タイプを例にセル・レイアウトを示す平面図であり、同図（ｂ）は図（ａ）の１６ｂ−１６ｂ線に沿う断面図である。
【０００５】
図に示すように、１個のメモリセルの占有面積は、平面型のセル・トランジスタ１０１、２セルが共有する１個のビット線コンタクト（ＣＢ）１０３、および、素子分離領域１０５により決定されている。因みに、１０７はアクティブエリア（ＡＡ）、１０９はｐ型シリコン基板、１１１は通過ワード線、１１３はＳｉＮ膜、１１５は層間膜、１１７はキャパシタコンタクト（ストレージノードコンタクト（ＣＮ））、１１９はビット線（ＢＬ）であり、１２１は、蓄積電極（ＳＮ）１２１ａ、キャパシタ誘電体膜１２１ｂおよびプレート電極（ＰＬ）１２１ｃからなるセル・キャパシタである。
【０００６】
この時点における最小加工寸法をＦとし、ゲート電極（ワード線（ＷＬ））１０１ａおよびソースないしドレインとなる拡散層１０１ｂのそれぞれの一辺をＦで設計するとする。その場合、メモリセルの最小占有面積は、８Ｆ2 （縦が２Ｆ、横が４Ｆ）となる。
【０００７】
このように、１トランジスタ，１キャパシタからなるメモリセルを有するＤＲＡＭの微細化・高集積化は、８Ｆ2 タイプのセル・レイアウトにより進展してきた。
【０００８】
しかしながら、平面型のセル・トランジスタ１０１は、セル面積の縮小化に伴ってゲート長が縮小化するため、短チャネル効果を抑制するのが難しくなっている。短チャネル効果を抑制するには、拡散層１０１ｂ間のリークを抑えるため、チャネル部のボロン濃度（基板１０９がｐ型の場合）をますます高める必要がある。
【０００９】
一方、ＤＲＡＭの性能を左右する特性として、ますます厳しいリテンション特性が要求されている。リテンション特性を改善するには、支配要因である蓄積側の接合リークを減少させればよい。そのためには、蓄積側の接合付近におけるチャネル部のボロン濃度（基板１０９がｐ型の場合）を下げる必要がある。
【００１０】
上記したように、一方ではチャネル部の不純物濃度を高める必要があり、他方ではチャネル部の不純物濃度を下げる必要があり、そういう意味で、チャネル部の不純物濃度の設計はトレード−オフ（Ｔｒａｄｅ−ｏｆｆ）の関係にあり、両立しなくなっている。
【００１１】
また、コスト競争の激化に伴い、さらなるセル面積の縮小化やチップ（ＤＲＡＭ）の微細化・高集積化が要求されている。しかしながら、図１６（ａ）に示した従来の８Ｆ2 タイプのセル・レイアウトでは、既に理論限界の真性８Ｆ2 のセル面積になっている。よって、要求されるような、さらなるセル面積の縮小化、延いてはチップの微細化・高集積化の要求に対応できないという問題があった。
【００１２】
【発明が解決しようとする課題】
上記したように、従来においては、さらなるセル面積の縮小化やチップの微細化・高集積化が要求されているものの、８Ｆ2 タイプのセル・レイアウトでは、トランジスタの短チャネル効果の抑制とリテンション特性の改善とを両立させるのが困難になってきており、さらなるセル面積の縮小化やチップの微細化・高集積化の要求には対応できないという問題があった。
【００１３】
そこで、この発明は、トランジスタの短チャネル効果の抑制とリテンション特性の改善とを両立でき、さらなるセル面積の縮小化やチップの微細化・高集積化の要求にも十分に対応することが可能な半導体記憶装置およびその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板上のメモリセルアレイ領域に形成された、深さの異なる第１，第２の底部を有するシリコン溝により分離された複数のシリコン柱と、前記シリコン溝の第２の底部よりも浅い第１の底部に形成された第１の拡散層領域、および、前記シリコン柱の表面部に、前記第１の拡散層領域と離間して形成された第２の拡散層領域と、前記第１および第２の拡散層領域に隣接し、前記シリコン柱の少なくとも一側面部に沿って設けられたゲート電極とを有するセル・トランジスタと、前記シリコン柱の表面部よりも上方に設けられ、前記ゲート電極に接続されたワード線と、前記シリコン柱の表面部よりも上方で、前記ワード線と直交する方向に設けられ、前記第１の拡散層領域に接続されたビット線と、前記第２の拡散層領域に接続されたセル・キャパシタとを具備したことを特徴とする半導体記憶装置が提供される。
【００１５】
また、本願発明の一態様によれば、半導体基板上のメモリセルアレイ領域に形成された、深さの異なる第１，第２の底部を有するシリコン溝により分離された複数のシリコン柱と、前記シリコン溝の第２の底部よりも浅い第１の底部に線状に形成された第１の拡散層領域および前記シリコン柱の表面部に形成された第２の拡散層領域と、前記第１および第２の拡散層領域に隣接し、前記シリコン柱の少なくとも一側面部に沿って設けられたゲート電極とを有するセル・トランジスタと、前記第１の拡散層領域と直交する方向に設けられ、前記ゲート電極に接続されたワード線と、前記第２の拡散層領域に、キャパシタコンタクトを介して接続されたセル・キャパシタとを具備したことを特徴とする半導体記憶装置が提供される。
【００１６】
また、本願発明の一態様によれば、半導体基板上のメモリセルアレイ領域に第１の深さを有する第１の溝を設けて、複数のシリコン柱を形成する工程と、前記第１の溝の底部に、第１の拡散層領域となる第１の不純物層を形成する工程と、前記第１の溝内をゲート電極材料により埋め込む工程と、前記第１の溝内に、前記第１の溝よりも深い、第２の深さを有する第２の溝を選択的に設けて、前記シリコン柱の少なくとも一側面部に沿うゲート電極を形成する工程と、前記第２の溝内に絶縁膜を埋め込んで素子分離領域を形成する工程と、前記ゲート電極に接続されるワード線を形成する工程と、前記シリコン柱の表面部に、第２の拡散層領域となる第２の不純物層を形成する工程と、前記第１の拡散層領域に接続されるビット線コンタクトを形成する工程と、前記ビット線コンタクトに接続されるビット線を形成する工程と、前記第２の拡散層領域に接続されるキャパシタコンタクトを形成する工程と、前記キャパシタコンタクトに接続されるセル・キャパシタを形成する工程とを備えてなることを特徴とする半導体記憶装置の製造方法が提供される。
【００１７】
さらに、本願発明の一態様によれば、半導体基板上のメモリセルアレイ領域に第１の深さを有する第１の溝を設けて、複数のシリコン柱を形成する工程と、前記第１の溝の底部に、ビット線となる第１の拡散層領域からなる線状の第１の不純物層を形成する工程と、前記第１の溝内をゲート電極材料により埋め込む工程と、前記第１の溝内に、前記第１の溝よりも深い、第２の深さを有する第２の溝を選択的に設けて、前記シリコン柱の少なくとも一側面部に沿うゲート電極を形成する工程と、前記第２の溝内に絶縁膜を埋め込んで素子分離領域を形成する工程と、前記ゲート電極に接続されるワード線を形成する工程と、前記シリコン柱の表面部に、第２の拡散層領域となる第２の不純物層を形成する工程と、前記第２の拡散層領域に接続されるキャパシタコンタクトを形成する工程と、前記キャパシタコンタクトに接続されるセル・キャパシタを形成する工程とを備えてなることを特徴とする半導体記憶装置の製造方法が提供される。
【００１８】
上記の構成により、チャネル部の不純物濃度と蓄積側の接合付近における不純物濃度とを独立に制御できるようになる。これにより、トランジスタの短チャネル効果の抑制とリテンション特性の改善とを両立させつつ、セル・レイアウトを４Ｆ2 タイプとすることが可能となるものである。
【００１９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２０】
（第１の実施形態）
図１および図２（ａ），（ｂ）は、本発明の第１の実施形態にかかるＤＲＡＭのセル構造を示すものである。なお、図１はセル・レイアウトを示す平面図であり、図２（ａ），（ｂ）は図１の２ａ−２ａ線，２ｂ−２ｂ線にそれぞれ沿う断面図である。
【００２１】
図２（ａ），（ｂ）に示すように、たとえば、ｐ型シリコン基板（半導体基板）１１の表面部には、メモリセルアレイ領域に対応して、複数の溝部（シリコン溝）１２が設けられている。複数の溝部１２は、それぞれ、深さの浅い第１の溝１２ａと、この第１の溝１２ａよりも深さの深い第２の溝１２ｂとからなっている。複数の溝部１２の相互間には、それぞれ、シリコン柱１３が形成されている。各シリコン柱１３は、それぞれ、最小デザイン・ルールの間隔で、縦／横方向にレイアウトされている。
【００２２】
浅い第１の溝１２ａは、たとえば図１に示すように、各シリコン柱１３に対して、縦／横方向にそれぞれ半ピッチずつづれて配置されている。
【００２３】
また、図２（ａ），（ｂ）に示すように、上記浅い第１の溝１２ａの底部に対応する各シリコン台部（第１の底部）１４、および、上記各シリコン柱１３の表面部には、それぞれ離間して、セル・トランジスタのソースないしドレインとなる拡散層領域（ｎ型不純物層である第１および第２の拡散層領域）１５1 ，１５2 が形成されている。
【００２４】
上記浅い第１の溝１２ａ内には、それぞれ、縦型構造のゲート電極１６が配置されている。縦型構造のゲート電極１６は、たとえば図２（ａ）に示すように、ゲート絶縁膜１７をそれぞれ介して、上記シリコン柱１３の一側面部１３ａに沿って設けられている。縦型構造のゲート電極１６は、上記拡散層領域１５1 ，１５2 とともに、上記シリコン柱１３の一側面部１３ａをチャネル部とする縦型セル・トランジスタを構成している。また、縦型構造のゲート電極１６は、それぞれ、ワード線（ＷＬ）１８と接続されている。
【００２５】
上記拡散層領域１５1 ，１５2 の一方、たとえば、上記シリコン台部１４上の拡散層領域１５1 には、図２（ｂ）に示すように、ビット線コンタクト（ＣＢ）１９の一端がそれぞれ接続されている。ビット線コンタクト１９の他端は、それぞれ、上記各ワード線１８にほぼ直交して配設されたビット線（ＢＬ）２０に接続されている。
【００２６】
上記ワード線１８および上記ビット線２０は、それぞれ、上面と側面とがシリコン窒化（ＳｉＮ）膜２１，２２によって覆われている。また、上記溝部１２内には、それぞれ、シリコン酸化（ＳｉＯ2 ）膜２３が埋め込まれてなる素子分離２３’が形成されている。
【００２７】
上記拡散層領域１５1 ，１５2 の他方、たとえば、上記シリコン柱１３上の拡散層領域１５2 には、キャパシタコンタクト（ストレージノードコンタクト（ＣＮ））２４の一端がそれぞれ接続されている。キャパシタコンタクト２４は、それぞれ、縦／横方向に走る上記ワード線１８と上記ビット線２０との隙間のスペースを利用して配置されている。キャパシタコンタクト２４の他端は、それぞれ、層間膜２５上に設けられたセル・キャパシタ２６に接続されている。セル・キャパシタ２６は、それぞれ、蓄積電極（キャパシタ下部電極）２６ａ、キャパシタ誘電体膜２６ｂ、および、プレート電極（キャパシタ上部電極（ＰＬ））２６ｃから構成されている。
【００２８】
本実施形態の場合、図１に示すように、クロス・ポイント型セルのレイアウト構成により、ワード線１８とビット線２０との交点ごとにメモリセルが配置されている。各メモリセルは、縦型セル・トランジスタとセル・キャパシタ２６とからなっている。最小加工寸法をＦとすると、メモリセルの最小占有面積は４Ｆ2 となっている（ワード線１８のピッチが２Ｆ、ビット線２０のピッチが２Ｆ）。
【００２９】
次に、図３〜図７を参照して、本発明の第１の実施形態にかかるＤＲＡＭの製造工程について説明する。なお、各図において、（ａ）は図１の２ａ−２ａ線に沿う断面を、（ｂ）は同じく２ｂ−２ｂ線に沿う断面を、（ｃ）はアレイ領域の周辺部（周辺回路領域）の断面を、それぞれ示している。
【００３０】
まず、図３（ａ），（ｂ）に示すように、ｐ型シリコン基板１１上に、パッド（Ｐａｄ）酸化膜３１、パッド窒化膜３２および第２パッド酸化膜３３を、順次、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）技術などにより堆積させる。
【００３１】
次いで、フォトリソグラフィ技術により、シリコン柱１３のレジストパターン（図示していない）を加工する。そして、それをマスクに、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術により、上記第２パッド酸化膜３３、上記パッド窒化膜３２および上記パッド酸化膜３１を順に加工する。
【００３２】
上記レジストパターンを剥離後、上記第２パッド酸化膜３３、上記パッド窒化膜３２および上記パッド酸化膜３１をマスクに、ＲＩＥ技術により、上記シリコン基板１１をエッチングする。これにより、アレイ領域に深さの浅い第１の溝１２ａを形成して、上記シリコン柱１３を形成する。
【００３３】
次いで、上記シリコン柱１３の側面を酸化させ、上記ゲート絶縁膜１７となる酸化膜１７ａを形成する。
【００３４】
次いで、上記浅い第１の溝１２ａの底部（シリコン台部１４）に、斜めイオン注入により、拡散層領域（第１の不純物層）１５1 を形成する。このイオン注入によって上記酸化膜１７ａが劣化したならば、それを剥離した後、再度、きれいな酸化膜１７ａを形成し直す。
【００３５】
次いで、多結晶シリコン膜３４を全面に堆積させ、これをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によりリセスし、上記浅い第１の溝１２ａ内に埋め込む。その際、上記第２パッド酸化膜３３がストッパとして利用される。
【００３６】
この後、図３（ｃ）の膜構成に示すように、アレイ領域の周辺部において、フォトリソグラフィ技術とウェットエッチング（Ｗｅｔ  Ｅｔｃｈ）処理などとにより、上記第２パッド酸化膜３３を選択的に除去する。
【００３７】
次いで、図３（ａ）〜（ｃ）に示すように、全面に対し、活性領域を形成するためのレジストパターン（ＰＲ）３５を加工する。
【００３８】
次に、図４（ｃ）に示すように、アレイ領域の周辺部において、上記レジストパターン３５をマスクに、ＳｉＮ−ＲＩＥのエッチング条件により、上記パッド窒化膜３２をパターニングする。
【００３９】
次いで、図４（ａ），（ｂ）に示すように、アレイ領域において、エッチング条件をＰｏｌｙ−ＲＩＥに変え、引き続き、上記レジストパターン３５と上記第２パッド酸化膜３３と上記パッド酸化膜３１とをマスク（Ｃｒｉｔｉｃａｌ  Ｍａｓｋ）に、上記多結晶シリコン膜３４をパターニングする。こうして、シリコン台部１４となる浅い第１の溝１２ａの底部上に、第１の溝１２ａの底部と同形状の縦型構造のゲート電極１６を形成する。
【００４０】
次いで、図４（ｂ），（ｃ）に示すように、上記パッド酸化膜３１と上記酸化膜１７ａとをＲＩＥ技術により加工し、除去する。そして、図４（ａ）〜（ｃ）に示すように、上記レジストパターン３５を剥離後、Ｓｉ−ＲＩＥのエッチング条件により、上記シリコン基板１１をエッチングして、素子分離用の深さの深い第２の溝１２ｂと溝３６とを形成する。
【００４１】
次いで、図１および図４（ｂ）に示すように、フォトリソグラフィ技術とＰｏｌｙ−ＲＩＥのエッチング条件とにより、上記ゲート電極１６の、上記ビット線コンタクト１９に隣接するだろう部分（上記シリコン柱１３の一側面部１３ａを除く部分）を除去する。その後、シリコン酸化膜２３をＣＶＤ技術などにより全面に堆積させ、それをＣＭＰ技術によりリセスして、上記各溝１２ａ，１２ｂ，３６内だけに残す。
【００４２】
次に、図５（ａ）〜（ｃ）に示すように、上記第２パッド酸化膜３３の除去、上記ゲート電極１６の上部のリセス、上記パッド窒化膜３２の除去を行って、素子分離２３’を完成させる。ここで重要なのは、アレイ領域とその周辺部とにおいて、素子分離２３’を同時に形成することが可能であり、工程が簡略化できる点である。
【００４３】
次いで、図５（ｃ）に示すように、アレイ領域の周辺部において、上記パッド酸化膜３１を介してイオン注入を行い、Ｎウェル（Ｎ−ｗｅｌｌ）領域３７およびＰウェル（Ｐ−ｗｅｌｌ）領域３８をそれぞれ形成する。次いで、上記パッド酸化膜３１を除去した後、酸化膜からなるゲート絶縁膜３９を形成する。このとき、上記ゲート電極１６上に形成された上記酸化膜だけを、フォトリソグラフィ技術とＷｅｔ  Ｅｔｃｈ処理とにより除去する。
【００４４】
次いで、図５（ａ），（ｃ）に示すように、アレイ領域でのワード線１８および周辺部でのゲート電極（ＧＣ）４０となる、第２の多結晶シリコン膜とシリサイド膜またはメタル膜とを、ＣＶＤ技術などにより堆積させる。さらに、その上にキャップとなるシリコン窒化膜２１を、ＣＶＤ技術などにより堆積させる。そして、フォトリソグラフィ技術とＲＩＥ技術とによって、ゲート（ワード線１８およびゲート電極４０）の加工を行う。この後、スペーサとなるシリコン窒化膜２２をＣＶＤ技術により堆積させる。そして、それをＲＩＥ技術による側壁残しにより加工する。
【００４５】
次いで、図５（ａ），（ｂ），（ｃ）に示すように、イオン注入により、アレイ領域における上記シリコン柱１３上の拡散層領域（第２の不純物層）１５2 、および、周辺部におけるトランジスタのソースないしドレインとなる拡散層４１，４２を、それぞれ形成する。
【００４６】
このようにして、アレイ領域においては、上記縦型構造のゲート電極１６と上記拡散層領域１５1 ，１５2 とによって、上記シリコン柱１３の一側面部１３ａをチャネル部とする縦型セル・トランジスタが構成される。
【００４７】
次に、全面に層間膜２５ａを形成した後、図６（ｂ）に示すように、アレイ領域において、上記シリコン台部１４上の拡散層領域１５1 に達する、上記ビット線コンタクト１９用のコンタクトホール１９ａを開口する。その後、ビット線コンタクト１９とシリコン柱１３またはゲート電極１６との絶縁をより確実にするために、上記コンタクトホール１９ａ内に、シリコン窒化膜によるスペーサ（図示していない）を形成する。
【００４８】
次いで、バリアメタル膜やタングステン膜などを堆積させ、それをＣＭＰ法などにより加工して、上記ビット線コンタクト１９を完成させる。ビット線コンタクト１９は、上記ワード線１８に対して自己整合的に形成される。
【００４９】
次いで、ビット線材料およびキャップとなるシリコン窒化膜２１をＣＶＤ技術などにより堆積させた後、フォトリソグラフィ技術とＲＩＥ技術により、ビット線２０の加工を行う。また、ビット線２０のスペーサとなるシリコン窒化膜２２をＣＶＤ技術により堆積させた後、それをＲＩＥ技術による側壁残しにより加工する。
【００５０】
次いで、図６（ａ），（ｂ）に示すように、アレイ領域において、層間膜２５ｂを堆積させ、それにキャパシタコンタクト２４用のコンタクトホール２４ａを開口する。そして、バリアメタル膜やタングステン膜などを堆積させ、それをＣＭＰなどにより加工して、キャパシタコンタクト２４を完成させる。キャパシタコンタクト２４は、上記ワード線１８と上記ビット線２０とに対して自己整合的に形成される。
【００５１】
次いで、上記キャパシタコンタクト２４上に、シリンダ構造などの蓄積電極２６ａを形成する。蓄積電極２６ａは、上記シリンダ構造以外の、コンケーブ（Ｃｏｎｃａｖｅ）構造やペデスタル（Ｐｅｄｅｓｔａｌ）構造など、如何なる構造であっても構わない。
【００５２】
なお、上記ビット線コンタクト１９および上記ビット線２０などの形成と同時に（または、前後して）、たとえば図６（ｃ）に示すように、アレイ領域の周辺部において、上記拡散層４１，４２にそれぞれつながるコンタクト４３、上記コンタクト４３にそれぞれつながる配線層（Ｍ０）４４、上記配線層４４のキャップ４５およびスペーサ４６の形成が行われる。
【００５３】
次に、図７（ａ），（ｂ）に示すように、アレイ領域において、セル・キャパシタ２６のキャパシタ誘電体膜２６ｂを堆積させ、さらに、セル・キャパシタ２６のプレート電極２６ｃを堆積させ、それらを加工する。
【００５４】
その後、図７（ｃ）に示すように、アレイ領域の周辺部において、層間膜２５ｃに対して、配線ビア（Ｃ１）４７や配線層（Ｍ１）４８などの配線形成工程が行われる。これにより、図１および図２（ａ），（ｂ）に示したようなセル構造を有するＤＲＡＭが完成する。
【００５５】
上記したように、ＤＲＡＭセルに、縦型セル・トランジスタを採用するようにしている。
【００５６】
すなわち、クロス・ポイント型セルのレイアウト構成において、各セル・トランジスタを縦型に構成するようにしている。これにより、チャネル部のボロン濃度と蓄積側の接合付近におけるボロン濃度とを独立に制御できるようになる。したがって、トランジスタの短チャネル効果の抑制とリテンション特性の改善とを両立させつつ、セル・レイアウトを４Ｆ2 タイプとすることが可能となるものである。
【００５７】
特に、トランジスタの短チャネル効果の抑制とリテンション特性の改善との両立とともに、縦型構造のゲート電極によってスペースが有効に利用できるようになる。その結果、セル面積を急激に縮小することが可能となり、ＤＲＡＭセルを大幅に延命できるようになる。
【００５８】
しかも、セル・キャパシタの形成には、従来からの周知技術をそのまま利用することが可能である。そのため、ビット線上の平坦性も良く、高歩留りのプロセスを容易に実現できるといった利点もある。
【００５９】
（第２の実施形態）
図８および図９（ａ），（ｂ）は、本発明の第２の実施形態にかかるＤＲＡＭのセル構造を示すものである。なお、図８はセル・レイアウトを示す平面図であり、図９（ａ），（ｂ）は図８の９ａ−９ａ線，９ｂ−９ｂ線にそれぞれ沿う断面図である。
【００６０】
図に示すように、縦型セル・トランジスタにおける縦型構造のゲート電極１６’が、シリコン台部１４（浅い第１の溝１２ａ）に対して自己整合的に形成されている。この点で、上述の第１の実施形態と大きく異なっている。
【００６１】
すなわち、この第２の実施形態は、たとえば、多結晶シリコン膜３４を等方性エッチング技術により加工するようにしたものである。これにより、縦型構造のゲート電極１６’を、シリコン台部１４に対して自己整合的に形成できるようになる。したがって、上述した第１の実施形態で説明したような、ゲート加工のためのマスク（Ｃｒｉｔｉｃａｌ  Ｍａｓｋ）の形成を省略することが可能となる（図３（ａ）〜（ｃ）参照）。
【００６２】
そして、図８に示すように、ビット線コンタクト１９と上記縦型構造のゲート電極１６’との間の絶縁性を確保するため、ビット線２０のピッチは、２Ｆから３Ｆに緩和されている（Ｆは、最小加工寸法）。また、セルの最小占有面積は６Ｆ2 となっている（ワード線１８のピッチは、２Ｆ）。
【００６３】
上記縦型構造のゲート電極１６’は、図８に示すように、シリコン柱１３の一角部（隣接する二側面部）に沿い、上記シリコン柱１３を部分的に取り巻くように略Ｌ字型に形成される。しかし、図９（ｂ）に示すように、９ｂ−９ｂ線に沿う断面には、上記縦型構造のゲート電極１６’は存在しない。これにより、ビット線コンタクト１９とのショートを抑制しつつ、縦型セル・トランジスタのゲート幅を増大できるようになる。したがって、上述した第１の実施形態に比較して、縦型セル・トランジスタは高い駆動能力が得られ、高速動作に適する。
【００６４】
このように、シリコン柱１３の角部を積極的に利用することによって、縦型セル・トランジスタの基板バイアス効果を低減できるようになる。その結果、縦型セル・トランジスタの、サブスレショルドリークのスロープ特性の改善、並びに、低電圧での高速動作が可能になる。
【００６５】
縦型構造のゲート電極１６’の形成は、多結晶シリコン膜３４を浅い第１の溝１２ａ内に埋め込んだ後（図３（ａ）参照）、レジストパターン３５を付けたまま、ＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）技術などによってサイドエッチングする。こうして、図９（ａ），（ｂ）に示すように、シリコン台部１４に対して自己整合的に縦型構造のゲート電極１６’を形成する。この場合、上述の第１の実施形態に示した縦型構造のゲート電極１６よりもやせた（９ａ−９ａ線に沿う断面方向の厚さが薄くて、上記第１の溝１２ａの底部よりも小さい）形状の、縦型構造のゲート電極１６’が形成される。
【００６６】
その後、上記パッド酸化膜３１と上記酸化膜１７ａとをＲＩＥ技術により加工し、除去する。そして、上記レジストパターン３５を剥離後、Ｓｉ−ＲＩＥのエッチング条件により、上記シリコン基板１１をエッチングする。こうして、アレイ領域における素子分離用の深さの深い第２の溝１２ｂと周辺部における素子分離用の溝３６とを形成する。続いて、素子分離用のシリコン酸化膜２３をＣＶＤ技術などにより堆積させ、それをＣＭＰ技術によりリセスして、素子分離２３’を形成する。
【００６７】
以降は、上記した第１の実施形態の場合と同様の工程を実施することにより、図８および図９（ａ），（ｂ）に示した構造のＤＲＡＭセルが完成する。
【００６８】
（第３の実施形態）
図１０および図１１（ａ），（ｂ）は、本発明の第３の実施形態にかかるＤＲＡＭのセル構造を示すものである。なお、図１０はセル・レイアウトを示す平面図であり、図１１（ａ），（ｂ）は図１０の１１ａ−１１ａ線，１１ｂ−１１ｂ線にそれぞれ沿う断面図である。この場合、ワード線１８のピッチは２Ｆ、ビット線２０’のピッチは１Ｆであり、セルの最小占有面積は２Ｆ2 となっている。
【００６９】
図に示すように、各ビット線２０’が、溝部１２の底部（この場合、深さの浅い第１の溝１２ａの底部）にそれぞれ形成された一方の拡散層領域１５1 からなる線状の配線によって構成されている。この点で、上述の第１，第２の実施形態と大きく異なっている。
【００７０】
すなわち、上述の第１，第２の実施形態で示したビット線２０と一方の拡散層領域１５1 とを兼用するようにしたのが、この第３の実施形態にかかるＤＲＡＭである。この場合、上述した第１，第２の実施形態の場合ように、ビット線２０と拡散層領域１５1 とのコンタクト１９をセル内でとる必要がなくなる。そのため、シリコン柱１３や縦型構造のゲート電極１６とビット線コンタクト１９との間でのショートを未然に防ぐことができる。特に、深さ方向の制御が難しいビット線コンタクト１９の、たとえば、浅くなったり、深すぎたりによるコンタクト性の悪化も回避できる。したがって、歩留りの向上が可能となり、また、工程の簡単化も図れる。
【００７１】
この実施形態の場合においても、上述した第２の実施形態の場合と同様に、縦型構造のゲート電極１６を、シリコン柱１３の一角部（隣接する二側面部）に沿い、上記シリコン柱１３を部分的に取り巻くように略Ｌ字型に形成できる。これにより、縦型セル・トランジスタのゲート幅を増大できるようになる。したがって、上述した第１の実施形態に比較して、縦型セル・トランジスタは高い駆動能力が得られ、高速動作に適する。
【００７２】
このように、シリコン柱１３の角部を積極的に利用することによって、縦型セル・トランジスタの基板バイアス効果を低減できるようになる。その結果、縦型セル・トランジスタの、サブスレショルドリークのスロープ特性の改善、並びに、低電圧での高速動作が可能になる。
【００７３】
ビット線２０’は、以下のようにして形成される。たとえば、シリコン柱１３の側面を酸化させてゲート絶縁膜１７となる酸化膜１７ａを形成した後（図３（ａ）参照）、斜めイオン注入に代えて、垂直イオン注入法による拡散層領域（第１の不純物層）１５1 の形成が行われる。これにより、浅い第１の溝１２ａの底部（シリコン台部１４）に、拡散層領域１５1 ，１５2 の一方を兼用するビット線２０’が形成される。
【００７４】
なお、図４（ｂ）に示した、フォトリソグラフィ技術とＰｏｌｙ−ＲＩＥのエッチング条件とにより、上記ゲート電極１６の、上記ビット線コンタクト１９に隣接するだろう部分（上記シリコン柱１３の一側面部１３ａを除く部分）を除去する工程は、省略する。ただし、センスアンプに接続されるビット線コンタクトは、アレイ領域の周辺部において、上述の第１の実施形態に示した工程（図６（ｂ）参照）と同様の工程により形成する。
【００７５】
以降は、上記した第１の実施形態の場合と同様の工程を実施することにより、図１０および図１１（ａ），（ｂ）に示した構造のＤＲＡＭセルが完成する。
【００７６】
ここで、クロス・ポイント型セル・レイアウトを採用した場合、一般的に雑音耐性が減少し、センス動作のマージンが低下する。これを回避するいくつかの方法（雑音低減策）があり、それと本発明とを組み合わせることによって、より安定な動作が達成できる。
【００７７】
（第４の実施形態）
図１２は、雑音低減策の一例である、階層ビット線方式を模式的に示すものである。ここでは、二層の配線（たとえば、ビット線ＢＬ，／ＢＬ）を複数の箇所でツイスト（Ｔｗｉｓｔ）させた場合の例を示している。
【００７８】
このように、二層のビット線ＢＬ，／ＢＬを形成するとともに、ビット線ＢＬ，／ＢＬの相互を少なくとも一箇所以上でツイスト（Ｔｗｉｓｔ）させることによって、雑音を打ち消すことが可能である。
【００７９】
本発明のＤＲＡＭにおいては、このような雑音低減策を採用することにより、より安定した動作が実現可能となる。
【００８０】
図１３は、本発明の第４の実施形態にかかるＤＲＡＭのセル構造を示すものである。なお、図１３は、図１２に示した階層ビット線方式を採用した場合を例に示す、ＤＲＡＭの概略断面図である。
【００８１】
図１３に示すように、ビット線に沿う方向の断面において、たとえば、タングステンなどからなる配線２０ａと拡散層領域１５1 からなる配線２０ｂとによって、二層のビット線を形成する。なお、上記配線２０ａと上記配線２０ｂとは断面が異なっている。
【００８２】
そして、この二層のビット線は、ビット線コンタクト１９により、上記配線２０ａ，２０ｂの相互が実効的にツイストされている。
【００８３】
なお、上記した雑音低減策としては、この二層の階層ビット線方式以外にも、一層ビット線方式や隣接するビット線をシールドに利用する方法などがあり、本発明のＤＲＡＭにはあらゆる方法を採用することが可能である。
【００８４】
（第５の実施形態）
図１４および図１５（ａ），（ｂ）は、本発明の第５の実施形態にかかるＤＲＡＭのセル構造を示すものである。なお、図１４はセル・レイアウトを示す平面図であり、図１５（ａ），（ｂ）は図１４の１５ａ−１５ａ線，１５ｂ−１５ｂ線にそれぞれ沿う断面図である。
【００８５】
上述した第１〜第３の各実施形態においては、それぞれ、最小加工寸法をＦとし、ワード線１８のピッチが２Ｆである場合について説明した。しかしながら、この構成の場合、隣接するワード線１８の電位変動からのカップリングによって、非選択セルの蓄積データがもれて破壊される可能性がある。
【００８６】
図１４および図１５（ａ），（ｂ）に示すＤＲＡＭは、ビット線２０のピッチを２Ｆから３Ｆへと緩和させることによって、蓄積データが破壊されるのを防ぐようにしたものである。この場合におけるセルの最小占有面積は、６Ｆ2 となる（ワード線１８のピッチは、２Ｆ）。
【００８７】
図１４および図１５（ａ）に示すように、各シリコン柱１３とシリコン柱１３のそれぞれに属する各ワード線１８とは、互いに近接して設けられている。しかし、あるシリコン柱１３に属するワード線１８とこれに隣り合うシリコン柱１３との間には、それぞれ、最小加工寸法Ｆ程度のスペースＸが設けられる。そのため、あるシリコン柱１３に属するワード線１８によって、これに隣り合うシリコン柱１３に形成された縦型セル・トランジスタがオンされることはない。したがって、隣接するワード線１８の電位変動からのカップリングによって、非選択セルの蓄積データが破壊されるのを防ぐことができる。
【００８８】
また、この実施形態の場合、ビット線コンタクト１９と縦型構造のゲート電極１６との間隔を広げることも可能である。相互の間隔を広げるようにした場合においては、ショートを抑制でき、高歩留り化が可能となる。
【００８９】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００９０】
【発明の効果】
以上、詳述したようにこの発明によれば、トランジスタの短チャネル効果の抑制とリテンション特性の改善とを両立でき、さらなるセル面積の縮小化やチップの微細化・高集積化の要求にも十分に対応することが可能な半導体記憶装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるＤＲＡＭのセル・レイアウトを示す平面図。
【図２】同じく、上記ＤＲＡＭのセル構造を示す断面図。
【図３】同じく、上記ＤＲＡＭの製造方法を説明するために示す工程断面図。
【図４】同じく、上記ＤＲＡＭの製造方法を説明するために示す工程断面図。
【図５】同じく、上記ＤＲＡＭの製造方法を説明するために示す工程断面図。
【図６】同じく、上記ＤＲＡＭの製造方法を説明するために示す工程断面図。
【図７】同じく、上記ＤＲＡＭの製造方法を説明するために示す工程断面図。
【図８】本発明の第２の実施形態にかかるＤＲＡＭのセル・レイアウトを示す平面図。
【図９】同じく、上記ＤＲＡＭのセル構造を示す断面図。
【図１０】本発明の第３の実施形態にかかるＤＲＡＭのセル・レイアウトを示す平面図。
【図１１】同じく、上記ＤＲＡＭのセル構造を示す断面図。
【図１２】本発明にかかる、階層ビット線方式について示す模式図。
【図１３】本発明の第４の実施形態にかかるＤＲＡＭのセル構造を示す断面図。
【図１４】本発明の第５の実施形態にかかるＤＲＡＭのセル・レイアウトを示す平面図。
【図１５】同じく、上記ＤＲＡＭのセル構造を示す断面図。
【図１６】従来技術とその問題点を説明するために示すＤＲＡＭの構成図。
【符号の説明】
１１…ｐ型シリコン基板
１２…溝部
１２ａ…第１の溝
１２ｂ…第２の溝
１３…シリコン柱
１３ａ…シリコン柱の一側面部
１４…シリコン台部
１５1 ，１５2 …拡散層領域
１６，１６’…縦型構造のゲート電極
１７…ゲート絶縁膜
１７ａ…酸化膜
１８…ワード線
１９…ビット線コンタクト
１９ａ…コンタクトホール
２０，２０’，ＢＬ，／ＢＬ…ビット線
２０ａ，２０ｂ…配線
２１，２２…シリコン窒化膜
２３…シリコン酸化膜
２３’…素子分離
２４…キャパシタコンタクト
２４ａ…コンタクトホール
２５，２５ａ，２５ｂ，２５ｃ…層間膜
２６…セル・キャパシタ
２６ａ…蓄積電極
２６ｂ…キャパシタ誘電体膜
２６ｃ…プレート電極
３１…パッド酸化膜
３２…パッド窒化膜
３３…第２パッド酸化膜
３４…多結晶シリコン膜
３５…レジストパターン
３６…溝
３７…Ｎウェル領域
３８…Ｐウェル領域
３９…ゲート絶縁膜
４０…ゲート電極
４１，４２…拡散層
４３…コンタクト
４４…配線層
４５…キャップ
４６…スペーサ
４７…配線ビア
４８…配線層
Ｘ…スペース
【図１】
0004246929.tif 000002
【図２】
0004246929.tif 000003
【図３】
0004246929.tif 000004
【図４】
0004246929.tif 000005
【図５】
0004246929.tif 000006
【図６】
0004246929.tif 000007
【図７】
0004246929.tif 000008
【図８】
0004246929.tif 000009
【図９】
0004246929.tif 000010
【図１０】
0004246929.tif 000011
【図１１】
0004246929.tif 000012
【図１２】
0004246929.tif 000013
【図１３】
0004246929.tif 000014
【図１４】
0004246929.tif 000015
【図１５】
0004246929.tif 000016
【図１６】
0004246929.tif 000017