(57)【特許請求の範囲】
【請求項１】
サファイア基板上にＧａＮからなる第１の窒化物半導体層を成長する工程と、
前記第１の窒化物半導体層の上に、互いに所定の間隔をおいて絶縁膜を配設する工程と、
前記絶縁膜をマスクとしてドライエッチングにより、前記第１の窒化物半導体層を前記サファイア基板が露出するまで掘り込むことによって、基板面方向に互いに所定の間隔をおいて延びる複数の凸部を形成する工程と、
酸素が含まれる雰囲気中で加熱処理することで、前記凸部における頂面と側面のうち、側面のみを酸化する工程と、
前記凸部の頂面にある前記絶縁膜を除去する工程と、
前記第１の窒化物化合物半導体層上に、酸化されていない前記各凸部の頂面から、ＧａＮからなる第２の窒化物半導体層を成長する工程と、
を備えていることを特徴とする半導体の製造方法。
【請求項２】
前記酸化工程では、９５０℃で１２時間加熱処理することを特徴とする請求項１に記載の半導体の製造方法。
【請求項３】
サファイア基板上にＧａＮからなる第１の窒化物半導体層を成長する工程と、
前記第１の窒化物半導体層の上に、互いに所定の間隔をおいて絶縁膜を配設する工程と、
前記絶縁膜をマスクとしてドライエッチングにより、前記第１の窒化物半導体層を前記サファイア基板が露出するまで掘り込むことによって、基板面方向に互いに所定の間隔をおいて延びる複数の凸部を形成する工程と、
酸素が含まれる雰囲気中で加熱処理することで、前記凸部における頂面と側面のうち、側面のみを酸化する工程と、
前記凸部の頂面にある前記絶縁膜を除去する工程と、
前記第１の窒化物化合物半導体層上に、酸化されていない前記各凸部の頂面から、ＧａＮからなる第２の窒化物半導体層を成長する工程と、
前記第２の窒化物半導体層の上面に活性層を設ける工程と、
前記活性層の上面に、前記第２の窒化物半導体層における低転位密度領域に対応してリッジ部を設ける工程と、
を備えていることを特徴とする半導体発光素子の製造方法。
【請求項４】
前記酸化工程では、９５０℃で１２時間加熱処理することを特徴とする請求項３に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体、特に窒化物系III−Ｖ族化合物半導体で構成される半導体の製造方法に関する。
【０００２】
【従来の技術】
近年、次世代の高密度光ディスク用光源として青紫色の光を発するレーザダイオードに対する要望が高まり、特に、青紫光から紫外光に及ぶ短波長領域で動作可能な窒化ガリウム（ＧａＮ）系のIII−Ｖ族化合物半導体発光素子の研究開発が盛んに行われている。さらに、短波長発光素子を用いる光ディスク装置は、レコーダーとして高密度・高速記録用が待望されているため、高光出力で信頼性の高いＧａＮ系半導体レーザが必要となっている。
【０００３】
最近、ＧａＮ系レーザの長寿命化のために、サファイア基板上に成長したＧａＮ系半導体膜上に二酸化珪素（ＳｉＯ2）などの絶縁膜を部分的に堆積し、この絶縁膜上にＧａＮ系半導体を選択成長し転位密度を低減する手法が提案されている。この選択成長に関しては、第１の文献「ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ，  Ｖｏｌ．４  （１９９８）  ４８３−４８９」がある。第１の文献によれば、ＧａＮの＜１−１００＞方向にラインアンドスペース状のＳｉＯ2膜を周期的に形成することで、ＳｉＯ2上を横方向（ＥＬＯ）成長したＧａＮ膜が平坦につながり、低転位基板として利用できるようになることが示されている。このＥＬＯ選択成長技術をレーザに適用した文献として、第２の文献「Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．７７  （２０００）  １９３１−１９３３」および第３の文献「ＩＥＩＣＥ  Ｔｒａｎｓｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ，  Ｖｏｌ．Ｅ８３−Ｃ  （２０００）  ５２９−５３５」がある。第２の文献によれば、選択成長によりレーザ構造の活性層部分での転位密度を１Ｅ１０ｃｍ-2程度から１Ｅ７ｃｍ-2程度に低減できることが示されている。また、第３の文献によれば、この選択成長法を適用することで、転位密度低減に伴う非発光再結合の低減および無効（リーク）電流の低減により、レーザの動作電流および消費電力（動作電流と動作電圧の積）が低減し１０００時間オーダーの長寿命化が図れることが示されている。
【０００４】
一方、上記ＥＬＯ選択成長法の一種として、ＥＬＯ成長したＧａＮ膜の結晶性改善について、特開２０００−３４７６６９号公報に記載がある。この公報によると、ＳｉＯ2上を迫出してＥＬＯ成長したＧａＮ膜はＳｉＯ2と隙間（空間）を形成することで、結晶の配勾性（チルト）等においてその結晶性を顕著に改善できることが示されている。しかしながら、上記公報によると、上記隙間形成のためのプロセスが非常に複雑で精度を要するため、これを基板として上面にＧａＮ系レーザを作製した場合には、歩留り低下および生産コストの高騰を避けられない。
【０００５】
そこで、我々は上記公報によるプロセスにおいて、新たに選択酸化技術を用いることにより、大幅なプロセスの簡略化に成功した。
【０００６】
ＧａＮ系半導体の選択酸化に関しては、第４の文献「応用物理  第７０巻  （２００１）  ５５０−５５３」があるが、電子デバイスの無効（リーク）電流低減を目的とした素子分離酸化膜として適用されているのみである。
【０００７】
我々は、上記公報の選択成長マスクとしてＳｉＯ2ではなく選択酸化されたＧａＮ膜を適用することで、プロセス工程を大幅に簡略化して、高光出力および高温において長寿命化が可能なＧａＮ系レーザを、高歩留り且つ低コストで製造する方法を提供する。
【０００８】
また、ＧａＮ系レーザのさらなる低コスト化に向けて、導電性基板を採用する方法がある。現在のＧａＮ系レーザは基板としてサファイア（Ａｌ2Ｏ3）もしくは炭化珪素（ＳｉＣ）が使用されている。しかしながら、ＳｉＣ基板は導電性を有するが非常に高価なため、一般的には導電性を有しないサファイア基板が多用されている。サファイア基板上にＧａＮ系レーザを作製すると、ｎ型およびｐ型の配線電極は共に、基板片側の結晶成長面側で形成する必要がある。このため、現状では、レーザ素子１個のサイズが大きく、基板面内で作製できるレーザ素子数が少なくなり、製造コストの高騰を招いている。しかしながら、サファイア基板上に成長したＧａＮ膜を何らかの方法でサファイア基板と分離することが可能になり、ＧａＮ膜自身を導電性（ＧａＮ）基板としてＧａＮ系レーザに適用できれば、ＧａＮ系レーザ以外の従来の半導体レーザのように、基板の表側と裏側で電極形成ができるため、レーザ素子サイズを小型化でき低コスト化に大きく寄与する。上記のサファイア基板分離方法として、第５の文献「Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，  Ｖｏｌ．３９  （２０００）  Ｌ６４７−Ｌ６５０」がある。この文献では、サファイア基板上にＥＬＯ選択成長により厚膜（約１５０mｍ）のＧａＮ膜を成長した後、サファイア基板を研磨で除去する方法が示されている。さらに、第６の文献「Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，  Ｖｏｌ．３８  （１９９９）  Ｌ２１７−Ｌ２１９」では、Ｎｄ：ＹＡＧレーザの第３高調波を利用したレーザ光を照射することにより、サファイア基板との界面付近の低結晶性ＧａＮ膜を熱分解させて基板分離する方法が示されている。また、特開平１１−２９９６４１号公報では、ＧａＮよりもバンドギャップエネルギーの小さなＩｎＧａＮの相分離現象を利用して、基板分離する方法が開示されている。
【０００９】
しかしながら、上記のような方法では、何れもサファイア基板分離に時間を要する等の製造コストの高騰は避けられず、またクラック発生等によりＧａＮ基板の大面積化も困難である。
【００１０】
そこで、我々は上記特開２０００−３４７６６９号公報の選択成長技術に更なる改良を加え、大面積の導電性ＧａＮ基板を高歩留り且つ低コストで製造する方法も開発した。
【００１１】
【発明が解決しようとする課題】
本発明は、高温および高光出力動作においても長寿命化が可能なＧａＮ系半導体レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る第１の半導体の製造方法は、前記の目的を達成し、基板上に第１の化合物半導体層を成長する工程と、前記第１の半導体層の上部に、基板面方向に互いに間隔をおいて延びる複数の凸部を形成する工程と、互いに隣接する前記凸部同士に挟まれてなる凹部の底面を酸化する工程と、前記第１の半導体層上に、酸化していない前記各凸部の頂面から第２の化合物半導体層を成長する工程とを備えていることを特徴とする。前記第１の半導体層の酸化した領域は、前記第２の半導体層を成長する際に、選択成長のマスクとなる。従来の選択成長ではＳｉＯ2などの絶縁膜をマスクとしており、絶縁膜を構成する元素が不純物として、選択成長する半導体層へ自然にドーピング（オートドーピング）される課題があった。また、前記絶縁膜の形成には、絶縁膜の選択的な除去など複雑且つ精度の高いプロセスが必要であった。しかしながら、本発明による半導体の製造方法では、半導体層自身を酸化させて選択成長マスクとするため、絶縁膜のマスクレスとなり、上記オートドーピングの影響を極力抑制することが可能になる。さらに、酸化により選択成長マスクを形成するため、複雑且つ精度の高いプロセスが簡略化でき、高歩留り且つ生産コスト低減が実現できる。
【００１３】
第２の半導体発光素子の製造方法は、前記第１の半導体の製造方法において、前記第１の半導体層の凸部側面も酸化することを特徴とする。前記第１の半導体層の凸部側面も酸化することで、凸部側面からの前記第２の半導体層の成長は抑制され、未酸化の凸部頂面から選択的に成長が開始することになる。このため、凸部形成時のダメージが残る凸部側面の影響を受けずに、前記第２の半導体層が高結晶品質で選択成長できることになり、高歩留り且つ低コスト化に大きく寄与する。
【００１４】
本発明に係る第３の半導体の製造方法は、上記第１および第２の製造方法において、酸素が含まれる雰囲気中で加熱処理することで、前記第１の半導体層が酸化する工程を備えていることを特徴とする。このような酸化方法は、最も一般的であるため、設備導入も容易で、プロセスも比較的容易であるため、高歩留り且つ低コスト化に大きく寄与する。
【００１５】
第４の半導体発光素子の製造方法は、前記第１、２および第３の半導体の製造方法において、前記第２の半導体層で転位密度の疎密が発生することを特徴とする。前記第１の半導体層の凸部の酸化していない頂面上に成長した前記第２の半導体層は、前記第１の半導体層の結晶性を引継ぐ。このため、前記第１の半導体層が高転位密度の場合には、前記第１の半導体層の凸部の酸化していない頂面上に成長した前記第２の半導体層は、高転位密度になる。一方、前記第１の半導体層の凸部の酸化していない頂面から基板と水平方向に成長した前記第２の半導体層は、酸化領域がマスクとなり、前記第１の半導体層の結晶性を引継がないため、前記第１の半導体層が高転位密度の場合でも、この領域においては転位密度が低減する。また、基板と水平方向に成長した前記第２の半導体層は、隣接する凸部から同様に成長した第２の半導体層と、前記第１の半導体層の凹部の中央部で合体することになる。この合体領域では、必然的に転位密度は高くなる。以上のように、前記第２の半導体層では転位密度の疎密が発生するが、転位密度の低い領域に発光素子の活性層を配置することにより、発光素子の信頼性および歩留りが著しく向上する。
【００１６】
本発明に係る第５の半導体の製造方法は、前記第４の製造方法において、前記第１の半導体層が酸化した領域上で、前記第２の半導体層の転位密度が低減することを特徴とする。前記第１の半導体層の凸部の酸化していない頂面から基板と水平方向に成長した前記第２の半導体層は、酸化領域がマスクとなり、前記第１の半導体層の結晶性を引継がないため、前記第１の半導体層が高転位密度の場合でも、この領域においては転位密度が低減する。この低転位密度領域に発光素子の活性層を配置することにより、発光素子の信頼性および歩留りが著しく向上する。
【００１７】
第６の半導体の製造方法は、前記第５の製造方法において、前記第２の半導体層の転位密度が低減した領域内に、化合物半導体発光素子の活性層を形成することを特徴とする。低転位密度領域に発光素子の活性層を形成することにより、非発光再結合が低減し、活性層の発光効率が格段に向上するため、発光素子の信頼性等の特性が向上し、高歩留り且つ低コスト化が実現できる。
【００１８】
本発明に係る第７の半導体の製造方法は、基板上に化合物半導体を成長する工程と、該半導体層を部分的に酸化して電流注入を抑制することを特徴とする。化合物半導体層の酸化された領域は、高抵抗化するため電流が流れにくい。このため、酸化領域を選択することにより、電流非注入構造および電流狭窄構造を作製することができる。
【００１９】
第８の半導体の製造方法は、前記第７の製造方法において、化合物半導体を部分的にエッチングする工程と、該エッチングした箇所を酸化することを特徴とする半導体の製造方法。ウエットエッチングおよびドライエッチングされた化合物半導体層は、エッチングダメージを受けるため、点欠陥発生等の結晶性劣化を招く。このエッチングダメージは、ドライエッチングで問題になることが多い。しかしながら、エッチング箇所を選択的に酸化することにより、エッチングダメージを受けた半導体層を酸化して、高抵抗化することができる。これにより、エッチングダメージを受けた半導体層での、点欠陥等に起因する無効（リーク）電流を抑制して、半導体素子の高歩留り化に寄与できる。
【００２０】
本発明に係る第９の半導体の製造方法は、基板上に第３の化合物半導体層を成長する工程と、前記第３の半導体層の上に、前記第３の半導体層よりも小さなバンドギャップエネルギーを有する第４の化合物半導体を成長する工程と、前記第４の半導体層の上に、前記第４の半導体層よりも大きなバンドギャップエネルギーを有する第５の化合物半導体を成長する工程と、前記第４の半導体層を選択的に除去する工程とを備えていることを特徴とする。バンドギャップエネルギー差を利用して、バンドギャップエネルギーの小さな前記第４の半導体層を選択的に除去することができれば、基板もしくは前記第３の半導体層と、前記第５の半導体層を空間的に分離することができるため、前記第５の半導体層は基板もしくは前記第３の半導体層から受ける熱膨張係数差に依存する熱応力を緩和することができ、ストレスフリー且つクラックフリーの基板として使用することが可能になる。また、前記第５の半導体層にｐ型もしくはｎ型の不純物をドーピングすることにより、前記基板に電気伝導を持たせることも可能になる。
【００２１】
第１０の半導体の製造方法は、前記第９の製造方法の前記第３、第４および第５の半導体層が、前記第１の製造方法に記載の前記第１の半導体層を構成することを特徴とする。前記第１の製造方法において凹凸が形成された前記第１の半導体層が、複数の半導体層で構成されることにより、凸部の側面に複数の半導体層を露出させることが可能になる。ここで、例えば、凸部の側面が露出した半導体層中にバンドギャップエネルギーの小さな前記第４の半導体層が含まれる場合、前記第４の半導体層を選択的に除去する際に除去面積が低減できることにより、選択的除去が容易化する。前記第４の半導体層を選択的に除去することにより、基板もしくは前記第３の半導体層と、前記第５の半導体層を空間的に分離することができるため、前記第５の半導体層は基板もしくは前記第３の半導体層から受ける熱膨張係数差に依存する熱応力を緩和することができ、ストレスフリー且つクラックフリーの基板として使用することが可能になる。また、前記第５の半導体層にｐ型もしくはｎ型の不純物をドーピングすることにより、前記基板に電気伝導を持たせることも可能になる。
【００２２】
本発明に係る第１１の半導体の製造方法は、上記第１０の製造方法において、互いに隣接する前記凸部同士に挟まれてなる凹部の底面が前記第３および第４の半導体層であることを特徴とする。前記第１の製造方法において凹凸が形成された前記第１の半導体層が、複数の半導体層で構成されることにより、凸部の側面に複数の半導体層を露出させることが可能になる。凸部の側面が露出した半導体層中で、バンドギャップエネルギーの小さな前記第４の半導体層が含まれる場合、前記第４の半導体層を選択的に除去する際に除去面積が低減できることにより、選択的除去が容易化する。また、露出して現れた凹部の底面が前記第４の半導体層である場合、前記第４の半導体層を選択的に除去する際に前記第５の半導体層とは部分的にしか接していないために、基板もしくは前記第３の半導体層と、前記第５の半導体層を空間的に分離することが容易になる。このような選択除去により、前記第５の半導体層は基板もしくは前記第３の半導体層から受ける熱膨張係数差に依存する熱応力を緩和することができ、ストレスフリー且つクラックフリーの基板として使用することが可能になる。また、前記第５の半導体層にｐ型もしくはｎ型の不純物をドーピングすることにより、前記基板に電気伝導を持たせることも可能になる。
【００２３】
第１２の半導体の製造方法は、前記第９、１０および第１１の製造方法において、ウエットエッチングによって前記第４の半導体層を除去することを特徴とする。バンドギャップエネルギーの小さな前記第４の半導体層のエッチングレートが、基板および前記第１、２、３および第５の半導体層よりも速いエッチング溶液を用いることにより、前記第４の半導体層のみを選択的に除去することが可能になり、前記第５の半導体層をストレスフリー且つクラックフリーの基板として容易に分離できる。
【００２４】
本発明に係る第１３の半導体の製造方法は、前記第１２の製造方法において、ウエットエッチング溶液が前記第４の半導体層に浸透しやすいように、前記第５の半導体層の主面から前記第３および第４の半導体層が露出するまで、ウエハー内にエッチング領域を設ける工程を備えていることを特徴とする。凹凸が形成された前記第４の半導体層上に前記第５の半導体層を平坦化するまで成長した場合、前記第４と第５の半導体層との間には、結晶成長方向に空間（隙間）が形成されるが、ウエハーの端面以外では前記第４の半導体層が大気中に露出している箇所はない。この状態で、ウエットエッチングを実施すると、エッチング溶液がウエハーの端面から毛細管現象によりウエハー内部に浸透してウエットエッチングが進行することになる。しかしながら、より効率的なエッチングを考慮した場合、前記第５の半導体層の主面から前記第３および第４の半導体層が露出するまで、ウエハー内にエッチング領域を設けることが重要になる。この場合、設けられたエッチング領域からもエッチング溶液が浸透するために、前記第４の半導体層の選択的除去が短時間で均一性よく実施できることになる。さらに、エッチング領域を設けることにより、前記第５の半導体層の熱的応力をより緩和することが可能になり、前記第５の半導体層の分離をクラックフリーで容易化でき、歩留りおよび低コスト化に寄与する。
【００２５】
第１４の半導体の製造方法は、前記第１２および第１３の製造方法において、光を照射しながら前記第４の半導体層を除去することを特徴とする。半導体のバンドギャップエネルギーよりもエネルギーの大きな光を半導体に照射することにより、半導体が照射光を吸収して電子と正孔を生成することができる。生成された電子もしくは正孔を利用することで、電気化学的に半導体層をエッチングすることが可能である。本製造方法では、前記第４の半導体層を電気化学的にエッチング除去することで、前記第５の半導体層を分離して、ストレスフリー且つクラックフリーの基板を容易に得ることができる。
【００２６】
本発明に係る第１５の半導体の製造方法は、前記第１４の製造方法において、照射する光のエネルギーが、前記第４の半導体層のバンドギャップエネルギーよりも大きいことを特徴とする。前記第４の半導体層のバンドギャップエネルギーよりも大きなエネルギーを有する光を照射することにより、前記第４の半導体層中に電子と正孔を生成することができる。この電子および正孔を利用した電気化学エッチングにより、前記第４の半導体層をエッチング除去することが可能になる。
【００２７】
第１６の半導体の製造方法は、前記第１５の製造方法において、照射する光のエネルギーが、前記第３および第５の半導体層のバンドギャップエネルギーよりも小さいことを特徴とする。前記第３および第５の半導体層のバンドギャップエネルギーよりも小さいエネルギーを有する光を照射した場合、前記第３および第５の半導体層では光の吸収はなく、そのため電子および正孔は生成されない。一方、前記第４の半導体層では照射光は吸収され、電子および正孔が生成される。且つ、前記第４の半導体層は、前記第３の半導体層と前記第５の半導体層の中間に位置するため、前記第４の半導体層で生成された電子および正孔は効率よく前記第４の半導体層中に閉込められることになる。このため、電気化学エッチングを実施した場合には、前記第４の半導体層が選択的にエッチング除去され、前記第５の半導体層の分離が容易になる。
【００２８】
本発明に係る第１７の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５および第１６の製造方法において、前記第４の半導体層が少なくともインジウム原子を含むことを特徴とする。前記第４の半導体層が少なくともインジウム原子を含む構成にすることにより、前記第４の半導体層のバンドギャップエネルギーを小さくすることができるため、前記第４の半導体層の選択的除去を容易化できる。
【００２９】
第１８の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５、１６および第１７の製造方法において、前記第５の半導体層を保持する基板に貼付ける工程を備えることを特徴とする。前記第４の半導体層を選択的除去した場合、前記第５の半導体層を分離することができる。ただし、前記第５の半導体層は結晶成長で選られた半導体層であるため、一般的な基板程度に膜厚を厚くすることが困難な場合が多い。このため、前記第４の半導体層を選択除去する前に、前記第５の半導体層を保持する基板に貼付けることにより、前記第４の半導体層を除去した後の前記第５の半導体層のハンドリングが容易になる。
【００３０】
本発明に係る第１９の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５、１６、１７および第１８の製造方法において、前記第５の半導体層が基板として使用できることを特徴とする。例えば、従来のようにサファイア基板上にＧａＮ系半導体層を成長した場合、本製造方法によれば、前記第５の半導体層がＧａＮ系半導体であるので、このＧａＮ系半導体をＧａＮ系基板としてサファイア基板から分離使用できることになる。ＧａＮ系基板はサファイア基板と異なり、電気伝導が可能であり、また放熱性およびへき開性にも優れるため、ＧａＮ系発光素子および電子デバイス用の基板として非常に利用価値があり、デバイスの歩留り向上および低コスト化にも大きく寄与する。
【００３１】
第２０の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５、１６、１７、１８および第１９の製造方法において、前記第４の半導体層を除去する際に、前記第５の半導体層に応力開放によるクラック等の欠陥が発生しないように、前記第５の半導体層をウエハー内で分割する工程を備えていることを特徴とする。前記第４の半導体層を選択除去する前に、前記第５の半導体層をウエハー内で分割することにより、前記第４の半導体層を除去した際に前記第５の半導体層内で発生する応力変化を大幅に緩和することができ、ストレスフリー且つクラックフリーの基板として前記第５の半導体層を使用できることになる。
【００３２】
本発明に係る第２１の半導体の製造方法は、前記第１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９および第２０の製造方法において、前記化合物半導体層が窒化物系III−Ｖ族化合物半導体であることを特徴とする。従来のようにサファイア基板上にＧａＮ系半導体層を成長した場合、本製造方法によれば、前記第５の半導体層がＧａＮ系半導体であるので、このＧａＮ系半導体をＧａＮ系基板としてサファイア基板から分離使用できることになる。ＧａＮ系基板はサファイア基板と異なり、電気伝導が可能であり、また放熱性およびへき開性にも優れるため、ＧａＮ系発光素子および電子デバイス用の基板として非常に利用価値があり、デバイスの歩留り向上および低コスト化にも大きく寄与する。
【００３３】
【発明の実施の形態】
（第１の実施形態）
本発明に係る第１の実施形態は、ＧａＮ系半導体レーザにおいて、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。
【００３４】
以下、本発明の第１の実施形態による有機金属気相（ＭＯＶＰＥ）成長法を用いたＧａＮ膜の結晶成長方法の詳細について図面を参照しながら説明する。
【００３５】
図１は本実施形態に係るＧａＮ膜の構成断面図を示している。まず、（０００１）面を主面とするサファイア基板１１を、酸溶液を用いて洗浄を行なう。その後、洗浄した基板１１をＭＯＶＰＥ装置（図示せず）の反応炉内のサセプタに保持し、反応炉を真空排気する。
【００３６】
続いて、反応炉内を、圧力が３００Ｔｏｒｒ(1Torr=133.322Pa)の水素雰囲気とし、温度を約１１００℃にまで昇温して基板１１を加熱し表面のサーマルクリーニングを約１０分間行なう。
【００３７】
次に、反応炉を約５００℃にまで降温した後、基板１１の主面上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ３）ガスと、キャリアガスとして水素とを同時に供給することにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長する。
【００３８】
続いて、反応炉を約１０００℃にまで昇温し、厚さが約１mｍ  のＧａＮ層１２を成長する（図１（ａ））。
【００３９】
この後、基板１１を反応炉から取り出し、ＧａＮ層１２上にドライエッチングのマスクとして絶縁膜１３を堆積させる。絶縁膜１３はＳｉＯ2とし、プラズマＣＶＤ装置（図示せず）で１００ｎｍ程度堆積させる（図１（ｂ））。続いて、絶縁膜１３上にレジスト膜１４を塗布しフォトリソグラフィー法により、ラインアンドスペース状のレジストパターンを形成する（図１（ｃ））。なお、この実施例では、「レジスト膜の幅（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」としている。ただし、このストライプ方向はＧａＮ膜の＜１−１００＞方向である。
【００４０】
この後、レジスト膜１４をエッチングマスクとして、レジスト除去部の絶縁膜１３をフッ酸溶液で除去しＧａＮ層１２を露出させる。続いて、アセトンなどの有機溶液によりレジスト膜１４を除去する（図１（ｄ））。次に、絶縁膜１３をドライエッチングのマスクとして、ドライエッチングでＧａＮ層１２を０．５mｍ程度掘り込む。この結果、ＧａＮ層１２に凸部（幅：３mｍ）と凹部（幅：１５mｍ）とが形成される（図１（ｅ））。
【００４１】
この後、ＧａＮ層１２に凹凸が形成された基板１１を酸化炉（図示せず）に搬送して、ＧａＮ層１２の選択酸化をおこなう（図１（ｆ））。酸化条件は、９５０℃で４時間の熱処理で、酸素雰囲気中のドライ酸化とした。選択酸化処理中では、ＧａＮ層１２の凸部上にある絶縁膜１３は、保護膜として機能しており、絶縁膜１３下のＧａＮ層１２の酸化を防いでいる。しかしながら、凸形状のＧａＮ層１２の側面は酸素雰囲気中に露出しているために、酸化が進行する。ＧａＮ層１２の凸部側面から結晶内部に進行する酸化の領域は、酸化条件に依存しており、上記酸化条件の場合、この酸化領域１５は０．３mｍ程度である。したがって、ＧａＮ層１２の凸部（幅：３mｍ）では、両側面から酸化が進行するために、酸化されていない領域は２．４mｍ幅に減少することになる。また、凹部のＧａＮ層１２の表面も酸素雰囲気中に露出しているため酸化が進行し、その酸化領域１５は０．３mｍ程度である。
【００４２】
選択酸化終了後、ＧａＮ層１２の凸部上にある絶縁膜１３をフッ酸溶液で除去する（図１（ｇ））。この後、ＧａＮを再度成長した場合には、選択酸化された領域がマスクとなり、ＧａＮ層が選択成長されることになる。
【００４３】
ここで、選択酸化されたＧａＮ層について事前検討した結果を述べる。
【００４４】
オージェ電子分光（ＡＥＳ）法を用いて、上記選択酸化された領域を評価した。酸化領域では、酸素原子がＧａＮ層奥（０．３mｍ程度）にまで侵入しており、酸化ガリウム（ＧａＯ）層が形成されていることがわかった。また、選択酸化されたＧａＮ層１２の表面および断面を走査電子顕微鏡（ＳＥＭ）で観察したところ、酸化によりＧａＮ層１２の表面荒れが顕著になり、最大５０ｎｍ程度の凹凸が形成されていることがわかった。
【００４５】
次に、ＧａＮ層を選択成長するために、基板１１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再び保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０００℃にまで昇温して、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素を同時に供給することにより、ＧａＮ層１６を選択成長する。
【００４６】
ここで、凹凸形状を有する選択酸化されたＧａＮ層１２上へのＧａＮ層１６の選択成長形態について説明する。
【００４７】
ＧａＮ層１６は選択成長初期には、ＧａＮ層１２の凸部上の未酸化領域（２．４mｍ幅）で成長を開始するが（図１（ｈ））、成長が進行すると上記凸部上の酸化領域上に横方向（ＥＬＯ）成長し、やがてＧａＮ層１２の凹部上に迫出して成長する（図１（ｉ））。この状態で選択成長を続けると、やがてＧａＮ層１６はＧａＮ層１２の凹部の中央付近で合体して平坦化する（図１（ｊ））。この段階で、ＧａＮ層１２の凹部の上部には隙間（空間）１７が形成される。この隙間（空間）１７の形成により、ＧａＮ層１２の凹部の上側にある選択成長ＧａＮ層１６はＧａＮ層１２の結晶性を引継ぐことなく、転位密度低減などの結晶性が大幅に改善される。
【００４８】
本実施形態の選択成長の初期検討として、ＧａＮ膜１６の貫通転位密度を断面透過電子顕微鏡（ＴＥＭ）で評価したところ、ＧａＮ層１２の凸部上の未酸化領域では約１Ｅ１０ｃｍ-2、ＧａＮ層１２の凹部上（合体領域は除く）においては約５Ｅ８ｃｍ-2となり、選択酸化を用いた選択成長により転位密度が１／２０程度に低減できることがわかった。しかしながら、選択成長終了後に断面ＳＥＭで観察すると、部分的にではあるが、ＧａＮ層１２の凹部上面に多結晶（ポリ）状のＧａＮ１８が析出していることがわかった（図２）。これは、選択酸化によりＧａＮ層１２の凹部表面に荒れが生じるために、ＧａＮ層１６の選択成長中において、ＧａＮ層１２の凹部表面上でのガリウム（Ｇａ）原子のマイグレーションが阻害されることに起因しているものと思われる。
【００４９】
次に、上記選択酸化を用いた選択成長における特徴について説明する。
【００５０】
従来の選択成長では絶縁膜をマスクとして使用しているため、高温でのＧａＮ系半導体の選択成長中に絶縁膜を構成している原子がＧａＮ系半導体膜に不純物として添加される可能性が高い。例えば、絶縁膜として、ＳｉＯ2を使用した場合にはシリコン（Ｓｉ）と酸素（Ｏ）、窒化珪素（ＳｉＮ）を使用した場合にはＳｉと窒素（Ｎ）が、ＧａＮ膜に自然にドープされる（オートドーピング）。特に、Ｓｉ原子はＧａＮにおいてｎ型ドーパントとなるため、電気伝導型制御に不都合を与える可能性がある。一方、選択酸化では半導体の構成原子を酸化させるため、基本的に選択酸化膜は半導体の構成原子で構成される。本実施形態の場合では、選択酸化膜の構成原子はＧａとＯであるため、選択成長したＧａＮ膜にはＯ原子がオートドープされる可能性がある程度である。ＧａＮ中のＯ原子ドーピングについては、現在のところ詳細にはわかっていないが、我々の電気的伝導特性評価では、何ら影響を及ぼす程度のものではない。
【００５１】
さらに、従来の選択成長では絶縁膜をマスクとして使用しているため、プロセス工程が複雑および高精度化して、選択成長により転位密度が低減されたＧａＮ膜上にＧａＮ系レーザを作製する場合、歩留り低下および生産コストの高騰を招くことになる。特に、上記特開２０００−３４７６６９号公報に記載の選択成長法によれば、ドライエッチングしたＧａＮ層の側面にも絶縁膜を堆積させることが必須となるため、制御性に優れ且つ複雑なプロセス工程が必要になる。しかしながら、本実施形態の選択酸化法を用いることにより、このような課題が大幅に解決され、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造できる。
【００５２】
尚、本実施形態では、化合物半導体としてＧａＮ系半導体を用いたが、砒化ガリウム（ＧａＡｓ）、燐化インジウム（ＩｎＰ）及びセレン化ジンク（ＺｎＳｅ）等の他の化合物半導体においても適用可能である。
【００５３】
（第１の実施形態の比較例１）
本発明に係る第１の実施形態の比較例１は、上記第１の実施形態において、ＧａＮ層１２の凹部表面上での多結晶（ポリ）状ＧａＮ１８の析出を抑制する方法を検討した。
【００５４】
本比較例１に係るＧａＮ膜の製造方法の詳細は、ドライエッチングでサファイア基板１１が露出するまでＧａＮ層１２を掘り込むこと以外、上記第１の実施形態と同様である。
【００５５】
絶縁膜１３をマスクとして、ドライエッチングでサファイア基板１１の主面が露出するまでＧａＮ層１２を掘り込んだ状態を図３（ａ）および図３（ｂ）に示す。この後、ＧａＮ層１２に凹凸が形成された基板１１を酸化炉（図示せず）に搬送して、ＧａＮ層１２の選択酸化をおこなう（図３（ｃ））。酸化条件は、９５０℃で４時間の熱処理で、酸素雰囲気中のドライ酸化とした。ＧａＮ層１２の凸部側面は酸化膜１５となるが、凹部はサファイア基板１１が露出しているため酸化されない。次に、ＧａＮ層を選択成長するために、ＧａＮ層１２の凸部上にある絶縁膜１３をフッ酸溶液で除去した後（図３（ｄ））、基板１１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再び保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０００℃にまで昇温して、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素を同時に供給することにより、ＧａＮ層１６を選択成長し平坦化する（図３（ｅ））。
【００５６】
本比較例１でのＧａＮ層１６の選択成長形態を断面ＳＥＭで観察した。結果として、上記第１の実施形態（図２）で部分的に観察されたＧａＮ層１２の凹部表面上での多結晶（ポリ）状ＧａＮ１８の析出は観察されなかった（図３（ｅ））。これは、露出したサファイア基板１１の主面は酸化されないために表面荒れが少なく、この領域でのＧａのマイグレーションがスムーズおこなわれることに起因すると思われる。多結晶（ポリ）状ＧａＮの析出は、ＧａＮ層１６がＧａＮ層１２の凹部上に迫出して横方向成長することを阻害し、新たに転位を発生させるなどの結晶性低下を誘発する可能性がある。このため、本比較例１による選択成長法では、この課題を解決でき、選択成長により転位密度が低減されたＧａＮ膜上にＧａＮ系レーザを作製する場合、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造できる。
【００５７】
（第１の実施形態の比較例２）
本発明に係る第１の実施形態の比較例２は、上記第１の実施形態の比較例１での選択酸化において、選択酸化条件を変化させることで、選択成長されたＧａＮ膜の結晶性がどのように変化するかを比較検討した。
【００５８】
本比較例２に係るＧａＮ膜の製造方法の詳細は、選択酸化処理条件以外、上記比較例１と同様である。ここで、選択酸化条件として、酸化温度は上記比較例１と同様の９５０℃で一定にし、酸化時間を４時間から、８時間および１２時間と変化させた。酸化温度を一定にした理由は、ＧａＮ膜の成長温度が約１０００℃であり、この温度以上の酸化条件ではＧａＮ膜が熱的ダメージを受け、結晶性が悪化するためである。さらに、９５０℃以下の酸化条件では、酸化レートが極端に低下する傾向があり、酸化膜を形成するのに要する時間が長時間に及び、製造時のプロセス工程として不都合である。
【００５９】
図４に、ＧａＮ膜の酸化領域膜厚の酸化時間依存性を示す。酸化時間を長時間にすることで、酸化領域の膜厚が増加する傾向がわかる。具体的な酸化領域膜厚は、約０．３mｍ（４時間酸化）、約０．６mｍ（８時間酸化）および約１mｍ（１２時間酸化）である。このような酸化領域膜厚の増加は、上記実施形態において、ＧａＮ層１６の選択成長開始領域、つまりＧａＮ層１２の凸部上の未酸化領域幅が低減されることを意味する。ＧａＮ層１２の凸部は約３mｍ幅で形成されているため、上記各酸化時間に応じて、ＧａＮ層１６の選択成長開始領域の幅は、約２．４mｍ（４時間酸化）、約１．８mｍ（８時間酸化）および約１mｍ（１２時間酸化）となる（図５）。
【００６０】
ＧａＮ層１６の選択成長開始領域が低減されることによって、ＧａＮ層１２の凸部（未酸化領域）上でのＧａＮ層１６の貫通転位数が低減できる。ＧａＮ層１６の低転位領域であるＧａＮ層１２の凹部上（合体領域は除く）の転位の一部は、ＧａＮ層１２の凸部（未酸化領域）上の貫通転位が横方向に屈曲したものを起源にしている。このため、ＧａＮ層１２の凸部（未酸化領域）上でのＧａＮ層１６の貫通転位数の低減は、ＧａＮ層１２の凹部上（合体領域は除く）でのＧａＮ層１６の大幅な転位密度低減に寄与する。本比較例の場合、断面ＴＥＭ観察を実施すると、低転位領域での転位密度は、約５Ｅ８ｃｍ-2（４時間酸化）、約３Ｅ８ｃｍ-2（８時間酸化）および約１Ｅ８ｃｍ-2（１２時間酸化）となる（図６）。このような低転位密度領域上にＧａＮ系レーザを作製した場合、転位密度低減により、高温および高光出力での長寿命化がより顕著になり、高歩留り且つ低コスト化に大きく寄与する。
【００６１】
従来の選択成長では絶縁膜をマスクとして使用しているため、選択成長開始領域を１mｍ程度に低減することはプロセス工程で極めて困難である。しかしながら、上記選択酸化法を用いれば、容易に選択成長開始領域を１mｍ程度以下に低減することも可能である。また、選択成長開始領域の低減は低転位密度領域の増加につながる。このため、低転位密度領域にＧａＮ系レーザのリッジ構造を形成するプロセス工程が容易化し、プロセスマージンが増加することで高歩留り化に寄与する。このように、選択成長開始領域を容易に変化できることも、本発明の選択酸化法による選択成長の大きな特徴である。
【００６２】
尚、本比較例２では、化合物半導体としてＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎＳｅ等の他の化合物半導体においても適用可能である。
【００６３】
（第２の実施形態）
本発明に係る第２の実施形態は、ＧａＮ系半導体レーザにおいて、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。
【００６４】
以下、本発明の第２の実施形態によるＭＯＶＰＥ法を用いたＧａＮ系レーザの結晶成長方法の詳細について図面を参照しながら説明する。
【００６５】
図７は本実施形態に係るＧａＮ系レーザの構成断面図を示している。
【００６６】
まず、（０００１）面を主面とするサファイア基板２１を酸溶液を用いて洗浄を行なう。その後、洗浄した基板２１をＭＯＶＰＥ装置の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を約１１００℃にまで昇温して基板２１を加熱し表面のサーマルクリーニングを約１０分間行なう。
【００６７】
次に、反応炉を約５００℃にまで降温した後、基板２１の主面上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素とを同時に供給することにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長する。
【００６８】
続いて、反応炉を約１０００℃にまで昇温し、厚さが約１mｍ  のＧａＮ層２２を成長する（図７（ａ））。
【００６９】
この後、基板２１を反応炉から取り出し、ＧａＮ層１２上にドライエッチングのマスクとして絶縁膜２３を堆積させる。絶縁膜２３はＳｉＯ2とし、プラズマＣＶＤ装置で１００ｎｍ程度堆積させる（図７（ｂ））。続いて、絶縁膜２３上にレジスト膜２４を塗布しフォトリソグラフィー法により、ラインアンドスペース状のレジストパターンを形成する（図７（ｃ））。なお、この実施形態では、「レジスト膜の幅（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」としている。ただし、このストライプ方向はＧａＮ膜の＜１−１００＞方向である。この後、レジスト膜２４をエッチングマスクとして、レジスト除去部の絶縁膜２３をフッ酸溶液で除去しＧａＮ層２２を露出させる。続いて、アセトンなどの有機溶液によりレジスト膜２４を除去する（図７（ｄ））。次に、絶縁膜２３をドライエッチングのマスクとして、ドライエッチングでサファイア基板１１の主面が露出するまでＧａＮ層２２を掘り込む。この結果、ＧａＮ層２２に凸部（幅：３mｍ）と凹部（幅：１５mｍ）が形成される（図７（ｅ））。
【００７０】
この後、基板２１を酸化炉に搬送して、ＧａＮ層２２の選択酸化をおこなう（図７（ｆ））。酸化条件は、９５０℃で１２時間の熱処理で、酸素雰囲気中のドライ酸化とした。選択酸化処理中では、ＧａＮ層１２の凸部上にある絶縁膜２３は、保護膜として機能しており、絶縁膜２３下のＧａＮ層２２の酸化を防いでいる。しかしながら、凸形状のＧａＮ層２２の側面は酸素雰囲気中に露出しているために、酸化が進行する。ＧａＮ層２２の側面から内部に進行する酸化の領域は、酸化条件に依存しており、上記条件の場合、この酸化領域２５は１mｍ程度である。したがって、ＧａＮ層２２の凸部（幅：３mｍ）では、両側面から酸化が進行するために、未酸化領域は１mｍ幅に減少することになる。選択酸化終了後、ＧａＮ層２２の凸部上にある絶縁膜２３をフッ酸溶液で除去する（図７（ｇ））。この後、ＧａＮを再度成長した場合には、選択酸化された領域がマスクとなり、ＧａＮ層が選択成長されることになる。
【００７１】
次に、ＧａＮ層を選択成長するために、ＧａＮ層２２に凹凸が形成された基板２１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再び保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０００℃にまで昇温して、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素を同時に供給することにより、ＧａＮ層２６を選択成長する。ＧａＮ層２６を平坦化するまで選択成長した後（図７（ｈ））、以下のようなレーザ構造の結晶成長を開始する。まず厚さ約５mｍの上記ＧａＮ膜２６上にｎ型ドーパントとしてシラン（ＳｉＨ4）ガスも供給して、厚さが約２mｍ  でＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなるｎ型コンタクト層２７を成長する。次に、トリメチルアルミニウム（ＴＭＡ）も供給しながら、厚さが約０．７mｍでＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎよりなるｎ型クラッド層２８を成長する。続いて、厚さが約１２０ｎｍでＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなる第１の光ガイド層２９を成長した後、温度を約８００℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ0.1Ｇａ0.9Ｎよりなる量子井戸（３層）と、厚さが約９ｎｍのＧａＮよりなるバリア層（３層）からなる多重量子井戸活性層を成長する。この際、活性層の発光効率を向上させるために、バリア層の成長時にＳｉＨ4ガスも供給して、バリア層のみにＳｉ不純物濃度が２Ｅ１８ｃｍ-3程度のＳｉをドーピングしている。尚、活性層の層構造の詳細は、光ガイド層２９に近い方から順番に、第１のＧａＮバリア層３０、第１のＩｎ0.1Ｇａ0.9Ｎ量子井戸３１、第２のＧａＮバリア層３２、第２のＩｎ0.1Ｇａ0.9Ｎ量子井戸３３、第３のＧａＮバリア層３４、第３のＩｎ0.1Ｇａ0.9Ｎ量子井戸３５である。引き続いて、再び反応炉内の温度を約１０００℃にまで昇温しキャリアガスを窒素から水素に戻して、ｐ型ドーパントであるＣｐ2Ｍｇガスを供給しながら、厚さが約２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0.18Ｇａ0.82Ｎよりなるキャップ層３６を成長する。次に、厚さが約１２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型ＧａＮよりなる第２の光ガイド層３７を成長する。続いて、厚さが約０．５mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎよりなるｐ型クラッド層３８を成長する。最後に、厚さが約０．０５mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型ＧａＮよりなるｐ型コンタクト層３９を成長する（図７（ｉ））。また、活性層付近のレーザ構成断面図を図８に示す。
【００７２】
次に、プロセス後のレーザ構成断面図を示した図９を参照しながら、レーザ加工プロセスについて説明する。
【００７３】
成長終了後、まずｐ型半導体層の活性化加熱処理を行う。本実施形態においては、窒素雰囲気中で７００℃、１５分程度の加熱処理とした。その後、基板２１の表面をＳｉＯ2よりなる絶縁膜で堆積させる。続いて、この絶縁膜上にレジスト膜を堆積させ、フォトリソグラフィー法によりｐ型コンタクト層３９のリッジ形成位置（リッジ幅は約２mｍ）のみにレジスト膜が残るようにする。この際、リッジ形成位置は低転位密度領域となるＧａＮ層２２の凹部（合体部は除く）に設定する。この後、レジスト膜をエッチングマスクとして、レジスト除去部の絶縁膜をフッ酸溶液で除去しｐ型コンタクト層３９を露出させる。続いて、リッジ形成位置以外をドライエッチング装置でエッチングし、ｐ型層の残し膜厚を０．１mｍ程度にする。その後、アセトンなどの有機溶液により、リッジ上のレジスト膜を除去する。
【００７４】
次に、ｎ型電極の形成位置以外をＳｉＯ2よりなる絶縁膜で覆い、ドライエッチングでｎ型コンタクト層２７を露出させる。また、ｐ側とｎ側の電気的分離はＳｉＯ2からなる絶縁膜４０で形成し、リッジ位置のｐ型コンタクト層３９上の絶縁膜をフッ酸溶液で除去する。この後、ｎ側電極４１としてチタン（Ｔｉ）とアルミニウム（Ａｌ）を蒸着し、ｐ側電極４２としてニッケル（Ｎｉ）と白金（Ｐｔ）と金（Ａｕ）を蒸着形成する。
【００７５】
続いて、レーザ共振器端面の１次へき開工程に移る。まず、基板２１をサファイア基板の裏面から研磨し総膜厚を１００mｍ程度に薄膜化する。その後、共振器端面がサファイア基板の＜１−１００＞方向となるように、基板２１をへき開装置（図示せず）でへき開する。尚、レーザ共振器長は６５０mｍとした。従来の選択成長では絶縁膜をマスクとしているため、１次へき開時に端面が荒れることがあった。これは、ＧａＮ系半導体とは材料が全く異なるＳｉＯ2などの絶縁膜が結晶内部に埋込まれているためである。ところが、本実施形態の場合では、選択成長のマスクとして、ＧａＮ系半導体の酸化膜を利用しているため、材料的にもＧａＮ系半導体に近いため、へき開で平坦な端面を高歩留りで得ることができる。
【００７６】
続いて、レーザ共振器の後端面に、ＳｉＯ2と二酸化チタン（ＴｉＯ2）の３対で構成される誘電体多層膜を堆積させ、９０％程度の高反射膜コートを施した。
【００７７】
最後に、バー状態のレーザ素子の２次へき開をおこなってレーザチップに分離して、レーザキャンにｐサイドダウンで実装する。実装時には、レーザチップをＳｉＣからなるサブマウントに半田を介して実装する。
【００７８】
第２の実施形態は、レーザ素子特性に以下に述べる大きな特徴を有している。
【００７９】
本実施形態により作製したレーザ素子１は、電流注入により室温連続発振に到った。この際の閾値電流およびスロープ効率は各々３５ｍＡ、１．２Ｗ／Ａであった（図１０）。次に、室温において３０ｍＷの高光出力での一定光出力（ＡＰＣ）寿命試験を実施した（図１１）。図１１から、レーザ素子１での劣化率（動作電流の増加率）は１時間当たり０．０３ｍＡ程度であり、１０００時間以上の寿命時間（初期動作電流の２倍）を確認した。さらに、高温（６０℃）状態でのＡＰＣ寿命試験（３０ｍＷ）も実施した。結果として、室温時と同様に１０００時間以上の安定動作が確認された。したがって、本発明による選択酸化法を用いた選択成長により、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造できることが確認できた。
【００８０】
尚、本実施形態では、化合物半導体としてＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎＳｅ等の他の化合物半導体においても適用可能である。
【００８１】
（第３の実施形態）
本発明に係る第３の実施形態は、ＧａＮ系半導体レーザにおいて、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。
【００８２】
以下、本発明の第４の実施形態によるＭＯＶＰＥ法を用いたＧａＮ系半導体の結晶成長方法の詳細について図面を参照しながら説明する。
【００８３】
図１２は本実施形態に係るＧａＮ系半導体の構成断面図を示している。
【００８４】
まず、（０００１）面を主面とするサファイア基板５１を、酸溶液を用いて洗浄を行なう。その後、洗浄した基板５１をＭＯＶＰＥ装置の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が３００Ｔｏｒｒの水素雰囲気とし、温度を約１１００℃にまで昇温して基板５１を加熱し表面のサーマルクリーニングを約１０分間行なう。
【００８５】
次に、反応炉を約５００℃にまで降温した後、基板５１の主面上に、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素とを同時に供給することにより、厚さが２０ｎｍのＧａＮよりなる低温バッファ層を成長する。続いて、反応炉を約１０００℃にまで昇温し、厚さが約１mｍ  のＧａＮ層５２を成長する。続いて、温度を約８００℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約０．１mｍ  のＩｎ0.05Ｇａ0.95Ｎ層５３を成長する。引き続いて、再び反応炉内の温度を約１０００℃にまで昇温しキャリアガスを窒素から水素に戻して、厚さが約０．５mｍのＧａＮ  キャップ層５４を成長する。（図１２（ａ））。
【００８６】
この後、基板５１を反応炉から取り出し、ＧａＮキャップ層５４上にドライエッチングのマスクとして絶縁膜３５を堆積させる。絶縁膜５５はＳｉＯ2とし、プラズマＣＶＤ装置で１００ｎｍ程度堆積させる（図１２（ｂ））。続いて、絶縁膜５５上にレジスト膜５６を塗布しフォトリソグラフィー法により、ラインアンドスペース状のレジストパターンを形成する（図１２（ｃ））。なお、この実施形態では、「レジスト膜の幅（Ｗｓ）：レジスト除去幅（Ｗｌ）＝３mｍ：１５mｍ」としている。ただし、このストライプ方向はＧａＮ膜の＜１−１００＞方向である。この後、レジスト膜５６をエッチングマスクとして、レジスト除去部の絶縁膜５５をフッ酸溶液で除去しＧａＮキャップ層５４を露出させる。続いて、アセトンなどの有機溶液によりレジスト膜５６を除去する（図１２（ｄ））。次に、絶縁膜５５をドライエッチングのマスクとして、ドライエッチングでサファイア基板５１の主面が露出するまでＧａＮキャップ層５４から掘り込む。この結果、ＧａＮ系結晶成長層に凸部（幅：３mｍ）と凹部（幅：１５mｍ）が形成される（図１２（ｅ））。
【００８７】
この後、基板５１を酸化炉に搬送して、選択酸化をおこなう（図１２（ｆ））。酸化条件は、９５０℃で１２時間の熱処理で、酸素雰囲気中のドライ酸化とした。選択酸化処理中では、ＧａＮキャップ層５４の凸部上にある絶縁膜５５は、保護膜として機能しており、絶縁膜５５下のＧａＮキャップ層５４の酸化を防いでいる。しかしながら、凸形状のＧａＮ層５２、Ｉｎ0.05Ｇａ0.95Ｎ層５３およびＧａＮキャップ層５４の側面は酸素雰囲気中に露出しているために、酸化が進行する。ＧａＮ層およびＩｎ0.05Ｇａ0.95Ｎ層の凸部側面から結晶内部に進行する酸化の領域は、酸化条件に依存しており、上記条件の場合、この酸化領域５７はＧａＮ層で１mｍ程度である。また、Ｉｎ0.05Ｇａ0.95Ｎ層の酸化領域５７は１．２mｍ程度である。Ｉｎ0.05Ｇａ0.95Ｎ層で酸化領域５７が広いのは、ＧａＮと比較してＩｎ0.1Ｇａ0.9Ｎでは結晶結合が弱いために、容易に酸化が進行するものと推測される。選択酸化終了後、ＧａＮキャップ層５４の凸部上にある絶縁膜５５をフッ酸溶液で除去する（図１２（ｇ））。この後、ＧａＮを再度成長した場合には、選択酸化された領域がマスクとなり、ＧａＮ層が選択成長されることになる。
【００８８】
次に、ＧａＮ層を選択成長するために、基板５１を上記ＭＯＶＰＥ装置の反応炉内のサセプタに再び保持し、反応炉を真空排気する。続いて、反応炉内を圧力が２００Ｔｏｒｒの水素雰囲気とし、温度を約１０００℃にまで昇温して、供給量７ｓｃｃｍのトリメチルガリウム（ＴＭＧ）と、供給量が７．５ｓｌｍのアンモニア（ＮＨ3）ガスと、キャリアガスとして水素を同時に供給することにより、ＧａＮ層５８を平坦化するまで選択成長する（図１２（ｈ））。
【００８９】
この後、結晶成長したＧａＮ系半導体とサファイア基板の分離を以下の図１３に示すプロセス工程でおこなう。
【００９０】
まず、ＧａＮ層５８上にＴｉおよびＡｕで構成される電極５９を蒸着する（図１３（ａ））。続いて、主面上にＡｕ電極６０が蒸着された保持基板６１を準備し、基板５１と保持基板６１を熱的に融着させる（図１３（ｂ））。具体的には、基板５１の電極５９側と、保持基板６１の電極６０側が対向するように配置し、両基板に加重を加え、３００℃程度に加熱することで電極同士を融着させる。保持基板６１としては、ＧａＮに熱膨張係数が近い材料を選択することで、サファイア基板分離時にＧａＮに加わる熱歪を緩和することができる。この観点から、本実施形態では、保持基板６１としてＧａＡｓ基板を使用した。次に、光学電気化学（ＰＥＣ）エッチング法を用いて、Ｉｎ0.05Ｇａ0.95Ｎ層３３の選択エッチングをおこなう。第７の文献「Ｊｏｕｒｎａｌ  ｏｆ  Ｖａｃｕｕｍ  Ｓｃｉｅｎｃｅ  Ｔｅｃｈｎｏｌｏｇｙ，  Ｖｏｌ．Ｂ１９  （２００１）  ２８３８−２８４１」によると、ＰＥＣ法を用いて、Ｉｎ0.12Ｇａ0.88ＮをＧａＮで挟込んだ構造を水酸化カリウム（ＫＯＨ）中でサファイア基板の裏面から紫外線（ＵＶ）を照射すると、Ｉｎ0.12Ｇａ0.88Ｎのみが選択的にエッチング（アンダーカット）されることが示されている。この選択エッチングは、上記第７の文献によると、Ｉｎ0.12Ｇａ0.88ＮはＧａＮよりもバンドギャップエネルギーが小さいために、Ｉｎ0.12Ｇａ0.88Ｎで電子−正孔対が選択的に生成され、この正孔が電気化学エッチングに寄与することに起因する。本実施形態では、紫外線としてキセノン（Ｘｅ）−水銀（Ｈｇ）ランプを使用し、エッチング液としてＫＯＨを使用した。このようなＰＥＣ法によると、Ｉｎ0.05Ｇａ0.95Ｎ層５３が選択的にエッチングされ、サファイア基板３１とＧａＮ膜５８が、ＧａＮ層５２とＧａＮキャップ層５５との間で空間的に分離できる（図１３（ｃ））。サファイア基板５１の分離後、分離面（ＧａＮキャップ層５５）を機械的研磨により平坦化する（図１３（ｄ））。その後、化学エッチングで電極５９と電極６０を除去することで、保持基板６１とＧａＮ層５８を分離でき、ＧａＮ層５８をＧａＮ基板として利用できるようになる（図１３（ｅ））。
【００９１】
このようなＧａＮ基板では、上記第１の実施形態と同様に、低転位密度領域（約１Ｅ８ｃｍ-2）と高転位密度領域（約１Ｅ１０ｃｍ-2）が形成されている。
【００９２】
このようなＧａＮ基板の低転位密度領域上にＧａＮ系レーザを作製した場合、高温および高光出力での長寿命化がより顕著になり、高歩留り且つ低コスト化に大きく寄与する。また、レーザ作製プロセスの１次へき開においては、へき開困難なファイア基板が存在しないために、へき開が大幅に容易になり、高歩留り且つ低コスト化に大きく寄与する。さらに、サファイア基板が存在しないために、従来の一般的な半導体レーザと同様に、レーザの電極を基板側と結晶成長面側とで形成することが可能になり、レーザ素子サイズが小型化でき、低コスト化に大きく寄与することになる。
【００９３】
尚、本実施形態では、化合物半導体としてＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎＳｅ等の他の化合物半導体においても適用可能である。
【００９４】
（第４の実施形態）
本発明に係る第４の実施形態は、上記第３の実施形態において、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。
【００９５】
以下、本発明の第４の実施形態によるＧａＮ系レーザの結晶成長方法の詳細について図面を参照しながら説明する。
【００９６】
図１４は本実施形態に係るＧａＮ系レーザの構成断面図を示している。
【００９７】
選択酸化法を用いてＧａＮ層５８を選択成長するまでは、上記第３の実施形態と同様である。
【００９８】
ＧａＮ層５８を平坦化するまで成長後、ｎ型ドーパントとしてＳｉＨ4ガスも供給して、厚さが約１００mｍ  でＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなるｎ型コンタクト層６２を成長する。次に、トリメチルアルミニウム（ＴＭＡ）も供給しながら、厚さが約０．７mｍでＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型Ａｌ0.07Ｇａ0.93Ｎよりなるｎ型クラッド層６３を成長する。続いて、厚さが約１２０ｎｍでＳｉ不純物濃度が約１Ｅ１８ｃｍ-3のｎ型ＧａＮよりなる第１の光ガイド層６４を成長した後、温度を約８００℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム（ＴＭＩ）とＴＭＧを供給して厚さが約３ｎｍのＩｎ0.1Ｇａ0.9Ｎよりなる量子井戸（３層）と、厚さが約９ｎｍのＧａＮよりなるバリア層（３層）からなる多重量子井戸活性層を成長する。この際、活性層の発光効率を向上させるために、バリア層の成長時にＳｉＨ4ガスも供給して、バリア層のみにＳｉ不純物濃度が２Ｅ１８ｃｍ-3程度のＳｉをドーピングしている。尚、活性層の層構造の詳細は、光ガイド層６４に近い方から順番に、第１のＧａＮバリア層６５、第１のＩｎ0.1Ｇａ0.9Ｎ量子井戸６６、第２のＧａＮバリア層６７、第２のＩｎ0.1Ｇａ0.9Ｎ量子井戸６８、第３のＧａＮバリア層６９、第３のＩｎ0.1Ｇａ0.9Ｎ量子井戸７０である。引き続いて、再び反応炉内の温度を約１０００℃にまで昇温しキャリアガスを窒素から水素に戻して、ｐ型ドーパントであるＣｐ2Ｍｇガスを供給しながら、厚さが約２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0.18Ｇａ0.82Ｎよりなるキャップ層７１を成長する。次に、厚さが約１２０ｎｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型  ＧａＮよりなる第２の光ガイド層７２を成長する。
【００９９】
続いて、厚さが約０．５mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型Ａｌ0.07Ｇａ0.93Ｎよりなるｐ型クラッド層７３を成長する。最後に、厚さが約０．０５mｍでＭｇ不純物濃度が約１Ｅ１９ｃｍ-3のｐ型ＧａＮよりなるｐ型コンタクト層５４を成長する（図１４）。
【０１００】
次に、プロセス後のレーザ構成断面図を示した図１５を参照しながら、レーザ加工プロセスについて説明する。
【０１０１】
ＰＥＣ法を用いた選択エッチングの要領は、上記第３の実施形態と同様である。このＩｎ0.05Ｇａ0.95Ｎ層５３の選択エッチングにより、サファイア基板５１とレーザ構造部分が分離できる。引続いて、保持基板６１を付けた状態で、ＧａＮキャップ層５４およびＧａＮ層５８を機械的研磨でｎ型コンタクト層６２が露出するまで除去する。この結果、ｎ側電極７６はｎ型コンタクト層６２の裏面全体に形成できることになる。尚、ｎ側電極形成以外の絶縁膜（ＳｉＯ2）７５およびｐ側電極７７等のレーザ加工プロセスは上記第２の実施形態と同様である。
【０１０２】
第４の実施形態は、レーザ素子特性に以下に述べる大きな特徴を有している。
【０１０３】
本実施形態により作製したレーザ素子２は、電流注入により室温連続発振に到った。この際の閾値電流およびスロープ効率は各々３５ｍＡ、１．２Ｗ／Ａであった。次に、室温で光出力３０ｍＷのＡＰＣ寿命試験を実施した。結果として、レーザ素子２では、レーザ素子１と同様に、劣化率（動作電流の増加率）は１時間当たり０．０３ｍＡ程度であり、１０００時間以上の寿命時間を確認した。さらに、高温（６０℃）状態でのＡＰＣ寿命試験（３０ｍＷ）も実施した。結果として、室温時と同様に１０００時間以上の安定動作が確認された。したがって、本発明によるサファイア基板分離方法において、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造できることが確認できた。レーザ素子２（図１５）では、レーザ素子１（図９）と比較して、素子サイズが大幅に縮小できる。このため、レーザ素子２では、ウエハー面内で製造できる素子数を大幅に増加することができ、製造コスト低減に大きく寄与することになる。また、本実施形態ではレーザ素子の放熱を高めるためｐサイドダウンで実装したが、レーザ素子２では基板がＧａＮとなり、サファイア基板よりも熱伝導性に優れるため、実装が容易化するｐサイドアップで実装することができ、この実装面においても低コスト化が可能になる。
【０１０４】
尚、本実施形態では、ＰＥＣ法によるサファイア基板除去を、レーザ構造の結晶成長後に実施したが、レーザ構造結晶成長前にサファイア基板を分離しても何ら問題はない。
【０１０５】
また、ＰＥＣ法によるサファイア基板除去工程では、サファイア基板のウエハーサイズで実施する必要はない。例えば、２ｃｍ角程度のレーザ構造結晶膜が残るように、ドライエッチングでｐ型コンタクト層７４からサファイア基板まで掘込み（トレンチ）を形成した後、ＰＥＣ法でサファイア基板を分離してもよい。この工程によれば、サファイア基板分離時に発生するレーザ構造結晶膜の応力開放が大幅に低減できるため、応力開放に伴うクラック等の発生が抑制され、製造歩留り向上に寄与することになる。
【０１０６】
尚、本実施形態では、化合物半導体としてＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎＳｅ等の他の化合物半導体においても適用可能である。
【０１０７】
（第５の実施形態）
本発明に係る第５の実施形態は、ＧａＮ系半導体レーザにおいて、選択酸化技術を無効（リーク）電流低減に応用して、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。
【０１０８】
本発明の第５の実施形態によるＧａＮ系レーザの結晶成長方法の詳細については、前記第４の実施形態と同様である。
【０１０９】
次に、プロセス後のレーザ構成断面図を示した図１６を参照しながら、レーザ加工プロセスについて説明する。
【０１１０】
ＰＥＣ法を用いた選択エッチングの要領およびｎ側電極の形成方法は、上記第４の実施形態と同様である。一般的に、ＧａＮ系レーザのリッジ構造はドライエッチングで形成され、リッジ側面はエッチングダメージにより結晶性が劣化しているため、リッジ側面の欠陥等を介して流れる無効（リーク）電流が発生する。特に、ＧａＮ系レーザでは、リッジ幅を約２mｍ程度以下に設計するため、この無効電流が閾値電流に大きな影響を与える。また、ＧａＮ系レーザではキンク抑制および遠視視野（ＦＦＰ）像のアスペクト比低減のために、ドライエッチングによるリッジ形成の際に、ｐ型層残し厚を０．１mｍ程度に制御する必要がある。しかしながら、ドライエッチングでｐ型層残し厚を０．１mｍ程度に高歩留りで制御することは極めて困難であり、またドライエッチングを施した下部には、レーザ素子のｐｎ接合および活性層が存在するため、エッチングダメージによるレーザ素子の特性劣化が危惧される。このため、ドライエッチングによるｐ型層残し厚のマージンを少なくとも０．１mｍ程度以上に大きくすることができれば、レーザ素子の高歩留り化に寄与することになる。
【０１１１】
そこで、本実施形態では、ｐ側のリッジ構造をドライエッチングで形成した後に、選択酸化技術を利用して、エッチングダメージに起因する無効（リーク）電流低減を試みた。具体的には、ｐ側のリッジをドライエッチングで形成した後に、ドライエッチングで露出した底面および凸形状のリッジ側面に酸化領域５８を形成した。尚、ドライエッチングの際のｐ型層残し厚は０．２mｍ程度に大きくした。また、酸化条件は、７５０℃で１２時間の熱処理で酸素雰囲気中のドライ酸化とした。選択酸化処理中では、ｐ型コンタクト層７４上は絶縁膜を保護膜として堆積し、絶縁膜下のｐ型コンタクト層７４の酸化を防いでいる。尚、酸化条件の温度を９５０℃から７５０℃程度に低温化したのは、活性層の成長温度が８００℃程度であり、活性層の熱的劣化を防止するためである。この酸化条件により、ドライエッチングで露出した底面および凸形状のリッジ側面に酸化領域７８の厚さは各々０．１mｍ程度になった。このため、ｐ型層残し厚は、ドライエッチングでは０．２mｍ程度であるが、その後の酸化により０．１mｍ程度に減少することができ、ドライエッチングを施した下部およびリッジ側面へのエッチングダメージを緩和することが可能になる。
【０１１２】
第５の実施形態は、レーザ素子特性に以下に述べる大きな特徴を有している。
【０１１３】
本実施形態により作製したレーザ素子３は、電流注入により室温連続発振に到った。この際の閾値電流およびスロープ効率は各々３０ｍＡ、１．２Ｗ／Ａであり、レーザ素子２と比較して、エッチングダメージに起因する無効（リーク）電流が低減され、閾値電流が５ｍＡ程度低減できた。次に、室温で光出力３０ｍＷのＡＰＣ寿命試験を実施した。結果として、レーザ素子３では、レーザ素子２と同様に、劣化率（動作電流の増加率）は１時間当たり０．０３ｍＡ程度であり、１０００時間以上の寿命時間を確認した。さらに、高温（６０℃）状態でのＡＰＣ寿命試験（３０ｍＷ）も実施した。結果として、室温時と同様に１０００時間以上の安定動作が確認された。したがって、本実施形態により閾値電流が低減でき、消費電力も低減できることで、高温および高光出力動作においても長寿命化が可能なＧａＮ系レーザを高歩留り且つ低コストで製造できることが確認できた。
【０１１４】
尚、本実施形態では、ＰＥＣ法によるサファイア基板除去を、レーザ構造の結晶成長後に実施したが、レーザ構造結晶成長前にサファイア基板を分離しても何ら問題はない。
【０１１５】
また、ＰＥＣ法によるサファイア基板除去工程では、サファイア基板のウエハーサイズで実施する必要はない。例えば、２ｃｍ角程度のレーザ構造結晶膜が残るように、ドライエッチングでｐ型コンタクト層７３からサファイア基板まで掘込み（トレンチ）を形成した後、ＰＥＣ法でサファイア基板を分離してもよい。この工程によれば、サファイア基板分離時に発生するレーザ構造結晶膜の応力開放が大幅に低減できるため、応力開放に伴うクラック等の発生が抑制され、製造歩留り向上に寄与することになる。
【０１１６】
尚、本実施形態では、化合物半導体としてＧａＮ系半導体を用いたが、ＧａＡｓ、ＩｎＰ及びＺｎＳｅ等の他の化合物半導体においても適用可能である。
【０１１７】
【発明の効果】
本発明に係る第１の半導体の製造方法は、前記の目的を達成し、基板上に第１の化合物半導体層を成長する工程と、前記第１の半導体層の上部に、基板面方向に互いに間隔をおいて延びる複数の凸部を形成する工程と、互いに隣接する前記凸部同士に挟まれてなる凹部の底面を酸化する工程と、前記第１の半導体層上に、酸化していない前記各凸部の頂面から第２の化合物半導体層を成長する工程とを備えていることを特徴とする。前記第１の半導体層の酸化した領域は、前記第２の半導体層を成長する際に、選択成長のマスクとなる。従来の選択成長ではＳｉＯ２などの絶縁膜をマスクとしており、絶縁膜を構成する元素が不純物として、選択成長する半導体層へ自然にドーピング（オートドーピング）される課題があった。また、前記絶縁膜の形成には、絶縁膜の選択的な除去など複雑且つ精度の高いプロセスが必要であった。しかしながら、本発明による半導体の製造方法では、半導体層自身を酸化させて選択成長マスクとするため、絶縁膜のマスクレスとなり、上記オートドーピングの影響を極力抑制することが可能になる。さらに、酸化により選択成長マスクを形成するため、複雑且つ精度の高いプロセスが簡略化でき、高歩留り且つ生産コスト低減が実現できる。
【０１１８】
第２の半導体発光素子の製造方法は、前記第１の半導体の製造方法において、前記第１の半導体層の凸部側面も酸化することを特徴とする。前記第１の半導体層の凸部側面も酸化することで、凸部側面からの前記第２の半導体層の成長は抑制され、未酸化の凸部頂面から選択的に成長が開始することになる。このため、凸部形成時のダメージが残る凸部側面の影響を受けずに、前記第２の半導体層が高結晶品質で選択成長できることになり、高歩留り且つ低コスト化に大きく寄与する。
【０１１９】
本発明に係る第３の半導体の製造方法は、上記第１および第２の製造方法において、酸素が含まれる雰囲気中で加熱処理することで、前記第１の半導体層が酸化する工程を備えていることを特徴とする。このような酸化方法は、最も一般的であるため、設備導入も容易で、プロセスも比較的容易であるため、高歩留り且つ低コスト化に大きく寄与する。
【０１２０】
第４の半導体発光素子の製造方法は、前記第１、２および第３の半導体の製造方法において、前記第２の半導体層で転位密度の疎密が発生することを特徴とする。前記第１の半導体層の凸部の酸化していない頂面上に成長した前記第２の半導体層は、前記第１の半導体層の結晶性を引継ぐ。このため、前記第１の半導体層が高転位密度の場合には、前記第１の半導体層の凸部の酸化していない頂面上に成長した前記第２の半導体層は、高転位密度になる。一方、前記第１の半導体層の凸部の酸化していない頂面から基板と水平方向に成長した前記第２の半導体層は、酸化領域がマスクとなり、前記第１の半導体層の結晶性を引継がないため、前記第１の半導体層が高転位密度の場合でも、この領域においては転位密度が低減する。また、基板と水平方向に成長した前記第２の半導体層は、隣接する凸部から同様に成長した第２の半導体層と、前記第１の半導体層の凹部の中央部で合体することになる。この合体領域では、必然的に転位密度は高くなる。以上のように、前記第２の半導体層では転位密度の疎密が発生するが、転位密度の低い領域に発光素子の活性層を配置することにより、発光素子の信頼性および歩留りが著しく向上する。
【０１２１】
本発明に係る第５の半導体の製造方法は、前記第４の製造方法において、前記第１の半導体層が酸化した領域上で、前記第２の半導体層の転位密度が低減することを特徴とする。前記第１の半導体層の凸部の酸化していない頂面から基板と水平方向に成長した前記第２の半導体層は、酸化領域がマスクとなり、前記第１の半導体層の結晶性を引継がないため、前記第１の半導体層が高転位密度の場合でも、この領域においては転位密度が低減する。この低転位密度領域に発光素子の活性層を配置することにより、発光素子の信頼性および歩留りが著しく向上する。
【０１２２】
第６の半導体の製造方法は、前記第５の製造方法において、前記第２の半導体層の転位密度が低減した領域内に、化合物半導体発光素子の活性層を形成することを特徴とする。低転位密度領域に発光素子の活性層を形成することにより、非発光再結合が低減し、活性層の発光効率が格段に向上するため、発光素子の信頼性等の特性が向上し、高歩留り且つ低コスト化が実現できる。
【０１２３】
本発明に係る第７の半導体の製造方法は、基板上に化合物半導体を成長する工程と、該半導体層を部分的に酸化して電流注入を抑制することを特徴とする。化合物半導体層の酸化された領域は、高抵抗化するため電流が流れにくい。このため、酸化領域を選択することにより、電流非注入構造および電流狭窄構造を作製することができる。
【０１２４】
第８の半導体の製造方法は、前記第７の製造方法において、化合物半導体を部分的にエッチングする工程と、該エッチングした箇所を酸化することを特徴とする半導体の製造方法。ウエットエッチングおよびドライエッチングされた化合物半導体層は、エッチングダメージを受けるため、点欠陥発生等の結晶性劣化を招く。このエッチングダメージは、ドライエッチングで問題になることが多い。しかしながら、エッチング箇所を選択的に酸化することにより、エッチングダメージを受けた半導体層を酸化して、高抵抗化することができる。これにより、エッチングダメージを受けた半導体層での、点欠陥等に起因する無効（リーク）電流を抑制して、半導体素子の高歩留り化に寄与できる。
【０１２５】
本発明に係る第９の半導体の製造方法は、基板上に第３の化合物半導体層を成長する工程と、前記第３の半導体層の上に、前記第３の半導体層よりも小さなバンドギャップエネルギーを有する第４の化合物半導体を成長する工程と、前記第４の半導体層の上に、前記第４の半導体層よりも大きなバンドギャップエネルギーを有する第５の化合物半導体を成長する工程と、前記第４の半導体層を選択的に除去する工程とを備えていることを特徴とする。バンドギャップエネルギー差を利用して、バンドギャップエネルギーの小さな前記第４の半導体層を選択的に除去することができれば、基板もしくは前記第３の半導体層と、前記第５の半導体層を空間的に分離することができるため、前記第５の半導体層は基板もしくは前記第３の半導体層から受ける熱膨張係数差に依存する熱応力を緩和することができ、ストレスフリー且つクラックフリーの基板として使用することが可能になる。また、前記第５の半導体層にｐ型もしくはｎ型の不純物をドーピングすることにより、前記基板に電気伝導を持たせることも可能になる。
【０１２６】
第１０の半導体の製造方法は、前記第９の製造方法の前記第３、第４および第５の半導体層が、前記第１の製造方法に記載の前記第１の半導体層を構成することを特徴とする。前記第１の製造方法において凹凸が形成された前記第１の半導体層が、複数の半導体層で構成されることにより、凸部の側面に複数の半導体層を露出させることが可能になる。ここで、例えば、凸部の側面が露出した半導体層中にバンドギャップエネルギーの小さな前記第４の半導体層が含まれる場合、前記第４の半導体層を選択的に除去する際に除去面積が低減できることにより、選択的除去が容易化する。前記第４の半導体層を選択的に除去することにより、基板もしくは前記第３の半導体層と、前記第５の半導体層を空間的に分離することができるため、前記第５の半導体層は基板もしくは前記第３の半導体層から受ける熱膨張係数差に依存する熱応力を緩和することができ、ストレスフリー且つクラックフリーの基板として使用することが可能になる。また、前記第５の半導体層にｐ型もしくはｎ型の不純物をドーピングすることにより、前記基板に電気伝導を持たせることも可能になる。
【０１２７】
本発明に係る第１１の半導体の製造方法は、上記第１０の製造方法において、互いに隣接する前記凸部同士に挟まれてなる凹部の底面が前記第３および第４の半導体層であることを特徴とする。前記第１の製造方法において凹凸が形成された前記第１の半導体層が、複数の半導体層で構成されることにより、凸部の側面に複数の半導体層を露出させることが可能になる。凸部の側面が露出した半導体層中で、バンドギャップエネルギーの小さな前記第４の半導体層が含まれる場合、前記第４の半導体層を選択的に除去する際に除去面積が低減できることにより、選択的除去が容易化する。また、露出して現れた凹部の底面が前記第４の半導体層である場合、前記第４の半導体層を選択的に除去する際に前記第５の半導体層とは部分的にしか接していないために、基板もしくは前記第３の半導体層と、前記第５の半導体層を空間的に分離することが容易になる。このような選択除去により、前記第５の半導体層は基板もしくは前記第３の半導体層から受ける熱膨張係数差に依存する熱応力を緩和することができ、ストレスフリー且つクラックフリーの基板として使用することが可能になる。また、前記第５の半導体層にｐ型もしくはｎ型の不純物をドーピングすることにより、前記基板に電気伝導を持たせることも可能になる。
【０１２８】
第１２の半導体の製造方法は、前記第９、１０および第１１の製造方法において、ウエットエッチングによって前記第４の半導体層を除去することを特徴とする。バンドギャップエネルギーの小さな前記第４の半導体層のエッチングレートが、基板および前記第１、２、３および第５の半導体層よりも速いエッチング溶液を用いることにより、前記第４の半導体層のみを選択的に除去することが可能になり、前記第５の半導体層をストレスフリー且つクラックフリーの基板として容易に分離できる。
【０１２９】
本発明に係る第１３の半導体の製造方法は、前記第１２の製造方法において、ウエットエッチング溶液が前記第４の半導体層に浸透しやすいように、前記第５の半導体層の主面から前記第３および第４の半導体層が露出するまで、ウエハー内にエッチング領域を設ける工程を備えていることを特徴とする。凹凸が形成された前記第４の半導体層上に前記第５の半導体層を平坦化するまで成長した場合、前記第４と第５の半導体層との間には、結晶成長方向に空間（隙間）が形成されるが、ウエハーの端面以外では前記第４の半導体層が大気中に露出している箇所はない。この状態で、ウエットエッチングを実施すると、エッチング溶液がウエハーの端面から毛細管現象によりウエハー内部に浸透してウエットエッチングが進行することになる。しかしながら、より効率的なエッチングを考慮した場合、前記第５の半導体層の主面から前記第３および第４の半導体層が露出するまで、ウエハー内にエッチング領域を設けることが重要になる。この場合、設けられたエッチング領域からもエッチング溶液が浸透するために、前記第４の半導体層の選択的除去が短時間で均一性よく実施できることになる。さらに、エッチング領域を設けることにより、前記第５の半導体層の熱的応力をより緩和することが可能になり、前記第５の半導体層の分離をクラックフリーで容易化でき、歩留りおよび低コスト化に寄与する。
【０１３０】
第１４の半導体の製造方法は、前記第１２および第１３の製造方法において、光を照射しながら前記第４の半導体層を除去することを特徴とする。半導体のバンドギャップエネルギーよりもエネルギーの大きな光を半導体に照射することにより、半導体が照射光を吸収して電子と正孔を生成することができる。生成された電子もしくは正孔を利用することで、電気化学的に半導体層をエッチングすることが可能である。本製造方法では、前記第４の半導体層を電気化学的にエッチング除去することで、前記第５の半導体層を分離して、ストレスフリー且つクラックフリーの基板を容易に得ることができる。
【０１３１】
本発明に係る第１５の半導体の製造方法は、前記第１４の製造方法において、照射する光のエネルギーが、前記第４の半導体層のバンドギャップエネルギーよりも大きいことを特徴とする。前記第４の半導体層のバンドギャップエネルギーよりも大きなエネルギーを有する光を照射することにより、前記第４の半導体層中に電子と正孔を生成することができる。この電子および正孔を利用した電気化学エッチングにより、前記第４の半導体層をエッチング除去することが可能になる。
【０１３２】
第１６の半導体の製造方法は、前記第１５の製造方法において、照射する光のエネルギーが、前記第３および第５の半導体層のバンドギャップエネルギーよりも小さいことを特徴とする。前記第３および第５の半導体層のバンドギャップエネルギーよりも小さいエネルギーを有する光を照射した場合、前記第３および第５の半導体層では光の吸収はなく、そのため電子および正孔は生成されない。一方、前記第４の半導体層では照射光は吸収され、電子および正孔が生成される。且つ、前記第４の半導体層は、前記第３の半導体層と前記第５の半導体層の中間に位置するため、前記第４の半導体層で生成された電子および正孔は効率よく前記第４の半導体層中に閉込められることになる。このため、電気化学エッチングを実施した場合には、前記第４の半導体層が選択的にエッチング除去され、前記第５の半導体層の分離が容易になる。
【０１３３】
本発明に係る第１７の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５および第１６の製造方法において、前記第４の半導体層が少なくともインジウム原子を含むことを特徴とする。前記第４の半導体層が少なくともインジウム原子を含む構成にすることにより、前記第４の半導体層のバンドギャップエネルギーを小さくすることができるため、前記第４の半導体層の選択的除去を容易化できる。
【０１３４】
第１８の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５、１６および第１７の製造方法において、前記第５の半導体層を保持する基板に貼付ける工程を備えることを特徴とする。前記第４の半導体層を選択的除去した場合、前記第５の半導体層を分離することができる。ただし、前記第５の半導体層は結晶成長で選られた半導体層であるため、一般的な基板程度に膜厚を厚くすることが困難な場合が多い。このため、前記第４の半導体層を選択除去する前に、前記第５の半導体層を保持する基板に貼付けることにより、前記第４の半導体層を除去した後の前記第５の半導体層のハンドリングが容易になる。
【０１３５】
本発明に係る第１９の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５、１６、１７および第１８の製造方法において、前記第５の半導体層が基板として使用できることを特徴とする。例えば、従来のようにサファイア基板上にＧａＮ系半導体層を成長した場合、本製造方法によれば、前記第５の半導体層がＧａＮ系半導体であるので、このＧａＮ系半導体をＧａＮ系基板としてサファイア基板から分離使用できることになる。ＧａＮ系基板はサファイア基板と異なり、電気伝導が可能であり、また放熱性およびへき開性にも優れるため、ＧａＮ系発光素子および電子デバイス用の基板として非常に利用価値があり、デバイスの歩留り向上および低コスト化にも大きく寄与する。
【０１３６】
第２０の半導体の製造方法は、前記第９、１０、１１、１２、１３、１４、１５、１６、１７、１８および第１９の製造方法において、前記第４の半導体層を除去する際に、前記第５の半導体層に応力開放によるクラック等の欠陥が発生しないように、前記第５の半導体層をウエハー内で分割する工程を備えていることを特徴とする。前記第４の半導体層を選択除去する前に、前記第５の半導体層をウエハー内で分割することにより、前記第４の半導体層を除去した際に前記第５の半導体層内で発生する応力変化を大幅に緩和することができ、ストレスフリー且つクラックフリーの基板として前記第５の半導体層を使用できることになる。
【０１３７】
本発明に係る第２１の半導体の製造方法は、前記第１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９および第２０の製造方法において、前記化合物半導体層が窒化物系III−Ｖ族化合物半導体であることを特徴とする。従来のようにサファイア基板上にＧａＮ系半導体層を成長した場合、本製造方法によれば、前記第５の半導体層がＧａＮ系半導体であるので、このＧａＮ系半導体をＧａＮ系基板としてサファイア基板から分離使用できることになる。ＧａＮ系基板はサファイア基板と異なり、電気伝導が可能であり、また放熱性およびへき開性にも優れるため、ＧａＮ系発光素子および電子デバイス用の基板として非常に利用価値があり、デバイスの歩留り向上および低コスト化にも大きく寄与する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＧａＮ膜の構成断面図
【図２】本発明の第１の実施形態に係る多結晶（ポリ）状ＧａＮの構成断面図
【図３】本発明の第１の実施形態の比較例１に係るＧａＮ膜の構成断面図
【図４】本発明の第１の実施形態の比較例２に係るＧａＮ膜の酸化領域膜厚の酸化時間依存性を示す図
【図５】本発明の第１の実施形態の比較例２に係るＧａＮ膜の選択成長開始領域の酸化時間依存性を示す図
【図６】本発明の第１の実施形態の比較例２に係るＧａＮ膜の低転位領域での転位密度の酸化時間依存性を示す図
【図７】本発明の第２の実施形態に係るＧａＮ系半導体レーザ（レーザ素子１）の構成断面図
【図８】本発明の第２の実施形態に係るＧａＮ系半導体レーザ（レーザ素子１）の活性層付近の構成断面図
【図９】本発明の第２の実施形態に係るＧａＮ系半導体レーザ（レーザ素子１）のプロセス終了後の構成断面図
【図１０】本発明の第２の実施形態に係るＧａＮ系半導体レーザ（レーザ素子１）の電流−光出力特性を示す図
【図１１】本発明の第２の実施形態に係るＧａＮ系半導体レーザ（レーザ素子１）の３０ｍＷの室温ＡＰＣ寿命試験の結果を示す図
【図１２】本発明の第３の実施形態に係るＧａＮ系半導体の構成断面図
【図１３】本発明の第３の実施形態に係るＧａＮ系半導体とサファイア基板の分離を示す構成断面図
【図１４】本発明の第４の実施形態に係るＧａＮ系半導体レーザ（レーザ素子２）の構成断面図
【図１５】本発明の第４の実施形態に係るＧａＮ系半導体レーザ（レーザ素子２）のプロセス終了後の構成断面図
【図１６】本発明の第５の実施形態に係るＧａＮ系半導体レーザ（レーザ素子３）の構成断面図
【符号の説明】
１１  サファイア基板
１２  ＧａＮ層
１３  ＳｉＯ2膜
１４  レジスト膜
１５  酸化領域
１６  ＧａＮ層
１７  隙間（空間）
１８  多結晶（ポリ）状ＧａＮ
２１  サファイア基板
２２  ＧａＮ層
２３  ＳｉＯ2膜
２４  レジスト膜
２５  酸化領域
２６  ＧａＮ層
２７  ｎ型ＧａＮコンタクト層
２８  ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
２９  ｎ型ＧａＮ光ガイド層
３０  第１ＧａＮバリア層
３１  第１Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
３２  第２ＧａＮバリア層
３３  第２Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
３４  第３ＧａＮバリア層
３５  第３Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
３６  ｐ型  Ａｌ0.18Ｇａ0.82Ｎキャップ層
３７  ｐ型  ＧａＮ光ガイド層
３８  ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
３９  ｐ型ＧａＮコンタクト層
４０  ＳｉＯ2膜
４１  ｎ側電極
４２  ｐ側電極
５１  サファイア基板
５２  ＧａＮ層
５３  Ｉｎ0.05Ｇａ0.95Ｎ層
５４  ＧａＮキャップ層
５５  ＳｉＯ2膜
５６  レジスト膜
５７  酸化領域
５８  ＧａＮ層
５９  ＧａＮ層側電極
６０  保持基板側電極
６１  保持基板
６２  ｎ型ＧａＮコンタクト層
６３  ｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
６４  ｎ型ＧａＮ光ガイド層
６５  第１ＧａＮバリア層
６６  第１Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
６７  第２ＧａＮバリア層
６８  第２Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
６９  第３ＧａＮバリア層
７０  第３Ｉｎ0.1Ｇａ0.9Ｎ量子井戸
７１  ｐ型  Ａｌ0.18Ｇａ0.82Ｎキャップ層
７２  ｐ型  ＧａＮ光ガイド層
７３  ｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層
７４  ｐ型ＧａＮコンタクト層
７５  ＳｉＯ2膜
７６  ｎ側電極
７７  ｐ側電極
７８  酸化領域
【図１】
0004250904.tif 000002
【図２】
0004250904.tif 000003
【図３】
0004250904.tif 000004
【図４】
0004250904.tif 000005
【図５】
0004250904.tif 000006
【図６】
0004250904.tif 000007
【図７】
0004250904.tif 000008
【図８】
0004250904.tif 000009
【図９】
0004250904.tif 000010
【図１０】
0004250904.tif 000011
【図１１】
0004250904.tif 000012
【図１２】
0004250904.tif 000013
【図１３】
0004250904.tif 000014
【図１４】
0004250904.tif 000015
【図１５】
0004250904.tif 000016
【図１６】
0004250904.tif 000017