(57)【特許請求の範囲】
【請求項１】
カウント入力信号の立ち上がりエッジまたは立ち下がりエッジのカウントを行う計数手段と、この計数手段で得られたカウント値を読み出し時に一時記憶する記憶手段と、この記憶手段からカウント値を読み出して１０進数表記の数字で表示する表示手段とを備え、これらの手段のうち、計数手段および記憶手段を専用のＩＣで構成し、表示手段を液晶ドライバ付きのマイコンおよび液晶表示装置で構成し、カウント入力信号を入力するシフトレジスタを有し、このシフトレジスタの値を参照してあらかじめ定めた回数の一致判定によりカウント入力信号からノイズ成分を除去して計数手段に出力する第１ノイズ除去回路を備え、第１ノイズ除去回路は、シフトレジスタを駆動するクロック信号を分周する分周回路を備え、シフトレジスタを駆動するクロック信号の動作周波数を、クロック信号に分周回路を経由させるか分周回路をバイパスさせるかによって変更して、複数のノイズ除去特性のうちのいずれかに切り替えるノイズ除去モード切替機能を有し、シフトレジスタを駆動するクロック信号に分周回路をバイパスさせる場合には分周回路へのクロック信号を停止させるものであって、記憶手段は、レジスタであり、モードの設定によりシフトレジスタとして動作し、専用のＩＣは、計数手段が動作するタイミングと、計数手段から記憶手段にカウント値のデータを転送するタイミングとをずらせる回路を持つことを特徴とするカウンタ装置。
【請求項２】
コンデンサおよび抵抗により構成されカウント入力信号のノイズを除去する第２ノイズ除去回路を備えることを特徴とする請求項１記載のカウンタ装置。
【請求項３】
カウント入力信号を、第１ノイズ除去回路を経由してまたは第１ノイズ除去回路をバイパスして計数手段に出力する切替手段を備えることを特徴とする請求項１または２記載のカウンタ装置。
【請求項４】
計数手段は２進化１０進数コードで動作するカウンタを有することを特徴とする請求項１から３のいずれかに記載のカウンタ装置。
【請求項５】
計数手段は、カウンタに、下位の桁のカウンタからの桁上がり信号に加えて外部からの製造時のテスト用信号が入力する構成になっていることを特徴とする請求項４記載のカウンタ装置。
【請求項６】
計数手段は、専用のテストモードに設定されると、カウンタを構成するフリップフロップによるレジスタを、シフトレジスタに接続替えする構成になっていることを特徴とする請求項４または５記載のカウンタ装置。
【請求項７】
専用のＩＣは、製造テスト用に、内部の観測に必要な信号を出力するための出力端子を備え、この出力端子の出力を製造テスト外では固定する手段を有することを特徴とする請求項１から６のいずれかに記載のカウンタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス信号をカウントして加算する加算式のカウンタ装置に関するものである。
【０００２】
【従来の技術】
産業用装置または各種制御盤などのＦＡ機器から出力されるパルス信号を例えばＡ／Ｄ変換などの処理でデジタル信号に変換し、そのパルス数をカウントし、得られた計数値を判読可能な１０進数表記の数字で表示するカウンタ装置が広く使用されている。
【０００３】
この種のカウンタ装置としては、例えば図２０に示すように、液晶表示装置１２および液晶（表示）ドライバ１３０付きのマイコン１３PAを用いて、デジタル信号に変換したパルス信号をマイコン１３PAの入力ポートに入力し、入力したパルス信号の変化をマイコン１３PAのソフトウェア処理で認識し、マイコン１３PAのソフトウェアで実現するカウンタに計数値を順次加算し、必要に応じてカウンタの計数値を液晶ドライバ１３０を用いて液晶表示装置１２に表示するというものがある。
【０００４】
なお、特開平３−２３５５１９号公報には、パルス入力周波数が高いときに表示書き換え速度を制限する制御手段を備える積算カウンタが開示されている。
【０００５】
【発明が解決しようとする課題】
ところで近年、マイコンの性能が向上したことから、入力のパルス信号が高速であったとしても、上述の如くマイコンのソフトウェア処理で構成されるカウンタによって、そのパルス信号をカウントすることが可能になっている。
【０００６】
しかしながら、そのようなより高性能のマイコンで高速なパルス信号の計数を行うと、低速なパルス信号の計数を行う場合に使用していたマイコンに比べ、マイコン自体のコストが上昇してしまう。
【０００７】
また、この種のカウンタ装置は電池駆動であるものも多く、このような場合に高性能なマイコンで高速な計数を実行しようとすると、マイコンを駆動するクロック信号も高速なものにしなければならないので、何年間もの長期間に亘って電池交換を伴わずにその連続動作を保証することは困難となる。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、パルス信号の計数性能の高速化および低消費電力の双方の両立を可能にしうるカウンタ装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するための請求項１記載の発明のカウンタ装置は、カウント入力信号の立ち上がりエッジまたは立ち下がりエッジのカウントを行う計数手段と、この計数手段で得られたカウント値を読み出し時に一時記憶する記憶手段と、この記憶手段からカウント値を読み出して１０進数表記の数字で表示する表示手段とを備え、これらの手段のうち、計数手段および記憶手段を専用のＩＣで構成し、表示手段を液晶ドライバ付きのマイコンおよび液晶表示装置で構成し、カウント入力信号を入力するシフトレジスタを有し、このシフトレジスタの値を参照してあらかじめ定めた回数の一致判定によりカウント入力信号からノイズ成分を除去して計数手段に出力する第１ノイズ除去回路を備え、第１ノイズ除去回路は、シフトレジスタを駆動するクロック信号を分周する分周回路を備え、シフトレジスタを駆動するクロック信号の動作周波数を、クロック信号に分周回路を経由させるか分周回路をバイパスさせるかによって変更して、複数のノイズ除去特性のうちのいずれかに切り替えるノイズ除去モード切替機能を有し、シフトレジスタを駆動するクロック信号に分周回路をバイパスさせる場合には分周回路へのクロック信号を停止させるものであって、記憶手段は、レジスタであり、モードの設定によりシフトレジスタとして動作し、専用のＩＣは、計数手段が動作するタイミングと、計数手段から記憶手段にカウント値のデータを転送するタイミングとをずらせる回路を持つことを特徴とする。
【００１０】
請求項２記載の発明は、請求項１記載のカウンタ装置において、コンデンサおよび抵抗により構成されカウント入力信号のノイズを除去する第２ノイズ除去回路を備えることを特徴とする。
【００１２】
請求項３記載の発明は、請求項１または２記載のカウンタ装置において、カウント入力信号を、第１ノイズ除去回路を経由してまたは第１ノイズ除去回路をバイパスして計数手段に出力する切替手段を備えることを特徴とする。
【００１５】
請求項４記載の発明は、請求項１から３のいずれかに記載のカウンタ装置において、計数手段は２進化１０進数コードで動作するカウンタを有することを特徴とする。
【００１６】
請求項５記載の発明は、請求項４記載のカウンタ装置において、計数手段は、カウンタに、下位の桁のカウンタからの桁上がり信号に加えて外部からの製造時のテスト用信号が入力する構成になっていることを特徴とする。
【００１７】
請求項６記載の発明は、請求項４または５記載のカウンタ装置において、計数手段は、専用のテストモードに設定されると、カウンタを構成するフリップフロップによるレジスタを、シフトレジスタに接続替えする構成になっていることを特徴とする。
【００２０】
請求項７記載の発明は、請求項１から６のいずれかに記載のカウンタ装置において、専用のＩＣは、製造テスト用に、内部の観測に必要な信号を出力するための出力端子を備え、この出力端子の出力を製造テスト外では固定する手段を有することを特徴とする。
【００２１】
【発明の実施の形態】
本発明の実施形態について説明する前に、本発明に関連した参考例について説明する。図１は本発明に関連した第１参考例のカウンタ装置の構成図であり、この図を用いて以下に第１参考例の説明を行う。ただし、図１はカウンタ装置のカウント値データの流れのみを表している。
【００２２】
図１に示すカウンタ装置は、パルス信号であるカウント入力信号をカウントして加算する加算式のカウンタ装置であって、複数のフリップフロップなどによりハード的に構成されパルス信号の立ち上がりエッジまたは立ち下がりエッジのカウントを行うカウンタ回路３ａ、および複数のフリップフロップなどによりハード的に構成されカウンタ回路３ａで得られたカウント値を読み出し時に一時記憶する読出し用のレジスタ４ａを内蔵する専用ＩＣ１１Ａと、ＬＣＤを有する液晶表示装置１２と、液晶ドライバ１３０を内蔵し、専用ＩＣ１１Ａのレジスタ４ａからカウント値を読み出して１０進数表記の数字で液晶表示装置１２の画面に表示するマイコン１３Ａとを備えている。
【００２３】
ここで、第１参考例では、パルス信号の計数性能の高速化および電池駆動による長期間の連続動作に必要な低消費電力化という相反する２つの目的を達成すべく、図２０のようにマイコンおよび液晶表示装置でカウンタ装置をソフトウェア的に実現するのではなく、パルス信号のカウントを行うハードウェア構成の専用ＩＣ１１Ａをさらに用いてカウンタ装置を実現するのである。そして、パルス信号のカウントを行うカウンタ回路３ａは、マイコン１３Ａを駆動するクロック信号と同等かより低速なクロック信号で動作するものとし、消費電力の大幅な上昇を抑えるように構成される。
【００２４】
次に、上記構成のカウンタ装置の概略動作を説明すると、まず、マイコン１３Ａは、レジスタ４ａからカウント値を得てこれを液晶表示装置１２に表示する場合、「読み出し要求」を専用ＩＣ１１Ａに対して発行する。
【００２５】
この専用ＩＣ１１Ａは、「読み出し要求」を受けると、カウンタ回路３ａのカウント値をレジスタ４ａに転送し、この後、カウント値としての「カウントデータ」をマイコン１３Ａに転送する。
【００２６】
この後、マイコン１３Ａは、そのカウント値を受けると、液晶ドライバ１３０を経由して液晶表示装置１２の画面にカウント値を表示する。
【００２７】
この第１参考例では、パルス信号のカウントを行うハードウェア構成の専用ＩＣをさらに用いたので、パルス信号の計数性能の高速化が可能になる。また、パルス信号のカウントを行う計数手段をマイコンから分離して専用ＩＣに設けたので、低速なパルス入力信号の計数を行う場合に使用していたマイコンを採用することができるから、電池駆動による長期間の連続動作に必要な低消費電力化を図ることができる。つまり、パルス信号の計数性能の高速化および低消費電力の双方の両立が可能となるのである。
【００２８】
なお、図１では、専用ＩＣへのクロック信号およびリセット信号は、マイコンから与えられる構成になっているが、この構成に限らず、マイコン以外から与えられる構成でもよい。
【００２９】
図２は本発明に関連した第２参考例のカウンタ装置の構成図であり、この図を用いて以下に第２参考例の説明を行う。
【００３０】
図２に示すカウンタ装置は、専用ＩＣ１１Ａと、液晶表示装置１２と、マイコン１３Ａとを第１参考例と同様に備えているほか、第１参考例との相違点としてノイズ除去回路１０をさらに備えている。
【００３１】
このノイズ除去回路１０は、カウント入力信号のノイズを除去するものであって、図２の例では、抵抗Ｒ１０およびコンデンサＣ１０などにより構成されるＣＲフィルタを備えている。なお、Ｄ１０はチェナーダイオードであり、Ｒ１１はプルアップ抵抗である。
【００３２】
図２には、カウント対象のパルス信号は、単純な機械スイッチのオン／オフで得られる信号として図示されているが、実際には産業用装置などのＦＡ機器から出力されるものである。このため、パルス信号に様々な外来ノイズや輻射ノイズが重畳し、マイコン１３Ａや専用ＩＣ１１Ａにその動作電圧を大幅に上回る電圧のノイズが加わる場合があるが、第２参考例では、ノイズ除去回路１０をさらに備えるので、そのような過大な電圧などのノイズが専用ＩＣ１１Ａに印加する前に上記ＣＲフィルタで除去されるから、デバイス自体を高エネルギーのノイズから保護することができる。
【００３３】
図３は本発明に関連した第３参考例のカウンタ装置の構成図、図４は図３の専用ＩＣ内のノイズ除去回路の構成図、図５は図４のノイズ除去回路の動作タイミングを示す図であり、これらの図を用いて以下に第３参考例の説明を行う。
【００３４】
図３に示すカウンタ装置は、ノイズ除去回路１０と、液晶表示装置１２と、マイコン１３Ａとを第２参考例と同様に備えているほか、第２参考例との相違点として専用ＩＣ１１Ｂを備えている。
【００３５】
この専用ＩＣ１１Ｂは、ノイズ除去回路１ａをさらに備える以外は第２参考例の専用ＩＣ１１Ａと同様に構成されている。ノイズ除去回路１ａは、パルス信号の変化を何度かサンプリングして一致して同じ値に変化したときに、パルス信号が変化したと判定（一致判定）するものである。具体的には、図４の例に示すように、複数のフリップフロップＦＦ１１〜ＦＦ１５により成るシフトレジスタにパルス信号INPUT を入力し、ロジックＬ１において、仕様で決まる段数（図４では５段）分のシフトレジスタ上の値を参照し、それら各段の全ての値が同じ値になれば、パルス信号INPUT がノイズによる短い幅のパルスではなくカウントすべき正常なパルス信号であると判定し、その正常なパルス信号の入力を示す信号を、出力信号OUTPUTとしてフリップフロップＦＦ１０経由で図外のカウンタ回路３ａに出力する構成になっている。ただし、図４において、ＳＦＴ１〜ＳＦＴ５はそれぞれフリップフロップＦＦ１１〜ＦＦ１５の出力信号を表し、図５のそれらと対応している。
【００３６】
ここで、前述の第２参考例では、ノイズ除去回路１０によって、高エネルギーのノイズから専用ＩＣのデバイス自体を保護することができるものの、パルス信号の波形整形が完全ではないので、高周波数のノイズ成分によって誤カウントが発生する可能性がある。
【００３７】
これに対し、第３参考例では、図５に示すような周波数の高い（幅の短い）ノイズ成分をデジタル処理により除去するノイズ除去回路１ａを専用ＩＣ１１Ｂ内に備えるので、高周波数のノイズ成分による誤カウントの発生を防止することができる。
【００３８】
図６は本発明に関連した第４参考例のカウンタ装置に具備される専用ＩＣの構成図であり、この図を用いて以下に第４参考例の説明を行う。
【００３９】
本カウンタ装置は、ノイズ除去回路１０と、液晶表示装置１２と、マイコン１３Ａとを第３参考例と同様に備えるほか、第３参考例との相違点として、図６に示す専用ＩＣ１１Ｃを備えている。
【００４０】
この専用ＩＣ１１Ｃは、マルチプレクサ２をさらに備える以外は第３参考例の専用ＩＣ１１Ｂと同様に構成されている。マルチプレクサ２は、ノイズ除去オン／オフ切替信号に従って、パルス信号を、ノイズ除去回路１ａを経由してまたはノイズ除去回路１ａをバイパスしてカウンタ回路３ａに出力するものである。
【００４１】
ここで、専用ＩＣにノイズ除去回路１ａを内蔵すると、理論通りに高い周波数のノイズ成分を除去することができるが、専用ＩＣの製造試験のとき、複数段のフリップフロップにより成るシフトレジスタの入力に、同じ値を、OUTPUT信号がカウンタ回路３ａに出力されるまで入力し続けなければならない（図４参照）。
【００４２】
つまり、前述の第３参考例では、専用ＩＣ内部の回路が正しく製造されているか否かを確認するために、テストパターンを使用してカウンタ回路３ａを動作させる必要があるが、上記の理由でそのテストパターンが長くなるので、ＩＣテスタでテストパターンを入力して全数検査を行うと、この全数検査にかかる時間が勢い長くなる。また、ＩＣテスタで扱えるテストパターンのレート数には上限がある。
【００４３】
これに対し、第４参考例では、マルチプレクサ２を備えるので、ノイズ除去オン／オフ切替信号でノイズ除去回路１ａをバイパスすることができるから、カウンタ回路３ａを動作させるテストパターンを短くすることができるとともに、製造テストに要する時間を短くすることができる。この結果、効率的な製造テストが可能となり、製造テストにかかる費用も低く抑えることができる。
【００４４】
図７は本発明に関連した第５参考例のカウンタ装置に具備される専用ＩＣの構成図であり、この図を用いて以下に第５参考例の説明を行う。ただし、図７には内部構成としてノイズ除去回路のみを図示してある。
【００４５】
本カウンタ装置は、ノイズ除去回路１０と、液晶表示装置１２と、マイコン１３Ａとを第３または第４参考例と同様に備えるほか、その参考例との相違点として専用ＩＣ１１Ｄを備える。
【００４６】
この専用ＩＣ１１Ｄは、ノイズ除去回路１ａに代えて図７に示すノイズ除去回路１ｂを備える以外は第３または第４参考例の専用ＩＣと同様に構成される。ノイズ除去回路１ｂは、フリップフロップＦＦ１０〜ＦＦ１９、ロジックＬ１，Ｌ２およびマルチプレクサＭ１により構成され、一致判定に用いるシフトレジスタを構成するフリップフロップＦＦ１１〜ＦＦ１９の段数を変更して、複数のノイズ除去特性のうちのいずれかに切り替えるノイズ除去モード切替機能を有している。
【００４７】
ここで、第３または第４参考例では、ノイズ除去回路１ａの特性、つまりどの程度の周波数以上の成分を除去するのかというノイズ除去の特性は、シフトレジスタを構成するフリップフロップの段数およびシフトレジスタを駆動するクロック信号CLK の周波数で決定されるので、その特性を後から、例えば専用ＩＣの設計完了後に動的に変化させることができない。これでは、ノイズ除去の特性を複数持たせたいという要望に応えることができない。具体的には、例えば数１０Ｈｚ程度以下のパルス信号をカウントするモードと、１ｋＨｚ程度以下のパルス信号をカウントするモードとのいずれかへの切替えを必要とする要望に応えることができない。
【００４８】
これに対し、第５参考例では、ノイズ除去回路１ｂがノイズ除去モード切替機能を有するので、ノイズ除去の特性を複数持たせたいという要望に応えることができる。すなわち、図７の例に示すように、フリップフロップＦＦ１１〜Ｆ１５により成るシフトレジスタおよびロジックＬ１の組合せと、フリップフロップＦ１１〜Ｆ１９により成るシフトレジスタおよびロジックＬ１，Ｌ２の組合せとのうちいずれかの組合せに、マルチプレクサＭ１によりMODE信号で切り替え、一致判定の回数を５回一致と９回一致のいずれかに切り替えて、２種類のノイズ除去特性のうちのいずれかに切り替えるのである。
【００４９】
なお、図７の例では、一致判定に用いるシフトレジスタを構成するフリップフロップの段数を変更する構成になっているが、シフトレジスタを駆動するクロック信号CLK の動作周波数を分周などで変更する構成でもよい。例えば、クロック信号CLK を、分周回路を経由してまたはその分周回路をバイパスしてシフトレジスタを構成する各フリップフロップに出力する構成でもよい。また、これら双方を適用する回路構成でもよい。
【００５０】
図８は本発明に関連した第６参考例のカウンタ装置に具備される専用ＩＣの構成図であり、この図を用いて以下に第６参考例の説明を行う。ただし、図８には内部構成としてノイズ除去回路のみを図示してある。
【００５１】
本カウンタ装置は、ノイズ除去回路１０と、液晶表示装置１２と、マイコン１３Ａとを第５参考例と同様に備えるほか、第５参考例との相違点として専用ＩＣ１１Ｅを備える。
【００５２】
この専用ＩＣ１１Ｅは、ノイズ除去回路１ｂに代えて図８に示すノイズ除去回路１ｃを備える以外は第５参考例の専用ＩＣと同様に構成される。ノイズ除去回路１ｃは、一致判定に用いるシフトレジスタを構成するフリップフロップＦＦ１１〜ＦＦ１９のうち、切り替えられたノイズ除去特性に不要となるフリップフロップに対してクロック信号による動作を止める構成になっている以外は第５参考例のノイズ除去回路１ｂと同様に構成されている。つまり、５段目と６段目のフリップフロップＦＦ１５，ＦＦ１６間のCLK 信号用のラインに介在するアンド回路Ａ１をさらに備える構成になっている。
【００５３】
ここで、専用ＩＣに内蔵されるノイズ除去回路にノイズ除去モード切替機能を設けると、切り替えられたノイズ除去特性にとっていくつかのフリップフロップが不要となる場合がある。この場合、動作させる必要がないフリップフロップを動作させることになり、無駄に消費電力を増やすことになるが、第６参考例では、切り替えられたノイズ除去特性に不要となるフリップフロップに対してクロック信号による動作を止める構成になっているので、ノイズ除去回路１ｃを必要最小限の消費電力で動作させることができる。図８の例では、MODE＝０で一致判定の回数が５回一致に切り替えられると、アンド回路Ａ１の一方の入力端子にも同じMODE信号（＝０）が入力するから、必要のないフリップフロップＦＦ１６〜ＦＦ１９はクロック信号による動作を停止する。
【００５４】
なお、図８の例では、一致判定に用いるシフトレジスタを構成するフリップフロップの段数を変更する構成になっていることから、それらフリップフロップのうち、切り替えられたノイズ除去特性に不要となるフリップフロップに対してクロック信号による動作を止める構成が適用されるが、シフトレジスタを駆動するクロック信号の動作周波数を分周などで変更する構成の場合、分周回路へのクロック信号を停止させることにより、消費電力の必要以上の増加を抑えることができる。
【００５５】
図９は本発明に関連した第７参考例のカウンタ装置に具備される専用ＩＣの構成図、図１０は図９のＢＣＤ加算器の動作説明図であり、これらの図を用いて以下に第７参考例の説明を行う。ただし、図９には内部構成としてカウンタ回路のみを図示してある。
【００５６】
本カウンタ装置は、第６参考例のカウンタ装置との相違点として、その参考例の専用ＩＣに代えて専用ＩＣ１１Ｆを備える。そして、この専用ＩＣ１１Ｆは、その参考例の専用ＩＣのカウンタ回路３ａに代えて、図９に示すように、２進化１０進数コードで動作するカウンタ（ＢＣＤ加算器）を有するカウンタ回路３ｂを備える以外はその参考例の専用ＩＣと同様に構成される。
【００５７】
ここで、必要に応じてノイズが除去されたパルス信号はカウンタ回路に入力されるが、カウンタ回路を単純に作成すれば保持するカウント値は２進数表現となる。実際、デジタル回路の多くは内部データを２進数表現で扱っている。
【００５８】
本発明の各参考例及び各実施形態では、専用ＩＣによるカウント値は別デバイスのマイコンに取り込まれ、そのマイコン経由で液晶表示装置１２の画面に１０進数表記の数字で表示される。２進数表現のデータを１０進数表現に変換するためには、コード変換の処理が必要となる。なるべく安価で消費電力削減のために低速なクロック信号で動作する、比較的低い性能を持つマイコンで処理するためには、このコード変換を簡略化して、マイコンソフトで実施する処理の負荷をなるべく低く抑えることが望ましい。
【００５９】
そこで、第７参考例では、パルス信号をカウントするカウンタ回路３ｂを、２進数表現でデータを保持するのではなく、２進化１０進数表現でデータを保持するカウンタ回路として構成される。２進化１０進数表現では、１０進数表現の１桁の数値を２進数表現の４桁の値で表すので、１０進数の各桁を分離する処理が不要となり、後で数字を表示する液晶表示装置１２とのインターフェースになっている液晶ドライバ１３０に表示データを受け渡す際も、各桁の表示値としてそれぞれ４ビット単位の２進化１０進数のデータを渡せば良いので、表示処理の負担を軽減することができる。また、マイコンの動作速度を遅くして消費電力を低減することができる。
【００６０】
図９の例では、カウンタ回路３ｂは、４ビット入力AIN 、１ビット入力CIN 、４ビット出力YOUTおよび１ビット出力UCOUT を持つＢＣＤ加算器ＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４と、４ビット幅のレジスタＤＩＧＩＴ１，ＤＩＧＩＴ２，ＤＩＧＩＴ３，ＤＩＧＩＴ４とにより、１０進数４桁、１６ビット幅の２進化１０進数カウンタとして構成されている。ＢＣＤ加算器および４ビット幅のレジスタの数をもっと増やして同様に接続すれば、より桁数が多いカウンタ回路を容易に構成することができる。また、ＢＣＤ加算器は、４ビットデータAIN と１ビットデータCIN とを加算し、加算値が１０進数表現で１０を越える場合にはUCOUT に１を出力し、図１０に示すように、上位の桁に桁上げ信号を出力するよう振る舞う。なお、４ビット幅のレジスタにはリセット信号の入力も存在するが、図９では簡単のため図示省略してある。
【００６１】
図１１は本発明に関連した第８参考例のカウンタ装置に具備される専用ＩＣの構成図であり、この図を用いて以下に第８参考例の説明を行う。ただし、図１１には内部構成としてカウンタ回路のみを図示してある。
【００６２】
本カウンタ装置は、第７参考例のカウンタ装置との相違点として、第７参考例の専用ＩＣ１１Ｆに代えて専用ＩＣ１１Ｇを備える。この専用ＩＣ１１Ｇは、第７参考例の専用ＩＣ１１Ｆのカウンタ回路３ｂに代えて、図１１に示すカウンタ回路３ｃを備える以外は専用ＩＣ１１Ｆと同様に構成される。そして、カウンタ回路３ｃは、ＢＣＤ加算器に、下位の桁のＢＣＤ加算器からの桁上がり信号に加えて外部からの製造時のテスト用信号が入力する構成になっている以外は第７参考例のカウンタ回路３ｂと同様に構成されている。
【００６３】
すなわち、前述の第７参考例では、１０進数で１桁の２進化１０進数カウンタを、必要な桁数分シリアルに接続して、全体として動作するカウンタ回路３ｂが構成される。この構成では、下位の桁からの桁上がり信号が上位の桁に入力されるので、カウンタ回路３ｂの製造テストを実施する場合、非常に長いテストパターンを用いなければテストが完了せず、都合が悪い。例えば１０進数４桁のカウンタ装置の場合には１万回のパルス信号を入力しなければ全てのカウンタの動作をチェックできない。また、１０進数８桁のカウンタ装置の場合には１億回のパルス信号の入力が必要となる。このような長いテストパターンを製造テストに用いることはできないので、テスト用に短いテストパターンでカウンタ回路の全ての桁の動作を完了させる仕組みが必要になる。
【００６４】
そこで、第８参考例では、通常の下位の桁から上位の桁に対する桁上がりだけでなく、外部から与えるテスト用の信号（TEST１〜TEST３）でも各桁の桁上がりを可能にし、２進化１０進数のカウンタ回路３ｃの製造テストを容易にするのである。図１１の例では、下位の桁から上位の桁への桁上がり信号で最下位以外の桁のＢＣＤ加算器ＣＮＴ２〜ＣＮＴ４が動作するが、この通常の桁上がり信号に加えて、ＯＲ回路３１〜３３によって、テスト用の信号TEST１，TEST２，TEST３でも上位の桁が動作するように構成されている。これにより、カウンタ回路３ｃの製造テスト時に長いテストパターンを用いることなく、効率的にカウンタ回路の各桁の動作をテストすることが可能となる。また、TEST１〜TEST３を０にセットすれば、カウンタ回路３ｃを通常の１０進数カウンタとして使用することができる。
【００６５】
図１２は本発明に関連した第９参考例のカウンタ装置に具備される専用ＩＣの構成図、図１３は第７または第８参考例のカウンタ装置に具備される専用ＩＣのカウンタ回路の一部構成図であり、これらの図を用いて以下に第９参考例の説明を行う。ただし、図１２には内部構成としてカウンタ回路の一部のみを図示してある。
【００６６】
本カウンタ装置は、第７または第８参考例のカウンタ装置との相違点として、その参考例の専用ＩＣに代えて専用ＩＣ１１Ｈを備える。この専用ＩＣ１１Ｈは、その参考例の専用ＩＣのカウンタ回路に代えて、カウンタ回路３ｄを備える以外はその参考例の専用ＩＣと同様に構成される。そして、カウンタ回路３ｄは、専用のテストモードに設定されると、カウンタを構成するフリップフロップによるレジスタを、シフトレジスタに接続替えする構成になっている以外はその参考例のカウンタ回路と同様に構成される。
【００６７】
すなわち、図９および図１１に示したカウンタ回路内の４ビット幅の各レジスタは、４ビット幅であるので、図１３に示すように４個のフリップフロップＦＦ３１〜ＦＦ３４により構成される。
【００６８】
これに対し、第９参考例では、図１２に示すように、マルチプレクサＭ３１〜Ｍ３４による接続替えで、フリップフロップＦＦ３１〜ＦＦ３４を、４ビット幅のレジスタおよびシフトレジスタの何れかに変更することができる構成がとられる。この構成は図示しない上位桁の４ビット幅のレジスタにも適用される。つまり、カウンタ回路３ｄを専用のテストモードに設定したとき、カウンタ回路３ｄを構成するフリップフロップＦＦ３１〜ＦＦ３４がシフトレジスタになり、順にシフト動作で値を代入することにより、カウンタ回路３ｄの初期値を任意に設定することができる。より具体的には、図１２において、TSTMD に１を設定すると、フリップフロップＦＦ３１〜ＦＦ３４はTSTIN から始まるシフトレジスタとなり、カウンタを構成するレジスタの初期値を短いテストパターンで設定することができる。
【００６９】
これにより、カウンタ回路３ｄ全体の初期値を任意の値に設定することができ、製造テスト時のテストパターンの短縮に役立つ。例えば、全ての桁に９を設定して、更にパルス信号を１つ加えたときの動作を検証する場合などには、カウンタの桁数によっては第８参考例の構成よりも短いテストパターンで動作検証が可能になる。また、第８参考例の構成では行えなかった、２進化１０進数コードではあり得ない値も初期値として設定した製造テストが可能になる。
【００７０】
図１４は本発明に関連した第１０参考例のカウンタ装置の構成図、図１５は図１４の専用ＩＣ内のレジスタの構成図、図１６は図１５のレジスタの動作タイミングを示す図であり、これらの図を用いて以下に第１０参考例の説明を行う。
【００７１】
図１４に示すカウンタ装置は、液晶表示装置１２を第１〜第９参考例のいずれかと同様に備えているほか、その参考例との相違点として、マイコン１３Ｂと、専用ＩＣ１１Ｉとを備えている。
【００７２】
マイコン１３Ｂは、専用ＩＣ１１Ｉに対して「読み出しクロック」の信号をさらに出力する以外はマイコン１３Ａと同様に構成される。
【００７３】
専用ＩＣ１１Ｉは、レジスタ４ａに代えて図１４に示すレジスタ４ｂを備える以外は第１〜第９参考例のいずれかの専用ＩＣと同様に構成される。レジスタ４ｂは、モードの設定によりシフトレジスタとして動作する以外はその参考例のレジスタ４ａと同様に構成される。ただし、図１３の例では、カウンタ回路およびレジスタ４ａ間のビット幅は１６になっている。
【００７４】
ここで、第１〜第９参考例のいずれかのカウンタ装置では、カウント値を表示する場合、カウンタ回路のカウント値を読み出し用のレジスタ４ａに転送し、この後、表示動作に移る。これにより、カウント値の表示動作中にパルス信号が専用ＩＣに入力してカウンタ値が更新されたとしても、表示動作中にカウント値が変化して不正な値が表示されることがなくなる。しかし、カウンタ値を表示する際、レジスタ４ａからマイコン１３Ａにデータを転送するが、このとき、カウンタ回路を構成するビット幅そのもので転送を行うと、専用ＩＣおよびマイコン間の端子数が多く必要になるという問題が発生する。例えば１０進４桁のカウンタの場合は１６ビットのカウンタ回路となり、１０進８桁のカウンタの場合は３２ビットのカウンタ回路となるが、低コストや低消費電力を狙って採用するマイコンでは、これだけのビット幅のデータを一度に読み込めない可能性が高い。
【００７５】
そこで、第１０参考例では、モードの設定によりシフトレジスタとして動作するレジスタ４ｂを設けて、カウンタ回路およびレジスタ４ｂよりも少ないビット幅で、カウント値の読み出しを可能にするのである。
【００７６】
さらに詳述すると、上記構成のカウンタ装置では、パルス信号が専用ＩＣ１１Ｉに入力すると、ノイズ除去回路で処理され、カウンタ回路にこのクロック信号として入力する。カウンタ回路では１６ビット幅のカウンタとしてカウント値を保持し、マイコン１３ｂから入力される読み出し要求によりカウント値を読み出すときに、１６ビットのカウント値のデータが読み出し用のレジスタ４ｂに転送される。そして、レジスタ４ｂは、１６ビットのカウント値を一時的に記憶するが、このデータを１６ビット幅でマイコン１３ｂに転送すると、専用ＩＣおよびマイコン間の端子数が多くなり過ぎるので、カウンタ回路のビット幅よりも少ないビット幅で、図１５の例では１ビット幅でデータを転送するのである。
【００７７】
ただし、図１５では、簡単のため、１６ビット幅のレジスタを４ビット幅に規模を縮小して図示してある。また、以下でも簡単のため、４ビット幅のカウント値を読み出すものとして説明を行う。
【００７８】
図１５において、読み出し用のレジスタ４ｂは、複数のフリップフロップＢ０〜Ｂ３と、複数のマルチプレクサＭ４０〜Ｍ４３とにより構成され、リセット入力RST 、読み出し要求入力READREQ 、読み出しクロック入力READCLK 、カウント値入力DATAIN、およびカウントデータ読み出し出力READVAL の各ポートを有している。
【００７９】
この読み出し用のレジスタ４ｂにカウンタ回路からカウント値のデータを転送する場合、図１６に示すように、まずREADREQ に１を設定した後、READCLK を１パルス動作させる。このREADCLK の立ち上がりエッジで、カウンタ回路のカウント値のデータ全てがレジスタ４ｂのフリップフロップＢ３，Ｂ２，Ｂ１，Ｂ０に転送される。そして、同時にREADVAL にカウント値のデータの最下位ビット（図１６ではＤ０）が現れる。続いて、カウント値を専用ＩＣ１１Ｉからマイコン１３Ｂに順次読み出すべく、READREQ に０を設定し、カウンタ回路のビット幅−１パルスの動作をREADCLK に与え、レジスタ４ｂ上でカウント値を循環させると、カウント値の他のビットが順に読み出される。
【００８０】
以上により、専用ＩＣ１１Ｉおよびマイコン１３Ｂの各パッケージの端子数を最低限に抑え、カウンタ装置の小型化やコストダウンに寄与することが可能になる。
【００８１】
なお、図１４の例では、１ビット幅でカウント値を読み出す構成になっているが、カウンタ装置の動作上必要であれば、READREQ ＝０のときに平行して動作するシフトレジスタを２組構成し、２ビット単位でカウント値を読み出す構成でもよい。
【００８２】
図１７は本発明に係る第１実施形態のカウンタ装置に具備される専用ＩＣの構成図、図１８は図１７の同期化回路の構成図であり、これらの図を用いて以下に第１実施形態の説明を行う。
【００８３】
本カウンタ装置は、液晶表示装置１２と、マイコン１３Ｂとを第１０参考例と同様に備えているほか、第１０参考例との相違点として専用ＩＣ１１Ｊを備えている。
【００８４】
専用ＩＣ１１Ｊは、カウンタ回路が動作するタイミングと、カウンタ回路からレジスタ４ｂにカウント値のデータを転送するタイミングとをずらせる同期化回路５をさらに備えている以外は第１０参考例の専用ＩＣ１１Ｉと同様に構成されている。
【００８５】
すなわち、第１０参考例のカウンタ装置は、カウント値の読み出し時にまずカウンタ回路からレジスタ４ｂにカウントデータを転送する。この転送するタイミングと、パルス信号によりカウンタ回路の値が増加するタイミングとが一致すると、レジスタ４ｂでタイミングエラーが発生し、正しくカウント値の転送が行われなくなる。カウント値の読み出しはマイコン１３Ｂが行い、パルス信号の入力はマイコン１３Ｂの動作するタイミングとは全く無関係に行われるので、パルス信号の入力タイミング次第でカウント値の誤転送が発生する危険性がある。
【００８６】
そこで、第１実施形態では、カウント値の誤転送を防ぐべく、専用ＩＣ１１Ｊを駆動するクロック信号を用いて、カウンタ回路がパルス信号の入力により更新されるタイミングと、カウンタ回路からレジスタ４ｂに値を転送するタイミングとを、確実に異ならせるように同期化回路５を備えるのである。
【００８７】
さらに詳述すると、図１７において、ノイズ除去処理され、カウンタ回路をカウントアップさせるためのクロック信号として用いられるパルス信号UPCLK と、マイコン１３Ｂから入力され、レジスタ４ｂを動作させるためのクロック信号となるREADCLK とが全く無関係に変化するが、これらのUPCLK とREADCLK とが同期化回路５を通って確実に異なるタイミングで変化するように調整されるので、カウント値をレジスタ４ｂに転送する際に起こり得るタイミングエラーによる誤転送が防止される。例えば図１８に示すように、同期化回路５をフリップフロップＦＦ５１，ＦＦ５２などで構成し、専用ＩＣ１１Ｊのノイズ除去回路などを駆動するために用いられるクロック信号CLK の逆のエッジで動作するフリップフロップでUPCLK とREADCLK とをラッチすれば、同期化回路５を経由したUPCLK2とREADCLK2は、CLK の半周期分だけ異なったタイミングで値が変化することが保証される。
【００８８】
図１９は本発明に係る第２実施形態のカウンタ装置に具備される専用ＩＣの構成図であり、この図を用いて以下に第２実施形態の説明を行う。
【００８９】
本カウンタ装置は、第１実施形態のカウンタ装置との相違点として、その実施形態の専用ＩＣに代えて専用ＩＣ１１Ｋを備える。この専用ＩＣ１１Ｋは、製造テスト用に、内部の観測に必要な信号を出力するためのテスト出力端子を備え、このテスト出力端子の出力を製造テスト外では固定する手段を有する構成になっている以外はその実施形態の専用ＩＣと同様に構成される。
【００９０】
すなわち、第１実施形態のカウンタ装置において、専用ＩＣの製造テストを考えると、出力端子が通常の動作で使用する出力端子のみの場合には専用ＩＣ内部の状態を把握しづらく、テストにも支障が出る場合がある。
【００９１】
そこで、第１実施形態では、製造テスト専用に、追加で使用できる端子数の範囲内で専用ＩＣ１１Ｋ内部の信号を観測するためのテスト出力端子を設けるのである。これにより、専用ＩＣ１１Ｋ内部の状態を外部から把握することが容易になり、製造テストも容易に行うことができるようになる。また、テスト出力端子はカウンタ装置を通常使用する場合には不要となるので、通常使用時にテスト出力端子の値が変化しているとそれだけ消費電力も増加するので、テスト出力端子の出力を製造テスト外では固定するのである。
【００９２】
図１９の例では、マルチプレクサ２の出力信号と「テスト出力オン／オフ切替」信号とのアンドをとって、結果をテスト出力端子に出力するアンド回路６が専用ＩＣ内部に設けられている。この構成の場合、「テスト出力オン／オフ切替」信号を１にすれば、専用ＩＣ１１Ｋの内部信号をテスト出力端子で読み出すことができる。また、テスト出力端子は、専用ＩＣ１１Ｋの製造テストの場合のみに必要で、通常のカウンタ装置として使用する場合には不要であり、また、製造テスト外でテスト出力端子の信号が変化する状態のままにしておくと、消費電力を必要以上に増加させてしまう原因にもなるが、製造テスト外において、「テスト出力オン／オフ切替」信号を０にしておけば、テスト出力端子の値を固定することができるので、製造テスト外のカウンタ装置の使用時における無用な消費電力の増加を抑えることが可能になる。
【００９３】
【発明の効果】
以上のことから明らかなように、請求項１記載の発明によれば、カウント入力信号の立ち上がりエッジまたは立ち下がりエッジのカウントを行う計数手段と、この計数手段で得られたカウント値を読み出し時に一時記憶する記憶手段と、この記憶手段からカウント値を読み出して１０進数表記の数字で表示する表示手段とを備え、これらの手段のうち、計数手段および記憶手段を専用のＩＣで構成し、表示手段を液晶ドライバ付きのマイコンおよび液晶表示装置で構成して成るので、計数手段および記憶手段が専用のＩＣで構成されるから、カウント入力信号の計数性能の高速化が可能になり、計数手段がマイコンから分離して専用のＩＣに設けられるから、例えば電池駆動による長期間の連続動作に必要な低消費電力化を図ることができる。また、カウント入力信号を入力するシフトレジスタを有し、このシフトレジスタの値を参照してあらかじめ定めた回数の一致判定によりカウント入力信号からノイズ成分を除去して計数手段に出力する第１ノイズ除去回路を備えるので、高周波数のノイズ成分による誤カウントの発生を防止することができる。さらに、第１ノイズ除去回路は、シフトレジスタを駆動するクロック信号を分周する分周回路を備え、シフトレジスタを駆動するクロック信号の動作周波数を、クロック信号に分周回路を経由させるか分周回路をバイパスさせるかによって変更して、複数のノイズ除去特性のうちのいずれかに切り替えるノイズ除去モード切替機能を有するので、ノイズ除去特性を後から動的に変化させることができ、例えばノイズ除去特性を複数持たせたいという要望に応えることができる。また、第１ノイズ除去回路は、シフトレジスタを駆動するクロック信号に分周回路をバイパスさせる場合には分周回路へのクロック信号を停止させるので、第１ノイズ除去回路を必要最小限の消費電力で動作させることができる。さらに、記憶手段は、レジスタであり、モードの設定によりシフトレジスタとして動作するので、専用のＩＣおよびマイコンの各パッケージの端子数を最低限に抑え、小型化やコストダウンが可能になる。また、専用のＩＣは、計数手段が動作するタイミングと、計数手段から記憶手段にカウント値のデータを転送するタイミングとをずらせる回路を持つので、カウント値を記憶手段に転送する際に起こり得るタイミングエラーによる誤転送を防止することができる。
【００９４】
請求項２記載の発明によれば、請求項１記載のカウンタ装置において、コンデンサおよび抵抗により構成されカウント入力信号のノイズを除去する第２ノイズ除去回路を備えるので、過大な電圧などのノイズが第２ノイズ除去回路で除去されるから、デバイス自体を高エネルギーのノイズから保護することができる。
【００９６】
請求項３記載の発明によれば、請求項１または２記載のカウンタ装置において、カウント入力信号を、第１ノイズ除去回路を経由してまたは第１ノイズ除去回路をバイパスして計数手段に出力する切替手段を備えるので、第１ノイズ除去回路をバイパスすることができるから、計数手段を動作させるテストパターンを短くすることができるとともに、製造テストに要する時間を短くすることができる。この結果、効率的な製造テストが可能となり、製造テストにかかる費用も低く抑えることができる。
【００９９】
請求項４記載の発明によれば、請求項１から３のいずれかに記載のカウンタ装置において、計数手段は２進化１０進数コードで動作するカウンタを有するので、マイコンの表示処理の負担を軽減することができる。また、マイコンの動作速度を遅くして消費電力を低減することができる。
【０１００】
請求項５記載の発明によれば、請求項４記載のカウンタ装置において、計数手段は、カウンタに、下位の桁のカウンタからの桁上がり信号に加えて外部からの製造時のテスト用信号が入力する構成になっているので、計数手段の製造テスト時に長いテストパターンを用いることなく、効率的に計数手段の各桁の動作をテストすることが可能となる。
【０１０１】
請求項６記載の発明によれば、請求項４または５記載のカウンタ装置において、計数手段は、専用のテストモードに設定されると、カウンタを構成するフリップフロップによるレジスタを、シフトレジスタに接続替えする構成になっているので、計数手段全体の初期値を任意の値に設定することができ、製造テスト時のテストパターンの短縮に役立つ。また、２進化１０進数コードではあり得ない値も初期値として設定した製造テストが可能になる。
【０１０４】
請求項７記載の発明によれば、請求項１から６のいずれかに記載のカウンタ装置において、専用のＩＣは、製造テスト用に、内部の観測に必要な信号を出力するための出力端子を備え、この出力端子の出力を製造テスト外では固定する手段を有するので、内部の観測に必要な信号を出力するための出力端子により、専用のＩＣ内部の状態を外部から把握することが容易になり、製造テストも容易に行うことができるようになり、また、出力端子の出力を製造テスト外では固定する手段により、製造テスト外で出力端子の出力が変化することによる消費電力の増加を抑えることができる。
【図面の簡単な説明】
【図１】  本発明に関連した第１参考例のカウンタ装置の構成図である。
【図２】  本発明に関連した第２参考例のカウンタ装置の構成図である。
【図３】  本発明に関連した第３参考例のカウンタ装置の構成図である。
【図４】  図３の専用ＩＣ内のノイズ除去回路の構成図である。
【図５】  図４のノイズ除去回路の動作タイミングを示す図である。
【図６】  本発明に関連した第４参考例のカウンタ装置に具備される専用ＩＣの構成図である。
【図７】  本発明に関連した第５参考例のカウンタ装置に具備される専用ＩＣの構成図である。
【図８】  本発明に係る第６参考例のカウンタ装置に具備される専用ＩＣの構成図である。
【図９】  本発明に係る第７参考例のカウンタ装置に具備される専用ＩＣの構成図である。
【図１０】  図９のＢＣＤ加算器の動作説明図である。
【図１１】  本発明に係る第８参考例のカウンタ装置に具備される専用ＩＣの構成図である。
【図１２】  本発明に係る第９参考例のカウンタ装置に具備される専用ＩＣの構成図である。
【図１３】  第７または第８参考例のカウンタ装置に具備される専用ＩＣのカウンタ回路の一部構成図である。
【図１４】  本発明に係る第１０参考例のカウンタ装置の構成図である。
【図１５】  図１４の専用ＩＣ内のレジスタの構成図である。
【図１６】  図１５のレジスタの動作タイミングを示す図である。
【図１７】  本発明に係る第１実施形態のカウンタ装置に具備される専用ＩＣの構成図である。
【図１８】  図１７の同期化回路の構成図である。
【図１９】  本発明に係る第２実施形態のカウンタ装置に具備される専用ＩＣの構成図である。
【図２０】  従来のカウンタ装置の構成図である。
【符号の説明】
１ａ，１ｂ，１ｃ  ノイズ除去回路
２  マルチプレクサ
３ａ，３ｂ，３ｃ，３ｄ  カウンタ回路
４ａ，４ｂ  レジスタ
５  同期化回路
６  アンド回路
１０  ノイズ除去回路
１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，１１Ｈ，１１Ｉ，１１Ｊ，１１Ｋ  専用ＩＣ
１２  液晶表示装置
１３Ａ，１３Ｂ  マイコン
１３０  液晶ドライバ
【図１】
0004275844.tif 000002
【図２】
0004275844.tif 000003
【図３】
0004275844.tif 000004
【図４】
0004275844.tif 000005
【図５】
0004275844.tif 000006
【図６】
0004275844.tif 000007
【図７】
0004275844.tif 000008
【図８】
0004275844.tif 000009
【図９】
0004275844.tif 000010
【図１０】
0004275844.tif 000011
【図１１】
0004275844.tif 000012
【図１２】
0004275844.tif 000013
【図１３】
0004275844.tif 000014
【図１４】
0004275844.tif 000015
【図１５】
0004275844.tif 000016
【図１６】
0004275844.tif 000017
【図１７】
0004275844.tif 000018
【図１８】
0004275844.tif 000019
【図１９】
0004275844.tif 000020
【図２０】
0004275844.tif 000021