(57)【特許請求の範囲】
【請求項１】
第１及び第２の主面を有すると共に少なくとも第１及び第２の半導体領域を含み、前記第１の半導体領域は前記第１の主面に露出する部分を有すると共に第１の導電型を有し、前記第２の半導体領域は前記第１の主面に露出する部分を有するように前記第１の半導体領域の中に島状に配置されていると共に前記第１の導電型と反対の第２の導電型を有している半導体基板と、
前記第２の半導体領域に電圧を印加することができるように前記半導体基板の前記第１の主面に配置された第１の電極と、
前記第１の半導体領域に電圧を印加するための第２の電極と、
前記第１の電極を囲むように前記半導体基板の前記第１の主面上に形成された絶縁膜と、
前記絶縁膜を囲むように配置され且つ前記第１の半導体領域に接続された第３の電極と、
前記絶縁膜上に配置された抵抗性フィールドプレートとを備えた半導体装置において、
前記抵抗性フィールドプレートは、前記第１の電極を囲むように配置され且つ前記第１の電極に接続された第１の環状部と、前記第３の電極と前記第１の環状部との間において前記第１の環状部から離間して前記第１の環状部を囲むように配置され且つ前記第３の電極に接続された第２の環状部と、前記第１の環状部と前記第２の環状部との間にそれぞれ配置され且つ前記第１の環状部に接続された一端と前記第２の環状部に接続された他端とをそれぞれ有している複数の帯状幹部と、各帯状幹部から枝状に分岐している複数の分岐部とを有し、
各分岐部は前記帯状幹部に接続された一端と前記帯状幹部に接続されていない他端とを有する帯状体であることを特徴とする半導体装置。
【請求項２】
第１及び第２の主面を有する半導体基板と、
前記半導体基板の前記第１の主面上に形成され且つショットキバリアを生じさせることができる材料から成る第１の電極と、
前記半導体基板にオーミック接合された第２の電極と、
前記第１の電極を囲むように前記半導体基板の前記第１の主面上に形成された絶縁膜と、
前記絶縁膜を囲むように配置され且つ前記半導体基板に接続された第３の電極と、
前記絶縁膜上に配置された抵抗性フィールドプレートとを備えた半導体装置において、
前記抵抗性フィールドプレートは、前記第１の電極を囲むように配置され且つ前記第１の電極に接続された第１の環状部と、前記第３の電極と前記第１の環状部との間において前記第１の環状部から離間して前記第１の環状部を囲むように配置され且つ前記第３の電極に接続された第２の環状部と、前記第１の環状部と前記第２の環状部との間にそれぞれ配置され且つ前記第１の環状部に接続された一端と前記第２の環状部に接続された他端とをそれぞれ有している複数の帯状幹部と、各帯状幹部から枝状に分岐している複数の分岐部とを有し、
各分岐部は前記帯状幹部に接続された一端と前記帯状幹部に接続されていない他端とを有する帯状体であることを特徴とする半導体装置。
【請求項３】
前記複数の帯状幹部の少なくとも１つの幅が前記第１の電極から前記第３の電極に向って徐々に広くなっていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記半導体基板の平面形状が四角形であり、
前記四角形の対角線上に前記複数の帯状幹部の内の少なくとも１つが配置され、前記対角線上に配置された帯状幹部の幅が前記第１の電極から前記第３の電極に向って徐々に広くなっていることを特徴とする請求項１又は２記載の半導体装置。
【請求項５】
前記複数の分岐部は互いに平行に配置され、且つ複数の分岐部の相互間隔が前記幹部における分岐位置の変化に応じて変化していることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記複数の分岐部の少なくとも一部の抵抗率が前記幹部の抵抗率よりも小さいことを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
前記第１及び第２の電極間に所定値以上の逆方向電圧が印加された時に導通する定電圧ダイオ−ド又は整流ダイオ−ドが前記帯状幹部に直列接続されていることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、抵抗性フィ−ルドプレートを有するダイオード、トランジスタショットキバリアダイオ−ド等の半導体装置に関する。
【０００２】
【従来の技術】
ＰＮ接合やショットキ障壁の周辺耐圧を向上するために、抵抗性フィ−ルドプレートを備えた高耐圧半導体素子は例えば、特開昭５８−５３８６０号公報、特開平７−３２６７７５号公報等で公知である。抵抗性フィールドプレートを備えた半導体素子では、ＰＮ接合やショットキ障壁に逆方向バイアスが印加されると、抵抗性フィールドプレートに微小な電流が流れ、フィールドプレートにはその一端側から他端側に向ってその電位が線形的に減少する電位勾配が生じる。この結果、ＰＮ接合やショットキ障壁に隣接して形成される空乏層が良好に広げられ、ＰＮ接合又はショットキ障壁の周辺部分の電界集中が緩和されて、耐圧向上が図られる。
【０００３】
【発明が解決しようとする課題】
このように、抵抗性フィ−ルドプレートを備えた半導体素子では、ＰＮ接合等に逆方向バイアスが印加されたときに、ＰＮ接合等を介して流れる漏れ電流と抵抗性フィールドプレートを介して流れる漏れ電流とが生じる。半導体デバイスにおいて、逆方向の漏れ電流は少ないことが望まれるが、このためには抵抗性フィ−ルドプレートを介して流れる漏れ電流レベルを極力小さくする必要がある。しかし、特開昭５８−５３８６０号に記載されている一様な面で形成された抵抗性フィードプレートでは抵抗値が低くなり、その結果漏れ電流が大きくなる。
これを解決するには、抵抗性フィールドプレートの厚みを薄く形成することで抵抗値を高めることが考えられるが、加工精度によりばらつきが生じ、安定性に欠けるといった問題がある。
また、抵抗性フィールドプレートの比抵抗を大きくするために、使用できる材料が限られてしまい、設計の自由度が制限されるという問題点もある。
更に、一様な面で形成された抵抗性フィールドプレートでは、その内部で電圧は一様な傾斜を持つため、任意の電位配分をさせることが困難であるといった問題もある。
また、特開平７−３２６７７５号に記載されているように抵抗性フィールドプレートを帯状に形成すると、漏れ電流を小さくすることができる。しかし、所望の帯状パターンを高精度に形成することが要求される。即ち、パターンが目標通りに形成されないと、目標としない部分にも電流が流れ、フィールドプレートの均一性が損なわれる恐れがある。
【０００４】
そこで、本発明の目的は、漏れ電流を小さくすることができ且つ所望のフィールドプレート効果を容易に得ることができる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、第１及び第２の主面を有すると共に少なくとも第１及び第２の半導体領域を含み、前記第１の半導体領域は前記第１の主面に露出する部分を有すると共に第１の導電型を有し、前記第２の半導体領域は前記第１の主面に露出する部分を有するように前記第１の半導体領域の中に島状に配置されていると共に前記第１の導電型と反対の第２の導電型を有している半導体基板と、前記第２の半導体領域に電圧を印加することができるように前記半導体基板の前記第１の主面に配置された第１の電極と、前記第１の半導体領域に電圧を印加するための第２の電極と、前記第１の電極を囲むように前記半導体基板の前記第１の主面上に形成された絶縁膜と、前記絶縁膜を囲むように配置され且つ前記第１の半導体領域に接続された第３の電極と、前記絶縁膜上に配置された抵抗性フィールドプレートとを備えた半導体装置において、前記抵抗性フィールドプレートは、前記第１の電極を囲むように配置され且つ前記第１の電極に接続された第１の環状部と、前記第３の電極と前記第１の環状部との間において前記第１の環状部から離間して前記第１の環状部を囲むように配置され且つ前記第３の電極に接続された第２の環状部と、前記第１の環状部と前記第２の環状部との間にそれぞれ配置され且つ前記第１の環状部に接続された一端と前記第２の環状部に接続された他端とをそれぞれ有している複数の帯状幹部と、各帯状幹部から枝状に分岐している複数の分岐部とを有し、各分岐部は前記帯状幹部に接続された一端と前記帯状幹部に接続されていない他端とを有する帯状体であることを特徴とする半導体装置に係わるものである。
【０００６】
なお、請求項２に示すように、第１及び第２の主面を有する半導体基板と、前記半導体基板の前記第１の主面上に形成され且つショットキバリアを生じさせることができる材料から成る第１の電極と、前記半導体基板にオーミック接合された第２の電極と、前記第１の電極を囲むように前記半導体基板の前記第１の主面上に形成された絶縁膜と、前記絶縁膜を囲むように配置され且つ前記半導体基板に接続された第３の電極と、前記絶縁膜上に配置された抵抗性フィ−ルドプレートとを備えた半導体装置における前記抵抗性フィールドプレートを、請求項１の抵抗性フィールドプレートと同様に構成することが望ましい。
また、請求項３に示すように、前記複数の帯状幹部の少なくとも１つの幅が前記第１の電極から前記第３の電極に向って徐々に広くなっていることが望ましい。
また、請求項４に示すように、前記半導体基板の平面形状が四角形であり、前記四角形の対角線上に前記複数の帯状幹部の内の少なくとも１つが配置され、前記対角線上に配置された帯状幹部の幅が前記第１の電極から前記第３の電極に向って徐々に広くなっていることが望ましい。
また、請求項５に示すように、前記複数の分岐部を互いに平行に配置し、且つ複数の分岐部の相互間隔を前記幹部における分岐位置の変化に応じて変化させることができる。
また、請求項６に示すように、前記複数の分岐部の少なくとも一部の抵抗率を前記幹部の抵抗率よりも小さくすることができる。
また、請求項７に示すように、定電圧ダイオ−ド又は整流ダイオ−ドを前記幹部に直列接続することができる。
【０００７】
【発明の効果】
各請求項の発明は次の効果を有する。
（１）  第１及び第３の電極間の電圧が安定した定常状態においては、第１の電極と第３の電極との間において抵抗性フィールドプレートを流れる電流は、帯状幹部を通って流れ、分岐部には流れない。従って、抵抗性フィールドプレートを流れる漏れ電流を小さくすることができる。
（２）  定常状態においては、分岐部には電流が流れない。従って、分岐部によるフィールドプレート効果を安定的に得ることができる。
（３）第１及び第２の環状部が等電位リングと同様に機能し、電位分布の均一化を図ることができる。
（４）定常時における分岐部の電流を容易に阻止することができる。
請求項３及び４の発明によれば、帯状幹部の幅の変化によって抵抗値が変化し、第１の電極と第３の電極との間の電位勾配を調整し、良好なフィールドプレート効果を得ることができる。
請求項５、６、７の発明によれば、フィ−ルドプレ−トの電位を任意のパタ−ンに調整することができ、所望のフィ−ルドプレ−ト効果を容易に得ることができる。
【０００８】
【実施形態】
次に、図１〜図１０を参照して本発明の実施形態を説明する。
【０００９】
【第１の実施形態】
まず、図１〜図３を参照して第１の実施形態の半導体装置としての抵抗性フィールドプレートを有する高耐圧プレーナ形ダイオードを説明する。
【００１０】
このダイオードは、図２に示すように、シリコン半導体基板１と、金属膜から成る第１、第２及び第３の電極２、３、４と、絶縁膜５と、高抵抗多結晶シリコン膜から成る抵抗性フィールドプレート６とを有する。
【００１１】
半導体基板１は、Ｎ＋型半導体領域７と、Ｎ型半導体領域８と、Ｐ型半導体領域９と、Ｎ＋型半導体領域１０とを有する。Ｎ型半導体領域８はＰＮ接合１１を形成するための第１の半導体領域として機能し、この一部が半導体基板１の平坦な第１の主面１２に露出している。Ｐ型半導体領域９は、ＰＮ接合１１を形成するための第２の半導体領域として機能し、Ｎ型半導体領域８の中に島状に形成され、半導体基板１の第１の主面１２に露出している。Ｎ＋型半導体領域７は、Ｎ型半導体領域８よりも高い不純物濃度を有し、Ｎ型半導体領域８と第２の電極３との間に配置されている。このＮ＋型半導体領域７は、Ｎ型半導体領域８を第２の電極３に電気的に接続するためのものであるので、Ｎ型半導体領域８と共に第１の半導体領域と見なすことができる。また、Ｎ型半導体領域８に第２の電極３をオーミック接触させることができる場合には、Ｎ＋型半導体領域７を省くこともできる。第２の電極３は、平坦な第２の主面１３に形成されており、Ｎ型半導体領域８に電圧を印加するためのダイオードのカソード電極として機能する。
【００１２】
第１の電極２はダイオードのアノード電極として機能するものであって、半導体基板１の第１の主面１２上に配置され且つＰ型半導体領域９に電気的に接続されている。
【００１３】
外周側のＮ＋型半導体領域１０は、第１の主面１２の外周領域に露出するように環状に形成されている。第１の主面１２の外周領域に配置された第３の電極４はＮ＋型半導体領域１０に接続されている。この第３の電極４は、抵抗性フィールドプレート６の電極として機能すると共にＥＱＲ（等電位リング）としても機能する。
【００１４】
シリコン酸化膜から成る絶縁膜５は、第１の主面１２の第１の電極２と第３の電極４との間に配置され且つフィールドプレート効果を得ることができる厚さに形成されている。なお、絶縁膜５はＰＮ接合１１の露出部を覆うように配置されている。
【００１５】
本発明に従う抵抗性フィールドプレート６は、第１、第２及び第３の電極２、３、４の材料の抵抗率よりも大きい抵抗率を有する多結晶シリコン膜から成り、絶縁膜５上に配置され、この内周側部分が第１の電極２に接続され、この外周側部分が第３の電極４に接続されている。
【００１６】
図１は図２のダイオードから第１及び第３の電極２、４を省いたものの平面を概略的に示す。絶縁膜５上に配置された抵抗性フィールドプレート６は、図１に示すように、Ｐ型半導体領域９を包囲する第１の環状部分１４と、第１の環状部分１４を離間して包囲する第２の環状部分１５と、複数の帯状幹部１６と、複数の分岐部としての帯状枝部１７とから成る。１２本の幹部１６のそれぞれは、第１の環状部分１４と第２の環状部分１５とを結ぶように直線状に延びている。１２本の幹部１６は、均一の幅を有して直線状に延び且つ互いに同一パターンに形成された８本の第１の幹部１６ａと、平面形状四角形の半導体基板１の対角線上に配置され且つ第１の環状部分１４から第２の環状部分１５に向って幅が徐々に広くされ且つ互いに同一パターンに形成された４本の第２の幹部１６ｂとから成る。８本の第１の幹部１６ａは、半導体基板１の１つの辺に対して２本ずつの割合で分散配置され、それぞれの辺に対して直角に延びている。
【００１７】
複数の分岐部としての枝部１７は、各幹部１６のそれぞれから一方の方向に６本、他方の方向に６本ずつ枝状に分岐している。枝部１７の先端は開放端即ち遊端であるので、第１及び第２の電極２、３間の電圧が一定値に安定している時即ち定常時において、枝部１７は電流通路とならない。即ち、第１の電極２が負、第２の電極３が正となる電圧を印加した瞬間には枝部１７と絶縁膜５とＮ型半導体領域１０とで形成されるコンデンサの充電電流が過度的に流れ、充電が完了した後の定常時には電流が流れない。なお、第１の電極２が正、第２の電極３が負になる電圧の印加時には、上記コンデンサの放電電流が流れる。
この実施形態では、第１の環状部分１４から第２の環状部分１５に向う枝部１７の相互間隔はほぼ一定である。幹部１６及び枝部１７の分布は、第１及び第２の電極２、３間に所定即ち定格の逆方向電圧が印加された時に、Ｎ型半導体領域８の表面領域に連続した空乏層１８を図２に示すように生じさせることができるように決定されている。即ち、第１及び第２の環状部分１４、１５間の全部をフィールドプレートとした場合と同様に空乏層１８を生じさせることができるように、抵抗性フィールドプレート６の格子状又は網目状のパターンが決定されている。
【００１８】
第１の環状部分１４は第１の電極２の外周部分に電気的に接続されている。第２の環状部分１５は第３の電極４に電気的に接続されている。
【００１９】
格子状又は網目状の抵抗性フィールドプレート６は、絶縁膜５の上全体にシート抵抗が１０１０Ω／□程度の多結晶シリコン薄膜を形成し、これを所定のパターンにエッチングしたものである。
【００２０】
第１の電極２を使用してＰ型半導体領域９に負の電圧を印加し、第２の電極３を使用してＮ型半導体領域８に正の電圧を印加すると、ＰＮ接合１１が逆方向バイスされて空乏層１８が生じると共に、抵抗性フィールドプレート６の電圧によってＮ型半導体領域８表面領域にも空乏層が生じる。抵抗性フィールドプレート６は第１及び第３の電極２、４に接続され、第３の電極４はＮ＋型半導体領域１０を介してＮ型半導体領域８に接続されているので、ＰＮ接合１１に逆方向バイアス電圧を印加した時には、抵抗性フィールドプレート６の幹部１６に第２の環状部分１５から第１の環状部分１４に向って微小電流が流れ、抵抗性フィールドプレート６に第１の環状部分１４から第２の環状部分１５に向って徐々に変化する電位勾配が生じる。定常状態において枝部１７の電位はこれ等が接続されている幹部１６の電位と同一の電位になり、フィールドプレートとして有効に働く。抵抗性フィールドプレート６を設けると、従来のフィールドプレートと同様にＰＮ接合１１のコーナー部の電界集中が緩和され、高耐圧化が実現される。
【００２１】
本実施形態のダイオードは次の作用効果を有する。
（１）  第１及び第３の電極２、４間の電圧が安定している定常状態においては、抵抗性フィールドプレート６の枝部１７に漏れ電流が流れず、幹部１６のみに流れるので、抵抗性フィールドプレート６における漏れ電流のレベルを低くすることができる。
（２）  帯状体の枝部１７の一端は幹部１６に接続され、他端は開放端であるので、パターンずれに無関係に定常状態において枝部１７には電流が流れない。従って、多少のパターンずれが生じてもフィ−ルドプレ−ト６に基づく電位分布を良好に保つことができる。
（３）  半導体基板１の対角線上の第２の幹部１６ｂは、内周側から外周側に向って幅が広くなっており、内周側では第１の幹部１６ａの幅よりも狭い。半導体基板１のコーナー部即ち対角線上では、電界集中し、ここでの電界強度が高まりやすい。しかし、この実施形態のように対角線の第２の幹部１６ｂの幅を第１の電極２寄りで狭くすると、フィールドプレート６での内周から外周に向う電位勾配が相対的に大きくなり、フィールドプレート効果を強く得ることができ、平面的に見てＰ型半導体領域９を囲むＮ型半導体領域８における空乏層１８の広がりの均一化を図ることができ、耐圧向上が良好に達成される。
（４）  幹部１６はフォトリソグラフィによって細く形成することができる素材であれば、比較的厚く形成しても抵抗値を上げることができる。このため加工精度によりばらつきが生じ難く、安定性に優れる。
（５）  幹部１６の本数、幅などを変えることによって、抵抗値を自由に設定することができ、設計自由度が大きい。
（６）  抵抗性フィールドプレート６のパターンは、ほぼ直線状に延びる部分の集まりからなる比較的単純なパターンであるので、製作し易く且つ所望の空乏層を良好に得ることができる。
【００２２】
【第２の実施形態】
次に、図４を参照して第２の実施形態に従うショットキバリアダイオードを説明する。但し、図４及び後述する図５〜図１０において図１〜図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２３】
図４のショットキバリアダイオードは、図２からＰ型半導体領域９を省き、この他は図２と同一に構成したものである。即ち、図４ではショットキ電極から成る第１の電極２がＮ型半導体領域８の中央部分の表面上に形成されている。図４の第１の電極２を囲むフィールドプレート６は、図１〜図３と同一に形成されているので、第２の実施形態によっても第１の実施形態と同一の作用効果を得ることができる。
【００２４】
【第３の実施形態】
図５にその一部を示す第３の実施形態のフィ−ルドプレ−ト６ａは、図１のフィ−ルドプレ−ト６を変形したものである。
図５に示すフィールドプレート６ａでは、分岐部としての枝部１７の相互間隔が第１の環状部分１４に近い方でＷ1 され、第２の環状部分１５に近い方でＷ1 よりも大きいＷ2 されている。これにより、帯状幹部１６の延びる方向におけるフィ−ルドプレ−ト効果を調整することができ、第１の環状部分１４側のフィールドプレート効果が強くなる。
なお、必要に応じて図５とは逆にＷ2 ＜Ｗ1 とすることもできる。また、所望の電位勾配に応じて枝部１７の幅及びピッチを種々変形することができる。また、図５のフィ−ルドプレ−ト６ａを図１のダイオ−ドのみでなく、図４のショットキバリアダイオ−ドにも適用できる。
【００２５】
【第４の実施形態】
図６の第４の実施形態のフィ−ルドプレ−ト６ｂは、図１のフィ−ルドプレ−ト６の一部を変形したものである。即ち、図６のフィ−ルドプレ−ト６ｂは、図１の枝部１７の代りに不純物が導入された低抵抗枝部１７ａを設け、この他は図1と同一に形成したものである。低抵抗枝部１７ａの抵抗率は幹部１６の抵抗率よりも小さい。
【００２６】
枝部１７ａの抵抗が小さくなると、枝部１７ａと図２に示した絶縁膜５とＮ型半導体領域８とで形成されるコンデンサの充放電経路におけるＣＲ時定数が小さくなり、応答性が向上する。即ち、図２に示す第１及び第２の電極２、３の間の電圧の向きが反転した時の空乏層の発生及び消滅が速やかに生じる。なお、定常時の漏れ電流は枝部１７ａを流れないので、枝部１７ａの抵抗を小さくしても、漏れ電流の増大を招かない。
【００２７】
【第５の実施形態】
図７に示す第５の実施形態のフィ−ルドプレ−ト６ｃは、図1 のフィ−ルドプレ−ト６の第１及び第２の幹部１６ａ、１６ｂを含む幹部１６を変形した幹部１６´を設け、この他は図１と同一に形成したものである。幹部１６´は、第１及び第２の幹部１６ａ´、１６ｂ´を有し、これ等は第１の実施形態と同様に高抵抗多結晶シリコンから成るが、これのみで形成されておらず、定電圧ダイオ−ドとしてのツェナ−ダイオ−ドＤを複数個含む。
図８及び図9はツェナ−ダイオ−ドＤの構成を詳しく示す。図8にはツェナ−ダイオ−ドＤ1、Ｄ2、Ｄ3が示されている。各ツェナ−ダイオ−ドＤ1、Ｄ2、Ｄ3は、高抵抗多結晶シリコンに不純物を拡散して形成したＮ型不純物拡散領域２１とＰ型不純物拡散領域２２との組み合せから成り、それぞれがほぼ同一のツェナ−電圧を有し、幹部１６´に直列に接続されている。また、この実施形態では、枝部１７の分岐点の相互間におけるツェナ−ダイオ−ドＤの数が場所に応じて変化している。第１の電極２寄りのフィ−ルドプレ−ト効果を強めるために、第１の電極２寄りの枝部１７の相互間における幹部１６´のツェナ−ダイオ−ドの数が第３の電極４寄りの枝部１７の相互間における幹部１６´のツェナーダイオ−ドの数よりも多くなっている。枝部17の相互間におけるツェナ−ダイオ−ドＤの数は、第3の電極４から第1の電極2に向って徐々に増大することが望ましい。図8ではツェナ−ダイオ−ドＤ1、Ｄ2、Ｄ3のカソードが第３の電極４側、アノードが第１の電極２側であるので、第１及び第２の電極２、３間に印加される逆方向電圧が所定値以上になった時にツェナ−ダイオ−ドＤ1、Ｄ2、Ｄ3が導通する。従って、幹部１６´の延びる方向における電位がツェナ−ダイオ−ドＤ1、Ｄ2、Ｄ3によって決定され、逆方向電圧印加時の複数の枝部１７の電位を所望の値に設定することができる。順方向電圧印加時には幹部１６´の抵抗によってツェナ−ダイオ−ドＤの電流が制限される。
なお、ツェナ−ダイオ−ドＤの代りに、第１及び第２の電極２、３間に逆方向電圧が印加されている時に導通する方向性を有するように整流ダイオ−ドを接続し、この整流ダイオ−ドの順方向電圧降下で幹部１６の電位分布を調整することもできる。
【００２８】
【第６の実施形態】
図１０は図６の実施形態のフィ−ルドプレ−ト６ｂを変形したフィ−ルドプレ−ト６ｃを示す。このフィ−ルドプレ−ト６ｃの枝部１７ｂは隣り合う２つの幹部１６の等電位点の相互間を連結するように形成されている。また、図１０の枝部１７ｂには、図６と同様に不純物が導入され、枝部１７ｂの抵抗率が幹部１６の抵抗率よりも小さい。
第６の実施形態によっても図６の第４の実施形態と同一の効果が得られる。
【００２９】
【変形例】
本発明は上述の実施形態に限定されるものではなく、例えば次の変形が可能なものである。
（１）  図５の枝部１７の相互間隔Ｗ1、Ｗ2を変える技術を、図１及び図４に限らず、図６、図７及び図１０の実施形態にも適用することができる。
（２）  図６の実施形態の枝部１７ａの技術を図４、図７及び図１０の実施形態にも適用することができる。
（３）  図７の実施形態の幹部１６´の技術を図１0の実施形態にも適用できる。
（４）  図６の枝部１７ａを不純物拡散で形成する代りに、幹部１６よりも抵抗率が低い別の材料で形成し、幹部１６に電気的に接続することができる。
（５）  フィールドプレート６を抵抗材料で形成することができる。
（６）  フィールドプレート６のシート抵抗を例えば１０６  〜１０１４Ω／□の範囲で変えることができる。
（７）  第１及び第２の環状部分１４、１５の内の一方又は両方を省くことができる。第１及び第２の環状部分１４、１５の一方又は両方を図６の枝部１７ａ及び図１０の枝部１７ｂと同様に幹部１６よりも抵抗率の低い領域とすることができる。
（８）  トランジスタ、ＩＣ等にも本発明を適用することができる。トランジスタに適用する場合には、ベース・コレクタ接合を保護するようにフィールドプレート６をコレクタ領域の上方に配置する。即ち、Ｎ型半導体領域８をコレクタ領域とし、Ｐ型半導体領域９をベース領域とし、エミッタ領域をＰ型半導体領域９の中に形成する。この場合、ベース電極が本発明の第１の電極となり、コレクタ電極が本発明の第２の電極となる。
（９）  本発明の第２の電極は第１の半導体領域に直接に接続されていても良いし、別の半導体領域を介して間接に接続されていても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のダイオードを第１及び第３の電極を省いて示す平面図である。
【図２】第１の実施形態のダイオードを図１のＡ−Ａ線に相当する部分で示す断面図である。
【図３】図１のＢ−Ｂ線の一部を拡大して示す断面図である。
【図４】第２の実施形態のショットキバリアダイオードを図２と同様に示す断面図である。
【図５】本発明の第２の実施形態のフィールドプレートのパターンの一部を示す平面図である。
【図６】第３の実施形態のフィ−ルドプレ−トの一部を示す平面図である。
【図７】第４の実施形態のダイオ−ドを図１と同様な状態で示す平面図である。
【図８】図７の一部を拡大して示す平面図である。
【図９】図８の断面図である。
【図１０】第５の実施形態のダイオ−ドを図１と同様に示す平面図である。
【符号の説明】
１  半導体基板
２、３、４  第１、第２及び第３の電極
５  絶縁膜
６、６ａ、６ｂ、６ｃ  抵抗性フィールドプレート
１４、１５  第１及び第２の環状部分
１６  幹部
１７、１７ａ、１７ｂ  分岐部としての枝部
【図１】
0004362679.tif 000002
【図２】
0004362679.tif 000003
【図３】
0004362679.tif 000004
【図４】
0004362679.tif 000005
【図５】
0004362679.tif 000006
【図６】
0004362679.tif 000007
【図７】
0004362679.tif 000008
【図８】
0004362679.tif 000009
【図９】
0004362679.tif 000010
【図１０】
0004362679.tif 000011