(57)【特許請求の範囲】
【請求項１】
半導体基板表面の一部に形成された矩形の第１の部分を有するアクティブ領域と、
前記アクティブ領域とアクティブでない非アクティブ領域にまたがって形成されたゲート電極とを有する電界効果トランジスタにおいて、
前記非アクティブ領域上に形成された前記ゲート電極の第１のコンタクトと、前記ゲート電極で分割された前記アクティブ領域の一方に設置されたソースのコンタクト及び前記分割されたアクティブ領域の他方に配置されたドレインのコンタクトと、前記非アクティブ領域上に形成された前記ゲート電極の第２のコンタクト又は前記ゲート電極とは異なる他のゲート電極の第３のコンタクトとが、縦横に配置されており、
前記ゲート電極は、前記ソースのコンタクト及びドレインのコンタクトの間に通した直線部分、前記ゲート電極の第１のコンタクトに対応する部分、及び、前記ゲート電極の第１のコンタクトに対応する部分と前記直線部分とを斜めに結ぶ屈曲部分とを有し、
前記ゲート電極の屈曲部分は、前記ゲート電極の第１のコンタクト及び前記ゲート電極の第２又は前記他のゲート電極の第３のコンタクトと前記ソースのコンタクト及び前記ドレインのコンタクトとの間を通る前記アクティブ領域の矩形の第１の部分の１辺を構成する直線状の１辺と鈍角をなして交わり、
前記アクティブ領域は、更に、前記第１の部分の直線状の１辺から前記ゲート電極の第１のコンタクトと前記ゲート電極の第２又は前記他のゲート電極の第３のコンタクトとの間に突き出した、斜辺を有する先細りの凸部である、前記ゲート電極の屈曲部分に隣接して配置されたドレイン領域またはソース領域となる第２の部分を有することを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、拡散層領域をソースからドレインに流れる電流を、該拡散層領域に対して電気的に絶縁させながら該拡散層領域の上方に設けた、ゲート電極に印加する電圧により制御するようにした電界効果トランジスタに係り、特に、集積回路パターン設計の能率低下を抑えながら、限られた集積回路面積の範囲で電界効果トランジスタのアクティブ領域を拡大することで、集積度の低下を抑えながら駆動電流を増大することができる電界効果トランジスタに関する。
【０００２】
【従来の技術】
図１は、従来の電界効果トランジスタの構成例を示す。
【０００３】
図中、Ｇはゲート、Ｄはドレイン、Ｓはソース、１１はドレイン領域、１２はソース領域、１３はゲート電極、１３の斜線部分はゲート領域である。なおＷはいわゆるゲート幅であり、チャネル幅である。又１４は拡散層領域であり、前記ドレイン領域及び前記ソース領域の境界を形成するアクティブ領域である。１６は素子分離領域、又、１７は隣接して形成される電界効果トランジスタのゲート電極である。×印の付された正方形の１５はコンタクトホールであり、この図１では合計３つある。なお以降、図中の太線はゲート電極を示し、一点鎖線は拡散層領域を示す。
【０００４】
本従来例では、ゲート領域１３の外側にゲート側壁１８を設けてドレイン電界を緩和するような構造となっている。これは、近年の微細化された電界効果トランジスタにおいて、その長期動作の保証を目的として、いわゆるホットキャリアの発生を抑制し電界効果トランジスタの劣化が進行しにくくするためである。
【０００５】
【発明が解決しようとする課題】
前述した電界効果トランジスタは基本的な構成のものであり、半導体集積回路では極めて多数作り込まれている。半導体集積回路のパターン設計では、これら電界効果トランジスタのパターンを如何に能率良く設計していくかが、その設計のほとんどがコンピュータを利用するようになった今日でも極めて重要である。このための様々な技術が開示されているものの、更なる改善が求められている。
【０００６】
ここで近年の微細化された電界効果トランジスタにおいて、この電界効果トランジスタの駆動電流は、電流経路に直列に挟まったドレイン及びソースの寄生抵抗の大小によって大きく変化する。電界効果トランジスタの駆動電流は、前述の図１のゲート幅Ｗに依存し、該ゲート幅Ｗを広くする程向上することかできる。したがって、限られた回路面積の中で如何にこのゲート幅Ｗを拡大できるかが、トランジスタを設計する上で大きな課題となり、半導体装置や半導体集積回路のパターン設計の課題となっている。
【０００７】
本発明は、前記従来の問題点を解決するべくなされたもので、集積回路パターン設計の能率低下を抑えながら、限られた集積回路面積の範囲で電界効果トランジスタのアクティブ領域を拡大することで、集積度の低下を抑えながら該電界効果トランジスタの駆動電流を増大することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、半導体基板表面の一部に形成された矩形の第１の部分を有するアクティブ領域と、前記アクティブ領域とアクティブでない非アクティブ領域にまたがって形成されたゲート電極とを有する電界効果トランジスタにおいて、前記非アクティブ領域上に形成された前記ゲート電極の第１のコンタクトと、前記ゲート電極で分割された前記アクティブ領域の一方に設置されたソースのコンタクト及び前記分割されたアクティブ領域の他方に配置されたドレインのコンタクトと、前記非アクティブ領域上に形成された前記ゲート電極の第２のコンタクト又は前記ゲート電極とは異なる他のゲート電極の第３のコンタクトとが、縦横に配置されており、前記ゲート電極は、前記ソースのコンタクト及びドレインのコンタクトの間に通した直線部分、前記ゲート電極の第１のコンタクトに対応する部分、及び、前記ゲート電極の第１のコンタクトに対応する部分と前記直線部分とを斜めに結ぶ屈曲部分とを有し、前記ゲート電極の屈曲部分は、前記ゲート電極の第１のコンタクト及び前記ゲート電極の第２又は前記他のゲート電極の第３のコンタクトと前記ソースのコンタクト及び前記ドレインのコンタクトとの間を通る前記アクティブ領域の矩形の第１の部分の１辺を構成する直線状の１辺と鈍角をなして交わり、前記アクティブ領域は、更に、前記第１の部分の直線状の１辺から前記ゲート電極の第１のコンタクトと前記ゲート電極の第２又は前記他のゲート電極の第３のコンタクトとの間に突き出した、斜辺を有する先細りの凸部である、前記ゲート電極の屈曲部分に隣接して配置されたドレイン領域またはソース領域となる第２の部分を有することにより、前記課題を解決したものである。
【０００９】
ここで上記の電界効果トランジスタとは、一般的な電界効果トランジスタを示し、例えば前述の図１に示したものと同様に機能する電界効果トランジスタを示すものとする。又上述のように縦横に配置するコンタクト配置予定箇所について本発明は、該コンタクト配置予定箇所の縦の配置間隔と横の配置間隔が同一であることに限定するものではない。更に上述の、拡散層領域には接続されないコンタクトには、単に拡散層領域に未接続のものに限定されるものではなく、該コンタクト自体が存在しないような前述のコンタクト配置予定箇所も含まれる。
【００１２】
以下、本発明の作用について簡単に説明する。
【００１３】
駆動電流を増加させ集積回路動作速度を高めるためには、電界効果トランジスタの実効的なゲート幅をより広く形成すると共に、このドレイン抵抗またはソース抵抗を如何に減らすかが、トランジスタ設計する上での大きな課題となっている。このようなトランジスタの性能上の課題に加え、本発明では集積回路パターン設計の能率についても考慮している。
【００１４】
ます本発明ではソース及びドレイン及びゲート電極に対する接続に用いるコンタクトを、縦横に等間隔のコンタクト配置予定箇所に配置するようにしている。このためこれらコンタクトの配置位置の決定は、どのコンタクト配置予定箇所に配置するかの選択的な決定となる。このような選択的決定は、配置位置を２次元座標として決定するより容易であり、集積回路パターン設計の能率を改善することができる。
【００１５】
又このようにコンタクトをコンタクト配置予定箇所に配置するようにすると、ソース及びドレイン及びゲート電極に対する接続に用いるコンタクトの配置位置の決定に制限が生じる。このため、電界効果トランジスタのゲート幅が短縮されて、該電界効果トランジスタの駆動電流が低下されてしまう恐れがある。あるいはゲート幅を拡張すると、集積度が低下してしまう恐れがある。
【００１６】
このため本発明では、ソースのコンタクト及びドレインのコンタクトの間に通したゲート電極を、斜めに引き伸ばすようにしている。この斜め引き伸ばしは、後述する実施形態においては、アクティブ領域の第１の部分の直線状の一辺と鈍角で交わる、ゲート電極の第１の部分である。例えば、ゲート電極を、斜めに該ゲート電極用のコンタクトに接続して、電界効果トランジスタを構成してもよい。このようにゲート電極を引き伸ばすようにして、限られた集積回路面積を効果的に利用して、電界効果トランジスタのゲート幅を拡張することができる。
【００１７】
更に本発明では、電界効果トランジスタの拡散層領域を拡張するようにしている。この拡散層領域の拡張は、実施形態において後述する、アクティブ領域の第２の部分である。例えば拡散領域を、その電界効果トランジスタのものをも含めその他の拡散層領域には接続されないコンタクトの間の部分の方向に拡張するようしている。このことによっても、限られた集積回路面積を効果的に利用して、電界効果トランジスタのゲート幅を拡張することができる。
【００１８】
このように本発明によれば、集積回路パターン設計の能率低下を抑えながら、限られた集積回路面積の範囲で電界効果トランジスタのゲート幅を拡大することで、集積度の低下を抑えながら該電界効果トランジスタの駆動電流を増大することができる。
【００１９】
ゲート領域のうち素子分離領域に突き出した部分に隣接するドレイン領域であっても、ドレイン長を長く確保することが可能で、このドレイン領域を流れるドレイン−ソース間電流の経路に直列に挟まるドレイン抵抗を小さく抑制することが可能となる。したがって、この経路を流れるドレイン−ソース間電流を大きくすることができ、これにより電界効果トランジスタ全体の駆動電流を増加させることが可能となる。さらにこの際、ゲート領域の長手方向に突き出した、ソースまたはドレイン領域の凸部を、近接して形成される電界効果トランジスタ等の素子領域に影響を及ぼさない程度に、小さく配置すれば、従来と同一の面積を確保することができ、これにより、集積回路は従来と同一の面積を確保したまま、動作速度の高速化を図ることが可能となる。
【００２０】
又、ドレイン電界を緩和しホットキャリア発生を抑制するために、ゲート領域の周囲にゲート側が形成される構成を有する電界効果トランジスタにおいては、ゲート側壁直下のシート抵抗は、ドレイン領域ソース領域に比較してはるかに高くなっているので、上記のドレイン−ソース間電流増加の効果は更に大きくなり、集積回路は一層の動作速度の高速化を図ることができる。
【００２１】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００２２】
前述の従来例及び以下の比較例や実施形態ではいずれも、同符号は同一のものを表わし、太線はゲート電極を表わす。又以下の比較例や実施形態では、電界効果トランジスタはＮチャネル型のトランジスタを用いている。ソース及びドレイン及びゲート電極に対する接続に用いるコンタクトは、縦横に等間隔のコンタクト配置予定箇所に配置するようになされている。斜線部分はいずれも、本発明に係る拡散層領域の拡張部分である。但しゲート電極１３の延長に伴って拡張されている拡散層領域は、特に斜線は付されていない。
【００２３】
図２〜図５はそれぞれ、第１〜第４比較例の集積回路レイアウト図である。
【００２４】
これら比較例では、ドレインの接続に用いる２つのコンタクトと、ソースの接続に用いる２つのコンタクトとの間に、これら図２〜図５において上下方向にゲート電極１３が通されている。又該ゲート電極１３は左斜め下にというように、斜めに図中最左下のコンタクト１５に接続されている。なお１７は隣接して形成される電界効果トランジスタのゲート電極である。
【００２５】
次にまず第１比較例では斜線で示されるように、上方に拡散層領域の少なくとも一部が拡張されている。この図２の電界効果トランジスタに対して、その上方にはコンタクト１５が設けられていない、コンタクト配置予定箇所がある。このように本比較例では、図示される電界効果トランジスタのものをも含めその他の拡散層領域には接続されないコンタクトの間の部分の方向に拡張されている。
【００２６】
次に第２〜第４比較例では、ドレインの接続に用いる２つのコンタクトと、ソースの接続に用いる２つのコンタクトとの間にあるゲート電極１３が、図中右上に延長されている。即ち、コンタクトが配置されていない前記コンタクト配置予定箇所の方に斜めに引き伸ばし、延長されている。又、該延長に伴って拡散層領域を拡張する。
【００２７】
又第２比較例では図３の斜線で示されるように、上方に拡散層領域の少なくとも一部が拡張されている。あるいは、第３比較例では図４の斜線で示されるように、上方及び下方に都合２箇所、拡散層領域の少なくとも一部が拡張されている。
【００２８】
図３や図４の電界効果トランジスタに対して、図中最左上のコンタクト１５は、該電界効果トランジスタに未使用であり、又該コンタクト１５の右方には、コンタクト１５が設けられていない、コンタクト配置予定箇所がある。このようにこれら比較例では、図示される電界効果トランジスタのものをも含めその他の拡散層領域には接続されないコンタクトの間の部分の方向に拡張されている。
【００２９】
又図４では、図中にある電界効果トランジスタに対して、図中最左下のコンタクト１５は、その電界効果トランジスタのものをも含めその他の拡散層領域には接続されない。又該コンタクト１５の右方には、コンタクト１５が設けられていない、コンタクト配置予定箇所がある。これらコンタクトの間にもこのように第３実施形態では、拡散層領域が拡張されている。
【００３０】
このように拡散層領域を拡張することで、集積回路レイアウトで未使用の領域を効果的に活用し前記拡散層領域を拡張し、これにより限られた集積回路面積の範囲で電界効果トランジスタのゲート幅を拡大することができる。
【００３１】
図６〜図１０はそれぞれ、第５〜第９比較例の集積回路レイアウト図である。
【００３２】
前述の第１〜第４比較例では、コンタクト配置予定箇所の横方向で最小間隔の間に、ゲート電極１３が通されていた。これらに対してここで考える第５〜第９比較例では、コンタクト配置予定箇所の横方向で最小間隔が２つ分の間に、ゲート電極１３が通されている。なお第５〜第９比較例では、ドレインの接続に用いる１つのコンタクトと、ソースの接続に用いる１つのコンタクトとの間に、これらの図６〜図１０において上下方向にゲート電極１３が通されている。
【００３３】
特に第５及び第６比較例では、上下に図中垂直に通されるゲート電極１３が、該垂直部の下端で左斜め下にというように、斜めに図中最左下のコンタクト１５に接続されている。これら第５及び第６比較例のゲート電極１３はこのような形状であり、前述の第１比較例のゲート電極１３の形状に類似している。
【００３４】
一方、第７〜第９比較例ではゲート電極１３は、ドレインのコンタクトと、ソースの接続のコンタクトとの間の部分から直接、斜めに図中最左下のコンタクト１５に接続されている。このような図中でゲート電極１３の垂直部分がない第７〜第９比較例についても、前述のようにソース及びドレイン及びゲート電極に対する接続に用いるコンタクトをコンタクト配置予定箇所に配置するようにし、集積回路パターン設計の能率低下を抑えながら、限られた集積回路面積の範囲で電界効果トランジスタのゲート幅を拡大することができる。
【００３５】
又第５及び第７比較例では図６や図８の斜線で示されるように、上方に拡散層領域の少なくとも一部が拡張されている。あるいは、第６及び第８比較例では図７や図９の斜線で示されるように、上方及び下方に、拡散層領域の少なくとも一部が拡張されている。
【００３６】
図６や図８の電界効果トランジスタに対して、図中最左上のコンタクト１５は、該電界効果トランジスタに未使用であり、又該コンタクト１５の右方には、コンタクト１５が設けられていない、コンタクト配置予定箇所がある。このようにこれら比較例では、図示される電界効果トランジスタのものをも含めその他の拡散層領域には接続されないコンタクトの間の部分の方向に拡張されている。
【００３７】
又図７や図９では、図中にある電界効果トランジスタに対して、図中最左下のコンタクト１５は、その電界効果トランジスタのものをも含めその他の拡散層領域には接続されない。又該コンタクト１５の右方には、コンタクト１５が設けられていない、コンタクト配置予定箇所がある。これらコンタクトの間にもこのように第６及び第８比較例では拡散層領域が拡張されている。
【００３８】
このように拡散層領域を拡張することで、集積回路レイアウトで未使用の領域を効果的に活用し前記拡散層領域を拡張し、これにより限られた集積回路面積の範囲で電界効果トランジスタのゲート幅を拡大することができる。
【００３９】
次に図１１は、本発明が適用された実施形態の集積回路レイアウト図である。
【００４０】
本実施形態では２つのゲート電極１３がいずれも、ドレインの接続に用いる１つのコンタクトと、ソースの接続に用いる１つのコンタクトとの間に通されている。
【００４１】
又上下に図中垂直に通される２つのゲート電極１３がそれぞれ、左のものは該垂直部の下端で左斜め下に、右のものは該垂直部の下端で右斜め下に、というように、斜めに図中最左下あるいは最右下のコンタクト１５に接続されている。これらゲート電極１３はこのような形状であり、前述の第１比較例のゲート電極１３の形状に類似している。
【００４２】
又本実施形態では図１１の斜線で示されるように、下方に拡散層領域の少なくとも一部が拡張されている。図１１の電界効果トランジスタに対して、図中下段３個のコンタクト１５は、拡散層領域の接続に未使用である。このようにこれら実施形態では、図示の電界効果トランジスタのものをも含めその他の拡散層領域には接続されないコンタクトの間の部分の方向に拡散層領域の少なくとも一部が拡張されている。
【００４３】
このように拡散層領域を拡張することで、集積回路レイアウトで未使用の領域を効果的に活用し前記拡散層領域を拡張し、これにより限られた集積回路面積の範囲で電界効果トランジスタのゲート幅を拡大することができる。
【００４４】
本実施形態では、２つの電界効果トランジスタが隣接して配置されており、それぞれのゲート領域１３の屈曲部位に隣接して、斜線を付したソース領域の凸部１２Ｄが配置されている。本実施形態における駆動電流増加のメカニズムは、前述の比較例の場合と同様である。
【００４５】
ここで前述の第８比較例を第９比較例と比較し、又前述の第３比較例を第４比較例と比較し、斜線で示した拡散層領域の拡張について考える。
【００４６】
第９比較例のゲート領域１３を前述のように斜めに配置する。これは、近接して形成される電界効果トランジスタ等の素子領域に影響を及ぼすことなく、図１０中でＬ２で示した電界効果トランジスタの実効的なチャネル幅を長さのように、アクティブ領域１４の幅よりも長く形成し、電界効果トランジスタの駆動電流を増加させて、半導体集積回路をより高速に動作させるためである。
【００４７】
又第４比較例の図５に示した電界効果トランジスタにおいては、ゲート領域１３は直線状ではなく２箇所で屈曲している。これは、ゲート領域１３をこのように屈曲させることで、近接して形成される電界効果トランジスタ等の素子領域に影響を及ぼすことなく、ゲート領域を単に直線状に配置した場合よりも、図５中Ｌ１で示す、電界効果トランジスタの実効的なゲート幅を長く形成し、電界効果トランジスタの駆動電流を増加させて、半導体集積回路をより高速に動作させるためである。
【００４８】
近年の微細化された電界効果トランジスタにおいては、電流経路に直列に挟まったドレイン及びソースの寄生抵抗の大小によって、電界効果トランジスタの駆動電流が大きく変化する。したがって、駆動電流を増加させ集積回路動作速度を高めるためには、上記で述べたように電界効果トランジスタの実効的なチャネル幅をより長く形成すると共に、このドレイン抵抗またはソース抵抗を如何に減らすかが、トランジスタ設計する上での大きな課題となっている。
【００４９】
まず第８比較例を第９比較例と比較し、斜線で示した拡散層領域の拡張について考える。
【００５０】
図１０に示した第９比較例においては、ゲート領域１３のうちの素子分離領域１６に突き出した部分に近接する、破線で示すドレイン領域１１Ｄでは、ゲート領域１３とドレイン領域端５３との距離であるドレイン長Ｄｐが、電界効果トランジスタ中央部のＤｃよりもはるかに短くなっている。このため、このドレイン領域１１Ｄを流れるドレイン−ソース間電流の経路ｉ１０には、狭いドレイン長Ｄｐに対応した高抵抗のドレイン抵抗が、寄生抵抗として直列に挟まることになる。したがって、経路ｉ１０を流れる電流は小さく、このドレイン領域１１Ｄは、電界効果トランジスタの駆動電流増加に、それほど大きな寄与をしない。
【００５１】
これに対して第８比較例の電界効果トランジスタでは、ゲート領域１３のうち素子分離領域１６に突き出した部分に隣接してドレイン領域に、斜線部の凸部１１Ａが設けられており、この部位ではドレイン長が極端に短くなることがない。このため、この凸部を含むドレイン領域を流れるドレイン−ソース間電流の経路ｉ８においては、直列に挟まるドレイン寄生抵抗は、この比較的広いドレイン長に対応した比較的低い抵抗となる。したがって、経路ｉ８を流れる電流は、ゲート領域中央部を流れる電流ｉＣとほぼ同様の電流密度とすることができる。よって、従来の場合と同一の面積でありながら、より駆動電流の大きな電界効果トランジスタとなる。
【００５２】
なお、第８比較例の説明から容易に類推されるように、ゲート領域の長手方向に突き出した、凸部というのは、ドレイン領域側だけではなく、ソース領域側に設置されたものでも、上記同様の直列抵抗低減による駆動能力向上の効果を有する。しかもソース側抵抗が小さくなることにより電界効果トランジスタの基板バイアス効果が弱まり、ドレイン領域側に凸部を配置した場合よりも、駆動電流増加の割合は大きくなる。
【００５３】
ここで前述の第３比較例を第４比較例と比較し、斜線で示した拡散層領域の拡張について考える。
【００５４】
図５の第４比較例のような、ゲート領域１３が屈曲し、ゲート側壁１８を有する構造の電界効果トランジスタにおいては、ゲート領域１３のうちの素子分離領域１６に突き出した部分に隣接する、破線で示すドレイン領域１１Ｅは、ゲート側壁を有さない電界効果トランジスタの場合よりも、更に狭くなっている。ゲート側壁直下のシート抵抗は、ドレイン領域ソース領域に比較してはるかに高いので、ドレイン−ソース間電流の経路ｉ４に直列に挟まったドレイン寄生抵抗は大幅に増加する。このため、この電流経路ｉ４は電界効果トランジスタの駆動電流にほとんど寄与しないという結果になる。
【００５５】
これに対して図４の第３比較例では、ゲート領域１３の２箇所の屈曲部位に隣接するように、斜線を付したドレイン領域の凸部１１Ｂ及びソース領域の凸部１１Ｃが配置されている。本比較例では、ゲート領域１３を囲むように、ゲート側壁１８が形成されているが、図から容易にわかるように、ドレイン領域凸部１１Ｂ及びソース領域凸部１１Ｃがあることにより、図８の場合よりも更に効果的に、十分なドレイン長及びソース長を確保することが可能となっている。このため、ドレイン凸部１１Ｂを含むドレイン領域を流れるドレイン−ソース間電流の経路ｉ２においては、直列に挟まるドレイン寄生抵抗は、この比較的広いドレイン長に対応した比較的低い抵抗となり、又ソース凸部１１Ｃを含むソース領域を流れるドレイン−ソース間電流の経路ｉ３においても、直列に挟まるソース寄生抵抗は、この比較的広いソース長に対応した比較的低い抵抗となる。したがって、経路ｉ２及びｉ３を流れる電流は、ゲート領域中央部を流れる電流ｉＣとほぼ同様の電流密度とすることができ、従来の場合と同一の面積でありながら、より駆動電流の大きな電界効果トランジスタとなる。
【００５６】
ここで前述の第３比較例、第８比較例及び本発明の実施形態の電界効果トランジスタにおいてそれぞれ、ドレイン領域凸部及びソース領域凸部の有無による駆動電流増加の効果の相違は以下の表１のとおりである。
【００５７】
【表１】
0004301462.tif 000002
【００５８】
なお上記の測定条件は、下記のとおりである。
【００５９】
【表２】
0004301462.tif 000003
【００６０】
なお上記の測定条件において、ゲート○○部長さとは、ゲート電極中心線に沿った長さを測ったものである。ゲート直線部長さとは、ゲート電極中央部の直線部分についての長さである。ゲート屈曲部長さとは、屈曲部分について、屈曲部分からアクティブ端までの距離である。ゲート突き出し部長さとは、ゲートがアクティブ端の外側（素子分離領域）に突き出した部分の長さである。
【００６１】
又上記においてソース・ドレインIds の測定の、ゲート・ソース電圧Ｖｇｓ及びドレイン・ソース電圧Ｖｄｓの条件は下記のとおりである。
【００６２】
Ｖｇｓ＝３．３Ｖ      …（１）
Ｖｄｓ＝３．３Ｖ      …（２）
【００６３】
上記からわかるように、本発明による、電界効果トランジスタの駆動電流増加の効果は明らかである。
【００６４】
なお、以上説明してきたドレイン領域及びソース領域の凸部形状は、本実施例で示した台形に限る必要はなく、ドレインまたはソースの寄生抵抗低減の効果を有する配置がなされるならば、三角形でも、四角形でもよいのはいうまでもない。
【００６５】
ここで、アクティブ領域の第１の部分を、例えば図１の従来例での矩形の拡散層領域１４とする。又アクティブ領域の第２の部分を、前述した実施形態における拡散層領域１４の斜線部分とし、付加される凸部とする。
【００６６】
すると半導体基板表面に形成されたアクティブ領域と、前記アクティブ領域上に形成されたゲート電極とを有し、前記ゲート電極のコンタクトと、前記ゲート電極で分割された前記アクティブ領域の片側に設置されるコンタクトとが概略直線状に設置された電界効果トランジスタを考えることができる。又このような電界効果トランジスタであって、前記アクティブ領域は、直線状の１辺を有する第１の部分を含み、前記ゲート電極の少なくとも１辺は、前記アクティブ領域の第１の部分の直線状の１辺と鈍角で交わる第１の部分を有し、前記アクティブ領域が、更に、前記ゲート電極の第１の部分と交わる部分において、前記第１の部分の直線状の１辺に接続され、外側に広がる第２の部分を含むことを特徴とする電界効果トランジスタは、本発明の１つとなる。これはアクティブ領域という表現を用いて表わした本発明の１つの電界効果トランジスタ例である。
【００６７】
又該電界効果トランジスタ例において、前記アクティブ領域の第２の部分の１辺が、前記ゲート電極の第１の部分と概略直交することを特徴とする電界効果トランジスタは１つの変形例である。
【００６８】
前記電界効果トランジスタ例において、前記アクティブ領域の第２の部分が、前記ゲート電極の第１の部分から、ゲート電極の幅以上の距離にまで広がっていることを特徴とする電界効果トランジスタは１つの変形例である。
【００６９】
前記電界効果トランジスタ例において、前記アクティブ領域の第１の部分が、概略方形であることを特徴とする電界効果トランジスタは１つの変形例である。
【００７０】
前記電界効果トランジスタ例において、前記アクティブ領域の第２の部分は、前記第１の部分の直線状の１辺の一部にのみ接続されていることを特徴とする電界効果トランジスタは１つの変形例である。
【００７１】
前記電界効果トランジスタ例において、前記アクティブ領域が、前記ゲート電極下のチャンネル領域と、前記チャンネル領域に隣接した一定幅の第１の拡散領域と、その外側の前記第１の拡散領域に比較して抵抗が低い、第２の拡散領域とを含むことを特徴とする電界効果トランジスタは１つの変形例である。
【００７２】
又本発明を利用した半導体装置を製造するためのマスクパターンの設計方法を考える。即ち、半導体基板表面に形成されたアクティブ領域と、前記アクティブ領域上に形成されたゲート電極とを有し、前記ゲート電極のコンタクトと、前記ゲート電極で分割された前記アクティブ領域の片側に設置されるコンタクトとが概略直線状に設置された半導体素子、を製造するためのマスクパターンの設計方法を考える。このマスクパターンの設計方法の１つとして、直線状の１辺を有する第１の部分を含む、前記アクティブ領域形成用マスクパターンを配置する手順と、少なくとも１辺が、前記アクティブ領域の第１の部分と鈍角で交わる第１の部分を有する、前記ゲート電極形成用マスクパターンを配置する手順と、前記アクティブ領域形成用マスクパターンの、前記ゲート電極形成用マスクパターンの第１の部分と交わる部分に、前記第１の部分の直線状の１辺に接続して、外側に広がる第２の部分を追加する手順とを含むことを特徴とする半導体装置のマスクパターンの設計方法によって、本発明を利用した半導体装置を製造することができる。
【００７３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、集積回路パターン設計の能率低下を抑えながら、限られた集積回路面積の範囲で電界効果トランジスタのゲート幅を拡大することで、集積度の低下を抑えながら該電界効果トランジスタの駆動電流を増大することができる。
【００７４】
又以下のような効果を得ることができる。
【００７５】
ゲート領域のうち素子分離領域に突き出した部分に隣接するドレイン領域であっても、ドレイン長を長く確保することが可能で、このドレイン領域を流れるドレイン- ソース間電流の経路に直列に挟まるドレイン抵抗を小さく抑制することが可能となる。したがって、この経路を流れるドレイン−ソース間電流を大きくすることができ、これにより電界効果トランジスタ全体の駆動電流を増加させることが可能となる。さらにこの際、ゲート領域の長手方向に突き出した、ソースまたはドレイン領域の凸部を、近接して形成される電界効果トランジスタ等の素子領域に影響を及ぼさない程度に、小さく配置すれば、従来と同一の面積を確保することができ、これにより、集積回路は従来と同一の面積を確保したまま、動作速度の高速化を図ることが可能となる。
【００７６】
又、ドレイン電界を緩和しホットキャリア発生を抑制するために、ゲート領域の周囲にゲート側が形成される構成を有する電界効果トランジスタにおいては、ゲート側壁直下のシート抵抗は、ドレイン領域ソース領域に比較してはるかに高くなっているので、上記のドレイン−ソース間電流増加の効果は更に大きくなり、集積回路は一層の動作速度の高速化を図ることができる。
【図面の簡単な説明】
【図１】従来からの一般的な電界効果トランジスタの集積回路レイアウト図
【図２】第１比較例の電界効果トランジスタの集積回路レイアウト図
【図３】第２比較例の電界効果トランジスタの集積回路レイアウト図
【図４】第３比較例の電界効果トランジスタの集積回路レイアウト図
【図５】第４比較例の電界効果トランジスタの集積回路レイアウト図
【図６】第５比較例の電界効果トランジスタの集積回路レイアウト図
【図７】第６比較例の電界効果トランジスタの集積回路レイアウト図
【図８】第７比較例の電界効果トランジスタの集積回路レイアウト図
【図９】第８比較例の電界効果トランジスタの集積回路レイアウト図
【図１０】第９比較例の電界効果トランジスタの集積回路レイアウト図
【図１１】本発明が適用された実施形態の電界効果トランジスタの集積回路レイアウト図
【符号の説明】
Ｇ…ゲート
Ｄ…ドレイン
Ｓ…ソース
１１…ドレイン領域
１２…ソース領域
１３…ゲート電極
１４…拡散層領域
１５…コンタクト
１６…素子分離領域
１７…隣接する電界効果トランジスタのゲート電極
１８…ゲート側壁
Ｗ…ゲート幅
【図１】
0004301462.tif 000004
【図２】
0004301462.tif 000005
【図３】
0004301462.tif 000006
【図４】
0004301462.tif 000007
【図５】
0004301462.tif 000008
【図６】
0004301462.tif 000009
【図７】
0004301462.tif 000010
【図８】
0004301462.tif 000011
【図９】
0004301462.tif 000012
【図１０】
0004301462.tif 000013
【図１１】
0004301462.tif 000014