(57)【特許請求の範囲】
【請求項１】
誘電体基板の上面に複数の高周波半導体回路素子の電極が電気的に接続される電極配線が形成された複数の搭載部を設け、該各搭載部に高周波半導体回路素子を搭載してその電極を前記電極配線に電気的に接続し、前記誘電体基板上に、下面に前記搭載部に対応する複数の凹部を設けるとともに該凹部間に接続配線が形成された誘電体蓋体を取着して、前記搭載部毎に前記凹部内に前記高周波半導体回路素子を収容するとともに前記搭載部間の前記電極配線同士を前記接続配線で電気的に接続したことを特徴とする高周波半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波帯域において動作する高周波半導体回路素子を複数個搭載実装して構成された高周波半導体装置に関し、特に高周波特性が良好で個々の高周波半導体回路素子を容易に交換可能とした、装置全体の良品率の改善が容易な高周波半導体装置に関する。
【０００２】
【従来の技術】
一般に、通信機器やセンサ等における無線部を構成する高周波半導体装置においては、増幅器や周波数変換器・発振器といった各種の高周波半導体回路素子が用いられている。マイクロ波帯以上の高周波、特にミリ波帯以上の周波数帯域においては、これらの半導体回路として、例えばガリウムひ素（ＧａＡｓ）等のIII−Ｖ族化合物半導体によるモノリシック集積回路（ＭＭＩＣ）の形態を有する回路素子が主として使用される。このような高周波半導体回路素子は、その回路自体を保護し、また高周波装置の製造工程における取り扱いを容易化する目的から、半導体パッケージに封止して使用されるか、または無線部もしくは装置全体が封止されている状態としてキャリア基板（外部電気回路基板）に実装して使用されている。
【０００３】
これまでは、高周波半導体回路素子単体の良品率が高周波半導体装置全体の良品率に与える影響を小さくするために、複数の半導体回路素子を各々半導体パッケージもしくはキャリア基板に実装し、各半導体回路素子単体の特性を検査した後に、高周波半導体装置全体として組み立てる必要があった。この場合、各半導体回路素子の検査において不良品が見つかれば、検査工程において取り除くことにより、高周波半導体装置全体の組立てには良品である高周波半導体回路素子のみを使用できるという利点が得られることになる。
【０００４】
しかしながら、このように高周波半導体回路素子単体レベルの検査のために半導体回路素子の各々を半導体パッケージもしくはキャリア基板に実装することは、それにより部品点数が増加し、また高周波半導体装置全体として大型化してしまうという問題点がある。また、半導体回路素子間の接続において、半導体回路素子と半導体パッケージもしくはキャリア基板間の相互接続、または半導体パッケージもしくはキャリア基板間の相互接続、さらには半導体パッケージもしくはキャリア基板と装置におけるマザーボードもしくは接続用基板間の相互接続といった接続上の冗長性が生じてしまうために、高周波半導体装置としての高周波特性が劣化してしまうという問題点も生じることとなる。
【０００５】
このため、複数の高周波半導体回路素子を単一の半導体パッケージもしくはキャリア基板に実装することにより、部品点数の削減・装置の小型化・高周波特性の改善を図ろうとするマルチチップ実装が近年提案されている。かかる実装形態は、従来は計算機のような情報機器内部の半導体装置を構成する際に用いられていた実装形態であるが、近年は通信機器内部の高周波半導体装置に対しても応用されつつある。
【０００６】
一方、通信機器の無線部等を構成する高周波半導体装置は、装置構成の要件として前述したように発振器や増幅器等の半導体回路を有しているが、中でも搬送波を発生する目的で用いられる発振器とその周辺回路部位は、不要高周波信号の干渉を避ける目的から、低雑音増幅器や周波数変換器およびその周辺回路から成る受信系回路部位、ならびに送信用電力増幅器や周波数変換器およびその周辺回路からなる送信系回路部位と電気的に隔離された構成をとる場合が多い。したがって、高周波半導体装置全体の構造としては、受信系回路部位と送信系回路部位と発振回路部位とを独立した筐体構造に各々収納するような形態を有することが望ましい。
【０００７】
また、前述のような高周波半導体装置において、部品点数の削減・装置の小型化・高周波特性の向上を目的としてマルチチップ実装を行なう場合は、複数の高周波半導体回路素子が実装可能な構造を有する半導体パッケージもしくはキャリア基板を、さらに前述のような受信系回路部位と送信系回路部位と発振回路部位とを電気的に隔離できるような複数の筐体構造を有する構造として実現する必要が生じる。
【０００８】
このような構造の従来例として、鉄−ニッケル−コバルト合金等の金属ベース上に、鉄−ニッケル−コバルト合金等からなる枠体を銀ロウ等により複数個接合し、無線回路の構成に応じた接続を実現するために該当する枠体の一部に切り欠き部を設け、この切り欠き部にマイクロストリップ線路／ストリップ線路／マイクロストリップ線路変換構造を有する入出力接続用部品を嵌合・接着しているような構造を有する、いわゆるメタルウォールパッケージがある。
【０００９】
かかるメタルウォールパッケージによるマルチチップパッケージにおいては、各半導体回路素子は単体で個別に評価しておき、良品であることが確認された半導体回路素子のみを用いてこれを金スズ等を用いて金属ベース上に実装し、半導体回路素子の電極を入出力接続用部品に直接もしくは線路基板を介して金リボンもしくは金ワイヤ等により相互接続することにより、枠体外部との電気的接続を実現する構造となっている。
【００１０】
【発明が解決しようとする課題】
しかしながら前述のようなメタルウォールパッケージは、枠体に設けた切り欠き部に入出力接続用部品を嵌合・接着しているような構造であるために、気密性を保証し、かつ良好な高周波特性を実現するためには、高い工作精度を必要とし、製作が困難なものとなってしまうという問題点があった。また、特にミリ波のような高周波帯において使用できる部品は製造における良品率が低く、そのため一般に製造コストが高くなってしまうという問題点もあった。
【００１１】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、部品点数の削減および装置の小型化を目的としたマルチチップ実装を実現しつつ、所望の高周波半導体回路素子間を電気的に隔離して良好な高周波特性を実現し、しかも製造コストを低く抑えることができる高周波半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の高周波半導体装置は、誘電体基板の上面に複数の高周波半導体回路素子の電極が電気的に接続される電極配線が形成された複数の搭載部を設け、この各搭載部に高周波半導体回路素子を搭載してその電極を前記電極配線に電気的に接続し、前記誘電体基板上に、下面に前記搭載部に対応する複数の凹部を設けるとともにこの凹部間に接続配線が形成された誘電体蓋体を取着して、前記搭載部毎に前記凹部内に前記高周波半導体回路素子を収容するとともに前記搭載部間の前記電極配線同士を前記接続配線で電気的に接続したことを特徴とするものである。
【００１３】
【発明の実施の形態】
本発明の高周波半導体装置によれば、上記構成により、個々の高周波半導体回路素子の特性評価による検査は、この誘電体基板上にこの高周波半導体回路素子が実装された状態の、誘電体蓋体を取り付ける前の段階で行ない、実装された各高周波半導体回路素子が良品であることを確認した後に誘電体蓋体を誘電体基板上に取着することにより、高周波半導体装置として完成させることができる。このとき、誘電体蓋体に形成された凹部に収納される各高周波半導体回路素子の電極と電気的に接続されている電極配線の端部に設けられた接続配線との接続用領域と、誘電体蓋体の下面に形成された凹部間を電気的に接続するための接続配線の端部に設けられた電極配線との接続用領域とを導電性接着剤等により接着して電気的に接続することにより、凹部内に収容された各高周波半導体回路素子間の電気的接続を実現して高周波回路を構成し、かつ、例えば発振回路・受信系回路・送信系回路等をそれぞれ搭載部毎に凹部内へ収納することにより電気的に隔離することが可能となる。そのため、従来のような特にミリ波のような高周波帯において使用できる部品の良品率が低く、また製造コストが高いメタルウォールパッケージを用いた場合と比較して、部品点数の削減、装置の小型化を目的としたマルチチップ実装を実現しつつ、所望の高周波半導体回路素子間を電気的に隔離して良好な高周波特性を実現し、しかも製造コストを低く抑えることができる高周波半導体装置を提供することができる。
【００１４】
以下、図面に基づいて本発明の高周波半導体装置を詳細に説明する。
【００１５】
図１は本発明の高周波半導体装置の実施の形態の一例の概略構成を示す分解斜視図である。図１において、１は誘電体基板であり、41・42は、誘電体基板１の上面に設けられた搭載部に実装搭載された高周波半導体回路素子である。これら複数の高周波半導体回路素子41・42のそれぞれの入出力用電極(図示せず)は、ウェハプローブによる評価を実施できるように、素子の下面において信号導体および信号導体の両側に接地導体が同一平面上に形成されているコプレーナ線路の形態を有している。
【００１６】
101〜103・111〜113・121〜123・131〜133は、それぞれ誘電体基板１の上面の搭載部に形成された、高周波半導体回路素子41・42の電極が電気的に接続される電極配線である。ここでは、コプレーナ線路の形態となっている高周波半導体回路素子41・42の電極に対応して、高周波用線路導体として形成された信号用電極101・111・121・131とその両側の接地用電極102・103・112・113・122・123・132・133とが形成されている。誘電体基板１上に形成されたこれら信号用電極101・111・121・131および接地用電極102・103・112・113・122・123・132・133によって構成されるコプレーナ線路の特性インピーダンスは、誘電体基板１の厚みと比誘電率、ならびに信号用電極の幅、および信号用電極と接地用電極の間隔により決定される。通常は、高周波半導体回路素子41・42の入出力用電極の特性インピーダンスと整合するようにその値が決定される。
【００１７】
なお、誘電体基板１上面の搭載部において、高周波半導体回路素子41・42は基板表面と同一面上に搭載されていてもよく、基板上面に形成した凹部内に搭載されていてもよい。また、高周波半導体回路素子41・42と各電極配線101〜103・111〜113・121〜123・131〜133との電気的な接続は、ワイヤボンディングによってもよく、いわゆるフリップチップ実装法によって行なってもよい。
【００１８】
２は誘電体蓋体であり、31・32は、誘電体蓋体２の下面に設けられた、下面に開口を有する凹部31・32である。これら複数の凹部31・32は、誘電体基板１の上面の搭載部毎にそれぞれ高周波半導体回路素子41・42を実装した後に、誘電体蓋体２を誘電体基板１に取り付けた状態において、搭載部毎にその内部にそれぞれ高周波半導体回路素子41・42が収容される位置および大きさに形成されている。
【００１９】
201〜203は誘電体蓋体２の下面の凹部31・32間に形成された接続配線である。これら接続配線201〜203は、その両端部がそれぞれ両端側の搭載部31・32の各電極配線111〜113・121〜123と電気的に接続されて搭載部間でそれら電極配線111〜113・121〜123同士を電気的に接続する位置に、高周波用線路導体として形成されている。ここでは、コプレーナ線路の形態の電極配線111〜113・121〜123に対応させて、高周波用線路導体としての信号用電極201および接地用電極202・203が形成されている。これにより、誘電体蓋体２を誘電体基板１に取り付けた状態において、図２に要部斜視図で示すように、誘電体基板１上に形成されている電極配線の信号用電極111と121、および接地用電極112と122・113と123が、接続配線の信号用電極201および接地用電極202・203が当接されることによりそれぞれ電気的に接続される。これら各当接部には、電気的接続をより確実なものとするために半田や導電性接着剤等を併用してもよい。
【００２０】
なお、この例では、電極配線101〜103および131〜133が電気的に接続される他の接続配線または外部電気回路基板との接続については図示を省略している。
【００２１】
以上のような構成によれば、誘電体蓋体２を取り付ける前においては、誘電体基板１上の各搭載部に形成されている電極配線、すなわち信号用電極111と121、接地用電極112と122・113と123はそれぞれ切り離された状態にあり、これら電極の組をウェハプローブにより接続することにより、各電極配線に電極が接続された各高周波半導体回路素子41・42をそれぞれ搭載部毎に独立に評価することが可能となる。また、各高周波半導体回路素子41・42を評価して良品であることを確認した後に、誘電体蓋体２を誘電体基板１に取り付けた際には、誘電体蓋体２に形成されている接続配線すなわち信号用電極201および接地用電極202・203により、誘電体基板１上の搭載部間の電極配線同士すなわち信号用電極111と121、接地用電極112と122・113と123がそれぞれ電気的に接続されることとなる。このとき、誘電体蓋体２の比誘電率や凹部31・32以外の部分の厚み、および信号用電極201の幅、信号用電極201と接地用電極202・203の間隔は、誘電体蓋体２を誘電体基板１に取り付けた後の状態において、誘電体基板１上に形成されている信号用電極111と121、接地用電極112と122・113と123によって構成されるコプレーナ線路の特性インピーダンスに整合するようにそれぞれの値を決定することにより、搭載部間で各高周波半導体回路素子41・42同士を電気的に隔離しつつ、それらの間の相互接続において良好な高周波伝送特性を実現することが可能となる。
【００２２】
本発明の高周波半導体装置において、誘電体基板１には、従来から半導体パッケージやキャリア基板等に用いられている各種の誘電体材料を用いることが可能である。具体的な誘電体としては、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体を始めとする各種セラミックスやガラスセラミックス、あるいはPTFEやガラスエポキシ、ポリイミド等の有機樹脂系誘電体等を用いることができる。中でも、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックス等の気密封止が可能な材料を用いた場合には、蓋体にも同様の材料を用いることにより、高周波半導体回路素子を収容して良好に気密封止することが可能となる。
【００２３】
また、その搭載部および電極配線101〜103・111〜113・121〜123・131〜133は、搭載される高周波半導体回路素子41・42の実装形態に応じた構成にすればよい。例えば、ワイヤボンディング技術を用いて、高周波半導体回路素子と外部回路とを相互に接続する形態をとる場合であれば、誘電体基板１の表面にダイアタッチ用パターンを形成し、実装すべき高周波半導体回路素子41・42の入出力用電極に対応する位置に信号用電極および接地用電極を設ければよい。また、フリップチップ技術を用いて、高周波半導体回路素子41・42と外部回路とを相互に接続する形態をとる場合であれば、実装すべき高周波半導体回路素子41・42の入出力用電極に対応する位置に信号用電極および接地用電極を設ければよい。
【００２４】
誘電体蓋体２には、凹部を設けるために積層法で作製可能な誘電体材料等を用いればよく、具体的な誘電体としては、誘電体基板１と同様に、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体を始めとする各種セラミックスやガラスセラミックス、あるいは前述したような有機樹脂系誘電体材料等を用いることができる。中でも、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックス等の気密封止が可能な材料を用いた場合には、前述したように高周波半導体回路素子を収容して良好な気密封止を実現することが可能となる。また、誘電体基板１で用いた誘電体材料の誘電率よりも低い誘電率を有する誘電体材料を用いれば、誘電体蓋体２を誘電体基板１に取り付ける前と取り付けた後との電極配線におけるインピーダンスの変化を抑えられる効果もある。
【００２５】
また、誘電体蓋体２の下面に形成する凹部31・32は、誘電体基板１に誘電体蓋体２を取り付けた際に、高周波半導体回路素子41・42を収容できる位置に設け、寸法は収容すべき高周波半導体回路素子41・42の体積よりも大きければよいが、誘電体蓋体２の取り付け後に誘電体蓋体２の凹部31・32と誘電体基板１の表面とによって形成される空間において不要な共振等が発生しないように、なるべく小さく設定することが望ましい。また、誘電体蓋体２内における凹部31・32の周囲に、ヴィアホール等の貫通導体を使用周波数に対応する管内波長に対して十分小さな間隔で取り囲むように配設し、誘電体蓋体２の表面に、そのヴィアホールと導通するとともに半導体装置の接地とも導通している導体を形成することにより、高周波半導体回路素子41・42を収容する凹部31・32の電磁的なシールド効果を持たせることが可能となる。
【００２６】
凹部31・32の形成は、例えばセラミックスの場合であれば、焼成前のいわゆるグリーンシートの段階でパンチングやレーザ加工によりくりぬき部を設けた層を積層すればよい。また、有機系樹脂材料の場合であれば、くりぬき部を設けた層を積層したり、あるいはエッチング等の化学的プロセスを用いて凹部31・32を形成することも可能である。
【００２７】
そして、接続配線201〜203は、前記の電極配線と同一の線幅、線間距離とすればよく、配線長は短ければ短いほどよいが、配線長は凹部31・32間の距離によるために、誘電体蓋体２の機械的強度に劣化が生じない範囲で短くすればよい。
【００２８】
【実施例】
次に、本発明の高周波半導体装置について具体例を説明する。
【００２９】
厚み0.2ｍｍ、比誘電率8.8のアルミナセラミックスからなる誘電体基板１の上面に、２箇所の高周波半導体回路素子の搭載部を設け、それぞれに幅0.13ｍｍの信号用電極111・121を形成するとともにその両側にそれぞれ0.065ｍｍの間隔で幅0.2ｍｍの接地用電極112・113・122・123を形成することにより、コプレーナ線路の形態の電極配線を作製した。このときコプレーナ線路の特性インピーダンスは約50オームに設定した。
【００３０】
また厚み1.0ｍｍ、比誘電率4.9のガラスセラミック基板から成る誘電体蓋体２の下面に、誘電体基板１の搭載部に対応した、高周波半導体回路素子を収容するための凹部を形成し、この凹部間に、幅0.17ｍｍの信号用電極201を形成するとともにその両側にそれぞれ0.05ｍｍの間隔で幅0.2ｍｍの接地用電極202・203を形成した。
【００３１】
そして、この誘電体蓋体２を誘電体基板１上に凹部と搭載部とを対応させて取着し、誘電体蓋体２の下面に形成した信号用電極201および接地用電極202・203の各端部と、誘電体基板１の上面に形成した信号用電極101・111および接地用電極112・113・122・123の各端部とがそれぞれ重なる部位をハンダ付けにより接着し、搭載部間の電極配線同士を接続配線で電気的に接続した、本発明の高周波半導体装置における伝送線路構造を形成した。
【００３２】
この伝送線路構造における高周波信号の伝送特性をネットワークアナライザを用いて測定した。その結果を図３に線図で示す。図３において、横軸は周波数（単位：ＧＨｚ）を、縦軸はＳパラメータＳ11およびＳ21の絶対値を対数表示した値（単位：ｄＢ）を表し、特性曲線のうち破線はＳ11の周波数特性を、実線はＳ21の周波数特性を示している。この結果より分かるように、反射係数であるＳ11は広帯域にわたって低く抑えられており、一方、通過特性を示すＳ21の特性曲線が示すように極めて良好な伝送特性を有している。
【００３３】
さらに、それぞれ対応する凹部31・32で封止された構造の搭載部間における電気的な隔離の状態について、送信系回路部位と発振回路部位とをそれぞれ近接させて配置した凹部31・32に収容し、それらが近接した状態において各高周波半導体回路素子を動作させたところ、各高周波半導体回路素子は正常に動作し、送信機としても正常に動作していることから、各搭載部間は各凹部31・32により電気的に良好に隔離されていることが確認できた。これにより、誘電体基板１上において各搭載部を近接させて配置することが可能となり、高周波半導体装置のより一層の小型化を図ることができるものであることが確認できた。
【００３４】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、上記の例では各搭載部および各凹部内にそれぞれ１個ずつの高周波半導体回路素子を搭載実装し収容した例を示したが、高周波回路の仕様に応じてそれぞれ複数個の高周波半導体回路素子を搭載実装し収容してもよいことは言うまでもない。
【００３５】
【発明の効果】
以上のように、本発明の高周波半導体装置によれば、誘電体基板の上面に複数の高周波半導体回路素子の電極が電気的に接続される電極配線が形成された複数の搭載部を設け、この各搭載部に高周波半導体回路素子を搭載してその電極を電極配線に電気的に接続し、この誘電体基板上に、下面に搭載部に対応する複数の凹部を設けるとともにこの凹部間に接続配線が形成された誘電体蓋体を取着して、搭載部毎に凹部内に高周波半導体回路素子を収容するとともに搭載部間の電極配線同士を接続配線で電気的に接続したことから、以下のような有利な効果を有するものである。
【００３６】
まず、個々の高周波半導体回路素子の特性評価による検査は、この誘電体基板上にこの高周波半導体回路素子が実装された状態の、誘電体蓋体を取り付ける前の段階で行ない、実装された各高周波半導体回路素子が良品であることを確認した後に誘電体蓋体を誘電体基板上に取着することにより、高周波半導体装置として完成させることができる。
【００３７】
また、誘電体蓋体に形成された凹部に収納される各高周波半導体回路素子の電極と電気的に接続されている電極配線同士を各搭載部間で誘電体蓋体の下面に形成された凹部間を電気的に接続するための接続配線により電気的に接続することにより、凹部内に収容された各高周波半導体回路素子間の電気的接続を実現して高周波回路を構成し、かつ、各搭載部間同士すなわち凹部間同士をそれぞれ良好に電気的に隔離することが可能となる。
【００３８】
したがって、従来のマルチチップパッケージ等を用いた高周波半導体装置と比較して、部品点数の削減および装置の小型化を目的としたマルチチップ実装を実現しつつ、所望の高周波半導体回路素子間を電気的に隔離して良好な高周波特性を実現し、しかも製造コストを低く抑えることができる高周波半導体装置を提供することができる。
【００３９】
また、搭載部毎の高周波半導体回路素子の封止と各高周波半導体回路間の電気的な接続を誘電体蓋体の取付けにより同時に行なえるため、組立工数の削減といった製造上有利な効果をも有するものである。
【図面の簡単な説明】
【図１】本発明の高周波半導体装置の実施の形態の一例の概略構成を示す分解斜視図である。
【図２】図1に示す高周波半導体装置について誘電体基板に誘電体蓋体を取着した状態を示す要部斜視図である。
【図３】本発明の高周波半導体装置における電極配線と接続配線とによる伝送線路構造の反射特性および伝送特性を示す線図である。
【符号の説明】
１・・・・・・・・・・・・・・・・・・・・・誘電体基板
101、111、121、131・・・・・・・・・・・・・信号用電極（電極配線）
102、103、112、113、122、123、132、133・・・接地用電極（電極配線）
２・・・・・・・・・・・・・・・・・・・・・誘電体蓋体
31、32・・・・・・・・・・・・・・・・・・・凹部
201・・・・・・・・・・・・・・・・・・・・・信号用電極（接続配線）
202、203・・・・・・・・・・・・・・・・・・接地用電極（接続配線）
41、42・・・・・・・・・・・・・・・・・・・高周波半導体回路素子
【図１】
0004206185.tif 000002
【図２】
0004206185.tif 000003
【図３】
0004206185.tif 000004