(57)【特許請求の範囲】
【請求項１】
基板上に、複数の画素と、該画素に表示信号であるアナログ電圧信号を入力するための複数の信号線が形成され、前記画素のそれぞれには電流によって発光強度が変化する発光素子と、該発光素子を駆動するための画素回路が形成された画像表示装置であって、前記画素回路には、前記発光素子への電流を、供給および遮断の２状態で制御するスイッチ手段と、表示信号である前記アナログ電圧信号とは無関係に前記スイッチ手段を前記２状態のいずれかにプリセットするプリセット手段と、表示信号である前記アナログ電圧信号に従って前記スイッチ手段の状態を反転するリセット手段を具備し、前記スイッチ手段は、前記発光素子への電流を供給および遮断する少なくとも１つの薄膜トランジスタと、該薄膜トランジスタのゲート電極電圧を保持するキャパシタで構成され、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段であるキャパシタを具備し、前記リセット手段は少なくとも１つの薄膜トランジスタを具備し、前記スイッチ手段を構成する薄膜トランジスタのゲート電極に、前記リセット手段が具備する薄膜トランジスタのソース電極あるいはドレイン電極が接続し、前記信号線の他に三角波電圧信号を供給する三角波供給配線を具備し、前記信号線に供給されるアナログ電圧信号と前記三角波供給配線に供給される三角波電圧信号のいずれかを選択して前記キャパシタに供給する選択手段を具備し、前記選択手段は、前記三角波供給配線と、前記信号線にそれぞれ接続する２つの薄膜トランジスタで構成され、前記リセット手段のキャパシタの一方の電極は、前記リセット手段が具備する薄膜トランジスタのゲート電極に、もう一方の電極は、前記選択手段を構成する２つの薄膜トランジスタに接続していることを特徴とする画像表示装置。
【請求項２】
請求項１の画像表示装置であって、前記画素回路は薄膜トランジスタを用いて形成されていることを特徴とする画像表示装置。
【請求項３】
請求項１の画像表示装置であって、前記画素回路はｎチャネル型あるいはｐチャネル型のいずれか一方の薄膜トランジスタのみを用いて形成されていることを特徴とする画像表示装置。
【請求項４】
請求項１の画像表示装置であって、前記リセット手段は、前記リセット手段が具備する薄膜トランジスタのスレッショルド電圧をキャンセルするためのスレッショルド電圧キャンセル手段を具備し、前記スレッショルド電圧キャンセル手段は、前記リセット手段が具備する薄膜トランジスタのゲート電極−ソース電極間あるいはゲート電極−ドレイン電極間の短絡と開放を制御するもう一つの薄膜トランジスタで構成されていることを特徴とする画像表示装置。
【請求項５】
請求項１の画像表示装置であって、前記プリセット手段は、プリセット信号を伝えるプリセット信号配線と、前記スイッチ手段を構成する前記キャパシタを充電あるいは放電するための少なくとも１つの薄膜トランジスタで構成されることを特徴とする画像表示装置。
【請求項６】
請求項１の画像表示装置であって、前記画素回路には、前記発光素子に供給する電流を一定に保つための定電流回路を具備していることを特徴とする画像表示装置。
【請求項７】
基板上に、複数の画素と、該画素に表示信号であるアナログ電圧信号を入力するための複数の信号線が形成され、前記画素のそれぞれには電流によって発光強度が変化する発光素子と、該発光素子を駆動するための画素回路が形成された画像表示装置であって、前記画素回路には、前記発光素子への電流を、供給および遮断の２状態で制御するスイッチ手段と、表示信号である前記アナログ電圧信号とは無関係に前記スイッチ手段を前記２状態のいずれかにプリセットするプリセット手段と、表示信号である前記アナログ電圧信号に従って前記スイッチ手段の状態を反転するリセット手段を具備し、前記スイッチ手段は、前記発光素子への電流を供給および遮断する少なくとも１つの薄膜トランジスタと、該薄膜トランジスタのゲート電極電圧を保持するキャパシタで構成され、前記リセット手段は、前記アナログ電圧信号を記憶する記憶手段であるキャパシタを具備し、前記リセット手段は少なくとも１つの薄膜トランジスタを具備し、前記スイッチ手段を構成する薄膜トランジスタのゲート電極に、前記リセット手段が具備する薄膜トランジスタのソース電極あるいはドレイン電極が接続し、前記リセット手段が具備するキャパシタの一方の電極は、前記リセット手段が具備する薄膜トランジスタのゲート電極に、もう一方の電極は、前記信号線とに接続しており、前記信号線には、前記アナログ電圧信号と三角波電圧信号が時間的に分割して供給されていることを特徴とする画像表示装置。
【請求項８】
請求項７の画像表示装置であって、前記画素回路は薄膜トランジスタを用いて形成されていることを特徴とする画像表示装置。
【請求項９】
請求項７の画像表示装置であって、前記画素回路はｎチャネル型あるいはｐチャネル型のいずれか一方の薄膜トランジスタのみを用いて形成されていることを特徴とする画像表示装置。
【請求項１０】
請求項７画像表示装置であって、前記リセット手段は、前記リセット手段が具備する薄膜トランジスタのスレッショルド電圧をキャンセルするためのスレッショルド電圧キャンセル手段を具備し、前記スレッショルド電圧キャンセル手段は、前記リセット手段が具備する薄膜トランジスタのゲート電極−ソース電極間あるいはゲート電極−ドレイン電極間の短絡と開放を制御するもう一つの薄膜トランジスタで構成されていることを特徴とする画像表示装置。
【請求項１１】
請求項７の画像表示装置であって、前記プリセット手段は、プリセット信号を伝えるプリセット信号配線と、前記スイッチ手段を構成する前記キャパシタを充電あるいは放電するための少なくとも１つの薄膜トランジスタで構成されることを特徴とする画像表示装置。
【請求項１２】
請求項７の画像表示装置であって、前記画素回路には、前記発光素子に供給する電流を一定に保つための定電流回路を具備していることを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に関する。特に本発明は画素に発光素子がある画像表示装置に関する。
【０００２】
【従来の技術】
画素に発光素子を使用した画像表示装置として、エレクトロルミネッセンス（以下、ＥＬと略す）素子を用いたＥＬディスプレイが報告されている。さらに、アクティブマトリクス型のＥＬディスプレイでは、信号や電流を伝える配線をマトリクス状に配線し、画素にはＥＬ素子の他に、アクティブ素子である薄膜トランジスタ（以下ＴＦＴと略す）で形成した画素回路を内蔵している。画素回路がＥＬ素子の発光輝度を制御する方法として、画素回路がＥＬ素子へ供給する時間を変調する方法があり、SID'00 DIGEST pp924-927のFig1,Fig2,Fig6に報告されている。
ＥＬ素子を使った従来の画素を図１５に示す。画素１５１は、画素回路とＥＬ素子１５６によって構成され、画素回路はＴＦＴ１５２〜１５４、キャパシタ１５５によって構成されている。
また、画素１５１には、表示信号であるデジタル信号を入力する信号線Ｄｌｉｎｅ、ＥＬ素子１５６に電流を供給する配線Ｖｌｉｎｅ、Ｄｌｉｎｅの信号をキャパシタ１５５に書き込む信号を供給する信号線ＰＳ、キャパシタ１５５をリセットする信号を供給する信号線ＥＳが接続している。
画素１５１は次のような駆動方法によって多階調の輝度を発生することができる。たとえば６ビット階調＝６４階調の輝度を発生する場合、１枚の画像を表示する期間である１フレーム期間を６つのサブフレーム期間に分け、６つのサブフレーム期間の各期間において、以下の動作を行う。
サブフレームの始めで、信号線Ｄ１に表示信号であるデジタル電圧信号ｂｘを供給し、信号線ＰＳにＨレベルのパルスを供給することでＴＦＴ１５２がＯＮになり、デジタル電圧信号ｂｘはキャパシタ１５５に記憶される。
サブフレーム期間中はキャパシタ１５５がデジタル電圧信号ｂｘを記憶しており、その電圧ｂｘがＬレベルの場合にはＴＦＴ１５４がＯＮであるのでＥＬ素子１５６は点灯し、  Ｈレベルの場合にはＴＦＴ１５４がＯＦＦであるのでＥＬ素子１５６は消灯する。
所定の点灯時間が経過した後、信号線ＥＳにＨレベルにパルスが供給され、ＴＦＴ１５３がＯＮになりキャパシタ１５５をリセットし、ＴＦＴ１５４はＯＦＦになる。
前記の所定の点灯時間を、各サブフレーム期間で３２：１６：８：４：２：１の比率になるように設定し、デジタル電圧信号ｂｘとして表示データの各ビットに対応した電圧をＭＳＢから順に供給することで、１フレーム期間では画素の平均輝度は表示データに比例したものになる。なお、Ｈレベル、Ｌレベルはデジタル電圧信号の２値の電圧の意味である。
画素１５１を２次元的に配列し、各画素に順番に表示信号を書き込むことによって画像を表示することができる。
このように、ＥＬ素子の発光時間を変えることによって平均輝度を制御する方法では、ＥＬ素子１５６を流れる電流は表示信号に依存しないため、線形性のよい多階調表示が得やすい利点があり、ＥＬディスプレイは滑らかに明るさが変化する画像を表示することができる。
【０００３】
【発明が解決しようとする課題】
図１５のようにして、１フレーム期間を複数のサブフレームに分けて表示信号を書き込むと、各画素に表示信号を書き込む回数が多くなる。たとえば、６ビット（６４階調）の画像を表示する場合は６回、８ビット（２５６階調）の画像を表示する場合は８回表示信号を書き込む必要がある。それに反比例して画素に表示信号を書き込む時間は短くなる。すると、画素数が多い高解像度のディスプレイでは書き込み時間が制限されるため、１フレームに何度も表示信号を書き込むことができなくなる。
また、１フレーム期間に点灯する時間が複数存在すると、動画像を目で追従するときに擬似輪郭あるいはＦａｌｓｅＰｉｘｅｌと呼ばれるノイズが発生することが報告されている。
さらに、ビットの重みで点灯時間を分割しているので、基本的に画素の平均輝度は表示信号に比例する。そのため、γ補正をする場合、画像のビット数よりもさらに多くのサブフレームが必要になるため非常に困難である。
本発明では、１フレーム期間に各画素に書き込む回数を少なくしたので高解像度化が容易である。１フレーム期間に点灯期間は１度であり、擬似輪郭は発生しない。さらに、γ補正を容易に実現する。
【０００４】
【課題を解決するための手段】
本発明の画像表示装置の画素回路には、発光素子への電流を、供給および遮断の２状態で制御するスイッチ手段と、表示信号であるアナログ電圧信号とは無関係に前記スイッチ手段を２状態のいずれかにプリセットするプリセット手段と、表示信号であるアナログ電圧信号に従ってスイッチ手段の状態を反転するリセット手段を具備している。
【０００５】
【発明の実施の形態】
（１）図１に本発明の第一の実施例の画素およびその周辺の回路図を示す。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ１３〜１６、キャパシタ１７、１８で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ１３〜１６は全てｎチャネル型の薄膜トランジスタである。表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、ＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２がマトリクス状に配線されている。キャパシタ１８の一端は電極１９に接続されている。電極１９は外部で接地された配線で構成するか、共通電極２９に接続するか、あるいは配線Ｅ１に接続している。
ＴＦＴ１６はスイッチ手段であり、配線Ｅ１からＥＬ素子２１への電流の供給と遮断を制御する。キャパシタ１８はスイッチ手段であるＴＦＴ１６のゲート電圧を保持することでＴＦＴ１６のＯＮ／ＯＦＦの状態を記憶する。ＴＦＴ１５はプリセット手段であり、信号線Ｐ１にポジティブパルスが入力された時にキャパシタ１８に電圧をプリセットする。ＴＦＴ１４はリセット手段であり、ゲート電圧がスレッショルド電圧を超えるか否かによってキャパシタ１８の電圧のリセットを制御する。ＴＦＴ１３はＴＦＴ１４のスレッショルド電圧キャンセル手段である。キャパシタ１７は信号線Ｄ１の表示信号であるアナログ電圧信号とＴＦＴ１４のスレッショルド電圧の差電圧を記憶する記憶手段である。
図２に本発明の第一および第二の実施例の構成図を示す。ガラス基板１の表面には、表示領域１１があり、複数の画素１２が形成されている。本発明の第一の実施例では、ガラス基板１の表面には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎへ制御信号を発生する走査回路２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路３が配置されている。走査回路２、信号回路３はそれぞれＴＦＴでガラス基板１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路２は表示領域１１の両側に配置することで、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎへの信号の供給能力を上げることができる。また、信号回路３は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。
基板１の外部にある電源２６は、接地電極２８と配線Ｅ１〜Ｅｍの全てに接続している。配線Ｅ１〜Ｅｍは基板１の表面あるいは外部で互いに接続しており、基板１の表面で接続している場合は、配線Ｅ１〜Ｅｍ間で隣接する配線を短絡する配線を多数作成し、配線Ｅ１〜Ｅｍを１つの網目状の電極として形成してもよい。
電源２６と配線Ｅ１〜Ｅｍの間にはスイッチ２５があり、電源２６からの電流供給を制御している。そのため、スイッチは電源２６と接地電極２８の間にあってもかまわない。あるいは、スイッチ２５はＴＦＴで作成して配線Ｅ１〜Ｅｍと各画素１２の接続点に並列に配置してもかまわない。
図２には記載していないが、表示領域１１を覆うように共通電極２９が形成されており、全ての画素１２のＥＬ素子２１に接続している。また、共通電極２９は接地電極２８と電気的に接続している。画素１２のＥＬ素子２１の発光は、ガラス基板１からガラス基板の背面方向に透過し、図２の図面の背面から表示画像を見ることができる。共通電極２９を透明にした場合は、図２の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。
ところで、図１では表示領域１１に画素１２を２×２の４つしか記述しなかったが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎは４８０本になる。
図３（Ａ）に本発明の第一の実施例の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図３（Ｂ）は１フレーム期間における図３（Ａ）の波形のタイミングチャートを示す。
図３（Ａ）の横軸は時間である。波線の部分では時間の連続性がないことを意味している。ＳＷ２５はスイッチ２５のＯＮ／ＯＦＦ動作の状態を示している。Ｗ１、Ｐ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｗ１、Ｐ１の信号はそれぞれ２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｗ１においてＨＨレベルはＴＦＴ１３がＯＮになる電圧、ＬＬレベルはＴＦＴ１３がＯＦＦになる電圧である。Ｐ１において、ＨレベルはＴＦＴ１６をＯＮにするのに十分な電圧、ＬレベルはＴＦＴ１６をＯＦＦにするのに十分な電圧を意味する。また、信号線Ｄ１およびノードａ、ｂのアナログ電圧はＬレベル電圧を基準電圧０Ｖとして記述する。図３（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図３（Ａ）のＷ１、Ｐ１、Ｄ１の記号の数字"１"は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図３（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａと、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。
期間Ａではスイッチ２５はＯＦＦであり、ＴＦＴ１６のＯＮ／ＯＦＦ状態にかかわらずＥＬ素子２１には電流は流れず、ＥＬ素子２１は点灯していない。
期間Ａ１において、信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ１７の一端にも同電圧が供給される。はじめにＰ１をＨレベルにすると、ＴＦＴ１５を通してノードｂにＨレベルの電圧が供給される。次にＷ１をＨＨレベルにするとＴＦＴ１３がＯＮになり、ノードａはＨレベルになる。その後、Ｐ１をＬレベルにするとＴＦＴ１４を通して電流が流れ、ノードａとノードｂにはＴＦＴ１４のドレイン−ソース電極間のＯＮ／ＯＦＦがちょうど切り替わるときのゲート電極−ソース電極間の電圧であるスレッショルド電圧Ｖｔｈが残留し、キャパシタ１７のもう一端に印加される。最後に、Ｗ１をＬＬレベルにするとノードａはノードｂと切り離され、キャパシタ１７は表示信号であるアナログ電圧Ｖｄａｔａと、ＴＦＴ１４のスレッショルド電圧であるＶｔｈの差電圧"Ｖｄａｔａ−Ｖｔｈ"を記憶する。
期間Ａ２では、他のラインの画素に書き込みをしているので、Ｗ１、Ｐ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ１４がＯＦＦであるのでキャパシタ１７が記憶したＶｄａｔａ−Ｖｔｈの電圧は保存されている。
期間Ｃにおいては、画素１２は点灯動作をする。期間Ｃの始めに、Ｐ１にＨレベルのパルスを供給する。すると、ＴＦＴ１５を通してキャパシタ１８にＨレベルの電圧が印加され、ＴＦＴ１６はＯＮになる。Ｐ１がＬレベルになった後も、キャパシタ１８がＨレベルの電圧を記憶しているので、ＴＦＴ１６はＯＮの状態を保持する。なお、Ｐ１〜Ｐｍ全てにパルスが供給され、全ての画素が同様な動作をする（プリセット動作）。
次に、スイッチ２５をＯＮにして電源２６からＴＦＴ１６に電流を供給する。キャパシタ１８にはＨレベルの電圧が記憶されているので、ＴＦＴ１６はＯＮであり、ＥＬ素子２１に電流が供給されてＥＬ素子２１は発光する。一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最低電圧から最高電圧へ一様に増加する三角波を入力する。期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に上昇するので、画素１２のノードａの電圧も上昇する。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａとが等しくなったとき、ノードａの電圧がちょうどＴＦＴ１４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ１４はＯＦＦからＯＮに変化し、キャパシタ１８の電荷がＴＦＴ１４を通して放電され、ノードｂの電位はＬレベルになる。するとＴＦＴ１６はＯＦＦになり、ＴＦＴ１６を流れる電流が０になってＥＬ素子１２は消灯する（リセット動作）。
信号線Ｄ１に三角波を入力するとき、信号線Ｐ１はＬレベルに固定にする必要がある。なぜならば、ＴＦＴ１４のスレッショルド電圧ＶｔｈはＰ１はＴＦＴ１４のソース電極の電圧を基準としているからである。つまり、信号線Ｐ１のＬレベルの電圧は、三角波に対して基準電圧となっている。
最後にスイッチ２５を再びＯＦＦにすることで、期間Ｃは終了する。
以上のように期間ＣにおいてＴＦＴ１６をＯＮにするプリセット動作は表示信号にかかわらず期間Ｃの始めに行われ、ＴＦＴ１６をＯＦＦにするリセット動作のタイミングは、表示信号であるアナログ電圧Ｖｄａｔａに依存する。したがって、アナログ電圧ＶｄａｔａによってＥＬ素子２１のＯＮとＯＦＦ時間の比率を、スイッチ２５がＯＮである時間の０％から１００％まで変化できる。
ＥＬ素子２１が発光状態のときにＥＬ素子２１の発光輝度ががほぼ一定になるように、電源２６から電流を供給することで、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率、すなわち表示信号であるアナログ電圧Ｖｄａｔａによって制御することができる。
したがって、表示信号であるアナログ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第一の実施例によって階調のある画像を表示することができる。
さらに、信号線Ｄ１に入力する三角波の傾斜角度に変化をつけるだけで、アナログ電圧信号Ｖｄａｔａ−平均輝度の関係に対して容易にγ補正をすることもできる。なお、、図示された三角波に代えて、階段状に電圧が増加する電圧波形のように時間経過に対して電圧が不連続に増加する波形を用いてもよい。
さらに、１フレーム内にＥＬ素子が発光している時間は必ず連続しており、動画像を表示しても擬似輪郭は発生しない。
さらに、１フレーム期間で各画素１２に表示信号を書き込む回数は１回であるので、書き込み回数が少なく、高解像度化が容易である。
したがって本発明の第一の実施例によって、γ補正が容易で、動画に対して擬似輪郭が発生せず、高解像度化が容易なＥＬディスプレイを構成することができる。
本発明の第一の実施例の第一の変形例として、ＴＦＴ１６をｐチャネル型の薄膜トランジスタで形成する構成をすることもできる。この場合、ＴＦＴ１６はゲート電位がＨレベルのときにＯＦＦ、Ｌレベルの時にＯＮになるので、期間Ｃにおけるプリセット動作によりＯＦＦになり、リセット動作により反転してＯＮ状態になる。つまり、期間ＣにおけるＥＬ素子の点灯、消灯期間が反転する。結果として、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率、すなわち表示信号であるアナログ電圧Ｖｄａｔａによって制御することができるので、本発明の第一の実施例と等価である。
本発明の第一の実施例の第二の変形例として、プリセット動作を開始するＨパルスとを供給する配線と、三角波の基準となる電圧を供給する配線を分けて構成することもできる。
図４に本発明の第一の実施例の第二の変形例の画素の回路図を示す。画素１２を構成するＴＦＴ１３〜１６、キャパシタ１７、１８、ＥＬ素子２１は図１と全く同じであるが、ＴＦＴ１４のソース電極と、キャパシタ１８の一端が電極２４に接続する構成になっている点が図１と異なる。電極２４は複数の画素１２を接続する配線で形成されており、信号線Ｄ１に供給される三角波の基準となる電圧が外部から供給されている。本発明の第一の実施例の第二の変形例でも、図３と同様の動作波形で動作することができ、第一の実施例としての効果を得ることができる。
本発明の第一の実施例の第三の変形例として、図２に示した電源２６とスイッチ２５と並列に、図５に示すように電源２６とは逆極性の電源３２とスイッチ３１で構成した回路を負荷することができる。スイッチ２５をＯＦＦの期間にスイッチ３１をＯＮにすることで、ＥＬ素子２１に残留している電荷を取り除くことができる。
本発明の第一の実施例の第四の変形例として、ＥＬ素子の陽極と陰極の向きを逆にして電流ＩＬＥＤを逆向きに流して点灯することもできる。その場合、電源２６の陽極と陰極を逆向きにして接続して逆方向の電流を供給する。
（２）図６に本発明の第二の実施例の画素およびその周辺の回路図を示す。本発明の第一の実施例がｎチャネルＴＦＴを基本として構成されているのに対し、本発明の第二の実施例はｐチャネルＴＦＴを基本として構成されている。画像を表示する表示領域１１には２次元的に画素１２が複数配列されている。画素１２は、ＴＦＴ３３〜３６、キャパシタ３７、３８で構成される画素回路と、ＥＬ素子２１で構成されている。ＥＬ素子２１の陰極は共通電極２９に接続されている。ＴＦＴ３３〜３６は全てｐチャネル型の薄膜トランジスタである。表示領域１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、ＥＬ素子２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２がマトリクス状に配線されている。キャパシタ３８の一端は電極３９に接続されている。電極３９は外部で接地された配線で構成するか、共通電極２９に接続するか、あるいは配線Ｅ１に接続している。
ＴＦＴ３６はスイッチ手段であり、配線Ｅ１からＥＬ素子２１への電流の供給と遮断を制御する。キャパシタ３８はスイッチ手段であるＴＦＴ３６のゲート電圧を保持することでＴＦＴ３６のＯＮ／ＯＦＦの状態を記憶する。ＴＦＴ３５はプリセット手段であり、信号線Ｐ１にネガティブパルスが入力された時にキャパシタ３８に電圧をプリセットする。ＴＦＴ３４はリセット手段であり、ゲート電圧がスレッショルド電圧を超えるか否かによってキャパシタ３８の電圧のリセットを制御する。ＴＦＴ３３はＴＦＴ３４のスレッショルド電圧キャンセル手段である。キャパシタ３７は信号線Ｄ１の表示信号であるアナログ電圧信号とＴＦＴ３４のスレッショルド電圧の差電圧を記憶する記憶手段である。
図２に本発明の第一および第二の実施例の構成図を示す。本発明の第二の実施例は第一の実施例と比べて画素１２内部が異なるが、画素１２の外部の構成は同じであるので、図２についての説明は、本発明の第一の実施例と全く同になるのでここでは省略する。
ところで、図６では表示領域１１に画素１２を２×２の４つしか記述しなかったが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎは４８０本になる。
図７（Ａ）に本発明の第一の実施例の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図７（Ｂ）は１フレーム期間における図７（Ａ）の波形のタイミングチャートを示す。
図７（Ａ）の横軸は時間である。波線の部分では時間の連続性がないことを意味している。ＳＷ２５はスイッチ２５のＯＮ／ＯＦＦ動作の状態を示している。Ｗ１、Ｐ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｗ１、Ｐ１の信号はそれぞれ２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｗ１においてＬＬレベルはＴＦＴ３３がＯＮになる電圧、ＨＨレベルはＴＦＴ３３がＯＦＦになる電圧である。Ｐ１において、ＬレベルはＴＦＴ３６をＯＮにするのに十分な電圧、ＨレベルはＴＦＴ３６をＯＦＦにするのに十分な電圧を意味する。また、信号線Ｄ１およびノードａ、ｂのアナログ電圧はＨレベル電圧を基準電圧０Ｖとして記述する。図７（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図７（Ａ）のＷ１、Ｐ１、Ｄ１の記号の数字"１"は、１列目、１行目の画素１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図７（Ｂ）のタイミングチャートは縦軸を表示領域１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａと、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。
期間Ａではスイッチ２５はＯＦＦであり、ＴＦＴ３６のＯＮ／ＯＦＦ状態にかかわらずＥＬ素子２１には電流は流れず、ＥＬ素子２１は点灯していない。
期間Ａ１において、信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ３７の一端にも同電圧が供給される。はじめにＰ１をＬレベルにすると、ＴＦＴ３５を通してノードｂにＬレベルの電圧が供給される。次にＷ１をＬＬレベルにするとＴＦＴ３３がＯＮになり、ノードａはＬレベルになる。その後、Ｐ１をＨレベルにするとＴＦＴ３４を通して電流が流れ、ノードａとノードｂにはＴＦＴ３４のドレイン−ソース電極間のＯＮ／ＯＦＦがちょうど切り替わるときのゲート−ソース電極間の電圧であるスレッショルド電圧Ｖｔｈが残留し、キャパシタ３７のもう一端に印加される。最後に、Ｗ１をＨＨレベルにするとノードａはノードｂと切り離され、キャパシタ３７は表示信号であるアナログ電圧Ｖｄａｔａと、ＴＦＴ３４のスレッショルド電圧であるＶｔｈの差電圧"Ｖｄａｔａ−Ｖｔｈ"を記憶する。
期間Ａ２では、他のラインの画素に書き込みをしているので、Ｗ１、Ｐ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ３４がＯＦＦであるのでキャパシタ３７が記憶したＶｄａｔａ−Ｖｔｈの電圧は保存されている。
期間Ｃにおいては、画素１２は点灯動作をする。期間Ｃの始めに、Ｐ１にＬレベルのパルスを供給する。すると、ＴＦＴ３５を通してキャパシタ３９にＬレベルの電圧が印加され、ＴＦＴ３６はＯＮになる。Ｐ１がＨレベルになった後も、キャパシタ３９がＬレベルの電圧を記憶しているので、ＴＦＴ３６はＯＮの状態を保持する。なお、Ｐ１〜Ｐｍ全てにパルスが供給され、全ての画素が同様な動作をする（プリセット動作）。
次に、スイッチ２５をＯＮにして電源２６からＴＦＴ３６に電流を供給する。キャパシタ３８にはＬレベルの電圧が記憶されているので、ＴＦＴ３６はＯＮであり、ＥＬ素子２１に電流が供給されてＥＬ素子２１は発光する。一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最高電圧から最低電圧へ一様に減少する三角波を入力する。期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に下降するので、画素１２のノードａの電圧も下降する。信号線Ｄ１の電圧と、各画素１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａとが等しくなったとき、ノードａの電圧が
ちょうどＴＦＴ３４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ３４はＯＦＦからＯＮに変化し、キャパシタ３８の電荷がＴＦＴ３４を通して放電され、ノードｂの電位はＨレベルになる。するとＴＦＴ３６はＯＦＦになり、ＴＦＴ３６を流れる電流が０になってＥＬ素子１２は消灯する（リセット動作）。
信号線Ｄ１に三角波を入力するとき、信号線Ｐ１はＨレベルに固定にする必要がある。なぜならば、ＴＦＴ３４のスレッショルド電圧ＶｔｈはＰ１はＴＦＴ３４のソース電極の電圧を基準としているからである。つまり、信号線Ｐ１のＨレベルの電圧は、三角波に対して基準電圧となっている。
最後にスイッチ２５を再びＯＦＦにすることで、期間Ｃは終了する。
以上のように期間ＣにおいてＴＦＴ１６をＯＮにするプリセット動作は表示信号にかかわらず期間Ｃの始めに行われ、ＴＦＴ１６をＯＦＦにするリセット動作のタイミングは、表示信号であるアナログ電圧Ｖｄａｔａに依存する。したがって、アナログ電圧ＶｄａｔａによってＥＬ素子２１のＯＮとＯＦＦ時間の比率を、スイッチ２５がＯＮである時間の０％から１００％まで変化できる。
ＥＬ素子２１が発光状態のときにＥＬ素子２１の発光輝度ががほぼ一定になるように、電源２６から電流を供給することで、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率、すなわち表示信号であるアナログ電圧Ｖｄａｔａによって制御することができる。
したがって、表示信号であるアナログ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第一の実施例によって階調のある画像を表示することができる。
さらに、信号線Ｄ１に入力する三角波の傾斜角度に変化をつけるだけで、アナログ電圧信号Ｖｄａｔａ−平均輝度の関係に対して容易にγ補正をすることもできる。
さらに、１フレーム内にＥＬ素子が発光している時間は必ず連続しており、動画像を表示しても擬似輪郭は発生しない。
さらに、１フレーム期間で各画素１２に表示信号を書き込む回数は１回であるので、書き込み回数が少なく、高解像度化が容易である。
したがって本発明の第二の実施例によって、γ補正が容易で、動画に対して擬似輪郭が発生せず、高解像度化が容易なＥＬディスプレイを構成することができる。
本発明の第二の実施例の第一の変形例として、ＴＦＴ３６をｎチャネル型の薄膜トランジスタで形成する構成をすることもできる。この場合、ＴＦＴ３６はゲート電位がＬレベルのときにＯＦＦ、Ｈレベルの時にＯＮになるので、期間Ｃにおけるプリセット動作によりＯＦＦになり、リセット動作により反転してＯＮ状態になる。つまり、期間ＣにおけるＥＬ素子の点灯、消灯期間が反転する。結果として、画素１２の平均輝度はこのＯＮ／ＯＦＦの時間比率、すなわち表示信号であるアナログ電圧Ｖｄａｔａによって制御することができるので、本発明の第二の実施例と等価である。
また、本発明の第二の実施例は、本発明の第一の実施例の第二、第三、第四の変形例と同様な構造をとることができる。
本発明の第二の実施例の第五の変形例として、図８に示すように画素１２内で配線Ｅ１とスイッチ手段であるＴＦＴ３６との間にｐチャネル型のＴＦＴ４１を挿入した構成をとることができる。ＴＦＴ４１のゲート電極は表示領域１１の外部に配線４２に接続され、基準電圧源４３の片方の電極に接続している。基準電源のもう片方の電極は接地電極４４に接続する。接地電極４４は共通電極２９に接続するか、あるいは図２に示した電源２６の陽極に接続する。基準電圧源４３はＴＦＴ４１が定電流を発生する飽和領域で動作するゲート電圧を発生し、配線４２を通してＴＦＴ４１に供給する。
これによって、ＴＦＴ３６がＯＮ状態のときにＥＬ素子２１を流れるは、電流ＥＬ素子２１の持つ電圧−電流特性の変化による影響を受けにくくなり、より安定した輝度を得ることができる。
（３）図９に本発明の第三の実施例の画素およびその周辺の回路図を示す。本発明の第三の実施例では、ＥＬ素子が点灯するときの電流を安定するために、画素内に定電流を発生する回路を構成している。表示領域６１には２次元的に画素６２が複数配列され、画素６２は、ＴＦＴ７１〜７７、キャパシタ７８、７９で構成される画素回路と、ＥＬ素子８１で構成されている。また、ＥＬ素子８１の陰極は共通電極８９に接続されている。ＴＦＴ７１〜７７は全てｐチャネル型の薄膜トランジスタである。表示領域６１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、基準電流を供給する配線Ｅ１、Ｅ２と、画素６２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２、Ｒ１、Ｒ２とがマトリクス状に配線されている。また、ＥＬ素子８１に電流を供給する電源８６と、ＥＬ素子２１への電流供給を制御する信号線Ｓ＿ｐｏｗとが全ての画素６２に接続している。
ＴＦＴ７４はスイッチ手段であり、配線Ｅ１からＥＬ素子８１への電流の供給と遮断を制御する。キャパシタ７９はスイッチ手段であるＴＦＴ７４のゲート電圧を保持することでＴＦＴ７４のＯＮ／ＯＦＦの状態を記憶する。ＴＦＴ７５はプリセット手段であり、信号線Ｒ１にネガティブパルスが入力された時にキャパシタ７９に電圧をプリセットする。
ＴＦＴ７２はリセット手段であり、ゲート電圧がスレッショルド電圧を超えるか否かによってキャパシタ７９の電圧のリセットを制御する。ＴＦＴ７１はＴＦＴ７２のスレッショルド電圧キャンセル手段である。キャパシタ７８は信号線Ｄ１の表示信号であるアナログ電圧信号とＴＦＴ７２のスレッショルド電圧の差電圧を記憶する記憶手段である。また、ＴＦＴ７４〜７７とキャパシタ７９は定電流回路を構成しており、キャパシタ７９はＴＦＴ７４がＯＮ状態のときにＴＦＴ７４が定電流を発生するのに必要なゲート電圧を記憶する働きもする。
表示領域の外部には基準電流源８２があり、基準電流源８２は定電流を発生するための抵抗器８４と、配線Ｅ１、Ｅ２に高電圧が発生するのを防止するための保護ダイオードであるＴＦＴ８３が紙面横方向に複数配列して構成され、基準電流を発生するための電源８７と、定電流を供給する配線Ｅ１、Ｅ２に接続している。また、電源８７の陽極は接地電極８８に接続し、接地電極８８と共通電極８９は電気的に接続している。
なお、電源８７が発生する高い負電圧がＥ１、Ｅ２に発生するのを防止するため、保護ダイオード回路としてＴＦＴ８３を設けている。
図１０に本発明の第三実施例の構成図を示す。ガラス基板５１の表面には、表示領域６１があり、複数の画素６２が形成されている。また、ガラス基板５１の表面には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎ、信号線Ｄ１〜Ｄｍ、配線Ｅ１、Ｅ２と、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、Ｒ１〜Ｒｎの制御信号を発生する走査回路５２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路５３、配線Ｅ１〜Ｅｍに基準電流を発生する基準電流源８２が配置されている。走査回路５２、信号回路５３、基準電流源８２はそれぞれＴＦＴでガラス基板５１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路５２は表示領域６１の両側に配置することで、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎへの信号の供給能力を上げることができる。また、信号回路５３と基準電流源８２は表示領域６１に対して紙面上下方向いずれの辺に配置してもかまわない。図１０には記載していないが、表示領域６１を覆うように共通電極８９が形成されており、画素６２のＥＬ素子８１の陰極に接続している。画素６２のＥＬ素子８１の発光は、ガラス基板５１からガラス基板の背面方向に透過し、図１０の図面の背面から表示画像を見ることができる。共通電極８９を透明にした場合は、図１０の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子８１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。
ところで、図９では表示領域６１に画素６２を２×２の４つしか記述していないが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｐ１〜Ｐｎ、Ｗ１〜Ｗｎ、Ｒ１〜Ｒｎは４８０本になる。
図１１（Ａ）に本発明の第三の実施例の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図１１（Ｂ）は１フレーム期間における図１１（Ａ）の波形のタイミングチャートを示す。
図１１（Ａ）の横軸は時間である。波線の部分では時間の連続性がないことを意味している。Ｓ＿ｐｏｗ、Ｒ１、Ｐ１、Ｗ１、Ｄ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子８１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。Ｓ＿ｐｏｗ、Ｒ１、Ｐ１、Ｗ１の信号は２値のロジック電圧であり、Ｄ１の信号はアナログ電圧である。Ｓ＿ｐｏｗ、Ｒ１、Ｗ１においてＬＬレベルはＴＦＴ７１、ＴＦＴ７５〜７７をＯＮにする電圧よりも低い電圧であり、ＨＨレベルはＯＦＦにする電圧よりも高い電圧である。Ｐ１においてＨレベルはＴＦＴ７４をＯＦＦにするのに十分低い電圧、ＬレベルはＨレベルに対して高い電圧であることを意味する。また、信号線Ｄ１およびノードａ、ｂのアナログ電圧はＨレベルの電圧を基準電圧０Ｖとして記述する。図１１（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図１１（Ａ）のＲ１、Ｐ１、Ｗ１、Ｄ１の記号の数字"１"は、１列目、１行目の画素６２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図１１（Ｂ）のタイミングチャートは縦軸を表示領域６１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素６２であるかを表している。
１フレーム期間は、画素に表示信号を書き込む期間Ａ、画素に基準電流を書き込む期間Ｂ、ＥＬ素子が発光して画像を表示する期間Ｃに分かれている。さらに期間Ａは、自分の画素に表示信号を書き込む期間Ａ１と自分以外の画素に表示信号を書き込む期間Ａ２に分かれ、期間Ｂは、自分の画素に基準信号を書き込む期間Ｂ１と自分以外の画素に電基準電流を書き込む期間Ｂ２に分かれている。期間Ａにおいて期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ１以降の残りの時間は期間Ａ２である。同じく、期間Ｂにおいて期間Ｂ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ｂの最後でｎ番ラインに割り当てられる。期間Ｂ１以降の残りの時間は期間Ｂ２である。
期間Ａ１では、画素回路のＴＦＴ７１〜７３とキャパシタ７８が動作する。信号線Ｄ１には表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、接続するキャパシタ７８の一端にも同電圧Ｖｄａｔａが供給される。はじめにＰ１をＬレベルにすると、ＴＦＴ７３を通してノードｂに電圧が供給される。次にＷ１をＬＬレベルにするとＴＦＴ７１がＯＮになり、ノードａもＬレベルになる。その後、Ｐ１をＨレベルにするとＴＦＴ７２を通して電流が流れ、ノードａとノードｂにはＴＦＴ７２のドレイン−ソース電極間のＯＮ／ＯＦＦがちょうど切り替わるときのゲート−ソース電極間の電圧であるスレッショルド電圧Ｖｔｈが残留し、キャパシタ７８のもう一端に印加される。最後に、Ｗ１をＨＨレベルにするとノードａはノードｂと切り離され、キャパシタ７８はＶｄａｔａ−Ｖｔｈの電圧を記憶する。
期間Ａ２では、他のラインの画素に表示信号を書き込んでいるので、Ｒ１、Ｐ１、Ｗ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ７１がＯＦＦであるのでキャパシタ７８が記憶したＶｄａｔａ−Ｖｔｈの電圧は保存されている。
期間Ｂにおいて、基準電流源８２は、配線Ｅ１から基準電流源８２へ向かって流れる電流ｉｒｅｆが発生している。電流ｉｒｅｆは、電源８７の電圧を十分高くすることで、ｉｒｅｆ≒Ｖｘ／Ｒｘ（Ｖｘ：電源８７の電圧、Ｒｘ：抵抗器８４の抵抗値）の定電流を得ることができる。抵抗器８４は薄膜トランジスタのソース電極やドレイン電極に使われるポリシリコン膜や、ゲート電極に使われる金属配線を細長く加工することで形成することができる。
期間Ｂ１では、画素回路のＴＦＴ７４〜７６とキャパシタ７９が動作する。期間Ｂ１ではＲ１をＬＬレベルにして、ＴＦＴ７５、７６をＯＮにする。すると、電源８６−ＴＦＴ７６−ＴＦＴ７４−配線Ｅ１−基準電流源８２の経路で定電流ｉｒｅｆが流れる。このときＴＦＴ７４は飽和領域で動作し、ＴＦＴ７４のゲート−ソース電極間にはＴＦＴ７４がドレイン−ソース電極間に電流ｉｒｅｆを流すのに必要な電圧Ｖｒｅｆが発生し、キャパシタ７９に印加される。その後、Ｒ１がＨＨレベルになり、ＴＦＴ７５、７６がＯＦＦになるとＴＦＴ７４を流れる電流は０になるが、キャパシタ７９は、電圧Ｖｒｅｆを記憶している。
期間Ｂ２では、他のラインの画素に電流ｉｒｅｆを書き込んでいるが、制御信号Ｒ１がＨＨレベルであるので、ＴＦＴ７５、７６がＯＦＦ状態を保ち、キャパシタ７９の電圧は保存されている。
以上のように期間Ｂにおいて、全ての画素のキャパシタ７９に電圧Ｖｔｈがプリセットされる（プリセット動作）。
期間Ｃでは、Ｓ＿ｐｏｗをＬＬレベルにするのでＴＦＴ７７がＯＮになり、電源８６−ＴＦＴ７４−ＴＦＴ７７−ＥＬ素子８１−共通電極８９の経路で電流が流れ、ＥＬ素子８１は発光する。このとき、全ての画素回路において、ＴＦＴ７４はキャパシタ７９が記憶した電圧Ｖｒｅｆによって定電流ｉｒｅｆを発生し、ＥＬ素子８１に定電流ｉｒｅｆが流れて、ＥＬ素子２１は均一な強度で発光する。一方、信号線Ｄ１には、表示信号であるアナログ電圧のとり得る範囲の最高電圧から最低電圧へ変化する三角波を入力する。期間Ｃにおいて時間が経過すると、信号線Ｄ１の電圧は三角波に従い徐々に下降するので、画素６２のノードａの電圧も下降する。信号線Ｄ１の電圧と、各画素６２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａとが等しくなったとき、ノードａの電圧がＴＦＴ７２のスレッショルド電圧Ｖｔｈになって、ＴＦＴ７２はＯＦＦからＯＮに変化し、キャパシタ７９に電荷がＴＦＴ７２を通して充電され、ノードｂの電位はＨレベルになる。するとｉｒｅｆを流していたＴＦＴ７４はＯＦＦになり、ＴＦＴ７４を流れる電流が０になってＥＬ素子８１は消灯する（リセット動作）。
信号線Ｄ１に三角波を入力するとき、信号線Ｐ１はＨレベルに固定にする必要がある。なぜならば、ＴＦＴ７２のスレッショルド電圧ＶｔｈはＰ１はＴＦＴ７２のソース電極の電圧を基準としているからである。つまり、信号線Ｐ１のＨレベルの電圧は、三角波に対して基準電圧となっている。
最後にスイッチＳ＿ｐｏｗを再びＨＨレベルにすることで、ＴＦＴ７７はＯＦＦになり、期間Ｃは終了する。
以上のようにプリセット動作は表示信号にかかわらず期間Ｂの間に完了し、ＴＦＴ７４をＯＦＦにするリセット動作のタイミングは、表示信号であるアナログ電圧Ｖｄａｔａに依存する。したがって、アナログ電圧ＶｄａｔａによってＥＬ素子８１のＯＮとＯＦＦ時間の比率を、Ｓ＿ｐｏｗがＬＬレベルである時間の０％から１００％まで変化できる。
ＥＬ素子８１が発光状態のとき、発光輝度は電流ｉｒｅｆによって一定に保たれているので、画素６２の平均輝度はこのＯＮ／ＯＦＦの時間比率に比例する。すなわち、画素６２の平均輝度は表示信号であるアナログ電圧Ｖｄａｔａによって制御することができる。
したがって、表示信号であるアナログ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第三の実施例によって階調のある画像を表示することができる。
さらに、信号線Ｄ１に入力する三角波の傾斜角度に変化をつけるだけで、アナログ電圧信号Ｖｄａｔａ−平均輝度の関係に対して容易にγ補正をすることもできる。なお、、図示された三角波に代えて、階段状に電圧が増加する電圧波形のように時間経過に対して電圧が不連続に増加する波形を用いてもよい。
さらに、１フレーム内にＥＬ素子が発光している時間は必ず連続しており、動画像を表示しても擬似輪郭は発生しない。
さらに、１フレーム期間で各画素６２に表示信号と基準電流を書き込む回数が合計２回であるので、書き込み回数が少なく、高解像度化が容易である。
したがって本発明の第一の実施例によって、γ補正が容易で、動画に対して擬似輪郭が発生せず、高解像度化が容易なＥＬディスプレイを構成することができる。
また、本発明の第三の実施例を構成する薄膜トランジスタはｐチャネル型であったが、本発明の第一の実施例と第二の実施例の関係と同様にして、本発明の第三の実施例と同様な実施例をｎチャネル型の薄膜トランジスタで構成することができるのは明らかである。
（４）図１２に本発明の第四の実施例の画素およびその周辺の回路図を示す。本発明の第四の実施例では、画素に表示信号を書き込む時間をより長くすることができる構造になっている。画像を表示する表示領域１１１には２次元的に画素１１２が複数配列されている。
【０００６】
画素１１２は、ＴＦＴ１１３〜１１８、キャパシタ１１９、１２０で構成される画素回路と、ＥＬ素子１２１で構成されている。ＥＬ素子１２１の陰極は共通電極１２９に接続されている。ＴＦＴ１１３〜１１８は全てｎチャネル型の薄膜トランジスタである。表示領域１１１には、表示信号を含むアナログ電圧信号を伝える信号線Ｄ１、Ｄ２、ＥＬ素子１２１に流す電流を供給する配線Ｅ１、Ｅ２と、画素１２の画素回路を制御する信号線Ｗ１、Ｗ２、Ｐ１、Ｐ２、ＳＤ１、ＳＤ２、ＳＡ１、ＳＡ２、三角波電圧信号を供給する信号線ＡＴ１、ＡＴ２がマトリクス状に配線されている。キャパシタ１２０の一端は電極１２２に接続されている。電極１２２は外部で接地された配線で構成するか、共通電極１２９に接続するか、あるいは配線Ｅ１に接続している。
ＴＦＴ１１６はスイッチ手段であり、配線Ｅ１からＥＬ素子１２１に電流の供給と遮断を制御する。キャパシタ１２０はスイッチ手段であるＴＦＴ１１６のゲート電圧を保持することでＴＦＴ１１６のＯＮ／ＯＦＦの状態を記憶する。ＴＦＴ１１５はプリセット手段であり、信号線Ｐ１にポジティブパルスが入力された時にキャパシタ１２０に電圧をプリセットする。ＴＦＴ１１４はリセット手段であり、ゲート電圧がスレッショルド電圧を超えるか否かによってキャパシタ１２０の電圧のリセットを制御する。ＴＦＴ１１３はＴＦＴ１１４のスレッショルド電圧キャンセル手段である。キャパシタ１１９は信号線Ｄ１の表示信号であるアナログ電圧信号とＴＦＴ１１４のスレッショルド電圧の差電圧を記憶する記憶手段である。ＴＦＴ１１７は信号線Ｄ１の表示信号であるアナログ電圧信号を選択してキャパシタ１１９に供給する選択スイッチである。ＴＦＴ１１８は信号線ＡＴ１の三角波電圧を選択してキャパシタ１１９に供給する選択スイッチである。
図１３に本発明の第四の実施例の構成図を示す。ガラス基板１０１の表面には、表示領域１１１があり、複数の画素１１２が形成されている。また、ガラス基板１０１の表面には、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、ＳＤ１〜ＳＤｎ、ＳＡ１〜ＳＡｎ、ＡＴ１〜ＡＴｎ、Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍと、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、ＳＤ１〜ＳＤｎ、ＳＡ１〜ＳＡｎへ制御信号を発生する走査回路１０２、信号線Ｄ１〜Ｄｍの信号を発生する信号回路１０３、信号線ＡＴ１〜ＡＴｎに三角波電圧を発生する三角波発生回路１０４が配置されている。走査回路１０２、信号回路１０３、三角波発生回路１０４はそれぞれＴＦＴでガラス基板１０１上に形成するか、あるいは半導体ＬＳＩを取り付けることによって構成される。走査回路１０２および三角波発生回路１０４は表示領域１１１の両側に配置することで、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、ＳＤ１〜ＳＤｎ、ＳＡ１〜ＳＡｎ、ＡＴ１〜ＡＴｎへの信号の供給能力を上げることができる。また、信号回路１０３は表示領域に対して紙面上下方向いずれの辺に配置してもかまわない。
基板１０１の外部にある電源１２６は、接地電極１２８と配線Ｅ１〜Ｅｍの全てに接続している。配線Ｅ１〜Ｅｍは基板１の表面あるいは外部で互いに接続しており、基板１０１の表面で接続している場合は、配線Ｅ１〜Ｅｍ間で隣接する配線を短絡する配線を多数作成し、配線Ｅ１〜Ｅｍを１つの網目状の電極として形成してもよい。
図１３には記載していないが、表示領域１１１を覆うように共通電極１２９が形成されており、全ての画素１１２のＥＬ素子１２１に接続している。また、共通電極１２９は接地電極１２８と電気的に接続している。画素１１２のＥＬ素子１２１の発光は、ガラス基板１０１からガラス基板の背面方向に透過し、図１３の図面の背面から表示画像を見ることができる。共通電極１２９を透明にした場合は、図１３の図面の正面からでも表示画像を見ることができる。ＥＬ素子には有機ＥＬダイオードを使用することができる。また、ＥＬ素子１２１のそれぞれに、赤、緑、青の発光材料を用いることで、カラー表示をすることもできる。
ところで、図１２では表示領域１１１に画素１１２を２×２の４つしか記述しなかったが、実用的にはさらに多くあり、カラーＶＧＡ（６４０画素×ＲＧＢ３色×４８０画素）の解像度場合、紙面横方向の画素数はｍ＝１９２０になり、紙面縦方向の画素数はｎ＝４８０になる。同様に信号線Ｄ１〜Ｄｍ、配線Ｅ１〜Ｅｍは１９２０本、信号線Ｗ１〜Ｗｎ、Ｐ１〜Ｐｎ、ＳＤ１〜ＳＤｎ、ＳＡ１〜ＳＡｎ、ＡＴ１〜ＡＴｎは４８０本になる。
図１４（Ａ）に本発明の第四の実施例の駆動電圧波形、動作電圧波形、および動作電流波形を示す。また、図１４（Ｂ）は１フレーム期間における図１４（Ａ）の波形のタイミングチャートを示す。
図１４（Ａ）の横軸は時間である。ＳＤ１、ＳＡ１、Ｐ１、Ｗ１、Ｄ１、ＡＴ１は各信号線に入力する電圧を縦軸に表している。ａ、ｂは各ノードで発生する電圧を縦軸に表している。ＩＬＥＤはＥＬ素子１２１に流れる電流を縦軸に表している。いずれも図面上方向が＋方向である。ＳＤ１、ＳＡ１、Ｐ１、Ｗ１の信号はそれぞれ２値のロジック電圧であり、ＡＴ１、Ｄ１の信号はアナログ電圧である。ＳＤ１、ＳＡ１、Ｗ１のにおいて、ＨＨレベルはそれぞれＴＦＴ１１７、ＴＦＴ１１８、ＴＦＴ１１３がＯＮになる電圧、ＬＬレベルはＯＦＦになる電圧である。Ｐ１において、ＨレベルはＴＦＴ１１６をＯＮにするのに十分な電圧、ＬレベルはＴＦＴ１１６をＯＦＦにするのに十分な電圧を意味する。また、信号線Ｄ１、ＡＴ１およびノードａ、ｂのアナログ電圧はＬレベル電圧を基準電圧０Ｖとして記述する。図１４（Ａ）の斜線部分は複数の値を取り得るか、あるいは動作に無関係であることを示している。なお、図１４（Ａ）のＷ１、Ｐ１、ＳＤ１、ＳＡ１、ＡＴ１、Ｄ１の記号の数字"１"は、１列目、１行目の画素１１２に供給する信号を意味する数字であるので、ほかの画素の場合には対応する列と行に数字は変更になる。
図１４（Ｂ）のタイミングチャートは縦軸を表示領域１１１のライン番号を、横軸に１フレーム期間内の時間を表している。ここで、ライン番号は表示領域の上側から何行目の画素１２であるかを表している。
１フレーム期間は、自分の画素に表示信号を書き込む期間Ａ１と、ＥＬ素子を発光する期間Ａ２に分かれている。１フレーム期間内において、期間Ａ１が１番ラインから順番に２番ライン、３番ラインと割り当てられ、期間Ａの最後でｎ番ラインに割り当てられる。期間Ａ２は現在の１フレーム期間内の期間Ａ１が終了してから次の１フレーム期間の期間Ａ１が開始されるまでの時間である。要するに、各ラインのタイミングがそれぞれ期間Ａ１だけシフトしている訳である。
期間Ａ１において、信号線ＳＤ１をＨＨレベルにし、信号線Ｄ１に表示信号であるアナログ電圧信号Ｖｄａｔａを供給すると、ＴＦＴ１１７を通してキャパシタ１１９の一端にも電圧Ｖｄａｔａが供給される。続いてＰ１をＨレベルにすると、ＴＦＴ１１５を通してノードｂにＨレベルの電圧が供給される。次にＷ１をＨＨレベルにするとＴＦＴ１１３がＯＮになり、ノードａはＨレベルになる。その後、Ｐ１をＬレベルにするとＴＦＴ１１４を通して電流が流れ、ノードａとノードｂにはＴＦＴ１１４のドレイン−ソース電極間のＯＮ／ＯＦＦがちょうど切り替わるときのゲート−ソース電極間の電圧であるスレッショルド電圧Ｖｔｈが残留し、キャパシタ１１９のもう一端に印加される。その後に、Ｗ１をＬＬレベルにするとノードａはノードｂと切り離され、キャパシタ１１９は表示信号であるアナログ電圧Ｖｄａｔａと、ＴＦＴ１１４のスレッショルド電圧Ｖｔｈの差電圧"Ｖｄａｔａ−Ｖｔｈ"を記憶する。最後にＳＤ１をＬＬレベルにしてＴＦＴ１１７をＯＦＦにする。
なお、Ｐ１がＨレベルである時間、ＥＬ素子１２１に電流が流れて点灯するが、Ｐ１がＨレベルである時間は、１フレーム期間よりはるかに短く、これによる発光は無視できる。
期間Ａ２では、他のラインの画素に書き込みをしているので、Ｗ１、Ｐ１、ＳＤ１は変化しない。このとき、信号線Ｄ１の電圧は変化するが、ＴＦＴ１１３およびＴＦＴ１１７がＯＦＦであるのでキャパシタ１７が記憶したＶｄａｔａ−Ｖｔｈの電圧は保存されている。また、期間Ａ２では、画素１１２は点灯動作をする。期間Ａ２の始めに、Ｐ１にＨレベルのパルスを供給する。すると、ＴＦＴ１５を通してキャパシタ１２０にＨレベルの電圧が印加され、ＴＦＴ１１６はＯＮになる。Ｐ１がＬレベルになった後も、キャパシタ１８がＨレベルの電圧を記憶しているので、ＴＦＴ１１６はＯＮの状態を保持し、ＥＬ素子１２１に配線Ｅ１から電流が流れて発光する（プリセット動作）。
また、Ｐ１にＨレベルのパルスを供給するのと同時にＳＡ１をＨレベルにすると、ＴＦＴ１１８がＯＮになり、キャパシタ１１９には信号線ＡＴ１の電圧が供給される。そして、信号線ＡＴ１には、表示信号であるアナログ電圧のとり得る範囲の最低電圧から最高電圧へ一様に増加する三角波を入力する。期間Ａ２において時間が経過すると、信号線ＡＴ１の電圧は三角波に従い徐々に上昇するので、画素１１２のノードａの電圧も上昇する。信号線ＡＴ１の電圧と、画素１１２に期間Ａ１の時に書き込んだ電圧Ｖｄａｔａとが等しくなったとき、ノードａの電圧がちょうどＴＦＴ１１４のスレッショルド電圧Ｖｔｈになって、ＴＦＴ１１４はＯＦＦからＯＮに変化し、キャパシタ１２０の電荷がＴＦＴ１１４を通して放電され、ノードｂの電位はＬレベルになる。するとＴＦＴ１１６はＯＦＦになり、ＴＦＴ１１６を流れる電流が０になってＥＬ素子１１２は消灯する（リセット動作）。
信号線ＡＴ１に三角波を入力するとき、信号線Ｐ１はＬレベルに固定にする必要がある。なぜならば、ＴＦＴ１１４のスレッショルド電圧ＶｔｈはＰ１はＴＦＴ１１４のソース電極の電圧を基準としているからである。つまり、信号線Ｐ１のＬレベルの電圧は、三角波に対して基準電圧となっている。
最後にＳＡ１を再びＬＬレベルにすることで、期間Ａ２は終了する。
以上のように期間Ａ２においてプリセット動作は表示信号にかかわらず期間Ａ２の始めに行われ、リセット動作のタイミングは、表示信号であるアナログ電圧Ｖｄａｔａに依存する。したがって、ＥＬ素子１２１の点灯と消灯時間の比率は、表示信号であるアナログ電圧Ｖｄａｔａによって０％から１００％まで変化できる。
ＥＬ素子１２１が発光状態のときにＥＬ素子１２１の発光輝度ががほぼ一定になるように、電源１２６から電流を供給することで、画素１１２の平均輝度はこのＯＮ／ＯＦＦの時間比率、すなわち表示信号であるアナログ電圧Ｖｄａｔａによって制御することができる。
したがって、表示信号であるアナログ電圧信号Ｖｄａｔａによって各画素の平均輝度を多段階に制御することができるので、本発明の第四の実施例によって階調のある画像を表示することができる。
さらに、信号線ＡＴ１〜ＡＴｍに入力する三角波の傾斜角度に変化をつけるだけで、アナログ電圧信号Ｖｄａｔａ−平均輝度の関係に対して容易にγ補正をすることもできる。なお、、図示された三角波に代えて、階段状に電圧が増加する電圧波形のように時間経過に対して電圧が不連続に増加する波形を用いてもよい。さらに、１フレーム内にＥＬ素子が発光している時間は必ず連続しており、動画像を表示しても擬似輪郭は発生しない。
さらに、１フレーム期間で各画素１１２に表示信号を書き込む回数は１回であるので、書き込み回数が少なくでき、かつ、各画素１１２に表示信号を書き込む時間を１フレーム全てに割り振る使うことができるので、書き込み時間を長くできるので、高解像度化が容易である。
したがって本発明の第四の実施例によって、γ補正が容易で、動画に対して擬似輪郭が発生せず、高解像度化が容易なＥＬディスプレイを構成することができる。
本発明の第四の実施例の第一の変形例として、ＴＦＴ１１６をｐチャネル型の薄膜トランジスタで形成する構成をすることもできる。この場合、ＴＦＴ１１６はゲート電位がＨレベルのときにＯＦＦ、Ｌレベルの時にＯＮになるので、プリセット動作によりＯＦＦになり、リセット動作により反転してＯＦＦ状態になる。つまり、期間Ａ２におけるＥＬ素子の点灯、消灯期間が反転する。結果として、画素１１２の平均輝度はこのＯＮ／ＯＦＦの時間比率、すなわち表示信号であるアナログ電圧Ｖｄａｔａによって制御することができるので、本発明の第四の実施例と等価である。
また、本発明の第四の実施例は、本発明の第一の実施例の第二、第四の変形例と同様な構造をとることができる。
本発明の各実施例の画像表示装置は、ｎチャネル型、あるいはｐチャネル型の薄膜トランジスタのみで画素回路を構成することができるので、両方のチャネル型が必要な画像表示装置に比べて製造コストを低減する効果がある。
本発明の各実施例の画像表示装置は、携帯電話、ＴＶ、ＰＤＡ、ノートＰＣ、モニタに適用することで、携帯電話、ＴＶ、ＰＤＡ、ノートＰＣ、モニタの擬似輪郭を防止し、γ特性を容易にし、高解像度化を容易にすることができる。
【０００７】
【発明の効果】
本発明では、１フレーム期間に各画素に書き込む回数を１回ないしは２回と少なくしたので高解像度化が容易である。
さらに、信号線に入力する三角波の傾斜角度に変化をつけるだけで、アナログ電圧信号Ｖｄａｔａ−平均輝度の関係に対して容易にγ補正をすることもできる。さらに、１フレーム内にＥＬ素子が発光している時間は必ず連続しており、動画像を表示しても擬似輪郭は発生しない。
【図面の簡単な説明】
【図１】本発明の第一の実施例の画素およびその周辺の回路を表した図である。
【図２】本発明の第一および第二の実施例の構成を表した図である。
【図３】本発明の第一の実施例の駆動電圧波形、動作電圧波形、動作電流波形、および、タイミングチャートを表した図である。
【図４】本発明の第一の実施例の第二の変形例の画素の回路を表した図である。
【図５】本発明の第一の実施例の第三の変形例の特徴を表した図である。
【図６】本発明の第二の実施例の画素およびその周辺の回路を表した図である。
【図７】本発明の第二の実施例の駆動電圧波形、動作電圧波形、動作電流波形、および、タイミングチャートを表した図である。
【図８】本発明の第一の実施例の第五の変形例の特徴を表した図である。
【図９】本発明の第三の実施例の画素およびその周辺の回路を表した図である。
【図１０】本発明の第三の実施例の構成を表した図である。
【図１１】本発明の第三の実施例の駆動電圧波形、動作電圧波形、動作電流波形、および、タイミングチャートを表した図である。
【図１２】本発明の第四の実施例の画素およびその周辺の回路を表した図である。
【図１３】本発明の第四の実施例の構成を表した図である。
【図１４】本発明の第四の実施例の駆動電圧波形、動作電圧波形、動作電流波形、および、タイミングチャートを表した図である。
【図１５】ＥＬ素子を使った従来の画素の構成を表した図である。
【符号の説明】
１…ガラス基板、２…走査回路、３…信号回路、１１…表示領域、１２…画素、１３〜１６…ＴＦＴ、１７〜１８…キャパシタ、１９…電極、２１…ＥＬ素子、２４…電極、２５…スイッチ、２６…電源、２８…接地電極、３１…スイッチ、３２…電源、３３〜３６…ＴＦＴ、３７〜３８…キャパシタ、３９…電極、４１…ＴＦＴ、４２…配線、４３…基準電圧源、４４…接地電極、５１…ガラス基板、５２…走査回路、５３…信号回路、６１…表示領域、６２…画素、７１〜７７…ＴＦＴ、７８〜７９…キャパシタ、８１…ＥＬ素子、８２…基準電流源、８３…ＴＦＴ（保護ダイオード回路）、８４…抵抗器、８６〜８７…電源、８８…接地電極、８９…共通電極、１０１…ガラス基板、１０２…走査回路、１０３…信号回路、１０４…三角波発生回路、１１１…表示領域、１１２…画素、１１３〜１１８…ＴＦＴ、１１９〜１２０…キャパシタ、１２１…ＥＬ素子、１２２…電極、１２９…共通電極、１５１…画素、１５２〜１５４…ＴＦＴ、１５５…キャパシタ、１５６…ＥＬ素子。
【図１】
0004206693.tif 000002
【図２】
0004206693.tif 000003
【図３】
0004206693.tif 000004
【図４】
0004206693.tif 000005
【図５】
0004206693.tif 000006
【図６】
0004206693.tif 000007
【図７】
0004206693.tif 000008
【図８】
0004206693.tif 000009
【図９】
0004206693.tif 000010
【図１０】
0004206693.tif 000011
【図１１】
0004206693.tif 000012
【図１２】
0004206693.tif 000013
【図１３】
0004206693.tif 000014
【図１４】
0004206693.tif 000015
【図１５】
0004206693.tif 000016