(57)【特許請求の範囲】
【請求項１】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子複数個を、一次元的に配列し、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子複数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記発光素子のうち第１列目の発光素子の点灯の開始を行うためのスタートパルスを与えるスタートパルスラインを前記３端子転送素子のうち第１列目の３端子転送素子の制御電極に接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、それぞれｎ素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加する電流印加ラインを接続した自己走査型発光素子アレイチップを複数個一次元的に配列した光書込みヘッドであって、
各チップには、共通のスタートパルスラインが接続され、
各チップには、共通のｎ相のクロックパルスラインが接続され、
各チップには、別個の電流印加ラインがそれぞれ接続され、
各チップには、同一のスタートパルスを与える
ことを特徴とする光書込みヘッド。
【請求項２】
前記ｎ相のクロックパルスライン、電流印加ラインに挿入される抵抗器が、チップ内に内蔵されていることを特徴とする請求項１記載の光書込みヘッド。
【請求項３】
前記ｎ相のクロックパルスラインに挿入される抵抗器が、チップ内に内蔵されていることを特徴とする請求項１記載の光書込みヘッド。
【請求項４】
前記ｎ相のクロックパルスラインに、バッファＩＣが挿入されていることを特徴とする請求項３記載の光書込みヘッド。
【請求項５】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子複数個を、一次元的に配列し、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子複数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記発光素子のうち第１列目の発光素子の点灯の開始を行うためのスタートパルスを与えるスタートパルスラインを前記３端子転送素子のうち第１列目の３端子転送素子の制御電極に接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、それぞれｎ素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加する電流印加ラインを接続した自己走査型発光素子アレイチップを複数個一次元的に配列した光書込みヘッドであって、
各チップには、共通のスタートパルスラインが接続され、
各チップには、共通のｎ相のクロックパルスラインが接続され、
各チップには、別個の２本の電流印加ラインがそれぞれ接続され、各チップでは、当該２本の電流印加ラインは、前記発光素子に１つおきに接続されていることを特徴とする光書込みヘッド。
【請求項６】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子複数個を、一次元的に配列し、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子複数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記発光素子のうち第１列目の発光素子の点灯の開始を行うためのスタートパルスを与えるスタートパルスラインを前記３端子転送素子のうち第１列目の３端子転送素子の制御電極に接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、電流制限用抵抗器を介してそれぞれｎ素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加する電流印加ラインを電流制限用抵抗器を介して接続した自己走査型発光素子アレイチップを複数個一次元的に配列した光書込みヘッドであって、
各チップには、別個のスタートパルスラインがそれぞれ接続され、
各チップには、共通のｎ相のクロックパルスラインが接続され、
各チップには、共通の電流印加ラインが接続されている、
ことを特徴とする光書込みヘッド。
【請求項７】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子複数個を、一次元的に配列し、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子複数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記発光素子のうち第１列目の発光素子の点灯の開始を行うためのスタートパルスを与えるスタートパルスラインを前記３端子転送素子のうち第１列目の３端子転送素子の制御電極に接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、それぞれｎ素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加する電流印加ラインを接続した自己走査型発光素子アレイチップを複数個一次元的に配列した光書込みヘッドであって、
各チップには、ｍ本（ｍは２以上の整数）のスタートパルスラインが順繰りに接続され、
各チップには、共通のｎ相のクロックパルスラインが接続され、
隣接するｍ個のチップ毎に、別個の電流印加ラインがそれぞれ接続され、
前記スタートパルスライン、クロックパルスライン、電流印加ラインに挿入される抵抗器が、チップ内に内蔵されていることを特徴とする光書込みヘッド。
【請求項８】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子複数個を、一次元的に配列し、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子複数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記発光素子のうち第１列目の発光素子の点灯の開始を行うためのスタートパルスを与えるスタートパルスラインを前記３端子転送素子のうち第１列目の３端子転送素子の制御電極に接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、それぞれｎ素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加する電流印加ラインを接続した自己走査型発光素子アレイチップを複数個一次元的に配列した光書込みヘッドであって、
ｍ個（ｍは２以上の整数）のチップを１組として、これらチップのエンド端子を次段のチップのスタート端子と接続し、
各チップには、共通のスタートパルスラインが接続され、
各チップには、共通のｎ相のクロックパルスラインが接続され、
前記ｍ個のチップ毎に、別個の電流印加ラインがそれぞれ接続されている、
ことを特徴とする光書込みヘッド。
【請求項９】
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子複数個を、一次元的に配列し、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子複数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記発光素子のうち第１列目の発光素子の点灯の開始を行うためのスタートパルスを与えるスタートパルスラインを前記３端子転送素子のうち第１列目の３端子転送素子の制御電極に接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、電流制限用抵抗器を介してそれぞれｎ素子毎に接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加する電流印加ラインを電流制限用抵抗器を介して接続した自己走査型発光素子アレイチップを複数個一次元的に配列した光書込みヘッドであって、
隣接するｍ個毎（ｍは２以上の整数）のチップには、別個のスタートパルスラインが接続され、
前記隣接するｍ個のチップには、ある相のｍ本のクロックパルスラインが順繰りに接続され、
各チップには、共通の他の相のクロックパルスラインが接続され、
各チップには、共通の電流印加ラインがそれぞれ接続されている、
ことを特徴とする光書込みヘッド。
【請求項１０】
請求項１〜９のいずれかに記載の光書込みヘッドを備える光プリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイを用いた光書込みヘッド、特に、自己走査型発光素子アレイを用いた光書込みヘッドに関する。
【０００２】
【従来の技術】
光プリンタヘッドすなわち光書込みヘッドは、発光素子が一列に配列されて構成される発光素子アレイを備えている。発光素子として、例えば発光ダイオード（ＬＥＤ）を用いて光プリンタヘッドを構成する場合、６００ｄｐｉのＡ３ヘッドでは、約７２００個のＬＥＤを一列に配列する。このＬＥＤ一つ一つから、電極を引き出し、駆動ＩＣの電極と電気的に接続する。接続には、通常、ワイヤボンディングが使われる。通常、ｎ個のＬＥＤを駆動するＩＣは、ｎ個のシリアルデータ（時間的に一列に並んだデータ列）を、ｎ個のパラレルデータ（ｎ本のデータ線にデータが分配される）にシリアル−パラレル変換し、そのパラレルデータに基づいてｎ個のＬＥＤの点滅をコントロールする。
【０００３】
したがって、光書込みヘッドから取り出される信号線の数は、電源やタイミング関係のパルスを除くと、駆動ＩＣの数となる。ただし、これでは信号線の数が多すぎるという場合には、ｍ個の駆動ＩＣにデータを分配（シリアル−パラレル変換）する駆動ＩＣを置くことによって、取り出す信号線の数を１／ｍに減らすことができる。
【０００４】
【発明が解決しようとする課題】
ＬＥＤアレイを用いた従来の光書込みヘッドは、ＬＥＤの個数だけ配線があるため、駆動ＩＣを近くにおいて、シリアル−パラレル変換によって、取り出す信号線の数を減らさないと、外部とのインターフェースがとれない構造となっていた。このため、駆動ＩＣがＬＥＤアレイと同じ基板上に配置されることとなり、ヘッドの幅（副走査方向の幅）が広くなるという問題点があった。また、専用の駆動ＩＣをヘッド内に内蔵しなければならず、コストがかかるという問題点がある。
【０００５】
一方、本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな発光素子アレイを作製できること等を示した。
【０００６】
さらに本発明者らは、ｐｎｐｎ構造を持つ発光サイリスタよりなる転送素子アレイをシフトレジスタとして、発光素子アレイと分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号公報）。
【０００７】
本発明の目的は、自己走査型発光素子アレイを用いることによって、上述した従来技術の問題点を解決した書込みヘッドを提供することにある。
【０００８】
【課題を解決するための手段】
シフトレジスタを有する自己走査型発光素子アレイは、「発光機能」＋「シリアル−パラレル変換機能」の両方を持っているため、駆動ＩＣなしで光書込みヘッドを構成できる。また、抵抗器を近くに設けておけば信号線は１ｍ程度までならば引き回せる。このため、電気部品としては自己走査型発光素子アレイチップと抵抗器だけの光書込みヘッドを構成できる。
【０００９】
本発明の光書込みヘッドに用いられる１点点灯型の自己走査型発光素子アレイチップは、次のような基本構造を有している。
【００１０】
すなわち、１点点灯型の自己走査型発光素子アレイチップは、
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、それぞれｎ素子毎に順繰りに接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加するラインを接続した自己走査型発光素子アレイチップである。
【００１１】
本発明の光書込みヘッドの第１の態様によれば、上記のような構成の１点点灯型の自己走査型発光素子アレイチップを複数個一次元的に配列し、各チップには、共通の２相のクロックパルスラインを接続し、各チップには、別個の電流印加ラインをそれぞれ接続している。
【００１２】
また、本発明の光書込みヘッドの第２の態様によれば、第１の態様において、ｎ相のクロックパルスライン，電流印加ラインに挿入される抵抗器を、チップ内に内蔵させている。
【００１３】
また、本発明の光書込みヘッドの第３の態様によれば、第１の態様において、ｎ相のクロックパルスラインに挿入される抵抗器を、チップ内に内蔵させている。
【００１４】
また、本発明の光書込みヘッドの第４の態様によれば、第３の態様において、ｎ相のクロックパルスラインにバッファＩＣを挿入している。
【００１５】
また、本発明の光書込みヘッドの第５の態様によれば、２点点灯型の自己走査型発光素子チップを用いる。この態様では、各チップには、共通のｎ相のクロックパルスラインを接続し、各チップには、別個の２本の電流印加ラインをそれぞれ接続し、各チップでは、前記２本の電流印加ラインを、発光素子に１つおきに接続している。
【００１６】
また、本発明の第６の態様によれば、複数点灯型の自己走査型発光素子アレイチップを用いる。
【００１７】
この複数点灯型の自己走査型発光素子アレイチップは、
しきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、
電源電圧ラインを、前記転送素子の各制御電極に、各負荷抵抗器を介して接続し、
前記一次元的に配列された各転送素子の残りの２端子のうちの一方に、外部からｎ相（ｎは２以上の整数）のクロックパルスラインを、電流制限用抵抗器を介してそれぞれｎ素子毎に順繰り接続し、
ある相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、
他の相のクロックパルスにより、前記ある転送素子に隣接する転送素子をオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子発光素子多数個を、一次元的に配列し、
前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための電流を印加するラインを電流制限用抵抗器を介して接続した自己走査型発光素子アレイチップである。
【００１８】
この自己走査型発光素子アレイを一次元的に配列した光書込みヘッドでは、各チップには、別個のスタートパルスラインをそれぞれ接続し、各チップには、共通の２相のクロックパルスラインを接続し、各チップには、共通の電流印加ラインを接続している。
【００１９】
また、本発明の第７の形態は、１点点灯型の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、各チップには、ｍ本（ｍは２以上の整数）のスタートパルスラインを順繰りに接続し、各チップには、共通のｎ相のクロックパルスラインを接続し、隣接するｍ個のチップ毎に、別個の電流印加ラインをそれぞれ接続し、前記スタートパルスライン，クロックパルスライン，電流印加ラインに挿入される抵抗器を、チップ内に内蔵している。
【００２０】
また、本発明の第８の形態では、１点点灯型の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、ｍ個（ｍは２以上の整数）のチップを１組として、これらチップのエンド端子を次段のチップのスタート端子と接続し、各チップには、共通のスタートパルスラインを接続し、各チップには、共通のｎ相のクロックパルスラインを接続し、前記ｍ個のチップ毎に、別個の電流印加ラインをそれぞれ接続している。
【００２１】
また、本発明の第９の態様では、多点点灯型の自己走査型発光素子アレイチップを用いた光書込みヘッドにおいて、隣接するｍ個毎（ｍは２以上の整数）のチップには、別個のスタートパルスラインを接続し、前記隣接するｍ個のチップには、ある相のｍ本のクロックパルスラインを順繰りに接続し、各チップには、共通の他の相のクロックパルスラインを接続し、各チップには、共通の電流印加ラインをそれぞれ接続している。
【００２２】
【発明の実施の形態】
まず、本発明の光書込みヘッドが用いる自己走査型発光素子アレイについて簡単に説明しておく。自己走査型発光素子アレイは、３端子発光サイリスタを用いる。図１に、３端子発光サイリスタの基本構造を示す。一例として、ｐ形ＧａＡｓ基板上にｐｎｐｎ構造を形成したものである。この３端子発光サイリスタのゲートは、オン電圧を制御する働きを持ち、カソードに加えられるオン電圧は、ゲート電圧にｐｎ接合の拡散電位およびオンに必要な電流による電圧降下を加えた電圧となる。またオンした後、ゲート電圧はアノード電圧とほぼ一致するようになる。したがって、アノードが接地されていれば、ゲート電圧は零ボルトとなる。
【００２３】
このような３端子発光サイリスタを用いた、前記特開平２−２６３６６８号公報に開示の自己走査型発光素子アレイの等価回路を図２に示す。この自己走査型発光素子アレイは、シフトレジスタを構成する転送素子アレイＴ（−１）〜Ｔ（２）、書込み用発光素子アレイＬ（−１）〜Ｌ（２）からなる。隣接する転送素子のゲート電極間は、ダイオードを用いて接続している。
【００２４】
転送素子の各アノード電極は交互にクロックラインΦ１，Φ２に接続されている。転送素子のゲート電極Ｇ-1〜Ｇ2 は、書込み用発光素子のゲートにも接続される。書込み用発光素子のカソード電極には、書込み信号φI が加えられている。第１列目の転送素子のゲート電極には、スタートパルスφS が印加される。
【００２５】
いま、転送素子Ｔ（０）がオン状態にあるとすると、ゲート電極Ｇ0 の電圧は、電源電圧ＶGA（ここでは−５ボルトとする）より上昇し、ほぼ零ボルトとなる。したがって、書込み信号φI の電圧が、ｐｎ接合の拡散電位（約１ボルト）以下であれば、発光素子Ｌ（０）を発光状態とすることができる。
【００２６】
これに対し、ゲート電極Ｇ-1は約−５ボルトであり、ゲート電極Ｇ1 は約−１ボルトとなる。したがって、発光素子Ｌ（−１）の書込み電圧は約−６ボルト、発光素子Ｌ（１）の書込み電圧は約−２ボルトとなる。これから、発光素子Ｌ（０）のみに書き込める書込み信号φI の電圧は、−１〜−２ボルトの範囲となる。発光素子Ｌ（０）がオン、すなわち発光状態に入ると、書込み信号φI ラインの電圧は約−１ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【００２７】
発光強度は書込み信号φI に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φI ラインの電圧を一度零ボルトまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【００２８】
このような自己走査型発光素子アレイを光プリンタ等に応用する場合、ある一定数のスイッチ素子および発光素子を集積した１つの半導体チップの形として発光素子アレイチップを構成し、この発光素子アレイチップを例えば一列に配列し、所定のサイズの線状光源を形成する。
【００２９】
以下、このような線状光源を用いた光書込みヘッドの実施例を図面に基づいて詳細に説明する。
【００３０】
【実施例１】
図３に示すように、６００ｄｐｉ／１２８発光点／１点点灯型（同時に１個の発光素子が点灯）の自己走査型発光素子アレイ（ＳＬＥＤと略記する）チップを５６個並べて、Ａ３用光書込みヘッドを構成した。この実施例に用いられる１点点灯型のＳＬＥＤチップを図４に示す。
【００３１】
図４（Ｂ）において、この自己走査型発光素子アレイは、１２８個の転送素子（発光サイリスタ）Ｔ１〜Ｔ１２８、１２８個の書込み用発光素子（発光サイリスタ）Ｌ１〜Ｌ１２８からなる。転送素子部分の構成は、ダイオード接続を用いている。ＶGAは電源であり、負荷抵抗ＲL を経て各転送素子のゲート電極に接続されている。また、転送素子のゲート電極は、書込み用発光素子のゲート電極にも接続される。転送素子Ｔ１のゲート電極にはスタートパルスφS が加えられ、転送素子のカソード電極には、交互に転送用クロックパルスφ１，φ２が加えられ、書込み用発光素子のカソード電極には、書込み信号φI が加えられている。
【００３２】
このような自己走査型発光素子アレイのチップには、図４（Ａ）に示すように、ＶGA，φS ，φ１，φ２，φI 用のボンディングパッドを有している。
【００３３】
図３に戻り、上記のようなボンディングパッドを有するＳＬＥＤチップが５６個配列されたアレイへの信号配線について説明する。コネクタ１０の端子ＶGA，端子Φ２，端子Φ１，端子ΦS からは、それぞれ１本のバスライン１２，１４，１６，１８が延びている。各ＳＬＥＤチップのφ１用ボンディングパッドは、外付けされた電流制限用の抵抗器Ｒ１を介してバスライン１６に接続され、φ２用ボンディングパッドは、外付けされた電流制限用の抵抗器Ｒ２を介してバスライン１４に接続されている。また、φS 用ボンディングパッドは、外付けされた電流制限用の抵抗器ＲS を介してバスライン１８に接続され、ＶGA用ボンディングパッドは、バスライン１２に接続されている。さらに、各ＳＬＥＤチップのφI 用ボンディングパッドは、外付けされた電流制限用の抵抗器ＲI を介してコネクタ１０の対応する端子ΦI １〜ΦI ５６に接続されている。
【００３４】
このような書込みヘッドでは、各ＳＬＥＤチップは、同一のスタートパルスφS が与えられるので、同時に転送を開始し、各ＳＬＥＤチップで１点点灯している発光素子の発光強度は、各ＳＬＥＤチップにそれぞれ与えられる書込み信号φI １〜φI ５６により定められる。
【００３５】
以上のような構成の光書込みヘッドは、チップからの取り出し配線数は、ΦS ，Φ１，Φ２，ＶGA，ΦI １〜ΦI ５６の配線に、グランド用の配線（図示せず）を加えて、合計６１本である。従来のＬＥＤアレイの配線に比べて、配線数が極めて少なくなる。また、用いられる抵抗器Ｒ１，Ｒ２，ＲS ，ＲI の総数は、５６×４＝２２４個であった。
【００３６】
なお上記の実施例では転送用クロックパルスφ１，φ２で駆動する２相駆動のＳＬＥＤチップについて説明したが、３相以上であってもよい。
【００３７】
【実施例２ａ】
本実施例は、図３の光書込みヘッドの外付けされた電流制限用抵抗器Ｒ１，Ｒ２，ＲS ，ＲI を、チップ内に内蔵させた書込みヘッドである。
【００３８】
図５に示すように、抵抗器を内蔵した６００ｄｐｉ／１２８発光点／１点点灯型の自己走査型発光素子アレイチップを５６個並べて、Ａ３用プリントヘッドを構成した。この実施例に用いられる１点点灯型の自己走査型発光素子アレイを図６に示す。
【００３９】
図６（Ｂ）において、抵抗器を内蔵した自己走査型発光素子アレイは、図４（Ｂ）に示したＳＬＥＤチップに外付けされている電流制限用の抵抗器Ｒ１，Ｒ２，ＲS ，ＲI をチップに内蔵させたものである。図６（Ｂ）には、φ１，φ２，φS ，φI 用の電流制限用抵抗器を、それぞれＲ１，Ｒ２，ＲS ，ＲI で示している。ボンディングパッドの数は、図６（Ａ）に示すように、第１の実施例と同じである。
【００４０】
このように電流制限用抵抗器をチップ内に内蔵させることによって、図５の書込みヘッドを図３の書込みヘッドと対比すれば明らかなように、電気部品としてはＳＬＥＤチップだけのヘッドが実現でき、更に細幅のヘッドが実現された。
【００４１】
【実施例２ｂ】
本実施例は、実施例２ａのＳＬＥＤチップの代わりに、φ１，φ２に抵抗器を内蔵したＳＬＥＤチップを用いた。この実施例に用いられる１点点灯型の自己走査型発光素子アレイを図７に示す。このＳＬＥＤチップでは、φI に抵抗器を内蔵しないので、コネクタ１０の端子ΦI １〜ΦI ５６を電流源で駆動する。なお、オン状態のサイリスタのアノード−カソード間電圧は、電流に関わらず、ほぼｐｎ接合の順方向電圧に等しく保たれる。この性質を利用して、電流源として電圧源と抵抗器を組み合わせた構成を用いても良い。このとき、抵抗器はチップから数ｃｍ〜１ｍ程度離れて置かれても、動作上問題ないことが確認されているため、ヘッドから外に置くことができる。このため、抵抗器ＲI をチップまたはヘッドに内蔵した場合に発生する発熱を無くせるため、チップ温度の上昇を防ぐことができる。
【００４２】
【実施例２ｃ】
本実施例は、φ１，φ２に抵抗器が内蔵されている実施例２ｂの回路（図５に同じ）のφ１，φ２ラインにバッファＩＣ２１，２２を挿入した。
【００４３】
バッファＩＣを挿入するのは、以下の理由による。すなわち、φ１，φ２ラインに約５ｍＡの電流を流すとき、６０チップでは３００ｍＡにもなる。大電流が断続されると、不要な輻射がおこり、ＥＭＩ障害のおそれがでる。ラインにバッファＩＣを挿入することにより、大電流の断続による不要な輻射の発生を阻止することができる。
【００４４】
また、バッファＩＣを挿入することで、端子Φ１，Φ２には、バッファＩＣのしきい値よりも高い／低い電圧を与えればよい。ダイオード結合ＳＬＥＤでは、動作原理上３Ｖ電源での動作は難しいが、バッファＩＣを挿入することによって別に５Ｖ電源は必要であるものの、３Ｖ系の信号で駆動できるようになる。電源電圧を下げることにより、消費電力を下げることが可能となる。
【００４５】
【実施例３】
本実施例は、抵抗器を内蔵した６００ｄｐｉ／１２８発光点／２点点灯型（同時に２個の発光素子が点灯）の自己走査型発光素子アレイチップを５６個並べて構成したＡ３用光書込みヘッドである。
【００４６】
図９は、光書込みヘッドの構成を示し、図１０は、この実施例に用いられる抵抗器内蔵型の２点点灯型の自己走査型発光素子アレイを示す。
【００４７】
図１０（Ａ），（Ｂ）に示される自己走査型発光素子アレイは、図６の自己走査型発光素子アレイにおいて、書込み信号φJ をさらに有し、書込み信号φI ，φJ を、発光素子に交互に接続している。これにより、１チップ内で２個の発光素子を同時に点灯することが可能となり、また、書込み信号のデューティが増え、実効的な光量が増加する。
【００４８】
この実施例では、実施例１に比べ、各チップ毎に２本の書込み信号線が与えられるので、５６本の配線が増え、取り出し配線数は１１７本となる。
【００４９】
なお、転送クロックラインは３相以上であってもよく、書込み信号線も３本以上であってもよい。
【００５０】
【実施例４】
本実施例は、６００ｄｐｉ／１２８発光点／複数点灯型（同時に複数個の発光素子が点灯）の自己走査型発光素子アレイチップを５６個並べて構成したＡ３用書込みヘッドである。
【００５１】
図１１は、書込みヘッドの構成を示し、図１２は、この実施例に用いられる複数点灯型のＳＬＥＤチップを示す。複数点灯型の自己走査型発光素子アレイは、原理的に、φ１，φ２，φI に電流制限用の抵抗器が集積されている。すなわち図示のように、φ１には抵抗器３０が、φ２には抵抗器３２が、φI には抵抗器３４が集積されている。そして、図１２からわかるように、発光素子Ｌのゲートは、クロックパルスφ１が入力される転送素子Ｔのゲートに接続されている。
【００５２】
このようなＳＬＥＤチップが配列された図１１に示す書込みヘッドでは、５６個のスタートパルスφS １〜φS ５６が用意され、それぞれが各ＳＬＥＤに接続される。チップ毎に、オンさせたい複数の転送素子を示すデータをスタートパルスによりシフトレジスタに予め書込んでおき、書込みパルスφI により、複数の発光素子を点灯させる。複数点灯型では、前述したように元々φ１，φ２，φI に抵抗器が集積されているので、電気部品としてはＳＬＥＤチップのみでヘッドが実現できる。
【００５３】
なお、転送クロックラインは３相以上であってもよく、ΦS ラインも３本以上設けてもよい。
【００５４】
【実施例５】
この実施例では、図５に示した実施例２のチップに対し、図１３に示すようにΦS ラインをΦS １とΦS ２の２本設け、ΦS １をＳＬＥＤ１，３，５…に接続し、ΦS ２をＳＬＥＤ２，４，６…に接続する。
【００５５】
さらに、５６本の書込み信号φI の数を半分にして、隣接する２チップ毎に同じ書込み信号を与えるようにする。このため、図５に比べてΦI の本数が半分ですむ。
【００５６】
この構造の書込みヘッドによれば、配線の取り出し本数は、ΦS １，ΦS ２，Φ１，Φ２，ＶGA，ΦI １〜ΦI ２８の配線に、グランド用の配線（図示せず）を加えて合計３４本となった。
【００５７】
さらにΦS のライン数をＫ本に増やすことによって、ΦI の数を５６／Ｋに減らすことができるが、同時に発光できる発光素子の数も５６／Ｋとなるため、デューティが下がり等価的に光量が減少するので、むやみにＫを大きくできない。
【００５８】
図１４は、図１２の書込みヘッドの駆動波形例を示す。奇数番のＳＬＥＤにスタートパルスφS １が、偶数番のＳＬＥＤにスタートパルスφS ２が与えられ、隣接するＳＬＥＤに同じ書込み信号φI １，φI ２，φI ３…が与えられていることがわかるであろう。
【００５９】
なお、転送クロックラインは３相以上であってもよく、ΦS ラインも３本以上設けてもよい。
【００６０】
【実施例６】
本実施例では、図１５に示すように、実施例２のＳＬＥＤチップ（図５）の最終ビットの結合ダイオードをエンド端子（ボンディングパッド）として取り出したチップを用い、（２Ｎ−１）番目のチップのエンド端子（ボンディングパッド）φend を２Ｎ番目のチップのスタート端子（ボンディングパッド）φS と接続する。そして、スタートパルスφS は、１つおきのＳＬＥＤに接続する。
【００６１】
このようにすることによって、実施例５（図１３）と同様に２チップを１チップのように扱うことができる。したがって、取り出し本数は、ΦS ，Φ１，Φ２，ＶGA，ΦI １〜ΦI ２８の配線に、グランド用の配線Ｖsub を加えて、合計３３本となった。
【００６２】
なお、使わない偶数番目のエンド端子（ボンディングパッド）を解放しておくと、場合によってラッチアップして正常動作しなくなるため、基板電位に固定するのが望ましい。
【００６３】
図１６（Ａ），（Ｂ）には、このようなＳＬＥＤチップのボンディングパッドおよび回路を示している。最終ビットの結合ダイオードＤ128 のカソードをエンド端子φend として取り出した様子を示している。
【００６４】
図１７は、図１５の書込みヘッドの駆動波形例を示す。図１４の駆動波形と比較すると明らかなように、発光素子の発光動作は同じであることがわかる。
【００６５】
転送クロックラインは３相以上であってもよく、またエンド端子とスタート端子を接続するチップは３チップ以上を１組としてもよい。
【００６６】
【実施例７】
実施例４（図１１）のΦ１ラインをＬ本とすることで、データ入力ライン（スタートパルスライン）の数を１／Ｌにすることができる。本実施例の場合、先にデータ（同時に点灯させたい発光素子を示すデータ）をシフトレジスタに短い時間で書込んでおいて、その後一斉に点灯することになるため、データ入力ライン数を減らしても実質的には発光デューティは減らない。
【００６７】
図１８には、Ｌ＝２とした場合のプリンタヘッドを示す。Φ１ラインは、Φ１（１），Φ１（２）の２本となり、スタートパルスラインは、ΦS １〜ΦS ２８の２８本となる。このときΦ１（１），Φ１（２），Φ２，ＶGA，ΦI ，ΦS １〜ΦS ２８の３３本の配線数となった。Ｌ＝７とすることで、Φ１（１）〜Φ１（７），Φ２，ＶGA，ΦI ，ΦS １〜ΦS ８の１８本の配線数となる。
【００６８】
図１９は、図１８のプリンタヘッドの駆動波形の例を示す図である。
【００６９】
まずクロックパルスφ１（１）の立ち下がりで、スタートパルスφS １，φS ２のデータセットの前側のデータを奇数番目のチップの転送素子アレイ（シフトレジスタ）の奇数ビットに読み込む。次にクロックパルスφ１（２）の立ち下がりで後ろ側データを偶数番目のチップの奇数ビットに読み込む。次にクロックパルスφ２の立ち下がりで、奇数ビットのデータを隣の偶数ビットに移し、奇数ビットをリセットする。これを繰り返して、シフトレジスタにデータを書込み、全データを書込み終えたらφI をＬにして、シフトレジスタに書き込まれたデータに従った発光分布を作る。
【００７０】
転送クロックラインは３相以上であってもよく、Φ１ラインも３本以上であってもよい。
【図面の簡単な説明】
【図１】３端子発光サイリスタの基本構造を示す図である。
【図２】自己走査型発光素子アレイの等価回路図である。
【図３】本発明の実施例１である光書込みヘッドを示す図である。
【図４】実施例１に用いられる１点点灯型のＳＬＥＤチップを示す図である。
【図５】本発明の実施例２ａである光書込みヘッドを示す図である。
【図６】実施例２ａに用いられる抵抗器内蔵型のＳＬＥＤチップを示す図である。
【図７】実施例２ｂに用いられる抵抗器内蔵型のＳＬＥＤチップを示す図である。
【図８】本発明の実施例２ｃである光書込みヘッドを示す図である。
【図９】本発明の実施例３である光書込みヘッドを示す図である。
【図１０】実施例３に用いられる２点点灯型のＳＬＥＤチップを示す図である。
【図１１】本発明の実施例４である光書込みヘッドを示す図である。
【図１２】実施例４に用いられる複数点灯型のＳＬＥＤチップを示す図である。
【図１３】本発明の実施例５である光書込みヘッドを示す図である。
【図１４】実施例５の駆動波形例を示す図である。
【図１５】本発明の実施例６である光書込みヘッドを示す図である。
【図１６】実施例６に用いられる１点点灯型のＳＬＥＤチップを示す図である。
【図１７】実施例６の駆動波形例を示す図である。
【図１８】本発明の実施例７である光書込みヘッドを示す図である。
【図１９】実施例７の駆動波形例を示す図である。
【符号の説明】
１０  コネクタ
１２，１４，１６，１８  バスライン
２１，２２  バッファＩＣ
【図１】
0004362946.tif 000002
【図２】
0004362946.tif 000003
【図３】
0004362946.tif 000004
【図４】
0004362946.tif 000005
【図５】
0004362946.tif 000006
【図６】
0004362946.tif 000007
【図７】
0004362946.tif 000008
【図８】
0004362946.tif 000009
【図９】
0004362946.tif 000010
【図１０】
0004362946.tif 000011
【図１１】
0004362946.tif 000012
【図１２】
0004362946.tif 000013
【図１３】
0004362946.tif 000014
【図１４】
0004362946.tif 000015
【図１５】
0004362946.tif 000016
【図１６】
0004362946.tif 000017
【図１７】
0004362946.tif 000018
【図１８】
0004362946.tif 000019
【図１９】
0004362946.tif 000020