(57)【特許請求の範囲】
【請求項１】
電荷を蓄積する第１の電荷蓄積素子と、
前記第１の電荷蓄積素子を充電する第１の直流電源と、
オンオフ動作によって電極間隙に前記第１の電荷蓄積素子に蓄積された電荷を流してパルス状の放電を発生させる第１のスイッチング素子と、
第２の直流電源と、
前記第２の直流電源と直列に接続され、前記第１のスイッチング素子がオンしている期間にオンすることによって前記電極間隙又は電極間隙と並列に存在する電荷を前記第２の直流電源に引き抜く第２のスイッチング素子とを備えたことを特徴とする放電加工機用電源。
【請求項２】
前記第２の直流電源と並列に電荷を蓄積するための第２の電荷蓄積素子をさらに備えたことを特徴とする請求項１記載の放電加工機用電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、微小な放電を安定に生じさせることができ、主に仕上げ用の放電加工機用電源に関するものである。
【０００２】
【従来の技術】
従来の放電加工機用電源について図面を参照しながら説明する。図３７は、例えば『放電加工技術』（斎藤、毛利、高鷲、古谷：日刊工業新聞社（１９９７）ｐ．７５）に示された従来の放電加工機用電源の基本的な回路構成を示す図である。また、図３８は、図３７の従来の放電加工機用電源の動作を示すタイミングチャートである。
【０００３】
図３７に示すように、電極１、２間（ワイヤ加工機の場合はワイヤとワーク、形彫加工機の場合は型電極とワーク）が、スイッチング素子Ｓ（ここではＦＥＴ（電界効果トランジスタ）を用いた）と抵抗Ｒｓを介して、直流電源Ｖ０に接続されている。スイッチング素子ＳをＯＮ、ＯＦＦさせることによって、電極間にパルス状の電圧波形が印加される。基本的には、この回路でパルス電圧を印加できるのであるが、ここにいわゆるコンデンサ放電の考え方を加えて、電極間にコンデンサＣｓを並列に付加することもある。あるいは、コンデンサを付加しなくても、電極間には少なくとも放電ギャップと加工液の誘電率によって形成される静電容量が存在する。
【０００４】
この場合、電流波形は、図３８に示すように、放電開始直後にコンデンサＣｓからのピーク値の高い電流パルスが、その後直流電源Ｖ０から抵抗Ｒｓを経由してピーク地の低い電流が流れることになる。
【０００５】
したがって、放電の強さはコンデンサＣｓと抵抗Ｒｓ、および電圧値Ｖ０で決まる。今、放電の強さ、つまり移動する電荷量を小さくしようとする場合、これらの値を小さくしていけばよい。
【０００６】
まず、印加電圧Ｖ０であるが、放電を生じさせるためにはある程度の電圧が必要であるので、この値はある一定値以下には小さくすることはできない。
【０００７】
次に、抵抗Ｒｓを大きくすると、この抵抗Ｒｓを通って流れる電流は小さくなる。ここで、放電アークの持続にはある一定値以上の電流が必要であることがわかっており、したがって抵抗Ｒｓをある一定値以上に大きくすると、抵抗Ｒｓからの電流によってアークが持続することができなくなり、抵抗Ｒｓからの放電電流はゼロになる。つまり、抵抗Ｒｓからの放電電流は抵抗Ｒｓの値を大きくすることによってゼロにすることができる。
【０００８】
最後に、コンデンサＣｓの値であるが、これを小さくすればコンデンサＣｓからの放電電流は小さくなる。しかし、前述のように、電極間には電極間の静電容量など、浮遊の静電容量がある程度存在し、これを取り除くことはできない。したがって、コンデンサＣｓからの放電電流にはある下限値、つまり電極間の浮遊容量だけで放電するような下限値が存在することになる。つまり、抵抗Ｒｓを小さくすることによって電極間に流れる放電の電荷量は小さくすることができるが、電極間の浮遊容量以下にはすることができない。
【０００９】
電極間に存在するのは放電ギャップの静電容量だけではない。その他の機械的な構造に起因する静電容量や、あるいは加工に複数の電源を用いるため、他の回路が電極間に接続されている場合、その回路の浮遊容量などが電極間に並列に存在している。
【００１０】
あるいは、形彫加工機で電極を回転させるためのモータに浮遊する静電容量が存在する。これを示したのが図３９である。図３９は、他の従来の放電加工機用電源の回路構成を示す図である。
【００１１】
一般には、これら電極１、２間の静電容量以外の静電容量は、機械的な構造あるいは他の電源基板までのフィーダ線などのインダクタンスＬｐを介して接続されている。このようなインダクタンスＬｐを介して存在している浮遊容量Ｃｐの場合でも、電極間にＤＣ的な電圧を印加する場合はコンデンサＣｓと同等であるため、Ｃｓ＋Ｃｐの静電容量に相当する放電電流が流れることになる。
【００１２】
【発明が解決しようとする課題】
つまり、いくら抵抗Ｒｓを小さくしても、印加電圧をＶ０として、放電電流の電荷量は、Ｖ０×（Ｃｓ＋Ｃｐ）より小さくすることはできない。これが従来の放電加工の面粗さの限界を決定していた。仮に少量の電荷量を放電極間に供給しても、電極間を短絡するような終端抵抗あるいはスイッチが存在しないので、電極間に電荷がどんどん溜まり、結果として大きな放電しか発生させることができなかった。
【００１３】
場合によっては仕上げ加工の段階で電極間に接続されている他の加工電源をリレイ等によって切り離す、あるいはワークを保持するための定盤を電気的に絶縁することによって、浮遊容量Ｃｐの値をできるだけ小さくして仕上げ加工を行うこともある。この場合、たしかに放電電荷量は小さくなり、面粗さは向上する。しかし、一連の加工手順の途中で電源の切り離しや絶縁といった煩雑な工程が必要であった。電源や機械系に特に変更を与えることなく（この状態を、「非絶縁」、と呼ぶ）、荒加工から仕上げ加工までを進めることができ、かつより良い面粗さを得ることのできる加工方法が必要とされていた。
【００１４】
この発明は、前述した問題点を解決するためになされたもので、非絶縁の状態でもごく微小な放電を安定して生じさせることができ、ひいては細かい面粗さを得ることができる放電加工機用電源を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係る放電加工機用電源は、電荷を蓄積する第１の電荷蓄積素子と、前記第１の電荷蓄積素子を充電する第１の直流電源と、オンオフ動作によって電極間隙に前記第１の電荷蓄積素子に蓄積された電荷を流してパルス状の放電を発生させる第１のスイッチング素子と、第２の直流電源と、前記第２の直流電源と直列に接続され、前記第１のスイッチング素子がオンしている期間にオンすることによって前記電極間隙又は電極間隙と並列に存在する電荷を前記第２の直流電源に引き抜く第２のスイッチング素子とを備えたものである。
【００２６】
また、この発明に係る放電加工機用電源は、前記第２の直流電源と並列に電荷を蓄積するための第２の電荷蓄積素子をさらに備えたものである。
【００２７】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係る放電加工機用電源について図面を参照しながら説明する。図１は、この発明の実施の形態１に係る放電加工機用電源の回路構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００２８】
図１において、図３９と同様、電極１、２間は、静電容量Ｃｓと水の抵抗Ｒｗが存在する。図３９との違いはまず、電荷を一端蓄えておくコンデンサＣｑがスイッチＳｕの前に存在することと、抵抗Ｒｓは放電電流を制限するための抵抗ではなく、むしろコンデンサＣｑを充電するための抵抗の役割を果たしていること、である。
【００２９】
また、コンデンサＣｑから放電間隙に至るまでの経路は、できるだけインピーダンスが少ないことが望ましい。放電用のスイッチＳｕが存在しているが、例えばこのスイッチとしてＦＥＴを用いる場合、ＯＮ時の抵抗は十分小さいと考えてよい。また実際には、その経路にはフィーダ線などのインダクタンスＬｓが存在している。さらに、この回路の特徴として、電極間に並列に、電極間を短絡するようなスイッチＳｌが設けられている。
【００３０】
つぎに、この実施の形態１に係る放電加工機用電源の動作について図面を参照しながら説明する。図２は、この発明の実施の形態１に係る放電加工機用電源の動作を示すタイミングチャートである。
【００３１】
図２において、（ａ）はスイッチ２つの動作タイミング、（ｂ）はコンデンサＣｑ両端の電圧の変化、（ｃ）は電極間にかかる電圧をそれぞれ示す。
【００３２】
ここで放電は生じなかったものとする。まず、時刻ｔ＝０ではコンデンサＣｑの両端には電圧Ｖｓが印加され、電荷Ｃｑ×Ｖｓが蓄積されているとする。また、スイッチＳｕおよびＳｌは共にＯＦＦであるとする。この状態で、時刻ｔ＝ｔ１にスイッチＳｕがＯＮになる。すると、コンデンサＣｑに蓄積された電荷はインピーダンスの小さい経路を通って電極間に印加される。
【００３３】
まず、経路のインピーダンスが十分小さい場合、電極間には瞬間的に、コンデンサＣｑに蓄えられていた電圧値Ｖｓとほぼ同じ程度の電圧Ｖｐが印加される。実際には、経路のインピーダンスＬｓの影響で、電圧ＶｐはＶｓよりも小さくなる。
【００３４】
その後、コンデンサＣｑに蓄えられた電荷Ｃｑ×Ｖｓが、コンデンサＣｑと電極間のキャパシタンスＣｓに分圧された電圧値Ｖｄに漸近する。つまり、最初に高いピークの電圧がかかり、だんだん低くなる。スイッチＳｕは電荷を吐き出した後、ＯＦＦするが、その後電極間が電圧Ｖｄに漸近する間でスイッチＳｌをＯＮにすると、電極間に溜まった電荷がこのスイッチＳｌを通って短絡され、電極間の電圧はゼロに戻る。
【００３５】
ここで、電極間には水の抵抗Ｒｗが存在するが、この値は一般に十分大きいので、抵抗Ｒｗを介して電圧がゼロになるにはかなり時間がかかる。またスイッチＳｕがＯＦＦになるとコンデンサＣｑは再び充電を始め、この充電の時定数はＣｑ×Ｒｓである。
【００３６】
さて、ここで放電が生じた場合を考える。放電が生じると電極間のインピーダンスが急激に低下し、電極間電圧が低下して、あるアーク電圧になる。そして電極間に電流が流れる。このとき、流れる電流はスイッチＳｕがＯＮされている間は、コンデンサＣｑあるいは抵抗Ｒｓから供給され、図３７のようなものになる。
【００３７】
ここで、もし抵抗Ｒｓが十分に大きな値であり、抵抗Ｒｓからの電流ではアークが持続できない場合、流れる電流はコンデンサＣｑからの電流だけになる。このことはつまり、スイッチＳｕのタイミングによらず、放電で流れる電流の量を、回路上の既知のコンデンサＣｑによって制御できる、と言うことを意味する。前述のように、放電痕の深さは流れる電流の電荷量で決まる。つまり、加工の面粗さをコンデンサＣｑの値で制御することができる。
【００３８】
例えば図３７の場合では、スイッチＳのＯＮ時間によって放電の電荷量を制御していた。しかし、目的とする電荷量の値が小さくなるとスイッチＳのＯＮ時間が短くなり、スイッチＳ例えばＦＥＴの立ち上がり速度等の関係で、あまり短い時間のスイッチＳの開閉は困難になる。図１のような回路構成の場合、スイッチＳｕのＯＮ時間ではなく、コンデンサＣｑおよび印加電圧Ｖｓによって電荷量を制御できる。これが本発明の実施の形態１の特徴である。
【００３９】
ここで、スイッチＳｌの必要性であるが、もしスイッチＳｌがなければ、放電が何回か連続して生じなかった場合、電極間の静電容量Ｃｓにどんどん電圧が蓄積されていき、例えばｎ回放電電荷の投入が行われた場合、電極間の電圧はＶｄ×ｎとなる（但し、Ｖｄ×ｎ＜Ｖｓ）。従って、その後放電が生じた場合は、通常のｎ倍の電荷量が流れることになり、面粗さを悪くする。つまり、常に一定の電荷量を放電させる、という本発明の本来の目的を達することができなくなるからである。
【００４０】
実施の形態２．
この発明の実施の形態２に係る放電加工機用電源について図面を参照しながら説明する。図３は、この発明の実施の形態２に係る放電加工機用電源の回路構成を示す図である。また、図４は、この発明の実施の形態２に係る放電加工機用電源の動作を示すタイミングチャートである。
【００４１】
図３に示す回路構成は、図１と同様、電極間は静電容量Ｃｓと水の抵抗Ｒｗが存在する。また、図３９との違いは図１と同様、電荷を一端蓄えておくコンデンサＣｑが、スイッチＳｕの前に存在することと、抵抗Ｒｓは放電電流を制限するための抵抗ではなく、むしろコンデンサＣｑを充電するための抵抗の役割を果たしていること、である。コンデンサＣｑから放電間隙に至るまでの経路は、できるだけインピーダンスが少ないことが望ましい。
【００４２】
図１の場合と異なるのは、電極間に他の回路あるいは機械的構造に起因する浮遊の静電容量Ｃｐが接続されていることである。多くの場合この浮遊の静電容量Ｃｐと電極間の間にはインダクタンスＬｐが存在している。
【００４３】
まず、時刻ｔ＝０でコンデンサＣｑの両端の電圧はＶｓ、電極間の電圧はゼロであるとする。時刻ｔ＝ｔ１でスイッチＳｕがＯＮになる。すると、コンデンサＣｑから電極間に電流が流れ込む。ここで、その経路の抵抗成分が十分に小さい場合、電極間には短パルスで高ピークな電圧パルスが印加される。
【００４４】
このとき電圧値のピークＶｐはこの経路のインダクタンスＬｓがインダクタンスＬｐと比較して十分小さければ、もともとコンデンサＣｑに充電されていた電圧値Ｖｓと同じくらいになる。十分小さくなくても、おおよそＶｐ＝Ｌｐ／（Ｌｐ＋Ｌｓ）×Ｖｓの電圧が印加される。
【００４５】
電圧パルスはしばらく共振して振動波形を示した後、ある一定値Ｖｄになる。ここで、Ｖｄ＝Ｖｓ×Ｃｑ／〔Ｃｑ＋Ｃｓ＋Ｃｐ〕である。今、コンデンサＣｑは浮遊の静電容量Ｃｐと比較して十分に小さいものを想定しているので、Ｖｄの値はＶｓと比較して十分に小さい。
【００４６】
今、電源に接続されている抵抗Ｒｓが、放電アークを維持することができない程度に十分大きいとする。このとき、時刻ｔ＝ｔ１で電圧パルスが印加され、電極間に放電が生じた場合、電極間には電流が流れるが、抵抗Ｒｓは十分大きく電流を供給できないので、電極間に流れる電荷量は最大でコンデンサＣｑに蓄積された電荷量である。つまり、電極間に流れる電荷量をコンデンサＣｑの値で制御することができる。
【００４７】
そして、このコンデンサＣｑの値を小さくしても、放電の経路の抵抗が十分小さく、インダクタンスＬｓも十分小さければ、電極間に印加される電圧値は十分高くすることができる。したがって、十分小さいコンデンサＣｑで十分高い電圧パルスを印加して、放電を生じさせ、かつその放電の電荷量を十分小さく制限することができる。
【００４８】
例えば、従来の回路では電荷を制限する素子Ｃｑが存在せず、電極間に接続された容量あるいは寄生している容量Ｃｐ＋Ｃｓに直接電荷を蓄積することによって電極間への電圧印加が行われていた。したがって、電極間の電圧値が放電できるまでに高くなった時には、ここに蓄積された電荷量もその分だけ大きくなり、その電荷量が放電によって電極間に流れるために弱い放電をさせることができなかった。今回の発明では電荷を蓄積する素子をスイッチング素子の外部に設けインピーダンスの小さい経路を介してこれを電極間に印加することで高いピーク値の電圧を瞬間的に印加することができる。ここで、電極間に寄生している大きな静電容量ＣｐまでにはインダクタンスＬｐが存在するので、急激な電圧パルスに対しては静電容量Ｃｐが見えなくなる。
【００４９】
さて、図３では、図１のように電極間を短絡するスイッチＳｌが存在していない。これは、後述するように並列に接続されている電源あるいは機械的構造に、場合によっては抵抗成分Ｒｐ（点線）が存在し、もし放電が生じなかった場合は電極間に蓄積された電荷量Ｃｑ×Ｖｓが抵抗成分Ｒｐを通って流れ、極間の電位差がゼロに戻るからである。
【００５０】
実施の形態３．
この発明の実施の形態３に係る放電加工機用電源について図面を参照しながら説明する。図５は、この発明の実施の形態３に係る放電加工機用電源の回路構成を示す図である。また、図６は、この発明の実施の形態３に係る放電加工機用電源の動作を示すタイミングチャートである。
【００５１】
抵抗成分Ｒｐが存在しない場合、あるいは十分大きいため、高繰り返しに動作させるためにはスイッチによって電極間を短絡する必要がある場合は、上記実施の形態１のように、電極間を短絡するようなスイッチＳｌを設ければよい。このことを示したのが、図５および図６である。
【００５２】
実施の形態１の場合と比較して、電極間の静電容量はＣｓ＋Ｃｐと十分大きいので、一定値に達したときの電圧値Ｖｄは図２よりも十分小さいが、それでも放電をしなかった場合には電荷がＣｐとＣｓに蓄積していく。このまま何度もスイッチＳｕをＯＮして、そのたびに電荷量Ｃｑ×Ｖｓを流し込んだ場合、電極間の電圧は徐々に上昇し、いつかは放電できるような電圧に達して、Ｃｐに蓄えられた大量の電荷の流れる大きな放電が生じてしまうことになる。このため、この回路においてはＣｐやＣｓに蓄積した電荷を一回ごとにゼロにしてしまうことが望ましい。
【００５３】
実施の形態４．
この発明の実施の形態４に係る放電加工機用電源について図面を参照しながら説明する。図７は、この発明の実施の形態４に係る放電加工機用電源の回路構成を示す図である。
【００５４】
ここで、短絡させるためのスイッチＳｌであるが、短絡経路に存在するのがスイッチＳｌだけの場合、溜まった電荷のエネルギーを全てスイッチＳｌで消費させることになるので、スイッチＳｌにかかる熱的な負荷が問題となる。
【００５５】
この場合、図７に示すように、スイッチＳｌに直列に抵抗器Ｒｌを挿入すると、エネルギーの一部あるいはほとんどを抵抗器Ｒｌで消費させることができるので、ＦＥＴであるスイッチＳｌにかかる負荷は少なくなる。但し、繰り返しを十分に早くするためには、抵抗器Ｒｌはある程度小さい値でなくてはならない。
【００５６】
電荷が短絡してゼロになる時定数は、
（ＳｌのＯＮ抵抗＋Ｒｌ）×（Ｃｓ＋Ｃｐ）
で決まるが、今、スイッチＳｌとしてＦＥＴを想定している場合、一般にＯＮ抵抗は十分小さいので、概ね、
Ｒｌ×（Ｃｓ＋Ｃｐ）
と考えてよい。この値がスイッチＳｌのＯＮ時間以下である必要がある。
【００５７】
実施の形態５．
この発明の実施の形態５に係る放電加工機用電源について図面を参照しながら説明する。図８は、この発明の実施の形態５に係る放電加工機用電源の回路構成を示す図である。
【００５８】
さて、スイッチＳｕあるいはＳｌは、スイッチング速度が速く、高速、高繰り返しの動作を行う必要があることと、ＯＮ時の抵抗も十分小さいことなどから、ＦＥＴを用いることが適当である。ＦＥＴはドレイン−ソース間に電圧を印加すると、ＯＮ時にはドレインからソースへ電流が流れ、ＯＦＦ時にはそれが遮断される。ここで、ＦＥＴには通常、ソース−ドレイン方向にダイオードが寄生している。つまり、スイッチング素子のＯＮ、ＯＦＦにかかわらず、もしもソースがドレインよりも高電位になった場合はソースからドレインに向かって電流が流れる。
【００５９】
本発明（実施の形態５）の場合、例えば図２や図４のような電流が流れるが、その波形は放電極間あるいは接続されている他の電源などによって変化し、複雑な共振波形となる。この場合、通常ドレインからソースに向かって電流が流れるはずのところが、波形のリンギングなどで逆に電圧がかかって、ソースがドレインよりも高電圧になって、電流が逆流する可能性がある。これを防ぐためには、ＦＥＴに直列に、逆流を防ぐようなダイオードを挿入することがよく行われる。図８に、この場合の回路図を示す。この図８では、スイッチＳｕ、Ｓｌの両方に直列なダイオード３、４を挿入しているが、かならずしも両方必要であるわけではない。目的とする波形あるいは目的とする性能を達成できるように調節するべきものである。
【００６０】
実施の形態６．
この発明の実施の形態６に係る放電加工機用電源について図面を参照しながら説明する。図９は、この発明の実施の形態６に係る放電加工機用電源の回路構成を示す図である。
【００６１】
上記実施の形態５では、ＦＥＴでの電流の逆流を防ぐ意味でＦＥＴの寄生ダイオードと逆向きのダイオード３、４を挿入したが、この場合、逆流は防げるが、リンギングなどによってマイナスに振れた電極間電圧はそのままである。プラスマイナスに振動している波形を積極的にプラス方向に整流するためには、図９に示すように、電極間にダイオードＤｓを挿入すればよい。このとき、このダイオードＤｓは十分高速である必要がある。
【００６２】
実施の形態７．
この発明の実施の形態７に係る放電加工機用電源について図面を参照しながら説明する。図１０は、この発明の実施の形態７に係る放電加工機用電源の回路構成を示す図である。
【００６３】
電荷量を一旦蓄えるコンデンサＣｑは、蓄えた電荷を高速に瞬間的に吐き出さなければならないので、その周波数応答性は十分高い必要がある。目的とするパルス幅は数十ｎｓからμｓ程度であるので、少なくとも１０ｋＨｚ以上の、より望ましくは１ＭＨｚ以上の周波数に対応できる必要がある。このような高速のコンデンサとして、例えばフィルムコンデンサが挙げられる。
【００６４】
コンデンサＣｑから電荷が一気に放電する際、その経路のインダクタンスのために、リンギングが生じ、コンデンサＣｑの両端の電圧が一時マイナスになることがある。これを避けるために、図１０に示すように、コンデンサＣｑに並列に高速なダイオード５を挿入する方法がある。
【００６５】
実施の形態８．
この発明の実施の形態８に係る放電加工機用電源について説明する。
【００６６】
さて、コンデンサＣｑが放電して、一旦、コンデンサＣｑの両端の電圧がゼロになった後、このコンデンサＣｑに再びＶｓだけの電圧が充電されるためにはある程度の時間がかかる。この時間は、例えばＣｑとＶｓが抵抗Ｒｓで接続されている場合、Ｃｑ×Ｒｓがその時定数になる。この値はあくまで時定数であって、充電が完了するまではこの倍以上の時間が必要である。
【００６７】
従って、抵抗Ｒｓの値が大きくなると高繰り返しの動作ができなくなる。コンデンサＣｑの値は、０．１〜１０ｎＦ程度であることが多いので、抵抗Ｒｓの値が、例えば１００ｋΩ以上であれば、その時定数は１ｍｓと十分な繰り返しを得ることができなくなる。従って、抵抗Ｒｓの値としては１００ｋΩ以下、望ましくはｋＨｚ以上の繰り返しが可能なように１０ｋΩ以下である必要がある。
【００６８】
一方、抵抗Ｒｓの下限値であるが、図３７において、抵抗Ｒｓからの電流が無くなるためには、アークの持続ができなくなる程度に抵抗Ｒｓからの電流値が小さくなくてはならない。この電流は理想的には、アーク電圧をＶａとすると、（Ｖｓ−Ｖａ）／Ｒｓで見積もることができ、アークが維持できる最小の電流値は条件にも因るが１Ａ前後である。従って、抵抗Ｒｓの値は最も小さくても１０Ω以上、望ましくは１００Ω以上である必要がある。この場合、抵抗Ｒｓからの電流供給ではアークは持続できなくなり、放電電荷量を最小限に抑えることができる。
【００６９】
実施の形態９．
この発明の実施の形態９に係る放電加工機用電源について図面を参照しながら説明する。図１１は、この発明の実施の形態９に係る放電加工機用電源の回路構成を示す図である。また、図１２は、この発明の実施の形態９に係る放電加工機用電源の動作を示すタイミングチャートである。
【００７０】
上記実施の形態８によれば、抵抗Ｒｓの値にはある制限が存在する。実際には、抵抗Ｒｓからの後続電流はゼロにしたいので、抵抗Ｒｓはある値以上となり、かつ充電に必要な時間をできるだけ短くしたい、つまり放電の周波数をできるだけ高くしたいので、抵抗Ｒｓは許容される一番小さな値に設定される。逆に言うと、アークを切るための抵抗Ｒｓの値の下限が、最大動作周波数を決めてしまう。
【００７１】
これ以上に動作周波数を上げる方法の一例を図１１に示す。抵抗Ｒｓと直列に、スイッチＳｒが挿入されている。このスイッチＳｒは、同じくＦＥＴなどの素子が用いられる。
【００７２】
スイッチＳｒの動作タイミングを図１２で示す。スイッチＳｕがＯＮして、コンデンサＣｑから電荷が流入しているときはスイッチＳｒはＯＦＦである。その後、スイッチＳｕがＯＦＦするとスイッチＳｒがＯＮして、抵抗Ｒｓを経由した充電が始まる。
【００７３】
つまり、充電経路の抵抗値を時間的に変化させることによって、コンデンサＣｑに充電するときには経路の抵抗値を低くして充電時間を短くし、コンデンサＣｑが放電するときは十分抵抗値を大きくして抵抗Ｒｓからの後続電流がなくなるようにする。
【００７４】
この方式の場合は、抵抗Ｒｓとして抵抗値の十分小さなもの用いても構わないし、小さいだけ充電に要する時間は短くなるので高繰り返しの動作が可能になる。極端な場合、抵抗Ｒｓは必要なく、スイッチＳｒのＯＮ抵抗だけでも構わない。但し、充電経路には多少のインダクタンスが存在し、抵抗があまりに小さいとリンギングなど波形の乱れが生じる可能性がある。
【００７５】
また、熱の問題がある。一回の充電によって抵抗で損失されるエネルギーはＣｑ×Ｖｓ２／２であり、抵抗Ｒｓの値によらない。従って、抵抗Ｒｓの抵抗値が小さくなっても消費する熱量は同じである。一方、抵抗値があまりに小さくなり、スイッチＳｒのＯＮ抵抗と同程度になれば、スイッチＳｒのＯＮ抵抗によってスイッチでの発生熱が大きくなる、という問題が生じる。従って、抵抗Ｒｓの値としては、繰り返し周波数の許す範囲で大きい値、例えば１ｋΩ以下が望ましい。
【００７６】
尚、図１２において、スイッチＳｕ、スイッチＳｌを使用する回路構成におけるそれぞれの動作タイミングはＯＮ期間が重ならないように表現している。しかし、その必然性はなく、スイッチＳｕがスイッチＳｌよりも先にＯＮしており、且つその時間内にコンデンサＣｑから電流が流しきれれば、それ以降両パルスのＯＮ期間が重なっていても問題はない。スイッチＳｕが十分長い時間ＯＮしたとしても電極間に流れる電流形状はコンデンサＣｑ、電極間までのインダクタンスＬｓによりおよそ規定されているし、この状態でスイッチＳｕ、スイッチＳｌの両方がＯＮしたとしても電源Ｖｓとの間には大きな抵抗Ｒｓが存在するため電流はほとんど流れない。
【００７７】
スイッチＳｕとスイッチＳｌのＯＮ期間が重なるように設計すれば、スイッチＳｕを高速スイッチングする必要がなく、回路設計を容易に行うことができる。
【００７８】
実施の形態１０．
この発明の実施の形態１０に係る放電加工機用電源について図面を参照しながら説明する。図１３は、この発明の実施の形態１０に係る放電加工機用電源の回路構成を示す図である。また、図１４は、この発明の実施の形態１０に係る放電加工機用電源の動作を示すタイミングチャートである。
【００７９】
図１３に、コンデンサＣｑの充電方法の他の例を示す。この図１３では、抵抗Ｒｓの代わりにインダクタンスＬｓが故意に挿入されている。この場合、スイッチＳｒがＯＮになると、ＣとＬの共振で振動しながら、コンデンサＣｑ両端の電位差はＶｓに近づいていく。
【００８０】
図１４の点線で示すように、電圧がＶｓ付近に達したときにスイッチＳｒをＯＦＦにすると、コンデンサＣｑがＶｓに充電される。このとき、抵抗充電の場合に発生していたＣｑ×Ｖｓ２／２の損失エネルギーが発生しない。従って、効率の良い充電が可能になる。
【００８１】
実施の形態１１．
この発明の実施の形態１１に係る放電加工機用電源について説明する。
【００８２】
ここで、コンデンサＣｑの値について考える。コンデンサＣｑの値とはつまり、放電させる電荷量である。この電荷量の大きさは、仕上げ面の面粗さを決定する。本発明の目的は、従来の方法ではどうしても（Ｃｓ＋Ｃｐ〕×Ｖｓだけの電荷が入ってしまっていたのに、それをＣｑ×Ｖｓに制限して、より小さな電荷量を制御しつつ投入しようと言うものである。
【００８３】
従って、コンデンサＣｑは、Ｃｓ＋Ｃｐよりも小さいものでなければ、本回路方式を用いる必要がない。もちろん、荒加工から順次仕上げ加工に移って行く間に、より大量の電荷を投入して、面粗さは悪くとも加工能力の高い加工を行う必要もある。今、コンデンサＣｐの値は、数十ｎＦ程度と見積もっているが、これは機械の構成等で大きく変化する。従って、コンデンサＣｑの値としては概ね１μＦ以下と考えてよい。なお、コンデンサＣｑの値を０ＦＦにしても、回路の浮遊容量が必ず存在するが、実際には回路の浮遊容量だけでは十分な放電をさせることができないため、電荷蓄積用のコンデンサＣｑを挿入する必要がある。
【００８４】
実施の形態１２．
この発明の実施の形態１２に係る放電加工機用電源について図面を参照しながら説明する。図１５は、この発明の実施の形態１２に係る放電加工機用電源の回路構成を示す図である。
【００８５】
図１５では、コンデンサＣｑとスイッチＳｕとの間に、故意にインダクタンスＬｕが挿入されている。これによって、放電極間に印加されるパルスのピーク値は低くなるが、そのパルス幅は広くなる。つまり、インダクタンスＬｕを調節することによって印加パルスのピーク値とパルス幅を調節することができる。
【００８６】
放電には遅れ時間があり、電圧を印加して直ちに放電が生じるわけではなく、あまりに電圧パルスの幅が短いと放電が生じにくくなる。従って、ピーク値を多少低くしてもパルス幅を長くしたほうが放電が生じやすくなる場合もある。また、ピーク値が低くなることによって、ＦＥＴのスイッチングにともなう損失が大幅に軽減される。
【００８７】
実施の形態１３．
この発明に係る放電加工機用電源を含むワイヤ放電加工機について図面を参照しながら説明する。図１６は、この発明に係る放電加工機用電源を含むワイヤ放電加工機の構成を示す図である。
【００８８】
上記実施の形態１２では、インダクタンスを故意に挿入してパルス幅を調節する方法について述べたが、一般には回路と電極間を繋くインダクタンスＬｓが少なからず存在し、その結果、電極間にはＶｓと比較してかなり低い値の電圧パルスしかかからない場合が多い。この場合は、逆にできるだけ経路のインダクタンスを小さくする必要がある。
【００８９】
図１６はワイヤ放電加工機の場合について、本発明の電源を実際に搭載するときに、どのような形で放電極間や電源が接続されるかを示した図である。ここで、放電極間はワイヤ１とワーク２の間の間隙のことを指している。ワーク２は、一般に加工テーブル６の上に固定され、給電は加工テーブル６と給電端子７から行われる。従って、本発明の電源１０のほかに、他の加工電源２０がある場合は、図１６のように加工テーブル６と給電端子７間に電圧を印加するような形になっている。
【００９０】
本発明の電源１０も、同様に何らかの給電フィーダ８を用いて加工テーブル６と給電端子７に電圧を印加する必要がある。一般に、この給電フィーダ８および給電点から放電ギャップ迄のインダクタンスがＬｓになる。
【００９１】
まず、給電フィーダ８のインダクタンスをいかに小さくするかであるが、フィーダの長さをできるだけ短くする等のほかには、給電フィーダ８に同軸ケーブルを用いることが有効である。
【００９２】
一方、同軸ケーブルはインダクタンスが少ない代わりに、ケーブルの浮遊容量が大きい、という特徴がある。この浮遊容量は、逆に、極間に印加される電圧値を低くするため、好ましくない。もしもインダクタンスが少なくなることによる効果よりも、ケーブルの浮遊容量による効果の方が大きくなると、同軸ケーブルを用いることは逆に不利となる。この場合はインダクタンスは同軸ケーブルよりも大きいが、浮遊容量の小さいツイストケーブルを用いるか、あるいはツイストケーブルを多数束ねて用いるなどの方法が有効である。
【００９３】
実施の形態１４．
この発明に係る放電加工機用電源を含む他のワイヤ放電加工機について図面を参照しながら説明する。図１７及び図１８は、この発明に係る放電加工機用電源を含む他のワイヤ放電加工機の構成を示す図である。
【００９４】
この実施の形態１４では、給電フィーダの給電点から放電ギャップまでのインダクタンスをいかに減らすかについて述べる。例えば、図１７では、給電点をできるだけワーク２に近くした例が示されている。この場合、ワーク２に直接給電しているので、ワーク２の取りつけ時に電極を取り付ける必要があるが、その分インダクタンスはかなり小さくなる。
【００９５】
さらに極端には、図１８のように、電源１０自体を給電端子７に取り付け、そこからワーク２まで接続線を出すだけであれば、フィーダ線も必要なくなり、接続に伴うインダクタンスは大幅に抑えられる。
【００９６】
実施の形態１５．
この発明の実施の形態１５に係る放電加工機用電源について図面を参照しながら説明する。図１９は、この発明の実施の形態１５に係る放電加工機用電源の回路構成を示す図である。
【００９７】
もしインダクタンスＬｓを十分小さくすることが困難であれば、逆にＬｐを故意に大きくする、という方法が考えられる。電極間にはおおよそＶｐ＝Ｌｐ／（Ｌｐ＋Ｌｓ）×Ｖｓの電圧が印加されると、上記実施の形態２で述べたが、このＬｐを大きくすれば電極間にかかる電圧は高くなる。図１９にその例を示す。Ｌｐに加えて、インダクタンスＬａが故意に挿入されている。
【００９８】
ただし、この場合、この他の加工電源から電極間までのインダクタンスが増えることになり、この加工電源の加工性能が低下する恐れがある。例えば、この電源が荒加工に用いられるような、大電流を流して加工を行うような電源の場合、回路のインダクタンスは電極間にどれだけたくさんの電流を流せるかを制限するものなので、加工能力に直接影響する。従って、直列に接続したインダクタンスＬａを短絡するようなスイッチＳａを設けておき、加工の段階で切り替えればよい。このスイッチＳａは、ＯＮ時には十分小さい抵抗値である必要があるので、ＦＥＴなどの素子よりは、コンダクタのようなものが適当である。
【００９９】
実施の形態１６．
この発明の実施の形態１６に係る放電加工機用電源について図面を参照しながら説明する。図２０は、この発明の実施の形態１６に係る放電加工機用電源の回路構成を示す図である。
【０１００】
本発明の目的は面粗さを良くするために、できるだけ小さい電荷量の放電を発生させることにある。そのために、電荷量をコンデンサＣｑで制限するのであるが、しかし実際上はおのずと限界がある。まず、放電を生じさせるためにはある程度以上の電圧が電極間にかからなければいけない。コンデンサＣｑを小さくしていった場合、Ｖｓを大きくすることも可能であるが、回路の耐圧などの関係でＶｓにもおのずと上限がある。実際の装置の構造上、Ｌｓを小さくすることにも限界がある。
【０１０１】
図２０では、Ｃｑ×Ｖｓで決定された電荷量よりも更に小さい電荷量の放電を生じさせる方法について述べる。
【０１０２】
まず、本回路方式で、かつ外部に他の加工用の電源回路が接続されている場合、電圧波形は最初に電極間に印加されるパルス幅の短い急峻なパルスと、一旦、Ｃｐに行ってから、反射して電極間に戻ってくる２つ目のパルスの、２つのパルスが観測されることが多い。これは、コンデンサＣｑのエネルギーの一部が、一旦、Ｃｐまで行って戻ってきていることを示す。このときの電圧波形模式図を図２１（ａ）に示す。
【０１０３】
ここで、図２０に示すように、抵抗器ＲｐでＣｐを短絡するような径路を設ける。抵抗器Ｒｐの値は非常に小さいもので、あるいは抵抗値ゼロつまり直接短絡しても良い。なお、他の回路の動作のために、この短絡経路を切り離すスイッチＳｐを設けておく必要がある。
【０１０４】
これは実際の装置の構成では、他の回路と、放電極間を結ぶ、フィーダ線の根元を短絡することになる。あるいはまた他の回路の内部（図２０における電源２０の内部）にスイッチＳｐ、抵抗器Ｒｐを構成してもよい。スイッチＳｐは双方向スイッチなどを用いて電気的に開閉してもよいし、リレーを利用して機械的に開閉してもよい。双方向スイッチなど（あるいは電源２０の種類によっては単方向スイッチ）を利用すれば電源２０内部に容易にスイッチＳｐ、抵抗器Ｒｐを形成することができる。
【０１０５】
このように電極間と並列に短絡ループを設けたときの電圧波形模式図を図２１（ｂ）に示す。電圧波形は、１つ目の急峻なパルスだけになり、２つ目のパルスが観察されなくなる。フィーダ線の終端が短絡されているために、Ｃｐまで行って反射してくるエネルギーが無くなるためである。従って、もし１つ目のパルスで放電が生じた場合、電荷量の一部が短絡経路を流れてしまうために、流れる電荷量はＣｑよりも小さくなり、従って、Ｃｑ×Ｖｓで規定される電荷量よりも更に小さい電荷量の放電を生じさせることができる。
【０１０６】
尚、図２０では、フィーダ線と他の加工用電源回路（浮遊の容量成分Ｃｐ）との間に抵抗器Ｒｐ及びスイッチＳｐが設けられているが、これらは放電極間とフィーダ線との間に設けてもよい。設置個所を極間に近づければ近づけるほど浮遊容量の影響を排除することができる。例えば、前述のごとくフィーダ線が同軸ケーブルで構成されている場合、これもまた浮遊容量として働くが、この影響をよりよく排除するためには抵抗器Ｒｐ及びスイッチＳｐの設置個所は放電極間とフィーダ線との間に設けた方がよい。尚、この場合、スイッチＳｐはリレーなどを用いた機械的なものが簡便であり望ましい。
【０１０７】
本実施の形態ではワイヤ放電加工機を主体に説明してきたが、形彫放電加工機をはじめとする他の構成においても適用は可能である。すなわち、浮遊容量Ｃｐと極間とがフィーダ線で接続されていない場合においても抵抗器ＲｐとスイッチＳｐとを電極間近くに形成することにより浮遊容量Ｃｐの影響を軽減することができる。
【０１０８】
実施の形態１７．
上記の実施の形態１６では、抵抗器Ｒｐ及びスイッチＳｐを用いて浮遊容量Ｃｐを短絡し浮遊容量の影響を軽減する方法について述べてきた。このときの抵抗器Ｒｐは小さければ小さいほど浮遊容量Ｃｐから電極間に入り込む電荷を抑えることができるが、極端に小さいと電極間に電圧がかかりにくくなり放電しなくなる可能性がある。従って、より理想的には放電する直前まではスイッチＳｐがＯＦＦ状態で電極間には十分な電圧が印加されており、放電する瞬間にスイッチＳｐがＯＮ状態となり浮遊容量Ｃｐの電荷が終端抵抗により消費されることが望ましい。また、更に言えば、実施の形態１６は浮遊容量Ｃｐを抵抗Ｒｐを介して接地していると言い換えることができるが、抵抗Ｒｐを介して逆電位を印加すればより確実に浮遊容量Ｃｐに蓄えられた電荷が排除できるということができる。つまり、タイミングを見計らって浮遊容量Ｃｐに蓄えられた電荷を引き抜けば接地（短絡）以上の効果が期待できる。
【０１０９】
そこで、この実施の形態１７では、上記の実施の形態１６以上に積極的に浮遊容量Ｃｐの影響を排除し、よりよい面粗さを得る加工電源、ならびに加工方法について述べる。
【０１１０】
この発明の実施の形態１７に係る放電加工機用電源について図面を参照しつつ説明する。図２２は、この発明の実施の形態１７に係る放電加工機用電源の回路構成を示す図である。また、図２３は、この発明の実施の形態１７に係る放電加工機用電源の動作を示すタイミングチャートである。
【０１１１】
図２２に示すように、抵抗Ｒｓ、電源Ｖｓ、コンデンサＣｑ、スイッチＳｕならびにスイッチＳｌで構成される電源１０は、上記の実施の形態１６と同じである。ただし、後述の逆電源ブロック３０からスイッチＳｌに電流が逆流しないようにダイオードＤ１を挿入している。給電フィーダ９と浮遊容量Ｃｐとの間にリレーＲｅ、スイッチＳｔ、抵抗器Ｒｐ、電源Ｖｔで構成される逆電源ブロック３０が電極間と並列に接続されている。印加電圧の極性によってはスイッチＳｔだけで構成してもよいが、荒加工、仕上げ加工と確実にそれぞれの回路の影響を排除するためにリレーも併用している。すなわち、荒加工時にはリレーＲｅはＯＦＦしており、仕上げ加工時にはリレーＲｅはＯＮするものとする。スイッチＳｔはＦＥＴを使用するものとして図示しているが、それ以外の回路素子を利用してもよい。
【０１１２】
接続場所は実施の形態１６で述べたように電極間と給電フィーダＬｐの間としてもよいし、逆電源ブロック３０の設置場所がない場合は電極間（近辺）からツイスト線などを引き出して接続してもよい。
【０１１３】
スイッチＳｕがＯＮするとコンデンサＣｑに蓄えられた電荷が電極間、浮遊容量Ｃｐに移行し始める。それとともに電極間電圧も上昇し始め、およそピーク値となる時にスイッチＳｔをＯＮする。このときワーク２からみて電源Ｖｓはプラス極性であり、電源Ｖｔはマイナス極性となる。浮遊容量Ｃｐ、電極間容量Ｃｓに蓄えられた電荷は、スイッチＳｔ、抵抗Ｒｐを介して電源Ｖｔに流れようとする。図２３に示す電極間電圧波形において、点線は実施の形態１６のように抵抗Ｒｐを介して接地したときの波形、実線は本実施の形態１７のように抵抗Ｒｐを介して逆電圧を印加したときの波形である。逆電圧を印加して電荷を極間から引き抜くことにより電圧波形は実施の形態１６以上に短パルスとなる。すなわち、浮遊容量から電極間への電荷の流入を抑えることができる。
【０１１４】
さて、逆電源ブロック３０に電源Ｖｔを設けてしまうとスイッチＳｔの負担が大きくなる可能性もある。ある程度高速スイッチングしなければ電極間電圧が逆にマイナス側に高電圧となってしまう可能性があるからである。
【０１１５】
そこで、コンデンサＣｑを用いた電源１０と同様に、逆電源ブロックにもコンデンサＣｒを用いた構成（逆電源ブロック４０）について図２４をもとに、またそのときの動作を図２５のタイミングチャートをもとに説明する。
【０１１６】
図２４に示すように、逆電源ブロック４０は、電源Ｖｔ、電荷制限コンデンサＣｒ、充電抵抗ＲｒとスイッチＳｔ、逆流防止ダイオードＤ３、Ｄ４、ならびに抵抗Ｒｐで構成する。電源１０にも、また逆流防止ダイオードＤ１、Ｄ２を付加する。あらかじめ、コンデンサＣｑ、コンデンサＣｒには電荷が蓄えられているとする。このとき、スイッチＳｕをＯＮするとコンデンサＣｑから電極間に電荷が移行し始める。図２５に示すように、少し遅れたタイミングでスイッチＳｔをＯＮすれば、電極間には逆電圧が印加されることになるので電極間、ならびに浮遊容量Ｃｐに蓄積しつつある電荷がコンデンサＣｒに向かって流れ込むように動作する。図２３との違いは、スイッチＳｔのＯＮ時間である。引き込む電荷量（電極間に印加される逆電圧）はコンデンサＣｒに依存しており、充電抵抗Ｒｒが十分に大きければもはやスイッチＳｔのＯＮ時間は関係なくなる。すなわち、スイッチＳｔは高速スイッチングの必要性がなくなる。その後、スイッチＳｌをＯＮすれば電極間に振動波形が残っていたとしてもすみやかに取り除くことができる。このように、電源１０といわば反対向きに逆電源ブロック４０を構成すれば、スイッチＳｔの損失を少なくすることができ、回路構成を簡素化することができる。
【０１１７】
実施の形態１８．
この発明の実施の形態１８に係る放電加工機用電源について図面を参照しながら説明する。図２６は、この発明の実施の形態１８に係る放電加工機用電源の回路構成を示す図である。また、図２７及び図２８は、この発明の実施の形態１８に係る放電加工機用電源の動作を示すタイミングチャートである。
【０１１８】
加工能力を上げるためには、放電の周波数を高くする必要がある。また、放電と放電との間の時間が短いと放電が生じやすくなるため、周波数を高くすることによって放電の確率を上げて、加工能力を更に向上させることも可能である。従って、この回路においてパルスの周波数をいかに上げるかは重要な技術である。
【０１１９】
この回路において周波数を上げるための障害となる要素は主に２つある。１つは、抵抗ＲｓによるコンデンサＣｑの充電時間である。これは抵抗Ｒｓからのアーク電流の供給を止めるために抵抗Ｒｓをある程度以上大きくしなければいけない、という理由による。上記実施の形態８において述べたように、スイッチを抵抗Ｒｓに直列に配して、抵抗Ｒｓ自体の値を小さくすることが、一つの解決策である。
【０１２０】
もう１つは、放電および電極間の短絡を行うＦＥＴである、スイッチＳｕ、Ｓｌの発熱である。特に放電を行うＦＥＴである、スイッチＳｕは、非常に急峻な電流が流れるため、スイッチング時およびＯＮ時の抵抗損失が大きく、発熱する。これを避けるためには、ＦＥＴを並列にいくつも配置して、一つ一つのＦＥＴの負荷を軽減させることが考えられる。
【０１２１】
図２６は、これらの方法を用いて抵抗Ｒｓにスイッチを配し、かつＦＥＴを上下とも４並列にした場合の回路構成図を示している。
【０１２２】
ここで、上下の、スイッチＳｕ、ＳｌであるＦＥＴのパラ数は必ずしも同じでなくても良い。また、場合によってはＦＥＴである、スイッチＳｒの熱負荷の問題も生じるので、この場合はスイッチＳｒを複数個並列にすればよい。例えば、図２６では２パラになっている。
【０１２３】
次に、動作について、図２７にまずその一例を示す。電流ピークが高い場合は複数のＦＥＴを同時にＯＮすることによって、全体のＯＮ抵抗を減らし、ＦＥＴでの損失を少なくする、ということがよく行われる。図２７はそのような方式を用いた例であり、パルスの発生タイミングに上側のＦＥＴ４個がすべて同時にＯＮしている。電極間短絡時にも下側のＦＥＴ４個が同時にＯＮしている。充電用のＦＥＴについても同様である。電流値が高い場合、あるいは経路のＯＮ抵抗を十分小さくしたい場合にはこの方式が有効である。
【０１２４】
一方、図２８ではこの動作方法の他の一例が示されている。ここでは、パルスの発生タイミングでどれかひとつのＦＥＴがＯＮし、次のパルス発生時には別のＦＥＴがＯＮする、というふうに、常にひとつずつのＦＥＴが放電にもちいられる。その間、他のＦＥＴには電流が流れないので、ひとつのＦＥＴにかかる実質的な周波数を、４分の１にすることができる。
【０１２５】
下側のＦＥＴについても同様な動作をしているので、下側のＦＥＴへの負荷も同様に４分の１になる。抵抗充電のためのＦＥＴについては２パラになっているので、負荷は２分の１になる。このように、各ＦＥＴのＯＮのタイミングをずらして周波数を上げる方法もある。この方法では、全ての電流が一つのＦＥＴに流れるため、電流値が大きくＦＥＴの定格以上であれば用いることができない。ただ、現在目的としているのは非常に小さな放電を生じさせることであり、電流値が高すぎるということはなく、またＦＥＴのＯＮ抵抗も一個で十分小さいと見なせるならば、図２８のような方式が有効である。
【０１２６】
さらに、図２７のように同時に複数のＦＥＴをＯＮさせる場合、複数のＦＥＴを完全に同じタイミングで動作させることは一般に難しい。それぞれのゲート電圧のジッタなどで、それぞれのＦＥＴのＯＮのタイミングが少しずれると、全体のターンオンの時間が長くなることになり、回路の特性と同時に素子への影響としても不利である。従って、この意味においても、図２７のような動作よりは図２８のような動作の方が有利である。
【０１２７】
もちろん、同時に動作するＦＥＴの数が少なければそれだけ同時駆動も容易になるので、図２７と図２８の中間方式、例えば２つずつのＦＥＴをタイミングをずらしてＯＮさせる、ということも考えられる。つまり、回路の構成や要求性能、実際に用いる状況によって、駆動方法は最適化する必要がある。
【０１２８】
実施の形態１９．
この発明の実施の形態１９に係る放電加工機用電源について図面を参照しながら説明する。図２９は、この発明の実施の形態１９に係る放電加工機用電源の回路構成を示す図である。また、図３０は、この発明の実施の形態１９に係る放電加工機用電源の動作を示すタイミングチャートである。
【０１２９】
図２６ではＦＥＴのみを並列にしたが、コンデンサＣｑおよび抵抗Ｒｓも複数個を並列に配することも考えられる。これを示したのが図２９である。
【０１３０】
図２９では、放電側のＦＥＴである、スイッチＳｕ、およびコンデンサＣｑと抵抗Ｒｓの組み合わせが４並列に、短絡用のスイッチＳｌも４並列なっている。
【０１３１】
この方式の特長は、４つのコンデンサＣｑを、時間をずらして充電することによって、コンデンサＣｑの充電時間を実質４倍長くすることができることである。抵抗Ｒｓの値として十分大きな値を選ぶことができるため、スイッチＳｒが不要になる。このため、スイッチＳｒのコスト、およびスイッチＳｒの誤動作など動作上の困難を解決することができる。
【０１３２】
次に、図３０に動作の例を示す。図２８の動作と同様、各放電タイミングで一つずつのＦＥＴがＯＮするようになっている。このときに、４つあるコンデンサＣｑのうちの対応する一つが放電する。４つのＦＥＴがタイミングをずらしながらパルスを発生していく過程での、各コンデンサＣｑの電圧変化は、したがって図３０のようになる。各時間において各コンデンサＣｑの電位差は異なるので、逆流を防ぐためにコンデンサＣｑと抵抗Ｒｓの間にダイオードが必要である。
【０１３３】
図２９では、短絡側のＦＥＴである、スイッチＳｌも４つ配されているが、これも同様に何個でも構わないし、各ＦＥＴの熱負荷を考慮して決められるべきものである。
【０１３４】
実施の形態２０．
この発明の実施の形態２０に係る放電加工機用電源について図面を参照しながら説明する。図３１は、この発明の実施の形態２０に係る放電加工機用電源の動作を示すタイミングチャートである。なお、この実施の形態２０に係る放電加工機用電源の構成は、上記実施の形態１９と同様である。
【０１３５】
さて、図２９に示す放電加工機用電源であるが、図３０では一回の放電で一つのコンデンサを放電していた。
【０１３６】
今、仮に、４つのコンデンサＣｑあるいは抵抗Ｒｓの値は同じであるとする。このとき、コンデンサＣｑの充電が間に合えば（間に合わなければスイッチＳｒをつけることが考えられる）、同時に２つあるいは複数のスイッチをＯＮにして、複数のコンデンサから放電させることも可能である。
【０１３７】
例えば、図３１のように動作させることを考える。図３０よりは、コンデンサＣｑの充電時間が半分になっているが、そのように抵抗Ｒｓを選んだとする。一回の放電で２つのスイッチがＯＮになり、２つのコンデンサＣｑからの電荷が流れる。従って、このような駆動の方法では、図３０のような駆動と比較して、２倍の電荷量の放電を生じさせることができる。
【０１３８】
従来の技術において述べたように、放電加工では面粗さを上げながら何度かの加工を繰り返すことが多く、始めは高速に加工するために大電流を流し、次第に電荷量を小さくして面粗さを上げていく。図３０および図３１のような動作を行えば、放電の電荷量を２段階にコントロールすることができ、仕上げの段階に応じた投入電荷量の切り替えを行うことができ、実用上非常に有意義である。
【０１３９】
今、同じパルスを高周波で出力する、という前提で説明を行ったため、図２９の各コンデンサＣｑの値および抵抗Ｒｓの値は同じである。この場合は、上述のようにそのうち２つないし複数を同時に放電させることによって放電の電荷量を変化させることができることを示した。あるいは、コンデンサＣｑの値を変化させても、放電の大きさを変化させることができる。
【０１４０】
実施の形態２１．
この発明の実施の形態２１に係る放電加工機用電源について説明する。
【０１４１】
コンデンサＣｑの値を変化させて放電の強さを変化させることを考えた場合、異なるＣｑと複数のスイッチを同時にＯＮさせて組み合わせる場合、下記のような方法をとれば少ないコンデンサの数で多段階の出力が可能である。
【０１４２】
例えば、図２９において、各電荷量の比がＣｑ１：Ｃｑ２：Ｃｑ３：Ｃｑ４＝１：２：４：８であるとする。この場合、スイッチＳｕ１〜Ｓｕ４のＯｎおよびＯＦＦの組み合わせによって、２の４乗、つまり０を含め１６段階の電荷量の組み合わせができることになる。
【０１４３】
つまり、たった４つのコンデンサを用いることによって、１５段階の出力が得られる。このように比較的簡単な回路構成によって、電荷量の値を自由に変化させることができる。
【０１４４】
実施の形態２２．
この発明の実施の形態２２に係る放電加工機用電源について図面を参照しながら説明する。図３２は、この発明の実施の形態２２に係る放電加工機用電源の回路構成を示す図である。
【０１４５】
図３２は、図２６および図２９を組み合わせたものである。各コンデンサＣｑに一つのＦＥＴである必要はなく、ＦＥＴの熱負荷が高くなるようであれば図３２のように並列に配せばよい。つまり、コンデンサＣｑのパラ数、スイッチＳｕのパラ数、スイッチＳｌのパラ数はそれぞれ別の理由で決められるべきであり、つまりコンデンサＣｑのパラ数はおそらく充電時間との兼ね合い、あるいは上記実施の形態２０、２０などのような場合には出力したい電荷量のパターンに従って決められるべきである。
【０１４６】
スイッチＳｕ、Ｓｌ各ＦＥＴのパラ数は熱負荷によって決められるべきであり、これは回路の構成や放熱の方法、実際の波形などによって最適化されるべきである。図３２では、コンデンサＣｑは３パラ、スイッチＳｕはそれぞれに対して２パラで合計６パラ、スイッチＳｌは２パラ、という構成になっている。
【０１４７】
実施の形態２３．
この発明の実施の形態２３に係る放電加工機用電源について説明する。
【０１４８】
これまでパルスを出力する、あるいは高周波化する、という議論を行っていたが、単純にパルスを高周波化するのではなく、パルスをバースト（間欠的に）出力する事も考えられる。
【０１４９】
つまり、パルスを群パルスとして何発か連続して発生させ、しばらくの休止の後にまた群パルスを印加する、という方法である。もちろん、休止が全くない場合がパルスの数が最も多くなり加工能力は最大になるが、放電加工には面精度や真直性といった問題も生じ、またパルスの間隔が放電のしやすさと密接に関連しているため、バースト出力にはさまざまな利点がある。
【０１５０】
まず、放電のしやすさはパルスの間隔が短いほど高いので、パルスの間隔はできるだけ短くした方が良い。パルスの間隔は、コンデンサＣｑの充電時間など回路の制限条件で決まることが多い。
【０１５１】
一方、面精度を高くするためには、面の真直性が大きな問題となる。真直性はワイヤとワーク間に働く力、放電反力と静電気力の兼ね合いで生じると考えられている。静電気力はパルスの印加時間で決まるので、パルスの印加時間を調節することによって真直度を調節できる可能性がある。従って、むやみやたらにパルス数を多くするのではなく、真直度が良くなるように単位時間内のパルスの回数を調節する必要があることがわかる。
【０１５２】
このように、バーストでパルスを発生させることは放電加工での、とくに仕上げ加工の段階において非常に有益な手法であるが、本発明の回路は基本的にＦＥＴのスイッチングによってパルスの発生タイミングを自由にコントロールできるので、こういった制御にはまさにふさわしい回路方式である、ということができる。
【０１５３】
実施の形態２４．
この発明の実施の形態２４に係る放電加工機用電源について図面を参照しながら説明する。図３３は、この発明の実施の形態２４に係る放電加工機用電源の回路構成を示す図である。また、図３４は、この発明の実施の形態２４に係る放電加工機用電源の動作を示すタイミングチャートである。
【０１５４】
以上の実施の形態では、全て、ワイヤ側にプラス極のパルスを印加するような回路を示してきた。これは本回路の目的は仕上げ加工が主であり、ワイヤ側にプラス極性のパルスを印加するほうが、面粗さが良くなる、という傾向があり、従ってワイヤ側にプラスのパルスを印加するほうが実用性が高いためである。
【０１５５】
ただこの場合、電蝕効果の問題が生じる。つまり、電極間にＤＣ的に電圧を印加することによって、電気分解が生じ、ワークや加工基本体が腐食する、という問題がある。これを避けるためには、片極性のパルスではなく、プラスマイナス両極のパルスを出力し、全体としてＤＣ的な電圧成分がなくなるようにすればよい。
【０１５６】
本発明の、図５の回路方式に対して、プラス、マイナス両方のパルスを出力できるような回路構成を図３３に示す。図３３において、４つのＦＥＴによるＨブリッジ回路を基本としている。
【０１５７】
これの動作を図３４で説明する。図３４に示すように、各スイッチＳｕ１、Ｓｕ２、Ｓｌ１、Ｓｌ２をＯＮ、ＯＦＦすることにより、プラス方向、マイナス方向両方に自由にパルスを印加することが可能である。
【０１５８】
実施の形態２５．
上記の実施の形態２４では、Ｈブリッジ回路構成を用いて電極間に両極性のパルスを印加する方法について述べた。本実施の形態２５では、フルブリッジ回路構成を用いて両極性パルスを印加する方法について説明する。
【０１５９】
この発明の実施の形態２５に係る放電加工機用電源について、図３５をもとに説明する。およその回路構成は実施の形態１７で説明したものと等しく、ワークに対してワイヤが正極となるパルスを発生させるためのコンデンサＣｑ、スイッチＳｕとワークに対してワイヤが負極となるパルスを発生させるためのコンデンサＣｒ、スイッチＳｔ、コンデンサＣｑ、コンデンサＣｒに充電するための抵抗Ｒｓ、Ｒｒ、逆電流防止用のダイオードＤ１、Ｄ２、Ｄ３、Ｄ４からなる。
【０１６０】
上記の実施の形態１７との違いの一つに電極間への配線方法がある。実施の形態１７は、浮遊容量Ｃｐに入り込む電荷をいわば浮遊容量Ｃｐの直前で抵抗Ｒｐを介して消費させるという概念であった。すなわち、電極間に電荷を供給する電源１０との配線と、浮遊容量Ｃｐあるいは電極間から電荷を引き抜く電源４０との配線は異なるようにしていた。しかし、本実施の形態２５は、どちらかといえば電極間へ印加する電圧波形を制御するという意味合いが強いため、電極間への電荷の供給も、電極間からの電荷の引き抜きも同一配線で行うようにしている。また、同じ理由から抵抗Ｒｐは使用していない。
【０１６１】
図３６は、この発明の実施の形態２５に係る放電加工機用電源の動作を示すタイミングチャートである。上記の実施の形態２４と同様に、正極側、負極側をそれぞれ片側だけ単独に動作させ交流波形を作成してもよいが、本実施の形態２５では、実施の形態１７と同様に途中で電荷を引き抜き、電圧波形の短パルス化を図る方法について説明する。
【０１６２】
図３６に示すように、スイッチＳｕのＯＮとともにコンデンサＣｑからダイオードＤ２、スイッチＳｕを通り電極間に電荷が移行する。それとともに極間電圧は上昇する。少し遅れてスイッチＳｔがＯＮすると電極間の電荷はダイオードＤ３、スイッチＳｔを通ってコンデンサＣｒに引き抜かれる。これとともに電極間電圧も低下する。スイッチＳｌ、スイッチＳｖは電極間に電圧が残っていた場合、あるいは波形が振動していた場合に初期状態（０Ｖ）に戻すために使われる。理想的に容量移行が行われた場合、これらのスイッチは必ずしも必要ではない。また、スイッチＳｌ、スイッチＳｖの変わりに抵抗を挿入してもよい。これにより電極間に電圧が残っていたとしても放電極間容量Ｃｓ、浮遊容量Ｃｐの合成容量と挿入する抵抗との時定数で簡単に０Ｖにすることができる。
【０１６３】
通常、放電加工機は、安全面からワーク２がＧＮＤとなるように設計するのが基本である。上記の実施の形態２４で述べたようなＨブリッジ構成にしてしまうと、電源がフローティングとなるため他の回路との影響を考えると必ずしも望ましい構成とはいえない。しかし、本実施の形態２５のように、フルブリッジ構成とすれば電源Ｖｓ、Ｖｔは接地することができ、ＧＮＤ基準で回路設計することができる。また、これらは上記実施の形態１８〜２２で示したように複数のスイッチング素子を並列に配置し、組み合わせてもよい。
【０１６４】
【発明の効果】
この発明に係る放電加工機用電源は、第１の電荷蓄積素子と、前記第１の電荷蓄積素子を充電する第１の直流電源と、オンオフ動作によって電極間隙に前記第１の電荷蓄積素子に蓄積された電荷を流してパルス状の放電を発生させる第１のスイッチング素子と、第２の直流電源と、前記第２の直流電源と直列に接続され、前記第１のスイッチング素子がオンしている期間にオンすることによって前記電極間隙又は電極間隙と並列に存在する電荷を前記第２の直流電源に引き抜く第２のスイッチング素子とを備えたので、非絶縁の状態でもごく微小な放電を安定して生じさせることができ、ひいては細かい面粗さを得ることができるという効果を奏する。
【０１７５】
また、この発明に係る放電加工機用電源は、前記第２の直流電源と並列に電荷を蓄積するための第２の電荷蓄積素子をさらに備えたので、簡単な回路構成で非絶縁の状態でもごく微小な放電を安定して生じさせることができ、ひいては細かい面粗さを得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１に係る放電加工機用電源の回路構成を示す図である。
【図２】  この発明の実施の形態１に係る放電加工機用電源の動作を示すタイミングチャートである。
【図３】  この発明の実施の形態２に係る放電加工機用電源の回路構成を示す図である。
【図４】  この発明の実施の形態２に係る放電加工機用電源の動作を示すタイミングチャートである。
【図５】  この発明の実施の形態３に係る放電加工機用電源の回路構成を示す図である。
【図６】  この発明の実施の形態３に係る放電加工機用電源の動作を示すタイミングチャートである。
【図７】  この発明の実施の形態４に係る放電加工機用電源の回路構成を示す図である。
【図８】  この発明の実施の形態５に係る放電加工機用電源の回路構成を示す図である。
【図９】  この発明の実施の形態６に係る放電加工機用電源の回路構成を示す図である。
【図１０】  この発明の実施の形態７に係る放電加工機用電源の回路構成を示す図である。
【図１１】  この発明の実施の形態９に係る放電加工機用電源の回路構成を示す図である。
【図１２】  この発明の実施の形態９に係る放電加工機用電源の動作を示すタイミングチャートである。
【図１３】  この発明の実施の形態１０に係る放電加工機用電源の回路構成を示す図である。
【図１４】  この発明の実施の形態１０に係る放電加工機用電源の動作を示すタイミングチャートである。
【図１５】  この発明の実施の形態１２に係る放電加工機用電源の回路構成を示す図である。
【図１６】  この発明の実施の形態１３に係る、放電加工機用電源を含むワイヤ放電加工機の構成を示す図である。
【図１７】  この発明の実施の形態１４に係る、放電加工機用電源を含む他のワイヤ放電加工機の構成を示す図である。
【図１８】  この発明の実施の形態１４に係る、放電加工機用電源を含む別の他のワイヤ放電加工機の構成を示す図である。
【図１９】  この発明の実施の形態１５に係る放電加工機用電源の回路構成を示す図である。
【図２０】  この発明の実施の形態１６に係る放電加工機用電源の回路構成を示す図である。
【図２１】  この発明の実施の形態１６に係る放電加工機用電源の放電極間に印加される電圧波形を説明するための模式図である。
【図２２】  この発明の実施の形態１７に係る放電加工機用電源の回路構成を示す図である。
【図２３】  この発明の実施の形態１７に係る放電加工機用電源の動作を示すタイミングチャートである。
【図２４】  この発明の実施の形態１７に係る別の放電加工機用電源の回路構成を示す図である。
【図２５】  この発明の実施の形態１７に係る別の放電加工機用電源の動作を示すタイミングチャートである。
【図２６】  この発明の実施の形態１８に係る放電加工機用電源の回路構成を示す図である。
【図２７】  この発明の実施の形態１８に係る放電加工機用電源の動作を示すタイミングチャートである。
【図２８】  この発明の実施の形態１８に係る放電加工機用電源の他の動作を示すタイミングチャートである。
【図２９】  この発明の実施の形態１９に係る放電加工機用電源の回路構成を示す図である。
【図３０】  この発明の実施の形態１９に係る放電加工機用電源の動作を示すタイミングチャートである。
【図３１】  この発明の実施の形態２０に係る放電加工機用電源の動作を示すタイミングチャートである。
【図３２】  この発明の実施の形態２２に係る放電加工機用電源の回路構成を示す図である。
【図３３】  この発明の実施の形態２４に係る放電加工機用電源の回路構成を示す図である。
【図３４】  この発明の実施の形態２４に係る放電加工機用電源の動作を示すタイミングチャートである。
【図３５】  この発明の実施の形態２５に係る放電加工機用電源の回路構成を示す図である。
【図３６】  この発明の実施の形態２５に係る放電加工機用電源の動作を示すタイミングチャートである。
【図３７】  従来の放電加工機用電源の回路構成を示す図である。
【図３８】  従来の放電加工機用電源の動作を示すタイミングチャートである。
【図３９】  他の従来の放電加工機用電源の回路構成を示す図である。
【符号の説明】
１  電極（ワイヤ）、２  電極（ワーク）、３  ダイオード、４  ダイオード、５  ダイオード、６  加工テーブル、７  給電端子、８  給電フィーダ、９  給電フィーダ、１０  電源、２０  電源、Ｃｓ  静電容量、Ｃｑ  コンデンサ、Ｌｓ  インダクタンス、Ｒｓ  抵抗、Ｒｗ  水の抵抗、Ｓｌ  スイッチ、Ｓｕ  スイッチ、Ｖｓ  電源、Ｓｖ  スイッチ、Ｓｔ  スイッチ、Ｖｔ  電源。
【図１】
0004250377.tif 000002
【図２】
0004250377.tif 000003
【図３】
0004250377.tif 000004
【図４】
0004250377.tif 000005
【図５】
0004250377.tif 000006
【図６】
0004250377.tif 000007
【図７】
0004250377.tif 000008
【図８】
0004250377.tif 000009
【図９】
0004250377.tif 000010
【図１０】
0004250377.tif 000011
【図１１】
0004250377.tif 000012
【図１２】
0004250377.tif 000013
【図１３】
0004250377.tif 000014
【図１４】
0004250377.tif 000015
【図１５】
0004250377.tif 000016
【図１６】
0004250377.tif 000017
【図１７】
0004250377.tif 000018
【図１８】
0004250377.tif 000019
【図１９】
0004250377.tif 000020
【図２０】
0004250377.tif 000021
【図２１】
0004250377.tif 000022
【図２２】
0004250377.tif 000023
【図２３】
0004250377.tif 000024
【図２４】
0004250377.tif 000025
【図２５】
0004250377.tif 000026
【図２６】
0004250377.tif 000027
【図２７】
0004250377.tif 000028
【図２８】
0004250377.tif 000029
【図２９】
0004250377.tif 000030
【図３０】
0004250377.tif 000031
【図３１】
0004250377.tif 000032
【図３２】
0004250377.tif 000033
【図３３】
0004250377.tif 000034
【図３４】
0004250377.tif 000035
【図３５】
0004250377.tif 000036
【図３６】
0004250377.tif 000037
【図３７】
0004250377.tif 000038
【図３８】
0004250377.tif 000039
【図３９】
0004250377.tif 000040