(57)【特許請求の範囲】
【請求項１】
複数のセルと、複数の表示電極ラインとを備え、各表示電極ラインが上記複数のセルにサステインパルスを印加するディスプレイパネルを表示電極制御回路により制御するディスプレイパネルの制御方法において、
上記表示電極制御回路が、上記各表示電極ライン毎のアドレスされるセル数を検出する第１のステップと、
上記表示電極制御回路が、上記検出したアドレスされるセル数情報とセルのＩ−Ｖ特性とに基づき、上記各表示電極ラインのサステイン動作時の動作点電流または動作点電圧を演算する第２のステップと、
上記表示電極制御回路が、上記演算した動作点電流または動作点電圧の値を基準値と比較する第３のステップと、
上記表示電極制御回路が、上記比較した結果に基づき、上記各表示電極ラインの電源電圧を制御して上記サステインパルスのパルス電圧を制御する第４のステップと、
を備え、
上記表示電極制御回路が、上記第３のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも小さい場合には、上記第４のステップにおいて、上記電源電圧を増大させて上記サステインパルスのパルス電圧を増大させ、また、上記第３のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも大きい場合には、上記第４のステップにおいて、上記電源電圧を減らして上記サステインパルスのパルス電圧を減らし、上記ディスプレイパネルのアドレスされる全セルの発光輝度をサブフィールド単位で、上記基準値に対応した輝度に揃えることを特徴とするディスプレイパネルの制御方法。
【請求項２】
請求項１に記載のディスプレイパネルの制御方法において、
上記基準値は、上記複数の表示電極ラインのうちの１つの表示電極ラインにおけるセルの平均発光輝度に対応する値であることを特徴とするディスプレイパネルの制御方法。
【請求項３】
請求項１に記載のディスプレイパネルの制御方法において、
上記第１のステップでは、上記表示電極制御回路が、サブフィールド毎に、上記各表示電極ライン毎のアドレスされるセル数を検出することを特徴とするディスプレイパネルの制御方法。
【請求項４】
請求項１に記載のディスプレイパネルの制御方法において、
上記第２のステップでは、上記表示電極制御回路が、上記各表示電極ライン毎のアドレスされる各セルのサステイン動作時の動作点電流または動作点電圧を演算し、その後、各表示電極ライン毎のサステイン動作時の平均動作点電流または平均動作点電圧を演算することを特徴とするディスプレイパネルの制御方法。
【請求項５】
請求項１に記載のディスプレイパネルの制御方法において、
上記ディスプレイパネルは、プラズマディスプレイパネルであり、
上記セルは、互いに平行に配され上記複数の表示電極ラインによって構成されサステイン動作を行う第１、第２の表示電極と、アドレス動作を行うアドレス電極との交点に形成され、
上記サステインパルスは、上記第１、第２の表示電極のいずれか一方または両方に印加され、アドレスされたセルを放電させることを特徴とするディスプレイパネルの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルの駆動技術に関する。
【０００２】
【従来の技術】
例えば、従来の３電極式のＡＣ型プラズマディスプレイ装置においては、アドレス用の電極（アドレス電極）と、該アドレス用電極と交差し同一平面内に配された表示放電用の２種類の表示電極（Ｘ電極、Ｙ電極）とがそれぞれ、互いに対向する別の基板上に配されたパネル構成を有し、画像表示のための駆動は、アドレス電極と一方の表示電極（Ｙ電極）にそれぞれ、画像信号に基づくアドレスパルスとスキャンパルスを印加して該画像信号に対応したアドレスを行った後、該２種類の全表示電極（Ｘ電極、Ｙ電極）の電極ラインの端子に対し共通の電圧値のサステインパルスを交互に印加して該両表示電極間で表示放電を行うようにしている。
【０００３】
【発明が解決しようとする課題】
上記従来技術においては、上記２種類の表示電極（Ｘ電極、Ｙ電極）には、全表示電極ラインまたは複数本の表示電極ラインから成るラインブロックで共通したサステインパルス電圧を印加する構成のため、アドレスされたセル数が電極ライン間で異なり表示放電（点灯）するセルの数が電極ラインで異なる場合は、オン抵抗Ｒｏｎやライン抵抗Ｒｌが該点灯セル数ｎによって見掛け上ｎ倍されて異なるため、負荷直線による動作点電圧、動作点電流がセル個々の電極ライン間で異なってくる。表示放電するセル数が多い電極ラインほど、見掛けのオン抵抗やライン抵抗が大きくなる。このため、図３に示すように、見掛けの抵抗が、Ｒ0ｃ、Ｒ0ｂ、Ｒ0ａと大きくなるに従い、動作点電流はＩｃ、Ｉｂ、Ｉａと低下する。動作点電流が低下すると、放電の維持が難しくなるため電圧上昇傾向をとる。このため、表示放電するセル数が多い電極ラインほど、各セルの発光輝度も低下し、全放電セルの発光輝度の平均値も、表示放電するセル数が少ない電極ラインに比べて低い。これは、サブフィールド単位の画面上では電極ラインピッチの輝度むらとなり、１フィールド単位の画面においても、複数サブフィールドにおける輝度むらが寄せ集まって表示画像の画質を低下させる。
本発明の課題点は、かかる従来技術の状況に鑑み、プラズマディスプレイパネルにおける電極ライン間の輝度むらを抑えて画質の向上を図ることである。
本発明の目的は、かかる課題点を解決できる技術を提供することにある。
【０００４】
【課題を解決するための手段】
上記課題点を解決するために、本発明では、複数のセルと、複数の表示電極ラインとを備え、各表示電極ラインが上記複数のセルにサステインパルスを印加するディスプレイパネルを表示電極制御回路により制御するディスプレイパネルの制御方法として、上記表示電極制御回路が、上記各表示電極ライン毎のアドレスされるセル数を検出する第１のステップと、上記表示電極制御回路が、上記検出したアドレスされるセル数情報とセルのＩ−Ｖ特性とに基づき、上記各表示電極ラインのサステイン動作時の動作点電流または動作点電圧を演算する第２のステップと、上記表示電極制御回路が、上記演算した動作点電流または動作点電圧を基準値と比較する第３のステップと、上記表示電極制御回路が、上記比較した結果に基づき、上記各表示電極ラインの電源電圧を制御して上記サステインパルスのパルス電圧を制御する第４のステップと、を備え、上記表示電極制御回路が、上記第３のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも小さい場合には、上記第４のステップにおいて、上記電源電圧を増大させて上記サステインパルスのパルス電圧を増大させ、また、上記第３のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも大きい場合には、上記第４のステップにおいて、上記電源電圧を減らして上記サステインパルスのパルス電圧を減らし、上記ディスプレイパネルのアドレスされる全セルの発光輝度をサブフィールド単位で、上記基準値に対応した輝度に揃えるようにする。
【０００５】
【発明の実施の形態】
以下、本発明の実施例につき、図面を用いて説明する。
図１〜図６は本発明の実施例の説明図である。本実施例はＡＣ型のプラズマディスプレイの場合であって、サステインパルスによる表示発光は、アドレスされたセルにおいて行われるものとする。
図１はプラズマディスプレイパネルのアドレスされたセルの表示電極ライン上における分布例を示す図、図２は表示電極部の回路表示例を示す図、図３は表示電極部における放電動作時（サステイン動作時）の動作点の説明図、図４は図３の特性上において動作点を制御するための動作フロー図、図５は表示電極の制御系の構成例を示す図、図６は画像表示装置の構成例を示す図である。
図１において、１（Ａ１、Ａ２、Ａ３、Ａ４、……、Ａｎ1）はアドレス電極、２（Ｙ１、Ｙ２、Ｙ３、……、Ｙｎ2）は第１の表示電極、３（Ｘ１、Ｘ２、Ｘ３、……、Ｘｎ2）は第２の表示電極である。アドレス電極１と第１、第２の表示電極２、３との交差する部分には表示用のセルが構成されている。かかる構成のプラズマディスプレイパネルにおいて、サブフィールド毎に、アドレス期間では、画像信号に基づくアドレスパルスがアドレス電極１のうちの選択された電極に入力され、スキャンパルスが第１の表示電極２に所定の時間間隔で入力され、該両パルスが時間的に一致するセルに対しアドレスが行われる。図１の例では、第１の表示電極２のうちＹ１電極ラインでは、アドレス電極１の全ての電極Ａ１〜Ａｎ1との交点に形成されているセルがアドレスされ、Ｙ２電極ラインでは、Ａ４、Ａ６及びＡ７との交点に形成されているセルがアドレスされ、Ｙ３電極ラインでは、Ａ２、Ａ４、Ａ６、…及びＡｎ1との交点に形成されているセルがアドレスされ、Ｙｎ2電極ラインでは、Ａ１、Ａ３、Ａ５、Ａ７…との交点に形成されているセルがアドレスされている。かかるアドレス分布状態において、第１の表示電極２と第２の表示電極３のいずれか一方または両方には、該アドレスされたセル数に基づき表示電極ライン単位で制御したサステインパルスを印加するかまたは電極ラインに挿入する抵抗（オン抵抗等）の値を制御する。すなわち、アドレスされるセル数が多い表示電極ラインには放電電流を増やす、電圧を高めたサステインパルスを印加する、または電極ラインに挿入する抵抗の値を減らすようにする。例えば、Ｙ１電極ライン及びＸ１電極ラインにおいてはアドレスされるセル数が多いため、サステインパルス印加により表示放電し点灯状態になるセル数が多い。このため、Ｙ１電極ライン及びＸ１電極ラインではオン抵抗やライン抵抗が見掛け上増加して１セル当りの放電電流が減り、発光輝度が下がる。また、反対に、アドレスされるセル数の少ない表示電極には放電電流を抑えるかまたは減らすように、パルス電圧を抑えたまたは減らしたサステインパルスを印加するかまたは電極ラインに挿入する抵抗（オン抵抗等）の値を増やすようにする。例えば、Ｙ２電極ライン及びＸ２電極ラインにおいてはアドレスされるセル数が少なく、サステインパルス印加による点灯セル数が少ない。このため、該Ｙ２電極ライン及びＸ２電極ラインではオン抵抗やライン抵抗の見掛けの増加が少なく、セルの放電電流の減り方も少なく、発光輝度は、上記Ｙ１電極ライン及びＸ１電極ラインのセルの場合よりも高い。従って、該Ｙ２電極ライン及びＸ２電極ラインでは放電電流を抑えるかまたは減らすように、電圧を抑えるかまたは減らしたサステインパルスを印加するかまたは電極ラインの抵抗値を増やすようにして放電電流を抑えるかまたは減らし、該電極ライン上の全セルの平均発光輝度を、例えば上記Ｙ１電極ライン及びＸ１電極ラインのセルの場合の平均発光輝度と揃えるようにする。
【０００６】
図２は表示電極部を回路表示した例である。
図２において、Ｒｙは第１の表示電極であるＹ電極ラインの放電時におけるオン抵抗とライン抵抗の和、Ｒｘは第２の表示電極であるＸ電極ラインの放電時におけるオン抵抗とライン抵抗の和、Ｖは第１、第２の表示電極間の動作点電圧、Ｉは両電極間の放電電流（動作点電流）、Ｖｓｕｓはサステインパルス電圧、Ｖｗは壁電圧、Ｖ０はサステインパルス電圧Ｖｓｕｓと壁電圧Ｖｗの和、Ｒ０は上記抵抗Ｒｘと上記抵抗Ｒｙとの和である。上記のように、アドレスされるセル数が多く、点灯セル数が多いときは、上記抵抗Ｒｘと上記抵抗Ｒｙの見掛け上の抵抗値が増大し、その結果、放電電流Ｉが減少し、セルの発光輝度は低下する。反対に、アドレスされるセル数が少なくて点灯セル数が少ないときは、上記抵抗Ｒｘと上記抵抗Ｒｙの見掛け上の抵抗値の増大が少なく、その結果、放電電流Ｉの減少が抑えられ、セルの発光輝度は高い。
【０００７】
図３は、表示電極部における放電動作時（サステイン動作時）の動作点の説明図である。
図３において、特性図の横軸は表示電極間の放電電流、縦軸は表示電極間の電圧、実線はセル固有のＩ−Ｖ特性、Ａは、回路のオン抵抗とライン抵抗等との見掛け上の抵抗値の和がＲ０ａのときの負荷直線、Ｂは、回路のオン抵抗とライン抵抗等との見掛け上の抵抗値の和がＲ０ｂのときの負荷直線、Ｃは、回路のオン抵抗とライン抵抗等との見掛け上の抵抗値の和がＲ０ｃのときの負荷直線、ａは、Ｉ−Ｖ特性と負荷直線Ａとの交点（動作点）、ｂは、Ｉ−Ｖ特性と負荷直線Ｂとの交点（動作点）、ｃは、Ｉ−Ｖ特性と負荷直線Ｃとの交点（動作点）、Ｉａは、交点（動作点）ａに対応する放電電流（動作点電流）、Ｉｂは、交点（動作点）ｂに対応する放電電流（動作点電流）、Ｉｃは、交点（動作点）ｃに対応する放電電流（動作点電流）である。上記のように、アドレスされるセル数が多く、点灯（放電）するセル数が多いときは、オン抵抗及びライン抵抗が見掛け上増加するため、例えば、動作点はａ位置となり、放電電流Ｉａ（動作点電圧Ｖａ）となる。また、アドレスされるセル数が少なく、点灯セル数が少ないときは、オン抵抗及びライン抵抗の見掛けの増加分は少なく、例えば、動作点はｂ位置となり、放電電流Ｉｂ（動作点電圧Ｖｂ）となる。アドレスされるセル数がさらに一層少ない電極ラインでは、例えば、動作点はｃ位置となり、放電電流Ｉｃ（動作点電圧Ｖｃ）となる。すなわち、このように、電極ライン単位でアドレスされるセル数、または点灯セル数によって動作点が異なり、放電電流に差が生ずることによって、電極ライン間において発光輝度むらが生ずる。輝度むらを抑えるには、点灯されるセル数に関らず、動作点位置の変動を抑える必要がある。動作点位置の変動を抑える手段としては、（１）定電流源を用い、点灯セル数に関らず、一定電流を各電極ラインに供給する、（２）アドレスされるセル数に応じ各電極ラインの電源電流を制御する、（３）アドレスされるセル数情報に基づき電源電圧を制御する、（４）表示電極ラインに、例えばＭＯＳ、ダイオード等から成る抵抗制御回路を接続し、アドレスされるセル数情報に基づき抵抗値を制御する、（５）上記（３）と（４）を併用する、等がある。ここで、上記負荷直線Ａ、Ｂ、Ｃをそれぞれ、各表示電極に制御抵抗等の抵抗が接続されているときの特性として、上記（３）の電圧制御または上記（４）の抵抗制御により、動作点を図３のｂ位置に保つ場合につき考える。アドレスされたセル数が多くて点灯セル数が多く、動作点がａ位置となる電極ラインに対して、動作点をｂ位置とするように電圧制御を行う場合は、電源電圧Ｖ０をＶ０１に高め、負荷直線Ａが負荷直線Ｄとなるようにする。また、抵抗制御を行う場合は、制御抵抗の抵抗値を減らし負荷直線Ａが負荷直線Ｂとなるようにする。また、アドレスされたセル数が少なく、点灯セル数が少なく、動作点がｃ位置となる電極ラインに対しては、動作点をｂ位置とするように電圧制御を行う場合は、電源電圧Ｖ０をＶ０２に減らし、負荷直線Ｃが負荷直線Ｅとなるようにする。また、抵抗制御を行う場合は、制御抵抗の抵抗値を増やし負荷直線Ｃが負荷直線Ｂとなるようにする。
【０００８】
図４は図３の特性における動作点を制御するための動作フロー図である。
図４において、アドレス動作に先立って、または、アドレス動作の後に、各電極ラインのアドレス情報を検出して（４１ａ、４１ｂ、４１ｃ、…４１ｎ２）、各セルについての動作点位置を演算し（４２ａ、４２ｂ、４２ｃ、…４２ｎ２）、各電極ラインの平均動作点位置を演算し（４３ａ、４３ｂ、４３ｃ、…４３ｎ２）、その後、基準値と比較し（４４ａ、４４ｂ、４４ｃ、…４４ｎ２）、該比較結果に基づきサステイン動作のための駆動条件を設定し（４５ａ、４５ｂ、４５ｃ、…４５ｎ２）、これに基づいて制御信号を形成し（４６ａ、４６ｂ、４６ｃ、…４６ｎ２）、電圧制御の場合は、所定の定動作点を実現するように電源電圧を制御して所定の電圧値のサステインパルスを発生可能とし、抵抗制御の場合は、所定の動作点を実現するように各電極ラインに接続された抵抗制御回路等から構成される可変抵抗の値を制御する。上記アドレス情報の検出結果はメモリに記憶後、これを読出して各セルの動作点位置を求めるようにしてもよい。アドレス情報としては、アドレスされる（セルのアドレス動作の前または後、またはアドレス動作と同時でもよい）セル数等である。アドレス方法としては電荷をセルに帯電させるアドレスと、セルに帯電していた電荷を消去する消去アドレスとがあるが、本発明においてはそのどちらでもよい。なお、上記比較（４４ａ、４４ｂ、４４ｃ、…４４ｎ２）において用いる基準値は、各電極ラインに共通した基準値を用いる。
【０００９】
図５は表示電極の制御系の構成例を示す図である。本例はアドレスされるセル数情報に基づき電源電圧を制御する場合の構成例である。
図５において、５１は表示電極制御回路、５２は、電極ライン毎のアドレスされる（セルのアドレス動作の前または後）セル数の情報を検出するアドレス情報検出部、５３は、動作点を演算して求める動作点演算部、５４は演算結果を動作点基準値と比較する比較部、５５は、サステインパルスによる電極ラインの駆動条件を求めて設定するサステイン駆動条件設定部、５６は、設定した駆動条件に基づきサステインパルスを制御するための制御信号を形成する制御信号形成部、５７はサステインパルス発生回路、２０はプラズマディスプレイパネル、５８は、セルの放電時（点灯時）の輝度を検出し輝度検出信号を出力する輝度検出部である。輝度検出信号は、上記サステイン駆動条件設定部５５に入力され、サステイン駆動の設定条件を修正する。
表示電極ラインに接続された抵抗制御回路等を用いた可変抵抗を制御する抵抗制御方式の場合は、上記サステイン駆動条件設定部５５で可変抵抗値が設定され、上記制御信号形成部５６では可変抵抗を制御する制御信号が形成される。
【００１０】
図６は、上記図５の制御系により駆動されるプラズマディスプレイパネルを備えた画像表示装置の構成例である。
図６において、４０は画像表示装置、２０は、上記図２及び図３に示す構成を備えるプラズマディスプレイパネル、２５はサブフィールド単位で該パネルの第１の表示電極（Ｙ電極）を走査駆動するスキャンドライバＬＳＩ（ＩＣ）列、２２は画像信号に対応したタイミングのアドレスパルス電圧を形成し、該アドレスパルス電圧でアドレス電極を駆動してサブフィールド単位でパネルの表示セルをアドレスする第１の駆動回路としてのアドレスドライバＬＳＩ（ＩＣ）列、２３は第２の表示電極（Ｘ電極）を駆動するためのサステインパルスを発生する第２の駆動回路としてのＸサステインパルス発生器、２４は第１の表示電極（Ｙ電極）を駆動するためのサステインパルスを発生する第２の駆動回路としてのＹサステインパルス発生器、２６はスキャンドライバＬＳＩ列２５に制御信号を伝送するホトカプラ、２１は上記それぞれを含んで成るパネル側装置、３１は、上記スキャンドライバＬＳＩ（ＩＣ）列２５や、アドレスドライバＬＳＩ（ＩＣ）列２２や、Ｘサステインパルス発生器２３や、Ｙサステインパルス発生器２４や、ホトカプラ２６を制御する制御回路としてのコントロール回路、３２は、駆動波形形成に必要な各種電圧を発生させるＤＣ／ＤＣコンバータ、３０は、これらコントロール回路３１やＤＣ／ＤＣコンバータ３２を含んで成る制御回路装置である。上記図５における表示電極制御回路５１は、上記コントロール回路３１内に形成される。アドレスドライバＬＳＩ（ＩＣ）列２２のアドレス情報はコントロール回路３１のアドレス情報検出部に入力される。
【００１１】
上記実施例によれば、電極ライン間の点灯セル数の差による輝度ばらつきを抑えた画質の表示装置を実現できる。
【００１２】
本発明は、例えばコンピュータ用のディスプレイ装置や、平面型のテレビジョンや、広告やその他の情報等の表示用ディスプレイ装置や、説明用のプレゼンテーション装置等、適用可能なもの全てを技術的範囲内に含む。
【００１３】
【発明の効果】
本発明によれば、輝度ばらつきを抑えた画質の実現を図ることができる。
【図面の簡単な説明】
【図１】プラズマディスプレイパネルにおけるアドレスされたセル分布の例を示す図である。
【図２】表示電極部の回路表示例を示す図である。
【図３】表示電極部における動作点の説明図である。
【図４】図３の特性上において動作点を制御するための動作フロー図である。
【図５】表示電極の制御系の構成例を示す図である。
【図６】画像表示装置の構成例を示す図である。
【符号の説明】
１…アドレス電極、  ２…第１の表示電極、  ３…第２の表示電極、  ２０…プラズマディスプレイ、  ３１…コントロール回路、  ５２…アドレス情報検出部、  ５３…動作点演算部、  ５４…比較部、  ５５…サステイン駆動条件設定部、  ５６…制御信号形成部、  ５７…サステインパルス発生回路、  ５８…輝度検出部。
【図１】
0004246406.tif 000002
【図２】
0004246406.tif 000003
【図３】
0004246406.tif 000004
【図４】
0004246406.tif 000005
【図５】
0004246406.tif 000006
【図６】
0004246406.tif 000007