(57)【特許請求の範囲】
【請求項１】
第１絶縁層、該第１絶縁層上に形成された第１配線層、該第１絶縁層上に形成され且つ該第１配線層を覆う第２絶縁層、該第２絶縁層上に形成され且つ該第２絶縁層を通して該第１配線層に電気的に接続された第２配線層、及び該第２絶縁層上に形成され且つ該第２配線層の上面を露出する開口を有する第３絶縁層を有する配線基板と、該配線基板の該第１配線層に植設され且つ該第１絶縁層からその下側に突出されたプローブ針と、該第２配線層に夫々電気的に接続された電子部品及び端子とを備えた素子内蔵型プローブの製造方法であって、
前記製造方法は、
前記第３絶縁層から前記開口によって露出された前記第２配線層の上面に前記電子部品及び前記端子をはんだで接続する第１工程と、
前記電子部品と前記端子とをモールド樹脂で被覆し且つ該モールド樹脂を硬化させる第２工程と、
前記モールド樹脂の上面を研磨することにより、前記電子部品を該モールド樹脂に内蔵した状態で前記端子の上面を該モールド樹脂から露出させる第３工程とをこの順に行い、
前記プローブ針は、前記第３工程後に前記第１絶縁層から前記第１配線層を通して前記第２絶縁層に到って形成され且つはんだペーストが充填された孔に挿入されることを特徴とする素子内蔵型プローブの製造方法。
【請求項２】
前記電子部品は、該電子部品に接続される前記第２配線層の一つ、該一つの第２配線層に接続される前記第１配線層、及び該第１配線層に接続される前記第２配線層の他の一つを通して、該他の一つの第２配線層の上面にはんだで接合された前記端子に電気的に接続されることを特徴とする請求項１に記載の素子内蔵型プローブの製造方法。
【請求項３】
前記プローブ針は、これが植設された前記第１配線層と、該第１配線層に接続される前記第２配線層の一つとを通して、該一つの第２配線層の上面にはんだで接合された前記端子に電気的に接続されることを特徴とする請求項１に記載の素子内蔵型プローブの製造方法。
【請求項４】
前記第１工程と前記第２工程との間で、前記第３絶縁層と前記電子部品との間にアンダーフィルを注入して該電子部品を前記配線基板に固定することを特徴とする請求項１に記載の素子内蔵型プローブの製造方法。
【請求項５】
前記端子の前記モールド樹脂から露出した上面には、ケーブルがはんだ接合されていることを特徴とする請求項１に記載の素子内蔵型プローブの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線チップなどの半導体素子、特にプローブ針の長さが長いことによる弊害が大きい高周波対応の半導体素子の検査方法およびそのシステムに関する。
【０００２】
【従来の技術】
ウエハは、その面上に多数のＬＳＩ用の半導体素子（チップ）が設けられ、切り離して使用に供される。更に、上記半導体素子の表面には、多数の外部基板との接続用の電極またははんだボールが列設される。
【０００３】
こうした半導体素子を工業的に多数生産し、その電気的性能を検査するには、検査装置が用いられている。この検査装置は、プローブカードと、これから斜めに出たタングステン針からなるプローブとで構成される。この装置による検査では、タングステン針からなるプローブのたわみを利用した接触圧によりウェハの接続用の電極またははんだボールをこすって接触をとり、その電気特性を検査する方法が用いられている。
【０００４】
上記のような半導体素子の高密度化、狭ピッチ化がさらに進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、特開昭６４−７１１４１号公報に記載された技術が知られている。この技術は、互いに反対方向に突出するようにバネで付勢された２本の可動ピンを、チューブに出没自在に嵌め込んだ形状のスプリングプローブを用いるものである。すなわち、このスプリングプローブの一端側の可動ピンを、検査対象物の電極に当接させ、他端側の可動ピンを、測定回路側の基板に設けられた端子に当接することにより、検査を行う。
【０００５】
【発明が解決しようとする課題】
上記従来技術では、プローブカードにタングステンなどから成るプローブ針を取り付け、検査することが一般的である。しかし、プローブ針が長くなると、高周波対応の半導体素子では、クロストークの問題が発生する。また、測定する端子とグランドは近いことが望ましいが、長いプローブ針で引き回した場合このような構造とすることは困難である。
【０００６】
本発明の目的は、上記課題を解決すべく、例えば通信モジュールのコア部品である高周波対応の無線チップなどの検査を動作状態で確認することを可能にする素子内蔵型プローブの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体素子の検査に用いるためのプローブ針と動作確認のための検査回路を一体化した素子内蔵プローブの製造方法を特徴とする。
【００１０】
即ち、本発明は、第１絶縁層、該第１絶縁層上に形成された第１配線層、該第１絶縁層上に形成され且つ該第１配線層を覆う第２絶縁層、該第２絶縁層上に形成され且つ該第２絶縁層を通して該第１配線層に電気的に接続された第２配線層、及び該第２絶縁層上に形成され且つ該第２配線層の上面を露出する開口を有する第３絶縁層を有する配線基板と、該配線基板の該第１配線層に植設され且つ該第１絶縁層からその下側に突出されたプローブ針と、該第２配線層に夫々電気的に接続された電子部品及び端子とを備えた素子内蔵型プローブの製造方法であって、
前記製造方法は、
前記第３絶縁層から前記開口によって露出された前記第２配線層の上面に前記電子部品及び前記端子をはんだで接続する第１工程と、
前記電子部品と前記端子とをモールド樹脂で被覆し且つ該モールド樹脂を硬化させる第２工程と、
前記モールド樹脂の上面を研磨することにより、前記電子部品を該モールド樹脂に内蔵した状態で前記端子の上面を該モールド樹脂から露出させる第３工程とをこの順に行い、
前記プローブ針は、前記第３工程後に前記第１絶縁層から前記第１配線層を通して前記第２絶縁層に到って形成され且つはんだペーストが充填された孔に挿入されることを特徴とする。
また、本発明は、前記素子内蔵型プローブの製造方法において、前記電子部品は、該電子部品に接続される前記第２配線層の一つ、該一つの第２配線層に接続される前記第１配線層、及び該第１配線層に接続される前記第２配線層の他の一つを通して、該他の一つの第２配線層の上面にはんだで接合された前記端子に電気的に接続されることを特徴とする。
また、本発明は、前記素子内蔵型プローブの製造方法において、前記プローブ針は、これが植設された前記第１配線層と、該第１配線層に接続される前記第２配線層の一つとを通して、該一つの第２配線層の上面にはんだで接合された前記端子に電気的に接続されることを特徴とする。
また、本発明は、前記素子内蔵型プローブの製造方法において、前記第１工程と前記第２工程との間で、前記第３絶縁層と前記電子部品との間にアンダーフィルを注入して該電子部品を前記配線基板に固定することを特徴とする。
また、本発明は、前記素子内蔵型プローブの製造方法において、前記端子の前記モールド樹脂から露出した上面には、ケーブルがはんだ接合されていることを特徴とする。
【００１４】
【発明の実施の形態】
本発明に係る例えば高周波対応のアナログ半導体素子（無線チップ）で構成された被検査チップの動作試験を含む特性検査を行う方法およびそれに用いる素子内蔵型プローブの実施の形態について図面を用いて説明する。
【００１５】
本発明に係る例えば高周波対応のアナログ半導体素子（無線チップ）の動作および特性検査を行う検査システムは、図１に示すように構成される。即ち、本検査システムは、基本的には、被検査チップ１として、ウエハレベルＣＳＰ（チップスケールパッケージ）を形成したウエハに対して行う。何故なら、本方式で形成した素子内蔵型プローバでは、後述するように、プローブ針の取り付け工程で、機械加工を必要としており、その加工限界以上にプローブ針のピッチを縮めることに困難が伴うためである。勿論、被検査チップ１として、ピン数が少ない場合などは、受入れウエハに対して直接プロービングすることが可能である。本検査では、受入れウエハに対し、ウエハレベルＣＳＰを形成した後に素子内蔵型プローブ１０を用いた検査を行う。ウエハに対しては、バックグラインド工程（背面研磨工程）でウエハを薄くすることが広く行われるが、本検査は、バックグラインド工程前或いは該工程後のどちらで行ってもよい。
【００１６】
本検査システムに係る被検査チップ１は、例えば、図１に示すように、ブルートゥース（コンピュータと通信の業界の協力によって開発された革命的に新しい無線チップ（２．４ＧＨｚ帯を利用））と呼ばれている高周波対応のアナログ半導体素子からなる無線装置のコア電子部品を対象とするものである。この被検査チップ１は、例えば、ブルートゥースとして、２．４５ＧＨｚラジオ２と、ＲＡＭ３と、ＤＳＰ（デジタルシグナルプロセッサ）４と、μＰ（マイクロプロセッサ）５と、コンピュータ３２や不揮発性メモリであるフラッシュメモリ１１等との間でプローブ針１９ａ、１９ｈを介して信号の入出力を行うＩ／Ｏ６とを備えて構成される。
【００１７】
そのため、素子内蔵型プローブ１０には、例えば４Ｍｂｉｔのフラッシュメモリ１１と、水晶発振子１２と、ＬＮＡ（ローノイズアンプ）１４と、バラン（増幅機）１３と、ＲＦスイッチ１５と、ＢＰＦ（バンドパスフィルタ）１６とを有し、更に電源配線１７ａ、１７ｂを形成し、コンピュータ３２との信号配線（被検査チップ１から出力された直後はＲＦ信号である。）１８を形成し、上記フラシュメモリ（ソフトウエアスタック）１１、水晶発振子１２、バラン１３、ＬＮＡ１４、電源配線１７および信号配線１８と被検査チップ１との間で接続をとるプローブ針１９ａ〜１９ｈを形成し、電源２０に接続される電極又は端子２４ｂ、２４ｃ、評価用コンピュータ３１と通信ケーブル（同軸ケーブル、光ケーブルなど）２３ａを介して接続される電極又は端子２４ａおよびコンピュータ３２に通信ケーブル２３ｂを介して接続される電極又は端子２４ｄを形成して構成される。なお、電源配線１７ｂはグランド配線（接地配線）である。また、電極又は端子２４は、コネクタも含むものである。
【００１８】
電源３０は、電源ケーブル２３ｃを通して素子内蔵型プローブ１０に形成された電源配線１７ａ、１７ｂを介して被検査チップ１に電源を供給するものである。電源配線１７ａ、１７ｂは、素子内蔵型プローブ１０内の電源が必要とする電子部品にも電源が供給されることになる。なお、電源配線１７ｂは、グランド配線（接地配線）である。評価用コンピュータ３１は、被検査チップ１で信号処理がなされた結果として、素子内蔵型プローブ１０に内蔵されたＬＮＡ１４またはバラン１３、ＲＦスイッチ１５およびＢＰＦ１６を介して得られるＲＦ信号に基いて被検査チップの動作や特性を評価するものである。コンピュータ３２は、テスト信号をデジタル信号として被検査チップ１に提供するものである。
【００１９】
上記構成により、まず、図３および図４に示すように、素子内蔵型プローブ１０のプローブ針１９を、ＸＹＺθステージ７０上のホルダー７１に載置されたウエハレベルＣＳＰ５０に配列された各被検査チップ１の例えばはんだバンプ６０（必ずしもはんだバンプ６０である必要は無い。）と接触させて、被検査チップの動作や特性を評価して検査される。即ち、本発明にて形成した素子内蔵型プローブ１０を用いてウエハレベルＣＳＰ５０を検査する。
【００２０】
ところで、ＸＹＺθステージ７０は、Ｘ方向、Ｙ方向、Ｚ方向およびθ（回転）方向に移動可能に構成される。素子内蔵型プローブ１０とウエハレベルＣＳＰ５０に配列された各被検査チップ１との相対的位置決めは、ＸＹθステージを制御することによって行われる。そして、素子内蔵型プローブ１０のプローブ針１９を、ウエハレベルＣＳＰ５０に配列された各被検査チップ１の例えばはんだバンプ６０に接触させるのは、例えばＺステージを上昇させることによって行う。このときの接触圧は、Ｚステージの上昇圧または素子内蔵型プローブ１０若しくは該プローブ１０を取り付けるプローブカード（保持基板）３５に付与する圧力によって得ることが可能である。
【００２１】
図４に示す場合は、複数の素子内蔵型プローブ１０を、ウエハレベルＣＳＰ５０に配列された複数の被検査チップ１の間隔に合わせてプローブカード（保持基板）３５に取り付けて構成する。
【００２２】
このように、素子内蔵型プローブ１０を被検査チップ１に電気的に接続をとった状態で、テスト信号は、コンピュータ３２から出力されて通信ケーブル２３ｂを通して素子内蔵型プローブ１０に形成された信号配線１８およびプローブ針１９ｈを介して被検査チップ１に入力される。被検査チップ１は、水晶発振子１２から例えば１６ＭＨｚの発振信号がプローブ針１９ｂを介して入力されていて、上記テスト信号を基に、素子内蔵型プローブ１０に設けられたフラシュメモリ１１との間でプローブ針１９ａを介してデータの転送が行われることによって信号処理が行われる。そして、被検査チップ１で信号処理された結果が、アナログ信号としてプローブ針１９ｃ〜１９ｅを介して素子内蔵型プローブ１０のＬＮＡ１４やバラン１３に入力され、更にＲＦスイッチ１５で選択されてＢＰＦ１６を通してＲＦ信号として、電極又は端子２４ａおよび通信ケーブル２３ａを介して評価用コンピュータ３１に送信され、評価用コンピュータ３１において被検査チップ１の動作や特性が評価される。即ち、素子内蔵型プローブ１０に一体的に内蔵されたフラシュメモリ１１並びにバラン１３、ＬＮＡ１４、ＲＦスイッチ１５及びＢＰＦ１６は、被検査チップ１の動作確認をする検査回路を構成することになる。
【００２３】
次に、被検査チップ１の構造について具体的に説明する。図２には、被検査チップ１の部分断面図を示す。なお、本図は、説明のため各部の寸法比は実際のものとは異なっている。被検査チップ１としての半導体回路が形成されたウエハ５０とは、半導体製造工程でいうところの前工程を終了したウエハであり、半導体チップに分割切断前のものである。各被検査チップ１である半導体チップには、アルミ等のパッド５４が形成されており、ＱＦＰ（Quad Flat Package）などの半導体パッケージにおさめる場合は、このパッド５４に金ワイヤを接続し、半導体パッケージの外部端子との導通を実現している。
【００２４】
被検査チップ１の表面は、パッド５４上および多数個の半導体が形成されたウエハ５０を半導体チップに切断する際の切断部を除き、保護膜５５に覆われている。この保護膜５５には、厚さ２乃至１０ミクロン程度の感光性樹脂材料を使用している。再配線用配線５６は、銅などの金属で形成されており、パッド５４とバンプパッド５７とを接続するように保護膜５５上に形成している。またバンプパッド５７上はバリアメタルとしてＡｕがめっきされている（特に図示はしていない）。ウエハ表面は、バンプパッド５７および半導体チップに切断する際の切断部を除き、表層保護膜５９で覆われている。表層保護膜５９としては感光性樹脂が使用されている。また、バンプパッド５７上には、はんだバンプ６０が形成されている。
【００２５】
次に、上記被検査チップ１である半導体装置の製造方法について、図５乃至図７を用いて説明する。なお、説明図については、その断面構造がわかりやすいように、一部分を取り出して示してある。また、図７（ａ）〜（ｂ）に示す工程間で行う個片チップへの切断の図は省略する。
【００２６】
図５（ａ）に示す工程Ａ：
例えば図１に被検査チップ１として示すような半導体回路（無線チップの場合には、例えば、ラジオ２、ＲＡＭ３、ＤＳＰ４、μＰ５およびＩ／Ｏ６を有して構成される。）を配列形成し、最上層に外部接続用のアルミ等のパッド５４を形成したウエハ５８を製造する。
【００２７】
図５（ｂ）に示す工程Ｂ：
必要に応じて、ウエハ５８上に保護膜５５を形成する。本工程は、無機材料を用いて半導体工程（前工程）として形成される場合もあり、また、無機材料を用いて半導体工程（前工程）が完了した上に有機材料を用いて形成される場合がある。本発明においては、半導体工程（前工程）で形成された無機材料からなる絶縁膜の上に、有機材料である感光性ポリイミドを６ミクロン程度塗布した。
【００２８】
図５（ｃ）に示す工程Ｃ：
電気めっきに用いるための給電膜６１をスパッタ等の方法で形成した。まず、電気めっきを実施するための給電膜６１を半導体ウエハ５８上の保護膜５５全面に形成する。ここでは、蒸着や、無電解銅めっき、ＣＶＤなども用いることが可能であるが、保護膜５５としてのポリイミドとの接着強度が強いため、スパッタを用いることとした。スパッタの前処理として、導体の導通を確保するためにスパッタエッチングを行った。スパッタ膜は、クロム（７５ｎｍ程度）／銅（０．５μｍ程度）の多層膜を形成した。ここでのクロムの膜厚は、その上に形成する銅との接着が取れる膜厚とし、銅の膜厚は、後の工程で行う電気銅めっき及び電気ニッケルめっきを行ったときに、膜厚分布が生じない最小限度の膜厚が好ましい。ここで、銅の膜厚を必要以上に厚くした場合、後の工程で行う給電膜６１を除去する際に、エッチング時間が長くなり、その結果サイドエッチングが大きくなるため、仕様を満たさなくなる恐れがある。
【００２９】
図５（ｄ）に示す工程Ｄ：
配線の逆パターン６２をフォトレジストを用いて形成した。即ち、ホトリソ技術により再配線用配線形成部のみが開口した配線の逆パターン６２を、レジストを用いて形成した。ここで用いたレジストであるが、ネガ型の液状レジストを用いた。ここでは、ポジレジストを用いることも可能であるが、レジストを形成したときに、工程Ｄに示すパッドと配線の接続部分６７のレジスト膜厚が厚くなるため、ネガ型の方が好ましい。ここでは、レジストとして、東京応化工業（株）製  ＰＭＥＲ−ＮＣＡ２０００型レジストを用い、レジスト塗布装置を用いてレジスト膜厚１５μｍ狙いで形成した。次に、マスクとレジストが密着するタイプの露光機を用いて露光量２５０ｍＪ程度で露光した。その後、レジスト現像装置を用いて現像した。
【００３０】
図５（ｅ）に示す工程Ｅおよび図６（ａ）に示す工程Ｆ：
このパターンを利用して電気めっきを行い、再配線用配線５６の形成を行う。また、必要に応じて電気めっきを繰り返すことで再配線用配線５６を多層構造とする。本実施例では、再配線用配線５６を電気銅めっき６５と電気ニッケル６６の２層としており、また片側の末端をバンプパッドと兼用している。ここでは、銅、ニッケルとも電気めっきを用いて導体を形成する方法を示したが、無電解めっきを用いることも可能である。
【００３１】
図６（ｂ）に示す工程Ｇおよび図６（ｃ）に示す工程Ｈ：
配線の逆パターン６２に用いたフォトレジストの除去を行った。その後、電気めっきに用いるための給電膜６１の除去を行った。即ち、電気銅めっきおよび電気ニッケルめっきを行ったのちにレジストパターンを除去し、エッチングすることで予め成膜した給電膜６１を除去する。銅のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、ここでは、硫酸／過酸化水素水を主成分とするエッチング液を用いた。ここでのエッチング時間は、１０秒以上のエッチング時間がないと膜厚制御が困難であり、塩化鉄、アルカリ系エッチング液では、サイドエッチングが大きくなる懸念がある。次に、Ｃｒのエッチングであるが、ここでは、過マンガン酸カリウムとメタケイ酸を主体とするエッチング液を用いた。
【００３２】
図６（ｄ）に示す工程Ｉ：
感光性樹脂を用い表面保護層５９を形成した。そして、このパターンを利用してパッド最表面に、酸化防止膜として無電解Ａｕめっき（特に図示はしていない）を行った。即ち、バンプパッド部５７のみが開口した感光性樹脂を形成し、引き続き無電解金めっきを実施することでバンプパッド部５７にＡｕを成膜した。ここで用いた表面保護膜５９は、感光性ポリイミドを用いたが、それに限定されるものではない。
【００３３】
図７（ａ）に示す工程Ｊ：
パッド上にフラックスと共にはんだボール６３を搭載し、加熱することでパッドにはんだボールを接続し、はんだバンプを形成した。この段階で、図８に示す通り、シリコンウエハ上に再配線層・絶縁層、はんだバンプから成るウエハレベルＣＳＰ５０としての被検査チップ１を形成することが可能となる。
【００３４】
はんだバンプ形成は市販されているはんだボールマウンタとリフロー炉を使用することで実現できる。つまり、はんだボールマウンタは、半導体ウエハのバンプパッド５７上に所定量のフラックスとはんだボールを搭載する。この際、はんだボールはフラックスの粘着力によりバンプパッド上に仮固定される。はんだボールが搭載された半導体ウエハをリフロー炉に投入することで、はんだボールは一旦溶融し、その後再び固体化することで、図２に示したバンプパッド５７に接続したはんだバンプ６０となる。このほかにも印刷機を用いてはんだペーストをバンプパッド５７上に印刷塗布し、これをリフローすることではんだバンプ６０を形成する方法もある。何れの方法においてもはんだ材料は様々なものを選択することが可能となり、現時点において市場に供給されているはんだ材料のうち特に使用できないものは無い。また、ＡｕやＣｕが核となったボールを使用したバンプや導電材料を配合した樹脂を使用して形成したバンプを使用しても良い。
【００３５】
以上説明した工程によりアルミ等のパッド５４からバンプパッド６０までの再配線用配線５６およびバンプパッド６０が、ウエハレベルＣＳＰ５０上に図２に示すごとく形成される。
【００３６】
次に、前述したとおり、図３に示すように、素子内蔵型プローブ１０のプローブ針１９を、ＸＹＺθステージ７０上のホルダー７１に載置されたウエハレベルＣＳＰ５０に配列された各被検査チップ１の例えばはんだバンプ６０（必ずしもはんだバンプ６０である必要は無い。）と接触させて、被検査チップの動作や特性を評価して検査される。即ち、本発明にて形成した素子内蔵型プローブ１０を用いてウエハレベルＣＳＰ５０を検査する。ここでは、ウエハレベルＣＳＰ５０をチップ個片に分割することなく、プロービングすることが可能となる。
【００３７】
ところで、ＸＹＺθステージ７０は、Ｘ方向、Ｙ方向、Ｚ方向およびθ（回転）方向に移動可能に構成される。素子内蔵型プローブ１０とウエハレベルＣＳＰ５０に配列された各被検査チップ１との相対的位置決めは、ＸＹθステージを制御することによって行われる。そして、素子内蔵型プローブ１０のプローブ針１９を、ウエハレベルＣＳＰ５０に配列された各被検査チップ１の例えばはんだバンプ６０に接触させるのは、例えばＺステージを上昇させることによって行う。このときの接触圧は、Ｚステージの上昇圧または素子内蔵型プローブ１０若しくは該プローブ１０を取り付けるプローブカード（保持基板）３５に付与する圧力によって得ることが可能である。
【００３８】
検査終了後、ウエハレベルＣＳＰ５０をホルダー７１から取り外して切断工程において、個別チップに切断した。
【００３９】
更に、図７（ｂ）に示す如く、上記検査において良品の被検査チップ１が、素子内蔵型プローブ１０に搭載されている電子部品１１〜１６と同様な電子部品と共にプリント基板６４に実装されて通信用等のアナログモジュールが完成することになる。
【００４０】
次に、本発明に係る素子内蔵型プローブ１０の製造方法について図９〜図２３を用いて説明する。なお、説明を容易にするために各部の寸法比を実際とは変えてある。
【００４１】
図９は、素子内蔵型プローブ１０の外観を示した斜視図である。素子内蔵型プローブ１０は、具体的には図１５に示すように、被検査チップの動作および特性を検査する検査回路を構成する電子部品（素子）（フラッシュメモリ１１、水晶発振子１２、バラン１３、ＬＮＡ１４、ＲＦスイッチ１５およびＢＰＦ１６等でアナログ回路を有して構成される。）１１〜１６を配線基板２５に搭載し、これら電子部品１１〜１６等をモールド樹脂２０で被覆モールドし、上記電子部品（素子）１１〜１６、電源配線１７ａ、１７ｂおよび信号配線１８に接続される配線基板２５内の配線に接続されたプローブ針１９ａ〜１９ｈや、具体的には図１７（ｂ）または図２０に示すように上記電子部品１６に接続される配線基板２５内の配線に接続された電極若しくは端子（コネクタも含む）２４ａ〜２４ｄや、具体的には図１８（ｄ）に示すように取り付け金具２１を備えて構成される。プローブ針１９ａ〜１９ｈは、素子内蔵型プローブ１０の被検査チップ１側に植設される。このように、素子内蔵型プローブ１０に搭載される電子部品（素子）１１〜１６は、例えば通信用モジュールとしてコア部品である被検査チップ１と共に構成する電子部品である。なお、電子部品１３〜１６は、一つ若しくは複数のチップ部品で構成することも可能である。そして、電極若しくは端子２４ａ〜２４ｄは、通信ケーブルや電源ケーブル２３等が接続される。
【００４２】
まず、素子内蔵型プローブ１０本体の形成方法について説明する。
【００４３】
図１０〜図１５は、素子内蔵型プローブ１０において、内蔵される電子部品（素子）の一方を植設したプローブ針に接続し、他方を第１層目においては張り巡らされたグランド配線（接地配線）に接続する場合を模式的に示している。
【００４４】
図１０（ａ）に示す工程（１）：
配線基板２５を製造するための基板としては、ステンレス基板１０１を用いる。その上に電気ニッケルめっき膜１０２を形成する。この電気ニッケルめっき膜１０２は、最終的には、被検査チップ１とのプローブ針１９ａ〜１９ｈを植設するための接続用端子兼はんだ拡散防止層として用いられる。その膜厚は、厚くなるほどに、ステンレス基板１０１の反りを増大させる傾向がある。そのため、薄い方が良いわけであるが、余り薄いとはんだ拡散防止層としての役目を果たさなくなる。はんだ拡散防止層の役割を果たし、かつ、図１２（ｃ）に示す工程（１４）でステンレス基板１０１と電気ニッケルめっき膜１０２を容易にはがすことを両立させる、最低膜厚が必要である。
【００４５】
図１０（ｂ）に示す工程（２）：
電気ニッケルめっき膜１０２上に感光性ポリイミドを用いて絶縁層１０３を形成し、端子となる部分を開口させる。開口方法については、感光性ポリイミドを用いたが、全面にポリイミドを塗布し、レーザ加工やドライエッチングなどの手法を用いても問題はない。また、絶縁層の材料として、ポリイミドを用いたが、エポキシなどの樹脂を用いても問題ではなく、また、場合によっては、無機系の絶縁層を用いても良い。
【００４６】
図１０（ｃ）に示す工程（３）：
スパッタを用いて開口（スルーホール）１０３ａを埋めて絶縁層１０３上に導体膜１０４を形成した。ここでは、蒸着や、無電解銅めっき、ＣＶＤなども用いることが可能であるが、ポリイミドとの接着強度が強いためスパッタを用いることとした。スパッタの前処理として、導体の導通を確保するためにスパッタエッチングを行った。本実施例におけるスパッタ膜１０４としては、図２１に示すように、クロム（７５ｎｍ程度）１０４ａ／銅（２μｍ程度）１０４ｂ／クロム（５０ｎｍ程度）１０４ａの多層膜を形成した。ここでのクロムの機能は、その上下に位置する銅と絶縁層１０３との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、クロムの膜質などによっても変動する。なお、本実施例で使用したクロム膜に代えてチタン膜やチタン／白金膜、タングステンなどでも代替できる。
【００４７】
図１０（ｄ）に示す工程（４）：
導電膜１０４上にレジストの配線パターン１０５を形成する。レジストには、図１０（ｅ）に示す工程（５）に示すエッチング工程でエッチング液に対する耐性を持たせる必要がある。ここで用いたクロムのエッチング液は、過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いたが、このエッチング液は、アルカリ（ｐＨ１３）かつ酸化性があるため、薬液耐性が高いレジストが求められる。ここでは、ゴム系または、ゴム成分を含有するノボラック系のレジストが好ましい。
【００４８】
図１０（ｅ）に示す工程（５）：
図１０（ｃ）に示す工程（３）で形成した導体膜１０４は、図２１に示すように、クロム膜１０４ａ、銅膜１０４ｂから成る３層構造になっている。そのため、エッチングは、クロム膜１０４ａ、銅膜１０４ｂ、クロム膜１０４ａの順に行う必要がある。
【００４９】
クロム膜１０４ａのエッチング液には、フェリシアン系、塩酸系等の種類があるが、、本実施例では、過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いた。
【００５０】
銅膜１０４ｂのエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸／過酸化水素水を主成分とするエッチング液を用いた。エッチング時間が短いと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、サイドエッチングが大きくなったりタクトが長くなるという問題も生じるため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する下層のクロム膜のエッチングには、上層のクロム膜のエッチングと同様に行った。
【００５１】
このようにして、開口（スルーホール）１０３ａを含めて絶縁層１０３上に、各プローブ針１９ａ〜１９ｈを植設する部分２８ａに繋がった配線パターン（クロム（７５ｎｍ程度）／銅（２μｍ程度）／クロム（５０ｎｍ程度）の多層膜からなる。）２８が形成される。また、この配線パターン２８は、電源のグランド配線１７ｂとして利用してもよい。このように、第１層目の配線層２８をグランド配線として利用する場合には、プローブ針１９を植設する部分を除いてグランド配線を張り巡らすことになる。このようにプローブ針１９を植設する部分を除いてグランド配線を張り巡らすことによって、第２層目以上の配線層２９に伝搬される高周波信号に対してノイズ対策を行うことができる。
【００５２】
そして、配線形成に用いたレジストパターン１０５を剥離した。レジストパターン１０５の剥離には、有機アルカリ系、有機溶剤系などの種類があるが、図１０（ｂ）に示す工程（２）で形成した絶縁層１０３および図１０（ｅ）に示す工程（５）で形成した配線パターン２８にダメージを与えないものであれば、いずれの剥離液を用いても問題ではない。
【００５３】
図１０（ｆ）に示す工程（６）：
その上に、図１０（ａ）に示す工程（１）と同様に、感光性ポリイミドを用いて絶縁層１０６を形成し、上記配線パターン２８と接続するために開口（スルーホール）１０６ａを形成させる。この開口方法については、感光性ポリイミドを用いたが、全面にポリイミドを塗布し、レーザ加工やドライエッチングなどの手法を用いても問題はない。また、絶縁層１０６の材料として、ポリイミドを用いたが、エポキシなどの樹脂を用いても問題ではなく、また、場合によっては、無機系の絶縁層を用いても良い。
【００５４】
図１１（ａ）に示す工程（７）：
電気めっきを実施するための給電膜１０８を、開口１０６ａを含めて絶縁層１０６上に全面に形成する。ここでは、蒸着や、無電解銅めっき、ＣＶＤなども用いることが可能であるが、ポリイミドとの接着強度が強いためスパッタを用いることとした。スパッタの前処理として、配線パターン（導体）２８との導通を確保するためにスパッタエッチングを行った。
【００５５】
本実施例におけるスパッタ膜としては、クロム（７５ｎｍ程度）／銅（０．５μｍ程度）の多層膜を形成した。ここでのクロムの機能は、その上下に位置する銅と絶縁層１０６との接着を確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚は、スパッタエッチングおよびスパッタの条件、クロムの膜質などによっても変動する。なお、本実施例で使用したクロム膜に代えてチタン膜やチタン／白金膜、タングステンなどでも代替できる。
【００５６】
一方、銅の膜厚は、後の工程（９）で電気銅めっき膜１１１及び電気ニッケルめっき膜１１２を形成したときに、膜厚分布が生じない最小限度の膜厚が好ましく、めっき前処理として行なう酸洗などでの膜減り量も考慮に入れた上で膜厚分布を誘発しない膜厚を決定する。銅の膜厚を必要以上に厚くした場合、例えば１μｍを越える銅厚の場合には、スパッタ時間が長くなって生産効率が低下するという問題に加えて、後の工程（１０）で実施する給電膜１０８のエッチング除去の際に長時間エッチングが避けられず、その結果として電気銅めっき膜１１１及び電気ニッケルめっき膜１１２のサイドエッチングが大きくなる。
【００５７】
図１１（ｂ）に示す工程（８）：
ホトリソグラフィー技術を用いて工程（９）で形成する電気銅めっき膜１１１及び電気ニッケルめっき膜１１２を形成する部分のみが開口した配線２９の逆パターンをレジストパターン１０９を用いて形成する。
【００５８】
図１１（ｃ）に示す工程（９）：
電気めっきを用いて第２層目の配線層（導体層）２９を形成する。ここで形成する導体層２９は、良好な電気導電率を有する電気銅めっき膜１１１とはんだ拡散防止膜である電気ニッケルめっき膜１１２からなる。なお、電気銅めっき膜１１１及び電気ニッケルめっき膜１１２の一端を工程（１１）で後述するバンプパッド１１３と兼用してもよい。
【００５９】
このように、第２層目の配線層２９は、図１に回路図で示すように、電源配線１７ａ、１７ｂも含めて電子部品１１〜１４の電極と各プローブ針１９ａ〜１９ｈが植設される部分２８ａに繋がった各配線パターン２８との間を接続し、信号配線１８とプローブ針１９ｈが植設される部分２８ａに繋がった配線パターン２８との間を接続し、電子部品１３〜１６の電極間を接続するためのものである。更に、第２層目の配線層２９は、図１６および図１７（ｂ）に示すように、電子部品１６の電極に接続された電極又は端子２４ａおよび電源配線１７に接続された電極又は端子２４ｂ、２４ｃと、図１９および図２０に示すように、信号配線１８に接続された電極又は端子２４ｄと、図１８に示すように、取り付け金具２１とを設けるためのものでもある。
【００６０】
また、第２層目の配線層２９は、必要に応じて、絶縁膜１１４ａ、１１４ｂ、および電気銅めっき膜１１１の形成を繰り返すことで、図２２に２９ａ、２９ｂで示すように、多層構造とすることも可能である。図２２には、配線層２８，２９ａ、２９ｂを３層にした場合を模式的に示している。なお、２層目に電気銅めっき膜１１１単層から成る導体を示すが工程を一元化するため、２層目および３層以上の個々の配線に電気ニッケルめっき膜１１２を形成しても良い。また、配線の構造についても、図２１に示すようなスパッタによる多層膜でも、図２２に図示するような電気銅めっき膜１１１からなる単層膜でも電気特性などの状況に応じて適用することが可能となる。本図では、３層の配線を示すが、４層以上の以上の配線を形成することも可能である。多層配線とする場合は最表層、つまり電子部品１２０（１１〜１６）と接続するはんだボール１２１と接する配線のみに電気ニッケルめっき膜１１２を形成してもよい。
【００６１】
図１１（ｃ）に示す工程（９）の電気銅めっき膜１１１は、硫酸・硫酸銅めっき液を用い、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行った後、給電膜１０８を陰極に接続し、リンを含有する銅板を陽極に接続して電気銅めっき膜１１１を形成した。はんだ拡散防止膜である電気ニッケルめっき膜１１２は、給電膜１０８を陰極に接続し、ニッケル板を陽極に接続して電気ニッケル膜を形成した。電気ニッケルめっき膜を形成する前に、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行うと良好な膜質の電気ニッケルめっき膜が得られる場合がある。なお、銅、ニッケルとも電気めっきを用いて導体を形成する方法を示したが、無電解めっきを用いることも可能である。また、電気銅めっき膜１１１は銅以外に、金または銀を包含するものであってもよく、はんだ拡散防止膜である電気ニッケルめっき膜１１２は、ニッケル合金であってもよい。
【００６２】
図１１（ｄ）に示す工程（１０）：
レジストを用いて形成した配線の逆パターン１０９および電気めっきの給電膜１０８をエッチング処理により除去する。電気銅めっき膜１１１および電気ニッケルめっき膜１１２を形成したのちにレジストを使用した配線逆パターン１０９を除去し、エッチング処理をすることで図１１（ａ）に示す工程（７）で成膜した給電膜１０８を除去する。銅のエッチングには、塩化第二鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸／過酸化水素水を主成分とするエッチング液を用いた。１０秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、サイドエッチングが大きくなったりタクトが長くなるという問題も生じるため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。引き続いて実施する給電膜１０８のクロム部分のエッチングには、図１０（ｅ）に示す工程（５）と同様に行った。
【００６３】
図１１（ｅ）に示す工程（１１）：
感光性ポリイミドを用いてカバーコート１１４を形成し、電子部品１２０（１１〜１６）の電極とはんだボール１２１を介して接続する電極又は端子、図１６および図１７（ｂ）に示すように、電子部品１６の電極に接続された電極又は端子２４ａおよび電源配線１７に接続された電極又は端子２４ｂ、２４ｃと、図１９および図２０に示すように、信号配線１８に接続された電極又は端子２４ｄと、図１８に示すように、取り付け金具２１とを設けるための部分を開口させる。開口方法については、感光性ポリイミドを用いたが、全面にポリイミドを塗布し、レーザ加工やドライエッチングなどの手法を用いても問題はない。ここではカバーコート１１４として感光性ポリイミドを使用したが、感光性ポリイミドの他にもソルダーレジストや印刷用ポリイミドなどの材料を用いてカバーコート１１４を形成することも可能である。そして、特に図示していないが、このパターンを利用してパッド最表面に無電解Ａｕめっきを行った。
【００６４】
図１２（ａ）に示す工程（１２）：
なお、この工程（１２）において、図１６（ａ）および図１８（ａ）に示す工程（１２）も実行される。
【００６５】
図１０および図１１に示す工程で形成した配線基板１１５の上に、電子部品１２０（１１〜１６）を搭載する。電子部品１２０の搭載方法であるが、はんだボール１２１を電子部品側に形成することが一般的であり、電子部品１２０にはんだボール１２１を形成し、バンプパッド１１３上にフラックスと共に搭載し、加熱することでバンプパッド１１３にはんだボール１２１を接続する。しかし、図１０および図１１に示す工程で形成した配線基板１１５側にはんだボール１２１を形成することも可能である。バンプパッド１１３上に所定量のフラックスとはんだボールを搭載する。この際、はんだボールはフラックスの粘着力によりバンプパッド上に仮固定される。はんだボールが搭載された図１０および図１１に示す工程で形成した配線基板１１５または電子部品１２０をリフロー炉に投入することではんだボールは一旦溶融し、その後再び固体化することで、はんだボール１２１が搭載され、その上に電子部品１２０を搭載するものである。
【００６６】
はんだをはんだボールで供給する以外にも、印刷機を用いてはんだペーストをバンプパッド１１３上に印刷塗布し、これをリフローすることではんだバンプ形成する方法もある。何れの方法においてもはんだ材料は様々なものを選択することが可能となり、現時点において市場に供給されているはんだ材料の多くが使用できる。この他、はんだ材料は限定されるものの、めっき技術を用いることで、はんだバンプを形成する方法もある。また、金や銅を核としたボールを使用したバンプや導電材料を配合した樹脂を使用して形成したバンプを使用しても良い。本実施例では、はんだ拡散による拡散層の厚さによって、電気ニッケルめっき膜１１２の必要膜厚を決定し、その条件として、はんだの種類やリフロー条件によって異なってくる。はんだボール搭載時のリフロー条件は、ベルト式のリフロー炉を用い、最大温度２４５℃、２３０℃以上で３０秒保持される時間でリフローを行った。また、用いたはんだボールは、ＳｎとＣｕを主成分とし、第三成分として、Ｂｉ、Ａｇを添加したものを用いた。
【００６７】
以上説明したように、図１２（ａ）に示す工程（１２）並びに図１６（ａ）および図１８（ａ）に示す工程（１２）が終了した後、次の工程（１３）に進むことになる。
【００６８】
図１２（ｂ）に示す工程（１３）：
配線基板１１５の表面と搭載した電子部品１２０の間に、アンダーフィル１２２を注入する。注入後、加熱硬化を行う。ここでは、エポキシ樹脂から成るアンダーフィル１２２を用い、注入後に２００℃程度で６０分程度加熱硬化させた。なお、電子部品が小さい場合には、必ずしもアンダーフィル１２２を必要としない。
【００６９】
アンダーフィル１２２を充てんした後、図１２（ｂ）に示すように配線基板１１５とアンダーフィル１２２を注入した電子部品１２０、図１６（ｂ）に示す電極又は端子２４および図１８（ｂ）に示す取り付け金具２１を、モールド樹脂２０でモールドして硬化することによって被覆する。モールド樹脂２０は、トランスファモールド法を用いた。モールド樹脂は、エポキシ樹脂から成るモールド樹脂を用い、注入後に２００℃程度で３分程度で成型させ、その後、１７０℃程度で８時間程度２次硬化させた。これによって、配線基板１１５上に電子部品（素子）１２０（１１〜１６）、電極又は端子２４および取り付け金具２１が取り付けられてモールド樹脂２０で保護されて内蔵されることになる。
次に、図１６（ｃ）および図１８（ｃ）に示す研磨工程（１４）が入ることになる。なお、次の工程（１５）の後に、研磨工程（１４）を入れてもよい。
【００７０】
図１２（ｃ）に示す工程（１５）：
その後、ステンレス基板１０１を剥離させた。このためには、図１０および図１１に示す工程中で、ステンレス基板１０１と電気ニッケルめっき膜１０２を剥がさないようにする必要があり、そのために、図２４の丸で囲んだ部分の様に、ステンレス基板１０１と電気ニッケルめっき膜１０２、絶縁層１０３を配置し、絶縁層１０３がステンレス基板１０１と接着し、電気ニッケルめっき膜１０２を被うように形成することが好ましい。
【００７１】
図１３（ａ）に示す工程（１６）：
レジスト１２５を用いて、電気ニッケルめっき膜１０２の上に電気銅めっきを用いてプローブ針の台座１２６を形成するためのパターン１２５ａを形成した。なお、この台座１２６は、プローブ針１９に大きな力が掛からない場合には、これらの工程を必要としない（図１３（ａ）〜（ｃ）に示す工程（１６）〜（１８））。
【００７２】
図１３（ｂ）に示す工程（１７）：
電気ニッケルめっき膜１０２の上に電気銅めっきを用いてプローブ針の台座１２６を形成するために形成したレジスト１２５を剥離する。レジストの剥離には、有機アルカリ系、有機溶剤系などの種類があるが、モールド樹脂２０にダメージを与えないものであれば、いずれの剥離液を用いても問題ではない。
【００７３】
図１３（ｃ）に示す工程（１８）：
上記工程（１）で形成した電気ニッケルめっき膜１０２を図示するようにエッチングした。ここでのエッチングは塩化第２鉄溶液を用いた。塩化第２鉄は、電気ニッケルめっきのみでなく、上記工程（１８）で形成したプローブ針の台座１２６もエッチングする。しかし、プローブ針の台座１２６の厚さを厚くすることで、エッチングにより焼失することを防止できる。ここでは、図示していないが、ディスペンサを用いて、プローブ針の台座１２６にレジストを形成し、エッチングを行うこと、または、フォト工程でレジストを形成することも可能であり、工程が増えるものの、正確なパターンを形成する上では好ましい。
【００７４】
図１４（ａ）に示す工程（１９）：
プローブ針１９（１９ａ〜１９ｈ）を取り付けるための穴１３０を機械加工を用いて形成する。ここでは、工程（２０）で充填するはんだペースト１３１が工程（２１）でプローブ針１９を挿入した際に、図示するようにはんだがプローブ針１９を固定するようにするため、若干大きい穴を形成した。その大きさは、穴１３０とプローブ針１９との間の隙間が、はんだペースト内の粒子が通り抜けるくらいがよい。
【００７５】
図１４（ｂ）に示す工程（２０）：
上記工程（１９）で加工した穴１３０に、はんだペースト１３１を充填する。はんだによるプローブ針の固定は、図１４（ｃ）に図示するように針１９の根元部分で固定されるため、はんだペースト１３１は、必ずしも穴１３０の底部分まで充填されている必要はない。
【００７６】
図１４（ｃ）に示す工程（２１）：
プローブ針１９（１９ａ〜１９ｈ）を、取り付け穴１３０に挿入した。ここで、挿入したプローブ針１９の製法については、後述する。
【００７７】
図１５に示す工程（２２）：
はんだペースト１３１の溶解は、ベルト式のリフロー炉を用い、最大温度２４５℃程度、２３０℃程度以上で３０秒程度保持される時間でリフローを行った。また、用いたはんだペースト１３１は、ＳｎとＣｕを主成分とし、第三成分として、Ｂｉ、Ａｇを添加したものを用いた。ただし、この場合、必ずしもリフローである必要はなく、ホットプレートを用いた加熱でも良い。また。ここでの加熱は、図１２（ａ）に示す工程（１２）に記載の部品搭載時のリフローと異なり、はんだペースト内の有機物成分が沸騰しプローブ針１９を押し上げることによる縦方向の位置精度を確保するため、徐々に加熱することが好ましい。
【００７８】
次に、電極又は端子２４（２４ａ〜２４ｄ）の形成方法について図１６及び図１７を用いて説明する。
【００７９】
図１６（ａ）に示す工程（１２）において、電極又は端子２４（２４ａ〜２４ｄ）を、電源配線１７ａ、１７ｂ、電子部品１３〜１６に接続した配線、および信号配線１８からなる各配線２９から上部へ取りだすために、該電極又は端子２４をはんだを用いて各配線２９に接続する。図１６及び図１７は、電極又は端子２４（２４ｂ、２４ｃ）を電源配線２９、２８（１７ａ、１７ｂ）にはんだを用いて接続する場合を示す。この電極又は端子２４の各配線２９への接続工程は、上記図１２（ａ）に示す工程（１２）の電子部品１２０（１１〜１６）を搭載する工程で行う。
【００８０】
図１６（ｂ）に示す工程は、図１２（ｂ）に示すモールド工程（１３）と同一である。なお、電極又は端子２４の上面へのモールド樹脂２０は、出来るだけ薄くすることが好ましい。しかし、モールド金型を構成する固定型と可動型との当接面に、電極又は端子２４の上面を当接密着させることによって、電極又は端子２４の上面へのモールド樹脂２０をなくすことが出来、次の研磨工程をなくすことも可能となる。
【００８１】
図１６（ｃ）に示す工程（１４）は、電極又は端子２４の上面に被さったモールド樹脂を取り除く研磨工程である。この研磨工程は、上記工程（１３）のモールド後に行うことも可能であるが、本図のように工程（１５）のステンレス板１０１を剥離した後でも可能である。
【００８２】
図１７（ａ）に示す工程は、図１３〜図１５に示す如く、プローブ針１９を素子内蔵型プローブ１０に植設するための工程（１６）〜（２２）である。
【００８３】
図１７（ｂ）に示す工程（２３）は、工程（１４）で露出された電極又は端子２４（２４ｂ、２４ｃ）に通信ケーブルや電源ケーブル２３（２３ｃ）をはんだ１３５などを用いて取り付ける工程である。通信ケーブル２３ａは、被検査チップ１の動作および特性を評価する評価用コンピュータ３１に接続され、通信ケーブル２３ｂは、テスト信号を送信するコンピュータ３２に接続され、電源ケーブル２３ｃは、直流電源３０に接続される。
【００８４】
次に、取り付け金具２１の形成方法（取り付け方法）について、図１８を用いて説明する。即ち、図１８（ａ）〜（ｃ）に示す工程は、図１６（ａ）〜（ｃ）に示す工程において、取り付け金具（この場合ねじ穴を塞いでおけばよい。）２１または取り付け金具２１の元と成る部品を取り付け用の配線２９にはんだを用いて接続し、その後モールド樹脂２０でモールドし、その後表面を研磨して取り付け金具２１または取り付け金具２１の元と成る部品の上面を露出する工程である。即ち、図１８（ａ）〜（ｃ）に示す工程は、取り付け金具２１または取り付け金具２１の元と成る部品を取り付け用の配線２９上に設ける工程である。
【００８５】
なお、取り付け金具２１の元と成る部品を取り付けた場合には、図１８（ｄ）に示すように、上記部品に取り付け用の例えばねじ穴を機械加工で形成する必要がある。図では、ねじ穴は貫通していないが、貫通させても問題はない。
【００８６】
以上説明した取り付け金具２１を用いて素子内蔵型プローブ１０を直接若しくはプローブカード（保持基板）３５を介して、図３又は図４に示すようなＸＹＺθステージ７０を備えたプローブの機械に取り付けることになる。
【００８７】
次に、電極又は端子２４への通信ケーブル及び／又は電源ケーブルの接続方法の別の実施例について、図１９および図２０を用いて説明する。図１７（ｂ）に示すように、通信ケーブルおよび電源ケーブル２３をはんだ１３５を用いて電極又は端子２４へ接続することも可能であるが、図１６および図１７に示すように形成した電極又は端子２４と図１８に示すように形成した取り付け金具２１を用いて、端子を取り付けて接続することも可能である。
【００８８】
図１９（ａ）では、電極又は端子２４と取りつけ金具２１が完成した段階を示す。
【００８９】
図１９（ｂ）に示す工程は、図１３（ａ）〜（ｃ）に示す工程と同一工程であり、プローブ針の台座１２６と同一形状のものが出来上がる。
【００９０】
図１９（ｃ）に示す工程は、機械加工を用いて、プローブ針を挿入する穴１３０と端子を挿入する穴１４０とを形成する工程である。
【００９１】
図２０（ａ）に示す工程は、プローブ針１９を上記穴１３０に挿入してはんだペースト１３１を用いて固定し、その後通信ケーブル及び／又は電源ケーブル２３の電極２４への接続する工程である。電極２４への接続は、通信ケーブル及び／又は電源ケーブル２３の端子２３’を上記挿入穴１４０に挿入してはんだ１４３によって接続し、上記ケーブル２３の端に取り付けられたホルダー１４１を取り付け金具２１にねじ１４２等を用いて固定する。当然、ホルダー１４１にコネクタを備えることによって、上記ケーブル２３と上記電極若しくは端子２４との間をコネクタ接続が可能となる。
【００９２】
次に、プローブ針１９の製造方法について図２３を用いて説明する。
【００９３】
まず、図２３（ａ）に示すように、プローブ材料１５０を支えるためのブロック１５１に、図のようにタングステンからなる針状のプローブ材料１５０を設置する。次に、タングステンからなる針状のプローブ材料１５０は表面が酸化されてはんだ接合が困難になるため、図２３（ｂ）に示すように、スパッタエッチングを行って表面の酸化膜を除去した後、続けてクロム膜１５２／銅膜１５３を成膜する。そして、このように成膜したタングステンからなる針状のプローブ材料１５０をブロック１５１から取り出すことによって、プローブ針１９を配線基板２５に形成された挿入穴１３０に挿入してはんだペースト１３１を用いて固定することが可能となる。
【００９４】
以上説明した製造方法により図９に示す素子内蔵型プローブ１０が完成することになる。勿論、素子内蔵型プローブ１０を図４に示すように、プローブカード３５に複数個取り付けることによって、ウエハレベルＣＳＰ５０状の複数の被検査チップ１を同時に検査することが可能となる。
【００９５】
以上説明したように、本発明に係る実施の形態によれば、プローブ針１９や通信ケーブルおよび電源ケーブルを接続するための電極又は端子（コネクタも含む）２４を植設した配線基板２５に、ＲＦに関連する素子やフラッシュメモリなどの不揮発性メモリ素子を実装し、モールド樹脂２０で保護して形成した素子内蔵型プローブ１０を用いることによって、通信モジュールのコア部品である例えば無線チップ（高周波対応の半導体素子）などの被検査チップの動作及び特性の検査を行うことが可能になった。
【００９６】
また、本発明に係る実施の形態によれば、素子内蔵型プローブにおいてプローブ針を短くすることが可能となり、プローブ針の長さが長いことによる弊害が大きい高周波対応の半導体素子の検査に適させることが可能となる。
【００９７】
【発明の効果】
本発明によれば、例えば通信モジュールのコア部品である無線チップなどの検査を動作状態で確認することが可能となる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る例えば高周波対応のアナログ半導体素子（無線チップ）の動作および特性検査を行う検査システムの一実施の形態を示す概略構成図である。
【図２】本発明に係る被検査チップの部分断面を示す図である。
【図３】本発明に係る素子内蔵型プローブのプローブ針を、ＸＹＺθステージ上に設けられたホルダーに載置されたウエハレベルＣＳＰに配列された各被検査チップの例えばはんだバンプと接触させる状態を示す斜視図である。
【図４】本発明に係る複数の素子内蔵型プローブを、ＸＹＺθステージ上に設けられたホルダーに載置されたウエハレベルＣＳＰに配列された複数の被検査チップの間隔に合わせてプローブカード（保持基板）に取り付けて構成する場合を示した正面図である。
【図５】（ａ）〜（ｅ）は、本発明に係る被検査チップが配列されたウエハレベルＣＳＰの製造方法の工程Ａ〜Ｅまでを示す図である。
【図６】（ａ）〜（ｅ）は、本発明に係る被検査チップが配列されたウエハレベルＣＳＰの製造方法の工程Ｆ〜Ｉまでを示す図である。
【図７】（ａ）は、本発明に係る被検査チップが配列されたウエハレベルＣＳＰの製造方法の工程Ｊを示す図であり、（ｂ）は良品の被検査チップをプリント基板に実装して通信用モジュールを作りあげる状態を説明するための図である。
【図８】図７（ａ）に示す工程Ｊまでで得られる本発明に係る被検査チップが配列されたウエハレベルＣＳＰを示す斜視図である。
【図９】本発明に係る素子内蔵型プローブの一実施の形態を示す外観斜視図である。
【図１０】（ａ）〜（ｆ）は、本発明に係る素子内蔵型プローブの本体の製造工程（１）〜（６）を示す図である。
【図１１】（ａ）〜（ｅ）は、本発明に係る素子内蔵型プローブの本体の製造工程（７）〜（１１）を示す図である。
【図１２】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブの本体の製造工程（１２）、（１３）、（１５）を示す図である。
【図１３】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブの本体の製造工程（１６）〜（１８）を示す図である。
【図１４】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブの本体の製造工程（１９）〜（２１）を示す図である。
【図１５】本発明に係る素子内蔵型プローブの本体の製造工程（２２）を示す図である。
【図１６】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブにおいて電極又は端子の取り付け方法を説明するための図である。
【図１７】（ａ）（ｂ）は、本発明に係る素子内蔵型プローブにおいて通信ケーブル及び／又は電源ケーブルを接続する電極又は端子の取り付け方法を説明するための図である。
【図１８】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブにおいて取り付け金具の取り付け方法を説明するための図である。
【図１９】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブにおいて通信ケーブル及び／又は電源ケーブルを電極に端子を用いて接続する方法を説明するための図である。
【図２０】本発明に係る素子内蔵型プローブにおいて通信ケーブル及び／又は電源ケーブルを電極に端子を用いて接続する方法を説明するための図である。
【図２１】本発明に係る素子内蔵型プローブの配線基板におけるスパッタ成膜により形成した導体膜の構造を示す図である。
【図２２】本発明に係る素子内蔵型プローブの配線基板おいて、配線層を多層化させた構造を示す模式図である。
【図２３】（ａ）〜（ｃ）は、本発明に係る素子内蔵型プローブに植設されるプローブ針の形成方法を説明するための図である。
【図２４】本発明に係る素子内蔵型プローブの配線基板を製造するためのステンレス基板、１層目の電気ニッケルめっき、および絶縁層の関係を示す構造断面図である。
【符号の説明】
１…被検査チップ（無線チップ）、２…ラジオ、３…ＲＡＭ、４…ＤＳＰ（デジタルシグナルプロセッサ）、５…μＰ（マイクロプロセッサ）、６…Ｉ／Ｏ、１０…素子内蔵型プローブ、１１…フラッシュメモリ（不揮発性メモリ）、１２…水晶発振子、１３…バラン（増幅機）、１４…ＬＮＡ（ローノイズアンプ）、１５…ＲＦスイッチ、１６…ＢＰＦ（バンドパスフィルタ）、１７、１７ａ、１７ｂ…電源配線、１８…信号配線、１９、１９ａ〜１９ｈ…プローブ針、２０…モールド樹脂、２１…取り付け金具、２２…配線、２３…通信ケーブルおよび電源ケーブル、２３ａ、２３ｂ…通信ケーブル、２３ｃ…電源ケーブル、２４、２４ａ〜２４ｄ…電極又は端子（コネクタも含む）、２５…配線基板、２８…第１層目の配線、２８ａ…プローブ針植設部分、２９…第２層目の配線、３０…電源、３１…評価用コンピュータ、３２…コンピュータ、３５…プローブカード（保持基板）、５０…ウエハ（ウエハレベルＣＳＰ）、５４…パッド、５５…保護膜、５６…再配線用配線、５７…バンプパッド、５８…ウエハ、５９…表面保護膜、６０…はんだバンプ、６１…給電膜、６２…配線の逆パターン、６３…はんだボール、６４…プリント基板、６５…電気銅めっき、６６…電気ニッケルめっき、６７…パッドと配線の接合部分、７０…ＸＹＺθステージ、７１…ホルダー、１０１…ステンレス基板、１０２…電気ニッケルめっき膜、１０３…絶縁層、１０４…導体膜、１０８…給電膜、１１１…電気銅めっき膜、１１２…電気ニッケルめっき膜、１１３…バンプパッド、１１５…配線基板、１２１…はんだボール、１１４…カバーコート、１２０（１１〜１６）…電子部品、１２２…アンダーフィル、１２５ａ…パターン、１２６…プローブ針の台座、１３０…プローブ針を取り付けるための穴、１３１…はんだペースト、１３５、１４３…はんだ、１４０…端子挿入用穴、１４１…ホルダー、１４２…ねじ、１５０…プローブ材料、１５１…ブロック、１５２…クロム膜、１５３…銅膜。
【図１】
0004246437.tif 000002
【図２】
0004246437.tif 000003
【図３】
0004246437.tif 000004
【図４】
0004246437.tif 000005
【図５】
0004246437.tif 000006
【図６】
0004246437.tif 000007
【図７】
0004246437.tif 000008
【図８】
0004246437.tif 000009
【図９】
0004246437.tif 000010
【図１０】
0004246437.tif 000011
【図１１】
0004246437.tif 000012
【図１２】
0004246437.tif 000013
【図１３】
0004246437.tif 000014
【図１４】
0004246437.tif 000015
【図１５】
0004246437.tif 000016
【図１６】
0004246437.tif 000017
【図１７】
0004246437.tif 000018
【図１８】
0004246437.tif 000019
【図１９】
0004246437.tif 000020
【図２０】
0004246437.tif 000021
【図２１】
0004246437.tif 000022
【図２２】
0004246437.tif 000023
【図２３】
0004246437.tif 000024
【図２４】
0004246437.tif 000025