(57)【特許請求の範囲】
【請求項１】
ＣＡＴＶ信号を受信して入力し高周波信号を抽出して出力する入力部と、前記ＣＡＴＶ信号の少なくとも２つ以上の受信帯域のそれぞれについて設けられて前記入力部側から与えられる信号を入力して増幅しながら同調処理して出力する増幅同調部と、前記増幅同調部のそれぞれに対応して設けられ、前記増幅同調部から出力された信号を入力して与えられる所定信号に従う所望チャネルに対応の中間周波信号に変換して出力するための周波数変換部とを少なくとも備えたケーブルモデム用チューナであって、
前記入力部と前記増幅同調部との間に設けられて、前記入力部から出力された前記高周波信号を入力して処理し前記増幅同調部に出力する緩衝部をさらに備え、
前記緩衝部は、前記入力部と前記増幅同調部との結合を疎にするために設けられて、
前記緩衝部は、前記入力部から出力された前記高周波信号を入力して、広帯域にわたって増幅して出力する広帯域増幅部を含み、
前記広帯域増幅部は、２段以上に接続された広帯域増幅回路を含み、
前記緩衝部は、前記広帯域増幅部の入力段に設けられて、
前記ケーブルモデム用チューナは、前記入力部から前記高周波信号を入力して所望帯域の信号を抽出して前記広帯域増幅部に出力するフィルタ部をさらに備え、
前記フィルタ部は、与えられる前記所定信号に従いカットオフ周波数が可変設定されるローパスフィルタであり、かつ、前記少なくとも２つ以上の受信帯域のうち所望される受信帯域に応じてカットオフ周波数が可変設定されるローパスフィルタであることを特徴とする、ケーブルモデム用チューナ。
【請求項２】
前記緩衝部は、前記広帯域増幅部の出力段に設けられて、前記広帯域増幅部の出力信号を入力して前記増幅同調部のそれぞれに分配する信号分配部をさらに備える、請求項１に記載のケーブルモデム用チューナ。
【請求項３】
前記緩衝部は、前記広帯域増幅部の入力段および出力段のいずれか一方に設けられる減衰部をさらに備え、
前記減衰部は、前記広帯域増幅部の入力段に設けられた場合には、前記入力部から出力される前記高周波信号を入力して前記増幅同調部および前記周波数変換部にて調整対象と
なる周波数帯域以外の信号を減衰させて前記広帯域増幅部に出力し、
前記広帯域増幅部の出力段に設けられる場合には、
前記広帯域増幅部から出力される信号を入力して、前記増幅同調部および前記周波数変換部にて調整対象となる周波数帯域以外の信号を減衰させて前記増幅同調部に出力することを特徴とする、請求項１に記載のケーブルモデム用チューナ。
【請求項４】
前記周波数変換部は、前記所定信号に従う周波数で発振する局部発振回路と前記増幅同調部から出力された信号と前記局部発振回路の発振信号とを混合して前記中間周波信号を出力する混合回路とを含み、
前記減衰部は、前記局部発振回路の発振周波数に同調するトラップ回路であることを特徴とする、請求項３に記載のケーブルモデム用チューナ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はケーブルモデム用チューナに関し、特に、特性レベルが改善されるケーブルモデム用チューナに関する。
【０００２】
【従来の技術】
ＣＡＴＶでは各家庭の引込線には同軸ケーブルを採用し、幹線には光ファイバケーブルを採用したＨＦＣ（Hybrid Fiber/Coax の略）が導入されつつある。
【０００３】
ＨＦＣは各家庭に数Ｍビット／秒の広帯域のデータ通信サービスを提供するために採用される。ＨＦＣを用いれば６４ＱＡＭ（quadratur amplitud modulation の略）方式であっても帯域幅６ＭＨｚを有して伝送速度３０Ｍビット／秒の高速データラインを提供できる。
【０００４】
上述の高速データラインにケーブルモデムが使用されることにより、ＣＡＴＶの空きチャネルを利用した４Ｍビット／秒〜２７Ｍビット／秒の高速データ通信が実現される。上述したケーブルモデムはチューナを有し、ケーブルモデム用チューナは４７０〜８６ＭＨｚを有するＵＨＦバンド（Ｂ３バンド）、１７０〜４７０ＭＨｚを有するＶＨＦ  Ｈｉｇｈバンド（Ｂ２バンド）および５４〜１７０ＭＨｚを有するＶＨＦ  Ｌｏｗバンド（Ｂ１バンド）のそれぞれについて受信回路を有する。ただし、バンド分割はこれに特定されない。
【０００５】
図１６は従来のケーブルモデム用チューナのブロック図である。図１６において従来のケーブルモデム用チューナは、図示されないケーブル回線と該チューナを通信接続するための入力端子１、ＨＰＦ（ハイパスフィルタの略）２、アップストリーム回路４０、データ端子４１、受信信号をＵＨＦ信号とＶＨＦ信号とに切換えて入力するための入力切換回路１９および２０、受信信号を入力して端子３０から抵抗３１と３３を経由して与えられるＡＧＣ（自動利得制御）電圧に従い所定レベルにまで増幅して出力するための高周波（以下、ＲＦと略す）増幅器６および８、ＲＦ増幅器６および８の入力段に設けられるＲＦ増幅入力同調回路３〜５、同じく出力段に設けられるＲＦ増幅出力同調回路１６〜１８、混合回路９および１３、局部発振回路１０および１４、ＩＦ（中間周波の略）増幅回路４２および出力端子１５を含む。
【０００６】
ＣＡＴＶ信号はケーブルモデム用チューナから端子１を介してケーブル回線に送出される上り信号とケーブル回線から端子１を介してケーブルモデム用チューナに受信される下り信号を含む。上り信号は５〜４２ＭＨｚにて、また下り信号は５４〜８６０ＭＨｚにて運用される。
【０００７】
上り信号には図示されないＱＰＳＫ（直交位相変位変調）送信器からデータ端子４１に与えられる直交位相変位変調されたデータ信号が含まれる。データ信号は端子４１、アップストリーム回路４０および入力端子１を介してケーブル回線に送出される。
【０００８】
端子１から受信した下り信号はＨＰＦ（ＩＦフィルタ）２を通過の後、入力切換回路１９と２０に与えられて、ここで以降のＵＨＦ  ＢＡＮＤ、ＶＨＦ  ＨＩＧＨ  ＢＡＮＤ、およびＶＨＦ  ＬＯＷ  ＢＡＮＤのいずれか１つの受信回路に切換えて出力される。
【０００９】
ＨＰＦ２は５〜４６ＭＨｚを減衰域として５４ＭＨｚ以上を通過帯域とするフィルタである。各バンドの受信回路のうち所望される受信チャネルに対応の受信回路のみ動作状態となり、他のバンドの受信回路は動作しない機能となっている。
【００１０】
次に、各バンドの受信回路の動作状態を説明する。下り信号は入力切換回路１９と２０を通った後、ＲＦ増幅入力同調回路３〜５のいずれか１つに与えられる。ここでは所望受信チャネルに対応の所定信号に同調して出力されＲＦ増幅器６および８のいずれか一方において増幅される。その後、ＲＦ増幅出力同調回路１６〜１８のいずれか１つにおいて再度、所定信号に同調して出力され、混合回路９および１３のいずれか１つに与えられる。
【００１１】
ＲＦ増幅出力同調回路１６〜１８のいずれか１つより出力された信号は混合回路９および１３のいずれか１つにおいて対応する局部発振回路１０および１４のいずれかの発振信号と混合されてＩＦ信号に変換されて、ＩＦ増幅回路４２に出力される。ＩＦ増幅回路４２ではＩＦ信号は増幅されて出力端子１５を介して出力される。
【００１２】
上述したように、局部発振回路１０および混合回路９ならびに局部発振回路１４および混合回路１３のそれぞれは、ＲＦ信号を所望される受信チャンネルに対応のＩＦ信号に変換するための周波数変換部である。局部発振回路１０および１４のそれぞれは、所望受信チャンネルに対応する同調電圧＋ＶＴが印加されることにより、所望受信チャンネルに対応の周波数で発振する。
【００１３】
【発明が解決しようとする課題】
近年はケーブルモデムのフロントエンドであるチューナに関連の特性レベルの改善が望まれている。たとえば北米向けケーブルモデムではＭＣＮＳ（multimedia cable network system の略）の規格が制定されようとしており、ケーブルモデムのチューナに関連の入力リターンロスおよびスプリアスエミッションの改善が望まれる。
【００１４】
図１７は、図１６の入力端子１における受信周波数と入力リターンロスとの関係をグラフにして示す図である。図１７では、縦軸に入力リターンロス（ｄＢ）が採られ横軸には受信可能な周波数（ＭＨｚ）が採られる。
【００１５】
図１６ではＲＦ増幅入力同調回路３〜５は入力切換回路１９と２０ならびにＨＰＦ２を通して入力端子１に接続される。このため、入力端子１側からみた入力インピーダンスは、そのままのＲＦ増幅入力同調回路３〜５の同調特性となる。そのため、図１７に示されるようにたとえば、受信周波数ｆｐで入力端子１における入力リターンロスは低く、十分に確保することは困難であった。また、すべての受信帯域にわたり入力リターンロスを補償することは不可能である。
【００１６】
また、局部発振回路１０と１４によるローカルリケージを主体とするスプリアスエミッションがＲＦ増幅出力同調回路１６〜１８、ＲＦ増幅回路６と８、ＲＦ増幅入力同調回路３〜５、入力切換回路１９と２０、ならびにＨＰＦ２を介して入力端子１において−１０ｄＢｍＶ〜−３０ｄＢｍＶ検出される。そのため、入力端子１における受信信号にノイズが混入して好ましい同調動作に支障をきたした。それゆえに、たとえばＭＣＮＳではスプリアスエミッションについて−４０ｄＢｍＶまでの改善が要求されるている。
【００１７】
それゆえにこの発明の目的は、特性の改善が図られたケーブルモデム用チューナを提供することである。
【００１８】
【課題を解決するための手段】
請求項１に係るケーブルモデム用チューナは、ＣＡＴＶ信号を受信して入力し高周波信号を抽出して出力する入力部と、ＣＡＴＶ信号の少なくとも２つ以上の受信帯域のそれぞれについて設けられ入力部側から与えられる信号を入力して増幅しながら同調処理して出力する増幅同調部と、増幅同調部のそれぞれに対応して設けられ、増幅同調部から出力された信号を入力して与えられる所定信号に従う所望チャネルに対応の中間周波信号に変換して出力する周波数変換部とを少なくとも備えるものにおいて、さらに緩衝部を備えることを特徴とする。
【００１９】
この緩衝部は、入力部と増幅同調部との間に設けられて、入力部から出力された高周波信号を入力して処理し増幅同調部に出力する。この場合、緩衝部は、入力部と増幅同調部との結合を疎にするために設けられる。
【００２０】
請求項１に従えば緩衝部により入力部と増幅同調部とは疎にして結合されるので、入力部においては増幅同調部の同調特性が発生しなくなってその分入力リターンロスが改善されて受信品質は向上する。
【００２１】
また、緩衝部により入力部と増幅同調部および周波数変換部とのアイソレーションが得られることで、入力部における増幅同調部および周波数変換部側からのローカルリケージは低減されて受信品質は良好となる。
【００２２】
請求項１に記載のケーブルモデム用チューナにおける緩衝部は、入力部から出力された高周波信号を入力して、広帯域にわたって増幅して出力する広帯域増幅部を含んで構成される。
【００２３】
緩衝部には広帯域のＣＡＴＶ信号について増幅動作するバッファとしての広帯域増幅部が含まれるので、入力部においては広帯域増幅部の入力インピーダンス特性がそのまま入力リターンロスとなる。結果として入力部における入力リターンロスが改善されて受信品質は良好となる。
【００２４】
また、広帯域増幅部により入力部と増幅同調部および周波数変換部とのアイソレーションが得られるので、入力部における増幅同調部および周波数変換部側からのローカルリケージは低減されて受信品質は良好となる。
【００２５】
広帯域増幅部は、２段以上に接続された広帯域増幅回路を含んで構成される。
【００２６】
広帯域増幅部を、広帯域増幅回路を２段以上に接続して構成して、入力リターンロスおよびローカルリケージの改善を図ることができる。
【００３１】
請求項２に記載のケーブルモデム用チューナにおける緩衝部は、広帯域増幅部の出力段に設けられて広帯域増幅部の出力信号を入力して増幅同調部のそれぞれに分配する信号分配部をさらに備えて構成される。
【００３２】
請求項２に従えば、信号分配部が設けられることにより、入力部と増幅同調部および周波数変換部とのアイソレーションがさらに図られるので、入力部におけるローカルリケージはさらに低減されて受信品質は向上する。
【００３３】
請求項１に記載のケーブルモデム用チューナは、緩衝部が、広帯域増幅部の入力段に設けられて入力部から高周波信号を入力して所望帯域の信号を抽出して広帯域増幅部に出力するフィルタ部をさらに備えて構成される。
【００３４】
請求項１に従えば、フィルタ部は入力部から出力された高周波信号のうち、所望帯域の信号のみを次段以降の回路部に出力するので、所望帯域以外の信号が次段以降の回路部に与えられることが回避される。結果として、入力部における増幅同調部ならびに周波数変換部からのローカルリケージは低減されて受信品質は向上する。
【００３５】
請求項１に記載のケーブルモデム用チューナは、フィルタ部が、与えられる所定信号に従いカットオフ周波数が可変設定されるローパスフィルタであるよう構成される。
【００３６】
請求項１に従えば、ローパスフィルタのカットオフ周波数を与えられる所定信号に従って可変設定できるので、容易に所望される帯域の信号のみを次段以降の回路部に与えることができる。これにより、前述のように入力部におけるローカルリケージを所望するように低減できて、受信品質を向上させることができる。
【００３７】
請求項１に記載のケーブルモデム用チューナは、フィルタ部が、少なくとも２つ以上の受信帯域のうち所望される受信帯域に応じて、カットオフ周波数が可変設定されるローパスフィルタであるよう構成される。
【００３８】
請求項１に従えば、ローパスフィルタのカットオフ周波数をＣＡＴＶ信号の複数の受信帯域のうちの所望される帯域に従って可変設定できるので、容易に所望される帯域の信号のみを次段以降の回路部に与えることができる。これにより、前述したように入力部におけるローカルリケージを所望するように低減できて、受信品質を向上させることができる。
【００３９】
請求項３に記載のケーブルモデム用チューナは、緩衝部が、広帯域増幅部の入力段および出力段のいずれか一方に設けられる減衰部をさらに備える。
【００４０】
この減衰部は、広帯域増幅部の入力段に設けられた場合には、入力部から出力される高周波信号を入力して増幅同調部および周波数変換部にて調整対象となる周波数帯域以外の信号を減衰させて広帯域増幅部に出力する。また、広帯域増幅部の出力段に設けられた場合には、広帯域増幅部から出力される信号を入力して増幅同調部および周波数変換部にて調整対象となる周波数帯域以外の信号を減衰させて増幅同調部に出力する。
【００４１】
請求項３に従えば、減衰部により広帯域増幅部の入出力段における調整対象となる周波数帯域以外の信号は、すなわちローカルリケージは効果的に減衰させられて、受信品質は向上する。
【００４２】
請求項４に記載のケーブルモデム用チューナにおける周波数変換部は、所定信号に従う周波数で発振する局部発振回路と、増幅同調部から出力された信号と局部発振回路の発振信号とを混合して中間周波信号を出力する混合回路とを含む。そして、減衰部は、局部発振回路の発振周波数に同調するトラップ回路で構成される。
【００４３】
請求項４に従えば、トラップ回路は局部発振回路の発振周波数に同調しながら動作して、局部発振回路によるローカルリケージを対象にして減衰するよう作用する。したがって入力部における局部発振回路による信号漏れを主体とするローカルリケージは効果的に減衰されて受信品質は向上する。
【００４４】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照し説明する。なお、後述する各回路の値は、参照値であり保証値ではない。
【００４５】
［実施の形態１］
図１は、この発明の実施の形態１によるブロック図である。図１のケーブルモデム用チューナの構成において図１６の従来のそれと異なる点は、ＨＰＦ２と入力切換回路１９および２０との間に広帯域信号であるＣＡＴＶ信号について増幅動作するための広帯域増幅回路２１を追加している点にある。その他の構成は図１６のそれと同様であり説明は省略する。
【００４６】
図２は、図１の入力端子１における受信周波数と入力リターンロスとの関係をグラフにして示す図である。図２では、縦軸に入力リターンロス（ｄＢ）が採られ横軸には受信可能な周波数（ＭＨｚ）が採られる。
【００４７】
入力切換回路１９および２０とＨＰＦ２との間に広帯域増幅回路２１が直列に挿入して設けられたことにより広帯域増幅回路２１が緩衝増幅器として動作してＨＰＦ２側の回路群と入力切換回路１９および２０以降の回路群との結合が疎となって、ＲＦ増幅入力同調回路３〜５の同調特性が入力端子１にて検出されない。いいかえれば、入力端子１側からみた入力インピーダンス特性（入力リターンロス）は広帯域増幅回路２１の有する入力インピーダンス特性となって、図２に示されるようにたとえば、受信周波数ｆｐで入力端子１において図１７の従来よりも大幅に入力リターンロスの改善が図られる。
【００４８】
ここで、入出力信号の除去比、いわゆるアイソレーションについて考察する。図１の場合、広帯域増幅回路２１によるアイソレーションは広帯域増幅回路２１の出力端から信号が印加された場合に、その入力端にて出力される該信号の減衰比（除去比）を指す。広帯域増幅回路２１によれば、この減衰比は極めて高い。
【００４９】
このように、広帯域増幅回路２１によればアイソレーションは効果的に得られるので、入力端子１側における局部発振回路１０および１４によるローカルリケージは広帯域増幅回路２１により十分に減衰されて、受信品質は向上する。それゆえに、ＲＦ増幅入力同調回路３〜５側におけるスプリアスエミッションも十分に低減されて良好な同調動作が得られる。
【００５０】
以下、図１の実施の形態１による広帯域増幅回路２１の構成例について次の実施例１〜３を参照し説明する。
【００５１】
（実施例１）
図３は、この発明の実施の形態１における実施例１に係る広帯域増幅回路のブロック構成図である。図３の広帯域増幅回路２１Ａは、直流阻止コンデンサＣ１およびＣ３、インピーダンス整合のための整合用インダクタＬ１、増幅回路１Ａ、および減衰回路２１１を含む。
【００５２】
増幅回路１Ａは直流阻止コンデンサＣ１および整合用インダクタＬ１を介してＨＰＦ２の出力段に直列接続され、減衰回路２１１は広帯域増幅回路２１Ａの出力段に直流阻止コンデンサＣ３を介して増幅回路１Ａに直列接続される。
【００５３】
増幅回路１ＡはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor の略）である増幅素子Ｑ１および増幅素子Ｑ１のソース電極を接地するためのバイパスコンデンサＣ４およびＣ５ならびにバイアス抵抗Ｒ１、増幅素子Ｑ１のドレイン電極とゲート電極とを接続する電圧帰還路、増幅素子Ｑ１に端子Ｔ１から電源電圧＋Ｂを安定供給するための接地用バイパスコンデンサＣ６および高周波インダクタであるチョークコイルＬ２を含む。
【００５４】
前述の電圧帰還路は、直流阻止コンデンサＣ２、バイアス抵抗Ｒ２およびＲ４ならびに電圧帰還のための抵抗Ｒ３を含む。前述の減衰回路２１１は抵抗Ｒ５〜Ｒ７からなる。
【００５５】
ここでは、直流阻止コンデンサは、前段回路の直流電圧が次段回路の入力に加えられずに、交流的に両回路が結合されるようにするために用いられる。整合用インダクタまたは整合用コンデンサは一方端のインピーダンスと他方端のインピーダンスとを整合させるために用いられる。
【００５６】
動作において、入力端子１およびＨＰＦ２を通過した下りのＣＡＴＶ信号は直流阻止コンデンサＣ１および整合用インダクタＬ１を介して増幅回路１Ａ中の増幅素子Ｑ１のゲート電極に与えられる。
【００５７】
また、増幅素子Ｑ１にはチョークコイルＬ２およびバイパスコンデンサＣ６を介して電源電圧＋Ｂが供給されてバイアス抵抗Ｒ１、Ｒ２およびＲ４を介して直流バイアスが設定される。
【００５８】
増幅素子Ｑ１のゲート電極に与えられたＣＡＴＶ信号は電圧帰還路を介して増幅された後に、出力側負荷である減衰回路２１１および電圧帰還抵抗Ｒ３により分圧されて、次段の入力切換回路１９と２０に与えられる。
【００５９】
図３の広帯域増幅回路２１においては、利得に関して減衰回路２１１において−４ｄＢが得られ、増幅回路１Ａにおいて５〜６ｄＢが得られて、最終的に１〜２ｄＢの利得が得られるように設計される。
【００６０】
具体的には、図３においてコンデンサＣ１〜Ｃ６は１０００ｐＦ〜１００００ｐＦ、抵抗Ｒ１は４７Ω、抵抗Ｒ２は１２０ｋΩ、抵抗Ｒ４は２７０ｋΩ、抵抗Ｒ３は３３０Ω、抵抗Ｒ５とＲ６は２２０Ω、抵抗Ｒ７は２４Ω、インダクタＬ１は６．８ｎＨ、およびコイルＬ２は１μＨの値を有する。
【００６１】
（実施例２）
図４はこの発明の実施の形態１における実施例２に係る広帯域増幅回路のブロック図である。図１の広帯域増幅回路２１は図４の構成であってもよい。図４の広帯域増幅回路２１Ｂは、図３の増幅素子Ｑ１がバイポーラ型のトランジスタである増幅素子Ｑ１１で代替されている。広帯域増幅回路２１Ｂの増幅素子Ｑ１１を除く他の構成は図３のそれと同様であるから説明は省略する。
【００６２】
図４の各素子の値は、抵抗Ｒ１は２７〜４７Ωを有する。その他の素子の値は図３のそれと同じである。
【００６３】
なお、広帯域増幅回路２１に増幅素子Ｑ１１のようにバイポーラ型のトランジスタである増幅素子が採用された場合、トランジスタのベース電極には常に数１０ｍＡの電流供給が必要であるから発熱に注意する必要がある。また、相互変調歪の劣化にも注意する必要がある。
【００６４】
図３および図４の広帯域増幅回路２１Ａおよび２１Ｂは同様の性能を有して入力リターンロスおよびローカルリケージの改善が可能である。
【００６５】
（実施例３）
図５は、この発明の実施の形態１における実施例３に係る広帯域増幅回路のブロック図である。図１の広帯域増幅回路２１は図５のように構成されてもよい。
【００６６】
図５において広帯域増幅回路２１Ｃは、図３で示された増幅回路１Ａと図４で示されたのと同様のバイポーラ型トランジスタの増幅素子Ｑ２による増幅回路１Ｃとがカスケード接続された多段増幅回路と、多段増幅回路の出力側に直流阻止コンデンサＣ９を介して接続される前述の減衰回路２１１を含む。広帯域増幅回路２１Ｃでは増幅素子Ｑ１とＱ２との組合せによる増幅動作による利得が得られる。多段増幅回路の接続段数は２段に限定されない。
【００６７】
増幅回路１Ａの出力段には直流阻止コンデンサＣ３を介して増幅回路１Ｃが接続される。
【００６８】
増幅素子Ｑ２には増幅素子Ｑ１と同様にチョークコイルＬ３ならびにバイパスコンデンサＣ８を介して端子Ｔ１から電源電圧＋Ｂが供給される。また、増幅素子Ｑ２にはバイアス抵抗Ｒ１０およびＲ９を介して直流バイアスが供給される。
【００６９】
動作において、入力端子１およびＨＰＦ２を介して入力した下りのＣＡＴＶ信号は、直流阻止コンデンサＣ１および整合用インダクタＬ１を介して、増幅素子Ｑ１のゲート電極に印加される。
【００７０】
増幅素子Ｑ１に供給された信号は増幅された後に、増幅素子Ｑ１の出力側の負荷および電圧帰還抵抗Ｒ３により分圧されて出力される。
【００７１】
増幅素子Ｑ１に関する負荷側の出力信号は直流阻止コンデンサＣ３を介して次段の増幅素子Ｑ２のベース電極に印加される。増幅素子Ｑ２において供給された信号は、前段の増幅素子Ｑ１と同様に増幅されて、減衰回路２１１に出力される。
【００７２】
なお、バイアス抵抗Ｒ１０は増幅素子Ｑ２のバイアス抵抗であると同時に電流帰還抵抗であり歪みを低減させるよう作用する。また、バイアス抵抗Ｒ１０は電圧帰還抵抗Ｒ８と併用されて、増幅素子Ｑ２における増幅動作に関する利得を決定するよう作用する。
【００７３】
図５の広帯域増幅回路２１Ｃでは、増幅素子Ｑ１とＱ２を含む増幅回路において８〜１０ｄＢの利得が得られ、減衰回路２１１において−４ｄＢの利得が得られて、結果として４〜６ｄＢの利得が得られるよう設計される。
【００７４】
具体的には、コンデンサＣ１〜Ｃ９は１０００〜１００００ｐＦ、コイルＬ１は６．８ｎＨ、コイルＬ２とＬ３は１μＨ、抵抗Ｒ１は４７Ω、抵抗Ｒ２は１２０ｋΩ、抵抗Ｒ３は３３０Ω、抵抗Ｒ４は２７０ｋΩ、抵抗Ｒ５とＲ６は２２０Ω、抵抗Ｒ７は２４Ω、抵抗Ｒ８は３３０Ω、抵抗Ｒ９は１８ｋΩ、および抵抗Ｒ１０は４７Ωの値を有する。
【００７５】
［実施の形態２］
図６は、この発明の実施の形態２によるケーブルモデム用チューナのブロック図である。
【００７６】
図６のケーブルモデム用チューナの構成において図１のそれと異なる点は、広帯域増幅回路２１と入力切換回路１９および２０との間に信号分配回路２２を追加して設けた点にある。図６の他の構成は図１のそれと同様であるから説明は省略する。
【００７７】
図６では広帯域増幅回路２１と信号分配回路２２とが採用されることにより特にローカルリケージの改善が図られる。
【００７８】
広帯域増幅回路２１のみが採用される図１の場合には、アイソレーションが１５〜２０ｄＢ得られるが、図６の場合には２０〜２５ｄＢ前後得られる。
【００７９】
図６の広帯域増幅回路２１と信号分配回路２２の回路構成例が次の実施例１と２で示される。
【００８０】
（実施例１）
図７は、この発明の実施の形態２における実施例１に係る広帯域増幅回路と信号分配回路のブロック図である。
【００８１】
図７の広帯域増幅回路２１Ｄは出力段に負荷回路として信号分配回路２２Ａが接続される。これにより、さらにアイソレーションが改善される。
【００８２】
広帯域増幅回路２１Ｄは直流阻止コンデンサＣ１および整合用インダクタＬ１を介してＨＰＦ２の出力段に接続される増幅回路１Ｄを含む。増幅回路１Ｄと図２の増幅回路１Ａと比較して異なる点は、増幅回路１ＡのチョークコイルＬ２がコイルＬ２１に代替された点にある。増幅回路１Ｄのその他の構成は増幅回路１Ａのそれと同じであり、説明を省略する。
【００８３】
信号分配回路２２Ａは、コイルＬ２１、直流阻止コンデンサＣ３、整合用コンデンサＣ７、バイアス抵抗Ｒ５、および入力切換回路１９および２０のいずれか一方に信号を出力するための回路を含む。この回路は、コイルＬ３に並列接続されるヌル抵抗Ｒ６、信号切換用ダイオードＤ１およびＤ２、信号切換用ダイオードＤ１およびＤ２のそれぞれに直列接続される直流阻止コンデンサＣ８およびＣ９、信号切換用ダイオードＤ１およびＤ２のためのバイアス抵抗Ｒ７およびＲ８、ならびに端子Ｔ２およびＴ３を含む。端子Ｔ２およびＴ３のいずれか１方に所定電圧が印加される。具体的には、端子Ｔ３にはＶＨＦバンド回路動作時には＋ＶＢ、端子Ｔ２にはＵＨＦバンド回路動作時には＋ＵＢの電圧が印加される。
【００８４】
動作において、増幅回路１Ｄの出力信号はコイルＬ２１から出力されて直流阻止コンデンサＣ３および整合用コンデンサＣ７を介してコイルＬ３に与えられる。コイルＬ３に与えられた信号はダイオードＤ１側およびダイオードＤ２側の経路に分配される。端子Ｔ３より電圧＋ＵＢが供給されるときは、信号はダイオードＤ１および直流阻止コンデンサＣ８を仲介して入力切換回路１９に与えられる。一方、端子Ｔ２より電圧＋ＶＢが供給されるときは信号はダイオードＤ２および直流阻止コンデンサＣ９を介して入力切換回路２０に与えられる。
【００８５】
上述した動作において、コイルＬ２１とＬ３とによりバラン（ｂａｌｕｎ）回路が形成されるので、特性インピーダンスが異なる２つの回路（増幅回路２１Ｄと入力切換回路１９への線路および入力切換回路２０への線路からなる平衡回路を含む信号分配回路２２Ａ）を接続してもその接続点で反射（ｒｅｆｌｅｃｔｉｏｎ）が生じることがなく、ローカルリケージが良好に改善される。
【００８６】
このようにコイルＬ２１とＬ３により形成される回路はインピーダンス整合のための整合バラン回路または２分配バラン回路となる。
【００８７】
図７の回路において、コンデンサＣ７は１〜３ｐＦ、抵抗Ｒ６は１５０Ω、抵抗Ｒ５、Ｒ７およびＲ８は１．５ｋΩ、ならびにコンデンサＣ８とＣ９は１０００ｐＦの値を有する。その他の素子の値は図２のそれと同じである。
【００８８】
（実施例２）
図８はこの発明の実施の形態２における実施例２に係る広帯域増幅回路と信号分配回路とのブロック図である。図６に示された広帯域増幅回路２１と信号分配回路２２とは図８に示されるような広帯域増幅回路２１Ｅと信号分配回路２２Ｂで構成されてもよい。
【００８９】
図８において、ＨＰＦ２の出力段には直流阻止コンデンサＣ１および平衡不平衡変換トランスＬ３１を介して増幅回路１Ｅを含む広帯域増幅回路２１Ｅが接続される。
【００９０】
増幅回路１Ｅは、増幅素子Ｑ１およびＱ２をそれぞれ含む図７の増幅回路１Ｄを２つ相補対称型に接続した平衡型増幅回路であり、増幅素子Ｑ１およびＱ２に関する動作は図３のそれと同じである。
【００９１】
なお、増幅回路１Ｅの出力段には増幅素子Ｑ１とＱ２の負荷であるインピーダンス変換用トランスＬ２２、平衡不平衡変換トランスＬ２３、直流阻止コンデンサＣ８、および減衰回路２１１を構成する抵抗Ｒ８〜Ｒ１０を介して信号を分配する回路が接続される。
【００９２】
この信号を分配するための回路は図７と同様に動作する。つまり、ＵＨＦバンド回路の動作時は電源電圧＋ＵＢが端子Ｔ５に供給されて信号切換用ダイオードＤ１および直流阻止コンデンサＣ１０を介して信号は入力切換回路１９に与えられる。一方、ＶＨＦバンド回路動作時は、端子Ｔ４を介し電源電圧＋ＶＢが供給されて信号切換用ダイオードＤ２および直流阻止コンデンサＣ９を介して信号は入力切換回路２０に与えられる。
【００９３】
図８の回路の動作において、入力端子１およびＨＰＦ２側から広帯域増幅回路２１Ｅに与えられた信号は、平衡型増幅器である増幅回路１Ｅにおいて増幅される。このとき、増幅回路１Ｅの増幅素子Ｑ１とＱ２は相補対称型で平衡型増幅動作する。言い換えれば、増幅素子Ｑ１とＱ２のそれぞれは逆位相で半周期ごとに動作するので、その合成後の出力レベルは合成前の出力レベルよりも３ｄＢだけ高くなる。
【００９４】
増幅回路１Ｅからの出力信号は平衡不平衡変換トランスＬ２３および直流阻止コンデンサＣ８ならびに減衰回路２１１を介して、前述した信号を分配するための回路を介して入力切換回路１９および２０のいずれか一方に与えられる。
【００９５】
図８の回路は、図５のそれに比較してアイソレーションに優れ、図５では１５〜２０ｄＢ得られるのに対して図８では２０〜２５ｄＢも得られる。
【００９６】
なお、図５と図８の広帯域増幅回路２１Ｃと２１Ｅと、図３、図４および図７の広帯域増幅回路２１Ａ、２１Ｂおよび２１Ｄとを比較した場合、後者では利得がほぼ０ｄＢであるが、前者では数ｄＢの利得を有する。また、入力リターンロスおよびローカルリケージは両者においてほぼ同レベルの改善が図られる。特に、図８の回路では、平衡不平衡変換トランスＬ３１およびＬ２３の位相変換のための２つのフロートバルーンが広帯域増幅回路２１Ｅの入出力段にそれぞれ設けられているので、アイソレーションにおいて２０ｄＢ以上の改善効果を得ることができる。
【００９７】
図８の回路では、コンデンサＣ１〜Ｃ１０は１０００〜１００００ｐＦ、抵抗Ｒ３とＲ５は３３０Ω、抵抗Ｒ４とＲ６は２７０ｋΩ、抵抗Ｒ２とＲ７は１２０ｋΩ、Ｒ１は４７Ω、Ｒ８とＲ９は２２０Ω、Ｒ１０は２４Ω、およびＲ１１とＲ１２は１ｋΩの値を有する。
【００９８】
［実施の形態３］
図９は、この発明の実施の形態３によるケーブルモデム用チューナのブロック図である。図９のケーブルモデム用チューナの構成において図１のそれと異なる点は、広帯域増幅回路２１とＨＰＦ２との間にＬＰＦ２３を追加して設けてアイソレーションの改善が図られた点にある。図９の他の構成は図１のそれと同じであるから説明を省略する。
【００９９】
ＬＰＦ２３のカットオフ周波数ｆｃは局部発振回路１０（１４）の局部発振周波数により決定される。図１０は図９のＬＰＦ２３における入力信号の周波数と減衰量との関係をグラフにして示す図である。図１０では横軸に入力信号の周波数ｆ（ＭＨｚ）がとられ縦軸に減衰量（ｄＢ）がとられる。図示されるように、局部発振周波数ｆｌで決定される減衰量がー３ｄＢとなる付近でカットオフ周波数ｆｃが設定される。
【０１００】
図９の広帯域増幅回路２１とＬＰＦ２３の回路構成が次の実施例１と２で示される。
【０１０１】
（実施例１）
図１１は、この発明の実施の形態３における実施例１に係る広帯域増幅回路とＬＰＦのブロック構成図である。
【０１０２】
図１１において、ＨＰＦ２と入力切換回路１９および２０との間にはＬＰＦ２３１と広帯域増幅回路２１Ｆが直列接続される。
【０１０３】
ＬＰＦ２３１は、インダクタＬ４１〜Ｌ４６、コンデンサＣ４１とＣ４８〜Ｃ５１、直流阻止コンデンサＣ４７、バイアス抵抗Ｒ４７、所望される受信チャネルに対応の同調電圧＋ＶＴが印加される端子Ｔ１０、ならびに可変容量ダイオードＤ４１を含む。
【０１０４】
ＬＰＦ２３１では可変容量ダイオードＤ４１が適用されて端子Ｔ１０から局部発振回路１０（１４）に印加されるのと同じ同調電圧＋ＶＴの入力に従い信号の減衰量が−３ｄＢになる周波数（カットオフ周波数ｆc ）が可変設定される。
【０１０５】
広帯域増幅回路２１Ｆは増幅回路１Ｆと抵抗Ｒ５〜Ｒ７からなる減衰回路２１１とを直列に接続する。増幅回路１Ｆは図３に示された増幅回路１Ａと同様の構成を有するので説明は省略する。
【０１０６】
なお増幅回路１Ｆでは５〜６ｄＢの利得が得られ、減衰回路２１１にて−４ｄＢの利得が得られるようにして、広帯域増幅回路２１Ｆにおいて１〜２ｄＢの利得が得られるように設計される。
【０１０７】
動作において、入力端子１とＨＰＦ２を介してＬＰＦ２３１に信号が与えられるとＬＰＦ２３１では設定されるカットオフ周波数ｆc に従う帯域の信号が通過して広帯域増幅回路２１Ｆに与えられる。
【０１０８】
このように、ＬＰＦ２３１では同調電圧＋ＶＴにより設定されるカットオフ周波数ｆc に従う帯域の信号のみが通過するから、受信チャネルに対応の調整帯域以外の信号は効果的に減衰されて、次段の回路には与えられないよう動作する。
【０１０９】
広帯域増幅回路２１Ｆでは、入力信号が増幅回路１Ｆにおいて図３と同様にして増幅された後に減衰回路２１１において減衰されて、入力切換回路１９および２０へ出力される。
【０１１０】
（実施例２）
図１２は、この発明の実施の形態３における実施例２に係る広帯域増幅回路とＬＰＦのブロック図である。図９の広帯域増幅回路２１とＬＰＦ２３は図１２の広帯域増幅回路２１ＦとＬＰＦ２３２のように構成されてもよい。
【０１１１】
図１１の回路構成と図１２のそれとを比較して異なる点は、図１１のＬＰＦ２３１が図１２のＬＰＦ２３２で代替されている点にある。図１２のその他の構成は図１１のそれと同じなので説明は省略する。
【０１１２】
図１２のＬＰＦ２３２と図１１のＬＰＦ２３１と比較して異なる点は、ＬＰＦ２３２はＬＰＦ２３１の可変容量ダイオードＤ４１代替して、コンデンサＣ５２とＳＷ（スイッチングの略）ダイオードＤ４２の並列回路を設けた点にある。ＬＰＦ２３２のその他の構成はＬＰＦ２３１のそれと同じであり説明は省略する。
【０１１３】
ＬＰＦ２３２では端子Ｔ７からＶＨＦ信号受信のための回路（入力切換回路２０以降の回路）動作時の電源電圧＋ＶＢの印加の有無に応じて、ＳＷダイオードＤ４２がＯＮ／ＯＦＦ制御されて、コンデンサＣ４７とＣ５２による容量成分の切換が行なわれ、ＬＰＦ２３２のカットオフ周波数ｆc が切換えられる。したがってＬＰＦ２３２では所望される受信周波数帯域に応じてカットオフ周波数ｆc が切換えられる。このようにＬＰＦ２３によりローカルリケージが低減（減衰）される。
【０１１４】
図１３は、図１１と図１２のＬＰＦが併用された回路構成を示す図である。図１３に示されるようにＬＰＦ２３１と２３２のカットオフ周波数ｆc の切換手法を併用してもよい。この場合、所望される受信バンド（ＵＨＦバンドおよびＶＨＦバンドのいずれか一方）と所望される受信チャネルとの両方に基づいてカットオフ周波数ｆc が切換えられることにより、さらにローカルリケージが効果的に低減（減衰）される。
【０１１５】
図１１および図１２の回路では、増幅回路１Ｆにおいて５〜６ｄＢの利得を有し、減衰回路２１１において−４ｄＢの利得を有して、最終的に１〜２ｄＢの利得を有するよう設計される。
具体的には、図１１においてコンデンサＣ４１、Ｃ２〜Ｃ６およびＣ４７は１０００〜１００００ｐＦ、コンデンサＣ５０およびＣ５１は５ｐＦ、コンデンサＣ４８およびＣ４９は１ｐＦ、コイルＬ６は１μＨ、抵抗Ｒ１は４７Ω、抵抗Ｒ２は１８０ｋΩ、抵抗Ｒ３は３３０Ω、抵抗Ｒ４は２７０ｋΩ、抵抗Ｒ５とＲ６は２２０Ω、抵抗Ｒ７は２４Ω、および抵抗Ｒ４７は４７ｋΩの値を有する。図１２の回路では、コンデンサＣ５２は１０ｐＦおよび抵抗Ｒ４８は２．２ｋΩの値を有する。図１２のその他の各素子の値は図１１のそれと同じである。
【０１１６】
［実施の形態４］
図１４は、この発明の実施の形態４によるケーブルモデム用チューナのブロック構成図である。図１４のケーブルモデム用チューナの構成において図１のそれと異なる点は、広帯域増幅回路２１と入出力切換回路１９および２０との間にローカルリケージ低減のための可変型トラップ回路２４を追加して設けている点にある。図１４のその他の構成は図１のそれと同じであるから説明は省略する。なお、ここでは、可変型トラップ回路２４を広帯域増幅回路２１の出力段に設けたが入力段に設けても同様の効果を奏する。
【０１１７】
図１４の広帯域増幅回路２１と可変型トラップ回路２４の回路構成が次の実施例１で示される。
【０１１８】
（実施例１）
図１５はこの発明の実施の形態４における実施例１に係る広帯域増幅回路と可変型トラップ回路のブロック図である。図１５において、ＨＰＦ２と入力切換回路１９および２０との間に広帯域増幅回路２１Ｇ、可変型トラップ回路２４１および抵抗Ｒ５〜Ｒ７からなる減衰回路２１１が接続される。
【０１１９】
図１５の回路では、図２の増幅回路１Ａと同様に構成された増幅回路１Ｇを含む広帯域増幅回路２１Ｇの出力段に直流阻止コンデンサＣ３とＣ１３を介して減衰回路２１１が接続される。さらに、広帯域増幅回路２１Ｇと減衰回路２１１との接続線路の途中には接続線路上におけるローカルリケージ信号に対する可変型トラップ回路２４１が接続される。
【０１２０】
可変型トラップ回路２４１は、直流阻止コンデンサＣ１４、共振用可変容量ダイオードＤ９、共振用インダクタ（トラップコイル）Ｌ５８、バイアス抵抗Ｒ５８ならびに端子Ｔ９を含む。共振用可変容量ダイオードＤ９およびこれに並列接続される共振用インダクタＬ５８により共振回路が構成される。
【０１２１】
端子Ｔ９からは所望される受信チャネルに対応して可変設定される同調電圧＋ＶＴがバイアス抵抗Ｒ８を介して共振用可変容量ダイオードＤ９に印加される。これにより、共振用可変容量ダイオードＤ９および共振用インダクタＬ５８からなる共振回路は後段の局部発振回路１０または１４の局部発振周波数またはそれ以上の共振周波数で発振する。したがって、前段の広帯域増幅回路２１Ｇからの出力信号は所望される受信チャネルに対応の周波数またはそれ以上の周波数以外の信号成分は可変型トラップ回路２４１により吸収（減衰）された後に、次段の減衰回路２１１に与えられる。
【０１２２】
図１５の回路において、コンデンサＣ１３とＣ１４は１０００ｐＦ、および抵抗Ｒ５８は４７ｋΩの値を有する。その他のかく素子の値は図１１のそれと同じである。
【０１２３】
図１１、図１２、図１３および図１５の各回路はいずれもローカルリケージの低減のための回路であるが、各回路を併用してさらに特性改善が図られたケーブルモデム用チューナを得ることができる。
【０１２４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるケーブルモデム用チューナのブロック図である。
【図２】図１の入力端子における受信周波数と入力リターンロスとの関係をグラフにして示す図である。
【図３】この発明の実施の形態１における実施例１に係る広帯域増幅回路のブロック構成図である。
【図４】この発明の実施の形態１における実施例２に係る広帯域増幅回路のブロック図である。
【図５】この発明の実施の形態１における実施例３に係る広帯域増幅回路のブロック図である。
【図６】この発明の実施の形態２によるケーブルモデム用チューナのブロック図である。
【図７】この発明の実施の形態２における実施例１に係る広帯域増幅回路と信号分配回路のブロック図である。
【図８】この発明の実施の形態２における実施例２に係る広帯域増幅回路と信号分配回路のブロック図である。
【図９】この発明の実施の形態３におけるケーブルモデム用チューナのブロック図である。
【図１０】図９のＬＰＦにおける入力信号の周波数と減衰量との関係をグラフにして示す図である。
【図１１】この発明の実施の形態３における実施例１に係る広帯域増幅回路とＬＰＦのブロック構成図である。
【図１２】この発明の実施の形態３における実施例２に係る広帯域増幅回路とＬＰＦのブロック図である。
【図１３】  図１１と図１２のＬＰＦが併用された回路構成を示す図である。
【図１４】この発明の実施の形態４によるケーブルモデム用チューナのブロック構成図である。
【図１５】この発明の実施の形態４における実施例１に係る広帯域増幅回路と可変型トラップ回路のブロック図である。
【図１６】従来のケーブルモデム用チューナのブロック図である。
【図１７】図１６の入力端子における受信周波数と入力リターンロスとの関係をグラフにして示す図である。
【符号の説明】
２  ＨＰＦ
３〜５  ＲＦ増幅入力同調回路
６および８  ＲＦ増幅器
１６〜１８  ＲＦ増幅出力同調回路
９および１３  混合回路
１０および１４  局部発振回路
２１、２１Ａ〜２１Ｇ  広帯域増幅回路
２２、２２Ａおよび２２Ｂ  信号分配回路
２３、２３１および２３２  ＬＰＦ
２４、２４１  可変型トラップ回路
２１１  減衰回路
なお、各図中同一符号は同一または相当部分を示す。
【図１】
0004248637.tif 000002
【図２】
0004248637.tif 000003
【図３】
0004248637.tif 000004
【図４】
0004248637.tif 000005
【図５】
0004248637.tif 000006
【図６】
0004248637.tif 000007
【図７】
0004248637.tif 000008
【図８】
0004248637.tif 000009
【図９】
0004248637.tif 000010
【図１０】
0004248637.tif 000011
【図１１】
0004248637.tif 000012
【図１２】
0004248637.tif 000013
【図１３】
0004248637.tif 000014
【図１４】
0004248637.tif 000015
【図１５】
0004248637.tif 000016
【図１６】
0004248637.tif 000017
【図１７】
0004248637.tif 000018