(57)【特許請求の範囲】
【請求項１】
被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、
前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、
この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、
この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、
前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、
前記時間幅拡大回路（２）は、
前記時間差検出回路（１）の出力（Ｔｉｎ）に接続されると共に、第１のスイッチ（ＳＷ１）を介して基準電圧に接続される第１の時定数回路と、
スタート信号（ＳＴＡＲＴ）に接続されると共に、第２のスイッチ（ＳＷ２）を介して基準電圧に接続され、前記第１の時定数回路の時定数より大きな時定数を有する第２の時定数回路と、
前記第１スイッチ（ＳＷ１）と前記第１の時定数回路との接続点と、前記第２スイッチ（ＳＷ２）と前記第２の時定数回路との接続点とが入力される比較器（２４）と、
前記スタート信号（ＳＴＡＲＴ）と前記比較器（２４）の出力とが入力され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力するゲートとを有し、
前記１スイッチ（ＳＷ１）がオンして前記第１の時定数回路が充電され、前記２スイッチ（ＳＷ２）がオンして前記第２の時定数回路が充電されるステップ、
前記１スイッチ（ＳＷ１）がオフし、前記２スイッチ（ＳＷ２）がオフするステップ、
前記第１の時定数回路が前記時間差検出回路（１）の出力（Ｔｉｎ）に基づき放電するステップ、
前記第２の時定数回路が前記スタート信号（ＳＴＡＲＴ）に基づき放電するステップ、を備える
ことを特徴とする周波数測定回路。
【請求項２】
被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、
前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、
この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、
この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、
前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、
前記時間幅拡大回路（２）は、
一定の電源電圧と第１の分圧点（Ｂ１）との間に第１の抵抗（Ｒ２）が接続され、前記第１の分圧点（Ｂ１）と共通電位点との間に第２の抵抗（Ｒ１）とスイッチ（Ｑ１）との直列回路が接続される第１分圧回路と、
一定の電源電圧と第２の分圧点（Ｂ２）との間に第３の抵抗（Ｒ３）が接続され、前記第２の分圧点（Ｂ２）と共通電位点との間に第４の抵抗（Ｒ４）が接続される第２分圧回路と、
反転入力端子に前記第１の分圧点（Ｂ１）が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記反転入力端子と出力端子間にコンデンサ（Ｃ１）が接続される演算増幅器（Ｕ１）と、
反転入力端子に前記演算増幅器（Ｕ１）の出力が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力する比較器（Ｕ２）とを有し、
前記時間差検出回路の出力（Ｔｉｎ）が前記スイッチ（Ｑ１）を開閉し、
前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオンとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と第２の抵抗（Ｒ１）と前記コンデンサ（Ｃ１）との時定数で放電され、前記演算増幅器（Ｕ１）の出力が上昇し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が高レベルから低レベルへ反転するステップ、
前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオフとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と前記コンデンサ（Ｃ１）との時定数で充電され、前記演算増幅器（Ｕ１）の出力が低下し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が低レベルから高レベルへ反転するステップを備える
ことを特徴とする周波数測定回路。
【請求項３】
前記第２のカウンタ（３２）のカウント値を前記所定の倍率により除算し、この除算した結果を前記第１のカウンタ（３１）のカウント値に加算し、前記被測定信号の周波数を求め、
前記時間差検出回路（１）は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力する
ことを特徴とする請求項１または請求項２の何れかに記載の周波数測定回路。
【請求項４】
振動式圧力センサ（６）からの被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、
前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、
この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、
この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、
前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、
前記時間幅拡大回路（２）は、
前記時間差検出回路（１）の出力（Ｔｉｎ）に接続されると共に、第１のスイッチ（ＳＷ１）を介して基準電圧に接続される第１の時定数回路と、
スタート信号（ＳＴＡＲＴ）に接続されると共に、第２のスイッチ（ＳＷ２）を介して基準電圧に接続され、前記第１の時定数回路の時定数より大きな時定数を有する第２の時定数回路と、
前記第１スイッチ（ＳＷ１）と前記第１の時定数回路との接続点と、前記第２スイッチ（ＳＷ２）と前記第２の時定数回路との接続点とが入力される比較器（２４）と、
前記スタート信号（ＳＴＡＲＴ）と前記比較器（２４）の出力とが入力され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力するゲートとを有し、
前記１スイッチ（ＳＷ１）がオンして前記第１の時定数回路が充電され、前記２スイッチ（ＳＷ２）がオンして前記第２の時定数回路が充電されるステップ、
前記１スイッチ（ＳＷ１）がオフし、前記２スイッチ（ＳＷ２）がオフするステップ、
前記第１の時定数回路が前記時間差検出回路（１）の出力（Ｔｉｎ）に基づき放電するステップ、
前記第２の時定数回路が前記スタート信号（ＳＴＡＲＴ）に基づき放電するステップ、を備える
ことを特徴とする振動センサ式差圧・圧力伝送器。
【請求項５】
振動式圧力センサ（６）からの被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、
前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、
この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、
この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、
前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、
前記時間幅拡大回路（２）は、
一定の電源電圧と第１の分圧点（Ｂ１）との間に第１の抵抗（Ｒ２）が接続され、前記第１の分圧点（Ｂ１）と共通電位点との間に第２の抵抗（Ｒ１）とスイッチ（Ｑ１）との直列回路が接続される第１分圧回路と、
一定の電源電圧と第２の分圧点（Ｂ２）との間に第３の抵抗（Ｒ３）が接続され、前記第２の分圧点（Ｂ２）と共通電位点との間に第４の抵抗（Ｒ４）が接続される第２分圧回路と、
反転入力端子に前記第１の分圧点（Ｂ１）が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記反転入力端子と出力端子間にコンデンサ（Ｃ１）が接続される演算増幅器（Ｕ１）と、
反転入力端子に前記演算増幅器（Ｕ１）の出力が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力する比較器（Ｕ２）とを有し、
前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオンとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と第２の抵抗（Ｒ１）と前記コンデンサ（Ｃ１）との時定数で放電され、前記演算増幅器（Ｕ１）の出力が上昇し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が高レベルから低レベルへ反転するステップ、
前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオフとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と前記コンデンサ（Ｃ１）との時定数で充電され、前記演算増幅器（Ｕ１）の出力が低下し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が低レベルから高レベルへ反転するステップを備える
ことを特徴とする振動センサ式差圧・圧力伝送器。
【請求項６】
前記第２のカウンタ（３２）のカウント値を前記所定の倍率により除算し、この除算した結果を前記第１のカウンタ（３１）のカウント値に加算し、前記被測定信号の周波数を求め、
前記時間差検出回路（１）は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力する
ことを特徴とする請求項４または請求項５の何れかに記載の振動センサ式差圧・圧力伝送器。
【請求項７】
カソードが前記演算増幅器（Ｕ１）の反転入力端子に接続される定電圧ダイオード（Ｄ３）と、アノードが前記定電圧ダイオード（Ｄ３）のアノードに接続されカソードが前記演算増幅器（Ｕ１）の出力端子に接続されるダイオード（Ｄ４）との直列回路を備える
ことを特徴とする請求項５記載の振動センサ式差圧・圧力伝送器。
【発明の詳細な説明】
【発明の属する技術分野】
この発明は、基準クロックを高速化することなく、被測定信号の周波数を高速・高分解能で測定することができる周波数測定回路およびそれを用いた振動センサ式差圧・圧力伝送器に関するものである。
【０００１】
【従来の技術】
図６に２線式振動センサ式差圧・圧力伝送器で用いられている周波数測定回路の構成を示す。振動式圧力センサ６は測定圧力に対応した周波数を有する信号ｆを出力する。この信号ｆは同期回路７に入力され、基準クロックの立ち上がりに同期した信号Ｆに変換される。この信号Ｆおよび基準クロックはカウンタ８に入力される。カウンタ８は基準クロックを信号Ｆの１周期またはその整数倍の期間カウントして、信号Ｆの周波数を測定する。この周波数データは演算回路９に入力され、差圧あるいは圧力が演算される。
【０００２】
図７に同期回路７のタイムチャートを示す。基準クロックは一定の周波数を有するパルス信号である。信号ｆはこの基準クロックよりかなり低い周波数の信号であり、かつ基準クロックに同期していない。同期回路７は基準クロックの立ち上がりで信号ｆをサンプリングする。そのため、同期回路７の出力Ｆは基準クロックの立ち上がりに同期して変化する。
【０００３】
すなわち、同期回路７は、基準クロックに同期していない信号ｆから、基準クロックに同期した信号Ｆ作成する。なお、図７のゲート時間はカウンタ８が信号Ｆ及び基準クロックをカウントする単位期間を表している。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような振動センサ式差圧・圧力伝送器には次のような課題があった。
【０００５】
図６の構成では、カウンタ８は基準クロックをカウントするものであるので、基準クロックの１周期以下の分解能を得ることはできない。振動式圧力センサ６の出力ｆの周波数を高速に求めるためには、図７のゲート時間を短くしなければならないが、そうするとカウント値の分解能が低下してしまうという課題があった。
【０００６】
分解能を高くするためには基準クロックの周波数を高くしなければならないが、そうすると消費電力が増大してしまう。２線式の差圧・圧力伝送器では消費電力を小さくすることが要求されるので、基準クロックの周波数を上げることが困難であるという課題もあった。
【０００７】
従って本発明が解決しようとする課題は、基準クロックの周波数を上げることなく高速化が可能であり、かつ分解能が低下しない周波数測定回路及びそれを用いた振動センサ式差圧・圧力伝送器を提供することにある。
【０００８】
【課題を解決するための手段】
このような課題を解決する本発明は以下のとおりである。
〔１〕被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、前記時間幅拡大回路（２）は、前記時間差検出回路（１）の出力（Ｔｉｎ）に接続されると共に、第１のスイッチ（ＳＷ１）を介して基準電圧に接続される第１の時定数回路と、スタート信号（ＳＴＡＲＴ）に接続されると共に、第２のスイッチ（ＳＷ２）を介して基準電圧に接続され、前記第１の時定数回路の時定数より大きな時定数を有する第２の時定数回路と、前記第１スイッチ（ＳＷ１）と前記第１の時定数回路との接続点と、前記第２スイッチ（ＳＷ２）と前記第２の時定数回路との接続点とが入力される比較器（２４）と、前記スタート信号（ＳＴＡＲＴ）と前記比較器（２４）の出力とが入力され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力するゲートとを有し、前記１スイッチ（ＳＷ１）がオンして前記第１の時定数回路が充電され、前記２スイッチ（ＳＷ２）がオンして前記第２の時定数回路が充電されるステップ、前記１スイッチ（ＳＷ１）がオフし、前記２スイッチ（ＳＷ２）がオフするステップ、前記第１の時定数回路が前記時間差検出回路（１）の出力（Ｔｉｎ）に基づき放電するステップ、前記第２の時定数回路が前記スタート信号（ＳＴＡＲＴ）に基づき放電するステップ、を備えることを特徴とする周波数測定回路。
〔２〕被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、前記時間幅拡大回路（２）は、一定の電源電圧と第１の分圧点（Ｂ１）との間に第１の抵抗（Ｒ２）が接続され、前記第１の分圧点（Ｂ１）と共通電位点との間に第２の抵抗（Ｒ１）とスイッチ（Ｑ１）との直列回路が接続される第１分圧回路と、一定の電源電圧と第２の分圧点（Ｂ２）との間に第３の抵抗（Ｒ３）が接続され、前記第２の分圧点（Ｂ２）と共通電位点との間に第４の抵抗（Ｒ４）が接続される第２分圧回路と、反転入力端子に前記第１の分圧点（Ｂ１）が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記反転入力端子と出力端子間にコンデンサ（Ｃ１）が接続される演算増幅器（Ｕ１）と、反転入力端子に前記演算増幅器（Ｕ１）の出力が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力する比較器（Ｕ２）とを有し、前記時間差検出回路の出力（Ｔｉｎ）が前記スイッチ（Ｑ１）を開閉し、前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオンとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と第２の抵抗（Ｒ１）と前記コンデンサ（Ｃ１）との時定数で放電され、前記演算増幅器（Ｕ１）の出力が上昇し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が高レベルから低レベルへ反転するステップ、前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオフとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と前記コンデンサ（Ｃ１）との時定数で充電され、前記演算増幅器（Ｕ１）の出力が低下し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が低レベルから高レベルへ反転するステップを備えることを特徴とする周波数測定回路。
〔３〕前記第２のカウンタ（３２）のカウント値を前記所定の倍率により除算し、この除算した結果を前記第１のカウンタ（３１）のカウント値に加算し、前記被測定信号の周波数を求め、前記時間差検出回路（１）は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力することを特徴とする〔１〕または〔２〕の何れかに記載の周波数測定回路。
〔４〕振動式圧力センサ（６）からの被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、前記時間幅拡大回路（２）は、前記時間差検出回路（１）の出力（Ｔｉｎ）に接続されると共に、第１のスイッチ（ＳＷ１）を介して基準電圧に接続される第１の時定数回路と、スタート信号（ＳＴＡＲＴ）に接続されると共に、第２のスイッチ（ＳＷ２）を介して基準電圧に接続され、前記第１の時定数回路の時定数より大きな時定数を有する第２の時定数回路と、前記第１スイッチ（ＳＷ１）と前記第１の時定数回路との接続点と、前記第２スイッチ（ＳＷ２）と前記第２の時定数回路との接続点とが入力される比較器（２４）と、前記スタート信号（ＳＴＡＲＴ）と前記比較器（２４）の出力とが入力され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力するゲートとを有し、前記１スイッチ（ＳＷ１）がオンして前記第１の時定数回路が充電され、前記２スイッチ（ＳＷ２）がオンして前記第２の時定数回路が充電されるステップ、前記１スイッチ（ＳＷ１）がオフし、前記２スイッチ（ＳＷ２）がオフするステップ、前記第１の時定数回路が前記時間差検出回路（１）の出力（Ｔｉｎ）に基づき放電するステップ、前記第２の時定数回路が前記スタート信号（ＳＴＡＲＴ）に基づき放電するステップ、を備えることを特徴とする振動センサ式差圧・圧力伝送器。
〔５〕振動式圧力センサ（６）からの被測定信号の１周期またはその整数倍の期間で、基準クロックをカウントする第１のカウンタ（３１）と、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路（１）と、この時間差検出回路の出力（Ｔｉｎ）のパルス幅を所定の倍率に拡大する時間幅拡大回路（２）と、この時間幅拡大回路の出力（Ｔｏｕｔ）のパルス幅の期間で、基準クロックをカウントする第２のカウンタ（３２）と、前記第１のカウント値と前記第２のカウンタのカウント値とから前記被測定信号の周波数を求める演算回路（４）とを有し、前記時間幅拡大回路（２）は、一定の電源電圧と第１の分圧点（Ｂ１）との間に第１の抵抗（Ｒ２）が接続され、前記第１の分圧点（Ｂ１）と共通電位点との間に第２の抵抗（Ｒ１）とスイッチ（Ｑ１）との直列回路が接続される第１分圧回路と、一定の電源電圧と第２の分圧点（Ｂ２）との間に第３の抵抗（Ｒ３）が接続され、前記第２の分圧点（Ｂ２）と共通電位点との間に第４の抵抗（Ｒ４）が接続される第２分圧回路と、反転入力端子に前記第１の分圧点（Ｂ１）が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記反転入力端子と出力端子間にコンデンサ（Ｃ１）が接続される演算増幅器（Ｕ１）と、反転入力端子に前記演算増幅器（Ｕ１）の出力が接続され、非反転入力端子に前記第２の分圧点（Ｂ２）が接続され、前記時間幅拡大回路（２）の出力（Ｔｏｕｔ）を出力する比較器（Ｕ２）とを有し、前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオンとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と第２の抵抗（Ｒ１）と前記コンデンサ（Ｃ１）との時定数で放電され、前記演算増幅器（Ｕ１）の出力が上昇し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が高レベルから低レベルへ反転するステップ、前記時間差検出回路の出力（Ｔｉｎ）に基づき前記スイッチ（Ｑ１）がオフとなり、前記コンデンサ（Ｃ１）の電荷が第１の抵抗（Ｒ２）と前記コンデンサ（Ｃ１）との時定数で充電され、前記演算増幅器（Ｕ１）の出力が低下し、前記比較器（Ｕ２）の出力（Ｔｏｕｔ）が低レベルから高レベルへ反転するステップを備えることを特徴とする振動センサ式差圧・圧力伝送器。
〔６〕前記第２のカウンタ（３２）のカウント値を前記所定の倍率により除算し、この除算した結果を前記第１のカウンタ（３１）のカウント値に加算し、前記被測定信号の周波数を求め、前記時間差検出回路（１）は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力することを特徴とする〔４〕または〔５〕の何れかに記載の振動センサ式差圧・圧力伝送器。
〔７〕カソードが前記演算増幅器（Ｕ１）の反転入力端子に接続される定電圧ダイオード（Ｄ３）と、アノードが前記定電圧ダイオード（Ｄ３）のアノードに接続されカソードが前記演算増幅器（Ｕ１）の出力端子に接続されるダイオード（Ｄ４）との直列回路を備えることを特徴とする〔５〕記載の振動センサ式差圧・圧力伝送器。
また、このような課題を解決するために、本発明は、被測定信号の１周期またはその整数倍に関連する期間、基準クロックをカウントする第１のカウンタと、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路と、この時間差検出回路の出力パルス幅を所定の倍率だけ拡大する時間幅拡大回路と、この時間幅拡大回路が拡大したパルス幅の間、基準クロックをカウントする第２のカウンタとを有し、前記第１および前記第２のカウンタのカウント値から前記被測定信号の周波数を求めるようにしたものである。基準クロックの周波数を高くすることなく、測定の高速化、高分解能化を図ることができる。
【０００９】
さらに、本発明は、前記第２のカウンタのカウント値を前記時間幅拡大回路がパルス幅を拡大する前記所定の倍率により除算し、この除算した結果に前記第１のカウンタのカウント値を加算することによって、前記被測定信号の周波数を求めるようにしたものである。簡単に周波数を求めることができる。
【００１０】
また、本発明は、前記時間差検出回路は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力するようにしたものである。簡単に時間差信号を得ることができる。
【００１１】
さらに、本発明は、前記時間幅拡大回路は、所定の電圧で充電される第１の時定数回路と、この第１の時定数回路より大きな時定数を有し、所定の電圧で充電される第２の時定数回路と、これら第１および第２の時定数回路の出力電圧を比較する比較器と、この比較器の出力およびスタート信号に関連する信号が入力され、このスタート信号に関連する信号のパルス幅の間前記比較器の出力に関連する信号を出力するゲート回路とを有し、前記時間差検出回路の出力パルス幅の間前記第１の時定数回路に蓄えられた電荷を放電し、前記スタート信号のパルス幅の間前記第２の時定数回路に蓄えられた電荷を放電するようにしたものである。簡単にパルス幅を拡大することができる。
【００１２】
また、本発明は、前記時間幅拡大回路は、一定の電源電圧と共通電位点との間に設置された、第１分圧回路及び第２分圧回路と、前記第１分圧回路の分圧点を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続して積分器を形成する演算増幅器と、前記演算増幅器の出力を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続する比較器とを有し、前記時間差信号の入力により前記積分器内のコンデンサに蓄えられた電荷が放電するようにしたものである。
【００１３】
さらに、本発明は、振動式圧力センサの１周期またはその整数倍に関連する期間、基準クロックをカウントする第１のカウンタと、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路と、この時間差検出回路の出力パルス幅を所定の倍率だけ拡大する時間幅拡大回路と、この時間幅拡大回路が拡大したパルス幅の間、基準クロックをカウントする第２のカウンタとを有し、前記第１および前記第２のカウンタのカウント値から前記被測定信号の周波数を求め、この周波数から圧力を求めるようにしたものである。基準クロックの周波数を高くすることなく、圧力測定を高速化、高分解能化できる。
【００１４】
また、本発明は、前記第２のカウンタのカウント値を前記時間幅拡大回路がパルス幅を拡大する前記所定の倍率により除算し、この除算した結果に前記第１のカウンタのカウント値を加算することによって、前記被測定信号の周波数を求めるようにしたものである。簡単に周波数を求めることができる。
【００１５】
さらに、本発明は、前記時間差検出回路は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力するようにしたものである。簡単に時間差信号を求めることができる。
【００１６】
また、本発明は、前記時間幅拡大回路は、所定の電圧で充電される第１の時定数回路と、この第１の時定数回路より大きな時定数を有し、所定の電圧で充電される第２の時定数回路と、これら第１および第２の時定数回路の出力電圧を比較する比較器と、この比較器の出力およびスタート信号に関連する信号が入力され、このスタート信号に関連する信号のパルス幅の間前記比較器の出力に関連する信号を出力するゲート回路とを有し、前記時間差検出回路の出力パルス幅の間前記第１の時定数回路に蓄えられた電荷を放電し、前記スタート信号のパルス幅の間前記第２の時定数回路に蓄えられた電荷を放電するようにしたものである。簡単にパルス幅を拡大することができる。
【００１７】
さらに、本発明は、前記時間幅拡大回路は、一定の電源電圧と共通電位点との間に設置された、第１分圧回路及び第２分圧回路と、前記第１分圧回路の分圧点を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続して積分器を形成する演算増幅器と、前記演算増幅器の出力を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続する比較器とを有し、前記時間差信号の入力により前記積分器内のコンデンサに蓄えられた電荷が放電するようにしたものである。
【００１８】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係る差圧・圧力伝送器で用いる周波数測定回路の一実施例を示す構成図である。なお、図６と同じ要素には同一符号を付し、説明を省略する。図１において、１は時間差検出回路であり、振動式圧力センサ６の出力ｆおよび同期回路７の出力Ｆが入力され、出力ｆの立ち上がりで低レベルになり、その次の出力Ｆの立ち上がりで高レベルになる信号Ｔｉｎを出力する。すなわち、時間差検出回路１の出力Ｔｉｎは出力ｆとＦの時間差のパルス幅を有する信号である。
【００１９】
２は時間幅拡大回路であり、時間差検出回路１の出力Ｔｉｎが入力され、この出力Ｔｉｎのパルス幅、すなわち低レベル期間を所定の倍率だけ拡大したパルス幅を有する信号Ｔｏｕｔを出力する。３１はカウンタであり、出力Ｆの１周期またはその整数倍の間基準クロックをカウントする。すなわち、カウンタ３１は図６従来例のカウンタ８と同じ動作をする。
【００２０】
３２はカウンタであり、時間幅拡大回路２の出力Ｔｏｕｔおよび基準クロックが入力され、出力Ｔｏｕｔのパルス幅、すなわちＴｏｕｔが低レベルの期間基準クロックをカウントする。４は演算回路であり、カウンタ３１と３２のカウント値が入力される。演算回路４は、カウンタ３２のカウント値を時間幅拡大回路２が入力信号のパルス幅を拡大する倍率により除算し、この除算結果をカウンタ３１のカウント値に加算することによって、振動式圧力センサ６の出力ｆの周波数を演算する。また、この周波数から圧力値を演算する。
【００２１】
図２は時間幅拡大回路２の一実施例の構成図である。図２において、２４は比較器であり、その非反転入力端子には抵抗Ｒ２とコンデンサＣ２が、反転入力端子には抵抗Ｒ１とコンデンサＣ１が接続される。コンデンサＣ１，Ｃ２の他端は共通電位点に接続される。また、抵抗Ｒ１，Ｒ２の他端には、それぞれダイオードＤ１，Ｄ２のアノードが接続される。コンデンサＣ１と抵抗Ｒ１で第１の時定数回路が、コンデンサＣ２と抵抗Ｒ２で第２の時定数回路が構成される。
【００２２】
２１はバッファであり、ＳＴＡＲＴ信号が入力される。このバッファ２１の出力端子はダイオードＤ２のカソードに接続される。２２はバッファであり、時間差検出回路１の出力Ｔｉｎが入力され、その出力端子にはダイオードＤ１のカソードが接続される。ダイオードＤ２，Ｄ１はバッファ２１，２２からコンデンサＣ１，Ｃ２に電流が流れ込まないようにするために挿入する。
【００２３】
２３はインバータであり、バッファ２１の出力が入力される。２５は２入力のＮＡＮＤゲートであり、インバータ２３の出力および比較器２４の出力が入力される。このＮＡＮＤゲート２５の出力が時間幅拡大回路２の出力Ｔｏｕｔになる。
【００２４】
ＳＷ１、ＳＷ２はスイッチであり、その一端には基準電圧ＶＲＥＦに接続され、ＳＷ１の他端は比較器２４の反転入力端子に、ＳＷ２の他端は同非反転入力端子に接続される。基準電圧ＶＲＥＦの電圧値は、バッファ２１，２２およびインバータ２３の電源電圧ＶＤＤより低くなるように設定される。
【００２５】
次に、この実施例の動作を図３の波形図に基づいて説明する。図３は上から基準クロック、ＳＷ１，ＳＷ２のオン、オフ状態、振動式圧力センサ６の出力ｆ、同期回路７の出力Ｆ、時間差検出回路１の出力Ｔｉｎ、ＳＴＡＲＴ信号、時間幅拡大回路２の出力Ｔｏｕｔの波形図である。
【００２６】
スイッチＳＷ１，ＳＷ２がオンすると、コンデンサＣ１，Ｃ２は基準電圧ＶＲＥＦによって充電される。充電が完了すると、スイッチＳＷ１，ＳＷ２はオフにされる。このとき、ＳＴＡＲＴ信号は、図３の波形図の波形ＳＴＡＲＴに記載のとおり、高レベルである。このＳＴＡＲＴ信号はインバータで反転されてＮＡＮＤゲート２５に入力されるので、ＮＡＮＤゲート２５の出力Ｔｏｕｔは高レベルになる。
【００２７】
時刻ｔ１でｆが立ち上がるとＴｉｎが立ち下がる。そして、次の基準クロックの立ち上がりでＦが立ち上がると共にＴｉｎが立ち上がる。Ｔｉｎが低レベルの間はコンデンサＣ１に蓄積された電荷は抵抗Ｒ１を介して放電される。そのため、比較器２４の出力は高レベルになる。コンデンサＣ１の両端電圧は下式（１）のΔＶ１だけ低下する。
ΔＶ１＝（ＶＲＥＦ−ＶＦ）×［１−ｅｘｐ（―Ｔｉｎ／（Ｒ１×Ｃ１））］・・・・・・・・（１）
ここで、Ｔｉｎは上記のＴｉｎが低レベルの期間である。なお、ＶＦはダイオードＤ１の順方向電圧降下の値である。
【００２８】
Ｔｉｎが高レベルになる。次に時刻ｔ２でＳＴＡＲＴ信号が一定時間低レベルにされる。ＮＡＮＤゲート２５の２つの入力はいずれも高レベルになるので、その出力Ｔｏｕｔは低レベルに変化する。また、コンデンサＣ２に蓄積された電荷は抵抗Ｒ２を介して放電されるので、コンデンサＣ２両端の電圧は下式（２）によって徐々に低下していく。
ΔＶ（ｔ）＝（ＶＲＥＦ−ＶＦ）×［１−ｅｘｐ（―ｔ／（Ｒ２×Ｃ２））］・・・・・・・・（２）
なお、ＶＦはダイオードＤ２の順方向電圧降下の値、ｔはＳＴＡＲＴ信号が低レベルになってからの時間である。
【００２９】
コンデンサＣ２両端の電圧がコンデンサＣ１両端の電圧よりも低くなると、比較器２４の出力は低レベルに反転する。そのため、ＮＡＮＤゲート２５の出力Ｔｏｕｔは高レベルに反転する。こうして、時間幅拡大回路２は、時間差検出回路の出力Ｔｉｎのパルス幅を所定の倍率に拡大した出力Ｔｏｕｔを生成する。
【００３０】
コンデンサＣ１，Ｃ２の容量を同じ記号のＣ１、Ｃ２で、抵抗Ｒ１、Ｒ２の抵抗値を同じ記号のＲ１、Ｒ２で表すと、コンデンサＣ１と抵抗Ｒ１で構成される第１の時定数回路の時定数はＣ１×Ｒ１、コンデンサＣ２と抵抗Ｒ２で構成される第２の時定数回路の時定数はＣ２×Ｒ２になる。
【００３１】
コンデンサＣ１両端の電圧は１／（Ｃ１×Ｒ１）の割合で減少し、コンデンサＣ２両端の電圧は１／（Ｃ２×Ｒ２）の割合で減少する。そのため、時間幅拡大回路２の出力Ｔｏｕｔのパルス幅は時間差検出回路１の出力Ｔｉｎの（Ｃ２×Ｒ２）／（Ｃ１×Ｒ１）倍に拡大される。
【００３２】
より詳しく説明すれば、Ｔｏｕｔのパルス幅をＴｏｕｔとすると、（１）式と（２）式のΔＶ（Ｔｏｕｔ）を等しいとすることにより、Ｔｏｕｔ＝Ｔｉｎ×（Ｃ２×Ｒ２）／（Ｃ１×Ｒ１）となる。
【００３３】
なお、図２の構成図は時間幅拡大回路の一実施例であり、必ずしもこの構成を用いる必要はない。要は、入力信号のパルス幅を一定の倍率だけ拡大する構成であればよい。
【００３４】
図４の構成図は、時間幅拡大回路２の他の実施例である。この図で、時間差信号ＴｉｎはインバータＵ０を介してＮチャンネルＦＥＴスイッチＱ１を開閉する。信号Ｔｉｎの高レベルでＱ１はオフ、低レベルでオンに制御される。ＶＲＥＦは共通電位点との間に与えられる一定の電源電圧である。
【００３５】
抵抗Ｒ２、Ｒ１の直列回路よりなる第１分圧回路及び抵抗Ｒ３、Ｒ４の直列回路よりなる第２分圧回路が電源電圧ＶＲＥＦと共通電位点間に接続され、第１分圧回路の抵抗Ｒ１に直列にＦＥＴスイッチＱ１が挿入される。第１分圧回路の分圧点Ｂ１は積分器を構成する演算増幅器Ｕ１の反転入力端子に接続され、第２分圧回路の分圧点Ｂ２の電位は、一定のスレッシュホールド電圧Ｖｔｈとして演算増幅器Ｕ１の非反転入力端子及びコンパレータを構成する比較増幅器Ｕ２の非反転入力端子に供給される。
【００３６】
積分器を構成する演算増幅器Ｕ１の反転入力端子とその出力端子間にはコンデンサＣ１が接続され、演算増幅器Ｕ１の出力端子は比較増幅器Ｕ２の反転入力端子に接続される。コンデンサＣ１に並列接続された定電圧ダイオードＤ３とダイオードＤ４の直列回路は、演算増幅器Ｕ１の出力電圧の負側の電位を規制する。
【００３７】
このような構成において、ＦＥＴスイッチＱ１がオフ状態では、コンデンサＣ１は抵抗Ｒ２を介して電源電圧ＶＲＥＦより充電されるので、演算増幅器Ｕ１の出力電圧は定電圧ダイオードＤ３，Ｄ４で規制されるスレッシュホールド電圧Ｖｔｈより低い所定の低レベルである。このときコンパレータを構成する比較増幅器Ｕ２の出力は高レベルとなっている。
【００３８】
時間差信号Ｔｉｎが低レベルになることによりＦＥＴスイッチＱ１がオン状態となると、コンデンサＣ１の電荷が放電され、演算増幅器Ｕ１の出力電圧は抵抗Ｒ１、Ｒ２とコンデンサＣ１の時定数による一定勾配で上昇する。この上昇電圧がスレッシュホールド電圧Ｖｔｈを超えたときに、比較器Ｕ２の出力は高レベルより低レベルに反転する。
【００３９】
また、時間差信号Ｔｉｎの入力が高レベルとなると、積分器を形成するコンデンサＣ１は抵抗Ｒ２を介して電源電圧ＶＲＥＦより充電されるので、演算増幅器Ｕ１の出力電圧はコンデンサＣ１、抵抗Ｒ２による時定数による勾配で低下し、この電圧がスレッシュホールド電圧Ｖｔｈを超えて低下したときに比較器Ｕ２の出力は低レベルより高レベルに反転する。比較器Ｕ２の低レベル側への反転時間を拡大時間Ｔｏｕｔとして使用する。
【００４０】
次に、この実施例の動作を図５の波形図に基づいて説明する。図５は上から基準クロック、振動式圧力センサ６の出力ｆ、同期回路７の出力Ｆ、時間差検出回路１の出力Ｔｉｎ、演算増幅器Ｕ１の出力、比較増幅器Ｕ２の出力即ち時間差検出回路１の出力Ｔｉｎを拡大した時間Ｔｏｕｔの波形図である。
【００４１】
なお、ゲート時間の初めに発生する時間差検出回路の出力をＴｉｎ（１）、終わりに発生する時間差をＴｉｎ（２）で示す。また、ゲート時間の初めに発生する拡大時間をＴｏｕｔ（１）、終わりに発生する拡大時間をＴｏｕｔ（２）で示す。時間Ｔａは、時間差Ｔｉｎの初めから比較増幅器Ｕ２の出力が高レベルより低レベルに反転するまでの時間を示す。
【００４２】
次に、信号処理の手順を説明する。図４に示した時間幅拡大回路により、
Ｔｏｕｔ（１）＝（Ｒ２×Ｒ４）／（Ｒ１×Ｒ３）×｛Ｔｉｎ（１）−Ｔａ｝
Ｔｏｕｔ（２）＝（Ｒ２×Ｒ４）／（Ｒ１×Ｒ３）×｛Ｔｉｎ（２）−Ｔａ｝
となる。
【００４３】
ここで、実際に必要な情報は、Ｔｉｎ及びＴｏｕｔの差分であり、
Ｔｏｕｔ（２）−Ｔｏｕｔ（１）
＝（Ｒ２×Ｒ４）／（Ｒ１×Ｒ３）×｛Ｔｉｎ（２）−Ｔｉｎ（１）｝
となり、時間幅の拡大比率は（Ｒ２×Ｒ４）／（Ｒ１×Ｒ３）となる。
【００４４】
図５における拡大時間Ｔｏｕｔ（１）を求める動作で、第１カウンタ１０はＦの積算値を測定する。これをＦｎとする。この拡大時間Ｔｏｕｔ（１）において第２カウンタ１３はＴｏｕｔ（１）の時間幅を測定する。これをδＴｎとする。
【００４５】
次に、拡大時間Ｔｏｕｔ（２）を求める動作で、第１カウンタ１０はＦの積算値を測定する。これをＦｎ＋１とする。この拡大時間Ｔｏｕｔ（２）において第２カウンタ１３はＴｏｕｔ（２）の時間幅を測定する。これをδＴｎ＋１とする。
【００４６】
以上のカウント値Ｆｎ，Ｆｎ＋１，δＴｎ，δＴｎ＋１と、基準クロック、ゲート時間、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４により、演算回路１４は次式により分解能を高めた周波数ｆを補正演算する。
ｆ＝［｛（Ｆｎ＋１）−Ｆｎ｝＋｛（δＴｎ＋１）−δＴｎ｝×（Ｒ１×Ｒ３）／（Ｒ２×Ｒ４）］／ゲート時間
【００４７】
このように、この実施例では、拡大比率を純粋に抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４のみで決定されるので、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４に温度係数の小さいものを選定することで、容易に高精度を確保することができる。
【００４８】
また、カウンタ３１は同期回路７の出力Ｆの１周期の間基準クロックをカウントするようにしたが、必ずしも１周期でなくてもよい。２周期や１／２周期など１周期に一定の倍率を乗算した期間であってもよい。さらに、カウンタ３１とカウンタ３２は別々の基準クロックをカウントするようにしてもよい。
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。本発明によれば、被測定信号の１周期またはその整数倍に関連する期間、基準クロックをカウントする第１のカウンタと、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路と、この時間差検出回路の出力パルス幅を所定の倍率だけ拡大する時間幅拡大回路と、この時間幅拡大回路が拡大したパルス幅の間、基準クロックをカウントする第２のカウンタとを有し、前記第１および前記第２のカウンタのカウント値から前記被測定信号の周波数を求めるようにした。
【００４９】
基準クロックの周波数を高くすることなく、測定の高速化、高分解能化を図ることができるという効果がある。例えば、測定時間を１／４にするためには第１のカウンタのカウント時間を１／４にして、時間幅拡大回路で時間差信号のパルス幅を４倍にすればよい。基準クロックの周波数を低くすることができるので、回路の消費電力を低減することができ、かつ安価な低速の部品を使用することができるという効果もある。
【００５０】
また、本発明によれば、前記第２のカウンタのカウント値を前記時間幅拡大回路がパルス幅を拡大する前記所定の倍率により除算し、この除算した結果を前記第１のカウンタのカウント値に加算することによって、前記被測定信号の周波数を求めるようにした。簡単に周波数を求めることができるという効果がある。特に、時間幅拡大回路の拡大倍率を２のｎ乗に設定すると、乗算の代わりにシフト演算を用いることができるので、演算回路を大幅に簡単化できるという効果もある。
【００５１】
さらに、本発明によれば、前記時間差検出回路は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力するようにした。簡単に時間差信号を得ることができるという効果がある。
【００５２】
また、本発明によれば、前記時間幅拡大回路は、所定の電圧で充電される第１の時定数回路と、この第１の時定数回路より大きな時定数を有し、所定の電圧で充電される第２の時定数回路と、これら第１および第２の時定数回路の出力電圧を比較する比較器と、この比較器の出力およびスタート信号に関連する信号が入力され、このスタート信号に関連する信号のパルス幅の間前記比較器の出力に関連する信号を出力するゲート回路とを有し、前記時間差検出回路の出力パルス幅の間前記第１の時定数回路に蓄えられた電荷を放電し、前記スタート信号のパルス幅の間前記第２の時定数回路に蓄えられた電荷を放電するようにした。
【００５３】
簡単な回路でパルス幅を拡大することができるという効果がある。また、コンデンサと抵抗の値を変えるだけで、拡大率を変更することができるという効果もある。
【００５４】
さらに、本発明によれば、前記時間幅拡大回路は、一定の電源電圧と共通電位点との間に設置された、第１分圧回路及び第２分圧回路と、前記第１分圧回路の分圧点を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続して積分器を形成する演算増幅器と、前記演算増幅器の出力を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続する比較器とを有し、前記時間差信号の入力により前記積分器内のコンデンサに蓄えられた電荷が放電するようにした。
【００５５】
簡単な回路でパルス幅を拡大することができるという効果がある。また、抵抗の値を変えるだけで、拡大率を変更することができるという効果もある。
【００５６】
また、本発明によれば、振動式圧力センサの１周期またはその整数倍に関連する期間、基準クロックをカウントする第１のカウンタと、前記被測定信号と前記基準クロックとの時間差を検出する時間差検出回路と、この時間差検出回路の出力パルス幅を所定の倍率だけ拡大する時間幅拡大回路と、この時間幅拡大回路が拡大したパルス幅の間、基準クロックをカウントする第２のカウンタとを有し、前記第１および前記第２のカウンタのカウント値から前記被測定信号の周波数を求め、この周波数から圧力を求めるようにした。
【００５７】
基準クロックの周波数を高くすることなく、測定の高速化、高分解能化を図ることができるという効果がある。例えば、測定時間を１／４にするためには第１のカウンタのカウント時間を１／４にして、時間幅拡大回路で時間差信号のパルス幅を４倍にすればよい。基準クロックの周波数を低くすることができるので、回路の消費電力を低減することができ、かつ安価な低速の部品を使用することができるという効果もある。特に２線式伝送器の場合は消費電力が厳しく制限されるので、効果が大きい。
【００５８】
さらに、本発明によれば、前記第２のカウンタのカウント値を前記時間幅拡大回路がパルス幅を拡大する前記所定の倍率により除算し、この除算した結果を前記第１のカウンタのカウント値に加算することによって、前記被測定信号の周波数を求めるようにした。簡単に周波数を求めることができるという効果がある。特に、時間幅拡大回路の拡大倍率を２のｎ乗に設定すると、乗算の代わりにシフト演算を用いることができるので、演算回路を大幅に簡単化できるという効果もある。
【００５９】
また、本発明によれば、前記時間差検出回路は、前記被測定信号のレベルが変化してから前記基準クロックのレベルが変化するまでの間のパルス幅を有するパルス信号を出力するようにした。簡単に時間差信号を求めることができるという効果がある。
【００６０】
さらに、本発明によれば、前記時間幅拡大回路は、所定の電圧で充電される第１の時定数回路と、この第１の時定数回路より大きな時定数を有し、所定の電圧で充電される第２の時定数回路と、これら第１および第２の時定数回路の出力電圧を比較する比較器と、この比較器の出力およびスタート信号に関連する信号が入力され、このスタート信号に関連する信号のパルス幅の間前記比較器の出力に関連する信号を出力するゲート回路とを有し、前記時間差検出回路の出力パルス幅の間前記第１の時定数回路に蓄えられた電荷を放電し、前記スタート信号のパルス幅の間前記第２の時定数回路に蓄えられた電荷を放電するようにした。
【００６１】
簡単な回路でパルス幅を拡大することができるという効果がある。また、コンデンサと抵抗の値を変えるだけで、拡大率を変更することができるという効果もある。
【００６２】
また、本発明によれば、前記時間幅拡大回路は、一定の電源電圧と共通電位点との間に設置された、第１分圧回路及び第２分圧回路と、前記第１分圧回路の分圧点を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続して積分器を形成する演算増幅器と、前記演算増幅器の出力を反転入力端子に接続するとともに前記第２分圧回路の分圧点を一定のスレッショルド電圧として非反転入力端子に接続する比較器とを有し、前記時間差信号の入力により前記積分器内のコンデンサに蓄えられた電荷が放電するようにした。
【００６３】
簡単な回路でパルス幅を拡大することができるという効果がある。また、抵抗の値を変えるだけで、拡大率を変更することができるという効果もある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】時間幅拡大回路の一実施例を示す構成図である。
【図３】本発明の一実施例の波形図である。
【図４】時間幅拡大回路の他の実施例を示す構成図である。
【図５】本発明の他の実施例の波形図である。
【図６】従来の振動センサ式差圧・圧力伝送器の構成図である。
【図７】同期回路の動作を説明するための波形図である。
【符号の説明】
１  時間差検出回路
２  時間幅拡大回路
２１，２２  バッファ
２３  インバータ
２４  比較器
２５  ＮＡＮＤゲート
３１、３２  カウンタ
４  演算回路
６  振動式圧力センサ
Ｃ１，Ｃ２  コンデンサ
Ｄ１，Ｄ２，Ｄ４  ダイオード
Ｄ３  定電圧ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
ＳＷ１、ＳＷ２  スイッチ
Ｕ０  インバータ
Ｕ１  演算増幅器
Ｕ２  比較器
Ｑ１  ＦＥＴスイッチ
Ｔｉｎ  時間差検出回路１の出力
Ｔｏｕｔ  時間幅拡大回路２の出力
【図１】
0004269710.tif 000002
【図２】
0004269710.tif 000003
【図３】
0004269710.tif 000004
【図４】
0004269710.tif 000005
【図５】
0004269710.tif 000006
【図６】
0004269710.tif 000007
【図７】
0004269710.tif 000008