(57)【特許請求の範囲】
【請求項１】
上位装置に接続される第１の外部記憶制御装置及び該第１の外部記憶制御装置に接続される第１の外部記憶装置と、
前記第１の外部記憶制御装置に接続される第２の外部記憶制御装置及び該第２の外部記憶制御装置に接続される第２の外部記憶装置を備え、
前記第１の外部記憶装置内のボリューム及び前記第２の外部記憶装置内のボリュームへの書き込みはボリューム番号によって制御され、
前記第１の外部記憶装置内のボリュームのデータを前記第２の外部記憶装置内のボリュームにコピーする外部記憶システムであって、
前記第１の外部記憶制御装置は、
前記第１の外部記憶装置の特定のボリュームと前記第２の外部記憶装置の特定のボリュームとの間で正副一致をとる１ないし２以上のペアまたは正副の一致をとらない１ないし２以上のダミーペアを形成するペア形成手段と、
前記正副一致をとるペア及び前記ダミーペアごとに論理パスを設定する論理パス設定手段と、
前記第１の外部記憶装置と前記第２の外部記憶装置との間の特定のボリュームに関わる前記正副一致をとるペアの１つに対して、これらに対応する１または２以上の前記ダミーペアを定義するダミーペア対応定義手段と、
前記正副一致をとるペアの前記第１の外部記憶装置内のボリュームの転送対象のデータの転送先ボリューム番号を、該正副一致をとるペアの前記第２の外部記憶装置内のボリュームのボリューム番号とするスケジュール処理手段と、
該正副一致をとるペアに対応する論理パスが既に使用され使用できないとき、前記転送対象のデータの前記転送先ボリューム番号を、該正副一致をとるペアに対応する前記ダミーペアの前記第２の外部記憶装置のボリュームの前記ボリューム番号に変換すると共に、該正副一致をとるペアに対応する前記ダミーペアの前記論理パスを使用して前記転送対象のデータを転送する転送処理手段を有することを特徴とする外部記憶システム。
【請求項２】
請求項１記載の外部記憶システムにおいて、
前記第１の外部記憶制御装置と前記第２の外部記憶制御装置の間に複数の情報伝達経路が設けられていることを特徴とする外部記憶システム。
【請求項３】
請求項１記載の外部記憶システムにおいて、
前記第１の外部記憶制御装置は、
キャッシュと、
前記上位装置から受領した前記第１の外部記憶装置の特定のボリュームへの書き込みデータを前記キャッシュに書き込むコマンド処理部と、
前記キャッシュ上に書かれた前記書き込みデータをボリュームに書き込むデステージ処理部を更に有し、
前記第１の外部記憶装置の特定のボリュームへの前記書き込みデータを、前記第１の外部記憶装置内のボリュームの転送対象のデータとして前記スケジュール処理手段が処理することを特徴とする外部記憶システム。
【請求項４】
請求項１記載の外部記憶システムにおいて、
前記第２の外部記憶制御装置は、
前記第1の外部記憶装置からの受信データを格納するキャッシュを有し、
前記キャッシュ上の前記受信データから前記転送対象のデータを抽出し、前記転送対象のデータが前記ダミーペアの論理パスを使用して転送されたものであれば、前記転送対象のデータの前記ボリューム番号を対応する前記正副一致をとるペアの前記第２の外部記憶装置の特定のボリュームのボリューム番号に変換して前記キャッシュに格納されることを特徴とする外部記憶システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、上位装置に接続された外部記憶装置が更に別の外部記憶装置に接続された外部記憶システムにおいて、データの多重格納を行うに際し、正側外部記憶装置から副側外部記憶装置へデータを転送するインターフェースの混雑を緩和する技術に関する。
【０００２】
【従来の技術】
上位装置で使用するデータを複数の外部記憶装置に保持する方法として、同一データを保持することが行われている。例えば、異なる正副の外部記憶制御装置の配下にそれぞれ正副の記憶装置ユニット（ボリューム）を設け、その外部記憶制御装置間を上位装置を介さずに接続し、正側の外部記憶制御装置で受領した書き込み要求を正側外部記憶制御装置が、副側外部記憶制御装置に発行することで、正副の記憶装置ユニットのデータの一致を図っている。
【０００３】
また、データの一致を図る手段として、上位装置からの書き込みデータに対して、上位装置からの書き込み命令で指定された正側記憶装置ユニットのボリュームとペアになっている副側記憶装置ユニットのボリュームを指定して、正側外部記憶制御装置が副側外部記憶制御装置に書き込み要求を発行することによって、ボリューム単位で正側外部記憶制御装置から副側外部記憶制御装置にデータを順次転送する方法が一般的にとられている。
【０００４】
一方、近年のデータ処理量の増大に伴い、上位装置からの書き込み要求に対する正側記憶装置ユニットへのデータ書き込み性能と同様に、正側外部記憶制御装置からの書き込み要求に対する副側記憶装置ユニットへのデータ書き込み性能の向上が求められている。
【０００５】
【発明が解決しようとする課題】
データの入出力をボリューム単位に処理することは、上位装置のオペレーティングシステム（ＯＳ）との入出力インターフェースで、古くから使われてきた手法である。このため、正副外部記憶制御装置間についても、データの入出力をボリューム単位に処理することは、互換性を保持すると言う面では有効な技術とも思われる。
【０００６】
尚、ここでボリュームとは、古くは記憶装置ユニットと物理的に一致する概念であったが、最近では記憶装置ユニットの記憶容量の拡大に伴い必ずしも記憶装置ユニットと物理的に一致しない概念となった。１つの記憶装置ユニットに複数のボリュームが含まれることもある一方で、１つのボリュームを複数の記憶装置ユニットで構成することもある。
【０００７】
何ら措置することなく上記のボリューム単位の処理技術を実施すると、上位装置からの書き込み要求が特定の１つのボリュームに集中した場合に、正副の外部記憶制御装置間におけるデータ転送を、ボリューム単位で行わざるを得ず、１つのデータの転送が終了するまで次のデータが転送できないこととなる。なぜなら副側の記憶装置ユニットの対応するボリュームへの転送が、順次、処理されることになるからである。このためインターフェースの一部を使用するのみとなり、結果として正副外部記憶制御装置間の物理的転送能力を活かしきれず性能が向上しない。
本発明の目的は、上位装置から受領した書き込みデータを正側外部記憶制御装置から副側外部記憶制御装置に転送する過程に於いて、上位装置からの書き込み要求が特定の１つのボリュームに集中した場合であっても、正側ボリュームから対応する副側ボリュームへのデータ転送を多重処理することによって、インターフェースの物理的転送能力を活用でき、データの多重格納の向上を実現可能にする外部記憶システム及びそのデータ転送制御方法を提供することにある。
【０００８】
ここで多重処理とは、巨視的に見て、複数のインターフェースが、同時に並行して動作することで、そのインターフェースの転送能力を十分に発揮することをいう。複数のインターフェースの各々は、別個のマイクロプロセッサを有している。
【０００９】
【課題を解決するための手段】
上位装置からの書き込み命令を受領した外部記憶制御装置（以下、正側外部記憶制御装置と呼ぶ）が、自己の配下の記憶装置ユニットが格納するデータと同一のデータを保持すべく、別の外部記憶制御装置（以下、副側外部記憶制御装置と呼ぶ）配下の記憶装置ユニット（以下、副側記憶装置ユニットと呼ぶ）に対して、書き込みを行うことでデータ多重化を実現する外部記憶システムにおいて、正側外部記憶制御装置から副側外部記憶制御装置へデータを転送するに際し、上位装置から受領した書き込みデータを正側のボリュームへ格納する書き込み命令とは非同期に、副側のボリュームにもデータ転送を多重で行い、格納することを可能とする制御方法を使用し、その手段を設けることで解決する。
【００１０】
ここで非同期とは、正側外部記憶制御装置から副側外部記憶制御装置へのデータ転送と、正側外部記憶制御装置におけるデータ処理とが同期していないことをいう。換言すれば、副側外部記憶制御装置からデータを受領した旨の応答を待たずに正側外部記憶制御装置がデータを処理することをいう。
【００１１】
また、正側外部記憶制御装置から副側外部記憶制御装置に転送する際に、例えば、上位装置からの書き込み要求が特定の１つのボリュームに集中した場合に、予め設けられた上位装置からの書き込みに影響しない、又は、上位装置からの書き込みを禁止している正側のボリュームを用いて、これらとペアとなっている副側のボリュームへ情報を転送する際に、制御情報を別の制御情報に変換し、空いているインターフェースを用いて転送し、副側外部記憶制御装置において、これを副側の外部記憶置に適したものに変換する手段を設けることで解決する。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
図１は、外部記憶システムの構成例（概念図）である。
上位装置であるホスト１に接続される外部記憶システムは、正側ディスク制御装置２及び副側ディスク制御装置４を有する。
【００１３】
正側ディスク制御装置２は、ホスト１とインターフェースケーブル１３にて結合されるチャネルポート１０、これに接続されるマイクロプロセッサ６、キャッシュメモリ８、及び、複数のディスクボリューム２５を有する正側ディスク装置３を有し、更に、正側チャネルポート１１を介して、副側ディスク制御装置４に接続される。
【００１４】
尚、チャネルポート１０及び１１、マイクロプロセッサ６は、それぞれ、1個であるかのごとく図１で示されているが、チャネルポート１０、マイクロプロセッサ６、チャネルポート１１の情報伝達経路が、複数、設けられても良い。この場合には、副側ディスク制御装置４においても、チャネルポート１２、マイクロプロセッサ７の情報伝達経路も複数設けられ、転送すべき情報の円滑な多重処理が可能となる。
【００１５】
副側ディスク制御装置４は、インターフェースケーブル１４に結合される副側チャネルポート１２を介して、正側ディスク制御装置２に接続される。正側チャネルポート１１、インターフェースケーブル１４、及び副側チャネルポート１２は、ディスク制御装置間チャネルを形成している。インターフェースケーブル１４は任意の情報通信網であってもよい。
副側ディスク制御装置４は、チャネルポート１２に接続されるマイクロプロセッサ７、キャッシュメモリ９、複数のディスクボリューム２６を有する副側ディスク装置５を有する。
【００１６】
正側ディスク制御装置２のマイクロプロセッサ６は、コマンド処理部１５、スケジュール処理部１６、データ転送処理部１７、デステージ処理部１８を有し、キャッシュメモリ８はキュー１９を含んでいる。コマンド処理部１５、スケジュール処理部１６、データ転送処理部１７、デステージ処理部１８の各信号処理手段は、正側ディスク制御装置２が内蔵するマイクロプロセッサ６が実行するマイクロプログラムによって実現される機能ブロックである。それぞれの動作や処理については後述する。
副側ディスク制御装置４のマイクロプロセッサ７は、コマンド処理部２３、デステージ処理部２４を有し、これら各信号処理手段は、副側ディスク制御装置４が内蔵するマイクロプロセッサ７が実行するマイクロプログラムによって実現される機能ブロックである。それぞれの動作処理については後述する。
【００１７】
図２は、図１の外部記憶システムに於いて、正副の一致を図ろうとするボリュームのペアの一例を示す概念図である。また、パス１４ａ、パス１４ｂ、パス１４ｃ、パス１４ｄはインターフェースケーブル１４上の論理的なパスを表している。本実施例では４本のパスを定義しているが、実際のシステムでは何本でも構わない。
【００１８】
正側ディスク装置３におけるボリューム２５ａは、副側ディスク装置５におけるボリューム２６ａと正副一致を図るペアａを形成し、以下同様に、２５ｂと２６ｂ、２５ｃと２６ｃ、２５ｄと２６ｄは、それぞれ、ペアｂ、ペアｃ、ペアｄを形成する。
但し、正側ディスク装置３におけるボリューム２５ｂとボリューム２５ｃはホスト１が使用することのない、または読み書きを禁止しているボリュームであるため、ペアｂとペアｃは、実際に正副一致を図る必要はなく、ダミーのペアとして定義している。これらダミーのペアｂ、ｃのボリュームは、ホスト１からは認識されていないため、ボリューム容量を有効に使うためにもホストが認識する容量である必要はなく、ボリュームとして定義できる最少の容量でかまわない。例えば、１シリンダ分の容量だけの定義でもかまわない。
また、これらダミーのペアｂとｃはペアａに対するダミーとして定義する。これらダミーペアの定義は普通のペアの定義と同様、正側ディスク装置３のコンソール画面からの操作で行われる。
【００１９】
次に、図１を用いて動作の処理を詳細に説明する。
ホスト１から発行された書き込み要求は、正側ディスク制御装置２のチャネルポート１０で受信され、マイクロプロセッサ６へ送られて、コマンド処理部１５で実行される。コマンド処理部１５では、ホスト１から送付されたライトデータをキャッシュメモリ８に書き込んでライトデータ２２とするとともに、当該ライトデータ２２と一対一に対応し、かつ、ホストが指定した書き込み先ボリューム番号等の制御情報２１を作成する。制御情報２１がキュー１９に設定されると、ホスト１に対して書き込み完了報告が為され、こうしてホストからの書き込み要求を順次、受け付ける。
【００２０】
図３は、正側ディスク制御装置２のキャッシュメモリ８上に、ホスト１からの５セット分のライトデータ２２ａからライトデータ２２ｅが、待機している例である。この例では、ライトデータ２２ａ、２２ｃ、２２ｄ、２２ｅは、図２の正側ディスク装置３のボリューム２５ａ、ボリューム＃１ａへの書き込みデータであり、ライトデータ２２ｂだけが同正側ディスク装置３のボリューム２５ｄ、ボリューム＃１ｄへの書き込みデータである。
【００２１】
これらの各ライトデータ２２ａ〜２２ｅには、それぞれ一対一に対応した制御情報２１ａ〜２１ｅが作られ、キュー１９に設定されている。尚、各制御情報２１には書き込み先ボリューム番号等の制御情報が含まれている。
【００２２】
次に、マイクロプロセッサ６のスケジュール処理部１６では、キュー１９内の制御情報２１を順次取り出し、正側ディスク装置３に書き込むボリューム番号を、これとペアになっている副側ディスク装置５のボリューム番号に変換し、転送処理部１７に制御を引き渡す（図１）。転送処理部１７では、制御情報２１とライトデータ２２を副側ディスク制御装置４に、チャネルポート１１、インターフェース１４、チャネルポート１２を介して転送する。
【００２３】
図４は、図３で示した制御情報２１とライトデータ２２を転送する方法を示す例である。
まずキュー１９から取り出された制御情報２１ａは、正側ディスク装置３のボリューム２５ａ、ボリューム＃１ａとペアになっている副側ディスク装置５のボリューム２６ａ、ボリューム＃２ａへ、ライトデータ２２ａとともに論理パス１４ａを通じて副側ディスク制御装置４に転送される。
【００２４】
次にキュー１９から取り出された制御情報２１ｂは、正側ディスク装置３のボリューム２５ｄ、ボリューム＃１ｄとペアになっている副側ディスク装置５のボリューム２６ｄ、ボリューム＃２ｄへ、ライトデータ２２ｂと共に、上記ペアａが使用している論理パス１４ａ以外の論理パス１４ｄを通じて副側ディスク制御装置４に転送される。
【００２５】
次に、キュー１９から取り出された制御情報２１ｃは、正側ディスク装置３のボリューム２５ａ、ボリューム＃１ａとペアになっている副側ディスク装置５のボリューム２６ａ、ボリューム＃２ａへ、ライトデータ２２ｃとともに副側ディスク制御装置４に転送されることになる。しかし、副側ディスク装置５のボリューム２６ａ、ボリューム＃２ａへの書き込みに関しては、制御情報２１ａ'とそのライトデータ２２ａが転送中であり、論理パス１４ａも使われている。このため使用可能なダミーのペアであるペアｂ（図２）を使用する。図２の例では、ボリューム＃１ｂ、ボリューム＃１ｃは、ホスト１は使用しない設定になっている。マイクロプロセッサ６（図１）は、書き込み先ボリュームを副側ディスク装置５のボリューム２６ｂ（ボリューム＃２ｂ）と変換し、ライトデータ２２ｃと共に論理パス１４ｂを使用して副側ディスク制御装置４に転送する。
【００２６】
同様に、次にキュー１９から取り出された制御情報２１ｄは、使われていないダミーのペアであるペアｃを使用し（図２）、書き込み先ボリュームを副側ディスク装置５のボリューム２６ｃ、ボリューム＃２ｃに変換し、ライトデータ２２ｄと共に論理パス１４ｃを使用して副側ディスク制御装置４に転送する。
【００２７】
以上は、ボリューム２５の個数とインターフェース１４を構成する論理パス１４ａ〜１４ｄの本数が４の場合であるが、論理パスの本数を増加させればダミーのペア数も増加可能であり、転送がより円滑に行われる。
【００２８】
デステージ処理部１８は、上記の各処理とは非同期に実行される。デステージ処理部１８では、キャッシュメモリ８に格納された、それぞれのライトデータ２２を正側ディスク装置３の目的のボリューム２５に格納する。
【００２９】
正側ディスク制御装置２から発行された書き込み要求は、チャネルポート１１、インターフェース１４、チャネルポート１２を経由して、副側ディスク制御装置４のマイクロプロセッサ７に受け付けられ、コマンド処理２３で実行される。コマンド処理２３では、マイクロプロセッサ７が、正側ディスク制御装置２から転送された制御情報２１'、例えば、図４に示すように制御情報２１ａ'、２１ｂ'、２１ｃ'、２１ｄ'の書き込み先ボリュームを、元の書き込み先ボリュームに変換し、ライトデータ２２（２２ａ、２２ｂ、２２ｃ、２２ｄ）と共にキャッシュメモリ９に書き込み、正側ディスク制御装置２に対して書き込み完了報告を行い、順次書き込み要求を受け付ける状態で待機する。
【００３０】
図５は、副側ディスク制御装置４のキャッシュメモリ９上に正側ディスク制御装置２からのライトデータ２２、例えば、ライトデータ２２ａ、ライトデータ２２ｂ、ライトデータ２２ｃ、ライトデータ２２ｄ、ライトデータ２２ｅが書き込まれている概念を示す図である。
【００３１】
ライトデータ２２ａは、図３の制御情報２１ａ及びライトデータ２２ａのセットに対応するように、書き込み先ボリュームがボリューム２６ａ、ボリューム＃２ａの制御情報２１ａ”とセットになるよう、キャッシュメモリ９に格納される。正側ディスク制御装置のキャッシュメモリ８における制御情報２１ａ、ボリューム＃１ａは、副側ディスク制御装置のキャッシュメモリ９において、制御情報２１ａ”、ボリューム＃２ａへと変換される。
ライトデータ２２ｂは、書き込み先ボリュームをボリューム２６ｄ、ボリューム＃２ｄとする制御情報２１ｂ”とセットとなるよう、格納される。
同様に、ライトデータ２２ｃ、２２ｄ、及び２２ｅは、それぞれ、書き込み先ボリュームをボリューム２６ａ、ボリューム＃２ａの制御情報２１ｃ”、ボリューム２６ａ、ボリューム＃２ａの制御情報２１ｄ”、及びボリューム２６ａ、ボリューム＃２ａの制御情報２１ｅ”とセットとなるよう、キャッシュメモリ９に格納される。
最後にデステージ処理部２４は、上記各処理とは非同期に実行され、キャッシュメモリ９のそれぞれのライトデータ２２（２２ａ、２２ｂ、２２ｃ、２２ｄ、２２ｅ）が、副側ディスク装置５の目的のボリューム２６に格納される。
【００３２】
【発明の効果】
本発明によれば、上位装置から受領した書き込みデータを副側外部記憶制御装置に受け渡す過程に於いて、上位装置から指定されたボリュームとは異なる、上位装置が書き込みに対して影響しないボリュームを使用し、同一ボリュームに対する多重転送を可能とすることで、書き込み性能を向上させることができる、という効果が得られる。
【００３３】
制御情報の変換を行い、使用していないインターフェースを介してデータと共に多重転送し、転送先で本来の制御情報に戻す処理を行うことで、システムのハードウエア資源を有効活用でき、書込み性能の向上が達成できる効果がある。
【図面の簡単な説明】
【図１】  本発明の一実施の形態である外部記憶システムの構成例を示す概念図である。
【図２】  図１の外部記憶システムにおいて、正副一致を図るボリュームのペア状態の具体例を示す図である。
【図３】  図１の外部記憶システムにおける正側ディスク制御装置のデータ処理の概念図である。
【図４】  図１の外部記憶システムにおける正副ディスク制御装置間のデータ転送処理の概念図である。
【図５】  図１の外部記憶システムにおける副側ディスク制御装置のデータ処理の概念図である。
【符号の説明】
１ …ホスト、
２ …正側ディスク制御装置（第１の外部記憶制御装置）、
３ …正側ディスク装置、
４ …副側ディスク制御装置（第２の外部記憶制御装置）、
５ …副側ディスク装置、
６、７ …マイクロプロセッサ、８、９ …キャッシュメモリ、
１０ …チャネルポート、        １１ …正側チャネルポート、
１２ …副側チャネルポート、１３、１４ …インターフェースケーブル、
１５ …コマンド処理部、        １６ …スケジュール処理部、
１７ …データ転送処理部、      １８ …デステージ処理部、
１９ …キュー、                ２１ …制御情報、
２２ …ライトデータ、          ２３ …コマンド処理部
２４ …デステージ処理部、      ２５ …正側ディスク装置ボリューム、
２６ …副側ディスク装置ボリューム、
１４ａ …論理パスａ、        １４ｂ …論理パスｂ、
１４ｃ …論理パスｃ、        １４ｄ …論理パスｄ、
２５ａ〜２５ｄ …正側ディスク装置ボリューム、
２６ａ〜２６ｄ …副側ディスク装置ボリューム、
２１ａ〜２１ｅ …制御情報、    ２２ａ〜２２ｅ …ライトデータ、
２１ａ'〜２１ｅ' …制御情報、  ２１ａ”〜２１ｅ” …制御情報。
【図１】
0004231633.tif 000002
【図２】
0004231633.tif 000003
【図３】
0004231633.tif 000004
【図４】
0004231633.tif 000005
【図５】
0004231633.tif 000006