(57)【特許請求の範囲】
【請求項１】
ＳＯＩ層、埋没酸化層、下部基板層からなったＳＯＩ基板を準備する段階と、
前記ＳＯＩ層をパターニングして活性層パターンを形成する段階と、
前記活性層パターン上に前記埋没酸化層及び前記活性層パターンとエッチング選択比を有する物質としてエッチング防止膜を積層する段階と、
前記エッチング防止膜をパターニングして、前記活性層パターンを横切るゲート範囲内で、前記活性層パターン及び前記埋没酸化層を露出させ、エッチング防止膜パターンを形成する段階と、
前記エッチング防止膜パターンをエッチングマスクとして用いて前記埋没酸化層を等方性エッチングすることによって、前記活性層パターンのチャネル領域の下部にキャビティを形成する段階と、
前記キャビティ及び前記エッチング防止膜パターンを形成する段階においてエッチング防止膜が除去された空間を導電性物質で満たす段階とを含むことを特徴とするＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項２】
前記キャビティを形成する段階に次で、ゲート絶縁膜を形成する段階がさらに備えられることを特徴とする請求項１に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項３】
前記エッチング防止膜を積層する前に、活性層パターンの表面に熱酸化膜を形成する段階と、前記キャビティを形成する段階に次いで、前記ゲート領域内で露出された前記活性層パターンの表面にゲート絶縁膜を形成する段階がさらに備えられることとを特徴とする請求項１に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項４】
前記ゲート絶縁膜は、ＣＶＤを用いて、アルミニウム酸化膜、タンタル酸化膜、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、ＢＳＴ、ＰＺＴのうち一つの物質で形成されることを特徴とする請求項２又は請求項３に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項５】
前記エッチング阻止膜を積層する前に活性層パターンの表面に絶縁膜を形成する段階がさらに備えられ、前記絶縁膜は、ＣＶＤを用いて、アルミニウム酸化膜、タンタル酸化膜、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、ＢＳＴ、ＰＺＴのうち一つの物質で形成されることを特徴とする請求項１に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項６】
前記エッチング防止膜はシリコン窒化膜で形成することを特徴とする請求項１に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項７】
前記導電性物質を満たす段階において、前記導電性物質は、シリコン、シリコンゲルマニウム、タングステン、タングステン窒化物、チタン窒化膜とタングステンの二重層、アルミニウム、モリブデン、タンタルのうち一つであり、前記導電性物質はＣＶＤを用いて積層されることを特徴とする請求項１に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項８】
前記エッチング防止膜パターンの上面に積層された前記導電性物質を、平坦化エッチングを通じて除去してゲート電極を形成する段階及び、前記エッチング防止膜パターンをエッチングを通じて除去する段階がさらに備えられることを特徴とする請求項１に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【請求項９】
前記エッチング防止膜パターンの除去を通じて露出された前記活性層パターンのソース／ドレイン領域に低濃度イオン注入を実施する段階と、
前記ゲート電極の側壁に絶縁スペーサを形成する段階と、
前記絶縁スペーサによりゲート電極周辺が覆われたソース／ドレイン領域に高濃度イオン注入を実施する段階とをさらに備えることを特徴とする請求項８に記載のＧＡＡ構造トランジスタを有する半導体装置形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はゲートオールアラウンド（gate all around type）構造トランジスタを有する半導体装置形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置の素子高集積化傾向により基板に形成される個別素子のサイズを縮める一方、素子の性能を極大化するために様々な方法が研究開発されている。これら方法のうち、ＳＯＩ（ＳＯＩ：Silicon On Insulator）型基板を用いる方法と垂直型トランジスタ（vertical transistor）等立体的素子を形成する方法等が提案されている。
【０００３】
ＳＯＩ型基板を用いる場合、完全な素子の分離が可能なので、高集積化により近隣素子が互いに影響を及ぶことを防止できる。さらに、ＳＯＩ型基板を用いる場合、接合方式の素子領域の分離方式に比べて接合破壊電圧（junction breakdown voltage）が高く、高い放射線環境での接合部電流発生による問題を減らすことができる長所も有することができる。
【０００４】
一方、立体的素子の形成方法と関連して、代表的な立体的素子形成方法としては、ＧＡＡ（Gate All Around）構造がある。ＧＡＡ構造によると、通常ＳＯＩ型基板に形成されたＳＯＩ層を活性層パターンとして使用する。そして、ゲート電極部分で、表面がゲート絶縁膜で覆われた活性層パターンのチャネル部分をゲート電極層が囲むようにゲート電極を形成する。Gotou, H.の特許（米国特許登録番号５，１２０，６６６及び５，３０８，９９９）には、このようなＧＡＡ構造のトランジスタ形成方法がよく示されている。
【０００５】
このように形成されたチャネルでは、ゲート電極層が囲んでいるチャネルの周辺部全部をチャネルとして利用することができるので、チャネルの幅の増加効果を有する。従って、素子領域縮小によりチャネル幅が縮まり、チャネル幅が縮まることによって、電流の量が減るという通常のトランジスタの問題を解決できる。又、チャネル周辺部に形成されるチャネルの空乏層が互いに重ねることによって、チャネル全体が完全な孔乏層を形成できるようになる。
【０００６】
ところで、ＧＡＡ構造のトランジスタを形成するためには、活性層パターンの下方と上方に、ゲート電極が形成されなければならない。このような構成のためには、通常のＭＯＳトランジスタの形成過程に比べて複雑な製造過程が要求される。従って、工程が複雑になり、工程費用が増加する問題が発生する。
【０００７】
【発明が解決しようとする課題】
本発明は、前述した従来のＧＡＡ構造トランジスタ形成時の工程の複雑性を減らすためのものであり、先ず、チャネル幅（channel width）を広げる効果があるＧＡＡ構造のトランジスタ素子を有する半導体装置形成方法を提供することを目的とする。
【０００８】
同時に、本発明は、フォトリソグラフィー工程の数を減らして工程を単純化できるＧＡＡ構造のトランジスタを有する半導体装置の形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前述の目的を達成するための本発明の半導体装置の形成方法は、ＳＯＩ層、埋没酸化層、下部基板層からなったＳＯＩ基板を準備する段階と、ＳＯＩ層をパターニングして活性層パターンを形成する段階と、活性層パターン上に埋没酸化層及び活性層パターンとエッチング選択比を有する物質としてエッチング防止膜を積層する段階と、前記エッチング防止膜をパターニングして、前記活性層パターンを横切るゲート範囲内で、前記活性層パターン及び前記埋没酸化層を露出させ、エッチング防止膜パターンを形成する段階と、エッチング防止膜パターンをエッチングマスクとして用いて埋没酸化層を等方性エッチングすることによって、活性層パターンのチャネル領域の下部にキャビティを形成する段階と、キャビティ及びエッチング防止膜パターンの間の空間を導電性物質で満たす段階とを備える。
【００１０】
本発明において、活性層パターンとキャビティを満たす導電性物質は絶縁されなければならない。絶縁を形成する方法として、キャビティを形成する段階に次いで、ゲート絶縁膜を形成する段階をさらに備えることができる。又、エッチング防止膜を積層する前に、活性層パターンの表面を熱酸化又は熱窒化して絶縁膜を形成する場合、キャビティを形成する段階まで絶縁膜が除去された部分、即ち、活性層パターンのチャネル領域の表面にゲート絶縁膜を補償形成しなければならない。従って、活性層パターン表面に形成された絶縁膜はソース／ドレイン領域の表面とチャネル領域の表面に形成された絶縁膜の厚さと成分が各々異なることができる。
【００１１】
【発明の実施の形態】
以下、図を参照して、実施形態を通じて本発明をより詳細に説明する。
【００１２】
図１、図２、図３を参照すると、シリコン単結晶層からなったＳＯＩ層３０’、埋没酸化層２０、下部基板層１０で区別されたＳＯＩ基板が提供される。図１はＳＯＩ基板を示す平面図であり、図２、図３は各々ＳＯＩ基板を図１のI−I、II−II’方向に切断した断面を示す断面図である。
【００１３】
このようなＳＯＩ基板を作る方法は様々である。例えば、一つのバルク型基板の表面に一定厚さの熱酸化膜を形成し、他のバルク型基板を準備して、二基板を対面して溶接し、一バルク型基板の背面を殆どＣＭＰで除去する方法を用いることができる。その他、埋没酸化層の形成に酸素イオン注入法（ＳＩＭＯＸ  type）等を用いることができる。
【００１４】
一方、薄膜トランジスタの場合を参照すると、ＳＯＩ層に比べて伝導度が低く、チャネルとしての機能も低下されるが、活性層パターンは、ＳＯＩ層に代えてポリシリコン層によって形成することも可能である。
【００１５】
図４、図５、図６を参照すると、ＳＯＩ層をパターニングして活性層パターン３０を形成する。活性層パターン３０の幅と長さは、必要により異なって形成されることができる。活性層パターンの幅が大きく形成される場合、後続埋没酸化層を等方性エッチングする段階でソース／ドレイン領域にアンダーカットが拡大することを考慮して、活性層パターンの幅は小さくすることが望ましい。高さはＳＯＩ基板を形成する時に決められる。埋没酸化層の厚さは、大体１μ以上であり、シリコン単結晶層の厚さは１０００乃至１５００Å程度とする。
【００１６】
図７、図８、図９を参照すると、活性層パターン３０の表面を熱酸化させて１００Å程度の絶縁膜４０を形成する。絶縁膜４０は、窒素雰囲気で活性層の表面を窒化させて形成することも可能であり、高誘電膜を活性層の表面にＣＶＤで蒸着させる方法も可能であり、熱酸化前後でチャネルイオン注入を実施することができる。
【００１７】
図１０、図１１、図１２を参照すると、絶縁膜４０で覆われた活性層パターン３０上にシリコン窒化膜からなったエッチング防止膜が積層される。エッチング防止膜は、絶縁膜４０とエッチング選択比を有する物質とする。但し、埋没酸化層２０とエッチング選択比を有しなければならない。エッチング防止膜を積層した後、フォトリソグラフィーを用いたパターニング過程を通じてゲート領域でエッチング防止膜を除去してエッチング防止膜パターン５０を形成する。この際、異方性エッチングを実施し、活性層パターン３０を覆う熱酸化膜、即ち、絶縁膜４０と埋没酸化層２０がエッチング阻止膜になる。活性層パターン３０のエッチング損傷及び工程時間を減らすために過エッチングが不十分の場合、絶縁膜４０で覆われた活性層パターン３０側壁に側壁スペーサ５２が残る。ゲート領域は、活性層パターンを横切る方向に形成され、活性層パターン３０の中間部分であるチャネル領域とは、上から見る時、重ねるようになる。従って、エッチング防止膜がゲート領域で除去され、絶縁膜４０で覆われた活性層パターン３０のチャネル領域が露出される。
【００１８】
図１３、図１４、図１５を参照すると、エッチング防止膜パターン５０と、エッチング防止膜パターン５０との間で露出された活性層パターン３０のチャネル領域をエッチングマスクとして用い、埋没酸化層２０’に対する等方性エッチングを実施する。この時、活性層パターンのチャネル領域を覆っている熱酸化膜も共に除去されてエッチング防止膜パターン５０で保護された部分の絶縁膜４２のみ残される。等方性エッチングのために、薄いフッ素溶液を用いる湿式エッチング、等方性乾式エッチング等を用いる。エッチングが進行することによって、活性層パターン３０の両側でチャネル領域下部に形成されたアンダーカット部分が連結されれば、チャネル領域の下にキャビティ２２が形成されるようになる。側壁スペーサ５２と活性層パターン３０の間の熱酸化膜は、狭い隙間ではローディング効果によりエッチングが十分に行われないので、残留するようになる。
【００１９】
この時、前記キャビティ２２を形成する段階は、等方性エッチングのみで実施することにより、異方性乾式エッチングを実施した後、等方性湿式エッチングを実施することが望ましい。活性層パターン３０の幅は、通常高集積半導体装置で狭く形成されるので、前記等方性エッチングによるキャビティ２２の形成に大きい問題はない。
【００２０】
図１６、図１７、図１８を参照すると、熱酸化膜が活性層パターンのチャネル領域で除去された後、ゲート絶縁膜の役割を果たすチャネル部絶縁膜４５は、活性層パターン３０のチャネル部の表面に形成される。通常、ゲート絶縁膜は、熱酸化や熱窒化工程を通じて熱酸化膜、熱窒化膜で形成されるが、ステップカバレッジが良いＣＶＤやＡＬＤを用いてアルミニウム酸化膜、タンタル酸化膜、チタン酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜、その他、ＢＳＴ、ＰＺＴのような高誘電膜で形成できる。チャネル部絶縁膜４５形成前に、チャネル領域の活性層パターン３０が角に形成されることを緩衝させるために水素熱処理等の方法を実施できる。チャネル部絶縁膜４５の厚さは、形成されるトランジスタ素子の機能によって異なるが、駆動回路用素子では２０乃至５０Å程度で形成するようになる。
【００２１】
そして、ゲート電極を形成する導電物質層６０をＣＶＤ方法で基板に積層する。従って、チャネル領域の活性層パターン３０と埋没酸化層との間の空いている空間を含んでエッチング防止膜が除去されたゲート領域は、導電物質層６０で満たす。導電物質層６０は、ボイドがないようにキャップフィル能力が優れた物質としてＣＶＤを用いて形成することが望ましい。導電物質としては、シリコン、シリコンゲルマニウム、タングステン、タングステン窒化物、チタン窒化膜とタングステンの二重層、アルミニウム、モリブデン、タンタル等を用いることができる。
【００２２】
図１９、図２０、図２１を参照すると、ゲート領域を画定するエッチング防止膜パターン５０上に積層された導電物質層６０が全面異方性エッチング又はＣＭＰ等の方法により除去される。従って、エッチング防止膜パターン５４の上面が露出され、ゲート電極６２が形成される。
【００２３】
図２２、図２３、図２４を参照すると、燐酸湿式エッチングを通じてエッチング防止膜パターン５４を全体にわたって除去する。従って、活性層パターン３０のチャネル領域がチャネル部絶縁膜４５を介した状態で、ゲート電極６２で囲まれたＧＡＡ構造のトランジスタが形成される。活性層パターン３０のソース／ドレイン領域に対して、ＬＤＤ形成のための低濃度イオン注入が実施される。
【００２４】
図２５、図２６、図２７を参照すると、ゲート電極６２の側壁に絶縁膜スペーサ７０を形成する。そして、高濃度イオン注入を実施する。低濃度及び高濃度イオン注入は必要により、ソース／ドレイン領域の熱酸化膜を除去した状態で実施することができる。
【００２５】
後続的に絶縁膜の積層、パターニングを通じて層間絶縁膜にコンタクトホールを形成し、ソース／ドレイン領域にコンタクトを連結することができる。ゲート電極はゲートライン形態で形成されるとか、ソース／ドレイン領域のように別途のコンタクトを通じて外部電圧が印加されることができる。
【００２６】
【発明の効果】
本発明によると、フォトリソグラフィー工程を２回のみ利用してＧＡＡ構造のトランジスタを形成できるので、従来のＧＡＡ構造トランジスタを有する半導体装置形成に比べて工程を簡単にすることができる。
【図面の簡単な説明】
【図１】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図２】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI-I’の方向で示される工程断面図である。
【図３】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図４】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図５】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI-I’の方向で示される工程断面図である。
【図６】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図７】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図８】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図９】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図１０】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図１１】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図１２】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたＩＩ−ＩＩ’の方法で示される工程断面図である。
【図１３】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図１４】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図１５】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図１６】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図１７】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図１８】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図１９】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図２０】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図２１】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図２２】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図２３】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図２４】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【図２５】  本発明の望ましい実施形態によるＧＡＡ構造トランジスタを有する半導体装置の形成方法を示す平面図である。
【図２６】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたI−I’の方向で示される工程断面図である。
【図２７】  本発明の望ましい実施形態による半導体装置の形成方法を示し、図１に示されたII−II’の方法で示される工程断面図である。
【符号の説明】
１０  下部基板層
２０，２０’  埋没酸化層
２２  キャビティ
３０  活性層パターン
３０’  ＳＯＩ層
４０  絶縁膜
４５  チャネル絶縁膜
５０  エッチング防止膜パターン
５２  側壁スペーサ
５４  エッチング防止膜パターン
６０  導電物質層
６２  ゲート電極
７０  絶縁スペーサ
【図１】
0004271901.tif 000002
【図２】
0004271901.tif 000003
【図３】
0004271901.tif 000004
【図４】
0004271901.tif 000005
【図５】
0004271901.tif 000006
【図６】
0004271901.tif 000007
【図７】
0004271901.tif 000008
【図８】
0004271901.tif 000009
【図９】
0004271901.tif 000010
【図１０】
0004271901.tif 000011
【図１１】
0004271901.tif 000012
【図１２】
0004271901.tif 000013
【図１３】
0004271901.tif 000014
【図１４】
0004271901.tif 000015
【図１５】
0004271901.tif 000016
【図１６】
0004271901.tif 000017
【図１７】
0004271901.tif 000018
【図１８】
0004271901.tif 000019
【図１９】
0004271901.tif 000020
【図２０】
0004271901.tif 000021
【図２１】
0004271901.tif 000022
【図２２】
0004271901.tif 000023
【図２３】
0004271901.tif 000024
【図２４】
0004271901.tif 000025
【図２５】
0004271901.tif 000026
【図２６】
0004271901.tif 000027
【図２７】
0004271901.tif 000028