(57)【特許請求の範囲】
【請求項１】
シリアル信号及びパラレル信号を入力し、これらシリアル信号及びパラレル信号に対して信号処理及びバイパス出力処理のいずれか一方を行なう信号処理・バイパス切替装置において、
入力信号に処理を加えて出力する信号処理部と、
この信号処理部に対し並列に設けられ、前記信号処理部をバイパスするバイパス経路と、
前記信号処理部及び前記バイパス経路の入力信号を伝送する２入力系統のうちの１系統に設けられ、入力シリアル信号をパラレル信号に変換するシリアル／パラレル変換部と、
前記信号処理部及びバイパス経路の出力信号を伝送する複数の出力系統の一部に設けられ、入力パラレル信号をシリアル信号に変換するパラレル／シリアル変換部と、
前記２入力系統のうちの一方の入力信号について、前記信号処理部及びバイパス経路のいずれか一方に選択的に導出した後、処理を得た出力信号を前記複数の出力系統に選択的に導出する切替処理部とを具備してなることを特徴とする信号処理・バイパス切替装置。
【請求項２】
前記切替処理部は、２入力系統の信号のうちいずれか１つの信号を前記信号処理部及びバイパス経路に導出する入力切替部と、前記信号処理部の出力信号及び前記バイパス経路の出力信号のうちいずれか１つの信号を前記複数の出力系統に導出する出力切替部とを備えてなること特徴とする請求項１記載の信号処理・バイパス切替装置。
【請求項３】
前記信号処理部は、入力信号に対しスクランブルをかけて出力するスクランブル処理部であることを特徴とする請求項１記載の信号処理・バイパス切替装置。
【請求項４】
前記２入力系統の前記シリアル／パラレル変換部が設けられていない系統に設けられ、入力パラレル信号に対し平衡／不平衡変換処理を行なう平衡／不平衡変換部と、
前記複数の出力系統の前記パラレル／シリアル変換部が設けられていない系統に設けられ、入力パラレル信号に対し不平衡／平衡変換処理を行なう不平衡／平衡変換部とをさらに備えてなることを特徴とする請求項１記載の信号処理・バイパス切替装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、シリアル信号及びパラレル信号に対して信号処理及びバイパス出力処理のいずれか一方を行なう信号処理・バイパス切替装置に関する。
【０００２】
【従来の技術】
近年では、デジタル放送の実用化が進められており、その中でデジタル放送におけるスタジオ機器の開発が有力視されている。中でも、スクランブル放送が検討されており、そのスクランブル装置の開発も進められている。
【０００３】
このスクランブル装置にあっては、機器の故障対策及び保守のために、バイパス機能を設けて、入力と出力とをリレー等でバイパスする方法を採っている。このようなバイパス機能を備えたスクランブル装置は、図２に示すように構成される。
【０００４】
図２において、シリアル信号は、スクランブル時に、リレー接点部１１により端子１１ａを介してシリアル／パラレル変換部（シリパラ変換）１２に導出され、シリアル／パラレル変換部１２によりパラレル信号に変換された後、スクランブル部１３によりスクランブル（暗号）がかけられ、パラレル／シリアル変換部（パラシリ変換）１４でシリアル信号に変換されて、ドライバ１５を介してリレー接点部１６により端子１６ａに切り替えられて導出される。また、バイパス時において、シリアル信号は、リレー接点部１１により端子１１ｂを介して導出され、リレー接点部１６により端子１６ｂに切り替えられて導出される。
【０００５】
また、パラレル信号は、スクランブル時に、リレー接点部１７により端子１７ａを介して平衡／不平衡変換部（平衡不平衡変換）１８に導出され、平衡／不平衡変換部１８によりノイズキャンセル等の平衡／不平衡変換処理が施された後、スクランブル部１９によりスクランブルがかけられ、不平衡／平衡変換部（不平衡平衡変換）２０により不平衡／平衡変換処理が施され、ドライバ２１を介してリレー接点部２２により端子２２ａに切り替えられて導出される。また、バイパス時において、パラレル信号は、リレー接点部１７により端子１７ｂを介して導出され、リレー接点部２２により端子２２ｂに切り替えられて導出される。
【０００６】
【発明が解決しようとする課題】
ところで、上記バイパス機能を備えたスクランブル装置では、以下のような問題が考えられる。
（１）信号とスクランブル部及びリレー接点部を１対１に対応させた構成であるため、取り扱う信号の種類に応じて、複数のスクランブル部及びリレー接点部を用意する必要がある。
（２）シリアル入出力時には、高速の伝送レートが必要なため（例：ＤＶＢ−ＡＳＩでは２７０Ｍｂｐｓ）、バイパス回路のインピーダンス管理、部品選定にかなりの考慮が必要となる。
（３）パラレル入出力時については通常平衡入出力のため、リレー等によるバイパス回路では信号数の２倍のリレー接点が必要であり、信頼性が低く、部品占有面積が広く、高価格となる。
【０００７】
そこで、この発明の目的は、シリアル信号及びパラレル信号に対し、信号処理及びバイパス出力処理を選択的に行なうことができるとともに、バイパス出力処理における信頼性の向上を図り、しかも簡単な構成でかつ安価に実現し得る信号処理・バイパス切替装置を提供することにある。
【０００８】
【課題を解決するための手段】
この発明に係る信号処理・バイパス切替装置は、シリアル信号及びパラレル信号を入力し、これらシリアル信号及びパラレル信号に対して信号処理及びバイパス出力処理のいずれか一方を行なう信号処理・バイパス切替装置において、入力信号に処理を加えて出力する信号処理部と、この信号処理部に対し並列に設けられ、信号処理部をバイパスするバイパス経路と、信号処理部及びバイパス経路の入力信号を伝送する２入力系統のうちの１系統に設けられ、入力シリアル信号をパラレル信号に変換するシリアル／パラレル変換部と、信号処理部及びバイパス経路の出力信号を伝送する複数の出力系統の一部に設けられ、入力パラレル信号をシリアル信号に変換するパラレル／シリアル変換部と、２入力系統のうちの一方の入力信号について、信号処理部及びバイパス経路のいずれか一方に選択的に導出した後、処理を得た出力信号を複数の出力系統に選択的に導出する切替処理部とを備えるようにしたものである。
【０００９】
なお、上記切替処理部は、２入力系統の信号のうちいずれか１つの信号を信号処理部及びバイパス経路に導出する入力切替部と、信号処理部の出力信号及びバイパス経路の出力信号のうちいずれか１つの信号を複数の出力系統に導出する出力切替部とを備えるようにしている。
【００１０】
上記構成によれば、２入力系統のうちの１系統に入力されるシリアル信号が信号処理部及びバイパス経路に入力される前にシリアル／パラレル変換部でパラレル信号に変換されるので、各入力系統の信号が系統間で同種のパラレル信号に統一されることになり、この統一された状態で、２系統のパラレル信号が入力切替部により信号処理部及びバイパス経路に導出される構成であるので、信号処理部及びバイパス経路をシリアル信号及びパラレル信号で共用することができ、これにより信頼度が高く比較的小型でかつ安価な装置を提供できる。
【００１１】
また、入力切替部及び出力切替部は、パラレル信号といった低速な信号の切替を行なう構成であるので、シリアル入出力時におけるバイパス経路のインピーダンス管理や部品選定を考慮する必要がなく、これによりバイパス経路の設計が容易に行なえる。
【００１２】
さらに、信号処理部の出力及びバイパス経路の出力が出力切替部により複数の出力系統に選択的に導出される構成であるので、バイパス経路選択時に、シリアル入力−シリアル出力、パラレル入力−パラレル出力、シリアル入力−パラレル出力、パラレル入力−シリアル出力といったインタフェース変換機能を別途専用装置を用意する必要がなく安価に実現でき、また、シリアル１信号入力−シリアル複数信号出力、パラレル１信号入力−パラレル複数信号出力、シリアル１信号入力−パラレル複数信号出力、パラレル１信号入力−シリアル複数信号出力といった分配機能も別途専用装置を用意する必要がなく安価に実現できる。
【００１３】
また、上記構成において、２入力系統のシリアル／パラレル変換部が設けられていない系統に設けられ、入力パラレル信号に対し平衡／不平衡変換処理を行なう平衡／不平衡変換部と、複数の出力系統のパラレル／シリアル変換部が設けられていない系統に設けられ、入力パラレル信号に対し不平衡／平衡変換処理を行なう不平衡／平衡変換部とをさらに備えることを特徴とするので、パラレル信号入力時、パラレル信号出力時において、入力切替部及び出力切替部は、不平衡なパラレル信号の切替を行なうことになり、これにより入力切替部及び出力切替部を簡単な回路で構成することが可能となり、信頼性を高めるとともに、小型化及び低価格化にも寄与できる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【００１５】
図１は、この発明に係るスクランブル・バイパス切替装置の一実施形態の構成を示すブロック構成図である。図１において、符号１０１は、入力信号に対しスクランブルをかけて出力するスクランブル部である。このスクランブル部１０１には、スクランブル処理をバイパスするバイパス経路１０２が並列に設けられている。これらスクランブル部１０１及びバイパス経路１０２の入力信号を伝送する２入力系統のうちの一方の系統には、入力シリアル信号をパラレル信号に変換するシリアル／パラレル変換部（シリパラ変換）１０３が設けられ、他方の系統には、入力パラレル信号に対し平衡／不平衡変換処理を行なう平衡／不平衡変換部（平衡不平衡変換）１０４が設けられている。また、スクランブル部１０１及びバイパス経路１０２の出力信号を伝送する２出力系統の一方の系統には、入力パラレル信号をシリアル信号に変換するパラレル／シリアル変換部１０５が設けられ、他方の系統には、入力パラレル信号に対し不平衡／平衡変換処理を行なう不平衡／平衡変換部（不平衡平衡変換）１０６が設けられている。
【００１６】
さらに、シリアル／パラレル変換部１０３及び平衡／不平衡変換部１０４とスクランブル部１０１及びバイパス経路１０２との間には入力切替部１０７が介在されており、スクランブル部１０１及びバイパス経路１０２とパラレル／シリアル変換部１０５及び不平衡／平衡変換部１０６との間には出力切替部１０８が介在されている。入力切替部１０７は、シリアル／パラレル変換部１０３及び平衡／不平衡変換部１０４の出力のうちのいずれか一方をスクランブル部１０１及びバイパス経路１０２に導出するものである。出力切替部１０８は、スクランブル部１０１及びバイパス経路１０２の出力のうちのいずれか一方をパラレル／シリアル変換部１０５及び不平衡／平衡変換部１０６に導出するものである。なお、入力切替部１０７及び出力切替部１０８には、半導体回路が使用されている。
【００１７】
次に、上記構成において、以下の使用用途を例にして、その動作を説明する。
（１）シリアル入出力におけるスクランブル処理動作
シリアル信号は、シリアル／パラレル変換部１０３によりパラレル信号に変換され、入力切替部１０７により端子１０７ａに切り替えられてスクランブル部１０１及びバイパス経路１０２に導出される。そして、出力切替部１０８により端子１０８ｂに切り替えられることで、スクランブル部１０１の出力は、パラレル／シリアル変換部１０５に導出され、パラレル／シリアル変換部１０５でシリアル信号に変換されて後に、ドライバ１０９を介して出力される。
【００１８】
（２）シリアル入出力におけるバイパス出力処理動作
シリアル信号は、シリアル／パラレル変換部１０３によりパラレル信号に変換され、入力切替部１０７により端子１０７ａに切り替えられてスクランブル部１０１及びバイパス経路１０２に導出される。そして、出力切替部１０８により端子１０８ａに切り替えられることで、バイパス経路１０２の出力は、パラレル／シリアル変換部１０５に導出され、パラレル／シリアル変換部１０５でシリアル信号に変換されて後に、ドライバ１０９を介して出力される。
【００１９】
（３）パラレル入出力におけるスクランブル処理動作
パラレル信号は、平衡／不平衡変換部１０４で平衡／不平衡変換処理が施された後に、入力切替部１０７により端子１０７ｂに切り替えられてスクランブル部１０１及びバイパス経路１０２に導出される。そして、出力切替部１０８により端子１０８ｂに切り替えられることで、スクランブル部１０１の出力は、不平衡／平衡変換部１０６に導出され、不平衡／平衡変換部１０６で不平衡／平衡変換処理が施された後に、ドライバ１１０を介して出力される。
【００２０】
（４）パラレル入出力におけるバイパス出力処理動作
パラレル信号は、平衡／不平衡変換部１０４で平衡／不平衡変換処理が施された後に、入力切替部１０７により端子１０７ｂに切り替えられてスクランブル部１０１及びバイパス経路１０２に導出される。そして、出力切替部１０８により端子１０８ａに切り替えられることで、バイパス経路１０２の出力は、不平衡／平衡変換部１０６に導出され、不平衡／平衡変換部１０６で不平衡／平衡変換処理が施された後に、ドライバ１１０を介して出力される。
【００２１】
なお、以上の動作では、シリアル入力−シリアル出力、パラレル入力−パラレル出力を例に説明したが、シリアル入力−パラレル出力、パラレル入力−シリアル出力についても同様に実施できる。また、バイパス経路１０２を利用すれば、シリアル入力−パラレル出力、パラレル入力−シリアル出力といったインタフェース変換器としても使用できる。
【００２２】
また、上記出力系統はドライバ１０９，１１０により複数系統に分配されているので、シリアル１信号入力−シリアル複数信号出力、パラレル１信号入力−パラレル複数信号出力、シリアル１信号入力−パラレル複数信号出力、パラレル１信号入力−シリアル複数信号出力といった分配機能も実現できる。
【００２３】
さらに、上記スクランブル部１０１については、本来の機能からすれば暗号化を行なわないように設定すれば、本発明によるバイパス経路１０２を使わなくてもバイパスと同様な効果が得られる。しかし、この場合、スクランブル部１０１により大きな遅延が生じてしまうし、付加機能を持ったスクランブル部では、例えばエラー訂正符号の付加等により必ずしも入力と同じ信号を出力するとは限らない。
【００２４】
以上のように上記実施形態によれば、２入力系統のうちの１系統に入力されるシリアル信号がスクランブル部１０１及びバイパス経路１０２に入力される前にシリアル／パラレル変換部１０３でパラレル信号に変換されるので、２入力系統の信号が系統間で同種のパラレル信号に統一され、この統一された状態で、２系統のパラレル信号が入力切替部１０７によりスクランブル部１０１及びバイパス経路１０２に導出される構成であるので、スクランブル部１０１及びバイパス経路１０２をシリアル信号及びパラレル信号で共用することができ、これにより信頼度が高く装置の小型化及び低価格化にも寄与できる。
【００２５】
また、入力切替部１０７及び出力切替部１０８は、パラレル信号という低速な信号の切替を行なう構成であるので、シリアル入出力時におけるバイパス経路１０２のインピーダンス管理や部品選定を考慮する必要がなく、これによりバイパス経路１０２の設計が容易に行なえる。
【００２６】
さらに、スクランブル部１０１の出力及びバイパス経路１０２の出力が出力切替部１０８によりパラレル／シリアル変換部１０５及び不平衡／平衡変換部１０６に導出される構成であるので、バイパス経路選択時に、シリアル入力−シリアル出力、パラレル入力−パラレル出力、シリアル入力−パラレル出力、パラレル入力−シリアル出力といったインタフェース変換機能を別途専用装置を用意する必要がなく安価に実現できる。また、パラレル／シリアル変換部１０５の出力がドライバ１０９により複数の出力系統に分配され、不平衡／平衡変換部１０６の出力がドライバ１１０により複数の出力系統に分配される構成であるので、シリアル１信号入力−シリアル複数信号出力、パラレル１信号入力−パラレル複数信号出力、シリアル１信号入力−パラレル複数信号出力、パラレル１信号入力−シリアル複数信号出力といった分配機能も別途専用装置を用意する必要がなく安価に実現できる。
【００２７】
また、入力切替部１０７及び出力切替部１０８は、パラレル入出力時において、平衡／不平衡変換部１０４で不平衡なパラレル信号の切替を行なう構成であるので、入力切替部１０７及び出力切替部１０８をリレーを使わずに半導体回路といった簡単な回路で構成することができ、これにより信頼性が向上し、小型化及び低価格化に寄与できる。
【００２８】
なお、上記実施形態は、本来暗号化の目的で使用されるが、デジタル放送システムのメーカー調整時、ユーザ保守時等に上記したインタフェース変換機能及び分配機能が非常に有効となる。
【００２９】
また、上記実施形態では、スクランブル部１０１を例に説明したが、スクランブル処理以外の目的で本発明を使用するのであれば、他のスタジオ機器にも適用可能である。
【００３０】
さらに、上記実施形態では、入力切替部１０７及び出力切替部１０８を用いる例について説明したが、これに限定されることはなく、２入力系統のうちの一方の入力信号について、スクランブル部１０１及びバイパス経路１０２のいずれか一方に選択的に導出した後、処理を得た出力信号を複数の出力系統に選択的に導出するようなものであればどのような切替装置を使用しても実施可能である。
【００３１】
その他、本発明は、デジタル放送システムのスタジオ機器のみならず、信号処理・バイパス切替方式を採用するものならば、他の放送または通信メディアのスタジオ機器にも適用可能である。
【００３２】
【発明の効果】
以上詳述したようにこの発明によれば、シリアル信号及びパラレル信号に対し、信号処理及びバイパス出力処理を選択的に行なうことができるとともに、バイパス出力処理における信頼性の向上を図り、しかも簡単な構成でかつ安価に実現し得る信号処理・バイパス切替装置を提供することができる。
【図面の簡単な説明】
【図１】この発明に係わるスクランブル・バイパス切替装置の一実施形態の構成を示すブロック構成図。
【図２】従来考えられていたバイパス機能を備えたスクランブル装置の構成を示すブロック構成図。
【符号の説明】
１１，１６，１７，２２…リレー接点部、
１２…シリアル／パラレル変換部、
１３，１９…スクランブル部、
１４…パラレル／シリアル変換部、
１５，２１…ドライバ、
１８…平衡／不平衡変換部、
２０…不平衡／平衡変換部、
１０１…スクランブル部、
１０２…バイパス経路、
１０３…シリアル／パラレル変換部、
１０４…平衡／不平衡変換部、
１０５…パラレル／シリアル変換部、
１０６…不平衡／平衡変換部、
１０７…入力切替部、
１０８…出力切替部、
１０９，１１０…ドライバ。
【図１】
0004246888.tif 000002
【図２】
0004246888.tif 000003