(57)【特許請求の範囲】
【請求項１】
半導体基板（１）にキャビティ（２）を形成した後、
熱処理を行うことにより前記キャビティが閉じてなる基準圧力室（５）を形成し、前記半導体基板のうち基準圧力室に対応する部位に圧力検出用のダイヤフラム（６）を形成し、
しかる後、前記半導体基板に素子（７、８、９）を形成するようにした半導体圧力センサの製造方法であって、
前記基準圧力室を形成した後に前記半導体基板に対して行われる熱処理の温度をＴ1（℃）、前記基準圧力室の室温における内圧をＰ0（ａｔｍ）としたとき、これら熱処理の温度Ｔ1と内圧Ｐ0とが、次の数式１
【数１】
Ｔ1＜−４３０Ｐ0＋１４３０
の関係を満足するようにしたことを特徴とする半導体圧力センサの製造方法。
【請求項２】
前記基準圧力室（５）を形成する時に行われる熱処理の温度をＴ2（℃）としたとき、この熱処理の温度Ｔ2と前記内圧Ｐ0とが、次の数式２
【数２】
Ｔ2＜−４３０Ｐ0＋１４３０
の関係を満足していることを特徴とする請求項１に記載の半導体圧力センサの製造方法。
【請求項３】
前記半導体基板（１）の一面（１ａ）側に前記キャビティ（２）を形成した後、
前記キャビティを覆うように前記半導体基板の一面に別基板（３）を貼り合わせ、前記熱処理を行うことにより、前記半導体基板と前記別基板とを接合するとともに前記基準圧力室（５）を形成した後、
前記半導体基板の他面（１ｂ）側から前記半導体基板を薄肉化することにより、前記ダイヤフラム（６）を形成することを特徴とする請求項１に記載の半導体圧力センサの製造方法。
【請求項４】
前記半導体基板（１）の一面（１ａ）側に前記キャビティとしての複数個のトレンチ（１２）を形成した後、
前記熱処理を行って、前記半導体基板の内部にて前記複数個のトレンチが一体に連通した空間を形成するとともに前記半導体基板の一面側にて前記複数個のトレンチの開口部を閉塞させることにより、前記基準圧力室（５）および前記ダイヤフラム（６）を形成し、
しかる後、前記素子（７、８、９）を前記半導体基板に形成することを特徴とする請求項１または２に記載の半導体圧力センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板にキャビティを形成した後、熱処理を行うことにより該キャビティが閉じてなる基準圧力室を形成し、該半導体基板のうち基準圧力室に対応する部位に圧力検出用のダイヤフラムを形成し、しかる後、該半導体基板に素子を形成するようにした半導体圧力センサの製造方法に関する。
【０００２】
【従来の技術】
この種の半導体圧力センサの製造方法としては、例えば、特開平８−２３６７８８号公報、特開平６−１８３４５号公報、特開平１１−２９８００９号公報等に記載のものが提案されている。
【０００３】
これらの製造方法は、次のようである。まず、シリコン基板等よりなる半導体基板の一面側にキャビティ（凹部）を形成した後、該キャビティを覆うように半導体基板の一面に、半導体等よりなる別基板を貼り合わせる。そして、貼り合わせられた両基板に対して熱処理を行うことにより、半導体基板と別基板とを接合させて所定の内圧を有する基準圧力室を形成する。
【０００４】
また、この基準圧力室を形成することにより、半導体基板のうち基準圧力室に対応する部位即ちキャビティの底面側には、圧力検出用のダイヤフラムが形成される。その後、拡散や注入等の処理を行って歪みゲージや集積回路等の素子を半導体基板に形成することで、半導体圧力センサが出来上がる。
【０００５】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記従来の製造方法においては、次のような問題が生じることが分かった。上記従来の製造方法では、半導体基板に形成されたキャビティが閉じられた空間、即ち基準圧力室を形成した後に、この半導体基板に対して歪みゲージや集積回路等の素子を形成するようにしている。
【０００６】
この場合、基準圧力室を形成した後の工程（上記素子形成工程等）において、拡散や注入等の処理を行う際に半導体基板に対して熱処理が行われるが、この熱処理の温度が高すぎると、基準圧力室の内圧が大きくなり、ダイヤフラムが変形する。
【０００７】
すると、変形したダイヤフラムのうち応力が集中する部位には、結晶欠陥が生じる。例えば、ダイヤフラムのエッジ部等は、特に結晶欠陥が発生しやすい部位である。そして、結晶欠陥が発生した部位では、電気的なリークや機械的なリークが発生し、素子形成を阻害したり、ダイヤフラムの損傷（ひび割れ等）や基準圧力室の圧力漏れが生じたりする等の不具合が起こる。
【０００８】
本発明は上記問題に鑑み、半導体基板にキャビティを形成した後、熱処理を行うことによりキャビティが閉じてなる基準圧力室を形成し、半導体基板のうち基準圧力室に対応する部位に圧力検出用のダイヤフラムを形成し、しかる後、半導体基板に素子を形成するようにした半導体圧力センサの製造方法において、ダイヤフラムにおける結晶欠陥の発生を防止することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者等は、上記目的を達成するべく、次のような実験検討を行った。まず、キャビティが形成された半導体基板を用いて熱処理を行うことにより、上記基準圧力室及びダイヤフラムを形成した状態のもの（これをサブワークという）を作製した。そして、このサブワークについて、種々の温度で熱処理を加え、当該熱処理温度と基準圧力室の室温（２５℃）における内圧とを種々変えていったときに、ダイヤフラムに発生する結晶欠陥の有無を調べた。
【００１０】
その結果、種々の上記熱処理温度、基準圧力室の室温における内圧（キャビティ内圧）において、結晶欠陥の有無を示すと、図３のように示されることがわかった。この図３において、丸プロットは結晶欠陥無し、クロスプロットは結晶欠陥有りを示す。
【００１１】
つまり、上記熱処理温度と上記キャビティ内圧との関係において、ダイヤフラムに結晶欠陥が発生するかしないかの境界線が直線的なもの（図中の直線Ｌ１）であることがわかる。本発明は、この図３に示す様な、本発明者等が独自に見出した熱処理温度とキャビティ内圧との関係に基づいてなされたものである。
【００１２】
すなわち、請求項１に記載の発明は、半導体基板（１）にキャビティ（２）を形成した後、熱処理を行うことによりキャビティが閉じてなる基準圧力室（５）を形成し、半導体基板のうち基準圧力室に対応する部位に圧力検出用のダイヤフラム（６）を形成し、しかる後、半導体基板に素子（７、８、９）を形成するようにした半導体圧力センサの製造方法であって、基準圧力室を形成した後に半導体基板に対して行われる熱処理の温度をＴ1（℃）、基準圧力室の室温における内圧をＰ0（ａｔｍ）としたとき、これら熱処理の温度Ｔ1と内圧Ｐ0とが、次の数式３の関係を満足するようにしたことを特徴としている。
【００１３】
【数３】
Ｔ1＜−４３０Ｐ0＋１４３０
つまり、基準圧力室を形成した後に、半導体基板に対して歪みゲージや集積回路等の素子を形成するために熱処理を行ったり、あるいは半導体基板に対して何らかの熱処理を加える工程を行ったりする場合に、これら熱処理の温度Ｔ1を、（−４３０Ｐ0＋１４３０）℃未満とすれば、ダイヤフラムにおける結晶欠陥の発生を防止することができる。
【００１４】
なお、この場合、基準圧力室は、所定の温度および所定の圧力環境下にて形成されるが、この基準圧力室形成時の温度および圧力をボイル−シャルルの法則を用いて設定することにより、基準圧力室の室温における内圧を所望の圧力にすることが可能である。
【００１５】
ところで、上記した従来の製造方法では、半導体基板と別基板とを接合させて基準圧力室を形成する工程の際、半導体基板にはキャビティが形成されているが、この半導体基板におけるキャビティの底面側は、ダイヤフラムとして構成される部分である。
【００１６】
ここで、この半導体基板におけるキャビティの底面側の部位が薄い場合、半導体基板と別基板とを接合させて基準圧力室を形成する際の熱処理により、当該部位が変形して結晶欠陥が発生する可能性がある。従って、このような場合には、基準圧力室を形成した後に半導体基板に対して行われる熱処理の温度だけでなく、基準圧力室を形成する時に行われる熱処理の温度も、結晶欠陥の発生に大きく影響すると考えられる。
【００１７】
また、２０００年３月２８日から３１日に渡って青山学院大学にて行われた、第４７回応用物理学関係連合講演会では、（株）東芝  セミコンダクター社の佐藤等により、「シリコンの表面マイグレーションを利用した新しい基板エンジニアリング」が報告されている（２０００年春季  第４７回応用物理学関係連合講演会  講演予稿集Ｎｏ．２、ｐ．８８８−８８９）。
【００１８】
その内容は、シリコン基板上に予めアスペクト比の大きなトレンチ構造を形成しておき、このシリコン基板を水素等の還元雰囲気中にて熱処理することで、シリコンの表面マイグレーションを利用して基板内部に空洞を形成することができる、というものである。
【００１９】
そして、この現象を利用すれば、半導体基板にキャビティとしてのトレンチを形成した後、熱処理を行うことにより、該トレンチの開口部が閉じてなる基準圧力室を形成でき、同時に、基準圧力室に対応する部位に圧力検出用のダイヤフラムを形成することができる、と考えられる。そして、このようにして、基準圧力室およびダイヤフラムを形成した後、半導体基板に素子を形成することで、半導体圧力センサを製造することができる。
【００２０】
従って、この場合にも、基準圧力室を形成すると同時に薄いダイヤフラムが形成されるため、基準圧力室を形成した後に半導体基板に対して行われる熱処理の温度だけでなく、基準圧力室を形成する時に行われる熱処理の温度も、ダイヤフラムにおける結晶欠陥の発生に大きく影響すると考えられる。請求項２に記載の発明は、このような場合も、想定した半導体圧力センサの製造方法に係るものである。
【００２１】
すなわち、請求項２に記載の発明では、基準圧力室（５）を形成する時に行われる熱処理の温度をＴ2（℃）としたとき、この熱処理の温度Ｔ2と上記の内圧Ｐ0（ａｔｍ）とが、次の数式４の関係を満足するようにしたことを特徴としている。
【００２２】
【数４】
Ｔ2＜−４３０Ｐ0＋１４３０
つまり、本発明によれば、基準圧力室を形成した後に半導体基板に対して行われる熱処理の温度Ｔ1とともに、基準圧力室を形成する時に行われる熱処理の温度Ｔ2も、（−４３０Ｐ0＋１４３０）℃未満とするように制御する。それにより、ダイヤフラムにおける結晶欠陥の発生の防止を、より高レベルにて実現することができる。
【００２３】
また、請求項３に記載の発明では、半導体基板（１）の一面（１ａ）側にキャビティ（２）を形成した後、キャビティを覆うように半導体基板の一面に別基板（３）を貼り合わせ、熱処理を行うことにより、半導体基板と別基板とを接合するとともに基準圧力室（５）を形成した後、半導体基板の他面（１ｂ）側から半導体基板を薄肉化することにより、ダイヤフラム（６）を形成することを特徴としている。
【００２４】
つまり、本発明では、請求項１に記載の発明における基準圧力室およびダイヤフラムを形成する工程を、キャビティを覆うように半導体基板の一面に別基板を貼り合わせ熱処理を行うことにより半導体基板と別基板とを接合して基準圧力室を形成する工程と、この工程の後に半導体基板を薄肉化することでダイヤフラムを形成する工程との２工程よりなるものとしている。
【００２５】
それによれば、基準圧力室を形成する時に行われる熱処理の際には、半導体基板におけるキャビティの底面側の部位は、最終的に薄肉化されたダイヤフラムの厚さよりも厚いものとすることができる。そのため、基準圧力室を形成する時に行われる熱処理の温度によって半導体基板におけるキャビティの底面側の部位が変形して結晶欠陥が発生するという可能性を、低くすることができる。
【００２６】
従って、請求項３に記載の製造方法によれば、ダイヤフラムにおける結晶欠陥の発生の防止を、より高レベルにて実現することができる。
【００２７】
また、請求項４に記載の発明では、半導体基板（１）の一面（１ａ）側にキャビティとしての複数個のトレンチ（１２）を形成した後、熱処理を行って、半導体基板の内部にて複数個のトレンチが一体に連通した空間を形成するとともに半導体基板の一面側にて複数個のトレンチの開口部を閉塞させることにより、基準圧力室（５）およびダイヤフラム（６）を形成し、しかる後、素子（７、８、９）を半導体基板に形成することを特徴としている。
【００２８】
本発明によれば、請求項１または請求項２に記載の製造方法において、上記したシリコンの表面マイグレーションを利用した半導体圧力センサの製造方法を実現することができる。
【００２９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００３０】
【発明の実施の形態】
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。図１は本発明の第１実施形態に係る半導体圧力センサＳ１の概略断面図である。図１において、１は半導体基板であり、本例ではｎ型で面方位が（１００）のシリコン単結晶基板である。
【００３１】
この半導体基板１の一面（図１中の下側の面）１ａには、当該一面１ａから凹んだ凹部としてのキャビティ２が形成されている。そして、半導体基板１の一面１ａには、このキャビティ２を覆うように、半導体やガラス等よりなる別基板３が接合されている。本例では、別基板３は半導体基板１と同じくシリコン単結晶基板であり、半導体基板１と別基板３とは、シリコン酸化膜４を介して接合されている。
【００３２】
別基板３の接合によりキャビティ２は閉塞された空間となり、この空間は所定の内圧を有する基準圧力室５として構成されている。そして、半導体基板１のうち基準圧力室５に対応する部位即ちキャビティ２の底面側の部位には、薄肉化された薄肉部としての圧力検出用のダイヤフラム６が形成されている。
【００３３】
このダイヤフラム６の厚さは限定しないが、比較的厚いものから、材料力学で言う大撓み論（ダイヤフラムにかかる圧力とダイヤフラムの最大撓みとの関係が非直線的であること）が適用されるような薄いもの（例えば厚さ数μｍ程度）まで採用可能である。一例を挙げると、このダイヤフラム６は、１５０μｍ□、厚さ２．５μｍの平面形状が四角形のものであり、その場合、基準圧力室５の室温における内圧は０．６ａｔｍ以下とすることができる。
【００３４】
また、半導体基板１の一面１ａとは反対側の他面１ｂには、ダイヤフラム６に対応する領域に、歪みゲージ７が形成されている。この歪みゲージ７は、例えばブリッジ回路を構成することにより、ダイヤフラム６が歪んだときに発生する応力に応じた電気的な信号を出力するためのものであり、本例ではＰ+層として構成されている。
【００３５】
また、半導体基板１の他面１ｂは、電気的絶縁性を有する絶縁膜（本例では酸化膜）８により被覆されており、この絶縁膜８の上には、電極９が絶縁膜８に形成されたコンタクトホールを介して歪みゲージ７と電気的に接続された状態で形成されている。この電極９は、歪みゲージ７からの信号を外部へ出力するための配線部やワイヤボンディング用のパッド部等として構成される。
【００３６】
上記した半導体圧力センサＳ１は、基準圧力室５を有する絶対圧センサであり、半導体基板１の他面１ｂ側からダイアフラム６が圧力を受けて変形すると、このダイヤフラム６の変形によって生じる歪みに応じて、歪みゲージ７から信号が出力される。歪みゲージ７からの出力信号は、上記配線部やパッド部としての電極９を介して、外部に設けられた信号処理回路等へ出力される。このようにして、圧力が検出されるようになっている。
【００３７】
次に、上記構成を有する半導体圧力センサＳ１の製造方法について述べる。図２は、半導体圧力センサＳ１の製造方法を上記図１に対応した断面にて示す工程図であって、図２中の（ａ）〜（ｆ）の順に、半導体圧力センサＳ１の製造途中の状態を示すものである。
【００３８】
まず、図２（ａ）に示す様に、半導体基板（本例では、ｎ型（１００）のシリコン単結晶基板）１を用意し、この半導体基板１の一面１ａに、熱酸化等によりなる酸化膜（本例ではシリコン酸化膜）１０を成膜した後、キャビティ２を形成する領域に対応した酸化膜１０をホトエッチングによりパターニングする（酸化膜形成工程）。
【００３９】
そして、図２（ｂ）に示す様に、酸化膜１０をマスクとして、例えば、ＫＯＨ（水酸化カリウム）やＴＭＡＨ（テトラメチルアンモニウムハイドロオキシド）等の溶液を用いて異方性エッチングを行うことにより、半導体基板１の一面１ａ側にキャビティ（凹部）２を形成する（キャビティ形成工程）。
【００４０】
次に、図２（ｃ）に示す様に、半導体基板１の一面１ａの酸化膜１０を除去する。具体的には、ＨＦ：Ｈ2Ｏ＝１：１０の溶液を用いてウエットエッチング等により行う（酸化膜除去工程）。
【００４１】
次に、図２（ｄ）に示す様に、一面に熱酸化により形成された酸化膜（本例ではシリコン酸化膜）４を有する別基板（本例ではシリコン単結晶基板）３を用意し、減圧雰囲気中において、キャビティ２を覆うように半導体基板１の一面１ａに酸化膜４を介して別基板３を貼り合わせ、熱処理することで接合する。
【００４２】
具体的には、真空装置のチャンバ内に半導体基板１と別基板３を投入し、真空引きを行い該チャンバ内に所定の圧力雰囲気を形成した後、この圧力雰囲気において、半導体基板１と別基板３とを貼り合わせ、その後、接合強度を高めるために熱処理（例えば１１００〜１１５０℃）を行う。これにより、両基板１、３間は酸化膜４を介して共有結合によって接合される。
【００４３】
このように、キャビティ２を覆うように半導体基板１の一面１ａに別基板３を貼り合わせ、熱処理を行うことにより、半導体基板１と別基板３とを接合することによって、基準圧力室５が形成される（基準圧力室形成工程）。
【００４４】
なお、このとき、両基板１、３の貼り合わせにおける雰囲気の圧力は、最終的に出来上がった基準圧力室５の室温（２５℃）における内圧が所望の圧力となるように、ボイル−シャルルの法則から決めることができる。例えば、上記したように、ダイヤフラム６が１５０μｍ□、厚さ２．５μｍの平面四角形であり、基準圧力室５の室温における内圧が０．６ａｔｍ程度である場合、上記貼り合わせにおける雰囲気の圧力は、１０-6Ｔｏｒｒ（１３３×１０-6Ｐａ）程度とすることができる。
【００４５】
次に、図２（ｅ）に示す様に、半導体基板１の他面１ｂ側から半導体基板１を薄肉化することによりダイヤフラム６を形成する（ダイヤフラム形成工程）。この薄肉化は、具体的には、研削および研磨により行うか、または、シリコンのウェットエッチングにより行うことができる。
【００４６】
その後、図２（ｆ）に示す様に、歪みゲージ７を半導体基板１の他面１ｂに形成する。この歪みゲージ７は、例えばボロンの拡散によりＰ+層を形成する等により作られる。
【００４７】
次に、熱酸化等により絶縁膜８を成膜し、アルミニウムの蒸着やスパッタ等により、電極９を形成する。こうして、これら歪みゲージ７、絶縁膜８、電極９、場合によっては集積回路等の素子を半導体基板１に形成すると、上記図１に示す半導体圧力センサＳ１が完成する。
【００４８】
ところで、上記製造方法によれば、基準圧力室５を形成する基準圧力室形成工程、及び基準圧力室５を形成した後の素子形成工程において、半導体基板１に対して熱処理が施される。例えば、基準圧力室５を形成した後に半導体基板１に対して行われる熱処理（熱酸化や不純物拡散等）の温度Ｔ1は１１５０℃、基準圧力室５を形成する時に行われる熱処理の温度Ｔ2は１１００〜１１５０℃程度である。
【００４９】
ここにおいて、本第１実施形態では、ダイヤフラム６における結晶欠陥の発生を防止すべく、基準圧力室５の室温における内圧をＰ0（ａｔｍ）としたとき、これらの熱処理温度Ｔ1、Ｔ2を、（−４３０Ｐ0＋１４３０）℃未満とするようにしている。この関係を採用した根拠について述べる。
【００５０】
本発明者等は、ダイヤフラム６における結晶欠陥の発生を防止するべく、次のような実験検討を行った。まず、本例の半導体圧力センサＳ１において、上記製造方法におけるダイヤフラム形成工程まで行い、基準圧力室５の室温（２５℃）における内圧（ａｔｍ）を色々変えたもの（これをサブワークという）を作製した。
【００５１】
そして、各サブワークについて、種々の熱処理温度（℃）に供した後、ＳＥＭやＴＥＭ等の電子顕微鏡による観察を行うことにより、ダイヤフラム６に発生する結晶欠陥の有無を調べるという実験を行った。
【００５２】
ここで、結晶欠陥は、半導体基板１における結晶格子構造（本例ではシリコン単結晶の格子構造）に転位が導入されることであり、この転位は、熱処理温度が高すぎる場合、基準圧力室５の内圧がダイヤフラム６の降伏応力を越える程大きくなり、ダイヤフラム６が塑性変形することで発生する。
【００５３】
そして、上記実験の結果、基準圧力室の室温における内圧（キャビティ内圧、ａｔｍ）を横軸、上記熱処理温度（℃）を縦軸として、種々のキャビティ内圧及び熱処理温度において、ダイヤフラム６に発生する結晶欠陥の有無を示したものが、図３である。この図３において、丸プロット（○）は結晶欠陥無し、クロスプロット（×）は結晶欠陥有りを示す。
【００５４】
図３中に直線Ｌ１として示す様に、上記キャビティ内圧と熱処理温度との関係において、ダイヤフラム６に結晶欠陥が発生するかしないかの境界線が直線的なものとなっていることがわかる。つまり、当該直線Ｌ１を境界線として上側の領域ではダイヤフラム６に結晶欠陥が発生し、下側の領域ではダイヤフラム６に結晶欠陥が発生しない。
【００５５】
ここで、図３における熱処理温度は、基準圧力室５を形成した後に半導体基板１に対して行われる熱処理の温度に相当することから、基準圧力室５を形成した後に半導体基板１に対して行われる熱処理の温度をＴ1（℃）、基準圧力室５の室温における内圧をＰ0（ａｔｍ）としたとき、上記直線Ｌ１は、次の数式５にて表される。
【００５６】
【数５】
Ｔ1＝−４３０Ｐ0＋１４３０
そして、図３からダイヤフラム６における結晶欠陥の発生を防止するためには、上記熱処理温度Ｔ1、内圧Ｐ0を、直線Ｌ１よりも下側の領域の範囲にて設定すれば良いことがわかる。
【００５７】
つまり、基準圧力室５を形成した後に、半導体基板１に対して歪みゲージ７や集積回路等の素子を形成するために熱処理を行ったり、あるいは半導体基板１に対して何らかの熱処理を加える工程を行う場合に、熱処理温度Ｔ1を（−４３０Ｐ0＋１４３０）℃未満とすれば良いのである。
【００５８】
また、図３に示す結果は、図３における熱処理温度が、基準圧力室５を形成する時（基準圧力室形成工程）に半導体基板１に対して行われる熱処理温度Ｔ2に相当する場合にも当てはまる。
【００５９】
つまり、この熱処理温度Ｔ2を（−４３０Ｐ0＋１４３０）℃未満とすれば、基準圧力室形成工程において、ダイヤフラム６に相当するキャビティ２の底面側の部位が変形して結晶欠陥が発生するのを防止することができるため、結果的に、ダイヤフラム６における結晶欠陥の発生の防止を、より高レベルにて実現することができる。
【００６０】
なお、上記製造方法においては、基準圧力室形成工程においては、半導体基板１におけるキャビティ２の底面側の部位は、薄肉化される前のダイヤフラムに相当する部位である。そのため、当該部位は、最終的なダイヤフラム６の厚さよりも厚いものとなっており、基準圧力室形成工程時の熱処理温度Ｔ2によっても、比較的塑性変形しにくく結晶欠陥も発生しにくい。
【００６１】
そのため、上記製造方法においては、上記熱処理温度Ｔ1のみを（−４３０Ｐ0＋１４３０）℃未満として、上記熱処理温度Ｔ2は（−４３０Ｐ0＋１４３０）℃以上としても、ダイヤフラム５における結晶欠陥の発生を防止することができる。しかし、両方の熱処理温度Ｔ1及びＴ2を（−４３０Ｐ0＋１４３０）℃未満とすれば、結果的に、ダイヤフラム６における結晶欠陥の発生の防止を、より高レベルにて実現することができる。
【００６２】
また、上記製造方法においては、ダイヤフラム形成工程を省いて、キャビティ形成工程においてダイヤフラム６を形成してもよい。例えば、キャビティ形成のための異方性エッチングやドライエッチングを、最終的なダイヤフラム６の厚さとなるまで実行することにより、ダイヤフラム６を形成することができる。
【００６３】
この場合、基準圧力室形成工程には、薄肉化されたダイヤフラム６が形成された半導体基板１が供されることとなる。半導体基板１におけるキャビティ２の底面側の部位が、薄いダイヤフラム６として構成されている場合、半導体基板１と別基板３とを接合させて基準圧力室５を形成する際の熱処理温度Ｔ2により、ダイヤフラム６が塑性変形して結晶欠陥が発生する可能性が大きくなる。
【００６４】
従って、この場合には、基準圧力室５を形成した後に半導体基板１に対して行われる熱処理温度Ｔ1だけでなく、基準圧力室５を形成する時に行われる熱処理温度Ｔ2も、結晶欠陥の発生に大きく影響するため、両方の熱処理温度Ｔ1及びＴ2を（−４３０Ｐ0＋１４３０）℃未満とすることが好ましい。
【００６５】
（第２実施形態）
本発明の第２実施形態として、「解決手段」の欄にて述べたような、シリコンの表面マイグレーションを利用した半導体圧力センサＳ２の概略断面を図４に示す。このセンサＳ２は、半導体基板１内に閉じた空間としての基準圧力室５が形成され、この基準圧力室５に対応する半導体基板１の一面１ａ側に薄肉部としてのダイヤフラム６が形成されている。
【００６６】
また、センサＳ２には、上記図１に示すセンサＳ１と同様に、例えばＰ+層よりなる歪みゲージ７、絶縁膜（本例では酸化膜）８が形成され、アルミ等よりなる電極９が絶縁膜８に形成されたコンタクトホールを介して歪みゲージ７と電気的に接続された状態で形成されている。また、場合によっては、集積回路等の素子が形成され、センサＳ２の最表面はシリコン窒化膜（ＳｉＮ）等よりなる保護膜１１にて被覆されている。
【００６７】
こうして、図４に示すセンサＳ２も、基準圧力室５を有する絶対圧センサとして構成され、上記図１に示すセンサＳ１と同様に圧力検出ができるようになっている。
【００６８】
このセンサＳ２は、上記した第４７回応用物理学関係連合講演会の講演予稿集に記載の方法に準じて製造することができる。その製造方法を図５に示す。例えば、シリコンよりなる半導体基板１を用意し（図５（ａ））、その半導体基板１の一面１ａを、後述するトレンチ１２を形成する部位に開口部１３を有するシリコン酸化膜等よりなるマスク１４にて被覆する（図５（ｂ））。
【００６９】
次に、通常のトレンチエッチング方法を用いて、半導体基板１の一面１ａにキャビティとしてのアスペクト比の大きな複数個のトレンチ１２を形成した（キャビティ形成工程）後、マスク１４をフッ酸（ＨＦ）エッチングやドライエッチング等により、除去する（図５（ｃ））。
【００７０】
次に、トレンチ１２が形成された半導体基板１を、水素等の還元雰囲気中にて例えば１１００℃〜１１５０℃程度の熱処理を行う。すると、シリコンの表面マイグレーションによって、半導体基板１の内部にて複数個のトレンチ１２が一体に連通した空間を形成するとともに半導体基板１の一面１ａ側にて複数個のトレンチ１２の開口部が閉塞する。
【００７１】
これにより、半導体基板１内の閉塞した空間が基準圧力室５となり、半導体基板１の一面１ａ側における閉塞部がダイヤフラム６として構成される（基準圧力室形成工程）。この状態が図５（ｄ）に示される。次に、半導体基板１に歪みゲージ、絶縁膜、電極等の素子を形成する（素子形成工程）ことで、図４に示す半導体圧力センサＳ２が完成する。
【００７２】
そして、本第２実施形態の製造方法においても、基準圧力室５を形成した後に半導体基板１に対して行われる熱処理温度Ｔ1を、（−４３０Ｐ0＋１４３０）℃未満とすることにより、ダイヤフラム６における結晶欠陥の発生を防止することができる。
【００７３】
例えば、歪みゲージ７がボロンの拡散により形成されたＰ+層である場合、ボロンの打ち込み後、１０５０度程度で熱処理し拡散を行う。また、絶縁膜８がシリコン酸化膜（ＳｉＯ2）である場合、絶縁膜８は１０５０℃程度の熱処理により形成される。また、電極９がアルミの場合、数百℃で蒸着形成し、更に、保護膜１１がプラズマＣＶＤにより形成されたＳｉＮの場合、ＳｉＮ形成時に２００℃程度の熱がかかる。
【００７４】
また、本実施形態では、基準圧力室形成工程にて同時に薄いダイヤフラム６が形成される。そのため、熱処理温度Ｔ1だけでなく、基準圧力室５を形成する時に行われる熱処理温度Ｔ2も（−４３０Ｐ0＋１４３０）℃未満とする（例えば１１００℃〜１１５０℃程度）ことにより、ダイヤフラム６における結晶欠陥の発生の防止を、より高レベルにて実現することができる。
【００７５】
なお、本実施形態における基準圧力室形成工程では、半導体基板１を密閉容器（図示せず）に入れ、水素等の還元性雰囲気にて熱処理を行うが、このとき、上記密閉容器内に流す還元性ガスの流量を調整する等により、最終的に、室温になったとき、基準圧力室５内の内圧Ｐ0（ａｔｍ）が所望の値となるように、密閉容器内の圧力を調整することができる。
【００７６】
（他の実施形態）
なお、上記図１に示す半導体圧力センサＳ１においては、別基板３はシリコン単結晶基板等の半導体基板以外にも、ガラス基板（ガラス台座）であってもよい。この場合、半導体基板１と別基板３とは、陽極接合により接合され、この陽極接合における熱処理温度が上記熱処理温度Ｔ1に相当する。
【００７７】
また、上記半導体圧力センサＳ１、Ｓ２は、基準圧力室５を有する絶対圧センサであったが、本発明はこれに限定されるものではなく、上記特開平８−２３６７８８号公報に記載されているような相対圧センサでもよい。
【００７８】
この場合、例えば、上記図１に示すセンサＳ１において、別基板３に外部から基準圧力室５に連通する孔（圧力導入孔）を形成し、この孔から導入される圧力と半導体基板１の一面１ａ側からの圧力とをダイヤフラム６に受圧させ、両圧力の相対圧力を検出するようにすればよい。
【００７９】
以上述べてきたように、本発明は、半導体基板にキャビティを形成した後、熱処理を行うことにより該キャビティが閉じてなる基準圧力室を形成し、該半導体基板のうち基準圧力室に対応する部位に圧力検出用のダイヤフラムを形成し、しかる後、該半導体基板に素子を形成するようにした半導体圧力センサの製造方法に適用可能なものであり、細部は適宜設計変更可能である。
【００８０】
そして、本発明は、このような半導体圧力センサの製造方法において、上記した各熱処理温度Ｔ１、Ｔ２を基準圧力室の室温における内圧Ｐ0との関係で規定したものであり、ダイヤフラムにおける結晶欠陥の発生を防止するという本発明の効果は、比較的厚いものダイヤフラムから、材料力学で言う上記大撓み論が適用されるような薄いダイヤフラムにまで、有効に発揮される。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体圧力センサの概略断面図である。
【図２】図１に示す半導体圧力センサの製造方法を示す工程図である。
【図３】種々のキャビティ内圧及び熱処理温度においてダイヤフラムに発生する結晶欠陥の有無を示す図である。
【図４】本発明の第２実施形態に係る半導体圧力センサの概略断面図である。
【図５】図４に示す半導体圧力センサの製造方法を示す工程図である。
【符号の説明】
１…半導体基板、１ａ…半導体基板の一面、１ｂ…半導体基板の他面、
２…キャビティ、３…別基板、５…基準圧力室、６…ダイヤフラム、
７…歪みゲージ、８…絶縁膜、９…電極。
【図１】
0004250868.tif 000002
【図２】
0004250868.tif 000003
【図３】
0004250868.tif 000004
【図４】
0004250868.tif 000005
【図５】
0004250868.tif 000006