(57)【特許請求の範囲】
【請求項１】
入力データを上位ビット・データと下位ビット・データに分割する段階と、
直前のフレームの上位ビット・データと現在のフレームの上位ビット・データの組み合わせから、
現在のフレームの上位ビット・データと直前のフレームの上位ビット・データの間に変化があるかどうかにより現在のフレームの上位ビット・データを修正するための修正データが設定されたルックアップ・テーブルを用いて、第１修正データを導き出す段階と、
直前のフレームの前記上位ビット・データと現在のフレームの前記上位ビット・データより上位ビット・データのみを比較して１大きい上位ビット・データとの組み合わせから、前記ルックアップ・テーブルを用いて、第２修正データを導き出す段階と、
前記第１修正データと第２修正データとが同一であるかどうかを判断する段階と、
前記第１修正データと第２修正データとが同一である場合に、前記下位ビット・データを特定の値に置換する段階と、
第１修正データを現在の上位ビット・データとする段階と、を含むことを特徴とする液晶表示装置の駆動方法。
【請求項２】
前記第１修正データと第２修正データとが異なる場合に、前記下位ビット・データをそのまま維持する段階を更に含むことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
上位ビット・データとされた前記第１修正データに前記下位ビット・データを加算して液晶表示パネルに入力する段階を更に含むことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項４】
入力ラインから入力された現在のフレームの入力データの上位ビット・データを遅延させることにより、直前フレームの入力データの上位ビット・データを出力するメモリと、
現在のフレームの上位ビット・データと直前のフレームの上位ビット・データの間に変化があるかどうかにより現在のフレームの上位ビット・データを修正するための修正データが設定されたルックアップ・テーブルと、
前記メモリから出力された直前のフレームの上位ビット・データと前記入力ラインから入力された現在のフレームの上位ビット・データとの組み合わせから、前記ルックアップ・テーブルを用いて導き出された第１修正データと、前記直前のフレームの上位ビット・データと前記現在のフレームの前記上位ビット・データより上位ビット・データのみを比較して１大きい上位ビット・データとの組み合わせから、前記ルックアップ・テーブルを用いて導き出された第２修正データとの同一性を判断する比較器と、
前記比較器により前記第１修正データと第２修正データとが同一と判断されると前記下位ビット・データを特定の値に置換する下位ビット変換器と、を具備し、さらに第１修正データを現在の上位ビット・データとすることを特徴とする液晶表示装置の駆動装置。
【請求項５】
前記下位ビット変換器は前記第１修正データと第２修正データとが異なる場合前記下位ビット・データをそのまま維持することを特徴とする請求項４に記載の液晶表示装置の駆動装置。
【請求項６】
データラインとスキャニング信号が供給されるゲートラインとを有する液晶表示パネルを備える液晶表示装置を駆動する、液晶表示装置の駆動装置であって、
前記第１修正データと前記下位ビット変換器の出力データを前記液晶表示パネルのデータラインに供給するためのデータ駆動部と、
前記液晶表示パネルのゲートラインにスキャニング信号を供給するためのゲート駆動部と、
前記入力データを前記入力ラインに供給すると共に前記データ駆動部とゲート駆動部を制御するためのタイミング制御器と、
を更に具備することを特徴とする請求項４に記載の液晶表示装置の駆動装置。
【請求項７】
前記データ駆動部には上位ビット・データと下位ビット・データが加算されて供給されることを特徴とする請求項６に記載の液晶表示装置の駆動装置。
【請求項８】
前記下位ビット変換器は、
前記比較器の出力信号を反転させるための第１インバータと、
前記第１インバータの出力信号と前記入力ラインからの下位ビット・データをＮＡＮＤ演算するＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力信号を反転させるための第２インバータと、
を具備することを特徴とする請求項４に記載の液晶表示装置の駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に画質を向上させた液晶表示装置の駆動方法及び装置に関するものである。
【０００２】
【従来の技術】
通常、液晶表示装置は、ビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブマトリックスタイプの液晶表示装置は動画の表示に適している。アクティブマトリックスタイプの液晶表示装置に使用されるスイッチング素子としては、主に薄膜トランジスタ（以下、″ＴＦＴ″という）が利用されている。
【０００３】
このような液晶表示装置は、液晶に固有の粘性及び弾性の特性により応答速度が遅いという短所がある。
【０００４】
図１に示すように、従来の高速駆動方法は動画を表示する際のデータ（ＶＤ）レベルの変化に対して応答速度が遅いために、対応する表示輝度（ＢＬ）が所望の輝度に到達できなくなることが原因で、色と輝度の表現が不正確になる。その結果、動画像のモーション・ブラーリング（Motion Burring）現象が表れ、明暗比の低下により表示品質が劣化する。
【０００５】
このような液晶表示装置の遅い速度を改善するために、アメリカ特許第５、４９５、２６５号とＰＣＴ国際公開番号ＷＯ９９/０５５６７にはルックアップ・テーブルを利用してデータに変化があるかどうかを判断することに基づいてデータを修正する方法（以下、′高速駆動′という）が提案されている。この高速駆動方法は図２のような原理でデータを修正するものである。
【０００６】
図２に示すように、従来の高速駆動方法は、入力データ（ＶＤ）を修正した修正データ（ＭＶＤ）を液晶セルに印加して所望の輝度（ＭＢＬ）を得るものである。この高速駆動方法は、１フレーム期間中に入力データの輝度に対応して所望の輝度が得られるように、データに変化があるか否かに基づき、以下のように入力データを修正する。従って、高速駆動方法を利用する液晶表示装置は、データ値を修正して補償することにより液晶応答速度が遅いことに起因する動画像のモーション・ブラーリング現象を緩和し、所望の色と輝度を有する画像を表示することができる。
【０００７】
高速駆動方法は、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）それぞれの最上位ビット・データ（ＭＳＢ）を比較して、最上位ビット・データ（ＭＳＢ）に変化があると、ルックアップ・テーブルを参照して該当する修正データ（Ｍデータ）を選択し、図３のように修正する。
【０００８】
最上位のビット・データ（ＭＳＢ）を４ビットに限定した場合に、高速駆動方法のルックアップ・テーブルは下の表１及び表２のようになる。
【０００９】
【表１】
0004301772.tif 000002
【表２】
0004301772.tif 000003
表１及び表２において、左側の列は以前のフレーム（Ｆｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上行は現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）である。表１は最上位４ビット（２０、２１、２２、２３）を１０進数で表現したルックアップ・テーブル情報である。表２は８ビットのデータの中に最上位４ビットの加重値（２４、２５、２６、２７）を適用したルックアップ・テーブルである。
【００１０】
最上位ビット・データ（ＭＳＢ）だけを修正することはハードウェアーとして具体化する際にメモリとルックアップ・テーブルの容量を減らすために必要である。このように実現された駆動装置を図４に示す。
【００１１】
図４に示すように、従来の高速駆動装置は上位ビット・バスライン（４２）に接続されたフレーム・メモリ（４３）と、上位ビット・バスライン（４２）とフレーム・メモリ（４３）の出力端子両方に接続されたルックアップ・テーブル（４４）とを具備する。
【００１２】
フレーム・メモリ（４３）は上位ビット・データ（ＭＳＢ）を１フレームの間に保存し、保存されたデータをルックアップ・テーブル（４４）に供給する。ここで、上位ビット・データ（ＭＳＢ）は８ビットのデータのうち上位４ビットに設定される。
【００１３】
ルックアップ・テーブル（４４）は、上位ビット・バスライン（４２）から入力される現在のフレーム（Ｆｎ）の上位ビット・データ（ＭＳＢ）と、フレーム・メモリ（４３）から入力される直前のフレーム（Ｆｎ−１）の上位ビット・データ（ＭＳＢ）を表１及び表２で比較し、該当する修正データ（Ｍデータ）を選択して出力する。修正された上位ビット・データ（Ｍデータ）は下位ビット・バスライン（４１）を経由してバイパスされる下位ビット・データ（ＬＳＢ）と加算されて液晶表示装置に入力される。
【００１４】
このような４ビットの上位ビット・データ（ＭＳＢ）だけを修正する高速駆動方法及び装置には、図５のように下位ビット・データ（ＬＳＢ）値によるグレイスケール間の差が殆どないのにもかかわらず、実際に修正された８ビットデータ値の差が大きくなる問題点がある。この場合、肉眼では殆ど差を感じられない実際のグレイスケール値が、肉眼に感じられるほどの輝度の差になって表れるので、その分画質が劣化する。
【００１５】
図５において、バンド（Ｘ、Ｙ）は、修正された４ビットの最上位ビット・データ（ＭＳＢ）に修正されない４ビットの最下位ビットを加えた値を、各最上位ビット・データ（ＭＳＢ）別に分割した修正データ・バンドと定義される。ここで、Ｘは直前のフレーム（Ｆｎ−１）の最上位ビット・データ（ＭＳＢ）値を８ビット・データで表した値であり、Ｙは現在のフレーム（Ｆｎ）の最上位ビット・データ（ＭＳＢ）値を８ビット・データで表した値である。斜体で表記したデータは、各バンド（Ｘ、Ｙ）の最上位ビット値を表１及び表２のルックアップ・テーブルに当てはめて修正したデータを意味する。
【００１６】
表２及び図５に示すように、各バンドのルックアップ・テーブルにより修正した最上位ビット・データ（ＭＳＢ）に４ビットの最下位ビット・データ（ＬＳＢ）値を加えることにより、各バンドに含まれる値は、該最上位ビット・データ（ＭＳＢ）の値からそれに１５を加えた値までの範囲となる。
【００１７】
しかし、ルックアップ・テーブルにより設定された各バンドの最上位のビット値が同じ場合に、修正された最上位ビット・データ（ＭＳＢ）に４ビットの最下位ビット・データ（ＬＳＢ）が単純に加えられるので、最上位ビット値が同一の隣接バンドでは、修正されたデータ値が大きい差で表れる。例えば、バンド（３２、０）とバンド（３２、１６）は、表２で最上位ビット値が同じ「０」であり、図５に示すように、これに０から１５までの範囲の４ビットの最下位ビット・データ（ＬＳＢ）が加算される。その結果、ルックアップ・テーブルにおいて修正されたデータが「３２」から「１５」に変化する時と、「３２」から「１６」に変化する時とでは肉眼では輝度の変化を殆ど感じないにもかかわらず、それぞれ「３２」から「１５」と「３２」から「０」に変化するため、データ間肉眼で輝度の変化を感じられるようになる。このような場合は、バンド（３２、０）とバンド（３２、１６）のほか、バンド（６４、０）とバンド（６４、１６）のように、修正された最上位ビットの値が同一の、「直前のフレームの最上位ビット・データＸと現在のフレームの最上位ビット・データＹとの組み合わせに対するバンドと、同一のＸと最上位ビット・データのみを比較して１だけ大きいＹとの組み合わせに対するバンド」（図で右側に隣接したバンドであるので、以下「右側に隣接したバンド」と称する）との間で発生する。
【００１８】
【発明が解決しようとする課題】
従って、本発明の目的は、画質を向上させた液晶表示装置の駆動方法及び装置を提供することである。
【００１９】
【課題を解決するための手段】
前記目的を達成するために、本願発明の液晶表示装置の駆動方法は、
入力データを上位ビット・データと下位ビット・データに分割する段階と、
直前のフレームの上位ビット・データと現在のフレームの上位ビット・データの組み合わせから、
現在のフレームの上位ビット・データと直前のフレームの上位ビット・データの間に変化があるかどうかにより現在のフレームの上位ビット・データを修正するための修正データが設定されたルックアップ・テーブルを用いて、第１修正データを導き出す段階と、
直前のフレームの前記上位ビット・データと現在のフレームの前記上位ビット・データより上位ビット・データのみを比較して１大きい上位ビット・データとの組み合わせから、前記ルックアップ・テーブルを用いて、第２修正データを導き出す段階と、
前記第１修正データと第２修正データとが同一であるかどうかを判断する段階と、
前記第１修正データと第２修正データとが同一である場合に、前記下位ビット・データを特定の値に置換する段階と、
第１修正データを現在の上位ビット・データとする段階と、を含む。
【００２０】
また、前記第１修正データと第２修正データとが異なる場合に、前記下位ビット・データをそのまま維持する段階を更に含む。
【００２１】
また、上位ビット・データとされた前記第１修正データに前記下位ビット・データを加算して液晶表示パネルに入力する段階を更に含む。
【００２２】
一方、本願発明の液晶表示装置の駆動装置は、
入力ラインから入力された現在のフレームの入力データの上位ビット・データを遅延させることにより、直前フレームの入力データの上位ビット・データを出力するメモリと、
現在のフレームの上位ビット・データと直前のフレームの上位ビット・データの間に変化があるかどうかにより現在のフレームの上位ビット・データを修正するための修正データが設定されたルックアップ・テーブルと、
前記メモリから出力された直前のフレームの上位ビット・データと前記入力ラインから入力された現在のフレームの上位ビット・データとの組み合わせから、前記ルックアップ・テーブルを用いて導き出された第１修正データと、前記直前のフレームの上位ビット・データと前記現在のフレームの前記上位ビット・データより上位ビット・データのみを比較して１大きい上位ビット・データとの組み合わせから、前記ルックアップ・テーブルを用いて導き出された第２修正データとの同一性を判断する比較器と、
前記比較器により前記第１修正データと第２修正データとが同一と判断されると前記下位ビット・データを特定の値に置換する下位ビット変換器と、を具備し、さらに第１修正データを現在の上位ビット・データとする。
【００２３】
また、前記下位ビット変換器は前記第１修正データと第２修正データとが異なる場合前記下位ビット・データをそのまま維持することを特徴とする。
【００２４】
また、データラインとスキャニング信号が供給されるゲートラインとを有する液晶表示パネルを備える液晶表示装置を駆動し、
前記第１修正データと前記下位ビット変換器の出力データを前記液晶表示パネルのデータラインに供給するためのデータ駆動部と、
前記液晶表示パネルのゲートラインにスキャニング信号を供給するためのゲート駆動部と、
前記入力データを前記入力ラインに供給すると共に前記データ駆動部とゲート駆動部を制御するためのタイミング制御器と、を更に具備する。
【００２５】
また、前記データ駆動部には上位ビット・データと下位ビット・データが加算されて供給されることを特徴とする。
【００２６】
また、前記下位ビット変換器は、
前記比較器の出力信号を反転させるための第１インバータと、
前記第１インバータの出力信号と前記入力ラインからの下位ビット・データをＮＡＮＤ演算するＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力信号を反転させるための第２インバータと、を具備する。
【００２７】
【作用】
本発明による液晶表示装置の駆動方法及び装置は、ルックアップ・テーブルで右側に隣接するバンドの最上位ビット値が同一であるかどうかにより、下位ビット・データをバイパスさせるか、又は特定の値に置換することにより、実際のグレイスケールの差が殆どないデータを高速駆動方式により修正することが出来、よって過度の輝度の差が表れるという問題点を解決することができる。
【００２８】
【発明の実施の形態】
以下、図６乃至図９を参照して本発明の好ましい実施例を説明する。
【００２９】
図６に示すように、本発明の実施例による液晶表示装置の駆動装置は、データライン（６５）とゲートライン（６６）が交差しており、その交差部に液晶セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液晶パネル（６７）と、液晶パネル（６７）のデータライン（６５）にデータを供給するためのデータ・ドライバ（６３）と、液晶パネル（６７）のゲートライン（６６）にスキャニングパルスを供給するためのゲート・ドライバ（６４）と、デジタル・ビデオ・データと同期信号（ＨＶ）が供給されるタイミング・コントローラ（６１）と、タイミング・コントローラ（６１）とデータ・ドライバ（６３）の間に接続されて入力データ（ＲＧＢ  データ）を修正するためのデータ修正部（６２）とを具備する。
【００３０】
液晶パネル（６７）は、下部ガラス基板の上に複数のデータライン（６５）と複数のゲートライン（６６）が相互に直交するように配置され、間に液晶が注入された二枚のガラス基板により形成される。データライン（６５）とゲートライン（６６）上のデータは液晶セル（Ｃｌｃ）に供給される。このために、ＴＦＴのゲート電極は該複数のゲートライン（６６）に接続され、ソース電極は該複数のデータライン（６５）に接続される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌｃ）の画素電極に接続される。
【００３１】
タイミング・コントローラ（６１）は図示しないデジタル・ビデオ・カードから供給されるデジタル・ビデオ・データを再生する。タイミング・コントローラ（６１）により再生されたデータ（ＲＧＢデータ）は、データ修正部（６２）に供給される。また、タイミング・コントローラ（６１）は入力された水平/垂直同期信号（ＨＶ）を利用してドットクロック（Ｄｃｌｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しないゲート・シフト・クロック（ＧＳＣ）、出力イネーブル/ディスエーブル信号のタイミング制御信号と極性の制御信号を生成し、データ・ドライバ（６３）とゲート・ドライバ（６４）を制御する。ドットクロック（Ｄｃｌｋ）と極性制御信号はデータ・ドライバ（６３）に供給され、ゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）はゲート・ドライバ（６４）に供給される。
【００３２】
ゲート・ドライバ（６４）はタイミング・コントローラ（６１）から供給されるゲート・スタート・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳＣ）に応答し、スキャンパルス、即ちゲート・ハイパルスを順次発生するシフト・レジスタと、スキャンパルスの電圧を液晶セル（Ｃｌｃ）の駆動に適合するレベルにシフトさせるためのレベル・シフトを含む。このスキャンパルスに応答してＴＦＴはターン・オンされる。ＴＦＴがターン・オンされる際に、データライン（６５）上のビデオ・データは液晶セル（Ｃｌｃ）の画素電極に供給される。
【００３３】
データ・ドライバ（６３）にはデータ修正部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ（ＲＧＢデータ）が供給されると共に、タイミング・コントローラ（６１）からドットクロック（Ｄｃｌｋ）が入力される。このデータ・ドライバ（６３）はドットクロック（Ｄｃｌｋ）により赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ（ＲＧＢデータ）をサンプリングした後に、１ライン分ずつラッチする。このデータ・ドライバ（６３）によりラッチされたデータはアナログ・データに変換されてスキャン期間毎にデータライン（６５）に同時に供給される。データ・ドライバ（６３）は修正データに対応するガンマ電圧をデータライン（６５）に供給することもできる。
【００３４】
データ修正部（６２）は、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）に変化があるかどうかにより、ルックアップ・テーブルを利用して現在のフレームに入力されるデータ（ＲＧＢデータ）を修正する。そして、データ修正部（６２）は、修正された最上位ビット・データ（ＭＳＢ）の値が同一の右側隣接バンドでデータが修正されると判断されると、修正された最上位ビット・データに加えられる最下位ビット・データを特定の値に置換する。ここで、特定の値は「０」に設定されることが好ましいが、修正された最上位ビット値が同一の右側の隣接バンド間との境界部で修正されたデータの値が急激に変じないようにする値に設定されていれば、「０」以外の値に設定することもできる。データ修正部（６２）により修正される最上位ビット・データ（ＭＳＢ）は４ビットまたは３ビットの上位ビットに設定することもできる。以下、最上位ビット・データ（ＭＳＢ）は４ビットと仮定する。
【００３５】
このデータ修正部（６２）の修正のアルゴリズムを図７に示す。
【００３６】
図７に示すように、データ修正部（６２）はルックアップ・テーブルで現在修正されるバンドと、それに右側に隣接したバンドそれぞれの最上位ビット値（ａ、ｂ）を読む（Ｓ７１及びＳ７２段階）。続いて、データ修正部（６２）は、修正される該バンドとそれに右側に隣接したバンド間の最上位ビット値（ａ、ｂ）の差を算出する。（Ｓ７３段階）
【００３７】
Ｓ７３段階で、右側隣接バンドとの間に最上位ビット値（ａ、ｂ）の差がないと、即ち、現在修正されるバンドとそれに右側に隣接したバンドの最上位ビット・データ（ａ、ｂ）が同一であると（ａ−ｂ＝０）、現在入力される最下位ビット・データを「０」に置換する。（Ｓ７４段階）
【００３８】
Ｓ７３段階で、右側隣接バンドとの間に最上位ビット・データ（ａ、ｂ）の差があると（ａ−ｂ≠０）即ち、現在修正されるバンドとそれに右側に隣接したバンドの最上位ビット・データ（ａ、ｂ）が同一でないと、現在入力される最下位ビット・データ（ＬＳＢ）の値を変更せずそのまま修正された上位ビット・データ（ａ）に加算する。（Ｓ７５段階）
【００３９】
このようなデータ修正のアルゴリズムに従ってデータ（ＲＧＢデータ）を修正するデータ修正部は図８のように実現される。
【００４０】
図８に示すように、本発明によるデータ修正部（６２）はタイミング・コントローラ（６１）から最上位ビット・データ（ＭＳＢ）が入力されるフレーム・メモリ（８１）と、上位ビット・データ（ＭＳＢ）を修正するためのルックアップ・テーブル（８２）と、ルックアップ・テーブル（８２）内に設定された修正データを含むバンドとそれと右側に隣接したバンド間の最上位ビット値（ａ、ｂ）を比較する比較器（８３）と、比較器（８３）の出力信号を反転させるための第１インバータ（８４）と、修正されない最下位ビット・データ（ＬＳＢ）と第１インバータ（８４）の出力信号をＮＡＮＤ演算をするためのＮＡＮＤゲート（８５）と、ＮＡＮＤゲート（８５）の出力信号を反転させるための第２インバータ（８６）とを具備する。
【００４１】
フレーム・メモリ（８１）はタイミング・コントローラ（６１）の上位ビット・バスライン（８８）に接続されてタイミング・コントローラ（６１）から入力される上位ビット・データ（ＭＳＢ）を１フレーム期間の間に保存する。そしてフレーム・メモリ（８１）は各フレームに保存された上位ビット・データ（ＭＳＢ）をルックアップ・テーブル（８２）に供給する。
【００４２】
ルックアップ・テーブル（８２）は、タイミング・コントローラ（６１）の上位ビット・バスライン（８８）から入力される現在のフレーム（Ｆｎ）の上位ビット・データ（ＭＳＢ）と、フレーム・メモリ（８１）から入力される直前のフレーム（Ｆｎ−１）の上位ビット・データ（ＭＳＢ）の間に変化があるかどうかにより、下の関係式（１）乃至（３）に従い現在のフレーム（Ｆｎ）の上位ビット・データ（ＭＳＢ）を修正する。
ＶＤｎ  ＜  ＶＤｎ−１  ---＞  ＭＶＤｎ  ＜  ＶＤｎ------（１）
ＶＤｎ  ＝  ＶＤｎ−１  ---＞  ＭＶＤｎ  ＝  ＶＤｎ------（２）
ＶＤｎ  ＞  ＶＤｎ−１  ---＞  ＭＶＤｎ  ＞  ＶＤｎ------（３）
（１）乃至（３）において、ＶＤｎ−１は直前のフレームのデータ電圧、ＶＤｎは現在のフレームのデータ電圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。これらの関係式を満足するルックアップ・テーブル（８２）を表１及び表２に示す。
【００４３】
このルックアップ・テーブル（８２）は、直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）の間に変化があるかどうかにより、修正されるバンドに設定された修正データ（ａ）を上位ビット出力ライン（８９）に供給すると共に、該バンドとそれに右側に隣接したバンド（右側バンド）それぞれの最上位ビット値（ａ、ｂ）を導き出して比較器（８３）に供給する。
【００４４】
比較器（８３）は修正されたバンドとそれに右側に隣接したバンドのそれぞれに導き出された最上位ビット値（ａ、ｂ）の差を算出し、その差の値が「０」である場合、即ち右側に隣接したバンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が同一である場合、ハイ論理「１」を出力する。これとは逆に、右側に隣接したバンドにそれぞれ設定された最上位ビット値（ａ、ｂ）の差が「０」でない場合、即ち右側に隣接したバンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が異なる場合、ロー論理「０」を出力する。
【００４５】
ＮＡＮＤゲート（８５）は、タイミング・コントローラ（６１）の下位ビット・バスライン（８７）から入力される下位ビット・データ（ＬＳＢ）と、第１インバータ（８３）により反転された比較器（８３）の出力をＮＡＮＤ演算し、その結果の値を第２インバータ（８６）に供給する。ＮＡＮＤ演算により、第１インバータ（８４）の出力値がロー論理「０」、即ち右側に隣接したバンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が同一である場合に、最下位ビット・データ（ＬＳＢ）に関係なくＮＡＮＤゲート（８５）はハイ論理「１」を出力する。これとは逆に、第１インバータ（８４）の出力値がハイ論理「１」、即ち右側に隣接したバンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が異なると、ＮＡＮＤゲート（８５）から出力されたデータは最下位ビット・データ（ＬＳＢ）が反転したものと同一になる。
【００４６】
ＮＡＮＤゲート（８５）の出力信号が第２インバータ（８６）により反転されると、右側に隣接バンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が同一かどうかにより、最下位ビット・データ（ＬＳＢ）は「０」に置換されるか、その論理値がそのままに維持される。右側隣接バンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が同一であると、第２インバータ（８６）から出力された最下位ビット・データは「００００」になる。これに反し、右側隣接バンドのそれぞれに設定された最上位ビット値（ａ、ｂ）が異なると、第２インバータ（８６）から出力された最下位ビット・データ（ＬＳＢ）は下位ビット・バスライン（８７）上のデータと同一になる。
【００４７】
このように、同一の最上位ビット値を有するバンドが右側に隣接すると、現在入力されたデータとして修正データに設定された該バンドは、下位ビット・データ（ＬＳＢ）に関係なく、「０」に置換される。例えば、図９のバンド（３２、０）とバンド（３２、１６）はすべて「０」に置換される。その結果、修正されたデータが「３２」から「１５」に変化するときと「３２」から「１６」に変化する場合、それぞれ「３２」から「０」と、「３２」から「０」に変化するために、実際のグレイスケール差に対応し、肉眼ではそのグレイスケール差を殆ど感じられなくなる。
【００４８】
このように下位ビット・データが「０」に置換されるバンドを表すルックアップ・テーブルを下の表３に示す。
【表３】
0004301772.tif 000004
図９及び表３から分かるように、右隣にルックアップ・テーブルで斜体表記された最上位ビット値が同一であるバンドを有するバンドは、最下位ビット・データ（ＬＳＢ）が「０」に置換される。
【００４９】
【発明の効果】
上述のように、本発明による液晶表示装置の駆動方法及び装置は、ルックアップ・テーブルにおいて右側に隣接するバンド間の最上位ビット値が同一かどうかを判断することにより、下位ビット・データをバイパスさせるか特定の値に置換することで、実際にはグレイスケール間の差が殆どないデータを高速駆動方式により修正したときに現れる過度な輝度の差を解消することができる。従って、実際のグレイスケール値に対応して画面が表示されるため画質が向上する。
【００５０】
以上説明した内容を通し、当業者であれば本発明の技術思想を逸脱しない範囲で、多様な変更及び修正が可能であることが分かる。例えば、データ修正部は、ルックアップ・テーブル以外にも、プログラムとこれを実行するためのマイクロプロッセサの形態としてもよい。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められる。
【図面の簡単な説明】
【図１】  図１は通常の液晶表示装置においてデータによる輝度変化を表す波形図である。
【図２】  図２は従来の高速駆動方法においてデータ修正による輝度変化の一例を表す波形図である。
【図３】  図３は８ビットのデータに適用された従来の高速駆動方法の一例を表す図面である。
【図４】  図４は従来の高速駆動装置を表すブロック図である。
【図５】  図５は従来の高速駆動方法において修正された最上位ビットデータ（ＭＳＢ）に最下位ビットデータ（ＬＳＢ）が加えられた修正データ・テーブルを表す図面である。
【図６】  図６は本発明の実施例による液晶表示装置の駆動装置を表すブロック図である。
【図７】  図７は本発明の実施例によるデータ修正部の制御手順を段階的に表すフロー図である。
【図８】  図８は図６に図示されたデータ修正部を詳細に表すブロック図である。
【図９】  図９は下位ビットデータが特定の値に置換されるルックアップ・テーブルのバンドを表す図面である。
【符号の説明】
４２、８８：上位ビット・バスライン
４３、８１：フレームメモリ
４４、８２：ルックアップ・テーブル
６１：タイミング・コントローラ
６２：データ修正部
６３：データ・ドライバ
６４：ゲート・ドライバ
６５：データライン
６６：ゲートライン
６７：液晶パネル
８３：比較器
８４：第１インバータ
８５：ＮＡＮＤゲート
８６：第２インバータ
８７：下位ビットバスライン
８９：上位ビット出力ライン
ＭＳＢ：上位ビットデータ
ＬＳＢ：下位ビットデータ
ＧＳＰ：ゲート・スタート・パルス
ＧＳＣ：ゲート・シフト・クロック
【図１】
0004301772.tif 000005
【図２】
0004301772.tif 000006
【図３】
0004301772.tif 000007
【図４】
0004301772.tif 000008
【図５】
0004301772.tif 000009
【図６】
0004301772.tif 000010
【図７】
0004301772.tif 000011
【図８】
0004301772.tif 000012
【図９】
0004301772.tif 000013