(57)【特許請求の範囲】
【請求項１】
任意のシャッタ動作により撮像して得られた画像情報をフレーム内符号化及びフレーム間予測符号化を用いた所定の符号化方式により符号化する符号化装置であって、
上記シャッタ動作時に発生する画像情報のみを上記符号化の対象として、上記画像情報から連続した複数の符号化ピクチャを生成する符号化手段を備え、
上記符号化手段は、上記シャッタ動作が所定速度である場合と上記所定速度とは異なる速度である場合とで、上記生成される複数の符号化ピクチャのうち、上記フレーム内符号化された符号化ピクチャに後続する上記フレーム間予測符号化された符号化ピクチャの並びを変更することを特徴とする符号化装置。
【請求項２】
上記所定の符号化方式は、ＭＰＥＧ符号化方式であり、
上記符号化手段は、上記シャッタ動作が所定速度である場合と上記所定速度とは異なる速度である場合とで、上記ＭＰＥＧ符号化方式におけるＧＯＰ内のＩピクチャに後続するＰピクチャ、及びＢピクチャの並びを変更するピクチャ変更手段を含むことを特徴とする請求項１記載の符号化装置。
【請求項３】
上記フレーム間予測符号化された符号化ピクチャは、片方向の上記フレーム間予測符号化によって生成されるＰピクチャと、双方向の上記フレーム間予測符号化によって生成されるＢピクチャとを含み、
上記符号化手段は、上記シャッタ動作が上記所定速度よりも高速である場合には、上記所定速度である場合に比べて、上記Ｐピクチャの間隔を短くすることを特徴とする請求項１記載の符号化装置。
【請求項４】
上記符号化手段は、上記シャッタ動作が上記所定速度である場合には、上記フレーム内符号化によって生成されるＩピクチャと、片方向の上記フレーム間予測符号化によって生成されるＰピクチャと、双方向の上記フレーム間予測符号化によって生成されるＢピクチャとから構成される上記複数の符号化ピクチャを生成し、上記シャッタ動作が上記所定速度よりも低速である場合には、上記Ｉピクチャと上記Ｐピクチャとのみから構成される上記複数の符号化ピクチャを生成することを特徴とする請求項１記載の符号化装置。
【請求項５】
任意のシャッタ動作により撮像して得られた画像情報をディジタル信号処理する信号処理手段と、
上記信号処理手段でディジタル信号処理された画像情報をフレーム内符号化及びフレーム間予測符号化を用いた所定の符号化方式により符号化する符号化手段と、
を備える画像処理装置であって、
上記符号化手段は、請求項１乃至４の何れか１項記載の符号化装置の機能を有することを特徴とする画像処理装置。
【請求項６】
シャッタ速度変更機能を有するカメラ一体型画像記録装置であって、
上記シャッタ速度変更機能によって変更されたシャッタ速度で被写体を撮像する撮像手段と、
上記撮像手段により得られた上記被写体の画像情報をフレーム内符号化及びフレーム間予測符号化を用いた所定の符号化方式により符号化する符号化手段と、
上記符号化手段により得られた符号を記録媒体に記録する記録手段と
を備え、
上記符号化手段は、請求項１乃至４の何れか１項記載の符号化装置の機能を有することを特徴とするカメラ一体型画像記録装置。
【請求項７】
上記符号化手段での符号化は、可変長符号化を含むことを特徴とする請求項６記載のカメラ一体型画像記録装置。
【請求項８】
複数の機器が通信可能に接続されてなる画像処理システムであって、
上記複数の機器のうち少なくとも１つの機器は、請求項１乃至４の何れか１項記載の符号化装置の機能を有することを特徴とする画像処理システム。
【請求項９】
任意のシャッタ動作により撮像して得られた画像情報をフレーム内符号化及びフレーム間予測符号化を用いた所定の符号化方式により符号化する符号化装置における符号化方法であって、
上記シャッタ動作時に発生する画像情報のみを上記符号化の対象として、上記画像情報から連続した複数の符号化ピクチャを生成する符号化ステップを含み、
上記符号化ステップでは、上記シャッタ動作が所定速度である場合と上記所定速度とは異なる速度である場合とで、上記生成される複数の符号化ピクチャのうち、上記フレーム内符号化された符号化ピクチャに後続する上記フレーム間予測符号化された符号化ピクチャの並びを変更することを特徴とする符号化方法。
【請求項１０】
上記所定の符号化方式は、ＭＰＥＧ符号化方式であり、
上記符号化ステップでは、上記シャッタ動作が所定速度である場合と上記所定速度とは異なる速度である場合とで、上記ＭＰＥＧ符号化方式におけるＧＯＰ内のＩピクチャに後続するＰピクチャ、及びＢピクチャの並びを変更するピクチャ変更ステップを含むことを特徴とする請求項９記載の符号化方法。
【請求項１１】
任意のシャッタ動作により撮像して得られた画像情報をフレーム内符号化及びフレーム間予測符号化を用いた所定の符号化方式により符号化するコンピュータを、
上記シャッタ動作時に発生する画像情報のみを上記符号化の対象として、上記画像情報から連続した複数の符号化ピクチャを生成する符号化手段として機能させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体であって、
上記符号化手段は、上記シャッタ動作が所定速度である場合と上記所定速度とは異なる速度である場合とで、上記生成される複数の符号化ピクチャのうち、上記フレーム内符号化された符号化ピクチャに後続する上記フレーム間予測符号化された符号化ピクチャの並びを変更することを特徴とする記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、符号化装置、画像処理装置、カメラ一体型画像記録装置、画像処理システム、符号化方法及び記憶媒体に関する。
【０００２】
【従来の技術】
従来より例えば、動画像信号（映像信号）を記録媒体に記録する画像記録装置としては、アナログ方式の動画像信号を磁気テープに記録するビデオテープレコーダ（ＶＴＲ）がある。
【０００３】
しかしながら、ディジタル信号処理技術の急速な進歩により、今日においては、アナログ方式の動画像信号をディジタル化して、それを記録媒体に記録するディジタル方式の画像記録装置が広く普及しつつある。
このディジタル方式の画像記録装置としては、例えば、ディジタルＶＴＲ、固体ディスクや光磁気ディスクを記録媒体とするディジタルビデオディスク装置、フラッシュメモリやＳＲＡＭ等の固体メモリを記録媒体とする固体メモリビデオ装置、ディジタルビデオカメラ等のカメラ一体型画像記録装置がある。
【０００４】
例えば、上述のような画像記録装置としてのカメラ一体型画像記録装置は、次のような構成により、被写体を撮影して、該被写体の動画像信号を記録媒体に記録するようになされている。
【０００５】
まず、カメラ一体型画像記録装置には、被写体を撮像する撮像手段として、ＣＣＤが搭載されているのが一般的であり、このＣＣＤに蓄積された電荷を読み出すことによって、被写体の動画像信号を取り込む構成としている。
ＣＣＤによって取り込まれた動画像信号は、アナログ／ディジタル（Ａ／Ｄ）変換され、さらに、圧縮符号化されて、情報量の削減が行なわれる。これにより、少ない記録容量に多くの動画像情報を記録することができる。
【０００６】
上記の圧縮符号化方式としては、直交変換を用いた方式が用いられるが、特にその中でも、圧縮効率の良い離散コサイン変換（以下、「ＤＣＴ（Discrete Cosine Transform ）変換」と言う）及び可変長符号化を用いた方式が用いられている。
【０００７】
ＤＣＴ変換及び可変長符号化を用いた圧縮符号化方式では、先ず、一枚の画像を、水平ｘ画素、垂直ｙ画素の複数の画素ブロックに分割し、ブロック単位でＤＣＴ変換を行う。
次に、ＤＣＴ変換により得られたＤＣＴ係数を、任意の除数で割算し、そのあまりを丸めることで量子化する。
そして、量子化後の画像は低周波成分に偏るという特性を利用して、量子化データの高周波成分のビット数を減らことで、情報量を大幅に削減する。また、量子化データに対して、そのデータの発生頻度に応じた符号長を割り当てる可変長符号化（例えば、ハフマン符号化）を行うことで、さらなる情報量の削減を図る。
このとき、さらに、動画像はフレーム間での相関が強いという特性を利用して、フレーム間の差分を取るフレーム間予測符号化を組み合わせることにより、さらに圧縮効率を大きくすることが可能となる。
【０００８】
上述のように、画像記録装置では、様々な圧縮技術を組み合わせてディジタル動画像信号を圧縮し、その情報量を削減した上で記録媒体に記録するようになされている。
【０００９】
ここで、可変長符号化を用いた圧縮符号化方式を用いて、動画像信号を圧縮して記録媒体に記録する場合、記録する動画像信号によって、圧縮後の情報量が変動してしまう。このため、画像記録装置では、圧縮後の情報量を一定にするレート制御、すなわち動画像信号の記録レートを均一化して、定められた記録媒体の容量の中に、動画像信号を一定時間内に納めて記録するための制御を行なうようになされている。
【００１０】
具体的には、例えば、固定レート（ＣＢＲ：Constant Bit Rate ）記録をサポートするレート制御があり、このレート制御では、変動のある圧縮後のデータを、ある一定の容量が規定されたバッファ内に書き込み、そのバッファから、一定レートでデータを読み出すことで、定レート化する。また、書き込みデータ（圧縮後のデータ）の量がバッファの規定値を超えそうな場合は、上述した量子化レベルを大きくして圧縮率を上げる制御を行い、これとは逆に、書き込みデータの量がバッファの規定値を満たさない場合は、量子化レベルを下げて圧縮率を下げる制御を行う、というようなバッファ制御をも行う。
【００１１】
上述のようなＣＢＲ記録のレート制御を用いた場合、記録時間が一定となるため、画像記録装置では、例えば、ディジタルビデオカメラ等のカメラ一体型画像記録装置では、撮影中の画像のモニタとなるディスプレイやビューファインダ（ＥＶＦ）内に、記録媒体の記録残り時間を示す残量表示が設けられている。
【００１２】
しかしながら、ＣＢＲ記録のレート制御では、記録媒体への記録に要する目標時間を優先して、記録レートを一定にするような制御であるため、記録対象となる動画像の動きが速かったり、色の帯域が広い場合、量子化を粗くする制御が行なわれてしまう。この結果、フレーム毎に均一でない画像となる場合がある。
【００１３】
そこで、ＣＢＲ記録のレート制御に対して、画質を重視して量子化レベルをほぼ一定値に保つための、可変レート（ＶＢＲ：Variable Bit Rate ）記録のレート制御が提案されている。
【００１４】
【発明が解決しようとする課題】
ところで、上述したような画像記録装置としての、例えば、カメラ一体型画像記録装置には、被写体或いは撮影状況によってシャッタ速度を変更できる機能（以下、「シャッタ速度変更機能」と言う）が設けられている。
このシャッタ速度変更機能により、非常に動きの激しいスポーツ等が被写体の場合、シャッタ速度を通常よりも速くすることで、動きによるボケを抑えることができる。一方、屋内等の暗い場所での撮影時に十分な照明が不足した場合（低照度時の撮影の場合）には、シャッタ速度を通常より遅くすることで、明るくノイズの少ない撮影画像を得ることができ、また、特殊効果を得ることもできる。
【００１５】
しかしながら、カメラ一体型画像記録装置において、上述のようなシャッタ速度変更機能によりシャッタ速度が通常より遅く設定された場合（スローシャッタに設定された場合）、被写体を撮像するための撮像手段（ＣＣＤ等）の出力形態が通常とは異なるために、その後段の処理である圧縮符号化処理等に注意が必要となる。
【００１６】
具体的には、まず、図１１（ａ）は、撮像手段としてのＣＣＤの通常の出力を示したものである。
ここでは、撮像手段が、被写体から受けた光を１／６０秒間蓄積する毎に蓄積電荷を出力するものとしており（シャッタ速度＝１／６０秒）、上記図１１（ａ）及び後述する同図（ｂ），（ｃ）中の箱（”１”、”１’”、”２”等により示す箱）は、各フィールドの画像信号を示している。これらの箱により示す各フィールドの画像信号において、ダッシュが付加されていない数字（”１”や”２”等）の箱は、奇数フィールドの画像信号を示し、ダッシュが付加された数字（”１’”や”２’”等）の箱は、偶数フィールドの画像信号を示している。
【００１７】
そこで、シャッタ速度変更機能によりシャッタ速度を速くした場合、ＣＣＤでの蓄積期間が短くなるだけで、ＣＣＤの出力形態は、上記図１１（ａ）に示す通常時の出力形態と全く同じになるので問題はない。
【００１８】
しかしながら、スローシャッタの場合、例えば、シャッタ速度を１／４に落として１／１５秒とした場合、上記図１１（ｂ）に示すように、１／１５秒毎にしか、ＣＣＤから画像信号を得られないことになる。これは特に、テープ状の記録媒体に対して圧縮符号化した画像信号をＣＢＲ記録（固定レート記録）のレート制御によって記録する場合に特に不都合であり、この場合には、上記図１１（ｃ）に示すように、同じフィールドの画像信号で間を繰り返し埋めることで、１／６０秒毎の連続した信号とする必要がある。
【００１９】
したがって、従来では、図１２に示すように、ＣＣＤを含むカメラ部５０１の出力先にフィールドメモリ５０２を設け、シャッタ速度が遅い場合には、そのシャッタ速度に応じて、フィールドメモリ５０２に対する書込及び読出制御を行うことで、圧縮符号化を行なう符号化手段５０３に対して、連続した画像信号が供給されるようにし、シャッタ速度が通常或いは速い場合には、フィールドメモリ５０２を使用しないでバイパスする、といった構成が必要であった。
このため、上述した画像信号の埋め込みによる符号化効率の低下を招くばかりでなく、回路構成が複雑化すると共に、消費電力が増加してしまうという問題があった。
【００２０】
また、シャッタ速度が遅い場合、例えば、１／ｎのスローシャッタの場合、ＣＣＤに電荷が蓄積されるｎフレーム期間は同じ画像であるにもかかわらず（前フレームの画像信号が保持されているにもかかわらず）、全ての画像信号が通常のシャッタ速度の場合と同様の圧縮符号化が行なわれいたので、符号化効率が著しく悪化するという問題があった。
【００２１】
そこで、本発明は、シャッタ動作の速度（シャッタスピード）の変化に応じて変化した画像の間隔に適した形態で符号化を行うことを目的とする。
【００２２】
【課題を解決するための手段】
斯かる目的下において、本発明は、任意のシャッタ動作により撮像して得られた画像情報をフレーム内符号化及びフレーム間予測符号化を用いた所定の符号化方式により符号化する符号化装置であって、上記シャッタ動作時に発生する画像情報のみを上記符号化の対象として、上記画像情報から連続した複数の符号化ピクチャを生成する符号化手段を備え、上記符号化手段は、上記シャッタ動作が所定速度である場合と上記所定速度とは異なる速度である場合とで、上記生成される複数の符号化ピクチャのうち、上記フレーム内符号化された符号化ピクチャに後続する上記フレーム間予測符号化された符号化ピクチャの並びを変更することを特徴とする。
【００２３】
また、本発明は、画像処理装置、カメラ一体型画像記録装置、画像処理システム、符号化方法及び記憶媒体としてもよい。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４７】
（第１の実施の形態）
本発明は、例えば、図１に示すようなカメラ一体型画像記録装置１００に適用される。  このカメラ一体型画像記録装置１００は、動画像の圧縮符号化方式として、ＭＰＥＧ（Moving Picture Experts Group）方式を採用している。
以下、ＭＰＥＧ符号化方式についての説明を始め、カメラ一体型画像記録装置１００の構成について具体的に説明する。
【００４８】
［ＭＰＥＧ符号化方式］
【００４９】
近年、ＭＰＥＧ符号化と呼ばれる高能率符号化方式が用いられる場合が多い。このＭＰＥＧ符号化方式では、各フレーム（又は、フィールド、以下同様）を、Ｉピクチャ、Ｐピクチャ、及びＢピクチャの３種類に分類する。
【００５０】
Ｉピクチャ（Intra-Picture）は、フレーム内符号化を行なうフレームであり、他のフレームの情報を必要とせずに、単独に符号化できるが、符号量を多く必要とする。
Ｐピクチャ（Predictive-Picture）は、１フレーム〜複数フレーム時間先行するＩ又はＰピクチャから動き補償予測したフレームとの差分を符号化する、いわゆるフレーム間予測符号化を行なうフレームであり、Ｉピクチャに比べて符号量を大幅に減らすことが可能である。
Ｂピクチャ（Bidirectionally-Picture）は、先行するＩ又はＰピクチャから予測するだけでなく、後続するＩ又はＰピクチャからも予測を行なう双方向フレーム間予測符号化を行なうフレームであり、Ｐピクチャよりもさらに符号量を削減できる。
【００５１】
上述のことにより、符号化効率を向上させるためには、Ｉピクチャをなるべく使わないようにすればよいが、そのように構成した場合、ビットエラーにより動き補償予測が不可能となり、大きな画質劣化が生じ復帰できないという問題がある。また、記録媒体に記録された符号化信号をサーチ再生しようとした場合、飛び飛びに再生される信号から独自に復号が可能なのはＩピクチャだけであるため、サーチ再生の画質が不十分となる問題がある。このため、適当な間隔でＩピクチャを用いる必要がある。
【００５２】
また、ＰピクチャよりもＢピクチャを多く用いた方が符号化効率の点では有利であるが、Ｐピクチャを多用すると、Ｐピクチャの間隔が長くなり、これに従って、予測誤差も増加してしまい、Ｐピクチャの符号量が増大してしまうという問題がある。一方、Ｂピクチャを多用すると、Ｂピクチャは後方予測が必要なため、符号化順序変更用のフレームメモリが多く必要になるという問題がある。
【００５３】
したがって、ＭＰＥＧ符号化方式では、Ｉ，Ｐ，Ｂピクチャの総合的なバランスを考慮して、一般的には図２に示すようなピクチャ構成がよく用いられる。
【００５４】
上記図２に示すように、ＭＰＥＧ符号化方式では、少なくとも１枚のＩピクチャを含む複数枚のフレームを一まとまりにしたＧＯＰ（Group Of Picture）を規定している。ここでは、１５フレームをＧＯＰとしているため、ＧＯＰ長”１５”の符号化となる。
ＧＯＰの最後は、Ｉ又はＰピクチャであり、ＧＯＰの中で最初に符号化を行なうフレームはＩピクチャである。上記図２では、先頭がＢピクチャであるが、このような場合でも、ＧＯＰの中で最初に符号化を行なうフレームはＩピクチャである。
【００５５】
［本実施の形態におけるカメラ一体型画像記録装置１００の構成］
【００５６】
カメラ一体型画像記録装置１００は、シャッタ速度変更機能を有するものであり、上記図１に示すように、ＣＣＤを含むカメラ部１、ＦＩＦＯメモリ１０２、上述したＭＰＥＧ符号化方式を用いた符号化部１０３、記録処理部１０４、記録メディア（記録媒体）１０５、クロック分周部１０６、ピクチャ構成設定部１０７、及び装置全体の動作制御を司る制御部１０８を備えている。
【００５７】
［通常のシャッタ速度における動作］
【００５８】
例えば、通常のシャッタ速度を１／６０秒とすると、先ず、カメラ部１０１は、制御部１０８からのシャッタ速度情報に基づいて、ＣＣＤにより被写体を撮像して該被写体の画像信号を取得し、その画像信号に対して、Ａ／Ｄ変換やガンマ補正等の信号処理を行なう。
カメラ部１０１での処理後の画像信号は、ＦＩＦＯメモリ１０２に書き込まれる。このときの書き込みは、制御部１０８から出力されるシステムクロック（図示していないが装置全体に供給されるクロック、例えば、ＣＣＩＲＲｅｃ．６０１で規定される２７ＭＨｚ）に従って行なわれる。
【００５９】
ＦＩＦＯメモリ１０２は、１フィールド分の容量を有し、ＦＩＦＯメモリ１０２に書き込まれた画像信号は、後述するクロック分周部１０６から供給される符号化クロックに基づいて、符号化部１０３に対して読み出される。
【００６０】
クロック分周部１０６は、制御部１０８からのシステムクロックを１／Ｎに分周して、符号化のためのクロックを生成するが、制御部１０８からのシャッタ速度情報により、通常のシャッタ速度及び速いシャッタ速度の場合は分周処理を行なわず、制御部１０８からのシステムクロックをそのまま符号化クロックとする。
ここでは、通常のシャッタ速度としているため、クロック分周部１０６は、制御部１０８からのシステムクロックをそのままＦＩＦＯメモリ１０２及び符号化部１０３にそれぞれ供給する。
【００６１】
したがって、この場合、ＦＩＦＯメモリ１０２に書き込まれた画像信号は、システムクロックに基づいて読み出されることになり、すなわちＦＩＦＯメモリ１０２の書込クロックと読出クロックが同じとなるため、カメラ部１０１から出力された画像信号は、ＦＩＦＯメモリ１０２に書き込まれるとすぐに読み出される。換言すれば、カメラ部１０１の出力である画像信号が直接、符号化部１０３に供給される。
【００６２】
符号化部１０３は、ＦＩＦＯメモリ１０２からの画像信号に対して、ＭＰＥＧ符号化方式に従った圧縮符号化を行なう。このとき、符号化部１０３は、クロック分周部１０６からの符号化クロックに従って圧縮符号化を行なうが、非常に高速な処理が必要とされるため、該符号化クロックを逓倍したクロックを内部クロックとして使用する。
【００６３】
ピクチャ構成設定部１０７は、制御部１０８からのシャッタ速度情報により、そのシャッタ速度に対応して、各フレーム（又は、フィールド）をＩ，Ｐ，Ｂの何れのピクチャとして処理すべきかを設定し、それを符号化部１０３に対して指示する。
【００６４】
したがって、符号化部１０３は、ピクチャ構成設定部１０７からの指示に従って、図３（ａ）に示すように、フィールド１、フィールド１’、フィールド２、フィールド２’、・・・の順で供給される画像信号に対して、上記の圧縮符号化を行なう。
【００６５】
尚、上記図３（ａ）及び後述する同図（ｂ）〜（ｅ）において、箱（”１”、”１’”、”２”等により示す箱）は、各フィールドの画像信号を示している。これらの箱により示す各フィールドの画像信号において、ダッシュが付加されていない数字（”１”や”２”等）の箱は、奇数フィールドの画像信号を示し、ダッシュが付加された数字（”１’”や”２’”等）の箱は、偶数フィールドの画像信号を示している。また、ここでは、通常のシャッタ速度としているため、上記図２に示したピクチャ構成（ＧＯＰ長を”１５”）としている。また、説明の簡単のため、Ｉピクチャを先頭に置いている。
【００６６】
記録処理部１０４は、符号化部１０３により圧縮符号化（ＭＰＥＧ符号化）された画像信号に対して、制御部１０８からのシャッタ速度情報及びエラー訂正符号の付加処理や、変調処理等の処理を行い、この処理後の画像信号を記録媒体１０５に記録する。
【００６７】
ここで、シャッタ速度情報を共に記録するのは、再生時に復号したピクチャを、シャッタ速度（スローシャッタの場合のみ）に応じてホールド（フリーズ）するためである。
尚、シャッタ速度情報を、ＭＰＥＧ符号化方式にて規定されているＭＰＥＧ符号化ストリーム内のＰＴＳ（表示タイムスタンプ）とＤＴＳ（復号タイムスタンプ）で代用できる場合は、シャッタ速度情報を同時に記録する必要はない。
【００６８】
［スローシャッタにおける動作（１）］
尚、ここでは、上述した通常のシャッタ速度時の動作と異なる動作についてのみ具体的に説明する。
【００６９】
上記図３（ｂ）は、シャッタ速度が１／２（１／３０秒）である場合の、カメラ部１０１から出力される画像信号（上段）、ＦＩＦＯメモリ１０２から符号化部１０３に対して読み出される画像信号（中段）、ピクチャ構成設定部１０７が符号化部１０３に対して指示するピクチャ構成（下段）を示したものである。
【００７０】
上記図３（ｂ）に示すように、カメラ部１０１から出力される画像信号は、フィールド１、フィールド２、フィールド３、・・・というように、間欠的な奇数フィールドのみの信号となっている。
【００７１】
ＦＩＦＯメモリ１０２から符号化部１０３に対して読み出される画像信号の該読み出しの速度は、カメラ部１０１の出力、すなわちカメラ部１０１の出力がＦＩＦＯメモリ１０２に書き込まれる速度に対して遅く（ゆっくり）行われる。これは、クロック分周部１０６が、制御部１０８からのシステムクロックを２分周（Ｎ＝２）したものを、ＦＩＦＯメモリ１０２の読出クロックとして供給するためである。
また、符号化部１０３への入力データ量としては、上記図３（ａ）に示した通常のシャッタ速度時の入力データ量に対して半分となっており、このため、符号化部１０３での圧縮符号化処理も、通常のシャッタ速度時の処理速度に対して半分の速度で行われる。
【００７２】
上述のような状態である場合、ピクチャ構成設定部１０７から符号化部１０３に対しては、Ｉ，Ｂ，Ｂ，Ｐ，Ｂ，Ｂ，・・・といったピクチャ構成が指示される。このときのピクチャ構成は、上記図３（ａ）に示した通常のシャッタ速度時のピクチャ構成と同様の構成であるが、それぞれのピクチャが、フレームからフィールド（ライン数が１／２）となっている点が異なる。
これにより、通常のシャッタ速度時に対して、ピクチャ構成が同じで符号化部１０３への符号化前の入力データ量が１／２であることを考慮すると、符号化部１０３にて得られる符号化後のデータ量は、通常のシャッタ速度時の符号化後のデータ量の１／２程度となる。すなわち、符号化後の情報量を削減することができる。また、回路の消費電力についても、それを低減することができる。
【００７３】
尚、上記図３（ｂ）において、最下段に（）で”Ｉ，Ｐ，Ｐ，Ｐ，・・・”という別のピクチャ構成を示した。これは、再生時に符号化した各ピクチャを１フィールド時間保持する（２回表示すると考えてもよい）ためにフィールドメモリを要するが、一般にＭＰＥＧ符号化方式のデコーダでは、Ｉ及びＰピクチャ用のメモリが必須であるのに対して、Ｂピクチャは他のピクチャから参照されないため保持するべきメモリが必須ではないことからきている。これを考慮して、Ｂピクチャを用いないようなピクチャ構成とした。
【００７４】
［スローシャッタにおける動作（２）］
尚、ここでは、上述した通常のシャッタ速度時の動作及びスローシャッタにおける動作（１）と異なる動作についてのみ具体的に説明する。
【００７５】
上記図３（ｃ）及び（ｄ）は、同図（ｂ）により示されるシャッタ速度よりも、さらにシャッタ速度を落とした場合を示したものである。
【００７６】
まず、上記図３（ｃ）では、カメラ部１０１から出力される画像信号が、フィールド１、フィールド３、フィールド５、・・・というように、同図（ｂ）で示した場合よりもさらに間欠的な奇数フィールドのみの信号となっている。
【００７７】
また、ＦＩＦＯメモリ１０２から符号化部１０３に対して読み出される画像信号の該読み出しの速度についても、クロック分周部１０６にて生成される読出クロックにより、上記図３（ｂ）で示した場合よりもさらにゆっくりと行われ、このときの符号化部１０３への入力データ量についても、上記図３（ｂ）で示した場合よりもさらに少ない量となっている。
【００７８】
上述のような状態である場合、ピクチャ構成設定部１０７から符号化部１０３に対しては、Ｉ，Ｐ，Ｐ，Ｐ，Ｐ，Ｐ，・・・，Ｉといったピクチャ構成が指示される。これは、例えば、Ｉ，Ｂ，Ｐ，Ｂ，・・・というピクチャ構成を指示すると、ＩとＰ、ＰとＰの時間間隔が４フレーム時間と離れてしまい、動き補償予測符号化の効率が低下することを避けるためである。
【００７９】
一方、上記図３（ｄ）では、カメラ部１０１から出力される画像信号が、フィールド１、フィールド５、フィールド９、・・・というように、同図（ｃ）で示した場合よりもさらに間欠的な奇数フィールドのみの信号となっている。
【００８０】
また、ＦＩＦＯメモリ１０２から符号化部１０３に対して読み出される画像信号の該読み出しの速度についても、クロック分周部１０６にて生成される読出クロックにより、上記図３（ｃ）で示した場合よりもさらにゆっくりと行われ、このときの符号化部１０３への入力データ量についても、上記図３（ｃ）で示した場合よりもさらに少ない量となっている。
【００８１】
上述のような状態である場合、ピクチャ構成設定部１０７から符号化部１０３に対しては、Ｉ，Ｉ，Ｉ，・・・といったピクチャ構成が指示される。このように、この場合には全てＩピクチャとしたのは、符号化部１０３に対する符号化前の入力データ量が十分少ないためである。
【００８２】
したがって、シャッタ速度が遅くなるに従って、その分符号化後の情報量を削減することができ、また、回路の消費電力についても、それを低減することができる。
【００８３】
［速いシャッタ速度における動作］
尚、ここでは、上述した通常のシャッタ速度時の動作及びスローシャッタにおける動作（１）、（２）と異なる動作についてのみ具体的に説明する。
【００８４】
上記図３（ｅ）は、逆にシャッタ速度を速くした場合のピクチャ構成を示したものである。
【００８５】
上記図３（ｅ）に示すように、カメラ部１０１から出力される画像信号は、フィールド１、フィールド１’、フィールド２、フィールド２’、・・・というように、同図（ａ）で示した通常のシャッタ速度時と同様である。
【００８６】
また、ＦＩＦＯメモリ１０２から符号化部１０３に対して読み出される画像信号の該読み出しの速度についても、上記図３（ａ）で示した通常のシャッタ速度時と同様に、ＦＩＦＯメモリ１０２への書き込み速度と同じ速度であり、このときの符号化部１０３への入力データ量についても、同図（ａ）で示した通常のシャッタ速度時と同じデータ量となっている。
【００８７】
上述のように、速いシャッタ速度では、カメラ部１０１の出力信号自体は、上記図３（ａ）で示した通常のシャッタ速度時と変わらないが、被写体の動きが速くなっている。このため、ピクチャ構成は、シャッタ速度の速さに従って、ＩとＰ、ＰとＰの間隔を狭くする必要がある。
したがって、この場合、ピクチャ構成設定部１０７から符号化部１０３に対しては、Ｉ，Ｂ，Ｐ，Ｂ，Ｐ，Ｂ，・・・といったピクチャ構成が指示される。これにより、符号量は通常時よりも増加するが、画質改善を図ることができる。
【００８８】
［通常のシャッタ速度時とスローシャッタ時での符号量の比較］
【００８９】
例えば、上記図３（ａ）にて示した通常のシャッタ速度時の符号量と、同図（ｃ）にて示したスローシャッタ時の符号量とを比較する。
ここでは、それぞれの場合のピクチャ構成がＩ，Ｂ，Ｂ，Ｐ，Ｂ，・・・、Ｉ，Ｐ，Ｐ，Ｐ，Ｐ，・・・というように互いに異なるため単純には比較できないが、統計的にＩ：Ｐ：Ｂの符号量の比を、例えば、４：２：１と仮定して、１フレーム当たりの符号量を計算してみる。
【００９０】
上記図３（ａ）におけるＢピクチャ１枚の符号量をＭビットとすると、１ＧＯＰ（１５フレーム）中にＩ，Ｐ，Ｂがそれぞれ各１フレーム、４フレーム、１０フレーム合まれるため、この場合の１フレーム当たりの平均符号量は、
（４×１＋２×４＋１×１０）Ｍ／１５＝２２Ｍ／１５ビット
となる。
【００９１】
一方、上記図３（ｃ）における１フレーム当たりの平均符号量は、１ＧＯＰ（１５フレーム）中にＩ，Ｐ，Ｂがそれぞれ各１フレーム、７フレーム、０フレーム合まれるため、
（２×１＋１×７）Ｍ／１６＝９Ｍ／１６ビット
となる。
尚、上記図３（ｃ）に示す状態の場合ではフィールドピクチャのため、Ｉ，Ｐとも半分の符号量として計算した。
【００９２】
したがって、スローシャッタ時の符号量は、通常のシャッタ速度時に比べて、４０％程度の符号量となる。
【００９３】
上述のように、本実施の形態では、スローシャッタの場合には、従来のように画像信号の埋込は行わず（上記図１１参照）、発生する画像信号のみを圧縮符号化の対象とし、さらに、符号化効率を考慮したピクチャ構成を設定するように構成したので、符号量の低減を図ることができると共に、消費電力の低減を図ることができる。また、従来のように連続した信号を生成するためのフィールドメモリを設ける必要がないので、回路構成をより簡単にすることができ、コストダウンを図ることもできる。また、速いシャッタ速度の場合でも、上記の符号化効率を考慮したピクチャ構成により、画質向上を図ることができる。
【００９４】
尚、上述した実施の形態では、シャッタ速度が遅くなるに伴って、符号化クロック速度を低下させたが、例えば、符号化クロック速度をそのままの状態とし、カメラ部１０１から信号出力がない期間は、符号化クロックの供給を停止するようにしてもよい。この場合、クロック分周部１０６をクロック停止制御部として用いるようにする。また、ＦＩＦＯメモリ１０２が不要となる。このような構成とすれば、より簡単な構成で、上述した効果を得ることができる。
【００９５】
（第２の実施の形態）
本発明は、例えば、図４に示すようなカメラ一体型画像記録装置２００に適用される。  このカメラ一体型画像記録装置２００は、上述した第１の実施の形態におけるカメラ一体型画像記録装置１００と同様に、動画像の圧縮符号化方式として、ＭＰＥＧ符号化方式を採用している。
【００９６】
ここで、本実施の形態でのカメラ一体型画像記録装置２００の最も特徴とする構成は、シャッタ速度変更機能により１／ｎのスローシャッタの場合には、Ｉピクチャから次のＩピクチャまでの期間に、（ｎ−１）フレームのＰピクチャが発生するようなピクチャ構成となるように、フレーム内符号化とフレーム間符号化を切り替えて実行することにある。  以下、本実施の形態におけるカメラ一体型画像記録装置２００の構成及び動作について具体的に説明する。
【００９７】
［カメラ一体型画像記録装置２００の構成］
【００９８】
カメラ一体型画像記録装置２００は、シャッタ速度変更機能を有するものであり、上記図４に示すように、撮像レンズ２０１、撮像素子（ＣＣＤ）２０２、カメラ信号処理回路２０３、画面並替回路２０４、撮影モード信号入力端子２０５、システム制御回路２０６、スイッチ２０７、減算器２０８、ＤＣＴ回路２０９、量子化回路２１０、可変長符号化回路２１１、逆量子化回路２１２、ＩＤＣＴ（逆ＤＣＴ）回路２１３、加算器２１４、動き補償予測回路２１５、バッファ２１６、レート制御回路２１７、音声データ入力端子２１８、音声符号化回路２１９、バッファ２２０、スイッチ２２１、記録媒体２２２、及びスイッチ２２３を備えている。
【００９９】
［カメラ一体型画像記録装置２００の一連の動作］
【０１００】
先ず、レンズ２０１により、被写体光はＣＣＤ２０２の撮像面に結像され、ＣＣＤ２０２の光電変換作用により撮像信号に変換される。この撮像信号は、カメラ信号処理回路２０３に供給される。
【０１０１】
カメラ信号処理回路２０３は、ＣＣＤ２０２からの撮像信号からノイズを低減し、画像信号を取り出し、その画像信号を補正した後に色差信号と輝度信号に分離して、１フレーム単位で画面並替回路２０４に供給する。
【０１０２】
このとき、システム制御回路２０６には、撮影モード信号入力端子１０５から撮影モード信号が供給される。
システム制御回路２０６は、撮影モード信号入力端子２０５からの撮影モード信号により、通常のシャッタ速度における動作モード（通常撮影モード）であるか、シャッタ速度変更機能によるスローシャッタにおける動作モード（スローシャッタモード）であるかを判定し、その判定結果に基づいて、画面並替回路２０４に対して画面並替順序を指示する。このときの画面並替順序についての詳細は後述する。
また、システム制御回路２０６は、上記撮影モード信号に基づいて、フレームに同期した符号化切換信号をスイッチ１０７に供給することで、フレーム内符号化（以下、「イントラ符号化」と言う）とフレーム間予測符号化（以下、「インター符号化」と言う）を切り替える制御を行う。
【０１０３】
画面並替回路２０４は、複数フレームを記憶できるメモリ（図示せず）を有し、システム制御回路２０６から指示された画面並替順序に従って、カメラ信号処理回路２０３からの画像信号を上記メモリに一旦記憶し、入力時のフレーム順を入れ替えて出力する。
【０１０４】
以下、画面並替回路２０４以降の各回路の動作を、システム制御回路２０６によりイントラ内符号化に切り替えられた場合と、インター符号化に切り替えられた場合とに分けて説明する。
尚、”イントラ符号化”とは、フレーム内の画像データのみで符号化するものであり、Ｉピクチャを生成するための符号化である。一方、”インター符号化”とは、フレーム間予測も含めて符号化するものであり、Ｐ及びＢピクチャを生成するための符号化である。
【０１０５】
まず、イントラ符号化に切り替えられた場合、スイッチ２０７は、システム制御回路２０６からの制御により、Ａ側（画面並替回路２０４の出力側）に切り替えられる。
これにより、画面並替回路２０４から出力された画像信号は、スイッチ２０７を介して、ＤＣＴ回路２０９に供給される。
【０１０６】
ＤＣＴ回路２０９は、スイッチ２０７を介して供給された画面並替回路２０４からの画像信号に対して直交変換処理を行い、その処理後の画像信号を量子化回路２１０に供給する。
量子化回路２１０は、ＤＣＴ回路２０９からの画像信号に対して量子化処理を行い、その処理後の画像信号を逆量子化回路２１２及び可変長符号化回路２１１にそれぞれ供給する。
【０１０７】
逆量子化回路２１２は、量子化回路２１０からの画像信号に対して逆量子化処理を行うことで、量子化前の画像信号を復元し、これをＩＤＣＴ回路２１３に供給する。
ＩＤＣＴ回路２１３は、逆量子化回路２１２からの画像信号に対してＩＤＣＴ処理を行うことで、量子化誤差を含む直交変換前の画像信号を復元し、これを加算器２１４に供給する。
【０１０８】
このとき、スイッチ２２３は、システム制御回路２０６からの制御により、ＯＦＦ状態となっている。
したがって、ＩＤＣＴ回路２１３の出力はそのまま動き補償予測回路２１５に供給される。
【０１０９】
動き補償予測回路２１５には、画面並替回路２０４から出力された画像信号も供給されており、動き補償予測回路２１５は、次のインター符号化のために、ＩＤＣＴ回路２１３からの画像信号と、画面並替回路２０４からの画像信号とから、予測画像信号を生成する。
【０１１０】
一方、可変長符号化回路２１１は、量子化回路２１０からの画像信号を可変長符号化し、それをバッファ２１６に書き込む。
バッファ２１６に書き込まれた画像信号は、スイッチ２２１の入力端に供給される。
【０１１１】
つぎに、インター符号化に切り替えられた場合、スイッチ２０７は、システム制御回路２０６からの制御により、Ｂ側（減算器２０８の出力側）に切り替えられる。また、スイッチ２２３は、システム制御回路２０６からの制御により、常にＯＮ状態となる。
これにより、減算器２０８は、画面並替回路２０４から出力された画像信号と、動き予測回路２１３にて生成された予測画像信号との減算処理を行う。これは、画像の時間軸方向の冗長度を落とすためである。
減算器２０６により得られた、時間軸方向の冗長度が落とされた画像信号の差分画像信号は、スイッチ２０７を介して、ＤＣＴ回路２０９に供給される。
【０１１２】
ＤＣＴ回路２０９は、スイッチ２０７を介して供給された減算器２０８からの差分画像信号に対して直交変換処理を行い、その処理後の差分画像信号を量子化回路２１０に供給する。
量子化回路２１０は、ＤＣＴ回路２０９からの差分画像信号に対して量子化処理を行い、その処理後の差分画像信号を逆量子化回路２１２及び可変長符号化回路２１１にそれぞれ供給する。
【０１１３】
逆量子化回路２１２は、量子化回路２１０からの差分画像信号に対して逆量子化処理を行うことで、量子化前の差分画像信号を復元し、これをＩＤＣＴ回路２１３に供給する。  ＩＤＣＴ回路２１３は、逆量子化回路２１２からの差分画像信号に対してＩＤＣＴ処理を行うことで、量子化誤差を含む直交変換前の差分画像信号を復元し、これを加算器２１４に供給する。
【０１１４】
このときスイッチ２２３はＯＮ状態であるため、加算器２１４には、動き補償予測回路２１５にて生成された前フレームの予測画像信号が供給される。
したがって、加算器２１４は、動き補償予測回路２１３からの前フレームの予測画像信号と、ＩＤＣＴ回路２１３からの差分画像信号とを加算することで、現在のフレームの画像信号を復号し、これを動き補償予測回路２１５に供給する。
【０１１５】
動き補償予測回路２１５は、次の画像符号化のために、加算器２１４からの復号画像信号と、画面並替回路２０４から出力された画像信号とから、予測画像信号及び動きベクトルを取得し、予測画像信号をインター符号化のために減算器２０８に供給すると共にスイッチ２２３を介して加算器２１４に供給し、動きベクトルを可変長符号化回路２１１に供給する。
【０１１６】
可変長符号化回路２１１は、動き補償予測回路２１５からの動きベクトルに基づいて、量子化回路２１０からの画像信号を可変長符号化し、それをバッファ２１６に書き込む。  バッファ２１６に書き込まれた画像信号は、スイッチ２２１の入力端に供給される。
【０１１７】
上述のようなイントラ符号化又はインナー符号化に切り替えられた時のレート制御は、レート制御回路２１７により行われる。
すなわち、レート制御回路２１７は、バッファ２１６の容量を監視し、その容量が目標容量より少ない場合には、次の量子化が粗く行われるように量子化回路２１０を制御し、その容量が目標容量若しくはそれ以上の場合には、予め初期値として与えられている通常の量子化を行うように、量子化回路２１０を制御することで、バッファ１１５の記録レートをＩピクチャ間（以下、「ＧＯＰ」と言う）に情報量がおよそ一定になるように制御する。
【０１１８】
このとき、スイッチ２２１は、システム制御回路２０６からの制御により、Ａ側（バッファ２１６の出力側）に切り替えられており、したがって、バッファ２１６からスイッチ２２１の入力端子（Ａ側の端子）に対して入力された画像信号（符号化後の画像信号）は、記録媒体２２２に記録されることになる。
【０１１９】
上述のようにして、カメラ一体型画像記録装置２００では、符号化後の画像信号が記録媒体２２２に記録される。
また、音声信号については、次のようにして符号化されて記録媒体２２２に記録される。
【０１２０】
先ず、音声信号は、音声データ入力端子２１８から入力され、音声符号化回路２１９に供給される。
音声符号化回路２１９は、音声データ入力端子２１８からの音声信号に対して、ＭＰＥＧ符号化方式等に従った符号化処理を行い、その処理後の音声信号をバッファ２２０に書き込む。
バッファ２２０に書き込まれた音声信号は、スイッチ２２１の入力端に供給される。
【０１２１】
スイッチ２２１は、システム制御回路２０６からの制御により、Ｂ側（バッファ２２０の出力側）に切り替えられており、これにより、バッファ２２０からスイッチ２２１の入力端子（Ｂ側の端子）に対して入力された音声信号（符号化後の音声信号）は、記録媒体２２２に記録されることになる。
【０１２２】
尚、スイッチ２２１は、システム制御回路２０６からの制御により、画像信号が書き込まれるバッファ２１６の出力と、音声信号が書き込まれるバッファ２２０の出力とが時分割多重して記録媒体２２２へ記録されるように、Ａ側とＢ側の切り替えが行われる。したがって、記録媒体２２２には、例えば、図５に示すように、ＧＯＰ単位の符号化後の画像信号（可変長画像データ：Ｖｉｄｅｏ）と、符号化後の音声信号（固定長のオーディオデータ：Ａｕｄｉｏ）とが、時系列に記録される。
【０１２３】
［通常のシャッタ速度における画面並替及び符号化順序］
ここでは、上述したカメラ一体型画像記録装置２００の一連の動作において、撮影モード信号入力端子２０５からの撮影モード信号により通常撮影モード（通常のシャッタ速度における動作モード）が指定され、これに基づいたシステム制御回路２０６の制御により、画面並替回路２０４にて実行される画面並替処理、及びその後段での符号化処理について具体的に説明する。
【０１２４】
図６は、画面並替回路２０４に対して入力される画像信号、及び画面並替回路２０４から出力される画像信号を示したものである。
この図６（上段参照）に示すように、画面並替回路２０４に対しては、第１フレーム、第２フレーム、第３フレーム、・・・と１／３０秒毎に画像信号が入力され、これと同時にシステム制御回路１０６から画面並替順序の指示が入力される。
【０１２５】
通常撮影モードの場合においては、画面並替回路２０４は、システム制御回路１０６からの画面並替順序の指示に基づいて、第１フレーム、第２フレーム、第３フレーム、・・・を、第３フレーム、第１フレーム、第２フレーム、・・・に並び替えて出力する（上記図６下段参照）。
【０１２６】
そして、システム制御回路１０６は、画面並替回路２０４から第３フレーム、第１フレーム、第２フレーム、・・・の順で出力される画像信号に対して、図７に示すようなイントラ符号化及びインター符号化が行われるように、スイッチ２０７の切り替え制御を行う。
【０１２７】
イントラ符号化及びインター符号化については上述したように、まず、インドラ符号化とは、フレーム内のデータのみで符号化するものであり、上記図７に示すようなＩピクチャを生成する符号化である。また、インター符号化とは、フレーム間予測も含めて符号化するものであり、上記図７に示すようなＰ及びＢピクチャを生成する符号化である。
例えば、第６フレームのＰピクチャは、第３フレームのＩピクチャとの差分、又は動きベクトル情報によって生成される。また、第１フレーム及び第２フレームのＢピクチャは、第３フレームのＩピクチャと第６フレームの差分、又は動きベクトル情報によって生成される。
【０１２８】
［スローシャッタにおける画面並替及び符号化順序］
ここでは、上述したカメラ一体型画像記録装置２００の一連の動作において、撮影モード信号入力端子２０５からの撮影モード信号によりスローシャッタモード（スローシャッタにおける動作モード）が指定され、これに基づいたシステム制御回路２０６の制御により、画面並替回路２０４にて実行される画面並替処理、及びその後段での符号化処理について具体的に説明する。
【０１２９】
図８は、例えば、１／３のスローシャッタモードの場合に、カメラ信号処理部２０３から出力されるフレーム単位の画像信号、及びＣＣＤ２０２における蓄積電荷の飽和量を示したものである。
【０１３０】
上記図８に示すように、１／３のスローシャッタモードにおいては、３フレーム分の時間をかけてＣＣＤ２０２に電荷が蓄積され、ｔ＝３／３０秒毎にカメラ信号処理部２０３から出力される画像信号（フレーム単位の画像信号）が更新される。
したがって、ＣＣＤ２０２に電荷を蓄積途中である第２フレーム及び第３フレームは、第１フレームがホールドされてカメラ信号処理部２０３から画面並替回路２０４に対して出力されることになる。第５フレーム及び第６フレームについても同様に、第４フレームがホールドされてカメラ信号処理部２０３から画面並替回路２０４に対して出力されることになる。
【０１３１】
図９は、この場合の画面並替回路２０４に対して入力される画像信号、及び画面並替回路２０４から出力される画像信号を示したものである。
この図９（上段参照）に示すように、画面並替回路２０４に対しては、第１フレーム、第２フレーム、第３フレーム、・・・と１／３０秒毎に画像信号が入力され、これと同時にシステム制御回路１０６から画面並替順序の指示が入力される。
【０１３２】
スローシャッターモードの場合においては、画面並替回路２０４は、システム制御回路１０６からの画面並替順序の指示に基づいて、入力された第１フレーム、第２フレーム、第３フレーム、・・・を並び替えずに、そのまま第１フレーム、第２フレーム、第３フレーム、・・・の順で出力する（上記図９下段参照）。
【０１３３】
そして、システム制御回路１０６は、画面並替回路２０４から第１フレーム、第２フレーム、第３フレーム、・・・の順で出力される画像信号に対して、図１０に示すようなイントラ符号化及びインター符号化が行われるように、スイッチ２０７の切り替え制御を行う。
【０１３４】
したがって、第１フレーム及び第４フレームに対してはイントラ符号化処理が行われ、これによりＩピクチャが生成され、第２フレーム、第３フレーム、第５フレーム、第６フレームに対してはインター符号化処理が行なわれ、これによりＰピクチャが生成される。  このとき、例えば、第２フレーム及び第３フレームのＰピクチャは、第１フレームのＩピクチャとの差分、又は動きベクトル情報によって生成される。また、第５フレーム及び第６フレームのＰピクチャは、第４フレームのＩピクチャの差分、又は動きベクトル情報によって生成される。
以降の第７フレーム、第８フレーム、第９フレームについても、第１フレーム、第２フレーム、第３フレーム、及び第４フレーム、第５フレーム、第６フレームと同様の処理がなされる。
【０１３５】
上述のように、１／３のスローシャッタモードの場合は、第１フレーム、第２フレーム、第３フレームが同一画像であり、第４フレーム、第５フレーム、第６フレームについても同様に同一画像であるため、第１フレーム及び第４フレームはイントラ符号化処理を行なってＩピクチャを生成し、他の第２フレーム、第３フレーム、第５フレーム、第６フレームはインター符号化処理を行なってＰピクチャを生成する。
【０１３６】
尚、ここでは説明の簡単のために、１／３のスローシャッタモードを例に挙げて説明したが、１／ｎのスーローシャッタ（ｎは正の整数）に拡張することも容易に可能であり、この場合の符号化は、上記図１０に示したＩピクチャと次のＩピクチャ間のＰピクチャのフレーム数が（ｎ−１）フレームとなる。
【０１３７】
上述のように、本実施の形態では、シャッタ速度に基づいて、フレーム内符号化とフレーム間符号化の切り替えを行い、特に、１／ｎのスローシャッタの場合には、ｎフレーム期間は同じ画像であることにより、Ｉピクチャから次のＩピクチャまでの期間に（ｎ−１）フレームのＰピクチャが発生するようなピクチャ構成となるような、フレーム内符号化とフレーム間符号化の切り替え（上記図１０参照）を実行するように構成したので、符号化効率を著しく向上させることができる。
【０１３８】
尚、本発明の目的は、上述した各実施の形態のホスト及び端末の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に 供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読みだして実行することによっても、達成 されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が各実施の形態の機能を実現することとなり、そのプログラムコード を記憶した記憶媒体は本発明を構成することとなる。プログラムコードを供給するための記憶媒体としては、ＲＯＭ、フロッピー（登録商標）ディスク、ハードディスク、光 ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード等を用いることができる。また、コンピュータが読みだしたプログ ラムコードを実行することにより、各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ等が実際の処理の一部 又は全部を行い、その処理によって各実施の形態の機能が実現される場合も含まれることは言うまでもない。さらに、記憶媒体から読み出されたプログラムコー ドが、コンピュータに挿入された拡張機能ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示 に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理によって各実施の形態の機能が実現される 場合も含まれることは言うまでもない。
以上説明したように上述した実施形態によれば、シャッタ速度が遅い場合（スローシャッタ）、発生する画像情報（ピクチャデータ）のみを符号化の対象として符号化処理 を行うことができるため、符号量の低減と消費電力の低減が可能となる。特に、シャッタ速度を遅くすればするほど、発生する符号量及び回路の消費電力を低減 できる。また、シャッタ速度を変更した場合に生成されるピクチャデータの特性に応じた符号化処理が可能となるため、符号化効率をさらに改善することができ る。また、シャッタ速度を速くした場合でも、符号化効率を考慮したピクチャ構成により、画質改善が可能である。
また、上述した実施形態によれば、１／ｎのスローシャッタを用いた場合においても、そのシャッタ動作に適した符号化処理を行うことができるため、符号化効率を著しく向上させることが可能である。
【０１３９】
【発明の効果】
以上説明したように本発明によれば、シャッタ動作の速度（シャッタスピード）の変化に応じて変化した画像の間隔に適した形態で符号化を行うことができる。
【０１４０】
また、本発明によれば、１／ｎのスローシャッタを用いた場合においても、そのシャッタ動作に適した符号化処理を行うことができるため、符号化効率を著しく向上させることが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態において、本発明を適用したカメラ一体型画像記録装置の構成を示すブロック図である。
【図２】上記カメラ一体型画像記録装置の圧縮符号化方式として用いるＭＰＥＧ符号化方式でのＧＯＰを説明するための図である。
【図３】上記カメラ一体型画像記録装置でのシャッタ速度に基づいたピクチャ構成を説明するための図である。
【図４】第２の実施の形態において、本発明を適用したカメラ一体型画像記録装置の構成を示すブロック図である。
【図５】上記カメラ一体型画像記録装置での画像及び音声の記録フォーマットを説明するための図である。
【図６】上記カメラ一体型画像記録装置において、通常撮影モードでの画面並替を説明するための図である。
【図７】上記通常撮影モードでの符号化順序を説明するための図である。
【図８】上記カメラ一体型画像記録装置において、スローシャッタモードでのカメラ信号処理部の出力とＣＣＤの電荷飽和量を説明するための図である。
【図９】上記スローシャッタモードでの画面並替を説明するための図である。
【図１０】上記スローシャッタモードでの符号化順序を説明するための図である。
【図１１】従来のスローシャッタモード時の符号化手順を説明するための図である。
【図１２】上記符号化構成を示すブロック図である。
【符号の説明】
１００  カメラ一体型画像記録装置
１０１  カメラ部
１０２  ＦＩＦＯメモリ
１０３  符号化部
１０４  記録処理部
１０５  記録メディア
１０６  クロック分周部
１０７  ピクチャ構成設定部
１０８  制御部
【図１】
0004365941.tif 000002
【図２】
0004365941.tif 000003
【図３】
0004365941.tif 000004
【図４】
0004365941.tif 000005
【図５】
0004365941.tif 000006
【図６】
0004365941.tif 000007
【図７】
0004365941.tif 000008
【図８】
0004365941.tif 000009
【図９】
0004365941.tif 000010
【図１０】
0004365941.tif 000011
【図１１】
0004365941.tif 000012
【図１２】
0004365941.tif 000013