(57)【特許請求の範囲】
【請求項１】
半導体集積回路を再利用して形成された太陽電池であって、前記半導体集積回路に形成された配線を変更することなく、前記半導体集積回路内に形成されているｐｎ接合を利用して起電力を発生させることを特徴とする太陽電池。
【請求項２】
前記半導体集積回路の電源接続用端子と、半導体基板に電気的に接続された基板接続端子とから起電力を取り出すことを特徴とする請求項１に記載の太陽電池。
【請求項３】
前記半導体基板の配線が形成されている面と反対側の面から光が入射することを特徴とする請求項２に記載の太陽電池。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、製造不良の半導体集積回路や使用後の電子機器から取り出した半導体集積回路を再利用して形成する太陽電池に関する。
【０００２】
【従来の技術】
近年、種々の電子機器に半導体集積回路が使用されるようになった。また、半導体集積回路の集積度も年々高くなる傾向にある。半導体集積回路の製造技術は年々向上しているが、それでも不良の発生を皆無とすることは不可能である。従来、集積回路形成後の検査工程で不良が検出された場合は、ウェハを砕いて、新しいウェハを形成するための原料として利用している。
【０００３】
また、新しい機能を追加した新製品の発売により、旧型の電子機器が廃棄されることも多い。これらの電子機器に搭載されている半導体集積回路は、一般的に再利用されることはなかった。
【０００４】
【発明が解決しようとする課題】
製造工程で発生した不良の半導体集積回路は、上述の如く、新しいウェハを製造するための原料として再利用されている。しかしながら、ウェハを砕いて再結晶化する必要があるので、再利用にかかるコストが比較的大きいという問題点がある。また、電子機器に搭載されている半導体集積回路の大部分は、電子機器が使用されなくなると再利用されることなく廃棄されている。
【０００５】
ところで、近年の技術の向上により、微小な電力で駆動できる電子機器も多くなった。不要になった半導体集積回路を用いて太陽電池を容易に製造することができれば、低コストで太陽電池を供給することが可能になり、極めて有用な技術となる。
本発明は、上記の課題に鑑みてなされたものであり、不要となった半導体集積回路を利用し、既に形成されている配線等を変更することなく製造可能な太陽電池を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記した課題は、半導体集積回路を再利用して形成された太陽電池であって、前記半導体集積回路に形成された配線を変更することなく、前記半導体集積回路内に形成されているｐｎ接合を利用して起電力を発生させることを特徴とする太陽電池により解決する。
【０００７】
以下、作用について説明する。
本発明において再利用する半導体集積回路には、既に配線や絶縁膜が形成されている。本発明においては、これらの配線や絶縁膜を除去することなく、チップ上又はウェハ上に形成されている端子（外部との接続用端子）から起電力を取り出す。
【０００８】
一般的に、半導体集積回路では多数のｐｎ接合が形成されている。また、それらのｐｎ接合を構成するｐ型不純物領域又はｎ型不純物領域が電源端子（高電位側電源接続用端子又は低電位側電源接続用端子）に接続されていることも多い。例えば、ＣＭＯＳ（Complimentary Metal Oxide Semiconductor ）の場合、ｐ型ＭＯＳトランジスタ及びｎ型ＭＯＳトランジスタにより構成されるが、ｐ型ＭＯＳトランジスタのソースは高電位側電源接続用端子に接続され、ｎ型ＭＯＳトランジスタのソースは低電位側電源接続用端子に接続される。このため、ｎ型ＭＯＳトランジスタのソースと基板とのｐｎ接合部で発生した起電力は、低電位側電源接続用端子及び基板接続端子を出力端子として取り出すことができる。
【０００９】
ＣＭＯＳに限らず、ｐｎ接合の一方が電源接続用端子に接続された素子を有する半導体集積回路の場合は、上記のように電源接続用端子と基板接続端子（通常は接地端子）とから起電力を取り出すことができるので、既に形成されている配線を除去したり変更を加える必要がなく、太陽電池として再利用することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１はｎ型ＭＯＳトランジスタを示す模式図である。この図１に示すように、ｎ型ＭＯＳトランジスタは、ｐ型半導体基板１０（又はｐ型ウェル領域）と、基板１０の表層部分にｎ型不純物を導入して形成されたソース１１及びドレイン１２と、ソース１１とドレイン１２との間の領域上にゲート絶縁膜（図示せず）を介して形成されたゲート電極１３とにより形成されている。ｐ型ＭＯＳトランジスタの場合は、ｎ型半導体基板（又はｎ型ウェル領域）の表層部分にｐ型不純物を選択的に導入してソース及びドレインを形成している。
【００１１】
ＭＯＳ−ＬＳＩ（Metal Oxide Semiconductor Large Scale Integrated circuit）やＤＲＡＭ（Dynamic Random-Access Memory）では、このような構成のＭＯＳトランジスタが多数形成されているが、基本的にはどのような回路でも、図２に示すように、ソース１１又はドレイン１２の少なくとも一方は、チップ上に設けられた電源端子（高電位側電源接続用端子又は低電位側電源接続用端子）１５ａに共通接続される。また、半導体基板１０自体も、共通グラウンドとして、チップ上に設けられた接地端子（基板接続端子）１５ｂに電気的に接続される。
【００１２】
図１のＭＯＳトランジスタの場合、ソース１１及びドレイン１２と基板１０との境界部分にはｐｎ接合が形成されているので、光が照射されると起電力が発生する。しかも、図２に示すように、多数のＭＯＳトランジスタのソース１１が電源端子１５ａに共通接続されている場合は、各ＭＯＳトランジスタのｐｎ接合部で発生した起電力の和の電力を取り出すことができるので、比較的大きな電力を利用することができる。
【００１３】
このように、本実施の形態においては、半導体集積回路に形成されている配線や絶縁膜等を除去したり、回路を変更する必要がなく、既に形成されている電源端子及び基板接続端子から起電力を取り出すので、太陽電池を低コストで形成することができる。
図３（ａ）は半導体集積回路を再利用した太陽電池の実装方法の一例を示す側面図、図３（ｂ）は同じくその上面図である。ガラス基板２０の上に半導体集積回路１０を接合し、チップ上の電源端子１５ａとガラス基板２０上に形成された端子２１とをボンディングワイヤ２２により接続する。また、チップ上の基板接続端子１５ｂと、ガラス基板１０上に形成された端子２１とをボンディングワイヤ２２により接続する。そして、ガラス基板２０の裏面側から光が照射されるようにする。
【００１４】
このように半導体集積回路をガラス基板２０上に搭載した場合、チップ上側に形成された配線等の影響を受けることなく光がｐｎ接合部に到達するので、光の利用効率が高い。
図４は半導体集積回路を再利用した太陽電離の実装方法の他の例を示す側面図である。この例では、半導体集積回路１０の端子形成面をガラス基板２０側に向け、導電性ペーストによりガラス基板２０上に形成された端子２３と半導体集積回路１０の端子とを接続する。
【００１５】
このように、導電性ペーストを使用して半導体集積回路１０とガラス基板２０とを接続することにより、ワイヤボンディング工程が不要になり、実装工程が簡略化されるという利点がある。
なお、この例では半導体集積回路の配線等が形成された面側からｐｎ接合部に光が入射されるので、図３に示す場合に比べて光の利用効率が若干低下する。しかしながら、本願発明者らの実験では配線等による光の利用効率の低下は少なく、実用に供することが可能な程度であることが確認されている。
【００１６】
以下、具体的な回路を例として本発明を更に詳細に説明する。
（１）ＣＭＯＳ半導体集積回路
図５はＣＭＯＳの回路図である。
一般的なＣＭＯＳは、図５に示すように、ｐ型ＭＯＳトランジスタTP1 とｎ型ＭＯＳトランジスタTN2 とにより構成されており、ｐ型ＭＯＳトランジスタTP1 のソースは高電位側電源ライン２５に接続され、ｎ型ＭＯＳトランジスタTN1 のソースは低電位側電源ライン２６に接続されている。また、これらのｐ型ＭＯＳトランジスタTP1 及びｎ型ＭＯＳトランジスタTN1 の各ゲートは相互に接続されており、前段から信号ＩＮが各ゲートに入力されるようになっている。また、これらのｐ型ＭＯＳトランジスタTP1 及びｎ型ＭＯＳトランジスタTN1 の各ドレインも相互に接続されており、これらのドレインから後段に信号ＯＵＴが出力される。なお、図５において、コンデンサＣは後段の回路との間の容量成分を示している。
【００１７】
図６は半導体基板に形成されたＣＭＯＳを示す模式的断面図である。
ｐ型半導体基板３０の表層部には一対のｎ型不純物領域３１ａ，３１ｂが相互に離隔して形成されている。これらのｎ型不純物領域３１ａ，３１ｂの間の領域の上には、絶縁膜３２を介してゲート電極３３が形成されている。これらのｎ型不純物領域３１ａ，３１ｂ及びゲート電極３３により、図５に示すｎ型ＭＯＳトランジスタTN1 が構成されている。
【００１８】
また、ｐ型半導体基板３０にはｎ型ウェル領域３４が選択的に形成されている。このｎ型ウェル領域３４の表層部には、一対のｐ型不純物領域３５ａ，３５ｂが相互に離隔して形成されている。これらのｐ型不純物領域３５ａ，３５ｂの間の領域の上には、絶縁膜３２を介してゲート電極３６が形成されている。これらのｐ型不純物領域３５ａ，３５ｂ及びゲート電極３６により、図５に示すｐ型ＭＯＳトランジスタTP1 が構成される。
【００１９】
一般的に、ＣＭＯＳの場合、図６に示すように、ｐ型ＭＯＳトランジスタTP1 のｎ型ウェル領域３４は、高電位側電源端子３７に接続される。従って、ＣＭＯＳ集積回路の場合は、高電位側電源端子３７と基板接続端子３８とを出力端子として起電力を取り出すようにすることにより、ｎ型ウェル領域３４とｐ型半導体基板３０とのｐｎ接合部で発生する起電力を利用することができる。
【００２０】
（２）ＤＲＡＭ
図７はＤＲＡＭを示す回路図である。各ＤＲＡＭ素子は、１つのトランジスタＴと１つのコンデンサＣとにより構成されており、多数のＤＲＡＭ素子によりＤＲＡＭ装置が構成されている。各ＤＲＡＭ素子のトランジスタＴのゲートはそれぞれ所定のワード線２８に接続され、各トランジスタのソース・ドレインはそれぞれ所定のビット線２７及びコンデンサＣに接続されている。
【００２１】
図８は半導体基板に形成されたＤＲＡＭ素子の一例を示す断面図である。
ｐ型半導体基板４０の表層部分には一対の不純物領域４１ａ，４１ｂが相互に離隔して形成されており、これらの不純物領域４１ａ，４１ｂの間の領域の上にはゲート絶縁膜（図示せず）を介してワード線（ゲート電極）４２が形成されている。また、半導体基板４０の上には、下層電極４３、誘電体膜４４及び上層電極４５により構成されるコンデンサが形成されている。基板４０の上側にはコンデンサを被覆する層間絶縁膜４６が形成されている。層間絶縁膜４６の上にはアルミニウム等の導電体からなるビット線４７が形成されている。
【００２２】
ＭＯＳトランジスタの一方の不純物領域４１ａは下層電極４３に電気的に接続されており、他方の不純物領域４１ｂは、ビット線４７に電気的に接続されている。
このように構成されたＤＲＡＭ素子では、ビット線４７が接続されている端子４８と半導体基板１０が接続されている端子４９とを出力端子として、ｎ型不純物領域４１ｂとｐ型半導体基板４０とのｐｎ接合部分で発生する起電力を取り出すことができる。
【００２３】
（３）ＲＯＩＣ
図９は光センサの読み出し回路（Read Out IC ：ＲＯＩＣ）を示す回路図である。この読み出し回路は、４個のＭＯＳトランジスタＴI ，Ｔs ，ＴR ，ＴSEL と、コンデンサＣ及び抵抗Ｒとにより構成されている。トランジスタＴR （リセットゲート）はリセット信号によりオンとなる。このトランジスタＴR を介してコンデンサＣに一定の電荷が保持される。フォトダイオードＰＤで発生した信号は、トランジスタＴI （入力ゲート）及びトランジスタＴs （信号ゲート）を介してコンデンサＣに供給される。これにより、コンデンサＣの電荷量が変化する。トランジスタＴSEL （選択ゲート）は選択信号によりオンとなる。トランジスタＴSEL がオンになると、コンデンサＣに蓄積された電荷はトランジスタＴSEL を介して抵抗Ｒに流れ、抵抗Ｒの両端に電位差が発生する。この電位差により、フォトダイオードＰＤで発生した電荷量を知ることができる。
【００２４】
このＲＯＩＣの場合も、端子５０と基板接続端子（接地）との間から起電力を取り出すことができる。実際にＲＯＩＣを用いて太陽電池を形成し、起電力を測定したところ、電圧が０．５Ｖで数ｍＡ／ｃｍ2 の電力を得ることができた。
本発明の太陽電池の製造方法を半導体装置の製造工程に組み入れた場合の工程フローを図１０に示す。
【００２５】
まず、半導体基板（ウェハ）に不純物を選択的に導入して不純物領域（ソース・ドレイン）を形成する（ステップＳ１）。その後、半導体基板上に絶縁膜を形成し、その上にゲート電極を形成する。また、半導体基板の上側全面に層間絶縁膜を形成し、所定の部分にコンタクトホールを形成する（ステップＳ２）。そして、基板の上側全面に導電膜を形成し、フォトリソグラフィ法により所定の形状にパターニングすることにより、配線を形成する（ステップＳ３）。必要に応じてステップＳ２及びステップＳ３を繰り返し、多層配線を形成する。
【００２６】
このようにして所定の配線を形成した後、検査装置を使用して回路チェックを行う（ステップＳ４）。そして、その結果により良否を判定する（ステップＳ５）。その結果、良品と判定したものはパッケージされて、電子回路の作成に使用される（ステップＳ６）。一方、回路チェックにより不良と判定された半導体集積回路は、ガラス基板上に接合する（ステップＳ７）。その後、図３に示すように、電源端子及び基板接続端子とガラス基板上の電極とをワイヤボンディングにより接続する（ステップＳ８）。
【００２７】
このようにして、製造工程で発生した不良の半導体集積回路を再利用し、太陽電池を形成することができる。
本発明によれば、不要となった半導体集積回路を利用して太陽電池を製造するので、資源を有効利用できるとともに、太陽電池を低コストで供給することが可能になるという効果を奏する。また、本発明によれば、集積回路に使われる良質な結晶をそのまま利用して太陽電池を形成することができる。
【００２８】
なお、本発明は半導体基板としてシリコンを用いた集積回路の再利用に限定されるものではなく、ＧａＡｓ等の化合物半導体を用いた集積回路の再利用に適用することもできる。また、本発明は、製造工程で発生した不良品の半導体集積回路の再利用に限定されるものではなく、電子機器に搭載された半導体集積回路の再利用に適用することもできる。また、回路設計時に、予め光起電力をより効率よく取り出せるための工夫をしておいてもよい。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、不要となった半導体集積回路を再利用して太陽電池を形成するので、資源を有効利用することができる。この場合、半導体集積回路に形成されている配線や絶縁膜を除去する必要がなく、既に形成されている配線や端子を使って太陽電池を形成できるので、太陽電池を低コストで供給することが可能になる。
【図面の簡単な説明】
【図１】図１は本発明の概要を示すｎ型ＭＯＳトランジスタの模式図である。
【図２】図２は本発明の概要を示す半導体集積回路の模式図である。
【図３】図３（ａ）は半導体集積回路を再利用した太陽電池の実装方法の一例を示す側面図、図３（ｂ）は同じくその上面図である。
【図４】図４は半導体集積回路を再利用した太陽電池の実装方法の他の例を示す側面図である。
【図５】図５はＣＭＯＳの回路図である。
【図６】図６は半導体基板に形成されたＣＭＯＳを示す模式的断面図である。
【図７】図７はＤＲＡＭを示す回路図である。
【図８】図８は半導体基板に形成されたＤＲＡＭ素子の一例を示す断面図である。
【図９】図９は光センサの読み出し回路を示す回路図である。
【図１０】図１０は太陽電池の製造工程を半導体装置の製造工程に組み入れた場合の工程フローを示す図である。
【符号の説明】
１０，２０，４０  半導体基板、
１１  ソース、
１２  ドレイン、
１３，３３  ゲート電極、
１５ａ  電源端子、
１５ｂ  基板接続端子（接地端子）、
２０  ガラス基板、
２１  端子（ガラス基板上の端子）、
２２  ボンディングワイヤ、
３１ａ，３１ｂ  不純物領域、
３２  絶縁膜、
３４  ウェル領域、
４３  下層電極、
４４  誘電体膜、
４５  上層電極、
４６  層間絶縁膜、
４７  ビット線。
【図１】
0004298090.tif 000002
【図２】
0004298090.tif 000003
【図３】
0004298090.tif 000004
【図４】
0004298090.tif 000005
【図５】
0004298090.tif 000006
【図６】
0004298090.tif 000007
【図７】
0004298090.tif 000008
【図８】
0004298090.tif 000009
【図９】
0004298090.tif 000010
【図１０】
0004298090.tif 000011