(57)【特許請求の範囲】
【請求項１】
導電性材料からなる２つの端部および前記導電性材料の抵抗率より高い抵抗率を有する抵抗性材料から形成され前記端部を相互に接続する中間部を有する金属リンク部材と、前記リンク部材の抵抗性材料からなる中間部に取り付けられた集積回路アナログ／デジタル変換器とを備え、前記変換器が前記導電性材料からなる２つの端部のそれぞれに接続されたアナログ入力端子および処理装置に接続するためのデジタル出力端子を有していることを特徴とする電流センサ。
【請求項２】
前記変換器が電気絶縁接着剤からなる層によって前記リンク部材に取り付けられていることを特徴とする請求項１に記載の電流センサ。
【請求項３】
前記変換器の前記アナログ入力端子がワイヤ結合によって前記端部に接続されていることを特徴とする請求項２に記載の電流センサ。
【請求項４】
前記変換器が基準電圧源への接続用の次段に信号を供給するアナログ入力段のための電圧基準端子を有し、前記変換器が前記中間部を通る電流を示すデジタル出力信号および前記端部の一方の電圧を示すデジタル出力信号を提供するように動作することを特徴とする請求項１乃至３のいずれか１項に記載の電流センサ。
【請求項５】
前記変換器が高周波１ビットデジタルデータストリームを提供するデルタ−シグマ変調器を有していることを特徴とする請求項１乃至４のいずれか１項に記載の電流センサ。
【請求項６】
前記変換器が、更に、１ビット信号ストリームをマルチビットデジタル値に変換する少なくとも１つの除去フィルタ段を有していることを特徴とする請求項５に記載の電流センサ。
【請求項７】
請求項１乃至６のいずれか１項に記載の少なくとも１つの電流センサと、前記電流センサから受けたデジタル信号を受けかつ処理するために接続されたプロセッサ回路とを有していることを特徴とする電流測定装置。
【請求項８】
前記プロセッサ回路が前記受けたデジタル信号に、１ビット信号ストリームをマルチビットデジタル値に変換する１またはそれ以上の除去フィルタ動作を施すように構成されていることを特徴とする請求項７に記載の電流測定装置。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、残留電流検出装置、電流計または電力計等の電気装置において使用される電流センサに関する。
【０００２】
（背景技術）
従来、ＲＣＤ用途における電流のバランスのより正確な判定が不可能であった。また、正確な電力消費計量が得られなかった。そこで、本発明の目的は、ＲＣＤ用途における電流のバランスのより正確な判定が可能であり、また、正確な電力消費計量が得られる電流センサを提供することにある。
【０００３】
（発明の開示）
本発明によれば、導電性材料からなる２つの端部および抵抗性材料から形成され前記端部を相互に接続する中間部を有する金属リンク部材と、前記リンク部材に取り付けられた集積回路アナログ／デジタル変換器とを備え、前記変換器が前記２つの端部のそれぞれに接続されたアナログ入力端子および処理装置に接続するためのデジタル出力端子を有している電流センサが提供される。
【０００４】
好ましくは、前記変換器は電気絶縁接着剤からなる層によって前記中間部に取り付けられており、前記変換器のアナログ入力端子はワイヤ結合によって前記端部に接続されている。
【０００５】
前記変換器は、好ましくは、高周波１ビットデジタルデータを提供するデルタ−シグマ変調器を有している。１またはそれ以上の除去（デシメーション）フィルタ段が前記変換器に包含され得る。
【０００６】
前記変換器は、また、基準電圧源への接続用の電圧基準端子を有し、前記変換器は前記中間部を通って流れる電流をそれぞれ示すデジタル出力信号および前記端部の一方の電圧を示すデジタル出力信号を提供するように動作する。
【０００７】
（発明を実施するための最良の形態）
図１ないし図３に示された検出器は、銅からなる２つの端部１３およびマンガン等の抵抗性材料からなる中間部１４を有している堅固な複合導体帯片を備えている。前記帯片は、マンガン製のバーの対向する側への銅製のバーの電子ビーム溶接によって形成されたサンドイッチをスライスすることによって形成される。この方法によって製造された抵抗性部１４によって形成された分流器は、５％未満の許容誤差に対して０．２ｍΩの公称抵抗を有している。前記サンドイッチからの隣接するスライスの抵抗は、僅か２％程度だけ異なるかもしれない。
【０００８】
信号前処理ＡＳＩＣ１５は、電気絶縁接着剤からなる層１６によってマンガン部１４に取り付けられている。ワイヤリード１７は、ＡＳＩＣ１５の２つのアナログ入力端子を銅端部１３のそれぞれの端子に接続している。更に、リードは、一部分が図示されているリードフレーム１８の導体にＡＳＩＣ上の端子を接続している。図３に示すように、ＡＳＩＣ、マンガン部、ワイヤリードおよびリードフレーム導体は、保護用の電気絶縁カプセル材料からなるブロック１９内にすべて包含されている。銅端部１３の対向する端は、カプセルブロック１９から突出している。
【０００９】
次に図４を参照すると、ＡＳＩＣ１５内の主ブロックは単一のデルタ−シグマ変調器２０からなっていることが分かるであろう。また、銅端部１３に接続された入力端子を有するアナログ入力回路がある。この場合、ＡＳＩＣ１５の出力は、高周波１ビットデータ信号列からなっている。使用の際、ＡＳＩＣ出力は、変圧器または他の絶縁バリヤ２２を介してプロセッサ２３に接続される。この装置におけるプロセッサは、１ビット信号ストリームを低い周波数でマルチビットデジタル値に変換するために１またはそれ以上の除去フィルタ動作を実行するように構成されている。
【００１０】
プロセッサ２３は、複数の検出器からの信号を受けかつこれらの信号を合わせて検出器を通って流れる電流が均衡状態にあるかどうかを確認するように構成されている。かかる装置は、不均衡な状態が存在していると認められた場合アクチュエータにスイッチをトリップさせるような残留電流補正に使用され得る。
【００１１】
プロセッサ２３は、過電流トリップが制御され得るように、瞬間の電流レベルをトリップレベルと代替的にまたは追加的に比較することができる。
【００１２】
図５に示される代替の実施例において、ＡＳＩＣは、より複雑であり、１またはそれ以上の除去（デシメーション）フィルタ段２４、およびフィルタ段２４によって発生されたマルチビットデジタル信号のビットをプロセッサに順次伝送するためのシリアル出力ドライバ２５を有している。この構成により、プロセッサの構成は、除去フィルタ動作の１部分または全部がＡＳＩＣにおいて実行されるため簡単化され得る。
【００１３】
図６に示される構成において、ＡＳＩＣは、基準電圧源に接続される更なるアナログ入力Ｖを有している。２つのアナログ入力段２１ａおよび２１ｂがあり、これらは２つの独立したデルタ−シグマ変調器２０ａ，２０ｂに信号を供給する。図示のごとく、２つの１ビットデジタル信号ストリームのために２つの独立した除去フィルタ段２２ａ，２２ｂがある。これらの段２２ａ，２２ｂの出力は、図示のごとく、共通のシリアル出力段２５ａに接続されるか、または（図示しない）別個のシリアル出力段を設けるようにしてもよい。
【００１４】
図６の構成は、すべてのフィルタ動作がプロセッサによって実行されるような場合には２つのフィルタ段２２ａ，２２ｂを省略することによって変形され得るということが理解できよう。
【００１５】
電圧ならびに電流がプロセッサによって監視される場合には、分流器の精密なキャリブレーションが達成され得る。これにより、ＲＣＤ用途における電流のバランスのより正確な判定が可能となる。そのうえ、電圧および電流は両方とも高いレベルの精度に監視されているため、正確な電力消費計量が得られる。
【００１６】
本発明の装置がＲＣＤおよび過電流トリップ装置において使用される場合、プロセッサは、負荷が疑似トリップを回避するために回路に対して切り換えられるとき発生する過渡状態を認識するようにプログラムされ得る。多くの他の便利な機能は、プロセッサにプログラムされ、実行されることが可能である高い精度の電流測定によって可能となる。
【図面の簡単な説明】
【図１】  本発明による電流検出器の一例を示す斜視図である。
【図２】  検出器の断面図である。
【図３】  検出器の正面図である。
【図４】  検出器用の電子回路の簡単な形態を示すブロック図である。
【図５】  電子回路のより複雑な形態を示すブロック図である。
【図６】  電子回路のより複雑な形態を示すブロック図である。
【図１】
0004326699.tif 000002
【図２】
0004326699.tif 000003
【図３】
0004326699.tif 000004
【図４】
0004326699.tif 000005
【図５】
0004326699.tif 000006
【図６】
0004326699.tif 000007