(57)【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された第１絶縁膜と、
前記第１絶縁膜内に埋め込まれた銅からなる第１の金属パターンと、
前記第１の金属パターン上と前記第１絶縁膜上に形成された窒化ジルコニウムからなる第１キャップ層とを有し、
前記第１キャップ層の膜厚は２０ｎｍ以下であることを特徴とする半導体装置。
【請求項２】
前記第１絶縁膜は、酸化シリコン、窒化シリコン、窒化酸化シリコン又はフッ化酸化シリコンからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１キャップ層を覆い且つ前記第１キャップ層とは異なる材料であって銅拡散防止用絶縁材からなる第２キャップ層をさらに有することを特徴とする請求項１又は請求項２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳しくは、銅層を含む多層配線構造を有する半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路（ＬＳＩ）の加工技術の進歩に伴って個々の半導体素子は益々微細化されている。また、ＬＳＩ内の配線も高密度化、多層化、薄層化が進み、配線にかかる応力や、配線に流れる電流の密度はそれぞれ増加の一途をたどっている。従って、例えば高密度の電流を配線に流すことによりエレクトロマイグレーション（ＥＭ）と呼ばれる配線の破断現象が生じ易くなる。エレクトロマイグレーションの駆動力は、高密度電子流の衝突により金属原子が移動、拡散することによって生じると考えられている。素子の微細化に伴い、エレクトロマイグレーションによる劣化現象は益々深刻化するため、より高密度の電流を流せる信頼性の高い配線材料および配線構造の開発が必要となっている。
【０００３】
アルミニウム配線よりもエレクトロマイグレーションが発生しにくい配線として銅配線がある。
【０００４】
しかし、銅層は微細加工が難しく、銅配線を作製する有効な手法の１つとして絶縁膜内に予め配線用溝を形成し、その中に銅層を埋め込む工程を有するダマシン法が実用化されている。また、配線用溝の下にビアホールを形成してビアと配線を同時に形成するデュアルダマシン法も知られている。
【０００５】
次に、ダマシン法によりビアを形成する工程の一例を図１(a) 〜図１(d) に示す。
【０００６】
まず、図１(a) に示すように、半導体基板101 の上方に層間絶縁膜102 を形成し、さらに層間絶縁膜102 の上に第１シリコン酸化膜103 とシリコン窒化膜107 を形成する。そして、第１シリコン酸化膜103 とシリコン窒化膜107 をパターニングしてそれらの膜103,107 に第１配線用溝104 を形成する。続いて、第１配線用溝104 の中とシリコン窒化膜107 の上にバリアメタル層105 と第１銅層106 を順に形成して第１配線用溝104 を完全に埋め込んだ後に、第１銅層106 と第１バリアメタル層105 を化学機械研磨（ＣＭＰ）法により研磨してシリコン窒化膜107 の上面から除去する。
【０００７】
これにより、図１(b) に示すように、第１配線用溝104 内にのみ残った第１銅層105 を銅配線105aとして使用する。続いて、第１シリコン酸化膜103 と銅配線105aのそれぞれの上に第２シリコン酸化膜108 を形成する。
【０００８】
さらに、図１(c) に示すように、第２シリコン酸化膜108 をパターニングして銅配線105a上にビアホール109 を形成する。
【０００９】
その後、図１(d) に示すように、ビアホール109 内と第２シリコン酸化膜108 上に、第２バリアメタル層110 と第２銅層111 を形成した後に、ＣＭＰ法により第２銅層111 と第２バリアメタル層110 を研磨して第２シリコン酸化膜108 上面から除去する。そして、ビアホール109 内に残った第２銅層111 をビア111aとして使用する。
【００１０】
以上のような工程に従って、銅配線の形成とビアの形成を繰り返すことにより多層銅配線構造が得られることになる。
【００１１】
【発明が解決しようとする課題】
ところで、図１(c) に示したように、第２シリコン酸化膜108 にビアホール109 を形成すると、ビアホール109 からは銅配線105aが露出して直接に外気に曝されることになる。
【００１２】
これにより、銅配線105aが汚染、腐食、酸化されてビア111aとの接続に不良が発生するおそれがある。その対策として、ビアホール109 を通して銅配線105aを洗浄する処理が行われているが、ビアホール109 のアスペクト比が大きくなってくると、銅配線105aの表面を十分に洗浄することが難しくなる。
【００１３】
本発明の目的は、配線やビアとして使用される金属パターンの表面の酸化、腐食を防止することができる半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記した課題は、半導体基板の上方に形成された第１絶縁膜と、前記第１絶縁膜内に埋め込まれた銅からなる第１の金属パターンと、前記第１の金属パターン上と前記第１絶縁膜上に形成された窒化ジルコニウムからなる第１キャップ層とを有し、前記第１キャップ層の膜厚は２０ｎｍ以下であることを特徴とする半導体装置によって解決される。
【００１７】
次に、本発明の作用について説明する。
【００１８】
本発明によれば、第１の金属パターン上の領域が絶縁膜上の領域よりも電気抵抗値が小さくなる物質から構成されるキャップ層を、第１絶縁膜と第１の金属パターンの上に形成するようにしている。金属パターンは、例えば銅配線や銅ビアである。
【００１９】
そのようなキャップ層の材料としては、化学的に安定な窒化ジルコニウムやその化合物などがあり、その膜厚は２０ｎｍ以下が好ましい。
【００２０】
従って、第１絶縁膜の上に第２絶縁膜を形成した後に、第２絶縁膜をパターニングして第１の金属パターンの上にホール又は溝を形成すると、ホール又は溝の下の第１の金属パターンの酸化、腐食、汚染はキャップ層によって防止される。
【００２１】
しかも、ホール又は溝の中に形成される第２の金属パターンと第１の金属パターンはその間のキャップ層によって電気的に導通する。一方、キャップ層は第１絶縁膜上では絶縁部となるのでキャップ層のパターニングを省略することができる。
【００２２】
そのようなキャップ層を構成するジルコニウム、チタニウム、ハフニウム、窒化ジルコニウム、又はそれらのうちいずれかの化合物は、エッチング条件を調整することにより、第１の金属パターンの上に残しながら第１絶縁膜の上に選択エッチングが可能である。従って、マスクを用いることなくキャップ層を第１の絶縁膜上から選択的に除去し且つ第１の金属パターンの上に残してもよい。
【００２３】
銅を含む第１の金属パターンから絶縁膜への銅の拡散をより確実に防止したい場合には、銅拡散防止用絶縁材料からなる第２のキャップ層をキャップ層上に形成してもよい。
【００２４】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図２〜図４は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図である。
【００２５】
まず、図２(a) に示す構造について説明する。
【００２６】
ｐ型のシリコン（半導体）基板１の上には、能動素子領域を囲む素子分離絶縁層２が形成されている。その能動素子領域にはＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、シリコン基板１上にゲート絶縁膜３ａを介して形成されたゲート電極３ｂと、ゲート電極３ｂの両側のシリコン基板１内に形成されたＬＤＤ構造の第１、第２のｎ型不純物拡散層３ｃ、３ｄを有している。また、ゲート電極３ｂの側面には絶縁性サイドウォール３ｅが形成されている。
【００２７】
シリコン基板１上には、ＭＯＳトランジスタ３を覆うSiO2よりなる第１の層間絶縁膜４が形成されている。第１の層間絶縁膜４のうち、第１のｎ型不純物拡散層３ｃと第２のｎ型不純物拡散層３ｄの上にはそれぞれ第１のコンタクトホール４ａと第２のコンタクトホール４ｂが形成されている。
【００２８】
第１及び第２のコンタクトホール４ａ，４ｂ内には、それぞれ第１の導電性プラグ５ａと第２の導電性プラグ５ｂが埋め込まれている。第１及び第２の導電性プラグ５ａ，５ｂは、それぞれ窒化チタン膜とタングステン膜の二層構造を有している。
【００２９】
第１の層間絶縁膜４の上には、第２の導電性プラグ５ｂに接続されるアルミニウムよりなる一層目配線７が形成されている。また、第１の層間絶縁膜４と一層目配線７の上には、SiO2、ＢＰＳＧ、ＰＳＧ等のいずれかからなる第２の層間絶縁膜８が形成されている。第２の層間絶縁膜８のうち第１の導電性プラグ５ａの上には、コンタクトホール８ａが形成され、その中には窒化チタン膜とタングステン膜の二層構造を有する第３の導電性プラグ９が埋め込まれている。
【００３０】
第２の層間絶縁膜８と第３の導電性プラグ９は、膜厚３５０ｎｍのSiO2よりなる第３の層間絶縁膜１０に覆われている。そして、第３の層間絶縁膜１０には第１の配線溝１０ａと第２の配線溝１０ｂが形成されている。
【００３１】
第１の配線溝１０ａは、その一部が第３の導電性プラグ９に重なる形状を有している。第１の配線溝１０ａの中にはタンタル、窒化タンタル、窒化チタンなどのバリアメタル層１１ａと銅層１１ｂからなる多層構造を有する第１の銅配線１２ａが形成されている。また、第２の配線溝１０ｂ内には、第１の銅配線１２ａと同じ層構造を有する第２の銅配線１２ｂが形成されいている。
【００３２】
以上のように一層目の銅配線１２ａ，１２ｂを形成した後に、図２(b) に示すように、第３の層間絶縁膜１０の上と第１及び第２の銅配線１２ａ，１２ｂの上に、窒化ジルコニウム（ZrN ）よりなるキャップ層１３を形成する。窒化ジルコニウムの形成は、テトラキスジエチルアミノジルコニウム（Ｚｒ｛Ｎ（Ｃ2 Ｈ5 ）2 ｝4 ；ＴＤＥＡＺ）を用いたＣＶＤ法でもよいし、或いはスパッタ、蒸着等のいずれかのＰＶＤ法でもよい。
【００３３】
ZrN キャップ層１３は、０ｎｍより大きく２０ｎｍ以下の厚さに形成されていて、第１及び第２の銅配線１２ａ，１２ｂを構成するバリアメタル層１１ａと銅層１１ｂに接触する領域では比抵抗値が約３００μΩ・ｃｍ以下の低抵抗層１３ａとなり、SiO2よりなる第３の層間絶縁膜１０に接触する領域では比抵抗値が数千μΩ・ｃｍ以上、数万μΩ・ｃｍ以上の高抵抗層１３ｂとなる。その詳細については後述する。
【００３４】
次に、図３(a) に示すように、膜厚３００ｎｍのSiO2よりなる第４の層間絶縁膜１４と膜厚５０ｎｍのシリコン窒化膜１５と膜厚３５０ｎｍのSiO2よりなる第５の層間絶縁膜１６をＣＶＤ法によりZrN キャップ層１３の上に順に形成する。なお、シリコン窒化膜１５の代わりに膜厚２０ｎｍ以下の窒化ジルコニウム膜を使用してもよい。
【００３５】
続いて、図３(b) に示すように、第５の層間絶縁膜１６をパターニングすることにより、第１の銅配線１２ａに一部が重なる第３の配線溝１６ａを形成し、同時に第２の銅配線１２ｂに一部が重なる第４の配線溝１６ｂを形成する。また、第４の層間絶縁膜１４をパターニングすることにより、第３の配線溝１６ａと第１の銅配線１２ａが重なる部分に第１のビアホール１４ａを形成し、同時に第４の配線溝１６ｂと第２の銅配線１２ｂが重なる部分に第２のビアホール１４ｂを形成する。
【００３６】
第１及び第２のビアホール１４ａ，１４ｂの形成と第３及び第４の配線溝１６ａ，１６ｂの形成の順序はどちらが先であってもよく、第３及び第４の配線溝１６ａ，１６ｂを形成する際にシリコン窒化膜１５はエッチングストップ層として機能する。また、第１及び第２のビアホール１４ａ，１４ｂを形成する場合にはZrN キャップ層１３はエッチングストップ層として機能する。
【００３７】
それらのビアホール１４ａ，１４ｂは、それぞれ一層目の銅配線１２ａ，１２ｂ上に形成され、ZrN キャップ層１３の低抵抗層１３ａを露出させる。
【００３８】
次に、図４(a) に示すように、第１及び第２のビアホール１４ａ，１４ｂと第３及び第４の配線溝１６ａ，１６ｂのそれぞれの内周面及び底面、および第５の層間絶縁膜１６の上面の上にバリアメタル層１７を５〜１０ｎｍの厚さに形成する。バリアメタル層１７は、スパッタ法により形成され、例えばタンタル(Ta)、窒化タンタル(TaN) 若しくはこれらの積層膜のいずれか、又は窒化チタン(TiN) から構成される。
【００３９】
さらに、バリアメタル層１７の上に銅シード層１８をスパッタ法により３０〜１００ｎｍの厚さに形成する。
【００４０】
次に、電解メッキ法により銅層１９を銅シード層１８上に形成し、これにより第３及び第４の配線溝１６ａ，１６ｂと第１及び第２のビアホール１４ａ，１４ｂを完全に埋め込む。ここで、銅シード層１８は銅層１９の一部となる。
【００４１】
この後に、図４(b) に示すように、第５の層間絶縁膜１６の上面に形成された銅層１９、バリアメタル層１７をＣＭＰ法により除去する。これにより第１及び第２のビアホール１４ａ，１４ｂのそれぞれの中に残った銅層１９、銅シード層１８、バリアメタル層１７を第１及び第２のビア２０ａ，２０ｂとして使用し、また、第３及び第４の配線溝１６ａ，１６ｂのそれぞれの中に残った銅層１９、バリアメタル層１７を第３及び第４の銅配線２１ａ，２１ｂとして使用する。
【００４２】
第３の銅配線２１ａは、第１のビア２０ａとキャップ層１３を介して第１の銅配線１２ａに電気的に接続される。また、第４の銅配線２１ｂは、第２のビア２０ｂとキャップ層１３を介して第２の銅配線１２ｂに電気的に接続される。
【００４３】
さらに、第３及び第４の銅配線２１ａ，２１ｂと第５の層間絶縁膜１６の上に上記したキャップ層１３と同じ材料からなる膜厚２０ｎｍ以下の二層目のキャップ層（不図示）を形成した後に、上記した工程に従って層間絶縁膜、銅配線及びビアの形成を繰り返すことにより、第２の層間絶縁膜８の上には多層構造の銅配線が形成されることになる。
【００４４】
ところで、第１及び第２のビア２０ａ，２０ｂは、それぞれ膜厚２０ｎｍ以下のZrN キャップ層１３の低抵抗層１３ａを介して第１及び第２の銅配線１２ａ，１２ｂにそれぞれ接続される。この場合、ZrN キャップ層１３は、SiO2よりなる第２の層間絶縁膜１０上では高抵抗層１３ｂとなるので、第３の銅配線２１ａと第４の銅配線２１ｂがZrN キャップ層１３を介して短絡することはない。しかも窒化ジルコニウムは化学的に安定であって銅に比べて酸化され難いので、ビアホールや配線溝を通して露出することによって酸化したり腐食したりするおそれはなく、銅配線や銅ビアの酸化や腐食を防止する導電性／絶縁性の保護膜となる。
【００４５】
窒化ジルコニウム膜の電気的抵抗値がその下地層の材料に依存することについて、以下に説明する。
【００４６】
まず、図５に示すように、シリコンウェハ３０上に厚さ１００ｎｍのSiO2よりなる絶縁膜３１と厚さ５０ｎｍの窒化チタン(TiN) よりなる金属膜３２を順に形成し、さらに金属膜３２をパターニングして絶縁膜３１の一部を露出させた。ついで、絶縁膜３１と金属膜３２の上に、ＣＶＤ法により窒化ジルコニウム(ZrN) 膜３３を形成した。窒化ジルコニウム膜３３をＣＶＤ法により形成するための原料としてＴＤＥＡＺとアンモニア(NH3) を用い、また、窒化ジルコニウム膜３３の成長時のシリコンウェハ３０の温度を３８０℃に設定した。
【００４７】
そのような条件によって形成されるZrN 膜３３の膜厚を変えて、SiO2絶縁膜３１上の窒化ジルコニウム膜３３の膜厚と比抵抗値の関係を調べたところ、図６に示すような結果が得られた。図６によれば窒化ジルコニウム膜３３の比抵抗は、厚さが２０ｎｍでは約３３００μｍ・ｃｍ2 となり、厚さが約１８．７ｎｍ以下で急峻に比抵抗値が大きくなり、厚さが１７．８ｎｍでは１００００μｍ・ｃｍ2 となっている。なお、絶縁膜３１として、窒化酸化シリコン膜、シリコン窒化膜、フッ化酸化シリコン膜を用いた場合であっても同様な結果が得られる。
【００４８】
一方、TiN 金属膜３２上の窒化ジルコニウム膜３３の膜厚と比抵抗値の関係を調べたところ図７に示すような結果が得られた。金属膜３２として銅膜をしようしても同様な結果が得られる。
【００４９】
図６、図７によれば、窒化ジルコニウム膜３３は、絶縁膜３２の上で２０ｎｍ以下の厚さに形成されることによりその比抵抗値が大きくなって数千μΩ・ｃｍ2 以上の絶縁膜となる。これに対して、金属膜３１上の窒化ジルコニウム膜３３は、その膜厚２０ｎｍ以下であっても比抵抗値が約３００μΩ・ｃｍ2 以下の導電膜となる。
【００５０】
従って、窒化ジルコニウム膜の比抵抗値は、その下地膜の材料に依存することがわかる。その性質は、窒化ジルコニウム膜を、ＣＶＤ法ではなく、スパッタ、蒸着等のＰＶＤ法で形成した場合でも同じである。
【００５１】
なお、キャップ層１３として、窒化ジルコニウムの代わりに、窒化ジルコニウム化合物、ジルコニウム、チタニウム、ハフニウム又はジルコニウム化合物、チタニウム化合物、ハフニウム化合物のいずれかの物質の膜を、例えば０ｎｍより大きく２０ｎｍ以下の厚さに形成してもよい。キャップ層１３を構成する物質をスパッタなどのＰＶＤ法により形成する場合には、その物質を形成した後に例えば４００℃前後の温度でアニールすることにより第３の層間絶縁膜１０中の酸素によって第３の層間絶縁膜１０上でその物質を酸化して電気抵抗を増加させることが好ましい。また、銅配線１２ａ，１２ｂ上でキャップ層１３を構成する物質の酸化を完全に防止しておく必要があれば、キャップ層１３を第１、第２の銅配線（銅パターン）１２ａ，１２ｂの上部と合金化することが好ましい。
【００５２】
ところで、シリコンウェハの上に厚さ１００ｎｍのシリコン酸化膜と厚さ１０ｎｍの窒化ジルコニウム膜を順に形成した後に、テトラキスジエチルアミノチタン（ＴＤＥＡＴ）とアンモニア(NH3) を用いてウェハ温度３５０℃でＣＶＤ法により窒化チタン(TiN) 膜を窒化ジルコニウム膜上に５０ｎｍの厚さに形成した。そして、窒化チタン膜の比抵抗値を測定したところ２００μΩ・ｃｍ2 となり、窒化ジルコニウム膜のうち高抵抗化した部分の上のTiN 膜（金属膜）は高抵抗化しないことがわかった。
（第２の実施の形態）
第１実施形態では、銅配線１２ａ，１２ｂと第３の層間絶縁膜１０の上にZrN 、Zr、Hfなどのキャップ層１３を形成している。銅配線１２ａ，１２ｂとキャップ層１３が熱処理によって合金化したとすれば、キャップ層１３から銅元素が第３、第４の層間絶縁膜１０，１４に拡散するおそれがある。
【００５３】
そこで、層間絶縁膜１０，１４への銅拡散を確実に防止する構造を有する半導体装置の形成工程を以下に説明する。
【００５４】
図８〜図１３は、本発明の第２実施形態に係る半導体装置の製造工程を示す断面図である。なお、図８〜図１３において、図２〜図４と同じ符号は同じ要素を示している。
【００５５】
まず、図８(a) に示す構造を形成するまでの工程を説明する。
【００５６】
ｐ型のシリコン基板１の上には、能動素子領域を囲む素子分離絶縁層２を形成した後に、第１実施形態で示した構造を有するＭＯＳトランジスタ３を能動素子領域に形成する。
【００５７】
さらに、シリコン基板１上に、ＭＯＳトランジスタ３を覆うSiO2よりなる第１の層間絶縁膜４を形成した後に、第１の層間絶縁膜４のうち、第１のｎ型不純物拡散層３ｃと第２のｎ型不純物拡散層３ｄの上にそれぞれ第１のコンタクトホール４ａと第２のコンタクトホール４ｂを形成する。そして、第１及び第２のコンタクトホール４ａ，４ｂ内に、第１の導電性プラグ５ａと第２の導電性プラグ５ｂをそれぞれ埋め込む。第１及び第２の導電性プラグ５ａ，５ｂは、それぞれ窒化チタン膜とタングステン膜の二層構造を有している。
【００５８】
続いて、第１の層間絶縁膜４の上に、第２の導電性プラグ５ｂに接続されるアルミニウムよりなる一層目配線７を形成する。さらに、第１の層間絶縁膜４と一層目配線７の上に第２の層間絶縁膜８を形成する。さらに、第２の層間絶縁膜８のうち第１の導電性プラグ５ａの上に、コンタクトホール８ａを形成し、その中に窒化チタン膜とタングステン膜の二層構造を有する第３の導電性プラグ９を埋め込む。
【００５９】
その状態で、第２の層間絶縁膜８と第３の導電性プラグ９の上に膜厚３００ｎｍのSiO2よりなる第３の層間絶縁膜１０をＣＶＤ法により形成する。さらに、第３の層間絶縁膜１０の上に、絶縁性の第１ストッパー層４０として膜厚５０ｎｍの窒化シリコン膜をＣＶＤ法により形成する。
【００６０】
続いて、第１ストッパー層４０上にレジスト３９を塗布し、これを露光、現像して第３の導電性プラグ９の上方を通る配線パターンを有する開口部３９ａ，３９ｂを形成する。
【００６１】
次に、図８(b) 、図９(a) に示すように、レジスト３９をマスクに使用するエッチングにより、第１ストッパー層４０及び第３の層間絶縁膜１０に第１、第２の配線溝１０ａ，１０ｂを形成する。第１の配線溝１０ａは、その一部が第３の導電性プラグ９上に位置する形状を有している。なお、図９(a) に示すように、開口部が形成された第１ストッパー層４０をマスクに使用して第３の層間絶縁膜１０をエッチングすることにより第１、第２の配線溝１０ａ，１０ｂを形成してもよい。
【００６２】
次に、図９(b) に示すように、第１及び第２の配線溝１０ａ，１０ｂのそれぞれの内周面及び底面および第１ストッパー層４０の上面の上に第１バリアメタル層１１ａを形成する。バリアメタル層１１ａはスパッタ法により形成されて例えばTa、TaN 若しくはこれらの積層膜のいずれか、又はTiN から構成される。
【００６３】
さらに、バリアメタル層１１ａの上に銅シード層１１ｓをスパッタ法により３０〜１００ｎｍの厚さに形成する。
【００６４】
さらに、図１０(a) に示すように、銅層１１ｂを電解メッキ法により銅シード層１１ｓ上に形成し、これにより第１及び第２の配線溝１０ａ，１０ｂを完全に埋め込む。なお、銅シード層１１ｓは銅層１１ｂに含まれることになる。
【００６５】
この後に、図１０(b) に示すように、第３の層間絶縁膜１０の上面に形成された銅層１１ｂ、バリアメタル層１１ａをＣＭＰ法により除去する。ここで第１ストッパー膜４０はＣＭＰストッパーとなる。これにより、第１及び第２の配線溝１０ａ，１０ｂの中に残った銅層１１ｂ、第１バリアメタル層１１ａを第１及び第２の銅配線１２ａ，１２ｂとして使用する。
【００６６】
以上のように一層目の銅配線１２ａ，１２ｂを形成した後に、図１１(a) に示すように、第１ストッパー膜４０の上と第１及び第２の銅配線１２ａ，１２ｂの上に、窒化ジルコニウム（ZrN ）よりなる第１キャップ層１３を形成する。この第１キャップ層１３は、第１実施形態で説明したZrN の形成方法により形成される。
【００６７】
ZrN よりなる第１キャップ層１３は、第１実施形態で説明したように、０ｎｍより大きく２０ｎｍ以下の厚さに形成されていて、第１及び第２の銅配線１２ａ，１２ｂを構成するバリアメタル層１１ａと銅層１１ｂに接触する領域では比抵抗値が約３００μΩ・ｃｍ以下の低抵抗層１３ａとなり、SiO2よりなる第３の層間絶縁膜１０に接触する領域では比抵抗値が数千数μΩ・ｃｍ以上又は数万μΩ・ｃｍ以上の高抵抗層１３ｂとなる。
【００６８】
次に、図１１(b) に示すように、銅拡散防止機能を有する絶縁性の第２キャップ層４１を第１キャップ層１３の上に形成する。第２キャップ層４１として、炭化珪素(SiC）、窒化珪素(SiN）若しくはこれをベースとした絶縁層、又は、酸化炭化珪素（SiCO）、酸化窒化珪素（SiON）若しくはこれをベースにした絶縁層などをプラズマ励起気相成長（ＰＥ−ＣＶＤ）法により２０〜１００ｎｍの厚さに形成する。
【００６９】
第２キャップ層４１を構成するそれらの絶縁層の成長は、典型的には平行平板型のＰＥ−ＣＶＤ装置を使用し、シリコン基板１を入れた真空室内にシャワーヘッドを通して原料ガスを導入し、ペデスタルにより基板温度を３５０℃〜４００℃に調整し、基板に対向する電極にパワー３００〜６００Ｗで周波数１３．５６MHz の高周波電力を投入する。
【００７０】
炭化珪素の形成には、主にメチルシラン系からなる有機シランを原料に用い、必要に応じてメタン、アンモニア、窒素、ヘリウムなどのガスを添加する。
【００７１】
また、酸化炭化珪素の形成には、炭化珪素の形成に使用するガスに酸素、一酸化窒素などの酸素ソースを添加する。一般に、絶縁膜中に酸素を添加することにより膜の誘電率が下がり、絶縁膜同士の密着性が向上するという利点があるが、銅拡散防止膜としての機能は低下する。
【００７２】
窒化珪素の形成は、炭化珪素系絶縁膜と同様にＰＥ−ＣＶＤ法により成長するが、珪素原料ガスとしては典型的にはSiH4、Si2H6 などのモノシラン系ガスを用いるが、有機シラン系ガスを用いて形成することもできる。窒素供給源としては、窒素、アンモニアを珪素原料ガスと同時に成長雰囲気中に供給する。酸化窒素珪素の形成には、窒化珪素の成長に使用するガスに、酸素、一酸化窒素などの酸素ソースを添加する。
【００７３】
そのような条件で第２キャップ層４１を形成した後、図１２(a) に示すように、膜厚６００ｎｍのSiO2よりなる第４の層間絶縁膜４２と膜厚５０ｎｍの窒化シリコンよりなる第２ストッパー層４３をＣＶＤ法により第２キャップ層４１の上に順に形成する。
【００７４】
次に、図１２(b) に示すように、第２ストッパー層４３、第４の層間絶縁膜４２及び第２キャップ層４１をパターニングすることにより、第１キャップ層１３の低抵抗層１３ａを露出する第１、第２のビアホール４１ａ，４１ｂを第２ストッパー層４３、第４の層間絶縁膜４２及び第２キャップ層４１に形成し、第１、第２のビアホール４１ａ，４１ｂにそれぞれ重なる第３，第４の配線溝４２ａ，４２ｂを第２ストッパー層４３、第４の層間絶縁膜４２に形成する。第１、第２の配線溝４２ａ，４２ｂは、第２ストッパー層４３上面から約３５０ｎｍの深さとする。
【００７５】
第１、第２のビアホール４１ａ，４１ｂの形成と、第３，第４の配線溝４２ａ，４２ｂの形成は、どちらが先であってもよく、それぞれ別のレジストパターンをマスクに使用する。また、第４の層間絶縁膜の中間に窒化シリコン層のようなエッチングストップ層を形成することにより、第１実施形態と類似の工程で第１、第２のビアホール４１ａ，４１ｂと第３，第４の配線溝４２ａ，４２ｂを形成してもよい。エッチングストップ層を第４の層間絶縁膜に形成することについては以下の実施形態で採用してもよい。
【００７６】
次に、図１３(a) に示すように、第１及び第２のビアホール４１ａ，４１ｂと第３及び第４の配線溝４２ａ，４２ｂのそれぞれの内周面及び底面および第２ストッパー層４３の上面の上にバリアメタル層４４ａを形成する。バリアメタル層４４ａは、スパッタ法により形成されて例えばTa、TaN 若しくはこれらの積層膜のいずれか、又はTiN から構成される。
【００７７】
さらに、バリアメタル層４４ａの上に銅シード層４４ｓをスパッタ法により３０〜１００ｎｍの厚さに形成する。
【００７８】
次に、銅層４４ｂを電解メッキ法により銅シード層４４ｓ上に形成し、これにより第３及び第４の配線溝４２ａ，４２ｂと第１及び第２のビアホール４１ａ，４１ｂを完全に埋め込む。銅シード層４４ｓは、銅層４４ｂと一体となる。
【００７９】
次に、図１３(b) に示す構造を形成するまでの工程を説明する。
【００８０】
第２ストッパー層４３を研磨ストッパーにして、第２ストッパー層４３の上面から銅層４４ｂ、バリアメタル層４４ａをＣＭＰ法により除去する。これにより、第１及び第２のビアホール４１ａ，４１ｂのそれぞれの中に残った銅層４４ｂ、バリアメタル層４４ａを第１及び第２のビア４５ａ，４５ｂとして使用し、また、第３及び第４の配線溝４２ａ，４２ｂのそれぞれの中に残った銅層４４ｂ、バリアメタル層４４ａを第３及び第４の銅配線４６ａ，４６ｂとして使用する。
【００８１】
第３の銅配線２１ａは、第１のビア２０ａとキャップ層１３を介して第１の銅配線１２ａに電気的に接続される。また、第４の銅配線２１ｂは、第２のビア２０ｂと第１キャップ層１３を介して第２の銅配線１２ｂに電気的に接続される。
【００８２】
続いて、第３及び第４の銅配線４６ａ，４６ｂと第２ストッパー層４３の上に第１キャップ層１３と同じ材料からなる第３キャップ層４７と第２キャップ層４３と同じ材料からなる第４キャップ層４８を順に形成する。
【００８３】
さらに、上記したと同じ層間絶縁膜、銅配線及びビアの形成を繰り返すことにより、第２の層間絶縁膜８の上には多層構造の銅配線が形成されることになる。
【００８４】
以上により形成された半導体装置においては、ZrN からなる第１，第３キャップ層１３，４７のうち銅配線１２ａ，１２ｂ，４６ａ，４６ｂに接続する部分は低抵抗層となり、絶縁性の第１、第２ストッパー層４０、４３に接する部分は高抵抗層になる。
【００８５】
第１、第２の銅配線１２ａ，１２ｂと第１キャップ層１３が加熱により合金化したとすれば、銅はキャップ層１３から第４の層間絶縁膜４２に拡散するおそれがある。しかし、本実施形態では、ZrN の第１キャップ層１３の上にさらに銅拡散防止用の絶縁性の第２キャップ層４１をさらに形成したので、第１、第２の銅配線１２ａ，１２ｂから第４の層間絶縁膜４１への銅の拡散は絶縁性の第２のキャップ層４１により確実に防止されることになる。また、第１、第２ストッパー層４０、４３は、窒化シリコンから構成することにより、銅拡散防止層としても機能する。
【００８６】
ところで、図１１(a) に示したようにZrN よりなる第１キャップ層１３を銅配線１２ａ，１２ｂの上に形成した後の加熱により銅配線１２ａ、１２ｂのシート抵抗がどのように変化するかを実験したところ、図１４に示す結果が得られて、シート抵抗は殆ど変化しないことがわかった。
【００８７】
図１４の破線は、第１キャップ層１３を形成せずに銅配線１２ａ，１２ｂについて、アニールしない状態でのシート抵抗とアニールした後のシート抵抗の違いを示している。また、図１４の実線は、膜厚２．５ｎｍの第１キャップ層１３が接合されている銅配線１２ａ，１２ｂについて、アニールしない状態でのシート抵抗とアニールした後のシート抵抗の違いを示している。さらに、図１４の一点鎖線は、膜厚５．０ｎｍの第１キャップ層１３が接合されている銅配線１２ａ，１２ｂについて、アニールしない状態でのシート抵抗とアニールした後のシート抵抗の違いを示している。
【００８８】
図１５(a) 〜(c) は、ZrN キャップ層１３と銅配線１２ａ，１２ｂを合わせたキャップ配線の抵抗とZrN キャップ層１３の膜厚との関係を調べた結果を示している。なお、図１５(a) 〜(c) のそれぞれにおいて、複数の縦の線は、左から順に、８μｍ（○）、４μｍ（□）、２μｍ（◇）、１μｍ（×）、０．５４μｍ（＋）、０．２７μｍ（△）の配線幅を示している。
【００８９】
図１５(a) は、ZrN キャップ層１３を形成しない場合の銅配線１２ａ、１２ｂの抵抗値と累積パーセントの関係を示している。図１５(b) は、膜厚２ｎｍのZrN キャップ層１３を銅配線１２ａ、１２ｂ上に形成した場合のキャップ配線の抵抗値と累積パーセントの関係を示している。図１５(c) は、膜厚４ｎｍのZrN キャップ層１３を銅配線１２ａ、１２ｂ上に形成した場合のキャップ配線の抵抗値と累積パーセントの関係を示している。
【００９０】
図１５(a) 〜(c) によれば、キャップ配線の抵抗にZrN 膜厚依存性は見られなかった。
【００９１】
なお、絶縁性／導電性のキャップ層１３，４７として、窒化ジルコニウムの代わりに、窒化ジルコニウム化合物、ジルコニウム、チタニウム、ハフニウム又はジルコニウム化合物、チタニウム化合物、ハフニウム化合物のいずれかの物質の膜を適用してもよい。このような材料については、以下の実施形態でも同様である。
（第３の実施の形態）
図１６〜図１８は、本発明の第３実施形態の半導体装置の形成工程を示す断面図である。なお、図１６〜図１８において、図８〜図１３と同じ符号は同じ要素を示している。
【００９２】
まず、第２実施形態の図８〜図１０に示した工程に従って、シリコン基板１にＭＯＳトランジスタ３を形成し、層間絶縁膜４，８，１０、第１ストッパー層４０を形成し、配線７を形成し、導電性プラグ５ａ，５ｂ，９を形成し、第１、第２の銅配線１２ａ，１２ｂを形成する。
【００９３】
その後に、図１６(a) に示すように、第１、第２の銅配線１２ａ，１２ｂと第１ストッパー層４０の上にZrN よりなる第１キャップ層１３を形成する。第１キャップ層１３の膜厚は、第１、第２実施形態で説明したような２０ｎｍ以下に限定されるものではなく、例えば４０ｎｍの厚さに形成する。
【００９４】
次に、図１６(b) に示すように、第１キャップ層１３を選択エッチングすることにより、第３の層間絶縁膜１０の上から除去するとともに、第１、第２の銅配線１２ａ，１２ｂの上に残す。そのような選択エッチングは例えば次の条件で行われる。
【００９５】
ZrN 層は、成長温度やガス流量、アンモニア添加量などのＣＶＤ条件にもよるが、金属膜上の金属相（低抵抗層１３ａ）と絶縁膜上の絶縁相（高抵抗層１３ｂ）とでは膜密度が大きく異なる。即ち、ZrN 層において、典型的には、絶縁相の膜密度が５．０〜５．５ｇ／ｃｍ3 で、金属相の膜密度が６．０〜６．５ｇ／ｃｍ3 である。これにより、各種エッチャントによるZrN 層のエッチング速度が膜密度に依存することになるので、この性質を利用してZrN 絶縁相を選択的に除去できる。  エッチャントであるフッ酸、塩酸、硫酸などの水溶液や過酸化水素などの薬液を適宜加温することによりZrN 膜に対して所望のエッチング速度が得られる。
【００９６】
例えば、温度２５℃の濃度１wt％のフッ酸による金属相ZrN のエッチング速度が４０ｎｍ／ｍｉｎであるのに対して、絶縁相ZrN のエッチング速度は５３ｎｍ／ｍｉｎであった。そこで、図１６(a) に示すように、第１、第２の銅配線１２ａ，１２ｂと第３の層間絶縁膜１０の上に膜厚４０ｎｍのZrN よりなる第１キャップ層１３を形成した後に、濃度１wt％のフッ酸を第１キャップ層１３に４５秒間供給することにより、図１６(b) に示すように第１、第２の銅配線１２ａ，１２ｂの上だけに第１キャップ層１３を１０ｎｍの厚さに残すことができる。
【００９７】
ZrN エッチング用のエッチング装置は、バッチ式でも枚葉式でもよいが、均一性良く短時間で第１キャップ層１３をエッチングするためには、枚葉式スピンエッチング装置を用いるのが好ましい。
【００９８】
以上のように第１キャップ層１３を選択エッチングした後に、図１７(a) に示すように、膜厚６００ｎｍのSiO2よりなる第４の層間絶縁膜４２と膜厚５０ｎｍの第２ストッパー層４３をＣＶＤ法により第１キャップ層１３及び第１のストップ層４０の上に順に形成する。
【００９９】
次に、図１７(b) に示すように、第２ストッパー層４３、第４の層間絶縁膜４２をパターニングすることにより、第１キャップ層１３を露出する第１、第２のビアホール４１ａ，４１ｂを第２ストッパー層４３、第４の層間絶縁膜４２及び第２キャップ層４１に形成し、さらに第１、第２のビアホール４１ａ，４１ｂにそれぞれ一部が重なる第３，第４の配線溝４２ａ，４２ｂを第２ストッパー層４３、第４の層間絶縁膜４２に形成する。これにより、第１、第２のビアホール４１ａ，４１ｂを通して第１キャップ層１３が露出する。
【０１００】
次に、図１８に示す構造を形成するまでの工程を説明する。
【０１０１】
第２実施形態と同様に、第１及び第２のビアホール４１ａ，４１ｂと第３及び第４の配線溝４２ａ，４２ｂのそれぞれの内周面及び底面、および第２ストッパー層４３の上面の上にバリアメタル層４４ａを形成する。さらに、バリアメタル層４４ａの上に銅シード層（不図示）を３０〜１００ｎｍの厚さに形成する。
【０１０２】
バリアメタル層４４ａはスパッタ法により形成されて例えばTa、TaN 若しくはこれらの積層膜のいずれか、又はTiN から構成される。また、銅シード層はスパッタ法により３０〜１００ｎｍの厚さに形成される。
【０１０３】
続いて、銅層４４ｂを電解メッキ法により銅シード層上に形成し、これにより、第３及び第４の配線溝４２ａ，４２ｂと第１及び第２のビアホール４１ａ，４１ｂを完全に埋め込む。なお、銅シード層は、銅層４４ｂと一体となる。
【０１０４】
さらに、第２ストッパー層４３を研磨ストッパーにして、第２ストッパー層４３の上面から銅層４４ｂ、バリアメタル層４４ａをＣＭＰ法により除去する。これにより、第１及び第２のビアホール４１ａ，４１ｂのそれぞれの中に残った銅層４４ｂ、バリアメタル層４４ａを第１及び第２のビア４５ａ，４５ｂとして使用し、また、第３及び第４の配線溝４２ａ，４２ｂのそれぞれの中に残った銅層４４ｂ、バリアメタル層４４ａを第３及び第４の銅配線４６ａ，４６ｂとして使用する。
【０１０５】
第３の銅配線２１ａは、第１のビア２０ａとキャップ層１３を介して第１の銅配線１２ａに電気的に接続される。また、第４の銅配線２１ｂは、第２のビア２０ｂとキャップ層１３を介して第２の銅配線１２ｂに電気的に接続される。
【０１０６】
この後に、第３及び第４の銅配線４６ａ，４６ｂと第２ストッパー層４３の上に第１キャップ層１３と同じ材料からなる第２キャップ層４９を形成する。その後に、第１キャップ層１３と同じように第２キャップ層４９を選択エッチングして第３及び第４の銅配線４６ａ，４６ｂの上にのみ残す。
【０１０７】
さらに、上記したと同じ層間絶縁膜、銅配線及びビアの形成を繰り返すことにより、第２の層間絶縁膜８の上には多層構造の銅配線が形成されることになる。
【０１０８】
以上のような工程によって形成された半導体装置においては、銅配線１２ａ，１２ｂ，４６ａ，４７ｂの上に残されたZrN キャップ層１３，４５は、銅配線１２ａ，１２ｂ，４６ａ，４７ｂの酸化を防止する。
【０１０９】
また、第３層間絶縁膜上に形成されたZrN キャップ層が除去されるので、ZrN キャップ層の膜厚に制限がなくなる。絶縁膜上のZrN キャップ層は膜厚２０ｎｍ前後で抵抗値の特性が急激に変わるのでその膜厚制御が難しいが、本実施形態によるZrN キャップ層の選択エッチングを行えば、絶縁膜上で低抵抗化するおそれはなくなる。
【０１１０】
第３層間絶縁膜上からのZrN キャップ層の除去は、レジストなどのマスクを使用せずに選択的に且つ精度良くエッチングできるので、レジストパターンの形成や位置合わせが不要であり、スループットを大きく低下させることはない。
（第４の実施の形態）
第３実施形態では、ZrN のキャップ層が絶縁性のキャップ層から選択的に除去されているが、銅配線の銅とキャップ層のZrN が反応すれば、キャップ層を通して銅が層間絶縁膜に拡散するおそれがある。
【０１１１】
そこで、第２実施形態のように、銅配線上に残されたZrN 層を絶縁性キャップ層によって覆うことにより、銅配線から層間絶縁膜への銅の拡散を確実に防止するようにしてもよく、以下にその構造とその形成工程を説明する。
【０１１２】
まず、第２実施形態の図８〜図１０に示した工程に従って、シリコン基板１にＭＯＳトランジスタ３を形成し、層間絶縁膜４，８，１０、第１ストッパ層を形成し、配線７を形成し、導電性プラグ５ａ，５ｂ，９を形成し、第１、第２の銅配線１２ａ，１２ｂを形成する。その後に、図１６(a) に示すように、第１、第２の銅配線１２ａ，１２ｂと第１ストッパー層４０の上にZrN よりなる第１キャップ層１３を形成する。第１キャップ層１３の膜厚は、２０ｎｍ以下に限定されず、例えば４０ｎｍの厚さに形成する。
【０１１３】
次に、図１９(a) に示すように、第１キャップ層１３を選択エッチングすることにより、第３の層間絶縁膜１０の上から除去するとともに、第１、第２の銅配線１２ａ，１２ｂの上に残す。第１キャップ層１３の選択エッチングは第３実施形態に示した方法によって行われる。
【０１１４】
続いて、図１９(b) に示すように、銅拡散防止機能を有する絶縁性の第２キャップ層４１を第１キャップ層１３の上に形成する。第２キャップ層４１として、SiC 、SiN をベースとした絶縁層、又は、SiCO、SiONをベースにした絶縁層をＰＥ−ＣＶＤ法により２０〜１００ｎｍの厚さに形成する。第２キャップ層４１は第２実施形態で説明した方法に従って形成される。
【０１１５】
さらに、図２０(a) に示すように、膜厚６００ｎｍのSiO2よりなる第４の層間絶縁膜４２と膜厚５０ｎｍの第２ストッパー層４３をＣＶＤ法により第２キャップ層４１の上に順に形成する。
【０１１６】
その後に、図２０(b) に示すように、第２ストッパー層４３、第４の層間絶縁膜４２及び第２キャップ層４１をパターニングすることにより、第１キャップ層１３を露出する第１、第２のビアホール４１ａ，４１ｂを第２ストッパー層４３、第４の層間絶縁膜４２及び第２キャップ層４１に形成し、さらに第１、第２のビアホール４１ａ，４１ｂにそれぞれ重なる第３，第４の配線溝４２ａ，４２ｂを第２ストッパー層４３、第４の層間絶縁膜４２に形成する。
【０１１７】
次に、図２１に示す構造を形成するまでの工程を説明する。
【０１１８】
第２実施形態と同様に、第１及び第２のビアホール４１ａ，４１ｂと第３及び第４の配線溝４２ａ，４２ｂのそれぞれの内周面及び底面、および第２ストッパー層４３の上面の上にバリアメタル層４４ａを形成する。バリアメタル層４４ａはスパッタ法により形成されて例えばTa、TaN 若しくはこれらの積層膜のいずれか、又はTiN から構成される。
【０１１９】
続いて、スパッタ法により膜厚３０〜１００ｎｍの銅シード層（不図示）をバリアメタル層４４ａの上に形成する。
【０１２０】
さらに、銅層４４ｂを電解メッキ法により銅シード層上に形成し、これにより、第３及び第４の配線溝４２ａ，４２ｂと第１及び第２のビアホール４１ａ，４１ｂを完全に埋め込む。なお、銅シード層は銅層４４ｂと一体となる。
【０１２１】
さらに、第２ストッパー層４３を研磨ストッパーにして、第２ストッパー層４３の上面から銅層４４ｂ、バリアメタル層４４ａをＣＭＰ法により除去する。これにより、第１及び第２のビアホール４１ａ，４１ｂのそれぞれの中に残った銅層４４ｂ、バリアメタル層４４ａを第１及び第２のビア４５ａ，４５ｂとして使用し、また、第３及び第４の配線溝４２ａ，４２ｂのそれぞれの中に残った銅層４４ｂ、バリアメタル層４４ａを第３及び第４の銅配線４６ａ，４６ｂとして使用する。
【０１２２】
第３の銅配線２１ａは、第１のビア２０ａと第１キャップ層１３を介して第１の銅配線１２ａに電気的に接続される。また、第４の銅配線２１ｂは、第２のビア２０ｂと第１キャップ層１３を介して第２の銅配線１２ｂに電気的に接続される。
【０１２３】
続いて、第３及び第４の銅配線４６ａ，４６ｂ上と第２ストッパー層４３の上にZrN からなる第３キャップ層４７を形成する。さらに、第３キャップ層４７を選択エッチングして第３及び第４の銅配線４６ａ，４６ｂの上にのみ残す。
【０１２４】
それから、第３キャップ層４７上と第２ストッパー層４３上に、第２キャップ層４１と同じ材料からなる第４キャップ層４８を形成する。
【０１２５】
さらに、上記したと同じように層間絶縁膜、銅配線及びビアの形成を繰り返すことにより、第２の層間絶縁膜８の上には多層構造の銅配線が形成されることになる。
【０１２６】
以上のような工程により形成された半導体装置において、銅配線１２ａ，１２ｂ，４６ａ，４６ｂの上にのみ残されたZrN キャップ層１３，４７は、銅拡散防止用絶縁材よりなる別のキャップ層４０，４８に覆われるので、ZrN キャップ層１３，４７を介して銅配線１２ａ，１２ｂ，４６ａ，４６ｂから銅が層間絶縁膜に拡散することが防止される。しかも、ZrN キャップ層１３，４７は、層間絶縁膜上から選択的に除去されているので、膜厚が２０ｎｍより厚くても銅配線間を短絡することがない。
（その他の実施形態）
上記した実施形態では、層間絶縁膜をSiO2から形成している、低誘電率絶縁材料から構成してもよい。素子の微細化に伴って配線遅延の影響が深刻になるため、低誘電率絶縁膜の適用はさらに重要になる。低誘電率絶縁材料としては、有機ポリマー、又は炭素を含有した酸化シリコンあるいは多孔性誘電率絶縁材料が代表的な材料として挙げられる。
【０１２７】
低誘電率絶縁膜の成膜法としては、基板を回転させながら液状の低誘電率絶縁物質を基板上に均一に塗布するスピンオンプロセス、又はＰＥ−ＣＶＤ法が典型的である。塗布プロセスにより多孔性低誘電率絶縁膜を形成する場合には、ゾルゲル法により加水分解と縮重合を用い、不安定な成分の熱分解と鋳型中間構造物の形成、及び鋳型の熱分解を行って中空体を形成するために、４００℃程度の熱処理を必要とする。
【０１２８】
また、上記した実施形態では、配線溝やビアホールに銅を埋め込むための前工程として、スパッタによりバリアメタル層、銅シード層を形成しているが、ＣＶＤ法により形成してもよい。例えば窒化チタンをバリアメタルとしてＣＶＤ法により形成する場合には、反応ガスとしてＴＤＥＡＴとアンモニアを用いる。さらに、銅シード層を、ＣＶＤ法により形成してもよい。銅シード層の成長ガスとしては、例えばCu(hfac)TMVSを原料に使用する。
【０１２９】
銅シード層の形成方法としては、微細ビアホールに対してカバレッジが良好な自己イオン化プラズマ法などを用いてもよい。
【０１３０】
なお、上記した実施形態では、ビアホール内と配線溝内に同時にバリアメタルと銅を埋め込む工程を有するデュアルダマシン法について説明した。しかし、ビアと銅配線の形成はデュアルダマシン法に限られるものではなく、ビアホール内にバリアメタルと銅を埋め込んだ後に配線溝を形成し、その配線溝内に改めてバリアメタルと銅を埋め込むダマシン法を用いてもよい。この場合にも、銅ビア又は銅配線の上にジルコニウム、チタニウム、ハフニウム、窒化ジルコニウム、又はそれらのうちいずれかの化合物からなるキャップ層を形成してもよい。
（付記１）半導体基板の上方に形成された第１絶縁膜と、
前記第１絶縁膜内に埋め込まれた第１の金属パターンと、
前記第１の金属パターン上と前記第１絶縁膜上に形成され、且つ前記第１金属パターンの上の部分が前記第１絶縁膜の上の部分よりも電気抵抗値が小さくなる物質から構成される第１キャップ層と
を有することを特徴とする半導体装置。
（付記２）前記第１キャップ層を構成する前記物質は、ジルコニウム、チタニウム、ハフニウム、窒化ジルコニウム、又はそれらのうちいずれかの化合物であることを特徴とする付記１に記載の半導体装置。
（付記３）前記第１キャップ層の膜厚は２０ｎｍ以下であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）半導体基板の上方に形成された第１絶縁膜と、
前記第１絶縁膜内に埋め込まれた第１の金属パターンと、
前記第１の金属パターン上に形成され、且つジルコニウム、チタニウム、ハフニウム、窒化ジルコニウム、又はそれらのうちいずれかの化合物から構成される第１キャップ層と
を有することを特徴とする半導体装置。
（付記５）前記第１キャップ層の上に形成された第２絶縁膜と、
前記第１の金属パターンの上で前記第２絶縁膜に形成されたホール又は溝と、
前記ホール又は前記溝の中に埋め込まれて前記第１キャップ層を介して前記第１の金属パターンに電気的に接続される第２の金属パターンと
をさらに有することを特徴とする付記１乃至付記４のいずれかに記載の半導体装置。
（付記６）前記第２の金属パターンと前記第１キャップ層の間にはバリアメタル層が形成されていることを特徴とする付記５に記載の半導体装置。
（付記７）前記バリアメタル層は、高融点金属窒化物であることを特徴とする付記６に記載の半導体装置。
（付記８）前記第１キャップ層を覆い且つ前記第１キャップ層とは異なる材料であって銅拡散防止用絶縁材からなる第２キャップ層をさらに有することを特徴とする付記１乃至付記７のいずれかに記載の半導体装置。
（付記９）前記第２キャップ層は、炭化珪素及び窒化珪素をベースにした絶縁層、又は酸化炭化珪素及び酸化窒化珪素をベースとした絶縁層であることを特徴とする付記８に記載の半導体装置。
（付記１０）前記第１の金属パターンは、銅パターンであることを特徴とする付記１乃至付記９のいずれかに記載の半導体装置。
（付記１１）半導体基板の上方に第１絶縁膜を形成する工程と、
前記第１絶縁膜内に第１溝又は第１ホールを形成する工程と、
前記第１溝又は前記第１ホール内に銅を埋め込んで第１の金属パターンを形成する工程と、
前記第１金属パターンの上の部分が前記第１絶縁膜の上の部分よりも電気抵抗値が小さくなる物質から構成される第１キャップ層を前記第１の金属パターンの上と前記第１絶縁膜の上に形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１２）前記第１キャップ層を構成する前記物質は、ジルコニウム、チタニウム、ハフニウム、窒化ジルコニウム、又はそれらのうちいずれかの化合物であることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）前記第１キャップ層を構成する前記物質は２０ｎｍ以下の厚さに形成されることを特徴とする付記１１又は付記１２に記載の半導体装置の製造方法。
（付記１４）前記第１キャップ層を成膜した後に、アニールすることを特徴とする付記１１乃至付記１３のいずれかに記載の半導体装置の製造方法。
（付記１５）前記第１キャップ層を成膜した後に、前記第１キャップ層と金属パターンの合金化を行うことを特徴とする付記１１乃至付記１３のいずれかに記載の半導体装置の製造方法。
（付記１６）マスクを用いることなく前記第１キャップ層を前記第１絶縁膜上から除去し且つ前記第１の金属パターンの上に残す工程をさらに有することを特徴とする付記１１乃至付記１５のいずれかに記載の半導体装置の製造方法。
（付記１７）前記第１キャップ層の上に第２絶縁膜を形成する工程と、
前記第２絶縁膜のうち前記第１の金属パターンの上方に第２溝又は第２ホールを形成する工程と、
前記第２溝又は第２ホール内に銅を埋め込むことにより前記第１キャップ層を介して前記第１の金属パターンに電気的に接続される第２の金属パターンを形成する工程と
をさらに有することを特徴とする付記１１乃至付記１６のいずれかに記載の半導体装置の製造方法。
（付記１８）前記第２の金属パターンと前記第１キャップ層の間にバリアメタル層を形成する工程をさらに有することを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）前記バリアメタル層は、高融点金属窒化物であることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記２０）前記第１キャップ層とは異なる材料である銅拡散防止用絶縁材よりなる第２キャップ層を前記第１キャップ層の上に形成する工程をさらに有することを特徴とする付記１１乃至付記１９のいずれかに記載の半導体装置の製造方法。
（付記２１）前記第２キャップ層として、炭化珪素及び窒化珪素をベースにした絶縁層、又は酸化炭化珪素及び酸化窒化珪素をベースとした絶縁層を形成することを特徴とする付記２０に記載の半導体装置の製造方法。
（付記２２）前記第１の金属パターンの形成は、銅パターンの形成であることを特徴とする付記１１乃至付記２１のいずれかに記載の半導体装置の製造方法。
【０１３１】
【発明の効果】
以上述べたように本発明によれば、銅膜上の部分が絶縁膜の上の部分よりも電気抵抗値が小さくなる物質から構成される第１キャップ層を、第１絶縁膜と第１の金属パターンの上に形成するようにしたので、第１絶縁膜上に形成された第２絶縁膜をパターニングして第１の金属パターンの上にホール又は溝を形成しても第１の金属パターンは第１キャップ層によって保護され、第１の金属パターンの酸化、腐食、汚染を防止できる。しかも、ホール又は溝内に埋め込まれる第２の金属パターンは、第１キャップ層を介して第１の金属パターンに導通することになるので第２の金属パターンと第１の金属パターンの導通を確保することができる。
【０１３２】
また、第１キャップ層は第１絶縁膜上では絶縁部となるので第１キャップ層のパターニングは不要となり、工程の縮小化に寄与する。なお、窒化ジルコニウムなどからなる第１キャップ層については、第１絶縁膜上と第１の金属パターン上とで膜の密度を変えて形成することができるので、マスクを使用せずに選択エッチングにより第１キャップ層を絶縁膜上から選択的に除去することができ、パターニング工程を簡略化することができる。
【０１３３】
さらに、キャップ層の上に銅拡散防止用絶縁材よりなる第２のキャップ層を形成するようにしたので、第１の金属パターンが銅を含む場合でも、第１の金属パターンから層間絶縁膜への銅の拡散を確実に防止できる。
【図面の簡単な説明】
【図１】図１(a) 〜(d) は、従来の多層銅配線構造の形成工程を示す断面図である。
【図２】図２(a),(b) は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
【図３】図３(a),(b) は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
【図４】図４(a),(b) は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
【図５】図５は、本発明の実施形態に係る半導体装置に使用される窒化ジルコニウム膜の比抵抗値の下地依存性を調べるために使用した試料の断面図である。
【図６】図６は、絶縁膜上の窒化ジルコニウム膜の膜厚と比抵抗値の関係を示す図である。
【図７】図７は、金属膜上の窒化ジルコニウム膜の膜厚と比抵抗値の関係を示す図である。
【図８】図８(a),(b) は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
【図９】図９(a),(b) は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
【図１０】図１０(a),(b) は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
【図１１】図１１(a),(b) は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。
【図１２】図１２(a),(b) は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図（その５）である。
【図１３】図１３(a),(b) は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図（その６）である。
【図１４】本発明の実施形態に係る半導体装置における銅配線とその上の導電性キャップ層のアニールによる配線のアニールによる抵抗変化を示す図である。
【図１５】本発明の実施形態の半導体装置における銅配線上のZrN キャップ層の膜厚と配線抵抗の関係を示す図である。
【図１６】図１６(a),(b) は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
【図１７】図１７(a),(b) は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
【図１８】図１８は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
【図１９】図１９(a),(b) は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
【図２０】図２０(a),(b) は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
【図２１】図２１は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
【符号の説明】
１…シリコン基板、２…素子分離絶縁層、３…ＭＯＳトランジスタ、４，７，８，１０，１４，１６…層間絶縁膜、４ａ，４ｂ，８ａ…コンタクトホール、５ａ，５ｂ，９…導電性プラグ、１０ａ，１０ｂ…配線溝、１１ａ…バリアメタル層、１１ｂ…銅層、１２ａ，１２ｂ，２１ａ，２１ｂ…銅配線、１３…第１キャップ層、１５…シリコン窒化膜、１７…バリアメタル層、１８…銅シード層、１９…銅層、２０ａ，２０ｂ…ビア、３０…シリコンウェハ、３１…絶縁膜、３２…金属膜、３３…ZrN 膜、３９…レジスト、４０，４３…ストッパー層、４１…第２キャップ層、４２…レジスト、４４ａ…バリアメタル層、４４ｂ…銅層、４４ｓ…銅シード層、４５ａ，４５ｂ…ビア、４６ａ，４６ｂ…銅配線、４７，４９…第３キャップ層、４８…第４キャップ層。
【図１】
0004350337.tif 000002
【図２】
0004350337.tif 000003
【図３】
0004350337.tif 000004
【図４】
0004350337.tif 000005
【図５】
0004350337.tif 000006
【図６】
0004350337.tif 000007
【図７】
0004350337.tif 000008
【図８】
0004350337.tif 000009
【図９】
0004350337.tif 000010
【図１０】
0004350337.tif 000011
【図１１】
0004350337.tif 000012
【図１２】
0004350337.tif 000013
【図１３】
0004350337.tif 000014
【図１４】
0004350337.tif 000015
【図１５】
0004350337.tif 000016
【図１６】
0004350337.tif 000017
【図１７】
0004350337.tif 000018
【図１８】
0004350337.tif 000019
【図１９】
0004350337.tif 000020
【図２０】
0004350337.tif 000021
【図２１】
0004350337.tif 000022