(57)【特許請求の範囲】
【請求項１】
ダミーパターン群と実パターンとの距離と最小間隔基準とを所定の方向で比較する第１の工程と、
前記ダミーパターン群のうち前記所定の方向において前記距離が前記最小間隔基準以上であるダミーパターンを実ダミーパターンとして決定するとともに、重なり合う実ダミーパターンが存在する場合にはいずれか１つの実ダミーパターンを選択する第２の工程と、
前記ダミーパターン群の座標を移動させて第１の工程に戻る第３の工程とを有するダミーパターンの配置方法。
【請求項２】
実パターンと、請求項１に記載の方法で決定した実ダミーパターンとを具備する半導体装置を製造する方法。
【請求項３】
請求項１に記載の方法でダミーパターンを自動生成するＣＡＤシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関するものであり、より詳細には、プロセス上の条件から設けられるダミーの配線パターンを配置する方法及びこのようなダミー配線パターンを有する半導体装置に関する。
【０００２】
近年、半導体装置のルールの微細化が進み、パターンの幅の制御が難しくなっている。配線のパターンなどのパターン幅を制御する１つのパラメータとして、チップ面積に対するレジストパターンの比（パターン密度）がある。このパターン密度をある一定範囲に抑えることで、所望のパターンが制御性良く形成できることが知られている。
【０００３】
このパターン密度が一定範囲を下回る場合には、実際に用いられる配線パターン（実配線パターン）に対しダミーの配線パターンを設けることが行われている。ダミーパターンを設けることで、パターン密度が所定範囲内となるようにする。
【０００４】
【従来の技術】
従来、ダミーパターンは次のような方法で配置していた。
【０００５】
第１の方法は、配線の無いチップ上の領域に、配線と一定間隔離れた所にダミーパターンを配置する。この方法では、効率的にダミーパターンを配置することができない。
【０００６】
この問題点を解決する第２の方法は、基本的な形状の仮想的なダミーパターン（単位ダミーパターン又は仮想ダミーパターンとも言う）を、ある間隔を空けて格子状に敷き詰めるものである。この方法を図１を参照して説明する。
【０００７】
図１はレイアウトを示す平面図である。図１において、実際に形成する２つの配線１と２（実パターン）に対し、単位ダミーパターン３を所定間隔（後述する最小間隔基準に等しいか又はそれ以上）を空けて敷き詰める。このように敷き詰めたダミーパターン群を破線で示してある。この時点では、各ダミーパターン３は仮想的なものである。ＣＡＤシステムで処理する場合には、ダミーパターン群は仮想レイヤと位置付けられる。
【０００８】
ダミーパターン群は単一の座標系を有し、その原点は例えばウェハ上にある当該チップの中心にある。
【０００９】
仮想レイヤの各ダミーパターン３と隣接する配線１、２との距離を測定し、測定すべきすべての方向（例えば、図１の上下左右方向）において、測定した距離が配線条件となる所定の最小間隔基準以上ある場合には、その仮想ダミーパターンを実ダミーパターンとして選択する。実ダミーパターンは、配線１、２と共に実際にチップ上に形成される。
【００１０】
図１の配置において、配線１と配線２との間の中心に単位ダミーパターン３が位置する場合には、ダミーパターンと各配線１、２までの距離は最小間隔基準以上あるものとする。これに対し、図１に示す状態は、単位ダミーパターン３の真中の列は配線１と配線２の間の中心になく、右にずれている。このずれにより、真中の列の各ダミーパターン３と配線２との距離Ｄ１は最小間隔よりも短い。換言すれば、真中の列の各ダミーパターン３は配線２と干渉する領域に配置されている。
【００１１】
従って、真中の列の各ダミーパターン３は実パターンとして選択されない。勿論、他の２列のダミーパターン３も選択されない。この結果、配線１と配線２の間にはダミーパターンが全く形成されなくなってしまう。よって、所定のパターン密度を達成できず、密度ムラが発生してしまうという問題点がある。
【００１２】
図２に、従来の第３の方法を示す。図２に示す方法で用いるダミーパターン群は、行方向及び列方向に一列に配列されている。これに対し、図２に示す方法は、ダミーパターンをジグザグに配列したものである。但し、ダミーパターン群は単一の座標系を有する。
【００１３】
図２に示すＲ１〜Ｒ７はダミーパターンの行を示す。行Ｒ１、Ｒ４、Ｒ７は同じダミーパターンの配列（ダミーパターンの列位置が同じ）を持つ。行Ｒ２、Ｒ５は同じダミーパターンの配列を持ち、他の行のダミーパターンとは異なる列位置である。行Ｒ３、Ｒ６は同じダミーパターンの配列を持ち、他の行のダミーパターンとは異なる列位置である。つまり、４行毎に同じパターンを繰り返す。
【００１４】
図２に示す場合、参照番号４で示す２つのダミーパターン（行Ｒ２とＲ５にあり、同一列上にある）が最小間隔基準を満たし、実ダミーパターンとして選択される。よって、実ダミーパターンが挿入される確立は増える。
【００１５】
【発明が解決しようとする課題】
しかしながら、図２に示す従来方法では、実ダミーパターンが間引きされてしまう（ダミーパターンが点在してしまう）ため、パターン密度は効果的には向上しないという問題点がある。
【００１６】
従って、本発明は、配線などの実パターンに対し効果的に配置されたダミーパターン（実ダミーパターン）を具備し、所望のパターン密度を有する半導体装置及びそのような実ダミーパターンを配置する方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は、ダミーパターン群と実パターンとの距離と最小間隔基準とを所定の方向で比較する第１の工程と、前記ダミーパターン群のうち前記所定の方向において前記距離が前記最小間隔基準以上であるダミーパターンを実ダミーパターンとして決定するとともに、重なり合う実ダミーパターンが存在する場合にはいずれか１つの実ダミーパターンを選択する第２の工程と、前記ダミーパターン群の座標を移動させて第１の工程に戻る第３の工程とを有するダミーパターンの配置方法である。単一の座標系のダミーパターンを用いたのでは、効果的なダミーパターンの配置とはならない。これに対し、異なる座標系を用いることで、ある座標系のダミーパターンは最小間隔基準を満たさないものであっても，別の座標系のダミーパターンは最小間隔基準を満たす場合が生じる。よって、全体としてはダミーパターンを配線等の実パターンに対し効果的に配置することができるようになる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。以下に説明する本発明の実施の形態は、ＬＳＩの多層配線における配線層のうち、任意の１層を例にしたものである。図３は、本発明の第１の実施の形態を説明するためのレイアウトを示す図である。本発明の第１の実施の形態は、３つの仮想ダミーパターン群を用いている。３つの仮想ダミーパターン群のパターン配列はいずれも、図２に示す配列と同じである。但し、３つの仮想ダミーパターン群は異なる座標系を持つ。
【００１９】
第１の仮想ダミーパターン群は第１の仮想レイヤに属し、ダミーパターン５を有する。第２の仮想ダミーパターン群は第２の仮想レイヤに属し、ダミーパターン７を有する。そして、第２の仮想ダミーパターン群の座標は、第１の仮想ダミーパターン群と一部重なるように、第１の仮想ダミーパターン群の座標に対し右下にずれている。第３の仮想ダミーパターン群は第３の仮想レイヤに属し、ダミーパターン９を有する。そして、第３の仮想ダミーパターン群の座標は、第１及び第２の仮想ダミーパターン群と一部重なるように、第２の仮想ダミーパターン群の座標に対し右下にずれている。
【００２０】
第１の仮想レイヤを基本とし（その座標原点をチップ中央に合わせる）、第１の仮想レイヤを一定距離ずらすことで第２の仮想レイヤ及び第３の仮想レイヤを定義する。このようにして、第１、第２及び第３の仮想ダミーパターン群を生成する。このことは、単一の座標系の仮想ダミーパターン郡ではデザインルール違反（つまり、最小間隔基準を満たさない）によりダミーパターンが配置されない領域に、最小間隔基準をみたすように、前記単一の座標系をずらしたダミーパターン群を配置するようにしたとも言える。
【００２１】
第１から第３の仮想ダミーパターン群において、隣り合う仮想ダミーパターン間の距離（間隔）は、最小間隔基準に等しいかそれ以上である。これに対し異なる仮想ダミーパターン群間のダミーパターン同士の距離は任意で良い。これは、仮想ダミーパターン１個程度の局所領域において、第１、第２の仮想ダミーパターン群のうちいずれか１個のみが選択されるため、異なる仮想レイヤ間の仮想ダミーパターン同士の最小間隔基準を考慮する必要がないためである。ただし、好ましくは、互いに異なる座標系に属するダミーパターン同士の間隔が最小間隔基準を満たさないようなずれ量であることが好ましい。また、互いに異なる座標系に属するダミーパターン同士の一部が重なり合うようなずれ量で座標系が定義されていることがこのましい。この結果、複数の座標系同士のずれ量を微小量に設定でき、どのような配置の配線に対しても、配線とダミーパターンとの最小間隔基準を満たす仮想ダミーパターンの存在確立が高くなり、パターン密度を向上させることができる。
【００２２】
第１から第３の仮想ダミーパターン群の各仮想ダミーパターンと配線１、２との距離と最小間隔基準とを所定の方向で比較して、いずれの方向においても距離が最小間隔基準以上の仮想ダミーパターンを選択し、これを実ダミーパターンと決定する。なお、所定の方向とは、例えば上下左右の４方向であるが、予め周辺の配線位置を考慮して、特定方向、図３の例では上下方向の比較を省略しても良い。また、斜め方向で比較を行っても良い。
【００２３】
以上の比較処理で、参照番号６、８及び１０で示される仮想ダミーパターンが実ダミーパターンとして決定される。実ダミーパターン６は、第１の仮想レイヤに属する第１の仮想ダミーパターン群のうち、配線１と配線２に対し最小間隔基準を満たすものである。実ダミーパターン８は、第２の仮想レイヤに属する第２の仮想ダミーパターン群のうち、配線１と配線２に対し最小間隔基準を満たすものである。実ダミーパターン１０は、第３の仮想レイヤに属する第３の仮想ダミーパターン群のうち、配線１と配線２に対し最小間隔基準を満たすものである。実ダミーパターン６、８及び１０はそれぞれ異なる座標系を持つ。
【００２４】
図２と図３を比較すればわかるように、本発明の第１の実施の形態によれば、配線１と配線２の間に効果的に実ダミーパターンを配置することができる。つまり、従来技術では配置できなかった領域に、確実に実ダミーパターンを配置することができ、パターン密度を向上させることができる。
【００２５】
図２に示す単一座標系のダミーパターンでは、図３のような配置は実現できない。何故ならば、図２の各ダミーパターンは少なくとも最小間隔基準だけ離れていなければならないからである。即ち、一つの座標系内において最小間隔基準が満たされているとの要求により、単一座標系では各ダミーパターンが重なり合うような配置を取ることができない。従って、各ダミーパターンの配置は一意的に決まっており、ダミーパターン１個程度の局所領域において、位置を微小量ずらした複数のダミーパターン中から最適な配置を選択することはできず、図２のような実ダミーパターンの間引きが生ずる。
【００２６】
また、図２のＲ１、Ｒ２、Ｒ３、…の各行同士の、列位置のずれ量を微小距離にすれば、局所的には図３に類似した配置の実ダミーパターンを発生可能であるが、列位置のずれが一巡する行周期が長くなるだけであり、例えばＲ１、Ｒ２、Ｒ３は実ダミーパターンが発生されるがＲ４、Ｒ５、Ｒ６、Ｒ７…は実ダミーパターンが発生されないような配置になる。
【００２７】
なお、図２の仮想ダミーパターン群及び図３で同一座標系に属する仮想ダミーパターン群は行方向には一列に並び、列位置のみずれた例で説明したが、行と列の両方向に位置がずれた仮想ダミーパターン群を用いる場合でも同様の議論が成立する。
【００２８】
なお、各部の寸法の一例を以下に示す。ダミーパターンサイズは２μｍ角、同一仮想レイヤ内の仮想ダミーパターン同士の間隔は１μｍ、配線とダミーパターンとの最小間隔基準を２μｍ、同一仮想レイヤ内の仮想ダミーパターンのずれ量（図２に示す行及び列方向のずれ量）を１μｍ、異なる仮想レイヤ同士の座標のずれ量を０．２μｍと設定する。なお、これらの寸法はあくまで一例であって、様々な条件を考慮して半導体装置毎に最適な値を使用する。
【００２９】
図３において、異なる仮想レイヤの複数の仮想ダミーパターンが実ダミーパターンとして選択可能な場合であって、これらの仮想ダミーパターン重なり合う（干渉する）場合がある。このような場合には、いずれか１つの仮想ダミーパターンを実ダミーパターンとして選択する。例えば、仮想ダミーパターン６’は実ダミーパターンとして選択可能であるが、実ダミーパターン１０と重なり合っている。図３の例では、実ダミーパターン１０を選択している。なお、この点の処理については、図８を参照して後述する。
【００３０】
図４は、本発明の第２の実施の形態を示すレイアウトの平面図である。図中、前述した図に示す構成要素と同一又は同一性のあるものには、同一の参照番号を付してある。
【００３１】
図４で用いる複数の仮想ダミーパターン群は、図１に示す格子状のダミーパターン群の座標系を図４の矢印２０で示すようにずらして生成したものである。仮想ダミーパターンから実ダミーパターンを選択・生成する処理は、図３を参照して説明した第１の実施の形態と同じである。参照番号８で示す仮想ダミーパターンが実ダミーパターンとして選択される。図１に示す従来技術では、配線１と２の間にダミーパターンを１つも配置することができないので、図４に示す本発明の第２の実施の形態は、パターン密度を大幅に向上させることができる。
【００３２】
図５から図７は、本発明の第３の実施の形態を示すレイアウトの平面図である。また、図８は図５から図７に示すダミーパターン配置方法を示すフローチャートである。なお、このフローチャートは、前述した第１及び第２の実施の形態にそのまま当てはまるものである。更に、図９は図８に示すダミーパターン配置方法を実施するＣＡＤシステムの一構成例を示すブロック図である。
【００３３】
図５〜図７に示すように、配線１１と１２はそれぞれクランク部分３０を有する。本発明の第３の実施の形態によれば、３つの仮想ダミーパターン群を用いてクランク部分３０を有する配線１１と２の間に確実に実ダミーパターンを配置することができる。第１の仮想ダミーパターン群は、実線で描かれた仮想ダミーパターン５を有する。第２の仮想ダミーパターン群は、点線で描かれた仮想ダミーパターン７を有する。第３の仮想ダミーパターン群は、破線で描かれた仮想ダミーパターン９を有する。
【００３４】
まず、図５の第１ステップでは、仮想ダミーパターン５を有する仮想ダミーパターン群を用いて、以下に説明する配置処理を行う。図８に示すステップＳ１１で、配線１１と１２のレイアウトデータと、第１の仮想ダミーパターン群のデータとを重ね合わせる。
【００３５】
ここで、説明の都合上、図９に示すＣＡＤシステムを説明する。ＣＡＤシステムはコンピュータシステムで構成されるもので、ハードウェア資源として、ＣＰＵ５１、メモリ５２、ＣＤ−ＲＯＭやハードディスク等の外部記憶装置５３、キーボード５４、ディスプレイ５５、マウス５６、及びこれらを接続するバス５７を具備する。図８に示すフローチャートに記載のプログラムは、メモリ５２に展開される。メモリ５２はＲＯＭや、ＣＰＵ５１の作業領域となるＲＡＭ等を有する。図８のステップＳ１１で読み込まれるレイアウトデータや第１の仮想ダミーパターン群のデータは、外部記憶装置５３からメモリ５２に読み込まれる。
【００３６】
ＣＰＵ５１はステップＳ１１で、配線１１と１２のレイアウトデータと、第１の仮想ダミーパターン群のデータ（第１の仮想レイヤのデータ）とを重ね合わせる。図５は、３つの仮想ダミーパターン群の位置関係を理解し易いように、仮想ダミーパターン７と９をそれぞれ有する２つの仮想ダミーパターン群を図示してある。しかし、ステップＳ１１の処理では、仮想ダミーパターン５を有する仮想ダミーパターン群のみが配線１１と１２に重ね合わされるので、メモリ５２に展開されたデータは配線１１と１２のレイアウトデータと、仮想ダミーパターン５を有する仮想ダミーパターン群である。
【００３７】
ステップＳ１２で、ＣＰＵ５１はルールファイルのデータをメモリ５２に読み込み、各配線１１、１２と各仮想ダミーパターン５との間隔が最小間隔基準を満たすかどうかを判断する。ルールファイルは、この最小間隔基準を記述したデータを格納するファイルである。ＣＰＵ５１は、最小間隔基準を満たさない仮想ダミーパターンを削除し、最小間隔基準を満たす仮想ダミーパターンを第１の実ダミーパターンとし、ステップＳ１３で第１の実ダミーパターン群の配置を確定する。図５では、上記処理で得られた３つの第１の実ダミーパターン６が図示されている。この処理は、ＣＰＵ５１が第１の実ダミーパターンを第１の仮想レイヤ（ファイルに相当する）に残し、最小間隔基準を満たさない仮想ダミーパターンのデータを第１の仮想レイヤから削除することで行われる。
【００３８】
次に、ＣＰＵ５１は図６に示す第２ステップを実行する。ステップＳ１４で、レイアウトデータと、第２の仮想ダミーパターン群のデータ（第２の仮想ファイルのデータ）と、第１の実ダミーパターン群のデータを重ね合わす。そして、ステップＳ１５で、ＣＰＵ５１はルールファイルを読み込み、第２の仮想ダミーパターン群を構成する各仮想ダミーパターン７は、配線１１と１２及びステップＳ１３で確定した実ダミーパターン６に対し、最小間隔条件を満たすかどうかを判断する。ＣＰＵ５１は、配線１１と１２及び実ダミーパターンのいずれに対しても最小間隔基準を満たす仮想ダミーパターン７の各々を第２の仮想レイヤに残し、最小間隔基準を満たさない仮想ダミーパタンを第２の仮想レイヤから削除する処理をステップＳ１６で実行する。この結果、中央の３つの実ダミーパターン８が得られる。
【００３９】
次に、ＣＰＵ５１は図７に示す第３ステップを実行する。ステップＳ１７で、レイアウトデータと、第３の仮想ダミーパターン群のデータ（第２の仮想ファイルのデータ）と、第１及び第２の実ダミーパターン群のデータを重ね合わす。そして、ステップＳ１８で、ＣＰＵ５１はルールファイルを読み込み、第２の仮想ダミーパターン群を構成する各仮想ダミーパターン７は、配線１１と１２及びステップＳ１３で確定した第１の実ダミーパターン６とステップＳ１６で確定して第２の実ダミーパターン８に対し、最小間隔条件を満たすかどうかを判断する。ＣＰＵ５１は、配線１１と１２及び第１及び実ダミーパターン６、８のいずれに対しても最小間隔基準を満たす仮想ダミーパターン９の各々を第３の仮想レイヤに残し、最小間隔基準を満たさない仮想ダミーパターンを第３の仮想レイヤから削除する処理をステップＳ１９で実行する。この結果、下の３つの実ダミーパターン１０が得られる。
【００４０】
そして、ステップＳ２０で、ＣＰＵ５１は、レイアウトデータ及び第１から第３の仮想レイヤ（第１から第３の実ダミーデータ）を重ね合わせ、一層分の配線マスクデータを生成する。このマスクデータを用いてマスクパターンを生成し、チップ面上に導電層のパターンを形成し、半導体装置を製造する。
【００４１】
ステップＳ１５の処理で、配線１１や１２に対して最小間隔基準を満たすが第１の実ダミーパターンに対し最小間隔基準を満たさない仮想ダミーパターン７は削除する。この処理に代えて、仮想ダミーパターン７を残し、干渉する第１の実ダミーパターンを削除することでも良い。
【００４２】
以上、３つの仮想レイヤ（３つの仮想ダミーパターン群）を用いた発明の実施の形態を説明したが、仮想レイヤの総数は３に限定されるものではなく、２層や４層以上の仮想レイヤを用いても良い。また、本発明は配線以外の他のパターンに対してダミーパターンを配置する場合も含む。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、異なる座標系のダミーパターンを用いているため、ある座標系のダミーパターンは最小間隔基準を満たさないものであっても，別の座標系のダミーパターンは最小間隔基準を満たす場合が生じるようになり、この結果、全体としてはダミーパターンを配線等の実パターンに対し効果的に配置することができるようになる。
【図面の簡単な説明】
【図１】従来のダミーパターン配置方法を説明するためのレイアウトの平面図である。
【図２】従来の別のダミーパターン配置方法を説明するためのレイアウトの平面図である。
【図３】本発明の第１の実施の形態を説明するためのレイアウトの平面図である。
【図４】本発明の第２の実施の形態を説明するためのレイアウトの平面図である。
【図５】本発明の第３の実施の形態を説明するためのレイアウトの平面図（その１）である。
【図６】本発明の第３の実施の形態を説明するためのレイアウトの平面図（その２）である。
【図７】本発明の第３の実施の形態を説明するためのレイアウトの平面図（その３）である。
【図８】本発明の第１ないし第３の実施の形態によるダミーパターン配置方法を示すフローチャートである。
【図９】図８に示すダミーパターン配置方法を実施するＣＡＤシステムの一構成例を示すブロック図である。
【符号の説明】
１、２、１１、１２    配線
５、７、９    仮想ダミーパターン
６、８、１０    実ダミーパターン
３０    クランク部分
【図１】
0004350886.tif 000002
【図２】
0004350886.tif 000003
【図３】
0004350886.tif 000004
【図４】
0004350886.tif 000005
【図５】
0004350886.tif 000006
【図６】
0004350886.tif 000007
【図７】
0004350886.tif 000008
【図８】
0004350886.tif 000009
【図９】
0004350886.tif 000010