(57)【特許請求の範囲】
【請求項１】
スイッチングトランスの２次側から逆電流防止用ダイオードを介して負荷に直流電圧を供給する充電回路を備えたスイッチング電源において、
前記逆電流防止用ダイオードと並列に、前記逆電流防止用ダイオードの順方向抵抗よりオン抵抗が小さいＦＥＴを接続し、
前記充電回路は、前記スイッチングトランスの２次側の両端子に接続された補助電源と、前記ＦＥＴに接続されたトランジスタと、前記補助電源と前記トランジスタとの間に接続された時定数回路を有し、起動時は前記逆電流防止用ダイオードを起動させ、設定電圧到達後、前記ＦＥＴをオンさせることを特徴とするスイッチング電源。
【請求項２】
請求項１記載の補助電源が、ダイオードと第１のコンデンサとからなるスイッチング電源。
【請求項３】
請求項１記載の時定数回路が、抵抗と第２のコンデンサとからなるスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、充電回路を備えたスイッチング電源に関するものである。
【０００２】
【従来の技術】
この種のスイッチング電源として、図２のものが提案されているが、図２においては、負荷（バッテリー）Ｘから電源２次側回路への電流の逆流を防止するダイオードＤ１が存在するため、ダイオードの順方向電圧（ＶＦ）による大きな損失が存在する。
【０００３】
【発明が解決しようとする課題】
ダイオードの順方向電圧（ＶＦ）による損失が大きいと、ダイオードに多量の熱が発生するため、かかる損失を低減し、スイッチング電源の効率を改善することができる手段が要求されていた。
【０００４】
【課題を解決するための手段】
本発明は、上記の課題を解決するもので、ダイオードＤ１にＦＥＴ〔Ｑ１〕を並列に接続し、スイッチング電源起動時はダイオードＤ１を起動させ、設定電圧到達後、ＦＥＴ〔Ｑ１〕をオンさせ、ダイオードＤ１の順方向電圧（ＶＦ）による大きな損失から、ＦＥＴ〔Ｑ１〕のオン抵抗による小さな損失に切り換える手段を備えたことを特徴とするスイッチング電源を提供するものである。すなわち、スイッチングトランスの２次側から逆電流防止用ダイオードＤ１を介して負荷に直流電圧を供給する充電回路を備えたスイッチング電源において、前記逆電流防止用ダイオードＤ１と並列に、前記逆電流防止用ダイオードＤ１の順方向抵抗よりオン抵抗が小さいＦＥＴ〔Ｑ１〕を接続し、前記充電回路は、前記スイッチングトランスの２次側の両端子に接続された補助電源Ａと、前記ＦＥＴ〔Ｑ１〕に接続されたトランジスタＱ２と、前記補助電源Ａと前記トランジスタＱ２との間に接続された時定数回路Ｂを有し、起動時は前記逆電流防止用ダイオードＤ１を起動させ、設定電圧到達後、前記ＦＥＴ〔Ｑ１〕をオンさせるスイッチング電源である。
【０００７】
そして、上記の補助電源Ａが、ダイオードＤ２と第１のコンデンサＣ１とからなることを特徴とするスイッチング電源である。
【０００８】
さらに、上記の時定数回路Ｂが、抵抗Ｒ１と第２のコンデンサＣ２とからなることを特徴とするスイッチング電源である。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、本発明の実施形態が適用されるスイッチング電源の実施例の回路図である。
この回路は、フライバックコンバータと呼ばれるものであり、出力電圧を安定化するための定電圧検出回路と、バッテリーに一定電流で充電するための定電流検出回路からの制御信号を、１次側の制御回路にフィードバックして動作している。
ダイオードＤ１が、バッテリーから電源の２次回路への電流の逆流を防止するダイオードであり、このダイオードの順方向電圧（ＶＦ）による損失によって発生する熱をいかに抑えるかが問題であった。
【００１０】
上記の問題を解決するため、とられた手段は下記のとおりである。すなわち、（１）ダイオードのＶＦによる損失を低減するオン抵抗が小さいＦＥＴ〔Ｑ１〕をダイオードＤ１と並列に接続し、スイッチング電源起動時はダイオードＤ１を起動させ、設定電圧到達後、ＦＥＴ〔Ｑ１〕をオンさせる。
（２）  そのために、ダイオードＤ２とコンデンサＣ１からなる補助電源と、抵抗Ｒ１とコンデンサＣ２からなる時定数回路とを接続して、トランジスタＱ２のベースに印加される電圧を遅延させる。
かかる遅延手段により、トランジスタＱ２が遅れてオンするため、ＦＥＴ〔Ｑ１〕も遅れてオンとなり、ダイオードＤ１に流れる電流がオン抵抗の低いＦＥＴ〔Ｑ１〕に遅れて流れることになる。
その結果、スイッチング電源の出力電流のほとんどがＦＥＴ〔Ｑ１〕側に流れるため、ダイオードＤ１で発生する熱の増加が抑えられ、スイッチング電源の効率が改善できる。
【００１１】
【実施例】
図１の本発明の実施例による回路と、図２の従来例による回路とを作製し、ダイオードＤ１に発生する電圧Ｖの経時変化を調査した。その結果をそれぞれ図３、図４に示す。
実施例においては、図３のように、最初はダイオードＤ１に電流Ｉが流れ、ダイオードの順方向電圧と順方向電流の関係曲線（ＶＦ−ＩＦ特性）のとおり、電流Ｉの増加に伴い電圧Ｖも次第に増加して行くが、次第にその増加の度合がゆるやかになり、ＶＰに達する。
ＦＥＴ〔Ｑ１〕は、図１に示すようにダイオードＤ２とコンデンサＣ１からなる補助電源Ａと、抵抗Ｒ１とコンデンサＣ２からなる時定数回路ＢとにトランジスタＱ２を介して接続されているので、ＦＥＴ〔Ｑ１〕に流れる電流はダイオードＤ１に流れる電流より時間ｔだけ遅れる。
遅延時間ｔ後、ダイオードＤ１に流れていた電流が、並列接続されたオン抵抗の低いＦＥＴ〔Ｑ１〕にほとんど流れてしまう結果、ダイオードＤ１に発生する電圧は（出力電流Ｉ）×（オン抵抗Ｒ）となって、図３に示されているように当初のＶＰを１／１０以下に低下させることができる。
一方、従来例においては、図４のように電圧ＶがＶＰに達するまでは実施例と同様であるが、オン抵抗の低いＦＥＴが並列接続されていないので、電圧はＶＰのままで低下することはない。
このように、ＦＥＴ〔Ｑ１〕をダイオードＤ１に並列接続した実施例による発生電圧は、図３に示すように、ＦＥＴ〔Ｑ１〕を並列接続しない従来例に比べ、遅延時間ｔ後の電圧値を従来例の１／１０以下に低下させることができ、ダイオードＤ１の発熱を抑えることができる。
【００１２】
【発明の効果】
上記したように、本発明によるスイッチング電源は、ダイオードにＦＥＴを並列接続し、かつ、ダイオードより遅延する電流をＦＥＴに流すことにより、ダイオードに発生する電圧を大幅に低下させることができ、ダイオードの発熱を抑えることができるので、スイッチング電源の効率改善を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるスイッチング電源の回路図である。
【図２】従来のスイッチング電源の回路図である。
【図３】図１の回路によるダイオードＤ１の発生電圧の経時変化を示す特性図である。
【図４】図２の回路によるダイオードＤ１の発生電圧の経時変化を示す特性図である。
【符号の説明】
Ｑ１  ＦＥＴ
Ｑ２  トランジスタ
Ｄ１、Ｄ２  ダイオード
Ｒ１  抵抗
Ｃ１、Ｃ２  コンデンサ
ｔ  遅延時間
Ａ  補助電源
Ｂ  時定数回路
Ｘ  負荷（バッテリー）
【図１】
0004365972.tif 000002
【図２】
0004365972.tif 000003
【図３】
0004365972.tif 000004
【図４】
0004365972.tif 000005