(57)【特許請求の範囲】
【請求項１】
各々少なくとも２入力の第１および第２の論理ゲート、および、これら第１および第２の論理ゲートの出力が入力される２入力の第３の論理ゲートからなるＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セル、ないしは、これらの複合セルと同一構成を持つゲート回路を、それぞれ同一の入力数を有する第４および第５の論理ゲート、および、これら第４および第５の論理ゲートの出力が入力される２入力の第６の論理ゲートからなるＮＡＮＤ−ＮＡＮＤ構造およびＮＯＲ−ＮＯＲ構造の複合セルに変換し、
この変換後の複合セルの、前記第４および第５の論理ゲートを各々１入力多い第７および第８の論理ゲートに変換し、
この変換後の第７および第８の論理ゲートの出力を互いに前記第８および第７の論理ゲートにも入力することを特徴とする複合セルの合成方法。
【請求項２】
ネットリストの中から、ＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セル、ならびに、これらの複合セルと同一構成を持つゲート回路を検出する検出部と、
各々少なくとも３入力の第１および第２の論理ゲート、および、これら第１および第２の論理ゲートの出力が入力される２入力の第３の論理ゲートを有し、前記第１、第２および第３の論理ゲートがＮＡＮＤ−ＮＡＮＤ構造またはＮＯＲ−ＮＯＲ構造であり、前記第１および第２の論理ゲートの出力が、互いに前記第２および第１の論理ゲートにも入力されている複合セルがあらかじめ登録されているライブラリと、
前記検出部によって検出された複合セルおよびゲート回路を、前記ライブラリに登録されている複合セルに置換する置換部とを有することを特徴とする複合セルの合成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、論理回路の低消費電力化の技術に関するものである。
【０００２】
【従来の技術】
図５は、従来の複合セルの一例の構成回路図である。
まず、同図（ａ）はＡＮＤ−ＯＲ構成の複合セル３６で、２入力のＡＮＤゲート３８，４０と、その出力が入力される２入力のＯＲゲート４２とを有する。この複合セル３６では、ＯＲゲート４２の出力は、ＡＮＤゲート３８，４０の出力がどちらか一方でもハイレベルになるとハイレベルとなり、ＡＮＤゲート３８，４０の出力がともにローレベルの時にのみローレベルとなる。
【０００３】
これに対し、同図（ｂ）はＯＲ−ＡＮＤ構成の複合セル４４で、２入力のＯＲゲート４６，４８と、その出力が入力される２入力のＡＮＤゲート５０とを有する。この複合セル４４では、図５（ａ）の複合セル３６の場合とは逆に、ＡＮＤゲート５０の出力は、ＯＲゲート４６，４８の出力がどちらか一方でもローレベルになるとローレベルとなり、ＯＲゲート４６，４８の出力がともにハイレベルの時にのみハイレベルとなる。
【０００４】
言い換えると、図５（ａ）に示す複合セル３６では、例えば一方のＡＮＤゲート３８の出力がハイレベルの場合、他方のＡＮＤゲート４０の出力に係わらず、ＯＲゲート４２の出力はハイレベルとなる。したがって、他方のＡＮＤゲート４０の出力が変化しても、ＯＲゲート４２の出力は何ら影響を受けない。しかし、ＡＮＤゲート４０の出力がトグルすることにより無駄な電力が消費されてしまい、消費電力が増大するという問題がある。
【０００５】
同じく、図５（ｂ）の複合セル４４においても、例えば一方のＯＲゲート４６の出力がローレベルとなり、ＡＮＤゲート５０の出力がローレベルとなった場合に、他方のＯＲゲート４８の出力がトグルすると無駄な電力を消費することになる。このような問題は、１つのマクロセルとして構成された複合セルに限らず、例えば論理ゲートを使用して構成された複合セルと同じ構成のゲート回路においても同じように存在する。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、内部ノードの無駄なトグルの発生を防止し、消費電力を削減することができる複合セルの合成方法および装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、各々少なくとも２入力の第１および第２の論理ゲート、および、これら第１および第２の論理ゲートの出力が入力される２入力の第３の論理ゲートからなるＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セル、ないしは、これらの複合セルと同一構成を持つゲート回路を、それぞれ同一の入力数を有する第４および第５の論理ゲート、および、これら第４および第５の論理ゲートの出力が入力される２入力の第６の論理ゲートからなるＮＡＮＤ−ＮＡＮＤ構造およびＮＯＲ−ＮＯＲ構造の複合セルに変換し、
この変換後の複合セルの、前記第４および第５の論理ゲートを各々１入力多い第７および第８の論理ゲートに変換し、
この変換後の第７および第８の論理ゲートの出力を互いに前記第８および第７の論理ゲートにも入力することを特徴とする複合セルの合成方法を提供する。
【０００９】
さらに、本発明は、ネットリストの中から、ＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セル、ならびに、これらの複合セルと同一構成を持つゲート回路を検出する検出部と、
各々少なくとも３入力の第１および第２の論理ゲート、および、これら第１および第２の論理ゲートの出力が入力される２入力の第３の論理ゲートを有し、前記第１、第２および第３の論理ゲートがＮＡＮＤ−ＮＡＮＤ構造またはＮＯＲ−ＮＯＲ構造であり、前記第１および第２の論理ゲートの出力が、互いに前記第２および第１の論理ゲートにも入力されている複合セルがあらかじめ登録されているライブラリと、
前記検出部によって検出された複合セルおよびゲート回路を、前記ライブラリに登録されている複合セルに置換する置換部とを有することを特徴とする複合セルの合成装置を提供する。
【００１０】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の複合セルの合成方法および装置を詳細に説明する。
【００１１】
図１は、本発明に関わる複合セルの一実施例の構成回路図である。まず、同図（ａ）は、ＮＡＮＤ−ＮＡＮＤ構成の複合セル１０であって、前段の論理ゲートとなる３入力のＮＡＮＤゲート１２，１４と、その出力が入力される後段の論理ゲートとなる２入力のＮＡＮＤゲート１６を有する。その前段の論理ゲートとなる２つのＮＡＮＤゲート１２，１４の出力は、互いに他方のＮＡＮＤゲート１４，１２にも入力されている。
【００１２】
また、図１（ｂ）は、ＮＯＲ−ＮＯＲ構成の複合セル１８であって、同じく、前段の論理ゲートとなる３入力のＮＯＲゲート２０，２２と、その出力が入力される後段の論理ゲートとなる２入力のＮＯＲゲート２４を有する。図１（ａ）の複合セル１０の場合と同じように、複合セル１８の前段の論理ゲートとなる２つのＮＯＲゲート２０，２２の出力は、互いに他方のＮＯＲゲート２２，２０にも入力されている。
【００１３】
同図に示す複合セル１０，１８は、それぞれ図５に示す従来の複合セル３６，４４の代わりに本発明が提案するものである。
【００１４】
図１（ａ）の複合セル１０では、例えばＮＡＮＤゲート１２の出力がローレベルの時には、ＮＡＮＤゲート１４の出力に係わらず、ＮＡＮＤゲート１６の出力はハイレベルとなる。この時、本発明に関わる複合セル１０では、ＮＡＮＤゲート１２の出力がＮＡＮＤゲート１４にも入力されているため、ＮＡＮＤゲート１４の出力も、ＮＡＮＤゲート１４への他の２つの入力の状態に係わらずハイレベルに固定される。
【００１５】
同じく、図１（ｂ）の複合セル１８においても、例えばＮＯＲゲート２０の出力がハイレベルの時には、ＮＯＲゲート２４の出力がローレベルとなるとともに、ＮＯＲゲート２２の出力は、ＮＯＲゲート２２への他の２つの入力の状態に係わらずローレベルに固定される。また、複合ゲート１０のＮＡＮＤゲート１４の出力がローレベルの場合や、複合ゲート１８のＮＯＲゲート２２の出力がハイレベルの場合についても全く同じである。
【００１６】
このように、本発明に関わる複合セルでは、前段の一方の論理ゲートの出力によって後段の論理ゲートの出力が確定する場合、前段の一方の論理ゲートの出力によって前段の他方の論理ゲートの出力も固定される。したがって、前段の一方の論理ゲートの出力によって後段の論理ゲートの出力が確定する場合には、前段の他方の論理ゲートの出力が無駄にトグルしないため、本発明に関わる複合セルによれば、論理回路の消費電力を削減することができる。
【００１７】
なお、図示例では、前段の論理ゲートとして、３入力の論理ゲートを例示しているが、本発明はこれに限定されるものではない。すなわち、前段の論理ゲートは３入力以上であれば何入力でもよく、例えば一方の前段の論理ゲートが３入力で、他方の前段の論理ゲートが５入力というように、前段の論理ゲートの入力数が異なっていてもよい。これに対し、後段の論理ゲートは、基本的に２入力のものに限定される。
【００１８】
また、図示例に限定されず、例えばＮＡＮＤ−ＮＡＮＤ構成とＮＡＮＤ−ＡＮＤ構成の複合ゲートは、その出力の極性が反転している点を除いて同一機能を有するから、ＮＡＮＤ−ＡＮＤ構成の複合セルとしてもよい。本発明では、これらの複合ゲートをひとまとめにしてＮＡＮＤ−ＮＡＮＤ構造の複合ゲートと表現し、ＮＯＲ−ＮＯＲ構成およびＮＯＲ−ＯＲ構成の複合ゲートをひとまとめにしてＮＯＲ−ＮＯＲ構造の複合ゲートと表現する。
【００１９】
続いて、本発明の複合セルの合成方法について説明する。
図２および図３は、本発明の複合セルの合成方法を説明する一実施例の概念図である。これらの図は、それぞれ図１（ａ）および（ｂ）に示す複合セル１０，１８の合成方法の一例を示すものである。
【００２０】
まず、図２上部に示す複合セル３６は、図５（ａ）に示す従来のＡＮＤ−ＯＲ構成の複合セルである。通常、半導体装置のレイアウト設計では、ＡＮＤゲートやＯＲゲートではなく、ＮＡＮＤゲートやＮＯＲゲートが基本的な構成要素として使用されている。このため、図２上部に示すＡＮＤ−ＯＲ構成の複合セル３６は、同図中央部に示すように、実際には、ＮＡＮＤ−ＮＡＮＤ構成の複合セル３６’を使用してレイアウト設計されている。
【００２１】
本発明の複合セルの合成方法では、必要に応じて、図２上部のＡＮＤ−ＯＲ構成の複合セル３６を、同図中央部のＮＡＮＤ−ＮＡＮＤ構成の複合セル３６’に変換し、変換後のＮＡＮＤ−ＮＡＮＤ構成の複合セル３６’の前段の論理ゲートとなる２入力のＮＡＮＤゲートを１入力多い３入力のＮＡＮＤゲートに置換する。そして、置換後の３入力のＮＡＮＤゲートの出力を互いに他方のＮＡＮＤゲートに入力することにより、図２下部に示す複合セル１０を得る。
【００２２】
同じく、ＯＲ−ＡＮＤ構成の複合セルの場合、必要に応じて、図３上部のＯＲ−ＡＮＤ構成の複合セル４４を、同図中央部のＮＯＲ−ＮＯＲ構成の複合セル４４’に変換し、変換後のＮＯＲ−ＮＯＲ構成の複合セル４４’の前段の論理ゲートとなる２入力のＮＯＲゲートを１入力多い３入力のＮＯＲゲートに置換する。そして、置換後の３入力のＮＯＲゲートの出力を互いに他方のＮＯＲゲートに入力して、図３下部に示す複合セル１８を得る。
【００２３】
なお、元々ＮＡＮＤ−ＮＡＮＤ構成の複合ゲート３６’やＮＯＲ−ＮＯＲ構成の複合ゲート４４’である場合には、前段の論理ゲートを１入力多い論理ゲートに変換し、その出力を互いに他方の前段の論理ゲートに入力するだけでよい。なお、本発明は複合セルに限定されず、この複合セルと同一構成を持つゲート回路にも適用可能である。また、変換前の複合セルやゲート回路の前段の論理ゲートは２入力以上であれば、その入力数は異なっていてもよい。
【００２４】
また、本発明では、ＡＮＤ−ＯＲ構成、ＡＮＤ−ＮＯＲ構成、ＮＡＮＤ−ＮＡＮＤ構成およびＮＡＮＤ−ＡＮＤ構成の複合ゲートは、その出力の極性が反転している点を除いて同一機能を有するから、これらの複合ゲートをひとまとめにしてＡＮＤ−ＯＲ構造の複合ゲートと表現し、同じく、ＯＲ−ＡＮＤ構成、ＯＲ−ＮＡＮＤ構成、ＮＯＲ−ＮＯＲ構成およびＮＯＲ−ＯＲ構成の複合ゲートをひとまとめにしてＯＲ−ＡＮＤ構造の複合ゲートと表現する。
【００２５】
続いて、本発明の複合セルの合成装置について説明する。
図４は、本発明の複合セルの合成装置の一実施例の概念図である。同図に示す合成装置２６は、論理合成部２８と、検出部３０と、ライブラリ３２と、置換部３４とを有する。論理合成部２８には、機能記述ファイルが入力され、論理合成部２８の出力は、検出部３０および置換部３４に入力されている。検出部３０およびライブラリ３２の出力は、置換部３４に入力され、置換部３４からは、最終的な論理合成後のネットリストが出力されている。
【００２６】
図示例の複合セルの合成装置２６では、論理合成部２８により、機能記述ファイルに対応する論理回路のネットリストが合成され、検出部３０により、論理合成されたネットリストの中から、ＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セルやゲート回路が検出される。ライブラリ３２には、本発明に関わる複合セルがあらかじめ登録されており、このライブラリ３２を用いて、置換部３４により、検出された複合セルやゲート回路が本発明に関わる複合セルに置換される。
【００２７】
このため、本発明の複合セルの合成装置によれば、複合ゲートやゲート回路の内部ノードにおける無駄なトグルが発生しないため、論理回路全体の無駄な消費電力を大幅に削減することができる。なお、図示例では、機能記述ファイルから論理回路のネットリストを合成するようにしているが、本発明はこれに限定されず、他の方法で作成されたネットリストの中から、本発明に関わる複合セルに置換可能な複合セルやゲート回路を検出して置換するようにしてもよい。
【００２８】
本発明の複合セルの合成方法および装置は、基本的に以上のようなものである。
以上、本発明の複合セルの合成方法および装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００２９】
【発明の効果】
以上詳細に説明した様に、本発明に関わる複合セルは、ＮＡＮＤ−ＮＡＮＤ構造またはＮＯＲ−ＮＯＲ構造の複合セルの前段の論理ゲートの出力を互いに他方の論理ゲートに入力するようにしたものである。また、本発明の複合セルの合成方法は、ＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セルの前段の論理ゲートを各々１入力多い論理ゲートに変換し、変換後の論理ゲートの出力を互いに他方の論理ゲートに入力するものであり、本発明の複合セルの合成装置は、ＡＮＤ−ＯＲ構造およびＯＲ−ＡＮＤ構造の複合セルを検出し、本発明の複合セルがあらかじめ登録されているライブラリを用いて、検出された複合セルを本発明の複合セルに置換するものである。
したがって、本発明の複合セルの合成方法および装置によれば、複合セルの前段の一方の論理ゲートの出力によって後段の論理ゲートの出力が確定する場合に、前段の他方の論理ゲートの出力が無駄にトグルするのを防止することができるため、論理回路全体の消費電力を大幅に削減することができる。
【図面の簡単な説明】
【図１】  （ａ）および（ｂ）は、いずれも本発明に関わる複合セルの一実施例の構成回路図である。
【図２】  本発明の複合セルの合成方法を説明する一実施例の概念図である。
【図３】  本発明の複合セルの合成方法を説明する別の実施例の概念図である。
【図４】  本発明の複合セルの合成装置の一実施例の概念図である。
【図５】  （ａ）および（ｂ）は、いずれも従来の複合セルの一例の構成回路図である。
【符号の説明】
１０，１８，３６，３６’，４４，４４’  複合セル
１２，１４，１６  ＮＡＮＤゲート
２０，２２，２４  ＮＯＲゲート
２６  複合セルの合成装置
２８  論理合成部
３０  検出部
３２  ライブラリ
３４  置換部
３８，４０，５０  ＡＮＤゲート
４２，４６，４８  ＯＲゲート
【図１】
0004306856.tif 000002
【図２】
0004306856.tif 000003
【図３】
0004306856.tif 000004
【図４】
0004306856.tif 000005
【図５】
0004306856.tif 000006