(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ基板側から順に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＩｎＧａＡｓエミッタコンタクト層、及びＩｎＧａＡｓノンアロイコンタクト層を形成した積層構造を備え、
前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間にヘテロ障壁を形成してオフセット電圧を低下させるＡｌＧａＡｓ層を、前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間に更に有することを特徴とするＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ。
【請求項２】
前記Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、前記ＩｎＧａＡｓサブコレクタ層、前記ＩｎＧａＡｓコレクタ層、前記ＩｎＧａＡｓベース層、及び前記ＩｎＧａＡｓエミッタコンタクト層のＩｎ混晶比が０．２以下である請求項１に記載のＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、前記ＩｎＧａＡｓサブコレクタ層、前記ＩｎＧａＡｓコレクタ層、前記ＩｎＧａＡｓベース層、前記ＩｎＧａＰエミッタ層、前記ＩｎＧａＡｓエミッタコンタクト層、及び前記ＩｎＧａＡｓノンアロイコンタクト層を有機金属気相成長法により形成した請求項１又は２に記載のＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ＩＩＩ−Ｖ族化合物半導体を用いたヘテロ接合バイポーラトランジスタ（以下「ＨＢＴ」という。）は、エミッタにワイドバンドギャップ半導体であるＩｎＧａＰを用い、エミッタ以外の各層にＧａＡｓを用いたＩｎＧａＰ／ＧａＡｓ系ＨＢＴが開発されている（例えば、特許文献１参照。）。
【０００３】
このＩｎＧａＰ／ＧａＡｓ系ＨＢＴにおいて、ＩｎＧａＡｓをＨＢＴのベース層及びコレクタ層に用いると、ＩｎＧａＡｓは高い電子移動度を有するため、高速動作に有利である。また、ＩｎＧａＡｓはエネルギーギャップがＧａＡｓに比べて小さいため、ターンオン電圧を低下させることができる。
【０００４】
ＩｎＧａＡｓはＧａＡｓとは格子定数が異なるので、高速動作や低ターンオン電圧のためには、Ｉｎ混晶比を０．２以下とすることが望ましい。また、図２に示すようなＩｎ、Ｇａ、Ａｓ各組成の混晶比をＧａＡｓからＩｎＧａＡｓに向けて徐々に変化させたグレーデッド層を設けたメタモルフィックＨＢＴエピタキシャルウェハが作製されている。
【０００５】
図２は従来のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの構造図である。
【０００６】
同図に示すメタモルフィックＨＢＴエピタキシャルウェハは、ＧａＡｓ基板１上に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層２、ＩｎＧａＡｓサブコレクタ層３、ＩｎＧａＡｓコレクタ層４、ＩｎＧａＡｓベース層５、ＩｎＧａＰエミッタ層６、ＩｎＧａＡｓエミッタコンタクト層７及びＩｎＧａＡｓノンアロイ層８が順次形成されたものである（例えば、特願２００２−７２３５９号参照。）。
【０００７】
【特許文献１】
特開２００２−５０６３０号公報
【０００８】
【発明が解決しようとする課題】
ＩｎＧａＡｓをベース層に用いることでデバイスのＯＮ電圧であるターンオン電圧を低下させることができるのが、メタモルフィックＨＢＴのメリットではあるが、一方で従来のメタモルフィックＨＢＴエピタキシャルウェハを用いたＨＢＴではオフセット電圧（コレクタ電流が零の時のコレクタ−エミッタ間電圧）が高かった。オフセット電圧はデバイスの動作下限電圧となるため、低い方が望ましい。
【０００９】
そこで、本発明の目的は、上記課題を解決し、オフセット電圧を低下させたＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、ＧａＡｓ基板側から順に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＩｎＧａＡｓエミッタコンタクト層、及びＩｎＧａＡｓノンアロイコンタクト層を形成した積層構造を備え、前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間にヘテロ障壁を形成してオフセット電圧を低下させるＡｌＧａＡｓ層を、前記ＩｎＧａＡｓコレクタ層と前記ＩｎＧａＡｓベース層との間に更に有するＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタである。
【００１１】
請求項２の発明は、請求項１に記載の構成に加え、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、及びＩｎＧａＡｓエミッタコンタクト層のＩｎ混晶比が０．２以下であるのが好ましい。
【００１３】
請求項３の発明は、請求項１又は２に記載の構成に加え、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層、ＩｎＧａＡｓサブコレクタ層、ＩｎＧａＡｓコレクタ層、ＩｎＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＩｎＧａＡｓエミッタコンタクト層、及びＩｎＧａＡｓノンアロイコンタクト層を有機金属気相成長法により形成したものであるのが好ましい。
【００１４】
本発明の参考例によれば、ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタにおいて、コレクタ層とベース層との間にＩｎＧａＰ層を有するので、ヘテロ障壁がコレクタ層とベース層との間に形成されてオフセット電圧が低下する。また、上記参考例によれば、コレクタ層に挿入されるＩｎＧａＰ層のＩｎ混晶比を０．５２〜０．６０の範囲内にあるとすることにより、ＩｎＧａＡｓベースと格子整合させることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態の参考となる参考例を添付図面に基づいて詳述する。
【００１６】
図１は本発明のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの一実施の形態を示す構造図である。
【００１７】
同図に示すエピタキシャルウェハは、ＧａＡｓ基板１上に、Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層２、ＩｎＧａＡｓサブコレクタ層３、ＩｎＧａＡｓコレクタ層４、ＩｎＧａＰコレクタ層１０、ＩｎＧａＡｓベース層５、ＩｎＧａＰエミッタ層６、ＩｎＧａＡｓエミッタコンタクト層７及びＩｎＧａＡｓノンアロイ層８を順次形成したものである。
【００１８】
このような構造を有するＨＢＴは、メタモルフィックＨＢＴエピタキシャルウェハにおいて、ＩｎＧａＡｓコレクタ層４の一部にＩｎＧａＰ層１０を設けることによって、オフセット電圧を減少させるものである。
【００１９】
ＨＢＴにおいて、ベース層５とエミッタ層６との間及びベース層５とコレクタ層４との間の伝導帯のエネルギーの不連続量をそれぞれΔＥｃ１、ΔＥｃ２とすると、ΔＥｃ１とΔＥｃ２との差がオフセット電圧の原因である。従って、コレクタ層４のベース層との界面近傍の一部をＩｎＧａＰコレクタ層１０とし、ベース層５とコレクタ層４間にもヘテロ障壁を設けることによってオフセット電圧を低下させることができる。
【００２０】
ＩｎＧａＡｓベース層５に格子整合させるため、コレクタ層４に挿入するＩｎＧａＰ層１０のＩｎ混晶比は０．５２〜０．６０の範囲内にあるのが好ましい。
【００２１】
ＨＢＴのコレクタ層のベース界面近傍を一部ＩｎＧａＰとし、ベース層とコレクタ層との間にもヘテロ障壁を設けることによってオフセット電圧を低下させることができる。
【００２２】
図２に示した構造を有するＨＢＴと図１に示した構造を有するＨＢＴとのオフセット電圧を比較したところ、図２に示した従来の構造のＨＢＴのオフセット電圧が１１５ｍＶ〜１２０ｍＶの間であったのに対し、図１に示した本発明の構造のＨＢＴのオフセット電圧が９５ｍＶ〜１００ｍＶと低い値であった。
【００２３】
参考例では、コレクタ層に挿入されるワイドバンドギャップ材料がＩｎＧａＰの場合で説明したが、本発明では、ワイドバンドギャップ材料がＩｎＧａＰではなく、ＧａＡｓとの格子整合が可能なＡｌＧａＡｓである。
【００２４】
【発明の効果】
以上要するに本発明によれば、オフセット電圧を低下させたヘテロ接合バイポーラトランジスタの提供を実現することができる。
【図面の簡単な説明】
【図１】  本発明のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの参考例を示す構造図である。
【図２】  従来のヘテロ接合バイポーラトランジスタに用いられるエピタキシャルウェハの構造図である。
【符号の説明】
１  ＧａＡｓ基板
２  Ｉｎ組成傾斜ＩｎＧａＡｓバッファ層
３  ＩｎＧａＡｓサブコレクタ層
４  ＩｎＧａＡｓコレクタ層
５  ＩｎＧａＡｓベース層
６  ＩｎＧａＰエミッタ層
７  ＩｎＧａＡｓエミッタコンタクト層
８  ＩｎＧａＡｓノンアロイ層
１０  ＩｎＧａＰコレクタ層
【図１】
0004222033.tif 000002
【図２】
0004222033.tif 000003