(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された半導体層と該半導体層上に形成された電荷転送電極との界面に熱処理により固相反応層が形成されることにより、該固相反応層と前記半導体層との界面にショットキー接合が形成される前記電荷転送電極を備えた電荷結合素子の製造方法において、
前記半導体層上に、第１の金属膜からなる前記電荷転送電極の一部を構成する第１の電極部を形成する工程と、
前記半導体層表面及び前記第１の電極部上に、前記第１の金属膜より前記半導体層と固相反応層を形成しやすい第２の金属膜からなる前記電荷転送電極の一部を構成する第２の電極部を形成する工程と、
前記第２の電極部のピンチオフ電圧が、前記第１の電極部のピンチオフ電圧より小さくなるように、少なくとも前記半導体層と前記第２の金属膜との界面に固相反応層を形成し、前記半導体層と前記第１の金属膜との界面には前記固相反応層を形成しない熱処理を行う工程と、
前記第１及び第２の電極部に、一のクロック電圧を印加する手段を形成する工程とを含むことを特徴とする電荷結合素子の製造方法。
【請求項２】
半導体基板上に形成された半導体層と該半導体層上に形成された電荷転送電極との界面に熱処理により固相反応層が形成されることにより、該固相反応層と前記半導体層との界面にショットキー接合が形成される前記電荷転送電極を備えた電荷結合素子の製造方法において、
前記半導体層上に、第３の金属膜からなる前記電荷転送電極の一部を構成する第１の電極部を構成する工程と、
前記半導体層表面及び前記第１の電極部上に、前記第１の電極部の膜厚より厚い第３の金属膜からなる前記電荷転送電極の一部を構成する第２の電極部を形成する工程と、
前記第２の電極部のピンチオフ電圧が、前記第１の電極部のピンチオフ電圧より小さくなるように、前記半導体層と前記第２の電極部の第３の金属膜との界面に形成される固相反応層が、前記半導体層と前記第１の電極部の第３の金属膜との界面に形成される固相反応層より深くなる熱処理を行う工程と、
前記第１及び第２の電極部に、一のクロック電圧を印加する手段を形成する工程とを含むことを特徴とする電荷結合素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電荷結合素子の製造方法に関し、特に電荷転送電極の製造方法に関する。
【０００２】
【従来の技術】
従来の２相駆動型電荷結合素子は、次のように形成される。まず、ＧａＡｓ半絶縁性基板１上に、厚さ５０００オングストロームのノンドープＧａＡｓバッファ層２、シリコンを１×１０16ａｔｏｍ／ｃｍ3の濃度で添加した厚さ８０００オングストロームのｎ型ＧａＡｓ層３をエピタキシャル成長させた半導体基板を用意する。次に、電荷注入電極、電荷取出し電極の形成予定領域のｎ型ＧａＡｓ層３に、接触抵抗を下げるためシリコンイオンを注入し、不純物濃度の高いオーミックコンタクト領域４を形成する。その後、オーミックコンタクト領域４上に、ＡｕＧｅ／Ｎｉ／Ａｕ膜の積層構造からなる電荷注入電極５及び電荷取出し電極６を形成する。その後、電荷転送電極の一部を構成する厚さ３０００オングストロームの第１のＴｉ／Ｐｔ／Ａｕ膜７を、電荷注入電極５と電荷取出し電極６の間に、リフトオフ法によりゲート長１μｍ、電極間隔１μｍに形成する（図５）。
【０００３】
第１のＴｉ／Ｐｔ／Ａｕ膜７をエッチングマスクとして使用し、ｎ型ＧａＡｓ層３を例えばＢＣｌ3ガスを用いたドライエッチングにより、所定の深さ（約５００オングストローム）までエッチングする（図６）。ここで、エッチング深さは、後工程で形成する電荷転送電極の第２の電極部の電位ポテンシャルが、先に形成した第１のＴｉ／Ｐｔ／Ａｕ膜７からなる第１の電極部の電位ポテンシャルと十分な電位差が生じる深さに、適宜設定すればよい。
【０００４】
次に、電荷転送電極の第２の電極部を構成する第２のＴｉ／Ｐｔ／Ａｕ膜８を、半導体基板表面の鉛直方向に対して電荷注入電極側に３０度傾けた状態で、斜め蒸着する。その結果、図７に示すように、エッチングされたｎ型ＧａＡｓ層３表面及びエッチング部の電荷取出し電極６側の側壁、第１のＴｉ／Ｐｔ／Ａｕ膜７上に、第２のＴｉ／Ｐｔ／Ａｕ膜８が形成される。このように一つの電荷転送電極は、エッチングされないｎ型ＧａＡｓ層３に接触する第１の電極部（ＳＧ：ストレージゲート部）とエッチングされたｎ型ＧａＡｓ層３に接触する第２の電極部（ＶＧ：バーチャルゲート部）によって構成される構造となっている。
【０００５】
このような構造の電荷結合素子は、第１の電極部（ＳＧ）に較べて第２の電極部（ＶＧ）のピンチオフ電圧が小さく設定されており、次のようにして電荷を転送する。例えば、図８に示すクロック電圧φ１、φ２を、図９ａに示す構造の電荷転送電極にそれぞれ印加すると、時間ｔ＝ｔ１では図９ｂに示すようなポテンシャル状態となり、時間ｔ＝ｔ２になると電荷転送電極下の電子は、隣接する電荷転送電極下へ転送されていく。その結果、電荷注入電極から注入された電荷を電荷取出し電極から取り出すことができる（図９ｃ）。
【０００６】
【発明が解決しようとする課題】
上記の製造方法によって形成された電荷結合素子では、ピンチオフ電圧はｎ型ＧａＡｓ層３のエッチング深さによって決まる。具体的には、ドライエッチングを行う際、エッチング時間を制御することによって、エッチング深さの制御を行っている。しかし、エッチング時間によるエッチング深さの制御は、エッチング速度が半導体基板の表面状態に依存して変化し、再現性が悪いという問題点があった。また、ドライエッチングは半導体基板にプラズマによるダメージを残し、このダメージに起因して素子特性が劣化するという問題点があった。
【０００７】
本発明は上記問題点を解消し、ピンチオフ電圧のバラツキや半導体基板のダメージに起因する素子特性劣化のない電荷結合素子の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するため、本願第１の発明は、半導体基板上に形成された半導体層と該半導体層上に形成された電荷転送電極との界面に熱処理により固相反応層が形成されることにより、該固相反応層と前記半導体層との界面にショットキー接合が形成される前記電荷転送電極を備えた電荷結合素子の製造方法において、前記半導体層上に、第１の金属膜からなる前記電荷転送電極の一部を構成する第１の電極部を形成する工程と、前記半導体層表面及び前記第１の電極部上に、前記第１の金属膜より前記半導体層と固相反応層を形成しやすい第２の金属膜からなる前記電荷転送電極の一部を構成する第２の電極部を形成する工程と、前記第２の電極部のピンチオフ電圧が、前記第１の電極部のピンチオフ電圧より小さくなるように、少なくとも前記半導体層と前記第２の金属膜との界面に固相反応層を形成し、前記半導体層と前記第１の金属膜との界面には前記固相反応層を形成しない熱処理を行う工程と、前記第１及び第２の電極部に、一のクロック電圧を印加する手段を形成する工程とを含むことを特徴とするものである。
【０００９】
また本願第２の発明は、半導体基板上に形成された半導体層と該半導体層上に形成された電荷転送電極との界面に熱処理により固相反応層が形成されることにより、該固相反応層と前記半導体層との界面にショットキー接合が形成される前記電荷転送電極を備えた電荷結合素子の製造方法において、前記半導体層上に、第３の金属膜からなる前記電荷転送電極の一部を構成する第１の電極部を構成する工程と、前記半導体層表面及び前記第１の電極部上に、前記第１の電極部の膜厚より厚い第３の金属膜からなる前記電荷転送電極の一部を構成する第２の電極部を形成する工程と、前記第２の電極部のピンチオフ電圧が、前記第１の電極部のピンチオフ電圧より小さくなるように、前記半導体層と前記第２の電極部の第３の金属膜との界面に形成される固相反応層が、前記半導体層と前記第１の電極部の第３の金属膜との界面に形成される固相反応層より深くなる熱処理を行う工程と、  前記第１及び第２の電極部に、一のクロック電圧を印加する手段を形成する工程とを含むことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、２相駆動型の電荷結合素子を例にとり、本発明の実施の形態について説明する。まず、ＧａＡｓ半絶縁性基板１上に、厚さ５０００オングストロームのノンドープＧａＡｓバッファ層２、シリコンを１×１０16ａｔｏｍ／ｃｍ3の濃度で添加した厚さ８０００オングストロームのｎ型ＧａＡｓ層３をエピタキシャル成長させた半導体基板を用意する。次に、電荷注入電極、電荷取出し電極の形成予定領域のｎ型ＧａＡｓ層３に、接触抵抗を下げるためシリコンイオンを注入し、不純物濃度の高いオーミックコンタクト領域４を形成する。その後、４０００オングストロームのＷＳｉ／Ｗ膜を全面に形成し、ホトレジストをエッチングマスクとして使用し、ＳＦ6ガスを用いたドライエッチングにより、電荷注入電極、電荷取出し電極形成予定領域間に、ゲート長１μｍ、電極間隔１μｍとなるように電荷転送電極の一部の第１の電極部を構成するＷＳｉ／Ｗ膜９形成する（図１）。このドライエッチングによって、ｎ型ＧａＡｓ層３表面には、プラズマによるダメージが残ることになる。
【００１１】
先に形成したオーミックコンタクト領域４上に電荷注入電極５、電荷取出し電極６を、通常のリフトオフ法により形成する。その後、図中矢印で示すように半導体基板表面の鉛直方向に対して電荷注入電極５側に３０度傾けた状態で、６００オングストロームのＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１０を斜め蒸着する。ここで、ｎ型ＧａＡｓ層３と接触するＰｔの厚さが６００オングストロームとなるようにする。その結果、ｎ型ＧａＡｓ層３表面及びＷＳｉ／Ｗ膜９上に、電荷転送電極の一部を構成する第２の電極部を構成するＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１０が形成される。なお、図示しない不要部分はホトレジストでマスクし、リフトオフ法によって除去される。また、電荷注入電極５上にもＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１０が堆積するが、必ずしも必要ではない。
【００１２】
次に、窒素雰囲気、４００℃、３０分間の熱処理を行い、ｎ型ＧａＡｓ層３とＰｔとの固相反応により、固相反応層１１が形成する（図２）。上記条件では、約１０００オングストロームの深さの固相反応層が形成される。この固相反応層１１とｎ型ＧａＡｓ層３との界面で、ショットキー接合が形成される。その結果、ＷＳｉ／Ｗ膜９のパターニングの際、ダメージが残されたｎ型ＧａＡｓ層３の表面部分には、ショットキー接合が形成されないことになり、素子特性の劣化を防ぐことができる。
【００１３】
上記熱処理条件では、ＷＳｉ膜とｎ型ＧａＡｓ層との固相反応は進行せず、固相反応層はほとんど形成されない。従って、ＰｔとＷＳｉとの接合障壁電位の差に加えて、接合深さの差によって、第１の電極部と第２の電極部の間に、十分なポテンシャル差を形成することができる。一般的には、金属の種類が変わっても、フェルミ準位のピンニングがあるため、接合障壁の電位差は大きくはなく、接合深さの差によって、第１の電極部と第２の電極部の間にポテンシャル差が形成されることになる。
【００１４】
ここで、Ｐｔ原子は、深さ方向に拡散すると同時に横方向にも拡散するため、固相反応層１１が隣接する電荷転送電極と短絡しないように、電極間ギャップを設置する必要がある。尚、固相反応層を形成するためには、Ｐｔ膜のみをｎ型ＧａＡｓ層３上に形成すれば足りるが、クロック電圧を印加するための引き出し電極を接続する必要があるため上記実施の形態では、Ｐｔ膜上にＴｉ／Ｐｔ／Ａｕ膜を積層形成している。
【００１５】
以上のように本願発明の製造方法では、ｎ型ＧａＡｓ層３をエッチングせずにＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１０を形成するため、エッチング深さのバラツキを考慮する必要がなくなる。Ｐｔ原子の拡散深さは、熱処理時間に依存し、制御性が良い。そのため、ピンチオフ電圧のバラツキの少ない電荷結合素子を形成することができるという利点がある。またショットキー接合は、ダメージのない深い位置に形成されるため、素子特性が劣化することもない。
【００１６】
このように、半導体基板に対して固相反応層を形成しやすい金属と形成しにくい金属の組み合わせによって、ピンチオフ電圧の制御を行うことができる。従って、白金とタングステンシリサイドとの組み合わせに限らず、種々変更することができることは言うまでもない。例えば、半導体基板が砒素を含む化合物半導体である場合、Ｐｔの代わりに、パラジウムであっても良い。さらに他の白金族、ルテニウム、ロジウム、オスミウム、イリジウムであっても、これらの金属の砒化化合物からなる固相反応層を形成することができ、白金の場合と同様の効果が期待される。
【００１７】
次に本発明の第２の実施の形態について説明する。第１の実施の形態と異なり、１種類の金属によって、電荷転送電極を形成する。まず、ＧａＡｓ半絶縁性基板１上に、厚さ５０００オングストロームのノンドープＧａＡｓバッファ層２、シリコンを１×１０16ａｔｏｍ／ｃｍ3の濃度で添加した厚さ８０００オングストロームのｎ型ＧａＡｓ層３をエピタキシャル成長させた半導体基板を用意する。次に、電荷注入電極、電荷取出し電極の形成予定領域のｎ型ＧａＡｓ層３に、接触抵抗を下げるためシリコンイオンを注入し、不純物濃度の高いオーミックコンタクト領域４を形成する。その後、電荷注入電極、電荷取出し電極形成予定領域間に、ゲート長１μｍ、電極間隔１μｍとなるように、第１のＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１２をリフトオフ法によって形成する。ここで、ｎ型ＧａＡｓ層３に接触するＰｔの厚さを２００オングストロームとし、Ｔｉ、Ｐｔ、Ａｕの厚さは、それぞれ５００、１０００、３０００オングストロームとする（図３）。
【００１８】
先に形成したオーミックコンタクト領域４上に電荷注入電極５、電荷取出し電極６を通常のリフトオフ法により形成する。その後、図中矢印で示すように半導体基板表面の鉛直方向に対して電荷注入電極５側に３０度傾けた状態で、第２のＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１３を斜め蒸着する。ここで、ｎ型ＧａＡｓ層３に接触するＰｔの厚さを６００オングストロームとし、Ｔｉ、Ｐｔ、Ａｕの厚さは、それぞれ、２００、２００、２００オングストロームとする。
【００１９】
その結果、ｎ型ＧａＡｓ層３表面に、電荷転送電極が形成される。図示しない不要部分はホトレジストでマスクし、リフトオフ法によって除去される。なお、電荷注入電極５上にも膜が堆積するが、必ずしも必要ではない。
【００２０】
次に、窒素雰囲気、４００℃、３０分間の熱処理を行う。その結果、ｎ型ＧａＡｓ層３とＰｔとの固相反応により、固相反応層が形成される。上記条件では、第１のＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１２の２００オングストロームのＰｔとｎ型ＧａＡｓ層３との固相反応により、深さが約４００オングストロームの第１の固相反応層１４が形成される。また、第２のＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜１３の６００オングストロームのＰｔとｎ型ＧａＡｓ層３との固相反応により、深さが約１０００オングストロームの第２の固相反応層１５が形成される（図４）。
【００２１】
このようにｎ型ＧａＡｓ層に接触するＰｔの厚さを変えることによって、形成される固相反応層の深さを変えることができる。その結果、異なるピンチオフ電圧を有する電荷転送電極を形成することができる。以上の実施の形態では、リフトオフ法によって電荷転送電極を形成するため、第１の実施の形態と異なり、ｎ型ＧａＡｓ層３表面にダメージを与えることがないので、素子特性の劣化を防ぐことができる。
【００２２】
なお第１の実施の形態同様、Ｐｔ原子は、深さ方向に拡散すると同時に横方向にも拡散するため、固相反応層１４、１５が隣接する電荷転送電極と短絡しないように、電極間ギャップを設置する必要がある。また、Ｐｔの代わりに、パラジウムであっても、同様の効果を得ることができる。さらに他の白金族、ルテニウム、ロジウム、オスミウム、イリジウムであっても、同様の効果が期待される。
【００２３】
以上本発明の実施の形態について、ｎ型ＧａＡｓ層等を用いた場合を例にとり説明を行ったが、これらに限定されることがないのはいうまでもない。例えば、ＧａＡｓ基板上にノンドープのＡｌＧａＡｓバッファー層、ノンドープのＧａＡｓ電子走行層、ｎ型ＡｌＧａＡｓ電子供給層、ノンドープＡｌＧａＡｓ層、ノンドープＧａＡｓ層を積層成長させたいわゆるＨＥＭＴ用基板を用いても良い。
【００２４】
【発明の効果】
以上説明したように本発明によれば、ピンチオフ電圧を固相反応層の深さにより制御するため、制御性良く形成することができる。特に電荷転送電極をドライエッチングのような半導体基板にダメージを与える方法によって形成した場合、ショットキー接続は、ダメージのない固相反応層と半導体基板との界面に形成されるため、半導体基板のダメージに起因する素子特性の劣化を防ぐことができる。
【００２５】
また、本発明はリフトオフ法により電荷転送電極を形成することができるため、ドライエッチングによる半導体基板表面のダメージをなくすることができる。そのため、素子特性の劣化のない電荷転送素子を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明する図である。
【図２】本発明の第１の実施の形態を説明する図である。
【図３】本発明の第２の実施の形態を説明する図である。
【図４】本発明の第２の実施の形態を説明する図である。
【図５】従来の電荷結合素子の製造方法を説明する図である。
【図６】従来の電荷結合素子の製造方法を説明する図である。
【図７】従来の電荷結合素子の製造方法を説明する図である。
【図８】２相駆動型電荷結合素子に印加されるクロック電圧の特性図である。
【図９】２相駆動型電荷結合素子の原理を説明する図である。
【符号の説明】
１  ＧａＡｓ半絶縁性基板
２  ノンドープＧａＡｓバッファ層
３  ｎ型ＧａＡｓ層
４  オーミックコンタクト領域
５  電荷注入電極
６  電荷取出し電極
７  第１のＴｉ／Ｐｔ／Ａｕ膜
８  第２のＴｉ／Ｐｔ／Ａｕ膜
９  ＷＳｉ／Ｗ膜
１０  Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ膜
１１  固相反応層
１２  第１のＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜
１３  第２のＰｔ／Ｔｉ／Ｐｔ／Ａｕ膜
１４  第１の固相反応層
１５  第２の固相反応層
【図１】
0004326636.tif 000002
【図２】
0004326636.tif 000003
【図３】
0004326636.tif 000004
【図４】
0004326636.tif 000005
【図５】
0004326636.tif 000006
【図６】
0004326636.tif 000007
【図７】
0004326636.tif 000008
【図８】
0004326636.tif 000009
【図９】
0004326636.tif 000010