(57)【特許請求の範囲】
【請求項１】
単結晶材料の第１の半導体領域（２１）を含むＳＯＩ基板と、前記第１の半導体領域（２１）上の絶縁材料層（２２）と、前記絶縁材料層（２２）上の単結晶材料の第２の半導体領域（２３）とにより形成された半導体材料の本体（２０）と、
前記絶縁材料層内の開口（３１）と、
前記開口の上にあり前記第１の半導体領域（２１）に直接的に面している前記第２の半導体領域（２３）内のダイアフラム（２７，２７ａ，２７ｂ）と、
前記ダイアフラム内に形成された複数の圧電抵抗素子（１０）と、
前記第２の半導体領域（２３）内を前記ダイアフラム（２７，２７ａ，２７ｂ）を介して前記開口（３１）まで伸張している少なくとも１つのトレンチ（２６）と、
前記少なくとも１つのトレンチ（２６）閉じて前記少なくとも１つのトレンチ（２６）の頂部を覆う誘電体材料層（３０）とを備え、
前記誘電体材料層（３０）は前記トレンチ内及び前記開口内に伸張していない、
集積圧電抵抗圧力センサ。
【請求項２】
前記第１及び第２の半導体領域（２１，２３）は前記絶縁材料層（２２）を介して互いにボンド結合された半導体ウェハであることを特徴とする、請求項１に記載のセンサ。
【請求項３】
前記少なくとも１つのトレンチ（２６）は前記ダイアフラム（２７，２７ａ）の中央部に形成されていることを特徴とする請求項１記載のセンサ。
【請求項４】
前記少なくとも１つのトレンチ（２６）を閉じるための誘電体材料層（２５）により特徴付けられる請求項１又は３記載のセンサ。
【請求項５】
前記ダイアフラム（２７ａ）は円形であることを特徴とする請求項１から４のいずれか１項に記載のセンサ。
【請求項６】
前記ダイアフラム（２７ａ）の半径をａとし、前記第２のウエハ（２３）の厚さをｓとし、ｋを前記ダイアフラムの固定のされ方に依存する数とし、Ｑをセンサの最大圧力値とすると、ｋが０．１と０．７３の間にある場合、
（ａ／ｓ）２＝０．８＊１０３／（ｋ＊Ｑ）であることを特徴とする、請求項５記載のセンサ。
【請求項７】
前記ダイアフラム（２７ｂ）は正方形であることを特徴とする、請求項１から請求項４のいずれか１項に記載のセンサ。
【請求項８】
前記ＳＯＩ基板（２０）を形成し、
前記ＳＯＩ基板内に前記ダイアフラム（２７；２７ａ；２７ｂ）を形成し、そして
前記ダイアフラム内に前記圧電抵抗素子（１０）を形成する、
というステップを備え、
前記ＳＯＩ基板（２０）を形成するステップは単結晶半導体材料の前記第１の半導体領域（２１）を単結晶半導体材料の前記第２の半導体領域（２３）に、前記第１及び第２の半導体領域（２１、２３）の間に前記絶縁材料層（２２）を間置させてボンディングし、それにより前記本体（２０）を形成するステップを備えることを特徴とする、請求項１から請求項７のいずれか１項に記載の集積圧電センサの製造方法。
【請求項９】
前記ダイアフラム（２７；２７ａ；２７ｂ）を形成する前記ステップは、
前記第２の半導体領域を介して前記絶縁材料層（２２）にまで伸張する前記少なくとも１つのトレンチ（２６）を形成するステップと、
前記少なくとも１つのトレンチ（２６）を介して化学的エッチングにより前記絶縁材料層（２２）内に前記開口（３１）を形成するステップと、
前記少なくとも１つのトレンチ（２６）を閉じて前記少なくとも１つのトレンチ（２６）の頂部を覆う前記誘電体材料層（３０）を形成して、前記誘電体材料層（３０）は前記トレンチ内及び前記開口内に伸張しないようにするステップと、を備えることを特徴とする請求項８記載の方法。
【請求項１０】
前記第２の半導体領域（２３）上に前記誘電体材料層（２５）をデポジットするステップをさらに備え、前記誘電体材料層は前記少なくとも１つのトレンチ（２６）を外部に対して閉じていることを特徴とする請求項９記載の方法。
【請求項１１】
前記本体（２０）をコンテナに直接結合するステップにより特徴付けられる請求項９又は１０に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積圧電抵抗圧力センサ及びその製造方法に関する。
【０００２】
【従来の技術】
知られているように、近年、半導体材料の集積マイクロ圧力センサを製造するためのマイクロマシーン技術が開発されてきている。この技術は従来のセンサに比べて、低価格、高度の性能及び信頼性、よりよい信号対雑音比、インテリジェント・センサを製造するためにメモリ回路に集積化すること、オンライン自己試験、及びより大きい再生産性、といった多くの利点を提供する。このように、集積マイクロ圧力センサは自動車産業において今やますます使用されており、自動車の価格を全く上げることなしに安全性を高め且つ環境保護に役立っている。
【０００３】
現在市販されている半導体マイクロ圧力センサは実質的に次の２つの物理的効果に基づいている。即ち、１つは圧電効果であり、それによりシリコン・ダイアフラムの圧力誘導による湾曲が、そのダイアフラム内に拡散された抵抗を備えるホイートストン・ブリッジの平衡を乱すことであり、他の１つは容量効果であり、それにより圧力がコンデンサの可動電極を形成しているダイアフラムの位置のシフトを誘起すること（したがって容量の変化をもたらすこと）である。
【０００４】
本発明はその第１の効果を実現するセンサ、即ち、圧電抵抗センサに関する。
現在、半導体材料（シリコン）のダイアフラムは、例えば、1987年4 月のIEEE Journal Sol. St. Circuits, vol. sc-22, 151-156 に掲載のT. Ishihara, K. Suzuki, S. Suwazono, M. Hirata  及びH. Tanigawa による論文“CMOS Integrated Silicon Pressure Sensor",  及び Microelectronics Journal 25(1994) 145-156に掲載のA.M. Stoffelによる論文“Micormachining and ASIC Technology"に詳細に記載されている、バルク・マイクロマシーニング技術を用いて製造されている。
【０００５】
センサを効果的に動作させるためには、ダイアフラムは均一で、固有の機械的応力のない正確に制御された厚さのものでなければならず、その特性は、プラズマ又はウエットエッチング、（結晶面に一致する形状のための）等方性エッチング、又は（よりシャープに屈曲した連続形状のための）異方性エッチングによるマイクロストラクチャを形成することにより達成される。現在のところ、ダイアフラムの厚さをより正確に制御し且つ製造過程で生じる張力又は圧縮応力を消滅させるための、ダイアフラムを製造する最良のエッチング方法は、ＰＮ接合を使用する電気化学的停止方法であり、それによりダイアフラムはＰ形基板上のＮ形単結晶半導体層（例えば、エピタキシャル層）内に形成され、そのＮ形層は予めインプラントされたアノード・コンタクト領域を除いてマスクされ、基板の後方はダイアフラムが形成されるべき領域に整列されたウインドウを表すマスクでマスクされ、Ｎ形層と基板の間にアノード・コンタクト領域を介して正の電圧が印加され、そしてＰ形基板は数時間の間、低温度（例えば、９０°Ｃ）で化学的にエッチングされる。エッチングはＰＮ接合で自動的に終了し、除去された基板領域でのＮ形層はダイアフラムを形成する。
【０００６】
電気化学的停止方法を用いる絶対的な圧電抵抗マイクロ圧力センサの製造工程の例を、図１から図３を参照して以下に記載する。
最初の工程は集積回路の製造に通常採用されているものである。即ち、Ｐ形基板２とＮ形エピタキシャル層３を備える単結晶のウエハ１を設け、そのウエハ１の上側表面から基板２に向けて延びるＰ形の接合分離領域４がエピタキシャル層３内に形成され、集積回路が次いで形成され（図１はＮ+ 形のコレク領域６と、Ｐ形のベース領域７と、Ｎ+ 形のエミッタ領域８を持つＮＰＮトランジスタを示している。）、そして、その集積回路の形成と同時に、拡散抵抗器（その中の１つのみのＰ形抵抗層１０を持つものが図示されている）及び各ウエハ及び各ダイアフラムのための１つのアノード領域（図１におけるＮ+ 形領域１１）が形成される。その抵抗器は好ましくは、ＮＰＮトランジスタのベース領域７がインプラントされるのと同じ工程で形成され、アノード領域１１が集積回路のＮ形領域の１つ（例えば、コレクタ・コンタクト領域６又はエミッタ領域８）と同じ工程で形成される。誘電体層１２が次いでデポジットされ、メタル・コンタクト１３が形成される。
【０００７】
このとき、図２に示されるように、ウエハ１はフロントマスク１５及びリアマスク１６でマスクされ、その（酸化シリコンの）フロントマスク１５はアノード領域１１におけるウインドウを除くウエハの上側表面の全てを覆っており、（窒化シリコン又は酸化シリコンの）リアマスク１６はダイアフラムが形成されるべき領域を除くウエハの下側表面を覆っている。ウエハの背面はついで異方性エッチングにさらされ、このとき、エピタキシャル層３は、アノード領域１１を介して、基板２に対して正の電圧（例えば、５Ｖ）でバイアスされる。異方性エッチィングはエピタキシャル層３で自動的に停止し、基板２の除去された部分におけるエピタキシャル層３の部分はダイアフラム１８を形成する。
【０００８】
マスク１５及び１６の除去に続いて、ウエハ１は陽極ボンディング法を用いてガラス１７（図３）のシートに結合され、それによりウエハ１とシート１７の間に中間高電圧（例えば５００Ｖ）が、数時間の間、３００°Ｃから４００°Ｃの温度で印加され、最後に、シート１７はコンテナ１９に固定される。
【０００９】
【発明が解決しようとする課題】
上記の方法は以下の欠点を有する。即ち、各ウエハ上の電気的コンタクトの故に、それはバッチ処理技術と互換性がない；ウエハ１のリアエッチングはフロント・リア・アラインメントの点で問題を提起する；ウェハ１の厚さは長期のエッチングを必要とする；内在するスケーリングの問題は数百マイクロメータより小さい構造の集積を排除するといったようなものである；そして、ダイアフラムが一旦形成されると、ウエハ１は、絶対センサと差分サンサの両方のために、ガラスサポートに固定的に結合されなければならない（これは、ダイアフラムに整列されるホールを必要とし、したがってさらなるアラインメントの問題を生ずる）。
【００１０】
現在使用されている集積回路技術における方法を統合することを困難にしている上記の欠点に鑑み、数マイクロ圧力センサの製造者は集積ダブルチップを形成することを選んだ。即ち、一方のチップはダイアフラム・マイクロストラクチャを含み、他方は信号処理のために設けられる。シングル・チップ集積センサもやはり存在しているが、バッチ処理はされない。
【００１１】
いくつかの産業研究所およびリサーチセンタは、サーフェス・マイクロマシーニング技術を用いるプロトタイプの集積マイクロストラクチャを提供してきた。これらの詳細は、例えば、Sensors and Actuators A 46-47 (1995)の第143 頁から146 頁にあるO. Paul, H. Baltesによる論文“Novel fully CMOS-compatible vacuum sensor" に、ダイアフラム又は誘電体が犠牲メタル層の上に形成されると記載されており、Sensor 95 Kongressband, AOI.2 の第21頁から25頁にあるT. Lisec, H. Stauch, B. Wnagerによる論文“Surface-Micromachined Piezoresistive Pressure Sensor"に、犠牲層及びダイアフラムがポリシリコンであり酸化シリコンにより分離されていることが記載されており、Sensors and Materials 4, 5 (1993) の第265 頁から275 頁にあるS. Sugiyama, K. Shimaoka, O. Tabata による論文“Surface-Micromachined Microdiaphragm Pressure Sensors" に、犠牲ポリシリコン層及び窒化シリコン層をダイアフラムとして使用することが記載されている。
【００１２】
それらは実際に装置をよりよく集積するが、上記のサーフェス・マイクロマシーニング技術はダイアフラムを形成するためにデポジットされた（アモルファス又は多結晶）膜の質に関して、シリコン基板上のサスペンド構造の崩壊に関して、及びパッケージングの困難性に関して、深刻な問題を提起する。
本発明の目的は前記の欠点を克服するように設計された集積圧電センサ及び関連する製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によれば、請求項１および９にそれぞれ記載した集積圧電抵抗センサおよびこれに関係する製造方法が提供される。
実際に、本発明によれば、このセンサはＳＯＩ（シリコン・オン・インシュレータ）を利用してダイアフラムを形成し、絶縁層はダイアフラムを形成するための化学的エッチングにより部分的に除去された犠牲層を形成し、こうして処理を大幅に単純化し、且つ内在するパッケージングの問題の多くを除去する。
【００１４】
【発明の実施の形態】
本発明の２つの好ましい、非限定的な実施例を添付の図面を参照して記載する。
本発明によるセンサは知られた方法で形成されたＳＯＩ基板から形成される。図４の例においては、ＳＯＩ基板は、任意の導電形（Ｐ又はＮ）の単結晶の実際の基板領域２１の上に例えば、SiO2のような絶縁層２２がデポジット又は加熱生長により重ねられており、この絶縁層に、この場合はＮ形の、第２の単結晶シリコンウエハ２３が（例えば、1989年８月のJapanese Journal of Applied Physics, Vol. 28, N. 8の第1426頁から1443頁に記載のJ. Hausman, G.A. Spierings, U.K.P. Bierman  およびJ.A. Pals による論文"Silicon-On Insulator Wafer Bonding-Wafer Thinning Technological Evaluations" に記載の）知られた方法で結合されている。絶縁層２２の厚さは好ましくは６００nmから１２００nmである。第２のウエハ２３の厚さは、以下に記載のように、センサのフルスケール圧力と、ダイアフラムの寸法と、製造パラメータとに依存しており、およそ５μm と１０μm の間にある。
【００１５】
第１のウエハ２０に関しては、上記の標準製造工程が遂行されて、接合分離領域４と、集積化された電子コンポーネント（領域６〜８）と、拡散Ｐ形圧電抵抗１０とを形成するが、知られた方法とは異なり、アノード領域１１は形成されない。
この時点で、本発明の方法により、上側の面はデポジットされたプラズマ窒化層（図４における層２５）で覆われ、この層は第１のパシベーション層としておよび第２のウエハ２３内のトレンチを形成するためのマスクとして作用する。窒化層２５はフォトリソグラフィ的にエッチングされ、図７および図８に示すように、後続するエッチング工程で第２のウエハ２３内に多数のトレンチ２６を形成する。
【００１６】
第１のウエハ２０は次いで、フッ化水素酸でエッチングされ、それは第２のウエハ２３内のトレンチを貫通して埋め込み絶縁層２２の一部を除去し、層２２内に開口即ちウインドウ３１を形成し、それにより開口３１の上の第２のウエハ２３の部分はダイアフラム２７を形成する。絶縁層２２のエッチング時間とトレンチ２６の位置を適切に調節することにより、ダイアフラム２７は所望のように、より特定的には、圧電抵抗器１０がダイアフラム２７のエッジに、即ち最大圧力が誘起される応力領域に配置される事を確実化する方法で、整形され大きさが決められる。図７は、一例として、ダイアフラム２７a が円形で、トレンチ２６がダイアフラムの、円２７a の中心に同心の円２８の内側中央部に形成されている。図８に示される第２の実施例においては、ダイアフラム２７b は正方形で、トレンチ２６が適切に配置されている。
【００１７】
この時点で、誘電体（例えば、USG-アンドープト・シリコン・ガラス）層３０がデポジットされてトレンチ２６の頂部を覆ってトレンチ２６と開口３１を絶縁し（図６）、それによりバルク・マイクロマシーンニング法に要求される陽極ボンディング工程を不要にする。このようにして形成された第１のウエハ２０は、カッティング、パッケージングおよびコンテナへのダイスの直接的な結合を含む通常の、標準IC処理と変らない最終操作にさらされる。
【００１８】
ダイアフラム２７および（トレンチ領域）円２８のサイズは典型的には以下に示す等式に従う圧力測定範囲に依存している。
ダイアフラム２７ａが半径ａの円である図７の実施例においては、円２８の半径はｂであり、圧力Ｐは表面に均一に分布され、最大応力Smaxおよび最大垂直たわみWmaxは、
Smax=kP(s/s)2
Wmax=hP(a4/Es3)             (1)
ただし、S はダイアフラムの厚さ（図６の第２のウエハ２３の厚さ）であり、E は単結晶シリコン（１３０Ｇパスカル）のヤング・モジュールであり、k およびh はダイアフラムの固定のされ方と比ａ／ｂとに依存する数である。比ａ／ｂの値が1.25から5 に対しては、k は0.1 と0.73の間の範囲にあり、h は0.002 と0.17との間にある。
シリコンによる最大耐性応力はおよそ４０００バールであることに着目し、Ｑがセンサのバールフルスケール圧力であるとすると、次の等式が適用される。
【００１９】
（ａ／ｓ）2 ＝０．８＊１０3 ／（ｋ＊Ｑ）
これに対して、一辺が２a の正方形のダイアフラムの場合（図８）で他のパラメータに変更がない場合は、等式（１）は、
Wmax=hP(a4/Es3)/3           (1')
となる。
【００２０】
上記のセンサおよびその製造方法の利益は次の通りである。即ち、その製造方法はバッチ処理と互換性があり、従って同一の経済的利益を享受できる。そのセンサは信号処理回路と共に完全に集積化できるので、センサとすべての処理ロジックを１つのチップに含ませる事ができ、こうして寸法、信号伝達時間および外部現象に対する感度を小さくすることができる。フロント- リアの整列に関する問題はない。センサの空間的集積度はサーフェス・マイクロマシーンの構造と似かよったものであり、バルク・マイクロマシーンのセンサと比較して１から２オーダだけ大きい。単結晶シリコンダイアフラムを特徴付けることにより、センサの機械的特性は、サーフェス・マイクロマシーンの構造に典型的であるデポジットされたフィルムのものより優れている。そして、最後に、ガラスの支持を不要としたことにより、陽極ボンディングの必要性がなくなる。
【００２１】
明らかに、本発明の範囲から逸脱することなく、上記のセンサおよび製造方法に対して変更を加えることが可能である。特に、各領域の導電性は、示されたもの以外でもよく、例えば、第２のウエハの導電性と圧電抵抗器は二重でもよく、任意のタイプのコンポーネントと互換性の有る技術とをその構造内で統合してもよく、そして、分離領域４は示されたもの以外のもの、例えば、誘電体でもよい。
【図面の簡単な説明】
【図１】従来のセンサの１製造工程における半導体材料のウエハの断面図である。
【図２】従来のセンサの次の製造工程における半導体材料のウエハの断面図である。
【図３】従来のセンサのさらに次の製造工程における半導体材料のウエハの断面図である。
【図４】本発明によるセンサの１製造工程における半導体材料のウエハの断面図である。
【図５】本発明によるセンサの次の製造工程における半導体材料のウエハの断面図である。
【図６】本発明によるセンサのさらに次の製造工程における半導体材料のウエハの断面図である。
【図７】本発明によるセンサの詳細の上平面図である。
【図８】本発明によるセンサの他の実施例の上平面図である。
【符号の説明】
１０…圧電抵抗素子
２０…ＳＯＩ基板
２１…第１のウエハ
２２…絶縁材料層
２３…第２のウエハ
２５…誘電体材料層
２６…トレンチ
２７、２７A,２７b …ダイアフラム
３１…開口
【図１】
0004298807.tif 000002
【図２】
0004298807.tif 000003
【図３】
0004298807.tif 000004
【図４】
0004298807.tif 000005
【図５】
0004298807.tif 000006
【図６】
0004298807.tif 000007
【図７】
0004298807.tif 000008
【図８】
0004298807.tif 000009