(57)【特許請求の範囲】
【請求項１】
基板の両側に電極を設け、該電極に連通するようにヒューズエレメントを形成し、該ヒューズエレメントを保護膜で被覆した回路保護素子を製造する方法であって、
金属箔の表面にガラス層を形成し、このガラス層に基板を貼設し、次いで前記金属箔の表面にレジスト膜を被着し、パターニングを行って形成すべき電極及びヒューズエレメントの形状にレジスト膜パターンを形成し、次いで前記レジスト膜パターンの下側に位置する以外の部分の前記金属箔を除去した後、前記レジスト膜を剥離し、次いで前記ヒューズエレメントを被覆する前記保護膜を形成することを特徴とする回路保護素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は回路保護素子に係り、特に外形寸法が１〜２ｍｍ程度の基板に金属被膜のヒューズエレメントを配置したチップ型の回路保護素子及びその製造方法に関する。
【０００２】
【従来の技術】
チップ型の回路保護素子としては、例えば図３に示すようなチップ型のヒューズ素子２０が知られている。これはアルミナ等からなる角板状のセラミック基板２１の両側に設けられた電極２２間に金属被膜（Ｃｕ鍍金層）からなるヒューズエレメント２３を設け、これをガラス保護膜２４及びオーバーコート２５で被覆したものである。ヒューズエレメント２３の中央部には狭隘部２３ａが設けられている。
【０００３】
係るヒューズ素子２０においては、過電流が流れると、ヒューズエレメント２３の狭隘部２３ａに電流が集中し、発熱を起こすことによりヒューズエレメント２３が溶断し、このヒューズ素子２０に接続された各種電子機器を保護するようになっている。
【０００４】
このヒューズ素子２０は次にようにして製造される。
先ず、例えば１０ｃｍ角程度の四角板状のセラミック基板の表面全面にＣｒ膜をスパッタリングにより形成し、更にその上にＣｕ膜を同様にスパッタリングにより形成する。次いで、感光性レジストを塗布し、パターニングを行って開口部を形成し、その開口部パターンに従ってＣｕ鍍金を行い、Ｃｕ鍍金層により電極２２の表面電極及びヒューズエレメント２３を形成する。次いで、レジスト膜を剥離し、さらにエッチングによりレジスト膜の下側に位置するＣｕ膜、Ｃｒ膜を除去する。
【０００５】
次いで、ヒューズエレメント２３を被覆するガラス保護膜２４をスクリーン印刷等により形成する。次いで、電極２２の裏側電極を形成する。次いで、ガラス保護膜２４の上にエポキシ樹脂等からなるオーバーコート２５を形成した後、マーキングを行う。次いで、短冊状に一連のチップ群にセラミック基板を切断した後、セラミック基板の両端面にＮｉＣｒ膜をスパッタリングにより形成して、電極２２の側面電極を形成する。次いで、短冊状の一連のチップ群から個々のチップに切断した後、縦断面形状が「コ」字状の電極２２にＮｉ鍍金を施し、更にハンダ鍍金を施して外部電極を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来のヒューズ素子２０にあっては、ヒューズエレメント２３をＣｕ鍍金により形成するので、そのための鍍金設備を要する上、鍍金工程に時間を費やすため、設備コストが掛かると共に生産効率が悪く、従って製造コストが嵩むという問題がある。
【０００７】
本発明は上記事情に鑑み為されたもので、構造が簡単で製造コストを低減することができる回路保護素子の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、基板の両側に電極を設け、該電極に連通するようにヒューズエレメントを形成し、該ヒューズエレメントを保護膜で被覆した回路保護素子を製造する方法であって、金属箔の表面にガラス層を形成し、このガラス層に基板を貼設し、次いで前記金属箔の表面にレジスト膜を被着し、パターニングを行って形成すべき電極及びヒューズエレメントの形状にレジスト膜パターンを形成し、次いで前記レジスト膜パターンの下側に位置する以外の部分の前記金属箔を除去した後、前記レジスト膜を剥離し、次いで前記ヒューズエレメントを被覆する前記保護膜を形成することを特徴とするものである。
【００１１】
本発明においては、ヒューズエレメントを金属箔により形成し、鍍金工程を伴わずにヒューズエレメントを形成するので、鍍金工程に要する設備及び時間を削減することができ、製造コストを低減することができる。また、ヒューズエレメントを金属箔により形成したことにより、鍍金条件のばらつきによる鍍金不良を原因とするヒューズエレメントの品質不良を回避でき、製品の歩留まりが向上する。金属箔は、銅箔等の導電性の良好なものが用いられる。
【００１２】
更に、ガラス層がヒューズエレメントと基板との間に介在されていると、優れた消弧特性が得られると共に、ヒューズエレメント溶断時の放熱が低減されて溶断特性が良好となり、更に金属箔と基板とがガラス層を介して強固に接着される。ガラス層の材料としては、シリコンガラス等の低融点ガラスなどが用いられる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態の回路保護素子を図１を参照しつつ説明する。
このヒューズ素子（回路保護素子）１０は、角板状のセラミック基板（基板）１１の両側に設けられた両電極１２間に、厚さ５〜３５μｍ程度の銅箔（金属箔）からなるヒューズエレメント１３を配置し、このヒューズエレメント１３をガラス保護膜（保護膜）１４で被覆し保護したものである。セラミック基板１１の寸法としては、例えば２ｍｍ×１．２５ｍｍ又は１．６ｍｍ×０．８ｍｍ程度の通常のチップ部品のサイズが採用されている。ヒューズエレメント１３は、幅Ｗが約２０μｍで長さＬが約１．２ｍｍ程度の直線的な帯状に形成されており、その中央部には狭隘部１３ａが設けられている。電極１２の表面電極は、厚さ５〜３５μｍ程度の銅箔によりヒューズエレメント１３と一体的に形成されている。
【００１４】
セラミック基板１１上にシリコンガラス等の低融点ガラスからなるガラス層が５０〜１００μｍ程度の厚さに被着され、このガラス層上に電極１２及びヒューズエレメント１３が配置されている。また、ヒューズエレメント１３は、ガラス保護膜１４で被膜されて保護されている。このようにヒューズエレメント１３がガラス層にサンドイッチ状に挟まれているので、好ましい消弧特性が得られる。ガラス保護膜１４の上にさらにエポキシ樹脂等からなるオーバーコートが被覆されるが、ガラス保護膜が十分な耐酸性を有する場合には、このオーバーコートを設けなくとも良い。
【００１５】
次に、このヒューズ素子１０の製造方法を図２を参照しつつ説明する。この実施の形態では、例えば１辺が１０ｃｍ程度の正方形板状のセラミック基板を用いて複数のヒューズ素子１０が同時に製造される。
先ず、５〜３５μｍ程度の厚さの銅箔（金属箔）Ｌを真空吸着により作業台上に固定し、この銅箔Ｌの表面にシリコンガラス等の低融点ガラスを印刷等により５０〜１００μｍ程度の厚さに均一に塗布した後、アルミナ等からなるセラミック基板Ｐをこのガラス層Ｇに気泡が入らないように加熱しながら貼り付ける（同図（ａ）参照）。
【００１６】
次いで、ガラス層Ｇが硬化した後、上記銅箔Ｌをセラミック基板Ｐの形状に合わせて切断し、その後上下を反転してから、銅箔Ｌの表面に感光性レジストを塗布し、パターニングを行って形成すべき電極１２の表面電極及びヒューズエレメント１３の形状にレジスト膜Ｒを残し、それ以外の部分のレジスト膜を取り除く（同図（ｂ）参照）。
【００１７】
次いで、エッチングによりレジスト膜Ｒの下側に位置する以外の部分の銅箔Ｌを除去した（同図（ｃ）参照）後、レジスト膜Ｒを剥離する（同図（ｄ）参照）。これにより、電極１２の表面電極及びヒューズエレメント１３が銅箔Ｌにより形成される。
【００１８】
次いで、ヒューズエレメント１３を被覆するシリコンガラス等の低融点ガラスのガラス保護膜１４をスクリーン印刷等により１００〜２００μｍ程度の厚さに形成する。次いで、電極２２の裏側電極を形成する。次いで、ガラス保護膜１４の上にエポキシ樹脂等からなるオーバーコートを被着した後、マーキングを行う。なお、ガラス保護膜１４が十分な耐酸性を有する場合には、オーバーコートの形成を省略することもできる。
【００１９】
次いで、ダイシング等でセラミック基板Ｐの電極１２側両端面を切断して短冊状に一連のチップ群にし、これらの端面にＮｉＣｒ膜をスパッタリングにより形成することにより電極１２の側面電極を形成する。次いで、ダイシング等で側面電極が形成されていない側の両端面を切断して、短冊状の一連のチップ群から個々のチップにする。次いで、縦断面形状が「コ」字状の電極１２にＮｉ鍍金を施し、更にハンダ鍍金を施して外部電極を形成する。
【００２０】
尚、上記実施の形態ではチップ型の回路保護素子について説明したが、チップ型以外にも基板にヒューズエレメントを配置した各種の回路保護素子に適用可能である。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、ヒューズエレメントを金属箔により形成するようにしたから、鍍金によりヒューズエレメントを形成する場合に比して設備及び時間を低減することができ製造コストを低減することができると共に、鍍金不良によるヒューズエレメントの品質不良を回避することができ製品の歩留まりを向上することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施形態の回路保護素子を示す平面図である。
【図２】本発明の実施形態の回路保護素子の製造方法を説明するための側面図である。
【図３】従来の回路保護素子を示す平面図である。
【符号の説明】
１０    ヒューズ素子（回路保護素子）
１１    セラミック基板（基板）
１２    電極
１３    ヒューズエレメント
１３ａ  狭隘部
１４    ガラス保護膜（保護膜）
Ｐ      セラミック基板（基板）
Ｌ      銅箔（金属箔）
Ｇ      ガラス層
Ｒ      レジスト膜
【図１】
0004306892.tif 000002
【図２】
0004306892.tif 000003
【図３】
0004306892.tif 000004