(57)【特許請求の範囲】
【請求項１】
ベースバンド・プロセッサおよびそれに接続された無線回路を含んで成り、前記ベースバンド・プロセッサは
前記無線回路から受信した情報をスペクトラム拡散移相キーイング（ＰＳＫ）復調するための復調器と、
前記復調器に接続される出力および前記無線回路にＡＣ結合される入力を有する少なくとも１基のアナログディジタル（Ａ／Ｄ）変換器と、
平均ＤＣ信号成分を減少させ、前記少なくとも１基のＡ／Ｄ変換器に対する前記ＡＣ結合と組み合わせて全体の性能を高める変形ウォルシュコードにしたがって情報を復号するための、少なくとも１基の変形ウォルシュコード関数相関器を含んで成る前記復調器と、
無線回路を介して送信用の情報をスペクトラム拡散ＰＳＫ変調するための変調器であって、前記変形ウォルシュコードにしたがって情報を符号化するための少なくとも１基の変形ウォルシュコード関数符号器を含む前記変調器とを含んで成り、
前記変調器が第一のデータ率でのバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率での直交ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段を含んで成り、前記復調器が前記第一および第二フォーマットの一方において作動するための手段を含んで成ることを特徴とするスペクトラム拡散無線トランシーバ。
【請求項２】
前記変調器はデータパケットを変調し、第三のデータ率における所定の変調により規定される第三フォーマットにおいて、また第一および第二フォーマットの一方における可変データにおいてヘッダを包含させるためのヘッダ変調器手段を含んで成り、そしてここにおいて前記復調器は第三フォーマットにおいてヘッダを復調することによってデータパケットを復調し、かつヘッダに関して可変データの第一および第二フォーマットの何れか一つに切り換えるためのヘッダ復調器手段を含む請求項１記載のスペクトラム拡散無線トランシーバ。
【請求項３】
第三フォーマットの所定変調は差動ＢＰＳＫ（ＤＢＳＫ）であり、また第三データ率は第一および第二データ率よりも低く、そして前記復調器が更に、第三フォーマット用の第一キャリヤ・トラッキングループならびに第一および第二フォーマット用の第二キャリヤ・トラッキングループを含んで成る請求項２記載のスペクトラム拡散無線トランシーバ。
【請求項４】
前記第二キャリヤ・トラッキングループが、キャリヤ数値制御発振器（ＮＣＯ）と、前記第一キャリヤ・トラッキングループのキャリヤフェーズに基づいて前記キャリヤＮＣＯを選択的に作動して、可変データのフォーマットへの切り換えを容易にするキャリヤＮＣＯ制御手段とを含んで成る請求項３記載のスペクトラム拡散無線トランシーバ。
【請求項５】
前記第二キャリヤ・トラッキングループはキャリヤループフィルタおよびキャリヤループフィルタ制御手段であって、前記第一キャリヤ・トラッキングループの周波数に基づいて前記キャリヤループフィルタを選択的に作動して可変データのフォーマットへの切り換えを容易にするものを含んで成り、そしてここにおいて前記変調器は、前記少なくとも１基の変形ウォルシュコード関数符号器に対し、データを４種類のビットニブルのサイン（１ビット）およびマグニチュード（３ビット）にパーティションするための手段を更に含んで成り、好ましくは変形ウォルシュコードが、それに対し固定１６進コードを２を法として加えることによって変形されたウォルシュコードである請求項４記載のスペクトラム拡散無線トランシーバ。
【請求項６】
前記少なくとも１基の変形ウォルシュコード関数相関器は変形ウォルシュ関数ゼネレータおよび前記変形ウォルシュ関数ゼネレータに接続された複数個の並列接続相関器を含んで成り、そして前記変調器は所定のチップレートにおいて擬似（ＰＮ）ランダムシーケンスを用いて各データビットを拡散するための拡散手段およびプリアンブルを発生させるためのプリアンブル復調手段を含んで成り、そしてここにおいて前記復調器は、イニシャルＰＮシーケンス同期を達成するためにプリアンブル復調用のプリアンブル復調器手段を含んで成る請求項５記載のスペクトラム拡散無線トランシーバ。
【請求項７】
前記無線回路は、前記ベースバンド・プロセッサに接続された直角中間周波数変調器／復調器および前記直角中間周波数変調器／復調器に接続されたアップ／ダウン周波数変換器を含んで成り、そして前記アップ／ダウン変換器の入力に接続された出力を有する低雑音増幅器および前記アップ／ダウン変換器の出力に接続された入力を有する無線周波電力増幅器を包含する請求項１乃至６のいずれかに記載のスペクトラム拡散無線トランシーバ。
【請求項８】
アンテナおよび前記無線周波電力増幅器の出力と前記低雑音増幅器の入力との間を切り換えるためのアンテナスイッチを包含する請求項７記載のスペクトラム拡散無線トランシーバ。
【請求項９】
スペクトラム拡散フェーズシフトキーイング（ＰＳＫ）復調を行うための復調器、
前記復調器に接続される出力および情報を受信するためにＡＣ結合される入力を有する少なくとも１基のアナログディジタル（Ａ／Ｄ）変換器、
平均ＤＣ信号成分を減少させ、それによって前記少なくとも１基のＡ／Ｄ変換器へのＡＣ結合を増加させる所定の直交コードにしたがって情報を復号する少なくとも１基の所定の直交コード関数相関器を含む前記復調器、及び
送信用の情報をスペクトラム拡散ＰＳＫ変調するための変調器であって、前記所定の直交コードにしたがって情報を符号化するための少なくとも１基の所定の直交コード関数符号器を含む前記変調器を含んで成り、
前記変調器は第一のデータ率でのバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率での直交ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段を含んで成り、そして前記復調器が前記第一および第二フォーマットの一方において作動するための手段を含んで成ることを特徴とするスペクトラム拡散無線トランシーバ用ベースバンド・プロセッサ。
【請求項１０】
前記変調器は、データパケットを変調して、第三データ率における所定の変調により規定される第三フォーマットならびに第一および第二フォーマットの一方における可変データにおいてヘッダを伴うヘッダ変調器手段を含んで成り、そしてここにおいて前記復調器は第三フォーマットにおいてヘッダを復調することによりデータパケットを復調し、かつヘッダに関して可変データの第一および第二フォーマットの何れかに切り換えるためのヘッダ復調器手段を含んで成り、この場合第三フォーマットの所定の変調は差動ＢＰＳＫ（ＤＢＳＫ）であり、そして第三データ率が第一および第二データ率より低い請求項９記載のベースバンド・プロセッサ。
【請求項１１】
前記復調器は更に、第三フォーマット用の第一キャリヤ・トラッキングループ、第一および第二フォーマット用の第二キャリヤ・トラッキングループ、キャリヤ数値制御発振器（ＮＣＯ）およびキャリヤＮＣＯ制御手段であって、前記第一キャリヤ・トラッキングループのキャリヤフェーズに基づいて前記キャリヤＮＣＯを選択的に作動し、それによって可変データのフォーマットへの切り換えを容易にするものを含んで成り、そして好ましくはキャリヤループフィルタおよびキャリヤループフィルタ制御手段であって、前記第一キャリヤ・トラッキングループの周波数に基づいて前記キャリヤループフィルタを選択的に作動して可変データのフォーマットへの切り換えを容易にするものを包含する請求項１０記載のベースバンド・プロセッサ。
【請求項１２】
送信用の情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調するための変調器であって、送信用の情報を符号化するための少なくとも１基の符号器と、第一のデータ率でのバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率での直交ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段と、第三のデータ率での所定の変調により規定される第三フォーマットのヘッダと前記第一および第二のフォーマットの一方の可変データを含むようにデータパケットを変調するヘッダ変調器手段とを含む前記変調器、及び
受信情報をスペクトラム拡散ＰＳＫ復調するための復調器であって、受信情報を復号するための少なくとも１基の相関器と、前記第一および第二フォーマットの一方において作動するための手段と、前記第三フォーマットで前記ヘッダを復調することによりデータパケットを復調し、かつ前記ヘッダの後の前記可変データの前記第一および第二のフォーマットのそれぞれに切り換えるためのヘッダ復調器手段と、前記第三フォーマット用の第一キャリヤ・トラッキングループならびに前記第一および第二フォーマット用の第二キャリヤ・トラッキングループとを含む前記復調器を含んで成ることを特徴とするスペクトラム拡散無線トランシーバ用ベースバンド・プロセッサ。
【請求項１３】
送信のための情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調するための変調器手段を含んで成り、前記変調器手段は平均ＤＣ信号成分を減少させるための所定の直交コードにしたがって情報を符号化するための少なくとも１基の所定の直交コード関数符号器を含んで成り、前記変調器手段は第一のデータ率でのバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率での直交ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段を含んで成り、そして前記変調器手段は第三のデータ率での所定の変調により規定される第三のフォーマットのヘッダと前記第一および第二のフォーマットの一方の可変データとを含むようにデータパケットを変調するヘッダ変調器手段を含むことを特徴とするスペクトラム拡散無線トランシーバ用変調器。
【請求項１４】
第三フォーマットの所定の変調は差動ＢＰＳＫ（ＤＢＳＫ）であり、そして第三データ率が第一および第二データ率より低く、前記変調器手段は更に、前記少なくとも１基の所定直交コード関数符号器に対し、データを４種類のビットニブルのサイン（１ビット）およびマグニチュード（３ビット）にパーティションするための手段を含んで成り、そしてここにおいて所定の直交コードが、それに対し固定１６進コードを２を法として加えることによって変形されたウォルシュコードである請求項１３記載の変調器。
【請求項１５】
前記少なくとも１基の所定直交コード関数相関器が、所定の直交コード関数ゼネレータおよび前記所定直交コード関数ゼネレータに接続された複数個の並列接続相関器を含んで成り、その所定の直交コードはそれに対し固定１６進コードを２を法として加えることによって変形されたウォルシュコードであり、ここにおいて所定直交コードが双直交コードである請求項１３または１４記載の変調器。
【請求項１６】
平均ＤＣ信号成分を減少させるための所定の直交コードに従って情報を符号化しながら送信用のこの情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調する工程と、
前記所定の直交コードに従って前記受信情報を復号することにより受信情報をスペクトラム拡散ＰＳＫ復調する工程とを含んでおり、スペクトラム拡散ＰＳＫ復調用の受信情報をＡＣ結合する工程を包含しており、それによって前記ＡＣ結合と組み合わせて前記減少された平均ＤＣ信号成分が全体の性能を高めることを特徴とするスペクトラム拡散無線通信用のベースバンド処理方法。
【請求項１７】
第一のデータ率においてバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率において直角ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において変調および復調する工程を包含し、更にデータパケットを変調して第三のデータ率において所定の変調により規定される第三のフォーマットにおけるヘッダならびに第一および第二フォーマットの一方における可変データを包含する工程と、第三フォーマットにおいてヘッダを復調することによりデータパケットを復調し、かつヘッダに関して可変データの第一および第二フォーマットの何れかに切り換えるための工程とを含んで成り、ここにおいて第三フォーマットの所定の変調は差動ＢＰＳＫ（ＤＢＳＫ）であり、またここにおいて第三データ率が第一および第二データ率より低く、そして好ましくは所定直交コードが、それに対し固定１６進コードを２を法として加えることによって変形されたウォルシュコードであり、かつその所定直交コードが双直交コードである請求項１６記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は通信エレクトロニクスの分野、特にスペクトラム拡散トランシーバおよび関連方法に関する。
【０００２】
【従来の技術】
別々の電子装置間のワイヤレスあるいは無線通信は広く用いられている。たとえば、ワイヤレス・ローカル・エリア・ネットワーク（ＷＬＡＮ）はフレキシブルなデータ通信システムであって、ビルやキャンパス内の有線ＬＡＮの延長または代替システムとしてもよい。ＷＬＡＮは大気を越えてデータの送信および受信を行う無線テクノロジーを用いており、それによって有線コネクションの必要性を減少乃至最小としている。従って、ＷＬＡＮはデータの連結性とユーザーの移動性とを結合させ、また簡略化した構成によって可動ＬＡＮをも許容するものである。過去数年に亘って、ＷＬＡＮは、たとえばヘルスケア、小売業、製造業、卸売業および高等教育機関領域を含む多くのユーザーの間で支持を受けて来た。これらのグループはハンドヘルド・ターミナルおよびノートパソコンを利用して、たとえば処理用の集中化ホストに対しリアルタイムに情報を送信することによって生産性ゲインから恩恵を受けて来た。今日、ＷＬＡＮは一層広い範囲のユーザーが選び得る一つの方法の一般的に意図される連結性として一層広範に認識され、かつ用いられるようになって来ている。更に、ＷＬＡＮは実装フレキシビリティをもたらし、またワイヤーライン・テクノロジーが実用的ではない状況ではコンピュータネットワークを利用させる。
【０００３】
代表的なＷＬＡＮにおいて、トランシーバ、すなわち送信機と受信機との組み合わせによって提供されるアクセスポイントは固定ロケーションからワイヤード・ネットワークに接続する。従って、このアクセストランシーバはバッファを受信し、そしてデータをＷＬＡＮおよびワイヤード・ネットワーク間に送信する。単一のアクセストランシーバは約１００乃至数１００フィート未満の範囲内に配置された小グループをサポートすることが可能である。エンドユーザーは、ノートパソコン内のＰＣカードあるいはデスクトップコンピュータのＩＳＡまたはＰＣＩカードとして典型的に実装されているトランシーバを経由してＷＬＡＮに接続することになる。勿論、このトランシーバは如何なる装置、たとえばハンド・ヘルドコンピュータに組み込んでもよい。
【０００４】
Harris Corporationは商標ＰＲＩＳＭ１の下にＷＬＡＮ用の一組の集積回路であって、提案されたＩＥＥＥ８０２．１１規格と互換性のあるものを開発し、かつ製造して来た。このＰＲＩＳＭ１チップセットは２．４乃至２．５ＧＨｚの無線帯域における全二重または半二重ダイレクトシーケンス・スペクトラム拡散パケット通信に必要とされる全ての機能を提供する。特に、Harris Corporationによって製造され、商標ＨＳＰ３８２４として知られるベースバンド・プロセッサは直交またはバイフェイズ移相キーイング（ＱＰＳＫ乃至ＢＰＳＫ）変調方式を用いている。ＰＲＩＳＭ１チップセットはＢＰＳＫ用には２Ｍｂｉｔ／秒、またＱＰＳＫ用には４Ｍｂｉｔ／秒で作動可能であるが、これらのデータ率はより高いデータ率の用途には充分ではない。
【０００５】
送信機ハードウェアの実質的な重複を伴わずに、４種類のウォルシュ拡散コードを用いて一層高い情報率の伝送を行わせる符号分割多重アクセス（ＣＤＭＡ）セルラー通信システムを開示する米国特許第5,515,396 号明細書中に記載されるように、スペクトラム拡散通信は様々な用途、たとえばセルラー電話通信であって、妨害に対する強靱さ、干渉および多重通路の良好なリジェクションならびに本来備わっている盗聴者からの安全な通信を提供するものに使用されて来た。米国特許第5,535,239 号、第5,416,797 号、第5,309,474 号および第5,103,459 号もまたウォルシュ関数拡散コードを用いるＣＤＭＡスペクトラム拡散セルラー電話通信システムを開示している。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、従来のトランシーバより一層高いデータ率で動作できるスペクトラム拡散トランシーバおよび関連方法を提供することである。他の目的は、一層高いデータ率で動作でき、かつ異なったデータ率および／またはフォーマット間でオンザフライに切り換ることができるスペクトラム拡散トランシーバおよび関連方法を提供することである。
【０００７】
【課題を解決するための手段】
これらの利点は、高データ率ベースバンド・プロセッサおよびそれに対し接続された無線回路を含んで成るスペクトラム無線トランシーバによって提供される。このベースバンド・プロセッサは好ましくは無線回路を経由する送信用の情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調するための変調器を含んでおり、この場合一実施態様において、この変調器は変形ウォルシュコードによる情報を符号化するための少なくとも１基の変形ウォルシュコード関数符号器を含んで成る。このベースバンド・プロセッサはまた、好ましくは更に無線回路から受信したスペクトラムＰＳＫ復調情報のための復調器を含んで成る。この復調器は好ましくは少なくとも１基のアナログディジタル（Ａ／Ｄ）変換器の出力に接続されており、これは順次無線回路の関連受信部にＡＣ結合される。従って、この復調器は好ましくは変形ウォルシュコードによる情報を復号するための少なくとも１基の変形ウォルシュコード関数相関器を含んで成る。この変形ウォルシュコードは平均ＤＣ成分を減少させ、少なくとも１基のＡ／Ｄ変換器に対するＡＣ結合と組み合わせて、それによって総体的なシステム性能を増大させる。他の直交および双直交符号化方式もまた利用することが出来、この場合平均ＤＣ成分は好ましくは実質的に減少または回避される。
【０００８】
本発明は、ベースバンド・プロセッサおよびそれに接続された無線回路を含んで構成されるスペクトラム拡散無線トランシーバを包含しており、前記ベースバンド・プロセッサは、前記無線回路から受信した情報をスペクトラム拡散移相キーイング（ＰＳＫ）復調するための復調器と、前記復調器に接続される出力および前記無線回路にＡＣ接続される入力とを有する少なくとも１基のアナログディジタル（Ａ／Ｄ）変換器と、平均ＤＣ信号成分を減少させる変形ウォルシュコードであって、前記少なくとも１基のＡ／Ｄ変換器に対するＡＣ接続との組み合わせにおいて総体的性能を高めるものにより情報を復号するための、少なくとも１基の変形ウォルシュコード関数相関器を含んで成る前記復調器と、無線回路を介して送信用の情報をスペクトラム拡散ＰＳＫ変調するための変調器であって、前記変調器が変形ウォルシュコードによる情報を符号化するための少なくとも１基の変形ウォルシュコード関数符号器であり、ここにおいて前記変調器が第一のデータ率においてバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率において直角ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段とを含んで成り、前記復調器が第一および第二フォーマットの一方において作動するための手段を含んで成るものを含んで構成される。
【０００９】
本発明はまた、スペクトラム拡散無線トランシーバを包含し、前記ベースバンド・プロセッサはスペクトラム拡散フェーズシフトキーイング（ＰＳＫ）復調を行うための復調器と、前記復調器に接続される出力および情報を受信するためにＡＣ接続される入力を備える少なくとも１基のアナログディジタル（Ａ／Ｄ）変換器を含んで成り、前記復調器が所定の直交コードであって、平均ＤＣ信号成分を減少させ、それによって前記少なくとも１基のＡ／Ｄ変換器へのＡＣ接続を増加させるものによって情報を復号するための少なくとも１基の所定の直交コード関数相関器と、送信用の情報をスペクトラム拡散ＰＳＫ変調するための変調器とを含んで成り、前記変調器が、所定の直交コードにより情報を符号化するための少なくとも１基の所定の直交コード関数符号器を含んで成り、ここにおいて前記変調器は第一のデータ率においてバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率において直角ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段を含んで成り、そして前記復調器が第一および第二フォーマットの一方において作動するための手段を含んで成るものとを含んで構成される。
【００１０】
本発明は更に、スペクトラム拡散無線トランシーバ用の変調器を包含し、前記変調器は送信のための情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調するための変調器手段を含んで成り、前記変調器手段は平均ＤＣ信号成分を減少させるための所定の直交コードにより情報を符号化するための少なくとも１基の所定の直交コード関数符号器を含んで成り、ここにおいて前記変調器手段は第一のデータ率においてバイフェーズＰＳＫ（ＢＰＳＫ）変調により規定される第一のフォーマットおよび第二のデータ率において直角ＰＳＫ（ＱＰＳＫ）変調により規定される第二のフォーマットの一方において作動するための手段を含んで成り、そして前記変調器手段はデータパケットを変調して第三のデータ率において所定の変調により規定される第三のフォーマットにおけるヘッダと、第一および第二フォーマットの一方における可変データとを伴うものを含んで構成される。
【００１１】
好ましいのは、変調器が第一フォーマットを規定する第一データ率におけるバイフェーズＰＳＫ（ＢＰＳＫ）変調モードおよび第二フォーマットを規定する第二データ率において直角ＰＳＫ（ＱＰＳＫ）モードの一方において作動するための手段を含んで構成されることである。更に、復調器は好ましくは第一および第二フォーマットの一方において作動するための手段を含んで構成される。変調器もまた、好ましくはデータパケットを変調して、所定の変調および第三フォーマットを規定する第三データ率においてヘッダを伴い、また第一および第二フォーマットの一方における可変データを変調するためのヘッダ変調器手段を包含していてもよい。従って、復調器はこのように第三フォーマットにおいてヘッダを復調することによってデータパケットを復調し、かつヘッダに関して可変データの第一および第二フォーマットの何れかに切り換えるためのヘッダ復調器手段を含むことが好ましい。第三フォーマットは好ましくは差動ＢＰＳＫであり、そして第三データ率は好ましくは第一および第二データ率よりも低い。復調器は好ましくは第一および第二キャリヤ・トラッキングループ、すなわち第三フォーマット用の第一キャリヤ・トラッキングループならびに第一および第二フォーマット用の第二キャリヤ・トラッキングループを含んで成るのが好ましい。第二キャリヤ・トラッキングループは順にキャリヤ数値制御発振器（ＮＣＯ）およびＮＣＯ制御手段であって、第一キャリヤ・トラッキングループのキャリヤフェーズに基づいてキャリヤＮＣＯを選択的に作動し、それによって可変データのフォーマットへの切り換えを容易にするものを含んで成っていてもよい。第二キャリヤ・トラッキングループはまた、キャリヤループフィルタおよびキャリヤループフィルタ制御手段であって、第一キャリヤ・トラッキングループの周波数に基づいてキャリヤループフィルタを選択的に作動して可変データのフォーマットへの切り換えを容易にするものを含んで成っていてもよい。キャリヤ・トラッキングループはヘッダ後オンザフライに所望のフォーマットへの切り換えを許容する。
【００１２】
復調器の少なくとも１基の変形ウォルシュコード関数相関器は変形ウォルシュ関数ゼネレータおよびこの変形ウォルシュ関数ゼネレータに接続された複数個の並列接続相関器を含んで構成されることが好ましい。変形ウォルシュコードは、それに対し固定１６進コードを２を法として加えることによって変形されたウォルシュコードであればよい。その上、一実施態様における変調器は変形ウォルシュコード関数符号器に対し、データを４種類のビットニブルのサイン（１ビット）およびマグニチュード（３ビット）にパーティションするための手段を更に含んで成ることが好ましい。また、変調器は所定のチップレートにおいて擬似（ＰＮ）ランダムシーケンスを用いて各データビットを拡散するための拡散手段を含んでいてもよい。従って復調器はまた、プリアンブルを発生させるためのプリアンブル復調手段を含んで成っていればよく、ここにおいて復調器はイニシャルＰＮシーケンス同期を達成するためのプリアンブル復調用プリアンブル復調器手段を包含するものとする。スペクトラム拡散トランシーバ用の変調器はスクランブラを含んでいてもよく、また復調器は従ってデスクランブラを包含するのが好ましい。また、復調器はクリアチャネル・アセスメント信号を発生するためのクリアチャネル・アセッシング手段を含んで、チャネルがクリアな場合にのみ通信を容易にするようにしてもよい。
【００１３】
ベースバンド・プロセッサは、望ましくは完全スペクトラム拡散トランシーバ用の無線回路に接続されている。従って、トランシーバはベースバンド・プロセッサに接続された直角中間周波数変調器／復調器およびこの直角中間周波数変調器／復調器に接続されたアップ／ダウン周波数変換器を包含することが好ましい。加えて、無線回路は更にアップ／ダウン変換器の入力に接続された出力を有する低雑音増幅器およびアップ／ダウン変換器の出力に接続された入力を有する無線周波電力増幅器を含んで構成されることが好ましい。また、スペクトラム拡散無線トランシーバは好ましくはアンテナと、無線周波電力増幅器の出力および低雑音増幅器の入力間を切り換えるためのアンテナスイッチを含んでいる。
【００１４】
更に、本発明はスペクトラム拡散無線通信用のベースバンド・プロセッサのための方法を包含しており、この方法は平均ＤＣ信号成分を減少させるための所定の直交コードによる情報を符号化しながら送信用の情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調する工程と、所定の直交コードにより受信した情報を復号することにより受信した情報をスペクトラム拡散ＰＳＫ復調する工程とを含んで構成され、この方法はスペクトラム拡散ＰＳＫ変調のための受信した情報をＡＣ結合する工程を包含しており、それによってＡＣ結合との組み合わせにおける減少された平均ＤＣ信号成分が総体的な性能を高める。
【００１５】
方法はスペクトラム拡散無線通信用のベースバンド・プロセッシングのためのものである。この方法は好ましくは平均ＤＣ信号を減少させるための所定の双直交コードにより情報を符号化することによって送信用の情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調する工程と、所定の双直交コードにより情報を復号することによって受信した情報をスペクトラム拡散ＰＳＫ復調する工程とを含んで構成される。所定の双直交コードは好ましくは変形ウォルシュ関数コードである。
【実施例】
【００１６】
本発明を更に添付図面を参照しながら実施例によって説明する。全体を通じて同様な要素は同様な数字によって参照するものとする。図１を参照すると、提案されたＩＥＥＥ８０２．１１規格に従い２．４ＧＨｚＩＳＭバンドにおけるＷＬＡＮ用途のためにワイヤレストランシーバ３０を容易に使用することが出来る。トランシーバ３０は無線電力増幅器およびＴＸ／ＲＸスイッチ３２に連結された選択可能アンテナ３１を含んでおり、これはHarrisパーツNo. ＨＦＡ３９２５により提供可能である。多重アンテナは空間ダイバーシチ受信を備えていてもよい。米国Harris CorporationのパーツNo. ＨＦＡ３４２４によって提供可能な低雑音増幅器３８もまた、アンテナに対し作動的に接続される。例示されたアップ／ダウン変換器３３は、当業者に容易に理解されるように、低雑音増幅器３８およびＲＦ電力増幅器、そしてＴＸ／ＲＸスイッチ３２に接続される。アップ／ダウン変換器３３はHarrisパーツNo. ＨＦＡ３６２４によって提供される。このアップ／ダウン変換器３３は順次図示の二重周波シンセサイザー３４および直角ＩＦ変調器／復調器３５に接続される。二重周波シンセサイザー３４はHarrisパーツNo. ＨＦＡ３５２４、そして直角ＩＦ変調器／復調器３５はHarrisパーツNo. ＨＦＡ３７２４であればよい。これまで記載された全ての構成要素は名称ＰＲＩＳＭ１の下にHarris Corporationにより製造される２．４ＧＨｚダイレクトシーケンス・スペクトラム拡散ワイヤレストランシーバのチップセット中に包含されている。各種のフィルタ３６および例示された電圧制御発振器３７もまた当業者により容易に理解されるように、またHarris CorporationのＰＲＩＳＭ１チップセット文献中に記載されるように、提供することが出来る。
【００１７】
図１の右側は高データ率ダイレクトシーケンス・スペクトラム拡散（ＤＳＳ）ベースバンド・プロセッサ４０を示している。従来のHarrisＰＲＩＳＭ１チップセットは名称ＨＳＰ３８２４の下に入手可能な低データ率ＤＳＳベースバンド・プロセッサを含んでいる。この従来のベースバンド・プロセッサは、表題"Direct Sequence Spread Spectrum Baseband Processor （ダイレクトシーケンス・スペクトラム拡散ベースバンド・プロセッサ）" の刊行物、１９９６年３月、ファイルNo. ４０６４．４、米国Harris Corporation中に詳細に記載されている。ＨＳＰ３８２４ベースバンド・プロセッサ同様に、本発明の高データ率ベースバンド・プロセッサ４０は全または半デュプレックスパケット・ベースバンドトランシーバに必要な全ての機能を包含している。プロセッサ４０は、直角ＩＦ変調器３５からの受信ＩおよびＱ信号を受けるための実装デュアル３ビットＡ／Ｄ変換器４１を備えている。また、ＨＳＰ３８２４同様に、高データ率プロセッサ４０は、実装６ビットＡ／Ｄ変換器４２についての機能を監視する受信信号強度インジケータ（ＲＳＳＩ）を含んでおり、またＣＣＡ回路ブロック４４はデータ衝突を回避し、かつネットワーク・スループットを最適とするためにクリアチャネル・アセスメント（ＣＣＡ）を提供する。
【００１８】
本発明はＰＲＩＳＭ１プロダクトの１Ｍｂｉｔ／秒ＢＰＳＫおよび２Ｍｂｉｔ／秒ＱＰＳＫから５．５Ｍｂｉｔ／秒ＢＰＳＫおよび１１Ｍｂｉｔ／秒ＱＰＳＫへの拡張を提供するものである。これはチップ速度定数を１１Ｍチップ／秒に保持することによって行われる。これによって、同一のＲＦ回路をより高いデータ率に関して使用可能とする。高率モデルのシンボルレート（symbol rate ）は１１ＭＨｚ／８＝１．３７５Ｍシンボル／秒である。本発明の５．５Ｍｂｉｔ／秒モードに対して、これらのビットはスクランブルされ、次いで４ビットニブルから８チップ変形ウォルシュ関数に符号化される。このマッピングは双直交コードをもたらし、これらはＢＰＳＫ単独より良好なビット誤り率（ＢＥＲ）性能を有している。得られた１１Ｍチップ／秒のデータストリームはＢＰＳＫ変調される。復調器は変形ウォルシュ相関器ならびに関連チップトラッキング、キャリヤトラッキングおよびリフォーマッティング装置を含んで成る。１１Ｍｂｉｔ／秒モードに対して、これらのビットはスクランブルされ、次いで各ＩおよびＱレール上で独立に４ビットニブルから８チップ変形ウォルシュ関数に符号化される。そこでは、２種類の変形ウォルシュ関数にマップされたシンボル当たり８種類の情報ビットが存在する。このマッピングは双直交コードをもたらし、これらはＱＰＳＫ単独より良好なＢＥＲ性能を有している。得られた２種類の１１Ｍチップ／秒のデータストリームはＱＰＳＫ変調される。このタイプの変調の理論的ＢＥＲ性能はプレーンＢＰＳＫまたはＱＰＳＫについて、８ｄＢ対９．６ｄＢのＥｂ／Ｎｏにおいて略１０−５である。この符号化ゲインは双直交符号化に起因する。そこでは全ての変調について、帯域幅拡張があって、多経路効果および干渉の影響の減少を助ける。
【００１９】
付加的に図２を参照すると、ＱＰＳＫ／ＢＰＳＫ変調器およびスクランブラ回路５１の出力は、最初に最小の有意ビット（ＬＢＳ）をもって４ビットのサイン−マグニチュード（Sign-Magnitude）を有するニブルに区切られる。ＱＰＳＫについて、２種類のニブル、すなわちＢシリアル−イン／パラレル−アウト（serial-in/parallel-out）ＳＩＰＯ回路ブロック５２ｂからの第一ニブルおよびＡＳＩＰＯ５２ａからの第二ニブルが変形ウォルシュゼネレータ５３ａ、５３ｂに並列に提示されている。これら２種類のニブルはデータのシンボルを形成する。このビットレートは例示されるように１１Ｍｂｉｔ／秒であればよい。従って、シンボルレートは１．３７５Ｍｂｉｔ／秒（１１／８＝１．３７５）である。ＢＰＳＫに関して、ニブルはＡ ＳＩＰＯ５２ａのみから提示される。Ｂ ＳＩＰＯ５２ｂは無効にされる。ニブルはデータのシンボルを形成する。この場合のビットレートは５．５Ｍｂｉｔ／秒であり、そしてシンボルレートは１．３７５Ｍｂｉｔ／秒（５．５／４＝１．３７５）の侭である。
【００２０】
一つの変形ウォルシュシーケンスに対するＳＩＰＯ出力ポイントのマグニチュードパートを、比較のためのベーシックウォルシュシーケンスと共に下記の表中に示す。
【００２１】
【表１】
0004203551.tif 000002
【００２２】
クロックイネーブル論理回路５４からのＳｅｌウォルシュＡおよびＳｅｌウォルシュＢｂｉｔは選択されたウォルシュシーケンスをその出力に多重化し、そしてここにおいてＬＳＢが最初に出力される。Ａ符号およびＢ符号ｂｉｔはそれぞれの変形ウォルシュゼネレータ５３ａ、５３ｂにバイパスされ、そしてそれらはそのシーケンスに関し論理和演算される。加えて、変形ウォルシュコードは、固定１６進コードをベーシックまたは標準ウォルシュコードに対し二度付加するモジュールによって生成させることが出来、それによって平均ＤＣ信号成分を減少させ、また総体的性能を高める。ヘッダＣＲＣの最後のシンボルについてのDiff符号器の出力は高率データに関する基準である。ヘッダは常にＢＰＳＫであればよい。この基準はその出力に先立ってＩおよびＱ信号に論理和演算される。このことが、以下で詳細に説明するように、高率データを復調すること無く復調器６０をして位相あいまい性を補償せしめるものである。データフリップフロップ５５ａ、５５ｂはマルチプレクサに接続されている。しかし、他の実施態様でこのフリップフロップは当業者には容易に理解されるように、更に下流に位置していてもよい。出力チップレートは１１Ｍチップ／秒である。ＢＰＳＫ関し、同一のチップシーケンスがマルチプレクサ５７を介して各ＩおよびＱレールに出力される。出力マルチプレクサ５８は適切なデータ率およびフォーマットについての選択を提供する。
【００２３】
図３を付加的に参照すると、インターフェース８０に関するタイミングおよび信号フォーマットが非常に詳細に説明されている。左側部分を参照すれば、Syncは全て1's であり、そしてSFD はPLCPプリアンブル９０のためのFAOhである。今、PLCPヘッダ９１に関して、SIGNALは：ＯＡｈ １Ｍｂｉｔ／秒ＢＰＳＫ１４ｈ ２Ｍｂｉｔ／秒ＱＰＳＫ３７ｈ ５．５Ｍｂｉｔ／秒ＢＰＳＫおよび６Ｅｈ １１Ｍｂｉｔ／秒ＱＰＳＫである。
【００２４】
SERVICE はＯＯｈであり、LENGTHはＸＸＸＸｈであり、ここにおいて長さ（length）はμｓであり、そしてＣＲＣはSIGNAL、SERVICE およびLENGTHに基づいて計算されたＸＸＸＸｈである。MPDUはオクテットの数（バイト）に関して可変である。PLCPプリアンブルおよびPLCPヘッダは１Ｍｂｉｔ／秒において常に１１チップバーカー（barker）によってDiff符号化され、スクランブルされ、そして拡散される。SYNCおよびSFD は内部的に生成される。SIGNAL、SERVICE およびLENGTHフィールドはコントロールポートを経由してインターフェース８０により提供される。SIGNALは２種類のコントロールビットによって示され、次いで説明したようにフォーマットされる。インターフェース８０はLENGTHをμｓにおいて提供する。PLCPヘッダにおけるCRC はSIGNAL、SERVICE およびLENGTHフィールドに対し実施される。
【００２５】
MPDUはインターフェース８０によってシリアルに提供され、そしてこれはノーマルオペレーションのためにスクランブルされた可変データである。MPDUの第一シンボルのための基準位相はDiff符号化に関するヘッダの最終シンボルの出力位相である。スクランブラ５１へのヘッダの最終シンボルにはMPDUの第一ビットが続かねばならない。可変データは、ヘッダ部とは異なったフォーマットにおいて変調および復調すればよく、それによってデータ率を増加させ、そして一方では図３のスイッチオーバー（切り替え）・ポイントにより示したように、オンザフライにスイッチオーバー（切り替え）が起こる。
【００２６】
図４に移ると、高データ率変調器５０のタイミングを理解することが出来る。図示されたタイミングに関して、TX＿RDY から第一高レート出力チップ（Hi Rate Output Chip ）への遅延は十１１ＭＨｚクロックピリオドまたは９０９．１ｎｓに等しいか、またはその近似値である。
【００２７】
図５は高データ率復調器６０を示している。高レート回路は信号フィールドが５．５または１１Ｍｂｉｔ／秒作動を示した後にアクティブ状態とされる。或る時点で、スタート位相はキャリヤNCO ６１中で混雑状態となり、そしてスタート周波数のオフセットがキャリヤループフィルター６２中で混雑状態となる。信号はC/S ROM ６３および複合マルチプレクサ６４によってトランスレーションされ、かつウォルシュ相関器６５に渡された周波数である。相関器６５の出力は図示のようにシンボル判定回路６６を駆動する。シンボル判定回路６６の出力は、ヘッダの最終シンボルに基づいて符号修正回路６８を通過した後にパラレル−イン／シリアル−アウトＳＩＰＯブロック６７によりＰＳＫ復調器およびスクランブラ回路７０のデスクランブラ部に対してシリアルにシフトされる。スイッチオーバーのタイミングは修正時に望ましくはシンボルの判定を容易に行わせるものとする。
【００２８】
信号は、複合マルチプレクサ６４、キャリヤNCO ６１およびキャリヤループフィルタ６２を経由してトラックされた位相および周波数である。複合マルチプレクサ６４の出力もまた、キャリヤフェーズエラー検出器７６に供給される。チップフェーズエラー検出器７２に向う判定は図示されたタイミング・ループフィルタ７５に供給され、これは順次クロックイネーブルロジック７７に接続される。チップフェーズエラー検出器７２からの判定は、SNR が高いので、チップトラッキングに関するアーリイ−レイト相関性（early-late correlations ）の代わりに用いられる。このことが高レート作動に必要とされる付加的な回路を大幅に減少させる。クロックコントロール７４に対する４４ＭＨｚマスタークロック入力が±１／８チップ・ステップを伴うトラッキング高レート・モードチップを許容する。４４ＭＨｚにおいて実施するために、ステッパー（stepper ）のみが必要とされる一方、残りの殆どの回路は１１ＭＨｚにおいて実施される。この回路はロングヘッダおよびsyncによって作動することのみを要する。
【００２９】
図６を参照して、一対のウォルシュ相関器６５ａ、６５ｂを更に説明する。チップトラッキングループからのI ＿END およびQ ＿END 入力は１１ＭＨｚで入力される。変形ウォルシュゼネレータ８１は８種類のウォルシュコード（W0乃至W7）をシリアルに１６基の並列相関器（I ＿END について８基、そしてQ ＿END について８基）に対し生成する。これら１６基の相関器は１．３７５ＭＨｚのレートで利用可能である。ウォルシュコード（W0乃至W7）は高データ率変調器に関して上掲の表中に載せたものと同一である。１１Ｍｂｉｔ／秒モードに関して、IW0 乃至IW7 の最大マグニチュードはピック最大マグニチュード回路（Pick Largest Magnitude circuit）８１ａにより選択されて、Isymを形成する。Isymはサイン−マグニチュードにおいてフォーマットされる。このマグニチュードは最大相関性の変形ウォルシュインデックス（０乃至７）であり、またサインはウィニング相関性（winning Correlation ）についての入力のサインビットである。Ｑチャネルは同じ方法で並列に処理される。５．５Ｍｂｉｔ／秒モードについて、IW0 乃至IW7 の最大マグニチュードが選択されてIsymが形成される。この場合、Isymのみが出力される。AccEn が相関器のタイミングを制御し、そしてこれはタイミングおよび制御回路によって供給される。
【００３０】
図７を参照して、キャリヤトラッキングループ９０を説明する。この記載された実施態様において、ビットの数は評価目的に関して最悪のケースである。Ａ／Ｄ変換に関しては３ビットが用いられているが、当業者には容易に理解されるように、他の実施態様においては一層高い数が望まれる。フェーズBIAS回路９１はコンステレーション回転（constellation rotation）、すなわちＢＰＳＫまたはＱＰＳＫを補償する。FSCALEはＮＣＯクロック周波数を補償する。PHASE SCALEは第一および第二ループの時間差に関する周波数オフセットに起因する位相偏移を補償する。リード＆ラグ・シフター（Lead and Lag Shifters ）９２、９３は２次キャリヤトラッキング・ループフィルタ６２のためのループ乗算器を形成する。
【００３１】
図８を参照して、チップトラッキングループ１１０を更に説明する。チップ・アドバンス／リタード（Chip Advance/Retard ）１１１を除き、全ての回路は２２ＭＨｚのクロック信号を使用する。チップ・アドバンス／リタード回路１１１は従来技術によるＰＲＩＳＭ１回路の既存クロックと統合することによって作成することが出来る。ＰＲＩＳＭ１は±１／４チップにステップ・インする。ＰＲＩＳＭ１のタイミングを変更して、この回路を高データ率作動に切り換えることが出来る。Ａ／Ｄクロックは位相偏移を伴わずに切り換わる。I ＿ROT およびQ＿ROT は２２ＭＨｚにおいて複合乗算器６４を形成する。それらは図示されたレジスタ１１２によりサンプリングされて、１１ＭＨｚにおいてI ＿End およびQ＿End を生成し、それらは相関器６５（図６）に転送される。代替サンプルI ＿Mid およびQ ＿Mid はチップフェーズエラーを測定するために用いられる。ＱＰＳＫに関して、エラーは両レールから発生するのに対し、ＢＰＳＫについてエラーはI レールからのみ発生する。ＱＰＳＫ En はＢＰＳＫ作動に関するＱレールフェーズエラーを不可能とする。
【００３２】
アキュムレータのサインはチップのタイミングを１／８だけ進めるか、遅らせるために用いられる。この回路は適切な時点で、HI＿START 信号を介してＰＲＩＳＭ１によって可能とされねばならない。これらのエラーは合計され、そして３２個のシンボル（２５６チップ）に蓄積される。それらのチップトラックAcc 信号は次の測定のためにアキュムレータをダンプする。Mid サンプルをブラケットする（bracketing）End Signビットが異なると、チップフェーズエラーが発生する。これはトランジション検出器を用いることによって成就される。チップフェーズエラーのサインはMid サンプルの後のEnd サンプルのサインによって決定される。もしEnd サインが０であれば、＋１だけ、あるいはEnd サインが１であれば、−１だけ乗算するために乗算器１１４が示されている。もし、End サインビットが同一であれば、そのレールについてのフェーズエラーは０である。AND 機能はトランジションによってのみ可能とされる。
【００３３】
スペクトラム拡散無線トランシーバは高データ率ベースバンド・プロセッサおよび相互接続された無線回路を包含している。このベースバンド・プロセッサは、無線回路を経由する送信用の情報をスペクトラム拡散移相キーイング（ＰＳＫ）変調するための変調器を含む。この変調器は、受信した信号を少なくとも１基のアナログディジタル変換器を介して復調器にＡＣ結合したとき、平均ＤＣ信号成分を実質的に減少させて総体的なシステム性能を高めるための変形ウォルシュコードにより情報を符号化するための少なくとも１基の変形ウォルシュコード関数符号器を包含する。この復調器は、無線回路から受信した情報をスペクトラム拡散ＰＳＫ復調するためのものである。変調器および復調器は、第一データ率におけるバイフェーズＰＳＫ（ＢＰＳＫ）モードおよび第二のデータ率における直角ＰＳＫ（ＱＰＳＫ）モードの一方においてそれぞれ作動可能である。
【図面の簡単な説明】
【図１】トランシーバの概略回路図である。
【図２】高データ率ベースバンド・プロセッサの変調器部分を示す概略回路図である。
【図３】本発明により生成された信号を示すタイミング図である。
【図４】本発明により生成された付加信号を示すタイミング図である。
【図５】高データ率ベースバンド・プロセッサの復調器部分を示す概略回路図である。
【図６】高データ率ベースバンド・プロセッサの復調器の相関器部分を示す概略回路図である。
【図７】高データ率ベースバンド・プロセッサの復調器の付加部分を示す概略回路図である。
【図８】高データ率ベースバンド・プロセッサの復調器の別の部分を示す概略回路図である。
【符号の説明】
３０ ワイヤレストランシーバ
３１ 選択可能アンテナ
３２ ＴＸ／ＲＸスイッチ
３３ アップ／ダウン変換器
３４ 二重周波シンセサイザー
３５ 直角ＩＦ変調器／復調器
３６ フィルタ
３７ 電圧制御発振器
３８ 低雑音増幅器
４０ ベースバンド・プロセッサ
４１ 実装デュアル３ビットＡ／Ｄ変換器
４２ 実装６ビットＡ／Ｄ変換器
４４ ＣＣＡ回路ブロック
５０ 高データ率変調器
６０ 復調器
８０ インターフェース
【図１】
0004203551.tif 000003
【図２】
0004203551.tif 000004
【図３】
0004203551.tif 000005
【図４】
0004203551.tif 000006
【図５】
0004203551.tif 000007
【図６】
0004203551.tif 000008
【図７】
0004203551.tif 000009
【図８】
0004203551.tif 000010