(57)【特許請求の範囲】
【請求項１】
基体上に非晶質シリコン膜を形成し、
前記非晶質シリコン膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にチャネル形成領域の２倍以上の長さの導電膜を形成し、
前記導電膜をマスクとして前記非晶質シリコン膜の上方から１回目のレーザー光照射を行い前記導電膜にマスクされていない領域の前記非晶質シリコン膜を選択的に結晶化して第１の結晶質シリコン領域を形成し、
前記非晶質シリコン膜の下方から２回目のレーザー光照射を行い前記非晶質シリコン膜を結晶化して前記第１の結晶質シリコン領域からラテラル成長した第２の結晶質シリコン領域を形成し、
前記導電膜をパターニングすることによって、前記第２の結晶質シリコン領域に前記チャネル形成領域を前記ラテラル成長の方向とキャリアの移動方向が同じになるように形成することを特徴とする薄膜トランジスタの作製方法。
【請求項２】
請求項１において、
前記チャネル形成領域の長さは、３μｍ以下であることを特徴とする薄膜トランジスタの作製方法。
【請求項３】
請求項１または請求項２において、
前記導電膜は、熱伝導率が２．０Ｗ／Ｋｃｍ以下であることを特徴とする薄膜トランジスタの作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタの作製方法に関するものであり、当該薄膜トランジスタを使用しうる全ての技術分野に属する。即ち、ＬＣＤ（液晶ディスプレイ）、ＥＬＤ（エレクトロルミネッセンスディスプレイ）もしくはＦＥＤ（フィールドエミッションディスプレイ）等に代表されるディスプレイに係る技術分野又はＣＭＯＳセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。
【０００２】
【従来の技術】
薄膜トランジスタは、半導体からなる活性層中を移動するキャリア（電子または正孔）を制御することによりスイッチング動作を行う半導体素子であり、その半導体としてシリコン膜が一般的に用いられている。特に、近年においては、安価なガラス基板上に多結晶シリコン膜（ポリシリコン膜ともいう。）を形成して薄膜トランジスタの活性層とする開発が進み、注目されている。ガラス基板上に多結晶シリコン膜を作製する場合、ガラス基板の耐熱性による制限があるため、如何に低温で結晶性の高い多結晶シリコン膜を得るかが薄膜トランジスタの特性向上の鍵を握っている。
【０００３】
このような状況において、ガラス基板上に低温で多結晶シリコン膜を形成する技術として、レーザー光の照射による結晶化技術が開発されている。レーザー光の照射による結晶化（以下、レーザー結晶化という。）は、非晶質シリコン膜にレーザー光のエネルギーを吸収させることにより膜のみを瞬間的に溶融させ、再結晶化させる技術であり、極めて短時間のうちに処理が終了することから、基板に熱の影響を与えることがなく、ガラス基板上に容易に多結晶シリコン膜を形成することが可能である。
【０００４】
最近では、連続発振のレーザー光を用いて非常に結晶性の高い多結晶シリコン膜を得る技術が発表されている（Ultra-high Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization;A.Hara, F.Takeuchi, M.Takei, K.Yoshino, K.Suga and N.Sasaki, AMLCD'01 Tech.Dig.,2001,pp.227-230）。この技術は、非晶質シリコン膜上において連続発振のレーザー光を走査し、半導体の固液界面を移動させることで膜中に温度差を形成し、その温度差を利用してシリコン膜を結晶化する技術である。しかしながら、走査速度が遅いと膜自体が突沸して消失してしまい、走査速度が速いと固液界面の移動速度を超えてしまい結晶化が不十分となるといった点でプロセスマージンが狭いという問題を有している。
【０００５】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、より簡易な方法でシリコン膜中に温度差を形成し、その温度差を利用して結晶性の高いシリコン膜を形成すると共に、半導体膜を活性層とするスイッチング特性の良い薄膜トランジスタを作製する技術を提供することを課題とする。さらに、本発明を実施した薄膜トランジスタを集積化した動作性能の高い半導体装置を作製する技術を提供することを課題とする。
【０００６】
また、上記簡易な方法で半導体膜中に温度差を形成するために、ゲート電極を利用したレーザー結晶化技術を提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の薄膜トランジスタの作製方法は、非晶質シリコン膜と結晶質シリコン膜のレーザー光の吸収率の違いを利用し、非晶質シリコン膜中に選択的に結晶質シリコン膜を形成するにあたって、該非晶質シリコン膜の一部の上に設けられた金属膜（好ましくはゲート電極）をマスクとして用いることを特徴としている。具体的には、非晶質シリコン膜上に金属膜で形成されたマスクを設け、そのマスクの上方、即ち非晶質シリコン膜の上方からレーザー光を照射（１回目のレーザー光照射）して非晶質シリコン膜の一部を結晶化し、次いでマスクを除去した後又は前記非晶質シリコン膜の下方から再びレーザー光を照射（２回目のレーザー光照射）して先の工程で結晶化させた部分を核にして残りの非晶質部分（前記非晶質シリコン膜の一部）をラテラル成長（横成長ともいう。）させることを特徴とする。
【０００８】
前掲のように非晶質シリコン膜と結晶質シリコン膜のレーザー光の吸収率の違いを利用するにあたって、２回目の照射に用いるレーザー光の光源としては、波長４００〜６００ｎｍ（好ましくは４５０〜５５０ｎｍ）の光を発振しうるレーザー、典型的には固体レーザー（代表的にはＮｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯ4レーザー等の第２高調波やアルゴンレーザー等を用いることが好ましい。特に固体レーザーの第２高調波を用いた場合、非晶質部分を優先的に溶融させることが可能であり、その結果、非晶質部分と結晶質部分の間に簡易に温度差を形成することができる。これは、図５に示すように、吸収係数の波長依存性が非晶質シリコン膜と結晶質シリコン膜とで異なる様相を呈するからである。即ち、図５からは波長４００〜６００ｎｍの領域において、明らかに結晶質シリコン（poly-Siと表記）の方が非晶質シリコン（a-Siと表記）に比べて吸収係数（αと表記）が小さい。なお、この傾向はシリコンゲルマニウム（ＳｉＧｅ）膜でも同様であるため、本発明は半導体膜としてシリコンゲルマニウム膜を用いても同様の効果が得られる。
【０００９】
また、本発明は、特に金属膜として熱伝導率の低い金属、具体的には熱伝導率が２．０Ｗ／Ｋｃｍ以下、好ましくは１．０Ｗ／Ｋｃｍ以下の金属膜を用いることが望ましい。かくすると、マスクエッジ部における放熱を最小限に抑えられるため、エッジ部直下の結晶性を損なわずに済む。例えば、図６に示すのは、マスクとしてアルミニウム膜を用いた場合、チタン膜を用いた場合、そしてマスクを用いなかった場合の３通りのパターンをシミュレーションで調べた測定結果である。シミュレーションは、熱伝導方程式をトランジェントに解くことにより温度分布の時間変化を調べた。レーザーは、パルス幅２０ｎｓ、エネルギー密度１００ＭＪ／ｃｍ2のエネルギーを注入するとして計算した。また、アルミニウム膜及びチタン膜の熱伝導率は、それぞれ２．３８Ｗ／Ｋｃｍ、０．２２Ｗ／Ｋｃｍとした。
【００１０】
その結果、レーザー照射後２０秒の状態において、レーザー照射領域とメタルマスク領域の境界付近におけるアルミニウム膜を用いた場合の曲線のみ緩やかに変化していることが判明した。即ち、アルミニウム膜の熱伝導性が高いため、マスクエッジ部における熱拡散が進んで温度分布が緩やかになっているのである。温度分布が緩やかになるということは、結晶粒が小さくなり、結晶性が劣ることを意味している。一方、メタルマスクとしてチタン膜を用いた場合、マスクを設けなかった場合とほぼ同じ温度分布を示しており、熱拡散によらず温度分布の急峻性を確保できることが判った。
【００１１】
なお、熱伝導率が２．０Ｗ／Ｋｃｍ以下の金属膜としては、典型的にはチタン（Ｔｉ）、タンタル（Ｔａ）もしくはこれらの窒化物からなる金属（具体的には、窒化チタン（ＴｉＮ）もしくは窒化タンタル（ＴａＮ））、またはクロム（Ｃｒ）もしくは白金（Ｐｔ）からなる金属膜、またはタングステン（Ｗ）、モリブデン（Ｍｏ）もしくはタングステン−モリブデン合金（Ｗ−Ｍｏ）からなる金属膜を用いることができる。特に、熱伝導率が約０．１０Ｗ／Ｋｃｍの窒化タンタル膜、約０．２２Ｗ／Ｋｃｍのチタン膜もしくは約０．２８Ｗ／Ｋｃｍの窒化チタン膜が望ましい。
【００１２】
以上のように、本発明を実施すると簡易な手段で結晶性の高い結晶質シリコン膜の形成が可能となり、薄膜トランジスタの少なくともチャネル形成領域として当該結晶質シリコン膜を用いれば、電界効果移動度（モビリティ）の向上及びＳ値（サブスレッショルド係数）の改善が達成される。また、モビリティやＳ値といった電気特性の向上した薄膜トランジスタを素子として用いた集積回路を搭載する半導体装置は、全体として動作速度の向上や駆動能力の向上といった動作性能の向上が達成される。
【００１３】
【発明の実施の形態】
〔実施の形態１〕
本実施の形態は、本発明を用いて薄膜トランジスタを作製した例である。具体的な説明は、図１を用いて行う。
【００１４】
図１（Ａ）において、１０１は薄膜トランジスタを作製する基体、１０２は下地膜、１０３は非晶質シリコン膜である。基体１０１としては、公知の如何なる基体を用いても良いが、本発明は特に基体１０１としてガラス基板、プラスチック基板（プラスチックフィルムを含む。）を用いる際に有用である。下地膜１０２は、基体１０１からの可動イオンの拡散防止、非晶質シリコン膜１０３の密着性向上等を目的としたものであり、公知の酸化シリコン膜や窒化シリコン膜を用いれば良い。非晶質シリコン膜１０３としては、非晶質シリコン膜もしくは非晶質シリコンゲルマニウム膜その他のシリコンを主成分とする非晶質シリコン膜を用いることができる。
【００１５】
次に、図１（Ｂ）において、１０４はストッパ膜、１０５はマスクである。ストッパ膜１０４は、後にマスク１０５を除去する際、下の半導体膜がエッチングされないようにするエッチングストッパとしての機能とマスク１０５の密着性を向上させる効果を兼ねている。具体的には、酸化シリコン膜、酸化窒化シリコン膜（ＳｉＯＮで示される。）もしくは酸化アルミニウム膜を用いることができる。勿論、ストッパ膜１０４は、後に照射されるレーザー光を透過する膜でなければならない。マスク１０５は、前掲の熱伝導率の低い金属膜を用いれば良い。なお、マスク１０５としては、レーザー光に対する遮蔽効果さえあれば目的は達成されるため、熱伝導率の高い金属膜であっても本発明に適用できることは言うまでもない。
【００１６】
次に、図１（Ｃ）において、１０６ａ、１０６ｂは、１回目のレーザー光の照射により結晶化された第１の結晶質シリコン領域、１０７は非晶質シリコン領域である。レーザー光は、マスク１０５によって反射もしくは吸収されるため、その直下には非晶質シリコン領域１０７が残存し、レーザー光の照射された領域のみが第１の結晶質シリコン領域１０６ａ、１０６ｂとなる。即ち、マスク１０５のエッジ部の直下に境界を形成するように、第１の結晶質シリコン領域１０６ａ、１０６ｂと非晶質シリコン領域１０７が接する。なお、レーザー光としては、公知の如何なるレーザーから発振された光を用いても良い。また、レーザー照射条件に特に制限はなく、実施者が適宜決定すれば良い。
【００１７】
次に、図１（Ｄ）において、１０８は、２回目のレーザー光の照射により結晶化された第２の結晶質シリコン領域である。図１（Ｄ）においては、マスク１０５を除去した後にレーザー光の照射が行われる。このレーザー光の照射により結晶質シリコン領域１０６ａ、１０６ｂを核として非晶質シリコン領域１０７のラテラル成長が行われ、非常に結晶性の高い第２の結晶質シリコン領域１０８が得られる。なお、ここで用いるレーザーとしては、固体レーザー（代表的にはＮｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯ4レーザー等）の第２高調波が望ましい。特に、連続発振の固体レーザーを光源に用い、その半導体膜上における照射領域が、該半導体膜が消失せず、かつ、結晶化が可能な範囲の走査速度（２０〜６０ｃｍ／秒）で移動するような条件を選択すると良い。
【００１８】
図１（Ａ）〜（Ｄ）に示した工程を経た後、公知の作製方法に従って薄膜トランジスタを作製すれば良い。勿論、少なくともチャネル形成領域は、前掲の第２の結晶質シリコン領域を用いることが重要である。以上のように、本発明を実施することにより簡易な手段で結晶性の高い結晶質シリコン領域の形成が可能となり、その結晶質シリコン領域をチャネル形成領域に用いることで電界効果移動度の向上及びＳ値の改善された薄膜トランジスタが得られる。
【００１９】
〔実施の形態２〕
本実施の形態は、実施の形態１において、ストッパ膜１０４及びマスク１０５をそのまま薄膜トランジスタのゲート絶縁膜及びゲート電極として利用する例であり、２回目のレーザー光の照射方向を異なるものとしたことを特徴とする。具体的な説明は、図２を用いて行うものとし、必要に応じて図１と同一の符号を用いる。また、本実施の形態は、実施の形態１における工程順序の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態１を組み合わせて考えれば良い。
【００２０】
まず、実施の形態１と同様に、基体１０１、下地膜１０２及び非晶質シリコン膜１０３を形成した後（図２（Ａ））、ゲート絶縁膜２０１として５０〜１５０ｎｍの厚さの酸化シリコン膜を形成する。ゲート絶縁膜２０１の材料は、公知の材料を用いれば良く、膜厚等の条件は実施者が適宜設定すれば良い。さらに、ゲート絶縁膜２０１の上にはゲート電極（マスクとして機能する。）２０２を形成する。ゲート電極２０２の材料は、実施の形態１と同様で良い（図２（Ｂ））。
【００２１】
次に、実施の形態１と同様に、１回目のレーザー光の照射を行い、第１の結晶質シリコン領域１０６ａ、１０６ｂ及び非晶質シリコン領域１０７を画定する（図２（Ｃ））。そして、ゲート電極２０２を残したまま基体１０１側から半導体膜の裏面に対して２回目のレーザー光の照射を行い、第２の結晶質シリコン領域２０３を形成する（図２（Ｄ））。このとき、基体１０１としては、２回目に照射されるレーザー光を透過する材料用いなければならない。２回目のレーザー光の光源としてＮｄ：ＹＡＧレーザーやＮｄ：ＹＶＯ4レーザーを用いる場合、一般的なガラス基板であれば問題なく透過する。
【００２２】
そして、図２（Ａ）〜（Ｄ）に示した工程を経た後、実施の形態１と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。本実施の形態によれば、薄膜トランジスタの電界効果移動度の向上及びＳ値の改善を達成できる上、さらに実施の形態１に比べてマスクを除去する工程が削減されるため、薄膜トランジスタの作製過程における生産性の向上を図ることができる。
【００２３】
〔実施の形態３〕
本実施の形態は、実施の形態２と同様に、ストッパ膜及びマスクをそのまま薄膜トランジスタのゲート絶縁膜及びゲート電極として利用する例であるが、実施の形態２がトップゲート型薄膜トランジスタ（具体的にはプレーナ型薄膜トランジスタ）に適用したのに対し、本実施の形態は、ボトムゲート型薄膜トランジスタ（具体的には逆スタガ型薄膜トランジスタ）に適用した例である。具体的な説明は、図３を用いて行う。また、本実施の形態は、実施の形態１における工程順序及びトランジスタ構造の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態１を組み合わせて考えれば良い。
【００２４】
まず、基体３０１の上にゲート電極３０２を形成する。ゲート電極３０２の材料は、実施の形態１で述べた材料を用いれば良い。ゲート電極３０２の上にはゲート絶縁膜３０３及び非晶質シリコン膜３０４を形成する。ゲート絶縁膜３０３は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜もしくはこれらの積層膜を用いれば良く、特に基体３０１及びゲート電極３０２に接する第１層目は、窒化珪素膜を用いることが好ましい。これは、窒化珪素膜により基体３０１から可動イオン等が拡散することを防ぐ効果を期待できるからである。非晶質シリコン膜３０４は、公知の技術で成膜すれば良いが、ゲート絶縁膜３０３を大気解放することなく同一装置内で連続的に形成してしまうことが望ましい。なお、基体３０１、ゲート絶縁膜３０３及び非晶質シリコン膜３０４は特にここで示した材料に限定する必要はない（図３（Ａ））。
【００２５】
次に、基体３０１側から非晶質シリコン膜３０４の裏面に対して１回目のレーザー光の照射を行う。その際、ゲート電極３０２がマスクとして機能するため、第１の結晶質シリコン領域３０５ａ、３０５ｂ及び非晶質シリコン領域３０６が画定する（図３（Ｂ））。
【００２６】
次に、第１の結晶性シリコン領域３０５ａ、３０５ｂ及び非晶質シリコン領域３０６の上方から２回目のレーザー光の照射を行い、第２の結晶質シリコン領域３０７を形成する。このとき、２回目のレーザー光の光源としてＮｄ：ＹＡＧレーザーやＮｄ：ＹＶＯ4レーザーの第２高調波を用いることが好ましい。また、この２回目のレーザー光の照射は、第１の結晶性シリコン領域３０５ａ、３０５ｂ及び非晶質シリコン領域３０６の上に酸化シリコン膜等の保護膜を設けた後に行っても良い（図３（Ｃ））。
【００２７】
そして、図３（Ａ）〜（Ｃ）に示した工程を経た後、実施の形態１と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。本実施の形態によれば、薄膜トランジスタの電界効果移動度の向上及びＳ値の改善を達成できる上、さらに実施の形態１に比べてマスクを除去する工程が削減されるため、薄膜トランジスタの作製過程における生産性の向上を図ることができる。さらに、２回目のレーザー光の照射を半導体膜に直接行うことができるため、レーザー光のエネルギー密度の制御が容易となり、プロセスマージンが向上するという利点もある。
【００２８】
〔実施の形態４〕
実施の形態１〜３によれば、二つの第１の結晶性シリコン領域を核としたラテラル成長により第２の結晶性シリコン領域が形成されるため、互いにラテラル成長してきた二つの結晶性シリコン領域は、ゲート電極の直下もしくは直上に結晶粒界（ここではラテラル成長した結晶粒のぶつかり合った境界を指す。）を生じる。この結晶粒界は、キャリアの移動方向に対して垂直に１本だけ形成されるものであり、薄膜トランジスタの電気特性に悪影響を与えるようなものではないが、多少はキャリアを捕獲してしまう可能性を否定できない。
【００２９】
そこで、本実施の形態では、実施の形態２において、ゲート電極のパターニングを２回に分けることによりチャネル形成領域中に結晶粒界が形成されない構成とした例を示す。具体的な説明は、図４を用いて行うものとし、必要に応じて図１及び図２と同一の符号を用いる。また、本実施の形態は、実施の形態２におけるゲート電極の構造の変形に係る発明であるから、薄膜の構成材料やレーザー照射条件等については、実施の形態１及び２を組み合わせて考えれば良い。
【００３０】
まず実施の形態１の手順に従って、図４（Ａ）の状態を形成したら、ゲート絶縁膜２０１及び後にゲート電極を構成する導電膜４０１を形成する。導電膜４０１の材料については、実施の形態１を参照すればよ良い。導電膜４０１の紙面に向かって横方向の長さは、少なくともチャネル形成領域の２倍以上の長さであることが好ましい。２倍以上であれば、最終的にチャネル形成領域内に結晶粒界を形成しないで済む。
【００３１】
次に、１回目のレーザー光の照射を行い、第１の結晶性シリコン領域４０２及び非晶質シリコン領域４０３を画定し（図４（Ｃ））、さらに第１の結晶性シリコン領域４０２及び非晶質シリコン領域４０３の裏面側から２回目のレーザー光の照射を行い、第２の結晶性シリコン領域４０４を形成する（図４（Ｄ））。このとき、ラテラル成長の距離にも限界があるため、本実施の形態は、チャネル形成領域の長さ（キャリアの移動方向における長さ）が３μｍ以下（好ましくは２μｍ以下）の薄膜トランジスタの作製において有効な技術と言える。
【００３２】
次に、導電膜４０１を再度パターニングしてゲート電極４０５を形成する（図４（Ｅ））。そして、図４（Ａ）〜（Ｅ）に示した工程を経た後、実施の形態１と同様に、公知の作製方法に従って薄膜トランジスタを作製すれば良い。本実施の形態によれば、チャネル形成領域に結晶粒界を形成せずに済むため、実施の形態１及び２の効果に加え、電界効果移動度のさらなる向上を期待できる。
【００３３】
【実施例】
〔実施例１〕
本実施例では、実施の形態１に示した作製工程に従って第２の結晶性シリコン領域を形成した後、薄膜トランジスタを完成するまでの工程について図７を用いて説明する。なお、本実施例に示す作製工程は、公知の薄膜トランジスタの作製工程であり、本発明の適用を限定するものではない。また、薄膜トランジスタを構成する薄膜材料等は、公知のあらゆる材料を用いることができる。
【００３４】
まず、実施の形態１及び図１に示した工程に従って、図１（Ｄ）の状態を得たら、ゲート絶縁膜７０１として酸化シリコン膜を１５０ｎｍの厚さに形成し、さらにタングステンとモリブデンの合金からなるゲート電極７０２を２５０ｎｍの厚さに形成する（図７（Ａ））。
【００３５】
次に、フォトレジスト（図示せず）またはゲート電極７０２をマスクとして用いたイオン注入もしくはイオンドーピングによりソース領域７０３、ドレイン領域７０４、チャネル形成領域７０５及びＬＤＤ（ライトドープトドレイン）領域７０６ａ、７０６ｂを形成する。勿論、これら不純物領域の形成にあたっては、リンもしくはヒ素またはボロンを添加した後、加熱処理を行って活性化すれば良い。さらに、第１保護膜７０７として窒化シリコン膜を設け、加熱処理を行ってシリコン領域の水素化処理を行う（図７（Ｂ））。
【００３６】
次に、第１保護膜７０７上に層間絶縁膜７０８として酸化シリコン膜を９０ｎｍの厚さに形成し、層間絶縁膜７０８にコンタクトホールを形成した後、窒化チタン膜、アルミニウム合金膜及びチタン膜の積層からなるソース電極７０９及びドレイン電極７１０を形成する。膜厚は、４０ｎｍとすれば良い。これらソース電極７０９及びドレイン電極７１０を覆って第２保護膜７１１として窒化シリコン膜を２０ｎｍの厚さに設けて図７（Ｃ）に示す薄膜トランジスタが完成する。
【００３７】
以上のように形成した薄膜トランジスタは、結晶性の高い結晶質シリコン領域をチャネル形成領域として有するため、電界効果移動度が向上し、Ｓ値が改善するという優れた効果を有するものとなる。
【００３８】
なお、実施の形態２により第２の結晶性シリコン領域を形成した場合は、ゲート電極２０２をそのまま活用することができるため、本実施例に示した図７（Ｂ）以降の工程に従えば良い。また、実施の形態４により第２の結晶性シリコン領域を形成した場合は、本実施例の図７（Ａ）以降の工程に従えば良い。
【００３９】
〔実施例２〕
本実施例では、実施の形態３に示した作製工程に従って第２の結晶性シリコン領域を形成した後、薄膜トランジスタを完成するまでの工程について図８を用いて説明する。なお、本実施例に示す作製工程は、デュアルゲート構造（上下二つのゲート電極でチャネル形成領域を挟んだ構造）の薄膜トランジスタの作製工程を示す一例であり、本発明の適用を限定するものではない。また、薄膜トランジスタを構成する薄膜材料等は、公知のあらゆる材料を用いることができる。
【００４０】
まず、実施の形態３及び図３に示した工程に従って、図３（Ｃ）の状態を得たら、ゲート絶縁膜８０１として酸化シリコン膜を１５０ｎｍの厚さに形成し、さらにタングステンとモリブデンの合金からなる第２ゲート電極８０２を２５０ｎｍの厚さに形成する（図８（Ａ））。
【００４１】
次に、フォトレジスト（図示せず）または第２ゲート電極８０２をマスクとして用いたイオン注入もしくはイオンドーピングによりソース領域８０３、ドレイン領域８０４、チャネル形成領域８０５及びＬＤＤ（ライトドープトドレイン）領域８０６ａ、８０６ｂを形成する。勿論、これら不純物領域の形成にあたっては、リンもしくはヒ素またはボロンを添加した後、加熱処理を行って活性化すれば良い。さらに、第１保護膜８０７として窒化シリコン膜を設け、加熱処理を行ってシリコン領域の水素化処理を行う（図８（Ｂ））。
【００４２】
次に、第１保護膜８０７上に層間絶縁膜８０８として酸化シリコン膜を９０ｎｍの厚さに形成し、層間絶縁膜８０８にコンタクトホールを形成した後、窒化チタン膜、アルミニウム合金膜及びチタン膜の積層からなるソース電極８０９及びドレイン電極８１０を形成する。膜厚は、４０ｎｍとすれば良い。これらソース電極８０９及びドレイン電極８１０を覆って第２保護膜８１１として窒化シリコン膜を２０ｎｍの厚さに設けて図８（Ｃ）に示すデュアルゲート構造の薄膜トランジスタが完成する。
【００４３】
以上のように形成したデュアルゲート構造の薄膜トランジスタは、第１ゲート電極３０２、第１ゲート絶縁膜３０３、チャネル形成領域８０５、第２ゲート絶縁膜８０１及び第２ゲート電極８０２を有するため、構造的にも電界効果移動度の向上が望めるが、本実施例においては、さらに当該チャネル形成領域として結晶性の高い結晶質シリコン領域を有するため、さらなるオン電流の増加及びＳ値の改善が図れる。
【００４４】
なお、本実施例では、チャネル形成領域を挟んで上下にゲート電極を設けたデュアルゲート構造とした例を示したが、第２ゲート電極８０２を設けなければ、公知のボトムゲート構造の薄膜トランジスタ（具体的には、逆スタガ型薄膜トランジスタ）を作製可能であることは言うまでもない。
【００４５】
〔実施例３〕
本実施例では、本発明を実施して得た半導体装置の一例として、ＥＬ素子を含む発光装置を作製した例について説明する。図９はアクティブマトリクス型の発光装置の断面図である。なお、本実施例では実施例１（実施の形態１、２、４の作製方法を含む。）に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例２に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。
【００４６】
図９において、９０１は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板（プラスチックフィルムを含む）その他の可視光を透過する基板を用いることができる。基板９０１の上には画素部９１１および駆動回路９１２が設けられている。ここで、まず画素部９１１について説明する。
【００４７】
画素部９１１は画像表示を行う領域であり、複数の画素を有し、各画素にはＥＬ素子に流れる電流を制御するためのＴＦＴ（以下、電流制御ＴＦＴという）９０２およびＥＬ素子９００が設けられている。なお、ここでは電流制御ＴＦＴ９０２しか図示していないが、電流制御ＴＦＴのゲートに加わる電圧を制御するためのＴＦＴ（以下、スイッチングＴＦＴという）を設けている。
【００４８】
また、電流制御ＴＦＴ９０２は、ここではｐチャネル型ＴＦＴを用いることが好ましい。ｎチャネル型ＴＦＴとすることも可能であるが、図９の構造のようにＥＬ素子の陽極に電流制御ＴＦＴを接続する場合は、ｐチャネル型ＴＦＴにした方が消費電力を抑えることができる。但し、スイッチングＴＦＴ（図示せず）はｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも良い。
【００４９】
また、電流制御ＴＦＴ９０２のドレインには画素電極９０３が電気的に接続されている。ここでは、画素電極９０３の材料として仕事関数が４．５〜５．５ｅＶの導電性材料を用いるため、画素電極９０３はＥＬ素子９１０の陽極として機能する。画素電極９０３として代表的には、酸化インジウム、酸化スズ、酸化亜鉛もしくはこれらの化合物を用いれば良い。
【００５０】
また、画素電極９０３の端部は絶縁体９０４の上にはＥＬ層９０５が設けられている。なお、本明細書においてＥＬ層とはＥＬ素子の構成に含まれる有機化合物もしくは無機化合物からなる積層体であり、発光層に正孔注入層、正孔輸送層、正孔ブロッキング層、電子注入層、電子輸送層もしくは電子ブロッキング層として機能する有機化合物もしくは無機化合物を積層した層の総称を指す。但し、ＥＬ層には発光層を単層で用いた場合も含む。
【００５１】
次に、ＥＬ層９０５の上には陰極９０６が設けられる。陰極９０６の材料としては仕事関数が２．５〜３．５ｅＶの導電性材料を用いる。陰極９０６として代表的には周期表の１族もしくは２族に属する元素を含む導電膜もしくはそれにアルミニウム合金を積層して用いれば良い。
【００５２】
また、画素電極９０３、ＥＬ層９０５および陰極９０６からなるＥＬ素子９１０は、保護膜９０７で覆われている。保護膜９０７はＥＬ素子９００を酸素および水から保護するために設けられる。保護膜９０７の材料としては、窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、酸化タンタル膜もしくは炭素膜（具体的にはダイヤモンドライクカーボン膜）を用いる。
【００５３】
次に、駆動回路９１２について説明する。駆動回路９１２は画素部９１１に伝送される信号（ゲート信号およびデータ信号）のタイミングを制御する領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ（トランスファゲート）もしくはレベルシフタが設けられている。ここでは、これらの回路の基本単位としてｎチャネル型ＴＦＴ９０８およびｐチャネル型ＴＦＴ９０９からなるＣＭＯＳ回路を示している。
【００５４】
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ（トランスファゲート）もしくはレベルシフタの回路構成は公知のもので良い。また、図９では同一の基板上に画素部９１１および駆動回路９１２を設けているが、駆動回路９１２を設けずにＩＣやＬＳＩを電気的に接続することも可能である。
【００５５】
また、ここでは電流制御ＴＦＴ９０２にＥＬ素子９００の陽極が電気的に接続されているが、ＥＬ素子９００の陰極が電流制御ＴＦＴに電気的に接続された構造とすることもできる。その場合、画素電極を陰極９０６と同様の材料で形成し、陰極を画素電極９０３と同様の材料で形成すれば良い。また、その場合、電流制御ＴＦＴ９０２はｎチャネル型ＴＦＴとすることが好ましい。
【００５６】
本発明を実施して得た薄膜トランジスタは、上記電流制御ＴＦＴ９０２、スイッチングＴＦＴ（図示せず）、ｎチャネル型ＴＦＴ９０８及びｐチャネル型ＴＦＴ９０９に用いることが可能である。また、画素部９１１に実施例２に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路９１２に実施例２に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。
【００５７】
本発明を実施して得た発光装置は、個々の薄膜トランジスタの電界効果移動度が高く、またＳ値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、発光装置の動作性能の向上につながり、画質の良い表示が可能となる。なお、当該発光装置に入力端子もしくは出力端子を設けたものを筐体に組み込んでディスプレイとしたものがエレクトロルミネッセンスディスプレイである。
【００５８】
〔実施例４〕
本実施例では、本発明を実施して得た半導体装置の一例として、液晶素子を含む液晶表示装置を作製した例について説明する。図１０はアクティブマトリクス型の液晶表示装置の断面図である。なお、本実施例では実施例１（実施の形態１、２、４の作製方法を含む。）に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例２に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。
【００５９】
図１０において、６０１は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板（プラスチックフィルムを含む）その他の可視光を透過する基板を用いることができる。基板６０１の上には画素部６１１および駆動回路６１２が設けられている。ここで、まず画素部６１１について説明する。
【００６０】
画素部６１１は画像表示を行う領域であり、複数の画素を有し、各画素には液晶素子に印加する電圧のオン／オフを制御するためのＴＦＴ（以下、スイッチングＴＦＴという）６０２および液晶素子６００が設けられている。このスイッチングＴＦＴ６０２のドレインには画素電極６０３が電気的に接続されている。ここでは、画素電極６０３の材料としてＩＴＯ（酸化インジウムと酸化スズの化合物）を用いるが、反射型液晶表示装置とする場合は、アルミニウム合金等の反射率の高い金属を用いれば良い。また、画素電極６０３上には図示されないが、配向膜が設けられている。勿論、ラビング処理の必要ない配向処理が可能であれば、特に配向膜を設ける必要はない。さらに、図示しない配向膜の上には樹脂からなるスペーサ６０４が設けられている。これは球状のスペーサを散布することによっても代用できる。
【００６１】
６０５は対向基板であり、その上にはＩＴＯ膜で形成された対向電極６０６及びクロム膜で形成された遮光マスク６０７が設けられている。遮光マスク６０７は、後に液晶セルを組んだ際に各画素のスイッチングＴＦＴ上に配置されず、かつ、駆動回路６１２を遮光できるように予めパターン形成されている。なお、対向電極６０６及び遮光マスク６０７上には図示しないが配向膜が設けられている。
【００６２】
これらの基板６０１と対向基板６０５を図示しないシール材で接着し、該シール材に囲まれた領域に液晶６０８を注入して液晶表示装置が完成する。液晶セルの組み立て工程は、公知の技術を用いれば良い。
【００６３】
次に、駆動回路６１２について説明する。駆動回路６１２は画素部６１１に伝送される信号（ゲート信号およびデータ信号）のタイミングを制御する領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ（トランスファゲート）もしくはレベルシフタが設けられている。ここでは、これらの回路の基本単位としてｎチャネル型ＴＦＴ６０９およびｐチャネル型ＴＦＴ６１０からなるＣＭＯＳ回路を示している。
【００６４】
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ（トランスファゲート）もしくはレベルシフタの回路構成は公知のもので良い。また、図１０では同一の基板上に画素部６１１および駆動回路６１２を設けているが、駆動回路６１２を設けずにＩＣやＬＳＩを電気的に接続することも可能である。
【００６５】
本発明を実施して得た薄膜トランジスタは、上記スイッチングＴＦＴ６０２、、ｎチャネル型ＴＦＴ６０９及びｐチャネル型ＴＦＴ６１０に用いることが可能である。また、画素部６１１に実施例２に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路６１２に実施例２に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。
【００６６】
本発明を実施して得た液晶表示装置は、個々の薄膜トランジスタの電界効果移動度が高く、またＳ値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、液晶表示装置の動作性能の向上につながり、画質の良い表示が可能となる。なお、当該液晶表示装置に入力端子もしくは出力端子を設けたものを筐体に組み込んでディスプレイとしたものが液晶ディスプレイである。
【００６７】
〔実施例５〕
本実施例では、本発明を実施して得た半導体装置の一例として、センサを含む半導体集積回路を作製した例について説明する。図１１はセンサの断面図である。なお、本実施例では実施例１（実施の形態１、２、４の作製方法を含む。）に示したトップゲート構造の薄膜トランジスタを例に示すが、実施例２に示したデュアルゲート構造もしくはボトムゲート構造の薄膜トランジスタでも作製可能である。
【００６８】
図１１において、５０１は基板であり、ガラス基板、石英基板、結晶化ガラス基板もしくはプラスチック基板（プラスチックフィルムを含む）その他の可視光を透過する基板を用いることができる。基板５０１の上には画素部５１１および駆動回路５１２が設けられている。ここで、まず画素部５１１について説明する。
【００６９】
画素部５１１は画像表示を行う領域であり、複数の画素を有し、各画素には光電変換素子で発生した電圧を増幅するためのＴＦＴ（以下、増幅ＴＦＴという）５０２および光電変換素子５００が設けられている。この増幅ＴＦＴ５０２のドレインには画素電極５０３が電気的に接続されている。ここでは、画素電極５０３の材料としてＩＴＯ（酸化インジウムと酸化スズの化合物）を用いるが、金属を用いても良い。
【００７０】
画素電極５０３上には光電変換層５０４及び対向電極５０５が設けられる。本実施例において、光電変換層５０４は、Ｐ型半導体層、Ｉ型（真性）半導体層及びＮ型半導体層の積層構造からなる積層体であるが、いわゆる太陽電池等に用いられるあらゆる積層構造を用いることが可能である。また、対向電極５０５としては、透明なＩＴＯ膜等を用いても良いし、金属膜を用いても良い。即ち、画素電極側もしくは対向電極側から光入射が行われるように構成されれば、電極材料は特に限定されない。そして、最後に光電変換素子５００を覆って保護膜５０５を設ける。保護膜５０５としては、窒化シリコン膜もしくは酸化シリコン膜を用いれば良い。
【００７１】
次に、駆動回路５１２について説明する。駆動回路５１２は画素部５１１に伝送される信号（ゲート信号およびデータ信号）のタイミングを制御したり、画素部５１１で読み取られた信号を演算したりする領域であり、シフトレジスタ、バッファ、ラッチ、アナログスイッチ（トランスファゲート）、レベルシフタ、補正回路もしくは演算回路が設けられている。ここでは、これらの回路の基本単位としてｎチャネル型ＴＦＴ５０６およびｐチャネル型ＴＦＴ５０７からなるＣＭＯＳ回路を示している。
【００７２】
なお、シフトレジスタ、バッファ、ラッチ、アナログスイッチ（トランスファゲート）、レベルシフタ、補正回路もしくは演算回路の回路構成は公知のもので良い。また、図１１では同一の基板上に画素部５１１および駆動回路５１２を設けているが、駆動回路５１２を設けずにＩＣやＬＳＩを電気的に接続することも可能である。
【００７３】
本発明を実施して得た薄膜トランジスタは、上記スイッチングＴＦＴ５０２、、ｎチャネル型ＴＦＴ５０６及びｐチャネル型ＴＦＴ５０７に用いることが可能である。また、画素部５１１に実施例２に示した逆スタガ構造の薄膜トランジスタを形成し、駆動回路５１２に実施例２に示したデュアルゲート構造の薄膜トランジスタを形成するといった構成も可能である。
【００７４】
本発明を実施して得た半導体集積回路は、個々の薄膜トランジスタの電界効果移動度が高く、またＳ値が改善されているため、スイッチング性能が良く、かつ、動作速度の早い薄膜トランジスタで形成することが可能である、従って、センサの動作性能の向上につながり、解像度の高い読み取り性能を有するセンサを得ることが可能となる。
【００７５】
【発明の効果】
本発明を実施することにより簡易な方法で結晶性の高い結晶質シリコン膜を得ることが可能となり、さらに当該結晶質シリコン膜を薄膜トランジスタのチャネル形成領域として用いることで、薄膜トランジスタの電界効果移動度の向上及びＳ値の改善を達成することができる。また、当該作製方法を用いて作製された薄膜トランジスタを用いることにより発光装置もしくは液晶表示装置の画質の向上を図ることが可能である。さらに、当該作製方法を用いて作製された薄膜トランジスタを用いることによりセンサとしての読み取り解像度を向上させることが可能である。
【図面の簡単な説明】
【図１】    結晶質シリコン膜の作製方法を示す図。
【図２】    結晶質シリコン膜の作製方法を示す図。
【図３】    結晶質シリコン膜の作製方法を示す図。
【図４】    結晶質シリコン膜の作製方法を示す図。
【図５】    非晶質シリコンと結晶質シリコンの吸収係数の波長依存性を示す図。
【図６】    メタルマスクの材料による温度分布の相違を示すシミュレーション結果を示す図。
【図７】    薄膜トランジスタの作製方法を示す図。
【図８】    薄膜トランジスタの作製方法を示す図。
【図９】    発光装置の断面構造を示す図。
【図１０】  液晶表示装置の断面構造を示す図。
【図１１】  センサの断面構造を示す図。
【図１】
0004364481.tif 000002
【図２】
0004364481.tif 000003
【図３】
0004364481.tif 000004
【図４】
0004364481.tif 000005
【図５】
0004364481.tif 000006
【図６】
0004364481.tif 000007
【図７】
0004364481.tif 000008
【図８】
0004364481.tif 000009
【図９】
0004364481.tif 000010
【図１０】
0004364481.tif 000011
【図１１】
0004364481.tif 000012