(57)【特許請求の範囲】
【請求項１】
巡回拡張マルチキャリアシンボル（ＭＳ）のシーケンスを受信するのに適したマルチキャリア受信機（ＲＸ’；ＲＸ”）であって、
ａ．拡張マルチキャリアシンボル（ＭＳ）の複数の部分が、非拡張マルチキャリアシンボルの長さと等しい長さを有し、第１の部分が前記拡張マルチキャリアシンボル（ＭＳ）の第１のサンプルから始まり、次の部分が前記拡張マルチキャリアシンボル（ＭＳ）の次のサンプルから始まるように、前記複数の部分を順次フーリエ変換するスライディングフーリエ変換器（ＳＬＩＤＩＮＧ  ＦＦＴ；ＳＬＩＤＩＮＧ  ＦＦＴ’）と
ｂ．前記マルチキャリアシンボル（ＭＳ）中のキャリアごとに、前記スライディングフーリエ変換器（ＳＬＩＤＩＮＧ  ＦＦＴ；ＳＬＩＤＩＮＧ  ＦＦＴ’）の各出力に結合されたタップ付き遅延線（ＴＤ１、ＴＤ２、…、ＴＤＮ／２；ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）を含むキャリア毎の周波数領域等化器（ＰＣ−ＦＥＱ；ＰＣ−ＦＥＱ’）とのカスケード結合を含むことを特徴とするマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項２】
前記タップ付き遅延線（ＴＤ１、ＴＤ２、…、ＴＤＮ／２；ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）がそれぞれ適応性複合タップを備えるマルチキャリア受信機であって、前記適応性複合タップを前記各タップ付き遅延線（ＴＤ１、ＴＤ２、…、ＴＤＮ／２；ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）に適応させる手段をさらに含むことを特徴とする請求項１に記載のマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項３】
前記適応性複合タップを適応させる前記手段が、前記適応性複合タップの適応のために２乗平均誤差（ＭＳＥ）基準を適用し、それにより前記マルチキャリアシンボル（ＭＳ）を伝送する際の信号対雑音比（ＳＮＲ）を最適化する手段を備えることを特徴とする請求項２に記載のマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項４】
前記タップ付き遅延線（ＴＤ１、ＴＤ２、…、ＴＤＮ／２；ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）がそれぞれ適応性を示す量の複合タップを備えるマルチキャリア受信機であって、複合タップの前記量を前記各タップ付き遅延線（ＴＤ１、ＴＤ２、…、ＴＤＮ／２；ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）に適応させる手段をさらに含むことを特徴とする請求項１から３のいずれか一項に記載のマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項５】
前記タップ付き遅延線（ＴＤ１、ＴＤ２、…、ＴＤＮ／２；ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）の第１のゼロでないタップと、前記スライディングフーリエ変換器（ＳＬＩＤＩＮＧ  ＦＦＴ；ＳＬＩＤＩＮＧ  ＦＦＴ’）の第１の出力との間の遅延が、キャリアごとに異なることがあることを特徴とする請求項１から４のいずれか一項に記載のマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項６】
前記スライディングフーリエ変換器（ＳＬＩＤＩＮＧ  ＦＦＴ；ＳＬＩＤＩＮＧ  ＦＦＴ’）が、前記第１の部分を完全にフーリエ変換し、それにより変換済みの第１の部分を生成する手段と、前記変換済みの第１の部分から何らかの項を引き、またそれに何らかの項を加えることによって前記次の部分のフーリエ変換を導出する手段とを含むことを特徴とする請求項１から５のいずれか一項に記載のマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項７】
前記第１の部分から前記何らかの項を引き、またそれに何らかの項を加える前記手段が、前記キャリア毎の周波数領域等化器（ＰＣ−ＦＥＱ；ＰＣ−ＦＥＱ’）内に統合されることを特徴とする請求項６に記載のマルチキャリア受信機（ＲＸ’；ＲＸ”）。
【請求項８】
ａ．決定装置（ＤＭＡＰ”）の入力と出力の間に結合され、決定の前後のマルチキャリアシンボルの間の誤差を測定するようになされた誤差測定手段（ＥＲＲＯＲ）と、
ｂ．前記スライディングフーリエ変換器（ＳＬＩＤＩＮＧ  ＦＦＴ’）の入力に結合され、前記非拡張マルチキャリアシンボルの前記長さにわたって離間された前記拡張マルチキャリアシンボルのサンプルの減算によって構成される差分項（Ｚ０、Ｚ１、Ｚ２）を一次変換し、それにより係数制御因子（Δ０、Δ１、Δ２）を生成するようになされた一次結合手段（ＬＩＮ＿ＣＯＭＢ）と、
ｃ．前記誤差測定手段（ＥＲＲＯＲ）および前記一次結合装置（ＬＩＮ＿ＣＯＭＢ）の両方に結合され、前記各タップ付き遅延線（ＴＤ１’、ＴＤ２’、ＴＤ３’、ＴＤ４’）のタップを再帰最小２乗（ＲＬＳ）アルゴリズムに基づいて繰り返し更新するようになされた再帰最小２乗更新手段（Ｃ００Ｕ、Ｃ１０Ｕ、Ｃ２０Ｕ、Ｃ３０Ｕ）とをさらに含むことを特徴とする請求項１から７のいずれか一項に記載のマルチキャリア受信機（ＲＸ”）。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、請求項１の前置きに定義するマルチキャリア受信機に関する。
【０００２】
【従来の技術】
このようなマルチキャリア受信機は、当技術分野では、例えばＰｅｔｅｒ  Ｓ．Ｃｈｏｗ、Ｎａｏｆａｌ  Ａｌ−Ｄｈａｈｉｒ、  Ｊｏｈｎ  Ｍ．Ｃｉｏｆｆｉ、およびＪｏｈｎ  Ａ．Ｃ．Ｂｉｎｇｈａｍによる「Ａ  Ｍｕｌｔｉｃａｒｒｉｅｒ  Ｅ１−ＨＤＳＬ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｓｙｓｔｅｍ  ｗｉｔｈ  Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ」と題する論文から既に知られている。この論文は、Ｊｏｕｒｎａｌ  ｏｆ  Ｅｕｒｏｐｅａｎ  Ｔｒａｎｓａｃｔｉｏｎｓｏｎ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｔｅｃｈｎｏｌｏｇｉｅｓ（ＥＴＴ）、Ｖｏｌ．４、Ｎｏ．３、１９９３年５、６月の２５７ページ〜２６６ページに発表された。その中で、図５は、巡回拡張マルチキャリアシンボルのシーケンス、いわゆるＤＭＴ（Ｄｉｓｃｒｅｔｅ  Ｍｕｌｔｉ−ｔｏｎｅ：離散的多周波数）シンボルを受信することができるマルチキャリア受信機を示すブロック図である。マルチキャリア送信機とマルチキャリア受信機の間のチャネルを介して、ＤＭＴシンボルを伝送することによるシンボル間干渉の影響は、チャネルのインパルス応答の長さより長い巡回拡張部分を各ＤＭＴシンボルに付加することによって除去される。しかし、データ転送速度は、ＤＭＴシンボルに付加される巡回接頭部の長さに比例して低下するので、ＤＭＴシンボルの巡回拡張部分の長さは、受容できる数に制限されなければならない。チャネルのインパルス応答が巡回拡張部分より大きい場合には、残りのシンボル間干渉（ＩＳＩ）は、インパルス応答の、巡回拡張部分の長さを超える部分によって決まることになる。この残りのシンボル間干渉（ＩＳＩ）を補償するために、受信したＤＭＴシンボルを時間領域等化器ＴＥＱによって等化するが、これは、伝送線のインパルス応答を平坦にすることによってＤＭＴシンボルの巡回接頭部の長さを受容できるビット数まで短縮することができるようにする適応可能な従来の線形等化器である。時間領域で等化した後で、ＤＭＴシンボルを直並列変換し、それらの巡回拡張部分を除去し、この非拡張ＤＭＴシンボルを高速フーリエ変換器ＦＦＴの入力に加えると、これがＤＭＴシンボルを時間領域から周波数領域に変換することによって復調する。
【０００３】
異なるキャリアまたはトーンは、チャネルを介して伝送されるときに異なる影響を受ける可能性があるが、上述の論文中でＰｅｔｅｒ  Ｓ．Ｃｈｏｗ他が提案した時間領域等化器はマルチキャリアシンボルの全てのキャリアを同様に等化し、その結果、マルチキャリアシステムの性能を過度に制限する。実際に、この知られている等化器は、個々のキャリアごとに最適化することができないので、システムの能力を完全に最適化することはできない。例えば他のキャリアより影響を受けるキャリアが、より集中的に等化されるわけではない。例えば一部のキャリアが未使用である場合、必要でないにもかかわらず、それらが等化されることは避けられない。その構造上、等化は全てのキャリアについて実行され、キャリアのグループ、例えば未使用のキャリアを等化しないということはできない。同様に、この知られているシステムでは、一部のキャリアが未使用である場合も等化の複雑さは軽減されず、等化の労力をより影響を受けるキャリアの等化に集中させることができず、その結果、この知られているシステムの性能は完全には最適化されない。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、上記の知られているタイプの、ただし複雑さを同水準またはそれより低い水準に保ちながらその性能を向上させた、マルチキャリア受信機を提供することである。
【０００５】
【課題を解決するための手段】
本発明によれば、この目的は請求項１に定義するマルチキャリア受信機によって達成される。
【０００６】
このように、知られている時間領域等化器を、スライディングフーリエ変換器の出力において作用するキャリア毎の周波数領域等化器に置換することにより、１つのキャリアについてのチャネルの等化がその他のキャリアについてのチャネルの等化から独立する。あるキャリアの等化のためのタップは、その他のキャリアの等化のために設定しているタップから独立して設定することができ、性能をキャリアごとに個別に最適化することができるようになっている。さらに、より影響を受けるキャリアの等化に使用されるタップ付き遅延線が、それほど影響を受けないキャリアに使用されるタップ付き遅延線より多くのタップを含む場合、等化の労力は最も影響を受けるキャリアに集中する。具体的に言うと、未使用キャリアの等化に使用されるタップ付き遅延線内のタップ数が０であれば、このような未使用キャリアの等化に労力が浪費されない。
【０００７】
一見すると、知られているマルチキャリア受信機の高速フーリエ変換器をスライディングフーリエ変換器で置換するとマルチキャリア受信機の複雑さが増すように思われるが、このスライディングフーリエ変換器を効率的に実施すれば、複雑さは無視できるほどしか増さない、あるいは本願でさらに説明するように複雑さを軽減することもできることに留意されたい。
【０００８】
特許請求の範囲で使用する「含む」という言葉は、その後に列挙された手段に限定されるものと解釈すべきではないことに留意されたい。したがって、「手段ＡおよびＢを含む装置」という表現の範囲は、構成要素ＡおよびＢのみからなる装置に限定されないものとする。これは、本発明に関しては、単にその装置に関連する構成要素がＡおよびＢであるという意味である。この点で、例えば、本発明によるマルチキャリア受信機は、「Ｍｅｔｈｏｄ  ａｎｄ  ｗｉｎｄｏｗｉｎｇ  ｕｎｉｔ  ｔｏ  ｒｅｄｕｃｅ  ｌｅａｋａｇｅ、Ｆｏｕｒｉｅｒ  ｔｒａｎｓｆｏｒｍｅｒ  ａｎｄ  ＤＭＴ  ｍｏｄｅｍ  ｗｈｅｒｅｉｎ  ｔｈｅ  ｕｎｉｔ  ｉｓ  ｕｓｅｄ」と題するヨーロッパ特許出願ＥＰ０８０２６４９に記載のウィンドウイングユニットを備えることができることに留意されたい。
【０００９】
同様に、やはり特許請求の範囲で使用される「結合された」という語句は、直接的な接続のみに限定されるものと解釈すべきではないことに留意されたい。したがって、「装置Ｂに結合された装置Ａ」という表現の範囲は、装置Ａの出力が装置Ｂの入力に直接接続された装置またはシステムに限定されないものとする。これは、Ａの出力とＢの入力の間に経路が存在し、それがその他の装置または手段を含む経路となることもあるという意味である。
【００１０】
本発明によるマルチキャリア受信機の別の特徴を請求項２に規定する。
【００１１】
したがって、知られているシステムと比べた性能の利得は、キャリア毎の周波数領域等化器が適応性タップを備える場合には、さらに増加する。実際に、知られているマルチキャリア受信機の適応性バージョンでは、等化器のタップの適応性は、必然的に全てのキャリアに影響を及ぼすが、本発明による１つのキャリアを等化するタップ付き遅延線のタップは、その他のキャリアを等化するその他のタップ付き遅延線のタップから独立して適応させることができる。
【００１２】
本発明のさらに別の特徴を請求項３に規定する。
【００１３】
これにより、本発明の好ましい実施形態では、マルチキャリア送信機と本発明のマルチキャリア受信機の間でチャネルを介してマルチキャリアシンボルを伝送する際の信号対雑音比は、受信したキャリアのＱＡＭ（直交振幅変調）シンボルと期待されるキャリアのＱＡＭシンボルの間の２乗平均の差分を表す誤差関数が最小となるキャリア毎の周波数領域等化器の複合タップの値を決定できるようにする２乗平均誤差の基準によって最大になる。
【００１４】
本発明によるマルチキャリア受信機の別の有利な特徴を請求項４に規定する。
【００１５】
このようにして、知られているシステムと比べた性能の利得はさらに増加し、最適な等化器の探索は簡単になる。実際に知られているマルチキャリア受信機の進歩したバージョンでは、等化器のタップ数は全てのキャリアで同じように調整されるが、本発明のマルチキャリア受信機内のタップ付き遅延線のタップ数は互いに独立して増減させることができ、それほど影響を受けないキャリアまたは未使用のキャリアはわずかしか等化されないようにしながら、最も影響を受けるキャリアに等化の労力を集中させることができる。突然あるキャリアがより影響を受けるようになった場合には、そのキャリアに関連するタップ付き遅延線内のタップ数を増やして等化を改善し、拡大されたタップ付き遅延線の複合タップの値を計算し直して、増大した雑音を最適に補償する。同様に、あるキャリアに影響を及ぼす雑音が突然低下した場合、または例えばそのキャリアに割り振られるデータビットが少なくなったことによってあるキャリアがそれほど集中的に使用されなくなった場合には、そのキャリアに関連するタップ付き遅延線内のタップ数を減らし、残りのタップの複合タップの値を、それらが雑音に対して十分な耐性を与えられるように計算し直す。
【００１６】
有利な特徴を請求項５にも規定する。
【００１７】
このようにして、異なるキャリアに異なる個別の遅延を与えることにより、タップ付き遅延線内のタップ数を減少させ、それによりマルチキャリア受信機全体の複雑さを軽減させることができる。
【００１８】
さらに、本発明の有利な特徴を請求項６に規定する。
【００１９】
実際に、それぞれフーリエ変換しなければならない第１および第２の部分が、受信した拡張マルチキャリアシンボルの第１および第２のサンプルで始まると仮定した場合には、この第２の部分は、その第１のサンプルを含まないという点、およびその最後のサンプルが第１の部分に含まれていなかったという点でのみ第１の部分と異なる。フーリエ変換は線形演算であるので、第１の部分の第１のサンプルの、第１の部分のフーリエ変換に対する寄与は、この第１の部分のフーリエ変換から引くことができ、また第２の部分の最後のサンプルの寄与を第１の部分のフーリエ変換に加えて、第２の部分のフーリエ変換を得ることができる。この原理をさらに繰り返せば、スライディングフーリエ変換器は、受信したマルチキャリアシンボルあたり１回だけフーリエ変換を計算すればよく、ごくわずかな労力（加算および減算のみ）でその他全てのフーリエ変換を決定することができる。
【００２０】
本発明のマルチキャリア受信機のさらに別の特徴を請求項７に規定する。
【００２１】
このように、スライディングフーリエ変換器は、従来のフーリエ変換器によって、好ましくは高速フーリエ変換アルゴリズムを適用することにより、またチャネルの等化への第１の寄与とスライディングフーリエ変換の達成への第２の寄与とを含むタップを有する周波数毎の周波数領域等化器をいくらか複雑にすることで、実施することができる。
【００２２】
本発明のさらに別の有利な特徴を請求項８に規定する。
【００２３】
実際に、この記述の後半で説明するように、等化器のタップを繰り返し更新するためのＲＬＳベースの計算の大部分は、請求項８による本発明の実施形態では全てのキャリアに共通している。したがって、ＲＬＳベースの技術の最適な収束特性は、受容できないほどの計算コストを生じることなく達成することができる。シミュレーションにより、マルチキャリア周波数領域等化器のタップのＬＭＳベースの初期化では数千個の訓練シンボルを処理する必要があるが、ＲＬＳベースの更新を使用すると、初期化の際に１００個未満の訓練シンボルで受容できる収束が達成されることが示された。
【００２４】
添付の図面に関連して記載した以下の実施形態の説明を参照すれば、本発明の上記その他の目的および特徴はより明らかになり、本発明自体も最も良く理解されるであろう。
【００２５】
【発明の実施の形態】
図１に示すマルチキャリア受信機ＲＸは、時間領域等化器ＴＥＱ、巡回拡張部分の抽出機ＣＥ  ＥＸＴＲＡＣＴを備えた直並列変換器Ｓ／Ｐ、高速フーリエ変換器ＦＦＴ、周波数領域等化器ＦＥＱ、デマッパ（ｄｅｍａｐｐｅｒ）ＤＭＡＰ、および並直列変換器Ｐ／Ｓを含む。
【００２６】
時間領域等化器ＴＥＱ、巡回接頭部の抽出機ＣＥ  ＥＸＴＲＡＣＴを備えた直並列変換器Ｓ／Ｐ、高速フーリエ変換器ＦＦＴ、周波数領域等化器ＦＥＱ、デマッパＤＭＡＰ、および並直列変換器Ｐ／Ｓは、マルチキャリア受信機ＲＸの入力ポートと出力ポートの間にカスケード結合される。
【００２７】
マルチキャリア受信機ＲＸは、巡回拡張マルチキャリアシンボルＭＳを受信し、復調することができる。連続して伝送されるマルチキャリアシンボルの間のシンボル間干渉、あるいは同一のＤＭＴシンボル中または連続したＤＭＴシンボル間で生じるキャリア間干渉を防止するために、巡回拡張部分ＣＥがマルチキャリアシンボルに付加される。しかし、シンボル間干渉は、巡回拡張部分ＣＥがマルチキャリア送信機とマルチキャリア受信機ＲＸの間の伝送チャネルのインパルス応答より大きい場合にしか、完全に補償することはできない。チャネルのインパルス応答の長さを短くし、それが巡回拡張部分ＣＥの長さを超えないようにするのは、時間領域等化器ＴＥＱの仕事である。そのために時間領域等化器ＴＥＱは、例えば「Ｍｅｔｈｏｄ  ｆｏｒ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ  ｅｑｕａｌｉｓａｔｉｏｎ  ａｎｄ  ａ  ｄｅｖｉｃｅ  ｔｏ  ｐｅｒｆｏｒｍ  ｔｈｉｓ  ｍｅｔｈｏｄ」と題するヨーロッパ特許出願ＥＰ０７６８７７８に記載の２乗平均誤差（ＭＳＥ）基準に従って設定された値を有する、１組の適応性タップを含む。マルチキャリアシンボルＭＳが等化されたチャネル（伝送チャネル＋時間領域等化器ＴＥＱ）を通過した場合には、そのサンプルは直並列変換器Ｓ／Ｐによって直並列変換され、巡回拡張部分の抽出機ＣＥ  ＥＸＴＲＡＣＴがこのマルチキャリアシンボルＭＳから巡回拡張部分ＣＥを取り去り、非拡張マルチキャリアシンボルが高速フーリエ変換器ＦＦＴに加えられて時間領域から周波数領域に変換される。高速フーリエ変換器ＦＦＴの出力にある周波数領域のマルチキャリアシンボルは、チャネルを伝送されることによる位相の回転および減衰を各キャリアごとに補償するために、通常はキャリアごとに１つの複合タップを含む周波数領域等化器ＦＥＱに与えられる。こうして得られたキャリアについて、デマッパＤＭＡＰは、適当な配置方式を使用して各キャリアからの正確な量のビットを復号化し、デマッパＤＭＡＰの出力のビットは並直列変換器Ｐ／Ｓによって逐次化される。
【００２８】
本願の導入部分で既に述べたように、知られているアーキテクチャを有するマルチキャリア受信機ＲＸ内の時間領域等化器ＴＥＱは、異なるキャリアが伝送チャネル上の雑音によって異なる影響を受ける可能性があるにもかかわらず、マルチキャリアシンボルＭＳの別々のキャリアに、別々の処理をすることができない。システム能力を最適化するアルゴリズムは、それらの計算の複雑さから実施が容易でないがゆえに、時間領域等化器ＴＥＱのタップを決定する計算の効率的なアルゴリズムは、システムの能力を完全に最適化することはできない。さらに、知られているマルチキャリア受信機ＲＸを使用するマルチキャリア伝送システムのシステム能力は、時間領域等化器ＴＥＱ内のシンボルの整列の影響を非常に受けやすい。実験から、システム能力は、時間領域等化器ＴＥＱ内の１つのサンプルの目標インパルス応答の整列の違いのため変化する可能性があることが分かっている。結論として、高速フーリエ変換器ＦＦＴの前に時間領域等化器ＴＥＱを備えた、この知られているマルチキャリア受信機構造にはいくつかの欠点がある。これらの欠点はすべて、マルチキャリア受信機ＲＸのアーキテクチャを図２に示すマルチキャリア受信機ＲＸ’のアーキテクチャに変えれば解消される。
【００２９】
図２に示すマルチキャリア受信機ＲＸ’は、直並列変換器Ｓ／Ｐ’、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴ、キャリア毎の周波数領域等化器ＰＣ−ＦＥＱ、デマッパＤＭＡＰ’、および並直列変換器Ｐ／Ｓ’を含む。キャリア毎の周波数領域等化器ＰＣ−ＦＥＱは、Ｎｕ本のタップ付き遅延線を含み、ここでＮｕはマルチキャリアシンボル中で使用されるキャリアの数であり、Ｎ／２以下でなければならない（ＮをＦＦＴのサイズとする）。タップ付き遅延線は、図２ではＴＤ１、ＴＤ２、…、ＴＤＮ／２で示す。
【００３０】
直並列変換器Ｓ／Ｐ’、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴ、キャリア毎の周波数領域等化器ＰＣ−ＦＥＱ、デマッパＤＭＡＰ’、および並直列変換器Ｐ／Ｓ’は、マルチキャリア受信機ＲＸ’の入力ポートと出力ポートの間にカスケード結合される。特に、タップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２は、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴの各出力と並直列変換器Ｐ／Ｓ’の各入力の間に結合される。
【００３１】
巡回拡張マルチキャリアシンボルＭＳのサンプルは、マルチキャリア受信機ＲＸ’で受信されると、いかなる等化器も通過しないうちに直並列変換器Ｓ／Ｐ’によって並列化される。次いで拡張マルチキャリアシンボルＭＳはスライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴに送られ、これが連続したフーリエ変換を数回計算することによって、拡張マルチキャリアシンボルＭＳの異なる部分を時間領域から周波数領域に変換する。変換される拡張マルチキャリアシンボルＭＳの部分はすべて、非拡張マルチキャリアシンボル、すなわちＦＦＴサイズの長さを有する。スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴは、例えば、マルチキャリアシンボルＭＳの第１のサンプルから始まるこのマルチキャリアシンボルの第１の部分をフーリエ変換する。この第１の部分の長さは、非拡張マルチキャリアシンボルの長さと等しい。さらに、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴは、例えば、マルチキャリアシンボルＭＳの第２のサンプルから始まるこのマルチキャリアシンボルの第２の部分をフーリエ変換する。この第２の部分の長さも、非拡張マルチキャリアシンボルの長さと等しい。以下同様に続く。スライディング高速フーリエ変換器ＳＬＩＤＩＮＧＦＦＴは、このようにして、最大でキャリア毎の周波数領域等化器ＰＣ−ＦＥＱ内のタップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２の数に等しい量のフーリエ変換を計算する。その結果、生じた周波数領域マルチキャリアシンボルは、キャリア毎の周波数領域等化器ＰＣ−ＦＥＱに与えられる。キャリア毎の周波数領域等化器ＰＣ−ＦＥＱ内で、各キャリアは、別個の等化器またはタップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２によって等化される。各タップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２は、Ｔ個の複合タップを含む。したがって、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴによってフーリエ変換はＴ回計算される。タップ付き遅延線ＴＤ１のタップは、マルチキャリア送信機とマルチキャリア受信機ＲＸ’の間を伝送チャネルを介してそのキャリアを伝送する際の信号対雑音比（ＳＮＲ）を最適化する２乗平均誤差（ＭＳＥ）に基づいて適合される。キャリア毎の周波数領域等化器ＰＣ−ＦＥＱの出力における等化済みのキャリアは、適当な配置方式を使用している各キャリアからの正確な量のビットを復号化するデマッパＤＭＡＰ’に与えられ、デマッパＤＭＡＰから出たビットは並直列変換器Ｐ／Ｓ’によって逐次化される。
【００３２】
この段落では、図１に示す従来のマルチキャリア受信機ＲＸの時間領域等化器ＴＥＱ、高速フーリエ変換器ＦＦＴ、および周波数領域等化器ＦＥＱの機能を、図２に示す新規に提案するマルチキャリア受信機ＲＸ’のスライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴおよびパーキャリア周波数領域等化器ＰＣ−ＦＥＱのカスケード接続によって提供することができることを数学的に証明する。換言すれば、この段落では、両構造の等価性を証明する。もとのマルチキャリア受信機ＲＸは下記の数式１の演算を行う。
【００３３】
【数１】
0004229530.tif 000002
この演算では、下記の表記を使用している。
Ｚｋｉ：指標ｋを有するマルチキャリアシンボルＭＳに対する、キャリアｉについての図１の周波数領域等化器ＦＥＱの出力を表し、
Ｄｉ：キャリアｉについての周波数領域等化器ＦＥＱの複合タップ値であり、
ＦＮ：高速フーリエ変換器ＦＦＴを表すＮ×Ｎ行列である。
さらに、
【００３４】
【数２】
0004229530.tif 000003
であり、このＮ×Ｔ行列では、
ｙ：デジタル化されたチャネル出力、
ｙｎ：チャネル出力のｎ番目のサンプル、
Ｎ：非拡張なマルチキャリアシンボルの長さ（サンプル量）、
ν：マルチキャリアシンボルＭＳの巡回拡張部分ＣＥの長さ（サンプル量）、
ｓ：ｓ＝Ｎ＋νとなるようなマルチキャリアシンボルＭＳの長さ（サンプル量）、
Ｔ：時間領域等化器ＴＥＱの長さ（タップ量）である。
数式（１）で、ｗは実際のＴ個のタップの時間領域等化器ＴＥＱを表し、したがって下記の数式のように書くことができる。
【００３５】
【数３】
0004229530.tif 000004
キャリアｉについて、数式（１）は下記の数式のように書くことができる。
【００３６】
【数４】
0004229530.tif 000005
ここで、ＦＮ・Ｙは、Ｔ回のフーリエ変換を表し、各フーリエ変換はｋ番目のマルチキャリアシンボルの次の部分に適用される。これらの次の部分は、行列Ｙの次の列となる、換言すれば、ＦＮ・Ｙは、図２に示すスライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴが実行する演算を表す行列である。この行列の積の関連性を考慮に入れると、方程式（４）は下記の数式と等価である。
【００３７】
【数５】
0004229530.tif 000006
ここでＤｉ・ｗは、キャリアｉについてのＴ個のタップの複合タップ付き遅延線ＴＤｉを表すものと解釈することができる。数式（５）において、Ｄｉ・ｗをｗｉで置換すると、下記の数式から、
【００３８】
【数６】
0004229530.tif 000007
数式（１）で数学的に表した図１のマルチキャリア受信機ＲＸの機能が、数式（６）で数学的に表した図２のマルチキャリア受信機ＲＸ’の機能と等しいことが明らかとなる。ただし、後者の受信機構造は、その他のキャリアについてのタップ付き遅延線から独立して最適に同調させることができるＴ個のタップのタップ付き遅延線を各キャリアごとに組み込むが、前者の構造では、時間領域等化器ＴＥＱのタップｗの適応は、必然的に全てのキャリアの等化に影響を及ぼす。
【００３９】
上述の実施形態のキャリア毎の周波数領域等化器ＰＣ−ＦＥＱ内のタップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２はすべて、タップＴ個分の長さを有するが、タップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２内のタップ数が一定でなく制御可能である場合には、マルチキャリアシステムの能力はより良好に最適化されることに留意されたい。このように、強く影響を受けるキャリアを等化するためのタップの数は増やすことができ、あまり影響を受けないキャリアまたは使用されないキャリアを等化するために使用されるタップの数は減少する。しかし、タップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２の長さが制御可能であると、例えば、別々の周波数での雑音の測定、またはマルチキャリア送信機がデータを転送するためにどのキャリアを使用しているかを示す制御信号に基づいて、タップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２の長さを決定する手段が存在することが必要となる。さらに、タップ付き遅延線ＴＤ１、ＴＤ２、ＴＤＮ／２内の適応性を示すタップの量を持つ実施形態では、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴが、タップ付き遅延線内の最大タップ数に等しい量のフーリエ変換を計算しなければならないことにも留意されたい。
【００４０】
さらに、マルチキャリア受信機ＲＸでは受信したマルチキャリアシンボルごとにフーリエ変換が１回であったのとは対照的に、このマルチキャリア受信機ＲＸ’では、マルチキャリアシンボルごとにフーリエ変換をＴ回計算しなければならないことに留意されたい。それでも、以下に示すように、スライディングフーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴは、最初のフーリエ変換からＴ−１回のフーリエ変換を、単純に項をそれに加える、またはそれから引くことによって導出することができるので、それによって増す複雑さはわずかである。さらに、Ｔ−１回の追加のフーリエ変換を決定するのに必要な線形演算を、パーキャリア周波数領域等化器ＰＣ−ＦＥＱのタップ係数に組み込むことができる。実際には、時間領域等化器ＴＥＱ、高速フーリエ変換器ＦＦＴ、および周波数領域等化器ＦＥＱを備えた知られているマルチキャリア受信機ＲＸは、マルチキャリアシンボルごとにフーリエ変換を１回実行する。その上、マルチキャリアシンボルの長さＮ、サンプル周波数ＦＳを用いて、Ｎ／ＦＳ秒ごとにＮ・ｌｏｇ（Ｎ）の演算を実行しなければならない。Ｔ個のタップを有する時間領域等化器ＴＥＱは、１／ＦＳ秒に乗算をＴ回、加算をＴ−１回実行する必要がある。周波数領域等化器ＦＥＱは、Ｎｕ個のキャリアを使用していると仮定しているので、Ｎ／ＦＳ秒ごとに複雑な乗算をＮｕ回実行する。本発明によるマルチキャリア受信機ＲＸ’は、高速フーリエ変換をＴ回計算することを必要とし、またＴ個のタップをそれぞれ有する、最大でＮ／２本のタップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２を有する。これにより全体の複雑さが大幅に増すことになるように思われる。しかし、フーリエ変換されたベクトルは、その前のベクトルを１つの要素の分だけシフトさせ、新たな要素を１つ追加することによって形成される。この関係により、スライディングフーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴが、効率的にＴ回のフーリエ変換を計算することができるようになる。完全なフーリエ変換は１回だけ計算し、残りのＴ−１回のフーリエ変換は下記の数式のように計算する。
【００４１】
【数７】
0004229530.tif 000008
ここで、ｍは１からＴ−１まで変化する指標であり、Ｙ（：，ｍ＋１）は、その最初の要素がｙｎｅｗで与えられる数式（２）の行列Ｙの（ｍ＋１）番目の列を表し、Ｙ（：，ｍ）は、その最後の要素がｙｏｌｄとなる行列Ｙのｍ番目の列を表し、ｐは、下記の数式のフーリエ変換で通常使用される指数係数を含むベクトルである。
【００４２】
【数８】
0004229530.tif 000009
したがって、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴは、行列Ｙの最初の列のフーリエ変換を計算することによって開始し、そこからその他のＴ−１回分のフーリエ変換を、フーリエ変換サンプルとＴ−１個の様々な項を一次結合することによって導出する。実際には、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴによって計算されたｍ番目のフーリエ変換は下記の数式で与えられ、
【００４３】
【数９】
0004229530.tif 000010
（ｍ＋１）番目のフーリエ変換は下記の数式で与えられる。
【００４４】
【数１０】
0004229530.tif 000011
数式（１０）でｎ＋１をｎ’で置換すると下記の数式となる。
【００４５】
【数１１】
0004229530.tif 000012
数式（９）が（１１）でも見られ、これは（１１）が下記の数式のように書き直すことができることを意味する。
【００４６】
【数１２】
0004229530.tif 000013
ｅｉ２πｋ＝１であるので、方程式（１２）は下記の数式のように簡略化することができる。
【００４７】
【数１３】
0004229530.tif 000014
行列表示では、これは数式（７）で表される。既に述べたように、キャリア毎の周波数領域等化器ＰＣ−ＦＥＱに一次結合を組み込むことができる。キャリア毎の周波数領域等化器ＰＣ−ＦＥＱの計算の複雑さは、使用するキャリア数Ｎｕ、および異なるタップ付き遅延線でタップ数が異なる場合にはタップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２の長さの平均に比例する。タップ付き遅延線ＴＤ１、ＴＤ２、…、ＴＤＮ／２の長さの平均は知られているマルチキャリア受信機ＲＸの時間領域等化器ＴＥＱの長さより大幅に短いので、マルチキャリア受信機ＲＸ’が実行する演算の回数は知られているマルチキャリア受信機ＲＸ内で実行される演算の量より少なくすることができ、最悪の場合でも同じ量にすることができる。
【００４８】
図３は、本発明によるマルチキャリア受信機ＲＸ”の好ましい実施形態を示す図である。本発明のこの好ましい実施態様では、最初の完全なフーリエ変換の後で得られたフーリエ変換サンプルＹ０、Ｙ１、Ｙ２、およびＹ３と差分項Ｚ０、Ｚ１、およびＺ２との一次結合として、追加のフーリエ変換の計算は、キャリア毎の周波数領域等化器ＰＣ−ＦＥＱ内で統合される。さらに、図３の好ましい実施形態の等化器のタップは、あまり複雑でない再帰最小２乗（ＲＬＳ）メカニズムによって繰り返し初期化される。次の段落に、図３に示すマルチキャリア受信機ＲＸ”の構造について記述する。その働き、具体的にはその中で適用される有利なタップ初期化技術について次の段落で説明する。
【００４９】
大まかに言うと、図３のマルチキャリア受信機ＲＸ”は図２のマルチキャリア受信機ＲＸ’と同様に、直並列変換器Ｓ／Ｐ”、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴ’、キャリア毎の周波数領域等化器ＰＣ−ＦＥＱ’、デマッパＤＭＡＰ”、および並直列変換器Ｐ／Ｓ”のカスケード結合を含む。スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴ’およびキャリア毎の周波数領域等化器ＰＣ−ＦＥＱ’を除けば、上述の機能ブロックは図２のマルチキャリア受信機ＲＸ’中の同名の機能ブロックと同じ作業を実行する。直並列変換器Ｓ／Ｐ”の遅延エレメントΔは、図３に明白に示してある。これらはそれぞれ１サンプル期間の遅延を加え、また図２の直並列変換器Ｓ／Ｐ’を実施するために使用することもできる。図３のキャリア毎の周波数領域等化器ＰＣ−ＦＥＱ’は、４本のタップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’と、減算器ＳＵＢと、タップ制御因子更新装置ＦＡＣＴＯＲ  ＵＰＤＡＴＥとを含む。このタップ制御因子更新装置ＦＡＣＴＯＲ  ＵＰＤＡＴＥは、２つの遅延エレメントΔと、差分項（ｄｉｆｆｅｒｅｎｃｅ  ｔｅｒｍ）レジスタＺ０、Ｚ１、およびＺ２と、再帰最小２乗（ＲＬＳ）ベースの一次結合装置ＬＩＮ＿ＣＯＭＢと、タップ制御因子レジスタΔ０、Δ１、およびΔ２とを含む。減算器ＳＵＢの負の入力は、直並列変換器Ｓ／Ｐ”の遅延エレメントΔの最初のエレメントの入力に接続され、減算器ＳＵＢの正の入力は、これらの遅延エレメントΔの最後のエレメントの出力に接続される。減算器ＳＵＢの出力端子は、タップ制御因子更新装置ＦＡＣＴＯＲ  ＵＰＤＡＴＥへの入力として働き、その中で２つの遅延エレメントΔのカスケード結合に接続される。タップ制御因子更新装置ＦＡＣＴＯＲ  ＵＰＤＡＴＥ中で、第１の遅延エレメントの入力、第１の遅延エレメントの出力、および第２の遅延エレメントの出力はそれぞれ、第１、第２、および第３の差分項レジスタＺ０、Ｚ１、およびＺ２の入力端子と相互接続される。この差分項レジスタＺ０、Ｚ１、およびＺ２の出力は、ＲＬＳベースの一次結合装置ＬＩＮ＿ＣＯＭＢへの入力として、またタップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’への入力として働く。タップ制御因子更新装置ＦＡＣＴＯＲ  ＵＰＤＡＴＥ中で、ＲＬＳベースの一次結合装置ＬＩＮ＿ＣＯＭＢの出力ポートは、タップ制御因子レジスタΔ０、Δ１、およびΔ２の入力ポートに結合され、これらのタップ制御因子レジスタΔ０、Δ１、およびΔ２はさらに、タップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’の制御入力に結合される。４本のタップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’は、それぞれ４つのタップからなる同様の構造を有するものと仮定する。本願の前半で既に述べたように、本発明の適用の可能性は、全てのタップ付き遅延線が同数のタップを有するキャリア毎の周波数領域等化器に限定されない。タップの数は、異なるタップ付き遅延線ごとに異なっていてもよく、さらにシステムの初期化および／または動作中に適合させることもできる。図を分かりやすくするために、また以下の段落ではタップ付き遅延線の長さが適応性を示すという性質より���ＲＬＳベースの初期化手順を強調することになるので、図３のキャリア毎の周波数領域等化器ＰＣ−ＦＥＱ’のタップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’が同じ長さ、すなわち４つのタップを有するものと仮定する。したがって、全てのタップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’は、詳細に示す第１の遅延線ＴＤ１’の構造と同様の構造を有する。この第１のタップ付き遅延線ＴＤ１’は、除算器δと、５つのローテーションデバイスＲ−１、Ｒ０、Ｒ１、Ｒ２、およびＲ３と、係数更新回路Ｃ００Ｕ、Ｃ１０Ｕ、Ｃ２０Ｕ、およびＣ３０Ｕによってそれぞれ取り囲まれる４つの複合係数）レジスタＣ００、Ｃ１０、Ｃ２０、およびＣ３０とを含む。係数更新回路Ｃ００Ｕを詳細に示す。係数更新回路Ｃ００Ｕは係数レジスタＣ００に加えて、乗算器Ｍおよび加算器Ａを含む。第１のタップ制御因子レジスタΔ０の出力ポートは、ローテーションデバイスＲを介して乗算器Ｍの第１の入力に結合され、誤差測定装置ＥＲＲＯＲの出力ε０が、除算器δを介して乗算器Ｍの第２の入力に接続される。第１のタップ制御因子レジスタΔ０と同様に、第２のタップ制御因子レジスタΔ１および第３のタップ制御因子レジスタΔ２も、それぞれローテーションデバイスＲ１およびローテーションデバイスＲ２を介して、第２の係数更新回路Ｃ１０Ｕおよび第３の係数更新回路Ｃ２０Ｕそれぞれの入力に結合される。タップ制御因子更新装置ＦＡＣＴＯＲ  ＵＰＤＡＴＥ内の一次結合装置ＬＩＮ＿ＣＯＭＢの追加の出力は、ローテーションデバイスＲ−１を介して除算器δの第２の入力に結合される。さらに、ローテーションデバイスＲ−１、Ｒ０、Ｒ１、Ｒ２、およびＲ３は、逆方向に相互接続される。乗算器Ｍの出力は加算器Ａの第１の入力に結合され、係数レジスタＣ００の出力が加算器Ａの第２の入力に接続される。加算器Ａの出力端子は係数レジスタＣ００の入力にフィードバック結合される。上述の誤差測定装置ＥＲＲＯＲは、決定装置すなわちデマッパＤＭＡＰ’の入力と出力の間に結合され、決定装置ＤＭＡＰ”の入力と出力を比較する働きをする。比較の結果、誤差信号が発生する。キャリア毎の周波数領域等化器ＰＣ−ＦＥＱのタップの初期化が、ＬＭＳ（平均最小２乗）技術によって行われるかＲＬＳ（再帰最小２乗）技術によって行われるかに関わらず、決定後に誤差の推定を必要とするので、このような誤差装置は、図２に示すマルチキャリア受信機ＲＸ’の一部となるものと仮定することもできる。このような誤差の推定は、決定装置すなわちデマッパの入力と出力の差を測定することによって実行することも、定義済み初期化シーケンスが受信機に送信された場合に予想される出力と決定装置の出力とを比較することによって行うこともできる。係数更新回路Ｃ００Ｕ、Ｃ１０Ｕ、Ｃ２０Ｕ、およびＣ３０Ｕに加えて、４つの乗算器Ｍ００、Ｍ１０、Ｍ２０、およびＭ３０、ならびに合計器Σが、タップ付き遅延線ＴＤ１’中にあるものと予想される。係数レジスタＣ００、Ｃ１０、およびＣ２０の出力、ならびに差分項レジスタＺ０、Ｚ１、およびＺ２の出力は、乗算器Ｍ００、Ｍ１０、およびＭ２０の第１および第２の入力に結合される。乗算器Ｍ３０の入力には��係数レジスタＣ３０の出力端子が接続され、またローテーションデバイスＲ３を介してスライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴの出力Ｙが結合される。差分項レジスタＺ０、Ｚ１、およびＺ２の出力はまた、ローテーションデバイスＲ、Ｒ１、およびＲ２の入力にも結合される。乗算器Ｍ００、Ｍ１０、Ｍ２０、およびＭ３０の出力端子は、合計器Σの入力と相互接続され、この合計器Σの出力は決定装置すなわちデマッパＤＭＡＰ’への入力として働く。
【００５０】
タップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’は、等化されたＤＭＴ（離散的多周波数）シンボルのサンプルを生成し、これは決定装置すなわちデマッパＤＭＡＰ”に供給される。このような等化されたＤＭＴ（離散的多周波数）シンボルのサンプルは、既に上記に示したように、差分項ｙｍ＋Ｎ−ｙｍとスライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴ’の出力Ｙｍの一次結合である。差分項は、減算器ＳＵＢによって計算され、差分項レジスタＺ０、Ｚ１、およびＺ２に記憶される。記憶された差分項は、タップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’の中の乗算器Ｍ００、Ｍ１０、Ｍ２０、およびＭ３０、ならびに合計器Σによって、スライディング高速フーリエ変換器ＳＬＩＤＩＮＧ  ＦＦＴ’の出力Ｙｍと一次結合される。一次結合に使用される係数は、係数レジスタＣ００、Ｃ１０、Ｃ２０、およびＣ３０に記憶された複合等化器タップである。これらの係数は、決定装置すなわちデマッパＤＭＡＰ”の入力と出力の間で測定された誤差ε０を考慮に入れて、繰り返し初期化される。平均最小２乗（ＬＭＳ）に基づく係数を調整する技術では、収束特性が低く、したがってきわめて多くの訓練シンボルを処理することが必要となり、初期化手続きに非常に時間がかかるようになる。したがって、等化器の係数Ｃ００、Ｃ１０、Ｃ２０、およびＣ３０の反復初期化手続きは、再帰最小２乗（ＲＬＳ）技術に基づき、この技術はＭ．ＭｏｏｎｅｎおよびＩａｎ  Ｐｒｏｕｄｌｅｒ著の「Ａｎ  Ｉｎｔｒｏｄｕｃｔｉｏｎ  ｔｏ  Ａｄａｐｔｉｖｅ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ」という書籍から良く知られている。この書籍は、ＵＲＬ「ｈｔｔｐ：／／ｗｗｗ．ｅｓａｔ．ｋｕｌｅｕｖｅｎ．ａｃ．ｂｅ／〜ｍｏｏｎｅｎ／ａｓｐ＿ｃｏｕｒｓｅ．ｈｔｍｌ」で、インターネットからダウンロードすることができる。この再帰最小２乗（ＲＬＳ）方式によれば、等化器の係数Ｃ００は下記の数式１４のように更新される。
【００５１】
【数１４】
0004229530.tif 000015
ここで、ｔは時間の指標を表し、ε０（ｔ）は時間ｔで測定された誤差を表し、δは除算の因子を表し、これは引用したＭ．ＭｏｏｎｅｎおよびＩａｎ  Ｐｒｏｕｄｌｅｒの書籍に記載のように一次結合装置ＬＩＮ＿ＣＯＭＢの出力を循環させることによって決定され、またＲ（Δ（ｔ））はローテーションデバイスＲ０の出力を表す。後者のローテーションデバイスＲ０の出力は、先に引用したＭ．Ｍｏｏｎｅｎの書籍「Ａｎ  Ｉｎｔｒｏｄｕｃｔｉｏｎ  ｔｏ  Ａｄａｐｔｉｖｅ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ」に記載の、ＲＬＳベースの技術では典型的な良く知られた方式で、差分項レジスタＺ０およびタップ制御因子レジスタΔ０の内容によって決まる。この依存は、（一次結合および循環であり）全てのキャリアに共通な部分については一次結合装置ＬＩＮ＿ＣＯＭＢによって実施され、キャリアごとに異なる部分についてはローテーションデバイスＲ０によって実施される。数式（１４）に表す係数Ｃ００の更新は、係数更新装置Ｃ００Ｕ内の乗算器Ｍおよび加算器Ａによって行われる。除算の因子δも各キャリアごとに異なり、したがってタップ付き遅延線ＴＤ１’、ＴＤ２’、ＴＤ３’、およびＴＤ４’中で計算しなければならない。第１のタップ付き遅延線ＴＤ１’の場合には、これはローテーションデバイスＲ-１によって行われる。
【００５２】
キャリア毎の周波数領域等化器ＰＣ−ＦＥＱ’の出力サンプルを生成するために使用される差分項Ｚ０、Ｚ１、およびＺ２は、全てのキャリアについて同じであるので、タップ制御因子も全てのキャリアに共通であり、したがって各キャリアごとまたは各タップ付き遅延線ごとに計算する必要はない。したがって、全てのタップ付き遅延線の等化器の係数を初期化するための計算の複雑さは、ＲＬＳベースの初期化技術を使用した場合の１本のタップ付き遅延線の係数を初期化するのに必要とされる計算の複雑さと同等である。計算量の点で、ＲＬＳベースの機構が複雑であると知られていたので、当業者は計算量が複雑になることを予想していたが、ＲＬＳベースの技術の最適な収束特性は、受容できないほど計算コストを増大させることなく得られる。数学的な複雑さをそれほど高めることなくキャリア毎の周波数領域等化器の係数を初期化するために、ＲＬＳベースの係数初期化アルゴリズムを使用することができることは、計算の大部分が全てのキャリアに共通しており、その部分の計算はキャリアの数に関わらず１回だけ実行すればよいという見通しに基づいている。上述のＲＬＳベースの技術を用いれば初期化の収束は１００個未満の訓練シンボルで達成されるが、ＬＭＳベースの技術では数千個の訓練シンボルを処理する必要がある。
【００５３】
さらに、キャリアを組み合わせてグループにすれば、それほど性能に不利にならないようにして、訓練シンボルごとに実行すべき乗算の回数をさらに減少させることができることにも留意されたい。
【００５４】
もう１つの留意点は、前段落に記載のＲＬＳベースのタップ更新機構は、動作中および初期化中に等化器のタップを更新するために使用することができることである。
【００５５】
また、本発明は、ＤＭＴ（離散的多周波数）マルチキャリア変調が使用されるＡＤＳＬ（非同期デジタル加入者線）やＶＤＳＬ（超高速デジタル加入者線）などのマルチキャリア環境の応用分野に適していることにも留意されたい。ただし、本発明の適用可能性は、特定の種類の伝送媒体（ツイストペア電話回線、同軸ケーブル、衛星リンク、…）または特定の種類の物理層転送プロトコル（ＡＤＳＬ、ＶＤＳＬ、…）に限定されない。実際には、本発明はＦＦＴを利用するいかなる種類のマルチキャリアシステムにも適用することができる。
【００５６】
もう１つの留意点は、機能ブロックに関して本発明の実施形態を上記に記載した点である。これらのブロックの機能の説明から、どのようにすれば知られている電子構成部品でこれらのブロックを製造することができるかは、電子デバイス設計の分野の技術者には明らかであろう。したがって、機能ブロックの中身の詳細な構造は与えていない。
【００５７】
特定の装置に関連して本発明の原理について上記に記述したが、この記述は本発明の範囲を限定するものとしてではなく、例示のみを目的としてなされたものであることを明確に理解されたい。
【図面の簡単な説明】
【図１】知られているマルチキャリア受信機ＲＸのブロック図である。
【図２】本発明によるマルチキャリア受信機ＲＸ’の実施形態を示すブロック図である。
【図３】ＲＬＳベースの初期化技術を適用した本発明によるマルチキャリア受信機ＲＸ”の好ましい実施形態を示すブロック図である。
【図１】
0004229530.tif 000016
【図２】
0004229530.tif 000017
【図３】
0004229530.tif 000018