(57)【特許請求の範囲】
【請求項１】
基板を臨む空間にプラズマを形成しながら基板に薄膜を作成するステップと、
薄膜の作成の際に、パルス状の電圧を基板に印加するステップとを含み、
パルス状の電圧の周波数は、プラズマ中のイオンの振動周波数より低く、かつ、パルス状の電圧の波形は、一つのパルス周期において、第１パルスと、第１パルスとは極性の異なる第２パルスとを有し、
第２パルスの幅は、パルス周期から第１パルスの幅を引いた時間よりも短く、第１パルスも第２パルスも印加されない時間帯があるようにパルス状の電圧を制御することを特徴とする薄膜形成方法。
【請求項２】
基板を臨む空間にプラズマを形成しながら基板に薄膜を作成するステップと、
薄膜の作成の際に、パルス周期、パルス幅、及びパルス高さを有するパルス状の電圧を基板に印加するステップとを含み、
パルス状電圧の周波数は、プラズマ中のイオンの振動周波数より低く、かつ、プラズマから基板に入射するイオンの入射エネルギーが、基板に作成する薄膜をスパッタするのに必要な最低限のエネルギーの値であるスパッタリングしきい値を、一つのパルス周期において一時的に越えるようにパルス周期、パルス幅及びパルス高さを制御することを特徴とする薄膜作成方法。
【請求項３】
一つのパルス周期が終わるまでに前記基板の表面電位が浮遊電位まで上昇するように前記パルス状の電圧を制御することを特徴とする請求項１又は２記載の薄膜作成方法。
【請求項４】
排気系によって内部が排気される処理チャンバーと、
処理チャンバー内の所定位置に基板を保持する基板ホルダーと、
処理チャンバー内に所定のプロセスガスを導入するガス導入系と、
処理チャンバー内にプロセスガスのプラズマを発生させるプラズマ発生手段と、
基板ホルダーに接続され、パルス状の電圧を基板に印加するバイアス機構と、
バイアス機構に接続され、パルス状の電圧を制御する制御部とを備え、
制御部は、パルス状の電圧の周波数がプラズマ中のイオンの振動周波数以下であるようにパルス状の電圧を制御するものであり、
制御部は、一つのパルス周期において、第１パルスと、第１パルスとは極性の異なる第２パルスとを含むようにパルス状の電圧を制御するものであり、
制御部は、第２パルスの幅が、パルス周期から第１パルスの幅を引いた時間よりも短く、第１パルスも第２パルスも印加されない時間帯があるようにパルス状の電圧を制御するものであることを特徴とする薄膜作成装置。
【請求項５】
排気系によって内部が排気される処理チャンバーと、
処理チャンバー内の所定位置に基板を保持する基板ホルダーと、
処理チャンバー内に所定のプロセスガスを導入するガス導入系と、
処理チャンバー内にプラズマを発生させるプラズマ発生手段と、
基板ホルダーに接続され、パルス周期、パルス幅、及びパルス高さを有するパルス状の電圧を基板に印加するバイアス機構と、
バイアス機構に接続され、印加するパルス状の電圧を制御する制御部とを備え、
制御部は、パルス状の電圧の周波数がプラズマ中のイオンの振動周波数以下であるようにパルス状の電圧を制御するものであり、
制御部は、プラズマから基板に入射するイオンの入射エネルギーが、基板に作成する薄膜をスパッタするのに最低限必要なエネルギーの値であるスパッタリングしきい値を一つのパルス周期において一時的に越えるようにパルス周期、パルス高さ及びパルス幅を制御するものであることを特徴とする薄膜作成装置。
【請求項６】
前記制御部は、一つのパルス周期が終わるまでに前記基板の表面電位が浮遊電位まで上昇するよう前記パルス状の電圧を制御するものであることを特徴とする請求項４又は５記載の薄膜作成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願の発明は、スパッタリングやプラズマ化学蒸着（プラズマＣＶＤ）のような、基板の表面に所定の薄膜を作成する方法及び装置に関する。
【０００２】
【従来の技術】
スパッタリングやＣＶＤのような薄膜作成プロセスは、ＬＳＩを始めとする各種電子デバイスや液晶ディスプレイ等の表示装置の製造で多く行われている。このうち、半導体デバイスの分野では、デバイスの集積化と微細化はますます進んでいる。デバイスの微細化は、製造工程に新しい技術を要求する。即ち、微細なホール内への充分な量の膜の埋込や、デバイス構造における段差を軽減する工夫、及び、高電流密度を原因とした発熱やエレクトロマイグレーションによる断線の予防などである。とりわけ、アスペクト比（ホールの開口の直径又は幅に対するホールの深さの比）が高い微細なホールの底部に被覆性良く十分な厚さのバリア膜を形成する技術は、これからの半導体デバイス製造の鍵を握る技術である。
【０００３】
バリア膜は、下地材料と配線材料との相互浸食や拡散防止（バリア性の確保）のほか、導電性の確保、密着性の確保のために使用される。バリア膜には、チタン膜と窒化チタン膜との積層膜、タンタル膜、窒化タンタル膜、又は、タンタル膜と窒化タンタル膜の積層膜などが用いられる。
高アスペクト比の微細なホールの内面へのバリア膜の成膜方法として、現在、基板をバイアスしながら成膜するイオン化スパッタ法やプラズマＣＶＤ法などが注目されている。従来の方法の一例として、イオン化スパッタ法について図９を使用して説明する。図９は、従来の薄膜作成装置の一例であるイオン化スパッタ装置の概略構成を示す正面図である。
【０００４】
図９に示す装置は、排気系１１によって内部が排気される処理チャンバー１と、処理チャンバー１内の所定位置に基板９を保持する基板ホルダー２と、処理チャンバー１内に所定のプロセスガスを導入するガス導入系３と、処理チャンバー１内にプラズマを発生させるプラズマ発生手段とを備えている。プラズマ発生手段は、処理チャンバー１内に被スパッタ面が露出するようにして設けられたターゲット４１を有するカソード４と、ターゲット４１に所定の電圧を印加してスパッタ放電を生じさせることによりプラズマを発生させるスパッタ電源５とから主に構成されている。
【０００５】
スパッタ電源５には、１３．５６ＭＨｚ程度の周波数の高周波電圧をターゲット４１に印加するものが採用されている。ガス導入系３によって処理チャンバー１内に所定のプロセスガスを導入し、スパッタ電源５によってターゲット４１に高周波電圧を印加すると、プロセスガスに高周波放電が生じてプラズマが発生する。スパッタ電源５とターゲット４１の被スパッタ面との間には、不図示の整合器等によるキャパシタンスが存在している。キャパシタンスを介して高周波電圧を印加すると、キャパシタンスの充放電にプラズマ中の電子及びイオンが作用し、電子とイオンの移動度の違いから、自己バイアス電圧がターゲット４１に生ずる。自己バイアス電圧は、高周波電圧に重畳した負の直流分の電圧であり、この自己バイアス電圧によりイオンがプラズマから引き出されてターゲット４１に入射する。この結果、ターゲット４１がスパッタされる。
【０００６】
スパッタによってターゲット４１から放出された粒子（通常は原子の状態、以下、スパッタ粒子又はスパッタ原子と呼ぶ）は、処理チャンバー１内を飛行して基板９の表面に達する。スパッタ粒子の到達が重なると、薄膜に成長する。そして、所定時間スパッタリングを行うことで所定の厚さの薄膜が基板９の表面に作成される。
また、上記スパッタ電源５は、スパッタによってターゲット４１から放出されるスパッタ粒子をイオン化させるイオン化手段に兼用されている。スパッタ電源５として上述のような高周波電源を用いると、プラズマ中の電子がスパッタ粒子に衝突してスパッタ粒子をイオン化させる効率が増す。尚、イオン化手段としては、スパッタ粒子の飛行経路の途中に設けた高周波電極に高周波電圧を印加する構成が採用されることがある。
【０００７】
また一方、プラズマ中のイオンが基板９に入射するよう基板９をバイアスするバイアス機構６が設けられている。「バイアス」とは、プラズマの空間電位に対して基板９の表面に所定の電位を与え、プラズマ中のイオンを基板９に入射させるようにすることである。
基板ホルダー２は、接地電位に維持される金属製のホルダー本体２１と、ホルダー本体２１に固定した誘電体ブロック２２等から構成されている。誘電体ブロック２２内には、バイアス電極２３が設けられている。従来の装置におけるバイアス機構６は、バイアス電極２３に接続されたバイアス電源６１等から主に構成されている。
【０００８】
バイアス機構６を使用しながらスパッタリングを行うと、イオン化したスパッタ粒子（以下、イオン化スパッタ粒子）の作用によってホール内への被覆性が向上する効果がある。以下、この点を図１０を使用して説明する。図１０は、従来の方法及び装置における基板９の表面電位について説明する図であり、（１）はバイアス電極２３に印加される電圧、（２）は基板９の表面電位を示している。
【０００９】
まず、基板９は、基板ホルダー２の一部である誘電体ブロック２２の上に載置される。従って、プラズマに晒された基板９の表面電位（以下、基板表面電位Ｖs）は、まず浮遊電位となる。浮遊電位（図１０（２）にＶfとして示す）は、数ボルト程度の負の電位である。尚、浮遊電位Ｖｆによるシース電界の強度は、プラズマ密度に依存する。そして、プラズマ密度は、スパッタ電源５として用いた高周波電源の出力に依存する。
一方、プラズマの空間電位は（図１０（２）にＶpとして示す）０Ｖないし数十ボルト程度までの正の電位である。プラズマ空間電位Ｖpが多少正にシフトするのは、電子が基板ホルダー２などの表面に移動した結果、バランスを取ろうとするためであると考えられている。このような空間電位Ｖpであるプラズマと、浮遊電位Ｖfが与えられた基板９との間には、基板９に向かって徐々に電位が下がるシース電界が生ずる。シース電界の向きは基板９に垂直であり、イオン化スパッタ粒子はこのシース電界によって加速され、基板９にほぼ垂直に入射する。この結果、ホールの底面まで達するイオン化スパッタ粒子が多くなり、ホールの底面への成膜速度が増す。
【００１０】
しかしながら、ターゲット４１から放出されるスパッタ粒子のすべてがイオン化される訳ではなく、中性スパッタ粒子も基板９に相当量到達する。この中性スパッタ粒子は、シース電界によって影響を受けず、様々な角度で基板９に入射する。この結果、ホールの開口の縁の部分は、このようなスパッタ粒子によって堆積量が多くなり、オーバーハングと呼ばれる隆起が形成され易い。オーバーハングが形成されると、ホールの開口が小さくなり、アスペクト比が見かけ上高くなってしまう。アスペクト比が高くなると、ホール内に進入できるスパッタ粒子の量が減るため、ホールの底面の被覆性が低下してしまう。
【００１１】
一方、バイアス電源６１には、スパッタ電源５と同様に１３．５６ＭＨｚ程度の周波数の高周波電源が使用されている。従って、プラズマが発生している状態で、バイアス電源６１を動作させると、図１０（２）に示すように、電子とイオンの移動度の違いから基板９に自己バイアス電圧Ｖdcが与えられる。この結果、自己バイアス電圧Ｖdcによる電界が浮遊電位Ｖfによる電界に重畳された状態となる。自己バイアス電圧は前述した通り負の直流分の電圧であるから、シース電界がさらに高くなり、イオンの入射エネルギーが増す。
【００１２】
尚、実際には、バイアス電極２３に印加される電圧（以下、電極印加電圧）Ｖeは高周波電圧であり、この高周波電圧による電界があるため、基板表面電位Ｖsは、図１０（２）中に点線で示すように正弦波状に変化している。そして、浮遊電位Ｖfと基板表面電位Ｖsとの差が自己バイアス電圧Ｖdcになっている。
しかしながら、基板表面電位Ｖsの変化の周波数は１３．５６ＭＨｚであり、プラズマのイオン振動数（１０10個／ｃｍ3程度の密度のＡｒプラズマの場合は約３．３ＭＨｚ）よりも充分に高い。従って、イオンの挙動を問題にする場合には高周波成分は無視してよい。つまり、高周波電界に追随してイオンが移動する前に電界の向きが変わってしまうので、高周波電界は全体としてイオンの移動には影響を与えない。従って、イオンを移動させる主たる電界は、自己バイアス電圧Ｖdcによる電界と浮遊電位Ｖfによる電界である。尚、浮遊電位Ｖｆも電子とイオンの移動度の差によって生ずるものであるから、「自己バイアス電圧」の一種と考えることも可能である。この場合は、図１０（２）に示す基板表面電位Ｖｓの直流分全体が自己バイアス電圧ということになる。
【００１３】
上記のように、入射イオンのエネルギーが高くなると、プロセスガスのイオンの入射エネルギーが、堆積した膜をスパッタする際のスパッタリングしきい値を越えるようになり、オーバーハングの部分の堆積膜を再スパッタすることが可能となる。オーバーハングの再スパッタにより、ホールの開口が減少するのが防止され、また、再スパッタにより放出されたスパッタ粒子がホール内に落下するため、ホールの内面（底面又は側面）の被覆性が向上する。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来の方法及び装置では、以下のような問題があった。
即ち、上述したように自己バイアス電圧の印加によってシース電界の強度を高くする結果、プロセスガスのイオンによってオーバーハングの部分が再スパッタされ、ホールの内面の被覆性を高くできる。しかし、イオンはオーバーハングの部分以外のところにも高いエネルギーで入射し、堆積した又は堆積しつつある薄膜をスパッタしてしまう。このため、全体の成膜速度が遅くなり、生産性を低下させてしまう。
【００１５】
また、プロセスガスのイオンが高エネルギーで入射する結果、プロセスガスのイオンが薄膜中に混入し、作成された薄膜の品質を低下させる問題がある。特に、膜厚が薄くなり易いホールの底面では、入射イオンが薄膜を突き抜けて下地層中にまで達してしまう場合もある。さらに、イオンの入射量が多くなると、電荷が過剰に蓄積されることになり、デバイスの電気的ダメージの問題も生ずる。
【００１６】
本願の発明は、このような課題を解決するために成されたものであり、微細なホールの内面への被覆性を向上させつつ成膜速度の低下を抑制することを第一の課題とし、また、作成される薄膜の品質や製造されるデバイスの特性等を損なうことを防止することを第二の課題とする。
【００１７】
【課題を解決するための手段】
上記第二の課題を解決するため、本願の請求項１記載の発明は、基板を臨む空間にプラズマを形成しながら基板に薄膜を作成するステップと、
薄膜の作成の際に、パルス状の電圧を基板に印加するステップとを含み、
パルス状の電圧の周波数は、プラズマ中のイオンの振動周波数より低く、かつ、パルス状の電圧の波形は、一つのパルス周期において、第１パルスと、第１パルスとは極性の異なる第２パルスとを有し、
第２パルスの幅は、パルス周期から第１パルスの幅を引いた時間よりも短く、第１パルスも第２パルスも印加されない時間帯があるようにパルス状の電圧を制御するという構成を有する。
上記第一の課題を解決するため、請求項２記載の発明は、基板を臨む空間にプラズマを形成しながら基板に薄膜を作成するステップと、
薄膜の作成の際に、パルス周期、パルス幅、及びパルス高さを有するパルス状の電圧を基板に印加するステップとを含み、
パルス状電圧の周波数は、プラズマ中のイオンの振動周波数より低く、かつ、プラズマから基板に入射するイオンの入射エネルギーが、基板に作成する薄膜をスパッタするのに必要な最低限のエネルギーの値であるスパッタリングしきい値を、一つのパルス周期において一時的に越えるようにパルス周期、パルス幅及びパルス高さを制御するという構成を有する。
上記第一又は第二の課題を解決するため、請求項３記載の発明は、上記請求項１又は２の構成において、一つのパルス周期が終わるまでに前記基板の表面電位が浮遊電位まで上昇するように前記パルス状の電圧を制御するという構成を有する。
上記第二の課題を解決するため、請求項４記載の発明は、排気系によって内部が排気される処理チャンバーと、
処理チャンバー内の所定位置に基板を保持する基板ホルダーと、
処理チャンバー内に所定のプロセスガスを導入するガス導入系と、
処理チャンバー内にプロセスガスのプラズマを発生させるプラズマ発生手段と
基板ホルダーに接続され、パルス状の電圧を基板に印加するバイアス機構と、
バイアス機構に接続され、パルス状の電圧を制御する制御部とを備え、
制御部は、パルス状の電圧の周波数がプラズマ中のイオンの振動周波数以下であるようにパルス状の電圧を制御するものであり、
制御部は、一つのパルス周期において、第１パルスと、第１パルスとは極性の異なる第２パルスとを含むようにパルス状の電圧を制御するものであり、
制御部は、第２パルスの幅が、パルス周期から第１パルスの幅を引いた時間よりも短く、第１パルスも第２パルスも印加されない時間帯があるようにパルス状の電圧を制御するものであるという構成を有する。
上記第一の課題を解決するため、請求項５記載の発明は、排気系によって内部が排気される処理チャンバーと、
処理チャンバー内の所定位置に基板を保持する基板ホルダーと、
処理チャンバー内に所定のプロセスガスを導入するガス導入系と、
処理チャンバー内にプラズマを発生させるプラズマ発生手段と
基板ホルダーに接続され、パルス周期、パルス幅、及びパルス高さを有するパルス状の電圧を基板に印加するバイアス機構と、
バイアス機構に接続され、印加するパルス状の電圧を制御する制御部とを備え、
制御部は、パルス状の電圧の周波数がプラズマ中のイオンの振動周波数以下であるようにパルス状の電圧を制御するものであり、
制御部は、プラズマから基板に入射するイオンの入射エネルギーが、基板に作成する薄膜をスパッタするのに最低限必要なエネルギーの値であるスパッタリングしきい値を一つのパルス周期において一時的に越えるようにパルス周期、パルス高さ及びパルス幅を制御するものである前記パルス状の電圧は、誘電体を介在させながら基板に対して間接的に印加されるという構成を有する。
上記第一又は第二の課題を解決するため、本願の請求項６記載の発明は、上記請求項４又は５の構成において、前記制御部は、一つのパルス周期が終わるまでに前記基板の表面電位が浮遊電位まで上昇するよう前記パルス状の電圧を制御するものであるという構成を有する。
【００１８】
【発明の実施の形態】
以下、本願発明の実施の形態について説明する。以下の説明では、従来と同様に、イオン化スパッタを例にして説明する。
図１は、本願発明の第一の実施形態の薄膜作成装置の概略構成を示す正面図である。図１に示す装置は、排気系１１によって内部が排気される処理チャンバー１と、処理チャンバー１内の所定位置に基板９を保持する基板ホルダー２と、処理チャンバー１内に所定のプロセスガスを導入するガス導入系３と、処理チャンバー１内にプラズマＰを発生させるプラズマ発生手段とを備えている。プラズマ発生手段は、処理チャンバー１内に被スパッタ面が露出するようにして設けられたターゲット４１を有するカソード４と、ターゲット４１に所定の電圧を印加してスパッタ放電を生じさせることによりプラズマＰを発生させるスパッタ電源５とから構成されている。
【００１９】
本実施形態の装置においても、スパッタ電源５は、１３．５６ＭＨｚ程度の周波数の高周波電源であり、イオン化手段に兼用されている。そして、プラズマ中のイオンが基板９に入射するよう基板９の表面をバイアスするバイアス機構６が設けられている。
本実施形態の装置の大きな特徴点は、バイアス機構６が、パルス状の電圧をバイアス電極２３に印加することでバイアスを行うものであり、このパルス状の電圧印加を制御する制御部６２が設けられている点である。以下、この点を具体的に説明する。
【００２０】
本実施形態におけるバイアス機構６は、図１に示すように、商用交流入力を所定の直流に変換する直流電源回路６３と、直流電源回路６３の出力をパルス状に変換してパルス状の電圧を発生させるパルス発生回路６４と、直流電源回路６３やパルス発生回路６４の動作を制御する制御部６２と、制御部６２に制御信号を入力する入力部６５とから主に構成されている。そして、基板ホルダー２の一部を成す誘電体ブロック２２内には、同様にバイアス電極２３が設けられており、パルス発生回路６４の出力電圧は、バイアス電極２３に印加されるようになっている。
【００２１】
直流電源回路６３は、スイッチングレギュレータ方式等を採用した回路であり、所定の大きさの負の直流電圧を出力するものである。パルス発生回路６４は、トランジスタを使用して後述するような方形波パルスをスイッチングによって発生させるようになっている。
【００２２】
制御部６２は、直流電源回路６３に制御信号を送るパルス高さ制御回路６２１と、パルス発生回路６４に制御信号を送るパルス発生制御回路６２２とを有している。制御部６２の構成について、図２を使用して説明する。図２は、図１に示すバイアス機構６によってバイアス電極２３に与えられる電圧（電極印加電圧）及びプラズマの作用によって生ずる基板表面電位の変化について説明した図であり、（１）が電極印加電圧Ｖe、（２）が基板表面電位Ｖsの変化を示している。電極印加電圧Ｖeは、パルス発生回路６４の出力電圧である。この電圧は、図２に示すように、周期Ｔ、パルス幅ｔ、パルス高さｈの極性が負である方形波パルスである。
【００２３】
図１に示すパルス高さ制御回路６２１は、入力部６５から入力された値に従い、直流電源回路６３の出力電圧を制御し、このパルス高さｈを所定の値にするようになっている。例えば、直流電源回路６３内の不図示の基準電圧発生回路に制御信号を送り、基準電圧を所定の値に変更するよう構成される。また、パルス発生制御回路６２２は、入力部６５から入力された値に従い、パルス発生回路６４にトリガー信号等の所定の制御信号を送り、トランジスタのスイッチング動作を制御する。この結果、前述したような方形波パルスが出力されるようになっている。
入力部６５からは、周期Ｔ、パルス幅ｔ、パルス高さｈのデータが入力される。これらのデータは、基板９の表面への成膜が最適となるよう予め定められる。この点について、以下に説明する。
【００２４】
上記データの選定で重要な第一の点は、パルスの周波数がプラズマ中のイオンの振動周波数より低くなるようにパルス周期Ｔが定められている点である。イオン振動数は例えば密度１０10個／ｃｍ-3のＡｒプラズマの場合は前述した通り３．３ＭＨｚである。図２（１）に示す電極印加電圧Ｖeの周波数は、これより低い例えば５ｋＨｚ〜３ＭＨｚ程度とされる。周期で言うと、０．３μ秒〜２００μ秒程度である。
【００２５】
従来は、電極印加電圧Ｖeの周波数がイオン振動数より充分に高かったため、それがプラズマ中のイオンの挙動に影響を与えることがないとして無視したが、本実施形態では、イオン振動数より低いために無視できない。つまり、パルス状の電極印加電圧Ｖeによるイオンの移動が基板表面電位Ｖsに影響を与える。
さらに詳しく説明すると、電極印加電圧Ｖeのパルスがオンになり、バイアス電極２３の電位が負になると、誘電体ブロック２２のキャパシタンスを介して図２（２）に示すように基板９の表面に負の電位が誘起される。そして、この電位によってプラズマ中のイオンが基板９の表面に引き寄せられて入射する。従って、入射イオンによって基板表面電位Ｖsは図２（２）に示すように徐々に上昇する。
【００２６】
そして、電極印加電圧Ｖeのパルスがオフになると、その時点でＶsの上昇は停止する。しかしながら、その時点での基板表面電位Ｖsは、バックグラウンドとして存在する浮遊電位Ｖfよりもさらに低いため、パルスがオフになった以降も上昇を続け、浮遊電位Ｖfに達すると上昇が止まる。つまり、浮遊電位Ｖfは、表面へのイオンと電子の入射が平衡に達する電位であり、電子の高い移動度のため数ボルト程度の負の電位である。パルスがオフなった時点では基板表面電位Ｖsは浮遊電位Ｖfよりも低く、イオンと電子の入射が平衡に達するまで基板表面電位Ｖsは上昇する。その後、次のパルスがオンされると、基板表面電位Ｖsは同様の変化を繰り返す。
【００２７】
パルス周期Ｔ、パルス幅ｔ及びパルス高さｈの選定で重要な二番目の点は、一つのパルス周期Ｔが終わるまでに基板表面電位Ｖsが浮遊電位Ｖfまで上昇するよう定められることである。この点について、図３を使用して説明する。図３は、基板表面電位Ｖsの上昇パターンについて説明した図である。
【００２８】
図３には、三つの基板表面電位Ｖsの上昇パターンが描かれている。パターンａは、パルス幅ｔの時間経過後、周期Ｔの終わりまでにＶsがＶfに達するものであり、上述した上昇パターンである。また、パターンｂは、パルス幅ｔの時間内にＶfに達する上昇パターンである。さらに、パターンｃは、周期Ｔの終わりまでにはＶfに達しない上昇パターンである。
パターンｃの場合、浮遊電位Ｖfにまで上昇する前に次のパルスがバイアス電極２３に印加されるため、基板９や誘電体ブロック２２の表面の残留電荷量が経時的に多くなってしまう問題がある。つまり、パルスの印加のたびに基板９の表面や誘電体ブロック２２の表面の残留電荷量が多くなっていく。
【００２９】
残留電荷量がある程度以上に多くなると、処理チャンバー１等の接地電位である部材表面との間でアーク放電を生じたり、誘電体ブロック２２に絶縁破壊を生じさせてホルダー本体２１にリーク電流を流したりすることがある。アーク放電は、処理チャンバー１内の部材を損傷したり、基板９を汚損する材料を放出させたりする原因となる。また、誘電体ブロック２２の絶縁破壊は、誘電体ブロック２２の破損につながったり寿命を早めたりする原因となる。さらに深刻なのは、基板９の表面の残留電荷量が多くなると、基板９の表面又は内部に形成されている絶縁層を絶縁破壊し、重大な回路欠陥を招いてしまうことである。
【００３０】
このようなことから、基板表面電位Ｖsの上昇は、パターンａ又はパターンｂによることが好ましい。基板表面電位Ｖsの上昇は、イオン入射による表面電荷の緩和によって生ずるから、どのような上昇パターンになるかは、プラズマ密度にも依存する。プラズマ密度は、処理チャンバー１内の圧力及びスパッタ電源５の出力等の条件により決まる。これらの条件は、必要な成膜速度との関連で決まってしまうので、そのような条件下においてパターンａ又はパターンｂとなるように、パルス周期Ｔ、パルス幅ｔ及びパルス高さｈを定める。
具体的には、ダミーの基板を使用しながら実際の成膜条件と同じ条件でスパッタリングを行い、基板表面電位Ｖsの変化を測定する。そして、パルス周期Ｔの終わりに基板表面電位Ｖsが浮遊電位Ｖfと同程度まで上昇する範囲を調査し、その範囲でパルス周期Ｔ、パルス幅ｔ及びパルス高さｈを定めるようにする。
【００３１】
パルス周期Ｔ、パルス幅ｔ及びパルス高さｈの選定で重要な三番目の点は、これらが、作成される薄膜のスパッタリングしきい値との関係で定められている点である。この点について、図２及び図４を使用して説明する。図４は、スパッタリングしきい値について説明する図である。
【００３２】
図４は、ある固体表面に対して入射するイオンのエネルギーに対するスパッタ率の比を表したものであり、横軸はイオンの入射エネルギー（ｅＶ）、縦軸はスパッタ率（１個の入射イオンに対して放出されるスパッタ原子の数の比）を示している。図４に示すように、イオンの入射エネルギーがある値以上でないと、スパッタ原子が放出されず、スパッタリングが起きない。この値が、スパッタリングしきい値である。例えば、チタンの場合は２０ｅＶ程度である。尚、イオンの入射エネルギーがある限度以上に高くなると、スパッタ率は下がるが、これは、イオンが固体の内部に侵入してしまう現象（イオンインプランテーション）を示している。
【００３３】
前述した通り、基板９へのイオンの入射は、プラズマＰと基板９との間のシース電界によって行われる。プラズマ空間電位Ｖpは、０ないし数十ボルト程度までの正の電位である。図２（２）中、プラズマ空間電位Ｖpを点線で示す。尚、プラズマ空間電位Ｖpや、基板表面電位Ｖsは、スパッタ電源５によって設定される高周波電界の影響を受け、高周波成分が実際には乗っている。しかし、この高周波の周波数は１３．５６ＭＨｚであり、イオン振動数より充分に高いので同様に無視する。
【００３４】
図２（２）に示すように電位が変化する基板９の表面に対しては、プラズマ空間電位Ｖpと基板表面電位Ｖsとの差によって生ずるシース電界によりイオンが加速されて入射する。シース電界が低いうちは、イオンの入射エネルギーは弱く、基板９の表面をスパッタするには至らない。しかし、入射エネルギーが高くなり、スパッタリングしきい値以上になると、基板９の表面がスパッタされるようになる。この際のスパッタリングしきい値のエネルギーで入射させるシース電界をしきい値電界Ｅthとする。
【００３５】
図２（２）において、プラズマ空間電位Ｖpはほぼ一定とみて良いから、シース電界の強度は基板表面電位Ｖsによって決められることになる。この際、しきい値電界Ｅthになる際の基板表面電位を、しきい値電位Ｖsthとする。電極印加電圧Ｖeのパルス周期Ｔ、パルス幅ｈ、パルス高さｈは、電極印加電圧Ｖeの一つのパルス周期Ｔの時間中、一時的に基板表面電位Ｖsがしきい値電位Ｖsthを越えて低くなるように定められている。
【００３６】
このような基板表面電位Ｖsの変化がもたらす結果について、従来の場合と比較しながら説明する。図１０（２）には、図２（２）と同様に、しきい値電位Ｖsthが書き入れられている。図１０（２）から分かるように、従来の場合、基板表面電位Ｖsは、しきい値電位Ｖsthを常に越えて低くなっている。従って、基板９の表面には、スパッタリングしきい値以上のエネルギーを持つイオンが常に入射しており、薄膜の再スパッタが時間的に連続して常に起きている。このため、基板表面電位Ｖsがしきい値電位Ｖsthを僅かに越えただけでも、時間積分した再スパッタ量は多くなってしまう。この結果、どうしても過剰な再スパッタによる成膜速度の低下の問題や薄膜中へのイオンの混入等の問題が起きやすい。
【００３７】
従来の場合でも、バイアス電源６１として設けられた設けられた高周波電源やスパッタ電源５の出力を調整したり、圧力を調整したりすることで、自己バイアス電圧Ｖdcの大きさを調整し、これによって再スパッタの量を制御することはある程度可能である。しかしながら、図１０（２）から容易に理解されるように、従来の技術では、本質的に再スパッタが時間的に連続して常時生ずるか、又は、全く生じないかの二つの選択しかできない。このため、最適な再スパッタ量（又は再スパッタ速度）になるようにする制御は極めて困難である。
【００３８】
一方、図２（２）では、基板表面電位Ｖsがしきい値電位Ｖsthより低くなるのは、一つのパルス周期Ｔのうちの一時的な時間帯に限られている。これは、しきい値電位Ｖsthが浮遊電位Ｖfより低いものであり、Ｖsは上述した通りパルス周期Ｔの終わりにはＶfまで回復することから、当然の結果である。Ｖsがパルス周期Ｔにおいて一時的にＶsthより低くなるということは、入射イオンによる基板９のスパッタリングは、断続的に起こることになる。この点が、従来の技術との大きな相違である。
【００３９】
一つのパルスＴにおいてスパッタリングが起こる時間帯、即ち、基板表面電位Ｖsがしきい値電位Ｖsthより低くなる時間帯（図２（２）にｔｓで示す）は、パルスがオンになった当初に基板表面電位Ｖsが到達する値（以下、パルス初期電位Ｖso）、イオンの入射によって基板表面電位Ｖsが緩和されて上昇する速度、及び、パルス幅ｔに依存する。基板表面電位Ｖsが上昇する速度はプラズマ密度に依存し、プラズマ密度は圧力やスパッタ電源５の出力等に依存する。それらが一定であるとすると、時間帯ｔｓは、パルス初期電位Ｖsoの大きさとパルス幅ｔにより決まる。
パルス初期電位Ｖsoは、電極印加電圧Ｖeのパルス高さｈと、誘電体ブロック２２の誘電率ε及び形状寸法とによって決まる。誘電体ブロック２２の誘電率εや形状寸法は一定であるから、結局、時間帯ｔｓの長さは、パルス高さｈ及びパルス幅ｔにより制御できることになる。
【００４０】
パルス高さｈ及びパルス幅ｔは、前述したのと同じように実際の成膜と同じ条件で成膜実験を行い、成膜速度やボトムカバレッジ率などの成膜特性が所定の値になるようなパルス高さｈ及びパルス幅ｔを求めて定める。高アスペクト比のホールの内面への被覆率を高めるには、前述したようにオーバーハングが再スパッタされる量を多くしてやればよい。このためには、図２（２）に示すｔｓを長くすればよい。ｔｓを長くすれば、基板表面電位Ｖsがしきい値電位Ｖsthより低くなっている時間が長くなり、時間積分した再スパッタ量が多くなる。
【００４１】
しかしながら、再スパッタ量が多くなると、前述したように全体の成膜速度が低下してしまう。この点を勘案して、ホール内面の被覆率と成膜速度が両立した最適な結果をもたらすパルス高さｈ及びパルス幅ｔを実験的に求めて定める。いずれにしても、従来のような再スパッタが常時生ずるか全く生じないかという二者択一的な制御ではなく、再スパッタが断続的に生じ、各周期の再スパッタの時間幅を調整することができるので、最適な結果が得られる値が容易に選定可能である。
【００４２】
以上のパルス周期Ｔ、パルス幅ｔ及びパルス高さｈの選定について、以下にまとめて記載する。
（１）パルス周期Ｔは、パルスの周波数がイオン振動数よりも低くなるように選定する。
（２）パルス周期Ｔ、パルス幅ｔ及びパルス高さｈは、パルス周期Ｔの終わりまでには基板表面電位Ｖsが浮遊電位Ｖfと同程度まで回復するよう選定する。
（３）パルス幅ｔ及びパルス高さｈは、ホールの被覆率と成膜速度が両立した最適な結果をもたらすよう選定する。
【００４３】
以上のように選定したパルス周期Ｔ、パルス幅ｔ及びパルス高さｈは、入力部６５から制御部６２に入力され、制御部６２内の不図示のメモリに記憶されるようになっている。そして、パルス高さｈのデータは、パルス高さ制御回路６２１から直流電源回路６３に送られ、直流電源回路６３の出力電圧がそのデータに一致するよう制御される。また、パルス周期Ｔ及びパルス幅ｔのデータは、パルス発生制御回路６２２からパルス発生回路６４に送られ、パルス発生回路６４の出力パルス周期及び幅がそれらのデータに一致するよう制御される。
【００４４】
次に、本実施形態の薄膜作成装置の他の構成について説明する。
本実施形態の装置は、バリア膜を作成する装置として構成されている。従って、ターゲット４１は、チタン製又はタンタル製等である。ガス導入系３としては、アルゴンの他、窒素を導入するよう構成される場合もある。窒素を導入しながらスパッタリングを行うと、窒素とターゲット４１の材料との反応が生じ、窒化チタン膜や窒化タンタル膜等がバリア膜として作成できる。
【００４５】
また、ターゲット４１の背後（被スパッタ面とは逆側）には、磁石ユニット４２が設けられている。磁石ユニット４２は、ターゲット４１とともにカソード４を構成する部材である。磁石ユニット４２は、マグネトロンスパッタリングを可能にするため設けられている。マグネトロンスパッタリングは、ターゲット４１を介して設定される電界に直交する磁界を設定し、電子をマグネトロン運動させることにより高効率の放電を達成するものである。高効率の放電により、比較的低い圧力でも高い成膜速度で成膜ができ、高品質の薄膜を高い生産性で作成できるというメリットがある。
【００４６】
磁石ユニット４２は、中央に設けられた中心磁石４２１と、中心磁石４２１を取り囲むリング状の周辺磁石４２２と、中心磁石４２１と周辺磁石４２２とを繋ぐヨーク４２３とから構成されている。中心磁石４２１と周辺磁石４２２との間には、図１に示すようにターゲット４１を貫いて膨らむ磁力線４２４が設定される。この磁力線４２４は、その膨らんだ頂点の付近等で電界（電気力線）に直交し、マグネトロンスパッタリングが達成される。
【００４７】
また、基板ホルダー２のホルダー本体２１内には、基板９を所定温度に加熱する加熱機構２４が設けられている。加熱機構２４は、基板９を１００〜５００℃程度に加熱し、成膜速度を高くするようにしている。加熱機構２４には、ジュール発熱方式のものが例えば使用できる。
尚、基板ホルダー２と基板９との間の接触性を向上させて加熱効率を良くするなどのため、基板９は基板ホルダー２に静電吸着されることが好ましい。本実施形態の装置では、前述した電極印加電圧Ｖeにより誘電体ブロック２２の表面に静電気が誘起され、この静電気によって基板９を静電吸着することが可能である。
【００４８】
また、ターゲット４１と基板９との間の空間には、防着シールド７１が設けられている。防着シールド７１は、処理チャンバー１の内面へのスパッタ粒子の付着を防止するためのものである。さらに、基板ホルダー２に保持された基板９の周囲に位置するようにしてリングシールド７２が設けられている。リングシールド７２は、プラズマの不必要な場所への拡散やスパッタ粒子の不必要な場所への付着を防止するためのものである。
【００４９】
次に、実施形態の方法の説明も兼ねて、上記構成に係る本実施形態の装置の動作について説明する。
まず、基板９は、不図示の搬送ロボットにより不図示のゲートバルブを通して処理チャンバー１内に搬入され、基板ホルダー２の表面（即ち、誘電体ブロック２２の表面）の所定位置に保持される。そして、不図示のゲートバルブが閉じ、排気系１１によって処理チャンバー１内が所定の圧力に排気されているのが確認されると、ガス導入系３が動作して処理チャンバー１内に所定のプロセスガスが所定の流量で導入される。基板ホルダー２内の加熱機構２４は、基板９を所定の温度まで予め加熱する。
【００５０】
この状態でスパッタ電源５が動作し、スパッタ放電が生じてターゲット４１がスパッタされ、プラズマＰが生成される。同時に、バイアス機構６が動作し、バイアス電極２３に前述したようなパルス状の電極印加電圧Ｖeが印加される。スパッタ放電によってターゲット４１から放出されたスパッタ粒子が基板９に達し、薄膜を堆積させる。
【００５１】
この際、スパッタ放電によりターゲット４１から放出されたスパッタ粒子は、プラズマＰ中でイオン化してイオン化スパッタ粒子となる。イオン化スパッタ粒子は、シース電界によって加速されて基板９により垂直に多く入射する。この結果、微細なホールの内面への被覆性が高まる。そして、バイアス電極２３に与えられる電極印加電圧Ｖeのパルス周期Ｔ、パルス幅ｔ、パルス高さｈが前述したように制御される。
このようにして所定時間成膜を行った後、スパッタ電源５、バイアス機構６、加熱機構２４の動作を止める。その後、処理チャンバー１内を再度排気した後、不図示の搬送ロボットによって基板９を処理チャンバー１から取り出す。
【００５２】
以上の構成及び動作に係る本実施形態の方法及び装置では、バイアス電極２３にパルス状の電圧を印加することで基板９の表面がバイアスされる上、パルス周期Ｔ、パルス幅ｔ、パルス高さｈが前述したように制御されるので、過度の再スパッタによる成膜速度の低下や基板９の表面の蓄積電荷量の増大等の問題が抑制される。
【００５３】
また、従来のように高周波電圧ではなくパルス状の電圧を印加して基板９をバイアスする構成は、プラズマの状態を乱すことなく制御や調整が行えるという意味で好適となっている。従来のような１３．５６ＭＨｚ程度の高い周波数の高周波電圧を印加して基板９をバイアスすると、高周波がプラズマを励起し、基板９の表面付近のプラズマ密度を高くするよう作用する。この場合、基板表面電位Ｖsの調整のため高周波の周波数や出力を調整したりすると、基板９の表面付近でプラズマ密度が大きく変わってしまい、再現性が低下する問題がある。一方、本実施形態のように、パルス状の電圧でしかもその周波数がイオン振動数よりも低いものを印加する場合、基板９の表面付近のプラズマを励起する作用は少ないので、前述のようにパルス幅等を調整しても再現性が低下する問題はない。
【００５４】
次に、本願発明の方法及び装置の第二の実施形態について説明する。
図５は、本願発明の第二の実施形態の薄膜作成装置の概略構成を示す正面図である。この第二の実施形態の装置は、バイアス機構６の構成が第一の実施形態と異なるのみである。第二の実施形態におけるバイアス機構６は、イオン入射用のパルスに加えて緩和用のパルスを含む波形のパルス状の電圧をバイアス電極２３に印加するよう構成されている。
【００５５】
具体的には、バイアス機構６は、商用交流入力から所定の周期及び幅の方形波を発生させる方形波発生回路６６１と、方形波発生回路６６１の出力のうちの−側の出力電圧を調整する−側電圧調整回路６６２と、方形波発生回路６６１の出力のうちの＋側の出力電圧を調整する＋側電圧調整回路６６３と、＋側のパルス幅を調整する＋側パルス幅調整回路６６４と、方形波発生回路６６１、−側電圧調整回路６６２、＋側電圧調整回路６６３及び＋側パルス幅調整回路６６４の動作を制御する制御部６２と、制御部６２に制御信号を入力する入力部６５とから主に構成されている。そして、同様に、基板ホルダー２の一部を成す誘電体ブロック２２内には、同様にバイアス電極２３が設けられており、バイアス機構６の出力電圧は、バイアス電極２３に印加されるようになっている。
【００５６】
方形波発生回路６６１には、例えば、商用交流入力を所定の周波数の交流に変換し、この交流からシュミットトリガ回路によって所定の周期及び幅の方形波を発生させる構成を採用することができる。制御部６２は、交流の周波数を制御して方形波の周期を制御し、その交流の直流分の電圧を制御することで方形波の幅を制御することができる。
【００５７】
＋側電圧調整回路６６３や−側電圧調整回路６６２は、ツェナーダイオードを用いたリミット回路等により構成でき、それぞれ独立して制御部６２によって制御される。＋側パルス幅調整回路６６４には、スイッチング回路によって＋側パルスの幅を遮断する回路が使用できる。制御部６２は、スイッチング回路にトリガ信号を送るトリガ回路を制御し、＋側パルスの幅を任意のものに制御できる。
【００５８】
図５に示す制御部６２の構成について、図６を使用して説明する。図６は、図５に示すバイアス機構６によってバイアス電極２３に与えられる電極印加電圧及びプラズマの作用によって生ずる基板表面電位の変化について説明した図であり、（１）が電極印加電圧Ｖe、（２）が基板表面電位Ｖsの変化を示している。
【００５９】
図６（１）に示すように、電極印加電圧Ｖeは、接地電位から正負に振れる方形波パルスである。このパルス周期をＴ、−側のパルス幅をｔ１、＋側のパルス幅をｔ２、−側のパルス高さをｈ１、＋側のパルス高さをｈ２とする。図１に示す入力部６５からは、これらＴ，ｔ１，ｔ２，ｈ１，ｈ２のデータを入力できるようになっている。制御部６２は、入力部６５から入力された値に従い、方形波発生回路６６１、−側電圧調整回路６６２、＋側電圧調整回路６６３及び＋側パルス幅調整回路６６４に制御信号を送り、パルス周期Ｔ、−側パルス幅ｔ１、＋側パルス幅ｔ２、−側パルス高さｈ１、＋側パルス高さｈ２が、入力された値に一致するよう制御する。
【００６０】
入力部６５に入力されるＴ，ｔ１，ｔ２，ｈ１，ｈ２のデータは、同様に基板９の表面への成膜が最適となるよう予め定められる。まず、パルス周期Ｔは、同様にイオン振動数よりもパルスの周波数が低くなるように定められる。
また、Ｔ，ｔ１，ｔ２，ｈ１，ｈ２のデータは、パルス周期Ｔの終わりには基板表面電位Ｖsが浮遊電位Ｖfに回復するよう定められる。この構成は、本実施形態では、緩和用パルスとして＋側パルスが印加されるため、第一の実施形態とは異なっている。以下、この点を説明する。
【００６１】
図６（１）に形状の方形波パルスがバイアス電極２３に印加されると、基板表面電位Ｖsは、図６（２）に示すように変化する。即ち、−側パルスの印加開始によって基板表面電位Ｖsは瞬時に低下する。そして、プラズマ中のイオンの入射によって基板９の表面の電荷が緩和され、Ｖsは徐々に上昇する。そして、−側パルス幅ｔ１の時間が経過して＋側パルスが印加されると、基板表面電位Ｖsは図６（２）に示すように瞬時に上昇する。基板表面電位Ｖsが正になると、プラズマ中の電子が基板９の表面にすぐさま集まる。電子はイオンよりも移動度が遙かに高いので、基板９の表面電荷は短時間に緩和され、基板表面電位Ｖsは短時間に浮遊電位Ｖfに落ち着く。そしてその後、パルス周期Ｔの時間が経過すると、Ｖsは同様の変化を繰り返す。
【００６２】
本実施形態においても、図６（２）に示すように、電極印加電圧Ｖeは、一つのパルス周期Ｔの時間中、一時的に基板表面電位Ｖsがしきい値電位Ｖsthを越えて低くなるように定められている。そして、基板表面電位Ｖsがしきい値電位Ｖsthを越える時間帯ｔｓの長さが最適となるように制御される。この際、この第二の実施形態では、上記説明から分かるように、−側パルスの印加終了時に＋側パルスを印加することにより、基板表面電位Ｖsを短時間に浮遊電位Ｖfに落ち着かせることが可能である。従って、ｔ１やｈ１のデータは、「パルス周期Ｔの終わりには浮遊電位Ｖfに回復している」という条件（１）とはほぼ無関係に定めることができ、自由度が高い。尚、緩和用パルスとしての＋側パルスは、−側パルスの印加終了後直ちに与えられる必要はなく、ある程度時間をおいてから与えてもよい。
【００６３】
この第二の実施形態の装置でも、過度の再スパッタによる成膜速度の低下や基板９の表面の蓄積電荷量の増大等の問題が抑制される。尚、＋側パルス幅ｔ２は、−側パルスが印加されない時間帯（Ｔ−ｔ１）のうちの一部となっており、＋側パルスも−側パルスも印加されない時間帯がある。これは、もし、緩和用パルスしての＋側パルスが、Ｔ−ｔ１の時間帯中ずっと印加されると、緩和されすぎてしまい、逆極性の電荷（電子）が過剰に溜まってしまうという問題を防止する技術的意義がある。
【００６４】
次に、本願発明の第三の実施形態について説明する。
図７は、第三の実施形態の薄膜作成装置の概略構成を示す正面図である。この第三の実施形態の装置も、バイアス機構６の構成が第一の実施形態と異なるのみである。第三の実施形態におけるバイアス機構６は、所定の周波数の交流をチョッピングして得られるせん断パルスをバイアス電極２３に印加するよう構成されている。本実施形態で使用される交流は、プラズマのイオン振動数よりも低い周波数の高周波である。
【００６５】
具体的には、バイアス機構６は、出力周波数が可変である高周波電源６７１と、高周波電源６７１の出力を所定のパターンでチョッピングするチョッパー回路６７２と、変調回路及びチョッパー回路６７２を制御する制御部６２と、制御部６２に制御信号を入力する入力部６５とから主に構成されている。チョッパー回路６７２は、サイリスタ等の制御素子を使用したものが使用できる。尚、高周波電源６７１とバイアス電極２３の間には、不図示の整合器が設けられている。
【００６６】
図７に示す制御部６２の構成について、図８を使用して説明する。図８は、図７に示すバイアス機構６によってバイアス電極２３に与えられる電極印加電圧及びプラズマの作用によって生ずる基板表面電位の変化について説明した図であり、（１）が電極印加電圧Ｖe、（２）が基板表面電位Ｖsの変化を示している。
【００６７】
制御部６２は、入力部６５から入力されたデータに従い、高周波電源６７１及びチョッパー回路６７２を制御し、図８（１）に示すようなせん断パルスがバイアス電極２３に印加されるよう構成されている。
また、せん断パルスの元になった高周波電圧の実効値Ａ（又は振幅）、−側パルス幅ｔ１、＋側パルス幅ｔ２のデータは、前述したのと同様に、パルス周期Ｔの終わりには基板表面電位Ｖsが浮遊電位Ｖfに回復するよう定められる。以下、この点を説明する。
【００６８】
図８（１）に示す形状のせん断パルスがバイアス電極２３に印加されると、基板表面電位Ｖsは、図８（２）に示すように変化する。即ち、−側パルスの印加が開始されると、基板表面電位Ｖsは電極印加電圧Ｖeの波形と同様に電位が下がる。そして、−側パルスの印加が終了し、電極印加電圧Ｖeが０Ｖになると、イオン入射により電荷が緩和されてＶsは徐々に上昇する。そして、半周期が経過して＋側パルスの印加が開始されると、Ｖsも同様にアース電位を越えて＋側にシフトするが、移動度の高い電子がすぐさま集まってきてしまうので、Ｖsは短時間のうちに浮遊電位Ｖfに落ち着く。その後、一つのパルス周期Ｔの時間が経過して次の周期のせん断パルスが印加されると、同様の変化を繰り返す。
【００６９】
本実施形態においても、図８（２）に示すように、電極印加電圧Ｖeは、一つのパルス周期Ｔの時間中、一時的に基板表面電位Ｖsがしきい値電位Ｖsthより低くなるように定められている。そして、基板表面電位Ｖsがしきい値電位Ｖsthより低くなる時間帯ｔｓの長さが最適となるように制御される。この際、第三の実施形態でも、−側パルスの印加終了後に＋側パルスが印加されるので、基板表面電位Ｖsを短時間に浮遊電位Ｖfに落ち着かせることが可能である。従って、−側パルス幅ｔ１や実効値Ａのデータは、パルス周期Ｔの終わりには浮遊電位Ｖfに回復しているという条件（１）とはほぼ無関係に定めることができ、自由度が高い。また、せん断パルスの周波数が低い結果、前述した実施形態と同様に、基板９の表面付近のプラズマを励起する作用が少なく、調整等による再現性の低下の問題は生じない。尚、＋側パルス幅ｔ２を長くすると、前述したのと同様に、逆極性の電荷（電子）が過剰に溜まってしまうので注意を要する。
【００７０】
【実施例】
次に、上記各実施形態に属する実施例として、以下のものを挙げることが可能である。
まず、第一の実施形態に属する実施例としては、以下のような電極印加電圧Ｖeを印加するよう構成できる。
パルス周波数：５ｋＨｚ〜３ＭＨｚ
パルス周期Ｔ：０．３μ秒〜２００μ秒
パルス幅ｔ：パルス周期Ｔの１０〜９０％
パルス高さｈ：１０Ｖ〜５００Ｖ
【００７１】
また、第二の実施形態に属する実施例としてしては、以下のような電極印加電圧Ｖeを印加するよう構成できる。
パルス周波数：５ｋＨｚ〜３ＭＨｚ
パルス周期Ｔ：０．３μ秒〜２００μ秒
−側パルス幅ｔ１：パルス周期Ｔの２０〜９０％
−側パルス高さｈ１：１０Ｖ〜５００Ｖ
＋側パルス幅ｔ２：パルス周期Ｔの５〜１０％
＋側パルス高さｈ２：１０Ｖ〜１００Ｖ
【００７２】
さらに、第三の実施形態に属する実施例としてしては、以下のような電極印加電圧Ｖeを印加するよう構成できる。
パルス周波数：５ｋＨｚ〜３ＭＨｚ
パルス周期Ｔ：０．３μ秒〜２００μ秒
−側パルス幅ｔ１：半周期の１０〜１００％
＋側パルス幅ｔ２：半周期の５〜１０％
高周波電源６７１の電圧実効値Ａ：１０Ｖ〜５００Ｖ
【００７３】
上記各実施例に共通した成膜条件としては、以下のような条件が挙げられる。
圧力：数ｍＴｏｒｒ〜１００ｍＴｏｒｒ
プロセスガス及び流量：Ａｒ，１０〜１００ｃｃ／分
スパッタ電源５：１３．５６ＭＨｚ出力１ｋＷ〜２０ｋＷ
ターゲット４１：チタン
このような条件で成膜を行うと、アスペクト比６程度のホールに対するボトムカバレッジ率（ホール以外の面に対するホールの底面の成膜速度の比）は３０％〜４０％、全体の成膜速度は３００〜５００オングストローム／分程度となり、実用的な優れた結果が得られる。
【００７４】
上述した各実施形態及び実施例では、電極印加電圧Ｖeは、パルス周期Ｔの時間中に基板表面電位Ｖsが一時的にしきい値電圧Ｖsthを越えるよう印加されるとして説明したが、これは必須条件ではなく、ＶsがＶsthを越えない範囲でＶeを印加するようにしてもよい。この場合は、プロセスガスのイオンによる薄膜の再スパッタは本質的に生じないが、イオン衝撃による成膜速度の向上という別の効果が得られるからである。例えば、ホールの開口の縁へのオーバーハングの形成が見られず、再スパッタの必要性がない場合には、再スパッタが生じない範囲で最適なエネルギーでイオンを入射させる。これにより、入射イオンのエネルギーを膜成長に利用して高い成膜速度で成膜を行い、高い生産性を得ることが可能である。
【００７５】
また、バイアス機構６は、パルス状の電圧をバイアス電極２３に印加し、誘電体ブロック２２を介して間接的にパルス状の電圧を与えるものであったが、パルス状の電圧を直接基板９に印加するようにしてもよい。この場合、基板９の表面に誘電膜（例えば酸化シリコン膜）が予め形成されており、その上にチタン等の導電性の膜を堆積させる場合、基板表面電位の変化は、図２（２）、図６（２）又は図８（２）に示すのとほぼ等価となる。
【００７６】
但し、基板９に直接電圧を印加すると、プラズマから電子又はイオンがバイアス機構６側に連続的に流れるので、あまり好ましくない。基板９に誘電膜が形成されている場合には遮断される場合もあるが、大きな電流により誘電膜の絶縁破壊が生じると、回路欠陥につながるおそれが高いので、やはり好ましくない。この意味では、誘電体を介して間接的にパルス状の電圧を基板９に印加する構成が好適である。
【００７７】
尚、電極印加電圧Ｖeの各パラメータは、前述したように予め実験的に定められ、成膜中その値になるように制御されるが、成膜処理の内容が異なる場合、これらのデータは、適宜変更され、入力部６５から入力される。
また尚、前述した各実施形態及び実施例では、陽イオンを入射させることが前提になっているため、イオン入射用のパルスは負電圧パルスであり、緩和用のパルスが正電圧パルスであったが、例外的に逆の場合があり得る。即ち、プラズマ中に陰イオンが存在し、陰イオンを基板９の表面に入射させる場合が、これに該当する。
【００７８】
また、以上の説明では、イオン化スパッタの場合を採り上げたが、本願発明の構成は、イオン入射のために基板９をバイアスしながら行うすべての成膜技術に有効であり、例えば、ＣＶＤ等にも応用することができる。例えば、反応性ガスを処理チャンバー内に導入してプラズマＣＶＤにより成膜を行う場合、プリカーサ（最終的に薄膜となる反応の前駆体）のガスがイオン化しており、このイオン化プリカーサをシース電界で加速して入射させることで成膜速度の向上等の改善を得る際、本願発明の構成は非常に効果的である。
【００７９】
尚、プラズマ発生手段としては、高周波放電や直流二極放電等によりプラズマを発生させるものが採用されることがある。さらに、基板９としては、半導体ウェーハに限らず、液晶ディスプレイを製造する際の液晶基板等にも応用することができる。液晶基板の場合、基板自体が誘電体製であるので、パルス状の電圧を直接印加しても問題がない場合がある。
【００８０】
【発明の効果】
以上説明した通り、本願の請求項１方法又は請求項４の装置によれば、基板の残留電荷量の増大が抑制され、また、他のパラメータを選定する際の自由度が増すという効果が得られる。また、過度の緩和による逆極性の蓄積電荷量の増大の問題が抑制されるという効果が得られる。
また、請求項２の方法又は請求項５の装置によれば、イオンの入射エネルギーがスパッタリングしきい値を一つのパルス周期において一時的に越えるよう制御されるので、過度の再スパッタによる成膜速度の低下、薄膜中へのイオン混入、基板の表面の蓄積電荷量の増大等の問題が抑制される。このため、微細なホールの内面への被覆性を向上させつつ生産性の低下を防止することができる。さらに、作成される薄膜の品質や製造されるデバイスの特性等を損なうことのない良質なプロセスが提供される。
【図面の簡単な説明】
【図１】本願発明の第一の実施形態の薄膜作成装置の概略構成を示す正面図である。
【図２】図１に示すバイアス機構６によってバイアス電極２３に与えられる電極印加電圧及びプラズマの作用によって生ずる基板表面電位の変化について説明した図であり、（１）が電極印加電圧Ｖe、（２）が基板表面電位Ｖsの変化を示している。
【図３】基板表面電位Ｖsの上昇パターンについて説明した図である。
【図４】スパッタリングしきい値について説明する図である。
【図５】本願発明の第二の実施形態の薄膜作成装置の概略構成を示す正面図である。
【図６】図５に示すバイアス機構６によってバイアス電極２３に与えられる電極印加電圧及びプラズマの作用によって生ずる基板表面電位の変化について説明した図であり、（１）が電極印加電圧Ｖe、（２）が基板表面電位Ｖsの変化を示している。
【図７】第三の実施形態の薄膜作成装置の概略構成を示す正面図である。
【図８】図７に示すバイアス機構６によってバイアス電極２３に与えられる電極印加電圧及びプラズマの作用によって生ずる基板表面電位の変化について説明した図であり、（１）が電極印加電圧Ｖe、（２）が基板表面電位Ｖsの変化を示している。
【図９】従来の薄膜作成装置の一例であるイオン化スパッタ装置の概略構成を示す正面図である。
【図１０】従来の方法及び装置における基板９の表面電位について説明する図である。
【符号の説明】
１  処理チャンバー
１１  排気系
２  基板ホルダー
２２  誘電体ブロック
２３  バイアス電極
３  ガス導入系
４  カソード
４１  ターゲット
４２  磁石ユニット
５  スパッタ電源
６  バイアス機構
６２  制御部
６５  入力部
９  基板
Ｐ  プラズマ
【図１】
0004351755.tif 000002
【図２】
0004351755.tif 000003
【図３】
0004351755.tif 000004
【図４】
0004351755.tif 000005
【図５】
0004351755.tif 000006
【図６】
0004351755.tif 000007
【図７】
0004351755.tif 000008
【図８】
0004351755.tif 000009
【図９】
0004351755.tif 000010
【図１０】
0004351755.tif 000011