(57)【特許請求の範囲】
【請求項１】
直流入力電圧を、メインスイッチ素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、同期整流回路を介して平滑して直流出力電圧に変換すると共に、前記１次巻線に並列に接続されたリセットスイッチ素子とクランプコンデンサとの直列回路で構成されるアクティブクランプ回路を具備するスイッチングコンバータにおいて、前記コンデンサにツェナーダイオードを並列接続したことを特徴とするスイッチングコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期整流回路並びにアクティブクランプ回路を具時するスイッチングコンバータにおける電源オフ時の特性改善に関する。
【０００２】
【従来の技術】
特許開平８−３３１８４２号で開示されている、同期整流回路並びにアクティブクランプ回路を具時するフォワード型スイッチングコンバータの例を図４に示す。
【０００３】
図４において、入力端子１、２間に接続された直流電源３より導かれる直流入力電圧Ｖｉは、鎖線で示したトランス手段４の１次巻線Ｎ１とＭＯＳ型ＦＥＴよりなるメインスイッチ素子Ｑ１の直列回路に印加される。
【０００４】
トランス手段４の２次巻線Ｎ２には、ＭＯＳ型ＦＥＴよりなる同期整流用スイッチ素子Ｑ２、Ｑ３が接続され、その整流出力がチョークコイル５、コンデンサ６よりなる低域フィルタを介して出力端子７、８に接続される負荷９に直流出力電圧Ｖ０を供給している。
【０００５】
Ｎ３及びＮ４は、トランス手段４に形成された補助巻線であり、これらに発生する交流電圧は、適当なインピーダンス手段（抵抗等）Ｚ１及びＺ２を介して同期整流用スイッチ素子Ｑ２、Ｑ３のゲートに導かれ、これらスイッチ素子を可逆的にオンオフ制御する。
【０００６】
更に、トランス手段４のリセットのために、リセットスイッチ素子Ｑ４とクランプコンデンサ５の直列回路よりなるアクティブクランプ回路が、１次巻線Ｎ１と並列に接続されている。
【０００７】
１１は、スイッチング制御回路であり、このスイッチングコンバータを定電圧スイッチング電源として構成する場合は、直流出力電圧Ｖ０を導き、これに比例した参照電圧と自身の有する基準電圧を比較し、誤差増幅した信号に基づきメインスイッチ素子Ｑ１のオンオフ比（デューティー）を制御する信号Ｓ１をＱ１のゲートに供給する。
【０００８】
信号Ｓ２は、リセットスイッチ素子Ｑ４のゲートに供給され、Ｑ４のオンオフを制御する。図５（Ａ）、（Ｂ）は、信号Ｓ１と信号Ｓ２の位相関係を示し、両者は互いに逆位相であり、同時にオンの期間がないよう、共通したオフ状態の期間ｔ１〜ｔ２、ｔ３〜ｔ４を有している。
【０００９】
図５（Ｃ）は１次巻線Ｎ１の電圧Ｖｂの波形図、（Ｄ）は１次巻線Ｎ１への励磁電流Ｉｂの波形図である。信号Ｓ２によりリセットスイッチ素子Ｑ４がｔ２〜ｔ３でオンに制御される期間では、クランプコンデンサ５の電圧Ｖｃが１次巻線Ｎ１に逆極性に印加され、逆方向に励磁電流が流れ、トランス手段４がリセットされる。
【００１０】
【発明が解決しようとする課題】
このような構成において、電源停止時の動作を図６により説明する。（Ａ）は２次巻線Ｎ２に流れる電流Ｉｒの波形図、（Ｂ）は２次巻線Ｎ２に発生する電圧Ｖｒの波形図、（Ｃ）はメインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの波形図である。
【００１１】
電源が停止すると、メインスイッチ素子Ｑ１はオフ状態を維持し、リセットスイッチ素子Ｑ４はオン状態となる。従って、クランプコンデンサ１０の電荷はリセットスイッチ素子Ｑ４を介して放電される。
【００１２】
この放電により、クランプコンデンサ１０のキャパシタと１次巻線Ｎ１のインダクタの間で共振現象が発生し、クランプコンデンサ１０は図示した極性と逆極性に充電されるようになり、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓは０Ｖ近くまで減少する。
【００１３】
この変化は補助巻線Ｎ３を介して同期整流用スイッチ素子Ｑ２をオンに駆動する。このときスイッチ素子Ｑ２を流れる電流Ｉｒは定常の電流方向とは逆方向となる。この逆方向電流はクランプコンデンサ１０のキャパシタと１次巻線Ｎ１のインダクタの間で発生した共振現象によるものである。
【００１４】
その後、共振によりメインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓが再び高くなるとスイッチ素子Ｑ２はオフとなるが、この時スイッチ素子Ｑ２には高いサージ電圧が発生し、スイッチ素子Ｑ２を破壊する場合がある。
【００１５】
本発明は、簡単な回路構成で、電源オフ時に同期整流用スイッチ素子に発生する高いストレスを防止したスイッチングコンバータの実現を目的とする。
【課題を解決するための手段】
このような課題を達成する本発明は以下のとおりである。
（１）直流入力電圧を、メインスイッチ素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、同期整流回路を介して平滑して直流出力電圧に変換すると共に、前記１次巻線に並列に接続されたリセットスイッチ素子とクランプコンデンサとの直列回路で構成されるアクティブクランプ回路を具備するスイッチングコンバータにおいて、前記コンデンサにツェナーダイオードを並列接続したことを特徴とするスイッチングコンバータ。
また、本発明の実施例の特徴は、直流入力電圧を、メインスイッチ素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、同期整流回路を介して平滑して直流出力電圧に変換すると共に、前記１次巻線に並列に接続されたリセットスイッチ素子とクランプコンデンサとの直列回路で構成されるアクティブクランプ回路を具備するスイッチングコンバータにおいて、前記コンデンサにダイオードを並列接続した点にある。
【００１６】
さらに、直流入力電圧を、メインスイッチ素子を介してトランス手段の１次巻線に受け、前記トランス手段の２次巻線に発生する交流電圧を、同期整流回路を介して平滑して直流出力電圧に変換すると共に、前記１次巻線に並列に接続されたリセットスイッチ素子とクランプコンデンサとの直列回路で構成されるアクティブクランプ回路を具備するスイッチングコンバータにおいて、前記コンデンサにツェナーダイオードを並列接続した点にある。
【００１７】
また、前記同期整流回路は、一対のスイッチング素子よりなる点にある。
【００１８】
さらに、スイッチング制御回路を具備し、このスイッチング制御回路により、前記リセットスイッチ素子は、前記メインスイッチ素子と同時オンの期間がないように同時オフの期間が設けられて逆位相に制御される点にある。
【００１９】
また、前記同期整流回路を形成する一対のスイッチング素子のオンオフが、前記トランス手段に形成された１対の補助巻線に誘起する交流電圧により制御される点にある。
【００２０】
さらに、前記同期整流回路を形成する一対のスイッチング素子のオンオフが、前記スイッチング制御回路の信号で制御される点にある。
【００２１】
また、前記同期整流回路を形成する一対のスイッチング素子のオンオフが、前記ス平滑回路を形成するチョークコイル手段の補助巻線に誘起する交流電圧により制御される点にある。
【００２２】
さらに、前記メインスイッチ素子、リセットスイッチ素子、同期整流回路のスイッチング素子が、ＭＯＳ型ＦＥＴにより実現される点にある。
【００２３】
また、前記トランス手段と前記チョークコイル手段とがインテグレートされた点にある。
【００２４】
【発明の実施の形態】
以下本発明実施態様を、図面を用いて説明する。図１は、本発明をフォワード型スイッチングコンバータに適用した具体的実施例を示すものであり、図４で説明した従来構成と同一要素には同一符号を付し、説明を省略する。
（００００）
点線のブロック１２は、本発明の特徴部であるサージ防止回路である。この回路の構成は極めて単純であり、クランプコンデンサ１０に並列接続されたダイオード１３で実現される。
【００２５】
このような構成において、電源停止時の動作を図６に対応する図２により説明する。図６と同様に、（Ａ）は２次巻線Ｎ２に流れる電流Ｉｒの波形図、（Ｂ）は２次巻線Ｎ２に発生する電圧Ｖｒの波形図、（Ｃ）はメインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの波形図である。
【００２６】
電源が停止すると、メインスイッチ素子Ｑ１はオフ状態を維持し、リセットスイッチ素子Ｑ４はオン状態となる。従って、クランプコンデンサ１０の電荷はリセットスイッチ素子Ｑ４を介して放電される。
【００２７】
この放電により、クランプコンデンサ１０のキャパシタと１次巻線Ｎ１のインダクタの間で共振現象が発生し、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓは次第に低下してゆく。
【００２８】
この時、クランプコンデンサ１０はダイオード１３の順方向電圧でクランプされるので、図示した極性と逆極性に充電されることはなく、共振現象は繰り返し発生することはなく、１回の変動で終了する。
【００２９】
メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓが変動しないので、補助巻線Ｎ３を介して同期整流用スイッチ素子Ｑ２はオフを維持し、スイッチ素子Ｑ２を流れる電流Ｉｒはゼロである。
【００３０】
従って、従来回路で発生した、共振の継続によるスイッチ素子Ｑ２への高いサージ電圧は本質的に発生することはなく、スイッチ素子Ｑ２を破壊するストレスは有効に防止される。
【００３１】
図３は、本発明の特徴部であるサージ防止回路１２の他の実施例であり、図１との相違は、ダイオード１３に代えてツェナーダイオード１４で実現した構成にある。サージ防止に関し、ダイオードとしての役割は図１と同様である。
【００３２】
スイッチングコンバータが軽負荷時に、コンバータ損失低減のために一時的に電源をオフとするバースト動作をさせることがある。この時上流側に位置するリセットスイッチ素子Ｑ４はブートストラップ回路で構成されている場合では、駆動電力を得る事が困難となり、オフとなってしまうことがある。
【００３３】
この時、クランプコンデンサ１０の電荷は放電されることなく上昇するので、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの耐圧を超え、破壊するおそれがある。
尚、商用電源等の外部環境のダイナミックな変動や、サージの影響でクランプコンデンサ１０が過大電圧までチャージされる場合でも、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの耐圧を超え、破壊するおそれがある。
【００３４】
ツェナーダイオード１４の接続により、クランプコンデンサ１０の電圧はツェナー電圧Ｖｚ以上には上昇しない。従って、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓは、Ｖｉ＋Ｖｚ以上にならず、破壊から保護される。
【００３５】
以上説明した実施例では、同期整流回路を形成する一対のスイッチング素子Ｑ２、Ｑ３のオンオフが、トランス手段に形成された１対の補助巻線の誘起する交流電圧により制御されているが、これらのオンオフを、スイッチング制御回路１１のからの信号で制御してもよく、平滑回路を形成するチョークコイル手段５に形成された補助巻線に誘起する交流電圧により制御されるようにしても良い。
【００３６】
更に、トランス手段４とチョークコイル手段５とがインテグレーとされた構成のスイッチングコンバータであっても本発明を有効に適用することが可能である。
また、スイッチングコンバータのトポロジーについても、フォワード型を例示したが、フライバック型等他のトポロジーをとるスイッチングコンバータにも本発明を有効に適用することが可能である。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、同期整流回路並びにアクティブクランプ回路を具時するスイッチングコンバータにおける電源オフ時に２次側に発生するサージを有効に防止したスイッチングコンバータを簡単な回路構成で実現することができる。
【００３８】
更に、本発明によれば、コンバータ損失低減のために一時的に電源をオフとするバースト動作をさせる場合、又は商用電源等の外部環境のダイナミックな変動やサージの影響でクランプコンデンサ１０が過大電圧までチャージされる場合でも、メインスイッチ素子Ｑ１のドレイン・ソース間電圧Ｖｄｓは、Ｖｉ＋Ｖｚ以下に保持することができ、破壊から保護される。
【図面の簡単な説明】
【図１】同期整流回路並びにアクティブクランプ回路を具時するフォワード型スイッチングコンバータに本発明を適用した実施例を示す回路構成図である。
【図２】図１における電源オフ時の各部の信号波形図である。
【図３】本発明の他の実施例を示す主要部の回路構成図である。
【図４】同期整流回路並びにアクティブクランプ回路を具時する従来のフォワード型スイッチングコンバータの構成図である。
【図５】図５の動作を説明する各部の信号波形図である。
【図６】図５における電源オフ時の各部の信号波形図である。
【符号の説明】
１, ２   入力端子
３      直流電源
４      トランス手段
５      チョークコイル
６      コンデンサ
７, ８   出力端子
９      負荷
１０    クランプコンデンサ
１１    スイッチング制御回路
１２    サージ防止回路
１３    ダイオード
Ｑ１    メインスイッチ素子
Ｑ２, Ｑ３  同期整流用スイッチ素子
Ｑ４    リセットスイッチ素子
Ｎ１    １次巻線
Ｎ２    ２次巻線
Ｎ３    補助巻線
Ｎ４    補助巻線
【図１】
0004265112.tif 000002
【図２】
0004265112.tif 000003
【図３】
0004265112.tif 000004
【図４】
0004265112.tif 000005
【図５】
0004265112.tif 000006
【図６】
0004265112.tif 000007