(57)【特許請求の範囲】
【請求項１】
イメージデータを圧縮、伸張、前処理及び後処理、ディスプレイー処理するための信号処理手段と、
イメージデータが連続する２ラインの同一列の２ピクセルデータを２ラインジグザグスキャン順序に貯蔵された３２ビットデータバスラインを有するＳＤＲＡＭまたはＥＤＯ−ＤＲＡＭから構成されるフィールドメモリと、
前記フィールドメモリで貯蔵されたイメージデータを前記信号処理手段で処理しようとする信号処理アルゴリズムに適合した順序でバッファメモリに貯蔵し、この貯蔵されたイメージデータを前記信号処理手段に伝送するメモリ制御手段と、
前記信号処理手段と前記メモリ制御手段とを連結する第１データバスと、
前記フィールドメモリと前記メモリ制御手段とを連結する第２データバスとを具備し、
前記信号処理手段でデータをディスプレイー処理しようとする場合は、前記フィールドメモリから読み出されたデータをラスタースキャン順序で前記バッファメモリに貯蔵し、前記信号処理手段でデータをブロック処理しようとする場合は、前記フィールドメモリから読み出されたデータをブロック構成順序で前記バッファメモリに貯蔵することを特徴とするイメージデータの処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージデータの処理方法及び処理装置に関し、特にイメージデータの貯蔵順序を次のイメージデータの処理時により容易に処理することができるように貯蔵することよって、データバスのバンド幅を向上させることができるイメージデータの処理方法及び処理装置に関する。
【０００２】
【従来の技術】
一般に、動画像及び停止画像は、そのデータ量が最も多く、信号処理時にＤＲＡＭ及びＳＤＲＡＭが使用されており、特にマルチメディア応用分野では、非常に大きいメモリバンド幅(Bandwidth)が要求されるので、ＳＤＲＡＭ（同期式ＤＲＡＭ）及びＥＤＯ（拡張データ出力）−ＤＲＡＭが使用されている。
【０００３】
図６に示すように、一つのフィールドのイメージデータは、フィールドメモリに貯蔵するとき、通常ラスタースキャン順序に従って貯蔵されるので、データラインが３２ビットのフィールドメモリのときには、図７のような貯蔵状態になる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような貯蔵状態では、Ｈ２６１、Ｈ２６３、ＭＰＥＧ１、ＭＰＥＧ２の１６×１６または８×８ブロックベースコーティングの場合にＳＤＲＡＭまたはＥＤＯ−ＤＲＡＭのバーストモード(Burst Mode)データの読み取り、書き込みの長所を効果的に利用できないという問題点があった。
【０００５】
例えば、イメージ処理の基本ブロックのマクロブロックは、１６×１６のピクセルデータが必要であり、ＳＤＲＡＭのデータバスラインが３２ビットの場合を例にあげてみる。図７に示したように、ラスタースキャン順序で貯蔵されたイメージデータは、水平方向に連続した８ビットのピクセルデータのＩ（０、０）、Ｉ（０、１）Ｉ（０、２）、Ｉ（０、３）が４個ずつ連続し、連続したアドレスに貯蔵される。このような貯蔵順序によって１６×１６マクロブロック（ＭＢ）に対応するイメージデータがメモリ領域に、図７に示すように４列ずつ分配されるようになる。従って、このようなイメージデータを読み取るために、最大バーストモードは“４”となる。これはメモリのバーストモード８、１６の場合に比べてメモリバンド幅が小さいので相対的に非効率である。これはイメージデータの信号処理速度の点において、システムの性能を制限する。
【０００６】
そこで、本発明の目的は、このような従来技術の問題点を解決するために案出されたもので、その目的はイメージデータの貯蔵順序を次のイメージデータの処理時により容易に処理することができるように貯蔵することによって、データバスのバンド幅を向上することができるイメージデータの処理方法及び処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明のイメージデータの処理方法は、Ｐピクセル×Ｐライン（Ｐ＜Ｍ、Ｎ）ブロックを基本ブロックとして、Ｍピクセル×Ｎラインイメージデータをフィールドメモリに貯蔵するイメージデータの処理方法において、連続したＱ（１＜Ｑ＜ Ｐ）ラインの同一列のＱピクセルデータを前記フィールドメモリの連続したＱアドレスに貯蔵することによって、Ｑ列ジグザグスキャン順序によってイメージデータをフィールドメモリに貯蔵することを特徴とする。
【０００８】
また、本発明のイメージデータの処理装置は、イメージデータを圧縮、伸長、前処理及び後処理、ディスプレー処理するための信号処理手段と、イメージデータが複数列ジグザグスキャン順序に貯蔵されたフィールドメモリと、前記フィールドメモリで貯蔵されたイメージデータを前記信号処理手段で処理しようとする信号処理アルゴリズムに適合した順序でバッファメモリに貯蔵し、この貯蔵されたイメージデータを前記信号処理手段に伝送するメモリ制御手段と、前記信号処理手段と前記メモリ制御手段とを連結する第１データバスと、前記フィールドメモリと前記メモリ制御手段とを連結する第２データバスとを備えることを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して本発明をより詳細に説明する。
【００１０】
図１を参照すると、本発明の実施形態では連続する２列の同一列の２ピクセルデータを３２ビットデータバスラインを有するＳＤＲＡＭまたはＥＤＯ−ＤＲＡＭから構成されたフィールドメモリの連続するアドレスに貯蔵する。従って、ピクセルデータＩ（０，０）、Ｉ（１，０）が、メモリの連続するアドレスに貯蔵される。すなわち、２列ジグザグスキャン順序によってイメージデータがメモリに図２のように貯蔵される。従って、１６×１６マクロブロックに対応するイメージデータは４個ずつ８列に連続し貯蔵される。このような貯蔵状態はバーストモード“８”が可能になる。よって、ラスタースキャン順序によるバーストモード“４”が可能な既存の処理方法に比べて、本実施形態の処理方法はバーストモード“８”が可能であるので、それだけメモリバンド幅が向上する。
【００１１】
同様な方法で、３２ビットデータバスラインを有するメモリで４列ジグザグスキャン順序によって貯蔵する場合は、バーストモード“１６”が可能になる。８列の場合はバーストモード“３２”が可能で、１６列の場合はバーストモード“６４”が可能になる。
【００１２】
すなわち、本発明ではメモリの性能を最大に使用するためにイメージデータの貯蔵順序を既存のラスタースキャン順序によって貯蔵するのではなく、新しいスキャン順序によって貯蔵することによりイメージデータの読出時のメモリバンド幅を向上させることができる。
【００１３】
また、本発明では、イメージデータ処理装置の性能を向上させるためにフィールドメモリから読み出されたデータをメモリ制御手段のバッファメモリに貯蔵するとき、信号処理手段の処理アルゴリズムに適合するように貯蔵する。
【００１４】
図３を参照すると、イメージデータ処理装置は、イメージデータを圧縮、伸長、前処理及び後処理、ディスプレー処理をするための信号処理手段１０と、イメージデータを複数列ジグザグスキャン順序によって貯蔵するフィールドメモリ５０と、前記信号処理手段１０と第１データバス２０を介して連結され、前記フィールドメモリ５０と第２データバス４０を介して連結されているメモリ制御手段３０とを含んでいる。このメモリ制御手段３０は前記フィールドメモリ５０からイメージデータを読み出し、前記第２データバス４０を介してバッファメモリ３２に貯蔵し、バッファメモリ３２に貯蔵されたイメージデータを前記第１データバス２０を介して、前記信号処理手段１０に伝送する。すなわち、第１データバス２０は信号処理手段１０の性能によって６４ビットで構成され、第２データバス４０は、フィールドメモリ５０のデータラインに対応し３２ビットで構成されており、第１データバスと第２データバスとのバンド幅が異なるので、メモリ制御手段３０ではバッファメモリ３２を必要とする。
【００１５】
従って、本発明では例えば、前記信号処理手段１０でデータをディスプレー処理しようとするときに前記フィールドメモリ５０から読み出されたデータを、図５に図示するように、Ｉ（０，０）、Ｉ（０，１）、…、Ｉ（０，７）、Ｉ（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、Ｉ（０，１６）、…、Ｉ（０，２３）、Ｉ（０，２４）、…、Ｉ（０、３１）… のラスタースキャン順序で前記バッファメモリ３２に貯蔵し、前記信号処理手段１０で、ブロック単位でデータを処理しようとする場合は、前記フィールドメモリ５０から読み出されたデータを、図４に図示するように、Ｉ（０，０）、Ｉ（０，１）、…、Ｉ（０，７）、Ｉ（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、Ｉ（１，０）、Ｉ（１，１）、…、Ｉ（１，７）、Ｉ（０，８）、Ｉ（０，９）、…、Ｉ（０，１５）、…のブロック構成順序で前記バッファメモリ３２に貯蔵する。
【００１６】
従って、信号処理手段１０では、処理しようとするアルゴリズムに適合するようにイメージデータがバッファメモリから提供されるので、それだけバンド幅が向上し、処理性能が向上する。
【００１７】
【発明の効果】
Ｈ．２６３の改良動モーション補償（Advanced Motion Compensation）の場合、一つのマクロブロックの処理過程を通して性能向上を比較すると、下記のとおりである。
【００１８】
＊モーション補償のために必要なデータ量は、
一つの現在のマクロブロック １６×１６、８×８
６個の以前ブロック  ６×８×８
＊ラスタースキャン順序による貯蔵方法時の読取りデータ
１．バーストモード４； １６×１６＋８×１６＋６×８×１６
２．バーストモード８； １６×３２＋８×３２＋６×８×３２
＊本発明による２列ジグザグスキャン順序貯蔵方法時の読取りデータ
３．バーストモード８； ８×（２×１６）＋４×（２×１６）＋６×４×（２×１６）
上述した１、２、３の場合において、動作周波数が１００ＭＨｚで、ＲＡＳ＆ＣＡＳ遅延サイクルが６サイクルの場合のバンド幅は次の表１のとおりである。
【００１９】
【表１】
0004306819.tif 000002
【図面の簡単な説明】
【図１】本発明による２列ジグザグスキャン順序を示した図である。
【図２】本発明による２列ジグザグスキャン順序によるイメージデータのフィールドメモリ貯蔵状態を示した図である。
【図３】本発明によるイメージデータの処理装置の構成を示したブロック図である。
【図４】１６×１６ブロック処理時、本発明によるバッファメモリに貯蔵されたイメージデータの順序を示した図である。
【図５】ディスプレーする時、本発明によるバッファメモリに貯蔵されたイメージデータの順序を示した図である。
【図６】フィールドのイメージデータの構成を示した図である。
【図７】従来のラスタースキャン順序によるイメージデータのフィールドメモリの貯蔵状態を示した図である。
【符号の説明】
１０    信号処理手段
２０    第１データバス
３０    メモリ制御手段
３２    バッファメモリ
４０    第２データバス
５０    フィールドメモリ
【図１】
0004306819.tif 000003
【図２】
0004306819.tif 000004
【図３】
0004306819.tif 000005
【図４】
0004306819.tif 000006
【図５】
0004306819.tif 000007
【図６】
0004306819.tif 000008
【図７】
0004306819.tif 000009