(57)【特許請求の範囲】
【請求項１】
電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
複数の基準電圧を発生する基準電圧発生回路と、
前記複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型ＤＡ変換回路を有し、このＤＡ変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備え、
前記水平駆動回路は、前記表示エリア部に対してその上下に一対配置されており、
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における前記一対の水平駆動回路から等距離の位置に１つ配置され、前記複数の基準電圧を前記一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する
アクティブマトリクス型表示装置。
【請求項２】
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一プロセスを用いて作成されている
請求項１記載のアクティブマトリクス型表示装置。
【請求項３】
前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記水平駆動回路および前記基準電圧発生回路が薄膜トランジスタを用いて構成される
請求項１記載のアクティブマトリクス型表示装置。
【請求項４】
前記基準電圧発生回路は、前記基板上において前記水平駆動回路が配置されていない辺のいずれかに配置される
請求項１記載のアクティブマトリクス型表示装置。
【請求項５】
前記電気光学素子が液晶セルである
請求項１記載のアクティブマトリクス型表示装置。
【請求項６】
前記電気光学素子がエレクトロルミネッセンス素子である
請求項１記載のアクティブマトリクス型表示装置。
【請求項７】
電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
複数の基準電圧を発生する基準電圧発生回路と、
前記複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型ＤＡ変換回路を有し、このＤＡ変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備え、
前記水平駆動回路は、前記表示エリア部に対してその上下に一対配置されており、
前記基準電圧発生回路は、前記表示エリア部および前記水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における前記一対の水平駆動回路から等距離の位置に１つ配置され、前記複数の基準電圧を前記一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する
アクティブマトリクス型表示装置を表示部として用いた携帯端末。
【請求項８】
前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記水平駆動回路および前記基準電圧発生回路が薄膜トランジスタを用いて構成される
請求項７記載の携帯端末。
【請求項９】
前記基準電圧発生回路は、前記基板上において前記水平駆動回路が配置されていない辺のいずれかに配置される
請求項７記載の携帯端末。
【請求項１０】
前記アクティブマトリクス型表示装置は、前記電気光学素子として液晶セルを用いた液晶表示装置である
ことを特徴とする請求項７記載の携帯端末。
【請求項１１】
前記アクティブマトリクス型表示装置は、前記電気光学素子としてエレクトロルミネッセンス素子を用いたエレクトロルミネッセンス表示装置である
ことを特徴とする請求項７記載の携帯端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置およびこれを用いた携帯端末に関し、特に基準電圧選択型のＤＡ（ディジタル−アナログ）変換回路を含む駆動系を搭載したアクティブマトリクス型表示装置およびこの表示装置を表示部として用いた携帯端末に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ(Personal Digital Assistants)などの携帯端末の普及がめざましい。これら携帯端末の急速な普及の要因の一つとして、その出力表示部として搭載されている液晶表示装置が挙げられる。その理由は、液晶表示装置が原理的に駆動するための電力を要しない特性を持ち、低消費電力の表示デバイスであるためである。
【０００３】
この液晶表示装置などでは、ディジタルインターフェース駆動回路を表示エリア部と同一基板上に一体的に形成する傾向にある。この駆動回路一体型液晶表示装置では、スイッチング素子としてポリシリコンＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いた画素がマトリクス状に多数配置されてなる表示エリア部に対して、その周辺部（額縁）に水平駆動系や垂直駆動系が配され、これら駆動系がＴＦＴを用いて表示エリア部と共に同一基板上に一体的に形成された構成となっている。
【０００４】
ところで、ディジタルインターフェース駆動回路では、入力されるディジタルデータをアナログ信号に変換するためのＤＡ変換回路が用いられる。このＤＡ変換回路としては、例えば、複数の基準電圧の中からディジタル画像データに対応した基準電圧を選択してこれをアナログ画像信号として出力する基準電圧選択型のＤＡ変換回路が知られている。この基準電圧選択型ＤＡ変換回路では、複数の基準電圧を発生する基準電圧発生回路が必要となる。この基準電圧発生回路は、従来、表示エリア部が形成される基板とは別基板である単結晶シリコン基板上に形成されていた。
【０００５】
【発明が解決しようとする課題】
上述したように、液晶表示装置に代表される表示装置において、複数の基準電圧を発生する基準電圧発生回路を、表示エリア部が形成される基板とは別の基板上に形成したのでは、セットを構成する部品点数が増えるとともに、それぞれ別々のプロセスで作成しなければならないため、セットの小型化、低コスト化の妨げになるという問題があった。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、セットの小型化、低コスト化が可能なアクティブマトリクス型表示装置およびこれを表示部として用いた携帯端末を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明では、電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、複数の基準電圧を発生する基準電圧発生回路と、これら複数の基準電圧の中からディジタルデータに対応した基準電圧を選択する基準電圧選択型ＤＡ変換回路を有し、このＤＡ変換回路で選択された基準電圧を画像信号として選択画素行の各画素に対して供給する水平駆動回路とを備えたアクティブマトリクス型表示装置において、水平駆動回路は、表示エリア部に対してその上下に一対配置されており、基準電圧発生回路は、表示エリア部および水平駆動回路と共に同一基板上に作成されるとともに、前記表示エリア部の各画素を行単位で選択する垂直駆動回路と前記画素アレイ部を挟んで反対側の辺における一対の水平駆動回路から等距離の位置に１つ配置され、複数の基準電圧を一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給する構成を採っている。そして、このアクティブマトリクス型表示装置は、携帯端末の表示部として用いられる。
【０００８】
上記構成のアクティブマトリクス型表示装置あるいはこれを用いた携帯端末において、基準電圧発生回路を表示エリア部および水平駆動回路と共に同一基板上に作成することで、セットを構成する部品点数を少なく抑えることができる。したがって、セットの低コスト化、さらには薄型化、コンパクト化が可能になる。また、基準電圧発生回路が一対の水平駆動回路から等距離の位置に設けられることで、一対の水平駆動回路との間の配線長を等しくできるため、複数の基準電圧を一対の水平駆動回路に対してバッファ回路を介在させることなく直接供給できる。これにより、基準電圧発生回路が別基板に配置された場合に必要となるバッファ回路を省略できる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明に係る表示装置の構成例を示す概略構成図である。ここでは、例えば、各画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明するものとする。
【００１０】
図１において、透明絶縁基板、例えばガラス基板１１上には、液晶セルを含む画素がマトリクス状に多数配置されてなる表示エリア部１２、上下一対のＨドライバ（水平駆動回路）１３Ｕ，１３ＤおよびＶドライバ（垂直駆動回路）１４とともに、複数の基準電圧を発生する基準電圧発生回路１５が集積されている。ガラス基板１１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。そして、これら第１，第２の基板間に液晶が封入される。
【００１１】
図２に、表示エリア部１２の具体的な構成の一例を示す。ここでは、図面の簡略化のために、３行（ｎ−１行〜ｎ＋１行）４列（ｍ−２列〜ｍ＋１列）の画素配列の場合を例に採って示している。図２において、表示エリア部１２には、垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…と、データライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…とがマトリクス状に配線され、それらの交点部分に単位画素２３が配置されている。
【００１２】
単位画素２３は、画素トランジスタである薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量Ｃｓを有する構成となっている。ここで、液晶セルＬＣは、薄膜トランジスタＴＦＴで形成される画素電極（一方の電極）とこれに対向して形成される対向電極（他方の電極）との間で発生する容量を意味する。
【００１３】
薄膜トランジスタＴＦＴは、ゲート電極が垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…に接続され、ソース電極がデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に接続されている。液晶セルＬＣは、画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続され、対向電極が共通ライン２４に接続されている。保持容量Ｃｓは、薄膜トランジスタＴＦＴのドレイン電極と共通ライン２４との間に接続されている。共通ライン２４には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
【００１４】
垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…の各一端は、図１に示すＶドライバ１４の対応する行の各出力端にそれぞれ接続される。Ｖドライバ１４は、例えばシフトレジスタによって構成され、垂直転送クロックＶＣＫ（図示せず）に同期して順次垂直選択パルスを発生して垂直走査ライン…，２１ｎ−１，２１ｎ，２１ｎ＋１，…に与えることによって垂直走査を行う。
【００１５】
一方、表示エリア部１２において、例えば、奇数番目のデータライン…，２２ｍ−１，２２ｍ＋１，…の各一端が図１に示すＨドライバ１３Ｕの対応する列の各出力端に、偶数番目のデータライン…，２２ｍ−２，２２ｍ，…の各他端が図１に示すＨドライバ１３Ｄの対応する列の各出力端にそれぞれ接続される。Ｈドライバ１３Ｕ，１３Ｄの具体的な構成の一例を図３に示す。
【００１６】
図３に示すように、Ｈドライバ１３Ｕは、シフトレジスタ２５Ｕ、サンプリングラッチ回路（データ信号入力回路）２６Ｕ、線順次化ラッチ回路２７ＵおよびＤＡ変換回路２８Ｕを有する構成となっている。シフトレジスタ２５Ｕは、水平転送クロックＨＣＫ（図示せず）に同期して各転送段から順次シフトパルスを出力することによって水平走査を行う。サンプリングラッチ回路２６Ｕは、シフトレジスタ２５Ｕから与えられるシフトパルスに応答して、入力される所定ビットのディジタル画像データを点順次にてサンプリングしてラッチする。
【００１７】
線順次化ラッチ回路２７Ｕは、サンプリングラッチ回路２６Ｕで点順次にてラッチされたディジタル画像データを１ライン単位で再度ラッチすることによって線順次化し、この１ライン分のディジタル画像データを一斉に出力する。ＤＡ変換回路２８Ｕは例えば基準電圧選択型の回路構成をとり、線順次化ラッチ回路２７Ｕから出力される１ライン分のディジタル画像データをアナログ画像信号に変換して先述した画素エリア部１２のデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…に与える。
【００１８】
図４に、基準電圧選択型ＤＡ変換回路２８Ｕの単位回路の構成例を示す。ここでは、入力されるディジタルデータが例えば３ビット（ｂ２，ｂ１，ｂ０）の場合を例に採って示しており、この３ビットのデータに対して８（＝２3 ）個の基準電圧Ｖ０〜Ｖ７が用意されることになる。この単位回路が、画素エリア部１２のデータライン…，２２ｍ−２，２２ｍ−１，２２ｍ，２２ｍ＋１，…ごとに１個ずつ配置されることになる。
【００１９】
下側のＨドライバ１３Ｄについても、上側のＨドライバ１３Ｕと全く同様に、シフトレジスタ２５Ｄ、サンプリングラッチ回路２６Ｄ、線順次化ラッチ回路２７Ｄおよび基準電圧選択型のＤＡ変換回路２８Ｄを有する構成となっている。なお、本例に係るアクティブマトリクス型液晶表示装置では、表示エリア部１２の上下にＨドライバ１３Ｕ，１３Ｄを配する構成を採ったが、これに限定されるものではなく、上下のいずれか一方のみに配する構成を採ることも可能である。
【００２０】
図１および図３から明らかなように、基準電圧発生回路１５についても、Ｈドライバ１３Ｕ，１３ＤおよびＶドライバ１４と同様に、表示エリア部１２と共に同一のガラス基板１１上に集積される。ここで、例えば表示エリア部１２の上下にＨドライバ１３Ｕ，１３Ｄを配する構成を採る液晶表示装置の場合には、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の額縁エリア（表示エリア部１２の周辺エリア）に基準電圧発生回路１５を搭載するのが好ましい。
【００２１】
何故ならば、Ｈドライバ１３Ｕ，１３Ｄは、上述した如くＶドライバ１４に比べて構成要素が多く、その回路面積が非常に大きくなる場合が多いことから、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の額縁エリアに搭載することで、有効画面率（ガラス基板１１に対する有効エリア部１２の面積率）を低下させることなく、基準電圧発生回路１５を表示エリア部１２と同一のガラス基板１１上に集積することができるからである。
【００２２】
なお、本例に係るアクティブマトリクス型液晶表示装置においては、Ｈドライバ１３Ｕ，１３Ｄが搭載されていない辺の額縁エリアの一方側にはＶドライバ１４が集積されていることから、その反対側の辺の額縁エリアに基準電圧発生回路１５を集積する構成を採っている。
【００２３】
基準電圧発生回路の一般的な構成例を図５に示す。本構成例に係る基準電圧発生回路は、正電源電圧ＶＣＣと負電源電圧ＶＳＳとを一定の周期で互いに逆相でスイッチングする２つのスイッチ回路３１，３２と、これらスイッチ回路３１，３２の各出力端間に直列に接続されたｎ＋１個の抵抗Ｒ０〜Ｒｎとからなり、これら抵抗Ｒ０〜Ｒｎによって電圧ＶＣＣ−ＶＳＳを分圧することにより、各抵抗の共通接続点からｎ個の基準電圧Ｖ０〜Ｖｎ−１を導出し、バッファ回路３３−１〜３３−ｎを介して出力する構成となっている。
【００２４】
上記構成の基準電圧発生回路において、バッファ回路３３−１〜３３−ｎは、インピーダンス変換の機能を持ち、従来のように、本基準電圧発生回路を別基板に形成し、ガラス基板１１上のＤＡ変換回路まで基準電圧を伝送する形態を採った場合に、基準電圧発生回路からＤＡ変換回路までの配線長が長くなることによって配線インピーダンスが大きくなったとしても、上下のＨドライバ（図１のＨドライバ１３Ｕ，１３Ｄに相当）間で書き込み特性にばらつきが生じないようにする作用を為している。
【００２５】
一方、本実施形態に係るアクティブマトリクス型液晶表示装置では、基準電圧発生回路１５をＨドライバ１３Ｕ，１３Ｄと共に同一のガラス基板１１上に集積した構成を採っていることで、基準電圧発生回路１５とＨドライバ１３Ｕ，１３Ｄとの間の配線長を極めて短く設定できる。特に、図３から明らかなように、基準電圧発生回路１５の集積に際して、基準電圧発生回路１５を表示エリア部１２の垂直方向のほぼ中間位置、即ち上下のＨドライバ１３Ｕ，１３Ｄからほぼ等距離の位置に配置することで、Ｈドライバ１３Ｕ，１３Ｄとの間の配線長をほぼ等しく設定できる。
【００２６】
これにより、基準電圧発生回路１５を構成するに当たって、図６の回路図に示すように、図５に示す一般的な回路例で用いられていたバッファ回路３３−１〜３３−ｎが不要になる。すなわち、図６に示す構成例から明らかなように、抵抗Ｒ０〜Ｒｎの共通接続点から導出されるｎ個の基準電圧Ｖ０〜Ｖｎ−１を上下のＨドライバ１３Ｕ，１３Ｄに対して直接供給できるようになる。その結果、バッファ回路３３−１〜３３−ｎを省略できる分だけ基準電圧発生回路１５の回路構成を簡略化できることになる。
【００２７】
なお、図６中、図５と同等部分には同一符号を付して示している。また、図６において、スイッチ回路３１，３２を構成するスイッチＳＷ１〜ＳＷ４は、例えばトランジスタによって構成される。図７に、制御パルスφ１，φ２、上限，下限電圧ＶＡ，電圧ＶＢおよび基準電圧Ｖ０，Ｖｎ−１の波形を示す。
【００２８】
スイッチ回路３１，３２において、スイッチＳＷ１とＳＷ４が制御パルスφ１によってスイッチングされ、スイッチＳＷ２とＳＷ３が制御パルスφ１と逆相の制御パルスφ２によってスイッチングされる。このように、正電源電圧ＶＣＣと負電源電圧ＶＳＳとを一定の周期、例えば１Ｈ（Ｈは水平走査期間）周期で互いに逆相でスイッチングするのは、液晶の劣化防止を目的として、液晶を交流駆動するためである。
【００２９】
また、基準電圧発生回路１５の集積に際しては、表示エリア部１２の各画素トランジスタとして薄膜トランジスタＴＦＴを用いていることから、基準電圧発生回路１５のスイッチ回路３１，３２を構成するトランジスタとしても薄膜トランジスタを用い、少なくともこれらトランジスタ回路を表示エリア部１２と共に同一ガラス基板１１上に作成することにより、その製造が容易になるとともに、低コストにて実現できる。
【００３０】
薄膜トランジスタについては、近年の性能向上や消費電力の低下に伴って集積化が容易になっているのが現状である。したがって、基準電圧発生回路１５、特に少なくともトランジスタ回路を表示エリア部１２の画素トランジスタと同じ薄膜トランジスタを用いて同一のガラス基板１１上に同一プロセスにて一体的に形成することにより、製造プロセスの簡略化に伴う低コスト化、さらには集積化に伴う薄型化、コンパクト化を図ることができる。
【００３１】
なお、上記実施形態では、アクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、これに限定されるものではなく、エレクトロルミネッセンス（ＥＬ）素子を各画素の電気光学素子として用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【００３２】
また、上記実施形態に係るアクティブマトリクス型液晶表示装置に代表されるアクティブマトリクス型表示装置は、パーソナルコンピュータ、ワードプロセッサ等のＯＡ機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やＰＤＡなどの携帯端末の表示部として用いて好適なものである。
【００３３】
図８は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【００３４】
本例に係る携帯電話機は、装置筐体４１の前面側に、スピーカ部４２、表示部４３、操作部４４およびマイク部４５が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部４３には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
【００３５】
このように、携帯電話機などの携帯端末において、先述した実施形態に係るアクティブマトリクス型液晶表示装置を表示部４３として用いることにより、当該液晶表示装置に搭載される基準電圧発生回路の回路構成が簡単で、表示装置の低コスト化、さらには薄型化、コンパクト化を図ることができるため、端末本体の低コスト化、さらには薄型化、コンパクト化が可能となる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、アクティブマトリクス型表示装置あるいはこれを表示部として用いた携帯端末において、基準電圧発生回路を表示エリア部および水平駆動回路と共に同一基板上に作成するようにしたことにより、セットを構成する部品点数を少なく抑えることができるため、セットの低コスト化、さらには薄型化、コンパクト化が可能になる。また、基準電圧発生回路を表示エリア部を挟んで垂直駆動回路と反対側の辺における一対の水平駆動回路から等距離の位置に配置したことで、基準電圧発生回路を別基板に配置した場合に必要となるバッファ回路を省略できるため、その分だけ基準電圧発生回路の回路構成を簡略化できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。
【図２】液晶表示装置の表示エリア部の構成例を示す回路図である。
【図３】Ｈドライバの具体的な構成の一例を示すブロック図である。
【図４】基準電圧選択型ＤＡ変換回路の構成の一例を示す回路図である。
【図５】基準電圧発生回路の一般的な構成例を示す回路図である。
【図６】本実施形態に係る基準電圧発生回路の具体的な構成例を示す回路図である。
【図７】本実施形態に係る基準電圧発生回路の動作説明のためのタイミングチャートである。
【図８】本発明に係る携帯端末である携帯電話機の構成の概略を示す外観図である。
【符号の説明】
１１…ガラス基板、１２…表示エリア部、１３Ｕ，１３Ｄ…Ｈドライバ（水平駆動回路）、１４…Ｖドライバ（垂直駆動回路）、１５…基準電圧発生回路、２３…単位画素、２８Ｕ，２８Ｄ…基準電圧選択型ＤＡ変換回路、３１，３２…スイッチ回路、３１−１〜３１−ｎ…バッファ回路
【図１】
0004288849.tif 000002
【図２】
0004288849.tif 000003
【図３】
0004288849.tif 000004
【図４】
0004288849.tif 000005
【図５】
0004288849.tif 000006
【図６】
0004288849.tif 000007
【図７】
0004288849.tif 000008
【図８】
0004288849.tif 000009