(57)【特許請求の範囲】
【請求項１】
複数のチップを基板上に組み付ける方法であって、
拘束力を加えることにより前記基板を凸状の弧状に湾曲させ、
前記湾曲した基板に前記チップを配置し、
該チップの配置に続いて熱サイクルを行わせ、
前記熱サイクルが完了すると前記拘束力を解いて前記基板を均衡状態に戻す、
諸ステップから成り、
前記チップを配置するステップは、前記チップを相互に当接するように配置することを含んでおり、
前記熱サイクルによって接着剤が硬化される、
ことを特徴とする方法。
【請求項２】
前記接着剤の硬化によって、前記チップが前記基板に接着されることを特徴とする請求項１に記載の方法。
【請求項３】
全幅のアレイを作るように複数のチップを基板上に組み付ける方法であって、
曲率半径を選択することと、
前記曲率半径を、凸状に拘束したプレートの第１面に適用することと、
前記基板の一方の面を、前記凸状に拘束したプレートの前記第１面に配置することと、
拘束力を前記基板の前記第１面と反対側の面に加えて前記基板を弧状にすることと、
前記チップを接着剤とともに前記湾曲した基板上に配置することと、
前記接着剤を硬化する熱サイクルを行わせることと、
前記拘束力を解いて前記基板を均衡状態に戻すこと、
から成ることを特徴とする方法。
【請求項４】
前記チップの配置ステップは、前記チップを相互に当接するように配置することを含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記曲率半径は、該曲率半径が適用されない場合に比べて、前記均衡状態におけるチップとチップの間の隙間がより小さくなるように選択されていることを特徴とする請求項４に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、基板又は回路基板上へ半導体デバイスすなわちチップを取り付けることに関する。本発明は、特に、ラスター入力スキャナ・アレイの製造に適している。本発明は、より具体的には、リニア（直線状）の全幅イメージセンサ・アレイ（ＦＷＡ）を得る、シリコン製イメージセンサのチップ／ダイの組み付けに関する。
【０００２】
【従来の技術】
一般に、電荷結合デバイス（ＣＣＤ）のような、原稿画像を走査するためのイメージセンサ・ダイは、シリコン上に組み込まれた適切な支持回路に加えて一列又は線状アレイの受光部を有する。通常、この型のダイは、これと同期して原稿を縦に動かすか、又は進めながら、原稿の幅を端から端までラインごとに走査するために用いられる。別の手法においては、原稿を固定位置に置いた状態で、イメージセンサを縦方向に動かすことができる。
【０００３】
上記の用途において、画像解像度は、走査幅とアレイ受光部の数の比に比例する。長いダイを設計し、製造することは経済的に困難であるので、ダイがライン全長を走査するように用いられるとき、今日の商業的に利用可能な典型的なダイについての画像解像度は相当に低い。余分の画像信号を挿入することによって、或いは、ラインに沿った走査が進行する時に一つのダイから次のダイへの重なりを生じるように、幾つかの小さなダイを互いに非直線状の形態で組合せることによって、解像度を電子的に改善させることができるが、この種の電子的操作は、システムに複雑さとコストの双方を付加するものである。更に、上述のような単一又は多数のダイの組み合せは、通常、より複雑で高価な光学システムを必要とする。
【０００４】
しかしながら、原稿のラインに等しいか、又はこれより長い長さを有し、高解像度を保証するためには、直線状受光部の大きなパッキングを有する、長い又は全幅のアレイは非常に望ましい装置であったし、依然としてそうである。長い又は全幅のアレイの追求において、幾つかの小さなダイを互いに端と端を突き合わせて組み付けることによってアレイを形成することが、模範的な装置になった。しかしながら、このことは、ダイを他のダイと端と端を突き合わせて組み付けるときに受光部の連続性を保証するために、受光部がダイの境界すなわち縁部まで延びるダイを形成することを必要にする。同様に、それが達成されたとき、次には、１つのチップの受光部と、当接するチップダイの受光部とが近傍にあることを保証するような手法でチップダイを取り付けなければならなくなる。ダイ間の隙間が過剰な状態で取り付けられたダイで組み付けられたＦＷＡは、隙間位置において失われた画像情報のために、画質の劣化に見舞われる。
【０００５】
隙間の許容差を維持するあらゆる試みにおいて考慮しなくてはならない、ＦＷＡの製造における一つの本質的なパラメータは、チップ／ダイを最終的に取り付ける基板に対するチップ／ダイの熱的係数である。従来の手法では、シリコンチップの熱的係数と一致する熱的係数を有する取り付け基板を使用しなければならなかった。特に、典型的には、セラコム(Ceracom)を使用した特殊な型の一つのプリント回路基板（ＰＣＢ）は、摂氏度あたり１００万分の６の熱膨張係数（ＴＣＥ）を有する（ＴＣＥ＝６ＰＰＭ／℃）。これは、チップ／ダイのシリコンのＴＣＥ＝３ＰＰＭ／℃と比べて、比肩できるものである。
【０００６】
しかしながら、セラコムは高価であり、基板としてより費用効果がある解決法を用いることが非常に望ましい。特に、例えば、ＦＲ−４のような産業標準材料を使用することが望ましい。残念なことに、ＦＲ−４のＴＣＥは１３ＰＰＭ／℃である。
【０００７】
【発明が解決しようとする課題】
従って、上述のように、基板について費用効果がある材料を用い得るようにすると同時に、基板上に取り付けられたチップ間に大きな隙間が生じることを防止するという問題を解決する配置及び方法への必要性が存在する。従って、チップとチップの間の隙間を最小にしながらチップを基板上に取り付け、接着し、硬化するための改善された方法を用いて上述のような種々の欠陥及び短所を解決することが望ましい。
【０００８】
【課題を解決するための手段】
本発明は、複数のチップを基板上に組み付ける方法に関し、該方法は、拘束力を加えることによって基板を弧状に湾曲させ、チップ間に初期隙間を有する状態でチップを湾曲した基板上に配置することを含む。これに続いて、熱サイクルを行わせ、拘束力を解いて基板を均衡状態に戻す。
【０００９】
本発明はまた、複数のチップを基板上に組み付ける方法に関し、該方法は、拘束力を加えることによって基板を弧状に凸状に湾曲させ、チップ間に初期隙間を有する状態で複数のチップを湾曲した基板上に配置し、拘束力を解いて基板を均衡状態に戻すことを含む。
【００１０】
更に、本発明は、複数のチップを基板上に組み付ける方法に関し、該方法は、基板の一方の面を凸状の拘束プレートに向けて配置し、拘束力を基板の反対側の面に加えて、該基板を弧状にすることを含む。これに続いて、チップ間に初期隙間を有する状態で複数のチップを湾曲した基板上に配置し、熱サイクルを行わせて、拘束力を解いて基板を均衡状態に戻す。
【００１１】
本発明はまた、全幅アレイを作るために、複数のチップを基板上に組み付ける方法に関し、該方法は、曲率半径を選択し、その曲率半径を凸状の拘束プレートの第１面に適用し、次に基板の一方の面を凸状の拘束プレートの第１面に向けて配置し、該基板の反対側の面に拘束力を加えて該基板を弧状にすることを含む。これに続いて、接着剤を使ってチップ間に初期隙間を有する状態でチップを湾曲した基板上に配置し、硬化する接着剤の熱サイクルを行わせ、拘束力を解いて基板を均衡状態に戻す。
【００１２】
更に、本発明は、複数のチップを基板上に組み付ける方法に関し、該方法は、拘束力を加えることによって基板を第１の湾曲で弧状にし、チップ間に初期隙間を有する状態で複数のチップを湾曲した基板上に配置することを含む。次に、拘束力を加えることによって基板に第２の湾曲で弧状にし、熱サイクルを行わせ、拘束力を解いて該基板を均衡状態に戻す。
【００１３】
【発明の実施の形態】
ＦＷＡセンサの技術開発の初期段階において、突き合せ配列の直線状アレイのセンサチップは、シリコンに近い熱膨張係数（ＴＣＥ）を有する基板に取り付けられるのが最も良いと理解されてきた。このことは、高温において画質に問題をもたらす大きな隙間を防ぎ、同様に低温域においてチップに損傷をもたらす圧縮力をも防ぐ。基板として使用するのに適したプリント回路基板（ＰＣＢ）材料を求めた結果、ＴＣＥがシリコンと極めてよく一致するセラコム（Ceracom）が選択されることになった。
【００１４】
しかしながら、セラコムは、業界標準ＰＣＢ材料：ＦＲ−４のおよそ５倍から１０倍ほども高価であるので、ＦＲ−４を使用することの実現可能性を確認するために、幾つかの研究がなされた。−５８℃から＋６６℃までの間の１００回の信頼性温度応力サイクルは、ＦＲ−４のＦＷＡセンサ・バーに対して、突き合わせた状態に近いチップを有するセンサ・バーに対してさえも、如何なる物理的又は電気的、光学的損傷ももたらすことはなかった。更に、通常の高温作動状態の下での隙間の増加は、低い解像度のＦＷＡに対しては画質に重大な問題をもたらすことはなかった。しかしながら、より高い解像度のＦＷＡに対しては、安価なＦＲ−４材料に切換えることにより、チップとチップの間の隙間の増加を克服することが必要になる。セラコムセンサに比べて、ＦＲ−４センサにおいては、高温で本来的に大きな隙間が生じる。２つの材料の間のこのデータには２つの源があり、ＦＲ−４の大きなＴＣＥのために隙間の増大が大きいこと、同様に、大きなＴＣＥのために、バーが硬化された後に大きな隙間が初めから存在することである。チップの初期取り付けが隙間なく突き合わされた場合でも、３μｍから５μｍまでの隙間が存在する。
【００１５】
図１は、ＦＷＡセンサバーの上から見た平面（ｘ−ｙ）図を示す。センサ・バー１００は、ＦＲ−４基板１０１と複数のチップ１０２を備える。この実施形態においては、フォトチップ１０２は、端と端を突き合わせた１×２０の配列の２０個のチップからなる直線状アレイとして配置される。図２は、フォトダイオード２００を有し、ボンディングパッド２０１が設けられたチップ１０２の、図１の一部を拡大したクローズアップ図である。ボンディングパッド２０１と、基板１０１上に設けられた対になるボンディングパッド２０３との間にフライングワイヤ接続２０２が形成される。これにより、基板１０１とチップ１０２との間に電気接続が提供される。
【００１６】
図３から図５までは、ＦＷＡセンサバー１００の一部の断面（ｘ−ｚ）図を示す。図３から分かるように、チップ１０２は、最初に互いに接近して、或いは突き合わせて配置され、隙間３００は小さい。この時点では、チップ接着剤３０１は硬化されていない。チップ接着剤３０１の硬化中、ＦＲ−４基板１０１はチップ１０２よりも多く膨張し、図４に示されるようにチップ間に大きな隙間３００が生じる。接着剤３０１が硬化されていない間は、チップ１０２は、基板１０１にその中心が事実上ピン留めされた状態にある。硬化工程の温度の増加及び減少中のどの時点かでチップ接着剤３０１は硬化し、全体がチップ１０２に固く取り付けられる。この時点では、チップ１０２と接着剤３０１は基板１０１より剛性であるので、センサバー１００が室温に戻るときに、基板１０１は、通常生じるほどは収縮しない。基板１０１は伸張したままであり、チップ１０２をその両端部の近くでピン留めすることにより、図５に示すように、ある量の隙間３００がチップ間に固定的に形成される。本発明は、図５に示されるような、この最終的な室温での隙間３００を最小にすることに向けられる。
【００１７】
図６から図８までは、図３から図５までに示されたものと同じ接着剤３０１の硬化段階を、図５に示す室温の隙間３００を減少させるか又は排除する、本発明の方法で示す。ごく簡単に言うと、複数のチップ１０２は、拘束力６００（及び６０１）が加えられた凸状の拘束プレート上で弧状にされた基板１０１上に組み付けられる。図６、図７及び図１２に示されるように、拘束力は、最も典型的には基板の端の点に加えられる。図６に示されるように、別の実施形態において、拘束力６００は、反対方向の力６０１と組み合わされて、基板１０１を凸状に湾曲させる。一つの好ましい実施形態では、チップ１０２は、最初に、チップ間に初期開始隙間がほとんどないか又は全くない状態で端と端を突き合わせられる。次に、図７に示されるように、エポキシ３０１の硬化中に拘束力６００を加えながら、基板１０１をこれと同じか又は異なる凸状を有する拘束プレート上に保持する。図８は、一旦エポキシ３０１が硬化を終え、バー１００が冷却され、拘束力６００（及び６０１）が解かれた後に、基板１０１（従ってバー１００）を平坦な位置で用いるとき、室温での隙間３００が最小にされ、或いは隙間なしにさえもなるようにすることができる状態を示す。この方法によって達成される隙間の範囲は、隙間が全くなくなるところまで、或いは、チップ間に幾らかの圧縮が残る状態で隙間がほとんどなくなるところまでになる。硬化後に結果として得られる最終的な湾曲部の隙間ｄgは、曲率半径の幾何学的形状と最初に配置されたチップの配置の関数である。
【００１８】
図９、図１０、図１１及び図１２は、拘束プレートの曲率半径を計算するために使用される関連した幾何学的形状を示す。隙間を減らすことを望むが、最終的に平坦にされた状態でチップが突き合わせられることを望まない場合には、以下に与えられる式におけるｄeを硬化中に自然に生成される隙間３００より小さい数に変えることによって曲率半径を調整することができる。逆に、わずかに圧縮された状態で、チップ１０１を常時突き合わせるようにしたい場合には、ｄeを増加させて、隙間が引き起こす硬化中の如何なる自然変化をも考慮に入れることができる。わずかな圧縮では、１００回もの数の熱サイクルの間にチップに損傷を与えないと考えられることが信頼性のある研究によって示されたので、室温においてある一定の圧縮を許容することができる。実際に起こることとして、スキャナバー１００が作動中のとき、スキャナバーは温まり、実際に幾らかの又は全ての圧縮が取り除かれる。このことは、通常の使用及び作動中にＦＷＡスキャナバー１００が加熱することによって生じるチップとチップの間の隙間を排除することが望ましい場合に、実際に利点である。
【００１９】
拘束力が解かれた後、均衡状態において幾らかの湾曲がＦＷＡバー１００に保持されることがある。しかしながら、実際問題として、ＦＷＡバー１００が、後にイメージセンサ・ハウジング内に取り付けられ、拘束されると、均衡状態における残留湾曲量も直ぐに平らにされる。
【００２０】
曲率半径（ｒ）についての式は、図９、図１０、図１１及び図１２を参照されたい。硬化後まだ弧状になっている状態の結果として生じるチップ間の隙間ｄeに関する第１の近似式において、
ｄe＝［ＴＣＥ（ＦＲ−４）−ＴＣＥ（シリコン）］×L×ΔＴ＝（１３−３）ｐｐｍ／℃×１５，７４８μｍ×１００℃＝１５．７μｍである。ここでｒは、曲率半径、Lは、図面では小文字の筆記体で示されており、チップの長さ（１例では、１５，７４８μｍ）であり、Ｔは温度である。
【００２１】
実際には、ｄeは、接着剤の被覆範囲と硬化のロックイン温度のために遥かに低い。そのため、ｄeを、最終的には実験的に求め、かつ実証しなければならない。しかしながら、曲率半径のおよその見積もり及び出発点を確立するために、次の手法が有用である。
【００２２】
小さな角度に対しては、円弧を直線に置き換えることができ、図９のδは非常に小さい。同じ角度θを有する結果としての相似正三角形の比を用いて、
ｒ/(L＋ｄe）＝(ｔs/２＋δ)/ｄe［半径と弧の比 (L＋ｄe)/L＝ｒ/(ｒ−ｔs/２)を使ってもよい。］
従って、ｒ＝(L＋ｄe)/ｄe×(ｔs/２＋δ）≒ L/ｄe×（ｔs/２）を得る。
【００２３】
δはｔs（基板１０１の厚さ）に比べて非常に小さく、ｄeはLに比べて小さい。そこで、例えば、ここでL＝１５，７４８μｍ、ｄe＝１５．７μｍ、及びｔs＝６０ミル(60×25.4μｍ)とすると、曲率半径ｒは、ｒ＝３０．０９インチ（７６４．３ｍｍ）となる。エポキシの厚さについては上の式においては考慮されていないが、それにはただｔs/２を付加するだけであることに留意されたい。
【００２４】
図１０は、拘束力６００（及び６０１）が解かれ、基板１０１が均衡状態に戻った後に結果として生じる隙間ｄgを示す。今や隙間３００は、この結果として生じたｄgとなり、よって最小になっている。図１１において、基板１０１の上部から半径までの距離＝ｒがどのように中心に交わるかを示すために、２つの曲率半径線１１００が示される。
【００２５】
曲率半径は、必要とされる湾曲を説明するのに充分であるが、モデル・ショップでは、アレイ１００の中間点の湾曲量を知ることを好むであろう。これは図１２に示され、ΔＺと表記されるので、
ΔＺ(中間−端部チップ）＝ｒ×[1−cos(0.5×360°×12.4インチ/２πｒ)]となる。そこで、１２．４インチ(３１５ｍｍ)のセンサアレイに対して、中間アレイの湾曲は、ΔＺ(中間−端部チップ）＝０．６３６インチ（１６．１５ｍｍ）となる。
注：より実際的には、ｄe＝５μｍ、ｒ＝９４．４９インチ(２.４ｍ)、ΔＺ(中間）＝０．２０３インチ（５．１５ｍｍ）である。
参考のためだけであるが、θ／２＝ｔａｎ-1［ｄe/２(ｔs/２)］であり、
θ≒ｄe/ｔs（小さな角度に対して、ラジアンで）
【００２６】
図１２は、ＦＲ−４基板１０１と２０個のセンサチップ１０２とを備える全幅アレイ・センサバー１００を示す。凸状の拘束プレート１２００が設けられ、ＦＷＡセンサバー１００は、両端に拘束力６００を加えることによって適切な弧になるように該プレートにピンで留められている。適切な弧は、上述のように曲率半径「ｒ」又はΔＺ、及びセンサバー１００の端から端までの長さによって規定される。
【００２７】
最後に、チップを接着して接着剤を硬化させる前に、基板の適切な凸状の湾曲によって、硬化の結果として生じる熱サイクルが完了し、基板からの拘束力が解かれると、基板とチップの間の異なる熱膨張係数にも関わらず、緊密に突き合わされたチップが形成される。更に、本方法の適用により、高価でない基板材料への置き換えが可能になり、それから生じるコスト削減の利点が得られる。
【００２８】
本明細書で開示された実施形態は好ましいものであるが、様々な代替、修正、変更又は改良をなすことができることが、本教示から当業者には理解されるであろう。例えば、ここで提供される教示が多くの型のダイ、接着剤及び基板に適用可能であることは当業者には理解されるであろう。熱サイクルが接着剤の硬化以外の他の作用の結果である場合もあること、或いは、熱サイクルが硬化の結果である場合、使用された接着剤が必ずしもチップ／ダイを基板に接着することによるものではないことが理解されるであろう。そのような異なった材料では、適合させるために基板に与えられる弧を変える必要があることもまた、当業者には理解されるであろう。このような加工技術の変形の全ては、上記の特許請求範囲に含ませられることが意図される。
【図面の簡単な説明】
【図１】センサチップが上に取り付けられた全幅イメージセンサ・アレイを概略的に示す図である。
【図２】図１の全幅イメージセンサ・アレイの一部の拡大図である。
【図３】全幅イメージセンサ・アレイの概略的な側面図である。
【図４】従来の接着剤硬化中の全幅イメージセンサ・アレイの概略的な側面図である。
【図５】従来の接着剤硬化後の全幅イメージセンサ・アレイの概略的な側面図である。
【図６】本発明に従って、拘束力（及び反拘束力）を加えることによって基板に弧を生じた全幅イメージセンサ・アレイの概略的な側面図である。
【図７】接着剤硬化中の図６の弧を有する全幅イメージセンサ・アレイの概略的な側面図である。
【図８】接着剤硬化後、拘束力の解除により基板の均衡状態に戻った際、図７の弧を有する全幅イメージセンサ・アレイの概略的な側面図である。
【図９】チップとチップの間の隙間及び曲率半径を求めるためのパラメータの概略的な拡大図である。
【図１０】曲げが解かれた後の改善したチップとチップの間の隙間を概略的に示す図である。
【図１１】基板及びセンサチップに対する曲率半径を更に示す図である。
【図１２】全幅イメージセンサ・アレイと、曲率半径を規定するためのΔＺを概略的に示す図である。
【符号の説明】
１００  センサバー
１０１  基板
１０２  チップ
２００  フォトダイオード
２０１  ボンディングパッド
２０２  ワイヤー接続
２０３  ボンディングパッド
３００  隙間
３０１  接着剤
６００  拘束力
６０１  反拘束力
１１００  曲率半径ライン
１２００  拘束プレート
【図１】
0004326789.tif 000002
【図２】
0004326789.tif 000003
【図３】
0004326789.tif 000004
【図４】
0004326789.tif 000005
【図５】
0004326789.tif 000006
【図６】
0004326789.tif 000007
【図７】
0004326789.tif 000008
【図８】
0004326789.tif 000009
【図９】
0004326789.tif 000010
【図１０】
0004326789.tif 000011
【図１１】
0004326789.tif 000012
【図１２】
0004326789.tif 000013