(57)【特許請求の範囲】
【請求項１】
電源電圧から分圧抵抗を介してｎ型半導体基板に印加する電圧を生成する基板電圧発生部と、信号入力端子に対する保護回路部とが前記ｎ型半導体基板に形成された固体撮像装置であって、
前記基板電圧発生部および前記保護回路部は、それぞれ、前記ｎ型半導体基板上に形成されたｐ型ウエル中に、ゲート電極を介して閾値電圧を制御するためのｐ型拡散層領域と、ソースおよびドレイン領域となるｎ型拡散層領域とが形成され、前記ゲート電極および前記ｎ型拡散層領域に絶縁膜のコンタクト窓を介して接続するための金属配線層が形成されて成るトランジスタで構成され、
前記保護回路部における前記金属配線層は、前記ソース領域となるｎ型拡散層領域に接続され、ゲート／ソース端子を介して第１の電圧が印加される第１の金属配線層と、前記ｐ型ウエル領域に接続され、ｐウエル端子を介して第２の電圧が印加される第２の金属配線層とに分離され、前記第２の電圧は前記第１の最低電圧よりも低く設定されることを特徴とすることを特徴とする固体撮像装置。
【請求項２】
電源電圧から分圧抵抗を介してｎ型半導体基板に印加する電圧を生成する基板電圧発生部と、信号入力端子に対する保護回路部とが前記ｎ型半導体基板に形成された固体撮像装置であって、
前記基板電圧発生部および前記保護回路部は、それぞれ、前記ｎ型半導体基板上に形成されたｐ型ウエル中に、ゲート電極を介して閾値電圧を制御するためのｐ型拡散層領域と、ソースおよびドレイン領域となるｎ型拡散層領域とが形成され、前記ゲート電極および前記ｎ型拡散層領域に絶縁膜のコンタクト窓を介して接続するための金属配線層が形成されて成るトランジスタで構成され、
前記保護回路部における前記金属配線層は、前記ソース領域となるｎ型拡散層領域に接続され、ソース端子を介して第１の電圧が印加される第１の金属配線層と、前記ｐ型ウエル領域に接続され、ｐウエル端子を介して第２の電圧が印加される第２の金属配線層と、前記ゲート電極に接続され、ゲート端子を介して第３の電圧が印加される第３の金属配線層とに分離され、前記第１の電圧は前記第２の電圧よりも高く設定され、前記第２の電圧と前記第３の電圧とは等しく設定されていることを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ｎ型半導体基板への印加電圧を電源電圧の分圧により生成する基板電圧発生回路、および各種信号の入力端子に対する保護回路が同一半導体基板に形成された固体撮像装置に関する。
【０００２】
【従来の技術】
図３は、従来の固体撮像装置における保護回路部および基板電圧発生部の構造例を示す部分断面図である。図３において、１はｎ型半導体基板（ｎ−ｓｕｂ）、２はｐ型ウエル（ｐｗ）、３はｐ型拡散層領域（ｐ）、４はゲート絶縁膜、５はゲート電極、６はｎ型拡散層領域（ｎ）、７はｎ＋型拡散層領域（ｎ＋）、８はｐ＋型拡散層領域（ｐ＋）、９は酸化膜、１０は層間絶縁膜、１１は金属配線層、１２は保護膜、１３は保護回路部、１４は基板電圧発生部、１５はドレイン領域、１６はソース領域、１７はソース領域、１８はドレイン領域、１９、２０は分圧抵抗、２１は電源電圧端子、２２はｎ型半導体基板端子、２３は入力端子である。
【０００３】
ｎ型半導体基板１中に形成されたｐ型ウエル２中に、ｎチャネルトランジスタ群が形成される。各トランジスタは、閾値電圧を制御するｐ型拡散層領域３、ゲート絶縁膜４、ゲート電極５、ソース領域およびドレイン領域となるｎ型拡散層領域６とｎ＋型拡散層領域７の２重拡散層から構成されている。また、各トランジスタのｐ型ウエル２には、金属配線層１１とのコンタクト部にｐ＋拡散領域が形成されて、低抵抗化を図っている。そのトランジスタの上層には、熱酸化法による酸化膜９とＣＶＤ法による層間絶縁膜１０が成長される。さらに、コンタクト窓を介して、金属配線層１１が形成され、その上層には保護膜１２が形成される。
【０００４】
このようにして、各トランジスタにより、保護回路部１３と基板電圧発生部１４とが構成される。ここで、保護回路部１３では、ｎ型拡散層６とｎ＋型拡散層７により、ドレイン領域１５とソース領域１６が構成されている。また、基板電圧発生部１４でも、ｎ型拡散層６とｎ＋型拡散層７により、ソース領域１７とドレイン領域１８が構成されている。基板電圧発生部１４に供給する電圧は、電源電圧ＶＤＤが印加される電源電圧端子２１とＧＮＤ間に接続された分圧抵抗１９と２０により生成される。そして、基板電圧発生部１４のソース領域１７は、ｎ型半導体基板１に接続されており、その端子がｎ型半導体基板端子２２となる。一方、保護回路部１３のドレイン領域１５には、電圧印加等を行う入力端子２３が設けられている。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では、例えば、入力端子２３に、固体撮像装置のリセットゲートを駆動するような、周波数が数十ＭＨｚで振幅が０Ｖ〜＋５Ｖ程度のパルスを印加すると、その影響でｐ型ウエル２の電位が振られ、ソース領域１６に対するｐ型ウエル２の電位障壁は瞬間的に低くなる場合が発生する。この電位障壁が低くなった時に、電子注入が、０Ｖであるソース領域１６からｐ型ウエル２を越えてｎ型半導体基板１へと生じる。このｎ型半導体基板１に注入された電子は、基板電圧発生部１４のソース領域１７からｐ型ウエル２中のチャネル内を通り、ドレイン領域１８に達する。そして最後に、ドレイン領域１８から分圧抵抗１９を介して電源電圧端子２１に流れ込む。このようにして、図１中に太い矢印で示すリーク電流の経路（図１の矢印は電子の移動方向を示す）が形成される。
【０００６】
分圧抵抗１９に電子が流れ込むことにより、電圧降下が発生する。結果として、電源電圧端子２１に印加された電源電圧ＶＤＤを２つの分圧抵抗１９と２０により分圧して生成された電圧は、分圧抵抗１９での電圧降下により、設定値よりも低いものとなる。これによって、ｎ型半導体基板１に印加される内部発生電圧が低下して、固体撮像素子を構成するフォトダイオードに蓄積される電荷が過剰になるという問題がある。
【０００７】
また、保護回路部１３の入力端子２３に印加されるパルスの振幅が大きくなると、ｎ型半導体基板１の基板電流が増加し、同時にソース電流も増加することが確認された。また、入力端子２３に印加されるパルスの周波数が高くなると、ｐ型ウエル２自体が振られる回数が増加し、同じくｎ型半導体基板１の基板電流とソース電流が増加しているのが確認された。したがって、入力端子２３に印加されるパルスの振幅および周波数の増大に応じて、保護回路部１３のソース領域１６からｎ型半導体基板１に流れるリーク電流が増大し、これによって、ｎ型半導体基板１に印加される内部発生電圧が設定値よりもさらに低下するという問題がある。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、保護回路部のソース領域からｎ型半導体基板へと注入される電子を大幅に低減して、ｎ型半導体基板に印加される内部発生電圧の低下を大幅に抑え、フォトダイオードの蓄積電荷量を最適化した固体撮像装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の固体撮像装置は、電源電圧（ＶＤＤ）から分圧抵抗を介してｎ型半導体基板（ｎ−ｓｕｂ）に印加する電圧を生成する基板電圧発生部と、信号入力端子に対する保護回路部とがｎ型半導体基板に形成された固体撮像装置であって、基板電圧発生部および保護回路部は、それぞれ、ｎ型半導体基板上に形成されたｐ型ウエル（ｐｗ）中に、ゲート電極を介して閾値電圧を制御するためのｐ型拡散層領域（ｐ、ｐ＋）と、ソースおよびドレイン領域となるｎ型拡散層領域（ｎ、ｎ＋）とが形成され、ゲート電極およびｎ型拡散層領域に絶縁膜のコンタクト窓を介して接続するための金属配線層が形成されて成るトランジスタで構成され、保護回路部における金属配線層は、ソース領域となるｎ型拡散層領域に接続され、ゲート／ソース端子を介して第１の電圧（例えば、ＧＮＤ）が印加される第１の金属配線層と、ｐ型ウエル領域に接続され、ｐウエル端子を介して第２の電圧（例えば、負電圧ＶＬ）が印加される第２の金属配線層とに分離され、第２の電圧は第１の最低電圧よりも低く設定されることを特徴とする。
【００１０】
この構成によれば、保護回路部のｐ型ウエルへの印加電圧がそのゲート／ソース電極への印加電圧よりも低く設定されるため、ソース電極のｎ型拡散層領域に対するｐ型ウエルの電位障壁が高くなる。すなわち、ソース領域に対してｐ型ウエルには逆バイアス電圧が印加されることになり、ソース領域のｎ型拡散層領域からｎ型半導体基板へと注入される電子はほとんど無い状態となる。これによって、電源電圧の抵抗分圧により生成されるｎ型半導体基板電圧は、注入電子による低下も無く、設計値通りの値を実現することができる。したがって、フォトダイオードに蓄積される電荷量を最適状態にすることができる。
【００１１】
前記の目的を達成するため、本発明に係る第２の固体撮像装置は、電源電圧から分圧抵抗を介してｎ型半導体基板（ｎ−ｓｕｂ）に印加する電圧を生成する基板電圧発生部と、信号入力端子に対する保護回路部とがｎ型半導体基板に形成された固体撮像装置であって、基板電圧発生部および保護回路部は、それぞれ、ｎ型半導体基板上に形成されたｐ型ウエル（ｐｗ）中に、ゲート電極を介して閾値電圧を制御するためのｐ型拡散層領域（ｐ、ｐ＋）と、ソースおよびドレイン領域となるｎ型拡散層領域（ｎ、ｎ＋）とが形成され、ゲート電極およびｎ型拡散層領域に絶縁膜のコンタクト窓を介して接続するための金属配線層が形成されて成るトランジスタで構成され、保護回路部における金属配線層は、ソース領域となるｎ型拡散層領域に接続され、ソース端子を介して第１の電圧（例えば、正電圧ＶＨ）が印加される第１の金属配線層と、ｐ型ウエル領域に接続され、ｐウエル端子を介して第２の電圧（例えば、ＧＮＤ）が印加される第２の金属配線層と、ゲート電極に接続され、ゲート端子を介して第３の電圧（例えば、ＧＮＤ）が印加される第３の金属配線層とに分離され、第１の電圧は第２の電圧よりも高く設定され、第２の電圧と第３の電圧とは等しく設定されていることを特徴とする。
【００１２】
この構成によれば、保護回路部のソース領域への印加電圧がそのゲート電極及びｐ型ウエル領域への印加電圧よりも高く設定されるため、ソース電極のｎ型拡散層領域に対するｐ型ウエルの電位障壁は高くなる。すなわち、ｐ型ウエルに対してソース領域には逆バイアス電圧が印加されることになり、ソース領域のｎ型拡散層領域からｎ型半導体基板へ注入される電子がほとんど無い状態となる。これによって、電源電圧の抵抗分圧により生成されるｎ型半導体基板電圧は、注入電子による低下も無く、設計値通りの値を実現することができる。したがって、フォトダイオードに蓄積される電荷量を最適状態にすることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置における保護回路部および基板電圧発生部の構造例を示す部分断面図である。図１において、３１はｎ型半導体基板（ｎ−ｓｕｂ）、３２はｐ型ウエル（ｐｗ）、３３はｐ型拡散層領域（ｐ）、３４はゲート絶縁膜、３５はゲート電極、３６はｎ型拡散層領域（ｎ）、３７はｎ＋型拡散層領域（ｎ＋）、３８はｐ＋型拡散層領域（ｐ＋）、３９は酸化膜、４０は層間絶縁膜、４１は金属配線層、４２は保護膜、４３は保護回路部、４４は基板電圧発生部、４５はドレイン領域、４６はソース領域、４７はソース領域、４８はドレイン領域、４９、５０は分圧抵抗、５１は電源電圧端子、５２はｎ型半導体基板端子、５３は入力端子、５４は保護回路のゲート／ソース端子、５５は保護回路部４３のｐウエル端子である。
【００１５】
まず、従来例と同じく、ｎ型半導体基板３１中に形成されたｐ型ウエル３２中に、ｎチャネルトランジスタ群が形成される。各トランジスタは、閾値電圧を制御するｐ型拡散層領域３３、ゲート絶縁膜３４、ゲート電極３５、ソースおよびドレイン領域となるｎ型拡散層領域３６とｎ＋型拡散層領域３７の２重拡散層から構成される。次に、各トランジスタのｐ型ウエル３２に対して、金属配線層４１とのコンタクト部にｐ＋拡散層領域３８が形成されて、低抵抗化を図る。各トランジスタの上層には、熱酸化法による酸化膜３９とＣＶＤ法による層間絶縁膜４０が成長され、コンタクト窓を介して、金属配線層４１が、その上層には保護膜４２が形成される。
【００１６】
このようにして、各トランジスタにより、保護回路部４３と基板電圧発生部４４とが構成される。ここで、保護回路部４３では、ｎ型拡散層３６とｎ＋型拡散層３７により、ドレイン領域４５とソース領域４６が構成されている。また、基板電圧発生部４４でも、ｎ型拡散層３６とｎ＋型拡散層３７により、ソース領域４７とドレイン領域４８が構成されている。基板電圧発生部４４に供給する電圧は、電源電圧ＶＤＤが印加される電源電圧端子５１とＧＮＤ間に接続された分圧抵抗４９と５０により生成される。そして、基板電圧発生部４４のソース領域４７は、ｎ型半導体基板３１に接続されていおり、その端子がｎ型半導体基板端子５２となる。一方、保護回路部４３のドレイン領域４５には、電圧印加等を行う入力端子５３が設けられている。
【００１７】
本実施形態では、従来例とは異なり、保護回路部４３の金属配線層４１を、ゲート／ソース端子５４に接続される金属配線と保護回路部４３のｐウエル端子５５に接続される金属配線とに分離することにより、それぞれの端子に異なる電圧を印加するものである。すなわち、ゲート／ソース端子５４を０Ｖ（ＧＮＤ）に、ｐウエル端子５５をデバイスに印加される負電圧ＶＬに設定する。
【００１８】
これによって、ｐウエル端子５５に印加される負電圧ＶＬは、ゲート／ソース端子５４に印加される０Ｖに対して逆方向バイアス電圧となるため、ゲート／ソース端子５４の電位に対するｐウエル端子５５の電位障壁は高くなる。この結果、ゲート／ソース端子５４からｐ型ウエル３２を介してｎ型半導体基板３１へと注入される電子は大幅に低減され、分圧抵抗４９での電圧降下が抑制され、ｎ型半導体基板３１の内部発生電圧を設定値通りの値にすることができる。これによって、フォトダイオードに蓄積される電荷量を最適化することが可能になる。
【００１９】
なお、本実施形態では、ｐ型ウエル３２は、従来のようなｎ型半導体基板３１とのパンチスルーを抑制する約２ＭｅＶでのボロン注入に加えて、新たにｎ型半導体基板３１の表面領域に約５００ｋｅＶ、約３００ｋｅＶ、約１００ｋｅＶでの多段ボロン注入を行って形成される。この構成により、ソースおよびドレイン領域となるｎ型拡散層領域３６の周囲のｐ型ウエル３２の不純物濃度を高くすることで、急峻なｐｎ接合を形成し、ソース領域４６からｎ型半導体基板３１に注入される電子をさらに低減している。
【００２０】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る固体撮像装置における保護回路部および基板電圧発生部の構造例を示す部分断面図である。図２において、６１はｎ型半導体基板（ｎ−ｓｕｂ）、６２はｐ型ウエル（ｐｗ）、６３はｐ型拡散層領域（ｐ）、６４はゲート絶縁膜、６５はゲート電極、６６はｎ型拡散層領域（ｎ）、６７はｎ＋型拡散層領域（ｎ＋）、６８はｐ＋型拡散層領域（ｐ＋）、６９は酸化膜、７０は層間絶縁膜、７１は金属配線層、７２は保護膜、７３は保護回路部、７４は基板電圧発生部、７５はドレイン領域、７６はソース領域、７７はソース領域、７８はドレイン領域、７９、８０は分圧抵抗、８１は電源電圧端子、８２はｎ型半導体基板端子、８３は入力端子、８４は保護回路部７３のゲート端子、８５は保護回路部７３のｐウエル端子、８６は保護回路部７３のソース端子である。
【００２１】
本実施形態でも、第１の実施形態と同様に、固体撮像装置内に保護回路部７３と基板電圧発生部７４が形成される。保護回路部７３のソース端子８６は、図３に示すように、ゲート端子８４およびｐウエル端子８５とは独立して電圧を印加することが可能な構成となっている。このソース端子８６に正の電圧（例えば、１Ｖ）を印加すると、保護回路部７３のｐウエル端子８５に対して逆バイアス電圧となるため、ｐ型ウエル６２からｎ型半導体基板６１への注入電子は、ほとんど発生しなくなる。例えば、保護回路部７３のソース端子８６に印加する電圧を１Ｖにした場合、リーク電流（基板電流）は、本来の０Ｖを印加した場合と比較して、１／１０6にまで減少する。
【００２２】
したがって、本実施形態によれば、ｎ型半導体基板６１に印加される内部発生電圧は、ほぼ設定値通りの値となり、設定値から±０．１Ｖの範囲内の値を得ることが可能となる。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、保護回路部のソース領域からｎ型半導体基板へと注入される電子を大幅に低減して、ｎ型半導体基板に印加される内部発生電圧の低下を大幅に抑え、フォトダイオードの蓄積電荷量を最適化した固体撮像装置を実現することが可能になる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る固体撮像装置における保護回路部および基板電圧発生部の構造例を示す部分断面図
【図２】  本発明の第２の実施形態に係る固体撮像装置における保護回路部および基板電圧発生部の構造例を示す部分断面図
【図３】  従来の固体撮像装置における保護回路部および基板電圧発生部の構造例を示す部分断面図
【符号の説明】
３１、６１  ｎ型半導体基板
３２、６２  ｐ型ウエル
３３、６３  ｐ型拡散層領域
３４、６４  ゲート絶縁膜
３５、６５  ゲート電極
３６、６６  ｎ型拡散層領域
３７、６７  ｎ＋型拡散層領域
３８、６８  ｐ＋型拡散層領域
３９、６９  酸化膜
４０、７０  層間絶縁膜
４１、７１  金属配線層
４２、７２  保護膜
４３、７３  保護回路部
４４、７４  基板電圧発生部
４５、７５  保護回路部のドレイン領域
４６、７６  保護回路部のソース領域
４７、７７  基板電圧発生部のソース領域
４８、７８  基板電圧発生部のドレイン領域
４９、５０、７９、８０  分圧抵抗
５１、８１  電源電圧端子
５２、８２  ｎ型半導体基板端子
５３、８３  入力端子
５４  保護回路部のゲート／ソース端子
５５  保護回路部のｐウエル端子
８４  保護回路部のゲート端子
８５  保護回路部のｐウエル端子
８６  保護回路部のソース端子
【図１】
0004365545.tif 000002
【図２】
0004365545.tif 000003
【図３】
0004365545.tif 000004