(57)【特許請求の範囲】
【請求項１】
パケット通信装置であって、
第１の回線インタフェースと、
前記第１の回線インタフェースが収容する回線よりも低速な回線を収容する第２の回線インタフェースと、
クロスバスイッチと、
前記第１の回線インタフェース及び前記第２の回線インタフェースから、周期的に、パケット出力要求を受信し、その要求に基づき、前記第１の回線インタフェース及び前記第２の回線インタフェースに、前記クロスバスイッチに対するパケットの送出許可を送信するスケジューラとを有し、
前記第１の回線インタフェースと前記クロスバスイッチとの間のリンクの容量は、前記第２の回線インタフェースと前記クロスバスイッチとの間のリンクの容量よりも大きく、
さらに、前記第１の回線インタフェースと前記クロスバスイッチのポートを接続する第１のコネクタと前記第２の回線インタフェースと前記クロスバスイッチのポートを接続する第２のコネクタを備え、
前記第１のコネクタには前記第２の回線インタフェースを接続可能であり、前記第２のコネクタには第１の回線インタフェースを接続可能であり、
前記第１の回線インタフェースが接続される前記ポートの数は前記第２の回線インタフェースが接続される前記ポートの数よりも大きく、
さらに、
前記パケット出力要求には送出要求有効フラグが含まれており、
前記送出許可には送出許可有効フラグが含まれており、
前記送出要求有効フラグ又は送出許可有効フラグは、前記第１の回線インタフェース又は第２の回線インタフェースが接続されている前記ポートについて「有効」と設定されることを特徴とするパケット通信装置。
【請求項２】
請求項１に記載のパケット通信装置であって、
前記第１の回線インタフェースと前記クロスバスイッチとの間のリンク数は、前記第２の回線インタフェースと前記クロスバスイッチとの間のリンク数よりも多いパケット通信装置。
【請求項３】
請求項１又は請求項２の何れかに記載のパケット通信装置であって、
前記スケジューラは、同一周期において、前記第１の回線インタフェースから前記第２の回線インタフェースよりも多くのパケット出力要求を受信するパケット通信装置。
【請求項４】
請求項１又は請求項２の何れかに記載のパケット通信装置であって、
前記スケジューラは、同一周期において、前記第１の回線インタフェースから受信するパケット出力要求数の最大値と、前記第２の回線インタフェースから受信するパケット出力要求数と最大値との比は、前記第１の回線インタフェースと前記クロスバスイッチとの間のリンクの容量と、前記第２の回線インタフェースと前記クロスバスイッチとの間のリンクの容量との比と等しいパケット通信装置。
【請求項５】
請求項２に記載のパケット通信装置であって、
前記スケジューラは、同一周期において、前記第１の回線インタフェースから、最大で、前記第１の回線インタフェースと前記クロスバスイッチとの間のリンク数と等しい数のパケット送出要求を受信し、前記第２の回線インタフェースから、最大で、前記第２の回線インタフェースと前記クロスバスイッチとの間のリンク数と等しい数のパケット送出要求を受信するパケット通信装置。
【請求項６】
請求項１又は請求項２の何れかに記載のパケット通信装置であって、
前記スケジューラは、前記第１の回線インタフェースに前記第２の回線インタフェースよりも多くのパケットの送出許可を送信するパケット通信装置。
【請求項７】
請求項２に記載のパケット通信装置であって、
前記スケジューラは、前記第１の回線インタフェースに、最大で、前記第１の回線インタフェースと前記クロスバスイッチとの間のリンク数と等しいパケット数の送出許可を送信し、前記第２の回線インタフェースに、最大で、前記第２の回線インタフェースと前記クロスバスイッチとの間のリンク数と等しいパケット数の送出許可を送信するパケット通信装置。
【請求項８】
パケット通信装置であって、
複数の第１の回線インタフェースと、
それぞれが、前記第１の回線インタフェースのｎ倍の速度を持つ複数の第２の回線インタフェースと、
前記複数の第１の回線インタフェースと前記複数の第２の回線インタフェースと接続されるクロスバスイッチと、
前記複数の第１の回線インタフェース及び前記複数の第２の回線インタフェースから、周期的に、パケット出力要求を受信し、その要求に基づき、前記クロスバスイッチの制御を行うとともに、周期的に、前記複数の第１の回線インタフェース及び前記複数の第２の回線インタフェースに、前記クロスバスイッチに対するパケットの送出許可を送信するスケジューラとを有し、
前記複数の第２の回線インタフェースの各回線インタフェースは、第１の回線インタフェースと前記クロスバスイッチとを接続するリンク数のｎ倍の数のリンクにより、前記クロスバスイッチと接続され、
前記スケジューラは、第１の回線インタフェースの入力側が１個の第１の回線インタフェースの出力側又は１個の前記第２の回線インタフェースの出力側と接続され、第２の回線インタフェースの入力側は最大ｎ個の第１の回線インタフェースの出力側又は1個の第２の回線インタフェースの出力側と接続されるようにクロスバスイッチを制御し、
さらに、前記第１の回線インタフェースと前記クロスバスイッチのポートを接続する第１のコネクタと前記第２の回線インタフェースと前記クロスバスイッチのポートを接続する第２のコネクタを備え、
前記第１のコネクタには前記第２の回線インタフェースを接続可能であり、前記第２のコネクタには第１の回線インタフェースを接続可能であり、
前記第２の回線インタフェースが接続される前記ポートの数は前記第１の回線インタフェースが接続される前記ポートの数よりも大きく、
さらに、
前記パケット出力要求には送出要求有効フラグが含まれており、
前記送出許可には送出許可有効フラグが含まれており、
前記送出要求有効フラグ又は送出許可有効フラグは、前記第１の回線インタフェース又は第２の回線インタフェースが接続されている前記ポートについて「有効」と設定されることを特徴とするパケット通信装置。
【請求項９】
請求項８に記載のパケット通信装置であって、
前記スケジューラは、同一周期において、最大で、第１の回線インタフェースに前記クロスバスイッチに対する送出を許可する最大のパケット数のｎ倍の数のパケットの送出を第２の回線インタフェースに許可するパケット通信装置。
【請求項１０】
請求項８又は請求項９の何れかに記載のパケット通信装置であって、
前記複数の第１の回線インタフェースの各回線インタフェースの入力側及び出力側は、それぞれ前記クロスバスイッチと１本のリンクで接続され、前記複数の第２の回線インタフェースの各回線インタフェースの入力側及び出力側は、それぞれ前記クロスバスイッチとｎ本のリンクで接続されるパケット通信装置。
【請求項１１】
請求項１０に記載のパケット通信装置であって、
前記複数の第１の回線インタフェースの各回線インタフェース入力側は、前記１本のリンクと接続される１個の送信ドライバを有し、
前記複数の第１の回線インタフェースの各回線インタフェース出力側は、前記１本のリンクと接続される１個のレシーバを有し、
前記複数の第２の回線インタフェースの各回線インタフェース入力側は、前記ｎ本のリンクと接続されるｎ個の送信ドライバを有し、
前記複数の第２の回線インタフェースの各回線インタフェース出力側は、前記ｎ本のリンクと接続されるｎ個のレシーバを有するパケット通信装置。
【請求項１２】
パケット通信装置であって、
複数の第１の回線インタフェースと、
それぞれが、前記第１の回線インタフェースのｎ倍の速度を持つ複数の第２の回線インタフェースと、
前記複数の第１の回線インタフェースと前記複数の第２の回線インタフェースと接続されるクロスバスイッチと、
前記複数の第１の回線インタフェース及び前記複数の第２の回線インタフェースから、周期的に、パケット出力要求を受信し、その要求に基づき、前記クロスバスイッチの制御を行うとともに、周期的に、前記複数の第１の回線インタフェース及び前記複数の第２の回線インタフェースに、前記クロスバスイッチに対するパケットの送出許可を送信するスケジューラとを有し、
前記複数の第１の回線インタフェースの各回線インタフェースは、速度Ｖのリンク速度で前記クロスバスイッチと接続され、
前記複数の第２の回線インタフェースの各回線インタフェースは、速度ｎ×Ｖのリンク速度で前記クロスバスイッチと接続され、
前記スケジューラは、第１の回線インタフェースの入力側が１個の第１の回線インタフェースの出力側又は１個の前記第２の回線インタフェースの出力側と接続され、第２の回線インタフェースの入力側は最大ｎ個の第１の回線インタフェースの出力側又は1個の第２の回線インタフェースの出力側と接続されるようにクロスバスイッチを制御し、
さらに、前記第１の回線インタフェースと前記クロスバスイッチのポートを接続する第１のコネクタと前記第２の回線インタフェースと前記クロスバスイッチのポートを接続する第２のコネクタを備え、
前記第１のコネクタには前記第２の回線インタフェースを接続可能であり、前記第２のコネクタには第１の回線インタフェースを接続可能であり、
前記第２の回線インタフェースが接続される前記ポートの数は前記第１の回線インタフェースが接続される前記ポートの数よりも大きく、
さらに、
前記パケット出力要求には送出要求有効フラグが含まれており、
前記送出許可には送出許可有効フラグが含まれており、
前記送出要求有効フラグ又は送出許可有効フラグは、前記第１の回線インタフェース又は第２の回線インタフェースが接続されている前記ポートについて「有効」と設定されることを特徴とするパケット通信装置。
【請求項１３】
請求項１２に記載のパケット通信装置であって、
前記スケジューラは、同一周期において、最大で、第１の回線インタフェースに前記クロスバスイッチに対する送出を許可する最大のパケット数のｎ倍の数のパケットの送出を第２の回線インタフェースに許可するパケット通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ（ＩＰ）などの可変長パケットや非同期転送モード（以下ＡＴＭという。）の固定長パケット（一般的にセルと呼ばれる）をスイッチングするパケットデータ通信装置に関する。
【０００２】
【従来の技術】
近年，インターネットをはじめとするデータトラヒックは急激に増加している。また，従来専用線を使用して行なわれていたトランザクション処理など，高品質で，高信頼のサービスをインターネットで行おうとする動きも見られている。これに対応するため，伝送路だけでなく，パケットデータ通信装置の大容量化，高速化，高信頼化が必要とされる。
【０００３】
パケットデータ通信装置のスイッチ方式としては大容量化の観点から入出力バッファ型スイッチが適していることが知られている。入出力バッファ型スイッチを用いるパケットスイッチを開示するものとしては，"The Tiny Tera: A Packet Switch Core", Nick McKeown, Martin Izzard, Adisak Mekkittikul, William Ellersick, and Mark Horowitz, IEEE MICRO, January/February 1997（以下「文献１」という。）がある。文献１が開示するスイッチは，概ね図２６に示すようなスイッチであると考えられる。ｎ本の入出力ポートを有するクロスバスイッチ７０６の前段には，ｎ個のポートカード７０１が設けられ，ポートカード７０１ごとに，入力バッファ７０３が配置される。入力回線７００から入力された可変長パケットは固定長パケット（セル）単位に分割される。入力バッファ７０３にバッファリングされたセルは，スケジューラ７０５にて入出力ポート間の接続スケジューリングを行なった後に，各ポートカード７０１より出力されて，クロスバスイッチ７０６にてスイッチングされる。入出力ポート間の接続は１セル単位で変更される。特に，この構成においては，各入力バッファ７０３は出力方路別のキューバッファ（Ｖｉｒｔｕａｌ  Ｏｕｔｐｕｔ  Ｑｕｅｕｅ（ＶＯＱ））に分割されていて，スケジューラ７０５により出力指示された任意のキューバッファからの読み出しを可能とすることで，Ｈｅａｄ  Ｏｆ  Ｌｉｎｅ  Ｂｌｏｃｋｉｎｇ（ＨＯＬ）によるスループットの低下を防止している。クロスバスイッチ７０６は，セル７０４を，例えば複数ビット単位にスライスして，複数のスイッチ面で並列処理する。
【０００４】
また，従来のパケットデータ通信装置においては様々な種類の回線速度がサポート可能となっている。複数種類の回線をサポートする一般的なパケットデータ通信装置の主信号系構成を図３に示す。図３においては，クロスバスイッチ７５０は，２．４Ｇｂｐｓ単位の複数の入力ポートと複数の出力ポートを有しており，入出力ポート間でｎ×ｎのスイッチングを行う。クロスバスイッチ７５０と回線インタフェースとの物理的な接続は，２．４Ｇｂｐｓドライバ（送信部）７３０と，２．４Ｇｂｐｓレシーバ（受信部）７３１により行われる。本例においては，２．４Ｇｂｐｓ回線インタフェース７２１のみならず，様々な種類の低速回線をサポートする例を示す。パケットデータ通信装置の回線収容効率を良くするため，回線インタフェースでは，低速回線を複数ポート分サポートするのが一般的である。図３においては，回線インタフェース７２２では６００Ｍｂｐｓ×４ポート，回線インタフェース７２３では１５０Ｍｂｐｓ×１６ポート，回線インタフェース７２４ではギガビットイーサ（１Ｇｂｐｓ）×２ポートを収容している例を示している。このように，低速回線については１つの回線インタフェース内に複数のポートを出来るだけ多く収容して，スイッチ可能なリソースを無駄にしないような構成を取る。
【０００５】
【発明が解決しようとする課題】
今後，トラヒックの増加に伴い，さらなる高速回線をサポートする大容量スイッチが必要になると想定されるが，ネットワークのアクセス部分との接続，及び従来装置との接続を考えると，従来の低速回線をもサポートする必要がある。
【０００６】
図４に，スイッチ構成の一例を示す。クロスバスイッチ８５０は，４０Ｇｂｐｓ単位の複数の入力ポートと複数の出力ポートを有しており，入出力ポート間でｎ×ｎのスイッチングを行う。クロスバスイッチ８５０と回線インタフェースとの物理的な接続は，４０Ｇｂｐｓドライバ（送信部）８３０と，４０Ｇｂｐｓレシーバ（受信部）８３１により行われる。特に，数１００Ｇｂｐｓから数Ｔｂｐｓクラスの大容量スイッチにおいては，クロスバスイッチ８５０と回線インタフェースとの物理的な接続が光インタコネクト等の光部品により行われる場合もある。図３と同様な考え方で，４０Ｇｂｐｓ回線インタフェース８２１のみならず，様々な種類の低速回線がサポートされる。クロスバスイッチ８５０のスイッチング単位としては４０Ｇｂｐｓであるが，例えば，２．４Ｇｂｐｓ回線１６本や，ギガビットイーサ回線を４０本サポートすることは，搭載部品数および回線インタフェースの実装面積の都合上，分割損が生じて不可能となり，２．４Ｇｂｐｓ回線８本（８２３）や，ギガビットイーサ回線を８本（８２４）程度に制限されて，回線インタフェースの容量密度が低くなる可能性がある。この場合，密度の低い回線インタフェースについては，クロスバスイッチ８５０との接続のために，４０Ｇｂｐｓ分のドライバ８３０，レシーバ８３１，もしくは光インタコネクトモジュールを搭載するのは冗長となるため，実装面積的にも，部品コストの観点からも望ましくない。この問題は，図４に例示したドライバ，レシーバの速度，収容する回線速度に依存するものではなく，高速回線と低速回線とを混在してスイッチに収容する場合に一般的に生じる問題である。
【０００７】
また，文献１に示されているような従来の入出力バッファ型クロスバスイッチでは，入力ポートと出力ポートとの一対一接続を基本としている。つまり，複数の低速回線インタフェースと高速回線インタフェースが混在した状態で，これをクロスバスイッチで接続することを考えると，ある高速回線に入力されたトラヒックを複数の低速回線に同時に出力する，また，複数の低速回線に入力されたトラヒックをまとめて，一つの高速回線に同時に出力するような接続形態が不可能であるため，スイッチの使用効率が著しく低下する場合がある。言い換えると，従来のクロスバスイッチにおいては，入出力ポート間の一対複数接続もしくは複数対一接続に対応していないため，低速回線インタフェースと高速回線インタフェースが混在した状態では，所望の出力ポートが空いているにもかかわらずデータを送出できない“ブロッキング”現象が発生する。
【０００８】
【課題を解決するための手段】
本発明の一側面は，各回線インタフェースとクロスバスイッチ間との接続ポート数を，各回線インタフェースに収容される回線の速度に応じて設定する。本発明の一実施例においては，低速回線インタフェース部と，クロスバスイッチとの入出力接続は１ポートを使用して接続し，高速回線インタフェース部と，クロスバスイッチとの入出力接続はｎポートを使用して接続する。クロスバスイッチの入出力ポート間接続を決定するスケジューラは，低速回線インタフェースからは１つの送出要求リクエストを受信し，高速回線インタフェースからはポート毎に１個，つまりｎ個の送出要求リクエストを受信する。スケジューラは全てのポートから受信したリクエストをもとに入出力接続関係を決定し，ポート単位に送出可否を通知する。低速回線インタフェースでは，送出が認められた場合，通知された宛先出力に該当するパケットを送出する。高速回線インタフェースについては，ｎ個のポートそれぞれにおいて，送出が認められた宛先出力に該当するパケットを送出する。ある高速回線インタフェースにおいて，複数の送出許可が１つの宛先出力に対して認められた場合には，宛先出力に該当するキューバッファから複数のパケットを連続して読み出しを行う。また，複数の送出許可が複数の宛先出力に対して認められた場合には，宛先出力に該当するキューバッファから，順次パケットの読み出しを行う。
【０００９】
また，本発明の他の側面は，スケジューラが，低速回線インタフェース部の入力側が１個の低速回線インタフェース部の出力側又は１個の高速回線インタフェース部の出力側と接続され，高速回線インタフェース部の入力側が最大ｎ個の第１の回線インタフェースの出力側又は1個の第２の回線インタフェースの出力側と接続されるようにクロスバスイッチを制御する。
【００１０】
【発明の実施の形態】
本発明によるパケット通信装置の実施例を説明する。
【００１１】
図２は，本発明のパケット通信装置の一実施例を示す。このパケット通信装置は，ｎ×ｎの交換を行うクロスバスイッチ１０，クロスバスイッチ１０に接続される回線インタフェース２０−１〜２０−ｎ，およびスケジューラ４０とを有する。また，クロスバスイッチ１０，回線インタフェース２０，及びスケジューラ４０は，制御部５０により制御バス５１を通じて，初期設定，統計情報収集，障害情報収集などの制御が行われる。
【００１２】
回線インタフェース２０について説明する。回線インタフェース２０の入力側は，入力処理部２１，ＶＯＱ（Ｖｉｒｔｕａｌ  Ｏｕｔｐｕｔ  Ｑｕｅｕｅ）２３，およびＶＯＱ制御部２２を有する。回線インタフェース２０の出力側は，ＶＩＱ（Ｖｉｒｔｕａｌ  Ｉｎｐｕｔ  Ｑｕｅｕｅ）３３，ＶＩＱ制御部３１，および出力処理部３２を有する。
【００１３】
図１４は，入力処理部２１の一実施例を示す。パケットデータは入力回線４０を通じて装置に入力されると，光・電気信号変換部（Ｏ／Ｅ）２１−１にて，電気信号に変換される。その後，ＰＨＹ２１−２にてＳＯＮＥＴ（ｓｙｎｃｈｒｏｎｏｕｓ  ｏｐｔｉｃａｌ  ｎｅｔｗｏｒｋ）フレームなどの物理レイヤ処理が行なわれる。次に，Ｌ２処理部２１−３にてパケットの抽出，エラーチェックなどのレイヤ２処理が行なわれる。その後，検索エンジン２１−４にて，宛先ＩＰアドレスに基づき，出力ポート検索，品質クラス検索などの，レイヤ３処理が行なわれる。検索処理は，具体的には，検索エンジン２１−４に接続されたＬ３ＴＡＢＬＥ２１−５を使用する。Ｌ３ＴＡＢＬＥ２１−５には，予め宛先ＩＰアドレスと，出力ポート，品質クラス，次の転送先のＩＰアドレスであるネクストホップＩＰアドレスとの対応関係がテーブル形式で格納されている。検索結果はパケットのヘッダ部分に付与される。回線インタフェース２０の出力側機能については後述する。
【００１４】
以下では，クロスバスイッチに対して，４０Ｇｂｐｓ１回線を収容する回線インタフェースカード（入出力４０Ｇｂｐｓ：以下４０Ｇｂｐｓ回線インタフェースと呼ぶ）２枚と，１０Ｇｂｐｓ×２回線（入出力２０Ｇｂｐｓ：以下２０Ｇｂｐｓ回線インタフェースと呼ぶ）を収容する回線インタフェース２枚が混在して搭載されている場合を例にして説明を行う。クロスバスイッチは搭載される４枚の回線インタフェースに対して入出力ポートの接続を行い，入力４×出力４のスイッチングを行う。なお，このパケット通信装置の回線スロットはスロットフリーを前提としており，４０Ｇｂｐｓ回線インタフェースと，２０Ｇｂｐｓ回線インタフェースのどちらも搭載できる構成とする。
【００１５】
図１は，４×４スイッチングを行うパケット通信装置の一実施例を示す。このパケット通信装置は，４×４の交換を行うクロスバスイッチ１０，クロスバスイッチ１０に接続される回線インタフェース２０−１〜２０−４，およびスケジューラ４０とを有する。本実施例では，４０Ｇｂｐｓ×１ポートを収容する回線インタフェース２０−１，２０−３，および，１０Ｇｂｐｓ×２ポートを収容する回線インタフェース２０−２，２０−４が搭載されている。回線インタフェース２０−１，２０−３の入力側には２０Ｇの送信ドライバ１５がそれぞれ２個ずつ搭載されており，回線インタフェース２０−１，２０−３の出力側には２０Ｇの受信ドライバ１６がそれぞれ２ずつ個搭載されている。また，回線インタフェース２０−２，２０−４の入力側には２０Ｇの送信ドライバ１５がそれぞれ１個搭載されており，回線インタフェース２０−２，２０−４の出力側には２０Ｇの受信ドライバ１６がそれぞれ１個搭載されている。また，クロスバスイッチ１０については回線インタフェーススロットに対して，２個の受信ドライバ１６と送信ドライバ１５がそれぞれ，スロットの受信側と送信側に配備されている。また，クロスバスイッチは，各入出力ドライバに対応して，回線インタフェーススロット当たり２つの物理入出力ポート（例えば，回線インタフェース２０−１に相当する入力ポートはＩＰ１１，ＩＰ１２，出力ポートはＯＰ１１，ＯＰ１２）を持つ。４０Ｇｂｐｓ回線インタフェース２０−１，２０−３とクロスバスイッチ１０は２本の２０Ｇｂｐｓリンクで接続されており，また，２０Ｇｂｐｓ回線インタフェース２０−２，２０−４とクロスバスイッチ１０は１本の２０Ｇｂｐｓリンクで接続されている。スケジューラ４０は，一定周期毎に制御線４１を通じて全ての回線インタフェース２０−１〜２０−４のパケット出力要求情報を収集して，これらをもとに回線インタフェース間の接続関係を決定し，回線インタフェース２０−１〜２０−４にパケットの送出許可を出す。
【００１６】
回線インタフェース間の接続関係を決定するためのスケジューラ４０の一実施例について説明する。各出力回線インタフェースに対して，複数のパケット出力要求が衝突した場合には，スケジュール４０は，巡回選択方式（ラウンドロビン）により接続すべき入力回線インタフェースを選択する。出力要求が優先度付けがされている場合には，優先度の高い出力要求を優先するように入出力回線インタフェース間の接続関係が決定され，優先度が重なった場合には，同一優先度の出力要求に対して巡回選択が行われるようにすればよい。以上の選択を出力回線インタフェース毎に順次行うことで，入力インタフェースと出力インタフェースとの接続関係が決定できる。
【００１７】
図１では図示されていないが，各回線インタフェースの入力側は，図２で示したように，入力処理部２１，ＶＯＱ制御部２２，及びＶＯＱ２３を有しており，その出力側は，ＶＩＱ制御部３１，出力処理部３２，及びＶＩＱ３３を有している。
【００１８】
ＶＯＱ制御部２２の詳細，およびＶＯＱ制御部とスケジューラ４０との間の送受信フォーマットについて図５に示す。ＶＯＱ制御部２２は，ヘッダ解析部２２１，バッファ管理部２２２，及び送出要求作成部２２３とを有する。ヘッダ解析部２２１では，入力されたパケットのヘッダを解析して，これをバッファ管理部２２２に通知する。バッファ解析部ではヘッダ解析部２２１から受け取った情報を元に，パケットをＶＯＱの所望のキューバッファ（出力回線インタフェースに対応）にライトするようにＷＡ（Ｗｒｉｔｅ  Ａｄｄｒｅｓｓ）をＶＯＱ２３に送出する。また，バッファ管理部２２２ではＶＯＱ２３のパケット格納情報を送出要求作成部２２３に通知して，送出要求をスケジューラ４０に送出する。スケジューラ４０は各回線インタフェーススロットに対して２つの送出要求４０１，４０２を受信可能な構成としてある。送出要求４０１，４０２それぞれには，送出要求有効ビット（Ｖ）４１１，４１２が付与されており，本ビットにより要求の有効／無効を判定する。具体的には図１６に示すように４０Ｇｂｐｓ回線インタフェースについては，送出要求有効ビット（Ｖ）４１１，４１２の双方を有効（“１”）にし，また，２０Ｇｂｐｓ回線インタフェースについては，図１７に示すように，送出要求有効ビット（Ｖ）４１１，４１２の片方のみ（本例では４１１）を有効（“１”）に設定しておく。つまり，スケジューラ４０は，４０Ｇｂｐｓ回線インタフェースからは送出要求を２つ受け取ることができる。なお，４０Ｇｂｐｓ回線インタフェースの送出要求作成部では，ＶＯＱ２３内で送出可能なパケットが２個以上蓄積されている出力方路のキューバッファについては，送出要求４０１，４０２の双方共に“１”を表示し（本例では出力＃１），送出可能なパケットが１個のみ蓄積されている出力方路のキューバッファについては，送出要求４０１のみに“１”を表示する（本例では出力＃４）。図１の例においては，スケジューラ４０はクロスバスイッチ４０の物理ポートに対応した最大６個の送出要求を受け取る。スケジューラ４０はこれら６個の送出要求に対して，クロスバスイッチ１０の対応する６個の入出力ポート間でスケジューリングを行い，接続関係を決定する。接続関係が決定するとスケジューラ４０は，送出許可を各回線インタフェース２０のＶＯＱ制御部２２に対して返送する。スケジューラ４０は各回線インタフェーススロットに対して２つの送出許可５０１，５０２を送信可能な構成としてある。送出許可５０１，５０２それぞれには，送出許可有効ビット（Ｖ）５１１，５１２が付与されており，本ビットにより送出許可の有効／無効を判定する。具体的には図１８に示すように４０Ｇｂｐｓ回線インタフェースについては，送出許可有効ビット（Ｖ）５１１，５１２の双方を有効にし，また，２０Ｇｂｐｓ回線インタフェースについては，図１９に示すように送出許可有効ビット（Ｖ）５１１，５１２の片方のみ（本例では５１１）を有効に設定しておく。つまり，スケジューラ４０は，４０Ｇｂｐｓ回線インタフェースに対しては送出許可を最大２つ（送出許可５０１，５０２のそれぞれ１つずつ）送信し，２０Ｇｂｐｓ回線インタフェースに対しては送出許可を１つのみ���信することができる。ＶＯＱ制御部２２内のバッファ管理部２２２においては，１つもしくは２つの送出許可を受け取ると，これに対応したＶＯＱ２３から１つもしくは２つのパケットの読み出しが行なわれるようにＲＡ（Ｒｅａｄ  Ａｄｄｒｅｓｓ）をＶＯＱ２３に送出する。
【００１９】
以上の構成において，２０Ｇｂｐｓ回線インタフェースと，４０Ｇｂｐｓ回線インタフェース間の接続方法として，（１）１つの４０Ｇｂｐｓ回線インタフェース入力が１つの４０Ｇｂｐｓ回線インタフェース出力に接続（２）２つの２０Ｇｂｐｓ回線インタフェース入力が１つの４０Ｇｂｐｓ回線インタフェース出力に接続（３）１つの４０Ｇｂｐｓ回線インタフェース入力が２つの２０Ｇｂｐｓ回線インタフェース出力に接続，の３つの例について順に説明する。
【００２０】
まず，４０Ｇｂｐｓ回線インタフェース２０−１の入力が４０Ｇｂｐｓ回線インタフェース２０−３の出力に接続される場合の回線インタフェース２０−１の動作について図６を用いて説明する。スケジューラ４０から制御線４１を通じて，出力側回線インタフェース２０−３に対しての出力許可を２個受け取ると，ＶＯＱ制御部２２はＶＯＱ２３にＲＡを２つ与えて，回線インタフェース２０−３に相当するキューバッファ２３３からパケットを２つ（Ａ１，Ａ２）シーケンシャルに読み出す。論理的には出力回線インタフェース２０−１〜２０−４にそれぞれ対応したキューバッファ２３１〜２３４からキューバッファ２３３をセレクタ２３０にて選択してパケットを読み出すことに相当する。読み出された２つのパケット（Ａ１，Ａ２）は分離部（ＤＭＸ）１５０にて時間分離されて，それぞれ２０Ｇドライバ（２０Ｇ−ＤＲＶ）１５を通じてクロスバスイッチの対応する入力ポートＩＰ１１，ＩＰ１２に対して出力される。これら２つのパケット（Ａ１，Ａ２）はクロスバスイッチ１０にて所望の出力ポートＯＰ３１，ＯＰ３２を通じて，回線インタフェース２０−３に対して出力される。回線インタフェース２０−３出力側の動作について図７に示す。２つのパケット（Ａ１，Ａ２）は，それぞれ２０Ｇレシーバ（２０Ｇ−ＤＲＶ）１６を通じて回線インタフェース２０−３に入力される。その後，多重部（ＭＵＸ）１６０にて時間多重され，ＶＩＱ内の該当する入力インタフェースに相当するキューバッファ（この場合は回線インタフェース２０−１から入力されたパケットであるため，これに対応するキューバッファ３３１）に格納されるように，ＶＩＱ制御部３３により制御される。ＶＩＱ３３で元の可変長パケットに組み立てられた後，パケットは読み出されて出力処理部３２へ送出される。
【００２１】
ここで，出力処理部３２の構成を図１５を用いて説明する。入力された可変長パケットはＬ２処理部３２−３にてレイヤ２の処理が行なわれる。例えば，出力回線がイーサーネットの場合には，次の転送先のＩＰアドレスであるネクストホップＩＰアドレスから，接続先ルータのレイヤ２アドレス（ＭＡＣアドレス）を検索して付与する処理を行なう。ネクストホップＩＰアドレスと，接続先ルータのレイヤ２アドレスの対応は，Ｌ２ＴＡＢＬＥ３２−５に格納されている。レイヤ２処理の終了後，可変長パケットはＰＨＹ３２−２にて，例えばＳＯＮＥＴフレームへマッピング処理が行なわれ，その後電気・光信号変換部（Ｅ／Ｏ）３２−１にて，光信号に変換された後，出力回線５０へ送出される。
【００２２】
次に２つの２０Ｇｂｐｓ回線インタフェース２０−２および２０−４の入力が１つの４０Ｇｂｐｓ回線インタフェース２０−１の出力に接続される場合の回線インタフェース２０−２の動作について図８を用いて説明する。スケジューラ４０から制御線４１を通じて，出力側回線インタフェース２０−１に対しての出力許可を１個受け取ると，ＶＯＱ制御部２２はＶＯＱ２３にＲＡを１つ与えて，回線インタフェース２０−１に相当するキューバッファ２３１からパケット（Ｂ１）を１つ読み出す。論理的にはキューバッファ２３１〜２３４からキューバッファ２３１をセレクタ２３０にて選択してパケット（Ｂ１）を読み出すことに相当する。読み出されたパケット（Ｂ１）は２０Ｇドライバ（２０Ｇ−ＤＲＶ）１５を通じてクロスバスイッチ１０の対応する入力ポートＩＰ２１に対して出力される。ここで，クロスバスイッチ１０の入力ポートＩＰ２２に対しては何も接続されていない。パケット（Ｂ１）はクロスバスイッチ１０にて所望の出力ポートＯＰ１１を通じて，回線インタフェース２０−１に対して出力される。また，回線インタフェース２０−４の動作について図９に示すが，これは図８で説明したのと同様な動作を行うので詳細説明を省略する。回線インタフェース２０−４のキューバッファ２３１から読み出されたパケット（Ｃ１）はクロスバスイッチ１０にて所望の出力ポートＯＰ１２を通じて，回線インタフェース２０−１に対して出力される。回線インタフェース２０−１出力側の動作について図１０に示す。２つのパケット（Ｂ１，Ｃ１）は，それぞれ２０Ｇレシーバ（２０Ｇ−ＤＲＶ）１６を通じて回線インタフェース２０−１に入力される。その後，多重部（ＭＵＸ）１６０にて時間多重され，ＶＩＱ内の該当する入力インタフェースに相当するキューバッファ（パケットＢ１はキューバッファ３３２，パケットＣ１はキューバッファ３３４）に格納されるように，ＶＩＱ制御部３３より制御される。
最後に，４０Ｇｂｐｓ回線インタフェース２０−３の入力が２０Ｇｂｐｓ回線インタフェース２０−２および２０−４の出力に同時に接続される場合の回線インタフェース２０−３の動作について図１１を用いて説明する。スケジューラ４０から制御線４１を通じて，出力側回線インタフェース２０−２および２０−４に対しての出力許可を受け取ると，ＶＯＱ制御部２２はＶＯＱ２３にＲＡを２つ与えて，回線インタフェース２０−２に相当するキューバッファ２３２からパケット（Ｄ１）を，また回線インタフェース２０−４に相当するキューバッファ２３４からパケット（Ｅ１）をシーケンシャルに読み出す。読み出された２つのパケット（Ｄ１，Ｅ１）は分離部（ＤＭＸ）１５０にて時間分離されて，それぞれ２０Ｇドライバ（２０Ｇ−ＤＲＶ）１５を通じてクロスバスイッチの対応する入力ポートＩＰ３１，ＩＰ３２に対して出力される。パケット（Ｄ１）はクロスバスイッチ１０にて所望の出力ポートＯＰ２１を通じて，回線インタフェース２０−２に対して出力される。また，パケット（Ｅ１）はクロスバスイッチ１０にて所望の出力ポートＯＰ４１を通じて，回線インタフェース２０−４に対して出力される。クロスバスイッチ１０の出力ポートＯＰ２２，ＯＰ４２については何も接続されていない。回線インタフェース２０−２出力側の動作について図１２に示す。パケット（Ｄ１）は，それぞれ２０Ｇレシーバ（２０Ｇ−ＤＲＶ）１６を通じて回線インタフェース２０−２に入力され，ＶＩＱ内の該当する入力インタフェースに相当するキューバッファ（この場合はキューバッファ３３３）に格納されるように，ＶＩＱ制御部３３より制御される。ＶＩＱ３３で元の可変長パケットに組み立てられた後，パケットは読み出されて出力処理部３２へ送出される。図１３に回線インタフェース２０−４出力側についての処理を示すが，これは図１２と同様であるため説明は省略する。
【００２３】
本発明を適用した回線インタフェースの実装イメージを次に示す。図２４は４０Ｇｂｐｓ回線インタフェース７０の場合である。クロスバスイッチ１０と接続するための２０ＧドライバＬＳＩ９１および２０ＧレシーバＬＳＩ９２がそれぞれ２個ずつ搭載されており，これらの入出力信号はコネクタ９３を通してバックパネル９５に接続される。図２５は２０Ｇｂｐｓ回線インタフェース８０の場合である。クロスバスイッチ１０と接続するための２０ＧドライバＬＳＩ９１および２０ＧレシーバＬＳＩ９２がそれぞれ１個ずつ搭載されており，これらの入出力信号はコネクタ９３を通してバックパネル９５に接続される。本例では，回線インタフェースとクロスバスイッチをバックパネルで接続する例を示したが，特に大容量パケット交換システムでは回線インタフェースとクロスバスイッチ間を電気ではなく光部品を使用して接続する場合も想定される。
【００２４】
以上に示したように，本実施例によれば，大容量のパケット通信装置を構成する場合において，高速回線を収容した密度の高い回線インタフェースと低速回線を複数収容した密度の低い回線インタフェースが混在する場合，低速回線インタフェースには少ないドライバ・レシーバ（光接続の場合には光部品）を搭載すれば良く，高速回線インタフェースには，多くのドライバ・レシーバ（光接続の場合には光部品）を搭載することが実現可能であるようなコストリニアリティを有する回線インタフェースの実現が可能になる。
【００２５】
また，複数の低速回線インタフェースと１つの高速回線インタフェース間でのスイッチの入出力ポート間の１対複数接続もしくは複数対１接続が可能となるような，パケット通信装置が提供可能になる。
【００２６】
以上説明した実施例では，高速回線インタフェースとクロスバスイッチとの間に２本のリンクを張り，低速回線インタフェースとクロスバスイッチとの間に１本のリンクを張る構成を示したが，高速／低速回線インタフェースに収容される回線の速度に応じて，高速回線インタフェースとクロスバスイッチとの間にｎＨ本のリンクを張り，低速回線インタフェースとクロスバスイッチとの間にｎＬ本のリンクを張る構成に拡張することも可能である。
【００２７】
他の実施例として，クロスバスイッチと回線インタフェース間の接続において，回線インタフェースの種別に応じて接続リンクの物理速度を変化させる方法について説明する。まず，回線インタフェースからクロスバスイッチ方向へのパケットの流れについて図２０を用いて説明する。４０Ｇｂｐｓ回線インタフェース２００−１には４０Ｇｂｐｓドライバ１５０が１つ搭載されており，２０Ｇｂｐｓ回線インタフェース２００−２には２０Ｇｂｐｓドライバ１５が１つ搭載されている。また，クロスバスイッチ１００の受信側にはスロット単位に４０Ｇｂｐｓレシーバ１６０が１つ搭載されている。クロスバスイッチ１００の受信側に搭載される４０Ｇｂｐｓレシーバ１６０では，４０Ｇｂｐｓのデータおよび２０Ｇｂｐｓのデータのどちらのデータが到着してもデータを受信することが可能な構成としておく。具体的には，２０Ｇｂｐｓデータ受信時には，４０Ｇｂｐｓデータ受信の半分のレートでデータの取り出し処理を行えば良い。クロスバスイッチ１００のインタフェーススロットに対して，４０Ｇｂｐｓ回線インタフェース２００−１が搭載される場合には，４０Ｇｂｐｓのデータ（Ａ１，Ａ２）を受信すると，分離回路（ＤＭＸ）１１０にてこれを時間分離分離して，Ａ１，Ａ２をそれぞれクロスバスイッチ１００内の入力ポートＩＰ１１およびＩＰ１２に入力する。これに対して，２０Ｇｂｐｓ回線インタフェース２００−２が搭載される場合には，２０Ｇｂｐｓのデータ（Ｃ１）を受信すると，遅延回路（ＤＬＹ）１２０にてこれをＤＭＸ１１０の処理時間分だけ遅延させて，Ｃ１をクロスバスイッチ１００内の入力ポートＩＰ２１に入力する。入力ポートＩＰ２２には何も入力しない。これらの回線インタフェース速度に対してのモード切替は図２２に示す構成で実現される。クロスバスイッチ１００のスロット毎に，ＤＭＸ１１０とＤＬＹ１２０の切替セレクタＳＥＬ１（１０１），ＳＥＬ２（１０２）を用意する。具体的には４０Ｇｂｐｓのデータが入力される場合には，データはＤＭＸ１１０にて時間分離されて，入力ポートＩＰ１１およびＩＰ１２へ入力される。また，２０Ｇｂｐｓのデータが入力される場合には，これがＤＬＹ１４０にて遅延されて，入力ポートＩＰ１１のみへ入力される構成とする。なお，回線インタフェースの搭載時に，回線インタフェースボードの容量に応じて異なるレベル線信号１０５（例えば，４０Ｇｂｐｓは，“１”，２０Ｇｂｐｓは，“０“）が出力され，これによりＳＥＬ１（１０１），ＳＥＬ２（１０２）が設定される。また，ＳＥＬ１（１０１），ＳＥＬ２（１０２）の設定はソフトウエアから行う構成にしても良い。回線インタフェース２００間のデータ送出要求・送出許可信号のやりとり，スケジューリング方法については，前述の実施例と同様であるため，説明を省略する。
【００２８】
次に，クロスバスイッチから回線インタフェース方向へのパケットの流れについて図２１を用いて説明する。クロスバスイッチ１００の送信側には回線インタフェーススロット単位に４０Ｇｂｐｓドライバ１５０が１つ搭載されている。また，これと接続される４０Ｇｂｐｓ回線インタフェース２００−１には４０Ｇｂｐｓレシーバ１６０が１つ搭載されており，２０Ｇｂｐｓ回線インタフェース２００−２には２０Ｇｂｐｓレシーバ１６が１つ搭載される。クロスバスイッチ１００の送信側に搭載される４０Ｇｂｐｓドライバ１５０では，４０Ｇｂｐｓのデータおよび２０Ｇｂｐｓのデータのどちらの速度のデータの送信を行うことも可能である。具体的には対向するレシーバ１６が２０Ｇｂｐｓ対応の場合には，４０Ｇｂｐｓの半分のレートでデータの送出を行えば良い。クロスバスイッチ１００に，４０Ｇｂｐｓ回線インタフェース２００−１が搭載される場合には，クロスバスイッチ１００の出力ポートＯＰ１１およびＯＰ１２から出力されるデータ（Ａ１，Ａ２）を，多重回路（ＭＵＸ）１３０にて時間多重し，４０Ｇｂｐｓの多重信号として回線側に送出する。また，２０Ｇｂｐｓ回線インタフェース２００−２が搭載される場合には，出力ポートＯＰ２１からのデータ（Ｃ１）を受信すると，遅延回路（ＤＬＹ）１４０にてこれをＭＵＸ１３０の処理時間分だけ遅延させて，Ｃ１を２０Ｇｂｐｓの信号として回線インタフェースに送出する。なお，出力ポートＯＰ２１からは何も出力しない。これらの回線インタフェース速度に対してのモード切替は図２３に示す構成で実現される。クロスバスイッチ１００の各スロット毎に，ＭＵＸ１３０とＤＬＹ１４０の切替セレクタＳＥＬ３（１０３）を用意する。具体的には４０Ｇｂｐｓのデータが出力される場合には，出力ポートＯＰ１１およびＯＰ１２から出力されて，ＭＵＸ１３０にて時間多重される。また，２０Ｇｂｐｓのデータが出力される場合には，これが入力ポートＯＰ１１から出力され，これがＤＬＹ１４０にて遅延される構成としておく。なお切替セレクタＳＥＬ３（１０３）については，回線インタフェースの搭載時に，回線インタフェースボードの容量に応じて異なるレベル線信号１０５（例えば，４０Ｇｂｐｓは“１”，２０Ｇｂｐｓは“０“）が出力され，これにより設定が実現される構成とする。また，ＳＥＬ３（１０３）の設定はソフトウエアから行う構成としても良い。
【００２９】
このように，本実施例によれば，大容量のパケット通信装置を構成する場合に，高速回線を収容した密度の高い回線インタフェースと低速回線を複数収容した密度の低い回線インタフェースが混在する場合，回線インタフェース速度に応じたドライバ・レシーバ（光接続の場合には光部品）を搭載すれば良く，コストリニアリティを有する回線インタフェースの実現が可能になる。また，複数の低速回線インタフェースと１つの高速回線インタフェース間でのスイッチの入出力ポート間の１対複数接続もしくは複数対１接続が可能な，パケット通信装置が提供できる。
【００３０】
以上説明した実施例によれば，次のような効果が期待できる。
（１）大容量のパケット通信装置を構成する場合に，高速回線を収容した密度の高い回線インタフェースと低速回線を複数収容した密度の低い回線インタフェースが混在可能でかつ，回線インタフェース容量に比例した物理スイッチ間リンクを持つパケット通信装置を構成できる。
（２）複数の低速回線インタフェースと１つの高速回線インタフェース間でのデータ転送が可能なパケット通信装置を提供できる。具体的には入出力回線インタフェース間の１対複数接続もしくは複数対１接続が可能となり，トラヒックのブロッキングが発生しないパケット通信装置を構成できる。
【００３１】
【発明の効果】
高速回線を収容する回線インタフェースと低速回線を収容する回線インタフェースとが混在するパケット通信装置において，効率の良いパケットのスイッチングを行うことができる。
【図面の簡単な説明】
【図１】本発明のパケット通信装置の機能ブロックを示すブロック図である。
【図２】本発明のパケット通信装置の構成を示すブロック図である。
【図３】従来のパケット通信装置の構成を示すブロック図である。
【図４】従来のパケット通信装置の構成を示すブロック図である。
【図５】本発明のパケット通信装置の回線インタフェースとスケジューラの構成を示すブロック図である。
【図６】本発明のパケット通信装置の回線インタフェースカード（入力側）の構成を示すブロック図である。
【図７】本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロック図である。
【図８】本発明のパケット通信装置の回線インタフェースカード（入力側）の構成を示すブロック図である。
【図９】本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロック図である。
【図１０】本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロック図である。
【図１１】本発明のパケット通信装置の回線インタフェースカード（入力側）の構成を示すブロック図である。
【図１２】本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロック図である。
【図１３】本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロック図である。
【図１４】本発明のパケット通信装置の回線インタフェースカード（入力側）の構成を示すブロック図である。
【図１５】本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロックである。
【図１６】本発明のパケット通信装置のスケジューリングで使用するデータフォーマット例である。
【図１７】本発明のパケット通信装置のスケジューリングで使用するデータフォーマット例である。
【図１８】本発明のパケット通信装置のスケジューリングで使用するデータフォーマット例である。
【図１９】本発明のパケット通信装置のスケジューリングで使用するデータフォーマット例である。
【図２０】本発明のパケット通信装置の回線インタフェースカードおよびクロスバスイッチの別構成を示すブロック図である。
【図２１】本発明のパケット通信装置の回線インタフェースカードおよびクロスバスイッチの別構成を示すブロック図である。
【図２２】本発明のパケット通信装置のクロスバスイッチの別構成を示すブロック図である。
【図２３】本発明のパケット通信装置のクロスバスイッチの別構成を示すブロック図である。
【図２４】本発明のパケット通信装置の回線インタフェースカードの一構成を示すブロック図である。
【図２５】本発明のパケット通信装置の回線インタフェースカードの一構成を示すブロック図である。
【図２６】従来の大容量パケットスイッチのブロック図である。
【符号の説明】
１０・・・クロスバスイッチ，２０・・・回線インタフェース，２１・・・入力処理部，２２・・・ＶＯＱ制御部，２３・・・ＶＯＱ，３１・・・ＶＩＱ制御部，３２・・・出力処理部，３３・・・ＶＩＱ，４０・・・スケジューラ，５０・・・制御部
【図１】
0004320980.tif 000002
【図２】
0004320980.tif 000003
【図３】
0004320980.tif 000004
【図４】
0004320980.tif 000005
【図５】
0004320980.tif 000006
【図６】
0004320980.tif 000007
【図７】
0004320980.tif 000008
【図８】
0004320980.tif 000009
【図９】
0004320980.tif 000010
【図１０】
0004320980.tif 000011
【図１１】
0004320980.tif 000012
【図１２】
0004320980.tif 000013
【図１３】
0004320980.tif 000014
【図１４】
0004320980.tif 000015
【図１５】
0004320980.tif 000016
【図１６】
0004320980.tif 000017
【図１７】
0004320980.tif 000018
【図１８】
0004320980.tif 000019
【図１９】
0004320980.tif 000020
【図２０】
0004320980.tif 000021
【図２１】
0004320980.tif 000022
【図２２】
0004320980.tif 000023
【図２３】
0004320980.tif 000024
【図２４】
0004320980.tif 000025
【図２５】
0004320980.tif 000026
【図２６】
0004320980.tif 000027