(57)【特許請求の範囲】
【請求項１】
クロック生成回路と、前記クロック生成回路からのクロックを入力し、当該クロックに基づき所定周波数の電源信号を生成する電源信号生成回路と、前記クロック生成回路からのクロックに同期して動作する、前記電源信号生成回路が生成する電源信号を電源とする半導体集積回路と、を備え、
前記電源信号生成回路が生成する電源信号と、前記半導体集積回路に入力されるクロックとが同期している、
ことを特徴とする電子回路。
【請求項２】
前記電源信号は、所定周波数の直流または交流の、矩形信号脈動信号であることを特徴とする請求項２に記載の電子回路。
【請求項３】
前記電源信号生成回路は、電源電池と、当該電池からの出力をＯＮ／ＯＦＦ出力するスイッチング素子とからなり、前記半導体集積回路への電流供給経路に、平滑用コンデンサ、平滑用ダイオードを含まないことを特徴とする請求項１または２に記載の電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源を備えた電子回路に関し、電源の平滑フィルタの小型化を図ることができ、あるいは半導体集積回路の駆動電圧の低電圧化を図ることができる電子回路に関する。
【０００２】
【従来の技術】
近年、半導体製造技術の進歩により、ＩＣの高集積化が進むに伴い、半導体集積回路はより高い周波数、より低い電源電圧で駆動されようになっている。
【０００３】
たとえば、デスクトップコンピュータでは、わが国では１００Ｖ交流電源を、所定電圧の直流に変換してメインボードに供給し、メインボード上では供給される直流を降圧型スイッチング電源回路に供給する場合も多い。
【０００４】
降圧型スイッチング電源回路では、入力電圧をスイッチング素子でＯＮ／ＯＦＦしてパルスを生成し、当該パルスの平均値から出力電圧を作っている（後述する図９参照）。
【０００５】
図８は、従来の電子回路用（ＩＣ用）電源を搭載した電子機器を示す図である。図８において、電子回路５は、電源部５１と、半導体集積回路５２と、表示装置５３と、ＣＤＲＯＭドライブ５４とを含んでいる。半導体集積回路５２には、電源部５１から電子回路駆動用電力供給ラインＰＳＬを介して電力が供給される。
【０００６】
電源部５１は、交流電源からのＡＣをＤＣ変換する整流器５１１と、整流器５１１の直流出力から安定したＤＣ電圧を生成するスイッチング電源５１２とからなる。
【０００７】
表示装置５３は、ドライブ回路５３１とＬＣＤ５３２とからなり、ディスプレイドライブ回路５３１には、デジタル信号ラインＤＳＬを介して半導体集積回路５２から表示信号が送出される。また、ＣＤＲＯＭドライブ５４はドライブ回路５４１とモータ５４２とからなり、モータドライブ回路５４１には、デジタル信号ラインＤＳＬを介して半導体集積回路５２から表示信号が送出される。各ドライブ回路５３１，５４１の駆動電力は、電子回路駆動用電力供給ラインＰＳＬを介して、半導体集積回路５２から供給される。
【０００８】
スイッチング電源５１２は、通常２種以上の電圧を出力できるように複数のスイッチング電源ユニットから構成されている。たとえば、一方のスイッチング電源ユニットは、半導体集積回路５２に駆動用電力（電圧Ｖｏｕｔ０１で示す）を供給し、他方の電源ユニットはＬＣＤやバックライトの駆動電力（電圧Ｖｏｕｔ０２で示す）を供給することができる。
【０００９】
図９に、スイッチング電源５１２の一例を示す。スイッチング電源５１２の入力端子ａ１，ａ２には、整流器５１１の（＋），（−）端子が接続されている。スイッチング電源５１２は、トランジスタＴｒ０１と、フライホイールイダイオードＤＦ０１と、ＬＣフィルタ（インダクタＬ０１およびキャパシタＣ０１）とから構成されている。トランジスタＴｒ０１の電力入力端子はスイッチング電源の入力端子ａ１に結線され、トランジスタＴｒ０１の電力出力端子は、ＤＦ０１のカソードＫおよびインダクタＬ０１の一方の端子に接続されている。このＤＦ０１のアノードＡは、スイッチング電源の入力端子ａ２および出力端子ｂ２に結線され、インダクタＬ０１の他方の端子はスイッチング電源の入力端子ｂ２に接続されている。また、スイッチング電源の入力端子ｂ１，ｂ２間にはキャパシタＣ０１が結線されている。
【００１０】
図９のスイッチング電源５１２では、トランジスタＴｒ０１の制御信号端子に駆動パルス（ＣＳ）が入力され、ＤＦ０１端子には脈動電圧（ＶＤＦ）が現れ、スイッチング電源５１２の出力端子ｂ１，ｂ２間には、平滑化されたＤＣ電圧が現れる。図１０に、スイッチング電源５１２の入力電圧Ｖｉｎ０１、駆動パルスＣＳ、フライホイールダイオードＤＦ０１の端子電圧ＶＤＦ、スイッチング電源５１２の出力電圧Ｖｏｕｔ０１の波形を示す。
【００１１】
一方、半導体製造技術の進歩により、ＩＣの高集積化が進むに伴い、１Ｖ程度の電圧で駆動するＩＣも提供されるようになっている。モバイルコンピュータでは、アルカリまたはマンガン単３乾電池（電圧１．５Ｖ）が使用されることが多く、携帯型電話機ではニッケル水素電池（たとえば、電圧２〜３Ｖ）が使用されることが多い。この場合の電源回路の構成は、図８，図９に示したものと基本的に同じであり、図８，図９における整流回路は電池に置き換えられる。
【００１２】
【発明が解決しようとする課題】
ところで、図８の電子回路５では、安定したＤＣを得るために、スイッチング電源５１２に図９に示したようなＬＣフィルタを使用している。ＬＣフィルタは、トランジスタや抵抗に比較して大きさが大きいため、電源小型化の障害となっている。ＤＦ０１をＭＯＳＦＥＴで置き換えることで、ＬＣフィルタをある程度小型化することも可能であるが、出力が直流である以上、Ｃは省略できないし、Ｌの大きさを小さくすることにも限界がある。
【００１３】
本発明は、電源の平滑フィルタの小型化を図ることができ、あるいは半導体集積回路の駆動電圧の低電圧化を図ることができる電子回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の電子回路は、クロック生成回路と、前記クロック生成回路からのクロックを入力し、当該クロックに基づき所定周波数の電源信号を生成する電源信号生成回路と、前記クロック生成回路からのクロックに同期して動作する、前記電源信号生成回路が生成する電源信号を電源とする半導体集積回路とを備えたことを特徴とする。
【００１５】
本発明において、前記電源信号は、基本的には所定周波数の直流または交流の、矩形信号脈動信号である。なお、前記電源信号生成回路が生成する電源信号と、前記半導体集積回路の動作クロックとが同期していなくてもよい。また、半導体集積回路の動作クロックと、電源信号生成回路のクロックとを同期させる場合においても、各クロックは必ずしも同一周波数でなくてもよい。本発明では、電源信号生成回路のクロックを数ＭＨｚ〜数十ＭＨｚとすることができ、したがって電源回路に設けるインダクタの容量を小さくすることができる。
【００１６】
本発明の電子回路では、前記電源信号生成回路は、電源電池と、当該電池からの出力をＯＮ／ＯＦＦ出力するスイッチング素子とから構成でき、前記半導体集積回路への電流供給経路に、平滑用コンデンサ、平滑用ダイオードを含まないようにできる。これにより、携帯型電子機器に、上記の電子回路を組み込むことで、半導体集積回路を、少なくとも１．５Ｖ（たとえば、単３電池１本または並列接続した複数の単３電池）で駆動するように構成できる。
【００１７】
【発明の実施の形態】
図１は本発明の第１実施形態を示すブロック図である。図１では電子機器（電子回路）を例示してあり、電子回路１は、電源部１１と、半導体集積回路１２と、表示装置１３と、ＣＤＲＯＭドライブ１４と、クロックジェネレータ１５とを含んでいる。
【００１８】
電源部１１は、整流器１１１と、スイッチング電源１１２とからなる。半導体集積回路１２には、スイッチング電源１１２から電子回路駆動用電力供給ラインＰＳＬを介して、パルス状の電力または脈動する電力（電圧Ｖｏｕｔ１１）が供給される。
【００１９】
表示装置１３は、ドライブ回路１３１とＬＣＤ１３２とからなり、ドライブ回路１３１には、デジタル信号ラインＤＳＬを介して半導体集積回路１２から制御信号、表示信号が送出される。ＣＤＲＯＭドライブ１４は、ドライブ回路１４１とモータ１４２とからなり、ドライブ回路１４１には、デジタル信号ラインＤＳＬを介して半導体集積回路１２から制御信号、読出し・書込みデータが送出される。
【００２０】
また、ドライブ回路１３１，１４１の駆動電力（電圧Ｖｏｕｔ１２）は、電子回路駆動用電力供給ラインＰＳＬを介して、スイッチング電源１１２から供給される。なお、ＬＣＤ１３２あるいはモータ１４２には、整流器１１１から電力を直接供給することもできる。
【００２１】
図２は、図１の電子回路１を具体的に示す図である（電子回路１Ａとして示す）。図２では、スイッチング電源１１２の入力端子ａ１，ａ２には、整流器１１１の（＋），（−）端子が接続されている。
【００２２】
スイッチング電源１１２は、トランジスタＴｒ１１，Ｔｒ１２とインダクタＬ１１とからなる。トランジスタＴｒ１１の電力入力端子はスイッチング電源１１２の入力端子ａ１に結線され、トランジスタＴｒ１１の電力出力端子は、インダクタＬ１１を介してスイッチング電源１１２の出力端子ｂ２に結線されている。また、トランジスタＴｒ１１の電力出力端子と、インダクタンスＬ１１との接続点は、トランジスタＴｒ１２（転流用のスイッチ）を介してグランド端子（ａ２，ｂ２）に接続されている。
【００２３】
本具体例では、クロックジェネレータ１３は、図示しない電源系統から電力の供給を受けている。クロックジェネレータ１３は、半導体集積回路１２用のクロックＣＣを生成するとともに、スイッチング電源１１２用のクロックＳＣ１，ＳＣ２を生成する。ここで、クロックＳＣ１，ＳＣ２の周波数は、クロックＣＣの周波数と同じにすることもできるしα（整数には限定されない１以外の正の値）倍とすることができる。クロックＳＣ１，ＳＣ２の周波数は、たとえば数十ＭＨｚ〜１００ＭＨｚとすることができる。
【００２４】
半導体集積回路１２は、図２ではＩＣ１として示してある。半導体集積回路１２は、システムバスＢＵＳに接続され、クロックＣＣに同期して動作する。半導体集積回路１２の、グランド端子（ＧＮＤ）、電源端子（Ｖｄ）、複数のデータ端子，アドレス端子，コントロール端子（ＤＡＴＡ，ＡＤＤ,ＣＮＴＲＬ）は、上記システムバスＢＵＳの対応するラインに接続されている。半導体集積回路１２は、典型的にはＤＲＡＭ，ＳＲＡＭ、マイクロプロセッサユニット等の半導体チップである。
【００２５】
図３に、スイッチング電源１１２の入力電圧Ｖｉｎと、電源用クロックＳＣ１，ＳＣ２と、出力電流ｉｏｕｔと、インダクタＬ１１の逆起電力ＶＬと、出力電圧Ｖｏｕｔとの関係を示す。
【００２６】
半導体集積回路１２（ＩＣ１）はクロックＣＣの立ち上がりで動作するので、通常、図４（Ａ）に示すように、電子回路用クロックＣＣの立ち上がりｔｕから動作終了時ｔｅ１までの期間は、ＶｏｕｔのＯＮ期間に含まれるように、インダクタンスＬ１１や、ＳＣ１，ＳＣ２のデューティ等を選択することができる。また、半導体集積回路１２がクロックの立ち下がりを検出する場合には、図４（Ｂ）に示すように、電子回路用クロックＣＣの立ち下がりｔｄから動作終了時ｔｅ２までの期間も、ＶｏｕｔのＯＮ期間に含まれるようにできる。
【００２７】
ただし、半導体集積回路１２がＤＲＡＭのような、素子内に電荷蓄積容量を持つような素子では、電源電圧が一時的に低下しても正常に動作できるので、半導体集積回路１２用のクロックＣＣとＶｏｕｔのタイミングについて、上記のような制限は課せられない。
【００２８】
図５は、図１の電子回路１の他の具体例（電子回路１Ｂとして示す）を示す図である。図５の電子回路１Ｂに搭載された半導体集積回路１２には、正負の電圧が入力される。
【００２９】
図５では、スイッチング電源１１２は、トランスＴと、入力端子ａ１，ａ２間に直列接続した２つのトランジスタＴｒ２１，Ｔｒ２２と、両トランジスタＴｒ２１，Ｔｒ２２の接続点と、トランスＴの一次巻線の一方端に接続したインダクタＬ２と、トランスＴの一次巻線の他方端と入力端子ａ１，ａ２間にそれぞれ接続したキャパシタＣ２１，Ｃ２２とからなる。トランスＴの二次巻線の両端が出力端子ｂ１，ｂ２に接続され、当該二次巻線の中央タップは出力端子ｂ３に接続されている。
【００３０】
このスイッチング電源１１２では、出力端子ｂ３を中心電圧として、ｂ１の出力を＋電位Ｖｏｕｔ２１、ｂ２の出力を−電位として、ｂ１，ｂ２からパルス状の電圧Ｖｏｕｔ２２を出力することができる。
【００３１】
図６に電源用クロックＣＳ１，ＣＳ２と、ｂ１，ｂ３間電圧Ｖｏｕｔ２１、ｂ２，ｂ３間電圧Ｖｏｕｔ２２との関係を示す。図５の電子回路１Ｂでは、トランスＴの二次側に整流用のダイオードを必要とはしないので、当該ダイオードによる電圧降下を考慮する必要がない。
【００３２】
図２の電子回路１Ａでは、スイッチング電源１１からの出力電圧を矩形波とし、図５の電子回路１Ｂでは半波形状としたが、図７（Ａ）に示すように正弦波形状とすることもできるし、図７（Ｂ）に示すように常に正電圧となる脈動波とすることができるし、図７（Ｃ）に示すような交互に反転する矩形波交流とすることもでき、さらにゼロ期間を持つ交互に反転する矩形波交流とすることもできる。なお、図７（Ａ）〜（Ｄ）では、電源用クロックをＣＳで、電源出力電圧をＶｏｕｔで、電源出力電流をｉｏｕｔで示してあり、また各それぞれの位相は考慮していない。
【００３３】
【発明の効果】
本発明では、原則的には、クロックにあわせて半導体電子回路に電力を供給するので、電源側に平滑用のキャパシタを設ける必要がなくなり、電子回路の小型化を図ることができる。
【００３４】
また平滑用キャパシタがなく、インダクタも大きいので、スリープモード（待機モード）から動作モードへの移行が速やかに行われる。
【００３５】
電圧をトランス等により電圧変換して半導体電子回路に供給する態様では、トランスの二次側に平滑用のダイオードを設ける必要がないので、当該ダイオードでの電圧降下を考慮せずに回路設計ができる。
【００３６】
電源から半導体電子回路に速やかに電荷が供給されるので、いわゆる電荷蓄積用としてのパスコンを設ける必要がなく、しかも必要なときにのみ電源が供給されるので漏れ電流を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の電子回路の具体例を示すブロック図である。
【図２】図１のスイッチング電源、半導体集積回路、クロックジェネレータを示す部分回路図である。
【図３】本発明にかかる、電源用クロックと、スイッチング電源の出力電圧と、出力電流との関係を示す波形図である。
【図４】（Ａ）は電子回路用クロックの立ち上がりと、電源用クロックＣＳのＯＮ期間との関係を示す図、（Ｂ）は電子回路用クロックの立ち下がりと、電源用クロックＣＳのＯＮ期間との関係を示す図である。
【図５】本発明の電子回路の他の具体例を示す図である。
【図６】第２実施形態において、電源用クロックと、出力電圧と、出力電流との関係を示す図である。
【図７】（Ａ）〜（Ｄ）は、電源用クロックと、出力電圧と、出力電流とを例示する図である。
【図８】従来の電子回路用電源を搭載した電池駆動式の電子機器を示す図である。
【図９】図８のスイッチング電源の構成例を示す図である。
【図１０】図９のスイッチング電源のクロックと、出力電圧と、出力電流との関係を示す図である。
【符号の説明】
１Ａ，１Ｂ  電子回路
１１  電源部
１２  半導体集積回路
１３  表示装置
１４  ＣＤＲＯＭドライブ
１５  クロックジェネレータ
１１１  整流器
１１２  スイッチング電源
１３１  ドライブ回路
１３２  ＬＣＤ
１４１  ドライブ回路
１４２  モータ
ＢＵＳ  システムバス
Ｌ１１  インダクタ
Ｔ  トランス
Ｔｒ１１，Ｔｒ１２  トランジスタ
【図１】
0004259039.tif 000002
【図２】
0004259039.tif 000003
【図３】
0004259039.tif 000004
【図４】
0004259039.tif 000005
【図５】
0004259039.tif 000006
【図６】
0004259039.tif 000007
【図７】
0004259039.tif 000008
【図８】
0004259039.tif 000009
【図９】
0004259039.tif 000010
【図１０】
0004259039.tif 000011