(57)【特許請求の範囲】
【請求項１】
アクティブ・マトリックス・ディスプレイ内のアクティブ・マトリックス・ピクセルであって、
アドレス・ライン（４０２、５０２）と、
データ・ライン（４０４、５０４）と、
電荷を蓄積するための蓄積ノード（４１０、５１０）と、
前記アドレス・ラインから起動されるゲート、前記データ・ラインに接続されたソース、及び、前記蓄積ノードに接続されたドレインを備えるアドレス・トランジスタ（４０６、５０６）と、
前記蓄積ノードに応答するゲートを備える駆動トランジスタ（４０８、５０８）と、
前記駆動トランジスタに接続された発光ダイオード（４１２、５１２）であって、前記駆動トランジスタがオンになると電流が流れて光束を放出する発光ダイオード（４１２、５１２）と、
前記発光ダイオードから放出される前記光束の一部を受光するために、前記発光ダイオードに光学的に接続されたフォトダイオードであって、該フォトダイオードが受光する前記光束の前記一部に比例して、前記蓄積ノードの電荷を放電するために、前記蓄積ノードに電気的に接続されたフォトダイオード（４１６、５１６）と、
前記蓄積ノードに接続されたゲート、前記駆動トランジスタのゲートに接続されたドレイン、及び、前記アドレス・ライン（４０２、５０２）と信号レベルが論理的に相補関係にあるアドレスラインに接続されたソースを有する分離トランジスタ（４２０、５２０）
を備える、アクティブ・マトリックス・ピクセル。
【請求項２】
前記駆動トランジスタ（４０８、５０８）がバイポーラ・トランジスタである、請求項１のアクティブ・マトリックス・ピクセル。
【請求項３】
前記駆動トランジスタ（４０８、５０８）が、薄膜ＭＯＳトランジスタである、請求項１のアクティブ・マトリックス・ピクセル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブ・マトリックス・ディスプレイ装置に関するものであり、とりわけ、アクティブ・マトリックス・ディスプレイの各ピクセル内に配置された駆動回路要素に関するものである。
【０００２】
【従来の技術】
２次元フラット・パネル・ディスプレイを形成するために、有機発光ダイオード（ＯＬＥＤ）のアレイが利用されている。化合物半導体から製造される従来の発光ダイオード（ＬＥＤ）と比較すると、ＯＬＥＤのパターン形成は低コストで、容易であるため、コンパクトで、高解像度のアレイが実用的になる。ＯＬＥＤは、モノクロまたはカラー・ディスプレイの形成にも適しており、透明基板または半導体基板に形成することも可能である。
【０００３】
当該技術において既知のように、ＯＬＥＤ及びＬＥＤのアレイは、一般に、パッシブ・マトリックス・アレイまたはアクティブ・マトリックス・アレイとして分類される。パッシブ・マトリックス・アレイの場合、電流駆動回路が、アレイ外部にあり、アクティブ・マトリックス・アレイの場合、電流駆動回路には、各ピクセル内に形成された１つ以上のトランジスタが含まれている。パッシブ・マトリックス・アレイに対するアクティブ・マトリックス・アレイの利点は、アクティブ・マトリックス・アレイが、パッシブ・マトリックスほど大きいピーク電流を必要としないという点である。大ピーク電流は、利用可能なＯＬＥＤの発光効率を低下させるので、一般に望ましくない。アクティブ・マトリックスの透明導電層は、連続したシートとすることができるので、アクティブ・マトリックス・アレイの場合、パッシブ・マトリックスのパターン形成された透明導体の場合に生じる電圧降下問題も軽減される。
【０００４】
図１及び２は、従来技術において既知のアクティブ・マトリックス・ピクセルを描いたものである。言うまでもなく、個々のアクティブ・マトリックス・ピクセルは、説明のために示されたものであるが、図１及び２に示された個々のアクティブ・マトリックス・ピクセルは、一般に、ディスプレイを形成するために、互いに近接して配置されたピクセル・アレイの一部である。図１及び２に示すように、アクティブ・マトリックス・ピクセルのそれぞれには、アドレス・ライン１０２及び２０２、データ・ライン１０４及び２０４、アドレス・トランジスタ１０６及び２０６、駆動トランジスタ１０８及び２０８、蓄積ノード１１０及び２１０、及び、ＯＬＥＤ１１２及び２１２が含まれている。アドレス・ラインによって、ピクセルを個別にアドレス指定することが可能になり、データ・ラインによって、駆動トランジスタを起動するための電圧が得られる。アドレス・トランジスタは、データ・ラインから蓄積ノードへのデータの書き込みを制御する。蓄積ノードは、コンデンサによって表されているが、駆動トランジスタのゲート・キャパシタンス及びアドレス・トランジスタの接合キャパシタンスによって、蓄積ノードにとって十分なキャパシタンスを得ることができるので、独立したコンポーネントとする必要はない。図示のように、ＯＬＥＤは、駆動電圧（ＶLED）に接続されており、ＯＬＥＤを流れる電流は、駆動トランジスタによって制御される。電流が駆動トランジスタを通って流れるようにすると、ＯＬＥＤは、矢印１１４及び２１４によって示すように、光束と呼ばれる光を放出する。
【０００５】
図１を参照すると、ＯＬＥＤ１１２のカソードが接地される場合は、ＰＭＯＳトランジスタが望ましく、図２を参照すると、ＯＬＥＤ２１２のアノードが電源電圧（ＶLED）に接続される場合は、ＮＭＯＳトランジスタが望ましい。図１及び２に示すようにＰＭＯＳ及びＮＭＯＳトランジスタを使用すると、駆動トランジスタ１０８及び２０８のゲート・ソース間電圧が、ＯＬＥＤの両端における電圧降下に感応しなくなり（すなわち、影響をうけなくなり）、従って、ＯＬＥＤによって放出される光１１４及び２１４の均一性が向上する。
【０００６】
従来技術によるアクティブ・マトリックス・ピクセルの動作については、図２に示すアクティブ・マトリックス・ピクセル構成に関連して説明するが、同じ概念は、図１のアクティブ・マトリックス・ピクセルにも当てはまる。図２に示すアクティブ・マトリックス・ピクセルは、アナログ・ダイナミック・メモリ・セルの働きをする。アドレス・ライン２０２が高（ハイ）の場合、データ・ライン２０４によって、駆動トランジスタ２０８のゲートを含む、蓄積ノード２１０の電圧がセット（設定）される。蓄積ノードの電圧が、駆動トランジスタのしきい値電圧を超えると、駆動トランジスタが導通し、ＯＬＥＤ２１２は、蓄積ノードの電圧が、駆動トランジスタのしきい値電圧未満に降下するか、あるいは、蓄積ノードの電圧が、アドレス・トランジスタ２０６によってリセットされるまで、光２１４を放出する。蓄積ノードの電圧は、一般に、アドレス・トランジスタの接合、及び、駆動トランジスタのゲート誘電体からの漏洩のために降下する。しかし、アドレス及び駆動トランジスタにおける漏洩が十分に少なく、蓄積ノードにおけるキャパシタンスが大きければ、ＯＬＥＤを通る電流は、蓄積ノードに次の電圧がセットされるまで、比較的一定に保たれる。例えば、電圧は、一般に、当該技術において既知の一定のリフレッシュ間隔でリセットされる。蓄積ノードは、リフレッシュ間隔における漏洩を見込んで、十分な電荷を蓄積ノードに蓄積しなければならないことを示すため、コンデンサとして表されている。上述のように、駆動トランジスタのゲート・キャパシタンス及びアドレス・トランジスタの接合キャパシタンスで十分な可能性があるので、コンデンサは、必ずしも独立したコンポーネントを表すとは限らない。
【０００７】
図２のアクティブ・マトリックス・ピクセルの場合、蓄積ノード２１０の電圧によって、ＯＬＥＤ２１２によって発生する光２１４の強度が決まる。ＯＬＥＤの強度−電流関係と駆動トランジスタ２０８のゲート電圧−電流関係が既知の場合、方法の１つによれば、蓄積ノードに対応する電圧を加えることによって、所望の光強度が生じる。蓄積ノードにおける電圧のセッティングは、一般に、デジタル・アナログ変換器を利用して、対応するデータ・ライン２０４に電圧を確立することによって実施される。代替方法の場合、まず、データ・ラインを接地することによって、蓄積ノードの放電が行われ、次に、データ・ラインがＣＭＯＳ供給電圧（Ｖdd）にセットされる。後者の方法を利用すると、アドレス・トランジスタ２０２は、電流源として機能し、アドレス・ラインを低（ロー）にセットすることによって蓄積ノードが分離されるまで、蓄積ノードに充電を行う。後者の方法によれば、各データ・ライン毎にデジタル・アナログ変換器を必要としなくてすむという利点が得られる。しかし、後者の方法の欠点の１つは、単一ピクセル内の蓄積ノード・キャパシタンスが、トランジスタのゲート及び接合によって供給される場合、電圧の非線形関数になるという点である。もう１つの欠点は、各ピクセルの蓄積ノード・キャパシタンスが、アレイのピクセル間において変動するという点である。
【０００８】
上述のように、図２のＯＬＥＤ２１２から所望の光束を得るため、データ・ライン２０４の電圧を調整して、駆動トランジスタ２０８を流れる電流が制御される。あいにく、駆動トランジスタを流れる電流は、駆動トランジスタのしきい値電圧及び相互コンダクタンスといった、駆動トランジスタの特性によっても左右される。高解像度ディスプレイを製作するために必要とされるような、駆動トランジスタの大規模なアレイでは、しきい値電圧及び相互コンダクタンスに変動が生じ、これによって、同じ制御電圧に対してＯＬＥＤの駆動電流が異なる場合がしばしばあり、このため、さらに、表示が不均一に見えることになる。さらに、同じ電流で駆動しても、ＯＬＥＤが異なれば、放出される光の強度も異なる。さらにまた、指定の駆動電流に対する光の強度は、ＯＬＥＤの経年変化につれて降下するが、ＯＬＥＤが異なれば、劣化速度も異なる可能性があり、やはり、表示が不均一に見えるようになる。
【０００９】
透明誘電体基板は、トランジスタを薄膜デバイスとして製作することが必要になるので、アクティブ・マトリックス・ピクセルは、透明誘電体電極基板ではなく、シリコン基板によって実施されるのが望ましい。とりわけ、大規模アレイをなす薄膜トランジスタでは、各ピクセルからの光束が、しきい値の変動に感応しなくなるようにするのに、より多くのトランジスタが必要とされるため、しきい値電圧の厳密な分布を得ることは困難である。シリコン基板については、基板及びプロセスが、ＣＭＯＳテクノロジに適合する場合に特に、アドレス指定、駆動、及び、その他の回路機能を容易に統合することが可能である。既知のアクティブ・マトリックス・ピクセル・テクノロジは、より古いＣＭＯＳテクノロジに適合するが、ＯＬＥＤは、高密度ＣＭＯＳが耐えることが可能な電圧より高い電圧を必要とし、一方、高密度ＣＯＭＯＳは、高解像度のカラー・ディスプレイに必要とされる小形ピクセルにとって望ましい。
【００１０】
他のＬＥＤ用途において均一な光束を生じさせるために利用されてきたある技法では、フォトセンサを用いて、ＬＥＤにフィードバックを行うことが必要とされる。既知の技法を用いて、ＬＥＤにフィードバックを行うには、一般に、増幅器とコンパレータが必要とされるが、これは、例えば、高解像度のカラー・ディスプレイの単一ピクセルに適合させることが可能な回路をはるかに超える要求である。
【００１１】
上述のように、ＯＬＥＤによって発生する光の強度は、蓄積ノードに供給される電圧、及び、ピクセル毎に異なる可能性のある、駆動トランジスタ及びＯＬＥＤの特性によって影響される。ピクセルの特性の相違によって、不均一な光の強度が生じる可能性がある。さらに、ＯＬＥＤの経年変化につれて、不均一度が変動する可能性がある。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は、均一な光束を発生し、同時に、アクティブ・マトリックス・ディスプレイのサイズの制限を満たす、アクティブ・マトリックス・アレイの各ピクセルを個別に駆動するためのシステム及び方法を提供することにある。
【００１３】
【課題を解決するための手段】
アクティブ・マトリックス・ディスプレイ内のアクティブ・マトリックス・ピクセルには、発光ダイオードによって発生する光束の一部を検出するため、ピクセル内の発光ダイオードに光学的に接続されたフォトダイオードが含まれる。フォトダイオードは、検出された光束の一部に応答して、ピクセル内の余剰電荷を放電する。余剰電荷が放電されると、発光ダイオードは、発光を停止する。１実施態様では、駆動トランジスタのゲートが、蓄積ノードの電荷によって制御される。蓄積ノードの電荷によって、駆動トランジスタのしきい値電圧を超える電圧がセットされると、駆動トランジスタは導通する。しきい値電圧をセットするのに必要な電荷を超える蓄積ノードの電荷量は、余剰電荷（または、過剰電荷：excess charge）と呼ばれれる。
【００１４】
余剰電荷が存在する限り、駆動トランジスタは導通し、発光ダイオードは、光束を放出する。しかし、余剰電荷が、蓄積ノードから放電されると、蓄積ノードの電圧が、駆動トランジスタのしきい値電圧未満に降下し、駆動トランジスタは、導通を停止し、発光ダイオードは、光束の放出を停止する。発光ダイオードによって発生する光束量は、蓄積ノードに存在する余剰電荷の量を制御することによって制御可能である。蓄積ノードの余剰電荷は、フォトダイオードによって受光された光束の量に比例して放電されるので、ピクセルの光束は、駆動トランジスタ及び発光ダイオードの特性の変動に感応しない。アクティブ・マトリックス・ピクセル・アレイの各ピクセル内における変動に感応しないことによって、アクティブ・マトリックス・ピクセル・アレイは、ディスプレイ全域にわたってより均一な光束を提供することが可能になる。
【００１５】
１実施態様では、アクティブ・マトリックス・ピクセルには、アドレス・ライン、データ・ライン、アドレス・トランジスタ、駆動トランジスタ、蓄積ノード、ＯＬＥＤ、及び、フォトダイオードが含まれる。アドレス・ラインによって、ピクセルを個別にアドレス指定することが可能になり、データ・ラインによって、駆動トランジスタを起動するための電圧が供給される。コンデンサは、必ずしも、独立した物理的コンポーネントを表すとは限らず、蓄積ノードに接続されたゲート及び接合（junction）のキャパシタンスを表す場合もある。蓄積ノードの電圧が、駆動トランジスタの対応するしきい値電圧を超える限り、駆動トランジスタは導通する。単一アクティブ・マトリックス・ピクセルについて説明しているが、単一ピクセルは、一般に、ディスプレイを形成するために互いに近接して配置されたアレイをなすピクセルの一部であることを理解されたい。
【００１６】
フォトダイオードは、ＯＬＥＤに光学的に結合されているので、フォトダイオードは、ＯＬＥＤによって発生する光の一部を検出することが可能である。フォトダイオードは、ＯＬＥＤによって発生する光束に比例した割合で、蓄積ノードに存在する余剰電荷を放電する。フォトダイオードは、ＯＬＥＤの光束に比例して蓄積ノードの余剰電荷を放電するので、駆動トランジスタ及びＯＬＥＤは、フォトダイオードによって検出された積分光束（integrated flux）が、データ・ラインに存在する余剰電荷と同等の値に達すると、オフになる。
【００１７】
動作時、アクティブ・マトリックス・ピクセルのアドレス・ラインは、蓄積ノードに所望の量の余剰電荷を充電する時間期間にわたって高（ハイ）にセットされる。蓄積ノードが十分に充電されると、アドレス・ラインは低（ロー）にセットされ、蓄積ノードがデータ・ラインから有効に分離される。駆動トランジスタは、駆動トランジスタのしきい値電圧を超えるとすぐに、電流の導通を開始する。駆動トランジスタを通して電流が流れると、ＯＬＥＤは光束を放出する。光束の一部は、フォトダイオードによって検出され、フォトダイオードは、これに応答して、フォトダイオードによって検出される光束に正比例した割合で、蓄積ノードの電荷を放電する。検出された光束の積分値が、蓄積ノードの余剰電荷に等しくなる時点で、蓄積ノードの電圧は、蓄積ノードのしきい値電圧未満に降下する。蓄積ノードの電圧が、駆動トランジスタのしきい値未満に降下すると、電流は、駆動トランジスタを流れなくなり、ＯＬＥＤは光の発生を中止する。
【００１８】
１実施態様では、分離トランジスタと呼ばれる追加トランジスタが、論理的に相補性の（すなわち、相補関係にある）アドレス・ラインに接続される。論理的に相補性のアドレス・ラインに分離トランジスタを接続すると、蓄積ノードに対するデータ・ラインからの書き込み中に、分離トランジスタにより、駆動トランジスタがオンになるのが阻止される。分離トランジスタを所定位置につけると、フォトダイオードの働きによって、駆動トランジスタ及びＯＬＥＤを通る電流の流れが制御され、ＯＬＥＤは、アドレス・ラインが低になるまで発光しない。
【００１９】
１実施態様では、アクティブ・マトリックス・ピクセルは、駆動トランジスタとして、バイポーラ・トランジスタを利用することが可能である。バイポーラ・トランジスタの役割は、ただ単にＶLEDに耐えることであり、バイポーラ・トランジスタは、高利得をもたらす必要もないし、あるいは、高周波数で動作する必要もない。
【００２０】
【発明の実施の形態】
図３には、フォトダイオード３１６を組み込んだアクティブ・マトリックス・ピクセルの実施態様が示されている。説明のために、単一のアクティブ・マトリックス・ピクセルが示されているが、単一ピクセルは、一般に、ディスプレイを形成するために、互いに近接して配置されるアレイをなすピクセルの一部であることを理解されたい。アクティブ・マトリックス・ピクセルには、アドレス・ライン３０２、データ・ライン３０４、アドレス・トランジスタ３０６、駆動トランジスタ３０８、蓄積ノード３１０、有機発光ダイオード（ＯＬＥＤ）３１２、及び、フォトダイオードが含まれる。図２に関連して説明したように、アドレス・ラインによって、ピクセルを個別にアドレス指定することが可能になり、データ・ラインによって、駆動トランジスタを起動するための電圧が供給される。コンデンサは、必ずしも、独立した物理的コンポーネントを表すとは限らず、蓄積ノードに接続されたゲート及び接合のキャパシタンスを表す場合もある。図２の回路の場合のように、蓄積ノードの電荷が、駆動トランジスタの対応するしきい値電圧を超えるのに十分なほど高い限り、図３の駆動トランジスタは導通する。駆動トランジスタのしきい値電圧を超えるまで蓄積ノードの電圧を上昇させる蓄積ノードの電荷は、余剰電荷と呼ばれる。１実施態様では、各ピクセル内の回路は、高密度低電圧ＣＭＯＳプロセスによって製作される。
【００２１】
図２の回路と図３の回路の相違は、フォトダイオード３１６が図３の回路に追加されている点である。フォトダイオードは、ＯＬＥＤによって発生する光３１８の一部を検出できるように、ＯＬＥＤ３１２に光学的に結合されている。フォトダイオードは、ＯＬＥＤによって発生する光束に比例した割合で、蓄積ノード３１０に存在する電荷を放電する。フォトダイオードは、ＯＬＥＤの光束に比例して、蓄積ノードの電荷を放電するので、フォトダイオードによって検出される積分光束が、データ・ラインに加えられた余剰電荷に相当する値に達すると、駆動トランジスタ３０８及びＯＬＥＤはオフになる。
【００２２】
動作時、蓄積ノード３１０に所望の量の余剰電荷を充電する時間期間にわたって、図３のアクティブ・マトリックス・ピクセルのアドレス・ライン３０２が、高にセットされる。蓄積ノードが十分に充電されると、アドレスラインが低にセットされ、蓄積ノードがデータ・ライン３０４から有効に分離される。駆動トランジスタ３０８は、駆動トランジスタのしきい値電圧を超えるとすぐに、電流の導通を開始する。駆動トランジスタに電流が導通すると、ＯＬＥＤ３１２は、ＯＬＥＤから発する光３１４によって表される光束を放出する。光３１８によって表される光束の一部が、フォトダイオードによって検出され、フォトダイオードは、これに応答して、フォトダイオードによって検出された光束に正比例する割合で、蓄積ノードの電荷を放電し始める。検出された光束の積分値が、蓄積ノードの余剰電荷に等しくなる時点において、蓄積ノードの電圧は、蓄積ノードのしきい値電圧未満に降下する。蓄積ノードの電圧が、駆動トランジスタのしきい値電圧未満まで降下すると、電流は、駆動トランジスタを通って流れるのを中止し、ＯＬＥＤは、発光を中止する。駆動電流と放電の割合を適正に選択し、蓄積ノードの余剰電荷を制御することによって、駆動トランジスタのターン・オフ時間が、ディスプレイのリフレッシュ間隔内に生じるようにセットすることが可能になる。ＯＬＥＤの効率またはトランジスタの駆動が変化する場合は、一定の光束が維持されるように、蓄積ノードの余剰電荷の量を調整することが可能である。
【００２３】
以上説明したように、図３の回路は、蓄積ノード３１０に加えられる余剰電荷を制御することによって、光束の制御を行う。対照的に、図１及び２の回路は、デジタル・アナログ変換器を用いて、データ・ライン１０４及び２０４を介して蓄積ノード１１０及び２１０に供給される電圧を制御することによって、光束の制御を行う。
【００２４】
図３のアクティブ・マトリックス・ピクセルの実施態様において、フォトダイオード３１６は、アドレス・ライン３０２が低になる瞬間、上述のように、ＯＬＥＤ３１２からの発光を調整し始める。しかし、アドレス・ラインが高であって、電流がデータ・ライン３０４を通って蓄積ノード３１０に流れている期間中、ＯＬＥＤは、フォトダイオードのフィードバック作用によって調整されない光を放出する。アドレス時間が、リフレッシュ間隔のほんの一部であれば、調整を受けない発光を問題にならない程度に小さくすることができる。
【００２５】
図４には、アドレス・ラインが高である期間中、調整を受けない発光を最小限に抑えるアクティブ・マトリックス・ピクセルの１実施態様が示されている。図４のアクティブ・マトリックスのコンポーネントは、図４のアクティブ・マトリックス・ピクセルに、追加トランジスタ４２０及び追加抵抗器４２２が含まれている点を除けば、図３のアクティブ・マトリックス・ピクセルのコンポーネントと同じである。図３のコンポーネントと一致する図４のコンポーネントには、同様の番号が付いている。１実施態様では、分離トランジスタと呼ばれる追加トランジスタが、そのゲートで蓄積ノード４１０に接続され、そのソースで論理的に相補性のアドレスライン４２４に接続されている。別の実施態様では、分離トランジスタは、そのソースにおいてＶｄｄに接続することが可能である。図４のアクティブ・マトリックス・ピクセルの場合、蓄積ノードの電荷によって、分離トランジスタのゲートが制御される。蓄積ノードの電荷が、分離トランジスタのしきい値電圧を超えて、蓄積ノードの電圧を上昇させるのに十分である場合、分離トランジスタは導通可能になる。分離トランジスタを論理的に相補性のアドレス・ラインに接続すると、データライン４０４から蓄積ノードへの書き込み中に、分離トランジスタにより駆動トランジスタ４０８がオンになるのが阻止される。分離トランジスタを図４に示すように実施すると、フォトダイオード４１６によって、駆動トランジスタ及びＯＬＥＤ４１２を通る電流の流れが制御され、ＯＬＥＤは、アドレス・ライン４０２が低になるまで発光しない。すなわち、蓄積ノードにおける余剰電荷がフォトダイオードによって放電されると、分離トランジスタは、導通を中止し、駆動トランジスタのゲートは低になる。図４に示すように、抵抗器をアースに接続して、分離トランジスタがオープン状態になった後、駆動トランジスタをオフにできるようにすることが必要になる。図４には抵抗器として示されているが、代わりに、当該技術者に既知の方法に従って、適切な抵抗をもたらすように構成されたＭＯＳトランジスタとすることも可能である。
【００２６】
図３及び４に示す回路のＯＬＥＤ３１２及び４１２を駆動するのに必要な電圧（ＶLED）は、一般に、高密度ＣＭＯＳプロセスにおいて許容される最高電圧を超える。高電圧の結果として、ＯＬＥＤがオフになると、ＶLEDが、各駆動トランジスタ３０８及び４０８のドレインに生じる可能性がある。１実施態様では、駆動トランジスタのチャネルの延長及び／または駆動トランジスタのドレインと他のデバイスとの間隔の増加によって、高ＶLEDの悪影響を軽減することが可能である。別の実施態様では、より高いＶLEDが必要になる場合、駆動トランジスタにさらにホウ素を注入することが、駆動トランジスタの空乏長（depletion length）を短くすることに有効であり、これによって、突き抜け現象のない、トランジスタの高密度パッキングが可能になる。別の実施態様では、さらに高いＶLEDによって、ゲート酸化物の破壊が生じる場合、さらに厚い酸化物層が必要になる場合がある。基盤となるシリコン基板ではなく、非晶質または多結晶シリコンの薄膜に駆動トランジスタを製作することによって、高ＶLEDの悪影響を軽減することも可能である。ＶLEDは、薄膜デバイスのドレインによって分離されるので、ＶLEDに適応するために、残りの回路の密度を低下させる必要はない。
【００２７】
図３のアクティブ・マトリックス・ピクセルの場合、駆動トランジスタのしきい値電圧によって、回路のダイナミック・レンジの下限が設定される。しかし、図４のアクティブ・マトリックス・ピクセルの場合は、分離トランジスタ４２０のしきい値によって、回路のダイナミック・レンジの下限が設定される。分離トランジスタによって、ダイナミック・レンジの下限がセットされるので、Ｖddを超える電圧に適応するために、分離トランジスタのしきい値電圧を上げる必要はない。しきい値がより高いか、変動性がより大きい駆動トランジスタを使用することが必要な場合には、図４のアクティブ・マトリックス・ピクセルによって、図３のアクティブ・マトリックス・ピクセルよりも広いダイナミック・レンジを得ることができる。
【００２８】
図５には、図４のアクティブ・マトリックス・ピクセルと同様のフォトダイオード５１６及び分離トランジスタ５２０を組み込んだアクティブ・マトリックス・ピクセルの１実施態様が示されている。図３及び図４のコンポーネントと一致する図５のコンポーネントには、同様の番号が付けられている。図５のアクティブ・マトリックス・ピクセルは、バイポーラ・トランジスタが駆動トランジスタ５０８として使用されている点において、図４のアクティブ・マトリックス・ピクセルと異なっている。図５のバイポーラ・トランジスタは、図４のＮＭＯＳトランジスタと抵抗器の組み合わせに取って代わるものである。バイポーラ・トランジスタは、ＣＭＯＳプロセスへの追加が容易である。図３及び図４のアクティブ・マトリックス・ピクセルの場合と同様、蓄積ノード５１０に加えられた余剰電荷によって、ＯＬＥＤ５１２によって生じる光束が制御される。バイポーラ・トランジスタに関連した電流利得及び他の変数が光束に及ぼす影響はごくわずかである。バイポーラ・トランジスタの役割は、ただ単にＶLEDに耐えることだけであって、バイポーラ・トランジスタは、高利得をもたらす必要もないし、あるいは、高周波数で動作する必要もない。高性能または厳密な制御が要求されないので、ＣＭＯＳプロセスに対するバイポーラ・トランジスタの追加は有利である。１実施態様では、駆動トランジスタのｎウェルが、コレクタとして使用され、エミッタが、ＮＭＯＳソース及びドレイン注入によって形成される。唯一の追加処理ステップには、ベースを形成するための注入を含めることができる。
【００２９】
図３〜５に関連して説明したように、フォトダイオード３１６、４１６、及び、５１６を使用して、ピクセル・アレイにおける各ピクセルの光の強度を制御するためには、各フォトダイオードが、その対応するＯＬＥＤからの光を集めるが、アレイ内の他のピクセルからの光は集めないということが必要になる。さらに、フィードバック回路によって必要とされる光量を最小限に抑え、ディスプレイの集光効率を最高にすることが望ましい。図６は、図３〜５に関連して説明したフォトダイオードを含むアクティブ・マトリックス・ピクセルの一部の断面図である。この断面図には、ＯＬＥＤ６０２、透明絶縁体６０４、反射金属層６０６、フォトダイオード、及び、アドレス・トランジスタが含まれる。ＯＬＥＤは、反射金属層の上に重ねられた透明絶縁層上に位置している。ＯＬＥＤからの光が、ｎ＋拡散層６１０及びｐ基板６１２によって形成されるフォトダイオードまで通過できるようにするため、金属層には、小さい開口部６０８がパターン形成されている。図６に示すように、フォトダイオードは、アドレス・トランジスタ３０６、４０６、及び、５０６の単純な拡張部とすることが可能である。図６には、ゲート６１４及びアドレス・トランジスタに対する相互接続６１６が示されている。反射金属層の厚さ対開口部の直径の比は、基板の照射をフォトダイオードに限定するように選択することが可能である。反射層及び開口部は、隣接ピクセルからの光を遮り、光がピクセル内のトランジスタの動作に影響するのを阻止する働きをする。例えば、赤、緑、及び、青のＯＬＥＤを用いたカラー・ディスプレイの場合、異なる色には、異なる開口部の大きさを選択することが可能である。開口部の大きさによって、フォトダイオードによって集光されるのが全光束のうちのどれだけの部分になるかが決まるので、色が異なるとサイズが異なるようにすれば、ＯＬＥＤ及びフォトダイオードの量子効率の差を補償することが可能になる。こうして、ＯＬＥＤ材料の異なる効率、及び、フォトダイオードの波長依存性にもかかわらず、同じ回路設計及び電圧レベルが、各色のピクセルに適合することになる。
【００３０】
図７は、アクティブ・マトリックス・アレイの各ピクセルから放出される光を制御するための方法に関するプロセスフロー図である。この方法によれば、蓄積ノードには、トランジスタのしきい値電圧を超える（蓄積ノードの）電圧をセットする電荷が充電される（ステップ７０２）。次に、光束が、ピクセルの一部をなす発光ダイオードから発生する。光束は、蓄積ノードの電荷がトランジスタのしきい値電圧を超える電圧を維持している間、発生する（ステップ７０４）。次に、発光ダイオードによって発生された光束の一部が検出される（ステップ７０６）。次に、蓄積ノードの電荷が、光束の検出部分に応答して放電される（ステップ７０８）。蓄積ノードの電荷によって、トランジスタのしきい値電圧より低い電圧がセットされると、発光ダイオードによる光束の発生が中止される（ステップ７１０）。さらなるステップにおいて、蓄積ノードの電荷が、光束の検出部分を表す値に比例して放電される（ステップ７１２）。
【００３１】
図３〜６のアクティブ・マトリックス・ピクセルは、ＯＬＥＤを使用するものとして説明されているが、図３〜６に関連して説明したのと同様にして、他のタイプのＬＥＤを実施することが可能である。図３〜６に関連して説明したアクティブ・マトリックス・ピクセルは、ＯＬＥＤのカソードが接地される、図１と同様の構成で実施することが可能であることが理解されよう。
【００３２】
図３〜６に関連して説明したアクティブ・マトリックス・ピクセルの場合、約１．５ボルトまで動作するＣＭＯＳプロセスに、薄膜ＭＯＳトランジスタまたはバイポーラ・トランジスタを追加することによって、約３〜１０ボルトでＯＬＥＤを駆動することが可能になる。図３〜６に関連して説明したアクティブ・マトリックス・ピクセルの場合は、各ピクセルの駆動回路にフォトセンサを追加することによって、各ピクセルからの光束の調整も可能になる。フォトセンサは、各ピクセルにおける光束の変動、及び、駆動素子の特性変動を補償する。フォトセンサがない場合は、光束は不均一になるであろう。すなわち、フォトセンサによって、ＯＬＥＤから生じる光束は、薄膜ＭＯＳトランジスタの相互コンダクタンス、または、電圧問題を解決するために追加されるバイポーラ・トランジスタの電流利得に影響されなくなる。このように影響を受けないこと、及び、高周波応答を必要としないため、余分な処理及びコストを最小限に抑えて、バイポーラ・トランジスタを利用することが可能になる。
【００３３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．アクティブ・マトリックス・アレイの各ピクセルから放出される光を制御する方法において、
トランジスタのしきい値電圧を超える電圧を蓄積ノードに設定する電荷を、該蓄積ノードに充電するステップ（７０２）であって、前記蓄積ノードと前記トランジスタが、前記アクティブ・マトリックス・アレイのピクセルに組み込まれている、ステップと、
前記蓄積ノードの前記電荷が、前記トランジスタの前記しきい値電圧を超える前記電圧を維持している間、前記ピクセルの一部をなす発光ダイオードから光束を発生するステップ（７０４）と、
前記発光ダイオードによって発生された前記光束の一部を検出するステップ（７０６）と、
前記光束の前記検出部分に応答して、前記蓄積ノードの前記電荷を放電するステップ（７０８）と、
前記蓄積ノードの前記電荷によって、前記トランジスタの前記しきい値電圧より低い電圧が前記蓄積ノードに設定されると、前記発光ダイオードによる前記光束の前記発生を中止するステップ（７１０）
とからなる、方法。
２．前記蓄積ノードを充電する前記ステップ（７０２）が、測定時間間隔にわたって、アドレス・トランジスタを高に設定するステップを含む、上項１の方法。
３．前記電荷を放電する前記ステップ（７０８）が、前記光束の検出部分を表す値に比例して電荷を放電するステップ（７１２）である、上項１の方法。
４．前記中止するステップ（７１０）が、前記光束の検出部分を表す値が、前記放電された電荷を表す値を超えると、前記発光ダイオードによる前記光束の発生を中止するステップを含む、上項３の方法。
５．アクティブ・マトリックス・ディスプレイ内のアクティブ・マトリックス・ピクセルであって、
アドレス・ライン（３０２、４０２、５０２）と、
データ・ライン（３０４、４０４、５０４）と、
電荷を蓄積するための蓄積ノード（３１０、４１０、５１０）と、
前記アドレス・ラインから起動されるゲート、前記データ・ラインに接続されたソース、及び、前記蓄積ノードに接続されたドレインを備えるアドレス・トランジスタ（３０６、４０６、５０６）と、
前記蓄積ノードに応答するゲートを備える駆動トランジスタ（３０８、４０８、５０８）と、
前記駆動トランジスタを含む回路に接続され、前記駆動トランジスタによって、前記回路が完成すると光束を放出する発光ダイオード（３１２、４１２、５１２）と、
前記発光ダイオードから放出される前記光束の一部を受光するために、前記発光ダイオードに光学的に接続されたフォトダイオードであって、該フォトダイオードが受光する前記光束の前記一部に比例して、前記蓄積ノードの電荷を放電するために、前記蓄積ノードに電気的に接続されたフォトダイオード（３１６、４１６、５１６）
からなる、アクティブ・マトリックス・ピクセル。
６．前記駆動トランジスタ（３０８、４０８、５０８）の前記ゲートが、前記蓄積ノードに直接接続されている、上項５のアクティブ・マトリックス・ピクセル。
７．前記蓄積ノードに接続されたゲートと、前記駆動トランジスタのゲートに接続されたドレインを有する分離トランジスタ（４２０、５２０）をさらに備える、上項５のアクティブ・マトリックス・ピクセル。
８．前記分離トランジスタ（４２０、５２０）のソースが、前記アドレス・ライン（４０２、５０２）と相補関係にあるアドレスラインに接続されている、上項７のアクティブ・マトリックス・ピクセル。
９．前記駆動トランジスタ（３０８、４０８、５０８）がバイポーラ・トランジスタである、上項５のアクティブ・マトリックス・ピクセル。
１０．前記駆動トランジスタ（５０８）が、薄膜ＭＯＳトランジスタである、上項５のアクティブ・マトリックス・ピクセル。
【００３４】
【発明の効果】
本発明のアクティブ・マトリックス・アレイのピクセル駆動手段によれば、駆動トランジスタ及びＯＬＥＤの特性の相違や変動による影響を除去し、かつ、アクティブ・マトリックス・ディスプレイの大きさを妥当な範囲に収めつつ、均一な光束を発生することが可能である。
【図面の簡単な説明】
【図１】従来技術において既知のＰＭＯＳトランジスタを利用したアクティブ・マトリックス・ピクセルを示す図である。
【図２】従来技術において既知のＮＭＯＳトランジスタを利用したアクティブ・マトリックス・ピクセルを示す図である。
【図３】本発明の１実施態様に従ってフォトダイオードを組み込んだアクティブ・マトリックス・ピクセルを示す図である。
【図４】本発明の１実施態様に従って、フォトダイオードを組み込んだアクティブ・マトリックス・ピクセルを示す図であり、データ・ラインが、追加トランジスタによってＯＬＥＤから分離されている。
【図５】本発明の１実施態様に従って、フォトダイオードによって制御されるアクティブ・マトリックス・ピクセルを示す図であり、データ・ラインが、追加トランジスタによってＯＬＥＤから分離されている。
【図６】図３〜５に関連して説明したフォトダイオードを含む、アクティブ・マトリックス・ピクセルの一部の断面図である。
【図７】アクティブ・マトリックス・アレイの各ピクセルから放出される光を制御するための方法を示すプロセスフロー図である。
【符号の説明】
３０２、４０２、５０２    アドレス・ライン
３０４、４０４，５０４    データ・ライン
３０６、４０６、５０６    アドレス・トランジスタ
３０８、４０８、５０８    駆動トランジスタ
３１０、４１０、５１０    蓄積ノード
３１２、４１２、５１２    発光ダイオード
３１６、４１６、５１６    フォトダイオード
４２０、５２０            分離トランジスタ
【図１】
0004387576.tif 000002
【図２】
0004387576.tif 000003
【図３】
0004387576.tif 000004
【図４】
0004387576.tif 000005
【図５】
0004387576.tif 000006
【図６】
0004387576.tif 000007
【図７】
0004387576.tif 000008