(57)【特許請求の範囲】
【請求項１】
埋め込み酸化物層を有する基板と、
前記埋め込み酸化物層中に設けられた第１の放熱スタッドと、
前記埋め込み酸化物層上のシリコン層に設けられた２つの発熱電子デバイスと、
前記２つの発熱電子デバイス間の前記シリコン層に設けられた分離絶縁層と、
前記分離絶縁層および前記埋め込み酸化物層中に設けられた第２の放熱スタッドとを備え、
前記シリコン層、前記分離絶縁層、および前記第２の放熱スタッドがコプレーナな表面を形成する、半導体構造。
【請求項２】
前記第２の放熱スタッドが前記第１の放熱スタッドの少なくとも一部に接触する、請求項１に記載の半導体構造。
【請求項３】
前記第１の放熱スタッドが、ドーピングされたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、およびチタンからなる群から選択された材料からなる、請求項１に記載の半導体構造。
【請求項４】
前記第２の放熱スタッドが、ドーピングされたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、およびチタンからなる群から選択された材料からなる、請求項１に記載の半導体構造。
【請求項５】
前記第２の放熱スタッドは、前記分離絶縁層に設けられたトレンチに充填された熱伝導材料を含む、請求項１または２に記載の半導体構造。
【請求項６】
前記第２の放熱スタッドは、さらに前記トレンチ内の前記分離絶縁層の表面と前記熱伝導材料との間に設けられたライナ材料を含む、請求項５に記載の半導体構造。
【請求項７】
バルク・シリコン層の上に形成した第１の絶縁体層内に第１開口を形成して、前記第１の絶縁体層に前記第１開口の領域を生成するステップと、
前記第１開口中に、第１の放熱スタッドとなる第１の熱伝導性材料を付着させ、前記第１開口の領域以外の前記第１の絶縁体層の上面とコプレーナな上面を有する前記第１の放熱スタッドを生成するステップと、
第２の絶縁体層を、前記第１の絶縁体層および前記第１の放熱スタッドの上に付着させるステップと、
前記第２の絶縁体層の上に表面シリコン層を付着させるステップと、
前記表面シリコン層の領域を分離領域により分離して、少なくとも前記表面シリコン層の第１および第２の領域を形成するステップであって、前記分離領域は前記表面シリコン層の前記第１および第２の領域の上面とコプレーナな上面を有するステップと、
前記分離領域の少なくとも一部を露出させる開口を有するマスク・パターンを、前記分離領域の表面に設けるステップと、
前記マスク・パターンを用いてエッチングにより前記分離領域および前記第２の絶縁体層に第２開口を設けるステップと、
前記マスク・パターンを除去するステップと、
第２の放熱スタッドとなる第２の熱伝導材料を、前記第２開口中に付着させ、前記表面シリコン層の前記第１および第２の領域の上面とコプレーナな上面を有する前記第２の放熱スタッドを生成するステップと、
前記表面シリコン層の前記第１および第２の領域に発熱電子デバイスを形成するステップと、
を有する、半導体構造の製造方法。
【請求項８】
前記第２開口は、前記第１の放熱スタッドとなる前記第１の熱伝導性材料の上面まで至る、請求項７に記載の方法。
【請求項９】
前記第２の放熱スタッドとなる前記第２の熱伝導材料を付着させる前に、前記第２開口中にライナ材料を付着するステップをさらに有する、請求項７に記載の方法。
【請求項１０】
前記分離領域がトレンチ分離である、請求項７に記載の方法。
【請求項１１】
前記分離領域がＭＥＳＡ分離である、請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、半導体デバイスにおける熱の放散に関するものであり、さらに詳細には、半導体デバイス中に１個以上の熱伝導性スタッドを設けて、半導体デバイスからの熱を放散させる構造と、その製法に関するものである。
【０００２】
【従来の技術】
熱伝導と熱の放散は、半導体部品の自己発熱による発熱があるため、半導体デバイスへの必要性が大きい。
【０００３】
米国特許第５７１４７９１号明細書には、一般に電子デバイス、特に高Ｔｃの超電導材料からなる電子デバイスの冷却に有用であるペルチエ冷却デバイスが開示されている。このペルチエ・デバイスは、確実に熱の分離を行い、かつ冷却デバイスを冷却すべき電子デバイスと緊密に一体化する、微小機械加工した膜構造の上に形成される。この膜は、シリコンなどの材料のバルク基板を選択的に、管理したエッチングを行うことにより形成する。このペルチエ・デバイスは、適切なドーパントを選択的に注入または付着させて、膜上に膜のほぼ中心点で異なるドーピングを行ったセグメント間の接続を行った、ｎ型にドーピングしたセグメントと、ｐ型にドーピングしたセグメントを形成することにより形成する。
【０００４】
米国特許第５５０８７４０号明細書には、パッケージ中にチップを有するソリッドステートのイメージ・センサが開示されている。イメージ・センサはチップ中に形成されている。パッケージは、本体、本体に固定した受光用ガラス板、および本体と受光用ガラス板との間に配置したバッファ部材を有する。バッファ部材は、受光用ガラス板および本体に固定されている。イメージング・デバイスの温度が変化しても、受光用ガラス板を本体に固定できるように、バッファ部材の熱膨張係数は、受光用ガラス板の熱膨張係数にほぼ等しくなっている。したがって、本体と受光用ガラス板との接着と、パッケージ中の機密が保持されている。
【０００５】
米国特許第５４０３７８３号明細書には、集積電子半導体回路を含む第１の基板と、集積電子半導体回路と冷却液の間の熱エネルギー交換を促進させる冷却アクセレレータを含む第２の基板を備える、集積回路デバイスを含む電子デバイスが開示されている。
【０００６】
米国特許第５２２９３２７号明細書には、同時に電子デバイスの電力消費および放熱の増大および減少に直接比例するような方法で、冷却を増大または減少させながら、電子デバイスに動作電力を供給する、単一直列動作電流を利用する方法が開示されている。電子デバイスは第１の電力供給端子に接続され、ペルチエ冷却接続はこの電子デバイスの一端に接続されている。ペルチエ加熱接続は、電子デバイスから遠いペルチエ冷却接続の一端に接続され、ヒートシンクはペルチエ加熱接続と第２の電力供給端子との間に接続されている。このような方法で、動作電力を電子機器に供給し、同時に必要な放熱に比例して電子機器を冷却するために、単一直列動作電流を使用することができる。ペルチエ冷却および加熱接続を半導体ダイ表面上に平坦に形成し、このダイ内に製造した集積回路を冷却するために、有利に使用することができる。
【０００７】
米国特許第５０４０３８１号明細書には、一連の半導体領域と、ペルチエ効果により熱を所定の方向に誘導するように設計された、エッチングした銅の導体を備える熱電デバイスを利用して、回路モジュールを冷却する装置が開示されている。この熱電デバイスは、２枚の重合体を主体とする熱伝導性誘電体、たとえばサーマル・クラッド（Thermal CladTM）の層に挟まれている。サーマル・クラッドの高温の層（すなわち熱を受ける層）は、ヒートシンクに直接積層されている。サーマル・クラッドの低温の層は、直接回路モジュールに結合されたコールド・プレートに直接積層されている。
【０００８】
【発明が解決しようとする課題】
したがって、本発明の目的は、半導体デバイスの熱放散を改善する構造およびその製法を提供することにある。
【０００９】
本発明の他の目的は、耐静電放電（ＥＳＤ）性が改善された半導体素子を与える構造およびその製法を提供することにある。
【００１０】
【課題を解決するための手段】
第１組の構造は、分離構造の内部に熱伝導性スタッドを配置する。この分離構造は、シングル・デプスの浅いトレンチ分離領域、またはデュアル・デプスのトレンチ分離領域であることが好ましい。一般に、本発明の方法は、当業界で周知のトレンチ分離法（たとえばデュアル・デプス）に適している。
【００１１】
浅いトレンチ分離（ＳＴＩ）領域に、開口を形成する。エッチング、好ましくは反応性イオン・エッチング（ＲＩＥ）によりトラフを形成する。このトラフは、埋め込み酸化物（ＢＯＸ）層、またはバルク・シリコンのいずれかまで延びる。このトラフに、任意選択でライナ材料の比較的薄い層を充填した後、熱伝導性材料を充填し、この構造上面とほぼコプレーナとなるように研磨することが好ましい。この熱伝導性材料は、高度にドーピングしたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、またはチタンのいずれかであることが好ましいが、他の材料も使用することができる。熱伝導性スタッドの形成は、半導体プロセスで早々に行っても、バック・エンド・オブ・ライン（ＢＥＯＬ）で行ってもよい。この熱伝導性スタッドは、発熱デバイス（ＨＧＤ）（たとえば金属酸化物半導体電解効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ・デバイス、ダイオード、必要があれば相互接続）の熱拡散長の３倍以内に配置することが好ましい。
【００１２】
第２の組の構造は、ＢＯＸ層中の第１の熱伝導性スタッドと、上記の第１の実施形態で記載した分離構造中の、第２の熱伝導性スタッドと備える。この第１の熱伝導性スタッドは、不活性でも、ＢＯＸ層およびＨＧＤと関連して、デュアル・ゲートのＳＯＩ構造の埋め込みゲート構造を形成するものであってもよい。この第１の熱伝導性スタッドは、第２の熱伝導性スタッドと関連して、上面およびバルク基板へ、横方向および縦方向の両方に熱を移送する。
【００１３】
第１および第２の構造はいずれも、キャッピングしたものでもしないものでもよい。熱伝導領域（たとえばこれから熱が伝導される領域）は、埋め込み酸化物またはバルク基板のいずれに延びていてもよい。また第２の実施形態では、第１の実施形態と同様、熱伝導性スタッドは、いずれのＨＧＤでも、熱拡散長の３倍以内に配置することが好ましい。
【００１４】
ペルチエ・デバイスを利用する従来の技術と異なり、本発明は集積回路チップの放熱をパッシブに行うシステムおよび方法を提供する。さらに、従来の技術と異なり、本発明は、熱移送構造をデュアル・ゲートのシリコン・オン・インシュレータ（ＳＯＩ）技術と一体化し、これによりデュアル・ゲートのＳＯＩ技術での熱の放散を可能にする。
【００１５】
【発明の実施の形態】
図１ないし図４は、本発明による製法の１実施形態を示す。まず図１に示すような、バルク基板１４と表面シリコン皮膜１６を分離するＢＯＸ層１２、トレンチ分離またはＭＥＳＡ分離などの誘電分離１８を有するウエーハ１０などの基板を、ＢＯＸ層１２上に形成して、分離領域２０および２２を分離する。ウエーハ１０は、当業界で周知のシリコン・オン・インシュレータ（ＳＯＩ）およびシリコン・オン・シリコン（ＳＯＳ）デバイスの代表的な開始材料で、分離構造１８は、周知の技術をいくつでも使用して形成することができ、ウエーハ１０上に構造２０および２２を設ける目的で使用される。ＢＯＸ層１２は、ＳＯＩ技術のために存在する。当業者には、本発明はＳＯＩデバイスに限定されるものではないことが容易に理解されるであろう。実際に、本発明はＳＯＳデバイスでも同様に実施することができる。
【００１６】
図１は、説明の目的で構造２０および２２を示すが、当業者には、ウエーハ１０が表面上に誘電領域１８でそれぞれ分離されたいくつかの分離構造２０および２２を有することが理解されるであろう。ＨＧＤ１１および１３は、分離構造２０および２２中に配置される。分離構造２０および２２はそれぞれ複数のＨＧＤを含むことができることも、当業者には容易に理解されるであろう。さらに、ＨＧＤ１３は完全に空乏化して、ＨＧＤ１３の結合はＢＯＸ層１２の上面に接触しており、ＨＧＤ１１は部分的に空乏化して、ＨＧＤ１１の結合はＢＯＸ層１１の上面に接触していないことが、当業者には理解されるであろう。分離構造２０、２２は、超薄型ＳＯＩ構造であってもよい。
【００１７】
一般に、本発明はいかなる種類のＨＧＤも限定することを意図するものではない。本発明に使用できる代表的なＨＧＤには、シングル・ゲートおよびダブル・ゲートＳＯＩ  ＭＯＳＦＥＴ、ＳＯＩコンデンサおよびゲート付抵抗、ならびにゲート付およびケイ化物ブロック・マスク付のゲート無しＳＯＩ抵抗が含まれるが、これらに限定されるものではない。代表的なＨＧＤを、図１６ないし図２４に示す。
【００１８】
図２は、分離構造１８および埋め込み層１２をエッチングした後に得られた構造を示す。得られたトラフ２４は、好ましくはフォトリソグラフィにより得られたマスク（図示されていない）を介して、反応性イオン・エッチング（ＲＩＥ）により形成する。本実施形態では、エッチングは酸化物層１２まで達している。このエッチングは任意選択で、バルク・シリコン層１４まで達してもよい。
【００１９】
図３は、トラフ２４が熱伝導性材料２６により充填され、熱伝導スタッドとなるものを形成することを示す。好ましい熱伝導性材料２６には、高度にドーピングしたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、またはチタンがあるが、これらに限定されるものではない。高度にドーピングしたシリコンは、少なくとも１０18原子／ｃｍ3ドーピングされるべきである。熱伝導性材料の選択は、集積の熱加工ステップ、および材料の接着特性に依存するところが大きい。トラフ２４はまた、材料２６を付着させる前にライナ材料２８を任意選択で充填してもよい。ライナ材料２８は、拡散バリアとしても機能する。具体的なライナ材料は、接着特性とともに、エレクトロ・マイグレーションも考慮して選択する。ライナ材料は高融点金属群（たとえばチタン、タンタル、タングステン等）から選択するのが好ましいが、必ずしもその必要はない。
【００２０】
図４は、熱伝導性材料２６を研磨して後に得られる熱伝導スタッド３０を形成した構造を示す。熱伝導スタッド３０の形成は、半導体プロセスで早々に行っても、ＢＥＯＬに行ってもよい。この熱伝導スタッド３０は、図４に示すように、二酸化シリコン１２内のどこで終わっても、またはバルク・シリコン基板層１４で終わってもよい。この構造は、キャッピング（たとえば絶縁材料を充填後研磨）しても、しなくてもよい。
【００２１】
この熱伝導スタッド３０は不活性で、基板１６中のＨＧＤに接続していないことを理解されたい。したがって、スタッド３０の機能は熱を放散することにある。
【００２２】
また、ＨＧＤ１１および１３は、ｘ、ｙ、ｚのいずれの方向に、また熱伝導スタッド３０からどのような距離に配置してもよい。このように、たとえば、当業者が理解するように、ＨＧＤ１１および１３のいずれかまたは両方は、熱伝導スタッド３０の平面から外れていてもよい。しかし、熱の放散を最大にするには、ＨＧＤ１１および１３は、スタッド３０の３つの熱拡散長さ以内に位置することが好ましいが、必ずしもその必要はない。
【００２３】
図５に示すＳＯＩ構造１０では、レジスト層２６をＩＬＤ（層間誘電体）層１８または使用している場合には研磨ストップ層２２の上に塗布し、リソグラフィの露出および現像を行って、２８で示すように、レジストをパターン形成する。次にこのＳＯＩ構造を当業界で周知のいずれか複数のプロセスによってエッチングして、ＳＯＩ構造にバルク・シリコン層１２まで凹部を設ける。バルク・シリコンまでのエッチングは、戻り検出信号（たとえばエッチングされた材料の変化にともなう光学スペクトルの変化）が、ＩＬＤからバルク・シリコンに変化した後、好適時のエッチングとして行う。好適時のエッチングは、バルク・シリコンと放熱プラグ２０との間の境界面の表面積を増大するように、最適化される。次に、薄い絶縁体層２４を、凹部に等方的に付着させるか、好ましくは熱成長させる。次に任意選択で、スペーサのエッチングを行い、２５で示す凹部の底部にある酸化物を除去して、図５に示すように、放熱プラグ２０の底部をバルク・シリコンの裏側に直接接触させる。これは、層２２と層２４の材料のエッチング選択性によって、マスクを使用するプロセスまたはマスクを使用しないプロセスにより行うことができる。本発明の好ましい実施形態では、当業界に周知の方法により、窒化物と酸化物との間に比較的大きい選択性が得られる。
【００２４】
次に、凹部を充填するのに十分な厚みのポリシリコン層を付着させ、構造の表面を平坦化する作用も有する研磨ストップ層２２またはＩＬＤ層１８まで研磨してパターン形成を行う。次に、放熱プラグ２０を包囲する（たとえば図１〜６の右と左）活性層１６中または上の一方または両方に能動デバイスを形成する後の処理に応じて、研磨ストップ層２２を除去、またはパターン形成を行うことができる。能動デバイスを形成した後、絶縁体またはパッシベーション層３０を塗布し、能動デバイスへの接続を形成するのに必要な開口を形成する。
【００２５】
このようにして形成された放熱プラグは、図５の紙面の前後にあるシリコン活性層１６およびＩＬＤ層１８内にかなりの横方向の面積を有することを理解されたい。さらに、この薄い絶縁体２４は、特に熱成長させた場合には、シリコン活性層１６とバルク・シリコン基板１２の間の電気的絶縁を維持するのに十分なだけの数百オングストロームの厚みに制限することが可能で、絶縁体層１４の厚みの極めて小部分しか占めない。したがって、熱抵抗の低い熱伝達経路がシリコン活性層１６とバルク・シリコン基板１２の間に形成され、厚い絶縁体層１４を通る熱抵抗の高い経路を効果的に迂回することができる。この経路の低い熱抵抗は、放熱プラグとバルク・シリコンとの境界面の面積を最適化することによって強化することができ、側壁絶縁体２４の厚みを最小にするか、放熱プラグ底部の絶縁体を除去するか、またはその両方が可能になる。
【００２６】
次に図６を参照して、本発明の他の実施形態について説明する。具体的には、上述のものと同じく、ＳＯＩウェーハ１２から開始して、窒化シリコン２２の層を能動デバイスのゲート・ポリシリコンの所期の最終厚みとほぼ同様な厚み、一般に５００〜３００Åの範囲（ゲート絶縁体の厚みと比較して大きい）厚みに付着させる。次にフォトレジストのマスク層２６を付着させ、放熱プラグ２０の位置のみ、開口をパターン形成する。次に上述のものと同様に、窒化物層とウエーハをバルク・シリコンの裏側までエッチングする。次にこのレジストを除去し、ゲート活性領域に開口を有する他のレジスト・マスクを形成し、活性シリコン層のＳＯＩウエーハ表面を介して窒化物層をエッチングする。
【００２７】
次に、絶縁体（一般には酸化物）２４’を、ゲート絶縁体として望ましい厚みに付着、または好ましくは成長させ、放熱プラグ開口中に、同時にゲート絶縁体と絶縁体層とを形成させる。（図５に示すように、放熱プラグ開口の底部で絶縁体に開口を形成する必要がある場合は、この時点で他のマスキングおよびエッチング・プロセスを行う必要がある。）次にポリシリコン２０および２０’を付着させて、放熱プラグ開口を充填するとともに、窒化物層中のゲート開口の残部も充填する。次に、ポリシリコン層を平坦化（たとえば窒化物層間で研磨することにより）し、図６に示す構造を完成し、窒化物層研磨ストップの厚み（たとえば窒化物層の厚み−ゲート絶縁体の厚み）により、ゲート・ポリシリコンの厚みを設定する。
【００２８】
本発明の第２の実施形態、すなわち図１５に示す好ましい最終構造では、第１の放熱スタッド２６は、ＢＯＸ層１２’（酸化物層１２および３２を含む）中に設けられる。好ましい実施形態では、熱の放散を最大にするため、第１の放熱スタッド４４は、第２の放熱スタッド４２と接触している。しかし、設計によっては、本発明はスタッド４４および４２が相互に接触していなくても実施することができる。
【００２９】
本実施形態では、放熱スタッド４４は、必要があれば機能的用途を有するものでもよい。たとえば、当業者であれば、放熱スタッド４４は、ＨＧＤ１１および１３のいずれかまたは両方がデュアル・ゲートＳＯＩゲート構造である埋め込みゲート構造であってもよいことを理解するであろう。もちろん、放熱スタッド４４は、機能的用途のない埋め込み皮膜であってもよい。放熱スタッド４４は、誘電分離領域１８の上面、またはバルク基板１４のいずれかへ、縦横両方向に熱を移送させる。この構造はキャッピングをしたものでもしないものでもよい。
【００３０】
図７は、酸化物層１２をバルク基板１４上に付着させるプロセスの最初の段階を示す。この場合も、ウエーハ１０が当業界で周知の、集積回路製造の代表的な出発原料である。図７で、ウエーハ１０をマスキングおよびエッチングしてトラフ２４を画定する。これは、周知の技術をいくつ用いて形成してもよく、ウエーハ１０上に構造２０および２２を設ける目的に使用される。
【００３１】
図９で、トラフ２４に熱伝導性材料を充填することにより、放熱スタッド４４を形成する。この場合も、材料は、高度にドーピングしたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、またはチタンのうちの１つが好ましいが、他の材料を使用することもできる。高度にドーピングしたシリコンは、少なくとも１０18原子／ｃｍ3ドーピングされるべきである。次に、熱伝導性材料を研磨して、放熱スタッド４４を形成する。放熱スタッド４４は、酸化物層１２と実質的にコプレーナである表面を有する。当業者には、ウエーハ１０はいくつかの放熱スタッド４４を有するものでよいことが理解されるであろう。
【００３２】
図１０に示すステップで、他の酸化物層３２を酸化物層１２および放熱スタッド４４の上に付着させる。酸化物層３２は、周知の技術により、スピン・コーティングしてもよい。
【００３３】
図１１で、第２のシリコン層３４を酸化物層３２に接着する。次に図１２に示す誘電分離領域１８に相当する第２のシリコン層３４の一部分を、酸化物層３２の上面３３まで「スナッピング」またはエッチングする。スナッピングは、当業界で周知のもので、通常最初に水素を注入して酸化物層３２を弱める。第２のシリコン層３４を酸化物層３２に接着した後、第２のシリコン層３４の一部分を「クラッキング」して、図１２に示すように誘電分離領域１８を形成するトラフを形成する。必要があれば、ウォータージェットまたは他の周知の技術を使用して、第２の層３４の分割を開始してもよい。
【００３４】
図１２で、トレンチ分離またはＭＥＳＡ分離などの誘電分離領域１８をシリコン層３４中に形成して、領域３６と３８を分離する。図１２は、説明の目的で領域３６と３８を示したが、当業者には、ウエーハ１０が表面にそれぞれが誘電分離領域１８により分離されたいくつかの構造を有するものであってもよいことは理解されるであろう。
【００３５】
図１３は、分離構造１８の一部がエッチングされた後の構造を示す。トラフ４０は反応性イオン・エッチング（ＲＩＥ）で形成されるのが好ましいが、他のエッチング技術も使用できる。本実施形態では、エッチングは放熱スタッド４４の上面４３まで行う。
【００３６】
図１４は、トラフ４０を追加的熱伝導性材料で充填し、図１５に示すように放熱スタッド４２となるものを形成することを示す。設計によっては、放熱スタッド４２および４４は、同一の熱伝導性材料である必要はない。たとえば、銅を放熱スタッド４２に使用し、タングステンを放熱スタッド４４に使用してもよい。もちろん他の組み合わせも使用することができる。図１５に示すように、トラフ４０は、放熱スタッド４２を形成する前に、任意選択でライナ材料２８を充填してもよい。熱伝導性材料は、高度にドーピングしたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、またはチタンのうちの１つが好ましいが、他の材料を使用することもできる。
【００３７】
図１５は、熱伝導性材料２６を研磨した後、放熱スタッド４２中に得られる構造を示す。放熱スタッド４２の形成は、半導体プロセス中に早々に行っても、ＢＥＯＬに行ってもよい。放熱スタッド４２は、二酸化シリコン１２中のどこで終結してもよい。好ましい実施形態では、放熱スタッド４２は、ライナ材料２８を使用しない場合には放熱スタッド４４と直接接触すべきであり、ライナ材料２８を使用する場合は、ライナ材料２８はスタッド４２および４４と直接接触すべきである。
【００３８】
また、ＨＧＤ１１および１３は、ｘ、ｙ、ｚのいずれの方向に、また放熱スタッド４２および４４からどのような距離に配置してもよい。このように、たとえば、当業者が理解するように、ＨＧＤ１１および１３のいずれかまたは両方は、熱伝導スタッド４２および４４の平面から外れていてもよい。しかし、熱の放散を最大にするには、ＨＧＤ１１および１３は、熱スタッド４２および４４の３つの熱拡散長さ以内に位置することが好ましい。
【００３９】
図１６は、付着させたポリシリコン皮膜１０６と、ポリシリコン皮膜１０６に接触するスペーサ１０２を有する、代表的なシングル・ゲートＭＯＳＦＥＴ１００を示す。絶縁体１８、ＢＯＸ１２、および基板１４は図１〜６に示すとおりである。
【００４０】
図１７は、付着させたポリシリコン皮膜１０６と、ポリシリコン皮膜１０６に接触するスペーサ１０２と、第１（１０４）および第２（１０２）の電極を有する代表的なＳＯＩコンデンサ（またはゲート付抵抗）２００を示す。絶縁体１８、ＢＯＸ１２、および基板１４は図１〜６に示すとおりである。
【００４１】
図１８は、代表的なＳＯＩ抵抗（ゲート無し、ケイ化物ブラック・マスク付）３００を示す。絶縁体１８、ＢＯＸ１２、および基板１４は図１〜６に示すとおりである。
【００４２】
図１９は、付着させたポリシリコン皮膜１０６と、ポリシリコン皮膜１０６に接触するスペーサ１０２を有する、代表的なシングルゲート／ダブルゲートＳＯＩ  ＭＯＳＦＥＴ６００を示す。絶縁体１８、ＢＯＸ１２’、基板１４、第１の熱伝導性材料４４，および第２の熱伝導性材料４２は図７〜１５に示すとおりである。
【００４３】
図２０は、付着させたポリシリコン皮膜１０６と、ポリシリコン皮膜１０６に接触するスペーサ１０２を有する、代表的なＳＯＩコンデンサ（またはゲート付抵抗）５００を示す。絶縁体１８、ＢＯＸ１２’、基板１４、第１の熱伝導性材料４４，および第２の熱伝導性材料４２は図７〜１５に示すとおりである。
【００４４】
図２１は、代表的なＳＯＩ抵抗（ゲート無し、ケイ化物ブラック・マスク付）６００を示す。絶縁体１８、ＢＯＸ１２’、基板１４、第１の熱伝導性材料４４，および第２の熱伝導性材料４２は図７〜１５に示すとおりである。
【００４５】
図２２は、代表的なサーマルシンク付（接点は平面外）ダブルゲートＳＯＩ  ＭＯＳＦＥＴ７００を示す。絶縁体１８、ＢＯＸ１２’、基板１４、および第１の熱伝導性材料４４は図７〜１５に示すとおりである。
【００４６】
図２３は、付着させたポリシリコン皮膜１０６と、ポリシリコン皮膜１０６に接触するスペーサ１０２を有する、代表的なサーマルシンク付（接点は平面外）ＳＯＩコンデンサ（またはゲート付抵抗）８００を示す。絶縁体１８、ＢＯＸ１２’、基板１４、および第１の熱伝導性材料４４は図７〜１５に示すとおりである。
【００４７】
図２４は、代表的なＳＯＩ抵抗（ゲート無し、ケイ化物ブラック・マスク付、接点は平面外）９００を示す。絶縁体１８、ＢＯＸ１２’、基板１４、および第１の熱伝導性材料４４は図７〜１５に示すとおりである。
【００４８】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４９】
（１）基板と、
基板上に形成した発熱デバイスと、
基板中の、発熱デバイスの近傍に形成したトレンチ領域とを備え、トレンチ領域が、熱の放散にのみ使用する熱伝導性材料と、前記熱伝導性材料と基板との間の絶縁材料を含む、
半導体構造。
（２）前記トレンチ領域が、隣接する発熱デバイス間に形成される、上記（１）に記載の半導体構造。
（３）前記基板が、シリコン・オン・インシュレータ（ＳＯＩ）型基板であり、前記トレンチ領域が、少なくともＳＯＩの絶縁層まで下方に延びる、上記（１）に記載の半導体構造。
（４）前記熱伝導性材料が、高度にドーピングされたシリコン、アルミニウム、銅、タングステン、およびチタンからなる群から選択されたものである、上記（１）に記載の半導体構造。
（５）前記発熱デバイスが、前記熱伝導性材料の熱拡散長の３倍以内に位置する、上記（１）に記載の半導体構造。
（６）前記発熱デバイスが、完全に空乏化している、上記（１）に記載の半導体構造。
（７）前記発熱デバイスが、一部空乏化している、上記（１）に記載の半導体構造。
（８）埋め込み酸化物を有する基板と、
基板中に存在する発熱電子デバイスと、
基板内に形成した複数のトレンチ分離領域と、
トレンチ分離領域内に含まれる、熱の放散にのみ使用する熱伝導性材料とを備え、基板、トレンチ分離領域、および熱伝導性材料が、実質的にコプレーナな表面を有する、
半導体構造。
（９）前記トレンチ分離領域が、隣接する発熱デバイスの間に形成される、上記（８）に記載の半導体構造。
（１０）前記熱伝導性材料が、前記埋め込み酸化物まで延びる、上記（８）に記載の半導体構造。
（１１）前記熱伝導性材料が、高度にドーピングされたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、およびチタンからなる群から選択されたものである、上記（１０）に記載の半導体構造。
（１２）前記発熱デバイスが、前記熱伝導性材料の熱拡散長の３倍以内に位置する、上記（１１）に記載の半導体構造。
（１３）前記発熱デバイスが、完全に空乏化している、上記（８）に記載の半導体構造。
（１４）前記発熱デバイスが、一部空乏化している、上記（８）に記載の半導体構造。
（１５）前記熱伝導性材料が、埋め込み酸化物下のバルク・シリコン層まで延びる、上記（１１）に記載の半導体構造。
（１６）前記発熱デバイスが、前記熱伝導性材料の熱拡散長の３倍以内に位置する、上記（１５）に記載の半導体構造。
（１７）前記発熱デバイスが、完全に空乏化している、上記（１５）に記載の半導体構造。
（１８）前記発熱デバイスが、一部空乏化している、上記（１５）に記載の半導体構造。
（１９）前記熱伝導性材料が、高度にドーピングされたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、およびチタンからなる群から選択されたものである、上記（１５）に記載の半導体構造。
（２０）前記埋め込み酸化物およびバルク・シリコン層と接触するトレンチ分離領域内にライナ材料をさらに備える、上記（８）に記載の半導体構造。
（２１）前記埋め込み酸化物と接触するトレンチ分離領域内にライナ材料をさらに備える、上記（８）に記載の半導体構造。
（２２）埋め込み酸化物を有する基板と、
基板中に存在する発熱電子デバイスと、
埋め込み酸化物内に含まれる第１の熱伝導性材料と、
基板内に含まれる複数のトレンチ分離領域と、
トレンチ分離領域内に含まれる、熱の放散にのみ使用する第２の熱伝導性材料とを備え、シリコン皮膜、トレンチ分離領域、および第２の熱伝導性材料が、実質的にコプレーナな表面を形成する、
半導体構造。
（２３）前記第１の熱伝導性材料が、前記第２の熱伝導性材料の一部に接触する、上記（２２）に記載の半導体構造。
（２４）前記トレンチ分離領域が、隣接する発熱デバイスの間に形成される、上記（２２）に記載の半導体構造。
（２５）前記発熱デバイスが、前記第１の熱伝導性材料の、熱拡散長の３倍以内に位置する、上記（１５）に記載の半導体構造。
（２６）前記発熱デバイスが、完全に空乏化している、上記（２２）に記載の半導体構造。
（２７）前記発熱デバイスが、一部空乏化している、上記（２２）に記載の半導体構造。
（２８）前記第１の熱伝導性材料が、高度にドーピングされたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、およびチタンからなる群から選択されたものである、上記（２２）に記載の半導体構造。
（２９）前記第２の熱伝導性材料が、高度にドーピングされたシリコン、ポリシリコン、アルミニウム、銅、タングステン、高融点金属、およびチタンからなる群から選択されたものである、上記（１９）に記載の半導体構造。
（３０）前記発熱デバイスが、前記第２の熱伝導性材料の、熱拡散長の３倍以内に位置する、上記（２２）に記載の半導体構造。
（３１）前記第１の熱伝導性材料の少なくとも一部が、埋め込み酸化物内に含まれる、上記（２２）に記載の半導体構造。
（３２）前記埋め込み酸化物と接触するトレンチ分離領域内にライナ材料をさらに備える、上記（２２）に記載の半導体構造。
（３３）前記第１の熱伝導性材料が、発熱デバイスの埋め込みゲート構造である、上記（２２）に記載の半導体構造。
（３４）バルク・シリコンと表面シリコンを含む基板の表面シリコンを絶縁体により分離して、分離領域により分離された表面シリコンの少なくとも第１および第２の領域を生成するステップであって、前記分離領域は前記少なくとも第１および第２の領域の上面と実質的にコプレーナな上面を有し、かつ前記絶縁体まで延びたものであるステップと、
前記分離領域の少なくとも一部を露出させる開口を有するマスク・パターンを、分離領域の表面に塗布するステップと、
熱の拡散のみに使用する熱伝導材料を、前記熱伝導材料の上面が第１および第２の領域の上面と実質的にコプレーナになるように、マスク・パターン中に画定した開口における分離領域に追加するステップと、
マスク・パターンを除去するステップを有する、
半導体構造の製法。
（３５）前記熱伝導材料を、隣接する発熱デバイスの間に追加する、上記（３４）に記載の方法。
（３６）前記発熱デバイスが、前記熱伝導性材料の、熱拡散長の３倍以内に位置する、上記（３５）に記載の方法。
（３７）前記発熱デバイスが、完全に空乏化している、上記（３４）に記載の方法。
（３８）前記発熱デバイスが、一部空乏化している、上記（３４）に記載の方法。
（３９）前記発熱デバイスが、前記熱伝導性材料の、熱拡散長の３倍以内に位置する、上記（３４）に記載の方法。
（４０）埋め込み酸化物に接触する分離領域内にライナ材料を追加するステップをさらに有する、上記（３４）に記載の方法。
（４１）バルク・シリコンと埋め込み酸化物に接触するトレンチ分離領域内にライナ材料を追加するステップをさらに有する、上記（３４）に記載の方法。
（４２）前記分離領域がトレンチ分離である、上記（３４）に記載の方法。
（４３）前記分離領域がＭＥＳＡ分離である、上記（３４）に記載の方法。
（４４）バルク・シリコン層の上に形成した第１の絶縁体層内にトラフを形成して、少なくとも絶縁体の第１および第２の領域を生成するステップと、
前記トラフ中に、前記少なくとも第１および第２の領域の上面と実質的にコプレーナな上面を有する第１の熱伝導性材料を付着させるステップと、
第２の絶縁体層を、第１の絶縁体層および第１の熱伝導性材料の上に付着させるステップと、
第２の絶縁体層の上に表面シリコンの層を付着させるステップと、
表面シリコンの領域を分離領域により分離して、少なくとも表面シリコンの第１および第２の領域を形成るステップであって、前記分離領域は表面シリコンの第１および第２の領域の上面と実質的にコプレーナな上面を有するステップと、前記分離領域の少なくとも一部を露出させる開口を有するマスク・パターンを、分離領域の表面に塗布するステップと、
分離領域内に開口をエッチングするステップと、
熱の拡散のみに使用する熱伝導材料を、前記熱伝導材料の上面が第１および第２の領域の上面と実質的にコプレーナになるようにした開口中に付着させるステップと、
マスク・パターンを除去するステップとを有する、
半導体構造の製法。
（４５）第２の熱伝導性材料の一部が、第１の熱伝導性材料の一部と接触する、上記（４４）に記載の方法。
（４６）第１の熱伝導性材料が、発熱デバイスのゲートとして機能する、上記（４４）に記載の方法。
（４７）前記発熱デバイスが、前記第１の熱伝導性材料の、熱拡散長の３倍以内に位置する、上記（４４）に記載の方法。
（４８）前記発熱デバイスが、完全に空乏化している、上記（４４）に記載の方法。
（４９）前記発熱デバイスが、一部空乏化している、上記（４４）に記載の方法。
（５０）前記第２の熱伝導性材料が、隣接する発熱デバイスの間に追加される、上記（４４）に記載の方法。
（５１）埋め込み酸化物および第１の熱伝導性材料の上面に接触するトレンチ分離領域内にライナ材料を追加するステップをさらに有する、上記（４４）に記載の方法。
（５２）前記分離領域がトレンチ分離である、上記（４４）に記載の方法。
（５３）前記分離領域がＭＥＳＡ分離である、上記（４４）に記載の方法。
（５４）第１の熱伝導性材料が、発熱デバイスの埋め込みゲート構造である、上記（４４）に記載の方法。
（５５）基板に凹部を形成するステップと、
前記凹部に熱伝導性材料を充填してプラグを形成するステップと、
前記プラグに隣接する前記基板の表面に能動デバイスを形成するステップと、
前記能動デバイスと前記プラグの上に絶縁層を塗布するステップと、
前記プラグから前記絶縁体層を経て前記絶縁体層表面に至る熱伝導経路を形成するステップとを有する、
熱放散特性を強化した半導体デバイスの製法。
（５６）前記凹部の内部に絶縁体の層を形成するステップをさらに有する、上記（５５）に記載の方法。
（５７）前記凹部の底部の、前記絶縁体層に開口を形成するステップをさらに有する、上記（５６）に記載の方法。
（５８）順に、能動デバイスの位置の、前記基板表面上の、研磨ストップ層に開口を形成するステップで、
前記基板上、および前記研磨ストップ層の前記開口中に、ゲート酸化物を形成するステップと、
前記充填ステップを行うステップと、
前記充填ステップ中に、前記研磨ストップ層に付着した材料を平坦化するステップとをさらに有する、上記（５６）に記載の方法。
（５９）順に、能動デバイスの位置の前記基板表面上の研磨ストップ層に開口を形成するステップと、
前記基板上、および前記研磨ストップ層の前記開口中に、ゲート酸化物を形成するステップと、
前記充填ステップを行うステップと、
前記充填ステップ中に、前記研磨ストップ層に付着した材料を平坦化するステップとをさらに有する、上記（５７）に記載の方法。
（６０）能動デバイス領域の下に熱バリアを有する基板と、
前記能動デバイス領域を被覆する絶縁体層と、
前記能動デバイス領域から絶縁され、前記熱バリアを介して延びる熱伝導性プラグと、
前記熱伝導性プラグから、前記能動デバイス領域を被覆する前記絶縁体層を介して延びる熱伝導体構造とを備える、
半導体デバイス。
（６１）前記熱伝導体を包囲する絶縁体層をさらに含む、上記（６０）に記載の半導体デバイス。
（６２）前記熱伝導体の側部を包囲する絶縁体層をさらに含む、上記（６０）に記載の半導体デバイス。
（６３）前記絶縁体層が、能動デバイスのゲート絶縁体と同時に、かつ同一材料で形成される、上記（６１）に記載の半導体デバイス。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図２】本発明の第１の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図３】本発明の第１の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図４】本発明の第１の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図５】後側バルク・シリコンへの接続を行う構造と、改善された熱特性の変化を示す断面図である。
【図６】本発明の他の実施形態を示す断面図である。
【図７】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図８】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図９】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１０】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１１】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１２】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１３】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１４】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１５】本発明の第２の実施形態による、熱伝導性を強化したＳＯＩを製造するプロセス・ステップを順に示す断面図である。
【図１６】代表的なシングル・ゲートＭＯＳＦＥＴを示す図である。
【図１７】代表的なＳＯＩコンデンサ（またはゲート付抵抗）を示す図である。
【図１８】代表的なＳＯＩ抵抗（ゲート無しケイ化物ブラック・マスク）を示す図である。
【図１９】代表的なシングル・ゲート／ダブル・ゲートＳＯＩ  ＭＯＳＦＥＴを示す図である。
【図２０】代表的なＳＯＩコンデンサ（またはゲート付抵抗）を示す図である。
【図２１】代表的なＳＯＩ抵抗（ゲート無しケイ化物ブラック・マスク）を示す図である。
【図２２】代表的なサーマル・シンク付ダブル・ゲートＳＯＩ  ＭＯＳＦＥＴ（平面からの接点）を示す図である。
【図２３】代表的なサーマル・シンク付ＳＯＩコンデンサ（またはゲート付抵抗）（平面からの接点）を示す図である。
【図２４】代表的なＳＯＩ抵抗（ゲート無しケイ化物ブロック・マスク、平面からの接点付）を示す図である。
【符号の説明】
１０  ウエーハ
１１  ＨＧＤ
１２  ＢＯＸ層
１３  ＨＧＤ
１４  バルク基板
１６  表面シリコン皮膜
１８  誘電体分離構造
２０  分離領域
２２  分離領域
２４  トラフ
２５  凹部の底部
２６  熱伝導性材料
２８  ライナ材料
３０  熱スタッド
３２  酸化物層
３３  酸化物層上面
３４  第２シリコン層
３６  分離領域
３８  分離領域
４０  トラフ
４２  第２放熱スタッド
４４  第１放熱スタッド
１００  ＭＯＳＦＥＴ
１０２  スペーサ（第２電極）
１０４  第１電極
１０６  ポリシリコン皮膜
２００  ＳＯＩコンデンサ
３００  ＳＯＩ抵抗
５００  ＳＯＩスペーサ
６００  ＳＯＩ  ＭＯＳＦＥＴ
７００  サーマル・シンク付ダブル・ゲートＳＯＩ  ＭＯＳＦＥＴ
８００  サーマル・シンク付ＳＯＩコンデンサ
９００  ＳＯＩ抵抗
【図１】
0004336053.tif 000002
【図２】
0004336053.tif 000003
【図３】
0004336053.tif 000004
【図４】
0004336053.tif 000005
【図５】
0004336053.tif 000006
【図６】
0004336053.tif 000007
【図７】
0004336053.tif 000008
【図８】
0004336053.tif 000009
【図９】
0004336053.tif 000010
【図１０】
0004336053.tif 000011
【図１１】
0004336053.tif 000012
【図１２】
0004336053.tif 000013
【図１３】
0004336053.tif 000014
【図１４】
0004336053.tif 000015
【図１５】
0004336053.tif 000016
【図１６】
0004336053.tif 000017
【図１７】
0004336053.tif 000018
【図１８】
0004336053.tif 000019
【図１９】
0004336053.tif 000020
【図２０】
0004336053.tif 000021
【図２１】
0004336053.tif 000022
【図２２】
0004336053.tif 000023
【図２３】
0004336053.tif 000024
【図２４】
0004336053.tif 000025