(57)【特許請求の範囲】
【請求項１】
複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法において、
ピクセル・ロケーションおよびピクセル輝度を含む、第１レートで表示すべきイメージ・データのグループを受信する第１のステップと、
イメージ・データの前記グループをビット・プレーン・サブフレームに配列する第２のステップと、
最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第３のステップと、
非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第４のステップと、
前記より少数の非減衰サブフレームおよび前記減衰サブフレームを、対応して減少したレートでディスプレイ・ユニット上に表示してビジュアル統合化を達成する第５のステップと
を備えたことを特徴とする方法。
【請求項２】
請求項１記載の方法において、前記第１のステップは２値画像のグループを受信するステップであることを特徴とする方法。
【請求項３】
請求項１記載の方法において、前記第３のステップは最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を約１／２だけ減衰して減衰サブフレームを得るステップであることを特徴とする方法。
【請求項４】
請求項１記載の方法において、前記第３のステップおよび前記第４のステップを繰り返し実行することを特徴とする方法。
【請求項５】
請求項４記載の方法において、前記第５のステップは前記非減衰サブフレームおよび前記減衰サブフレームを前記第１レートの約１／２m’のレートで表示するステップであり、ここでｍ’は前記第３のステップおよび前記第４のステップが繰り返される回数を表していることを特徴とする方法。
【請求項６】
複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法であって、前記グレイ・スケール・イメージはカラー・イメージまたは非カラー・イメージを含むことが可能である方法において、
第１レートで表示すべきビット・プレーン・サブフレームのグループを受信する第１のステップと、
最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第２のステップと、
非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第３のステップと、
前記より少数の非減衰サブフレームおよび前記減衰サブフレームを対応して減少したレートでディスプレイ・ユニット上に表示してビジュアル統合化を達成する第４のステップと
を備えたことを特徴とする方法。
【請求項７】
請求項６記載の方法において、前記第３のステップは最下位ビット・サブフレームを除く他の非減衰サブフレームのペアを結合してより少数のサブフレームを得るステップであることを特徴とする方法。
【請求項８】
複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法であって、前記グレイ・スケール・イメージはカラー・イメージまたは非カラー・イメージを含むことが可能である方法において、
少なくとも１つのグレイ・スケール・イメージを受信する第１のステップと、
前記少なくとも１つのグレイ・スケール・イメージを第１レートで表示すべきビット・プレーン・サブフレームにビット・スライシングする第２のステップと、
最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第３のステップと、
非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第４のステップと、
前記より少数の非減衰サブフレームおよび前記減衰サブフレームを対応して減少したレートでディスプレイ・ユニット上に表示してビジュアル統合化を達成する第５のステップと
を備えたことを特徴とする方法。
【請求項９】
複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法において、
約１／ｔのレートで表示される２値画像の一連のＮ個のフレームを受信する第１のステップと、
２値画像の一連のＮ個のフレームをｍ個のバイナリ・サブフレームのｎ個のグループに配列する第２のステップであって、ここで、ｍはＮより小であるか等しいものと、
サブフレームの前記ｎ個のグループの各々内の最下位サブフレームの出力を減衰する第３のステップと、
ｍ個のサブフレームの前記ｎ個のグループの各々内のサブフレームのペアを結合して一連の非減衰サブフレームを得る第４のステップと、
最下位サブフレームの表示の持続時間を２倍にする第５のステップと、
前記一連の非減衰サブフレームおよび前記最下位サブフレームを約１／（２ｔ）の減少レートで表示する第６のステップと
を備えたことを特徴とする方法。
【請求項１０】
請求項１記載の方法において、前記第１のステップはカラー・イメージ・データを受信するステップであることを特徴とする方法。
【請求項１１】
請求項１０記載の方法において、前記第２のステップは前記カラー・イメージ・データを赤ビット・プレーン・サブフレーム、緑ビット・プレーン・サブフレーム、および青ビット・プレーン・サブフレームに配列するステップであることを特徴とする方法。
【請求項１２】
請求項１１記載の方法において、前記第３のステップは最下位の非減衰赤ビット・プレーン・サブフレーム、最下位の非減衰緑ビット・プレーン・サブフレームおよび最下位の青ビット・プレーン・サブフレームの輝度ならびに以前に減衰された赤ビット・サブフレーム、緑ビット・サブフレームおよび青ビット・サブフレームがあればその輝度を減衰して、減衰赤ビット・サブフレーム、緑ビット・サブフレームおよび青ビット・サブフレームをそれぞれ得るステップであることを特徴とする方法。
【請求項１３】
請求項１２記載の方法において、前記第４のステップは非減衰赤ビット・サブフレームを結合してより少数の非減衰赤ビット・サブフレームを得て、非減衰緑ビット・サブフレームを結合してより少数の非減衰緑ビット・サブフレームを得て、非減衰青ビット・サブフレームを結合してより少数の非減衰青ビット・サブフレームを得るステップであることを特徴とする方法。
【請求項１４】
請求項１３記載の方法において、前記第５のステップは前記より少数の非減衰赤ビット・サブフレーム、緑ビット・サブフレームおよび青ビット・サブフレームならびに前記減衰赤ビット・サブフレーム、緑ビット・サブフレームおよび青ビット・サブフレームを対応して減少したレートで表示してビジュアル統合化を達成するステップであることを特徴とする方法。
【請求項１５】
請求項１に記載の方法において、前記第５のステップは前記より少数の非減衰サブフレームおよび前記減衰サブフレームを交互に入れ替えて表示し、その間ビジュアル統合化を維持するステップであることを特徴とする方法。
【請求項１６】
請求項１５記載の方法において、前記第１のステップはカラー・イメージ・データを受信するステップであることを特徴とする方法。
【請求項１７】
請求項１４記載の方法において、前記第５のステップは前記より少数の赤非減衰サブフレーム、前記より少数の緑非減衰サブフレーム、前記より少数の青非減衰サブフレーム、前記赤減衰サブフレーム、前記緑減衰サブフレームおよび前記青減衰サブフレームを交互に入れ替えて表示するステップであることを特徴とする方法。
【請求項１８】
請求項１０記載の方法において、前記第５のステップは前記より少数の非減衰サブフレームおよび前記減衰サブフレームを交互に入れ替えて表示し、その間カラーに関係なくそのビジュアル統合化を維持するステップであることを特徴とする方法。
【請求項１９】
請求項１０記載の方法において、前記第２のステップは前記カラー・イメージ・データを赤ビット・プレーン・サブフレーム、緑ビット・プレーン・サブフレーム、および青ビット・プレーン・サブフレームに配列するステップであることを特徴とする方法。
【請求項２０】
請求項１９記載の方法において、前記第５のステップはカラーに関係なく前記より少数のサブフレームを交互に入れ替えて表示し、その間そのビジュアル統合化を維持するステップであることを特徴とする方法。
【請求項２１】
請求項６記載の方法において、前記第１のステップは赤ビット・プレーン・サブフレーム、緑ビット・プレーン・サブフレーム、および青ビット・プレーン・サブフレームを受信するステップであることを特徴とする方法。
【請求項２２】
請求項２１記載の方法において、前記第４のステップはカラーに関係なく前記より少数の非減衰サブフレームおよび減衰サブフレームを交互に入れ替えて表示し、その間そのビジュアル統合化を維持するステップであることを特徴とする方法。
【請求項２３】
請求項８記載の方法において、前記第１のステップは少なくとも１つのグレイ・スケール赤イメージ、少なくとも１つのグレイ・スケール緑イメージおよび少なくとも１つのグレイ・スケール青イメージを備えた少なくとも１つのグレイ・スケール・イメージを受信するステップであることを特徴とする方法。
【請求項２４】
請求項２３記載の方法において、前記第３のステップは前記少なくとも１つのグレイ・スケール赤イメージの最下位サブフレーム、前記少なくとも１つのグレイ・スケール緑イメージの最下位サブフレーム、および前記少なくとも１つのグレイ・スケール青イメージの最下位サブフレームを備えた最下位非減衰サブフレームの輝度を減衰するステップであることを特徴とする方法。
【請求項２５】
複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法において、
第１レートで表示すべきビット・プレーン・サブフレームを受信する第１のステップと、
前記ビット・プレーン・サブフレームの最下位非減衰サブフレームの輝度ならびに前記ビット・プレーン・サブフレームの以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第２のステップと、
非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第３のステップと、
前記より少数の非減衰サブフレームおよび前記減衰サブフレームを対応して減少したレートで表示してビジュアル統合化を達成する第４のステップと
を備えたことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的に画像品質（image quality）を向上する装置および方法に関し、より具体的には、２値画像（binary image）をグレイ・スケールまたはカラー・イメージに変換し、一連の赤、緑、および青アナログ・イメージをカラー・イメージに変換した後、これらのイメージを表示し、あるいは空間光変調器（spatial light modulator）をドライブする装置および方法に関する。
さらに具体的には、本発明はバイナリおよびアナログ・フレーム・バッファ・ピクセル・デバイスに関すると共に、イメージを表示しまたは空間光モジュレータをドライブする改善方法を実現するフレーム・バッファ・タイプの装置および方法に関する。
【０００２】
【従来の技術】
人が急速に繰り返される２値画像のシーケンスを見ているとき、人は、イメージのレートと持続時間が正しければ、その２値画像のシーケンスが順番にグレイ・スケール・イメージとして見えるように時間的に統合化することはすでに知られている。この統合化現象（integration phenomenon）が特に関心事となったのは、高速バイナリ・ディスプレイが出現したときである。このようなデバイスは例えば、投射型ディスプレイ・システム、ヘッドアップ・ディスプレイ（head-up display）およびヘッド・マウンテッド・ディスプレイ（head mounted display）で使用されている。小型高速高解像度ディスプレイが存在するが、これらは性格的には基本的にバイナリである。そのようなデバイスとしては、Texas Instruments社製のディジタル・ミラー・デバイス（Digital Mirror Device：ＭＤ）、アクティブ・マトリックス・エレクトロルミネッセンス（activematrix electro-luminescence：ＡＭＥＬ）電界放出ディスプレイ（field emission display：ＦＥＤ）、アクティブ・アドレス強誘電液晶デバイス（actively addressed ferro-electric liquid crystal device）などがある。これらのテクノロジは、フレーム当りのピクセル数などに応じて、毎秒数１０００個の２値画像を発生する能力を持っている。
【０００３】
図１Ａは、人が上述したように見ることができる一連の２値画像１０５を示している。各フレームＦ１−Ｆｍは１（ＯＮ）または０（ＯＦＦ）のどちらかである一連のビットから構成されている。つまり、一連のフレームＦ１−Ｆｍの列は個別的フレームの各々と同様に、実際にはビットの列であり、これらは最終的に表示されて、人が２値画像を見て上述した統合化を行えるようにしなければならない。さらに、図１Ａは一般的にはピクセルＰｊを、具体的にはＰ１−Ｐ４を代表的なピクセルとして示している。各フレームＦ１−Ｆｍが時間ｔの間に表示されるとき、ピクセルＰｊの一部は論理１となり、一部は論理０となっている。フレームＦ１−Ｆｍによって得られたイメージを人が見るためには、ディスプレイ・デバイスが必要である。
【０００４】
上述したアプローチの問題は、２値画像のグループ１０５を表示するディスプレイ・デバイスは時間ｔ内に応答する能力を備えていなければならないことである（これはフレーム・レート１／ｔに関係する問題である）。これは、どのディスプレイが使用できるかの制約となっている。このことは応答レートが１／ｔＨｚ、つまり、毎秒フレーム数が１／ｔであるディスプレイ・デバイスだけが使用できることを意味する。しかるに、統合化プロセスにはｔを小さくする必要があり、さもなければ、ディスプレイはフリッカとして現れるが、グレイ・スケールとしては現れないことになる。
【０００５】
現在、上述したサブフレームを出力するために使用できるディスプレイ・デバイスにはさまざまなものがある。ディスプレイ（または空間光モジュレータ）として設計されたオン・シリコン液晶（liquid crystal on silicon：ＬＣＯＳ）デバイスは「ダイナミック」または「スタティック」のどちらかに分類できるピクセル・デザインを使用している。スタティック・ピクセル・デザインでは、各ピクセルごとにメモリ・エレメントがあり、ここには周期的リフレッシュ・サイクルを必要としないでピクセル・データを無期限にストアすることができる。これはコンピュータ・メモリにおけるＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）に類似している。ダイナミック・ピクセルでは、データが容量的にストアされるので、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）と同じように、蓄積電荷の漏洩を補償するために周期的リフレッシュが必要である。
【０００６】
これらのタイプのディスプレイはどちらも、共通する特性を共用している。その特性とは、ピクセルのアレイが一度に１行ずつシーケンスにアドレスされるとき、その行がアドレスされると即時に液晶が新しいデータに更新を始めることである。１０２４×１０２４ピクセルなどの、十分に高解像度のディスプレイでは、電子的リフレッシュ時間は液晶のスイッチング時間と同じであるか、それより長くなることがある。例えば、５０Ｍビット／秒で動作する３２データ・ワイヤにデータが供給される場合、この種のピクセル・アレイは更新に約６９０マイクロ秒かかっている。液晶のスイッチング時間は約１００マイクロ秒である。従って、ディスプレイは、そのエリアを横切るスイピーング・モーション（sweeping motion）で更新されるものと見ることができる。
【０００７】
ある種のアプリケーションでは、ディスプレイ上のすべてのデータを同時に有効にしてからデータが表示されるようにすると好都合な場合がある。この種のアプリケーションの例としては、光相関器（optical correlator）、光ビーム・ステアラ（optical beam stearer）などの大部分のコヒーレント・アプリケーションや照射ソース（illuminated source）などのシステムの他の部分との正確な同期が要求されるディスプレイ・アプリケーションなどがある。
【０００８】
液晶ディスプレイまたはマイクロディスプレイを使用する現在のピクセル・デザインは大別すると、２種類に分類される。すなわち、シングル・トランジスタ・ピクセル・システムとスタティック・ピクセル・システムである。これらのタイプのデザインにはいくつかの変種があるが、これらはいずれも一般的には、これらの２アプローチのどちらかに関係している。
【０００９】
図１Ｂは、従来のシングル・トランジスタ・ピクセル・アレイ・システムの一部であるシングル・トランジスタ・ピクセル回路７０１を示す概略図である。この種のシステムは、アクティブ・マトリックス型と呼ばれるコンピュータ・スクリーンで使用され、液晶ディスプレイを使用しているある種のシリコン・バックプレーン・マイクロディスプレイでも使用されている。ピクセル・アレイ全体は、ディスプレイのある行におけるピクセル回路７０１のすべてがゲート・ワイヤ７０５を共有し、列におけるピクセル回路のすべてがデータ・ワイヤ７１０を共有するように（あるいはその逆に）形成されている。各ピクセル回路７０１はトランジスタ７１４とピクセル・ミラーまたはウィンドウ電極７１８を含んでいる。
【００１０】
回路７０１を使用するディスプレイは一度に１行ずつ更新される。具体的に説明すると、ゲート・ワイヤ７０５がアクチベートされ、これによりディスプレイ上の１行分のピクセル上のすべてのトランジスタ７１４がアクチベートされる。ゲート・ワイヤ７０５がアクチベートすると、電荷がトランジスタ７１４を流れるので、ピクセル・ミラー７１８がデータ・ワイヤ７１０と同じ電圧にある。デバイス７１８はピクセル・ミラー、電極ウィンドウまたはピクセル電極にすることができるので、本明細書ではこれらは一方を他方に代えて使用されている。次に、ゲート・ワイヤ７０５がデアクチベートされると、電荷がトラップされるので、ピクセル・ミラー７１８上の電圧がトラップされる。ピクセル・ミラー７１８上の電圧は液晶（図示せず）をスイッチングする。ピクセル・ミラー７１８に関連するキャパシタンスがあるので、この種のピクセルのデザインのディテールは電荷蓄積を向上するためにこのキャパシタンスを最大限にすることを取り扱っているのが普通である。
【００１１】
ピクセル回路７０１はデータ・ワイヤ７１０上の電圧が中間値に駆動されるときはアナログ・ピクセルとして、これらのワイヤが２値、代表例としては０Ｖと５Ｖだけに駆動されるときはバイナリ・ピクセルとして使用することができる。なお、ここで注意すべきことは、このピクセル・ディスプレイ・アプローチは本出願の親出願で要求されているようなフレームバッファ・ピクセルではないことである。つまり、ピクセル・ミラー７１８は一度に１行ずつ更新される。
【００１２】
使用されている他方のタイプのピクセル・デザインはスタティック・ピクセル・ディスプレイと呼ばれるものである。スタティック・ピクセル・ディスプレイはデータ・ラッチと、場合によっては他の回路とを含んでいるピクセルを使用している。このアプローチは、例えば、スコットランドのエジンバラ大学（University of Edinburgh）の研究グループによって使用されている。図１Ｃは、ＳＲＡＭピクセルと呼ばれるスタティック・ピクセル回路７２１を示す概略図である。ピクセル回路７２１はアレイ・ゲート・ワイヤ７０５およびデータ・ワイヤ７１０に接続されたデータ・ラッチ７３２を含んでいる。ピクセル回路７２１はピクセル・ミラーまたは電極ウィンドウ７１８も持っている。（なお、ゲート・ワイヤ７０５とデータ・ワイヤ７１０は図１Ｃでは図１Ｂと同じ参照符号が付けられている。）なお、ここでは、データ・ラッチ７３２はゲート・ワイヤ７０５の制御のもとでデータ・ワイヤ７１０上のロジック・レベルを読み取る。データ・ビットは、従来スタティック・ラッチがデータをストアしているのと同じ方法でデータ・ラッチ７３２にストアされるので、データはリフレッシュをしなくても無期限にストアされている。データ・ラッチ７３２の出力７４０はピクセル・ミラー７１８に直接に接続することも、排他的ＯＲ（Ｘ−ＯＲ）７５０（図示）または排他的ＮＯＲ（Ｘ−ＮＯＲ）ゲート（図示せず）に接続することも可能である。排他的ＯＲ（つまり、Ｘ−ＮＯＲ）はグローバル・クロック（図示せず）からのグローバル・クロック・ライン（図示せず）と同位相で、あるいは位相ずれしてピクセル・クロック（図示せず）を駆動する。
【００１３】
Ｘ−ＯＲ７５０はデータ・ラッチ７３２から出力された信号７４０に従って機能し、その結果として、ラッチ７３２にストアされたデータ・ビットに従って機能する。例えば、スタティック・ディスプレイ・デバイス内にあって、ラッチ７３２にストアされた”１”をもつすべてのピクセルはグローバル・クロック信号７５５とは反対の論理値をとり、スタティック・ディスプレイ・デバイス内にあって、ラッチ７３２にストアされた”０”をもつすべてのピクセルはグローバル・クロック信号７５５と同じ論理値をとる。これは、当初は、初期のオンシリコン液晶デバイスで使用されていたネマチック液晶のｄ．ｃ．平衡化を容易化するために行われていた。これは、フレーム反転を容易にするために高速強誘電デバイスのいくつかで現在でもEdinburghグループで採用されているが、これはＦＬＣベースのデバイスで使用されている別形体のｄ．ｃ．平衡化である。従って、これらのディスプレイがあるデータ・フレームをロードすると、そのフレームはグローバル・クロックをスイッチングするだけで反転され、ピクセル・ミラーで利用できるようにしている。
【００１４】
このピクセル・ディスプレイ・アプローチも、本出願の親出願で要求されているようなフレームバッファ・ピクセルではない。つまり、イメージ・データはピクセル・アレイ上にストアされるが、ピクセル・ラッチ７３２（従って、ピクセル・ミラー７１８も）は上述したシングル・トランジスタのケースとまったく同じように、一度に１フレームずつ更新されている。なお、このピクセル・ディスプレイ・アプローチは、ラッチ７３２がリストア論理を使用して、回路内のすべてのノードをＸ−ＯＲゲート７５０と同じように、論理“１”または論理“０”のどちらかにしているので、バイナリである。
【００１５】
【発明が解決しようとする課題】
従って、本発明の目的はバイナリ・ディスプレイ・デバイスからの画像品質を向上することである。
【００１６】
【課題を解決するための手段】
本発明の別の目的はバイナリ・ディスプレイ・デバイスを使用して出力されるグレイ・スケール・イメージを達成する方法を提供することである。
【００１７】
本発明の別の目的は時間的に連続するグレイ・スケール・イメージをディスプレイ・デバイス上に生成するときに要求されるデータ・レートを低減化する方法および装置を提供することである。
【００１８】
本発明の別の目的はイメージのストリームを人が時間的に統合化できるようにサブフレームを表示する方法および装置を提供することである。
【００１９】
本発明の別の目的はイメージを一度に１フレームずつ更新することによってバイナリまたはアナログ・ディスプレイ・デバイスからの改良画像品質を出力できるディスプレイ・デバイスを提供することである。
【００２０】
本発明の別の目的は情報フレーム全体を１つに統合化してからその情報を表示できるようにするディスプレイ装置を提供することである。
【００２１】
本発明の別の目的はバイナリ・ディスプレイ・デバイスを使用して得られるグレイ・スケール・イメージを達成する装置を提供することである。
【００２２】
本発明の別の目的は各ピクセル・ロケーションに１つまたは２つ以上のストレージ・ロケーションをもつ装置を提供することである。
【００２３】
本発明の別の目的はピクセルの周囲の小さなエリアに配置できるピクセル回路を含んでいることである。
【００２４】
本発明の別の目的は各ピクセルでアナログ信号またはバイナリ信号を出力する機能を備えた装置を提供することである。
【００２５】
本発明の別の目的はイメージをダイナミックに表示する装置またはイメージをスタティックに表示する装置を提供することである。
【００２６】
本発明の利点の１つはバイナリ・ディスプレイ・デバイスを使用してグレイ・スケール・イメージを見ることができるようにしたことである。
【００２７】
本発明の別の利点はカラー付きのグレイ・スケール・イメージを得るために使用できることである。
【００２８】
本発明の別の利点は液晶ディスプレイ・デバイスを利用できることである。
【００２９】
本発明の別の利点は表示されるデータが変化する時間インターバルを、行ごとのピクセルの更新を回避することによって大幅に低減したことである。
【００３０】
本発明の別の利点はピクセルのスイッチング時間だけによって制限されることである。
【００３１】
本発明の別の利点はスタティック・タイプのディスプレイ・システムでも、ダイナミック・タイプのディスプレイ・システムでも使用できることである。
【００３２】
本発明の別の利点はバイナリ・ディスプレイ・デバイスを使用してグレイ・スケール・イメージを見ることを可能にしたことである。
【００３３】
本発明の別の利点は表示されるデータが変化する時間インターバルを、行ごとのピクセルの更新を回避することによって大幅に低減したことである。
【００３４】
本発明の別の利点はカラー付きグレイ・スケール・イメージを得るために使用できることである。
【００３５】
本発明の別の利点は液晶ディスプレイ・デバイスを利用できることである。
【００３６】
本発明の別の利点はスタティック・タイプのディスプレイ・システムでも、ダイナミック・タイプのディスプレイ・システムでも使用できることである。
【００３７】
本発明の特徴の１つは連続する２値画像またはサブフレームのシーケンスを高速に繰り返すことによってグレイ・スケール・イメージを提供することである。
【００３８】
本発明の別の特徴は一実施の形態において、最下位フレーム内のＯＮピクセルがその全持続時間の約半分で表示されるが、その出力またはＯＮ輝度が変化しないで表示されることである。
【００３９】
本発明の別の特徴は非減衰サブフレームがグループにまとめられて、ディスプレイ・デバイスがサブフレームを出力するときのレートを低減したことである。
【００４０】
本発明の別の特徴は別の実施の形態において、最下位フレーム内のＯＮピクセルがその全輝度またはＯＮ輝度の約半分で表示されることである。
【００４１】
本発明の別の特徴はピクセル・バッファまたはフレーム／イメージ・バッファを利用できることである。
【００４２】
本発明の別の特徴は一実施の形態において、インバータを利用してピクセル電極を駆動したことである。
【００４３】
本発明の別の特徴はキャパシタを利用して情報をストアしたことである。
【００４４】
本発明の別の特徴はアナログまたはバイナリ電圧でピクセル電極を駆動できることである。
【００４５】
本発明の別の特徴は一実施の形態において、ｎ−ＦＥＴトランジスタだけを利用したことである。
【００４６】
本発明の別の特徴は一実施の形態において、最下位フレーム内のＯＮピクセルがその全持続時間の約半分で表示されるが、その出力またはＯＮ輝度が変化しないで表示されることである。
【００４７】
本発明の別の特徴は非減衰サブフレームがグループにまとめられて、ディスプレイ・デバイスがサブフレームを出力するときのレートを低減したことである。
【００４８】
本発明の別の特徴は最下位フレーム内のＯＮピクセルがその全輝度またはＯＮ輝度の約半分で表示されることである。
【００４９】
本発明の別の特徴はピクセル・バッファまたはフレーム／イメージ・バッファを利用できることである。
【００５０】
上記およびその他の目的、利点および特徴は、複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法において、ピクセル・ロケーションおよびピクセル輝度を含む、第１レートで表示すべきイメージ・データのグループを受信する第１のステップと、イメージ・データのグループをビット・プレーン・サブフレームに配列する第２のステップと、最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第３のステップと、非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第４のステップと、より少数の非減衰サブフレームおよび減衰サブフレームを、対応して減少したレートでディスプレイ・ユニット上に表示してビジュアル統合化を達成する第５のステップとを含む方法を提供することによって達成されている。
【００５１】
また、上記およびその他の目的、利点および特徴は、複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法であって、グレイ・スケール・イメージはカラー・イメージまたは非カラー・イメージを含むことが可能である方法において、第１レートで表示すべきビット・プレーン・サブフレームのグループを受信する第１のステップと、最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第２のステップと、非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第３のステップと、より少数の非減衰サブフレームおよび減衰サブフレームを対応して減少したレートでディスプレイ・ユニット上に表示してビジュアル統合化を達成する第４のステップとを含む方法を提供することによっても達成されている。
【００５２】
また、上記およびその他の目的、利点および特徴は、複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法であって、グレイ・スケール・イメージはカラー・イメージまたは非カラー・イメージを含むことが可能である方法において、少なくとも１つのグレイ・スケール・イメージを受信する第１のステップと、少なくとも１つのグレイ・スケール・イメージを第１レートで表示すべきビット・プレーン・サブフレームにビット・スライシングする第２のステップと、最下位の非減衰サブフレームの輝度ならびに以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第３のステップと、非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第４のステップと、より少数の非減衰サブフレームおよび減衰サブフレームを対応して減少したレートでディスプレイ・ユニット上に表示してビジュアル統合化を達成する第５のステップとを含む方法によっても達成されている。
【００５３】
また、上記およびその他の目的、利点および特徴は、複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法において、約１／ｔのレートで表示される２値画像の一連のＮ個のフレームを受信する第１のステップと、２値画像の一連のＮ個のフレームをｍ個のバイナリ・サブフレームのｎ個のグループに配列する第２のステップであって、ここで、ｍはＮより小であるか等しいものと、サブフレームのｎ個のグループの各々内の最下位サブフレームの出力を減衰する第３のステップと、ｍ個のサブフレームのｎ個のグループの各々内のサブフレームのペアを結合して一連の非減衰サブフレームを得る第４のステップと、最下位サブフレームの表示の持続時間を２倍にする第５のステップと、一連の非減衰サブフレームおよび最下位サブフレームを約１／（２ｔ）の減少レートで表示する第６のステップとを含む方法によっても達成されている。
【００５４】
さらに、上記およびその他の目的、利点および特徴は、複数のピクセルをもつディスプレイ・ユニット上にグレイ・スケール・イメージを表示する方法において、第１レートで表示すべきビット・プレーン・サブフレームを受信する第１のステップと、ビット・プレーン・サブフレームの最下位非減衰サブフレームの輝度ならびにビット・プレーン・サブフレームの以前に減衰されたサブフレームがあればそのサブフレームの輝度を減衰して減衰サブフレームを得る第２のステップと、非減衰サブフレームを結合してより少数の非減衰サブフレームを得る第３のステップと、より少数の非減衰サブフレームおよび減衰サブフレームを対応して減少したレートで表示してビジュアル統合化を達成する第４のステップとを含む方法を提供することによっても達成されている。
【００５５】
【発明の実施の形態】
以下、フレームバッファ・タイプのデバイスのいくつかの実施の形態について説明する。なお、最初に、かかるフレームバッファ・タイプのデバイスを使用してグレイ・スケールまたはカラー・イメージを表示する方法および装置について図１〜図５を参照して説明することにする。次に、図１〜図５を参照して説明する統合化方法を利用するバッファ・タイプのディスプレイ・デバイスの概要を図６Ａと図６Ｂを参照して説明することにする。次に、バイナリまたはアナログ・バッファ型ディスプレイの具体的実施の形態について図７〜図９を参照して説明するが、これらのいくつかはダイナミック（アクティブ）タイプのディスプレイであり、そのいくつかはスタティック・タイプのディスプレイである。
【００５６】
図１Ｄは図１Ａに示すものと同じ２値画像１０５のシーケンスであり、これらがバイナリ・ディスプレイ・デバイス１１５に入力されたときのシーケンスを示す概略図である。このデバイスはフレームＦ１−Ｆｍ内のそれぞれの値Ｐｊに対応してオンかオフ（明るいか、暗い）になっているハードウェア・ピクセルＨｊを備えている。なお、図には４×４ピクセル・ディスプレイとイメージが示されているが、以下の説明はどのようなディスプレイにも、どのようなフレーム・サイズにも適用されるものである。
【００５７】
Ｐ１はすべてのフレームＦ１−Ｆｍでは１（ＯＮ）、Ｐ２はフレームＦ１−Ｆｍ−１では１（ＯＮ）、フレームＦｍでは０（ＯＦＦ）、Ｐ３はフレームＦ１とＦ２では１（ＯＮ）、フレームＦ３−Ｆｍでは０（ＯＦＦ）、Ｐ４はフレームＦ１では１（ＯＮ）、フレームＦ２−Ｆｍでは０（ＯＦＦ）であるとする。
【００５８】
これらのフレームがディスプレイ・デバイス１１５によって表示される時のレートは１／ｔＨｚである。ただし、ｔは任意の連続する２つのフレームＦｊとＦｊ＋１の間の時間である。Ｐ１はすべてのフレームではＯＮであるので、ピクセルＮ１は時間ｍｔの間ＯＮのままである。Ｐ２はフレームＦ１から（Ｆｍ−１）まではＯＮであるので、Ｈ２は時間（ｍ−１）ｔの間ＯＮである。Ｐ３はフレームＦ１とＦ２についてだけＯＮであるので、Ｈ３は時間２ｔの間ＯＮである。Ｐ４はフレームＦ１についてだけＯＮであるので、Ｈ４は時間ｔの間だけＯＮである。統合化は次のようにして達成される。ディスプレイ・デバイス１１５の応答レートが十分に高速であれば、ディスプレイ・デバイスを見ている人には、ピクセルＨ４がまったくＯＮになっていなかったピクセル、つまり、Ｐ１−Ｐ４を除く他のすべてのピクセルＰｊよりも若干明るいように見える。同様に、ピクセルＨ３はｔではなく２ｔの間ＯＮになっているので、ピクセルＨ４よりも若干明るいように見える。同様に、Ｈ１は時間ｍｔの間ＯＮであるのに対し、Ｈ２はこれより短い時間（ｍ−１）ｔの間ＯＮであるので、Ｈ２よりも明るく見える。
【００５９】
上記のいずれにおいても、時間ｔが十分に短いためＨ４が時間ｔの間ＯＮであり、残りの時間（ｍ−１）ｔの間オフであること、これに対してＨ１が全時間ｍｔの間ＯＮであることは、実際には人には見えず、また気づかない。その代わりに、見ている人はイメージを１つに統合化する。つまり、見ている人には、Ｈ１とＨ４は共にＯＮであるように見えるが、Ｈ１はＨ４よりもはるかに明るくなっている。図１Ｅはｍ個のサブフレームの一連のグループ１０５を示している、同図において、表示されるサブフレームの総数はＮであり、この場合も、各フレームが更新されるときのレートは１／ｔである。ただし、ｔはフレーム間の時間である。各グループ１０５はデバイス１１５を見ている観察者の人間の目によって統合化され、各々が統合化後のイメージのグループ１０５に対応するグレイ・スケール・イメージ１０５′の連続列１５５として見える。ここで、単一のグレイ・スケール（またはカラー）イメージまたはフレームを作るにはｍ個のサブフレームが必要であり、Ｎ個のサブフレームはグレイ・スケール（またはカラー）イメージのシーケンスを形成する。
【００６０】
図１Ｆは統合化現象を示す簡略図である。具体的には、図１ＦはＩ（Ｐ１）、Ｉ（Ｐ２）、Ｉ（Ｐ３）、およびＩ（Ｐ４）のＨ１−Ｈ４によって出力される輝度と、４つのポイントＰ１−Ｐ４の時間との関係を仮定的な状況で示したものである。サブフレームの数はｍである。以下では、サブフレームの最初のグループ１０５に関して説明する。ピクセルＨ１はｍ個のサブフレームの全期間ＯＮであり、Ｈ２は第３のサブフレームの期間ＯＮ、残りのサブフレームの期間ＯＦＦであり、Ｈ３は第１と第２のサブフレームの期間ＯＮ、残りのサブフレームの期間ＯＦＦであり、Ｈ４は第５サブフレームの期間ＯＮ、残りのサブフレームの期間ＯＦＦである。レート１／ｔが視聴者の頭の中で統合化が行なわれるのに十分であれば、輝度Ｉ（Ｐｊ）は次のように見えることになる（輝度は相対的輝度である）。Ｉ（Ｐ１）＝（１，１，．．，１）−−＞ｍ、Ｉ（Ｐ２）＝（０，０，１，０．．，１）−−＞１、Ｉ（Ｐ３）＝（１，１，．．０，０）−−＞２、およびＩ（Ｐ４）＝（０，０，０，０，１，．．０，０）−−＞１。なお、注意すべきことはピーク輝度は時間シーケンス（１，１．．，１）で表されることである（最低輝度は（０，．．，０）である）。また、注意すべきことはポイントＰ２における輝度はポイント４における輝度と同じであるように見え（正しく統合化されていれば）、これらが現れる順序は気づかれないことである。その結果、サブフレームはグループ１０５内で交互に入れ替えることができるので、観察者によって正しく統合化されたとき観察者に同じグレイ・スケール・イメージを提供することができる。実際には、サブフレームを正しく分布させると、統合化のプロセスが容易化される。
【００６１】
図１Ｇは一連の４×４の２値画像がどのように「ビット・プレーン」バイナリ・サブフレームに配列され、これらのサブフレームが４ビット・グレイ・スケールをもつ４×４ピクセル・イメージとして視聴者に見えるように表示されるかを示している。なお、図１Ｇは４×４ピクセル・イメージを示しているが、これらのイメージの横次元（transverse dimensions）は任意の２つの整数にすることができる。また、これらの横次元はグレイ・スケールのビット数と同数になっているが、これは偶然にすぎず、任意の整数にすることも可能である。すなわち、４ビット・グレイ・スケールを示したのは説明と図示の便宜上である。
【００６２】
図１Ｇに示されているサブフレームのグループ１０５はバイナリ・サブフレームであり、そこではＯＮピクセルは１で表され、ＯＦＦピクセルは０で表されている。総計２４−１＝１５個のバイナリ・サブフレーム１０５は４ビット・グレイ・スケール・イメージではグループ１０５に収められている。また、これは４ビット・グレイ・スケールであるので、必要になるのは４ビット・プレーン・サブフレームだけである（必要ならば、この数を増加することができる）。最上位ビット（ＭＳＢ）サブフレームはグループ１０５内の少なくとも８サブフレームではＯＮまたは１になっている、すべてのピクセルをもつイメージを示している。図示のように、ピクセル（２，４）だけ（このピクセル（２，４）はグループ１０５内のサブフレームのすべてではＯＮである）とｙ＝１行上のピクセルのすべて、つまり、（１，１）、（２，１）、（３，１）および（４，１）（これは８回繰り返される）である。最上位の次のビット（２３＝４）または第３ビットは４セットのビットプレーン・サブフレームに再配列されている。ピクセル（２，４）だけは、この例では、これらのビットプレーン・サブフレームのすべてではＯＮになっている。最下位の次のサブフレームは２つのピクセルがＯＮになっている。つまり、これは上述したようにすべてのサブフレームではＯＮになっている（２，４）と、８個の同一サブフレームではＯＮ、グループ１０５内の２つの追加サブフレームではＯＮになっている（３，１）である。
【００６３】
グループ１０５からのサブフレームをビットプレーンと呼ばれるサブフレームに配列するプロセスはさまざまな方法で行なうことが可能であり、ここでは「ビット・スライシング（bit slicing）」と呼ぶことにする。以下、１つの方法について説明する。２値画像のストリームを表すバイナリ・データは、例えば、８ビット・バイトが統合化の後、特定のピクセル（特定のカラー）で表示されるグレイ・スケールを表しているようなフォーマットでコンピュータ・メモリにストアすることができる。このような表現からサブフレームを生成する１つの方法は、８ビット・バイトのビットの各々から１ビット・バイナリ・ビットプレーン・サブフレームを単純に形成することである。これをソフトウェアで行うときは、ピクセル・グレイ・レベルを表すバイトと単一の“１”を除くすべての“０”をバイト内の正しい位置に収めているバイトとの間で論理ＡＮＤ演算を実行して、所望のサブフレームを抜き出すことによって行われている。これをハードウェアで行う１つの方法は、バイト読取りオペレーションではなく、選択可能なビット読取りオペレーションを容易にするようにメモリ・ハードウェアを構築することによって、ストアされたバイトからビットプレーン・サブフレームの所望ビットを直接に読み取ることである。
【００６４】
上記アプローチには困難な問題または起こり得る問題が１つある。それはディスプレイ・デバイス１１５が時間ｔに応答できる能力をもっていなければならないことである（これはフレームレート１／ｔに関係する問題である）。これはどのディスプレイが使用できるかの制約となっている。すなわち、応答レートが少なくとも毎秒１／ｔＨｚまたはフレームであるディスプレイ・デバイスだけが使用できる。
【００６５】
図１Ａ、図１Ｃ〜図１Ｆを参照して説明した状況は、次のように赤、緑および青のグレイ・スケールをもつカラー・イメージを得るために使用することができる。ｍ＝１００、Ｎ＝１０，０００およびｔ＝０．１ミリ秒であるとする。これらの数では、各々が１００個のバイナリ・サブフレーム（図１Ａ、図１Ｄ、および図１Ｅにおけるフレーム１０５に対応する）からなる１００個のフレームまたはイメージが１秒間に得られ、１つのカラーに１つのグレイ・スケール・イメージを生成することができる。完全なカラー・イメージが所望であれば、３つのグレイ・スケール・イメージ（赤、緑および青ごとに１つのイメージ）が必要になる。この場合、１００個のカラー・イメージを表示する必要があれば、赤、緑および青イメージごとに約３２個のサブフレームが得られることになる。これらの３２個のサブフレームは３３個の等間隔のグレーレベルを得るために使用することができ、これは赤、緑および青の各々のグレイ・スケールの５ビットにほぼ相当する。これについては、以下で詳しく説明する。
【００６６】
上述した現象によると、サブフレームはグループ１０５内で任意の順序で表示することが可能になる。さらに、サブフレームを表示するときの順序には、以下で説明するように、他の順序よりも有利なものがいくつかある。図１Ｄ〜図１Ｆを参照して説明すると、最下位ビット（ＬＳＢ）サブフレームと最上位ビット（ＭＳＢ）サブフレームは次のように定義されている。最下位ビット（ＬＳＢ）サブフレームはピクセルがサブフレームのグループ１０５内で１つの時間ｔの間だけＯＮとなることができ、グレイ・スケール・イメージのバイナリ表現の最下位ビットとなるようなサブフレームであると定義されており、最上位ビット（ＭＳＢ）サブフレームはいくつかまたはすべてのピクセルがサブフレームのグループ１０５内でＯＮとなっているような２ｐ−１個のサブフレームの集まりであると定義されている。ここで、ｐは次の条件を満足する整数と定義されている。すなわち、２p-1＋２p-2＋．．．＋２0＝（２p−１）＝ｍである（図１Ｆを参照）。従って、ＬＳＢサブフレームは輝度がＯＮとなって、グレイ・スケール・イメージのＬＳＢに対応する輝度に貢献する単一サブフレームであり、ＭＳＢサブフレームはピクセルの輝度がＯＮとなって、グレイ・スケール・イメージのＭＳＢに対応する輝度に貢献する２p-1の集まりである。
【００６７】
言い換えると、各グループ内のサブフレームのすべては１つに統合化されるので、図２Ａに示すように、５ビット・プレーンの各々、つまり、ビット０（最下位ビット、つまり、ＬＳＢ）、ビット１、ビット２、ビット３およびビット４（最上位ビット、つまり、ＭＳＢ）を表示することができる。この方式では、最下位ビット（ビット０）フレームは１フレームまたは時間期間ｔの間表示され、次のビット（ビット・フレーム）は２フレームまたは時間２ｔの間表示され、最上位ビット（この例では、２p-1ｔ、ただし、ｐ＝５）は１６フレームまたは１６ｔの間表示される。
【００６８】
実際には、フレーム・レートが時間的統合化のための下限に近づいたときは、グループ１０５に対応するフレームにわたってＭＳＢを広げると、周囲のアーティファクト（artifact）が除去されるという利点があるが、これは公知である。図２Ｂはこれを行う１つの方法を示している。図２Ａを図２Ｂと比較すると分かるように、１６サブフレームの間、つまり、総時間１６ｔの間ＯＮになっていて、ＭＳＢまたはビット４に対応するピクセルを示しており、これはその時間の半分、つまり、８ｔの間ＯＮにし、このあとに続いてビット３をもつピクセルを８ｔの間ＯＮにし、ＭＳＢピクセルを残りの時間８ｔの間再びＯＮにすることができるので、これらは必要な１６ｔ時間の間表示されていることになる。
【００６９】
図２Ａおよび図２Ｂから明らかなように、２４ビット時間シーケンス・グレイ・スケール（またはカラー）イメージをこの方法で生成するためには、非常に高速のディスプレイおよび／またはイメージ・レートの低減が必要になる（ここで２４ビットとは、使用される３カラーの各々の８ビット・グレイ・スケールのことであり、この場合には、各カラーごとに２５５個のサブフレームが必要になる）。言い換えれば、ディスプレイ・システム１１５は最下位フレーム、つまり、ＬＳＢを表示するフレームを表示するのに十分に高速である必要がある。
【００７０】
図３Ａは図２Ａに対応し、図３Ｂと図３Ｃはディスプレイ・システム１１５をレート１／ｔで動作させなくても、ＬＳＢを表示できるようにフレームを再配列する方法を示している。なお、図３Ａは同じ輝度Ｉｏを表示するすべてのピクセルを示しており、これは特定のピクセルが表示されてグレイ・スケール効果が得られる時間量である。ＭＳＢサブフレームはＯＮとなって最上位ビットを表示するピクセルを収めている同じサブフレームである。ＬＳＢサブフレームはＯＮとなって最下位ビットを表示するピクセルを収めているサブフレームである。
【００７１】
図３Ｂはグループ１０５をどのように結合すると、ディスプレイ・デバイス１１５にレート１／ｔで動作する能力がなくても、５ビット・グレイ・スケール（赤、緑および青の各々ごとに）効果が得られるかを示している。図から理解されるように、ディスプレイ・デバイス１１５に要求されるレートは１／ｔから１／（２ｔ）に減少している。ＬＳＢフレームがＯＮになっている追加時間ｔを補償するために、そのフレーム内のピクセルの輝度はＩｏからＩｏ／２に半分だけ減少される。ｍ′の文字は１つにまとめられてＬＳＢ時間が得られるビットの数を示している。従って、図３Ａに示すように、ｍ′＝０であり、従って、追加ビットはＬＳＢと共に１つにまとめられないので、ディスプレイ・デバイス１１５に要求されるパフォーマンスのレートの減少は達成されない。しかるに、ｍ′＝１のときは、第１ビット・サブフレームと０番目ビット・サブフレームは図３Ｂに示すように１つにまとめられるので、ディスプレイ１１５に要求されるレートは約１／（２ｔ）に半分だけ減少する。しかし、この減少を行うと、それに伴って、ディスプレイ・デバイス１１５がｍ′＝０の場合の２つの輝度Ｉｏと０ではなく３つの異なる輝度レベル、つまり、Ｉｏ、Ｉｏ／２および０を出力する能力を持っていなければならないという別の条件が生じることになる。バイナリ・ディスプレイ・デバイスの場合は、これは照射光（illumination light）を適当な時間に変調するか、あるいはディスプレイ・デバイスからの光出力を適当な時間に変調することによって行うことができる。
【００７２】
図３Ｃはさらに１ステップ進めたプロセスを示している。ここでは、ＬＳＢフレーム、第１ビット・フレーム（最下位の次のビット位置にあるビットを表示するフレーム）および第２ビット・フレームは１つにまとめられている。このケースでは、ディスプレイ・デバイス１１５に要求されるレートは１／ｔから約１／（４ｔ）にほぼ７５％だけ減少している。このケースでは、最下位の次のビット（ビット１）はビット２フレームがＯＮである間だけＯＮであるので、これらの輝度はＩｏ／２に半分だけ減少する。同様に、ＬＳＢビット・フレームはＬＳＢフレームの間だけＯＮであるので、ＬＳＢフレームの輝度は図３Ｂに示すＩｏ／２からＩｏ／４に半分だけ減少する。従って、このケースでは、ディスプレイ１１５が動作できるレートは１／ｔから約１／（４ｔ）にほぼ７５％だけ減少される。図２Ａと２Ｂに示す例では、このことは１０ｋＨｚのフレームレートは２．５ｋＨｚに減少することを意味する。
【００７３】
図３Ａ〜図３Ｃを参照して説明したアプローチは次のように一般化することができる。図３Ｄは図３Ａ〜図３Ｃに関連して示されているプロセスを一般化するために必要なステップを示している。具体的には、図３Ｄは２値画像の一連のＮ個のフレーム（各イメージは最初は１／ｔのレートで表示される）を受信するステップ３１０を示している。ここでＮは整数である。これとは別に、２値画像ではなくグレイ・スケールまたはカラー・イメージが受信される場合には、ステップ３１０はステップ３１０ａと３１０ｂによって置き換えられる。言い換えれば、ステップ３１０ａでは、一連のグレイ・スケール（またはカラー）イメージが受信され、ステップ３１０ｂでは、これらのグレイ・スケール（またはカラー）イメージを表すバイナリ・サブフレームが形成される。
【００７４】
ステップ３１０またはステップ３１０ａとステップ３１０ｂのどちらかが実行されると、ステップ３２０が実行される。ステップ３１０では、２値画像の一連のＮ個のフレームがｍ個のバイナリ・サブフレームのｎ個のグループに配列される。ここで、ｍはＮより小であるか等しい。ステップ３３０では、ｍ個のサブフレームの各グループ内の最下位非減衰サブフレームと以前に減衰されたサブフレーム（もしあれば）が約２の係数だけ減衰される。ステップ３４０では、非減衰フレームがペアにされてほぼ半数の非減衰サブフレームが得られ、この結果減衰サブフレームの持続時間がほぼ二倍になる。なお、ここでいうほぼ１／２とは減衰が半分の数パーセントから２０パーセントまたはそれ以上の間にできることを意味する。正確な減衰量（または輝度の変化量）はさまざまな減衰量に対する減衰プロセスを実現し、観察者または視聴者にどの減衰量が最も効果的であるかを尋ねるだけで判断することができる。なお、ｍ′はステップ３４０が完了すると１だけ増加する。ステップ３５０では、所望のフレーム・レートが得られるまで３３０と３４０の最後の２ステップを繰り返すことができる。
【００７５】
上記プロセスを続けてｍ′を増加することができる。８ビットの場合には（つまり、図１Ａ、図１Ｄ、および図１Ｅのｍは２５５である）、図３Ａ〜図３Ｃのｍ′は０から７までの範囲にすることができる。ｍ＝２５５のときのサブフレームの数はｍ′＝０では２５５、ｍ′＝１では１２８、ｍ′＝２では６５、ｍ′＝３では３３、ｍ′＝４では１９、ｍ′＝５では１２、ｍ′＝６では９、ｍ′＝７では８となる。パラメータｍ′はそれぞれの照射が減衰されるビットの数である。
【００７６】
上記プロセスでは、光スループットの実効的損失が生じる。つまり、表１に示すようにデータレートとスループット間にはトレードオフがある。なお、表の左半分（ｍ′＝１，２）に示すように、光スループットは若干減少しているが、イメージレートが与えられているとき要求されるフレームレートは大幅に減少している。
【００７７】
また、表に示すように、相対的データ・レートは２つの異なる場合のものである。最初の計算は明確化のために図３Ａ〜図３Ｃに描かれているタイミングに対応している。このケースでは、完全なグレイ・スケール・イメージを表示するために要する時間はｍ′と共に若干増加している。このことは、図３Ａを図３Ｂまたは図３Ｃと比較すると理解が容易になり、そこでは総データ・レートが減少していることが明らかである。つまり、減衰サブフレームは図３Ｂと図３Ｃでは、さらに図３Ａではさらに右に広がっている。その結果、実際には、別の計算を行い、フレーム持続時間を２ｔ（図３Ｂ）または４ｔ（図３Ｃ）からその量より若干小さい値に短縮することによってデータレートを調整すると、同一イメージ・レートと知覚されるデータ・レートを得ることができる。概算の調整量は次のように計算することができる。Ｂｍ′がｍ′が与えられているときのサブフレームの数であり、ｍがｍ′＝０のときのサブフレームの数であるとすると、サブフレームはペアにされて図３Ａから図３Ｂへ図３Ｂから図３Ｃへ移るとき、これらは約（ｍｔ）／［（Ｂｍ′２ｍ′）ｔ］＝ｍ／［（Ｂｍ′２ｍ′）］の分数だけ短縮化する必要がある。ただし、ｍｔはｍ′＝０のときのサブフレーム１０５の持続時間、（Ｂｍ′２ｍ′）はｍ′が０に等しくないときのサブフレームの持続時間である。
【表１】
0004336394.tif 000002
【００７８】
上記の表は図３Ｄのステップを使用して計算されるが、これらのステップを要約すると次の通りである。非減衰サブフレームから始まって、最下位サブフレームを除去し、それをその値の半分に減衰し、その持続時間を２の係数だけ増加する（すでに減衰されている他のフレームと一緒に）。次に、残りの非減衰フレームは多数の非減衰フレームとして半分に結合することができる。例えば、ｍ′＝２からｍ′＝３に移るには、プロセスは次のように実行される。ｍ′＝２のときは、６３個の非減衰サブフレームと２個の減衰サブフレームがある。最下位非減衰フレームを得ると、それを２の係数だけ減衰する（２つの減衰フレームも別の２の係数だけ減衰する）。ここで３個の減衰サブフレームと６２個の非減衰サブフレームが得られ、これらは持続時間が２倍の３１個の非減衰フレームに変換される。この結果、３４個のサブフレームが得られる。
【００７９】
照射の実効減衰はいくつかの方法で達成することができる。１つのアプローチはディスプレイ・デバイス１１５全体に加えられる照射の輝度を適当な時間に変調することである。もう１つのアプローチはディスプレイと視聴者との間のエレメントの伝送を変調することである。別のアプローチはディスプレイ・デバイスを照射する照射源を適当な時間にパルス変調して、より短い持続時間の間減衰サブフレームを照射するようにすることである。もう１つのアプローチはサブフレーム・データを上述したレートでロードできるが、それと同時に、上述したパルス変調照射の場合と同じようにより短い時間の間表示できる能力をもつディスプレイ・デバイスを使用することである。照射源はデバイスによっては、他のデバイスよりも調整が容易であるものがある。
【００８０】
図４Ａ、４Ｂおよび４Ｃは、フレームレートが１／（４ｔ）である図３Ｃ（ｍ′＝２）に対応する上述した照射変調（illumination moddulation）の場合の２つの方法を示している。具体的には、図４Ｂは上述した輝度変調を示している。しかるに、図４Ｃは同じまたはほぼ同じ結果を得るための輝度出力を示している。この場合も、輝度プロファイル（intensity profiles）はディスプレイ・デバイス１１５を照射する照射源に対するものである。ここでは、ビットのすべての輝度は同じままであり、変化するのはその持続時間である。例えば、ピクセル・ソースがＬＳＢの間ＯＮになっている持続時間は時間ｔｏであり、これは図４Ａと図４Ｂに示す時間４ｔより小さくなっている。最終ビットの次のビット、つまり、ビット１はｔｏより大であるが、４ｔより小である時間ｔ１の間ＯＮになっている（そうでなければ、これはビット２がＯＮになっているピクセルと同じように明るく表示されることになる）。具体的には、長さｔｏとｔ１は、ｔ１が総時間４ｔのほぼ半分、つまり、ｔ１が約２ｔとなるように輝度の調整と同じように調整される。同様に、ｔ２はｔ１のほぼ半分であるので４ｔのほぼ１／４、単純にはｔとなる。
【００８１】
図４Ｄは本発明の別の実施の形態による複数のピクセルをもつディスプレイ・ユニット上でグレイ・スケール・イメージを表示する方法を示している。ステップ４１０では、各々が１／ｔのレートで表示される２値画像の一連のＮ個のフレームが受信される。ここでＮは整数である。これとは別に、２値画像ではなくグレイ・スケールまたはカラー・イメージが受信される場合は、ステップ４１０はステップ４１０ａと４１０ｂによって置き換えられる。言い換えれば、ステップ４１０ａでは、一連のグレイ・スケール（またはカラー）イメージが受信され、ステップ４１０ｂでは、これらのグレイ・スケール（またはカラー）イメージを表すバイナリ・サブフレームが形成される。次に、ステップ４２０では２値画像の一連のＮ個のフレームはｍ個のバイナリ・サブフレームのｎ個のグループに配列される。ただし、ｍはＮより小であるか等しい。ステップ４３０では、ｍ個のサブフレームの各グループ内の最下位サブフレームの出力の持続時間と以前に短縮されたサブフレームがあればその持続時間とが約１／２の係数だけ短縮化される。なお、ここで「約」１／２というときは、短縮化が約５０％＋または−２０％、可能ならばそれ以上にすることができることを意味し、これはさまざまな短縮化量に対する短縮化プロセスを実現し、どの短縮化量が最も効果的であるかを観察するだけで判断することができる。なお、ｍ′は実際にはステップ４４０が完了すると１だけ増加する。ステップ４５０では、所望のフレーム・レートが得られるまで４３０と４４０の最後の２ステップを繰り返すことができる。
【００８２】
ディスプレイ・デバイス１１５はオン・シリコン液晶デバイスであるか、ディジタル・ミラー・デバイスであるか、その他のデバイスであるかに関係なく、どの時間シーケンス（グレイ・スケール）ディスプレイにすることも可能である。光変調メカニズムが本質的に非常に高いフレーム・レートの能力を持っている場合であっても、ディスプレイ駆動電子回路からのデータ・レートも、ディスプレイ自体からのデータ・レートも、コストとケーブリングの便宜性の理由から減少させる必要がある。
【００８３】
上述したことはすべて簡単に前述したカラー・ディスプレイにも適用することができる。ここでは、カラー光源は、例えば、３つの別個光源、つまり、赤光源、緑光源および青光源にすることができる。これらのカラー光源は、例えば、それぞれ赤発光ダイオード、緑ダイオード、および青ダイオードにすることも、赤、緑、または青として現れるように順次にフィルタされる白色光光源にすることも、赤、緑または青を伝達するように順次にスイッチされるディスプレイと視聴者間のフィルタにすることも可能である。これらの光源の各々はグレイ・スケールの場合の上記光源と同じように扱われる。これらのいずれの場合も、出力輝度は輝度が減衰されることも、持続時間が短縮化されることもない。しかし、カラー「グレイ・スケール」は減衰の場合は図３Ｄのステップを、持続時間短縮化の場合は図４Ｄのステップを適用することにより達成することができる。これは光源の各々について達成することができる。つまり、赤、緑および青光源の各々は上述したように観察者によって統合化することができる。例えば、赤光源がｍ′＝０のときの図３Ａと同じようなフレームを出力するのであれば、出力のレートは最下位フレーム内のピクセルにおける赤光源の輝度を約１／２に（つまり、Ｉｏから約Ｉｏ／２に）減衰し、そのあとで、持続時間２ｔの非減衰フレームをペアに結合し、最下位フレームの持続時間を図３Ａ−３Ｄで、具体的にはステップ３３０と３４０で説明したのと同じようにｔから２ｔに２倍にすると、そのレートの約１／２に減少することができる。このプロセスは繰り返すことができる（図３Ｄのステップ３５０を参照）。このプロシージャは赤光源、緑光源および青光源の各々について行うことができる。
【００８４】
別の例は、図４Ａ〜図４Ｄの方法が赤、緑、および青光源の各々に適用されるものである。例えば、赤光源が図４Ａ（これはｍ′＝２に対応する）と同じようなフレームを出力することを望むのであれば、Ｉｏ／４で赤光源のピクセル出力と共に最下位フレームを出量力するのではなく、照射の持続時間またはこれらのピクセルの減衰は４ｔからｔに４だけ減少される。同様に、Ｉｏ／２で赤光源のピクセル出力と共に最下位の次のフレームを出力するのではなく、これらのピクセルの持続時間は図４Ｃに示すように４ｔから２ｔに約２だけ減少される。このプロセスは図３Ｄのステップ４５０と同じように繰り返すことができる。このプロシージャは赤光源、緑光源および青光源の各々について行うことができる。なお、赤、緑および青サブフレームを散在させると、統合化プロセスが容易化するという利点が得られる。
【００８５】
実際には、カラー・ディスプレイはＲＧＢ光源を使用して達成されるのが代表的である。ここで、Ｒは赤を表示するピクセルのサブフレームに対応し、Ｇは緑を表示するピクセルのサブフレームに対応し、Ｂは青を表示するピクセルのサブフレームに対応している。従って、この光源は次のサブフレームを出力するために使用されている。図３Ａに示すように、対応する一連の赤サブフレーム、緑サブフレームおよび青サブフレームは次のように配列されているとする。
【数１】
0004336394.tif 000003
【００８６】
上記において、各大文字は図３Ａのフレームに対応し、この例ではｍ＝３１（すでに述べたように、ｍはサブフレームの総数である）である。
【００８７】
赤、緑および青光源の各々がステップ３１０〜３４０を一度実行することによって図３Ｂのプロセスを受けるとすると、最下位フレーム（減衰の対象となる）はそれぞれ赤、緑、および青を表す小文字のｒ、ｇおよびｂで表すことができる。上記表記を使用すると、赤、緑および青光源の照射時の出力は次のようになる。
【数２】
0004336394.tif 000004
【００８８】
上記において、スペースを入れたのは、非減衰サブフレームの２つが結合されることを明らかにするためであり、これらのスペースは図３Ｂにおけるフレーム間を区切っている縦線と同じである。代表例として、ＲＧＢ光源はＲＧＢＲＧＢＲＧＢ．．．のシーケンスでフレームを出力する。従って、上記はＲＲ  ＧＧ  ＢＢ  ＲＲ  ＧＧ  ＢＢ．．ｒｒ  ｇｇ  ｂｂとして出力することができる。しかし、前述したように、フレームの順序は統合化プロセスを容易にするために変更することが可能である。最後に、上記の一連のフレームは以下に示すように最下位フレームの短縮化した持続時間を持つこともできる（図４Ａ〜図４ＣＤで説明した通り）。
【数３】
0004336394.tif 000005
【００８９】
上記において、単一文字Ｒ、Ｇ、またはＢはピクセルがＯＮになっている時間の持続時間が他のピクセルの長さのほぼ半分であるが、これらのピクセルの輝度が減衰されないことを意味している。この場合も、フレームの順序は変更することが可能であるが、その順序は観察者には同じように見える。
ｍ′＝２のときは、上記は次のように結合することができる。
【数４】
0004336394.tif 000006
【００９０】
上記において、スペースは図３Ｃの縦線と同じであり、ｓ、ｈおよびｃはそれぞれｒ、ｇおよびｂの輝度の半分、Ｒ、Ｇ、およびＢの輝度の１／４である。
【００９１】
この場合も、ｍ個のフレームのグループ内の順序を変更すると好都合であり、上記は、ＲＲＲＲ  ｇｇｇｇ  ＢＢＢＢ  ｒｒｒｒ  ＧＧＧＧ  ｂｂｂｂ
ＲＲＲＲ  ＧＧＧＧ  ＢＢＢＢ  ＢＢＢＢ．．．ＲＲＲＲ  ｈｈｈｈ
ＢＢＢＢ  ｓｓｓｓ  ＧＧＧＧ  ｃｃｃｃといったようにさまざまな方法で出力することが可能である。この場合も、上記の一連のフレームは図４Ａ〜図４Ｄを参照して説明したように短縮化した持続時間を以下のようにもつことが可能である。
【数５】
0004336394.tif 000007
【００９２】
上記において、２重文字ＲＲ、ＧＧ、およびＢＢはフレームの持続時間がそれぞれフレームＲＲＲＲ、ＧＧＧＧおよびＢＢＢＢの場合のほぼ半分の長さであることを意味する（しかし、輝度は同じである）。同様に、単一文字Ｒ、Ｇ、およびＢは持続時間がフレームＲＲ、ＧＧ、およびＢＢの場合の半分の長さであり、フレームＲＲＲＲ、ＧＧＧＧ、およびＢＢＢＢの場合の１／４の長さである。この場合も、フレームの順序は変更できるが、観察者には同じように見える。この場合も当然のことであるが、減衰と短縮化はすべて上述したように概算値である。
【００９３】
図５Ａは図１Ｆのデバイス１１５のような、バイナリ・ディスプレイ・デバイスを使用して８ビット・グレイ・スケール・イメージ（または３ｘ８ビット・カラー・イメージ）がどのように表示できるかを示している。８ビット・サブフレームが示されているが、アプリケーションが要求する精度の高低に応じて、任意のビット数のグレイ・スケールが使用できることはもちろんである。可能とされる１つの方法はアナログ信号から導き出されたビット・フレームからサブフレームのシーケンスを生成することである。これを行うには、一連のスキャンライン上のイメージの明るさを表しているアナログ信号（Ｒ、Ｇ、およびＢが分離されていれば複数の信号）はアナログ−ディジタル・コンバータ（ＡＤＣ）を使用してサンプリングすることができる。ＡＤＣからの出力はそれぞれのＡＤＣ出力の値に対応する、ビット・フレームのバイナリ値となる。アナログ信号が繰り返しサンプリングされるとき、ビット・フレーム内のピクセルには、アナログ信号表現の中で使用されたラスタ走査パターンに一致するシーケンス内の値が割り当てられる。
【００９４】
図５Ｂはアナログ・イメージ信号およびディジタル・データ（図５Ａのイメージのような）からどのようにして、バイナリ・サブフレームが得られて、これらのサブフレームが図３Ａ〜図３Ｄおよび図４Ａ〜図４Ｄの方法を使用して表示されるかを示している。図５Ｂに示す例では、８ビット・グレイ・スケールまたは３×８ビット・ピクセル・カラーが説明されているが、任意のビット数が使用できることはもちろんである。図５Ｂでは、１）アナログ形式のイメージをステップ５５３で受信し、これらのイメージをディジタル・イメージ・データに変換するか、あるいは２）ディジタル・イメージを直接に受信するか、のどちらかが行われる。一度受信されると、これらのディジタル・イメージはステップ５６７でビット・プレーン・サブフレームに再配列される。この場合も、図５Ａを参照して上述したように、ディジタル・イメージがグレイ・スケール・イメージまたはカラー・グレイ・スケール・イメージであれば、ステップ５６７で図５Ａに示すようにビット・スライシングが行われる。これとは別に、ディジタル・イメージがバイナリ・サブフレームであれば、ステップ５６７で図１Ｇに示すようにビット・スライシングが行われる。最後に、ステップ５７７で、結果として得られたビット・プレーン・サブフレームが並べ替えられ（必要ならば）、これらのビット・プレーン・サブフレームはそのビット・プレーンのグレイ・スケール・ビット・ロケーションに応じて正しい回数だけ表示される。すなわち、上述したように、８ビット・グレイ・スケールが望ましければ、ＭＳＢサブフレームが２７＝１２８回表示され、ＭＳＢサブフレームの次のサブフレームが２６＝６４回表示され、以下、１回表示されるＬＳＢサブフレームまで同様である。すでに述べたように、各ビット・フレーム（特にＭＳＢの場合）はすべてを一緒に、あるいは連続的に表示しないと有利な場合がある。つまり、フリッカを防止するために、ＭＳＢおよび他のイメージを分割して間欠的に表示できる場合がある。
【００９５】
図６Ａはディスプレイ１１５として使用できるディスプレイ５０５を示し、図６ＢはピクセルＨｊの任意の１つのクローズアップ図である。オンシリコン液晶（ＬＣＯＳ）ディスプレイまたは空間光変調器はディスプレイ１１５として使用できる。具体的には、図６Ａに示すように、ＬＣＯＳディスプレイ５０５はシリコン基板５１１上に液晶の薄層（thin layer of liquid crystal）５０９を含み、これはガラス・ウィンドウ５１５で覆われている。基板５１１はピクセルＨｊをもつ集積回路５２０を含んでいる。集積回路５２０は液晶層（liquid crystal layer）５０９の両端に電界を印加し、液晶の向きを変えることによって図５に示すように基板５１１から反射された、あるいは特殊なプロセスでは、基板５１１を通り抜けた光ビームを変調する。
【００９６】
ここで注意すべきことは、カバー・ガラス透明電極電圧の電気的変調を利用する駆動方式などの場合にすべてのピクセルを同時に更新すると、ｄｃ平衡化（dc balanccing）が容易化されるという利点があることである。ピクセル電極に与えられた電気的データの変化はカラー・ガラス電圧の変化と同期させると、駆動方式の効率を最大限にすることができる。また、既存のスタティック・ピクセル・デザインで使用されているものと同等であるか、あるいはそれ以下の面積を集積回路５２０に使用すると、利点がある。標準の１．２マイクロメータＣＭＯＳデザインは既存のスタティック・ピクセル・デザイン用のものと同じように使用して、ほぼ２０マイクロメータｘ２０マイクロメータ・ピクセル面積を得ることができる。
【００９７】
図６Ｂは３つのピクセル５２１などの３ピクセルＨｊのグループを、本発明の一実施の形態による関連電子回路の一部と共に示すクローズアップ図である。なお、図６Ｂはいくつかのピクセルを関連電子回路と一緒に示す単なる概要図である。具体的には、一連のピクセル・バッファ５２５はそれぞれがピクセルＨｊの液晶駆動電極５２９を介して集積電子回路に結合されている。ピクセル・バッファ５２５のグループ全体はイメージ・バッファ５３５を構成している。データ入力端５３８には、最終的に表示されるイメージ・データが入力される。
【００９８】
ディスプレイ５０５は次のように動作する。新しいイメージ・データは入力端５３８から集積回路５２０によって受信され、フレームバッファ５３５にストアされるが、液晶層５０９にはまだ印加されない。このようにすると、前のイメージを新しいデータで徐々に置き換えなくても、前のイメージを表示することが可能になる。フレームバッファ５３５が新しいデータで一杯になると、その新しいデータはピクセル記憶エレメント５２５から液晶駆動電極５２９に同時に転送される。
【００９９】
なお、上記のシナリオによると、表示データが変化している時間インターバルを大幅に減少することが可能である。例えば、１０２４ｘ１０２４ピクセルをもつ標準ＬＣＯＳディスプレイを使用して、一度に１行ずつピクセルをアドレスし更新を始める場合について考えて見る。５０Ｍビット／秒で動作する３２データ・ワイヤをもつ標準システムの場合には、表示データは約６５５マイクロ秒で更新される。しかるに、古いイメージ・データを新しいイメージ・データで置き換えるディスプレイ・システム５０５はピクセルの、特に液晶デバイスのスイッチング時間が制限されており、これは約１００マイクロ秒である。なお、ピクセルＨｊはスタティックである必要はなく、実際には、この時点では、ダイナミック型のピクセル・アプローチが好適であるとされている。
【０１００】
以下では、図６Ａと図６Ｂに示すシステムを例にして説明するが（なお、回路はこの種のディスプレイに制限されない）、これらの図に示すエレメントは図６Ａと図６Ｂの参照符号をかっこで囲んで示されている。以下の説明はディスプレイ・デバイスおよび／または空間光変調器にも適用される。すなわち、ピクセル・ミラーまたはピクセル電極はいずれも、液晶ディスプレイ、電界発光（electroluminescent）ディスプレイ、変形可能（deformable）ミラー・ディスプレイなどのディスプレイ・デバイスを駆動するエレメントとしても、空間光変調器の駆動エレメントとしても、あるいは他のピクセル・タイプ・ディスプレイ用としても、考慮の対象となるものである。
【０１０１】
図７Ａは信号ストアと再生のためにダブル・インバータ回路７６１（図６Ｂに示すバッファ回路５２５に対応する）のＣＭＯＳバージョンを使用するフレームバッファ・タイプのピクセル・ディスプレイの第１実施の形態を示す図である。このバージョンがバイナリであるのは、０ＶまたはＶｄｄ（５Ｖが通常）に駆動することが予想されるインバータを使用しているからである。また、これがダイナミック・ピクセル・システムでもあるのは、容量的にストアされるデータを維持するために周期的リフレッシュが必要であるからである。なお、図７Ａにおいて、破線はダブル・インバータ回路７６１の代替バージョンを表しているが、これについては図７Ｂを参照して説明する。この破線は図７Ａの回路７６１の一部ではなく、参照目的のために示したものである。
【０１０２】
まず、図７Ａを参照して説明すると、ダブル・インバータ回路７６１は次のように動作する。グローバル・クロック（図示せず）はトランジスタ７６６に通じるライン７６５上にグローバル・クロック信号を出力する。ライン７６５上のグローバル・クロック信号がインアクティブであるときは、インバータ７６９の入力７６７はインバータ７７６の出力７７１から切り離されている。データ・ワイヤ７７８上の新しいデータのフレーム（なお、データ・ワイヤ７７８は図６Ｂのライン５３８に対応し、ピクセル回路７６１当たりのワイヤ７７８が１つだけであるのは図７Ａにワイヤが１つだけ示され、したがってピクセル・データだけが各ワイヤ７７８上に現れるためである）はトランジスタ７８１とピクセルのインバータ７７６の入力を通してインバータ７７６にロードされ、図１Ｂと１Ｃで説明したものと同じように一度に１行方式で表示される。単一ゲート・ワイヤ７７９がアクチベートされると、インバータの７７６の行が新しいデータ値にセットされる。ゲート・ワイヤ７７９がデアクチベートされると、データはインバータ７７６の入力７８２の入力キャパシタンスにストアされる。
【０１０３】
ピクセルの行はディスプレイのピクセルがすべてそのインバータ７７６上で新しいデータになるまで上述したように順次にアドレスされる。グローバル・クロックがアクチベートされると、トランジスタ７６６はデータをインバータ７７６の出力７７１からインバータ７６９の入力７６７に転送する。次に、データはピクセル電極７１８（これは図６Ｂの電極５２９に対応している）に接続されているインバータ７６９の出力７８３に転送される。次に、ライン７６５上のグローバル・クロック信号はデアクチベートされ、ピクセル・データはインバータ７６９の入力７６７に安全にストアされる。次のデータ・フレームはデータ・ワイヤ７７８とトランジスタ７８１を通してインバータ７７６上にロードされる。
【０１０４】
ピクセル・ミラー／電極ミラー７１８はディスプレイの液晶（図示せず）に各ピクセルにおける液晶のスイッチング・プロセスを通して電荷を供給する。これには、スイッチングが高速化し、スイッチングがより完全になるという利点がある。これは特に高瞬時（high spontaneous）分極材料において利点がある。
【０１０５】
なお、ここで注意すべきことは、回路７６１はシングル・トランジスタ７６６と７８１を使用してインバータ７６９と７７６をそれぞれ駆動しているので、しきい値電圧降下が起こる可能性があることである。そのために、以下に説明する代替実施の形態では、さらに２つのアドレシング・ワイヤとさらに２つのトランジスタを使用してインバータ入力への通過ゲートを通して完全な電圧スイングが行われるようにしている。この代替実施の形態は図７Ｂに示されている。
【０１０６】
図７Ｂは信号のストアと再生のために追加のトランジスタをもつダブル・インバータ回路７９１のＣＭＯＳバージョンを使用するフレームバッファ型のピクセル・ディスプレイの第２実施の形態を示している。このバージョンもバイナリであるのは０ＶまたはＶｄｄ（５Ｖが普通）に駆動することが予想されるインバータを使用しているからである。また、これがダイナミック・ピクセル・システムであるのは容量的にストアされたデータを維持するために周期的リフレッシュが必要であるためである。
【０１０７】
図７Ｂを参照して説明すると、ダブル・インバータ回路７９１は図７Ａと同じように動作する。つまり、クローバル・クロック（図示せず）はトランジスタ７６６に通じるライン７６５上にグローバル・クロック信号を出力する。しかし、第２の反転トランジスタ７６６′はライン７６５′上の論理的に反転したグローバル・クロック信号（つまり、ライン７６５上のクロック信号を論理的に反転したもの）を受信する。ライン７６５と７６５′上のグローバル・クロック信号がインアクティブであるときは、インバータ７６９の入力７６７はインバータ７７６の出力７７１から切り離される。データ・ワイヤ７７８上の新しいデータのフレームはそれぞれゲート・ワイヤ７７９と７７９′に従ってトランジスタ７８１と７８１′を通してインバータ７７６にロードされる。ピクセル回路のインバータ７７６の入力７８２は一度に１行ずつの方式で表示する。ゲート・ワイヤ７７９と７７９′がアクチベートされると、インバータ７７６の行が新しいデータ値にセットされる。ゲート・ワイヤ７７９と７７９′がデアクチベートされると、データはインバータ７７６の入力７８２の入力キャパシタンスにストアされる。
【０１０８】
ピクセルはディスプレイのピクセルすべてがそれぞれのインバータ７７６上で新しいデータをもつまで上記のように行ごとにアドレスされる。グローバル・クロックがアクチベートされると、トランジスタ７６６と７６６′はデータをインバータ７７６の出力７７１からインバータ７６９の入力７６７に転送できるようにする。これにより、データはピクセル電極７１８に接続されたインバータ７６９の出力７８３に転送される。次に、ライン７６５上のグローバル・クロック信号とライン７６５′上の反転クロック信号はデアクチベートされ、ピクセル・データはインバータ７６９の入力７６７に安全にストアされる。次のデータ・フレームはデータ・ワイヤ７７８およびトランジスタ７８１と７８１′を通してインバータ７７６上にロードされる。
【０１０９】
図７Ｂに示す上記実施の形態には、起こり得るしきい値電圧降下を防止するという利点があるが、ピクセル当たりに必要な面積は図７Ａのそれよりも多くなる。図８に示す次の実施の形態は図７Ａの実施の形態よりも大幅にコンパクト化されている。
【０１１０】
図８はシングル・インバータ・ピクセル回路８０１を示している。ピクセル・ミラー／電極７１８、インバータ７６９、ゲート・ワイヤ７７９、および他のエレメントは可能な限り、図７Ａと７Ｂに示されているものと同じ参照符号が付けられている。なお、これらの図におけるインバータ７７６は、配列がアドレスされている間データをストアしているキャパシタ８０５で置き換えられている。これは図７Ａと図７Ｂを参照して上述したものと同じアプローチである。しかし、回路８０１には、インバータ７６９の入力７６７を駆動するバッファがない。そのためにキャパシタ８０５は可能な限り大容量にしておく必要がある。キャパシタ８０５を可能な限り大容量にする唯一の欠点は、キャパシタが使用するチップ上の面積である。キャパシタ８０５は、データ・ワイヤ７７８のキャパシタンスが相対的に十分に大きいため、キャパシタ８０５のキャパシタンス（ピクセル・キャパシタンス）は駆動負荷側から見たとき重要でないのが代表的であるので、回路８０１の動作を低速化することがない。キャパシタ８０５のキャパシタンスはフレーム書き込み（またはリフレッシュ）オペレーションの所望の頻度、ピクセル・キャパシタ８０５からの電荷漏洩（例えば、起こり得る光学的誘導漏洩（optically induced leakage））、回路８０１内のトランジスタのしきい値電圧、キャパシタ８０５用に使用できる各ピクセルの面積量といった、回路８０１の種々のパラメータによって左右される。
【０１１１】
図８を参照して説明すると、回路８０１は以下で説明するようにダブル・インバータ回路７６１と７９１と同じように動作する。上述したように、グローバル・クロック（図示せず）はトランジスタ７６６に通じるライン７６５上にグローバル・クロック信号を出力する。ライン７６５上のグローバル・クロック信号がインアクティブであるときは、インバータ７６９の入力７６７はインバータ７７６の出力７７１から切り離されている。データ・ワイヤ７７８上の新しいデータ・フレームは、上述したものと同じように一度に１行ずつ方式でピクセルのトランジスタ７８１を通してキャパシタ８０５にストアされる。単一ゲート・ワイヤ７７９がアクチベートされると、キャパシタ８０５の行は新しいデータ値に充電される。
【０１１２】
ピクセルの行はディスプレイのピクセルすべてがそれぞれのキャパシタ８０５に新しいデータがストアされるまで上述したように順次にアドレスされる。グローバル・クロックがアクチベートされると、トランジスタ７６６は電圧、従ってデータ・フレーム全体がキャパシタ８０５からインバータ７６９の入力に転送させることを可能にする。これにより、データはピクセル電極７１８に接続されているインバータ７６９の出力７８３に一度に１フレームずつ転送される。次に、ライン７６５上のグローバル・クロック信号がデアクチベートされ、ピクセル・データはインバータ７６９の入力７６７にストアされ、その間に、次のデータ・フレームはデータ・ワイヤ７７８とトランジスタ７８１を通してキャパシタ８０５を充電することになる。ピクセル・ミラー７１８に現れたデータはデータ・ワイヤ７７８上のデータと極性が反対になっている。
【０１１３】
上述した回路はピクセル電極７１８をバイナリ値に駆動するピクセル回路デザインであった。以下では、ピクセル電極７１８をアナログ電圧に駆動する回路について説明する。
【０１１４】
図９Ａは本発明の別の実施の形態によるアナログ・フレームバッファ回路９０１を示している。なお、サブフレームを統合化するプロセスはアナログ・ピクセル回路では不要である。これはアナログ回路がグレイ・スケール・タイプのイメージを出力できると定義されているためである。しかるに、前述したように、観察者が赤、緑および青の別々のグレイ・スケール・イメージを連続的に（同時にではなく）見るときは、彼または彼女はこれらのイメージを１つに統合化することになる（ただし、これらのイメージが統合化が行なわれるだけの十分に高速に表示されることが条件である）。これは、液晶カラー・フィルタが赤（Ｒ）から緑（Ｇ）へさらに青（青）へ変化すること、またはカラー・ホイールが回転すること、または発光ダイオードなどの赤、緑および青光源が順次にアクチベートすることを表しているＲＧＢＲＧＢ．．のパターンで、約１８０Ｈｚ（６０Ｈｚの３倍）から始まるフレーム・レートで行われるのが代表的である。いずれの場合も、図９Ａと９Ｂに示すピクセル回路は１度に１フレーム全体を捕獲することによって、一度に１フレーム全体ごとにアナログ・データ・フレームをスイッチングしてからそのフレームを表示する機能を備えている。これにより、従来のディスプレイや空間光変調器のように行ごとの更新を同期化しなくても、ＲフレームからＧフレームへさらにＢフレームへのスイッチングを正確に同期化することができる。
【０１１５】
さらに、これらのピクセル回路は、複数の赤、緑および青を単一イメージの持続時間内に高速に表示できるので、さまざまな別の利点が得られる。例えば、上記の例では、１つの赤フレーム、１つの緑フレーム、および１つの青フレームは単一のカラー・イメージを作るために使用され、そのイメージはこの例では１／６０秒の間持続している。単一カラー・イメージ用に割り当てられた時間にもっと多くのフレームを散在させると好都合である。例えば、６個のアナログ・サブフレーム（３個ではなく）を１／６０秒の時間期間内に使用することが可能であり、これらをＲＧＢＲＧＢの順序でも、９個のアナログ・フレームＲＧＢＲＧＢＲＧＢの順序でも、１２個のアナログ・フレームＲＧＢＲＧＢＲＧＢＲＧＢの順序でも（以下同様）表示することが可能である。このプロセスは、単一カラー・イメージが表示される持続時間内にＲＧＢのグループを繰り返し表示して視覚的にスムーズな動きが得られるように拡張することができる。このアプローチでは、赤サブフレームをすべて同一にし、緑サブフレームをすべて同一にし、青サブフレームをすべて同一にすることが可能である。上述した説明は赤、緑および青サブフレームを表示するどの順序にも適用されるので、これらは赤、緑、青の順序で表示させる必要はない。
【０１１６】
このアプローチでは、これらのサブフレームが表示されるレートは通常の表示レート以上である。単一カラー・イメージ用に割り当てられた時間内により多くのサブフレームを散在させると得られる利点として、イメージ・フリッカが低減することと、動くイメージにおけるカラー分離効果（color breakup effects）が減少することがある。ここで「カラー分離」とは、人間の視覚系が動くオブジェクトのエッジの周囲にカラー・フリンジ（color fringe）を知覚する現象のことである。赤、緑および青を散在させると、赤サブフレームのグループを表示し、次に緑サブフレームのグループを表示し、次に青サブフレームのグループを表示する場合と異なり、イメージ・フリッカとカラー分離を減少する上ではるかに効果的であることも観察されている。この場合も、上述したピクセル回路は、以下でも説明するようにこのような高速表示レートをハードウェアで実現することを可能にしている。
【０１１７】
ピクセル・ミラー７１８は以下で説明するように、クロックがとられるプルアップ・トランジスタ（pull-up transistor）とプルダウン・トランジスタ（pull-down transistor）を通してデータ電圧レベルに駆動される。以下では、前のイメージがピクセル・ミラー７１８上にすでに容量的にストアされているものとして回路９０１について説明する。この場合も、ディスプレイの行はゲート・ライン７７９と７７９′をアクチベートすることによって（つまり、ライン７７９は高になり、ライン７７９′は低になる）順次にアドレスされる。次に、データ・ワイヤ７７８は電圧制限ＭＯＳＦＥＴ９０９のゲートである容量性入力９０５をこれらのデータ・ワイヤ７７８上のアナログ電圧まで充電する。これはディスプレイの各行ごとに行われる。
【０１１８】
ピクセル・ミラー７１８はグローバル・プルダウン・ライン９１５がプルダウン・トランジスタ９１７によってＨＩＧＨになると同時にリセットされる（ゼロ・ボルトにセットされる）。このグローバル・プルダウン・ライン９１５は例えば、ある種の液晶材料が高瞬時分極をもっていれば、これらの液晶材料をスイッチングするのに十分な時間の間ＨＩＧＨに保つことができる。そのような液晶材料の例としては、ＢＤＨ７６４Ｅがあるが、これは十分にスイッチングすためには約３０マイクロ秒必要である。スイッチングすると、分子電気双極子の向きが変わるので、ピクセル電極の電荷が部分的に中立になる。ピクセル電極の電荷を液晶がスイッチングする時間の間補充すると、電荷が中立になっても、電極の電圧が乱れることがなく、必要とする「オフ」状態が乱れないという利点がある。永久双極子の液晶の別の例としては、Hoffman LaRoche社製のカイラル・スメクティックねじれヘリックス強誘電材料（chiral smectic distorted helix ferroelectric material）がある。その特性であるスイッチング時間はほぼ２００マイクロ秒である。ピクセル・ミラー７１８のすべてはプルアップ・トランジスタ９２７がアクチベートすると、つまり、グローバル・プルアップ・ライン９２５がＬＯＷにセットされると、それぞれの新しいアナログ電圧に同時にセットされる。
【０１１９】
上記は次のように行われる。電流はＶｄｄライン９３１から十分に「オン」にスイッチされているトランジスタ９２７を通過し、電圧制限トランジスタ９０９を通ってピクセル・ミラー７１８に流れる。ここで注意すべきことは、ＭＯＳＦＥＴは「オン」トランジスタによって通過される電圧信号を制限する、「ピンチオフ」と呼ばれる現象を受けることである。従って、通過できる電圧はゲート９０５上の電圧（Ｖgate）からトランジスタ９０９のしきい値電圧（Ｖth）を差し引いたものに制限される。従って、ピクセル・ミラー７１８はＶgate−Ｖthまで充電されるので、以前にセットされたゲート電圧でピクセル・ミラー７１８が充電される電圧を制御することができる。
【０１２０】
標準のＣＭＯＳプロセスでは、ｎ形トランジスタのしきい値電圧は正の量であるので、ピクセル・ミラー７１８は供給電圧Ｖｄｄまで完全に充電することができない。
【０１２１】
図９Ｂはｎ−ＦＥＴだけを使用し、ピクセル当たり１つ少ないトランジスタと２つ少ないアドレシング・ワイヤを必要とするアナログ・フレームバッファ・ピクセル回路９５１を示す概略図である。従って、このデザインは図９Ａに示すものよりもコンパクト化されている。ｎ形チャネルだけを使用すると、各ピクセルごとにｎ形井戸の必要がなくなるだけでなく、井戸電圧をクランプする供給電圧レールの必要もなくなる。しかし、このデザインは別のしきい値電圧降下が起こっている。この場合も、回路９０１（図９Ａ）のエレメントで回路９５１に共通するエレメントには同一参照符号が用いられている。
【０１２２】
図９Ｂを参照して説明すると、通過ゲート７８１と７８１′は単一ゲート７８１で置き換えられている。また、ｐ形プルアップ・トランジスタ９２７はｎ形トランジスタ９６７で置き換えられている。ここでは、データ電圧はｎ形トランジスタ７８１だけを通して電圧制限ＭＯＳＦＥＴ９０９に直接に伝達される。従って、ゲート９０５に伝達できる最大電圧はＶgate−Ｖthであり、ここでＶgateとＶthは上記で定義したものと同じである。このことは電圧制限トランジスタ９０９を通して伝達できる最大電圧はＶｄｄ−２Ｖthであることを意味する。余分のマスクを含めることにより回路９５１内のトランジスタが低い（多分、数１０分の１ボルト）しきい値電圧Ｖｔｈをもつようにすると、選択したトランジスタが異なる（ここでは低い）しきい値電圧をもつように処理されるようにすることが可能である。
【０１２３】
上記の説明から理解されるように、ピクセル回路はもっと複雑化したものを使用することも可能である。複雑化したピクセル回路の１つでは、上述した回路のいずれかは各ピクセルごとに２つ以上の記憶ロケーションをもつように拡張されている。これは各ピクセルに通じるデータ・ワイヤを２つ以上にし、単一ゲート・ワイヤの制御の下でデータのクロックを同時にとって２つ以上の記憶ロケーション上に置くことにより行うことができる。別の方法として、各ピクセルが単一データ・ワイヤと２つ以上のゲート・ワイヤをもち、データ・ワイヤ上に現れたデータのクロックをとってどの記憶ロケーションに置くかを制御することも可能である。どのアプローチが好ましいかは入力データのフォーマットによって決まる。
【０１２４】
複数記憶ロケーション・ピクセルには、どの記憶ロケーションを使用してある時間におけるピクセル電極を制御するかを判断するためのメカニズムが必要になる。このためには、余分のトランジスタと制御ワイヤが各ピクセルごとに必要になるので、その複雑性と物理的サイズが大きくなるおそれがある。この種の複雑なピクセルは上述したように赤、緑および青イメージなどのイメージ間を高速にスイッチングするときや、あるいはデータが複数のワイヤを通ってピクセルに到達するが、シリアルに呼び出される場合には、パラレルからシリアルへの変換といったデータ再フォーマッティングを行ったりするとき好都合な場合がある。
【０１２５】
図９Ａに示すアナログ・フレームバッファ・ピクセルの２記憶ロケーション・バージョンの概要図は図１０に示されている。この概要図は２記憶ロケーションをもつ複数記憶ロケーション・フレームバッファ・ピクセルであり、図９Ａのピクセル回路に基づいている。
【０１２６】
図１０の回路はデータがデータ・ワイヤ７７８と７７８′の両方に同時に現われ、同時にクロックがとられてトランジスタ９０９と９０９′のゲートに現われることを除けば、図９Ａで説明したものと同じように動作する。プルアップ・トランジスタ９２７またはプルアップ・トランジスタ９２７′のどちらかが駆動シーケンス期間にアクチベートされると、どの記憶ロケーションがピクセル電圧を制御するかが選択される。
【０１２７】
図１１は本発明のさらに別の実施の形態による、もっと複雑化したピクセル回路１００１の１つを示している。ここでは、ディジタル・データのいくつかのビットは各ピクセルにストアすることができ、ミラー／電極７１８を駆動するためのアナログ信号にローカルに変換することができる。回路１００１はデータ・ラッチ１００５を含み、これはゲート・ワイヤ７７９の制御の下で１つまたは２つ以上のデータ・ワイヤ７７８に結合されるｎビット・データ・ラッチである。データがデータ・ラッチ１００５にロードされると、スイッチ１００９がグローバル・クロック信号７６５でアクチベートされ、データ・ビットはピクセル・ミラー電極７１８を所望電圧に駆動するディジタル・アナログ・コンバータ（ＤＡＣ）１０１４に同時に転送される。このアプローチはＳＲＡＭピクセルに関連して説明したＸＯＲ回路などの自動ｄｃ平衡化回路を組み入れるように容易に拡張することが可能である。
【０１２８】
図１１のアプローチでは、回路１００１に必要なトランジスタは上述した回路よりも多くなる。そのために、シリコンの一定の面積に実装するピクセルは可能な限り多くすることが所望であることから、回路１００１は大部分のディスプレイでは好適ではない可能性がある。しかし、回路１００１および他の複雑な回路は光波面補正（optical wavefront correction）などのように、ピクセル数を多くすることは重要でないが、その光状態を正確に制御することの方が重要視される特殊なアプリケーションでは好都合な場合がある。
【図面の簡単な説明】
【図１Ａ】図１Ａは上述した方法で人が見ることができる一連の２値画像を示す図である。
【図１Ｂ】図１Ｂは従来のシングル・トランジスタ・ピクセル・アレイ・システムの一部であるシングル・トランジスタ・ピクセル回路７０１を示す概略図である。
【図１Ｃ】図１ＣはＳＲＡＭピクセルと呼ばれるスタティック・ピクセル回路７２１を示す概略図である。
【図１Ｄ】図１Ｄは図１Ａに示すものと同じ２値画像のシーケンスであって、これらがバイナリ・ディスプレイ・デバイスに入力されるときのシーケンスを示す概略図である。
【図１Ｅ】図１Ｅはｍ個のフレームの一連のグループを示す図である。
【図１Ｆ】図１Ｆは統合化プロセスを示す簡略図である。
【図１Ｇ】図１Ｇは一連の２値画像がどのようにして「ビット・プレーン」バイナリ・サブフレームに配置され、これらのバイナリ・サブフレームが４ビット・グレイ・スケールをもつピクセル・イメージとして見えるように視聴者に表示できるかの例を示す図である。
【図２Ａ】図２Ａはサブフレーム（ビット・プレーン・バイナリ・サブフレームなど）がどのようにしてサブフレーム・グループ内で異なった順序で表示できるかを示す図であり、さまざまな事情において他と比べて利点となるいくつかを示している。
【図２Ｂ】図２Ｂは最上位ビット・フレームがどのようにしてフレーム・グループ全体に分散または拡散できるかを示す図である。
【図３Ａ】図３Ａ、図３Ｂ、および図３Ｃはディスプレイ・システムをレート１／ｔで動作させなくても最下位ビット（ＬＳＢ）フレームが表示されるようにフレームを再配置するアプローチを示す図である。
【図３Ｄ】図３Ｄは図３Ａ−３Ｃに示すアプローチを本発明の一実施の形態に従って達成するために必要なステップを示す図である。
【図４Ａ】図４Ａ、図４Ｂおよび図４Ｃはｍ′＝２（図３Ｃに対応する）の場合でフレーム・レートが約１／（４ｔ）であるときのグレイ・スケール効果を達成するための別のアプローチを示す図である。
【図４Ｄ】図４Ｄは複数のピクセルをもつディスプレイ・デバイス上にグレイ・スケールイメージを本発明の別実施の形態に従って表示する方法を示す図である。
【図５Ａ】図５Ａは８ビット・グレイ・スケール・イメージ（または３×８ビット・カラー・イメージ）が図１Ｆのデバイスなどのバイナリ・ディスプレイ・デバイスを使用してどのように表示できるかを示す図である。
【図５Ｂ】図５Ｂはアナログ・イメージ信号とディジタル・データ（図５Ａのイメージなど）とからどのようにしてバイナリ・サブフレームが得られて、これらのバイナリ・サブフレームが図３Ａ〜図３Ｄおよび図４Ａ〜図４Ｄの方法を通して表示できるかを示す図である。
【図６Ａ】図６Ａはディスプレイ１１５として使用できるディスプレイを示す図である。
【図６Ｂ】図６Ｂは本発明の別の実施の形態によるピクセルＨｊの任意の１つを示すクローズアップ図である。
【図７Ａ】図７Ａは信号のストアと再生のためにＣＭＯＳバージョンのダブル・インバータ回路（図６Ｂに示すバッファ回路に対応する）を使用するフレームバッファ型のピクセル・ディスプレイの第１実施の形態を示す図である。
【図７Ｂ】図７Ｂは信号のストアと再生のために追加のトランジスタを備えたＣＭＯＳバージョンのダブル・インバータ回路を使用するフレームバッファ型のピクセル・ディスプレイの第２実施の形態を示す図である。
【図８】図８はシングル・インバータを使用するフレームバッファ型のピクセル・ディスプレイの別の実施の形態を示す図である。
【図９Ａ】図９Ａは本発明の別の実施の形態によるアナログ・フレームバッファ・ピクセル回路９０１を示す図である。
【図９Ｂ】図９Ｂはｎ−ＦＥＴだけを使用し、ピクセルごとに１つ少ないトランジスタと２つ少ないアドレッシング・ワイヤを必要とするアナログ・フレームバッファ・ピクセル回路９５１を示す概略図である。
【図１０】図１０は本発明の別の実施の形態による図９Ａに示すアナログ・フレームバッファ・ピクセル回路の２記憶ロケーション・バージョンを示す概略図である。
【図１１】図１１は本発明のさらに別の実施の形態による、より複雑化した１つのピクセル回路を示す図である。
【図１Ａ】
0004336394.tif 000008
【図１Ｂ】
0004336394.tif 000009
【図１Ｃ】
0004336394.tif 000010
【図１Ｄ】
0004336394.tif 000011
【図１Ｅ】
0004336394.tif 000012
【図１Ｆ】
0004336394.tif 000013
【図１Ｇ】
0004336394.tif 000014
【図２Ａ】
0004336394.tif 000015
【図２Ｂ】
0004336394.tif 000016
【図３Ａ】
0004336394.tif 000017
【図３Ｂ】
0004336394.tif 000018
【図３Ｃ】
0004336394.tif 000019
【図３Ｄ】
0004336394.tif 000020
【図４Ａ】
0004336394.tif 000021
【図４Ｂ】
0004336394.tif 000022
【図４Ｃ】
0004336394.tif 000023
【図４Ｄ】
0004336394.tif 000024
【図５Ａ】
0004336394.tif 000025
【図５Ｂ】
0004336394.tif 000026
【図６Ａ】
0004336394.tif 000027
【図６Ｂ】
0004336394.tif 000028
【図７Ａ】
0004336394.tif 000029
【図７Ｂ】
0004336394.tif 000030
【図８】
0004336394.tif 000031
【図９Ａ】
0004336394.tif 000032
【図９Ｂ】
0004336394.tif 000033
【図１０】
0004336394.tif 000034
【図１１】
0004336394.tif 000035