(57)【特許請求の範囲】
【請求項１】
親基板と子基板間において、アドレスとデータを互いに同一のデータ伝送路を用いて送受信するデータ転送方式において、
親基板より子基板に対し、データアクセスに要する開始アドレスを通知する工程と、
子基板にて、上記データアクセスの各サイクルを示すサイクル信号のトグルをレベル検出するとともに、上記データアクセスのトリガとなるトリガ信号の立上がり又は立下がりを検出するに応じて順次、上記開始アドレスをインクリメントして、上記データアクセスの各サイクルに用いられるアドレスを生成する工程と、を含むデータ転送方式。
【請求項２】
アドレスの生成工程において、サイクル信号のトグルを検出した後に、トリガ信号の立上がり又は立下がりを検出したことを条件として、アドレスを生成することを特徴とする請求項１記載のデータ転送方式。
【請求項３】
開始アドレスの通知工程と、アドレスの生成工程との間に、子基板にて、開始アドレスが自局宛か否かを判断する工程を含む請求項１又は２に記載のデータ転送方式。
【請求項４】
親基板と子基板間において、アドレスとデータを互いに同一のデータ伝送路を用いて送受信し、上記子基板のメモリに記憶されているデータを上記親基板へ送信するデータリード処理を行うデータ転送方式において、
上記親基板より子基板に対し、上記データ伝送路を介してデータリード処理に要する開始アドレスを通知する工程と、
上記開始アドレスが通知された上記データ伝送路におけるデータ転送方向を切換える工程と、
上記子基板にて、上記開始アドレスに基づき上記メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、
上記子基板にて、上記データアクセスの各サイクルを示すサイクル信号のトグルをレベル検出するとともに、上記データアクセスのトリガとなるトリガ信号の立上がり又は立下がりを検出するに応じて順次、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき上記メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、
を含むデータ転送方式。
【請求項５】
インクリメントしたアドレスに基づくリード結果の送出工程において、サイクル信号のトグルを検出した後に、トリガ信号の立上がり又は立下がりを検出したことを条件として、順次開始アドレスをインクリメントすることを特徴とする請求項４記載のデータ転送方式。
【請求項６】
親基板と子基板間において、アドレスとデータを互いに同一のデータ伝送路を用いて送受信し、上記親基板より送出されたデータを上記子基板のメモリに記憶させるデータライト処理を行うデータ転送方式において、
上記親基板より子基板に対し、上記データ伝送路を介してデータライト処理に要する開始アドレスを通知する工程と、
上記開始アドレスが通知された上記データ伝送路に、上記親基板より上記メモリにライトするデータを送出する工程と、
上記子基板にて、上記開始アドレスに基づき上記メモリにアクセスし、上記親基板より送出されたデータを上記メモリにライトする工程と、
上記子基板にて、上記データアクセスの各サイクルを示すサイクル信号のトグルをレベル検出するとともに、上記データアクセスのトリガとなるトリガ信号の立上がり又は立下がりを検出するに応じて順次、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき上記メモリにアクセスし、上記データ伝送路を介して上記親基板より送出される上記データを上記メモリにライトする工程と、
を含むデータ転送方式。
【請求項７】
インクリメントしたアドレスに基づくデータのライト工程において、サイクル信号のトグルを検出した後に、トリガ信号の立上がり又は立下がりを検出したことを条件として、順次開始アドレスをインクリメントすることを特徴とする請求項６記載のデータ転送方式。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、少ない信号線によりデータ転送における制御信号間のスキューや反射といった連続データ転送を実行する際に誤動作の原因となる各種外乱に対して安全にデータ転送を実行することを考慮した親基板と子基板間のデータ転送に関するものである。
【背景技術】
【０００２】
従来のデータ転送の構成について以下に説明する。
第１６図は、データ転送に関するシステム構成を示すシステム構成図である。図において、１００はデータ転送送信側の親基板、２００はデータ転送受信側の子基板、３００は親基板１００と子基板２００とを接続するデータ転送バスである。
なお、子基板２００は、子基板Ａ２００ａ、子基板Ｂ２００ｂ・・子基板Ｎ２００ｎの複数がデータ転送バス３００を介して親基板１００と接続されている。
【０００３】
第１７図は、従来の子基板の内部構成を示す図であり、同図において、２０１はデータ転送バス３００のライトタイミング／リードタイミングを示すトリガ信号（ＴＲＧ）、２０２はデータ転送バス３００の転送中を示すＦＲＡＭＥ、２０３はデータ転送バス３００がライト動作を示すＷＲＬ、２０４はデータ転送バス３００がリード動作を示すＲＤＬ、２０５はデータ転送バス３００の下位２ビットを示す信号Ａ１：０、２０６はデータ転送バス３００に含まれ、アドレス信号、データ信号を時分割で共有しアドレス１５〜２、データ１５〜０を示すマルチプレクスバスＡ１５：２／Ｄ１５：０、２０７はマルチプレクスバスをアドレスバスとデータバスに分解するセパレータ、２０８はデータ転送内容を記憶するメモリ、２０９はセパレータとメモリ間を接続するアドレスバスＭＡ１５：０、２１０はセパレータとメモリ間を接続するデータバスＭＤ１５：０、２１１はセパレータとメモリ間を接続するメモリ書き込み信号ＭＷＲＬ、２１２はセパレータとメモリ間を接続するメモリリード信号ＭＲＤＬである。
【０００４】
第１８図は、セパレータ２０７の内部処理を示すフローチャートである。
セパレータ２０７は、ステップＳ２０１にて、自基板の転送有無を検出するため、ＦＲＡＭＥ２０２＝ＬかつＡ１５：０＝自アドレスが成立するまで待機する。ステップＳ２０１にて本条件が成立すると、データ転送が読み出しか書き込みかを判断するため、ステップＳ２０２にて、ＷＲＬ＝Ｌ、ＲＤＬ＝Ｌのどちらかを検出する。
ここでＲＤＬ＝Ｌの時は、ステップＳ２０３に移行して読み出し（リード処理）を示し、ＷＲＬ＝Ｌの時は、ステップＳ２０４に移行して書き込み（ライト処理）を示す。
リード処理（ステップＳ２０４）またはライト処理（ステップＳ２０５）を完了したら、転送完了処理を実行し一連の転送処理を完了する。
【０００５】
―リード処理― 
次にリード処理（ステップＳ２０３）について、第１９図、第２０図、第２１図を用いて説明する。
第１９図は、リード処理における各信号の時系列な動作を示すタイミングチャートである。
第２０図は、従来の親基板のリード処理の一連の流れを示したフローチャートである。
第２１図は、従来の子基板のセパレータ部のリード処理の一連の流れを示したフローチャートである。
親基板は、Ｔ４１期間のＴＲＧ２０１立上がりにおいて、ステップＳ２１１によりデータ転送の転送中を意味するＦＲＡＭＥ２０２をＬにアサイン、読み出し転送を意味するＲＤＬをＬにアサイン、信号Ａ１：０（２０５）に転送開始アドレスの下位２ビットをアサイン、マルチプレクスバスＡ１５：２／Ｄ１５：０（２０６）に上位アドレスをアサインする。
【０００６】
一方、子基板はＴ４１期間のＴＲＧ２０１立下がりにおいて、ステップＳ２０１処理により自アドレスの転送開始を検出する。
Ｔ４２期間では親基板はステップＳ２１２を実行し、マルチプレクスバスＡ１５：２／Ｄ１５：０（２０６）の出力方向を切り替えるため出力を停止すると共にステップＳ２１３にてマルチプレクスバスＡ１５：２／Ｄ１５：０（２０６）を転送方向を出力から入力に切り替える。
本期間をマルチプレクスバスＡ１５：２／Ｄ１５：０（２０６）の転送方向切替え期間として使用する。
子基板はＴ４２期間のＴＲＧ２０１立下がりで、ステップＳ２３１によりＡ１５：２／Ｄ１５：０（２０６）の転送方向切替え期間として解釈し、マルチプレクスバスＡ１５：２／Ｄ１５：０（２０６）を入力から出力方向に切り替えアドレスサイクルからデータリードサイクルに切替える。
【０００７】
子基板は、Ｔ４３期間のＴＲＧ２０１立上がりにおいて、ステップＳ２３２を実行し転送中であることを確認後、ステップＳ２３３を実行しＭＡ１５：０（２０９）にＴ４２期間で親基板から与えられたアドレスＡ１５：２／Ｄ１５：０（２０６）とＡ１：０（２０５）を合成したアドレスを出力し、ステップＳ２３４によりＭＲＤＬ２１２を制御してメモリリードを実行する。
その後、ステップＳ２３５によりＡＤ１５：２／Ｄ１５：０にデータ１を出力する。
親基板は、Ｔ４３期間のＴＲＧ２０１立下がりにおいて、ステップＳ２１４を実行しデータ１を読み出す。
【０００８】
そして、Ｔ４４期間のＴＲＧ２０１立上がりにおいて、親基板はステップＳ２１５を実行し、Ａ１：０（２０５）を切替え、下位アドレスＡ１：０（２０５）に次アドレスを出力する。
データ２〜４に関し、親基板の動作はステップＳ２１４及びステップＳ２１５と同様であり、子基板の動作はステップＳ２３２〜Ｓ２３５の一連の処理を繰り返すことにより実現される。
親基板は、Ｔ４６期間のＴＲＧ２０１立下がりで、ステップＳ２２０を実行してデータ４を読み出し、その後、ステップＳ２２１にてＦＲＡＭＥ２０２＝Ｈを出力してデータ転送の終了を明示する。
子基板は、ステップＳ２３２により転送完了を検出しリード処理を完了する。
【０００９】
―ライト処理― 
次にライト処理（ステップＳ２０４）について、第２２図、第２３図、第２４図を用いて説明する。
第２２図は、ライト処理における各信号の時系列な動作を示すタイミングチャートである。
第２３図は、親基板のライト処理の一連の流れを示したフローチャートである。
第２４図は、子基板のセパレータ部のライト処理の一連の流れを示したフローチャートである。
親基板は、Ｔ５１期間のＴＲＧ２０１立上がりにおいて、ステップＳ２４１により転送中を意味するＦＲＡＭＥ２０２をＬにアサイン、書き込み転送を意味するＷＲＬをＬにアサイン、Ａ１：０（２０５）に転送開始アドレスの下位２ビットをアサイン、Ａ１５：２／Ｄ１５：０（２０６）に上位アドレスをアサインする。
【００１０】
一方、子基板はＴ５１期間のＴＲＧ２０１立下がりにおいて、ステップＳ２０１処理により自アドレスの転送開始を検出する。
親基板は、Ｔ５２期間ではステップＳ２４２を実行し、Ａ１５：２／Ｄ１５：０（２０６）に書き込みデータ１を出力する。
一方、子基板は、Ｔ５２期間のＴＲＧ２０１立下がりでステップＳ２６１を実行し、転送中であることを確認後、ステップＳ２６２に移行する。ステップＳ２６２では、ＭＡ１５：０（２０９）に対しＡ１５：２／Ｄ１５：０（２０６）とＡ１：０（２０５）を合成したアドレス（Ａ１５：０）を出力する。
そして、ステップＳ２６３により、ＡＤ１５：２／Ｄ１５：０上のデータを取り込み、ステップＳ２６４によりＭＷＲＬ２１１を制御してメモリライトを実行する。
【００１１】
親基板は、Ｔ５３期間のＴＲＧ２０１立上がりにおいて、ステップＳ２４３を実行し、Ａ１：０（２０５）を切替え、下位アドレスＡ１：０（２０５）に次アドレスを出力する。
データ２〜４に関し、親基板の動作はステップＳ２４２及びステップＳ２４３と同様であり、子基板の動作はステップＳ２６１〜Ｓ２６４の一連の処理を繰り返すことにより実現される。
親基板は、Ｔ５６期間のＴＲＧ２０１立上がりで、ステップＳ２５１を実行しＦＲＡＭＥ２０２＝Ｈを出力してデータ転送の終了を明示する。
子基板はステップＳ２６１により転送完了を検出しライト処理を完了する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のような従来のデータ転送では、連続転送のデータ数が下位アドレスの信号線の数で決定してしまうとともに、より多くの連続転送を実現するためには下位アドレス信号線を追加する必要があり信号線数が増えてしまうのでコスト、部品実装ともに増加傾向になるという問題点があった。
【００１３】
本発明は、かかる問題点を解決するためになされたもので、少ない信号線で安定して膨大な連続転送を提供することを目的としている。
【課題を解決するための手段】
【００１４】
この目的を達成するために、親基板と子基板間において、アドレスとデータを互いに同一のデータ伝送路を用いて送受信するデータ転送方式において、親基板より子基板に対し、データアクセスに要する開始アドレスを通知する工程と、子基板にて、上記データアクセスの各サイクルを示すサイクル信号のトグルをレベル検出するとともに、上記データアクセスのトリガとなるトリガ信号の立上がり又は立下がりを検出するに応じて順次、上記開始アドレスをインクリメントして、上記データアクセスの各サイクルに用いられるアドレスを生成する工程と、を含む。
【００１５】
また、親基板と子基板間において、アドレスとデータを互いに同一のデータ伝送路を用いて送受信し、上記子基板のメモリに記憶されているデータを上記親基板へ送信するデータリード処理を行うデータ転送方式において、上記親基板より子基板に対し、上記データ伝送路を介してデータリード処理に要する開始アドレスを通知する工程と、上記開始アドレスが通知された上記データ伝送路におけるデータ転送方向を切換える工程と、上記子基板にて、上記開始アドレスに基づき上記メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、上記子基板にて、上記データアクセスの各サイクルを示すサイクル信号のトグルをレベル検出するとともに、上記データアクセスのトリガとなるトリガ信号の立上がり又は立下がりを検出するに応じて順次、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき上記メモリにアクセスし、リード結果を上記データ伝送路に送出する工程と、を含む。
【００１６】
また、親基板と子基板間において、アドレスとデータを互いに同一のデータ伝送路を用いて送受信し、上記親基板より送出されたデータを上記子基板のメモリに記憶させるデータライト処理を行うデータ転送方式において、上記親基板より子基板に対し、上記データ伝送路を介してデータライト処理に要する開始アドレスを通知する工程と、上記開始アドレスが通知された上記データ伝送路に、上記親基板より上記メモリにライトするデータを送出する工程と、上記子基板にて、上記開始アドレスに基づき上記メモリにアクセスし、上記親基板より送出されたデータを上記メモリにライトする工程と、上記子基板にて、上記データアクセスの各サイクルを示すサイクル信号のトグルをレベル検出するとともに、上記データアクセスのトリガとなるトリガ信号の立上がり又は立下がりを検出するに応じて順次、上記開始アドレスをインクリメントし、該インクリメントしたアドレスに基づき上記メモリにアクセスし、上記データ伝送路を介して上記親基板より送出される上記データを上記メモリにライトする工程と、を含む。
【発明を実施するための最良の形態】
【００１７】
実施の形態１．
まず、実施の形態１の構成について以下に説明する。
第１図は、データ転送に関するシステム構成を示すシステム構成図である。
図において、１はデータ転送送信側の親基板、２はデータ転送受信側の子基板、３は親基板１と子基板２とを接続するデータ転送バスである。
なお、子基板２は、子基板Ａ２ａ、子基板Ｂ２ｂ・・子基板Ｎ２ｎの複数がデータ転送バス３を介して親基板１と接続されている。
【００１８】
第２図は、本実施形態における子基板の内部構成を示す図である。
図において、２１はデータ転送バス３のライトタイミング／リードタイミングを示すＴＲＧであり、親基板１において内部クロック（ＣＬＫ）２０の立ち上がりに応じて生成されている。
２２はデータ転送バス３の転送中を示すＦＲＡＭＥ、２３データ転送バス３がライト動作を示すＷＲＬ、２４はデータ転送バス３がリード動作を示すＲＤＬである。なお、ＦＲＡＭＥ２２、ＷＲＬ２３、ＲＤＬ２４も同様に親基板１において内部クロック（ＣＬＫ）２０の立ち上がりに応じて生成されている。
【００１９】
２５はアドレス信号とデータ信号を時分割で共有するマルチプレクスバスＡ１５：０／Ｄ１５：０、２６は本実施形態１を実現するセパレータであり、ＴＲＧ２１に合わせてアドレス、アイドル（転送方向切替え等）、データ送受信それぞれのステータスを示す信号を作り、信号を切換えるものである。
２７はデータを記憶するメモリであり、例えば、子基板Ａは「０００〜１ＦＦ」、子基板Ｂは「２００〜３ＦＦ」といったように、システム内で一意のメモリ空間が決められている。
【００２０】
２８はセパレータ２６とメモリ２７間を接続するアドレスバスＭＡ１５：０、２９はセパレータ２６とメモリ２７間を接続するデータバスＭＤ１５：０、３０はセパレータ２６とメモリ２７間を接続するメモリ書き込み信号ＭＷＲＬ、３１はセパレータ２６とメモリ２７間を接続するメモリリード信号ＭＲＤＬである。
セパレータ２６は、自基板の転送有無を検出するため、ＦＲＡＭＥ２２＝ＬかつＡ１５：０＝自アドレスが成立するまで待機し、本条件が成立すると、データ転送が読み出しか書き込みかを判断するため、ＷＲＬ＝Ｌ（書き込み）、ＲＤＬ＝Ｌ（読み出し）のどちらかを検出する。
ＲＤＬ＝Ｌの時はリード処理を実施し、ＷＲＬ＝Ｌの時はライト処理を実行する。
そして、リード処理またはライト処理を完了したら、転送完了処理を実行し一連の転送処理を完了する。
【００２１】
―リード処理― 
次に、リード処理に関して第３図、第４図、第５図により説明する。
第３図は、本実施の形態でのリード処理における各信号の時系列な動作を示すタイミングチャートである。
第４図は、本実施の形態での親基板のリード処理の流れを示したフローチャートである。
第５図は、本実施の形態での子基板のリード処理の一連の流れを示したフローチャートである。
【００２２】
＜Ｔ１期間＞
親基板は、リード処理が必要となると、Ｔ１期間にてステップＳ１により、ＣＬＫ２０の立ち上がりに伴い、転送中を意味するＦＲＡＭＥ２２をＬにアサイン、読み出し転送を意味するＲＤＬ２４をＬにアサイン、マルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に転送開始アドレスをアサインする。
そして、ステップＳ２にて、前述各信号を出力した親基板はＴＲＧ２１を立ち下げる。
一方、子基板は、Ａ１５：０＝自アドレスの成立による自局へのリード処理を検出すると、Ｔ１期間のＴＲＧ２１立下り時点で、ステップＳ３１によりＭＡ１５：０に転送開始アドレスがアサインされたマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）の内容を転送、保持しメモリ２７のアドレスを確定する。
その後、親基板はＣＬＫ２０の立ち上がりにより、ステップＳ３でＴＲＧ２１を立ち上げる。
【００２３】
＜Ｔ２期間＞
Ｔ２期間では、親基板においてステップＳ４にて出力方向を切り替えるためＣＬＫ２０の立ち上がりによりアドレス出力を停止し、その後ステップＳ５で転送方向を出力から入力に切り替え、ステップＳ６にてＴＲＧ２１立ち下げる。
そして、ステップＳ７にてＴＲＧ２１を立ちあげる 子基板においては、ＴＲＧ２１立下がりで、ステップＳ３２によりマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）の転送方向切替え期間として解釈し、セパレータ２６によりマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）を入力から出力方向に切り替えアドレスサイクルからデータリードサイクルに切替える。
【００２４】
＜Ｔ３期間＞ 
Ｔ３期間で親基板は、リードデータを子基板に要求するため、ステップＳ８によりＴＲＧ２１を立ち下げる。
子基板はステップＳ３３を実行し、転送中であることを確認すると共に、ステップＳ３４でＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ３５により、ＭＡ１５：０（２８）を介してメモリ２７に親基板から指定された開始アドレスを出力し、ステップＳ３６でＭＲＤＬ３１を操作してメモリリードを実行しする。
その後、ステップＳ３７によりＡ１５：０／Ｄ１５：０（２５）にデータ１を出力する。
親基板は、読み出しタイミングを子基板に知らせるため、ステップＳ９にてＴＲＧ２１を立ち上げると同時に、ステップＳ１０を実行し、Ａ１５：０／Ｄ１５：０（２５）のデータ１を取り込みリード処理を実行する。
子基板は、ＴＲＧ２１の立上がりにより（ステップＳ３８）、ステップＳ３９を実行し、Ａ１５：０／Ｄ１５：０（２５）への出力停止し、その後、ステップＳ４０により次転送用アドレス作成の準備を行うべく、インクリメントした値を求める。
【００２５】
＜Ｔ４期間＞
Ｔ４期間で親基板は、ステップＳ１１を実施し、ＴＲＧ２１を立ち下げる。
子基板は、ステップＳ３３を実行し転送中であることを確認すると共に、ステップＳ３４でＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ３５によりメモリ２７に、親基板から指定された開始アドレスとステップＳ４０で準備したインクリメント値加算結果（ＴＲＧ２１の立ち下がりに応じてインクリメントしたアドレス）を次転送用アドレスとし、ＭＡ１５：０（２８）に出力し、ステップＳ３６に移行する。
ここで、転送開始アドレスをインクリメントすることにより得られる次転送用アドレスとしては、転送開始アドレスが「０００」なら、次転送用アドレスが「００１」となり、その次の次転送用アドレスが「０００」に＋２を行った「００２」となるように連続して生成される。
ステップＳ３６では、メモリリードを実行し、ステップＳ３７によりＡ１５：０／Ｄ１５：０（２５）にデータ２を出力する。
親基板はステップＳ１２によりＴＲＧ２１を立ち上げると同時に、ステップＳ１３を実行し、Ａ１５：０／Ｄ１５：０（２５）のデータ２を取り込みリード処理を実行する。
子基板は、ＴＲＧ２１の立上がりにより、ステップＳ３９を実行し、Ａ１５：０／Ｄ１５：０（２５）への出力停止し、ステップＳ４０により次転送用アドレスの準備を実行する。
【００２６】
＜Ｔ５期間＞
Ｔ５期間で親基板は、子基板にデータ３を要求するため、ステップＳ１４によりＴＲＧ２１を立ち下げる。
子基板は、ステップＳ３３を実行し、転送中であることを確認すると共に、ステップＳ３４でＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ３５によりメモリに親基板から指定された開始アドレスと、ステップＳ４０で準備したインクリメント値との加算結果を次転送アドレスとして出力し、ステップＳ３６でメモリリードを実行し、ステップＳ３７によりＡ１５：０／Ｄ１５：０（２５）にデータ３を出力する。
親基板は、ステップＳ１５によりＴＲＧ２１を立ち上げると同時に、ステップＳ１６を実行し、Ａ１５：０／Ｄ１５：０（２５）のデータ３を取り込みリード処理を実行する。
子基板は、ＴＲＧ２１の立上がりにより、ステップＳ３９を実行し、Ａ１５：０／Ｄ１５：０（２５）への出力停止し、ステップＳ４０により次転送用アドレスの準備を実行する。
【００２７】
＜Ｔ６期間＞
Ｔ６期間で親基板は、子基板にデータ４を要求するため、ステップＳ１７によりＴＲＧ２１を立ち下げる。
子基板は、ステップＳ３３を実行し転送中であることを確認すると共に、ステップＳ３４でＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ３５によりメモリに親基板から指定された開始アドレスと、ステップＳ４０で準備したインクリメント値と加算結果を次転送アドレスとして出力し、ステップＳ３６に移行する。ステップＳ３６では、メモリリードを実行し、ステップＳ３７によりＡ１５：０／Ｄ１５：０（２５）にデータ４を出力する。
親基板は、ステップＳ１８によりＴＲＧ２１を立ち上げると同時に、ステップＳ１９を実行し、Ａ１５：０／Ｄ１５：０（２５）のデータ４を取り込みリード処理を実行する。
子基板は、ＴＲＧ２１の立上がりにより、ステップＳ３９を実行し、Ａ１５：０／Ｄ１５：０（２５）への出力停止し、ステップＳ４０により次転送用アドレスの準備を実行する。
【００２８】
＜Ｔ７期間＞
親基板は、転送終了を指示するため、ステップＳ２０実行しＦＲＡＭＥ２２とＲＤＬ２４をＨにアサインする。
子基板は、ステップＳ３３でＦＲＡＭＥ２２＝Ｈを検出し、リード処理を完了する。
【００２９】
―ライト処理―
次にライト処理について第６図、第７図、第８図を用いて説明する。
第６図は、ライト処理における各信号の時系列な動作を示すタイミングチャートである。
第７図は、親基板のライト処理の一連の流れを示したフローチャートである。
第８図は、子基板のライト処理の一連の流れを示したフローチャートである。
【００３０】
＜Ｔ１１期間＞
親基板は、リード処理が必要となると、Ｔ１１期間にてステップ４Ｓ１によりＣＬＫ２０の立ち上がりに伴い、転送中を意味するＦＲＡＭＥ２２をＬにアサイン、書き込み転送を意味するＷＲＬ２３をＬにアサイン、マルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に転送開始アドレスをアサインする。
そして、ステップＳ４２にて、前述各信号を出力した親基板はＴＲＧ２１を立ち下げる。
一方、子基板はＡ１５：０＝自アドレスの成立による自局へのライト処理を検出すると、Ｔ１１期間のＴＲＧ２１立下り時点で、ステップＳ６１によりＭＡ１５：０に転送開始アドレスがアサインされたマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）の内容を転送、保持しメモリのアドレスを確定する。
その後、親基板はステップＳ４３によりＴＲＧ２１を立ち上げる。
【００３１】
＜Ｔ１２期間＞
Ｔ１２期間で親基板は、ステップＳ４４を実行しライトデータ１をマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に出力する。
そして、親基板は子基板にデータの送出を知らせるため、ステップＳ４５によりＴＲＧ２１を立ち下げる。
この時点で子基板は、ステップＳ６２により転送中であることを確認するとともに、ステップＳ６３によりＴＲＧ２１が立ち下がったことを検出する。
そして、ステップＳ６４によりメモリにＭＡ１５：０（２８）経由で親基板の要求アドレスを出力する。
親基板は子基板にデータの取り込みを知らせるため、ステップＳ４６によりＴＲＧ２１を立ち上げ、子基板に対するデータ１のライトを要求する。
子基板ではＴＲＧ２１の立上がりをステップＳ６５で検出し、ステップＳ６６を実行し、セパレータ２６によりライトデータ１をＭＤ１５：０（２９）に出力し、ステップＳ６７によりメモリにライトを実行する。
その後、次アドレスの準備をするためステップＳ６８にて、インクリメントした値を求めステップＳ６２へ戻る。
【００３２】
＜Ｔ１３期間＞
Ｔ１３期間で親基板はステップＳ４７を実行し、ライトデータ２をマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に出力する。
親基板は子基板にデータの送出を知らせるため、ステップＳ４８によりＴＲＧ２１を立ち下げる。
この時点で子基板はステップＳ６２、Ｓ６３によりＴＲＧ２１が立ち下がったことを検出し、ステップＳ６４によりメモリにＭＡ１５：０（２８）経由で親基板の転送開始アドレスとステップＳ６８で準備したインクリメント値との加算値（ＴＲＧ２１の立ち下がりに応じてインクリメントしたアドレス）を次転送用アドレスとし、ＭＡ１５：０（２８）に出力し、ステップＳ６５に移行する。
ここで、転送開始アドレスをインクリメントすることにより得られる次転送用アドレスとしては、転送開始アドレスが「０００」なら、次転送用アドレスが「００１」となり、その次の次転送用アドレスが「０００」に＋２を行った「００２」となるように連続して生成される。
親基板は子基板にデータの取り込みを知らせるためステップＳ４９によりＴＲＧ２１を立ち上げ、子基板に対するデータ２のライトを要求する。
子基板ではＴＲＧ２１の立上がりをステップＳ６５で検出し、ステップＳ６６を実行しライトデータ２をＭＤ１５：０（２９）に出力し、ステップＳ６７によりメモリにライトを実行する。
その後、次アドレスの準備をするためステップＳ６８を実行してステップＳ６２へ戻る。
【００３３】
＜Ｔ１４期間＞
Ｔ１４期間で親基板はステップＳ５０を実行し、ライトデータ３をマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に出力する。
親基板は子基板にデータの送出を知らせるため、ステップＳ５１によりＴＲＧ２１を立ち下げる。
この時点で子基板はステップＳ６２、Ｓ６３によりＴＲＧ２１が立ち下がったことを検出し、ステップＳ６４によりメモリにＭＡ１５：０（２８）経由で親基板の要求アドレスとステップＳ６８で準備したインクリメント値との加算値を次転送アドレスとして出力する。
親基板は子基板にデータの取り込みを知らせるためステップＳ５２によりＴＲＧ２１を立ち上げ、子基板に対するデータ３のライトを要求する。
子基板ではＴＲＧ２１の立上がりをステップＳ６５で検出し、ステップＳ６６を実行しライトデータ３をＭＤ１５：０（２９）に出力し、ステップＳ６７によりメモリにライトを実行する。
その後、次アドレスの準備をするため、ステップＳ６８を実行してステップＳ６２へ戻る。
【００３４】
＜Ｔ１５期間＞
Ｔ１５期間で親基板はステップＳ５３を実行し、ライトデータ４をマルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に出力する。
親基板は子基板にデータの送出を知らせるため、ステップＳ５４によりＴＲＧ２１を立ち下げる。
この時点で子基板はステップＳ６２、Ｓ６３によりＴＲＧ２１が立ち下がったことを検出し、ステップＳ６４によりメモリにＭＡ１５：０（２８）経由で親基板の要求アドレスとステップＳ６８で準備したインクリメント値との加算値を次アドレスとして出力する。
親基板は子基板にデータの取り込みを知らせるため、ステップＳ５４によりＴＲＧ２１を立ち上げ、子基板に対するデータ４のライトを要求する。
子基板ではＴＲＧ２１の立上がりをステップＳ６５で検出し、ステップＳ６６を実行しライトデータ４をＭＤ１５：０（２９）に出力し、ステップＳ６７によりメモリにライトを実行する。
その後、次アドレスの準備をするためステップＳ６８を実行してステップＳ６２へ戻る。
親基板はＴＲＧ２１立ち上げ後、ステップＳ５６によりデータ出力を停止し、ステップＳ５７によりＦＲＡＭＥ２２とＷＲＬ２３をＨにし、ライト転送の完了をする。
子基板ではステップＳ６２でライト転送の完了を検出しライト処理を完了する。
【００３５】
この実施の形態１では、ＴＲＧ２１の立下がりエッジを使用して子基板のセパレータ２６でＭＡ１５：０（２８）を生成する。
そのため、親局からバスを介してリードライトのためのアドレスを処理の度に送信する必要がなく、下位アドレスの削減を実現しかつ少ない信号線で大量の連続転送が実現できる効果を奏する。
また、従来、アドレス信号の送出に使用していたバスの部分を削減でき、回路実装が簡略ができ、製造コスト、バス基板の小型軽量化が図る事ができる。
つまり、本実施の形態によればデータ転送において信号線を減らしながらも安定した転送を実現できる。
また、本実施の形態のＴＲＧ２１とアドレス／データバスは位相管理されておりデータアドレスの切り替わりに所定のマージンを持っているので、データの取りこぼしが少ない。
【００３６】
実施の形態２．
実施形態２のシステム構成は、第１図で示したシステム構成と同一である。
第９図は、実施の形態２の子基板の内部構成を示す図である。
図において、２１はデータ転送バス３のライトタイミング／リードタイミングを示すトリガ信号（ＴＲＧ）であり、親基板内で内部クロック２０の立ち上がりに応じて、立ち下がり／立ち上がり／立ち上がりの継続といった位相を持った状態で生成されている。
２２はデータ転送バス３の転送中を示すＦＲＡＭＥ、２３データ転送バス３がライト動作を示すＷＲＬ、２４はデータ転送バス３がリード動作を示すＲＤＬ、２５はアドレス信号とデータ信号を時分割で共有するマルチプレクスバスＡ１５：０／Ｄ１５：０、２６Ａは本実施形態２を実現するセパレータであり、ＴＲＧ２１に合わせてアドレス、アイドル（転送方向切替え等）、データ送受信それぞれのステータスを示す信号を作り、信号を切換えるものである。
【００３７】
２７はデータ転送内容を記憶するメモリ、２８はセパレータ２６Ａとメモリ２７間を接続するアドレスバスＭＡ１５：０、２９はセパレータ２６Ａとメモリ２７間を接続するデータバスＭＤ１５：０、３０はセパレータ２６Ａとメモリ２７間を接続するメモリ書き込み信号ＭＷＲＬ、３１はセパレータ２６Ａとメモリ２７間を接続するメモリリード信号ＭＲＤＬ、３２はＣＬＫ２０の立ち上がりを３回カウントしトグルするサイクル信号としてのＰＨＡＳＥ信号である。
セパレータ２６Ａは、自基板の転送有無を検出するため、ＦＲＡＭＥ２２＝ＬかつＡ１５：０＝自アドレスが成立するまで待機し、本条件が成立すると、データ転送が読み出しか書き込みかを判断するため、ＷＲＬ＝Ｌ（書き込み）、ＲＤＬ＝Ｌ（読み出し）のどちらかを検出する。
ＲＤＬ＝Ｌの時はリード処理を実施し、ＷＲＬ＝Ｌの時はライト処理を実行する。
そして、リード処理またはライト処理を完了したら、転送完了処理を実行し一連の転送処理を完了する。
【００３８】
―リード処理―
次に、リード処理に関して第１０図、第１１図、第１２図により説明する。
第１０図は、本実施の形態でのリード処理における各信号の時系列な動作を示すタイミングチャートである。
第１１図は、本実施の形態での親基板のリード処理の流れを示したフローチャートである。
第１２図は、本実施の形態での子基板のセパレータのリード処理の一連の流れを示したフローチャートである。
【００３９】
＜Ｔ２１期間＞
親基板は、リード処理が必要となると、Ｔ２１期間にてステップＳ７１により、ＣＬＫ２０の立ち上がりに伴い、転送中を意味するＦＲＡＭＥ２２をＬにアサイン、読み出し転送を意味するＲＤＬ２４をＬにアサイン、マルチブレクスバスＡ１５：０／Ｄ１５：０（２５）に転送開始アドレスをアサインする。
さらに一回目のＴＲＧ２１を示すＰＨＡＳＥ３２をＬにアサインする。
一方、子基板はＡ１５：０＝自アドレスの成立による自局へのリード処理を検出すると、Ｔ２１期間のＴＲＧ２１立下り時点で、ステップＳ８１によりＭＡ１５：０（２８）にＡ１５：０／Ｄ１５：０（２５）の内容を転送し、メモリのアドレスを確定する。
その後、親基板はＴＲＧ２１を立ち上げる。
【００４０】
＜Ｔ２２期間＞
Ｔ２２期間では、親基板ではステップＳ７２を実行してアドレスの出力を停止すると共に２回目のＴＲＧ２１発生を示すため、ＰＨＡＳＥ３２をＬからＨへトグルし、転送方向を出力から入力に切り替え、その後、ＴＲＧ２１を立ちあげる。
子基板では、ステップＳ８２を実行し、ＡＤ１５：０／Ｄ１５：０の転送方向を切替える。
【００４１】
＜Ｔ２３期間＞
Ｔ２３期間では、親基板がＰＨＡＳＥ３２をトグルしＴＲＧ２１を立ち下げる。
一方、子基板は、ステップＳ８３を実行し、転送中であることを確認すると共に、ステップＳ８４でＰＨＡＳＥ３２がトグルしたことを確認すると共にＴＲＧ２１の立下がりを検出する。
本処理によりＰＨＡＳＥ３２がトグルしてＴＲＧ２１が立ち下がるまで次の処理へは移行しない。
ＴＲＧ２１の立ち下がりを検出した子基板は、ステップＳ８５によりメモリに親基板から指定された開始アドレスを出力し、ステップＳ８６でＭＲＤＬ３１を操作しメモリリードを実行し、ステップＳ８７によりＡ１５：０／Ｄ１５：０（２５）にデータ１を出力する。
親基板は、ＴＲＧ２１を立ち上げると同時に、ステップＳ７４のＡ１５：０／Ｄ１５：０（２５）のデータ１を取り込みリード処理を実行する。
子基板はＰＨＡＳＥ３２が自身の立下がり時から変わっていないこととＴＲＧ２１の立上がりにより、ステップＳ８９を実行しＡ１５：０／Ｄ１５：０（２５）へのデータ出力停止し、ステップＳ９０により次転送用アドレスの準備をすべく、インクリメント値を求める。
ここでＴＲＧ２１にノイズが重畳されＴＲＧ２１が立ち下がってもＰＨＡＳＥ３２がトグルしていないので、子基板はステップＳ８４を通過できず、次のデータを誤出力することはない。逆にＰＨＡＳＥ３２にノイズが重畳してもＴＲＧ２１が立ち下がらなければ子基板は、ステップＳ８４を処理しないので同様にステップＳ８４を通過できず、ノイズに対して次の動作を実行しない。
【００４２】
＜Ｔ２４期間＞
Ｔ２４期間で親基板は、ＰＨＡＳＥ３２をトグルしＴＲＧ２１を立ち下げる。子基板はステップＳ８３を実行し、転送中であることを確認すると共に、ステップＳ８４でＰＨＡＳＥ３２がトグルしたことを確認すると共にＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ８５によりメモリに親基板から指定された開始アドレスと、ステップＳ９０で準備したインクリメント値との加算結果を次転送用アドレスとして出力し、ステップＳ８６でメモリリードを実行し、ステップＳ８７によりＡ１５：０／Ｄ１５：０（２５）にデータ２を出力する。
親基板はＴＲＧ２１を立ち上げると同時にステップＳ７５を実行し、Ａ１５：０／Ｄ１５：０（２５）のデータ２を取り込みリード処理を実行する。
子基板はＰＨＡＳＥ３２が自身の立下がり時から変わっていないこととＴＲＧ２１の立上がりによりステップＳ８９を実行しＡ１５：０／Ｄ１５：０（２５）への出力停止し、ステップＳ９０により次転送用アドレスの準備を実行する。
【００４３】
＜Ｔ２５期間＞
Ｔ２５期間で親基板は、ＰＨＡＳＥ３２をトグルしＴＲＧ２１を立ち下げる。子基板はステップＳ８３を実行し、転送中であることを確認すると共に、ステップＳ８４でＰＨＡＳＥ３２がトグルしたことを確認すると共にＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ８５によりメモリに親基板から指定された開始アドレスと、ステップＳ９０で準備したインクリメント値との加算結果を次転送アドレスとして出力し、ステップＳ８６でメモリリードを実行し、ステップＳ８７によりＡ１５：０／Ｄ１５：０（２５）にデータ３を出力する。
親基板はＴＲＧ２１を立ち上げると同時にステップＳ７６を実行し、Ａ１５：０／Ｄ１５：０（２５）のデータ３を取り込みリード処理を実行する。
子基板はＰＨＡＳＥ３２が自身の立下がり時から変わっていないこととＴＲＧ２１の立上がりによりステップＳ８９を実行しＡ１５：０／Ｄ１５：０（２５）への出力停止し、ステップＳ９０により次転送用アドレスの準備を実行する。
【００４４】
＜Ｔ２６期間＞
Ｔ２６期間で親基板は、ＰＨＡＳＥ３２をトグルしＴＲＧ２１を立ち下げる。子基板はステップＳ８３を実行し、転送中であることを確認すると共に、ステップＳ８４でＰＨＡＳＥ３２がトグルしたことを確認すると共にＴＲＧ２１の立下がりを検出する。
ＴＲＧ２１を検出した子基板は、ステップＳ８４によりメモリに親基板から指定された開始アドレスと、ステップＳ９０で準備したインクリメント値との加算結果を次転送アドレスとして出力し、ステップＳ８６でメモリリードを実行し、ステップＳ８７によりＡ１５：０／Ｄ１５：０（２５）にデータ４を出力する。
親基板はＴＲＧ２１を立ち上げると同時にステップＳ７７を実行しＡ１５：０／Ｄ１５：０（２５）のデータ４を取り込みリード処理を実行する。
子基板はＰＨＡＳＥ３２が自身の立下がり時から変わっていないこととＴＲＧ２１の立上がりによりステップＳ８９を実行しＡ１５：０／Ｄ１５：０（２５）への出力停止し、ステップＳ９０により次転送用アドレスの準備を実行する。
【００４５】
＜Ｔ２７期間＞
親基板は転送終了を指示するためステップＳ７８を実行し、ＦＲＡＭＥ２２とＲＤＬ２４とＰＨＡＳＥ３２をＨにアサインする。
子基板はステップＳ８３でＦＲＡＭＥ２２＝Ｈを検出し、リード処理を完了する。
【００４６】
―ライト処理―
次にライト処理について第１３図、第１４図、第１５図を用いて説明する。
第１３図は、ライト処理における各信号の時系列な動作を示すタイミングチャートである。
第１４図は、親基板のライト処理の一連の流れを示したフローチャートである。
第１５図は、子基板のライト処理の流れを示したフローチャートである。
【００４７】
＜Ｔ３１期間＞
親基板は、ライト処理が必要となると、Ｔ３１期間にてステップＳ９１により、ＣＬＫ２０の立ち上がりに伴い、転送中を意味するＦＲＡＭＥ２２をＬにアサイン、書き込み転送を意味するＷＲＬ２３をＬにアサイン、マルチプレクスバスＡ１５：０／Ｄ１５：０（２５）に開始アドレスをアサインすると共に、一回目のＴＲＧ２１を示すＰＨＡＳＥ３２をＬにアサインする。
そして、前述各信号を出力した親基板はＴＲＧ２１を立ち下げる。
一方、子基板はＡ１５：０＝自アドレスの成立による自局へのライト転送を検出し、ステップＳ１０１によりＭＡ１５：０に転送開始アドレスがアサインされたマルチブレクスバスＡ１５：０／Ｄ１５：０（２５）の内容を転送、保持しメモリのアドレスを確定する。
その後、親基板はＴＲＧ２１を立ち上げる。
【００４８】
＜Ｔ３２期間＞
Ｔ３２期間で親基板は、ステップＳ９２を実行し、ＰＨＡＳＥ３２をトグルするとともにライトデータ１をＡ１５：０／Ｄ１５：０（２５）に出力する。
そして、親基板は子基板にデータの送出を知らせるため、引き続きＴＲＧ２１を立ち下げる。
子基板は、ステップＳ１０２により転送中であることを確認するとともに、ステップＳ１０３によりＰＨＡＳＥ３２がトグルし、ＴＲＧ２１が立ち下がったことを検出し、ステップＳ１０４によりメモリにＭＡ１５：０（２８）経由で親基板の要求アドレスを出力する。
【００４９】
親基板は次にＴＲＧ２１を立ち上げ、子基板に対するデータ１のライトを要求する。
子基板ではＰＨＡＳＥ３２がＴＲＧ２１の立下がり時から変化していなくかつＴＲＧ２１の立上がりをステップＳ１０５で検出し、ステップＳ１０６を実行しライトデータ１をＭＤ１５：０に出力し、ステップＳ１０７によりＭＷＲＬ３０を操作しメモリにライトを実行する。その後、ステップＳ１０８にて、次アドレスの準備をすべくインクリメント値を求め、ステップＳ１０２へ戻る。
ここでＴＲＧ２１にノイズが重畳されＴＲＧ２１が立ち下がってもＰＨＡＳＥ３２がトグルしていないので子基板は、ステップＳ１０３を通過できず次のアドレスに誤ってデータを書き込むことは無い。逆にＰＨＡＳＥ３２にノイズが重畳してもＴＲＧ２１が立ち下がらなければ子基板は、ステップＳ１０３を処理しないので、子基板はステップＳ１０４以降の動作を実行しない。
【００５０】
＜Ｔ３３期間＞
Ｔ３３期間で親基板は、ステップＳ９３を実行し、ＰＨＡＳＥ３２をトグルするとともにライトデータ２をＡ１５：０／Ｄ１５：０（２５）に出力する。
そして、親基板は子基板にデータの送出を知らせるため、親基板は引き続きＴＲＧ２１を立ち下げる。
この時点で子基板は、ステップＳ１０２により転送中であることを確認するとともに、ステップＳ１０３によりＰＨＡＳＥ３２がトグルしＴＲＧ２１が立ち下がったことを検出し、ステップＳ１０４によりメモリにＭＡ１５：０（２８）経由で親基板の転送開始アドレスとステップＳ１０８で準備したインクリメント値の加算値を次転送アドレスとして出力する。
親基板は次にＴＲＧ２１を立ち上げ、子基板に対するデータ２のライトを要求する。
子基板ではＰＨＡＳＥ３２がＴＲＧ２１の立下がり時から変化していなくかつＴＲＧ２１の立上がりをステップＳ１０５で検出し、ステップＳ１０６を実行しライトデータ２をＭＤ１５：０に出力し、ステップＳ１０７によりメモリにライトを実行する。
その後、次アドレスの準備をするためステップＳ１０８を実行し、ステップＳ１０２へ戻る。
【００５１】
＜Ｔ３４期間＞
Ｔ３４期間で親基板は、ステップＳ９４を実行し、ＰＨＡＳＥ３２をトグルするとともにライトデータ３をＡ１５：０／Ｄ１５：０（２５）に出力する。
そして、親基板は子基板にデータの送出を知らせるため、引き続きＴＲＧ２１を立ち下げる。
この時点で子基板は、ステップＳ１０２により転送中であることを確認するとともに、ステップＳ１０３によりＰＨＡＳＥ３２がトグルしＴＲＧ２１が立ち下がったことを検出し、ステップＳ１０４によりメモリにＭＡ１５：０（２８）経由で親基板の転送開始アドレスと、ステップＳ１０８で準備したインクリメント値との加算値を次転送アドレスとして出力する。
親基板は次にＴＲＧ２１を立ち上げ子基板に対するデータ３のライトを要求する。
子基板ではＰＨＡＳＥ３２がＴＲＧ２１の立下がり時から変化していなくかつＴＲＧ２１の立上がりをステップＳ１０５で検出し、ステップＳ１０６を実行し、ライトデータ３をＭＤ１５：０に出力し、ステップＳ１０７によりメモリにライトを実行する。
その後次アドレスの準備をするためステップＳ１０８を実行し、ステップＳ１０２へ戻る。
【００５２】
＜Ｔ３５期間＞
Ｔ３５期間で親基板は、ステップＳ９５を実行し、ＰＨＡＳＥ３２をトグルするとともにライトデータ２をＡ１５：０／Ｄ１５：０（２５）に出力する。
そして、親基板は子基板にデータの送出を知らせるため、親基板は引き続きＴＲＧ２１を立ち下げる。
この時点で子基板は、ステップＳ１０２により転送中であることを確認するとともに、ステップＳ１０３によりＰＨＡＳＥ３２がトグルしＴＲＧ２１が立ち下がったことを検出し、ステップＳ１０４によりメモリにＭＡ１５：０（２８）経由で親基板の転送開始アドレスとステップＳ１０８で準備したインクリメント値との加算値を次転送アドレスとして出力する。
親基板は次にＴＲＧ２１を立ち上げ、子基板に対するデータ２のライトを要求する。
子基板ではＰＨＡＳＥ３２がＴＲＧ２１の立下がり時から変化していなくかつＴＲＧ２１の立上がりをステップＳ１０５で検出し、ステップＳ１０６を実行しライトデータ２をＭＤ１５：０に出力し、ステップＳ１０７によりメモリにライトを実行する。
その後、次アドレスの準備をするためステップＳ１０８を実行し、ステップＳ１０２へ戻る。
親基板はＴＲＧ２１立ち上げ後、ステップＳ９６によりＰＨＡＳＥ３２とデータ出力を停止し、ステップＳ９７によりＦＲＡＭＥ２２とＷＲＬ２３、ＰＨＡＳＥ３２をＨにし、ライト転送処理を完了する。
子基板ではステップＳ１０２でライト転送の完了を検出し、ライト処理を完了する。
【００５３】
この実施の形態２は、ＴＲＧ２１の立下がり、立上がり検出時にＰＨＡＳＥ３２のトグル状態と組み合わせて検出するので、上述した実施の形態１の効果に加え、ＴＲＧ２１にクロストークや反射など外乱が発生しても子基板のセパレータ２６ＡでのＭＡ１５：０生成に対する誤動作を防ぐことができ少ない信号線で大量の連続したデータ転送を外乱に対して安定に実行することができる。
【産業上の利用可能性】
【００５４】
以上のように、本発明にかかるデータ転送方法は、少ない信号線によりスキューや反射といった連続データ転送を実行する際に誤動作の原因となる各種外乱に対して安全にデータ転送を実行するデータ転送において用いられるのに適している。
【図面の簡単な説明】
【００５５】
【図１】第１図は、実施の形態１のデータ転送に関するシステム構成を示すシステム構成図である。
【図２】第２図は、子基板の内部構成を示す図である。
【図３】第３図は、リード処理における各信号の時系列な動作を示すタイミングチャートである。
【図４】第４図は、親基板のリード処理の一連の流れを示したフローチャートである。
【図５】第５図は、子基板のリード処理の流れを示したフローチャートである。
【図６】第６図は、ライト処理における各信号の時系列な動作を示すタイミングチャートである。
【図７】第７図は、親基板のライト処理の流れを示したフローチャートである。
【図８】第８図は、子基板のライト処理の流れを示したフローチャートである。
【図９】第９図は、実施の形態２の子基板の内部構成を示す図である。
【図１０】第１０図は、リード処理における各信号の時系列な動作を示すタイミングチャートである。
【図１１】第１１図は、親基板のリード処理の一連の流れを示したフローチャートである。
【図１２】第１２図は、子基板のリード処理の流れを示したフローチャートである。
【図１３】第１３図は、ライト処理における各信号の時系列な動作を示すタイミングチャートである。
【図１４】第１４図は、親基板のライト処理の一連の流れを示したフローチャートである。
【図１５】第１５図は、子基板のライト処理の流れを示したフローチャートである。
【図１６】第１６図は、従来のデータ転送に関するシステム構成を示すシステム構成図である。
【図１７】第１７図は、従来の子基板の内部構成を示す図である。
【図１８】第１８図は、セパレータの内部処理を示すフローチャートである。
【図１９】第１９図は、従来のリード処理における各信号の時系列な動作を示すタイミングチャートである。
【図２０】第２０図は、従来の親基板のリード処理の一連の流れを示したフローチャートである。
【図２１】第２１図は、従来の子基板のリード処理の一連の流れを示したフローチャートである。
【図２２】第２２図は、従来のライト処理における各信号の時系列な動作を示すタイミングチャートである。
【図２３】第２３図は、従来の親基板のライト処理の一連の流れを示したフローチャートである。
【図２４】第２４図は、従来の子基板のライト処理の一連の流れを示したフローチャートである。
【図１】
0004306168.tif 000002
【図２】
0004306168.tif 000003
【図３】
0004306168.tif 000004
【図４】
0004306168.tif 000005
【図５】
0004306168.tif 000006
【図６】
0004306168.tif 000007
【図７】
0004306168.tif 000008
【図８】
0004306168.tif 000009
【図９】
0004306168.tif 000010
【図１０】
0004306168.tif 000011
【図１１】
0004306168.tif 000012
【図１２】
0004306168.tif 000013
【図１３】
0004306168.tif 000014
【図１４】
0004306168.tif 000015
【図１５】
0004306168.tif 000016
【図１６】
0004306168.tif 000017
【図１７】
0004306168.tif 000018
【図１８】
0004306168.tif 000019
【図１９】
0004306168.tif 000020
【図２０】
0004306168.tif 000021
【図２１】
0004306168.tif 000022
【図２２】
0004306168.tif 000023
【図２３】
0004306168.tif 000024
【図２４】
0004306168.tif 000025