(57)【特許請求の範囲】
【請求項１】
入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、
前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリと
を有する多重化装置。
【請求項２】
前記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第１制御データと、
前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第２制御データと、
前記第１制御データと第２制御データとを仮想的に接続する仮想制御データとを有する請求項１記載の多重化装置。
【請求項３】
前記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定することを特徴とする請求項１記載の多重化装置。
【請求項４】
前記メモリは、前記時分割スイッチの接続動作の設定をするとき、前記端末装置及び回線を仮想的に接続する仮想伝送路のアドレスを設定することを特徴とする請求項３記載の多重化装置。
【請求項５】
前記メモリは、前記時分割スイッチの接続動作を制御するとき、仮想制御データを利用して前記仮想的に接続される実制御データを検出することを特徴とする請求項１記載の多重化装置。
【請求項６】
前記実制御データ及び仮想制御データを設定する設定手段を更に有する請求項１記載の多重化装置。
【請求項７】
入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチの実際の接続動作を制御するための実制御データを設定する段階と、
前記時分割スイッチの仮想的な接続動作を制御するための仮想制御データを設定する段階と、
前記実制御データ及び仮想制御データを仮想的に接続する段階と、
前記仮想制御データを消去して接続された実制御データを検出する段階と
を有する多重化方法。
【請求項８】
データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定する段階と、
前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定する段階と、
前記仮想アドレスを利用して前記端末装置のアドレスと回線のアドレスとを仮想的に接続する段階と、
前記仮想アドレスを消去して接続された端末装置のアドレス及び回線のアドレスを検出する段階と
を有する多重化方法。
【請求項９】
入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、
前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリと
を有する多重化装置を含むネットワーク。
【請求項１０】
前記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第１制御データと、
前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第２制御データと、
前記第１制御データと第２制御データとを仮想的に接続する仮想制御データとを有する多重化装置を含む請求項９記載のネットワーク。
【請求項１１】
前記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想伝送路のアドレスを設定することを特徴とする多重化装置を含む請求項９記載のネットワーク。
【発明の詳細な説明】
技術分野
本発明は、多重化方法及び多重化装置並びにその多重化装置を含むネットワークに係り、特に複数のデータを多重化し、任意の回線を選択して出力する多重化方法及び多重化装置並びにその多重化装置を含むネットワークに関する。
背景技術
時分割スイッチ（以下、ＴＳＷという）は、複数のデータを多重化する多重化処理を行なうだけでなく、多重化されたデータを選択した任意の回線に出力するクロスコネクト処理を行なうことが多くなっている。
図１は、多重化装置１０の一例の構成図を示す。従来の多重化装置１０は、端末装置から供給される低速データを多重化して伝送路２８に出力する低速多重化部２０と、伝送路２８を介して供給されるデータをクロスコネクト処理するクロスコネクト部３０とを含む構成である。
低速多重化部２０及びクロスコネクト部３０は、端末装置，回線，及び伝送路２８にアドレスを割り振り、そのアドレス間の対応関係を記述したアクセスコントロールメモリ（以下、ＡＣＭという）２５，３３を夫々有している。このＡＣＭ２５，３３を利用してＴＳＷ２４，３２は多重化処理及びクロスコネクト処理を行なっていた。
また、近年の技術進歩により、高速，大容量のＴＳＷが安価に実現できるようになってきている。したがって、図１のＴＳＷ２４，３２を一のＴＳＷに置き換えた構成も可能である。
図２は、多重化装置１２の他の一例の構成図を示す。図２の多重化装置１２は、ＴＳＷ２４，３２を一のＴＳＷ４０に置き換えることにより低速多重化部２０及びクロスコネクト部３０を一の構成部分にまとめている。なお、ＡＣＭ４２は、端末装置及び回線にアドレスを割り振り、そのアドレス間の対応関係を記述していた。
しかしながら、図１の多重化装置１０は、二つのＴＳＷ２４，３２が必要であるため、遅延が増加するという問題があった。また、二つのＡＣＭ２５，３３が必要となるため、ＡＣＭ２５，３３の連携が取れていなければ処理が正確に行なえないという問題があった。
一方、図２の多重化装置１２は、一のＴＳＷ４０及びＡＣＭ４２により構成されているため図１の多重化装置１０で問題であった遅延及び連携の問題が生じない。しかし、回線運用上、多重化処理及びクロスコネクト処理を区別した方がユーザにとって管理しやすいという問題があった。つまり、ユーザが回線運用を行なう場合、二つのＴＳＷにより多重化処理及びクロスコネクト処理を区別した方が管理がしやすかった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、時分割スイッチの処理を制御するデータを仮想的に２段構成とし、時分割スイッチの処理の管理を容易にすることができる多重化方法及び多重化装置並びにその多重化装置を含むネットワークを提供することを目的とする。
そこで、上記課題を解決するため、本発明の多重化装置は、入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリとを有するように構成される。
このように、メモリに記録しているデータを実制御データ及び仮想制御データの２段構成とすることにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能となる。したがって、時分割スイッチの処理の管理が容易になると共に、経済的な多重化装置が実現できる。
また、本発明の多重化装置は、上記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第１制御データと、前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第２制御データと、前記第１制御データと第２制御データとを仮想的に接続する仮想制御データとを有する構成としてもよい。
このように、メモリに記録する実制御データを第１制御データと第２制御データとに分離することにより、多重化処理を行なう第１の時分割スイッチと多重化されたデータを出力する第２の時分割スイッチとが存在するように多重化装置を制御することが可能となる。
また、本発明の多重化装置は、上記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定する構成としてもよい。
このように、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、更に、端末装備及び回線を仮想的に接続するための仮想アドレスを設定することにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能となる。
また、本発明の多重化装置は、上記メモリは、前記時分割スイッチの接続動作の設定をするとき、前記端末装置及び回線を仮想的に接続する仮想伝送路のアドレスを設定する構成としてもよい。
このように、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、更に、端末装備及び回線を仮想的に接続するための仮想伝送路のアドレスを設定することにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能となる。
また、本発明の多重化装置は、上記メモリは、前記時分割スイッチの接続動作を制御するとき、仮想制御データを利用して前記仮想的に接続される実制御データを検出する構成としてもよい。
このように、仮想制御データを利用して仮想的に接続された実制御データを検出し、その検出された実制御データに従って時分割スイッチの接続動作を制御することにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能となる。
また、本発明の多重化装置は、前記実制御データ及び仮想制御データを設定する設定手段を更に有する構成としてもよい。
このように、設定手段を有することにより実制御データ及び仮想制御データを容易に設定することが可能である。
また、本発明の多重化方法は、入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチの実際の接続動作を制御するための実制御データを設定する段階と、前記時分割スイッチの仮想的な接続動作を制御するための仮想制御データを設定する段階と、前記実制御データ及び仮想制御データを仮想的に接続する段階と、前記仮想制御データを消去して接続された実制御データを検出する段階とを有するように構成される。
このように、設定する制御データを実制御データ及び仮想制御データの２段構成とすることにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能となる。したがって、時分割スイッチの処理の管理が容易になると共に、経済的な多重化装置が実現できる。
また、本発明の多重化方法は、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定する段階と、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定する段階と、前記仮想アドレスを利用して前記端末装置のアドレスと回線のアドレスとを仮想的に接続する段階と、前記仮想アドレスを消去して接続された端末装置のアドレス及び回線のアドレスを検出する段階とを有するように構成される。
このように、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、その端末装置のアドレスと回線のアドレスとを仮想的に接続する仮想アドレスを設定することにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能となる。
また、本発明のネットワークは、入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリとを有する多重化装置を含むように構成される。
このように、メモリに記録しているデータを実制御データ及び仮想制御データの２段構成とする多重化装置を有することにより、経済的な多重化装置が実現でき、結果として経済的なネットワークが実現できる。
また、本発明のネットワークは、上記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第１制御データと、前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第２制御データと、前記第１制御データと第２制御データとを仮想的に接続する仮想制御データとを有する構成としてもよい。
このように、メモリに記録する実制御データを第１制御データと第２制御データとに分離することにより、多重化処理を行なう第１の時分割スイッチと多重化されたデータを出力する第２の時分割スイッチとが存在するように多重化装置を制御することが可能となり、経済的な多重化装置が実現できる。したがって、経済的なネットワークが実現できる。
また、本発明のネットワークは、上記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想伝送路のアドレスを設定することを特徴とする多重化装置を含む構成としてもよい。
このように、端末装置のアドレスと回線のアドレスとを仮想的に接続する仮想伝送路のアドレスを設定することにより、２つの時分割スイッチを設定するように１つの時分割スイッチを設定することが可能な多重化装置を実現でき、結果として経済的なネットワークが実現できる。
発明を実施するための最良の形態
以下、本発明の実施の形態について図面に基づいて説明する。
最初に、ＴＳＷの処理について簡単に説明する。図３は、ＴＳＷ５０の動作を説明する一例の図を示す。図３（Ａ）において、１周期が４タイムスロットで構成されるデータが入力共通線からＴＳＷ５０に供給されている。なお、ＴＳＷ５０に供給されるデータは、「Ａ，Ｂ，Ｃ，Ｄ，Ａ，Ｂ，Ｃ，Ｄ，・・」の順番に供給されているものとする。
図３（Ｂ）に示すように、ＴＳＷ５０に供給されたデータはアドレスカウンタ５４に従ってスイッチングされてタイムスロット毎にデータメモリ５２に書き込まれる。そして、データメモリ５２に書き込まれたデータはアクセスコントロールメモリ（以下、ＡＣＭという）５６に予め設定されているデータに従ってデータメモリ５２から出力共通線に読み出される。
具体的には、ＴＳＷ５０に供給されたデータは、「Ａ，Ｂ，Ｃ，Ｄ」の順番にデータメモリ５２に書き込まれ、ＡＣＭ５６に設定されているデータに従って、「Ｄ，Ａ，Ｂ，Ｃ」の順番に読み出される。このように、ＡＣＭ５６に予め設定されているデータに従ってデータメモリ５２に書き込まれているデータを読み出すことによりタイムスロットの並び替えを実現している。
次に、本発明の多重化装置の構成について図４を参照して説明する。図４は、本発明の多重化装置１００の一実施例の構成図を示す。
図４の多重化装置１００は、チャネル盤１０１〜１０３，ＴＳＷ１１０，ＡＣＭ１２０，及び多重ＩＦ盤１３１，１３２を含む構成である。チャネル盤１０１〜１０３は、例えば電話，端末装置等と接続されており、音声，データ等の低速信号が供給される。また、多重ＩＦ盤１３１，１３２は、例えば他の多重化装置等と回線を介して接続されている。
ＴＳＷ１１０は、チャネル盤１０１〜１０３から供給される低速信号を多重化処理後、クロスコネクト処理を行なって多重ＩＦ盤１３１，１３２に出力している。なお、ＴＳＷ１１０の処理は、ＡＣＭ１２０に記録されているアドレス等に従って行われる。
ＡＣＭ１２０は、実際に端末装置及び回線に割り振られたアドレスを書き込む実アドレスエリアと、ダミーのアドレスを書き込むダミーアドレスエリアとを有する構成である。更に、実アドレスエリア及びダミーアドレスエリアは低速多重設定エリアと、クロスコネクト設定エリアとを含む構成である。つまり、低速多重設定エリアの実アドレスエリア及びクロスコネクト設定エリアの実アドレスエリアは、ダミーアドレスエリアを介して設定されている。
このように、ダミーエリアを設けることにより、ＡＣＭのアドレスエリアを仮想的に２段構成とすることができ、実際には１つのＴＳＷを仮想的に２つのＴＳＷが直列に接続されているようにすることができる。具体的には、図４のＴＳＷ１１０が二つに分割され、その間にダミーの伝送路があるとみなすことが可能である。
したがって、端末装置からダミーの伝送路までの低速多重設定エリアの設定と、ダミーの伝送路から回線までのクロスコネクト設定エリアの設定とを組み合わせることにより実際の回線設定を得ることができる。
なお、ダミーアドレスエリアを介さないで実アドレスエリア間を直接接続する設定もあり得る。また、端末装置と端末装置との設定、及び回線と回線との設定も当然可能である。
次に、ＴＳＷの構成について図５を参照して更に詳細に説明する。図５は、ＴＳＷ１１０の一実施例の構成図を示す。ＴＳＷ１１０は、バッファメモリ１１１，１１３と、高速メモリ１１２とを含む構成である。
チャネル盤１０１〜１０３とＴＳＷ１１０とは、高速のバスＢで接続されていることが多く、バスＢと高速メモリ１１２との間に同期を取るためのバッファメモリ１１１を設けている。また、多重ＩＦ盤１３１，１３２とＴＳＷ１１０とは、高速のバスＢで接続されていることが多く、バスＢと高速メモリ１１２との間に同期を取るためのバッファメモリ１１３を設けている。
高速メモリ１１２の書き込み及び読み出し処理は、ＡＣＭ１２０に記録されている書き込みアドレス及び読み出しアドレスにより制御される。そして、ＡＣＭ１２０に記載されている書き込みアドレス及び読み出しアドレスは、Ｉ／Ｏ部１２２を介して接続される外部コンソール１２４を利用して設定される。なお、外部コンソール１２４は、多重化装置１００自体にキーボード及びディスプレイを有する構成としてもよいし、外部に別のメンテナンス用コンソールを有する構成としてもよい。
次に、図６及び図７を参照して多重化装置１００の動作について説明する。図６は、ＡＣＭ１２０に記録されるアドレスの一例の構成図を示す。図７は、本発明の多重化装置１００の処理を説明する一実施例のフローチャートを示す。
図６に示すように、ＡＣＭ１２０は低速多重エリア１４０と、仮想パッチエリア１４２と、クロスコネクトエリア１４４とを含む。低速多重エリア１４０とクロスコネクトエリア１４４とに設定されている内容は、図７のフローチャートの処理に従って実際に接続する実設定１５０に置き換えられる。
図７のフローチャートにおいて、ステップＳ１０では例えば外部コンソール１２４から設定アドレスが入力される。ステップＳ１０に続いてステップＳ２０に進み、入力された設定アドレスが低速多重エリア１４０に対するものか否かを判定する。
低速多重エリア１４０に対するものであると判定すると（Ｓ２０においてＹＥＳ）、ステップＳ３０に進む。なお、低速多重エリア１４０に対するものでないと判定すると（Ｓ２０においてＮＯ）、ステップＳ４０に進む。
ステップＳ３０では、入力された設定アドレスが端末−端末間の設定アドレスか否かを判定する。端末−端末間の設定アドレスであると判定すると（Ｓ３０においてＹＥＳ）、ステップＳ６０に進む。また、端末−端末間の設定アドレスでないと判定すると（Ｓ３０においてＮＯ）、ステップＳ５０に進む。
ステップＳ４０では、入力された設定アドレスが回線−回線間の設定アドレスか否かを判定する。回線−回線間の設定アドレスであると判定すると（Ｓ４０においてＹＥＳ）、ステップＳ８０に進む。また、回線−回線間の設定アドレスでないと判定すると（Ｓ４０においてＮＯ）、ステップＳ５０に進む。
ステップＳ３０において入力された設定アドレスが端末−端末間の設定アドレスでないと判定した場合、及びステップＳ４０において入力された設定アドレスが回線−回線間の設定アドレスでないと判定した場合、ステップＳ５０に進み、ＡＣＭ１２０の低速多重エリア１４０，クロスコネクトエリア１４４に端末，回線の実アドレスが入力される。例えば、図６では端末ＤＴＥ１にアドレス「ａａａ」，回線ＥＥＥにアドレス「ｂｂｂ」が入力されている。
ステップＳ５０に続いてステップＳ７０に進み、仮想の伝送路に仮想アドレスを割り当てるための仮想パッチエリア情報が入力される。ステップＳ７０に続いてステップＳ９０に進み、低速多重エリア１４０，仮想パッチエリア１４２，及びクロスコネクトエリア１４４の設定アドレスを読み出す。
ステップＳ９０に続いてステップＳ１００に進み、Ｓ９０の処理により読み出された設定アドレスから仮想アドレスの内容が取り除かれる。そして、ステップＳ１００に続いてステップＳ１２０に進み、端末−回線間の実アドレスの設定がなされる。
なお、ステップＳ３０において、端末−端末間の設定アドレスであると判定すると（Ｓ３０においてＹＥＳ）、ステップＳ６０に進み、仮想アドレスを割り当てることなく端末の実アドレスが入力される。ステップＳ６０に続いてステップＳ１１０に進み、端末−端末間の実アドレスの設定がなされる。
また、ステップＳ４０において、回線−回線間の設定アドレスであると判定すると（Ｓ４０においてＹＥＳ）、ステップＳ８０に進み、仮想アドレスを割り当てることなく回線の実アドレスが入力される。ステップＳ８０に続いてステップＳ１３０に進み、回線−回線間の実アドレスの設定がなされる。
そして、ステップＳ１１０〜１３０に続いてステップＳ１４０に進み、実アドレスがＡＣＭ１２０に書き込まれ、ステップＳ１５０において回線接続が行われる。
次に、本発明の多重化装置１００を含むネットワークについて図８を参照して説明する。図８は、本発明の多重化装置１００を含むネットワークの一例の構成図を示す。
回線管理上、音声やデータ端末から供給される低速信号を多重する低速多重化装置と、ディジタルパスを構成するクロスコネクト装置とは別構成としたほうが管理しやすい。特に、図８に示すようなメッシュ状のネットワークになると、クロスコネクト装置による回線設定が重要になり、クロスコネクト装置による回線設定を低速多重処理の回線設定と切り離して作成することが必要になる。
なお、ネットワークの集中局において、ネットワーク全体の回線設定のデータを保有して障害等による迂回切替を行なうネットワークマネージメントシステムＮＭＳを設置する場合、同様にＡＣＭの設定データを分離することが可能である。
次に、本発明の多重化装置の構成について更に詳細に説明する。図９は、本発明の多重化装置２００の一実施例の詳細な構成図を示す。
図９の多重化装置２００は、ＡＣＭ２２２に記録されている設定データの書き替えをＲＡＭ２１１，ＣＰＵ２１２，及びＲＯＭ２１３で構成される装置制御部により行なう。ＣＰＵ２１２は、ＡＣＭ２２２に記録されている設定データを演算して実設定データ２２１を作成し、その実設定データを利用してＴＳＷ２１５の回線切替を行なう。
また、Ｉ／Ｏ−ＩＦ部２３０を介して接続されるＮＭＳ２４０は大容量のディスク２４１を有しているため、ネットワーク全体の設定データを保有し、必要に応じて構成ノードに設定データを配信したり、障害や事故に対して迂回切替処理を行なう。
以上のように、本発明では１台の多重化装置で仮想的に２台の多重化装置の役目を果たすことができ、回線管理を容易にすることができる。また、ＴＳＷの段数が減少するために経済的なネットワークの構成が可能となり、遅延の減少，音声品質の向上，データ応答の改善，スループロットの増加等が実現できる。
【図面の簡単な説明】
本発明の特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図１は、多重化装置の一例の構成図である。
図２は、多重化装置の他の一例の構成図である。
図３は、ＴＳＷの動作を説明する一例の図である。
図４は、本発明の多重化装置の一実施例の構成図である。
図５は、ＴＳＷの一実施例の構成図である。
図６は、ＡＣＭに記録されるアドレスの一例の構成図である。
図７は、本発明の多重化装置の処理を説明する一実施例のフローチャートである。
図８、本発明の多重化装置を含むネットワークの一例の構成図である。
図９、本発明の多重化装置の一実施例の詳細な構成図である。
【図１】
0004260395.tif 000002
【図２】
0004260395.tif 000003
【図３】
0004260395.tif 000004
【図４】
0004260395.tif 000005
【図５】
0004260395.tif 000006
【図６】
0004260395.tif 000007
【図７】
0004260395.tif 000008
【図８】
0004260395.tif 000009
【図９】
0004260395.tif 000010