(57)【特許請求の範囲】
【請求項１】
共通のバスに接続された複数のデバイスと、
前記デバイスのバスへのアクセスの優先順位を指定する信号を発生する優先順位指定手段と、
各前記デバイス及び前記優先順位指定手段に接続され、前記優先順位を指定する信号に応じて、バスへのアクセスを要求したデバイスのいずれかにアクセス許可を与えるバス・アービターと
を含み、
前記バス・アービターが、
２つのデバイスを１組とし、各組ごとに、
２つのデバイスから出力されたアクセス要求がそれぞれ入力される２つの入力端子と、
前記アクセス要求が入力されてから１クロック以内に２つのデバイスへアクセス許可をそれぞれ出力する２つの出力端子と、
２つのデバイスの一方又は両方からのアクセス要求を出力する第２出力端子と、
２つのデバイスの一方又は両方からのアクセス要求に対し、前記優先順位に基づいたアクセス許可が入力される第２入力端子と、
２つのデバイスからのアクセス要求の一方を、前記優先順位に基づいて選択する信号が前記優先順位指定手段から入力される第３入力端子と
を含み、
前記優先順位指定手段が、前記複数のデバイスの中の１つにある
バス調停システム。
【請求項２】
前記バス・アービターが、
２つの前記組を１グループとし、各グループごとに、
２つの組の前記第２出力端子からのアクセス要求がそれぞれ入力される２つの入力端子と、
２つの組の前記第２入力端子へのアクセス許可をそれぞれ出力する２つの出力端子と、
前記２つの組の一方又は両方からのアクセス要求を出力する第４出力端子と、
前記２つの組の一方又は両方からのアクセス要求に対し、前記優先順位に基づいたアクセス許可が入力される第４入力端子と、
２つの組からのアクセス要求の一方を、前記優先順位に基づいて選択する信号が入力される第５入力端子と
を含む請求項１のバス調停システム。
【請求項３】
前記グループが複数あると、２つのグループを更に１つのグループとし、
各グループに２つのグループ又は２つの組が含まれる請求項２のバス調停システム。
【請求項４】
前記バス・アービターが、各デバイスのアクセス要求の入力タイミングを揃える手段と、デバイスへのアクセス許可の出力タイミングを揃える手段と、を含む請求項１乃至請求項３のいずれかのバス調停システム。
【請求項５】
共通のバスに接続された複数のデバイスのバスへのアクセスの調停方法であって、
優先順位指定手段によって、各デバイスの優先順位を指定するステップと、
各デバイスからバスへのアクセスを要求するステップと、
バスへのアクセスを要求したデバイスの中から、前記優先順位に基づいてバスへのアクセスを許可するデバイスを選択するステップと、
前記選択されたデバイスへバスへのアクセスを許可するステップと
を含み、
前記選択するステップが、
２つのデバイスを１組とし、各組ごとに、
２つのデバイスの一方又は両方からのアクセス要求を検出するステップと、
前記２つのデバイスの一方を前記優先順位に基づいて選択するステップと、
前記アクセス要求を検出してから１クロック以内に前記２つのデバイスの一方又は両方からのアクセス要求に対し、前記優先順位に基づいてアクセスを許可するステップと
を含み、
前記各デバイスの優先順位を指定するステップが、前記複数のデバイスの中の１つに設けられた優先順位指定手段でおこなう
バス調停方法。
【請求項６】
前記２つのデバイスの一方を選択するステップが、
２つのデバイスの一方だけがバスへのアクセスを要求しているときは、アクセスを要求している方のデバイスを選択するステップと、
２つのデバイスの両方がバスへのアクセスを要求しているときは、前記優先順位の高い方のデバイスを選択するステップと
を含む請求項５のバス調停方法。
【請求項７】
前記選択するステップが、
２つの前記組を１グループとし、各グループごとに、
２つの組の一方又は両方へのアクセス要求を検出するステップと、
前記２つの組の一方又は両方へのアクセス要求に対し、前記優先順位に基づいてアクセスを許可するステップと、
前記２つの組みの一方を前記優先順位に基づいて選択するステップと
を含む請求項５又は請求項６のバス調停方法。
【請求項８】
前記２つの組の一方を指定するステップが、
２つの組の一方だけにバスへのアクセス要求が有るときは、アクセス要求の有る組を指定するステップと、
２つの組の両方にバスへのアクセス要求が有るときは、前記優先順位の最も高いデバイスが含まれる組を指定するステップと
を含む請求項７のバス調停方法。
【請求項９】
前記グループが複数あると、２つのグループを更に１つのグループとし、
各グループに２つのグループ又は２つの組が含まれる請求項７又は請求項８のバス調停方法。
【請求項１０】
前記アクセス要求を検出するタイミングを揃えるステップと、前記アクセスを許可するタイミングを揃えるステップと、を含む請求項５乃至請求項９のいずれかのバス調停方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のデバイスからバスへのアクセス要求が同時に発生した場合のバス調停システム及び方法に関し、より詳しくは、複数の演算処理装置のバスへのアクセスを調停するバス調停システム及び方法に関する。
【０００２】
【従来の技術】
画像処理等の高速な演算能力が必要とされる場合、複数の演算処理装置を共通のバスに接続して分散処理を行わせることが多い。バスは１本なので、複数の演算処理装置が同時にバスへアクセスすることはできない。バスへのアクセス要求が複数の演算処理装置から同時に出された場合、バス・アービター(バス調停装置)を用いて、１つの演算処理装置にだけバスへのアクセスを許可する。バス・アービターは、各演算処理装置のバスへのアクセスの優先順位に基づいて、１つの演算処理装置にアクセス許可を与える。優先順位は、例えばバス・アービター内部のレジスタに記憶される。
【０００３】
優先順位は、固定する場合や、順番に切り換える場合がある。優先順位を固定する場合、優先順位の低い演算処理装置が全くバスにアクセスできない可能性がある。優先順位を順番に切り換える場合、優先順位が最高位になると、次は優先順位が最下位になる。特定の演算処理装置に高い優先順位を与え続けることはできない。
【０００４】
演算処理装置が自身の優先順位の変更をバス・アービターに要求することで、優先順位を可変にすることもできる。優先順位の変更を要求する信号は、バスを介して送信される。バスに同時にアクセスできる演算処理装置は１つだけなので、他のデバイスがバスを占有している間は、優先順位の変更をバス・アービターに要求できない。優先順位の変更には、バスが解放されるまでの待ち時間が生じることが多い。
【０００５】
バス・アービター(BUS ARBITER)を用いたバス調停システム７０の一例を図８に示す。ローカル・バス(LOCAL BUS：以下、単にバスという)に４つのＤＳＰ(DigitalSignal Processor)０,１,２,３が接続されている。バスには、バス・アービター７２と、ＦＩＦＯメモリ(First In First OutMEMORY)１４と、ＰＣＩブリッジ(Peripheral Component Interconnect BRIDGE)１６が接続されている。例えば、ＦＩＦＯメモリ１４には画像データが入力され、ＤＳＰ０,１,２,３はＦＩＦＯメモリ１４から画像データを読み出して演算処理を行う。ＰＣＩブリッジは、ローカル・バスとＰＣＩバス(PCIBUS)との接続を制御する。
【０００６】
本説明では、ＤＳＰ０,１,２,３がＦＩＦＯメモリ１４から画像データを読み出す場合のバス調停を例にして説明を行う。もちろん、ＰＣＩバスに接続されたデバイス(図示していない)がＦＩＦＯメモリ１４へアクセスする場合は、ＰＣＩブリッジ１６からバス・アービター７２にバスへのアクセス要求が送られる。ＤＳＰは、ＭＰＵ(Microprocessor Unit)等の任意の演算処理装置を用いることもできる。
【０００７】
ＦＩＦＯメモリ１４には画像データが入力され、ＤＳＰ０,１,２,３はＦＩＦＯメモリ１４から画像データを読み出して演算処理を行う。例えば、イメージ・スキャナーによる画像入力の場合、図６(ａ)に示すように、リニアＣＣＤ(Charge Coupled Device)６２を平行に移動させて画像６０を読み込む。リニアＣＣＤ６２を用いるので、１ライン分の画素データを単位として、ＦＩＦＯメモリ１４に画像データが入力される。各ＤＳＰは、例えば１０ライン分の画素データをＦＩＦＯメモリ１４から読み出してそれぞれ演算処理を行う。例えば、最初の１０ライン分の画素データに対する演算処理をＤＳＰ１で行い、次の１０ライン分の画素データに対する演算処理をＤＳＰ２で行う。
【０００８】
画素データは１ライン単位でＦＩＦＯメモリ１４に入力されるため、例えば図６(ｂ)に示すように、ＦＩＦＯメモリ１４からＤＳＰ１への画素データ転送に一時的な空き時間が生じることがある。バスが使用されていないと、ＦＩＦＯメモリ１４へのアクセスを要求している他のＤＳＰに、バスへのアクセス権が移される。しかし、リニアＣＣＤ６２からの画素データの入力は継続されているので、ＤＳＰ１にアクセス権を与え直す必要がある。もし他のＤＳＰにアクセス権が渡されると、アクセス権が渡された他のＤＳＰがバスを解放するまで、ＤＳＰ１はＦＩＦＯメモリ１４にアクセスすることはできない。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、優先順位が最高位のデバイスのバスへのアクセス待ち時間を減少させることにある。
【００１０】
本発明の別の目的は、任意のデバイスに最高位の優先順位を動的に与えることを目的とする。
【００１１】
【課題を解決するための手段】
本発明のバス調停システムは、(ａ)デバイスのバスへのアクセスの優先順位を指定する信号を発生する優先順位指定手段と、(ｂ)各デバイス及び優先順位指定手段に接続され、優先順位を指定する信号に応じて、バスへのアクセスを要求したデバイスのいずれかにアクセス許可を与えるバス・アービターとを含む。このようなバス調停システムは、優先順位の指定及びバスへのアクセス許可をバスを介さずに与えることができる。優先順位を指定する手段により、優先順位が最高位のデバイスを任意に変更することができる。
【００１２】
本発明のバス調停方法は、(ａ)各デバイスの優先順位を指定するステップと、(ｂ)各デバイスからバスへのアクセスを要求するステップと、(ｃ)バスへのアクセスを要求したデバイスの中から、優先順位に基づいてバスへのアクセスを許可するデバイスを選択するステップと、(ｄ)前記選択されたデバイスにバスへのアクセスを許可するステップとを含む。
【００１３】
【発明の実施の形態】
次に、本発明に係るバス調停システム及び調停方法の実施の形態について、図面に基づいて詳しく説明する。図１に示すように、ローカル・バス(以下、単にバスという)に５つのデバイス(ＤＳＰ０,１,２,３,ＰＣＩブリッジ１６)が接続されている。ＰＣＩブリッジ１６からバスへのアクセス要求も起こるが、４つのＤＳＰ０,１,２,３に対するバスへのアクセスの調停を例にして説明する。ＤＳＰ０,１,２,３,ＰＣＩブリッジ１６,ＦＩＦＯメモリ１４は、従来と同様であるものとする。
【００１４】
ＤＳＰ０,１,２,３は、図６(ａ)に示したラインＣＣＤ６２から入力された画像データの演算処理を行う。ラインＣＣＤ６２からＦＩＦＯメモリ１４に入力された１０ライン分毎の画素データに対する演算処理を、各ＤＳＰ０,１,２,３に割り当てて実行させる。各ＤＳＰ０,１,２,３へのデータの割り当て等の分散処理の制御は、ＤＳＰ０が行う。各ＤＳＰ０,１,２,３の優先順位の指定は、ＤＳＰ０が行う。
【００１５】
バス・アービター１２は、ＤＳＰ０,１,２,３にバスを介さずに直接接続されている。ＤＳＰ０,１,２,３からバス・アービター１２には、それぞれバスへのアクセス要求信号BREQ0,1,2,3が送られる。バス・アービター１２からＤＳＰ０,１,２,３には、それぞれバスへのアクセス許可信号GRA0,1,2,3が送られる。
【００１６】
各ＤＳＰ０,１,２,３の優先順位を指定するＤＳＰ０が、バス・アービター１２にバスを介さずに直接接続されている。ＤＳＰ０からバス・アービター１２には、優先順位を指定する信号S0,S1,S2が送られる。
【００１７】
バス・アービター１２は、ＤＳＰ０から入力された優先順位に基づいて、各ＤＳＰ０,１,２,３から入力されたアクセス要求信号BREQ0,1,2,3の中から１つのアクセス要求信号を選択し、選択されたアクセス要求信号を出力したＤＳＰへアクセス許可信号を出力する。バス・アービター１２内の、アクセス要求信号を選択する回路の一例を図２に示す。
【００１８】
図２に示す回路２０は、２つのデバイスを１組とし、アクセス要求信号の選択を行う。本説明では、ＤＳＰ０とＤＳＰ１を１組とし、ＤＳＰ２とＤＳＰ３を１組としている。ＤＳＰ０とＤＳＰ１はユニット(UNIT)０に接続され、ＤＳＰ２とＤＳＰ３はユニット１に接続される。さらに、図２に示す回路２０では、２つのユニットを１グループとし、アクセス要求の選択を行う。本説明では、ユニット０とユニット１を１つのグループとし、ユニット０とユニット１をユニット２に接続している。
【００１９】
ユニット０,１,２は、同一である。ユニット０,１,２の回路構成例を図３に示す。図中の符号３２はＯＲ回路であり、符号３４はＡＮＤ回路であり、符号３６はインバータ回路であり、符号３８は二者択一回路である。二者択一回路３８は、SがLOW("0")の場合は1Y=1A,4Y=4Aとなり、SがHigh("1")の場合は1Y=1B,4Y=4Bとなる。
【００２０】
H0又は/及びH1に信号が入力されると、HOUTから信号が出力される。AINに信号が入力されると、A0又はA1のどちらかから信号が出力可能になる。H0だけに入力があるとA0から信号が出力され、H1だけに入力があるとA1から信号が出力される。H0とH1の両方に入力がある場合、Sに入力される信号に応じてA0とA1の選択を行う。例えば、Sに信号が入力されていない場合(S="0")はA0が選択され、Sに信号が入力されている場合(S="1")はA1が選択される。QA0又は/及びQA1に信号が入力されると、QAOUTから信号が出力される。
【００２１】
図２に示すように、ＤＳＰ０からのバス・アクセス要求信号BREQ0は、Ｄ型フリップ・フロップ(以下、DFFという)２２を介してユニット０のH0に入力され、ＤＳＰ１からのバス・アクセス要求信号BREQ1は、DFF２２を介してユニット０のH1に入力される。ＤＳＰ０とＤＳＰ１のいずれか又は両方にアクセス要求信号が入力されると、ユニット０のHOUTからユニット２のH0へ信号が送られる。ユニット２は、ユニット０のHOUTからの信号により、ＤＳＰ０とＤＳＰ１からのアクセス要求の有無を検出することができる。DFF２２により、アクセス要求信号BREQ0,1の入力のタイミングをクロック信号CLKで制御することができる。
【００２２】
ＤＳＰ０へのアクセス許可信号GRA0は、ユニット０のA0からDFF２４を介して出力され、ＤＳＰ１へのアクセス許可信号GRA1は、ユニット０のA1からDFF２４を介して出力される。アクセス許可信号GRA0又はGRA1は、ユニット２のA0からユニット０のAINへ信号が送られた場合のみ出力可能になる。ユニット２は、ユニット０のAINへ信号を送ることにより、ＤＳＰ０又はＤＳＰ１からのアクセス要求を許可することができる。
【００２３】
AINへ信号が入力された場合、ユニット０は、アクセス許可信号GRA0又はGRA1を出力できる。H0のみに入力がある場合はA0からGRA0を出力し、H1のみに入力がある場合はA1からGRA1を出力する。H0とH1の両方に入力がある場合、ＤＳＰ０からユニット０のSに入力される信号S1に応じてGRA0又はGRA1を選択する。本説明では、Sに信号が入力されていなければ(S1="0")、A0からGRA0を出力し、Sに信号が入力されていれば(S1="1")、A1からGRA1を出力する。ＤＳＰ０は、ユニット０のSに入力する信号S1により、ＤＳＰ０とＤＳＰ１のどちらかを選択することができる。DFF２４により、アクセス許可信号の切り換えのタイミングをクロック信号CLKで制御することができる。
【００２４】
バス・アクセス許可信号GRA0,GRA1は、それぞれユニット０のQA0,QA1にも入力される。ユニット０は、QA0,QA1に入力される信号からバスへのアクセスを許可されているＤＳＰを認識することができる。QA0又はQA1に信号が入力されると、ユニット０のQAOUTからユニット２のQA0へ信号が出力される。ユニット２は、ユニット０のQAOUTから出力される信号により、ＤＳＰ０又はＤＳＰ１からのバスへのアクセスが許可されていることを認識できる。
【００２５】
ＤＳＰ２とＤＳＰ３についても、ＤＳＰ０とＤＳＰ１と同様に、ＤＳＰ２,ＤＳＰ３からのバス・アクセス要求信号BREQ2,BREQ3は、それぞれDFF２２を介してユニット１のH0,H1に入力される。ＤＳＰ２,ＤＳＰ３へのバス・アクセス許可信号GRA2,GRA3は、それぞれユニット１のA0,A1からDFF２４を介して出力される。ユニット１のSには、ＤＳＰ０から出力される信号S2が入力される。バス・アクセス許可信号GRA2,GRA3は、それぞれユニット１のQA0,QA1にも入力される。
【００２６】
ユニット０,１のユニット２への接続は、ＤＳＰ０,１のユニット０への接続及びＤＳＰ２,３のユニット１への接続と同様に行う。ユニット０のHOUTから出力された信号は、ユニット２のH0に入力され、ユニット１のHOUTから出力された信号は、ユニット２のH1に入力される。H0,H1に入力される信号により、ユニット２は、ユニット０,１のそれぞれへのアクセス要求の有無を認識できる。
【００２７】
ユニット０のAINへ入力される信号は、ユニット２のA0から出力され、ユニット１のAINへ入力される信号は、ユニット２のA1から出力される。ユニット２のAINには、常に信号が入力された状態に保たれているので、A0又はA1のどちらかから信号が出力可能である。H0のみに入力があるとA0から信号が出力され、H1のみに入力があるとA1から信号が出力される。H0及びH1に入力がある場合、ＤＳＰ０からSに入力される信号S0に応じてA0とA1のどちらかを選択する。本説明では、Sに信号が入力されていない場合(S0="0")はA0を選択し、Sに信号が入力されている場合(S0="1")はA1を選択する。
【００２８】
ユニット０のQAOUTから出力された信号は、ユニット２のQA0に入力され、ユニット１のQAOUTから出力された信号は、ユニット２のQA1に入力される。QA0,QA1に入力される信号により、ユニット２は、ユニット０,１のどちらかにバスへのアクセスが許可されているＤＳＰが接続されていることを認識できる。
【００２９】
ＤＳＰ０からバス・アービター１２へ送られる優先順位を指定する信号S0,S1.S2の出力インターフェイスの一例を図４に示す。S0はユニット２に入力される信号であり、S1はユニット０に入力される信号であり、S2はユニット１に入力される信号である。ＤＳＰ０から出力された優先順位指定信号S1,S2,S3は、４つのDFFを含むユニットＡに入力される。出力インターフェイス４０を動作させる信号CHGが、FDD４２とユニットＢを介してユニットＡへ入力される。ユニットＡにより、各デバイスの優先順位の入力のタイミングをクロック信号CLKで制御することができる。
【００３０】
ユニットＢの回路構成例を図５に示す。符号５２はDFFであり、符号５４はＸＯＲ回路であり、符号５６はインバータ回路である。ユニットＢは、DFF４２の出力信号の立ち上がりと立ち下がりでパルスを出力する。ユニットＢから出力されたパルスはユニットＡへ入力され、ユニットＡに含まれる４つのDFFの書き換えの指示を行う。以上説明した図２〜図５に示す回路は、書き換え可能なゲート・アレイ上に実装することができる。
【００３１】
次に、本発明のバス調停システムを用いたバス調停方法について、その作用を説明する。
【００３２】
ＤＳＰ０とＤＳＰ１のいずれか又は両方からバスへのアクセス要求が発生すると、ユニット０のHOUTからユニット２のH0へ信号が出力される。同様に、ＤＳＰ２とＤＳＰ３のいずれか又は両方からバスへのアクセス要求が発生すると、ユニット１のHOUTからユニット２のH1へ信号が出力される。
【００３３】
ユニット２は、H0のみに入力がある場合は、A0からユニット０のAINへ信号を送る。同様に、ユニット２は、H1のみに入力がある場合は、A1からユニット１のAINへ信号を送る。H0とH1の両方に信号が入力されている場合は、Sに入力される信号S0に基づいて、A0とA1のどちらかから信号を出力する。信号S0により、ユニット０(ＤＳＰ０,１を含む)とユニット１(ＤＳＰ２,３を含む)のどちらかを選択する。
【００３４】
ユニット０は、AINに信号が入力されると、H0のみに入力がある場合はA0から信号を出力し、H1のみに入力がある場合はA1から信号を出力する。H0とH1の両方に入力がある場合は、Sに入力される信号S1に基づいて、A0とA1のどちらかから信号を出力する。信号S1により、ＤＳＰ０とＤＳＰ１のどちらかを選択する。ユニット１のAINに信号が入力された場合も、上述したユニット０と同様の動作が行われる。
【００３５】
図２に示した回路２０での信号S0,S1,S2と各ＤＳＰ０,１,２,３の優先順位との関係を表１に示す。優先順位は４が一番高く、１が一番低い。
【表１】
0004288014.tif 000002
【００３６】
ＤＳＰ０からの優先順位指定信号S0,S1,S2により、それぞれＤＳＰ０及び１とＤＳＰ２及び３との優先順位,ＤＳＰ０とＤＳＰ１との優先順位,ＤＳＰ２とＤＳＰ３との優先順位を任意に指定することができる。例えば、図６(ａ),(ｂ)に示した画像データの入力において、ＤＳＰ１が１０ライン分の画素データをＦＩＦＯメモリ１４から読み出している間はＤＳＰ１の優先順位を最高位にし、バスへのアクセス許可をＤＳＰ１に固定しておくことができる。ＤＳＰ１が１０ライン分の画素データを読み出した場合、ＤＳＰ０は、ＤＳＰ２の優先順位を最高位に設定する。または、ＤＳＰ１の優先順位を最高位にしたとき、ＤＳＰ２の優先順位を２番目に高い順位に設定する。
【００３７】
優先順位の設定は、バスを介さずにＤＳＰ０から直接バス・アービター１２に要求する。バス・アクセス要求及びバス・アクセス許可は、ＤＳＰとバス・アービター１２間でバスを介さず直接やり取りされる。バスへのアクセス許可は、バスへのアクセス要求が入力されてから１クロック以内に出力される。バスを介さず任意の優先順位を設定することで、システム全体のスループットを向上させることができる。
【００３８】
以上、本発明の一実施例について説明したが、本発明はその他の態様でも実施し得るものである。例えば、ＤＳＰが８個の場合は、図７に示すように、２つのＤＳＰを１組とし、２つの組を１つのグループとする。ユニット０にＤＳＰ０,１を接続し、ユニット１にＤＳＰ２,３を接続し、ユニット２にＤＳＰ４,５を接続し、ユニット３にＤＳＰ６,７を接続する。ユニット０,１を１グループにしてユニット４に接続し、ユニット２,３を１グループにしてユニット５に接続する。ユニット６にユニット４,５を接続する。
【００３９】
ＤＳＰ０とＤＳＰ１の選択は信号S3で、ＤＳＰ２とＤＳＰ３の選択は信号S4で、ＤＳＰ４とＤＳＰ５の選択は信号S5で、ＤＳＰ６とＤＳＰ７の選択は信号S6でそれぞれ行う。ユニット０とユニット１の選択は信号S1で、ユニット２とユニット３の選択は信号S2で、ユニット４とユニット５の選択は信号S0でそれぞれ行う。
【００４０】
以上、本発明は特定の実施例について説明されたが、本発明はこれらに限定されるものではない。本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良，修正，変形を加えた態様で実施できるものである。同一の作用又は効果が生じる範囲内で、いずれかの発明特定事項を他の技術に置換した形態で実施できるものである。一体に構成されている発明特定事項を複数の部材から構成した形態でも、複数の部材から構成されている発明特定事項を一体に構成した形態でも実施できるものである。
【００４１】
【発明の効果】
本発明によれば、優先順位を指定する信号により、バスへのアクセスを許可するデバイスを二者択一方式で選択することができる。最高位の優先順位を与えるデバイスを任意に変更することができる。最高位以外の優先順位についても、二者択一の範囲内で各デバイスに任意の順位を与えることができる。バスを介さずに優先順位の指定及びバスへのアクセス許可を与えることができる。
【図面の簡単な説明】
【図１】本発明に係るバス調停システムの一構成例を示すブロック図である。
【図２】図１に示すバス・アービターの一構成例を示すブロック図である。
【図３】図２に示すユニット０,１,２の一構成例を示すブロック図である。
【図４】図１に示すＤＳＰの優先順位指定信号の出力インターフェイスの一構成例を示すブロック図である。
【図５】図４に示すユニットＢの一構成例を示すブロック図である。
【図６】  (ａ)は画像データの入力の概要を示す図であり、(ｂ)は１ラインごとのデータ入力とバスへアクセスするＤＳＰの一例を示す図である。
【図７】８個のＤＳＰを対象とした本発明に係るバス調停システムの一構成例を示すブロック図である。
【図８】従来のバス調停システムの一構成例を示すブロック図である。
【符号の説明】
１０：バス調停システム
１２：バス・アービター
１４：ＦＩＦＯメモリ
１６：ＰＣＩブリッジ
２０：アクセス要求を選択する回路
２２,２４,４２,５２：ＤＦＦ
３０：ユニット０,１,２の回路
３２：ＯＲ回路
３４：ＡＮＤ回路
３６,５６：インバータ回路
３８：二者択一回路
４０：出力インターフェイス
５０：ユニットＢの回路
５４：ＸＯＲ回路
６０：画像
６２：ラインＣＣＤ
７０：従来のバス調停システム
７２：従来のバス・アービター
【図１】
0004288014.tif 000003
【図２】
0004288014.tif 000004
【図３】
0004288014.tif 000005
【図４】
0004288014.tif 000006
【図５】
0004288014.tif 000007
【図６】
0004288014.tif 000008
【図７】
0004288014.tif 000009
【図８】
0004288014.tif 000010