(57)【特許請求の範囲】
【請求項１】
交流信号源の出力信号にてトランスを励磁して交流の高出力電圧を得、該出力電圧を供試物に印加して電流検出器に流れる電流により耐電圧性能を試験する耐電圧試験装置のうち、特に直流化手段、
電圧設定手段及び加算手段を備え、
前記直流化手段からの直流値と前記電圧設定手段からの出力電圧を前記加算手段にて加算し、該加算値と前記交流信号源からの出力信号を乗算して出力電圧を補正する乗算手段を備える耐電圧試験装置において、
前記交流信号源の出力信号と同相関係にある制御信号を出力する位相検出器（１６）と、前記制御信号のオンオフに応じて前記電流検出器からの検出値を反転または非反転させる位相検波回路（１５）を具え、
前記位相検波回路からの出力を前記直流化手段にて直流化し、
該直流値と前記電圧設定手段からの出力電圧を前記加算手段にて加算することを特徴とする耐電圧試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、耐電圧特性を試験する試験装置に関し、特に供試物に印加する高電圧の安定性能に関するものである。
【０００２】
耐電圧試験装置は、各種安全規格（ＪＩＳ規格、ＵＬ規格、ＣＳＡ規格など）に合致するかを、それらの規格上で要求される交流の高電圧を供試物に一定時間印加して、該供試物の耐電圧性能を判定する試験装置であり、その良否判定は供試物に流れる電流を測定することにより行われる。そして、交流の高電圧を得るには、一般的に５０Ｈｚ又は６０Ｈｚの商用電源を昇圧する方法或は図７及び図８に示すように、発振部１にて正弦波を発生させ、電力増幅する方法が採用されている。
【０００３】
図７に示す帰還方式の従来技術は、発振部１にて発生させた正弦波信号を増幅器Ｐｒと電力増幅器Ｐａにて電力増幅してトランスＴの１次側巻線を励磁して該トランスの２次側巻線に例えば５ｋＶ（ｒｍｓ）（以下ｒｍｓを省略する）に昇圧された出力電圧Ｖｏを得、該電圧を供試物３に印加して電流検出器４０に流れる電流Ｉｏを検出し、該供試物の良否を判定するように構成されている。
【０００４】
一方図８に示す帰還方式の従来技術は、発振部１にて発生させた正弦波信号を、乗算器７を介して電力増幅器Ｐａで電力増幅してトランスＴの１次側巻線を励磁して該トランスの２次側巻線に例えば５ｋＶに昇圧された出力電圧Ｖｏを得、該電圧を供試物３に印加して電流検出器４０に流れる電流Ｉｏを検出し、該供試物の良否を判定するように構成されている。
【０００５】
しかし、何れの従来技術においても帰還量が極めて充分でない場合、供試物３の抵抗成分ＲｔとトランスＴの巻線抵抗２とが直列に接続されることとなる結果、例えば巻線抵抗２を５ｋΩとして供試物３に０．１Ａの大電流を流すと、該抵抗２には５００Ｖの電圧降下が生じ、該供試物に印加するように設定した筈の５ｋＶは、実際には４．５ｋＶで印加されると言う事態を生じる。
この誤差は１０％に相当し、操作者は再度印加電圧を設定し直さなくてはならない。
【０００６】
このような電圧降下対策として、図７に示す従来技術ではトランスＴの２次側巻線出力を抵抗ＲｄとＲａで分圧し、増幅器Ｐｒのマイナス端子に帰還することにより、出力電圧の安定度改善を図っており、抵抗Ｒｏ、コンデンサＣｏは、高周波域における位相回転による異常発振防止用のものである。
【０００７】
一方図８に示す従来技術では、出力電圧を検出し適宜減衰した後、ＡＣ／ＤＣ変換器で交流電圧を直流電圧に変換した後、比較器（ＣＯＭＰ）で基準電圧Ｖｒｅｆと比較して誤差電圧を得、乗算器７に負帰還し、出力電圧の安定化を図っており、同図に示す抵抗ＲｄとコンデンサＣｄから成る積分回路は、低周波域における異常発振を防止するためのものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述した二つの帰還方式による従来技術には以下の問題がある。
【０００９】
即ち抵抗成分と容量成分で形成される供試物に流れる電流から容量成分に流れる電流を除去して出力電圧の安定度を改善することができない。
【００１２】
本発明は、これらの帰還方式の欠点、問題点を解決するためになされたものである。
【００１３】
上記の課題を解決するため、請求項１に記載の発明は、交流信号源の出力信号にてトランスを励磁して交流の高出力電圧を得、該出力電圧を供試物に印加して電流検出器に流れる電流により耐電圧性能を試験する耐電圧試験装置のうち、特に直流化手段、電圧設定手段及び加算手段を備え、前記直流化手段からの直流値と前記電圧設定手段からの出力電圧を前記加算手段にて加算し、該加算値と前記交流信号源からの出力信号を乗算して出力電圧を補正する乗算手段を備える耐電圧試験装置において、前記交流信号源の出力信号と同相関係にある制御信号を出力する位相検出器（１６）と、前記制御信号のオンオフに応じて前記電流検出器からの検出値を反転または非反転させる位相検波回路（１５）を具え、前記位相検波回路からの出力を前記直流化手段にて直流化し、該直流値と前記電圧設定手段からの出力電圧を前記加算手段にて加算することを特徴とする。
【００１６】
本発明の要旨は、図５に示す如く、出力電流Ｉｏから（Ｂ）の補正電圧ΔＶｃを生成してレギュレーション特性（Ａ）を補正することにより出力電圧特性（Ｃ）を得、出力電圧Ｖｏの安定化を図るところにある。図５は、この補正の原理を示したもので、以下に、この原理を説明する。図５の（Ａ）の如く、レギュレーション特性は供試物に流れる電流量Ｉｏに比例した右下がりの傾き特性を示す。そこで、このような傾きを有する電圧特性を、−Δｃとすれば、
−ΔＶｃ  ＝巻線抵抗２の電圧降下分
となる。従って、出力電圧特性（Ｃ）のような補正特性を得るには、電流Ｉｏからこの巻線抵抗２の電圧降下分と正反対の傾き特性を有する補正電圧ΔＶｃ即ち（Ｂ）を生成し、レギュレーション特性（Ａ）に加算すれば良い。
【００１７】
図１の従来技術は、抵抗成分のみで形成される供試物３に流れる電流ＩｏからΔＶｃを生成して巻線抵抗２による電圧降下を補正し、出力電圧Ｖｏの安定化を図るものであり、以下に、図１に基づき、その動作を説明する。
【００１８】
図１において、信号発生器１０は、５０又は６０Ｈｚの正弦波信号を発生するものであり、この正弦波信号と加算器１１からの出力を乗算器２０に入力し、該乗算出力を電力増幅器３０にて電力増幅し、トランスＴ１の１次側巻線を励磁して出力電圧Ｖｏを得ている。
但し、出力端子Ｔａ−Ｔｂ間に供試物３が接続されていないときには、加算器１１に入力される電圧設定器６からの出力設定電圧Ｖｉのみにより出力電圧Ｖｏが設定されている。
このように、出力電圧Ｖｏは電圧Ｖｉを可変することで変化させることができる。
【００１９】
次に、供試物３を出力端子Ｔａ−Ｔｂ間に接続し、出力電圧Ｖｏを印加すると電流Ｉｏが生じ、レギュレーション特性は、前述した図５の（Ａ）に示した如くになる。この電流Ｉｏを電流検出器４０で電圧検出し、可変抵抗器４で増幅器１４の増幅度を調整して図５の（Ａ）の傾き特性と正反対の傾きを得、積分器１３（絶対値変換回路及びローパスフィルタから成る）にて全波整流した後、直流に近似した補正電圧ΔＶｃ即ち図５の（Ｂ）を生成する。なお、電流検出器４０はカレントトランス或は抵抗器の何れでも良く、また、絶対値変換回路は全波整流形、半波整流形の何れでも良い。
【００２０】
増幅器１４は、前記補正電圧ΔＶｃを得るための利得が不足している場合に適宜設ける増幅器で、電流検出器４０の直後に限らず、例えば積分器１３を構成するローパスフィルタの前後に設けても良い。
また、増幅器１４の入出力間に設けた可変抵抗器４は、前述した如く、増幅器１４の利得を変化させて、前記（Ｂ）のような傾きになるようにする調整器であるが、この調整は一度で済むため、巻線抵抗値２のバラツキが殆ど一定値である場合には固定の抵抗器とすることも出来る上、格別増幅器１４の入出力間に設ける必要はなく、増幅器１４と同様、積分器１３を構成するローパスフィルタの前後段に設けて利得調整しても良い。
【００２１】
このようにして生成した補正電圧ΔＶｃと電圧設定器６からの電圧Ｖｉを加算器１１に入力し、加算値（ΔＶｃ＋Ｖｉ）を得る。
そして、この加算値と信号発生源１０からの出力を乗算器２０にて乗算することで、巻線抵抗２における電圧降下分（−ΔＶｃ）を補正した出力電圧Ｖｏを得ることができる。
以上のようにして、出力電圧Ｖｏを補正できる。
【００２３】
請求項１の発明は、抵抗成分Ｒｔと容量成分Ｃｔで形成される供試物３において、該供試物に流れる電流Ｉｏから容量成分Ｃｔに流れる電流を除去した補正電圧ΔＶｃを生成し、巻線抵抗２による電圧降下を補正して出力電圧Ｖｏの安定化を図るものである。即ち、前述した如く抵抗成分のみの供試物３に５ｋＶの電圧を印加して０．１Ａの電流Ｉｏが流れる場合、巻線抵抗２を５ｋΩとすると、該抵抗２に生ずる電圧降下は５００Ｖとなる。しかしながら、供試物３が抵抗成分Ｒｔと容量成分Ｃｔで形成されるときには周知のとおり、
Ｒｒに流れる電流（ＩＲｒ）＝Ｒｔに流れる電流（ＩＲｔ）
であり、且つ容量成分に対する電流が９０°の進み位相を有し、電圧が９０°の遅れ位相を有するため、便宜的にＲｒで説明すると、図６（Ａ）及び（Ｂ）に示すとおり、電流ＩＲｒと電流ＩＣｔとが
0004320695.tif 000002
となるベクトル合成値として電流Ｉｏが電流検出器Ｒｉにて検出されることとなる。このようなベクトル合成された電流Ｉｏから補正電圧ΔＶｃを生成すると、該電流ＩＣｔの増大に伴い過補正された補正電圧ΔＶｃを生成することとなるため、電流ＩＣｔを除去し、抵抗成分のみに流れる電流ＩＲｒのみから補正電圧（Ｂ）を生成して出力電圧Ｖｏを補正しなければならない。
【００２４】
図２は、請求項１の一実施例を示したものであり、以下に、図１の従来技術と異なる部分について図２に基づき説明する。電流検出器４０で電圧検出された合成電流Ｉｏは増幅器１４で増幅され、位相検波回路１５に入力される。但し、この位相検波回路１５は絶対値変換機能を兼備している。なお、図４（Ａ）は、位相検波回路１５の一実施例を示したもので、図４（Ｂ）は、０°位相及び９０°位相の検出電流波形及び位相検波回路における電流波形を示すと共に、タイミング関係を示している。
【００２５】
以下に、図４（Ａ）及び（Ｂ）に基づき該位相検波回路の動作を説明する。図４（Ｂ）において、１Ａは検出信号波形を表し、２ＡはスイッチＳｐ１（２）を駆動する制御信号波形を表し、３Ａは演算増幅器Ｑｐ１の出力信号波形を表している。先ず電流検出器４０で検出された合成電流波形がＲｐ３、Ｒｐ４を介して演算増幅器Ｑｐ１のプラス端子に入力されると、１Ａから３Ａの各信号波形のタイミング関係から明らかなように、スイッチＳｐ１（２）がオフのときは、Ｑｐ１は増幅度１のフォロワーアンプとして動作し、該スイッチがオンになると、
0004320695.tif 000003
の反転増幅器として動作する。但し、増幅度は１でなくても良い。即ち該位相検波回路は、トランスＴ１のＬ３からの信号と同相の信号で、スイッチＳｐ１をオフ／オンさせると、図４（Ｂ）の３Ａに示す合成波形を出力することになる。なお、スイッチＳｐ１は、後述する位相検出器１６によりオン、オフが制御される。
【００２６】
図２において、図４（Ｂ）の３Ａに示す波形は、積分器１３（ローパスフィルタから成る。）にて直流化され、抵抗成分のみの補正信号ΔＶｃとして生成され、このΔＶｃは加算器１１で電圧設定器６からの電圧Ｖｉと加算され、加算値（ΔＶｃ＋Ｖｉ）を得る。そして、この加算値と信号発生器１０からの出力を乗算器２０にて乗算することで、巻線抵抗２における電圧降下分（−ΔＶｃ）を補正した出力電圧Ｖｏを得る。以上のようにして、容量成分のみで形成される供試物３であっても出力電圧Ｖｏを補正できる。また、前記積分器１３を構成するローパスフィルタの一実施例を図９に示すが、その動作説明は省略する。
【００２７】
図３は、位相検波回路１５のスイッチＳｐ１を駆動する信号を生成する位相検出器１６の一実施例を示すと共に、タイミング関係を示している。そして、本実施例では図２に示すように、トランスＴ１のＬ３巻線からの信号を用いて位相検出器１６に入力しているが、位相検出器１６に入力する信号は、信号発生器１０からの信号と同相関係にあれば良いため、格別Ｌ３巻線を用いる必要はない。
【００２８】
これら請求項１の発明により、５ｋＶを印加して出力電流をゼロから最大電流の１００ｍＡに変化させた時の電圧変動率は、±０．５％以内と言う実測結果を得ている。
【００３２】
以上説明した通り、本発明によれば以下のような効果を奏することができる。
１）トランスＴ１の２次側巻線の巻線抵抗に起因する電圧降下を供試物に流れる電流を検出し、該電流値の大きさに応じた補正電圧を生成し、出力電圧の降下を補正する耐電圧試験装置を実現できる。
２）供試物の抵抗成分或は容量成分に関係なく、出力電圧を補正できる。
【図面の簡単な説明】
【図１】は従来技術の一実施例を示す図である。
【図２】は請求項１の発明の一実施例を示す図である。
【図３】は位相検出器の一実施例を示す図である。
【図４】（Ａ）は位相検波回路の一実施例を示す図である。（Ｂ）は０°位相及び９０°位相の検出電流波形及び位相検波回路における電流波形とタイミング関係を示す図である。
【図５】はレギュレーション特性と補正の関係を示す図である。
【図６】は出力等価回路と合成電流Ｉｏを示す図である。
【図７】は従来技術１を示す図である。
【図８】は従来技術２を示す図である。
【図９】はローパスフィルタの一実施例を示す図である。
【符号の説明】
１    ：発振部
２    ：巻線抵抗
３    ：供試物
４    ：可変抵抗器
６    ：電圧設定器
７    ：図１０に示す乗算器
１０  ：信号発生器
１１  ：加算器
１３  ：積分器
１４  ：増幅器
１５  ：位相検波回路
１６  ：位相検出器
２０  ：乗算器
３０  ：電力増幅器
４０  ：電流検出器
１００：出力部
Ｖｉ  ：出力設定電圧
Ｖｏ      ：出力電圧
Ｉｏ      ：出力電流
Ｒｒ      ：銅線抵抗
Ｒｆ      ：可変帰還抵抗
Ｒｇ      ：抵抗器
Ｒｔ      ：供試物３の抵抗成分
Ｃｔ      ：供試物３の容量成分
Ｔ、Ｔ１：トランス
Ｔａ、Ｔｂ：出力端子
【図１】
0004320695.tif 000004
【図２】
0004320695.tif 000005
【図３】
0004320695.tif 000006
【図４】
0004320695.tif 000007
【図５】
0004320695.tif 000008
【図６】
0004320695.tif 000009
【図７】
0004320695.tif 000010
【図８】
0004320695.tif 000011
【図９】
0004320695.tif 000012