(57)【特許請求の範囲】
【請求項１】
位相同期ループから与えられる制御電圧が入力される第１の制御電圧入力端子及び前記第１の制御電圧入力端子よりも前記制御電圧に対する変換利得が小さい第２の制御電圧入力端子を有する電圧制御発振器と、前記第１と第２の制御電圧入力端子の夫々に出力端子が接続されると共に、入力端子の一方に前記制御電圧が印加される第１と第２の２個のスイッチと、前記第２のスイッチの入力端子の他方に予め設定してある一定値の電圧を印加する電圧源と、前記第１のスイッチの入力端子の他方に電圧を印加するＤ／Ａコンバータと、前記第１と第２のスイッチと前記Ｄ／Ａコンバータの動作を制御する制御部とを備えたＰＬＬ発振回路であって、
位相同期ループがアンロック状態のとき、前記制御部は、
前記第１の制御電圧入力端子には、前記制御電圧が入力されるように前記第１のスイッチを制御すると共に、前記第２の制御入力端子には、前記電圧源による一定値の電圧が入力されるように前記第２のスイッチを制御し、
位相同期ループがロック状態のとき、前記制御部は、
前記第２の制御電圧入力端子には、前記制御電圧が入力されるように前記第２のスイッチを制御すると共に、前記第１の制御電圧入力端子には、前記位相同期ループがロックしたときの制御電圧に等しい電圧を前記Ｄ／Ａコンバータにより生成して入力されるように前記第１のスイッチを制御することを特徴とするＰＬＬ発振回路。
【請求項２】
請求項１に記載の発明において、
前記電圧源による一定値の電圧は、前記制御電圧のダイナミックレンジの中心付近の電圧に設定されていることを特徴とするＰＬＬ発振回路。
【請求項３】
請求項１又は請求項２のいずれかに記載の発明において、
前記アンロック状態での前記電圧制御発振器の制御電圧に対する発振周波数の変化量は、前記電圧制御発振器に要求される発振周波数の変化幅をカバーする大きさに設定され、
前記ロック状態での前記変化量は、前記電圧制御発振器のドリフトによる発振周波数の変化幅をカバーする大きさに設定されていることを特徴とするＰＬＬ発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線機の搬送周波数信号源や局部発振周波数源などに使用されるＰＬＬ方式の発振回路に係り、特に発振周波数の広帯域化が要求される場合に好適なＰＬＬ発振回路に関する。
【０００２】
【従来の技術】
ＰＬＬ発振回路はＰＬＬ周波数シンセサイザとも呼ばれ、可変分周器(プログラマブル・カウンタ)と位相比較器、それにループフィルタからなるＰＬＬ(フェーズ・ロックド・ループ)を用い、電圧制御発振器(ＶＣＯ)を基準発振器に位相同期させることにより、高安定度の可変周波数信号を発生する回路で、近年、無線機の搬送周波数信号源や局部発振周波数信号源などに広く使用されている。
【０００３】
図６は、従来技術によるＰＬＬ発振回路の一例で、図示のように、電圧制御発振器１と位相比較器２、ループフィルタ３、可変分周器４、それに基準信号発振部５を用い、電圧制御発振器１から出力される周波数Ｆの信号を可変分周器４に入力してＮ分周し、これを位相比較器２の比較入力に供給すると共に、その基準入力には基準信号発振部５から出力される周波数ｆ0 の基準信号を供給するように構成したものであり、ここで、Ｎは１以上の任意の整数である。
【０００４】
この結果、当該位相比較器２の出力には、基準信号発振部５から供給されている周波数ｆ0 の基準信号と、可変分周器４で分周された周波数ｆ／Ｎの信号の位相差に応じた電圧値ＶD の信号が現れ、これがループフィルタ３を介して電圧制御発振器１の制御電圧入力に制御電圧ＶC として供給されることになる。
【０００５】
従って、基準信号発振部５、位相比較器２、ループフィルタ３、電圧制御発振器１、可変分周器４により位相同期ループ系が形成され、このとき、可変分周器４の分周比Ｎは、制御処理部１２から供給される分周データにより制御されるようになっており、この結果、分周比Ｎを任意に設定することにより、出力端子６から希望する周波数Ｆの信号が出力されることになる。
【０００６】
この図６に示した従来技術によるＰＬＬ発振回路の動作について、更に詳しく説明すると、位相比較器２では、周波数ｆ0 の基準信号の位相と、可変分周器４で分周された周波数Ｆ／Ｎの信号の位相が比較され、比較結果として電圧値ＶD の位相誤差信号が出力される。そして、この位相誤差信号が、ループフィルタ３により高域成分が減衰されてから制御電圧ＶC として電圧制御発振器１の制御電圧入力に印加され、当該発振器１の発振周波数を制御することになる。
【０００７】
従って、可変分周器４から出力される周波数Ｆ／Ｎの信号の位相が、基準信号発振部５から出力される周波数ｆ0 の信号に位相ロックするように、電圧制御発振器１の発振周波数Ｆを制御するループ動作が働くことになり、この結果、基準信号発振部５が持つ周波数安定度に等しい周波数安定度の信号が電圧制御発振器１から得られることになる。
【０００８】
そこで、基準信号発振部５として周波数安定度が高い発振器、例えば水晶発振器を用いた上で、電圧制御発振器１の制御電圧ＶC に対する発振周波数の可変範囲が必要とする範囲になるように当該電圧制御発振器１を設計し、可変分周器４の分周比Ｎを変えてやれば、Ｆ＝Ｎ・ｆ0 の関係で決まる周波数Ｆの高安定度信号が出力端子６から得られることになる。
【０００９】
ここで、電圧制御発振器１の制御電圧−発振周波数特性を変換利得と呼び、これは要求される発振周波数可変幅をカバーするように設定される。
また、このときの可変分周器４による分周比Ｎは、制御処理部１２より、予め定められている所定の範囲にわたって任意に設定できるように構成してある。
【００１０】
従って、要求出力周波数に対応した数値Ｎの分周データを可変分周器４に設定することにより、周波数指令に応じて出力信号の周波数を任意に選択することができ、高安定度の可変周波数信号源として使用することができる。
【００１１】
【発明が解決しようとする課題】
上記従来技術は、電圧制御発振器の制御電圧入力に混入したノイズ(雑音)による安定度の低下について配慮がされておらず、発振周波数の広帯域化に問題があった。
すなわち、上記従来技術では、電圧制御発振器の制御電圧入力にノイズが混入すると、当該発振器の周波数或いは位相が変調された状態になって発振周波数にゆらぎが生じて安定度が低下してしまうが、この安定度の低下は、要求周波数可変幅が広い程、つまり広帯域化されるほど強く現われてしまうので、広帯域化に問題が生じてしまうのである。
【００１２】
この点について、図６の従来技術により説明すると、この場合の位相同期ループのブロック線図は図７に示すようになり、この図において、位相比較器２の変換利得をＫΦ、ループフィルタ３の伝達関数をＦ(Ｓ)、電圧制御発振器１の変換利得をＫV、可変分周器４の分周数をＮとし、出力端子６の出力位相をθ0(Ｓ)、前記ノイズによる位相変動を外乱Ｄ(Ｓ)とすると、この外乱Ｄ(Ｓ)に対する出力位相θ0(Ｓ)のループ伝達特性は次の(1)式で表わせる。
【００１３】
θ0(Ｓ)／Ｄ(Ｓ)＝ＫV／{１＋(ＫΦ・ＫV／Ｎ)・Ｆ(Ｓ)}……(1)
この(1)式から、外乱Ｄ(Ｓ)の影響を小さくするためには、右辺の分母にある一巡伝達利得を表わす式{(ＫΦ・ＫV／Ｎ)・Ｆ(Ｓ)}を大きくするか、分子の変換利得ＫV(前向き伝達利得)を小さくする必要があることが判る。
特にループ追従周波数領域外の成分を含むノイズによる外乱Ｄ(Ｓ)の場合、一巡伝達利得が極めて小さくなって、１≫(ＫΦ・ＫV／Ｎ)・Ｆ(Ｓ)という状態になってしまうが、このときは、θ0(Ｓ)≒ＫV・Ｄ(Ｓ)となるので、外乱による影響を低減するためには、右辺の分子にある変換利得ＫV を小さくする必要がある。
【００１４】
一方、電圧制御発振器による発振周波数の可変幅、すなわちＰＬＬ発振回路の出力周波数の可変幅は変換利得ＫV により決まるので、広帯域化のためには変換利得ＫV を大きくする必要がある。
【００１５】
このことは、従来技術の場合、周波数可変幅の拡大と外乱による安定度低下の抑制が二律背反(トレードオフ)の関係になっていて、発振周波数の可変幅を広く要求された場合には、外乱に伴う周波数ゆらぎによる安定度低下の抑制が困難になることを意味し、従って、従来技術では、広帯域化と高安定度保持の両立に問題が生じてしまうのである。
【００１６】
本発明の目的は、広帯域で高安定度のＰＬＬ発振回路を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の目的は、位相同期ループから与えられる制御電圧が入力される第１の制御電圧入力端子及び前記第１の制御電圧入力端子よりも前記制御電圧に対する変換利得が小さい第２の制御電圧入力端子を有する電圧制御発振器と、前記第１と第２の制御電圧入力端子の夫々に出力端子が接続されると共に、入力端子の一方に前記制御電圧が印加される第１と第２の２個のスイッチと、前記第２のスイッチの入力端子の他方に予め設定してある一定値の電圧を印加する電圧源と、前記第１のスイッチの入力端子の他方に電圧を印加するＤ／Ａコンバータと、前記第１と第２のスイッチと前記Ｄ／Ａコンバータの動作を制御する制御部とを備えたＰＬＬ発振回路であって、
位相同期ループがアンロック状態のとき、前記制御部は、
前記第１の制御電圧入力端子には、前記制御電圧が入力されるように前記第１のスイッチを制御すると共に、前記第２の制御入力端子には、前記電圧源による一定値の電圧が入力されるように前記第２のスイッチを制御し、
位相同期ループがロック状態のとき、前記制御部は、
前記第２の制御電圧入力端子には、前記制御電圧が入力されるように前記第２のスイッチを制御すると共に、前記第１の制御電圧入力端子には、前記位相同期ループがロックしたときの制御電圧に等しい電圧を前記Ｄ／Ａコンバータにより生成して入力されるように前記第１のスイッチを制御するようにして達成される。
【００１８】
このとき、前記電圧源による一定値の電圧は、前記制御電圧のダイナミックレンジの中心付近の電圧に設定されているようにしても、上記目的を達成することができる。
【００１９】
また、このとき、前記アンロック状態での前記電圧制御発振器の制御電圧に対する発振周波数の変化量は、前記電圧制御発振器に要求される発振周波数の変化幅をカバーする大きさに設定され、前記ロック状態での前記変化量は、前記電圧制御発振器のドリフトによる発振周波数の変化幅をカバーする大きさに設定されるようにしても、上記目的を達成することができる。
【００２０】
【発明の実施の形態】
以下、本発明によるＰＬＬ発振回路について、図示の実施の形態により詳細に説明する。
図１は本発明の一実施の形態で、図において、１Ａは電圧制御発振器で、２Ａは位相比較器、７は第１のスイッチ回路、８は第２のスイッチ回路、９はＡ／Ｄコンバータ、１０はＤ／Ａコンバータ、そして１１は電圧源であり、その他は図６で説明した従来技術と同じである。
【００２１】
電圧制御発振器１Ａは、２個の制御入力端子Ｘ、Ｙを備え、これらに入力される制御電圧に応じて発振周波数Ｆが制御できるようにしたもので、例えば図４に示すように、トランジスタなどの能動素子からなる発振部１Ａ１に、発振周波数を決めるための共振回路として２個の可変容量ダイオードＤ１、Ｄ２とインダクタンス素子Ｌを備えた共振回路１Ａ２を組合わせた構成になっている。
【００２２】
ここで、各可変容量ダイオードＤ１、Ｄ２はアノードを接地した上で、夫々のカソードがコンデンサＣ１、Ｃ２を介してインダクタンス素子Ｌに並列に接続され、これによりＬＣ共振回路を形成し、電圧制御発振器１Ａの発振周波数Ｆを決定するようになっている。
【００２３】
そして、これら可変容量ダイオードＤ１、Ｄ２のカソードは、更に高周波阻止用のコイルＣＨ１、ＣＨ２を介して端子Ｘ、Ｙに接続され、これらの端子Ｘ、Ｙから直流の制御電圧ＶC1、ＶC2 が印加されるようになっており、従って電圧制御発振器１の発振周波数Ｆは、これらの端子Ｘ、Ｙに供給される制御電圧ＶC1、ＶC2 により制御されることになる。
ここで、インダクタンス素子Ｌは、インダクタンス値が一応調整可能な、いわゆる半固定インダクタンスタイプのコイルなどで構成されている。
【００２４】
一方、コンデンサＣ１、Ｃ２は、制御電圧ＶC1、ＶC2 がインダクタンス素子Ｌによって短絡されないようにするためと、共振周波数及び変換利得を決定するもので、このため、このときのＬＣ共振回路の共振周波数Ｆは、インダクタンス素子Ｌのインダクタンス値と、可変容量ダイオードＤ１、Ｄ２及びコンデンサＣ１、Ｃ２の静電容量値により決まることになる。
【００２５】
位相比較器２Ａは、基準信号発振部５から供給される周波数ｆ0 の基準信号の位相と、可変分周器４で分周された周波数Ｆ／Ｎの信号の位相を比較し、比較結果として電圧値ＶD の位相誤差信号を出力する点は、図６の従来技術における位相比較器２と同じであるが、更にこのとき、比較結果から位相同期ループがアンロック状態(位相同期が外れている状態)からロック状態(位相同期が掛かっている状態)になったことを検出し、ロック検出信号ＬOCK を発生して制御処理部１２に供給する働きをするものである。
【００２６】
第１のスイッチ回路７と第２のスイッチ回路８は、夫々制御処理部１２から供給される制御信号Ｓ１、Ｓ２により制御され、電圧制御発振器１Ａの各端子Ｘ、Ｙに印加される制御電圧ＶC1、ＶC2 を、図示のように、ループフィルタ３の出力とＤ／Ａコンバータ１０の出力、それに電圧源１１の出力に切換える働きをする。
【００２７】
Ａ／Ｄコンバータ９は、制御処理部１２がループフィルタ３の出力を取り込むのに必要な変換処理を行い、Ｄ／Ａコンバータ１０は、制御処理部１２の出力を制御電圧ＶC1 として使用するのに必要な変換処理を行う。
このとき、制御処理部１２がループフィルタ３の出力を取り込むタイミングについては後述する。
【００２８】
電圧源１１は、予め定められている所定の一定値の電圧Ｅを発生する働きをするが、ここで、この電圧源１１による電圧Ｅは、後述するように、位相同期ループがアンロック状態のとき、制御電圧ＶC2 として使用するためのものである。
【００２９】
次に、この図１の実施形態の動作について説明する。
まず、図２により、電圧制御発振器１Ａの動作について説明すると、この図２は、電圧制御発振器１Ａの変換利得を表わしたもので、ここで特性ＫＶC1 が端子Ｘに印加される第１の制御電圧ＶC1 による変換利得で、特性ＫＶC2 が端子Ｙに印加される第２の制御電圧ＶC2 による変換利得である。
【００３０】
まず、第１の制御電圧ＶC1 と第２の制御電圧ＶC2 は、位相比較器２の出力電圧ダイナミックレンジΔＶの下限電圧ＶL から上限電圧ＶH の間で変化し、このとき下限電圧ＶL における発振周波数がＦL で、上限電圧ＶH での発振周波数がＦH であり、従って、発振周波数ＦL が要求されている発振周波数可変範囲の下限の周波数になり、発振周波数ＦH が同じく上限の周波数になる。
【００３１】
次に、縦軸における周波数Ｆ0 は、このとき制御処理部１２により設定された分周比Ｎにより決まる発振周波数Ｆの値で、横軸の電圧Ｖ01 は、このときの第１の制御電圧ＶC1 の値を表わし、電圧Ｖ02 は、同じくこのときの第２の制御電圧ＶC2 の値を表わす。
【００３２】
そして、このときの各制御電圧ＶC1、ＶC2 に対する変換利得ＫＶC1、ＫＶC2 は、各可変容量ダイオードＤ１、Ｄ２として容量可変幅の異なる可変容量ダイオードを選択し、併せて、これら可変容量ダイオードに直列に接続されるコンデンサＣ１、Ｃ２の容量値の選択と調整により、それぞれ任意の変換利得に設定することができる。
【００３３】
そこで、まず第１の制御電圧ＶC1 に対する変換利得ＫＶC1 を、発振周波数Ｆに要求される可変範囲をカバーするのに必要な大きさに設定する。
次に、第２の制御電圧ＶC2 に対する変換利得ＫＶC2 は、任意の周波数で発振している状態で、電圧制御発振器１Ａに温度変化など種々の動作条件の変動に伴う発振周波数変動幅をカバーするように設定する。
【００３４】
従って、一般的には、ＫＶC1≫ＫＶC2 となり、このため、可変容量ダイオードＤ１には、逆方向電圧に対する静電容量の変化が大きいものが選定され、可変容量ダイオードＤ２としては、逆方向電圧に対する静電容量の変化が小さいものが選定される。
【００３５】
そして、後述するように、第１の制御電圧ＶC1 は、要求された発振周波数Ｆに応じて下限電圧ＶL から上限電圧ＶH までの間で変化するのに対して、第２の制御電圧ＶC2 は、要求された発振周波数にかかわらず、定常状態では、ほぼ電圧Ｖ02 に維持される。
【００３６】
ここで、第１の制御電圧ＶC1 による発振周波数の変化幅ΔＦはＦH−ＦL となり、この場合の変換利得ＫＶC1＝ΔＦ／ΔＶとなるのに対して、第２の制御電圧ＶC2 による発振出力周波数の変化幅ΔｆはｆH−ｆL となるので、その変換利得ＫＶC2＝Δｆ／ΔＶとなる。
【００３７】
従って、例えば４００ＭＨｚ帯の広帯域無線機において、要求発振周波数可変幅が２０ＭＨｚ、位相比較器２の位相誤差出力電圧範囲が５Ｖ、電圧制御発振器１Ａの周波数変動が０．５％とすると、変換利得ＫＶC1 は約４ＭＨｚ／Ｖ、変換利得ＫＶC2 は約０．４ＭＨｚ／Ｖとなる。
【００３８】
次に、図１に示すＰＬＬ発振回路全体の動作について、図３のタイミング図を用いて説明する。
図１に示すように、電圧制御発振器１Ａの出力は出力端子６と可変分周器４に接続され、可変分周器４の出力は位相比較器２Ａの比較入力に接続されている。そして、位相比較器２Ａの基準入力には基準信号発振部５の出力が接続され、当該比較器２の位相誤差出力はループフィルタ３の入力に接続されている。
【００３９】
従って、この実施形態でも、基準信号発振部５、位相比較器２Ａ、ループフィルタ３、電圧制御発振器１Ａ、それに可変分周器４により位相同期ループが形成され、位相比較器２Ａにより、基準信号発振部５の基準信号の位相と、可変分周器４で分周された電圧制御発振器１Ａの出力信号の位相が比較され、比較結果として位相誤差信号が出力され、この信号がループフィルタ３を介して電圧制御発振器１Ａの制御電圧入力に印加されることにより、当該発振器１Ａの発振周波数が制御されるように動作する点は従来技術の場合と同じである。
【００４０】
しかして、この図１の実施形態では、位相同期ループがアンロック状態からロック状態になったとき、位相比較器２Ａがロック検出信号ＬOCK を発生し、制御処理部１２に入力され、これにより、第１のスイッチ回路７と第２のスイッチ回路８が制御され、この結果、動作開始時又は周波数指令が更新される毎に以下に説明する動作が実行されるようになっている点が、従来技術とは異なっている。
【００４１】
まず、アンロック状態では、第１のスイッチ回路７と第２のスイッチ回路８は夫々図示の切換位置をとり、ロック状態になってロック検出信号ＬOCK が供給されたとき、図示とは反対の切換位置をとるように制御される。
【００４２】
従って、アンロック状態では、ループフィルタ３の出力電圧ＶC が、第１の制御電圧ＶC1 として電圧制御発振器１ＡのＸ端子に供給され、Ｙ端子には、電圧源１１からの電圧Ｅが第２の制御電圧ＶC2 として供給されるが、ロック状態では、Ｄ／Ａコンバータ１０の出力が、第１の制御電圧ＶC1 として電圧制御発振器１ＡのＸ端子に供給され、Ｙ端子には、ループフィルタ３の出力電圧ＶC が第２の制御電圧ＶC2 として供給されることになる。
【００４３】
そこで、いま、図３の時刻ｔ0 以前の所定の時点で動作が開始又は制御処理部１２に対する周波数指令が更新され、新たな分周比Ｎが設定された結果、この時刻ｔ0 ではアンロック状態にあったとすると、位相同期ループは、電圧制御発振器１Ａの第２の制御電圧ＶC2 が電圧Ｅに固定されている状態で、電圧制御発振器１Ａの第１の制御電圧ＶC1 だけを制御し、ロック状態に収斂するように当該発振器１Ａの発振周波数を制御する。
【００４４】
このとき電圧源１１に設定される電圧Ｅは、例えば位相比較器２Ａの出力電圧ダイナミックレンジΔＶの中心付近の電圧、つまり、Ｅ≒ＶL＋(ＶH−ＶL)／２にしておく。
従って、このときは、図２から明らかなように、大きな変換利得ＫＶC1 のもとで位相同期ループによる制御が働き、この結果、広い発振周波数可変範囲ΔＦにわたって発振周波数Ｆを変えることができ、広帯域化にも容易に対応することがでる。
【００４５】
次に、このような時刻ｔ0 以降での位相同期ループの動作により、時刻ｔ1 で位相がロック状態になったとすると、ここで位相比較器２Ａからロック検出信号ＬOCK が発生され、制御処理部１２に供給される。
【００４６】
制御処理部１２は、このロック検出信号ＬOCK の入力に応じて、この時点でＡ／Ｄコンバータ９を介して、ループフィルタ３の出力電圧ＶC を取り込んで記憶した上で、Ｄ／Ａコンバータ１０を介して出力させると共に、制御信号Ｓ１、Ｓ２を発生して、各スイッチ回路７、８を図示とは反対の切換位置に制御する。
【００４７】
この結果、この時刻ｔ1 以降、位相同期ループは、電圧制御発振器１Ａの第１の制御電圧ＶC1 がＤ／Ａコンバータ１０の出力電圧に固定された状態で、今度は電圧制御発振器１Ａの第２の制御電圧ＶC2 を制御し、ロック状態に収斂するように当該発振器１Ａの発振周波数を制御している状態になる。
【００４８】
いま、このとき新たに設定された発振周波数Ｆが、図２の周波数Ｆ0 であったとすると、位相がロック状態になった時刻ｔ1 で、ループフィルタ３からＡ／Ｄコンバータ９を介して取り込んだ出力電圧ＶC は、図示のように電圧Ｖ01 であり、これが固定電圧として時刻ｔ1 以降、Ｄ／Ａコンバータ１０から電圧制御発振器１Ａに、第１の制御電圧ＶC1 として供給されることになる。
【００４９】
この結果、電圧制御発振器１Ａの発振周波数Ｆは、時刻ｔ1 以降も一応は指令された周波数Ｆ0 に保持され、この状態で第２の制御電圧ＶC2 の制御により位相同期ループによる制御が働くので、結局、時刻ｔ1 以降は発振周波数Ｆ0 を中心として、小さな変換利得ＫＶC2 のもとで位相同期ループによる発振周波数の安定化動作が働くようになり、この結果、外乱による発振周波数の変動を充分に小さく抑えることができる。
【００５０】
具体的にいえば、上記したように、例えば４００ＭＨｚ帯において、要求発振周波数可変幅が２０ＭＨｚ、位相比較器２の位相誤差出力電圧範囲ΔＶが５Ｖ、電圧制御発振器１Ａのドリフトなどによる周波数変動が０．５％場合を想定すると、変換利得ＫＶC1 ≒４ＭＨｚ／Ｖで、変換利得ＫＶC2 ≒０．４ＭＨｚ／Ｖになる。
【００５１】
そうすると、この場合、定常状態、つまりロック状態では、過渡状態、つまりアンロック状態のときの約１／１０の変換利得にされることになり、この結果、外乱による影響も約１／１０に抑えられることになる。
従って、この実施形態によれば、発振周波数の変化幅を広くしても、外乱による安定度低下の虞れがなく、広帯域化と高安定度保持の両立を容易に得ることができる。
【００５２】
次に、図５は本発明の他の一実施形態で、図１の実施形態と異なる点は、図１の実施形態におけるループフィルタ３に代えて、時定数の切換えが可能なループフィルタ３Ａを設け、制御処理部１２から切換信号Ｓ３を供給して、アンロック状態のときとロック状態のときでループフィルタ３Ａの伝達特性が切換えられるようにした点にある。
【００５３】
電圧制御発振器１Ａを用い、変換利得を切換えるようにした本発明の実施形態の場合、変換利得の切換えに伴って位相同期ループのループ利得が変化し、この結果、ループ特性を決定するループ遮断角周波数ωｎとダンピングファクタζも変化してしまう。
【００５４】
そこで、この図５の実施形態では、伝達特性が切換えられるループフィルタ３Ａを用い、過渡状態と定常状態で時定数が切換えられるようにしたものであり、この結果、ループ利得の変化が抑えられ、ループ特性の変化による影響を回避することができる。
【００５５】
【発明の効果】
本発明によれば、電圧制御発振器の変換利得を過渡状態と定常状態に応じて切換えるようにしたので、周波数可変幅の拡大と外乱による安定度低下の抑制との両立が可能になり、従って、広帯域で高安定度のＰＬＬ発振回路を容易に提供することができる。
【図面の簡単な説明】
【図１】本発明によるＰＬＬ発振回路の一実施形態を示すブロック構成図である。
【図２】本発明の一実施形態における電圧制御発振器の制御電圧−発振周波数特性図である。
【図３】本発明の一実施形態の動作を説明するためのタイミング図である。
【図４】本発明の一実施形態における電圧制御発振器の回路図である。
【図５】本発明によるＰＬＬ発振回路の他の一実施形態を示すブロック構成図である。
【図６】従来技術によるＰＬＬ発振回路の一例を示すブロック構成図である。
【図７】位相同期ループに対する外乱の影響を説明するためのブロック図である。
【符号の説明】
１Ａ  電圧制御発振器
２Ａ  位相比較器
３  ループフィルタ
４  可変分周器
５  基準信号発振部
６  出力端子
７  第１のスイッチ回路
８  第２のスイッチ回路
９  Ａ／Ｄコンバータ
１０  Ｄ／Ａコンバータ
１１  電圧源
１２  制御処理部
１Ａ１  発振部
１Ａ２  共振部
【図１】
0004336014.tif 000002
【図２】
0004336014.tif 000003
【図３】
0004336014.tif 000004
【図４】
0004336014.tif 000005
【図５】
0004336014.tif 000006
【図６】
0004336014.tif 000007
【図７】
0004336014.tif 000008