(57)【特許請求の範囲】
【請求項１】
信号に含まれる所定のシンボル周期Ｔで配置されたシンボルのタイミングエラーを検出するタイミングエラー検出回路において、
前記信号をシンボルレートの２倍の周波数でサンプリングするサンプリング回路と、
予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成し、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して前記サンプリング時刻以外の時刻「Ｔ／４」と「３Ｔ／４」のデータを補間する補間回路と、
前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出する振幅検出回路と、
前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出する検出回路と
を有するタイミングエラー検出回路。
【請求項２】
前記信号は、位相シフト変調された信号である
請求項１に記載のタイミングエラー検出回路。
【請求項３】
前記補間回路において、時刻「Ｔ／４」のデータは、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータの平均とし、時刻「３Ｔ／４」のデータは、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータの平均値である
請求項１に記載のタイミングエラー検出回路。
【請求項４】
前記補間回路は、現サンプリングデータを遅延する遅延回路と、現サンプリングデータと前記遅延回路から出力された１サンプル前のサンプリングデータが加算される加算回路と、
前記加算回路の出力を「１／２」倍にするシフト回路と
を有し、前記時刻「Ｔ／４」と「３Ｔ／４」における前記信号の振幅を出力する
請求項３に記載のタイミングエラー検出回路。
【請求項５】
前記検出回路は、時刻「Ｔ／４」と「３Ｔ／４」でサンプリングされた値の差、または、時刻「３Ｔ／４」と「Ｔ／４」でサンプリングされた値の差のうちいずれかを選択された値を差分とする
請求項１に記載のタイミングエラー検出回路。
【請求項６】
信号に含まれる所定のシンボル周期で配置されたシンボルのタイミングエラーを検出し、当該検出したタイミングエラーに基づいて、前記信号のシンボルタイミングを再生するシンボルタイミング再生回路と、
前記シンボルタイミングが再生された信号のキャリア再生を行うキャリア再生回路と、
前記キャリア再生された信号に含まれる前記シンボルをデコードするシンボルデコード回路とを有し、
前記シンボルタイミング再生回路は、
前記信号をシンボルレートの２倍の周波数でサンプリングするサンプリング回路と、
予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成し、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して前記サンプリング時刻以外の時刻「Ｔ／４」と「３Ｔ／４」のデータを補間する第１の補間回路と、
前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出する振幅検出回路と、
前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出する検出回路と、
前記検出されたタイミングエラーに基づいて、新たなサンプルタイミングを決定しサンプルタイミング決定信号を出力するサンプルタイミング決定回路と、
前記サンプルタイミング決定信号に基づき前記信号に補間処理を行ってシンボルタイミングを再生する第２の補間回路と
を有する
復調回路。
【請求項７】
前記信号は、位相シフト変調された信号である
請求項６に記載の復調回路。
【請求項８】
前記補間回路は、現サンプリングデータを遅延する遅延回路と、現サンプリングデータと前記遅延回路から出力された１サンプル前のサンプリングデータが加算される加算回路と、
前記加算回路の出力を「１／２」倍にするシフト回路と
を有し、前記時刻「Ｔ／４」と「３Ｔ／４」における前記信号の振幅を出力する
請求項６に記載の復調回路。
【請求項９】
信号に含まれる所定のシンボル周期Ｔで配置されたシンボルのタイミングエラーを検出するタイミングエラー検出方法において、
前記信号をシンボルレートの２倍の周波数でサンプリングし、
予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成して補間し、
前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して補間し、
前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出し、
前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出する
タイミングエラー検出方法。
【請求項１０】
前記信号は、位相シフト変調された信号である
請求項９に記載のタイミングエラー検出方法。
【請求項１１】
所定のシンボル周期で配置されたシンボルを含む信号をシンボルレートの２倍の周波数でサンプリングし、
予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成して補間し、
前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して補間し、
前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出し、
前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出し、
前記検出されたタイミングエラーに基づいて、新たなサンプルタイミングを決定しサンプルタイミング決定信号を出力し、
前記サンプルタイミング決定信号に基づき前記信号に補間処理を行ってシンボルタイミングを再生し、
前記シンボルタイミングが再生された信号のキャリア再生を行い、
前記キャリア再生された信号に含まれる前記シンボルをデコードする
復調方法。
【請求項１２】
前記信号は、位相シフト変調された信号である
請求項１１に記載の復調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号内のシンボルのタイミングエラーを検出するタイミングエラー検出回路と、当該検出されたタイミングエラーに基づいてシンボルタイミングを再生する復調回路と、それらの方法に関する。
【０００２】
【従来の技術】
無線通信システムでは、送信側で、信号（情報）をキャリア（搬送波）に乗せる変調を行われ、受信側で信号が乗せられたキャリアから信号を取り出す復調が行われる。
変調には種々の方式があるが、衛星放送などに用いられる方式として、ＰＳＫ(Phase Shift Keying)変調がある。
ＰＳＫ変調された変調信号Ｓ（ｔ）は、下記式（１）で表される。
【０００３】
【数１】
0004366808.tif 000002
【０００４】
上記式（１）において、θ(t) は信号（情報）を位相へ変換したものを表し、ωはキャリアの周波数を表している。
受信装置では、変調信号Ｓ（ｔ）から、θ（ｔ）を取り出し、意味のある信号に変換する復調を行う。
図１０は、受信装置内の復調回路１００の構成図である。
図１０に示すように、復調回路１００は、シンボルタイミング再生回路１０１、キャリア再生回路１０２およびシンボルデコード回路１０３を有する。
シンボルタイミング再生回路１０１は、クロック再生回路とも呼ばれ、復調回路において予め想定されたクロックで正しくデータをサンプリングするために用いられる。通常、クロックを発生するブロックは、様々な要因で厳密に絶対的な周期のクロック信号を生成することはできない。そのため、予め想定されたクロックと実際のクロックのずれを検出し、帰還をかけることで正確なクロックを作る必要がある。シンボルタイミング再生回路１０１は、この帰還回路に相当する。
シンボルタイミング再生回路１０１は、受信信号Ｓ１００のクロック再生を行い、その結果である信号Ｓ１０１をキャリア再生回路１０２に出力する。
このようなシンボルタイミング再生回路１０１としては、種々の回路が提案されている。
例えば、特開平９−２８５９７号公報には、位相信号を生成し、当該位相信号を用いて、残留キャリアに対して高い耐性を持つことができるシンボルタイミング再生回路が開示されている。
【０００５】
キャリア再生回路１０２は、信号Ｓ１０１からキャリア成分を取り除く処理を行う。
すなわち、キャリア再生回路１０２は、信号Ｓ１０１から上記式（１）のキャリア成分であるｅｘｐ（ｊωｔ）を打ち消す処理を行う。具体的には、キャリア再生回路１０２は、信号Ｓ１０１に、ｅｘｐ（−ｊωｔ）を示す信号を乗算する。
【０００６】
シンボルデコード回路１０３は、キャリア再生回路１０２から、上記式（１）に示すｅｘｐ（ｊθ（ｔ））に相当する信号Ｓ１０２をキャリア再生回路１０２から入力し、θとデータとの対応表を用いて変換を行うデコード処理を行う。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述した特開平９−２８５９７号公報に開示されたシンボルタイミング再生回路では、位相信号を生成する必要があることから、位相信号生成用のＲＯＭテーブルなどを用意する必要があり、回路が複雑かつ大規模になってしまうという問題がある。
【０００８】
本発明は上述した従来技術の問題点に鑑みてなされ、簡単かつ小規模な構成で、信号内のシンボルのタイミングエラーを適切に検出できるタイミングエラー検出回路およびその方法と、当該タイミングエラー検出回路を用いた復調装置およびその方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の観点のタイミングエラー検出回路は、信号に含まれる所定のシンボル周期Ｔで配置されたシンボルのタイミングエラーを検出するタイミングエラー検出回路において、前記信号をシンボルレートの２倍の周波数でサンプリングするサンプリング回路と、予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成し、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して前記サンプリング時刻以外の時刻「Ｔ／４」と「３Ｔ／４」のデータを補間する補間回路と、前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出する振幅検出回路と、前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出する検出回路とを有する。
【００１５】
本発明の第１の観点のタイミングエラー検出回路の作用は以下のようになる。サンプリング回路において、所定のシンボル周期Ｔで配置されたシンボルを含む信号が、シンボルレートの２倍の周波数でサンプリングされる。次に、補間回路において、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータが生成されて補間され、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータが生成されて補間される。次に、振幅検出回路において、前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅が検出される。次に、検出回路において、前記時刻「Ｔ／２」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさが検出される。
【００２０】
また、本発明の第１の観点の復調回路は、信号に含まれる所定のシンボル周期で配置されたシンボルのタイミングエラーを検出し、当該検出したタイミングエラーに基づいて、前記信号のシンボルタイミングを再生するシンボルタイミング再生回路と、前記シンボルタイミングが再生された信号のキャリア再生を行うキャリア再生回路と、前記キャリア再生された信号に含まれる前記シンボルをデコードするシンボルデコード回路とを有し、前記シンボルタイミング再生回路は、前記信号をシンボルレートの２倍の周波数でサンプリングするサンプリング回路と、予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成し、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して前記サンプリング時刻以外の時刻「Ｔ／４」と「３Ｔ／４」のデータを補間する第１の補間回路と、前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出する振幅検出回路と、前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出する検出回路と、前記検出されたタイミングエラーに基づいて、新たなサンプルタイミングを決定しサンプルタイミング決定信号を出力するサンプルタイミング決定回路と、前記サンプルタイミング決定信号に基づき前記信号に補間処理を行ってシンボルタイミングを再生する第２の補間回路とを有する。
【００２１】
また、本発明の第１の観点の復調回路の作用は以下のようになる。シンボルタイミング再生回路において、前述した第１の観点のタイミングエラー検出回路と同じ作用によってシンボルのタイミングエラーが検出され、当該検出されたタイミングエラーに基づいて、前記信号に補間処理を行ってシンボルタイミングが再生される。次に、キャリア再生回路において、前記シンボルタイミングが再生された信号のキャリア再生が行われる。次に、シンボルデコード回路において、前記キャリア再生された信号に含まれる前記シンボルがデコードされる。
【００２４】
また、本発明の第１の観点のタイミングエラー検出方法は、信号に含まれる所定のシンボル周期Ｔで配置されたシンボルのタイミングエラーを検出するタイミングエラー検出方法において、前記信号をシンボルレートの２倍の周波数でサンプリングし、予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成して補間し、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して補間し、前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出し、前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出する。
【００２７】
また、本発明の第１の観点の復調方法は、所定のシンボル周期で配置されたシンボルを含む信号をシンボルレートの２倍の周波数でサンプリングし、予め想定されたシンボルが現れる時刻を「０」および「Ｔ」とした場合に前記信号の振幅の最大値または最小値近傍の前記時刻「０」、「Ｔ」と前記信号の振幅の最小値または最大値近傍の時刻「Ｔ／２」でサンプリングされ、前記サンプリングされた時刻「０」のデータおよび時刻「Ｔ／２」のデータとを用いて時刻「Ｔ／４」のデータを生成して補間し、前記サンプリングされた時刻「Ｔ／２」のデータおよび時刻「Ｔ」のデータとを用いて、時刻「３Ｔ／４」のデータを生成して補間し、前記時刻「Ｔ／４」のデータおよび時刻「３Ｔ／４」のデータから当該位置の前記信号の振幅を検出し、前記時刻「Ｔ／４」の振幅と時刻「３Ｔ／４」の振幅との大小関係および差分に基づいて、前記タイミングエラーの方向および大きさを検出し、前記検出されたタイミングエラーに基づいて、新たなサンプルタイミングを決定しサンプルタイミング決定信号を出力し、前記サンプルタイミング決定信号に基づき前記信号に補間処理を行ってシンボルタイミングを再生し、前記シンボルタイミングが再生された信号のキャリア再生を行い、前記キャリア再生された信号に含まれる前記シンボルをデコードする。
【００２８】
また、上述した本発明のタイミングエラー検出回路およびその方法と、復調装置およびその方法では、特定的には、前記信号は、位相シフト変調された信号である。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
第１実施形態
図１は、本実施形態の復調回路１の構成図である。
図１に示すように、復調回路１は、例えば、シンボルタイミング再生回路２、キャリア再生回路１０２およびシンボルデコード回路１０３を有する。
ここで、キャリア再生回路１０２およびシンボルデコード回路１０３は、前述した図１０に示す従来の復調回路１００の同一符号の構成要素と同じである。
【００３０】
復調回路１は、請求項６および請求項７の復調回路に対応しており、シンボルタイミング再生回路２が本発明のシンボルタイミング再生回路に対応し、キャリア再生回路１０２が本発明のキャリア再生回路に対応し、シンボルデコード回路１０３が本発明のシンボルデコード回路に対応している。
【００３１】
以下、シンボルタイミング再生回路２について詳細に説明する。
図２は、シンボルタイミング再生回路２の構成図である。
図２に示すように、シンボルタイミング再生回路２は、補間回路１０、サンプルタイミング決定回路１１、ループフィルタ回路１２およびタイミングエラー検出回路１３を有する。
【００３２】
補間回路１０は、サンプルタイミング決定回路１１からのサンプルタイミング決定信号Ｓ１１によって示されるタイミングで、受信信号Ｓ１００をサンプリングして受信信号Ｓ２を生成し、これを図１に示すキャリア再生回路１０２に出力する。
ここで、受信信号Ｓ１００は、ＢＰＳＫおよびＱＰＳＫなどの位相シフト変調された信号である。
このとき、補間回路１０に入力される受信信号Ｓ１００は、パラボラアンテナなどの受信信号にチューナによる選局処理およびＡ／Ｄ変換処理を行った後の信号である。
【００３３】
サンプルタイミング決定回路１１は、ループフィルタ回路１２から入力したタイミングエラー信号Ｓ１２に基づいて、タイミングエラー検出回路１３において検出されたタイミングエラーを無くすかあるいは抑制するように新たなサンプルタイミングを決定し、当該決定したサンプルタイミングを示すサンプルタイミング決定信号Ｓ１１を補間回路１０に出力する。
【００３４】
ループフィルタ回路１２は、タイミングエラー検出回路１３から入力したタイミングエラー信号Ｓ１３からノイズ成分を除去してタイミングエラー信号Ｓ１２を生成し、これをサンプルタイミング決定回路１１に出力する。
【００３５】
タイミングエラー検出回路１３は、例えば、補間回路１０からの信号Ｓ２が、予め想定されているクロック周期およびタイミングでデータがサンプリングされているか否かを判断する。
具体的には、タイミングエラー検出回路１３は、信号Ｓ２のサンプルタイミングと、予め想定されているサンプルタイミングとのずれの量および方向を検出し、これらを示すタイミングエラー信号Ｓ１３を生成し、これをループフィルタ回路１２に出力する。
【００３６】
以下、タイミングエラー検出回路１３におけるタイミングエラー信号Ｓ１３の生成方法を説明する。
図３は信号Ｓ２の振幅と時間との関係を示す図であり、図３（Ａ）は信号Ｓ２内のシンボルにタイミングずれが生じていない場合の図であり、図３（Ｂ）は信号Ｓ２内のシンボルのタイミングが予め想定されているサンプルタイミングに対して遅れた場合の図であり、図３（Ｃ）は信号Ｓ２内のシンボルのタイミングが予め想定されているサンプルタイミングに対して進んだ場合の図である。
図３において、Ｔはシンボル周期を示している。
【００３７】
ここで、信号Ｓ２は、キャリアの位相に信号（情報）を乗せるＰＳＫ方式で変調されているため、シンボル点においては振幅は一定となる。また、信号Ｓ２の振幅は、位相の変化パターンにも依存するが、殆どの場合に、シンボル間では、シンボル点から離れるにつれ小さくなり、隣接したシンボルの中間点付近で最小となる。
従って、信号Ｓ２内のシンボルにタイミングずれが生じていない場合には、図３（Ａ）に示すように、シンボルＳｍ１およびＳｍ２が位置する時刻をそれぞれ「０」および「Ｔ」とすると、信号Ｓ２の振幅は、時刻「０」および「Ｔ」で略同じ最大値であるＡ1 になり、その中間である時刻「Ｔ／２」で最小値であるＡ2 になる。
また、図３（Ａ）に示す場合において、時刻「Ｔ／４」と「３Ｔ／４」とでは、信号Ｓ２の振幅は等しく成り、Ａ3 となる。
【００３８】
また、図３（Ｂ）に示すように、信号Ｓ２内でシンボルＳｍ２が、予め想定されているサンプルタイミングに対して遅れた場合には、時刻「３Ｔ／４」での信号Ｓ２の振幅は、振幅Ａ3 より小さい振幅Ａ4 になる。
【００３９】
また、図３（Ｃ）に示すように、信号Ｓ２内でシンボルＳｍ２が、予め想定されているサンプルタイミングに対して進んだ場合には、時刻「３Ｔ／４」での信号Ｓ２の振幅は、振幅Ａ3 より大きい振幅Ａ5 になる。
【００４０】
タイミングエラー検出回路１３では、図３（Ａ）〜（Ｃ）に示すような性質を利用して、信号Ｓ２のタイミングエラー信号Ｓ１３を生成する。
具体的には、タイミングエラー検出回路１３は、シンボルレートの４倍のサンプルレートで信号Ｓ２をサンプルリングする。それによって、図３に示す例では、時刻「０」，「Ｔ／４」，「Ｔ／２」，「３Ｔ／４」および「Ｔ」でサンプリングが行われる。
【００４１】
そして、タイミングエラー検出回路１３は、時刻「Ｔ／４」でサンプリングを行った信号Ｓ２の振幅Ａ（Ｔ／４）と、時刻「３Ｔ／４」でサンプリングを行った信号Ｓ２の振幅Ａ（３Ｔ／４）とを比較し、振幅Ａ（Ｔ／４）の方が大きい場合には図３（Ｂ）に示すように信号Ｓ２内でシンボルが予め想定されているサンプルタイミングに対して遅れていると判断し、当該判断結果と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分を示すタイミングエラー信号Ｓ１３を生成する。
一方、タイミングエラー検出回路１３は、上記比較の結果、振幅Ａ（３Ｔ／４）の方が大きい場合には図３（Ｃ）に示すように信号Ｓ２内でシンボルが予め想定されているサンプルタイミングに対して進んでいると判断し、当該判断結果と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分を示すタイミングエラー信号Ｓ１３を生成する。
【００４２】
図４は、タイミングエラー検出回路１３の構成の一例を示す図である。
図４に示すように、タイミングエラー検出回路１３は、サンプリング回路２０、振幅検出回路２１、差分検出回路２２およびタイミングエラー信号生成回路２３を有する。
ここで、サンプリング回路２０が本発明のサンプリング回路に対応し、振幅検出回路２１が本発明の振幅検出回路に対応し、差分検出回路２２およびタイミングエラー信号生成回路２３が本発明の検出回路に対応している。
【００４３】
サンプリング回路２０は、シンボルレートの４倍のサンプルレートで信号Ｓ２をサンプルリングしてサンプリング信号Ｓ２０を生成する。それによって、図３に示す例では、時刻「０」，「Ｔ／４」，「Ｔ／２」，「３Ｔ／４」および「Ｔ」をサンプリングしたサンプリング信号Ｓ２０が生成される。
【００４４】
振幅検出回路２１は、サンプリング信号Ｓ２０の振幅を検出する。
これによって、図３に示す例では、例えば、時刻「Ｔ／４」でサンプリングを行った信号Ｓ２の振幅Ａ（Ｔ／４）、並びに時刻「３Ｔ／４」でサンプリングを行った信号Ｓ２の振幅Ａ（３Ｔ／４）等が求められる。
差分検出回路２２は、振幅検出回路２１で検出された振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分ΔＡを検出する。
タイミングエラー信号生成回路２３は、差分ΔＡに基づいて、タイミングエラー信号Ｓ１３を生成する。
【００４５】
シンボルタイミング再生回路２の動作を説明する。
シンボルタイミング再生回路２では、パラボラアンテナで受信された後にチューナによる選局処理およびＡ／Ｄ変換処理などを経て生成された受信信号Ｓ１００が、補間回路１０に入力される。
補間回路１０では、サンプルタイミング決定回路１１からのサンプルタイミング決定信号Ｓ１１によって示されるタイミングで、受信信号Ｓ１００がサンプリングされ、その結果である受信信号Ｓ２が図１に示すキャリア再生回路１０２および図２に示すタイミングエラー検出回路１３に出力される。
【００４６】
タイミングエラー検出回路１３では、信号Ｓ２のサンプルタイミングと、予め想定されているサンプルタイミングとのずれの量および方向を検出し、これらを示すタイミングエラー信号Ｓ１３が生成される。このとき、タイミングエラー検出回路１３におけるタイミングエラー信号Ｓ１３の生成は、前述したように、位相信号を生成しないで行われる。
タイミングエラー信号Ｓ１３は、ループフィルタ回路１２においてノイズ成分が除去され、それによって得られたタイミングエラー信号Ｓ１２がサンプルタイミング決定回路１１に出力される。
【００４７】
サンプルタイミング決定回路１１は、タイミングエラー信号Ｓ１２に基づいて、タイミングエラー検出回路１３において検出されたタイミングエラーを無くすかあるいは抑制するように新たなサンプルタイミングが決定され、当該決定されたサンプルタイミングを示すサンプルタイミング決定信号Ｓ１１が補間回路１０に出力される。
【００４８】
以上説明したように、シンボルタイミング再生回路２によれば、タイミングエラー検出回路１３におけるタイミングエラー信号Ｓ１３を生成する際に信号Ｓ２の位相信号を生成しないため、簡単かつ小規模な構成で、信号Ｓ２内のシンボルのタイミングずれを検出できる。
また、シンボルタイミング再生回路２によれば、タイミングエラー検出回路１３においてタイミングエラーの検出時に振幅情報のみ利用しているため、キャリア成分の残った信号に対しても安定かつ高速な同期を実現することができる。
【００４９】
第２実施形態
本実施形態の復調回路は、前述した第１実施形態の復調回路１と同様に図１に示す構成を有し、シンボルタイミング再生回路も、前述した第１実施形態のシンボルタイミング再生回路２と同様に図２に示す構成を有している。
但し、本実施形態の復調回路では、図２に示すタイミングエラー検出回路１３における処理が前述した第１実施形態で示したものとは異なる。
【００５０】
図５は、本実施形態の復調回路で用いられるシンボルタイミング再生回路３２の構成図である。
図５に示すように、シンボルタイミング再生回路３２は、補間回路１０、サンプルタイミング決定回路１１、ループフィルタ回路１２およびタイミングエラー検出回路３３を有する。
ここで、図５において、図２と同じ符号を付した補間回路１０、サンプルタイミング決定回路１１およびループフィルタ回路１２は、前述した第１実施形態で説明したものと同じである。
すなわち、本実施形態では、タイミングエラー検出回路３３に特徴がある。本実施形態の復調回路は、請求項６の復調回路に対応しており、シンボルタイミング再生回路２が本発明のシンボルタイミング再生回路に対応し、キャリア再生回路１０２が本発明のキャリア再生回路に対応し、シンボルデコード回路１０３が本発明のシンボルデコード回路に対応している。
【００５１】
以下、タイミングエラー検出回路３３について説明する。
前述した第１実施形態のタイミングエラー検出回路１３では、シンボルレートの４倍でサンプリングを行う場合を例示したが、本実施形態のタイミングエラー検出回路３３では、シンボルレートの２倍でサンプリングを行い、その後補間処理を行って前述した図３に示した振幅Ａ（Ｔ／４）およびＡ（３Ｔ／４）を生成する。
具体的には、タイミングエラー検出回路３３は、図６に示す例では、信号Ｓ２をシンボルレートの２倍でサンプリングして、時刻「０」，「Ｔ／２」および「Ｔ」のデータＤ（０），Ｄ（Ｔ／２）およびＤ（Ｔ）を得る。
そして、タイミングエラー検出回路３３は、データＤ（０）およびＤ（Ｔ／２）を用いて補間処理を行って、時刻「Ｔ／４」のデータＤ（Ｔ／４）を得る。
また、タイミングエラー検出回路３３は、データＤ（Ｔ／２）およびＤ（Ｔ）を用いて補間処理を行って、時刻「３Ｔ／４」のデータＤ（３Ｔ／４）を得る。
【００５２】
タイミングエラー検出回路３３は、補間処理によって得た時刻「Ｔ／４」での信号Ｓ２のデータＤ（Ｔ／４）の振幅Ａ（Ｔ／４）と、補間処理によって得た時刻「３Ｔ／４」での信号Ｓ２のデータＤ（３Ｔ／４）の振幅Ａ（３Ｔ／４）とを比較し、振幅Ａ（Ｔ／４）の方が大きい場合には図６（Ｂ）に示すように信号Ｓ２内でシンボルが予め想定されているサンプルタイミングに対して遅れていると判断し、当該判断結果と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分を示すタイミングエラー信号Ｓ１３を生成する。
一方、タイミングエラー検出回路３３は、上記比較の結果、振幅Ａ（３Ｔ／４）の方が大きい場合には図６（Ｃ）に示すように信号Ｓ２内でシンボルが予め想定されているサンプルタイミングに対して進んでいると判断し、当該判断結果と、振幅Ａ（Ｔ／４）と振幅Ａ（３Ｔ／４）との差分を示すタイミングエラー信号Ｓ１３を生成する。
【００５３】
図７は、タイミングエラー検出回路３３の構成の一例を示す図である。
図４に示すように、タイミングエラー検出回路１３は、サンプリング回路４０、補間回路４１、振幅検出回路４２、差分検出回路４３およびタイミングエラー信号生成回路４４を有する。
ここで、サンプルタイミング決定回路４０が本発明のサンプリング回路に対応し、補間回路４２が本発明の第１の補間回路に対応し、振幅検出回路４１が本発明の振幅検出回路に対応し、差分検出回路４３およびタイミングエラー信号生成回路４４が本実施形態発明の検出回路に対応している。
サンプリング回路４０は、シンボルレートの２倍のサンプルレートで信号Ｓ２をサンプルリングしてサンプリング信号Ｓ４０を生成する。それによって、図６に示す例では、時刻「０」，「Ｔ／２」および「Ｔ」をサンプリングしたサンプリング信号Ｓ４０が生成される。
【００５４】
補間回路４１は、図６に示す例では、例えば、時刻「０」でサンプリングを行った信号Ｓ２のデータＤ（０）、時刻「Ｔ／２」でサンプリングを行った信号Ｓ２のデータＤ（Ｔ／２）、並びに時刻「Ｔ」でサンプリングを行った信号Ｓ２のデータＤ（Ｔ）等を用いて補間処理を行って、時刻「Ｔ／４」のデータＤ（Ｔ／４）を得る。
また、補間回路４１は、データＤ（Ｔ／２）およびＤ（Ｔ）を用いて補間処理を行って、時刻「３Ｔ／４」のデータＤ（３Ｔ／４）を得る。振幅検出回路４２は、補間回路４１で生成されたデータに応じた振幅を検出する。
具体的には、振幅検出回路４２は、データＤ（Ｔ／４）および（３Ｔ／４）に応じた振幅Ａ（Ｔ／４）およびＡ（３Ｔ／４）を求める。
【００５５】
差分検出回路４３は、振幅検出回路４１で得られた振幅Ａ（Ｔ／４）と、振幅Ａ（３Ｔ／４）との差分ΔＡを検出する。
【００５６】
タイミングエラー信号生成回路４４は、差分ΔＡに基づいて、タイミングエラー信号Ｓ１３を生成する。
【００５７】
図８は、図７に示す補間回路４１、振幅検出回路４２および差分検出回路４３の一実現例である回路５０の構成図である。
回路５０では、サンプリング回路４０においてシンボルレートの２倍でサンプリングされたサンプリング信号Ｓ４０のＩ信号Ｓ４０ａおよびＱ信号Ｓ４０ｂについて処理が行われる。
加算回路５２1 においてＩ信号Ｓ４０ａの現サンプリングデータと遅延回路５１1 からの１サンプル前のＩ信号Ｓ４０ａのサンプリングデータとが加算され、その加算結果がシフト回路５３1 において「１／２」倍にされ、その結果である信号Ｉが演算回路５４に出力される。  それと並行して、加算回路５２2 においてＱ信号Ｓ４０ｂの現サンプリングデータと遅延回路５１2 からの１サンプル前のＱ信号Ｓ４０ｂのサンプリングデータとが加算され、その加算結果がシフト回路５３2 において「１／２」倍にされ、その結果である信号Ｑが演算回路５４に出力される。
【００５８】
演算回路５４では、信号Ｉと信号Ｑとを用いて、｜Ｉ2 ＋Ｑ2 ｜に相当する演算が行われ、信号Ｓ４０の振幅である信号Ｓが生成される。
ここで、信号Ｓは、図６における時刻「Ｔ／４」の振幅（Ｔ／４）と時刻「３Ｔ／４」の振幅（３Ｔ／４）とを順に示している。
【００５９】
次に、減算回路５６において、演算回路５４からの信号Ｓから、遅延回路５５からの１サンプル前の信号Ｓが減算され、信号Ｓ５６が生成される。
次に、選択回路５７において、振幅（Ｔ／４）から振幅（３Ｔ／４）を減算した値と、振幅（３Ｔ／４）から振幅（Ｔ／４）を減算した値のうち一方が選択され、当該選択された値が差分ΔＡとして図７に示すタイミングエラー信号生成回路４４に出力される。
【００６０】
上述したタイミングエラー検出回路３３によれば、図７に示すように、補間回路４１を設けることで、サンプリング回路４０におけるサンプリングをシンボルレートの２倍にすることができる。
その結果、タイミングエラー検出回路３３を、第１実施形態のタイミングエラー検出回路１３に比べて大幅に小規模にできると共に消費電力を低減できる。
【００６１】
第３実施形態
以下、本発明の実施形態に係わる受信装置について説明する。
図９は、本実施形態の受信装置９０の構成図である。
受信装置９０は、例えば、ＳＣＰＣ(Single Channel Per Carrier)方式などの周波数分割多元接続（ＦＤＭＡ:Frequency Division Multiple Access)を用い、ＢＰＳＫ(Binary Phase Shift Keying) およびＱＰＳＫ(Quadrature Phase Shift Keying) などの位相シフト変調された信号を衛星中継器を介して受信し、受信信号の復調などを行う受信装置に用いられる。
【００６２】
図９に示すように、受信装置９０は、例えば、入力端子１１０、局部発振回路１１１、同相検波回路１１２、移相回路１１３、直交検波回路１１４、アナログ増幅回路１１５，１１６、ＬＰＦ回路１１８，１１９、Ａ／Ｄ変換回路１２０，１２１、発振回路１２２、補間回路１０1 ，１０2 、複素乗算回路１３０、ロールオフフィルタ回路１３１，１３２、位相検出回路１３３、ループフィルタ回路１３４、数値制御発振回路１３５、信号変換回路１３６，１３７、シンボルデコード回路１０３、サンプルタイミング決定回路１１、ループフィルタ回路１２、タイミングエラー検出回路１３、、ＡＧＣ(Automatic Gain Control)回路１４７、ＰＷＭ信号生成回路１４８およびローパスフィルタ１４９を有する。
【００６３】
ここで、補間回路１０1 ，１０2 、サンプルタイミング決定回路１１、ループフィルタ回路１２およびタイミングエラー検出回路１３によって、シンボルタイミング再生回路１４６が構成される。
サンプルタイミング決定回路１１、ループフィルタ回路１２およびタイミングエラー検出回路１３は、第１実施形態で説明した図２に示す同一符号の構成要素と同じであり、Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２について処理を行う。
また、補間回路１０1 および１０2 は、図２に示す補間回路１０に対応しており、Ｉ信号Ｓ１２０およびＱ信号Ｓ１２１について処理を行う。
【００６４】
局部発振回路１１１は、受信信号Ｓ１１０のキャリアとなる中間周波数の局部発振信号Ｓ１１１を生成し、これを同相検波回路１１２および移相回路１１３に出力する。
同相検波回路１１２は、局部発振信号Ｓ１１１と、入力端子１１０から入力されたＱＰＳＫ変調された中間周波数の受信信号Ｓ１１０とを乗算することでキャリアの同相成分を検波してベースバンドのＩ信号Ｓ１１２を生成し、これをアナログ増幅回路１１５に出力する。
移相回路１１３は、局部発振回路１１１からの局部発振信号Ｓ１１１の位相を９０度移相させて局部発振信号Ｓ１１３を生成し、これを直交検波回路１１４に出力する。
直交検波回路１１４は、局部発振信号Ｓ１１３と、入力端子１１０から入力されたＱＰＳＫ変調された受信信号Ｓ１１０とを乗算することでキャリアの直交成分を検波してベースバンドのＱ信号Ｓ１１４を生成し、これをアナログ増幅回路１１６に出力する。
【００６５】
アナログ増幅回路１１５は、ＬＰＦ回路１４９からの増幅率制御信号Ｓ１４９に基づいて、Ｉ信号Ｓ１１２を増幅してＩ信号Ｓ１１５を生成し、これをＬＰＦ回路１１８に出力する。
アナログ増幅回路１１６は、ＬＰＦ回路１４９からの増幅率制御信号Ｓ１４９に基づいて、Ｑ信号Ｓ１１４を増幅してＱ信号Ｓ１１６を生成し、これをＬＰＦ回路１１９に出力する。
【００６６】
ＬＰＦ回路１１８は、Ｉ信号Ｓ１１５の高域成分を除去してＩ信号Ｓ１１８を生成し、これをＡ／Ｄ変換回路１２０に出力する。
ＬＰＦ回路１１９は、Ｑ信号Ｓ１１６の高域成分を除去してＱ信号Ｓ１１９を生成し、これをＡ／Ｄ変換回路１２１に出力する。
【００６７】
発振回路１２２は、受信信号Ｓ１１０の予め決められたサンプリング周波数と同じ周波数を持つ発振信号Ｓ１２２を生成し、これをＡ／Ｄ変換回路１２０，１２１に出力する。
ここで、サンプリング周波数は、シンボルタイミング再生（キャリア再生）の都合上、シンボルレートＲｓの２倍より大きくする。
【００６８】
Ａ／Ｄ変換回路１２０は、発振回路１２２からの発振信号Ｓ１２２に基づいて、Ｉ信号Ｓ１１８のＡ／Ｄ変換を行ってデジタルのＩ信号１Ｓ２０を生成し、これを補間回路１０1 に出力する。
Ａ／Ｄ変換回路１２１は、発振回路１２２からの発振信号Ｓ１２２に基づいて、Ｑ信号Ｓ１１９のＡ／Ｄ変換を行ってデジタルのＱ信号Ｓ１２１を生成し、これを補間回路１０2 に出力する。
【００６９】
補間回路１０1 は、シンボルデコード回路４５が適切なタイミングでシンボルの判定を行えるように、サンプルタイミング決定回路１１からのサンプリングタイミング決定信号Ｓ１１に基づいてＩ信号Ｓ１２３の補間処理を行ってＩ信号Ｓ１０1 を生成する。
補間回路１０2 は、シンボルデコード回路４５が適切なタイミングでシンボルの判定を行えるように、サンプルタイミング決定回路１１からのサンプリングタイミング決定信号Ｓ１１に基づいてＱ信号Ｓ１２４の補間処理を行ってＱ信号Ｓ１０2 を生成する。
【００７０】
複素乗算回路１３０は、信号変換回路１３６，１３７からのキャリア再生用（周波数引き込み並びに位相同期用）の信号Ｓ１３６，Ｓ１３７を用いて、下記式（２）に基づいて、Ｉ信号Ｓ１０1 およびＱ信号Ｓ１０2 に対して周波数引き込み処理および位相同期処理を行い、Ｉ信号Ｓ１３０ａおよびＱ信号Ｓ１３０ｂを生成する。
【００７１】
【数２】
0004366808.tif 000003
【００７２】
ロールオフフィルタ回路１３１は、Ｉ信号Ｓ１３０ａに符号間干渉を低減するためのフィルタ処理を行ってＩ信号Ｓ１３１を生成し、これを位相検出回路１３３、シンボルデコード回路１０３、タイミングエラー検出回路１３およびＡＧＣ回路１４７に出力する。
ロールオフフィルタ回路１３２は、Ｑ信号Ｓ１３０ｂに符号間干渉を低減するためのフィルタ処理を行ってＱ信号Ｓ１３２を生成し、これを位相検出回路１３３、シンボルデコード回路１０３、タイミングエラー検出回路１３およびＡＧＣ回路１４７に出力する。
なお、本実施形態では、ロールオフフィルタ回路１３１，１３２をコスタスループ１５５内に構成した場合を例示したが、これらを補間回路１０1 ，１０2 の直後に設置してもよい。
【００７３】
位相検出回路１３３は、Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２によって決まる位相を検出し、当該位相を示す位相信号Ｓ１３３をループフィルタ回路１３４に出力する。
【００７４】
ループフィルタ回路１３４は、位相信号Ｓ１３３の高域成分を除去して位相信号Ｓ１３４を生成し、これを数値制御発振回路１３５に出力する。
【００７５】
数値制御発振回路１３５は、オーバーフローを禁止しない累積加算回路であり、位相信号Ｓ１３４の値に応じてそのダイナミックレンジまでの加算動作を行って発振状態となり、位相信号Ｓ１３４の値に応じた発振周波数を持つ信号Ｓ１３５を生成し、これを信号変換回路１３６，１３７に出力する。すなわち、数値制御発振回路１３５は、アナログ回路における電圧制御発振回路（ＶＣＯ）と同じ動作をデジタルで行う。
【００７６】
信号変換回路１３６は、例えばＳＩＮ特性を持つ８ビットの分解能の信号を格納したＲＯＭを有し、数値制御発振回路１３５からの信号Ｓ１３５に応じてＲＯＭから読み出したＳＩＮ特性の信号Ｓ１３６を複素乗算回路１３０に出力する。
信号変換回路１３７は、例えばＣＯＳ特性を持つ８ビットの分解能の信号を格納したＲＯＭを有し、数値制御発振回路１３５からの信号Ｓ１３５に応じてＲＯＭから読み出したＣＯＳ特性の信号Ｓ１３７を複素乗算回路１３０に出力する。
【００７７】
ここで、複素乗算回路１３０、ロールオフフィルタ回路１３１，１３２、位相検出回路１３３、ループフィルタ回路１３４、数値制御発振回路１３５および信号変換回路１３６，１３７によってコスタスループ(Costas Loop) 回路１５５が構成される。
【００７８】
シンボルデコード回路１０３は、前述した第１実施形態で説明したものと同じであり、ロールオフフィルタ回路１３１および１３２から入力したキャリア再生されたＩ信号Ｓ１３１およびＱ信号Ｓ１３２のシンボルを、所定の対応表を用いて変換するデコード処理を行う。
シンボルデコード回路１０３は、デコード処理の結果を、後段の誤り訂正回路に出力する。
【００７９】
タイミングエラー検出回路１３は、前述した図４に示す構成をしており、図３を用いて説明した手法によってＩ信号Ｓ１３１およびＱ信号Ｓ１３２を用いて処理を行い、タイミングエラー信号Ｓ１３を生成する。
ループフィルタ回路１２は、タイミングエラー検出回路１３から入力したタイミングエラー信号Ｓ１３からノイズ成分を除去してタイミングエラー信号Ｓ１２を生成し、これをサンプルタイミング決定回路１１に出力する。
サンプルタイミング決定回路１１は、ループフィルタ回路１２から入力したタイミングエラー信号Ｓ１２に基づいて、タイミングエラー検出回路１３において検出されたタイミングエラーを無くすかあるいは抑制するように新たなサンプルタイミングを決定し、当該決定したサンプルタイミングを示すサンプルタイミング決定信号Ｓ１１を補間回路１０1 および１０2 に出力する。
【００８０】
ＡＧＣ回路１４７は、Ａ／Ｄ変換回路１２０，１２１の後段の回路において安定した適切な振幅を用いて処理が行えるように、Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２の振幅値を用いて、アナログ増幅回路１１５，１１６の増幅率を制御するためのデジタルの増幅率制御信号Ｓ１４７を例えば８ビットの分解能で生成し、これをＰＷＭ信号生成回路１４８に出力する。
【００８１】
ＰＷＭ信号生成回路１４８は、デジタルの増幅率制御信号Ｓ１４７を、アナログ信号を得るためのＰＷＭ信号である増幅率制御信号Ｓ１４８に変換し、これをローパスフィルタ１４９に出力する。
ローパスフィルタ１４９は、増幅率制御信号Ｓ１４８の高域成分を除去して、アナログの増幅率制御信号Ｓ１４９を生成し、これをアナログ増幅回路１１５および１１６に出力する。
【００８２】
以下、受信装置９０の動作を説明する。
衛星中継器を介して受信した受信信号Ｓ１１０の同相成分が、同相検波回路１１２において、局部発振信号Ｓ１１１を用いて検波され、ベースバンドのＩ信号Ｓ１１２が生成される。
また、それと並行して、受信信号Ｓ１１０の直交成分が、直交検波回路１１４において、局部発振信号Ｓ１１１と９０度位相差を持つ局部発生信号Ｓ１１３を用いて検波され、ベースバンドのＱ信号Ｓ１１４が生成される。
【００８３】
アナログ増幅回路１１５における増幅率制御信号Ｓ１４９に基づいた増幅処理によって、Ｉ信号Ｓ１１２からＩ信号Ｓ１１５が生成される。
ＬＰＦ回路１１８におけるＬＰＦ処理およびＡ／Ｄ変換回路１２０におけるＡ／Ｄ変換処理を経て、Ｉ信号Ｓ１１５からＩ信号Ｓ１２０が生成される。
次に、補間回路１０1 において、シンボルデコード回路１４５が適切なタイミングでシンボルの判定を行えるように、サンプルタイミング決定回路１１からのサンプルタイミング決定信号Ｓ１１に基づいてＩ信号Ｓ１２３の補間処理が行われてＩ信号Ｓ１０1 が生成される。
【００８４】
また、上述したＩ信号の処理と並行して以下に示すＱ信号の処理が行われる。
すなわち、アナログ増幅回路１１６における増幅率制御信号Ｓ１４９に基づいた増幅処理によって、Ｑ信号Ｓ１１４からＱ信号Ｓ１１６が生成される。
ＬＰＦ回路１１９におけるＬＰＦ処理およびＡ／Ｄ変換回路１２１におけるＡ／Ｄ変換処理を経て、Ｑ信号Ｓ１１６からＱ信号Ｓ１２１が生成される。
次に、補間回路１０2 において、シンボルデコード回路１４５が適切なタイミングでシンボルの判定を行えるように、サンプルタイミング決定回路１１からのサンプルタイミング決定信号Ｓ１１に基づいてＱ信号Ｓ１２４の補間処理が行われてＱ信号Ｓ１０2 が生成される。
【００８５】
そして、コスタスループ回路１５５において、Ｉ信号Ｓ１０1 およひＱ信号Ｓ１０2 の周波数引き込み処理および位相同期処理が行われる。
その過程で、ロールオフフィルタ回路１３１，１３２からのＩ信号Ｓ１３１およびＱ信号Ｓ１３２がＡＧＣ回路１４７に出力される。
ＡＧＣ回路１４７では，増幅回路１１５，１１６の増幅率を制御するためのデジタルの増幅率制御信号Ｓ１４７が例えば８ビットの分解能で生成される。
デジタルの増幅率制御信号Ｓ１４７は、ＰＷＭ信号生成回路１４８において、アナログ信号を得るためのＰＷＭ信号である増幅率制御信号Ｓ１４８に変換され、ローパスフィルタ１４９に出力される。
増幅率制御信号Ｓ１４８は、ローパスフィルタ１４９において高域成分が除去されると、アナログの増幅率制御信号Ｓ１４９となり、増幅回路１１５および１１６に出力される。
【００８６】
また、上述した処理と並行して、ロールオフフィルタ回路１３１および１３２からタイミングエラー検出回路１３に入力されたキャリア再生されたＩ信号Ｓ１３１およびＱ信号Ｓ３２に基づいて、タイミングエラー検出回路１３において、図３を用いて説明した手法によってタイミングエラー信号Ｓ１３が生成される。
タイミングエラー信号Ｓ１３は、ループフィルタ回路１２において、ノイズ成分が除去された後に、タイミングエラー信号Ｓ１２としてサンプルタイミング決定回路１１に出力される。
サンプルタイミング決定回路１１では、タイミングエラー信号Ｓ１２に基づいて、タイミングエラー検出回路１３において検出されたタイミングエラーを無くすかあるいは抑制するように新たなサンプルタイミングが決定され、当該決定されたサンプルタイミングを示すサンプルタイミング決定信号Ｓ１１が補間回路１０1 および１０2 に出力される。
【００８７】
以上説明したように、受信装置９０によれば、第１実施形態で説明したシンボルタイミング再生回路２と略同じ構成のシンボルタイミング再生回路１４６を用いたことで、タイミングエラー検出回路１３におけるタイミングエラー信号Ｓ１３を生成する際に振幅情報のみ利用しているため、キャリア成分の残った信号に対しても安定かつ高速な同期を実現することができる。
【００８８】
本発明は上述した実施形態には限定されない。
例えば、上述した図９に示す受信装置では、タイミングエラー検出回路として、第１実施形態で説明したタイミングエラー検出回路１３を用いた場合を例示したが、第２実施形態で説明したタイミングエラー検出回路３３を用いるようにしてもよい。
【００８９】
また、上述した実施形態では、サンプリング回路において、信号をシンボルレートの２倍および４倍でサンプリングする場合を例示したが、シンボルレートの２倍以上の任意の周波数でサンプリングする場合に本発明は適用可能である。
【００９０】
【発明の効果】
以上説明したように、本発明のタイミングエラー検出回路および復調回路によれば、位相信号を用いずに、信号の振幅を用いてシンボルのタイミングエラーを検出することで、小規模化が図れる。
また、本発明のタイミングエラー検出回路およびその方法と復調回路およびその方法によれば、キャリア成分の残った信号に対しても安定かつ高速な同期を実現することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態の復調回路の構成図である。
【図２】図２は、図１に示すシンボルタイミング再生回路の構成図である。
【図３】図３は、図２に示すタイミングエラー検出回路の処理を説明するための図である。
【図４】図４は、図２に示すタイミングエラー検出回路の一例の構成図である。
【図５】図５は、本発明の第２実施形態の復調回路のシンボルタイミング再生回路の構成図である。
【図６】図６は、図５に示すタイミングエラー検出回路の処理を説明するための図である。
【図７】図７は、図５に示すタイミングエラー検出回路の一例の構成図である。
【図８】図８は、図７に示す振幅検出回路、補間回路および差分検出回路の実現例の回路図である。
【図９】図９は、本発明の第３実施形態の受信装置の構成図である。
【図１０】図１０は、従来の復調回路の構成図である。
【符号の説明】
１１…サンプルタイミング決定回路、１２…ループフィルタ回路、１３…タイミングエラー検出回路、１１０…入力端子、１１１…局部発振回路、１１２…同相検波回路、１１３…移相回路、１１４…直交検波回路、１１５，１１６…増幅回路、１１８，１１９…ＬＰＦ回路、１２０，１２１…Ａ／Ｄ変換回路、１０1 ，１０2 …補間回路、１３０…複素乗算回路、１３１，１３２…ロールオフフィルタ回路、１３３…位相検出回路、１３４…ループフィルタ回路、１３５…数値制御発振回路、１３６，１３７…信号変換回路、１４５…シンボルデコード回路、１４６…シンボルタイミング再生回路、１４７…ＡＧＣ回路、１４８…ＰＷＭ信号生成回路、１４９…ローパスフィルタ
【図１】
0004366808.tif 000004
【図２】
0004366808.tif 000005
【図３】
0004366808.tif 000006
【図４】
0004366808.tif 000007
【図５】
0004366808.tif 000008
【図６】
0004366808.tif 000009
【図７】
0004366808.tif 000010
【図８】
0004366808.tif 000011
【図９】
0004366808.tif 000012
【図１０】
0004366808.tif 000013