(57)【特許請求の範囲】
【請求項１】
符号ビットが含まれるデジタルデータが入力され、前記符号ビットを除く前記デジタルデータの値に対応するデューティ比を有する制御信号を生成する制御信号生成手段と、
前記制御信号のデューティ比に応じたスイッチング動作を行うことにより、所定の負荷の２つの駆動用端子のそれぞれに印加される同極性の第１および第２の動作電圧を発生する第１および第２のスイッチング手段と、
前記符号ビットの値に応じたスイッチング動作を行うことにより、前記第１および第２の動作電圧と反対の極性を有し、前記２つの駆動用端子のそれぞれに印加される一定電圧の第３および第４の動作電圧を発生する第３および第４のスイッチング手段と、
前記２つの駆動用端子の一方に前記第１および第２の動作電圧のいずれか一方を選択的に印加するとともに、他方に前記第３および第４の動作電圧のいずれか一方を選択的に印加する制御を前記符号ビットの値に応じて行う第１の切替制御手段と、
を備えることを特徴とするデジタルアンプ。
【請求項２】
請求項１において、
前記第１および第２の動作電圧がともに前記駆動用端子に印加されていないときに、前記第３および第４のスイッチング手段を同時にオン状態に制御する第１の歪除去制御手段をさらに備えることを特徴とするデジタルアンプ。
【請求項３】
符号ビットが含まれるデジタルデータが入力され、前記符号ビットを除く前記デジタルデータの値に対応するデューティ比を有する制御信号を生成する制御信号生成手段と、
前記制御信号のデューティ比に応じたスイッチング動作を行うことにより、所定の負荷の２つの駆動用端子の一方に印加される異極性の第５および第６の動作電圧を発生する第５および第６のスイッチング手段と、
前記符号ビットの値に応じたスイッチング動作を行うことにより、前記２つの駆動用端子の他方に印加される異極性の一定電圧の第７および第８の動作電圧を発生する第７および第８のスイッチング手段と、
前記２つの駆動用端子の一方に前記第５および第６の動作電圧のいずれか一方を選択的に印加するとともに、他方に前記一方に印加される動作電圧とは極性が異なる前記第７および第８の動作電圧のいずれか一方を選択的に印加する制御を、前記符号ビットの値に応じて行う第２の切替制御手段と、
を備えることを特徴とするデジタルアンプ。
【請求項４】
請求項３において、
前記第２の切替制御手段によって、前記２つの駆動用端子の一方に、前記第５および第６の動作電圧のいずれか一方が前記制御信号のデューティ比に対応して間欠的に印加されている場合に、この動作電圧が印加されないタイミングで、前記第５および第６の動作電圧のいずれか他方を印加する第２の歪除去制御手段をさらに備えることを特徴とするデジタルアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力されるデジタルデータの値に基づいて、スピーカ等の負荷を駆動するデジタルアンプに関する。
【０００２】
【従来の技術】
最近では、デジタル技術の発展に伴って、オーディオ信号をデジタル信号として記録し、再生するデジタルオーディオシステムが広く普及している。例えば、ＣＤ（コンパクトディスク）やＭＤ（ミニディスク）等がオーディオ信号に対応するデジタル信号の記録媒体として用いられており、これらの記録媒体に記録されたデジタル信号を読み出すことによりオーディオ音の再生が行われる。このように、オーディオ音をデジタル信号化して記録および再生を行うデジタルオーディオシステムでは、再生時の雑音が少なく、ダイナミックレンジを広くすることが可能であり、さらに、繰り返し再生を行っても記録された信号が劣化することもないことから、従来のアナログオーディオシステムに比較して飛躍的に音質を向上させることができる。また、最近では、従来のアナログアンプの代わりに、入力されたデジタル信号に基づいてスピーカ等の負荷を駆動するデジタルアンプが用いられるようになっている。
【０００３】
図７は、従来のデジタルアンプの構成を示す図である。図７に示すデジタルアンプ１００は、ＰＣＭ−ＰＷＭ変換部１１０、インバータ１２０、ドライバ１３０、１３２、トランジスタ１４０、１４２、１４４、１４６を含んで構成されている。ＰＣＭ−ＰＷＭ変換部１１０は、ｎビットのデジタルデータが入力されると、その値に応じたデューティ比を有するパルス信号を生成する。このパルス信号の論理状態に応じてドライバ１３０によって２つのトランジスタ１４０、１４４が駆動されるとともに、このパルス信号の論理状態をインバータ１２０によって反転した論理状態に応じて他のドライバ１３２によって他の２つのトランジスタ１４２、１４６のスイッチング動作が制御される。ドライバ１３０、１３２のそれぞれは、入力されるパルス信号の論理状態に応じて、正の動作電圧（＋Ｖcc）あるいは負の動作電圧（−Ｖcc）が交互に繰り返される駆動電圧を、対応する各トランジスタのゲートに印加する。
【０００４】
具体的には、ＰＣＭ−ＰＷＭ変換部１１０から出力されるパルス信号が直接入力されるドライバ１３０は、この入力されるパルス信号がハイレベルのときに正の動作電圧（＋Ｖcc）を出力することにより、接続された一方のトランジスタ１４０を駆動するとともに、入力されるパルス信号がローレベルのときに負の動作電圧（−Ｖcc）を出力することにより、接続された他方のトランジスタ１４４を駆動する。
【０００５】
また、ＰＣＭ−ＰＷＭ変換部１１０から出力されるパルス信号の論理状態を反転した信号が入力されるドライバ１３２は、この入力される信号がハイレベルのときに正の動作電圧（＋Ｖcc）を出力することにより、接続された一方のトランジスタ１４２を駆動するとともに、入力される信号がローレベルのときに負の動作電圧（−Ｖcc）を出力することにより、接続された他方のトランジスタ１４６を駆動する。
【０００６】
図８は、図７に示したデジタルアンプ１００の動作状態を示すタイミング図である。例えばＰＣＭ−ＰＷＭ変換部１１０に入力されるデジタルデータの値が「０」のときに、図８（Ａ）に示すようなデューティ比が５０％のパルス信号がＰＣＭ−ＰＷＭ変換部１１０によって生成される。このとき、負荷１５０の両端には、電位差が＋２Ｖccになる期間と、電気差が−２Ｖccとなる期間とが１対１になるように駆動電圧が印加されるため、見かけ上は信号が入力されない無信号入力状態となる。
【０００７】
また、ＰＣＭ−ＰＷＭ変換部１１０に入力されるデジタルデータの値が正のときには、図８（Ｂ）に示すようなデューティ比が５０％を越えるパルス信号がＰＣＭ−ＰＷＭ変換部１１０によって生成される。このとき、トランジスタ１４０、１４６のスイッチング動作がオン状態になっている期間の方が、他のトランジスタ１４２、１４４のスイッチング動作がオン状態になっている期間よりも長くなるため、負荷１５０の両端では、電位差が＋２Ｖccとなる期間の方が、電位差が−２Ｖccとなる期間よりも長くなり、一方向に駆動電流が流れる。
【０００８】
また、ＰＣＭ−ＰＷＭ変換部１１０に入力されるデジタルデータの値が負のときには、図８（Ｃ）に示すようなデューティ比が５０％未満のパルス信号がＰＣＭ−ＰＷＭ変換部１１０によって生成される。このとき、トランジスタ１４０、１４６のスイッチング動作がオン状態になっている期間の方が、他のトランジスタ１４２、１４４のスイッチング動作がオン状態になっている期間よりも短くなるため、負荷１５０の両端では、電位差が＋２Ｖccとなる期間の方が、電位差が−２Ｖccとなる期間よりも短くなり、反対方向に駆動電流が流れる。
【０００９】
このように、デジタルアンプ１００は、入力されるデジタルデータの値に応じた駆動電圧を生成して負荷１５０を駆動している。
【００１０】
【発明が解決しようとする課題】
ところで、上述した従来のデジタルアンプ１００を用いた駆動方法においては、トランジスタ１４０〜１４６のスイッチング速度が速いため、各部品の動作速度を速くしなければならないという問題があった。例えば、一般にはダイナミックレンジの拡大等を目的としてオーバーサンプリング処理が行われるがこの倍数をｍ、サンプリング周波数をｆｓ、入力されるデジタルデータのビット数をｎとすると、最大スイッチング速度は、ｆｓ×ｍ×（２n −１）となる。したがって、ｆｓ＝４４．１ｋＨｚ、ｍ＝６４、ｎ＝１６とすると、スイッチング速度を非常に速くしなければならないことがわかる。
【００１１】
また、上述した従来のデジタルアンプ１００では、トランジスタ１４０〜１４６のスイッチング動作を制御するために、各ドライバは、入力されるパルス信号の２つの論理状態に対応した＋Ｖccと−Ｖccの２つの動作電圧を生成し、対応する各トランジスタのゲートに印加している。したがって、各ドライバは、正の動作電圧（＋Ｖcc）と負の動作電圧（−Ｖcc）の両方を交互に発生する必要があり、これらの電位差（±Ｖcc）が大きいことから、各トランジスタのゲートに印加する駆動電圧に歪みが発生しやすいという問題があった。図９は、従来のデジタルアンプに含まれるドライバによって各トランジスタのゲートに印加する駆動電圧の波形を示す図である。理論上は、図９（Ａ）に示すように、正の動作電圧（＋Ｖcc）と負の動作電圧（−Ｖcc）の間で瞬時に駆動電圧が切り替わることが望ましいが、実際には図９（Ｂ）に示すように、電圧波形の歪みが生じやすくなる。また、このように駆動電圧の２つの状態の電位差が大きいことから、それらの状態遷移が終了するまでに時間がかかり、スイッチング速度の高速化の妨げになっていた。
【００１２】
本発明は、このような点に鑑みて創作されたものであり、その目的は、スイッチング速度を低下させることができるととともに、駆動電圧波形の歪みの発生を抑えることができるデジタルアンプを提供することにある。
【００１３】
【課題を解決するための手段】
上述した課題を解決するために、本発明のデジタルアンプは、符号ビットが含まれるデジタルデータが入力されると、制御信号生成手段によってこの符号ビットを除くデジタルデータの各ビットの値に対応するデューティ比を有する制御信号を生成する。そして、符号ビットの値に応じて、この制御信号のディーティ比に応じたスイッチング動作を行う第１あるいは第２のスイッチング手段を選択することにより、負荷の一方の駆動用端子にこれらスイッチング手段によって発生する第１または第２の動作電圧が印加される。また、符号ビットの値に応じて、この符号ビットの値そのものに応じたスイッチング動作を行う第３あるいは第４のスイッチング手段を選択することにより、負荷の他方の駆動用端子にこれらのスイッチング手段によって発生する第３または第４の動作電圧が印加される。このように、符号ビットを除くデジタルデータの値に対応して第１あるいは第２のスイッチング手段を制御する制御信号が生成されるため、符号ビットを含むデジタルデータの全体を考慮してデューティ比が設定される場合に比べて、デューティ比を設定する分解能が約半分になり、スイッチング速度の低減が可能になる。また、負荷の２つの駆動用端子のそれぞれに同時に印加される第１および第２の動作電圧のいずれか一方と、第３および第４の動作電圧のいずれか一方は、生成動作が独立に制御されているため、それぞれの生成動作に必要な駆動電圧として従来のように正の動作電圧と負の動作電圧を交互に発生する必要がなく、この駆動電圧の変動範囲を小さくすることができ、駆動電圧波形の歪みの発生を防止するとともに、スイッチング速度の高速化の妨げになることを防止することが可能になる。
【００１４】
また、上述した第１および第２の動作電圧がともに駆動用端子に印加されていないときに、第３および第４のスイッチング手段を同時にオン状態に制御する第１の歪除去制御手段を備えることが望ましい。負荷の２つの駆動用端子の一方が電気的に開放状態になることを回避することができるため、負荷内部に逆起電力が発生した場合にこの逆起電力を放出することができ、デジタルアンプの出力信号に歪みが発生することを防止することができる。
【００１５】
また、本発明のデジタルアンプは、符号ビットが含まれるデジタルデータが入力されると、制御信号生成手段によってこの符号ビットを除くデジタルデータの各ビットの値に対応するデューティ比を有する制御信号を生成する。そして、符号ビットの値に応じて、この制御信号のディーティ比に応じたスイッチング動作を行う第５あるいは第６のスイッチング手段を選択することにより、負荷の一方の駆動用端子にこれらスイッチング手段によって発生する第５または第６の動作電圧が印加される。また、符号ビットの値に応じて、この符号ビットの値そのものに応じたスイッチング動作を行う第７あるいは第８のスイッチング手段を選択することにより、負荷の他方の駆動用端子にこれらのスイッチング手段によって発生する第７または第８の動作電圧が印加される。このように、符号ビットを除くデジタルデータの値に対応して第５あるいは第６のスイッチング手段を制御する制御信号が生成されるため、符号ビットを含むデジタルデータの全体を考慮してデューティ比が設定される場合に比べて、デューティ比を設定する分解能が約半分になり、スイッチング速度の低減が可能になる。また、負荷の２つの駆動用端子のそれぞれに同時に印加される第５および第６の動作電圧のいずれか一方と、第７および第８の動作電圧のいずれか一方は、生成動作が独立に制御されているため、それぞれの生成動作に必要な駆動電圧として従来のように正の動作電圧と負の動作電圧を交互に発生する必要がなく、この駆動電圧の変動範囲を小さくすることができ、駆動電圧波形の歪みの発生を防止するとともに、スイッチング速度の高速化の妨げになることを防止することが可能になる。
【００１６】
また、上述した第２の切替制御手段によって、２つの駆動用端子の一方に、第５および第６の動作電圧のいずれか一方が制御信号のデューティ比に対応して間欠的に印加されている場合に、この動作電圧が印加されないタイミングで、第５および第６の動作電圧のいずれか他方を印加する第２の歪除去制御手段を備えることが望ましい。負荷の２つの駆動用端子の一方が電気的に開放状態になることを回避することができるため、負荷内部に逆起電力が発生した場合にこの逆起電力を放出することができ、デジタルアンプの出力信号に歪みが発生することを防止することができる。
【００１８】
【発明の実施の形態】
以下、本発明を適用した一実施形態のデジタルアンプについて図面を参照しながら説明する。
〔第１の実施形態〕
図１は、第１の実施形態のデジタルアンプの構成を示す図である。図１に示すデジタルアンプ１０は、ＰＣＭ−ＰＷＭ変換部２０、切替制御部３０、ドライバ４２、４４、４６、４８、スイッチング部５０を含んで構成されている。
【００１９】
ＰＣＭ−ＰＷＭ変換部２０は、デジタルアンプ１０に入力されるｎビットの入力データの中の符号ビットを除く（ｎ−１）ビットの値に応じたデューティ比を有するパルス信号を生成する。例えば、ｎビットの入力データ中の最上位ビットａn が符号ビットの場合には、この符号ビットａn を除く第１ビットａ1 から第（ｎ−１）ビットａn-1 までによって表される（ｎ−１）ビットデータの値に応じたデューティ比を有するパルス信号が生成される。したがって、本実施形態のＰＣＭ−ＰＷＭ変換部２０では、符号ビットａn を除く（ｎ−１）ビットデータの値が０である場合にデューティ比が０％に設定され、（ｎ−１）ビットデータの値が最大値である場合にデューティ比が所定値に設定される。
【００２０】
切替制御部３０は、入力される符号ビットａn の値に対応して、４つのドライバ４２、４４、４６、４８のいずれにスイッチング動作の制御を行わせるかの切り替え動作を行うものであり、インバータ３２と２つのアンドゲート３４、３６を含んで構成されている。２つのアンドゲート３４、３６のそれぞれの一方の入力端子には、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号が共通に入力されている。また、一方のアンドゲート３４の他方の入力端子には、符号ビットａn の値をインバータ３２によって反転したビットデータが入力されており、他方のアンドゲート３６の他方の入力端子には、符号ビットａn そのものが入力されている。
【００２１】
また、上述したインバータ３２から出力されるビットデータ（符号ビットａn の値を反転したビットデータ）がドライバ４８に入力されているとともに、符号ビットａn そのものがドライバ４６に入力されている。
したがって、符号ビットａn の値が“０”の場合には、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号が、一方のアンドゲート３４を介してドライバ４２に入力される。また、このとき符号ビットａn を反転したビットデータ“１”がドライバ４８に入力される。
【００２２】
反対に、符号ビットａn の値が“１”のときには、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号が、他方のアンドゲート３６を介してドライバ４４に入力される。また、このとき符号ビットａn そのものであるビットデータ“１”がドライバ４６に入力される。
【００２３】
スイッチング部５０は、負荷９０の両端のそれぞれに極性が異なる駆動電圧を印加するためにスイッチング動作を行うものであり、ゲート電圧を可変することによりソース・ドレイン間が導通状態あるいは遮断状態に制御される４つのトランジスタ５２、５４、５６、５８を含んで構成されている。
【００２４】
トランジスタ５２は、正の動作電圧（＋Ｖcc）を負荷９０の一方の端子Ａ（負荷９０に備わった２つの端子の一方をＡ、他方をＢとする）に選択的に印加するスイッチング動作を行う。このトランジスタ５２は、切替制御部３０内の一方のアンドゲート３４の出力信号に基づいて動作するドライバ４２によって駆動されて、スイッチング動作が制御される。
【００２５】
同様に、トランジスタ５４は、正の動作電圧を負荷９０の端子Ｂに選択的に印加するスイッチング動作を行う。このトランジスタ５４は、切替制御部３０内の他方のアンドゲート３６の出力信号に基づいて動作するドライバ４４によって駆動されて、スイッチング動作が制御される。また、トランジスタ５６は、負の動作電圧（−Ｖcc）を負荷９０の端子Ａに選択的に印加するスイッチング動作を行う。このトランジスタ５６は、符号ビットａn に基づいて動作するドライバ４６によって駆動されて、スイッチング動作が制御される。トランジスタ５８は、負の動作電圧を負荷９０の端子Ｂに選択的に印加するスイッチング動作を行う。このトランジスタ５８は、符号ビットａn を反転したビットデータに基づいて動作するドライバ４８によって駆動されて、スイッチング動作が制御される。
【００２６】
上述したＰＣＭ−ＰＷＭ変換部２０が制御信号生成手段に、切替制御部３０が第１の切替制御手段に、ドライバ４２、トランジスタ５２が第１のスイッチング手段に、ドライバ４４、トランジスタ５４が第２のスイッチング手段に、ドライバ４６、トランジスタ５６が第３のスイッチング手段に、ドライバ４８、トランジスタ５８が第４のスイッチング手段にそれぞれ対応する。
【００２７】
本実施形態のデジタルアンプ１０は上述した構成を有しており、次にその動作を説明する。図２は、本実施形態のデジタルアンプ１０の動作状態を示すタイミング図である。なお、本実施形態では、符号ビットａn の値と入力データの正負との関係が、ａn ＝“０”のときに入力データが正、ａn ＝“１”のときに入力データが負に設定されているものとする。また、図２（Ａ）は符号ビットａn の論理状態を示しており、図２（Ｂ）はＰＣＭ−ＰＷＭ変換部２０から出力される所定のデューティ比を有するパルス信号の波形を示している。また、図２（Ｃ）はアンドゲート３４から出力されるパルス信号の波形およびこのパルス信号に応じてドライバ４２によって駆動されるトランジスタ５２の動作状態を示し、図２（Ｄ）はアンドゲート３６から出力されるパルス信号の波形およびこのパルス信号に応じてドライバ４４によって駆動されるトランジスタ５４の動作状態を示している。また、図２（Ｅ）は符号ビットａn の値に応じてドライバ４６によって駆動されるトランジスタ５６の動作状態を示し、図２（Ｆ）は符号ビットａn の値を反転したビットデータに基づいてドライバ４８によって駆動されるトランジスタ５８の動作状態を示している。
【００２８】
なお、図２において、「Ｔ」はｎビットのデータがデジタルアンプ１０に入力される周期、すなわち、所定のサンプリング周波数を有するデジタルデータが直接入力される場合にはこのサンプリング周波数に対応した周期がＴとなる。また、所定のサンプリング周波数を有するデジタルデータに対してｍ倍のオーバーサンプリング処理が行われた後のデジタルデータが入力される場合には、サンプリング周波数に対応する周期を１／ｍ倍した周期がＴとなる。また、オーバーサンプリング処理回路をデジタルアンプ１０内に備える場合には、ＰＣＭ−ＰＷＭ変換部２０および切替制御部３０の前段にオーバーサンプリング処理回路を設け、ｎビットの入力データに対してオーバーサンプリング処理を行った後のデジタルデータをＰＣＭ−ＰＷＭ変換部２０および切替制御部３０に入力すればよい。
【００２９】
図２（Ｂ）に示すように、ＰＣＭ−ＰＷＭ変換部２０は、デジタルアンプ１０に入力されるｎビットの入力データの中の符号ビットを除く（ｎ−１）ビットの値に応じたデューティ比を有するパルス信号を生成して出力する。このとき、図２（Ａ）の区間▲１▼に示すように、符号ビットａn の値が“０”である場合には、この符号ビットａn の値をインバータ３２によって反転したビットデータ“１”がアンドゲート３４に入力されるため、アンドゲート３４からはＰＣＭ−ＰＷＭ変換部２０から入力されたパルス信号が出力される。また、他方のアンドゲート３６には、符号ビットａn の値“０”がそのまま入力されるため、アンドゲート３６からはローレベルの信号が出力される。したがって、符号ビットａn の値が“０”である正のデータがデジタルアンプ１０に入力された場合には、２つのドライバ４２、４４の中のドライバ４２による制御動作のみが有効になって、負荷９０の一方の端子Ａに接続されたトランジスタ５２によるスイッチング動作のみが行われる。このため、図２（Ｃ）に示すように、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号と同じ波形を有する正の動作電圧（＋Ｖcc）が負荷９０の端子Ａに印加される。また、符号ビットａn の値が“０”である場合には、この符号ビットａn の値をインバータ３２によって反転したビットデータ“１”がドライバ４８に入力され、ドライバ４６には符号ビットａn の値“０”がそのまま入力されるため、２つのドライバ４６、４８の中のドライバ４８による制御動作のみが有効になって、負荷９０の他方の端子Ｂに接続されたトランジスタ５８によるスイッチング動作のみが行われる。このため、図２（Ｆ）に示すように、負の動作電圧（−Ｖcc）が負荷９０の他方の端子Ｂに印加される。
【００３０】
また、図２（Ａ）の区間▲２▼に示すように、符号ビットａn の値が“１”である場合には、この符号ビットａn の値“１”がそのまま他方のアンドゲート３６に入力されるため、アンドゲート３６からはＰＣＭ−ＰＷＭ変換部２０から入力されたパルス信号が出力される。また、一方のアンドゲート３４には、符号ビットａn の値をインバータ３２により反転したビットデータ“０”が入力されるため、アンドゲート３４からはローレベルの信号が出力される。したがって、符号ビットａn の値が“１”である負のデータがデジタルアンプ１０に入力された場合には、他方のドライバ４４による制御動作のみが有効になって、負荷９０の他方の端子Ｂに接続されたトランジスタ５４によるスイッチング動作のみが行われる。このため、図２（Ｄ）に示すように、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号と同じ波形を有する正の動作電圧（＋Ｖcc）が負荷９０の端子Ｂに印加される。また、符号ビットａn の値が“１”である場合には、この符号ビットａn の値がドライバ４６にそのまま入力され、ドライバ４８には符号ビットａn の値を反転したビットデータ“０”が入力されるため、２つのドライバ４６、４８の中のドライバ４６による制御動作のみが有効になって、負荷９０の一方の端子Ａに接続されたトランジスタ５６によるスイッチング動作のみが行われる。このため、図２（Ｅ）に示すように、負の動作電圧（−Ｖcc）が負荷９０の一方の端子Ａに印加される。
【００３１】
本実施形態のデジタルアンプ１０においては、正のデジタルデータが入力されると、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号がＰＣＭ−ＰＷＭ変換部２０によって生成され、このパルス信号に応じてドライバ４２による駆動動作が有効になって、トランジスタ５２によるスイッチング動作が行われる。また、このとき符号ビットａn を反転したビットデータに応じてドライバ４８による駆動動作が有効になって、トランジスタ５８によるスイッチング動作が行われる。したがって、負荷９０の一方の端子Ａには所定のデューティ比を有する正の動作電圧（＋Ｖcc）が印加され、他方の端子Ｂには負の動作電圧（−Ｖcc）が印加されるため、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号のデューティ比に応じて、負荷９０の両端の電位差が＋２Ｖccとなるように負荷９０が駆動される。
【００３２】
反対に、負のデジタルデータが入力されると、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号がＰＣＭ−ＰＷＭ変換部２０によって生成され、このパルス信号に応じてドライバ４４による駆動動作が有効になって、トランジスタ５４によるスイッチング動作が行われる。また、このとき符号ビットａn に応じてドライバ４６による駆動動作が有効になって、トランジスタ５６によるスイッチング動作が行われる。したがって、負荷９０の他方の端子Ｂには所定のデューティ比を有する正の動作電圧（＋Ｖcc）が印加され、一方の端子Ａには負の動作電圧（−Ｖcc）が印加されるため、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号のデューティ比に応じて、負荷９０の両端の電位差が−２Ｖccとなるように負荷９０が駆動される。
【００３３】
このように、本実施形態のデジタルアンプ１０では、データが入力される１周期Ｔ内のスイッチング速度は、その分解能が（ｎ−１）ビットによって表現される最大値（２n-1 −１）によって決まることから、データのサンプリング周波数をｆｓ、オーバーサンプリングの倍数をｍとすると、ｆｓ×ｍ×（２n-1 −１）となり、従来のデジタルアンプにおける最大スイッチング速度の約半分の値であって、スイッチング速度を下げることができる。換言すれば、従来品と同じスイッチング速度を維持する場合であっても、オーバーサンプリングの倍数やデータのビット数を上げることができることになるため、デジタルアンプの高性能化を実現することができる。
【００３４】
また、本実施形態のデジタルアンプ１０では、ドライバ４２〜４８は、それぞれ１対１に対応するトランジスタ５２〜５８に対して独立に駆動電圧を印加しており、この駆動電圧を０Ｖと＋Ｖccの範囲内で、あるいは０Ｖと−Ｖccの範囲内で可変すればよいため、従来のドライバによって生成する駆動電圧の可変範囲である２Ｖccに比べると半分になっており、その分だけ駆動電圧の歪みの発生を抑えることができる。また、駆動電圧の可変範囲が半分になったために、駆動電圧の状態変化（０Ｖと＋Ｖccの間の状態変化あるいは０Ｖと−Ｖccの間の状態変化）に要する時間を短縮することができる。
【００３５】
〔第２の実施形態〕
上述した第１の実施形態では、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有する駆動電圧を、負荷９０の２つの端子Ａ、Ｂのそれぞれに選択的に印加するようにしたが、これらの駆動電圧を負荷９０の一方の端子ＡあるいはＢのみに選択的に印加するようにしてもよい。
【００３６】
図３は、第２の実施形態のデジタルアンプの構成を示す図である。図３に示したデジタルアンプ１０ａは、所定のデューティ比を有する駆動電圧を負荷９０の一方の端子に選択的に印加するようにしたものであり、図１に示したデジタルアンプ１０に比べて、スイッチング部５０ａ内の各トランジスタ５２〜５８と４つのドライバ４２〜４８のそれぞれの接続方法が異なっている。
【００３７】
上述したＰＣＭ−ＰＷＭ変換部２０が制御信号生成手段に、切替制御部３０が第２の切替制御手段に、ドライバ４２、トランジスタ５２が第５のスイッチング手段に、ドライバ４４、トランジスタ５６が第６のスイッチング手段に、ドライバ４６、トランジスタ５４が第７のスイッチング手段に、ドライバ４８、トランジスタ５８が第８のスイッチング手段にそれぞれ対応する。
【００３８】
具体的には、一方のアンドゲート３４に接続されたドライバ４２の出力端子がトランジスタ５２のゲートに接続されているとともに、他方のアンドゲート３６に接続されたドライバ４４の出力端子がトランジスタ５６のゲートに接続されている。このため、符号ビットａn の値に応じて、負荷９０の一方の端子Ａに接続された２つのトランジスタ５２、５６のいずれか一方のみのスイッチング動作が有効になる。また、符号ビットａn の値がそのまま入力されるドライバ４６の出力端子がトランジスタ５４のゲートに接続されているとともに、符号ビットａn の値をインバータ３２で反転したビットデータが入力されるドライバ４８の出力端子がトランジスタ５８のゲートに接続されている。このため、符号ビットａn の値に応じて、負荷９０の他方の端子Ｂに接続された２つのトランジスタ５４、５８のいずれか一方のみのスイッチング動作が有効になる。このようなデジタルアンプ１０ａを用いることによって、負荷９０を駆動するようにしてもよい。
【００３９】
また、上述した各実施形態では、スイッチング部５０、５０ａ内のトランジスタ５６、５８のそれぞれに負の動作電圧（−Ｖcc）が印加される場合について説明したが、この負の動作電圧を印加する代わりに、これらのトランジスタ５６、５８のそれぞれをアース端子に接続してグランド（ＧＮＤ）レベルに設定するようにしてもよい。この場合には、電源回路によって正の動作電圧（＋Ｖcc）のみを発生するだけでよいため、電源回路のコストダウンを図ることができる。
【００４０】
〔第３の実施形態〕
図４は、第３の実施形態のデジタルアンプの構成を示す図である。図４に示したデジタルアンプ１０ｂは、負荷９０がスピーカ等のように誘導性負荷の場合にこの負荷９０で発生する逆起電力による歪みを除去する構成を追加したものであり、図１に示したデジタルアンプ１０に比べて、切替制御部３０とドライバ４６、４８の間に歪除去制御部６０を追加した点が異なっている。
【００４１】
歪除去制御部６０は、負荷９０の両端を所定のタイミングで同電位に制御するものであり、２つの信号判定部６２、６４、アンドゲート６６、２つのオアゲート６８、７０を含んで構成されている。一方の信号判定部６２は、切替制御部３０内のアンドゲート３４から出力されるパルス信号のローレベル部分を検出する。このアンドゲート３４からは、符号ビットａn の値が“０”のとき（例えば、正のデジタルデータがデジタルアンプ１０ｂに入力されたとき）に、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号が出力されるため、信号判定部６２から出力される信号は、このパルス信号がローレベルのときにハイレベルに、反対にこのパルス信号がハイレベルのときにローレベルとなる。
【００４２】
他方の信号判定部６４は、切替制御部３０内のアンドゲート３６から出力されるパルス信号のローレベル部分を検出する。このアンドゲート３６からは、符号ビットａn の値が“１”のとき（例えば、負のデジタルデータがデジタルアンプ１０ｂに入力されたとき）に、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号が出力されるため、信号判定部６４から出力される信号は、このパルス信号がローレベルのときにハイレベルに、反対にこのパルス信号がハイレベルのときにローレベルとなる。なお、上述したように、信号判定部６２、６４のそれぞれは、入力されるパルス信号の論理を反転する動作を行っており、最も簡単にはインバータを用いて実現することができる。
【００４３】
アンドゲート６６の２つの入力端子には、上述した２つの信号判定部６２、６４のそれぞれの出力信号が入力されている。また、２つのオアゲート６８、７０のそれぞれにの一方の入力端子には、アンドゲート６６の出力信号が共通に入力されている。一方のオアゲート６８の他方の入力端子には、符号ビットａn そのものが入力されており、他方のオアゲート７０の他方の入力端子には、符号ビットａn の値をインバータ３２で反転したビットデータが入力されている。一方のオアゲート６８から出力される信号がドライバ４６に、他方のオアゲート７０から出力される信号がドライバ４８にそれぞれ入力されている。
【００４４】
上述した歪除去制御部６０が第１の歪除去制御手段に対応する。
図５は、本実施形態のデジタルアンプ１０ｂの動作状態を示すタイミング図であり、切替制御部３０および歪除去制御部６０から出力される各信号の波形が示されている。図５（Ａ）は切替制御部３０内のアンドゲート３４から出力されるパルス信号の波形およびこのパルス信号に応じてドライバ４２によって駆動されるトランジスタ５２の動作状態を示す。図５（Ｂ）は切替制御部３０内のアンドゲート３６から出力されるパルス信号の波形およびこのパルス信号に応じてドライバ４４によって駆動されるトランジスタ５４の動作状態を示す。図５（Ｃ）は歪除去制御部６０内のアンドゲート６６から出力されるパルス信号の波形を示す。図５（Ｄ）は符号ビットａn の値をインバータ３２で反転した信号の波形を示す。図５（Ｅ）は一方のオアゲート６８から出力される信号の波形およびこの信号に応じてドライバ４６によって駆動されるトランジスタ５６の動作状態を示す。図５（Ｆ）は符号ビットａn の値に対応する信号（インバータ３２の入力信号）の波形を示す。図５（Ｇ）は他方のオアゲート７０から出力される信号の波形およびこの信号に応じてドライバ４８によって駆動されるトランジスタ５８の動作状態を示す。
【００４５】
正のデジタルデータが入力された場合の動作
デジタルアンプ１０ｂに正のデジタルデータ（符号ビットａn が“０”の場合）が入力された場合の動作状態が、図５（Ａ）〜図５（Ｇ）のそれぞれの前半部分に示されている。
【００４６】
具体的には、デジタルアンプ１０ｂに正のデジタルデータが入力されると、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号がドライバ４２に入力され（図５（Ａ））、このパルス信号に応じてトランジスタ５２によるスイッチング動作が行われる。また、オアゲート７０の一方の入力端子にはハイレベルの信号が入力されるため（図５（Ｄ））、このオアゲート７０からはハイレベルの信号が出力され（図５（Ｇ））、ドライバ４８によって駆動されるトランジスタ５８が継続的にオン状態になる。したがって、負荷９０は、端子Ｂ側に負の動作電圧（−Ｖcc）が印加されるとともに、端子Ａ側にパルス信号のハイレベルのタイミングに同期して正の動作電圧（＋Ｖcc）が印加される。
【００４７】
ところで、本実施形態のデジタルアンプ１０ｂでは、負荷９０の端子Ａ側に正の動作電圧が印加されていない期間、例えば図５（Ａ）の期間ｂ、ｄ、ｆに対応してオアゲート６８の出力信号がハイレベルになるため（図５（Ｅ））、このタイミングでドライバ４６によってトランジスタ５６がオン状態に制御される。このため、負荷９０の端子Ａ、Ｂに電位差＋２Ｖccの駆動電圧が印加されるタイミングを除く期間は、２つのトランジスタ５６、５８がともにオン状態になって、負荷９０の端子Ａ、Ｂがともに同電位の電源ラインに接続された状態になる。したがって、正の動作電圧を印加するためにトランジスタ５２をオンオフ制御したときに負荷９０に発生する逆起電力を放出することができ、デジタルアンプ１０ｂの出力信号に生じる歪を除去することが可能になる。
【００４８】
負のデジタルデータが入力された場合の動作
同様に、デジタルアンプ１０ｂに負のデジタルデータ（符号ビットａn が“１”の場合）が入力された場合の動作状態が、図５（Ａ）〜図５（Ｇ）のそれぞれの後半部分に示されている。
【００４９】
具体的には、デジタルアンプ１０ｂに負のデジタルデータが入力されると、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号がドライバ４４に入力され（図５（Ｂ））、このパルス信号に応じてトランジスタ５４によるスイッチング動作が行われる。また、オアゲート６８の一方の入力端子にはハイレベルの信号が入力されるため（図５（Ｆ））、このオアゲート６８からはハイレベルの信号が出力され（図５（Ｅ））、ドライバ４６によって駆動されるトランジスタ５６が継続的にオン状態になる。したがって、負荷９０は、端子Ａ側に負の動作電圧（−Ｖcc）が印加されるとともに、端子Ｂ側にパルス信号のハイレベルのタイミングに同期して正の動作電圧（＋Ｖcc）が印加される。
【００５０】
本実施形態のデジタルアンプ１０ｂでは、負荷９０の端子Ｂ側に正の動作電圧が印加されていない期間、例えば図５（Ｂ）の期間ｈ、ｊ、ｍに対応してオアゲート７０の出力信号がハイレベルになるため（図５（Ｇ））、このタイミングでドライバ４８によってトランジスタ５８がオン状態に制御される。このため、負荷９０の端子Ａ、Ｂに電位差＋２Ｖccの駆動電圧が印加されるタイミングを除く期間は、２つのトランジスタ５６、５８がともにオン状態になって、負荷９０の端子Ａ、Ｂがともに同電位の電源ラインに接続された状態になる。したがって、正の動作電圧を印加するためにトランジスタ５４をオンオフ制御したときに負荷９０に発生する逆起電力を放出することができ、デジタルアンプ１０ｂの出力信号に生じる歪を除去することが可能になる。
【００５１】
なお、上述した説明では、デジタルアンプ１０ｂに正あるいは負のデジタルデータが入力された場合を考えたが、０レベルの信号が入力された場合にもトランジスタ５６、５８がともにオン状態になるため、このときに負荷９０に逆起電力が発生している場合にはこの逆起電力が放出され、出力信号の歪を除去することができる。
【００５２】
また、上述した実施形態のデジタルアンプ１０ｂは、基本的には図１に示したデジタルアンプ１０に歪除去制御部６０を追加した構成を有しているが、同じように図３に示したデジタルアンプ１０ａに歪除去制御部６０を追加することにより、出力信号の歪みを除去するようにしてもよい。但し、この場合は、歪除去制御部６０内の一方のオアゲート６８を図３に示したドライバ４４の前段に挿入するとともに、他方のオアゲート７０をドライバ４２の前段に挿入する必要がある。この場合の歪除去制御部６０が第２の歪除去制御手段に対応する。
【００５３】
〔参考実施形態〕
図６は、参考実施形態のデジタルアンプの構成を示す図である。図６に示したデジタルアンプ１０ｃは、負荷９０の端子Ｂを接地して端子Ａ側のみに駆動電圧を印加するようにしたものであり、シングルエンド・プッシュプル回路と称されている。
【００５４】
図６に示す本実施形態のデジタルアンプ１０ｃは、ＰＣＭ−ＰＷＭ変換部２０、切替制御部３０ａ、ドライバ４２、４４、スイッチング部５０ａ、歪除去制御部８０を含んで構成されている。図１に示したデジタルアンプ１０と共通の構成については同じ符号が付されており、その詳細な説明は省略する。
【００５５】
切替制御部３０ａは、ＰＣＭ−ＰＷＭ変換部２０から出力されるパルス信号が入力されており、符号ビットａn の値に応じて、このパルス信号の出力先となるドライバ４２、４４を切り替える。この切替制御部３０ａは、図１に示した切替制御部３０と基本的に同じ構成を有しており、本実施形態ではドライバ４６、４８が使用されていないためにこれらとの間の接続線が削除されている点が異なっている。
【００５６】
スイッチング部５０ａは、２つのトランジスタ５２、５６を含んで構成されている。一方のトランジスタ５２は、正の動作電圧（＋Ｖcc）を負荷９０の端子Ａに選択的に印加するスイッチング動作を行う。また、他方のトランジスタ５６は、負の動作電圧（−Ｖcc）を負荷９０の端子Ａに選択的に印加するスイッチング動作を行う。
【００５７】
歪除去制御部８０は、負荷９０の端子Ａを所定のタイミングで接地する制御を行うものであり、ノアゲート８２、ドライバ８４、トランジスタ８６を含んで構成されている。ノアゲート８２は、切替制御部３０ａ内の２つのアンドゲート３４、３６の出力がともにローレベルのときにハイレベルの信号を出力する。ドライバ８４は、このノアゲート８２の出力信号に応じてトランジスタ８６を駆動する。トランジスタ８６は、負荷９０の端子Ａを選択的に接地する。このトランジスタ８６は、ノアゲート８２の出力がハイレベルのときにドライバ８４によってオン状態に制御され、負荷９０の端子Ａを接地する。
【００５８】
上述したＰＣＭ−ＰＷＭ変換部２０が制御信号生成手段に、切替制御部３０ａが第３の切替制御手段に、ドライバ４２、トランジスタ５２が第９のスイッチング手段に、ドライバ４４、トランジスタ５６が第１０のスイッチング手段に、歪除去制御部８０が第３の歪除去制御手段にそれぞれ対応する。
【００５９】
本実施形態のデジタルアンプ１０ｃはこのような構成を有しており、次にその動作を説明する。
正のデジタルデータが入力された場合の動作
デジタルアンプ１０ｃに正のデジタルデータ（符号ビットａn が“０”の場合）が入力されると、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号が切替制御部３０ａ内のアンドゲート３４からドライバ４２に入力され、このパルス信号に応じてトランジスタ５２によるスイッチング動作が行われる。このとき、他方のトランジスタ５６はオフ状態に制御されるため、負荷９０の端子Ａには、正の動作電圧（＋Ｖcc）が選択的に印加される。
【００６０】
ところで、本実施形態のデジタルアンプ１０ｃでは、負荷９０の端子Ａに正の動作電圧が印加されていない期間には、歪除去制御部８０内のトランジスタ８６がオン状態に制御される。このため、負荷９０の２つの端子Ａ、Ｂが同じ電位になって、負荷９０の端子Ａに正の動作電圧を選択的に印加する際に負荷９０に発生する逆起電力は、負荷９０の内部に蓄積されることなく放出されるため、デジタルアンプ１０ｃの出力信号に生じる歪みを除去することが可能になる。
【００６１】
負のデジタルデータが入力された場合の動作
同様に、デジタルアンプ１０ｃに負のデジタルデータ（符号ビットａn が“１”の場合）が入力されると、符号ビットａn を除く（ｎ−１）ビットデータの内容に応じたデューティ比を有するパルス信号が切替制御部３０ａ内のアンドゲート３６からドライバ４４に入力され、このパルス信号に応じてトランジスタ５６によるスイッチング動作が行われる。このとき、他方のトランジスタ５２はオフ状態に制御されるため、負荷９０の端子Ａには、負の動作電圧（−Ｖcc）が選択的に印加される。
【００６２】
本実施形態のデジタルアンプ１０ｃでは、負荷９０の端子Ａに負の動作電圧が印加されていない期間には、歪除去制御部８０内のトランジスタ８６がオン状態に制御される。このように、負荷９０の端子Ａに負の動作電圧を選択的に印加する際に負荷９０に発生する逆起電力は、負荷９０の内部に蓄積されることなく放出されるため、デジタルアンプ１０ｃの出力信号に生じる歪みを除去することが可能になる。
【００６３】
なお、上述した説明では、デジタルアンプ１０ｃに正あるいは負のデジタルデータが入力された場合を考えたが、０レベルの信号が入力された場合にもトランジスタ８６がオン状態になるため、このときに負荷９０に逆起電力が発生している場合にはこの逆起電力が放出され、出力信号の歪を除去することができる。
【００６４】
また、本実施形態のデジタルアンプ１０ｃのスイッチング速度は上述した第１の実施形態のデジタルアンプ１０等と同じであり、スイッチング速度を下げることが可能になる。すなわち、データが入力される１周期Ｔ内のスイッチング速度は、その分解能が（ｎ−１）ビットによって表現される最大値（２n-1 −１）によって決まることから、データのサンプリング周波数をｆｓ、オーバーサンプリングの倍数をｍとすると、ｆｓ×ｍ×（２n-1 −１）となり、従来のデジタルアンプにおける最大スイッチング速度の約半分の値であって、スイッチング速度を下げることができる。また、従来品と同じスイッチング速度を維持する場合であっても、オーバーサンプリングの倍数やデータのビット数を上げることができることになるため、デジタルアンプの高性能化を実現することができる。
【００６５】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、入力されるｎビットデータの最上位ビットが符号ビットである場合を説明したが、入力データのフォーマットによっては他のビット位置に符号ビットが含まれている場合があるが、このような場合にはこの最上位ビット以外に含まれる符号ビットを切替制御部３０等に入力すればよい。
【００６６】
【発明の効果】
上述したように、本発明によれば、符号ビットを除くデジタルデータの値に対応して２つのスイッチング手段を制御する制御信号が生成されるため、符号ビットを含むデジタルデータの全体を考慮してデューティ比が設定される場合に比べて、デューティ比を設定する分解能が約半分になり、スイッチング速度の低減が可能になる。また、負荷の２つの駆動用端子のそれぞれに同時に印加される２つの動作電圧は、生成動作が独立に制御されているため、それぞれの生成動作に必要な駆動電圧として従来のように正の動作電圧と負の動作電圧を交互に発生する必要がなく、この駆動電圧の変動範囲を小さくすることができ、駆動電圧波形の歪みの発生を防止するとともに、スイッチング速度の高速化の妨げになることを防止することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態のデジタルアンプの構成を示す図である。
【図２】図１に示したデジタルアンプの動作状態を示すタイミング図である。
【図３】第２の実施形態のデジタルアンプの構成を示す図である。
【図４】第３の実施形態のデジタルアンプの構成を示す図である。
【図５】図４に示したデジタルアンプの動作状態を示すタイミング図である。
【図６】  参考実施形態のデジタルアンプの構成を示す図である。
【図７】従来のデジタルアンプの構成を示す図である。
【図８】図７に示したデジタルアンプの動作状態を示すタイミング図である。
【図９】従来のデジタルアンプに含まれるドライバによって各トランジスタのゲートに印加する駆動電圧の波形を示す図である。
【符号の説明】
１０  デジタルアンプ
２０  ＰＣＭ−ＰＷＭ変換部
３０  切替制御部
３２  インバータ
３４、３６  アンドゲート
４２、４４、４６、４８  ドライバ
５０  スイッチング部
５２、５４、５６、５８  トランジスタ
９０  負荷
【図１】
0004387601.tif 000002
【図２】
0004387601.tif 000003
【図３】
0004387601.tif 000004
【図４】
0004387601.tif 000005
【図５】
0004387601.tif 000006
【図６】
0004387601.tif 000007
【図７】
0004387601.tif 000008
【図８】
0004387601.tif 000009
【図９】
0004387601.tif 000010