(57)【特許請求の範囲】
【請求項１】
入力信号と周期および位相が同期する同期信号を生成する同期信号生成装置において、
クロック信号が入力され、このクロック信号を分周して上記入力信号と同一周期の出力信号を生成する出力信号生成回路と、
この出力信号の立ち上がりエッジタイミングおよび立ち下がりエッジタイミングにおいて上記入力信号をサンプリングした値にて変化するエッジタイミングサンプリング信号、および、このエッジサンプリング信号の位相を９０度遅らせた中間タイミングサンプリング信号を生成するサンプリング回路と、
上記入力信号の所定の位相タイミングにおける上記エッジタイミングサンプリング信号と中間タイミングサンプリング信号との信号レベルの組み合わせに応じて位相補正信号を生成する位相補正回路とを備え、
上記出力信号生成回路は当該位相補正信号に基づいて出力信号の位相を制御し、この出力信号を上記同期信号として出力することを特徴とする同期信号生成装置。
【請求項２】
位相補正回路は、入力信号のエッジタイミングにおいて、
エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとが異なれば出力信号の位相を遅らせる位相補正信号を出力し、
エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとが揃っていれば出力信号の位相を進ませる位相補正信号を出力することを特徴とする請求項１記載の同期信号生成装置。
【請求項３】
位相補正回路は、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとの関係が、入力信号の複数回のエッジタイミングにわたって同様の関係にあったら初めて位相補正信号を出力することを特徴とする請求項２記載の同期信号生成装置。
【請求項４】
出力信号生成回路は、クロック信号を入力信号よりも長い周期に分周することができる多段接続された複数個のフリップフロップを有し、出力信号の位相を進める位相補正信号が入力された場合にはこのクロック信号の分周比を下げ、出力信号の位相を遅らせる位相補正信号が入力された場合にはクロック信号の分周比を上げることを特徴とする請求項２記載の同期信号生成装置。
【請求項５】
データ変調成分と電力供給成分とが重畳された受信波からデータ変調成分を抽出するデータ抽出回路と、
上記受信波から電力供給成分を抽出する電力抽出回路と、
上記データ変調成分が入力信号として且つ上記電力供給成分がクロック信号として入力され、このデータ変調成分と周期および位相が同期するデータ変調成分の同期信号をデータ搬送波として出力する請求項１記載の同期信号生成装置と、
当該データ搬送波と上記データ変調成分とに基づいてデータを復号する復号回路とからなる復調装置。
【請求項６】
データ抽出回路および電力抽出回路にはデータ変調成分の１乃至複数周期分が同一データに基づいて変調された受信波が入力されるとともに、
復号回路は、
データ変調成分およびデータ搬送波が入力され、これらの排他論理値を再生データ信号として出力する排他論理和回路と、
上記同一データに基づいて変調された期間ごとに上記再生データ信号におけるハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データとして出力する判定回路とを備えることを特徴とする請求項５記載の復調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は入力信号と周期および位相が同期する同期信号を生成する同期信号生成装置およびこれを用いた復調装置に係り、特に、データ変調成分と電力供給成分とが重畳された波を受信してこの電力およびデータを用いてデータ処理を行う電池レス型非接触ＩＣカードなどにおいて好適に用いることができる同期信号生成装置およびこれを用いた復調装置に関するものである。
【０００２】
【従来の技術】
図１２は従来の同期信号生成装置を用いた復調装置の構成を示すブロック図である。図において、３６は入力された電圧レベルに応じた周波数で発振する電圧制御発振器、３７はこの電圧制御発振器３６の出力と図示外のアンテナが受信した受信波とが入力され、これら２つの入力信号の差分信号を出力する位相比較回路、３８はこの差分信号をフィルタリングするローパスフィルタ、３９は上記受信電波と電圧制御発振器３６の出力との排他論理和値を出力する排他論理和回路である。
【０００３】
次に動作について説明する。
電圧制御発振器３６が入力電圧レベルに応じた周波数で発振している状態で受信波が入力されると、位相比較回路３７がこれら２つの入力信号の差分信号を出力し、ローパスフィルタ３８がこの差分信号をフィルタリングし、上記差分に応じたレベルの電圧が電圧制御発振器３６に入力される。電圧制御発振器３６はこの新たな入力電圧のレベルに応じた周波数で発振し、この出力と受信波との位相が複数の周期にわたってそろった状態、つまり電圧制御発振器３６の出力と受信波の周波数および位相がそろった状態で安定する。そして、この安定した周波数の電圧制御発振器３６の出力と受信波との排他論理和値が排他論理和回路３９から復調したデータとして出力される。
【０００４】
つまり、この従来の復調装置は、位相比較回路３７、ローパスフィルタ３８および電圧制御発振器３６によって受信波に同期したデータ搬送波を生成し、更に、これと受信波との排他論理和演算を行うことで受信波のデータ変調成分からデータ搬送波を取り除き、これによりデータを再生するものである。
【０００５】
【発明が解決しようとする課題】
従来の復調装置は以上のように構成されているので、データ変調成分と電力供給成分とが重畳された受信波が入力された場合のように、受信波自体に電力供給成分などによる波形の乱れが存在する場合、その受信波の波形乱れに起因して位相比較回路３７の出力も乱れてしまう。その結果、これに基づいて生成される電圧制御発振器３６の出力、つまりデータ搬送波とデータ変調成分との同期がずれてしまい、排他論理和回路３９は誤ったデータを復調してしまうことになるなどの課題があった。
【０００６】
特に、データに基づいてＰＳＫ変調などを行った場合のように、受信波における立ち上がりエッジや立ち下がりエッジの位相がデータ値に応じてずれるような場合には、位相比較回路３７に入力される受信波の位相がデータ値に応じて変化し続けるので、このように受信波に基づいてデータ搬送波を生成し、それと受信波との排他論理和に基づいてデータを復調するような構成の場合には、データ変調成分の同期信号を完全に安定化させることはほとんどできない。
【０００７】
また、従来の復調装置は、データ搬送波を生成する同期信号生成装置が位相比較回路３７、ローパスフィルタ３８および電圧制御発振器３６にて構成されているので、例えば電圧制御発振器３６に入力される制御電圧などのようにその一部にアナログ信号が使用されており、回路が複雑で大規模となってしまうので、集積回路として形成するのに適していないなどの課題もあった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、電力供給成分が重畳されたままのデータ変調成分が入力されたとしても安定したデータ変調成分の同期信号（データ搬送波）を生成することができる新たな回路構成に基づく同期信号生成装置およびこれを用いた復調装置を得ることを目的とする。
【０００９】
また、これと同時に、回路が比較的簡便で大規模とならず、集積化に適した同期信号生成装置およびこれを用いた復調装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る同期信号生成装置は、入力信号と周期および位相が同期する同期信号を生成する同期信号生成装置において、クロック信号が入力され、このクロック信号を分周して上記入力信号と同一周期の出力信号を生成する出力信号生成回路と、この出力信号の立ち上がりエッジタイミングおよび立ち下がりエッジタイミングにおいて上記入力信号をサンプリングした値にて変化するエッジタイミングサンプリング信号、および、このエッジサンプリング信号の位相を９０度遅らせた中間タイミングサンプリング信号を生成するサンプリング回路と、上記入力信号の所定の位相タイミングにおける上記エッジタイミングサンプリング信号と中間タイミングサンプリング信号との信号レベルの組み合わせに応じて位相補正信号を生成する位相補正回路とを備え、上記出力信号生成回路は当該位相補正信号に基づいて出力信号の位相を制御し、この出力信号を上記同期信号として出力するものである。
【００１１】
この発明に係る同期信号生成装置は、位相補正回路が、入力信号のエッジタイミングにおいて、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとが異なれば出力信号の位相を遅らせる位相補正信号を出力し、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとが揃っていれば出力信号の位相を進ませる位相補正信号を出力するものである。
【００１２】
この発明に係る同期信号生成装置は、位相補正回路が、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとの関係が、入力信号の複数回のエッジタイミングにわたって同様の関係にあったら初めて位相補正信号を出力するものである。
【００１３】
この発明に係る同期信号生成装置は、出力信号生成回路が、クロック信号を入力信号よりも長い周期に分周することができる多段接続された複数個のフリップフロップを有し、出力信号の位相を進める位相補正信号が入力された場合にはこのクロック信号の分周比を下げ、出力信号の位相を遅らせる位相補正信号が入力された場合にはクロック信号の分周比を上げるものである。
【００１４】
この発明に係る復調装置は、データ変調成分と電力供給成分とが重畳された受信波からデータ変調成分を抽出するデータ抽出回路と、上記受信波から電力供給成分を抽出する電力抽出回路と、上記データ変調成分が入力信号として且つ上記電力供給成分がクロック信号として入力され、このデータ変調成分と周期および位相が同期するデータ変調成分の同期信号をデータ搬送波として出力する上記同期信号生成装置と、当該データ搬送波と上記データ変調成分とに基づいてデータを復号する復号回路とからなるものである。
【００１５】
この発明に係る復調装置は、データ抽出回路および電力抽出回路にはデータ変調成分の１乃至複数周期分が同一データに基づいて変調された受信波が入力されるとともに、復号回路は、データ変調成分およびデータ搬送波が入力され、これらの排他論理値を再生データ信号として出力する排他論理和回路と、上記同一データに基づいて変調された期間ごとに上記再生データ信号におけるハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データとして出力する判定回路とを備えるものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による復調装置を用いた電池レス型非接触ＩＣカードの構成を示すブロック図である。図において、１は電池レス型非接触ＩＣカード、２はデータ変調成分と電力供給成分とが重畳された電波（Ｗ１）を受信する送受信アンテナ（アンテナ）、３は半導体集積回路である。また、半導体集積回路３において、４は中央処理装置、５はこの中央処理装置４の処理情報などを記憶する不揮発性メモリ、６は特殊処理を実施し上記中央処理装置４の動作を助けるコ・プロセッサ、７は上記送受信アンテナ２に対して送信波を出力する変調回路、８は上記送受信アンテナ２の受信波（Ｗ１）が入力される復調回路、９はこの変調回路７および復調回路８と中央処理装置４との間に配設されてシリアル信号とパラレル信号との変換を行う変換回路、１０は送受信アンテナ２に入力された電波のエネルギーを直流電力エネルギーに変換して、この半導体集積回路３の各部に供給する整流回路である。
【００１７】
図２はこの発明の実施の形態１による復調回路８の構成を示すブロック図である。図において、１１は送受信アンテナ２の受信波（Ｗ１）からデータ変調成分（Ｗ３）を抽出する第一コンパレータ（データ抽出回路）、１２は上記受信波（Ｗ１）から電力供給成分（Ｗ４）を抽出する第二コンパレータ（電力抽出回路）、１３は上記電力供給成分（Ｗ４）およびデータ変調成分（Ｗ３）が入力され、これらに基づいてデータ変調成分（Ｗ３）と周期および位相が同期するデータ搬送波（データ変調成分の同期信号，Ｗ５）を生成する同期信号生成装置、１４はこのデータ変調成分（Ｗ５）およびデータ搬送波（Ｗ３）が入力され、これらの排他論理値を再生データ信号（Ｗ６）として出力する第一排他論理和回路（排他論理和回路、復号回路）、１５は同一データに基づいて変調された期間ごとに上記再生データ信号（Ｗ６）におけるハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データ（Ｗ２）として出力する１ビット幅カウンタ（判定回路、復号回路）である。
【００１８】
図３から図５はこの発明の実施の形態１による同期信号生成装置１３の構成を示すブロック図である。図３はデータ搬送波（Ｗ５）を生成する出力信号生成部（出力信号生成回路）、図４はデータ変調成分（Ｗ３）をサンプリングするサンプリング部（サンプリング回路）、図５は出力信号生成部に対してデータ搬送波（Ｗ４）の位相を補正するためのキャリー信号（Ｗ１４）およびボロー信号（Ｗ１５）を出力する位相補正部（位相補正回路）である。これらの図において、１６は第一Ｄフリップフロップ、１７は第一Ｄフリップフロップ１６の出力が入力される第二Ｄフリップフロップ、１８は第二Ｄフリップフロップ１７の出力が入力される第三Ｄフリップフロップ、１９は第二Ｄフリップフロップ１７の出力と第三Ｄフリップフロップ１８の出力との反転論理和演算を行って、その演算結果を第一Ｄフリップフロップ１６に入力する第二反転論理和回路であり、上記３つのＤフリップフロップ１６，１７，１８には電力供給成分（Ｗ４）がトリガ信号として入力されている。従って、例えば第一Ｄフリップフロップ１６の入力がハイレベルである状態で電力供給成分（Ｗ４）の立ち上がりエッジが入力されると第一Ｄフリップフロップ１６の出力がハイレベルに変化し、更にもう一度電力供給成分（Ｗ４）の立ち上がりエッジが入力されると第二Ｄフリップフロップ１７の出力がハイレベルに変化して第一Ｄフリップフロップ１６の入力がローレベルに変化するので、第一Ｄフリップフロップ１６の入力および出力は電力供給成分の４周期を１周期として変化する。そして、この第一Ｄフリップフロップ１６の出力が上記データ搬送波（Ｗ５）として出力される。
【００１９】
２０は第二Ｄフリップフロップ１７の出力と第三Ｄフリップフロップ１８の入力との間に配設され、上記ボロー信号（Ｗ１５）が入力される第一論理積回路である。そして、このボロー信号（Ｗ１５）がハイレベルである状態では、第二Ｄフリップフロップ１７よりも電力供給成分（Ｗ４）の１周期分遅れて第三Ｄフリップフロップ１８の出力が変化することになるので、第一Ｄフリップフロップ１６の入力レベルが変化するタイミングがこの電力供給成分（Ｗ４）の１周期分遅れることになり、第一Ｄフリップフロップ１６の出力（データ搬送波）は電力供給成分の５周期を１周期として変化する（分周比を上げる）。
【００２０】
２１は第一Ｄフリップフロップ１６の出力と第二Ｄフリップフロップ１７の入力との間に配設された第二論理積回路、２２は一方に第二Ｄフリップフロップ１７の出力、他方に上記キャリー信号（Ｗ１４）が入力され、これらの反転論理積値を上記第二論理積回路２１に出力する第一反転論理積回路である。そして、このキャリー信号（Ｗ１４）がハイレベルである状態では、第一Ｄフリップフロップ１６の出力がハイレベルに変化すると電力供給成分（Ｗ４）の次の周期において第二Ｄフリップフロップ１７の入力はローレベルに変化することになるので、第一Ｄフリップフロップ１６の入力レベルが変化するタイミングがこの電力供給成分（Ｗ４）の１周期分進むことになり、第一Ｄフリップフロップ１６の出力（データ搬送波）は電力供給成分（Ｗ４）の３周期を１周期として変化する（分周比を下げる）。
【００２１】
図４のサンプリング部において、２３はデータ搬送波（Ｗ３）が入力され、このデータ搬送波（Ｗ３）と立ち下がりエッジタイミングが一致する２倍の周波数の２倍周波数信号（Ｗ８）および４倍の周波数の４倍周波数信号（Ｗ７）を出力する倍周波数信号生成回路、２４は４倍周波数信号（Ｗ７）を反転させて反転４倍周波数信号（Ｗ７−）を出力する第一反転回路、２５は２倍周波数信号（Ｗ８）と４倍周波数信号（Ｗ７）との反転論理和値を第一トリガ信号（Ｗ９）として出力する第三反転論理和回路、２６は２倍周波数信号（Ｗ８）と反転４倍周波数信号（Ｗ７−）との論理積値を第二トリガ信号（Ｗ１０）として出力する第三論理積回路である。図６はこの発明の実施の形態１のサンプリング部におけるタイミングチャート（その１）である。図において、（ａ）はデータ搬送波（Ｗ５）、（ｂ）は２倍周波数信号（Ｗ８）、（ｃ）は４倍周波数信号（Ｗ７）、（ｄ）は反転４倍周波数信号（Ｗ７−）、（ｅ）は第一トリガ信号（Ｗ９）、（ｆ）は第二トリガ信号（Ｗ１０）である。そして、同図に示すように、第一トリガ信号（Ｗ９）および第二トリガ信号（Ｗ１０）はそれぞれ、データ搬送波（Ｗ５）のハイレベル期間あるいはローレベル期間を４分割した場合に、その最初の期間および三番目の期間においてハイレベルになる。
【００２２】
また、２７は第一トリガ信号（Ｗ９）の立ち上がりエッジタイミングにおいてデータ変調成分（Ｗ３）をサンプリングして同相エッジタイミングサンプリング信号（Ｗ１１）を出力する第四Ｄフリップフロップ、２８は上記第二トリガ信号（Ｗ１０）の立ち上がりエッジタイミングにおいてこの同相エッジタイミングサンプリング信号（Ｗ１１）をサンプリングして中間タイミングサンプリング信号（Ｗ１２）を出力する第五Ｄフリップフロップ、２９は上記第一トリガ信号（Ｗ９）の立ち上がりエッジタイミングにおいてこの中間タイミングサンプリング信号（Ｗ１２）をサンプリングして逆相エッジタイミングサンプリング信号（Ｗ１３）を出力する第六Ｄフリップフロップである。図７はこの発明の実施の形態１のサンプリング部におけるタイミングチャート（その２）である。図において、（ａ）はデータ変調成分（Ｗ３）、（ｂ）はデータ搬送波（Ｗ５）、（ｃ）は第一トリガ信号（Ｗ９）、（ｄ）は第二トリガ信号（Ｗ１０）、（ｅ）は同相エッジタイミングサンプリング信号（エッジタイミングサンプリング信号，Ｗ１１）、（ｆ）は中間タイミングサンプリング信号（Ｗ１２）、（ｇ）は逆相エッジタイミングサンプリング信号（Ｗ１３）である。
【００２３】
図５の位相補正部において、３０は逆相エッジタイミングサンプリング信号（Ｗ１３）と中間タイミングサンプリング信号（Ｗ１２）との排他論理和値を出力する第二排他論理和回路、３１はこの排他論理和値をデータ変調成分（Ｗ３）の立ち上りエッジタイミングでラッチし、これを上記キャリー信号（Ｗ１４）として出力する第七Ｄフリップフロップ、３２は同相エッジタイミングサンプリング信号（Ｗ１１）と中間タイミングサンプリング信号（Ｗ１２）との排他論理和値を出力する第三排他論理和回路、３３はこの排他論理和値をデータ変調成分（Ｗ３）の立ち上りエッジタイミングでラッチし、これを上記ボロー信号（Ｗ１５）として出力する第八Ｄフリップフロップである。
【００２４】
図８はこの発明の実施の形態１において、データ変調成分（Ｗ３）よりもデータ搬送波（Ｗ５）の位相が遅れている場合における位相補正部のタイミングチャートである。図９はこの発明の実施の形態１において、データ変調成分（Ｗ３）よりもデータ搬送波（Ｗ５）の位相が進んでいる場合における位相補正部のタイミングチャートである。これらの図において、（ａ）はデータ変調成分（Ｗ３）、（ｂ）はデータ搬送波（Ｗ５）、（ｃ）は同相エッジタイミングサンプリング信号（Ｗ１１）、（ｄ）は中間タイミングサンプリング信号（Ｗ１２）、（ｅ）は逆相エッジタイミングサンプリング信号（Ｗ１３）、（ｆ）はボロー信号（Ｗ１５）、（ｇ）はキャリー信号（Ｗ１４）である。そして、同図に示すように、データ変調成分（Ｗ３）よりもデータ搬送波（Ｗ５）の位相が遅れている場合にはキャリー信号（Ｗ１４）のみがハイレベルに制御され、データ変調成分（Ｗ３）よりもデータ搬送波（Ｗ５）の位相が進んでいる場合にはボロー信号（Ｗ１５）のみがハイレベルに制御される。
【００２５】
次に動作について説明する。
送受信アンテナ２にデータ変調成分（Ｗ３）と電力供給成分（Ｗ４）とが重畳された電波（Ｗ１）が入力されると、整流回路１０はこの電波のエネルギーを直流電力エネルギーに変換し、半導体集積回路３がこの電力に基づいて動作を開始する。具体的には、復調回路８が送受信アンテナ２の受信波（Ｗ１）に基づいてシリアルデータ（Ｗ５）を復調し、変換回路９がこれをパラレルデータに変換し、中央処理装置４がこの入力データと不揮発性メモリ５に記憶されたプログラムなどとに従って所定の信号処理を実施し、場合によってはこの処理結果を当該不揮発性メモリ５に記憶させたり、コ・プロセッサ６において特殊処理を実施させたりするとともに、所定の情報をパラレルデータとして出力する。更に、変換回路９がこのパラレルデータをシリアルデータに変換し、変調回路７を介して当該データが送受信アンテナ２から放射される。
【００２６】
次にこのような電池レス型非接触ＩＣカードの一連の動作において復調回路８が実施するデータ復調動作について詳しく説明する。
【００２７】
送受信アンテナ２から受信波（Ｗ１）が出力されると、第一コンパレータ１１はデータ変調成分（Ｗ３）を抽出し、第二コンパレータ１２は電力供給成分（Ｗ４）を抽出し、出力信号生成部はこの電力供給成分（Ｗ４）を予め定められた分周比で分周してデータ変調成分（Ｗ３）と同一周期のデータ搬送波（Ｗ５）を出力する。図１０はこの発明の実施の形態１による受信波（Ｗ１）とその成分（Ｗ３），（Ｗ４）との関係を示す波形図である。図において、（ａ）は受信波（Ｗ１）、（ｂ）は電力供給成分（Ｗ４）、（ｃ）はデータ変調成分（Ｗ３）である。また、ここではデータ変調成分（Ｗ３）の１周期が各データで変調されているものとする。
【００２８】
このようにデータ搬送波（Ｗ３）が出力されると、倍周波数信号生成回路２３から２倍周波数信号（Ｗ８）および４倍周波数信号（Ｗ７）が出力され、これに基づいて第一トリガ信号（Ｗ９）および第二トリガ信号（Ｗ１０）が生成される。なお、この第一トリガ信号（Ｗ９）および第二トリガ信号（Ｗ１０）はそれぞれ、既述したように、データ搬送波（Ｗ５）のハイレベル期間あるいはローレベル期間４分割した場合においてその第一番目あるいは第三番目の期間においてハイレベルとなる。そして、この第一トリガ信号（Ｗ９）および第二トリガ信号（Ｗ１０）を用いて、データ変調成分（Ｗ３）をデータ搬送波（Ｗ５）の上記第一番目の期間においてラッチした同相エッジタイミングサンプリング信号（Ｗ１１）、これを９０度遅らせた中間タイミングサンプリング信号（Ｗ１２）、更に９０度遅らせた逆相エッジタイミングサンプリング信号（Ｗ１３）が生成され、サンプリング部から出力される。
【００２９】
そして、この３つのサンプリング信号（Ｗ１１），（Ｗ１２），（Ｗ１３）を用いて位相補正部の第七Ｄフリップフロップ３１および第八Ｄフリップフロップ３３からキャリー信号（Ｗ１４）およびボロー信号（Ｗ１５）が出力され、このキャリー信号（Ｗ１４）がハイレベルであると出力信号生成部は分周比を下げ、ボロー信号（Ｗ１５）がハイレベルであると出力信号生成部は分周比を上げる。
【００３０】
つまり、データ変調成分（Ｗ３）よりもデータ搬送波（Ｗ５）の位相が遅れている場合にはキャリー信号（Ｗ１４）に基づいて出力信号生成部が分周比を下げ、データ搬送波（Ｗ５）の次の周期の開始タイミングを早めることができ、これによりデータ変調成分（Ｗ３）に対するデータ搬送波（Ｗ５）の位相遅れ量を削減することができる。逆に、データ変調成分（Ｗ３）よりもデータ搬送波（Ｗ５）の位相が進んでいる場合にはボロー信号（Ｗ１５）に基づいて出力信号生成部が分周比を上げ、データ搬送波（Ｗ５）の次の周期の開始タイミングを遅らせることができ、これによりデータ変調成分（Ｗ３）に対するデータ搬送波（Ｗ５）の位相進み量を削減することができる。
【００３１】
そして、この位相制御はキャリー信号（Ｗ１４）およびボロー信号（Ｗ１５）がともにハイレベルとならないような状態となるまで繰り返され、その結果、データ変調成分（Ｗ３）の周期の開始タイミングとデータ搬送波（Ｗ５）の周期の開始タイミングとがそろった状態、つまりデータ変調成分（Ｗ３）とデータ搬送波（Ｗ５）との位相がそろった状態に収束させることができる。
【００３２】
このようにデータ変調成分（Ｗ３）と位相および周期がそろったデータ搬送波（Ｗ５）が同期信号生成装置１３から出力されると、第一排他論理和回路１４からこのデータ搬送波（Ｗ５）とデータ変調成分（Ｗ３）との排他論理値が再生データ信号（Ｗ６）として出力され、１ビット幅カウンタ１５は、データ搬送波（Ｗ３）の１周期ごとに、この再生データ信号（Ｗ６）のハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データ（Ｗ２）として出力する。
【００３３】
なお、この実施の形態１では、データ変調成分（Ｗ３）の１周期ごとに同一データに基づいて変調されているが、これが複数周期ごとに同一データに基づいて変調されていてもかまわない。そして、このように複数周期ごとに同一データに基づいて変調されている場合には、上記１ビット幅カウンタ１５は、データ搬送波（Ｗ５）の当該複数周期ごとに、この再生データ信号（Ｗ６）のハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データ（Ｗ２）として出力すればよい。これにより、よりノイズなどの影響を受けないようにすることができる。
【００３４】
また、データ変調成分（Ｗ３）に周期的にエッジが発生しないようなＰＳＫ変調である場合であっても安定したデータ搬送波（Ｗ５）を生成し、これに基づいてデータを復調する（Ｗ２）ことができる。
【００３５】
以上のように、この実施の形態１によれば、データ変調成分（Ｗ３）と周期および位相が同期するデータ搬送波（Ｗ５）を生成する同期信号生成装置１３において、電力供給成分（Ｗ４）が入力され、この電力供給成分（Ｗ４）を分周して上記データ変調成分（Ｗ３）と同一周期のデータ搬送波（Ｗ５）を生成する出力信号生成部と、このデータ搬送波（Ｗ５）の立ち上がりエッジタイミングおよび立ち下がりエッジタイミングにおいて上記データ変調成分（Ｗ３）をサンプリングした値にて変化する同相エッジタイミングサンプリング信号（Ｗ１１）、および、この同相エッジサンプリング信号（Ｗ１１）の位相を９０度遅らせた中間タイミングサンプリング信号（Ｗ１２）を生成するサンプリング部と、上記データ変調成分（Ｗ３）の立ち上がりエッジタイミングにおける上記同相エッジタイミングサンプリング信号（Ｗ１１）と中間タイミングサンプリング信号（Ｗ１２）との信号レベルの組み合わせに応じてキャリー信号（Ｗ１４）およびボロー信号（Ｗ１５）を生成する位相補正部とを備え、上記出力信号生成部は当該キャリー信号（Ｗ１４）およびボロー信号（Ｗ１５）に基づいてデータ搬送波（Ｗ５）の位相を制御するので、電力供給成分（Ｗ４）に基づいて出力信号生成部が暫定的に生成したデータ搬送波（Ｗ５）の位相をキャリー信号（Ｗ１４）やボロー信号（Ｗ１５）で補正し、これによりデータ変調成分（Ｗ３）と周期および位相が揃ったデータ搬送波（Ｗ５）を生成することができる効果がある。
【００３６】
また、暫定的に発生させたデータ搬送波（Ｗ５）でデータ変調成分（Ｗ３）をサンプリングしてきれいな波形の同相エッジタイミングサンプリング信号（Ｗ１１）および中間タイミングサンプリング信号（Ｗ１２）を生成し、データ変調成分（Ｗ３）の立ち上がりエッジタイミングにおけるこの２つのサンプリング信号（Ｗ１１），（Ｗ１２）の信号レベルの組み合わせに応じてキャリー信号（Ｗ１４）およびボロー信号（Ｗ１５）を生成するとともに、上述したようにデータ搬送波（Ｗ５）自体はデータ変調成分（Ｗ３）とは別に発生させるようにしているので、データ変調成分（Ｗ３）の波形がどんなに乱れていたとしても、それをフィルタリングした上記２つのサンプリング信号（Ｗ１１），（Ｗ１２）に基づいてデータ搬送波（Ｗ５）とデータ変調成分（Ｗ３）との位相差を判定することができるので、このデータ搬送波（Ｗ５）の周期および位相を安定させることができる効果がある。
【００３７】
従って、例え電力供給成分（Ｗ４）が重畳されたままの電波（Ｗ１）がデータ変調成分（Ｗ３）として入力されたとしても、特にＰＳＫ変調などによってこの電波の立ち上がりエッジや立ち下がりエッジが必ずしも周期的に現れないような場合であったとしても、それをフィルタリングした信号に基づいてデータ搬送波（Ｗ５）の位相を補正することができるので、データ搬送波（Ｗ５）がこの電力供給成分などによる変調によって乱れてしまうことはない。
【００３８】
また、この同期信号生成装置１３は、データ変調成分（Ｗ３）をサンプリングし、それに基づいて各部を動作させているので、その全体をデジタル信号にて処理することが可能であり、回路が比較的簡便で大規模とならず、集積化に適している効果がある。
【００３９】
そして、このようなデータ搬送波（Ｗ５）を出力する同期信号生成装置１３とともに、受信波（Ｗ１）からデータ変調成分（Ｗ３）を抽出する第一コンパレータ１１と、上記受信波（Ｗ１）から電力供給成分（Ｗ４）を抽出する第二コンパレータ１２と、データ搬送波（Ｗ５）とデータ変調成分（Ｗ３）とに基づいてデータを復号（Ｗ２）する第一排他論理和回路１４および１ビット幅カウンタ１５とを用いて復調装置８を構成することで、安定したデータ搬送波（Ｗ５）に基づいてデータを復調し、従来の位相比較回路、ローパスフィルタ、電圧制御発振器からなる同期信号生成装置を用いた場合よりも格段に正確にデータを復調することができる効果がある。
【００４０】
特に、第一コンパレータ１１および第二コンパレータ１２にはデータ変調成分（Ｗ３）の１乃至複数周期分が同一データに基づいて変調された受信波（Ｗ１）が入力されるとともに、第一排他論理回路１４がデータ変調成分（Ｗ３）とデータ搬送波（Ｗ５）との排他論理値を再生データ信号（Ｗ６）として出力し、１ビット幅カウンタ１５が上記同一データに基づいて変調された期間ごとに上記再生データ信号（Ｗ６）におけるハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データ（Ｗ２）として出力するので、ノイズが重畳されたり、十分な同期が確保されていないような状態であっても、正確にデータを復号することができる効果がある。
【００４１】
この実施の形態１によれば、位相補正部が、データ変調成分（Ｗ３）の立ち上がりエッジタイミングにおいて、同相エッジタイミングサンプリング信号（Ｗ１１）のレベルと中間タイミングサンプリング信号（Ｗ１２）のレベルとが異なればデータ搬送波（Ｗ５）の位相を遅らせるボロー信号（Ｗ１５）を出力し、同相エッジタイミングサンプリング信号（Ｗ１１）のレベルと中間タイミングサンプリング信号（Ｗ１２）のレベルとが揃っていれば（逆送エッジタイミングサンプリング信号（Ｗ１３）のレベルと中間タイミングサンプリング信号（Ｗ１２）のレベルとが異なれば）データ搬送波（Ｗ５）の位相を進ませるキャリー信号（Ｗ１４）を出力するので、これによりデータ変調成分（Ｗ３）の立ち上がりエッジタイミングとデータ搬送波（Ｗ５）の立ち上がりエッジタイミングとを揃えるように制御し、それらの位相差を安定させることができる効果がある。
【００４２】
この実施の形態１によれば、出力信号生成部が、電力供給成分（Ｗ４）をデータ変調成分（Ｗ３）よりも長い周期に分周することができる多段接続された複数個のフリップフロップ１６，１７，１８を有し、データ搬送波（Ｗ５）の位相を進めるキャリー信号（Ｗ１４）が入力された場合にはこの電力供給成分（Ｗ４）の分周比を下げ、データ搬送波（Ｗ５）の位相を遅らせるボロー信号（Ｗ１５）が入力された場合には電力供給成分（Ｗ４）の分周比を上げるので、電力供給成分（Ｗ４）の１周期の範囲内でデータ変調成分（Ｗ３）と位相が揃ったデータ搬送波（Ｗ５）を生成することができる効果がある。
【００４３】
実施の形態２．
図１１はこの発明の実施の形態２による位相補正部（位相補正回路）を示すブロック図である。図において、３４は第七Ｄフリップフロップ３１の出力とともに電力供給成分（Ｗ４）が入力され、データ変調成分（Ｗ３）の１周期に相当する期間以上にわたって当該出力がハイレベルであったらキャリー信号（Ｗ１４）を出力する第一カウンタ、３５は第八Ｄフリップフロップ３３の出力とともに電力供給成分（Ｗ４）が入力され、データ変調成分（Ｗ４）の１周期に相当する期間以上にわたって当該出力がハイレベルであったらボロー信号（Ｗ１５）を出力する第二カウンタである。これ以外の構成は実施の形態１と同様であり説明を省略する。
【００４４】
次に動作について説明する。
第七Ｄフリップフロップ３１の出力がハイレベルに変化すると、第一カウンタ３４は電力供給成分（Ｗ４）に基づいてそのハイレベル期間がデータ変調成分（Ｗ３）の１周期に相当する期間以上にわたっているか否かを判断し、その判断が正しい場合にはキャリー信号（Ｗ１４）を出力する。したがって、第七Ｄフリップフロップ３１の出力がハイレベルに変化してから上記データ変調成分（Ｗ３）の１周期に相当する期間以上おくれてからキャリー信号（Ｗ１４）が出力され、これによりデータ搬送波（Ｗ５）の位相が電力供給成分の１周期分だけ進むことになる。
【００４５】
第八Ｄフリップフロップ３３の出力がハイレベルに変化すると、第二カウンタ３５は電力供給成分（Ｗ４）に基づいてそのハイレベル期間がデータ変調成分（Ｗ３）の１周期に相当する期間以上にわたっているか否かを判断し、その判断が正しい場合にはボロー信号（Ｗ１５）を出力する。したがって、第八Ｄフリップフロップ３３の出力がハイレベルに変化してから上記データ変調成分（Ｗ３）の１周期に相当する期間以上おくれてからボロー信号（Ｗ１５）が出力され、これによりデータ搬送波（Ｗ５）の位相が電力供給成分（Ｗ４）の１周期分だけ遅れることになる。
【００４６】
そして、このようなデータ搬送波（Ｗ５）の位相制御は、データ変調成分（Ｗ３）とデータ搬送波（Ｗ５）との位相差がなくなるまで続けられる。
【００４７】
以上のように、この実施の形態２によれば、位相補正部が、第七Ｄフリップフロップ３１の出力がデータ変調成分（Ｗ３）の１周期に相当する期間以上にわたってハイレベルであったら第一カウンタ３４がキャリー信号（Ｗ１４）を出力し、第八Ｄフリップフロップ３３の出力がデータ変調成分（Ｗ３）の１周期に相当する期間以上にわたってハイレベルであったら第二カウンタ３５がボロー信号（Ｗ１５）を出力するので、同相エッジタイミングサンプリング信号（Ｗ１１）のレベルと中間タイミングサンプリング信号（Ｗ１２）のレベルとの関係が複数回にわたって同様の関係にあったら初めてキャリー信号（Ｗ１４）やボロー信号（Ｗ１５）が出力されることとなり、データ変調成分（Ｗ３）などに一時的なノイズが重畳されてしまったような場合であったとしても、その影響を受けること無くキャリー信号（Ｗ１４）やボロー信号（Ｗ１５）を発生させてデータ搬送波（Ｗ５）の位相変動を抑制することができる効果がある。
【００４８】
【発明の効果】
以上のように、この発明によれば、入力信号と周期および位相が同期する同期信号を生成する同期信号生成装置において、クロック信号が入力され、このクロック信号を分周して上記入力信号と同一周期の出力信号を生成する出力信号生成回路と、この出力信号の立ち上がりエッジタイミングおよび立ち下がりエッジタイミングにおいて上記入力信号をサンプリングした値にて変化するエッジタイミングサンプリング信号、および、このエッジサンプリング信号の位相を９０度遅らせた中間タイミングサンプリング信号を生成するサンプリング回路と、上記入力信号の所定の位相タイミングにおける上記エッジタイミングサンプリング信号と中間タイミングサンプリング信号との信号レベルの組み合わせに応じて位相補正信号を生成する位相補正回路とを備え、上記出力信号生成回路は当該位相補正信号に基づいて出力信号の位相を制御し、この出力信号を上記同期信号として出力するので、クロック信号に基づいて出力信号生成回路が暫定的に生成した出力信号の位相を位相補正信号で補正し、これにより入力信号と周期および位相が揃った出力信号を生成し、これを当該入力信号の同期信号として出力することができる効果がある。
【００４９】
また、暫定的に発生させた出力信号で入力信号をサンプリングしてきれいな波形のエッジタイミングサンプリング信号および中間タイミングサンプリング信号を生成し、入力信号の所定の位相タイミングにおけるこの２つのサンプリング信号の信号レベルの組み合わせに応じて位相補正信号を生成するとともに、上述したように出力信号自体は入力信号とは別に発生させるようにしているので、入力信号の波形がどんなに乱れていたとしても、それをフィルタリングした上記２つのサンプリング信号に基づいて出力信号（同期信号）と入力信号との位相差を判定することができるので、この出力信号（同期信号）の周期および位相を安定させることができる効果がある。
【００５０】
従って、例え電力供給成分が重畳されたままの波が入力信号として入力されたとしても、特にＰＳＫ変調などによってこの電波の立ち上がりエッジや立ち下がりエッジが必ずしも周期的に現れないような場合であったとしても、それをフィルタリングした信号に基づいて位相を補正することができるので、出力信号（同期信号）がこの電力供給成分などによる変調によって乱れてしまうことはない。
【００５１】
また、この同期信号生成装置は、入力信号をサンプリングし、それに基づいて各部を動作させているので、その全体をデジタル信号にて処理することが可能であり、回路が比較的簡便で大規模とならず、集積化に適している効果がある。
【００５２】
そして、このような同期信号生成装置の出力をデータ搬送波とするとともに、データ変調成分と電力供給成分とが重畳された受信波からデータ変調成分を抽出するデータ抽出回路と、上記受信波から電力供給成分を抽出する電力抽出回路と、データ搬送波とデータ変調成分とに基づいてデータを復号する復号回路とを用いて復調装置を構成することで、安定した同期信号に基づいてデータを復調し、従来の位相比較回路、ローパスフィルタ、電圧制御発振器からなる同期信号生成装置を用いた場合よりも格段に正確にデータを復調することができる効果がある。
【００５３】
特に、データ抽出回路および電力抽出回路にはデータ変調成分の１乃至複数周期分が同一データに基づいて変調された受信波が入力されるとともに、復号回路は、データ変調成分およびデータ搬送波が入力され、これらの排他論理値を再生データ信号として出力する排他論理和回路と、上記同一データに基づいて変調された期間ごとに上記再生データ信号におけるハイレベル期間とローレベル期間とを比較し、より長い期間のレベルを出力データとして出力する判定回路とを備えることで、ノイズが重畳されたり十分な同期が確保されていないような状態であっても、正確にデータを復号することができる効果がある。
【００５４】
この発明によれば、位相補正回路が、入力信号のエッジタイミングにおいて、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとが異なれば出力信号の位相を遅らせる位相補正信号を出力し、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとが揃っていれば出力信号の位相を進ませる位相補正信号を出力するので、これにより入力信号のエッジタイミングと同期信号（出力信号）のエッジタイミングとを揃えるように制御し、それらの位相差を安定させることができる効果がある。
【００５５】
この発明によれば、位相補正回路が、エッジタイミングサンプリング信号のレベルと中間タイミングサンプリング信号のレベルとの関係が、入力信号の複数回のエッジタイミングにわたって同様の関係にあったら初めて位相補正信号を出力するので、入力信号などに一時的なノイズが重畳されてしまった場合であったとしても、その影響を受けること無く同期信号の位相を発生させてその位相変動を抑制することができる効果がある。
【００５６】
この発明によれば、出力信号生成回路が、クロック信号を入力信号よりも長い周期に分周することができる多段接続された複数個のフリップフロップを有し、出力信号の位相を進める位相補正信号が入力された場合にはこのクロック信号の分周比を下げ、出力信号の位相を遅らせる位相補正信号が入力された場合にはクロック信号の分周比を上げるので、クロック信号の１周期の範囲内で入力信号と位相が揃った同期信号（出力信号）を生成することができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による復調装置を用いた電池レス型非接触ＩＣカードの構成を示すブロック図である。
【図２】  この発明の実施の形態１による復調回路の構成を示すブロック図である。
【図３】  この発明の実施の形態１による同期信号生成装置の出力信号生成部の構成を示すブロック図である。
【図４】  この発明の実施の形態１による同期信号生成装置のサンプリング部の構成を示すブロック図である。
【図５】  この発明の実施の形態１による同期信号生成装置の位相補正部の構成を示すブロック図である。
【図６】  この発明の実施の形態１のサンプリング部におけるタイミングチャート（その１）である。
【図７】  この発明の実施の形態１のサンプリング部におけるタイミングチャート（その２）である。
【図８】  この発明の実施の形態１において、データ変調成分よりもデータ搬送波の位相が遅れている場合における位相補正部のタイミングチャートである。
【図９】  この発明の実施の形態１において、データ変調成分よりもデータ搬送波の位相が進んでいる場合における位相補正部のタイミングチャートである。
【図１０】  この発明の実施の形態１による受信波とその成分との関係を示す波形図である。
【図１１】  この発明の実施の形態２による同期信号生成装置の位相補正部の構成を示すブロック図である。
【図１２】  従来の同期信号生成装置を用いた復調装置の構成を示すブロック図である。
【符号の説明】
１１  第一コンパレータ（データ抽出回路）、１２  第二コンパレータ（電力抽出回路）、１３  同期信号生成装置、１４  第一排他論理和回路（排他論理和回路、復号回路）、１５  １ビット幅カウンタ（判定回路、復号回路）、１６  第一Ｄフリップフロップ（出力信号生成回路）、１７  第二Ｄフリップフロップ（出力信号生成回路）、１８  第三Ｄフリップフロップ（出力信号生成回路）、１９  第二反転論理和回路（出力信号生成回路）、２０  第一論理積回路（出力信号生成回路）、２１  第二論理積回路（出力信号生成回路）、２２  第一反転論理積回路（出力信号生成回路）、２３  倍周波数信号生成回路（サンプリング回路）、２４  第一反転回路（サンプリング回路）、２５  第三反転論理和回路（サンプリング回路）、２６  第三論理積回路（サンプリング回路）、２７  第四Ｄフリップフロップ（サンプリング回路）、２８  第五Ｄフリップフロップ（サンプリング回路）、２９  第六Ｄフリップフロップ（サンプリング回路）、３０  第二排他論理和回路（位相補正回路）、３１  第七Ｄフリップフロップ（位相補正回路）、３２  第三排他論理和回路（位相補正回路）、３３  第八Ｄフリップフロップ（位相補正回路）、３４  第一カウンタ（位相補正回路）、３５  第二カウンタ（位相補正回路）。
【図１】
0004260295.tif 000002
【図２】
0004260295.tif 000003
【図３】
0004260295.tif 000004
【図４】
0004260295.tif 000005
【図５】
0004260295.tif 000006
【図６】
0004260295.tif 000007
【図７】
0004260295.tif 000008
【図８】
0004260295.tif 000009
【図９】
0004260295.tif 000010
【図１０】
0004260295.tif 000011
【図１１】
0004260295.tif 000012
【図１２】
0004260295.tif 000013