(57)【特許請求の範囲】
【請求項１】
電荷蓄積領域を有し、画素信号を読み出し可能な撮像素子と、
前記電荷蓄積領域に蓄積された信号電荷を、前記撮像素子の基板に掃き出すことにより、前記撮像素子の電荷蓄積を開始させるとともに、前記撮像素子の電荷蓄積の開始時刻を、垂直ブランキング期間以外で、かつ水平ブランキング期間以外の時刻に実行するように制御する蓄積制御手段と、
前記撮像素子より画素信号を読み出す読み出し手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出される画素信号に関して、前記撮像素子の画素領域内の位置情報を記憶する記憶手段と、
前記記憶手段に記憶された前記位置情報に基づいて、前記電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号を補正する補正手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号に関して、画像の画質への影響度を判定する判定手段と、
を具備し、
前記補正手段は、前記判定手段により影響度が高いと判定されると、当該画素信号の補正を実行することを特徴とする撮像装置。
【請求項２】
前記補正手段は、前記記憶手段に記憶された前記位置情報に基づいて、補正すべき画素信号をその周辺に位置する画素信号に基づいて補正することを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えば、電子スチールカメラやビデオカメラ等の画素信号を読み出し可能な撮像素子を有する撮像装置、より詳しくは露光時間を電気的に制御するいわゆる電子シャッタ機能を有する撮像装置に関するものである。
【０００２】
【従来の技術】
このような撮像装置として、例えば、特開平６４−４６３７９号公報には、撮像素子への電荷の蓄積を終了させて、蓄積された信号電荷を読み出すための読み出しパルスを所定のタイミングで発生させ、この読み出しパルスに対して、撮像素子に蓄積された電荷を基板に掃き出して、露光すなわち電荷の蓄積を開始するための掃き出しパルスを、高速シャッタ領域では垂直ブランキング期間内の任意の時期に発生させるようにし、垂直ブランキング期間から外れる低速シャッタ領域では任意の水平ブランキング期間内で発生させるようにしたものが提案されている。
【０００３】
【発明が解決しようとする課題】
上述した従来の撮像装置においては、高速シャッタ領域では、垂直ブランキング期間内で掃き出しパルスの発生タイミングを可変として、シャッタ速度を連続的に可変できるようにしているので、読み出しパルスの発生時点において信号電荷が適正蓄積レベルに達するように、その露光時間を正確に制御でき、したがって高い露出精度を確保することができる。
【０００４】
しかしながら、掃き出しパルスの発生タイミングが垂直ブランキング期間から外れる低速シャッタ領域では、掃き出しパルスを任意の水平ブランキング期間内で固定的に発生させるようにしているため、シャッタ速度を一水平同期信号、すなわち１水平ライン（１Ｈ）の時間単位でしか可変できない。このため、実際の露光時間に、最大で１Ｈ分の誤差が生じることになり、露出精度が低下するという問題がある。なお、この露出時間の誤差に基づく適正蓄積レベルからの信号電荷の過不足を、後段の増幅器のゲインを調整して補正することも考えられるが、増幅器のゲイン調整は、一般にリニアリティが悪いため、正確に補正することができないと共に、Ｓ／Ｎがゲインによって変化してしまうという問題がある。また、垂直ブランキング期間以外にて掃き出し動作を行う場合は、画素信号の読み出しも並行して行なわれるため、掃き出しパルスのタイミングを決めるカウンタのカウントノイズや掃き出し動作による撮像素子の基板の電位変動によるノイズによって、画素信号が影響を受ける場合がある。
【０００５】
この発明は、このような従来の問題点に着目してなされたもので、電子シャッタを高精度で制御でき、常に高い露出精度を確保できるとともに、電荷蓄積の開始に基づくノイズの影響を低減できるよう適切に構成した撮像装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る撮像装置の発明は、
電荷蓄積領域を有し、画素信号を読み出し可能な撮像素子と、
前記電荷蓄積領域に蓄積された信号電荷を、前記撮像素子の基板に掃き出すことにより、前記撮像素子の電荷蓄積を開始させるとともに、前記撮像素子の電荷蓄積の開始時刻を、垂直ブランキング期間以外で、かつ水平ブランキング期間以外の時刻に実行するように制御する蓄積制御手段と、
前記撮像素子より画素信号を読み出す読み出し手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出される画素信号に関して、前記撮像素子の画素領域内の位置情報を記憶する記憶手段と、
前記記憶手段に記憶された前記位置情報に基づいて、前記電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号を補正する補正手段と、
前記蓄積制御手段により前記撮像素子の電荷蓄積を開始するタイミングと略同時に前記読み出し手段により前記撮像素子から読み出された画素信号に関して、画像の画質への影響度を判定する判定手段と、
を具備し、
前記補正手段は、前記判定手段により影響度が高いと判定されると、当該画素信号の補正を実行することを特徴とするものである。
【０００７】
請求項１に係る発明の好適一実施形態においては、前記補正手段は、前記記憶手段に記憶された前記位置情報に基づいて、補正すべき画素信号をその周辺に位置する画素信号に基づいて補正することを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、図面を参照して、この発明の実施形態について説明する。図１は、この発明に係る撮像装置の一実施形態の構成を示すブロック図である。この撮像装置は、基本的には静止画を撮像して記録することを主目的としたもので、レンズおよび絞り１７を介して入射した被写体像を電気信号に変換するＣＣＤ１と、このＣＣＤ１の出力からリセット雑音等を除去するための相関二重サンプリング回路（ＣＤＳ）２と、このＣＤＳ２の出力のゲインを調節するゲインコントロールアンプ（ＡＭＰ）３と、このＡＭＰ３の出力信号をデジタル信号に変換するアナログデジタル変換器（Ａ／Ｄ）４と、デジタル信号に変換された画像信号に各種の処理を施すプロセス処理回路５と、ＣＣＤ１を駆動するための各種の駆動パルスを出力すると共に、ＣＤＳ２でのサンプルホールド用のパルスを出力し、さらにＡ／Ｄ４でＡ／Ｄ変換を行うためのタイミングパルスを出力するタイミングジェネレータ（ＴＧ）６と、このＴＧ６と後述するＣＰＵ８との同期をとるための信号を発生するシグナルジェネレータ（ＳＧ）７と、ＣＣＤ１の読み出し制御手段を構成すると共に、撮像装置全体についてタイミング等を含む各種の制御を行う例えばマイクロコンピュータからなるＣＰＵ８と、プロセス処理回路５から出力されるＣＣＤ１の画素データや、後述する記録媒体１６から圧縮伸長回路１５を経て供給される画像データを蓄積するメモリを構成するＤＲＡＭ９と、レンズおよび絞り１７によるオートフォーカスを制御するためのオートフォーカス回路（ＡＦ）１０と、ＣＣＤ１に結像される被写体像の測光を行うための自動露出制御回路（ＡＥ）１１と、ホワイトバランスを自動的に制御するためのオートホワイトバランス回路（ＡＷＢ）１２と、この撮像装置に内蔵されているモニタである液晶表示装置１３と、外部のモニタ等の表示装置に画像信号等を出力するための外部表示用端子１４と、ＤＲＡＭ９に蓄積された１フレーム分の画像データを後述する記録媒体１６にデータ量を減らして記録するために圧縮し、また該記録媒体１６から読み出した圧縮された画像データを伸長する圧縮伸長回路１５と、静止画データを記録する記録媒体１６とを有する。
【００１３】
図２は、図１に示すＣＣＤ１の一例の構成を模式的に示すものである。このＣＣＤ１は、縦型オーバーフロードレイン構造をもつインターライン形のもので、水平方向および垂直方向に二次元的に配列され、光の入射により電荷の蓄積を行う電荷蓄積領域を構成するフォトダイオード２１と、このフォトダイオード２１に蓄積された電荷をトランスファーゲート２２を介して受け取った後に、垂直方向に順次転送する垂直シフトレジスタ２３と、この垂直シフトレジスタ２３により転送される電荷を水平方向に順次転送する水平シフトレジスタ２４と、この水平シフトレジスタ２４の出力信号を増幅して出力する信号検出器２５とを有している。
【００１４】
図１に示す撮像装置は、全体的には、以下のように動作する。すなわち、記録媒体１６に静止画を記録する際には、ＣＣＤ１から、ＣＤＳ２、ＡＭＰ３、Ａ／Ｄ４およびプロセス処理回路５を経て出力される画像データを、例えば液晶表示装置１３に供給して表示する。これにより、撮影者は、液晶表示装置１３を見ながら被写体の構図等を決定することができる。この状態で、レリーズボタン（図示せず）が押されると、プロセス処理回路５からの画像データをＤＲＡＭ９を介して圧縮伸長回路１５で圧縮して静止画として記録媒体１６に記録する。
【００１５】
また、記録媒体１６に記録されている静止画像データを再生する際には、記録媒体１６から読み出された圧縮された画像データを圧縮伸長回路１５で伸長処理してＤＲＡＭ９に書き込み、このＤＲＡＭ９に書き込まれた画像データをプロセス処理回路５を介して液晶表示装置１３や、外部表示用端子１４を経て外部表示装置に供給して静止画として再生する。
【００１６】
ここで、ＣＣＤ１は、記録媒体１６に静止画を記録する場合には、図３に示すように、最初の１ライン目から最終のＬラインまで順次走査され、全画素に係る画像信号が読み出される。この読み出しモードは、いわゆるプログレッシブと呼ばれるもので、フル画面エリアについて順次走査を行い、全画素に係る情報を出力するので、静止画として高解像度の画像を得ることができる。
【００１７】
また、他の読み出しモードとして、フレームレートを向上させるために、全画素ではなく、画面の中央部、例えば図３において、ｊ＋１ライン目からｊ＋ｋラインまでの連続するｋラインの有効エリアのみの蓄積電荷を読み出し、画面上下の１ライン目からｊライン目まで、およびｊ＋ｋ＋１ライン目から最終Ｌラインまでの掃き出しエリアの蓄積電荷は高速掃き出しする読み出しモードもある。この読み出しモードで得られる画像データは、ＡＥ，ＡＦ，ＡＷＢ等の処理に用いられる。
【００１８】
図４は、図１の部分詳細図で、ＳＧ７およびＣＰＵ８からＴＧ６に供給する信号、およびＴＧ６からＣＣＤ１に供給する信号を示している。ＣＰＵ８は、通信ラインSSTRB,SDCLK,SDATA の三つの信号により、ＴＧ６と図５に示すデータ通信フォーマットでデータ通信を行って、ＴＧ６の各種の動作モード等を設定する。また、ＣＰＵ８は、ＴＧ６にリセット信号RST およびスタンバイ信号STBYを供給して、ＴＧ６を初期化したり、非動作状態に制御する。
【００１９】
ＳＧ７は、ＴＧ６に垂直同期信号ＶＤおよび水平同期信号ＨＤを供給する。また、ＴＧ６は、ＳＧ７からの垂直同期信号ＶＤ，水平同期信号ＨＤ、およびＣＰＵ８により設定された各種の動作モード等に基づいて、ＣＣＤ１にサブパルスＳＵＢ、トランスファーゲートパルスＴＧＰ、垂直シフトレジスタ転送パルスＶＴを供給して、ＣＣＤ１の電荷蓄積、電荷読み出し動作を制御する。
【００２０】
ここで、サブパルスＳＵＢは、図２に示すＣＣＤ１のフォトダイオード２１に発生した電荷を基板縦方向に排出するためのパルスで、このサブパルスＳＵＢが出力されている間は電荷の排出が行われるようになっている。また、トランスファーゲートパルスＴＧＰは、フォトダイオード２１に蓄積された電荷を垂直シフトレジスタ２３に転送するためのタイミングを決めるパルスである。なお、このトランスファーゲートパルスＴＧＰの発生タイミングは、実施形態では、例えば垂直ブランキング期間内の所定の水平ブランキング期間に固定している。また、垂直シフトレジスタ転送パルスＶＴは、垂直シフトレジスタ２３を駆動して電荷を水平シフトレジスタ２４側へ転送するためのパルスである。
【００２１】
したがって、フォトダイオード２１に電荷が蓄積されるのは、サブパルスＳＵＢの発生後からトランスファーゲートパルスＴＧＰの発生までの区間で、この電荷の蓄積時間を制御することで、実効的露光時間を制御するいわゆる電子（素子）シャッタを実現する。
【００２２】
この電荷蓄積時間（露光時間）は、図６にフローチャートを示すように、ＣＰＵ８において、ＡＥ回路１１で被写体像を測光して得た測光データを読み込んで（ステップＳ１）、その測光データに基づいて適正露光時間を計算し（ステップＳ２）、その計算した適正露光時間に対応してＴＧ６にデータを送信して各種の動作モードを設定することにより、トランスファーゲートパルスＴＧＰの発生タイミングに対するサブパルスＳＵＢの発生タイミングを制御する。
【００２３】
図７は、この実施形態において、適正露光時間に応じて、ＣＰＵ８から通信ラインSDATA を経てＴＧ６に送信する送信データ、この実施形態では１２ビット（SD11〜SD0 ）と、それにより設定されるＴＧ６の各種の動作モードとの関係を示すものである。
【００２４】
図７において、シャッタＳＵＢ微調設定モードは、水平同期信号ＨＤの立ち下がり時点から、サブパルスＳＵＢの発生時点までの微小露光時間ｔSUBM（ただし、ｔSUBMは水平クロック数）を設定して、電荷蓄積の開始時刻を制御するものである。この実施形態では、送信データの下位３ビット（SD2 〜SD0 ）に設定データの下位３ビット（D2〜D0）のデータＤSUBMを割り当てて送信し、そのデータＤSUBMを用いて、ｔSUBMを
ｔSUBM＝２６８×ＤSUBM＋α              ・・・（１）
により設定する。なお、αは、水平ブランキング期間における水平クロック数よりも、若干多いクロック数で、ここでは、例えば１３０に設定する。
【００２５】
これにより、図８および図９に示すように、水平同期信号ＨＤの立ち下がりから、２６８水平クロック数を単位とする８通りの微小露光時間のなかから、ＤSUBMのデータ内容に応じた微小露光時間ｔSUBMを設定する。なお、図８は、ＤSUBMのデータ内容と、水平同期信号ＨＤの立ち下がり時点からのサブパルスＳＵＢの立ち下がりおよび立ち上がり時点の水平クロック数との関係を示し、図９は、その各サブパルスＳＵＢと水平同期信号ＨＤとのタイミングチャートを示している。また、ここでは、サブパルスＳＵＢの低レベル区間のパルス幅を、４０水平クロック数とし、１Ｈ内の水平クロック数は、２１４５クロック数とする。
【００２６】
したがって、このシャッタＳＵＢ微調設定モードによって、サブパルスＳＵＢを、水平ブランキング期間以外の時刻で、１Ｈよりも短い２６８水平クロック数の時間単位で発生させることができる。
【００２７】
また、図６において、シャッタＳＵＢ設定モードは、サブパルスＳＵＢの発生タイミングを１Ｈ単位で可変とするものである。この実施形態では、シャッタＳＵＢ設定データのうち、上位２ビット（D10,D9）のデータＤSUBHと、下位９ビット（D8〜D0）のデータＤSUBLとを別々の送信データとして送信する。すなわち、上位２ビット（D10,D9）のデータＤSUBHは、一つの送信データの下位２ビット（SD1, SD0）に割り当てて送信し、下位９ビット（D8〜D0）のデータＤSUBLは、他の送信データの下位７ビット（SD6 〜 SD0）に割り当てて送信する。このようにして、露光時間ｔSUB （ただし、ｔSUB は水平同期信号数）を、データＤSUBHおよびＤSUBLを用いて、
ｔSUB ＝ＤSUBH×２9 ＋ＤSUBL          ・・・（２）
により設定する。
【００２８】
したがって、このシャッタＳＵＢ設定モードでは、露光時間ｔSUB を、０〜２０４７Ｈの範囲で１Ｈ単位で設定することができる。
【００２９】
また、シャッタＶ設定モードは、１フレーム（Ｖ）単位で露光時間を制御するものである。この実施形態では、シャッタＶ設定データのうち、上位７ビット（D11 〜D5）のデータＤVHと、下位５ビット（D4〜D0）のデータＤVLとを別々の送信データとして送信する。すなわち、上位７ビット（D11 〜D5）のデータＤVHは、一つの送信データの下位７ビット（SD6 〜 SD0）に割り当てて送信し、下位５ビット（D4〜D0）のデータＤVLは、他の送信データの下位５ビット（SD4 〜 SD0）に割り当てて送信する。このようにして、露光時間ｔｖ（ただし、ｔｖはフレーム数）を、データＤVHおよびＤVLを用いて、
ｔｖ＝ＤVH×２5 ＋ＤVL                  ・・・（３）
により設定する。
【００３０】
したがって、このシャッタＶ設定モードでは、長時間露光用の露光時間を、０〜４０９５Ｖの範囲で１Ｖ単位で設定することができる。
【００３１】
このようにして、ＣＰＵ８により、適正露光時間に応じてＴＧ６の各種の動作モードを設定すれば、サブパルスＳＵＢの発生時点からトランスファーゲートパルスＴＧＰの所定の発生時点までの露光時間ｔR （ただし、ｔR は水平クロック数）は、１Ｈ内の水平クロック数をｎとすると、
ｔR ＝Ｌ・ｎ・ｔｖ＋ｎ・ｔSUB −ｔSUBM        ・・・（４）
で表される。したがって、シャッタ速度Ｔspは、１水平クロックの時間をｍ secとすると、
Ｔsp＝１／（ｍ・ｔR ）            ・・・（５）
となる。
【００３２】
なお、図７には、電子シャッタと協働して露光時間を制御するメカニカルシャッタを有する場合のメカシャッタ駆動時間設定モードと、そのモードを設定するための送信データをも示しているが、ここではその説明を省略する。
【００３３】
図１０は、この実施形態によるＣＣＤ１の動作を示すタイミングチャートで、垂直同期信号ＶＤ、水平同期信号ＨＤ、垂直シフトレジスタ転送パルスＶＴ、サブパルスＳＵＢ、トランスファーゲートパルスＴＧＰ、およびＣＣＤ１からの読み出し信号であるＣＣＤ信号を示している。なお、露光時間ｔR は、上記（１）式のＤSUBMを任意の値とし、（２）式ではＤSUBH＝０，ＤSUBL＝１１とし、（３）式ではＤVH＝０，ＤVL＝０とした場合の時間としている。
【００３４】
この実施形態では、トランスファーゲートパルスＴＧＰの発生タイミングは、例えば垂直ブランキング期間の所定の水平ブランキング期間に同期させ、また、サブパルスＳＵＢは、露光時間ｔR 以外においては、水平ブランキング期間に同期して発生させ、露光時間ｔR の開始においては、水平ブランキング期間を外れた１Ｈのなかで、水平同期信号ＨＤの立ち下がりからの時間ｔSUBM（水平クロック数）を可変にして発生させるようにして、シャッタ速度を微調整できるようにしたので、露光時間ｔR （水平クロック数）を、電荷蓄積レベルが適正蓄積レベルとなる時間に正確に制御することができる。
【００３５】
したがって、高速シャッタ領域のみならず、低速シャッタ領域においても、露出精度を大幅に向上することができる。
【００３６】
ところで、図１０に示す場合には、ＣＣＤ信号のＬ−４ライン目の出力中にサブパルスＳＵＢが発生するので、そのタイミングを決めるカウンタのカウントノイズやＣＣＤ１の基板の電位変動によるノイズによって、ＣＣＤ信号が影響を受ける場合がある。ここで、ノイズの影響を受ける画素信号は、全画面Ｌライン中の一ライン（この場合、Ｌ−４ライン目）、例えば１００万画素ＣＣＤにあっては１０００ラインの中の一ライン、の中のサブパルスＳＵＢの立ち下がりや立ち上がりに同期する画素を含む多くても数画素程度である。したがって、動画を撮像して液晶表示装置１３等に表示する場合には、殆ど目立たず、視覚的には問題とはならないが、この発明の実施形態では、このようなノイズの影響を受けた画素信号をも補正するようにする。
【００３７】
このため、この実施形態では、図１１に示すフローチャートに従って画素信号の補正処理を行う。図１１に示すフローチャートにおいて、ＡＥ回路１１で被写体像を測光して得た測光データを読み込み（ステップＳ１１）、その測光データに基づいて適正露光時間を計算し（ステップＳ１２）、その計算した適正露光時間に対応してＴＧ６にデータを送信する（ステップＳ１３）までは、図６に示したフローチャートのステップＳ１〜Ｓ３と同じである。
【００３８】
この実施形態では、ステップＳ１３の処理後に、読み出すＣＣＤ信号に対してサブパルスＳＵＢの影響があるか否かを判別する（ステップＳ１４）。ここで、サブパルスＳＵＢが水平ブランキング期間内に発生する場合、静止画を記録媒体１６に記録するための本露光時の場合（この場合、蓄積動作中は、転送路の高速掃き出しを行い、ＣＣＤ信号は読まない）、およびＡＥ，ＡＦ，ＡＷＢ等の処理を行う読み出しモードで、画面上下の掃き出しエリアの蓄積電荷の掃き出し動作中にサブパルスＳＵＢが発生する場合には、影響なしと判断して、画素信号の補正処理は行わない。
【００３９】
これに対し、上記の場合以外は、影響を受けると判別して、その影響を受けるラインを、例えばＣＰＵ８内のメモリに格納し（ステップＳ１５）、そのライン情報をプロセス処理回路５、ＡＦ回路１０，ＡＥ回路１１，ＡＷＢ回路１２の各ブロックに送信する（ステップＳ１６）。
【００４０】
プロセス処理回路５では、ＣＰＵ８からの影響を受けるライン情報に基づいて、当該ラインのＣＣＤ信号を読み取った後に、その画素信号を周辺の画素信号を用いて補正する。例えば、影響を受けるラインが、図１２（ａ）に示すようにＬ−４ライン目で、ＣＣＤ１が図１２（ｂ）に示すベイヤー配列の色フィルタを有する場合には、Ｌ−４ライン目のＧ0 の画素信号と、周辺のＧ1,Ｇ2,Ｇ3,Ｇ4 の画素信号の平均値とを比較し、その差が所定値以上で信頼性が低い場合には、その平均値をＧ0 の画素信号と置き換え、差が所定値未満で信頼性が高い場合にはそのままとする。同様に、Ｒ0 の画素信号と、周辺のＲ1,Ｒ2 の画素信号の平均値とを比較して信頼性を判定し、信頼性が低ければ平均値に置き換える。
【００４１】
このようにして、静止画の撮影の際には、全画素のＣＣＤ信号のうち、ノイズの影響を受けるラインの画素信号は補正してＤＲＡＭ９に書き込み、その後、圧縮伸長回路１５で画像圧縮して記録媒体１６に書き込む。
【００４２】
また、ＡＦ回路１０，ＡＥ回路１１，ＡＷＢ回路１２では、ＣＰＵ８からの影響を受けるライン情報に基づいて、選択的に上記と同様に画素信号の補正処理を行って、ＡＥ，ＡＦ，ＡＷＢの処理を行う。
【００４３】
このように、サブパルスＳＵＢのノイズの影響を受ける画素信号を補正することにより、静止画の撮影やＡＥ，ＡＦ，ＡＷＢの処理におけるノイズの影響を低減することができる。
【００４４】
なお、この発明は、上述した実施形態にのみ限定されるものではなく、幾多の変形または変更が可能である。例えば、上述した実施形態では、サブパルスＳＵＢの設定最小分解能を２６８水平クロック数としたが、設定データビット数を増やして、さらに分解能を上げるようにしたり、アナログ的に連続可変とすることもできる。また、サブパルスＳＵＢのノイズの影響を受ける画素信号の補正処理は、公知の欠陥画素補正方法により行うこともできる。
【００４５】
【発明の効果】
この発明によれば、撮像素子の電荷蓄積の開始時刻を、水平ブランキング期間以外の時刻に制御するようにしたので、その開始時刻を、水平同期信号の間隔よりも短い時間単位で制御することにより、低速シャッタ領域においても、電子シャッタを高精度で制御することができ、常に高い露出精度を確保することができるとともに、電荷蓄積の開始に基づくノイズの影響を受ける画素信号を補正することにより、静止画の撮影やＡＥ，ＡＦ，ＡＷＢの処理におけるノイズの影響を低減することができるという顕著な効果が得られる。
【図面の簡単な説明】
【図１】この発明に係る撮像装置の一実施形態の構成を示すブロック図である。
【図２】図１に示すＣＣＤの一例の構成を模式的に示す図である。
【図３】静止画を記録する際の読み出しモードを説明するための図である。
【図４】図１の部分詳細図である。
【図５】図４に示すＣＰＵとＴＧとの間のデータ通信のフォーマットの一例を示す図である。
【図６】図１に示す実施形態による露光時間設定動作を示すフローチャートである。
【図７】図４において、ＣＰＵからＴＧに送信する送信データと、それにより設定されるＴＧの各種の動作モードとの関係を示す図である。
【図８】図４において、ＣＰＵからＴＧに送信されるシャッタＳＵＢ微調設定モードの設定データ内容と、そのデータ内容に対応する水平同期信号の立ち下がり時点からのサブパルスの立ち下がりおよび立ち上がり時点の水平クロック数との関係を示す図である。
【図９】同じく、シャッタＳＵＢ微調設定モードで設定されるサブパルスと水平同期信号との関係を示すタイミングチャートである。
【図１０】図１に示すＣＣＤの動作を示すタイミングチャートである。
【図１１】図１に示す実施形態による画素信号の補正処理を示すフローチャートである。
【図１２】図１に示す実施形態による画素信号の補正処理を説明するための図である。
【符号の説明】
１ ＣＣＤ
２ 相関二重サンプリング回路（ＣＤＳ）
３ ゲインコントロールアンプ（ＡＭＰ）
４ アナログデジタル変換器（Ａ／Ｄ）
５ プロセス処理回路
６ タイミングジェネレータ（ＴＧ）
７ シグナルジェネレータ（ＳＧ）
８ ＣＰＵ
９ ＤＲＡＭ
１０ オートフォーカス回路（ＡＦ）
１１ 自動露出制御回路（ＡＥ）
１２ オートホワイトバランス回路（ＡＷＢ）
１３ 液晶表示装置
１４ 外部表示用端子
１５ 圧縮伸長回路
１６ 記録媒体
１７ レンズおよび絞り
２１ フォトダイオード
２２ トランスファーゲート
２３ 垂直シフトレジスタ
２４ 水平シフトレジスタ
２５ 信号検出器
【図１】
0004365460.tif 000002
【図２】
0004365460.tif 000003
【図３】
0004365460.tif 000004
【図４】
0004365460.tif 000005
【図５】
0004365460.tif 000006
【図６】
0004365460.tif 000007
【図７】
0004365460.tif 000008
【図８】
0004365460.tif 000009
【図９】
0004365460.tif 000010
【図１０】
0004365460.tif 000011
【図１１】
0004365460.tif 000012
【図１２】
0004365460.tif 000013