(57)【特許請求の範囲】
【請求項１】
フォトリソグラフィ工程と、パターニング工程と、測定ステップとを含み、薄膜パターンを有する薄膜デバイスを製造する方法であって、
前記薄膜パターンは、第１の薄膜パターンと、第２の薄膜パターンと、第３の薄膜パターンとを含んでおり、
前記第１の薄膜パターンは、ＳＥＭ（Scanning Electron Microscope）の実測限界幅（Ｗｍｉｎ）である０．０３μｍよりも小さな第１の幅（Ａ）を有しており、
前記第２の薄膜パターンは、前記実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、
前記第３の薄膜パターンは、前記第２の薄膜パターンの前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有しており、
前記フォトリソグラフィ工程は、前記第１乃至第３の薄膜パターンのために準備された薄膜の上に、前記第１乃至第３の薄膜パターンに対応するレジストマスクを形成する工程を含んでおり、
前記パターニング工程は、前記レジストマスクによって覆われていない前記薄膜を、ドライエッチングによってパターニングする工程を含み、
前記測定ステップは、前記フォトリソグラフィ工程において、前記レジストマスクを形成したあと、前記第２の薄膜パターン及び第３の薄膜パターンに対応するレジストマスクパターンの幅を実測し、その実測値から、前記第１の薄膜パターンに対応するレジストマスクパターンの幅を求めるステップである、
製造方法。
【請求項２】
請求項１に記載された製造方法であって、求められたレジストマスクパターンの幅が規格外であるとき、前記レジストマスクを除去し、再度、フォトリソグラフィ工程を実行する工程を含む製造方法。
【請求項３】
請求項１または２の何れかに記載された薄膜デバイスの製造方法であって、前記パターニング工程の後、前記第２の薄膜パターン及び第３の薄膜パターンの幅を実測し、その実測値から、前記第１の薄膜パターンの幅を求める工程を含む製造方法。
【請求項４】
請求項３に記載された製造方法であって、求められた前記第１の薄膜パターンの幅が規格値よりも大きいとき、前記第１乃至第３の薄膜パターンをドライエッチングする工程を含む製造方法。
【請求項５】
フォトリソグラフィ工程と、パターニング工程と、測定ステップとを含み、薄膜パターンを有する薄膜デバイスを製造する方法であって、
前記薄膜パターンは、第１の薄膜パターンと、第２の薄膜パターンと、第３の薄膜パターンとを含んでおり、
前記第１の薄膜パターンは、ＳＥＭ（Scanning Electron Microscope）の実測限界幅（Ｗｍｉｎ）である０．０３μｍよりも小さな第１の幅（Ａ）を有しており、
前記第２の薄膜パターンは、前記実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、
前記第３の薄膜パターンは、前記第２の薄膜パターンの前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有しており、
前記フォトリソグラフィ工程は、前記第１乃至第３の薄膜パターンのために準備された薄膜の上に、前記第１乃至第３の薄膜パターンに対応するレジストマスクを形成する工程を含んでおり、
前記パターニング工程は、前記レジストマスクによって覆われていない前記薄膜を、ドライエッチングによってパターニングする工程を含み、
前記測定ステップは、前記パターニング工程の後、前記第２の薄膜パターン及び第３の薄膜パターンの幅を実測し、その実測値から、前記第１の薄膜パターンの幅を求めるステップである、
製造方法。
【請求項６】
請求項５に記載された製造方法であって、求められた前記第１の薄膜パターンの幅が規格値よりも大きいとき、前記第１乃至第３の薄膜パターンをドライエッチングする工程を含む製造方法。
【請求項７】
フォトリソグラフィ工程と、パターニング工程と、測定ステップとを含み、基体上に複数の薄膜磁気ヘッド要素を有する薄膜磁気ヘッド集合体を製造する方法であって、
前記薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効果素子を含んでおり、
前記磁気抵抗効果素子は、第１の薄膜パターンと、第２の薄膜パターンと、第３の薄膜パターンとを含んでおり、
前記第１の薄膜パターンは、ＳＥＭ（Scanning Electron Microscope）の実測限界幅（Ｗｍｉｎ）である０．０３μｍよりも小さな第１の幅（Ａ）を有し、トラック幅を画定する部分であり、
前記第２の薄膜パターンは、前記実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、
前記第３の薄膜パターンは、前記第２の薄膜パターンの前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有しており、
前記フォトリソグラフィ工程は、前記第１乃至第３の薄膜パターンのために準備された薄膜の上に、前記第１乃至第３の薄膜パターンに対応するレジストマスクを形成する工程を含んでおり、
前記パターニング工程は、前記レジストマスクによって覆われていない前記薄膜を、ドライエッチングによってパターニングする工程を含んでおり、
前記測定ステップは、前記フォトリソグラフィ工程において、前記レジストマスクを形成したあと、前記第２の薄膜パターン及び第３の薄膜パターンに対応するレジストマスクパターンの幅を実測し、その実測値から、前記第１の薄膜パターンに対応するレジストマスクパターンの幅を求めるステップである、
製造方法。
【請求項８】
請求項７に記載された製造方法であって、求められたレジストマスクパターンの幅が規格外であるとき、前記レジストマスクを除去し、再度、フォトリソグラフィ工程を実行する工程を含む製造方法。
【請求項９】
請求項７または８の何れかに記載された製造方法であって、前記パターニング工程の後、前記第２の薄膜パターン及び第３の薄膜パターンの幅を実測し、その実測値から、前記第１の薄膜パターンの幅を求める工程を含む製造方法。
【請求項１０】
請求項９に記載された製造方法であって、求められた前記第１の薄膜パターンの幅が規格値よりも大きいとき、前記第１乃至第３の薄膜パターンをドライエッチングする工程を含む製造方法。
【請求項１１】
フォトリソグラフィ工程と、パターニング工程と、測定ステップとを含み、基体上に複数の薄膜磁気ヘッド要素を有する薄膜磁気ヘッド集合体を製造する方法であって、
前記薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効果素子を含んでおり、
前記磁気抵抗効果素子は、第１の薄膜パターンと、第２の薄膜パターンと、第３の薄膜パターンとを含んでおり、
前記第１の薄膜パターンは、ＳＥＭ（Scanning Electron Microscope）の実測限界幅（Ｗｍｉｎ）である０．０３μｍよりも小さな第１の幅（Ａ）を有し、トラック幅を画定する部分であり、
前記第２の薄膜パターンは、前記実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、
前記第３の薄膜パターンは、前記第２の薄膜パターンの前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有しており、
前記フォトリソグラフィ工程は、前記第１乃至第３の薄膜パターンのために準備された薄膜の上に、前記第１乃至第３の薄膜パターンに対応するレジストマスクを形成する工程を含んでおり、
前記パターニング工程は、前記レジストマスクによって覆われていない前記薄膜を、ドライエッチングによってパターニングする工程を含み、
前記測定ステップは、前記パターニング工程の後、前記第２の薄膜パターン及び第３の薄膜パターンの幅を実測し、その実測値から、前記第１の薄膜パターンの幅を求めるステップである、
製造方法。
【請求項１２】
請求項１１に記載された製造方法であって、求められた前記第１の薄膜パターンの幅が規格値よりも大きいとき、前記第１乃至第３の薄膜パターンをドライエッチングする工程を含む製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜デバイス、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法に関する。
【０００２】
【従来の技術】
各種の薄膜デバイスは、その機能に応じて、適切に選択された構造、組成及びディメンション等を有する薄膜パターンを含んでいる。薄膜パターンの形成に当っては、支持基板等の表面に付与された薄膜の表面に、フォトレジストを塗布しておき、このフォトレジストを、フォトリソグラフィ工程において、ステッパ露光装置を用いて露光し、フォトレジストのパターニングを行う。次に、ドライエッチング工程において、フォトレジスト層をマスクとして、金属膜をドライエッチングし、所定の薄膜パターンを画定する。ドライエッチングは、イオンミリング、ＲＩＥ、スパッタ等の手段によって実行される。
【０００３】
上述したプロセスを経て得られた薄膜パターンのディメンション、特に幅が、薄膜デバイスの電気的、電子的及び磁気的特性に直接に影響を及ぼす場合、薄膜パターン幅を、高精度で測定しなければならない。薄膜パターンの幅等の測定には、高分解能を持つ測定装置、例えば、ＳＥＭ（ Scanning Electron Microscope）が用いられる。
【０００４】
しかしながら、薄膜デバイスでは、その電気的、電子的及び磁気的特性の向上の観点から、薄膜パターンのディメンションが、ますます極小化、微細化される方向にあり、ＳＥＭを持ってしても、その幅が実測できない領域に入りつつある。例えば、ハードディスク．ドライブ装置（以下ＨＤＤと称する）において、既に、開発射程内にある面密度４５Ｇｂｐｓｉ、トラック幅０．１μｍ以下の領域では、トラック幅がＳＥＭの空間分解測長能力を超えてしまい、トラック幅を実測することができなくなってしまう。
【０００５】
また、同じ測定装置である例えばＴＥＭは、上記実測限界幅（Ｗｍｉｎ）以上の空間分解性能を有するが、これは破壊型の装置であるため、製造工程上用いることはできない。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、非破壊型測定装置における実測限界よりも小さな幅を持つ薄膜パターンについて、その幅を、高度の信頼度をもって求め得る構造の薄膜デバイス、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上述した課題解決のため、本発明に係る薄膜デバイスは、第１の薄膜パターンと、第２の薄膜パターンと、第３の薄膜パターンとを含む。
【０００８】
前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有している。前記第３の薄膜パターンは、前記第２の薄膜パターンの第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。
【０００９】
上述したように、第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有するから、第１の薄膜パターンを、実測限界幅（Ｗｍｉｎ）よりも更に小さくすることができる。このため、薄膜デバイスにおいて、その電気的、電子的及び磁気的特性の向上の観点から、薄膜パターンのディメンションが、ますます極小化、微細化される方向にある技術的動向に対処することができる。
【００１０】
第１の薄膜パターンの第１の幅（Ａ）は、実測限界幅（Ｗｍｉｎ）よりも更に小さくなるので、第１の薄膜パターンの第１の幅（Ａ）は、ＳＥＭ等の高分解能を持つ測定装置を用いても実測することはできない。
【００１１】
本発明において、第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、第３の薄膜パターンは第２の薄膜パターンの第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。従って、第２の薄膜パターンの第２の幅（Ｂ）及び第３の薄膜パターンの第３の幅（Ｃ）を、ＳＥＭ等の測定装置を用いて実測できる。
【００１２】
第１の薄膜パターンの第１の幅（Ａ）、第２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）の相対関係は、フォトマスクのパターン設計値から、予め、解っている。
【００１３】
従って、第２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）を実測することにより、その実測値と、第２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）に対する第１の薄膜パターンの第１の幅（Ａ）の相対関係から、第１の幅（Ａ）を高精度で正確に求めることができる。
【００１４】
よって、本発明によれば、測定限界幅よりも小さい薄膜パターン幅を有する薄膜デバイスについて、その幅を測定することができる。
【００１５】
第１〜第３の薄膜パターンは、ともに、同一平面上に形成する。こうすることにより、第１乃至第３の薄膜パターンは、同一のフォトマスクを用いて形成できる。従って、第１乃至第３の薄膜パターンは、同一のフォトマスクのパターン精度に従った極めて高精度の相対的パターンを有するようになる。
【００１６】
上述した薄膜デバイスの製造は、フォトリソグラフィ工程と、パターニング工程と、測定ステップとを含む。
【００１７】
前記フォトリソグラフィ工程は、前記第１乃至第３の薄膜パターンのために準備された薄膜の上に、前記第１乃至第３の薄膜パターンに対応するレジストマスクを形成する工程を含む。
【００１８】
前記パターニング工程は、前記レジストマスクによって覆われていない前記薄膜を、ドライエッチングによってパターニングする工程を含む。
【００１９】
前記測定ステップは、前記フォトリソグラフィ工程において、前記レジストマスクを形成したあと、前記第２の薄膜パターン及び第３の薄膜パターンに対応するレジストマスクパターンの幅を実測し、その実測値から、前記第１の薄膜パターンに対応するレジストマスクパターンの幅を求めるステップである。
【００２０】
上述した製造方法によれば、本発明に係る薄膜デバイスを製造できるとともに、その製造工程中において、測定限界幅よりも小さい第１の薄膜パターン幅を測定することができる。
【００２１】
一つの好ましい態様として、求められたレジストマスクパターンの幅が規格外であるとき、前記レジストマスクを除去し、再度、フォトリソグラフィ工程を実行する。これにより、薄膜を形成したウエハ等のレジストマスクパターンが不良であっても、これを再使用できるので、製造コスト低減に寄与できる。
【００２２】
別の態様として、パターニング工程の後、第２の薄膜パターン及び第３の薄膜パターンの幅を実測し、その実測値から、前記第１の薄膜パターンの幅を求める工程を含むこともできる。
【００２３】
この場合、求められた前記第１の薄膜パターンの幅が規格値よりも大きいとき、前記第１乃至第３の薄膜パターンをドライエッチングする工程を含むことにより、第１乃至第３の薄膜パターンを形成したウエハ等を、第１の薄膜パターンの幅が規格値よりも大きいことを理由に廃棄する必要がなくなるから、この点からも、製造コスト低減に寄与できる。
【００２４】
別の方法として、測定ステップは、パターニング工程の後、第２の薄膜パターン及び第３の薄膜パターンの幅を実測し、その実測値から、第１の薄膜パターンの幅を求めるステップであってもよい。この測定ステップは、フォトリソグラフィ工程における測定ステップと併用してもよいし、フォトリソグラフィ工程における測定ステップは含まずに、単独で用いてもよい。
【００２５】
測定ステップがパターニング工程の後に実行される場合において、求められた第１の薄膜パターンの幅が規格値よりも大きいとき、前記第１乃至第３の薄膜パターンをドライエッチングする。かかる測定ステップを有することにより、第１の薄膜パターンの幅Ａを規格値に合わせることができる。従って、第１乃至第３の薄膜パターンを形成したウエハ等を、第１の薄膜パターンの幅が規格値よりも大きいことを理由に廃棄する必要がなくなるから、製造コスト低減に寄与できる。
【００２６】
本発明に係る薄膜デバイスは、微小な薄膜パターンを有する装置、例えば、半導体薄膜装置、電子回路装置、または、薄膜磁気ヘッド等を含む。特に、磁気記録分野への適用において、好ましい結果が得られる。磁気記録分野への適用の典型的例は、薄膜磁気ヘッド集合体及び薄膜磁気ヘッドである。
【００２７】
薄膜磁気ヘッド集合体には、ウエハ状及びバー状の両タイプを含まれる。ウエハ状薄膜磁気ヘッド集合体において、基体はウエハであり、薄膜磁気ヘッド要素はこの基体上に行列状に配列されている。バー状薄膜磁気ヘッド集合体において、基体はバー状であり、薄膜磁気ヘッド要素は、基体の長手方向に沿って配列されている。バー状薄膜磁気ヘッド集合体は、ウエハ状薄膜磁気ヘッド集合体から切断によって切り出されたものである。
【００２８】
薄膜磁気ヘッド集合体への本発明の適用において、薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効果素子を含んでおり、前記磁気抵抗効果素子は、第１の薄膜パターンと、第２の薄膜パターンと、第３の薄膜パターンとを含んでいる。
【００２９】
前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有している。前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有している。前記第３の薄膜パターンは、前記第２の薄膜パターンの第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有する。
【００３０】
上記構成において、第１の薄膜パターンは、実現しようとするトラック幅に対応させる。この第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有するから、実測限界幅（Ｗｍｉｎ）による制限を受けることなく、トラック幅を狭小化し得る。従って、例えば、面密度４５Ｇｂｐｓｉ、トラック幅０．１μｍ以下の薄膜磁気ヘッドも実現できる。
【００３１】
第１の薄膜パターンの第１の幅（Ａ）は、実測限界幅（Ｗｍｉｎ）よりも更に小さくなるので、第１の薄膜パターンの第１の幅（Ａ）は、ＳＥＭ等の高分解能を持つ測定装置を用いても実測することはできないが、第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、第３の薄膜パターンは第２の薄膜パターンの第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有しているから、第２の薄膜パターンの第２の幅（Ｂ）及び第３の薄膜パターンの第３の幅（Ｃ）を、ＳＥＭ等の測長装置を用いて実測できる。
【００３２】
第１の薄膜パターンの第１の幅（Ａ）、第２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）の相対関係は、フォトマスクのパターン設計値から、予め、解っている。
【００３３】
従って、第２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）を実測することにより、その実測値と、第２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）に対する第１の薄膜パターンの第１の幅（Ａ）の相対関係から、第１の幅（Ａ）を高精度で正確に得ることができる。
【００３４】
よって、本発明によれば、実測限界よりも小さく、かつ、ばらつきのない高精度の寸法のトラック幅を有する磁気抵抗効果素子、薄膜磁気ヘッド集合体及び薄膜磁気ヘッドを得ることができる。
【００３５】
本発明は、更に、上述した薄膜デバイス、薄膜磁気ヘッド集合体及び磁気ヘッドの製造方法についても開示する。この製造方法は、薄膜デバイスの製造方法に準じて実行される。
【００３６】
【発明の実施の形態】
１．薄膜デバイス
図１は本発明に係る薄膜デバイスの構成を概略的に示す平面図である。図示された薄膜デバイスは、第１の薄膜パターン２１１と、第２の薄膜パターン２１２と、第３の薄膜パターン２１３とを含む。これらは、基板等の適当な支持体１００の一面上に形成されている。第１の薄膜パターン２１１は、当該薄膜デバイスの機能実現に必須のデバイス機能部分である。これに対して、第２及び第３の薄膜パターン２１２、２１３は、実測に供される部分であって、非デバイス機能部分である。
【００３７】
第１の薄膜パターン２１１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。実測限界幅（Ｗｍｉｎ）とは、実測できる最小幅をいう。ＳＥＭの場合、実測限界幅（Ｗｍｉｎ）は約０．０３μｍであり、従って、第１の幅（Ａ）は、例えば、０．０３μｍ以下である。第１の薄膜パターン２１１は、当該薄膜デバイスにおいて、その機能を実現するために、必須の構成要素である。
【００３８】
第２の薄膜パターン２１２は、第１の薄膜パターン２１１と同一平面上にあり、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有している。第３の薄膜パターン２１３は、第１及び第２の薄膜パターン２１１、２１２と同一の平面上にあり、第２の薄膜パターン２１２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。
【００３９】
図示実施例において、第１の薄膜パターンは、第１の幅（Ａ）を所定の長さ（ＬＡ）で維持している。第２の薄膜パターン２１２は、第２の幅（Ｂ）を測定可能とする長さ（ＬＢ）を有している。第３の薄膜パターン２１３も、第３の幅（Ｃ）を測定可能とする長さ（ＬＣ）を有する。
【００４０】
また、第１乃至第３の薄膜パターン２１１〜２１３は、順次に連続するパターンである。より具体的には、階段状に変化するパターンである。これとは異なって、第１乃至第３の薄膜パターン２１１〜２１３は、その少なくとも一つを他から分離した非連続パターンであってもよい。
【００４１】
第１〜第３の薄膜パターン２１１〜２１３は金属、合金またはそれらの組み合わせとし、単層または複数層の薄膜として形成することができる。第１〜第３の薄膜パターン２１１〜２１３は、磁性、非磁性、導電性、非導電性またはそれらの組み合わせ構造をとることができる。
【００４２】
図示実施例の薄膜デバイスでは、第２の薄膜パターン２１２は、支持体１００の一面上において、第１の薄膜パターン２１１と同一平面上にあり、第３の薄膜パターン２１３も、支持体１００の一面上において、第１及び第２の薄膜パターン２１１、２１２と同一の平面上にあるから、第１乃至第３の薄膜パターン２１１〜２１３は、同一のフォトマスクを用いて形成できる。従って、第１乃至第３の薄膜パターン２１１〜２１３のそれぞれは、同一のフォトマスクのパターン精度に従った極めて高精度の相対的パターンを有するようになる。
【００４３】
しかも、第１の薄膜パターン２１１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有するから、薄膜パターンの極小化、微細化の技術的動向に対処することができる。
【００４４】
第１の薄膜パターン２１１の第１の幅（Ａ）は、実測限界幅（Ｗｍｉｎ）よりも更に小さくなるので、第１の薄膜パターン２１１の第１の幅（Ａ）は、ＳＥＭ等の高分解能を持つ測定装置を用いても実測することはできない。
【００４５】
この問題点を解決する手段として、本発明において、第２の薄膜パターン２１２は、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、第３の薄膜パターン２１３は第２の薄膜パターン２１２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。従って、第２の薄膜パターン２１２の第２の幅（Ｂ）及び第３の薄膜パターン２１３の第３の幅（Ｃ）を、ＳＥＭ等の測長装置を用いて実測できる。
【００４６】
第１の薄膜パターン２１１の第１の幅（Ａ）、第２の薄膜パターン２１２の第２の幅（Ｂ）、及び、第３の薄膜パターン２１３の第３の幅（Ｃ）の相対関係は、フォトマスクのパターン設計値から、予め、解っている。
【００４７】
このため、第２の薄膜パターン２１２の第２の幅（Ｂ）、及び、第３の薄膜パターン２１３の第３の幅（Ｃ）を実測することにより、その実測値と、第２の薄膜パターン２１２の第２の幅（Ｂ）、及び、第３の薄膜パターン２１３の第３の幅（Ｃ）に対する第１の薄膜パターン２１１の第１の幅（Ａ）の相対関係から、第１の幅（Ａ）を高精度で正確に求めることができる。
【００４８】
よって、本発明によれば、実測限界よりも小さな第１の幅（Ａ）を、ばらつきのない高精度の寸法に設定した薄膜デバイスを得ることができる。この点について、図２を参照して更に詳しく説明する。
【００４９】
図２は第２の幅（Ｂ）及び第３の幅（Ｃ）から第１の幅（Ａ）を求める際に利用し得るグラフの一例を示す図であり、横軸に第１の幅（Ａ）をとり、縦軸に第３の幅（Ｃ）をとってある。
【００５０】
第２の幅（Ｂ）と第１の幅（Ａ）との関係について、比例定数をαとすると、
Ｂ＝α・Ａ                                            （１）
と表せる。次に、第２の幅（Ｂ）と第３の幅（Ｃ）との関係について、比例定数をβとすると、
Ｃ＝β・Ｂ                                            （２）
と表せる。上記２つの式（１）、（２）から、第３の幅（Ｃ）と第１の幅（Ａ）との関係は、
Ｃ＝α・β・Ａ                                        （３）
と表せる。図２の直線Ｌ１は式（３）を示している。
【００５１】
比例定数α、βは、第１〜第３の薄膜パターン２１１〜２１３を作成するフォトマスクの設計値より得られる既知の値である。そこで、第３の薄膜パターン２１３の第３の幅（Ｃ）をＳＥＭ等で実測し、その実測値を式（３）に当てはめることにより、実測できない第１の幅（Ａ）を知ることができる。例えば、第３の幅（Ｃ）の実測値がＣ１である場合、第１の幅（Ａ）の予測値Ａ１は、
Ａ１＝Ｃ１／α・β
となる。
【００５２】
２．薄膜デバイスの製造方法
第２及び第３の薄膜パターン２１２、２１３の第１及び第２の幅（Ｂ）、（Ｃ）の実測及びその当てはめによる第１の薄膜パターン２１１の幅（Ａ）の算出は、薄膜デバイスの製造工程の一部として行われるものであって、このステップの前には、第１〜第３の薄膜パターンを形成する工程が存在する。
【００５３】
図３〜図８は薄膜デバイスの製造工程における第１〜第３の薄膜パターン形成工程を示す図である。
【００５４】
まず、図３及び図４に示すように、ウエハ１００の上に成膜された薄膜２１０の表面に、フォトレジスト層２００を塗布する。塗布は、スピンコート等の周知の手段による。
【００５５】
次に、図５及び図６に示すフォトリソグラフィ工程を実行する。フォトリソグラフィ工程では、フォトレジスト層２００の上にフォトマスク２２０を当て、フォトマスク２２０に設けられた第１〜第３の光透過パターン２２１〜２２３を通して、フォトレジスト層２００を露光する。第１〜第３の光透過パターン２２１〜２２３は、前述した第１の薄膜パターン２１１〜２１３に対応するパターンを有する。即ち、第１の光透過パターン２２１の幅（Ａ２）は、第１の薄膜パターン２１１の幅（Ａ）に対応し、第２の光透過パターン２２２の幅（Ｂ２）は、第２の薄膜パターン２１２の幅（Ｂ）に対応し、第３の光透過パターン２２３の幅（Ｃ２）は、第３の薄膜パターン２１３の第３の幅（Ｃ）に対応し、これらの幅Ａ２〜Ｃ２は、式（１）〜（３）で表される関係を満たしている。
【００５６】
図５及び図６に示した露光工程の後、現像する。これにより、図７及び図８に示すように、第１〜第３の光透過パターン２２１〜２２３に従ったレジストマスク２００が得られる。レジストマスク２００は、第１の光透過パターン２２１に対応する第１のマスクパターン２０１、第２の光透過パターン２２２に対応する第２のマスクパターン２０２、第３の光透過パターン２２３に対応する第３のマスクパターン２０３を有する。これらの第１〜第３のマスクパターン２０１〜２０３は、第１〜第３の光透過パターン２２１〜２２３の幅Ａ２〜Ｃ２に対応する幅Ａ１〜Ｃ１を有する。
【００５７】
次に、図７及び図８に示した状態で、測定ステップを実行する。測定ステップは、フォトリソグラフィ工程において、第１及び第２のマスクパターン２０２、２０３の幅（Ｂ１）、（Ｃ１）を、ＳＥＭ等の測長装置を用いて実測し、その実測値から、第１の薄膜パターンに対応する第１のマスクパターン２０１の幅（Ａ１）を求める。この点については、図２を参照して詳説した通りである。
【００５８】
この後、レジストマスク２００の周りに存在する薄膜２１０を、ミリング、リアクティブ．イオン．エッチング（以下ＲＩＥと称する）等のドライエッチング手段によって除去する。これにより、図９及び図１０に示すように、薄膜２１０は、レジストマスク２００のパターンに従ってパターニングされる。
【００５９】
次に、レジストマスク２００を除去することにより、図１１、図１２に示すように、第１〜第３の幅Ａ〜Ｃを有する第１〜第３の薄膜パターン２１１〜２１３が得られる。この後、更に、薄膜デバイスとして必要な製造工程が実行される。例えば、デバイス機能部分である第１の薄膜パターン２１１を残し、非デバイス機能部分である第２及び第３の薄膜パターン２１２、２１３を除去する等の工程が実行される。
【００６０】
図５及び図６の状態で実行される測定ステップにおいて、第１のマスクパターン２０１の幅（Ａ１）が規格外であるときは、レジストマスク２００を除去し、再度、フォトリソグラフィ工程を実行する。これにより、ウエハ１００に形成されたレジストマスクパターンが不良であっても、ウエハ１００を再使用し得るので、製造コスト低減に寄与できる。
【００６１】
測定ステップに介しては、図７及び図８に示すパターニング工程の後、図１１及び図１２に示す状態で、第２の薄膜パターン２１２及び第３の薄膜パターン２１３の幅Ｂ、Ｃを実測し、その実測値から、第１の薄膜パターン２１１の幅Ａを求める測定ステップを含むこともできる。この測定ステップは、フォトリソグラフィ工程における測定ステップと併用してもよいし、フォトリソグラフィ工程における測定ステップは含まずに、単独で用いてもよい。
【００６２】
パターニング工程後の測定ステップにおいて、第１の薄膜パターン２１１の幅Ａが規格値よりも大きいことが解ったときは、第１乃至第３の薄膜パターン２１１、２１３をドライエッチングする。これにより、第１の薄膜パターン２１１の幅Ａを規格値に合わせることができる。従って、第１乃至第３の薄膜パターン２１１〜２１３を形成したウエハ１００を、第１の薄膜パターン２１１の幅Ａが規格値よりも大きいことを理由に廃棄する必要がなくなるから、製造コスト低減に寄与できる。
【００６３】
次に、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法について説明する。
【００６４】
３．薄膜磁気ヘッド集合体
本発明に係る薄膜磁気ヘッド集合体に、ウエハ状及びバー状の両タイプが含まれることは既に述べた通りである。ウエハ状薄膜磁気ヘッド集合体において、基体はウエハであり、薄膜磁気ヘッド要素はこの基体上に行列状に配列されている。バー状薄膜磁気ヘッド集合体では、基体はバー状であり、薄膜磁気ヘッド要素は、基体の長手方向に沿って配列（一般には１列）されている。バー状薄膜磁気ヘッド集合体は、ウエハ状薄膜磁気ヘッド集合体から切断によって切り出されたものである。この明細書では、主に、ウエハ状薄膜磁気ヘッド集合体について説明する。ウエハ状薄膜磁気ヘッド集合体についての説明の大部分は、バー状薄膜磁気ヘッド集合体にも適用可能である。
【００６５】
図１３は本発明に係るウエハ状薄膜磁気ヘッド集合体の斜視図である。図示された薄膜磁気ヘッド集合体は、略円形状のウエハ基体１上に多数の薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍを有する。ウエハ基体１は、周知のセラミック材料によって構成される。代表的にはＡｌＴｉＣ系セラミック材料が用いられる。薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍはｎ行ｍ列の格子状に配列されている。
【００６６】
図１４は薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍのいくつかを拡大して示す図、図１５は図１４に示された薄膜磁気ヘッド要素の一つの拡大断面図である。これらの図を参照すると、薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍのそれぞれは、書き込み素子２と、第１のシールド膜３と、第１の絶縁膜７１と、磁気抵抗効果素子９と、第２のシールド膜５と、第２の絶縁膜７２とを含む。図１５には、全体を覆う第３の絶縁膜２１が図示されている。第３の絶縁膜２１は、例えばアルミナ膜等でなる。
【００６７】
書き込み素子２は誘導型磁気変換素子である。書き込み素子２は、読み取り素子３に対する第２のシールド層を兼ねている第１の磁性層５、第２の磁性層３５、コイル層３７、アルミナ等でなるギャップ層３９、絶縁層４１及び保護層２１などを有している。第２のシールド層は、第１の磁性層５から独立して備えられていてもよい。
【００６８】
第１の磁性層５及び第２の磁性層３５の先端部は微小厚みのギャップ層３９を隔てて対向するポール端となっており、ポール端において書き込みを行なう。第１及び第２の磁性層５、３５は、２層以上の多層構造であってもよい。第１及び第２の磁性層５、３５の複層化は、例えば、特性改善を目的として行われることがある。ポール端の構造に関しても、トラック幅の狭小化、記録能力の向上等の観点から、種々の改良、及び、提案がなされている。本発明においては、これまで提案された何れのポール構造も採用できる。ギャップ層３９は非磁性金属層またはアルミナ等の無機絶縁層によって構成される。
【００６９】
第２の磁性層３５は、更に、第１の磁性層５との間にインナーギャップを保って、ＡＢＳ１０３、１０４の後方に延び、後方結合部において第２の磁性層３５に結合されている。これにより、第１の磁性層５、第２の磁性層３５及びギャップ層３９を巡る薄膜磁気回路が完結する。
【００７０】
コイル層３７は、第１及び第２の磁性層５、３５の間に挟まれ、後方結合部の周りを渦巻き状に回る。コイル層３７の巻数および層数は任意である。
【００７１】
絶縁層４１は、有機絶縁樹脂層またはセラミック層で構成する。セラミック層の代表例は、Ａｌ2Ｏ3層またはＳｉＯ2層である。絶縁層４１の内部にはコイル層３７が埋設されている。絶縁層４１は第１及び第２の磁性層５、３５の間のインナーギャップの内部に充填されている。絶縁層４１の表面には第２の磁性層３５が備えられている。保護層２１は、書き込み素子２の全体を覆っている。保護層２１はＡｌ2Ｏ3またはＳｉＯ2等の無機絶縁材料で構成されている。
【００７２】
第１のシールド膜３は、ウエハ基体１の上に積層され、第１の絶縁膜７１は第１のシールド膜３の上に積層されている。第１のシールド膜３は例えばパーマロイ膜として構成される。実施例において、第１のシールド膜３及び第２のシールド膜５は、導電膜１８により、電気的に等電位となるように接続されている。
【００７３】
磁気抵抗効果素子９は、第１の絶縁膜７１の上に備えられている。磁気抵抗効果素子９は、磁気異方性磁気抵抗効果膜、または、スピンバルブ膜、ペロブスカイト型磁性体もしくは強磁性トンネル接合を用いた巨大磁気抵抗効果膜（ＧＭＲ）によって構成することができる。
【００７４】
図１６はスピンバルブ膜（以下ＳＶ膜と称する）を備える磁気抵抗効果素子９の拡大端面図である。磁気抵抗効果素子９は、中央能動領域９０と、２つの端部受動領域１１、１３とを含む。図示実施例において、中央能動領域９０はＳＶ膜によって構成されている。ＳＶ膜に関しては、種々の積層膜構造、膜組成等が提案され、実用に供されており、何れのＳＶ膜であっても、本発明の適用が可能である。
【００７５】
ＳＶ膜は、基本的には、ピンド層（第１の強磁性層）と、フリー層（第２の強磁性層）とを、非磁性層を介して積層した構造を有する。ピンド層は磁化方向が一方向に固定されており、フリー層は磁化方向が外部から印加される磁界に応答して自由に動く。ＳＶ膜では、ピンド層の磁化方向と、フリー層の磁化方向とが同じであるときに、抵抗値が最小になり、逆方向の時に最大になる。この抵抗変化特性を利用して、外部磁界を検出する。
【００７６】
図示されたＳＶ膜は、第２の強磁性層であるフリー層９５、非磁性層９４、第１の強磁性層であるピンド層９３及び反強磁性層９２を順次積層して構成される。上記構造により、反強磁性層９２と接したピンド層９３が一定方向に磁化された状態になる。フリー層９５の上には、Ｔａ等でなる保護層９６が設けられ、反強磁性層９２の下側には、ＮｉＣｒ等でなる下地層９１が設けられている。
【００７７】
上述したＳＶ膜を有する中央能動領域９０において、外部磁界が印加された場合、フリー層９５の磁化方向が外部磁界の強さに応じて回転する。ＳＶ膜の抵抗値は、ピンド層９３の磁化方向に対するフリー層９５の磁化方向の角度によって定まる。ＳＶ膜の抵抗値は、フリー層９５の磁化方向がピンド層９３の磁化方向に対して、逆方向のときに最大となり、同一の方向のときに最小になる。それに対応して、中央能動領域９０内を縦方向に流れるセンス電流の大きさが変化するので、このセンス電流から、外部磁界を検出することができる。
【００７８】
端部受動領域１１、１３のそれぞれは、中央能動領域９０の相対する両端部に接続されている。端部受動領域１１、１３は、磁区制御膜１１１、１３１と電極膜１１２、１３２とを含む。
【００７９】
磁区制御膜１１１、１３１は、中央能動領域９０の縦方向の両端に結合されている。磁区制御膜１１１、１３１は反強磁性層であってもよいし、硬磁性層で構成されていてもよい。図は、磁区制御膜１１１、１３１として硬磁性層を用いた例を示している。硬磁性層としては、ＣｏＰｔ、ＣｏＰｔＣｒ等を用いることができる。
【００８０】
電極膜１１２、１３２は、先端部が中央能動領域９０の表面に重なるリードオーバレイ構造となっていてもよい。電極膜１１２、１３２は取り出し電極２０７、２０８（図１４参照）に接続されている。
【００８１】
第２の絶縁層７２は、アルミナ層等で構成され、磁気抵抗効果素子９及び第１の絶縁層７１を覆う。第２のシールド層２１は、第２の絶縁層７２に隣接する。第２のシールド層２１は、書き込み素子２の第１の磁性層として兼用され得る。
【００８２】
図１７は図１６に示した磁気抵抗効果膜９の平面図である。図示するように、本発明の特徴として、中央能動領域９０は、第１の薄膜パターン９１１と、第２の薄膜パターン９１２と、第３の薄膜パターン９１３とを含む。第１の薄膜パターン９１１、第２の薄膜パターン９１２及び第３の薄膜パターン９１３は、図１６に示した膜構造を有する点で共通であるが、機能的には、全く異なる。即ち、第１の薄膜パターン９１１は、その幅（Ａ）が薄膜磁気ヘッドとしてのトラック幅を決める部分であり、薄膜磁気ヘッドの機能実現に必須の機能部分となる。これに対して、第２及び第３の薄膜パターン９１２、９１３は、実測に供される部分であって、非デバイス機能部分である。
【００８３】
第１の薄膜パターン９１１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。ＳＥＭの場合、実測限界幅（Ｗｍｉｎ）は約０．０３μｍであり、従って、第１の幅（Ａ）は、例えば、０．０３μｍ以下である。
【００８４】
第２の薄膜パターン９１２は、第１の薄膜パターン９１１と同一平面上にあり、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有している。第３の薄膜パターン９１３は、第１及び第２の薄膜パターン９１１、９１２と同一の平面上にあり、第２の薄膜パターン９１２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。
【００８５】
図示実施例において、第１の薄膜パターンは、第１の幅（Ａ）を所定の長さ（ＬＡ）で維持している。第２の薄膜パターン９１２は、第２の幅（Ｂ）を測定可能とする長さ（ＬＢ）を有している。第３の薄膜パターン９１３も、第３の幅（Ｃ）を測定可能とする長さ（ＬＣ）を有する。
【００８６】
また、第１乃至第３の薄膜パターン９１１〜９１３は、順次に連続するパターンである。より具体的には、階段状に変化するパターンである。これとは異なって、第１乃至第３の薄膜パターン９１１〜９１３は、その少なくとも一つを他から分離した非連続パターンであってもよい。
【００８７】
第１の薄膜パターン９１１、第２の薄膜パターン９１２及び第３の薄膜パターン９１３は、図１６に示した膜構造を有する点で共通であるから、第１乃至第３の薄膜パターン９１１〜９１３は、同一のフォトマスクを用いて形成できる。従って、第１乃至第３の薄膜パターン９１１〜９１３のそれぞれは、同一のフォトマスクのパターン精度に従った極めて高精度の相対的パターンを有するようになる。
【００８８】
しかも、第１の薄膜パターン９１１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有するから、薄膜磁気ヘッドにおけるトラック幅の狭小化の技術的動向に対処することができる。
【００８９】
第１の薄膜パターン９１１の第１の幅（Ａ）は、実測限界幅（Ｗｍｉｎ）よりも更に小さくなるので、第１の薄膜パターン９１１の第１の幅（Ａ）は、ＳＥＭ等の高分解能を持つ測定装置を用いても実測することはできない。
【００９０】
この問題点を解決する手段として、本発明において、第２の薄膜パターン９１２は、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有しており、第３の薄膜パターン９１３は第２の薄膜パターン９１２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。従って、第２の薄膜パターン９１２の第２の幅（Ｂ）及び第３の薄膜パターン９１３の第３の幅（Ｃ）は、ＳＥＭ等の測長装置を用いて実測できる。
【００９１】
第１の薄膜パターン９１１の第１の幅（Ａ）、第２の薄膜パターン９１２の第２の幅（Ｂ）、及び、第３の薄膜パターン９１３の第３の幅（Ｃ）の相対関係は、フォトマスクのパターン設計値から、予め、解っている。
【００９２】
従って、第２の薄膜パターン９１２の第２の幅（Ｂ）、及び、第３の薄膜パターン９１３の第３の幅（Ｃ）を実測することにより、その実測値と、第２の薄膜パターン９１２の第２の幅（Ｂ）、及び、第３の薄膜パターン９１３の第３の幅（Ｃ）に対する第１の薄膜パターン９１１の第１の幅（Ａ）の相対関係から、トラック幅となる第１の幅（Ａ）を高精度で正確に求めることができる。
【００９３】
よって、本発明によれば、実測限界よりも小さな第１の幅（Ａ）、即ち、トラック幅を、ばらつきのない高精度の寸法に設定した薄膜磁気ヘッドを得ることができる。この点については、図２を参照して具体的に説明した通りであり、重複説明は省略する。
【００９４】
図１〜図１７に示したウエハ状薄膜磁気ヘッド集合体から薄膜磁気ヘッドを得るには、ウエハ状薄膜磁気ヘッド集合体を一次切断して、バー状薄膜磁気ヘッド集合体を取り出し、バー状薄膜磁気ヘッド集合体に、研削、研摩等の必要な加工を施した後、バー状薄膜磁気ヘッド集合体に二次切断加工を施す。
【００９５】
図１７において、端部受動領域１１、１３は、第１の薄膜パターン９１１から第２及び第３の薄膜パターン９１２、９１３の方向に延長されている。この構造の場合、薄膜磁気ヘッド集合体から薄膜磁気ヘッドの単品を得る工程において、第１の薄膜パターン９１１及び端部受動領域１１、１３の先端縁から△Ｐだけ研摩されるので、第２及び第３の薄膜パターン９１２、９１３は、薄膜磁気ヘッドに残存することになる。
【００９６】
図１８は中央能動領域９０に対する端部受動領域１１、１３の別の配置例を示している。図１８において、端部受動領域１１、１３は第２及び第３の薄膜パターン９１２、９１３から、第１の薄膜パターン９１１の方向に沿って延長されている。この構造の場合、薄膜磁気ヘッド集合体から薄膜磁気ヘッドの単品を得る工程において、第３及び第２の薄膜パターン９１３、９１２が、端部受動領域１１、１３とともに、先端縁から△Ｐだけ研摩されるので、薄膜磁気ヘッドには、第１の薄膜パターン９１１のみが残り、第２及び第３の薄膜パターン９１２、９１３は、残存しないことになる。
【００９７】
４．薄膜磁気ヘッド
図１９は、図１〜図１７に示した薄膜磁気ヘッド集合体から得られた薄膜磁気ヘッドの外観斜視図、図２０は図１９に示した薄膜磁気ヘッドの電磁変換部分の拡大断面図、図２１は図１９及び図２０に示した薄膜磁気ヘッドの磁気抵抗効果素子９の部分の拡大端面図、図２２は図２１に示した磁気抵抗効果素子９の部分の平面図である。図において、図１〜図１７に表れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。
【００９８】
図１９及び図２０を参照すると、図示実施例の薄膜磁気ヘッドは、スライダ１と、書き込み素子２と、読み取り素子を構成する磁気抵抗効果素子９とを含む。スライダ１は、媒体対向面側にレール１０１、１０２を有し、レールの表面がＡＢＳ１０３、１０４として利用される。レール１０１、１０２は２本に限らない。１〜３本のレールを有することがあり、レールを持たない平面となることもある。また、浮上特性改善等のために、媒体対向面に種々の幾何学的形状が付されることもある。何れのタイプのスライダ１であっても、本発明の適用が可能である。また、スライダ１は、レールの表面に、保護層を備えることもあり、このような場合は保護層の表面がＡＢＳ１０３、１０４となる。
【００９９】
図２１を参照すると、磁気抵抗効果素子９は、図１６等を参照して説明したＳＶ膜構造の中央能動領域９０及び端部受動領域１１、１３を有する。中央能動領域９０のトラック幅ＴＷは、既に述べたように、実測限界値（Ｗｍｉｎ）よりも小さくてよい。このため、トラック幅ＴＷを、ばらつきのない高精度の微小寸法に設定した薄膜磁気ヘッドが得られる。
【０１００】
図２２において、端部受動領域１１、１３は、第１の薄膜パターン９１１から第２及び第３の薄膜パターン９１２、９１３の方向に延長されている。この構造の場合、前述したように、薄膜磁気ヘッド集合体から薄膜磁気ヘッドの単品を得る工程において、第１の薄膜パターン９１１及び端部受動領域１１、１３の先端縁から△Ｐだけ研摩されるので、第２及び第３の薄膜パターン９１２、９１３は、薄膜磁気ヘッドに残存することになる。
【０１０１】
５．薄膜磁気ヘッド集合体の製造方法
次に、図１〜図１８に示した薄膜磁気ヘッド集合体の製造方法について、図２３〜図５６を参照して説明する。図２３〜図５６は、３つの異なる実施例を含んでいる。勿論、図示されない実施例も含み得ることはいうまでもない。
【０１０２】
（１）実施例１
実施例１は図２３〜図３１に図示されている。図３２は図２３〜図３１に示した工程のフローチャートである。
【０１０３】
まず、図２３に示すように、ウエハ基体の一部を構成する第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４、フリー層（第２の強磁性層）９５及び保護層９６を成膜する。これらの層９１〜９６の組成、膜厚、処理方法等については周知であるので、詳細は省略する。
【０１０４】
次に、最上層の保護層９６の表面に、フォトレジスト層を、スピンコート等の周知の手段によって塗布した後、フォトリソグラフィ工程を適用（図５及び図６参照）し、図２４及び図２５に示すように、レジストマスク９００を形成する。レジストマスク９００は、第１のマスクパターン９０１、第２のマスクパターン９０２及び第３のマスクパターン９０３を有する。第１のマスクパターン９０１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ１）を有する。
【０１０５】
第２のマスクパターン９０２は、第１のマスクパターン９０１と同一平面上にあり、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ１）を有している。第３のマスクパターン９０３は、第１及び第２のマスクパターン９０１、９０２と同一の平面上にあり、第２のマスクパターン９０２の第２の幅（Ｂ１）よりも大きな第３の幅（Ｃ１）を有している。
【０１０６】
次に、図２４及び図２５に示した状態で、第１の測定ステップを実行する。第１の測定ステップは、フォトリソグラフィ工程において、第２の薄膜パターン及び第３の薄膜パターンに対応するレジストマスクパターン９０２、９０３の幅（Ｂ１）、（Ｃ１）を、ＳＥＭ等の測長装置を用いて実測し、その実測値から、第１の薄膜パターンに対応する第１のマスクパターン９０１の幅（Ａ１）を求める。
【０１０７】
もし、第１のマスクパターン９０１が、規格値を満たさないときは、レジストマスク９００を剥離し、再度、フォトリソグラフィ工程を繰り返す。この工程は、薄膜９１〜９６のパターニング前に行われるので、工程の繰り返しによってウエハが無駄になることもない。このため、製造コスト低減に寄与し得る。
【０１０８】
この後、レジストマスク９００の周りに存在する薄膜９１〜９６を、ミリング、ＲＩＥ等のドライエッチング手段によって除去する。これにより、薄膜薄膜９１〜９６は、図２６及び図２７に示すように、レジストマスク９００のパターンに従ってパターニングされ、中央能動領域９０が得られる。中央能動領域９０は、第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４、フリー層（第２の強磁性層）９５及び保護層９６を順次に積層した構造であって、レジストマスク９００の平面形状に従う。
【０１０９】
次に、図２８及び図２９に示すように、中央能動領域９０の両端に端部受動領域１１、１３を形成する。端部受動領域１１、１３は、例えば、リフトオフ法の適用によって形成できる。
【０１１０】
次に、レジストマスク９００を除去することにより、図３０、図３１に示すように、第１〜第３の幅Ａ〜Ｃを有する第１〜第３の薄膜パターン９１１〜９１３が得られる。第１の薄膜パターン９１１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。第２の薄膜パターン９１２は、第１のマスクパターン９０１と同一平面上にあり、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有している。第３の薄膜パターン９１３は、第１及び第２の薄膜パターン９１１、９１２と同一の平面上にあり、第２の薄膜パターン９０２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。
【０１１１】
次に、図３０及び図３１に示す状態で、第２の薄膜パターン９１２及び第３の薄膜パターン９１３の幅Ｂ、Ｃを実測し、その実測値から、第１の薄膜パターン９１１の幅Ａを求める第２の測定ステップを実行することもできる。
【０１１２】
図３２に表示されていないが、第２の測定ステップにおいて、第１の薄膜パターン９１１の幅Ａが規格値よりも大きいことが解ったときは、第１乃至第３の薄膜パターン９１１、９１３をＲＩＥ等の適用によってエッチングしてもよい。これにより、第１の薄膜パターン９１１の幅Ａを規格値に合わせることができる。従って、第１乃至第３の薄膜パターン９１１〜９１３を形成したウエハ基体を、第１の薄膜パターン９１１の幅Ａが規格値よりも大きいことを理由に廃棄する必要がなくなるから、製造コスト低減に寄与できる。
【０１１３】
この後、更に、薄膜磁気ヘッド集合体として必要な製造工程、例えば、書き込み素子の形成工程等の次工程が実行される。
【０１１４】
（２）実施例２
実施例２は図３３〜図４７に図示されている。図４８は図３３〜図４７に図示された製造工程のフローチャートである。まず、図３３に示すように、ウエハ基体１の一部を構成する第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４、フリー層（第２の強磁性層）９５及び保護層９６を成膜する。
【０１１５】
次に、最上層の保護層９６の表面に、フォトレジスト層を、スピンコート等の周知の手段によって塗布した後、フォトリソグラフィ工程を適用（図５及び図６参照）し、図３４及び図３５に示すように、レジストマスク９００を形成する。このレジストマスク９００は、例えば、長方形状の単純な形状でよい。
【０１１６】
この後、レジストマスク９００の周りに存在する薄膜９１〜９６を、ミリング等のドライエッチング手段によって除去する。これにより、薄膜薄膜９１〜９６は、図３６及び図３７に示すように、レジストマスク９００のパターンに従ってパターニングされ、中央能動領域９０が得られる。中央能動領域９０は、第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４、フリー層（第２の強磁性層）９５及び保護層９６を順次に積層した構造であって、レジストマスク９００の長方形状の平面形状に従う。
【０１１７】
次に、図３８及び図３９に示すように、中央能動領域９０の両端に、磁区制御膜１１１、１３１を形成する。磁区制御膜１１１、１３１は、例えば、リフトオフ法の適用によって形成できる。
【０１１８】
次に、図４０及び図４１に示すように、レジストマスク９００を除去する。これにより、磁区制御膜１１１、１３１の間に、中央能動領域９０を構成する最上層の保護層９６の表面が表れる。
【０１１９】
次に、図４２及び図４３に図示するように、磁区制御膜１１１、１３１及び中央能動領域９０の表面に、電極膜１２０を形成するとともに、電極膜１２０の上にレジストマスク９００を形成する。レジストマスク９００は、中央能動領域９０の真上に、第１の抜きパターン９０１、第２の抜きパターン９０２及び第３の抜きパターン９０３を有する。第１の抜きパターン９０１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ１）を有する。
【０１２０】
第２の抜きパターン９０２は、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ１）を有している。第３の抜きパターン９０３は、第２のマスクパターン９０２の第２の幅（Ｂ１）よりも大きな第３の幅（Ｃ１）を有している。
【０１２１】
次に、図４２及び図４５に示した状態で、第１の測定ステップを実行する。第１の測定ステップでは、第２の薄膜パターン及び第３の薄膜パターンに対応する第１〜第３の抜きパターン９０２、９０３の幅（Ｂ１）、（Ｃ１）を、ＳＥＭ等の測長装置を用いて実測し、その実測値から、第１の薄膜パターンに対応する第１の抜きパターン９０１の幅（Ａ１）を求める。
【０１２２】
もし、第１の抜きパターン９０１が、規格値を満たさないときは、レジストマスク９００を剥離し、再度、フォトリソグラフィ工程を繰り返す。この工程は、薄膜９１〜９６のパターニング前に行われるので、工程繰り返しによってウエハが無駄になることもない。このため、製造コスト低減に寄与し得る。
【０１２３】
次に、図４４及び図４５に図示するように、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３の内部に存在する電極膜１２０を、ＲＩＥ等のドライエッチング手段によって除去する。これにより、電極膜１２０は、図４４及び図４５に示すように、電極膜１１２と、電極膜１３２とに分離される。電極膜１２０は、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３のパターンに従ってパターニングされる。このため、電極膜１１２と、電極膜１３２との間には、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３のパターンに従った中央能動領域９０が得られる。中央能動領域９０は、第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４、フリー層（第２の強磁性層）９５及び保護層９６を順次に積層した構造である。
【０１２４】
次に、レジストマスク９００を除去することにより、図４６、図４７に示すように、第１〜第３の幅Ａ〜Ｃを有する第１〜第３の薄膜パターン９１１〜９１３が得られる。第１の薄膜パターン９１１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。第２の薄膜パターン９１２は実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有している。第３の薄膜パターン９１３は、第２の薄膜パターン９０２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有している。
【０１２５】
次に、第２の薄膜パターン９１２及び第３の薄膜パターン９１３の幅Ｂ、Ｃを実測し、その実測値から、第１の薄膜パターン９１１の幅Ａを求める第２の測定ステップを実行する。第２の測定ステップは、フォトリソグラフィ工程における第１の測定ステップと併用してもよいし、フォトリソグラフィ工程における第１の測定ステップは含まずに、第２の測定ステップのみを単独で用いてもよい。
【０１２６】
第２の測定ステップにおいて、第１の薄膜パターン９１１の幅Ａが規格値よりも大きいことが解ったときは、第１乃至第３の薄膜パターン９１１、９１３を、追加のＲＩＥによって、ドライエッチングする。これにより、第１の薄膜パターン９１１の幅Ａを規格値に合わせることができる。従って、第１の薄膜パターン９１１の幅Ａが規格値よりも大きいことを理由に廃棄する必要がなくなるから、製造コスト低減に寄与できる。
【０１２７】
この後、更に、薄膜磁気ヘッド集合体として必要な製造工程、例えば、書き込み素子の形成工程が実行される。
【０１２８】
（３）実施例３
実施例３は図４９〜図５８に図示されている。図５９は図４９〜図５８に示した工程のフローチャートである。実施例３は、磁区制御膜を反強磁性膜によって構成したものである。
【０１２９】
まず、図４９に示すように、ウエハ基体１の一部を構成する第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４及びフリー層（第２の強磁性層）９５を成膜し、更に、フリー層９５の上に、反強磁性層９７を成膜し、フリー層９５と反強磁性層９７との間に交換結合による磁気バイアスを生じさせる。反強磁性層９７として有効な材料組成は既に知られているので、これらを選択使用すればよい。反強磁性層９７の好ましい一例はＰｔＭｎである。反強磁性層９７の上にはＴａ等でなる保護層９８が成膜されている。
【０１３０】
次に、最上層の保護層９８の表面に、フォトレジスト層９００を、スピンコート等の周知の手段によって塗布した後、フォトリソグラフィ工程を適用し、図５１及び図５２に示すように、レジストマスク９００を形成する。レジストマスク９００は、第１の抜きパターン９０１、第２の抜きパターン９０２及び第３の抜きパターン９０３を有する。第１の抜きパターン９０１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ１）を有する。
【０１３１】
第２の抜きパターン９０２は、実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ１）を有している。第３の抜きパターン９０３は、第２の抜きパターン９０２の第２の幅（Ｂ１）よりも大きな第３の幅（Ｃ１）を有している。
【０１３２】
次に、図５１及び図５２に示した状態で、測定ステップを実行する。測定ステップは、フォトリソグラフィ工程において、第２の薄膜パターン及び第３の薄膜パターンに対応する第２及び第３の抜きパターン９０２、９０３の幅（Ｂ１）、（Ｃ１）を、ＳＥＭ等の測長装置を用いて実測し、その実測値から、第１の薄膜パターンに対応する第１の抜きパターン９０１の幅（Ａ１）を求める。
【０１３３】
もし、第１の抜きパターン９０１が、規格値を満たさないときは、レジストマスク９００を剥離し、再度、フォトリソグラフィ工程を繰り返す。この工程は、薄膜９１〜９６のパターニング前に行われるので、工程繰り返しによってウエハが無駄になることもない。
【０１３４】
次に、図５３及び図５４に図示するように、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３の内部に存在する保護膜９８を、ＲＩＥ等のドライエッチング手段によって除去する。これにより、保護膜９８は、第１の保護膜９８１及び第２の保護膜９８２に分割される。保護膜９８は、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３に従ってパターニングされる。このため、第１の保護膜９８１と第２の保護膜９８２との間には、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３に従った形状で、反強磁性層９７が表れる（図５４参照）。
【０１３５】
次に、図５５、図５６に示すように、レジストマスク９００を除去した後、図５７及び図５８に示すように、第１の保護膜９８１及び第２の保護膜９８２をマスクとして、反強磁性層９７をドライエッチングする。反強磁性層９７は第１及び第２の保護膜９８１、９８２の形状に従ってパターニングされる。これにより、反強磁性層９７は、第１の反強磁性層９７１と、第２の反強磁性層９７２とに分離される。反強磁性層９７は、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３のパターンに従ってパターニングされる。このため、第１の反強磁性層９７１と、第２の反強磁性層９７２との間には、レジストマスク９００の第１〜第３の抜きパターン９０１〜９０３のパターンに従った中央能動領域９０が得られる。中央能動領域９０は、第１の絶縁層７１の表面に、下地層９１、反強磁性層９２、ピンド層（第１の強磁性層）９３、非磁性層９４及びフリー層（第２の強磁性層）９５を順次に積層し、フリー層９５に対し、反強磁性層９７１、９７２を交換結合させ、更に、反強磁性層９７１、９７２の表面に保護層９８１、９８２を設けた構造となる。
【０１３６】
第１の反強磁性層９７１と、第２の反強磁性層９７２との間に表れる第１〜第３の薄膜パターン９１１〜９１３は第１〜第３の幅Ａ〜Ｃを有する。第１の薄膜パターン９１１の第１の幅（Ａ）は実測限界幅（Ｗｍｉｎ）よりも小さい。第２の薄膜パターン９１２の第２の幅（Ｂ）は実測限界幅（Ｗｍｉｎ）よりも大きい。第３の薄膜パターン９１３の第３の幅（Ｃ）は、第２の薄膜パターン９０２の第２の幅（Ｂ）よりも大きい。
【０１３７】
図５７及び図５８の状態で、第２の測定ステップを実行し、第２の薄膜パターン９１２及び第３の薄膜パターン９１３の幅Ｂ、Ｃを実測し、その実測値から、第１の薄膜パターン９１１の幅Ａを求める。
【０１３８】
第２の測定ステップにおいて、第１の薄膜パターン９１１の幅Ａが規格値よりも大きいときは、電極膜９８１、９８２をドライエッチングすることにより、第１の薄膜パターン９１１の幅Ａを規格値似合わせることができる。従って、第１の薄膜パターン９１１の幅Ａが規格値よりも大きいことを理由に廃棄する必要がなくなるから、製造コスト低減に寄与できる。
【０１３９】
この後、更に、薄膜磁気ヘッド集合体として必要な製造工程、例えば、書き込み素子の形成工程が実行される。
【０１４０】
【発明の効果】
以上述べたように、本発明によれば、実測限界よりも小さな幅を持つ薄膜パターンについて、その幅を高度の信頼度をもって求め得る構造の薄膜デバイス、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る薄膜デバイスの構成を概略的に示す平面図である。
【図２】第２の幅（Ｂ）及び第３の幅（Ｃ）から第１の幅（Ａ）を求める際に利用し得るグラフの一例を示す図である。
【図３】薄膜デバイスの製造工程を示す図である。
【図４】図３に示した工程の平面図である。
【図５】図３及び図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の平面図である。
【図７】図５及び図６に示した工程の後の工程を示す図である。
【図８】図７に示した工程の平面図である。
【図９】図７及び図８に示した工程の後の工程を示す図である。
【図１０】図９に示した工程の平面図である。
【図１１】図９及び図１０に示した工程の後の工程を示す図である。
【図１２】図１１に示した工程の平面図である。
【図１３】本発明に係るウエハ状薄膜磁気ヘッド集合体の斜視図である。
【図１４】薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍのいくつかを拡大して示す図である。
【図１５】図１４に示された薄膜磁気ヘッド要素の一つの拡大断面図である。
【図１６】ＳＶ膜を備える磁気抵抗効果素子の拡大端面図である。
【図１７】図１６に示した磁気抵抗効果膜の平面図である。
【図１８】中央能動領域に対する端部受動領域の別の配置例を示す図である。
【図１９】図１〜図１７に示した薄膜磁気ヘッド集合体から得られた薄膜磁気ヘッドの外観斜視図である。
【図２０】図１９に示した薄膜磁気ヘッドの電磁変換部分の拡大断面図である。
【図２１】図１９及び図２０に示した薄膜磁気ヘッドの磁気抵抗効果素子部分の拡大端面図である。
【図２２】図２１に示した磁気抵抗効果素子の部分の平面図である。
【図２３】本発明に係る薄膜磁気ヘッド集合体の製造方法に含まれる工程を示す図である。
【図２４】図２３に示した工程の後の工程を示す図である。
【図２５】図２４に示した工程の平面図である。
【図２６】図２４及び図２５に示した後の工程を示す図である。
【図２７】図２６に示した工程の平面図である。
【図２８】図２６及び図２７に示した後の工程を示す図である。
【図２９】図２８に示した工程の平面図である。
【図３０】図２８及び図２９に示した後の工程を示す図である。
【図３１】図３０に示した工程の平面図である。
【図３２】図２３乃至図３１に示した製造方法の工程フローチャートである。
【図３３】薄膜磁気ヘッド集合体の別の製造方法に含まれる工程を示す図である。
【図３４】図３３に示した工程の後の工程を示す図である。
【図３５】図３４に示した工程の平面図である。
【図３６】図３４及び図３５に示した工程の後の工程を示す図である。
【図３７】図３６に示した工程の平面図である。
【図３８】図３６及び図３７に示した工程の後の工程を示す図である。
【図３９】図３８に示した工程の平面図である。
【図４０】図３８及び図３９に示した工程の後の工程を示す図である。
【図４１】図４０に示した工程の平面図である。
【図４２】図４０及び図４１に示した工程の後の工程を示す図である。
【図４３】図４２に示した工程の平面図である。
【図４４】図４２及び図４３に示した工程の後の工程を示す図である。
【図４５】図４４に示した工程の平面図である。
【図４６】図４４及び図４５に示した工程の後の工程を示す図である。
【図４７】図４６に示した工程の平面図である。
【図４８】図３３乃至図４８に示した製造方法の工程フローチャートである。
【図４９】薄膜磁気ヘッド集合体の更に別の製造方法に含まれる工程を示す図である。
【図５０】図４９に示した工程の後の工程を示す図である。
【図５１】図５０に示した工程の後の工程を示す図である。
【図５２】図５１に示した工程の平面図である。
【図５３】図５１及び図５２に示した工程の後の工程を示す図である。
【図５４】図５３に示した工程の平面図である。
【図５５】図５３及び図５４に示した工程の後の工程を示す図である。
【図５６】図５５に示した工程の平面図である。
【図５７】図５５及び図５６に示した工程の後の工程を示す図である。
【図５８】図５７に示した工程の平面図である。
【図５９】図４９乃至図５８に示した製造方法の工程フローチャートである。
【符号の説明】
１００                      支持体
２１１、９１１              第１の薄膜パターン
２１２、９１２              第２の薄膜パターン
２１３、９１３              第３の薄膜パターン
Ａ                          第１の幅
Ｂ                          第２の幅
Ｃ                          第３の幅
【図１】
0004229257.tif 000002
【図２】
0004229257.tif 000003
【図３】
0004229257.tif 000004
【図４】
0004229257.tif 000005
【図５】
0004229257.tif 000006
【図６】
0004229257.tif 000007
【図７】
0004229257.tif 000008
【図８】
0004229257.tif 000009
【図９】
0004229257.tif 000010
【図１０】
0004229257.tif 000011
【図１１】
0004229257.tif 000012
【図１２】
0004229257.tif 000013
【図１３】
0004229257.tif 000014
【図１４】
0004229257.tif 000015
【図１５】
0004229257.tif 000016
【図１６】
0004229257.tif 000017
【図１７】
0004229257.tif 000018
【図１８】
0004229257.tif 000019
【図１９】
0004229257.tif 000020
【図２０】
0004229257.tif 000021
【図２１】
0004229257.tif 000022
【図２２】
0004229257.tif 000023
【図２３】
0004229257.tif 000024
【図２４】
0004229257.tif 000025
【図２５】
0004229257.tif 000026
【図２６】
0004229257.tif 000027
【図２７】
0004229257.tif 000028
【図２８】
0004229257.tif 000029
【図２９】
0004229257.tif 000030
【図３０】
0004229257.tif 000031
【図３１】
0004229257.tif 000032
【図３２】
0004229257.tif 000033
【図３３】
0004229257.tif 000034
【図３４】
0004229257.tif 000035
【図３５】
0004229257.tif 000036
【図３６】
0004229257.tif 000037
【図３７】
0004229257.tif 000038
【図３８】
0004229257.tif 000039
【図３９】
0004229257.tif 000040
【図４０】
0004229257.tif 000041
【図４１】
0004229257.tif 000042
【図４２】
0004229257.tif 000043
【図４３】
0004229257.tif 000044
【図４４】
0004229257.tif 000045
【図４５】
0004229257.tif 000046
【図４６】
0004229257.tif 000047
【図４７】
0004229257.tif 000048
【図４８】
0004229257.tif 000049
【図４９】
0004229257.tif 000050
【図５０】
0004229257.tif 000051
【図５１】
0004229257.tif 000052
【図５２】
0004229257.tif 000053
【図５３】
0004229257.tif 000054
【図５４】
0004229257.tif 000055
【図５５】
0004229257.tif 000056
【図５６】
0004229257.tif 000057
【図５７】
0004229257.tif 000058
【図５８】
0004229257.tif 000059
【図５９】
0004229257.tif 000060