(57)【特許請求の範囲】
【請求項１】
受信されるべきデータに基づいて振幅変調され、かつ高い振幅のハイセグメントと低減振幅の休止セグメントからなる振幅変調キャリア信号を受信する受信器手段を含み、そして前記受信器手段に接続されていて、かつ前記受信された振幅変調キャリア信号を印加することが出来、かつ
前記キャリア信号上の変調された前記データを再生することが出来るデータ再生手段と、
前記再生されたデータを印加することが出来、かつ前記再生されたデータを処理することが出来るデータ処理手段とを、
含む回路も含むデータキャリアにおいて、
前記データ再生手段に対し、所定のデータ量に準拠して再生されたデータを記憶するように構成されている受信記憶手段が関連しており、
前記データ再生手段が、前記所定のデータ量に準拠して再生されたデータが前記データ再生手段によって再生されかつ前記受信記憶手段に記憶された事実を検出することが出来、かつこの事実の検出に応じて、制御情報を生成しかつそれを前記データ処理手段に印加することが出来る検出手段を、さらに含み、
前記データ処理手段が、通常動作モードと節電動作モードに切り替わることが出来るように構成されていて、
前記データ処理手段が、前記制御情報に基づいて、その節電動作モードからその通常動作モードに切り替わることが出来、そして、前記データ処理手段が、その通常動作モードに切り替えられたときに、前記受信記憶手段に記憶された前記再生データを前記データ処理手段に転送することが出来、
前記データ処理手段は、前記制御情報に基づいて、その節電動作モードからその通常モードに切り替えられた後、所与のデータ量を含むデータデータブロックの正しい処理を保証するのに十分長い期間が経過した後に、その節電動作モードへ自動的に復帰するように構成されていることを特徴とするデータキャリア。
【請求項２】
前記受信記憶手段が、1ビットに準拠して再生されたデータを記憶するように構成されていることを特徴とする、請求項1に記載のデータキャリア。
【請求項３】
前記受信記憶手段が、1つのフリップフロップによって構成されていることを特徴とする、請求項2に記載のデータキャリア。
【請求項４】
前記期間は、1ビットの正しい処理を保証するのに十分長い期間であることを特徴とする請求項2に記載のデータキャリア。
【請求項５】
前記受信記憶手段が、1バイトに準拠して再生されたデータを記憶することを特徴とする、請求項1に記載のデータキャリア。
【請求項６】
前記受信記憶手段が、1バイト記憶用の1レジスタにより構成されていることを特徴とする、請求項5に記載のデータキャリア。
【請求項７】
前記データ処理手段が、前記制御情報に基づいてその節電動作モードからその通常動作モードに切り替えられた後、1バイトの正しい処理を保証するのに十分長い期間が経過した後に、その節電動作モードへ自動的に復帰するように構成されていることを特徴とする請求項5に記載のデータキャリア。
【請求項８】
前記受信記憶手段が、複数バイトからなる1つのデータブロックに準拠して再生されたデータを記憶するように構成されていることを特徴とする、請求項1に記載のデータキャリア。
【請求項９】
前記受信記憶手段が、1つのRAMの一部によって形成されていることを特徴とする、請求項8に記載のデータキャリア。
【請求項１０】
前記データ処理手段が、前記制御情報に基づいてその節電動作モードからその通常動作モードに切り替えられた後、複数バイトからなる1つのデータブロックの正しい処理を保証するのに十分長い期間が経過した後に、その節電動作モードへ自動的に復帰するように構成されていることを特徴とする請求項8に記載のデータキャリア。
【請求項１１】
受信されるべきデータに基づいて振幅変調され、かつ高い振幅のハイセグメントと低減振幅の休止セグメントからなる受信振幅変調キャリア信号を印加することが出来、かつ前記キャリア信号上の変調された前記データを再生することが出来るデータ再生手段と、
前記再生されたデータを印加することが出来、かつ前記再生されたデータを処理することが出来るデータ処理手段とを、
含む回路において、
前記データ再生手段に対し、所定のデータ量に準拠して再生されたデータを記憶するように構成されている受信記憶手段が関連しており、
前記データ再生手段が、前記所定のデータ量に準拠して再生されたデータが前記データ再生手段によって再生されかつ前記受信記憶手段に記憶された事実を検出することができ、かつこの事実の検出に応じて、制御情報を生成しかつそれを前記データ処理手段に印加することが出来る検出手段を、さらに含み、
前記データ処理手段が、通常動作モードと節電動作モードに切り替わることが出来るように構成されていて、
前記データ処理手段が、前記制御情報に基づいて、その節電動作モードからその通常動作モードに切り替わることが出来、そして、
前記データ処理手段が、その通常動作モードに切り替えられたときに、前記受信記憶手段に記憶された前記再生データを前記データ処理手段に転送することが出来、
前記データ処理手段は、前記制御情報に基づいて、その節電動作モードからその通常モードに切り替えられた後、所与のデータ量を含むデータデータブロックの正しい処理を保証するのに十分長い期間が経過した後に、その節電動作モードへ自動的に復帰するように構成されていることを特徴とする回路。
【請求項１２】
前記受信記憶手段が、1ビットに準拠して再生されたデータを記憶するように構成されていることを特徴とする、請求項11に記載の回路。
【請求項１３】
前記受信記憶手段が、1つのフリップフロップにより構成されていることを特徴とする、請求項12に記載の回路。
【請求項１４】
前記期間は、1ビットの正しい処理を保証するのに十分長い期間であることを特徴とする請求項12に記載の回路。
【請求項１５】
前記受信記憶手段が、1バイトに準拠して再生されたデータを記憶するように構成されていることを特徴とする、請求項11に記載の回路。
【請求項１６】
前記受信記憶手段が、1バイト記憶用の1レジスタにより構成されていることを特徴とする、請求項15に記載の回路。
【請求項１７】
前記データ処理手段が、前記制御情報に基づいてその節電動作モードからその通常動作モードに切り替えられた後で、1バイトの正しい処理を保証するのに十分長い期間が経過した後に、その節電動作モードへ自動的に復帰するように構成されていることを特徴とする請求項15に記載の回路。
【請求項１８】
前記受信記憶手段が、複数バイトからなる1つのデータブロックに準拠して再生されたデータを記憶するように構成されていることを特徴とする、請求項11に記載の回路。
【請求項１９】
前記受信記憶手段が、1つのRAMの一部によって構成されていることを特徴とする、請求項18に記載の回路。
【請求項２０】
前記データ処理手段が、前記制御情報に基づいてその節電動作モードからその通常動作モードに切り替えられた後、複数バイトからなる1つのデータブロックの正しい処理を保証するのに十分長い期間が経過した後に、その節電動作モードへ自動的に復帰するように構成されていることを特徴とする請求項18に記載の回路。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、受信されるべきデータに基づいて振幅変調され、高い振幅のハイセグメントと低減振幅の休止セグメントからなる振幅変調キャリア信号を受信する受信器手段を含み、さらにその受信器手段に接続されかつ以下の手段を含んだデータキャリアに関する。ここに、その以下の手段とは、データ再生手段であって、受信された振幅変調キャリア信号がそこに印加可能であり、かつキャリア信号がそれにより再生可能であるデータ再生手段と、データ処理手段であって、再生信号がそこに印加可能であり、再生されたデータがそれにより処理可能であるデータ処理手段とである。
【０００２】
本発明は、また、データ再生手段であって、受信されるべきデータに基づいて振幅変調され高い振幅のハイセグメントと低減振幅の休止セグメントからなる、受信された振幅変調キャリア信号がそこに印加可能であって、キャリア信号上で変調されたデータがそれにより再生可能であるデータ再生手段と、データ処理手段であって、再生されたデータがそこに印加可能であって、再生されたデータがそれにより処理可能であるデータ処理手段とを含む回路に関する。
【０００３】
【従来の技術】
第一段落で述べた種類のデータキャリアおよび第二段落で述べた回路は、例えば、米国特許第5,345,231号により既知である。この既知のデータキャリアは、個別の電源を含まず、データキャリアに印加される振幅変調されたキャリア信号からデータ処理動作に必要な電力を抽出する、換言すれば、基本的に整流器段および電圧制御器または電圧制限段により構成される電源電圧発生手段によって電力抽出を行う、いわゆる受動データキャリアである。既知のデータキャリア内のデータ再生手段は、振幅変調されたキャリア信号上で変調されるデータがそれにより再生可能である復号器を含む。再生されたデータは、マイクロコンピュータにより構成された制御装置に印加可能である。そこにおいては、制御装置（すなわち、マイクロコンピュータ）と記憶手段とが、再生データを印加することが可能であり、そして例えば、記憶手段に記憶させる目的で、その再生データを処理させることが可能なデータ処理手段を構成する。
【０００４】
この既知のデータキャリア、またはこのデータキャリアの既知の回路においては、データ受信動作の場合に、データ再生手段のみならずデータ処理手段も、データ受信動作の全期間に対して通常動作モードで活性化される。従って、データ再生手段もデータ処理手段もこのように消費される電力を必要とする。その結果、そのようなデータ受信動作の間では、電源電圧発生手段には相対的に高い度合に負荷がかかる。そのようなデータ受信動作の間には、振幅変調されたキャリア信号の休止セグメントにおいて、実際上電力はデータキャリアに印加されないにもかかわらず、それらの休止セグメントの間、電力が消費されてしまうので、これは著しい問題である。この結果、消費電力が大きくなり、データキャリアまたは回路の通信範囲が減少する。
【０００５】
【課題を解決するための手段】
本発明の目的は、上記問題を回避し、データ受信動作中の消費電力を既知のデータキャリアまたは既知の回路に比較して著しく低減させた改良されたデータキャリアおよび改良された回路を提供することにある。
【０００６】
前記の目的を達成するため、本発明に基づく第一段落で述べたような種類のデータキャリアは、データ再生手段に対して、所定のデータ量に準拠して再生信号を記憶するように配設された受信記憶手段が連合されていること、その再生手段には、さらに、所定のデータ量に準拠して再生されたデータがデータ再生手段によって再生されかつ受信記憶手段に記憶されたことが検出可能な検出手段が含まれ、これによりこの事実を検出したら、制御情報が生成されデータ処理手段に印加されること、そのデータ処理手段は、通常動作モード゛と節電動作モードの間で切り替えることが出来るように構成されていること、その処理手段は、制御情報に基づいて、その節電動作モードからその通常動作モードへ切り替えることが出来ること、そして、そのデータ処理手段がその通常動作モードに切り替えられたときは、受信記憶手段に記憶された再生データがデータ処理手段に転送可能であることを特徴とする。
【０００７】
前記の目的を達成するため、本発明に基づく第二段落で述べたような種類の回路は、
データ再生手段に対して、所定のデータ量に準拠して再生信号を記憶するように配設された受信記憶手段が連合されていること、
その再生手段は、さらに、所定のデータ量に準拠して再生されたデータがデータ再生手段によって再生されかつ受信記憶手段に記憶されたことを検出可能な検出手段を含み、これにより、この事実を検出したら制御情報が生成されデータ処理手段に印加されること、
そのデータ処理手段は、通常動作モード゛と節電動作モードの間で切り替えることが出来るように構成されていること、
その処理手段は、制御情報に基づいて、その節電動作モードからその通常動作モードへ切り替えることが出来ること、
そして、そのデータ処理手段がその通常動作モードに切り替えられたときは、受信記憶手段に記憶された再生データがデータ処理手段に転送可能であることを特徴とする。
【０００８】
単純な手段のみを使って、本発明に基づく複数ステップは、本発明に基づいたデータキャリアまたは本発明に基づいた回路を含むデータ受信動作の間に、以下のことを容易に保証する。すなわち、データの受信と再生に絶対的に必要な手段、つまりデータ再生手段のみが活性化され、一方、その通常モードでは著しく電力を消費するデータ処理手段は、データ受信動作のかなりの部分においては実際上非活性化され、すなわち、節電動作モードに切り替えられ、データ再生手段から再生信号を取り込むための相対的に短い期間の間だけ、その活性化モードすなわちその通常動作モードに切り替えられる。これにより、本発明のデータキャリアまたは本発明の回路によるデータ受信動作中の電力が著しく節約される結果が得られ、さらに通信範囲が相対的に大きいという有利な結果がもたらされる。
【０００９】
本発明によるデータキャリアまたは本発明による回路の、これ以外の魅力的な実施例は、特許請求項2〜10および12〜20の中で明らかにされているステップで特徴づけられる。
【００１０】
本発明の上記および上記以外の特徴は、以下に述べる実施例から明らかになり、これら実施例に基づいて説明される。
【００１１】
【発明を実施するための形態】
図面に示された実施例を参照して、本発明を以下に詳細に述べるが、本発明はそれに限定されるものではない。
【００１２】
図1は、本発明に基づくデータキャリア1の一部分、またはデータキャリア1用の回路2の実施例をブロック図で示す。本実施例の場合、データキャリア1はいわゆるチップカードである。しかし、データキャリア1は別の構造を持っていても良い。例えば、それをいわゆるタグまたはいわゆるラベルとして構成しても良い。回路2は集積回路技術で実現されている。
【００１３】
データキャリア1には、図2に示される振幅変調されたキャリア信号CSMを受信するように構成されている受信器手段3が設けられている。受信器手段3には、図示されていない書込み／読取り局の送信器コイルと誘導的に通信することが可能な送信器コイル4が含まれる。そのような書込み／読取り局は、データキャリア1の受信器手段3の送信器4へ誘導的に送信可能な振幅変調キャリア信号を生成することができる。送信器コイル4によってデータキャリア1から書込み／読取り局への通信をこの場合も誘導的に可能にするため、受信器手段3は、同時に送信器手段を構成することに注意すべきである。
【００１４】
振幅変調されたキャリア信号CSMは、データキャリア1によって受信されるべきデータに基づいて振幅変調される。図2に示す振幅変調キャリア信号CSMの場合は、100％の振幅変調が適用される。振幅変調キャリア信号CSMは、高い振幅のハイセグメントHと低減振幅の休止セグメントP（本実施例の場合、低減振幅は100％振幅変調のためゼロの値に低減されている）からなる。しかし、これは必ずしもこうである必要はない。休止セグメントP中の低減振幅は、ハイセングメントの高い振幅に対し相対的に所定のパーセントだけ低減させられたある値であっても良く、例えば、75％低減させられた振幅、あるいはまた10％だけ低減させられた振幅であっても良い。
【００１５】
図2のキャリア信号CSMに関しては、キャリア信号CSMはいわゆるミラー符号に準拠して振幅変調されることにも注意すべきである。このタイプの符号によると、固定時間間隔Tがどのビットの符号化のためにも与えられる。図2に明らかであるように、"0"ビットの符号化は、そのような時間間隔Tの始めに休止セグメントPを固定することにより行われ、"1"ビットの符号化は、そのような時間間隔Tの中央に休止セグメントPを固定することによって行われる。
【００１６】
しかし、他のタイプの符号も、データの送信用キャリア信号の振幅変調に使用可能であることに注意すべきである。例えば、符号化は、"0"ビットが持続時間T1のハイセグメントHで表され、"1"ビットが持続時間T2のハイセグメントHで表され、全てのハイセグメントHの間には固定休み持続時間T3の休止セグメントPが置かれるような方法で実施することも可能である。
【００１７】
しかし、符号化は、例えば、各ビットの符号化のために固定時間間隔を割り当て、"0"ビットをそのような時間間隔Tの開始において休止セグメントPを固定させることによって符号化し、一方、"1"ビットをそのような時間間隔Tの終わりに休止セグメントを配置させることによっても、実現することができる。
【００１８】
データキャリア1の回路2は受信器手段3に接続される。この目的のため、回路2には、受信器手段3に接続される第一接続体接点5と第二接続体接点6が含まれる。
【００１９】
回路2には、接続体8を介して第一接続体接点5に接続され、振幅変調された搬送波信号CSMを使いつつ、回路2全体に供給される役目にあたるDC電源電圧Vを発生させることのできる電源電圧発生手段7が含まれる。電源電圧発生手段7には、公知のように、過大な高電圧Vが発生することを回避するために、電圧制限手段が含まれる。
【００２０】
データキャリア1は、接続体8を介して第一接続体接点5にも接続されるクロック信号再生手段9も含む。クロック信号再生手段9は、受信した変調キャリア信号CSMからクロック信号CLKを再生することができるので、クロック信号CLKは、関連するキャリア信号CSMを再生し送信する書込み／読取り局においてばかりでなく、データキャリア1においても利用可能である。再生されたキャリア信号CLKは、接続体10を介して出力可能である。さらに、再生クロック信号CLKは、接続体10から分岐された接続体11を介しても利用可能である。
【００２１】
データキャリア1、または回路2は、アナログ部13とデジタル部14を含むデータ再生手段12をも含み、受信した振幅変調キャリア信号CSMを受信可能であり、キャリア信号CSM上に変調されたデータDAを再生することがきる。アナログ部13は、大部分の場合、接続体16を介して、回路2の第一接続体接点5へも接続されている振幅復調手段15を含む。振幅復調手段15は、書込み／読取り局から送信されデータキャリア1の送信器コイル4により受信された振幅変調搬送波信号CSMを、復調することができる。振幅復調が成功した後、振幅復調手段15は、接続体17を介して、符号化されたデータCDAを出力する。
【００２２】
データ再生手段12のデジタル部14は、接続体17を介して符号化データCDAを受信可能な復号化手段18を含む。さらに、再生クロック信号CLKは、接続体11を介して復号化手段18にも印加可能である。復号化手段18は、ミラー符号に準拠して符号化されたデータCDAを復号するように構成されている。復号化手段18によって、符号化データCDAの復号が成功した後、復号化手段18は接続体19を介して、再生されたデータを出力する。
【００２３】
データ再生手段12のデジタル部14には、さらに受信記憶手段20が連結されていることが望ましい。この受信記憶手段20は、本実施例の場合には、データ再生手段12に含まれていて、再生されたデータDAを記憶するために、復号化手段18によって導出された再生データDAを、接続体19を介して、受信できるものである。受信記憶手段20は、接続体21を介して、再生されたデータDAを出力することができる。受信記憶手段20は、所定のデータ量に準拠して再生されたデータを記憶するように構成されている。本実施例の場合には、受信記憶手段20は、1バイトに対応する再生データ、従って8ビットのデータ長を持つ1データブロックを記憶するように構成されており、その受信記憶手段は1バイトを記憶する1レジスタによって構成されている。
【００２４】
データ再生手段12のデジタル部14は、所定のデータ量（本実施例の場合、1バイトに相当）に準拠して再生されたデータDAがデータ再生手段12によって再生されかつ受信記憶手段20によって記憶されたことを検出することができる第一検出手段22も含むことが望ましい。本実施例の場合、第一検出手段22は、接続体23を介して復号化手段18に結合される。ただし、接続体23を介して第一検出手段22を接続体19に接続すること、またはコネクション23を介して受信記憶手段20に接続することのいずれかが可能である。第一検出手段22は、1バイトに対応する再生データDAがデータ再生手段12によって再生されかつ受信記憶手段20によって記憶されたということを検出したときに、接続体24を介して、第一検出手段22によって出力可能な第一制御情報CI1を生成することができる。
【００２５】
データ再生手段12のデジタル部14は、接続体26を介して復号化手段18に接続されている第二検出手段25も含む。第二検出手段25は、データ受信動作が終了したこと、すなわちデータキャリア1によって受信されるべき全てのデータDAが、データ受信動作の間に、復号化手段18で復号されたことを検出するように構成されている。第二検出手段25によりこの事実が検出されると、これらの手段は、もう1つの接続体27を介して、出力用のもう1つの制御情報CI2を生成する。
【００２６】
データキャリア1の回路2はデータ処理手段28も含む。データ処理手段28は、接続体10を介して、再生されたクロック信号CLKを受信することが可能である。さらに、接続体21を介して、データ処理手段28は、データ再生手段12によって再生されデータ再生手段12の受信記憶装置20に一時的に記憶されている再生データDAを受信することもできる。受信された再生データDAは、データ処理手段28によって処理可能である。データ処理手段28は、その上に、接続体24を介して第一制御情報CI1を、また接続体27を介して第二制御情報CI2を受信することが可能である。
【００２７】
データ処理手段28は、マイクロプロセッサ29、第一記憶手段30、第二記憶手段31、および第三記憶手段32を含む。この場合、第一記憶手段30は1つのRAMによって構成され、そこでは特に、データ処理手段28によって引き継がれた再生データDAが一時的に記憶されることが可能である。再生されたデータDAは、例えば、まだ暗号化状態で存在していて、第一記憶手段（RAM）30の中に一時的に記憶させておくことが出来る。第一記憶手段30における一時的記憶が完了した後に、まだ暗号化状態の再生データDAは、次にマイクロプロセッサ29によって解読させることが可能であり、その後、解読されたデータは、第三記憶手段32の中に記憶される。本実施例の場合、第三記憶手段32は、1つのEEPROMによって構成される。最後に、第二記憶手段31は、1つのROMによって構成され、主にプログラムコードを記憶するために設けられていることに注意すべきである。
【００２８】
データ処理手段28のマイクロプロセッサ29は、多くの手段と機能を実現しているが、ここでは簡単化のため詳しく述べない。しかし、これに関連して、制御手段33は、マイクロプロセッサ29によって実現されていることに注意すべきである。制御手段33は、マイクロプロセッサ29、つまりデータ処理手段28を、通常動作モードと節電モードの間で切り替えることが出来る。通常動作モードでは、データ処理手段28の全ての部品が、活性化され、DC電源電圧Vを受ける。節電モードでは、マイクロプロセッサ29、つまりデータ処理手段28全体の最小部分が、活性化される。この最小部分は、マイクロプロセッサ29を節電動作モードから再び目覚めさせるために、つまりデータ処理手段28全体を目覚めさせるために必要なものである。マイクロプロセッサをそのように目覚めさせることは、公知のステップである。
【００２９】
図1のデータキャリア1に関しては、電源電圧生成手段7は、図1に示されていないいわゆるパワーオンリセット段を備えているか、または、それと協動している。そのようなパワーオンリセット段は、この種のデータキャリアにおいて長い間普通に使われてきたものである。データキャリア1が、書込み／読取り局の通信範囲に入り、その書込み／読取り局がキャリア信号を出力すると、電源電圧発生手段7は、直ちにDC電源電圧Vを発生し始める。そのDC電源電圧Vが所定の閾値に到達するかそれを超えると、パワーオンリセット段は、リセット信号を発生し、これはデータ処理手段28に印加され、これによりデータ処理手段28またはマイクロプロセッサ29において、データ処理手段28またはマイクロプロセッサ29が初期状態に設定され、初期化動作が確実にトリガーされ実行される。データ処理手段28またはマイクロプロセッサ29におけるデータ初期化動作が終了すると、データキャリア1においてマイクロプロセッサ29、つまり、データ処理手段28が、自動的にそれらの節電動作モードに確実に切り替えられる。
【００３０】
マイクロプロセッサ29の制御手段33は、第一制御情報CI1の他に、第二制御情報CI2も受信することができる。関連する受信制御情報CI1またはCI2は、制御手段33において評価される。第一制御情報CI1の受信および評価の後、マイクロプロセッサ29、つまりデータ処理手段28は、第一制御情報CI1に基づいて、それらの節電動作モードを通常モードに切り替えることが出来る。次いで、マイクロプロセッサ29およびデータ処理装置28が、第一制御情報CI1に基づいてそれらの節電動作状態からそれらの通常動作モードに切り替ると、この制御手段33は、1バイトの正しい処理を保証するのに十分長い期間が経過した後に、マイクロプロセッサ29とデータ処理手段28とを確実にそれらの節電動作モードに自動的に復帰させる。
【００３１】
データキャリア1の回路2において、データ処理手段28の、またはデータ処理手段28に含まれるマイクロプロセッサ29の構成は、次のようなものである。すなわち、マイクロプロセッサ29が通常動作モード゛に切り替えられると、したがってデータ処理手段28が通常動作モード゛に切り替えられると、受信記憶手段20の中に記憶されている再生データDAは、データ処理装置28またはマイクロプロセッサ29に転送可能となる。マイクロプロセッサ29がその制御手段33によってその通常動作モードへと切り替えられると即座に、マイクロプロセッサ29は、接続体21を介して、1レジスタによって構成される受信記憶手段20の中に記憶されている1バイトに相当するデータDAを、自動的に取り込む。このバイトに対応するデータDAの転送、およびこのバイトに対応するこのデータDAの処理（例えば、第一記憶手段（RAM）30への格納）が、完了すると即座に、この制御手段33は、マイクロプロセッサ29、従ってデータ処理手段28を、自動的にそれらの節電動作モードに確実に復帰させる。
【００３２】
データ再生手段12の第二検出手段25に関しては、データ受信動作の完了後、第二検出手段25が、接続体27を介して第二制御情報CI2をデータ処理手段28に印加すると、第二制御情報CI2が、マイクロコンピュータ29の制御手段33によって評価されることに注意すべきである。そのような評価の後、制御手段33により、マイクロプロセッサ29またはデータ処理手段28は、確実にそれらの通常動作モードに永続して切り替えられる。以前に実行され終了したデータ受信動作の間に受信されかつ再生され、受信記憶手段20に一時的に記憶された後、データ処理手段28の第一記憶手段（RAM）30に記憶されているデータDAには、更に、解読や記憶または他のデータ処理動作のようなデータ処理が行われる。
【００３３】
最後に、次のことに注意すべきである。データ処理手段28により処理され、データ送信動作の間に書込み／読込み局へ印加されるべきデータは、データ処理手段28によって、接続体34を介してデータ作成手段35に印加することが出来、これにより、そこに印加されたデータは、書込み／読込み局への送信に適した形式にすることができる。この後、このデータは、送信器コイル4を介して書込み／読込み局の送信器コイルに誘導的に送信させるために、別の接続体36を介して送信器コイル4に印加させることができる。このようなデータ送信動作が完了すると、データキャリア1において、マイクロプロセッサ29、従ってデータ処理手段28は、確実にそれらの節電動作モードに自動的に切り替えられるか、またはそれに設定される。
【００３４】
これまでの記述から明らかなように、図1のデータキャリア1またはその回路2の場合、データ受信動作の間、データ再生手段12のみが連続的に活性化され（従って、電源電圧生成手段7にはデータ再生手段12の負荷しかかからず）、一方、通常動作モードにおいて消費電力が相対的に高いデータ処理装置28は、非常に短い絶対的に必要な期間の間しか活性化、すなわち、その通常動作モードに制御されず（この場合、電源電圧生成手段7にはデータ処理装置の負荷がかかる）、データ受信動作の相当部分の間で、それらは、実際上電源電圧生成手段7の負荷とならない節電動作モードに切り替えられることが、単純な手段を使用して、容易に実現出来る。データ処理手段が、データ受信動作の間全てで、その通常動作モードに有る既知の動作モードと比べて、図1に示すデータキャリア1またはデータキャリア1の回路2は、データ受信動作の間において著しい節電を実現させることが出来る。
【００３５】
本発明に基づくデータキャリア1または回路2の第二実施例（図1に示されたデータキャリア1または回路2と図面上では相違しないので、図示されていない）においては、1つのフリップフロップにより形成されている受信記憶手段20は、1ビットに準拠して再生されたデータDAを記憶するように構成されている。マイクロプロセッサ29またはデータ処理手段28が、第一制御情報CI1に基づいてその節電動作モードからその通常動作モードへ切り替えられた後、この場合のマイクロプロセッサ29の制御手段33は、そのような切替の後、1ビットが正しく処理されるのを保証するのに十分なだけ長い期間が経過した後、データ処理手段28またはマイクロプロセッサ29を、確実にその節電動作モードに自動的に復帰させる。
【００３６】
データキャリア1または回路2のもう1つ別の実施例（ここでも、図1に示されたデータキャリア1またはデータキャリア1の回路2とは図面上相違しないので、図示しない）においては、1つのRAMの一部によって形成されている受信記憶手段20は、複数バイトからなる1つのデータブロックに準拠して再生されたデータDAを記憶するように構成されている。RAMのこの部分が、データ処理手段28に含まれていてかつデータ再生手段12と関連している第一記憶手段（RAM）30の一部によって形成されていることが、非常に有利であることが判明している。マイクロプロセッサ29またはデータ処理手段28が、第一制御情報CI1に基づいてその節電動作モードから通常動作モード゛に切り替えられると、データ処理手段28またはマイクロプロセッサ29が、そのような切替の後、複数バイトからなる1つのデータブロックの正しい処理を保証するのに十分長い期間が経過した後、自動的にその節電動作モードに復帰することが、このデータキャリア1または回路2のマイクロプロセッサ29の制御手段33により、確実に行われる。
【００３７】
図1のデータキャリア1または回路2に関して既に述べた利点は、別個に図示されてない本発明のデータキャリア1または回路2の上記2つの実施例についても維持されている。
【００３８】
図1を参照して述べられた本発明のデータキャリア1または回路2の実施例の場合、第一検出手段22によって出力された第一制御情報CI1は、マイクロプロセッサ29の制御手段33に印加され、マイクロプロセッサにおける節電動作モードから通常動作モード゛への切替えが確実に行われる。しかし、このようなデータキャリア1またはそのような回路2において、節電動作モードと通常動作モード゛の間の切替えを、次に述べる別の方法で実施することもできる。
【００３９】
図1のデータキャリア1の場合、クロック信号CLKのデータ処理手段28への供給、従ってマイクロプロセッサ29への供給を制御する、換言すれば、供給を可能にするか供給を中断するかによって、節電動作モードと通常動作モードの間の非常に簡単な切替えを達成することもできる。データ処理手段28およびマイクロプロセッサ29へのクロック信号CLKの供給が中断されると、マイクロプロセッサ29はそれ以後非活性化されるので、節電動作モードに切替えられる。しかし、データ処理手段28およびマイクロプロセッサ29へのクロック信号CLKの供給が可能にされると、マイクロプロセッサ29はそれ以後活性化されるので、通常動作モード゛となる。
【００４０】
クロック信号CLKのデータ処理手段28への供給制御は、例えば、ORゲートの第一入力端子が、クロック信号再生手段9により出力されたクロック信号CLKを受信し、ORゲートの第二入力端子が第一検出手段22により出力された第一制御情報CI1を受信することができる、クロック信号再生手段9とデータ処理手段28の間の接続体10に含まれるORゲートを用いて、非常に簡単な方法により実現することが出来る。この構成は、ORゲートの第二入力端子が、低レベルの制御信号を第一制御情報CI1として受信したとき、供給されたクロック信号CLKを転送し、ORゲートの第二入力端子が、高レベルの制御信号を第一制御情報CI1として受信したとき、クロック信号CLKの転送を中断させるようなものであっても良い。
【００４１】
図1を参照して述べたデータキャリア1は、無接触の方法のみで、すなわち送信器コイル4を用いた方法により、書込み／読取り局と通信することができるデータキャリアに関する。しかしながら、このようなデータキャリア1には、外部からアクセスが可能な導体パッドにより、アナログ的に構成された書込み／読取り局との通信を可能にする手段を追加しても良い。
【００４２】
図1を参照して述べたデータキャリア1は、それ自身の電力供給源を持っておらず、電圧発生手段7を介して電力を受ける、いわゆる受動データキャリアである。しかし、本発明により提案されるステップは、例えば、電池の形で電力供給源を設けたいわゆる能動データキャリアに対しても有利に使用することができる。これにより、本発明によるステップは、本発明によるステップから生じる消費電力の低減によって、電池寿命をかなり伸張させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の、データキャリアおよびそのデータキャリア用の回路の基本的な部分の回路図を示す。
【図２】データ受信動作の場合に、図1のデータキャリアに印加されかつそこで処理される振幅変調キャリア信号を示す。
【符号の説明】
1  データキャリア
2  回路
3  受信器手段
12  データ再生手段
20  受信記憶手段
22  検出手段
28  データ処理手段
【図１】
0004288005.tif 000002
【図２】
0004288005.tif 000003