(57)【特許請求の範囲】
【請求項１】
入力端子から入力される入力信号に、バイアス端子から入力されるバイアス電圧を印加し、検波回路を介して、オフセット電圧を加えられた出力信号として出力する、少なくとも一つの被バイアス回路と、
上記被バイアス回路と同じ回路構成を有し、該入力端子は開放状態とされるとともに、該バイアス端子には上記被バイアス回路と同じバイアス電圧が入力され、出力信号として基準バイアス電圧を出力する基準バイアス回路と、
基準電圧を発生する一つの基準電圧発生回路と、
一つの電圧比較回路と、を備え、
上記電圧比較回路は、上記基準バイアス電圧が、上記基準電圧と等しくなるように上記バイアス電圧を調整することにより、上記被バイアス回路の出力信号の上記オフセット電圧が上記基準電圧と等しくなるように制御する、
ことを特徴とする自動バイアス電圧調整回路。
【請求項２】
上記検波回路は、抵抗素子とコンデンサ素子とが並列接続され、その一端が接地され他端にダイオードのカソードが接続されて構成され、
上記ダイオードのアノードに一端が接続された抵抗素子の他端に上記バイアス電圧が入力され、
上記ダイオードのアノードに一端が接続されたコンデンサ素子の他端に上記入力信号が入力される、
ことを特徴とする請求項１記載の自動バイアス電圧調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動バイアス電圧調整回路に関する。
【０００２】
【従来の技術】
従来、図４に示すように、温度補正回路１０４と、被バイアス回路１０５と、電圧オフセット回路１０６とを有した制御回路が知られている。
【０００３】
上記被バイアス回路１０５には、入力信号１０１が入力されると共に、温度補正回路１０４にて温度補正をかけられたバイアス電圧１０３が印加される。そして、この被バイアス回路１０５は上記入力信号１０１を処理すると共に、その出力信号を、電圧オフセット回路１０６に入力し、ここではバイアス電圧１０３にオフセットを掛けて、出力信号１０２を出力する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の構成では、上記制御回路の次段の回路（例えば、アナログ／ディジタル変換回路等）の入力オフセット電圧に合わせ、電圧オフセット回路１０６の出力電圧を調整しなければならない。
【０００５】
また、上記制御回路が複数存在する場合、それぞれに温度補正回路１０４と、電圧オフセット回路１０５とを設けなければならず、回路が複雑化し、電源電圧の変動の影響を受けてしまう等の問題がある。
【０００６】
そこで、本発明の目的は、従来技術が有する課題を解消し、電源電圧変動を自動的に補正し、出力信号のバイアス電圧を設定された電圧に制御可能にした自動バイアス電圧調整回路を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の発明は、入力端子から入力される入力信号に、バイアス端子から入力されるバイアス電圧を印加し、検波回路を介して、オフセット電圧を加えられた出力信号として出力する、少なくとも一つの被バイアス回路と、上記被バイアス回路と同じ回路構成を有し、該入力端子は開放状態とされるとともに、該バイアス端子には上記被バイアス回路と同じバイアス電圧が入力され、出力信号として基準バイアス電圧を出力する基準バイアス回路と、基準電圧を発生する一つの基準電圧発生回路と、一つの電圧比較回路と、を備え、上記電圧比較回路は、上記基準バイアス電圧が、上記基準電圧と等しくなるように上記バイアス電圧を調整することにより、上記被バイアス回路の出力信号の上記オフセット電圧が上記基準電圧と等しくなるように制御する、ことを特徴とするものである。
【０００８】
請求項２記載の発明は、請求項１記載のものにおいて、上記検波回路は、抵抗素子とコンデンサ素子とが並列接続され、その一端が接地され他端にダイオードのカソードが接続されて構成され、上記ダイオードのアノードに一端が接続された抵抗素子の他端に上記バイアス電圧が入力され、上記ダイオードのアノードに一端が接続されたコンデンサ素子の他端に上記入力信号が入力される、ことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の一実施形態を添付した図１〜図３を参照して説明する。
（第一実施形態）
図１に示す制御回路は、被バイアス回路２２１〜２２ｎと、被バイアス回路２２１〜２２ｎと同じ回路構成の基準バイアス回路２３１と、基準電圧発生回路２３２と、電圧比較回路２３５とを有して構成される。
【００１１】
基準バイアス回路２３１から出力される基準バイアス電圧２３３は、電圧比較回路２３５の一方の入力部に入力され、基準電圧発生回路２３２から出力される基準電圧２３４は、上記電圧比較回路２３５の他方の入力部に入力される。電圧比較回路２３５から出力されるバイアス電圧２３６は、上記基準バイアス回路２３１と、複数の被バイアス回路２２１〜２２ｎとに入力される。
【００１２】
また、入力信号２０１〜２０ｎは、それぞれ被バイアス回路２２１〜２２ｎに入力され、この被バイアス回路２２１〜２２ｎによって、上記バイアス電圧２３６が加算され、それぞれ出力信号２１２〜２１ｎとして出力される。
【００１３】
つぎに、上記制御回路の動作を説明する。
【００１４】
電圧比較回路２３５を経たバイアス電圧２３６は、上述したように、基準バイアス回路２３１と、複数の被バイアス回路２２１〜２２ｎとに入力される。このバイアス電圧２３６が基準バイアス回路２３１に印加されると、このバイアス電圧２３６をＶｂとした場合、この基準バイアス回路２３１からは、回路の特性に応じた直流のオフセット電圧が出力される。これが基準バイアス電圧２３３であり、その電圧はＶｒｂである。一方、バイアス電圧２３６が被バイアス回路２２１〜２２ｎに入力されると、それぞれの被バイアス回路２２１〜２２ｎから出力される信号２１１〜２１ｎには、このバイアス電圧２３６による直流のオフセット電圧Ｖｏが重畳される。
【００１５】
ここで、オフセット電圧Ｖｏの制御目標値を生成する基準電圧発生回路２３２からの基準電圧２３４をＶｒとすると、電圧比較回路２３５は、Ｖｒｂ（基準バイアス電圧２３３）＞Ｖｒ（基準電圧２３４）であるとき、Ｖｒｂ＝Ｖｒとなるように、バイアス電圧２３６を下げるように動作する。また、Ｖｒｂ（基準バイアス電圧２３３）＜Ｖｒ（基準電圧２３４）であるとき、Ｖｒｂ＝Ｖｒとなるように、逆にバイアス電圧２３６を上げるように動作する。
【００１６】
この実施形態では、電圧比較回路２３５の動作によって、基準バイアス電圧２３３と基準電圧２３４とを等しくするように制御される。
【００１７】
上記バイアス電圧２３６は被バイアス回路２２１〜２２ｎに印加され、この被バイアス回路２２１〜２２ｎは上記基準バイアス回路２３１と同じ回路構成であるため、被バイアス回路２２１〜２２ｎから出力される信号２１１〜２１ｎの直流のオフセット電圧はＶｏ＝Ｖｒとなる。
【００１８】
ここで、基準電圧発生回路２３２が電源電圧の変動や温度の変化に対して一定の基準電圧２３４を発生する場合、基準バイアス電圧２３３が基準電圧２３４と同じになるようにバイアス電圧２３６を制御する。
【００１９】
したがって、信号２１１〜２１ｎのオフセット電圧Ｖｏは、温度変化や電源電圧の変化に関係なく一定に制御される。
【００２０】
本実施形態では、電源電圧の変動に対する補償を自動的に行うことができるとともに、被バイアス回路が複数存在する場合、バイアス電圧の制御は入力信号の影響を受けないため、それぞれに温度補正回路や電圧オフセット回路を設ける必要がなく、回路構成が簡素化され、コスト低減が図られる。
（第二実施形態）
図２に示す制御回路は、図１に示す制御回路と同様に、被バイアス回路３２１〜３２ｎと、被バイアス回路３２１〜３２ｎと同じ回路構成の基準バイアス回路３４１と、アナログ−ディジタル変換回路（基準電圧発生回路）３４６と、電圧比較回路３４３とを有して構成される。
【００２１】
基準バイアス回路３４１から出力される基準バイアス電圧３４２は、電圧比較回路３４３の一方の入力部に入力され、アナログ−ディジタル変換回路３４６からの基準電圧３４５は、電圧比較回路３４３の他方の入力部に入力され。電圧比較回路３４３から出力されるバイアス電圧３４４は、基準バイアス回路３４１のバイアス電圧の入力部と、被バイアス回路３２１〜３２ｎのバイアス電圧の入力部とに入力される。
【００２２】
被バイアス回路３２１〜３２ｎには、入力信号３０１〜３０ｎがそれぞれ入力され、この入力信号３０１〜３０ｎにはバイアス電圧３４４が加算され、信号３１２〜３１ｎのオフセット電圧として出力される。これらの信号３１２〜３１ｎはアナログ−ディジタル変換回路３４６に入力され、ディジタル信号３３１〜３３ｎに変換される。
【００２３】
つぎに、上記制御回路の動作を説明する。
【００２４】
バイアス電圧３４４をＶｂとし、基準バイアス回路３４１から出力される基準バイアス電圧３４２をＶｒｂとし、アナログ−ディジタル変換回路３４６から出力される基準電圧３４５をＶｒとする。
【００２５】
いま、Ｖｒｂ（基準バイアス電圧）＞Ｖｒ（基準電圧３４５）であるとき、電圧比較回路３４３はＶｒｂ＝Ｖｒとなるように、バイアス電圧３４４を下げるように動作する。また、Ｖｒｂ（基準バイアス電圧）＜Ｖｒ（基準電圧３４５）であるときは、逆に、Ｖｒｂ＝Ｖｒとなるように、バイアス電圧３４４を上げるように動作する。これにより、基準バイアス電圧３４２は常に、Ｖｒｂ＝Ｖｒとなるように制御される。
【００２６】
上記バイアス電圧３４４は、被バイアス回路３２１〜３２ｎに印加され、この被バイアス回路３２１〜３２ｎは、基準バイアス回路３４１と同じ回路構成のため、被バイアス回路３２１〜３２ｎから出力される信号３１１〜３１ｎのオフセット電圧はＶｏ＝Ｖｒとなる。
【００２７】
これにより、アナログ−ディジタル変換回路３４６から出力される基準電圧３４５が、温度変化や電源電圧の変動により変化しても、信号３１１〜３１ｎのオフセット電圧は常に基準電圧３４５と等しくなるように制御される。
【００２８】
従って、信号３１１〜３１ｎの基準値に対するアナログ−ディジタル変換回路３４６から出力されるディジタル信号３３１〜３３ｎの基準値は温度変化や電源電圧の変化の影響を受けることがなく一定に制御される。
（第三実施形態）
図３に示す制御回路では、上述した被バイアス回路が、それぞれダイオード検波回路４００で構成されている。ダイオード検波回路４００では、入力信号４０１、４０２が、ＤＣカットコンデンサ４０３、４０４を介して検波ダイオード４０７、４０８に入力される。その検波信号４１３、４１４は負荷抵抗４０９、４１０と平滑コンデンサ４１１、４１２とからなるフィルタを通してアナログ−ディジタル変換回路４１５に入力され、ここで変換された後、ディジタル信号４１６、４１７として出力される。
【００２９】
このアナログ−ディジタル変換回路４１５の基準電圧４１８は、電圧比較器４２４の一方の入力部に入力される。この電圧比較器４２４から出力されるバイアス電圧４２５は、抵抗４０５、４０６を介して検波ダイオード４０７、４０８の入力部に接続される。
【００３０】
また、上記バイアス電圧４２５は抵抗４１９を介して、基準ダイオード４２０の入力部に接続される。
【００３１】
基準ダイオード４２０から出力される基準バイアス電圧４２３は負荷抵抗４２１と平滑コンデンサ４２２からなるフィルタを通して電圧比較器４２４の他方の入力部に接続される。
【００３２】
つぎに、上記制御回路の動作を説明する。
【００３３】
バイアス電圧４２５をＶｂとし、基準ダイオード４２０から出力される基準バイアス電圧４２３をＶｒｂとし、アナログ−ディジタル変換回路４１５から出力される基準電圧４１８をＶｒとする。いま、Ｖｒｂ（基準バイアス電圧）＞Ｖｒ（基準電圧）であるとき、電圧比較回路４２４はＶｒｂ＝Ｖｒとなるように、バイアス電圧４２５を下げるように動作する。また、Ｖｒｂ（基準バイアス電圧）＜Ｖｒ（基準電圧）であるときは、逆に、Ｖｒｂ＝Ｖｒとなるようにバイアス電圧４２５を上げるように動作する。これにより、基準バイアス電圧４２３は常に、Ｖｒｂ＝Ｖｒとなるように制御される。
【００３４】
同様にバイアス電圧４２５が検波ダイオード４０７、４０８の入力部に印加されているため、検波ダイオード４０７、４０８から出力される検波信号４１３、４１４のバイアス電圧はＶｏ＝Ｖｒとなる。
【００３５】
本制御回路では、アナログ−ディジタル変換回路４１５の入力のバイアス電圧がすべて基準電圧４１８に等しくなるように制御される。
【００３６】
また、温度変化によるバイアス電圧の変化、電源電圧変動によるバイアス電圧の変化、およびアナログ−ディジタル変換回路の基準電圧のばらつき等に関係なく、各ダイオードから出力されるバイアス電圧は、アナログ−ディジタル変換回路の基準電圧となるように制御される。
【００３７】
本実施形態では、アナログ−ディジタル回路４１５の基準電圧のばらつきに対し自動で追従するため、調整工数と電圧オフセット回路を削減できる。
【００３８】
以上、一実施形態に基づいて本発明を説明したが、本発明は、これに限定されるものでないことは明らかである。
【００３９】
例えば、上記実施形態では、被バイアス回路や、ダイオード検波回路を複数備えているが、これに限定されず、これらを一つ備えた制御回路にも本発明を適用可能なことはいうまでもない。
【００４０】
【発明の効果】
本発明では、従来の制御回路に比べて、温度補正回路を削減でき、電源電圧の変動に対する補正を自動的に行うことができる。また、アナログ−ディジタル回路のばらつきに対し自動で追従するため、調整工数と電圧オフセット回路を削減することができる。
【図面の簡単な説明】
【図１】本発明による自動バイアス電圧調整回路の第一実施形態を示す回路図である。
【図２】第二実施形態を示す回路図である。
【図３】第三実施形態を示す回路図である。
【図４】従来の回路図である。
【符号の説明】
２２１〜２２ｎ  被バイアス回路
２３１  基準バイアス回路
２３２  基準電圧発生回路
２３３  基準バイアス電圧
２３４  基準電圧
２３５  電圧比較回路
２３６  バイアス電圧
２０１〜２０ｎ  入力信号
４１５  アナログ−ディジタル変換回路
【図１】
0004259729.tif 000002
【図２】
0004259729.tif 000003
【図３】
0004259729.tif 000004
【図４】
0004259729.tif 000005