(57)【特許請求の範囲】
【請求項１】
荷電している微粒子を含む処理液中に、少なくとも被処理表面に導電体層の一部が露出している被処理基板を浸漬する工程と、
前記処理液中において前記被処理表面に対向するように電極を配置する工程と、
前記電極と前記導電体層間に所定の電圧を印加することで、前記導電体層に前記微粒子を衝突させ、衝突エネルギーにより少なくとも前記導電体層の一部を除去する工程と
を有する荷電粒子による導電体の除去方法。
【請求項２】
前記電極と前記導電体層間に所定の直流パルス電圧を印加する
請求項１記載の荷電粒子による導電体の除去方法。
【請求項３】
前記荷電している微粒子として、負に荷電している微粒子を用い、
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記導電体層側が高電位となるように前記電圧を印加する
請求項１記載の荷電粒子による導電体の除去方法。
【請求項４】
前記荷電している微粒子として、正に荷電している微粒子を用い、
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記導電体層側が低電位となるように前記電圧を印加する
請求項１記載の荷電粒子による導電体の除去方法。
【請求項５】
前記微粒子が衝突して、衝突エネルギーにより除去される前記導電体層が、バリアメタル層である
請求項１記載の荷電粒子による導電体の除去方法。
【請求項６】
前記荷電している微粒子を含む処理液が、キレート剤を含有する
請求項１記載の荷電粒子による導電体の除去方法。
【請求項７】
前記電極と前記導電体層間に所定の電圧を印加する工程において、前記被処理表面の非処理領域における導電体を陽極酸化により酸化し、前記キレート剤により保護することで、前記微粒子が衝突したときの除去を防止する
請求項６記載の荷電粒子による導電体の除去方法。
【請求項８】
前記被処理表面の非処理領域における前記導電体が銅である
請求項７記載の荷電粒子による導電体の除去方法。
【請求項９】
前記電極と前記導電体層間に所定の電圧を印加する工程の前に、前記被処理表面の非処理領域における導電体を保護する保護膜を形成する工程をさらに有し、
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記被処理表面の非処理領域における導電体に前記微粒子が衝突することを防止する
請求項１記載の荷電粒子による導電体の除去方法。
【請求項１０】
前記被処理表面の非処理領域における前記導電体が銅である
請求項９記載の荷電粒子による導電体の除去方法。
【請求項１１】
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記電圧および前記電極と前記導電体層間の電流をモニターして、前記被処理表面における前記導電体層の除去状態を監視する
請求項１記載の荷電粒子による導電体の除去方法。
【請求項１２】
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記処理液の組成を均一化しながら行う
請求項１記載の荷電粒子による導電体の除去方法。
【請求項１３】
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記被処理基板を振動させることで前記処理液の組成を均一化しながら行う
請求項１２記載の荷電粒子による導電体の除去方法。
【請求項１４】
前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記処理液を撹拌することで前記処理液の組成を均一化しながら行う
請求項１２記載の荷電粒子による導電体の除去方法。
【請求項１５】
少なくとも被処理表面に導電体層の一部が露出している被処理基板の少なくとも前記導電体層の一部を除去する装置であって、
荷電している微粒子を含み、前記被処理基板を浸漬して処理する処理液浴と、
前記処理液中において前記被処理表面に対向するように配置される電極と、
前記電極と前記導電体層間に所定の電圧を印加する電圧印加手段と
を有し、
前記電極と前記導電体層間に所定の電圧を印加することで前記導電体層に前記微粒子を衝突させ、衝突エネルギーにより少なくとも前記導電体層の一部を除去する
荷電粒子による導電体の除去装置。
【請求項１６】
前記電圧印加手段が、前記電極と前記導電体層間に所定の直流パルス電圧を印加する
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項１７】
前記荷電している微粒子が負に荷電している微粒子であり、
前記電圧印加手段が、前記導電体層側が高電位となるように前記電圧を印加する
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項１８】
前記荷電している微粒子が正に荷電している微粒子であり、
前記電圧印加手段が、前記導電体層側が低電位となるように前記電圧を印加する
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項１９】
前記微粒子が衝突して、衝突エネルギーにより除去される前記導電体層が、バリアメタル層である
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項２０】
前記処理液浴の処理液が、キレート剤を含有する
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項２１】
前記電圧印加手段が前記電極と前記導電体層間に所定の電圧を印加すると、前記被処理表面の非処理領域における導電体を陽極酸化により酸化し、前記キレート剤により保護することで、前記微粒子が衝突したときの除去を防止する
請求項２０記載の荷電粒子による導電体の除去装置。
【請求項２２】
前記被処理表面の非処理領域における前記導電体が銅である
請求項２１記載の荷電粒子による導電体の除去装置。
【請求項２３】
前記電圧および前記電極と前記導電体層間の電流をモニターする監視手段をさらに有し、前記電極と前記導電体層間に所定の電圧を印加するときに前記電圧および前記電極と前記導電体層間の電流をモニターして、前記被処理表面における前記導電体層の除去状態を監視する
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項２４】
前記処理液の組成の均一化手段をさらに有する
請求項１５記載の荷電粒子による導電体の除去装置。
【請求項２５】
前記処理液の組成の均一化手段として、前記被処理基板を振動させる手段を有する
請求項２４記載の荷電粒子による導電体の除去装置。
【請求項２６】
前記処理液の組成の均一化手段として、前記処理液を撹拌する手段を有する
請求項２４記載の荷電粒子による導電体の除去装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば、半導体装置の多層配線構造などを形成する工程に用いる荷電粒子による導電体の除去方法および装置に関する。
【０００２】
【従来の技術】
半導体装置の高集積化、小型化に伴い、配線の微細化、配線ピッチの縮小化、配線の多層化が進んでおり、半導体装置の製造プロセスにおける多層配線技術の重要性が増大している。
一方、従来、多層配線構造の半導体装置の配線材料としてアルミニウム（Ａｌ）が多用されてきたが、最近の０．２５μｍルール以下のデザインルールにおいて、信号の伝搬遅延を抑制するために、配線材料をアルミニウム（Ａｌ）から銅（Ｃｕ）に代えた配線プロセスの開発が盛んに行われている。銅を配線に使用すると、低抵抗と高エレクトロマイグレーション耐性を両立できるというメリットがある。
この銅を配線に使用したプロセスでは、たとえば、あらかじめ層間絶縁膜に形成した溝状の配線パターンに金属を埋め込み、ＣＭＰ(Chemical Mechanical Polishing: 化学機械研磨) 法によって余分な金属膜を除去して配線を形成する、ダマシン(damascene) 法とよばれる配線プロセスが有力となっている。このダマシン法は、配線のエッチングが不要となり、さらに上の層間絶縁膜も自ずと平坦なものとなるので、工程を簡略化できるという特徴を有する。
さらに、層間絶縁膜に配線だけでなく、コンタクトホールも溝として開け、配線とコンタクトホールを同時に金属で埋め込むデュアルダマシン(dual damascene)法では、さらに大幅な配線工程の削減が可能となる。
【０００３】
ここで、上記のデュアルダマシン法による配線形成プロセスの一例について図８および図９を参照して説明する。なお、配線材料として銅を用いた場合について説明する。
まず、図８（ａ）に示すように、たとえば、図示しない不純物拡散領域あるいは配線などが適宜形成されているシリコン半導体などからなる基板１０上に、例えば、ＴＥＯＳ（tetraorthomethylsilicate）などを原料として減圧ＣＶＤ（Chemical Vapor Deposition ）法あるいはその他のＣＶＤ法などにより酸化シリコンを堆積させ、あるいは酸化シリコンと窒化シリコンを不図示の積層構造となるように積層させ、絶縁膜２０を形成する。
【０００４】
次に、図８（ｂ）に示すように、フォトリソグラフィー工程により不図示のレジスト膜をパターン形成し、さらにＲＩＥ（反応性イオンエッチング）などのエッチングを施して、所定パターンの配線用溝Ｇと、当該溝底部において上記不純物拡散領域あるいは配線などに達するコンタクトホールＣＨを形成する。
【０００５】
次に、図８（ｃ）に示すように、例えばスパッタリング法あるいは他のＰＶＤ（Physical Vapor Deposition ）法などにより、コンタクトホールＣＨ内壁および配線用溝Ｇ内壁を被覆し、絶縁膜２０の上層に、全面に、例えば、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮなどの材料を堆積させ、バリアメタル層３０を形成する。
バリヤメタル膜３０は、銅などの配線を構成する材料が絶縁膜２０中に拡散するのを防止するために設けられる。特に銅は酸化シリコンへの拡散係数が大きいため、配線を銅で形成し、絶縁膜を酸化シリコンにより形成する場合には必須となる。
【０００６】
次に、図９（ａ）に示すように、例えばスパッタリング法により、バリヤメタル膜３０の上層に、銅を所定の膜厚で堆積させ、シード膜３１を形成する。
【０００７】
次に、図９（ｂ）に示すように、例えばメッキ法、スパッタリング法あるいはＣＶＤ（Chemical Vapor Deposition ）法などにより、コンタクトホールＣＨおよび配線用溝Ｇを埋め込んで、上記シード層３１を成長させるように全面に銅を堆積させ、配線用層３２を形成する。
【０００８】
次に、図９（ｃ）に示すように、絶縁膜２０の上層に形成された配線用層３２およびバリヤメタル膜３０をＣＭＰ法によって除去し、平坦化する。
これによって、配線用溝Ｇ内に埋め込まれた配線３２ａおよびコンタクトホールＣＨ内に埋め込まれたコンタクトプラグ３０ｂとが一体に形成される。
さらに、上記したプロセスを配線３２ａ上で繰り返し行うことにより、多層配線を形成することができる。
【０００９】
【発明が解決しようとする課題】
ところで、上記したデュアルダマシン法を用いた多層配線形成プロセスでは、絶縁膜２０の上層に形成された配線用層３２およびバリヤメタル膜３０をＣＭＰ法により除去する工程において、絶縁膜２０、銅からなる配線用層３２およびバリヤメタル膜３０との除去性能が異なることから、配線３２ａにディッシングやエロージョン（シンニング）などが発生しやすいという不利益が存在した。
【００１０】
ディッシングは、図１０（ａ）に示すように、例えば、０．１８μｍルールのデザインルールにおいて１００μｍ程度のような幅の広い配線３２が存在した場合に、当該配線の中央部が過剰に除去されへこんでしまう現象である。
このディッシングが発生すると配線３２の断面積が不足するため、配線抵抗値不良等の原因となる。このディッシングは、配線材料に比較的軟質の銅やアルミニウムを用いた場合に発生しやすい。
【００１１】
エロージョンは、図１０（ｂ）に示すように、例えば、３０００μｍの範囲に１．０μｍの幅の配線が５０パーセントの密度で形成されているようなパターン密度の高い部分が過剰に除去されてしまう現象であり、エロージョンが発生すると配線の断面積が不足するため、配線抵抗値不良などの原因となる。
【００１２】
また、近年の半導体装置においては、装置の小型化がより一層進められており、配線を微細化して配線密度を向上させるために、さらに半導体装置の処理速度を高速化するために、配線容量を低減する必要があり、このために層間絶縁膜材料としてＴＥＯＳなどを原料にした酸化シリコンよりも誘電率の低い絶縁膜材料（以下、低誘電率材料という）が検討されている。
上記の低誘電率材料としては、例えば、ポリイミドなどの有機系の絶縁膜やポーラスシリカ（キセロゲル）などのゲル状絶縁膜などが検討されている。
【００１３】
しかしながら、上記の低誘電率材料はいずれも機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低く、バリアメタル層への密着力が弱いために剥離が生じやすいので、高い圧力が印加されるＣＭＰ工程を経ることは非常に困難となっている。
【００１４】
本発明は、上記した問題に鑑みてなされたものであって、本発明の目的は、ディッシングやエロージョンなどの不利益が生じることなく、バリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として低誘電率材料も適用可能な荷電粒子による導電体の除去方法および装置を提供することである。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の荷電粒子による導電体の除去方法は、荷電している微粒子を含む処理液中に、少なくとも被処理表面に導電体層の一部が露出している被処理基板を浸漬する工程と、前記処理液中において前記被処理表面に対向するように電極を配置する工程と、前記電極と前記導電体層間に所定の電圧を印加することで、前記導電体層に前記微粒子を衝突させ、衝突エネルギーにより少なくとも前記導電体層の一部を除去する工程とを有する。
【００１６】
上記の本発明の荷電粒子による導電体の除去方法は、好適には、前記電極と前記導電体層間に所定の直流パルス電圧を印加する。
また、好適には、前記荷電している微粒子として、負に荷電している微粒子を用い、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記導電体層側が高電位となるように前記電圧を印加する。
あるいは好適には、前記荷電している微粒子として、正に荷電している微粒子を用い、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記導電体層側が低電位となるように前記電圧を印加する。
【００１７】
上記の本発明の荷電粒子による導電体の除去方法は、好適には、前記微粒子が衝突して、衝突エネルギーにより除去される前記導電体層が、バリアメタル層である。
【００１８】
上記の本発明の荷電粒子による導電体の除去方法は、好適には、前記荷電している微粒子を含む処理液が、キレート剤を含有する。
さらに好適には、前記電極と前記導電体層間に所定の電圧を印加する工程において、前記被処理表面の非処理領域における導電体を陽極酸化により酸化し、前記キレート剤により保護することで、前記微粒子が衝突したときの除去を防止し、またさらに好適には、前記被処理表面の非処理領域における前記導電体が銅である。
【００１９】
上記の本発明の荷電粒子による導電体の除去方法は、好適には、前記電極と前記導電体層間に所定の電圧を印加する工程の前に、前記被処理表面の非処理領域における導電体を保護する保護膜を形成する工程をさらに有し、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記被処理表面の非処理領域における導電体に前記微粒子が衝突することを防止する。
さらに好適には、前記被処理表面の非処理領域における前記導電体が銅である。
【００２０】
上記の本発明の荷電粒子による導電体の除去方法は、好適には、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記電圧および前記電極と前記導電体層間の電流をモニターして、前記被処理表面における前記導電体層の除去状態を監視する。
【００２１】
上記の本発明の荷電粒子による導電体の除去方法は、好適には、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記処理液の組成を均一化しながら行う。
さらに好適には、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記被処理基板を振動させることで前記処理液の組成を均一化しながら行う。
あるいはさらに好適には、前記電極と前記導電体層間に所定の電圧を印加する工程においては、前記処理液を撹拌することで前記処理液の組成を均一化しながら行う。
【００２２】
上記の本発明の荷電粒子による導電体の除去方法は、荷電している微粒子を含む処理液中に、少なくとも被処理表面にバリアメタル層などの導電体層の一部が露出している被処理基板を浸漬し、処理液中において被処理表面に対向するように電極を配置する。
次に、負に荷電している微粒子を用いる場合は、導電体層側が高電位となるように、正に荷電している微粒子を用いる場合は導電体層側が低電位となるように、電極と導電体層間に直流パルス電圧などの所定の電圧を印加することで、導電体層に微粒子を衝突させ、衝突エネルギーにより少なくとも導電体層の一部を除去する。
上記の処理液中にキレート剤を含有させて、被処理表面の非処理領域における銅などの導電体を陽極酸化により酸化し、上記キレート剤により保護することで、被処理表面の非処理領域における導電体に微粒子が衝突して除去されてしまうのを防止できる。
【００２３】
上記の本発明の荷電粒子による導電体の除去方法によれば、微粒子の衝突のより導電体層を除去することからＣＭＰ法のように高い圧力を印加することはないので、ディッシングやエロージョンなどの不利益が生じることなくバリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低い低誘電率材料も適用可能である。
【００２４】
また、上記の目的を達成するため、本発明の荷電粒子による導電体の除去装置は、少なくとも被処理表面に導電体層の一部が露出している被処理基板の少なくとも前記導電体層の一部を除去する装置であって、荷電している微粒子を含み、前記被処理基板を浸漬して処理する処理液浴と、前記処理液中において前記被処理表面に対向するように配置される電極と、前記電極と前記導電体層間に所定の電圧を印加する電圧印加手段とを有し、前記電極と前記導電体層間に所定の電圧を印加することで前記導電体層に前記微粒子を衝突させ、衝突エネルギーにより少なくとも前記導電体層の一部を除去する。
【００２５】
上記の本発明の荷電粒子による導電体の除去装置は、好適には、前記電圧印加手段が、前記電極と前記導電体層間に所定の直流パルス電圧を印加する。
また、好適には、前記荷電している微粒子が負に荷電している微粒子であり、前記電圧印加手段が、前記導電体層側が高電位となるように前記電圧を印加する。
あるいは好適には、前記荷電している微粒子が正に荷電している微粒子であり、前記電圧印加手段が、前記導電体層側が低電位となるように前記電圧を印加する。
【００２６】
上記の本発明の荷電粒子による導電体の除去装置は、好適には、前記微粒子が衝突して、衝突エネルギーにより除去される前記導電体層が、バリアメタル層である。
【００２７】
上記の本発明の荷電粒子による導電体の除去装置は、好適には、前記処理液浴の処理液が、キレート剤を含有する。
さらに好適には、前記電圧印加手段が前記電極と前記導電体層間に所定の電圧を印加すると、前記被処理表面の非処理領域における導電体を陽極酸化により酸化し、前記キレート剤により保護することで、前記微粒子が衝突したときの除去を防止し、またさらに好適には、前記被処理表面の非処理領域における前記導電体が銅である。
【００２８】
上記の本発明の荷電粒子による導電体の除去装置は、好適には、前記電圧および前記電極と前記導電体層間の電流をモニターする監視手段をさらに有し、前記電極と前記導電体層間に所定の電圧を印加するときに前記電圧および前記電極と前記導電体層間の電流をモニターして、前記被処理表面における前記導電体層の除去状態を監視する。
【００２９】
上記の本発明の荷電粒子による導電体の除去装置は、好適には、前記処理液の組成の均一化手段をさらに有する。
さらに好適には、前記処理液の組成の均一化手段として、前記被処理基板を振動させる手段を有する。
あるいはさらに好適には、前記処理液の組成の均一化手段として、前記処理液を撹拌する手段を有する。
【００３０】
上記の本発明の荷電粒子による導電体の除去装置は、少なくとも被処理表面に導電体層の一部が露出している被処理基板の少なくとも導電体層の一部を除去する装置であって、荷電している微粒子を含み、被処理基板を浸漬して処理する処理液浴と、処理液中において被処理表面に対向するように配置される電極と、電極と前記導電体層間に所定の電圧を印加する電圧印加手段とを有する。
上記処理液中に被処理基板を浸漬し、処理液中において被処理表面に対向するように電極を配置し、負に荷電している微粒子を用いる場合は、導電体層側が高電位となるように、正に荷電している微粒子を用いる場合は導電体層側が低電位となるように、電極と導電体層間に直流パルス電圧などの所定の電圧を印加することで、導電体層に微粒子を衝突させ、衝突エネルギーにより少なくとも導電体層の一部を除去することができる。
上記の処理液中にキレート剤を含有させて、被処理表面の非処理領域における銅などの導電体を陽極酸化により酸化し、上記キレート剤により保護することで、被処理表面の非処理領域における導電体に微粒子が衝突して除去されてしまうのを防止できる。
【００３１】
上記の本発明の荷電粒子による導電体の除去装置によれば、微粒子の衝突により導電体層を除去することからＣＭＰ法のように高い圧力を印加することはないので、ディッシングやエロージョンなどの不利益が生じることなくバリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低い低誘電率材料も適用可能である。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３３】
第１実施形態
図１は、本実施形態に係る荷電粒子による導電体の除去装置の構成を示す模式図であり、図２は図１中のワークＷの構成を示す斜視図である。
本実施形態の荷電粒子による導電体の除去装置により処理される被処理基板４０を保持するワークＷは、例えば以下のように構成されている。
被処理基板４０の被処理表面４０ａ上に基板保持電極板４１が配置され、基板保持電極板４１上に配置されるリング状の電極保持治具４２と、被処理基板４０下部に配置される留め具４３により挟まれて固定される。
基板保持電極板４１には留め具用貫通孔４１ａが形成されている。留め具４３は留め具用貫通孔４１ａを貫通して、電極保持治具４２に形成されたネジ孔などの固定孔に固定されて、被処理基板４０の外周端部を保持する。
【００３４】
基板保持電極板４１には被処理表面４０ａ相当の開口部４１ｂが形成されており、該開口部４１ｂから被処理表面４０ａが露出するように、被処理表面４０ａの外周部と基板保持電極板４１の開口部４１ｂの縁が所定の幅で均等に重なるようにして位置決めして固定される。
また、リング状の電極保持治具４２には段差形状４２ａが形成されており、段差形状４２ａ部分に円盤状電極板４４が嵌込されて、被処理表面４０ａと対向するように固定される。ここで、電極保持治具４２の段差形状４２ａの高さと基板保持電極板４１の厚さの和が、被処理表面４０ａと円盤状電極板４４との離間処理ｄとなり、例えば４〜５ｍｍ程度であって、被処理表面４０ａ面内で均一になるように保持されている。
さらに、リング状の電極保持治具４２には切欠部４２ｂが形成されている。
以上のようにして、被処理基板４０を保持するワークＷが構成されている。
【００３５】
上記のワークＷは、処理液浴４５内にはられた処理液４６中に浸漬される。
処理液４６は、電解液中に、正または負に荷電した微粒子を分散させたものである。
電解液としては、例えばキナルジン酸、クエン酸、シュウ酸、あるいはグリシンなどを水に溶解させて用いることができ、これらの化合物は銅などのキレート剤として機能する。
荷電した微粒子としては、例えば、SiO2（コロイダルシリカ）、ZrO 、CeO2、MnO 、Al2O3 などを用いることができる。
処理液には、さらに、その他の添加剤を含有させてもよい。
上記のワークＷが処理液４６中に浸漬されると、電極保持治具４２の切欠部４２ｂ部分から被処理基板４０と円盤状電極４４電極の間隙部に処理液４６が侵入する。
【００３６】
上記のワークＷの基板保持電極板４１と円盤状電極４４の間に、電源４７により所定の電圧が印加される。例えば、荷電した微粒子として負に荷電した微粒子を用いる場合には、基板保持電極板４１側が正、円盤状電極４４側が負となるように印加される。基板保持電極板４１と被処理基板４０の被処理表面４０ａは、被処理表面４０ａの外周部と基板保持電極板４１の開口部４１ｂの縁が所定の幅で均等に重られ、被処理表面４０ａの導電層（不図示）と基板保持電極板４１とが電気的に接続しているので、被処理表面４０ａの導電層側が正、円盤状電極４４側が負となるように印加されることになる。
印加される電圧は、例えば５ｍ秒毎にＨｉｇｈ（高）電圧とＬｏｗ（低）電圧を繰り返す矩形形状の直流パルス電圧とする。
【００３７】
また、例えば処理液浴４５に固定された固定具４８に基板保持電極板４１を固定することで、上記のワークＷを処理液中に浸漬した状態で固定することができる。
ここで、固定具４８は、例えば不図示のパルスジェネレータやアンプなどに接続して、ワークＷに水平方向Ｖの振動を与える機構を構成することができ、この振動により処理液組成を均一化せしめることができる。
あるいは、その他の処理液撹拌機構（不図示）を有して、処理液組成を均一化してもよい。
【００３８】
次に、上記の本実施形態の荷電粒子による導電体の除去装置により、デュアルダマシンプロセスなどに採用できる、基板に形成された導電層であるバリアメタル層を除去する方法（メカニズム）について説明する。
図３（ａ）は、本実施形態の荷電粒子による導電体の除去装置により処理される基板の断面図である。
トランジスタなどにおける不純物拡散領域や配線などが形成されたシリコン半導体基板１０上に、酸化シリコンあるいは酸化シリコンと窒化シリコンの積層体からなる層間絶縁膜２０が形成されており、配線用溝Ｇと、当該溝底部において上記不純物拡散領域あるいは配線などに達するコンタクトホールＣＨが形成されている。
コンタクトホールＣＨ内壁および配線用溝Ｇ内壁を被覆して絶縁膜２０の上層に全面に、例えばＴａなどからなるバリアメタル層３０が形成されている。
さらに、コンタクトホールＣＨおよび配線用溝Ｇを埋め込んで、例えば銅からなる配線用層３２が形成されている。
配線用溝の外部（層間絶縁膜２０の上層）に形成された配線用層３２は所定の手段により除去されている状態を想定する。
【００３９】
上記の基板を本実施形態の荷電粒子による導電体の除去装置により処理する場合には、図３（ｂ）に示すように、バリアメタル層３０が露出した表面に円盤状電極４４を対向させて上記のようにワークを構成し、処理液中に浸漬する。
次に、バリアメタル層３０と配線用層３２からなる導電層側が正、円盤状電極４４側が負となる直流パルス電圧（例えば３０〜４０Ｖ、電流２．２Ａ、半導体素子の耐圧によっては例えば１０〜２０Ｖ程度とする）を印加する。
このとき、陽極酸化により、下記化学式（１）に従って、銅からなる配線用層３２の表層部分が酸化される。
さらに、酸化された銅は直ちに、下記化学式（２）に従って水和される。
【００４０】
【化１】
0004366815.tif 000002
【００４１】
このとき、処理液中にキナルジン酸やグリシンなどのキレート剤が含有されているので、銅の水和物が速やかにキレート化される。
例えば、キナルジン酸が含有されている場合には、下記化学式（３）に示すように、銅１当量に対してキナルジン酸２当量がキレート結合し、４配位の不溶性キレートを形成する。
また、例えば、グリシンが含有されている場合には、下記化学式（４）に示すように、銅１当量に対してグリシン２当量がキレート結合し、４配位の水溶性キレートを形成する。
【００４２】
【化２】
0004366815.tif 000003
【００４３】
上記のように銅からなる配線用層３２の表層部分がキレート化して、ミセル化し、配線用層３２の表層に脆弱な被膜３３が形成される。
一方で、導電層側が正、円盤状電極４４側が負となる直流パルス電圧を印加すると、発生する電界勾配により、コロイダルシリカなどの負に荷電した微粒子４９が加速されて、被処理表面に衝突し、この衝突エネルギーにより表面に露出しているバリアメタル層３０が除去されていく。
【００４４】
図４は、図３（ｂ）のバリアメタル層３０、配線用層３２および脆弱な被膜３３近傍部分を拡大した模式図である。以下においては、配線用層を銅、バリアメタル層をタンタルとする場合について説明する。
上記のように、配線用層３２の表層部分は陽極酸化により酸化物（酸化銅）３２ａが形成される。酸化銅の銅に対する容積比率は１．６５（Cu2O）あるいは１．７２（CuO ）であり、酸化銅は比較的緻密な被膜を形成する。水酸化銅（Cu(OH)2 ）が形成されると、その容積比率は４．０程度であり、多孔質状の被膜となる。
上記の酸化物（酸化銅）３２ａはキレート剤Ｃと反応してキレート錯体３３ａを形成する。不溶性キレートの場合、その場に堆積して脆弱な被膜３３となる。
一方で、バリアメタル層３０の表層部分もまた、陽極酸化により酸化物（酸化タンタル：Ta2O5 ）３０ａが形成される。酸化タンタルのタンタルに対する容積比率は２．５と、１よりも著しく大きな値となっている。酸化タンタルは酸化銅のようにキレート化しないので、バリアメタル層表面に脆弱で亀裂が入りやすい被膜を形成する。
【００４５】
一般に、陽極酸化により、金属表層に形成される金属酸化物は、その容積比率（金属単体に対する金属酸化物の容積の比率）が１．５程度のとき、金属表面を最も緻密に被覆することができる。
容積比率が１よりも小さい場合には、覆いし尽くすことができないので保護性に欠ける。逆に、著しく大きい場合（例えばタンタルの２．５程度）の場合には、脆弱で亀裂が入りやすい被膜となる。
【００４６】
上記のバリアメタル層の表層に形成された酸化タンタルは脆弱であり、負に荷電した微粒子４９に衝突されると、その衝突エネルギーにより容易に遊離して、遊離した酸化物３０ｂとして除去される。
一方で、配線用層３２の表層部分においては、堆積したキレートからなる脆弱な被膜３３が、微粒子４９の衝突による衝突エネルギーを吸収してしまうため、配線用層３２は保護されることとなり、配線用層３２の除去は深行しないですむ。
酸化シリコンなどの絶縁膜２０表面には、実質的に微粒子４９は衝突しないので、絶縁膜２０が除去されることはない。
【００４７】
上記において印加する電圧が直流パルス電圧であることから、一度衝突して基板表面に付着した微粒子が電圧Ｌｏｗ時に基板表面から離れて、電圧Ｈｉｇｈ時に再び衝突して導電膜の除去に寄与することができる。
上記の直流パルス電圧としては、使用する荷電微粒子の質量、電荷、あるいは処理液中の密度、さらには被処理表面４０ａと円盤状電極板４４との離間処理ｄにより、最も効率的にバリアメタル層を除去することができる電圧およびパルス幅を選択することができる。
被処理表面４０ａと円盤状電極板４４との離間処理ｄが小さすぎると、前述の処理液の均一化の機能が十分に機能しないので、離間処理ｄは所定の値以上を取ることが好ましく、上記の電圧の条件と合わせて設定することが好ましい。
【００４８】
上記のように表面に露出しているバリアメタル層３０を除去し、さらに被処理基板を加振する、あるいは被処理表面をワイピングするなどの方法により、配線用層３２の表層部分に形成された脆弱な被膜３３を除去することで、配線用溝Ｇ内に埋め込まれた配線３２ａおよびコンタクトホールＣＨ内に埋め込まれたコンタクトプラグ３２ｂとを一体に形成することができる。
【００４９】
上記の荷電粒子による導電体の除去処理においては、被処理表面４０ａと円盤状電極板４４の間に印加される電圧と、被処理表面４０ａと円盤状電極板４４の間の電流をモニターすることで、被処理表面におけるバリアメタル層の除去状態を監視することができる。
【００５０】
上記の荷電粒子による導電体の除去処理においては、被処理基板を振動させることで、あるいはその他の処理液撹拌機構により、処理液組成を均一化せしめることができる。
但し、過度の振動は、上記処理中において配線用層３２の表層を保護している脆弱な被膜３３を剥がしてしまうことになるので、振動の強度は脆弱な被膜３３が剥がれない程度に抑える必要がある。
あるいは、上記処理中において配線用層３２の表層を保護する膜として、フォトリソグラフィー工程によりレジスト膜をパターン形成してもよい。この場合には、処理液組成を均一化させる振動の強度に制限はない。
【００５１】
上記の本実施形態に係る荷電粒子による導電体の除去方法および装置によれば、微粒子の衝突により導電体層を除去することからＣＭＰ法のように高い圧力を印加することはないので、ディッシングやエロージョンなどの不利益が生じることなくバリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低い低誘電率材料も適用可能である。
また、荷電粒子による導電体の除去装置としては、装置構成が簡便あるので小型化を容易に実現でき、メンテナンスも容易で、稼働率を向上させることができる。
【００５２】
第２実施形態
本実施形態は、デュアルダマシンプロセスにおいて、第１実施形態に係る荷電粒子による導電体の除去装置を用いてバリアメタル層の除去を行い、導電体層の平坦化を行う半導体装置の製造方法である。
【００５３】
まず、図８（ａ）に示すように、たとえば、図示しない不純物拡散領域あるいは配線などが適宜形成されているシリコン半導体などからなる基板１０上に、例えば、ＴＥＯＳ（tetraorthomethylsilicate）などを原料として減圧ＣＶＤ（Chemical Vapor Deposition ）法あるいはその他のＣＶＤ法などにより酸化シリコンを堆積させ、あるいは酸化シリコンと窒化シリコンを不図示の積層構造となるように積層させ、絶縁膜２０を形成する。また、ポリイミドなどの有機系の絶縁膜やポーラスシリカ（キセロゲル）などのゲル状絶縁膜などを絶縁膜の一部あるいは全部として用いることも可能である。
【００５４】
次に、図８（ｂ）に示すように、フォトリソグラフィー工程により不図示のレジスト膜をパターン形成し、さらにＲＩＥ（反応性イオンエッチング）などのエッチングを施して、所定パターンの配線用溝Ｇと、当該溝底部において上記不純物拡散領域あるいは配線などに達するコンタクトホールＣＨを形成する。
【００５５】
次に、図８（ｃ）に示すように、例えばスパッタリング法あるいは他のＰＶＤ（Physical Vapor Deposition ）法などにより、コンタクトホールＣＨ内壁および配線用溝Ｇ内壁を被覆し、絶縁膜２０の上層に、全面に、例えば、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮなどの材料を堆積させ、バリアメタル層３０を形成する。
バリヤメタル膜３０は、銅などの配線を構成する材料が絶縁膜２０中に拡散するのを防止するために設けられる。特に銅は酸化シリコンへの拡散係数が大きいため、配線を銅で形成し、絶縁膜を酸化シリコンにより形成する場合には必須となる。
【００５６】
次に、図９（ａ）に示すように、例えばスパッタリング法により、バリヤメタル膜３０の上層に、銅を所定の膜厚で堆積させ、シード膜３１を形成する。
【００５７】
次に、図９（ｂ）に示すように、例えばメッキ法、スパッタリング法あるいはＣＶＤ（Chemical Vapor Deposition ）法などにより、コンタクトホールＣＨおよび配線用溝Ｇを埋め込んで、上記シード層３１を成長させるように全面に銅を堆積させ、配線用層３２を形成する。
【００５８】
次に、図９（ｃ）に示すように、絶縁膜２０の上層に形成された配線用層３２およびバリヤメタル膜３０を除去し、平坦化する。
これによって、配線用溝Ｇ内に埋め込まれた配線３２ａおよびコンタクトホールＣＨ内に埋め込まれたコンタクトプラグ３２ｂとが一体に形成される。
【００５９】
ここで、上記の絶縁膜２０の上層に形成された配線用層３２およびバリヤメタル膜３０を除去し、平坦化する工程を詳細に説明する。
図５（ａ）は、図９（ｂ）に示す配線用層３２形成後の被処理基板を第１実施形態に示す荷電粒子による導電体の除去装置に適用した状態の断面図である。
トランジスタなどにおける不純物拡散領域や配線などが形成されたシリコン半導体基板１０上に、酸化シリコンあるいは酸化シリコンと窒化シリコンの積層体からなる層間絶縁膜２０が形成されており、配線用溝Ｇと、当該溝底部において上記不純物拡散領域あるいは配線などに達するコンタクトホールＣＨが形成されている。
コンタクトホールＣＨ内壁および配線用溝Ｇ内壁を被覆して絶縁膜２０の上層に全面に、例えばＴａなどからなるバリアメタル層３０が形成されている。
さらに、コンタクトホールＣＨおよび配線用溝Ｇを埋め込んで、例えば銅からなる配線用層３２が形成されている。
上記の被処理基板の配線用層３２が形成された表面に円盤状電極（不図示）を対向させて第１実施形態のようにワークを構成し、処理液中に浸漬する。
次に、バリアメタル層３０と配線用層３２からなる導電層側が正、円盤状電極４４側が負となる直流パルス電圧（例えば３０〜４０Ｖ、電流２．２Ａ、半導体素子の耐圧によっては例えば１０〜２０Ｖ程度とする）を印加する。
【００６０】
上記の電圧印加により、図５（ｂ）に示すように、陽極酸化により、銅からなる配線用層３２の表層部分が酸化され、さらに、キナルジン酸やグリシンなどのキレート剤Ｃと速やかにキレート結合し、ミセル化して、配線用層３２の表層に脆弱な被膜３３が形成される。
上記の脆弱な被膜３３は、被処理基板に適度な振動が与えられると、あるいは被処理表面のワイピングなどにより、容易にキレート錯体３３ａとして遊離し、剥離される。
上記のように脆弱な被膜３３が剥離した表面は、電気抵抗が小さいために電荷が集中して、優先的にキレート化していく。このとき、銅からなる配線用層３２の凸部からキレート錯体３３ａが遊離していくので、キレート化とキレート錯体の遊離を繰り返すことで、徐々に配線用層３２の表面が平坦化されていく。
【００６１】
さらにキレート化およびキレート錯体の遊離を繰り返すと、図５（ｃ）に示すようにバリアメタル層３０が露出するが、この領域では電気抵抗が高くなるので、より電気抵抗の低い配線用層３２の表面に電界が集中する。従って、バリアメタル層３０が露出した領域の銅の除去速度は低下し、バルクの銅部分のキレート化が促進される。
このため、上記の方法では、銅の成膜時の不均一性を一度キャンセルすることができる。
【００６２】
次に、図６（ａ）に示すように、上記と同様のキレート化反応により、配線用層３２の表層部分がキレート化して、ミセル化し、配線用層３２の表層に脆弱な被膜３３を形成する。
この脆弱な被膜３３は、微粒子４９の衝突による衝突エネルギーから配線用層３２の表層を保護するために、振動やワイピングなどにより剥離しない。
図面上、図５（ｃ）で一度全ての脆弱な被膜３３を除去する段階を経ているが、必ずしもこの段階は必要ではなく、図５（ｂ）に示す状態から連続的に図６（ａ）に示す状態に処理を進めてもよい。
【００６３】
ここで、上記のように、導電層側が正、円盤状電極４４側が負となる直流パルス電圧を印加することにより、図６（ｂ）に示すように、発生する電界勾配により、コロイダルシリカなどの負に荷電した微粒子４９が加速されて、被処理表面に衝突し、衝突エネルギーにより表面に露出しているバリアメタル層３０が除去されていく。
配線用層３２の表層部分においては、脆弱な被膜３３により微粒子４９の衝突による衝突エネルギーから保護されて、配線用層３２が除去されるのを防止することができる。
酸化シリコンなどの絶縁膜２０表面には、実質的に微粒子４９は衝突しないので、絶縁膜２０が除去されることはない。
【００６４】
上記の表面に露出しているバリアメタル層３０が除去された結果、図７（ａ）に示す状態となり、この後、さらに被処理基板を加振する、あるいは被処理表面をワイピングするなどの方法により、図７（ｂ）に示すように、配線用層３２の表層部分に形成された脆弱な被膜３３を除去することで、配線用溝Ｇ内に埋め込まれた配線３２ａおよびコンタクトホールＣＨ内に埋め込まれたコンタクトプラグ３０ｂとを一体に形成することができる。
【００６５】
上記において印加する電圧が直流パルス電圧であることから、一度衝突して基板表面に付着した微粒子が電圧Ｌｏｗ時に基板表面から離れて、電圧Ｈｉｇｈ時に再び衝突して導電膜の除去に寄与することができる。
上記の直流パルス電圧としては、使用する荷電微粒子の質量、電荷、あるいは処理液中の密度、さらには被処理表面４０ａと円盤状電極板４４との離間処理ｄにより、最も効率的にバリアメタル層を除去することができる電圧およびパルス幅を選択することができる。
【００６６】
上記の荷電粒子による導電体の除去処理においては、被処理表面４０ａと円盤状電極板４４の間に印加される電圧と、被処理表面４０ａと円盤状電極板４４の間の電流をモニターすることで、被処理表面におけるバリアメタル層の除去状態を監視することができる。
【００６７】
上記の荷電粒子による導電体の除去処理においては、被処理基板を振動させることで、あるいはその他の処理液撹拌機構により、処理液組成を均一化せしめることができる。
但し、過度の振動は、上記処理中において配線用層３２の表層を保護している脆弱な被膜３３を剥がしてしまうことになるので、振動の強度は脆弱な被膜３３が剥がれない程度に抑える必要がある。
あるいは、上記処理中において配線用層３２の表層を保護する膜として、フォトリソグラフィー工程によりレジスト膜をパターン形成してもよい。この場合には、処理液組成を均一化させる振動の強度に制限はない。
【００６８】
本実施形態においては、上記のデュアルダマシンプロセスによるコンタクト接続と配線形成を上記の配線３２ａ上で繰り返し行うことにより、多層配線を形成することができる。
【００６９】
上記においては、荷電粒子として負に荷電している微粒子を用いる場合について説明しているが、正に荷電した微粒子を用いることも可能であり、この場合には、導電層側が負、円盤状電極側が正となる直流パルス電圧を印加することで、上記と同様に正に荷電した微粒子が導電層の被処理表面に衝突し、衝突エネルギーにより表面に露出しているバリアメタル層を除去することができる。
【００７０】
上記の本実施形態に係る荷電粒子による導電体の除去方法によれば、微粒子の衝突により導電体層を除去することからＣＭＰ法のように高い圧力を印加することはないので、ディッシングやエロージョンなどの不利益が生じることなくバリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低い低誘電率材料も適用可能である。
【００７１】
（実施例）
上記の第１実施形態における荷電粒子による導電体の除去装置において、処理液として、コロイダルシリカを５重量％含有するグリシン水溶液（２リットル、２３℃）を用いた。
【００７２】
被処理基板としては、直径８インチのシリコンウェーハに、ＴＥＯＳを原料にしたプラズマＣＶＤ法により１２００ｎｍの膜厚の酸化シリコンを形成し、０．２５μｍ〜１００μｍの配線用溝をパターン形成した。さらにＰＶＤ法によりＴａからなるバリアメタル層を２５ｎｍの膜厚で形成し、さらにＰＶＤ法により銅シード層を１５０ｎｍの膜厚で形成し、メッキ処理により１４５０ｎｍの銅膜を全面に形成した。
【００７３】
厚さ１ｍｍ、直径２００ｍｍの無酸素銅からなる電極を上記被処理基板に対して被処理表面から４ｍｍ離間させて対向させ、被処理基板と、無酸素銅からなる電極に、被処理基板側が正となるように、５ｍ秒毎にＨｉｇｈ（高）電圧とＬｏｗ（低）電圧を繰り返す矩形形状の直流パルス電圧（電圧０〜１００Ｖ、電流２．２Ａ）を印加した。
さらに必要に応じて被処理基板を２００ｋＨｚの周波数で振動させた。
【００７４】
上記の処理の結果、Ｔａからなるバリアメタル層を１０ｎｍ／分の速度（ウェーハ全面での平均値）で除去することができ、Ｔａの露出部分の除去が完了した時点で、電流値はほぼ０Ａ、電圧は１５０Ｖに変化した。
【００７５】
本発明は、上記の実施形態に限定されない。
例えば、荷電粒子は、コロイダルシリカの他、様々な微粒子を用いることができる。
また、被処理基板と円盤状電極間に印加される電圧を低下させるために、処理液中に、硫酸銅などの電解質を添加することができる。
本発明は、除去する導電膜の下地の絶縁膜としては、従来のＴＥＯＳを原料とする酸化シリコンなどから、ポリイミドなどの有機系の絶縁膜やポーラスシリカ（キセロゲル）などのゲル状絶縁膜などを一部あるいは全部として用いた絶縁膜まで適用可能である。
その他、本発明の要旨を逸脱しない変移で種々の変更を行うことができる。
【００７６】
【発明の効果】
本発明の荷電粒子による導電体の除去方法によれば、微粒子の衝突により導電体層を除去することからＣＭＰ法のように高い圧力を印加することはないので、ディッシングやエロージョンなどの不利益が生じることなくバリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低い低誘電率材料も適用可能である。
【００７７】
本発明の荷電粒子による導電体の除去装置によれば、本発明の荷電粒子による導電体の除去方法を容易に実施可能で、微粒子の衝突により導電体層を除去することからＣＭＰ法のように高い圧力を印加することはないので、ディッシングやエロージョンなどの不利益が生じることなくバリアメタル層などの導電体層を除去して平坦化加工などをすることができ、導電体下層の絶縁膜に高い圧力を印加しないので該絶縁膜材料として機械的強度がＴＥＯＳなどを原料にした酸化シリコンよりも低い低誘電率材料も適用可能である。
また、装置構成が簡便であるので小型化を容易に実現でき、メンテナンスも容易で、稼働率を向上させることができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係る荷電粒子による導電体の除去装置の構成を示す模式図である。
【図２】図２は、図１中のワークＷの構成を示す斜視図である。
【図３】図３は、荷電粒子による導電体の除去方法（メカニズム）を説明する模式的断面図であり、（ａ）は処理される基板を示し、（ｂ）は導電体の除去のメカニズムを示す。
【図４】図４は、荷電粒子による導電体の除去方法（メカニズム）を詳細に説明する模式図である。
【図５】図５は、本発明の第２実施形態に係るデュアルダマシンプロセスの導電体の除去平坦化工程を示す断面図であり、（ａ）は配線用層の形成工程まで、（ｂ）は配線用層の表層のキレート化工程まで、（ｃ）はバリアメタル層が露出するまで配線用層を除去した工程までを示す。
【図６】図６は、図５の続きの工程であり、（ａ）は配線用層の表層のキレート化工程まで、（ｂ）はバリアメタル層の除去工程までを示す。
【図７】図７は、図６の続きの工程であり、（ａ）は露出しているバリアメタル層の除去が終了した段階まで、（ｂ）は脆弱な被膜の除去工程までを示す。
【図８】図８は、本発明および従来例に係るデュアルダマシンプロセスによる配線およびコンタクトを形成する方法の工程を示す断面図であり、（ａ）は絶縁膜を形成する工程まで、（ｂ）は配線用溝およびコンタクトホールを形成す工程まで、（ｃ）はバリアメタル層を形成する工程までを示す。
【図９】図９は、図８の続きの工程であり、（ａ）は銅シード層を形成する工程まで、（ｂ）は配線用層を形成する工程まで、（ｃ）は配線用溝外部の配線用層およびバリアメタル層を除去する工程までを示す。
【図１０】図１０は、従来例における問題点を示す断面図であり、（ａ）はディッシングを、（ｂ）はエロージョンを示す。
【符号の説明】
１０…シリコン半導体基板、２０…絶縁膜、３０…バリアメタル層、３０ａ…酸化物（酸化タンタル）、３０ｂ…遊離した酸化物、３１…シード層、３２…配線用層、３２ａ…配線、３２ｂ…コンタクトプラグ、３３…脆弱な被膜、３３ａ…キレート錯体、４０…被処理基板、４０ａ…被処理表面、４１…基板保持電極板、４１ａ…留め具用貫通孔、４１ｂ…開口部、４２…電極保持治具、４２ａ…段差形状、４２ｂ…切欠部、４３…留め具、４４…円盤状電極板、４５…処理液浴、４６…処理液、４７…電源、４８…固定具、４９…荷電している微粒子、Ｃ…キレート剤、ＣＨ…コンタクトホール、Ｇ…配線用溝、Ｗ…ワーク。
【図１】
0004366815.tif 000004
【図２】
0004366815.tif 000005
【図３】
0004366815.tif 000006
【図４】
0004366815.tif 000007
【図５】
0004366815.tif 000008
【図６】
0004366815.tif 000009
【図７】
0004366815.tif 000010
【図８】
0004366815.tif 000011
【図９】
0004366815.tif 000012
【図１０】
0004366815.tif 000013