(57)【特許請求の範囲】
【請求項１】
入力信号の大部分が低電圧レベルであり、滅多に生じないピーク値を有する波高率の高い時間的に変化する入力信号の実効値を測定する実効値測定方法において、
前記入力信号の大部分を占める低電圧レベルの上限に応じた所定電圧Ｖpreを決定するステップと、
前記所定電圧Ｖpre未満の入力信号を予め定めた第１ゲインファクタで増幅するステップと、
前記所定電圧Ｖpre以上の入力信号を前記第１ゲインファクタより小さい第２ゲインファクタで増幅するステップと、
前記第１及び第２ゲインファクタで増幅された前記入力信号を前記第１及び第２ゲインファクタのゲイン差に応じて補償するステップと、
該補償ステップで補償された信号を実効値変換するステップと
を備えることを特徴とする実効値測定方法。
【請求項２】
前記第１及び第２ゲインファクタで増幅された入力信号レベルをデジタル値に変換する変換ステップを更に備えることを特徴とする請求項１に記載の実効値測定方法。
【請求項３】
前記測定値をディスプレイに供給して前記入力信号の測定された実効値を表示するステップを更に備えることを特徴とする請求項１又は２に記載の実効値測定方法。
【請求項４】
大部分が低電圧レベルであり、滅多に生じないピーク電圧レベルを含む時間的に変化する波高率の高い入力信号の実効値測定装置において、
前記入力信号の前記低電圧レベルの上限に対応する所定電圧Ｖpre未満の入力信号レベルを第１ゲインファクタで増幅すると共に前記所定電圧Ｖpre以上の入力信号のピーク電圧レベルを前記第１ゲインファクタより小さい第２ゲインファクタで増幅する増幅回路と、
該増幅回路により前記第１及び第２ゲインファクタで増幅された前記入力信号部分を前記第１及び第２ゲインファクタの差に応じて補償する補償回路と、
該補償回路で補償された信号レベルを実効値に変換する実効値変換器と
を備えることを特徴とする実効値測定装置。
【請求項５】
前記増幅回路により第１及び第２ゲインファクタで増幅されたアナログ信号レベルをデジタル信号に変換するアナログデジタル変換器を更に備えることを特徴とする請求項４に記載の実効値測定装置。
【請求項６】
前記実効値変換器で変換された前記入力信号の実効値が供給され、入力信号の実効値を表示するディスプレイを更に備えることを特徴とする請求項４又は５に記載の実効値測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、時間的に変化する非直流入力信号の実効値（ＲＭＳ）を測定する方法及び装置に関する。
【０００２】
【従来の技術】
電気信号の電圧を測定する際に、電圧が時間的に急速に変化する場合であっても、電圧値を１つの数値で表わすのが有効である。一般的な測定の１つは、ピーク（尖頭）値であり、これは信号の最大振幅値を表わす。例えば、正弦波信号の場合には、ピーク値は、正弦波の最大値及び最小値間の電圧差の１／２（半分）である。
【０００３】
また、時として、時間的に変化する電圧を直流（ＤＣ）電圧と等価である、ある種の平均値で表わすのが有効である。その理由は、等価直流が電圧を抵抗に印加した場合に発生するエネルギー損失及び発熱を決定するからである。一定時間にわたる電圧の単純な数学的平均値は、一般に有用ではない。その理由は、例えば正及び負の値間で正弦波状に変化する（ＡＣ）信号は、時間的に平均すると略０となる為である。そこで、時間的に変化する電圧を表わすより有効な値は、実効値（ＲＭＳ）、即ち一定時間にわたる瞬時値の２乗の和の平方根の平均値である。ここで、信号電圧の実効値とピーク値との比は、「波高率」（ｃrest factor）と称されることは当業者に周知のとおりである。
【０００４】
時間的に変化する入力信号の実効値を決定するシステムは実効値変換器（コンバータ）と称され、その一般的な形式は、本願特許出願人に譲渡された米国特許第４，３８９，７０８号に開示されている対数―反対数実効値変換器である。
【０００５】
電気計測器は、典型的にある有限の範囲内で正確であるが、その理由の１つは、計測器に使用する回路部品（コンポーネント）は、ある有限範囲のみで線形である為である。従って、波高率の高い、即ち実効値よりも十分に大きいピーク値を有する信号の測定は困難である。大きいピーク値の不正確な測定が計算した実効値の精度に悪影響を及ぼす為である。
【０００６】
波高率の限界を拡げる為のアナログ利得補正方法が知られているが、斯かる方法はアナログ実効値変換器の前端で利得を切替える必要がある。この利得切替えは、セトリングタイム、オーバーシュート及び低電圧での精度の問題を生じる。範囲と測定装置（デバイス）の精度の両方を拡げるには、一層複雑且つ高価な部品及び回路が必要となる。
【０００７】
他の方法として、一方は高入力電圧を処理し、他方は低入力電圧を処理する２個の実効値変換器を使用する。そして、両実効値変換器の出力は、適当なスケーリングを有するアナログ加算器で合成される。しかし、２個の実効値変換器を使用すると、装置が高価且つ大型化する。
【０００８】
【発明が解決しようとする課題】
波高率制限の問題は、実効値を決定する前に入力信号をデジタル値に変換する実効値変換器の場合に特に顕著となる。大きいピーク値をデジタル的に処理し、アナログ信号からデジタル値に変換する為に必要な付加能力は、高価であり且つ殆んど使用されない。その理由は、大部分の信号は、最大予想ピーク値より十分低い為である。
【０００９】
従って、本発明の目的は、波高率の高い時間的に変化する信号を実効値に容易且つ正確に変換可能な実効値測定方法及び装置を提供することである。
【００１０】
本発明の他の目的は、ダイナミックレンジの比較的狭い部品が使用可能な実効値測定方法及び装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の実効値測定方法及び装置は、大部分が低電圧レベルであり、滅多に生じないピークレベルを有する波高率の高い入力信号の実効値を測定する実効値測定方法及び装置であって、次のような特徴的な構成を採用している。
【００１２】
本発明の実効値測定方法は、入力信号の大部分が低電圧レベルであり、滅多に生じないピーク値を有する波高率の高い時間的に変化する入力信号の実効値を測定する実効値測定方法において、入力信号の大部分を占める低電圧レベルの上限に応じた所定電圧Ｖpreを決定するステップと、所定電圧Ｖpre未満の入力信号を予め定めた第１ゲインファクタで増幅するステップと、所定電圧Ｖpre以上の入力信号を前記第１ゲインファクタより小さい第２ゲインファクタで増幅するステップと、第１及び第２ゲインファクタで増幅された入力信号を第１及び第２ゲインファクタのゲイン差に応じて補償するステップと、補償ステップで補償された信号を実効値変換するステップとを備える。
また、本発明の実施の形態によると、第１及び第２ゲインファクタで増幅された入力信号レベルをデジタル値に変換する変換ステップを更に備える。また、測定値をディスプレイに供給して入力信号の測定された実効値を表示するステップを更に備える。
【００１３】
本発明の実効値測定装置は、大部分が低電圧レベルであり、滅多に生じないピーク電圧レベルを含む時間的に変化する波高率の高い入力信号の実効値測定装置において、入力信号の低電圧レベルの上限に対応する所定電圧Ｖpre未満の入力信号レベルを第１ゲインファクタで増幅すると共に所定電圧Ｖpre以上の入力信号のピーク電圧レベルを第１ゲインファクタより小さい第２ゲインファクタで増幅する増幅回路と、該増幅回路により前記第１及び第２ゲインファクタで増幅された入力信号部分を第１及び第２ゲインファクタの差に応じて補償する補償回路と、補償回路で補償された信号レベルを実効値に変換する実効値変換器とを備える。
また、本発明の実施の形態によると、増幅回路により第１及び第２ゲインファクタで増幅されたアナログ信号レベルをデジタル信号に変換するアナログデジタル変換器を更に備える。また、実効値変換器で変換された入力信号の実効値が供給され、入力信号の実効値を表示するディスプレイを更に備える。
【００１４】
従って、本発明は、入力信号の大部分である低電圧レベルでの精度を維持しつつ、滅多に生じない波高率の高い信号のピーク値を扱うことができる。本発明により得られる波高率の高い実効値測定は、簡単且つ安価であり、ハンドヘルド型又は小型ベンチトップマルチメータ用に特に好適である。
【００１５】
本発明の要旨は、特許請求の範囲に特に記載されて請求されているが、その構成、作成及び効果並びに目的は、次の詳細説明を参照することにより十分理解できよう。
【００１６】
【発明の実施の形態】
以下、本発明の実効値測定方法及び装置の好適実施形態例の構成及び動作を添付図を参照して詳細に説明する。
【００１７】
本発明の実効値測定方法及び装置の好適実施形態例は、時間変化する電気信号の実効電圧値を決定するシステムを備える。図１は、入力信号を得る為に電圧源８にテストリード６ａ、６ｂを介して結合された本発明の実効値測定装置、即ち測定器（マルチメータ）４を示す。この測定器４は、種々の波形の入力信号を取扱うサービス、据付け及び保守用に使用するよう設計されている。当業者には明らかな如く、入力信号源は必ずしも電圧源である必要はなく、入力信号が適当なコンディショニングされている限り、例えば電流源等の他の信号源であってもよい。測定器４は、デジタルマルチメータ、オシロスコープ又は他の入力信号電圧を測定する測定器であってもよい。
【００１８】
次に、図２は、測定器４のブロック図であり、増幅回路１４、ADC１６，補償回路１８、実効値変換計算器２０及び表示部（ディスプレイ）２２を含んでいる。
【００１９】
図３は、本発明の実効値側定方法の好適実施形態例のステップを示すフローチャートである。ステップ３０は、増幅回路１４の入力に時間変化する電気信号を印加するステップである。ステップ３２は、増幅回路１４の伝達関数により時間的に変化する電気信号を増幅するステップである。このステップ３２内のステップ３２Ａ，３２Ｂ及び３２Ｃは、好適伝達関数に基づき時間変化電気信号の増幅され方を更に詳細に示す。
【００２０】
即ち、ステップ３２Ａでは、時間変化電気信号の電圧値を所定値Ｖpreと比較する。ステップ３２Ｂでは、信号電圧値がＶpre未満のとき、信号を第１ゲインファクタ（利得）Ｇ１で増幅する。ステップ３２Ｃでは、信号電圧がVpreより大きいとき、信号を第２ゲインファクタＧ２で増幅して振幅を定数Ｋ倍とする。
【００２１】
図４は、好適増幅回路１４の伝達関数３４を示す。所定電圧Ｖpre未満の振幅の入力電圧に対する伝達関数は増幅回路１４のゲインファクタＧ１に対応する傾斜ｍ１を有する。上述した所定電圧Ｖpreより大きい振幅の正入力電圧に対する伝達関数は第２増幅器ゲインＧ２に対応する傾斜ｍ２を有する。この傾斜を延長するとＹ（縦）軸と一定値Ｋで交差し、これはＶpreに傾斜の差（ｍ２−ｍ１）を掛けて計算される。このようにして選定された定数により、伝達関数は連続であり且つ逆関数を有することを保証する。即ち、増幅回路１４からの各出力値は、唯一の入力値に対応する。伝達関数は、正負電圧に対して対称であるので、負入力電圧の伝達関数のＹ軸との交差点はーＫである。
【００２２】
一実施形態例において、所定電圧Vpreは1.0Vであり、第１増幅器ゲインは1.0であり、第２増幅器ゲインは0.2であり、定数を計算すると0.8Vとなる。この例で、所定電圧1.0V未満の大きさである0.5Vの入力電圧に対し、増幅器出力電圧は0.5Vと第１増幅器ゲイン1.0との積である0.5V×1.0＝0.5Vの出力が得られる。もし入力電圧が上述した所定電圧1.0Vより大きい3.0Vの場合には、3.0Vと第２増幅器ゲイン0.2との積である3.0V×0.2＝0.6Vに定数0.8Vを加算した0.6Ｖ＋0.8Ｖ＝1.4Ｖの増幅器出力電圧となる。もし、入力電圧が所定電圧1.0Vと一致する場合には、1.0Ｖ×1.0又は1.0Ｖ×0.2＋0.8Ｖの、いずれの計算式によっても1.0Ｖの出力電圧である。
【００２３】
図３のステップ４０では、増幅回路１４の出力は、ADC１６によりデジタル信号に変換される。ADC１６は、増幅器回路１４からの出力をサンプリングし、それを微小サンプリング時間の間に増幅器出力の電圧値に対応するデジタル値に変換する。
【００２４】
ステップ５０では、補償回路１８を使用して増幅回路の伝達関数の逆関数により増幅回路の出力値を、測定中の時間変化信号の実際の値を正確に表わす値にデジタル的に変換する。このステップ５０を更に詳細に示す為にステップ50A、50B及び50Cがある。ステップ50Aは、入力信号がＶpre値より大きいか否かの決定（判断）を行う。もし、入力信号がＶpreより小さいと、ステップ50Bにてデジタル値を第１増幅器ゲインで除する。もし、入力信号がＶpreより大きいと、ステップ50Cにてデジタル値から定数を差引きその結果を第２増幅器ゲインで除する。
【００２５】
上述した例では、Ｖpreより小さい入力電圧値は、傾斜が1.0である伝達関数であるので、結果は不変である。従って補償回路１８は、単に1.0で除して、これらデジタル値には全く変化を生じさせない。Ｖpreよりも大きい時間変化する信号値に対しては、値は増幅回路１４により変更されていたので、補償回路１８は、この変更された値を時間変化信号の元の値にデジタル的に逆変換する。この例では、補償回路１８は、値から定数（0.8）を差引き、次に第２増幅器ゲイン（0.2）で割算する。
【００２６】
例えば、もしADCが増幅器出力のサンプリングインタバルに1.4Vのデジタル値をストア（保持）すると、実際の入力信号電圧値は(1.4V−0.8V)／0.2であり、3.0Vとなる。ステップ５８は、入力電圧値を用いて実効値を計算する。ステップ６０は、計算された実効値電圧を例えば表示部２２を介してユーザーに提供する。
【００２７】
測定できるピーク値は、ADC１６の入力レンジで制限される。しかし、本発明によると、ADC１６への入力電圧を低くすることにより、実効値の決定に使用できるピーク値を拡張する。上述の例では、ADC１６の最大入力電圧が2.0Vであると仮定すると。実際のピーク値が最大6.0VまでADC１６の最大入力電圧を超すことなく測定可能である。
【００２８】
図５は、上述した本発明の原理による理想回路図を示す。当業者には明らかな如く、図５の簡単回路自体では機能しないが、当業者が機能する回路を作ることができる原理を示す。増幅回路１４は、入力抵抗Rin及び反転入力端への帰還路を有する演算増幅器８０を含んでいる。
【００２９】
第１帰還路８２は、第１帰還抵抗Rf1を含んでいる。第２帰還路８４は、第２帰還抵抗Rf2と第１ブレークダランダイオード８６を含んでいる。第３帰還路８８は、第３帰還抵抗Rf3と第２ブレークダウンダイオード９０を含んでいる。これらブレークダウンダイオード８６、９０は、相互に反対方向に導通する。入力抵抗Rinに小さい正又は負の入力電圧Vinが印加されると、両ブレークダウンダイオード８６、９０共に非導通であるので、第１帰還路８２のみが電流を流す。従って、この場合の増幅器ゲインはーRf1／Rinである。次に、Vinが所定スレッシュホールド正電圧を超すと、第１ブレークダウンダイオード８６が導通を始めるので、この増幅器ゲインはーRf'/Rinである。ここで、Rf'は（Rf1×Rf2）／(Rf1＋Rf2)、即ちRf1とRf2との並列合成抵抗である。
【００３０】
同様に、入力電圧Vinが所定負電圧値を超すと、第２ブレークダウンダイオード９０の電圧は、それを導通させて、増幅器ゲインはーRf"／Rinとなる。ここで、Rf"は、（Rf1×Rf3）／（Rf1+Rf3）である。図４の伝達関数曲線３４の点９６、９８は、夫々第１及び第２ブレークダウンダイオード８６、９０が導通開始する点である。
【００３１】
図６は、本発明の原理を示す機能的且つ簡単な増幅回路１２０の回路図である。図７は、図６の増幅回路１２０の伝達関数を示す。当業者には明らかな如く、図６の回路は、特定用途の要件に応じて回路設計者により変更可能である。
【００３２】
増幅回路１２０は、負のブレークダウン点を制御する回路１２４と、正のブレークダウン点を制御する回路１２６を含んでいる。回路１２４は、出力端と反転入力端間にダイオード１３４を有する演算増幅器１３０を含んでいる。抵抗１３６、１３８及び１４０は、全て同一抵抗値R1を有し、これら抵抗１３６〜１４０の一端は演算増幅器１３０の加算点に接続される。抵抗１３６の他端は、ダイオード１４４を介して演算増幅器１３０の出力端に接続される。抵抗１３８の他端には、端子８から入力信号が印加される。また、抵抗１４０の他端は、電圧源-Vcと接地間に接続された可変抵抗１４６の摺動端子に接続される。可変抵抗１４６の摺動端子である抵抗１４０の他端電位は、図７に示す伝達関数１４８の負のブレークポイント（変曲点）１６４を決定する。
【００３３】
回路１２６は、演算増幅器１４９を含み、上述した回路１２４と類似する。しかし、電圧源が＋Vcでありダイオードの極性が反転している点で相違する。抵抗１５４、１５６、１５８は、抵抗値R1を有し、上述した回路１２４の抵抗136〜１４０と等しい。可変抵抗１６２は、伝達関数１４８の正ブレークポイント１６６を決定する。可変抵抗１６２を調整して所定ブレークポイントを得る代わりに、予定レンジ内の抵抗を有する固定抵抗を用いてもよい。固定抵抗付き回路の実際のブレークポイントを測定し、後でブレークポイントに関する計算に使用される為に記憶（保持）する。
【００３４】
回路１２０の出力は、第３演算増幅器１６８の出力端子から取出される。この演算増幅器１６８の加算点（反転入力端）には、その出力端子に接続された帰還抵抗RFが接続されている。また、入力信号電圧が印加される抵抗１６０も上述した加算点に接続されている。この抵抗１６０の抵抗値もＲ１である。
【００３５】
回路１２４と演算増幅器１６８の加算点間には、可変抵抗R4が接続され、伝達関数１４８のブレークポイント１６４以降のセグメント１７４の傾斜を決定する。このセグメント１７４の傾斜は、(RF/R1)−（RF/R4）である。また、回路１２６と演算増幅器１６８の加算点間の可変抵抗R3は、伝達関数１４８のブレークポイント１６６より前（図7中の左側）の第２セグメント１８４の傾斜を決定する。このセグメント１８４の傾斜は、(RF/R1)―（RF/R3）である。また、伝達関数１４８の中央セグメント１90の傾斜は、(RF/R1)である。
【００３６】
増幅回路１２０は、正確なブレークポイントと傾斜を提供し且つ温度変化に比較的鈍感である。抵抗146,162,R3及びR4は、可変抵抗として示し、これら抵抗の抵抗値を変化することにより、セグメント１７４及び１８４の傾斜とブレークポイント１６４及び１６６が変更可能である点に注目されたい。これら可変抵抗は、回路の所望特性が指定され且つ抵抗値が計算されると固定抵抗としてもよい。或いは、可変抵抗１６２につき上述した如く、所定ブレークポイント及び傾斜を得る為に必要な正確な値を有する抵抗を使用する代わりに、所定レンジの抵抗を有する固定抵抗を使用してもよい。次に、実際の回路特性を測定し、伝達関数をキャラクタライズして、且つ測定した傾斜及びブレークポイントを記憶（保持）して後の計算に使用する。
【００３７】
図２に示した実効値計算器２０は、好ましくは２乗回路、その後段の実効値デジタルフィルタ及び平方根回路を使用して実現できる。AＤC１６からの各デジタルサンプルは、２乗され、デジタルフィルタ回路に入力してフィルタされて連続した実効値を得る。
【００３８】
実効値デジタルフィルタの伝達関数は、熱実効値変換器の方法で感熱抵抗に信号を入力する熱ダイナミック原理をモデルとする。これにより、実効値は、信号周期に関係なく信号の一連のデジタルサンプルを用いて得ることができ、熱隔離された整合された抵抗を使用したり、実効値の計算に積分周期を選択する等の不便さを回避することができる。
【００３９】
熱ダイナミックモデルによると、抵抗はそれに供給される信号のパワー（電力）により加熱され、この抵抗の発熱量が信号電圧の2乗に比例するようにする。加えられたエネルギーが失ったエネルギーと等しくなる平衡点まで抵抗は加熱される。この平衡点での信号の実効値は、抵抗を同じ温度に加熱する直流信号の振幅と等しい。そこで、抵抗はそれに供給されたエネルギーのフィルタとして作用し、信号周期はその動作に意味をなさない。このフィルタ作用は連続して行われるので、信号が周期的である必要はない。
【００４０  】
抵抗の熱ダイナミック作用をモデル化する為に、実効値デジタルフィルタを次の一般式で与えられる無限インパルス応答（ＩＩＲ）フィルタの最も簡単なフォームで実現する。
Yn＝aXｎ2＋ｂYｎ―１
ここで、フィルタ定数ａ，ｂは次のように選択される。
ａ＋ｂ＝１
次に実効値デジタルフィルタを次式で実現する。
Yn＝ａ(Xn)2−aYn−１＋Yn−１
ここで、
Ynは現在のフィルタされたデジタルサンプル
Yn―１は過去のフィルタされたデジタルサンプル
Xnは現在のデジタルサンプルである。
平衡状態では、Yn=Yn−１であり、ａ(Xn)2で表わされる加えられたエネルギーは、aYn−１で表わされる失ったエネルギーと等しいのでYnとXnは安定値とする。従って、Xnは、Ynの平方根である定常直流値と等しく、実効値を表わすこととなる。
【００４１】
実効値変換器内の実効値デジタルフィルタは、実質的に低域通過フィルタであり連続的に一連のデジタルサンプルから実効値を取出し、従って信号の周期を知る必要性をなくす伝達関数を有する基本概念を拡張する。2乗化及び実効値デジタルフィルタ動作は、到来する各デジタル測定値を用いてリアルタイム（実時間）で行われる。
【００４２】
次にデジタル測定値の平方根は、ディスプレイの更新を行う時のみに行われるのが好ましく、実効値フィルタから現在の実効値を得る。更に、実効値デジタルフィルタは、セトリング タイム、ストップバンド周波数及び減衰、パスバンドリップル及び他のフィルタパラメータを、当業者が周知の最適化技法により最適化する。一定の精度及び分解能の為に、この実効値デジタルフィルタは、従来の実効値変換器よりも高速応答するよう最適化できる。
【００４３】
測定器の計算要求で決定されるのが一般的である測定帯域は、サンプリングシステムが必要とする最小サンプルを決定する。この測定帯域を超える入力信号の周波数成分は、測定されない。このサンプリングシステムは、シグマーデルタ変換器より構成され、後段にデシメーションフィルタ又は従来のADCが設けられる。このサンプリングシステムは、任意波形を有する入力信号をサンプリングし、実効値変換器へサンプリング速度（レート）でデジタルサンプルを提供する。実効値変換器から上述の如く得た実効値は、測定器のディスプレイに対して典型的には、マイクロプロセッサで決定された更新レートで提供される。
【００４４】
入力端子８に印加される入力信号は、交流（AC）信号、直流（DC）信号又はDCとACの合成信号であってもよい。入力信号は、安定周期の正弦波でもよく、周期のない又は波形が確認できない単なるランダムノイズであってもよい。計測器４は、所望測定帯域内でその周期や波形を知ることなく入力信号の実効値（瞬時値の2乗の平均値の平方根）を表示できるのが好ましい。
【００４５】
次に、図８は、本発明の好適実施例の測定器４（図1参照）の簡略ブロック図である。電圧源８は、テストリード6a、6bを介して測定器４の前端２１６に結合される。この前端２１６は、非線形伝達関数を有する増幅回路１４を含み、好ましくは過電圧及び過電流保護回路、他の増幅回路、減衰器及びフィルタ等が含まれ、デジタルサンプルに変換する為に適当な振幅レベル及び帯域幅にスケーリングされた入力信号を提供する。
【００４６】
シグマーデルタ変換器２１８は、オーバーサンプリング型のADCであり、ナイキストレートより十分高いサンプリングレートで、当業者が周知の如く選択された測定帯域の生のサンプリングデータを発生する。この生サンプリングデータは、当業者には周知のデジメーションフィルタ２２０を用いてベースバンドでデジタルサンプルに変換される。好適実施形態例では、測定帯域幅は、500KHzに選択され、シグマーデルタ変換器１１８は、20:1の比（即ち20倍）である10MS／Ｓ（メガサンプル／秒）のサンプリングレートで動作する。このシグマーデルタ変換器２１８は、5ビットの分解能で生サンプリングデータを発生し、それをデシメーションフィルタ２２０へ供給される。このデシメーションフィルタ２２０は、生サンプリングデータを低域炉波して１３ビット（１ビットのサインビットと共に）の分解能で2.5MS／Ｓのレートでデジタルサンプルを提供する。
【００４７】
デシメーションフィルタ２２０は、定数付きの有限インパルス応答(FIR)フィルタ、無限インパルス応答(IIR)フィルタ又はFIR及びIIR混合フィルタとして構成でき、その構成は所望伝達関数が得られるように選択される。シグマーデルタ変換技術は、変換器内に高精密部品を必要とせず、従って当業者が周知のモノリシックＩＣ（半導体集積回路）として容易に構成可能であるので、好適である。シグマーデルタ変換器２１８とデシメーションフィルタ２２０とを併せると、サンプリングシステム２２１が得られ、入力信号をサンプリングレートに従って一連のサンプルに変換する。
【００４８】
デジタルサンプルは、実効値変換器２２２に対して2.5MS／Ｓのレートで一連のデータとして提供される。デジタルサンプルをリスケールして増幅回路１４の非直線出力を補償する補償回路１８の機能は、実効値変換器２２２内で実行される。この実効値変換器２２２は、一連の連続したデータ中の各デジタルサンプルを、入力信号の波形や周期を知ることなく、到来するや否や処理されるが、これについての詳細は後述する。マイクロプロセッサ２２４は、実効値変換器が作った実効値をディスプレイ２２６に選択的に提供し、必要に応じて数字又は図形で表示してもよい。実効値は、連続して又はマイクロプロセッサ２２４からの更新信号に応じてディスプレイ（表示器）２２６に供給される。
【００４９】
この実効値変換器２２２は、特にハンドヘルド型の電池駆動パッケージとして測定器４に適用するとき、従来技術に対して多くの効果を有する。シグマーデルタ変換器２１８、デシメーションフィルタ２２０及び実効値変換器２２２は、全てモノリシックIC化することができ、これにより外部精密部品が最小にできるので、安価となり、基板上のスペースや消費電力が低減でき、製造も容易である。
【００５０】
更に、この実効値変換器２２２は、従来技術に対し性能上の著しい効果が得られる。モノリシック実効値変換器では制限となり得る波高率は、サンプリングシステム２２１と実効値デジタルフィルタ２３２（図１０参照）のワード長のみで制限される。同時に、実効値変換器２２２のAC帯域幅は一定であり、実効値デジタルフィルタ２３２に適用されるフィルタ定数で定められる。更に、この実効値変換器２２２の伝達関数及びAC帯域幅で決められる性能は、入力信号の広範囲の振幅にわたり略一定である。実効値デジタルフィルタ２３２は、そのパルス応答特性において必要なセトリング時間及びオーバーシュートを維持しつつACリップル成分の十分なストップバンド除去を行う為に必要数のポールとゼロとを有することが可能である。
【００５１】
図９は、図１に示した測定器４の他の実施形態例の簡単なブロック図である。この測定器２１０において、サンプリングシステム２２５はADC２２８より構成される。電圧源８は、テストリード6a,6bを介して測定器２１０内の前端２１６に結合される。電圧源８は、テストリード6A,
6Bを介して測定器２１０内の前端２１６に結合される。この前端２１６は、非線形伝達関数を有する増幅回路１４を含み、更にサンプリングシステム２２５に適当な振幅レベル及び帯域幅の入力信号を入力する為に過電圧／過電流保護回路、増幅回路、減衰器及びフィルタを含んでいてもよい。
【００５２】
ADC２２８は、当業者が周知の如く、測定帯域幅の２倍であるナイキストレートよりも高レートでサンプリングするデジタルサンプルを発生する。測定帯域幅は例えば500KHzに選定されているので、ADC２２８は１MS／Ｓ以上、好ましくは10MS／Ｓのサンプリングレートで動作する必要があり、実際のサンプリングレートは変換精度を考慮して決められる。ADC２２８は、部品のコスト、最大サンプリングレート、消費電力及び変換精度や分解能を考慮して、入力信号を表わすデジタルサンプルを実動値変換器２２２に供給する他のADC技術に容易に置換できる。
【００５３】
デジタルサンプルは、ADC２２８から実効値変換器２２２に連続した一連のデータとして供給される。そこで、実効値変換器２２２は、連続したデータの各デジタルサンプルを、到達する毎に入力信号の周期や波形を知ることなく処理するが、この詳細は後述する。実効値変換器２２２は、増幅回路１４の非線形伝達関数を補償する。マイクロプロセッサ２２４は、実効値変換器２２２が生成した実効値を受け、選択的にディスプレイ２２６に対して実効値を供給して、必要に応じて数字又は図形で表示する。実効値は、連続して供給してもよく、又はマイクロプロセッサ２２４からの更新信号に応じて間欠的に供給してもよい。
【００５４】
次に、図１０は、本発明による実効値測定方法及び装置の実効値変換器２２２の詳細ブロック図である。図８に示すシグマーデルタ変換器２１８及びデシメーションフィルタ２２０からの又は図９のADC２２８からのデジタルサンプルは、実効値変換器２２２に入力される。このデジタルサンプルは、必要に応じて補償回路１８にてリスケールされ、増幅回路１４の非線形伝達関数を補償する。次に、各デジタルサンプルは、2乗回路２３０で2乗されて2乗デジタルサンプルを得る。これに代わって、サンプルは、リスケーリングの前に2乗してもよい。各2乗されたデジタルサンプルは、実効値デジタルフィルタ２３２に供給される。この実効値デジタルフィルタ２３２が低域通過フィルタとして動作するようにする。このフィルタ係数とデジタルフィルタトポロジーは、周知のIIR及びFIR技法により、又はFIR及びIIRの技法の合成により設計して、所望特性を有する低域通過フィルタを提供するようにする。好適実施形態例においては、実効値デジタルフィルタ２３２は、次の諸特性を有する。
【００５５】
デジタル実効値フィルタ２３２において、ステップ応答にオーバーシュートがなく且つ電源ライン周波数から50/60Hzのリップルの高い除去が得られることが重要である。デジタル実効値フィルタ２３２により生成されフィルタされた実効値は、平方根回路２３４に供給され、この平方根回路２３４は、現在のフィルタされた実効値の平方根を求めて実効値を得る。これは、連続的又はマイクロプロセッサ２３４から受ける更新信号に応じて行う。
【００５６】
2乗回路230、実効値デジタルフィルタ２３２及び平方根回路２３４は、ハードウエアーのみ、ソフトウエアのみ又はハードウエアとソフトウエアの組合わせにより用途に応じて実行してもよい。実効値デジタルフィルタ２３２の伝達関数は、異なるサンプリングレート及び精度要求に容易に適用可能である。サンプリングシステム２２１は、所望サンプリングレート及び精度で入力信号のデジタルサンプリングを生成するのに適当な種々の変換技術であってもよい。
【００５７】
以上、本発明の実効値測定方法及び装置の好適実施形態例を図示し、構成及び動作を詳述した。しかし、当業者には明らかな如く、本発明の要旨を逸脱することなく種々の変形変更が可能である。例えば、異なる傾斜の３以上のセクションを有する伝達関数を使用してもよい。伝達関数は必ずしも線形（折れ線状）である必要はなく、例えば対数関数であってもよい。更に、本発明の機能は、複数の個別回路で実現する必要はない。例えば、補償回路は、実効値変換器と合体してもよいこと勿論である。
【００５８】
【発明の効果】
上述の説明から理解される如く、本発明の実効値測定方法及び装置によると、時間的に変化する入力信号の振幅に応じて非線形伝達関数、即ち複数の傾斜を有するゲインで増幅することにより、実効値変換器のダイナミックレンジを制限することが可能になる。従って、特に波高率の高いパルス状入力信号であっても容易且つ正確に測定することが可能になる。更に、実効値変換器を、例えばモノシリックIC等により簡単且つ安価に構成することが可能になる。
【００５９】
また、本発明によると、測定した実効値を用途に応じて連続的に又は間欠的に表示することができると共に、表示は数字又は図形により選択的に行うことが可能になる等の実用上種々の顕著な効果を有する。
【図面の簡単な説明】
【図１】  本発明の実効値測定機能を有する測定器の一例の外観を示す図である。
【図２】  本発明の実効値測定装置で使用される回路のブロック図である。
【図３】  本発明の実効値測定方法の好適実施形態例のフローチャートである。
【図４】  本発明で使用する増幅回路の伝達関数の一例のグラフである。
【図５】  図４の伝達関数を得る増幅回路の１例の原理図である。
【図６】  本発明で使用する増幅回路の一例の回路図である。
【図７】  図６の増幅回路の理想伝達関数を示すグラフである。
【図８】  図１の測定器の内部構成を示す一例のブロック図である。
【図９】  図１の測定器の内部構成を示す他の例のブロック図である。
【図１０】  図８及び図９中の実効値変換器の詳細ブロック図である。
【符号の説明】
４、２１０          実効値測定装置
１４                増幅回路
１６、２２８        アナログデジタル変換器(ＡＤＣ)
１８                補償回路
２０、２２２        実効値変換器
２２、２２６        表示器
２３０              ２乗回路
２３２              実効値デジタルフィルタ
２３４              平方根回路
【図１】
0004298075.tif 000002
【図２】
0004298075.tif 000003
【図３】
0004298075.tif 000004
【図４】
0004298075.tif 000005
【図５】
0004298075.tif 000006
【図６】
0004298075.tif 000007
【図７】
0004298075.tif 000008
【図８】
0004298075.tif 000009
【図９】
0004298075.tif 000010
【図１０】
0004298075.tif 000011