(57)【特許請求の範囲】
【請求項１】
ナノメートルサイズの微結晶からなる電荷蓄積部を多数個備えたメモリにおける電荷蓄積部に電子を注入して電荷を蓄積させる電子源からなり、前記電子源が、ストライプ状に配列された複数本の注入電極と、注入電極に直交する方向のストライプ状に配列された導電性薄膜よりなる複数本の表面電極と、注入電極と表面電極との間に設けられナノメートルサイズの半導体からなる微結晶が前記微結晶の粒径よりも膜厚が小さい絶縁膜で覆われており、前記絶縁膜に覆われた前記微結晶が３次元的に多数個近接して設けられた領域を有する半導体層であるドリフト部とを有し、注入電極と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により注入電極から注入された電子がドリフトして表面電極を通して放出されるように構成され、前記注入電極と前記表面電極との組み合わせを選択することにより前記メモリの所望位置の電荷蓄積部に電子を選択的に注入することを特徴とするメモリの書込装置。
【請求項２】
ナノメートルサイズの微結晶からなる電荷蓄積部を多数個備えたメモリにおける電荷蓄積部に電子を注入して電荷を蓄積させる電子源と、前記電子源から放射された電子を選択的に通過させるナノメートルサイズの窓を有した遮蔽体と、前記遮蔽体の窓をメモリの表面の所望位置に位置させる窓移動手段とを備え、前記電子源が、注入電極と、導電性薄膜よりなる表面電極と、注入電極と表面電極との間に設けられナノメートルサイズの半導体からなる微結晶が前記微結晶の粒径よりも膜厚が小さい絶縁膜で覆われており、前記絶縁膜に覆われた前記微結晶が３次元的に多数個近接して設けられた領域を有する半導体層であるドリフト部とを有し、注入電極と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により注入電極から注入された電子がドリフトして表面電極を通して放出されるように構成され、前記窓移動手段により前記窓をメモリの所望位置に位置させることによって所望位置の電荷蓄積部に電子を選択的に注入することを特徴とするメモリの書込装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ナノメートルサイズの微結晶をメモリセルとして用いるメモリの書込装置に関するものである。
【０００２】
【従来の技術】
近年、固体をナノメートル領域まで微細化したときに顕在化するいわゆる量子サイズ効果を利用したデバイスの研究が盛んになってきている。この種のデバイスはナノ領域デバイスなどと呼ばれており、とくに今後のマルチメディア技術に必要な大容量のメモリに応用できる技術として期待されている。
【０００３】
ところで、本発明者らは、この種のナノ領域デバイスであるメモリとして、ナノメートルサイズの微結晶を絶縁膜で覆った電荷蓄積部をメモリセルとして扱うものを提案している。また、この種のナノメートルサイズの電荷蓄積部を備えるメモリには微結晶を絶縁膜で覆うもの以外も考えられている。このような構成のメモリでは、ナノメートルサイズの電荷蓄積部に電子を注入し各電荷蓄積部における電荷の有無や電荷量によって情報を記憶させることになるから、この種のメモリへの情報の書込には、電子を注入するための電子源が必要であり、しかも電子の注入位置を電荷蓄積部の位置程度の精度で制御することが要求される。
【０００４】
【発明が解決しようとする課題】
従来から知られている小型の電子源としては、Spint 電極と称するものが知られており、この電子源は円錐状のエミッタチップとエミッタチップの先端付近に透孔を有したゲート電極とを備え、エミッタチップを負極としゲート電極を正極として電圧を印加することによって、エミッタチップとゲート電極との間に強電界を形成し、この強電界によってエミッタチップの先端部から電子を放出させるように構成されている。
【０００５】
しかしながら、Spint 電極は上述のような構造であることから、小型化には限界があり、ナノメートルサイズの電荷蓄積部に位置精度よく電子を注入する目的には使用することができない。
【０００６】
本発明は上記事由に鑑みて為されたものであり、その目的は、ナノメートルサイズの電荷蓄積部を備えるメモリに位置精度よく電子を注入することを可能としたメモリの書込装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、ナノメートルサイズの微結晶からなる電荷蓄積部を多数個備えたメモリにおける電荷蓄積部に電子を注入して電荷を蓄積させる電子源からなり、前記電子源が、ストライプ状に配列された複数本の注入電極と、注入電極に直交する方向のストライプ状に配列された導電性薄膜よりなる複数本の表面電極と、注入電極と表面電極との間に設けられナノメートルサイズの半導体からなる微結晶が前記微結晶の粒径よりも膜厚が小さい絶縁膜で覆われており、前記絶縁膜に覆われた前記微結晶が３次元的に多数個近接して設けられた領域を有する半導体層であるドリフト部とを有し、注入電極と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により注入電極から注入された電子がドリフトして表面電極を通して放出されるように構成され、前記注入電極と前記表面電極との組み合わせを選択することにより前記メモリの所望位置の電荷蓄積部に電子を選択的に注入するものである。この構成によれば、メモリにおいてナノメートルサイズの微結晶からなる電荷蓄積部に電荷を与えるに際して、表面の任意の位置から電子を放出させることが可能な上記構成の面放出型の電子源を用いることによって、注入電極と表面電極との組み合わせによるマトリクスで電子の放出位置を選択することが可能なり、メモリの所望の電荷蓄積部への電子の注入が可能になる。その結果、各電荷蓄積部をメモリセルとすることが可能になり、メモリセルの占有面積がナノメートルサイズになるから、２５．４ｍｍ×２５．４ｍｍ（つまり、１インチ平方）の面積内に１Ｔｂｉｔ程度の大容量が得られるメモリの各メモリセルに正確に書き込むことが可能になる。電荷蓄積部の直径は３〜１０ｎｍにすることが可能であり、２５．４ｍｍに対して１０６  個以上の電荷蓄積部を並べることが可能になるから、１０６  個×１０６  個＝１×１０１２個以上の電荷蓄積部を設けることができる。
【０００８】
請求項２の発明は、ナノメートルサイズの微結晶からなる電荷蓄積部を多数個備えたメモリにおける電荷蓄積部に電子を注入して電荷を蓄積させる電子源と、前記電子源から放射された電子を選択的に通過させるナノメートルサイズの窓を有した遮蔽体と、前記遮蔽体の窓をメモリの表面の所望位置に位置させる窓移動手段とを備え、前記電子源が、注入電極と、導電性薄膜よりなる表面電極と、注入電極と表面電極との間に設けられナノメートルサイズの半導体からなる微結晶が前記微結晶の粒径よりも膜厚が小さい絶縁膜で覆われており、前記絶縁膜に覆われた前記微結晶が３次元的に多数個近接して設けられた領域を有する半導体層であるドリフト部とを有し、注入電極と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により注入電極から注入された電子がドリフトして表面電極を通して放出されるように構成され、前記窓移動手段により前記窓をメモリの所望位置に位置させることによって所望位置の電荷蓄積部に電子を選択的に注入するものである。この構成によれば、メモリにおいてナノメートルサイズの微結晶からなる電荷蓄積部に電荷を与えるに際して、上記構成の面放出型の電子源を用いるとともに、遮蔽体に形成したナノメートルサイズの窓を窓移動手段によって移動させることによって、電子のメモリへの照射位置を選択することが可能なり、メモリの所望の電荷蓄積部への電子の注入が可能になる。その結果、各電荷蓄積部をメモリセルとすることが可能になり、メモリセルの占有面積がナノメートルサイズになるから、２５．４ｍｍ×２５．４ｍｍ（つまり、１インチ平方）の面積内に１Ｔｂｉｔ程度の大容量が得られるメモリの各メモリセルに正確に書き込むことが可能になる。
【０００９】
【発明の実施の形態】
（第１の実施の形態）
本発明におけるメモリの書込装置を説明するにあたって、まず書込の対象となるメモリの構成について簡単に説明する。
【００１０】
メモリ５は、図２に示すように、基板１の一表面に記憶層２を形成したものである。基板１は導電性層１ａの一表面に絶縁層１ｂを積層したものであり、導電性層１ａと記憶層２との間に絶縁層１ｂが挟まれる。記憶層２は、絶縁膜３に覆われたナノメートルサイズのシリコンの微結晶４からなる多数の電荷蓄積部を互いに近接して並設した構造を有している。微結晶４の結晶粒径は３〜１０ｎｍの範囲で分布し、絶縁膜３の膜厚は微結晶４の結晶粒径よりも小さくしてある。
【００１１】
上述のように、各電荷蓄積部ではシリコンの微結晶４が絶縁膜３で覆われているから、隣接する電荷蓄積部の微結晶４の間は絶縁膜３によって障壁が形成されており、微結晶４にキャリアを閉じ込めることが可能になっている。その結果、各電荷蓄積部にキャリアを蓄積させることで、情報を記憶することが可能になるのである。このメモリは、絶縁膜３により被覆されキャリアの閉じ込めが可能なナノメートルサイズの微結晶４に電荷を蓄積することで情報を記憶する記憶層２を備えるものであり、電荷を蓄積しておく場所がナノメートルサイズの微結晶４であるから、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型かつ低コストで記憶容量の大容量化を図ることができる。
【００１２】
ところで、上述のメモリ装置における記憶層２は、たとえば基板１の一表面側に多結晶シリコン層をＣＶＤ法などによって形成し、多結晶シリコン層を陽極酸化処理により多孔質化することにより量子閉じ込め効果が現れるナノメートルサイズの微結晶４を形成し、その後、たとえばＲＴＯ（Rapid Thermal Oxidation）法などの酸化処理によって微結晶４の表面にシリコン酸化膜よりなる絶縁膜３を形成することにより、絶縁膜３により覆われたナノメートルサイズの微結晶４を３次元的に多数個近接して設けることができる。
【００１３】
ところで、上述したメモリ５への書込装置として、本実施形態では図１に示す電界放射型の電子源１０を用いている。この電子源１０は、基本的には図３に示すように、ｐ形シリコン基板１６の一表面側に複数本のｎ形領域を注入電極８ａとしてストライプ状に形成した導電性基板と、各注入電極８ａにそれぞれ重なる形でストライプ状に形成された多孔質多結晶シリコンよりなるドリフト部６ａおよびドリフト部６ａの間を埋めてドリフト部６ａと面一となった多結晶シリコンよりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って注入電極８ａに直交する方向のストライプ状に形成された複数本の導電性薄膜（たとえば、金薄膜）よりなる表面電極７とを備えている。
【００１４】
ドリフト部６ａは、メモリ５の記憶層２とほぼ同様の構造を有している。すなわち、ドリフト部６ａは、薄いシリコン酸化膜２２に覆われたナノメートルサイズのシリコンの微結晶２１を多数個含んでいる。したがって、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜２２を集中的に通り、注入電極８ａから注入された電子がシリコン酸化膜２２を通る強電界により加速されて表面電極７をトンネルすることで、電子が放射されるのである。
【００１５】
上述した電子源１０は、ストライプ状に形成された注入電極８ａと、注入電極８ａに直交するストライプ状に形成された表面電極７との交差部位で強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と注入電極８ａとからなるマトリクスの格子点に電子源を配置したことに相当する。そこで、表面電極７と注入電極８ａとの組を適宜選択し、選択した組について、注入電極８ａが負極になり表面電極７が正極（高電位側）になるように電圧を印加することにより、選択された表面電極７と注入電極８ａとの交点に相当する部位のドリフト部６ａにのみ強電界を作用させて電子を放出させることができる。このように、電圧を印加する表面電極７と注入電極８ａとの組を選択することによって、所望の格子点から電子を放出させることが可能になる。
【００１６】
所望の注入電極８ａおよび表面電極７を選択するために、本実施形態では、図１に示すように、複数本の注入電極８ａから所望の電極を選択する選択回路１３と、複数本の表面電極７から所望の電極を選択する選択回路１４とを設けてある。選択回路１３，１４によってマトリクスの所望の格子点を選択すれば、電子を放出させる位置を選択することが可能になるのである。ここにおいて、注入電極８ａおよび表面電極７は、格子点のピッチがナノメートルオーダになるように形成される。
【００１７】
以上説明したように、電子源１０の所望の位置から電子を放射させることができ、しかも電子源１０において電子を放射させる位置はナノメートルオーダで選択可能になっているから、図２に示すように、上述した電子源１０を書込装置としてメモリ５に対向させるように配置し、所望の格子点から電子を放出させれば、メモリ５の所望位置の電荷蓄積部に電子を注入することが可能になる。ここで、注入電極８ａと表面電極７との間に印加する電圧を調節すれば電子の初速度を変化させることが可能であり、メモリ５に対する注入深さを変化させることが可能になる。また、書込時間を変化させれば各電荷蓄積部に蓄積されるキャリアの量を変化させることが可能になる。したがって、これらの技術を組み合わせることで、メモリ５において電荷蓄積部からなるメモリセルを３次元的に配列した構造を採用したり、各メモリセルに多値情報を格納したりすることが可能になる。
【００１８】
上述の例では、導電性基板としてｐ形シリコン基板１６を採用し、注入電極８ａとしてｎ形領域を採用しているが、導電性基板はｐ形シリコン基板に限定されるものではなく、注入電極８ａもｎ形領域に限定されるものではない。たとえば、ガラスのような絶縁性基板にクロムのような金属薄膜からなる注入電極８ａを設けたものを導電性基板として用いてもよい。強電界ドリフト層６は多結晶シリコン層５を用いて形成されているが、単結晶シリコン、アモルファスシリコン、シリコン以外の半導体も採用することが可能である。表面電極７の材料は仕事関数が小さければよく、金のほかにアルミニウム、クロム、タングステン、ニッケル、白金、あるいはこれらの金属の合金なども使用可能である。
【００１９】
（第２の実施の形態）
本実施形態の書込装置は、図５に示すように、電子源１０の前方にナノメートルサイズの窓１１ａを有した遮蔽体１１を配置するとともに、遮蔽体１１を電子源１０の表面に沿って移動させる窓移動手段１２を設けたものである。また、電子源１０としては、表面の全面から電子を一様に放出させるものを用いる。つまり、ドリフト部６ａと表面電極７と注入電極８ａとはストライプ状ではなく面状に形成されている。
【００２０】
遮蔽体１１は電子を透過させない材料（たとえば金属板）で形成され、電子源１０から放射された電子は窓１１ａを通してのみ放出されるようにしてある。一方、窓移動手段１２はナノメートルオーダで窓１１ａの位置を制御することができるようにマイクロマシンによって構成されており、電子源１０の表面における任意の位置に窓１１ａを対応させることが可能になっている。
【００２１】
本実施形態の書込装置は、第１の実施の形態と同様に、電子源１０とメモリ５とを対向させる形で配置して用いるが、電子源１０とメモリ５との間には遮蔽体１１が配置されることになる。したがって、窓移動手段１２によって遮蔽体１１の窓１１ａの位置を変化させれば、電子源１０から放射された電子をメモリ５の所望位置に照射することが可能になり、窓１１ａの位置に対応した位置の電荷蓄積部に電子を選択的に注入することが可能になる。つまり、電荷蓄積部への電子の注入によりメモリ５に情報を記憶させることが可能になる。他の構成および動作は第１の実施の形態と同様であるから説明を省略する。
【００２２】
なお、本実施形態においても、第１の実施の形態と同様に、マトリクスの所望位置の格子点から電子を放出させる電子源１０を用いてもよい。この場合、窓１１ａによりメモリ５への電子の照射位置を制限することで、第１の実施の形態よりもさらに正確に電子の照射位置を制御することが可能になる。
【００２３】
【発明の効果】
請求項１の発明は、ナノメートルサイズの微結晶からなる電荷蓄積部を多数個備えたメモリにおける電荷蓄積部に電子を注入して電荷を蓄積させる電子源からなり、前記電子源が、ストライプ状に配列された複数本の注入電極と、注入電極に直交する方向のストライプ状に配列された導電性薄膜よりなる複数本の表面電極と、注入電極と表面電極との間に設けられナノメートルサイズの半導体からなる微結晶が前記微結晶の粒径よりも膜厚が小さい絶縁膜で覆われており、前記絶縁膜に覆われた前記微結晶が３次元的に多数個近接して設けられた領域を有する半導体層であるドリフト部とを有し、注入電極と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により注入電極から注入された電子がドリフトして表面電極を通して放出されるように構成され、前記注入電極と前記表面電極との組み合わせを選択することにより前記メモリの所望位置の電荷蓄積部に電子を選択的に注入するものであり、メモリにおいてナノメートルサイズの微結晶からなる電荷蓄積部に電荷を与えるに際して、表面の任意の位置から電子を放出させることが可能な上記構成の面放出型の電子源を用いることによって、注入電極と表面電極との組み合わせによるマトリクスで電子の放出位置を選択することが可能なり、メモリの所望の電荷蓄積部への電子の注入が可能になる。その結果、各電荷蓄積部をメモリセルとすることが可能になり、メモリセルの占有面積がナノメートルサイズになるから、２５．４ｍｍ×２５．４ｍｍ（つまり、１インチ平方）の面積内に１Ｔｂｉｔ程度の大容量が得られるメモリの各メモリセルに正確に書き込むことが可能になる。電荷蓄積部の直径は３〜１０ｎｍにすることが可能であり、２５．４ｍｍに対して１０６  個以上の電荷蓄積部を並べることが可能になるから、１０６  個×１０６  個＝１×１０１２個以上の電荷蓄積部を設けることができる。
【００２４】
請求項２の発明は、ナノメートルサイズの微結晶からなる電荷蓄積部を多数個備えたメモリにおける電荷蓄積部に電子を注入して電荷を蓄積させる電子源と、前記電子源から放射された電子を選択的に通過させるナノメートルサイズの窓を有した遮蔽体と、前記遮蔽体の窓をメモリの表面の所望位置に位置させる窓移動手段とを備え、前記電子源が、注入電極と、導電性薄膜よりなる表面電極と、注入電極と表面電極との間に設けられナノメートルサイズの半導体からなる微結晶が前記微結晶の粒径よりも膜厚が小さい絶縁膜で覆われており、前記絶縁膜に覆われた前記微結晶が３次元的に多数個近接して設けられた領域を有する半導体層であるドリフト部とを有し、注入電極と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により注入電極から注入された電子がドリフトして表面電極を通して放出されるように構成され、前記窓移動手段により前記窓をメモリの所望位置に位置させることによって所望位置の電荷蓄積部に電子を選択的に注入するものであり、メモリにおいてナノメートルサイズの微結晶からなる電荷蓄積部に電荷を与えるに際して、上記構成の面放出型の電子源を用いるとともに、遮蔽体に形成したナノメートルサイズの窓を窓移動手段によって移動させることによって、電子のメモリへの照射位置を選択することが可能なり、メモリの所望の電荷蓄積部への電子の注入が可能になる。その結果、各電荷蓄積部をメモリセルとすることが可能になり、メモリセルの占有面積がナノメートルサイズになるから、２５．４ｍｍ×２５．４ｍｍ（つまり、１インチ平方）の面積内に１Ｔｂｉｔ程度の大容量が得られるメモリの各メモリセルに正確に書き込むことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の概略構成を示す斜視図である。
【図２】同上の使用状態を模式的に示した断面図である。
【図３】同上に用いる電子源を示す斜視図である。
【図４】同上の要部を模式的に示した断面図である。
【図５】本発明の第２の実施の形態の概略構成を示す斜視図である。
【符号の説明】
３  絶縁膜
４  微結晶
５  メモリ
６ａ  ドリフト部
７  表面電極
８ａ  注入電極
１０  電子源
１１ａ  窓
１１  遮蔽体
１２  窓移動手段
【図１】
0004366809.tif 000002
【図２】
0004366809.tif 000003
【図３】
0004366809.tif 000004
【図４】
0004366809.tif 000005
【図５】
0004366809.tif 000006