(57)【特許請求の範囲】
【請求項１】
半導体チップ上の第一のＮｉ電極に、Ｓｎを含む第一のはんだバンプを接合する工程と、
モジュール基板に備えられた第二のＮｉ電極に、前記第一のはんだバンプより融点が低く、ＳｎおよびＺｎを含む第二のはんだバンプを接合する工程と、
前記第一のはんだバンプと前記第二のはんだバンプとを接合して第三のはんだバンプを形成する工程とを有し、
前記第三のはんだバンプを形成する工程は、
前記第一のはんだバンプと前記第二のはんだバンプとを圧着した状態から、前記第二のはんだバンプの融点以上、且つ前記第一のはんだバンプの融点未満の温度に加熱する工程と、
前記第一のはんだバンプの融点以上の温度に加熱する工程と
を含み、
前記第三のはんだバンプと前記第一のＮｉ電極との間、および前記第三のはんだバンプと前記第二のＮｉ電極との間に、Ｚｎ−Ｎｉ層を形成することを特徴とする電子回路モジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器の高密度な実装に必要な、はんだ電極を有する半導体チップのモジュール基板への搭載方法に関し、特に近年の地球環境問題に鑑み、有害な鉛を含まないいわゆる鉛フリーはんだによる接合方法に係わる。
【０００２】
近年、半導体の微細化・高集積化に伴う電極端子数の増加に対応するため、従来のＱＦＰ（Quad Flat Package)やＳＯＰ（Small Outline Package)などの周辺部に電極リードピンを有する半導体パッケージに代わり、パッケージの裏面に格子状にはんだバンプを配置したいわゆるＢＧＡ(Ball Grid Array) パッケージが実用化されている。なお、電極上にはんだを形成した突起電極のうち、比較的大きいものをはんだボール、小さいものをはんだバンプと呼ぶ傾向がみられるが、定義が明確ではないためここでは一括してはんだバンプと呼ぶこととする。
【０００３】
はんだバンプとしては、Ｓｎ−Ｐｂ共晶はんだやＳｎ−Ｐｂ共晶はんだに少量のＡｇやＧｅを添加した融点１８３℃近辺のはんだが用いられている。
【０００４】
はんだバンプは、また、半導体集積回路のチップ（ベアチップともいい、以降半導体チップと呼ぶ）を、直接モジュール基板上にフェイスダウンで実装する、いわゆるフリップチップ実装においても用いられており、半導体チップの表面にはんだバンプを格子状に形成したものが用いられている。なお、モジュール基板とは、一つあるいは複数個の機能を有する電子回路を形成する基板を意味している。
【０００５】
はんだバンプを用い、半導体チップをモジュール基板上に複数搭載したモジュール（ＭＣＭ：Multi Chip Module)とすることで信号遅延の短縮が図れることから、はんだバンプは高速コンピュータの分野で採用されている。
【０００６】
また、樹脂パッケージ内における半導体チップとパッケージとの内部接続においてもワイヤボンディングに換えてはんだバンプが採用されつつあり、ピン数の多いパッケージなどで既に実用化されている。
【０００７】
ところで、これまでのはんだバンプとしては、鉛系高温はんだ（例えばＰｂ−５Ｓｎなど）が用いられてきた。これは、鉛系高温はんだを用いることで、表面実装部品をモジュール基板または半導体チップを取り付ける基板であるマザーボードにＳｎ−Ｐｂ共晶はんだで搭載する際に、樹脂パッケージやＭＣＭ内部のはんだバンプの溶融を防ぐという効果があるからである。
【０００８】
一方、鉛系高温はんだの接合には３５０℃もの高温が必要である。ＭＣＭのマザーボードには、熱膨張率が小さく、耐熱性に優れたセラミックスが使用されてきたが、最近では、より安価なガラスエポキシ板等をコア材とする樹脂製のマザーボードを適用したいとのニーズが高まってきている。
【０００９】
しかし、樹脂製のマザーボードは３５０℃もの高温には耐えられない。そこで、マザーボード側にＳｎ−Ｐｂ共晶はんだバンプを形成しておき、これに半導体チップ側の鉛系のはんだバンプを押しつけて、共晶はんだの融点以上に加熱して接続する方法も開発されている。
【００１０】
【従来の技術】
近年、酸性雨の拡大に伴い、鉛を含む廃棄物からの鉛イオンの溶け出し量が増加し、地下水の汚染が問題になってきている。１９８０年代後半、国民の多くが地下水を飲料水としている米国で大規模な調査が行われ、水源の鉛汚染が深刻な状況にあることが明らかになった。
【００１１】
鉛汚染の原因の一つが廃電子製品のはんだからの溶出である。電子機器における鉛使用量の削減は、今後、地球環境保護の観点から避けて通れない課題であり、鉛を含まない代替はんだ材料の調査や接合技術の開発が進められている。
【００１２】
例えば、米国ではＮＣＭＳ（National Center for Manufacturing Science)を中心とするコンソーシアムが、1992年から96年にかけて候補材料の評価を実施した。ＮＣＭＳのファイナルレポート（１９９７年８月発行）によれば、挿入実装部品を搭載するためのフローソルダリングおよび表面実装部品を搭載するためのリフローソルダリング用の鉛フリーはんだ材料が詳細に検討されている。日本においても同様に、例えば回路実装学会や溶接学会において鉛フリーはんだの研究発表が活発に行われている。
【００１３】
これらの研究報告においては、いずれもリードピンを有する部品の搭載技術が中心であったが、ここにきてＢＧＡのようなはんだバンプを有する部品に関する研究、報告がなされるようになってきた。
【００１４】
ＢＧＡなど、はんだバンプを有する部品の鉛フリー化は、鉛フリーはんだ材料が一本化されていないこともあり、非常に難しい問題である。先のＮＣＭＳのレポートや、日本電子工業振興協会の「鉛フリーはんだのロードマップ」（９８年２月月報）でも明らかにされているように、Ｓｎ−Ｐｂ共晶系をそのまま代替できる材料はない。
【００１５】
このため、ＮＣＭＳや電子協によって推奨されているのは、融点の異なるものとしてＳｎ−Ａｇ共晶（融点２２１℃）やＳｎ−Ａｇ共晶にＢｉを少量添加したもの（融点２１０℃近辺）、Ｓｎ−Ｚｎ共晶（融点１９９℃）やＳｎ−Ｚｎ共晶にＢｉを少量添加したもの（融点１９０℃近辺）、Ｓｎ−Ｂｉ共晶（融点１３８℃）などである。
【００１６】
製品の耐熱性を優先する場合にはＳｎ−Ａｇ共晶系を、リフローはんだ付け時の部品の熱損傷防止を優先する場合にはＳｎ−Ｚｎ共晶系やＳｎ−Ｂｉ系をというように、はんだ材料を使い分けていく必要がある。しかし、ここにきてＳｎ−Ａｇ共晶系が、部品の電極の鉛フリー化を待たずに採用できることや、いわゆる「高温はんだ」としての実績から、製品適用が一部で始まっている。これを受けた形でＢＧＡやＣＳＰなどのはんだバンプにもＳｎ−Ａｇ共晶系を用いた研究事例（例えば、第６回エレクトロニクスにおける接合・実装技術、Ｐ２２３〜２２８）が報告されるようになってきた。
【００１７】
一方で、フリップチップ接合を用いて半導体チップをモジュール基板に接合する場合、実装工程において少なくとも２〜３回の熱履歴がはんだバンプの接続部に加わることになる。
【００１８】
まず、半導体チップをモジュール基板に接合するときの加熱、次いで半導体チップをモジュール基板に搭載したモジュールをマザーボードに搭載する際の加熱があり、さらに近年の高密度実装においては両面実装が一般的になりつつあるので、この場合にはさらにマザーボードの反対面に部品を搭載するための加熱が加わることになる。
【００１９】
このように、はんだバンプの接合部は繰り返し熱印加を受けるため、接合界面においていわゆる「電極食われ」が生じ、接続部の信頼性が著しく低下してしまうことになる。
【００２０】
【発明が解決しようとする課題】
半導体チップ側およびマザーボード側の電極は、一般にＣｕやＮｉを含むので、はんだバンプはＣｕやＮｉと接合することになる。したがって、はんだバンプと電極が接合された場合、接合界面にはＳｎと電極材料であるＣｕやＮｉとの金属間化合物、例えばＳｎ−Ｃｕ化合物、Ｓｎ−Ｎｉ化合物が生成していることになる。
【００２１】
このため、上記のように繰り返し熱ストレスが加わると、接合界面においてＳｎの拡散反応が進行し、結果として電極食われを生じやすい。半導体チップの接合部におけるこのような現象は接続不良の原因となるため、是非とも回避したい問題である。
【００２２】
鉛フリーはんだの場合、半導体チップをモジュール基板に接続するはんだと、モジュールをマザーボードに接続するはんだは、共にＳｎ−Ａｇ共晶系のものを用いる場合が頻繁に生じることになり、はんだが同一になる、あるいは融点の極めて近いはんだとなる可能性が高い。この場合、半導体チップの接続部が繰り返し熱印加される毎にはんだバンプの溶融が発生することになり、上記の電極食われの問題はますます深刻になる。
【００２３】
したがって本発明は、鉛フリーはんだを用いてフリップチップ接合により接続される半導体チップにおいて、実装時の繰り返し加熱による接続の信頼性低下を防止する電子回路モジュールの製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明者らが課題を解決するために鋭意検討を行った結果、上に述べた課題は、本発明の第一の発明によれば、半導体チップ上の第一のＮｉ電極に、Ｓｎを含む第一のはんだバンプを接合する工程と、モジュール基板に備えられた第二のＮｉ電極に、前記第一のはんだバンプより融点が低く、ＳｎおよびＺｎを含む第二のはんだバンプを接合する工程と、前記第一のはんだバンプと前記第二のはんだバンプとを接合して第三のはんだバンプを形成する工程とを有し、前記第三のはんだバンプを形成する工程は、前記第一のはんだバンプと前記第二のはんだバンプとを圧着した状態から、前記第二のはんだバンプの融点以上、且つ前記第一のはんだバンプの融点未満の温度に加熱する工程と、前記第一のはんだバンプの融点以上の温度に加熱する工程とを含み、前記第三のはんだバンプと前記第一のＮｉ電極との間、および前記第三のはんだバンプと前記第二のＮｉ電極との間に、Ｚｎ−Ｎｉ層を形成する電子回路モジュールの製造方法を用いることで達成される。
【００２５】
すなわち、モジュール基板の第二のＮｉ電極上に供給する第二のはんだバンプをＺｎを含有するものとし、かつ融点が半導体チップの第一のＮｉ電極上に形成された第一のはんだバンプの融点よりも低いものとしておく。
【００２６】
半導体チップとモジュール基板の接続時に、第二のはんだバンプと第一のはんだバンプとを圧着した状態から加熱を行うと、まず第二のはんだバンプが溶けて、第一のはんだバンプが溶融した第二のはんだバンプに侵入することになる。このとき、第二のはんだバンプの表面酸化膜は、第一のはんだバンプにより機械的にバンプ周辺部へと排掃される。その後さらに接続部の温度が上昇すると、第一のはんだバンプも溶融して、第二のはんだバンプと一体化する。したがって、あらかじめ第一のはんだバンプおよび第二のはんだバンプの組成、供給量を調整しておくことで一体化したはんだバンプは所望の組成となり、さらに第一のＮｉ電極および第二のＮｉ電極のＮｉまたはＮｉ合金と合金化することになる。
【００２７】
この際、Ｚｎが選択的にＮｉまたはＮｉ合金と反応するために、接合界面には拡散反応により成長しやすいＳｎ−Ｎｉ化合物ではなく、Ｚｎ−Ｎｉ化合物が形成される。このＺｎ−Ｎｉ化合物は熱ストレスによる成長がＳｎ−Ｎｉ化合物に比較して極めて遅く、多数回の熱履歴によっても接合部の信頼性の低下を招かないという効果がある。
【００２８】
次いで、上に述べた課題は、本発明の第二の発明によれば、第一のはんだバンプは、９０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方とを含む電子回路モジュールの製造方法とすることで達成される。
【００２９】
第一のはんだバンプのＡｇまたはＣｕの含有量が２〜５重量％であるのは、Ｓｎ−Ａｇ共晶系の共晶点が３．５重量％Ａｇであるので、含有量を２〜５重量％とすることで融点が２２０℃付近となり、第二のはんだバンプよりも高めにすることができ、かつ第二のはんだバンプと第一のはんだバンプとが溶融接合したはんだはＺｎを１〜５重量％含むＳｎ基合金とすることができるからである。
【００３０】
次いで、上に述べた課題は、本発明の第三の発明によれば、第二のはんだバンプは、２〜１０重量％のＺｎと７０〜９５重量％のＳｎとを含む電子回路モジュールの製造方法とすることで達成される。
【００３１】
すなわち、第二のはんだバンプの組成をこの成分とすることで、融点が１９０〜２１０℃付近のはんだとすることができる。
【００３２】
第二のはんだバンプのＺｎの含有量が２〜１０重量％であるのは、Ｚｎが２重量％以上であれば、Ｓｎ−Ｚｎ共晶系の液相線を下げる効果があり、１０重量％以上でははんだの反応性が大きくなるからである。
【００３３】
次いで、上に述べた課題は、本発明の第四の発明によれば、第三のはんだバンプは、０．５〜５．０重量％のＺｎを含む電子回路モジュールの製造方法とすることで達成される。
【００３４】
すなわち、Ｚｎを最終的に０．５重量％以上とすることで、十分なＺｎ−Ｎｉ層が形成される。Ｚｎが５重量％以上では、接合後のはんだの融点が下がってしまい、階層接合に適した融点が保てなくなる。
【００３５】
はんだバンプの大きさは、半導体チップのはんだバンプのほうが大きく、例えばモジュール基板のはんだの４〜５倍の体積であるのが一般的である。このため、第二のはんだバンプの亜鉛の含有量を２〜１０重量％とした。
【００３８】
次いで、上に述べた課題は、本発明の第五の発明によれば、第一のＮｉ電極は、最下層から順にＡｌ層、Ｔｉ層、Ｎｉ層で構成され、Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されている電子回路モジュールの製造方法とすることで達成される。
【００３９】
すなわち、Ａｌ電極を用いる場合には、はんだとの接合界面が熱履歴によって信頼性が低下しないようにするためには、ＮｉまたはＮｉ合金で被覆しておくことが好ましいが、Ａｌ上に直接Ｎｉ合金を形成すると、その密着力が不十分であるために接続不良を発生することがあるので、Ａｌ層とＮｉ層との間にＴｉ層を介在させることでこの現象を回避することができるからである。
【００４０】
次いで、上に述べた課題は、本発明の第六の発明によれば、第一のＮｉ電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されている電子回路モジュールの製造方法とすることで達成される。
【００４１】
すなわち、Ｃｕ電極を用いる場合には、ＣｕとＮｉまたはＮｉ合金との密着力が十分であるために接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合金を形成することができる。
【００４２】
次いで、上に述べた課題は、本発明の第七の発明によれば、第二のＮｉ電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されている電子回路モジュールの製造方法とすることで達成される。
【００４３】
すなわち、Ｃｕ電極を用いる場合には、ＣｕとＮｉまたはＮｉ合金との密着力が十分であるために接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合金を形成することができる。
【００４４】
次いで、上に述べた課題は、本発明の第八の発明によれば、マザーボードと、電子回路モジュールとを有し、マザーボードは、電子回路モジュールに接続される第四のはんだバンプを有し、第四のはんだバンプは、融点が１９０℃以下のＳｎ合金である回路ユニットとすることで達成される。
【００４５】
すなわち、第四のはんだバンプの融点を１９０℃以下のＳｎ合金としておくことで、半導体チップの第一のＮｉ電極の表面の第一のはんだバンプとモジュール基板の第二のＮｉ電極の表面の第二のはんだバンプとが溶融接合したはんだを溶融させることなくマザーボードと電子回路モジュールとを接合できる、すなわち階層接合が可能となる。
【００４６】
最後に、上に述べた課題は、本発明の第九の発明によれば、第四のはんだバンプは、８０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方と、１８重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金である回路ユニットとすることで達成される。
【００４７】
すなわち、この組成の第四のはんだバンプとすることで、融点を１９０℃以下とすることができる。
【００４８】
図１は、本発明による一実施例の半導体チップとモジュール基板との構成を示す図である。
【００４９】
図２は、本発明による一実施例のモジュールをマザーボードに搭載した構成を示す図である。
【００５０】
図３は、本発明のフローを説明する図である。
【００５１】
図３の（１）は、合金Ｂからなるはんだバンプと合金Ａからなるはんだバンプを圧着した状態を示している。図３の（２）は、合金Ｂからなるはんだバンプが溶融し、表面酸化膜が突き破られ、排出される状態を示している。図３の（３）は、合金Ｂからなるはんだバンプと合金Ａからなるはんだバンプが共に溶融し、一体化する状態を示したものであり、図３の（４）は、ＮｉまたはＮｉ合金からなる半導体チップの第一の電極およびＮｉまたはＮｉ合金からなるモジュール基板の第二の電極が、溶融したＺｎを含む一体化したはんだと反応し、溶融接合した界面にＮｉ−Ｚｎ層が形成された状態を示したものである。
【００５２】
【発明の実施の形態】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。
【００５３】
本発明にしたがって半導体チップをフリップチップ接合によりモジュール基板上に搭載し、さらに半導体チップを搭載したモジュールをマザーボードに搭載し、その効果を確認した。
【００５４】
半導体チップとモジュール基板との構成を図１に示す。ここで、符号１はモジュールを、２は半導体チップを、３は合金Ａからなるはんだバンプを、４は第一の電極を、５はモジュール基板を、６は合金Ｂからなるはんだバンプを、７は表面酸化膜を、８は第二の電極をそれぞれ示している。
【００５５】
また、半導体チップをモジュール基板に搭載したモジュールを、マザーボードに搭載した構成を図２に示す。ここで、符号９は合金Ｃからなるはんだバンプを、１０はマザーボードを、１１はＢＧＡをそれぞれ示している。
【００５６】
半導体チップ２は、Ａ，Ｂ二系統の独立したデイジーチェインパターンが形成された１３ｍｍ角のものを使用した。なお、第一の電極４は２５０μｍピッチの格子状で合計２０２５個あり、第一の電極４の構成はＡｌ電極上に下から０．１μｍ厚さのＴｉ、２μｍ厚さのＮｉ、０．３μｍ厚さのＡｕとした。
【００５７】
また、モジュール１は、厚さ０．５ｍｍのアルミナ基板上に厚さ５μｍのＣｕ配線を形成し、ポリイミド絶縁膜で被覆したものをモジュール基板５として用い、モジュール基板５の半導体チップ２との接続側およびマザーボード１０との接続側の第二の電極８の構成は、共にＣｕ電極上に下から２μｍ厚さのＮｉ、０．３μｍ厚さのＡｕとした。
【００５８】
このモジュール基板５に、上に示した半導体チップ２を２個配置したモジュール（マイクロチップモジュールともいう）を用いた。また、マザーボード１０は、厚さ０．５ｍｍのアルミナ基板上に、厚さ５μｍのＣｕ配線および厚さ１０μｍのポリイミド絶縁膜を交互に配置し、３層配線とした構造のものを用いた。
【００５９】
最表層のＣｕ配線上には２μｍ厚さのＮｉ、０．３μｍ厚さのＡｕ膜を形成した。
【００６０】
そして、以下に示すプロセスで半導体チップ２をモジュール基板５の上に接続してモジュール１とし、さらにこのモジュール１をマザーボード１０に搭載した。
【００６１】
イ．フリップチップ実装によりはんだバンプ同士が接合するモジュール基板の該当位置に、予備はんだ法で合金ＢとしてＳｎ−８Ｚｎ−３Ｂｉ（融点約１９０℃）のはんだを供給した。
【００６２】
ロ．半導体チップをフリップチップボンダを用いてモジュール基板上に載せ、合金Ａとしては、半導体チップの電極上に形成したＳｎ−３．５Ａｇ（融点２２１℃）のはんだバンプをモジュール基板の電極と位置合わせしてモジュール基板の予備はんだと圧着させた状態でピーク温度２４０℃で加熱し、半導体チップとモジュール基板とを接合した。なお、はんだ濡れの確保と半導体チップの仮固定のために、半導体チップ上に予めロジンフラックスを塗布しておいた。
【００６３】
ハ．デイジーチェインの導通試験を行い、半導体チップ上の２０２５個の全ての電極が接続されていることを確認した。
【００６４】
ニ．半導体チップを搭載したモジュールをマザーボードの片面上に、図示していない他の電子部品と共に合金ＣとしてＳｎ−３．５Ａｇ−１６．５Ｂｉのはんだで接続した。
【００６５】
以上のプロセスにより、複数個（本実施例では２個）の半導体チップをフリップチップ接続したモジュールをマザーボード上に搭載した。
【００６６】
そしてこのマザーボードに搭載したモジュールについて再度のデイジーチェインの導通試験を行い、半導体チップ上の全ての電極が接続されていることを確認した。
【００６７】
この確認の後に、はんだバンプ接合部の断面観察およびＥＰＭＡ（Electron Probe Micro Analyser ）での分析を行ったところ、接合界面にＺｎ−Ｎｉ層が形成されていることが確認された。このＺｎ−Ｎｉ層は熱履歴によっては厚みを増したり、成長したりすることはなかった。
【００６８】
比較のために、モジュール基板上に、Ｓｎ−８Ｚｎ−３Ｂｉを予備はんだすることなしに半導体チップをフリップチップ接合により内部接続した場合には、上記と同様の熱履歴を経た後にデイジーチェインの導通試験を行ったところ、５０％以上で接続不良が発生した。
【００６９】
なお、本実施例では合金ＡとしてＳｎ−３．５Ａｇのはんだを用いたが、基本的にはＳｎ−Ａｇ共晶またはこれに少量のＢｉ、Ｃｕを添加して融点を１９０〜２２０℃としたものが適切である。しかし、Ｂｉの添加量は１３８℃近辺の低温融解が起こらないように、５重量％以下とすることが好ましい。
【００７０】
また、本実施例では合金ＢとしてＳｎ−８Ｚｎ−３Ｂｉのはんだを用いたが、基本的にはＳｎ−Ｚｎ共晶またはこれに少量のＢｉまたはＣｕなどの添加元素を加えた融点が２００℃以下のものが好ましい。
【００７１】
また、本実施例では合金ＣとしてＳｎ−３．５Ａｇ−１６．５Ｂｉのはんだを用いたが、基本的には融点が１９０℃以下の鉛を含まないはんだであれば好ましく、例えば８０重量％を超えるＳｎと、７〜１０重量％のＺｎと、１０重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金や、４０〜６０重量％のＳｎと、６０〜４０重量％のＢｉとを含むＳｎ合金などが好ましい。
【００７２】
なお、これらの合金Ａおよび合金Ｂにおいて、ソフトエラーを防止するには、α粒子カウント数が０．１cph/cm2 以下のはんだが望ましい。
【００７３】
さらに、合金Ａおよび合金Ｂとを用いてバンプ接合を行った後、アンダーフィル（エポキシ樹脂等によって基板と部品との隙間を充填すること）を行ってもよい。こうすることによって応力や湿度からバンプ接合部分を保護することができる。
【００７４】
また、モジュール基板の第二の電極への合金Ｂの供給は、電極ピッチが２５０μｍ以下の場合には基板の第二の電極に形成したはんだによって行うことが好ましいが、電極ピッチが２５０μｍ以上であればはんだペーストによる供給も可能である。
【００７５】
さらに、半導体チップの第一の電極およびモジュール基板の第二の電極の最表面は、ＡｕまたはＰｄで被覆することによってはんだバンプの濡れが良くなるので有効である。この場合、接合時にははんだバンプ内に拡散して電極上には残存せず、また、はんだバンプ内で金属間化合物を作らない程度の量、例えば１００μｍ径のはんだバンプの場合には０．５μｍ厚以下が好ましい。
（付記１）  半導体チップとモジュール基板とを有し、該半導体チップは、ＮｉまたはＮｉ合金からなる第一の電極を有し、該第一の電極は、表面にＳｎ基合金である合金Ａからなるはんだバンプを有し、該モジュール基板は、ＮｉまたはＮｉ合金からなる第二の電極を有し、該第二の電極は、表面にＺｎを含むＳｎ基合金である合金Ｂからなるはんだバンプを有し、該合金Ｂの融点は、該合金Ａの融点よりも低く、該合金Ａと該合金Ｂとが溶融接合したはんだは、Ｎｉと合金化してなることを特徴とする電子回路モジュール。
（付記２）  前記合金Ａは、９０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方とを含むＳｎ基合金であることを特徴とする付記１記載の電子回路モジュール。
（付記３）  前記合金Ｂは、２〜１０重量％のＺｎと７０〜９５重量％のＳｎとを含むＳｎ合金であることを特徴とする付記１記載の電子回路モジュール。
（付記４）  前記合金Ａと前記合金Ｂとが溶融接合したはんだは、０．５〜５．０重量％のＺｎを含むＳｎ基合金はんだであることを特徴とする付記１記載の電子回路モジュール。
（付記５）  前記第一の電極と前記合金Ａとが溶融接合した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ−Ｎｉ層を有し、前記第二の電極と前記合金Ｂとが溶融接合した第二の界面は、Ｚｎ−Ｎｉ層を有することを特徴とする付記１記載の電子回路モジュール。
（付記６）  前記第一の電極は、最下層から順にＡｌ層、Ｔｉ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されていることを特徴とする付記１記載の電子回路モジュール。
（付記７）  前記第一の電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されていることを特徴とする付記１記載の電子回路モジュール。
（付記８）  前記第二の電極は、最下層から順にＣｕ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたはＰｄの少なくとも一方で被覆されていることを特徴とする付記１記載の電子回路モジュール。
（付記９）マザーボードと、付記１記載の電子回路モジュールとを有し、該マザーボードは、表面に合金Ｃからなるはんだバンプを有し、該合金Ｃは、融点が１９０℃以下のＳｎ合金であることを特徴とする回路ユニット。
（付記１０）  前記合金Ｃは、８０重量％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方と、１８重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金であることを特徴とする付記９記載の回路ユニット。
（付記１１）  前記合金Ｃは、８０重量％を超えるＳｎと、７〜１０重量％のＺｎと、１０重量％以下のＢｉまたはＩｎの少なくとも一方とを含むＳｎ合金であることを特徴とする付記９記載の回路ユニット。
（付記１２）  前記合金Ｃは、４０〜６０重量％のＳｎと、６０〜４０重量％のＢｉとを含むＳｎ合金であることを特徴とする付記９記載の回路ユニット。
【００７６】
【発明の効果】
以上説明したように、本発明の電子回路モジュールとすることによって、接合後のはんだバンプ中のＺｎが選択的にＮｉまたはＮｉ合金と反応するので、拡散反応によって成長しやすいＳｎ−Ｎｉ金属間化合物ではなく、Ｚｎ−Ｎｉ金属間化合物が形成されるため、多数回の熱履歴によっても接合部の信頼性の低下を招かないという効果が得られ、また、Ｓｎと電極材料であるＮｉまたはＮｉ合金との拡散を防止するバリア層としても働く。
【図面の簡単な説明】
【図１】  本発明による一実施例の半導体チップとモジュール基板との構成を示す図。
【図２】  本発明による一実施例のモジュールをマザーボードに搭載した構成を示す図。
【図３】  本発明のフローを説明する模式図。
【符号の説明】
１  モジュール
２  半導体チップ
３  合金Ａからなるはんだバンプ
４  第一の電極
５  モジュール基板
６  合金Ｂからなるはんだバンプ
７  表面酸化膜
８  第二の電極
９  合金Ｃからなるはんだバンプ
１０  マザーボード
１１  ＢＧＡ（Ball Grid Array)
【図１】
0004366838.tif 000002
【図２】
0004366838.tif 000003
【図３】
0004366838.tif 000004