(57)【特許請求の範囲】
【請求項１】
上面と下面を有する基板胴体と、
半導体チップを接着するため、前記基板胴体の上面に形成される所定深さの窪み状のチップ接着部と、
前記チップ接着部に接着される前記半導体チップとの電気的な接続のため、前記チップ接着部を除いた前記基板胴体の上面に形成される回路パターンと、
外部装置との電気的な接続のため、前記基板胴体の下面に形成される外部接続端子と、
前記回路パターンと前記外部接続端子とを接続するため、前記基板胴体を貫通して形成されるビアホールと、
前記基板胴体の上面を封止するモールディング樹脂に挿入されて該モールディング樹脂の量を減少させるため、前記回路パターン及び前記チップ接着部を除いて前記基板胴体の上面に形成され、前記上面に対し突出するように形成される複数個の凸部とを含み、
前記凸部は、前記モールディング樹脂量の過多で前記基板胴体に反りが発生しないように前記モールディング樹脂の量を減少させる大きさに形成されることを特徴とするチップオンボードパッケージ用印刷回路基板。
【請求項２】
前記凸部は、前記チップ接着部の周囲に形成され、前記基板胴体の上面を封止する封止部の内側に形成されることを特徴とする請求項１に記載のチップオンボードパッケージ用印刷回路基板。
【請求項３】
前記凸部は、前記基板胴体の上面に絶縁性樹脂をスクリーン印刷して形成されることを特徴とする請求項１又は２に記載のチップオンボードパッケージ用印刷回路基板。
【請求項４】
上面と下面を有する基板胴体と、
半導体チップを接着するため、前記基板胴体の上面に形成される所定深さの窪み状のチップ接着部と、
前記チップ接着部に接着される前記半導体チップとの電気的な接続のため、前記チップ接着部を除いた前記基板胴体の上面に形成される回路パターンと、
外部装置との電気的な接続のため、前記基板胴体の下面に形成される外部接続端子と、
前記回路パターンと前記外部接続端子とを接続するため、前記基板胴体を貫通して形成されるビアホールと、
前記基板胴体の上面を封止するモールディング樹脂が充填されて該モールディング樹脂の量を増大させるため、前記回路パターン及び前記チップ接着部を除いて前記基板胴体の上面に形成され、前記上面に対し凹むように形成される複数個の凹部とを含み、
前記凹部は、前記モールディング樹脂量の過少で前記基板胴体に反りが発生しないように前記モールディング樹脂の量を増大させる大きさに形成されることを特徴とするチップオンボードパッケージ用印刷回路基板。
【請求項５】
前記凹部は、前記チップ接着部の周囲に形成され、前記基板胴体の上面を封止する封止部の内側に形成されることを特徴とする請求項４に記載のチップオンボードパッケージ用印刷回路基板。
【請求項６】
前記凹部は、ミーリング工程により形成されることを特徴とする請求項４又は５に記載のチップオンボードパッケージ用印刷回路基板。
【請求項７】
上面と下面を有する基板胴体と、この基板胴体の上面に形成される所定深さの窪み状のチップ接着部と、このチップ接着部を除いた前記基板胴体の上面に形成される回路パターンと、前記基板胴体の下面に形成される外部接続端子と、前記回路パターンと前記外部接続端子とを接続するため、前記基板胴体を貫通して形成されるビアホールと、前記基板胴体の上面を封止するモールディング樹脂に挿入されて該モールディング樹脂の量を減少させるため、前記回路パターン及び前記チップ接着部を除いて前記基板胴体の上面に形成され、前記上面に対し突出するように形成される複数個の凸部とを含むチップオンボードパッケージ用印刷回路基板と、
前記印刷回路基板の前記チップ接着部に接着され、複数のボンディングパッドが形成された半導体チップと、
前記半導体チップのボンディングパッドと前記印刷回路基板の回路パターンとを電気的に接続するボンディングワイヤと、
前記半導体チップ、ボンディングワイヤ、回路パターン及び凸部をモールディング樹脂で封止して形成される封止部とを含み、
前記印刷回路基板の前記凸部は、前記モールディング樹脂量の過多で前記印刷回路基板に反りが発生しないように前記モールディング樹脂の量を減少させる大きさに形成されることを特徴とするチップオンボードパッケージ。
【請求項８】
前記凸部は、前記チップ接着部の周囲に形成されることを特徴とする請求項７に記載のチップオンボードパッケージ。
【請求項９】
前記半導体チップは、４Ｍビットのフラッシュメモリチップであることを特徴とする請求項７に記載のチップオンボードパッケージ。
【請求項１０】
前記凸部は、前記基板胴体の上面に絶縁性樹脂をスクリーン印刷して形成されることを特徴とする請求項７又は８に記載のチップオンボードパッケージ。
【請求項１１】
上面と下面を有する基板胴体と、この基板胴体の上面に形成される所定深さの窪み状のチップ接着部と、このチップ接着部を除いた前記基板胴体の上面に形成される回路パターンと、前記基板胴体の下面に形成される外部接続端子と、前記回路パターンと前記外部接続端子とを接続するため、前記基板胴体を貫通して形成されるビアホールと、前記基板胴体の上面を封止するモールディング樹脂が充填されて該モールディング樹脂の量を増大させるため、前記回路パターン及び前記チップ接着部を除いて前記基板胴体の上面に形成され、前記上面に対し凹むように形成される複数個の凹部とを含むチップオンボードパッケージ用印刷回路基板と、
前記印刷回路基板の前記チップ接着部に接着され、複数のボンディングパッドが形成された半導体チップと、
前記半導体チップのボンディングパッドと前記印刷回路基板の回路パターンとを電気的に接続するボンディングワイヤと、
前記半導体チップ、ボンディングワイヤ、回路パターン及び凹部をモールディング樹脂で封止して形成される封止部とを含み、
前記印刷回路基板の前記凹部は、前記モールディング樹脂量の過少で前記印刷回路基板に反りが発生しないように前記モールディング樹脂の量を増大させる大きさに形成されることを特徴とするチップオンボードパッケージ。
【請求項１２】
前記凹部は、前記チップ接着部の周囲に形成されることを特徴とする請求項１１に記載のチップオンボードパッケージ。
【請求項１３】
前記封止部は、熱硬化性樹脂よりなることを特徴とする請求項１１に記載のチップオンボードパッケージ。
【請求項１４】
前記凹部に前記樹脂が充填されることを特徴とする請求項１３に記載のチップオンボードパッケージ。
【請求項１５】
前記半導体チップは、３２Ｍビットのフラッシュメモリチップであることを特徴とする請求項１１に記載のチップオンボードパッケージ。
【請求項１６】
前記凹部は、ミーリング工程により形成されることを特徴とする請求項１１又は１２に記載のチップオンボードパッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップオンボード（Chip On Board;ＣＯＢ）パッケージ用印刷回路基板及びそれを用いたＣＯＢパッケージに関する。より詳細には、モールディング工程後に発生するパッケージの反りを防止するため、印刷回路基板のモールディング領域内部に凸部又は凹部が形成されたＣＯＢパッケージ用印刷回路基板及びそれを用いたＣＯＢパッケージに関する。
【０００２】
【従来の技術】
半導体チップパッケージが高密度化および小型化されるにつれて、リードフレームを用いてパッケージアセンブリを構成する方法に代えて、半導体チップを直接印刷回路基板上に実装する新たなパッケージング技術が注目されている。半導体チップを印刷回路基板上に直接実装する半導体チップパッケージを、ＣＯＢパッケージと言う。
【０００３】
ハードディスクに代えて、あるいは携帯用情報端末機、ディジタルスチールカメラ又はゲーム機等に使用されて、文字、音声、停止画像等の記録を行うためのメモリカードは、数個のメモリチップを１つのカードにパッケージングすることにより、大容量の記憶媒体として使用できる。
【０００４】
メモリカードには、ミニアチユアカード、コンパクトフラッシュ、スマートメディア等があるが、これらのうち、ミニアチュアカードとコンパクトフラッシュは、コントローラを内蔵すべきであるので、価格が高く、外形が大きいという不都合がある。
【０００５】
これに対して、ディジタル信号の貯蔵装置として使用されるスマートメディア又はＳＳＦＤＣ(Solid State Floppy Disc Card)のように、フラッシュメモリチップが内蔵されたＣＯＢパッケージを用いた半導体チップカード（ＩＣカード）は、従来のメモリカードに比べてサイズが小さく、世代間で同一のピン数を有するので、拡張性が高く、且つ携帯に便利であるという利点がある。また、スマートメディアは、ディジタルスチールカメラの情報貯蔵のために着脱形態で使用され、且つ、ディジタルゲーム機及び携帯用コンピュータ等において文字、音声、停止画像等を記録するための新たな小型カードである。さらに、スマートメディアは従来の磁気テープを用いたＩＤカードやディスケットに比べて容量が大きく、貯蔵及び保管が容易であるので、その活用の幅がより広がるものと予想される。
【０００６】
以下、図面を参照して従来のスマートメディアに使用されるＣＯＢパッケージ用印刷回路基板及びそれを用いたＣＯＢパッケージについて説明する。
図１０は、従来のＣＯＢパッケージ用印刷回路基板を示す平面図である。
図１０を参照すると、印刷回路基板１０は、ガラス−エポキシ樹脂又はＢＴ樹脂よりなる薄形の基板胴体１１を含む。回路パターン１３は、基板胴体１１の上面に薄い銅箔を接着して形成され、電気的信号の伝達経路として使用される。また、基板胴体１１の下面には、外部接続端子（図１２の１５）としての役割をする回路パターンが形成される。基板胴体１１の上面に形成される回路パターン１３は、基板胴体１１を貫通するビアホール１６を介して下面の外部接続端子１５に電気的に接続される。
回路パターン１３、外部接続端子１５の表面及びビアホール１６の内壁は、酸化防止を目的として、金のような導電性物質でメッキされている。基板胴体１１の上面には、チップ接着部１２が形成されている。チップ接着部１２は、印刷回路基板を用いたパッケージの全体の高さを減少させるため、通常キャビティ加工により凹状に形成される。
印刷回路基板１０は、通常のプラスチックパッケージのリードフレームストリップと同様に、ストリップの形態で製造される。各々の印刷回路基板１０は、タイバ１８によりガイドレール１９に連結されている。
【０００７】
上述した印刷回路基板１０を用いた従来のＣＯＢパッケージ１００について、図１１及び図１２を参照して説明する。
ＣＯＢパッケージ１００は、半導体チップ２０と、印刷回路基板１０と、ボンディングワイヤ２２と、封止部２３とを含む。
半導体チップ２０は、接着剤２５により印刷回路基板１０の上面に形成されたチップ接着部１２に取り付けられる。また、半導体チップ２０は、金又はアルミニウムのようなボンディングワイヤ２２によりボンディングパッドが回路パターン１３に電気的に接続される。印刷回路基板１０の下面には、外部接続端子１５が形成される。外部接続端子１５は、内壁に導電性物質がメッキされているビアホール１６を介して上面の回路パターン１３に電気的に接続される。従って、ボンディングワイヤ２２により半導体チップ２０に電気的に接続された回路パターン１３は、さらにビアホール１６を介して外部接続端子１５に電気的に接続される。印刷回路基板１０の上面には、半導体チップ２０とボンディングワイヤ２２とを外部環境から保護するため、エポキシ樹脂のようなモールディング樹脂で封止して、封止部２３が形成される。
従来のＣＯＢパッケージの封止部２３は、印刷回路基板１０の上面から突出し、主にトランスファモールディング工程により形成される。
【０００８】
チップ接着部１２に実装される半導体チップ２０は、フラッシュメモリチップであって、容量により４Ｍビット、１６Ｍビット、３２Ｍビットのフラッシュメモリチップが実装されるが、容量が大きいほどチップのサイズが大きくなるので、チップ接着部１２の面積も多様になる。通常、フラッシュメモリチップの容量が４Ｍビットである場合、フラッシュメモリチップのサイズは約１１６．１×２６９．７mil2であり、１６Ｍビットの場合は約１９６．５×４４４．７mil2であり、３２Ｍビットの場合は約２９４．５×５１４．７mil2である。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＣＯＢパッケージ１００が実装されるスマートメディアのベースカードの構造が統一されているため、ＣＯＢパッケージ１００の外形的な構造は、フラッシュメモリチップのサイズに関係なく同一であるように製造しなければならない。
ＣＯＢパッケージは、印刷回路基板に実装されるフラッシュメモリチップ間で同一のピンネームを有するので、拡張性が大きいし、このため、印刷回路基板に４Ｍビット、１６Ｍビット、３２Ｍビット等の異なる容量のフラッシュメモリチップを実装することが可能である。
印刷回路基板に実装されるチップのサイズに関係なく、ＣＯＢパッケージの外形は同一でなければならないので、ＣＯＢパッケージの封止部を形成するために使用されるモールディング樹脂の量は、チップのサイズが大きいほど少なくなる。封止部を形成するため最も多い量の樹脂を必要とする４Ｍビットチップを有するＣＯＢパッケージ及び最も少ない量の樹脂を必要とする３２Ｍビットチップを有するＣＯＢパッケージの場合は、パッケージの反りのような不良が発生する。しかしながら、中間サイズのチップである１６Ｍビットチップを有するＣＯＢパッケージの場合は、パッケージの反りの発生程度が少ない。
【００１０】
従って、ＣＯＢパッケージの反りのような不良を防止するためには、モールディング樹脂の量、印刷回路基板の熱膨張率及び他の成形条件が調和されなければならない。しかし、封止部の外形は同一であるが、印刷回路基板に実装される半導体チップのサイズが異なり、それにより、モールディング樹脂の量が異なるため、従来の印刷回路基板では、パッケージの反りを防止することが容易でない。４Ｍビットフラッシュメモリチップが実装されたＣＯＢパッケージは、使用されるモールディング樹脂の量が多いので、封止部が形成される中心部において下向きに反りが発生し、基板の両端部において上向きに反りが発生する。これに対し、３２Ｍビットフラッシュメモリチップが実装されたＣＯＢパッケージは、使用されるモールディング樹脂の量が少ないので、封止部が形成される中心部において上向きに反りが発生し、基板の両端部において下向きに反りが発生する。
【００１１】
従って、本発明の目的は、ＣＯＢパッケージの反りを防止することができるＣＯＢパッケージ用印刷回路基板及びこれを用いたＣＯＢパッケージを提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、半導体チップが実装され且つ封止部が形成される印刷回路基板の上面に凸部又は凹部を形成して、封止部を形成するためのモールディング樹脂の量を低減又は増加させることにより、ＣＯＢパッケージの反りを防止するようにしたものである。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明の一実施の形態によるＣＯＢパッケージ用印刷回路基板を示す平面図であって、その上面に土手の形態で凸部が形成されていることを示す図である。図２は、図１の基板の凸部を拡大して示す図である。図３は、図１の基板の下面を示す図である。
図１乃至図３を参照すると、本発明の一実施の形態による印刷回路基板３０は、上面と下面を有する基板胴体３１と、他の構成要素とから構成される。つまり、基板胴体３１の上面には、チップ接着部３２と回路パターン３３が形成される。また、下面には、外部接続端子３５が形成される。回路パターン３３と外部接続端子３５とを電気的に接続するビアホール３６は、基板胴体３１の外周部に形成される。また、基板胴体３１の上面には凸部３４が形成されるが、これについては後述する。
【００１４】
チップ接着部３２は、半導体チップを接着するための領域であって、パッケージの全体の高さを減少させるため、通常キャビティ加工が実施される。キャビティとは、基板胴体３１の上面に所定の深さで形成される窪みであり、通常ミーリング工程により形成される。回路パターン３３は、半導体チップに電気的に接続され、電気的信号の伝達経路としての役割を行う。また、回路パターン３３は、通常、基板胴体３１の上面に薄い銅箔を塗布した後、フォトエッチングを行うことにより形成される。
【００１５】
基板胴体３１の下面に形成される外部接続端子３５は、例えば、外部端末機のような外部電子装置に電気的に接続される。印刷回路基板３０の下面の形状を図３に示す。基板胴体３１下面の外部接続端子３５は、基板胴体３１の外周部に沿って形成されるビアホール３６を介して基板胴体３１上面の回路パターン３３に電気的に接続される。従って、半導体チップ（図示せず）から外部端末機（図示せず）又は外部端末機から半導体チップまでの電気的信号の伝達は、回路パターン３３、ビアホール３６及び外部接続端子３５を介して行われる。
回路パターン３３と外部接続端子３５には、それらの酸化を防止するため、金又はニッケルのような導電性物質でメッキが行われる。また、ビアホール３６の内部も、同様にメッキが行われる。
【００１６】
印刷回路基板３０は、通常のプラスチック半導体パッケージに使用されるリードフレームストリップと同様に、パッケージ組立工程の自動化を目的としてストリップ形態で製造される。従って、各々の印刷回路基板３０は、タイバ３８によりガイドレール３９に連結されている。通常一対のガイドレール３９を有する１つのストリップは、複数の、例えば６つの印刷回路基板３０を有し、ガイドレール３９には、位置認識及び移送のための貫通孔が形成されている。
【００１７】
本発明の一実施の形態によると、基板胴体３１の上面に凸部３４が形成される。より詳しくは、凸部３４は、チップ接着部３２及び回路パターン３３を除いた基板胴体３１の上面に形成される。また、凸部３４は、点線で示した封止境界３７の内側、即ちパッケージの封止部の内側に形成される。
凸部３４は、フォトソルダレジスト(Photo Solder Resist;PSR) 又は熱硬化性エポキシ樹脂のような絶縁性樹脂をスクリーン印刷することにより形成される。又は、基板胴体３１の製造工程時に、基板胴体３１と一体に形成することができる。
凸部３４を有する印刷回路基板３０は、小型半導体チップ、例えば、４Ｍビットフラッシュメモリチップが実装されるＣＯＢパッケージの製造に使用される。
【００１８】
上述した印刷回路基板３０を有するＣＯＢパッケージ２００について、図４及び図５を参照して説明する。
ＣＯＢパッケージ２００は、半導体チップ４０と、印刷回路基板３０と、ボンディングワイヤ４２と、封止部４３とを含む。
半導体チップ４０は、接着剤４５により基板胴体３１の上面に形成されたチップ接着部３２に取り付けられる。また、半導体チップ４０のボンディングパッド４１は、ボンディングワイヤ４２により回路パターン３３に電気的に接続される。基板胴体３１の下面には、外部接続端子３５が形成される。外部接続端子３５は、内壁に導電性物質がメッキされているビアホール３６を介して上面の回路パターン３３に電気的に接続される。従って、ボンディングワイヤ４２により半導体チップ４０に電気的に接続された回路パターン３３は、さらにビアホール３６を介して外部接続端子３５に電気的に接続される。印刷回路基板３０の上面には、半導体チップ４０、回路パターン３３、ボンディングワイヤ４２及び凸部３４を、エポキシ樹脂のような熱硬化性樹脂で封止して、封止部４３が形成される。
【００１９】
凸部３４を有する印刷回路基板３０は、比較的サイズが小さいチップ、例えば、４Ｍビットフラッシュメモリチップを有するＣＯＢパッケージの製造に使用される。
ＣＯＢパッケージ２００の構成要素は、ストリップ状態の印刷回路基板３０を用いて一連の工程を経て形成される。すなわち、通常のプラスチック半導体パッケージの組立工程と同様に、チップ取付け、ワイヤボンディング及び封止工程の順に進行される。封止工程後、基板胴体３１とタイバ（図１の３８）との連結部位を切断することにより、個々の印刷回路基板３０がストリップから分離される。これにより、ＣＯＢパッケージ２００が完成される。
本発明によると、封止境界３７とチップ接着部３２との間に凸部３４が形成されるので、凸部が形成されない場合に比べて、モールディング樹脂の量が減少する。
【００２０】
上述したＣＯＢパッケージ２００は、スマートメディアのベースカードに実装されることになる。この際、ＣＯＢパッケージ２００は、チップ４０がベースカードに向くように、且つ、印刷回路基板３０の下面が上方に露出されるように、ベースカードに実装される。従って、スマートメディアは、印刷回路基板３０下面の外部接続端子３５を介して外部電子装置に電気的に接続される。
【００２１】
図６及び図７に、本発明の他の実施の形態による印刷回路基板５０が図示されている。印刷回路基板５０は、図１の印刷回路基板と異なり、比較的サイズが大きいチップを有するＣＯＢパッケージの製造に使用される。印刷回路基板５０において、基板胴体５１の上面には、溝のような凹部５４が形成されている。また、基板胴体５１の上面には、チップ接着部５２及び回路パターン５３が形成される。基板胴体５１の下面には、外部接続端子（図９の５５）が形成され、この外部接続端子は、基板胴体５１を貫通するビアホール５６を介して基板胴体５１上面の回路パターン５３に電気的に接続される。封止境界５７とチップ接着部５２との間に凹部５４が形成されるが、この凹部５４は、回路パターン５３が形成されない部分に形成される。
凹部５４は、チップ接着部５２を形成するためのキャビティ加工により形成することができる。つまり、基板胴体５１の上面の一部をミーリングすることにより、凹部５４を形成する。
【００２２】
図６及び図７の印刷回路基板５０を用いたＣＯＢパッケージ３００を図８及び図９に示す。パッケージ３００の構造は、凸部３４の代わりに凹部５４が形成されてモールディング樹脂で充填される点を除いて、図４のパッケージ２００と同様である。
従って、例えば、３２Ｍビットフラッシュメモリチップのような大型チップ６０がチップ接着部５２に実装される場合、封止部６３を形成するためのモールディング樹脂の量は減少するので、凹部５４を形成することにより、モールディング樹脂の充填空間をより一層確保することができる。
図４のＣＯＢパッケージ２００と図８のＣＯＢパッケージ３００とを比較すると、外形的な構造は同一である。つまり、外部接続端子３５、５５のピンネームが同一であり、封止部４３、６３の外形的な構造が同一である。一方、差異点について説明すると、ＣＯＢパッケージ２００は、サイズが最も小さいチップ（４Ｍビットフラッシュメモリチップ）４０と、凸部３４が形成された印刷回路基板３０とを含むが、ＣＯＢパッケージ３００は、サイズが最も大きいチップ（３２Ｍビットフラッシュメモリチップ）６０と、凹部５４が形成された印刷回路基板５０とを含む。さらに、図４のチップ接着部３２は、図８のチップ接着部５２より小さい。
【００２３】
【発明の効果】
以上説明したように、本発明によると、印刷回路基板のチップ接着部に実装される半導体チップのサイズによって、基板胴体の上面に凹部又は凸部を形成することにより、封止部を形成するモールディング樹脂の量を調節してＣＯＢパッケージの反りを防止することができる。
【図面の簡単な説明】
【図１】本発明のＣＯＢパッケージ用印刷回路基板の一実施の形態を示す平面図。
【図２】図１の基板の凸部を拡大して示す斜視図。
【図３】図１の基板の下面を示す図。
【図４】図１乃至図３に示した印刷回路基板を用いたＣＯＢパッケージを示す部分切欠平面図。
【図５】図４の５−５線に沿って切断した断面図。
【図６】本発明のＣＯＢパッケージ用印刷回路基板の他の実施の形態を示す平面図。
【図７】図６の基板の凹部を拡大して示す斜視図。
【図８】図６及び図７に示した印刷回路基板を用いたＣＯＢパッケージを示す部分切欠平面図。
【図９】図８の９−９線に沿って切断した断面図。
【図１０】従来のＣＯＢパッケージ用印刷回路基板を示す平面図。
【図１１】図１０の印刷回路基板を用いた従来のＣＯＢパッケージを示す部分切欠平面図。
【図１２】図１１の１２−１２線に沿って切断した断面図。
【符号の説明】
３０、５０  印刷回路基板
３１、５１  基板胴体
３２、５２  チップ接着部
３３、５３  回路パターン
３４  凸部
３５、５５  外部接続端子
３６、５６  ビアホール
４０、６０  半導体チップ
４１、６１  ボンディングパッド
４２、６２  ボンディングワイヤ
４３、６３  封止部
５４  凹部
２００、３００  ＣＯＢパッケージ
【図１】
0004260239.tif 000002
【図２】
0004260239.tif 000003
【図３】
0004260239.tif 000004
【図４】
0004260239.tif 000005
【図５】
0004260239.tif 000006
【図６】
0004260239.tif 000007
【図７】
0004260239.tif 000008
【図８】
0004260239.tif 000009
【図９】
0004260239.tif 000010
【図１０】
0004260239.tif 000011
【図１１】
0004260239.tif 000012
【図１２】
0004260239.tif 000013