(57)【特許請求の範囲】
【請求項１】
被測定回路にシリーズに挿入された第１の抵抗と、
前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、
前記第２の抵抗にシリーズに挿入されたトランジスタと、
前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、
前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、
前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、
前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、
前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、
を具備してなる電流測定回路。
【請求項２】
前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路が、
前記コンデンサの端子電圧と前記一定値とを比較するコンパレータと、
前記コンパレータの出力に接続されたディレイ素子と、
前記ディレイ素子の出力に接続されたインバータと、
前記コンパレータの出力と前記インバータの出力に接続されたアンドゲートとを有し、
前記ディレイ素子のディレイ時間を時間幅とする前記パルス信号を前記アンドゲートから出力する
ことを特徴とする請求項１に記載の電流測定回路。
【請求項３】
前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路が、
前記アンドゲートの出力によってオンされて前記コンデンサの電荷を放電させる放電用のトランジスタを有している
ことを特徴とする請求項２に記載の電流測定回路。
【請求項４】
蓄電池、電池等の電源部品の使用電流量を測定する使用電流量測定回路において、
前記電源部品の出力電流が流れる回路にシリーズに挿入された第１の抵抗と、
前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、
前記第２の抵抗にシリーズに挿入されたトランジスタと、
前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、
前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、
前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、
前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、
前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、
前記カウンタの出力を累算する累算手段と、
を具備してなる使用電流量測定回路。
【請求項５】
蓄電池、電池等の電源部品の放電電流および充電電流を測定する充放電電流測定回路において、
前記電源部品の充放電電流が流れる経路にシリーズに挿入された第１の抵抗と、
前記第１の抵抗に各一端が接続された前記第１の抵抗より値が大きい第２、第３の抵抗と、
前記第２の抵抗にシリーズに挿入された第１のトランジスタと、
前記第３の抵抗にシリーズに挿入された第２のトランジスタと、
前記第１、第２の抵抗の電圧降下が等しくなるように前記第１のトランジスタに流れる電流を制御する第１の演算増幅器と、
前記第１、第３の抵抗の電圧降下が等しくなるように前記第２のトランジスタに流れる電流を制御する第２の演算増幅器と、
前記第１のトランジスタに流れる電流に比例する電流を発生させる第１のカレント・ミラー回路と、
前記第２のトランジスタに流れる電流に比例する電流を発生させる第２のカレント・ミラー回路と、
前記第１のカレント・ミラー回路によって発生された電流によって充電される第１のコンデンサと、
前記第２のカレント・ミラー回路によって発生された電流によって充電される第２のコンデンサと、
前記第１のコンデンサの端子電圧が一定値を越えた時第１のパルス信号を発生すると共に前記第１のコンデンサを放電する第１の回路と、
前記第２のコンデンサの端子電圧が一定値を越えた時第２のパルス信号を発生すると共に前記第２のコンデンサを放電する第２の回路と、
前記第１、第２のパルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、
を具備してなる充放電電流測定回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ノートパソコン、携帯電話機等の使用電流（電池電流）測定に用いて好適な電流測定回路および使用電流量測定回路に関するものである。
【０００２】
【従来の技術】
図４は、従来のこの種の電流測定回路の構成例を示すブロック図であり、この図において、符号３００は電池、３０１はノートパソコン等の負荷、３０２は負荷３０１に直列に挿入された抵抗、３０３は抵抗３０２の両端電圧を一定時間が経過する毎にサンプリングし、ディジタルデータに変換して出力するＡ／Ｄ（アナログ／ディジタル）変換器である。そして、Ａ／Ｄ変換器３０３の出力として負荷３０１に流れる電流が得られる。
【０００３】
【発明が解決しようとする課題】
ところで、上述した電流測定回路は、一定時間毎に抵抗３０２の両端電圧をサンプルしている為、負荷電流の値が急激に変化する場合に測定誤差が大きくなるという問題があった。また、抵抗３０２の値を大きく出来ない為に該電流値の変動の幅が大きい場合において微小電流を測定できないという問題もあった。
他方、ノートパソコンや携帯電話機は電池によって動作するようになっており、電池の残電気量を正確に検出することは極めて重要である。しかしながら、従来の電池電圧測定による残電気量測定は、正確さにおいて問題があった。
【０００４】
この発明は、このような事情を考慮してなされたもので、その目的は測定すべき電流値が急激に変化した場合の測定誤差を減少させることができると共に、該電流値の変動幅が大きい場合においても微小な電流値まで測定することができる電流測定回路を提供することにある。
また、この発明の他の目的は、電池等の使用電流量を正確に測定することができ、これにより、電池やバッテリ等の残電気量を正確に検出することができる使用電流量測定回路を提供することにある。
【０００５】
【課題を解決するための手段】
この発明は、かかる課題を解決するものであり、請求項１に記載の発明は、被測定回路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、前記第２の抵抗にシリーズに挿入されたトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタとを具備してなる電流測定回路である。
【０００６】
また、請求項２に記載の発明は、請求項１に記載の電流測定回路において、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路が、前記コンデンサの端子電圧と前記一定値とを比較するコンパレータと、前記コンパレータの出力に接続されたディレイ素子と、前記ディレイ素子の出力に接続されたインバータと、前記コンパレータの出力と前記インバータの出力に接続されたアンドゲートとを有し、前記ディレイ素子のディレイ時間を時間幅とする前記パルス信号を前記アンドゲートから出力することを特徴とする。
【０００７】
また、請求項３に記載の発明は、請求項２に記載の電流測定回路において、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路が、前記アンドゲートの出力によってオンされて前記コンデンサの電荷を放電させる放電用のトランジスタを有していることを特徴とする。
【０００８】
また、請求項４に記載の発明は、蓄電池、電池等の電源部品の使用電流量を測定する使用電流量測定回路において、前記電源部品の出力電流が流れる回路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、前記第２の抵抗にシリーズに挿入されたトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、前記カウンタの出力を累算する累算手段とを具備してなる使用電流量測定回路である。
【０００９】
また、請求項５に記載の発明は、蓄電池、電池等の電源部品の放電電流および充電電流を測定する充放電電流測定回路において、前記電源部品の充放電電流が流れる経路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に各一端が接続された前記第１の抵抗より値が大きい第２、第３の抵抗と、前記第２の抵抗にシリーズに挿入された第１のトランジスタと、前記第３の抵抗にシリーズに挿入された第２のトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記第１のトランジスタに流れる電流を制御する第１の演算増幅器と、前記第１、第３の抵抗の電圧降下が等しくなるように前記第２のトランジスタに流れる電流を制御する第２の演算増幅器と、前記第１のトランジスタに流れる電流に比例する電流を発生させる第１のカレント・ミラー回路と、前記第２のトランジスタに流れる電流に比例する電流を発生させる第２のカレント・ミラー回路と、前記第１のカレント・ミラー回路によって発生された電流によって充電される第１のコンデンサと、前記第２のカレント・ミラー回路によって発生された電流によって充電される第２のコンデンサと、前記第１のコンデンサの端子電圧が一定値を越えた時第１のパルス信号を発生すると共に前記第１のコンデンサを放電する第１の回路と、前記第２のコンデンサの端子電圧が一定値を越えた時第２のパルス信号を発生すると共に前記第２のコンデンサを放電する第２の回路と、前記第１、第２のパルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタとを具備してなる充放電電流測定回路である。
【００１０】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。図１はこの発明の第１の実施形態による電流測定回路の構成を示すブロック図である。この図において、符号１０１は電池であり、１０２はノートパソコン等の負荷である。１０３は微小抵抗（この実施形態では１Ω）であり、負荷１０２に直列に接続されている。１０４は微小抵抗１０３にくらべ十分に大きな値の抵抗（この実施形態では１０００Ω）である。１０５、１０７はカレント・ミラー回路を構成するＦＥＴ（電界効果トランジスタ）であり、ＦＥＴ１０５のソースと接地間に上述した抵抗１０４が挿入され、また、ＦＥＴ１０７のソースと接地間にコンデンサ１０８が挿入されている。１０６はＯＰアンプであり、抵抗１０４の一端の電圧と抵抗１０３の一端の電圧の差が「０」となるように、ＦＥＴ１０５のゲート電圧を制御する。１１０はコンデンサ１０８の電荷を放電させるＦＥＴである。
【００１１】
１０９はコンパレータであり、その反転入力端へ印加されているスレショルド電圧Ｖｒｅｆとコンデンサ１０８の一端の電圧Ｖ１とを比較し、Ｖ１＞Ｖｒｅｆの場合に“Ｈ（ハイ）”レベルの信号を、Ｖ１≦Ｖｒｅｆの場合に“Ｌ（ロー）”レベル（接地レベル）の信号を出力する。１１１はディレイ（遅延）素子、１１２はインバータ、１１３はアンドゲートであり、これらによって、コンパレータ１０９の立ち上がりエッジを検出する立ち上がりエッジ検出回路１１５が構成されている。そして、この立ち上がりエッジ検出回路１１５は、コンパレータ１０９の立ち上がりにおいて、ディレイ素子１１１のディレイ時間を時間幅とするパルス信号を出力する。
【００１２】
１１４は立ち上がりエッジ検出回路１１５の出力パルスをアップカウントする１６ビットのカウンタであり、その出力が端子１１６を介して測定装置（図示略）へ入力される。測定装置は一定時間が経過する毎にカウンタ１１４の出力を読み込み、次いで、カウンタ１１４のリセット端子Ｒへリセット信号を入力してリセットを行う。なお、この測定装置としては、例えば負荷１０２がノートパソコンの場合、負荷１０２に内蔵されるＣＰＵ（中央処理装置）が用いられる。
【００１３】
次に、上述した回路の動作を説明する。ＯＰアンプ１０６は抵抗１０４の一端と抵抗１０３の一端の電圧が等しくなるようにＦＥＴ１０５のゲート電圧を制御する。この結果、抵抗１０４には抵抗１０３に流れる電流（すなわち、負荷電流）の１／１０００の電流が流れる。また、ＦＥＴ１０５，１０７がカレント・ミラー回路を構成していることから、ＦＥＴ１０７にはＦＥＴ１０５の電流に比例する電流が流れる。そして、この電流によってコンデンサ１０８が充電される。コンデンサ１０８が充電され、コンデンサ１０８の一端の電圧Ｖ１が徐々に上昇し、スレショルド電圧Ｖｒｅｆを越えると、コンパレータ１０９の出力が“Ｈ”レベルとなり、このコンパレータ１０９の立ち上がりにおいてエッジ検出回路１１５からパルス信号が出力される。このパルス信号はＦＥＴ１１０のゲートへ印加され、これにより、ＦＥＴ１１０がオンとなり、コンデンサ１０８の電荷が放電される。また、カウンタ１１４がこのパルス信号をアップカウントする。以後、再びコンデンサ１０８がＦＥＴ１０７を介して流れる電流によって充電され、上記の動作が繰り返される。
【００１４】
このように、コンデンサ１０８は負荷１０２に流れる電流の１／１０００の電流に比例する電流によって充電される。この結果、エッジ検出回路１１５の出力パルスの間隔は負荷電流に反比例した値となり、言い換えれば、エッジ検出回路１１５の出力パルス信号の周波数が負荷電流に比例した値となる。そして、一定時間が経過する毎に測定装置に読み込まれるカウンタ１１４のカウント値は、負荷電流に比例したデータとなる。また、一定時間が経過する毎に測定装置に読み込まれるカウント値を累算すれば、電池１０１の使用電流量を測定することができる。
なお、上述した説明から明らかなように、図１におけるＦＥＴ１０７、コンデンサ１０８、コンパレータ１０９、ＦＥＴ１１０、エッジ検出回路１１５によって、電流を周波数に変換するＩ／Ｆ変換回路１１７が構成されている。
【００１５】
また、図１における負荷１０２がノートパソコンの場合、図１の回路は電池１０１の残電気量を測定する回路として使用することができる。すなわち、ノートパソコン１０２は、電池１０１を交換した時点で内部のＲＡＭ（ランダムアクセスメモリ）の特定エリアをクリアし、以後、一定時間が経過する毎にカウンタ１１４のカウント値を読み込み、該特定エリア内に累算し、次いでカウンタ１１４をリセットする。この処理により、ＲＡＭの特定エリアのデータは、電池１０１の使用電流量を示すことになる。この値が一定値に達した時点で、ノートパソコン１０２のＣＰＵ（中央処理装置）はディスプレイに電池充電の指示マークを表示する。そして、電池が充電されると、ＣＰＵがＲＡＭの特定エリアをクリアし、以後、上記と同様の処理を繰り返す。
【００１６】
次に、この発明の第２の実施形態について説明する。図２はこの発明の第２の実施形態による充放電電流測定回路２０１の構成を示すブロック図である。この図において、２０３はノートパソコン等の負荷であり、内部にＣＰＵ２０４が設けられている。２０２は負荷２０３へ直流電流を供給する充電式電池、２０５は電池２０２を充電する充電器である。そして、負荷２０３および充電器２０５と電池２０２との間に充放電電流測定回路２０１が配置されている。
【００１７】
次に、充放電電流測定回路２０１において、抵抗２０６、抵抗２０７ａ、ＯＰアンプ２０８ａ,ＦＥＴ２０９ａ、カレント・ミラー回路２１０ａ、Ｉ／Ｆ変換回路２１１ａが充電電流測定回路２２０ａを構成し、また、抵抗２０６、抵抗２０７ｂ、ＯＰアンプ２０８ｂ,ＦＥＴ２０９ｂ、カレント・ミラー回路２１０ｂ、Ｉ／Ｆ変換回路２１１ｂが放電電流測定回路２２０ｂを構成している。ここで、抵抗２０６が充電電流測定回路と放電電流測定回路に共用されている。
【００１８】
充電電流測定回路２２０ａにおいて、抵抗２０６は例えば１Ωの微少抵抗であり、抵抗２０７ａは１０００Ωの抵抗である。ＯＰアンプ２０８ａは、抵抗２０６と抵抗２０７ａの電圧降下が同一となるようにＦＥＴ２０３のゲート電圧を制御する。カレント・ミラー回路２１０ａとＩ／Ｆ変換回路２１１ａの詳細を図３に示す。ＦＥＴ２０９ａと図３に示すＦＥＴ２３１がカレント・ミラー回路を構成し、図３のＦＥＴ２３２、２３３がカレント・ミラー回路を構成し、ＦＥＴ２３４、２３５が同様にカレント・ミラー回路を構成している。これにより、ＦＥＴ２３５にはＦＥＴ２０９ａの電流に比例する電流が流れる。すなわち、ＦＥＴ２３５には、抵抗２０６に流れる電流に比例する電流が流れる。そして、このＦＥＴ２３５の電流によってＩ／Ｆ変換回路２１１のコンデンサ２３７が充電される。Ｉ／Ｆ変換回路２１１の構成は前述した図１のＩ／Ｆ変換回路１１７と同一であり、コンデンサ２３７と、このコンデンサ２３７の充電電流を制御する上記ＦＥＴ２３５と、コンデンサ放電用のＦＥＴ２３８と、コンパレータ２３９と、立ち上がりエッジ検出回路２４１とから構成されている。
【００１９】
また、放電電流測定回路２２０ｂの構成は上述した充電電流測定回路２２０ａと同様であり、カレント・ミラー回路２１０ｂおよびＩ／Ｆ変換回路２１１ｂの構成は図３に示される通りである。
図２のカウンタ２１２はＩ／Ｆ変換回路２１１ａ、２１１ｂの出力パルス信号をカウントするカウンタである。ＡＬＵ２１３はカウンタ２１２の出力に係数を乗算して電流値とする演算回路である。メモリ２１４はＡＬＵ２１３の出力を一時記憶する。インターフェイス２１５はＣＰＵ２０４とカウンタ２１２、ＡＬＵ２１３、メモリ２１４との間のデータ授受を仲介する。
【００２０】
以上の構成において、電池２０２を充電する場合は、充電器２０５から電池２０２、抵抗２０６を経て充電器２０５へ戻る電流が流れる。これにより、抵抗２０６に図に示す矢印Ｙ１方向の電流が流れ、この電流の１／１０００倍の電流がＦＥＴ２０９ａに流れる。このＦＥＴ２０９ａの電流はカレント・ミラー回路２１０ａを介してＩ／Ｆ変換回路２１１ａへ伝達される。これにより、Ｉ／Ｆ変換回路２１１ａから抵抗２０６を流れる電流に比例する周波数のパルス信号が出力され、カウンタ２１２がこのパルス信号をアップカウントする。
【００２１】
充電の開始から一定時間Ｈが経過すると、ＣＰＵ２０４がインターフェイス２１５を介してＡＬＵ２１３へ指示を与える。ＡＬＵ２１３はこの指示を受け、カウンタ２１２の出力を読み込み、読み込んだデータに所定の係数を乗算して出力する。出力されたデータはメモリ２１４に書き込まれる。次に、ＣＰＵ２０４は、カウンタ２１２のリセット指令を出力し、次いで、メモリ２１４のデータを負荷２０３の内部のメモリに読み込む。
【００２２】
以後、再びカウンタ２１２によってＩ／Ｆ変換回路２１１ａの出力パルス信号のアップカウントが行われ、一定時間Ｈが経過すると、上記と同様に、カウンタ２１２の出力がＡＬＵ２１３に読み込まれ、係数が乗算されてメモリ２１４に書き込まれる。ＣＰＵ２０４はカウンタをリセットすると共に、メモリ２１４に書き込まれたデータを読み込み、負荷２０３の内部のメモリに累算する。
【００２３】
以後、同様の過程が繰り返される。ここで、負荷２０３内のメモリの累算値は電池２０２の充電電流の合計電流量を示している。そして、同メモリのデータが予め設定されている一定値を越えると、ＣＰＵ２０４が電池２０２の充電が完了したと判断し、充電器２０５へ充電終了を指示する。
なお、上述した充電時においては、ＦＥＴ２０９ｂがカットオフとなり、Ｉ／Ｆ変換回路２１１ｂからパルス信号が出力されることはない。
【００２４】
次に、電池２０２によって負荷２０３を駆動する場合は、電池２０２から負荷２０３、抵抗２０６を経て電池２０２へ戻る電流が流れる。これにより、抵抗２０６に矢印Ｙ２方向の電流が流れ、この電流の１／１０００倍の電流がＦＥＴ２０９ｂに流れる。このＦＥＴ２０９ｂの電流はカレント・ミラー回路２１０ｂを介してＩ／Ｆ変換回路２１１ｂへ伝達される。これにより、Ｉ／Ｆ変換回路２１１ｂから抵抗２０６を流れる電流に比例する周波数のパルス信号が出力され、カウンタ２１２がこのパルス信号をアップカウントする。
【００２５】
カウンタ２１２のカウント値はＡＬＵ２１３によって係数が乗算され、メモリ２１４に書き込まれる。ＣＰＵ２０４は、一定時間が経過する毎にメモリ２１４内のデータを読み込み、負荷２０３内部のメモリのデータ（電池２０２の現在の電気量を表すデータ）から読み込んだデータを減算する。そして、該メモリ内のデータが一定値以下になった場合は、充電器２０５を駆動し、電池２０２の充電を行う。
【００２６】
なお、図１に示す実施形態において、コンデンサ１０８とＦＥＴ１０７をプログラマブルとすることで、種々の大きさの電流に対応することが可能となり、ダイナミックレンジを大きくすることができる。
また、図２の実施形態において、カレント・ミラー回路２１０ａ、２１０ｂは、原理上なくてもよいが、Ｉ／Ｆ変換回路２１１ａ、２１１ｂの設計上適切な電流値となるように電流変換している。
また、同実施形態は、抵抗２０６、２０７ａ、２０７ｂを外付け抵抗とし、他の構成要素はＬＳＩに組み込まれる。抵抗をＦＥＴによって作成することも可能であるが、外付け抵抗の方が安価にできる利点がある。
また、図１、図２の実施形態において、温度センサを設け、該温度センサの出力に基づいて測定電流値を温度補償するようにしてもよい。
【００２７】
【発明の効果】
以上説明したように、この発明によれば、被測定回路にシリーズに挿入された第１の抵抗と、前記第１の抵抗に一端が接続された前記第１の抵抗より値が大きい第２の抵抗と、前記第２の抵抗にシリーズに挿入されたトランジスタと、前記第１、第２の抵抗の電圧降下が等しくなるように前記トランジスタに流れる電流を制御する演算増幅器と、前記トランジスタに流れる電流に比例する電流を発生させるカレント・ミラー回路と、前記カレント・ミラー回路によって発生された電流によって充電されるコンデンサと、前記コンデンサの端子電圧が一定値を越えた時パルス信号を発生すると共に前記コンデンサを放電する回路と、前記パルス信号をカウントするものであって、一定時間経過毎にその出力が読み出されると共にリセットされるカウンタと、を設けたので、電流を連続測定することができ、測定すべき電流値が急激に変化した場合における測定誤差を減少させることができる効果がある。また、この発明によれば、測定電流の変動幅が大きい場合においても微小な電流値まで測定することができる利点が得られる。
【００２８】
また、請求項４に記載の発明によれば、前記カウンタの出力を累算する累算手段をもうけたので、電池等の使用電流量を正確に測定することができ、これにより、電池やバッテリ等の残電気量を正確に検出することができる効果が得られる。また、請求項５に記載の発明によれば、充電電流の検出および放電電流の検出を共に行うことができる利点が得られる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態による電流測定回路の構成を示すブロック図である。
【図２】  本発明の第２の実施形態による充放電電流測定回路の構成を示すブロック図である。
【図３】  図２におけるカレント・ミラー回路およびＩ／Ｆ変換回路の詳細構成を示すブロック図である。
【図４】  従来の電流測定回路の構成を示すブロック図である。
【符号の説明】
１０１   電池
１０２   負荷
１０３、１０４   抵抗
１０５、１０７、１１０   ＦＥＴ（電界効果トランジスタ）
１０６   ＯＰアンプ
１０８   コンデンサ
１０９   コンパレータ
１１１   ディレイ（遅延）素子
１１２   インバータ
１１３   アンドゲート
１１４   パルスカウンタ
１１５   エッジ検出回路
１１６   出力端子
１１７   Ｉ／Ｆ（電流／周波数）変換回路
２０１   充放電電流測定回路
２０２   充電式電池
２０３   負荷
２０４   ＣＰＵ
２０５   充電器
２０６、２０７ａ、２０７ｂ   抵抗
２０８ａ、２０８ｂ   ＯＰアンプ
２０９ａ、２０９ｂ   ＦＥＴ
２１０ａ、２１０ｂ   カレント・ミラー回路
２１１ａ、２１１ｂ   Ｉ／Ｆ変換回路
２１２   カウンタ
２１３   ＡＬＵ
２１４   メモリ
２１５   インターフェイス
２２０ａ 充電電流測定回路
２２０ｂ 放電電流測定回路
２３１、２３２、２３３、２３４、２３５、２３８   ＦＥＴ
２３７  コンデンサ
２３９  コンパレータ
２４１  立ち上がりエッヂ検出回路
２４２  ディレイ素子
２４３  インバータ
２４４  アンドゲート
【図１】
0004374729.tif 000002
【図２】
0004374729.tif 000003
【図３】
0004374729.tif 000004
【図４】
0004374729.tif 000005