(57)【特許請求の範囲】
【請求項１】
被検体にＸ軸、Ｙ軸、Ｚ軸方向の傾斜磁場をそれぞれ印加する複数個の傾斜磁場コイルと、前記複数の傾斜磁場コイルを駆動する信号を入力し、その信号波形を補正する補正手段とを有し、核磁気共鳴現象を利用して被検体の断層像を得る磁気共鳴イメージング装置であって、
前記補正手段は、前記信号波形をデジタルデータとして一時的に格納するメモリを前記傾斜磁場コイル毎に備え、
前記複数のメモリへのデータのライトを制御するメモリ制御手段と、
前記メモリ制御手段の出力により各メモリへのライト及び全てのメモリへのライトを切替える切替手段と、
前記メモリに格納された信号波形を用いて補正波形を生成し出力する補正信号生成手段と、を備えたことを特徴とする磁気共鳴イメージング装置において、
前記メモリ制御手段は、前記複数個のメモリの全アドレスに０を書き込む手段を備えたことを特徴とする磁気共鳴イメージング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気共鳴イメージング装置に関し、特に傾斜磁場コイルの渦電流補正回路を備えた磁気共鳴イメージング装置における渦電流補正回路に関するものである。
【０００２】
【従来の技術】
核磁気共鳴現象を利用して被検体の断層像を得る磁気共鳴イメージング（以下、MRIという）装置では、核磁気共鳴信号に位置情報を付与するために傾斜磁場を用いる。傾斜磁場はX，Y，Zの3軸方向に巻かれた傾斜磁場コイルを駆動することによって発生し、傾斜磁場コイルに印加される信号波形によって制御される。
【０００３】
MRI装置において、傾斜磁場コイルに出力する信号波形を出力する回路は、3つの傾斜磁場コイルに対応する3つのメモリと、これらメモリに一時的に格納される信号波形を用いながら渦電流を補正した補正信号波形を出力する回路とを備えている。傾斜磁場を断続的に発生させながら撮影を行う際、所定の傾斜磁場の発生の度に3つのメモリにはそれぞれ新たなデータ（信号波形）のライトが繰り返される。そして傾斜磁場印加と次の傾斜磁場印加との間で、これら３つのメモリの記憶内容が初期化される。初期化は各メモリについて順次、メモリの全アドレスに“0”を書き込むことにより行われている。
【０００４】
【発明が解決しようとする課題】
しかしこのようなメモリの初期化に要する時間が処理の高速化の妨げとなることがある。例えば個々のメモリのアドレス数がnであり、1アドレスへの書き込みにm時間要するとすると、メモリは3つあるので、単純には、初期化に3×n×m時間要することになる。そして、この場合には、少なくとも、この3×n×m時間以上、測定と測定の間に初期化のための時間を設ける必要があるために、この分、全体の処理が遅くなる。
【０００５】
このような処理の遅れによって、初期化工程が、次の傾斜磁場発生タイミングと重なってしまう場合には、誤動作を起こし、正常な画像を取得できない可能性もある。
【０００６】
そこで、本発明は、複数のメモリを高速に初期化し、MRI装置の高速化を図ることを課題とする。
【０００７】
【課題を解決するための手段】
前記課題達成のために、本発明のMRI装置は、被検体に所望の傾斜磁場を印加する複数の傾斜磁場コイルと、前記複数の傾斜磁場コイルを駆動する信号を入力し、その信号波形を補正する補正手段とを有し、核磁気共鳴現象を利用して被検体の断層像を得る磁気共鳴イメージング装置において、前記補正手段は、前記信号波形をデジタルデータとして一時的に格納する複数のメモリと、前記複数のメモリへのデータのライトを制御するメモリ制御手段と、前記メモリ制御手段の出力により各メモリへのライト及び全てのメモリへのライトを切替える切替手段と、前記メモリに格納された信号波形を用いて補正波形を生成し出力する補正信号生成手段と、
を備えたことを特徴とする。
【０００８】
このような補正手段によれば、メモリ制御手段は、傾斜磁場が印加されていないときに、ライト要求されたデータを前記複数のメモリに同時にライトする制御を行う。したがって、初期化のために、各メモリについて順次“0”を書き込む必要はなく、単一のメモリに対してライトを行うのに要する時間で、複数のメモリの全てを初期化することができ、処理の高速化を図ることができる。これにより初期化と次の傾斜磁場発生が重なることによる誤動作の発生やそれによる画像の乱れを防止できる。
【０００９】
【発明の実施の形態】
以下、本発明のMRI装置の一実施例を説明する。
【００１０】
図1に、本発明が適用されるMRI装置の全体構成を示す。
【００１１】
このMRI装置は、核磁気共鳴現象を利用して被検体1の断層像を得る装置であり、図示するように、静磁場発生磁石2と、傾斜磁場発生系3と、送信系4と、受信系5と、信号処理系6と、シーケンサ7と、CPU（中央処理装置）8とから構成される。
【００１２】
静磁場発生磁石2は、被検体1の周りの空間に配置された永久磁石、または、常電導方式あるいは超電導方式の磁場発生源であり、被検体1の周りにその体軸方向または体軸と直交する方向に強く均一な静磁場を発生させる。
【００１３】
傾斜磁場発生系3は、X，Y，Zの3軸方向に巻かれた傾斜磁場コイル9と、渦電流補正回路23と、各傾斜磁場コイル9をそれぞれ駆動する傾斜磁場電源10とから成る。渦電流補正回路23は、シーケンサ7から送られる傾斜磁場発生指示信号に従って、各傾斜磁場電源10を制御することにより、X，Y，Zの三軸方向の傾斜磁場Gx，Gy，Gzを被検体1に印加する。ここで、この傾斜磁場の加え方によって、被検体1に対するスライス面が設定される。
【００１４】
送信系4は、高周波発振器11と変調器12と高周波増幅器13と送信側の高周波コイル14とから成り、被検体1の生体組織を構成する原子の原子核に核磁気共鳴を起こさせるために高周波信号を照射する。すなわち、高周波発振器11は高周波パルスを出力し、変調器12は、シーケンサ7の命令に従って、この高周波パルスを振幅変調する。また、高周波増幅器13は、この振幅変調された高周波パルスを増幅し、被検体1に近接して配置された高周波コイル14に供給する。そして、これにより高周波コイル14は、電磁波を発生し被検体1に照射する。
【００１５】
受信系5は、高周波コイル15と増幅器16と直交位相検波器17とA／D変換器18とから成り、被検体1の生体組織の原子核の核磁気共鳴により放出される高周波信号（NMR信号）を検出する。すなわち、送信側系4の高周波コイル14から照射された電磁波に対する、被検体1の応答電磁波（NMR信号）は、被検体1に近接して配置された高周波コイル15で検出され、増幅器16および直交位相検波器17を介してA／D変換器l 8に入力され、A／D変換器l 8においてサンプリングされデジタル量に変換される。そして、このA／D変換器l 8によりサンプリングされたデジタル量は、シーケンサ7からの命令に従ったタイミングで収集データとして、信号処理系6に送られる。
【００１６】
信号処理系6は、CPU8と、磁気テープ20a及び磁気ディスク20b等の記録装置と、CRTなどのディスプレイ21と、キーボード22とから成る。CPU8は、A／D変換器l 8から送られる収集データに対して、フーリエ変換、補正係数計算、像再構成等の処理を行ない、任意断面の信号強度分布あるいは適当な演算を行なって得られる分布を画像化し、ディスプレイ21に断層像として表示する。
【００１７】
シーケンサ7は、CPU8の制御下で動作し、被検体1のデータ収集のための撮影シーケンスを実行するために、送信系4、受信系5に対する命令の発行や、傾斜磁場発生系3への傾斜磁場発生指示信号を出力する。
【００１８】
以下、傾斜磁場発生系3の渦電流補正回路23の詳細について説明する。
【００１９】
図2に、渦電流補正回路23の構成を示す。
【００２０】
図示するように、渦電流補正回路23は、メモリコントローラ24と、X部、Y部、Z部の3系統の補正処理回路23a、23b、23cを有している。
【００２１】
X部の補正処理回路23aは、図中にX入力として示したシーケンサ7から入力する傾斜磁場発生指示信号に従って、傾斜磁場電源10の、X軸方向に巻かれた傾斜磁場コイル9の駆動量を指定する駆動制御信号（X出力）を出力する。同様に、Y部の補正処理回路23bは、図中にY入力として示したシーケンサ7から入力する傾斜磁場発生指示信号に従って、傾斜磁場電源10の、Y軸方向に巻かれた傾斜磁場コイル9の駆動量を指定する駆動制御信号（Y出力）を出力し、Z部の補正処理回路23cは、図中にZ入力として示したシーケンサ7から入力する傾斜磁場発生指示信号に従って、傾斜磁場電源10の、Z軸方向に巻かれた傾斜磁場コイル9の駆動量を指定する駆動制御信号（Z出力）を出力する。
【００２２】
X部、Y部、Z部の3系統の補正処理回路23a、23b、23cの内部構成は共通しており、図2にX部の補正処理回路23aについて示したように、傾斜磁場波形制御部29と、メモリ26と、切替器30とから構成されている。
【００２３】
切替部30は、CPU8からの切替信号に従って、選択的に、傾斜磁場波形制御部29と、メモリコントローラ24のいずれか一方のアドレスバス、データバス、制御信号線群を、メモリ26のアドレスバス、データバス、制御信号線群に接続する。ここで、制御信号線群は、たとえば、メモリ26を活性化するためのチップセレクト信号線や、メモリ26にデータを書き込むためのライト信号線や、メモリ26からデータを読み出すためのリード信号線などを含む。
【００２４】
傾斜磁場発生時には、切替器30によって、傾斜磁場波形制御部29のアドレスバス、データバス、制御信号線群を、メモリ26のアドレスバス、データバス、制御信号線群に接続する。傾斜磁場波形制御部29は、メモリ26を用いながら次のような動作を行う。
【００２５】
すなわち、X部の補正処理回路23aにおいて、傾斜磁場波形制御部29は、図3aに示すような信号波形を有する傾斜磁場発生指示信号（X入力）が入力すると、これのメモリ26への書き込み／読み出しを行いながら、傾斜磁場コイル9で生じる渦電流分を補正して最適な測定ができるように、傾斜磁場発生指示信号（X入力）の波形の立ち上（下）がり時間、オーバーシュート量を図3bに示すように調整した信号波形を有する信号を生成し、駆動制御信号（X出力）として出力する。
【００２６】
また、Y部の補正処理回路23b、Z部の補正処理回路23cにおいても傾斜磁場波形制御部29の同様な動作が行われる。
【００２７】
さて、このようなMRI装置において、傾斜磁場の発生動作は、スライス面を移動してもしくは移動せずに繰り返し行う。そして、補正処理回路23a、23b、23cの3つのメモリ26に直前の傾斜磁場発生時に書き込んだ内容によって次の傾斜磁場発生動作が誤動作しないように、1回の傾斜磁場発生が終了する度に、次の傾斜磁場発生動作が開始するまでの間に、各メモリ26を、各メモリ26の全アドレスにデータ“0”を書き込むことにより初期化する。
【００２８】
以下、この3つのメモリ26の初期化動作について説明する。なお、以下では、補正処理回路23a、23b、23cの3つのメモリ26を区別するために、補正処理回路23aのメモリ26をXM26a、補正処理回路23aのメモリ26をYM26b、補正処理回路23cのメモリ26をZM26cとして示す。
【００２９】
XM26a、YM26b、ZM26cの初期化は、CPU8が、各補正処理回路23a、23b、23cの切替部30への切替信号によって、メモリコントローラ24のアドレスバス、データバス、制御信号線群を、メモリ26のアドレスバス、データバス、制御信号線群に接続し、メモリコントローラ24を介してXM26a、YM26b、ZM26cの全アドレスに”0”を書き込むことにより行う。
【００３０】
ここで、CPU8にとってのXM26a、YM26b、ZM26cのメモリマップを図4に示す。
【００３１】
図示するように、本実施例では、XM26a、YM26b、ZM26cに対して、XM26a、YM26b、ZM26c個々のアドレス空間の大きさと同じ大きさをそれぞれ有する4つのアドレス範囲を割り当てている。
【００３２】
図の場合は、2番目のアドレス範囲がXM26aに割り当てた範囲であり、3番目のアドレス範囲がYM26bに割り当てた範囲であり、4番目のアドレス範囲がZM26cに割り当てた範囲である。そして、1番目のアドレス範囲は、XM26a、YM26b、ZM26cに対して共通に割り当てた範囲である。
【００３３】
メモリコントローラ24は、このようなメモリマップに従ったXM26a、YM26b、ZM26cへのCPU8のアクセスを制御する。すなわち、いま、切替部30によって、XM26a、YM26b、ZM26cとメモリコントローラ24のアドレスバス、データバス、制御信号線群が接続されることにより形成される図5に示した論理的な接続状態において、メモリコントローラ24は、CPU8の出力するアドレスが2番目のアドレス範囲内のものである場合、XM26aに対してのみ、CPU8のライト／リードの要求に従ったライト／リードを行うために充分な制御信号を出力する。同様にCPU8の出力するアドレスが3番目のアドレス範囲内のものである場合、YM26bに対してのみ、CPU8のライト／リードの要求に従ったライト／リードを行うために充分な制御信号を出力し、CPU8の出力するアドレスが4番目のアドレス範囲内のものである場合、ZM26cに対してのみ、CPU8のライト／リードの要求に従ったライト／リードを行うために充分な制御信号を出力する。
【００３４】
一方、CPU8の出力するアドレスが1番目のアドレス範囲内のものである場合、XM26a、YM26b、ZM26cの全てに対して、CPU8のライト／リードの要求に従ったライト／リードを行うために充分な制御信号を出力する。また、CPU8の出力するアドレスはいずれの場合も、XM26a、YM26b、ZM26cの全てに対して出力する。なお、CPU8とXM26a、YM26b、ZM26c間のデータバスはメモリコントローラ24を介さずに、直接（但し切替部30を介して）接続される。
【００３５】
より具体的には、たとえば、XM26a、YM26b、ZM26c個々のアドレス空間が4ビットアドレスで表現されるものとして、010000-011111のアドレス範囲がXM26aに割り当てた範囲であり、100000-101111のアドレス範囲がYM26bに割り当てた範囲であり、110000-111111のアドレス範囲がZM26cに割り当てた範囲であり、00000000-00111111アドレス範囲が、XM26a、YM26b、ZM26cに対して共通に割り当てた範囲であり、かつ、XM26a、YM26b、ZM26cがチップセレクト信号によって活性化され、活性化された状態においてのみライト／リード信号によってライト／リードが制御されるメモリ素子である場合には、メモリコントローラ24は、たとえば、CPU8の出力するアドレスの下位4ビットとライト／リード信号のXM26a、YM26b、ZM26c全てへの中継を行いながら、CPU8が出力するアドレスの上位2ビットをデコードし、上位2ビットが00のときはXM26a、YM26b、ZM26c全てに、上位2ビットが01のときはXM26aのみに、上位2ビットが10のときはYM26bのみに、上位2ビットが11のときはZM26cのみに、チップセレクト信号をアサートする。
【００３６】
以上のようなメモリマップ、メモリコントローラ24の動作によれば、CPU8が、XM26a、YM26b、ZM26cに対して共通に割り当てたアドレス範囲（図4の1番目のアドレス範囲）内の一つのアドレスへ書き込んだデータは、XM26a、YM26b、ZM26c全ての対応するアドレスへ同時に書き込まれることになる。したがって、CPU8は、XM26a、YM26b、ZM26cに対して共通に割り当てたアドレス範囲内の全アドレスへ“0”を書き込むことによって、XM26a、YM26b、ZM26cの全アドレスに“0”を書き込むことができる。すなわち、XM26a、YM26b、ZM26c個々のアドレス空間に含まれるアドレス数分の書き込み回数、書き込み時間によって、その3倍のアドレス空間を構成するXM26a、YM26b、ZM26cの全アドレス“0”を書き込むことができることになる。
【００３７】
また、以上のようなメモリマップ、メモリコントローラ24の動作によれば、必要に応じて、CPU8は、XM26a、YM26b、ZM26cに対して個々に割り当てたアドレス範囲（図4の2、3、4番目のアドレス範囲）のアドレスを用いて、XM26a、YM26b、ZM26cそれぞれに個別にライト／リードアクセスを行うこともできる。
【００３８】
さて、以上のような本MRI装置において、XM26a、YM26b、ZM26c初期化はCPU8の次の動作によって実現する。
【００３９】
すなわち、CPU8は、図6に示すように、1つの傾斜磁場発生動作を終了する度に、切替信号を操作してメモリコントローラ24とXM26a、YM26b、ZM26cのデータバス、アドレスバス、制御信号線群を接続する。そして、XM26a、YM26b、ZM26cに対して共通に割り当てたアドレス範囲内の全アドレスに“0”を書き込むことによって、XM26a、YM26b、ZM26cを同時に時間Tにおいて初期化する。そして、その後に、次の傾斜磁場発生動作が開始する前に、切替信号を操作してXM26a、YM26b、ZM26cのデータバス傾斜磁場波形制御部29を接続し、次の傾斜磁場発生に備える。
【００４０】
ここで、XM26a、YM26b、ZM26cそれぞれのアドレス数がnであり、1アドレスへの書き込みにm時間要するとすると、単純には、図6の初期化に要する時間Tはn×m時間と、従来のようにXM26a、YM26b、ZM26cそれぞれについて順次初期化した場合に要する時間の1／3となる。
【００４１】
以上のように本実施例によれば、複数のメモリの全アドレスに、一つのメモリの全アドレスに“0”を書き込むのに要する時間で、“0”を書き込むことができる。したがって、より高速に複数メモリの初期化を行うことができるようになる。
【００４２】
なお、以上の実施例では、メモリコントローラ24を、渦電流補正回路23の一部として説明したが、このメモリコントローラ24は、CPU8が、XM26a、YM26b、ZM26c以外の他のメモリをアクセスするために用いられるメモリコントローラを共用するものであってよい。
【００４３】
また、本実施例は、MRI装置の傾斜磁場発生に用いる複数のメモリの初期化への適用を例にとり説明したが、以上に示した複数メモリを同時に初期化の技術は、MRI装置または他のデータ処理装置における複数メモリの初期化に同様に適用することができる。
【００４４】
また、本発明のメモリコントローラの行う処理は、初期化に限らず、複数のメモリに同じ内容を同時に書き込む場合にも適用することができる。
【００４５】
【発明の効果】
以上のように、本発明のMRI装置によれば、複数のメモリへのライトを制御するメモリ制御手段を設け、複数メモリへの同時ライトを可能にしたことにより、傾斜磁場波形の高速初期化を可能にし、それによって傾斜磁場の高速切り替え、高速撮影を可能にすることができる。また傾斜磁場駆動の際の誤動作やそれに伴う画像の劣化を防止できる。
【図面の簡単な説明】
【図１】本発明が適用されるMRI装置の全体構成を示すブロック図である。
【図２】本発明の渦電流補正回路の一実施例を示すブロック図である。
【図３】本発明の実施例に係る補正処理回路の入出力信号波形を示す図である。
【図４】本発明の実施例に係るメモリマップを示す図である。
【図５】本発明の実施例に係るメモリ初期化時の論理的な接続関係を示した図である。
【図６】本発明の実施例に係るCPUの初期化動作を示すシーケンス図である。
【符号の説明】
1…被検体
2…静磁場発生磁石
3…傾斜磁場発生系
4…送信系
5…受信系
6…信号処理系
7…シーケンサ
8…CPU（中央処理装置）
9…傾斜磁場コイル
10…傾斜磁場電源
23…渦電流補正回路（補正手段）
23a、23b、23c…補正処理回路
24…メモリコントローラ（メモリ制御手段）
29…傾斜磁場波形制御部(補正信号生成手段)
26…メモリ
30…切替器
【図１】
0004350855.tif 000002
【図２】
0004350855.tif 000003
【図３】
0004350855.tif 000004
【図４】
0004350855.tif 000005
【図５】
0004350855.tif 000006
【図６】
0004350855.tif 000007