(57)【特許請求の範囲】
【請求項１】
画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを第１の基板上に有し、この第１の基板と第２の基板との間に所定の光学材料を介在させてなる電気光学装置の製造方法において、
前記第１の基板の一方の面上に、サファイア、スピネル構造体、フッ化カルシウム、
フッ化ストロンチウム、フッ化バリウム、リン化ボロン、酸化イットリウム及び酸化ジ
ルコニウムからなる群より選ばれた物質からなる物質層を形成する工程と、
この物質層を含む前記第１の基板上に、シリコンを含有し、インジウム、ガリウム、
スズ、ビスマス、鉛、亜鉛、アンチモン及びアルミニウムからなる群より選ばれた少な
くとも１種からなる低融点金属の溶融液層を形成する工程と、
次いで冷却処理によって前記溶融液層の前記シリコンを前記物質層をシードとしてヘ
テロエピタキシャル成長させ、単結晶シリコン層を析出させる工程と、
この単結晶シリコン層に所定の処理を施して能動素子及び受動素子のうちの少なくと
も能動素子を形成する工程と
を有することを特徴とする、電気光学装置の製造方法。
【請求項２】
前記単結晶シリコン層の析出後に、
この単結晶シリコン層に所定の処理を施してチャンネル領域、ソース領域及びドレイ
ン領域を形成する工程と、
前記チャンネル領域の上部にゲート部を有し、前記周辺駆動回路部の少なくとも一部
を構成するトップゲート型の第１の薄膜トランジスタを形成する工程と
を有する、請求項１に記載した電気光学装置の製造方法。
【請求項３】
前記第１の基板上に、断面において底面に対し側面が直角状若しくは下端側へ傾斜状となるような凹部として段差を形成し、この段差を含む前記第１の基板上に前記物質層を形成し、前記段差を前記物質層と共に前記単結晶シリコン層のエピタキシャル成長時のシードとして、前記物質層上に前記単結晶シリコン層を形成する、請求項１に記載した電気光学装置の製造方法。
【請求項４】
画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを基板上に有する、電気光学装置用の駆動基板の製造方法において、
前記基板の一方の面上に、サファイア、スピネル構造体、フッ化カルシウム、フッ化
ストロンチウム、フッ化バリウム、リン化ボロン、酸化イットリウム及び酸化ジルコニ
ウムからなる群より選ばれた物質からなる物質層を形成する工程と、
この物質層を含む前記基板上に、シリコンを含有し、インジウム、ガリウム、スズ、
ビスマス、鉛、亜鉛、アンチモン及びアルミニウムからなる群より選ばれた少なくとも
１種からなる低融点金属の溶融液層を形成する工程と、
次いで冷却処理によって前記溶融液層の前記シリコンを前記物質層をシードとしてヘ
テロエピタキシャル成長させ、単結晶シリコン層を析出させる工程と、
この単結晶シリコン層に所定の処理を施して能動素子及び受動素子のうちの少なくと
も能動素子を形成する工程と
を有することを特徴とする、電気光学装置用の駆動基板の製造方法。
【請求項５】
前記単結晶シリコン層の析出後に、
この単結晶シリコン層に所定の処理を施してチャンネル領域、ソース領域及びドレイ
ン領域を形成する工程と、
前記チャンネル領域の上部にゲート部を有し、前記周辺駆動回路部の少なくとも一部
を構成するトップゲート型の第１の薄膜トランジスタを形成する工程と
を有する、請求項４に記載した電気光学装置用の駆動基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法に関し、特に絶縁基板上にヘテロエピタキシャル成長させた単結晶シリコン層を能動領域に用いるトップゲート型の薄膜絶縁ゲート型電界効果トランジスタ（以降、トップゲート型ＭＯＳＴＦＴと呼ぶ。尚、トップゲート型にはスタガー型とコプラナー型が含まれる。）と受動領域を有する液晶表示装置などに好適な方法に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置として、アモルファスシリコンをＴＦＴに用いた表示部と外付け駆動回路用ＩＣとを有するものや、固相成長法による多結晶シリコンをＴＦＴに用いた表示部と駆動回路との一体型（特開平６−２４２４３３号公報）、エキシマレーザーアニールを行った多結晶シリコンをＴＦＴに用いた表示部と駆動回路との一体型（特開平７−１３１０３０号公報）などが知られている。
【０００３】
【発明が解決しようとする課題】
しかし、上記した従来のアモルファスシリコンＴＦＴは、生産性は良いが、電子移動度は０．５〜１．０ｃｍ2 ／ｖ・ｓｅｃ前後と低いために、ｐチャンネルのＭＯＳＴＦＴ（以降、ｐＭＯＳＴＦＴと呼ぶ。）を作ることができない。従って、ｐＭＯＳＴＦＴを用いた周辺駆動部を表示部と同じガラス基板上に形成できないため、ドライバＩＣは外付けとなり、ＴＡＢ方式等により実装されるので、コストダウンが難しい。また、このために、高精細化には限界がある。更に、電子移動度は０．５〜１．０ｃｍ2 ／ｖ・ｓｅｃ前後と低いので、十分なオン電流がとれず、表示部に用いた場合、トランジスタサイズが必然的に大きくなり、画素の高開口率に不利である。
【０００４】
また、上記した従来の多結晶シリコンＴＦＴの電子移動度は７０〜１００ｃｍ2 ／ｖ・ｓｅｃで高精細化にも対応できるので、最近は駆動回路一体型の多結晶シリコンＴＦＴを用いたＬＣＤ（液晶表示装置）が注目されている。しかし、１５インチ以上の大型ＬＣＤの場合は、多結晶シリコンの電子移動度は７０〜１００ｃｍ2 ／ｖ・ｓｅｃであるため、駆動能力が不足し、結局、外付けの駆動回路用ＩＣが必要となっている。
【０００５】
また、固相成長法により成膜された多結晶シリコンを用いるＴＦＴでは、６００℃以上で十数時間のアニールと、約１０００℃の熱酸化によるゲートＳｉＯ2 の形成が必要なために、半導体製造装置を採用せざるを得ない。そのために、ウエーハサイズ８〜１２インチφが限界であり、高耐熱性で高価な石英ガラスの採用が余儀なくされ、コストダウンが難しい。従って、ＥＶＦやデータ／ＡＶプロジェクタ用途に限定されている。
【０００６】
更に、上記した従来のエキシマレーザーアニールによる多結晶シリコンＴＦＴでは、エキシマレーザー出力の安定性、生産性、大型化による装置価格の上昇、歩留／品質低下等の問題が山積している。
【０００７】
特に、１ｍ角等の大型ガラス基板になると、前記の問題が拡大し、ますます性能／品質向上とコストダウンが難しくなる。
【０００８】
本発明の目的は、特に周辺駆動回路部において、高い電子／正孔移動度の単結晶シリコン層を比較的低温でかつ均一に成膜して、高性能ドライバ内蔵のアクティブマトリクス基板と、これを用いた表示用薄膜半導体装置等の電気光学装置の製造を可能とし、高いスイッチング特性と低リーク電流を有するＬＤＤ構造（Lightly doped drain 構造) のｎチャンネルのＭＯＳＴＦＴ（以降、ｎＭＯＳＴＦＴと呼ぶ。）又はｐＭＯＳＴＦＴ又は高い駆動能力の相補型薄膜絶縁ゲート電界効果トランジスタ（以降、ｃＭＯＳＴＦＴと呼ぶ。）の表示部と、このｃＭＯＳＴＦＴ又はｎＭＯＳＴＦＴ又はｐＭＯＳＴＦＴ、或いはこれらの混在からなる周辺駆動回路とを一体化した構成を可能とし、高画質、高精細、狭額縁、高効率、大画面の表示パネルを実現することができ、しかも歪点が比較的低い大型のガラス基板であっても使用でき、生産性が高く、高価な製造設備が不要であってコストダウンが可能となり、更に、しきい値調整が容易であって低抵抗化による高速動作と大画面化を可能にすることにある。
【０００９】
【課題を解決するための手段】
即ち、本発明は、画素電極（例えばマトリクス状に配列された複数の画素電極：以下、同様）が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを第１の基板（即ち、駆動用の基板：以下、同様）上に有し、この第１の基板と第２の基板（即ち、対向基板：以下、同様）との間に液晶などの所定の光学材料を介在させてなる電気光学装置、及びこの電気光学装置用の駆動基板のそれぞれの製造方法において、
前記第１の基板の前記一方の面上に、単結晶シリコンと格子整合の良い後述の物質層
を形成する工程と、
この物質層を含む前記第１の基板上にシリコンを含有する後述の低融点金属の溶融液
層を形成する工程と、
次いで冷却処理（望ましくは徐冷処理）によって前記溶融液層の前記シリコンを前記
物質層をシードとしてヘテロエピタキシャル成長させ、単結晶シリコン層を析出させる
工程と、
この単結晶シリコン層に所定の処理を施して能動素子及び受動素子のうちの少なくと
も能動素子を形成する工程（例えば前記単結晶シリコン層の析出後に、この単結晶シリ
コン層に所定の処理を施してチャンネル領域、ソース領域及びドレイン領域を形成する
工程と、前記チャンネル領域の上部にゲート絶縁膜及びゲート電極からなるゲート部、
更にはソース及びドレイン電極を形成して、前記周辺駆動回路部の少なくとも一部を構
成するトップゲート型の第１の薄膜トランジスタ（特にＭＯＳＴＦＴ：以下、同様）を
能動素子として形成する工程とを行う工程、又は、抵抗、キャパシタンス、インダクタ
ンス等の受動素子を形成する工程）と
を有することを特徴とする、電気光学装置、及びこの電気光学装置用の駆動基板の製造方法に係るものである。なお、本発明において、上記能動素子は薄膜トランジスタやその他のダイオード等の素子を含む概念であり、上記受動素子は抵抗などを含む概念である（以下、同様）。その代表例としての薄膜トランジスタとは、電界効果トランジスタ（ＦＥＴ）（これにはＭＯＳ型と接合型があるが、いずれでもよい。）とバイポーラトランジスタとがあるが、本発明はいずれのトランジスタにも適用できる（以下、同様）。また、上記受動素子は抵抗、インダクタンス、キャパシタンス等を含む概念であり、例えばシリコンナイトライド（以後ＳｉＮと呼ぶ。）等の高誘電体膜を低抵抗化した前記単結晶シリコン層（電極）で挟み込んで形成したキャパシタンスがある。
【００１０】
本発明によれば、特に単結晶シリコンと格子整合の良い上記物質層（例えば結晶性サファイア膜）をシードにして、シリコン等を溶解した低融点金属の溶融液から、ヘテロエピタキシャル成長で単結晶シリコン薄膜などの単結晶半導体薄膜を形成し、このエピタキシャル成長層をアクティブマトリクス基板などの駆動基板の周辺駆動回路のトップゲート型ＭＯＳＴＦＴや表示部−周辺駆動回路一体型のＬＣＤなどの電気光学装置の周辺駆動回路のトップゲート型ＭＯＳＴＦＴなどの能動素子や、抵抗、インダクタンス、キャパシタンス等の受動素子のうちの少なくとも能動素子に用いているので、次の（Ａ）〜（Ｇ）に示す顕著な作用効果を得ることができる。
【００１１】
（Ａ）単結晶シリコンと格子整合の良い物質層（例えば結晶性サファイア膜）を基板上に形成し、その物質層をシードとしてヘテロエピタキシャル成長させることにより、５４０ｃｍ2 ／ｖ・ｓｅｃ以上の高い電子移動度の単結晶シリコン薄膜の如き単結晶半導体層が得られるので、高性能ドライバ内蔵の表示用薄膜半導体装置などの電気光学装置の製造が可能となる。
【００１２】
（Ｂ）特にこの単結晶シリコン層は、従来のアモルファスシリコン層や多結晶シリコン層に比べて、単結晶シリコン基板並の高い電子及び正孔移動度を示すので、これによる単結晶シリコントップゲート型ＭＯＳＴＦＴは、高いスイッチング特性〔望ましくは更に、電界強度を緩和して低リーク電流化するＬＤＤ(Lightly doped drain) 構造〕を有するｎＭＯＳ又はｐＭＯＳＴＦＴ又はｃＭＯＳＴＦＴからなる表示部と、高い駆動能力のｃＭＯＳ、又はｎＭＯＳ、ｐＭＯＳＴＦＴ又はこれらの混在からなる周辺駆動回路部とを一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、大画面の表示パネルが実現する。特に、多結晶シリコンではＬＣＤ用ＴＦＴとして、高い正孔移動度のｐＭＯＳＴＦＴは形成し難いが、本発明による単結晶シリコン層は正孔でも十分に高い移動度を示すため、電子と正孔をそれぞれ単独でも、或いは双方を組み合せて駆動する周辺駆動回路を作製でき、これをｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳのＬＤＤ構造の表示部用ＴＦＴと一体化したパネルを実現できる。また、小型〜中型パネルの場合には、周辺の一対の垂直駆動回路の一方を省略できる可能性がある。
【００１３】
（Ｃ）そして、上記した物質層をヘテロエピタキシャル成長のシードとして用い、かつこの物質層上において、上記した低融点金属の溶融液を低温（例えば３５０℃）で調製し、それより少し高いだけの温度に加熱した基板上に塗布などの方法で形成できるから、比較的低温（例えば３００〜４００℃）でシリコン単結晶膜を均一に形成することができる。
【００１４】
（Ｄ）固相成長法の場合のような中温で長時間（約６００℃、十数時間）のアニールや、エキシマレーザーアニールが不要となるから、生産性が高く、高価な製造設備が不要でコストダウンが可能となる。
【００１５】
（Ｅ）このヘテロエピタキシャル成長では、結晶性サファイア膜等の物質層の結晶性、溶融液の組成比、溶融液温度、基板の加熱温度、冷却速度等の調整により広範囲のＰ型不純物濃度と高移動度の単結晶シリコン層が容易に得られるので、Ｖｔｈ（しきい値）調整が容易であり、低抵抗化による高速動作が可能である。
【００１６】
（Ｆ）また、シリコン含有低融点金属溶融液層に、３族又は５族の不純物元素（ボロン、リン、アンチモン、ひ素、ビスマス、アルミニウムなど）を別途適量ドープしておけば、ヘテロエピタキシャル成長による単結晶シリコン薄膜の不純物種及び／又はその濃度、即ちＰ型／Ｎ型等の導電型及び／又はキャリア濃度を任意に制御することができる。
【００１７】
（Ｇ）結晶性サファイア膜などの上記物質層は、様々な原子の拡散バリアになるため、ガラス基板からの不純物の拡散を抑制することができる。
【００１８】
【発明の実施の形態】
本発明においては、前記単結晶シリコン層に所定の処理を施してチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部にゲート部を有するトップゲート型の第１の薄膜トランジスタが前記周辺駆動回路部の少なくとも一部を構成するのがよい。
【００１９】
そして、前記第１の基板として絶縁基板が用いられ、前記物質層がサファイア（Ａｌ2 Ｏ3 ）、スピネル構造体（例えばＭｇＯ・Ａｌ2 Ｏ3 ）、フッ化カルシウム（ＣａＦ2 ）、フッ化ストロンチウム（ＳｒＦ2 ）、フッ化バリウム（ＢａＦ2 ）、リン化ボロン（ＢＰ）、酸化イットリウム（（Ｙ2 Ｏ3 ）m ）及び酸化ジルコニウム（（ＺｒＯ2 ）1 -m）等からなる群より選ばれた物質で形成されているのがよい。
【００２０】
このような物質層上において、シリコンを例えば２．０重量％〜０．００５重量％、例えば１重量％含有する低融点金属の溶融液を加熱された絶縁基板に塗布し、所定時間（数分〜数１０分）保持した後、前記冷却処理を行うのがよい。これによって、厚さ数μｍ〜０．００５μｍ、例えば１μｍの単結晶シリコン膜を得ることができる。
【００２１】
また、前記基板として絶縁基板、例えばガラス基板、耐熱性有機基板を使用し、前記低融点金属としてインジウム、ガリウム、スズ、ビスマス、鉛、亜鉛、アンチモン及びアルミニウムからなる群より選ばれた少なくとも１種を使用することができる。
【００２２】
この場合、前記低融点金属としてインジウムを使用するときには前記溶融液を８５０〜１１００℃、望ましくは９００〜９５０℃に加熱された前記絶縁基板に塗布し、前記低融点金属としてインジウム・ガリウム又はガリウムを使用するときには前記溶融液を３００〜１１００℃、望ましくは３５０〜６００℃又は４００〜１１００℃、望ましくは４２０〜６００℃に加熱された前記絶縁基板に塗布することができる。基板の加熱は、電気炉やランプ等を用いて基板全体を均一に加熱する方法の他、光レーザー、電子ビーム等によって、所定の場所のみを局部的に加熱する方法も可能である。
【００２３】
このようにシリコンを含有する低融点金属は、図１０に示す状態図から明らかなように、低融点金属の割合に応じて融点が低下する。インジウムを用いるときには、シリコンを含有（例えば１重量％含有）するインジウム溶融液層を８５０〜１１００℃の基板温度で形成するのは、１０００℃程度までは基板として石英板ガラスを使用でき、１１００℃〜８５０℃まではそれよりも耐熱性が低いガラス、例えば結晶化ガラスでも使用できることになる。ガリウムを用いるときにも、上記と同様の理由から、シリコンを含有（例えば１重量％含有）するガリウム溶融液層を４００〜１１００℃の基板温度で形成することができる。
【００２４】
後者の場合（インジウム・ガリウム・シリコン又はガリウム・シリコンの場合）、基板として、比較的歪点の低いガラス基板や耐熱性有機基板を用い得るので、大型ガラス基板（例えば１ｍ2 以上）上に半導体結晶層を作成することが可能であるが、このような基板は、安価で、薄板化が容易であり、長尺ロール化されたガラス板を作製できる。これを用いて、長尺ロール化ガラス板や耐熱性有機基板上に、上記手法により、ヘテロエピタキシャル成長による単結晶シリコン薄膜を連続して又は非連続に作製することができる。
【００２５】
上記の溶融液塗布式では一定時間（数分〜数十分）保持した後に徐冷するが、この他にも、ガラス基板を上記溶液に浸して、一定時間（数分〜数十分）保持した後、徐々に引き上げるディッピング方式や、溶融液中又は表面を適切な速度で移動させて徐冷するフローティング方式でもよい。溶融液の組成、温度、引き上げ速度によって、ヘテロエピタキシャル成長層の厚さやキャリア不純物濃度を制御することができる。塗布式、ディッピング方式、フローティング方式等は、基板を連続又は断続送りして処理できるため、量産性も向上する。
【００２６】
上記のように、歪点が低いガラスの上層へは、このガラス内部から、その構成元素が拡散し易いので、これを抑える目的で、拡散バリア層の薄膜（例えばシリコンナイトライド（ＳｉＮ）：厚さ５０〜２００ｎｍ程度）などの膜を形成するのがよい。従ってこの場合、拡散バリア層上に前記多結晶又はアモルファスシリコン層又はシリコン含有の低融点金属層を形成する。
【００２７】
上記したシリコンを溶かした低融点金属から、徐冷によって、上記物質層をシードとしてヘテロエピタキシャル成長により前記単結晶シリコン層を析出させた後に、この上の前記低融点金属の層を塩酸などで溶解除去し、しかる後に前記単結晶シリコン層に所定の処理を施して能動素子と受動素子を作製することができる。
【００２８】
このように、徐冷後に単結晶シリコン層の上に析出したインジウムなどの低融点金属薄膜は塩酸等を用いて溶解除去するが、インジウム等はシリコン層中に微量（１０16ａｔｏｍｓ／ｃｃ程度）しか残留しないよう作成できるので、作成直後はＰ型の単結晶シリコン薄膜の半導体が作成される。従って、これはｎＭＯＳＴＦＴの作製にとって都合が良い。しかし、適量のリン原子などのＮ型不純物を全面又は選択的にイオン注入することによって、全面又は選択的にＮ型の単結晶シリコン薄膜を作成することができるので、ｐＭＯＳＴＦＴも作成することができる。このため、ｃＭＯＳＴＦＴも作成できることになる。多結晶又はアモルファスシリコン又はシリコン含有低融点金属層の成膜時に、溶解度が大きい３族又は５族の不純物元素（ボロン、リン、アンチモン、ひ素、ビスマスなど）を別途適量ドープしておけば、成長するシリコンエピタキシャル成長層の不純物種及び／又はその濃度、即ち、Ｐ型／Ｎ型及び／又はキャリア濃度を任意に制御することができる。
【００２９】
このように、基板上にヘテロエピタキシャル成長した前記単結晶シリコン層を周辺駆動回路の少なくとも一部を構成するトップゲート型ＭＯＳＴＦＴのチャンネル領域、ソース領域及びドレイン領域に適用し、これら各領域の不純物種及び／又はその濃度を制御することができる。
【００３０】
前記周辺駆動回路部及び前記表示部の薄膜トランジスタがｎチャンネル型、ｐチャンネル型又は相補型の絶縁ゲート電界効果トランジスタを構成し、例えば相補型とｎチャンネル型との組、相補型とｐチャンネル型との組、又は相補型とｎチャンネル型とｐチャンネル型との組からなっていてよい。また、前記周辺駆動回路部及び／又は前記表示部の薄膜トランジスタの少なくとも一部がＬＤＤ（Lightly doped drain)構造を有しているのがよい。なお、ＬＤＤ構造は、ゲート−ドレイン間のみならず、ゲート−ソース間にも、又はゲート−ソース間及びゲート−ドレイン間の両方に設けてもよい（これをダブルＬＤＤと呼ぶ）。
【００３１】
特に、前記ＭＯＳＴＦＴは表示部では、ｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳのＬＤＤ型ＴＦＴを構成し、また周辺駆動回路部では、ｃＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在を構成しているのがよい。
【００３２】
本発明においては、前記基板及び／又はその上の膜に段差を設け、この段差を断面において底面に対し側面が直角状若しくは下端側へ望ましくは９０°以下の底角をなすように傾斜状となるような凹部として、絶縁基板又はその上のＳｉＮなどの膜（或いはこれらの双方）に形成するのがよい。この段差は前記単結晶シリコン層のヘテロエピタキシャル成長時のシードとなり、単結晶シリコン膜の結晶性を高め、その成長を促進させる作用があると思われる。この段差は、前記能動素子、例えば薄膜トランジスタの前記チャンネル領域、前記ソース領域及び前記ドレイン領域で形成される素子領域の少なくとも一辺に沿って形成するのがよい。また、前記受動素子、例えば抵抗が形成される素子領域の少なくとも一辺に沿って形成されているのがよい。
【００３３】
この場合、前記基板としての絶縁基板上に、前記ヘテロエピタキシャル成長のシードとなり、単結晶シリコン膜の結晶性を高め、その成長を促進する作用がある上記した如き所定形状の段差を所定位置に形成し、この段差を含む前記絶縁基板上に前記物質層を形成することができる。
【００３４】
或いは、前記物質層に上記と同様な所定形状の段差を形成し、この段差を含む前記物質層上に前記単結晶シリコン層を形成することができる。
【００３５】
これらの場合、上記物質層に加え、上記段差もヘテロエピタキシャル成長のシードとして作用するため、より結晶性の高い単結晶シリコン層を形成でき、その成長を促進することができる。
【００３６】
前記ＭＯＳＴＦＴの如き第１の薄膜トランジスタを前記段差による基板凹部内に設けてよいが、凹部外の凹部付近、或いはこれらの双方において基板上に設けてもよい。前記段差はリアクティブイオンエッチングなどのドライエッチングによって形成してよい。
【００３７】
この場合、前記第１の基板の一方の面上に上記の段差を形成し、この段差を含む前記基板上に結晶性サファイア膜と単結晶、多結晶又はアモルファスシリコン層を形成し、前記第２の薄膜トランジスタを、前記単結晶、多結晶又はアモルファスシリコン層をチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型としてよい。
【００３８】
この場合も、断面において底面に対し側面が直角状若しくは下端側へ望ましくは９０°以下の底角をなすように傾斜状となるような凹部として上記と同様の前記段差を形成し、この段差を前記単結晶シリコン層のヘテロエピタキシャル成長時のシードとし、成長速度の向上及び結晶性を高める役割をさせる。
【００３９】
前記第２の薄膜トランジスタは、前記第１の基板及び／又はその上の膜に形成した前記段差による基板凹部内及び／又は外に設け、前記第１の薄膜トランジスタと同様にヘテロエピタキシャル成長による単結晶シリコン層を用いて、そのソース、ドレイン、チャンネルの各領域を形成してよい。
【００４０】
この第２の薄膜トランジスタでも、上記したと同様、前記単結晶、多結晶又はアモルファスシリコン層の３族又は５族の不純物種及び／又はその濃度を制御したり、前記段差を、前記第２の薄膜トランジスタの前記チャンネル領域、前記ソース領域及び前記ドレイン領域で形成される素子領域の少なくとも一辺に沿って形成してよい。また、前記単結晶、多結晶又はアモルファスシリコン層下のゲート電極をその側端部にて台形状にするのがよい。前記第１の基板と前記単結晶、多結晶又はアモルファスシリコン層との間に拡散バリア層を設けてよい。
【００４１】
前記第１及び／又は第２の薄膜トランジスタのソース又はドレイン電極を前記段差を含む領域上に形成するのがよい。
【００４２】
前記第１の薄膜トランジスタを、チャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の中から選ばれた少なくともトップゲート型とし、かつ、表示部において画素電極をスイッチングするスイッチング素子を、前記トップゲート型、前記ボトムゲート型又は前記デュアルゲート型の第２の薄膜トランジスタとしてよい。
【００４３】
この場合、チャンネル領域の下部に設けられたゲート電極を耐熱性材料で形成したり、前記第２の薄膜トランジスタの上部ゲート電極と前記第１の薄膜トランジスタのゲート電極とを共通の材料で形成してよい。
【００４４】
前記周辺駆動回路部において、前記第１の薄膜トランジスタ以外に、多結晶又はアモルファスシリコン層をチャンネル領域とし、このチャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の薄膜トランジスタ、或いは前記単結晶シリコン層又は多結晶シリコン層又はアモルファスシリコン層を用いたダイオード、抵抗、キャパシタンス、インダクタンス素子などを設けてよい。
【００４５】
前記周辺駆動回路部及び／又は前記表示部の薄膜トランジスタを、シングルゲート又はマルチゲートに構成してよい。
【００４６】
前記周辺駆動回路部及び／又は前記表示部のｎ又はｐチャンネル型の薄膜トランジスタがデュアルゲート型であるときには、上部又は下部ゲート電極を電気的にオープンとするか或いは任意の負電圧（ｎチャンネル型の場合）又は正電圧（ｐチャンネル型の場合）を印加し、ボトムゲート型又はトップゲート型の薄膜トランジスタとして動作するのがよい。
【００４７】
前記周辺駆動回路部の薄膜トランジスタをｎチャンネル型、ｐチャンネル型又は相補型の前記第１の薄膜トランジスタとし、前記表示部の薄膜トランジスタを、単結晶シリコン層をチャンネル領域とするときはｎチャンネル型、ｐチャンネル型又は相補型であり、多結晶シリコン層をチャンネル領域とするときにはｎチャンネル型、ｐチャンネル型又は相補型とし、アモルファスシリコン層をチャンネル領域とするときにはｎチャンネル型、ｐチャンネル型又は相補型としてよい。
【００４８】
本発明において、前記単結晶シリコン層の成長後、この単結晶シリコン層上にゲート絶縁膜とゲート電極とからなる上部ゲート部を形成し、この上部ゲート部をマスクとして前記単結晶シリコン層に３族又は５族の不純物元素を導入して前記チャンネル領域、前記ソース領域及び前記ドレイン領域を形成してよい。
【００４９】
また、前記第２の薄膜トランジスタがボトムゲート型又はデュアルゲート型であるときは、前記チャンネル領域の下部に耐熱性材料からなる下部ゲート電極を設け、このゲート電極上にゲート絶縁膜を形成して下部ゲート部を形成した後、前記段差の形成工程を含めて前記第１の薄膜トランジスタと共通の工程を経て前記第２の薄膜トランジスタを形成することができる。この場合、前記第２の薄膜トランジスタの上部ゲート電極と前記第１の薄膜トランジスタのゲート電極とを共通の材料で形成することができる。
【００５０】
また、前記下部ゲート部上に前記単結晶シリコン層を形成した後、この単結晶シリコン層に３族又は５族の不純物元素を導入し、ソース及びドレイン領域を形成した後に、活性化処理を行うことができる。
【００５１】
また、前記単結晶シリコン層の形成後にレジストをマスクとして前記第１及び第２の薄膜トランジスタの各ソース及びドレイン領域を前記不純物元素のイオン注入で形成し、このイオン注入後に前記活性化処理を行い、ゲート絶縁膜の形成後に、前記第１の薄膜トランジスタのゲート電極と、必要あれば前記第２の薄膜トランジスタの上部ゲート電極とを形成してよい。
【００５２】
前記薄膜トランジスタがトップゲート型のとき、前記単結晶シリコン層の形成後にレジストをマスクとして前記第１及び第２の薄膜トランジスタの各ソース及びドレイン領域を前記不純物元素のイオン注入で形成し、このイオン注入後に活性化処理を行い、しかる後に前記第１及び第２の薄膜トランジスタのゲート絶縁膜とゲート電極とからなる各ゲート部を形成することができる。
【００５３】
或いは、前記薄膜トランジスタがトップゲート型のとき、前記単結晶シリコン層の形成後に前記第１及び第２の薄膜トランジスタの各ゲート絶縁膜と耐熱性材料からなる各ゲート電極とを形成して各ゲート部を形成し、これらのゲート部をマスクとして各ソース及びドレイン領域を前記不純物元素のイオン注入で形成し、このイオン注入後に活性化処理を行ってもよい。
【００５４】
また、前記ＬＤＤ構造を形成する際に用いたレジストマスクを残して、これを覆うレジストマスクを用いてソース領域及びドレイン領域形成用のイオン注入を行うことができる。
【００５５】
また、前記基板を光学的に不透明又は透明とし、反射型、又は透過型の表示部用画素電極を設けてよい。
【００５６】
前記表示部が前記画素電極とカラーフィルタ層との積層構造を有していると、表示アレイ部上にカラーフィルタを作り込むことにより、表示パネルの開口率、輝度等の改善をはじめ、カラーフィルタ基板の省略、生産性改善等によるコストダウンが実現する。
【００５７】
この場合、前記画素電極が反射電極であるときは、樹脂膜に最適な反射特性と視野角特性を得るための凹凸を形成し、この上に画素電極を設け、また前記画素電極が透明電極であるときは、透明平坦化膜によって表面を平坦化し、この平坦化面上に画素電極を設けるのがよい。
【００５８】
前記表示部は、前記ＭＯＳＴＦＴによる駆動で発光又は調光を行うように構成し、例えば液晶表示装置（ＬＣＤ）、エレクトロルミネセンス表示装置（ＥＬ）又は電界放出型表示装置（ＦＥＤ）、発光ポリマー表示装置（ＬＥＰＤ）、発光ダイオード表示装置（ＬＥＤ）などとして構成してよい。この場合、前記表示部に複数の前記画素電極をマトリクス状に配列し、これらの画素電極のそれぞれに前記スイッチング素子を接続してよい。
【００５９】
次に、本発明を好ましい実施の形態について更に詳細に説明する。
【００６０】
＜第１の実施の形態＞
図１〜図１２は、本発明の第１の実施の形態を示すものである。
【００６１】
本実施の形態は、耐熱性基板に設けた上述した段差（凹部）を含む面上に、上述した物質層（例えば結晶性サファイア膜）を形成し、この物質層をシードとしてインジウム・シリコン溶融液から単結晶シリコン層を高温ヘテロエピタキシャル成長させ、これを用いてトップゲート型ＭＯＳＴＦＴを構成したアクティブマトリクス反射型液晶表示装置（ＬＣＤ）に関するものである。まず、この反射型ＬＣＤの全体のレイアウトを図１１〜図１３について説明する。
【００６２】
図１１に示すように、このアクティブマトリクス反射型ＬＣＤは、主基板１（これはアクティブマトリクス基板を構成する。）と対向基板３２とをスペーサ（図示せず）を介して貼り合わせたフラットパネル構造からなり、両基板１−３２間に液晶（ここでは図示せず）が封入されている。主基板１の表面には、マトリクス状に配列した画素電極２９（又は４１）と、この画素電極を駆動するスイッチング素子とからなる表示部、及びこの表示部に接続される周辺駆動回路部とが設けられている。
【００６３】
表示部のスイッチング素子は、本発明に基づくｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳでＬＤＤ構造のトップゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回路部にも、回路要素として、本発明に基づくトップゲート型ＭＯＳＴＦＴのｃＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在が形成されている。なお、一方の周辺駆動回路部はデータ信号を供給して各画素のＴＦＴを水平ライン毎に駆動する水平駆動回路であり、また他方の周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン毎に駆動する垂直駆動回路であり、通常は表示部の両辺にそれぞれ設けられる。これらの駆動回路は、点順次アナログ方式、線順次デジタル方式のいずれも構成できる。
【００６４】
図１２に示すように、直交するゲートバスラインとデータバスラインの交差部に上記のＴＦＴが配置され、このＴＦＴを介して液晶容量（ＣLC）に画像情報を書き込み、次の情報がくるまで電荷を保持する。この場合、ＴＦＴのチャンネル抵抗だけで保持させるには十分ではないので、それを補うため液晶容量と並列に蓄積容量（補助容量）（ＣS ）を付加し、リーク電流による液晶電圧の低下を補ってよい。こうしたＬＣＤ用ＴＦＴでは、画素部（表示部）に使用するＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性とでは要求性能が異なり、特に画素部のＴＦＴではオフ電流の制御、オン電流の確保が重要な問題となる。このため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設けることによって、ゲート−ドレイン間に電界がかかりにくい構造としてチャンネル領域にかかる実効的な電界を低減させ、オフ電流を低減し、特性の変化も小さくできる。しかし、プロセス的には複雑になり、素子サイズも大きくなり、かつオン電流が低下するなどの問題も発生するため、それぞれの使用目的に合わせた最適設計が必要である。
【００６５】
なお、使用可能な液晶としては、ＴＮ液晶（アクティブマトリクス駆動のＴＮモードに用いられるネマチック液晶）をはじめ、ＳＴＮ（スーパーツイステッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型液晶）等の各種モード用の液晶を採用してよい。
【００６６】
また、図１３について周辺駆動回路の回路方式とその駆動方法の概略を述べる。駆動回路はゲート側駆動回路とデータ側駆動回路に分けられ、ゲート側、データ側ともにシフトレジスタを構成する必要がある。シフトレジスタは一般的に、ｐＭＯＳＴＦＴとｎＭＯＳＴＦＴの両方を使用したもの（いわゆるＣＭＯＳ回路）やいずれか一方のＭＯＳＴＦＴのみを使用したものがあるが、動作速度、信頼性、低消費電力の面でｃＭＯＳＴＦＴ又はＣＭＯＳ回路が一般的である。
【００６７】
走査側駆動回路はシフトレジスタとバッファから構成されており、水平走査期間と同期したパルスをシフトレジスタから各ラインに送る。一方、データ側駆動回路は点順次方式と線順次方式の二つの駆動方法があり、図示した点順次方式では回路の構成は比較的簡単であって、表示信号をアナログスイッチを通してシフトレジスタで制御しながら直接に各画素に書き込む。各画素に一水平走査時間内に順次書き込む（図中のＲ、Ｇ、Ｂは各色毎に画素を概略的に示している）。
【００６８】
次に、図１〜図９について、本実施の形態によるアクティブマトリクス反射型ＬＣＤをその製造工程に従って説明する。但し、図１〜図６において、各図の左側は表示部の製造工程、右側は周辺駆動回路部の製造工程を示す。
【００６９】
まず、図１の（１）に示すように、石英ガラス、透明性結晶化ガラスなどの絶縁基板１の一主面において、少なくともＴＦＴ形成領域に、フォトレジスト２を所定パターンに形成し、これをマスクとして例えばＣＦ4 プラズマのＦ+ イオン３を照射し、リアクティブイオンエッチング（ＲＩＥ）などの汎用フォトリソグラフィ及びエッチング（フォトエッチング）によって基板１に段差４を適当な形状及び寸法で複数個形成する。
【００７０】
この場合、絶縁基板１として石英ガラス、透明性結晶化ガラス、セラミック等（但し、後述の透過型ＬＣＤでは、不透明のセラミック基板や低透明性の結晶化ガラスは使用できない。）の高耐熱性基板（８〜１２インチφ、７００〜８００μｍ厚）が使用可能である。また、段差４は、後述の単結晶シリコンのエピタキシャル成長時のシードとなるものであって、深さｄ０．１〜０．４μｍ、幅ｗ２〜１０μｍ、長さ（紙面垂直方向）１０〜２０μｍであってよく、底辺と側面のなす角（底角）は直角とする。なお、基板１の表面には、ガラス基板からのＮａイオンなどの拡散防止のため、ＳｉＮ膜（例えば５０〜２００ｎｍ厚）と必要に応じてシリコン酸化膜（以後ＳｉＯ2 膜と呼ぶ。）（例えば約１００ｎｍ厚）を予め連続形成してよい。
【００７１】
次いで、図１の（２）に示すように、フォトレジスト２の除去後に、絶縁基板１の一主面において、段差４を含む少なくともＴＦＴ形成領域に、結晶性サファイア膜（厚さ２０〜２００ｎｍ）５０を形成する。この結晶性サファイア膜５０は、高密度プラズマＣＶＤ法や、触媒ＣＶＤ法（特開昭６３−４０３１４号公報参照）等により、トリメチルアルミニウムガスなどを酸化性ガス（酸素・水分）で酸化し、結晶化させて作成する。絶縁基板１として高耐熱性ガラス基板（８〜１２インチφ、７００〜８００μｍ厚）が使用可能である。
【００７２】
次いで、図１の（３）に示すように、段差４を含む結晶性サファイア膜５０上の全面において、シリコンを約１重量％含有するシリコン・インジウム溶融液６を、９００〜９３０℃に加熱された基板１上に塗布する。或いは、溶融液中に基板１をディッピングするか、或いは、溶融液表面を徐々に移動させてフローティングさせる方法や、噴流式、超音波作用下での接触方式も可能である。
【００７３】
次いで、基板１を数分〜数１０分間保持した後、徐々に冷却する（ディッピングの場合は徐々に引き上げる）ことによって、インジウムに溶解していたシリコンは、結晶性サファイア膜５０（更には段差４の底辺の角部）をシード（種）として図２の（４）に示すようにヘテロエピタキシャル成長し、厚さ例えば０．１μｍ程度のＰ型単結晶シリコン層７として析出する。ディッピング法及びフローティング法では、溶融液組成、温度、引き上げ速度などの管理が容易であり、エピタキシャル成長層の厚みやＰ型キャリア不純物濃度を容易にコントロールできる。
【００７４】
上記のようにして堆積した単結晶シリコン層７は結晶性サファイア膜５０が単結晶シリコンと良好な格子整合を示すために、例えば（１００）面が基板上にヘテロエピタキシャル成長する。この場合、段差４もグラフォエピタキシャル成長と称される公知の現象を加味したヘテロエピタキシャル成長に寄与し、より結晶性の高い単結晶シリコン層７が得られる。これについては、図８に示すように、非晶質基板（ガラス）１に上記の段差４の如き垂直な壁を作り、この上にエピタキシー層を形成すると、図８（ａ）のようなランダムな面方位であったものが図８（ｂ）のように（１００）面が段差４の面に沿って結晶成長する。この単結晶粒の大きさは、温度・時間に比例して大きくなるが、温度・時間を低く、短くする時は、上記段差の間隔を短くしなければならない。また、上記段差の形状を図９（ａ）〜（ｆ）のように種々に変えることによって、成長層の結晶方位を制御することができる。ＭＯＳトランジスタを作成する場合は、（１００）面が最も多く採用されている。要するに、段差４の断面形状は、底辺角部の角度（底角）が直角をはじめ、上端から下端にかけて内向き又は外向きに傾斜していてもよく、結晶成長が生じ易い特定方向の面を有していればよい。段差４の底角は通常は直角又は９０°以下が望ましく、その底面の角部は僅かな曲率を有しているのがよい。
【００７５】
こうして、ヘテロエピタキシャル成長によって基板１上に単結晶シリコン層７を析出させた後、図２の（５）のように、表面側に析出したインジウム膜６Ａを塩酸、硫酸などのよって溶解除去（この際、低級シリコン酸化膜が生成しないように後処理）し、単結晶シリコン層７をチャンネル領域とするトップゲート型ＭＯＳＴＦＴの作製を行う。
【００７６】
まず、上記のヘテロエピタキシャル成長による単結晶シリコン層７はインジウムの含有によってＰ型化しているが、そのＰ型不純物濃度はばらついているので、ｐチャンネルＭＯＳＴＦＴ部をフォトレジスト（図示せず）でマスクし、Ｐ型不純物イオン（例えばＢ+ ）を１０ｋＶで２．７×１０11ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピングし、比抵抗を調整する。また、図２の（６）に示すように、ｐＭＯＳＴＦＴ形成領域の不純物濃度制御のため、ｎＭＯＳＴＦＴ部をフォトレジスト６０でマスクし、Ｎ型不純物イオン（例えばＰ+ ）６５を１０ｋＶで１×１０11ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピングし、Ｎ型ウエル７Ａを形成する。
【００７７】
次いで、図３の（７）に示すように、単結晶シリコン層７の全面上に、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等でＳｉＯ2 （約２００ｎｍ厚）とＳｉＮ（約１００ｎｍ厚）をこの順に連続形成してゲート絶縁膜８を形成し、更に、モリブデン・タンタル（Ｍｏ・Ｔａ）合金のスパッタ膜９（５００〜６００ｎｍ厚）を形成する。
【００７８】
次いで、図３の（８）に示すように、汎用のフォトリソグラフィ技術により、表示領域のＴＦＴ部と、周辺駆動領域のＴＦＴ部とのそれぞれの段差領域（凹部内）にフォトレジストパターン１０を形成し、連続したエッチングにより、（Ｍｏ・Ｔａ）合金のゲート電極１１とゲート絶縁膜（ＳｉＮ／ＳｉＯ2 ）１２とを形成し、単結晶シリコン層７を露出させる。（Ｍｏ・Ｔａ）合金膜９は酸系エッチング液、ＳｉＮはＣＦ4 ガスのプラズマエッチング、ＳｉＯ2 はフッ酸系エッチング液で処理する。
【００７９】
次いで、図３の（９）に示すように、周辺駆動領域のｎＭＯＳ及びｐＭＯＳＴＦＴ全部と、表示領域のｎＭＯＳＴＦＴのゲート部をフォトレジスト１３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４を例えば２０ｋＶで５×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、Ｎ- 型層からなるＬＤＤ部１５を自己整合的（セルフアライン）に形成する。
【００８０】
次いで、図４の（１０）に示すように、周辺駆動領域のｐＭＯＳＴＦＴ全部と、周辺駆動領域のｎＭＯＳＴＦＴのゲート部と、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部とをフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７を例えば２０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９とＬＤＤ部１５とを形成する。
【００８１】
次いで、図４の（１１）に示すように、周辺駆動領域のｎＭＯＳＴＦＴ及び表示領域のｎＭＯＳＴＦＴの全部とｐＭＯＳＴＦＴのゲート部をフォトレジスト２０でカバーし、露出した領域にボロンイオン２１を例えば１０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）してｐＭＯＳＴＦＴのＰ+ 層のソース部２２及びドレイン部２３を形成する。なお、この作業は、ｎＭＯＳ周辺駆動回路の場合はｐＭＯＳＴＦＴが無いので、不要な作業である。
【００８２】
次いで、図４の（１２）に示すように、ＴＦＴ、ダイオードなどの能動素子部や、抵抗、インダクタンスなどの受動素子部をアイランド化するため、フォトレジスト２４を設け、周辺駆動領域及び表示領域のすべての能動素子部及び受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で除去する。エッチング液はフッ酸系である。
【００８３】
次いで、図５の（１３）に示すように、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＳｉＯ2 膜（約２００ｎｍ厚）及びリンシリケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの順に全面に連続形成して保護膜２５を形成する。
【００８４】
そして、この状態で単結晶シリコン層を活性化処理する。この活性化においてハロゲン等のランプアニール条件は約１０００℃、約１０秒程度であり、これに耐えるゲート電極材が必要であるが、高融点のＭｏ・Ｔａ合金は適している。このゲート電極材は従って、ゲート部のみならず配線として広範囲に亘って引き廻して設けることができる。なお、ここでは高価なエキシマレーザーアニールは使用しないが、仮に利用するとすれば、その条件はＸｅＣｌ（３０８ｎｍ波長）で全面、又は能動素子部及び受動素子部のみの選択的な９０％以上のオーバーラップスキャンニングが望ましい。
【００８５】
次いで、図５の（１４）に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース／ドレイン部、及び表示用ＴＦＴのソース部のコンタクト用窓開けを行う。
【００８６】
そして、全面に５００〜６００ｎｍ厚のアルミニウム又はアルミニウム合金、例えば１％Ｓｉ入りアルミニウム又は１〜２％銅入りアルミニウム、銅等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのＴＦＴのソース電極２６と周辺駆動回路部のドレイン電極２７を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス（Ｎ2 ＋Ｈ2 ）中、約４００℃／１ｈで、シンター処理する。
【００８７】
次いで、図５の（１５）に示すように、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁膜３６を全面に形成する。次いで、表示用ＴＦＴのドレイン部のコンタクト用窓開けを行う。なお、画素部のＳｉＯ2 、ＰＳＧ及びＳｉＮ膜は除去する必要はない。
【００８８】
反射型液晶表示装置の基本的要件としては、液晶パネルの内部に入射光を反射させる機能と散乱させる機能を合わせ持たなければならない。これは、ディスプレイに対する観察者の方向はほぼ決まっているが、入射光の方向が一義的に決められないためである。このため、任意の方向に点光源が存在することを想定して反射板の設計を行う必要がある。そこで、図６の（１６）に示すように、全面に、スピンコート等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、図６の（１７）に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るための凹凸形状パターンを形成し、リフローさせて凹凸粗面２８Ａからなる反射面下部を形成する。同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂窓開けを行う。
【００８９】
次いで、図６の（１８）に示すように、全面に４００〜５００ｎｍ厚のアルミニウム又は１％Ｓｉ入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜等を除去し、表示用ＴＦＴのドレイン部１９と接続した凹凸形状のアルミニウム等の反射部２９を形成する。これは表示用の画素電極として用いられる。その後に、フォーミングガス中、約３００℃／１ｈでシンター処理し、コンタクトを十分にする。尚、反射率を高めるために、アルミニウム系に代えて銀又は銀合金を使用してもよい。
【００９０】
以上のようにして、段差４を含む結晶性サファイア膜５０を高温ヘテロエピタキシャル成長のシードとして単結晶シリコン層７を形成し、この単結晶シリコン層７を用いた表示部及び周辺駆動回路部にそれぞれ、トップゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【００９１】
次に、このアクティブマトリクス基板（駆動基板）３０を用いて、反射型液晶表示装置（ＬＣＤ）を製造する方法を図７について説明する。以降では、このアクティブマトリクス基板をＴＦＴ基板と呼称する。
【００９２】
このＬＣＤの液晶セルを面面組立で作製する場合（２インチサイズ以上の中／大型液晶パネルに適している。）、まずＴＦＴ基板３０と、全面ベタのＩＴＯ（Ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）電極３１を設けた対向基板３２の素子形成面に、ポリイミド配向膜３３、３４を形成する。このポリイミド配向膜はロールコート、スピンコート等により５０〜１００ｎｍ厚に形成し、１８０℃／２ｈで硬化キュアする。
【００９３】
次いで、ＴＦＴ基板３０と対向基板３２をラビング、又は光配向処理する。ラビングバフ材にはコットンやレーヨン等があるが、バフかす（ゴミ）やリタデーション等の面からはコットンの方が安定している。光配向は非接触の線型偏光紫外線照射による液晶分子の配向技術である。なお、配向には、ラビング以外にも、偏光又は非偏光を斜め入射させることによって高分子配向膜を形成することができる（このような高分子化合物は、例えばアゾベンゼンを有するポリメチルメタクリレート系高分子等がある）。
【００９４】
次いで、洗浄後に、ＴＦＴ基板３０側にはコモン剤塗布、対向基板３２側にはシール剤塗布する。ラビングバフかす除去のために、水、又はＩＰＡ（イソプロピルアルコール）洗浄する。コモン剤は導電性フィラーを含有したアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよく、シール剤はアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよい。加熱硬化、紫外線照射硬化、紫外線照射硬化＋加熱硬化のいずれも使用できるが、重ね合せの精度と作業性からは紫外線照射硬化＋加熱硬化タイプが良い。
【００９５】
次いで、対向基板３２側に所定のギャップを得るためのスペーサを散布し、ＴＦＴ基板３０と所定の位置で重ね合せる。対向基板３２側のアライメントマークとＴＦＴ基板３０側のアライメントマークとを精度よく合わせた後に、紫外線照射してシール剤を仮硬化させ、その後に一括して加熱硬化する。
【００９６】
次いで、スクライブブレークして、ＴＦＴ基板３０と対向基板３２を重ね合せた単個の液晶パネルを作成する。
【００９７】
次いで、液晶３５を両基板３０−３２間のギャップ内に注入し、注入口を紫外線接着剤で封止後に、ＩＰＡ洗浄する。液晶の種類はなんでも良いが、例えばネマティック液晶を用いる高速応答のＴＮ（ツイストネマティック）モードが一般的である。
【００９８】
次いで、加熱急冷処理して、液晶３５を配向させる。
【００９９】
次いで、ＴＦＴ基板３０のパネル電極取り出し部にフレキシブル配線を異方性導電膜の熱圧着で接続し、更に対向基板３２に偏光板を貼合わせる。
【０１００】
また、液晶パネルの面単組立の場合（２インチサイズ以下の小型液晶パネルに適している。）、上記と同様、ＴＦＴ基板３０と対向基板３２の素子形成面に、ポリイミド配向３３、３４を形成し、両基板をラビング、又は非接触の線型偏光紫外線光の配向処理する。
【０１０１】
次いで、ＴＦＴ基板３０と対向基板３２をダイシング又はスクライブブレークで単個に分割し、水又はＩＰＡ洗浄する。ＴＦＴ基板３０にはコモン剤塗布、対向基板３２にはスペーサ含有のシール剤塗布し、両基板を重ね合せる。これ以降のプロセスは上記に準ずる。
【０１０２】
上記した反射型ＬＣＤにおいて、対向基板３２はＣＦ（カラーフィルタ）基板であって、カラーフィルタ層４６をＩＴＯ電極３１下に設けたものである。対向基板３２側からの入射光は反射膜２９で効率良く反射されて対向基板３２側から出射する。
【０１０３】
他方、ＴＦＴ基板３０として、図７のような上記した基板構造以外に、ＴＦＴ基板３０にカラーフィルタを設けたオンチップカラーフィルタ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向基板３２にはＩＴＯ電極がベタ付け（又はブラックマスク付きのＩＴＯ電極がベタ付け）される。
【０１０４】
なお、図１２に示した補助容量ＣS を画素部に組み込む場合は、上記した基板１上に設けた誘電体層（図示せず）を単結晶シリコンのドレイン領域１９と接続すればよい。
【０１０５】
以上に説明したように、本実施の形態によれば、次の如き顕著な作用効果が得られる。
【０１０６】
（ａ）所定形状／寸法の段差４を設けた基板１に結晶性サファイア膜５０を形成し、これをシードとして高温ヘテロエピタキシャル成長（但し、成長時の加熱温度は９００〜９３０℃と比較的低温）させることにより、５４０ｃｍ2 ／ｖ・ｓｅｃ以上の高い電子移動度の単結晶シリコン薄膜７が得られるので、高性能ドライバ内蔵のＬＣＤの製造が可能となる。段差４はこのヘテロエピタキシャル成長を促進するため、より結晶性の高い単結晶シリコン層７が得られる。
【０１０７】
（ｂ）この単結晶シリコン層は、従来のアモルファスシリコン薄膜や多結晶シリコン薄膜に比べて、単結晶シリコン基板並の高い電子及び正孔移動度を示すので、これによる単結晶シリコントップゲート型ＭＯＳＴＦＴは、高いスイッチング特性と低リーク電流のＬＤＤ構造を有するｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳＴＦＴの表示部と、高い駆動能力のｃＭＯＳ、ｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在からなる周辺駆動回路部とを一体化した構成が可能となり、高画質、高精細、狭額縁、大画面、高効率の表示パネルが実現する。この単結晶シリコン層７は十分に高い正孔移動度を示すため、電子と正孔をそれぞれ単独でも、或いは双方を組み合せて駆動する周辺駆動回路を作製でき、これをｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳのＬＤＤ構造の表示用ＴＦＴと一体化したパネルを実現できる。また、小型〜中型パネルの場合には、周辺の一対の垂直駆動回路の一方を省略できる可能性がある。
【０１０８】
（ｃ）そして、上記したヘテロエピタキシャル成長時の加熱処理温度は９３０℃以下が可能であるから、絶縁基板上に比較的低温（例えば９００〜９３０℃以下）で単結晶シリコン膜７を均一に形成することができる。なお、基板としては、石英ガラスや結晶化ガラス、セラミック基板などが使用可能である。
【０１０９】
（ｄ）固相成長法の場合のような中温で長時間のアニールや、エキシマレーザーアニールが不要となるから、生産性が高く、高価な製造設備が不要でコストダウンが可能となる。
【０１１０】
（ｅ）この高温ヘテロエピタキシャル成長では、結晶性サファイア膜の結晶性、インジウム・シリコン組成比、段差の形状、基板加熱温度、溶融液温度、冷却速度、添加するＮ型又はＰ型キャリア不純物濃度等の調整により、広範囲のＰ型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Ｖｔｈ（しきい値）調整が容易であり、低抵抗化による高速動作が可能である。
【０１１１】
（ｆ）表示アレイ部上にカラーフィルタを作り込めば、表示パネルの開口率、輝度等の改善をはじめ、カラーフィルタ基板の省略、生産性改善等によるコストダウンが実現する。
【０１１２】
（ｇ）結晶性サファイア膜などの上記物質層は、様々な原子の拡散バリアになるため、ガラス基板からの不純物の拡散を抑制することができる。
【０１１３】
＜第２の実施の形態＞
図１４〜図１６について、本発明の第２の実施の形態を説明する。
【０１１４】
本実施の形態は、上述の第１の実施の形態と比べて、同様のトップゲート型ＭＯＳＴＦＴを表示部及び周辺駆動回路部に有するが、上述の第１の実施の形態とは異なって、透過型ＬＣＤに関するものである。即ち、図１の（１）から図５の（１５）に示す工程までは同様であるが、その工程後に、図１４の（１６）に示すように、絶縁膜２５、３６に表示用ＴＦＴのドレイン部コンタクト用の窓開け１９を行うと同時に、透過率向上のために画素開口部の不要なＳｉＯ2 、ＰＳＧ及びＳｉＮ膜を除去する。
【０１１５】
次いで、図１４の（１７）に示すように、全面にスピンコート等で２〜３μｍ厚みの感光性アクリル系透明樹脂の平坦化膜２８Ｂを形成し、汎用フォトリソグラフィにより、表示用ＴＦＴのドレイン側の透明樹脂２８Ｂの窓開けを行い、所定条件で硬化させる。
【０１１６】
次いで、図１４の（１８）に示すように、全面に１３０〜１５０ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン部１９とコンタクトしたＩＴＯ透明電極４１を形成する。そして、熱処理（フォーミングガス中、２００〜２５０℃／１ｈ）により、表示用ＴＦＴのドレインとＩＴＯのコンタクト抵抗の低減化とＩＴＯ透明度の向上を図る。
【０１１７】
そして、図１５に示すように、対向基板３２と組み合わせ、上述の第１の実施の形態と同様にして透過型ＬＣＤを組み立てる。但し、ＴＦＴ基板側にも偏光板を貼り合わせる。この透過型ＬＣＤでは、実線のように透過光が得られるが、一点鎖線のように対向基板３２側からの透過光が得られるようにもできる。
【０１１８】
この透過型ＬＣＤの場合、次のようにしてオンチップカラーフィルタ（ＯＣＣＦ）構造とオンチップブラック（ＯＣＢ）構造を作製することができる。
【０１１９】
即ち、図１の（１）〜図５の（１４）までの工程は上記の工程に準じて行うが、その後、図１６の（１５）に示すように、ＰＳＧ／ＳｉＯ2 の絶縁膜２５のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層４１Ａを形成した後、ＳｉＮ／ＰＳＧの絶縁膜３６を形成する。
【０１２０】
次いで、図１６の（１６）に示すように、Ｒ、Ｇ、Ｂの各色を各セグメント毎に顔料分散したフォトレジスト６１を所定厚さ（１〜１．５μｍ）で形成した後、図１６の（１７）に示すように、汎用フォトリソグラフィ技術で所定位置（各画素部）のみを残すパターニングで各カラーフィルタ層６１（Ｒ）、６１（Ｇ）、６１（Ｂ）を形成する（オンチップカラーフィルタ構造）。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板や低透過率のガラス及び耐熱性樹脂基板は使用できない。
【０１２１】
次いで、図１６の（１７）に示すように、表示用ＴＦＴのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層４３を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを２００〜２５０ｎｍ厚で成膜し、表示用ＴＦＴを覆って遮光する所定の形状にパターニングする（オンチップブラック構造）。
【０１２２】
次いで、図１６の（１８）に示すように、透明樹脂の平坦化膜２８Ｂを形成し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透明電極４１を遮光層４３に接続するように形成する。
【０１２３】
このように、表示アレイ部上に、カラーフィルタ６１やブラックマスク４３を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【０１２４】
＜第３の実施の形態＞
本発明の第３の実施の形態を説明する。
【０１２５】
本実施の形態は、歪点の低いガラス基板に上述した段差（凹部）４及び結晶性サファイア膜５０を形成し、これをシードとしてインジウム・ガリウム・シリコン又はガリウム・シリコン溶融液から単結晶シリコン層を低温ヘテロエピタキシャル成長させ、これを用いてトップゲート型ＭＯＳＴＦＴを構成したアクティブマトリクス反射型液晶表示装置（ＬＣＤ）に関するものである。
【０１２６】
即ち、本実施の形態では、上述の第１の実施の形態と比べて、図１の（１）に示す工程で、基板１として、歪点又は最高使用温度が例えば６００℃程度と低いガラス、例えばホウケイ酸ガラスやアルミノケイ酸ガラスなどのガラス基板を用いる。これは、安価でかつ大型化が容易であり、薄板大型化（例えば５００×６００×０．１〜１．１ｍｍ厚）すればロール化／長尺化が可能である。もちろん、石英基板や結晶化ガラス基板も採用することができる。
【０１２７】
そして、上述と同様に段差４及び結晶性サファイア膜５０を形成した後、図１の（３）に示す工程で、結晶性サファイア膜５０上に、シリコンを含有するインジウム・ガリウム溶融液（又はガリウム溶融液）を塗布する。
【０１２８】
次いで、徐々に冷却することによって、インジウム・ガリウム（又はガリウム）に溶解していたシリコンは、結晶性サファイア膜５０（更には段差４の底辺の角部）をシード（種）として図２の（４）に示すようにヘテロエピタキシャル成長し、厚さ例えば０．１μｍ程度の単結晶シリコン層７として析出する。
【０１２９】
この場合、単結晶シリコン層７は上述したと同様に（１００）面が基板上にヘテロエピタキシャル成長したものであるが、上記段差の形状を図９（ａ）〜（ｆ）のように種々に変えることによって、成長層の結晶方位を制御することができる。
【０１３０】
こうして、低温ヘテロエピタキシャル成長によって基板１上に単結晶シリコン層７を析出させた後、図２の（５）のように、表面側のインジウム・ガリウム（又はガリウム）を塩酸、硫酸などによって溶解除去する。
【０１３１】
しかる後、単結晶シリコン層７を用いて上述の第１の実施の形態と同様にして表示部及び周辺駆動回路部にトップゲート型のＭＯＳＴＦＴの作製を行う。また図７に示した構造は、本実施の形態でも同様に適用されてよい。
【０１３２】
本実施の形態によれば、上述した第１の実施の形態で述べた作用効果に加え、次の如き顕著な作用効果が得られる。
【０１３３】
（ａ）ガラス基板１上に、約３００〜６００℃又は４２０〜６００℃と更に低温でのヘテロエピタキシャル成長により、シリコン単結晶薄膜７を均一に形成することができる。
【０１３４】
（ｂ）従って、ガラス基板のみならず、有機基板などの絶縁基板上に、シリコン単結晶薄膜を形成できるため、歪点が低く、低コストで物性も良好な基板材質を任意に選択でき、また、基板の大型化も可能となる。ガラス基板や有機基板は、石英基板やセラミック基板に比べて、安価に作成することができ、さらに薄板化／長尺化／ロール化が可能であるので、シリコン単結晶薄膜を形成した薄板を長尺／ロール化した大型ガラス基板などを生産性良く、安価に作製することができる。ガラス基板として、ガラス歪点（又は最高使用温度）が低い（例えば５００℃）ガラスを用いると、この上層へガラス内部からその構成元素が拡散して、トランジスタ特性に影響する場合には、これを抑制する目的で、バリア層薄膜（例えばシリコンナイトライド：厚さ５０〜２００ｎｍ程度）を形成すればよい。しかし、これは、結晶性サファイア膜５０の拡散防止作用によって、省略可能である。
【０１３５】
（ｃ）この低温ヘテロエピタキシャル成長では、インジウム・ガリウム膜のインジウム／ガリウム組成比、加熱温度、冷却速度等の調整により、広範囲のＰ型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Ｖｔｈ調整が容易で低抵抗化による高速動作が可能である。
【０１３６】
＜第４の実施の形態＞
本発明の第４の実施の形態を説明する。
【０１３７】
本実施の形態は、上述の第３の実施の形態と比べて透過型ＬＣＤに関するものであってその製造工程は上述の第２の実施の形態で述べたと同様、インジウム・ガリウム溶融液を用いた低温ヘテロエピタキシャル成長によって単結晶シリコン薄膜を形成することができる。
【０１３８】
そして、この単結晶シリコン薄膜を用い、上述した第２の実施の形態で述べたと同様、図１４〜図１６に示した工程によって透過型ＬＣＤを作製することができる。但し、不透明のセラミック基板や、不透明又は低透過率の有機基板は適していない。
【０１３９】
従って、本実施の形態では、上述した第３の実施の形態及び第２の実施の形態の双方の優れた作用効果を併せ持つことができる。即ち、上述した第１の実施の形態の有する作用効果に加え、ホウケイ酸ガラスや耐熱性のポリイミド等の有機基板などの低コストで薄板、長尺化が可能な基板１を用い得ること、インジウム／ガリウム組成比によって単結晶シリコン薄膜７の導電型やＶｔｈの調整が容易となること、表示アレイ部上にカラーフィルタ４２やブラックマスク４３を作りこむことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現することである。
【０１４０】
＜第５の実施の形態＞
図１７〜図２５は、本発明の第５の実施の形態を示すものである。
【０１４１】
本実施の形態では、周辺駆動回路部は上述した第１の実施の形態と同様のトップゲート型のｐＭＯＳＴＦＴとｎＭＯＳＴＦＴとからなるＣＭＯＳ駆動回路で構成する。表示部は反射型ではあるが、ＴＦＴを各種ゲート構造のものとして、種々の組み合わせにしている。
【０１４２】
即ち、図１７（Ａ）は、上述した第１の実施の形態と同様のトップゲート型のｎＭＯＳＬＤＤ−ＴＦＴを表示部に設けているが、図１７（Ｂ）に示す表示部にはボトムゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、図１７（Ｃ）に示す表示部にはデュアルゲート型のｎＭＯＳＬＤＤ−ＴＦＴをそれぞれ設けている。これらのボトムゲート型、デュアルゲート型ＭＯＳＴＦＴのいずれも、後述のように、周辺駆動回路部のトップゲート型ＭＯＳＴＦＴと共通の工程で作製可能であるが、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【０１４３】
なお、図１７（Ｂ）のボトムゲート型ＭＯＳＴＦＴにおいて、図中の７１はＭｏ・Ｔａ等のゲート電極であり、７２はＳｉＮ膜及び７３はＳｉＯ2 膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の単結晶シリコン層を用いたチャンネル領域等が形成されている。また、図１７（Ｃ）のデュアルゲート型ＭＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁膜７３をＳｉＯ2 膜とＳｉＮ膜で形成し、この上に上部ゲート電極７４を設けている。但し、いずれにおいても、ヘテロエピタキシャル成長時のシードであると同時に単結晶シリコン膜の成長を促進し、その結晶性を高める作用を有する段差４の外側に各ゲート部を構成している。
【０１４４】
次に、上記のボトムゲート型ＭＯＳＴＦＴの製造方法を図１８〜図２２で、上記のデュアルゲート型ＭＯＳＴＦＴの製造方法を図２３〜図２５でそれぞれ説明する。なお、周辺駆動回路部のトップゲート型ＭＯＳＴＦＴの製造方法は図１〜図６において述べたものと同じであるので、ここでは図示を省略している。
【０１４５】
表示部において、ボトムゲート型ＭＯＳＴＦＴを製造するには、まず、図１８の（１）に示すように、基板１上に、モリブデン／タンタル（Ｍｏ・Ｔａ）合金のスパッタ膜７１（５００〜６００ｎｍ厚）を形成する。
【０１４６】
次いで、図１８の（２）に示すように、フォトレジスト７０を所定パターンに形成し、これをマスクにしてＭｏ・Ｔａ膜７１をテーパエッチングし、側端部７１ａが台形状に２０〜４５度でなだらかに傾斜したゲート電極７１を形成する。
【０１４７】
次いで、図１８の（３）に示すように、フォトレジスト７０の除去後に、モリブデン・タンタル合金膜７１を含む基板１上に、プラズマＣＶＤ法等により、ＳｉＮ膜（約１００ｎｍ厚）７２とＳｉＯ2 膜（約２００ｎｍ厚）７３とを、この順に積層したゲート絶縁膜を形成する。
【０１４８】
次いで、図１８の（４）に示すように、図１の（１）と同じ工程において、少なくともＴＦＴ形成領域に、フォトレジスト２を所定パターンに形成し、これをマスクとして上述したと同様に基板１上のゲート絶縁膜に（更には基板１にも）段差４を適当な形状及び寸法で複数個形成する。この段差４は、後述の単結晶シリコンのヘテロエピタキシャル成長時のシードであると同時に単結晶シリコン膜の成長を促進し、その結晶性を高める作用を有するものであって、深さｄ＝０．３〜０．４μｍ、幅ｗ＝２〜３μｍ、長さ（紙面垂直方向）＝１０〜２０μｍであってよく、底辺と側面のなす角（底角）は直角とする。
【０１４９】
次いで、図１８の（５）に示すように、フォトレジスト２の除去後に、図１の（２）と同じ工程において、上述したと同様に絶縁基板１の一主面において、段差４を含む少なくともＴＦＴ形成領域に、結晶性サファイア膜（厚さ２０〜２００ｎｍ）５０を形成する。
【０１５０】
次いで、図１９の（６）に示すように、図２の（３）と同じ工程においてシリコンを含有するインジウム（又はインジウム・ガリウム又はガリウム）溶融液６を塗布する。
【０１５１】
次いで、図１９の（７）に示すように、図２の（４）と同じ工程において、単結晶シリコンをヘテロエピタキシャル成長し、厚さ例えば０．１μｍ程度の単結晶シリコン層７として析出させる。この際、下地のゲート電極７１の側端部７１ａはなだらかな傾斜面となっているので、この面上には、段差４によるヘテロエピタキシャル成長を阻害せず、段切れなしに単結晶シリコン層７が成長することになる。
【０１５２】
次いで、図１９の（８）に示すように、インジウム等の膜６Ａを除去し、更に図２の（６）〜図３の（８）の工程を経た後、図１９の（９）に示すように、図３の（９）と同じ工程において、表示部のｎＭＯＳＴＦＴのゲート部をフォトレジスト１３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４をドーピング（イオン注入）して、Ｎ- 型層からなるＬＤＤ部１５を自己整合的に形成する。このとき、ボトムゲート電極７１の存在によって表面高低差（又はパターン）を認識し易く、フォトレジスト１３の位置合わせ（マスク合わせ）を行い易く、アライメントずれが生じにくい。
【０１５３】
次いで、図２０の（１０）に示すように、図４の（１０）と同じ工程において、ｎＭＯＳＴＦＴのゲート部及びＬＤＤ部をフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７をドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９を形成する。
【０１５４】
次いで、図２２の（１１）に示すように、図４の（１１）と同じ工程において、ｎＭＯＳＴＦＴの全部をフォトレジスト２０でカバーし、ボロンイオン２１をドーピング（イオン注入）して周辺駆動回路部のｐＭＯＳＴＦＴのＰ+ 層のソース部及びドレイン部を形成する。
【０１５５】
次いで、図２２の（１２）に示すように、図４の（１２）と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト２４を設け、単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【０１５６】
次いで、図２２の（１３）に示すように、図５の（１３）と同じ工程において、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＳｉＯ2 膜５３（約３００ｎｍ厚）とリンシリケートガラス（ＰＳＧ）膜５４（約３００ｎｍ厚）をこの順に全面に形成する。なお、ＳｉＯ2 膜５３とＰＳＧ膜５４は上述した保護膜２５に相当するものである。そして、この状態で単結晶シリコン膜を上述したと同様に活性化処理する。
【０１５７】
次いで、図２１の（１４）に示すように、図５の（１４）と同じ工程において、汎用フォトリソグラフィ及びエッチング技術により、ソース部のコンタクト用窓開けを行う。そして、全面に４００〜５００ｎｍ厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ＴＦＴのソース電極２６を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス中、約４００℃／１ｈで、シンター処理する。
【０１５８】
次いで、図２１の（１５）に示すように、図５の（１５）と同じ工程において、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁膜３６を全面に形成し、表示用のＴＦＴのドレイン部のコンタクト用窓開けを行う。
【０１５９】
次いで、図２１の（１６）に示すように、図６の（１６）と同じ工程において、スピンコート等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、図２１の（１７）に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るような凹凸形状パターンを形成し、リフローさせて凹凸粗面２８Ａからなる反射面下部を形成する。同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂窓開けを行う。
【０１６０】
次いで、図２１の（１７）に示すように、図６の（１８）と同じ工程において、全面に４００〜５００ｎｍ厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン部１９と接続した凹凸形状のアルミニウム等の反射部２９を形成する。
【０１６１】
以上のようにして、結晶性サファイア膜５０及び段差４をヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層７を用いた表示部にボトムゲート型のｎＭＯＳＬＤＤ−ＴＦＴ（周辺部ではトップゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴからなるＣＭＯＳ駆動回路）を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０１６２】
図２２は、表示部に設ける上記のボトムゲート型ＭＯＳＴＦＴのゲート絶縁膜をＭｏ・Ｔａの陽極酸化法で形成した例を示す。
【０１６３】
即ち、図１８の（２）の工程後に、図２２の（３）に示すようにモリブデン・タンタル合金膜７１を公知の陽極酸化処理することによって、その表面にＴａ2 Ｏ5 からなるゲート絶縁膜７４を１００〜２００ｎｍ厚に形成する。
【０１６４】
この後の工程は、図２２の（４）に示すように、図１８の（４）〜図１９の（８）の工程と同様にして段差４、更には結晶性サファイア膜５０を形成し、単結晶シリコン膜７をヘテロエピタキシャル成長した後、図１９の（９）〜図２１の（１７）の工程と同様にして図２２の（５）に示すように、アクティブマトリクス基板３０を作製する。
【０１６５】
次に、表示部において、デュアルゲート型ＭＯＳＴＦＴを製造するには、まず、図１８の（１）〜図１９の（８）までの工程は、上述したと同様に行う。
【０１６６】
即ち、図２３の（９）に示すように、絶縁膜７２、７３及び基板１に段差４を形成し、更に、結晶性サファイア膜５０及び段差４をシードとして単結晶シリコン層７をヘテロエピタキシャル成長させる。次いで、図３の（７）と同じ工程において、単結晶シリコン薄膜７上の全面に、プラズマＣＶＤ、触媒ＣＶＤ等によりＳｉＯ2 膜（約２００ｎｍ厚）とＳｉＮ膜（約１００ｎｍ厚）をこの順に連続形成して絶縁膜８０（これは上述の絶縁膜８に相当）を形成し、更に、Ｍｏ・Ｔａ合金のスパッタ膜８１（５００〜６００ｎｍ厚）（これは上述のスパッタ膜９に相当）を形成する。
【０１６７】
次いで、図２３の（１０）に示すように、図３の（８）と同じ工程において、フォトレジストパターン１０を形成し、連続したエッチングによりＭｏ・Ｔａ合金のトップゲート電極８２（これは上述のゲート電極１２に相当）と、ゲート絶縁膜８３（これは上述のゲート絶縁膜１１に相当）を形成し、単結晶シリコン薄膜層７を露出させる。
【０１６８】
次いで、図２３の（１１）に示すように、図３の（９）と同じ工程において、ｎＭＯＳＴＦＴのトップゲート部をフォトレジスト１３でカバーし、露出した表示用のｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４をドーピング（イオン注入）して、Ｎ- 型層のＬＤＤ部１５を形成する。
【０１６９】
次いで、図２３（１２）に示すように、図４の（１０）と同じ工程において、ｎＭＯＳＴＦＴのゲート部及びＬＤＤ部をフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７をドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９を形成する。
【０１７０】
次いで、図２４の（１３）に示すように、図４の（１１）と同じ工程において、ｐＭＯＳＴＦＴのゲート部をフォトレジスト２０でカバーし、露出した領域にボロンイオン２１をドーピング（イオン注入）して周辺駆動回路部のｐＭＯＳＴＦＴのＰ+ 層のソース部及びドレイン部を形成する。
【０１７１】
次いで、図２４の（１４）に示すように、図４の（１２）と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト２４を設け、能動素子部と受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【０１７２】
次いで、図２４の（１５）に示すように、図５の（１３）と同じ工程において、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＳｉＯ2 膜５３（約２００ｎｍ厚）とリンシリケートガラス（ＰＳＧ）膜５４（約３００ｎｍ厚）を全面に形成する。これらの膜５３、５４は上述の保護膜２５に相当する。そして、単結晶シリコン層７を活性化処理する。
【０１７３】
次いで、図２４の（１６）に示すように、図５の（１４）と同じ工程において、ソース部のコンタクト用窓開けを行う。そして、全面に４００〜５００ｎｍ厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース電極２６を形成すると同時に、データライン及びゲートラインを形成する。
【０１７４】
次いで、図２５の（１７）に示すように、図５の（１５）と同じ工程でＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁膜３６を全面に形成し、表示用のＴＦＴのドレイン部のコンタクト用窓開けを行う。
【０１７５】
次いで、図２５の（１８）に示すように、全面に、スピンコート等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、図２５の（１９）に示すように、図６の（１７）、（１８）の工程と同様に、少なくとも画素部に凹凸粗面２８Ａからなる反射面下部を形成し、同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂窓開けを行い、更に表示用ＴＦＴのドレイン部１９と接続した、最適な反射特性と視野角特性を得るための凹凸形状のアルミニウム等の反射部２９を形成する。
【０１７６】
以上のようにして、結晶性サファイア膜５０及び段差４をヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層７を用い、表示部にデュアルゲート型のｎＭＯＳＬＤＤＴＦＴを、周辺駆動回路部にトップゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴからなるＣＭＯＳ駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０１７７】
＜第６の実施の形態＞
図２６〜図３１は、本発明の第６の実施の形態を示すものである。
【０１７８】
本実施の形態では、上述した実施の形態とは異なり、トップゲート部のゲート電極をアルミニウム等の比較的耐熱性の低い材料で形成している。
【０１７９】
まず、表示部及び周辺駆動回路部共にトップゲート型ＭＯＳＴＦＴを設ける場合には、上述した第１の実施の形態における図１の（１）〜図２の（６）までの工程は同様に行って、図２６の（６）に示すように、周辺駆動回路部のｐＭＯＳＴＦＴ部にＮ型ウエル７Ａを形成する。
【０１８０】
次いで、図２６の（７）に示すように、周辺駆動領域のｎＭＯＳ及びｐＭＯＳＴＦＴ全部と、表示領域のｎＭＯＳＴＦＴのゲート部をフォトレジスト１３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４を例えば２０ｋＶで５×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、Ｎ- 型層からなるＬＤＤ部１５を自己整合的に形成する。
【０１８１】
次いで、図２７の（８）に示すように、周辺駆動領域のｐＭＯＳＴＦＴ全部と、周辺駆動領域のｎＭＯＳＴＦＴのゲート部と、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部とをフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７を例えば２０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９とＬＤＤ部１５とを形成する。この場合、仮想線のようにレジスト１３を残し、これを覆うようにレジスト１６を設ければ、レジスト１６形成時のマスクの位置合せをレジスト１３を目安にでき、マスク合せが容易となり、アライメントずれも少なくなる。
【０１８２】
次いで、図２７の（９）に示すように、周辺駆動領域のｎＭＯＳＴＦＴ及び表示領域のｎＭＯＳＴＦＴの全部とｐＭＯＳＴＦＴのゲート部をフォトレジスト２０でカバーし、露出した領域にボロンイオン２１を例えば１０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）してｐＭＯＳＴＦＴのＰ+ 層のソース部２２及びドレイン部２３を形成する。
【０１８３】
次いで、レジスト２０の除去後に、図２７の（１０）に示すように、単結晶シリコン層７、７Ａを上述したと同様に活性化処理し、更に表面にゲート絶縁膜１２、ゲート電極材料（アルミニウム又は１％Ｓｉ入りアルミニウム等）１１を形成する。ゲート電極材料層１１は真空蒸着法又はスパッタ法で形成可能である。
【０１８４】
次いで、上述したと同様に、各ゲート部をパターニングした後、能動素子部と受動素子部をアイランド化し、更に図２８の（１１）に示すように、ＳｉＯ2 膜（約２００ｎｍ厚）及びリンシリケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの順に全面に連続形成して保護膜２５を形成する。
【０１８５】
次いで、図２８の（１２）に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース／ドレイン部、及び表示用ＴＦＴのソース部のコンタクト用窓開けを行う。
【０１８６】
そして、全面に５００〜６００ｎｍ厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのＴＦＴのソース電極２６と周辺駆動回路部のドレイン電極２７を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス（Ｎ2 ＋Ｈ2 ）中、約４００℃／１ｈで、シンター処理する。
【０１８７】
次いで、図５の（１５）〜図６の（１８）と同様にして単結晶シリコン層７を用いた表示部及び周辺駆動回路部にそれぞれ、アルミニウム又は１％Ｓｉ入りアルミニウム等をゲート電極とするトップゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０１８８】
本実施の形態では、単結晶シリコン層７の活性化処理後にアルミニウム又は１％Ｓｉ入りアルミニウム等のゲート電極１１を形成しているので、その活性化処理時の熱の影響はゲート電極材料の耐熱性とは無関係となるため、トップゲート電極材料として比較的耐熱性が低く、低コストのアルミニウム又は１％Ｓｉ入りアルミニウム等でも使用可能となり、電極材料の選択の幅も広がる。これは、表示部がボトムゲート型ＭＯＳＴＦＴの場合も同様である。
【０１８９】
次に、表示部にデュアルゲート型ＭＯＳＴＦＴ、周辺駆動回路はトップゲート型ＭＯＳＴＦＴを設ける場合には、上述した第５の実施の形態における図１８の（１）〜図１９の（８）までの工程は同様に行って、図２９の（８）に示すように、周辺駆動回路部のｐＭＯＳＴＦＴ部にＮ型ウエル７Ａを形成する。
【０１９０】
次いで、図２９の（９）に示すように、図２６の（７）と同様にして、表示部のＴＦＴ部にリンイオン１４をドープしてＬＤＤ部１５を形成する。
【０１９１】
次いで、図３０の（１０）に示すように、図２７の（８）と同様にして表示部及び周辺駆動回路部のｎＭＯＳＴＦＴ部にリンイオン１７をドープしてＮ+ 型ソース領域１８及びドレイン領域１９をそれぞれ形成する。
【０１９２】
次いで、図３０の（１１）に示すように、図２７の（９）と同様にして周辺駆動回路部のｐＭＯＳＴＦＴ部にボロンイオン２１をドープしてＰ+ 型ソース領域２２及びドレイン領域２３をそれぞれ形成する。
【０１９３】
次いで、レジスト２０の除去後に、図３０の（１２）に示すように、単結晶シリコン層７をパターニングして能動素子部と受動素子部をアイランド化した後、図３１の（１３）に示すように、単結晶シリコン層７、７Ａを上述したと同様に活性化処理し、更に表示部では表面にゲート絶縁膜８０を形成し、周辺駆動回路部では表面にゲート絶縁膜１２を形成する。
【０１９４】
次いで、図３１の（１４）に示すように、全面にスパッタ法で成膜したアルミニウム又は１％Ｓｉ入りアルミニウム等をパターニングして、表示部の各上部ゲート電極８３、周辺駆動回路部の各ゲート電極１１を形成する。
【０１９５】
次いで、図３１の（１５）に示すように、ＳｉＯ2 膜（約２００ｎｍ厚）及びリンシリケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの順に全面に連続形成して保護膜２５を形成する。
【０１９６】
次いで、上述したと同様にして、周辺駆動回路及び表示部のすべてのＴＦＴのソース電極２６と周辺駆動回路部のドレイン電極２７を形成し、単結晶シリコン層７を用いた表示部及び周辺駆動回路部にそれぞれ、アルミニウム等をゲート電極とするデュアルゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、トップゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０１９７】
本実施の形態でも、単結晶シリコン層７の活性化処理後にアルミニウム等のゲート電極１１、８３を形成しているので、その活性化処理時の熱の影響はゲート電極材料の耐熱性とは無関係となるため、トップゲート電極材料として比較的耐熱性が低く、低コストのアルミニウム等でも使用可能となり、電極材料の選択の幅も広がる。なお、図３１の（１４）の工程でソース電極２６を（更にはドレイン電極も）同時に形成することができるが、この場合には製法上のメリットがある。
【０１９８】
なお、上述したいずれの実施の形態においても、例えばボトムゲート型又はトップゲート型、デュアルゲート型ＭＯＳＴＦＴを作製するに際し、図３２（Ａ）に概略的に示すように、段差４を設けるとこの上に成長する単結晶シリコン膜７が薄いために段切れ（接続不良）や細り（抵抗の増大）を生じることがあるので、ソース電極２６（又はドレイン電極）との接続を確実に行うためには、図３２（Ｂ）、（Ｃ）に示すように、その電極を段差４を含む領域上に被着することが望ましい。
【０１９９】
なお、図２６の（７）の工程又は図２９の（９）の工程において、単結晶シリコン層７上にトップゲート絶縁膜の形成後に、イオン注入、活性化処理し、その後にトップゲート電極、ソース、ドレイン電極をアルミニウムで同時に形成してよい。
【０２００】
また、上記した段差４は、図３３（Ａ）に示すように、上述の例では基板１に（更にはその上のＳｉＮ等の膜にも）形成したが、例えば図３３（Ｂ）に示すように、基板１上の結晶性サファイア膜５０（これはガラス基板１からのイオンの拡散ストッパ機能がある。）に形成することもできる。この結晶性サファイア膜５０の代わりに、或いはこの結晶性サファイア膜の下に上述したゲート絶縁膜７２及び７３を設け、これに段差４を形成してもよい。結晶性サファイア膜５０に段差４を設けた例を図３３（Ｃ）、（Ｄ）、（Ｅ）にそれぞれ例示した。
【０２０１】
＜第７の実施の形態＞
図３４〜図３６は、本発明の第７の実施の形態を示すものである。
【０２０２】
本実施の形態では、上述した段差４の外側に（即ち、段差以外の基板１上に）各ＴＦＴを形成した各種の例を示す。なお、単結晶シリコン層７やゲート／ソース／ドレイン電極２６、２７については簡略に図示している。
【０２０３】
まず、図３４はトップゲート型ＴＦＴを示すが、（ａ）は段差による凹部４をソース側の一辺にソース領域に沿って形成し、この凹部以外の基板平坦面上において単結晶シリコン層７上にゲート絶縁膜１２及びゲート電極１１を形成している。同様に、（ｂ）は、段差による凹部４をソース領域のみならずチャンネル長方向にドレイン領域端まで沿って２辺に亘ってＬ字パターンに形成した例、（ｃ）は同様の凹部４をＴＦＴ能動領域を囲むように４辺に亘って矩形状に形成した例を示す。また、（ｄ）は同様の凹部４を３辺に亘って形成した例、（ｅ）は同様の凹部４を２辺に亘ってＬ字パターンに形成した例であるが、いずれも、隣接する凹部４−４間は連続していない。
【０２０４】
このように、各種パターンの凹部４を形成可能であると共に、ＴＦＴを凹部４以外の平坦面上に設けているので、ＴＦＴの作製が容易となる。
【０２０５】
図３５は、ボトムゲート型ＭＯＳＴＦＴの場合であるが、図３４に示した各種パターンの段差（又は凹部）４を同様に形成することができる。即ち、図３５（ａ）は図３４（ａ）に対応した例であって、ボトムゲート型ＭＯＳＴＦＴを段差による凹部４以外の平坦面上に形成したものである。同様に、図３５（ｂ）は図３４（ｂ）に、図３５（ｃ）は図３４（ｃ）や（ｄ）に対応した例を示す。図３５（ｄ）は結晶性サファイア膜５０に段差４を設けた場合である。
【０２０６】
図３６は、デュアルゲート型ＭＯＳＴＦＴの場合であるが、これも図３４に示した各種パターンの段差（又は凹部）４を同様に形成することができ、例えば図３４（ｃ）に示した段差４の内側領域の平坦面上にデュアルゲート型ＭＯＳＴＦＴを作製することができる。
【０２０７】
＜第８の実施の形態＞
図３７〜図３９は、本発明の第８の実施の形態を示すものである。
【０２０８】
図３７の例は、自己整合型ＬＤＤ構造のＴＦＴ、例えばトップゲート型ＬＤＤ−ＴＦＴを複数個連ねたダブルゲート型ＭＯＳＴＦＴに関するものである。
【０２０９】
これによれば、ゲート電極１１を２つに分岐させ、一方を第１のゲートとして第１のＬＤＤ−ＴＦＴ用、他方を第２のゲートとしての第２のＬＤＤ−ＴＦＴ用として用いる（但し、単結晶シリコン層の中央部においてゲート電極間にＮ+ 型領域１００を設け、低抵抗化を図っている）。この場合、各ゲートに異なる電圧を印加してもよいし、また何らかの原因で一方のゲートが動作不能になったとしても、残りのゲートを用いることによってソース／ドレイン間でのキャリアの移動を行え、信頼性の高いデバイスを提供できることになる。また、第１のＬＤＤ−ＴＦＴと第２のＬＤＤ−ＴＦＴとを直列に２個接続して各画素を駆動する薄膜トランジスタを形成するようにしたので、オフしているときに、各薄膜トランジスタのソース−ドレイン間に印加される電圧を大幅に減少させることができる。したがって、オフ時に流れるリーク電流を少なくすることができ、液晶ディスプレイのコントラスト及び画質を良好に改善することができる。また、上記ＬＤＤトランジスタにおける低濃度ドレイン領域と同じ半導体層のみを用いて上記２つのＬＤＤトランジスタを接続するようにしているので、各トランジスタ間の接続距離を短くすることができ、ＬＤＤトランジスタを２個つなげても所要面積が大きくならないようにすることができる。なお、上記の第１、第２のゲートは互いに完全に分離し、独立して動作させることも可能である。
【０２１０】
図３８の例は、ボトムゲート型ＭＯＳＴＦＴをダブルゲート構造としたもの（Ａ）と、デュアルゲート型ＭＯＳＴＦＴをダブルゲート構造としたもの（Ｂ）である。
【０２１１】
これらのダブルゲート型ＭＯＳＴＦＴも、上記のトップゲート型と同様の利点を有するが、このうちデュアルゲート型の場合は更に、上下のゲート部のいずれかが動作不能となっても一方のゲート部を使用できることも利点である。
【０２１２】
図３９には、上記の各ダブルゲート型ＭＯＳＴＦＴの等価回路図を示している。なお、上記においては、ゲートを２つに分岐したが、３つ又はそれ以上に分岐又は分割することもできる。これらのダブルゲート又はマルチゲート構造において、チャンネル領域内に２以上の分岐した同電位のゲート電極を有するか、又は分割された異電位又は同電位のゲート電極を有していてよい。
【０２１３】
＜第９の実施の形態＞
図４０は、本発明の第９の実施の形態を示すものであって、ｎＭＯＳＴＦＴのデュアルゲート型構造のＴＦＴにおいて、上下のゲート部のいずれか一方をトランジスタ動作させるが、他方のゲート部は次のように動作させている。
【０２１４】
即ち、図４０（Ａ）は、ｎＭＯＳＴＦＴにおいて、トップゲート側のゲート電極に常に任意の負電圧を印加してバックチャンネルのリーク電流を低減させるものである。トップゲート電極をオープンにする場合は、ボトムゲート型として使用するときである。また、図４０（Ｂ）は、ボトムゲート側のゲート電極に常に任意の負電圧を印加してバックチャンネルのリーク電流を低減させるものである。この場合も、ボトムゲート電極をオープンにすると、トップゲート型として使用できる。なお、ｐＭＯＳＴＦＴの場合には、常に任意の正電圧をゲート電極に印加すれば、バックチャンネルのリーク電流を減らせる。
【０２１５】
いずれも、単結晶シリコン層７と絶縁膜との界面は結晶性が悪く、リーク電流が流れやすいが、上記のような電極の負電圧印加によってリーク電流を遮断できる。これは、ＬＤＤ構造の効果と併せて、有利となる。また、ガラス基板１側から入射する光でリーク電流が流れることがあるが、ボトムゲート電極で光を遮断するので、リーク電流を低減できる。
【０２１６】
＜第１０の実施の形態＞
図４１〜図４６は、本発明の第１０の実施の形態を示すものである。
【０２１７】
本実施の形態は、基板には上述した如き段差（凹部）を設けず、基板の平坦面上に上述した物質層（例えば結晶性サファイア膜）を形成し、この物質層をシードとして単結晶シリコン層をヘテロエピタキシャル成長させ、これを用いてトップゲート型ＭＯＳＴＦＴを構成したアクティブマトリクス反射型液晶表示装置（ＬＣＤ）に関するものである。
【０２１８】
図４１〜図４６について、本実施の形態によるアクティブマトリクス反射型ＬＣＤをその製造工程に従って説明する。但し、図４１〜図４５において、各図の左側は表示部の製造工程、右側は周辺駆動回路部の製造工程を示す。
【０２１９】
まず、図４１の（１）に示すように、石英ガラス、透明性結晶化ガラスなどの絶縁基板１の一主面において、少なくともＴＦＴ形成領域に、結晶性サファイア膜（厚さ２０〜２００ｎｍ）５０を形成する。この結晶性サファイア膜５０は、高密度プラズマＣＶＤ法や、触媒ＣＶＤ法（特開昭６３−４０３１４号公報参照）等により、トリメチルアルミニウムガスなどを酸化性ガス（酸素・水分）で酸化し、結晶化させて作成する。絶縁基板１として高耐熱性ガラス基板（８〜１２インチφ、７００〜８００μｍ厚）が使用可能である。
【０２２０】
次いで、図４１の（２）に示すように、図１の（３）と同様に、結晶性サファイア膜５０上の全面において、シリコンを約１重量％含有するシリコン・インジウム溶融液６を、９００〜９３０℃に加熱された基板１上に塗布する。或いは、溶融液中に基板１をディッピングするか、或いは、溶融液表面を徐々に移動させてフローティングさせる方法や、噴流式、超音波作用下での接触方法も可能である。但し、シリコン・インジウム溶融液に代えてシリコン・インジウム・ガリウム又はシリコン・ガリウム融液も使用可能であるが、以下、シリコン・インジウム融液を代表例として説明する。
【０２２１】
次いで、基板１を数分〜数１０分間保持した後、徐々に冷却する（ディッピングの場合は徐々に引き上げる）ことによって、インジウムに溶解していたシリコンは、結晶性サファイア膜５０をシード（種）として図４１の（３）に示すようにヘテロエピタキシャル成長し、厚さ例えば０．１μｍ程度のＰ型単結晶シリコン層７として析出する。ディッピング法及びフローティング法では、溶融液組成、温度、引き上げ速度などの管理が容易であり、エピタキシャル成長層の厚みやＰ型キャリア不純物濃度を容易にコントロールできる。
【０２２２】
上記のようにして堆積した単結晶シリコン層７は結晶性サファイア膜５０が単結晶シリコンと良好な格子整合を示すために、例えば（１００）面が基板上にヘテロエピタキシャル成長する。
【０２２３】
こうして、ヘテロエピタキシャル成長によって基板１上に単結晶シリコン層７を析出させた後、図４２の（４）に示すように、表面のインジウム膜６Ａを塩酸、硫酸などによって溶解除去し、更に上述したと同様にして、単結晶シリコン層７をチャンネル領域とするトップゲート型ＭＯＳＴＦＴの作製を行う。
【０２２４】
まず、上記のヘテロエピタキシャル成長による単結晶シリコン層７の全面にＰ型キャリア不純物、例えばボロンイオンを適量ドーピングして比抵抗を調整する。また、ｐＭＯＳＴＦＴ形成領域のみ、選択的にＮ型キャリア不純物をドーピングしてＮ型ウエルを形成する。例えば、ｐチャンネルＴＦＴ部をフォトレジスト（図示せず）でマスクし、Ｐ型不純物イオン（例えばＢ+ ）を１０ｋＶで２．７×１０11ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピングし、比抵抗を調整する。また、図４２の（５）に示すように、ｐＭＯＳＴＦＴ形成領域の不純物濃度制御のため、ｎＭＯＳＴＦＴ部をフォトレジスト６０でマスクし、Ｎ型不純物イオン（例えばＰ+ ）６５を１０ｋＶで１×１０11ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピングし、Ｎ型ウエル７Ａを形成する。
【０２２５】
次いで、図４２の（６）に示すように、単結晶シリコン層７の全面上に、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等でＳｉＯ2 （約２００ｎｍ厚）とＳｉＮ（約１００ｎｍ厚）をこの順に連続形成してゲート絶縁膜８を形成し、更に、モリブデン・タンタル（Ｍｏ・Ｔａ）合金のスパッタ膜９（５００〜６００ｎｍ厚）を形成する。
【０２２６】
次いで、図４２の（７）に示すように、汎用のフォトリソグラフィ技術により、表示領域のＴＦＴ部と、周辺駆動領域のＴＦＴ部とのそれぞれの段差領域（凹部内）にフォトレジストパターン１０を形成し、連続したエッチングにより、（Ｍｏ・Ｔａ）合金のゲート電極１１とゲート絶縁膜（ＳｉＮ／ＳｉＯ2 ）１２とを形成し、単結晶シリコン層７を露出させる。（Ｍｏ・Ｔａ）合金膜９は酸系エッチング液、ＳｉＮはＣＦ4 ガスのプラズマエッチング、ＳｉＯ2 はフッ酸系エッチング液で処理する。
【０２２７】
次いで、図４３の（８）に示すように、周辺駆動領域のｎＭＯＳ及びｐＭＯＳＴＦＴ全部と、表示領域のｎＭＯＳＴＦＴのゲート部をフォトレジスト１３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４を例えば２０ｋＶで５×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、Ｎ- 型層からなるＬＤＤ部１５を自己整合的（セルフアライン）に形成する。
【０２２８】
次いで、図４３の（９）に示すように、周辺駆動領域のｐＭＯＳＴＦＴ全部と、周辺駆動領域のｎＭＯＳＴＦＴのゲート部と、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部とをフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７を例えば２０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９とＬＤＤ部１５とを形成する。
【０２２９】
次いで、図４３の（１０）に示すように、周辺駆動領域のｎＭＯＳＴＦＴ及び表示領域のｎＭＯＳＴＦＴの全部とｐＭＯＳＴＦＴのゲート部をフォトレジスト２０でカバーし、露出した領域にボロンイオン２１を例えば１０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）してｐＭＯＳＴＦＴのＰ+ 層のソース部２２及びドレイン部２３を形成する。なお、この作業は、ｎＭＯＳ周辺駆動回路の場合はｐＭＯＳＴＦＴが無いので、不要な作業である。
【０２３０】
次いで、図４４の（１１）に示すように、ＴＦＴ、ダイオードなどの能動素子部や、抵抗、インダクタンスなどの受動素子部をアイランド化するため、フォトレジスト２４を設け、周辺駆動領域及び表示領域のすべての能動素子部及び受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で除去する。エッチング液はフッ酸系である。
【０２３１】
次いで、図４４の（１２）に示すように、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＳｉＯ2 膜（約２００ｎｍ厚）及びリンシリケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの順に全面に連続形成して保護膜２５を形成する。
【０２３２】
そして、この状態で単結晶シリコン層を活性化処理する。この活性化においてハロゲン等のランプアニール条件は約１０００℃、約１０秒程度であり、これに耐えるゲート電極材が必要であるが、高融点のＭｏ・Ｔａ合金は適している。このゲート電極材は従って、ゲート部のみならず配線として広範囲に亘って引き廻して設けることができる。なお、ここでは高価なエキシマレーザーアニールは使用しないが、仮に利用するとすれば、その条件はＸｅＣｌ（３０８ｎｍ波長）で全面、又は能動素子部及び受動素子部のみの選択的な９０％以上のオーバーラップスキャンニングが望ましい。
【０２３３】
次いで、図４４の（１３）に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース／ドレイン部、及び表示用ＴＦＴのソース部のコンタクト用窓開けを行う。
【０２３４】
そして、全面に５００〜６００ｎｍ厚のアルミニウム又は１％Ｓｉ入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのＴＦＴのソース電極２６と周辺駆動回路部のドレイン電極２７を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス（Ｎ2 ＋Ｈ2 ）中、約４００℃／１ｈで、シンター処理する。
【０２３５】
次いで、図４４の（１４）に示すように、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁膜３６を全面に形成する。次いで、表示用ＴＦＴのドレイン部のコンタクト用窓開けを行う。なお、画素部のＳｉＯ2 、ＰＳＧ及びＳｉＮ膜は除去する必要はない。
【０２３６】
次いで、図６の（１７）で述べたと同様の目的で、図４５の（１５）に示すように、全面に、スピンコート等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、図４５の（１６）に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るための凹凸形状パターンを形成し、リフローさせて凹凸粗面２８Ａからなる反射面下部を形成する。同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂窓開けを行う。
【０２３７】
次いで、図４５の（１７）に示すように、全面に４００〜５００ｎｍ厚のアルミニウム又は１％Ｓｉ入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜等を除去し、表示用ＴＦＴのドレイン部１９と接続した凹凸形状のアルミニウム等の反射部２９を形成する。これは表示用の画素電極として用いられる。その後に、フォーミングガス中、約３００℃／１ｈでシンター処理し、コンタクトを十分にする。尚、反射率を高めるために、アルミニウム系に代えて銀又は銀合金を使用してもよい。
【０２３８】
以上のようにして、結晶性サファイア膜５０を高温ヘテロエピタキシャル成長のシードとして単結晶シリコン層７を形成し、この単結晶シリコン層７を用いた表示部及び周辺駆動回路部にそれぞれ、トップゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０２３９】
こうして得られたアクティブマトリクス基板（駆動基板）３０を用いて、図６で述べたと同様にして図４６の反射型液晶表示装置（ＬＣＤ）を製造する。
【０２４０】
本実施の形態では、上述した第１の実施の形態で述べた優れた効果が得られることは明らかである。その上、基板１に段差を設けることなしに結晶性サファイア膜５０のみによって単結晶シリコン層７をヘテロエピタキシャル成長させているので、段差の形成工程を省略し、より製造工程を簡略化できると共に、成長する単結晶シリコン層の段切れ等の問題も解消できることになる。
【０２４１】
＜第１１の実施の形態＞
図４７〜図４９について、本発明の第１１の実施の形態を説明する。
【０２４２】
本実施の形態は、上述の第１０の実施の形態と比べて、同様のトップゲート型ＭＯＳＴＦＴを表示部及び周辺駆動回路部に有するが、上述の第１０の実施の形態とは異なって、透過型ＬＣＤに関するものである。即ち、図４０の（１）から図４４の（１４）に示す工程までは同様であるが、その工程後に、図４７の（１５）に示すように、絶縁膜２５、３６に表示用ＴＦＴのドレイン部コンタクト用の窓開け１９を行うと同時に、透過率向上のために画素開口部の不要なＳｉＯ2 、ＰＳＧ及びＳｉＮ膜を除去する。
【０２４３】
次いで、図４７の（１６）に示すように、全面にスピンコート等で２〜３μｍ厚みの感光性アクリル系透明樹脂の平坦化膜２８Ｂを形成し、汎用フォトリソグラフィにより、表示用ＴＦＴのドレイン側の透明樹脂２８Ｂの窓開けを行い、所定条件で硬化させる。
【０２４４】
次いで、図４７の（１７）に示すように、全面に１３０〜１５０ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン部１９とコンタクトしたＩＴＯ透明電極４１を形成する。そして、熱処理（フォーミングガス中、２００〜２５０℃／１ｈ）により、表示用ＴＦＴのドレインとＩＴＯのコンタクト抵抗の低減化とＩＴＯ透明度の向上を図る。
【０２４５】
そして、図４８に示すように、対向基板３２と組み合わせ、上述の第８の実施の形態と同様にして透過型ＬＣＤを組み立てる。但し、ＴＦＴ基板側にも偏光板を貼り合わせる。この透過型ＬＣＤでは、実線のように透過光が得られるが、一点鎖線のように対向基板３２側からの透過光が得られるようにもできる。
【０２４６】
この透過型ＬＣＤの場合、次のようにしてオンチップカラーフィルタ（ＯＣＣＦ）構造とオンチップブラック（ＯＣＢ）構造を作製することができる。
【０２４７】
即ち、図４１の（１）〜図４４の（１３）までの工程は上記の工程に準じて行うが、その後、図４９の（１４）に示すように、ＰＳＧ／ＳｉＯ2 の絶縁膜２５のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層４１Ａを形成した後、ＳｉＮ／ＰＳＧの絶縁膜３６を形成する。
【０２４８】
次いで、図４９の（１５）に示すように、Ｒ、Ｇ、Ｂの各色を各セグメント毎に顔料分散したフォトレジスト６１を所定厚さ（１〜１．５μｍ）で形成した後、図４９の（１６）に示すように、汎用フォトリソグラフィ技術で所定位置（各画素部）のみを残すパターニングで各カラーフィルタ層６１（Ｒ）、６１（Ｇ）、６１（Ｂ）を形成する（オンチップカラーフィルタ構造）。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板は使用できない。
【０２４９】
次いで、図４９の（１６）に示すように、表示用ＴＦＴのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層４３を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを２００〜２５０ｎｍ厚で成膜し、表示用ＴＦＴを覆って遮光する所定の形状にパターニングする（オンチップブラック構造）。
【０２５０】
次いで、図４９の（１７）に示すように、透明樹脂の平坦化膜２８Ｂを形成し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透明電極４１を遮光層４３に接続するように形成する。
【０２５１】
このように、表示アレイ部上に、カラーフィルタ６１やブラックマスク４３を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【０２５２】
＜第１２の実施の形態＞
図５０〜図５８は、本発明の第１２の実施の形態を示すものである。
【０２５３】
本実施の形態では、周辺駆動回路部は上述した第１０の実施の形態と同様のトップゲート型のｐＭＯＳＴＦＴとｎＭＯＳＴＦＴとからなるＣＭＯＳ駆動回路で構成する。表示部は反射型ではあるが、ＴＦＴを各種ゲート構造のものとして、種々の組み合わせにしている。
【０２５４】
即ち、図５０（Ａ）は、上述した第１０の実施の形態と同様のトップゲート型のｎＭＯＳＬＤＤ−ＴＦＴを表示部に設けているが、図５０（Ｂ）に示す表示部にはボトムゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、図５０（Ｃ）に示す表示部にはデュアルゲート型のｎＭＯＳＬＤＤ−ＴＦＴをそれぞれ設けている。これらのボトムゲート型、デュアルゲート型ＭＯＳＴＦＴのいずれも、後述のように、周辺駆動回路部のトップゲート型ＭＯＳＴＦＴと共通の工程で作製可能であるが、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【０２５５】
なお、図５０（Ｂ）のボトムゲート型ＭＯＳＴＦＴにおいて、図中の７１はＭｏ・Ｔａ等のゲート電極であり、７２はＳｉＮ膜及び７３はＳｉＯ2 膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の単結晶シリコン層を用いたチャンネル領域等が形成されている。また、図５０（Ｃ）のデュアルゲート型ＭＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁膜７３をＳｉＯ2 膜とＳｉＮ膜で形成し、この上に上部ゲート電極７４を設けている。
【０２５６】
次に、上記のボトムゲート型ＭＯＳＴＦＴの製造方法を図５１〜図５５で、上記のデュアルゲート型ＭＯＳＴＦＴの製造方法を図５６〜図５８でそれぞれ説明する。なお、周辺駆動回路部のトップゲート型ＭＯＳＴＦＴの製造方法は図４１〜図４５において述べたものと同じであるので、ここでは図示を省略している。
【０２５７】
表示部において、ボトムゲート型ＭＯＳＴＦＴを製造するには、まず、図５１の（１）に示すように、基板１上に、モリブデン／タンタル（Ｍｏ・Ｔａ）合金のスパッタ膜７１（５００〜６００ｎｍ厚）を形成する。
【０２５８】
次いで、図５１の（２）に示すように、フォトレジスト７０を所定パターンに形成し、これをマスクにしてＭｏ・Ｔａ膜７１をテーパエッチングし、側端部７１ａが台形状に２０〜４５度でなだらかに傾斜したゲート電極７１を形成する。
【０２５９】
次いで、図５１の（３）に示すように、フォトレジスト７０の除去後に、モリブデン・タンタル合金膜７１を含む基板１上に、プラズマＣＶＤ法等により、ＳｉＮ膜（約１００ｎｍ厚）７２とＳｉＯ2 膜（約２００ｎｍ厚）７３とを、この順に積層したゲート絶縁膜を形成する。
【０２６０】
次いで、図５２の（４）に示すように、図４１の（１）と同じ工程において、上述したと同様に絶縁基板１の一主面において、少なくともＴＦＴ形成領域に、結晶性サファイア膜（厚さ２０〜２００ｎｍ）５０を形成する。
【０２６１】
次いで、図５２の（５）に示すように、図４１の（２）〜（３）と同じ工程において、上述したと同様に単結晶シリコンをヘテロエピタキシャル成長し、厚さ例えば０．１μｍ程度の単結晶シリコン層７として析出させる。この際、下地のゲート電極７１の側端部７１ａはなだらかな傾斜面となっているので、この面上には、段差４によるヘテロエピタキシャル成長を阻害せず、段切れなしに単結晶シリコン層７が成長することになる。
【０２６２】
次いで、図５２の（６）に示すように、図４２の（５）〜（７）の工程を経た後、図４３の（８）と同じ工程において、表示部のｎＭＯＳＴＦＴのゲート部をフォトレジスト１３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４をドーピング（イオン注入）して、Ｎ- 型層からなるＬＤＤ部１５を自己整合的に形成する。このとき、ボトムゲート電極７１の存在によって表面高低差（又はパターン）を認識し易く、フォトレジスト１３の位置合わせ（マスク合わせ）を行い易く、アライメントずれが生じにくい。
【０２６３】
次いで、図５３の（７）に示すように、図４３の（９）と同じ工程において、ｎＭＯＳＴＦＴのゲート部及びＬＤＤ部をフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７をドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９を形成する。
【０２６４】
次いで、図５３の（８）に示すように、図４３の（１０）と同じ工程において、ｎＭＯＳＴＦＴの全部をフォトレジスト２０でカバーし、ボロンイオン２１をドーピング（イオン注入）して周辺駆動回路部のｐＭＯＳＴＦＴのＰ+ 層のソース部及びドレイン部を形成する。
【０２６５】
次いで、図５３の（９）に示すように、図４４の（１１）と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト２４を設け、単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【０２６６】
次いで、図５３の（１０）に示すように、図４４の（１２）と同じ工程において、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＳｉＯ2 膜５３（約３００ｎｍ厚）とリンシリケートガラス（ＰＳＧ）膜５４（約３００ｎｍ厚）をこの順に全面に形成する。なお、ＳｉＯ2 膜５３とＰＳＧ膜５４は上述した保護膜２５に相当するものである。そして、この状態で単結晶シリコン膜を上述したと同様に活性化処理する。
【０２６７】
次いで、図５４の（１１）に示すように、図４４の（１３）と同じ工程において、汎用フォトリソグラフィ及びエッチング技術により、ソース部のコンタクト用窓開けを行う。そして、全面に４００〜５００ｎｍ厚のアルミニウム又は１％Ｓｉ入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ＴＦＴのソース電極２６を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス中、約４００℃／１ｈで、シンター処理する。
【０２６８】
次いで、図５４の（１２）に示すように、図４４の（１４）と同じ工程において、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁膜３６を全面に形成し、表示用のＴＦＴのドレイン部のコンタクト用窓開けを行う。
【０２６９】
次いで、図５４の（１３）に示すように、図４５の（１５）と同じ工程において、スピンコート等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、図５４の（１４）に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るような凹凸形状パターンを形成し、リフローさせて凹凸粗面２８Ａからなる反射面下部を形成する。同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂窓開けを行う。
【０２７０】
次いで、図５４の（１４）に示すように、図４５の（１７）と同じ工程において、全面に４００〜５００ｎｍ厚のアルミニウム又は１％Ｓｉ入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン部１９と接続した凹凸形状のアルミニウム反射部２９を形成する。
【０２７１】
以上のようにして、結晶性サファイア膜５０を高温ヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層７を用いた表示部にボトムゲート型のｎＭＯＳＬＤＤ−ＴＦＴ（周辺部ではトップゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴからなるＣＭＯＳ駆動回路）を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０２７２】
図５５は、表示部に設ける上記のボトムゲート型ＭＯＳＴＦＴのゲート絶縁膜をＭｏ・Ｔａの陽極酸化法で形成した例を示す。
【０２７３】
即ち、図５１の（２）の工程後に、図５５の（３）に示すようにモリブデン・タンタル合金膜７１を公知の陽極酸化処理することによって、その表面にＴａ2 Ｏ5 からなるゲート絶縁膜７４を１００〜２００ｎｍ厚に形成する。
【０２７４】
この後の工程は、図５５の（４）に示すように、図５２の（４）〜（５）の工程と同様にして結晶性サファイア膜５０を形成し、単結晶シリコン膜７をヘテロエピタキシャル成長した後、図５２の（６）〜図５４の（１４）の工程と同様にして図５５の（５）に示すように、アクティブマトリクス基板３０を作製する。
【０２７５】
次に、表示部において、デュアルゲート型ＭＯＳＴＦＴを製造するには、まず、図５１の（１）〜図５２の（５）までの工程は、上述したと同様に行う。
【０２７６】
即ち、図５６の（６）に示すように、絶縁膜７２、７３上に結晶性サファイア膜５０を形成し、更に、この結晶性サファイア膜５０をシードとして単結晶シリコン層７をヘテロエピタキシャル成長させる。次いで、図４２の（６）と同じ工程において、単結晶シリコン薄膜７上の全面に、プラズマＣＶＤ、触媒ＣＶＤ等によりＳｉＯ2 膜（約２００ｎｍ厚）とＳｉＮ膜（約１００ｎｍ厚）をこの順に連続形成して絶縁膜８０（これは上述の絶縁膜８に相当）を形成し、更に、Ｍｏ・Ｔａ合金のスパッタ膜８１（５００〜６００ｎｍ厚）（これは上述のスパッタ膜７１に相当）を形成する。
【０２７７】
次いで、図５６の（７）に示すように、図４２の（７）と同じ工程において、フォトレジストパターン１０を形成し、連続したエッチングによりＭｏ・Ｔａ合金のトップゲート電極８２（これは上述のゲート電極１２に相当）と、ゲート絶縁膜８３（これは上述のゲート絶縁膜１１に相当）を形成し、単結晶シリコン薄膜層７を露出させる。
【０２７８】
次いで、図５６の（８）に示すように、図４３の（８）と同じ工程において、ｎＭＯＳＴＦＴのトップゲート部をフォトレジスト１３でカバーし、露出した表示用のｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４をドーピング（イオン注入）して、Ｎ- 型層のＬＤＤ部１５を形成する。
【０２７９】
次いで、図５６（９）に示すように、図４３の（９）と同じ工程において、ｎＭＯＳＴＦＴのゲート部及びＬＤＤ部をフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７をドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９を形成する。
【０２８０】
次いで、図５７の（１０）に示すように、図４３の（１０）と同じ工程において、ｐＭＯＳＴＦＴのゲート部をフォトレジスト２０でカバーし、露出した領域にボロンイオン２１をドーピング（イオン注入）して周辺駆動回路部のｐＭＯＳＴＦＴのＰ+ 層のソース部及びドレイン部を形成する。
【０２８１】
次いで、図５７の（１１）に示すように、図４４の（１１）と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト２４を設け、能動素子部と受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【０２８２】
次いで、図５７の（１２）に示すように、図４４の（１２）と同じ工程において、プラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、ＳｉＯ2 膜５３（約２００ｎｍ厚）とリンシリケートガラス（ＰＳＧ）膜５４（約３００ｎｍ厚）を全面に形成する。これらの膜５３、５４は上述の保護膜２５に相当する。そして、単結晶シリコン層７を活性化処理する。
【０２８３】
次いで、図５７の（１３）に示すように、図４４の（１３）と同じ工程において、ソース部のコンタクト用窓開けを行う。そして、全面に４００〜５００ｎｍ厚のアルミニウム又は１％Ｓｉ入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース電極２６を形成すると同時に、データライン及びゲートラインを形成する。
【０２８４】
次いで、図５８の（１４）に示すように、図４４の（１４）と同じ工程でＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁膜３６を全面に形成し、表示用のＴＦＴのドレイン部のコンタクト用窓開けを行う。
【０２８５】
次いで、図５８の（１５）に示すように、全面に、スピンコート等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、図５８の（１６）に示すように、図４５の（１６）、（１７）の工程と同様に、少なくとも画素部に凹凸粗面２８Ａからなる反射面下部を形成し、同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂窓開けを行い、更に表示用ＴＦＴのドレイン部１９と接続した、最適な反射特性と視野角特性を得るための凹凸形状のアルミニウム等の反射部２９を形成する。
【０２８６】
以上のようにして、結晶性サファイア膜５０をヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層７を用い、表示部にデュアルゲート型のｎＭＯＳＬＤＤＴＦＴを、周辺駆動回路部にトップゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴからなるＣＭＯＳ駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０２８７】
＜第１３の実施の形態＞
図５９〜図６１は、本発明の第１３の実施の形態を示すものである。
【０２８８】
本実施の形態では、上述した実施の形態とは異なり、トップゲート部のゲート電極をアルミニウム等の比較的耐熱性の低い材料で形成している。
【０２８９】
まず、表示部及び周辺駆動回路部共にトップゲート型ＭＯＳＴＦＴを設ける場合には、上述した第１０の実施の形態における図４１の（１）〜図４２の（５）までの工程は同様に行って、図５９の（５）に示すように、周辺駆動回路部のｐＭＯＳＴＦＴ部にＮ型ウエル７Ａを形成する。
【０２９０】
次いで、図５９の（６）に示すように、周辺駆動領域のｎＭＯＳ及びｐＭＯＳＴＦＴ全部と、表示領域のｎＭＯＳＴＦＴのゲート部をフォトレジスト１３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオン１４を例えば２０ｋＶで５×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、Ｎ- 型層からなるＬＤＤ部１５を自己整合的に形成する。
【０２９１】
次いで、図６０の（７）に示すように、周辺駆動領域のｐＭＯＳＴＦＴ全部と、周辺駆動領域のｎＭＯＳＴＦＴのゲート部と、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部とをフォトレジスト１６でカバーし、露出した領域にリン又はひ素イオン１７を例えば２０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ+ 型層からなるソース部１８及びドレイン部１９とＬＤＤ部１５とを形成する。この場合、仮想線のようにレジスト１３を残し、これを覆うようにレジスト１６を設ければ、レジスト１６形成時のマスクの位置合せをレジスト１３を目安にでき、マスク合せが容易となり、アライメントずれも少なくなる。
【０２９２】
次いで、図６０の（８）に示すように、周辺駆動領域のｎＭＯＳＴＦＴ及び表示領域のｎＭＯＳＴＦＴの全部とｐＭＯＳＴＦＴのゲート部をフォトレジスト２０でカバーし、露出した領域にボロンイオン２１を例えば１０ｋＶで５×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量でドーピング（イオン注入）してｐＭＯＳＴＦＴのＰ+ 層のソース部２２及びドレイン部２３を形成する。
【０２９３】
次いで、レジスト２０の除去後に、図６０の（９）に示すように、単結晶シリコン層７、７Ａを上述したと同様に活性化処理し、更に表面にゲート絶縁膜１２、ゲート電極材料（アルミニウム又は１％Ｓｉ入りアルミニウム等）１１を形成する。ゲート電極材料層１１は真空蒸着法又はスパッタ法で形成可能である。
【０２９４】
次いで、上述したと同様に、各ゲート部をパターニングした後、能動素子部と受動素子部をアイランド化し、更に図６１の（１０）に示すように、ＳｉＯ2 膜（約２００ｎｍ厚）及びリンシリケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの順に全面に連続形成して保護膜２５を形成する。
【０２９５】
次いで、図６１の（１１）に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース／ドレイン部、及び表示用ＴＦＴのソース部のコンタクト用窓開けを行う。
【０２９６】
そして、全面に５００〜６００ｎｍ厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのＴＦＴのソース電極２６と周辺駆動回路部のドレイン電極２７を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス（Ｎ2 ＋Ｈ2 ）中、約４００℃／１ｈで、シンター処理する。
【０２９７】
次いで、図４４の（１４）〜図４５の（１７）と同様にして単結晶シリコン層７を用いた表示部及び周辺駆動回路部にそれぞれ、アルミニウム又は１％Ｓｉ入りアルミニウム等をゲート電極とするトップゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０２９８】
本実施の形態では、単結晶シリコン層７の活性化処理後にアルミニウム又はアルミニウム合金等のゲート電極１１を形成しているので、その活性化処理時の熱の影響はゲート電極材料の耐熱性とは無関係となるため、トップゲート電極材料として比較的耐熱性が低く、低コストのアルミニウム等でも使用可能となり、電極材料の選択の幅も広がる。これは、表示部がボトムゲート型ＭＯＳＴＦＴの場合も同様である。
【０２９９】
次に、表示部にデュアルゲート型ＭＯＳＴＦＴ、周辺駆動回路にトップゲート型ＭＯＳＴＦＴを設ける場合には、上述した第６の実施の形態における図２９の（８）〜図３１の（１５）で述べた工程と同様に行って、表示部及び周辺駆動回路部にそれぞれ、アルミニウム等をゲート電極とするデュアルゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、トップゲート型ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板３０を作製することができる。
【０３００】
＜第１４の実施の形態＞
図６２〜図６３は、本発明の第１４の実施の形態を示すものである。
【０３０１】
図６２の例は、上述の第１２の実施の形態において、自己整合型ＬＤＤ構造のＴＦＴ、例えばトップゲート型ＬＤＤ−ＴＦＴを複数個連ねたダブルゲート型ＭＯＳＴＦＴに関するものである。
【０３０２】
図６３の例は、ボトムゲート型ＭＯＳＴＦＴをダブルゲート構造としたもの（Ａ）と、デュアルゲート型ＭＯＳＴＦＴをダブルゲート構造としたもの（Ｂ）である。
【０３０３】
これらのダブルゲート型ＭＯＳＴＦＴも、上述した図３７〜図３８で述べたと同様の利点を有する。
【０３０４】
＜第１５の実施の形態＞
図６４〜図７２は、本発明の第１５の実施の形態を示すものである。
【０３０５】
上述したように、トップゲート型、ボトムゲート型、デュアルゲート型の各ＴＦＴはそれぞれ構造上、機能上の差異又は特長があることから、これらを表示部と周辺駆動回路部において採用する際に、これら各部間でＴＦＴを種々に組み合わせて設けることが有利なことがある。
【０３０６】
例えば、図６４に示すように、表示部にトップゲート型、ボトムゲート型、デュアルゲート型のいずれかのＭＯＳＴＦＴを採用した場合、周辺駆動回路にはトップゲート型ＭＯＳＴＦＴ、ボトムゲート型ＭＯＳＴＦＴ、デュアルゲート型ＭＯＳＴＦＴのうち、少なくともトップゲート型を採用するか、或いはそれらが混在することも可能である。この組み合わせは１２通り（No.1〜No.12)挙げられる。特に、周辺駆動回路のＭＯＳＴＦＴにデュアルゲート構造を用いると、このようなデュアルゲート構造は、上下のゲート部の選択によってトップゲート型にもボトムゲート型にも容易に変更することができ、また、周辺駆動回路の一部に大きな駆動能力のＴＦＴが必要な場合は、デュアルゲート型が必要となる場合もある。例えば、ＬＣＤ以外の電気光学装置として本発明を有機ＥＬやＦＥＤ等に適用する場合は必要であると考えられる。
【０３０７】
図６５及び図６６は表示部のＭＯＳＴＦＴがＬＤＤ構造でないとき、図６７及び図６８は表示部のＭＯＳＴＦＴがＬＤＤ構造であるとき、図６９及び図７０は周辺駆動回路部のＭＯＳＴＦＴがＬＤＤ構造のＴＦＴを含むとき、図７１及び図７２は周辺駆動回路部と表示部の双方がＬＤＤ構造のＭＯＳＴＦＴを含むときのそれぞれにおいて、周辺駆動回路部と表示部の各ＭＯＳＴＦＴの組み合わせをチャンネル導電型別に示した各種の例（No.1〜No.216）を示す。
【０３０８】
このように、図６４に示したゲート構造別の組み合わせは、具体的には図６５〜図７２に示したようになる。これは、周辺駆動回路部がトップゲート型と他のゲート型との混在したＭＯＳＴＦＴからなっている場合も、同様の組み合わせが可能である。なお、図６４〜図７２に示したＴＦＴの各種組合せは、ＴＦＴのチャンネル領域などを単結晶シリコンで形成する場合に限らず、多結晶シリコンやアモルファスシリコン（但し、表示部のみ）で形成する場合も同様に適用可能である。
【０３０９】
＜第１６の実施の形態＞
図７３〜図７４は、本発明の第１６の実施の形態を示すものである。
【０３１０】
本実施の形態では、アクティブマトリクス駆動ＬＣＤにおいて、周辺駆動回路部は、駆動能力の向上の点から、本発明に基づいて上述の単結晶シリコン層を用いたＴＦＴを設ける。但し、これはトップゲート型に限らず、他のゲート型が混在してよいし、チャンネル導電型も種々であってもよく、また単結晶シリコン層以外の多結晶シリコン層を用いたＭＯＳＴＦＴが含まれていてもよい。これに対し、表示部のＭＯＳＴＦＴは、単結晶シリコン層を用いるのが望ましいが、これに限らず、多結晶シリコンやアモルファスシリコン層を用いたものであってよく、或いは３種のシリコン層の少なくとも２種が混在したものであってもよい。但し、表示部をｎＭＯＳＴＦＴで形成するときは、アモルファスシリコン層を用いても実用的なスイッチング速度は得られるが、単結晶シリコン又は多結晶シリコン層の方がＴＦＴ面積を小さくでき、画素欠陥の減少の面でもアモルファスシリコンよりは有利である。なお、既述したヘテロエピタキシャル成長時に単結晶シリコンだけでなく、多結晶シリコンも同時に生じ、いわゆるＣＧＳ（Continuous grain silicon）構造も含まれることもあるが、これも能動素子と受動素子の形成に利用できる。
【０３１１】
図７３には、各部間でのＭＯＳＴＦＴの各種組み合わせ例（Ａ）、（Ｂ）、（Ｃ）を示し、図７４にはその具体例を例示した。単結晶シリコンを用いると、電流駆動能力が向上するため、素子を小さくでき、大画面化が可能となり、表示部では開口率が向上する。
【０３１２】
なお、周辺駆動回路部では、上記のＭＯＳＴＦＴだけでなく、ダイオード、キャパシタンス、抵抗、インダクタンス等を集積した電子回路が絶縁基板（ガラス基板等）に一体形成されてよいことは勿論である。
【０３１３】
＜第１７の実施の形態＞
図７５は、本発明の第１７の実施の形態を示すものである。
【０３１４】
本実施の形態は、上述した各実施の形態がアクティブマトリクス駆動の例についてのものであるのに対し、本発明をパッシブマトリクス駆動に適用したものである。
【０３１５】
即ち、表示部は、上述したＭＯＳＴＦＴの如きスイッチング素子を設けず、対向する基板に形成した一対の電極間に印加する電圧による電位差でのみ表示部の入射光又は反射光が調光される。こうした調光素子には、反射型、透過型のＬＣＤをはじめ、有機又は無機ＥＬ（エレクトロルミネセンス表示素子）、ＦＥＤ（電界放出型表示素子）、ＬＥＰＤ（発光ポリマー表示素子）、ＬＥＤ（発光ダイオード表示素子）なども含まれる。
【０３１６】
＜第１８の実施の形態＞
図７６は、本発明の第１８の実施の形態を示すものである。
【０３１７】
本実施の形態は、本発明をＬＣＤ以外の電気光学装置である有機又は無機ＥＬ（エレクトロルミネセンス）素子やＦＥＤ（電界放出型表示素子）、ＬＥＰＤ（発光ポリマー表示素子）、ＬＥＤ（発光ダイオード表示素子）などに適用したものである。
【０３１８】
即ち、図７６（Ａ）には、アクティブマトリクス駆動のＥＬ素子を示し、例えばアモルファス有機化合物を用いた有機ＥＬ層（又はＺｎＳ：Ｍｎを用いた無機ＥＬ層）９０を基板１上に設け、その下部に既述した透明電極（ＩＴＯ）４１を形成し、上部に陰極９１を形成し、これら両極間の電圧印加によって所定色の発光がフィルタ６１を通して得られる。
【０３１９】
この際、アクティブマトリクス駆動により透明電極４１へデータ電圧を印加するために、基板１上の結晶性サファイア膜５０（更には段差４）をシードとしてヘテロエピタキシャル成長させた単結晶シリコン層を用いた本発明による単結晶シリコンＭＯＳＴＦＴ（即ち、ｎＭＯＳＬＤＤ−ＴＦＴ）が基板１上に作り込まれている。同様のＴＦＴは周辺駆動回路にも設けられる。このＥＬ素子は、単結晶シリコン層を用いたＭＯＳＬＤＤ−ＴＦＴで駆動しているので、スイッチング速度が早く、またリーク電流も少ない。なお、上記のフィルタ６１は、ＥＬ層９０が特定色を発光するものであれば、省略可能である。
【０３２０】
なお、ＥＬ素子の場合、駆動電圧が高いため、周辺駆動回路部には、上記のＭＯＳＴＦＴ以外に、高耐圧のドライバ素子（高耐圧ｃＭＯＳＴＦＴとバイポーラ素子など）を設けるのが有利である。
【０３２１】
図７６（Ｂ）は、パッシブマトリクス駆動のＦＥＤを示すが、対向するガラス基板１−３２間の真空部において、両電極９２−９３間の印加電圧によって冷陰極９４から放出された電子をゲートライン９５の選択によって対向する螢光体層９６へ入射させ、所定色の発光を得るものである。
【０３２２】
ここで、エミッタライン９２は、周辺駆動回路へ導かれ、データ電圧で駆動されるが、その周辺駆動回路には、本発明に基づいて単結晶シリコン層を用いたＭＯＳＴＦＴが設けられ、エミッタライン９２の高速駆動に寄与している。なお、このＦＥＤは、各画素に上記のＭＯＳＴＦＴを接続することにより、アクティブマトリクス駆動させることも可能である。
【０３２３】
なお、図７６（Ａ）の素子において、ＥＬ層９０の代わりに公知の発光ポリマーを用いれば、パッシブマトリクス又はアクティブマトリクス駆動の発光ポリマー表示装置（ＬＥＰＤ）として構成することができる。その他、図７６（Ｂ）の素子において、ダイアモンド薄膜をカソード側に用いたＦＥＤと類似のデバイスも構成できる。また、発光ダイオードにおいて、発光部に本発明によりエピタキシャル成長させた単結晶シリコンのＭＯＳＴＦＴにより、例えばガリウム系（ガリウム・アルミニウム・ひ素など）の膜からなる発光部を駆動できる。或いは、本発明のエピタキシャル成長法で発光部の膜を単結晶成長させることも考えられる。
【０３２４】
以上に述べた本発明の実施の形態は、本発明の技術的思想に基いて種々変形が可能である。
【０３２５】
例えば、上述した低融点金属の溶融液６の塗布時に、溶解度が大きい３族又は５族元素を、例えばボロン、リン、アンチモン、ひ素、アルミニウム、ガリウム、インジウム、ビスマスなどを多結晶シリコン又はアモルファスシリコン膜５に適量ドープしておけば、成長するシリコンエピタキシャル成長層７のＰ型又はＮ型のチャンネル導電型や、そのキャリア濃度を任意に制御することができる。
【０３２６】
また、ガラス基板からのイオンの拡散防止のために基板表面にＳｉＮ膜（例えば５０〜２００ｎｍ厚）、更には必要に応じてＳｉＯ2 膜（例えば１００ｎｍ厚）を設けてよく、またこれらの膜に既述した如き段差４を形成してもよい。上述した段差はＲＩＥ以外にもイオンミリング法などによっても形成可能である。また、上述したように、段差４を基板１に形成する以外にも、結晶性サファイア膜又はサファイア基板自体の厚み内に段差４を形成してもよいことは勿論である。
【０３２７】
また、上述したサファイア（Ａｌ2 Ｏ3 ）に代えて、単結晶シリコンと格子整合の良好なスピネル構造体（例えばマグネシアスピネル）（ＭｇＯ・Ａｌ2 Ｏ3 ）や、ＣａＦ2 、ＳｒＦ2 、ＢａＦ2 、ＢＰ、（Ｙ2 Ｏ3 ）m 、（ＺｒＯ2 ）1 -m等が使用可能である。
【０３２８】
また、本発明は周辺駆動回路のＴＦＴに好適なものであるが、それ以外にもダイオードなどの素子の能動領域や、抵抗、キャパシタンス、インダクタンスなどの受動領域を本発明による単結晶シリコン層で形成することも可能である。
【０３２９】
【発明の作用効果】
本発明によれば、特に単結晶シリコンと格子整合の良い上記物質層（例えば結晶性サファイア膜）をシードにして、シリコン等を溶解した低融点金属の溶融液から、ヘテロエピタキシャル成長で単結晶シリコン層などの単結晶半導体層を形成し、このエピタキシャル成長層をアクティブマトリクス基板などの駆動基板の周辺駆動回路のトップゲート型ＭＯＳＴＦＴや表示部−周辺駆動回路一体型のＬＣＤなどの電気光学装置の周辺駆動回路のトップゲート型ＭＯＳＴＦＴなどの能動素子や、抵抗、インダクタンス、キャパシタンス等の受動素子のうちの少なくとも能動素子に用いているので、次の（Ａ）〜（Ｇ）に示す顕著な作用効果を得ることができる。
【０３３０】
（Ａ）単結晶シリコンと格子整合の良い物質層（例えば結晶性サファイア膜）を基板上に形成し、その物質層をシードとしてヘテロエピタキシャル成長させることにより、５４０ｃｍ2 ／ｖ・ｓｅｃ以上の高い電子移動度の単結晶シリコン層の如き単結晶半導体層が得られるので、高性能ドライバ内蔵の表示用薄膜半導体装置などの電気光学装置の製造が可能となる。
【０３３１】
（Ｂ）特にこの単結晶シリコン層による単結晶シリコントップゲート型ＴＦＴは、高いスイッチング特性を有し、ＬＤＤ構造を有するｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳＴＦＴの表示部と、高い駆動能力のｃＭＯＳ、又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在からなる周辺駆動回路とを一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、大画面の表示パネルが実現する。
【０３３２】
（Ｃ）そして、上記した物質層をヘテロエピタキシャル成長のシードとして用い、かつこの物質層上において、上記した低融点金属の溶融液を低温（例えば３５０℃）で調製し、それより少し高いだけの温度に加熱した基板上に塗布などの方法で形成できるから、比較的低温（例えば３００〜４００℃）でシリコン単結晶膜を均一に形成することができる。
【０３３３】
（Ｄ）固相成長法の場合のような中温で長時間（約６００℃、十数時間）のアニールや、エキシマレーザーアニールが不要となるから、生産性が高く、高価な製造設備が不要でコストダウンが可能となる。
【０３３４】
（Ｅ）このヘテロエピタキシャル成長では、結晶性サファイア膜等の物質層の結晶性、溶融液の組成比、溶融液温度、基板の加熱温度、冷却速度等の調整により広範囲のＰ型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Ｖｔｈ（しきい値）調整が容易であり、低抵抗化による高速動作が可能である。
【０３３５】
（Ｆ）また、シリコン含有低融点金属溶融液層に、３族又は５族の不純物元素（ボロン、リン、アンチモン、ひ素、ビスマス、アルミニウムなど）を別途適量ドープしておけば、ヘテロエピタキシャル成長による単結晶シリコン薄膜の不純物種及び／又はその濃度、即ちＰ型／Ｎ型等の導電型及び／又はキャリア濃度を任意に制御することができる。
【０３３６】
（Ｇ）結晶性サファイア膜などの上記物質層は、様々な原子の拡散バリアになるため、ガラス基板からの不純物の拡散を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＬＣＤ（液晶表示装置）の製造プロセスを工程順に示す断面図である。
【図２】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図３】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図４】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図６】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図７】同、ＬＣＤの要部断面図である。
【図８】非晶質基板上のシリコン結晶成長の状況を説明するための概略斜視図である。
【図９】グラフォエピタキシャル成長技術における各種段差形状とシリコン成長結晶方位を示す概略断面図である。
【図１０】Ｓｉ−Ｉｎ状態図（Ａ）及びＳｉ−Ｇａ状態図（Ｂ）である。
【図１１】本発明の第１の実施の形態によるＬＣＤの全体の概略レイアウトを示す斜視図である。
【図１２】同、ＬＣＤの等価回路図である。
【図１３】同、ＬＣＤの概略構成図である。
【図１４】本発明の第２の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図１５】同、ＬＣＤの要部断面図である。
【図１６】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図１７】本発明の第５の実施の形態によるＬＣＤの要部断面図である。
【図１８】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図１９】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２０】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２１】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２２】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２３】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２４】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２５】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２６】本発明の第６の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図２７】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２８】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図２９】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図３０】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図３１】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図３２】同、ＬＣＤの製造時の要部断面図である。
【図３３】同、ＬＣＤの製造時の要部断面図である。
【図３４】本発明の第７の実施の形態によるＬＣＤの各種ＴＦＴを示す平面図又は断面図である。
【図３５】同、ＬＣＤの製造時の各種ＴＦＴを示す断面図である。
【図３６】同、ＬＣＤの要部断面図である。
【図３７】本発明の第８の実施の形態によるＬＣＤの要部断面図又は平面図である。
【図３８】同、ＬＣＤの各種ＴＦＴの要部断面図である。
【図３９】同、ＬＣＤのＴＦＴの等価回路図である。
【図４０】本発明の第９の実施の形態によるＬＣＤのＴＦＴの要部断面図である。
【図４１】本発明の第１０の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図４２】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図４３】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図４４】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図４５】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図４６】同、ＬＣＤの要部断面図である。
【図４７】本発明の第１１の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図４８】同、ＬＣＤの要部断面図である。
【図４９】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５０】本発明の第１２の実施の形態によるＬＣＤの要部断面図である。
【図５１】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５２】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５３】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５４】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５５】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５６】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５７】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５８】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図５９】本発明の第１３の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図６０】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図６１】同、ＬＣＤの製造プロセスを工程順に示す断面図である。
【図６２】本発明の第１４の実施の形態によるＬＣＤの要部断面図又は平面図である。
【図６３】同、ＬＣＤの各種ＴＦＴの要部断面図である。
【図６４】本発明の第１５の実施の形態によるＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図６５】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図６６】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図６７】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図６８】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図６９】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図７０】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図７１】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図７２】同、ＬＣＤの各部ＴＦＴの組み合せを示す図である。
【図７３】本発明の第１６の実施の形態によるＬＣＤの概略レイアウト図である。
【図７４】同、ＬＣＤの各部ＴＦＴの組み合わせを示す図である。
【図７５】本発明の第１７の実施例によるデバイスの概略レイアウト図である。
【図７６】本発明の第１８の実施の形態によるＥＬ及びＦＥＤの要部断面図である。
【符号の説明】
１…ガラス（又は石英）基板、４…段差、７…単結晶シリコン層、
９…Ｍｏ・Ｔａ層、１１…ゲート電極、１２…ゲート酸化膜、
１４、１７…Ｎ型不純物イオン、１５…ＬＤＤ部、
１８、１９…Ｎ+ 型ソース又はドレイン領域、２１…Ｐ型不純物イオン、
２２、２３…Ｐ+ 型ソース又はドレイン領域、２５、３６…絶縁膜、
２６、２７、３１、４１…電極、２８…平坦化膜、２８Ａ…粗面（凹凸）、
２９…反射膜（又は電極）、３０…ＬＣＤ（ＴＦＴ）基板、
３３、３４…配向膜、３５…液晶、３７、４６…カラーフィルタ層、
４３…ブラックマスク層、５０…結晶性サファイア膜
【図１】
0004366732.tif 000002
【図２】
0004366732.tif 000003
【図３】
0004366732.tif 000004
【図４】
0004366732.tif 000005
【図５】
0004366732.tif 000006
【図６】
0004366732.tif 000007
【図７】
0004366732.tif 000008
【図８】
0004366732.tif 000009
【図９】
0004366732.tif 000010
【図１０】
0004366732.tif 000011
【図１１】
0004366732.tif 000012
【図１２】
0004366732.tif 000013
【図１３】
0004366732.tif 000014
【図１４】
0004366732.tif 000015
【図１５】
0004366732.tif 000016
【図１６】
0004366732.tif 000017
【図１７】
0004366732.tif 000018
【図１８】
0004366732.tif 000019
【図１９】
0004366732.tif 000020
【図２０】
0004366732.tif 000021
【図２１】
0004366732.tif 000022
【図２２】
0004366732.tif 000023
【図２３】
0004366732.tif 000024
【図２４】
0004366732.tif 000025
【図２５】
0004366732.tif 000026
【図２６】
0004366732.tif 000027
【図２７】
0004366732.tif 000028
【図２８】
0004366732.tif 000029
【図２９】
0004366732.tif 000030
【図３０】
0004366732.tif 000031
【図３１】
0004366732.tif 000032
【図３２】
0004366732.tif 000033
【図３３】
0004366732.tif 000034
【図３４】
0004366732.tif 000035
【図３５】
0004366732.tif 000036
【図３６】
0004366732.tif 000037
【図３７】
0004366732.tif 000038
【図３８】
0004366732.tif 000039
【図３９】
0004366732.tif 000040
【図４０】
0004366732.tif 000041
【図４１】
0004366732.tif 000042
【図４２】
0004366732.tif 000043
【図４３】
0004366732.tif 000044
【図４４】
0004366732.tif 000045
【図４５】
0004366732.tif 000046
【図４６】
0004366732.tif 000047
【図４７】
0004366732.tif 000048
【図４８】
0004366732.tif 000049
【図４９】
0004366732.tif 000050
【図５０】
0004366732.tif 000051
【図５１】
0004366732.tif 000052
【図５２】
0004366732.tif 000053
【図５３】
0004366732.tif 000054
【図５４】
0004366732.tif 000055
【図５５】
0004366732.tif 000056
【図５６】
0004366732.tif 000057
【図５７】
0004366732.tif 000058
【図５８】
0004366732.tif 000059
【図５９】
0004366732.tif 000060
【図６０】
0004366732.tif 000061
【図６１】
0004366732.tif 000062
【図６２】
0004366732.tif 000063
【図６３】
0004366732.tif 000064
【図６４】
0004366732.tif 000065
【図６５】
0004366732.tif 000066
【図６６】
0004366732.tif 000067
【図６７】
0004366732.tif 000068
【図６８】
0004366732.tif 000069
【図６９】
0004366732.tif 000070
【図７０】
0004366732.tif 000071
【図７１】
0004366732.tif 000072
【図７２】
0004366732.tif 000073
【図７３】
0004366732.tif 000074
【図７４】
0004366732.tif 000075
【図７５】
0004366732.tif 000076
【図７６】
0004366732.tif 000077