(57)【特許請求の範囲】
【請求項１】
複数個のレーザダイオード、
各々のレーザダイオードを制御するＬＤ変調手段、
所定のクロックを出力するよう制御された書き込みクロック発生手段、
書き込み同期信号を生成する同期信号制御手段、
および、書き込み位置あわせのため書き込みクロックの位相制御を行う位相同期制御手段を有し、
前記同期信号制御手段からの出力信号を前記位相同期制御手段に入力して各々のビームの書き込み位置合わせを行う光書き込み手段と、
この光書き込み手段によって書き込まれた画像を顕像化し、シート上に画像を形成する画像形成手段と、
を有する画像形成装置において、
前記書き込みクロックの位相遅延を前記位相同期制御手段に対して指示する位相遅延制御手段と、
当該遅延量を記憶する記憶手段と、
画像データを解析する画像解析手段と、を備え、
前記位相遅延制御手段は、前記画像解析手段がべた部と解析した領域において
前記記憶手段に記憶された遅延量に応じた指示信号を前記位相同期制御手段に出力して位相遅延実行タイミングを制御することを特徴とする画像形成装置。
【請求項２】
前記画像解析手段は、前記べた部に加えてハーフトーン領域の解析機能をさらに備え、当該ハーフトーン領域においては、前記位相遅延制御手段が、前記遅延量に応じた前記指示信号を前記位相同期制御手段へ出力するタイミングをランダムに変更して位相遅延実行タイミングを制御することを特徴とする請求項１に記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に関し、例えば、複数個のＬＤ により複数ラインを同時に走査して潜像を形成する光書き込み装置等を具備して構成される画像形成装置に関する。
【０００２】
【従来の技術】
画像形成装置の書き込み手段としてマルチビーム方式と称される複数個のレーザを使用し、複数ラインを同時に走査して画像形成を行う方式がある。この方式では、一度に複数ラインを書き込むので、１ラインずつ書き込むものに比べて書き込み速度が、レーザビームの本数分速くなる。この方式は、高速の画像形成装置（プリンタ）に多く使用されている。しかし、この方式の画像形成装置では、機械的要因およびレーザの色収差などにより、主走査方向でドット位置ズレが生じる。そこで、これを補正するために、例えば、特開平６−２２７０３７号公報、特開平９−６６６３０号公報、特開平９−８５９８９号公報に開示されているように、各々のレーザに対して書き込みクロックを変調してドット位置ズレを補正する方法が提案されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、前述のような各々のレーザに対して書き込みクロックを変調してドット位置ズレを補正する方法では、各レーザ毎に書き込みクロック発生装置が必要であり、かつ、１ドット以下の位置ズレ補正を行うために、書き込みクロックの調整が細かくできることが必要である。このため、回路規模が大きくなり、コストがかかるという問題を伴う。
【０００４】
そこで、本発明の第１の目的は、書き込みの位置ズレ補正を行うための回路規模を小さく構成できる画像形成装置を提供することにある。
【０００５】
第２の目的は、従来から行われている書き込みクロック変調方式よりも安価で、実用上ほぼ同等の画質を得ることができる画像形成装置を提供することにある。
【０００６】
第３の目的は、回路規模を縮小した際、ユニット交換が容易で、サービス性に優れた画像形成装置を提供することにある。
【０００７】
一方、前述のような書き込み位置の調整位置は、画像領域外で位相を遅延させて、書き込み位置誤差を補正することが望ましいが、書き込み位置誤差が大きくなると画像データを書き込む前に書き込み位置誤差を補正することができなくなる場合が出てくる。
【０００８】
そこで、第４の目的は、書き込み位置誤差が大きくなっても補正することができる画像形成装置を提供することにある。
【０００９】
さらに、第５の目的は、書き込み位置誤差が大きくなって画像領域で補正を行う場合でも、画質の劣化を最小限に抑えることができる画像形成装置を提供することにある。
【００１０】
【課題を解決するための手段】
第１の手段は、前記同期信号制御手段からの出力信号を前記位相同期制御手段に入力して各々のビームの書き込み位置合わせを行う光書き込み手段と、
この光書き込み手段によって書き込まれた画像を顕像化し、シート上に画像を形成する画像形成手段と、
を有する画像形成装置において、
前記書き込みクロックの位相遅延を前記位相同期制御手段に対して指示する位相遅延制御手段と、
当該遅延量を記憶する記憶手段と、
画像データを解析する画像解析手段と、を備え、
前記位相遅延制御手段は、前記画像解析手段がべた部と解析した領域において
前記記憶手段に記憶された遅延量に応じた指示信号を前記位相同期制御手段に出力して位相遅延実行タイミングを制御することを特徴とする。
【００１１】
第２の手段は、第１の手段において、その画像解析手段が、べた部に加えてハーフトーン領域の解析機能をさらに備え、当該ハーフトーン領域においては、前記位相遅延制御手段が、前記遅延量に応じた前記指示信号を前記位相同期制御手段へ出力するタイミングをランダムに変更して位相遅延実行タイミングを制御することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
【００２１】
なお、以下の説明において、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００２２】
＜第１の実施形態＞
図１ないし図７に本発明の第１の実施形態に係る画像形成装置を示す。
【００２３】
図６は本実施形態に係る画像形成装置の全体的な機械的構成を示す概略図、図７は同じく全体的な電気的構成を示すブロック図である。図６において、画像形成装置１００は、原稿給送部１１０、画像読み取り部１２０、作像部１３０および給紙部１４０から基本的に構成されている。原稿給送部１１０は原稿載置台１１１に乗せた原稿束から１枚ずつ原稿を分離し、画像読み取り部１２０のコンタクトガラス１２１上に給送し、原稿排紙トレイ１１２に排紙するという工程を繰り返し、原稿載置台１１１上の原稿をすべて自動的に読み取ることができるようにしたものである。
【００２４】
画像読み取り部１２０は、詳細には構成を図示しないが、コンタクトガラス上に載せられたもしくは給送されてきた原稿に照明光を照射し、図示しない第１スキャナおよび第２スキャナを副走査方向に移動させて反射光を結像レンズを介してＣＣＤの受光面に導いて画像情報を読み取る公知のものである。読み取られた画像情報は後述の画像メモリ７３に記憶され、帯電された感光体１３１の表面に作像部１３０の書き込み光学系からレーザ書き込みを行い、感光体１３１の表面に潜像を形成する、形成された潜像は現像装置１３２によってトナー現像され、給紙部１４０から給送されてきた用紙にトナー像を転写し、定着部１３３で定着して排紙する。
【００２５】
給紙部１４０は４段の給紙段１４１と後述の両面給紙部１４５を備え、前記給紙段１４１のいずれかからピックアップした用紙を縦搬送路１４３を介してレジストローラ１４２位置まで送り込み、レジストローラ１４２位置で前記感光体１３１上に形成されたトナー像とのタイミングをとって送り出す。また、両面給紙部１４５から送り出された用紙についても同様の動作を行い、用紙の裏面に画像を形成させる。
【００２６】
この画像形成装置１００は、図７に示すようにシステム制御部７１に対して、操作表示部７２、ＡＤＦ（自動原稿給送装置−原稿給送部）１１０、光学部（光学読み取り装置および光学書き込み装置）１２１、画像メモリ７３、画像処理部７４、不揮発メモリ７５、給紙部１４０、両面給紙部１４５、作像部１３０、定着部１３３などの各部が接続され、前記システム制御部７１との間で相互に信号の送受を行うことができるようになっている。システム制御部７１は前記不揮発メモリ７５に記憶されているプログラムにしたがって前記各部および全体の制御を司る。
【００２７】
図１は画像書き込み部の詳細を示すブロック図である。この実施形態は、レーザダイオード（以下、ＬＤと称す）を２個使用したマルチビーム方式の画像書き込み装置である。図１において、本実施形態における画像書き込み装置は、第１の画像データ（データ１）が入力される第１のＬＤ変調器（ＬＤ変調器（１））１、第１のＬＤ（ＬＤ（１））２、第１の記憶装置（記憶装置（１））３、第１の位相遅延制御部（位相遅延制御部（１））４、第１の同期信号（同期信号１）が入力される第１の位相同期制御部（位相同期制御部（１））５、基本書き込みクロック発生器６、第２の同期信号（同期信号２）が入力される第２の位相同期制御部（位相同期制御部（２））７、第２の記憶装置（記憶装置（２））８、第２の位相遅延制御部（位相遅延制御部（２））９、第２の画像データ（データ２）が入力される第２のＬＤ変調器（ＬＤ変調器（２））１０および第２のＬＤ（ＬＤ（２））１１から構成されている。
【００２８】
基本書き込みクロック発生器６は、水晶発振器などの発振器もしくはＰＬＬ回路などにより構成され、所望の書き込みクロックのＮ倍の周波数を出力するよう設定されている。第１および第２の位相同期制御部５，７は、前記基本書き込みクロック発生器によって出力される基本書き込みクロックから所望の書き込みクロックを生成する機能を有し、各々のＬＤ変調器１，１０について１個ずつ用意される。そして、ＬＤ２，１１の各々の書き込みクロックの位相は、それぞれ第１および第２の位相同期制御部５，７に入力される同期信号（同期信号１、同期信号２）の入力タイミングにより設定される。
【００２９】
図２は、基本書き込みクロック発生器６から出力される基本書き込みクロックと位相同期制御部５，７から出力される書き込みクロック位相同期制御信号により選択されるタイミングを示すタイミングチャートである。本実施形態では、画像形成装置を上記の構成とすることにより、第１および第２のＬＤ２，１１を、同一周波数、異位相で動作させることが可能となる。
【００３０】
同時に第１および第２の位相同期制御部５，７は、それぞれ第１および第２の位相遅延制御部４，９から出力される遅延指示信号により、図３に示すように書き込みクロックを１／２周期のＭ倍遅延させる。すなわち、書き込みクロックを基本書き込みクロックの１／２の整数倍周期遅延させる（図３では１／２周期）。なお、図３は、基本書き込みクロック、書き込みクロック１、書き込みクロック２、書き込みクロック１から書き込みクロック２に変更するときのタイミングを表しており、遅延量の前記１／２周期を１単位として整数倍ずつ遅延させて、複数倍の遅延とし、所望の遅延量を得ることもできる。
【００３１】
第１および第２の位相遅延制御部４，９は、前記遅延指示信号の出力タイミングを制御するブロックであり、所望のタイミングで遅延が発生するようタイミングを制御している。
【００３２】
第１および第２記憶装置３，８は遅延量を記憶するブロックであり、ここに記憶されている遅延量に応じて、後段の第１および第２の位相遅延制御部４，９が遅延指示信号を生成する。遅延信号は、遅延の必要がない場合には、出力する必要はなく（０回）、遅延量に応じて１回もしくは複数回の出力が可能である。これによって画像書き込み前に遅延を完了して書き込みタイミングを調整することも、画像書き込み後においても遅延させて書き込みタイミングを調整することも可能となる。なお、後述の実施形態でも述べるが、画像書き込み後において書き込みタイミングを遅延させる場合には、画像形成に悪影響をなるべく与えないように配慮することが望ましい。
【００３３】
第１および第２の位相同期制御部５，７から出力される書き込みクロックは、各々のＬＤ２，１１に対応した第１および第２のＬＤ変調器１，１０にそれぞれ入力され、そのクロックにより規定されたタイミングで第１および第２のＬＤ２，１１をそれぞれ点滅させる。なお、第１および第２のＬＤ２，１１の点滅動作は、それぞれ第１および第２のＬＤ変調器１，１０に入力される各々のデータにより決まる。
【００３４】
このように構成することにより、第１および第２記憶装置３，８に記憶させた遅延量だけ所望のタイミングで遅延させることができる。これにより、ビームＬＤ２，１１の書き込み位置ズレを精度良く補正することが可能となる。例えば、所定の遅延量を１画素より小さい遅延分複数回に分割して、所定のタイミングで遅延させることも可能となる。さらに、前述のように複数回遅延を繰り返し、画像領域内でも、見た目で判別出来ない程度の遅延を発生させ、複数ビーム間の機械的位置合わせ誤差および色収差などによる走査長さの違いによる書き込み位置誤差を補正することができる。
【００３５】
＜第２の実施形態＞
図４は本発明の第２の実施形態に係る画像書き込み部の詳細を示すブロック図である。画像形成装置の機械的な全体構成および電気的な全体構成は前述の図６および図７に示した第１の実施形態と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００３６】
本実施形態は、第１の実施形態における第１および第２記憶装置３，８をそれぞれディップスイッチ（ＤＩＰＳＷ）３ａ，８ａに置き換えたもので、その他の各部は前述の第１の実施形態と同一に構成されている。すなわち、この実施形態では、第１および第２の記憶装置３，８をＤＩＰＷＳ３ａ，８ａとして、第１および第２のＬＤ２，１１の遅延量を設定できるようにしたものである。実際に使用する場合には、２ビームの書き込み位置ズレ測定者がズレ量に応じて、ＤＩＰＳＷ３ａ，８ａの設定値を操作して調整する。
【００３７】
このように構成すると、画像書き込み部を構成する回路はＡＳＩＣ化され１枚のボード上に組み込むことが容易になる。また、前記ボードがａｓｓｙされ、ユニット化されると、ドット位置ズレは、各ユニット固有の値となる。そこで、このドット位置ズレを組み付け工程であらかじめ測定を行い、ボード上に設置されたＤＩＰＳＷ にドット位置ズレ補正値を設定すれば、ユニット交換を容易に行うことが可能となり、サービス性を向上させることができる。
【００３８】
その他、特に説明しない各部は前述の第１の実施形態と同等に構成され、同等に動作する。
【００３９】
＜第３の実施形態＞
図５は本発明の第３の実施形態に係る画像書き込み部の詳細を示すブロック図である。画像形成装置の機械的な全体構成および電気的な全体構成は前述の図６および図７に示した第１の実施形態と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００４０】
本実施形態は、第１の実施形態における第１および第２記憶装置３，８に対して遅延量を外部から設定できる本体制御部５１を設けたものである。これにより外部から本体制御部５１へのデータ入力が可能となる。このように構成することにより、画像形成装置本体起動時に、第１および第２の記憶装置３，８へ遅延量を設定することが可能となる。
【００４１】
実際の使用では、２ビームの書き込み位置ズレ測定者が、ズレ量もしくは補正値を明記したシールなどをユニットに貼り付け、後段の組み立て工程時に、本体操作パネルもしくはネットワークなどを介して、補正量を入力するようにする。あるいは、サービスマンがユニット交換時にシールに明記された補正量などに応じて、操作表示部７２などを介して補正量を入力する。したがって、請求項３における入力手段が前記操作表示部７２に対応し、本体制御部５１が前記制御手段に対応する。
【００４２】
その他、特に説明しない各部は前述の第１の実施形態と同等に構成され、同等に動作する。
【００４３】
＜第４の実施形態＞
図８は本発明の第４の実施形態に係る画像書き込み部の詳細を示すブロック図である。画像形成装置の機械的な全体構成および電気的な全体構成は前述の図６および図７に示した第１の実施形態と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００４４】
本実施形態は、画像形成領域においても遅延を行う際、形成された画像の画像品質を劣化させないように配慮し、第１の実施形態に対して画像データを解析する画像解析部８１，８２（画像解析（１），（２））を設けたものである。第１および第２の画像解析部８１，８２には、第１および第２のＬＤ２，１１への画像データが入力され、この画像解析部８１，８２での解析結果と第１および第２の位相遅延制御部４，９が制御するタイミングによって遅延指示信号の出力タイミングを制御し、遅延による画像の変化を小さくする。
【００４５】
なお、前記画像解析部８１，８２で解析される画像データとは、例えば、黒（色）ベタ部、エッジ部などであり、黒ベタ部や単色の色ベタ部で遅延させても画像のズレは目立たない。一方、エッジ部で画像がズレると、視覚的にズレが目立つことになる。そこで、これら入力される画像データを解析し、画像領域で遅延させる場合には、できるだけ目立たない領域で遅延させるようにする。具体的には黒ベタ部や色ベタ部で遅延させる。
【００４６】
その他、特に説明しない各部は前述の第１の実施形態と同等に構成され、同等に動作する。
【００４７】
＜第５の実施形態＞
図９は本発明の第５の実施形態に係る画像書き込み部の詳細を示すブロック図である。画像形成装置の機械的な全体構成および電気的な全体構成は前述の図６および図７に示した第１の実施形態と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００４８】
本実施形態は、前述の第４の実施形態における第１および第２の画像解析部８１，８２を、第１および第２のランダム制御部９１，９１（ランダム制御（１），（２））に置き換えたものである。ランダム制御部９１，９２は、第１および第２の位相遅延制御部４，９が制御する遅延指示信号がランダムタイミングで出力されるよう制御もしくは補助するブロックである。図９に示した例では、第１および第２のランダム制御部９１，９２がそれぞれ第１および第２のＬＤ２，１１に対応しているが、１つのランダム制御部でも同等の動作は可能である。
【００４９】
このように第１および第２のランダム制御部９１，９２を設け、第１および第２の位相遅延制御部４，９から出力される遅延指示信号の出力タイミングをランダムにばらつかせることによって、遅延による画像の変化を分散させる。そのため、画像領域のハーフトーン個所で、ランダムのタイミングで遅延させると、遅延による画像のズレは目立たない。したがって、前述の第４の実施形態と組み合わせ、入力される画像データに応じて黒（色）ベタ領域とハーフトーン領域を識別し、ハーフトーン領域では、ランダム制御部によってランダムのタイミングで遅延させるように構成することもできる。
【００５０】
その他、特に説明しない各部は前述の第１の実施形態と同等に構成され、同等に動作する。
【００５１】
＜第６の実施形態＞
図１０は本発明の第６の実施形態に係る画像書き込み部の詳細を示すブロック図である。画像形成装置の機械的な全体構成および電気的な全体構成は前述の図６および図７に示した第１の実施形態と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
【００５２】
本実施形態は、第３の実施形態における本体制御部５２、および第１および第２の記憶装置３，８に代えて画像処理装置１００１とし、第１および第２のＬＤ２，１１に画像データ１，２を出力するように構成したものである。
【００５３】
画像処理装置１００１は、ＣＰＵとＲＯＭおよびＲＡＭ、並びに画像処理のためのページメモリを備え、入力された画像データをページメモリに展開した上で、画像領域で遅延させる個所を決定する。そして、第１および第２の位相遅延制御部へ遅延指示信号の出力タイミングを指示し、第１および第２の位相遅延制御部が遅延指示信号の出力タイミングを制御する。このため画像処理装置１００１が、遅延量を記憶することになるので、構成上第１および第２の記憶装置は不要となる。なお、ＣＰＵはＲＯＭに格納されたプログラムにしたがってＲＡＭをワークエリアとして使用しながら処理を実行する。このように構成することにより、上位の処理ブロックに当たる画像処理装置１００１で、ディザ処理などの画像処理を行う際に遅延を考慮することにより、画像への影響を少なくすることができる。
【００５４】
なお、実際の構成では、上記構成の組み合わせを行うことにより，より高画質な画像を得ることが可能となる。
【００５５】
＜第７の実施形態＞
第１ないし第６の実施形態においては、所望の遅延量だけ所望のタイミングで遅延させて書き込み位置ズレを精度良く補正しているが、複数ＬＤを用いた書き込み光学ユニットでは、ＬＤ間の色収差による書き込みズレが発生する。このズレは前述の画像書き込み位置の位置ズレと同様に画像劣化の原因となり、特にカラー画像では多色の分顕著にあらわれる。しかし、このズレが一定値を越えるまでは画像劣化は目立たない。図１１は、このときの書き込みタイミングを示すタイミングチャートである。図１１（ａ）は従来例における書き込みタイミングの例である。この例では、第１のＬＤ２と第２のＬＤ１１との間でΔｔのズレが生じている。
【００５６】
前述のようにこのズレが前記一定値を越えるまでは画像劣化は目立たないので、あらかじめ評価された色収差による書き込み位置ズレに応じて書き込み開始位置をずらし、相対的な画素位置誤差を１／２に低減する。すなわち、画像の書き込み開始位置を図１１（ｂ）に示すようにΔｔ／２遅延させ、第１のＬＤ２によるビーム１と第２のＬＤ１１によるビーム２間の最大書き込み位置ズレ量の１／２となるようにする。これによって、タイミングが大きくズレても従来の１／２のズレに収まるので、画像劣化が生じる可能性を最小限に抑えることができる。
【００５７】
この実施形態の場合、図５に示した第３の実施形態と同様に構成され、書き込み位置の変更量は予め両者の波長を測定することにより算出するか、一定長を操作する時間、あるいは一定時間での書き込み位置を測定することによって算出する。この算出されたデータ、すなわち、ビーム１に対するビーム２の書き込み時間の差は、操作表示部７２から入力され、本体制御部５１でΔｔ／２を計算した後、から第１および第２の記憶装置３，８に設定される。以下、第３の実施形態と同様にして遅延量を設定し、書き込み開始時に前記遅延量遅延させて書き込みを行わせる。
【００５８】
ただし、書き込み位置ズレをこのようにΔｔ／２に設定してもΔｔが大きい場合には、画像劣化が発生する可能性がある。このような場合を考慮して、第１および第２のＬＤ２，１１の組み合わせを選別することにより画像劣化を防止することができる。また、ＬＤは半導体であるので、同一ロットもしくは同一ウエハーでは波長などのばらつきが小さい。そこで、同一ロットのＬＤや同一ウエハのＬＤの組み合わせを選択すると、画像劣化を防止することができる。また、ＬＤの特性を測定して組み合わせを選択しているような場合、同一ロットのＬＤや同一ウエハーのＬＤの組み合わせを選択するようにすると、これらの測定工程は不要となる。
【００５９】
その他、特に説明しない各部は前述の第３の実施形態と同等に構成され、同等に動作する。
【００６０】
＜第８の実施形態＞
第７の実施形態においては、書き込み位置の変更量を予め両者の波長を測定することにより算出するか、一定長を操作する時間、あるいは一定時間での書き込み位置を測定することによって算出するようにしている。そして、この算出結果に基づいて遅延時間の設定を操作表示部２から行うようにしている。これに対し、本実施形態は、前記遅延時間の設定を先端同期検知センサと後端同期検知センサとを使用して自動的に行うことができるようにした例である。画像書き込み部の構成は前述の第３の実施形態と同等に構成され、前記先端同期検知センサと後端同期検知センサの検知出力は本体制御部５１に入力され、本体制御部５１で処理される。
【００６１】
この光走査光学系は、図１２に示すようにレーザダイオードアレイチップ１２０１、コリメートレンズ１２０２、アパーチャ１２０８、シリンドリカルレンズ１２０３、ポリゴンミラー１２０４、ｆθレンズ１２０５、面倒れ補正レンズ１２０６、ミラー１２０９、先端同期ミラー１２１０、先端同期検知センサ１２１１、後端同期ミラー１２２０および後端同期検知センサ１２２１とからなり、レーザダイオードアレイチップ１２０１から出射されたレーザ光によって感光体ドラム１２０７に光書き込みを行い、潜像を形成するものである。
【００６２】
レーザダイオードアレイチップ１２０１は、主走査方向にほぼ同一位置で感光体ドラム７の回転方向である副走査方向に所定距離離れ、個別に変調制御可能な複数個の発光源が１個のチップ上に２個配列されている。この各レーザダイオード発光源からは、それぞれ画像データに応じて変調されたレーザビームが射出される。そしてこれら２本のレーザビームはコリメートレンズ１２０２、アパ−チャ１２０８、およびシリンドリカルレンズ１２０３によって所定形状のレーザビームに整形されてポリゴンミラー１２０４に照射される。この光学系では、上記２本のレーザビームは、コリメートレンズ１２０２により平行光束とされ、次に書き込み密度の大きさに応じたスリットを持つアパ−チャ１２０８により余分なレーザビームがカットされる。そのアパーチャ１２０８により整形された各平行光束は、シリンドリカルレンズ１２０３にて主走査方向の画像書き込み用の各レーザビームがそれぞれ感光体ドラム１２０７の表面で所定の大きさになるように集光され、ポリゴンミラー１２０４に照射される。
【００６３】
ポリゴンミラー１２０４は、所定の速度で回転しており、このポリゴンミラー１２０４に当たったレーザビームはミラー１２０９に向かい、そこで反射され主走査方向（感光体ドラム７の回転軸方向）Ｘに繰り返して走査される。この時、ポリゴンミラー１２０４で反射したレーザビームは、一対のＦθレンズ１２０５による等角速度運動から等速運動への変換と面倒れ補正レンズ１２０６による面倒れ補正が行われた後、反射ミラー１２０９により角度を変えられ、感光体ドラム１２０７の表面に所定ビーム径でスポット状に結像される。
【００６４】
レーザダイオードアレイチップ１２０１は、２個の発光源を有するので、感光体ドラム１２０７の表面に副走査方向（感光体ドラム１２０７の回転方向）Ｙにピッチ（位置差）を持った２本のレーザビーム照射軌跡が描かれる。図１２において、感光体ドラム１２０７上を主走査する直前のレーザビームは、感光体ドラム１２０７の表面に対する主走査書き込み領域外の主走査開始点側レーザ光路に設けられた先端同期ミラー１２１０を介して先端同期検知センサ１２１１がレーザビームを検知し、同期検知信号を生成して出力する。また、主走査書き込み領域外の主走査終了点側レーザ光路に設けられた後端同期ミラー１２２０を介して後端同期検知センサ１２２１がレーザビームを検知し、同期検知信号を生成して出力する。このときの書き込みタイミングを図１３のタイミングチャートに示す。
【００６５】
従来例を示す図１３（ａ）から分かるように、従来では先端同期検知信号に基づいて書き込みを開始しても、書き込み終了位置でΔＴのズレが生じることがあり、このズレが大きくなり、前述のようにある一定値を越すと画像劣化が目立つことになる。そこで、図１３（ｂ）に示すようにビーム１とビーム２の時間差ΔＴの１／２だけ書き込み開始位置をずらし、相対的な画素位置誤差を１／２に低減する。すなわち、画像の書き込み開始位置を図１３（ｂ）に示すようにΔＴ／２遅延させ、第１のＬＤ２によるビーム１と第２のＬＤ１１によるビーム２間の最大書き込み位置ズレ量の１／２となるようにする。これによって、タイミングが大きくズレても従来の１／２のズレに収まるので、画像劣化が生じる可能性を最小限に抑えることができる。
【００６６】
このズレ量の計算と指示は前述の本体制御部５１で実行し、第１および第２の記憶装置３，８に設定する。
【００６７】
その他、特に説明しない各部は前述の第１、第３および第７の実施形態と同等に構成され、同等に動作する。
【００６８】
なお、第７の実施形態においても触れたが、前述の第１ないし第８の実施形態において、第１および第２のＬＤ２，１１は、同一ロット品もしくは同一ウエハで製造したものを使用する。このようにすることにより、両者の発光波長は近い値となり、色収差による書き込み位置ズレが小さくなり、本願発明と併用することで、各ＬＤの全品を検査して特性が揃った組を選択するという手間を省くことができ、組み立て工程の大幅な工数削減を図ることができる。
【００６９】
【発明の効果】
以上の説明より明らかなように、本発明の画像形成装置は、書き込みクロックの位遅延を位相同期制御装置に対して指示し、遅延量を記憶し、記憶された遅延量に応じた指示信号を位相遅延制御装置から位相同期制御装置に対して出力し、書き込み位置誤差を補正している。本構成の位相遅延を用いて、書き込みクロックの位相を遅延させることにより書き込み位置をずらすことができるため、低コストな小さな回路規模で書き込み位置ズレを補正することができる。
【００７０】
請求項２記載の発明によれば、位相遅延制御手段は、ディップスイッチに設定された遅延量に応じた指示信号を位相同期制御手段に対して出力し、書き込み位置誤差を補正するので、ユニット交換を容易に行うことが可能となり、サービス性を向上させることができる。
【００７１】
請求項３記載の発明によれば、書き込みクロックの位相遅延を前記位相同期制御手段に対して指示する位相遅延制御手段と、遅延量を入力する入力手段と、遅延量を記憶する記憶手段と、入力手段によって入力された前記遅延量を前記記憶手段に記憶させる制御手段とを備え、位相遅延制御手段は記憶手段に格納された遅延量に応じた指示信号を前記位相同期制御手段に対して出力し、書き込み位置誤差を補正するので、例えば、あらかじめ測定によって検出したドット位置ズレ補正値をシートに記入しておき、このシートに記入されたドット位置ズレ補正値を入力手段から入力するので、低コストでドット位置ズレ補正を行うことができる。
【００７２】
請求項４記載の発明によれば、位相遅延制御手段は、指示信号を複数回出力させ、画像領域内においても前記書き込み位置誤差を補正するので、書き込み位置誤差が大きくなっても低コストな小さな回路規模で書き込み位置ズレを補正することができる。また、１ドットより十分に小さい量で書き込み位置をずらすことができるので、書き込み位置ズレを補正するに際し、画像領域内でも画像への影響を小さくすることが可能となる。
【００７３】
請求項５記載の発明によれば、画像データ解析手段をさらに備え、位相遅延制御手段は記憶手段に記憶された遅延量と、入力される画像データに基づいて指示信号を出力させ、位相遅延タイミングを制御するので、画像の遅延量を小さくするとともに、画像との関係で遅延タイミングを決定することにより、請求項４に係る発明よりもさらに画像への影響を小さくすることができる。
【００７４】
請求項６記載の発明によれば、位相遅延タイミングを分散させる分散制御手段をさらに備え、分散制御手段は位相遅延タイミングを分散させるので、遅延を分散することにより、見た目で遅延させた部分が分かりづらくなるので、請求項４記載の発明よりもさらに画像への影響を小さくすることができる。
【００７５】
請求項７記載の発明によれば、入力される画像データに対して所定の画像処理を施す画像処理手段をさらに備え、画像処理手段は入力される画像データに基づいて位相遅延タイミングを指示するので、画像処理を組み合わせて遅延を考慮するため、請求項４記載の発明よりもさらに画像への影響を小さくすることができる。
【００７６】
請求項８記載の発明によれば、遅延量がレーザダイオード間の色収差による書き込み位置ズレ量に応じて設定されているので、低コストな小さな回路規模で書き込み位置ズレを補正することができ、画像劣化として認識しないレベルに抑えておくことが可能となる。
【００７７】
請求項９記載の発明によれば、書き込み先端同期検知手段と後端同期検知手段とをさらに備え、書き込み位置ズレ量が１ラインにおける先端同期検知手段と後端同期検知手段の検知時間の差に基づいて設定されているので、自動的に請求項８の補正が可能となる。
【００７８】
請求項１０記載の発明によれば、複数のレーザダイオードは、同一ロット品あるいは同一ウエハで製造されているものを用いるので、各レーザダイオードの全品を検査して特性が揃った組を選択するという手間を省くことができ、組み立て工程の大幅な工数削減を図ることができる。また、補正用に用意する記憶装置のビット数を小さくすることができるとともに、補正量増大による画像劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る画像形成装置の画像書き込み部の詳細を示すブロック図である。
【図２】基本書き込みクロック発生器から出力される基本書き込みクロックと位相同期制御部から出力される書き込みクロック位相同期制御信号により選択されるタイミングを示すタイミングチャートである。
【図３】基本書き込みクロック、書き込みクロック１ 、書き込みクロック２ 、および書き込みクロックを書き込みクロック１から２に変更するときのタイミングを示すタイミングチャートである。
【図４】本発明の第２の実施形態に係る画像形成装置の画像書き込み部の詳細を示すブロック図である。
【図５】本発明の第３の実施形態に係る画像形成装置の画像書き込み部の詳細を示すブロック図である。
【図６】本発明の各実施形態に係る画像形成装置の全体的な機械的構成を示す概略図である。
【図７】本発明の各実施形態に係る画像形成装置の全体的な電気的構成を示すブロック図である。
【図８】本発明の第４の実施形態に係る画像形成装置の画像書き込み部の詳細を示すブロック図である。
【図９】本発明の第５の実施形態に係る画像形成装置の画像書き込み部の詳細を示すブロック図である。
【図１０】本発明の第６の実施形態に係る画像形成装置の画像書き込み部の詳細を示すブロック図である。
【図１１】本発明の第７の実施形態に係る画像形成装置のＬＤ間の色収差による書き込みズレを示すタイミングチャートである。
【図１２】本発明の第８の実施形態に係る画像形成装置の光走査光学系を示す図である。
【図１３】本発明の第８の実施形態に係る画像形成装置のＬＤ間の色収差による書き込みズレを示すタイミングチャートである。
【符号の説明】
１  ＬＤ 変調器（１）
２  ＬＤ （１）
３  記憶装置（１）
３ａ  ＤＩＰＳＷ （１）
４  位相遅延制御部（１）
５  位相同期制御部（１）
６  基本書き込みクロック発生器
７  位相同期制御部（２）
８  記憶装置（２）
８ａ  ＤＩＰＳＷ （２）
９  位相遅延制御部（２）
１０  ＬＤ 変調器（２）
１１  ＬＤ （２）
５１ 本体制御部
８１，８２  画像解析部
９１，９２  ランダム制御部
１００１  画像処理装置
１２１１  先端同期検知センサ
１２２１  後端同期検知センサ
【図１】
0004298184.tif 000002
【図２】
0004298184.tif 000003
【図３】
0004298184.tif 000004
【図４】
0004298184.tif 000005
【図５】
0004298184.tif 000006
【図６】
0004298184.tif 000007
【図７】
0004298184.tif 000008
【図８】
0004298184.tif 000009
【図９】
0004298184.tif 000010
【図１０】
0004298184.tif 000011
【図１１】
0004298184.tif 000012
【図１２】
0004298184.tif 000013
【図１３】
0004298184.tif 000014