(57)【特許請求の範囲】
【請求項１】
基板の上面の一部領域に下部電極を形成する工程と、前記下部電極が形成された前記基板上に誘電体膜を形成する工程と、ドライエッチングにより前記下部電極に対向する部分の前記誘電体膜を凹状となるように所定の厚さ除去する工程と、前記下部電極に対向するように前記誘電体膜の上に上部電極を形成する工程とを含むことを特徴とするＭＩＭキャパシタの製造方法。
【請求項２】
前記誘電体膜を窒化シリコン、酸化シリコン、および酸化窒化シリコンの中から選択された材料で形成することを特徴とする、請求項１に記載のＭＩＭキャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成するＭＩＭキャパシタの製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＡｓ基板などの半導体基板上に形成するＭＭＩＣ（Microwave Monolithic Integrated Circuit）などの高周波用半導体装置では、整合回路用やＤＣカット用のキャパシタ素子を多く使用している。これらのキャパシタ素子は、一般にＭＩＭキャパシタなどで形成している。
【０００３】
図３に、従来のＭＩＭキャパシタの断面図を示す。
【０００４】
図３において、ＭＩＭキャパシタ３０は、半導体基板１上に下部電極２を形成し、その上に誘電体膜３を形成し、さらに、その上に上部電極４を形成することで構成している。
【０００５】
ここで、ＭＭＩＣの小型化のためにＭＩＭキャパシタ３０を小型にすることが要望されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＭＩＭキャパシタ３０では、誘電体膜３を薄くして単位面積あたりの容量を大きくすることでＭＩＭキャパシタ３０を小型化すると、逆にそのＭＩＭキャパシタ３０の耐圧が小さくなるという問題があった。
【０００７】
その原因としては、図３の断面図に示すように、ＭＩＭキャパシタ３０の誘電体膜３がその形成される工程に起因してピンホール５やフレークなどの微小なごみ６による欠陥部分を有し、この結果耐圧の低下およびばらつきが発生することがあげられる。このために、スクリーニング選別が不可欠であった。特に、誘電体膜３の厚みが１００μｍ以下になると市場から要求される耐圧に達しないＭＩＭキャパシタ３０が急増し、ＭＩＭキャパシタ３０の耐圧不良によるＭＭＩＣの不良率が急増する原因となっていた。
【０００８】
また、このときＭＭＩＣの全面にわたって誘電体膜３が薄くなるため、ＭＭＩＣ内のＭＩＭキャパシタ３０以外の素子部分が薄い誘電体膜３でしか保護されなくなり、ＭＭＩＣの耐湿性などの耐環境性能が落ちるという問題があった。
【０００９】
本発明のＭＩＭキャパシタの製造方法は、上述の問題を鑑みてなされたものであり、誘電体膜３の欠陥部分を除去または修復するとともに、ＭＭＩＣの耐環境性能を向上させることができるＭＩＭキャパシタの製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明のＭＩＭキャパシタの製造方法は、基板の上面の一部領域に下部電極を形成する工程と、前記下部電極が形成された前記基板上に誘電体膜を形成する工程と、ドライエッチングにより前記下部電極に対向する部分の前記誘電体膜を凹状となるように所定の厚さ除去する工程と、前記下部電極に対向するように前記誘電体膜の上に上部電極を形成する工程とを含むことを特徴とする。
【００１１】
また、本発明のＭＩＭキャパシタの製造方法は、前記誘電体膜を窒化シリコン、酸化シリコン、および酸化窒化シリコンの中から選択された材料で形成することを特徴とする。
【００１２】
このように本発明においては、誘電体膜の欠陥部分を除去または修復するとともに、ＭＭＩＣの耐環境性能を向上させることができるＭＩＭキャパシタの製造方法を提供する。
【００１３】
【発明の実施の形態】
図１（ａ）ないし（ｄ）に、本発明の実施例であるＭＩＭキャパシタの製造方法を説明する図を示す。図１（ａ）ないし（ｄ）において、図３と同一もしくは同等の部分には同じ記号を符す。
【００１４】
図１（ａ）に示すように、半導体基板１の上面の一部領域に、フォトリソグラフィーにより形成したレジストマスクによる金属蒸着とリフトオフを用いて、下部電極２を形成する。ここで、下部電極２の電極材料は、Ｔｉ、Ｗ、ＷＳｉ、ＷＳｉＮ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｇｅなどの金属を用いる。なお、下部電極２は半導体基板１の上面全体に金属膜を形成し、フォトリソグラフィー、エッチングにより形成してもよい。また、下部電極２は積層で構成してもよい。
【００１５】
次に、図１（ｂ）に示すように、プラズマＣＶＤ装置を用いて、下部電極２が形成された基板１上に窒化シリコンからなる誘電体膜３を例えば２４０ｎｍの厚さに形成する。ここで、誘電体膜３の材料に酸化シリコンや酸化窒化シリコンを用いてもよい。
【００１６】
次に、誘電体膜３の上にフォトレジストを形成し、フォトリソグラフィーにより下部電極２に対向する誘電体膜３の部分だけを開口する。これをマスクとして、図１（ｃ）に示すように、誘電体膜３をドライエッチングすることにより誘電体膜３の厚さを例えば１５０ｎｍだけを除去し、誘電体膜３に凹部７を形成する。
【００１７】
このとき、ドライエッチングには、通常の平行平板型ＲＩＥ装置を用いるが、ナローギャップＲＩＥやプラズマソースにＥＣＲ，ＩＣＰなどの機構を有する装置を用いてもよい。エッチングガスとしては、一般的に誘電体膜のエッチングガスとして使用しているＣＦX（フルオロカーボン系ガス）や、ＣＨＦ3、ＳＦ6等とＨ2またはＯ2の混合ガスを使用する。このとき、不活性ガスのイオンが加速されて誘電体膜３に衝突することによってエッチングが行われる。
【００１８】
次に、図１（ｄ）に示すように、ドライエッチングされて形成された誘電体膜３の凹部７の部分に、フォトリソグラフィーにより形成したレジストマスクによる金属蒸着とリフトオフを用いて、上部電極４を形成し、ＭＩＭキャパシタ１０を形成する。上部電極４の電極材料は、下部電極２と同じようにＴｉ、Ｗ、ＷＳｉ、ＷＳｉＮ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｇｅなどの金属を用いる。なお、上部電極４は誘電体膜３の上全体に金属膜を形成し、フォトリソグラフィー、エッチングにより形成してもよい。また、下部電極２は積層で構成してもよい。
【００１９】
図２（ａ）および（ｂ）に、誘電体膜３を窒化シリコンで形成したときの、本発明のＭＩＭキャパシタ１０の初期耐圧および従来のＭＩＭキャパシタ３０の初期耐圧を示した特性図を示す。
【００２０】
図２（ｂ）に示すように、従来のＭＩＭキャパシタ３０の初期耐圧において、任意にサンプリングされたｎ＝２８２個のサンプルの初期耐圧が、低い耐圧から高い耐圧まで分布している。ここで、初期耐圧が１１０Ｖ以上のものはＭＩＭキャパシタ３０の誘電体膜３にほとんど欠陥がないため経時的に耐圧が劣化することはない。しかし、初期耐圧が１１０Ｖ未満のものは誘電体膜３の中にピンホール５やフレークなどの微小なごみ６による欠陥部分があり、耐圧不良のＭＩＭキャパシタ３０や経時的に耐圧が劣化する恐れがあるＭＩＭキャパシタ３０である。
【００２１】
それに対して、図２（ａ）に示すように、本実施例のＭＩＭキャパシタ１０の初期耐圧において、任意にサンプリングされたｎ＝２８２個のサンプルの初期耐圧が、１１０Ｖ未満のものは一つも分布していない。これは、ＭＩＭキャパシタ１０の誘電体膜３をドライエッチングすることにより、欠陥部分のない誘電体膜３が形成されたことによることを示している。
【００２２】
このように、誘電体膜３の中にピンホール５やフレークなどの微小なごみ６による欠陥部分がある場合、誘電体膜３をドライエッチングすることによって、誘電体膜３とともに欠陥部分を除去することができる。さらに欠陥部分が残る場合に、ドライエッチングの再デポジション効果によって誘電体膜３の欠陥部分を修復、平坦化することができる。また、フレークなどの鋭利な部分を重点的にドライエッチングし、平坦化することができる。これにより、誘電体膜３の中に欠陥部分がなくなり、ＭＩＭキャパシタ１０の耐圧の向上と均一性が得られ、また、経時的にも耐圧が劣化することがないＭＩＭキャパシタ１０を作製することができる。
【００２３】
また、この実施例の方法によれば、ＭＩＭキャパシタ１０を形成しない部分の誘電体膜３を、ＭＩＭキャパシタ１０を形成する部分の誘電体膜３より厚く形成することになる。これにより、ＭＭＩＣ内の素子としてＭＩＭキャパシタ１０を形成する場合、ＭＭＩＣ内のＭＩＭキャパシタ１０以外の素子部分を十分厚い保護膜である誘電体膜３で保護することができる。このため、この方法でＭＩＭキャパシタ１０を形成する場合には、ＭＭＩＣの耐湿性などの耐環境性能を、図３の従来例の方法でＭＩＭキャパシタ３０を形成する場合よりも向上させることができる。
【００２４】
【発明の効果】
本発明によれば、誘電体膜の中に欠陥部分がある場合、誘電体膜をドライエッチングすることにより、誘電体膜の欠陥部分を除去または修復することができる。これにより、ＭＩＭキャパシタの耐圧の向上と均一性が得られ、また、経時的にも耐圧が劣化することがないＭＩＭキャパシタを作製することができる。このためＭＩＭキャパシタの誘電体膜の欠陥による不良率を低減することができる。
【００２５】
さらに、半導体装置内のＭＩＭキャパシタ以外の素子部分を十分厚い誘電体膜で保護することができるため、耐湿性などの耐環境性能が向上した半導体装置を作製することができる。
【図面の簡単な説明】
【図１】本発明の実施例であるＭＩＭキャパシタの製造方法を説明する図である。
【図２】本発明のＭＩＭキャパシタの初期耐圧および従来のＭＩＭキャパシタの初期耐圧を示す特性図である。
【図３】従来のＭＩＭキャパシタを示す断面図である。
【符号の説明】
１…基板
２…下部電極
３…誘電体膜
４…上部電極
５…ピンホール
６…フレークなどの微小なごみ
７…誘電体膜の凹部
１０、３０…ＭＩＭキャパシタ
【図１】
0004366892.tif 000002
【図２】
0004366892.tif 000003
【図３】
0004366892.tif 000004