(57)【特許請求の範囲】
【請求項１】
被試験ＩＣを装着して試験を行うソケットにコンタクトボードを装着し、このコンタクトボードに形成した電気パッドにプローブを順次接触させ、このプローブを通じて上記ＩＣソケットにドライバ系からケーブル伝送により印加される校正パルスのタイミングを、ＩＣ試験装置に備えたタイミング計測手段で計測して上記ＩＣソケットに校正パルスを与えた上記ドライバ系の信号伝搬時間を基準値に合わせ込むと共に、上記プローブから基準位相を持つ校正パルスを上記コンタクトボードを通じて上記ＩＣソケットにケーブルを介して接続されているコンパレータに入力し、この入力した校正パルスの予め定めたタイミングに上記コンパレータに与えられるストローブパルスの印加タイミングを合致させてタイミング校正を行うＩＣ試験装置のタイミング校正装置において、
上記プローブに光駆動型ドライバを設け、この光駆動型ドライバに上記ＩＣ試験装置から光駆動信号を与えることによりこの光駆動型ドライバから上記コンタクトボードを通じて上記ＩＣソケットに校正パルスを印加する構成としたことを特徴とするＩＣ試験装置のタイミング校正装置。
【請求項２】
被試験ＩＣを装着して試験を行うソケットにコンタクトボードを装着し、このコンタクトボードに形成した電気パッドにプローブを順次接触させ、このプローブを通じて上記ＩＣソケットにドライバ系からケーブル伝送により印加される校正パルスのタイミングを、ＩＣ試験装置に備えたタイミング計測手段で計測して上記ＩＣソケットに校正パルスを与えた上記ドライバ系の信号伝搬時間を基準値に合わせ込むと共に、上記プローブから基準位相を持つ校正パルスを上記コンタクトボードを通じて上記ＩＣソケットにケーブルを介して接続されているコンパレータに入力し、この入力した校正パルスの予め定めたタイミングに上記コンパレータに与えられるストローブパルスの印加タイミングを合致させてタイミング校正を行うＩＣ試験装置のタイミング校正装置において、
上記プローブに上記ＩＣソケットからこのプローブに与えられる校正パルスの振幅値に対応して光量を変調する光変調器を設け、更にＩＣ試験装置に上記光変調器から送られて来る光変調信号の光量を電気信号に変換する光電変換器と、この光電変換器が出力する電気信号を基準タイミングのストローブパルスが与えられて動作するコンパレータとを設け、このコンパレータに印加されるストローブパルスのタイミングに上記プローブに入力される校正パルスのタイミングが合致するように上記ドライバ系に挿入した可変遅延回路の遅延時間を設定することを特徴とするＩＣ試験装置のタイミング校正装置。
【請求項３】
請求項１及び請求項２に記載のＩＣ試験装置のタイミング校正装置の双方の構成を具備して構成したことを特徴とするＩＣ試験装置のタイミング校正装置。
【請求項４】
請求項１記載のタイミング校正装置において、上記光駆動型ドライバは光が印加されることにより電気的に導通する複数の光導電素子と、これら複数の光導電素子によって選択されて論理信号に対応する電圧を発生する複数の電圧源とによって構成することを特徴とするＩＣ試験装置のタイミング校正装置。
【請求項５】
請求項２記載のタイミング校正装置において、上記光変調器は２分岐された光導波路の何れか一方に被測定信号によって光の進行方向と直交する向に電界を印加する構造を具備し、この電界の印加によって発生する光の遅延を利用して合波後の干渉光の光量を変化させて光を変調する形式の光変調器を用いたことを特徴とするＩＣ試験装置のタイミング校正装置。
【請求項６】
請求項４及び請求項５に記載のＩＣ試験装置のタイミング校正装置の双方の構成を具備して構成したことを特徴とするＩＣ試験装置のタイミング校正装置。
【発明の詳細な説明】
【０００１】
【発明に属する技術分野】
この発明はメモリ等のＩＣを試験するＩＣ試験装置に関する。
【０００２】
【従来の技術】
従来よりＩＣ試験装置では被試験ＩＣの各ピンに与える試験パターン信号の位相を揃えるためのタイミング校正と、被試験ＩＣが出力した応答出力信号がＩＣ試験装置に取り込まれる位相を揃えるためのタイミング校正とを実施している。タイミングの校正方法としては、各ピンの信号経路に予め挿入してある可変遅延回路の遅延時間を調整し、この遅延時間の調整によって各信号経路の遅延時間を揃える方法が採られている。
【０００３】
信号経路の遅延時間を測定する方法としては以下に説明する２つの方法が採られている。
▲１▼信号経路を伝搬する信号の反射時間を、ＩＣ試験装置が持つタイミング測定機能を利用して測定し、この反射時間から信号経路の伝搬遅延時間を計測する方法。
▲２▼被試験ＩＣを装着するＩＣソケットの各ピンにプローブを接触させ、ＩＣソケットの各ピンに印加した校正パルスをプローブを通じてオシロスコープに供給し、オシロスコープにより基準位相を持つ信号との位相差を測定し、この位相差から信号経路の伝搬遅延時間を計測する方法。
とが実用されている。
【０００４】
【発明が解決しようとする課題】
▲１▼の計測方法によれば校正パルスの反射は波形品質値が悪い。このため反射波の到来を検出する検出精度が悪いために、これに伴ってタイミングの校正精度も悪い欠点がある。
▲２▼の計測方法によればオシロスコープによって被測定信号と基準信号との位相差を計測するから、その測定精度は高い。従って、精度よくタイミング校正を行うことができる利点が得られる。
【０００５】
然し乍ら、▲２▼の計測方法では校正が可能な信号経路は、ＩＣソケットに信号を送り込むことができるドライバを具備した信号経路に限られ、コンパレータのみの信号経路は測定の対象外となる。従って、コンパレータのみの信号経路は上記した▲１▼の反射波を利用して信号経路の伝搬遅延時間を計測しなければならない。従って、計測方法の▲２▼ではドライバ系のタイミング校正精度はよいものの、コンパレータ系の校正精度は悪いため、全体としてタイミングの校正精度が悪くなってしまう欠点がある。
【０００６】
更に、▲２▼の方法によればＩＣの試験には全く必要のないオシロスコープを用意しなければならない。オシロスコープの中でもＩＣ試験装置の信号の測定が可能な精度、測定帯域を持ち、２入力型で２つの信号の位相差を自動測定し、位相差に相当するデータを出力させる構成のオシロスコープは高価である。従って、タイミング校正のためだけに高価なオシロスコープを用意しなければならないため、経済的な負担が大きい欠点もある。
【０００７】
この発明の目的はタイミング校正に要するコストを低減させると共に、光パルスを利用することによりドライバ系及びコンパレータ系の別を問わずに精度よくタイミング校正を行うことができるＩＣ試験装置のタイミング校正装置を提案するものである。
【０００８】
【課題を解決するための手段】
この発明ではＩＣ試験装置が本来具備しているタイミング発生機能及びタイミング計測機能を利用して、自己のタイミング校正を実行できるタイミング校正方法を提案するものである。
従って、この発明によるタイミング校正方法を説明する前に、ＩＣ試験装置が本来具備しているタイミング発生機能及びタイミング計測機能について概略説明しておくことにする。
【０００９】
図８に一般に知られているＩＣ試験装置の概略の構成を示す。図中１００はＩＣ試験装置の全体を示す。ＩＣ試験装置１００は主制御器１０１と、パターン発生器１０２、タイミング発生器１０３、波形フォーマッタ１０４、論理比較器１０５、ドライバ群１０６、コンパレータ群１０７、これらドライバ群１０６とコンパレータ群１０７を搭載して構成されるピンエレクトロニクス１０８と、不良解析メモリ１０９、論理振幅基準電圧源１１２、比較基準電圧源１１３、ディバイス電源１１４等により構成される。
【００１０】
主制御器１０１は一般にコンピュータシステムによって構成され、利用者が作製した試験プログラムに従って主にパターン発生器１０２とタイミング発生器１０３を制御し、パターン発生器１０２から試験パターンデータを発生させ、この試験パターンデータを波形フォーマッタ１０４で実波形を持つ試験パターン信号に変換し、この試験パターン信号を論理振幅基準電圧源１１２で設定した振幅値を持った波形に電圧増幅するドライバ群１０６を通じて被試験ＩＣ１１１に印加し記憶させる。
【００１１】
被試験ＩＣ１１１から読み出した応答信号はコンパレータ群１０７で比較基準電圧源１１３から与えられる基準電圧と比較し、所定の論理レベル（Ｈ論理の電圧、Ｌ論理の電圧）を持っているか否かを判定し、所定の論理レベルを持っていると判定した信号は論理比較器１０５でパターン発生器１０２から出力される期待値と比較し、期待値と不一致が発生した場合は、例えば被試験ＩＣがメモリＩＣの場合には、その読み出したアドレスのメモリセルに不良があるものと判定し、不良発生毎に不良解析メモリ１０９に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。
【００１２】
ここで、タイミング発生器１０３は被試験ＩＣ１１１に与える試験パターン信号の波形の立上りのタイミング及び立下りのタイミングを規定するタイミングと、コンパレータ群１０７で信号の取込のタイミングを規定するストローブパルスのタイミングを発生する。
これらの各タイミングは利用者が作成した試験プログラムに記述され、利用者が意図したタイミングで被試験ＩＣ１１１を動作させ、またその動作が正常か否かを試験できるように構成されている。
【００１３】
図９を用いてタイミング発生器１０３と波形フォーマッタ１０４の概要を説明する。なお、説明のため、実際のＩＣ試験装置と比べて多分に簡略化しているが、概略機能は等しいものである。図９は１チャンネルの試験パターン信号を発生させる波形フォーマッタとタイミング発生器の概略の構成を示す。波形フォーマッタ１０４はＳ−Ｒフリップフロップによって構成することができ、そのセット端子Ｓと、リセット端子ＲにセットパルスＰS とリセットパルスＰR とを与えて所定のタイミングＴ１で立上り、所定のタイミングＴ２で立下る試験パターン信号ＴＰを生成する。
【００１４】
セットパルスＰS とリセットパルスＰR は一対のクロック発生器１０３Ａと１０３Ｂによって発生する。クロック発生器１０３Ａと１０３Ｂは遅延データメモリ１０３Ｃから読出させる遅延データＤＹS 、ＤＹR によってセットパルスＰS とリセットパルスＰR の発生タイミングが規定される。
遅延データメモリ１０３Ｃはアドレスカウンタ１０３Ｄから与えられるアドレス信号によってアクセスされる。アドレスカウンタ１０３Ｄは試験開始から１テスト周期ＴＳRAT 毎に＋１ずつアドレスが歩進されるアドレス信号を発生し、テスト期間中の各テスト周期ＴＳRAT 毎にアドレスを割り当て、各テスト周期ＴＳRAT 毎に設定した遅延データを読み出し、その遅延データをクロック発生器１０３Ａ，１０３Ｂに設定し、遅延データに従ってセットパルスＰS とリセットパルスＰR を発生する。
【００１５】
図１０にその様子を示す。テスト周期ＴＳRAT を規定するレートクロックＲＡＴの例えば立上りのタイミングから与えられた遅延データＤＹS1遅延したタイミングでセットパルスＰS を発生し、レートクロックＲＡＴの立上りのタイミングから遅延データＤＹR1遅延したタイミングでリセットパルスＰR を発生し、セットパルスＰS からリセットパルスＰR の発生タイミングの時間差ＴPWに対応したパルス幅の試験パターン信号ＴＰ（図１０Ｅ参照）を発生させる。セットパルスＰS ＰR の設定分解能は図１０Ｂに示すクロックＣＫの周期で規定される。
【００１６】
以上により試験パターン信号ＴＰがテスト周期ＴＳRAT 内において任意のタイミングで立上り、立下るように設定できることが理解されよう。
次にコンパレータ群１０７の動作について説明する。コンパレータ群１０７の動作としては、
▲１▼被試験ＩＣ１１１が出力した応答信号が予定した期待値と一致しているか否かを判定するための論理値の取込動作と、
▲２▼応答出力信号ＴＸの立上り、または立下りのタイミングを計測する動作とがある。
【００１７】
図１１は▲１▼の動作状況を示す。▲１▼の場合は応答出力信号ＴＸが到来するはずのタイミングにストローブパルスＳＴＢのタイミングを設定し、ストローブパルスＳＴＢを設定したタイミングの応答出力信号ＴＸの論理値を取り込む。図１１の例では応答出力信号ＴＸがＨ論理の部分にストローブパルスＳＴＢが設定されているからコンパレータはＨ論理を取り込む。従って、このテスト周期の期待値が図１１Ｄに示すようにＨであれば論理判定結果は図１１Ｅに示すようにＯＫ（良）と判定される。
【００１８】
図１２は▲２▼の動作状況を示す。応答出力信号ＴＸの立上りのタイミング及び立下りのタイミングを判定する場合にはコンパレータに与えるストローブパルスＳＴＢをテスト周期ＴＳRAT の範囲内で各テスト周期毎にストローブパルスＳＴＢの位相を順次ずらし、ストローブパルスＳＴＢで打ち抜かれるコンパレータの出力の論理値が変化し、図１２Ｅに示すように論理判定出力の状態が反転したときのストローブパルス（図の例ではＳＴＢ−Ｊ）のタイミングによって応答出力信号の立上りのタイミング及び立下りのタイミングを判定する。
【００１９】
以上によりＩＣ試験装置が試験パターン信号の発生タイミングを任意のタイミングに設定できる機能を具備している点と、被試験ＩＣの応答出力信号ＴＸの立上りのタイミング及び立下りのタイミングを測定できる機能を具備している点が理解できよう。
この発明は上述したＩＣ試験装置が具備している機能を利用して自己のタイミング校正を行うタイミング校正方法を提案するものである。
【００２０】
この発明の請求項１では被試験ＩＣを装着して試験を行うソケットにコンタクトボードを装着し、このコンタクトボードに形成した電気パッドにプローブを順次接触させ、このプローブを通じてＩＣソケットに印加される校正パルスを取り出し、この校正パルスのタイミングをＩＣ試験装置に備えたタイミング計測手段で計測してＩＣソケットに校正パルスを与えたドライバ系の信号伝搬時間を基準値に合わせ込むと共に、プローブから基準位相を持つ校正パルスをコンタクトボードを通じてＩＣソケットに接続されているコンパレータに校正パルスを与え、この校正パルスの予め定めたタイミングにコンパレータに与えられるストローブパルスの印加タイミングを合致させてタイミング校正を行うＩＣ試験装置において、プローブに光駆動型ドライバを設け、この光駆動型ドライバにＩＣ試験装置から光駆動信号を与えることによりこの光駆動型ドライバからコンタクトボードを通じてＩＣソケットに校正パルスを印加する構成としたＩＣ試験装置のタイミング校正装置を提案するものである。
【００２１】
この発明の請求項２では上記したＩＣ試験装置に設けたプローブにＩＣソケットからこのプローブに与えられる校正パルスの振幅値に対応して光量を変調する光変調器を設け、更にＩＣ試験装置に光変調器から送られて来る光変調信号の光量を電気信号に変換する光電変換器と、この光電変換器が出力する電気信号を基準タイミングを持つストローブパルスが与えられて動作するコンパレータに入力し、このコンパレータに印加されるストローブパルスのタイミングにプローブに入力される校正パルスのタイミングが合致するようにドライバ系に挿入した可変遅延回路の遅延時間を設定するＩＣ試験装置のタイミング校正装置を提案するものである。
【００２２】
この発明によれば、ＩＣ試験装置とプローブを装着したテストヘッドとの間を光ケーブルによって接続し、光信号で校正パルスの授受を行うからケーブルが多少長くなっても、光信号の波形の劣化は少ない。従って精度の高いタイミング校正を行うことができる。
またプローブに取り込んだ校正パルスのタイミング及びプローブからＩＣソケットに向って供給した校正パルスのタイミングをそれぞれＩＣ試験装置に装備しているタイミング計測機能を使って計測するから、オシロスコープのような高価な測定器を必要としない。この結果、タイミング校正に要するコストを低減できる利点が得られる。
【００２３】
更に、この発明によればＩＣ試験装置のコンパレータに与えられるストローブパルスの印加タイミングを校正する場合も、プローブ側で直接波を発生させて校正するから、コンパレータ側の校正精度も高めることができる利点も得られる。
また、テストヘッド側に設けるプローブには光駆動型ドライバと光変調器を格納するだけで、発熱を伴う電子回路素子は全く使用されない。このため、プローブ内の温度の上昇は少なく、温度が安定しているため温度変動による信号の伝搬遅延時間が変動することがなく、安定したタイミング校正装置を提案することができる。
【００２４】
【発明の実施の形態】
図１にこの発明によるＩＣ試験装置のタイミング校正装置の概略の構成を示す。図８で説明したＩＣ試験装置１００と対応する部分には同一符号を付して示すが、図１に示す実施例ではタイミング発生器と波形フォーマッタとを同一のブロック１２０で示す。タイミング発生器及び波形フォーマッタ１２０にはタイミング校正器１２１が設けられる。タイミング校正器１２１はＩＣ試験装置１００が具備しているチャンネルの数に対応した数の可変遅延回路ＰＡＶＤ１，ＰＡＶＤ２，ＰＡＶＤ３・・・とＳＴＶＤ１，ＳＴＶＤ２，ＳＴＶＤ３・・・とを有し、これらの可変遅延回路ＰＡＶＤ１，ＰＡＶＤ２，ＰＡＶＤ３・・・とＳＴＶＤ１，ＳＴＶＤ２，ＳＴＶＤ３・・・の遅延時間を適宜に設定して各チャンネルの各ドライバ系の伝搬遅延時間及びコンパレータ系の信号取込タイミング（ストローブパルスの印加タイミング）を合致させ、タイミング校正を行う。
【００２５】
ピンエレクトロニクス１０８は各チャンネルに対応してドライバＤＲとコンパレータＣＰとが設けられる。ドライバＤＲにはタイミング発生器及び波形フォーマッタ１２０から試験パターン信号を供給し、この試験パターン信号をケーブル１３０を通じてテストヘッド２００に送り込まれる。
図１はタイミング校正モードの状態を示す。従ってテストヘッド２００に搭載されているＩＣソケット２３０には被試験ＩＣの代わりにコンタクトボード２４０が装着され、このコンタクトボード２４０の表面に形成した電気パッド２４１を通じてタイミング校正装置を構成するプローブ４００に校正用の校正パルスを供給し、この校正パルスがプローブ４００に到来するタイミングが各チャンネル毎に同一になるようにドライバ系に挿入した可変遅延回路ＰＡＶＤ１，ＰＡＶＤ２，ＰＡＶＤ３・・・の遅延時間を設定する。
【００２６】
つまり、コンタクトボード２４０の表側には電気パッド２４１がＩＣソケット２３０のピン数分設けられる。コンタクトボード２４０をＩＣソケット２３０に装着することにより表側に形成した電気パッド２４１がＩＣソケット２３０の各コンタクトに電気的に接続される。プローブ４００はロボット３００によって自動搬送されて電気パッド２４１に順次接触されて各チャンネルの校正が自動的に実施される。
【００２７】
ＩＣ試験装置１００の各コンパレータＣＰ系の信号取込タイミングを校正するには、この発明ではプローブ４００で校正パルスを発生させ、この校正パルスをコンタクトボード２４０からソケットボード２２０−マザーボード２１０−ケーブル１３０を通じて各チャンネルのコンパレータＣＰに入力し、この例ではコンパレータＣＰの後段に設けたＤ型フリップフロップＤＦＦに与えるストローブパルスＳＴＢ１，ＳＴＢ２，ＳＴＢ３・・・の印加タイミングによりＩＣソケット２３０からコンパレータＣＰに至る間の信号の伝搬遅延時間を計測する。
【００２８】
この発明の特徴はプローブ４００とＩＣ試験装置１００に設けたキャリブレーションコントローラ１４０との間を光ケーブル５００で接続し、プローブ４００に取り込んだ校正パルスを光信号に変換し、光ケーブル５００を通じてキャリブレーションコントローラ１４０に送り込み、キャリブレーションコントローラ１４０で電気信号に変換し、ＩＣ試験装置１００の各ドライバ系の伝搬遅延時間を計測する点と、
キャリブレーションコントローラ１４０から光校正パルスを出力し、この光校正パルスを光ケーブル５００を通じてプローブ４００に入力し、プローブ４００に設けた光駆動型ドライバにより校正パルスを発生させ、この校正パルスをコンタクトボード２４０−ＩＣソケット２３０−ソケットボード２２０−マザーボード２１０−ケーブル１３０を通じて各チャンネルのコンパレータＣＰに校正パルスを入力し、コンパレータ系の信号伝搬遅延時間を計測する点とにある。
【００２９】
図２にプローブ４００の内部構造と、ＩＣ試験装置１００側に設けられるキャリブレーションコントローラ１４０の内部構造の一例を示す。
キャリブレーションコントローラ１４０には波形フォーマッタ１０４から与えられる駆動信号によって駆動される光信号変換器１４１と、プローブ４００から送られて来る光信号を電気信号に変換する光電変換手段１４５を設けて構成される。
【００３０】
光信号変換器１４１はこの例では３個のレーザーダイオード１４２、１４３、１４４によって構成した場合を示す。各レーザーダイオード１４２、１４３、１４４には光ケーブル５００に収納される光ファイバ５０１、５０２、５０３の各一端が光学的に結合される。
光ファイバ５０１、５０２、５０３の各他端は、プローブ４００において光駆動型ドライバ４１０の各光導電素子４１１、４１２、４１３の各感光部分に光学的に接続される。光導電素子４１１、４１２、４１３は例えば図３に示すようにＧａＡｓから成る基盤上にマイクロストリップライン４１４を形成すると共に、このマイクロストリップライン４１４の途中に櫛歯状に対向した電極４１４Ａ，４１４Ｂを形成して構成することができる。
【００３１】
電極４１４Ａ，４１４Ｂの櫛歯状に対向した部分に光ファイバ５０１、５０２、５０３から光を照射することにより、光の照射期間マイクロストリップライン４１４の相互間を電気的に導通させることができる。
各光導電素子４１１、４１２、４１３の各一端側には校正パルス発生用の直流電圧源４１５、４１６、４１７を接続する。直流電圧源４１５は例えば校正パルスのＨ論理に相当する電圧ＶＯＨを発生し、直流電圧源４１６は校正パルスのＬ論理に相当する電圧ＶＯＬを発生する。
【００３２】
また、直流電圧源４１７はＩＣ試験装置１００から送られて来る校正パルスを受け取る場合に終端抵抗ＴＭＲの一端に与える終端電圧ＶＴを発生する。
以上説明した光駆動型ドライバ４１０によれば、図４に示す電圧ＶＯＬをＬ論理、電圧ＶＯＨをＨ論理とする校正パルスＰＴを発生することと、プローブ４００に信号を取り込むモードでは終端電圧ＶＴを終端抵抗器ＴＭＲに与えた状態に制御することができる。従って校正パルスＰＴを発生させた場合は、この校正パルスＰＴはこの図２に示す例では光変調器４２０を構成するマイクロストリップライン４２３を通じてコンタクト４３０に出力され、コンタクト４３０を通じて図１に示したコンタクトボード２４０に出力することができる。
【００３３】
次に、プローブ４００に搭載した光変調器４２０について説明する。
光変調器４２０は図５に示すように、誘電体基板４２１に形成した光導波路４２２を２分岐し、２本の光導波路４２２Ａと４２２Ｂを形成すると共に、この２本の光導波路４２２Ａと４２２Ｂのそれぞれの両側に電界印加電極４２３、４２４、４２５を形成して構成することができる。
光導波路４２２、４２２Ａ、４２２Ｂはそれぞれ例えばニオブ酸リチウム（ＬｉＮｂＯ3 ）等によって構成される誘電体基板４２１に例えばチタン等を拡散させて形成することができる。誘電体基板４２１の端面に露出して形成される光の入射端ＯＰＩＮと出射端ＯＰＯＵＴに図２に示す例では光ファイバ５０４、５０５を光学的に結合し、入射端ＯＰＯＵＴに図２に示す例では光ファイバ５０４、５０５を光学的に結合し、入射端ＯＰＩＮに結合した光ファイバ５０５の他端側を光ケーブル５００を通じてＩＣ試験装置１００に設けた光電変換手段１４５を構成するレーザーダイオードのような光源１４５Ａに結合させ、出射端に結合させた光ファイバ５０４の他端側には例えばフォトダイオードのような光検出器１４５Ｂを結合させる。
【００３４】
光源１４５Ａは光源駆動回路１４５Ｃによって点灯状態に駆動する。この例では直流電源によって駆動させた場合を示す。従って光源１４５Ａは一定光量のレーザー光を光ファイバ５０５に入射する。光検出器１４５Ｂには検出回路１４５Ｄを接続し、光ファイバ５０４から出射される光の強度を電圧信号ＳＶに変換して取り出す。
電界印加電極４２３、４２４、４２５の一方の対に終端抵抗ＴＭＲに発生する終端電圧ＶＴを印加する。図５に示す例では電界印加電極４２３と４２４の間に終端抵抗ＴＭＲに発生する電圧ＶＴを印加し、他方の電界印加電極４２４と４２５の対にはこれらの電極４２４と４２５の間を共通接続して無電界を与える。
【００３５】
このように２分岐した光の一方の光導波路４２２Ａ（図２参照）に電界を印加し、他方の光導波路４２２Ｂには無電界を印加することにより、電界が与えられた光導波路４２２Ａ側では光に位相変調が与えられ、他方の無電界側の光導波路４２２Ｂを通過する光は無変調で通過する。光導波路４２２Ａ側で受けた光の位相変調により光合波部では光の干渉が発生し、光ファイバ５０４に出射される光の強度が変化する。
【００３６】
この様子を図５及び図６を用いて説明する。光ファイバ５０５に入射する光強度をＰin、光ファイバ５０４に出力される光強度をＰout 、電界印加電極４２３と４２４に与える電圧をＶ0 とすると、この印加電圧Ｖ0 を変化させると、光ファイバ５０４に出射される光強度Ｐout は図６Ａに示すようにＣＯＳ曲線に沿って変化する。つまり、印加電圧Ｖ0 がＶ0 ＝０（ここではＶＴ＝０としている）のとき、Ｐout ＝Ｐinとなり、Ｖ0 を徐々に＋方向又は一方向に変化させると出射光量はＣＯＳ曲線に沿って徐々に低減し、或る電圧において出射光量は０に達する。印加電圧Ｖ0 を更に増加させると出射強度Ｐout はＣＯＳ曲線に沿って徐々に増加し、ある電圧に達すると出射強度Ｐout は１、つまりＰout ＝Ｐinの状態となる。以後印加電圧Ｖ0 の変化に対して出射強度Ｐout は１と０の間を往復する変調特性を呈する。
【００３７】
図６Ａに示した光変調特性は光導波路４２２Ａと４２２Ｂの光路長Ｌが等しい場合を示すが、一方の光路長と他方の光路長の間に、伝搬する光の波長の１／４波長分だけ差を持たせるか又は図５及び図６に示す接続構造において電界印加電極にバイアスとして例えば終端電圧ＶＴを与えることにより、光変調特性を図６Ｂに示すように印加電圧Ｖ0 の変化に対してＳＩＮ曲線に沿う特性にすることができる。つまり、印加電圧Ｖ0 ＝０を中心に急激に変化する特性が得られる。従って以下の説明では４２２Ａと４２２Ｂに１／４波長の光路長の差を与えることにより光変調の初期位置を図６Ｂに示す状態に設定されているものとして説明する。
【００３８】
以上説明した光変調器４２０の変調特性から明らかなように、光変調器４２０はある範囲の電界入力（光の位相変調量が３６０゜の範囲内の電界入力）に対して出射光の強度Ｐout をＰout ＝Ｐinの状態と、Ｐout ＝０の間の値、つまりＰout ／Ｐin＝１と、Ｐout ／Ｐin＝０の間の値で表される光信号に変調する。従って図２に示した検出回路１４５ＤはＩＣソケット２３０からコンタクト４３０に与えられる校正パルスと等価な波形を持つパルスＳＶを出力する。このパルスＳＶをコンパレータＣＰでＬ論理とＨ論理の電圧と比較し、正しくＬ論理とＨ論理の電圧を具備していれば基準タイミングとして規定したストローブパルスの供給タイミングに従って論理比較器１０５（図８参照）に取り込まれる。
【００３９】
以上説明したところから明らかなように、プローブ４００からＩＣソケット２３０に向かって校正パルスＰＴを出力することができることと、ＩＣ試験装置１００からＩＣソケット２３０に印加される校正パルスをコンタクト４３０から取り込み、この校正パルスを光信号でＩＣ試験装置１００に設けたキャリブレーションコントローラ１４０に伝送し、再度電気信号に戻してその入来タイミングをコンパレータＣＰの部分で基準タイミングと比較できることが理解されよう。
【００４０】
従って、キャリブレーションコントローラ１４０に設けたコンパレータＣＰで読み取るタイミングを基準タイミングに予め校正しておくことにより、各チャンネルのドライバＤＲから出力した校正パルスがキャリブレーションコントローラ１４０に到来するタイミングをこの基準タイミングに合致するように各ドライバ系に挿入した可変遅延回路ＰＡＶＤ１，ＰＡＶＤ２，ＰＡＶＤ３・・・を調整すれば各ドライバ系のタイミングを校正することができる。
【００４１】
また、プローブ４００から基準タイミングを持つ校正パルスを発生させ、この校正パルスを各チャンネルのコンパレータＣＰに入力させ、各チャンネルのコンパレータＣＰ（図１の例ではＤ型フリップフロップＤＦＦ）に供給するストローブパルスＳＴＢ１、ＳＴＢ２、ＳＴＢ３・・・の供給タイミングを可変遅延回路ＳＴＶＤ１，ＳＴＶＤ２，ＳＴＶＤ３，・・・の遅延時間を設定することによりコンパレータ系のタイミングを校正することができる。
【００４２】
また、他の校正方法として図７に示すように、各ＩＣソケット２３０毎に基準タイミングに校正した基準ピンを定め、この基準ピンを使って先ずプローブ４００とキャリブレーションコントローラ１４０のタイミングを校正し、校正されたプローブ４００とキャリブレーションコントローラ１４０を使って各ＩＣソケット２３０の各ピンのタイミングを校正するようにしてもよい。尚、図７の例では同一のロボットに複数のプローブ４００を搭載し、複数のＩＣソケット２３０に対して同時にタイミング校正を行うようにした場合を示す。
【００４３】
【発明の効果】
以上説明したように、この発明によればプローブ４００とＩＣ試験装置１００との間を光ケーブル５００で接続し、光信号で校正パルスの授受を行う構成としたから、校正パルスの劣化が少なく校正の精度を高めることができる。また、プローブ４００内には発熱を伴う電子部品が搭載されないから、プローブ４００内の温度変動を抑えることができる。この結果温度変動により信号の伝搬時間が変動することもないため、安定性の高いタイミング校正装置を提供することができる。更にプローブ４００を小型化することができる利点も得られる。
【図面の簡単な説明】
【図１】この発明の概要を説明するためのブロック図。
【図２】この発明の要部の校正を説明するためのブロック図。
【図３】図２に示した光導電素子の構造の一例を説明するための平面図。
【図４】図２に示した光駆動型ドライバの出力波形の一例を示す波形図。
【図５】図２に示した光変調器の構造を説明するための平面図。
【図６】図５に示した光変調器の動作を説明するための波形図。
【図７】この発明の実用状態の他の例を説明するためのブロック図。
【図８】ＩＣ試験装置の概要を説明するためのブロック図。
【図９】ＩＣ試験装置に用いられているタイミング発生器と波形フォーマッタの構成と動作を説明するためのブロック図。
【図１０】図９の動作を説明するための波形図。
【図１１】ＩＣ試験装置に装備されているコンパレータの動作を説明するための波形図。
【図１２】ＩＣ試験装置に装備されているコンパレータの他の動作を説明するための波形図。
【符号の説明】
１００    ＩＣ試験装置
１０８    ピンエレクトロニクス
１２０    タイミング発生器及び波形フォーマッタ
１２１    タイミング校正器
ＰＡＶＤ１，ＰＡＶＤ２    可変遅延回路
ＳＴＶＤ１，ＳＴＶＤ２    可変遅延回路
ＤＲ    ドライバ
ＣＰ    コンパレータ
１３０    ケーブル
１４０    キャリブレーションコントローラ
２００    テストヘッド
２１０    マザーボード
２２０    ソケットボード
２３０    ＩＣソケット
２４０    コンタクトボード
２４１    電気パッド
３００    ロボット
４００    プローブ
４１１    光導電素子
４１５、４１６、４１７    電圧源
ＴＭＲ    終端抵抗
４２０    光変調器
４２２、４２２Ａ，４２２Ｂ    光導波路
４３０    コンタクト
５００    光ケーブル
５０１〜５０５    光ファイバ
【図１】
0004291494.tif 000002
【図２】
0004291494.tif 000003
【図３】
0004291494.tif 000004
【図４】
0004291494.tif 000005
【図５】
0004291494.tif 000006
【図６】
0004291494.tif 000007
【図７】
0004291494.tif 000008
【図８】
0004291494.tif 000009
【図９】
0004291494.tif 000010
【図１０】
0004291494.tif 000011
【図１１】
0004291494.tif 000012
【図１２】
0004291494.tif 000013