(57)【特許請求の範囲】
【請求項１】
基板上に非単結晶シリコン層を形成する第１の工程と、前記非単結晶シリコン層の上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上にゲート電極を形成する第３の工程とを備えた半導体素子の製造方法において、
前記第２の工程の後、水素を含むガス中でプラズマ処理することにより前記ゲート絶縁膜中に水素原子を導入する第１のプラズマ処理と、窒素中でプラズマ処理することにより前記非単結晶シリコン層中に前記水素原子を導入する第２のプラズマ処理とを、順に連続して、あるいは間に介挿された他の工程を経て行なうことを特徴とする半導体素子の製造方法。
【請求項２】
基板上に非単結晶シリコン層を形成する第１の工程と、前記非単結晶シリコン層の上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上にゲート電極を形成する第３の工程とを備えた半導体素子の製造方法において、
前記第２の工程が、第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜の直上に第２のゲート絶縁膜を形成する工程とから成り、
前記第２の工程で、前記第１のゲート絶縁膜を形成した後、水素を含むガス中でプラズマ処理することにより前記第１のゲート絶縁膜中に水素原子を導入する第１のプラズマ処理と、窒素中でプラズマ処理することにより前記非単結晶シリコン層中に前記水素原子を導入する第２のプラズマ処理とを、順に連続して行ない、次いで前記第２のゲート絶縁膜を形成することを特徴とする半導体素子の製造方法。
【請求項３】
基板上に非単結晶シリコン層を形成する第１の工程と、前記非単結晶シリコン層の上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上にゲート電極を形成する第３の工程とを備えた半導体素子の製造方法において、
前記第２の工程が、第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜の直上に第２のゲート絶縁膜を形成する工程とから成り、
前記第２の工程で、前記第１のゲート絶縁膜を形成した後、水素を含むガス中でプラズマ処理することにより前記第１のゲート絶縁膜中に水素原子を導入する第１のプラズマ処理を行ない、次いでプラズマ気相成長法により前記第２のゲート絶縁膜を形成した後、窒素中でプラズマ処理することにより前記非単結晶シリコン層中に前記水素原子を導入する第２のプラズマ処理を行なうことを特徴とする半導体素子の製造方法。
【請求項４】
前記第３の工程の後、前記第１のプラズマ処理と前記第２のプラズマ処理とをそれぞれ行なうことを特徴とする請求項１記載の半導体素子の製造方法。
【請求項５】
前記ゲート電極上に層間絶縁膜を形成する第４の工程を有し、前記第１のプラズマ処理と前記第２のプラズマ処理とを順に連続して行なった後、前記層間絶縁膜を形成することを特徴とする請求項４記載の半導体素子の製造方法。
【請求項６】
前記ゲート電極上に層間絶縁膜を形成する第４の工程を有し、前記第１のプラズマ処理工程後、前記層間絶縁膜を形成し、次いで前記第２のプラズマ処理を行なうことを特徴とする請求項４記載の半導体素子の製造方法。
【請求項７】
前記第４の工程が、第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の直上に第２の層間絶縁膜を形成する工程とから成り、前記第１のプラズマ処理工程後、前記第１の層間絶縁膜を形成し、次いで前記第２のプラズマ処理を行なった後、前記第２の層間絶縁膜を形成することを特徴とする請求項６記載の半導体素子の製造方法。
【請求項８】
前記第１のプラズマ処理により、前記ゲート絶縁膜中に、１×１０２０個／cm３以上の原子濃度で水素原子を導入することを特徴とする請求項１記載の半導体素子の製造方法。
【請求項９】
前記第２の工程で、テトラエトキシシラン（ＴＥＯＳ）を用いるプラズマ気相成長法により、酸化シリコンを主成分とするゲート絶縁膜を形成することを特徴とする請求項１記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多結晶シリコンのような非単結晶シリコンの層を含む半導体素子の製造方法に関する。
【０００２】
【従来の技術】
従来から、高精細液晶表示装置（ＬＣＤ）や駆動回路一体型のＴＦＴ（薄膜トランジスタ）−ＬＣＤ等を製造する目的で、ガラス基板、石英基板等の透明絶縁基板上に、多結晶シリコン（ｐ−Ｓｉ）層をチャネル層として用いた半導体素子を集積する技術が盛んに研究されている。そして、このような半導体素子の製造プロセスにおいては、結晶欠陥の少ないｐ−Ｓｉを形成することが難しいために、水素プラズマ中での熱処理（水素プラズマ処理）により、ｐ−Ｓｉの結晶中に水素を導入し、欠陥を低減することが行なわれている。
【０００３】
このような水素プラズマ処理による結晶欠陥の低減方法を、石英基板上に形成されたｐ−ＳｉＴＦＴについて、さらに詳しく説明する。
【０００４】
従来の方法では、水素プラズマ処理を行なった後、 400℃以上の高温処理プロセスを行なうと水素が脱離してしまうため、ＴＦＴの完成後に水素プラズマ処理を行なっている。すなわち、石英基板上に、ｐ−Ｓｉのチャネル層と、電流の注入・取り出しを行なうソース・ドレイン領域をそれぞれ形成し、高温（1000℃）での熱酸化によりゲート絶縁膜（酸化膜）を形成した後、ゲート電極および層間絶縁膜をそれぞれ形成し、しかる後コンタクトホールを開口してから、ソース電極およびドレイン電極をそれぞれ形成して、ｐ−ＳｉＴＦＴを完成する。次いで、水素プラズマ処理を行ない、ｐ−Ｓｉ中に水素原子を導入・拡散して、チャネルの欠陥を埋めることを行なっている。
【０００５】
【発明が解決しようとする課題】
しかし、このような従来の方法では、所定量の水素をチャネル層に導入するために要する時間が、極めて長くなるという問題があった。すなわち、水素プラズマ処理に要する時間は、通常数時間に及び、ＴＦＴ製造の他の工程に比べて突出して処理時間が長いため、量産工程でのタクトの調整が難しく、製造コストが高くなってしまうという問題があった。
【０００６】
また、ｐ−Ｓｉの結晶粒界と結晶粒内の欠陥密度、粒径などの膜質にばらつきがあるため、水素プラズマ処理の時間を短くすると、結晶欠陥の低減により特性が向上する素子と、特性向上が見られない素子とが混在し、しきい値等のＴＦＴ特性にばらつきが生じるという欠点があった。
【０００７】
さらに、このような特性のばらつきを防止するため、水素プラズマ処理の時間を長くして、ｐ−Ｓｉ中の水素原子濃度を一定以上に高めた場合には、ゲート絶縁膜中にも水素が拡散し、この水素が電界をかけたときにイオンとなって稼働するため、ＴＦＴ特性が徐々に劣化し、信頼性低下を招くという問題があった。
【０００８】
本発明は、これらの問題を解決するためになされたもので、水素プラズマ処理工程のタクトの短縮と信頼性の確保を同時に実現し、特性が良好でばらつきのない半導体素子を歩留まり良く安価に製造する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１の半導体素子の製造方法は、基板上に非単結晶シリコン層を形成する第１の工程と、前記非単結晶シリコン層の上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上にゲート電極を形成する第３の工程とを備えた半導体素子の製造方法において、前記第２の工程の後、水素を含むガス中でプラズマ処理することにより前記ゲート絶縁膜中に水素原子を導入する第１のプラズマ処理と、窒素中でプラズマ処理することにより前記非単結晶シリコン層中に前記水素原子を導入する第２のプラズマ処理とを、順に連続して、あるいは間に介挿された他の工程を経て行なうことを特徴とする。
【００１０】
請求項２の半導体素子の製造方法は、基板上に非単結晶シリコン層を形成する第１の工程と、前記非単結晶シリコン層の上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上にゲート電極を形成する第３の工程とを備えた半導体素子の製造方法において、前記第２の工程が、第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜の直上に第２のゲート絶縁膜を形成する工程とから成り、前記第２の工程で、前記第１のゲート絶縁膜を形成した後、水素を含むガス中でプラズマ処理することにより前記第１のゲート絶縁膜中に水素原子を導入する第１のプラズマ処理と、窒素中でプラズマ処理することにより前記非単結晶シリコン層中に前記水素原子を導入する第２のプラズマ処理とを、順に連続して行ない、次いで前記第２のゲート絶縁膜を形成することを特徴とする。
【００１１】
また、請求項３の半導体素子の製造方法は、基板上に非単結晶シリコン層を形成する第１の工程と、前記非単結晶シリコン層の上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の上にゲート電極を形成する第３の工程とを備えた半導体素子の製造方法において、前記第２の工程が、第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜の直上に第２のゲート絶縁膜を形成する工程とから成り、前記第２の工程で、前記第１のゲート絶縁膜を形成した後、水素を含むガス中でプラズマ処理することにより前記第１のゲート絶縁膜中に水素原子を導入する第１のプラズマ処理を行ない、次いでプラズマ気相成長法により前記第２のゲート絶縁膜を形成した後、窒素中でプラズマ処理することにより前記非単結晶シリコン層中に前記水素原子を導入する第２のプラズマ処理を行なうことを特徴とする。
【００１２】
さらに、請求項４の半導体素子の製造方法は、請求項１記載の半導体素子の製造方法において、前記第３の工程の後、前記第１のプラズマ処理と前記第２のプラズマ処理とをそれぞれ行なうことを特徴とする。
【００１３】
請求項５の半導体素子の製造方法は、請求項４記載の半導体素子の製造方法において、前記ゲート電極上に層間絶縁膜を形成する第４の工程を有し、前記第１のプラズマ処理と前記第２のプラズマ処理とを順に連続して行なった後、前記層間絶縁膜を形成することを特徴とする。
【００１４】
また、請求項６の半導体素子の製造方法は、請求項４記載の半導体素子の製造方法において、前記ゲート電極上に層間絶縁膜を形成する第４の工程を有し、前記第１のプラズマ処理工程後、前記層間絶縁膜を形成し、次いで前記第２のプラズマ処理を行なうことを特徴とする。
【００１５】
請求項７の半導体素子の製造方法は、請求項６記載の半導体素子の製造方法において、前記第４の工程が、第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の直上に第２の層間絶縁膜を形成する工程とから成り、前記第１のプラズマ処理工程後、前記第１の層間絶縁膜を形成し、次いで前記第２のプラズマ処理を行なった後、前記第２の層間絶縁膜を形成することを特徴とする。
【００１６】
本発明の半導体素子の製造方法においては、電気伝導チャネル層となるｐ−Ｓｉ層のような非単結晶シリコン層に水素を導入し拡散させるにあたり、ｐ−Ｓｉ層の直上にゲート絶縁膜（例えばＳｉＯx 膜）を形成した後、水素を含むガス中での第１のプラズマ処理（水素プラズマ処理）を行なうことにより、ｐ−Ｓｉ層と隣接したゲート絶縁膜である酸化膜中に、適量の水素が、分子状態でなくラジカル状態の水素原子として導入・拡散される。ここで、ゲート絶縁膜中に導入される水素原子の量は、ｐ−Ｓｉの結晶欠陥を埋めるのに必要かつ十分な量とし、ゲート絶縁膜中での水素原子の濃度（原子濃度）が、１×１０20個／cm3 以上となるように調整することが望ましい。その後、連続してあるいは間に他の工程を経た後、水素を含まないガス中での第２のプラズマ処理を行なうことにより、水素プラズマ処理工程でゲート絶縁膜中に導入・拡散された不安定な水素が励起され、隣接するｐ−Ｓｉ層中に導入され拡散される。
【００１７】
こうして本発明においては、ｐ−Ｓｉ等の非単結晶シリコンのチャネル層に、原子状態の水素を短時間で導入・拡散し、水素により終端化されたＳｉ−Ｈ結合を安定して形成することができる。その結果、特性の揃ったかつ駆動能力が高くリーク電流の小さい半導体素子を形成することができ、しかも特性向上のための水素処理に要する時間が飛躍的に短縮化されるので、製造コストの低下が達成される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を、図面に基づいて説明する。なお、以下の実施例では、簡略化のために、ｎ／ｐチャネルコプラナ型ｐ−Ｓｉ形ＴＦＴの製造プロセスを示したが、ＬＤＤ（ lightly doped drain）構造のｐ−Ｓｉ形ＴＦＴの製造においても、プロセスの要部を変えることなく、一部を変えるだけで対応することができる。
【００１９】
本発明の第１の実施例においては、まず、図１（ａ）に示すように、ガラス基板、石英基板などの透明絶縁基板１上に、窒化シリコンまたは酸化シリコンから成るバッファ層２を形成し、その上に、プラズマＣＶＤ法などにより、約50nmの厚さのａ−Ｓｉ：Ｈ（水素化アモルファスシリコン）層３を被着・形成する。そして、炉中 450℃で１時間加熱した後、ＸｅＣｌエキシマレーザを照射してアニールを行ない、ａ−Ｓｉを多結晶化しｐ−Ｓｉ層とする。
【００２０】
次いで、図１（ｂ）に示すように、ｐ−Ｓｉ層４をフォトエッチング（フォトリソグラフィおよびドライエッチング）により所定の形状にパターニングした後、その上に、ゲート絶縁膜５として約 100nmの厚さのＳｉＯx 膜を、ＣＶＤ法により成膜する。ゲート絶縁膜５は、例えばテトラエトキシシラン（ＴＥＯＳ）を材料として用いたプラズマＣＶＤにより、形成することができる。
【００２１】
次に、図１（ｃ）に示すように、ゲート絶縁膜５上に、例えばＭｏＷをスパッタリングにより 400nm厚さに成膜し、フォトリソグラフィとドライエッチングにより所定の形状にパターニングして、ゲート電極６を形成する。その後、このゲート電極６をマスクにして、イオン注入法やイオンドーピング法により不純物注入を行ない、高濃度不純物領域７を自己整合的に形成した後、熱活性化する。
【００２２】
イオン注入では、ｎチャネルの場合はリンを、ｐチャネルの場合はＢＦ2 によりホウ素を、それぞれ高濃度に注入する。
【００２３】
また、イオンドーピングでは、ｎチャネルの場合はＰＨ3 ／Ｈ2 によりリンを、ｐチャネルの場合はＢ2 Ｈ6 ／Ｈ2 によりホウ素を、それぞれ高濃度に注入する。イオンドーピング法でのドーズ量は、例えば約 80KeVの加速電圧で、約５×１０15atoms/cm2 とする。こうして、ソース・ドレインの高濃度不純物領域７がそれぞれ形成される。
【００２４】
次いで、図１（ｄ）に示すように、プラズマ気相成長装置を用い、 350℃で水素中でのプラズマ処理（水素プラズマ処理）を 1分間行なった後、連続して窒素中でのプラズマ処理（窒素プラズマ処理）を 1分間行なう。水素プラズマ処理の条件は、以下の通りである。すなわち、 27MHzの高周波を印加し、水素圧力： 266Pa、水素流量： 1リットル／分の条件で水素のプラズマを発生させ、このプラズマ中で処理を行なう。このような水素プラズマ処理により、図２（ａ）に示すように、ゲート絶縁膜５中に、１×１０20個／cm3 以上の濃度で水素原子を導入する。
【００２５】
引き続き行なう窒素プラズマ処理の条件は、同じく 27MHzの高周波を印加し、で、窒素圧力： 266Pa、窒素流量 1リットル／分の条件でプラズマを発生させ、このプラズマ中で処理を行なう。このような窒素プラズマ処理により、図２（ｂ）に示すように、ｐ−Ｓｉ層４中（ゲート電極６の直下の領域を除く。）には、ｐ−Ｓｉ層４とゲート絶縁膜５との界面の薄層５ａから、水素原子が導入され、ｐ−Ｓｉ層４中の水素原子濃度は３×１０19個／cm3 となる。
【００２６】
さらに、窒素プラズマ処理に連続してプラズマＣＶＤを行ない、図１（ｅ）に示すように、層間絶縁膜８として 500nmの厚さのＳｉＯ2 膜を、ゲート電極６およびゲート絶縁膜５を覆って成膜する。
【００２７】
次に、図１（ｆ）に示すように、フォトリソグラフィにより、層間絶縁膜８およびゲート絶縁膜５にコンタクトホール９を開口した後、例えばＡｌ膜をスパッタリングにより成膜し、フォトリソグラフィ等によりパタ−ニングして、ソース・ドレイン電極１０をそれぞれ形成した。この後に、 350℃で 1時間オーブンで熱処理する。この熱処理により、ｐ−Ｓｉ層４中でゲート電極６の直下から外れた領域に導入された水素が、ｐ−Ｓｉ層４中を遍く水平方向に拡散して電極６の直下の領域に達し、この領域の結晶欠陥を埋める。
【００２８】
このようにして作製されたＴＦＴの特性は、チャネル幅（Ｗ）／チャネル長
（Ｌ）=10/10の素子で、リーク電流がｎチャネル、ｐチャネルともに 1×10-14  A以下、しきい値がｎチャネルが2V、ｐチャネルが -1.5V、移動度はｎチャネルが 100cm2 /V・s 、ｐチャネルが80cm2 /V・s であり、優れた特性を示した。
【００２９】
なお、本発明は以上の実施例に限定されず、水素を含むガス中でのプラズマ処理である水素プラズマ処理と、水素を含まないガス中でのプラズマ処理である窒素プラズマ処理とを、ゲート電極を形成する前に、連続的にあるいは間に他の工程を経て行なっても良い。
【００３０】
すなわち、例えばＳｉＯx から成る第１のゲート絶縁膜とＳｉＯx から成る第２のゲート絶縁膜とが積層された２層構造のゲート絶縁膜を有する半導体素子
（ｐ−Ｓｉ形ＴＦＴ）の製造では、図３のフロー図に示すように、第１のゲート絶縁膜を形成した後、水素プラズマ処理と窒素プラズマ処理とをこの順で連続して行ない、次いで第２のゲート絶縁膜を形成した後、ゲート電極を形成する手順を採ることができる。また、図４に示すように、第１のゲート絶縁膜を形成した後、水素プラズマ処理を行ない、次いでプラズマＣＶＤ等により第２のゲート絶縁膜を形成し、しかる後窒素プラズマ処理を行なう手順を採ることもできる。
【００３１】
さらに、２層構造の層間絶縁膜を有するｐ−Ｓｉ形ＴＦＴの製造では、水素プラズマ処理を、第１の層間絶縁膜の形成工程の前に行ない、窒素プラズマ処理のみを、少なくとも第１の層間絶縁膜の形成工程の後で行なうことができる。すなわち、図５に示すように、ゲート電極を形成し、水素プラズマ処理を行なった後、第１と第２の層間絶縁膜を順に形成し、しかる後窒素プラズマ処理を行なうか、あるいは図６に示すように、水素プラズマ処理後、第１の層間絶縁膜を形成し、次いで窒素プラズマ処理を行ない、しかる後第２の層間絶縁膜を形成する手順を採ることができる。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明によれば、しきい値等の特性が良好で揃った半導体素子を、歩留まり良く製造することができる。また、従来は他の工程に比べてはるかに処理時間が長かった、水素プラズマ処理に要する時間を短縮することができるので、製造コストの大幅低下につながる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の各工程を説明するための素子の断面図。
【図２】同実施例の水素プラズマ処理工程および窒素プラズマ処理での水素原子の導入状態を示す断面図。
【図３】本発明の第２の実施例の工程を示すフロー図。
【図４】本発明の第３の実施例の工程を示すフロー図。
【図５】本発明の第４の実施例の工程を示すフロー図。
【図６】本発明の第５の実施例の工程を示すフロー図。
【符号の説明】
１………透明絶縁基板
４………ｐ−Ｓｉ層
５………ゲート絶縁膜
６………ゲート電極
７………高濃度不純物領域
８………層間絶縁膜
１０………ソース・ドレイン電極
【図１】
0004387477.tif 000002
【図２】
0004387477.tif 000003
【図３】
0004387477.tif 000004
【図４】
0004387477.tif 000005
【図５】
0004387477.tif 000006
【図６】
0004387477.tif 000007