(57)【特許請求の範囲】
【請求項１】
全体電流が加えられる調整素子（１）例えばパワーモジュールを有しており、該調整素子は並列接続された少なくとも２つの部分調整素子（２０、２１）を有しており、前記全体電流を各部分調整素子を通って流れる部分電流に分割する手段が設けられており、良好な熱放散性を有する部分調整素子には低い熱放散性を有する部分調整素子よりも大きい部分電流が加えられ、
各部分調整素子に、該部分調整素子を通る部分電流を温度に依存して制御するための固有の温度依存性の制御素子（３０、３１、３２）が配属されており、前記全体電流を定められた値に維持する制御回路（６）が設けられており、
前記温度依存性の制御素子（３０、３１、３２）はそれぞれ固有の温度センサを有しており、該温度センサはそれぞれの部分調整素子（２０、２１、２２）と熱的に結合されている、
電子回路において、
一方でアース端子（５）に接続され、他方で前記制御回路の第１のバイポーラトランジスタ（９０）のエミッタに接続された測定抵抗（４）が設けられており、前記温度依存性の制御素子（３０、３１、３２）は２段のバイポーラエミッタ回路（９２、９３；９４、９５；９６、９７）として構成されている
ことを特徴とする電子回路。
【請求項２】
全体電流が加えられる調整素子（１）例えばパワーモジュールを有しており、該調整素子は並列接続された少なくとも２つの部分調整素子（２０、２１）を有しており、前記全体電流を各部分調整素子を通って流れる部分電流に分割する手段が設けられており、良好な熱放散性を有する部分調整素子には低い熱放散性を有する部分調整素子よりも大きい部分電流が加えられ、
各部分調整素子に、該部分調整素子を通る部分電流を温度に依存して制御するための固有の温度依存性の制御素子（３０、３１、３２）が配属されており、前記全体電流を定められた値に維持する制御回路（６）が設けられており、
前記温度依存性の制御素子（３０、３１、３２）はそれぞれ固有の温度センサを有しており、該温度センサはそれぞれの部分調整素子（２０、２１、２２）と熱的に結合されている、
電子回路において、
一方でアース端子（５）に接続され、他方で前記制御回路の第２のバイポーラトランジスタ（９１）のエミッタに接続された測定抵抗（４）が設けられており、前記温度依存性の制御素子（３０、３１、３２）は１段のエミッタ回路（９３；９５；９７）として構成されている
ことを特徴とする電子回路。
【請求項３】
前記測定抵抗は前記調整素子に直列接続されており、該測定抵抗は電圧タップ（７）を介して前記制御回路（６）に接続されている、請求項１または２記載の電子回路。
【請求項４】
前記制御回路（６）の第１のバイポーラトランジスタ（９０）および第２のバイポーラトランジスタ（９１）のベースは相互に接続され、かつ該第１のバイポーラトランジスタ（９０）のコレクタに接続されており、該第２のバイポーラトランジスタ（９１）のコレクタは制御線路（８）を介して前記制御素子（３０、３１、３２）に接続されている、請求項１から３までのいずれか１項記載の電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全体電流が加えられる調整素子例えばパワーモジュールを有しており、調整素子は並列接続された少なくとも２つの部分調整素子を有している電子回路に関する。
【０００２】
【従来の技術】
並列接続された複数のセルから成るパワーモジュール、例えばＶＤＭＯＳトランジスタを有する電子回路がすでに知られている。複数のセルは、金属化による寄生的な効果を考慮しなければ、電気的に均等に駆動される。このため電力損失はパワーモジュールの表面にわたってほぼ均一に発生し、このパワーモジュールの表面上に熱い個所すなわち最高温度点が生じる。
【０００３】
【発明が解決しようとする課題】
調整素子例えばパワートランジスタを有する電子回路を提供して、高い電流を制御できるようにすることである。
【０００４】
【課題を解決するための手段】
この課題は、一方でアース端子に接続され、他方で前記制御回路の第１のバイポーラトランジスタのエミッタに接続された測定抵抗が設けられており、前記温度依存性の制御素子は２段のバイポーラエミッタ回路として構成されている構成により解決される。課題はまた、一方でアース端子に接続され、他方で前記制御回路の第２のバイポーラトランジスタのエミッタに接続された測定抵抗が設けられており、前記温度依存性の制御素子は１段のエミッタ回路として構成されている構成により解決される。
【０００５】
【発明の実施の形態】
本発明の請求項１，２に記載の特徴部分を有する回路は従来技術に比べて、例えばパワーモジュールの表面上の最高温度の領域が比較的広い面積に拡大され、その結果最高温度点での温度が低下する利点を有する。別の利点として、温度分布を均一化することにより構成素子の信頼性および寿命を高めることができる。また小さい電力損失発生部を使用する、すなわち小さいパワーモジュールを使用することにより、必要なチップ面積を低減することができる。これによりさらにＩＣ部品のコストが低減される。
【０００６】
従属請求項に記載された手段により、請求項１，２に記載の構成を有する回路の別の有利な実施形態と改善とが可能である。特に有利には、パワーモジュールの各部分調整素子または各セルに対して１つずつ固有の温度センサが設けられる。これにより、制御のために使用されるモジュールの電力損失全体が物理的に充分な値であり、かつセンサが位置的に一義的に制御すべき部分ないしセルの近傍に存在するかぎり、均一な動作温度のための時間制御が温度センサの配置により任意に選択可能な個所で行われる。温度が重要な意味を有する回路グループをパワーモジュールの近傍に配置するために所定のアイソサーマルフロントないし等温面を形成することができる。さらに回路により予め定められる全電力損失が個々のパーティションへ分配され、調整素子またはパワーモジュールを有する回路のレイアウトの所定の個所でそれぞれ動作温度が一致するように制御される。アイソサーマルラインすなわち等温線の空間的特性は時間的に独立して得られる。これによりレイアウト手段を比較的大きく選択することができる。従来は、温度が重要な意味を有する回路グループをパワーモジュールの近傍に配置する場合、この回路グループを電力損失発生部からできる限り大きく均等な間隔を置いて配置しなければならないという制約があった。有利にはアイソサーマルフロントをチップのエッジに対して平行に配向することができるので、これによりレイアウトがさらに簡単化される。
【０００７】
電子回路での製造誤差を消去するために、特に、対称形の回路グループ例えばカレントミラー回路が使用される。このような回路グループを大きな電力損失発生部例えばパワートランジスタの近傍に配置する場合、このような回路グループの構成素子が同一の動作温度で作動されるように注意しなければならない。なぜなら周知のように、半導体回路素子の電気的特性は温度に強く依存しているからである（ダイオードの順方向電圧は１゜Ｋあたり１ｍＶ〜２ｍＶの割合で温度に依存している）。したがって対称形の回路グループ例えばカレントミラーに対しては、本発明の電子回路と同様に複数の温度センサを設けると有利である。この場合、対称形の構成ユニットはできる限りアイソサーマルラインすなわち等温線に一致するように配置される。アイソサーマルラインは、調整素子の部分調整素子を通る導通電流と同様に、ジオメトリすなわちチップ上に集積される電力損失発生部（すなわち調整素子として機能するパワートランジスタ）のレイアウトに依存しており、さらに回路の動作状態すなわち生じた電力損失の時間特性にも依存している。温度センサを有する回路はセンサ温度を過渡的に一致させることができる。すなわちセンサ温度が回路のそれぞれの動作時点で一致する。
【０００８】
【実施例】
本発明の実施例を図示し、以下にこれを詳細に説明する。
【０００９】
図１には調整素子１（例えばトランジスタ）を有する電子回路が示されており、調整素子は負荷２に直列接続されている。調整素子はさらに測定抵抗４に直列接続されており、この測定抵抗は一方の側がアース端子５に接続されている。時間に依存する給電電圧部３は一方では負荷２に接続されており、他方ではアースに接続されている。調整素子１と測定抵抗４との間の電圧タップ７は制御回路６に接続されており、この制御回路６は制御線路８を介して調整素子に接続されている。
【００１０】
負荷２を通る電流は測定抵抗４により電位に変換される。制御回路６は調整素子１を制御して、電圧タップ７での電位ひいては負荷電流を予め定められた値へ調整する。負荷２はチップ上には集積されていない。制御回路６、測定抵抗４、および調整素子１が集積されているチップ上の電力損失発生部は例えば調整素子である。負荷２を通る大きな電流は、負荷電流を僅かな損失でスイッチングすることのできる大きな調整素子を必要とする。
【００１１】
図２には調整素子を備えた電子回路が示されており、ここでの調整素子は第１の部分調整素子２０、第２の部分調整素子２１、さらに第３の部分調整素子２２を有している。これらの部分調整素子は並列接続されており、通常は図１と同様に、測定抵抗４、給電電圧部３および負荷２に接続されている。制御回路６は制御線路８を介して温度依存性の制御素子３０、３１、３２に導電接続されている。その際に、第１の温度依存性の制御素子３０は第１の部分制御線路５０を介して第１の部分調整素子２０に接続されており、第２の温度依存性の制御素子３１は第２の部分制御線路５１を介して第２の部分調整素子２１に接続されており、さらに第３の温度依存性の制御素子３２は第３の部分制御線路５２を介して第３の部分調整素子２２に接続されている。この場合温度依存性の制御素子はそれぞれ１つずつ温度センサ２５、２６、２７を有しており、このセンサは熱結合部３４、３５、３６を介してそれぞれ対応する部分調整素子に接続されている。
【００１２】
図１に示されている調整素子１、すなわち寄生的な電力損失の原因となるパワーモジュールは、図２ではパーティション化されている。つまりこのパワーモジュールは複数の小さな電力損失発生部に分割されており、これらの電力損失発生部は図１の個々の調整素子１と同一の電気的特性を有している。これは３個（一般的にはｎ個）の小さなパーティションを電気的に３重に（一般的にはｎ重に）並列接続することにより行われる。個々の部分調整素子２０、２１、２２は、個々の部分調整素子に隣接するかまたはその表面に配置された温度センサによって測定される動作温度に依存して制御され、全てのセンサの温度が各時点で一致するようにされる。制御回路６を通る全体電流は所望の目標値にまで制御されるので、部分調整素子を温度に依存して、温度依存性の制御素子３０、３１、３２を用いて部分制御線路５０、５１、５２を介して制御することにより、全電力損失が個々の部分調整素子に分配される。その結果最も熱放散性の低いパーティションには最も僅かな電流成分しか割り当てられなくなり、反対に良好な熱放散性を有するパーティションには大きな電流が割り当てられるようになる。この場合従来の場合のように絶対温度への制御が行われるのではなく、制御の目標はセンサ温度を過渡的に一致させること、すなわち調整素子の作動のそのつどの時点でセンサ温度を一致させることである。
【００１３】
図３には図１の構造を有する回路が示されており、ここでは調整素子１は１５３６個のセルを有するｎチャネルＶＤＭＯＳパワートランジスタにより形成されている。制御回路６はｐチャネルＭＯＳＦＥＴトランジスタ６３、６４、６５、電圧源６０、基準電流源６１、および２つのバイポーラトランジスタ９０、９１を有している。トランジスタ６３、６４、６５の各ソース端子は電圧源６０の正極側とバックゲート端子とに接続されている。給電電圧部の負極側はアース端子５に接続されている。トランジスタ６３のドレイン端子は基準電流源６１に接続されており、この基準電流源の第２の極側はアースに接続されている。トランジスタ６３、６４の各ゲート端子は相互接続され、またトランジスタ６３のドレイン端子に接続されている。トランジスタ６５のゲート端子は同様にトランジスタ６３のドレイン端子に接続されている。トランジスタ６４のドレイン端子はｎｐｎバイポーラトランジスタ９０のコレクタに、トランジスタ６５のドレイン端子はｎｐｎバイポーラトランジスタ９１のコレクタにそれぞれ接続されている。この場合トランジスタ６４のドレイン端子とバイポーラトランジスタ９０のコレクタ端子との間の接続線路は出力電流線路８１と称され、また相応にトランジスタ６５とトランジスタ９１との間の接続線路は出力電流線路８２と称される。トランジスタ９１のコレクタとパワートランジスタ１のゲートとの間の接続線路は制御線路８を形成する。トランジスタ９０のエミッタと測定抵抗４との接続部は電流タップ７を形成する。トランジスタ９０のベースはこのトランジスタのコレクタと導電接続されており、さらにトランジスタ９１のベースにも導電接続されている。トランジスタ９１のエミッタはアース端子５に接続されている。
【００１４】
負荷２を通る電流は、図１の場合と同様に測定抵抗４での電圧降下によって測定される。負荷を通る電流が１Ａに制御される場合、負荷電流とパワートランジスタ１での電圧降下との積から、回路の立ち上がり過渡時間の経過後、調整素子１で約９Ｗの電力損失が生じる。この場合、給電電圧部３のドレイン電圧は約１０Ｖ、負荷抵抗は１Ω、測定抵抗４は４２ｍΩの値である。立ち上がり過渡状態中、負荷電流および測定抵抗の積は、（ｅで除算された）熱電圧ｋＴと、バイポーラトランジスタ９０のエミッタ数とバイポーラトランジスタ９１のエミッタ数との比ｎ（この実施例ではｎ＝５である）の自然対数との積にほぼ同一である。負荷電流が１Ａを越えて増大する場合、カレントミラー内で電流設定器として動作しているトランジスタ９０のベース電位が上昇し、トランジスタ９１がオン制御される。これによりトランジスタ９１のコレクタ電位および制御線路の電位が低下し、パワートランジスタ１を通る電流の流れは再び低下する。
【００１５】
図４には、３つのパーティションすなわち３つの部分調整素子２０、２１、２２から成る調整素子を備えた電子回路が示されている。ここでは各部分調整素子は５１２個のセルを有するＶＤＭＯＳトランジスタにより形成される。図３の回路と同じ回路構成素子には同じ参照番号が付されているので、ここでは詳細には説明しない。部分トランジスタ２０のゲートと制御線路８との間に２段のバイポーラエミッタ回路９２、９３が、部分トランジスタ２１のゲートと制御線路８との間に２段のバイポーラエミッタ回路９４、９５が、部分トランジスタ２２のゲートと制御線路８との間に２段のバイポーラエミッタ回路９６、９７がそれぞれ配置されている。この場合トランジスタ９２のベースは制御線路８と導電接続されており、トランジスタ９２のエミッタはアースに接続されており、トランジスタ９３のベースはトランジスタ９２のコレクタに接続されており、トランジスタ９３のエミッタはアースに接続されており、トランジスタ９３のコレクタは部分トランジスタ２０のゲート端子に接続されている。トランジスタ９２のコレクタはトランジスタ６６のドレイン端子に、トランジスタ９３のコレクタはトランジスタ６７のドレイン端子にそれぞれ導電接続されている。トランジスタ６６、６７の残りの端子はトランジスタ６４、６５と同様に接続されている。２段のバイポーラエミッタ回路として構成されているトランジスタ９２、９３は、第１の温度依存性の制御素子３０である。同様にトランジスタ９４、９５により第２の温度依存性の制御素子が形成され、トランジスタ９６、９７により別の第３の温度依存性の制御素子３２が形成される。トランジスタ６８、６９は同様にトランジスタ６６および相応する温度依存性の制御素子３１に接続されており、トランジスタ７０、７１は同様にトランジスタ６７および相応する温度依存性の制御素子３２に接続されている。
【００１６】
調整素子の全電力損失を並列接続された個々の部分調整素子に分配する機能は、第２の制御部により、個々のパーティションに配属されている分岐すなわち温度依存性の制御素子３０、３１、３２の内部で行われる。全電力損失および回路の機能はこれによっても影響を受けない。場合により第２の制御部を挿入したことに応じて、第１の制御部の動作点を一度新しく調整すればよいだけである。第２の制御部は理想的には、それぞれの部分トランジスタのゲートの前方に接続された温度依存性の電圧源である。パーティションの温度が上昇した場合、僅かな電力損失で温度上昇を再び制御するためには相応する部分トランジスタが電流を逆方向に導通させなければならないので、温度が上昇するにつれて相応するｎチャネルＶＤＭＯＳ部分トランジスタの相応のゲート電位が低下するように制御を行わなければならない。第１の温度依存性の制御素子３０の温度センサ２５はバイポーラトランジスタ９３により形成されており、このトランジスタの順方向電圧は温度依存性であり、ベース‐エミッタ区間は部分トランジスタ２０に熱的に結合されている。同様に制御素子３１には相応に配属された温度センサ２６が対応し、この温度センサはトランジスタ９５によって形成される。制御素子３２には相応に配属された温度センサ２７が対応し、この温度センサはトランジスタ９７によって形成される。トランジスタ９３、９５、９７はそれぞれ所属する制御すべき部分トランジスタ２０、２１、２２のできる限り近傍に配置される。部分トランジスタ２２の温度が増大すると、それに応じてバイポーラトランジスタ９７ではベース‐エミッタ順方向電圧が低下する。予め定められたベース電位でトランジスタは温度が増大するにつれて開いていく。つまりコレクタ電流を増加させる。この電流はトランジスタ６３、７１から成るカレントミラーにより予め定められ、その結果トランジスタ９７のコレクタ電位および部分トランジスタ２２のゲート電位が低下する。部分トランジスタ２２はこれに応じて小さな電流を導通させるので、小さな電力損失が発生し、これにより温度上昇も抑圧される。
【００１７】
全体電流および全電力損失は制御回路６により制御される。温度依存性の制御素子３０、３１、３２は電力損失を部分的にしか分配しないため、センサが配置されている個所すなわちトランジスタ９３、９５、９７のベース‐エミッタ区間では各時点で理想的に正確に同じ温度が生じる。その際に部分電流線路の１つでの電流が低下する場合、これに応じて制御回路６は測定抵抗４での短時間の電圧降下により、制御素子３０、３１、３２の制御部を通る全体電流を制御線路８を介して相応に追従制御する。
【００１８】
図５には部分調整素子２０、２１、２２を有する電子回路が示されており、ここでは温度依存性の制御素子３０、３１、３２はそれぞれ、トランジスタ９３、９５、９７を有する１段のバイポーラエミッタ回路として構成されている。前述のものと同じ回路構成素子には同じ参照番号が付されているので、ここで詳細には説明しない。図４の場合とは異なり、図５では測定抵抗４はバイポーラトランジスタ９１のエミッタに接続されている。バイポーラトランジスタ９３のベースはバイポーラトランジスタ９１のコレクタに接続されており、バイポーラトランジスタ９３のコレクタは部分トランジスタ２０のゲート端子に接続されている。一方トランジスタ９３のエミッタはアース電位に置かれている。バイポーラトランジスタ９５、９７はバイポーラトランジスタ９３と同様にそれぞれ部分トランジスタ２１、２２に接続されている。トランジスタ６７、６９、７１は図４の場合と同様に接続されているが、ここでは図４に比較するとわかるようにトランジスタ６６、６８、７０が存在しない。これは温度依存性の制御素子が１段の構造を有するため、図４に示されているトランジスタ９２、９４、９６が必要ないからである。
【００１９】
図４の実施例では、エミッタ回路が２段なので１つの部分トランジスタあたり４つの付加的な構成素子が必要である。例えば部分トランジスタ２０ではトランジスタ６６、６７、９２、９３が使用されている。これにより発生する付加的な必要面積は、パワーモジュールに必要な空間に比べて著しく小さい。ただし別のステップでは、図５に示されているようにただ１つの１段の反転エミッタ回路を各部分調整素子に前置接続することにより、付加的に必要となる構成素子の数が１／２になる。回路の制御全体の負帰還特性は、制御回路６が同様に反転されて構成されることにより考慮される。これは図４の回路と比較して測定抵抗４をバイポーラトランジスタ９１の分岐へシフトさせ、同時にトランジスタ９０、９１のエミッタ数を対応して適合させることにより行われる。制御回路６は実際には“誤った”方向に制御を行うが、トランジスタ９３、９５、９７により形成される温度依存性の制御素子３０、３１、３２の反転エミッタ回路により補償される。
【００２０】
図６には、シミュレーションコンピュータを用いて形成された等温線領域１０２、１０３が示されている。この等温線領域はチップ１８０の表面での一定の温度の線の特性を表している。このチップは図６のａの上方の領域でチップ１８０の上方エッジに沿って図３のパワートランジスタ１を有している。高温の等温線１０５、中温の等温線１０６、低温の等温線１０７が図示されている。これらの等温線の間にも、チップ１８０の表面での温度段階を表す別の等温線が延在している。等温線特性の屈曲部およびエッジは使用されるエレクトロサーマルシミュレータの格子に基づいている。
【００２１】
高温領域で“尖頂部”の形状をした明らかな温度の増大が認められる。出力段の下方エッジに沿った等温線は屈曲しており、パワートランジスタの位置決めによって“整列されて”いる。
【００２２】
図６のｂには等温線領域１０３がチップ表面に示されており、このチップはその上方の領域にパーティション化されたパワートランジスタを有する。図示の実施例ではトランジスタ７は複数のパーティションを有しており、ここでパワートランジスタのパーティションが配置されているパーティション領域は参照番号２００、２１０、２２０、２３０で示されている。この場合第１の領域２００には第１の部分調整素子２０が、第２の領域２１０には第２の部分調整素子２１が、第３の領域２２０には第３の部分調整素子２２が、更なる第４の領域２３０には別の４個の部分調整素子が配置されている。これらの領域にはパワートランジスタのそれぞれのパーティションがチップ１８０の上方エッジに沿って存在している。７個のパーティションへの分割、および構成要素がチップ１８０の下方領域に配置された図４の回路と同様の電子回路により、７個のパーティションに分割されたパワートランジスタの下方エッジに沿った等温線は、個々のパーティションに配属される温度依存性の制御素子の温度センサが配置されている個所に配向される。さらに等温線特性の均一化すなわち前述の“尖頂部”の平坦化が行われる。図６のｂの等温線１０５、１０７間の温度差は図６のａの等温線１０５、１０７間の温度差よりも小さい。配置されるパーティションおよび温度センサが多数になるにつれて、チップの上方エッジおよび下方エッジに平行な直線状の等温線特性の理想形に近づく。
【００２３】
図７には、種々の電流の時間依存性が示されている。全体電流の時間特性は参照番号１１０で示されており、曲線１４０、１２０、１３０、１５０で部分調整素子２０、２１、２２を通る部分電流の特性が示されている。これは図４の３つのパーティションを有する２段の温度制御部に基づいている。制御素子３０、３２に配属されている温度センサ２５、２７が部分調整素子２０、２２の下左方エッジまたは下右方エッジに配置される場合、部分調整素子２０、２２を通る部分電流に対して特性１４０が得られ、部分調整素子２０、２２間に配置される部分調整素子２１を通る電流に対して特性１５０が得られる。センサがパワートランジスタのパーティションの下方エッジの中央に配置される場合、部分調整素子２０、２２を通る部分電流に対して特性１２０が得られ、部分調整素子２１を通る電流に対して特性１３０が得られる。
【００２４】
パーティション間の電流分配での温度依存性の制御の過渡特性が認められる。全体電流は曲線１１０により約２msec.後に０.９８Ａまで調整される。１Ａとの差はトランジスタ９２、９４、９６のベース電流により２％となっており、測定抵抗の縮小化により補正可能である。熱的な時定数は２msec.よりもはるかに大きい。すなわち約１５msec.後にはじめて電流が部分調整素子２０、２１、２２へ安定して調製される。部分調整素子２０、２２は対称形に構成されているので正確に同じ値を有する。中央の部分調整素子に割り当てられる電流が明らかに下方へ調整され、これによりこの部分調整素子の電力損失が低下することがわかる。一方他の部分調整素子では電流の上昇が生じる。重要なのは、熱的に大きな時定数が全体電流の制御から分離されており、電気的な過渡特性全体が影響を受けないということである。（全体電流の時間特性１１０における制御過渡特性、例えばパーティション分割されていないパワートランジスタで通常見られるような過渡特性は、パーティション分割された温度制御部を使用することにより低減される。）図７からわかるように、温度センサを中央に配置する場合部分電流１２０、１３０間の差は温度センサを縁部に配置する場合よりも小さい。これによりセンサ間で、縁部に３個のパーティションのみを配置する場合よりも均一な温度分布が達成される。温度の均一な領域の拡大は、パーティション密度を高めることにより得られる。温度が重要な意味を有する回路で、チップ上の最高温度の大きな低下が中央にセンサを配置することにより有利に達成される。
【図面の簡単な説明】
【図１】調整素子を備えた電子回路を示す図である。
【図２】複数の部分調整素子を有する調整素子を備えた電子回路を示す図である。
【図３】１５３６個のセルを調整素子として有するＶＤＭＯＳトランジスタを備えた電子回路を示す図である。
【図４】５１２個のセルを有するＶＤＭＯＳトランジスタとして構成された３つの部分調整素子を有する調整素子を備えた電子回路を示す図である。
【図５】部分調整素子に前置接続された１段のエミッタ回路を備えた電子回路を示す図である。
【図６】２つの等温線特性を示す図である。
【図７】全体電流と部分電流との時間依存性を示すダイアグラムである。
【符号の説明】
１  調整素子
２  負荷
３  給電電圧部
４  測定抵抗
５  アース
６  制御回路
７  電圧タップ
８  制御線路
２０、２１、２２  部分調整素子
２５、２６、２７  温度センサ
３０、３１、３２  制御素子
３４、３５、３６  熱結合部
５０、５１、５２  部分制御線路
６３、６４、６５  ｐチャネルＭＯＳＦＥＴトランジスタ
６０  電圧源
６１  基準電流源
８１、８２  出力電流線路
９０、９１  バイポーラトランジスタ
【図１】
0004309511.tif 000002
【図２】
0004309511.tif 000003
【図３】
0004309511.tif 000004
【図４】
0004309511.tif 000005
【図５】
0004309511.tif 000006
【図６】
0004309511.tif 000007
【図７】
0004309511.tif 000008