(57)【特許請求の範囲】
【請求項１】
支持基板上に電気的に絶縁された状態で支持され、力学量の作用に応じて変位する半導体材料製の可動電極と、
前記支持基板上に電気的に絶縁された状態で支持され、前記可動電極と所定空隙を存して対向配置された半導体材料製の固定電極とを備えた半導体力学量センサの製造方法において、
最終的に前記支持基板となる第１半導体層上に絶縁層を介して第２半導体層を積層した状態の半導体基板を用意し、
前記第２半導体層に前記可動電極及び固定電極を画定するためのトレンチを前記絶縁層に達するように形成するトレンチ形成工程と、
前記第１半導体層における前記可動電極及び固定電極の形成領域に対応した部分を前記絶縁層と反対側の面からウエットエッチングすると共に、そのエッチング領域の第１半導体層の膜厚が予め設定した膜厚となった時点でエッチング停止する第１のエッチング工程と、
この第１のエッチング工程の実行に応じて残存された前記設定膜厚の第１半導体層を気相雰囲気でエッチングすることにより除去して前記絶縁層を露出させる第２のエッチング工程と、
前記絶縁層を気相雰囲気でのエッチングにより除去することにより、前記トレンチと連続した状態の開口部を形成して前記可動電極及び固定電極を形成する第３のエッチング工程とを実行することを特徴とする半導体力学量センサの製造方法。
【請求項２】
前記半導体基板として、前記第１半導体層における前記絶縁層との界面部分に所定深さに達する不純物高濃度層を予め形成した状態のものを使用し、
前記第１のエッチング工程では、前記不純物高濃度層に対するエッチングレートが相対的に小さくなるエッチング液を使用することにより、前記第１半導体層のエッチングを上記不純物高濃度層が露出した時点で停止させることを特徴とする請求項１記載の半導体力学量センサの製造方法。
【請求項３】
前記第１のエッチング工程では、前記第２半導体層中に空乏層が形成されるよう前記第１半導体層にバイアス電圧を印加した状態でウエットエッチングを行い、上記空乏層が露出した時点でエッチング停止することを特徴とする請求項１記載の半導体力学量センサの製造方法。
【請求項４】
前記第２のエッチング工程でのエッチングレートと、前記第３のエッチング工程でのエッチングレートとの差を小さく設定することを特徴とする請求項１ないし３の何れかに記載の半導体力学量センサの製造方法。
【請求項５】
前記第３のエッチング工程に先立って、半導体基板を所定のセンサチップ形状に切断するダイシング工程を実行することを特徴とする請求項１ないし４の何れかに記載の半導体力学量センサの製造方法。
【請求項６】
前記第１のエッチング工程は、異方性エッチングにより行われることを特徴とする請求項１ないし５の何れかに記載の半導体力学量センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力学量の作用に応じた可動部の変位をセンサ出力として取り出すようにした半導体力学量センサの製造方法及び静電容量型の半導体力学量センサに関する。
【０００２】
【従来の技術】
例えば、静電容量型の半導体加速度センサにあっては、加速度の作用に応じて変位する可動部として梁構造体を設け、その梁構造体の変位を、当該梁構造体と一体に設けられた可動電極と基板上に設けられた固定電極との間に形成されるコンデンサの静電容量の変化として取り出す構成となっている。このような半導体加速度センサを製造する場合、従来より、特開平６−３４９８０６号公報などに見られるように、第１半導体層（支持基板）上に絶縁層を介して第２半導体層を積層したＳＯＩ構造の半導体基板を用意し、その第１半導体層を上記梁構造体や固定電極などの形状に応じた所定形状にパターニングすると共に、上記絶縁層を犠牲層エッチングするなどの工程を実行して、最終的に半導体基板上に可動電極を備えた梁構造体及び固定電極を形成するという方法が用いられている。
【０００３】
【発明が解決しようとする課題】
上記のような製造方法では、エッチング液を使用する犠牲層エッチング工程が不可欠であるため、その犠牲層エッチング工程時において、エッチング液の表面張力により、梁構造体（特には可動電極）が他の部分（特には固定電極）に張り付くという所謂スティッキング現象が発生することが多々ある。このような現象が発生した場合には、可動電極及び固定電極間での静電容量変化の検出が不可能になるという致命的な不良となるものであり、従って、従来構成の製造方法では歩留まりの悪化が避けられないという問題点があった。
【０００４】
また、例えば、従来の静電容量型の半導体力学量センサにおいて、可動電極及び固定電極が形成される第２半導体層及びこれを支持する第１半導体層（支持基板）の比抵抗が比較的高い状態となっていた場合には、以下に述べるような問題点が発生することが判明した。
【０００５】
即ち、静電容量型の半導体力学量センサにおいては、その静電容量の変化を取り出すのに比較的高い周波数の搬送波信号を利用することが一般的となっている。この場合、コンデンサを形成する可動電極及び固定電極間に上記搬送波信号に応じた電圧が印加された状態では、可動電極の側面に、上記コンデンサの容量値と、対応する固定電極との間の電位差との積により示される電荷が発生することになり、この電荷の動きを利用して当該コンデンサの静電容量の変化を取り出すようになっている。このように発生する電荷の動きには、上記可動電極及び固定電極間に電圧を印加するための経路、並びにその電荷を取り出すための経路での抵抗値及び容量値に応じた時定数が存在することになる。ところが、上記のような経路中には、第２半導体層により形成された抵抗要素（可動電極、固定電極そのものも含む）の他に、第１半導体層側で絶縁層を介して形成される寄生抵抗要素が含まれることになるため、第１及び第２半導体層の比抵抗が比較的高い状態となっていた場合には、上記時定数が増大することになる。この時定数が増大した状態では、前記電荷の動きが遅くなったり、搬送波信号の立ち上がりが遅れるなどの現象が発生するので、コンデンサの静電容量を利用した物理量の検出結果が本来得られるべき値から異なる状態となり、結果的に力学量の検出特性が悪化することになる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、製造途中の段階でエッチング液の表面張力により可動部が他の部分に張り付くという現象を確実に防止できて、歩留まりの向上を実現可能になるなどの効果を奏する半導体力学量センサの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
【００１４】
前記目的を達成するために請求項１に記載した製造方法を採用することができる。この製造方法によれば、第１半導体層上に絶縁層を介して積層された第２半導体層に対し、トレンチ形成工程において、可動電極及び固定電極を画定するためのトレンチが上記絶縁層に達するように形成される。次いで、第１のエッチング工程において、前記第１半導体層における前記可動電極及び固定電極の形成領域に対応した部分が、前記絶縁層と反対側の面からウエットエッチングされると共に、そのエッチング領域の第１半導体層の膜厚が予め設定した膜厚となった時点でエッチング停止される。そして、その後に行われる第２のエッチング工程において、上記のように残存された前記設定膜厚の第１半導体層が、気相雰囲気でのエッチングにより除去されて上記絶縁層の裏面が露出されるようになる。  このように、第１のエッチング工程では、絶縁層との間に第１半導体層が所定膜厚で残存されるようになるから、当該第１のエッチング工程におけるエッチング液の圧力が、絶縁層及び上記残存された第１半導体層の双方により受け止められるようになって、当該絶縁層ひいては第２半導体層が破壊される可能性が低くなる。しかも、絶縁層を露出させるための第２のエッチング工程は気相雰囲気で行われる構成であるから、その工程の実行時においても、絶縁層ひいては第２半導体層が破壊される可能性が低くなる。このため、総じて製造時における歩留まりの悪化を防止できるようになる。
【００１５】
また、上記第２のエッチング工程の実行後には、第３のエッチング工程において前記絶縁層が気相雰囲気でのエッチングにより除去されることにより、前記トレンチと連続した状態の開口部が形成されて前記可動電極及び固定電極が形成されるようになる。この場合、可動電極を形成するための最終工程である第３のエッチング工程は、気相雰囲気でのエッチングにより行われるものであるから、最終工程でウエットエッチングを行う従来構成の場合のように、エッチング液による表面張力に起因して可動電極が固定電極に張り付くというスティッキング現象が発生することがなくなり、結果的に、製造時における歩留まりの向上を実現できるようになる。
【００１６】
請求項２記載の製造方法によれば、第１のエッチング工程でのエッチング時において、そのエッチングを、第１半導体層に所定深さで形成された不純物高濃度層が露出した時点で確実に停止させることができるため、第１半導体層の残存膜厚を正確に制御できるようになる。このため、第１のエッチング工程の実行時において、絶縁層の裏面側に、第１半導体層を上記不純物高濃度層の深さに応じた膜厚で確実に残存させることができ、これにより、第１のエッチング工程におけるエッチング液の圧力によって絶縁層ひいては第２半導体層が破壊される事態を確実に防止できるようになる。
【００１７】
請求項３記載の製造方法によれば、第１のエッチング工程でのエッチング時において、そのエッチングを、第１半導体層に印加したバイアス電圧に応じて形成される空乏層が露出した時点で確実に停止させることができるため、第１半導体層の残存膜厚を正確に制御できるようになる。従って、この場合においても、第１のエッチング工程の実行時において、絶縁層の裏面側に、上記空乏層の位置に応じた膜厚の第１半導体層を確実に残存させることができ、これにより、第１のエッチング工程におけるエッチング液の圧力によって絶縁層ひいては第２半導体層が破壊される事態を確実に防止できるようになる。
【００１８】
請求項４記載の製造方法のように、第２のエッチング工程でのエッチングレートと第３のエッチング工程でのエッチングレートとの差を小さく設定する構成とした場合には、それら第２及び第３のエッチング工程を、エッチング条件の変更を必要とすることなく連続的に行い得るようになって、製造工程を簡略化できることになる。
【００１９】
請求項５記載の製造方法のように、可動電極及び固定電極を形成する第３のエッチング工程に先立って、半導体基板を所定のセンサチップ形状に切断するダイシング工程を実行する構成とした場合には、そのダイシング工程での振動によって可動電極や固定電極が破損する事態を未然に防止できるようになる。
【００３６】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を半導体加速度センサの製造方法に適用した第１実施例について図１ないし図３を参照しながら説明する。
図２には、半導体力学量センサとしての半導体加速度センサ１の平面構造が示され（但し、図２中の斜線帯は断面を示すものではなく、各構造要素の区別を容易に認識可能にするためのものである）、図３には図２中のＡ−Ａ線に沿った模式的な断面構造が示されている。
【００３７】
これら図２及び図３において、例えば単結晶シリコンにより構成された支持基板２は、開口部２ａを備えた矩形枠状に形成されており、その上面には、単結晶シリコンより成る力学量検出用の梁構造体３（本発明でいう可動部に相当）並びに一対の固定電極構造体４、５がシリコン酸化膜より成る絶縁膜６（図３参照）を介して配置されている。
【００３８】
上記梁構造体３は、矩形状のマス部７の両端を、矩形枠状の梁部８ａ及び８ｂを介してアンカー部９ａ及び９ｂに一体に連結した構成となっており、これらアンカー部９ａ及び９ｂが支持基板２における対向辺部上に絶縁膜６を介して支持されている。これにより、上記マス部７及び梁部８ａ、８ｂは、支持基板２の開口部２ａに臨んだ状態となっている。尚、上記梁部８ａ及び８ｂは、図２中矢印Ｘ方向の成分を含む加速度を受けたときにマス部７を当該方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるというバネ機能を備えたものである。さらに、梁構造体３は、マス部７の両側面から当該マス部７と直交した方向へ一体的に突出された例えば３個ずつの可動電極１０ａ及び１０ｂを備えており、これら可動電極１０ａ及び１０ｂも支持基板２の開口部２ａに臨んだ状態となっている。尚、これら可動電極１０ａ及び１０ｂは、断面矩形の棒状に形成されている。
【００３９】
支持基板２上には、梁構造体３における一方のアンカー部９ｂと一体に連結された状態の可動電極用配線部１１が前記絶縁膜６を介して形成されており、この配線部１１上の所定位置には、ワイヤボンディング用の電極パッド１１ａが例えばアルミニウムにより形成されている。
【００４０】
前記固定電極構造体４は、支持基板２上に絶縁膜６を介して形成された固定電極用配線部４ａと、前記可動電極１０ａの一方の側面と所定の検出空隙を存して平行した状態で配置された例えば３個の固定電極４ｂとを一体に有した構成となっており、各固定電極４ｂは、上記固定電極用配線部４ａに片持ち状に支持された状態となっている。これにより、上記固定電極４ｂは、支持基板２の開口部２ａに臨んだ状態となっている。
【００４１】
また、前記固定電極構造体５は、支持基板２上に絶縁膜６を介して形成された固定電極用配線部５ａと、前記可動電極１０ｂの一方の側面（前記可動電極１０ａにおける前記検出空隙側と反対側の面）と所定の検出空隙を存して平行した状態で配置された例えば３個の固定電極５ｂとを一体に有した構成となっており、各固定電極５ｂは、上記配線部５ａに片持ち状に支持された状態となっている。これにより、上記固定電極５ｂは、支持基板２の開口部２ａに臨んだ状態となっている。
【００４２】
尚、上記固定電極４ｂ及び５ｂは、断面矩形の棒状に形成されている。また、上記固定電極用配線部４ａ及び５ａ上の所定位置には、ワイヤボンディング用の電極パッド４ｃ及び５ｃがアルミニウムにより形成されている。さらに、支持基板２の周縁部には、梁構造体３及び固定電極構造体４、５の基材となる単結晶シリコンより成るシールド用薄膜１２が、絶縁分離トレンチ１３により分離された状態で配置されている。
【００４３】
上記のように構成された半導体加速度センサ１にあっては、可動電極１０ａと固定電極４ｂとの間に第１のコンデンサが形成され、また、可動電極１０ｂと固定電極５ｂとの間に第２のコンデンサが形成されることになる。これら第１及び第２のコンデンサの各静電容量は、マス部７に図２中矢印Ｘ方向の成分を含む加速度が作用したときの可動電極１０ａ及び１０ｂの変位に応じて差動的に変化するものであり、斯様な静電容量の変化を、電極パッド４ｃ、５ｃ、１１ａを通じて取り出すことにより加速度を検出できることになる。
【００４４】
図１には上記のような半導体加速度センサ１の製造工程例が模式的な断面図により示されており、以下これについて説明する。尚、図１において、（ｈ）は半導体加速度センサ１の部分的な断面構造モデル（説明の便宜上、図２中に二点鎖線Ｑ１、Ｑ２、Ｑ３で示す各部分での断面構造を合成した状態で表現したモデル）を摸式的に示したものであり、（ａ）〜（ｇ）は斯様な断面構造モデルに対応した部分の製造途中での模式的断面図である。
【００４５】
まず、図１（ａ）に示すようなＳＯＩ基板１４（本発明でいう半導体基板に相当）を用意する。このＳＯＩ基板１４にあっては、ベースとなる単結晶シリコンウェハ１４ａ（本発明でいう半導体層及び第１半導体層に相当）が最終的に前記支持基板２となるものであり、この単結晶シリコンウェハ１４ａ上に、単結晶シリコン薄膜１４ｂ（本発明でいう半導体層及び第２半導体層に相当）をシリコン酸化膜１４ｃ（本発明でいう絶縁層に相当：最終的に前記絶縁膜６となる）を介して設けた構造となっている。尚、上記単結晶シリコンウェハ１４ａは、表面の面方位が（１００）に設定されたもので、少なくとも３００μｍ程度以上の厚さ寸法を備えたものが使用される。また、上記単結晶シリコン薄膜１４ｂも、表面の面方位が（１００）のもので、例えば１μｍ前後の膜厚に設定されている。尚、この単結晶シリコン薄膜１４ｂには、その抵抗率を下げ、且つ前記電極パッド４ｃ、５ｃ、１１ａとの間でオーミックコンタクトを取るために、例えばリンを高濃度（１×１０１９／cm３程度以上）に拡散した状態としている。
【００４６】
次に、図１（ｂ）に示すような電極パッド形成工程を実行する。この工程では、単結晶シリコン薄膜１４ｂ上の全面にアルミニウムを例えば１μｍ程度の膜厚となるように蒸着した後に、そのアルミニウム膜をフォトリソグラフィ技術及びエッチング技術を利用してパターニングすることにより、電極パッド４ｃ、５ｃ、１１ａ（１１ａについては図１中に示されていない）を形成する。尚、この電極パッド形成工程では、電極パッド４ｃ、５ｃ、１１ａのオーミックコンタクトを得るための周知の熱処理（シンタ）を必要に応じて行う。
【００４７】
この状態から、図１（ｃ）に示すような寸法調整工程を実行する。この工程では、単結晶シリコンウェハ１４ａの表面（絶縁膜と６と反対側の面）側に切削・研磨加工を施すことによって、当該ウェハ１４ａの厚さ寸法が例えば３００μｍとなるように調整し、その加工面に鏡面仕上げを施す。このように、単結晶シリコンウェハ１４ａの厚さ寸法を３００μｍまで減らすのは、後でも述べるように、異方性エッチングにより前記開口部２ａを形成する際にそのエッチング深さを低減し、以て異方性エッチングに起因するチップ設計寸法の拡大を防止するためである。
【００４８】
次いで、図１（ｄ）に示すようなマスク形成工程を実行する。この工程では、単結晶シリコンウェハ１４ａの表面（鏡面加工面）の全面に、シリコン窒化膜を例えばプラズマＣＶＤ法によって０．５μｍ程度の膜厚となるように堆積した後に、そのシリコン窒化膜をフォトリソグラフィ技術及びエッチング技術を利用してパターニングすることにより、前記開口部２ａをエッチングによって形成する際のマスク１５を形成する。
【００４９】
この後には、図１（ｅ）に示すトレンチ形成工程を実行する。この工程では、単結晶シリコン薄膜１４ｂ及び電極パッド４ｃ、５ｃ、１１ａ上にドライエッチ耐性があるレジスト（図示せず）を所定パターン（梁構造体３、固定電極構造体４及び５、シールド用薄膜１２に対応した形状）で形成した状態で、ドライエッチング装置により異方性ドライエッチングを実行することにより、単結晶シリコン薄膜１４ｂ中に、シリコン酸化膜１４ｃに達するトレンチ１６を形成する。
【００５０】
この状態から、図１（ｆ）に示すような第１のエッチング工程を実行する。この第１のエッチング工程では、単結晶シリコンウェハ１４ａを、前記マスク１５を使用し且つ例えばＫＯＨ水溶液を利用して表面（シリコン酸化膜１４ｃと反対側の面）側から選択エッチングする。この場合、斯様なエッチングをシリコン酸化膜１４ｃまで進行させると、エッチング液の圧力により当該シリコン酸化膜１４ｃが破れて単結晶シリコン薄膜１４ｂが破壊される可能性が非常に高くなるため、エッチングがシリコン酸化膜１４ｃまで進行しないようにエッチング時間を管理する。尚、このようなエッチング時間の管理は、例えば、単結晶シリコンウェハ１４ａの厚さ寸法並びにエッチング液のエッチングレートに基づいた計算により行うものであるが、本実施例では、単結晶シリコンウェハ１４ａの膜厚が１０μｍ程度残存することを目標にした時間管理を行う。また、具体的には図示しなかったが、この第１のエッチング工程の実行前には、ＳＯＩ基板１４の表面側をレジストにより覆っておくものであり、このレジストは、例えば第１のエッチング工程終了後に除去するようにしている。
【００５１】
次いで、図１（ｇ）に示すような第２のエッチング工程を実行する。この第２のエッチング工程では、単結晶シリコンウェハ１４ａの表面側から、例えばプラズマエッチング装置を利用したドライエッチングを施すことにより、前記第１のエッチング工程においてシリコン酸化膜１４ｃとの間に残した膜厚１０μｍ程度の単結晶シリコンウェハ１４ａを除去し、以てシリコン酸化膜１４ｃの裏面（下面）を露出させる。尚、斯様なドライエッチングに伴い、マスク１５も同時に除去されることになる。
【００５２】
そして、図１（ｈ）に示すような第３のエッチング工程を実行する。この第３のエッチング工程では、前記第２のエッチング工程で使用したドライエッチング装置のエッチングレートを変更した状態で、シリコン酸化膜１４ｃの裏面（単結晶シリコンウェハ１４ａ側の面）からドライエッチングを施すことにより、当該シリコン酸化膜１４ｃを除去する。このような第３のエッチング工程の実行に応じて、前記開口部２ａが形成されると共に、梁構造体３のマス部７、梁部８ａ、８ｂ、可動電極１０ａ、１０ｂ（マス部７、梁部８ａ、８ｂ、可動電極１０ｂについては図１中に示されていない）がリリースされることになる。また、このときには、固定電極構造体４、５の固定電極４ｂ及び５ｂ（固定電極５ｂについては図１中に示されていない）もリリースされて、固定電極用配線部４ａ及び５ａに片持ち支持された状態となる。このようにして、第３のエッチング工程の実行に応じて梁構造体３及び固定電極構造体４、５が形成（画定）されるものである。
【００５３】
そして、このような第３のエッチング工程の実行後に、ＳＯＩ基板１４を所定のセンサチップ形状に切断するというダイシング工程を行うことにより半導体加速度センサ１の基本構造を完成させる。
【００５４】
上記のような製造方法によれば、可動部であるマス部７、梁部８ａ、８ｂ及び可動電極１０ａ、１０ｂを備えた梁構造体３をリリースするための最終工程である第３のエッチング工程をドライエッチングにより行う構成としたから、最終工程でウエットエッチングを行う従来構成の場合のように、エッチング液による表面張力に起因して、梁構造体３が固定電極構造体４及び５のような固定部分に張り付くというスティッキング現象が発生することがなくなり、結果的に、製造時における歩留まりの向上を実現できるるようになる。
【００５５】
また、エッチング液としてＫＯＨ水溶液を使用した第１のエッチング工程では、シリコン酸化膜１４ｃとの間に所定膜厚の単結晶シリコンウェハ１４ａが残存されるように構成し、その後に第２エッチング工程でのドライエッチングにより上記残存された状態の単結晶シリコンウェハ１４ａを除去する構成としたから、当該第１のエッチング工程において、そのエッチング液の圧力がシリコン酸化膜１４ｃ及び単結晶シリコンウェハ１４ａの双方により受け止めらるようになって、シリコン酸化膜１４ｃひいては単結晶シリコン薄膜１４ｂが破壊される可能性が低くなる。しかも、シリコン酸化膜１４ｃを露出させる第２のエッチング工程もドライエッチングにより行われる構成であるから、その工程の実行時において、シリコン酸化膜１４ｃひいては単結晶シリコン薄膜１４ｂが破壊される可能性が低くなるものであり、総じて、製造時における歩留まりの悪化を防止できるようになる。
【００５６】
さらに、完成状態においては、梁構造体３の可動部分（マス部７、梁部８ａ、８ｂ、可動電極１０ａ、１０ｂ）並びに固定電極構造体４、５の固定電極４ｂ、５ｂが、開口部２ａに臨んだ状態となるから、それらの目視検査をその表裏両面から容易に行い得るようになるという利点もある。
【００５７】
ここで、図１（ｃ）に示すような切削・研磨加工を行う理由について、図１（ｆ）を用いてさらに詳細にしておく。つまり、図１（ｆ）中に示すように、開口部２ａの開口設計寸法をａとすると、その寸法ａを正確にするためには、第１のエッチング工程において、横方向へのエッチングの進行を抑制できる異方性エッチングを行うことが望ましく、本実施例では、このような異方性エッチングを単結晶シリコンウェハ１４ａに対して行うためにＫＯＨ水溶液を利用している。このような異方性エッチングは、本実施例のように面方位（１００）の単結晶シリコンウェハ１４ａを用いる場合には、図１（ｆ）に示すようにエッチング面から角度θ（＝５４．７°）の方向へ進行する。従って、図１（ｆ）中に示した開口設計寸法ａ、マスク寸法ｂ及びエッチング深さｄの関係は、
ｂ＝ａ＋２×（ｄ／ｔａｎ５４．７°）
で得られることになる。このため、例えばエッチング深さｄが５００μｍの場合には、マスク寸法ｂを開口設計寸法ａより約７００μｍ程度大きくしなければならず、半導体加速度センサ１のチップサイズが拡大してしまう。
【００５８】
そこで、エッチング深さｄを小さくして、開口設計寸法ａとマスク寸法ｂとの差を縮小するために、本実施例では前述したような寸法調整工程を実行する構成としている。但し、単結晶シリコンウェハ１４ａの厚さ寸法を極端に薄くすると、その厚さばらつきが大きくなる可能性が出てくると共にハンドリング時に破損する虞が生じて歩留まりの低下を来たすため、その切削・研磨の工程能力を考慮した上で、最適の厚さ寸法（本実施例では３００μｍ）に設定することが重要になってくる。
【００５９】
尚、上記した第１実施例において、単結晶シリコンウェハ１４ａの厚さ寸法を、当初から３００μｍ程度に設定しておけば、その表面に鏡面仕上げのみを施せば済むようになって厚さ寸法を薄くするための前記寸法調整工程が不要になるから、全体の製造工程が簡略化することはいうまでもない。但し、このような設定とする場合には、単結晶シリコンウェハ１４ａのハンドリングに注意を払う必要がある。
【００６０】
さらに、上記した第１実施例において、単結晶シリコンウェハ１４ａの表面に予めシリコン酸化膜を形成したＳＯＩ基板１４を用いる構成とすれば、当該シリコン酸化膜をエッチングマスクとして利用できることになるから、マスク形成工程（図１（ｄ）参照）においてシリコン窒化膜を堆積する工程が不要となり、製造工程をさらに簡略化できることになる。
【００６１】
（第２の実施の形態）
図４及び図５には本発明の第２実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
即ち、第１実施例の構成では、開口部２ａのための第１のエッチング工程（図１（ｆ）参照）でのエッチング量を時間管理により制御する構成としているが、このような構成では、単結晶シリコンウェハ１４ａの厚さ寸法やエッチング液のエッチングレートのばらつきなどにより、単結晶シリコンウェハ１４ａの残存膜厚を目標とする１０μｍ程度に制御することが難しくなるものである。このため、場合によっては、エッチングがシリコン酸化膜１４ｃまで若しくはその直前まで進行することがあり、このような状態となったときにはエッチング液の圧力により当該シリコン酸化膜１４ｃひいては単結晶シリコン薄膜１４ｂが破壊される事態を招くことがある。このような事態に対処するためには、第１のエッチング工程を複数回に分割して実行し、その都度、エッチングの進行状況を確認しながらエッチング時間を補正するという方法が考えられるが、このような方法では、工数が増大するという新たな問題点を招くことになる。
【００６２】
この第２実施例は、上記のような事情を考慮したものであり、開口部２ａのためのエッチング時における単結晶シリコンウェハ１４ａの残存膜厚を、目標となる値に簡便且つ確実に加工できるようにしたものである。
【００６３】
具体的には、まず、図４（ａ）に示すようなＳＯＩ基板１４′を半導体基板として用意する。このＳＯＩ基板１４′は、基本的には第１実施例におけるＳＯＩ基板１４と同一構成のものであるが、単結晶シリコンウェハ１４ａにおけるシリコン酸化膜１４ｃとの界面部分に、１０μｍ程度の深さに達する不純物高濃度層１４ｄを予め形成した構造となっている。上記不純物高濃度層１４ｄは、ＳＯＩ基板１４′を貼り合わせ法などにより形成する前の段階で、例えば、ボロンなどの不純物をイオン注入した後に高温の不活性ガス雰囲気中で熱処理を行うことにより形成されるものであり、その不純物濃度は例えば１×１０１９／cm３程度に設定される。
【００６４】
次に、図４（ｂ）に示す電極パッド形成工程、図４（ｃ）に示す寸法調整工程、図４（ｄ）に示すマスク形成工程、図４（ｅ）に示すトレンチ形成工程を、それぞれ前記第１実施例と同様に実行した後に、図５（ｆ）に示すように、単結晶シリコン薄膜１４ｂ側をレジスト１７によって覆った状態にする被覆工程を実行する。
【００６５】
次いで、図５（ｇ）に示すような第１のエッチング工程を実行する。この第１のエッチング工程では、マスク１５及びレジスト１７などが設けられた状態のＳＯＩ基板１４′を、ＫＯＨ水溶液より成るエッチング液１８中に所定時間だけ浸漬することにより、単結晶シリコンウェハ１４ａの異方性エッチングを行う。この場合、高濃度に不純物が拡散されたシリコンにあっては、エッチング液１８（ＫＯＨ水溶液）によるエッチングレートが非常に小さいという一般的性質があるため、上記第１のエッチング工程では、不純物高濃度層１４ｄまでエッチングが進行した状態でそのエッチングが事実上停止した状態となる。従って、エッチング時間の管理を厳密に行わなくても、単結晶シリコンウェハ１４ａの残存膜厚を不純物高濃度層１４ｄの深さ寸法に応じて正確に制御できることになる。
【００６６】
この後には、レジスト１７を除去した状態で、ドライエッチング装置を利用して不純物高濃度層１４ｄを除去する第２のエッチング工程、並びに当該ドライエッチング装置を利用してシリコン酸化膜１４ｃを除去する第３のエッチング工程を実行し、最終的に図５（ｈ）に示すように、開口部２ａを形成した状態とする。そして、ＳＯＩ基板１４を所定のセンサチップ形状に切断するためのダイシング工程を行うことにより半導体加速度センサ１の基本構造を完成させる。
【００６７】
このように構成した第２実施例によれば、単結晶シリコンウェハ１４ａの厚さ寸法やエッチング液のエッチングレートがばらつくような状況下であっても、第１のエッチング工程において単結晶シリコンウェハ１４ａの残存膜厚を正確に制御できる。従って、当該第１のエッチング工程の実行時において、エッチング液の圧力を上記残存状態にある単結晶シリコンウェハ１４ａ及びシリコン酸化膜１４ｃによって確実に受け止めることができるようになって、単結晶シリコン薄膜１４ｂが破損される恐れがなくなるものである。また、第１のエッチング工程を前述したように複数回に分割して実行する必要がないから、工数の増大を招くこともない。勿論、最終工程である第３のエッチング工程をドライエッチングにより行う構成であるから、可動部分のスティッキング現象が発生することがなくなって、製造時における歩留まりの向上を実現できるものである。
【００６８】
（第３の実施の形態）
図６及び図７には、上記した第２実施例と同様に、開口部２ａのためのエッチング時における単結晶シリコンウェハ１４ａの残存膜厚を、目標となる値に簡便且つ確実に加工できるようになるなどの効果を奏する本発明の第３実施例が示されており、以下これについて第１及び第２実施例と異なる部分のみ説明する。
【００６９】
即ち、この第３実施例では、図６（ａ）に示すように第１実施例と同様のＳＯＩ基板１４（但し、単結晶シリコンウェハ１４ａは、後述する電気化学ストップエッチングのためにＰ型とする必要がある：単結晶シリコン薄膜１４ｂは前述したようにリンが拡散されたＮ型である）を用意した上で、図６（ｂ）に示す電極パッド形成工程、図６（ｃ）に示す寸法調整工程、図６（ｄ）に示すマスク形成工程を、それぞれ第１実施例と同様に実行した後に、図７（ｅ）に示すように、単結晶シリコン薄膜１４ｂの表面側をレジスト１７によって覆った状態にする被覆工程を実行する。
【００７０】
次いで、図７（ｆ）に示すような第１のエッチング工程を実行する。この第１のエッチング工程は、周知の電気化学ストップエッチングを行うものであり、マスク１５及びレジスト１７などが設けられた状態のＳＯＩ基板１４を、エッチング液１８中に浸漬した状態で、当該ＳＯＩ基板１４の単結晶シリコン薄膜１４ｂに例えば電極パッド４ｃを通じて正極性の電圧を印加し、エッチング液１８中に配置した電極板１９に負極性の電圧を印加する。このような電圧印加状態では、単結晶シリコンウェハ１４ａ中にシリコン酸化膜１４ｃを介して空乏層２０（便宜上、二点鎖線で示す）が広がるようになる。このため、エッチングが進行して上記空乏層２０がエッチング液１８中に露出した状態となると、陽極酸化反応が起こってエッチング面にエッチングレートが非常に小さい陽極酸化膜が形成されるため、事実上エッチングが停止するようになる。これにより、エッチング時間の管理を厳密に行わなくても、単結晶シリコンウェハ１４ａの残存膜厚を空乏層２０の深さ寸法に応じて正確に制御できることになる。
【００７１】
この後には、レジスト１７を除去した状態で、図７（ｇ）に示すトレンチ形成工程を第１実施例と同様に実行してトレンチ１６を形成した後に、ドライエッチング装置を利用して単結晶シリコンウェハ１４ａの前記残存部分を除去する第２のエッチング工程、並びに当該ドライエッチング装置を利用してシリコン酸化膜１４ｃを除去する第３のエッチング工程を実行し、最終的に図７（ｈ）に示すように、開口部２ａを形成した状態とする。そして、ＳＯＩ基板１４を所定のセンサチップ形状に切断するためのダイシング工程を行うことにより半導体加速度センサ１の基本構造を完成させる。
【００７２】
（第４の実施の形態）
図８には本発明の第４実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
即ち、第１実施例では、シリコンウェハ１４ａに開口部２ａを形成するために、ウエットエッチングによる第１のエッチング工程（図１（ｆ）参照）を行った後に、ドライエッチングによる第２及び第３のエッチング工程（図１（ｇ）、（ｈ）参照）を順次行うようにしたが、当初から気相雰囲気でエッチングする構成としても良い。この場合のエッチング方法としては、ドライエッチング装置を利用することが一般的であり、開口部２ａの寸法を正確に制御するためには、異方性ドライエッチングを行うことが望ましい。
【００７３】
具体的には、この第４実施例では、図８（ａ）に示すように第１実施例と同様のＳＯＩ基板１４を用意した上で、図８（ｂ）に示す電極パッド形成工程、図８（ｃ）に示す寸法調整工程、図８（ｄ）に示すマスク形成工程、図８（ｅ）に示すトレンチ形成工程を、それぞれ第１実施例と同様に実行する。但し、本実施例の場合、上記マスク形成工程では、ドライエッチ耐性があるレジストをマスク１５′として設ける。
【００７４】
そして、図８（ｆ）に示す第１のエッチング工程では、単結晶シリコンウェハ１４ａに対しマスク１５′側の面から異方性ドライエッチングを施すことにより、当該ウェハ１４ａを除去してシリコン酸化膜１４ｃの裏面（下面）を露出させた状態とする。次いで、図８（ｇ）に示すように、マスク１５′をアッシングして除去し、さらに、図８（ｈ）に示す第２のエッチング工程では、シリコン酸化膜１４ｃの裏面側からドライエッチングを施すことにより、当該シリコン酸化膜１４ｃを除去して開口部２ａを形成した状態とする。そして、ＳＯＩ基板１４を所定のセンサチップ形状に切断するためのダイシング工程を行うことにより半導体加速度センサ１の基本構造を完成させる。
【００７５】
このような第４実施例の製造方法によれば、ドライエッチングのみによって開口部２ａを形成できるようになるから、製造工程が簡単化すると共に、可動電極１０ｂ、１０ｂのような可動部にスティッキング現象が発生する恐れがなくなるものである。尚、このように異方性ドライエッチングを行う場合には、そのエッチングが単結晶シリコンウェハ１４ａの表面に対しほとんど垂直な方向へ進行するため、ウエットエッチングを行う場合のように、マスク寸法を大きくする必要がなくなり、チップサイズの拡大を招く恐れがなくなる。但し、本実施例のようなドライエッチングは、ＫＯＨ水溶液を用いたウエットエッチングに比べてエッチングレートが小さいという事情があるから、スループットの向上のためには単結晶シリコンウェハ１４ａの厚さ寸法を３００μｍ程度に調節しておくことが望ましい。
【００７６】
（第５の実施の形態）
図９には本発明の第５実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
即ち、この第５実施例は、梁構造体３及び固定電極構造体４、５の平面形状に工夫を加えることにより、単結晶シリコン薄膜１４ｂに形成するトレンチパターンをトレンチ幅が大きい部分とこれに比してトレンチ幅が十分に小さい部分を備えた状態にしたことに特徴を有する。具体的には、まず、図９（ａ）に示すように第１実施例と同様のＳＯＩ基板１４を用意した上で、図９（ｂ）に示す電極パッド形成工程、図９（ｃ）に示す寸法調整工程、図９（ｄ）に示すマスク形成工程を、それぞれ第１実施例と同様に実行する。
【００７７】
そして、図９（ｅ）に示すトレンチ形成工程では、単結晶シリコン薄膜１４ｂ及び電極パッド４ｃ、５ｃ、１１ａ上にドライエッチ耐性があるレジスト（図示せず）を、上記のようなトレンチ幅の差が生ずるような所定パターンで形成した状態で、ドライエッチング装置により異方性ドライエッチングを実行することにより、単結晶シリコン薄膜１４ｂ中に、トレンチ幅が大きく設定された第１のトレンチ２１ａと、これより十分に小さいトレンチ幅に設定された第２のトレンチ２１ｂとを形成する。
【００７８】
この場合、上記トレンチ形成工程でのドライエッチング時において、第１のトレンチ２１ａ部分にはエッチング媒体が十分に供給されるのに対して、第２のトレンチ２１ｂ部分ではエッチング媒体の供給量が不足気味になるため、実質的なエッチングレートが小さくなる。この結果、第１のトレンチ２１ａがシリコン酸化膜１４ｃに到達した段階でエッチングを終了すると、第２のトレンチ２１ｂの底部には、単結晶シリコン薄膜１４ｂが未エッチング状態で残ることになる。
【００７９】
この後に、図９（ｆ）に示すような第１のエッチング工程を実行する。この第１のエッチング工程では、単結晶シリコンウェハ１４ａを、マスク１５を使用し且つ例えばＫＯＨ水溶液を利用して選択エッチングするものであり、この場合にはエッチングストッパとしてエッチングレートがシリコンに比べて小さいシリコン酸化膜１４ｃを利用する。
【００８０】
次いで、図９（ｇ）に示す第２のエッチング工程において、シリコン酸化膜１４ｃを裏面側からのドライエッチングにより除去した後に、図９（ｈ）に示す第３のエッチング工程において、第２のトレンチ２１ｂの底部に残存した単結晶シリコン薄膜１４ｂをドライエッチングにより除去して開口部２ａを形成する。
【００８１】
このような本実施例の製造方法によれば、第１のエッチング工程の実行時において、エッチング液の圧力をシリコン酸化膜１４ｃ及び連結状態にある単結晶シリコン薄膜１４ｂの双方によって確実に受け止めることができるようになって、当該単結晶シリコン薄膜１４ｂが破損される恐れがなくなるものである。勿論、最終工程である第３のエッチング工程をドライエッチングにより行う構成であるから、可動部分のスティッキング現象が発生することがなくなって、製造時における歩留まりの向上を実現できるものである。
【００８２】
（第６の実施の形態）
図１０及び図１１には本発明の第６実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
即ち、図１０（ａ）に示すように第１実施例と同様のＳＯＩ基板１４を用意した上で、図１０（ｂ）に示す電極パッド形成工程、図１０（ｃ）に示す寸法調整工程、図１０（ｄ）に示すマスク形成工程、図１０（ｅ）に示すトレンチ形成工程を、それぞれ第１実施例と同様に実行する。
【００８３】
次いで、図１１（ｆ）に示す表面保護工程において、単結晶シリコン薄膜１４ｂの表面側を、容易に剥離可能な材料である例えば有機系レジスト或いはポリイミド系材料より成る表面保護膜２２により覆った状態とする。この後に、図１１（ｇ）に示す第１のエッチング工程、図１１（ｈ）に示す第２のエッチング工程、図１１（ｉ）に示す第３のエッチング工程を、それぞれ第１実施例と同様に実行して開口部２ａを形成し、さらに、最終的に図１１（ｊ）に示す保護膜除去工程を実行して表面保護膜２２を取り除く。この場合、製造途中において単結晶シリコン薄膜１４ｂへダメージが及ぶ事態を当該表面保護膜２２により防止可能になる利点がある。また、表面保護膜２２は有機系レジスト或いはポリイミド系材料より成るものであるから、例えば酸素プラズマ中（つまり、ドライ雰囲気中）で簡単に除去できることになる。そして、このような保護膜除去工程を上記第３のエッチング工程の一部として実行した後に、ＳＯＩ基板１４を所定のセンサチップ形状に切断するためのダイシング工程を行うことにより半導体加速度センサ１の基本構造を完成させる。尚、上記保護膜除去工程をダイシング工程の実行後に行う構成としても良い。
【００８４】
（第７の実施の形態）
梁構造体３などの可動部分は、半導体加速度センサの製造時のみならず、その実装時、例えばワイヤボンディング時においても破壊する可能性がある。このような実装段階での破壊を防止するためには、図１２に示すような本発明の第７実施例のような手法を用いることができる。
【００８５】
即ち、この第７実施例は、前記第６実施例と同様に、ＳＯＩ基板１４の表面側を表面保護膜２２により覆った状態とする表面保護工程（図１２（ａ）参照）を実行した後に、図１２（ｂ）に示すような窓部形成工程を実行する。この窓部形成工程では、表面保護膜２２における電極パッド４ｃ、５ｃ、１１ａとの対応部分に、当該電極パッド４ｃ、５ｃ、１１ａまで達する窓部２３（図１２では電極パッド４ｃ、５ｃに対応したもののみ図示）を形成する。
【００８６】
次いで、図１２（ｃ）に示す第１のエッチング工程を実行する。この第１のエッチング工程では、単結晶シリコンウェハ１４ａを、マスク１５を使用し且つ例えばＫＯＨ水溶液を利用して選択エッチングするものであり、この場合にはエッチングストッパとしてエッチングレートがシリコンに比べて小さいシリコン酸化膜１４ｃを利用する。このような第１のエッチング工程を行った後に、ＳＯＩ基板１４を所定のセンサチップ形状に切断するダイシング工程を実行し、この状態で図１２（ｄ）に示すワイヤボンディング工程を実行して、電極パッド４ｃ、５ｃ、１１ａと図示しない外部ボンディングパッドとの間をボンディングワイヤ２４により接続する。この後に、図１２（ｅ）に示すように、表面保護膜２２を酸素プラズマなどを使用して除去する。この状態から、ドライエッチング装置を利用してシリコン酸化膜１４ｃを除去する第２のエッチング工程を実行する。
【００８７】
このような第７実施例によれば、半導体加速度センサ１のパッケージ直前まで梁構造体３などの可動部分を破損から保護できるため、歩留まりの向上を実現できる。また、本実施例の構成によれば、表面保護膜２２が設けられる関係上、第１のエッチング工程において、前記第１実施例のように単結晶シリコン薄膜１４ｂを所定膜厚だけ残存させなくとも十分な強度が得られる。従って、その第１のエッチング工程においてシリコン酸化膜１４ｃが露出する状態までエッチングすれば良くなって、製造工程を簡略化できるようになる。
【００８８】
尚、上記した第６実施例及び第７実施例では、表面保護膜２２の除去を酸素プラズマを使用して行う構成としたが、別の方法として、オゾン雰囲気中にて紫外線を照射する方法もある。これによれば、酸素プラズマを使用する場合のようにチャージアップする必要がないため、可動電極１０ａ、１０ｂの固定電極４ｂ、５ｂに対する張り付き現象をより一層抑制することができる。
【００８９】
（第８の実施の形態）
上記した各実施例では、トレンチ形成工程において、ＳＯＩ基板１４にドライエッチングを施すことにより、シリコン酸化膜１４ｃに達するトレンチ１６或いは２１ａを形成する構成としたが、このような場合には、トレンチ底部におけるシリコン酸化膜１４ｃと接した部分が異常な形状になり易いことが知られている。即ち、第１ないし第４実施例、第６及び第７実施例のように、トレンチ１６をドライエッチングにより形成した場合、例えば当該トレンチ１６により画定された固定電極４ｂ、５ｂ或いは可動電極１０ａ、１０ｂの最下部に図１３（ａ）に示すような突起２５が生成されることがある。このような突起２５が生成された場合には、固定電極４ａ、４ｂ及び可動電極１０ａ、１０ｂ間の静電容量誤差が大きくなるため、除去しておくことが望ましい。
【００９０】
そこで、本発明の第８実施例においては、シリコン酸化膜１４ｃを除去するためのドライエッチング工程を実行した後に、単結晶シリコン薄膜１４ｂに対し、下方から等方性ドライエッチングを施すという補助エッチング工程を実行することにより、図１３（ｂ）に示すように上記のような異常形状を除去するようにしている。これにより、半導体加速度センサ１の検出精度が、固定電極４ａ、４ｂ及び可動電極１０ａ、１０ｂ間の静電容量誤差の拡大に起因して悪化する事態を未然に防止できることになる。尚、上記補助エッチング工程のエッチングレートと、シリコン酸化膜１４ｃを除去するためのドライエッチング工程のエッチングレートの差を小さく設定すれば、ドライエッチング装置のエッチング条件を変更することなく上記各ドライエッチング工程を連続的に行うことができるようになり、工程の簡略化を図り得るようになる。
【００９１】
（第９の実施の形態）
以下、本発明を半導体加速度センサに適用した第９実施例について図１４ないし図２０を参照しながら説明する。
図１４には、半導体力学量センサとしての半導体加速度センサ１０１の平面構造が示され（但し、図１４中の斜線帯は断面を示すものではなく、各構造要素の区別を容易に認識可能にするためのものである）、図１５には図２中のＢ−Ｂ線に沿った模式的な断面構造が示されている。
【００９２】
これら図１４及び図１５において、例えば単結晶シリコンにより構成された支持基板１０２は、開口部１０２ａを備えた矩形枠状に形成されており、その上面には、単結晶シリコン層１０３（本発明でいう半導体層に相当）に形成された梁構造体１０４並びに一対の固定電極構造体１０５、１０６がシリコン酸化膜より成る絶縁膜１０７（図２参照）を介して配置されている。
【００９３】
上記梁構造体１０４は、矩形棒状のマス部１０８の両端を、矩形枠状の梁部１０９ａ及び１０９ｂを介してアンカー部１１０ａ及び１１０ｂに一体に連結した構成となっており、これらアンカー部１１０ａ及び１１０ｂが支持基板１０２における対向辺部上に前記絶縁膜１０７を介して支持されている。これにより、上記マス部１０８及び梁部１０９ａ、１０９ｂは、支持基板１０２の開口部１０２ａに臨んだ状態となっている。尚、上記梁部１０９ａ及び１０９ｂは、図２中矢印Ｘ方向の成分を含む加速度を受けたときにマス部１０８を当該方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるというバネ機能を備えたものである。
【００９４】
さらに、梁構造体１０４は、マス部１０８の両側面から当該マス部１０８と直交した方向へ一体的に突出された複数個ずつの可動電極１１１ａ及び１１１ｂを備えており、これら可動電極１１１ａ及び１１１ｂも支持基板１０２の開口部１０２ａに臨んだ状態となっている。尚、これら可動電極１１１ａ及び１１１ｂは、実際には多数個ずつ設けられるものであるが、図１４では簡略化のため２個ずつのみ示している。また、可動電極１１１ａ及び１１１ｂは、断面矩形の棒状に形成されていると共に、矩形状の貫通孔１１２が複数個形成されており、この貫通孔１１２により複数の矩形枠状体を直線状に連結した形態の所謂ラーメン構造を備えた形状とされている。
【００９５】
支持基板１０２上には、梁構造体１０４における一方のアンカー部１１０ｂと一体に連結された状態の可動電極用配線部１１３が前記絶縁膜１０７を介して形成されており、この配線部１１３上の所定位置には、ワイヤボンディング用の電極パッド１１３ａが例えばアルミニウムにより形成されている。
【００９６】
前記固定電極構造体１０５は、支持基板１０２上に絶縁膜１０７を介して形成された固定電極用配線部１０５ａと、前記可動電極１１１ａの一方の側面と所定の検出空隙を存して平行した状態で配置された複数個の第１の固定電極１０５ｂとを一体に有した構成となっており、各固定電極１０５ｂは、上記固定電極用配線部１０５ａに片持ち状に支持された状態となっている。これにより、上記第１の固定電極１０５ｂは、支持基板１０２の開口部１０２ａに臨んだ状態となっている。
【００９７】
また、前記固定電極構造体１０６は、支持基板１０２上に絶縁膜１０７を介して形成された固定電極用配線部１０６ａと、前記可動電極１１１ｂの一方の側面（前記可動電極１１１ａにおける前記検出空隙側と反対側の面）と所定の検出空隙を存して平行した状態で配置された複数個の第２の固定電極１０６ｂとを一体に有した構成となっており、各固定電極１０６ｂは、上記配線部１０６ａに片持ち状に支持された状態となっている。これにより、上記第２の固定電極１０６ｂは、支持基板１０２の開口部１０２ａに臨んだ状態となっている。
【００９８】
尚、上記第１及び第２の固定電極１０５ｂ及び１０６ｂは、実際には多数個ずつ設けられるものであるが、図１４では簡略化のため２個ずつのみ示している。また、第１及び第２の固定電極１０５ｂ及び１０６ｂは、断面矩形の棒状に形成されていると共に、矩形状の貫通孔１１４が複数個形成されており、この貫通孔１１４により複数の矩形枠状体を直線錠に連結した形態の所謂ラーメン構造を備えた形状とされている。さらに、上記固定電極用配線部１０５ａ及び１０６ａ上の所定位置には、ワイヤボンディング用の電極パッド１０５ｃ及び１０６ｃがアルミニウムにより形成されている。
【００９９】
支持基板１０２の周縁部に残存した単結晶シリコン層１０３は、シールド用薄膜１０３ａとして機能するものであり、そのシールド用薄膜１０３ａと梁構造体１０４及び可動電極用配線部１１３との隣接部位には絶縁分離トレンチ１１５が形成され、シールド用薄膜１０３ａと固定電極用配線部１０５ａ及び１０６ａとの各隣接部位には絶縁分離トレンチ１１６及び１１７がそれぞれ形成されている。また、シールド用薄膜１０３ａ上には、ワイヤボンディング用の例えば２個の電極パッド１０３ｂがアルミニウムにより形成されている。
【０１００】
しかして、本実施例においては、半導体加速度センサ１０１の製造途中の工程において、前記支持基板１０２及び単結晶シリコン層１０３に不純物を拡散することによって、それらの比抵抗を３Ω・cm以下、望ましくは１Ω・cm以下の比較的低い値に設定している。この結果、上記のように設定された比抵抗に応じて、固定電極用配線部１０５ａ及び１０６ａ、第１及び第２の固定電極１０５ｂ及び１０６ｂ、可動電極１１１ａ及び１１１ｂ、可動電極用配線部１１３などの抵抗値が決まることになる。
【０１０１】
上記のように構成された半導体加速度センサ１０１にあっては、図１４中の矢印Ｘ方向の成分を含む加速度が印加されると、マス部１０８が当該矢印Ｘ方向へ変位するようになり、その加速度に応じた変位量は、マス部１０８の質量と梁部１０９ａ、１０９ｂの復元力、並びに電圧印加状態において可動電極１１１ａ及び１１１ｂと第１及び第２の固定電極１０５ｂ及び１０６ｂとの各間に作用する静電気力によって決定される。この場合、可動電極１１１ａと第１の固定電極１０５ｂとの間に第１のコンデンサが形成され、また、可動電極１１１ｂと第２の固定電極１０６ｂとの間に第２のコンデンサが形成されるものであり、これら第１及び第２のコンデンサの各静電容量は、上記のようにマス部１０８に加速度が作用したときの可動電極１１１ａ及び１１１ｂの変位に応じて差動的に変化するものである。従って、斯様な静電容量の変化を、電極パッド１０５ｃ、１０６ｃ、１１３ａを通じて電荷量の変化として取り出すことにより加速度を検出できることになる。尚、上記第１及び第２のコンデンサの静電容量は、本実施例の場合、加速度が印加されていない状態で互いに等しくなるように設定されている。
【０１０２】
図１６には、上記のような静電容量の変化を検出するための容量変化検出回路の回路構成が示されている。但し、この図１６では、半導体加速度センサ１０１を等価回路で表現している。即ち、図６に示した半導体加速度センサ１０１において、
ＣＳ１：可動電極１１１ａ・第１の固定電極１０５ｂ間の第１のコンデンサ、
ＣＳ２：可動電極１１１ｂ・第２の固定電極１０６ｂ間の第２のコンデンサ、
ＲＭ１：可動電極１１１ａ部分の単結晶シリコン層１０３の抵抗、
ＲＭ２：可動電極１１１ｂ部分の単結晶シリコン層１０３の抵抗、
ＲＲ１：第１の固定電極１０５ｂ部分の単結晶シリコン層１０３の抵抗、
ＲＲ２：第２の固定電極１０６ｂ部分の単結晶シリコン層１０３の抵抗、
【０１０３】
ＲＨ１：可動電極１１１ａ、１１１ｂの基部から電極パッド１１３ａに至る部分（マス部１０８及び可動電極用配線部１１３）の単結晶シリコン層１０３の抵抗、
ＲＨ２：第１の固定電極１０５ｂの基部から電極パッド１０５ｃに至る部分（固定電極用配線部１０５ａ）の単結晶シリコン層１０３の抵抗、
ＲＨ３：第２の固定電極１０６ｂの基部から電極パッド１０６ｃに至る部分（固定電極用配線部１０６ａ）の単結晶シリコン層１０３の抵抗、
【０１０４】
ＲＰ１：電極パッド１１３ａから絶縁分離トレンチ１１５に至る部分（可動電極用配線部１１３）の単結晶シリコン層１０３による寄生抵抗、
ＣＰ１：可動電極配線部１１３の絶縁分離トレンチ１１５による寄生コンデンサ、
ＲＰ２：絶縁トレンチ１１５及び１１６間に位置した単結晶シリコン層１０３による寄生抵抗、
ＣＰ２：固定電極配線部１０５ａの絶縁分離トレンチ１１６による寄生コンデンサ、
ＲＰ３：電極パッド１０５ｃから絶縁分離トレンチ１１６に至る部分（固定電極用配線部１０５ａ）の単結晶シリコン層１０３による寄生抵抗、
ＲＰ４：絶縁トレンチ１１５及び１１７間に位置した単結晶シリコン層１０３による寄生抵抗、
ＣＰ３：固定電極配線部１０６ａの絶縁分離トレンチ１１７による寄生コンデンサ、
【０１０５】
ＲＰ５：電極パッド１０６ｃから絶縁分離トレンチ１１７に至る部分（固定電極用配線部１０６ａ）の単結晶シリコン層１０３による寄生抵抗、
ＲＰ６：電極パッド１１３ａから絶縁膜１０７に至る縦方向部分（可動電極用配線部１１３）の単結晶シリコン層１０３による寄生抵抗、
ＣＰ４：電極パッド１１３ａと支持基板１０２との間の寄生コンデンサ、
ＲＰ７：電極パッド１０５ｃから電極パッド１１３ａ部分までの支持基板１０２による寄生抵抗、
ＲＰ８：電極パッド１０５ｃまたは１０６ｃから絶縁膜１０７に至る縦方向部分（固定電極用配線部１０５ａまたは１０６ａ）の単結晶シリコン層１０３による寄生抵抗、
ＲＰ９：電極パッド１０６ｃ電極パッド１１３ａ部分までの支持基板１０２による寄生抵抗、
である。
【０１０６】
一方、電極パッド１０５ｃ（つまり第１の固定電極１０５ｂ）には、図１７に示すような矩形波より成る第１搬送波信号（周波数は例えば１００ＫＨｚ、電圧レベルは例えば５Ｖ）が印加され、電極パッド１０６ｃ（つまり第２の固定電極１０６ｂ）には、上記第１搬送波信号と位相が１８０°異なる矩形波より成る第２搬送波信号（図１７参照：周波数は例えば１００ＫＨｚ、電圧レベルは例えば５Ｖ）が印加されるようになっている。尚、具体的に図示しないが、上記第１及び第２搬送波信号は、同一の発振回路からのクロック信号に同期して形成されるものである。
【０１０７】
上記のような各搬送波信号が印加された状態では、電極パッド１１３ａ（つまり可動電極１１１ａ、１１１ｂ）の電位レベルは、第１及び第２のコンデンサＣＳ１及びＣＳ２の静電容量に応じたレベルになるものであり、その電位レベルをスイッチドキャパシタ回路１１８により検出するようにしている。
【０１０８】
スイッチドキャパシタ回路１１８は、オペアンプ１１８ａ、帰還コンデンサ１１８ｂ及びスイッチ要素１１８ｃを図示のように組み合わせて接続されている。上記オペアンプ１１８ａは、反転入力端子に電極パッド１１３ａからの信号（可動電極１１１ａ、１１１ｂの電位レベルを示す信号）が入力され、非反転入力端子に２．５Ｖ（つまり、第１及び第２のコンデンサＣＳ１及びＣＳ２の静電容量が等しい状態時に電極パッド１１３ａに現れる電位レベルに相当）の電圧信号が与えられる構成となっている。また、上記スイッチ要素１１８ｃは、前記図示しない発振回路からのクロック信号に同期して生成されるトリガ信号によりオンオフされるものであり、図１７に示すように、第１搬送波信号の立ち下がりタイミング（第２搬送波信号の立ち上りタイミング）で一定時間τ（第１搬送波信号の１／２周期より短い時間）だけオンするように設定される。
【０１０９】
図１６に示した容量検出回路は、以下のように動作することが想定されたものである。
【０１１０】
即ち、第１及び第２のコンデンサＣＳ１及びＣＳ２の容量値が等しい場合、図１７のタイミングチャート中のタイミングＴ１においては、第１の固定電極１０５ｂに０Ｖ、第２の固定電極１０６ｂに５Ｖ、可動電極１１１ａ及び１１１ｂに２．５Ｖの電圧がそれぞれ印加されることになる。これに応じて、第１及び第２のコンデンサＣＳ１及びＣＳ２などでの電荷分布は図１８（ａ）に示す状態となる。このときには、スイッチ要素１１８ｃがオンされるため、スイッチドキャパシタ回路１１８からの出力電圧Ｖｏは２．５Ｖになる。
【０１１１】
上記タイミングＴ１から時間τが経過したタイミングＴ２において、スイッチ要素１１８ｃがオフされたときには、各固定電極１０５ｂ及び１０６ｂに対する印加電圧は変化しないので、第１及び第２のコンデンサＣＳ１及びＣＳ２での電荷分布は図１８（ａ）に示す状態のままであり、出力電圧Ｖｏも２．５Ｖのままである。
【０１１２】
その後のタイミングＴ３に至ると、第１の固定電極１０５ｂに５Ｖ、第２の固定電極１０６ｂに０Ｖの電圧が印加された状態に反転するのに応じて、第１及び第２のコンデンサＣＳ１及びＣＳ２などでの電荷分布は図１８（ｂ）に示す状態となる。このときには、図５（ｂ）中に破線Ｑで囲った部分の総電荷量が零になるのに伴い、出力電圧Ｖｏが帰還コンデンサ１１８ｂを通じた放電により応じて徐々に低下するようになる。
【０１１３】
この場合、出力電圧Ｖｏのレベルは、第１及び第２のコンデンサＣＳ１及びＣＳ２の各静電容量の差動的な変化量、つまり、マス部１０８に作用する加速度の大きさに応じて変化することになるから、その出力電圧Ｖｏを利用して加速度の大きさを検出できるようになる。
【０１１４】
ここで、可動電極１１１ａ及び１１１ｂと第１及び第２の固定電極１０５ｂ及び１０６ｂとの間に電圧が印加された状態では、その可動電極１１１ａ、１１１ｂの側面に、前記第１及び第２のコンデンサＣＳ１及びＣＳ２の容量値と、対応する固定電極１０５ｂ、１０６ｂとの間の電位差との積により示される電荷が発生することになる。このように発生する電荷は、電極パッド１１３ａから可動電極１１１ａ及び１１１ｂの側面までの経路での抵抗値及び容量値、並びに電極パッド１０５ｃ及び１０６ｃから第１及び第２の固定電極１０５ｂ及び１０６ｂの側面までの各経路での抵抗値及び容量値に応じた時定数を持つことになる。ところが、上記のような経路中には、図１６に示したような抵抗ファクタ（ＲＭ１、ＲＭ２、ＲＲ１、ＲＲ２、ＲＨ１〜ＲＨ３、ＲＰ１〜ＲＰ９）が存在するため、これに起因した上記時定数の増大による悪影響が避けられない。
【０１１５】
従って、上記のような抵抗ファクタの大きさを決定する支持基板１０２及び単結晶シリコン層１０３の比抵抗が比較的高い状態となっていた場合、つまり、時定数が大きい状態時には、以下に（１）、（２）、（３）に述べるような現象が複合して発生することになる。
【０１１６】
（１）第１及び第２のコンデンサＣＳ１及びＣＳ２と帰還コンデンサ１１８ｂとの間での電荷の動きが、前記時定数の影響で遅くなる。このため、図１９（ａ）に示すように、出力電圧Ｖｏの振幅が本来得られるべき値とは異なった状態になる現象が発生する。
【０１１７】
（２）固定電極１０５ｂ及び１０６ｂに印加される第１及び第２搬送波信号にも上記時定数による影響が及ぶので、当該固定電極１０５ｂ及び１０６ｂに印加される電圧が、図１９（ｂ）に示すように本来得られるべき値より小さくなり、このため、出力電圧Ｖｏの値も本来得られるべき値から変化することになる。
【０１１８】
（３）第１及び第２搬送波信号に上記のような時定数の影響が及ぶのに応じて、それら第１及び第２搬送波信号とスイッチ要素１１８ｃのオンオフタイミングに図１９（ｃ）に示すような位相ずれが生じ、これに起因して出力電圧Ｖｏの値が本来得られるべき値から変化する。
【０１１９】
要するに、支持基板１０２及び単結晶シリコン層１０３の比抵抗が比較的高い状態となっていた場合には、上記（１）、（２）、（３）のような現象が複合して発生したときに、その影響による出力電圧Ｖｏの変動幅が大きくなって加速度の検出特性が悪化することになる。
【０１２０】
これに対して、本実施例においては、支持基板１０２及び単結晶シリコン層１０３の比抵抗を、前述したように３Ω・cm以下、望ましくは１Ω・cm以下の比較的低い値に設定している。つまり、本実施例においては、図１６中に示した抵抗ＲＭ１、ＲＭ２、ＲＲ１、ＲＲ２、ＲＨ１〜ＲＨ３、寄生抵抗ＲＰ１〜ＲＰ６、ＲＰ８、ＲＰ９の抵抗値を決定する単結晶シリコン層１０３の比抵抗は勿論のこと、図１６中に示した寄生抵抗ＲＰ７を決定する支持基板１０２の比抵抗も比較的小さい値に設定しているから、抵抗ＲＭ１、ＲＭ２、ＲＲ１、ＲＲ２、ＲＨ１〜ＲＨ３及び寄生抵抗ＲＰ１〜ＲＰ９の存在に伴う時定数による影響を極力抑制できるようになって、出力電圧Ｖｏの変動幅を小さくできるものである。
【０１２１】
因みに、支持基板１０２及び単結晶シリコン層１０３の比抵抗と、コンデンサＣＳ１及びＣＳ２に電圧を印加した状態での電圧及び電流位相差との関係を図２０に示すが、前述した時定数に起因した電圧及び電流の位相ずれ量を許容範囲である１°以内（位相差８９〜９０°）に収めるためには、上記比抵抗を３Ω・cm以下とすれば良いことが分かる。
【０１２２】
以上の結果、本実施例によれば、支持基板１０２及び単結晶シリコン層１０３の比抵抗を低い値に設定するだけの簡単な構成によって加速度の検出特性が向上するようになる。また、静電容量が差動的に変化する第１及び第２コンデンサＣＳ１、ＣＳ２を利用して加速度の検出を行うことになるから、被検出加速度の大きさに対する静電容量の変化幅が見掛け上において大きくなって、Ｓ／Ｎ比が向上するようになる。
【０１２３】
（その他の実施の形態）
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
第１実施例及び第３実施例では、第１のエッチング工程の実行後に、膜厚１０μｍ程度で残存させた単結晶シリコンウェハ１４ａをドライエッチングにより除去するための第２のエッチング工程を行った後に、エッチングレートを変更してシリコン酸化膜１４ｃをドライエッチングにより除去するための第３のエッチング工程を行う構成としたが、ドライエッチング条件をコントロールして上記単結晶シリコンウェハ１４ａ及びシリコン酸化膜１４ｃのエッチングレートの差を小さく設定すれば、ドライエッチング装置のエッチング条件を変更することなく上記第２及び第３のエッチング工程を連続的に行うことができることになる。従って、この場合には、製造工程を簡略化できるようになる。
【０１２４】
勿論、第２実施例においても、第２のエッチング工程における不純物高濃度層１４ｄのエッチングレートと、第３のエッチング工程におけるシリコン酸化膜１４ｃのエッチングレートとの差を小さく設定すれば、ドライエッチング装置のエッチング条件を変更することなく上記第２及び第３のエッチング工程を連続的に行うことができるようになって、製造工程を簡略化できるものである。
【０１２５】
上記した各実施例では、単結晶シリコンウェハ１４或いは１４′に開口部２ａを形成した後、つまり、微細構造部分を有した梁構造体３及び固定電極構造体４、５を形成した後の時点でダイシング工程を行って半導体加速度センサの基本構造を完成させる構成としたが、このように製造工程の最終段階でダイシング工程を行うことは、半導体加速度センサ１の微細構造部分が破損するという危険性を孕んでいる。要するに、ダイシング工程では、高速回転されるダイシングソーが使用されるため、ＳＯＩ基板１４或いは１４′に対して常に振動が加えられることになり、その振動に起因して上記微細構造部分が破損する恐れがある。そこで、開口部２ａを形成する工程を実行する前の時点で、ダイシング工程を行ってチップ分割し、この後に開口部２ａを形成するという製造方法を採用することができる。
【０１２６】
具体的には、第１ないし第３の実施例の場合について説明すると、第１のエッチング工程が終了した時点で、ダイシング工程を行ってチップ分割し、この後に各センサチップをチップトレイなどにより保持した状態で第２のエッチング工程及び第３のエッチング工程を行う構成とすれば良い。このような構成によれば、ダイシング加工時には、前記微細構造部分が単結晶シリコンウェハ１４ａの膜厚１０μｍ程度の残存部分及びシリコン酸化膜１４ｃにより支持されるようになって、耐振動性が向上するようになるから、その破損を未然に防止できるようになる。尚、この場合、第２のエッチング工程及び第３のエッチング工程でのドライエッチングは真空チャンバー内で行われるものであって、加工対象物の形状に対する自由度が高いという事情があるから、当該第２及び第３のエッチング工程がダイシング加工後に行われる構成であっても、工程上の支障を来たすことはないものである。
【０１２７】
半導体加速度センサに限らず、ヨーレートセンサや角速度センサなどのような他の半導体力学量センサにも応用できる。また、本発明による半導体力学量センサの製造方法においては、容量式センサの例（第１ないし第８実施例）で説明したが、可動電極及び固定電極間の接触を検知する接点式センサとして実現することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例による製造方法を示す模式的断面図
【図２】半導体加速度センサの平面構造を示す図
【図３】図２中のＡ−Ａ線に沿った模式的断面図
【図４】本発明の第２実施例による製造方法を示す模式的断面図その１
【図５】同製造方法を示す模式的断面図その２
【図６】本発明の第３実施例による製造方法を示す模式的断面図その１
【図７】同製造方法を示す模式的断面図その２
【図８】本発明の第４実施例による製造方法を示す模式的断面図
【図９】本発明の第５実施例による製造方法を示す模式的断面図
【図１０】本発明の第６実施例による製造方法を示す模式的断面図その１
【図１１】同製造方法を示す模式的断面図その２
【図１２】本発明の第７実施例による製造方法を示す模式的断面図
【図１３】本発明の第８実施例による製造方法を示す要部の模式的拡大断面図
【図１４】本発明の第９実施例による半導体加速度センサの平面構造を示す図
【図１５】図１４中のＢ−Ｂ線に沿った模式的断面図
【図１６】容量変化検出回路の構成を半導体加速度センサの等価回路と共に示す図
【図１７】容量変化検出回路の動作説明用のタイミングチャート
【図１８】容量変化検出回路の電荷の動きを説明するための図
【図１９】検出特性が悪化する現象を説明するためのタイミングチャート
【図２０】比抵抗と電圧及び電流位相差との関係を示す特性図
【符号の説明】
１は半導体加速度センサ、２は支持基板、２ａは開口部、３は梁構造体（可動部）、４、５は固定電極構造体、４ｂ、５ｂは固定電極、４ｃ、５ｃは電極パッド、６は絶縁膜、７はマス部、８ａ、８ｂは梁部、９ａ、９ｂはアンカー部、１０ａ、１０ｂは可動電極、１１ａは電極パッド、１４、１４′はＳＯＩ基板（半導体基板）、１４ａは単結晶シリコンウェハ（半導体層、第１半導体層）、１４ｂは単結晶シリコン薄膜（半導体層、第２半導体層）、１４ｃはシリコン酸化膜（絶縁層）、１４ｄは不純物高濃度層、１５、１５′はマスク、１６はトレンチ、１８はエッチング液、２１はトレンチ、２１ａは第１のトレンチ、２１ｂは第２のトレンチ、２２は表面保護膜、２３は窓部、２４はボンディングワイヤ、１０１は半導体加速度センサ、１０２は支持基板、１０３は単結晶シリコン層（半導体層）、１０４は梁構造体、１０５、１０６は固定電極構造体、１０５ａ、１０６ａは固定電極用配線部、１０５ｂ、１０６ｂは固定電極、１０５ｃ、１０６ｃは電極パッド、１０７は絶縁膜、１０８はマス部、１１１ａ、１１１ｂは可動電極、１１３は可動電極用配線部、１１３ａは電極パッド、１１５〜１１７は絶縁分離トレンチ、１１８はスイッチドキャパシタ回路、ＣＳ１は第１のコンデンサ、ＣＳ２は第２のコンデンサを示す。
【図１】
0004265016.tif 000002
【図２】
0004265016.tif 000003
【図３】
0004265016.tif 000004
【図４】
0004265016.tif 000005
【図５】
0004265016.tif 000006
【図６】
0004265016.tif 000007
【図７】
0004265016.tif 000008
【図８】
0004265016.tif 000009
【図９】
0004265016.tif 000010
【図１０】
0004265016.tif 000011
【図１１】
0004265016.tif 000012
【図１２】
0004265016.tif 000013
【図１３】
0004265016.tif 000014
【図１４】
0004265016.tif 000015
【図１５】
0004265016.tif 000016
【図１６】
0004265016.tif 000017
【図１７】
0004265016.tif 000018
【図１８】
0004265016.tif 000019
【図１９】
0004265016.tif 000020
【図２０】
0004265016.tif 000021