(57)【特許請求の範囲】
【請求項１】
ＭＯＣＶＤ法により原料としてテトラキスジアルキルアミノチタン（ＴＤＡＡＴ）を用いて拡散バリア用ＴｉＮ膜を成膜し、前記ＴｉＮ膜の上に配線用Ｃｕ膜を成膜する方法であって、前記ＴｉＮ膜の成膜工程と前記Ｃｕ膜の成膜工程の間に、被処理膜に誘起される負のセルフバイアス電圧を−２００〜−８００Ｖとし、４．０〜９．３Ｐａの圧力範囲で、窒素、アルゴンおよび水素の混合ガスを用いて、ビアホールの底部に存するＴｉＮ膜を除去するプラズマ処理工程を設けたことを特徴とするＣｕ配線膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスで配線材料としてＣｕを用いる場合に下地膜の不具合部分を除去し膜質を改善したＣｕ配線膜の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高性能化で配線材料としてＣｕ（銅）が注目されている。その理由は、Ｃｕは、Ａｌ（アルミニウム）に比較して、ストレスマイグレーションやエレクトロマイグレーションという配線を構成する金属原子の拡散挙動が支配する現象に対して高い耐性を有しているからである。Ｃｕ膜の成膜方法としては、多層配線層間の接続孔（ビアホールまたはコンタクトホール）等の段差被覆性が優れたＣＶＤ法（化学気相成長法）が使用される。一方、Ｃｕ膜を半導体デバイスの配線材料として利用する場合、Ｃｕ膜中のＣｕ原子はシリコンやシリコン酸化膜の中に拡散し、トランジスタ素子等の電気特性に悪影響を及ぼすため、配線層のＣｕ原子の拡散を阻止する目的で拡散防止用薄膜（拡散バリア層）を下地膜として形成する必要がある。拡散バリア層としては熱的に安定な高融点金属の窒化物としてのＴｉＮが注目されている。シリコン大規模集積回路の極微細化によるビアホール等の増加するアスペクト比に対する良好なステップカバレッジの形成方法としてＴｉＮ膜のＣＶＤ法が研究されている。
【０００３】
配線用Ｃｕ膜と拡散バリア用下地膜の関係に関しては、次のような問題が存在する。半導体デバイスを多層配線構造で作るとき、上下の配線層の電気的接続は、図３に示すごとく、上層のＣｕ配線５１と下層のＣｕ配線５２とを接続するビアプラグ５３によって行われる。ビアプラグ５３もＣｕで形成されている。この接続構造において、従来では、前述のように配線用Ｃｕ膜を成膜する前の段階で拡散防止用バリア層としてのＴｉＮ膜５４が形成されている。従って、当然のことながら、ビアプラグ５３と下層のＣｕ配線５２との間にもＴｉＮ膜５４ａが存在する。ビアプラグ５３の底部に位置するＴｉＮ膜５４ａは配線の途中に存在することになる。ＴｉＮ膜５４ａは配線としてのこの部分の抵抗を高くし、またＣｕのエレクトロマイグレーションによりＴｉＮ膜５４ａの近傍領域５５，５６に空孔を形成するためＣｕ配線を断線させるおそれが生じるという問題が生じる。従って、ＴｉＮ膜５４ａを除去し、Ｃｕ配線を直接に接続することが有効である。そこで従来では、例えばＣＨＦ3 とＡｒを用いたＲＩＥ（リアクティブ・イオン・エッチング）によりＴｉＮ膜５４ａを除去する方法が提案されている（Y.Tsuchiya,K.Ueno,V.M.Donnelly,T.Kikkawa,Y.Hayashi,A.Kobayashi,A.Sekiguchi:1997 Symposium on VLSI Technology Digest of Technical Papers pp.59-60, "Ultra-Low Resistance Direct Contact Cu Via Technology Using In-situ Chemical Vapor Cleaning" ）。なお図３で示された斜線部５７はＳｉＮの層である。
【０００４】
【発明が解決しようとする課題】
ビアプラグの底部に生じるバリア膜の問題については、前述のＴｉＮ下地膜の界面で起こるＣｕ配線のエレクトロマイグレーション耐性が低いことから生じる断線の他、ＭＯＣＶＤで成膜されるＴｉＮ膜固有の問題でもある、比抵抗値が高くかつ比抵抗の経時変化が大きく、しかもＣｕ配線膜との密着性が不良である点が挙げられる。従って、ビアプラグの底部に存するＭＯＣＶＤで成膜されるＴｉＮ膜については、Ｃｕ配線の形成過程で、前述の不具合により除去されるべきものであるが、従来、ＲＩＥ（リアクティブ・イオン・エッチング）で除去する方法が提案されていた。しかし、このＲＩＥによるＴｉ膜の除去方法では、エッチング完了後、ビアホールの側壁等にＣ，Ｆ，ＣＦｘ，ＣｕＦｘ等の形で不純物が残る不具合が生じ、ＴｉＮ膜とＣｕ配線膜間の密着性低下の原因となった。従って、これらの不純物を取り除くため、ＲＩＥ後、３つのステップ（Ｏ2 プラズマ照射工程、ＨＦウェットエッチング工程、H(hfac) ガスクリーニング工程）からなるクリーニングの工程が必要となり、そのための工程数および設備等が必要であった。
【０００５】
本発明の目的は、上記の課題に鑑み、半導体デバイスでＣｕ配線を用いる場合において、下地膜におけるビアホールの底部の除去を図り、簡易な構成、および簡略な工程でＭＯＣＶＤ成膜固有の問題点である比抵抗の経時変化の防止、比抵抗の低抵抗化等を総合的に解決することを可能とし、さらに、下地膜におけるビアホールの底部の下地膜の除去の際の、ビアホール側壁部、底部のクリーニング工程の削除を可能とし、製作コストの抑制、および最良の生産効率を追及したＣｕ配線膜形成方法を提供することにある。
【０００６】
【課題を解決するための手段および作用】
本発明に係るＣｕ配線形成方法は、ＭＯＣＶＤ法により、原料としてテトラキスジアルキルアミノチタン（ＴＤＡＡＴ）を用いて拡散バリア用ＴｉＮ膜を成膜し、ＴｉＮ膜の上に配線用Ｃｕ膜を成膜する方法であって、ＴｉＮ膜の成膜工程とＣｕ膜の成膜工程の間にビアホールの底部に存するＴｉＮ膜をＡｒ，Ｎ2 ，Ｈ2 のガスを用いて除去するプロセス処理工程を設けたことを特徴とする。
このプラズマ処理工程によれば、上層のＣｕ配線と下層のＣｕ配線をつなぐビアプラグの底部に位置することになるバリア層としてのＴｉＮ膜の部分をプラズマ処理を施すことにより除去することができる。
さらにこのとき、ビアホール底部のＴｉＮ膜の除去にドライエッチングで通常用いられるＣＦ系やＳＦ系のガスを用いないので、ビアホール底部のＴｉＮ膜の除去後に、ビアホール側壁、底部のクリーニングを必要としない。
ビアホール底部のＴｉＮ膜の除去により、ビアプラグの通電路部分にバリア膜が存在することから生じる、Ｃｕ配線のエレクトロマイグレーション耐性の低下の問題を解決し、スパッタエッチング中に、ビアホールの底部以外の領域もプラズマに晒されることにより、ＭＯＣＶＤ−ＴｉＮ膜の固有の問題であった比抵抗の経時変化も大きく、膜中からのガス放出が多いという問題が、プラズマ照射による比抵抗の低減、比抵抗経時変化の低減、膜中からのガス放出量の低減が可能となり、同一工程の中で、総合的に解決される。
【０００７】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【０００８】
図１は、本発明に係るＣｕ配線膜形成方法の実施する装置の概略構成の一例を示す。この装置は、少なくとも、ＭＯＣＶＤ(Metal Organic Chemical vapour Deposition)チャンバ１１、ＣＶＤチャンバ１２、スパッタエッチングチャンバ１３を備えている。この装置の構成によれば、ＭＯＣＶＤチャンバ１１、ＣＶＤチャンバ１２、スパッタエッチングチャンバ１３の各々を個別の専用機として備えた構成を示している。
【０００９】
なお本発明に係るＣｕ配線膜形成方法を実施する装置として、基板搬送機構を内蔵するセパレーションチャンバ（トランスファーチャンバ）を中央に備えたマルチチャンバ方式の装置を用いることができるのは勿論である。マルチチャンバ式の装置では、セパレーションチャンバの周囲に、上記の各チャンバが設けられることになる。この場合、各チャンバでの成膜は、基板搬送機構によりセパレーションチャンバを介して、真空雰囲気に維持されたまま、すなわち大気に晒されることなく真空一貫の構造で、予め定められた手順に従って行われる。
【００１０】
図１に示された構成において、ＭＯＣＶＤチャンバ１１は配線用Ｃｕ膜（Ｃｕ配線膜）の中の金属原子がシリコン等に拡散するのを防止するバリア層としての下地膜（拡散バリア用下地膜）を成膜するためのチャンバであり、ＣＶＤチャンバ１２はＣｕ配線膜を成膜するためのチャンバであり、スパッタエッチングチャンバ１３は、ビアホールの底部に堆積した下地膜を除去するためのチャンバである。ＭＯＣＶＤチャンバ１１では、原料ガスが導入され、ＭＯＣＶＤ法によって拡散バリア用下地膜が成膜される。下地膜は好ましくはＴｉＮ膜である。ＴｉＮ膜の成膜では、原料としてテトラキスジアルキルアミノチタン（ＴＤＡＡＴ）を用いられることが好ましい。またＣＶＤチャンバ１２では、有機金属錯体等の原料を用いてＣＶＤ法によって、バリア膜であるＴｉＮ膜の上にＣｕ配線膜が成膜される。多層配線構造の半導体デバイスの場合、下層の電気回路部と上層の電気回路部との間に層間絶縁膜が形成されており、下層と上層のそれぞれで下地膜の成膜とＣｕ配線膜の成膜が行われる。上層における下地膜とＣｕ配線膜の成膜工程では、下層のＣｕ配線膜との電気的接続を行うため、層間絶縁膜にビアホールを形成し、その後に、バリア層としての下地膜を成膜し、さらにその後に上層のＣｕ配線膜の成膜が行われることになる。上層のＣｕ配線膜の成膜ではＣｕがビアホールの中に埋め込まれ、ビアプラグが形成され、下層のＣｕ配線膜と上層のＣｕ配線膜とが接続される。この場合に、上層のＣｕ配線膜を成膜する前に、ビアホールの底部に存在する下地膜の部分が除去される。この下地膜の除去は、スパッタエッチングチャンバ１３でのアルゴン、窒素、および水素のうちいずれか１種類のガス、あるいは２種類以上の混合ガスを用いてプラズマ処理に基づくスパッタエッチングによって行われる。このプラズマ処理では、前述のごとく、下地膜の除去と併せて、下地膜の膜質改善が行われる。
【００１１】
図２は、多層構造を有する半導体デバイス作製におけるビアホールでの下地膜の本発明によるプラズマ処理の前後の状態を示している。（Ａ）はプラズマ処理前の状態、（Ｂ）はプラズマ処理後の状態である。１４は下層のＣｕ配線、１５は層間絶縁膜、１６はビアプラグを形成するビアホール、１７は上層のＣｕ配線が形成される凹状の溝、１８は層間絶縁膜中へのＣｕの拡散を防ぐ拡散バリア膜となる下地膜である。なお、本発明によるプラズマ処理は、ビアホールのみを作製する場合にも適用される。
【００１２】
スパッタエッチングチャンバ１３では、ビアホール１６の底部となるべき箇所に存在する下地膜部分１８ｃを除去するようにプラズマ処理が行われる。このとき、同時に、凹部１７の上端開口部１７ａや、ビアホール１６と凹部１７の間の段差部１９に堆積した厚みの大きい下地膜部分１８ａ，１８ｂの角がプラズマ処理時落とされる。プラズマ処理時に基板に誘起されるバイアス電圧が大きくなると、１８ａ、１８ｂの角部の除去量が特に大きくなり、場合によっては、１８ａ、１８ｂの角部の膜がすべて除去されてしまう。さらに、段差部１９における下地膜部分１８ｄの膜厚は、下地膜部分１８ｃの除去により減少してしまう。１８ａ、１８ｂの角部の膜及び１８ｄの膜がすべて除去されてしまうと、この部分からＣｕが層間絶縁膜中に拡散してしまうので、１８ａ、１８ｂの角部の膜および１８ｄの膜がすべて除去されてしまわないように、プラズマ処理を行う前に１８ａ，１８ｂ，および１８ｄの膜厚は予め厚くなるように堆積させる。
【００１３】
【課題を解決するための手段】
本発明に係るＣｕ配線形成方法は、ＭＯＣＶＤ法により、原料としてテトラキスジアルキルアミノチタン（ＴＤＡＡＴ）を用いて拡散バリア用ＴｉＮ膜を成膜し、ＴｉＮ膜の上に配線用Ｃｕ膜を成膜する方法であって、前記ＴｉＮ膜の成膜工程と前記Ｃｕ膜の成膜工程の間に、被処理膜に誘起される負のセルフバイアス電圧を−２００〜−８００Ｖとし、４．０〜９．３Ｐａの圧力範囲で、窒素、アルゴンおよび水素の混合ガスを用いて、ビアホールの底部に存するＴｉＮ膜を除去するプラズマ処理工程を設けたことを特徴とする。このプラズマ処理工程によれば、上層のＣｕ配線と下層のＣｕ配線をつなぐビアプラグの底部に位置することになるバリア層としてのＴｉＮ膜の部分をプラズマ処理を施すことにより除去することができる。さらにこのとき、ビアホール底部のＴｉＮ膜の除去にドライエッチングで通常用いられるＣＦ系やＳＦ系のガスを用いないので、ビアホール底部のＴｉＮ膜の除去後に、ビアホール側壁、底部のクリーニングを必要としない。ビアホール底部のＴｉＮ膜の除去により、ビアプラグの通電路部分にバリア膜が存在することから生じる、Ｃｕ配線のエレクトロマイグレーション耐性の低下の問題を解決し、スパッタエッチング中に、ビアホールの底部以外の領域もプラズマに晒されることにより、ＭＯＣＶＤ−ＴｉＮ膜の固有の問題であった比抵抗の経時変化も大きく、膜中からのガス放出が多いという問題が、プラズマ照射による比抵抗の低減、比抵抗経時変化の低減、膜中からのガス放出量の低減が可能となり、同一工程の中で、総合的に解決される。
【００１４】
このプラズマ処理によって、同時に、下地膜（特にＴＤＥＡＴを主原料としてＣＶＤ法により成膜されたＴｉＮ膜の場合）の高い比抵抗を低減し、比抵抗の経時変化を低減し、膜質の改善を行う。
【００１５】
このようにスパッタエッチングチャンバ１３におけるプラズマ処理の一工程で、下地膜の不具合部の除去、下地膜の比抵抗に関する膜質改善、さらには、その後にその上に堆積されるＣｕ配線膜との密着性の改善等の、本来ならば複数の工程に分けられる処理内容を同時に実施するため、最小限の工程数、および設備で対応することが可能となる。
【００１６】
スパッタエッチングチャンバで用いられるプラズマ源には各種のものが使用される。例えば、本出願人が先に特願平８−２４０７３号（平成８年２月９日出願）で提案した２周波を利用した平行平板型プラズマ源、あるいは低圧高密度プラズマ源が使用される。２周波を利用した平行平板型プラズマ源では、２周波の組合せについて各種の周波数の組合せを選択することができる。また低圧高密度プラズマ源については、例えばヘリコン波励起プラズマ源、内蔵アンテナ型プラズマ源、ＩＣＰ（誘導結合型プラズマ源）、ＥＣＲ(Electron Cyclotron Resonance)などが使用される。
【００１７】
本実施形態では、拡散バリア用下地膜をＣＶＤ法で成膜するようにしたが、これに限定されず、例えばスパッタリング法で作製することも可能である。
【００１８】
上記の構成において、各チャンバ１１，１２，１３には、それぞれ真空排気機構１１ａ，１２ａ，１３ａを備える。各チャンバは、その真空排気機構によって内部を適宜な減圧状態すなわち所望の真空状態に保持される。各チャンバには、基板を出し入れしかつ各チャンバの内部の真空状態を隔離して保持するためのゲートバルブが設けられているが、それらの図示は省略されている。また基板を各チャンバに搬送するための基板搬送機構が設けられているが、その図示も省略される。
【００１９】
またチャンバ１１，１２，１３の間の基板の移動は、基板に対する処理の手順に応じて決まる。図１において矢印２０は基板の移動の軌跡を示している。当該基板の移動は、基板搬送機構の動作によって行われる。基板の移動の仕方については、制御装置２１によって制御される。また各チャンバ１１，１２，１３における下地膜あるいはＣｕ配線膜の成膜、下地膜のスパッタエッチング等の各動作も制御装置２１によって制御される。
【００２０】
次に、本発明に係るＣｕ配線膜形成方法の実施例について述べる。
【００２１】
実施例１：
ＭＯＣＶＤチャンバ１１において拡散バリア用下地膜としてＴｉＮ膜を成膜する条件は次の通りである。まず原料としてＴＤＡＡＴが例えば０．００４〜０．２ｇ／分の範囲で供給され、このときキャリアガス（アルゴン：Ａｒ）は例えば１００〜１０００sccmの流量範囲で、添加ガス（ＮＨ3 ）は例えば１〜５００sccmの流量範囲で供給される。ＭＯＣＶＤチャンバ１１の内部圧力は例えば０．１〜１５Ｐａの範囲である。さらに温度条件は例えば約３００〜４００℃となるように加熱される。上記の条件によってバリア層であるＴｉＮ膜は例えば１０〜３０ｎｍの膜厚で成膜される。
【００２２】
実施例２：
ＣＶＤチャンバ１２において拡散バリア用下地膜としての上記ＴｉＮ膜の上にＣｕ配線膜を成膜する条件は次の通りである。材料としてCu(hfac)(tmvs)が例えば約０．１７ｇ／分の流量で供給され、このときキャリアガス（Ｈ2 ）が例えば約３００sccmで供給される。また成膜の際の温度は例えば約１７０℃に保持され、内部圧力は例えば約２．６ｋＰａに保持される。この条件で、Ｃｕ配線膜は約２００ｎｍの膜厚で成膜される。
【００２３】
実施例３：
多層構造のＣｕ配線膜の成膜について、下層および上層に関するＴｉＮ膜の成膜、Ｃｕ配線膜の成膜は前述の実施例と同じである。上層の成膜に関して、ＴｉＮ膜のＴｉＮ膜の成膜および密着性向上の処理の後、スパッタエッチングチャンバ１３においてビアホールのＴｉＮ膜の除去および膜質改善に関するプラズマ処理によるスパッタエッチングが行われる。
【００２４】
スパッタエッチングは一般的に次のように行われる。処理対象のＭＯＣＶＤによりバリア層が積層された基板を真空チャンバ内の電極上に載置し、当該電極に交流電力または直流電力を印加すると共に、真空チャンバの中にアルゴンガス等の不活性等を減圧状態で導入する。上記電力の印加によって真空チャンバ内の中にプラズマ放電が生じる。上記基板を載置する電極と発生したプラズマとの間にはセルフバイアス電圧（以下の説明で記号的には「Ｖｄｃ」と記す）が発生する。プラズマ中のプラス電荷のイオン（上記イオン化したアルゴンガス等）は、負のセルフバイアス電圧で加速され、基板の表面に衝突して当該表面の原子や分子を跳ね飛ばし、基板上の薄い膜層を除去する。しかも、プラスイオンの衝突エネルギを決めるセルフバイアス電圧Ｖｄｃは、電極に印加される電源の種類および電力値で制御される。ここでは、上記スパッタエッチングで使用されるプラズマ源として以下の（１），（２）の実施例を述べる。
【００２５】
（１）平行平板型プラズマ源
基板を載置する第１の電極と、当該第１の電極に対向する第２の電極との間の空間プラズマ放電を励起してプラズマを生成するプラズマ源である。
基板（本実施例では８インチＳｉウェハーを使用）は、プラズマを励起するための高周波電力が印加される第１の電極（基板ホルダ）上に載置される。供給される電力は、例えば８インチＳｉウェハー面積当たり２００〜３００Ｗである。このとき、被処理膜に誘起される負のセルフバイアス電圧Ｖｄｃは、−２００Ｖ〜−８００Ｖとする。
スパッタエッチングチャンバ１３の内部圧力は、例えば４．０〜９．３Ｐａの範囲で減圧され、プロセスガスは、窒素とアルゴンの混合ガス（例えばアルゴン：窒素＝７：３）である。基板温度は５０〜３５０℃の範囲に維持される。
以上のプロセス条件でのスパッタエッチングレートは、約１５ｎｍ／分となった。
またプロセスガスとして、窒素、アルゴンおよび水素の混合ガス（例えば、窒素：アルゴン：水素＝５：２：３）を供給した場合、被処理膜の比抵抗の経時変化の低減、被処理膜からのガス放出の低減、および、密着性の向上に、より効果が認められた。
【００２６】
（２）低圧高密度プラズマ源
一般には、ヘリコン波励起プラズマ源、内蔵アンテナプラズマ源、誘導結合型プラズマ源、ＥＣＲ（Electron Cyclotron Resonance）が該当するが、本実施例では、内蔵アンテナプラズマ源を使用した。
基板（本実施例では８インチＳｉウェハーを使用）、プラズマを励起する高周波電力が印加される電極（基板ホルダ）上に載置される。プラズマ生成に供給される電力は、３０００Ｗである。このとき、被処理膜に誘起される負のセルフバイアス電圧Ｖｄｃは、基板ホルダーに印加する高周波電力を調整することで、−３０Ｖ〜−１００Ｖとする。基板ホルダに印加する高周波電力の周波数は、４００ＫＨｚ〜１００ＭＨｚとする。本実施例では１３．５６ＭＨｚの高周波電力を、５００Ｗ印加して、負のセルフバイアス電圧Ｖｄｃを−５０Ｖでスパッタエッチングを行った。
スパッタエッチングチャンバ１３の内部圧力は、０．３Ｐａに減圧され、プロセスガスは、窒素を３５sccm、アルゴンを３０sccmを供給した。
以上のプロセス条件でのスパッタエッチングレートは、約５ｎｍ／分となった。ＴｉＮ膜の比抵抗は、１０ｎｍの膜厚で、成膜後、約１００００μΩ・ｃｍからスパッタエッチング後、５００μΩ・ｃｍまで低下した。
【００２７】
【発明の効果】
以上の説明で明らかなように本発明によれば、拡散バリア用のＴｉＮ膜を成膜し、このＴｉＮ膜の上にＣｕ配線膜を成膜する方法において、ＴｉＮ膜の成膜の工程間でビアホールの底部に存するＴｉＮ膜を除去する際、ドライエッチングで使用するＣＦ系およびＳＦ系のプロセスガスが不要であるため、Ｃｕ配線膜との密着性を劣化させるＣＦ系の膜やフッ素等の堆積が、除去後のビアホール側壁等に全く残らない。従って、ビアホール側壁等に堆積したＣＦ系の膜やフッ素等の除去や露出したＣｕ配線のフッ素等による損傷部除去等の工程を必要とせずに処理することが可能になった。
【００２８】
また、本発明に係るビアホールの底部に存するＴｉＮ膜の除去によって、ビアプラグによる通電路部分での密着性不良、エレクトロマイグレーション耐性の低下はなくなり、しかも、除去されないビアホール底部以外のＴｉＮ膜は、プラズマに晒されることにより、ＭＯＣＶＤ固有の高比抵抗や経時変化の増大等の問題が、１つの工程で一挙に解消され、その結果、製作コストの上昇とスループットの低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明に係るＣｕ配線膜形成方法を実施するための装置の概略図である。
【図２】ビアホールでの下地膜のプラズマ処理前後の状態を示す断面図である。
【図３】ビアホールにおける下地膜とＣｕ配線膜に関する従来の問題を説明するための断面図である。
【符号の説明】
１１                  ＭＯＣＶＤチャンバ
１２                  ＣＶＤチャンバ
１３                  スパッタエッチングチャンバ
１４                  Ｃｕ配線膜
１５                  層間絶縁膜
１６                  ビアホール
１８                  下地膜
【図１】
0004260283.tif 000002
【図２】
0004260283.tif 000003
【図３】
0004260283.tif 000004