(57)【特許請求の範囲】
【請求項１】
断面略凹状に形成されるとともに、その凹部底面から突出して形成された素子搭載部を有し、この素子搭載部上に凹状の逃げ部が形成されたパッケージ本体と、
前記パッケージ本体の凹部内の素子搭載部にダイボンド剤を用いて接合された半導体素子とを備え、
前記パッケージ本体は、前記素子搭載部のコーナー部に前記ダイボンド剤を用いて前記半導体素子を搭載した状態で、前記ダイボンド剤が前記半導体素子に押し潰されて前記逃げ部内に拡がって形成された空間と前記素子搭載部周辺の空間とを連通する連通部を有する
半導体パッケージ。
【請求項２】
前記素子搭載部は平面視矩形状であり、その上面四隅に前記ダイボンド剤を用いて前記半導体素子を搭載するとともに、前記素子搭載部の相対応する２辺の中央に前記連通部を構成する切り欠き部を設けてなる
請求項１記載の半導体パッケージ。
【請求項３】
前記素子搭載部は平面視矩形状であり、その上面四隅に前記ダイボンド剤を用いて前記半導体素子を搭載するとともに、前記素子搭載部のすべての辺の中央部に前記連通部を構成する切り欠き部を設けてなる
請求項１記載の半導体パッケージ。
【請求項４】
前記半導体素子が固体撮像素子である
請求項１記載の半導体パッケージ。
【請求項５】
断面略凹状に形成されるとともに、その凹部底面から突出して形成された平面視矩形状の素子搭載部を有し、この素子搭載部の上面に凹状の逃げ部が形成されたパッケージ本体の凹部内に半導体素子を搭載するにあたり、
予め前記素子搭載部の相対応する２辺の中央部又はすべての辺の中央部に切り欠き部を形成しておき、その後、前記素子搭載部の四隅にダイボンド剤を塗布し、次いで、前記ダイボンド剤を押し潰すように前記半導体素子を前記素子搭載部に接合することにより、前記ダイボンド剤が押し潰されて前記逃げ部内に形成された空間と前記素子搭載部周辺の空間とを前記切り欠き部を介して連通させる
半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、中空タイプのパッケージ構造を採用してなる半導体パッケージとその製造方法に関する。
【０００２】
【従来の技術】
一般に、ＣＣＤ型、Ｃ−ＭＯＳ型等の固体撮像素子を気密封止するにあたっては、中空タイプのパッケージ構造が採用されている。パッケージ材料としては、これまでセラミックスが多用されてきたが、近年では材料コストが安くしかも量産性に優れるプラスチックが主流になってきている。
【０００３】
パッケージ材料となるプラスチックには熱硬化性樹脂が用いられ、この熱硬化性樹脂を加熱可塑させて成形金型のキャビティ内に流し込み、成形硬化させることにより、プラスチックによる成形品（プリモールドパッケージ）が得られる。さらに、こうして得られたパッケージ本体に固体撮像素子を搭載した後、ワイヤボンディング、気密封止、リード成形等の各工程を経て、固体撮像素子による半導体パッケージ（中空パッケージ）が得られる。
【０００４】
図５は従来の半導体パッケージの構成として、特に、そのパッケージ本体の構造を示すもので、（Ａ）はその平面図、（Ｂ）はそのＸ−Ｘ断面図である。図示のようにパッケージ本体１は断面略凹状に形成されている。パッケージ本体１の凹部底面２には素子搭載部（ダイアタッチ部）３が形成されている。この素子搭載部３は、そこに搭載される固体撮像素子の外形に合わせて平面視矩形状に形成されている。また素子搭載部３は、パッケージ本体１の凹部底面２から突出する状態で形成され、かつその外形寸法が固体撮像素子の外形寸法（チップサイズ）よりも小さく設定されている。このように素子搭載部３を形成する理由は、仮に素子搭載部３を凹部底面２と面一に形成した場合、凹部底面２（素子搭載部３を含む）の反りによって固体撮像素子のエッジ（チップエッジ）が素子搭載部３の表面に接触し、チップ欠けを招く恐れがあるためである。
【０００５】
また、パッケージ本体１の凹部内には、素子搭載部３の両サイドに位置してワイヤボンディングのための段部４が設けられている。さらに、素子搭載部３上には凹状の逃げ部６が形成されている。この逃げ部６は、次のような理由により設けられている。即ち、先述のようにパッケージ本体１をモールド成形する場合、成形金型から成形品を取り出すためのエジェクトピンを素子搭載部３の中央に突き当てて押し出すようにしている。そのため素子搭載部３には、エジェクトピンによる跡（以下、エジェクトピン跡という）７が残る。このエジェクトピン跡７には、例えば成形金型とエジェクトピンとの隙間に入り込んだ樹脂などによってバリが発生する。このバリが素子搭載部３の上面５から突出した状態になると、そこに搭載される固体撮像素子がバリに接触して姿勢変化を起こし、素子搭載時の取付精度（ダイボンド精度）を低下させる要因となる。そのため、上述のように素子搭載部３の上面４に凹状の逃げ部６を設けることにより、エジェクトピン跡７にバリがあっても、このバリが固体撮像素子に接触しないようにしている。
【０００６】
ところで、一般に、パッケージ本体１の素子搭載部３に固体撮像素子を搭載するいわゆるダイボンド工程では、ダイボンド剤と呼ばれる接合材料が用いられる。このダイボンド工程においては、ディスペンス方式等によりパッケージ本体１の素子搭載部３上にダイボンド剤を塗布している。そして、その上から固体撮像素子を押し付けて仮固定し、さらに熱キュアを行ってダイボンド剤を硬化させることにより、パッケージ本体１の素子搭載部３に固体撮像素子を接合固定している。
【０００７】
【発明が解決しようとする課題】
しかしながら従来においては、パッケージ本体１に固体撮像素子を搭載するにあたって、次のような問題があった。即ち、図６（Ａ）に示すように素子搭載部３上にダイボンド剤８を塗布して固体撮像素子９を押し付けたときに、素子搭載部３の逃げ部６内にエアー１０が閉じ込められることがある。そうした場合、ダイボンド剤８を硬化させるために熱キュアを行うと、図６（Ｂ）に示すように逃げ部６内に閉じ込められたエアー１０が膨張して固体撮像素子９を押し上げてしまう。その結果、固体撮像素子９の姿勢に傾きが生じて取付精度が悪化し、場合によっては規定の精度を保証できなくなって不良となる。
【０００８】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、ダイボンド工程での素子の傾きを確実に防止することができる半導体パッケージとその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたもので、断面略凹状に形成されるとともに、その凹部底面から突出して形成された素子搭載部を有し、この素子搭載部上に凹状の逃げ部が形成されたパッケージ本体と、このパッケージ本体の凹部内の素子搭載部にダイボンド剤を用いて接合された半導体素子とを備え、パッケージ本体は、前記素子搭載部のコーナー部に前記ダイボンド剤を用いて前記半導体素子を搭載した状態で、前記ダイボンド剤が前記半導体素子に押し潰されて前記逃げ部内に拡がって形成された空間と前記素子搭載部周辺の空間とを連通する連通部を有するものである。
【００１０】
上記構成の半導体パッケージにおいては、その製造過程において、パッケージ本体の素子搭載部にダイボンド剤を用いて半導体素子を搭載したときに、逃げ部内の空間と素子搭載部周辺の空間とが連通部により連通した状態となることで、逃げ部内にエアーが閉じ込められるといった現象を回避することが可能となる。
【００１１】
【発明の実施の形態】
以下、固体撮像素子を用いた半導体パッケージとその製造方法に適用した場合の本発明の実施の形態につき、図面を参照しつつ詳細に説明する。
【００１２】
先ず、本発明の半導体パッケージを説明するにあたって、そのパッケージ製造に用いられるパッケージ本体の構造につき、図１を用いて説明する。なお、図１において、（Ａ）はパッケージ本体の平面図、（Ｂ）はそのＸ’−Ｘ’断面図を示している。
【００１３】
図示のように、パッケージ本体１１は、例えばエポキシ系等の熱硬化性樹脂を用いてモールド成形されたもので、全体として断面略凹状に形成されている。パッケージ本体１１の凹部底面１２には素子搭載部（ダイアタッチ部）１３が形成されている。この素子搭載部１３は、そこに搭載される固体撮像素子の外形に合わせて平面視矩形状に形成されている。また素子搭載部１３は、パッケージ本体１１の凹部底面１２から突出する状態で形成され、かつその外形寸法が固体撮像素子の外形寸法（チップサイズ）よりも小さく設定されている。この理由は、先の従来技術で述べたとおりである。この素子搭載部１３は、凹部底面１２を基準として、例えば０．０３〜０．１ｍｍの突出寸法をもって形成されている。
【００１４】
また、パッケージ本体１１の凹部内には、素子搭載部１３の両サイドに位置してワイヤボンディングのための段部１４が設けられている。さらに、素子搭載部１３上には、その上面１５中央部を凹状に凹ませたかたちで逃げ部１６が形成されている。この逃げ部６を設ける理由は、先の従来技術で述べたとおりである。逃げ部１６の中央部には、モールド成形時のエジェクトピン跡１７が形成されている。
【００１５】
さらに、パッケージ本体１１の凹部内には、２つの切り欠き部１８が設けられている。これらの切り欠き部１８は、本発明における連通部を構成するものである。各々の切り欠き部１８は、素子搭載部１３の周縁部においてその上面１５を一部切り欠くかたちで形成されている。また、各々の切り欠き部１８は、素子搭載部３の短辺側中央部に位置して形成されている。さらに、各々の切り欠き部１８は、例えば幅０．２〜１．０ｍｍ、深さ０．０３〜０．１ｍｍ（素子搭載部１３の突出寸法と同一）の寸法をもって形成されている。こうした切り欠き部１８は、生産性等を考慮すると、モールド成形時にパッケージ本体１１と一体に形成されることが望ましいが、モールド成形後に機械加工によって形成しても構わない。
【００１６】
このような構造をなすパッケージ本体１１を用いて半導体パッケージを製造する場合は、図２に示すように、パッケージ本体１１の素子搭載部１３上にダイボンド剤１９を塗布する。ダイボンド剤１９としては、銀ペースト等を用いることができる。また、塗布方式としては、ディスペンス方式、スタンピング方式等を用いることができる。
【００１７】
このとき、ダイボンド剤１９が切り欠き部１８に流れ込まないよう、例えば図１（Ａ）に示すように素子搭載部１３の上面１５四隅（コーナー部）Ｐ１〜Ｐ４にそれぞれ適量ずつダイボンド剤１９を塗布するものとする。ただし、ダイボンド剤１９の塗布位置は上記Ｐ１〜Ｐ４に限定されるものではない。
【００１８】
こうしてダイボンド剤１９を塗布したら、これに続いて、図２に示すように固体撮像素子２０をパッケージ本体１１の凹部内に進出させて素子搭載部３の上に載せ、そのまま所定の圧力で押し付ける。これにより、固体撮像素子２０が素子搭載部３上でパッケージ本体１１に仮固定された状態となる。
【００１９】
このように固体撮像素子２０を仮固定することにより、図３（Ａ），（Ｂ）に示すように、素子搭載部１３上でダイボンド剤１９が固体撮像素子２０に押し潰されて拡がった状態となる。この状態においては、先述のように素子搭載部１３に形成された逃げ部１６の上方が固体撮像素子２０によって塞がれるものの、逃げ部１６内の空間と素子搭載部１３周辺の空間とが図中矢印で示すように切り欠き部１８を介して連通した状態となる。
【００２０】
このように逃げ部１６内の空間と素子搭載部１３周辺の空間とを連通させることにより、固体撮像素子２０の搭載によって逃げ部１６内にエアーが閉じ込められるといった現象を回避することができる。したがって、その後、ダイボンド剤１９を硬化させるべく熱キュア（固体撮像素子２０の本固定）を行っても、逃げ部１６内でエアーが膨張して固体撮像素子２０が押し上げられることがない。これにより、固体撮像素子２０の姿勢に傾き等を生じさせることなく、パッケージ本体１の素子搭載部３に高精度に固体撮像素子２０を搭載することが可能となる。
【００２１】
ちなみに、ダイボンド工程を終了した後は、固体撮像素子２０とインナーリードを金線等によって電気的に接続するワイヤボンディング工程、パッケージ本体１１の上端面に透明ガラス等のリッドを接合して固体撮像素子１１を気密状態に封止する気密封止工程、アウターリードを所定の形状に曲げ加工するリード成形工程等を経て半導体パッケージが完成する。
【００２２】
なお、上記実施形態においては、素子搭載部１３に２つの切り欠き部１８を設けるものとしたが、本発明はこれに限らず、例えば図４に示すように素子搭載部１３に４つの切り欠き部１８を設けるようにするなど、その形成個数は任意に変更可能（一つでも可）であり、またその切り欠き形状や寸法についても任意に変更可能である。ただし、切り欠き部１８の形成位置については、上述のようにダイボンド剤１９が固体撮像素子２０に押し潰されて拡がったときに、逃げ部１６内の空間と素子搭載部３周辺の空間とを連通し得る条件で設定する必要がある。
【００２３】
また本発明は、固体撮像素子を用いた半導体パッケージやその製造方法への適用に限らず、例えば、記憶素子や演算素子など、他の半導体素子を用いた半導体パッケージやその製造方法にも広く適用し得るものである。その場合、気密封止に用いられるリッドとしては、ガラスなどの透明基板でなくても構わない。
【００２４】
【発明の効果】
以上説明したように本発明によれば、パッケージ本体の素子搭載部に半導体素子を搭載するにあたって、逃げ部内でのエアーの閉じ込み現象を回避することができるため、半導体素子の姿勢に傾き等を生じさせることなく、素子搭載部に高精度に半導体素子を搭載することが可能となる。これにより、ダイボンド工程での歩留まりを向上させることが可能となる。また、ダイボンド工程での処理条件（ダイボンド剤の塗布量、塗布位置等）を厳密に管理しなくても、エアーの閉じ込み現象を回避できるため、プロセス条件の範囲拡大並びに量産プロセスの安定化を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージにおいて、パッケージ本体の構造を説明する図である。
【図２】パッケージ本体に対するダイボンド剤の塗布状態を説明する図である。
【図３】パッケージ本体に対する素子搭載状態を説明する図である。
【図４】本発明に係る半導体パッケージにおいて、パッケージ本体の他の構造例を示す平面図である。
【図５】従来の半導体パッケージにおけるパッケージ本体の構造を説明する図である。
【図６】従来の課題を説明する図である。
【符号の説明】
１１…パッケージ本体、１３…素子搭載部、１６…逃げ部、１８…切り欠き部、１９…ダイボンド剤、２０…固体撮像素子
【図１】
0004296685.tif 000002
【図２】
0004296685.tif 000003
【図３】
0004296685.tif 000004
【図４】
0004296685.tif 000005
【図５】
0004296685.tif 000006
【図６】
0004296685.tif 000007