(57)【特許請求の範囲】
【請求項１】
光が通過できる絶縁領域（ＩＲ）と、
第１導電型の基板領域と、
前記基板内側の前記ＩＲの下に形成され、前記基板領域と第１表面によって境界を画されるた第２導電型のウェル領域と、
前記ＩＲを内部領域と外部領域とに分け且つ前記第１表面に交差する位置に形成され、前記第２導電型に高濃度にドープされた領域（ＨＤＲ）と
を備えるフォトダイオード。
【請求項２】
高濃度にドープされた前記領域がガード・リングである請求項１に記載のフォトダイオード。
【請求項３】
アクティブ画素センサ・アレイであって、
請求項１に記載のフォトダイオード、および、それらのフォトダイオードを初期化するためのリセット回路を含む、露光に電気的に応答する光電池と、
前記フォトダイオードへ結合された、検出された光の電気信号表現を読み取るための読出し回路と
を備えるセンサ・アレイ。
【請求項４】
アクティブ画素センサ・アレイであって、請求項１記載のフォトダイオードを複数含んでいるセンサ・アレイ。
【請求項５】
制御デバイスと、
請求項１記載のフォトダイオードを複数含み、前記制御デバイスに結合されたアクティブ画素センサ・アレイと、
前記制御デバイスおよび前記アクティブ画素センサ・アレイに結合された後処理デバイスと
を備える結像デバイス。
【発明の詳細な説明】
【０００１】
（発明の背景）
（１）発明の分野
本発明は一般的に光検出半導体構造に関する。さらに詳細には、本発明は、現在の最先端技術による相補型金属酸化膜半導体（ＣＭＯＳ）製作過程を用いて作成されたフォトダイオードに関する。
【０００２】
（２）背景情報
結像システムの重要構成要素は、捕捉されるべき画像を持つ対象から発する可視光線の入射光子を検出するために用いられるデバイスであるフォトダイオード検出器である。フォトダイオードは、その透明な酸化物絶縁層を介して、Ｐ−Ｎ接合を含むシリコン領域に進行する入射光に露出される。Ｐ−Ｎ接合ダイオードが逆バイアスされると、空乏領域が形成され、透明な酸化物絶縁層に入射する可視光の入射光子に応答して空乏領域の内外両方に正孔対が生成される。光生成された正孔対は、拡散およびドリフト・メカニズムによって移動され、空乏領域において収集され、それによって、フォトダイオードが露出されている画像の部分を表す光電流を誘起する。
【０００３】
フォトダイオードの感度に貢献する重要な要因は、できるだけ多くの入射光子を捕捉する能力である。フォトダイオードの感度は、部分的に、フォトダイオードが闇の中に在る場合にフォトダイオードに誘起される逆バイアス・ダイオードリーク電流、すなわち、光によって誘起された電流でない電流である暗電流によって影響される。明確には、暗電流は、透明絶縁層と空乏領域との間の界面において生成される。暗電流は、光へのフォトダイオード露出に応答して生成される信号にノイズを引き起こす。過度の暗電流によって、読出しダイナミック・レンジが減少することもあり得る。暗電流を最小化し、それによって、検出される信号内のノイズを減少させ、読出しダイナミック・レンジを保存する努力がなされている。
【０００４】
フォトダイオードの空乏層と透明な絶縁領域との間の界面における暗電流生成量を減少することが望ましい。
【０００５】
（発明の概要）
フォトダイオードが提供される。このフォトダイオードは、光が通過できる絶縁領域（ＩＲ）を含む。さらに、フォトダイオードは、第１導電型の基板領域と第２導電型のウェル領域も含む。ウェルは、基板内のＩＲの下に形成される。ウェルは第１表面によって基板と境界を画される。さらに、フォトダイオードは、第２導電型の高濃度にドープされた領域（ＨＤＲ）を含む。ＨＤＲは、ＩＲ内の第１の位置に形成される。第１表面は、実質的に第１位置でＨＤＲと交差する。
【０００６】
本発明の特徴、態様、および、利点は、以下の詳細な記述、添付請求の範囲、および、次に示す添付図面によって一層十分に明白になるはずである。
【０００７】
（詳細な説明）
以下の記述において、本発明の完全な理解を提供するために、多くの具体的な詳細が記述されている。ただし、当業者は、本発明が、これら特定の詳細にかかわることなしに実施可能であることを理解するはずである。場合によっては、よく知られた回路、構造、および、技法は、本発明を不必要に不明瞭にしないために詳細には示されていない。
【０００８】
図１は、ダイオード光受容体（以下、「フォトダイオード」と称する）１００の断面図を示す。フォトダイオード１００は半導体基板１０４を含む。基板１０４は、その中に形成されたＮウェル領域１０６を有する。さらに、フォトダイオード１００は、浅いトレンチ絶縁（ＳＴＩ）領域１０２を有する。基板１０４とウェル１０６の間に形成されたＰ−Ｎ接合が逆バイアスされると、Ｐ基板１０４からＮウェル１０６の境界を画する表面１１６の近傍に空乏領域１１４が形成される。
【０００９】
暗電流は、ＳＴＩと空乏領域１１４の間の界面において特に生成される。ＳＴＩ１０２はＮウェル１０６より広いので、空乏領域１１４とＳＴＩ１０２の間の界面１２４はＳＴＩ１０２の底表面１１８に形成される。電子・正孔対の生成／再結合がＳＴＩの底表面１１８で増加することが発見された。ＳＴＩの底表面１１８における生成／再結合の増加は、ＳＴＩをエッチングする工程によってトレンチの底表面に生じた損傷部分に起因すると信じられる。この種の工程は浅いトレンチを得るために実施される。エッチング工程が実施された後で、残留物、特に炭素がトレンチの底部に残される。
【００１０】
図２は、本発明に従って高濃度にドープされた領域２２０を有するフォトダイオード２００の一実施形態の断面図を示す。フォトダイオード２００は、たとえばマイクロプロセッサを作成するように設計された工程のような、最新シリコンＣＭＯＳ作成工程によって作成可能なＣＭＯＳ画像・センサの一部分でよい。さらに、ＣＭＯＳ画像・センサは、当技術分野で知られているＣＭＯＳアクティブ画素センサ・アレイの一部分でもよい。さらに、ＣＭＯＳアクティブ画素センサ・アレイは、たとえばデジタル・カメラまたはビデオ・デバイスとしての結像システムに関連して使用可能である。
【００１１】
フォトダイオード２００は、図１のフォトダイオード実施形態とほぼ同様に、第１導電型であり、シリコン基板内に形成されたウェル領域２０６を有するシリコン基板領域２０４を含む。ウェル領域は第２導電型である。ここに示す本発明の一実施形態において、基板領域２０４はＰタイプ・シリコン基板を含み、ウェル領域２０６はＮタイプ・シリコン・ウェルを含む。ここに示す本発明の一実施形態は、Ｎタイプの基板とＰタイプのウェルを用いて充分に実現可能であることを理解されたい。本発明に従うフォトダイオードの一実施形態において、ウェル２０６は基板２０４のイオン注入（インプランテーション）またはウェルを作成するためのよく知られた他の工程によって形成可能である。
【００１２】
フォトダイオード２００は、さらに、Ｎウェル２０６の上面に形成された電気絶縁領域（誘電体）２０２を含む。この誘電体領域は光に対して透明であり、光はこの領域を通過可能である。誘電体領域２０２は、基板の上面に浅いトレンチをエッチングすることによって形成される。次に、浅いトレンチは酸化物（Ｓｉ０2）で充填され、それによって、浅いトレンチ絶縁（ＳＴＩ）領域を形成する（水平方向に対して鋭角を形成する斜線で示す）。浅いトレンチおよびこれらのトレンチを作成する工程は当業者にはよく知られている。
【００１３】
浅いトレンチの幅（水平の方向）は、Ｎウェル２０６の幅（水平の方向）より大きく、したがって、Ｎウェル領域２０６はトレンチによって覆われる。Ｎウェル２０６は、Ｐ基板２０４からＮウェル２０６の境界を画する（分離する）Ｎウェル表面２１６によって区画される。ＮウェルおよびＰ基板が逆バイアスされると、Ｐ−Ｎ接合を横断して、その近くにダイオード空乏領域が形成される。さらに明確には、ダイオードの空乏領域は、基板２０４からＮウェル２０６の境界を画する表面２１６（第１表面）を横断して、その近辺に形成される。正しい逆バイアス電圧をフォトダイオードに印加した後で、透過光のＳＴＩへの入射に応答してダイオード空乏領域２１４に光電流が誘起される。
【００１４】
ここに示す本発明のフォトダイオード２００の一実施形態は、同様に、ＳＴＩ２０２内に形成された高濃度にドープされた領域（ＨＤＲ）（今後「ガード・リング（保護環）と称する」）２２０を含む。ＨＤＲ２２０は第２の導電型Ｎであり、高濃度にドーピングされているので、ＨＤＲ２２０はＮ＋である。ガード・リング２２０の形状は、内部領域２０３と外部領域２０５との２つの領域に分ける任意の閉ループ型形状である。本発明の一実施形態において、ＳＴＩ２０２は矩形であり、内部領域２０３は矩形であり、ガード・リング２２０は、あとで説明する図５に示すように環状矩形である。
【００１５】
本発明のフォトダイオード２００の一実施形態において、ガード・リング２２０は、点線２２２によって画定される第１の位置およびその周りにあるＳＴＩ２０２の部分をエッチングすることによって、ＳＴＩ２０２内に形成される。ガード・リング２２０はエッチングされた部分に形成される。次に、ガード・リング２２０には、高濃度にドープされたガード・リング２２０を得るために、イオン・インプランテーション工程が適用される。第１の位置２２２は、ガード・リング２２０がＳＴＩ２０２内に形成されなかった場合には、基板２０４からＮウェル２０６の境界を画する表面２１６がＳＴＩ２０２の底部表面２１８と交差する位置である。したがって、ガード・リング２２０は、表面２１６が第１の位置に実質的に近接した位置においてガード・リングの底表面と合する（交差する）ように形成される。ガード・リング２２０は、表面２１６が、ガード・リング上の中央位置においてガード・リングの底部表面と交差するように、ＳＴＩ２０２内に形成されることが好ましい。
【００１６】
第１の位置にＮ＋ドープされたガード・リング２２０が存在する場合には、これによって空乏領域２１４は、ＳＴＩ２０２の底部表面２１８と対面して位置する外部領域２０５の内側表面２２８において、ＳＴＩ２０２と界面を形成する。したがって、ガード・リング２２０は、空乏領域２１４をＳＴＩ２０２に接触させる形状となる。側面２２８の方がクリーンであるので（たとえば、側面はＳＴＩの底部表面２１８よりもシリコンの損傷および残留物が少ない）、空乏領域２１４をＳＴＩ２０２の側面２２８上で終端する方が、空乏領域２１４を底部表面２１８上で終端するよりも好ましい。空乏領域２１４と表面２２８との間のよりクリーンな方の界面部分は、正孔の生成／再結合を少なくし、空乏領域とＳＴＩとの界面における電子を少なくし、ひいては、暗電流の生成を少なくする。さらに、側面２２８における接触部分２２４の面積はガード・リング２２０のドーピングに反比例するので、ガード・リング２２０は、空乏領域２１４とＳＴＩとの間の接触面積を空乏領域２１４がＳＴＩの底表面２１８と交差する場合よりも小さくする。
【００１７】
ガード・リング２２０は、ＳＴＩの側面２２８に向かってＳＴＩの底部から遠ざかるように空乏領域を移動させる。ｐウェル・ドーピングを逆行させることにより、すなわち、ｐドーピングは表面に近い方が一層濃厚であるので、ガード・リング２２０は空乏領域とＳＴＩとの間の接触面積を減少させる。したがって、ガード・リング２２０は、本発明に従ったフォトダイオードの一実施形態における暗電流の減少に貢献する。
【００１８】
図３ａおよび３ｂは、本発明に従ったガード・リングの幅が異なるフォトダイオードの一実施形態の部分的断面図である。図３ａに示す実施形態のガード・リンク幅３５０は図３ｂに示す実施形態のガード・リング幅３５２より小さい。空乏領域３１４とＳＴＩの側面３２８との間の界面は、幅３５０の狭い方のガード・リング（図３ａ）の場合の方が、幅３５２の大きいガード・リング（図３ｂ）の場合の方よりも大きい。したがって、ガード・リングの幅が広ければ広い程、ＳＴＩとの空乏領域の界面の面積は一層小さく、その界面の周辺で生成される暗電流も小さくなる。
【００１９】
ＳＴＩの側面３２８における界面が小さくなるので、ガード・リングは広い方が好ましいが、ガード・リングが広ければ広い程、光感知面積、すなわち、ＳＴＩの内部領域３０３が小さくなる。したがって、ガード・リングが広ければ広い程、光感知面積が小さくなるので、当該ダイオードの感度は低下する。したがって、あらゆる所与の工程に関して、フォトダイオードの感度と暗電流を考慮して最適値が決定可能である。
【００２０】
図４ａおよび４ｂは、本発明に従ったフォトダイオードの第１および第２実施形態を示す。図４ａの実施形態のガード・リングは、上述の実施形態のガード・リングと実質的に類似する。図４ｂの実施形態は、内部４０５と外部４０３を区間する部分４０７を有する。ただし、高濃度にＮ＋ドープされたガード・リングの代りに、領域４０３と４０５との間にゲート酸化物ガード・リング４５５が形成される。それぞれ内外領域４０５と４０３との間のＳＴＩ領域を覆って薄い酸化物４６１の上にポリシリコン・ゲート４５３の層が形成される。ポリシリコンの層は、ケイ素化合物化され、接地される。ゲート電圧が０ボルトである場合には、Ｎウェル内のシリコン界面は反転され、作動中のウェル電圧は正であることに注意されたい。空乏領域は高品質のゲート−酸化物領域上で終端される。ゲート−酸化物領域は、良好なＭＯＳＦＥＴ動作を満足させるに充分な高品質である。
【００２１】
図５ａは、金属接点５６０を有する本発明に従ったフォトダイオードの一実施形態の断面図である。Ｎ＋領域が導電性であるので、Ｎ＋ガード・リングもフォトダイオードのウェルに対して抵抗接点の役割を果たす。ガード・リング５２０の上面上のシリサイド化領域５６２も同様に導電性であり、一般に、フォトダイオードにバイアスをかける金属接点５６０に結合される。金属接点５６０は、後で図６に示すように、画素ノード６１８に結合される。
【００２２】
図５ｂは、図５に示す本発明に従ったＣＭＯＳフォトダイオードの典型的なレイアウトを示す。ガード・リング５２０は、フォトダイオードの内側感光性部分５０３を囲む。Ｎウェルは、点線５１２によって限定された部分を含む。金属接点５６０は、本発明に従ってフォトダイオードにバイアスをかけるために、Ｎ＋ガード・リング５２０に接触する。
【００２３】
図６は、本発明に従ってフォトダイオード６０２の一実施形態を含むアクティブ画素センサ・セル回路６００を備えた、たとえばデジタル・カメラまたはビデオ・デバイスのような結像システム６０３の可能な具体化例を示す。アクティブ画素センサ・セルは、ＣＭＯＳアクティブ画素センサ・アレイ６０５に含まれてもよい。結像システム６０３は、アレイ６０５に結合された制御装置６０７およびアレイと制御デバイス６０７の両方に結合された後処理デバイス６０９を含むこともできる。
【００２４】
アクティブ画素センサ・セル６００は、リセット・トランジスタ６１４およびソース・ホロワ・デバイス６１６を含む。リセット・トランジスタ６１４は、画素ノード６１８を所定電圧に選択的にリセットする。列スイッチ・トランジスタ６２２に対して読出し信号がアサートされた場合、ソース・ホロワ６１６は、画素ノード６１８の電圧に関連した電圧を画像捕捉システム（図示せず）に供給する。入射光は、ダイオードの空乏領域において光生成された電子の収集による電圧降下を画素ノード６１８に起こさせる。既に説明済みのガード・リングによって暗電流が実質的に低下するので、上記ガード・リングを含む本発明に従ったフォトダイオード６０２は、暗電流の負の効果を最小限化する。
【００２５】
以上の明細書においては、特定の実施形態を参照して本発明について記述した。ただし、添付請求の範囲に記載された本発明のさらに広い趣旨および範囲から逸脱することなしに、種々の修正および改変が可能であることは明白なはずである。したがって、明細書および図面は限定的でなく例示的であることを意味するものと見なされる。したがって、本発明の範囲は添付請求の範囲によってのみ限定されるべきである。
【図面の簡単な説明】
【図１】  本発明に従ったフォトダイオードの一実施形態の断面図である。
【図２】  本発明に従ったガード・リング付きフォトダイオードの一実施形態の断面図である。
【図３】  それぞれ幅の異なるガード・リングを備えた本発明に従うフォトダイオードの２つの実施形態の断面図である。
【図４】  本発明に従ったフォトダイオードの第１および第２の実施形態を示す図である。
【図５】  結合された金属接点を備えた本発明に従ったフォトダイオードの一実施形態の断面図（ａ）と典型的レイアウトを示す図（ｂ）である。
【図６】  本発明に従ったフォトダイオードの一実施形態を含む光電池回路の可能な実施を示す図である。
【図１】
0004309574.tif 000002
【図２】
0004309574.tif 000003
【図３】
0004309574.tif 000004
【図４】
0004309574.tif 000005
【図５】
0004309574.tif 000006
【図６】
0004309574.tif 000007