(57)【特許請求の範囲】
【請求項１】
制御ユニット、複数のサーボアンプおよび複数の入出力ユニットを含む構成機器を有し、これらの構成機器が通信可能に接続されている駆動制御システムにおいて、
前記複数のサーボアンプおよび前記複数の入出力ユニットは、複数のグループにグループ分けされ、前記各グループには個別のチャンネルが割り付けられており、
前記各サーボアンプは、当該サーボアンプに割り付けられたチャンネルを指定するチャンネル指定値を含むチャンネル内通信パケットを記憶するチャンネル内通信メモリを持ち、
前記制御ユニットは、チャンネル指定値毎にチャンネル内通信パケットを記憶する複数のチャンネル内通信メモリを持ち、
前記制御ユニットは、一定周期で、全ての構成機器が同期クロックを生成するために使用する同期パケットを全ての構成機器に送信し、
前記各サーボアンプは、前記制御ユニットが同期パケットを送信した後の各チャンネルに割り当てられたチャンネル内通信時間領域において、チャンネル指定値およびデータを含むチャンネル内通信パケットを全ての構成機器に送信し、
前記各サーボアンプは、チャンネル内通信パケット中に含まれるチャンネル指定値と当該サーボアンプに設定されているチャンネル設定値とを照合して受信の可否を判断し、当該サーボアンプに割り付けられたチャンネルを指定するチャンネル指定値が含まれているチャンネル内通信パケットのデータを前記チャンネル内通信メモリに書き込み、
前記制御ユニットは、チャンネル指定値毎にチャンネル内通信パケットを前記複数のチャンネル内通信メモリに書き込み、
前記各サーボアンプは、当該サーボアンプに割り付けられたチャンネル内の他の前記サーボアンプとデータを共有し、
前記制御ユニットは、前記各チャンネル毎に前記各サーボアンプとデータを共有することを特徴とする駆動制御システム。
【請求項２】
前記制御ユニット、前記各サーボアンプおよび前記各入出力ユニットは、全送信通信メモリを持ち、
前記各サーボアンプおよび／または前記各入出力ユニットは、チャンネル内通信時間領域の後の全送信通信時間領域において、前回データおよび書き換えデータを含む全送信通信パケットを全ての構成機器に送信し、
前記制御ユニット、前記各サーボアンプおよび前記各入出力ユニットは、受信した前回データと現状の前記全送信通信メモリ内のデータとを比較し、一致していれば前記全送信通信メモリ内のデータを書き換え、一致していない場合には前記全送信通信メモリへの書き込みを取り止めることを特徴とする請求の範囲第１項記載の駆動制御システム。
【請求項３】
前記制御ユニット、前記各サーボアンプおよび前記各入出力ユニットは、通信パケットに冗長コードを送受信のバッファの大きさにあったデータ量毎に付加し、
前記制御ユニット、前記各サーボアンプおよび前記各入出力ユニットは、送受信のバッファの大きさにあったデータ量毎に前記冗長コードに基づいて通信異常を検出し、異常があればメモリへの書き込みを取り止めることを特徴とする請求の範囲第１項記載の駆動制御システム。
【請求項４】
同期パケットに続く各通信パケットの待機時間を優先順位に応じて短くし、待機時間内に優先順位の高い構成機器が送信開始した場合には受信を開始し、受信完了後、指定の待機時間経過後に他の構成機器が送信を開始していない場合には、送信を開始することを特徴とする請求の範囲第１項記載の駆動制御システム。
【請求項５】
制御ユニット、複数のサーボアンプおよび複数の入出力ユニットを含む構成機器を有し、これらの構成機器が通信可能に接続されている駆動制御システムにおいて、
各構成機器にメモリが設けられ、構成機器間で同期し、任意の構成機器間でメモリデータの転送を行う通信手段を有し、任意の構成機器間でデータを共有し、
前記各サーボアンプは回生トランジスタにより選択的に導通状態となる回生抵抗器を有し、各軸の回生負荷率データと、回生トランジスタ状態データ、母線電圧データを各サーボアンプで共有し、これらデータより分かる回生負荷率データが最も小さいサーボアンプの回生トランジスタをオンさせる制御を行うことを特徴とする駆動制御システム。
【発明の詳細な説明】
技術分野
この発明は、駆動制御システムに関し、特に、工作機械、産業機械等において、複数のサーボモータや主軸モータを駆動制御する駆動制御システムに関するものである。
背景技術
工作機械、産業機械等において、複数のサーボモータや主軸モータを駆動制御する駆動制御システムとして、日本国特許庁公開特許公報（特開平３−２４５２０４号）や日本国特許庁公開特許公報（特開平４−２９０１０２号）に示されているようものがある。
第１６図は、上述の公開特許公報に示されているような従来の駆動制御システムの概要を示している。この駆動制御システムは、一つの制御ユニット５００と、複数個のサーボアンプあるいは主軸アンプ（以後、サーボアンプと総称）５１０と、複数個のリモート入出力（リモートＩＯ）ユニット５２０を有しており、上位機器である制御ユニット（マスタ）５００に対してＣＰＵ付きの各サーボアンプ（スレーブ）５１０と各入出力ユニット５２０が通信線６００、６０１によって双方向に通信可能に接続されている。
制御ユニット５００は、ＣＰＵ（Ｍ／ＣＰＵ）５０１と、サーボアンプ用のシリアル通信インターフェース５０２と、入出力ユニット用のシリアル通信インターフェース５０３とを有している。サーボアンプ用のシリアル通信インターフェース５０２と入出力ユニット用のシリアル通信インターフェース５０３は、それぞれ、送信用メモリ５０２ａ、５０３ａと、受信用メモリ５０２ｂ、５０３ｂを内蔵している。
サーボアンプ５１０は、それぞれ、ＣＰＵ（Ｓ／ＣＰＵ）５１１と、モータ駆動回路（Ｍ／Ｄ）５１２と、制御ユニット５００との通信のためのシリアル通信インターフェース５１３とを有し、サーボモータ５３０を接続されている。シリアル通信インターフェース５１３は、シリアル通信インターフェース５０２と同等のシリアル通信インターフェースであり、送信用メモリ５１３ａと、受信用メモリ５１３ｂを有している。
制御ユニット５００のＣＰＵ５０１は、シリアル通信インターフェース５０２を介してサーボアンプ５１０に指令データやパラメータ等をシリアル通信によって送信し、サーボアンプ５１０のＣＰＵ５１１が、送信されてきた指令データやパラメータをシリアル通信インターフェース５１３を介して受信し、モータ駆動回路５１２を用いてサーボモータ５３０を駆動制御する。
リモート入出力ユニット５２０は、それぞれ、デジタル入力インタフェース部（ＤＩ）５２１と、デジタル出力インタフェース部（ＤＯ）５２２と、制御ユニット５００との通信のためのシリアル通信インターフェース５２３とを有している。シリアル通信インターフェース５２３は、シリアル通信インターフェース５０３と同等のシリアル通信インターフェースであり、送信用メモリ５２３ａと、受信用メモリ５２３ｂを有している。
リモート入出力ユニット５２０は、デジタル入力インタフェース部５２１の状態をシリアル通信インターフェース５２３を介して制御ユニット５００へデータ送信し、制御ユニット５００が送信したデジタル出力データをシリアル通信インターフェース５２３を介して受信し、デジタル出力インタフェース部５２２からデジタル出力する。
第１７図は、上述のような駆動制御システムで使用されるシリアル通信インターフェースの従来例を示している。送信メモリ７００と受信メモリ７０１は、デュアルポートラムにより構成され、一方において外部アドレスバス７０２と外部データバス７０３に接続されている。ＣＰＵ５０１（５１１）は外部バスインタフェース部７０４から送信メモリ７００に送信データを書き込む。
シリアル通信インターフェースにおける送信機能は、同期クロック生成部７０５からの送信起動信号によって送受信制御部７０６を起動することにより、開始される。送受信制御部７０６は、送受信制御レジスタ設定部７０７に設定された送信アドレス設定値、送信データ長設定値を送信アドレスカウンタ７０８に書き込み、ここで、順次カウントアップした送信アドレスをアドレスデコーダ７０９に伝達することにより、送信メモリ７００のデータを送信レジスタ７１０に送り込み、送信を行う。また、冗長コード生成部７１１では、同様の送信データから冗長コードを生成し、最後の送信データを送信した後、冗長コードを送信レジスタ７１０に送り込み、送信する。
受信機能は、受信レジスタ７１２が受信したデータを開始フラグ検出部７１３に転送し、ここで、受信データに開始フラグを検出したことにより発生する起動信号によって送受信制御部７０６を起動することにより、開始される。送受信制御部７０６は、送受信制御レジスタ設定部７０７内の受信アドレス設定値を受信アドレスカウンタ７１４に書き込み、１データを受信毎にカウントアップする。カウントアップした受信アドレスをアドレスデコーダ７０９に伝達することにより、受信メモリ７０１に受信データを書き込む。
通信異常検出部７１５は、受信データの最後に付加されている冗長コードと受信データから生成した冗長コードを比較することにより、受信が正常に完了したかを検出する。検出結果は送受信制御レジスタ設定部７０７の通信異常ステータスに書き込まれる。ＣＰＵ５０１（５１１）は、この通信異常ステータスを読み込み、正常であれば、制御に使用し、異常が発生している場合には受信データを破棄する。
第１８図は、従来の駆動制御システムにおける通信タイミングを示しており、第１９図は、通信データの概要を示している。なお、第１９図において、（ａ）は制御ユニット５００よりサーボアンプ５１０へ送信する通信データを、（ｂ）はサーボアンプ５１０より制御ユニット５００へ送信する通信データを、（ｃ）は制御ユニット５００よりリモート入出力ユニット５２０へ送信する通信データを、（ｄ）はリモート入出力ユニット５２０より制御ユニット５００へ送信する通信データをそれぞれ示している。
制御ユニット５００はサーボアンプ５１０およびリモート入出力ユニット５２０にクロックＴ１に同期して同時にデータを送信する。第１９図（ａ）および第１９図（ｃ）に示されているように、制御ユニット５００がサーボアンプ５１０に送信するデータとリモート入出力ユニット５２０に送信するデータには同期コードが含まれており、サーボアンプ５１０、リモート入出力ユニット５２０は、受信データから同期コードを検出し、制御ユニット５００内のクロックＴ１に同期したクロックを生成する。
サーボアンプ５１０は、このクロックを分割し、第１８図に、符合Ｓ１〜Ｓ５で示されている予め決められたタイミングで、第１９図（ｂ）に示されているようなデータを制御ユニット５００に送信する。リモート入出力ユニット５２０も、同様に、第１８図に、符合Ｒ１〜Ｒ７で示されている予め決められたタイミングで、第１９図（ｄ）に示されているようなデータを制御ユニット５００に送信する。
制御ユニット５００がサーボアンプ５１０へ送信する指令データは全サーボアンプ５１０に送信され、サーボアンプ５１０が取り込んだフィードバックデータは、各サーボアンプ５１０から制御ユニット５００に個別に転送され、制御ユニット５００が一括管理する。同様に、各リモート入出力ユニット５２０の入力データも、制御ユニット５００へ転送され、制御ユニット５００が一括管理する。
第１６図に示されている制御ユニット５００のサーボアンプ用の送信メモリ５０２ａ、受信メモリ５０２ｂ内のデータＴＳ１、ＴＳ２〜ＴＳｎ、ＲＳ１、ＲＳ２〜ＲＳｎは、送受信データの共有関係を示しており、制御ユニット５００が全サーボアンプ５１０の送受信データを一括管理している。これに対して、各サーボアンプ５１０では管理するデータは自機のものだけで、各サーボアンプ５１０が管理するデータがそれぞれ異なっていることが分かる。また、制御ユニット５００のリモート入出力ユニット用の送信メモリ５０３ａ、受信メモリ５０３ｂ内のデータＤＯ１、ＤＯ２〜ＤＯｎ、ＤＩ１、ＤＩ２〜ＤＩｎは、送受信データの共有関係を示しており、制御ユニット５００が全リモート入出力ユニット５２０の送受信データを一括管理しているが、各入出力ユニット５２０が管理する送受信データも、同様に、各ユニット間で異なっている。
上述した従来の駆動制御システムでは、サーボアンプ５１０およびリモート入出力ユニット５２０の送受信データを制御ユニット５００が一括管理するが、サーボアンプ５１０が管理するデータは自機のものだけであるから、サーボアンプ５１０間では、相互のフィードバック状態が分からないという問題点がある。
また、リモート入出力ユニット５２０とサーボアンプ５１０とで通信システムが分離されているため、サーボアンプ５１０からリモート入出力ユニット５２０の状態を直接的に読めない、またフィードバックデータ等を出力することができない。
従来の駆動制御システムでは、送信タイミングが、第１８図に示されているように、時分割で管理されているため、転送するデータ量が少量であったりすると、伝送経路に空き時間が発生し、通信効率が悪く、しかも、割り当てられた時間を超える通信時間が発生するデータ量は転送できないという問題がある。また、送信タイミングが、接続する軸数による時分割数で制限されるという問題があり、送信タイミングが時分割されているため、送信タイミングの変更ができず、決められている時分割数以上の個数のサーボアンプを追加するには、通信系統を新規に増設する必要がある。
駆動制御システムでは、リモート入出力ユニット用の通信システムが入出力機能に対して高速に応答することが必要であり、これに対応するため、従来のものでは、一定周期での通信と、入出力状態の変化に関係なく、接続されるリモート全入出力ユニットの全入出力点数分のデータを各周期ごとに送受信する必要があった。これにより、必要以上のデータが通信され、リモート入出力ユニットの総数が少なく制限され、しかも、通信周期（第１８図の通信周期Ｔ１）が長くなり、結果的に、応答性が劣化するという問題がある。
また、送信データの中に、モータ制御に必要な高速データと、パラメータ等の低速データとが混在するため、通信データ量が増大し、１データ当たりの通信時間が増大するため、結果として、時分割数を制限されるという問題が生じる。
また、サーボアンプ５１０間の状態を読むためには、制御ユニットを介して２度のデータ転送が必要であり、これによる遅延時間が発生し、駆動制御システム全体の性能が低下するという問題があり、さらに、制御ユニット５００のＣＰＵ５０１は転送プログラムの処理が必要であり、ＣＰＵ５０１の負担が増大する。
第２０図（ａ）に示されているように、サーボアンプ５１０があるリモート入出力ユニット５２０に出力要求を通信システムを通じて行ったとき、サーボアンプにおけるＤＯ出力のリクエストデータ準備、リクエストデータ送信、マスタ（制御ユニット）における受信処理およびＤＯ出力のリクエストデータ準備、ＤＯの出力リクエストデータ送信、リモート入出力ユニットにおける受信処理と云う一連の処理が必要で、通信周期Ｔ１の略３倍の遅延時間が発生し、応答性が悪くなる。
同様に、入出力ユニット５２０の入力を受けてサーボアンプ５１０がモータを実際に始動させるには、第２０図（ｂ）に示されているように、入出力ユニット５２０におけるＤＩデータの送信、マスタ（制御ユニット）における受信処理および始動信号準備、データ送信、サーボアンプ５１０における始動信号受信と云う一連の処理が必要で、入出力ユニット５２０がＤＩ（始動信号）を入力してから、通信周期Ｔ１の略４倍の遅延時間が発生し、応答性が悪い。
また、駆動制御システムの他の従来例として、上位の制御ユニットを使用せず、複数個のサーボアンプが入力データの一部〜全部を共用し、各サーボアンプが出力信号を出力するような多軸用の駆動制御システムがある。
この駆動制御システムを第２１図〜第２４図を参照して説明する。なお、第２２図〜第２４図は、一つの駆動制御システムであり、配線の図示の複雑化を避けるため、３図に分けてある。
サーボアンプ８００は、第１軸用、第２軸用、第３軸用として３個あり、これらは、ＣＰＵ８０１、モータ駆動回路８０２、デジタル入力インタフェース８０３、デジタル出力インタフェース８０４、速度指令用のアナログ入力インタフェース（Ａ／Ｄ変換器）８０５、位置指令用のパルス列入力インタフェース８０６を有する同一構成になっており、各サーボアンプ８００にロータリエンコーダ付きのサーボモータ８１０が接続されている。
第２１図（ａ）（ｂ）（ｃ）に示されているように、サーボアンプ８００のデジタル入力インタフェース８０３には第１軸用〜第３軸用の全てにおいて機能１〜８の入力信号を割付け、デジタル出力インタフェース８０４については、第１軸用に機能１１〜１８の出力信号を、第２軸用に機能２１〜２４の出力信号を、第３軸用に機能３１〜３２の出力データを割付けるものとする。
上述のように、各サーボアンプ８００の入出力インタフェースに対して入出力信号を割り付けた場合、入出力信号の配線は第２２図に示されているようになる。第２２図に示されているように、機能１〜８の入力信号は中継端子台８２０にてそれぞれ３つに分岐し、第１〜３軸用のサーボアンプ８００に配線する必要があり、多数の配線が必要である。また、機能１１〜１８、機能２１〜２４、機能３１〜３２用の出力信号も各サーボアンプ８００から中継端子台８２０へと配線される。
第１軸用のサーボアンプ８００では、機能１１〜１８用の出力信号を使用するため、デジタル出力インタフェース８０４に余りはなく、第２軸用、第３軸用については、デジタル出力インタフェース８０４に余りが生じている。しかし、出力機能として、第１軸用のサーボアンプ８００に機能１９用の出力信号を追加したくても、追加できない。同様に、入力機能として、機能９用の入力信号を追加したくても、追加できない状況である。
上述のように、従来の駆動制御システムでは、サーボアンプ８００に対する配線が多数となり、結線数の多い配線になり、結線作業、保守作業が煩雑なものになる。また、入力、出力の機能を追加し難く、このため、サーボアンプ８００は予め余分に入出力点数を有する入出力インターフェースを登載しておかなければならない。
第２３図に示されているように、アナログ速度指令信号の配線においては、第１軸〜第３軸用のサーボアンプ８００のそれぞれにアナログ速度指令信号の配線をする必要があると共に、速度指令器８３０には軸数分のアナログ出力インタフェース８３１を設ける必要があり、しかも、同一のアナログ速度指令で各軸のサーボアンプ８００を動作させる場合でも、同様の配線をする必要がある。また、第２３図に示されている配線では、第１軸〜第３軸が同じ指令で同期制御しようとするが、実際に、何らかの原因で、同期制御が不可能になった場合も、各軸で変動を制御できず、同期ずれを起こす虞れがある。
第２４図に示されているように、パルス列位置指令信号の配線においては、第１軸〜第３軸用のサーボアンプ８００のそれぞれにパルス列指令信号の配線をする必要があると共に、位置指令器８４０には軸数分のパルス生成器８４１を接続する必要があり、しかも、同一の位置指令で動作させる場合でも、同様の配線をする必要がある。
この発明は、上述の如き問題点を解消するためになされたもので、上位の制御ユニットのＣＰＵ負担を増大させることがなく、応答性に優れた駆動制御を行え、しかも、伝送効率がよく、高速同期通信の通信データ量を減少でき、データ長も時分割された時間に影響されず任意に決定でき、また、結線数を削減でき、入力、出力の機能追加に対して融通性に富み、同期ずれを生じることなく高度な同期運転ができると共に、任意の同期運転もできる駆動制御システムを提供することを目的としている。
発明の開示
この発明は、制御ユニット、サーボアンプ、主軸アンプ、入出力ユニット等の構成機器を有し、これらの構成機器が通信可能に接続されている駆動制御システムにおいて、各構成機器にメモリが設けられ、構成機器間で同期し、任意の構成機器間でメモリデータの転送を行う通信手段を有し、任意の構成機器間で同時にメモリを共有する駆動制御システムを提供することができる。
したがって、駆動制御システム内でメモリを共有できるので、制御ユニットのメモリの一括管理が不要になり、制御ユニットＣＰＵの負担を増大させることなく、かつ時間の遅延も発生することなく、サーボアンプ間で互いのフィードバック状態が分かり、さらにサーボアンプからも入出力ユニットへの出力要求を直接することができ、入力状態も即座に読めるようになる。
また、この発明は、通信データが、一定周期で通信されて全ての構成機器がこれに同期するクロックを生成するために使用する同期パケットと、同一グループ内でメモリを共有するために用いるチャンネル内通信パケットと、全ての構成機器でメモリを共有するために用いる全送信通信パケットと、パラメータ等の送り先を指定して通信する送り先指定通信パケットとから構成される駆動制御システムを提供することができる。
したがって、伝送路の空き時間を短縮して伝送効率を向上させ、かつ高速同期通信が必要なデータを同期パケットおよびチャンネル内通信パケットに変更し、低速データを送り先指定送信に変更するので、高速同期通信の通信データ量を減少させ、接続する軸数を増加できる。また、データ長も時分割された時間に影響されず任意に決定できる。
また、この発明は、制御ユニットおよびサーボアンプが、各チャンネル毎のチャンネル内通信メモリを持ち、送信機器が、送信データに、チャンネル指定値、アドレス、送信データ長、データを含むチャンネル内通信パケットを全ての構成機器に送信し、受信機器が、通信パケット中に含まれるチャンネル指定値とサーボアンプ毎にパラメータ設定されているチャンネル設定値とを照合して受信の可否を判断し、適合チャンネルの通信パケットのデータを前記チャンネル内通信メモリに書き込む駆動制御システムを提供することができる。
しがって、全送信通信と同じ要領でチャンネル内通信を行え、チャンネルごとにメモリを管理でき、メモリの大きさをチャンネル毎に適正容量に設定できる。
また、この発明は、制御ユニット、サーボアンプおよび入出力ユニットが、全送信通信メモリを持ち、送信機器が、送信元局番、アドレス、送信データ長、変更データ長、前回データ、書き換えデータを含む全送信通信パケットを全ての構成機器に送信し、受信機器が、受信した前回データと現状の前記全送信通信メモリ内のデータとを比較し、一致していれば前記全送信通信メモリ内のデータを書き換え、一致していない場合には前記全送信通信メモリへの書き込みを取り止めることを特徴とする駆動制御システムを提供することができる。
しがって、アドレス指定とデータ長を指定して送信できるので、駆動制御システム構成機器に共通のメモリが管理でき、従来の方式のように一定周期毎に全入出力ユニットの全入力点数分のデータを通信するのではなく、変化した入出力データのみ通信するので、伝送路の効率が向上する。
また、この発明は、送信機器が、通信パケットに冗長コードを送受信のバッファの大きさにあったデータ量毎に付加し、受信機器が、送受信のバッファの大きさにあったデータ量毎に前記冗長コードに基づいて通信異常を検出し、異常があればメモリへの書き込みを取り止める駆動制御システムを提供することができる。
したがって、通信データ内に複数の冗長コードを付加することにより、受信バッファを超えるデータを受信し、その受信データに通信異常が発生しても共有メモリが破壊することを防止できる。
また、この発明は、同期パケットに続く各通信パケットの待機時間を優先順位に応じて短くし、待機時間内に優先順位の高い構成機器が送信開始した場合には受信を開始し、受信完了後、指定の待機時間経過後に他の構成機器が送信を開始していない場合には、送信を開始する駆動制御システムを提供することができる。
したがって、伝送路の空き時間を短縮して伝送効率を向上させ、かつ高速同期通信が必要なデータを同期パケットおよびチャンネル内通信パケットに変更し、低速データを送り先指定送信に変更するので、高速同期通信の通信データ量を減少させ、接続する軸数を増加できる。
また、この発明は、入力データ、出力データ、位置指令、速度指令を書き込まるメモリを各構成機器で共有する駆動制御システムを提供することができる。
したがって、入力データ、出力データ、位置指令、速度指令の信号線の結線を各構成機器に重複して行う必要がなくなる。
また、この発明は、各軸の現在の位置データを同期軸で共有し、当該位置データを参照して同期ずれを防止する制御を行う駆動制御システムを提供することができる。
したがって、位置制御に関する同期ずれを防止して高度な同期運転を行うことができる。
また、この発明は、各軸の現在の速度データを同期軸で共有し、当該速度データを参照して同期ずれを防止する制御を行う駆動制御システムを提供することができる。
したがって、速度制御に関する同期ずれを防止して高度な同期運転を行うことができる。
また、この発明は、各サーボアンプが回生トランジスタにより選択的に導通状態となる回生抵抗器を有し、各軸の回生負荷率データと、回生トランジスタ状態データ、母線電圧データを書き込まるメモリを各サーボアンプで共有し、これらデータより分かる回生負荷率データが最も小さいサーボアンプの回生トランジスタをオンさせる制御を行う駆動制御システムを提供することができる。
したがって、回生負荷率データが最も小さいサーボアンプの回生抵抗器で回生エネルギの消費が行われ、回生負荷の集中を防止できる。
発明を実施するための最良の形態
本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。
第１図は、この発明による駆動制御システムの実施の形態１の概要を示している。この駆動制御システムは、一つの制御ユニット（マスタ）１０と、複数個のＣＰＵ付きのサーボアンプ（スレーブ）２０と、複数個のリモート入出力ユニット３０から成り、これら全ての機器は、通信線５０によって双方向に通信可能に接続され、同一の通信システム上に存在している。
制御ユニット１０は、ＣＰＵ（Ｍ／ＣＰＵ）１１と、サーボアンプ２０およびリモート入出力ユニット３０で共用する一つのシリアル通信インターフェース１２と、を有しており、シリアル通信インターフェース１２は、チャンネル１内通信メモリ１２ａ、チャンネル２内通信メモリ１２ｂ、チャンネル３内通信メモリ１２ｃ、全送信通信メモリ１２ｄ、局番指定通信メモリ１２ｅを内蔵している。
サーボアンプ２０は、それぞれ、ＣＰＵ（Ｓ／ＣＰＵ）２１と、モータ駆動回路（Ｍ／Ｄ）２２と、制御ユニット１０との通信のためのシリアル通信インターフェース２３とを有しており、サーボモータ４０を接続されている。サーボモータ４０は、ロータリエンコーダ付きのものであり、フィードバック信号をモータ駆動回路２２に帰還する。
この実施の形態では、９個のサーボアンプ２０が、３個ずつ３グループにグループ分けされており、各グループ毎に個別のチャンネル１〜３を割り付けられている。
チャンネル１に属するサーボアンプ２０のシリアル通信インターフェース２３は、チャンネル１内通信メモリ２３ａ、全送信通信メモリ２３ｄ、局番指定通信メモリ２３ｅを内蔵している。チャンネル２に属するサーボアンプ２０のシリアル通信インターフェース２３は、チャンネル２内通信メモリ２３ｂ、全送信通信メモリ２３ｄ、局番指定通信メモリ２３ｅを内蔵している。チャンネル３に属するサーボアンプ２０のシリアル通信インターフェース２３は、チャンネル３内通信メモリ２３ｃ、全送信通信メモリ２３ｄ、局番指定通信メモリ２３ｅを内蔵している。
リモート入出力ユニット３０は、それぞれ、デジタル入力インタフェース部（ＤＩ）３１と、デジタル出力インタフェース部（ＤＯ）３２と、アナログ入力インタフェース部（ＡＩ）３３と、アナログ出力インタフェース部（ＡＯ）３４と、制御ユニット１０との通信のためのシリアル通信インターフェース３５とを有している。シリアル通信インターフェース３５は全送信通信メモリ３５ａを内蔵している。
各機器のシリアル通信インターフェース１２、２３、３５が内蔵している上記各チャネル内通信メモリと全送信通信メモリは、ＣＰＵ１１、２１から見て共有メモリになっている。第２図（ａ）〜（ｃ）に例示されているように、チャンネル１内通信メモリ１２ａ、２３ａの内容は、ＴＳ１、ＴＳ２、ＴＳ３、ＲＳ１、ＲＳ２からなり、制御ユニット１０のＣＰＵ１１がチャンネル１内通信メモリ１２ａから読み出すデータと、サーボアンプ２０のＣＰＵ２１がチャンネル１内通信メモリ２３ａから読み出すデータは同一であり、チャンネル２内通信メモリ１２ｂ、２３ｂの内容は、ＴＳ４、ＴＳ５、ＴＳ６、ＲＳ３、ＲＳ４からなり、制御ユニット１０のＣＰＵ１１がチャンネル２内通信メモリ１２ｂから読み出すデータと、サーボアンプ２０のＣＰＵ２１がチャンネル２内通信メモリ２３ｂから読み出すデータは同一であり、チャンネル３内通信メモリ１２ｃ、２３ｃの内容は、ＴＳ７、ＴＳ８、ＴＳ９、ＲＳ５からなり、制御ユニット１０のＣＰＵ１１がチャンネル３内通信メモリ１２ｃから読み出すデータと、サーボアンプ２０のＣＰＵ２１がチャンネル３内通信メモリ２３ｃから読み出すデータは同一である。同様に、制御ユニット１０、サーボアンプ２０、リモート入出力ユニット３０の全送信通信メモリ１２ｄ、２３ｄ、３５ａの内容も、制御ユニット１０、サーボアンプ２０、リモート入出力ユニット３０の全ての構成機器で互いに同一のデータである。
第３図（ａ）〜（ｄ）は、この発明による駆動制御システムで使用される通信パケットの種類を、第４図は、通信タイミングを示している。通信パケットの種類は、第３図（ａ）〜（ｄ）に示されているように、同期パケット、チャンネル内通信パケット、全送信通信パケット、送り先指定通信（局番指定通信）パケットの４種類があり、それぞれ、モード指定部と、送信元局番とを有している。
第３図（ａ）に示されている同期パケットは、第５図（ａ）に示されているように、制御ユニット１０から全ての構成機器に第４図に示されている基準クロックに同期して一斉送信される。同期パケットには同期コードが含まれており、受信したシリアル通信インターフェース２３、３５は、これを基に、同期クロックを生成する。同期パケットによる通信は、同期コードの他に、各構成機器への制御指令データ（位置指令、速度指令、トルク指令、オン・オフ指令）も同時に送信する。
第３図（ｂ）は、チャンネル内通信パケットの例を示しており、チャンネル内通信パケットは、チャンネル番号とチャンネル内アドレスの先頭番地、データ長、データ、冗長コードから構成され、チャンネル内通信は、第５図（ｂ）に示されているように、チャンネル１〜３に属するサーボアンプ２０相互と制御ユニット１０間で相互にデータ転送を実施し、チャンネル内で共有メモリを形成する。チャンネル内通信で送信するデータには、各軸のフィードバックデータ等がある。なお、第５図（ｂ）に示されている通信概念図では、送信元が送信先を指定するイメージがあるが、実際には通信パケットは全ての構成機器に送信され、通信パケット内のモードデータとチャンネルにより受信側で受信データを受け取らない処理をする。
第３図（ｃ）は全送信通信パケットの例を示しており、全送信通信パケットは、全ての構成機器に共通のアドレスの先頭番地と、データ長、変更するデータ長、変更前の前回データ、書換えデータ、冗長コードから構成され、全送信通信は、図５（ｃ）に示されていように、送信元より全ての構成機器に対して行われ、各構成機器は、この通信モードを受信した場合、指定のアドレスを指定データ長だけ書き換える。全送信通信で送信するデータには、Ｉ／Ｏデータ等がある。
第３図（ｄ）は送り先指定通信パケットの例を示しており、送り先指定通信パケットは、送信先局番、送信先のアドレスの先頭番地、データ長、データ、冗長コードから構成され、送り先指定通信は、図５（ｄ）に示されていように、構成機器の任意の２局間でデータを転送すべく、送信元より送り先の構成機器に対して行われる。データとしては従来の低速データを一定期間分まとめた通信パケットとなっており、パラメータやプログラム等のデータを送信する。
第６図は制御ユニット１０に設けられるシリアル通信インターフェース１２の内部構成を示している。シリアル通信インターフェース１２が内蔵しているチャンネル１内通信メモリ１２ａ、チャンネル２内通信メモリ１２ｂ、チャンネル３内通信メモリ１２ｃ、全送信通信メモリ１２ｄ、局番指定通信メモリ１２ｅは、デュアルポートラムにより構成されており、一方において外部アドレスバス６１と外部データバス６２に接続されている。ＣＰＵ１１は外部バスインタフェース部６３からメモリに送信データを書き込む。
シリアル通信インターフェース１２は、送受信制御部６４と、受信レジスタ６５と、受信バッファ６６と、通信パケット内のモードデータよりモード検出を行うモード検出部６７と、通信パケット中のチャンネル指定値を検出するチャンネル検出部６８と、先頭アドレス検出部６９と、データ長検出データ分離部７０と、通信パケットに付加された冗長コードから通信異常を検出する通信異常検出部７１と、同期クロック生成部７２と、チャンネル設定値と受信したチャンネル指定値とを照合して受信データをメモリに書き込むか否かを判定し、設定チャンネル外のデータ書き込みを禁止するチャンネルセレクタ７３と、受信アドレスカウンタ７４と、各チャンネルのアドレスデコーダ７５ａ、７５ｂ、７５ｃと、全送信通信アドレスデコーダ７６と、前回データ比較器７７と、パラメータ設定されるチャンネル設定値を格納する受信制御レジスタ設定部７８とを有している。前回データ比較器７７は、受信した前回データと現状の全送信通信メモリ１２ｄ内のデータとを比較し、一致していれば全送信通信メモリ１２ｄ内のデータを書き換え、一致していない場合には全送信通信メモリ１２ｄへの書き込みを取り止める。
シリアル通信インターフェース１２は、さらに、送信制御レジスタ設定部７９と、送信アドレスカウンタ８０と、送信パケット生成部８１と、送信バッファ８２と、送信待機タイマ８３と、送信レジスタ８４とを有している。送信パケット生成部８１は、モード付加部８１ａと、チャンネル付加部８１ｂと、アドレス付加部８１ｃと、データ長付加部８１ｄと、冗長コード付加部８１ｅとを有している。
送信パケット生成部８１は、冗長コードを送受信のバッファの大きさにあったデータ量毎に付加することができ、受信側では、通信異常検出部７１において、送受信のバッファの大きさにあったデータ量毎に冗長コードより通信異常を検出し、異常があればメモリへの書き込みを取り止めにすることができ、また、通信パケット量がバッファの大きさに満たない場合には、通信パケット内のデータ長に応じて通信異常を検出し、異常があれば、メモリへの書き込みを取り止めにすることができる。
送信制御レジスタ設定部７９は、各構成機器毎に送信待機時間を個別に設定しており、同期パケットに続くパケットの待機時間を優先順位に応じて短くし、待機時間内に優先順位の高い構成機器が送信を開始した場合には、受信を開始し、受信完了後、指定の待機時間経過後に他の構成機器が送信を開始していない場合には、送信を開始する。
なお、サーボアンプ２０のシリアル通信インターフェース２３は、所属するチャンネルのチャンネル内通信メモリだけを有し、同期クロック生成部７２が設けられること以外は、上述した制御ユニット１０のシリアル通信インターフェース１２と概ね同等に構成される。
上述のようなシリアル通信インターフェース１２、２３では、受信データは受信レジスタ６５を介して受信バッファ６６に入力される。モード検出部６７は、受信バッファ６６の先頭データをもとに、通信パケットの種類を選択する。
モード０の場合は、同期パケットであり、同期クロック生成部７２にて同期コードに同期したクロックを生成することが行われる。
チャンネル検出部６８では、受信データからチャンネルを検出し、受信制御レジスタ設定部７８に格納されているチャンネル設定値により、チャンネルセレクタ７３が、受信したチャンネルをメモリに書き込むかを判定し、受信する場合には対象となるチャンネルアドレスデコーダ７５ａ〜７５ｃを起動する。
先頭アドレス検出部６９は受信データから先頭アドレスを検出して受信アドレスカウンタ７４に設定し、データ長検出データ分離部７０で検出したデータ長分だけ順次カウントアップしてチャンネルアドレスデコーダ７５ａ〜７５ｃに指定するチャンネル内通信メモリ１２ａ〜１２ｃにデータ長検出データ分離部７０で分離したデータを格納する。
通信異常検出部７１では、受信データ内の冗長コードと受信データから生成した冗長コードとを比較し、一致していれば、受信データをチャンネル内通信メモリ１２ａ〜１２ｃに書込むことを許可するが、冗長コードが一致しない場合には、書き込みを禁止し、チャンネル内通信メモリの破壊を防止する。
モード検出部６７でモード１を検出した場合には、受信データはチャンネル内通信パケットであり、同期クロック生成部７２に影響しないことを除けば、モード０と同様の受信動作を実施する。
モード検出部６７でモード２を検出した場合には、受信データは全送信通信パケットであり、先頭アドレス検出部６９の検出値を全送信通信アドレスデコーダ７６に書き込み、前回データ比較器７７にて、受信した前回データと全送信通信アドレスデコーダ７６で指定された番地に格納されているデータとを比較し、一致している場合には受信した書換えデータを先の全送信通信メモリ１２ｄ内に書込む、一致していない場合には受信データを破棄する。
モード検出部３９でモード３を検出した場合には、受信データは送り先指定通信パケットであり、送り先が受信局である場合には、局番指定通信メモリ１２ｅ内に受信データを格納する。
つぎに、送信機能について説明する。送信機能は、送信制御レジスタ設定部７９に設定された設定値により制御され、モード０が設定されている場合には、同期クロックに同期してチャンネル設定値で指定されたチャンネルのチャンネルアドレスデコーダ７５ａ〜７５ｃが起動し、アドレス設定値を格納した送信アドレスカウンタ８０の指示により、順次、チャンネル内通信メモリ１２ａ〜１２ｃの値を読み出し、送信パケット生成部８１にて、モード、チャンネル、アドレス、データ長、冗長コードを付加した上で、通信パケットが送信バッファ８２に送りこまれ、順次送信レジスタ８４から出力される。
モード１、２、３の送信の場合には、モード０の受信完了後、送信待機タイマ８３にて送信制御レジスタ設定部７９に設定された送信待機時間設定値だけ待機し、待機時間内に受信データが無い場合には、送受信制御部６４の送信制御を起動し、送信バッファ８２のデータを送信レジスタ８４から出力する。送信データの生成については、モード０の場合と同様である。
第７図は受信機能の動作を説明する図であり、例として、受信制御レジスタ設定部７８にはチャンネル１が設定してある。
最初、チャンネル内通信パケットを受信し、受信データからチャンネル指定１を読み取る。チャンネル指定値が受信制御レジスタ設定部７８のチャンネル設定値と一致しているため、通信異常がないことを確認の上、メモリへの書込みを許可し、指定されたアドレスに指定のデータ長を書込む。受信データにはチャンネル指定２のものもあるが、これは、受信制御レジスタ設定部７８のチャンネル設定値と異なるため、書込みを禁止する。
つづいて、全送信通信パケット１と全送信通信パケット２が連続し、同一のアドレスに書換え要求が発生したときの動作について説明する。全送信通信パケット１の指定共有メモリアドレスにデータを読みに行き、受信した前回データと比較する。ここで一致したと判明すれば、書換えデータを指定アドレスに格納して処理が完了する。
つぎに、全送信通信パケット２を受信し、同一のアドレスが指定された場合には、既にデータが書換わっているため、比較結果が不一致となる。このため、書込みを不許可とし、受信データは破棄する。この結果、先に受信した全送信通信パケット１のデータは保護される。
なお、上述した実施の形態における受信制御レジスタ設定部７８は１つであったが、受信レジスタ設定部７８を複数にすることにより、同時に受信するチャンネル数を増加させることができる。同様に、送信制御レジスタ設定部７９を複数にすることにより、複数のモードを順次送信でき、また、送信制御レジスタ設定部７９内のチャンネル設定およびアドレス設定、データ長を複数にすることにより、同一の送信パケットに、複数のチャンネルの、複数の領域のデータを、同時に送ることができる。
第８図は、この発明による駆動制御システムの実施の形態２を示している。この駆動制御システムは、第１軸用、第２軸用、第３軸用の３軸のサーボアンプ１００が通信線２００によって双方向に通信可能に同位接続され、同一の通信システム上に存在している。
第１軸用、第２軸用、第３軸用の３個はサーボアンプ１００は、互いに同一構造のものであり、これらは、ＣＰＵ１０１、モータ駆動回路１０２、デジタル入力インタフェース１０３、デジタル出力インタフェース１０４、速度指令用のアナログ入力インタフェース（Ａ／Ｄ変換器）１０５、位置指令用のパルス列入力インタフェース１０６、シリアル通信インターフェース１０７を有しており、各サーボアンプ１００にロータリエンコーダ付きのサーボモータ１５０が接続されている。
各軸のサーボアンプ１００のシリアル通信インターフェース１０７は、共用メモリとして、チャンネル内通信メモリ１０７ａ、全送信通信メモリ１０７ｂ、局番指定通信メモリ１０７ｃを内蔵している。各軸のサーボアンプ１００におけるチャンネル内通信メモリ１０７ａの内容は、同一チャネルに属する各軸の入力データ、出力データ、速度指令、位置指令用のパルス列指令からなっている。
各軸のサーボアンプ１００のＣＰＵ１０１は、自軸のデジタル入力インタフェース１０３、速度指令用のアナログ入力インタフェース１０５、位置指令用のパルス列入力インタフェース１０６に入力した入力データ、速度指令、位置指令用のパルス列指令を自軸のチャンネル内通信メモリ１０７ａの指定場所に書き込み、出力データをデジタル出力インタフェース１０４へ出力すると共に自軸のチャンネル内通信メモリ１０７ａの指定場所に書き込む。
チャンネル内通信メモリ１０７ａに入力データ、出力データ、速度指令、位置指令用のパルス列指令が書き込まれてデータ内容が更新されると、シリアル通信インターフェース１０７は、それを、同一チャンネルに属する他軸のサーボアンプ１００に送信する。他軸のサーボアンプ１００がシリアル通信インターフェース１０７に更新データを受信すると、シリアル通信インターフェース１０７は更新データを自軸のチャンネル内通信メモリ１０７ａの指定場所に書き込む。
これにより、各軸のものにおいて、チャンネル内通信メモリ１０７ａより読み出すデータは同一になる。
上述のような構成による駆動制御ステムにおいて、第２１図（ａ）〜（ｃ）に示されている従来例と同等に、第１軸用〜第３軸用の全てにおいて機能１〜８の入力信号を、第１軸用に機能１１〜１８の出力データを、第２軸用に機能２１〜２４の出力データを、第３軸用に機能３１〜３２の出力データを割付ける場合の信号線の配線は、第９図、第１０図に示されているようになる。
この場合、機能１〜８用の入力信号は、第１軸用のサーボアンプ１００にのみ配線し、第２軸用、第３軸用のサーボアンプ１００に対しては、配線不要となる。また、機能１１〜１５用の出力信号は第１軸用のサーボアンプ１００に配線し、機能１６〜１８と機能２１、２２用の出力信号は第２軸用のサーボアンプ１００に配線し、機能２３、２４、３１、３２用の出力信号は第３軸用のサーボアンプ１００に配線する。
第９図は、機能１〜８用の入力信号のデータの流れを示している。第１軸用のＣＰＵ１０１は、デジタル入力インタフェース１０３の内容（機能１〜８用の入力データ）を読み取り、これを自局のチャンネル内通信メモリ１０７ａに書き込む。このチャンネル内通信メモリ１０７ａ内のデータは、シリアル通信インタフェース１０７を通じて第２軸用、第３軸用のチャンネル内通信メモリ１０７ａに自動的に書き込まれる。これにより、第２軸用、第３軸用のＣＰＵ１０１は、自機（自局）のチャンネル内通信メモリ１０７ａの内容を読み出し、自軸の制御の使用することができる。
これにより、第２軸用、第３軸用のサーボアンプ１００に対する機能１〜８用の入力信号の配線を省略できる。
第１０図は、機能１１〜１８、機能２１〜２４、機能３１〜３２用の出力信号のデータの流れを示している。
第１軸用のＣＰＵ１０１は、機能１１〜１５の出力信号の内容を第１軸の出力信号用データとして自局のチャンネル内通信メモリ１０７ａに書き込み、機能１６〜１８の出力信号の内容を第２軸の出力信号用データとして自局のチャンネル内通信メモリ１０７ａに書き込む。続いて、チャンネル内通信メモリ１０７ａ内の第１軸出力信号用データ対応のアドレスのデータを読み出し、これを第１軸のデジタル出力インタフェース１０４に書き込み、信号を出力する。また、チャンネル内通信メモリ１０７ａ内のデータは、シリアル通信インタフェース１０７を通じて第２軸用、第３軸用のチャンネル内通信メモリ１０７ａに自動的に書き込まれる。
第２軸用のＣＰＵ１０１は、機能２１〜２２の出力信号の内容を第２軸の出力信号用データとして自局のチャンネル内通信メモリ１０７ａに書き込み、機能２３〜２４の出力信号の内容を第３軸の出力信号用データとして自局のチャンネル内通信メモリ１０７ａに書き込む。続いて、チャンネル内通信メモリ１０７ａ内の第２軸出力信号用データ対応のアドレスのデータを読み出し、これを第２軸のデジタル出力インタフェース１０４に書き込み、信号を出力する。また、チャンネル内通信メモリ１０７ａ内のデータは、シリアル通信インタフェース１０７を通じて第１軸用、第３軸用のチャンネル内通信メモリ１０７ａに自動的に書き込まれる。
第３軸用のＣＰＵ１０１は、機能３１〜３２の出力信号内容を第３軸の出力信号用データとして自局のチャンネル内通信メモリ１０７ａに書き込み、第３軸出力信号用データ対応のアドレスのデータを読み出し、これを第３軸のデジタル出力インタフェース１０４に書き込み、信号を出力する。また、チャンネル内通信メモリ１０７ａ内のデータは、シリアル通信インタフェース１０７を通じて第１軸用、第２軸用のチャンネル内通信メモリ１０７ａに自動的に書き込まれる。
上述のようなシリアル通信により、システム全体で見て、各軸のサーボアンプ１００のデジタル出力インタフェース１０４を各軸毎に境目なく統括して使用でき、第１軸用の出力信号の一部を第２軸用のデジタル出力インタフェース１０４から、また、第２軸用の出力信号を第３軸用のからデジタル出力インタフェース１０４から出力できるようになる。
デジタル出力用のインタフェースを各軸に配分できるので、各軸に登載するデジタル出力用インタフェースの点数が少なくて済むようになる。  同様の考え方で、デジタル入力用のインタフェースを各軸に配分し、各軸に登載するデジタル入力用インタフェースの点数も削減できる。
また、入力インタフェースを再配分できることから、機能９の入力信号を追加接続したいよう場合には、入力インタフェースが余っている第２軸用あるいは第３軸用のサーボアンプ１００に配線すればよく、同様に、機能１９の出力機能を追加する場合には、第３軸用のサーボアンプ１００に接続することにより対応可能である。
第１１図は、アナログ速度指令の信号線の配線を示している。第１１図は、同一のアナログ速度指令を用いて各軸を動作させる場合の例を示しており、第１軸用のサーボアンプ１００にアナログ速度指令の信号線を速度指令器３００、アナログ出力インターフェース３０１より配線するだけで、第１軸用のＣＰＵ１０１は、速度指令用のアナログ入力インタフェース１０５の速度指令データを読み出し、このデータをチャンネル内通信メモリ１０７ａに書き込む。このチャンネル内通信メモリ１０７ａ内のデータは、シリアル通信インタフェース１０７を通じて第２軸用、第３軸用のチャンネル内通信メモリ１０７ａに自動的に書き込まれる。これにより、第１軸〜第３軸の各サーボアンプ１００のＣＰＵ１０１は、チャンネル内通信メモリ１０７ａに書き込まれている第１軸のアナログ速度指令のアドレスを読み出し、モータ制御に用いることにより、第１軸〜第３軸の同期運転が可能になる。
また、第１３図に示されているような共有メモリを予め設定しておけば、各軸の現在の速度データを、同期する３軸で共有でき、同期ずれを防止することができる。
上述したように、各軸で共有メモリを用いることにより、アナログ速度指令を用いて同期運転する場合の配線数を少なくでき、また、同期ずれを防止して高度な同期運転ができる。
第１２図は、位置指令（パルス列指令）の信号線の配線を示している。第１２図は同一のパルス列指令を用いて各軸を動作させる場合の例を示しており、第１軸用のサーボアンプ１００にパルス列指令の信号線を位置指令器３１０、パルス生成器３１１より配線するだけで、第１軸用のＣＰＵ１０１は、位置指令用のパルス列入力インタフェース１０６の位置指令データを読み出し、このデータをチャンネル内通信メモリ１０７ａに書き込む。このチャンネル内通信メモリ１０７ａ内のデータは、シリアル通信インタフェース１０７を通じて第２軸用、第３軸用のチャンネル内通信メモリ１０７ａに自動的に書き込まれる。
これにより、第１軸〜第３軸の各サーボアンプ１００のＣＰＵ１０１は、チャンネル内通信メモリ１０７ａに書き込まれている第１軸の位置指令のアドレスを読み出し、モータ制御に用いることにより、第１軸〜第３軸の同期運転が可能になる。また、第１３図に示されているような共有メモリを予め設定しておけば、各軸の現在の位置データを、同期する３軸で共有でき、同期ずれを防止することができる。
つぎに、各軸のサーボアンプ１００が保有する共有メモリの様々な使用例を第１３図（ａ）、（ｂ）を用いて説明する。第１３図（ａ）は共有メモリのアドレスマップ例を、第１３図（ｂ）は各軸の制御部の動作例を示している。
共有メモリは、各軸に位置指令データ、速度指令データ、トルク指令データ、現在位置データ、現在速度データ等の他に、母線電圧データや回生負荷率データ、実効負荷率データ、状態データ等の各サーボアンプ内部の制御情報をマッピングしている。また、入出力ユニットのデジタル入力信号データやデジタル出力信号データ、アナログ入力信号データ、アナログ出力信号データも共有メモリ上に配置している。
共有メモリの使用例１として、第１軸と第２軸の同期運転に使用した場合を説明する。第１軸のパルス列入力インタフェースの入力された指令は、第１軸パルス列入力データ１のアドレスにデータとして常時更新され、第１軸と第２軸はこのデータを位置指令としてモータの制御を行う。第２軸では、第１軸の現在位置データを常に監視しており、第１軸が何らかの原因で第１軸パルス列入力データ１の位置指令に追従できなくなった場合には、第１軸の現在位置データに合わせて動作させるように制御させることにより、同期ずれを防止することができる。
共有メモリの使用例２として、第４軸が位置指令生成部内蔵で、単独で位置指令を生成して位置制御を実施するサーボアンプであり、第３軸を第４軸に追従させる場合を説明する。第４軸は、位置指令生成部で位置指令を生成し、共有メモリの第４軸位置指令データのアドレスに定期的に書き込む。第３軸は、この位置指令データを用いて位置制御を実施することにより、第３軸と第４軸は同期運転が可能になる。従来、このような制御を行う場合、第４軸にパルス列指令を出力する機能が必要になり、かつパルス列指令は、パルス出力機能が動作する処理周期だけの時間遅れが発生するが、共有メモリを用いれば、このような遅れ時間は発生しない。
共有メモリの使用例３として、第１軸〜第４軸の母線電圧を共有化させることについて説明する。通常、サーボアンプ１００は、第１４図に示されているように、電力制御部として、ダイオード１１０とコンデンサ１１１とインバータ１１２を有している。サーボモータ１５０を減速させると、逆起電力（回生エネルギ）が発生し、コンデンサ１１１に充電され、母線電圧が上昇する。ＣＰＵ１０１は、母線電圧検出回路１１３を介して母線電圧を監視し、コンデンサ１１１の耐電圧を超えないように、回生トランジスタ制御回路１１４を介して回生トランジスタ１１５をオンし、回生抵抗器１１６によって回生エネルギを消費することにより、母線電圧を降下させる。
回生抵抗器１１６は回生エネルギを熱変換により消費するものであり、発熱・温度上昇を伴なうため、ＣＰＵ１０１は、回生負荷率を管理し、回生抵抗器１１６が規定の温度以上に発熱しないように、制御する必要がある。また、回生抵抗器１１６による熱変換は基本的にエネルギの損失であるため、回生抵抗器１１６による熱変換は極力小さくする必要がある。
回生抵抗器１１６の発熱を小さくし、エネルギ損失を抑制するには、コンデンサ１１１の容量を大きくすることにより可能であるが、コンデンサ１１１の容量を大きくすることには、サーボアンプの大きさの制限から限度がある。
そこで、第１４図に示されているように、複数のサーボアンプ１００の母線１２０を接続し、全体としてのコンデンサ容量を大きくすることが行われている。しかし、各サーボアンプ１００が個別に回生トランジスタ１１５を制御するため、機台間の母線電圧の検出誤差や処理タイミングのずれ等により、一部のサーボアンプ１００に回生の負荷が集中する虞れがある。
各サーボアンプ１００のシリアル通信インターフェース１０７が内蔵している共有メモリに、各軸の回生負荷率データと、回生トランジスタ状態データ、母線電圧データを付加することにより、各軸のサーボアンプ１００は全体の回生負荷率が分かり、回生負荷率データが最も小さいサーボアンプ１００の回生トランジスタ１１５をオンすることにより、回生負荷の集中が防止でき、複数のサーボアンプの母線電圧を接続によるコンデンサ容量の効果を引き出し、回生抵抗器１１６の発熱の低下とエネルギ損失を抑制することが可能になる。
第１５図は、この発明による駆動制御システムの実施の形態３を示している。この駆動制御システムは、第１軸用、第２軸用、第３軸用の３軸のサーボアンプ４００と入出力ユニット４１０が通信線２００によって双方向に通信可能に接続され、同一の通信システム上に存在している。
第１軸用、第２軸用、第３軸用の３個はサーボアンプ４００は、互いに同一構造のものであり、これらは、ＣＰＵ４０１、モータ駆動回路４０２、シリアル通信インターフェース４０３を有しており、各サーボアンプ４００にロータリエンコーダ付きのサーボモータ（図示省略）が接続されている。
各軸のサーボアンプ４００のシリアル通信インターフェース４０３は、共用メモリとして、チャンネル内通信メモリ４０３ａ、全送信通信メモリ４０３ｂ、局番指定通信メモリ４０３ｃを内蔵している。各軸のサーボアンプ４００におけるチャンネル内通信メモリ４０３ａの内容は、同一チャネルに属する各軸の入力データ、出力データ、速度指令、位置指令用のパルス列指令からなっている。
入出力ユニット４１０は、ＣＰＵ（ＲＩＯ・ＣＰＵ）４１１、デジタル入力インタフェース４１３、デジタル出力インタフェース４１４、速度指令用のアナログ入力インタフェース４１５、位置指令用のパルス列入力インタフェース４１６、シリアル通信インターフェース４１７を有している。
入出力ユニット４１０のシリアル通信インターフェース４１７は、サーボアンプ４００のシリアル通信インターフェース４０３と同様に、共用メモリとして、チャンネル内通信メモリ４１７ａ、全送信通信メモリ４１７ｂ、局番指定通信メモリ４１７ｃを内蔵している。チャンネル内通信メモリ４１７ａの内容は、チャンネル内通信メモリ４０３ａの内容と同じで、同一チャンネルに属する各軸の入力データ、出力データ、速度指令、位置指令用のパルス列指令からなっている。
この駆動制御システムでは、入力信号線、出力信号線、アナログ速度指令の信号線、パルス列指令の信号線の全てが入出力ユニット４１０のデジタル入力インタフェース４１３、デジタル出力インタフェース４１４、速度指令用のアナログ入力インタフェース４１５、位置指令用のパルス列入力インタフェース４１６に接続される。
入出力ユニット４１０のＣＰＵ４１１は、デジタル入力インタフェース４１３、速度指令用のアナログ入力インタフェース４１５、位置指令用のパルス列入力インタフェース４１６に入力した入力データ、速度指令、位置指令用のパルス列指令をチャンネル内通信メモリ４１７ａの指定場所に書き込む。チャンネル内通信メモリ４１７ａに入力データ、速度指令、位置指令用のパルス列指令が書き込まれてデータ内容が更新されると、シリアル通信インターフェース４１７は、それを、同一チャンネルに属するサーボアンプ４００に送信する。サーボアンプ４００がシリアル通信インターフェース４０３に更新データを受信すると、シリアル通信インターフェース４０３は更新データを自軸のチャンネル内通信メモリ４０３ａの指定場所に書き込む。
また、各軸のサーボアンプ４００のＣＰＵ４０１は、出力データを自軸のチャンネル内通信メモリ４０７ａの指定場所に書き込み、この出力データがシリアル通信インターフェース４０３により他局のサーボアンプ４００のチャンネル内通信メモリ４０３ａと入出力ユニット４１０のチャンネル内通信メモリ４０３ａに書き込む。入出力ユニット４１０はチャンネル内通信メモリ４０３ａに書き込まれた出力データをデジタル出力インタフェース４１４より出力する。
この実施の形態では、信号線を入出力ユニット４１０に配線するだけでよく、配線がより一層容易になり、しかも実施の形態２と同等の作用、効果が得られる。。
産業上の利用の可能性
工作機械や産業機械等において、複数個のサーボモータや主軸モータによる速度制御、位置制御のための駆動制御システムとして利用できる。
【図面の簡単な説明】
第１図は、この発明による駆動制御システムの実施の形態１の概要を示すブロック図であり、第２図は、この発明による駆動制御システムにおける共有メモリの内容を示す説明図であり、第３図（ａ）〜（ｄ）は、この発明による駆動制御システムで使用する通信パケットを示す説明図であり、第４図は、この発明による駆動制御システムにおける通信タイミングを示すタイミング図であり、第５図は、この発明による駆動制御システムにおける通信動作を概念的に示す説明図であり、第６図は、この発明による駆動制御システムで使用するシリアル通信インターフェースの内部構成を示すブロック図、第７図はこの発明による駆動制御システムの動作を示す説明図であり、第８図は、この発明による駆動制御システムの実施の形態２の概要を示すブロック図であり、第９図は、この発明による駆動制御システムにおける入力信号のデータの流れを示す説明図であり、第１０図は、この発明による駆動制御システムにおける出力信号のデータの流れを示す説明図であり、第１１図は、この発明による駆動制御システムにおけるアナログ速度指令のデータの流れを示す説明図であり、第１２図は、この発明による駆動制御システムにおける位置指令のデータの流れを示す説明図であり、第１３図（ａ）、（ｂ）は、この発明による駆動制御システムにおける共有メモリのアドレスマップと各軸の制御部の動作例を示す説明図であり、第１４図は、この発明による駆動制御システムの概要を示すブロック図であり、第１５図は、この発明による駆動制御システムの実施の形態３の概要を示すブロック図であり、第１６図は、駆動制御システムの従来例を示すブロック図であり、第１７図は、従来における駆動制御システムのシリアル通信インターフェースの内部構成を示すブロック図であり、第１８図は、従来の駆動制御システムにおける通信タイミングを示すタイミング図であり、第１９図は、従来の駆動制御システムにおける通信データのフォーマット図であり、第２０図（ａ）、（ｂ）は、従来の駆動制御システムにおける出力データの受信処理とモータ始動処理を示すタイミング図であり、第２１図は、駆動制御システムの他の従来例を示すブロック図であり、第２２図〜第２４図は、それぞれ従来の駆動制御システムにおける信号線の結線例を示すブロック図である。
【図１】
0004334173.tif 000002
0004334173.tif 000003
【図２】
0004334173.tif 000004
【図３】
0004334173.tif 000005
【図４】
0004334173.tif 000006
【図５】
0004334173.tif 000007
0004334173.tif 000008
【図６】
0004334173.tif 000009
0004334173.tif 000010
【図７】
0004334173.tif 000011
0004334173.tif 000012
【図８】
0004334173.tif 000013
0004334173.tif 000014
【図９】
0004334173.tif 000015
0004334173.tif 000016
【図１０】
0004334173.tif 000017
0004334173.tif 000018
【図１１】
0004334173.tif 000019
0004334173.tif 000020
【図１２】
0004334173.tif 000021
0004334173.tif 000022
【図１３】
0004334173.tif 000023
0004334173.tif 000024
0004334173.tif 000025
0004334173.tif 000026
【図１４】
0004334173.tif 000027
0004334173.tif 000028
0004334173.tif 000029
0004334173.tif 000030
【図１５】
0004334173.tif 000031
0004334173.tif 000032
0004334173.tif 000033
【図１６】
0004334173.tif 000034
【図１７】
0004334173.tif 000035
【図１８】
0004334173.tif 000036
【図１９】
0004334173.tif 000037
【図２０】
0004334173.tif 000038
【図２１】
0004334173.tif 000039
0004334173.tif 000040
0004334173.tif 000041
【図２２】
0004334173.tif 000042
0004334173.tif 000043
0004334173.tif 000044
【図２３】
0004334173.tif 000045
0004334173.tif 000046
0004334173.tif 000047
【図２４】
0004334173.tif 000048
0004334173.tif 000049
0004334173.tif 000050