(57)【特許請求の範囲】
【請求項１】
外部から送られてくる１つの表示キャラクタを指定する表示データを記憶する表示メモリと、
この表示メモリからの表示データの読み出しアドレスを発生する回路であって、外部から送られてくるスクロールデータに基づいて、読み出しアドレス変更のタイミングを制御するアドレスカウンタと、
前記表示メモリから読み出される表示データによって指定され、対応する１つの表示キャラクタのフォントデータを出力するフォントメモリと、
このフォントメモリから読み出されたフォントデータを第１レジスタに記憶し、この第１レジスタに記憶されているフォントデータを、前記スクロールデータで規定される値だけ順次カウントするスクロールカウンタのカウント値に基づいて横方向に順次シフトさせた位置から読み出すことで、第１レジスタに記憶されているフォントデータの一部を順次選択して第２レジスタに記憶する制御回路と、
を有し、
前記スクロールデータはドット単位のスクロール量を規定するものであり、前記スクロールカウンタのカウント値に基づいてキャラクタフォントをドット単位でシフトして出力する表示駆動回路。
【請求項２】
請求項１に記載の回路において、
前記制御回路は、前記スクロールデータに応じて、フォントメモリから出力されたフォントデータを横方向および縦方向にシフトする表示駆動回路。
【請求項３】
請求項１または２に記載の回路において、
前記制御回路は、第１レジスタは、１キャラクタ分ずつ記憶する複数の分割レジスタからなり、スクロールデータに基づきこの分割レジスタに１キャラクタの１／２のシフトを行って記憶するかを制御し、第２レジスタは、第１レジスタの分割レジスタに対応する分割レジスタを有し、この第２レジスタの分割レジスタには第１レジスタの対応する分割レジスタの出力とそれに隣接する分割レジスタの出力を合わせただけの入力を有し、スクロールデータに応じて入力を選択して、１キャラクタ分のデータを選択して記憶する表示駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ドット単位の表示スクロールを行う表示駆動回路に関する。
【０００２】
【従来の技術】
図５８は、従来のドットマトリクス方式の表示駆動回路であり、ＣＣＢアドレス一致の検出を行い、コントローラから転送されたシリアルデータを次段のシフトレジスタ１２に入力するインターフェイス回路１０（図５９）、コントローラから転送されたシリアルデータを一時的に保持するシフトレジスタ１２（図５９）、一つのシリアルデータの転送が終了した時点で、シフトレジスタ１２に一時的に保持されているシリアルデータを改めて保持するデータレジスタ１４（データレジスタ１）（図５９）、シリアルデータの内容に基づいて、各種インストラクション信号を発生するインストラクションデコーダ１６（図５９）、コントローラから転送される表示スクロールデータにより、または、コントローラから転送されるＡＣアドレスデータにより表示の１桁目のＤＣＲＡＭアドレスを設定し、且つ、その１桁目のＤＣＲＡＭアドレスから表示を行う桁までＤＣＲＡＭアドレスを順次発生するアドレスカウンタ２０（図６０）、ＣＧＲＯＭ／ＣＧＲＡＭ２４のキャラクタフォントのコードデータを保持するＤＣＲＡＭ２２（図７）、ＤＣＲＡＭ２２で発生したキャラクタフォントのコードデータに基づいてキャラクタフォントデータを発生するＣＧＲＯＭ／ＣＧＲＡＭ２４（図６１）、ＣＧＲＯＭ／ＣＧＲＡＭ２４のキャラクタフォントデータを特定のタイミングで順次保持するセグメントレジスタ２６（図６２〜図６５）、このセグメントレジスタ２６のデータに基づいてセグメント信号を出力し、表示器の分割電極にその信号を入力して、ドットマトリクス表示を実現するセグメントドライバ２８、そのセグメント波形と同期を取り、表示器の共通電極に入力するコモン信号を発生するコモンドライバ３０、各ブロックの動作、及び各ブロック間の同期を取るために必要なタイミング信号を発生するタイミング信号発生回路３２により構成されている。
【０００３】
ところで、近年の表示の多彩化に伴い、表示のスクロール動作が必須と成りつつある。このような状況において、図５８の回路を用いて、表示スクロールの動作を行う場合、以下のような２つの何れかの方法にて行うことが可能である。
【０００４】
（方法１：表示スクロールのインストラクションを実行：図６６、図６７）
（１）外部のコントローラからシリアルデータＱ１１〜Ｑ１５が転送される。
【０００５】
（２）Ｑ１１〜Ｑ１５のデータはインターフェイス回路１０を介して、シフトレジスタ１２に入力される（図５９）。
【０００６】
（３）シフトレジスタ１２にＱ１１〜Ｑ１５のデータが入力されると、転送終了と同時に、データＱ１１はデータレジスタ１４（データレジスタ１）にレジスタデータＤ１１として保持され、Ｑ１２〜Ｑ１５のデータは、表示スクロールのインストラクション信号ＤＳＣＫに変換される（図５９）。
【０００７】
（４）レジスタデータＤ１１、及び表示スクロールのインストラクション信号ＤＳＣＫは、アドレスカウンタ２０に入力され、その内、ＤＳＣＫ信号はスクロールイネーブル信号発生回路に、レジスタデータＤ１１はアドレスカウンタ１に入力される。スクロールイネーブル信号発生回路にＤＳＣＫ信号が入力されると、タイミング信号ＣＰ１に同期して、表示スクロールイネーブル信号ＤＳＥＮが発生し、その発生したＤＳＥＮ信号は、ＡＮＤ回路を介してアドレスカウンタ１に入力され、表示の１桁目のＤＣＲＡＭアドレスを設定するアドレスカウンタ１の出力データＤＣＡ０〜ＤＣＡ５の値を、タイミング信号ＣＰ２に同期して、「＋１」、または「−１」に加減する。尚、「＋１」、「−１」の加減をコントロールする信号は、レジスタデータＤ１１であり、Ｄ１１＝「０」の時、ＤＣＡ０〜ＤＣＡ５データは「＋１」され、Ｄ１１＝「１」の時、ＤＣＡ０〜ＤＣＡ５データは「−１」される。これにより、表示の１桁目のＤＣＲＡＭアドレスが可変するため、表示のスクロールが可能となる（図６０）。
【０００８】
（５）レジスタデータＤ１１、表示スクロールイネーブル信号ＤＳＥＮにより、「＋１」、または「−１」されたアドレスカウンタ１の出力データＤＣＡ０〜ＤＣＡ５は、タイミング信号ＭＴＡＬＬが「Ｌ」である時、タイミング信号ＣＰ４に同期して、アドレスカウンタ２に入力され、ＤＣＲＤＡ０〜ＤＣＲＤＡ５のデータとして保持される。その後、ＭＴＡＬＬ信号が「Ｈ」に変化すると、ＤＣＲＤＡ０〜ＤＣＲＤＡ５のデータは、タイミング信号ＣＰ４に同期して、「＋１」づづ増加される。また、同時にアドレスカウンタ２の出力データＤＣＲＤＡ０〜ＤＣＲＤＡ５は、タイミング信号ＣＰ１に同期して、ＤＣＲＡＭ２２に順次入力される（図６０）。
【０００９】
（６）ＤＣＲＡＭ２２に入力されたＤＣＲＤＡ０〜ＤＣＲＤＡ５データは、ＤＣＲＡＭ２２のリードアドレスとして用いられ、タイミング信号ＣＰ２に同期して、そのアドレスに対応するＤＣＲＡＭデータＤＣＤＴ０〜ＤＣＤＴ７がＤＣＲＡＭ２２より出力される。尚、この時、ＤＣＲＤＡ０〜ＤＣＲＤＡ５のデータは、タイミング信号ＣＰ４に同期して、順次「＋１」されるため、ＤＣＲＡＭデータＤＣＤＴ０〜ＤＣＤＴ７も、連続したＤＣＲＡＭアドレスに対応した形で出力される（図７）。
【００１０】
（７）ＤＣＲＡＭ２２から出力されたＤＣＲＡＭデータＤＣＤＴ０〜ＤＣＤＴ７は、タイミング信号ＣＰ２、ＣＰ３に同期して、ＣＧＲＯＭ／ＣＧＲＡＭ２４に入力され、ＣＧＲＯＭ、または、ＣＧＲＡＭのリードアドレスとして用いられる。その後、そのアドレスに対応するＣＧＲＯＭ、または、ＣＧＲＡＭデータＣＧＤＴ０〜ＣＧＤＴ３４がタイミング信号ＣＰ４に同期して出力されると、キャラクタフォントデータでもあるＣＧＤＴ０〜ＣＧＤＴ３４は、ＣＴ０〜ＣＴ６の信号により、ドットマトリクス上の各ドットライン（コモンライン）毎に分割され、ＣＤ０〜ＣＤ４データとして出力される（図６１）。
【００１１】
（８）ＣＧＲＯＭ／ＣＧＲＡＭ２４から出力された各ドットライン毎のキャラクタフォントデータＣＤ０〜ＣＤ４は、セグメントレジスタ２６に入力され、タイミング信号ＭＴ１〜ＭＴ１２、ＣＰ４に同期して、それぞれの表示データ保持回路３に順次ＭＤ１〜ＭＤ６０データとして保持される。ところで、タイミング信号ＭＴ１〜ＭＴ１２は、ＭＴＡＬＬ信号が「Ｈ」レベルである間、タイミング信号ＣＰ２に同期して、順次「Ｈ」レベルとなり、これにより、ＣＤ０〜ＣＤ４データが各表示桁毎に、タイミング信号ＣＰ４に同期して、表示データ保持回路３に保持される（図６２、図６３）。
【００１２】
（９）各ドットライン毎のキャラクタフォントデータＣＤ０〜ＣＤ４が、全ての表示データ保持回路３に入力され、ＭＤ１〜ＭＤ６０のデータとして保持されると、タイミング信号ＳＬＣＫ信号に同期して、ＭＤ１〜ＭＤ６０のデータが全て次段の表示データ保持回路４に入力され、ＳＤ１〜ＳＤ６０のデータとして保持される（図６４、図６５）。
【００１３】
（１０）表示データ保持回路４に保持されたＳＤ１〜ＳＤ６０のデータは、セグメントドライバ２８に入力され、これにより、ＳＤ１〜ＳＤ６０のデータに対応したセグメント信号が、コモン信号と同期して出力される。
【００１４】
（方法２：ＡＣアドレスセットのインストラクションを実行：図６８）
（１）コントローラからシリアルデータＱ４〜Ｑ１５が転送される。
【００１５】
（２）Ｑ４〜Ｑ１５のデータはインターフェイス回路１０を介して、シフトレジスタ１２に入力される（図５９）。
【００１６】
（３）シフトレジスタ１２にＱ４〜Ｑ１５のデータが入力されると、転送終了と同時に、データＱ４〜Ｑ１１はデータレジスタ１４（データレジスタ１）にレジスタデータＤ４〜Ｄ１１として保持され、Ｑ１２〜Ｑ１５のデータは、ＡＣアドレスセット（アドレスカウンタ２０のアドレスを設定）のインストラクション信号ＡＣＣＫに変換される（図５９）。
【００１７】
（４）レジスタデータＤ４〜Ｄ９、及びＡＣアドレスセットのインストラクション信号ＡＣＣＫは、アドレスカウンタ２０に入力され、その内、ＡＣＣＫ信号はアドレスセット信号発生回路に、レジスタデータＤ４〜Ｄ９はアドレスカウンタ１に入力される。アドレスセット信号発生回路にＡＣＣＫ信号が入力されると、タイミング信号ＣＰ１に同期して、アドレスセットイネーブル信号ＡＣＥＮが発生し、その発生したＡＣＥＮ信号は、ＡＮＤ回路を介してアドレスカウンタ１に入力され、レジスタデータＤ４〜Ｄ９が、表示の１桁目のＤＣＲＡＭアドレスを設定するアドレスカウンタ１の出力データＤＣＡ０〜ＤＣＡ５として保持される。これにより、表示の１桁目のＤＣＲＡＭアドレスが新たに設定されるため、順次以上の方法にてＤＣＲＡＭアドレスを設定していくと、表示のスクロールが可能となる（図６０）。
【００１８】
（５）〜（１０）については、方法１の動作と同じである。
【００１９】
【発明が解決しようとする課題】
しかし、以上の方法による表示スクロールは、あくまでも、表示桁毎の横方向スクロールであり、近年の表示の多彩化に伴う、ドット単位での横方向、縦方向の表示スクロールと比較すると、決して十分な表示スクロール方法ではない。また、図５８の表示駆動回路を用いて、強制的にドット単位での横方向、縦方向の表示スクロールを実行しようとすると、ＣＧＲＯＭのキャラクタフォントデータを、予め横方向、縦方向にドット単位でシフトした形で格納するか、または、ＣＧＲＡＭのキャラクタフォントデータをドット単位で表示スクロールする毎に書き換える必要ある。しかし、この方法は、５×７ドット表示の場合、１キャラクタフォント当り、６×８＝４８種類のキャラクタフォントが必要となるため、結果的にＣＧＲＯＭの容量を現状の４８倍の容量にする必要があり、また、ＣＧＲＡＭへのキャラクタフォントデータ書き込み回数も、現状の４８倍に増加し、コントローラのシリアルデータ転送処理の負担増となる。
【００２０】
【課題を解決するための手段】
本発明は、外部から送られてくる１つの表示キャラクタを指定する表示データを記憶する表示メモリと、この表示メモリからの表示データの読み出しアドレスを発生する回路であって、外部から送られてくるスクロールデータに基づいて、読み出しアドレス変更のタイミングを制御するアドレスカウンタと、前記表示メモリから読み出される表示データによって指定され、対応する１つの表示キャラクタのフォントデータを出力するフォントメモリと、このフォントメモリから読み出されたフォントデータを第１レジスタに記憶し、この第１レジスタに記憶されているフォントデータを、前記スクロールデータで規定される値だけ順次カウントするスクロールカウンタのカウント値に基づいて横方向に順次シフトさせた位置から読み出すことで、第１レジスタに記憶されているフォントデータの一部を順次選択して第２レジスタに記憶する制御回路と、を有し、前記スクロールデータはドット単位のスクロール量を規定するものであり、前記スクロールカウンタのカウント値に基づいてキャラクタフォントをドット単位でシフトして出力することを特徴とする。
【００２１】
このように、本発明によれば、フォントデータの読み出しタイミングを制御するとともに、読み出されたデータをシフトする。従って、従来のＣＧＲＯＭの容量にて、また、従来のＣＧＲＡＭのキャラクタフォントデータの書き込み回数にて、ドット単位の表示スクロールを実現することができる。
【００２３】
また、前記制御回路は、前記スクロールデータに応じて、フォントメモリから出力されたフォントデータを横方向または縦方向にシフトすることが好適である。これによって、上下左右、どの方向にもスクロールが可能になる。
【００２４】
また、前記制御回路は、第１レジスタは、１キャラクタ分ずつ記憶する複数の分割レジスタからなり、スクロールデータに基づきこの分割レジスタに１キャラクタの１／２のシフトを行うって記憶するかを制御し、第２レジスタは、第１レジスタの分割レジスタに対応する分割レジスタを有し、この第２レジスタの分割レジスタには第１レジスタの対応する分割レジスタの出力とそれに隣接する分割レジスタの出力を合わせただけの入力を有し、スクロールデータに応じて入力を選択して、１キャラクタ分のデータを選択して記憶することが好適である。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２６】
図１は、本発明の一実施形態であり、ＣＣＢアドレス一致の検出を行い、コントローラから転送されたシリアルデータを次段のシフトレジスタ１２に入力するインターフェイス回路１０（図２）、外部のコントローラから転送されたシリアルデータを一時的に保持するシフトレジスタ１２（図２）、一つのシリアルデータの転送が終了した時点で、シフトレジスタ１２に一時的に保持されているシリアルデータを改めて保持するデータレジスタ１４（図２）、シリアルデータの内容に基づいて、各種インストラクション信号を発生するインストラクションデコーダ１６（図２）、コントローラから転送された表示のドットスクロール量とスクロール方向設定データに基づいて、または、コントローラから転送された表示の１桁目のドットアドレスデータに基づいて、ドット単位の表示スクロールを行うためのスクロールコントロール信号を発生するスクロールカウンタ１８（図３〜図５）、スクロールカウンタ１８から発生したスクロールコントロール信号とスクロール方向設定データにより、または、コントローラから転送されたアドレスデータにより表示の１桁目のＤＣＲＡＭアドレスを設定し、且つ、その１桁目のＤＣＲＡＭアドレスから表示を行う桁までＤＣＲＡＭアドレスを順次発生するアドレスカウンタ２０（図６）、ＣＧＲＯＭ／ＣＧＲＡＭ２４のキャラクタフォントのコードデータを保持するＤＣＲＡＭ２２（図７）、ＤＣＲＡＭ２２で発生したキャラクタフォントのコードデータに基づいてキャラクタフォントデータを発生し、且つ、このキャラクタフォントデータをスクロールカウンタ１８から出力されるスクロールコントロール信号により、各ドットライン（コモンライン）毎に分割するデータ選択回路を有するＣＧＲＯＭ／ＣＧＲＡＭ２４（図８）、スクロールカウンタ１８から出力されるスクロールコントロール信号に基づいて、ＣＧＲＯＭ／ＣＧＲＡＭ２４のキャラクタフォントデータを、順次、特定のタイミングで保持するセグメントレジスタ２６（図９〜図１５）、このセグメントレジスタ２６のデータに基づいて、セグメント信号を出力し、表示器の分割電極にその信号を入力して、ドットマトリクス表示を実現するセグメントドライバ２８、そのセグメント波形と同期を取り、表示器の共通電極に入力するコモン信号を発生するコモンドライバ３０、各ブロックの動作、及び各ブロック間の同期を取るために必要なタイミング信号を発生するタイミング信号発生回路３２により構成されている。
【００２７】
この図１の回路は、上述の課題を解決するための回路であり、この回路を用いて、ドット単位の表示スクロールを実現する場合、以下の２通りの方法にて行うことができる。
【００２８】
（方法１：表示スクロールのインストラクションを実行：図２１〜図４２）
（１）外部のコントローラからシリアルデータＱ８〜Ｑ２３が転送される。
【００２９】
（２）Ｑ８〜Ｑ２３のデータはインターフェイス回路１０を介して、シフトレジスタ１２に入力される（図２）。
【００３０】
（３）シフトレジスタ１２に入力されたＱ８〜Ｑ２３のデータは、転送終了と同時に、データレジスタ１４（データレジスタ１）、及びインストラクションデコーダ１６に入力され、データＱ８〜Ｑ１９はレジスタデータＤ８〜Ｄ１９として保持され、Ｑ２０〜Ｑ２３のデータは、表示スクロールのインストラクション信号ＤＳＣＫに変換される（図２）。
【００３１】
（４）レジスタデータＤ８〜Ｄ１０、Ｄ１２〜Ｄ１５、Ｄ１８、Ｄ１９、及び表示スクロールのインストラクション信号ＤＳＣＫは、スクロールカウンタ１８に入力され、その内、ＤＳＣＫ信号は、スクロールイネーブル信号発生回路に、レジスタデータＤ８〜Ｄ１０は横方向スクロール量カウンタに、レジスタデータＤ１８は横スクロール方向設定レジスタに、レジスタデータＤ１２〜Ｄ１５は縦方向スクロール量カウンタに、レジスタデータＤ１９は縦スクロール方向設定レジスタに入力される。スクロールイネーブル信号発生回路にＤＳＣＫ信号が入力されると、タイミング信号ＣＰ１に同期して、スクロールイネーブル信号ＤＳＥＮが発生し、このＤＳＥＮ信号はＡＮＤ回路を介して、横方向スクロール量カウンタ、及び縦方向スクロール量カウンタに入力される。これにより、レジスタデータＤ８〜Ｄ１０が、タイミング信号ＣＰ２に同期して、横方向スクロール量カウンタのＨＳＤ０〜ＨＳＤ２データとして保持され、レジスタデータＤ１２〜Ｄ１５が、同様にタイミング信号ＣＰ２に同期して、縦方向スクロール量カウンタのＶＳＤ０〜ＶＳＤ３として保持される。また、スクロールイネーブル信号ＤＳＥＮは、同ＡＮＤ回路を介して横スクロール方向設定レジスタ、縦スクロール方向設定レジスタにも入力され、同タイミング信号ＣＰ２に同期して、レジスタデータＤ１８が横スクロール方向設定データＲ／Ｌとして、レジスタデータＤ１９が  縦スクロール方向設定データＤ／Ｕとして保持される。保持されたＨＳＤ０〜ＨＳＤ２データがＯＲ回路を介してＤＦＦ回路に入力されると、タイミング信号ＣＰ３に同期して、横方向ドットシフトイネーブル信号ＨＳＥＮ１が「Ｈ」となり、横方向ドットアドレスカウンタ、及び横方向スクロール量カウンタはシフトイネーブル状態となる。一方、保持されたＶＳＤ０〜ＶＳＤ３データがＯＲ回路を介してＤＦＦ回路に入力されると、同様にタイミング信号ＣＰ３に同期して、縦方向ドットシフトイネーブル信号ＶＳＥＮ１が「Ｈ」となり、縦方向ドットアドレスカウンタ１、及び縦方向スクロール量カンンタはシフトイネーブル状態となる。つまり、横方向ドットアドレスカウンタはタイミング信号ＣＰ４に同期して、横スクロール方向設定データＲ／Ｌにより、アップ、または、ダウンシフト動作を行い、横方向スクロール量カウンタは、タイミング信号ＣＰ２に同期してダウンシフト動作を行う。一方、縦方向ドットアドレスカウンタ１も同様にタイミング信号ＣＰ４に同期して、縦スクロール方向設定データＤ／Ｕにより、アップ、または、ダウンシフト動作を行い、縦方向スクロール量カウンタは、タイミング信号ＣＰ２に同期してダウンシフト動作を行う。その後、横方向スクロール量カウンタのＨＳＤ０〜ＨＳＤ２データが全て「０」となると、タイミング信号ＣＰ３に同期して、ＨＳＥＮ１信号が「Ｌ」となり、横方向ドットアドレスカウンタ、及び横方向スクロール量カウンタのシフト動作は停止する。一方、スクロール量カウンタのＶＳＤ０〜ＶＳＤ３データが全て「０」となると、タイミング信号ＣＰ３に同期して、ＶＳＥＮ１信号が「Ｌ」となり、縦方向ドットアドレスカウンタ１、及び縦方向スクロール量カウンタのシフト動作は停止する。���ころで、上述のＨＳＥＮ１信号が「Ｈ」である間に行われる横方向ドットアドレスカウンタ２０のシフト動作は、横スクロール方向設定データＲ／Ｌが「０」の時、アップシフト動作となり、タイミング信号ＣＰ４に同期して、ＨＳＡ０〜ＨＳＡ２データが順次「＋１」づつアップされる。一方、横スクロール方向設定データＲ／Ｌが「１」である時、ＨＳＡ０〜ＨＳＡ２データは順次「−１」づづダウンされる。尚、このアップシフト動作中に、ＨＳＡ０〜ＨＳＡ２データが「５Ｈ」から「０Ｈ」へと変化した場合、または、ダウンシフト動作中に、ＨＳＡ０〜ＨＳＡ２データが「０Ｈ」から「５Ｈ」へと変化した場合は、タイミング信号ＣＰ１に同期して、ＨＳＥＮ２信号が「Ｈ」レベルとなる。一方、上述のＶＳＥＮ１信号が「Ｈ」である間に行われる縦方向ドットアドレスカウンタ１のシフト動作は、縦スクロール方向設定データＤ／Ｕが「０」の時、アップシフト動作となり、タイミング信号ＣＰ４に同期して、ＶＳＡ０〜ＶＳＡ２データが順次「＋１」づつアップされる。一方、縦スクロール方向設定データＤ／Ｕが「１」である時、ＶＳＡ０〜ＶＳＡ２データは順次「−１」づづダウンされる。尚、このアップシフト動作中に、ＶＳＡ０〜ＶＳＡ２データが「７Ｈ」から「０Ｈ」へと変化した場合、または、ダウンシフト動作中に、ＶＳＡ０〜ＶＳＡ２データが「０Ｈ」から「７Ｈ」へと変化した場合は、タイミング信号ＣＰ１に同期して、ＶＳＥＮ２信号が「Ｈ」レベルとなる。その後、ＨＳＡ０〜ＨＳＡ２データはタイミング信号ＳＴ０が「Ｈ」、横方向ドットシフトイネーブル信号ＨＳＥＮ１が「Ｌ」、縦方向ドットシフトイネーブル信号ＶＳＥＮ１が「Ｌ」である時、タイミング信号ＣＰ１に同期して、横方向ドットアドレスレジスタにＨＲＡ０〜ＨＲＡ２データとして保持される。一方、ＶＳＡ０〜ＶＳＡ２データは、同様にタイミング信号ＳＴ０が「Ｈ」、横方向ドットシフトイネーブル信号ＨＳＥＮ１が「Ｌ」、縦方向ドットシフトイネーブル信号ＶＳＥＮ１が「Ｌ」である時、縦方向ドットアドレスカウンタ１にＶＲＡ０〜ＶＲＡ２データとして保持される。さらにその後、ＨＲＡ０〜ＨＲＡ２データは横方向スクロールデコーダに入力され、横方向スクロールコントロール信号ＳＨ０〜ＳＨ５に変換される。一方、ＶＲＡ０〜ＶＲＡ２データはタイミング信号ＳＴ０が「Ｌ」、タイミング信号ＳＴ１〜ＳＴ６の内いずれか１つ以上の信号が「Ｈ」である時、縦方向ドットアドレスカウンタ２がアップシフト動作となり、ＶＲＡ０〜ＶＲＡ２データは、タイミング信号ＣＰ１に同期して「＋１」づづアップされる。尚、このアップシフト動作中に、ＶＲＡ０〜ＶＲＡ３データが「７Ｈ」から「０Ｈ」へと変化した場合は、タイミング信号ＣＰ２に同期して、ＶＳＥＮ３信号が「Ｈ」レベルとなる。また、以上のアップシフト動作により、変化したＶＲＡ０〜ＶＲＡ２データは、縦方向スクロールデコーダに入力され、縦方向スクロールコントロール信号ＳＶ０〜ＳＶ７に変換される。ところで、ＨＲＡ０〜ＨＲＡ２データは、ＨＳＥＮ１信号が「Ｌ」の時のＨＳＡ０〜ＨＳＡ２データであり、つまり、ＨＳＡ０〜ＨＳＡ２データは表示の１桁目に割り当てられたキャラクタフォントの横方向の表示開���ドット位置を示す横方向ドットアドレスである。一方、ＶＲＡ０〜ＶＲＡ２データは、表示の１桁目に割り当てられたキャラクタフォントの縦方向の表示開始ドット位置から表示終了ドット位置までの縦方向ドットアドレスであり、タイミング信号ＳＴ１〜ＳＴ６に応じて、順次縦方向ドットアドレスを可変している。尚、ＶＳＥＮ１信号が「Ｌ」の時のＶＳＡ０〜ＶＳＡ２データは、表示の１桁目に割り当てられたキャラクタフォントの縦方向の表示開始ドット位置を示す縦方向ドットアドレスである（図３〜図５）。
【００３２】
（５）スクロールカウンタ１８の横方向アドレスシフトイネーブル信号ＨＳＥＮ２、横スクロール方向設定データＲ／Ｌ、縦方向アドレスシフトイネーブル信号ＶＳＥＮ２、縦スクロール方向設定データＤ／Ｕは、アドレスカウンタ２０に接続されており、ＨＳＥＮ２信号が「Ｈ」レベルである時、アドレスカウンタ１Ａが、タイミング信号ＣＰ２に同期して、アップ、またはダウンシフト動作を行い、一方、ＶＳＥＮ２信号が「Ｈ」レベルである時、アドレスカウンタ１Ｂが、タイミング信号ＣＰ２に同期して、アップ、またはダウンシフト動作を行う。つまり、横スクロール方向設定データＲ／Ｌが「０」の時は、アドレスカウンタ１Ａはアップシフト動作となり、タイミング信号ＣＰ２に同期して、ＤＣＡ０〜ＤＣＡ３データが「＋１」され、横スクロール方向設定データＲ／Ｌが「１」の時は、アドレスカウンタ１Ａはダウンシフト動作となり、タイミング信号ＣＰ２に同期して、ＤＣＡ０〜ＤＣＡ３データが「−１」される。一方、縦スクロール方向設定データＤ／Ｕが「０」の時は、アドレスカウンタ１Ｂはアップシフト動作となり、タイミング信号ＣＰ２に同期して、ＤＣＡ４、ＤＣＡ５データが「＋１」され、縦スクロール方向設定データＤ／Ｕが「１」の時は、アドレスカウンタ１Ｂはダウンシフト動作となり、タイミング信号ＣＰ２に同期して、ＤＣＡ４、ＤＣＡ５データが「−１」される。尚、このＤＣＡ０〜ＤＣＡ５データは、表示の１桁目に割り当てられたキャラクタフォントのＤＣＲＡＭアドレスであり、このＤＣＡ０〜ＤＣＡ５データと（４）のＨＳＡ０〜ＨＳＡ２データ、及びＶＳＡ０〜ＶＳＡ２データにより、ドット単位の表示スクロールを実現している（図６）。
【００３３】
（６）アドレスカウンタ１Ａのシフト動作により、「＋１」、「−１」されたＤＣＡ０〜ＤＣＡ３データ、及びアドレスカウンタ１Ｂのシフト動作により、「＋１」、「−１」されたＤＣＡ４、ＤＣＡ５データは、タイミング信号ＳＴ０が「Ｈ」、スクロールカウンタ１８の横方向ドットシフトイネーブル信号ＨＳＥＮ１が「Ｌ」、縦方向ドットシフトイネーブル信号ＶＳＥＮ１が「Ｌ」である時、タイミング信号ＣＰ４に同期して、アドレスカウンタ２Ａ、２Ｂに入力され、ＤＣＲＤＡ０〜ＤＣＲＤＡ５のデータとして保持される。その後、タイミング信号ＳＴ０が「Ｌ」となり、タイミング信号ＭＴＡＬＬ信号が「Ｈ」となるまでの間に、ＶＳＥＮ３信号が「Ｈ」となるとアドレスカウンタ２Ｂはアップシフト動作状態となり、タイミング信号ＣＰ４に同期して、ＤＣＲＤＡ４、ＤＣＲＤＡ５データが「＋１」される。さらにその後、タイミング信号ＭＴＡＬＬ信号が「Ｈ」に変化すると、アドレスカウンタ２Ａはアップシフト動作状態となり、ＤＣＲＤＡ０〜ＤＣＲＤＡ３データは、タイミング信号ＣＰ４に同期して、「＋１」づづ増加する。また、ＤＣＲＤＡ０〜ＤＣＲＤＡ５は、タイミング信号ＣＰ１に同期して、ＤＣＲＡＭ２２に順次入力される（図６）。
【００３４】
（７）ＤＣＲＡＭ２２に入力されたＤＣＲＤＡ０〜ＤＣＲＤＡ５データは、ＤＣＲＡＭ２２のリードアドレスとして用いられ、タイミング信号ＣＰ２に同期して、そのアドレスに対応するＤＣＲＡＭデータＤＣＤＴ０〜ＤＣＤＴ７がＤＣＲＡＭ２２より出力される。尚、この時、ＤＣＲＤＡ０〜ＤＣＲＤＡ３のデータは、タイミング信号ＣＰ４に同期して、順次「＋１」されるため、ＤＣＲＡＭデータＤＣＤＴ０〜ＤＣＤＴ７も、連続したＤＣＲＡＭアドレスに対応した形で出力される（図７）。
【００３５】
（８）ＤＣＲＡＭ２２から出力されたＤＣＲＡＭデータＤＣＤＴ０〜ＤＣＤＴ７は、タイミング信号ＣＰ２、ＣＰ３に同期して、ＣＧＲＯＭ／ＣＧＲＡＭ２４に入力され、ＣＧＲＯＭ、または、ＣＧＲＡＭのリードアドレスとして用いられる。その後、そのアドレスに対応するＣＧＲＯＭ、または、ＣＧＲＡＭデータＣＧＤＴ０〜ＣＧＤＴ３４がタイミング信号ＣＰ４に同期して出力されると、７個のデータ選択回路１にそれぞれ５ビットづつ入力される。ところで、キャラクタフォントデータとなるＣＧＤＴ０〜ＣＧＤＴ３４が入力される７個のデータ選択回路１と、キャラクタフォント間の縦方向のスペースエリアとなるＧＮＤデータが入力される１個のデータ選択回路１には、それぞれ縦方向スクロールコントロール信号ＳＶ０〜ＳＶ７が入力されているため、ＣＧＤＴ０〜ＣＧＤＴ３４データ、及びＧＮＤデータは、この縦方向スクロールコントロール信号ＳＶ０〜ＳＶ７により、５ビットづつ各ドットライン（コモンライン）毎に分割され、キャラクタフォントデータＣＤ０〜ＣＤ４として出力される（図８）。
【００３６】
（９）ＣＧＲＯＭ／ＣＧＲＡＭ２４から出力された各ドットライン毎のキャラクタフォントデータＣＤ０〜ＣＤ４は、セグメントレジスタ２６に入力され、タイミング信号ＭＴ１〜ＭＴ１１、ＣＰ４に同期して、それぞれの表示データ保持回路１Ａ、１Ｂに順次入力される。また、各キャラクフォント間の横方向スペースエリアとなるＧＮＤデータも、キャラクタフォントデータＣＤ０〜ＣＤ４と同様に、タイミング信号ＭＴ１〜ＭＴ１１、ＣＰ４に同期して、それぞれの表示データ保持回路１Ａ、１Ｂに順次入力される。ところで、表示データ保持回路１Ａ、１Ｂには、スクロールカウンタ１８で生成された横方向スクロールコントロール信号ＳＨ０、ＳＨ１、ＳＨ２の論理和であるＳＨ０１２信号と、同様にスクロールカウンタ１８で生成された横方向スクロールコントロール信号ＳＨ３、ＳＨ４、ＳＨ５の論理和であるＳＨ３４５信号が入力されているため、ＣＤ０〜ＣＤ４データ、及びＧＮＤデータは、この横方向スクロールコントロール信号ＳＨ０〜ＳＨ５により、所定の表示データ保持回路１Ａ、１Ｂに入力され、ＭＤ１〜ＭＤ６３データとして保持される。つまり、ＳＨ０、ＳＨ１、ＳＨ２信号の何れか一つが「Ｈ」である時は、ＣＤ０〜ＣＤ２データは、タイミング信号ＭＴ１〜ＭＴ１１、ＣＰ４に同期して、順次表示データ保持回路１Ａに入力され、ＭＤ１〜ＭＤ３、ＭＤ７〜ＭＤ９、ＭＤ１３〜ＭＤ１５、ＭＤ１９〜ＭＤ２１、ＭＤ２５〜ＭＤ２７、ＭＤ３１〜ＭＤ３３、ＭＤ３７〜ＭＤ３９、ＭＤ４３〜ＭＤ４５、ＭＤ４９〜ＭＤ５１、ＭＤ５５〜ＭＤ５７、ＭＤ６１〜ＭＤ６３として保持される。一方、ＣＤ３、ＣＤ４、ＧＮＤデータは、タイミング信号ＭＴ１〜ＭＴ１１、ＣＰ４に同期して、順次表示データ保持回路１Ｂに入力され、ＭＤ４〜ＭＤ６、ＭＤ１０〜ＭＤ１２、ＭＤ１６〜ＭＤ１８、ＭＤ２２〜ＭＤ２４、ＭＤ２８〜ＭＤ３０、ＭＤ３４〜ＭＤ３６、ＭＤ４０〜ＭＤ４２、ＭＤ４６〜ＭＤ４８、ＭＤ５２〜ＭＤ５４、ＭＤ５８〜ＭＤ６０として保持される。また、ＳＨ３、ＳＨ４、ＳＨ５信号の何れか一つが「Ｈ」である時は、ＣＤ３、ＣＤ４、ＧＮＤデータが、タイミング信号ＭＴ１〜ＭＴ１１、ＣＰ４に同期して、順次表示データ保持回路１Ａに入力され、ＭＤ１〜ＭＤ３、ＭＤ７〜ＭＤ９、ＭＤ１３〜ＭＤ１５、ＭＤ１９〜ＭＤ２１、ＭＤ２５〜ＭＤ２７、ＭＤ３１〜ＭＤ３３、ＭＤ３７〜ＭＤ３９、ＭＤ４３〜ＭＤ４５、ＭＤ４９〜ＭＤ５１、ＭＤ５５〜ＭＤ５７、ＭＤ６１〜ＭＤ６３として保持される。また、同様にＣＤ０、ＣＤ１、ＣＤ２データはタイミング信号ＭＴ１〜ＭＴ１１、ＣＰ４に同期して、順次表示データ保持回路１Ｂに入力され、ＭＤ４〜ＭＤ６、ＭＤ１０〜ＭＤ１２、ＭＤ１６〜ＭＤ１８、ＭＤ２２〜ＭＤ２４、ＭＤ２８〜ＭＤ３０、ＭＤ３４〜ＭＤ３６、ＭＤ４０〜ＭＤ４２、ＭＤ４６〜ＭＤ４８、ＭＤ５２〜ＭＤ５４、ＭＤ５８〜ＭＤ６０として保持される。尚、タイミング信号ＭＴ１〜ＭＴ１１は、各表示桁の各ドットライン毎のキャラクタフォントデータＣＤ０〜ＣＤ４と各キャラクタフォント間の横方向スペースエリア用のＧＮＤデータを、表示データ保持回路１Ａ、１Ｂに入力するための信号であり、ＭＴＡＬＬ信号が「Ｈ」レベルである間、タイミング信号ＣＰ２に同期して、順次「Ｈ」レベルを出力する（図９〜図１２）。
【００３７】
（１０）表示データ保持回路１Ａ、１Ｂに保持されたＭＤ１〜ＭＤ６３データは、表示データ保持回路２に入力され、タイミング信号ＳＬＣＫに同期して、ＳＤ１〜ＳＤ６０データとして保持される。ところで、表示データ保持回路２には、スクロールカウンタ１８で生成された横方向スクロールコントロール信号ＳＨ０、ＳＨ３の論理和であるＳＨ０３信号、ＳＨ１とＳＨ４の論理和であるＳＨ１４信号、ＳＨ２とＳＨ５の論理和であるＳＨ２５信号が入力されているため、ＭＤ１〜ＭＤ６３データは、この横方向スクロールコントロール信号ＳＨ０〜ＳＨ５により、所定の表示データ保持回路２に入力され、ＳＤ１〜ＳＤ６０データとして保持される。つまり、ＳＨ０、ＳＨ３信号の何れか一つが「Ｈ」である時は、ＭＤ１〜ＭＤ６０のデータが、タイミング信号ＳＬＣＫに同期して、表示データ保持回路２に入力され、ＳＤ１〜ＳＤ６０として保持され、また、ＳＨ１、ＳＨ４信号の何れか一つが「Ｈ」である時は、ＭＤ２〜ＭＤ６１のデータが、タイミング信号ＳＬＣＫに同期して、表示データ保持回路２に入力され、ＳＤ１〜ＳＤ６０として保持され、さらに、ＳＨ２、ＳＨ５信号の何れか一つが「Ｈ」である時は、ＭＤ３〜ＭＤ６２のデータが、タイミング信号ＳＬＣＫに同期して、表示データ保持回路２に入力され、ＳＤ１〜ＳＤ６０として保持される（図１３〜図１５）。
【００３８】
（１１）表示データ保持回路２に保持されたＳＤ１〜ＳＤ６０のデータは、セグメントドライバ２８に入力され、これにより、ＳＤ１〜ＳＤ６０のデータに対応したセグメント信号が、コモン信号と同期して出力される。
【００３９】
（方法２：ＡＣ・ＳＣアドレスセットのインストラクションを実行：図４３〜図４５）
（１）コントローラからシリアルデータＱ０〜Ｑ２３が転送される。
【００４０】
（２）Ｑ０〜Ｑ２３のデータはインターフェイス回路１０を介して、シフトレジスタ１２に入力される（図２）。
【００４１】
（３）シフトレジスタ１２に入力されたＱ０〜Ｑ２３のデータは、転送終了と同時に、データレジスタ１４（データレジスタ１）、及びインストラクションデコーダ１６に入力され、データＱ０〜Ｑ１９はレジスタデータＤ０〜Ｄ１９として保持され、Ｑ２０〜Ｑ２３のデータは、ＡＣ・ＳＣアドレスセットのインストラクション信号ＡＣＣＫに変換される（図２）。
【００４２】
（４）レジスタデータＤ０〜Ｄ２、Ｄ４〜Ｄ６、及びＡＣ・ＳＣアドレスセットのインストラクション信号ＡＣＣＫは、スクロールカウンタ１８に入力され、その内、ＡＣＣＫ信号は、アドレスセットイネーブル信号発生回路に、レジスタデータＤ０〜Ｄ２は横方向ドットアドレスカウンタに、レジスタデータＤ４〜Ｄ６は縦方向ドットアドレスカウンタ１に入力される。アドレスセットイネーブル信号発生回路にＡＣＣＫ信号が入力されると、タイミング信号ＣＰ１に同期して、アドレスセットイネーブル信号ＡＣＥＮが発生し、ＡＮＤ回路を介して、横方向ドットアドレスカウンタ、及び縦方向ドットアドレスカウンタ１に入力される。これにより、レジスタデータＤ０〜Ｄ２が、タイミング信号ＣＰ４に同期して、横方向ドットアドレスカウンタのＨＳＡ０〜ＨＳＡ２データとして保持され、レジスタデータＤ４〜Ｄ６が、同様にタイミング信号ＣＰ４に同期して、縦方向ドットアドレスカウンタ１のＶＳＡ０〜ＶＳＡ２データとして保持される。保持されたＨＳＡ０〜ＨＳＡ２データはタイミング信号ＳＴ０が「Ｈ」、横方向ドットシフトイネーブル信号ＨＳＥＮ１が「Ｌ」、縦方向ドットシフトイネーブル信号ＶＳＥＮ１が「Ｌ」である時、タイミング信号ＣＰ１に同期して、横方向ドットアドレスレジスタにＨＲＡ０〜ＨＲＡ２データとして保持され、一方、保持されたＶＳＡ０〜ＶＳＡ２データは、同様にタイミング信号ＳＴ０が「Ｈ」、横方向ドットシフトイネーブル信号ＨＳＥＮ１が「Ｌ」、縦方向ドットシフトイネーブル信号ＶＳＥＮ１が「Ｌ」である時、縦方向ドットアドレスカウンタ２にＶＲＡ０〜ＶＲＡ２データとして保持される。その後、ＨＲＡ０〜ＨＲＡ２データは横方向スクロールデコーダに入力され、横方向スクロールコントロール信号ＳＨ０〜ＳＨ５に変換される。一方、ＶＲＡ０〜ＶＲＡ２データはタイミング信号ＳＴ０が「Ｌ」、タイミング信号ＳＴ１〜ＳＴ６の内いずれか１つ以上の信号が「Ｈ」である時、縦方向ドットアドレスカウンタ２がアップシフト動作となり、ＶＲＡ０〜ＶＲＡ２データは、タイミング信号ＣＰ１に同期して「＋１」づづアップされる。尚、このアップシフト動作中に、ＶＲＡ０〜ＶＲＡ３データが「７Ｈ」から「０Ｈ」へと変化した場合は、タイミング信号ＣＰ２に同期して、ＶＳＥＮ３信号が「Ｈ」レベルとなる。また、以上のアップシフト動作により、変化したＶＲＡ０〜ＶＲＡ２データは、縦方向スクロールデコーダに入力され、縦方向スクロールコントロール信号ＳＶ０〜ＳＶ７に変換される。ところで、ＨＲＡ０〜ＨＲＡ２データは、ＨＳＥＮ１信号が「Ｌ」の時のＨＳＡ０〜ＨＳＡ２データであり、つまり、ＨＳＡ０〜ＨＳＡ２データは表示の１桁目に割り当てられたキャラクタフォントの横方向の表示開始ドット位置を示す横方向ドットアドレスである。一方、ＶＲＡ０〜ＶＲＡ２データは、表示の１桁目に割り当てられたキャラクタフォントの縦方向の表示開始ドット位置から表示終了ドット位置までの縦方向ドットアドレスであり、タイミング信号ＳＴ１〜ＳＴ６に応じて順次縦方向ドットアドレスを可変している。尚、ＶＳＥＮ１信号が「Ｌ」の時のＶＳＡ０〜ＶＳＡ２データは、表示の１桁目に割り当てられたキャラクタフォントの縦方向の表示開始ドット位置を示す縦方向ドットアドレスである（図３〜図５）。
【００４３】
（５）スクロールカウンタ１８のアドレスセットイネーブル信号ＡＣＥＮは、ＡＮＤ回路を介してアドレスカウンタ２０内のアドレスカウンタ１Ａ、１Ｂにも入力されており、レジスタデータＤ８〜Ｄ１１が、タイミング信号ＣＰ２に同期して、ＤＣＡ０〜ＤＣＡ３データとして、レジスタデータＤ１２、Ｄ１３が、同様にタイミング信号ＣＰ２に同期して、ＤＣＡ４、ＤＣＡ５データとして保持される。尚、ＤＣＡ０〜ＤＣＡ５データは、表示の１桁目に割り当てられたキャラクタフォントのＤＣＲＡＭアドレスであり、このＤＣＡ０〜ＤＣＡ５データと（４）のＨＳＡ０〜ＨＳＡ２データ、及びＶＳＡ０〜ＶＳＡ２データの設定を順次行うことにより、ドット単位の表示スクロールを実現している（図６）。
【００４４】
（６〜１１）については、方法１の動作と同じ。以上の２つの方法を用いることにより、横方向、縦方向のドット単位の表示スクロール（図４０〜図４９）だけではなく、斜方向のドット単位の表示スクロール（図５０、図５１）が可能となり、本課題を解決することができる。
【００４５】
ところで、図１の実施例は、ＤＣＲＡＭアドレスを２分割して、横方向のシフトには、６ビットのＤＣＲＡＭアドレスの内、下位４ビットのＤＣＲＡＭアドレスＤＣＡ０〜ＤＣＡ３を、縦方向のシフトには、残りの上位２ビットのＤＣＲＡＭアドレスＤＣＡ４、ＤＣＡ５を割り振ることにより実現しているが、この割り振り方を変えることにより、更に多彩な表示が実現可能になる。例えば、図２の回路に、ＤＣＲＡＭアドレスの割り振り方を切り換えるＯＺデータを保持するデータレジスタ１４（データレジスタ２）を図１６の様に設け、さらに、図６のアドレスカウンタ２０に、ＯＺデータに応じて、ＤＣＲＡＭアドレスの加減シフト動作領域を切り換える制御回路を図１７の様に設けることにより、次の２通りのドット単位の表示シフトを実現することが可能である。つまり、ＯＺ＝「０」の時は、６ビットのＤＣＲＡＭアドレスの内、下位４ビットのＤＣＲＡＭアドレスＤＣＡ０〜ＤＣＡ３を横方向のシフトに、残りの上位２ビットのＤＣＲＡＭアドレスＤＣＡ４、ＤＣＡ５を縦方向のシフトに割り振り、また、ＯＺ＝「１」の時は、６ビットのＤＣＲＡＭアドレス全てを横方向のシフトに割り振ることにより、さらに多彩な表示が実現可能となる。
【００４６】
また、図１の実施例は、５×７ドットマトリクスの各表示桁間に１ドット列分のドットセグメントが存在する表示器のドット単位の表示スクロール方法であるが、５×７ドットマトリクスの表示桁間に１ドット列分のドットセグメントが存在しない表示器についても、ドット単位の表示スクロールは可能である。
【００４７】
例えば、図２の回路に、５×７ドットマトリクス表示桁間に存在するスペースエリアに、１ドット列分のドットセグメント表示領域の有・無に応じて表示方式を切り換えるＤＷデータを保持するデータレジスタ１４（データレジスタ２）を図１６の様に設ける。すなわち、このデータレジスタ１４（データレジスタ２）のデータに応じて、キャラクタ間にドットセグメントが存在するか否かが分かる。そして、ドットセグメントが存在しない場合には、表示可能桁数が増加する。このため、この場合に、表示可能桁数が増加するため、セグメントレジスタ２６の容量を図１８、図１９に示すように増加させ、ＭＤ６４〜ＭＤ７５に出力することで、最終出力データをＳＤ１〜ＳＤ７２とする。
【００４８】
さらに、セグメントレジスタ２６の最終出力データＳＤ１〜ＳＤ７２を、セグメントドライバ２８に入力する前に、ドット幅切り換え回路（図２０）に入力し、ＤＷデータに応じて、入力先となるセグメント端子を切り換えることにより、上述の２通りの表示器に対応したドット単位の表示スクロールが実現可能となる（図５２〜図５７）。すなわち、ドットセグメントが存在しない場合においても、１ドット単位のスクロールが可能になる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、フォントデータの読み出しタイミングを制御するとともに、読み出されたデータをシフトする。従って、従来のＣＧＲＯＭの容量にて、また、従来のＣＧＲＡＭのキャラクタフォントデータの書き込み回数にて、ドット単位の表示スクロールを実現することができる。これによって、近年の表示の多彩化に伴うドット単位の表示スクロールに対応することができる。
【図面の簡単な説明】
【図１】  実施形態に係る表示駆動回路の構成を示す図である。
【図２】  インターフェイス回路１０、シフトレジスタ１２、データレジスタ１４、インストラクションデコーダ１６の接続を示す図である。
【図３】  スクロールカウンタ１８の構成を示す図である。
【図４】  スクロールカウンタ１８の構成を示す図である。
【図５】  スクロールカウンタ１８の構成を示す図である。
【図６】  アドレスカウンタ２０の構成を示す図である。
【図７】  ＤＣＲＡＭ２２の構成を示す図である。
【図８】  ＣＧＲＯＭ／ＣＧＲＡＭ２４の構成を示す図である。
【図９】  セグメントレジスタ２６の構成を示す図である。
【図１０】  セグメントレジスタ２６の構成を示す図である。
【図１１】  セグメントレジスタ２６の構成を示す図である。
【図１２】  セグメントレジスタ２６の構成を示す図である。
【図１３】  セグメントレジスタ２６の構成を示す図である。
【図１４】  セグメントレジスタ２６の構成を示す図である。
【図１５】  セグメントレジスタ２６の構成を示す図である。
【図１６】  シフトレジスタ１２およびデータレジスタ１４の他の構成を示す図である。
【図１７】  アドレスのシフトの切り換えを示す図である。
【図１８】  セグメントレジスタ２６の構成を示す図である。
【図１９】  セグメントレジスタ２６の構成を示す図である。
【図２０】  ドット幅切換の構成を示す図である。
【図２１】  左スクロールのタイミングチャートである。
【図２２】  左スクロールのタイミングチャートである。
【図２３】  左スクロールのタイミングチャートである。
【図２４】  左スクロールのタイミングチャートである。
【図２５】  右スクロールのタイミングチャートである。
【図２６】  右スクロールのタイミングチャートである。
【図２７】  右スクロールのタイミングチャートである。
【図２８】  右スクロールのタイミングチャートである。
【図２９】  上スクロールのタイミングチャートである。
【図３０】  上スクロールのタイミングチャートである。
【図３１】  上スクロールのタイミングチャートである。
【図３２】  上スクロールのタイミングチャートである。
【図３３】  下スクロールのタイミングチャートである。
【図３４】  下スクロールのタイミングチャートである。
【図３５】  下スクロールのタイミングチャートである。
【図３６】  下スクロールのタイミングチャートである。
【図３７】  左、上スクロールのタイミングチャートである。
【図３８】  左、上スクロールのタイミングチャートである。
【図３９】  左、上スクロールのタイミングチャートである。
【図４０】  右、下スクロールのタイミングチャートである。
【図４１】  右、下スクロールのタイミングチャートである。
【図４２】  右、下スクロールのタイミングチャートである。
【図４３】  ＡＣ・ＳＣセットのタイミングチャートである。
【図４４】  ＡＣ・ＳＣセットのタイミングチャートである。
【図４５】  ＡＣ・ＳＣセットのタイミングチャートである。
【図４６】  左シフトを示す図である。
【図４７】  右シフトを示す図である。
【図４８】  上シフトを示す図である。
【図４９】  下シフトを示す図である。
【図５０】  左、上シフトを示す図である。
【図５１】  右、下シフトを示す図である。
【図５２】  左シフトを示す図である。
【図５３】  右シフトを示す図である。
【図５４】  上シフトを示す図である。
【図５５】  下シフトを示す図である。
【図５６】  左、上シフトを示す図である。
【図５７】  右、下シフトを示す図である。
【図５８】  従来の表示駆動回路の構成を示す図である。
【図５９】  インターフェイス回路１０、シフトレジスタ１２、データレジスタ１４、インストラクションデコーダ１６の構成を接続を示す図である。
【図６０】  アドレスカウンタ２０の構成を示す図である。
【図６１】  ＣＧＲＯＭ／ＣＧＲＡＭ２４の構成を示す図である。
【図６２】  セグメントレジスタ２６の構成を示す図である。
【図６３】  セグメントレジスタ２６の構成を示す図である。
【図６４】  セグメントレジスタ２６の構成を示す図である。
【図６５】  セグメントレジスタ２６の構成を示す図である。
【図６６】  左スクロールのタイミングチャートである。
【図６７】  右スクロールのタイミングチャートである。
【図６８】  ＡＣアドレスセットのタイミングチャートである。
【符号の説明】
１０  インターフェイス回路、１２  シフトレジスタ、１４  データレジスタ、１６  インストラクションデコーダ、１８  スクロールカウンタ、２０  アドレスカウンタ、２２  ＤＣＲＡＭ、２４  ＣＧＲＯＭ／ＣＧＲＡＭ、２６  セグメントレジスタ、２８  セグメントドライバ、３０  コモンドライバ、３２  タイミング信号発生回路。
【図１】
0004225702.tif 000002
【図２】
0004225702.tif 000003
【図３】
0004225702.tif 000004
【図４】
0004225702.tif 000005
【図５】
0004225702.tif 000006
【図６】
0004225702.tif 000007
【図７】
0004225702.tif 000008
【図８】
0004225702.tif 000009
【図９】
0004225702.tif 000010
【図１０】
0004225702.tif 000011
【図１１】
0004225702.tif 000012
【図１２】
0004225702.tif 000013
【図１３】
0004225702.tif 000014
【図１４】
0004225702.tif 000015
【図１５】
0004225702.tif 000016
【図１６】
0004225702.tif 000017
【図１７】
0004225702.tif 000018
【図１８】
0004225702.tif 000019
【図１９】
0004225702.tif 000020
【図２０】
0004225702.tif 000021
【図２１】
0004225702.tif 000022
【図２２】
0004225702.tif 000023
【図２３】
0004225702.tif 000024
【図２４】
0004225702.tif 000025
【図２５】
0004225702.tif 000026
【図２６】
0004225702.tif 000027
【図２７】
0004225702.tif 000028
【図２８】
0004225702.tif 000029
【図２９】
0004225702.tif 000030
【図３０】
0004225702.tif 000031
【図３１】
0004225702.tif 000032
【図３２】
0004225702.tif 000033
【図３３】
0004225702.tif 000034
【図３４】
0004225702.tif 000035
【図３５】
0004225702.tif 000036
【図３６】
0004225702.tif 000037
【図３７】
0004225702.tif 000038
【図３８】
0004225702.tif 000039
【図３９】
0004225702.tif 000040
【図４０】
0004225702.tif 000041
【図４１】
0004225702.tif 000042
【図４２】
0004225702.tif 000043
【図４３】
0004225702.tif 000044
【図４４】
0004225702.tif 000045
【図４５】
0004225702.tif 000046
【図４６】
0004225702.tif 000047
【図４７】
0004225702.tif 000048
【図４８】
0004225702.tif 000049
【図４９】
0004225702.tif 000050
【図５０】
0004225702.tif 000051
【図５１】
0004225702.tif 000052
【図５２】
0004225702.tif 000053
【図５３】
0004225702.tif 000054
【図５４】
0004225702.tif 000055
【図５５】
0004225702.tif 000056
【図５６】
0004225702.tif 000057
【図５７】
0004225702.tif 000058
【図５８】
0004225702.tif 000059
【図５９】
0004225702.tif 000060
【図６０】
0004225702.tif 000061
【図６１】
0004225702.tif 000062
【図６２】
0004225702.tif 000063
【図６３】
0004225702.tif 000064
【図６４】
0004225702.tif 000065
【図６５】
0004225702.tif 000066
【図６６】
0004225702.tif 000067
【図６７】
0004225702.tif 000068
【図６８】
0004225702.tif 000069