(57)【特許請求の範囲】
【請求項１】
それぞれメモリ素子を持ちこれらメモリ素子の内容に対応した画像を表示する複数の表示画素のマトリクスアレイと、前記複数の表示画素の行ブロックを選択的に指定しこの選択行ブロックに対応する表示画素のメモリ素子への書き込みをイネーブルする垂直走査回路と、前記複数の表示画素の列ブロックを選択的に指定しこの選択列ブロックに対応する表示画素のメモリ素子に画像データを書き込む水平走査回路と、外部から供給される表示画素毎のアドレスデータおよび画像データをビデオメモリに書き込み読み出すインタフェースと、前記インタフェースから供給されるアドレスデータおよび画像データを参照して前記垂直および水平走査回路の動作を制御するコントローラを備え、
前記インタフェースは前記外部から供給される画像データのうち、前記ビデオメモリ内の画像データとは異なる部分の表示画素のアドレスデータを検知し、検出したアドレスデータによって特定される表示画素の部分を含む行および列ブロックを書換範囲として決定し、この書換範囲に対応する部分的画像データを前記コントローラに供給する動作モードを有することを特徴とする平面表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数の表示画素がマトリクス状に配置される平面表示装置に関し、特に各表示画素が画像データを保持するメモリ素子を備える平面表示装置に関する。
【０００２】
【従来の技術】
近年では、アクティブマトリクス型液晶表示パネルが表示の美しさや、製品の信頼性の高さから、ノートＰＣや携帯端末機器のモニタディスプレイとして広く用いられるようになってきた。この液晶表示パネルは一般に複数の画素電極がマトリクス状に配置されるアレイ基板と、対向電極がこれら複数の画素電極に対向して配置される対向基板と、これらアレイ基板および対向基板間に保持される液晶層で構成される。アレイ基板は複数の画素電極に加えて、これら画素電極の行に沿って配置される複数の走査線、これら画素電極の列に沿って配置される複数の信号線、およびこれら走査線および信号線の交差位置近傍に配置される複数の画素スイッチを備える。各画素スイッチは対応走査線を介して駆動されたときに対応信号線の信号電圧を対応画素電極に印加するように接続される。この画素スイッチの利用により、隣接画素間のクロストークを十分低減して高コントラストの画像を得ることができる。
【０００３】
画素スイッチは一般にアモルファスシリコンの半導体薄膜を用いた薄膜トランジスタで構成される。最近では、製造技術の進歩により、アモルファスシリコンよりも高いキャリア移動度を持つポリシリコンの半導体薄膜を形成できるようになった。この薄膜形成技術を利用すれば、画素電極用の画素スイッチだけでなく例えば垂直ドライバおよび水平ドライバをアレイ基板に組み込むことができる。
【０００４】
ところで、例えば携帯電話等の携帯端末は主にバッテリ電源により動作するため、出来る限り低消費電力であることが好ましい。このため、携帯電話の待受状態で表示画面の輝度を低下させることが一般的に行われている。最近では、さらに垂直ドライバおよび水平ドライバを停止可能な技術が知られる。この技術では、複数のメモリ素子が表示画面を構成する表示画素にそれぞれ設けられ、待受状態で同一の画像を表す画像データを保持する。垂直ドライバおよび水平ドライバは同一画像がこれらメモリ素子の内容に対応して表示される間において停止され、この結果としてディスプレイの電力消費を抑えることができる。
【０００５】
【発明が解決しようとする課題】
しかし、これら垂直および水平ドライバを完全に停止させてしまうと、表示画像の一部だけを更新させるようなことが困難になる。
【０００６】
本発明の目的は、上述のような技術的課題に鑑み、低消費電力で表示画像の一部を更新することが可能な平面表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一観点によれば、それぞれメモリ素子を持ちこれらメモリ素子の内容に対応した画像を表示する複数の表示画素のマトリクスアレイと、複数の表示画素の行ブロックを選択的に指定しこの選択行ブロックに対応する表示画素のメモリ素子への書き込みをイネーブルする垂直走査回路と、複数の表示画素の列ブロックを選択的に指定しこの選択列ブロックに対応する表示画素のメモリ素子に画像データを書き込む水平走査回路と、外部から供給される表示画素毎のアドレスデータおよび画像データをビデオメモリに書き込み読み出すインタフェースと、インタフェースから供給されるアドレスデータおよび画像データを参照して垂直および水平走査回路の動作を制御するコントローラを備え、インタフェースはビデオメモリ内の画像データとは異なっていて外部から供給される画像データに対応した表示画素の部分のアドレスデータを検知し、検出したアドレスデータによって特定される表示画素の部分を含む行および列ブロックを書換範囲として決定し、この書換範囲に対応する部分的画像データをコントローラに供給する動作モードを有する平面表示装置が提供される。
【０００８】
この平面表示装置では、インタフェースがビデオメモリ内の画像データとは異なっていて外部から供給される画像データに対応した表示画素の部分のアドレスデータを検知し、検出したアドレスデータによって特定される表示画素の部分を含む行および列ブロックを書換範囲として決定し、この書換範囲に対応する部分的画像データをコントローラに供給するため、垂直走査回路および水平走査回路のアドレッシングが単純化される。これにより、この表示画素の部分が各ブロックの表示画素に対する画像データの書き換え用に不十分であったとしても、画像データの不足分をビデオメモリの内容で補完できる。すなわち、一アドレス形式の画像データがビデオメモリに保持された画像データの一部を更新するために外部から供給されたとき、このアドレス形式をコントローラのアドレッシングシステムに適合させることができる。従って、全表示画素のメモリ素子について書き換えを行う場合のような電力消費を必要とせずに、表示画像の一部を更新できる。
【０００９】
【発明の実施の形態】
以下、本発明の一実施形態に係る平面表示装置について図面を参照して説明する。この平面表示装置は画面全体を更新する通常書込モードおよび画像の一部をブロック単位で更新するランダム書込モードで動作可能に構成される。
【００１０】
図１はこの平面表示装置の構成を概略的に示し、図２は図１に示す液晶表示パネルの表示画素の構成を示し、図３は図２に示す表示画素の部分的な断面構造を示す。
【００１１】
平面表示装置は複数の表示画素ＰＸがマトリクス状に配置されてなる表示領域ＤＡとこれら表示画素ＰＸを駆動する駆動領域ＤＲを備えた例えば反射型の液晶表示パネルＬＣＤおよびこの液晶表示パネルＬＣＤを制御する外部制御回路ＰＣＢとを備える。液晶表示パネルＬＣＤはアレイ基板１０、このアレイ基板１０に対向する対向基板２０、およびこれらアレイ基板１０および対向基板２０間に挟持される光変調層として液晶層３０を含む。液晶層３０はアレイ基板１０および対向基板２０の間隙に液晶組成物を注入して封止することにより得られる。そして液晶層３０の光透過率は画素電極１１および対向電極２２間の電位差に対応して設定される。また、アレイ基板１０および対向基板２０はその外側表面に偏光板ＰＬ１およびＰＬ２を有する。
【００１２】
対向基板２０はガラス板等の光透過性絶縁基板ＧＬ２、この絶縁基板ＧＬ２上に形成されるカラーフィルタ２１、複数の画素電極１１に対向してカラーフィルタ２１を覆う対向電極２２、および対向電極２２を覆う配向膜２３Ｂを含む。
【００１３】
次にアレイ基板１０について説明する。アレイ基板１０の表示領域ＤＡはガラス板等の光透過性絶縁基板ＧＬ１、表示画素ＰＸに対応して配置される複数の画素電極１１、これら画素電極１１の行に沿って配置される複数の走査線１２、これら画素電極１１の列に沿って配置される複数の信号線１３、これら走査線１２および信号線１３の交差位置近傍に配置される複数の画素スイッチ１４を有する。また、さらに表示領域ＤＡは複数の表示画素ＰＸの列方向に並び複数の走査線１１に平行に配置される入力ゲート線１９Ａおよび出力ゲート線１９Ｂ、信号線１３および入力ゲート線の略交点付近に配置されるメモリ入力スイッチ１６、メモリ入力スイッチ１６に接続され対応信号線１３から供給される画像データＶＤを保持するスタティックＲＡＭ等のメモリ素子１５、メモリ素子１５に極性反転回路１７を介して接続されるメモリ出力スイッチ１８を有する。上記画素スイッチ１４およびメモリ出力スイッチ１８の各々は対応画素電極１１と対応走査線１２に平行に配置される補助容量線とが容量結合してなる補助容量ＣＳに接続される。通常書込モードにおいては画素スイッチ１４を介して、またランダム書込モードにおいてはメモリ出力スイッチ１８を介して画素電極１１および補助容量ＣＳに画像データが書き込まれる。
【００１４】
また、各画素スイッチ１４および各メモリ出力スイッチ１８はポリシリコンの半導体薄膜を用いて絶縁基板ＧＬ１上に形成される薄膜トランジスタで構成され、対応走査線１２あるいは出力ゲート線１９Ｂを介して駆動されたときに対応信号線１３の信号電圧を対応画素電極１１に印加するように接続される。また、対向基板２０と同様に複数の画素電極１１は図３に示すように配向膜２３Ａにより覆われる。
【００１５】
アレイ基板１０の駆動領域ＤＲは複数の走査線１２を駆動する垂直ドライバ４０、複数の信号線１３を駆動する水平ドライバ５０、垂直ドライバ４０が単位行毎に動作するよう制御する垂直デコード部１１０と、水平ドライバ５０が単位列毎に動作するよう制御する水平デコード部１２０と、これらの動作を制御するコントローラ６０を有する。尚、垂直ドライバ４０、水平ドライバ５０、コントローラ６０、垂直デコード部１１０、および水平デコード部１２０は複数の表示画素ＰＸにより構成される表示領域ＤＡの外側に配置され、画素スイッチ１４と同様にポリシリコンの半導体薄膜を用いた薄膜トランジスタをセグメントとして構成され、画素スイッチ１４と同一工程で形成される。
【００１６】
また、外部制御回路ＰＣＢは液晶表示パネルＬＣＤの外部に設けられるプリント配線板上に配置されるビデオＲＡＭ８０およびインタフェースＩＣ９０により構成される。ビデオＲＡＭ８０は複数の表示画素ＰＸに書き込まれる１フレーム分のアドレスデータおよび画像データを保持する。インタフェースＩＣ９０は外部から供給されるアドレスデータおよび画像データをビデオＲＡＭ８０に一旦格納し、動作モードに応じてこのビデオＲＡＭ８０から順次データを抽出して液晶表示パネルＬＣＤのコントローラ６０に供給する。すなわち通常書込モードの場合には、全表示画素ＰＸに対応するデータをコントローラ６０に出力し、ランダム書込モードの場合には、書き換えるブロックに対応したデータをブロックアドレスデータ、更新用画像データとしてコントローラに出力する。
【００１７】
次に通常書込モードの表示動作について説明する。コントローラ６０は通常書込モードで画像のフレーム期間に同期して発生される垂直スタートパルスおよび複数の垂直クロックパルスを垂直走査制御信号ＣＴＹとして垂直ドライバ４０に供給する。さらにコントローラ６０は例えばフレーム期間あるいは水平走査期間毎に極性反転した画像データＶＤと共に、画像の水平走査期間に同期して発生される水平スタートパルスおよび複数の水平クロックパルスを水平走査制御信号ＣＴＸとして水平ドライバ５０に供給する。垂直ドライバ４０は垂直スタートパルスをこれら垂直クロックパルスに応答してシフトすることにより順次走査線１２を駆動する。他方、水平ドライバ４０は水平スタートパルスをこれら水平クロックパルスに応答してシフトすることにより順次信号線１３を駆動する。これにより、画像データは各行の表示画素ＰＸが駆動される間にこれら表示画素ＰＸの画素電極１１に書き込まれ、これら画素電極１１の電位を設定する。尚、メモリ入力スイッチ１６およびメモリ出力スイッチ１８は通常書込モードでも機能し、信号線１３に供給される画像データをメモリ素子１５に書き込み、この画像データの電圧を画素電極１１に供給する。
【００１８】
次にランダム書込モードの表示動作について説明する。図５は受信画像データについて設定される書換範囲の一例を示す。外部駆動回路ＰＣＢのインタフェースＩＣからコントローラへは書換範囲に対応するブロックのブロックアドレスデータおよび更新用画像データが供給される。図５に示す例においては斜線で示す４ブロック分の表示画素ＰＸが書換範囲に設定され、これらブロックの先頭位置Ｂ１〜Ｂ４を表すブロックアドレスデータおよび更新用画像データがコントローラ６０に供給される。
【００１９】
コントローラ６０はこのブロックアドレスデータに基づいて垂直アドレス信号ＡＤＹおよび水平アドレス信号ＡＤＸを発生する。そして垂直クロック信号ＣＫＹおよび垂直アドレス信号ＡＤＹを垂直デコード部１１０に供給し、水平アドレス信号ＡＤＸおよび水平クロック信号ＣＫＸを水平デコード部１２０に供給する。また、例えばフレーム期間あるいは水平走査期間のような所定周期で反転する極性反転信号ＰＯＬを極性反転回路１７に供給するように構成される。
【００２０】
これにより、垂直デコード部１１０は垂直アドレス信号ＡＤＹに対応する行ブロックの表示画素ＰＸの行を順次選択して対応ゲート線１９Ａおよび１９Ｂを駆動する。各行の表示画素ＰＸが選択される間、水平デコード部１２０は水平アドレス信号ＡＤＸに対応する列ブロックの表示画素ＰＸの列を順次選択して対応信号線１３を駆動するように水平ドライバ５０を制御する。水平ドライバ５０は水平デコード部１２０の制御によりこの選択列の表示画素ＰＸに対応する信号線１３にコントローラ６０から供給される画像データを供給する。
【００２１】
詳しく説明すると、水平デコード部１２０は複数の表示画素ＰＸを複数の列ブロックに区分するように縦列接続された複数のシフトレジスタＳ／Ｒで構成されるシフトレジスタ回路１２０Ａおよび水平アドレス信号ＡＤＸをデコードする水平デコーダ１２０Ｂを含む。水平デコーダ１２０Ｂは水平アドレス信号ＡＤＸに対応するシフトレジスタＳ／Ｒに走査パルスＳＰを出力する。このシフトレジスタＳ／Ｒは水平クロック信号ＣＫＸに応答して走査パルスＳＰをシフトし、列ブロックの表示画素数に対応する数の信号線１３を順次駆動するよう水平ドライバ５０を制御する。
【００２２】
垂直デコード部１１０はこの水平デコード部１２０とほぼ同様に構成され、複数の表示画素ＰＸを複数の行ブロックに区分するように縦列接続された複数のシフトレジスタで構成されるシフトレジスタ回路および垂直アドレス信号ＡＤＹをデコードする垂直デコーダを含む。垂直デコーダは垂直アドレス信号ＡＤＹに対応するシフトレジスタに走査パルスを出力する。このシフトレジスタは垂直クロック信号ＣＫＹに応答してこの走査パルスをシフトし、行ブロックの表示画素数に対応する入力ゲート線１９Ａおよび出力ゲート線１９Ｂを順次駆動する。ここで、入力ゲート線１９Ａおよび出力ゲート線１９Ｂは相補的な電位関係に設定される。
【００２３】
表示画素ＰＸでは、画素スイッチ１４がオフした状態で、メモリ入力スイッチ１６は入力ゲート線１９Ａを介して駆動され、メモリ出力スイッチ１８は出力ゲート線１９Ｂを介して駆動される。極性反転回路１７はコントローラ６０からの極性反転信号ＰＯＬにより制御される。
【００２４】
こうしてメモリ入力スイッチ１６がメモリ出力スイッチ１８に先行して導通し、信号線１３上の画像データをメモリ素子１５に書き込む。この書込みが完了すると、メモリ出力スイッチ１８がメモリ入力スイッチ１６に代わって導通する。これにより、画像データがメモリ素子１５から極性反転回路１７を介して画素電極１１に供給される。極性反転回路１７は画像データの電圧極性を周期的に反転する。
【００２５】
上述のような構成では、一旦通常書込モードで画像全体を表示した後、ランダム書込モードでこの画像の一部を更新することができる。ランダム書込モードでは、コントローラ６０がクロック信号の供給を制御することにより垂直ドライバ４０および水平ドライバ５０の動作を部分的に停止あるいは制限することができる。
【００２６】
次に、画像データ源となるコンピュータセット側から外部駆動回路ＰＣＢへのデータの伝送について説明する。コンピュータセット側から外部制御回路ＰＣＢへ伝送されるデータは、例えば図４に示すようなパケット形式で伝送される。ここでは例えばＲ，Ｇ，Ｂに対応する３つの表示画素ＰＸ（１ドット分）を１組にして伝送され、アドレスデータと画像データがそれぞれ伝送される。
【００２７】
例えば、コンピュータセット側から外部駆動回路ＰＣＢへのデータ伝送が、通常書込モードとランダム書込モードによって切り替えられ、通常書込モードにおいては全表示画素分のデータがパケット形式で伝送され、ランダム書込モードにおいては前のフレームと比し変更される部分のデータ（以下、受信データをよぶ）のみがパケット形式で伝送される。インタフェースＩＣは表示画素ＰＸを行および列ブロック単位で書き換えるためにビデオＲＡＭ８０に格納された画像データの一部を受信データで更新し、この受信データが割り当てられる表示領域を含む表示画素ＰＸの行および列ブロックを特定する書換範囲に対応する部分的な画像データをコントローラ６０に出力する。
【００２８】
図６はランダム書込モードで行われるインタフェースＩＣ９０の動作を詳細に示す。インタフェースＩＣ９０はステップＳＴ１でビデオＲＡＭ８０に保持された画像データの一部を受信データにより更新し、ステップＳＴ２で受信データのためのアドレスデータに基いて行および列ブロックを特定する書換範囲を決定し、ステップＳＴ３で書換範囲に対応する部分的画像データＶＤの各ブロックを読み出し、この部分的画像データＶＤのブロックをこれに割り当てられたブロックアドレスデータと一緒にコントローラ６０に供給する。受信データの表示領域は書換範囲の一部にすぎないため、受信データの不足分がビデオＲＡＭ８０の内容により補完される。
【００２９】
本実施形態の平面表示装置では、垂直デコード部１１０および水平デコード部１２０のアドレッシングはブロック単位で表示画素の書換範囲を指定することにより単純化される。他方、インタフェースＩＣ９０はこのようなブロック単位の書き換えで不足する画像データをビデオＲＡＭ８０の内容で補うため、書換を正常に行うことが可能である。すなわち、外部から供給される部分的画像データのアドレッシング形式とコントローラのアドレッシングシステムとの整合を取ることができる。これにより、全表示画素ＰＸのメモリ素子１５について書き換えを行う場合のような電力消費を必要とせずに、表示画像の一部を更新することが可能となる。
【００３０】
本発明は上述の実施形態に限定されず、様々に変形可能である。
【００３１】
例えば上述の実施形態においては動作モードに合わせてコンピュータセット側からインタフェースＩＣ９０へのデータ転送が異なる場合について説明したが、動作モードによらず１フレーム分のデータがコンピュータセット側からインタフェースＩＣ９０に伝送されるものであってもよい。この場合、インタフェースＩＣ９０ではビデオＲＡＭ８０に格納されている前のフレームを読み出すと共に、伝送されてきたデータをビデオＲＡＭ８０に格納する。そして前のフレームの画像データとの次のフレームの画像データと比較し、変更部分を検出する。そして変更部分に基づき通常書込モードあるいはランダム書込モードで動作するよう制御する。この制御にあたっては、平面表示装置の用途によって適宜設定することが望ましい。ランダム書込モードで動作する場合には、変更部分を含む全ブロックの表示画素ＰＸに対応する画像データをブロックアドレスデータと共にコントローラ６０に供給する。
【００３２】
このように、ランダム書込モードを行う場合には、ブロック単位で変更箇所を更新することが可能となり、外部駆動回路ＰＣＢおよび液晶表示パネルＬＣＤ間のデータ転送に掛かる消費電力を低減することが可能となる。また、液晶表示パネルＬＣＤ内においては、変更するブロックに対応する駆動回路のみを部分的に動作させることが可能となり、さらに消費電力を低減することができる。
【００３３】
また、ランダム書込モードが所定時間以上続く場合には、画像の変更箇所が表示領域ＤＡの一部であっても周期的に全表示画素ＰＸの書換えを行ってもよい。
【００３４】
また、上述の実施形態は液晶表示パネルＬＣＤを用いた平面表示装置について説明したが、アクティブマトリクス型の表示装置全般に適用することができ、例えば有機ＥＬ表示パネルに適用することもできる。
【００３５】
例えば、有機ＥＬ表示パネルに適用する場合には、図２に示す極性反転回路１７が不要となり、図７に示すような表示画素Ｐを用いて構成することができる。この例では、表示画素Ｐが有機ＥＬ発光素子Ｐ１、電源端子ＶＤＤおよびＶＳＳ間で有機ＥＬ発光素子Ｐ１に直列に接続されるＰチャネル薄膜トランジスタである駆動トランジスタＰ２、および駆動トランジスタＰ２のゲート・ソース間に接続されるコンデンサＰ３を有する。また、図８に示すように構成して配線数を削減することもできる。この例では、オアゲート回路ＭＸが垂直デコード部１１０により駆動されるゲート線１９Ａおよび垂直ドライバ４０によって駆動される走査線１２と共通化するように接続される。このオアゲート回路ＭＸの出力線１２’はＮチャネル薄膜トランジスタで構成される画素スイッチ１４のゲートおよびＰチャネル薄膜トランジスタで構成されるメモリ出力スイッチ１８’のゲートに接続され、メモリ素子１５がこれら画素スイッチ１４およびメモリ出力スイッチ１８’間に接続される。オアゲート回路ＭＸの出力線１２’が高レベルに立ち上がると、画素スイッチ１４が導通しメモリ出力スイッチ１８’が非導通となる。これにより、画像データが信号線１３から画素スイッチ１４を介してメモリ素子１５に書き込まれる。また、オアゲート回路ＭＸの出力線１２’が低レベルに立ち下がると、画素スイッチ１４が非導通となりメモリ出力スイッチ１８’が導通する。これにより、画像データがメモリ素子１５からメモリ出力スイッチ１８’を介して駆動トランジスタＰ２のゲートに供給される。
【００３６】
【発明の効果】
以上のように本発明によれば、低消費電力で表示画像の一部を更新することが可能な平面表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る平面表示装置の構成を概略的に示す回路図である。
【図２】図１に示す液晶表示パネルの表示画素の構成を示す回路図である。
【図３】図２に示す表示画素の部分的な断面構造を示す図である。
【図４】図１に示すインタフェースＩＣに外部から供給されるパケットのフォーマットを示す図である。
【図５】図４に示す受信画像データについて設定される書換範囲を示す図である。
【図６】図１に示すインタフェースＩＣがランダム書込モードで行う動作を詳細に示すフローチャートである。
【図７】図１に示す平面表示装置の第１変形例に係る有機ＥＬパネルの表示画素の構成を示す回路図である。
【図８】図１に示す平面表示装置の第２変形例に係る有機ＥＬパネルの表示画素の構成を示す回路図である。
【符号の説明】
ＰＸ…表示画素
１０…アレイ基板
１２…走査線
１３…信号線
６０…コントローラ
８０…ビデオＲＡＭ
９０…インタフェースＩＣ
１１０…垂直デコード部
１２０…水平デコード部
【図１】
0004322479.tif 000002
【図２】
0004322479.tif 000003
【図３】
0004322479.tif 000004
【図４】
0004322479.tif 000005
【図５】
0004322479.tif 000006
【図６】
0004322479.tif 000007
【図７】
0004322479.tif 000008
【図８】
0004322479.tif 000009