(57)【特許請求の範囲】
【請求項１】
連続するフィールドの飛び越し走査の映像信号が順次入力される入力端子と、
前記入力端子から入力されたＮフィールドの映像信号を記憶する第１のフィールドメモリと、
前記入力端子から入力された（Ｎ−１）フィールドの映像信号を記憶する第２のフィールドメモリと、
前記第１のフィールドメモリの出力として得られるＮフィールドの映像信号から、飛び越し走査映像信号を順次走査映像信号に変換する際に、Ｎフィールドの飛び越し走査映像信号を補間する補間走査線を生成する補間手段と、
前記入力端子から入力された（Ｎ＋１）フィールドの映像信号と、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号との差分値を元に動き領域であるか否かを判定する動き判定を行い、動き領域であると判定された場合に、制御信号を所定期間出力する動き判定手段と、
画素毎に前記補間手段からの出力、前記入力端子からの入力、前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記動き判定手段からの制御信号に応じて、前記制御信号により動き領域であると判定された場合には前記補間手段の出力を選択し、前記制御信号により動き領域でないと判定された場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力する補間値生成手段とを備え、
前記動き判定手段は、
前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号と、前記入力端子から入力された（Ｎ＋１）フィールドの映像信号との差分値を出力する減算手段と、
前記減算手段の出力を正の値に変換する絶対値手段と、
前記絶対値手段の出力を或る閾値により２値の信号に変換する２値化手段と、
前記２値化手段からの出力によりカウント値がリセットされる、クロック数をカウントするカウンタ手段と、
前記２値化手段からの出力を、一定クロック遅延させる２値化値遅延手段と、
前記２値化値遅延手段から制御信号が出力されたときに、前記カウンタ手段が出力するカウント値と固定の係数値とを比較し、前記カウンタ値が前記固定の係数値より小さい場合にのみ前記制御信号を出力する大小比較部とを備えたことを特徴とする映像信号処理装置。
【請求項２】
請求項１に記載の映像信号処理装置において、
前記動き判定手段からの制御信号を、１フィールド遅延させる判定遅延手段と、
前記判定遅延手段からの動き領域であるか否かの出力と、前記動き判定手段からの動き領域であるか否かの制御信号との論理積演算を行い、いずれも動き領域である場合に動き領域であるとの出力を行うＡＮＤ回路とをさらに備え、
前記補間値選択手段は、画素毎に前記補間手段からの出力、前記入力端子からの入力と前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記ＡＮＤ回路からの出力に応じて、前記ＡＮＤ回路が動き領域と判定した場合には、前記補間手段からの出力を選択し、前記ＡＮＤ回路が動き領域でないと判定した場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力することを特徴とする映像信号処理装置。
【請求項３】
請求項１に記載の映像信号処理装置において、
前記第１のフィールドメモリの出力として得られるＮフィールドの映像信号を１ライン遅延させるライン遅延手段と、
前記第１のフィールドメモリの出力として得られるＮフィールドの映像信号と、前記ライン遅延手段の出力との差分値を出力する第２の減算手段と、
前記第２の減算手段からの出力を正の値に変換する第２の絶対値手段と、
前記第２の絶対値手段からの出力を、或る閾値により２値の信号に変換する第２の２値化手段と、
前記動き判定手段からの動き領域であるか否かの制御信号と、前記第２の２値化手段からのエッジ領域であるか否かの制御信号との論理和演算を行い、エッジ領域の場合には、動き領域でないとの出力を行うＯＲ回路とをさらに備え、
前記補間値生成手段は、画素毎に前記補間手段からの出力、前記入力端子からの入力と前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記ＯＲ回路からの出力に応じて、前記ＯＲ回路が動き領域と判定した場合には、前記補間手段からの出力を選択し、前記ＯＲ回路が動き領域でないと判定した場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力することを特徴とする映像信号処理装置。
【請求項４】
請求項１に記載の映像信号処理装置において、
映像信号の有効映像期間よりも短い一定期間、制御信号を出力するマスク信号発生手段と、
前記マスク信号発生手段からの前記一定期間であるか否かの制御信号と、前記動き判定手段から動き領域であるか否かの制御信号との論理積演算を行うＡＮＤ回路とをさらに備え、
前記補間値生成手段は、画素毎に前記補間手段からの出力、前記入力端子からの入力と前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記ＡＮＤ回路からの出力に応じて、前記ＡＮＤ回路で前記一定期間であり、且つ、動き領域でないと判断された場合には前記補間手段からの出力を選択し、前記ＡＮＤ回路で前記一定期間でなく、且つ、動き領域でないと判定した場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力することを特徴とする映像信号処理装置。
【請求項５】
請求項４に記載の映像信号処理装置において、
前記マスク信号発生手段は、水平同期信号を元に、映像信号の有効映像期間開始後又は終了前の一定期間に前記制御信号の出力を開始することを特徴とする映像信号処理装置。
【請求項６】
請求項１に記載の映像信号処理装置において、
前記入力端子から入力される映像信号を一定クロック遅延させる、複数の遅延手段と、
前記入力端子からの入力を前記複数の遅延手段からの出力に切り換える切換制御信号を、一定画素出力する切換信号発生手段と、
前記入力端子からの入力と、前記複数の遅延手段からの出力とを受信し、前記切換信号発生手段からの切換制御信号に応じて、受信する映像信号を切り換えて出力する切換手段とを備え、
前記第１のフィールドメモリは、前記切換手段から出力されたＮフィールドの映像信号を記録し、
前記第２のフィールドメモリは、前記切換手段から出力された（Ｎ−１）フィールドの映像信号を記録し、
前記動き判定手段は、前記切換手段から入力された（Ｎ＋１）フィールドの映像信号と、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号との差分値を元に動き領域であるか否かを判定する動き判定を行い、動き領域であると判定された場合に制御信号を所定期間出力し、
前記切換信号発生手段は、水平同期信号を元に、映像信号の有効映像期間開始の一定画素前から、前記切換制御信号の出力を開始し、
前記切換手段は、前記切換制御信号の制御の下、前記映像信号の有効映像期間開始までの一定画素期間、該有効映像期間開始から前記入力端子に入力される映像信号を逆の順番にした映像信号を出力することを特徴とする映像信号処理装置。
【請求項７】
請求項１に記載の映像信号処理装置において、
前記入力端子から入力される映像信号を一定クロック遅延させる、複数の遅延手段と、
前記入力端子からの入力を前記複数の遅延手段からの出力に切り換える切換制御信号を、一定画素出力する切換信号発生手段と、
前記入力端子からの入力と、前記複数の遅延手段からの出力とを受信し、前記切換信号発生手段からの切換制御信号に応じて、受信する映像信号を切り換えて出力する切換手段とを備え、
前記第１のフィールドメモリは、前記切換手段から出力されたＮフィールドの映像信号を記録し、
前記第２のフィールドメモリは、前記切換手段から出力された（Ｎ−１）フィールドの映像信号を記録し、
前記動き判定手段は、前記切換手段から入力された（Ｎ＋１）フィールドの映像信号と、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号との差分値を元に動き領域であるか否かを判定する動き判定を行い、動き領域であると判定された場合に制御信号を所定期間出力し、
前記切換信号発生手段は、水平同期信号を元に、映像信号の有効映像期間終了から一定画素期間、前記切換制御信号を出力し、
前記切換手段は、前記切換制御信号の制御の下、前記映像信号の有効映像期間終了からの一定画素期間、該有効映像期間終了前に前記入力端子に入力される映像信号を逆の順番にした映像信号を出力することを特徴とする映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、飛び越し走査の映像信号を順次走査の映像信号に変換する映像信号処理装置に関するものである。
【０００２】
【従来の技術】
従来より、インタレース信号（飛び越し走査の映像信号）から、プログレッシブ信号（順次走査の映像信号）に変換する映像信号処理装置が存在しており、例えば特許文献１に示されるようなものがある。
ここで図２２〜図２６を用いて、特許文献１に示される従来の映像信号処理装置について説明する。図２２は、従来の映像信号処理装置の構成を示す図である。
【０００３】
図２２において、入力端子１６０１は、飛び越し走査の映像信号を入力する端子であり、第１，第２のフィールドメモリ１６０２，１６０３は、ぞれぞれ飛び越し走査の映像信号を１フィールド期間遅延するフィールドメモリである。ここでは、第１，第２のフィールドメモリが直列に接続されているので、前記第２のフィールドメモリ１６０３からは、前記入力端子１６０１に入力された飛び越し走査の映像信号より１フレーム期間遅延された映像信号が出力される。
【０００４】
そして、補間回路１６０４は、前記第１のフィールドメモリ１６０２の出力する映像信号を用いて、同一フィールド内の画素よりフィールド内補間走査線を生成する回路であり、例えば図２４に示すように、第１のフィールドメモリ１６０２からの映像信号を入力する入力端子１８０１と、該入力された映像信号を１ライン期間遅延するラインメモリ１８０２と、前記入力端子１８０１からの映像信号と、前記ラインメモリ１８０２からの映像信号とを加算する加算手段１８０３と、該加算手段１８０３からの出力の振幅を１／２倍する係数器１８０４とを備える構成を有するものである。
【０００５】
また、中間値選択回路１６０５は、入力される複数の映像信号の画素のレベルを比較して、その中から中間レベルの画素を画素周期毎に選択する回路であり、例えば図２５に示すように、入力端子１６０１と補間回路１６０４と第２のフィールドメモリ１６０３から入力される画素値の大小をそれぞれ比較する比較器１９０１〜１９０３と、該各比較器１９０１〜１９０３からの出力を論理演算する論理演算回路１９０４と、該論理演算回路１９０４の結果に基づいて前記入力される３つの画素値の中から出力する画素値を選択する選択回路１９０５とを備える構成を有するものである。
【０００６】
そして、第１の倍速変換部１６０６は、前記中間値選択回路１６０５から出力された補間走査線の映像信号を、また第２の倍速変換部１６０７は、前記第１のフィールドメモリ１６０２から出力された実走査線の映像信号を、それぞれ記憶して、読み出し時にその記録した映像信号の水平走査期間を１／２に圧縮して倍レートで出力するメモリであり、選択回路１６０８は、前記第１，第２の倍速変換部１６０６，１６０７の出力を１ライン周期毎に切り替えて、順次走査の映像信号を生成し、出力端子１６０９を介して生成された順次走査の映像信号を出力するものである。
【０００７】
次に、以上のように構成された従来の映像信号処理装置において、飛び越し走査の映像信号から順次走査の映像信号への変換動作について説明する。
まず、入力端子１６０１に飛び越し走査の映像信号が入力されると、第１，第２のフィールドメモリ１６０２，１６０３によって、それぞれ１フィールド期間遅延され、第２のフィールドメモリ１６０３からは、２フィールド、即ち１フレーム期間遅延された映像信号が出力される。そして、前記第１のフィールドメモリ１６０２の出力は、補間回路１６０４に入力され、同一フィールド内の画素より補間処理が行われ、フィールド内補間走査線が生成される。
【０００８】
そして、前記補間回路１６０４で生成されたフィールド内補間走査線と、フィールド間補間のための第２のフィールドメモリ１６０３の出力と、前記入力端子１６０１の映像信号とが、中間値選択回路１６０５に入力され、該中間値選択回路１６０５において、入力された３画素のうち中間レベルの画素値を持つものを選択して、補間走査線の画素として出力する。
【０００９】
ここで、隣接するＮ−１，Ｎ，Ｎ＋１フィールドのうち、前記中間値選択回路１６０５において中間値として選択された値を、Ｎフィールドの映像信号に補間する様子を図２３を用いて説明すると、まず、図２３（ａ）に示すように、（Ｎ＋１）フィールドの映像信号（画素Ｂ）が中間値となる場合は、Ｎフィールドの補間点（黒丸部）には画素Ｂの画素値が補間され、図２３（ｂ）に示すように、Ｎフィールドの映像信号（画素（Ｅ＋Ｆ）／２）が中間値となる場合は、Ｎフィールドの補間点（黒丸部）には画素Ｅと画素Ｆの平均値、すなわち、上下ラインの画素平均値が補間され、さらに図２３（ｃ）に示すように、（Ｎ−１）フィールドの映像信号（画素Ｉ）が中間値となる場合は、Ｎフィールドの補間点（黒丸部）には画素Ｉの画素値が補間される。
【００１０】
そして、以上のようにして前記中間値選択回路１６０５において得られた補間走査線と、第１のフィールドメモリ１６０２の出力である実走査線とは、それぞれ第１，第２の倍速変換部１６０７，１６０６に入力され、前記第１，第２の倍速変換部１６０６，１６０７において、通常の速度で書き込まれた走査線の画素データが２倍の速度で読み出され、選択回路１６０８において、該第１，第２の倍速変換部１６０６，１６０７の出力を１ライン周期で交互に切り換え、順次走査化した映像信号を出力端子１６０９より出力される。
【００１１】
このように、従来構成では、中間値選択回路１６０５において、隣接する３フィールドの中間値をとって補間走査線を生成し、該補間走査線と実走査線とを交互に出力するようにして、簡単な構成で動画／静止画に関わらず良好な画質の走査線補間処理を行うことを可能とするものである。
【００１２】
【特許文献１】
特開平９−２２４２２３号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、前述した従来装置を用いて動画の映像信号を処理する場合に、中間値選択回路１６０５において、図２３（ｂ）に示すように補間回路１６０４からの出力（Ｎフィールドの映像信号）が中間値であるとされた場合はフィールド内補間がなされ、走査線補間処理後の画像に顕著な画質劣化が生じることはないのだが、一方、中間値選択回路１６０５において、図２３（ａ）、（ｃ）に示すように第１，第２のフィールドメモリ１６０１，１６０２からの出力（（Ｎ−１）フィールドあるいは（Ｎ＋１）フィールドの映像信号）が中間値であるとされた場合には、動画にもかかわらずフィールド間補間がなされることとなり、走査線補間処理後の画像に顕著な画質劣化が生じるという問題があった。例えば、図２６を用いて具体的に説明すると、処理対象となる映像信号が、縦軸をフィールド方向、横軸を画素（表示画面の横）方向としたとき、図２６（ｂ）に示すような隣接するフィールド関係を有する黒帯の動画である場合に、中間値検出回路１６０５において、図２６（ｂ）の点線で囲まれた３フィールドの画素値から得られる中間値は、（Ｎ−１）フィールドまたは（Ｎ＋１）フィールドの画素値であるため、補間処理後の画像は図２６（ｃ）に示すようになってしまう。
【００１４】
本発明は、このような従来の問題点に鑑みてなされたものであり、飛び越し走査の映像信号から順次走査の映像信号への変換を簡単な構成で実現でき、かつ映像の破綻をきたすことなく、静止画、動画ともに良好な画質をえることができる映像信号処理回路を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
前記課題を解決するために、本第１の発明は、連続するフィールドの飛び越し走査の映像信号が順次入力される入力端子と、前記入力端子から入力されたＮフィールドの映像信号を記憶する第１のフィールドメモリと、前記入力端子から入力された（Ｎ−１）フィールドの映像信号を記憶する第２のフィールドメモリと、前記第１のフィールドメモリの出力として得られるＮフィールドの映像信号から、飛び越し走査映像信号を順次走査映像信号に変換する際に、Ｎフィールドの飛び越し走査映像信号を補間する補間走査線を生成する補間手段と、前記入力端子から入力された（Ｎ＋１）フィールドの映像信号と、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号との差分値を元に動き領域であるか否かを判定する動き判定を行い、動き領域であると判定された場合に、制御信号を所定期間出力する動き判定手段と、画素毎に前記補間手段からの出力、前記入力端子からの入力、前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記動き判定手段からの制御信号に応じて、前記制御信号により動き領域であると判定された場合には前記補間手段の出力を選択し、前記制御信号により動き領域でないと判定された場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力する補間値生成手段とを備え、前記動き判定手段は、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号と、前記入力端子から入力された（Ｎ＋１）フィールドの映像信号との差分値を出力する減算手段と、前記減算手段の出力を正の値に変換する絶対値手段と、前記絶対値手段の出力を或る閾値により２値の信号に変換する２値化手段と、前記２値化手段からの出力によりカウント値がリセットされる、クロック数をカウントするカウンタ手段と、前記２値化手段からの出力を、一定クロック遅延させる２値化値遅延手段と、前記２値化値遅延手段から制御信号が出力されたときに、前記カウンタ手段が出力するカウント値と固定の係数値とを比較し、前記カウンタ値が前記固定の係数値より小さい場合にのみ前記制御信号を出力する大小比較部とを備えたことを特徴とする映像信号処理装置である。
【００１６】
また、本第２の発明は、前記動き判定手段からの制御信号を、１フィールド遅延させる判定遅延手段と、前記判定遅延手段からの動き領域であるか否かの出力と、前記動き判定手段からの動き領域であるか否かの制御信号との論理積演算を行い、いずれも動き領域である場合に動き領域であるとの出力を行うＡＮＤ回路とをさらに備え、前記補間値選択手段は、画素毎に前記補間手段からの出力、前記入力端子からの入力と前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記ＡＮＤ回路からの出力に応じて、前記ＡＮＤ回路が動き領域と判定した場合には、前記補間手段からの出力を選択し、前記ＡＮＤ回路が動き領域でないと判定した場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力することを特徴とする映像信号処理装置である。
【００１７】
また、本第３の発明は、前記第１のフィールドメモリの出力として得られるＮフィールドの映像信号を１ライン遅延させるライン遅延手段と、前記第１のフィールドメモリの出力として得られるＮフィールドの映像信号と、前記ライン遅延手段の出力との差分値を出力する第２の減算手段と、前記第２の減算手段からの出力を正の値に変換する第２の絶対値手段と、前記第２の絶対値手段からの出力を、或る閾値により２値の信号に変換する第２の２値化手段と、前記動き判定手段からの動き領域であるか否かの制御信号と、前記第２の２値化手段からのエッジ領域であるか否かの制御信号との論理和演算を行い、エッジ領域の場合には、動き領域でないとの出力を行うＯＲ回路とをさらに備え、前記補間値生成手段は、画素毎に前記補間手段からの出力、前記入力端子からの入力と前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記ＯＲ回路からの出力に応じて、前記ＯＲ回路が動き領域と判定した場合には、前記補間手段からの出力を選択し、前記ＯＲ回路が動き領域でないと判定した場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力することを特徴とする映像信号処理装置である。
【００１８】
また、第４の発明は、映像信号の有効映像期間よりも短い一定期間、制御信号を出力するマスク信号発生手段と、前記マスク信号発生手段からの前記一定期間であるか否かの制御信号と、前記動き判定手段から動き領域であるか否かの制御信号との論理積演算を行うＡＮＤ回路とをさらに備え、前記補間値生成手段は、画素毎に前記補間手段からの出力、前記入力端子からの入力と前記第２のフィールドメモリからの出力のうちの中間の画素値を有するものを選択し、かつ前記ＡＮＤ回路からの出力に応じて、前記ＡＮＤ回路で前記一定期間であり、且つ、動き領域でないと判断された場合には前記補間手段からの出力を選択し、前記ＡＮＤ回路で前記一定期間でなく、且つ、動き領域でないと判定した場合には、前記中間の画素値を選択し、該選択された値を前記Ｎフィールドの飛び越し走査映像信号を補間する補間画素として出力することを特徴とする映像信号処理装置である。
【００１９】
また、第５の発明は、前記マスク信号発生手段は、水平同期信号を元に、映像信号の有効映像期間開始後又は終了前の一定期間に前記制御信号の出力を開始することを特徴とする映像信号処理装置である。
【００２０】
また、第６の発明は、前記入力端子から入力される映像信号を一定クロック遅延させる、複数の遅延手段と、前記入力端子からの入力を前記複数の遅延手段からの出力に切り換える切換制御信号を、一定画素出力する切換信号発生手段と、前記入力端子からの入力と、前記複数の遅延手段からの出力とを受信し、前記切換信号発生手段からの切換制御信号に応じて、受信する映像信号を切り換えて出力する切換手段とを備え、前記第１のフィールドメモリは、前記切換手段から出力されたＮフィールドの映像信号を記録し、前記第２のフィールドメモリは、前記切換手段から出力された（Ｎ−１）フィールドの映像信号を記録し、前記動き判定手段は、前記切換手段から入力された（Ｎ＋１）フィールドの映像信号と、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号との差分値を元に動き領域であるか否かを判定する動き判定を行い、動き領域であると判定された場合に制御信号を所定期間出力し、前記切換信号発生手段は、水平同期信号を元に、映像信号の有効映像期間開始の一定画素前から、前記切換制御信号の出力を開始し、前記切換手段は、前記切換制御信号の制御の下、前記映像信号の有効映像期間開始までの一定画素期間、該有効映像期間開始から前記入力端子に入力される映像信号を逆の順番にした映像信号を出力することを特徴とする映像信号処理装置である。
【００２１】
また、本第７の発明は、前記入力端子から入力される映像信号を一定クロック遅延させる、複数の遅延手段と、前記入力端子からの入力を前記複数の遅延手段からの出力に切り換える切換制御信号を、一定画素出力する切換信号発生手段と、前記入力端子からの入力と、前記複数の遅延手段からの出力とを受信し、前記切換信号発生手段からの切換制御信号に応じて、受信する映像信号を切り換えて出力する切換手段とを備え、前記第１のフィールドメモリは、前記切換手段から出力されたＮフィールドの映像信号を記録し、前記第２のフィールドメモリは、前記切換手段から出力された（Ｎ−１）フィールドの映像信号を記録し、前記動き判定手段は、前記切換手段から入力された（Ｎ＋１）フィールドの映像信号と、前記第２のフィールドメモリの出力として得られる（Ｎ−１）フィールドの映像信号との差分値を元に動き領域であるか否かを判定する動き判定を行い、動き領域であると判定された場合に制御信号を所定期間出力し、前記切換信号発生手段は、水平同期信号を元に、映像信号の有効映像期間終了から一定画素期間、前記切換制御信号を出力し、前記切換手段は、前記切換制御信号の制御の下、前記映像信号の有効映像期間終了からの一定画素期間、該有効映像期間終了前に前記入力端子に入力される映像信号を逆の順番にした映像信号を出力することを特徴とする映像信号処理装置である。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【００２８】
（実施の形態１）
本発明の実施の形態１における映像信号処理装置について、図１〜４を用いて説明する。
まず、図１を用いて、本実施の形態１にかかる映像信号処理装置の構成について説明する。図１は、本発明の実施の形態１による映像信号処理装置の構成を示す図である。
【００２９】
図１において、本実施の形態１にかかる映像信号処理装置は、飛び越し走査の映像信号が入力される入力端子１０１と、該入力端子１０１に入力された映像信号を１フィールド遅延させる第１のフィールドメモリ１０２と、該第１のフィールドメモリ１０２で遅延された映像信号をさらに１フィールド遅延させる第２のフィールドメモリ１０３と、前記第１のフィールドメモリ１０２の出力する映像信号を用いて、同一フィールド内の画素よりフィールド内補間走査線を生成する補間回路１０４と、入力端子１０１に入力される映像信号と第２のフィールドメモリ１０３から出力される映像信号との差分（フレーム間差分値）に基づいて、その一定画素間隔を動き領域と判定して制御信号を出力する動き判定部１０８と、該動き判定部１０８からの制御信号に基づいて、補間画素を生成する補間値生成回路１１３と、入力された映像信号を記憶し、読み出し時に映像信号の水平走査期間を１／２に圧縮して倍レートで記憶内容を出力する第１，第２の倍速変換部１１６，１１７と、該第１，第２の倍速変換部１１６，１１７の出力を１ライン周期毎に切り替えて出力する選択回路１１８と、順次走査の映像信号を出力する出力端子１１９と、を備えるものである。そして、前記動き判定部１０８は、図１の点線内に示すように、入力端子１０１及び第２のフィールドメモリ１０３からの映像信号のフレーム間差分を得る減算器１０５と、該減算器１０５から出力されるフレーム間差分値を正の信号に変換する絶対値部１０６と、該絶対値部１０６の出力をある固定の閾値と比較することで２値の信号に変換する２値化部１０７と、該２値化部１０７の出力によりリセットされ、クロック入力端子１０９より入力されるクロックを元にクロック数（画素数）をカウントするカウンタ部１１０と、係数入力端子１１１より入力されるある固定係数Ｐと前記カウンタ部１１０から出力されるカウント数Ｘとを比較し、該カウント数Ｘが固定係数Ｐより小さい間、制御信号を出力する大小比較部１１２と、で構成されており、また、前記補間値生成回路１１３は、前記第２のフィールドメモリ１０３が出力する（Ｎ−１）フィールドの映像信号の画素値と、前記補間回路１０４が出力するＮフィールドの映像信号の画素値と、前記入力端子１０１に入力される（Ｎ＋１）フィールドの映像信号の画素値のレベルを比較して、その３画素のうちの中間レベルの画素を画素毎に選択する中間値選択回路１１４と、前記動き判定部１０８から出力される制御信号に応じて、該中間値選択回路１１４で選択された画素値か、前記補間回路１０４で生成された画素値のいずれかを選択して出力する補間値選択回路１１５とで構成されている。
【００３０】
次に、以上のように構成された、本実施の形態１における映像信号処理装置の動作について、図２、及び図３を用いて説明する。図２は、本実施の形態１の映像信号処理装置における各部の動作波形を示す図である。
【００３１】
まず、入力端子１０１に飛び越し走査の映像信号が入力されると、第１のフィールドメモリ１０２において、前記映像信号は、１フィールド期間遅延され、さらに第２のフィールドメモリ１０３において１フィールド期間遅延され、図２（ａ）に示すように、前記入力端子１０１から入力された映像信号（図２（ｂ））から１フレーム期間遅延された映像信号が出力される。
【００３２】
そして、前記第１のフィールドメモリ１０２の出力は、補間回路１０４に出力され、ここで同一フィールド内の画素により補間処理が行われて、フィールド内補間走査線が生成される。そして、前記補間値生成回路１１３の中間値選択回路１１４には、前記補間回路１０４からの出力（Ｎフィールドの映像信号）と、前記入力端子１０１からの出力（（Ｎ＋１）フィールドの映像信号）と、前記第２のフィールドメモリ１０３からの出力（（Ｎ−１）フィールドの映像信号）とが入力され、その入力された３画素のうちの中間レベルの画素値が選択される。
【００３３】
一方、前記入力端子１０１から入力された映像信号（図２（ｂ））と、前記第２のフィールドメモリ１０３から出力される１フレーム期間遅延された映像信号（図２（ａ））は、動き判定部１０８に入力される。
【００３４】
そして、動き判定部１０８では、まず、減算器１０５において、前記入力端子１０１から入力された映像信号と、前記第２のフィールドメモリ１０３から出力される１フレーム期間遅延された映像信号によりフレーム間差分値が求められ、そして、該フレーム間差分値を、絶対値部１０６において正の信号に変換し、さらに２値化部１０７において、その正の信号をある固定の閾値と比較することにより２値化して、図２（ｃ）に示すような２値化信号を得、該２値化部１０７からの出力に基づいて、図２（ｄ）に示すような、ある一定画素間隔（ここではｘ１画素）を動き領域とする制御信号を出力する。
【００３５】
以下、図３を用いて、前述した動き判定部１０８の動作についてより詳細に説明する。図３は、本実施の形態１の動き判定部の動作を詳細に説明するための図であり、図３（ａ）は（Ｎ−１）フィールドの映像信号と（Ｎ＋１）フィールドの映像信号との差分値を２値化した２値化部からの２値化信号の一例、図３（ｂ）はクロック入力端子からカウンタ部に入力されるクロックの波形、図３（ｃ）は図３（ａ）に示す２値化部からの出力に応じたカウンタ部の動作波形、図３（ｄ）は大小比較部からの出力波形を示すものである。
【００３６】
まず、減算器１０５において求められた、入力端子１０１からの映像信号と、第２のフィールドメモリ１０３からの１フレーム遅延された映像信号との差分であるフレーム間差分値を、絶対値部１０６において正の信号に変換し、該正の信号を２値化部１０７において２値化した信号が、図３（ａ）に示されるものであるとする。
【００３７】
この２値化部１０７において得られた２値化信号は、カウンタ部１１０に入力され、カウンタ部１１０において、該２値化部１０７からの出力が「Ｌｏｗ」となった時点でカウント数を「０」にリセットし、２値化部１０７の出力が「Ｈｉｇｈ」となった時点から、その期間をクロック入力端子１０９から入力されるクロック（図３（ｂ））でカウントしていく（図３（ｃ）参照）。そして、前記カウンタ部１１０においてカウントされたカウント値Ｘは、大小比較部１１２において、係数入力端子１１１から入力される予め設定された固定係数Ｐ（ここでは「５」）と比較され、該カウント値Ｘが固定係数Ｐより小さい間（ここではカウント値Ｘが「０」〜「４」の間）は、大小比較部１１２より、動き領域であることを示す「Ｌｏｗ」の制御信号を出力させ、一方、カウント値Ｘが固定係数Ｐ以上（ここではカウント値Ｘが「５」以上）となった時点から、「Ｈｉｇｈ」の制御信号を出力させるようにする。
【００３８】
そして、前記動き判定部１０８から補間値生成回路１１３に、「Ｌｏｗ」の制御信号が出力された場合は、補間値選択回路１１５で、補間回路１０４で生成されたフィールド内補間値を選択し、また、「Ｈｉｇｈ」の制御信号が出力された場合は、前記補間値選択回路１１５において、中間値選択回路１１４から出力される隣接する３フィールドの中間値を選択して、その選択された値を補間走査線の画素として補間値生成回路１１３から出力する。
【００３９】
なお、入力端子１０１から入力される映像信号が静止画である場合は、減算器１０５においてフレーム間差分値は発生しないため、動き判定部１０８からは「Ｈｉｇｈ」の制御信号が出力され、補間値生成回路１１３からは、中間値選択回路１１４から出力される隣接する３フィールドの中間値が補間走査線の画素として出力される。
【００４０】
そして、補間値生成回路１１３で得られた補間走査線と、第１のフィールドメモリ１０２から出力される実走査線とを、従来装置と同様、それぞれ第１，第２の倍速変換部１１６，１１７に入力し、該第１，第２の倍速変換部１１６，１１７から走査線の画素データが書き込まれた２倍の速度で読み出し、選択回路１１８において、前記第１，第２の倍速変換部１１６，１１７からの出力を１ライン周期で交互に切換え、出力端子１１９を介して、順次走査化された映像信号を出力していく。
【００４１】
このようにすれば、本実施の形態１の映像信号処理装置で、図４に示すように、黒帯が右方向に移動する動画を処理する場合、従来装置では図２６（ｃ）に示すような顕著な画質劣化が生じていた動画も、図４（ａ）に示すように画質劣化を生じさせることなく、正しく表示することができる。
【００４２】
以上のように、本実施の形態１によれば、入力される映像信号のフレーム間差分値に基づいて、ある一定画素間隔を動き領域とする制御信号を出力する動き判定部１０８を設け、該動き判定部１０８からその制御信号が出力された場合には、補正値生成回路１１３から、中間値選択回路１１４にて選択される隣接する３フィールドの中間値ではなく、補間回路１０４にて生成されるフィールド内補間値を補間走査線として出力するようにしたので、入力端子１０１に入力された映像信号が動画であるにもかかわらず、前記中間値選択回路１１４において判断できなかったために、補間走査線の画素として（Ｎ−１）または（Ｎ＋１）フィールドの画素値（フィールド間補間値）が出力されるのを防止して、補間回路１０４からの出力（フィールド内補間値）を出力させることが可能となり、これにより、飛び越し走査の映像信号から順次走査の映像信号への変換処理を、簡単な構成で、その映像に破綻をきたすことなく行え、その補間処理後の映像信号の画質を、静止画、動画ともに良好なものとすることができる。
【００４３】
なお、本実施の形態１は、従来技術と同様、補間回路１０４が上下２ラインの画素データを用いて、フィールド内補間値を生成するものとして説明を行ったが、補間回路１０４においてフィールド内補間値を生成する際に使用するライン数及び係数は、この値に限定されるものではないことは言うまでもない。
【００４４】
（実施の形態２）
次に、実施の形態２による映像信号処理装置について、図５〜８を用いて説明する。
前記実施の形態１においては、入力端子１０１からの映像信号と、第２のフィールドメモリ１０３からの映像信号との差分であるフレーム間差分値を元に、ある一定画素間隔を動き領域としたが、本実施の形態２においては、前記フレーム間差分値がある一定画素間隔より小さいときのみ、その画素間隔を動き領域とするようにしたものである。
【００４５】
まず、図５を用いて、本実施の形態２にかかる映像信号処理装置の構成について説明する。図５は実施の形態２における映像信号処理装置の構成を示す図である。
【００４６】
図５において、５０２は、入力端子１０１に入力される映像信号と第２のフィールドメモリ１０３からの１フレーム遅延された映像信号との差分であるフレーム間差分値が、ある一定画素間隔以下であった場合に、その画素間隔を動き領域と判定して、制御信号を出力する動き判定部であり、その構成は、減算器１０５と、絶対値部１０６と、２値化部１０７と、２値化値遅延部５０３と、大小比較部５０４とからなるものである。そして、前記２値化値遅延部５０３は、２値化部１０７からの出力をある一定画素間隔遅延させるものであり、また前記大小比較部５０４は、該２値化値遅延部５０３から遅延された信号が入力された時点で、係数入力端子１１１から入力されるある固定係数Ｐと、カウンタ部１１０からのカウント値Ｘとを比較し、該カウント値Ｘが固定係数Ｐより小さいときのみ、その画素間隔を動き領域とする制御信号を出力するものである。なお、そのほかの構成は、前記実施の形態１と同様であるため、ここでは説明を省略する。
【００４７】
次に、以上のように構成された、本実施の形態２における映像信号処理装置の動作について、図６及び図７を用いて説明する。
図６は、本実施の形態２の映像信号処理装置の動き判定部における動作の概要を示す図であり、図６（ａ）は第２のフィールドメモリからの出力波形（（Ｎ−１）フィールドの映像信号）、図６（ｂ）は入力端子からの出力波形（（Ｎ＋１）フィールドの映像信号）、図６（ｃ）は２値化部からの出力波形、図６（ｄ）は動き判定部からの出力波形を示している。
【００４８】
まず、前記実施の形態１と同様、減算器１０５において、入力端子１０１から入力される映像信号と、第２のフィールドメモリ１０３から出力される映像信号とを減算してフレーム間差分値を求め、これを絶対値部１０６で正の信号に変換し、さらに、２値化部１０７において、前記絶対値部１０６からの出力をある固定の閾値と比較して２値化する。例えば、図６に示すように、図６（ａ）の（Ｎ−１）フィールドの映像信号が、図６（ｂ）の（Ｎ＋１）フィールドの映像信号となった場合、前記２値化部１０７からの出力は、図６（ｃ）に示すような差分結果となる。
【００４９】
そして、動き判定部５０２では、図６（ｃ）に示すように、２値化部１０７の出力が「Ｌｏｗ」となる画素間隔ｘと、あらかじめ設定されたある固定画素値ｐとを比較し、その画素間隔ｘが固定画素値ｐより小さい場合はその画素間隔ｘを動き領域と判定して、「Ｌｏｗ」の制御信号を補間値生成回路１１３に出力し、一方、その画素間隔ｘが固定画素値ｐ以上の場合は、その検出された画素間隔が広すぎるため、前記減算器１０５において発生したフレーム間差分値が、同じ映像によって発生したものではなく、それぞれ異なる映像によって発生したものとして、動き判定部５０２はその画素間隔を動き領域でないと判定し、「Ｈｉｇｈ」の制御信号を出力する。すなわち、図６に示すように、２値化部１０７において得られる差分結果が固定画素ｐより小さいｘ１画素である映像（図６の▲１▼部分）と、その差分結果が固定画素ｐより大きいｘ２画素である映像（図６の▲２▼部分）とが入力された場合、動き判定部５０２では、▲１▼部分は、この差分値ｘ１画素は、ある物体が動いた結果発生したものとして、このｘ１画素を動き領域と判定して、「Ｌｏｗ」の制御信号を出力し、一方、▲２▼部分では、この差分値ｘ２画素は、同じ物体が移動して発生したものではなく、それぞれ独立の映像により発生した差分値として、その差分値が発生した場所のみ「Ｌｏｗ」、それ以外のｘ２画素部分は「Ｈｉｇｈ」の制御信号を出力する。
【００５０】
以下、図７を用いて、前述した動き判定部５０２の動作についてより詳細に説明する。図７は、本実施の形態２の動き判定部の動作を詳細に説明するための図であり、図７（ａ）は（Ｎ−１）フィールドの映像信号と（Ｎ＋１）フィールドの映像信号との差分値を２値化した２値化部からの２値化信号の一例、図７（ｂ）は２値化値遅延部５０３からの出力波形、図７（ｃ）はクロック入力端子からカウンタ部に入力されるのクロックの波形、図７（ｄ）は図７（ａ）に示す２値化部からの出力に応じたカウンタ部の動作波形、図７（ｅ）は大小比較部からの出力波形を示すものである。
【００５１】
まず、減算器１０５において求められた、入力端子１０１からの映像信号と、第２のフィールドメモリ１０３からの１フレーム遅延された映像信号との差分であるフレーム間差分値を、絶対値部１０６において正の信号に変換し、該正の信号を２値化部１０７において２値化した信号が、図７（ａ）に示されるものであるとする。
【００５２】
この２値化部１０７において得られた２値化信号は、カウンタ部１１０に出力されるとともに、２値化値遅延部５０３に出力される。そして、前記カウンタ部１１０においては、前述した実施の形態１と同様、該２値化部１０７からの出力が「Ｌｏｗ」となった時点でカウント数を「０」にリセットし、２値化部１０７の出力が「Ｈｉｇｈ」となった時点から、その「Ｈｉｇｈ」の期間をクロック入力端子１０９から入力されるクロック（図７（ｃ））でカウントしていき（図７（ｄ）参照）、前記２値化値遅延部５０３においては、該２値化部１０７からの出力をある一定画素間隔遅延させる。この２値化値遅延部５０３において遅延させる一定画素間隔は、後段の大小比較部５０４において、カウント部１１０からのカウント値Ｘと比較する固定係数Ｐ（ここでは「５」）と同じ間隔であり、つまりここでは、２値化値遅延部５０３において、２値化部１０７からの出力は５クロック分遅延される。
【００５３】
そして、大小比較部５０４では、前記２値化値遅延部５０３の出力が「Ｌｏｗ」となったときに、前記カウンタ部１１０から出力されるカウント値Ｘと、係数入力端子１１１から入力される固定係数Ｐとを比較して、該カウント値Ｘが固定係数Ｐより小さい場合、例えばここではカウント値Ｘが「０」〜「４」の場合は、該カウント値Ｘが「０」から、次の２値化値遅延部５０３の出力が「Ｌｏｗ」になるまでの間、その間隔が動き領域であることを示す「Ｌｏｗ」の制御信号を出力し、一方、カウント値Ｘが固定係数Ｐ以上、例えばここではカウント値Ｘが「５」以上の場合は、該カウント値が「０」から、次の２値化値遅延部５０３の出力が「Ｌｏｗ」になるまでの間、「Ｈｉｇｈ」の信号を出力するようにする。
【００５４】
このようにして、本実施の形態２における動き判定部５０２では、２値化部１０７の出力を元に、該２値化部１０７の出力が「Ｌｏｗ」になってから再び「Ｌｏｗ」になるまでの間隔が、係数入力端子１１１で設定される固定係数値より小さい場合のみ、その画素間隔を動き領域とする制御信号を補間値生成回路１１３に出力する。
【００５５】
そして、補間値生成回路１１３では、前記実施の形態１と同様、前記動き判定部５０２からの制御信号が「Ｈｉｇｈ」の場合は、前記補間値選択回路１１５において、中間値選択回路１１４からの出力される隣接するフィールドの中間値を選択し、また、制御信号が「Ｌｏｗ」の場合は、補間回路１０４で生成されたフィールド内補間値を選択して、その選択された値を補間走査線の画素として出力する。
【００５６】
なお、入力端子１０１から入力される映像信号が静止画である場合は、前記減算器１０５においてフレーム間差分値は発生しないため、動き判定部５０２からは「Ｈｉｇｈ」の制御信号が出力され、補間値生成回路１１３からは、中間値選択回路１１４からの出力が補間走査線の画素として出力される。
【００５７】
そして、補間値生成回路１１３で得られた補間走査線と、第１のフィールドメモリ１０２から出力される実走査線を、従来装置と同様、それぞれ第１，第２の倍速変換部１１６，１１７に入力し、該第１，第２の倍速変換部１１６，１１７から走査線の画素データが書き込まれた２倍の速度で読み出し、選択回路１１８において、前記第１，第２の倍速変換部１１６，１１７からの出力を１ライン周期で交互に切換え、出力端子１１９を介して、順次走査化された映像信号を出力していく。
【００５８】
このようにすれば、本実施の形態２の映像信号処理装置において、図８に示すような、黒帯が右方向に移動する動画を処理する場合、前記実施の形態１の動き判定部１０８においては、図８（ａ）の斜線部に示すように、それぞれの黒帯から一定画素間隔を動き領域と判定していたものを、本実施の形態２の動き判定部５０２においては、図８（ｂ）の斜線部に示すように、２つの黒帯の間のみを動き領域と判定することでき、これにより、本来なら動画処理する必要が無い部分までフィールド内補間処理を適用することをなくして、その補間処理によって生じていた補間処理後の画質への影響をなくすことができる。
【００５９】
以上のように、本実施の形態２によれば、動き判定部５０２に、２値化部１０７の出力を一定画素遅延させる２値化値遅延部５０３を新たに設け、前記動き判定部５０２において、該２値化値遅延部５０３からの出力が「Ｌｏｗ」となったときのカウンタ部１１０におけるカウント値Ｘと、係数入力端子１１１からの固定係数Ｐとを比較し、該カウント値Ｘが固定係数Ｐより小さい場合のみ、その画素間隔を動き領域と判定するようにしたので、動き判定部５０２において判定される動き領域を必要最小限にして、静止画である領域までもが動画領域として補間処理されるのを防ぐことができ、これにより、補間処理後の映像信号の画質をさらに良好なものとすることが可能となる。
【００６０】
なお、図５では図示していないが、本実施の形態２の映像信号処理回路においては、２値化値遅延部５０３で２値化部１０７からの出力をある一定画素間隔を遅延させ、その画素間隔が該一定画素間隔より小さい場合のみ、動き領域と判定して「Ｌｏｗ」の制御信号を出力するようにしているので、該制御信号と各フィールドの映像信号とのタイミングをとるための、各フィールドの映像信号を同じ一定画素間隔分遅延させる遅延回路が必要であることは言うまでもない。
【００６１】
（実施の形態３）
次に、実施の形態３による映像信号処理装置について、図９〜１１を用い説明する。
前述した実施の形態においては、動き判定部１０８においてＮフィールドの動き判定を行う場合、（Ｎ−１）フィールドと（Ｎ＋１）フィールドとの間の差分であるフレーム間差分値に基づいて、動き判定を行うものであるため、例えば、図１０に示すように、（Ｎ−１）フィールドと（Ｎ＋１）フィールドとの間のフレーム間差分が生じないが、Ｎフィールドと、（Ｎ−１）あるいは（Ｎ＋１）フィールドとのフィールド間には差分があるような映像信号に対して、適切な補間処理を行えなかったが、本実施の形態３においては、前述のような映像信号に対しても、適切な補間処理が行える映像信号処理装置について説明する。
【００６２】
まず、図９を用いて、本実施の形態３にかかる映像信号処理装置の構成について説明する。図９は、実施の形態３における映像信号処理装置の構成を示す図である。
【００６３】
図９において、本実施の形態３の映像信号処理装置は、前記実施の形態１の映像信号処理装置の構成に加え、さらに動き判定部１０８から出力される制御信号を１フィールド遅延させる判定遅延部９０１と、該判定遅延部９０１からの出力と、前記動き判定部１０８からの出力との論理積演算を行うＡＮＤ回路９０２とを備えるものである。なお、そのほかの構成は、前記実施の形態１と同様であるため、ここでは説明を省略する。
【００６４】
次に、以上のように構成された、本実施の形態３における映像信号処理装置の動作について、図１０及び図１１を用いて説明する。
図１０（ａ）は、補間処理前の（Ｎ−２）フィールドから（Ｎ＋２）フィールドまでの飛び越し走査信号を示す図であり、図１０（ｂ）は、図１０（ａ）の飛び越し走査信号の隣接３フィールドの中間値を用いて順次走査に変換した場合の映像を示す図である。また、図１１は、図１０に示す映像信号が、本実施の形態３にかかる映像信号処理装置に入力された場合の各部の動作波形を示したものであり、図１１（ａ）は第２のフィールドメモリからの出力波形、図１１（ｂ）は第１のフィールドメモリからの出力波形、図１１（ｃ）は入力端子からの出力波形、図１１（ｄ）は動き判定部からの出力波形、図１１（ｅ）は判定遅延部からの出力波形、図１１（ｆ）はＡＮＤ回路からの出力波形を示すものである。
【００６５】
まず、前記実施の形態１と同様、入力端子１０１から入力される映像信号（図１１（ａ））、及び第２のフィールドメモリ１０３から出力される１フレーム遅延された映像信号（図１１（ｃ））は、動き判定部１０８に入力され、該動き判定部１０８において、前記２つの映像信号から映像信号のフレーム間差分値が求められ、該フレーム間差分値を元に、ある一定画素間隔を動き領域と判定して、制御信号を出力する（図１１（ｄ））。
【００６６】
しかし、前述したように、例えば図１０（ａ）に示すような、（Ｎ−２）フィールドから（Ｎ＋２）フィールドのうち、Ｎフィールドを除くフィールドは黒一色の静止画で、Ｎフィールドのみフラッシュ等がたかれて白一色になった静止画である映像信号が入力端子１０１に入力され、動き判定部１０８において、Ｎフィールドの動き判定がなされた場合、Ｎフィールドのフレーム間差分値は、（Ｎ−１）フィールドの映像信号と、（Ｎ＋１）フィールドの映像信号とから求められるために全くフレーム間差分値が発生せず、さらに補間値生成回路１１３内の中間値選択回路１１４においても、（Ｎ−１）フィールドの画素値と（Ｎ＋１）フィールドの画素値とが同じ値のため、中間値として（Ｎ−１）フィールドまたは（Ｎ＋１）フィールドが選択される結果となる。従って、補間値生成回路１１３からは、補間走査線の画素として、（Ｎ−１）フィールドまたは（Ｎ＋１）フィールドの画素、つまりフィールド間補間の画素が出力されることとなり、Ｎフィールドの補間結果は、図１０（ｂ）のＮフィールドに示すように、フラッシュがたかれた静止画部分が、白黒の帯のような映像となってしまう。なお、その他のフィールドについては、動き判定部１０８において適切な補間処理が可能なため、正常な映像が出力される。
【００６７】
そこで、本発明の実施の形態３では、図１１（ｅ）に示すように、動き判定部１０８から出力される制御信号を、判定遅延部９０１において１フィールド遅延させ、ＡＮＤ回路９０２において、前記動き判定部１０８からの制御信号と、前記判定遅延部９０１からの１フィールド遅延された制御信号との論理積をとり（図１１（ｆ））、その論理積演算結果を補間値生成回路１１３に出力する。
【００６８】
このようにすれば、動き判定部１０８において、Ｎフィールドの動き判定を行った際、図１１の▲１▼部分に示すように、（Ｎ−１）フィールドと（Ｎ＋１）フィールド間のフレーム差分値がなく、動き判定部１０８から「Ｈｉｇｈ」の制御信号が出力されても、ＡＮＤ回路９０２にて、該「Ｈｉｇｈ」の制御信号と、判定遅延部９０１で１フィールド遅延された（Ｎ−１）フィールドの動き判定結果、つまり（Ｎ−２）フィールドとＮフィールド間のフレーム差分値に基づいた「Ｌｏｗ」の制御信号との論理積が行われ、その演算後の「Ｌｏｗ」の制御信号を補間値生成回路１１３に出力するようにすることができる。そしてこれにより、補間値生成回路１１３では、Ｎフィールドの補間走査線の画素として、中間値選択回路１１４からの隣接する３フィールドの中間値ではなく、補間回路１０４からのフィールド内補間値を選択して出力し、補間処理後のＮフィールドの映像として、白一色（フラッシュ映像）の正常な映像を得ることができる。
【００６９】
なお、本実施の形態３においては、判定遅延部９０１で、動き判定部１０８からの制御信号を１フィールド遅延させ、ＡＮＤ回路９０２において動き判定部１０８からの制御信号と、その信号を１フィールド遅延された制御信号の論理積をとるため、図１１（ｆ）の▲２▼部分に示すように、補間値生成回路１１３には、１フィールド分多く動き領域であることを示す「Ｌｏｗ」の制御信号が出力されることとなる。この結果、図１１（ｆ）の▲２▼部分には、フィールド内補間処理が施されて、その部分の垂直解像度は低下していまうが、このことによって映像が破綻することは無いため問題はないものとする。
【００７０】
以上のように、本実施の形態３によれば、動き判定部１０８からの出力を１フィールド遅延させる判定遅延部９０１と、前記動き判定部１０８からの出力と、該判定遅延部９０１からの出力との論理積をとるＡＮＤ回路９０２とをさらに備えるようにしたので、（Ｎ−１）フィールド、及び（Ｎ＋１）フィールドの映像信号のフレーム間差分値では動き判定できず、さらに中間値選択回路１１４から出力される隣接する３フィールドの中間値も、フィールド間補間値となるような映像信号が入力端子１０１から入力された場合でも、前記動き判定部１０８からの動き判定結果と、判定遅延部９０１により１フィールド遅延された動き判定結果との論理積をＡＮＤ回路９０２において演算することで、動き領域を示す制御信号を出力させることができ、これにより、補間値生成回路１１３から、補間走査線の画素として、フィールド内補間値を出力させることが可能となり、補間処理後の映像に破綻をきすことなく、良好な画質を得ることが可能となる。
【００７１】
なお、本実施の形態３においては、動き判定部の構成が、前記実施の形態１で説明したものと同様であるとして説明したが、この動き判定部の構成は、前記実施の形態２で説明した構成を有するものであっても、同様の効果が得られるのは言うまでもない。
【００７２】
（実施の形態４）
次に、実施の形態４による映像信号処理装置について、図１２〜１５を用い説明する。
本実施の形態４においては、動き判定部により動き領域と判定された一定画素間隔の領域に、文字等の垂直方向にエッジを有する図形が表示されている映像信号に対しても、適切な補間処理が行える映像信号処理装置について説明する。
【００７３】
まず、図１２を用いて、本実施の形態４にかかる映像信号処理装置の構成について説明する。図１２は、実施の形態４における映像信号処理装置の構成を示す図である。
【００７４】
図１２において、本実施の形態４の映像信号処理装置は、前記実施の形態１の映像信号処理装置の構成に加え、さらに第１のフィールドメモリ１０２の出力するＮフィールドの映像信号を１ライン遅延するライン遅延部１２０１と、前記第１のフィールドメモリ１０２の出力と、前記ライン遅延部１２０１の出力との差分値をとる第２の減算器１２０２と、該第２の減算器１２０２から出力を正の信号に変換する第２の絶対値部１２０３と、該第２の絶対値部１２０３からの出力とある閾値とを比較して、閾値以上である場合に「Ｈｉｇｈ」の信号を出力する第２の２値化部１２０４と、該第２の２値化部１２０４の出力と、動き判定部１０８からの出力との論理和をとるＯＲ回路１２０５と、を備えるものである。なお、そのほかの構成は、前記実施の形態１と同様であるため、ここでは説明を省略する。
【００７５】
次に、以上のように構成された、本実施の形態４における映像信号処理装置の動作について、図１３〜図１５を用いて説明する。
図１３は、画面上での状態を示した図であり、白部分は静止領域を、黒部分は動画領域を、斜線部分は動き判定部１０８により動き領域と判定される部分を示している。そして、図１３中の斜線部分中の「文字」とは、画面の斜線部に対応する位置に任意の文字が表示されていることを意味している。また、図１４は、図１３中の斜線部中に表示されている「文字」のうちの数ラインを示したもので、ここでは、１ラインが黒でその他のラインは白である場合を示している。そして、図１４（ａ）はその「文字」の数ラインのＮフィールドの映像を示す図であり、図１４（ｂ）は（Ｎ−１）フィールド及び（Ｎ＋１）フィールドの映像（静止画のためフレームで同じ映像）を示す図であり、図１４（ｃ）は図１４（ａ），（ｂ）の映像において、フィールド内補間された画素値が選択された場合の補間処理後の映像を示す図であり、図１４（ｄ）はフィールド間補間された画素値が選択された場合の補間処理後の映像を示す図である。
【００７６】
そして、図１５は、本実施の形態４の映像信号処理装置において、第２の２値化部１２０４から補間値生成回路１１３に出力される制御信号がどのように変化するかを示した動作波形であり、図１５（ａ）は動き判定部からの出力波形、図１５（ｂ）は第２の２値化部からの出力波形、図１５（ｃ）はＯＲ回路からの出力波形を示すものである。
【００７７】
まず、前記実施の形態１と同様、入力端子１０１から入力される映像信号、及び第２のフィールドメモリ１０３から出力される１フレーム遅延された映像信号は、動き判定部１０８に入力され、該動き判定部１０８において、前記２つの映像信号から映像信号のフレーム間差分値が求められ、該フレーム間差分値を元に、ある一定画素間隔を動き領域と判定して、「Ｌｏｗ」の制御信号が出力される（図１５（ａ））。
【００７８】
例えば、図１３に示すような画像が入力され、図中の動画領域である黒部分に動きがあった場合は、動き判定部１０８において、発生したフレーム間差分値を元に、一定画素間隔が動き領域と判定され、その一定画素間隔「Ｌｏｗ」の制御信号が出力される。このとき、前記動き判定部１０８からの制御信号を、そのまま制御信号として用いた場合、補間値生成回路１１３は、前記制御信号に基づいて図１３の斜線部を動き領域と判断して、補間回路１０４からのフィールド内補間値を補間走査線の画素として出力する。
【００７９】
しかし、図１３に示すように、この斜線部分に垂直方向のエッジを持つような図形、例えば文字があった場合、その斜線部分に対してフィールド内補間を施すと、その斜線部内において垂直解像度が低下し、これにより文字がはっきり表示されなくなってしまう。例えば、図１４（ａ），（ｂ）に示すような、文字の一部を示した（Ｎ−１）フィールド、Ｎフィールド、（Ｎ＋１）フィールドのような映像が、図１３中の動き領域と判定された斜線部分に表示される場合、この斜線部分においては、フィールド内補間が適用されるため、補間回路１０４によって、（Ｍ−１）ラインとして（Ｍ−２）ラインとＭラインとの平均値が、また（Ｍ＋１）ラインとしてＭラインと（Ｍ＋２）ラインの平均値が補間されることになり、図１４（ｃ）に示すように、その斜線部分にある文字は、黒線の上下ラインに灰色の線が補間されて、垂直解像度が低下する。
【００８０】
そこで、本発明の実施の形態４では、第１のフィールドメモリ１０２から出力された映像信号を、ライン遅延部１２０１で１ライン遅延させ、第２の減算器１２０２において、第１のフィールドメモリ１０２からの映像信号と、ライン遅延部１２０１から出力される１ライン遅延させた映像信号との差分を求め、第２の絶対値部１２０３において正の信号に変換し、第２の２値化部１２０４において、ある閾値と比較することで、垂直方向のエッジ部分を検出して、垂直方向のエッジ部分に「Ｈｉｇｈ」の制御信号を出力するようにする。そして、この第２の２値化部１２０４の出力と、前記実施の形態１で説明した動き判定部１０８の出力とをＯＲ回路１２０５において論理和をとり、第２の２値化部１２０４において垂直エッジ部分と判断された部分は、常に「Ｈｉｇｈ」の制御信号が出力され、動き領域でないと判定されるようにする。例えば、図１４（ａ），（ｂ）に示すような、文字の一部を示した（Ｎ−１）フィールド、Ｎフィールド、（Ｎ＋１）フィールドのような映像が、図１３中の動き領域と判定された斜線部分に表示される場合、補間ライン（Ｍ−１）ラインでは、（Ｍ−２）ラインを１ライン遅延させた映像信号と、Ｍラインの映像信号との差分より垂直エッジを検出し、また、補間ライン（Ｍ＋１）ラインでは、Ｍラインを１ライン遅延させた映像信号と（Ｍ＋２）ラインの映像信号との差分より垂直エッジを検出し、その検出された垂直エッジの部分「Ｈｉｇｈ」の制御信号を出力し、ＯＲ回路１２０５において、前記動き判定部１０８からの制御信号と、前記第２の比較部１２０４からの出力との論理和をとるようにする。これにより、前記動き判定部１０８において、文字が表示されている部分が動き領域と判定されても、補間ライン（Ｍ−１）ライン及び（Ｍ＋１）ラインにおいて検出された垂直エッジ部分は、第２の２値化部１２０４から「Ｈｉｇｈ」の制御信号が出力されるため、補間値生成回路１１３において、その部分は動き領域でないと判断され、この結果、補間ラインである（Ｍ−１）ラインとして、補間生成回路１０４からのフィールド内補間値が補間されることなく、中間値選択回路１１４からの隣接する３フィールドの中間値、つまり、ここでは図１４（ｂ）に示す（Ｎ−１）フィールド、（Ｎ＋１）フィールドが同じ映像のため、（Ｎ−１）フィールドまたは（Ｎ＋１）フィールドの画素値であるフィールド間補間値が補間されることとなり、図１４（ｄ）に示すように垂直解像度の低下のない映像を得ることができる。
【００８１】
このようにすれば、動き判定部１０８において動き領域と判定された領域に、文字等の垂直方向にエッジを有する図形が含まれていた際にも、図１５の▲１▼部分に示すように、その文字信号のエッジ部分のみ動き領域でないとして処理することができ、垂直解像度の低下のない映像を出力することができる。
【００８２】
以上のように、実施の形態４によれば、（Ｎ−１）フィールドおよび（Ｎ＋１）フィールドの映像信号の差分値より一定画素を動き領域とした時にその動き領域に文字等の垂直方向にエッジを有する完全静止画が含まれていた場合、Ｎフィールドのライン間の差分値より垂直エッジを検出し、文字等の垂直エッジ部分は動き領域でないとし、それ以外の部分は動き領域とすることで、動き部分の映像に破綻をきたさず、かつ文字等の垂直エッジ部分の垂直解像度低下の無い良好な画質を得ることができる。
【００８３】
なお、本実施の形態４においては、動き判定部の構成が、前記実施の形態１で説明したものと同様である場合を一例に挙げて説明したが、この動き判定部の構成が前記実施の形態２で説明した構成を有するものであっても同様の効果が得られるのはいうまでもない。
【００８４】
さらに、前記実施の形態３と本実施の形態４の構成を組み合わせた映像信号処理装置によれば、映像の破綻をなくすとともに、垂直解像度低下もなくすことができ、補間処理後の映像信号としてさらに良好な画質が得られることは言うまでもない。
【００８５】
（実施の形態５）
次に、実施の形態５による映像信号処理装置について、図１６〜１８を用い説明する。
映像信号を表示デバイスの映像表示領域より小さく表示する（以下、「アンダースキャン表示」と称す。）場合、映像信号の終わりから映像信号の始まりまでは、黒信号が連続しているため、映像信号の始まりから所定画素部分、あるいは映像信号の終わりから所定画素部分においては、常に完全静止判定となる。従って、そのような映像信号の開始あるいは終了部分に動き部分があると、前述の実施の形態の構成では、補間処理後の映像信号に、顕著な画質の劣化が生じるものとなる。
【００８６】
本実施の形態５においては、補間処理後の映像信号がアンダースキャン表示される場合であっても、該補間処理後の映像信号の画質を劣化させることなく表示できる映像信号処理装置について説明する。
【００８７】
まず、図１６を用いて、本実施の形態５にかかる映像信号処理装置の構成について説明する。図１６は、実施の形態５における映像信号処理装置の構成を示す図である。
【００８８】
図１６において、本実施の形態５の映像信号処理装置は、前記実施の形態２の映像信号処理装置の構成に加え、さらに水平同期信号を入力する水平同期信号入力端子２１０１と、水平同期信号に基づいて、動き判定部５０２からの制御信号を有効とする、映像信号の有効表示領域よりも小さい一定期間の制御信号を出力するマスク信号発生部２１０２と、前記動き判定部５０２からの制御信号と、前記マスク信号発生部２１０２からの制御信号との論理積をとるＡＮＤ回路２１０３と、を備えるものである。なお、そのほかの構成は、前記実施の形態２と同様であるため、ここでは説明を省略する。
【００８９】
次に、以上のように構成された、本実施の形態５における映像信号処理装置の動作について、図１７及び図１８を用いて説明する。
図１７及び図１８は、本実施の形態５における映像信号処理装置の動き判定部の動作を示す図であり、図１７は動き部分が有効映像領域内にある場合の動作を、また、図１８は動き部分が有効映像領域の開始／終了付近にある場合の動作を示すものである。
【００９０】
まず、前記実施の形態１と同様、入力端子１０１から入力される映像信号（図１７（ｃ））、及び第２のフィールドメモリ１０３から出力される１フレーム遅延された映像信号（図１７（ｄ））が、動き判定部５０２に入力され、該動き判定部５０２において、前記２つの映像信号から映像信号のフレーム間差分値が求められ、図１７（ｆ）に示すような２値化部１０７からの出力が「Ｌｏｗ」となってから、該２値化部１０７の出力が、２値化値遅延部５０３においてある固定画素遅延されて「Ｌｏｗ」となるまでの画素間隔ｘと、あらかじめ設定されたある固定値ｐとを比較し、その画素間隔ｘが固定値ｐより小さい場合は、その画素間隔を動き領域と判定して、「Ｌｏｗ」の制御信号を出力する（図１７（ｆ））。なお、ここでは図示しないが、前記動き判定部５０２は、その画素間隔が固定値ｐ以上の場合は、前記減算器１０５において発生したフレーム間差分値が、同じ映像によって発生したものではなく、それぞれ異なる映像によって発生したものとして、その画素間隔を動き領域でないと判定して、「Ｈｉｇｈ」の制御信号を出力する（図６参照）。ここまでは、前述した実施の形態２の動作と同様である。
【００９１】
一方、マスク信号発生部２１０２においては、水平同期信号入力端子２１０１から入力された水平同期信号に基づいて（図１７（ａ））、図１７（ｈ）に示すように、映像信号の有効領域開始から固定画素（ここではｑ画素）後に「Ｈｉｇｈ」となり、映像信号の有効領域終了から固定画素（ここではｑ画素）手間で「Ｌｏｗ」となる制御信号を発生する。
【００９２】
そして、ＡＮＤ回路２１０３において、前記マスク信号発生部２１０２から出力される制御信号と、前記動き判定部５０２から出力される制御信号の論理積をとり、ＡＮＤ回路２１０３からの出力を補間値生成回路１１３に出力する。
【００９３】
ここで、図１８を用いて詳述すると、図１８（ｃ）〜（ｄ）に示されるように、図４（ａ）に示すような黒帯が、有効映像領域外から有効映像領域内へ移動して、（Ｎ＋１）フィールドで黒帯が図１８（ｅ）のＡ点にくるような場合、あるいは、（Ｎ＋１）フィールドで黒帯が図１８（ｅ）のＢ点である有効映像領域内から有効映像領域外に移動する場合、動き判定部５０２においては、Ａ点，Ｂ点の動き判定を行うことができるが、Ａ点より前の部分、あるいはＢ点より後の部分、すなわち、図１８の点線で囲った部分では、フレーム間差分値をえることができないため、動き判定を行うことはできない。
【００９４】
そこで、本実施の形態５においては、図１８（ｈ）に示すように、動き判定部５０２で動き判定が行えない領域（ここでは、有効映像領域開始後のｑ画素間と、有効映像領域終了前のｑ画素間）は、マスク信号発生部２１０２から「Ｌｏｗ」の制御信号を、また、動き判定が行える領域は、マスク信号発生部２１０２から「Ｈｉｇｈ」の制御信号を出力し、ＡＮＤ回路２１０３において、前記動き判定部５０２からの制御信号と、前記マスク信号発生部２１０２からの制御信号との論理積をとって、補間値生成回路１１３において、動き判定部５０２で動き判定が行えない領域では、常に補間回路１０４からのフィールド内補間値が選択され、補間走査線の画素として出力するようにする。
【００９５】
このようにすれば、動き判定部５０２において、映像信号の有効映像領域開始／終了付近であるためにフレーム間差分値が得られず、動き判定が行えない領域においては、補間走査線の画素としてフィールド内補間値が出力されるため、補間処理後の映像に、大きな映像破綻が発生することを防止することができる。
【００９６】
以上のように、本実施の形態５によれば、水平同期信号に基づいて、映像有効領域の開始後あるいは終了手前のある一定期間をマスクする制御信号を出力するマスク信号発生部２１０２と、前記動き判定部５０２からの制御信号と前記マスク信号発生部２１０２からの制御信号との論理和をとるＡＮＤ回路２１０３とをさらに備えるようにしたので、映像信号の有効領域の始まりと終わりの部分のように、動き判定部５０２において動き判定が行えないところでは、マスク信号発生部２１０２からの制御信号よりその領域を動き領域と判定させ、補間値生成回路１１３で、補間回路１０４からのフィールド内補間値を選択して補間走査線の画素として出力させることができ、これにより、補間処理後の映像をアンダースキャン表示させる場合にも、画面内の映像に大きな破綻をきたすことなく、良好な画質を得ることが可能となる。
【００９７】
なお、本実施の形態５においては、前記実施の形態２の構成に、マスク信号発生部と、ＡＮＤ回路とをさらに備えるものを一例に挙げて説明したが、実施の形態１の構成にマスク信号発生部と、ＡＮＤ回路とを備える構成にしても、同様の効果が得られることは言うまでもなく、また、前記実施の形態３あるいは４の構成に、マスク信号発生部と、ＡＮＤ回路とを備える構成にしても、同様の効果が得られるのは言うまでもない。
【００９８】
さらに、本実施の形態５においては、マスク信号発生部において、水平同期信号を元に、映像信号の有効映像領域の開始後、あるいは終了手前の一定画素をマスクする制御信号を出力させ、補間処理後の映像信号をアンダースキャン表示する際に、画面内の映像に破綻が生じないようにする補間処理について説明したが、以上のような補間処理を映像信号の垂直方向にも適応するようにすれば、画面の上端下端においても映像破綻が生じないようにすることができることは言うまでもない。
【００９９】
（実施の形態６）
次に、実施の形態６による映像信号処理装置について、図１９〜２１を用い説明する。
前記実施の形態５は、補間処理後の映像信号をアンダースキャン表示する際、有効映像領域開始後、あるいは終了手前の一定画素を常に動き領域と判定することで、画面周辺部の映像破綻を防止するものであったが、本実施の形態６においては、前記有効映像領域開始後、あるいは終了手前の一定画素における映像信号を、その有効映像領域開始後、あるいは終了手前の映像信号を逆の順番した映像信号に置き換えるようにして、画面周辺部の映像破綻を防止するだけでなく、良好な映像画質をえるようにするものである。
【０１００】
まず、図１９を用いて、本実施の形態６にかかる映像信号処理装置の構成について説明する。図１９は、実施の形態６における映像信号処理装置の構成を示す図である。
【０１０１】
図１９において、本実施の形態６の映像信号処理装置は、前記実施の形態２の映像信号処理装置の構成に加え、さらに、水平同期信号を入力する水平同期信号入力端子２１０１と、該水平同期信号に基づいて切換制御信号を出力する切換パルス発生部２２０２と、入力端子１０１から入力される映像信号を遅延させる第１〜第４の遅延回路２２０３ａ〜２２０３ｄと、前記切換パルス発生部２２０２からの制御信号により、第１〜第４の遅延回路２２０３ａ〜２２０３ｄの映像信号を切り換えて出力する切換回路２２０４と、を備えるものである。なお、そのほかの構成は、前記実施の形態２と同様であるため、ここでは説明を省略する。
【０１０２】
次に、以上のように構成された、本実施の形態６における映像信号処理装置の動作について、図２０及び図２１を用いて説明する。
図２０は、本実施の形態６の切換パルス発生部、第１〜第４の遅延回路、及び切換回路の動作を示す波形図であり、図２０（ａ）は有効映像領域信号の開始部における波形、図２０（ｂ）は基準となるクロックの波形、図２０（ｃ）は切換パルス発生部からの切換制御信号の波形、図２０（ｄ）は入力端子からの映像信号の波形、図２０（ｅ）は第２の遅延回路からの出力波形、図２０（ｆ）は第４の遅延回路からの出力波形、図２０（ｇ）は切換回路からの出力波形を示すものである。なお、ここでは各遅延回路において１クロックずつ遅延させるものとし、また入力端子１０１から入力される映像信号は、有効映像領域の開始部を「０」として、クロックに基づいてカウントされていくものとする。
【０１０３】
まず、入力端子１０１から入力された映像信号は第１〜第４の遅延回路２２０３ａ〜２２０３ｄでそれぞれ遅延される。また、切換パルス発生部２２０２では水平同期信号入力端子２１０１から入力される水平同期信号を基準に、図２０（ｂ）に示すクロック毎にカウント動作を行い、切換回路２２０４を制御する切換制御信号を生成する。例えばここでは、動き判定部５０２において、３クロック分の水平画素を用いて動き判定を行う場合を例に挙げて説明すると、前記切換パルス発生部２２０２から出力される図２０（ｃ）に示すように、図示していない水平同期信号の立ち上がりから（有効映像領域−２）クロックまでを「０」、（有効映像領域−２）クロックから（有効映像領域−１）クロックまでを「１」、それ以外は「２」として、映像信号の有効領域開始部分の水平画素を３区間に分ける切換制御信号を生成する。そして、切換回路２２０４は、入力端子１０１と、第２，第４の遅延回路２２０３ｂ，ｄから出力される映像信号を受信し、該映像信号を、前記切換パルス発生部２２０２からの切換制御信号に基づいて、切換えて出力していく。例えば、図２０（ｇ）に示すように、切換制御信号が「０」の区間は、有効映像領域の開始部を「０」として図２０（ｂ）のクロックに基づいて１ずつインクリメントされていく入力端子１０１からの映像信号を出力し（図２０（ｄ））、切換制御信号が「１」の区間は、第２の遅延回路２２０３ｂから出力される、２クロック分遅延された映像信号を出力し（図２０（ｅ））、切換制御信号が「２」の区間は、第４の遅延回路２２０３ｄから出力される、さらに２クロック分遅延された映像信号を出力する（図２０（ｆ））。このように制御することにより、切換回路２２０４からは、図２０（ｇ）に示すように、有効映像領域開始までの一定画素間隔（ここでは４クロック分）の映像信号を、その有効領域開始部分の映像信号（ここでは有効領域開始から３クロック分の映像信号）を逆の順番にした映像信号に置き換えることが可能となる。
【０１０４】
ここで、図２１を用いて、図４に示すような黒帯が右方向に移動する映像を処理する場合を例に挙げて、より詳細に説明すると、図２１（ｃ），（ｄ）に示すように、入力端子１０１に入力される右方向に移動する黒帯は、（Ｎ−１）からＮフィールドにかけて有効映像領域外から有効映像領域内に移動し、（Ｎ＋１）フィールドでＡ点にくる。そして、図２１（ｅ）に示すように、入力端子１０１に入力される映像信号を、各遅延回路２２０３において１クロックずつ遅延させ、前述のように切換回路２２０４において、該入力端子１０１、及び第２，第４の遅延回路２２０３ｂ，ｄから受信した映像信号を、切換パルス発生部２２０２からの切換制御信号に基づいて切り換え、図２１（ｆ）に示す順番で映像信号を出力していく。そしてここでは、図２１（ｃ）に示すように、Ｎフィールドで、カウント数「０」の位置に黒帯があり、また、図２１（ｄ）に示すように、（Ｎ＋１）フィールドではカウント数「２」の位置に黒帯があるため、切換回路２２０４から出力される各フィールドの映像信号は、図２１（ｇ），（ｈ），（ｉ）のようになる。
【０１０５】
そして、図２１（ｇ），（ｉ）に示す（Ｎ−１）フィールド、及び（Ｎ＋１）フィールドの映像信号は、動き判定部５０２に出力され、前記実施の形態２と同様、動き判定部５０２では、前記（Ｎ−１）フィールド、及び（Ｎ＋１）フィールドの映像信号のフレーム間差分を元に動き判定を行い、動き領域を示す「Ｌｏｗ」の制御信号を出力し（図２１（ｊ））、補間値生成回路１１３では、前記動き判定部５０２からの制御信号に基づいて、中間値選択回路１１４からの隣接する３フィールドの中間値か、あるいは、補間回路１０４からのフィールド内補間値のいずれかを選択して、補間走査線の画素として出力する。
【０１０６】
このようにすれば、処理対象である映像信号の動画部分である黒帯が、映像有効領域外から有効映像領域内に動いた場合でも、有効領域内のＮフィールドの黒帯部分が動き領域と判定され、その動き領域と判定された部分においては、補間値生成回路１１３において、補間回路１０４からのフィールド内補間値が選択されて補間走査線の画素として出力され、補間処理後の映像信号が破綻することを防止することが可能となる。また、ここでは図示していないが、本装置において、有効映像領域開始部分に黒帯のような動き成分がない場合は、動き判定部５０２において動き領域でないと判定され、「Ｈｉｇｈ」の制御信号が出力される。
【０１０７】
なお、前記説明においては、有効映像領域開始部分に対する補間処理動作について説明したが、有効領域終了部分に対しても、前述と同様、切換パルス発生部２２０２において、切換回路２２０４を制御する切換制御信号を出力させ、有効映像領域終了後の一定画素部分における映像信号を、該有効映像領域終了前の映像信号の順番を逆にして置き換えるようにすれば、補間処理後の有効映像領域終了部分の映像信号についても破綻が生じないようにすることができる。
【０１０８】
以上のように、本実施の形態６によれば、水平同期信号に基づいて切換回路２２０４を制御する切換制御信号を生成する切換パルス発生部２２０２をさらに備えるようにしたので、有効映像領域開始までの一定画素及び、有効映像領域終了からの一定画素の映像信号を、有効映像領域開始後、または有効映像領域終了前の映像信号を逆の順番にした信号に置き換えることができ、これにより、画面周辺部においても動き判定部で適切な動き判定がなされ、補間処理後の映像信号をアンダースキャン表示した場合であっても、その映像に大きな破綻をきたすことなく、さらに良好な画質を得ることが可能となる。
【０１０９】
また、本実施の形態６においては、前記実施の形態２の構成に、切換パルス発生部、切換回路、及び複数の遅延回路をさらに備えたものを一例に挙げて説明したが、前記実施の形態１の構成に切換パルス発生部、切換回路、及び複数の遅延回路をさらに備える構成にしても同様の効果が得られることは言うまでもなく、また、前記実施の形態３あるいは４の構成に、切換パルス発生部、切換回路、及び複数の遅延回路をさらに備える構成にしても、同様の効果が得られるのは言うまでもない。
【０１１０】
また、本実施の形態６においては、動き判定部５０２において３クロック分の水平画素を用いて動き判定を行っている場合を一例に挙げて説明したが、例えば、実施の形態１あるいは２に示すように、動き判定部において、５クロック分の水平画素を用いて動き判定を行った場合には、入力端子１０１から入力される映像信号を遅延させる遅延回路の数を増やし、また切換パルス発生部からの切換制御信号を出力する画素間隔を長くして、有効映像領域開始前、あるいは有効映像領域終了後の置き換える映像信号の画素間隔を長くすれば、対応可能である。
【０１１１】
また、本実施の形態６においては、水平同期信号に基づいて、切換パルス発生部２２０２から切換制御信号を出力し、切換回路２２０４において、有効映像領域開始前、あるいは終了後の一定画素の映像信号を、有効映像領域開始後あるいは終了前の映像信号を逆の順番にした映像信号に置き換えるようにすることで、補間処理後の映像信号をアンダースキャン表示する際に、映像破綻が生じないようにする補間処理について説明したが、以上のような補間処理を映像信号の垂直方向にも適応するようにすれば、画面の上端下端においても映像破綻が生じないようにすることができることは言うまでもない。
【０１１２】
【発明の効果】
以上のように、本発明に係る映像信号処理装置では、適切に動画領域及び静止画領域の判別を行い、それぞれの領域に応じてフィールド内又はフィールド間から補間値を選択することにより、走査線補間処理を映像が破綻することなく行うことが可能になるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における映像信号処理装置の構成を示す図である。
【図２】本発明の実施の形態１における映像信号処理装置の動作波形図である。
【図３】本発明の実施の形態１における映像信号処理装置の、動き判定部の詳細な動作波形図である。
【図４】本発明の実施の形態１の映像信号処理装置における、黒帯が右方向に移動する映像の画面表示例を示す図である。
【図５】本発明の実施の形態２における映像信号処理装置の構成を示す図である。
【図６】本発明の実施の形態２における映像信号処理装置の、動き判定部の動作波形図である。
【図７】本発明の実施の形態２における映像信号処理装置の、動き判定部の詳細な動作波形図である。
【図８】本発明の実施の形態２における映像信号処理装置の動き領域を説明するための画面図である。
【図９】本発明の実施の形態３における映像信号処理装置の構成を示す図である。
【図１０】本発明の実施の形態３の映像信号処理装置における、黒帯が右方向に移動する映像の画面表示例を示す図である。
【図１１】本発明の実施の形態３における映像信号処理装置の動作波形図である。
【図１２】本発明の実施の形態４における映像信号処理装置の構成を示す図である。
【図１３】本発明の実施の形態４における、ある画面模式図である。
【図１４】本発明の実施の形態４における、各走査ラインの模式図である。
【図１５】本発明の実施の形態４における映像信号処理装置の動作波形図である。
【図１６】本発明の実施の形態５における映像信号処理装置の構成を示す図である。
【図１７】本発明の実施の形態５の映像信号処理装置において、動き部分が有効映像領域内にある場合の動作波形図である。
【図１８】本発明の実施の形態５の映像信号処理装置において、動き部分が有効映像領域外から有効映像領域内へ、あるいは有効映像領域内から有効映像領域外へ移動する場合の動作波形図である。
【図１９】本発明の実施の形態６における映像信号処理装置の構成を示す図である。
【図２０】本発明の実施の形態６の映像信号処理装置における、有効映像領域開始部分の動作波形図である。
【図２１】本発明の実施の形態６の映像信号処理装置における、有効映像領域開始部分の詳細な動作波形図である。
【図２２】従来の映像信号処理装置の構成例を示す図である。
【図２３】従来の映像信号処理装置の補間の様子を示す図である。
【図２４】従来の映像信号処理装置の補間回路の構成例を示す図である。
【図２５】従来の映像信号処理装置の中間値選択回路の構成例を示す図である。
【図２６】従来の映像信号処理装置における、黒帯が右方向に移動する映像の画面表示例を示す図である。
【符号の説明】
１０１，１６０１，１８０１  入力端子
１０２，１６０２  第１のフィールドメモリ
１０３，１６０３  第２のフィールドメモリ
１０４，１６０４  補間回路
１０５  減算器
１０６  絶対値部
１０７ ２値化部
１０８，５０２  動き判定部
１０９  クロック入力端子
１１０  カウンタ部
１１１  固定係数入力端子
１１２，５０４  大小比較部
１１３  補間値生成回路
１１４，１６０５  中間値選択回路
１１５  補間値選択回路
１１６，１６０６  第１の倍速変換部
１１７，１６０７  第２の倍速変換部
１１８，１６０８  選択回路
１１９，１６０９  出力端子
５０３  ２値化値遅延部
９０１  判定遅延部
９０２，２１０３  ＡＮＤ回路
１２０１  ライン遅延部
１２０２  第２の減算器
１２０３  第２の絶対値部
１２０４  第２の２値化部
１２０５  ＯＲ回路
１６０５  中間値選択回路
１８０２  ラインメモリ
１８０３  加算手段
１８０４  係数器
１９０１，１９０２，１９０３  比較器
１９０４  論理回路
１９０５  選択回路
２１０１  水平同期信号入力端子
２１０２  マスク信号発生部
２２０２  切換パルス発生部
２２０３ａ〜ｄ  第１〜第４の遅延回路
２２０４  切換回路
【図１】
0004237513.tif 000002
【図２】
0004237513.tif 000003
【図３】
0004237513.tif 000004
【図４】
0004237513.tif 000005
【図５】
0004237513.tif 000006
【図６】
0004237513.tif 000007
【図７】
0004237513.tif 000008
【図８】
0004237513.tif 000009
【図９】
0004237513.tif 000010
【図１０】
0004237513.tif 000011
【図１１】
0004237513.tif 000012
【図１２】
0004237513.tif 000013
【図１３】
0004237513.tif 000014
【図１４】
0004237513.tif 000015
【図１５】
0004237513.tif 000016
【図１６】
0004237513.tif 000017
【図１７】
0004237513.tif 000018
【図１８】
0004237513.tif 000019
【図１９】
0004237513.tif 000020
【図２０】
0004237513.tif 000021
【図２１】
0004237513.tif 000022
【図２２】
0004237513.tif 000023
【図２３】
0004237513.tif 000024
【図２４】
0004237513.tif 000025
【図２５】
0004237513.tif 000026
【図２６】
0004237513.tif 000027