(57)【特許請求の範囲】
【請求項１】
主半導体装置部が配設された動作領域と、前記動作領域の周囲の終端領域と、前記動作領域と前記終端領域との間に介在する分離領域とを有する高耐圧半導体装置であって、
前記動作領域、前記分離領域、及び前記終端領域に共通の半導体活性層である第１導電型の第１半導体層と、
前記動作領域から前記分離領域を介して前記終端領域に至るように前記第１半導体層の表面内に形成された第２導電型の第１拡散層と、
前記第１拡散層にオーバーラップすると共に前記終端領域内に延在するように前記第１半導体層の表面内に形成され、且つ前記第１拡散層よりもキャリア不純物濃度が低い、表面電界を緩和するための第２導電型の第２拡散層と、
前記動作領域で前記第１拡散層とコンタクトすると共に前記主半導体装置部の第１主電極に電気的に接続された第１コンタクト電極と、
前記終端領域で前記第１拡散層とコンタクトする第２コンタクト電極と、
前記第１及び第２コンタクト電極を互いに電気的に接続するように前記分離領域に配設された接続電極と、
を具備し、
前記終端領域は、前記動作領域の輪郭に沿って延びる複数の直線的な辺部分と前記辺部分を接続する複数のコーナ部分とを具備し、前記接続電極は、前記コーナ部分に配設される一方、前記辺部分に配設されないことを特徴とする高耐圧半導体装置。
【請求項２】
前記動作領域で第１半導体層の表面内に形成された第２導電型の第２半導体層と、前記第２半導体層の表面内に形成された第１導電型の第３半導体層と、前記第１半導体層と前記第３半導体層とにより挟まれた前記第２半導体層の部分にゲート絶縁膜を介して対向するゲート電極とを具備し、
前記辺部分において、前記第１及び第２コンタクト電極間に、前記第１及び第２コンタクト電極と絶縁された状態で、前記ゲート電極に対する引き出し配線層が配設されることを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項３】
前記主半導体装置部の第２主電極が前記動作領域から前記終端領域に亘って配設され、前記主半導体装置部のターンオフ時に前記終端領域において前記第２主電極から前記第１半導体層及び前記第１拡散層を通して前記第２コンタクト電極へ電流が流れることを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項４】
前記主半導体装置部は、
前記第１半導体層の一部からなる第１導電型の第１ベース層と、
前記第１ベース層上に配設された第２導電型の第２ベース層と、
前記第２ベース層上に配設された第１導電型のエミッタ層と、
前記第２ベース層から離間するように前記第１ベース層上に配設された第２導電型のコレクタ層と、
前記第１ベース層と前記エミッタ層とにより挟まれた前記第２ベース層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記第２ベース層及び前記エミッタ層にコンタクトすると共に前記第１コンタクト電極に電気的に接続された前記第１主電極と、
前記コレクタ層にコンタクトする前記第２主電極と、
を具備し、
前記第２ベース層は、前記コレクタ層とは反対側で前記第１ベース層の表面内に形成され、前記エミッタ層は前記第２ベース層の表面内に形成されることを特徴とする請求項１または３に記載の高耐圧半導体装置。
【請求項５】
前記第２ベース層と前記第１拡散層とは実質的に同じキャリア不純物濃度を有することを特徴とする請求項４に記載の高耐圧半導体装置。
【請求項６】
前記コレクタ層及び前記第２主電極は前記動作領域から前記終端領域に亘って配設されることを特徴とする請求項４または５に記載の高耐圧半導体装置。
【請求項７】
動作領域と、前記動作領域の周囲の終端領域と、前記動作領域と前記終端領域との間に介在する分離領域とを有する高耐圧半導体装置であって、
前記動作領域、前記分離領域、及び前記終端領域に共通の半導体活性層である第１導電型の第１半導体層と、
前記動作領域で第１半導体層の一方の表面内に形成された第２導電型の第２半導体層と、
前記第２半導体層の表面内に形成された第１導電型の第３半導体層と、
前記動作領域で前記第１半導体層の他方の表面上または表面内に配設された第２導電型の第４半導体層と、
前記第１半導体層と前記第３半導体層とにより挟まれた前記第２半導体層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記第２半導体層及び前記第３半導体層にコンタクトする第１主電極と、
前記第４半導体層にコンタクトする第２主電極と、
前記第２半導体層と同じ側で前記動作領域から前記分離領域を介して前記終端領域に至るように前記第１半導体層の表面内に形成された、前記第２半導体層と実質的に同じキャリア不純物濃度を有する第２導電型の第１拡散層と、
前記第１拡散層にオーバーラップすると共に前記終端領域内に延在するように前記第１半導体層の表面内に形成され、且つ前記第１拡散層よりもキャリア不純物濃度が低い、表面電界を緩和するための第２導電型の第２拡散層と、
前記動作領域で前記第１拡散層とコンタクトすると共に前記第１主電極に電気的に接続された第１コンタクト電極と、
前記終端領域で前記第１拡散層とコンタクトする第２コンタクト電極と、
前記第１及び第２コンタクト電極を互いに電気的に接続するように前記分離領域に配設された接続電極と、
を具備し、
前記終端領域は、前記動作領域の輪郭に沿って延びる複数の直線的な辺部分と前記辺部分を接続する複数のコーナ部分とを具備し、前記接続電極は、前記コーナ部分に配設される一方、前記辺部分に配設されないことを特徴とする高耐圧半導体装置。
【請求項８】
動作領域と、前記動作領域の周囲の終端領域と、前記動作領域と前記終端領域との間に介在する分離領域とを有する高耐圧半導体装置であって、
前記動作領域、前記分離領域、及び前記終端領域に共通の半導体活性層である第１導電型の第１半導体層と、
前記動作領域で第１半導体層の一方の表面内に形成された第２導電型の第２半導体層と、
前記第２半導体層の表面内に形成された第１導電型の第３半導体層と、
前記動作領域で前記第１半導体層の他方の表面上または表面内に配設された第２導電型の第４半導体層と、
前記第１半導体層と前記第３半導体層とにより挟まれた前記第２半導体層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記第２半導体層及び前記第３半導体層にコンタクトする第１主電極と、
前記第４半導体層にコンタクトする第２主電極と、
前記第２半導体層と同じ側で前記動作領域から前記分離領域を介して前記終端領域に至るように前記第１半導体層の表面内に形成された第２導電型の第１拡散層と、
前記第１拡散層にオーバーラップすると共に前記終端領域内に延在するように前記第１半導体層の表面内に形成され、且つ前記第１拡散層よりもキャリア不純物濃度が低い、表面電界を緩和するための第２導電型の第２拡散層と、
前記動作領域で前記第１拡散層とコンタクトすると共に前記第１主電極に電気的に接続された第１コンタクト電極と、
前記終端領域で前記第１拡散層とコンタクトする第２コンタクト電極と、
前記第１及び第２コンタクト電極を互いに電気的に接続するように前記分離領域に配設された接続電極と、
を具備し、
前記終端領域は、前記動作領域の輪郭に沿って延びる複数の直線的な辺部分と前記辺部分を接続する複数のコーナ部分とを具備し、前記接続電極は、前記コーナ部分に配設される一方、前記辺部分に配設されないことを特徴とする高耐圧半導体装置。
【請求項９】
前記第４半導体層及び前記第２主電極は前記動作領域から前記終端領域に亘って配設されることを特徴とする請求項７または８に記載の高耐圧半導体装置。
【請求項１０】
前記第１半導体層は、前記第４半導体層側に位置する高濃度層と、前記第２半導体層側に位置する、前記高濃度層よりもキャリア不純物濃度が低い低濃度層とを具備することを特徴とする請求項７乃至９のいずれかに記載の高耐圧半導体装置。
【請求項１１】
前記辺部分において、前記第１及び第２コンタクト電極間に、前記第１及び第２コンタクト電極と絶縁された状態で、前記ゲート電極に対する引き出し配線層が配設されることを特徴とする請求項７乃至１０のいずれかに記載の高耐圧半導体装置。
【請求項１２】
前記第１、第２、第３、及び第４半導体層は、夫々第１ベース層、第２ベース層、エミッタ層、及びコレクタ層であることを特徴とする請求項７乃至１１のいずれかに記載の高耐圧半導体装置。
【請求項１３】
前記接続電極は前記第１拡散層とコンタクトすることを特徴とする請求項１乃至１２のいずれかに記載の高耐圧半導体装置。
【請求項１４】
前記第２拡散層の表面上に配設された高抵抗導電性の膜を更に具備することを特徴とする請求項１乃至１３のいずれかに記載の高耐圧半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リサーフ（ＲＥＳＵＲＦ：ＲＥｄｕｃｅｄ  ＳＵＲｆａｃｅ  Ｆｉｅｌｄ）型の終端構造を有する高耐圧半導体装置に関し、特に産業用、電鉄用電力変換装置に使用される大電流電圧用の縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）チップの終端領域の改良に関する。
【０００２】
【従来の技術】
図４（ａ）はリサーフ型の終端構造を有する従来のパンチスルー型ＩＧＢＴチップの終端領域及びその近傍を示す概略断面図である。図４（ａ）に示すように、このＩＧＢＴチップは、動作領域Ｒ１１と、動作領域Ｒ１１の周囲の終端領域Ｒ１３と、動作領域Ｒ１１と終端領域Ｒ１３との間に介在する分離領域Ｒ１２とを有する。これ等の領域Ｒ１１〜Ｒ１３全体に亘ってＮ- 型の第１ベース層６２、Ｎ+ 型のバッファ層６８、及びＰ+ 型のコレクタ層７０が配設される。動作領域Ｒ１１内で、第１ベース層６２の表面内にＰ+ 型の第２ベース層６４が形成され、第２ベース層６４の表面内にＮ+ 型のエミッタ層６６が形成される。
【０００３】
第１ベース層６２とエミッタ層６６とにより挟まれた第２ベース層６４の部分上には、同部分にゲート絶縁膜７２を介して対向するようにゲート電極７４が配設される。第２ベース層６４及びエミッタ層６６にコンタクトするようにエミッタ電極７６が配設される。コレクタ層７０にコンタクトするようにコレクタ電極７８が配設される。
【０００４】
動作領域Ｒ１１から分離領域Ｒ１２を介して終端領域Ｒ１３に至るように、第１ベース層６２の表側の表面内にはＰ+ 型の第１拡散層８２が形成される。終端領域Ｒ１３において、第１ベース層６２の表側の表面内には、表面電界を緩和するためのＰ--型の第２拡散層８４が形成される。動作領域Ｒ１１で第１拡散層８２とコンタクトするように第１コンタクト電極９０が配設される。第１コンタクト電極９０はエミッタ電極７６に電気的に接続される。
【０００５】
【発明が解決しようとする課題】
図４（ｂ）は図４（ａ）図示のＩＧＢＴチップの問題点を示す断面図である。図４（ａ）図示の構造においては、終端領域Ｒ１３に寄生トランジスタが存在する。この寄生トランジスタは、ターンオフ時或いは短絡動作時に、第１拡散層８２の外端部の高電界に誘発されて動作する。即ち、ターンオフ時或いは短絡動作時に、終端領域Ｒ１３内で、コレクタ電極７８からコレクタ層７０、バッファ層６８、及び第１ベース層６２を通して寄生電流Ａｐが流れる。第１ベース層６２から第１拡散層８２へ流れ込んだ寄生電流は、図４（ｂ）中に符号Ａｐで示すように、第１拡散層８２を横方向に流れ、第１コンタクト電極９０からエミッタ電極７６へ排出される。
【０００６】
この寄生電流の量が大きい場合、分離領域Ｒ１２において第１拡散層８２等が熱劣化するという問題が発生する。また、場合によっては、図４（ｂ）中に符号Ｌａで示すように、寄生電流が近傍エミッタの第２ベース層６４に流れ込み、ラッチアップを引起こす。この寄生トランジスタは、装置が高耐圧になるほど、リサーフ構造の長さ（幅）が設計上大きくなるため、より大きな影響をもたらすようになる。
【０００７】
寄生電流が第１拡散層８２に流れるのを防止するための手法として、第１拡散層のキャリア不純物濃度を低くする或いは第１拡散層の長さ（幅）を大きくして高抵抗化することが考えられる。しかし、第１拡散層のキャリア不純物濃度を低くすると、必要な耐圧が得られなくなる。また、第１拡散層の長さ（幅）を大きくすると、素子スペースの利用効率が低下する。
【０００８】
本発明はかかる従来技術の問題点に鑑みてなされたものであり、リサーフ型の終端構造を有する高耐圧半導体装置において、終端領域に流れる寄生電流の悪影響を防止することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１の視点は、
主半導体装置部が配設された動作領域と、前記動作領域の周囲の終端領域と、前記動作領域と前記終端領域との間に介在する分離領域とを有する高耐圧半導体装置であって、
前記動作領域、前記分離領域、及び前記終端領域に共通の半導体活性層である第１導電型の第１半導体層と、
前記動作領域から前記分離領域を介して前記終端領域に至るように前記第１半導体層の表面内に形成された第２導電型の第１拡散層と、
前記第１拡散層にオーバーラップすると共に前記終端領域内に延在するように前記第１半導体層の表面内に形成され、且つ前記第１拡散層よりもキャリア不純物濃度が低い、表面電界を緩和するための前記第２導電型の第２拡散層と、
前記動作領域で前記第１拡散層とコンタクトすると共に前記主半導体装置部の第１主電極に電気的に接続された第１コンタクト電極と、
前記終端領域で前記第１拡散層とコンタクトする第２コンタクト電極と、
前記第１及び第２コンタクト電極を互いに電気的に接続するように前記分離領域に配設された接続電極と、
を具備することを特徴とする。
【００１０】
本発明の第２の視点は、
動作領域と、前記動作領域の周囲の終端領域と、前記動作領域と前記終端領域との間に介在する分離領域とを有する高耐圧半導体装置であって、
前記動作領域、前記分離領域、及び前記終端領域に共通の半導体活性層である第１導電型の第１半導体層と、
前記動作領域で第１半導体層の一方の表面内に形成された第２導電型の第２半導体層と、
前記第２半導体層の表面内に形成された第１導電型の第３半導体層と、
前記動作領域で前記第１半導体層の他方の表面上または表面内に配設された第２導電型の第４半導体層と、
前記第１半導体層と前記第３半導体層とにより挟まれた前記第２半導体層の部分にゲート絶縁膜を介して対向するゲート電極と、
前記第２半導体層及び前記第３半導体層にコンタクトする第１主電極と、
前記第４半導体層にコンタクトする第２主電極と、
前記第２半導体層と同じ側で前記動作領域から前記分離領域を介して前記終端領域に至るように前記第１半導体層の表面内に形成された、前記第２半導体層と実質的に同じキャリア不純物濃度を有する第２導電型の第１拡散層と、
前記第１拡散層にオーバーラップすると共に前記終端領域内に延在するように前記第１半導体層の表面内に形成され、且つ前記第１拡散層よりもキャリア不純物濃度が低い、表面電界を緩和するための前記第２導電型の第２拡散層と、
前記動作領域で前記第１拡散層とコンタクトすると共に前記第１主電極に電気的に接続された第１コンタクト電極と、
前記終端領域で前記第１拡散層とコンタクトする第２コンタクト電極と、
前記第１及び第２コンタクト電極を互いに電気的に接続するように前記分離領域に配設された接続電極と、
を具備することを特徴とする。
【００１１】
第１及び第２の視点において、前記終端領域は、前記動作領域の輪郭に沿って延びる複数の直線的な辺部分と前記辺部分を接続する複数のコーナ部分とを具備し、前記接続電極は、前記コーナ部分に配設される一方、前記辺部分に配設されないようにすることができる。なお、第２の視点において、典型的には、前記第１、第２、第３、及び第４半導体層は、夫々第１ベース層、第２ベース層、エミッタ層、及びコレクタ層である。
【００１２】
更に、本発明の実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１３】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１４】
図１（ａ）は本発明の実施の形態に係る高耐圧半導体装置であるパンチスルー型ＩＧＢＴチップの動作領域を示す概略断面図である。図１（ｂ）は図１（ａ）図示のＩＧＢＴチップの終端領域及びその近傍を示す概略断面図である。図１（ｃ）は図１（ａ）、（ｂ）図示のＩＧＢＴチップの平面レイアウトを示す概略図である。
【００１５】
図１（ａ）〜（ｃ）に示すように、このＩＧＢＴチップは、動作領域Ｒ１と、動作領域Ｒ１の周囲の終端領域Ｒ３と、動作領域Ｒ１と終端領域Ｒ３との間に介在する分離領域Ｒ２とを有する。分離領域Ｒ２は、設計された素子電流以外の電流が終端領域Ｒ３から動作領域Ｒ１へ流れ込まないようにするため、動作領域Ｒ１と終端領域Ｒ３との間に配設される。換言すると、分離領域Ｒ２は、終端領域Ｒ３から動作領域Ｒ１への悪影響を防止するため、終端領域Ｒ３の一部として動作領域Ｒ１に隣接する側に配設された領域であるということもできる。これ等の領域Ｒ１〜Ｒ３全体に亘って、共通の半導体活性層としてキャリア不純物の濃度が５×１０12〜５×１０13ｃｍ-3と低いＮ- 型の第１ベース層（第１半導体層の低濃度層）１２が配設される。
【００１６】
動作領域Ｒ１において、第１ベース層１２の表側の表面内には、キャリア不純物の濃度が１×１０17〜１×１０18ｃｍ-3と高いＰ+ 型の第２ベース層（第２半導体層）１４が形成される。第２ベース層１４の表面内には、キャリア不純物の濃度が１×１０18〜１×１０20ｃｍ-3と高いＮ+ 型のエミッタ層（第３半導体層）１６が形成される。第１ベース層１２の裏側の表面上または表面内には、第１ベース層１２よりもキャリア不純物の濃度が１×１０15〜１×１０18ｃｍ-3と高いＮ+ 型のバッファ層（第１半導体層の高濃度層）１８が配設される。更に、バッファ層１８の表面上または表面内には、キャリア不純物の濃度が１×１０17〜１×１０19ｃｍ-3と高いＰ+ 型のコレクタ層（第４半導体層）２０が配設される。
【００１７】
第１ベース層１２とエミッタ層１６とにより挟まれた第２ベース層１４の部分上には、同部分にゲート絶縁膜２２を介して対向するようにゲート電極２４が配設される。ゲート電極２４は、例えばポリシリコンから形成される。第２ベース層１４及びエミッタ層１６にコンタクトするようにエミッタ電極（第１主電極）２６が配設される。エミッタ電極２６は、ゲート電極２４を被覆するように配置され、層間絶縁膜２７によってゲート電極２４から絶縁される。コレクタ層２０にコンタクトするようにコレクタ電極（第２主電極）２８が配設される。エミッタ電極２６及びコレクタ電極２８は、例えばＡｌ等の金属から形成される。
【００１８】
このような構造により、主半導体装置部であるＩＧＢＴのユニットセルが構成される。ＩＧＢＴのユニットセルは、繰返しパターンにより動作領域Ｒ１内に多数形成される。なお、バッファ層１８、コレクタ層２０、コレクタ電極２８は、全ユニットセルに共通するように、ＩＧＢＴチップの裏側全体に形成され、更に、終端領域Ｒ３の裏側にも延在する。
【００１９】
各ユニットセルのゲート電極２４は互いに電気的に接続され、更に任意の間隔で配設された共通のゲート配線部３０を介して引き出し配線層４６に電気的に接続される。全引き出し配線層４６にはＩＧＢＴチップの中心に配置されたゲートパッド４８から共通のゲート電圧が印加される。ゲート配線部３０は、ゲート絶縁膜２２、ゲート電極２４、及び層間絶縁膜２７と夫々同一の工程で同じ材料から形成された絶縁膜、配線層、及び絶縁膜の３層構造を有する。引き出し配線層４６は、エミッタ電極２６等と同一の工程で、Ａｌ等の同じ金属から形成される。
【００２０】
動作領域Ｒ１から分離領域Ｒ２を介して終端領域Ｒ３に至るように、第１ベース層１２の表側の表面内には、キャリア不純物の濃度が１×１０17〜１×１０18ｃｍ-3と高いＰ+ 型の第１拡散層３２が形成される。第１拡散層３２は、後述する第２拡散層３４からの空乏層の延びをとめることを目的として配設される。製造工程を簡易にするため、第１拡散層３２は第２ベース層１４と同一の工程で、同条件で不純物を第１ベース層１２に導入することにより形成される。従って、第１拡散層３２と第２ベース層１４とは、実質的に同一のキャリア不純物濃度を有する。但し、第１拡散層３２及び第２ベース層１４のキャリア不純物濃度は、異なるものであってもよい。
【００２１】
終端領域Ｒ３において、第１ベース層１２の表側の表面内には、第１拡散層３２に比べてキャリア不純物の濃度が１×１０14〜１×１０16ｃｍ-3とかなり低いＰ--型の第２拡散層３４が形成される。第２拡散層３４は第１拡散層３２にオーバーラップすると共に、終端領域Ｒ３の外端部に向かって終端領域Ｒ３内に延在する。第２拡散層３４は終端領域Ｒ３の表面電界を緩和するためのリサーフ層として機能する。
【００２２】
終端領域Ｒ３の表側外端部において、第１ベース層１２の表面内には、リサーフ層３４から間隔をおいてＮ+ 型の端部拡散層３６が形成される。リサーフ層３４の表面から端部拡散層３６の表面に亘って、ＳＩＰＯＳ（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎ  Ｓｉｌｉｃｏｎ）等からなる、抵抗率が１×１０7 〜１×１０11Ω・ｃｍの高抵抗導電性の膜３８が配設される。高抵抗導電性の膜３８は絶縁膜３９により被覆される。絶縁膜３９を介して高抵抗導電性の膜３８を挟むように、フィールドプレート電極（第２コンタクト電極）４２とストッパ電極４４とが配設される。ストッパ電極４４は端部拡散層３６にコンタクトするように配設される。フィールドプレート電極４２は終端領域Ｒ３の内端部で第１拡散層３２にコンタクトするように配設される。
【００２３】
動作領域Ｒ１で第１拡散層３２とコンタクトするように第１コンタクト電極４０が配設される。第１コンタクト電極４０は、動作領域Ｒ１の端部に位置するユニットセルのエミッタ電極２６と連続する部分として形成される。即ち、第１コンタクト電極４０は、層間絶縁膜２７を介してゲート電極２４を被覆するよう電極部分を介して、エミッタ電極２６に電気的に接続される。
【００２４】
更に、分離領域Ｒ２には、第１コンタクト電極４０とフィールドプレート電極（第２コンタクト電極）４２とを電気的に接続するように、接続電極４１が配設される。接続電極４１は、第１拡散層３２上に直接形成され、第１拡散層３２とコンタクトする。なお、電極４０、４１、４２、４４は、エミッタ電極２６と同一の工程で、Ａｌ等の同じ金属から形成される。
【００２５】
図１（ａ）〜（ｃ）図示の高耐圧半導体装置においては、ターンオフ時或いは短絡動作時に、終端領域Ｒ３内で、第１拡散層３２の外端部の高電界に誘発され、コレクタ電極２８からコレクタ層２０、バッファ層１８、及び第１ベース層１２を通して寄生電流が流れる。第１ベース層１２から第１拡散層３２へ流れ込んだ寄生電流は、図１（ｂ）中に符号Ａｐで示すように、第２コンタクト電極４２から接続電極４１及び第１コンタクト電極４０を通してエミッタ電極２６へ排出される。
【００２６】
即ち、この高耐圧半導体装置においては、ターンオフ時或いは短絡動作時に、寄生電流が第１拡散層３２の分離領域Ｒ２内の部分を通してエミッタ電極２６へ流れることが実質的になくなる。このため、従来問題となっていた、ターンオフ時或いは短絡動作時の分離領域Ｒ２の熱劣化や、近傍エミッタのラッチアップ等の問題を解消することができる。
【００２７】
図２（ａ）は本発明の別の実施の形態に係る高耐圧半導体装置であるパンチスルー型ＩＧＢＴチップのコーナ部分の終端領域及びその近傍を示す概略断面図である。図２（ｂ）は図２（ａ）図示のＩＧＢＴチップの辺部分の終端領域及びその近傍を示す概略断面図である。図２（ｃ）は図２（ａ）、（ｂ）図示のＩＧＢＴチップの平面レイアウトを示す概略図である。
【００２８】
図２（ｃ）に示すように、このＩＧＢＴチップは概ね４角形の平面形状を有する。従って、動作領域Ｒ１を包囲する終端領域Ｒ３は、動作領域Ｒ１の輪郭に沿って延びる４つの直線的な辺部分と辺部分を接続する４つのコーナ部分とを有する。一般的に、コーナ部分では電界が集中することにより寄生電流も集中するが、辺部分では電界の集中が低いために寄生電流量は大きくならない。かかる観点に鑑み、本実施の形態においては、コーナ部分にのみ、寄生電流が第１拡散層３２をバイパスするための通路が形成される。
【００２９】
具体的には、第１及び第２コンタクト電極４０、４２は、コーナ部分では図２（ａ）に示すように接続電極４１によって互いに電気的に接続されるが、辺部分では図２（ｂ）に示すように互いに分離される。代わりに、辺部分では、第１及び第２コンタクト電極４０、４２間に、ゲート配線部３０ａが配設されると共に、その上に引き出し配線層４６ａが第１及び第２コンタクト電極４０、４２と絶縁された状態で配設される。
【００３０】
ゲート配線部３０ａは、ゲート絶縁膜２２、ゲート電極２４、及び層間絶縁膜２７と夫々同一の工程で同じ材料から形成された絶縁膜２２ａ、配線層２４ａ、及び絶縁膜２７ａの３層構造を有する。引き出し配線層４６ａは、エミッタ電極２６等と同一の工程で、Ａｌ等の同じ金属から形成される。引き出し配線層４６ａは配線層２４ａを介してゲート電極２４に電気的に接続される。
【００３１】
接続電極４１は辺部分において途切れる一方、第２コンタクト電極４２は周辺領域Ｒ３の全周に亘って途切れることなく形成される。即ち、第２コンタクト電極４２は周辺領域Ｒ３の全周に亘るリング形状を有し、各コーナ部において接続電極４１を介して第１コンタクト電極４０に接続される。従って、ターンオフ時或いは短絡動作時に、寄生電流は、周辺領域Ｒ３の全周に亘って第１拡散層３２から第２コンタクト電極４２に吸い込まれ、コーナ部分の接続電極４１を通してエミッタ電極２６へ排出される。
【００３２】
従って、図２（ａ）〜（ｃ）図示の高耐圧半導体装置によれば、図１（ａ）〜（ｃ）図示の装置と同様、従来問題となっていた、ターンオフ時或いは短絡動作時の分離領域Ｒ２の熱劣化や、近傍エミッタのラッチアップ等の問題を解消することができる。また、辺部分においては、動作領域Ｒ１の外側にもゲート電極２４のためのゲート配線部３０ａ及び引き出し配線層４６ａが配設されるため、ゲート制御電圧のチップ面内均一性を維持することができる。
【００３３】
図３（ａ）は本発明の更に別の実施の形態に係る高耐圧半導体装置であるパンチスルー型ＩＧＢＴチップの終端領域及びその近傍を示す概略断面図である。図３（ｂ）は図３（ａ）図示のＩＧＢＴチップの平面レイアウトを示す概略図である。本実施の形態において、接続電極４１はダミー配線部５２の上に配置される。従って、接続電極４１は第１拡散層３２にコンタクトせず、第１及び第２コンタクト電極４０、４２間にブリッジを形成する。
【００３４】
ダミー配線部５２は、ゲート絶縁膜２２、ゲート電極２４、及び層間絶縁膜２７と夫々同一の工程で同じ材料から形成された絶縁膜、配線層、及び絶縁膜の３層構造を有する。ダミー配線部５２は、従来の構造において、分離領域Ｒ２に配設するゲート配線部をそのまま残すことにより配設することができる。接続電極４１は第２コンタクト電極４２を、第１コンタクト電極４０を介してエミッタ電極２６へ接続するためのものであり、第１拡散層３２にコンタクトする必要はない。従って、図３（ａ）図示のような構成を採用することにより、従来の構造のパターンを大幅に変更することなく、本発明の所期の目的を達成することができる。
【００３５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００３６】
【発明の効果】
本発明によれば、リサーフ型の終端構造を有する高耐圧半導体装置において、終端領域に流れる寄生電流の悪影響を防止することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の実施の形態に係る高耐圧半導体装置であるパンチスルー型ＩＧＢＴチップの動作領域を示す概略断面図、
（ｂ）は図１（ａ）図示のＩＧＢＴチップの終端領域及びその近傍を示す概略断面図、
（ｃ）は図１（ａ）、（ｂ）図示のＩＧＢＴチップの平面レイアウトを示す概略図である。
【図２】（ａ）は本発明の別の実施の形態に係る高耐圧半導体装置であるパンチスルー型ＩＧＢＴチップのコーナ部分の終端領域及びその近傍を示す概略断面図、
（ｂ）は図２（ａ）図示のＩＧＢＴチップの辺部分の終端領域及びその近傍を示す概略断面図、
（ｃ）は図２（ａ）、（ｂ）図示のＩＧＢＴチップの平面レイアウトを示す概略図。
【図３】（ａ）は本発明の更に別の実施の形態に係る高耐圧半導体装置であるパンチスルー型ＩＧＢＴチップの終端領域及びその近傍を示す概略断面図、
（ｂ）は図３（ａ）図示のＩＧＢＴチップの平面レイアウトを示す概略図。
【図４】（ａ）はリサーフ型の終端構造を有する従来のパンチスルー型ＩＧＢＴチップの終端領域及びその近傍を示す概略断面図、
（ｂ）は図４（ａ）図示のＩＧＢＴチップの問題点を示す断面図。
【符号の説明】
Ｒ１…動作領域
Ｒ２…分離領域
Ｒ３…終端領域
１２…Ｎ- 型の第１ベース層
１４…Ｐ+ 型の第２ベース層
１６…Ｎ+ 型のエミッタ層
１８…Ｎ+ 型のバッファ層
２０…Ｐ+ 型のコレクタ層
２４…ゲート電極
２６…エミッタ電極
２８…コレクタ電極
３０…ゲート配線部
３２…Ｐ+ 型の第１拡散層
３４…Ｐ--型の第２拡散層
３８…高抵抗導電性の膜
４０…第１コンタクト電極
４１…接続電極
４２…第２コンタクト電極
４６…引き出し配線層
４８…ゲートパッド
５２…ダミー配線部
【図１】
0004230681.tif 000002
【図２】
0004230681.tif 000003
【図３】
0004230681.tif 000004
【図４】
0004230681.tif 000005