(57)【特許請求の範囲】
【請求項１】
基板に形成され、電荷を蓄積する複数個の第１電極と、
前記基板に前記第１電極と並べられて形成され、一定電位に固定される少なくとも１つの第２電極と、
前記第１電極の下部に形成され、前記第１電極のそれぞれに蓄積された電荷を読み出す複数個の半導体素子と、
前記第２電極の下部に形成され、前記第２電極を前記一定電位に固定する配線と、
前記第１電極および前記第２電極上を被覆して形成されている保護膜と
を有し、
前記第１電極が、前記基板にマトリクス状に並べられて形成され、
前記マトリクス状に並べられた第１電極のうちの少なくとも１つが、前記一定電位に固定する配線に接続されて、前記第２電極として機能する
指紋認識用半導体装置。
【請求項２】
前記第２電極が接地電位あるいは電源電位に固定されている
請求項１記載の指紋認識用半導体装置。
【請求項３】
前記保護膜に、前記第２電極を露出させる開口部が形成されている
請求項１記載の指紋認識用半導体装置。
【請求項４】
前記開口部に、前記第２電極に接続する突起電極が形成されている
請求項３記載の指紋認識用半導体装置。
【請求項５】
前記第２電極が前記保護膜を貫通するように突出して形成されている
請求項１記載の指紋認識用半導体装置。
【請求項６】
前記電荷を読み出す複数個の半導体素子として、
前記第１電極が、ワード線にゲート制御されたトランジスタの一方のソース・ドレイン領域に接続しており、
前記トランジスタの他方のソース・ドレイン領域がビット線に接続している
請求項１記載の指紋認識用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、静電容量式指紋センサとして用いられる指紋認識用半導体装置に関し、特に、指紋の押圧時の静電気の放電による装置の破壊が防止され、装置の信頼性が向上された指紋認識用半導体装置に関する。
【０００２】
【従来の技術】
従来、入退室管理などの用途に利用されることが多かった指紋照合システムは、近年、コンピュータネットワーク上のセキュリティシステムや、携帯端末などにおける本人認証ツールとして注目されてきている。
指紋照合システムを用いる指紋検出方法には、光学式検出法や、特開平４−２３１８０３号公報に開示されているような静電容量式検出法がある。
静電容量式検出法は、指紋センサの電極と指との間の静電容量値（以下、単に容量値ともいう）を検知する方法であり、携帯端末などに搭載するには装置を小型化しやすい静電容量式が有利であるため、静電容量式指紋センサの開発が積極的に進められている。
【０００３】
図３は、上記の静電容量式指紋センサを構成する指紋認識用半導体装置の断面図である。
センサを構成するトランジスタなどの半導体素子が形成された基板にＴｉなどからなるバリアメタルが形成されており、その上層に、例えばアルミニウムなどからなり、マトリクス状に配置されて、上記の半導体素子に接続するように電極２が形成されており、さらにパッド電極２ａが電極２と同一工程で形成されている。
電極２およびパッド電極２ａ上を被覆して、パッシベーション膜などの保護膜３が形成されており、パッド電極２ａ部分には開口部が形成されている。
以上のように、電極２がマトリクス状に並べられている領域を指紋認識面とする指紋認識用半導体チップ１が構成されている。
【０００４】
上記の指紋認識用半導体チップ１が、リード５を有するリードフレームの不図示のダイパッド上に固定されており、パッド電極２ａとリード５とがワイヤボンディング４により接続されている。
上記の指紋認識用半導体チップ１の指紋認識面を露出させながら、指紋認識用半導体チップ１とリード５と接続するワイヤボンディング４部分が例えば熱硬化樹脂などからなるモールド樹脂６により封止されている。
【０００５】
上記の指紋認識用半導体装置の動作について説明する。
図４（ａ）は指紋認識用半導体装置のマトリクス状に並べて形成された電極２部分の拡大図である。
センサを構成するトランジスタなどの半導体素子が形成された基板１０に、Ｔｉなどからなるバリアメタル２０が形成されており、その上層に、例えばアルミニウムなどからなり、マトリクス状に配置されて、上記の半導体素子に接続するように電極２１が形成されている。電極２１上を被覆して、パッシベーション膜などの保護膜３０が形成されている。
【０００６】
図４（ａ）のように、指紋認識用半導体装置の指紋認識面上に指７が触れると、電極２１−保護膜３０−指７の間でキャパシタが形成される。保護膜３０は、キャパシタ絶縁膜の一部として機能する。
上記において、各電極２１と指７との距離ｄ（例えばｄ1 ，ｄ2 ）は、指紋の凹凸７０に応じて変動する。従って、指紋センサを構成するマトリクス状に並べて形成された各キャパシタの容量に差が生じるため、各電極２１に蓄積された電荷を基板１０に形成されたトランジスタなどの半導体素子により読み出し、検出することで、指紋の認識を行うことが可能となっている。
ここで、各電極２１は指紋認識用半導体装置の指紋認識面の単位セルを構成することになる。
【０００７】
上記の各電極が構成するキャパシタは、指が指紋認識面に接触していない状態では、指紋認識用半導体装置の指紋認識面の全単位セルにおいてｄ＝∞となり、従って全単位セルで静電容量値Ｃs ＝０となる。
一方、指が指紋認識面に接触している状態では、図４（ｂ）に示すように、ｎ番目の単位セルにおいて、電極２１−保護膜３０−指７の間で静電容量値Ｃsnのキャパシタが形成される。上記の静電容量値Ｃsnは、
Ｃsn＝ε・ε0 ・Ｓ／ｄn 
と表される。ここで、Ｓは各電極のキャパシタに寄与する面積、ｄn はｎ番目の単位セルの電極と指との距離（例えばｄ1 ，ｄ2 ）、ｎは各単位セルの番号（ｎ＝１，２，・・・）である。
【０００８】
上記の各単位セルにおける静電容量値Ｃsnを読み出す構成として、各単位セルの電極２１−保護膜３０−指７の間で形成されるキャパシタは、例えばワード線ＷＬ（ＷＬ1 ，ＷＬ2 ，・・・）によりゲート制御されるトランジスタの一方のソース・ドレイン拡散層に接続しており、他方のソース・ドレイン拡散層はビット線ＢＬ（ＢＬ1 ，ＢＬ2 ，・・・）に接続し、さらにビット線ＢＬに静電容量値ＣB のキャパシタが接続している構成とする。
上記構成において、ビット線ＢＬにＶCCが印加された状態（ＶCCプレチャージ）で指が接触することにより、
ΔＶn ＝［ＣSn／（ＣB ＋ＣSn）］・ＶCC
で表されるビット線ＢＬの電位変化が生じる。この電位変化ΔＶn を各セルにおいて検出することで、各単位セル毎の静電容量値Ｃsnを算出し、画像処理などを行って指紋の認識を行う。
【０００９】
【発明が解決しようとする課題】
しかしながら、人間の体は一般的に帯電することがあるので、上記の従来の指紋認識用半導体装置においては、指紋認識用半導体装置の指紋認識面に帯電した人が指を近づけたときに静電気が指紋認識面に放電されてしまい、指紋認識用半導体装置が破損してしまうことがあるという問題があった。
【００１０】
本発明は上記の問題に鑑みてなされたものであり、したがって本発明の目的は、指からの静電気の放電による破損を防止することができる指紋認識用半導体装置を提供することである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の指紋認識用半導体装置は、基板に形成され、電荷を蓄積する複数個の第１電極と、前記基板に前記第１電極と並べられて形成され、一定電位に固定される少なくとも１つの第２電極と、前記第１電極の下部に形成され、前記第１電極のそれぞれに蓄積された電荷を読み出す複数個の半導体素子と、前記第２電極の下部に形成され、前記第２電極を前記一定電位に固定する配線と、前記第１電極および前記第２電極上を被覆して形成されている保護膜とを有する。
【００１２】
上記の本発明の指紋認識用半導体装置は、好適には、前記第２電極が接地電位あるいは電源電位に固定されている。
【００１３】
上記の本発明の指紋認識用半導体装置は、好適には、前記保護膜に、前記第２電極を露出させる開口部が形成されている。
さらに好適には、前記開口部に、前記第２電極に接続する突起電極が形成されている。
あるいは好適には、前記第２電極が前記保護膜を貫通するように突出して形成されている
【００１４】
上記の本発明の指紋認識用半導体装置は、好適には、前記第１電極が、前記基板にマトリクス状に並べられて形成されている。
さらに好適には、前記マトリクス状に並べられた第１電極のうちの少なくとも１つが、前記一定電位に固定する配線に接続されて、前記第２電極として機能する。
【００１５】
上記の本発明の指紋認識用半導体装置は、好適には、前記電荷を読み出す複数個の半導体素子として、前記第１電極が、ワード線にゲート制御されたトランジスタの一方のソース・ドレイン領域に接続しており、前記トランジスタの他方のソース・ドレイン領域がビット線に接続している。
【００１６】
上記の本発明の指紋認識用半導体装置は、基板に形成され、マトリクス状などに並べられた電荷を蓄積する複数個の第１電極と、基板に第１電極と並べられて形成され、接地電位あるいは電源電位などの一定電位に固定される少なくとも１つの第２電極が基板に形成されている。
上記の第１電極がワード線にゲート制御されたトランジスタの一方のソース・ドレイン領域に接続しており、トランジスタの他方のソース・ドレイン領域がビット線に接続している構成とするなど、上記の第１電極の下部に、第１電極のそれぞれに蓄積された電荷を読み出す複数個の半導体素子が形成されており、第２電極の下部に、第２電極を一定電位に固定する配線が形成されている。
第１電極および前記第２電極上に保護膜が形成されており、例えば第２電極を露出させる開口部が開口し、さらに開口部に突起電極が形成されている。
上記第２電極は、例えばマトリクス状に並べられて形成された第１電極の少なくとも１つが一定電位に固定する配線に接続されて、第２電極として機能する構成とする。
【００１７】
上記の本発明の指紋認識用半導体装置によれば、マトリクス状などに並べられた電荷を蓄積する複数個の第１電極により、指との間の静電容量値を検知して指紋を認識することができる。
さらに、第１電極と並べられて形成され、接地電位あるいは電源電位などの一定電位に固定される少なくとも１つの第２電極により、指からの静電気を除電して、指紋認識用半導体装置の破損を防止することができる。
【００１８】
上記において、第１電極および前記第２電極上に形成されている保護膜に、第２電極を露出させる開口部が開口し、さらに開口部に突起電極が形成されている構成とすることで、指からの静電気をより除電しやすくすることができる。
さらに、マトリクス状に並べられて形成された第１電極の少なくとも１つが一定電位に固定する配線に接続されて、第２電極として機能する構成とすることで、容易に第２電極を形成することができる。
【００１９】
【発明の実施の形態】
以下に、本発明の指紋認識用半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００２０】
第１実施形態
図１は、本実施形態に係る静電容量式指紋センサを構成する指紋認識用半導体装置の断面図である。
センサを構成するトランジスタなどの半導体素子が形成された基板にＴｉあるいはＴｉ／ＴｉＮ／Ｔｉなどの積層膜などからなるバリアメタルが形成されており、その上層に、例えばアルミニウムあるいはアルミニウムシリサイドなどのアルミニウム合金などからなり、マトリクス状に配置されて、上記の半導体素子に接続するように第１電極２が形成されており、さらにパッド電極２ａが第１電極２と同一工程で形成されている。
第１電極２およびパッド電極２ａ上を被覆して、パッシベーション膜などの保護膜３が形成されており、パッド電極２ａ部分には開口部が形成されている。
以上のように、第１電極２がマトリクス状に並べられている領域を指紋認識面とする指紋認識用半導体チップ１が構成されている。
【００２１】
上記の指紋認識用半導体チップ１が、リード５を有するリードフレーム１の不図示のダイパッド上に固定されており、パッド電極２ａとリード５とがワイヤボンディング４により接続されている。
【００２２】
上記の本実施形態の指紋認識用半導体装置においては、マトリクス状に並べられている第１電極２の少なくとも１つが、例えば接地電位あるいは電源電位などの一定電位に固定されており、指からの静電気を除電することができる第２電極２ｂとして機能する。
図面上、第２電極２ｂは、接地電位（ＧＮＤ）のリード５ａにワイヤボンディング４ａにより接続しているパッド電極２ｃに、下層配線２ｄにより接続されて、接地電位に固定されている。リード５ａを例えば電源電位に固定することで、第２電極２ｂを電源電位に固定することも可能である。
さらに、第２電極２ｂ上の保護膜３に第２電極２ｂ表面を露出する開口部３ａが開口されており、指からの静電気の除電効果を高めることができる。
【００２３】
上記の指紋認識用半導体チップ１の指紋認識面を露出させながら、指紋認識用半導体チップ１とリード５と接続するワイヤボンディング４部分が例えば熱硬化樹脂などからなるモールド樹脂６により封止されている。
【００２４】
上記の指紋認識用半導体装置の動作について説明する。
図４（ａ）は指紋認識用半導体装置のマトリクス状に並べて形成された第１電極２部分の拡大図である。
センサを構成するトランジスタなどの半導体素子が形成された基板１０に、Ｔｉなどからなるバリアメタル２０が形成されており、その上層に、例えばアルミニウムなどからなり、マトリクス状に配置されて、上記の半導体素子に接続するように第１電極２１が形成されている。第１電極２１上を被覆して、シリコン窒化膜などのパッシベーション膜、あるいは、酸化シリコン膜と窒化シリコン系パッシベーション膜など積層絶縁膜などからなる保護膜３０が形成されている。
【００２５】
図４（ａ）のように、指紋認識用半導体装置の指紋認識面上に指７が触れると、第１電極２１−保護膜３０−指７の間でキャパシタが形成される。保護膜３０は、キャパシタ絶縁膜の一部として機能する。
上記において、各第１電極２１と指７との距離ｄ（例えばｄ1 ，ｄ2 ）は、指紋の凹凸７０に応じて変動する。従って、指紋センサを構成するマトリクス状に並べて形成された各キャパシタの容量に差が生じるため、各第１電極２１に蓄積された電荷を基板１０に形成されたトランジスタなどの半導体素子により読み出し、検出することで、指紋の認識を行うことが可能となっている。
ここで、各第１電極２１は指紋認識用半導体装置の指紋認識面の単位セルを構成することになる。
【００２６】
上記の各第１電極が構成するキャパシタは、指が指紋認識面に接触していない状態では、指紋認識用半導体装置の指紋認識面の全単位セルにおいてｄ＝∞となり、従って全単位セルで静電容量値Ｃs ＝０となる。
一方、指が指紋認識面に接触している状態では、図４（ｂ）に示すように、ｎ番目の単位セルにおいて、第１電極２１−保護膜３０−指７の間で静電容量値Ｃsnのキャパシタが形成される。上記の静電容量値Ｃsnは、
Ｃsn＝ε・ε0 ・Ｓ／ｄn 
と表される。ここで、Ｓは各第１電極のキャパシタに寄与する面積、ｄn はｎ番目の単位セルの第１電極と指との距離（例えばｄ1 ，ｄ2 ）、ｎは各単位セルの番号（ｎ＝１，２，・・・）である。
【００２７】
上記の各単位セルにおける静電容量値Ｃsnを読み出す構成として、各単位セルの第１電極２１−保護膜３０−指７の間で形成されるキャパシタは、例えばワード線ＷＬ（ＷＬ1 ，ＷＬ2 ，・・・）によりゲート制御されるトランジスタの一方のソース・ドレイン拡散層に接続しており、他方のソース・ドレイン拡散層はビット線ＢＬ（ＢＬ1 ，ＢＬ2 ，・・・）に接続し、さらにビット線ＢＬに静電容量値ＣB のキャパシタが接続している構成とする。
上記構成において、ビット線ＢＬにＶCCが印加された状態（ＶCCプレチャージ）で指が接触することにより、
ΔＶn ＝［ＣSn／（ＣB ＋ＣSn）］・ＶCC
で表されるビット線ＢＬの電位変化が生じる。この電位変化ΔＶn を各セルにおいて検出することで、各単位セル毎の静電容量値Ｃsnを算出し、画像処理などを行って指紋の認識を行う。
【００２８】
本実施形態に指紋認識用半導体装置によれば、マトリクス状に並べられて形成された第１電極の少なくとも１つを一定電位に固定する配線に接続して第２電極とする構成であり、指からの静電気を除電して、指紋認識用半導体装置の破損を防止することができ、さらに保護膜に第２電極を露出させる開口部が開口しているので指からの静電気をより除電しやすくすることができる。
【００２９】
本実施形態の指紋認識用半導体装置は、例えば以下のようにして製造することができる。
まず、半導体基板に読み出し回路となるトランジスタなどの半導体素子を形成し、この半導体素子に接続するように、例えばスパッタリング法によりＴｉ層あるいはＴｉ／ＴｉＮ／Ｔｉなどの積層膜を成膜し、さらにスパッタリング法によりアルミニウムあるいはアルミニウムシリサイドなどのアルミニウム合金を堆積させる。
【００３０】
次に、フォトリソグラフィー工程により、第１電極およびパッド電極のパターンのレジスト膜をパターン形成し、ＲＩＥ（反応性イオンエッチング）などのエッチングを施して、Ｔｉ層などのバリアメタル層とアルミニウムなどからなる第１電極およびパッド電極をマトリクス状に並ぶようにパターニング形成する。
このとき、予め所定のパッド電極と所定の箇所の第１電極とを接続する下層配線を形成しておき、当該所定の箇所の第１電極を一定電位に固定される第２電極とする。
【００３１】
次に、例えばＣＶＤ（Chemical Vapor Deposition ）法などにより、窒化シリコンあるいは酸化シリコンと窒化シリコンの積層膜などの絶縁膜を堆積させ、保護膜を形成する。保護膜には、パッド電極および第２電極表面を露出させる開口部をパターン形成する。
この後、ダイシング処理などを施して、指紋認識用半導体チップを形成することができる。
【００３２】
次に、予め準備したリードフレームのダイパッド上に、例えば熱硬化性樹脂をディスペンサなどにより供給し、次にコレットなどにより上記指紋認識用半導体チップをダイパッド上にマウントし、加熱処理により樹脂を硬化させて、半導体チップを固着する。
【００３３】
次に、例えば金線などを用いたワイヤボインディングにより半導体チップのパッド部と銀メッキ処理などを施されたリードとを結線する。このとき、上記の第２電極に接続するパッド電極は、接地電位などの一定電位に固定されるリードに接続する。
次に、指紋認識用半導体チップの指紋認識面を露出させながら、例えば熱硬化性樹脂からなる封止樹脂により半導体チップおよびワイヤボンディングをモールド封止する。
【００３４】
次に、封止樹脂のバリ取り処理を行った後、外装処理としてリードを含めて組み立て用リードフレーム全体にはんだメッキ処理などを施し、さらに樹脂封止された状態のパッケージをリードフレームの枠から切り離し（トリミング工程）、リードを所望の形態に折り曲げて（フォーミング工程）、所望の指紋認識用半導体装置とする。
上記のようにして、本実施形態の指紋認識用半導体装置を容易に製造することができる。
【００３５】
第２実施形態
図２は、本実施形態に係る静電容量式指紋センサを構成する指紋認識用半導体装置の断面図である。
本実施形態に係る静電容量式指紋センサを構成する指紋認識用半導体装置は、実質的に第１実施形態と同様であるが、保護膜３に形成された第２電極２ｂ表面を露出させる開口部３ａ内に、第２電極２ｂに接続するように、例えば金バンプなどの突起電極２ｅが形成されていることが異なる。
【００３６】
上記の指紋認識用半導体装置の動作は第１実施形態と同様であり、図４に示すように、指紋認識用半導体装置の指紋認識面上に指７が触れると、第１電極２１−保護膜３０−指７の間でキャパシタが形成され、各キャパシタの第１電極２１に蓄積された電荷を基板１０に形成されたトランジスタなどの半導体素子により読み出し、検出することで、指紋の認識を行うことが可能となっている。
【００３７】
本実施形態に指紋認識用半導体装置によれば、マトリクス状に並べられて形成された第１電極の少なくとも１つを一定電位に固定する配線に接続して第２電極とする構成であり、指からの静電気を除電して、指紋認識用半導体装置の破損を防止することができ、さらに保護膜に第２電極を露出させる開口部が開口して、開口部内に第２電極に接続する突起電極が形成されているので、指からの静電気の放電が第２電極に対して起きやすくなり、静電気をより確実に除電することができる。
【００３８】
上記の本実施形態に指紋認識用半導体装置は、第２電極を露出する開口部内に、金パンプなどの突起電極を形成する工程を追加することにより、第１実施形態と同様にして製造することができる。
【００３９】
本発明の半導体装置およびその製造方法の実施形態は、上記の説明に限定されない。
例えば、各単位セルの第１電極に蓄積した電荷を読み出す回路としては、上記実施形態で説明した回路以外の構成の回路を用いることができる。
また第２電極としては、第１電極を転用しなくてもよく、第２電極として配置、設計された電極を用いることも可能である。
また、第２実施形態においては、第２電極上の開口部に突起電極が形成されている構成であるが、第２電極が保護膜を貫通するように突出して形成されている構成とすることも可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４０】
【発明の効果】
本発明の指紋認識用半導体装置によれば、マトリクス状などに並べられた電荷を蓄積する複数個の第１電極により、指との間の静電容量値を検知して指紋を認識することができ、さらに、第１電極と並べられて形成され、接地電位あるいは電源電位などの一定電位に固定される少なくとも１つの第２電極により、指からの静電気を除電して、指紋認識用半導体装置の破損を防止することができる。
【００４１】
上記の指紋認識用半導体装置において、第１電極および前記第２電極上に形成されている保護膜に、第２電極を露出させる開口部が開口し、さらに開口部に突起電極が形成されている構成とすることで、指からの静電気をより除電しやすくすることができる。
さらに、マトリクス状に並べられて形成された第１電極の少なくとも１つが一定電位に固定する配線に接続されて、第２電極として機能する構成とすることで、容易に第２電極を形成することができる。
【図面の簡単な説明】
【図１】図１は、第１実施形態に係る指紋認識用半導体装置の断面図である。
【図２】図２は、第２実施形態に係る指紋認識用半導体装置の断面図である。
【図３】図３は、従来例に係る指紋認識用半導体装置の断面図である。
【図４】図４は、第１実施形態、第２実施形態および従来例に係る指紋認識用半導体装置において指紋を認識する動作を説明するための（ａ）断面図および（ｂ）回路図である。
【符号の説明】
１…指紋認識用半導体チップ、２，２１…（第１）電極、２ａ，２ｃ…パッド電極、２ｂ…第２電極、２ｄ…下層配線、２ｅ…突起電極、３，３０…保護膜、３ａ…開口部、４，４ａ…ワイヤボンディング、５，５ａ…リード、６…封止樹脂、７…指、１０…基板、２０…バリアメタル、７０…凹凸。
【図１】
0004314685.tif 000002
【図２】
0004314685.tif 000003
【図３】
0004314685.tif 000004
【図４】
0004314685.tif 000005