(57)【特許請求の範囲】
【請求項１】
第１導電型ベース層と、
前記第１導電型ベース層の上に設けられた第２導電型ベース層と、
前記第２導電型ベース層を貫通して前記第１導電型ベース層に達するトレンチと、
前記第２導電型ベース層の上に選択的に形成された第１導電型ソース領域と、
前記第２導電型ベース層と前記トレンチとの間に設けられ前記第２導電型ベース層よりも高い不純物濃度を有する第２導電型チャネル層と、
前記トレンチの内壁面上に形成されたゲート絶縁膜と、
前記トレンチの内部にあって、前記ゲート絶縁膜を介して前記第２導電型チャネル層上に配設されたゲート電極と、
前記第１導電型ソース領域及び前記第２導電型ベース層と電気的に接続された第１の主電極と、
を備え、
前記第２導電型チャネル層は、前記第１導電型ソース領域と接続され、前記トレンチの深さ方向に沿って一様な不純物濃度分布を有することを特徴とする半導体素子。
【請求項２】
前記第２導電型チャネル層は、前記トレンチの深さ方向にみて前記第２導電型ベース層よりも深く形成されてなることを特徴とする請求項１記載の半導体素子。
【請求項３】
前記第２導電型チャネル層は、前記トレンチの深さ方向にみて前記第２導電型ベース層よりも浅く形成されてなることを特徴とする請求項１記載のトレンチゲート付き半導体素子。
【請求項４】
前記第１導電型ソース領域は、前記トレンチの深さ方向に沿って一様な不純物濃度分布を有することを特徴とする請求項１〜３のいずれか１つに記載の半導体素子。
【請求項５】
前記第１の主電極の一部は、前記トレンチ内において前記ゲート電極の上に形成した絶縁膜の上に埋め込まれ、前記トレンチの側壁において前記第１導電型ソース領域と電気的に接続されてなることを特徴とする請求項１〜４のいずれか１つに記載の半導体素子。
【請求項６】
前記トレンチ内において前記ゲート電極の上に設けられ第１導電型の不純物を含有する絶縁体層をさらに備え、
前記第１導電型ソース領域は、前記絶縁体層からの前記第１導電型の不純物の拡散によって前記トレンチの深さ方向に沿って一様な不純物濃度を有するように形成されてなることを特徴とする請求項１〜５のいずれか１つに記載の半導体素子。
【請求項７】
第１導電型ベース層と、前記第１導電型ベース層の上に設けられた第２導電型ベース層と、前記第２導電型ベース層を貫通して前記第１導電型ベース層に達するトレンチと、前記第２導電型ベース層の上に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース層と前記トレンチとの間に設けられ前記第２導電型ベース層よりも高い不純物濃度を有し前記第１導電型ソース領域と接続された第２導電型チャネル層と、前記トレンチの内壁面上に形成されたゲート絶縁膜と、前記トレンチの内部にあって、前記ゲート絶縁膜を介して前記第２導電型チャネル層上に配設されたゲート電極と、を有する半導体素子の製造方法であって、
前記第１導電型ベース層を形成する工程と、
前記第１導電型ベース層の上に前記第２導電型ベース層を形成する工程と、
前記第２導電型ベース層にトレンチを形成する工程と、
前記トレンチの側壁から第２導電型の不純物を導入することにより前記第２導電型チャネル層を形成する工程と、
を備え、
前記第２導電型チャネル層が前記トレンチの深さ方向に沿って一様な不純物濃度分布を有することを特徴とする半導体素子の製造方法。
【請求項８】
前記トレンチを形成する工程において、前記第２導電型チャネル層を形成すべき深さまでトレンチを形成し、
前記第２導電型チャネル層を形成する工程は、前記第２導電型の不純物を導入した後に、前記トレンチを前記第１導電型ベース層の中にさらに掘り進む工程を含むことを特徴とする請求項７記載の半導体素子の製造方法。
【請求項９】
前記トレンチを形成する工程は、前記第１導電型ソース領域を形成すべき深さまでトレンチを形成し、そのトレンチの側壁から第１導電型の不純物を導入することにより前記第１導電型ソース領域を形成する工程を含むことを特徴とする請求項７または８に記載の半導体素子の製造方法。
【請求項１０】
前記トレンチの中にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を前記第１導電型ベース層の表面よりも深く掘り下げる工程と、
前記トレンチの中において前記ゲート電極の上に第１導電型の不純物を含有する絶縁体層を埋め込む工程と、
前記絶縁体層から前記第１導電型の不純物を前記第２導電型ベース層に拡散させることにより前記第１導電型ソース領域を形成する工程と、
をさらに備えたことを特徴とする請求項７または８に記載の半導体素子の製造方法。
【請求項１１】
前記トレンチの中にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を前記第１導電型ベース層の表面よりも深く掘り下げる工程と、
前記トレンチの側壁から第１導電型の不純物を導入することにより前記第１導電型ソース領域を形成する工程と、
をさらに備えたことを特徴とする請求項７または８に記載の半導体素子の製造方法。
【請求項１２】
前記トレンチの中にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を前記第１導電型ベース層の表面よりも深く掘り下げる工程と、
前記ゲート電極の上に層間絶縁膜を形成する工程と、
前記トレンチの中で前記層間絶縁膜よりも表面側の前記ゲート絶縁膜を取り除く工程と、
前記トレンチの中に第１の主電極を埋め込んで前記第１導電型ソース領域と電気的に接続する工程と、
をさらに備えたことを特徴とする請求項７〜１１のいずれか１つに記載の半導体素子の製造方法。
【請求項１３】
前記第２導電型チャネル層を形成する工程は、前記トレンチの深さ方向に対して斜め方向から前記第２導電型の不純物をイオン注入する工程を含むことを特徴とする請求項７〜１２のいずれか１つに記載の半導体素子の製造方法。
【請求項１４】
前記第２導電型チャネル層を形成する工程は、気相拡散法または固相拡散法により前記第２導電型の不純物を導入する工程を含むことを特徴とする請求項７〜１２のいずれか１つに記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に関し、特にトレンチＭＯＳ（Metal-Oxide-Semiconductor）ゲート構造を有する半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体中にトレンチ（trench：溝）を形成し、これを利用して形成するトレンチゲート構造は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Field Effect Transistor）などの半導体素子に応用され、特に電力用などの用途において有利な構造である。例えば、トレンチゲート構造を有するＩＧＢＴは、ＭＯＳＦＥＴの高入力インピーダンス特性とパイポーラ・トランジスタの低飽和電圧特性とを併せ持ち、無停電電源装置や各種のモータ駆動装置などに広範に利用されている。
【０００３】
図１３は、本発明者が本発明に至る過程で試作したトレンチゲート構造を有する縦型ＩＧＢＴの斜視図である。同図に表したトレンチＩＧＢＴの構造をその製造プロセスに沿って概説すると、以下の如くである。
【０００４】
すなわち、まず、ｎ型ベース層１０１の表面にｐ型ベース層１０２を拡散形成し、その表面に選択的にｎ型ソース領域３を拡散形成する。その後、ＭＯＳゲート用のトレンチＴを形成し、ゲート絶縁膜１０４で覆い、ゲート電極１０５を埋め込んだ後、絶縁膜１０６を堆積して蓋をする。この後、コンタクト窓を開口し、エミッタ電極１０７を表面に形成する。また、裏面側においては、ｐ型エミッタ層１０８の裏面にコレクタ電極１０９が形成されて、ＭＯＳゲート構造が形成される。
【０００５】
このようにして得られるトレンチＭＯＳゲート構造では、エミッタ電極１０７とｎ型ソース領域１０３とが電気的に接続されるように、ｎ型ソース領域１０３が「はしご型」のパターンで形成されている。この「はしご型」のパターンを採用することにより、ＭＯＳチャネル幅を最大にして、素子のオン抵抗を低減している。
【０００６】
【発明が解決しようとする課題】
しかし、図１３に例示したＩＧＢＴの場合、ＭＯＳチャネル幅を大きくすると素子の飽和電流Ｉｃｐが大きくなり、負荷短絡耐量が低減するという問題があった。
【０００７】
すなわち、図１３のトレンチＩＧＢＴにおいては、オン電圧を低くするためにはしご型のｎソースパターンが必要であるが、そのために飽和電流Ｉｃｐが大きくなって短絡耐量が低くなってしまうという問題があった。
【０００８】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、素子のオン電圧を低く保ったままで短絡耐量を高めたトレンチゲート付きの半導体素子及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の一態様によれば、第１導電型ベース層と、前記第１導電型ベース層の上に設けられた第２導電型ベース層と、前記第２導電型ベース層を貫通して前記第１導電型ベース層に達するトレンチと、前記第２導電型ベース層の上に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース層と前記トレンチとの間に設けられ前記第２導電型ベース層よりも高い不純物濃度を有する第２導電型チャネル層と、前記トレンチの内壁面上に形成されたゲート絶縁膜と、前記トレンチの内部にあって、前記ゲート絶縁膜を介して前記第２導電型チャネル層上に配設されたゲート電極と、前記第１導電型ソース領域及び前記第２導電型ベース層と電気的に接続された第１の主電極と、を備え、前記第２導電型チャネル層は、前記第１導電型ソース領域と接続され、前記トレンチの深さ方向に沿って一様な不純物濃度分布を有することを特徴とする半導体素子が提供される。
【００１０】
上記構成によれば、素子のオン抵抗を下げることなく、飽和電流Ｉｃｐを低減でき、素子の短絡耐量を大きくすることができる。
【００１１】
またここで、前記第２導電型チャネル層は、前記トレンチの深さ方向にみて前記第２導電型ベース層よりも深く形成されてなるものとすることができる。このようにチャネル層を深く形成することにより、素子の閾値電圧は、深く形成されたチャネル層全体により決定され、導通電流が飽和を始める電圧Ｖpinchを低くすることができる。
【００１２】
または、前記第２導電型チャネル層は、前記トレンチの深さ方向にみて前記第２導電型ベース層よりも浅く形成されてなるものとしてもよい。このようにチャネル層を形成することによっても、素子の閾値電圧は、深く形成されたチャネル層全体により決定され、導通電流が飽和を始める電圧Ｖpinchを低くすることができる。
【００１３】
一方、前記第１の主電極の一部は、前記トレンチ内において前記ゲート電極の上に形成した絶縁膜の上に埋め込まれ、前記トレンチの側壁において前記第１導電型ソース領域と電気的に接続されてなるものとすることができる。
【００１４】
このようにすれば、はしご型の第１導電型ソースパターンが不要となり、素子の微細化が可能となるので、オン抵抗を下げる事ができる。
【００１５】
また一方、前記トレンチ内において前記ゲート電極の上に設けられ第１導電型の不純物を含有する絶縁体層をさらに備え、前記第１導電型ソース領域は、前記絶縁体層からの前記第１導電型の不純物の拡散によって前記トレンチの深さ方向に沿って略一様な不純物濃度を有するように形成されてなるものとすることができる。
【００１６】
このようにソース領域を形成すれば、マスク合わせが不要となるので、素子の微細化が可能となり、この場合もオン抵抗を下げる事ができる。
【００１７】
また、本発明の他の一態様によれば、第１導電型ベース層と、前記第１導電型ベース層の上に設けられた第２導電型ベース層と、前記第２導電型ベース層を貫通して前記第１導電型ベース層に達するトレンチと、前記第２導電型ベース層の上に選択的に形成された第１導電型ソース領域と、前記第２導電型ベース層と前記トレンチとの間に設けられ前記第２導電型ベース層よりも高い不純物濃度を有し前記第１導電型ソース領域と接続された第２導電型チャネル層と、前記トレンチの内壁面上に形成されたゲート絶縁膜と、前記トレンチの内部にあって、前記ゲート絶縁膜を介して前記第２導電型チャネル層上に配設されたゲート電極と、を有する半導体素子の製造方法であって、前記第１導電型ベース層を形成する工程と、前記第１導電型ベース層の上に前記第２導電型ベース層を形成する工程と、前記第２導電型ベース層にトレンチを形成する工程と、前記トレンチの側壁から第２導電型の不純物を導入することにより前記第２導電型チャネル層を形成する工程と、を備え、前記第２導電型チャネル層が前記トレンチの深さ方向に沿って一様な不純物濃度分布を有することを特徴とする半導体素子の製造方法が提供される。
【００１８】
上記構成によれば、素子のオン抵抗を下げることなく、飽和電流Ｉｃｐを低減でき、短絡耐量の大きな半導体素子を確実且つ容易に製造することができる。
【００１９】
ここで、前記トレンチを形成する工程において、前記第２導電型チャネル層を形成すべき深さまでトレンチを形成し、前記第２導電型チャネル層を形成する工程は、前記第２導電型の不純物を導入した後に、前記トレンチを前記第１導電型ベース層の中にさらに掘り進む工程を含むものとすることができる。
【００２０】
この方法によれば、斜めインプランテーションだけでなく、気相拡散法や固相拡散法も容易に適用できる。
【００２１】
また一方、前記トレンチを形成する工程は、前記第１導電型ソース領域を形成すべき深さまでトレンチを形成し、そのトレンチの側壁から第１導電型の不純物を導入することにより前記第１導電型ソース領域を形成する工程を含むものとすることができる。
【００２２】
この方法によれば、マスク合わせが不要となるので、素子の微細化が可能となり、この場合もオン抵抗を下げる事ができる。
【００２３】
または、前記トレンチの中にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を前記第１導電型ベース層の表面よりも深く掘り下げる工程と、前記トレンチの中において前記ゲート電極の上に第１導電型の不純物を含有する絶縁体層を埋め込む工程と、前記絶縁体層から前記第１導電型の不純物を前記第２導電型ベース層に拡散させることにより前記第１導電型ソース領域を形成する工程と、をさらに備えたものとすることができる。
【００２４】
この方法によっても、マスク合わせが不要となるので、素子の微細化が可能となり、この場合もオン抵抗を下げる事ができる。
【００２５】
または、前記トレンチの中にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を前記第１導電型ベース層の表面よりも深く掘り下げる工程と、前記トレンチの側壁から第１導電型の不純物を導入することにより前記第１導電型ソース領域を形成する工程と、をさらに備えたものとすることができる。
【００２６】
この方法によっても、マスク合わせが不要となるので、素子の微細化が可能となり、この場合もオン抵抗を下げる事ができる。
【００２７】
また一方、前記トレンチの中にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を前記第１導電型ベース層の表面よりも深く掘り下げる工程と、前記ゲート電極の上に層間絶縁膜を形成する工程と、前記トレンチの中で前記層間絶縁膜よりも表面側の前記ゲート絶縁膜を取り除く工程と、前記トレンチの中に第１の主電極を埋め込んで前記第１導電型ソース領域と電気的に接続する工程と、をさらに備えたものとすることもできる。
【００２８】
この方法によれば、はしご型の第１導電型ソースパターンが不要となり、素子の微細化が可能となるので、オン抵抗を下げる事ができる。
【００２９】
ここで、上述したいずれの方法においても、前記第２導電型チャネル層を形成する工程は、前記トレンチの深さ方向に対して斜め方向から前記第２導電型の不純物をイオン注入する工程を含むものとすることができる。
【００３０】
斜めインプランテーションによれば、注入角度に応じてトレンチの所定の深まで選択的に不純物を導入することが容易である。
【００３１】
または、前記第２導電型チャネル層を形成する工程は、気相拡散法または固相拡散法により前記第２導電型の不純物を導入する工程を含むものとすることもできる。
【００３２】
気相拡散法や固相拡散法を用いると、確実且つ容易に不純物を導入することができる。
【００３３】
以上列挙したいずれの構成においても、素子のＭＯＳチャネル幅を大きくしてオン抵抗を下げたままで、飽和電流を低くして短絡耐量を向上することができる。
【００３４】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。なお、以下の説明においては、一例として縦型トレンチゲート構造を挙げているが、本発明は、縦型トレンチＩＧＢＴ、横型トレンチＩＧＢＴ、縦型トレンチＭＯＳＦＥＴ、横型トレンチＭＯＳＦＥＴ等のトレンチＭＯＳゲート構造を持つ半導体素子全般に適用できる。また、以下の説明においては、一例として、第１導電型をｎ型、第２導電型をｐ型とした。
【００３５】
（第１の実施形態）
まず、本発明の第１の実施の形態として、本発明における半導体素子の基本的なトレンチＭＯＳゲート構造について説明する。
【００３６】
図１は、本発明の実施の形態に係る半導体素子のトレンチＭＯＳゲート構造を模式的に例示する一部切断斜視図である。
【００３７】
その要部構成について説明すると、まず、ｎ型ベース層１の表面にｐ型ベース層２が形成され、その表面に選択的にｎ型ソース領域３が形成されている。さらに、ＭＯＳゲート用のトレンチＴの内壁面にゲート絶縁膜４が設けられ、トレンチＴの残余の部分がゲート電極５により埋め込まれている。そして、トレンチＴの上部が絶縁膜６によりふさがれ、その上にエミッタ電極７が設けられている。また、素子の裏面側においては、ｐ型エミッタ層８の裏面にコレクタ電極９が形成されている。
【００３８】
本実施形態の半導体素子が図１３の構造と大きく異なるのは、トレンチＴの側壁のＭＯＳチャネル部に、ｐ型チャネル層１２が形成されている点である。このｐ型チャネル層１２は、ｐ型ベース層２よりも高い不純物濃度を有し、トレンチＴの側壁の深さ方向に沿ってみた時に一様な濃度分布を有する。
【００３９】
図２は、トレンチＴの深さ方向に沿った不純物の濃度の分布を表すグラフ図である。すなわち、同図の横軸は、図１におけるトレンチＴの上部開口から側壁にそって深さ方向（下方）にみた距離を表し、同図の縦軸は不純物濃度を表す。また、同図において、Ｎｂはｎ型ベース層１のｎ型不純物濃度分布、Ｐｃｈはｐ型チャネル層１２のｐ型不純物濃度分布、Ｎｓはｎ型ソース領域３のｎ型不純物濃度分布をそれぞれ表す。
【００４０】
図２から分かるように、ｐ型チャネル層１２に含有される不純物の濃度は、トレンチ側壁の深さ方向に見た場合にほぼ一定であり、均一な不純物濃度プロファイルを有する。
【００４１】
図３は、比較例として図１３に表した半導体素子においてトレンチＴの深さ方向に沿った不純物の濃度の分布を表すグラフ図である。図１３の素子の場合、ｐ型ベース層１０２とｎ型ソース領域１０３は、それぞれ基板表面からの熱処理を伴う拡散によって形成されている。このため、ｐ型ベース層１０２の不純物濃度のピーク値（Ｃｐmax）は、ｎ型ソース領域１０３とｐ型ベース層１０２との接合付近に形成され、ｐ型不純物の濃度は、ｐ型ベース層１０２とｎ型ベース層１０１との接合に近づくに従って低くなる。
【００４２】
ところで、これらのトレンチゲート構造を持つＩＧＢＴが負荷短絡状態になった場合、素子は導通状態でコレクタ電極９（１０９）に電源電圧が印加される。これによって素子には短絡ピーク電流Ｉｃｐが流れ、導通時間がある一定の値ｔｓｃを超えると素子が熱破壊する。
【００４３】
つまり、素子の熱破壊を防ぐためには、短絡ピーク電流（Ｉｃｐ）を低くする必要がある。
【００４４】
これに対して、図１に例示した本発明のＩＧＢＴの場合、オン抵抗を低く維持したまま、Ｉｃｐを小さくして短絡耐量を大きくすることができる。その理由を以下に説明する。
【００４５】
図１３に例示した構造のＩＧＢＴの場合、その閾値電圧を決める要因として、ｐ型ベース層２の不純物濃度を挙げることができる。すなわち、ゲート電極５に、エミッタ電極７に対して正の電圧を印加していくと、閾値電圧を超えた時にチャネル部のｐ型ベース層２が反転層を形成し、素子が導通する。すなわち、この閾値電圧は、ｐ型ベース層２の不純物濃度の分布により決定される。
【００４６】
本発明によれば、この閾値電圧を決定するｐ型不純物濃度分布は、図２に表したようにｐチャネル層１２の濃度分布Ｐｃｈであり、分布が一様に形成されている。つまり、素子の閾値電圧は、ｐチャネル層１２の全領域によって決定される。これに対して、図３に表したように、ｐ型不純物濃度分布Ｐｂが一様ではない場合には、閾値電圧はそのピーク値Ｃｐmaxを有する領域によって決定される。
【００４７】
導通状態のＩＧＢＴのコレクタ電圧（Ｖｃｅ）を高くしていくと、ｐ型ベース層２の電位がｎ型ベース層１との接合面から上昇していき、閾値電圧を超えたところで反転層を維持できなくなり、ピンチオフして導通電流は飽和する。
【００４８】
図２に表したように、一様なｐ型不純物濃度分布Ｐｃｈが形成されている場合、ｎ型ベース層１との接合面付近の電位が閾値電圧を超えた時に電流は飽和する。一方、図３に表したように、一様でないｐ型不純物濃度分布Ｐｂを有する場合は、ｎ型ソース領域３との接合面付近（Ｃｐmaxを有する付近）の電位が閾値電圧を超えたときに電流が飽和する。
【００４９】
すなわち、図１のＩＧＢＴと図１３のＩＧＢＴとが同じ閾値電圧をもつとすると、導通電流が飽和を始める電圧Ｖpinchは、図１の本発明の素子（Ｖpinch’）の方が、図１３の比較例の素子（Ｖpinch）よりも低い。
【００５０】
図４は、図１（本発明）と図１３（比較例）のＩＧＢＴの飽和電流特性をそれぞれ表すグラフ図である。本発明の素子は、比較例の素子よりも、電流が飽和するＶｃｅが低いので飽和電流Ｉｃｐも低くなっていることが分かる。ちなみに、ｎ型不純物濃度１が低く、ゲート絶縁膜４が薄く形成されている場合には、飽和電流Ｉｃｐと飽和電圧Ｖpinchとの間には、以下の関係がある。
Ｉｃｐ∝Ｖpinch２
すなわち、本発明によれば、図１に表したようにトレンチ側壁のチャネル部にｐ型チャネル層１２を設けることによって、オン抵抗を変えずに、ＩＧＢＴの飽和電流Ｉｃｐを低減することができる。
【００５１】
なお、トレンチＴの深さ方向にみたｐ型チャネル層１２の幅及び形成位置については、図１においてｎ型ソース領域３からｐ型ベース層２よりも深く延在して形成した場合を例示したが、本発明はこれには限定されない。
【００５２】
図５は、ｐ型ベース層２の幅及び形成位置の具体例を表す模式図である。
【００５３】
同図（ａ）に表した具体例の場合、ｐ型チャネル層１２は、ｎ型ソース領域３から下方に延在してｐ型ベース層２よりも浅く形成されている。
【００５４】
図５（ｂ）に表した具体例の場合は、ｐ型チャネル層１２は、トレンチＴとｐ型ベース層２との間に部分的に設けられている。すなわち、ｐ型チャネル層１２は、トレンチＴの側壁において、部分的にｐ型ベース層２をカバーしている。
【００５５】
図５（ｃ）に表した具体例の場合は、ｐ型チャネル層１２は、ｐ型ベース層２とｎ型ベース層１との界面付近において、これら両方の層にまたがって設けられている。すなわち、ｐ型チャネル層１２は、トレンチＴの側壁において、ｎ型部ヘス層１とｐ型ベース層２とを部分的にカバーしている。
【００５６】
図５（ａ）乃至（ｃ）に例示したいずれの具体例においても、飽和電流が低くなる効果は得られる。
【００５７】
（第２の実施形態）
次に、本発明の第２の実施の形態として、第１実施形態にかかる半導体素子の製造方法について説明する。
【００５８】
図６は、本実施形態の半導体素子の製造方法の要部を表す断面図である。すなわち、同図は、ｐ型チャネル層１２を形成するための工程を表す。
【００５９】
図１に表した半導体素子を製造するには、まずｎ型ベース層１基板にｐ型ベース層２を拡散工程で形成した後、ｐ型ベース層２の表面に、トレンチＴを形成するためのマスク絶縁膜１１を堆積して、パターニングする。
【００６０】
しかる後に、トレンチＴを、ｎ型ベース層１に到達するように開口し、その側壁にｐ型の不純物（例えば、ボロンなど）を導入する。この際に、ウェーハを傾けた状態でイオン注入を行う、「斜めインプランテーション」によって注入する。この場合には、ウェーハを傾ける角度によって不純物を注入する深さを調節することができる。その後、熱工程を加えて注入した不純物を活性化させることで、ｐ型チャネル層１２が形成できる。
【００６１】
なお、トレンチＴの深さ方向にみたｐ型チャネル層１２の幅については、図７ではｐ型ベース層２よりも深く形成した場合を例示したが、第１実施形態に関して前述したように、ｐ型ベース層２よりも浅く形成しても飽和電流が低くなる効果は得られる。
【００６２】
（第３の実施形態）
次に、本発明の第３の実施の形態として、ｐ型チャネル層１２のもうひとつの形成方法について説明する。
【００６３】
図７は、本実施形態におけるｐ型チャネル層１２の製造工程の要部を表す工程断面図である。
【００６４】
本実施形態においては、マスク絶縁膜１１をパターニングするまでの工程は、第２実施形態（図６）と同様とすることができる。その後、図７（ａ）に表したように、浅いトレンチＴ１をｐ型チャネル層１２を形成する深さまで堀り、斜めインプランテーション、気相拡散法あるいは固相拡散法などを用いて不純物を注入する。さらに、図７（ｂ）に表したように、トレンチの底部を掘って深いトレンチＴ２を形成し、熱工程を加えることによりｐ型チャネル層１２を形成する。
【００６５】
前述した第２実施形態の製造方法は、不純物の斜めインプランテーションで深さを制御するが、この際に、ウェーハを１８０°回転してイオンインプランテーションを２回行う必要があり、また、ウェーハの向きを所定の範囲に調節する必要もある点で、プロセスがやや煩雑となる。
【００６６】
これに対して、本実施形態によれば、トレンチを２回に分けて形成する必要があるものの、不純物の注入に関しては、プロセスが簡略で容易な気相拡散法や固相拡散法などの方法を用いことができる点で、プロセス上の制限も少なく、素子の製造効率を上げることができる。
【００６７】
（第４の実施形態）
次に、本発明の第４の実施の形態として、ｎ型ソース領域３の製造方法について説明する。
【００６８】
まず、本実施形態の背景について説明すると、図１３に例示した比較例の場合、ｎ型ソース領域３は、ｐ型ベース層２の表面からｎ型不純物をインプランテーションすることによって形成されている。そして、図１３に関して前述したように、ｎ型ソース領域３を「はしご型」に形成するため、所定のマスキングを施す必要がある。しかし、マスキングに伴いパターニングの「合わせずれ」が生ずる場合がある。
【００６９】
図８は、このようなパターニングの「合わせずれ」を説明するための概念図である。同図（ａ）は、ゲートトレンチに対してｎ型ソース領域３が相対的に左側にずれて形成された場合を例示する。このようにパターニングの「合わせずれ」が生じた場合、ＭＯＳチャネル幅が減少してオン抵抗が上昇してしまう。そこで、同図（ｂ）に例示したように、パターン合わせマージン（ソース領域３の平坦部）を設けて「合わせずれ」が起きてもチャネル幅が減少しないように設計されている。しかし、マージンを設けるためにｎ型ソース領域３の幅ｗを大きくすると、ｎ型ソース領域３直下のベース抵抗Ｒｐが大きくなるため、ｐ型ベース層２の電位が持ちあがりやすく、ラッチアップ耐量が低くなるという問題が生ずる。
【００７０】
本実施形態は、このラッチアップ耐量を向上するために、ｎ型ソース領域３の幅ｗを極力小さくするための製造方法を提供する。
【００７１】
図９（ａ）は、本実施形態におけるｎ型ソース領域３の製造方法を表す工程断面図である。
【００７２】
すなわち、本実施形態においては、まず図９（ａ）に表したように、トレンチＴ３をｎ型ソース領域３の形成すべき深さまで掘って、トレンチＴ３の側壁から斜めインプランテーション、気相拡散法あるいは固相拡散法などの方法によってｎ型不純物を注入する。その後、活性化のための熱処理を適宜施すことにとより、ｎ型ソース領域３を自己整合的に形成することができる。
【００７３】
その後、図６あるいは５に例示した製造工程によりｐ型チャネル層１２を形成すれば良い。
【００７４】
本実施形態によれば、ｎ型ソース領域３をトレンチに対して自己整合的に形成することができるので、「合わせずれ」のマージンを設ける必要がなくなる。その結果として、ｎ型ソース領域３の幅ｗを短くすることができ、ラッチアップ耐量が向上して飽和電流を低く抑えた、短絡耐量の大幅に向上したＩＧＢＴを作製できる。
【００７５】
また、本実施形態によれば、トレンチの側壁から不純物を導入することによってｎ型ソース領域３を形成するので、ｎ型ソース領域３の不純物濃度をトレンチの深さ方向に沿って一様にすることができる。
【００７６】
図９（ｂ）は、本実施形態により形成されるＩＧＢＴのトレンチＴの深さ方向に沿った不純物の濃度の分布を表すグラフ図である。すなわち、同図の横軸は、図１におけるトレンチＴの上部開口から側壁にそって深さ方向（下方）にみた距離を表し、同図の縦軸は不純物濃度を表す。また、同図において、Ｎｂはｎ型ベース層１のｎ型不純物濃度分布、Ｐｃｈはｐ型チャネル層１２のｐ型不純物濃度分布、Ｎｓはｎ型ソース領域３のｎ型不純物濃度分布をそれぞれ表す。
【００７７】
図９（ｂ）に表したように、ｎ型ソース領域３の不純物濃度を一様な分布にできるので、素子の動作電圧の設計が容易となり、所定の特性の素子を安定して確実に製造することができるようになる。
【００７８】
（第５の実施形態）
次に、本発明の第５の実施の形態として、ｎ型ソース領域３を製造するもうひとつの方法について説明する。
【００７９】
図１０は、本実施形態におけるｎ型ソース領域３の製造方法を表す工程断面図である。
【００８０】
本実施形態においては、まず、図１０（ａ）に表したように、ｐ型チャネル層１２を形成する。その具体的な方法は、例えば、第２乃至第３実施形態（図６あるいは図７）に関して前述した方法とすることができる。
【００８１】
次に、図１０（ｂ）に表したように、ゲート構造を形成する。具体的には、トレンチＴの内壁にゲート絶縁膜４を形成し、さらにゲート電極５をトレンチに埋め込む。
【００８２】
次に、図１０（ｃ）に表したように、ウェーハ表面付近のゲート絶縁膜４を除去して、ｎ型の不純物を有する絶縁体層１３（例えばＰＳＧ膜）をトレンチ中のゲート電極５の上部に埋め込む。
【００８３】
そして、熱処理を施すことにより、絶縁体層１３からｎ型不純物を固相拡散させて、図１０（ｄ）に表したようにｎ型ソース領域３を形成する。
【００８４】
本実施形態においても、ｎ型ソース領域３をトレンチに対して自己整合的に形成することができるので、「合わせずれ」のマージンを設ける必要がなくなる。その結果として、ｎ型ソース領域３の幅ｗを短くすることができ、ラッチアップ耐量が向上して飽和電流を低く抑えた、短絡耐量の大幅に向上したＩＧＢＴを作製できる。
【００８５】
さらに、本実施形態によれば、トレンチの深さ方向にみたｎ型ソース領域３の幅を確実且つ容易に制御することができ、製造工程上のマージンが広くなる。
【００８６】
（第６の実施形態）
次に、本発明の第６の実施の形態として、ｎ型ソース領域３を製造するさらに別の方法について説明する。
【００８７】
図１１は、本実施形態におけるｎ型ソース領域３の製造方法を表す工程断面である。
【００８８】
本実施形態においても、まず、図１１（ａ）に表したように、トレンチを形成してゲート電極５をトレンチに埋め込む。ここまでの工程は、第５実施形態と同様とすることができる。但し、この段階では、マスク絶縁膜１１を剥離していない。
【００８９】
次に、図１１（ｂ）に表したように、ゲート電極５よりも上に延びた部分のゲート絶縁膜４を剥離して、ｎ型の不純物を斜めインプランテーション、気相拡散法あるいは固相拡散法などの方法により注入する。この後に、活性化のための熱処理を適宜施すことにとより、ｎ型ソース領域３を形成することができる。
【００９０】
本実施形態においても、ｎ型ソース領域３をトレンチに対して自己整合的に形成することができるので、「合わせずれ」のマージンを設ける必要がなくなる。その結果として、ｎ型ソース領域３の幅ｗを短くすることができ、ラッチアップ耐量が向上して飽和電流を低く抑えた、短絡耐量の大幅に向上したＩＧＢＴを作製できる。
【００９１】
さらに、本実施形態においても、トレンチの深さ方向にみたｎ型ソース領域３の幅を確実且つ容易に制御することができ、製造工程上のマージンが広くなる。
【００９２】
（第７の実施形態）
次に、本発明の第７の実施の形態として、エミッタ電極７の形成方法について説明する。すなわち、前述した第４乃至第６の実施形態では、トレンチの側壁から不純物を導入することによってｎ型ソース領域３を形成し、素子のラッチアップ耐量を向上するための製造方法を提供する。本実施形態は、これに対応して、エミッタ電極７もトレンチ側壁側からｎ型ソース領域３と接続するための製造方法を提供するものである。
【００９３】
ｎ型ソース領域３の幅ｗを第４乃至第６実施形態（図９〜図１１）に表した製造方法を用いて短くすると、ラッチアップ耐量は向上するが、エミッタ電極７との直接接続が困難になるため、図１３に例示したような「はしご型」のパターンが必要になる。しかし、トレンチの側壁から接続できれば「はしご型」のパターンは不要になり、素子の基本セル幅を縮小して素子特性（オン抵抗）を向上できる。
【００９４】
図１２は、本実施形態におけるエミッタ電極７の形成方法を表す工程断面図である。
【００９５】
まず、図１２（ａ）に表したように、トレンチＴを形成して、ゲート絶縁膜４とゲート電極５を埋め込む。
【００９６】
次に、図１２（ｂ）に表したように、ゲート電極５を基板表面よりも深く掘り下げて、層間絶縁膜６を形成し、これよりも上部のゲート絶縁膜４を剥離して、エミッタ電極７を埋め込む。このように形成すれば、エミッタ電極７を、基板表面においてｐ型ベース層２と接続し、トレンチ側壁においてｎ型ソース領域３と接続することができる。
【００９７】
本実施形態によれば、図１３に例示したような「はしご型」のパターンが不要となる。その結果として、素子のセル幅を縮小し、単位面積当たりのＭＯＳチャネル幅を増大させてオン抵抗を低減できる。
【００９８】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００９９】
例えば、各具体例における各要素の寸法や形状、導電型、不純物濃度、材料などについては、当業者が公知の範囲から適宜選択して本発明と同様の作用効果が得られるものも本発明の範囲に包含される。
【０１００】
さらに、本発明は、縦型トレンチＩＧＢＴに限定されるものではなく、例えば、横型トレンチＩＧＢＴ、縦型トレンチＭＯＳＦＥＴ、横型トレンチＭＯＳＦＥＴなどのトレンチＭＯＳゲート構造を持つ半導体素子全般に適用でき、その結果得られたいずれの半導体素子も、本発明の範囲に包含される。
【０１０１】
【発明の効果】
以上詳述したように、本発明によれば、トレンチ側壁にチャネル層を設けることにより、トレンチＭＯＳ構造を持つ素子のオン抵抗を増大することなく、飽和電流を低減して、短絡耐量を向上することができる。
【０１０２】
また、本発明によれば、ｎ型ソース領域をセルフアラインに形成したり、エミッタ電極とｎ型ソース領域との接続をトレンチ側壁部分で行うことにより、素子の基本セル構造を縮小することができ、オン抵抗も低減できるようになる。
【０１０３】
すなわち、本発明によれば、トレンチゲートを有する高性能の半導体素子を確実且つ容易に実現することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体素子のトレンチＭＯＳゲート構造を例示する斜視図である。
【図２】トレンチＴの深さ方向に沿った不純物の濃度の分布を表すグラフ図である。
【図３】比較例として図１３に表した半導体素子においてトレンチＴの深さ方向に沿った不純物の濃度の分布を表すグラフ図である。
【図４】図１（本発明）と図１３（比較例）のＩＧＢＴの飽和電流特性をそれぞれ表すグラフ図である。
【図５】ｐ型ベース層２の幅及び形成位置の具体例を表す模式図である。
【図６】図１に表した半導体素子の製造工程の要部を表す断面図である。
【図７】本発明の第３実施形態におけるｐ型チャネル層１２の製造工程の要部を表す工程断面図である。
【図８】パターニングの「合わせずれ」を説明するための概念図である。
【図９】同図（ａ）は本発明の第４実施形態におけるｎ型ソース領域３の製造方法を表す工程断面図であり、同図（ｂ）はそのトレンチＴの側壁面に沿った不純物の濃度の分布を表すグラフ図である。
【図１０】本発明の第５実施形態におけるｎ型ソース領域３の製造方法を表す工程断面図である。
【図１１】本発明の第６実施形態におけるｎ型ソース領域３の製造方法を表す工程断面である。
【図１２】本発明の第７実施形態におけるエミッタ電極７の形成方法を表す工程断面図である。
【図１３】本発明者が本発明に至る過程で試作したトレンチゲート構造を有する縦型ＩＧＢＴの斜視図である。
【符号の説明】
１  高抵抗ｎ型ベース層
２  ｐ型ベース層
３  ｎ型ソース領域
４  ゲート絶縁膜
５  ゲート電極
６  層間絶縁膜
７  エミッタ電極
８  ｐ型エミッタ層
９  コレクタ電極
１１  マスク絶縁膜
１２  ｐ型チャネル層
１３  ｎ型不純物を有する絶縁層
Ｎｂ  ｎ型ベース層１のｎ型不純物濃度
Ｐｂ  ｐ型ベース層２のｐ型不純物濃度
Ｐｃｈ  ｐ型チャネル層１２のｐ型不純物濃度
Ｎｓ  ｎ型ソース領域３のｎ型不純物濃度
【図１】
0004225711.tif 000002
【図２】
0004225711.tif 000003
【図３】
0004225711.tif 000004
【図４】
0004225711.tif 000005
【図５】
0004225711.tif 000006
【図６】
0004225711.tif 000007
【図７】
0004225711.tif 000008
【図８】
0004225711.tif 000009
【図９】
0004225711.tif 000010
【図１０】
0004225711.tif 000011
【図１１】
0004225711.tif 000012
【図１２】
0004225711.tif 000013
【図１３】
0004225711.tif 000014