(57)【特許請求の範囲】
【請求項１】
複数のＬＳＩを搭載可能な複数の候補地点を有する多層プリント回路基板の等価回路作成用のメッシュに関する情報に基づいて等価回路定数を計算する手段と、
前記等価回路定数を用いて多層プリント回路基板の電源及びグランド端子を入力としたインピーダンス行列を計算する手段と、
前記ＬＳＩ搭載候補地点の中から一番目のＬＳＩを搭載する場所を選定する手段と、
前記ＬＳＩ搭載候補地点から前記一番目のＬＳＩの搭載地点を除いた残りのＬＳＩ搭載候補地点の中から前記インピーダンス行列を用いて前記一番目のＬＳＩの電源供給系と相互作用を起こしにくい場所を順に選定する手段と
を有することを特徴とする統合電源系解析システム。
【請求項２】
複数のＬＳＩを搭載可能な複数の候補地点を有する多層プリント回路基板の構造と物理定数に関する情報を入力する手段と、
前記多層プリント回路基板の等価回路作成用のメッシュに関する情報を入力する手段とを備えることを特徴とする請求項１に記載の統合電源系解析システム。
【請求項３】
前記インピーダンス行列を用いて、多層プリント回路基板上の特定のＬＳＩ用の電源端子にＬＳＩ側の電源モデルを負荷として挿入した上で、残りのＬＳＩ用の電源端子及びグランド端子における電圧変動を計算させることにより、特定のＬＳＩの電源系との相互作用を起こしにくい場所を順に選定していく手段を有することを特徴とする請求項１に記載の統合電源系解析システム。
【請求項４】
前記インピーダンス行列を作成する際に、多層プリント回路基板をメッシュ化することにより定められるアドミタンス行列と入力電流と入力電圧の関係式から、ヴィアがないノードの入力電流を０としてヴィアがあるノードのみに関するアドミタンス行列を作成し、前記アドミタンス行列を用いてインピーダンス行列を作成する手段を有することを特徴とする請求項１に記載の統合電源系解析システム。
【請求項５】
１又は２対以上の電源−グランドプレーン対を有する多層プリント回路基板のインピーダンス行列を用いて、複数のＬＳＩの電源系の相互作用を評価することを特徴とする請求項１に記載の統合電源系解析システム。
【請求項６】
１又は２対以上の電源−グランドプレーン対を有する多層プリント回路基板のインピーダンス行列と、複数のＬＳＩの電源等価回路モデルを用いて、複数のＬＳＩの電源系の相互作用を評価することを特徴とする請求項１に記載の統合電源系解析システム。
【発明の詳細な説明】
【技術分野】  本発明は、複数のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：大規模集積回路）の電源系の相互結合を減じさせることが可能なＬＳＩと多層プリント回路基板の電源設計を統合した統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板に関する。
【背景技術】  電子機器の高速化に伴い、ＬＳＩを搭載した多層プリント回路基板の電源系ノイズの問題が顕著になってきている。特に、電源系ノイズに由来する多層プリント回路基板の電源−グランドプレーン間で生じる共振は、ＬＳＩ側の電源電圧を大きく変動させる原因となり、ＬＳＩの特性を低下させる。従って、ＬＳＩの設計においても、多層プリント回路基板の情報を考慮した上で設計することは必須である。
従来、プリント回路基板に限定した電源解析の方法として、文献１（Ｔ．Ｈａｒａｄａ、外３名：“Ｐｏｗｅｒ−Ｄｉｓｔｒｉｂｕｔｉｏｎ−Ｐｌａｎｅ  Ａｎａｌｙｓｉｓ  ｆｏｒ  Ｍｕｌｔｉｌａｙｅｒ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄｓ  ｗｉｔｈ  ＳＰＩＣＥ”、Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ２０００  ＩＥＭＴ／ＩＭＣ  ｓｙｍｐｏｓｉｕｍ、２０００年４月、ｐｐ．４２０−４２５）に記載されているものがあった。前記文献１には、電源−グランドプレーンを平面回路で近似し、微小メッシュを作成した上で等価回路モデルを作成し、ＬＳＩの電源端子とプリント回路基板との接合部を給電点として、ＬＳＩの電源端子側からプリント回路基板側を見たインピーダンスをＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）などの回路ソルバーを用いて求めることができると記載されている。
以下、図面を用いて、従来のプリント回路基板の解析方法を簡単に説明する。図１１は、１対の電源−グランドプレーンと１対のＬＳＩ搭載用の電源−グランド端子を含む多層プリント回路基板の構造を示す説明図である。図１１に示すように、ＬＳＩパッケージ１１００は、電源端子１１０１及びグランド端子１１０２を有している。また、プリント回路基板は、下から順に、誘電体層１１０５、電源プレーン１１０７、誘電体層１１０５、グランドプレーン１１０６、誘電体層１１０５が積層されて構成されている。プリント回路基板の最表面には、電源端子１１０３及びグランド端子１１０４が形成されており、電源プレーン１１０７と電源端子１１０３はヴィア１１０８で接続されている。グランドプレーン１１０６には、上記ヴィア１１０８を通すためのヴィアホール１１０９が形成されている。実際のプリント回路基板には、これらの他にも直流電源用の電源端子及びグランド端子、更にデカップリング用のパッド、端子間を接合させるための配線などが必要に応じて適宜実装されている。
図１２は、図１１の１対の電源−グランドプレーンをメッシュ化して等価回路モデルで表した図である。２０１は電源−グランドプレーンの等価回路モデルの上面図であり、電源プレーンを回路モデルで表している。横辺ａ、縦辺ｂの電源プレーンが、横辺Δｘと縦辺Δｙのメッシュで構成される。１２０２は電源プレーンの回路モデル１２０１の１メッシュを具体的に回路表示したものであり、ＲｘとＲｙはそれぞれ横方向と縦方向の辺の抵抗を表しており、ＬｘとＬｙはそれぞれ横方向と縦方向のインダクタンスを表している。１２０３は電源−グランドプレーンの等価回路モデルの側面図であり、Ｈは電源−グランドプレーンの高さを表している。１２０４は回路モデル１２０３の高さ方向の一辺における回路定数を具体的に表したものであり、キャパシタンスＣｚとコンダクタンスＧｚを有する。１２０５は回路上の接地点を表している。
図１３は、ＬＳＩ電源端子１１０１からプリント回路基板に入り込む電流を電流源と見なして、等価回路モデル１２０３に接合したモデルを表している。１３０２はプリント回路基板の等価回路モデルをＬＳＩ電源端子１１０１を含む面で切断した側面図であり、ＬＳＩ電源端子１１０１をモデル化した電流源１３０１が、プリント回路基板のＬＳＩ電源端子１１０１を含む部分に相当するノード１３０３で接続されている。図１３のモデルを、例えばＳＰＩＣＥを用いて解くことによって、各ノードにおける電圧分布が求まり、ＬＳＩ電源端子１１０１を含む部分に相当するノードの電圧と電流の比を用いることにより、ＬＳＩ電源端子１１０１側から見たプリント回路基板のインピーダンスが求められることになる。このようにプリント回路基板側の電源系のインピーダンスをＬＳＩの電源−グランド端子の負荷として用いることは、従来のプリント回路基板の解析方法を用いることで比較的簡単にできることがわかる。
以上のように、プリント回路基板に搭載するＬＳＩが１つの場合は、単純にプリント回路基板側の電源系の情報をＬＳＩの電源−グランド端子の負荷として組み入れることにより、ＬＳＩとプリント回路基板とを統合した電源設計が可能である。
しかしながら、上述の従来技術には、以下に示すような問題点がある。文献１に記載されている従来のプリント回路基板の解析方法においては、単一のＬＳＩ電源系とプリント回路基板の電源系との関係をモデル化しただけであり、プリント回路基板に複数のＬＳＩが搭載される場合のＬＳＩの電源系同士の相互作用を考慮に入れた設計は不可能である。また、電源−グランドプレーンが１対の場合にしか対応していないため、実際のト回路基板においては、電源−グランドプレーンの対を２つ以上の複数対持つ実際の多層プリント回路基板には適用できない。
【発明の開示】
本発明はかかる問題点に鑑みてなされたものであって、複数のＬＳＩを多層プリント回路基板に搭載する場合に、プリント回路基板を介したＬＳＩ電源端子同士の相互作用を考慮に入れた上で、２対以上の電源−グランドプレーンを有する多層プリント回路基板に適用可能な統合電源系解析システム及び統合電源系解析方法を提供することを目的とする。
本発明に係る統合電源系解析システムは、複数のＬＳＩを搭載可能な複数の候補地点を有する多層プリント回路基板の構造と物理定数に関する情報を入力する手段と、前記多層プリント回路基板の等価回路作成用のメッシュに関する情報を入力する手段と、前記等価回路作成用のメッシュ情報に基づいて等価回路定数を計算する手段と、前記等価回路定数を用いて多層プリント回路基板の電源−グランド端子を入力としたインピーダンス行列を計算する手段と、前記ＬＳＩの搭載可能地点から一番目のＬＳＩを搭載する場所を選定する手段と、前記ＬＳＩ搭載候補地点から前記一番目のＬＳＩの搭載地点を除いた残りのＬＳＩ搭載候補地点の中から前記インピーダンス行列を用いて前記一番目のＬＳＩの電源供給系と相互作用を起こしにくい場所を順に選定していく手段と、を有することを特徴とする。
本発明においては、多層プリント回路基板上にあるＬＳＩ搭載用の複数の電源−グランド端子を多数ポート回路網の入力として、それら電源端子から見た多層プリント回路のインピーダンス行列を作成し、相互インピーダンスの絶対値の大きい端子間はＬＳＩの電源系同士が影響を与えやすいということを利用して、最適なＬＳＩの搭載地点を選定できる。
また、本発明に係る統合電源系解析システムは、前記インピーダンス行列を作成する際に、多層プリント回路基板をメッシュ化することにより定められるアドミタンス行列と入力電流と入力電圧の関係式から、ヴィアがないノードの入力電流を０としてヴィアがあるノードのみに関するアドミタンス行列を作成し、前記アドミタンス行列を用いてインピーダンス行列を作成することによって、２対以上の電源−グランドプレーンを有する多層プリント回路基板にも適用することが可能となる。
本発明に係る統合電源系解析方法は、複数のＬＳＩを搭載可能な複数の候補地点を有する多層プリント回路基板の構造と物理定数に関する情報を入力し、前記多層プリント回路基板の等価回路作成用のメッシュに関する情報を入力し、前記等価回路作成用のメッシュ情報に基づいて等価回路定数を計算し、前記等価回路定数を用いて多層プリント回路基板の電源及びグランド端子を入力としたインピーダンス行列を計算し、前記ＬＳＩ搭載候補地点の中から一番目のＬＳＩを搭載する場所を選定し、前記ＬＳＩ搭載候補地点から前記一番目のＬＳＩの搭載地点を除いた残りのＬＳＩ搭載候補地点の中から前記インピーダンス行列を用いて一番目のＬＳＩの電源供給系と相互作用を起こしにくい場所を順に選定することを特徴とする。
本発明に係る多層プリント回路基板は、請求項１に記載の統合電源系解析システムによって得られたＬＳＩ搭載候補地点の順位を用いてＬＳＩを複数搭載したことを特徴とする。
【図面の簡単な説明】  図１は、本発明のハードウエア構成を示す説明図である。
図２は、本発明の第１の実施形態を説明するブロック図である。
図３は、複数のＬＳＩ搭載用の電源−グランド端子と、複数対の電源−グランドプレーンを含む多層プリント回路基板の構造を示す説明図である。
図４は、複数のＬＳＩ搭載用の電源−グランド端子と、複数対の電源−グランドプレーンを含む多層プリント回路基板を等価回路モデルで示した説明図である。
図５は、複数のＬＳＩ搭載用の電源−グランド端子と、複数対の電源−グランドプレーンを含む多層プリント回路基板の上面図である。
図６は、電源−グランドプレーンの等価回路を示す説明図である。
図７は、本発明の第一の実施形態に関わる統合電源系解析システムの解析処理の手順を示すフローチャートである。
図８は、本発明の第２の実施形態を説明するブロック図である。
図９は、本発明の第２の実施形態に係わるＬＳＩ電源等価回路モデルと多層プリント回路基板とを含めたシステムを説明する図である。
図１０は、本発明の第２の実施形態に関わる統合電源系解析システムの解析処理の手順を示すフローチャートである。
図１１は、１対の電源−グランドプレーンと１対のＬＳＩ搭載用の電源−グランド端子を含む多層プリント回路基板の構造を示す説明図である。
図１２は、１対の電源−グランドプレーンの等価回路を示す説明図である。
図１３は、ＬＳＩの電源端子を電流源と見なした場合の１対の電源−グランドプレーンの等価回路を示す説明図である。
【発明を実施するための最良の形態】  以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本実施形態に係る統合電源系システムのハードウェア構成を示す概略図である。図１に示すように、本実施形態に係る統合電源系解析システムは、入出力装置１０１、メモリ１０２、演算装置１０３及び表示装置１０４で構成されており、入出力装置１０１はバス１００を介して記憶装置１０５に接続されている。また、図２は本実施形態に係る統合電源系解析システムの構成を機能的に示すブロック図である。本実施形態による統合電源系解析システムは、多層プリント回路基板構造情報入力部２０１、物理定数入力部２０２及びメッシュ情報入力部２０３を有し、これらが等価回路定数計算部２０４に接続されている。この等価回路定数計算部２０４はインピーダンス行列計算部２０５に接続され、インピーダンス行列計算部２０５は最初のＬＳＩ搭載地点指定部とともに最適ＬＳＩ搭載地点評価部２０７に接続される。更に、最適ＬＳＩ搭載地点評価部２０７が、最適ＬＳＩ搭載地点表示部２０８に接続されている。
図３は、本実施形態に係る統合電源系解析システムでの解析に使用する、複数のＬＳＩ搭載用の電源−グランド端子と、複数対の電源−グランドプレーンを含む多層プリント回路基板の構造を示す説明図である。また、図４は、図３に示す多層プリント回路基板を等価回路で表したものである。図３に示すように、多層プリント回路基板３００は、下から順に、誘電体層３１０、電源プレーン３１２、誘電体層３１０、グランドプレーン３１１、誘電体層３１０、電源プレーン３１２、誘電体層３１０、グランドプレーン３１１、誘電体層３１０が積層されて構成されている。プリント回路基板の最表面には、ＬＳＩを搭載するためのポート３０１、ポート３０２及びポート３０３が形成されており、各ポートはそれぞれ１対の電源端子３０８−グランド端子３０９で構成されている。電源プレーン３１２と電源端子３０８、グランドプレーン３１１とグランド端子３０９はそれぞれヴィア３１３で接続されている。グランドプレーン３１１には、上記ヴィア３１３を通すためのヴィアホール３１４が形成されている。ＬＳＩ−１パッケージ３０４の電源端子３０６及びグランド端子３０７はそれぞれ、ポート３０１の電源端子３０８及びグランド端子３０９に接続される。また、ＬＳＩ−２パッケージ３０５の電源端子３０６及びグランド端子３０７はそれぞれ、ポート３０２又はポート３０３の電源端子３０８及びグランド端子３０９に接続される。図４に示すように、ポート３０１、ポート３０２、ポート３０３における各ＬＳＩ電源端子の電流源４０１、４０２、４０３は、上層の電源−グランドプレーン対の等価回路４０４及び下層の電源−グランドプレーン対の等価回路４０５に接続されている。上層の電源−グランドプレーン対の等価回路４０４及び下層の電源−グランドプレーン対の等価回路４０５は、上層と下層の電源−グランドプレーン対を接合するヴィア部の等価回路４０６、４０７、４０８によって接続される。
図５は、図３の多層プリント回路基板の上面図であり、一つの端部をｘｙ直交座標系の原点と重ねている。図５示すように、横辺ａ、縦辺ｂのプリント回路基板において、ポート３０１、ポート３０２、ポート３０３の座標をそれぞれ、Ｐ１（ｘ１，ｙ１）、Ｐ２（ｘ２，ｙ２）、Ｐ３（ｘ３，ｙ３）とする。また、図６は、多層プリント回路基板３００の電源−グランドプレーンをメッシュ化して等価回路モデルで表した図である。図６に示すように、多層プリント回路基板の横辺ａを５分割、縦辺ｂを４分割の等分割とし、横辺Δｘと縦辺Δｙのメッシュで構成する。ポート３０１、ポート３０２、ポート３０３は、それぞれ、ノード６０１、ノード６０２、ノード６０３に対応する。
次に、上述の如く構成された本実施形態に係る統合電源系解析システムの動作について説明する。図３の２対の電源−グランドプレーンを有する多層プリント回路基板３００において、ＬＳＩ−１パッケージ３０４をポート３０１に設置した場合に、ＬＳＩ−２パッケージ３０５をポート３０２とポート３０３のどちらに置くべきかを、本実施形態により決定する。図７は、本実施形態に係る統合電源系解析システムの解析処理の手順を示すフローチャートである。図７に示すように、先ず、多層プリント回路基板の構造、物理定数、メッシュに関する情報を入力する（ステップＳ７０１）。ここで、多層プリント回路基板構造入力部２０１に、多層プリント多層プリント回路基板の層数、構造、複数のＬＳＩ搭載候補地点に関する情報などを入力する。ここでは、ＬＳＩ搭載候補地点はＮ点あるとし、それらの点を数式１のようにベクトルＰで表す。
【数１】
0004218725.tif 000002
ここでは、図５において、Ｐ１：（ｘ１，ｙ１）＝（２０，２０）（ｍｍ）、Ｐ２：（ｘ２，ｙ２）＝（６０，２０）（ｍｍ）、Ｐ３：（ｘ３，ｙ３）＝（８０，２０）（ｍｍ）とする。また、プリント回路基板の横辺ａ＝１００ｍｍ、縦辺ｂ＝８０ｍｍとする。更に、電源−グランドプレーン間の厚みｈ＝１ｍｍ、ヴィア内径０．５ｍｍ、ヴィア外径１ｍｍとする。これらを、多層プリント回路基板の構造に関する情報として入力する。
また、物理定数入力部２０２には、多層プリント回路基板に用いられる媒質の材料定数及び解析したい周波数帯域を入力する。ここでは、基板の比誘電率εｒ＝４．３、使用周波数３００ＭＨｚとする。更に、メッシュ情報入力部２０３には、等価回路モデル作成用のメッシュ数やメッシュ間隔を入力する。ここでは、図６に示すように、横辺ａを５分割、縦辺ｂを４分割の等分割とする。
次に、多層プリント回路基板の等価回路モデルを作成する（ステップＳ７０２）。等価回路定数計算部２０４において、メッシュ情報入力部によって指定されたメッシュに対して、等価回路を作成する。ここで、１対の電源−グランドプレーンを有するプリント回路基板の場合は、図１２に示す従来の等価回路モデル１２０３を使用することができる。２対以上の電源−グランドプレーンを有するプリント回路基板の場合は、図４に示す多層プリント回路基板用の等価回路モデルを作成する。次に、最上層のＬＳＩ電源端子の搭載候補点を入力、最下層のＬＳＩ電源端子の搭載候補点とした伝達行列を作成し（ステップＳ７０３）、伝達行列をインピーダンス行列に変換する（ステップＳ７０４）。ここで、インピーダンス行列計算部２０５は、等価回路定数計算部２０４を用いて複数のＬＳＩ搭載候補地点を入力としたインピーダンス行列を計算する。具体的には、多層プリント回路基板構造入力部で指定したＮ個（Ｎ≧１）のＬＳＩ候補地点ベクトルＰに対して、入力電流、入力電圧を数式２、数式３に示すようにそれぞれ、ベクトルＩ、ベクトルＶとした場合、数式４を満たす行列の各要素ｚｉｊ（１≦ｉ，ｊ≦Ｎ）を計算する。
【数２】
0004218725.tif 000003
【数３】
0004218725.tif 000004
【数４】
0004218725.tif 000005
ここで、インピーダンス行列の作成方法の例として、多層プリント回路基板解析方法を説明する。例えば、図３に示すように、２対の電源−グランドプレーンを有し、最上層には３つのＬＳＩ搭載候補地点を持つ多層プリント回路基板を用いる。図４に示すように等価回路を作成することができれば、ＳＰＩＣＥなどの回路ソルバーを用いて、ポート３０１、ポート３０２、ポート３０３を入力としたインピーダンス行列を作成することが可能となるが、ここでは更に、効率良くインピーダンス行列を求めるためのアルゴリズムに関して簡単に説明する。
１対の電源−グランドプレーンに関して、Ｎ個のヴィアを介して上層から流れてくる入力電流、入力電圧を数式５、数式６に示すようにそれぞれ、ベクトルＩｉｎ、ベクトルＶｉｎとし、下層に流れていく出力電流、出力電圧を数式７、数式８に示すようにそれぞれ、ベクトルＩｏｕｔ、ベクトルＶｏｕｔととする。
【数５】
0004218725.tif 000006
【数６】
0004218725.tif 000007
【数７】
0004218725.tif 000008
【数８】
0004218725.tif 000009
この場合、入力電流、入力電圧、出力電流及び出力電圧の間には以下の数式９の関係式がある。
【数９】
0004218725.tif 000010
ここでは、ベクトルＩは単位行列である。ベクトルＹｖｉａは、１対の電源−グランドプレーンの等価回路モデルの全ノードに入力電流があるとし、それらのノードにおける電流と電圧を入力としてアドミタンス行列ベクトルＹを作成した上で、ヴィアの無いノードの入力電流を０として、ヴィアのあるノードのみに関する電流と電圧の関係式に帰着した場合に得られるアドミタンス行列である。たとえば、Ｍ個のノードを有する一対の電源−グランドプレーンのアドミタンス行列ベクトルＹの行列要素ｙｉｊ（１≦ｉ，ｊ≦Ｍ）と入力電流Ｉｉ（１≦ｉ≦Ｍ）、入力電圧Ｖｉ（１≦ｉ≦Ｍ）が以下の数式１０の関係を満たすとする。
【数１０】
0004218725.tif 000011
ヴィアの無いノードに関しては、入力電流は０であるから、そのノードの電圧に関して下記数式１１が成立する。
【数１１】
0004218725.tif 000012
但し、
0004218725.tif 000013
は、ｉ以外の１からＮまでの全てのノードに関する総和を表す。
上記数式１０において、ノードｉ以外の電流に関する式は下記数式１２で表される。
【数１２】
0004218725.tif 000014
上記数式１１を上記数式１２に代入すると、下記数式１３が成立する。
【数１３】
0004218725.tif 000015
上記数式１３において、左辺Ｉｊ（ｊ≠ｉ）は、ｉ以外のノードの電流を表す。上述のような操作を繰り返すことにより、最終的にはヴィアのあるノードに関する入力電流と入力電圧を関係付けるアドミタンス行列ベクトルＹｖｉａが得られる。
各層を接合するヴィア部分の等価回路定数は、一般には３次元電磁界解析を用いた解析や実験などにより算出する。より具体的には回路定数はインダクタンスとして表す。例えばインダクタンス値をＬｖｉａ，１（ｉ＝１，・・・，Ｎ）としたとき、ヴィアに対する入力電流と入力電圧、出力電流、出力電圧の間には下記数式１４が成立する。
【数１４】
0004218725.tif 000016
ここで、ベクトルＬｖｉａは下記数式１５で表される。
【数１５】
0004218725.tif 000017
これらの式を用いることにより、Ｎ対の電源−グランドプレーンを有する多層プリント回路基板に関して、最上層のＬＳＩ搭載候補地点の入力電流、入力電圧をそれぞれ、ベクトルＩｉｎ、ベクトルＶｉｎとし、上層から数えてｉ番目のＹｖｉａ、Ｌｖｉａをそれぞれ、Ｙｖｉａ，１、Ｌｖｉａ，１とし、最下層の多層プリント回路基板の出力電流、出力電圧をそれぞれ、Ｉｏｕｔ、Ｖｏｕｔとした時、下記数式１６が成立する。
【数１６】
0004218725.tif 000018
最下層において出力電流が存在しない場合は、Ｉｏｕｔ＝０とする。以上のようにして得られた上記数式１６を、入力電流と出力電流を右辺、入力電圧と出力電圧を左辺に移項させることにより、下記数式１７の関係を満たすインピーダンス行列が得られる。
【数１７】
0004218725.tif 000019
本実施形態では上記数式１７をインピーダンス行列として、ＬＳＩの電源端子間の相互作用を算出することを１つの特徴とする。なお、インピーダンス行列の作成方法としては、ＳＰＩＣＥなどの回路ソルバーを用いて作成しても良い。
ステップＳ７０４においてインピーダンス行列を算出した後、最初のＬＳＩ搭載候補地点を入力する（ステップＳ７０５）。最初のＬＳＩ搭載地点指定部２０６において、多層プリント回路基板構造情報入力部２０１で指定した複数のＬＳＩ搭載候補地点ベクトルＰの中から、設計の状況に応じて最初に搭載すべきＬＳＩの場所を指定する。ここでは仮にその場所をＰ１とする。次に、最適ＬＳＩ搭載地点を選定する（ステップＳ７０６）。最適ＬＳＩ搭載地点評価部２０７においては、最初のＬＳＩ搭載地点指定部２０６により指定された最初のＬＳＩ搭載地点Ｐ１を除いたＬＳＩの搭載候補地点の中から、最初のＬＳＩ搭載地点との相互インピーダンスの絶対値｜ｚｉｊ｜（ｉ＝２，・・・，Ｎ）を小さい順にソートする。最後に、最適ＬＳＩ搭載地点及び残りのＬＳＩ搭載候補地点を順番に出力し（ステップＳ７０７）、全ての処理を終了する。最適ＬＳＩ搭載地点表示部２０８において、最適ＬＳＩ搭載地点評価部２０７によりソートされた順に候補地点と相互インピーダンスの絶対値｜ｚｉｊ｜（ｉ＝２，・・・，Ｎ）を表示する。ここでは、ポート３０１とのポート３０２の相互インピーダンスＺ１２、ポート３０１とポート３０３の相互インピーダンスＺ１３の絶対値の大小を比較し、｜Ｚ１２｜＜｜Ｚ１３｜であれば、ＬＳＩ−２パッケージ３０５の最適搭載地点をポート３０２、｜Ｚ１２｜＞｜Ｚ１３｜であれば、ＬＳＩ−２パッケージ３０５の最適搭載地点をポート３０３として、出力表示する。
次に本発明の第２の実施形態について説明する。図８は、本実施形態に係る統合電源系解析システムの構成を機能的に示すブロック図である。なお、図８は図２をほぼ踏襲したブロック図であるが、最初のＬＳＩの電源等価回路モデル入力部８０９が新たに最適ＬＳＩ搭載地点評価部２０７に接続されているのが特徴である。また、図９は、本実施形態において、ＬＳＩの電源等価回路モデルを用いた場合の最適ＬＳＩ地点評価方法に関して説明するための図である。図９において、９００は上記多層プリント回路基板の複数の電源−グランド端子を入力として表現されたインピーダンス行列ベクトルＺを有する回路システムを表すブロックである。また、９０１は最初に搭載されるＬＳＩの電源等価回路モデルであり、電流源９０２と内部インピーダンス９０３を含んでいる。更に、９０４と９０５は残りのＬＳＩ搭載地点の電源変動値を示す。
次に、上述の如く構成された本実施形態に係る統合電源系解析システムの動作について説明する。図１０は、本実施形態による統合電源系解析システムの解析処理の手順を示すフローチャートである。図１０は図７をほぼ踏襲した図であるが、更に、最初のＬＳＩの電源等価回路モデルを入力するステップＳ１００８を有することを特徴とする。この場合、最適ＬＳＩ搭載地点選定ステップ（ステップＳ７０６）では、最初のＬＳＩ搭載地点指定ステップＳ７０５と最初のＬＳＩの電源等価回路モデル入力ステップＳ１００８の両情報を用いて最適ＬＳＩ搭載地点を選定する。このとき、図８において、最適ＬＳＩ搭載地点評価部２０７では、インピーダンス行列計算部２０５で得られたインピーダンス行列の、最初のＬＳＩ搭載地点に該当するポートに、負荷として電源等価回路モデルを付けた上で、状態で、残りの搭載候補地点での電圧変動を計算し、その値が小さい順にソートする。また、最適ＬＳＩ搭載地点表示部では、最適ＬＳＩ搭載地点評価部２０８によりソートされた順に候補地点と電圧変動量を表示する。
なお、本発明の実施形態において、ＬＳＩの電源等価回路モデルに関しては、最初に搭載されるＬＳＩのみを考慮したが、適用される他のＬＳＩにも電源等価回路モデルを用いて、複数のＬＳＩ電源端子間の相互結合を評価することも可能である。
以上説明したように、本発明の実施形態によれば、多層プリント回路基板の複数のＬＳＩ搭載候補地点の中から、電源系が互いに影響を与えにくい地点を優先して選定することが可能となる。これはＬＳＩ設計とプリント回路基板設計を統合した上で高速高精度な電源系解析が必要とされる回路設計の分野やＥＭＣ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｃｏｍｐａｔｉｂｉｌｉｔｙ：電磁両立性）分野においてきわめて重要である。
なお、本発明の実施形態で説明した多層回路基板解析方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーション等のコンピュータで実行することにより実現される。このプログラムは、ハードディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：読出専用コンパクトディスク）、ＭＯ（Ｍａｇｎｅｔｏ−Ｏｐｔｉｃａｌ  ｄｉｓｋ：光磁気ディスク）、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。
本発明の統合電源系解析システム及び統合電源系解析方法によれば、複数のＬＳＩを多層プリント回路基板に搭載する場合に、プリント回路基板を介したＬＳＩの電源系同士の相互作用を考慮に入れた上で、プリント回路基板とＬＳＩを統合した電源系の設計指針を構築することができる。
【図１】
0004218725.tif 000020
【図２】
0004218725.tif 000021
【図３】
0004218725.tif 000022
【図４】
0004218725.tif 000023
【図５】
0004218725.tif 000024
【図６】
0004218725.tif 000025
【図７】
0004218725.tif 000026
【図８】
0004218725.tif 000027
【図９】
0004218725.tif 000028
【図１０】
0004218725.tif 000029
【図１１】
0004218725.tif 000030
【図１２】
0004218725.tif 000031
【図１３】
0004218725.tif 000032