(57)【特許請求の範囲】
【請求項１】
マイクロプロセッサ（１０）が、接触部（２２）とマイクロプロセッサ（１０）との間に配置された配線式回路の形式の、および伝送された信号の完全性の検証を有する非同期通信プロトコルに従って作動する、通信装置（４０）を介して端末（２０）と通信する、マイクロプロセッサ（１０）付きおよび接触式（２２）カード（３０）であって、
前記通信装置（４０）が、受信された信号の完全性に応じて、端末（２０）に対して、少なくとも１つの情報を返送するための手段を含み、
前記通信装置（４０）が、
‐一つの電気パルス列を供給するように、端末（２０）によって伝送される電気信号の分析回路（３４）と、
‐電気パルス列の完全性を規定し、検証の結果を示すコード（５０）を供給するための電気パルス列の検証回路（３６）と、
‐検証された電気パルス列から、受信した電気パルスの組み合わせに対応するそれぞれの文字（バイト）を規定する、規定回路（３８）と、
‐文字の規定回路（３８）によって供給されるコマンドおよびアドレスの文字を記録し、それらをマイクロプロセッサ（１０）に提供するための第１の複数のレジスタ（４２）と、
‐文字の規定回路（３８）によって供給されるデータ文字を記録し、それらをマイクロプロセッサ（１０）に提供するための第２の複数のレジスタ（４４）と、
‐コマンドが完全かつ正確であるか否かを決定し、それを示すコードを供給するための、第１の複数のレジスタ（４２）に連合した、コマンドの受信通知回路（５２）と、
‐マイクロプロセッサ（１０）によって供給される、データおよびコマンド実行状態のコードを記録するための第３の複数のレジスタ（４６）と、
‐検証回路（３６）、コマンドの受信通知回路（５２）および第３の複数のレジスタ（４６）によって供給されるコードの、端末（２０）への伝送回路（４８）とを含むことを特徴とする、マイクロプロセッサ付きおよび接触式カード。
【請求項２】
分析回路（３４）が、伝送された信号を検出するための、およびバイナリ型の一つの電気パルス列の形式でそれらを示すための手段を有することを特徴とする、請求項１に記載のマイクロプロセッサ付きおよび接触式カード。
【請求項３】
検証回路（３６）が、パリティビットまたは巡回冗長コードが存在するか否かを検証するための、および対応する信号またはコードを供給するための手段を有することを特徴とする、請求項１または２に記載のマイクロプロセッサ付きおよび接触式カード。
【発明の詳細な説明】
【０００１】
本発明は、マイクロプロセッサと連合したメモリによって、またはメモリが接続された端末によって供給されるデータ上でオペレーションを行うことが可能であるマイクロプロセッサカードに関するものである。
【０００２】
簡潔には、マイクロプロセッサ１０（図１）は、中央装置１２を含み、該中央装置は、プログラムメモリ１６、データメモリ１８および、ＲＡＭタイプのメモリ１４と通信するのだが、このＲＡＭとは英語での“Random Access Memory”の頭字語のことである。このマイクロプロセッサ１０は、接続３２および接触ピン２２を介して端末２０に接続されている。
【０００３】
端末２０によって接触ピン２２に与えられる電気信号は、プログラムメモリ１６に記録されている、通信と呼ばれる特殊プログラムを使って、マイクロプロセッサ１０によって分析され、この通信プログラムは、カードと端末との間の双方向での情報交換を規定する通信プロトコルに適応している。
【０００４】
接触ピン２２に与えられる電気信号の分析は、中央装置１２に対する比較的長いタスク、つまりメモリの大部分を結集するタスクを構成する。
【０００５】
同様に、接触ピン２２を介しての端末２０への、マイクロプロセッサ１０の情報出力もまた、中央装置の時間およびメモリにおけるスペースを結集するものである。
【０００６】
従って、本発明の目的は、マイクロプロセッサにおいて他のタスクのための時間を作り、これらの他のタスクのためのメモリ容量を空けるために、前述の欠点を有さないマイクロプロセッサカードを実現することである。
【０００７】
本発明は端末とマイクロプロセッサカードとの間の通信が通信装置を介して行われ、前記装置が配線式回路の形式であることにある。
【０００８】
本発明は、カードの開発を容易にし、特にその認定の期間および費用を減少させるという利点を有し、独立部分の形式の通信装置は一度限りのみ認定されることが可能である。
【０００９】
本発明は、マイクロプロセッサ付きおよび接触式カードに関するものであり、マイクロプロセッサが非同期通信装置を介して、端末と通信し、前記通信装置が以下のものを含むことを特徴とする。
‐一つの電気パルス列を供給するように、端末によって伝送される電気信号の分析回路と、
‐電気パルス列の完全性を規定し、検証状態を示すコードを供給するための電気パルス列検証回路と、
‐列のパルスからのそれぞれの文字の規定回路と、
‐文字の規定回路によって供給されるコマンドおよびアドレスの文字を記録し、それらをマイクロプロセッサに提供するための第１の複数のレジスタと、
‐文字の規定回路によって供給されるデータ文字を記録し、それらをマイクロプロセッサに提供するための第２の複数のレジスタと、
‐コマンドの文字を分析し、コマンドの受信状態を示すコードを提供するための、第１の複数のレジスタに連合した、コマンドの受信通知回路と、
‐マイクロプロセッサによって供給される、データのおよびコマンド実行状態のコードを記録するための第３の複数のレジスタと、
‐検証回路、コマンドの受信通知回路および第３の複数のレジスタによって提供されるコードの、端末への伝送回路。
【００１０】
本発明は、実現の特殊な１つの例についての以下の説明によってよりよく理解されるであろうが、前記説明は、付属の図と関連してなされており、該図において、図１は本発明の特徴を示すマイクロプロセッサカードの機能概略図である。
【００１１】
冒頭において示したように、従来技術のマイクロプロセッサカード３０は、基本的にマイクロプロセッサ１０を含み、該マイクロプロセッサは、点線で表されている双方向接続３２、および接触端子２２を介して端末２０に接続されている。端末２０によって接触部２２に与えられる２進の電気信号は、マイクロプロセッサ１０によって直接分析される。また、マイクロプロセッサ１０によって供給される２進の電気信号は、接続３２および接触部２２を介して端末２０に伝送される。
【００１２】
このようなアーキテクチャにおいて、マイクロプロセッサ１０は、双方向通信プロセスに直接介入し、該プロセスは、幾つかの欠点、特に、前文に示されたものが生じる。
【００１３】
本発明によると、双方向通信プロセスは、通信装置４０によって実施され、該通信装置は、接触端子２２とマイクロプロセッサ１０との間に配置される。
【００１４】
通信装置４０は以下のものを含む。
‐カード３０の接触端子２２に端末２０によって与えられる、電気信号の分析回路３４。この回路３４は、接触部２２に表われる電気信号を分析し、それらを、バイナリ型の一つの電気パルス列の形式で示す。
‐電気パルス列の完全性を規定するための、つまり、例えば、列内のパリティの２進の数または冗長コードの使用によって、列が所定の規則に従って完全であるかどうかを検証するための、２進の電気パルス列の検証回路３６。この検証回路３６は、この検証の結果を示す２進信号または２進コードを接続５０に供給する。
‐検証された列のパルスからの、コマンドあるいは命令、アドレスまたはデータのそれぞれの文字の規定回路３８と、
‐一方でコマンドあるいは命令の文字を、他方でアドレスの文字を、規定回路３８によるそれらの規定に応じて記録するための第１の複数のレジスタ４２と、
‐規定回路３８によって供給されるデータ文字を記録するための、第２の複数のレジスタ４４と、
‐コマンドまたは命令の文字を分析し、接続５４におけるコマンドの良または不良の受信を示す２進の信号またはコードを供給するための、第１の複数のレジスタ４２に連合した、コマンドの受信通知回路５２と、
‐一方でマイクロプロセッサ１０によって供給されるデータ、及び、他方でマイクロプロセッサ１０によるコマンドの実行状態を示す状態コードを記録するための、第３の複数のレジスタ４６と、
‐検証回路３６によって接続５０へ、受信通知回路５２によって接続５４へ、そして、第３の複数のレジスタ４６によって接続５６へ供給される信号および／またはコードの、接触部２２を介しての、端末１０への伝送回路４８。
【００１５】
通信装置４０を構成する様々な回路は、選択された通信プロトコルに適合している。この通信プロトコルは、非同期型であり、いわゆるパーソナルコンピュータとその周辺機器との間において一般に使用されているシリアル接続に関しては、ＲＳ２３２の呼称、または、モデムによる接続に関しては、Ｖ２２，Ｖ２３など・・・の呼称で知られているものであることが可能である。
【００１６】
パルス列の完全性を検証するために、伝送された信号に冗長情報、つまり検証回路３６がその存在を検証することのできる情報を加えるために、端末２０が準備されていなければならない。２進の、またはパリティビットの数、あるいは、巡回冗長コードの存在に関することが可能である。数多くの通信プロトコルが、伝送された情報の完全性を検証するためにこのような冗長を準備していることに注意しなければならない。この検証が達成されない場合、コマンドは実行されず、この決定はコードによって接続５０に示される。
【００１７】
この完全性の検証は、列のパルスに対応する２進の数の連続にのみ関するものであり、コマンドの検証は、受信通知回路５２によって行われ、該受信通知回路はコマンドが完全かつ正確であることを規定し、特殊なコードによってそれを接続５４に示す。エラーの場合、回路５２は、別の特殊なコードによってそれを示すことが可能である。これらの特殊コードは、伝送回路４８に伝送されるが、コマンドが完全に受信された時、端末によってコマンドの後で伝送されるデータを記録するために準備された第２の複数レジスタ４４に向かって、続きの文字がスイッチングされるということを、正しい受信通知の場合に示すために、文字規定回路３８にも伝送される。
【図面の簡単な説明】
【図１】  図１は本発明の特徴を示すマイクロプロセッサカードの機能概略図である。
【図１】
0004334140.tif 000002