(57)【特許請求の範囲】
【請求項１】
多階調数の画像データを、主走査方向の画素数および副走査方向のライン数共に複数のマトリクス上の特定点から順次に記録ドットを配置するドット集中型で、記録ドット有無を表す２値データに変換する階調処理手段；
主走査方向に連続する複数の前記マトリクスの同一ライン上の画素配列の、記録ドット有無を表す前記２値データの配列における、記録ドット／非記録ドットとなる変化点の数ｐをカウントし、カウント値ｐが一定数Ｐより大きいと、前記２値データの配列を、前記特定点に近い画素のものから順番に主走査方向に並べ替える配列変換機能を用いて変更し、該変更の有無を表す変換有無データを生成する、データ配列変換手段；
前記変更した配列および変更しなかった配列の２値データをランレングス符号化により圧縮データに変換する圧縮手段；
該圧縮したデータを前記変換有無データを付してメモリに書込むメモリアクセス制御手段；
前記メモリから読み出したデータの圧縮データを元の２値データに逆変換する伸張手段；および、
前記圧縮データに付された前記変換有無データが変更有りを表すと、該圧縮データから逆変換された２値データの配列を、メモリ上の、前記並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ直し用配列テーブルを用いて変更する、データ配列逆変換手段；
を備える情報処理装置。
【請求項２】
前記データ配列変換手段は、メモリ上の、前記並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ変え用配列テーブルを用いて前記変更を行う；請求項１に記載の情報処理装置。
【請求項３】
前記並べ変え用配列テーブルは、複数の変更方式にそれぞれが対応した複数である；請求項２に記載の情報処理装置。
【請求項４】
前記並べ直し用配列テーブルは、複数の変更方式にそれぞれが対応した複数である；請求項３に記載の情報処理装置。
【請求項５】
請求項１乃至４のいずれか１つに記載の情報処理装置；および、前記階調処理手段が階調処理したデータに基づいて転写紙上に作像するプリンタ；を備える画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば原稿の画像を読み取る画像スキャナ，フイルムスキャナ，デジタルカメラ，ＤＶＤ，コンピュータ（ワープロ，ＣＧ）など、画像データを出力する画像データ供給手段の画像データを、たとえばプリント，表示などの顕像形成用の画像データに画像処理する情報処理装置およびそれを用いる画像形成装置に関する。
【０００２】
【従来技術】
たとえば複合機能（コピー，ＦＡＸ，プリンタ，スキャナなどの機能）がある複写機に於いて、読み取り信号の画像処理、メモリへの画像蓄積、複数機能の並行動作及びそれぞれの画像処理を最適化する「画像処理装置」（特開平８−２７４９８６号公報）等が発明されており、各種の画像処理を１つの画像処理構成で実行できるようになっている。
【０００３】
しかしながら、複合機能でのメモリの有効活用，周辺ユニットの性能向上に伴う機能向上の容易性、単体スキャナ，単体プリンタ，への機能分割の容易性が提供されていなかった。また、システムの有効活用という点で最適な制御構成が構築されていない。
【０００４】
このような点から、画像処理アルゴリズム及び処理のためのパラメータを容易に更新でき、マイクロプロセッサやデータ転送のパフォーマンスが異なるシステムでも最小限のユニットの変更のみでシステムに追従でき、メモリを複数の機能動作で有効に利用できる、複合機能複写機を提供している（たとえば特開２０００−３１６０６３号公報）。
【０００５】
γ変換処理やフィルタ処理といった現処理画素（注目画素）及びその周辺画素の濃度情報から演算可能な処理はプログラマブルなＳＩＭＤ型のプロセッサが実行し、誤差拡散処理のように、事前の処理結果が現処理結果に反映する処理は逐次型のプロセッサあるいは専用のハード構成で実行する。すなわち、所要の画像処理機能群を数種のプロセッサおよびハードウェアで、処理の特徴にあわせて分担する。
【０００６】
【発明が解決しようとする課題】
本発明は、画像処理能力を高くすることを目的とする。
【０００７】
【課題を解決するための手段】
（１）多階調数の画像データを、主走査方向の画素数および副走査方向のライン数共に複数のマトリクス上の特定点から順次に記録ドットを配置するドット集中型で、記録ドット有無を表す２値データに変換する階調処理手段(IPP)；
主走査方向に連続する複数の前記マトリクスの同一ライン上の画素配列の、記録ドット有無を表す前記２値データの配列における、記録ドット／非記録ドットとなる変化点の数ｐをカウントし、カウント値ｐが一定数Ｐより大きいと、前記２値データの配列を、前記特定点に近い画素のものから順番に主走査方向に並べ替える配列変換機能を用いて変更し、該変更の有無を表す変換有無データを生成する、データ配列変換手段(60)；
前記変更した配列および変更しなかった配列の２値データをランレングス符号化により圧縮データに変換する圧縮手段(46)；
該圧縮したデータを前記変換有無データを付してメモリ(MEM)に書込むメモリアクセス制御手段(47)；および、
前記メモリ(MEM)から読み出したデータの圧縮データを元の２値データに逆変換する伸張手段(48)；および、
前記圧縮データに付された前記変換有無データが変更有りを表すと、該圧縮データから逆変換された２値データの配列を、メモリ(RAM)上の、前記並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ直し用配列テーブルを用いて変更する、データ配列逆変換手段(70)；
を備える情報処理装置。
【０００８】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素の符号を、例示として参考までに付記した。以下も同様である。
【０００９】
これによれば、階調処理手段(IPP)が処理した多階調数の画像データを、圧縮手段(46)で圧縮して効率よくメモリ(MEM)に蓄積できる。
【００１０】
【発明の実施の形態】
（２）前記データ配列変換手段(60)は、メモリ(RAM)上の、前記配並べ替え後の主走査方向の画素位置に並べ替え前の画素位置を割り付けた並べ変え用配列テーブルを用いて前記変更を行う；上記（１）に記載の情報処理装置。
【００１１】
（３）前記並べ変え用配列テーブルは、複数の変更方式にそれぞれが対応した複数である；上記（２）に記載の情報処理装置。
【００１２】
（４）前記並べ直し用配列テーブルは、複数の変更方式にそれぞれが対応した複数である；上記（３）に記載の情報処理装置。
【００１３】
（５）上記（１）乃至（４）のいずれか１つに記載の情報処理装置；および、前記階調処理手段(IPP)が階調処理したデータに基づいて転写紙上に作像するプリンタ；を備える画像形成装置。
【００１４】
本発明の他の目的および特徴は図面を参照した以下の実施例の説明により明らかになろう。
【００１５】
【実施例】
−第１実施例−
図１に、本発明の第１実施例の画像形成装置の構成を示す。この画像形成装置は、大略で、原稿スキャナＳＣＲ，情報処理装置ＭＦＣおよびプリンタＰＲＲを組み合わせた複合機能複写機である。
【００１６】
原稿を光学的に読み取る読み取りユニット４は、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子は、ＳＢＵ（センサー・ボード・ユニット）に搭載され、電気信号に変換された画像信号はディジタル信号すなわち画像データに変換された後、ＳＢＵから出力される。ＳＢＵから出力される画像データは、バス管理手段であるＣＤＩＣ（圧縮／伸張及びデータインターフェース制御部）に入力される。ＣＤＩＣは画像データに関し、ＳＢＵ、パラレルバス、および、画像処理手段であるＩＰＰ（画像処理プロッセサー）間のデータ転送、ならびに、本実施例の全体制御を司るシステムコントローラ６と画像データに対するプロセスコントローラ１間の通信を行う。
【００１７】
ＳＢＵからの画像データは、ＣＤＩＣを経由してＩＰＰに転送され、光学系及びディジタル信号への量子化に伴う信号劣化（スキャナ読み取り系の読み取り劣化）を補正し、再度各々のＣＤＩＣへ出力される。この補正が、「スキャナ画像処理」（図２）である。
【００１８】
ＣＤＩＣに入力された画像データは、パラレルバスＰｂを経由してメモリ管理手段であるＩＭＡＣ（画像メモリーアクセス制御）に送られる。ここではシステムコントローラ６の制御に基づき画像データとＭＥＭ（メモリモジュール）のアクセス制御、パソコンＰＣからの画像データの画像処理（図７の４９内）およびメモリ有効活用のための画像データの圧縮／伸張を行う。
【００１９】
ＩＭＡＣへ送られた画像データは、データ圧縮後ＭＥＭへ蓄積される。読み出しデータは伸張され、本来の画像データに戻しＩＭＡＣからパラレルバスＰｂ経由でＣＤＩＣへ戻される。ＣＤＩＣに戻された画像データはＩＰＰに転送される。ＩＰＰでは裏うつり補正を行った後に通常の、プリント出力用の「画質処理」（図２）が行われる。
【００２０】
画質処理によってプリント出力用に２値又は低階調数の画像データに変換された画像データは、ＩＰＰからＶＤＣ（ビデオ・データ制御）に転送される。ＶＤＣは、画像データを作像信号に変換しドット配置に関する後処理及びドットを再現するためのパルス制御をして、作像ユニット５のレーザビーム露光器に与えて、感光体のレーザ露光を制御して感光体に静電潜像を形成する。静電潜像は現像されてトナー像を生じ、それが転写紙上に転写される。
【００２１】
図２に、ＩＰＰの画像処理概略を示す。読み取り画像はＳＢＵ、ＣＤＩＣを介してＩＰＰの入力Ｉ／Ｆ（インターフェース）から「スキャナ画像処理」へ伝達される。この「スキャナ画像処理」は、読み取り画像信号の読み取り劣化補正が目的で、シェーディング補正を行った後にスキャナγ変換等を行った後にＣＤＩＣにデータは転送されて、ＭＥＭでの蓄積が行われる。
【００２２】
ＭＥＭに蓄積し、そして読み出された画像データは、ＣＤＩＣを経由して再びＩＰＰに転送される。ここで「地肌除去補正処理」が行われる。そして「画質処理」が行われる。「画質処理」の主要なものは、主走査の電気変倍処理，プリンタガンマ変換、および、多階調数の画像データを、プリンタＰＲＲが使用する２値又は低階調数の画像データに変換する階調処理である。
【００２３】
階調処理には、濃度変換、ディザ処理、誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。一旦「スキャナ画像処理」された画像データをメモリＭＥＭに蓄積しておけば、「画質処理」を変える事によって種々の再生画像を確認することができる。例えば再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりする事で、再生画像の雰囲気を変更できる。この時処理を変更する度に画像を読み取りユニット４で読み込み直す必要はなく、ＭＥＭから格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【００２４】
図３に、ＩＰＰの内部構成の概要を示す。ＩＰＰは、スキャナＳＣＲの出力Ｉ／ＦからＣＤＩＣを介しての画像データの受け入れならびにＣＤＩＣに対する画像データの入出力は入出力ポート１４１で行う。入出力画像データは、バススイッチおよびバッファメモリを含むデータバッファ又は入出力データレジスタ１４２に一旦格納してから、ＳＩＭＤ型プロセッサ１４３のメモリ制御を介してプロセッサアレー１４４に入力され、あるいはＣＤＩＣに出力される。ＩＰＰを制御するデータならびにＩＰＰの画像処理プログラム（プログラムと処理パラメータ）は、システムコントローラ６，ＣＤＩＣあるいはプロセスコントローラ１からホストバッファ１４７に与えられ、データＲＡＭ１４６およびプログラムＲＡＭ１４５に書き込まれる。
【００２５】
図４に、プロセッサアレー１４４の内部の一部分の構成を示す。この実施例では、プロセッサアレー１４４は、ＳＩＭＤ(Single Instruction stream Multiple Data stream)型プロセッサであり、複数のデータに対し、単一の命令を並列に実行させるもので、複数のプロセッサエレメントＰＥ１〜ＰＥ８等を含む。それぞれのプロセッサエレメントＰＥ（以下では単にＰＥと表記する）は、自己宛てのデータを格納する入出力レジスタ１５０、他のＰＥのレジスタをアクセスするためのマルチプレクサ（以下ではＭＵＸと表記）１５１、バレルシフタ(Shift Expand)１５２、論理演算器（以下ではＡＬＵと表記）１５３、論理結果を格納するアキュムレータ（Ａ）１５４、アキュムレータの内容を一時的に退避させるテンポラリレジスタ（Ｆ）１５５から構成される。
【００２６】
各入出力レジスタ１５０はアドレスバスおよびデータバス（リード線およびワード線）に接続されており、処理を規定する命令コード，処理の対象となるデータ等を格納する。入出力レジスタ１５０の内容は論理ＡＬＵ１５３に入力され、演算処理結果はアキュムレータ１５４に格納される。結果をＰＥ外部に取り出すために、テンポラリレジスタ１５５に一旦退避させる。テンポラリレジスタ１５５の内容を取り出すことにより、対象データに対する処理結果が得られる。
【００２７】
命令コードは各ＰＥに同一内容で与え、処理の対象データをＰＥごとに異なる状態で与え、隣接ＰＥの入出力レジスタ１５０の内容をＭＵＸ１５１において参照することで、演算結果は並列処理され、各アキュムレータ１５４に出力される。
【００２８】
たとえば、画像データ１ラインの内容を各画素ごとにＰＥに配置し、同一の命令コードで演算処理させれば、１画素づつ逐次処理するよりも短時間で１ライン分の処理結果が得られる。特に、空間フィルタ処理、シェーディング補正処理はＰＥごとの命令コードは演算式そのもので、ＰＥ全てに共通に処理を実施することができる。
【００２９】
図５に、ＣＤＩＣの機能構成の概要を示す。画像データ入出力制御１６１は、ＳＢＵが出力する画像データをうけて、ＩＰＰに出力する。ＩＰＰは、「スキャナ画像処理」をして、ＣＤＩＣの画像データ入力制御１６２に送りだす。画像データ入力制御１６２が受けたデータは、パラレルバスＰｂでの転送効率を高めるためにデータ圧縮部１６３に於いて、画像データの１次圧縮を行う。圧縮した画像デ−タは、データ変換部１６４でパラレルデータに変換してパラレルデータＩ／Ｆ１６５を介してパラレルバスＰｂへ送出される。パラレルデータバスＰｂからパラレルデータＩ／Ｆ１６５を介して入力される画像データは、データ変換部１６４でシリアル変換される。このデータは、バス転送のために１次圧縮されており、データ伸張部１６６で伸張される。伸張された画像データは、画像データ出力制御１６７によってＩＰＰへ転送される。ＩＰＰでは、「画質処理」によりＲＧＢ画像データをＹＭＣＫ画像データに変換し、プリンタ１００の画像出力用の画像データＹｐＭｐＣｐＫｐに変換してＶＤＣに出力する。
【００３０】
ＣＤＩＣは、パラレルバスＰｂで転送するパラレルデータとシリアルバスＳｂで転送するシリアルデータの変換機能を併せ持つ。システムコントローラ６は、パラレルバスＰｂにデータを転送し、プロセスコントローラ１は、シリアルバスＳｂにデータを転送する。２つのコントローラ６，１の通信のために、デ−タ変換部１６４およびシリアルデ−タＩ／Ｆ１６９で、パラレル／シリアルデータ変換を行う。シリアルデータＩ／Ｆ１６８は、ＩＰＰ用であり、ＩＰＰともシリアルデ−タ転送する。
【００３１】
図６にＶＤＣのブロック構成の概略を示す。入力される画像データに対し作像ユニットの特性に応じて処理を行う。エッジ平滑処理によるドットの再配置処理、ドット形成のための、画像データ対応の画像信号のパルス制御を行い、パルス信号は作像ユニット５のレーザ露光器に出力される。画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を併せ持ち、ＶＤＣ単体でもシステムコントローラ６とプロセスコントローラ１の通信に対応できる。
【００３２】
図７にＩＭＡＣのブロック構成の概略を示す。パラレルデータＩ／Ｆ４１に於いて、パラレルバスＰｂとの画像データのインターフェースを管理する。構成的にはＭＥＭへの画像データの格納／読み出しと、主に外部のパソコンＰＣから入力されるコードデータの画像データへの展開を制御する。入力されたコードデータは、ラインバッファ４２において、ローカル領域でのデータの格納を行う。ラインバッファ４２に格納されたコードデータは、システムコントローラＩ／Ｆ４４を介して入力されたシステムコントローラ６からの展開処理命令に基づき、ビデオ制御４３に於いて画像データに展開する。
【００３３】
展開された画像データもしくはパラレルデータＩ／Ｆ４１を介してパラレルバスＰｂから入力された画像データは、ＭＥＭに格納される。この場合、データ変換部４５に於いて格納対象となる画像データを選択し、データ圧縮部４６においてメモリ使用効率を上げるために可逆のデータ圧縮（２次圧縮）を行い、メモリアクセス制御部４７にてＭＥＭのアドレスを管理しながらＭＥＭに画像データを格納する。ＭＥＭに格納された画像データの読み出しは、メモリアクセス制御部４７にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部４８にて伸張（２次伸張）する。伸張された画像データをパラレルバスＰｂへ転送する場合、パラレルデータＩ／Ｆ４１を介してデータ転送を行う。
【００３４】
なお、通常の場合、ＣＤＩＣがパラレルバスＰｂおよびＩＭＡＣを介してＭＥＭに蓄積するデータは、転送能率を高くするためにデータ圧縮部１６３で１次圧縮したものである。ＩＭＡＣではデータ圧縮部４６でこのデータを更に圧縮するので、ＩＭＡＣでのデータ圧縮部４６による圧縮を２次圧縮といっている。
【００３５】
しかし、パソコンＰＣ由来の画像データは、ＣＤＩＣを経由していないので、圧縮のない画像データである。また、ＣＤＩＣでデータ圧縮部１６３をスルーさせてパラレルバスＰｂおよびＩＭＡＣを経由してＭＥＭに書込むデータも、ＩＭＡＣには圧縮の無い画像データで到来する。これらの場合、ＩＭＡＣに到来する圧縮の無い画像データにＩＭＡＣは、データ圧縮部４６による可逆の「２次圧縮」を加えるが、画像データに対しては、これは第１（初回）の圧縮処理である。
【００３６】
データ変換部４５には、メモリ画像処理部４９を接続している。この構成は図９に示しその機能は図９を参照して後述する。
【００３７】
図８に、パソコンＰＣからのプリント指示画像をＭＥＭに蓄積するときのパソコンＰＣからのデータの流れを示す。この流れは、ＩＭＡＣ内のデータ変換部４５により制御される。
【００３８】
次に、図９を参照する。この実施例では、図７に示すメモリ画像処理部４９に、図９の（ａ）に示すように、ＩＩＲフィルタならびにデータ配列変換および逆変換を設けている。ＩＩＲフィルタ部５０は図９の（ｂ）に示すハードウエア構成であって、図９の（ｃ）に示すような機能である。信号変化に対する反応が遅いため、強い平滑化や地肌除去処理などに利用している。式で示すと
ＯＤｎ＝Ｋ×ＩＤｎ＋（１−Ｋ）×ＯＤｎ−１  ・・・（式１）
ＩＤｎ：ｎ番目の入力画像データ
ＯＤｎ：ｎ番目の出力画像データ
ＯＤｎ−１：ｎ−１番目の出力画像データ
Ｋ：０以上１以下の定数
となる。
【００３９】
ＩＩＲフィルタ処理は、ＳＩＭＤ型プロセッサでの処理には向かない。また、ハードウェア化しても図９の（ｂ）に示すように規模は小さくて済むため、係数Ｋが固定になればコスト面でもハードウェアのほうが有利である。また、ＳＩＭＤ型プロセッサ１４３のプログラム削減にもなり、プロセッサの負担も削減可能となる。図８の４５から４６の流れに示すように、画像データの圧縮処理４６前にＩＩＲフィルタ処理５０（メモリ画像処理部４９の中）を配置しているため、ビデオ制御部４３にて展開された画像データをメモリ画像処理部４９にて、例えばＩＩＲフィルタ処理５０の後データ変換部４５を介してＭＥＭへ保存することができ、パソコンＰＣからの画像データに有効な画像処理を行いＭＥＭに格納することが可能となる。なお、処理が不要の場合は図示しないが処理をスルーさせることも可能である。
【００４０】
また、ＣＤＩＣからＩＭＡＣ経由でＭＥＭに蓄積する画像データに、メモリ画像処理部４９の処理を加えることもできる。ただしこの場合には、ＣＤＩＣでは、データバスでの転送能率を高くするための、データ圧縮／伸張（１次圧縮／伸張）をしない。すなわちデータ圧縮部１６３／データ伸張部１６６をスルーさせる。
【００４１】
ＭＥＭに保存すなわち蓄積する画像データは、データ圧縮部４６にて可逆の２次圧縮処理が行われる場合を考えると、その圧縮処理の方式と、入力される画像データの形式によって、圧縮効率が変動することが考えられる。その一例として、データ圧縮部の方式がランレングス符号方式を採用していた場合、入力される画像データのランレングスが短い形式の場合、圧縮効率が向上しない。
【００４２】
図９の（ａ）に示すように、本実施例では、この問題に対して、ＭＥＭへ格納する前段に位置するデータ圧縮部４６の圧縮率向上に有効な画像データの形式に変換する処理を、データ配列変換部６０で施すことで、画像データを劣化することなく圧縮率を向上させる。そして、メモリＭＥＭから読み出したデータをデータ圧縮部４８で伸張するときは、データ配列を変換したデータの伸張のときには、データ配列逆変換部７０でデータ配列を元に戻してから、データ変換部４５，パラレルデータ４１，パラレルバスＰｂおよびＣＤＩＣを介して、ＩＰＰに出力する。この場合ＣＤＩＣでは、画像データが非圧縮のものであるので、データ伸張部１６６はスルーさせる。
【００４３】
ここで、ＩＭＡＣのデータ圧縮部４６の圧縮方式が、ランレングス符号化を主体としているものであって、ＭＥＭに入力する画像データは２値画像データである例を説明する。ランレングス符号の場合、画像データのランレングスを長くすることで圧縮効率は向上する。そのために、メモリ画像処理部４９では入力された画像データを１定の画素数内で観測し、その画素内のデータの散らばり具合を判定する。散らばり具合が一定値以上の場合はランレングス符号化に不利であると判断し、散らばり補正処理すなわちデータ配列を変換する。散らばり具合が一定に満たない場合は、散らばり補正処理を行わない。
【００４４】
前記、散らばり補正処理すなわちデータ配列の変換６０の例について説明する。入力画像データの、図１２の（ａ）に示すＮ×１画素のマトリックスと隣あったＮ×１画素マトリックスの２Ｎ×１マトリックスにて、その散らばり具合を判断する。２Ｎ×１画素中に変化点が一定数Ｐ  以上の場合に以降の散らばり補正処理を行う。変化点は、Ｎ×１マトリックス内を１画素目から観測し「０」（記録なし）から「１」（記録あり）と変化、もしくは「１」から「０」と変化したポイント数をｐとしてカウントする。ｐを一定数Ｐと比較することで画像の散らばり具合を判断する。（図１２の（ｂ））
ｐ＞Ｐと判断された画像データは前記Ｎ×１マトリックス内で画素の並べ替えを試みる。一般に２値画像データの場合、画像処理において２値化されその方式には例えばディザ処理などが挙げられる。ディザ処理の場合Ｌ×Ｍの閾値マトリックスを使用して２値化する。その場合、閾値マトリックスによって形成される画像データの配置が決定される。例えばドット集中型ディザの場合Ｌ×１サイズマトリックスの中央ｌの位置から画像データが形成される特徴がある。同様に次のラインについても、ｌの位置から画像データが形成される。（図１２の（ｃ））
ここで、隣り合ったＬ×１マトリックスをつなぎ合わせた２Ｌ×１にて並び替えを行う。２Ｌ×１中の左側のＬ×１を中央（Ｌ／２）＋１より、ディザ閾値マトリックスの閾値順と同様の順番に並べ替え番号（左１、左２・・・左Ｌ）が対応する。２Ｌ×１中の右側Ｌ×１の中央Ｌ／２からも並べ替え番号（右１、右２・・・右Ｌ）が対応する。並べ替えは先の並べ替え番号を利用して、２Ｌ×１マトリックスの左端から“左１、右１、左２、右２・・・・左Ｌ、右Ｌ”の順番に並べ替えを実行する。上記並べ替えの結果２Ｌ×１マトリックスの左端からデータ１（黒）が並び、２Ｌ×１マトリックスの右端からデータ０（白）が並ぶ傾向となり、連続した１もしくは０が集まるドット配列になる。結果ランレングス符号におけるランレングスが長くなることとなり、ＭＥＭへ格納際の圧縮率の向上が実現する（図１２の（ｄ））。
【００４５】
並び替えすなわちデータ配列の変換をしたときには、変換有無ビット（信号）を変換指示の「１」として、それに続けて２Ｌ×１の変換済データをデータ変換部４５を介してデータ圧縮部４６に送り込む。データ圧縮部４６は、先頭の変換有無ビットはそのままにして、２Ｌ×１を圧縮符号化して、変換有無ビットと圧縮コードを、２Ｌ×１マトリックス区切りの圧縮データとして出力し、メモリアクセス制御４７がそれをＭＥＭに書込む。
【００４６】
また、ＭＥＭからの読み出した画像データをデータ伸張部にて復号する場合には、ＭＥＭから読み出した２Ｌ×１マトリックス区切りの圧縮データの先頭の変換有無ビットをそのままに、次のコードを伸張して２Ｌ×１のデータを復号伸張して、変換有無ビットとともにメモリ画像処理部４９のデータ配列逆変換部７０に入力する。データ配列逆変換部７０は、変換有無ビットが「０」（データ配列の変換なし）であるときには２Ｌ×１の伸張データをそのまま出力するが、「１」（データ配列の変換あり）であると、データ配列逆変換部７０は、前記並べ替えの逆の作業すなわちデータ配列の逆変換を行う。これにより並べ直しが完了し、元画像データが復元される（図１２の（ｄ））。
【００４７】
図１０の（ａ）には、メモリ画像処理部４９の中のデータ配列変換部６０の構成を、図１０の（ｂ）には、メモリ画像処理部４９の中のデータ配列逆変換部７０の構成を、また図１１には、データ配列変換部６０とデータ配列逆変換部７０によるデータ配列の変換／逆変換のビット位置の変更を示す。
【００４８】
図１０の（ａ）に示すデータ配列変換部６０は、Ｓ／Ｐ変換器６１で、シリアル入力の画像データを１４ビット区切りでパラレル出力に変換する。本実施例の場合は、７×７マトッリックス  ドット集中型のディザ処理後の２値画像データがＳ／Ｐ変換器６１にシリアルに与えられ、１４画素分のシリアル１４ビットの画像データをパラレル１４ビットデータに変換して、バッファメモリＢＵＦ６２に書込む。
【００４９】
データ配列変換６３が、ＢＵＦ６２に書き込んだパラレル１４ビットデータを、該１４ビットの区切りで、順次に読出す。そして各１区切りのパラレル１４ビットデータに対しては、まずその中の「０」から「１」への変化点とその逆の変化点の数ｐをカウントし、ｐが設定値Ｐ（例えば４）以上であると、変換有無ビット（信号）を変換指示の「１」として、これを出力側のバッフアメモリＢＵＦ６４に与えるとともに、パラレル１４ビットデータの各ビットを１ビットとづつ順番に読み出して、そのビットＮｏ．（元位置情報）を、ＲＡＭで構成したデータ配列テーブル６６のアドレスに与えて、該アドレスの行先ビットＮｏ．（行先位置情報）を読み出して、パラレル１４ビットの変換後データフレームの、該行先ビットＮｏ．の位置に書込む。
【００５０】
ｐが設定値Ｐ未満であったパラレル１４ビットデータの場合には、データ配列変換６３は、ＢＵＦ６４に与える変換有無ビット（信号）は非変換指示の「０」として、ＢＵＦ６２から読み出したパラレル１４ビットデータをそのままＢＵＦ６４に書込む。
【００５１】
１４ビット全部をＢＵＦ６４に書込むと、データ配列変換６３は、ＢＵＦ６４に与えている１ビットの変換有無ビット（信号）とＢＵＦ６４の１４ビットデータをパラレルにＰ／Ｓ変換器６５に与え、Ｐ／Ｓ変換器６５が、１ビットの変換有無ビットを先頭につけて１４ビットデータをシリアルに出力する。あわせて１５ビットのシリアルデータがデータ圧縮部４６に与えられる。データ圧縮部４６が圧縮したデータはＭＥＭに書き込まれる。
【００５２】
ＭＥＭから該圧縮データを読出して伸張するときには、図１０の（ｂ）に示すデータ配列変換部７０では、そのＳ／Ｐ変換器７１が、先頭の変換有無ビット１ビットとあわせて１５ビットの区切りに、シリアル入力データをパラレルに変換してバッファメモリＢＵＦ７２に書込む。先頭の変換有無ビットは、ＢＵＦ７２からデータ配列逆変換７３に与えられる。
【００５３】
データ配列逆変換７３は、変換有無ビットが「１」のときには、ＢＵＦ７２に書き込んだパラレル１４ビットデータを、該１４ビットの区切りで、順次に読出す。そして各１区切りのパラレル１４ビットデータに対しては、各ビットを１ビットとづつ順番に読み出して、そのビットＮｏ．（逆変換前元位置）を、ＲＡＭで構成したデータ配列テーブル７６のアドレスに与えて、該アドレスの行先ビットＮｏ．（逆変換後行先位置）を読み出して、パラレル１４ビットの逆変換後データフレームの、該行先ビットＮｏ．の位置に書込む。
【００５４】
変換有無ビットが「０」であったパラレル１４ビットデータの場合には、データ配列変換７３は、ＢＵＦ７２から読み出したパラレル１４ビットデータをそのままＢＵＦ７４に書込む。
【００５５】
１４ビット全部をＢＵＦ７４に書込むと、データ配列変換７３は、ＢＵＦ７４の１４ビットデータをパラレルにＰ／Ｓ変換器７５に与え、Ｐ／Ｓ変換器７５が、１４ビットデータをシリアルに出力する。これはパラレルバスＰｂおよびＣＤＩＣを介して、ＩＰＰの「画質処理」に与えられるが、ＣＤＩＣではデータ伸張部１６６をスルーする。そしてＩＰＰの「画質処理」では階調処理以外の、プリンタＰＲＲの作像特性に合わせる出力補正をした後、プリンタＰＲＲのＶＤＣに出力される。
【００５６】
本実施例での２Ｌ×１（１４×１）マトリックスでの並べ替えは１例であり、３Ｌ×１といった、マトリックスサイズを大きくすることで、並べ替え後のドット配置はランレングスが長くなる方向に行くことが予測されるため、並べ替えのマトリックスサイズは限定しない。本方式の場合、参照する画素データは１次元のみのため少量のハードリソースで実現が可能である。
【００５７】
−第２実施例−
第２実施例のハードウエアの大要は、上述の第１実施例と同様であるが、メモリ画像処理部４９の中のデータ配列変換部およびデータ配列逆変換部の構成が、第１実施例とは異なる。
【００５８】
図１３に、第２実施例のデータ配列変換部６０Ａの構成を示す。これは、第２実施例において、第１実施例のデータ配列変換部６０と置き換えられたものである。第１実施例では参照するデータ配列は１次元のｎＬ×１マトリックスサイズを対象としていたが、さらに圧縮率の向上を目的として、第２実施例では、圧縮効率をさらに向上するために、データ配列変換部６０Ａは入力された画像データを２次元のマトリックスサイズの画素数内で観測し、その画素内にて散らばり補正すなわちデータ配列の変換を行う。
【００５９】
第２実施例において入力画像データは、図１２の（ａ）に示すＮ×１画素のマトリックスと隣あったＮ×１画素マトリックスの２Ｎ×１マトリックスと、さらに副走査方向に次の１ラインの２Ｎ×１マトリックスをあわせた２Ｎ×２マトリックスにて、図１４に示すようにデータ配列の変換を行う。なお散らばり具合の判断は、各２Ｎ×１マトリックスの前述の変化点の数ｐの和が、設定値Ｐ（これは第１実施例の値とは異なる）以上であると散らばっている（データ配列の変換要：変換有無ビット＝「１」）とする。
【００６０】
データ配列の変換要の場合には、画像データは前記２Ｎ×２マトリックス内で画素（のデータ）の並べ替えを行う。一般の２値画像データの場合には、前記図１２を参照して説明したと同様に、２値化されその方式に挙げられるドット集中型のディザ処理のドット出現特性を利用する。ただし、副走査方向に２ドットの出現特性は前ラインに相関が強いため（上左１→下左１）の順で並べ替えを行う。結果、２Ｌ×２中の順番は左から“上左１、下左１、上右１、下右１、上左２、下左２、上右２、下右２、上左３、下左３、・・・・上左Ｌ、下左Ｌ、上右Ｌ、下右Ｌ”の順番に並べ替えを実行する。上記並べ替えの結果、図１４中に示す並び替え後の４Ｌ×１マトリックスの左端からデータ１（黒）が並び、右端からデータ０（白）が並ぶ傾向となり、連続した１もしくは０が集まるドット配列になる。結果ランレングス符号におけるランレングスが長くなることとなり、ＭＥＭへ格納の際の圧縮率の向上が実現する。２Ｌ×３といった、マトリックスサイズを大きくすることで、並べ替え後のドット配置はランレングスが長くなる方向に行くことが予測されるため、並べ替えのマトリックスサイズは限定しない。本方式の場合、参照する画素データが２次元となるため、ハードリソースは大きくなるが、主走査，副走査方向に相関の強い画素データに対して、圧縮効率を向上させることが可能となる。
【００６１】
図１３を参照すると、ＲＡＭで構成したデータ変換テーブル６６Ａには、複数の変換方式のアルゴリズムを実現するために、複数のデータ配列変換用の変換テーブル１〜ｎを保持している。データ配列変換制御部６３Ａからデータ配列テーブル６６Ａに出力される、２Ｌ×２マトリクスデータ上の注目データの位置（ビットＮｏ．）を示すＳｔｐｅは、テーブルのアクセスアドレスを示すが、ＳＥＬ部６６にてアドレスの上位ビットに方式選択データが追加することで、データ変換テーブル内に保持されている複数の変換テーブルの１つを選択してそのデータすなわち行き先位置（ビットＮｏ．）を読出すようにしている。その他、データ配列変換部６０Ａの機能および動作は、上述の第１実施例のものと同様であるので、ここでの詳細な説明は省略する。
【００６２】
また、第２実施例の、第１実施例のデータ配列逆変換部７０と置き換えられるデータ配列逆変換部７０Ａは、図１３に示すに対応した、第１実施例のデータ配列変換部７０と同様なデータ処理を行うものであるので、その図示と説明は省略した。
【００６３】
尚、本実施例では７×７マトッリックスを使用したディザ処理後の２値データを入力画像データとした場合を１例として説明したが、マトリックスのサイズ、処理は限定するものではない。
【００６４】
以上の説明において、ＩＭＡＣに搭載する画像処理機能にＩＩＲフィルタのみ示したが、これは一例であり、その他の画像処理（ＦＩＲフィルタ処理、拡大・縮小処理、データマスク処理、ＳＩＭＤ型プロセッサ向きでない処理としては誤差拡散処理など）を搭載するか、複数の画像処理を搭載して良い。
【００６５】
【発明の効果】
階調処理手段(IPP)が処理した多階調数の画像データを、圧縮手段(46)で圧縮して効率よくメモリ(MEM)に蓄積できる。
【図面の簡単な説明】
【図１】  本発明の第１実施例の複合機能複写機の構成を示すブロック図である。
【図２】  図１に示すＩＰＰの機能の概要を示すブロック図である。
【図３】  図１に示すＩＰＰのハードウエア構成の概要を示すブロック図である。
【図４】  図３に示すプロセッサアレー１４４の構成を示すブロック図である。
【図５】  図１に示すＣＤＩＣの機能構成の概要を示すブロック図である。
【図６】  図１に示すＶＤＣの構成の概要を示すブロック図である。
【図７】  図１に示すＩＭＡＣの機能構成の概要を示すブロック図である。
【図８】  図１に示すパソコンＰＣからのプリント指示画像をイメージデータに変換してＭＥＭに格納する過程でのデータ経路を示すフローチャートである。
【図９】  （ａ）は図７に示すメモリ画像処理部４９の構成を示すブロック図、（ｂ）は（ａ）に示すＩＩＲフィルタ部５０の構成を示すブロック図、（ｃ）は（ａ）に示すＩＩＲフィルタ部５０の機能構成を示すブロック図である。
【図１０】  （ａ）は図９に示すデータ配列変換部６０の構成を示すブロック図、（ｂ）はデータ配列逆変換部７０の構成を示すブロック図である。
【図１１】  図１０に示すデータ配列変換部６０とデータ配列逆変換部７０による画像データのデータ配列の変換と逆変換によるデータビットの位置変化を示す平面図である。
【図１２】  図１０に示すデータ配列変換部６０とデータ配列逆変換部７０による、画像データのデータ配列の変換と逆変換によるデータビットの位置変化を説明するための、画素を拡大して示す平面図であり、（ａ）は画素の２ブロック区分を示し、（ｂ）は各画素のデータビットの内容（黒ドット：１／空白：「０」を示し、（ｃ）は、ドット集中型のディザ変換で形成される画素マトリクス上のデータビットの内容を示し、（ｄ）はデータ配列の変換と逆変換によるデータビットの位置変化を示す。
【図１３】  第２実施例で用いるデータ配列変換部６０Ａの構成を示すブロック図である。
【図１４】  図１３に示すデータ配列変換部６０Ａによる画像データのデータ配列の変換によるデータビットの位置変化を説明するための、画素を拡大して示す平面図である。
【符号の説明】
ＳＢＵ：センサー・ボード・ユニット
ＣＤＩＣ：圧縮／伸張及びデータインターフェース制御部
ＩＰＰ：画像処理プロッセッサ
Ｐｂ：パラレルバス
ＩＭＡＣ：画像メモリーアクセス制御
ＭＥＭ：メモリモジュール
ＶＤＣ：ビデオ・データ制御
【図１】
0004225455.tif 000002
【図２】
0004225455.tif 000003
【図３】
0004225455.tif 000004
【図４】
0004225455.tif 000005
【図５】
0004225455.tif 000006
【図６】
0004225455.tif 000007
【図７】
0004225455.tif 000008
【図８】
0004225455.tif 000009
【図９】
0004225455.tif 000010
【図１０】
0004225455.tif 000011
【図１１】
0004225455.tif 000012
【図１２】
0004225455.tif 000013
【図１３】
0004225455.tif 000014
【図１４】
0004225455.tif 000015