(57)【特許請求の範囲】
【請求項１】
記録メディアに記録したデータフレームを第２段バッファメモリ及び第１段バッファメモリを介して再生データストリームとして順次出力するデータ再生方法であって、
上記第１段バッファメモリによって、上記第２段バッファメモリから転送されて来る所定数の上記データフレームを一時記憶して、上記所定数のデータフレームのうち順方向端に記憶されたデータフレームでなる順方向駆動領域と逆方向端に記憶されたデータフレームでなる逆方向駆動領域との間に記憶されたデータフレームを処理すべき第１のプロセス対象として設定すると共に、当該第１のプロセス対象に含まれるデータフレームをプレイポインタによって順次指定した順序で再生して上記再生データストリームとして出力するステップと、
上記第１段バッファメモリによって、上記プレイポインタが上記順方向駆動領域又は上記逆方向駆動領域のデータフレームを再生し始めた時、当該順方向駆動領域又は逆方向駆動領域に記憶されたデータフレームの次のデータフレームの転送を、上記第２段バッファメモリから、上記プレイポインタによる再生速度より速い転送速度で、受けると共に、当該次のデータフレームを、上記第１のプロセス対象の上記順方向端又は逆方向端のデータフレームとして更新することにより新たに上記所定数のデータフレームを有する上記第１のプロセス対象を設定し直して当該新たな第１のプロセス対象についての再生処理を続けるステップと、
上記第２段バッファメモリによって、上記記録メディアから、上記プレイポインタを中心として上記第１のバッファメモリの一時記憶数より大きい所定数の上記データフレームを読み出して、上記プレイポインタによって指定されたデータフレームを中心として上記第１段バッファメモリの転送のための第２のプロセス対象として一時記憶するステップと、
上記第２段バッファメモリによって、上記第１段バッファメモリが上記新たな第１のプロセス対象を設定し直した時、これに応動して上記第２のプロセス対象の順方向端又は逆方向端の順方向駆動領域又は逆方向駆動領域のデータフレームを上記記録メディアから読み出して更新するステップ
とを有するデータ再生方法。
【請求項２】
上記記録メディアは、ランダムアクセス可能なディスク状、テープ状若しくはカード状の磁気記録媒体、光学記録媒体、又は半導体記録媒体である
ことを特徴とする請求項１記載のデータ再生方法。
【請求項３】
記録メディアに記録したデータフレームを第２段バッファメモリ及び第１段バッファメモリを介して再生データストリームとして順次出力するデータ再生装置であって、
上記第１段バッファメモリは、
上記第２段バッファメモリから転送されて来る所定数の上記データフレームを一時記憶して、上記所定数のデータフレームのうち順方向端に記憶されたデータフレームでなる順方向駆動領域と逆方向端に記憶されたデータフレームでなる逆方向駆動領域との間に記憶されたデータフレームを処理すべき第１のプロセス対象として設定すると共に、当該第１のプロセス対象に含まれるデータフレームをプレイポインタによって順次指定した順序で再生して上記再生データストリームとして出力し、
上記プレイポインタが上記順方向駆動領域又は上記逆方向駆動領域のデータフレームを再生し始めた時、当該順方向駆動領域又は逆方向駆動領域に記憶されたデータフレームの次のデータフレームの転送を、上記第２段バッファメモリから、上記プレイポインタによる再生速度より速い転送速度で、受けると共に、当該次のデータフレームを、上記第１のプロセス対象の上記順方向端又は逆方向端のデータフレームとして更新することにより、新たに上記所定数のデータフレームを有する上記第１のプロセス対象を設定し直して、当該新たな第１のプロセス対象についての再生処理を続ける
構成を有し、上記第２段バッファメモリは、
上記記録メディアから、上記プレイポインタを中心として上記第１のバッファメモリの一時記憶数より大きい所定数の上記データフレームを読み出して、上記プレイポインタによって指定されたデータフレームを中心として上記第１段バッファメモリの転送のための第２のプロセス対象として一時記憶し、
上記第１段バッファメモリが上記新たな第１のプロセス対象を設定し直した時、これに応動して上記第２のプロセス対象の順方向端又は逆方向端の順方向駆動領域又は逆方向駆動領域のデータフレームを上記記録メディアから読み出して更新する
構成を有するデータ再生装置。
【請求項４】
上記記録メディアは、ランダムアクセス可能なディスク状、テープ状若しくはカード状の磁気記録媒体、光学記録媒体、又は半導体記録媒体である
ことを特徴とする請求項１記載のデータ再生装置。
【発明の詳細な説明】
【０００１】
本発明はデータ再生方法及びデータ再生装置に関し、特に記録メディアから途切れることなく再生データフレームを出力できるようにしたものである。
【０００２】
【従来の技術】
一般的にハード磁気ディスクドライブ（ＨＤＤ）に代表される、ランダムアクセス可能なノンリニア・メモリ媒体を適用したデータ記録再生装置においては、記録された動画／音声データを再生する際、読み出したデータをバッファメモリヘ転送し、さらに上層のメモリへ転送の後、外部ポートから出力するよう構成されている。
このようなデータ記録再生装置においては、データがフレーム単位で記録メディアに記録され、複数個のデータフレームにはそれぞれ識別番号ＩＤが付せられ管理されている。
【０００３】
そして再生時には、利用者によって指定されるＩＤの一連の順序、すなわちＩＤストリームにしたがい、これら複数個の記録データフレームから選択的に抽出された各データフレームが時系列で順に再生され、連続した再生データストリームとして出力される。
【０００４】
ここでＩＤストリームは各利用者により個々に指定されるものであるから、その構成は恣意的であり、したがって各再生毎において夫々異なるのが通常である。一方、各ＩＤフレームの記録メディア上への記録は分散されており、よって与えられたＩＤストリーム毎に、記録メディア上の異なる位置に分散して記録されている着目ＩＤフレームを順次アクセスして再生する必要がある。
【０００５】
ここにおいて、例えばハード磁気ディスクドライブや光学式ディスクドライブなどの、記録メディアが回転動作をなす一方で記録・再生ヘッドが機械的移動をしてアクセス動作を行う構成のディスク・レコーダ装置では、例えば再生時における再生開始指示の発生、すなわち再生開始コントロール信号の受理時から、実際に再生データストリームを出力するまでに再生遅延が生じる。この再生遅延の値は機構構成によって異なるが、ビデオ信号における１フレームを単位として、少ないもので５〜６フレームから、大きいものでは数十フレーム程度の再生遅延となるものもある。
【０００６】
この遅延要因は、外部信号による再生要求を受けてから再生信号の送出を準備するための再生プロセスの所要時間による。具体的にはハードディスクなど記録メディアから再生データを読み出す際の、記録メディアの回転位置待ちやヘッドのシーク動作等による遅延に加え、記録メディアからの読出し後のメモリ素子などによるバッファリング、さらにビデオ出力部に転送する等の処理に要するオーバーヘッドが遅延を発生させる。
【０００７】
このため、ＶＴＲと同等の動作を行う現行のディスク・レコーダ装置では、操作時間の精度を保証するプロトコル下で入力される外部信号に対する再生遅延は常に固定の値を保証されている。この固定の再生遅延はエディット・ディレイ（Ｅｄｉｔ  Ｄｅｌａｙ）と称せられ、例えば標準仕様のディスク・レコーダ装置ＦＤＤＲ−７０００（商品名）のエディット・ディレイは２０フレームとなっている。
【０００８】
更に、この再生遅延に対処する従来技術として、予め定めた所定数のデータフレームを前以て先読みして高速アクセス可能のバッファメモリへ蓄積しておき、記録メディアにより発生するアクセス遅延を見掛け上排除するものがある。これは、再生データのエラー処理や符号化復号化処理のためにバッファリング処理が不可欠であることにより具備されるバッファリング機能を利用し、また拡張することにより実現可能な技術であった。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記のような先読みバッファリング構成にあっても、例えば時系列で並ぶ一連のデータフレームの各々がそれぞれ分散された位置にある場合や、且つ分散の度合がＩＤストリーム毎に一定しない等のため、所定量の先読みバッファリングが必ずしも効果的に機能しない場合が生じるという問題があった。この結果、与えられるＩＤストリームの構成および記録された各データフレーム位置によっては、反応時間にやはり遅延が生じることになり、リアルタイム再生及び可変速再生操作に対する所定の反応時間の保証が困難になる。このため、様々な構成の所与のＩＤストリームに効果的に対応可能な技術が求められていた。
【００１０】
本発明は、前記のような従来技術における問題点を解決するためなされたもので、転送時間に影響されない再生側のメモリ管理が可能な、データ再生方法及びデータ再生装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、記録メディアに記録したデータフレームを第２段バッファメモリ及び第１段バッファメモリを介して再生データストリームとして順次出力するデータ再生方法及び装置であって、第１段バッファメモリによって第２段バッファメモリから転送されて来る所定数のデータフレームを一時記憶して、所定数のデータフレームのうち順方向端に記憶されたデータフレームでなる順方向駆動領域と逆方向端に記憶されたデータフレームでなる逆方向駆動領域との間に記憶されたデータフレームを処理すべき第１のプロセス対象として設定すると共に、当該第１のプロセス対象に含まれるデータフレームをプレイポインタによって順次指定した順序で再生して再生データストリームとして出力し、第１段バッファメモリによって、プレイポインタが順方向駆動領域又は逆方向駆動領域のデータフレームを再生し始めた時、当該順方向駆動領域又は逆方向駆動領域に記憶されたデータフレームの次のデータフレームの転送を、第２段バッファメモリから、プレイポインタによる再生速度より速い転送速度で、受けると共に、当該次のデータフレームを、第１のプロセス対象の順方向端又は逆方向端のデータフレームとして更新することにより新たに所定数のデータフレームを有する第１のプロセス対象を設定し直して、当該新たな第１のプロセス対象についての再生処理を続け、第２段バッファメモリによって、記録メディアから、プレイポインタを中心として第１のバッファメモリの一時記憶数より大きい所定数のデータフレームを読み出して、プレイポインタによって指定されたデータフレームを中心として第１段バッファへの転送のための第２のプロセス対象として一時記憶し、第２段バッファメモリによって、第１段バッファメモリが新たな第１のプロセス対象を設定し直した時、これに応動して第２のプロセス対象の順方向端又は逆方向端の順方向駆動領域又は逆方向駆動領域のデータフレームを記録メディアから読み出して更新するようにする。
【００１２】
前記の記録方法によれば、下段側において再生遅延があってもこれを吸収することにより再生データフレームを途切れさせることなく出力し得る。
【００３５】
【発明の実施の形態】
以下、この発明の好適な実施形態を添付図を参照して詳細に説明する。なお、以下に述べる実施形態は、この発明の本質的な構成と作用を示すための好適な例の一部であり、したがって技術構成上好ましい種々の限定が付されている場合があるが、この発明の範囲は、以下の説明において特にこの発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００３６】
図１は、本発明に係る階層型バッファメモリの一実施形態の構造図であり、メモリ管理の概念をモデル化した図である。
図１に示されるように、本発明に係る階層型バッファメモリＡ１は、二段構成によるバッファメモリを示し、第１段メモリＭ１と第２段メモリＭ２で構成されている。第１段メモリＭ１は上段側メモリであり、記録容量Ｃ１を有する。第２段メモリＭ２は下段側メモリであり、記録容量Ｃ２を有する。ここで記録容量Ｃ２は記録容量Ｃ１より大であり、またデータアクセス速度は下段側メモリよりも上段側メモリの方が速い。また、第２段メモリＭ２から下段側には図示されない最下段の記録メディア（例えばディスクストレージ装置）が存在している。
【００３７】
二次バッファメモリである第２段メモリＭ２上には、再生すべきデータフレームのＩＤが指示された順に時系列で並んだＩＤストリーム（不図示）の順に、図示されない最下段の記録メディアから転写されたデータフレームの列が記憶容量Ｃ２だけ格納されている。さらに上段の一次バッファメモリである第１段メモリＭ１上には、第２段メモリＭ２から転写されたデータフレームの列が記憶容量Ｃ１だけ格納されている。ここで記憶容量Ｃ１は記憶容量Ｃ２よりも小であるから、第２段メモリＭ２に格納されたデータフレームの列の部分集合（サブセット）が第１段メモリＭ１上に転写格納されていることになる。したがって、下段側のメモリは上段側のメモリを包含している。運用はこの包含関係が常に維持されるように行われる。
【００３８】
第１段メモリＭ１の前方側の端は第１フロントポインタｆｐ１であり、後方側の端は第１リアポインタｒｐ１である。さらに第１フロントポインタｆｐ１から内側の所定の領域は順方向駆動領域Ｆｔａ１、第１リアポインタｒｐ１から内側の所定の領域は逆方向駆動領域Ｂｔａ１として設定され、これらの領域へ再生ポインタ（プレイポインタ）ＰＰ進入した場合に、新たな転送要求が生じる。
【００３９】
ここで順方向の再生開始要求が発生すると、第１段メモリＭ１上に位置するプレイポインタＰＰが移動を開始し、この移動にしたがい第１段メモリＭ１に転写格納されたデータフレームがプレイポインタＰＰに指されて順次、出力され、再生データストリームＳｔｒが生成される。この間、第２段メモリＭ２から第１段メモリＭ１へのデータ転写はなされず、また第１段メモリＭ１の記録内容は更新されない。
【００４０】
このようにしてデータフレームがプレイポインタＰＰに指されて順次、出力され、やがてプレイポインタＰＰが第１段メモリＭ１の前方端部に設けた順方向駆動領域Ｆｔａ１まで移動すると、第１フロントポインタｆｐ１からさらに先のデータフレームを第２段メモリＭ２から第１段メモリＭ１へデータ転写する要求が生じ、さらに先のデータフレームが第２段メモリＭ２から転写されて第１段メモリＭ１の記録内容が更新される。そして同時に、第１フロントポインタｆｐ１と第１リアポインタｒｐ１も更新される。
【００４１】
第２段メモリＭ２から第１段メモリＭ１へのデータ転写は、プレイポインタＰＰの移動速度すなわちデータ再生速度に比して十分高速であるから、プレイポインタＰＰの移動に支障を生じることなく第１段メモリＭ１の記録内容の更新がなされる。すなわち、プレイポインタＰＰが順方向駆動領域Ｆｔａ１内の最初のデータフレームの再生を行う間に、第１段メモリＭ１の記録内容の更新がなされ、この順方向駆動領域Ｆｔａ１も更新されて論理的に前方に移動する。同様に第１フロントポインタｆｐ１と第１リアポインタｒｐ１も更新されて論理的に前方に移動する。この結果、プレイポインタＰＰが現在再生中の、旧い順方向駆動領域Ｆｔａ１内に位置していたデータフレームが、新しい順方向駆動領域Ｆｔａ１には位置しなくなり、論理的に後方へ移動する。そして現在位置のプレイポインタＰＰが移動して新しい順方向駆動領域Ｆｔａ１の端に至るまでに時間的余裕が生じる。
【００４２】
上記のように、この更新により第１段メモリＭ１は論理的に再生データストリームＳｔｒを前方へ移動することになり、しかも更新はプレイポインタＰＰが順方向駆動領域Ｆｔａ１へ至った度に、その都度、直ちに為されるから、移動するプレイポインタＰＰが第１フロントポインタｆｐ１にまで至ることがなく、常に順方向駆動領域Ｆｔａ１の分量だけの先読みが確保される。この結果、プレイポインタＰＰの移動が第１段メモリＭ１の端にかかることがなく、よって再生データストリームＳｔｒが途切れることがない。
【００４３】
第１フロントポインタｆｐ１と第１リアポインタｒｐ１は、上記から明らかなように間欠的に更新されるが、一方この更新により、第２段メモリＭ２上においても第１フロントポインタｆｐ１と第１リアポインタｒｐ１が間欠的に前方へ移動する。
【００４４】
上記の操作が繰り返され、第１フロントポインタｆｐ１が第２段メモリＭ２の前方端部に設けた順方向駆動領域Ｆｔａ２まで移動すると、ここで第２段メモリＭ２への最下段メモリ（ディスクストレージ装置）からの新たな転送要求が生じ、さらに先のデータフレームが最下段メモリから転写されて第２段メモリＭ２の記録内容が更新される。そして同時に、第２フロントポインタｆｐ２と第２リアポインタｒｐ２も更新される。
【００４５】
この更新により、第２段メモリＭ２は論理的に再生データストリームＳｔｒを前方へ移動したことになる。しかも第２段メモリＭ２の更新は、間欠的に移動する第１フロントポインタｆｐ１が順方向駆動領域Ｆｔａ２へ至った度に、その都度、直ちに為されるから、移動する第１フロントポインタｆｐ１が第２フロントポインタｆｐ２にまで至ることがなく、常に順方向駆動領域Ｆｔａ２の分量だけの先読みが確保される。この結果、第１フロントポインタｆｐ１の移動が第２段メモリＭ２の端にかかることがなく、よって第２段メモリＭ２から第１段メモリＭ１への転写が途切れることがない。
【００４６】
また第２段メモリＭ２の記録容量Ｃ２は第１段メモリＭ１の記録容量Ｃ１よりも大であり、よって順方向駆動領域Ｆｔａ２も順方向駆動領域Ｆｔａ１より大きく確保できる。これは更に多段の構成とした場合においても成立し、また上段側の各メモリのアクセス時間は再下段の記録メディアのアクセス時間よりも高速である。
【００４７】
したがって、複数段のバッファメモリを経由してデータフレームを上段へ転写する本発明の構成において下段のメモリの順方向駆動領域を大きく確保でき、さらに更新のインタバルも長くなることで階層的構成によって時間的余裕が生じるから、例えば再生データフレームが最下段のディスクストレージ装置上で分散配置されることでシーク時間等に変動がある場合でも、この不定期の遅れを十分吸収することができる。
【００４８】
この結果、様々のＩＤストリームが指示される場合であっても、最上段のデータフレーム再生に途切れが発生することがなく、よって最下段メモリにおける再生遅延を吸収して、連続した再生データストリームを安定に出力することが可能になる。
【００４９】
上記は順方向再生動作につき述べたが、逆方向再生動作について同様に運営が行われる。また、順方向駆動領域Ｆｔａ１、Ｆｔａ２、逆方向駆動領域Ｂｔａ１、Ｂｔａ２の大きさ（データ数、または時間差）は、プレイポインタＰＰの移動速度と転送時間の期待値から計算され、用途と利用形態に応じて任意に設定することができる。
【００５０】
図２は、本発明に係るデータ再生装置の一実施形態のブロック構成図である。
図３は、図２に示すデータ再生装置におけるデータ転写の流れの説明図である。
図４は、図２に示すデータ再生装置の主コントロール部のブロック構成図である。
図５は、図４に示すＩＤストリーム・テーブルの例の説明図である。
図６は、図４に示すハッシュ・テーブルの例の説明図である。
【００５１】
図２に示されるように、本実施形態に係るデータ再生装置ＤＲＰは、データストレージ装置ＤＳと、主コントロール部μＣと、デジタル信号プロセッサによるサブコントロール部ＤＳＰを備え、データストレージ装置ＤＳから読み出したデータが出力データストリームＳｔｒとして装置外へ出力される。
【００５２】
データストレージ装置ＤＳは、磁気式または光学式ディスク記録メディアから構成される第３段メモリＭ３と、ディスクコントローラＤｃｎｔを備えて成る。
【００５３】
主コントロール部μＣは、ＣＰＵ１０１、いずれも半導体メモリであるＲＯＭ（読出し専用メモリ）１０２、ＤＲＡＭ（記憶保持動作がなされる随時書込・読出メモリ：以下、ＲＡＭ）１０３、バッファメモリとして機能する第２段メモリＭ２を備えて成り、ＲＯＭ１０２には主制御手段ＰＲｇ１１、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段Ｐｒｇ１３が、いずれもＣＰＵ１０１によって読み取り及び実行可能なプログラムとして格納されている。
【００５４】
サブコントロール部ＤＳＰは、プロセッサ１５１、いずれも半導体メモリであるＲＡＭ１５３、ＲＯＭ１５４、バッファメモリとして機能する第１段メモリＭ１を備えて成り、ＲＯＭ１５４にはポインタ第１制御手段ＰＲｇ１、メモリ転送第１制御手段Ｐｒｇ２、データ出力手段ＰＲｇ３、コントロール手段ＰＲｇ４が、いずれもプロセッサ１５１によって読み取り及び実行可能なプログラムとして格納されている。
【００５５】
動画／音声データは第３段メモリＭ３としてのハードディスクに格納されており、このデータはバッファメモリである第２段メモリＭ２にＳＣＳＩバス経由で転送することが出来る。さらに第２段メモリＭ２と第１段メモリＭ１との間はＤＭＡバスを介してデータ転送が可能であり、第１段メモリＭ１上に転送されたデータが、外部Ｉ／Ｏポートから出力される。
【００５６】
第３段メモリＭ３には、複数のデータフレーム（それぞれのＩＤが２３、９８、４２４、４３６、５３２、６００、７５３）が記録されている。再生時に、この第３段メモリＭ３から選択的に読み出されたデータフレームは、メモリ転送第２制御手段Ｐｒｇ１３のＳＣＳＩバスコントロール機能によって管理されるＳＣＳＩバスを経て、第２段メモリＭ２へ転写され、さらに第２段メモリＭ２から、メモリ転送第１制御手段Ｐｒｇ２のＤＭＡバスコントロール機能によって管理されるＤＭＡバスを経て、第１段メモリＭ１へ転写される。
【００５７】
このように、第１段メモリＭ１と第２段メモリＭ２によって２階層のバッファメモリ構造が実現され、さらに最下段の第３段メモリＭ３を加えて３階層のメモリ構造が実現されている。ここで、第１段メモリＭ１、第２段メモリＭ２、第３段メモリＭ３のデーク容量は、第３段メモリＭ３のハードディスク媒体が最も大きく、ついでいずれも半導体メモリである第２段メモリＭ２、第１段メモリＭ１の順序となる。一方、アクセス速度に関しては第１段メモリＭ１が最も高速で、ついで第２段メモリＭ２、最下段の第３段メモリＭ３（ハードディスク）の順序となる。
【００５８】
上記の３階層のメモリ構造を、図３に基づき更に説明する。
メモリは、上段側から下段側にそれぞれ第１層Ｌｙ１、第２層Ｌｙ２、第３層Ｌｙ３によって構成される。
【００５９】
最下段の第３層Ｌｙ３に属する第３段メモリＭ３としてのディスクストレージ装置には、ディスク記録メディア（ＨＤＤ）上にデータブロックＩＤ２３、ＩＤ９８、ＩＤ４２４、ＩＤ４３６、ＩＤ５３２、ＩＤ６００、ＩＤ７５３が記録されている。
【００６０】
ディスク記録メディア上に記録されているデータは、一般的に所定単位で管理されている。例えば、ビデオデータは１フレーム単位（約１ＭＢｙｔｅ）のビデオブロック、オーディオデータは約０．６秒分（３２ｋサンプル）のオーディオブロックとなる。これらブロックは、纏めてデータブロックとして扱うことができるが、ビデオデータの場合、データフレームと記載されることもある。
【００６１】
各データブロックには、一意にＩＤ（ブロックＩＤ）が対応し、各ブロックＩＤと、ディスク記録メディア（ＨＤＤ）上の記録位置情報（アドレス）は、図６に示されるハッシュ・テーブルＨＴＡＢとしてディスク記録メディア上の所定の領域に記録時に格納される。
【００６２】
ハッシュ・テーブルＨＴＡＢには、ブロックＩＤｊ、そのブロックのエントリアドレスＥＡｄｒｊ、記録長ＬＮｇｊ（いずれもｊ＝１、２、‥、７５３、‥）が記録されている。
このハッシュ・テーブルＨＴＡＢは、リアルタイム性を重視するため再生時にディスク記録メディアから主コントロール部μＣのＲＡＭ１０３に転写されＲＡＭ上に常駐する。
【００６３】
再生されるべきデータストリームＳｔｒは、データブロックＩＤ６００、ＩＤ２３、ＩＤ９８、ＩＤ７５３、ＩＤ４３６、ＩＤ５３２、ＩＤ４２４がこの読出順序で読出し再生されるものとする。この再生ＩＤの選定と順序は、利用者により系に指示入力され、主制御手段ＰＲｇ１１によって管理される。主制御手段ＰＲｇ１１は、この指示入力に基づきＩＤストリーム・テーブルＳＴＡＢを作成して、ＲＡＭ１０３に暫定記憶する。
【００６４】
ＩＤストリーム・テーブルＳＴＡＢには、再生されるデータブロックのＩＤが再生順に配列されている。再生時には、このＩＤストリームの示す順に、ハッシュ・テーブルＨＴＡＢから対応するブロックＩＤがリファーされ、このブロックに対応するエントリアドレスＥＡｄｒｊにエントリして、記録長ＬＮｇｊだけ読出しがなされる。この読出しが完了すると、ＩＤストリーム・テーブルＳＴＡＢに戻って次の再生順のデータブロックが同様に処理される。
この結果、複数のデータブロックが順次、ディスク記録メディア上の該当アドレスから時系列で連続して再生され、これにより１本の連続する再生ビデオストリームが形成されることになる。これは映画など動画像データの再生に適する。
【００６５】
また、ＩＤストリーム・テーブルＳＴＡＢに、データブロック毎にＩＤに加えて当該データブロックの再生開始時刻をタイムコードとして設定する場合もある。
【００６６】
図４に示されるように、主コントロール部μＣのＲＡＭ１０３には前述したＩＤストリーム・テーブルＳＴＡＢと、ハッシュ・テーブルＨＴＡＢが暫定的に記憶される。
【００６７】
このＩＤストリーム・テーブルに基づいて主コントロール部μＣが、図３に示されるように、該当するデータブロックの一部分であるデータブロックＩＤ９８、ＩＤ７５３、ＩＤ４３６を、第３段メモリＭ３から第２段メモリＭ２へ転写する。これにより、第２層Ｌｙ２に属する第２段メモリＭ２には、第３段メモリＭ３からデータブロックＩＤ９８、ＩＤ７５３、ＩＤ４３６が転写され、記録される。
【００６８】
さらに、第２段メモリＭ２に記録されたデータブロックのうち、図示されるようにＩＤ７５３およびＩＤ４３６の一部分が、サブコントロール部ＤＳＰによって第１段メモリＭ１へ転写され、記録される。最上段である第１段メモリＭ１は半導体のキャッシュメモリであるから、そのアクセスタイムは高速であり、遅延の発生なく再生データストリームＳｔｒを読出し出力することができる。
【００６９】
図中の符号ＩＤｓｔは、画像／音声データブロックＩＤが再生順に配列されたＩＤストリームであり、この上をプレイポインタＰＰを移動させることにより対応するデータブロックの画像／音声データを出力再生する。ここでプレイポインタＰＰは、操作に即時的に反応してＩＤストリームＩＤｓｔ上を前後に動作するポインタであり、その通過した位置に対応するデータブロックのビデオデータまたはオーディオデータが外部ポートに出力される。図３では、プレイポインタＰＰがＩＤストリームＩＤｓｔ上のブロックＩＤ７５３上にあり、したがってブロックＩＤ７５３に対応するデータが出力データストリームＳｔｒ（図２）として出力されている。
【００７０】
このように、ＩＤストリームＩＤｓｔに登録されたブロックＩＤに対応する実際の画像／音声データは第３段メモリ（ハードディスク）Ｍ３内に格納されているが、出力データストリームＳｔｒを途切れなく出力するためには、プレイポインタＰＰが到達する以前に、該当ＩＤのビデオデータまたはオーディオデータを最上段である第１段メモリＭ１に用意しておくよう、メモリ管理がなされる必要がある。
【００７１】
このメモリ管理動作の原則は「下段のメモリ上のデータは、上段のメモリ上ののデータをストリーム上包含する関係」を保つことである。つまり第１段メモリＭ１には常にプレイポインタＰＰを包含するようにデータが用意され、さらに第２段メモリＭ２には常に第１段メモリＭ１に用意されるデータを包含するデータを用意するようにする。
このシステムでは、第３段メモリＭ３であるハードディスクが最終の記憶領域となり、ここに全てのデータが格納されているため、同様に第２段メモリＭ２で用意したデータが第３段メモリＭ３上のデータに包含されている関係が成立する。
【００７２】
上記のメモリ管理は、いずれもＣＰＵ１０１によって読み取り及び実行可能なプログラムとしてＲＯＭ１０２に格納された、主制御手段ＰＲｇ１１、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段Ｐｒｇ１３と、いずれもプロセッサ１５１によって読み取り及び実行可能なプログラムとしてＲＯＭ１５４に格納された、ポインタ第１制御手段ＰＲｇ１、メモリ転送第１制御手段Ｐｒｇ２、データ出力手段ＰＲｇ３、コントロール手段ＰＲｇ４によって為される。なお、これら各手段の動作は後述される。
【００７３】
図７は、本発明に係るデータ再生方法の一実施形態の説明図である。
図８は、図７に示すデータ再生方法の順方向更新動作および逆方向更新動作の処理構造の説明図である。
さらに図９〜図１６は、図８に示すデータ再生方法の順方向更新動作の各過程図である。
【００７４】
以下、図７に基づきデータ再生方法を説明するが、適宜、前記図１を引用する。
図７中で、データストリームＳｔｒのうち、第１フロントポインタｆｐ１と第１リアポインタｒｐ１間の範囲は、前記図１の第１段メモリＭ１にマッピングされた領域に相当する。プレイポインタＰＰは、常にこの領域内におかれる。
第１フロントポインタｆｐ１と第１リアポインタｒｐ１のそれぞれの内側方向に、順方向駆動領域Ｆｔａ１と逆方向駆動領域Ｂｔａ１が設定されている。
【００７５】
また第２フロントポインタｆｐ２と第２リアポインタｒｐ２間の範囲は、前記図１の第２段メモリＭ２にマッピングされた領域に相当する。前述のように、この領域は上記の第１段メモリＭ１にマッピングされた領域を包含する。したがって前記第１フロントポインタｆｐ１と第１リアポインタｒｐ１は、常にこの領域内にあるよう管理される。
【００７６】
さらに第２フロントポインタｆｐ２と第２リアポインタｒｐ２のそれぞれの内側方向に、順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ２が設定されている。順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ２は、夫々前記順方向駆動領域Ｆｔａ１と逆方向駆動領域Ｂｔａ１よりも広く設定される。
【００７７】
再生の進行につれて、プレイポインタＰＰは第１フロントポインタｆｐ１の方向へ移動し、順方向駆動領域Ｆｔａ１に至ると、第１段メモリＭ１にマッピングされたデータは順方向に更新され、第１フロントポインタｆｐ１と第１リアポインタｒｐ１の位置が順方向に更新される。これにより、順方向駆動領域Ｆｔａ１と逆方向駆動領域Ｂｔａ１も更新される。
これら第１段メモリＭ１のマッピング内容とポインタと駆動領域の更新は、割り当てられたプロセスｐｒ１によって管理される。
【００７８】
ここで第１段メモリＭ１のマッピング内容の更新は、第２段メモリＭ２を形成するバッファメモリから第１段メモリＭ１を形成するバッファメモリへの転写であり、転写量はビデオの場合はフレーム単位であり、オーディオの場合はサンプル単位（ｗоｒｄ）である。
【００７９】
一方、更新された第１フロントポインタｆｐ１が第２段メモリＭ２の順方向駆動領域Ｆｔａ２に至ると、第２段メモリＭ２にマッピングされたデータは順方向に更新され、第２フロントポインタｆｐ２と第２リアポインタｒｐ２の位置が順方向に更新される。これにより、順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ２も更新される。
これら第２段メモリＭ２のマッピング内容とポインタと駆動領域の更新は、割り当てられたプロセスｐｒ２によって管理される。
【００８０】
ここで第２段メモリＭ２のマッピング内容の更新は、磁気ディスク等の記録メディアから第２段メモリＭ２を形成するバッファメモリへの転写であり、転写量はシステムがハードディスクを管理するページサイズ（Ｂｌоｃｋ）に量子化されている。
【００８１】
プロセスｐｒ１、ｐｒ２はそれぞれが独立して動作するが、両プロセスは共通した単純な原理で動作する。すなわち、これらのプロセスは、内側にある第１フロントポインタｆｐ１と第１リアポインタｒｐ１間の範囲が、外側にある第２フロントポインタｆｐ２と第２リアポインタｒｐ２間の範囲を飛ぴ出さないように包含するよう管理する。
【００８２】
プロセスｐｒ１は、両端の第１フロントポインタｆｐ１と第１リアポインタｒｐ１を移動させ、プロセスｐｒ２は、両端の第２フロントポインタｆｐ２と第２リアポインタｒｐ２を移動させる。ここでそれぞれのフロントポインタｆｐを前方（順方向）に移動させることは、新領域の確保及び転写を意味し、後方（逆方向）へ移動させることは旧領域の解放を意味する。
【００８３】
また逆に、リアポインタｒｐを前方に移動させることは、旧領域の解放を意味し、後方へ移動させることは新領域の確保及び転写を意味する。そして、これらプロセスの共通した動作原理は、「内側のポインタが近付けば自分のポインタを遠ざけ、逆に内側のポインタが遠ざかれば、自分のボインタを近付ける」ことである。
【００８４】
上記のようにして順方向更新動作がなされ、その骨子は図８に示されるように、第１プロセスｐｒ１がフロントポインタｆｐ１、リアポインタｒｐ１を前方へずらし、新位置情報を第２プロセスｐｒ２へ通知することにより実行される。
一方、逆方向更新動作も同様に、フロントポインタｆｐ１、リアポインタｒｐ１を後方へずらし、新位置情報を第２プロセスｐｒ２へ通知されることにより実行される。
【００８５】
前記において、ポインタの管理はデータ数基準によるものと、時間差基準によるものとの二種類の構成が可能である。
データ数基準は、例えば各段メモリに記録されたデータ中で、読出順序が最後のデータと、現在出力中のデータとの間に存在するデータ数を点検し、このデータ数に基づき管理する。
【００８６】
一方、時間差基準は、例えば各段メモリに記録されたデータ中で、読出順序が最後のデータの予定読出時刻と、途中のデータを読出再生中の現在時刻との時間差を演算し、この時間差に基づき管理する。本発明においてはいずれの基準構成も適用可能である。
【００８７】
図２に戻り、各手段の動作を説明する。
メモリ転送第１制御手段ＰＲｇ２は、第２段メモリＭ２から第１段メモリＭ１への転送管理と、第１段メモリＭ１の第１フロントポインタｆｐ１と第１リアポインタｒｐ１間のデータのマッピングを実行する。
【００８８】
コントロール手段ＰＲｇ４は、プレイポインタＰＰの位置を管理し、プレイポインタＰＰを常に第１フロントポインタｆｐ１と第１リアポインタｒｐ１間の領域内におくよう制御する。さらに主制御手段ＰＲｇ１１と、制御上必要な情報の授受を行う。
【００８９】
ポインタ第１制御手段ＰＲｇ１は、第１フロントポインタｆｐ１と第１リアポインタｒｐ１のそれぞれの内側方向に、順方向駆動領域Ｆｔａ１と逆方向駆動領域Ｂｔａ１を設定し、またこれらを更新する。さらにポインタ第１制御手段ＰＲｇ１は、データ数基準の構成の場合、最上段メモリに記録されたデータ中で、読出順序が最後のデータと、現在出力中のデータとの間に存在するデータ数を点検して第１データ数とし、プレイポインタＰＰが第１フロントポインタｆｐ１の方向へ移動し、順方向駆動領域Ｆｔａ１に至った結果、第１データ数が所定の下限データ数に等しいか又は少なくなると、下段側メモリへ読出順序が更に後のデータの転写要求を行う。
【００９０】
また、ポインタ第１制御手段ＰＲｇ１が、時間差基準の構成の場合、最上段メモリに記録されたデータ中で、読出順序が最後のデータの予定読出時刻と、途中のデータを読出再生中の現在時刻との時間差を第１時間差として演算し、プレイポインタＰＰが第１フロントポインタｆｐ１の方向へ移動し、順方向駆動領域Ｆｔａ１に至った結果、第１時間差が所定の下限時間差に等しいか又は短かくなると、下段側メモリへ読出順序が更に後のデータの転写要求を行う。
【００９１】
データ出力手段ＰＲｇ３は、最上段メモリである第１段メモリＭ１から所定の読出順序に従いデータを出力する。
【００９２】
メモリ転送第２制御手段ＰＲｇ１３は、データストレージ装置ＤＳのディスクコントローラＤｃｎｔへ制御信号を送付することによる第３段メモリＭ３から第２段メモリＭ２への転送管理と、第２段メモリＭ２の第２フロントポインタｆｐ２と第２リアポインタｒｐ２間のデータのマッピングと、第２段メモリＭ２に記録されたデータ中の少なくとも部分集合の、第１段メモリＭ１への転写管理を実行する。
【００９３】
主制御手段ＰＲｇ１１は、第１フロントポインタｆｐ１と第１リアポインタｒｐ１を常に第２フロントポインタｆｐ２と第２リアポインタｒｐ２間の領域内におくよう制御する。さらにコントロール手段ＰＲｇ４と、制御上必要な情報の授受を行う。
【００９４】
ポインタ第２制御手段ＰＲｇ１２は、第２フロントポインタｆｐ２と第２リアポインタｒｐ２のそれぞれの内側方向に、順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ２を設定し、またこれらを更新する。さらにポインタ第２制御手段ＰＲｇ１２がデータ数基準の場合、上段側メモリおよび下段側メモリが存在する場合に、上段側のメモリへ転写したデータ中の読出順序が最後のデータと、現在当該メモリに記録されているデータ中で読出順序が最後のデータとの間のデータ数を点検して第２データ数とし、第１フロントポインタｆｐ１が移動して順方向駆動領域Ｆｔａ２に至って、第２データ数が所与の最低データ数に等しいか又は少なくなると、さらに下段側のメモリへ読出順序が更に後のデータの転写要求を行う。
【００９５】
あるいはポインタ第２制御手段ＰＲｇ１２が時間差基準の場合、上段側メモリおよび下段側メモリが存在する場合に上段側のメモリへ転写したデータ中の読出順序が最後のデータの予定読出時刻と、現在当該メモリに記録されているデータ中で読出順序が最後のデータの予定読出時刻との時間差を演算して第２時間差とし、第１フロントポインタｆｐ１が移動して順方向駆動領域Ｆｔａ２に至って、演算された第２時間差が所与の最低時間差に等しいか又は短かくなると、さらに下段側のメモリへ読出順序が更に後のデータの転写要求を行う。
【００９６】
以下、図９〜図１６に基づいて、図８に示すデータ再生方法の順方向更新動作の各過程を説明する。図９〜図１２は、第１プロセスｐｒ１の動作過程であり、また図１３〜図１６は、第２プロセスｐｒ２の動作過程である。
【００９７】
図９において、第１段メモリＭ１上の第１プロセスｐｒ１は、その範囲内のポインタとして、プレイポインタＰＰを保持する。プレイポインタＰＰは再生の進行につれ移動して、順方向駆動領域Ｆｔａ１へ至るが、この検出はサブコントロール部ＤＳＰによって為され、割り込みで通知される。
【００９８】
図１０に示されるように、プレイポインタＰＰが順方向駆動領域Ｆｔａ１へ至ると、図１１中で点線で示されるように、順方向へ移動させた暫定第１プロセスＴｐｒ１が設定され、これに伴い第１フロントポインタｆｐ１と第１リアポインタｒｐ１も順方向へ移動して、それぞれ暫定第１フロントポインタＴｆｐ１と暫定第１リアポインタＴｒｐ１が設定される。
【００９９】
暫定第１フロントポインタＴｆｐ１と現行の第１フロントポインタｆｐ１との間のデータは、現行の第１段メモリＭ１上には存在しないから、第２段メモリＭ２から、この間のデータが転写される。この転写にともない、現行の第１リアポインタｒｐ１と暫定第１リアポインタＴｒｐ１の間のデータが解放・廃棄される。ここで第１段メモリＭ１がリングバッファ構造である場合は、前方部分への転写により後方部分の解放が自動的になされる。
これにより、第１段メモリＭ１上のデータマッピングが更新される。
【０１００】
上記のように更新された結果、図１２に示されるように、新第１フロントポインタｆｐ１’と、新第１リアポインタｒｐ１’と、新第１プロセスｐｒ１’に変更され、また駆動領域も更新されて順方向新駆動領域Ｆｔａ１’、逆方向新駆動領域Ｂｔａ１’となる。これにより、プレイポインタＰＰと新第１フロントポインタｆｐ１’との距離が増大し、プレイポインタＰＰは支障なく移動を続行でき、よって再生データストリームＳｔｒが途切れることがない。
【０１０１】
つぎに図１３において、第２段メモリＭ２上の第２プロセスｐｒ２は、その範囲内のポインタとして第１フロントポインタｆｐ１と第１リアポインタｒｐ１を保持する。第１フロントポインタｆｐ１と第１リアポインタｒｐ１は、前記のように更新されるから、更新の度に移動する。やがて図１４に示されるように、新第１フロントポインタｆｐ１’が順方向駆動領域Ｆｔａ２へ至る。
【０１０２】
新第１フロントポインタｆｐ１’が順方向駆動領域Ｆｔａ２へ至ると、図１５中で点線で示されるように、順方向へ移動させた暫定第２プロセスＴｐｒ２が設定され、これに伴い第２フロントポインタｆｐ２と第２リアポインタｒｐ２も順方向へ移動して、それぞれ暫定第２フロントポインタＴｆｐ２と暫定第２リアポインタＴｒｐ２が設定される。
【０１０３】
暫定第２フロントポインタＴｆｐ２と現行の第２フロントポインタｆｐ２との間のデータは、現行の第２段メモリＭ２上には存在しないから、第３段メモリＭ３から、この間のデータが転写される。この転写にともない、現行の第２リアポインタｒｐ２と暫定第２リアポインタＴｒｐ２の間のデータが解放・廃棄される。
これにより、第２段メモリＭ２上のデータマッピングが更新される。
【０１０４】
上記のように更新された結果、図１６に示されるように、新第２フロントポインタｆｐ２’と、新第２リアポインタｒｐ２’と、新第２プロセスｐｒ２’に変更され、また駆動領域も更新されて順方向新駆動領域Ｆｔａ２’、逆方向新駆動領域Ｂｔａ２’となる。これにより、新第１フロントポインタｆｐ１’と新第２フロントポインタｆｐ２’との距離が増大し、第２段メモリＭ２から第１段メモリＭ１への転写が支障なく続行可能になる。よって第１段メモリＭ１からの再生データストリームＳｔｒの出力が途切れることがない。
【０１０５】
図１７は第１プロセスｐｒ１の順方向更新動作のフローチャートであり、図１８は、第２プロセスｐｒ２の順方向更新動作のフローチャートである。
以下、両図に基づき動作を説明する。
【０１０６】
第１プロセスｐｒ１の順方向更新動作では、第１段メモリＭ１から１フレームを再生データストリームＳｔｒとして送出する（ステップＳ１）。ついでプレイポインタＰＰが１フレーム移動される（ステップＳ２）。
【０１０７】
ここでプレイポインタＰＰが順方向駆動領域Ｆｔａ１へ達したかを点検し（ステップＳ３）、達していれば第１フロントポインタｆｐ１を移設して暫定第１フロントポインタＴｆｐ１とする（ステップＳ４）。また第１リアポインタｒｐ１を移設して、暫定第１リアポインタＴｒｐ１とする（ステップＳ５）。
【０１０８】
つぎに、第１プロセスｐｒ１を暫定第１プロセスＴｐｒ１とする（ステップＳ６）。ついで第２段メモリＭ２から第１段メモリＭ１へ、暫定第１フロントポインタＴｆｐ１と第１フロントポインタｆｐ１の差分ブロックの転送を受ける（ステップＳ７）。
【０１０９】
暫定第１フロントポインタＴｆｐ１、暫定第１リアポインタＴｒｐ１を夫々、新第１フロントポインタｆｐ１’、新第１リアポインタｒｐ１’に設定し、さらに暫定第１プロセスＴｐｒ１を新第１プロセスｐｒ１’に設定する（ステップＳ８）。
【０１１０】
順方向駆動領域と逆方向駆動領域を夫々、更新してＦｔａ１’、Ｂｔａ１’とする（ステップＳ９）。さらに新第１フロントポインタｆｐ１’と、新第１リアポインタｒｐ１’の情報を第２プロセスｐｒ２へ送付する（ステップＳ１０）。
【０１１１】
第２プロセスｐｒ２の順方向更新動作は、更新された新第１フロントポインタｆｐ１’、新第１リアポインタｒｐ１’を受理したかを点検し（ステップＳ２１）、受理を確認すると、ついで新第１フロントポインタｆｐ１’が順方向駆動領域Ｆｔａ２へ達したかの点検がなされる（ステップＳ２２）。
【０１１２】
新第１フロントポインタｆｐ１’が順方向駆動領域Ｆｔａ２へ達すると、第２フロントポインタｆｐ２を移設して暫定第２フロントポインタＴｆｐ２とし、また第２リアポインタｒｐ２を移設して暫定第２リアポインタＴｒｐ２とする（ステップＳ２３）。
【０１１３】
つぎに、第３段メモリＭ３のディスク記録メディアから第２段メモリＭ２へ、暫定第２フロントポインタＴｆｐ２と第２フロントポインタｆｐ２との差分ブロック分を転送する（ステップＳ２４）。
【０１１４】
暫定第２フロントポインタＴｆｐ２、暫定第２リアポインタＴｒｐ２を夫々、新第２フロントポインタｆｐ２’、新第２リアポインタｒｐ２’に設定し、さらに暫定第２プロセスＴｐｒ２を新第２プロセスｐｒ２’に設定する（ステップＳ２５）。
そして順方向駆動領域と逆方向駆動領域を夫々、更新してＦｔａ２’、Ｂｔａ２’とする（ステップＳ２６）。
【０１１５】
図１９は、順方向更新動作および逆方向更新動作のフローチャートである。通知入力の発生が確認されると（ステップＳ３１）、プロセスｐｒ１からの位置通知が第１フロントポインタｆｐ１か、または第１リアポインタｒｐ１であるかが確認され（ステップＳ３２）、第１フロントポインタｆｐ１の通知であれば順方向移動となる。ついで第１フロントポインタｆｐ１〜第２フロントポインタｆｐ２の距離が閾値内であるかが点検され（ステップＳ３３）、閾値内であれば第１フロントポインタｆｐ１が第２フロントポインタｆｐ２へ近付いているから、第２フロントポインタｆｐ２を１ブロック前方へ移動して位置を更新する（ステップＳ３４）。
【０１１６】
一方、ステップＳ３３で閾値内でなければ、第１フロントポインタｆｐ１〜第２フロントポインタｆｐ２の距離が１ブロックより大きいかがチェックされ（ステップＳ３５）、距離が１ブロックより小さい場合はステップＳ３１へ戻り、距離が１ブロックより大きい場合は、第２フロントポインタｆｐ２を１ブロック後方へ移動させる（ステップＳ３６）。
【０１１７】
一方、ステップＳ３２において位置通知が第１リアポインタｒｐ１であれば、以降は逆方向移動となる。ついで第１リアポインタｒｐ１〜第２リアポインタｒｐ２の距離が閾値内であるかが点検され（ステップＳ３７）、閾値内であれば第２リアポインタｒｐ２を１ブロック後方へ移動して位置を更新する（ステップＳ３８）。
【０１１８】
一方、ステップＳ３７で閾値内でなければ、第１リアポインタｒｐ１〜第２リアポインタｒｐ２の距離が１ブロックより大きいかがチェックされ（ステップＳ３９）、距離が１ブロックより小さい場合はステップＳ３１へ戻り、距離が１ブロックより大きい場合は、第２リアポインタｒｐ２を１ブロック前方へ移動させる（ステップＳ４０）。
【０１１９】
つぎに本発明に係るコンピュータ読み取り可能な記録媒体の一実施形態につき説明する。
本実施形態によるコンピュータ読み取り可能な記録媒体は、例えば読出し専用の半導体メモリ（ＲＯＭ）チップに記録して提供することができ、所定のシステム構成を有するデータ再生装置に適用される。
【０１２０】
適用可能なデータ再生装置は、少なくとも以下を備えるものである。
１．コンピュータ。
２．内蔵または外付けの記録メディアに記録された複数のデータを指定された開始番地から所定の順序で順次読み出し可能なデータストレージ装置。
３．データストレージ装置の読出速度よりも高速読出可能で、データストレージ装置から出力されたストリームの少なくとも一部分を記憶可能な容量を備えた、すくなくとも１段のバッファメモリ、およびメモリコントローラ。
【０１２１】
本実施形態の記録媒体は、ＲＯＭチップ等に、コンピュータによって読出し且つ実行可能なプログラムとして少なくともメモリ転送制御手段、データ出力手段、データ数基準のポインタ第１制御手段、データ数基準のポインタ第２制御手段が記録される。
【０１２２】
メモリ転送制御手段はコンピュータを、各段のメモリにおいて、上段側メモリが存在し、この上段側メモリから読出順序が更に後のデータの転写要求を受けると、当該メモリに記録されたデータの少なくとも部分集合を上段側メモリへ転写するとともに、且つデータ転写を受けた当該メモリの記録内容を更新するよう機能させるプログラムである。
【０１２３】
データ出力手段はコンピュータを、最上段メモリから所定の読出順序に従いデータを出力するよう機能させるプログラムである。
【０１２４】
データ数基準のポインタ第１制御手段はコンピュータを、最上段メモリに記録されたデータ中で、読出順序が最後のデータと、現在出力中のデータとの間に存在するデータ数を点検して第１データ数とし、この第１データ数が所定の下限データ数に等しいか又は少ないと、下段側メモリへ読出順序が更に後のデータの転写要求を行うよう機能させるプログラムである。
【０１２５】
データ数基準のポインタ第２制御手段はコンピュータを、上段側メモリおよび下段側メモリが存在する場合に、上段側のメモリへ転写したデータ中の読出順序が最後のデータと、現在当該メモリに記録されているデータ中で読出順序が最後のデータとの間のデータ数を点検して第２データ数とし、この第２データ数が所与の最低データ数に等しいか又は少ないと、さらに下段側のメモリへ読出順序が更に後のデータの転写要求を行うよう機能させるプログラムである。
【０１２６】
上記のコンピュータ読み取り可能な記録媒体にプログラムとして記録された、メモリ転送制御手段と、データ出力手段と、データ数基準のポインタ第１制御手段とデータ数基準のポインタ第２制御手段を、コンピュータによって実行すると、下段側において再生遅延が発生しても記録容量が大の下段側メモリにおいて吸収され、且つメモリ転送制御手段によって再生データが下段側メモリから上段側メモリへ順に転写され、その都度、記録内容が更新されることにより、上段側メモリにおいて常に再生データを確保することができる。しかも転写の時期をデータ数基準のポインタ第１および第２制御手段によって第１データ数および第２データ数に基づき管理するから、再生データの準備に途切れが生じることがなく、データ出力手段によって再生データを継続的に出力できる。
【０１２７】
また、上記のプログラムはデータ数基準の構成であったが、これに代えて、時間差基準のプログラムによる構成とすることもできる。時間差基準のプログラムの場合、上記のデータ数基準のポインタ第１制御手段とデータ数基準のポインタ第２制御手段は、それぞれ時間差基準のポインタ第１制御手段と時間差基準のポインタ第２制御手段に変更される。なお、時間差基準のポインタ第１制御手段と時間差基準のポインタ第２制御手段の構成と機能は、前記図２において示されたものと同様であり、よって説明は前記が援用される。
【０１２８】
図２０は、本発明に係るシステム・オン・チップ型集積装置の一実施形態のブロック構成図である。以下、図２０に基づき説明する。
本発明に係るシステム・オン・チップ型集積装置ＳｙｓＬは、データ再生装置ＤＲＰに組み込み可能である。
【０１２９】
システム・オン・チップ型集積装置ＳｙｓＬを組み込むデータ再生装置ＤＲＰは、内蔵する記録メディアに記録された複数のデータを所定の順序で順次読み出し、ストリームとして出力する、データストレージ装置ＤＳを具備している。このデータストレージ装置ＤＳには、素材データとしての複数のデータブロックが記録され、階層メモリ構造における最下段のメモリとして機能する。
【０１３０】
システム・オン・チップ型集積装置ＳｙｓＬは、同一チップ上に、プロセッサ部ＣＰｒоｃと、バス部Ｃｂｕｓと、入出力インタフェース部Ｃｉоと、データを一時的に保持する第１メモリ部Ｃｒａｍを備え、さらに、いずれもプロセッサ部ＣＰｒоｃによって読み取りと実行が可能なプログラムが記録された第２メモリ部Ｃｒоｍを備える。
【０１３１】
プロセッサ部ＣＰｒоｃは、マイクロプロセッサ１０１とＤＳＰプロセッサ１５１により構成される。
【０１３２】
第１メモリ部Ｃｒａｍは、ＤＲＡＭ（記憶保持動作がなされる随時書込・読出メモリ）のセルとして構成され、その内部に第１段メモリＭ１、第２段メモリＭ２、テーブルＴＡＢが展開される。
【０１３３】
第２メモリ部Ｃｒоｍは、ＲＯＭ（読出し専用メモリ）のセルとして構成される。格納されるプログラムは、全体制御手段ＰＲｇ１１’、ポインタ第１制御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段ＰＲｇ１３、バスコントロール手段ＰＲｇ２０を少なくとも含む。バスコントロール手段ＰＲｇ２０には、ＳＣＳＩバス、ＤＭＡバス、制御バス、Ｉ／Ｏバスのコントローラが含まれている。
【０１３４】
また、第２メモリ部Ｃｒоｍには上記各手段に加えて、図示されない他の手段、例えばパリティ処理や符号化・復号化処理手段等が設けられる。
【０１３５】
全体制御手段ＰＲｇ１１’、ポインタ第１制御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段ＰＲｇ１３は、プロセッサ部ＣＰｒоｃのマイクロプロセッサ１０１とＤＳＰプロセッサ１５１によって読み取り実行される。また、以下の説明において前記図２等におけると同じ部分は同一符号が付けられ、よって前記説明および前記各図が援用される。
【０１３６】
全体制御手段ＰＲｇ１１’は、第１フロントポインタｆｐ１と第１リアポインタｒｐ１を常に第２フロントポインタｆｐ２と第２リアポインタｒｐ２間の領域内におくよう制御する。さらにプレイポインタＰＰの位置を管理し、プレイポインタＰＰを常に第１フロントポインタｆｐ１と第１リアポインタｒｐ１間の領域内におくよう制御する。さらに、最上段メモリである第１段メモリＭ１から所定の読出順序に従いデータを読出し、入出力インタフェース部Ｃｉоへ出力する。
【０１３７】
ポインタ第１制御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段ＰＲｇ１３の構成と機能は、いずれも前記の実施形態におけると同様であり、よって前記説明および前記各図を援用する。
【０１３８】
このように、本実施形態のシステム・オン・チップ型集積装置ＳｙｓＬはプログラムによって構成される各手段がその判断または演算に基づいてデータストレージ装置ＤＳを制御し、所定の機能を実現するものであるから、本システム・オン・チップ型集積装置ＳｙｓＬを組み込むことにより、例えば図２に示される機能を備える装置を容易に製造することが可能となる。
【０１３９】
なお通常、システム・オン・チップ型集積装置の上記の各部（コア）は、複数のＩＰとして一枚の基板上に配置形成され、システムＬＳＩ（Ｓｙｓｔｅｍ  ＬＳＩ）と呼称される。
【０１４０】
図２１は、本発明に係る階層型メモリの他の実施形態の構造図である。また図２２は、本発明に係る階層型メモリの記録方法の他の実施形態の説明図である。
【０１４１】
両図に示されるように、本実施形態に係る階層型メモリＡ２は、バッファメモリとして機能する第１段メモリＭ１’と、最下段の記録メディアであるベースメモリＢＭによって２階層構成が実現されている。
【０１４２】
ベースメモリＢＭは、ディスク状またはテープ状またはカード状の記録メディアに複数のデータを記録し、記録された複数のデータの一部分を第１段メモリＭ１’上へ選択的に転写し、転写されたデータを第１段メモリＭ１’から所定の読出順序に従い順次読出して再生データストリームＳｔｒを形成するものであり、第１段メモリＭ１’には順方向駆動領域Ｆｔａ１’、逆方向駆動領域Ｂｔａ１’が設定される。またプレイポインタＰＰが第１段メモリＭ１’上を移動する。
【０１４３】
第１段メモリＭ１’上のデータ中で、読出順序が最後のデータと、現在再生中のデータとの間のデータ数が所定数に等しいか又は少なくなると、ベースメモリＢＭから第１段メモリＭ１’へ、読出順序が更に後のデータを転写し、且つ、この転写データ中の、読出順序が最後のデータと現在再生中のデータとの間のデータ数が、所与のデータ数よりも多いか又は等しくなるまで第１段メモリＭ１’の内容を更新するように運営される。従ってこの階層型メモリＡ２の機能は、前記の図１に示された階層型バッファメモリＡ１の機能に準ずる。
【０１４４】
図２３は、本発明に係るデータ再生装置の別の実施形態のブロック構成図である。この実施形態のデータ再生装置ＤＲＰ２は、複数基のハードディスクから成るストレージ・モジュールＭ３’が複数モジュール結合されたディスクアレイと、それぞれモジュール毎に、ハードディスクとＳＣＳＩバス２で接続された複数基の第２段メモリＭ２と、これら第２段メモリＭ２とＤＭＡバス５で接続された複数基の第１段メモリＭ１と、主として第２段メモリＭ２の管理に携わるマイクロコントローラ（μＣ）３と、制御バス４と、各第１段メモリＭ１を管理する複数基のデジタル信号処理プロセッサ（ＤＳＰ）６を備えて構成される。
【０１４５】
ストレージ・モジュールＭ３’が最下段の記録メディアとして機能し、それぞれバッファメモリから成る第２段メモリＭ２と第１段メモリＭ１が階層メモリ構造を構成して、前記図１において示された機能と動作を実現している。
且つ、複数基のストレージ・モジュールＭ３’と、複数基の第２段メモリＭ２と、複数基の第１段メモリＭ１により、複数のデータストリームの出力が可能である。
【０１４６】
図２４は、本発明に係るデータ再生装置の他の実施形態のブロック構成図である。この実施形態のデータ再生装置ＤＲＰ３は図２３の変形例の一つで、前記のハードディスクよりも低速であるが、より大容量の記憶装置Ｍ４（例えばテープベースのデータストレージ）を、ハードディスクによるストレージ・モジュールＭ３’の下層に配置した例である。この構成においても上記と同様の運営により、通常の再生動作において待ちが発生することのない、円滑な再生状態を実現することができる。
【０１４７】
図２５は、本発明に係るビデオデータ編集システムの一実施形態のブロック構成図である。
図２６は、図２５に示すビデオデータ編集システムの情報・データ処理装置のブロック構成図である。
【０１４８】
図２５に示されるように、本実施形態のビデオデータ編集システムＥＤＳは、編集装置１にソースビデオテープレコーダ（ＶＴＲ）９や、デイリーサーバ７などから、ビデオデータが入力され、編集されるように構成されている。この編集装置１は、情報・データ処理装置装置ＳＤＰを制御し、編集処理を行うように構成されている。編集装置１は、２チャンネルのＳＤＩ（Ｓｅｒｉａｌ  ＤａｔａＩｎｔｅｒｆａｃｅ）を介して情報・データ処理装置装置ＳＤＰに、ビデオデ−タとオーディオデータを伝送し、また、情報・データ処理装置装置ＳＤＰは、それぞれ６チャンネルのビデオデータと、１６チャンネルのオーディオデータをＳＤＩを介して編集装置１に供給するように構成されている。
【０１４９】
さらに、編集装置１は、ＳＤＩを介して、メインモニタ４、オンエアバッファ８、ソースＶＴＲ９、並びにホストパ−ソナルコンピュ−タである制御コンピュータ３に、ビデオデータとオーディオデータを供給するように構成されている。また、編集装置１は、増幅器５にオ−ディオ信号を出力し、スピーカ６から放音させるように構成されている。
【０１５０】
一方、制御コンピュータ３は、編集装置１に対して、ＲＳ−４２２規格の通信プロトコルを使用してコマンド３ａを送り、編集装置１を制御するように構成されている。なお、コマンド３ａは双方向とすることもできる。
【０１５１】
また編集装置１も、情報・データ処理装置装置ＳＤＰ、デイリーサーバ７、ソースＶＴＲ９などに、ＲＳ一４２２を介してコマンド１ａなどを送り、それぞれを制御するように構成されている。さらに編集装置１は、制御コンピュータ３を介して、イーサネットにより制御され、また外部装置を制御することができるように構成されている。
【０１５２】
さらに情報・データ処理装置装置ＳＤＰは、ＳＣＳＩ（ＡＮＳＩ  ＳｍａｌｌＣｏｍｐｕｔｅｒ  Ｉｎｔｅｒｆａｃｅ）を介して制御コンピュータ３とコマンドや情報の授受を行うことが可能である。
【０１５３】
この情報・データ処理装置ＳＤＰは、内蔵するデータストレージの記録メディア（たとえばハードディスクメディアＨＤ）にマルチチャンネルのビデオデータを記録するとともに、記録された複数の当該ビデオデータを指定された開始番地から所定の順序で順次読み出し、ビデオストリームとして出力する機能を備える。
【０１５４】
記録メディア上に記録されているデータは、ＣＰＵ１０１によって所定単位で管理されている。例えば、ビデオデータは１フレーム単位（約１ＭＢｙｔｅ）のビデオブロック、オーディオデータは約０．６秒分（３２ｋサンプル）のオーディオブロックとなる。これらブロックは、纏めてデータブロックとして扱われる。
【０１５５】
さらにこれら各データブロックには、一意にＩＤ（ブロックＩＤ）が対応していて、ＣＰＵメモリ空間には、そのＩＤと、例えばハードディスクメディア（ＨＤ）上のアドレストの対応表（ハッシュテーブル）が置かれている。リアルタイム性を重視するため、この対応表は実メモリＲＡＭ上に常駐する。
【０１５６】
ＩＤストリームは、このブロックＩＤの並び（配列）であり、利用者が任意に作成、変更、削除が行うことができる。すなわち、利用者が外部端末（例えばホストコンピュータ）からＩＤストリームを設定／更新することにより、ビデオデータの記録／再生／編集がなされる。このようにして設定／更新されたＩＤストリームは、実メモリＲＡＭ内にＩＤストリーム・ファイルとして保持される。
【０１５７】
再生時には、このＩＤストリームの示す順序に基づいて対応表が参照され、該当するＩＤのデータブロックが順次、記録メディア上の該当アドレスから時系列で再生され、これにより１本の再生ビデオストリームが形成されることになる。
【０１５８】
以下、図２６に基づき、情報・データ処理装置ＳＤＰの構成を説明する。
情報・データ処理装置ＳＤＰは、第３段メモリに相当するディスクストレージ装置ＤＳおよびディスクコントローラＤｃｎｔ、いずれも複数基のＳＣＳＩバスおよびＳＣＳＩコントローラ２０２、第２段メモリＭ２およびバッファコントローラ２１１、ＤＭＡバス２０５および、第１段メモリＭ１を擁する処理モジュール２７１を具備し、さらに全体をマイクロコントローラ部μＣが制御する構成である。
【０１５９】
この情報・データ処理装置ＳＤＰは、高速リアルタイムランダムアクセスのためのハードディスクマネージメントアルゴリズムＦＡＲＡＤ（Ｆａｓｔ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｄｉｓｋ）（商標）を応用した装置であり、比較的少ないデイスクで、マルチチャンネルのデータの高速ランダムアクセスが可能に構成されている。
【０１６０】
図２６に示される構成では、ディスクアレイとして、デイスク２０１−１から始まる３２台のデイスクが設けられている。ディスクの一部は符号２０１−１に示されるハード磁気ディスクドライブ（ＨＤＤ）であり、また他の一部は符号２０１−Ｍに示される光ディスク装置であり、さらに他の一部として符号２０１−Ｎに示されるセミコンメモリ（半導体ディスク）を採用することも可能に構成されている。以下、これらを論理ディスクとして扱い、記述は「ディスク」とする。
【０１６１】
ＳＰＣ（ＳＣＳＩ  Ｐｒｉｐｈｅｒａｌ  Ｃｏｎｔｒｏｌｌｅｒ）としてのＳＣＳＩコントローラ２０２−１乃至２０２−１６は、それぞれ２台のディスクを制御するようになされている。例えば、ＳＣＳＩコントローラ２０２−１は、ディスク２０１−１とディスク２０１−２を制御し、ＳＣＳＩコントローラ２０２−２は、ディスク２０１−３とディスク２０１−４を制御するようになされている。
【０１６２】
さらに、バッフアモジュール２０３−１乃至２０３−８が設けられている。１つのバッファモジュールは、２つのＳＣＳＩコントローラを制御するようになされており、例えば、バッフアモジュール２０３−１は、ＳＣＳＩコントローラ２０２−１と２０２−２を制御し、バッフアモジュール２０３−２は、ＳＣＳＩコントローラ２０２−３と２０２−４を制御する。各バッフアモジュール２０３−ｉ（ｉ＝１、２、・・・、８）には、データバッフアである第２段メモリＭ２−ｉと、これを制御するバッフアコントローラ２１１−ｉが設けられている。
【０１６３】
また、第２段メモリＭ２−１乃至Ｍ２−８は、コントロール部１００の主制御手段１０１により一義的に規定されるシリアルなアドレスが割り振られ、そのアドレスによって、データの記憶位置を指定することができる。
【０１６４】
これらのディスク２０１−１乃至２０１−３２に対して、ビデオデータならびにオーデイオデータを処理するためのモジュールとして処理モジュール２７１−ｊ（ｊ＝１〜８）が設けられている。
【０１６５】
処理モジュール２７１−ｊはデジタル信号処理プロセッサＤＳＰによって構成され、ＤＭＡコントローラ２８１−ｊと、処理ブロック２９０−ｊと、Ｉ／Ｏコントローラ２８４−ｊを具備し、さらに処理ブロック２９０−ｊには、高速のキャッシュメモリである第１段メモリＭ１−ｊと、不図示のプロセッサ部によって読取り実行可能なプログラムである、いずれも不図示の制御手段、ポインタ第１制御手段、メモリ転送第１制御手段が格納されたＲＯＭが搭載されている。
【０１６６】
ＤＭＡコントローラ２８１−ｊは、ＤＭＡバス２０５を介して第２段メモリＭ２−ｉと第１段メモリＭ１−ｊとの間で、データをＤＭＡ転送する。
【０１６７】
入出力コントローラ２８４−ｊは、編集装置１から供給されるデータを受け取り、これをスイッチングして処理ブロック２９０−ｊに供給するとともに、逆に、処理ブロック２９０−ｊから供給されたデータストリームを編集装置１の入力ラインに供給するように構成されている。
【０１６８】
このように情報・データ処理装置ＳＤＰは、データストレージ装置ＤＳに内蔵の記録メディアを最下段の第３段メモリとし、上段側メモリとして第２段メモリＭ２−ｉおよび第１段メモリＭ１−ｊが重ねられ、しかも各段のメモリの記録容量は、下段側における記録容量が上段側における記録容量よりも大に構成された、ピラミッド型の階層状メモリとして構成されている。
【０１６９】
さらにマイクロコントロール部μＣは、ストアードプログラム方式のマイクロコンピュータやＲＩＳＣプロセッサなどから成るＣＰＵ１０１と、ＲＯＭ（読出専用メモリ）１０２およびテンポラリ・メモリであるＲＡＭ１０３を備える。
【０１７０】
ＲＡＭ１０３には、少なくともＩＤストリーム・テーブルＳＴＡＢ１０４とハッシュテーブルＨＴＡＢ１０５を記憶可能な領域が確保されている。なおＩＤストリーム・テーブルＳＴＡＢとハッシュテーブルＨＴＡＢの構成と用途は、前記図４〜図６に関して為された説明を援用する。
【０１７１】
ＲＯＭ１０２には、主制御手段ＰＲｇ１１、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段ＰＲｇ１３の各手段が、いずれもマイクロコンピュータやＲＩＳＣプロセッサによって読出・実行可能なプログラムとして格納されている。以下は各手段の概要であり、その構成の詳細は前記各実施形態で為された説明を援用する。
【０１７２】
主制御手段ＰＲｇ１１は、全体の動作を監視制御するとともに、最上段の第１段メモリＭ１−ｊから所定の読出順序に従いデータを読出してデータストリームとする。
【０１７３】
メモリ転送第１制御手段とメモリ転送第２制御手段ＰＲｇ１３は、各段のメモリにおいて、上段側メモリが存在し、且つ上段側メモリから読出順序が更に後のデータの転写要求を受けると、当該メモリに記録されたデータ中の少なくとも部分集合を上段側メモリへ転写するとともに、データ転写を受けた当該メモリの記録内容を更新する。
【０１７４】
ポインタ第１制御手段は、最上段メモリに記録されたデータ中で、読出順序が最後のデータ（またはその予定読出時刻）と、現在出力中のデータ（または現在時刻）との間に存在するデータ数（または時間差）を点検して第１データ数（または第１時間差）とし、当該第１データ数（または第１時間差）が所定の下限データ数（または下限時間差）に等しいか又は少ないと、下段側メモリへ読出順序が更に後のデータの転写要求を行う。
【０１７５】
ポインタ第２制御手段ＰＲｇ１２は、上段側メモリおよび下段側メモリが存在する場合に上段側のメモリへ転写したデータ中の読出順序が最後のデータ（またはその予定読出時刻）と、現在当該メモリに記録されているデータ中で読出順序が最後のデータ（または現在時刻）との間のデータ数（または時間差）を点検して第２データ数（または第２時間差）とし、第２データ数（または第２時間差）が所与の最低データ数（または最低時間差）に等しいか又は少ないと、さらに下段側のメモリへ読出順序が更に後のデータの転写要求を行う。
【０１７６】
なお主制御手段ＰＲｇ１１は、制御バス２５２を介してＳＣＳＩコントローラ２０２−ｉ、バッファブロック２０３−ｉ、ＤＭＡコントローラ２８１−ｊ、処理ブロック２９０−ｊ、およびＩ／Ｏコントローラ２８４−ｊと接続されており、上記の制御に加えて、適宜、それらを制御する機能を併設しており、それぞれ対応するソフトウェアプログラムが記憶されている。
【０１７７】
上記のように本実施形態に係るビデオデータ編集システムＥＤＳは、主制御手段ＰＲｇ１１、ポインタ第１制御手段とポインタ第２制御手段ＰＲｇ１２、メモリ転送第１制御手段とメモリ転送第２制御手段ＰＲｇ１３の動作により、最下段のデータストレージ装置において再生遅延が発生しても、下段側のバッファメモリにおいて吸収され、且つメモリ転送制御手段によって再生データが下段側バッファメモリから上段側バッファメモリへ順に転写され、その都度、記録内容が更新されることにより、上段側バッファメモリにおいて常に再生データを確保することができる。しかも転写の時期を、データ数基準または時間差基準のポインタ第１および第２制御手段によって第１データ数および第２データ数、または第１時間差および第２時間差に基づき管理するから、再生データの準備に途切れが生じることがなく、途切れのない連続したストリームを再生することができる。
この結果、遅延による画像や音声の途切れがない円滑な編集が可能になる。
【０１７８】
【発明の効果】
以上の通り本発明によれば、プレイポインタの指定により第１段バッファメモリのデータフレームを再生して再生データストリームを出力する際に、プレイポインタが第１のプロセス対象の両端にある順方向駆動領域又は逆方向駆動領域のデータフレームを再生し始めた時、次のデータフレームの転送を、第２バッファメモリから、プレイポインタによる再生速度より速い転送速度で受けて、当該次のデータフレームによって第１のプロセス対象を設定し直すと共に、これに応動して第２段バッファメモリの順方向駆動領域又は逆方向駆動領域のデータフレームを記録メディアから読み出して更新するようにしたことにより、読み出し速度の遅い記録メディアのデータフレームを常に第１段バッファメモリ及び第２段バッファメモリの階層構造内に準備しておくことができ、これにより途切れさせることなく記録メディアのデータフレームに基づく再生データストリームを出力することができる。
【図面の簡単な説明】
【図１】本発明に係る階層型バッファメモリの一実施形態の構造図である。
【図２】本発明に係るデータ再生装置の一実施形態のブロック構成図である。
【図３】図２に示すデータ再生装置におけるデータ転写の流れの説明図である。
【図４】図２に示すデータ再生装置の主コントロール部のブロック構成図である。
【図５】図４に示すＩＤストリーム・テーブルの例の説明図である。
【図６】図４に示すハッシュ・テーブルの例の説明図である。
【図７】本発明に係るデータ再生方法の一実施形態の説明図である。
【図８】順方向更新動作および逆方向更新動作の処理構造の説明図である。
【図９】図７に示すデータ再生方法の過程図である。
【図１０】図９に続く過程図である。
【図１１】図１０に続く過程図である。
【図１２】図１１に続く過程図である。
【図１３】図１２に続く過程図である。
【図１４】図１３に続く過程図である。
【図１５】図１４に続く過程図である。
【図１６】図１５に続く過程図である。
【図１７】第１プロセスの順方向更新動作のフローチャートである。
【図１８】第２プロセスの順方向更新動作のフローチャートである。
【図１９】順方向更新動作および逆方向更新動作のフローチャートである。
【図２０】本発明に係るシステム・オン・チップ型集積装置の一実施形態のブロック構成図である。
【図２１】本発明に係る階層型バッファメモリの他の実施形態の構造図である。
【図２２】本発明に係る階層型バッファメモリの記録方法の他の実施形態の説明図である。
【図２３】本発明に係るデータ再生装置の別の実施形態のブロック構成図である。
【図２４】本発明に係るデータ再生装置の他の実施形態のブロック構成図である。
【図２５】本発明に係るビデオデータ編集システムの一実施形態のブロック構成図である。
【図２６】図２５に示すビデオデータ編集システムの情報・データ処理装置のブロック構成図である。
【符号の説明】
Ａ１……階層型バッファメモリ、Ｂｔａ１……逆方向駆動領域、Ｂｔａ２……逆方向駆動領域、Ｃ１……記録容量、Ｃ２……記録容量、ｆｐ１……第１フロントポインタ、ｆｐ２……第２フロントポインタ、Ｆｔａ１……順方向駆動領域、Ｆｔａ２……順方向駆動領域、Ｍ１……第１段メモリ、Ｍ２……第２段メモリ、ＰＰ……プレイポインタ、ｒｐ１……第１リアポインタ、ｒｐ２…第２リアポインタ、Ｓｔｒ……ストリーム
【図１】
0004264777.tif 000002
【図２】
0004264777.tif 000003
【図３】
0004264777.tif 000004
【図４】
0004264777.tif 000005
【図５】
0004264777.tif 000006
【図６】
0004264777.tif 000007
【図７】
0004264777.tif 000008
【図８】
0004264777.tif 000009
【図９】
0004264777.tif 000010
【図１０】
0004264777.tif 000011
【図１１】
0004264777.tif 000012
【図１２】
0004264777.tif 000013
【図１３】
0004264777.tif 000014
【図１４】
0004264777.tif 000015
【図１５】
0004264777.tif 000016
【図１６】
0004264777.tif 000017
【図１７】
0004264777.tif 000018
【図１８】
0004264777.tif 000019
【図１９】
0004264777.tif 000020
【図２０】
0004264777.tif 000021
【図２１】
0004264777.tif 000022
【図２２】
0004264777.tif 000023
【図２３】
0004264777.tif 000024
【図２４】
0004264777.tif 000025
【図２５】
0004264777.tif 000026
【図２６】
0004264777.tif 000027