(57)【特許請求の範囲】
【請求項１】
電力変換器のスイッチング手段として用いられるトランジスタを制御回路からのオン・オフ指令に基づいて駆動する駆動回路であって、
前記制御回路からのオン・オフ指令に基づいてオン・オフするフォトカプラにより前記駆動回路へ高電位電源からの電流を供給する抵抗と、
前記駆動回路の入力信号の動作に合せて高電位電源から定電流源を介して定電流を前記駆動回路に供給する第１のスイッチング手段と、
を有することを特徴とする電力変換器の駆動回路。
【請求項２】
前記定電流は、前記抵抗を介して流れる電流より大きいことを特徴とする請求項１に記載の電力変換器の駆動回路。
【請求項３】
前記駆動回路の入力点と基準電位点間と並列に定電流源と第２のスイッチング手段からなる直列回路を備え、
前記第２のスイッチング手段は、前記駆動回路の入力信号の動作に合せ、前記第１のスイッチング手段がオン状態のときオフ状態に，前記第１のスイッチング手段がオフ状態のときオン状態となることを特徴とする請求項１または２に記載の電力変換器の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータ装置などの電力変換器に適用するトランジスタ（ＭＯＳＦＥＴ，ＩＧＢＴ、バイポーラトランジスタ）を駆動するための駆動回路の改良に関する。
【０００２】
【従来の技術】
電磁コイル、電動機等の誘導成分を持つ電機機器の制御を行うための電気装置として、ＩＧＢＴ等のパワートランジスタが使用されるようになって既に久しい。近年は、半導体技術の発展・向上に伴って、このような分野への電子装置の使用度がますます増大されている。
例えば、電動機の駆動用の電力装置では交流電圧を整流した数百Ｖの直流電圧を電源とするインバータ装置を用いる場合が多い。この装置の回路は周知のように同じ電力用半導体素子を高圧側と低圧側に配して交互にオンオフさせるいわゆるトーテムポール接続回路を単位とする２相や３相構成とするのが通例であるが、これに所期のインバータ作用を営ませるには各電力用半導体素子に対し、それぞれオンオフ指令を与えて正しい順序で動作させる必要がある。
このオンオフ指令は駆動制御回路等から発せられる数Ｖ程度の低圧の信号であり、低圧側の電力用半導体素子にはそのままで与えることができるが、高圧側の電力用半導体素子に対してはその基準電位のレベルを上げないと与えることができない。このため、従来からフオトカプラを用いてこのオンオフ信号を高圧側に伝達することが広く行われてきた。図３は従来のインバータ装置の回路構成図である。
図３において、交流１をダイオードブリッジ２からなる整流回路３で整流し、整流した直流電圧をＩＧＢＴ等からなるパワートランジスタ４のトーテムポール接続回路のインバータ部５で再び３相の交流に変換して電動機６に電力を供給する。７は、各パワートランジスタ４の駆動のために用いられた駆動回路であり、図示しない駆動制御回路からのオン・オフ指令に基づき、各パワートランジスタ４を駆動する。最近は、この駆動回路７のＩＣ化が図られ、本実施例では、上側アームのパワートランジスタ４に対しては各１つの駆動回路７が用いられており、下側アームについては３つのパワートランジスタに共通に１つの駆動回路が用いられている。これらの駆動回路７を構成するＩＣは、パワートランジスタ４の１つづつに１個設けてもよいし、逆に全てのパワートランジスタ４に対して１つの駆動回路としてもよい。パワートランジスタ４には、周知のようにダイオード８がそれぞれ並列に組込まれており、インバータ装置の動作上で転流ダイオードとしての役目を果たす。この図３の回路のうち、１つのパワートランジスタと、その駆動回路を抜粋したのが、図４である。
【０００３】
【発明が解決しようとする課題】
図４において、９はフオトカプラであり、コレクタ端子側が駆動回路７の入力点となっており、エミッタ端子側が基準電位点となっている。そして、図示しない駆動制御回路からのオン・オフ指令を絶縁した上で駆動回路７に供給する。
抵抗１０は、フオトカプラ９のオン・オフにより高電位電源Ｖｃｃからの電流を駆動回路７に供給する。ここで用いる抵抗１０は通常１０ＫΩ〜２０ＫΩ程度のものを使用し、１ｍＡ程度の電流を流している。ここで抵抗１０を介して駆動回路７に与える信号としては、できるだけ電流値を大きくすることで、駆動回路７の誤動作を防ぎ、オン・オフ指令に重畳する外来ノイズやパワートランジスタのスイッチングのｄｖ／ｄｔによるノイズにより、オン信号が与えられたとの誤信号となって、上下アームの短絡が発生してしまうなどの悪影響を軽減できるが、余分な電流を流すことにより、消費電流が増えてしまうという問題がある。
更に、インバータ装置に用いる半導体装置では、異なる2社から同様な半導体装置を購買するという2社購買の手段がとられるが、半導体装置へ与える駆動制御回路の信号は同じため、一方の半導体装置はノイズに強いが消費電流が大きく、他方の半導体装置はノイズに弱いが消費電流が小さいということが起きる。
【０００４】
本発明は、上記の点に鑑みなされたものであり、その目的はノイズによる誤動作の起きにくい電力変換器の駆動回路を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、電力変換器のスイッチング手段として用いられるトランジスタを制御回路からのオン・オフ指令に基づいて駆動する駆動回路であって、前記制御回路からのオン・オフ指令に基づいて、前記駆動回路へ高電位電源からの電流を供給するフォトカプラと、前記駆動回路の入力信号の動作に合せて高電位電源から定電流源を介して定電流を前記駆動回路に供給する第１のスイッチング手段と、を有することとする。
また、定電流は、前記抵抗を介して流れる電流より大きいこととする。
そして、前記駆動回路の入力点と基準電位点間と並列に定電流源と第２のスイッチング手段からなる直列回路を備え、前記第２のスイッチング手段は、前記駆動回路の入力信号の動作に合せ、前記第１のスイッチング手段がオン状態のときオフ状態に，前記第１のスイッチング手段がオフ状態のときオン状態となる相補接続関係とするとよい。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図１、図２に示す実施例に基づいて説明する。なお、各実施例において、図３、４に対応する部材には同じ符号を付してその説明は省略する。
図１は本発明の実施例の回路図である。図１は、図４に対応しており、インバータ装置に用いられる複数のパワートランジスタのうちの１つの駆動回路を示している。図１において、図４と異なる点は、抵抗１０、フオトカプラ９と駆動回路７との間に、ゲートとソースを接続したデプレッション型ＭＯＳ１３とＰチャネルＭＯＳ１４とからなるプルアップ回路と、同じくゲートとソースを接続したデプレッション型ＭＯＳ１５とＮチャネルＭＯＳ１６とからなるプルダウン回路と、ツエナダイオード１７、１８とコンデンサ１２を設けたことである。図２は、図１のＡ点、Ｂ点における入力信号を示したものである。
再び、図１に戻り、コンデンサ１２はノイズ吸収用である。ツエナダイオード１７、１８は、特許第３１３９２２３号にも記載されているが、インバータ等での大電流と高速スイッチングによってパワートランジスタの出力端子と制御端子との間の帰還容量（寄生容量、カップリング容量）の放電電流がパワートランジスタの制御入力からこの制御入力に制御信号を出力する駆動回路７側の経路を介して流れることがあり、この放電電流が駆動回路７を誤動作させたり、駆動回路７を構成するトランジスタに保証電圧以上の電圧を印加し、制御回路を破壊させる場合があるので、この放電電流をバイパスするバイパス経路を構成するためのものである。
【０００７】
次に、デプレッション型ＭＯＳ１３、１５は定電流源に相当するものであり、上側のデプレッションＭＯＳ１３は１ｍＡを流すようになっており、下側のデプレッション型ＭＯＳ１５は４０μＡを流すようになっている。次に動作について説明する。まず、フオトカプラ９がオフ状態で、電源Ｖｃｃより抵抗１０を介して信号が駆動回路７に与えられる。この時のＡ点（入力点）のレベルはＨレベルであり、駆動回路７からのＢ点のフィードバック信号のレベルはＬレベルである。このため、ＰチャネルＭＯＳ１４がオン状態で、ＮチャネルＭＯＳ１６がオフ状態である。これにより、駆動回路７へは抵抗１０を介しての電流とＰチャネルＭＯＳ１４とデプレッション型ＭＯＳ１３を介しての定電流が駆動回路７への信号として供給される。
次に、フオトカプラ９がオン状態で、Ａ点のレベルがＬレベルとなり、Ｂ点のレベルがＨレベルとなる。これにより、ＰチャネルＭＯＳ１４がオフ状態で、ＮチャネルＭＯＳ１６がオン状態となり、抵抗１０を介して流れる電流がフオトカプラ９とデプレッション型ＭＯＳ１５とＮチャネルＭＯＳ１６を介して流れる。つまり、抵抗１０を介して流れる電流よりもデプレッション型ＭＯＳ１３を介して流れる定電流を大きくすることにより、駆動回路７へオン信号を与える時はデプレッション型ＭＯＳ１３を介しての大きな電流でノイズの影響を受けることなく確実に動作信号を伝達し、駆動回路７へオフ信号を与える時は、ＰチャネルＭＯＳ１４をオフさせてデプレッション型ＭＯＳ１３を遮断して、フオトトランジスタ９へバイパスする電流を抵抗１０を介しての微小電流として消費電流の削減が図られる。
【０００８】
なお、フオトカプラ９のインピーダンスが低いので、この下側のデプレッション型ＭＯＳ１５とＮチャネルＭＯＳ１６は省略することもできるが、確実なノイズ対策をとるためには設けたほうがよい。
更に、図２においては、Ａ点の信号に対してＢ点の信号の立ち上り時点と立ち下がり時点が所定時間送らせてある。これは図示してないが、駆動回路７にデイレイ回路を設けて数百ｎｓ程度の遅延をさせている。この遅延により、例えば強い短いパルスがノイズとして加わった場合での誤動作を確実に防止できる。
【０００９】
【発明の効果】
以上述べたように、本発明の入力端子（Ａ点）のプルアップ、プルダウンを出力状態に応じて切替を行うことにより、ノイズによる誤動作を防止すると共に消費電流の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例の回路図
【図２】本発明の実施例の図１のＡ点とＢ点における信号波形図
【図３】従来のインバータ装置の回路構成図
【図４】図３の１駆動回路部分を抜粋した回路構成図
【符号の説明】
１ 交流
２ ダイオードブリッジ
３ 整流回路
４ パワートランジスタ
５ インバータ部
６ 電動機
１ 駆動回路
２ ダイオード
３ フオトカプラ
４ 抵抗
１２ コンデンサ
１３ デプレッション型ＭＯＳ
１４ ＰチャネルＭＯＳ
１５ デプレッション型ＭＯＳ
１６ ＮチャネルＭＯＳ
【図１】
0004218221.tif 000002
【図２】
0004218221.tif 000003
【図３】
0004218221.tif 000004
【図４】
0004218221.tif 000005