(57)【特許請求の範囲】
【請求項１】
複数の光検出素子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チップと、
前記出力端子からの信号が入力される複数の入力端子を備える回路基板と、
それぞれの前記出力端子をそれぞれの前記入力端子に接続する接続手段と、
を備えた検出器であって、
前記入力端子間の間隔は、前記出力端子間の間隔よりも狭く設定され、
前記回路基板は、前記入力端子の形成領域の外側の領域に、前記入力端子からの信号を読み出す信号読出回路を備えており、
前記接続手段は、
セラミック基体内に埋め込まれた金属配線を有する支持基板と、
前記金属配線の前記支持基板の一方面側と前記出力端子との間に介在するバンプと、
前記金属配線の前記支持基板の他方面側と前記入力端子との間に介在するバンプと、
を有しており、
前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であり、
前記支持基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする検出器。
【請求項２】
前記支持基板は、前記回路基板を収容する凹部を有していることを特徴とする請求項１に記載の検出器。
【請求項３】
前記支持基板は、前記回路基板を収容するパッケージの一部分を構成することを特徴とする請求項２に記載の検出器。
【請求項４】
前記セラミック基体を構成するセラミックの代わりに、ガラス又は有機材料、又はこれらの複合材料を用いることを特徴とする請求項１〜３のいずれか１項に記載の検出器。
【請求項５】
複数の光検出素子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チップと、
前記出力端子からの信号が入力される複数の入力端子を備える回路基板と、
それぞれの前記出力端子をそれぞれの前記入力端子に接続する接続手段と、
を備えた検出器であって、
前記入力端子間の間隔は、前記出力端子間の間隔よりも狭く設定され、
前記回路基板は、前記入力端子の形成領域の外側の領域に、前記入力端子からの信号を読み出す信号読出回路を備えており、
前記接続手段は、多層配線基板からなり、前記半導体チップの前記出力端子と前記多層配線基板の一方面側とはバンプを介して接続され、前記多層配線基板の他方面側と前記回路基板の前記入力端子とはバンプを介して接続されており、
前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であり、
前記多層配線基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする検出器。
【請求項６】
複数の光検出素子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チップと、
前記出力端子からの信号が入力される複数の入力端子を備える回路基板と、
それぞれの前記出力端子をそれぞれの前記入力端子に接続する接続手段と、
を備えた検出器であって、
前記入力端子間の間隔は、前記出力端子間の間隔よりも狭く設定され、
前記回路基板は、前記入力端子の形成領域の外側の領域に、前記入力端子からの信号を読み出す信号読出回路を備えており、
前記接続手段は、前記半導体チップの一方面側に形成された薄膜多層配線であり、前記薄膜多層配線と前記回路基板の前記入力端子とはバンプを介して接続されており、
前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であることを特徴とする検出器。
【請求項７】
前記回路基板を収容する凹部を有する支持基板を更に備え、
前記支持基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする請求項５又は６に記載の検出器。
【請求項８】
前記半導体チップの受光面側に形成されたシンチレータを備えることを特徴とする請求項１〜７のいずれか１項に記載の検出器。
【請求項９】
前記接続手段は、前記回路基板の出力の外部リードへの仲介又はこの外部リードからの前記回路基板への入力の仲介を更に行うよう、前記支持基板内部に埋め込まれた金属配線が、前記外部リードと前記回路基板とを接続していることを特徴とする請求項１〜４及び７のいずれか１項に記載の検出器。
【請求項１０】
前記バンプに代えて、導電性フィラー又は異方性導電シートを用いたことを特徴とする請求項１〜９のいずれか１項に記載の検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｘ線撮像装置等に用いられる検出器に関する。
【０００２】
【従来の技術】
従来のＸ線撮像装置に適用可能な検出器は以下の文献に記載されている。
【０００３】
▲１▼特開平４−２５４３７７号公報
この公報は光検出装置の実装構造を開示している。この実装構造では、裏面入射型ホトダイオードアレイを、バンプを介して信号処理部に接続している。光信号の取出電極を受光基板裏面側に設けたので、表面側の殆どを受光面とすることができ、開口率が従来に比べて飛躍的に向上するとされている。また、受光部はＰＩＮ型のホトダイオードを採用しており、Ｉ層により入射した光は高効率で吸収され、Ｉ層の存在により接合容量を小さくすることができ、高電圧を印加してキャリアの空乏層走行時間を短くでき、且つ、機械的強度が高まるとされている。画素毎に取り出された信号電荷は信号処理回路基板に入力される。
【０００４】
▲２▼特開平９−２８８１８４号公報
この公報は、集積回路を放射線から保護するよう、光検出部、配線基板、駆動集積回路及び信号処理集積回路を積層構造とした放射線検出装置を開示している。
【０００５】
▲３▼特開平７−３３３３４８号公報
この公報は、Ｘ線ＣＴ(Computed Tomography)装置を開示している。このＸ線ＣＴ装置は、ホトダイオードアレイの出力をＸ線入射側とは逆側に形成されたバンプを介して出力するものであり、各放射線検出素子の検出感度を低下させることなく、これら各放射線検出素子を２次元方向に高密度で配列することができ、これによって１回のＸ線照射で広い範囲のＸ線データを得ることができるとされている。
【０００６】
▲４▼特開平５−９０５５４号公報
この公報は、ＨｇＣｄＴｅ−ホトダイオードアレイの出力をＳｉ−ＣＣＤで読み出すために、これらをバンプ接続した検出器を開示している。ホトダイオードアレイを駆動する直流電源からの駆動電圧はＳｉ−ＣＣＤ上の配線を介して印加される。すなわち、Ｓｉ−ＣＣＤ側表面は２重配線構造になっており、第１の配線はホトダイオード毎の出力をバンプを介してＣＣＤの各画素（読み出し領域）に出力するものであり、第２の配線は直流電源からの電圧をホトダイオードアレイに供給するための配線を成している。
【０００７】
【発明が解決しようとする課題】
しかしながら、いずれの検出器も、支持基板が半導体チップよりも大きいため、隙間無く隣接して複数の検出器を配置することはできなかった。もちろん、支持基板を小さくして、回路を側方に配置すれば、２行２列のマトリックスまでは検出器を配置することができるが、例えば、３行３列の場合には、中央の検出器の出力を取り出すスペースがない。
【０００８】
本発明は、このような課題に鑑みてなされたものであり、複数の検出器を並べた場合に、それぞれの半導体チップ同士が極めて近接し又は接触することが可能な検出器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述の目的を解決するため、請求項１に係る検出器は、複数の光検出素子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チップと、前記出力端子からの信号が入力される複数の入力端子を備える回路基板と、それぞれの前記出力端子をそれぞれの前記入力端子に接続する接続手段とを備えた検出器であって、前記入力端子間の間隔は、前記出力端子間の間隔よりも狭く設定され、前記回路基板は、前記入力端子の形成領域の外側の領域に、前記入力端子からの信号を読み出す信号読出回路を備え、前記接続手段は、セラミック基体内に埋め込まれた金属配線を有する支持基板と、前記金属配線の前記支持基板の一方面側と前記出力端子との間に介在するバンプと、前記金属配線の前記支持基板の他方面側と前記入力端子との間に介在するバンプと、を有しており、前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であり、支持基板の厚み方向に垂直な方向の寸法は、半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする。
請求項２に係る検出器においては、記支持基板は、前記回路基板を収容する凹部を有していることを特徴とする。
請求項３に係る検出器においては、前記支持基板は、前記回路基板を収容するパッケージの一部分を構成することを特徴とする。
請求項４に係る検出器においては、前記セラミック基体を構成するセラミックの代わりに、ガラス又は有機材料、又はこれらの複合材料を用いることを特徴とする。
請求項５に係る検出器は、複数の光検出素子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チップと、前記出力端子からの信号が入力される複数の入力端子を備える回路基板と、それぞれの前記出力端子をそれぞれの前記入力端子に接続する接続手段と、を備えた検出器であって、前記入力端子間の間隔は、前記出力端子間の間隔よりも狭く設定され、前記回路基板は、前記入力端子の形成領域の外側の領域に、前記入力端子からの信号を読み出す信号読出回路を備えており、前記接続手段は、多層配線基板からなり、前記半導体チップの前記出力端子と前記多層配線基板の一方面側とはバンプを介して接続され、前記多層配線基板の他方面側と前記回路基板の前記入力端子とはバンプを介して接続されており、前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であり、多層配線基板の厚み方向に垂直な方向の寸法は、半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする。
請求項６に係る検出器は、複数の光検出素子が形成され前記光検出素子の複数の出力端子を表面に備える半導体チップと、前記出力端子からの信号が入力される複数の入力端子を備える回路基板と、それぞれの前記出力端子をそれぞれの前記入力端子に接続する接続手段と、を備えた検出器であって、前記入力端子間の間隔は、前記出力端子間の間隔よりも狭く設定され、前記回路基板は、前記入力端子の形成領域の外側の領域に、前記入力端子からの信号を読み出す信号読出回路を備えており、前記接続手段は、前記半導体チップの一方面側に形成された薄膜多層配線であり、前記薄膜多層配線と前記回路基板の前記入力端子とはバンプを介して接続されており、前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であることを特徴とする。
請求項７に係る検出器においては、前記回路基板を収容する凹部を有する支持基板を更に備え、支持基板の厚み方向に垂直な方向の寸法は、半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする。
請求項８に係る検出器においては、前記半導体チップの受光面側に形成されたシンチレータを備えることを特徴とする。
請求項９に係る検出器においては、前記接続手段は、前記回路基板の出力の外部リードへの仲介又はこの外部リードからの前記回路基板への入力の仲介を更に行うよう、前記支持基板内部に埋め込まれた金属配線が、前記外部リードと前記回路基板とを接続していることを特徴とする。
請求項１０に係る検出器においては、前記バンプに代えて、導電性フィラー又は異方性導電シートを用いたことを特徴とする。
【００１０】
この検出器によれば、回路基板における入力端子形成領域の外側領域に信号読出回路を形成することができるため、回路基板の寸法を半導体チップよりも小さくすることができ、したがって、複数の検出器を並べる場合には、半導体チップ同士を近接させ又は接触させて配置することができ、検出器接続部分の解像度低下を抑制することができる。
【００１１】
また、接続手段は、回路基板の出力の外部リードへの仲介又は外部リードからの回路基板への入力の仲介を更に行うこととしてもよく、この場合には、回路構成を単純化することができる。
【００１２】
また、接続手段は、半導体チップの支持基板を構成していることとしてもよい。すなわち、接続手段が半導体チップを支持することとすれば、検出器の機械的強度を増加させることができる。
【００１３】
また、支持基板は、回路基板を収容する凹部を有していることとしてもよく、この場合には、支持基板によって回路基板が保護される。
【００１４】
また、接続手段は、セラミック基体内に金属配線を埋め込んでなり、金属配線は出力端子と入力端子とを接続することとしてもよい。セラミックは絶縁性に優れているため、金属配線間がセラミック基体によって電気的に分離でき、多層配線構造を基体内部に形成することができる。
【００１５】
また、本発明の検出器は、半導体チップの受光面側に形成されたシンチレータを備えることとしてもよい。シンチレータはＸ線等の放射線の入射に応じて蛍光を発生する。この蛍光は半導体チップによって検出することができる。
【００１６】
また、接続手段が、多層配線基板からなり、半導体チップの出力端子と多層配線基板の一方面側とはバンプを介して接続され、多層配線基板の他方面側と回路基板の入力端子とはバンプを介して接続されていることとしてもよい。この場合、半導体チップ、多層配線基板、回路基板を独立して形成することができるので製造歩留まりを向上させることができると共に、比較的薄い多層配線基板を用いることで全体の厚みを薄くすることができる。
【００１７】
また、接続手段は、半導体チップの一方面側に形成された薄膜多層配線であり、薄膜多層配線と回路基板の入力端子とはバンプを介して接続されていることとしてもよい。薄膜多層配線は、ホトリソグラフィー技術を用いて形成されるものであるが、これの厚みは非常に薄いため、全体の厚みを格段に薄くすることができる。
【００１８】
また、本発明の検出器は、複数の光検出素子が形成された半導体チップと、前記半導体チップからの出力信号が入力される回路基板と、前記半導体チップ及び前記回路基板を支持する支持基板とを備え、前記支持基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法以下であることを特徴とする。
【００１９】
すなわち、本検出器では、支持基板が半導体チップよりも小さいため、複数の半導体チップ同士を極めて近接させ又は接触させて並べることができる。なお、回路基板は、信号読出回路が形成された基板である。
【００２０】
また、この支持基板が、回路基板を収容するパッケージの一部分を構成する場合には、パッケージによって回路基板が保護される。
【００２１】
また、この場合、回路基板の厚み方向に垂直な方向の寸法は、半導体チップの厚み方向に垂直な方向の寸法未満となる。
【００２２】
すなわち、本発明の検出器は、複数の光検出素子が形成された半導体チップと、前記半導体チップからの出力信号が全て入力される回路基板とを備え、前記回路基板の厚み方向に垂直な方向の寸法は、前記半導体チップの厚み方向に垂直な方向の寸法未満であることを特徴とする。半導体チップからの出力信号の全てが入力される回路基板器基板が小さいため、複数の半導体チップ同士を極めて近接させ又は接触させて並べることができる。
【００２３】
【発明の実施の形態】
以下、実施の形態に係る検出器について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００２４】
図１は実施の形態に係る検出器Ｄの側面構成を示すブロック図、図２は検出器の平面構成を示す説明図である。本検出器Ｄは、半導体チップＳと、回路基板Ｃと、これらを接続する接続手段ＣＭとを備えている。半導体チップＳには、複数の光検出素子（ホトダイオード）ＰＤが一次元又は二次元状に形成されており、光検出素子ＰＤの複数の出力端子Ｔを表面に備えている。この出力端子Ｔは、回路基板Ｃ側に直接対向するが、光検出素子の種類によって構造が異なる。
【００２５】
半導体チップＳが裏面照射型のホトダイオードである場合には、出力端子Ｔは半導体チップＳの回路基板Ｃ側に元々あるため、そのまま、回路基板Ｃに接続すればよい。半導体チップＳが表面照射型のホトダイオードである場合には、出力端子Ｔは光入射面側、すなわち、半導体チップＳの回路基板Ｃとは反対側の面に元々はあるため、スルーホールを形成して、出力端子Ｔを裏面側にまで延ばし、回路基板Ｃに接続する。
【００２６】
回路基板Ｃは、半導体チップＳの出力端子Ｔからの信号が入力される複数の入力端子Ｉを備えている。
【００２７】
接続手段ＣＭは、それぞれの出力端子Ｔをそれぞれの入力端子Ｉに接続している。
【００２８】
ここで、入力端子Ｉ間の間隔は、出力端子Ｔ間の間隔よりも狭く設定されている。したがって、回路基板Ｃは、入力端子Ｉの形成領域ＲIの外側の領域に、入力端子Ｉからの信号を読み出す信号読出回路Ａを備えることができる。  この検出器では、回路基板Ｃにおける入力端子形成領域ＲIの外側領域に信号読出回路Ａを形成することができるため、回路基板Ｃの寸法を半導体チップＳよりも小さくすることができ、したがって、複数の検出器Ｄを並べる場合には、半導体チップＳ同士を近接させ又は接触させて配置することができ、検出器接続部分の解像度低下を抑制することができる。
【００２９】
接続手段ＣＭは、回路基板Ｃの出力の外部リードＬへの仲介又は外部リードＬ’からの回路基板Ｃへの入力の仲介を更に行っている。この場合には、接続手段ＣＭ以外に新たに配線を引き回す必要がないため、回路構成を単純化することができる。
【００３０】
外部リードＬ’を介して回路基板Ｃに与えられた電源電圧の一部は、接続手段ＣＭを介して半導体チップＳに伝達され、光検出素子ＰＤの駆動に用いられ、他の一部は信号読出回路Ａの駆動に用いられる。一方、それぞれの光検出素子ＰＤからの出力信号は、出力端子Ｔ、入力端子Ｉを介して信号読出回路Ａに入力され、信号読出回路Ａの出力電圧は外部リードＬを介して外部に取り出される。なお、本例の信号読出回路Ａは、スイッチ等からなる走査回路、チャージアンプや積分回路などである。更に必要に応じて、相関二重サンプリング（ＣＤＳ）回路や、Ａ／Ｄ変換器を備えることができる。信号の読出はシリアルであってもパラレルであってもよい。
【００３１】
なお、本例の検出器Ｄは、必要に応じて、半導体チップＳの表面にシンチレータを備えており、この場合には、Ｘ線ＣＴ装置等のＸ線撮像装置用の検出器に適用することができる。Ｘ線ＣＴ装置は、Ｘ線源からのＸ線の被検体透過像を撮像するものであり、複数の検出器Ｄが並べられて用いられる。
【００３２】
図３は複数の検出器からなる撮像装置の平面図、図４は撮像装置の側面図である。表面側には矩形の半導体チップＳが隙間無く隣接している。本例では、４行５列の検出器群からなる撮像装置を示す。ここで、撮像装置を構成する検出器ＤはＸ線源からの距離が等しくなるように１軸方向に沿って並べられている。これは、検出器Ｄを直交２軸の方向に沿ってＸ線源からの距離が等しくなるように配置することを排するものはない。また、撮像素子の撮像面が平坦となるように検出器Ｄを配置してもよい。
【００３３】
図５は、図１に示した検出器Ｄの好適な一例としての検出器Ｄの縦断面図である。半導体チップＳは表面入射型の光検出素子（ホトダイオード）アレイを構成しており、各光検出素子ＰＤはＰＮ接合を有している。
【００３４】
ＰＮ接合の一方を構成するアノードとしてのＰ型半導体（Ｐ）は、半導体チップの表面側に位置し、半導体チップを厚み方向に貫通するスルーホール内に埋め込まれた金属配線ＭＬを介して裏面に設けられた出力端子Ｔに接続されている。このＰ型半導体（Ｐ）のＰ型不純物濃度は高濃度である。なお、図面の右端に位置する光検出素子ＰＤは、紙面の奥に向かって延びる金属配線ＭＬを介し、他の光検出素子ＰＤと同様に裏面側の出力端子に接続されているが、図面上は表現されていない。
【００３５】
ＰＮ接合の他方を構成するＮ型半導体（Ｎ）は、半導体チップの大部分を構成しており、適当な位置に設けられるＮ型高濃度不純物領域がホトダイオードのカソードとして機能する。Ｎ型高濃度不純物領域は、半導体チップＳの表面側であっても、裏面側であってもよい。表面側の場合には、上記と同様にスルーホールを設けて、裏面側に接続すればよい。いずれにしても、最終的にはＮ型高濃度不純物領域は回路基板Ｃに接続される。
【００３６】
本例においては、接続手段ＣＭは、半導体チップＳの支持基板を構成しており、検出器Ｄの機械的強度が増加している。この支持基板ＣＭは、回路基板Ｃを収容する凹部ＤＰを有しており、パッケージとしての支持基板ＣＭによって回路基板Ｃが保護されている。支持基板ＣＭは、セラミック基体ＣＲ内にリボン状の金属配線ＭＬ２を埋め込んでなり、金属配線ＭＬ２は出力端子Ｔと入力端子Ｉとを接続している。セラミックは絶縁性に優れているため、金属配線ＭＬ２間がセラミック基体ＣＲによって電気的に分離でき、多層配線構造が基体内部に形成されている。
【００３７】
半導体チップＳの出力端子Ｔと支持基板ＣＭの一方面側とはバンプＢ１を介して接続され、支持基板ＣＭの他方面側と回路基板Ｃの入力端子ＩとはバンプＢ２を介して接続されている。
【００３８】
また、支持基板ＣＭ内部に埋め込まれた金属配線ＭＬ３は、バンプＢ３を介して、外部リードＬ、Ｌ’と回路基板Ｃとを接続している。本検出器Ｄは、複数の光検出素子ＰＤが形成された半導体チップＳと、半導体チップＳからの出力信号が入力される回路基板Ｃと、半導体チップＳ及び回路基板Ｃを支持する支持基板ＣＭ（後述：ＳＢ）とを備え、支持基板の厚み方向（Ｚ方向）に垂直な方向（Ｘ，Ｙ方向）の寸法は、半導体チップの厚み方向（Ｚ方向）に垂直な方向（Ｘ，Ｙ方向）の寸法以下である。支持基板はＸ方向も、Ｙ方向も小さいということである。
【００３９】
本検出器では、支持基板ＣＭが半導体チップＳよりも小さいため、複数の半導体チップＳを極めて近接させ又は接触させて並べることができる。なお、回路基板Ｃは、回路が形成された基板である。この支持基板ＣＭは、回路基板Ｃを収容するパッケージの一部分を構成しているので、パッケージによって回路基板Ｃが保護されているが、この場合、回路基板Ｃの厚み方向（Ｚ方向）に垂直な方向（Ｘ，Ｙ方向）の寸法は、半導体チップＳの厚み方向（Ｚ方向）に垂直な方向（Ｘ，Ｙ方向）の寸法未満となる。回路基板ＣはＸ方向も、Ｙ方向も小さいということである。
【００４０】
すなわち、本検出器は、複数の光検出素子ＰＤが形成された半導体チップＳと、半導体チップＳからの出力信号が全て入力される回路基板Ｃとを備え、回路基板Ｃの厚み方向に垂直な方向の寸法は、半導体チップの厚み方向に垂直な方向の寸法未満である。半導体チップＳからの出力信号の全てが入力される回路基板Ｃが小さいため、複数の半導体チップＳを極めて近接させ又は接触させて並べることができる。
【００４１】
また、上記スルーホールの内面と半導体チップＳの表面及び裏面上には絶縁膜ＩＦが形成されており、金属配線ＭＬがＰ型半導体（Ｐ）以外に電気的に接触しない構成とされている。半導体チップＳの表面上には接着剤ＡＤを介してシンチレータＳＣが設けられている。シンチレータＳＣは半導体チップＳの受光面側に光学的に結合している。シンチレータＳＣにＸ線等の放射線が入射すると、蛍光が発生する。この蛍光は半導体チップＳに設けられた複数の光検出素子ＰＤによって検出することができる。この蛍光は、Ｘ線像と同様であるため、この撮像装置ではＸ線像が撮像されたことなる。本例におけるシンチレータＳＣの材料はＣＷＯ：ＣｄＷＯ4（タングステン酸カドミウム）又はＧｄ2Ｏ2Ｓであるが、他の材料も用いることができる。
【００４２】
Ｇｄ2Ｏ2Ｓには付活剤元素（Ｅｕ）を添加してもよい。結晶（Ｇｄ2Ｏ2Ｓ）に添加する付活剤元素（Ｅｕ）の濃度を最適に調整することで、Ｘ線に対して、赤・緑・青の３原色で発光させることができ、ダイナミックレンジを可変することができる。かかるシンチレータに、光検出素子を構成画素とするＣＣＤを適用することもできる。添加材としてはＴｂ等を用いることもできる。なお、シンチレータＳＣは複数の光電変換素子ＰＤを覆うものであり、また、複数の半導体チップＳを覆うものであってもよい。
【００４３】
ここで、ホトダイオードとしての光検出素子ＰＤの機能について若干の説明をしておく。
【００４４】
図６は、ＰＮ接合近傍の検出器Ｄの断面図である。Ｘ線がシンチレータＳＣに入射すると、シンチレータＳＣから蛍光が発生し、この蛍光がＰＮ接合に入射すると、半導体空乏層内でキャリアが発生し、キャリアの一方は金属配線ＭＬを介して外部に取り出される。金属配線ＭＬは、Ｐ型半導体（Ｐ）に接触する表面電極部ＭＬ（Ａ）と、スルーホール内を通過する貫通電極部ＭＬ（Ｂ）とからなる。表面電極部ＭＬ（Ａ）はＡｌからなり、貫通電極部ＭＬ（Ｂ）は多結晶Ｓｉからなる。Ｓｉからなる半導体チップＳにスルーホールを形成した後、熱酸化を行うことによって、半導体チップＳ及びスルーホールの露出面に熱酸化膜（ＳｉＯ２）を形成することができる。形成された酸化膜は適当なホトリソグラフィ技術を用いて加工することができ、また、必要に応じてＣＶＤ（化学的気相成長）法やスパッタリング法による絶縁膜を形成することができる。
【００４５】
図７は、図１に示した検出器Ｄの好適な別の一例としての検出器Ｄの縦断面図である。この検出器Ｄは図５に示したものと一部分のみが異なる。すなわち、接続手段ＣＭが多層配線基板からなり、半導体チップＳの出力端子Ｔと多層配線基板ＣＭの一方面側とはバンプＢ１を介して接続され、多層配線基板ＣＭの他方面側と回路基板Ｃの入力端子ＩとはバンプＢ２を介して接続されている。
【００４６】
また、回路基板Ｃは凹部を有する支持基板ＳＢ内に収納されるが、支持基板ＳＢはパッケージを構成し、その開口端面に設けられたバンプＢ４は多層配線基板ＣＭ及びバンプＢ３を介して回路基板Ｃに接続されており、回路基板Ｃの出力は、バンプＢ３、多層配線基板ＣＭ、バンプＢ４及びセラミック基体からなる支持基板ＳＢ内部に形成されたリボン状の金属配線ＭＬ３を順次介して外部リードＬから取り出される。また、外部リードＬ’からの入力は、金属配線ＭＬ３、バンプＢ４、多層配線基板ＣＭ及びバンプＢ４を介して回路基板Ｃに伝達される。
【００４７】
他の構成は図５に示したものと同一である。
【００４８】
本例の構造の場合、半導体チップＳ、多層配線基板ＣＭ、回路基板Ｃを独立して形成することができるので、製造歩留まりを向上させることができると共に、セラミック基体に比較して、薄い多層配線基板ＣＭを用いることで全体の厚みを薄くすることができるという利点がある。
【００４９】
図８は、図１に示した検出器Ｄの好適な更に別の一例としての検出器Ｄの縦断面図である。この検出器Ｄは図７に示したものと一部分のみが異なる。すなわち、接続手段ＣＭは、半導体チップＳの裏面側に形成された薄膜多層配線であり、薄膜多層配線ＣＭと回路基板Ｃの入力端子ＩとはバンプＢ２を介して接続されている。
【００５０】
他の構成は図７のものと同一である。
【００５１】
薄膜多層配線は、ホトリソグラフィー技術を用いて形成されるものであるが、これの厚みは非常に薄いため（１ｍｍ以下）、全体の厚みを格段に薄くすることができる。なお、本例の場合の半導体チップＳの出力端子Ｔは、薄膜多層配線ＣＭと半導体チップＳとの境界に位置しており、上述のように入力端子Ｉ間の間隔は、出力端子Ｔ間の間隔よりも狭く設定されている。
【００５２】
以上、説明したように、上述のそれぞれの検出器Ｄによれば、回路基板Ｃにおける入力端子形成領域ＲIの外側領域にアンプＡを形成することができるため、回路基板Ｃの寸法を半導体チップＳよりも小さくすることができ、したがって、複数の検出器Ｄを並べる場合には、半導体チップ同士を近接させ又は接触させて配置することができ、検出器接続部分の解像度低下を抑制することができる。
【００５３】
なお、上述の接続手段ＣＭは、セラミックを母体としたものの他、ガラス、ポリイミド等の有機材料やこれらの複合材料を用いることができる。また、半導体チップＳを接続するバンプＢ１と、バンプＢ２、Ｂ３又はＢ４の融点は異なることが好ましい。バンプＢ１の材料としてはＡｕＳｎやその合金を適当な組成で用いることができ、バンプＢ２、Ｂ３又はＢ４の材料としてはＳｎＡｇやその合金を適当な組成で用いることができる。また、バンプＢ１、バンプＢ２、バンプＢ３、バンプＢ４の融点はかかる順番で高いことが好ましく、この場合には、融点の高い順番に組み立てを行うことができるので、組み立てが容易となる。
【００５４】
また、バンプの代わりに導電性フィラーや異方性導電シートＡＣＦなどを用いても良い。
【００５５】
また、上述の光検出素子は表面入射型の素子に限らず、半導体基板の接続手段側（裏面側）にＰＮ接合を有し、薄板化された裏面入射型の素子（ホトダイオードアレイ）を用いることも可能である。
【００５６】
【発明の効果】
本発明の検出器によれば、半導体チップ同士が極めて近接し又は接触することができる。
【図面の簡単な説明】
【図１】実施の形態に係る検出器Ｄの側面構成を示すブロック図である。
【図２】検出器の平面構成を示す説明図である。
【図３】複数の検出器からなる撮像装置の平面図である。
【図４】撮像装置の側面図である。
【図５】図１に示した検出器Ｄの好適な一例としての検出器Ｄの縦断面図である。
【図６】ＰＮ接合近傍の検出器Ｄの断面図である。
【図７】図１に示した検出器Ｄの好適な別の一例としての検出器Ｄの縦断面図である。
【図８】図１に示した検出器Ｄの好適な更に別の一例としての検出器Ｄの縦断面図である。
【符号の説明】
Ａ…信号読出回路、ＡＤ…接着剤、Ｂ１…バンプ、Ｂ２…バンプ、Ｂ３…バンプ、Ｂ４…バンプ、Ｃ…回路基板、ＣＭ…接続手段（支持基板、多層配線基板、薄膜多層配線）、ＣＲ…セラミック基体、Ｄ…検出器、ＤＰ…凹部、Ｉ…入力端子、ＩＦ…絶縁膜、Ｌ，Ｌ’…外部リード、ＭＬ，ＭＬ２，ＭＬ３…金属配線、ＰＤ…光検出素子、ＲI…入力端子形成領域、Ｓ…半導体チップ、ＳＢ…支持基板、ＳＣ…シンチレータ、Ｔ…出力端子。
【図１】
0004237966.tif 000002
【図２】
0004237966.tif 000003
【図３】
0004237966.tif 000004
【図４】
0004237966.tif 000005
【図５】
0004237966.tif 000006
【図６】
0004237966.tif 000007
【図７】
0004237966.tif 000008
【図８】
0004237966.tif 000009