(57)【特許請求の範囲】
【請求項１】
互いに平行な対となる第１電極及び第２電極からなる表示用電極と、前記表示用電極に交差するアドレス電極と、前記表示用電極とアドレス電極との間でアドレス放電を行う駆動回路とを備えたＡＣ型プラズマディスプレイ装置において、
前記アドレス放電を行う駆動回路は、前記表示用電極に印加する走査パルスの印加時間よりも前に、前置パルスとして予め定められた細幅のパルスを１つ以上印加する手段を有しており、
前記表示用電極と前記アドレス電極を含む表示セルとは異なる表示セルが前記アドレス電極と他の表示用電極で構成されており、
前記表示用電極に前記細幅のパルスを印加する期間と、前記他の表示用電極に走査パルスを印加する期間とが少なくとも一部重複しており、
前記前置パルスの印加電圧を、リセット放電の壁電荷で決まる放電開始電圧値を超える電圧値とし、かつ前記前置パルスのパルス幅を０．５μｓ以下としたことを特徴とするＡＣ型プラズマディスプレイ装置。
【請求項２】
請求項１記載のＡＣ型プラズマディスプレイ装置は、１フィールド内に複数のサブフィールドを有し、前記サブフィールドが、少なくとも壁電荷を均一にするリセット期間、書き込みのためのアドレス期間、及び表示発光のための表示維持期間を含み、前記アドレス期間に表示ラインに対応した表示用電極に順次走査パルスを印加する機能を有しており、
前記アドレス期間においては、前記アドレス放電を行う駆動回路が、前記走査パルスの印加時間よりも前に、前置パルスとして予め定められた細幅のパルスを１つ以上印加する手段を有しており、前記前置パルスの印加電圧は、前記リセット期間終了後に形成される壁電荷により決まる放電開始電圧よりも大きな電圧値であり、前記前置パルスが前記走査パルスと一定の時間間隔を持って順次走査されることを特徴とするAC型プラズマディスプレイ装置。
【請求項３】
請求項１記載のＡＣ型プラズマディスプレイ装置は、少なくとも前記表示用電極が誘電体層で覆われたパネルを有するAC型プラズマディスプレイ装置であって、１フィールドの時間を複数のサブフィールドに分割し、前記サブフィールドは少なくともリセット期間、アドレス期間、及び表示維持期間を有し、前記アドレス期間に前記表示用電極に走査パルスを印加し、前記アドレス電極にアドレスパルスを印加して書き込みを行うに際して、前記表示用電極に、前記走査パルスを印加する時間的前に、前置パルスとして前記走査パルスと同極性の予め定められた１個以上の細幅のパルスを印加する手段を有し、前記前置パルスの印加電圧は、アドレス放電開始電圧を超える電圧値であることを特徴とするAC型プラズマディスプレイ装置。
【請求項４】
請求項１記載のＡＣ型プラズマディスプレイ装置は、１フィールドを複数のサブフィールドに分割し、前記サブフィールドは少なくともリセット期間、アドレス期間、及び表示維持期間を有し、
前記リセット期間に自己消去放電を伴う全リセットパルスを前記表示用電極と対になる第２電極に印加してプラズマディスプレイパネルの残留壁電荷をリセットし、前記アドレス期間に走査パルスを前記表示用電極に印加して書き込み操作を行うに際し、前記走査パルスの印加に先立って前記表示用電極に予め定められた前置パルスを１つ以上印加する手段を有し、前記前置パルスの印加電圧は前記走査パルスの電圧値よりも大きく、かつ放電開始電圧を超える電圧値であることを特徴とするAC型プラズマディスプレイ装置。
【請求項５】
互いに平行な対となる第１電極及び第２電極からなる表示用電極と、前記表示用電極に交差するアドレス電極と、前記表示用電極とアドレス電極との間でアドレス放電を行う駆動回路とを備えたＡＣ型プラズマディスプレイ装置において、
前記アドレス放電を行う駆動回路は、前記表示用電極に印加する走査パルスの印加時間よりも前に、前置パルスとして予め定められた細幅のパルスを１つ以上印加する手段を有しており、
前記表示用電極と前記アドレス電極を含む表示セルとは異なる表示セルが前記アドレス電極と他の表示用電極で構成されており、
前記表示用電極に前記細幅のパルスを印加する期間と、前記他の表示用電極に走査パルスを印加する期間とが少なくとも一部重複しており、
前記前置パルスの印加電圧を、リセット放電の壁電荷で決まる放電開始電圧値を超える電圧値とし、かつ前記前置パルスのパルス幅を０．５μｓ以下としたＡＣ型プラズマディスプレイ装置であって、
前記ＡＣ型プラズマディスプレイ装置は、１フィールドを複数のサブフィールドに分割し、前記サブフィールドは少なくともリセット期間、アドレス期間、及び表示維持期間を有し、
前記リセット期間に鈍波リセット放電を行ってリセットし、前記鈍波の最終電圧値がアドレス期間に印加する走査パルスの電圧値よりも小さくする手段と、前記アドレス期間に前記表示用電極に走査パルスを印加するに際しては、前記走査パルスを印加する時間的前に、前置パルスとして予め定められた前記走査パルスと同じ電圧値の細幅のパルスを1個以上印加する手段とを有することを特徴とするAC型プラズマディスプレイ装置。
【請求項６】
上記前置パルスが、放電を生じない程度の細幅のパルスであることを特徴とする請求項１乃至５のいずれか一つに記載のAC型プラズマディスプレイ装置。
【請求項７】
上記前置パルスが、壁電荷を形成しない程度の細幅のパルスであることを特徴とする請求項１乃至５のいずれか一つに記載のAC型プラズマディスプレイ装置。
【請求項８】
上記前置パルスのパルス幅が、０．３〜０．５μｓの細幅のパルスであることを特徴とする請求項１乃至５のいずれか一つに記載のAC型プラズマディスプレイ装置。
【請求項９】
上記前置パルスの周期が、上記走査パルスの周期と同じであることを特徴とする請求項１乃至５のいずれか一つに記載のAC型プラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型プラズマディスプレイ装置に係り、特に高速のアドレス放電駆動を行う表示装置に好適なAC型プラズマディスプレイ装置に関する。
【０００２】
【従来の技術】
ＡＣ型プラズマディスプレイ装置は、大画面、薄型、軽量の表示装置として、従来のＣＲＴに代わるテレビジョン装置が既に製品化されている。
現在までに、40インチクラスのライン数４８０本のＶＧＡテレビジョンと、インタレース駆動するＨＤＴＶ（High difinition Tele Vision：高精細テレビの略称）が実現している。
【０００３】
このＡＣ型プラズマディスプレイ装置は、既に製品化されているものの、その性能の面で多くの課題を有しており、画質の点ではまだＣＲＴを凌駕するものではない。
【０００４】
プラズマディスプレイ装置の性能は、表示輝度、コントラスト、解像度、階調数、消費電力など一般に表示装置として要求される基本的な性能の他に、動画像の画質が最近問題になっている。
【０００５】
プラズマディスプレイ装置の階調表示方法が、ＣＲＴなどの輝度の強度変調に対して、発光時間の長さによる時間幅変調を用いているため、動画像に対して特有の画質劣化を生じる。これらのプラズマディスプレイ装置の性能を上げるためには、プラズマディスプレイパネルを高速に駆動し、画質を決めている諸パラメータの値を大きくする必要がある。
【０００６】
この種のＡＣ型プラズマディスプレイパネルには、周知のように、互いに平行な対となるＸ電極―Ｙ電極からなる表示用電極と、これらの表示用電極に交差するアドレス電極（Ａ電極）との３電極が形成されており、面放電型パネルを構成している。そして、これら表示用電極とストライプ状に配列されたアドレス電極との交点で画素となるセルを構成し、多数のセルがパネル内に２次元のマトリックスを形成している。プラズマディスプレイ等のマトリクスパネルでは各ラインごとのセルに共通の電極が形成されている。
【０００７】
プラズマディスプレイ装置の階調表示方法は、サブフィールド法を用いている。これは１フィールドの時間を複数のサブフィールドに分割し、各サブフィールドでは発光の時間幅を異ならせ、各々のサブフィールドの発光を制御して幾つかのサブフィールドの発光時間を組み合わせて、１フィールドのトータルの発光の時間で階調を表現している。
【０００８】
例えば、１フィールドを8つのサブフィールドに分割し、各々のサブフィールドの発光時間幅の比を１：２：４：８：１６：３２：６４：１２８とすれば、これらのサブフィールドを発光させるか否かを制御して組み合わせることで、０から２５５までの２５６段階の階調が表示できる。
【０００９】
プラズマディスプレイ装置の階調数は、このサブフィールドの数で決まる。サブフィールドの数を多くしてより表示輝度を細かくすれば、緩やかに輝度変化する画像でも滑らかな表示の画質が表現できる。
【００１０】
現在のプラズマディスプレイ装置では、輝度の階調数は１００階調程度であり、暗い画像を表示したときに微妙な輝度変化が黒くつぶれてしまうという現象が起きる。暗い画像でもより細かな階調を表示するためには１０２４階調が必要であり、これを最もサブフィールドの数が少ない２のべき乗で構成しても１０サブフィールドが必要である。
【００１１】
また、このようなサブフィールド法では、動画像で画質が劣化する擬似輪郭妨害が生じることが良く知られている。これを低減するために、サブフィールドの重みの符号を２のべき乗とは異なる符号として、符号に冗長性を持たせ、表示ラインやセルでサブフィールドの発光の組み合わせを変えて、擬似輪郭妨害を目立たなくする方法がとられる。
【００１２】
そのために、さらに多くのサブフィールドの数を必要とし、１５程度のサブフィールド数が理想的である。テレビジョン信号の1フィールドは約１６．７ｍｓｅｃであることから、サブフィールドの数が増えることは１つのサブフィールドに割り当てられた時間が短くなることを意味する。
【００１３】
一つのサブフィールドは、リセット期間、アドレス期間、及び表示維持期間の３つに分かれている駆動方法が一般に使われている。これらの期間は表示パネルの全ラインで共通の期間であり、この駆動方法をＡＤＳ（アドレス・表示分離方式）と呼ばれている。この駆動波形の一例を図４と図５に示し、駆動の高速化の必要性を説明する。
【００１４】
図４において、Ｘ電極は全て共通に接続されており、Ｙ電極はアドレス期間に個々の電極に走査パルスを印加するためのＩＣ回路が接続され表示維持期間のサステインパルスはＹ電極全てに同時に印加される。
【００１５】
サブフィールドのリセット期間には、Ｘ電極にリセット電圧ＶＲとして３００Ｖ以上の高電圧パルス(全リセットパルス)１００を印加する。これにより、全てのセルにおいて、この間に強い放電が生じ、Ｘ電極には電子が、Ｙ電極にはイオンが壁電荷として形成される。
【００１６】
この全リセットパルス１００の波形が立ち下がったときに、Ｘ電極とＹ電極とに蓄積された壁電荷自身の電界によって放電（自己消去放電／リセット放電と云う）が生じ、壁電荷が空間に浮遊されて中和して消滅する。このリセット放電によって、全てのセルの壁電荷がリセットされる。この中和期間にはＸ電極とＹ電極とＡ電極（アドレス電極）とは共に電圧をＧＮＤレベルとし、この中和期間は約１００μｓである。
【００１７】
次に、アドレス期間には、Ｙ電極に順次電圧Vyの走査パルス１０６を印加し、Ａ電極には電圧Ｖａのアドレスパルス１０８を印加する。この走査パルス１０６とアドレスパルス１０８が重なるセルで電極Ａ−Ｙ間の放電が生じ、それをトリガーとして電極Ｘ−Ｙ間の放電が生じてセルのＸ電極とＹ電極上に壁電荷を形成する。
【００１８】
次の表示維持期間では、Ｘ電極とＹ電極に交互に電圧Ｖｓのサステインパルス１０２、１０４を印加し、アドレス期間で壁電荷が形成されたセルのみ選択的に放電が生じで表示発光する。
【００１９】
以上が１つのサブフィールドの発光機構であるが、アドレス期間は図5に示すように、Ｙ１電極からＹ４８０電極（ＶＧＡを想定）まで走査パルス１０６を順次印加していく。従って、ライン数の多くなる表示装置（例えばＨＤＴＶでは１０００本以上）ではそのライン数だけ走査パルス１０６を印加しなければならない。
【００２０】
ところが、その走査パルス１０６で生じるアドレス放電は、時間遅れがあったり、セルによるばらつきがあって、表示の信頼性を得るためにはある程度の時間幅が必要である。例えば、現在のＶＧＡ表示装置ではこの走査パルス１０６の時間幅は２．４μｓであり、ライン数が1000本ものＨＤＴＶ表示になると、アドレス期間が２．４ｍｓにもなる。このアドレス期間は全てのサブフィールドで必要であり、８サブフィールドもあると、アドレス期間だけで1フィールドの時間が埋まってしまうことになる。
【００２１】
以上述べたように、多サブフィールド化（サブフィールドを多くする）や高精細化（セルのサイズを小さくして数を増大させ高密度化する）の表示を得るためにはアドレス期間を短くする必要がある。
【００２２】
これを実現するために、インタレース駆動する方法がある。つまり、1フィールドの表示を1本おきの表示とすることでアドレスするライン数を半減し、高精細（ＨＤＴＶ）表示するものである。しかし、この表示ではフリッカ現象が生じ、とくにラインフリッカが顕著であり画質を大きく損なうものである。
【００２３】
また、他のアドレス期間の短縮の方法として、パネルの上下でアドレス電極を分離し、２行同時駆動する方法がある。しかし、この方法ではアドレス電極の数が倍になり、駆動ＩＣの数も倍になることから製品コストが上昇するという問題がある。
なお、この種の技術に関連するものとして、例えば特開平０６−１４９１７６号公報、特開平０９−００６２８０号公報および特開平１１−２６５１６３号公報を挙げることができる。
【００２４】
【発明が解決しようとする課題】
以上従来例で述べたように、階調数を多くして暗い画像でも細かな輝度表現をしたり、動画像の擬似輪郭妨害を低減したり、高精細のパネルの表示装置を実現するためには、アドレス期間を短縮する必要がある。そのためにはアドレス放電を高速化する必要がある。
【００２５】
したがって、本発明の目的は、上記従来の問題点を解決し、高速のアドレス放電を実現して多サブフィールド化や高階調を実現し、表示画像の画質をより向上させたＡＣ型プラズマディスプレイ装置を提供することにある。
【００２６】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、ＡＣ型プラズマディスプレイ装置のアドレス駆動において、走査パルスの印加時間よりも前に、前置パルスとして１つ以上の細幅のパルスをリセット放電の壁電荷で決まる放電開始電圧を超える電圧で印加する構成としたものである。
【００２７】
本発明に係るＡＣ型プラズマディスプレイ装置の構成上の特徴点を、以下の（１）〜（５）に具体的に挙げて、本発明をさらに詳述する。
（１）互いに平行な対となる第１電極及び第２電極からなる表示用電極と、前記表示電極に交差するアドレス電極と、前記表示用電極とアドレス電極との間でアドレス放電を行う駆動回路とを備えたＡＣ型プラズマディスプレイ装置において、前記アドレス放電を行う駆動回路は、前記表示用電極に印加する走査パルスの印加時間よりも前に、前置パルスとして予め定められた細幅のパルスを１つ以上印加する手段を有しており、前記前置パルスの印加電圧を、リセット放電の壁電荷で決まる放電開始電圧値を超える電圧値としたことを特徴とする。
（２）上記（１）記載のＡＣ型プラズマディスプレイ装置は、１フィールド内に複数のサブフィールドを有し、前記サブフィールドが、少なくとも壁電荷を均一にするリセット期間、書き込みのためのアドレス期間、及び表示発光のための表示維持期間を含み、前記アドレス期間に表示ラインに対応した電極に順次走査パルスを印加する機能を有しており、
前記アドレス期間においては、前記アドレス放電を行う駆動回路が、前記走査パルスの印加時間よりも前に、前置パルスとして予め定められた細幅のパルスを１つ以上印加する手段を有しており、前記前置パルスの印加電圧は、前記リセット期間終了後に形成される壁電荷により決まる放電開始電圧よりも大きな電圧値であり、前記前置パルスが前記走査パルスと一定の時間間隔を持って順次走査されることを特徴とする。
（３）上記（１）記載のＡＣ型プラズマディスプレイ装置は、対となる複数の互いに平行な第１と第２の表示用電極と、前記表示用電極に交差する複数のアドレス電極を有し、少なくとも前記表示用電極が誘電体層で覆われたパネルを有するAC型プラズマディスプレイ装置であって、１フィールドの時間を複数のサブフィールドに分割し、前記サブフィールドは少なくともリセット期間、アドレス期間、及び表示維持期間を有し、前記アドレス期間に前記第１の表示用電極に走査パルスを印加し、前記アドレス電極にアドレスパルスを印加して書き込みを行うに際して、前記第１の表示用電極に、前記走査パルスを印加する時間的前に、前置パルスとして前記走査パルスと同極性の予め定められた１個以上の細線パルスを印加する手段を有し、前記前置パルスの印加電圧は、アドレス放電開始電圧を超える電圧値であることを特徴とする。
（４）上記（１）記載のＡＣ型プラズマディスプレイ装置は、１フィールドを複数のサブフィールドに分割し、前記サブフィールドは少なくともリセット期間、アドレス期間、及び表示維持期間を有し、
前記リセット期間に自己消去放電を伴う全リセットパルスを前記第２の表示用電極に印加してプラズマディスプレイパネルの残留壁電荷をリセットし、前記アドレス期間に走査パルスを前記第１の表示用電極に印加して書き込み操作を行うに際し、前記走査パルスの印加に先立って前記第１の表示用電極に予め定められた前置パルスを１つ以上印加する手段を有し、前記前置パルスの印加電圧は前記走査パルスの電圧値よりも大きく、かつ放電開始電圧を超える電圧値であることを特徴とする。
（５）上記（１）記載のＡＣ型プラズマディスプレイ装置は、１フィールドを複数のサブフィールドに分割し、前記サブフィールドは少なくともリセット期間、アドレス期間、及び表示維持期間を有し、
前記リセット期間に鈍波リセット放電を行ってリセットし、前記鈍波の最終電圧値がアドレス期間に印加する走査パルスの電圧値よりも小さくする手段と、前記アドレス期間に前記第１の表示電極に走査パルスを印加するに際しては、前記走査パルスを印加する時間的前に、前置パルスとして予め定められた前記走査パルスと略同じ電圧値の細線のパルスを1個以上印加する手段とを有することを特徴とするAC型プラズマディスプレイ装置。
【００２８】
上記の前置パルスの印加により、放電の成長の初期の部分（タウンゼントの成長過程）をこの前置パルスで行い、走査パルスによるアドレス放電の遅れを少なくして高速のアドレス放電を実現できる。
【００２９】
また、リセット放電が自己消去放電を伴う全リセット放電であり、前置パルスの電圧値が走査パルスの電圧値よりも大きい電圧値で印加することにより実現することもできる。これは、走査パルスそのものはアドレスパルスがないと放電しないが、前置パルスの電圧を走査パルスの電圧よりも大きくし、アドレスパルスがなくても放電開始電圧を超える電圧値とする。
【００３０】
また、前置パルスの周期が走査パルスの周期と略同じとすることにより実現することもできる。これにより、駆動ＩＣ部の信号処理回路部が簡略化でき、回路コストの低減となる。
【００３１】
また、前置パルスの幅を放電が生じない程度の細幅とすることにより実現することもできる。前置パルスが放電しないことにより、このパルスで壁電荷が形成されることがないので、次のアドレス放電で放電が阻害されることがない。この前置パルスではタウンゼントの成長過程のみ行い、空間電荷の成長のみ行うのでアドレス放電が遅れの小さい高速の放電となる。
【００３２】
また、リセット放電が鈍波リセット放電であり、鈍波リセットの最終電圧よりも前置パルスの電圧値を大きくすることにより実現することもできる。これにより、前置パルスの電圧値が放電開始電圧を超えているので、タウンゼントの成長過をこの前置パルスで行うことができる。
【００３３】
また、鈍波リセットの最終電圧を走査パルス電圧よりも小さくし、走査パルスと前置パルスの電圧を実質的に等しくすることにより実現することもできる。これによれば、走査パルスと前置パルスの電圧が同電位となるため、パルスを発生させる高電圧増幅回路の構成が簡略化でき、コストの低減が実現できる。
【００３４】
また、前置パルスのパルス幅を０．５μｓ以下とすることにより、前置パルスで放電することなく空間電荷の成長のみ行うことができる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図３、図６〜図１５までを用いて詳細に説明する。
まず、ＡＣ型プラズマディスプレイパネルの構造と電極配線を図2と図3を用いて説明する。
【００３６】
図２は、ＡＣ型プラズマディスプレイパネルの分解斜視図である。このパネルは、３電極の面放電型パネルである。面板２００上に、表示用電極として互いに平行な対となるＸ電極２０１とＹ電極２０２とを透明電極で形成する。これらの透明電極上には、さらに、抵抗値を下げるために線幅の狭いバス電極（例えばＣｒ／Ｃｕ／Ｃｒ等の金属薄膜）を形成する（図示せず）。これらＸ電極とＹ電極との上に誘電体層２０３を形成し、その誘電体層の上にさらに保護膜（ＭｇＯ）を形成する（図示せず）。
【００３７】
一方、基板２０４には、放電セルを画定するストライプ状のリブ２０５をサンドブラスト法などで形成し、その互いに対向するリブの間に設けられた溝内にアドレス電極となるＡ電極２０６を形成する。さらに、リブ２０５間の溝内壁及びＡ電極上にＲＧＢ各色の蛍光体２０７を塗布する。
【００３８】
図２に示すように、これら面板２００のＸ電極とＹ電極と、基板２０４のＡ電極とが互いに交差するように位置決めして、面板２００と基板２０４とを気密に封じ、それによって互いに対向するリブで画定されたストライプ状のセルを形成し、これらセル内に放電ガスとしてＮｅ−Ｘｅ（４％）の混合ガスを４００Ｔｏｒ程度封入する。
【００３９】
Ｘ電極２０１とＹ電極２０２との間で表示維持パルス（サステインパルスＶｓ）を印加して放電すると、封入ガスのＸｅから紫外線が発生し、ＲＧＢの蛍光体を発光させて表示が行われる。
【００４０】
図３は、プラズマディスプレイパネルの電極配線を示す図である。表示用電極として対となる平行なＸ電極とＹ電極を水平方向に４８０本（ＶＧＡ）と、これらＸ−Ｙ電極に直交する方向にＡ電極１９２０本を配置する。このＸ電極、Ｙ電極、Ａ電極の交点で放電セル３０１を構成する。
【００４１】
このように構成されたＡＣ型プラズマディスプレイパルと、このパネルに情報を表示するための駆動回路部とを備えた本発明のＡＣ型プラズマディスプレイ装置についての代表的な駆動方式を、以下の実施例で具体的に説明する。
【００４２】
【実施例】
＜実施例１＞
図１は、本発明の第１の実施例となるＡＣ型プラズマディスプレイ装置において画像を表示するための駆動波形を示す図である。ここでは、リセットを全リセットとしたときの１つのサブフィールドの駆動波形図を示す。
【００４３】
リセット放電は、全てのＸ電極に３００Ｖを超える高い電圧ＶＲのパルス（全リセットパルス１００）を印加し、全ての放電セルで放電させて壁電荷を形成する。その時、Ａ電極とＸ電極との間で放電が生じないように、Ａ電極に電圧Vaのパルス１０７を全リセットパルス１００に同期させて印加する。
【００４４】
この全リセットパルス１００が立ち下がった時に壁電荷自身の電界で放電し（自己消去放電）、壁電荷のほとんどがセル内の空間に浮遊する。この空間に浮遊した電荷は全リセットパルスの後の１００μｓ時間の間に電子とイオンが中和して消滅する。これにより、全てのセルで壁電荷の存在しない均一の状態になり、全てのセルが初期化される。
【００４５】
次のアドレス期間ではＹ電極の走査パルス１０６の前に先立って、前置パルス１０５を印加する。この前置パルス１０５の電圧は−Ｖｅで走査パルス１０６の電圧（−Ｖｙ）よりも大きくする。Ｘ電極には、電圧Ｖｘａのバイアスパルスが印加されており、Ｘ−Ｙ間の電圧（Ｖｘａ＋Ｖｅ）は全リセットで形成される壁電荷（理想的には０）で決められる放電開始電圧よりも大きな電圧である。
【００４６】
従って、この前置パルス１０５のパルス幅が大きいとX−Y間で放電が生じるが、この前置パルス１０５のパルス幅が細幅パルスなので（0.3〜0.5μs）放電は生じない。この前置パルス１０５の期間では空間電荷の成長（タウンゼントの成長過程）が生じる。
【００４７】
本実施例では、この前置パルス１０５が２個の例を示している。しかし、本発明において前置パルス１０５の数は1個以上であればよく、前置パルス１０５の数が多いだけ空間電荷の成長は断続的に成長する。しかし、前置パルスの数が多すぎるとこの前置パルスで放電が生じてしまい壁電荷を形成して望ましくない。したがって、この前置パルス１０５の数は、最終の前置パルスが放電を開始寸前の状態であるのが望ましい。
【００４８】
前置パルス１０５の後の走査パルス１０６では電圧が−Ｖｙであり、その電圧のみでは放電は生じないが、Ａ電極に電圧Vaのアドレスパルス１０８があるとＡ−Ｙ間で放電が生じる。このＡ−Ｙ間放電では予め前置パルス１０５で空間電荷が成長しているので放電の立ち上がりが速くなる。
【００４９】
そしてＡ−Ｙ電極間の放電がトリガーとなってＸ−Ｙ間で放電を生じて壁電荷を形成する。アドレス期間の後には表示期間であり、Ｘ電極とＹ電極とに交互に電圧Ｖｓのサステインパルス１０２と１０４を印加し、アドレス期間でアドレス放電が生じて壁電荷が形成されたセルのみサステインパルス１０２と１０４とで放電し表示発光が行われる。なお、図１において、前置パルス１０５及び走査パルス１０６ともに、同一のバイアス電圧-Vscがかかっている。
【００５０】
図６は、前置パルス１０５の走査の方法を示す図である。Ｙ電極には、走査パルス１０６をＹ１からＹ４８０まで順次走査して印加して行くが、前置パルス１０５もこの走査パルス１０６の時間的前に印加して順次走査して行く。
【００５１】
この場合、前置パルスの周期ｔｃを走査パルスの周期ｔｃと同じとする。この前置パルス１０５と走査パルス１０６とは、それぞれ電圧−Ｖｓｃの同一のバイアスパルス１０３がかかっている。これによりＩＣの耐圧を小さくでき回路コストが低減される。
【００５２】
次に本発明の前置パルスの効果（アドレス放電を高速化する効果）を、図７（従来の比較例）と図８（本実施例）を用いて説明する。
図７は、従来の走査パルス１０６と放電電流７００を示す。走査パルス１０６とアドレスパルス１０８とが重なると、パルスを印加してからｔｄの時間遅れてＡ−Ｙ間で放電が生じ、それをトリガーとしてＸ−Ｙ間で放電が生じる。Ａ−Ｙ間の放電とＸ−Ｙ間の放電はほぼ同時刻であり、その時の放電電流７００が流れて壁電荷を形成する。
【００５３】
この放電遅れｔｄの時間では、最初に空間に浮遊するいくつかの空間電荷が電極に衝突して２次電子を生じ、それが電界で加速されて空間のＮｅやＸｅ原子を電離させ、電離した粒子が再び電極に衝突して２次電子を発生し、という具合に次第に空間電荷が成長する（タウンゼントの成長過程）時間である。そしてある程度の空間電荷が多くなると一挙に放電が開始される。従って、この放電遅れの時間ｔｄでは空間電荷が成長する期間である。このｔｄの時間は約０．５μｓであり、これがアドレス放電を高速にできない一つの理由となっている。
【００５４】
図８は、本発明の前置パルスを印加した時のアドレス放電の電流を示している。図示のように前置パルス１０５によって空間電荷の成長を間歇的に行い、走査パルス１０６によるアドレス放電８００を従来よりも速い時間ｔｐで立ち上げている。この場合のｔｐは０．２μｓであり、放電遅れが、図７に示した従来のｔｄ（約０．５μｓ）よりも格段に短縮されており、アドレス放電８００がそれだけ速く立ち上がっている。
【００５５】
この前置パルス１０５の周期ｔｃを走査パルス１０６の周期ｔｃと同じにすると、ほぼ２μｓの周期となるがイオンと電子の再結合の時間は約１０μｓであるために空間電荷が消滅する前に次の前置パルスが印加されるため、この間歇的な前置パルスによって空間電荷は成長する。
【００５６】
この前置パルス１０５の数を多くすると走査パルス１０６の手前の前置パルス１０５で放電が生じて壁電荷を形成してしまい、走査パルス１０６によるアドレス放電を妨げてしまうので、この前置パルス１０５の数は走査パルス１０６の手前で放電しそうなぎりぎりとなる数とするのが望ましい。
＜実施例２＞
図９は、本発明の第２の実施例となる、ＡＣ型プラズマディスプレイ装置において画像を表示するための他の駆動波形を示す図である。ここでは鈍波リセットを例に本発明を説明する。
【００５７】
まず、Ｘ電極には電圧−Ｖｑまでなだらかに立ち下がる波形９００（鈍波）を印加し、前のサブフィールドで残留した壁電荷を消去する。次にＸ電極が−Ｖｑの電圧の時にＹ電極に電圧Ｖｓまでなだらかに立ち上がる電圧波形９０３（第１鈍波）を印加する。
【００５８】
これにより、Ｘ−Ｙ電極間ではセル電圧(印加電圧＋壁電圧)が放電開始電圧Ｖｔを保持したまま微少放電が生じて、印加電圧とＶｔとの差の電圧分だけ壁電荷が形成される。
【００５９】
次にＸ電極に電圧Ｖｘａのバイアスパルス１０１を印加し、Ｙ電極には電圧−Ｖｐまでの電圧のなだらかな波形９０４（第２鈍波）を印加すると、こんどはセル電圧が−Ｖｔで一定となるように壁電荷が形成される。この鈍波９０４の最終電圧−Ｖｐではセル電圧が−Ｖｔに保持されているため、この電圧よりも大きな(負極性で)電圧を印加すると放電が開始する。
【００６０】
次にアドレス期間では走査パルス１０６の時間的に前に細線幅の前置パルス９０５を1個以上(図９では２個)印加する。この時、前置パルス９０５の電圧が、走査パルス１０６の電圧（−Ｖｙ）と等しくし、−Ｖｙの電圧が鈍波９０４の最終電圧（−Ｖｑ）よりも大きくすると、前置パルス９０５の電圧（−Ｖｅ）は放電を開始する電圧となる。
【００６１】
しかし、前置パルス９０５が細幅パルスであるため、十分に放電が成長する前のタウンゼントの成長過程のみ行われる。従って、この前置パルス９０５ではほとんど電流が流れず、壁電荷を形成することがない。この前置パルス９０５によって空間の荷電粒子が増加し、次の走査パルス１０６の期間のアドレス放電を速く立ち上がらせることができる。
【００６２】
アドレス期間の終了後の表示維持期間では、Ｘ電極とＹ電極に交互に電圧Ｖｓの表示維持パルス(サステインパルス)１０２と１０４とを印加して表示発光させる。
【００６３】
図１０は、図９の鈍波リセットにおける本発明の前置パルスの走査の方法を示す図である。基本的には実施例１の図６と同様であり、走査パルス１０６はＹ１電極からＹ４８０電極まで順次走査していくが、前置パルス９０５もそれに合わせて各Ｙ電極を走査していく。この時、走査パルス１０６の周期ｔｃと前置パルスの周期ｔｃとを同じにすると共に、これら両者の電圧も−Ｖｙと同一であることから、回路の制御が簡単になり、回路構成も簡略化される。
【００６４】
図１１は、鈍波リセットと前置パルスの放電開始電圧と壁電荷の関係を示した図である。Ｘ電極の消去パルス９００によって、Ｘ−Ｙ間の壁電荷はほぼ０の値まで消去される。しかし、セルのばらつきなどによって残留壁電荷にもばらつきがある。鈍波リセットはこれらセルのばらつきをなくして全セルを均一にリセットする効果がある。
【００６５】
Ｙ電極の第１鈍波９０３によって、Ｘ−Ｙ間のセルの放電開始電圧Ｖｔを超えると、微少な放電が生じ、セル間電圧が常にＶｔで一定になるように壁電荷１１０４が形成される。セルのばらつきによって残留壁電荷が異なっていても第１鈍波９０３のどこかでＶｔを超えると微少放電が生じて全てのセルでセル電圧がＶｔの均一な状態となる。
【００６６】
第２鈍波９０４は、第１鈍波９０３と逆極性の鈍波で、第１鈍波で放電しないような逆の極性の壁電荷のセルで放電する。このときにはセル電圧は−Ｖｔで一定になる。勿論、第１鈍波で放電したセルもこの第２鈍波で放電し、壁電荷１１０５を形成してセル電圧は−Ｖｔとなる。
【００６７】
ここで、第２鈍波９０４の最終電圧が−Ｖｐで、セル電圧は−Ｖｔであり、放電がぎりぎりで止まっている状態となる。従って、Ｙ電極が−Ｖｐよりも大きな電圧になるとセル電圧は放電開始電圧−Ｖｔを超えるため放電が開始される。
【００６８】
前置パルス９０５の電圧は−Ｖｙで−Ｖｐよりも大きな電圧であるため、放電開始電圧を超えているが、細幅であるために放電電流は流れず壁電荷を新たに形成することはない。ここでは空間電荷の成長(タウンゼントの成長過程)のみを行うことになる。
【００６９】
図１２は、本発明の前置パルス９０５を印加した時のアドレス放電の電流を示している。前置パルス９０５によって空間電荷の成長を間歇的に行い、走査パルス１０６によるアドレス放電を速い時間ｔｐで立ち上げている。この前置パルス９０５の電圧は−Ｖｙで第２鈍波９０４の最終電圧−Ｖｐよりも大きいため放電開始電圧を超えている。
【００７０】
この前置パルス９０５の電圧は、走査パルスの電圧（−Ｖｙ）と同じであり、走査パルスも１０６放電開始電圧を超えている。従って、前置パルスの期間では空間電荷の成長を行い、走査パルスではアドレス放電をさらに低電圧で駆動できることになる。この走査パルスでＡ電極にアドレスパルスがないときにも放電は生じるが微少な放電であるために表示期間のサステインパルスを放電させるほどの壁電荷は形成されない。従って、表示に誤動作を生じることはない。
【００７１】
この場合も実施例１の図８に示した場合と同様に、走査パルス１０６によるアドレス放電８００を従来よりも速い時間ｔｐで立ち上げている。
【００７２】
図１３は、前置パルス９０５とアドレスパルス幅の状態を示している。前置パルスの期間（期間１と期間２）のところでアドレスパルス１３０１、１３０２、１３０３が存在しても放電を生じないように前置パルス９０５の幅を調整する必要がある。
【００７３】
基本的に前置パルスによる空間電荷の成長はＸ−Ｙ電極間で生じるので、前置パルスの期間でアドレスパルスの有無はそれほど影響はないが、前置パルスのパルス幅として０．３μｓ程度とすれば、アドレスパルスがあっても放電は生じない。
＜実施例３＞
図１４は、本発明の前置パルスを出力するスキャンＩＣの回路図であり、図１５はその動作を説明する信号波形図である。その動作を次に説明する。
【００７４】
図１４に示すように、スキャン回路１４００において、走査パルスのデータ信号ＳＤは、シフトレジスタ１４０１に入力され、走査パルスの周期で転送される。１つずつシフトされた走査パルスの信号は、ラッチ回路１４０２により並列信号となりＡＮＤ回路１４０３に入力される。
【００７５】
図１５に示されるように、走査パルスのデータ信号ＳＤは負論理の信号である。一方、前置パルスの信号ＰＤは、図１５に示すように走査パルスの２つ手前に２個の信号としてシフトレジスタ１４０４に入力する。この前置パルスの信号ＰＤも走査パルスの周期ｔｃと同じ時間で転送する。
【００７６】
シフトレジスタで転送された前置パルスの信号ＰＤは、ラッチ回路１４０５により並列出力信号となり、前置パルスのパルス幅と位相を決めるＯＲ回路１４０６に入力する。
【００７７】
前置パルスのパルス幅と位相は、ＰＧ信号の連続する細幅パルスによってパルス信号とする。この細幅前置パルス信号ＰＧと走査パルスの信号ＳＤとをＡＮＤ回路に入力し、ＯＲ回路１４０６により前置パルスの信号ＰＤとのＯＲをとって細幅の前置路１４０３に入力し、これにより両波形が重畳され、高電圧増幅回路１４０７によって必要な高電圧信号に変換されてＹ電極に印加する。
【００７８】
以上、前置パルスの実施例について説明したが、本発明は前置パルスが２個に限られたものではなく、１個以上であれば本発明に含まれる。また、前置パルスを走査パルスの直前に設定して説明したが、アドレス期間内であれば、走査パルスと離れていても本発明に含まれる。
【００７９】
【発明の効果】
本発明によれば、走査パルスの時間的前に放電開始電圧を超える１個以上の細幅のパルス（前置パルス）を印加することにより、この前置パルスでタウンゼントの成長過程を行い、空間電荷を多くしてアドレス放電を高速に駆動できるという効果がある。
【００８０】
また、前置パルスの周期を走査パルスの周期と略同じにすることにより駆動回路の信号処理部を簡略化でき、低コストの回路が実現できるという効果もある。
【００８１】
また、鈍波リセットの最終電圧を走査パルスの電圧よりも小さくし、前置パルスの電圧値と走査パルスの電圧値を実質的に同じにすることにより、高電圧回路が簡略化できて低コストで実現できるという効果もある。
【図面の簡単な説明】
【図１】本発明のプラズマディスプレイ装置の駆動波形図、
【図２】プラズマディスプレイ装置のパネル分解斜視図、
【図３】プラズマディスプレイ装置の電極配線を示す図、
【図４】従来のプラズマディスプレイ装置の駆動波形図、
【図５】走査パルスの走査の方法を説明する図、
【図６】本発明の前置パルスの走査の方法を説明する図、
【図７】比較例となる従来のアドレス放電の遅れを説明する図、
【図８】本発明の前置パルスによるアドレス放電の高速化を説明する図、
【図９】鈍波リセットに本発明を適用した時の駆動波形図、
【図１０】本発明の前置パルスの走査を説明する図、
【図１１】本発明の鈍波リセットと壁電荷を説明する図、
【図１２】本発明の鈍波リセットと前置パルスの関係を説明する図、
【図１３】本発明の前置パルスとアドレスパルスの関係を説明する図、
【図１４】本発明の前置パルスと走査パルスを出力するＩＣ回路の構成図、
【図１５】本発明のＡＣ型プラズマディスプレイ装置を駆動させるＩＣの動作を説明する信号波形図。
【符号の説明】
１００…全リセットパルス
１０２…Ｘサステインパルス
１０４…Ｙサステインパルス
１０５…前置パルス
１０６…走査パルス
１０８…アドレスパルス
２００…面板
２０１…Ｘ電極
２０２…Ｙ電極
２０４…基板
２０５…リブ
２０６…Ａ電極
２０７…蛍光体
３００…プラズマディスプレイパネル
８００…放電電流
９００…消去パルス
９０３…第1鈍波
９０４…第2鈍波
１４００…スキャン回路。
【図１】
0004205865.tif 000002
【図２】
0004205865.tif 000003
【図３】
0004205865.tif 000004
【図４】
0004205865.tif 000005
【図５】
0004205865.tif 000006
【図６】
0004205865.tif 000007
【図７】
0004205865.tif 000008
【図８】
0004205865.tif 000009
【図９】
0004205865.tif 000010
【図１０】
0004205865.tif 000011
【図１１】
0004205865.tif 000012
【図１２】
0004205865.tif 000013
【図１３】
0004205865.tif 000014
【図１４】
0004205865.tif 000015
【図１５】
0004205865.tif 000016