(57)【特許請求の範囲】
【請求項１】
複数個の電子放出素子を有する第１の基板と、蛍光体を有する第２の基板と、
スペーサとを有する表示パネルと、線順次駆動方法による駆動手段を有する画像表示装置であって、前記駆動手段からは走査パルスが出力され、前記駆動手段は、前記スペーサの近傍においては、スペーサの両側についてスペーサの遠くから近づく順番で走査することを特徴とする画像表示装置。
【請求項２】
前記駆動手段は複数行の画像信号を記憶する複数行記憶手段を有し，前記走査パルスの走査順序に対応した順序で前記複数行記憶手段から前記画像信号を読み出すことを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記複数行記憶手段の記憶容量は、走査線数の１０分の１以下の本数に相当することを特徴とする請求項２記載の画像表示装置。
【請求項４】
インターレース走査を行うことを特徴とする請求項１記載の画像表示装置。
【請求項５】
前記隣接するスペーサ間に位置する走査線の数が偶数であることを特徴とする請求項４記載の画像表示装置。
【請求項６】
複数個の電子放出素子を有する第１の基板と、蛍光体を有する第２の基板と、スペーサとを有する表示パネルと、線順次駆動方法による駆動手段を有する画像表示装置であって、前記表示パネルは走査線を有し、前記走査線は、前記スペーサに隣接する隣接走査線と、前記隣接走査線に隣接する走査線を含む複数の走査線からなる近接走査線領域を含み、前記駆動手段からは走査パルスが出力され、前記駆動手段は、前記スペーサの近傍においては、スペーサの両側について前記近接走査線領域の走査線に走査パルスを印加した後に、前記隣接走査線に走査パルスを印加することを特徴とする画像表示装置。
【請求項７】
前記駆動手段は複数行の画像信号を記憶する複数行記憶手段を有し，前記走査パルスの走査順序に対応した順序で前記複数行記憶手段から前記画像信号を読み出すことを特徴とする請求項６記載の画像表示装置。
【請求項８】
前記複数行記憶手段の記憶容量は、走査線数の１０分の１以下の本数に相当することを特徴とする請求項７記載の画像表示装置。
【請求項９】
インターレース走査を行うことを特徴とする請求項６記載の画像表示装置。
【請求項１０】
前記隣接するスペーサ間に位置する走査線の数が偶数であることを特徴とする請求項９記載の画像表示装置。
【請求項１１】
複数個の電子放出素子を有する第１の基板と、蛍光体を有する第２の基板と、スペーサとを有する表示パネルと、線順次駆動方法による駆動手段を有する画像表示装置であって、前記駆動手段からは走査パルスが出力され、前記スペーサに隣接する走査線に走査パルスを印加した後、スペーサに２番目に隣接する走査線に走査パルスを印加するまでの期間、スペーサの帯電が十分減衰するまで走査を中断することを特徴とする画像表示装置。
【請求項１２】
複数個の電子放出素子を有する第１の基板と、蛍光体を有する第２の基板と、スペーサとを有する表示パネルと、線順次駆動方法による駆動手段を有する画像表示装置の駆動方法であって、前記スペーサの近傍においては、スペーサの両側についてスペーサの遠くから近づく順番で走査することを特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配置した電子放出素子と蛍光体とを用いて画像を表示する画像表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
フィールドエミッション・ディスプレイ（以下「ＦＥＤ」という）とは，互いに直交する電極群の交点を画素とし、各画素に電子放出素子を設け，各電子放出素子への印加電圧を調整することによって放出電子量を調整し，その放出電子を真空中で加速した後，蛍光体に照射し、照射した部分の蛍光体を発光させるものである。電子放出素子として，電界放射型陰極を用いるもの，MIM(Metal-Insulator-Metal)型電子源を用いるもの，カーボンナノチューブ陰極を用いるもの，ダイヤモンド陰極を用いるもの，表面伝導電子放出素子を用いるものなどがある。このように，本明細書においてはフィールドエミッション・ディスプレイ（ＦＥＤ）を広義の意味で用いる。すなわち，電界放出型陰極を用いたもののみではなく，電子放出素子と蛍光体とを組み合わせた電子線励起型平面ディスプレイの総称として用いる。
【０００３】
図２に示すように，ＦＥＤでは電子放出素子を配置した陰極板601と蛍光体を形成した蛍光板602とを，対向配置した構成である。電子放出素子301から放出した電子が蛍光板に到達し蛍光体を励起・発光させるために，陰極板と蛍光板との間の空間を真空に保つ。したがって，外部からの大気圧に耐えるために陰極板と蛍光板との間にスペーサ（支柱）60が必要になる。
【０００４】
蛍光板602は加速電極122を有し，加速電極122には1KV〜8KV程度の高電圧を印加する。電子放出素子301から放出された電子はこの高電圧で加速されたのち蛍光体に照射し，蛍光体を励起発光させる。このように，陰極板601と蛍光板602との間に高電圧が印加されるため，両者に接するスペーサ60は，絶縁体または高抵抗材料を用いる。
【０００５】
スペーサ60の近傍の電子放出素子301から放出された電子の一部は，スペーサ60に当たることがある。スペーサ60は絶縁体または高抵抗材料であるため，電子照射により帯電する。スペーサ60が帯電すると，スペーサ60近傍の電界が変化するため，電子放出素子301から放出した電子の軌道に影響を与え，所望の蛍光板上位置に照射しなくなってしまう場合がある。これは，表示画像の歪みや，色のズレなどの問題を引き起こす。
【０００６】
なお，本発明を発明した結果に基づいて、スペーサの帯電による画像歪みへの影響を低減するための駆動方法という観点で先行技術調査を行った。その結果，特表２００２−５１５１３３および特開平１０−１９８３０３とを見出した。
【０００７】
前者はスペーサの隣接領域は帯電効果が少ないとした点で本発明とは全く前提の異なる発明であり、後者はスペーサが均等に配置されるよう画像領域を大領域に分割し，各大領域内の画素が連続して発光しないよう大領域を単位としてスキップしながら駆動する発明である。
【０００８】
【発明が解決しようとする課題】
本発明は，スペーサの帯電による表示画像の歪みなど，表示画像への悪影響を防ぐ手段を提供する。
【０００９】
この帯電問題を緩和するために，スペーサ表面に適度なコーティング材料を塗布して電荷を放電させる方法などが，例えば米国特許5,872,424 (Spindt他，"High voltage compatible spacer coating")に記載されている。以下，スペーサへの電子照射がスペーサの帯電状態に及ぼす影響を述べる。
【００１０】
図３は，スペーサの断面図である。今，スペーサの側面に一様に電流が流れ込む場合を考える。流入する実効的電流密度をjcとする。
【００１１】
一般に，固体材料に電子を照射すると，２次電子を放出する。照射した電子（１次電子）に対する２次電子の量の比を２次電子放出係数δと呼ぶ。δ＞１の場合，照射された固体材料は正に帯電する。δ＜１の場合は，負に帯電する。δ＝１の場合は，１次電子と２次電子が釣り合うため帯電しない。実際にスペーサに流入した電流をj0とすると，スペーサの帯電に寄与する実効的電流密度jcは，
【００１２】
【数１】
0004211323.tif 000002
となる。２次電子放出係数δは１次電子のエネルギーに依存するため，積分で表される。
【００１３】
帯電が無い場合，スペーサ表面の電位は
Ｖ0(z)＝ＶHV*(z／Ｌ）      ・・・・（２）
で表される。ここで，ＶHVは，加速電極122に印加する電圧，Ｌはスペーサの高さ，zは高さ方向の座標値である。陰極板601側の共通電極420はアース電位にしている。
【００１４】
電子が照射して帯電すると，これに帯電による項ΔＶw(z)が重畳される：
Ｖ(z)＝Ｖ0(z)＋ΔＶw(z)    ・・・（３）
スペーサ表面のシート抵抗をρswとする。照射した電子は抵抗を介して蛍光板602側の加速電極112および陰極板601側の共通電極420に流れる。したがって，ΔＶw(z)は図３に示したように中心部が最も大きい分布になる。このとき，中心部の最大値はΔＶwは以下の式で表される。
【００１５】
【数２】
0004211323.tif 000003
（４）式の導出は，例えば米国特許5,872,424 (Spindt他，"High voltage compatible spacer coating")に記載されている。
【００１６】
スペーサの帯電に起因する付加項ΔＶw(z)による横方向電界が，蛍光板602−陰極板601間に本来形成されるべき縦方向電界に対して無視できない大きさになると，電子放出素子から放出された電子ビームの軌道に湾曲が生じ，表示画像に影響が出る。すなわち，良好な表示画像を得るには，（４）で表されるΔＶwを十分に小さくすればよい。
【００１７】
そのためには，スペーサのシート抵抗ρswを十分に小さくするのが良い。ρswを小さくするには，スペーサ自体に導電性の材料を用いても良いし，スペーサに導電性のコーティング膜を付着させてもよい。また，２次電子放出係数δを１に近い材料をコーティング膜として用いることも有効である。（１）式から明らかなように，スペーサに流入した電流j0が同一でも，例えばδが0.9であれば，帯電に寄与する実効的電流量jcは，0.1×j0になる。これらの方法は，例えば米国特許5,872,424に記載されている。
【００１８】
しかしながら，（４）式で表されるΔＶwを小さくしても，表示画像に乱れが残る場合があった。また，蛍光板−陰極板間に印加される高電圧によるリーク電流を最小限にするために，ρswは可能な限り大きくするのが望ましく，可能な限り大きなρswでも表示画像に乱れを除去する方法が望まれていた。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【００２０】
複数個の電子放出素子を有する第１の基板と，蛍光体を有する第２の基板と，スペーサとを有する表示パネルと，線順次駆動方法による駆動手段を有する画像表示装置であって，前記駆動手段からは走査パルスが出力され，前記駆動手段は，前記スペーサの近傍においては，スペーサの遠くから近づく順番で走査することを特徴とする。
【００２１】
複数個の電子放出素子を有する第１の基板と，蛍光体を有する第２の基板と，スペーサとを有する表示パネルと，線順次駆動方法による駆動手段を有する画像表示装置であって，前記駆動手段からは走査パルスが出力され，前記駆動手段は，前記スペーサに隣接する走査線に走査パルスを印加した後，スペーサに２番目に隣接する走査線に走査パルスを印加するまでの期間に，他の走査線を走査することを特徴とする。
【００２２】
複数個の電子放出素子を有する第１の基板と，蛍光体を有する第２の基板と，スペーサとを有する表示パネルと，線順次駆動方法による駆動手段を有する画像表示装置であって，前記表示パネルは走査線を有し，前記走査線は，前記スペーサに隣接する隣接走査線と，前記隣接走査線に隣接する走査線を含む複数の走査線からなる近接走査線領域を含み，前記駆動手段からは走査パルスが出力され，前記駆動手段は，前記近接走査線領域の走査線に走査パルスを印加した後に，前記隣接走査線に走査パルスを印加することを特徴とする。
【００２３】
前記駆動手段は複数行の画像信号を記憶する複数行記憶手段を有することを特徴とする。
【００２４】
前記複数行記憶手段の記憶容量は，走査線数の１０分の１以下の本数に相当することを特徴とする。
【００２５】
前記の画像表示装置において，インターレース走査を行うことを特徴とする。
【００２６】
複数個の電子放出素子を有する第１の基板と，蛍光体を有する第２の基板と，スペーサとを有する表示パネルと，線順次駆動方法による駆動手段を有する画像表示装置であって，前記駆動手段からは走査パルスが出力され，前記スペーサに隣接する走査線に走査パルスを印加した後，スペーサに２番目に隣接する走査線に走査パルスを印加するまでの期間，走査を中断することを特徴とする。
【００２７】
複数個の電子放出素子を有する第１の基板と，蛍光体を有する第２の基板と，スペーサとを有する表示パネルと，線順次駆動方法による駆動手段を有する画像表示装置の駆動方法であって，前記スペーサの近傍においては，スペーサの遠くから近づく順番で走査することを特徴とする。
【００２８】
ＦＥＤにおいては通常，線順次駆動法で画像を表示する。すなわち，ある瞬間ではある１本の走査線上の画素を点灯させる。次には，隣接する１本の走査線上の画素を点灯させる。これを繰り返して，全画面を走査すると，人間の視覚の残像効果により画像として認識される。
【００２９】
なお，同時に２本のラインを走査する２本同時駆動方法もある。これは２本同時に駆動することにより，発光のデューティ比を大きくし，より高輝度に表示出来る効果がある。また，インターレース走査の場合は，隣接する走査線を順次走査する代わりに，１本おきに飛び越して走査する。
【００３０】
本発明において「線順次駆動法」と呼ぶ駆動法には，これらの２本同時駆動法やインターレース駆動法なども含める。すなわち，本発明で線順次駆動法と呼ぶ駆動法の本質は，ある瞬間には，（１本または複数本の）少数の走査線上の画素しか点灯していないという点にある。
【００３１】
表示装置の走査線数をＮ0，ある瞬間に点灯している走査線数をｎ1とし，画面全体の輝度をＢ0，ある走査線が点灯しているときの瞬時輝度をｂ1とすると，次の関係が成り立つ。
【００３２】
Ｂ0＝ｂ1×（ｎ1／Ｎ0）      ・・・・（５）
蛍光体への照射電流と発光輝度とはほぼ比例関係にある。したがって，ＦＥＤの場合には，以下の関係が成り立つ。
【００３３】
Ｉ0＝ｉ1×（ｎ1／Ｎ0）      ・・・・（６）
ここで，Ｉ0は電子放出素子から放出される電流の時間平均値，ｉ1は放出電流の瞬時値である。走査線数Ｎ0＝1000，ある瞬間に点灯する走査線数ｎ1＝1の場合には，ｉ1／Ｉ0＝1000となる。すなわち，放出電流の瞬時値は，その時間平均値よりはるかに大きい。
【００３４】
（４）式の導出では，スペーサに照射した電流と，スペーサ上を流れる電流とが平衡状態にある場合を考えている。すなわち，（４）式のｊcは，（６）式のＩ0に相当する。
【００３５】
図４はスペーサとその近傍の走査線を示した平面図である。スペーサに隣接する走査線がｎ番目に走査され，それに隣接する走査線が（ｎ＋１）番目に走査される場合を考える。
【００３６】
ｎ番目の走査線はスペーサに隣接しているので，ｎ番目の走査線上の電子放出素子から電子が放出された時スペーサへの照射電流が最も大きい。さらに，その放出電流の瞬時値は時間平均値の（ｎ1／Ｎ0）倍である。この照射電流によりスペーサが帯電し，重畳電圧ΔＶw,peakが発生する。この帯電は，スペーサの抵抗を介して面板側あるいは陰極板側に流れることで減少し，これにともなってΔＶw,peakはある時定数で減衰する。図５はこれを模式的に示したものである。
（ｎ＋１）番目の走査線はその直後に走査されるため，ΔＶw,peakの影響が残った状態で電子が放出される。このため，その電子軌道がスペーサの帯電の影響を受ける。（ｎ＋２）番目の走査線では，ΔＶw,peakは少しずつ減少するものの，その影響を受ける可能性がある。
【００３７】
このように，放出電流の瞬時値とスペーサの帯電の減衰時定数との効果を考慮しなければならない。
【００３８】
図１は，本発明による走査方法の一例を示す図である。これは従来の走査方法を記した図４と対応した図である。
【００３９】
時刻ｔ(n−2)においては走査線(n−2)を走査する。次いで時刻ｔ(n−1)においては走査線(n−1)を走査する。すなわち，スペーサ60の遠くから近づく順番である。
【００４０】
次の時刻ｔ(n)では，スペーサから４本離れた走査線(n+3)を走査する。次の時刻ｔ(n+1)では走査線(n+2)を走査する。次の時刻ｔ(n+2)では走査線(n+1)を走査し，その次の時刻ｔ(n+3)ではスペーサに隣接する走査線(n)を走査する。このように，スペーサ60に近づく順番で走査をしていく。
【００４１】
次いで，時刻ｔ(n+4)ではスペーサから５本離れた走査線(n+4)を走査し，次の時刻ｔ(n+5)では走査線(n+5)を走査する。
【００４２】
このように，本発明によれば，スペーサの近傍の走査線は，スペーサの遠くから近づく方向（順序）で走査される。すると，スペーサへの照射電流が最も多い，隣接走査線を走査した直後は，スペーサから十分離れた走査線が走査される。したがって，スペーサの帯電による電子ビーム軌道の湾曲への影響はほとんど無い。
【００４３】
このようにして，スペーサの帯電による画像歪みを最小限にとどめることが出来る。
【００４４】
【発明の実施の形態】
以下、本発明に係る画像表示装置を図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。
【００４５】
＜実施例１＞
本発明を用いた第１の実施例を述べる。
【００４６】
この実施例では電子放出素子301として薄膜電子源を用いる。さらに具体的にはMIM(Metal-Insulator-Metal, 金属−絶縁体−金属)電子源を用いる。
【００４７】
図６は，本実施例で用いる表示パネルの平面図である。図７は図６のＡ−Ｂ間の断面図である。
【００４８】
陰極板601，蛍光板602，枠部材603とで囲まれた内部が真空になっている。真空領域には大気圧に抗するためにスペーサ60が配置されている。スペーサ60の形状，個数，配置は任意である。陰極板601上には走査電極310が水平方向に配置され，データ電極311がそれと直交して配置されている。走査電極310とデータ電極311との交点が画素に対応する。ここで画素とは，カラー画像表示装置の場合にはサブ画素に対応するものである。
【００４９】
図６では走査電極310の本数が12本しか記載していないが，実際のディスプレイでは数100本から数千本ある。データ電極311についても同様である。
【００５０】
走査電極310とデータ電極311との交点には電子放出素子301が配置されている。
【００５１】
図８は，図６の中の陰極板601の一部を示した平面図である。真空中に電子を放出する電子放出領域35と上部電極11以外の場所は，ほぼ全て共通電極420で覆われている。スペーサ60の底面は共通電極420に接している。走査電極310と上部電極バスライン32（本実施例ではデータ電極311と兼ねている）は共通電極に覆われて平面図には現れないので，点線で示してある。
【００５２】
本実施例では電子放出素子301として薄膜電子源を用いている。走査電極310と上部電極バスライン32とが交差する領域に電子放出領域35（点線で囲んだ領域）があり，この領域から電子が放出される。
【００５３】
図９は，本実施例で用いる表示パネルの断面図である。図９（ａ）は図８のＡ−Ｂ線に沿った断面図，図９（ｂ）は図８のＣ−Ｄ線に沿った断面図である。
【００５４】
陰極板601の構成は以下の通りである。
【００５５】
ガラスなどの絶縁性の基板14上に，下部電極13，絶縁層12，上部電極11とで構成される薄膜電子源301（本実施例における電子放出素子301）が構成される。上部電極バスライン32は，上部電極バスライン下地膜33を介して上部電極11に電気的に接続されており，上部電極11への給電線として働く。また，本実施例では上部電極バスライン32はデータ電極311として働く。
【００５６】
陰極板601上，電子放出素子301がマトリクス状に配置されている領域（陰極配置領域610と呼ぶ）は，層間絶縁膜410で覆われており，その上に共通電極420が形成されている。共通電極420は，共通電極膜Ａ421と共通電極膜Ｂ422の積層膜で構成される。
【００５７】
共通電極はアース電位に接続されている。スペーサ60は共通電極420に接しており，蛍光板602の加速電極122からスペーサ60を介して流れる電流を流す働きと，スペーサ60に帯電した電荷を流す働きをする。
【００５８】
なお，図９では高さ方向の縮尺は任意である。すなわち，下部電極１３や上部電極バスライン３２などは数μm以下の厚さであるが，基板１４と面板１１０との距離は１〜３ｍｍ程度の長さである。
【００５９】
陰極板601の作成方法を図１０を用いて説明する。図１０は基板１４上に薄膜電子源を作製するプロセスを示したものである。図１０には、図８、図９において走査電極310の一つとデータ電極311の一つとの交点に形成する一つの電子源エレメントのみを取り出して描いている。図１０の右の列は平面図であり，図中のＡ−Ｂ線に沿う断面図を図１０の左の列に示している。
【００６０】
ガラスなどの絶縁性基板１４上に，下部電極１３用の材料として，Al合金を例えば３００ｎｍの膜厚に形成する。ここではAl-Nd合金を用いた。このAl合金膜の形成には，例えば，スパッタリング法や抵抗加熱蒸着法などを用いる。次に，このAl合金膜を，フォトリソグラフィによるレジスト形成と，それに続くエッチングとによりストライプ状に加工し下部電極１３を形成する。ここで用いるレジストはエッチングに適したものであればよく，また，エッチングもウエットエッチング，ドライエッチングのいずれも可能である。これが，図１０（a）の状態である。
【００６１】
次に，レジストを塗布して紫外線で露光してパターニングし，図１０（b）のレジストパターン５０１を形成する。レジストには、例えばキノンジアザイド系のポジ型レジストを用いる。次にレジストパターン５０１を付けたまま，陽極酸化を行い，保護層１５を形成する。この陽極酸化は，本実施例では化成電圧１００Ｖ程度とし，保護層１５の膜厚を140nm程度とした。これが，図１０（c）の状態である。
【００６２】
レジストパターン５０１を剥離した後，レジストで被覆されていた下部電極１３表面を陽極酸化して絶縁層１２を形成する。本実施例では化成電圧を６Ｖに設定し，絶縁層膜厚を８nmとした。これが，図１０（d）の状態である。
【００６３】
絶縁層１２が形成された領域が電子放出領域３５になる。すなわち，保護層１５に囲まれた領域が電子放出領域３５である。
【００６４】
次に，上部電極バスライン下地膜33と上部電極バスライン32を成膜した後，パターン化して上部電極バスライン32を形成する。上部電極バスライン32はデータ電極311の働きもする。これが図１０（e）の状態である。本実施例では，上部電極バスライン下地膜33は膜厚10nm程度のタングステン膜，上部電極バスライン３２は膜厚300nm程度のAl合金とした。バスライン３２の材料にはAuなどを用いても良い。
【００６５】
次に，層間絶縁膜410と共通電極膜Ａ421とを成膜する（図１０（ｆ））。層間絶縁膜410と共通電極膜Ａ421の材料は，同時にエッチングできる材料の組合せを用いると良い。例えば，層間絶縁膜410としてSi3N4を用い，共通電極膜Ａ421としてタングステンやモリブデン，チタンなどを用いる。
【００６６】
次に電子放出領域35およびその周辺の層間絶縁膜をエッチングにより開口する。次いで，エッチングにより上部電極バスライン32も開口する（図１０（ｇ））。エッチング条件を適切に設定することにより，層間絶縁膜410の開口よりも上部電極バスライン32の開口の方が大きくなるようにする。このように開口部を「ひさし状」に加工することにより，後の工程で上部電極の電子放出素子間分離が確実になる。
【００６７】
図１０（ｈ）のパターンで上部電極バスライン下地膜33をエッチングし，絶縁層12を露出させる。最後に，上部電極11をスパッタなどで成膜する。上部電極材料のうち絶縁層12の上に成膜されたものは上部電極12として働く。一方，共通電極膜Ａ421の上に成膜された上部電極材料は共通電極膜Ｂ422となる。これは共通電極420として働く。
【００６８】
上部電極11には，膜厚１０ｎｍ程度の導電性膜を用いる。本実施例では，イリジウム（Ｉｒ）と白金（Ｐｔ）と金（Ａｕ）の積層膜を，合計膜厚6ｎｍで成膜した。
【００６９】
前述の通り，層間絶縁膜410が「ひさし状」に形成されているため，各電子放出素子の上部電極11は共通電極420とは電気的に切り離される。したがって，上部電極11をエッチングなどによりパターン化する必要がない。このため，エッチング工程での薬剤による表面汚染が無く，電子放出素子301の電子放出特性の劣化が起こらない。
【００７０】
上部電極11と上部電極バスライン32との電気的接続は，上部電極バスライン下地膜33を介して接続している。上部電極バスライン下地膜33は膜厚１０ｎｍ程度と薄いため，薄い上部電極11でも確実に電気的接続が得られる。
【００７１】
以上の工程で，図９の構成の陰極板601が得られる。
【００７２】
蛍光板602の構成は以下の通りである。
【００７３】
ガラスなど透光性の面板110にはブラックマトリクス120が形成され，さらに赤色蛍光体114A，緑色蛍光体114B，青色蛍光体114Cとが形成されている。さらに，加速電極122が形成されている。加速電極122は膜厚70nm〜100nm程度のアルミ膜で形成されており，薄膜電子源301から放出された電子は，加速電極122に印加された加速電圧で加速された後，加速電極122に入射すると，加速電極を透過して蛍光体114に衝突し，蛍光体を発光させる。
【００７４】
蛍光板602の作成方法の詳細は，例えば特開2001-83907に記載されている。
【００７５】
陰極板601と蛍光板602との間には，スペーサ60が適当な個数配置されている。図６に示したとおり，陰極板601と蛍光板602とは枠部材603をはさんで封着される。さらに，陰極板601と蛍光板602と枠部材603とで囲まれた空間60は真空に排気される。
【００７６】
薄膜電子源は下部電極13，絶縁層12，上部電極11の３層で構成される。薄膜電子源の電子放出メカニズムを図１１を用いて説明する。図１１は薄膜電子源の上部電極と下部電極間に電圧を印加した時のエネルギーバンド図である。上部電極11と下部電極13との間に電圧を印加すると，絶縁層に高電界が印加され，トンネル現象により電子が絶縁層12の中を通過する。この電子は電界により加速されホットエレクトロンとなり，上部電極11に入る。上部電極11中での散乱により一部のホットエレクトロンは散乱され運動エネルギーが減少する。上部電極11の仕事関数よりも大きな運動エネルギーを有する電子は，真空10中に放出される。
【００７７】
図１２は、このようにして製作した表示パネル100の駆動回路への結線図である。走査電極310は走査電極駆動回路41へ結線し、データ電極311はデータ電極駆動回路42に結線する。加速電極122は加速電極駆動回路43へ結線する。n番目の走査電極310Rnとm番目のデータ電極311Cmの交点のドットを（n, m）で表すことにする。
図１３は、各駆動回路の発生電圧の波形を示す。図１３には記されていないが、加速電極122には３〜６ＫＶ程度の電圧を常時印加する。
時刻ｔ0ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体114は発光しない。
時刻ｔ1において、走査電極310R1にはＶR1なる電圧の走査パルス750を、データ電極311C1、C2には＋ＶC1なる電圧のデータパルス751を印加する。ドット（1, 1）、（1, 2）の下部電極13と上部電極との間には（ＶC1−ＶR1）なる電圧が印加されるので、（ＶC1−ＶR1）を電子放出開始電圧以上に設定しておけば、この２つのドットの薄膜電子源からは電子が真空10中に放出される。本実施例ではＶR1＝−5V，ＶC1＝4.5Vとした。放出された電子は加速電極122に印加された電圧により加速された後、蛍光体114に衝突し、蛍光体114を発光させる。
時刻ｔ2において、走査電極310R2にＶR1なる電圧を印加し、データ電極311C1にＶC1なる電圧を印加すると、同様にドット（2, 1）が点灯する。このようにして、図１３の電圧波形を印加すると、図１２の斜線を施したドットのみが点灯する。
このようにして、データ電極311に印加する信号を変えることにより所望の画像または情報を表示することができる。また、データ電極311への印加電圧ＶC1の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。
【００７８】
図１３に示したように，時刻ｔ4において全ての走査電極310にＶR2なる電圧を印加する。本実施例ではＶR2＝5Vとした。このとき全てのデータ電極311への印加電圧は0Ｖなので，薄膜電子源301には−ＶR2＝−５Ｖの電圧が印加される。このように電子放出時とは逆極性の電圧（反転パルス754）を印加することにより薄膜電子源の寿命特性を向上できる。また，反転パルスを印加する期間（図１３のｔ4〜ｔ5，ｔ8〜t9）としては，映像信号の垂直帰線期間を用いると，映像信号との整合性が良い。
【００７９】
図１２，図１３での説明では，簡単のため3×3ドットの例を用いて説明したが，実際の画像表示装置では走査電極数が数１００〜数千本，データ電極数も数１００〜数千本ある。その走査電極のうち，スペーサ60の近傍のものを取り出したのが図１である。
【００８０】
図１では，図が煩雑になるのを防ぐため，データ電極311および電子放出素子301は図示していない。実際には，各走査電極310上に電子放出素子301が配置されている。
【００８１】
図１４は，各走査電極310に走査パルスを印加するタイミングを示した電圧波形図であり，図１に対応した波形になっている。
【００８２】
図１，図１４において，時刻ｔ(n−2)に走査電極(n−2)を走査する，すなわち走査パルス750を印加する。続いて時刻ｔ(n−1)に走査電極(n−1)を走査する。このように，スペーサ60に遠くから近づく順番で走査する。
【００８３】
ついで，時刻ｔ(n)では，走査電極(n+3)を走査する。ついで，時刻ｔ(n+1)に走査電極(n+2)，時刻ｔ(n+2)に走査電極(n+1)，時刻ｔ(n+3)に走査電極(n)の順に走査する。ついで，時刻ｔ(n+4)では走査電極(n+4)，時刻ｔ(n+5)では走査電極(n+5)という順番で走査する。このように，スペーサ60近傍では，スペーサ60に遠くから近づく順序で走査する。
【００８４】
スペーサに隣接する走査電極(n)を走査した次は，スペーサ60の帯電による影響を受けないくらい十分離れた場所，すなわち本実施例では走査電極(n+4)を走査する。このようにして，スペーサ60の帯電の影響を低減する。
【００８５】
なお，本実施例では，走査電極(n+3)から折り返す例を示したが，先に記したとおり，スペーサの帯電の影響を受けない場所から折り返せば良く，どの走査電極から折り返すかは，表示装置の走査線ピッチ，スペーサの材質，陰極板−蛍光板間距離，加速電極印加電圧などのパラメータにより変わる。
【００８６】
図１５は図１，図１４の駆動波形を実現する回路構成を示す。
【００８７】
信号処理ブロック７０１には映像信号が入力され，タイミング信号の生成・出力や映像信号のデジタル化，ガンマ補正などの処理を行う。信号処理ブロック７０１で処理された映像信号は複数行メモリ部７０２に入力された後，直列並列変換ブロック７０３に入力される。複数行メモリ部７０２の構成・機能は後述する。これにより各データ電極に入力すべき信号が，各データ電極に対応する回路にセットされる。この信号がデータドライバ回路７０４で適切なパルス信号に変換されて表示パネルのデータ電極３１１に印加される。直列並列変換ブロック７０３とデータドライバ回路７０４は一体化した回路で実現しても良い。
【００８８】
一方，信号処理ブロック７０１で生成したタイミング信号は走査ドライバ７０５に入力され，図１４に示したパルス波形を生成する。走査ドライバ７０５の出力信号は表示パネルの走査電極３１０に印加される。
【００８９】
図１６は複数行メモリ部７０２の構成・機能を模式的に示した図である。複数行メモリ部７０２はメモリ・ブロックＡ７１０とメモリ・ブロックＢ７１１とで構成される。各メモリ・ブロックはそれぞれ４行分の映像信号を記憶する行メモリを持つ。図１６において，数字１，２，．．．，Ｎ，．．．は，映像信号のＮ行目の信号を示す。
【００９０】
図１６(a)において，１行目の映像信号がメモリブロックＢ７１１から出力される時，５行目の映像信号がメモリ・ブロックＡ７１０に入力される。次に，２行目の映像信号がメモリブロックＢ７１１から出力される時，６行目の映像信号がメモリ・ブロックＡ７１０に入力される。このようにして４行目の映像信号が出力されると，今度は，５行目の映像信号がメモリブロックＡ７１０から出力され，同時に９行目の映像信号がメモリ・ブロックＢ７１１に入力される。これを順次繰り返すことにより，複数行メモリ部７０２は４行分の遅延メモリとして動作する。
【００９１】
次に，図１４の時刻ｔ(n)での動作を図１７を用いて述べる。時刻ｔ(n)においては図１７（ａ）に示すように，(n+3)行目の信号がメモリ・ブロックＢ７１１から出力され，同時に(n+4)行目の信号がメモリブロックＡ７１０に入力される。時刻ｔ(n+1)においては図１７（ｂ）に示すように，(n+2)行目の信号がメモリ・ブロックＢ７１１から出力され，同時に(n+5)行目の信号がメモリブロックＡ７１０に入力される。時刻ｔ(n+2)においては図１７（ｃ）に示すように，(n+1)行目の信号がメモリ・ブロックＢ７１１から出力され，同時に(n+6)行目の信号がメモリブロックＡ７１０に入力される。同様にして時刻 ｔ(n+3)においては(n)行目の信号が出力される。
【００９２】
このようにして，図１４に示した走査信号の折り返しに対応して，データ電極に入力する信号（映像信号に対応する信号）も折り返される。したがって，元の映像信号に対応した画像が表示パネルに表示される。
【００９３】
図１５，図１６，図１７に記載した映像信号の折り返し処理は，１フィールド分の映像信号を蓄えるフィールド・メモリを用いても実現できる。本実施例で用いた方法は，フィールド・メモリを用いた方法と比較すると，極めて少ないメモリ容量で実現できるため低コストな画像表示装置を提供できる点で優れている。
【００９４】
すなわち，走査線数が400本の画像表示装置であっても，本方式によれば，８本分の複数行メモリで実現できる。すなわち，走査線数の１０分の１以下の本数の複数行メモリで実現できる。
【００９５】
図２１は，図１６，図１７の構成を実現する回路の一例を示す図である。画像信号は直列並列変換部７１６に入力され１行分の画像信号が並列信号に変換される。次いで書き込みセレクタ７１７を経由して行メモリブロック７１３内の適切な行メモリに書き込まれる。一方，行メモリブロック７１３内に書き込まれているデータの中から適切な行のデータは読み出しセレクタ７１８を経由して読み出され，ラッチ回路７１９に取り出される。ラッチ回路７１９に取り出された信号はそのまま各列のドライバ回路に入力しても良いし，並列直列変換回路（図示せず）を用いて再度１次元信号に変換してもよい。メモリブロック７１３内のどの行メモリに書き込むか，あるいはどの行メモリから読み出すかの設定，および書き込み，読み出しタイミングの設定は，制御回路７１５で制御される。
【００９６】
図１６，図１７で述べたように，行メモリの読み出し順序はスペーサの近傍の走査線では変更する。これを実現するため，制御回路７１５には，スペーサの位置に関する情報の信号（スペーサ位置情報７２０）を入力する。
【００９７】
図２１の回路はデータドライバ回路に内蔵させてもよい。その場合，行メモリは１行全体ではなく行の１部の列のデータを記憶する。例えば，256本出力のデータドライバICの場合には，行メモリブロック７１３内の各行メモリは，256列分の画像データを保持する。本明細書ではこの例のように，行の１部の列のデータを保持する場合も行メモリと呼ぶことにする。
【００９８】
図２２は本発明の第１の実施例における表示装置７９０の構成の一例を示す図である。表示装置７９０は，映像信号源８１０（具体的にはパーソナル・コンピュータあるいはビデオ・プレーヤなど）から映像信号を受け取る映像信号インターフェース７４５を有する。映像信号インターフェース７４５に入力された映像信号は信号処理ブロック７０１に入力される。信号処理ブロック７０１は，画像信号処理部７４０と制御回路７４１を有する。制御回路７４１にはスペーサ位置情報７４２が入力され，映像信号インターフェース７４５から入力される垂直同期信号および水平同期信号と組み合わせて，スペーサ近傍での走査順序を適切に制御する。制御回路７４１で生成したタイミング信号は複数行メモリ部７０２および走査ドライバ７０５に入力される。
【００９９】
画像信号処理部７４０では，必要に応じて，映像信号インターフェース７４５から入力された映像信号を表示パネル１００の輝度−信号特性に合った形に変換する機能，および必要に応じて，信号をデジタル化する機能などを有する。これらの信号処理をした後，複数行メモリ部７０２に出力される。
【０１００】
複数行メモリ部７０２の構成は図２１を用いて述べた通りである。
【０１０１】
以上の構成により，映像信号インターフェース７４５に入力された映像信号が表示パネル１００に適切に表示される。
【０１０２】
本発明を用いた第２の実施例を図１８を用いて述べる。
【０１０３】
本実施例で用いた表示パネルの構成，表示パネルと駆動回路との接続方法は第１の実施例と同じである。
【０１０４】
第２の実施例では，インターレース走査を用いる。
【０１０５】
図１８は，第１の実施例における図１に対応するものである。すなわち，スペーサ６０近傍での走査の順番を示す図である。
【０１０６】
インターレース走査では奇数フィールドと偶数フィールドとで走査する走査電極が異なる。図１８では，奇数フィールドでの走査方法を左側に記載し，偶数フィールドでの走査方法を右側に記載してある。
【０１０７】
時刻ｔ(n−1)までは，スペーサ６０に遠くから近づく順序で走査されている。
【０１０８】
時刻ｔ(n)では(n+4)番目の走査線が走査される。次に，時刻ｔ(n+1)では走査線(n+2)が走査され，時刻ｔ(n+2)では走査線(n)が走査される。このようにスペーサの近傍では遠くからスペーサに近づく順序で走査される。時刻ｔ(n+3)では走査線(n+6)が走査される。
【０１０９】
偶数フィールドでは，走査される走査電極が変わるが，図１８の右側に記載したとおり，スペーサの近傍では遠くからスペーサに近づく順序で走査される。
【０１１０】
このようにして，スペーサ６０の帯電が表示画像に与える影響を低減できる。
【０１１１】
第２の実施例のように，インターレース走査を用いると，順次走査（progressive scan)の場合と比較して，走査の回数が１／２に低減するため，信号処理の周波数も１／２になる。これにより信号処理回路が低コストにできるという利点がある。
【０１１２】
さらに，テレビ画像の信号にはインターレース走査をするものが多い。順次走査を行うには信号変換が必要であり，この変換にはフィールド・メモリを必要とする場合もある。したがって，インターレース走査のまま表示パネルを駆動すれば，インターレース−順次走査変換が不要であり，図１５で記した複数行メモリ部７０２のみで実現できる。したがって，信号処理回路を単純化でき，低コスト化が図れる。
【０１１３】
スペーサとスペーサとの間に位置する行電極の本数を偶数本に設定することで信号処理構成を更に簡易化することが出来ることを図２３を用いて述べる。図２３ではスペーサ間の行電極本数を４本にした場合を示した。実線は走査する行電極，点線はそのフィールドでは飛び越されるために走査しない（すなわち走査パルスを印加しない）行電極を示す。通常通り，図中の矢印の方向で走査した場合にスペーサの帯電による問題が発生する走査線は，図中の黒丸（●）を付した場所である。図２３からわかるように，問題が発生するのは１フレームを構成する２つのフィールドのうち一方のフィールド（図２３では奇数フィールド）のみである。したがって，他方のフィールド（図２３では偶数フィールド）では走査順序の変更処理は不要であり，信号処理構成を簡易化できる。
【０１１４】
このことからスペーサの行数と行電極の本数とをある特定の関係を満たすように設定すると好ましい。ここで，スペーサの行数とは，ある同一水平線上（走査線と平行な方向）に配置したスペーサを（複数本あっても）「１行」と数えた行数である。例えば，図２４の例では，スペーサの個数は６個であるが，スペーサの行数は３行である。
【０１１５】
図２４は表示パネル100の平面図を簡略化して示したもので，走査線（行電極）310と枠ガラス６０３，スペーサ６０のみを示している。図２４に示したように，スペーサの間にｎ本の走査線があり，スペーサの外側（すなわち，スペーサと枠ガラスとの間）にｐ本，ｑ本の走査線があるとする。スペーサの行数をｍ行とする。走査線（行電極）の本数Ｎ0に対し，下記の関係を満たすようにｎ，ｍ，ｐ，ｑを設定すると好ましい：，
Ｎ0＝ｎ×（ｍ−１）＋ｐ＋ｑ，    但しｎは偶数・・・・・・・（７）
この関係が好ましいのは，図２３を用いて述べた通りである。
【０１１６】
本発明を用いた第３の実施例を図１９を用いて述べる。
【０１１７】
本実施例で用いた表示パネルの構成，表示パネルと駆動回路との接続方法は第１の実施例と同じである。
【０１１８】
図１９（ａ）は，図１に対応する図であり，表示パネル100中の一部のスペーサ60と走査線310とを模式的に示した平面図である。図１９（ｂ）は図１４に対応するものであり，それぞれの走査線をどのようなタイミングで走査するかを示すタイミング図である。
【０１１９】
本実施例では，スペーサ60に隣接する走査線(n)を時刻ｔ(n)に走査する，すなわち走査パルス750を印加する。この後，スペーサ60の帯電が十分減衰するまで，２番目に隣接する走査線(n+1)を走査しない。時刻ｔ(n+4)に走査線(n+1)を走査し，以下走査線(n+2), (n+3)，．．．．．の順で走査する。
【０１２０】
このような走査タイミングの信号波形は，図１５の回路構成において複数行メモリ部７０２に代わりにフィールド・メモリを用いることによる実現できる。
【０１２１】
図１９の方式は，時刻ｔ(n+1)からｔ(n+4)までの期間いずれの走査線も走査されない。このように走査しない期間があるため，一本当たりの走査期間，すなわち，走査パルスの幅が短くなる。言い換えれば，発光のデューティ比が小さくなる。これが図１９の方式の欠点である。
【０１２２】
本発明を用いた第４の実施例を図２０を用いて述べる。
【０１２３】
本実施例で用いた表示パネルの構成，表示パネルと駆動回路との接続方法は第１の実施例と同じである。
【０１２４】
図２０（ａ）は，図１に対応する図であり，表示パネル100中の一部のスペーサ60と走査線310とを模式的に示した平面図である。図２０（ｂ）は図１４に対応するものであり，それぞれの走査線をどのようなタイミングで走査するかを示すタイミング図である。
【０１２５】
本実施例では，スペーサ60に隣接する走査線(n)を時刻ｔ(n)に走査する，すなわち走査パルス750を印加する。この後，時刻ｔ(n+1)には走査線(n+4)を走査する。走査線(n+4)はスペーサ60から十分離れているため，スペーサの帯電の影響がほとんど無い。その後，走査線(n+5), (n+6)と順に走査する。そして，時刻ｔ(n+4)に走査線(n+1)を走査する。
【０１２６】
このように，本実施例では，スペーサ60に隣接する走査線(n)を走査した後，スペーサ60の帯電が十分減衰するまで，２番目に隣接する走査線(n+1)を走査しない。このようにしてスペーサ60の帯電による画像への影響を低減する。
【０１２７】
本実施例では全ての期間で走査を行っているので，発光デューティ比の低下はない。
【０１２８】
図２０の走査タイミングの信号波形は，図１５の回路構成において複数行メモリ部７０２として１２行分のメモリを有するものを用いれば実現できる。すなわち，走査線数４００本の画像表示装置であっても，１２行分のメモリで済む。すなわち，走査線数の１０分の１以下の複数行メモリで実現でき，したがって，第１の実施例と同様，低コストで実現できる。
【０１２９】
本発明を用いた第５の実施例を図２５を用いて述べる。
【０１３０】
本実施例で用いた表示パネルの構成，表示パネルと駆動回路との接続方法は第１の実施例と同じである。
【０１３１】
図２５（ａ）は，図１に対応する図であり，表示パネル100中の一部のスペーサ60と走査線310とを模式的に示した平面図である。図２５（ｂ）は図１４に対応するものであり，それぞれの走査線をどのようなタイミングで走査するかを示すタイミング図である。
【０１３２】
本実施例では，走査線（n-1）を走査した後，スペーサ60に隣接する走査線(n)を走査せずに，走査線(n+1)を走査する。続いて，時刻ｔ(n+1)には走査線（n+2），時刻ｔ(n+2)には走査線（n+3）を走査する。しかる後，時刻ｔ(n+3)にスペーサ60に隣接する走査線（n）を走査し，その後，時刻ｔ(n+4)に走査線（n+4）,
時刻ｔ(n+5)に走査線（n+5）と通常の走査順序に戻る。
【０１３３】
時刻ｔ(n+3)においてスペーサ６０に隣接する走査線(n)を走査した直後はスペーサは帯電しているが，その後，時刻ｔ(n+4)に走査する走査線(n+4)はスペーサの帯電の影響が及ばない程度にスペーサから離れている（本実施例では５本離した）。そのため，スペーサ６０の帯電は表示画像に影響を与えない。
【０１３４】
図２６は，図２５の走査波形を実現するための複数行メモリ部７０２の構成を示したものである。メモリブロック７１０は４行分のラインメモリで構成されている。
【０１３５】
図２６の上段（ａ）は，通常の走査順序で動作させる時の，ラインメモリへの入出力を示す。例えば，時刻ｔ＝ｔ(n)においては，走査線(n)の画像情報をラインメモリから読み出し，走査線(n+3)の画像情報をラインメモリに書き込む。このように，通常の走査順序での動作時には，複数行メモリ部７０２は３行分遅延回路として動作する。
【０１３６】
図２６の下段（ｂ）は，スペーサ近傍での走査順序で動作させる時の，ラインメモリへの入出力を示す。（ｂ）での走査線(n)は図２５の走査線(n)と対応している。時刻ｔ＝ｔ(n)では走査線(n+3)の画像情報がラインメモリに書き込まれるが，読み出しは走査線(n+1)の画像情報を読み出す。時刻ｔ＝ｔ(n)では走査線(n+4)の画像情報がラインメモリに書き込まれ，走査線(n+2)の画像情報を読み出す。時刻ｔ＝ｔ(n+3)において，走査線(n)の画像情報を読み出す。このようにして，図２５の走査順序に対応した画像情報を読み出すことが出来る。
【０１３７】
このように図２５の実施例は，４行分のラインメモリで実現可能であるため，低コストで実現できる。
【０１３８】
本明細書では電子放出素子３０１として薄膜電子源を用いた例を記した。しかし，本発明は，薄膜電子源に限定されるものではなく，電子放出素子とスペーサを有する平面表示装置全てに適用されるものである。電子放出素子としては，電界放射型電子源，表面伝導型電子源，カーボンナノチューブ型電子源，弾道型面電子源などがある。表面伝導型電子源については例えばJournal of the Society for Information Display, vol.5, No.4 (1997) pp.345 - 348に述べられている。弾道型面電子源については例えば2001 SID International Symposium Digest of Technical Papers,  pp.188-191(2001, California) に述べられている。
【０１３９】
【発明の効果】
本発明によれば、スペーサの帯電による表示画像の歪みを大幅に低減，あるいは無くし，良好な画像を得ることが出来る。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の駆動方法を説明するための図。
【図２】フィールドエミッション・ディスプレイの断面を示す模式図。
【図３】スペーサの断面を示す模式図。
【図４】従来の画像表示装置の駆動方法を説明するための図。
【図５】スペーサの帯電量の時間変化を示した図。
【図６】本発明に係る画像表示装置の第１の実施例の表示パネルの構造を説明するための平面図。
【図７】本発明に係る画像表示装置の第１の実施例の表示パネルの構造を説明するための断面図。
【図８】本発明に係る画像表示装置の第１の実施例の陰極板の一部を示す平面図。
【図９】本発明に係る画像表示装置の第１の実施例の陰極板の一部を示す断面図。
【図１０】本発明に係る画像表示装置の第１の実施例の陰極板の作成プロセスを説明するための図。
【図１１】本発明に係る画像表示装置の第１の実施例の電子放出素子の電子放出機構を説明するための図。
【図１２】本発明に係る画像表示装置の第１の実施例の駆動回路への結線を示した図。
【図１３】本発明に係る画像表示装置の第１の実施例の駆動方法を示す図。
【図１４】本発明に係る画像表示装置の第１の実施例の駆動方法を示す図。
【図１５】本発明に係る画像表示装置の第１の実施例の駆動手段の構成を示す図。
【図１６】本発明に係る画像表示装置の第１の実施例の駆動手段の複数行メモリの構成を示す図。
【図１７】本発明に係る画像表示装置の第１の実施例の駆動手段の複数行メモリの動作手順を説明する図。
【図１８】本発明に係る画像表示装置の第２の実施例の駆動方法を示す図。
【図１９】本発明に係る画像表示装置の第３の実施例の駆動方法を示す図。
【図２０】本発明に係る画像表示装置の第４の実施例の駆動方法を示す図。
【図２１】本発明に係る画像表示装置の複数行メモリ部の構成の一例を示す図。
【図２２】本発明に係る画像表示装置の構成の一例を示す図。
【図２３】スペーサと走査線とを示す概略平面図。
【図２４】スペーサ行数と走査線数との関係を示すための概略平面図。
【図２５】本発明に係る画像表示装置の第５の実施例の駆動方法を示す図。
【図２６】本発明に係る画像表示装置の第５の実施例の駆動手段の複数行メモリの動作手順を説明する図。
【符号の説明】
１１…上部電極、１２…絶縁層、１３…下部電極、１４…基板、３２…上部電極バスライン、４１…走査駆動回路、４２…データ駆動回路、４３…加速電極駆動回路、６０…スペーサ、１００…表示パネル、110…面板、114…蛍光体、120…ブラックマトリクス、122…加速電極、301…電子放出素子、３１０…走査電極、３１１…データ電極、６０１…陰極板、６０２…蛍光板、６０３…枠部材、７０１…信号処理ブロック、７０２…複数行メモリ部、７０３…直列並列変換ブロック、７０４…データドライバ回路、７０５…走査ドライバ、７１０…メモリブロックＡ、７１１…メモリ・ブロックＢ、７２０…スペーサ位置情報、７５０…走査パルス、７５１…データパルス、７５４…反転パルス。
【図１】
0004211323.tif 000004
【図２】
0004211323.tif 000005
【図３】
0004211323.tif 000006
【図４】
0004211323.tif 000007
【図５】
0004211323.tif 000008
【図６】
0004211323.tif 000009
【図７】
0004211323.tif 000010
【図８】
0004211323.tif 000011
【図９】
0004211323.tif 000012
【図１０】
0004211323.tif 000013
【図１１】
0004211323.tif 000014
【図１２】
0004211323.tif 000015
【図１３】
0004211323.tif 000016
【図１４】
0004211323.tif 000017
【図１５】
0004211323.tif 000018
【図１６】
0004211323.tif 000019
【図１７】
0004211323.tif 000020
【図１８】
0004211323.tif 000021
【図１９】
0004211323.tif 000022
【図２０】
0004211323.tif 000023
【図２１】
0004211323.tif 000024
【図２２】
0004211323.tif 000025
【図２３】
0004211323.tif 000026
【図２４】
0004211323.tif 000027
【図２５】
0004211323.tif 000028
【図２６】
0004211323.tif 000029