(57)【特許請求の範囲】
【請求項１】
平滑コンデンサの正極と負極との間に第１のスイッチング素子と第２のスイッチング素子を直列接続した第１の直列回路と、前記平滑コンデンサの正極と負極との間に第３のスイッチング素子と第４のスイッチング素子を直列接続した第２の直列回路とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と第４のスイッチング素子の接続点との間に共振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記第１のスイッチング素子と前記第４のスイッチング素子がブリッジの対角に位置するとともに前記第２のスイッチング素子と前記第３のスイッチング素子がブリッジの対角に位置し、前記第１の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第２の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第１のスイッチング素子と前記第２のスイッチング素子及び前記第３のスイッチング素子と前記第４のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第１の基準電圧とを比較する第１の比較器と、該第１の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第１のアンド回路と、前記三角波形信号と任意の第２の基準電圧とを比較する第２の比較器と、該第２の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第２のアンド回路と、前記平滑コンデンサの電圧を検出し、該検出電圧に応じた電流に変換する電圧電流変換回路と、該電圧電流変換回路の出力電流に応じて前記第１、第２の基準電圧を可変させる電流電圧変換回路とを備え、前記第１の基準電圧と前記第２の基準電圧を調整することにより、前記平滑コンデンサの電圧に応じたオンデューティを持ち、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第１及び第２のアンド回路より出力することを特徴とする電源装置制御回路。
【請求項２】
前記電圧電流変換回路の出力電流から任意の電流値を引くオフセット引き算回路を付加したことを特徴とする請求項１記載の電源装置制御回路。
【請求項３】
前記電圧電流変換回路の出力電流を増幅するゲイン回路と、前記発振回路の周波数を設定するモード設定回路とを付加し、周波数に応じて前記ゲイン回路の増幅率を変化させることを特徴とする請求項１又は２記載の電源装置制御回路。
【請求項４】
平滑コンデンサの正極と負極との間に第１のスイッチング素子と第２のスイッチング素子を直列接続した第１の直列回路と、前記平滑コンデンサの正極と負極との間に第３のスイッチング素子と第４のスイッチング素子を直列接続した第２の直列回路とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と第４のスイッチング素子の接続点との間に共振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記第１のスイッチング素子と前記第４のスイッチング素子がブリッジの対角に位置するとともに前記第２のスイッチング素子と前記第３のスイッチング素子がブリッジの対角に位置し、前記第１の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第２の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第１のスイッチング素子と前記第２のスイッチング素子及び前記第３のスイッチング素子と前記第４のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第１の基準電圧とを比較する第１の比較器と、該第１の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第１のアンド回路と、前記三角波形信号と任意の第２の基準電圧とを比較する第２の比較器と、該第２の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第２のアンド回路とを備え、前記第１の基準電圧と前記第２の基準電圧を調整することにより、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第１及び第２のアンド回路より出力し、前記平滑コンデンサの電圧と任意の電圧とを比較する第３の比較器と、該第３の比較器の出力信号をセット信号とし、前記発振回路の二値化信号をリセット信号とするＲＳラッチ回路と、該ＲＳラッチ回路の出力と前記チョッパ用インダクタを介して前記脈動電源が接続されるチョッパ兼用のスイッチング素子用の出力パルス信号との論理積をとる第３のアンド回路とを付加し、該第３のアンド回路の出力をチョッパ兼用の前記スイッチング素子をオンオフする駆動信号とすることを特徴とする電源装置制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、４つのスイッチング素子をフルブリッジ状に接続して高周波交流を発生し、そのうち１つのスイッチング素子を昇圧するためにチョッパ用のスイッチング素子として兼用し、放電灯点灯等に用いる電源装置において、スイッチング素子のオンオフ制御を同期させ、オンオフの比率を制御する電源装置制御回路に関する。
【０００２】
【従来の技術】
放電灯点灯装置などに用いるこの種の電源装置としては、図２に示すような構成のものがある。この電源装置は図示するように平滑コンデンサＣ１の正極と負極との間に第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を直列接続した第１の直列回路と、平滑コンデンサＣ１の正極と負極との間に第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４を直列接続した第２の直列回路とを備え、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２の接続点と第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４の接続点との間に共振ＬＣ負荷回路２を接続してフルブリッジのインバータ回路３を構成し、第１の直列回路の一方のスイッチング素子Ｑ２の両端間にチョッパ用インダクタＬ１を介して、交流電流ＡＣを全波整流器ＤＢで整流して得られる脈動電源を接続してある。
【０００３】
共振ＬＣ負荷回路２は、放電灯のような負荷Ｚと、負荷Ｚに並列接続されたキャパシタンスＣ２と、この並列回路に直列に接続されたインダクタＬ２とで構成される。
【０００４】
各スイッチング素子Ｑ１〜Ｑ４は寄生ダイオードＤ１〜Ｄ４が逆並列されたパワーＭＯＳＦＥＴからなる。
【０００５】
スイッチング素子Ｑ２はチョッパ用スイッチング素子として兼用されており、スイッチング素子Ｑ２のオン時に脈動電源によりインダクタＬ１に磁気エネルギを蓄積させ、オフ時にその磁気エネルギをインダクタＬ１、スイッチング素子Ｑ１の寄生ダイオードＤ１、平滑コンデンサＣ１、全波整流器ＤＢ、インダクタＬ１の経路で放出させて平滑コンデンサＣ１を充電するようになっており、脈動電源、インダクタＬ１、寄生ダイオードＤ１、平滑コンデンサＣ１により昇圧チョッパ回路を構成する。
【０００６】
ところでフルブリッジを構成するスイッチング素子Ｑ１〜Ｑ４の制御を行う電源装置制御回路１としては図１４に示すような発振回路１０’と二つの単安定マルチバイブレータ１１ａ，１１ｂを用いたような構成のものが従来使用されている。
【０００７】
この従来例の構成では、発振回路１０’から二つの単安定マルチバイブレータ１１ａ、１１ｂの動作タイミング制御信号を出力し、この動作タイミング制御信号に応じて二つの単安定マルチバイブレータ１１ａ，１１ｂから出力される出力パルス信号及びノットゲートＮ１，Ｎ２により反転させた出力パルス信号を駆動信号としてスイッチング素子Ｑ１〜Ｑ４のゲートに与えるようになっており、それぞれのスイッチング素子Ｑ１〜Ｑ４のオン時間またはオフ時間を最適に制御することにより電源装置の制御を行っている。
【０００８】
【発明が解決しようとする課題】
前記のような構成の電源装置制御回路１では、回路規模が大きくなるという問題がある。また、これらの構成の回路をＩＣ化する場合、発振回路１０’と二つの単安定マルチバイブレータ回路１１ａ，１１ｂのそれぞれにコンデンサが外付け部品として必要になる。
【０００９】
これらのコンデンサは制御において重要な要因になるため、ばらつきが少ない高精度なコンデンサが必要になり、コストが高くなるという問題がある。
【００１０】
本発明は、前記の問題点に鑑みて為されたもので、その目的とするところは、単安定マルチバイブレータを用いることなく、比較器とアンド回路を用いることで従来と同様な制御を可能とし、ＩＣ化する際の外付け部品数を削減し、コストの低減が図れる電源装置制御回路を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１の発明では、平滑コンデンサの正極と負極との間に第１のスイッチング素子と第２のスイッチング素子を直列接続した第１の直列回路と、前記平滑コンデンサの正極と負極との間に第３のスイッチング素子と第４のスイッチング素子を直列接続した第２の直列回路とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と第４のスイッチング素子の接続点との間に共振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記第１のスイッチング素子と前記第４のスイッチング素子がブリッジの対角に位置するとともに前記第２のスイッチング素子と前記第３のスイッチング素子がブリッジの対角に位置し、前記第１の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第２の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第１のスイッチング素子と前記第２のスイッチング素子及び前記第３のスイッチング素子と前記第４のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第１の基準電圧とを比較する第１の比較器と、該第１の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第１のアンド回路と、前記三角波形信号と任意の第２の基準電圧とを比較する第２の比較器と、該第２の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第２のアンド回路と、前記平滑コンデンサの電圧を検出し、該検出電圧に応じた電流に変換する電圧電流変換回路と、該電圧電流変換回路の出力電流に応じて前記第１、第２の基準電圧を可変させる電流電圧変換回路とを備え、前記第１の基準電圧と前記第２の基準電圧を調整することにより、前記平滑コンデンサの電圧に応じたオンデューティを持ち、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第１及び第２のアンド回路より出力することを特徴とする。
【００１８】
請求項２の発明では、請求項１の発明において、前記電圧電流変換回路の出力電流から任意の電流値を引くオフセット引き算回路を付加したことを特徴とする。
【００１９】
請求項３の発明では、請求項１又は２の発明において、前記電圧電流変換回路の出力電流を増幅するゲイン回路と、前記発振回路の周波数を設定するモード設定回路とを付加し、周波数に応じて前記ゲイン回路の増幅率を変化させることを特徴とする。
【００２０】
請求項４の発明において、平滑コンデンサの正極と負極との間に第１のスイッチング素子と第２のスイッチング素子を直列接続した第１の直列回路と、前記平滑コンデンサの正極と負極との間に第３のスイッチング素子と第４のスイッチング素子を直列接続した第２の直列回路とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と第４のスイッチング素子の接続点との間に共振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記第１のスイッチング素子と前記第４のスイッチング素子がブリッジの対角に位置するとともに前記第２のスイッチング素子と前記第３のスイッチング素子がブリッジの対角に位置し、前記第１の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第２の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第１のスイッチング素子と前記第２のスイッチング素子及び前記第３のスイッチング素子と前記第４のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第１の基準電圧とを比較する第１の比較器と、該第１の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第１のアンド回路と、前記三角波形信号と任意の第２の基準電圧とを比較する第２の比較器と、該第２の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第２のアンド回路とを備え、前記第１の基準電圧と前記第２の基準電圧を調整することにより、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第１及び第２のアンド回路より出力し、前記平滑コンデンサの電圧と任意の電圧とを比較する第３の比較器と、該第３の比較器の出力信号をセット信号とし、前記発振回路の二値化信号をリセット信号とするＲＳラッチ回路と、該ＲＳラッチ回路の出力と前記チョッパ用インダクタを介して前記脈動電源が接続されるチョッパ兼用のスイッチング素子用の出力パルス信号との論理積をとる第３のアンド回路とを付加し、該第３のアンド回路の出力をチョッパ兼用の前記スイッチング素子をオンオフする駆動信号とすることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明を実施形態に基づいて説明する。
【００２２】
（参考例１）
本参考例の電源装置制御回路１は図２に示す電源装置に対応させたもので、図１に回路図を示す。
【００２３】
図２に示す電源装置の構成は従来の技術において説明したので、ここでは説明を省略する。
【００２４】
さて本参考例の電源装置制御回路１は、三角波形信号と二値化信号を出力する発振回路１０と、該発振回路１０の三角波形信号と第１の基準電圧Ｖｒｅｆ１とを比較する第１の比較器１２ａと、この比較器１２ａの出力と発振回路１０の二値化信号の論理積をとる第１のアンド回路１３ａと、発振回路１０の三角波形信号と第２の基準電圧Ｖｒｅｆ２とを比較する第２の比較器１２ｂと、この比較器１２ｂの出力と発振回路１０の二値化信号の論理積をとる第２のアンド回路１１３ｂと、アンド回路１３ａの出力パルス信号を反転するノットゲートＮ１と、アンド回路１３ｂの出力パルス信号を反転するノットゲートＮ２とで構成される。
【００２５】
アンド回路１３ａの出力パルス信号はスイッチング素子Ｑ１の駆動信号となり、その反転信号はスイッチング素子Ｑ２の駆動信号となる。またアンド回路１３ｂの出力パルス信号はスイッチング素子Ｑ４の駆動信号となり、その反転信号はスイッチング素子Ｑ３の駆動信号となる。
【００２６】
ここで両比較器１２ａ，１２ｂは共に三角波形信号の立ち上がり時の検出を第１及び第２の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２との比較によって行い、三角波形信号の電圧が基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を越えたときにその出力を反転するが、三角波形信号の立ち下がり時の検出は、三角波形信号の下限値より高い電圧で反転するようなヒステリシスを持っており、立ち上がり時のチャタリングを防止し、立ち下がり時は発振回路１０の二値化信号と論理積をとるためスイッチング素子Ｑ１〜Ｑ４の制御には意味がなく、従ってヒステリシスの精度等は特に必要なく、簡易なヒステリシス回路でよい。
【００２７】
図３は電源装置制御回路１の動作波形を示しており、同図（ａ）は発振回路１０が出力する三角波形信号を示し、同図（ｂ）は三角波形信号の立ち上がり時には”Ｈ”を、立ち下がり時には”Ｌ”を出力する二値化信号を示し、同図（ｃ）は比較器１２ａの出力を示し、同図（ｄ）はアンド回路１３ａの出力を示し、同図（ｅ）は比較器１２ｂの出力を示し、同図（ｆ）はアンド回路１３ｂの出力を示している。
【００２８】
ここで図３（ａ）で示すように基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は共に発振回路１０の三角波形信号の上限値と下限値の間にあり、比較器１２ａ，１２ｂは三角波形信号のレベルが基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２より下にあるとき、その出力を”Ｈ”とし、この比較器１２ａ，１２ｂの各出力と発振回路１０の二値化信号の論理積をアンド回路１３ａ，１３ｂで取ることにより、立ち上がりが同期し、デューティが異なり、周波数が同じ出力パルス信号を図３（ｄ）（ｆ）に示すように得ることができるのである。
【００２９】
これらの出力パルス信号を図２に示すインバータ回路３のフルブリッジ構成の一方の対角に位置する対のスイッチング素子Ｑ１，Ｑ４の駆動信号とし、その出力パルス信号をノットゲートＮ１，Ｎ２で反転させた反転信号をフルブリッジの他方の対角に位置するスイッチング素子Ｑ２，Ｑ３の駆動信号とし、これらの駆動信号により電源装置を制御するのである。
（参考例２）
本参考例は前記参考例１の電源装置制御回路１の構成を用いたもので、本参考例では図４（ａ）に示すように発振回路１０の三角波形信号の立ち上がりと立ち下がりの比率（デューティ）を調節して、電源装置において必要とされるスイッチング素子Ｑ１〜Ｑ４の最大デューティと同じに設定する点に特徴がある。つまりこのように発振回路１０の三角波形信号を調整して上限リミットを設定することにより、比較器１２ａ，１２ｂの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２が三角波形信号の上限値の電圧以上になっても発振回路１０の二値化信号（図４（ｂ））と論理積を取るアンド回路１３ａ，１３ｂの出力パルス信号、つまり駆動信号は最大デューティ以上のデューティにはならず、インバータ回路３のスイッチング素子Ｑ１〜Ｑ４に過剰なオン時間が設定されて、過剰な電流が流れたり、過剰な電圧がかからないように回路保護を図ることができるのである。
【００３０】
尚本参考例の電源装置制御回路１の回路構成は参考例１と同じであるので、図１を参照し、ここでは図示しない。
（参考例３）
本参考例の電源装置制御回路１は図５に示す発振回路１０を備えたものである。この発振回路１０は電流源２０と、コンデンサＣ０と、該コンデンサＣ０を充電するためのカレントミラー回路からなる充電回路２１と、コンデンサＣ０の電荷を放電させるためのカレントミラー回路からなる放電回路２２と、放電回路２２の制御を行うための比較器２３等から構成される。
【００３１】
充電回路２１は電流源２０によって決まる電流によりコンデンサＣ０を定電流充電する。一方このコンデンサＣ０の電圧は比較器２３の抵抗Ｒ１，Ｒ２の分圧電圧で設定される基準電圧と比較され、比較器２３は基準電圧をコンデンサＣ０の電圧が越えるまで、その出力を”Ｌ”に維持する。従ってこの充電期間中はトランジスタＴｒ１のオフ状態が維持されて所定の電圧Ｖｃが基準電圧として比較器２３の反転入力端に印加される。
【００３２】
一方比較器２３の”Ｌ”出力はノットゲートＮ３により反転され、放電回路２２の動作を制御するトランジスタＴｒ２のベースに入力し該トランジスタＴｒ２をオンさせる。これにより放電回路２２のトランジスタＴｒ３，Ｔｒ４のベース電流をバイパスし、放電回路２２の動作を停止状態に保持する。
【００３３】
そしてコンデンサＣ０の電圧が前記基準電圧を越えると比較器２３は出力を”Ｌ”から”Ｈ”に反転する。そのためトランジスタＴｒ１がオンして比較器２３の反転入力端には前記所定電圧Ｖｃを抵抗Ｒ１，Ｒ２で分圧した電圧が基準電圧として印加される。一方トランジスタＴｒ２もオフするため、放電回路２２が動作してコンデンサＣ０を放電させる。この際放電回路２２を構成するカレントミラー回路の働きにより放電電流は一定となる。
【００３４】
やがてコンデンサＣ０の電圧が放電により低くなって抵抗分圧により設定された前記基準電圧を下回ると、比較器２３はその出力を”Ｈ”から”Ｌ”に反転する。この反転により放電回路２２の動作が停止してコンデンサＣ０は充電回路２１により充電されることになる。一方比較器２３の基準電圧は所定の電圧Ｖｃに戻ることになる。
【００３５】
以上の動作が以後繰り返されることにより、コンデンサＣ０の電圧が発振回路１０の三角波形信号として出力される。一方三角波形信号の立ち上がりに対して比較器２３の出力は”Ｌ”で、逆に立ち下がりに対して”Ｌ”であるため、ノットゲートＮ３の反転出力が発振回路１０の二値化信号として出力される。
【００３６】
ここで三角波形信号の上限値、下限値を変えず、つまり比較器２３の基準電圧を変えることなく、また充電電流と放電電流の比率も変えずに充電電流、放電電流を変化させると、三角波形信号の振幅とデューティを変えずに周波数だけを変化させることができる。
【００３７】
従ってこの発振回路１０を図１の発振回路１０として用いると、立ち上がりエッジが揃った駆動信号の周波数を、デューティを一定に保ったまま変化させることができるのである。
（参考例４）
本参考例は、例えば前記参考例３の発振回路１０において、三角波形信号の下限値及びコンデンサＣ０の充電電流、放電電流を変化させず、比較器２３の基準値を変えて三角波形信号の上限値（或いは下限値）のみを変化させるようにしたものである。
【００３８】
尚本参考例に用いる発振回路１０の構成は図５を参照し、その他の構成は図１を参照する。
【００３９】
而して本参考例によれば、発振回路１０の三角波形信号の上限値を図６（ａ）に示すよう変化（破線で示す）させることで周波数を変化させることができ、このような三角波形信号を出力する発振回路１０を図１の回路に用いると図６（ｂ）に示すようにエッジが揃った駆動信号の周波数を、オン時間を一定に保ったまま変化させることができるのである。尚図６（ａ）のＶｒｅｆは図１における電源装置制御回路１の比較器１２ａ或いは１２ｂの基準電圧を示す。
（参考例５）
本参考例は、例えば前記参考例３の発振回路１０において、三角波形信号の下限値、上限値及びコンデンサＣ０の充電電流を変化させず、放電電流のみを変化させるようにしたものである。尚本参考例に用いる発振回路１０の構成は図５を参照し、その他の構成は図１を参照する。
【００４０】
而して本参考例によれば、発振回路１０の三角波形信号を図７（ａ）に示すように実線の状態から破線の状態のように変化させることができ、このような三角波形信号を出力する発振回路１０を図１の回路に用いると、図７（ｂ）に示すように立ち上がりエッジが揃った駆動信号の周波数を、オン時間を一定に保ったまま変化させることができる。尚図７（ａ）のＶｒｅｆは図１における電源装置制御回路１の比較器１２ａ又は１２ｂの基準電圧を示す。
（実施形態１）
本実施形態の電源装置制御回路１は、基本的には図２で示したフルブリッジ構成のインバータ回路３と同じ構成のインバータ回路３からなる電源装置に用いるものであって、図８に示すようにフルブリッジのインバータ回路３を構成する各スイッチング素子Ｑ１〜Ｑ４に駆動信号を与えるようになっているが、平滑コンデンサＣ１の電圧Ｖｄｃを検出して電流に変換する電圧電流変換回路１４と、その変換された電流分に応じて後述のように電圧変換する電流電圧変換回路１５とを制御回路１’に付加したものである。制御回路１’は図１に示す電源装置制御回路１の回路に準ずるもので、本実施形態では前記両変換回路１４，１５を付加することで電源装置制御回路１を構成する。
【００４１】
図９は電圧電流変換回路１４及び電流電圧変換回路１５の具体回路図であり、電圧電流変換回路１４は平滑コンデンサＣ１の両端電圧Ｖｄｃをカレントミラー回路の一次側に設けたトランジスタＴｒ１１のベースに印加して平滑コンデンサＣ１の両端電圧Ｖｄｃに対応したベース電流をトランジスタＴｒ１１のベースに流す。これにより、ベース電流に対応してトランジスタＴｒ１１により増幅された電流が電圧電流変換回路１５に一次側に流れ、この一次側に対応し電圧電流変換回路１５の二次側の電流が電流電圧変換回路１５のカレントミラー回路の１次側の電流として流れ、更にこの電流に対応する電流が電流電圧変換回路１５２次側のトランジスタＴｒ１２に抵抗Ｒ３を介して引き込まれる。そのためトランジスタＴｒ１２に並列に接続している抵抗Ｒ４の両端電圧は変化することになる。この両端電圧を制御回路１’内の比較器１２ａ、１２ｂ＜図２参照＞の基準電圧Ｖｒｅｆに用いることで、駆動信号（出力パルス信号）のオンデューティが変化し、その結果スイッチング素子Ｑ１〜Ｑ４のオン時間が変化する。一方平滑コンデンサＣ１の電圧はチョッパ用として用いられるスイッチング素子Ｑ２のオン時間に応じて決められるため、本構成をとることによりフィードバック制御が働き平滑コンデンサＣ１の電圧の変動を小さくすることができるのである。
（実施形態２）
本実施形態の電源装置制御回路１は、図１０に示すようインバータ回路３の平滑コンデンサＣ１の電圧Ｖｄｃを検出して電流に変化する電圧電流変換回路１４と、その変換された電流分を電圧に変換する電流電圧変換回路１５と、電圧電流変換回路１４で変換された電流分から任意の電流値をオフセット分として引くオフセット引き算回路１６とを制御回路１’に付加して構成される。
【００４２】
尚インバータ回路３の構成は図２の回路構成に準じ、また制御回路１’は図１の電源装置制御回路１の回路に準ずる。
【００４３】
図１１は電圧電流変換回路１４及び電流電圧変換回路１５及びオフセット引き算回路１６の具体回路を示しており、電圧電流変換回路１４及び電流電圧変換回路１５の構成は参考例５と同じであるが、オフセット引き算回路１６を加えることで次のような動作を為す。
【００４４】
つまり平滑コンデンサＣ１の電圧をＶｄｃとし、そのときの変動がΔＶｄｃであるとすると、一般にＶｄｃ≫ΔＶｄｃという関係が成り立つ。ここで参考例５と同様に電圧電流変換をし、更にその変換された電流を電圧電流変換して、実施形態１と同様に電源装置制御回路１の比較器１２ａ，１２ｂの基準電圧Ｖｒｅｆにすると、平滑コンデンサＣ１ではＶｄｃ＋ΔＶｄｃの平滑を行なうため、ダイナミックレンジが広くとれず、精度が上がらない。
【００４５】
そこで、本実施形態ではオフセット引き算回路１６により電圧Ｖｄｃに相当する電流成分を引き、ΔＶｄｃをフルスケールになるようにし、ダイナミックレンジを上げて制御することにより精度を向上させるようになっている。
【００４６】
（実施形態３）
本実施形態の電源装置制御回路６は、図１２に示すように制御回路１’と、制御回路１’内の発振回路１０を予め設定した発振状態となるように周波数等を決めるモード設定回路１７と、インバータ回路３の平滑コンデンサＣ１の電圧Ｖｄｃを検出して電流に変化する電圧電流変換回路１４と、その変換された電流分をモード設定回路１７からの信号に応じて増幅率を変えて増幅するゲイン回路１８と、ゲイン回路１８からの出力電流に応じて実施形態１と同様に電圧変換を行う電流電圧変換回路１５と、電圧電流変換回路１４で変換された電流成分から実施形態２と同様に任意の電流値をオフセット分として引くオフセット引き算回路１６とで構成されている。
【００４７】
尚インバータ回路３の構成は図２の回路構成に準じ、また制御回路１’は図１の電源装置制御回路１の回路に準ずる。
【００４８】
さて一般的に放電灯点灯回路などに用いられる電源装置では点灯状態に応じて発振周波数を変えたりすることがある。この場合、電源装置制御回路１の制御回路１’ではモード設定回路１７によって周波数変更が為され、同時にスイッチング素子Ｑ１〜Ｑ４のオンデューティも変化させる。このときゲイン回路１８により各周波数に応じた増幅率（ゲイン）を設定し、平滑コンデンサＣ１の電圧Ｖｄｃに応じたオンデューティの変化する割合を変えるのである。つまり本実施形態ではより自由度が高い制御が可能となっている。
（実施形態４）
本実施形態の電源装置制御回路１は図１３に示すようにインバータ回路３の平滑コンデンサＣ１の電圧Ｖｄｃと任意の電圧Ｖ０を比較する比較器１９とその比較器１９の出力をセット信号として制御回路１’内の発振回路１０から出力される二値化信号をリセット信号とするＲＳラッチ回路ＦとＲＳラッチ回路ＦのＱ出力とチョッパ兼用のスイッチング素子（図示例の場合Ｑ２）をオンオフする駆動信号との論理積をとるアンド回路１２ｃとを制御回路１’に付加して構成される。
【００４９】
尚インバータ回路３の構成は図２の回路構成に準じ、また制御回路１’は図１の電源装置制御回路１の回路に準ずる。
【００５０】
以上のように構成することでインバータ回路３の平滑コンデンサＣ１の電圧Ｖｄｃが任意の電圧Ｖ０より高くなるとＲＳラッチ回路Ｆがセットされスイッチング素子Ｑ２をオフにして平滑コンデンサＣ１の電圧Ｖｄｃが下がるように制御が働く。ここで平滑コンデンサＣ１の電圧Ｖｄｃが任意の電圧Ｖ０より下がってもＲＳラッチ回路Ｆにより一周期はその状態が保持されているので、立ち上がり異なるタイミングで出力されることがなく、フルブリッジ構成のインバータ回路３が進相になることがなく、また平滑コンデンサＣ１の電圧Ｖｄｃが任意の電圧Ｖ０以上になると出力パルス信号（駆動信号）の出力が止まるようなるため、平滑コンデンサＣ１の電圧Ｖｄｃが任意の電圧Ｖ０と等しくなるように制御が働くのである。
【００５１】
【発明の効果】
請求項１の発明は、平滑コンデンサの正極と負極との間に第１のスイッチング素子と第２のスイッチング素子を直列接続した第１の直列回路と、前記平滑コンデンサの正極と負極との間に第３のスイッチング素子と第４のスイッチング素子を直列接続した第２の直列回路とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と第４のスイッチング素子の接続点との間に共振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記第１のスイッチング素子と前記第４のスイッチング素子がブリッジの対角に位置するとともに前記第２のスイッチング素子と前記第３のスイッチング素子がブリッジの対角に位置し、前記第１の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第２の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第１のスイッチング素子と前記第２のスイッチング素子及び前記第３のスイッチング素子と前記第４のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第１の基準電圧とを比較する第１の比較器と、該第１の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第１のアンド回路と、前記三角波形信号と任意の第２の基準電圧とを比較する第２の比較器と、該第２の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第２のアンド回路と、前記平滑コンデンサの電圧を検出し、該検出電圧に応じた電流に変換する電圧電流変換回路と、該電圧電流変換回路の出力電流に応じて前記第１、第２の基準電圧を可変させる電流電圧変換回路とを備え、前記第１の基準電圧と前記第２の基準電圧を調整することにより、前記平滑コンデンサの電圧に応じたオンデューティを持ち、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第１及び第２のアンド回路より出力するので、従来のように高精度なコンデンサを必要とすることなく、しかも外付け部品数を削減できるためコストの低減が図れる上にＩＣ化する場合にも有利であり、しかも精度良く制御が行えるという効果がある。
【００５７】
また、前記平滑コンデンサの電圧に応じたオンデューティを持つ前記出力パルス信号を出力するので、チョッパ兼用のスイッチング素子に対してフィードバック制御が働いて平滑コンデンサの電圧の変動を小さくすることができる。
【００５８】
請求項２の発明は、請求項１の発明において、前記電圧電流変換回路の出力電流から任意の電流値を引くオフセット引き算回路を付加したので、電圧電流変換回路のダイナミックレンジを広くすることができる。
【００５９】
請求項３の発明は、請求項１又は２の発明において、前記電圧電流変換回路の出力電流を増幅するゲイン回路と、前記発振回路の周波数を設定するモード設定回路とを付加し、周波数に応じて前記ゲイン回路の増幅率を変化させるので、平滑コンデンサの電圧に応じてオンデューティの変化する割合を変えることができる、その結果自由度の高い制御が可能となる。
【００６０】
請求項４の発明は、平滑コンデンサの正極と負極との間に第１のスイッチング素子と第２のスイッチング素子を直列接続した第１の直列回路と、前記平滑コンデンサの正極と負極との間に第３のスイッチング素子と第４のスイッチング素子を直列接続した第２の直列回路とを備え、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点と、前記第３のスイッチング素子と第４のスイッチング素子の接続点との間に共振ＬＣ負荷回路を接続してフルブリッジ構成とし、前記第１のスイッチング素子と前記第４のスイッチング素子がブリッジの対角に位置するとともに前記第２のスイッチング素子と前記第３のスイッチング素子がブリッジの対角に位置し、前記第１の直列回路の一方のスイッチング素子の両端間にチョッパ用インダクタを介して交流電流を整流した脈動電源を接続した電源装置に用いられ、前記脈動電源が接続されているスイッチング素子とその対角に位置する前記第２の直列回路のスイッチング素子のオンするタイミングが同時で、且つ前記第１のスイッチング素子と前記第２のスイッチング素子及び前記第３のスイッチング素子と前記第４のスイッチング素子をそれぞれ交互にオンオフする電源装置制御回路において、三角波形信号と、該三角波形信号の立ち上がり期間と立ち下がり期間とで異なる論理値を設定した二値化信号を出力する発振回路と、前記三角波形信号と任意の第１の基準電圧とを比較する第１の比較器と、該第１の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第１のアンド回路と、前記三角波形信号と任意の第２の基準電圧とを比較する第２の比較器と、該第２の比較器の出力信号と前記発振回路の二値化信号との論理積を取る第２のアンド回路とを備え、前記第１の基準電圧と前記第２の基準電圧を調整することにより、ブリッジの対角に位置するスイッチング素子のオン時間を調節する出力パルス信号を前記第１及び第２のアンド回路より出力し、前記平滑コンデンサの電圧と任意の電圧とを比較する第３の比較器と、該第３の比較器の出力信号をセット信号とし、前記発振回路の二値化信号をリセット信号とするＲＳラッチ回路と、該ＲＳラッチ回路の出力と前記チョッパ用インダクタを介して前記脈動電源が接続されるチョッパ兼用のスイッチング素子用の出力パルス信号との論理積をとる第３のアンド回路とを付加し、該第３のアンド回路の出力をチョッパ兼用の前記スイッチング素子をオンオフする駆動信号とするので、従来のように高精度なコンデンサを必要とすることなく、しかも外付け部品数を削減できるためコストの低減が図れる上にＩＣ化する場合にも有利であり、しかも精度良く制御が行えるという効果がある。また、チョッパ動作による昇圧電圧が任意の電圧以上になると出力パルス信号の出力を直ちに停止させ、一周期の期間はＲＳラッチ回路によりその状態を保持し、平滑コンデンサの電圧が任意の電圧以下になっても出力パルスを再び出力しないことで、出力パルスの立ち上がりのタイミングを常に一定に保つことができる。
【図面の簡単な説明】
【図１】  本発明の参考例１の回路図である。
【図２】  同上を用いる電源装置の回路図である。
【図３】  同上の動作説明用タイミングチャートである。
【図４】  本発明の参考例２の動作説明用タイミングチャートである。
【図５】  本発明の参考例３に用いる発振回路の回路図である。
【図６】  本発明の参考例４の動作説明用タイミングチャートである。
【図７】  本発明の参考例５の動作説明用タイミングチャートである。
【図８】  本発明の実施形態１を用いる電源装置の回路図である。
【図９】  同上の要部の回路図である。
【図１０】  本発明の実施形態２を用いる電源装置の回路図である。
【図１１】  同上の要部の回路図である。
【図１２】  本発明の実施形態３を用いる電源装置の回路図である。
【図１３】  本発明の実施形態４を用いる電源装置の回路図である。
【図１４】  従来例の回路図である。
【符号の説明】
１    電源装置制御回路
１０  発振回路
１２ａ、１２ｂ    比較器
１３ａ，１３ｂ    アンド回路
Ｎ１，Ｎ２  ノットゲート
Ｖｒｅｆ１，Ｖｒｅｆ２  基準電圧
【図１】
0004379981.tif 000002
【図２】
0004379981.tif 000003
【図３】
0004379981.tif 000004
【図４】
0004379981.tif 000005
【図５】
0004379981.tif 000006
【図６】
0004379981.tif 000007
【図７】
0004379981.tif 000008
【図８】
0004379981.tif 000009
【図９】
0004379981.tif 000010
【図１０】
0004379981.tif 000011
【図１１】
0004379981.tif 000012
【図１２】
0004379981.tif 000013
【図１３】
0004379981.tif 000014
【図１４】
0004379981.tif 000015