(57)【特許請求の範囲】
【請求項１】
第１のタイミング信号群及び第２のタイミング信号群を出力するタイミング信号発生手段と、前記第１のタイミング信号群及び第２のタイミング信号群に基づいてそれぞれ読出パルス及び垂直転送パルスを生成し、該読出パルス及び垂直転送パルスを固体撮像素子に出力する垂直駆動手段とを有し、前記読出パルスにより前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出し、前記垂直転送パルスにより前記垂直転送路に読み出された電荷を水平転送路に向かって転送するＣＣＤ電荷転送用駆動装置において、
前記タイミング信号発生手段は、前記第１のタイミング信号群と第２のタイミング信号群とを時分割して前記垂直駆動手段との間に設けられた共通の信号線に送出する時分割多重化手段を有し、
前記垂直駆動手段は、前記共通の信号線を介して受入する時分割多重化された前記第１のタイミング信号群と第２のタイミング信号群とを分離する多重分離手段を有し、
前記時分割多重化手段は、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記第１のタイミング信号群を出力し、前記所定の期間外に前記第２のタイミング信号群を出力する第１のスイッチ手段からなり、
前記多重分離手段は、
前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記時分割多重化手段から入力するタイミング信号群を前記第１のタイミング信号群とし、前記所定の期間外に前記時分割多重化手段から入力するタイミング信号群を前記第２のタイミング信号群として分離して出力する第２のスイッチ手段と、
前記第２のスイッチ手段から前記第１のタイミング信号群が切替出力されている期間、該第１のタイミング信号群への切替出力直前の前記第２のタイミング信号群の出力を保持するラッチ手段と、
前記第２のスイッチ手段から出力される第１のタイミング信号群と、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出さないときの前記第１のタイミング信号群の出力状態を示す所定の信号群のうちのいずれか一方を切替出力する第３のスイッチ手段であって、前記第２のスイッチ手段から第１のタイミング信号群が出力されていない期間、前記所定の信号群を切替出力する第３のスイッチ手段と、を有することを特徴とするＣＣＤ電荷転送用駆動装置。
【請求項２】
前記第１のスイッチ手段は、前記第１のタイミング信号群に基づいて切替制御されることを特徴とする請求項１のＣＣＤ電荷転送用駆動装置。
【請求項３】
前記第２のスイッチ手段は、前記第１のタイミング信号群に基づいて切替制御されることを特徴とする請求項１又は２のＣＣＤ電荷転送用駆動装置。
【請求項４】
前記第３のスイッチ手段は、前記第１のタイミング信号群に基づいて切替制御されることを特徴とする請求項１乃至３のいずれかに記載のＣＣＤ電荷転送用駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣＣＤ電荷転送用駆動装置に係り、特にタイミング信号発生回路と固体撮像素子の垂直ドライバ間の端子数の削減に関する。
【０００２】
【従来の技術】
図４はＣＣＤ電荷転送用駆動装置を含む撮像装置の要部ブロック図である。同図に示すように固体撮像素子（例えば、ＣＣＤイメージセンサ）１０は、各画素ごとに入射光量に応じた信号電荷を蓄積する。
【０００３】
タイミング信号発生回路１２は、垂直ドライバ１４及び水平ドライバ１６にそれぞれタイミング信号Ｖsig 及びＨsig を出力する。垂直ドライバ１４は、入力するタイミング信号Ｖsig に基づいて読出パルス及び垂直転送パルスを含む垂直駆動パルスＶdrを生成し、これをＣＣＤイメージセンサの１０の垂直ＣＣＤシフトレジスタに出力し、水平ドライバ１６は、入力するタイミング信号Ｈsig に基づいて水平駆動パルスＨdrを生成し、これをＣＣＤイメージセンサ１０の水平ＣＣＤシフトレジスタに出力する。
【０００４】
ＣＣＤイメージセンサ１０に蓄積された信号電荷は、上記垂直ドライバ１４から加えられる垂直駆動パルスＶdr、及び水平ドライバ１６から加えられえる水平駆動パルスＨdrに基づいて信号電荷に応じた電圧のＣＣＤ出力信号として順次読み出される。
【０００５】
ＣＣＤイメージセンサ１０から読み出されたＣＣＤ出力信号は、コンデンサＣを介してアナログ・フロント・エンド（ＡＦＥ）１８に加えられる。ＡＦＥ１８は、図５に示すようにＣＤＳ回路１８Ａ、アンプ１８Ｂ、Ａ／Ｄコンバータ１８Ｃ等を有し、ＣＤＳ回路１８Ａはタイミング信号発生回路１２から加えられるＣＤＳパルスに基づいて入力するＣＣＤ信号を相関二重サンプリング処理する。ＣＤＳ回路１８Ａによって処理された信号は、アンプ１８Ｂによってゲインコントロールされたのち、Ａ／Ｄコンバータ１８Ｃに加えられる。Ａ／Ｄコンバータ１８Ｃは、タイミング信号発生回路１２から加えられるＡＤパルスに基づいて入力信号を画素ごとにデジタル信号に変換する。
【０００６】
上記ＡＦＥ１８によってアナログ処理、Ａ／Ｄ変換などの前処理が行われたデジタルの画像信号Ａsig は、パラレルデータとして複数本の信号線１９を介して信号処理回路２０に出力される。信号処理回路２０は、ホワイトバランス回路、ガンマ補正回路、ＹＣ処理回路、圧縮伸長回路等を有し、ＡＦＥ１８から入力した画像信号Ａsig に対して各種のデジタル処理を施した後、図示しない記録媒体に記録する。
【０００７】
図６は上記タイミング信号発生回路１２及びＶドライバ１４の従来例を示す図である。同図に示すようにタイミング信号発生回路１２は、垂直転送パルス用のタイミング信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを合計８本の信号線を介してＶドライバ１４に出力するようにしている。尚、これらのタイミング信号の他に、実際には電源、ＳＵＢ制御信号などが含まれている。
【０００８】
図７は上記垂直転送パルス用のタイミング信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の一例を示すタイミングチャートであり、ＣＣＤ１０のトランスファーゲートTG1A( 図示せず) に対応する受光部に蓄積された電荷を垂直転送路に読み出し、この読み出した電荷を水平転送路に向かって転送する場合に関して示している。
【０００９】
図７に示すようにトランスファーゲートTG1Aに対応する受光部に蓄積された電荷を垂直転送路に読み出す場合には、その読出期間Ｔ1 だけ読出パルス用のタイミング信号XTG1A はＬレベルとなり、他のタイミング信号XTG1B,XTG3A,XTG3B はＨレベルとなっている。このとき、垂直転送パルス用のタイミング信号XV1 は、前記タイミング信号XTG1A のＬレベルの期間Ｔ1 を含む期間Ｔ2 だけＬレベルとなり、タイミング信号XV2,XV3 はＬレベルとなり、タイミング信号XV4 はＨレベルとなっている。
【００１０】
一方、この読み出した電荷を水平転送路に向かって転送する場合には、垂直転送パルス用のタイミング信号XV1 〜XV4 は、垂直転送路を４相駆動して電荷を転送するためのパルス波形とされ、このときの読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B は、すべてＨレベルとなっている。
【００１１】
図６に戻って、Ｖドライバ１４は、上記垂直転送パルス用のタイミング信号XV1 〜XV4 、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力する６個のドライバ１４−１〜１４−６を有しており、ドライバ１４−１、１４−２、１４−４、１４−５はそれぞれ２入力の状態に応じて３値（ＶＨ、ＶＭ、ＶＬ）のうちのいずれかを出力し、ドライバ１４−３、１４−６は１入力の状態に応じて２値（ＶＭ、ＶＬ）のうちのいずれかを出力する。
【００１２】
図８は図７に示す垂直転送パルス用のタイミング信号XV1 〜XV4 、及び読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力する６個のドライバ１４−１〜１４−６の出力信号（垂直駆動パルスV1A,V1B,V2,V3A,V3B,V4)を示している。
【００１３】
周知のように転送時の電圧ＶＭよりも更に高い電圧ＶＨを、ＣＣＤのトランスファーゲートに対応する電極に印加することにより、そのトランスファーゲートに対応する受光部に蓄積された電荷が垂直転送路に読み出される。
【００１４】
【発明が解決しようとする課題】
ところで、図４に示す撮像装置はタイミング信号発生回路１２をＡＦＥ１８と同一の半導体集積回路（ＩＣ）２２内に設けることにより集積化が図られているが、タイミング信号発生回路１２から外部の回路（Ｖドライバ１４、Ｈドライバ１６）にタイミング信号Ｈsig 、Ｖsig 等を送出するための端子群２６をＩＣ２２に設けなければならず、ＩＣの端子数が多くなるという問題がある。
【００１５】
この問題を解決するために特願２０００−２４６９６９に記載のＣＣＤ電荷転送用駆動装置は、上記タイミング信号Ｖsig をコード化し、タイミング信号発生回路及びＶドライバの端子数（信号線の本数）の削減を図っている。
【００１６】
しかしながら、特願２０００−２４６９６９に記載のＣＣＤ電荷転送用駆動装置は、Ｖドライバ側にコード化されたタイミング信号を復号化するためのデコーダをオンチップする必要があり、チップサイズが大きくなるという問題がある。また、タイミング信号発生回路側にもタイミング信号をコード化するための新たなエンコーダを搭載する必要があり、こちらもコストアップの要因となる。
【００１７】
本発明はこのような事情に鑑みてなされたもので、タイミング信号発生手段及び固体撮像素子の垂直駆動手段の端子数の削減を図るとともに、この端子数の削減のために増加するタイミング信号発生手段及び垂直駆動手段の回路規模を最小限に抑えることができるＣＣＤ電荷転送用駆動装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記目的を達成するために本願請求項１に係る発明は、第１のタイミング信号群及び第２のタイミング信号群を出力するタイミング信号発生手段と、前記第１のタイミング信号群及び第２のタイミング信号群に基づいてそれぞれ読出パルス及び垂直転送パルスを生成し、該読出パルス及び垂直転送パルスを固体撮像素子に出力する垂直駆動手段とを有し、前記読出パルスにより前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出し、前記垂直転送パルスにより前記垂直転送路に読み出された電荷を水平転送路に向かって転送するＣＣＤ電荷転送用駆動装置において、前記タイミング信号発生手段は、前記第１のタイミング信号群と第２のタイミング信号群とを時分割して前記垂直駆動手段との間に設けられた共通の信号線に送出する時分割多重化手段を有し、前記垂直駆動手段は、前記共通の信号線を介して受入する時分割多重化された前記第１のタイミング信号群と第２のタイミング信号群とを分離する多重分離手段を有し、前記時分割多重化手段は、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記第１のタイミング信号群を出力し、前記所定の期間外に前記第２のタイミング信号群を出力する第１のスイッチ手段からなり、前記多重分離手段は、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記時分割多重化手段から入力するタイミング信号群を前記第１のタイミング信号群とし、前記所定の期間外に前記時分割多重化手段から入力するタイミング信号群を前記第２のタイミング信号群として分離して出力する第２のスイッチ手段と、前記第２のスイッチ手段から前記第１のタイミング信号群が切替出力されている期間、該第１のタイミング信号群への切替出力直前の前記第２のタイミング信号群の出力を保持するラッチ手段と、前記第２のスイッチ手段から出力される第１のタイミング信号群と、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出さないときの前記第１のタイミング信号群の出力状態を示す所定の信号群のうちのいずれか一方を切替出力する第３のスイッチ手段であって、前記第２のスイッチ手段から第１のタイミング信号群が出力されていない期間、前記所定の信号群を切替出力する第３のスイッチ手段と、を有することを特徴としている。即ち、固体撮像素子の読出パルス用の第１のタイミング信号群と、垂直転送パルス用の第２のタイミング信号群とが出力される信号線（端子）を、時分割共有することにより、前記タイミング信号発生手段が搭載される半導体集積回路及び垂直駆動手段が搭載される半導体集積回路の端子数の増加を抑制するようにしている。
また、前記時分割多重化手段及び多重分離手段はスイッチ手段から構成されるため、回路規模を最小限に抑えることができ、更に、前記ラッチ手段により、第２のスイッチ手段から第１のタイミング信号群が切替出力されている期間中も第２のタイミング信号群は正常に出力されることになる。また、第１のタイミング信号群は、読出パルスを発生しない場合には所定の出力状態にあるため、前記第３のスイッチ手段によって所定の出力状態に切り替えられる。
【００１９】
本願請求項２に示すように前記第１のスイッチ手段は、前記第１のタイミング信号群に基づいて切替制御されることを特徴としている。
【００２０】
本願請求項３に示すように前記第２のスイッチ手段は、前記第１のタイミング信号群に基づいて切替制御されることを特徴としている。
【００２１】
本願請求項４に示すように前記第３のスイッチ手段は、前記第１のタイミング信号群に基づいて切替制御されることを特徴としている。請求項２、３、４に示すように第１のスイッチ手段、第２のスイッチ手段、及び第３のスイッチ手段の切替制御は、第１のタイミング信号群に基づいて行うことができ、切替制御用の信号を別途生成する必要がない。
【００２４】
【発明の実施の形態】
以下添付図面に従って本発明に係るＣＣＤ電荷転送用駆動装置の好ましい実施の形態について詳説する。
【００２５】
図１は本発明に係るＣＣＤ電荷転送用駆動装置の概要を示すブロック図である。このＣＣＤ電荷転送用駆動装置は、主としてタイミング信号発生回路３０と、垂直駆動回路（Ｖドライバ）４０とから構成されている。これらのタイミング信号発生回路３０及びＶドライバ４０は、それぞれ別々の半導体集積回路内に設けられており、この実施の形態では５本の信号線（５つの端子）を介して電気的に接続されている。
【００２６】
また、タイミング信号発生回路３０は、図６に示した従来のタイミング信号発生回路１２と比較して時分割多重化回路３４が付加されており、Ｖドライバ４０は、図６に示した従来のＶドライバ１４と比較して多重分離回路４２が付加されている。
【００２７】
タイミング信号発生回路３０内のロジック回路３２は、図６に示した従来のタイミング信号発生回路１２から出力されるタイミング信号と同じ垂直転送パルス用のタイミング信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを時分割多重化回路３４に出力する。尚、図７はこれらのタイミング信号XV1 〜XV4 、タイミング信号XTG1A,XTG1B,XTG3A,XTG3B の一例を示している。
【００２８】
また、ロジック回路３２は、タイミング信号XV1 〜XV4 と、タイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを切り替えるための切替信号ＸGATEを出力している。この切替信号ＸGATEは、４つのタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力し、これらのアンド条件をとるアンド回路の出力信号として得られ、それぞれ時分割多重化回路３４及び多重分離回路４２に加えられる。
【００２９】
図２は図１に示した時分割多重化回路３４及び多重分離回路４２の一例を示す回路図である。
【００３０】
図２に示すように時分割多重化回路３４は、第１のスイッチ回路３４−１〜３４−４によって構成され、多重分離回路４２は、第２のスイッチ回路４４−１〜４４−４と、ラッチ回路４６−１〜４６−４と、第３のスイッチ回路４８−１〜４８−４とから構成されている。
【００３１】
上記第１のスイッチ回路３４−１〜３４−４、第２のスイッチ回路４４−１〜４４−４、及び第３のスイッチ回路４８−１〜４８−４には、切替信号ＸGATEが加えられおり、ラッチ回路４６−１〜４６−４には、インバータ４５を介して切替信号ＸGATEを反転した信号が加えられている。
【００３２】
これらの第１のスイッチ回路３４−１〜３４−４、第２のスイッチ回路４４−１〜４４−４、及び第３のスイッチ回路４８−１〜４８−４は、切替信号ＸGATEによって切替制御され、また、ラッチ回路４６−１〜４６−４は、切替信号ＸGATEの反転信号に応じて入力信号を保持又は通過させる。
【００３３】
即ち、第１のスイッチ回路３４−１〜３４−４は、後述するようにＨレベルの切替信号ＸGATEを入力している期間、垂直転送パルス用のタイミング信号XV1 〜XV4 を出力し、Ｌレベルの切替信号ＸGATEを入力している期間、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を出力する。また、第２のスイッチ回路４４−１〜４４−４は、Ｈレベルの切替信号ＸGATEを入力している期間、入力するタイミング信号をラッチ回路４６−１〜４６−４に出力し、Ｌレベルの切替信号ＸGATEを入力している期間、入力するタイミング信号を第３のスイッチ回路４８−１〜４８−４に出力する。
【００３４】
ラッチ回路４６−１〜４６−４は、Ｈレベルの反転信号を入力すると、その入力直前に第２のスイッチ回路４４−１〜４４−４から入力しているタイミング信号を保持し、Ｌレベルの反転信号を入力すると、保持を解除して第２のスイッチ回路４４−１〜４４−４から入力しているタイミング信号をそのまま通過させる。尚、第２のスイッチ回路４４−１〜４４−４が切替制御される直前の出力信号をラッチ回路４６−１〜４６−４が保持できるように適宜の遅延手段を設けることが好ましい。
【００３５】
第３のスイッチ回路４８−１〜４８−４の一方の入力には、ＣＣＤの受光部に蓄積された電荷を垂直転送路に読み出さない期間のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の出力状態を示す信号（この実施の形態では、すべてＨレベルの信号）が加えられており、他の入力には第２のスイッチ回路４４−１〜４４−４の出力信号が加えられるようになっており、第３のスイッチ回路４８−１〜４８−４は、Ｈレベルの切替信号ＸGATEを入力している期間、一方の入力信号（すべてＨレベルの信号）を出力し、Ｌレベルの切替信号ＸGATEを入力している期間、第２のスイッチ回路４４−１〜４４−４から入力するタイミング信号を出力する。
【００３６】
尚、上記第１、第２、第３のスイッチ回路はトランジスタを用いたゲート回路によって構成されている。
【００３７】
次に、上記構成のＣＣＤ電荷転送用駆動装置の動作について、図３及び図７に示すタイミングチャートを参照しながら説明する。
【００３８】
図２に示した第１のスイッチ回路３４−１〜３４−４は、図７に示した垂直転送パルス用のタイミング信号XV1 〜XV4 、及び読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力しており、図３に示すようにＬレベルの切替信号ＸGATEを入力すると、タイミング信号XTG1A,XTG1B,XTG3A,XTG3B を４ビットの信号ｂ0 〜ｂ3 として出力し、Ｈレベルの切替信号ＸGATEを入力すると、タイミング信号XV1 〜XV4 を信号ｂ0 〜ｂ3 として出力する。
【００３９】
ここで、切替信号ＸGATEは、前述したように４つのタイミング信号XTG1A,XTG1B,XTG3A,XTG3B のアンド条件をとることによって作成される信号であり、ＣＣＤの受光部に蓄積された電荷を垂直転送路に読み出すときのみＬレベルとなる信号である。この実施の形態では、切替信号ＸGATEは、読出期間Ｔ1 だけＬレベルとなるタイミング信号XTG1A と同じ信号である。
【００４０】
従って、第１のスイッチ回路３４−１〜３４−４は、切替信号ＸGATEがＨレベルかＬレベルかに応じて垂直転送パルス用のタイミング信号XV1 〜XV4 、又は読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を切替出力しており、これによりタイミング信号XV1 〜XV4 とタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを時分割多重化し、共通の端子（信号線）を時分割共有できるようにしている。
【００４１】
一方、上記のようにして時分割多重化された４ビットの信号ｂ0 〜ｂ3 は、第２のスイッチ回路３４−１〜３４−４に加えられ、ここで分離される。即ち、第２のスイッチ回路３４−１〜３４−４は、Ｈレベルの切替信号ＸGATEを入力している期間に入力する信号ｂ0 〜ｂ3 （タイミング信号XV1 〜XV4 ）をラッチ回路４６−１〜４６−４に出力し、Ｌレベルの切替信号ＸGATEを入力している期間に入力する信号ｂ0 〜ｂ3 （タイミング信号XTG1A,XTG1B,XTG3A,XTG3B ）を第３のスイッチ回路４８−１〜４８−４に出力する。
【００４２】
ラッチ回路４６−１〜４６−４は、Ｈレベルの切替信号ＸGATEにより第２のスイッチ回路３４−１〜３４−４からタイミング信号XV1 〜XV4 を入力しているときには、このＨレベルの切替信号ＸGATEの反転信号により入力信号の保持を行わずにタイミング信号XV1 〜XV4 をそのまま通過させ、一方、Ｌレベルの切替信号ＸGATEにより第２のスイッチ回路３４−１〜３４−４からタイミング信号XV1 〜XV4 を入力していていないときには、このＬレベルの切替信号ＸGATEの反転信号により直前に入力していたタイミング信号XV1 〜XV4 を保持して出力する。これにより、ラッチ回路４６−１〜４６−４は、図７に示した垂直転送パルス用のタイミング信号XV1 〜XV4 を出力することになる。
【００４３】
また、第３のスイッチ回路４８−１〜４８−４は、Ｈレベルの切替信号ＸGATEにより第２のスイッチ回路３４−１〜３４−４からタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力していないときには、すべてＨレベルの信号（ＣＣＤの受光部に蓄積された電荷を垂直転送路に読み出さない期間のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の出力状態を示す信号）をタイミング信号XTG1A,XTG1B,XTG3A,XTG3B として出力し、一方、Ｌレベルの切替信号ＸGATEにより第２のスイッチ回路３４−１〜３４−４からタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力しているときには、このタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を出力する。これにより、第３のスイッチ回路４８−１〜４８−４は、図７に示した読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を出力することになる。
【００４４】
上記のようにして第２のスイッチ回路４４−１〜４４−４、ラッチ回路４６−１〜４６−４、及び第３のスイッチ回路４８−１〜４８−４から構成された多重分離回路４２から出力される垂直転送パルス用のタイミング信号XV1 〜XV4 及び読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B は、それぞれ図１に示すようにドライバ４０−１〜４０−６に加えられる。
【００４５】
これらのドライバ４０−１〜４０−６は、図６に示したドライバ１４−１、１４−２、１４−４、１４−５と同様にして図８に示した垂直駆動パルスV1A,V1B,V2,V3A,V3B,V4 を生成し、これをＣＣＤの垂直転送路の各電極に出力する。  尚、この実施の形態では、垂直転送パルス用の４つのタイミング信号XV1 〜XV4 及び４つの読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の場合について説明したが、垂直転送パルス用のタイミング信号の数、及び読出パルス用のタイミング信号の数はこれに限定されない。また、垂直転送パルス用のタイミング信号の数と読出パルス用のタイミング信号の数とは必ずしも一致しなくてもよく、この場合には、両者のタイミング信号の数の差だけ、時分割共有されない専用の端子（信号線）が設けられることになる。
【００４６】
【発明の効果】
以上説明したように本発明によれば、固体撮像素子の読出パルス用のタイミング信号群と、垂直転送パルス用のタイミング信号群とが出力される信号線（端子）を時分割共有するようにしたため、タイミング信号発生手段が搭載されるＩＣ及び垂直駆動手段が搭載されるＩＣの端子数の増加を抑制することができる。また、時分割多重化及び多重分離するための手段は、スイッチ手段などによって構成できるため、端子数の削減のために増加するタイミング信号発生手段及び垂直駆動手段の回路規模を最小限に抑えることができる。
【図面の簡単な説明】
【図１】本発明に係るＣＣＤ電荷転送用駆動装置の概要を示すブロック図
【図２】図１に示した時分割多重化回路及び多重分離回路の一例を示す回路図
【図３】タイミング信号の時分割多重化を説明するために用いたタイミングチャート
【図４】従来のＣＣＤ電荷転送用駆動装置を含む撮像装置の要部ブロック図
【図５】図４に示したＡＦＥの内部構成の一例を示すブロック図
【図６】図４に示したタイミング信号発生回路及びＶドライバの従来例を示す図
【図７】垂直転送パルス用のタイミング信号と読出パルス用のタイミング信号の一例を示すタイミングチャート
【図８】Ｖドライバから出力される垂直駆動パルスの一例を示す波形図
【符号の説明】
１０…固体撮像素子（ＣＣＤイメージセンサ）、３０…タイミング信号発生回路、３２…ロジック回路、３４…時分割多重化回路、３４−１〜３４−４…第１のスイッチ回路、４０…Ｖドライバ、４０−１〜４０−６…ドライバ、４２…多重分離回路、４４−１〜４４−４…第２のスイッチ回路、４６−１〜４６−４…ラッチ回路、４８−１〜４８−４…第３のスイッチ回路
【図１】
0004314755.tif 000002
【図２】
0004314755.tif 000003
【図３】
0004314755.tif 000004
【図４】
0004314755.tif 000005
【図５】
0004314755.tif 000006
【図６】
0004314755.tif 000007
【図７】
0004314755.tif 000008
【図８】
0004314755.tif 000009