(57)【特許請求の範囲】
【請求項１】
符号を、その符号の周期に対して２以上の所定の自然数倍の周期を持ち、かつより下位のパターンの周期に対して２以上の所定の自然数倍の周期を持つ階層的な複数のパターンに従って配列してなる符号列を検出するもので、
前記複数のパターンのそれぞれに対応し、
(1)  前記符号の周期の１／ｋ（ｋは自然数）の周期でサンプリングされたサンプルデータに対してディジタル処理を行う。
(2)  タップ数が、対応するのが前記複数のパターンのうちの最下位のパターンであればそのパターンに含まれる前記符号の数に、また対応するのが前記複数のパターンのうちの最下位のパターンでなければそのパターンに含まれる一つ下位のパターンの数に等しい。
(3)  対応するパターンの周期に等しい単位遅延時間に渡って入力される前記サンプルデータを保持したのちに出力する遅延手段をタップ数よりも１つ少ない数有する。
(4)  タップ係数が、対応するパターンに等しい。
なる条件の複数のトランスバーサルフィルタを、前記単位遅延の長いトランスバーサルフィルタほど上段に位置するように直列に接続してなることを特徴とするマッチトフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル通信における例えば同期パターンなどの符号列の相関検出等を行うために用いられるマッチトフィルタに関し、特に符号を階層的な複数のパターンに従って配列してなる符号列に対応するマッチトフィルタに関する。
【０００２】
【従来の技術】
ディジタル通信では、誤り検出・訂正符号の使用、制御信号の時間多重等のために、ある時間毎に１ブロックを作るフレーム構造を使用することが多い。
【０００３】
そしてこの場合、送信受信間でフレーム同期をとる必要が生じる。このフレーム同期のためには従来より、送信側にて各フレームの先頭に既知の同期パターンを挿入しておき、受信側でこの同期パターンを検出することが行われている。
【０００４】
受信側での同期パターンの検出は、受信データと、受信側に用意されている同期パターンとの相関をとることにより実現できる。そしてこのような処理は、マッチトフィルタを用いて行われている。
【０００５】
マッチトフィルタは、一般にトランスバーサルフィルタを用いて構成されるが、その回路規模を縮小するために、同期パターンとして必要な符号数より少ない符号数（ｍ個）の符号よりなる単位符号列を、自然数回（ｎ回）繰り返すことにより作成された同期パターンを使用することが行われている。
【０００６】
そしてこのような同期パターンを検出するためのマッチトフィルタは、図４に示すように２つのトランスバーサルフィルタ３，４を直列接続して構成される。
【０００７】
上段のトランスバーサルフィルタ３は、単位符号列を構成する符号数ｍよりも１つ少ないｒ個の遅延素子３１（31-1，31-2…，31-p，31-r）を有し、これらが直列に接続されている。これらの遅延素子３１の遅延時間Ｔｄは、符号周期（ＣＤＭＡシステムの場合はチップ周期）と同一である。
【０００８】
これらの遅延素子３１の各出力および、最上段の遅延素子31-1の入力の合計数ｍの信号がそれぞれタップ出力であり、ｍ個の乗算器３２（32-1，32-2…，32-r，32-m）にそれぞれ入力される。
【０００９】
乗算器３２には、単位符号列のパターンにおける個々の符号の状態が、乗算器32-1から乗算器32-mまで順番にタップ係数として設定されており、各タップ出力に対してこのタップ係数を乗算する。
【００１０】
各乗算器３２のそれぞれの乗算結果は全て加算器３３に入力され、互いに加算される。そしてこの加算器３３での加算結果が、トランスバーサルフィルタ３の出力として後段のトランスバーサルフィルタ４に入力される。
【００１１】
トランスバーサルフィルタ４は、単位符号列の繰り返し数ｎよりも１つ少ないｊ個の遅延素子４１（41-1，41-2…，41-i，41-j）を有し、これらが直列に接続されている。これらの遅延素子３１の遅延時間は、符号周期のｍ倍、すなわち単位符号列の繰り返し周期と同一であり、ｍＴｄとされる。
【００１２】
これらの遅延素子４１の各出力および、最上段の遅延素子41-1の入力の合計数ｎの信号がそれぞれタップ出力であり、ｎ個の乗算器４２（42-1，42-2…，42-j，42-n）にそれぞれ入力される。
【００１３】
乗算器４２には、単位符号列の繰り返しパターンにおける個々の単位符号列の状態が、乗算器42-1から乗算器42-nまで順番にタップ係数として設定されており、各タップ出力に対してこのタップ係数を乗算する。
【００１４】
各乗算器４２のそれぞれの乗算結果は全て加算器４３に入力され、互いに加算される。そしてこの加算器４３での加算結果が、同期パターンの到来タイミングに応じてピークが現れる検出出力となる。
【００１５】
このようにトランスバーサルフィルタ３は、単位符号列に関する相関出力を得るものとなっており、その出力には、単位符号列に関する相関出力が、単位符号列の繰り返しのパターンに応じて発生することになる。そこで、単位符号列の繰り返しのパターンに関する相関出力を得るように構成したトランスバーサルフィルタ４で単位符号列の繰り返しのパターンに関する相関をとることで、同期パターンの検出が行われるのである。
【００１６】
一般に、トランスバーサルフィルタを用いて同期パターンの検出を行う場合には、同期パターンに含まれる符号の数と同数のタップ数を必要とし、上述のようなｍ×ｎ個の符号からなる同期パターンの検出にはタップ数がｍ×ｎであるトランスバーサルフィルタが必要とされる。
【００１７】
しかしながら上述の構成であると、２つのトランスバーサルフィルタ３，４が有するタップの総数はｍ＋ｎであり、少ないタップ数で実現されていることが分かる。
【００１８】
さて、近年はディジタル信号処理技術の向上にともない、このようなマッチトフィルタはディジタル回路で構成することが、回路規模の縮小などの点から有利となっている。
【００１９】
図４に示す構成のマッチトフィルタをディジタル回路で構成する場合、信号は符号周期の１／ｋ（ｋは自然数）の周期でサンプリングされ、量子化されたサンプルデータとして与えられることとなる。そして遅延器３１，４１としては、１サンプリング分のサンプルデータを１単位として取り扱うシフトレジスタなどのようなメモリが使用されることになる。
【００２０】
遅延器３１を構成するためのメモリでは、Ｔｄ／ｋの周期で入力されるサンプルデータを、それぞれＴｄの期間に渡り保持しておく必要があるので、ｋサンプリング分のサンプルデータを記憶できる容量が必要とされる。そしてトランスバーサルフィルタ３の全体では、このようなメモリがｒ個存在するのであるから、ｋ×ｒサンプリング分、すなわちｋ×（ｍ−１）サンプリング分のサンプルデータを記憶できる容量が必要とされる。
【００２１】
これに対して遅延器４１を構成するためのメモリでは、Ｔｄ／ｋの周期で入力されるサンプルデータを、それぞれｍＴｄの期間に渡り保持しておく必要があるので、ｍ×ｋサンプリング分のサンプルデータを記憶できる容量が必要とされる。そしてトランスバーサルフィルタ４の全体では、このようなメモリがｊ個存在するから、ｍ×ｋ×ｊサンプリング分、すなわちｍ×ｋ×（ｎ−１）サンプリング分のサンプルデータを記憶できる容量が必要とされる。
【００２２】
なお、トランスバーサルフィルタ３とトランスバーサルフィルタ４とでは、サンプリング分のサンプルデータのビット数が異なる。
【００２３】
なぜならば、ディジタル回路により構成されたトランスバーサルフィルタでは、タップ数をａ、入力ビット数をｘとすると、各タップ出力が加算されて出力が得られるために、出力ビット数は一般に（ｘ＋log2ａ）以上の整数値となるためである。数値の表現形式の変更や、出力を丸めることが行われ、出力ビット数が増減することがあるが、いずれにせよ入力ビット数より出力ビット数が多くなるのが普通である。
【００２４】
このため、前述のような二段のトランスバーサルフィルタからなるマッチトフィルタでは、一段目の入力ビット数に対し、一段目の出力ビット数が増加する。さらに、一段目の出力が二段目に入力されるので、全体の出力（検出出力）はさらにビット数が増加する。
【００２５】
すなわち、
（一段目入力ビット数）＜（一段目出力ビット数）＝（二段目入力ビット数）＜（検出出力ビット数）
となる。
【００２６】
以上のようなことから、図４に示すような従来のマッチトフィルタをディジタル回路で構成する場合には、非常に大量のサンプルデータを保持しておく必要があり、そのための回路規模が大きくなってしまう。そして、このようなサンプルデータを保持しておくための構成はマッチトフィルタ全体の大部分を占めることになるため、回路規模縮小の妨げになるという不具合があった。
【００２７】
【発明が解決しようとする課題】
以上のように従来のマッチトフィルタは、ディジタル回路で構成した場合に、サンプルデータの遅延のために保持しておくサンプルデータ量が大きく、そのための回路規模が大きいという不具合があった。
【００２８】
本発明はこのような事情を考慮してなされたものであり、全体で必要とされるサンプルデータの記憶容量を低減し、これにより小さな回路規模で実現することが可能なマッチトフィルタを提供することにある。
【００２９】
【課題を解決するための手段】
以上の目的を達成するために本発明は、符号を、その符号の周期に対して２以上の所定の自然数倍（例えばｎ倍やｍ倍）の周期を持ち、かつより下位のパターンの周期に対して２以上の所定の自然数倍の周期を持つ階層的な複数のパターンに従って配列してなる例えば同期パターンなどの符号列を検出するもので、
前記複数のパターンのそれぞれに対応し、
(1)  前記符号の周期の１／ｋ（ｋは自然数）の周期でサンプリングされたサンプルデータに対してディジタル処理を行う。
【００３０】
(2)  タップ数が、対応するのが前記複数のパターンのうちの最下位のパターンであればそのパターンに含まれる前記符号の数に、また対応するのが前記複数のパターンのうちの最下位のパターンでなければそのパターンに含まれる一つ下位のパターンの数に等しい。
【００３１】
(3)  対応するパターンの周期に等しい単位遅延時間に渡って入力される前記サンプルデータを保持したのちに出力する例えば遅延ユニットなどの遅延手段をタップ数よりも１つ少ない数有する。
【００３２】
(4)  タップ係数が、対応するパターンに等しい。
【００３３】
なる条件の複数のトランスバーサルフィルタを、前記単位遅延の長いトランスバーサルフィルタほど上段に位置するように直列に接続してマッチトフィルタを構成するようにした。
【００３４】
このような手段を講じたことにより、より上段に配置されるマッチトフィルタほど、遅延手段で保持するべきサンプルデータ数が多いものとなる。マッチトフィルタを直列接続した場合、取り扱うサンプルデータのビット数は後段のマッチトフィルタに与えられる毎に大きくなるので、多数のサンプルデータを保持しなければならない遅延手段ほど、ビット数の小さなサンプルデータを取り扱えば良いことになる。
【００３５】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態につき説明する。
【００３６】
図１は本実施形態に係るマッチトフィルタの構成を示すブロック図である。
【００３７】
このマッチトフィルタは、所定のパターンで配列されたｍ個の符号よりなる単位符号列を、所定のパターンで自然数ｎ回に渡り繰り返すことにより作成された同期パターンに基づいて同期検出を行うものである。
【００３８】
この図に示すように本実施形態のマッチトフィルタは、２つのトランスバーサルフィルタ１，２を直列接続してなる。
【００３９】
トランスバーサルフィルタ１は、単位符号列の繰り返し数ｎよりも１つ少ないｊ個の遅延ユニット１１（11-1，11-2…，11-i，11-j）を有し、これらが直列に接続されている。そして最上段の遅延ユニット11-1には、符号周期Ｔｄの１／ｋ（ｋは自然数）のサンプリング間隔Ｔｓでサンプリングされ、ｘビットに量子化されたサンプルデータが入力される。
【００４０】
図２は、遅延ユニット１１の構成例を示すブロック図である。
【００４１】
この図に示すように遅延ユニット１１は、それぞれｘビットを保持可能なｕ個（ｕはｍ×ｋ）のレジスタ１１１（111-1，111-2…，111-u）を直列に接続してシフトレジスタを構成してなる。
【００４２】
そして各レジスタ１１１には、周期がＴｓであるクロックが与えられており、このクロックに同期して、１サンプリング分のｘビットのサンプルデータがレジスタ１１１を順次転送されて行く。
【００４３】
かくして各遅延ユニット１１は、入力されるサンプルデータを、
Ｔｓ×ｕ＝Ｔｓ×ｍ×ｋ＝Ｔｄ×ｍ
なる時間、すなわち単位符号列の繰り返し周期と同一の時間に渡り保持したのちに出力する。
【００４４】
これらの遅延ユニット１１の各出力および、最上段の遅延ユニット11-1の入力の合計数ｎの信号がそれぞれタップ出力であり、ｎ個の乗算器１２（12-1，12-2…，12-j，12-n）にそれぞれ入力される。
【００４５】
乗算器１２には、単位符号列の繰り返しパターンにおける個々の単位符号列の状態が、乗算器12-1から乗算器12-nまで順番にタップ係数（ｂ0，ｂ1…，ｂn-1）として設定されており、各タップ出力に対してこのタップ係数を乗算する。
【００４６】
各乗算器１２のそれぞれの乗算結果は全て加算器１３に入力され、互いに加算される。そしてこの加算器１３での加算結果が、トランスバーサルフィルタ１の出力として後段のトランスバーサルフィルタ２に入力される。
【００４７】
なお、このトランスバーサルフィルタ１の出力は、１サンプリング当たりのビット数が（ｘ＋log2ｎ）ビットに増加している。
【００４８】
トランスバーサルフィルタ２は、単位符号列を構成する符号数ｍよりも１つ少ないｒ個の遅延ユニット２１（21-1，21-2…，21-p，21-r）を有し、これらが直列に接続されている。
【００４９】
図３は、遅延ユニット２１の構成例を示すブロック図である。
【００５０】
この図に示すように遅延ユニット１１は、それぞれ（ｘ＋log2ｎ）ビットを保持可能なｋ個のレジスタ２１１（211-1，211-2…，211-k）を直列に接続してシフトレジスタを構成してなる。
【００５１】
そして各レジスタ２１１には、周期がＴｓであるクロックが与えられており、このクロックに同期して、１サンプリング分のｘビットのサンプルデータがレジスタ２１１を順次転送されて行く。
【００５２】
かくして各遅延ユニット２１は、入力されるサンプルデータを、
Ｔｓ×ｋ＝Ｔｄ
なる時間、すなわち符号周期と同一の時間に渡り保持したのちに出力する。
【００５３】
これらの遅延ユニット２１の各出力および、最上段の遅延ユニット21-1の入力の合計数ｍの信号がそれぞれタップ出力であり、ｍ個の乗算器２２（22-1，22-2…，22-r，22-m）にそれぞれ入力される。
【００５４】
乗算器２２には、単位符号列のパターンにおける個々の符号の状態が、乗算器22-1から乗算器22-mまで順番にタップ係数（ａ0，ａ1…，ａm-1）として設定されており、各タップ出力に対してこのタップ係数を乗算する。
【００５５】
各乗算器２２のそれぞれの乗算結果は全て加算器２３に入力され、互いに加算される。そしてこの加算器２３での加算結果が、同期パターンの到来タイミングに応じてピークが現れる検出出力となる。
【００５６】
かくして、トランスバーサルフィルタ１は、単位符号列の繰り返しのパターンに関する相関出力を得るものとなっており、その出力には、各タップ出力の全てが同期パターンの各符号列となっている期間に、単位符号列が他の期間よりも著しく大きなレベルで現れることになる。そこで、単位符号列に関する相関出力を得るように構成したトランスバーサルフィルタ２で相関をとることで、同期パターンの検出が行われるのである。
【００５７】
さて、トランスバーサルフィルタ１は、単位時間（１つの遅延ユニット１１での遅延時間）がｍ×Ｔｄで、出力タップ数がｎであるので、このトランスバーサルフィルタ１全体でのサンプルデータの保持数は、
（ｎ−１）×ｍ×ｋ
となっている。
【００５８】
また、トランスバーサルフィルタ２は、単位時間がＴｄで、出力タップ数がｍであるので、このトランスバーサルフィルタ２全体でのサンプルデータの保持数は、
（ｍ−１）×ｋ
となっている。
【００５９】
すなわち、ｍ，ｎの値に関わらずに、単位遅延の長いトランスバーサルフィルタ１のほうがサンプルデータの保持数が多くなる。
【００６０】
しかしながら、このようにサンプルデータの保持数が多いトランスバーサルフィルタ１は上段に配置されているために、後段に配置される場合に比べて入力されるサンプルデータの１サンプリング分のビット数が小さく、必要な記憶容量は小さくなる。
【００６１】
トランスバーサルフィルタ２には、１サンプリング分のビット数が（ｘ＋log2ｎ）とｘよりも増大したサンプルデータが入力されることになるが、トランスバーサルフィルタ２はサンプルデータの保持数が少ないので、必要な記憶容量は小さくなる。
【００６２】
この結果、マッチトフィルタ全体で有しているレジスタ１１１，２１１の記憶容量の合計が小さく抑えられている。
【００６３】
以下、このことについて具体的な数値を例示して説明する。
【００６４】
ここでは、ｍ＝３２、ｎ＝８、ｘ＝４とする。なお、単位遅延Ｔｄに対するサンプリング回数ｋはここでは共通なので、パラメータとしてそのまま使用する。
【００６５】
このような条件下において本実施形態のマッチトフィルタの場合、
トランスバーサルフィルタ１のサンプルデータ保持数  ７×３２×ｋ
トランスバーサルフィルタ１のサンプルデータ保持量  ４ビット×２２４×ｋ＝（８９６×ｋ）ビット
トランスバーサルフィルタ２の入力ビット数  （４＋log2８）＝７ビット
トランスバーサルフィルタ２のサンプルデータ保持数  ３１×ｋ
トランスバーサルフィルタ２のサンプルデータ保持量  ７ビット×３１×ｋ＝（２１７×ｋ）ビット
となり、マッチトフィルタ全体でのデータ保持量は、
８９６×ｋ＋２１７×ｋ＝（１１１３×ｋ）ビット
となる。
【００６６】
これに対して、従来のように単位符号列に対応したトランスバーサルフィルタを一段目、かつ単位符号列の繰り返しパターンに対応したトランスバーサルフィルタを二段目にそれぞれ設けた場合は、
一段目のサンプルデータ保持数  ３１×ｋ
一段目のサンプルデータ保持量  ４ビット×３１ｋ＝（１２４×ｋ）ビット
二段目の入力ビット数  （４＋log2３２）＝９ビット
二段目のサンプルデータ保持数  ７×３２×ｋ
二段目のサンプルデータ保持量  ９ビット×２２４×ｋ＝（２０１６×ｋ）ビット
となり、マッチトフィルタ全体でのデータ保持量は、
１２４×ｋ＋２０１６×ｋ＝（２１４０×ｋ）ビット
となってしまう。
【００６７】
このように、本実施形態のマッチトフィルタは、単位遅延の長いトランスバーサルフィルタ１を前段に、かつ単位遅延の短いトランスバーサルフィルタ２を後段にそれぞれ配置したことで、全体としてのサンプルデータ保持量が大幅に少なくなっている。
【００６８】
そして、遅延ユニット１１や遅延ユニット２１には、このような少量のサンプルデータを記憶するために必要最小限の容量のレジスタのみを設けているので、回路規模が小さく抑えられている。
【００６９】
なお、本発明は上記実施形態に限定されるものではない。例えば上記実施形態では、遅延ユニット１１，２１はシフトレジスタを用いたものとしているが、ＲＡＭを用いて入出力アドレスの制御を適切に行うようにしたり、ＦＩＦＯメモリを用いてその出力タイミング制御を適切に行うなどの別の手法によってサンプルデータを遅延させるようにしても良い。
【００７０】
また上記実施形態では、トランスバーサルフィルタ１から出力される（ｘ＋log2ｎ）ビットのサンプルデータをそのままトランスバーサルフィルタ２に入力することとしているが、トランスバーサルフィルタ１からの出力に対して数値の表現形式の変更や、出力が丸められるなどの処理が施される場合でも本発明の適用が可能である。
【００７１】
また上記実施形態では、単位符号列を定義するパターンおよび単位符号列の繰り返しパターンの２種類のパターンに応じて階層的に符号を配列してなる同期符号の検出を行うことを前提とし、トランスバーサルフィルタ１，２が２段接続であるマッチトフィルタを例示しているが、３種類以上のパターンに応じて階層的に符号を配列してなる同期符号に対応するべく３段以上のトランスバーサルフィルタを用いる場合にも、単位遅延がより長いトランスバーサルフィルタほど上段に配置することで本発明を適用可能である。
【００７２】
また本発明は、本出願人が特願平10−299800号として提案したような、論理を反転した単位符号列と論理を反転していない単位符号列とを所定のパターンに従って配列することで構成された同期符号の検出を行う場合にも本願発明の適用が可能である。
【００７３】
このほか、本発明の要旨を逸脱しない範囲で種々の変形実施が可能である。
【００７４】
【発明の効果】
本発明によれば、符号を、その符号の周期に対して２以上の所定の自然数倍の周期を持ち、かつより下位のパターンの周期に対して２以上の所定の自然数倍の周期を持つ階層的な複数のパターンに従って配列してなる符号列を検出するもので、
前記複数のパターンのそれぞれに対応し、
(1)  前記符号の周期の１／ｋ（ｋは自然数）の周期でサンプリングされたサンプルデータに対してディジタル処理を行う。
【００７５】
(2)  タップ数が、対応するのが前記複数のパターンのうちの最下位のパターンであればそのパターンに含まれる前記符号の数に、また対応するのが前記複数のパターンのうちの最下位のパターンでなければそのパターンに含まれる一つ下位のパターンの数に等しい。
【００７６】
(3)  対応するパターンの周期に等しい単位遅延時間に渡って入力される前記サンプルデータを保持したのちに出力する遅延手段をタップ数よりも１つ少ない数有する。
【００７７】
(4)  タップ係数が、対応するパターンに等しい。
【００７８】
なる条件の複数のトランスバーサルフィルタを、前記単位遅延の長いトランスバーサルフィルタほど上段に位置するように直列に接続してマッチトフィルタを構成するようにした。
【００７９】
このような手段を講じたことにより、多数のサンプルデータを保持しなければならない遅延手段ほど、ビット数の小さなサンプルデータを取り扱えば良いことになり、この結果、全体で必要とされるサンプルデータの記憶容量を低減し、これにより小さな回路規模で実現することが可能なマッチトフィルタとなる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るマッチトフィルタの構成を示すブロック図。
【図２】図１中の遅延ユニット１１の構成例を示すブロック図。
【図３】図１中の遅延ユニット２１の構成例を示すブロック図。
【図４】マッチトフィルタの従来の構成例を示すブロック図。
【符号の説明】
１，２…トランスバーサルフィルタ
１１（11-1，11-2…，11-i，11-j）…遅延ユニット
１２（12-1，12-2…，12-j，12-n）…乗算器
１３…加算器
２１（21-1，21-2…，21-p，21-r）…遅延ユニット
２２（22-1，22-2…，22-r，22-m）…乗算器
２３…加算器
１１１（111-1，111-2…，111-u）…レジスタ
２１１（211-1，211-2…，211-k）…レジスタ
【図１】
0004237323.tif 000002
【図２】
0004237323.tif 000003
【図３】
0004237323.tif 000004
【図４】
0004237323.tif 000005