(57)【特許請求の範囲】
【請求項１】
直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路において、
アナログ／デジタル変換器におけるサンプリング位置のずれの方向を検出するためのクロック位相検出器の前段に、入力された信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段が設けられていることを特徴とするクロック再生回路。
【請求項２】
直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路であって、
直交検波器により直交検波された第１および第２のチャネルの直交復調信号を、入力されたサンプリングクロック信号でそれぞれサンプリングしてデジタル値に変換して出力する２つのアナログ／デジタル変換器と
前記２つのアナログ／デジタル変換器からの信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段と、
前記直交成分低減手段から出力された信号の位相を検出し、前記２つのアナログ／デジタル変換器におけるサンプリング位置のずれの方向を示す信号を出力するクロック位相検出器と、
前記クロック位相検出器から出力された信号から高周波成分を取り除いて周波数制御信号として出力するループフィルタと、
前記ループフィルタからの周波数制御信号により周波数が制御されたクロック信号を前記２つのアナログ／デジタル変換器に対して前記サンプリングクロック信号として出力する電圧制御発振器と、
から構成されているクロック再生回路。
【請求項３】
前記直交干渉成分低減手段が、
前記アナログ／デジタル変換器から入力された第１のチャネルの信号に対して、直交成分による干渉の補償を行う第１のトランスバーサルフィルタと、
前記アナログ／デジタル変換器から入力された第１のチャネルの信号に対して、前記第１のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第１の遅延調整回路と、
前記第１の遅延調整回路からの出力と前記第１のトランスバーサルフィルタからの出力とを加算して、第１のチャネルの信号として前記クロック位相検出器に出力する第１の加算器と、
前記アナログ／デジタル変換器から入力された第２のチャネルの信号に対して、直交成分による干渉の補償を行う第２のトランスバーサルフィルタと、
前記アナログ／デジタル変換器から入力された第２のチャネルの信号に対して、前記第２のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第２の遅延調整回路と、
前記第２の遅延調整回路からの出力と前記第２のトランスバーサルフィルタからの出力とを加算して、第２のチャネルの信号として前記クロック位相検出器に出力する第２の加算器と、
から構成される直交成分等化器である請求項２記載のクロック再生回路。
【請求項４】
前記第１および第２のトランスバーサルフィルタは、復調器内に設けられている等化器において使用される直交タップ係数を入力して使用する請求項３記載のクロック再生回路。
【請求項５】
前記等化器が、前方等化器および判定帰還形等化器である請求項４記載のクロック再生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路に関し、特に多値直交振幅変調（ＱＡＭ：Quadrature  Amplitude  Modulation)方式の復調器のクロック同期回路に関する。
【背景技術】
【０００２】
近年では、変調方式として直交振幅変調方式を用いた通信システムにおける復調器のデジタル化が進められている。このようなデジタル化された復調器では受信信号から抽出した情報によりクロックを再生し、そのクロックを用いて受信信号をサンプリングしデジタル信号に変換した後に復調の処理が行われている。従って、デジタル化された直交振幅変調方式の復調器には、送信側のクロックに同期したクロックを再生するためのクロック再生回路が必要となる。【０００３】
このようなクロック再生回路では、一般的にサンプリングされたデジタル信号からサンプリングの位相ずれ情報を取り出すクロック再生が行われている。この一例であるゼロクロス検出方式では、アナログ／デジタル変換器によりサンプリングされたデータを用い、ベースバンド信号がその振幅の中央値である０をよぎる位相からサンプリングクロック位相の誤差（ずれ）情報を抽出する。そして、この誤差情報を用いてＰＬＬ（Phase  Locked  Loop）を構成することによってクロック位相同期を確立する。【０００４】
このようなクロック再生回路を備えた従来のデジタル無線通信装置の復調器の構成を図１に示す。この従来の復調器は、直交検波器１と、発振器２と、アナログ／デジタル変換器（アナログ／デジタル変換器）３1、３2と、電圧制御発振器４と、等化器５と、クロック位相検出器７と、ループフィルタ８と、誤差計算器９とを備えている。【０００５】
ここで、クロック位相検出器７、ループフィルタ８、アナログ／デジタル変換器３1、３2、電圧制御発振器４によりクロック再生回路が構成されている。【０００６】
発振器２は、入力されるＩＦ（中間周波数）信号の中心周波数ｆcに相当する正弦波を出力する。直交検波器１は、入力力されたＩＦ信号を、発振器２からの信号を用いて直交検波して、Ｐ、Ｑチャネルの２つのチャネルのベースバンド信号を直交復調信号として出力する。【０００７】
アナログ／デジタル変換器３1、３2は、直交検波器１から出力された２系列の直交復調信号を、電圧制御発振器４から供給されるサンプリングクロック信号で決定されるタイミングでサンプリングしてデジタル値に変換して出力する。【０００８】
クロック位相検出器７は、アナログ／デジタル変換器３1、３2から入力された信号の位相を検出し、アナログ／デジタル変換器３1、３2における現在のサンプリング位置のずれの方向などを示す信号を出力する。【０００９】
ループフィルタ８は、クロック位相検出器７から出力された信号から高周波成分を除き、電圧制御発振器４へ周波数制御信号を出力するものである。ループフィルタ８の構成は、基本的に高周波成分を抑えるローパスフィルタである。このループフィルタとしては、一般的にラグフィルタやラグリードフィルタなどの特徴的なローパスフィルタが用いられる。このフィルタの特性は、よく知られているようにＰＬＬの特性を決定する上で重要な要素となっている。【００１０】
電圧制御発振器４は、ループフィルタ８から周波数制御信号により周波数が制御されるサンプリングクロック信号を生成して、アナログ／デジタル変換器３に出力する。【００１１】
等化器５は、アナログ／デジタル変換器３1、３2によりデジタル値に変換された２系列の直交復調信号に対して、誤差計算器９から入力された誤差信号に基づいて、伝送路中などで受けた波形歪みを補償する。【００１２】
誤差計算器９は、等化器５を通過して入力された復調信号の受信点が、理想的なＱＡＭ方式の信号点配置からどれだけずれているかを判定して、その判定結果を誤差信号として出力する。この誤差信号には、符号間干渉などの干渉源についての情報が含まれている。【００１３】
無線通信においては、伝送路は様々な障害物等からの反射波により多重伝送路となる。そして、それぞれの伝搬遅延の違いにより、伝送帯域内の周波数特性が歪む周波数選択性フェージング（以下単に選択性フェージングと略す。）が発生するという問題がある。これは時間軸上では隣り合うシンボルが互いに干渉を起こす符号間干渉となり、通信品質の著しい劣化を招く。このような選択性フェージングに対する耐力を高めるため、図１に示した従来の復調器では、等化器５を用いている。【００１４】
選択性フェージングに対する復調器の耐力を決めているものとして、次のような２つの要因が挙げられる。１つは等化器自身の能力であり、もう１つはクロック再生ＰＬＬのフェージングに対する耐力である。【００１５】
従来の復調器では、クロック再生ＰＬＬの選択性フェージングに対する耐力は等化器の耐力よりも高かったため、復調器の選択性フェージングに対する耐力は、等化器の能力によって決まっていた。【００１６】
しかし、近年、この等化器５の等化能力が向上し、復調器の選択性フェージングに対する耐力が向上してきている。ところが、この等化器５の特性向上により、強いフェージングが発生して選択性フェージングのノッチの深さが深くなると、等化器５の等化能力限界に至るよりも前にクロック同期が不安定になってしまう場合が発生した。【００１７】
選択性フェージングによりクロック同期が不安定になる理由を下記に説明する。選択性フェージングが起こったとき、復調回路でのアイパタンが歪みの影響を受けて崩れ、開口部の幅が狭くゼロクロス範囲が広がることにより、アイパタンの開口部やゼロクロス点などの特徴を検出するクロック位相検出器７のゲインが下がる。クロック再生ＰＬＬを構成するクロック位相検出器７のゲインが下がることによりＰＬＬの特性が不安定になる。【００１８】
せっかく等化器５の等化能力が向上してもクロック再生ＰＬＬが不安定になったのでは、復調器全体の選択性フェージングの耐力を向上することはできない。従って、選択性フェージングに対するクロック再生ＰＬＬのより強い耐力が求められるようになった。【００１９】
クロックを安定に再生するためには、クロック位相検出器７に入るアイパタンの開きを大きくする必要がある。そのため、選択性フェージングなどで発生する符号間干渉というアイパタンの開きを阻害する要因を消すため、等化器を利用するという方法が考えられる。【００２０】
等化器の出力からクロック位相を検出し、安定したクロック位相同期制御を行うようにした従来の復調器としては、例えば、特開平９−１３０４４３号公報に開示された構成のものがある。しかし、この従来の構成では、サンプリングクロック位相にずれがあったとしても、そのクロック位相ずれに起因する符号間干渉が等化器で等化された結果、等化器の出力からクロック位相ずれの情報は消えてしまう。そのため、等化器を含んだクロック再生ＰＬＬ回路では、再生クロックの位相が一意に決まらず、再生クロックにジッタが発生する等の現象が発生し不安定な回路となる。従って、等化器を通した信号からクロック位相成分を取り出すことによっては、安定したクロック再生ＰＬＬ回路を構成することは不可能である。【００２１】
つまり、図１に示した従来の復調器においても、クロック位相検出器７の手前に新たに等化器を設けたり、等化器５の出力をクロック位相検出器７に入力することはできない。もしこのような構成を採用した場合、上述したように、等化器による符号間干渉補償動作と、サンプリング位相制御動作が相互作用することにより、制御が不安定となってしまうからである。
【発明の開示】
【００２２】
上述した従来技術では、選択性フェージングに対する耐力を高めようとしてクロック位相検出器の前段に等化器を設けるとクロック位相同期制御が不安定になってしまうため、クロック位相同期制御の安定性と選択性フェージングに対するクロック同期耐力の向上をともに図ることが困難であるという問題点があった。
【００２３】
本発明の目的は、クロック位相同期制御の安定性を落とすことなく、選択性フェージングに対するクロック同期耐力を向上させることができるクロック再生回路を提供することである。
【００２４】
上記目的を達成するために、本発明のクロック再生回路は、直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路において、
アナログ／デジタル変換器におけるサンプリング位置のずれの方向を検出するためのクロック位相検出器の前段に、入力された信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段が設けられていることを特徴とする。
【００２５】
本発明によれば、クロック再生ＰＬＬを構成するクロック位相検出器の前に、クロック再生に影響のない干渉波の直交成分のみを除去する直交成分等化器を設け、クロック位相情報を消すことなくアイパタンの開口を確保しクロック位相検出器の利得を保つようにしている。従って、選択性フェージングなどにより受信信号に符号間干渉が発生したときでも、干渉成分の一部を消してアイパタンの開口部をより広く保つことにより、クロック位相同期制御の安定性を落とすことなく、選択性フェージングに対するクロック同期耐力を向上させることができる。
【００２６】
また、本発明のクロック再生回路は、直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路であって、
直交検波器により直交検波された第１および第２のチャネルの直交復調信号を、入力されたサンプリングクロック信号でそれぞれサンプリングしてデジタル値に変換して出力する２つのアナログ／デジタル変換器と
前記２つのアナログ／デジタル変換器からの信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段と、
前記直交成分低減手段から出力された信号の位相を検出し、前記２つのアナログ／デジタル変換器におけるサンプリング位置のずれの方向を示す信号を出力するクロック位相検出器と、
前記クロック位相検出器から出力された信号から高周波成分を取り除いて周波数制御信号として出力するループフィルタと、
前記ループフィルタからの周波数制御信号により周波数が制御されたクロック信号を前記２つのアナログ／デジタル変換器に対して前記サンプリングクロック信号として出力する電圧制御発振器とから構成されている。
【００２７】
さらに、前記直交干渉成分低減手段として、
前記アナログ／デジタル変換器から入力された第１のチャネルの信号に対して、直交成分による干渉の補償を行う第１のトランスバーサルフィルタと、
前記アナログ／デジタル変換器から入力された第１のチャネルの信号に対して、前記第１のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第１の遅延調整回路と、
前記第１の遅延調整回路からの出力と前記第１のトランスバーサルフィルタからの出力とを加算して、第１のチャネルの信号として前記クロック位相検出器に出力する第１の加算器と、
前記アナログ／デジタル変換器から入力された第２のチャネルの信号に対して、直交成分による干渉の補償を行う第２のトランスバーサルフィルタと、
前記アナログ／デジタル変換器から入力された第２のチャネルの信号に対して、前記第２のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第２の遅延調整回路と、
前記第２の遅延調整回路からの出力と前記第２のトランスバーサルフィルタからの出力とを加算して、第２のチャネルの信号として前記クロック位相検出器に出力する第２の加算器と、
から構成される直交成分等化器を用いるようにしてもよい。
【００２８】
さらに、前記第１および第２のトランスバーサルフィルタは、復調器内に設けられている等化器において使用される直交タップ係数を入力して使用するようにしてもよい。
【００２９】
本発明によれば、直交成分等化器内にタップ係数制御器を設ける必要がないため、直交成分等化器の回路規模を抑えることが可能となる。
【図面の簡単な説明】
【００３０】
【図１】図１は、従来のデジタル無線通信装置の復調器の構成を示すブロック図である。
【図２】図２は、本発明の第１の実施形態のクロック再生回路の構成を示すブロック図である。
【図３】図３は、図２中の等化器５の構成を示すブロック図である。
【図４】図４は、図２中の直交成分等化器６の構成を示すブロック図である。
【図５】図５は、クロック位相検出器７の検出方法説明を説明するための図である。
【図６】図６は、フェージングが発生した際の、直交変調における主波と干渉波のベクトル関係を示す図である。
【図７】図７は、本発明と従来技術におけるクロック再生能力限界と等化器の性能限界の関係を説明するための図である。
【図８】図８は、本発明の第２の実施形態のクロック再生回路の構成を示すブロック図である。
【発明を実施するための最良の形態】
【００３１】
次に、本発明の実施の形態について図面を参照して詳細に説明する。【００３２】
（第１の実施形態）
図２は本発明の第１の実施形態のクロック再生回路を含む復調器の構成を示すブロック図である。図２において、図１中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。本実施形態の復調器は、ＱＡＭ(Quadrature  Amplitude  Modulation)方式の復調器に対して本発明を適用したものである。【００３３】
本実施形態の復調器は、図２に示されるように、直交検波器１と、発振器２と、アナログ／デジタル変換器（Ａ／Ｄ）３1、３2と、電圧制御発振器４と、等化器５と、直交成分等化器６と、クロック位相検出器７と、ループフィルタ８と、誤差計算器９とを備えている。本実施形態の復調器は、図１に示した従来の復調器に対して、直交成分等化器６をクロック位相検出器７の前段に設けた構成になっている。【００３４】
本実施形態では、クロック位相検出器７、ループフィルタ８、アナログ／デジタル変換器３1、３2、電圧制御発振器４に加えて直交成分等化器６によりクロック再生回路が構成されている。【００３５】
選択性フェージングなどの影響により発生する受信信号で見られる符号間干渉が、復調器の識別器におけるアイパタンのアイの開きを小さくしている原因であるので、干渉の影響を補償して小さくすることができればアイの開きを大きくすることができる。【００３６】
上述したように、等化器の出力では、選択性フェージングの影響は等化されて消えているため、アイパタンは大きく開いている。しかし、サンプリングクロック位相のずれに起因する符号間干渉も等化されて消えてしまうため、等化器の出力を使ったクロック位相検出は不可能である。【００３７】
そこで、復調器に入力された信号からクロック再生に影響のない干渉波の直交成分のみを低減する直交干渉成分低減手段として直交成分等化器６をクロック位相検出器７の前段に配置する。これにより、選択性フェージングなどにより受信信号に符号間干渉が発生したときでも、干渉成分の一部を消してアイパタンの開口部をより広く保つことにより、クロック位相検出器７のゲインを高く保ち、再生クロックをより安定なものにすることができる。【００３８】
次に、図２中の等化器５の内部構成の例を図３に示す。図３に示したのは、トランスバーサルフィルタを用いた線形等化器である。【００３９】
この等化器５は、図３に示されるように、トランスバーサルフィルタ１０〜１３と、加算器１４、１５と、タップ係数制御器１６とから構成されている。【００４０】
ベースバンド領域において等化器を構成しているため、直交する２系列のベースバンド信号それぞれに対して、同相成分による干渉の補償を行うトランスバーサルフィルタ１０、１３と、直交成分による干渉の補償を行うトランスバーサルフィルタ１１、１２からなっている。Ｐチャネルの同相成分による干渉の補償を行うトランスバーサルフィルタ１０の出力と直交成分による干渉の補償を行うトランスバーサルフィルタ１１の出力を加算器１４に入力し、その加算器１４の出力がＰチャネルの等化器出力になる。同様にＱチャネルの同相干渉成分の補償を行うトランスバーサルフィルタ１３と直交干渉成分の補償を行うトランスバーサルフィルタ１２の出力を加算器１５に入力し、その加算器１５の出力がＱチャネルの等化器出力になる。【００４１】
各トランスバーサルフィルタ１０〜１３のタップ係数は、タップ係数制御器１６で生成される。タップ係数制御器１６は、誤差計算器９から入力された誤差信号と、等化器５の前または後から取り出した信号との相関を求め、タップ係数を生成する。【００４２】
誤差計算器９には、等化器５により波形歪みが補償された後の復調出力が入力される。誤差計算器９から出力された誤差信号は、等化器５に入力される。誤差計算器９では、復調された受信点が、ＱＡＭ方式の信号点配置のどの位置に属しているかを判定するものであり、同時に復調した信号のＱＡＭ方式の信号点配置の点からの誤差を出力するものである。この誤差信号には、符号間干渉などの干渉源についての情報が含まれている。【００４３】
直交成分等化器６は、デジタル・アナログ変換器３の出力が入力され、干渉成分のうちの直交成分を除去して出力するものである。直交成分等化器６は、図４に示されるように直交トランスバーサルフィルタ３１、３２と、加算器３４、３５と、遅延調整回路３７、３８とから構成されている。図４中のトランスバーサルフィルタ３１、３２および加算器３４、３５は、図３に示したトランスバーサルフィルタ１１、１２および加算器１４、１５にそれぞれ対応している。【００４４】
トランスバーサルフィルタ３１は、アナログ／デジタル変換器３1から入力されたＰチャネルの信号に対して、直交成分であるＱチャネルの信号による干渉の補償を行う。【００４５】
遅延調整回路３７は、アナログ／デジタル変換器３1から入力されたＰチャネルの信号に対して、トランスバーサルフィルタ３１のセンタータップの遅延量と同等の遅延量を与える。【００４６】
加算器３４は、遅延調整回路３７からの出力とトランスバーサルフィルタ３１からの出力とを加算して、Ｐチャネルの信号としてクロック位相検出器７に出力する。【００４７】
トランスバーサルフィルタ３２は、アナログ／デジタル変換器３2から入力されたＱチャネルの信号に対して、直交成分であるＰチャネルの信号による干渉の補償を行う。【００４８】
遅延調整回路３８は、アナログ／デジタル変換器３2から入力されたＱチャネルの信号に対して、トランスバーサルフィルタ３２のセンタータップの遅延量と同等の遅延量を与える。【００４９】
加算器３５は、遅延調整回路３８からの出力とトランスバーサルフィルタ３２からの出力とを加算して、Ｑチャネルの信号としてクロック位相検出器７に出力する。【００５０】
等化器５との違いは、２系列の直交復調信号それぞれについて、直交信号から受けた干渉を除去する直交干渉成分補償トランスバーサルフィルタ３１、３２のみで構成されていることである。タップ数は等化器５と同じか、あるいはその一部(センタータップとその周辺)である。タップ係数は等化器５の直交成分のタップ係数全てもしくはその一部を入力して使用する。直交成分等化器６では、同相干渉成分の等化は行わないため、同相干渉成分補償トランスバーサルフィルタ１０、１３はセンタータップの遅延量と同等の遅延量を持つ遅延調整回路３７、３８に置き換えてある。【００５１】
次に、一例として、アイパタンの開口部２サンプルおよびその中間のデータ１サンプルからクロック位相を検出するクロック位相検出器７の原理について説明する。【００５２】
まずクロック位相がちょうど良い、すなわちアイパタンがもっとも開いている位置でサンプリングされている場合を図５（ａ）に示す。このとき、２つのサンプル値の極性が異なる時(図５（ａ）のサンプリング点ａ、ｄもしくはサンプリング点ｂ、ｃ)には、その中間付近でゼロ軸を横切る。前後の信号の状況でゼロクロスの位置は前後するが、平均すると２つのアイの位置の中間のサンプリングデータ(Ｘ)での値は０になる。【００５３】
次に位相がずれた場合を図５（ｂ）と図５（ｃ）に示す。クロック位相が進んでいる時には図５（ｂ）のようになり、サンプリング点ａとサンプリング点ｄの中間点Ｘはサンプリング点ａと同じ極性に、サンプリング点ｂとサンプリング点ｃの中間点Ｙはサンプリングｂと同じ極性になる。クロック位相が遅れているときには図５（ｃ）のようになり、サンプリング点ａとサンプリング点ｃの中間点アはサンプリング点ａの極性と逆に、サンプリング点ｂとサンプリング点ｃの中間点Ｙはサンプリング点ｂの極性とは逆になる。このように、サンプリング点ａと中間点Ｘ、サンプリング点ｂと中間点Ｙの点の極性を比較することにより、クロック位相の進み遅れが判定できる。【００５４】
次に、本実施形態のクロック再生回路の動作について図面を参照して詳細に説明する。【００５５】
入力されたＩＦ信号は、直交検波器１に入力され、ＩＦ信号の中心周波数ｆcに相当する正弦波を出力する発振器２からの信号を用いて直交検波される。直交検波器１からは２つのベースバンド信号である直交復調信号(Ｐチャネル信号、Ｑチャネル信号)が出力される。【００５６】
直交検波器１から出力された２系列の直交復調信号は、それぞれアナログ／デジタル変換器３1、３2でサンプリングされ、デジタル値に変換される。このときのサンプリングタイミングは、電圧制御発振器４から供給されるクロック信号で決定される。【００５７】
デジタル値に変換された２系列の直交復調信号は、等化器５に入力される。等化器５は、伝送路中などで受けた波形歪みを補償する機能をもつ。【００５８】
伝送路中で選択性フェージング等の影響により符号間干渉が発生した場合、誤差計算器９からは干渉成分に起因する誤差が出力される。等化器５の中のタップ係数制御器１６において、干渉成分の源に相当する時間の信号との相関をとる相関器では、誤差信号と等化器入力信号との相関がとれ、タップ係数が成長する。タップ係数が成長した結果、干渉成分が補償されて減り、誤差計算器９から出力される誤差も小さくなっていき、最終的には等化が完了した状態で定常状態に至る。【００５９】
この等化器５のタップ係数の、直交干渉成分補償トランスバーサルフィルタ１１、１２のタップ係数を取り出し、直交成分等化器６に入力する。直交成分等化器６では、等化器５の構成のうち、直交干渉成分のみを補償する回路で構成されており、選択性フェージングの影響を受けて発生した波形歪から直交干渉成分の干渉による分を取り除く。【００６０】
直交干渉成分の除去された信号は、クロック位相検出器７に入力され、クロック位相の遅れ/進み情報を出力する。ループフィルタ８で高周波成分が取り除かれ、その結果を電圧制御発振器４の周波数制御信号入力に入力し、電圧制御発振器４の出力をアナログ／デジタル変換器３のサンプリングトリガへ入力する。【００６１】
アナログ／デジタル変換器３、直交成分等化器６、クロック位相検出器７、ループフィルタ８、電圧制御発振器４で構成されるＰＬＬ(Phase  Locked  Loop)ループにより、アナログ入力信号がアナログ／デジタル変換器３において、アイパタンの開口部が最も大きい位置でサンプリングされるように自動制御される。【００６２】
次に、クロック位相検出器６の前段で直交干渉成分を低減することによりクロック同期耐力を向上することができる理由を詳細に説明する。【００６３】
選択性フェージングは、伝送路中で行路長の異なる複数の行路を通った信号が受信点で合成されるために起こる。直交変調における主波と干渉波のベクトル関係を図６に示す。図６において、Ｐ、Ｑで示されたものは主波であり、フェージングが起こっていないときにはこれらのみが受信される。フェージングが起こったとき、主波とは異なる行路を通った信号が主波に加わる。干渉波をＰ’、Ｑ’と表す。干渉成分は、行路差によって、主波のベクトルから回転した状態で受信される。ここでＰチャネルの主波に対する干渉成分を考える。まずはＰ’からの干渉成分である。これはＰ’のＰ軸方向の成分であり、同じＰチャネルからの干渉であるので、Ｐチャネル主波に対する同相干渉成分である。もう一つはＱ’からの干渉成分である。Ｑ’のＰ軸方向の成分であり、Ｐチャネルに対して直交成分であるＱチャネルからの干渉成分であるため、Ｐチャネルに対する直交干渉成分である。【００６４】
これら干渉成分がアイパタンに影響を与え、開口部の開きが低下する。アイパタンの開口部とゼロクロス点の位置が判別しづらくなると、クロック位相検出器７が正しい判定結果を出力する回数が減り、クロック再生ＰＬＬの動作が不安定になる。【００６５】
これらの干渉成分を補償するのが等化器の機能の一つである。等化器の機能は、信号の符号間干渉を補償するものであり、クロック位相検出器７の前に等化器を置くと、アナログ／デジタル変換器３におけるサンプリング位相ずれにより発生する符号間干渉まで等化されてしまい、クロック位相を検出することができない。直交干渉成分は、直交変調方式において通常互いに無相関な直交信号からの干渉成分であるため、自身の相の信号とは無相関な雑音となる。したがって直交干渉成分にはクロックを再生するのに必要な情報は含まれておらず、クロック位相検出器７の入力からこの直交干渉成分を取り去ってもクロック位相検出に与える影響はない。選択性フェージングが起こったときにアイパタンの開口部の開きを狭くさせる原因の一つとして、直交干渉成分による雑音があるので、これを取り除くことができれば、その分だけアイパタンを開かせることができ、クロック再生を安定して行うことができる。【００６６】
本実施形態のクロック再生回路では、直交干渉成分を取り除くために追加で必要となる主な回路構成は、図４に示されるように、ＦＩＲ（Finite  Impulse  Response：有限長インパルス応答）フィルタであるトランスバーサルフィルタ３１、３２が２つであり、タップ係数はもともと等化器５において生成されているものを流用して使用するため、回路規模等のコストアップは少なくてすむ。【００６７】
次に、選択性フェージングに対するクロック同期耐力を向上させることにより、復調器全体の選択性フェージングに対する耐力を向上することができる理由について説明する。【００６８】
図７に従来の等化能力の低い等化器、能力の高い等化器のシグネチャ特性およびクロック再生能力のノッチ深さに対する限界を示す。再生クロックは、クロック再生能力の限界を超えたノッチ深さのフェージングが発生した時に位相はずれを起こす。従来の等化能力の低い等化器の場合、等化器の能力限界は従来のクロック再生能力限界よりも低いため、復調器のシグネチャ特性は等化器の能力限界のみで決まり、クロック再生能力限界はシグネチャ特性には影響を与えず問題にならなかった。しかし、等化器の能力を向上させ、その等化能力限界がクロック再生能力限界を超えるようになると、復調器のシグネチャ特性はクロック再生能力限界で制限されるようになり、等化能力の高い等化器の性能を十分に発揮させることができなくなるという点が問題になる。【００６９】
本実施形態では、直交干渉成分を取り除いてからクロック位相検出を行うクロック再生ＰＬＬ回路を用い、クロック位相検出器の入力におけるアイパタン開口部をできるだけ広く保ちクロック位相検出器の利得を保つことにより、選択性フェージングが発生した時に、より安定したクロック再生を行うことを可能にするものである。この方法により、クロック再生能力限界を能力の高い等化器の等化能力限界以上にすることで、能力の高い等化器の特性を十分発揮させることができる。【００７０】
（第２の実施形態）
次に、本発明の第２の実施形態のクロック再生回路について説明する。【００７１】
本発明の第２の実施形態の復調器は、図８に示すように、図２に示した第１の実施形態の復調器に対して、等化器５の替わりに前方等化器２２、判定帰還形等化器２３(ＤＦＥ : Decision Feedback Equalizer)および加算器２４1、２４2を備えた構成となっている。本実施形態における直交成分等化器６は、図２に示した第１の実施形態におけるものと同一である。【００７２】
ここでは、判定帰還形等化器２３の構成についての詳細説明は省略するが、本実施形態の場合も、前方等化器２２および判定帰還形等化器２３の直交タップ係数は直交干渉成分の大きさを反映しており、それらの全てもしくは一部を直交成分等化器６のタップ係数として用いることにより、選択性フェージングに対する耐力の強いクロック再生ＰＬＬを構成することができる。【００７３】
上記第１および第２の実施形態では、ＱＡＭ方式の復調器に対して本発明を適用した場合を用いて説明したが、本発明はこれに限定されるものではなく、直交変調方式の復調器であればその種類に関わらず有効である。また、復調器のキャリア再生方式については、同期検波方式でも準同期検波方式でもかまわない。また、直交検波までをアナログ回路で行うベースバンドサンプリング方式でも、ＩＦ信号でデジタル信号に変換して直交検波をデジタル処理で行うＩＦサンプリング方式でも本発明は有効である。
【図１】
0004389934.tif 000002
【図２】
0004389934.tif 000003
【図３】
0004389934.tif 000004
【図４】
0004389934.tif 000005
【図５】
0004389934.tif 000006
【図６】
0004389934.tif 000007
【図７】
0004389934.tif 000008
【図８】
0004389934.tif 000009