(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成された配線パッドと、前記配線パッド上に形成されてなるＰｄを含むバリアメタルと、前記バリアメタル上に形成された、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物と、前記Ａｇ３Ｓｎ金属間化合物上に形成されたＳｎ単体又はＳｎを主成分とする低融点金属からなる突起電極とを具備することを特徴とする半導体素子。
【請求項２】
半導体基板上に配線パッドを形成する工程と、
前記配線パッド上にＰｄを含むバリアメタルを形成する工程と、
前記バリアメタル上に銀を含有する金属層を形成する工程と、
前記銀を含有する金属層上に錫を含有する低融点金属を形成する工程と、
Ｓｎ単体又はＳｎを主成分とする前記低融点金属を溶融させて、突起電極を形成するとともに、前記銀を含有する金属層と前記錫を含有する低融点金属との界面に、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物を形成させる工程と
を具備することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属間化合物層を設けた半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
半導体素子などの表面実装技術（Surface Mount Technology）において、はんだ付けを信頼性よく行うことは非常に重要である。ＳＭＴでこれまで広く使われてきたはんだペーストは共晶はんだ（Ｓｎ：Ｐｂ＝６３：３７重量％）である。ファインピッチに対応できるよう三元合金であるＳｎ−Ｐｂ−Ｂｉ（８％）もまた使用されている。
【０００３】
合金がはんだとして用いられる第１の理由は、強度や耐食性もさることながら、単体成分より融点が低くなることである。合金は、固溶体（solid solution）、共晶（eutectic）、金属間化合物（intermetallic compound）に大別される。
【０００４】
ＪＩＳ  Ｚ  ３２８２に規定されているはんだには、Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｂｉ系の他、Ｂｉ−Ｓｎ系、Ｓｎ−Ｐｂ−Ａｇ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｐｂ−Ａｇ系、Ｐｂ−Ａｇ−Ｓｎ系等がある。
【０００５】
これらのうち、鉛（Ｐｂ）には複数の同位体がある。これら同位体はウラン（Ｕ）およびトリウム（Ｔｈ）の崩壊系列中の中間生成物あるいは最終生成物であり、崩壊の際、ヘリウム（Ｈｅ）原子を放出するα崩壊を伴うことからはんだ中にα線が生じてしまう。このα線が例えばＣＭＯＳ素子などに到達するとソフトエラーを起こすという問題があった。また、Ｐｂは土壌に流出すると酸性雨によって溶け出し、環境に悪影響を及ぼす恐れがある。
【０００６】
以上のような理由からＰｂを用いたはんだは使われなくなってきている。
【０００７】
Ｐｂ系はんだに代わるはんだ材料としては、Ｓｎ−Ａｇ系が有望視されている。
【０００８】
このようなＳｎ−Ａｇ系はんだを用いた半導体装置の製造方法を図１９〜２３を参照して説明する。
【０００９】
図１９に示すように、シリコン１からなる半導体基板上にアルミニウム電極パッド２を形成し、さらにアルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。
【００１０】
次に図２０に示すように、チタン膜４、ニッケル膜５およびパラジウム膜６からなるバリアメタルを形成する。
【００１１】
続いて、図２１に示すように、バリアメタル上にレジスト８を塗布し、アルミニウム電極パッド２部分を開口し、この開口部に突起電極としてＳｎ−Ａｇ等の低融点金属９を形成する。
【００１２】
次に、図２２に示すように、レジストを除去し、バリアメタルをエッチングする。
【００１３】
さらに、図２３に示すように、はんだをリフローして、ダイシングにより半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを接続・実装し、半導体装置とする。
【００１４】
このようなＳｎ−Ａｇ系はんだは、ＳｎとＡｇの析出電位が大きく異なるため同時に析出させることが困難であったり、めっき時に異常成長が起きたり、添加剤の影響によりボイドが発生したり、めっき液の濡れ性によっては、レジスト開口部にめっきをすることが困難であるといった問題がある。また、一般に、Ｓｎ−Ａｇ系ではＳｎ量が多い傾向にあるため、高温で放置するとバリアメタルの劣化が早いという問題がある。また、特にＳｎ−Ａｇ共晶ではＡｇ量が３．５％であるため、めっき時の組成制御が困難である。
【００１５】
上述したＳｎ−Ａｇ系はんだの問題を解決すべく、２回以上に分けてめっきする方法も採られているが、工程数が増えるばかりでなく、次のような問題がある。すなわち、Ａｇめっきは一般的にシアン系であるため環境的に問題があり、Ｓｎめっきは通常酸性系であるためシアン系のＡｇめっきと混合して使用することは困難であった。またＡｇめっきをＳｎめっきの後に形成する場合、ＳｎとＡｇが置換して、Ａｇの析出にむらが生じ、組成の制御が困難であった。また、ＡｇめっきとＮｉやＣｕ等のバリアメタルとは密着性に劣っていた。
【００１６】
【発明が解決しようとする課題】
上述した通り、従来においては、鉛フリーのはんだは効果的に用いられていなかった。そこで、本発明は鉛フリーのはんだを用いて、信頼性の高い半導体素子およびその製造方法を提供することを目的とする。
【００１７】
本発明の第一の態様は、半導体基板と、前記半導体基板上に形成された配線パッドと、前記配線パッド上に形成されてなるＰｄを含むバリアメタルと、前記バリアメタル上に形成された、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物と、前記Ａｇ３Ｓｎ金属間化合物上に形成されたＳｎ単体又はＳｎを主成分とする低融点金属からなる突起電極とを具備することを特徴とする半導体素子である。
【００２１】
本発明の第二の態様は、半導体基板上に配線パッドを形成する工程と、前記配線パッド上にＰｄを含むバリアメタルを形成する工程と、前記バリアメタル上に銀を含有する金属層を形成する工程と、前記銀を含有する金属層上に錫を含有する低融点金属を形成する工程と、Ｓｎ単体又はＳｎを主成分とする前記低融点金属を溶融させて、突起電極を形成するとともに、前記銀を含有する金属層と前記錫を含有する低融点金属との界面に、層を成す、又は粒子状で偏析しているＡｇ３Ｓｎ金属間化合物を形成させる工程とを具備することを特徴とする半導体素子の製造方法である。
【００２４】
本発明の第三の態様は、半導体基板上に配線パッドを形成する工程と、配線パッド上にバリアメタルを形成する工程と、バリアメタル上に銀（Ａｇ）を含有する金属層を形成する工程と、銀を含有する金属層上に錫（Ｓｎ）を含有する低融点金属を形成する工程と、錫を含有する低融点金属を溶融して突起電極を形成することによって、銀を含有する金属層と錫を含有する低融点金属との界面にＡｇ3 Ｓｎ金属間化合物が形成される工程とを具備することを特徴とする半導体素子の製造方法である。
【００２５】
本発明の第三の態様において、Ａｇ3 Ｓｎ金属間化合物は層を成している。すなわち、低融点金属としてＳｎを用い、金属層としてＡｇを用いると、低融点金属であるはんだのリフロー時に、Ｓｎの溶解温度でＡｇも溶解するため、Ａｇ3 Ｓｎ金属間化合物層が下にあるバリアメタルとの界面に形成される。
【００２６】
また、本発明の第三の態様において、Ａｇ3 Ｓｎ金属間化合物は粒子状で偏析していることもある。Ａｇ層の厚さとリフロー温度とを適宜調整することによって、Ａｇ3 Ｓｎ金属間化合物を層としたり、粒子状とすることができる。
【００２７】
本発明で用いられる突起電極は、はんだめっきまたははんだペーストによる印刷によって形成される。さらに、めっきの場合には、ＡｇめっきとＳｎめっきとを別に行うこともできるが、両めっきともアルカンスルホン酸系のめっき液を用いるため環境にやさしく、且つめっき時の相性もよい。ＡｇめっきをＳｎめっきよりも先に行うため、Ｓｎめっきを先に行うときのようにＡｇの析出むらがなく、組成制御が容易である。まためっきの膜厚は、電流密度を小さくするという簡便な手段によって薄くする等、容易に制御することができる。
【００２８】
また、本発明においては突起電極を半導体素子側に形成したが、半導体素子と接続される配線基板側に形成されていてもよい。
【００２９】
一般的に、Ｓｎ／Ａｇはんだの溶融・冷却固化後、電子回折分析により調べると、微細に分割されマトリックス状に分布されたＡｇ3 Ｓｎ析出物が不可避的に含まれている。本発明によれば、バリアメタルと例えば、このＳｎ／Ａｇ系はんだとの間にＡｇ3 Ｓｎ金属間化合物からなる金属層を設けるため馴染みがよく、優れた密着性が得られる。
【００３０】
本発明によれば、バリアメタル上にさらにＡｇ3 Ｓｎ金属間化合物が形成されているため、ＳｎのＮｉへの拡散が抑えられ、信頼性の向上につながる。このＡｇ3 Ｓｎ金属間化合物は高温放置したり、温度サイクル試験後でも粒子が粗大化することがないため、温度による劣化の恐れがない。また、バリアメタルにＰｄを用いるとＡｇとの密着性に優れているため剥がれる恐れがない。さらに、Ａｇ3 Ｓｎ金属間化合物はスパッタ法によっても形成可能なため膜厚を容易に制御することができる。
【００３１】
本発明の半導体素子、すなわち半導体チップは完成すると、低融点金属からなるバンプを介して任意の形態の配線基板と接続され、樹脂等により封止されて半導体装置（パッケージ）となる。この半導体パッケージはさらにマザーボードと接続される。
【００３２】
【発明の実施の形態】
［実施例１］
シリコン１などで形成された半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、図１に示すように、１００μｍ角のアルミニウム電極パッド２を形成し、アルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。このとき、アルミニウム電極パッド２は、３５０μｍのピッチで半導体ウェハの全面に格子状に形成される。
【００３３】
次に図２に示すように、ウェハ全面にチタン膜４、ニッケル膜５およびパラジウム膜６をスパッタリングや電子ビーム蒸着などによりバリアメタルとして形成する。バリアメタルとしては、この代わりに、クロム、銅、金、ＴｉＮ、タングステン、タンタル、ニオブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００３４】
続いて、図３に示すように、このバリアメタル上にＡｇ3 Ｓｎ金属間化合物膜７を、同じくスパッタリングや電子ビーム蒸着により形成する。このＡｇ3 Ｓｎ金属間化合物膜７の厚さは１０μｍ以下、好ましくは０．５〜５μｍとすると効果的にバリア性が発揮される。Ａｇ3 Ｓｎ金属間化合物膜７の厚さが１０μｍを超えるとＡｇ3 Ｓｎ金属間化合物膜７の形成時間が長くなるばかりかエッチングしにくくなり、０．５μｍ未満だとバリア性に劣る。
【００３５】
なお、バリアメタルとＡｇ3 Ｓｎ金属間化合物膜とは同時に形成してもよい。そして図４に示すように、Ａｇ3 Ｓｎ金属間化合物膜７上にレジスト８を５０μｍ程度の厚さで塗布し、アルミニウム電極パッド２部分を１００μｍ角で開口する。この開口部に突起電極として低融点金属９を５０μｍの厚さで形成する。
【００３６】
この低融点金属９としては、共晶Ｓｎ／Ａｇはんだが挙げられる。この他、Ｓｎ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の金属が混合されていてもよい。はんだめっきに際しては、開口部のパターニングされたレジスト８が形成された半導体ウェハを、錫４０ｇ／リットル、銀０．４ｇ／リットル、アルカンスルホン酸１００ｇ／リットル、界面活性剤を主成分とする添加剤を含有する溶液中に浸し、２０℃の浴中で、前述のバリアメタルおよび金属間化合物膜を陰極とし、Ｓｎ板を陽極として、電流密度１Ａ／ｄｍ2 の条件で緩やかに攪拌しながら行う。
【００３７】
次に、図５に示すように、アセトンや一般的なレジスト剥離液等の溶媒を用いてレジストを除去し、王水系溶液を用いて下地めっき膜として残ったＡｇ3 Ｓｎ金属間化合物膜７、パラジウム膜６およびニッケル膜５をエッチングする。さらに、チタン膜４をエチレンジアミン四酢酸系溶液を用いてエッチングする。
【００３８】
さらに、図６に示すように、半導体ウェハにフラックスを塗布し、窒素雰囲気中、２５０℃で３０秒間加熱し、はんだ金属である低融点金属９をリフローする。
【００３９】
この後、特に図示しないが、通常の電気的なテストを行った後、ウェハをダイシングして半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを仮止めし、２５０℃に設定した窒素リフロー炉に通して、低融点金属からなるバンプを溶融する。これによって半導体チップと配線基板とが電気的に接続・実装され、半導体装置が得られる。
【００４０】
配線基板上の接続パッドとして、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、または何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およびこれらの混合膜が形成されているものを用いる。さらに、この配線基板をマザーボードに接続する。
【００４１】
尚、配線基板上に実装された半導体チップの周囲、および配線基板と半導体チップの間にシリコーン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して硬化させてもよい。
【００４２】
上述のようにして作製した半導体装置の信頼性を温度サイクル試験（Thermal Cycle Test）により調べた。尚、試験サンプルとしては、９００個のバンプの形成された１０ｍｍ角のチップを使用し、樹脂基板上に実装したものを用いた。また、温度サイクルは−６５℃で３０分〜２５℃で５分〜１５０℃で３０分を１サイクルとした。
【００４３】
その結果、３０００サイクル後でも接続箇所の破断は全く認められなかった。また、バンプは５０ｇ／個で十分な強度があった。バンプが剥離したり、強度が低下することは全くなかった。さらにバンプ間でのショートも起こらなかった。また、バンプ形成後のウェハを１５０℃で保存したところ、５０００時間経過してもバンプ強度は全く低下しなかった。
【００４４】
［実施例２］
バリアメタル上にＡｇ3 Ｓｎ金属間化合物の代わりにＡｇ膜をスパッタリングや電子ビーム蒸着により形成した以外は実施例１と同様にして半導体装置を作製した。
【００４５】
本実施例においては、はんだ金属である低融点金属９をリフローする際に、Ａｇ膜がはんだ中のＳｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成される。Ａｇ3 Ｓｎ金属間化合物を膜状とするためには、温度にもよるが、Ａｇ膜の形成厚さは４μｍ以上とする。はんだとしては、Ｓｎ単体またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００４６】
［実施例３］
バリアメタル上にＡｇ3 Ｓｎ金属間化合物の代わりにＡｇ膜をアルカンスルホン系のめっき液でのめっきにより形成した以外は実施例１と同様にして半導体装置を作製した。
【００４７】
本実施例においては、はんだ金属である低融点金属９をリフローする際に、Ａｇ１０がはんだ中のＳｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成される。Ａｇ3 Ｓｎ金属間化合物を膜状とするためには、温度にもよるが、Ａｇ膜の形成厚さは４μｍ以上とする。はんだとしては、Ｓｎ単体またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００４８】
［実施例４］
シリコン１などで形成された半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、図７に示すように、１００μｍ角のアルミニウム電極パッド２を形成し、アルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。このとき、アルミニウム電極パッド２は、３５０μｍのピッチで半導体ウェハの全面に格子状に形成される。
【００４９】
次に図８に示すように、ウェハ全面にチタン膜４、ニッケル膜５およびパラジウム膜６をスパッタリングや電子ビーム蒸着などによりバリアメタルとして形成する。バリアメタルとしては、この代わりに、クロム、銅、金、ＴｉＮ、タングステン、タンタル、ニオブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００５０】
続いて、図９に示すように、バリアメタルの上にレジスト８を５０μｍ程度の厚さで塗布し、アルミニウム電極パッド２部分を１００μｍ角で開口する。この開口部に、Ａｇ膜１０をアルカンスルホン系のめっき液でのめっきにより形成する。このＡｇ膜１０の厚さは１０μｍ以下、好ましくは０．５〜５μｍとすると効果的にバリア性が発揮される。Ａｇ膜１０の厚さが１０μｍを超えるとＡｇ膜１０の形成時間が長くなるばかりかエッチングしにくくなり、０．５μｍ未満だとバリア性に劣る。ただし、Ａｇ3 Ｓｎ金属間化合物を膜状とするためには温度にもよるが、Ａｇ膜の形成厚さは４μｍ以上とする。
【００５１】
そして図１０に示すように、開口部に形成されたＡｇ膜１０上に突起電極として低融点金属９を５０μｍの厚さで形成する。
【００５２】
この低融点金属９としては、共晶Ｓｎ／Ａｇはんだが挙げられる。このはんだめっきに際しては、開口部のパターニングされたレジスト８が形成された半導体ウェハを、錫４０ｇ／リットル、銀０．４ｇ／リットル、アルカンスルホン酸１００ｇ／リットル、界面活性剤を主成分とする添加剤を含有する溶液中に浸し、２０℃の浴中で、前述のバリアメタルおよびＡｇ膜を陰極とし、Ｓｎ板を陽極として、電流密度１Ａ／ｄｍ2 の条件で緩やかに攪拌しながら行う。
【００５３】
次に、図１１に示すように、アセトンや一般的なレジスト剥離液等の溶媒を用いてレジスト８を除去し、王水系溶液を用いて下地めっき電極として残ったパラジウム膜６、ニッケル膜５をエッチングする。さらに、チタン膜４をエチレンジアミン四酢酸系溶液を用いてエッチングする。レジスト８を塗布して開口した後にＡｇ膜１０を形成しているため、エッチングする必要がない。
【００５４】
さらに、図１２に示すように、半導体ウェハにフラックスを塗布し、窒素雰囲気中、２５０℃で３０秒間加熱し、はんだ金属である低融点金属９をリフローする。はんだ金属である低融点金属９をリフローする際に、Ａｇ１０がはんだ中のＳｎと化合してＡｇ3 Ｓｎ金属間化合物膜７が０．５μｍ〜５μｍの厚さで形成される。このため、はんだとしては、Ｓｎ単体またはＳｎを主成分としてＡｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の混合された低融点金属を用いる。
【００５５】
この後、特に図示しないが、通常の電気的なテストを行った後、ウェハをダイシングして半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを仮止めし、２５０℃に設定した窒素リフロー炉に通して、低融点金属からなるバンプを溶融する。これによって半導体チップと配線基板とが電気的に接続・実装され、半導体装置が得られる。
【００５６】
配線基板上の接続パッドとして、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、または何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およびこれらの混合膜が形成されているものを用いる。さらに、この配線基板をマザーボードに接続する。
【００５７】
尚、配線基板上に実装された半導体チップの周囲、および配線基板と半導体チップの間にシリコーン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して硬化させてもよい。
【００５８】
［実施例５］
Ａｇ膜の形成厚さを１μｍとした以外は実施例４と同様にして半導体装置を作製した。
【００５９】
本実施例においては、図１３に示すように、Ａｇ１０がはんだ中のＳｎと偏析し、Ａｇ3 Ｓｎ金属間化合物粒子１１が界面に形成される。このように、Ａｇ3 Ｓｎ金属間化合物を粒子状とするには、温度にもよるが、Ａｇ膜の形成厚さを４μｍ未満とする。
【００６０】
［実施例６］
シリコン１などで形成された半導体ウェハ（直径６インチ、厚さ６２５μｍ）上に、図１４に示すように、１００μｍ角のアルミニウム電極パッド２を形成し、アルミニウム電極パッド２の中心を空けるようにしてパッシベーション膜３を形成する。このとき、アルミニウム電極パッド２は、３５０μｍのピッチで半導体ウェハの全面に格子状に形成される。
【００６１】
次に、ウェハ全面にチタン膜４、ニッケル膜５およびパラジウム膜６をスパッタリングや電子ビーム蒸着などによりバリアメタルとして形成する。バリアメタルとしては、この代わりに、クロム、銅、金、ＴｉＮ、タングステン、タンタル、ニオブ、窒化タンタル等を組合せた積層膜を用いてもよい。
【００６２】
このバリアメタル上にＡｇ3 Ｓｎ金属間化合物膜７を、同じくスパッタリングや電子ビーム蒸着により形成する。このＡｇ3 Ｓｎ金属間化合物膜７の厚さは１０μｍ以下、好ましくは０．５〜５μｍとすると効果的にバリア性が発揮される。Ａｇ3 Ｓｎ金属間化合物膜７の厚さが１０μｍを超えるとＡｇ3 Ｓｎ金属間化合物膜７の形成時間が長くなるばかりかエッチングしにくくなり、０．５μｍ未満だとバリア性に劣る。
【００６３】
なお、バリアメタルとＡｇ3 Ｓｎ金属間化合物膜とは同時に形成してもよい。
続いて、バリアメタルの上にレジスト８を５０μｍ程度の厚さで塗布し、アルミニウム電極パッド２部分に重なる形状となるようガラスマスクを用いてレジストパターンを形成する。
【００６４】
さらに、図１５に示すように、王水系溶液を用いて、Ａｇ3 Ｓｎ金属間化合物膜７、パラジウム膜６およびニッケル膜５をエッチングする。次に、チタン膜４をエチレンジアミン四酢酸系溶液を用いてエッチングする。さらに、アセトンや一般的なレジスト剥離液等の溶媒を用いてレジスト８を除去する。
【００６５】
次に、図１６に示すように、厚さ６０μｍの１６０μｍ角の印刷マスク１２をウェハ上で位置合わせして配置し、開口部に低融点金属ペースト９を流し込み、スキージ１３により余分な低融点金属ペースト９を削ぎ落としてスクリーン印刷する。
【００６６】
その後、図１７に示すように、印刷マスク１２を引き上げる、またはウェハを引き下げると、低融点金属９がバリアメタル上に形成される。
【００６７】
この低融点金属９としては、共晶Ｓｎ／Ａｇはんだが挙げられる。この他、Ｓｎ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅ等の金属が混合されていてもよい。
【００６８】
さらに、図１８に示すように、半導体ウェハを、窒素雰囲気中、２５０℃で３０秒間加熱し、はんだ金属である低融点金属９をリフローする。
【００６９】
この後、特に図示しないが、通常の電気的なテストを行った後、ウェハをダイシングして半導体チップとし、フリップチップ実装する。このフリップチップ実装された半導体チップと配線基板とを仮止めし、２５０℃に設定した窒素リフロー炉に通して、低融点金属からなるバンプを溶融する。これによって半導体チップと配線基板とが電気的に接続・実装され、半導体装置が得られる。
【００７０】
配線基板上の接続パッドとして、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄおよびこれらの積層膜または混合膜、または何らかの金属上にＳｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｂｉ、Ｇｅといった低融点金属およびこれらの混合膜が形成されているものを用いる。さらに、この配線基板をマザーボードに接続する。
【００７１】
尚、配線基板上に実装された半導体チップの周囲、および配線基板と半導体チップの間にシリコーン樹脂、エポキシ樹脂またはアクリル樹脂等を充填して硬化させてもよい。
【００７２】
【発明の効果】
本発明によれば、バリアメタルと突起電極の間にＡｇ3 Ｓｎ金属間化合物を形成することで、バリアメタルと突起電極の双方に優れた密着性を有する信頼性の高い半導体素子およびその製造方法が提供される。
【図面の簡単な説明】
【図１】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図２】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図３】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図４】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図５】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図６】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図７】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図８】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図９】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１０】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１１】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１２】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１３】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１４】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１５】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１６】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１７】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１８】  本発明の一実施例による半導体素子の一製造工程を示す図。
【図１９】  従来の半導体素子の一製造工程を示す図。
【図２０】  従来の半導体素子の一製造工程を示す図。
【図２１】  従来の半導体素子の一製造工程を示す図。
【図２２】  従来の半導体素子の一製造工程を示す図。
【図２３】  従来の半導体素子の一製造工程を示す図。
【符号の説明】
１…シリコン
２…アルミニウム電極パッド
３…パッシベーション膜
４…チタン膜
５…ニッケル膜
６…パラジウム膜
７…Ａｇ3 Ｓｎ金属間化合物膜
８…レジスト
９…低融点金属
１０…銀
１１…Ａｇ3 Ｓｎ金属間化合物粒子
１２…印刷マスク
１３…スキージ
【図１】
0004237325.tif 000002
【図２】
0004237325.tif 000003
【図３】
0004237325.tif 000004
【図４】
0004237325.tif 000005
【図５】
0004237325.tif 000006
【図６】
0004237325.tif 000007
【図７】
0004237325.tif 000008
【図８】
0004237325.tif 000009
【図９】
0004237325.tif 000010
【図１０】
0004237325.tif 000011
【図１１】
0004237325.tif 000012
【図１２】
0004237325.tif 000013
【図１３】
0004237325.tif 000014
【図１４】
0004237325.tif 000015
【図１５】
0004237325.tif 000016
【図１６】
0004237325.tif 000017
【図１７】
0004237325.tif 000018
【図１８】
0004237325.tif 000019
【図１９】
0004237325.tif 000020
【図２０】
0004237325.tif 000021
【図２１】
0004237325.tif 000022
【図２２】
0004237325.tif 000023
【図２３】
0004237325.tif 000024