(57)【特許請求の範囲】
【請求項１】
ＤＭＡ要求を行う複数のモジュールが同じデータバスを使用してＤＭＡ転送を行うデータ転送システムのバス制御方法であって、
前記複数のモジュールが前記データバスに接続されて構成されるデータ転送システムの構成及び処理の内容に応じて各モジュールに対して設定された、各モジュールがＤＭＡ要求を出すことができる要求許可期間のタイムスパンと、前記データ転送システムの構成及び処理の内容に応じて、各モジュールに対して所定の周期で要求許可期間が与えられるように設定された前記要求許可期間の付与タイミングとに従って各モジュールの要求許可期間を管理し、
前記管理の下で各モジュールが要求許可期間内にＤＭＡ要求を出すようにし、
第１のモジュールがＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外のモジュールのうちのいずれかによって使用中でない場合には、前記第１のモジュールがＤＭＡ要求を出し次第、該ＤＭＡ要求に係るＤＭＡ転送を許可する一方、第１のモジュールが要求許可期間内にＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外の第２のモジュールによって使用中の場合には、前記第１のモジュールを待ち状態とし、
前記第２のモジュールによるＤＭＡ転送が終了した後に、前記待ち状態とした第１のモジュールのＤＭＡ要求に係るＤＭＡ転送を許可することを特徴とするバス制御方法。
【請求項２】
前記要求許可期間は、同じ付与タイミングで前記複数のモジュールのうちの一部の複数のモジュールに付与されることを特徴とする請求項１記載のバス制御方法。
【請求項３】
同じ付与タイミングで要求許可期間が付与されている複数のモジュールからのＤＭＡ要求が競合した場合には、優先順位が高いモジュールからのＤＭＡ要求に係るＤＭＡ転送を許可することを特徴とする請求項２記載のバス制御方法。
【請求項４】
ＤＭＡ要求を行う複数のモジュールと、
前記複数のモジュールが接続されている共通のデータバスと、
各モジュールから出されるＤＭＡ要求を調停し、ＤＭＡ転送可能なモジュールに対して前記データバスの使用許可を与え、当該モジュールによるＤＭＡ転送の実施を制御するＤＭＡコントローラと、
各モジュールがＤＭＡ要求を出すことができる要求許可期間を管理する要求許可期間管理手段であって、前記複数のモジュールが前記データバスに接続されて構成されるデータ転送システムの構成及び処理の内容に応じて、各モジュールに対して設定された前記要求許可期間のタイムスパンと、前記データ転送システムの構成及び処理の内容に応じて、各モジュールに対して所定の周期で要求許可期間が与えられるように設定された前記要求許可期間の付与タイミングとに従って、各モジュールの要求許可期間を管理し、各モジュールに対して要求許可期間を示す信号を与える要求許可期間管理手段と、
第１のモジュールがＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外のモジュールのうちのいずれかによって使用中でない場合には、前記第１のモジュールがＤＭＡ要求を出し次第、該ＤＭＡ要求に係るＤＭＡ転送を許可する一方、第１のモジュールが要求許可期間内にＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外の第２のモジュールによって使用中の場合には、前記第１のモジュールを待ち状態とし、前記第２のモジュールによるＤＭＡ転送が終了した後に、前記待ち状態とした第１のモジュールのＤＭＡ要求に係るＤＭＡ転送を許可する要求許可手段と、
を備えたことを特徴とするバス制御装置。
【請求項５】
前記要求許可期間管理手段がシーケンサであることを特徴とする請求項４記載のバス制御装置。
【請求項６】
前記要求許可期間管理手段は、同じ付与タイミングで前記複数のモジュールのうちの一部の複数のモジュールに前記要求許可期間を付与することを特徴とする請求項４又は５記載のバス制御装置。
【請求項７】
前記要求許可手段は、同じ付与タイミングで要求許可期間が付与されている複数のモジュールからのＤＭＡ要求が競合した場合には、優先順位が高いモジュールからのＤＭＡ要求に係るＤＭＡ転送を許可することを特徴とする請求項６記載のバス制御装置。
【請求項８】
請求項４から７のいずれか１項記載のバス制御装置を搭載したデジタルカメラであって、該デジタルカメラは、
光学像を電気信号に変換する撮像手段と、
前記撮像手段から得られた画像信号をデジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力された画像信号を基に所定の信号形式に変換する信号処理手段と、
前記ＤＭＡコントローラの制御に従って画像信号を一時的に記憶するメモリと、
前記信号処理手段で得た画像信号を圧縮する圧縮処理手段と、
前記圧縮された画像信号を記録媒体に記録する記録手段と、
カメラ本体の動作を制御する制御手段としての演算処理装置とを備え、
前記Ａ／Ｄ変換手段を介して取得される画像信号の取り込み処理、前記信号処理手段における信号処理、前記圧縮処理手段における圧縮処理、前記記録手段による記録処理及び前記演算処理装置の処理に関して、それぞれ前記要求許可期間管理手段の管理の下でＤＭＡ転送が実施されることを特徴とするデジタルカメラ。
【請求項９】
前記記録媒体に格納されている圧縮画像信号を伸長する伸長処理手段と、
前記撮像手段を介して取得した画像及び前記記録媒体に格納されている画像を表示可能な画像表示手段と、
前記画像表示手段に対して表示用の信号を出力する表示制御手段とを備え、
前記伸長処理手段における伸長処理並びに前記画像表示手段への画像表示処理に関して、それぞれ前記要求許可期間管理手段の管理の下でＤＭＡ転送が実施されることを特徴とする請求項８記載のデジタルカメラ。
【請求項１０】
前記撮像手段を介して記録用の画像を取り込む撮影モードと、前記記録媒体に格納されている画像を前記画像表示手段に表示させる再生モードとを有し、選択されるモードに応じて前記タイムスパン及び前記付与タイミングのうち少なくとも一方の設定内容が変更されることを特徴とする請求項８又は９記載のデジタルカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はバス制御方法及び装置並びにデジタルカメラに係り、特に複数のモジュールが同じデータバスを共有するシステムにおいて、該データバスを有効に使用するためのバス制御技術に関する。
【０００２】
【従来の技術】
特開平７−１４１２８７号公報は、ＤＭＡ転送によって発生する資源の占有を回避するため、ＣＰＵがデータ転送に直接的に関与するアクセス方式を採用しており、ＣＰＵの転送動作にスレーブ同期するスレーブコントローラによってＩ／ＯからメモリへのＤＭＡ転送を行うように構成されている。
【０００３】
特開平１０−２７１５５号公報に開示されたデータ転送制御装置は、並列動作する複数のデータ処理ユニットが単一のデータバスに接続されており、データ転送制御ユニットが各データ処理ユニットへのデータの入出力を基本動作クロックに同期して実行するように構成される。
【０００４】
特開平１１−２７２６０６号公報に開示されたバス制御装置は、プロセッサ、ＤＭＡコントローラ（ＤＭＡＣ）等の複数のバスマスタを有し、プロセッサがメモリ又はＩ／Ｏとの間でデータ転送をするときは、それぞれのシステムバス制御部がアクセス可能な最小限の時間幅でシステムバスにアクセスするように構成されるとともに、ＤＭＡＣがメモリとＩ／Ｏとの間でデータ転送するときは、それぞれのシステムバス制御部がアクセス可能な最小限の時間幅でシステムバスにアクセスするように構成されている。
【０００５】
【発明が解決しようとする課題】
上述した公報にも示されている通り、複数のモジュールが共通のデータバスに接続されているシステムにおいて、ＤＭＡ転送を行う場合は、ＤＭＡＣが各モジュールからのＤＭＡ要求の調停を行い、ＤＭＡ転送が可能なモジュールに対してバスの使用許可（バス権）を与えてＤＭＡ転送を行っている。この場合、早くＤＭＡ要求を出したモジュール又は優先順位の高いモジュールがデータバスを連続で占有し、他のモジュールのＤＭＡ転送が不可能となる場合があった。
【０００６】
本発明はこのような事情に鑑みてなされたもので、複数のモジュールがデータバスを共有し、かつ効率よくＤＭＡ転送を行うことを可能にし、特定のモジュールがデータバスを占有することによって起こるシステムの不整合を回避し得るバス制御方法及び装置並びにこれを適用したデジタルカメラを提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、請求項１に記載の発明は、ＤＭＡ要求を行う複数のモジュールが同じデータバスを使用してＤＭＡ転送を行うデータ転送システムのバス制御方法であって、前記複数のモジュールが前記データバスに接続されて構成されるデータ転送システムの構成及び処理の内容に応じて各モジュールに対して設定された、各モジュールがＤＭＡ要求を出すことができる要求許可期間のタイムスパンと、前記データ転送システムの構成及び処理の内容に応じて、各モジュールに対して所定の周期で要求許可期間が与えられるように設定された前記要求許可期間の付与タイミングとに従って各モジュールの要求許可期間を管理し、前記管理の下で各モジュールが要求許可期間内にＤＭＡ要求を出すようにし、第１のモジュールがＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外のモジュールのうちのいずれかによって使用中でない場合には、前記第１のモジュールがＤＭＡ要求を出し次第、該ＤＭＡ要求に係るＤＭＡ転送を許可する一方、第１のモジュールが要求許可期間内にＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外の第２のモジュールによって使用中の場合には、前記第１のモジュールを待ち状態とし、前記第２のモジュールによるＤＭＡ転送が終了した後に、前記待ち状態とした第１のモジュールのＤＭＡ要求に係るＤＭＡ転送を許可することを特徴とする。
【０００８】
本発明によれば、各モジュールについてＤＭＡ要求を出してよい期間（要求許可期間）を予め設定し、この要求許可期間以外の期間はそのモジュールからＤＭＡ要求を出すことができないようになっている。要求許可期間の長さ（タイムスパン）及び要求許可期間を与える周期（又はタイミング）については設計者が適宜設定することができる。システムの構成や処理の内容等を考慮して適切なタイムスパン及び要求許可期間の付与周期が設定される。各モジュールに与える要求許可期間が重複しなければＤＭＡ要求も競合しないため、各モジュールは一定のサイクルでＤＭＡ転送を実行できる。２つ以上のモジュールに対して同じタイミングで要求許可期間を与える場合は、ＤＭＡ要求の競合が起こり得るが、その場合は予め定められているＤＭＡの優先順位に従って制御する。
【０００９】
このように、本発明はＤＭＡ要求を行う各モジュールについてＤＭＡ要求を行うタイムスパンを設定し、各モジュールが予め定められたタイミングでＤＭＡ要求を出すようにしたので、それぞれのモジュールが一定のタイミングで必ずＤＭＡ転送を行うことが可能になり、システム全体の性能を向上することが可能となる。
請求項２に記載の発明は、請求項１に係るバス制御方法において、前記要求許可期間が、同じ付与タイミングで前記複数のモジュールのうちの一部の複数のモジュールに付与されることを特徴とする。
請求項３に記載の発明は、請求項２に係るバス制御方法において、同じ付与タイミングで要求許可期間が付与されている複数のモジュールからのＤＭＡ要求が競合した場合には、優先順位が高いモジュールからのＤＭＡ要求に係るＤＭＡ転送を許可することを特徴とする。
【００１０】
上述の方法発明を具現化する装置を提供するため、請求項４に記載の発明に係るバス制御装置は、ＤＭＡ要求を行う複数のモジュールと、前記複数のモジュールが接続されている共通のデータバスと、各モジュールから出されるＤＭＡ要求を調停し、ＤＭＡ転送可能なモジュールに対して前記データバスの使用許可を与え、当該モジュールによるＤＭＡ転送の実施を制御するＤＭＡコントローラと、各モジュールがＤＭＡ要求を出すことができる要求許可期間を管理する要求許可期間管理手段であって、前記複数のモジュールが前記データバスに接続されて構成されるデータ転送システムの構成及び処理の内容に応じて、各モジュールに対して設定された前記要求許可期間のタイムスパンと、前記データ転送システムの構成及び処理の内容に応じて、各モジュールに対して所定の周期で要求許可期間が与えられるように設定された前記要求許可期間の付与タイミングとに従って、各モジュールの要求許可期間を管理し、各モジュールに対して要求許可期間を示す信号を与える要求許可期間管理手段と、第１のモジュールがＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外のモジュールのうちのいずれかによって使用中でない場合には、前記第１のモジュールがＤＭＡ要求を出し次第、該ＤＭＡ要求に係るＤＭＡ転送を許可する一方、第１のモジュールが要求許可期間内にＤＭＡ要求を出したときに、前記データバスが前記複数のモジュールのうちの前記第１のモジュール以外の第２のモジュールによって使用中の場合には、前記第１のモジュールを待ち状態とし、前記第２のモジュールによるＤＭＡ転送が終了した後に、前記待ち状態とした第１のモジュールのＤＭＡ要求に係るＤＭＡ転送を許可する要求許可手段とを備えたことを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４において、前記要求許可期間管理手段がシーケンサであることを特徴とする。
請求項６に記載の発明は、請求項４又は５に係るバス制御装置において、前記要求許可期間管理手段が同じ付与タイミングで前記複数のモジュールのうちの一部の複数のモジュールに前記要求許可期間を付与することを特徴とする。
請求項７に記載の発明は、請求項６に係るバス制御装置において、同じ付与タイミングで要求許可期間が付与されている複数のモジュールからのＤＭＡ要求が競合した場合には、前記要求許可手段が優先順位が高いモジュールからのＤＭＡ要求に係るＤＭＡ転送を許可することを特徴とする。
【００１２】
請求項８に記載の発明は、上述したバス制御装置をデジタルカメラに適用したものであり、該デジタルカメラは、光学像を電気信号に変換する撮像手段と、前記撮像手段から得られた画像信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された画像信号を基に所定の信号形式に変換する信号処理手段と、前記ＤＭＡコントローラの制御に従って画像信号を一時的に記憶するメモリと、前記信号処理手段で得た画像信号を圧縮する圧縮処理手段と、前記圧縮された画像信号を記録媒体に記録する記録手段と、カメラ本体の動作を制御する制御手段としての演算処理装置とを備え、前記Ａ／Ｄ変換手段を介して取得される画像信号の取り込み処理、前記信号処理手段における信号処理、前記圧縮処理手段における圧縮処理、前記記録手段による記録処理及び前記演算処理装置の処理に関して、それぞれ前記要求許可期間管理手段の管理の下でＤＭＡ転送が実施されることを特徴としている。
【００１３】
請求項９に係るデジタルカメラは、上述の構成に加えて、前記記録媒体に格納されている圧縮画像信号を伸長する伸長処理手段と、前記撮像手段を介して取得した画像及び前記記録媒体に格納されている画像を表示可能な画像表示手段と、前記画像表示手段に対して表示用の信号を出力する表示制御手段とを備え、前記伸長処理手段における伸長処理並びに前記画像表示手段への画像表示処理に関して、それぞれ前記要求許可期間管理手段の管理の下でＤＭＡ転送が実施されることを特徴としている。
【００１４】
請求項１０に記載の態様は、請求項８又は９に係るデジタルカメラにおいて、前記撮像手段を介して記録用の画像を取り込む撮影モードと、前記記録媒体に格納されている画像を前記画像表示手段に表示させる再生モードとが選択的に切り替え可能であり、選択されるモードに応じて前記タイムスパン及び前記付与タイミングのうち少なくとも一方の設定内容が変更されることを特徴としている。
【００１５】
【発明の実施の形態】
以下添付図面に従って本発明に係るバス制御方法及び装置並びにデジタルカメラの好ましい実施の形態について説明する。
【００１６】
図１は本発明の実施形態に係るデータバス接続例を示すブロック図である。このシステムは、複数のモジュール１、モジュール２、…モジュールｎが共通のデータバス１０に接続された構造を有し、データバス１０には当該データバス１０を介したデータ送受信を制御するバスインターフェースとしてのＤＭＡ（Direct Memory Access）コントローラ１２の他、ＣＰＵ（中央演算処理装置）２０、メモリコントローラ２４及び外部デバイスコントローラ３０が接続されている。なお、モジュール１〜ｎのみならず、ＣＰＵ２０及び外部デバイスコントローラ３０もＤＭＡ要求を行う「モジュール」として扱うことができる。
【００１７】
メモリコントローラ２４はメモリ３４に対するデータの読み書き動作を制御する。外部デバイスコントローラ３０は、例えば、メモリカード、液晶ディスプレイなどの外部デバイス（図１中不図示）と接続され、外部デバイスへのデータ出力又は外部デバイスからのデータの読み込み制御等を行う。
【００１８】
ＤＭＡ要求を行うモジュール（１，２，…ｎ，２０，３０）は、優先順位が定められており、ＤＭＡコントローラ１２は、複数のモジュールからのＤＭＡ要求が競合した場合に、優先順位の最も高いモジュールのＤＭＡ要求に対して許可を与える。ＤＭＡ要求に対する許可が与えられたモジュールは、データバス１０を独占的に使用してメモリ３４にアクセスし、データの読み書きを行う。
【００１９】
本システムでは、各モジュール（１，２，…ｎ，２０，３０）がＤＭＡ要求を出すことができるタイムスパン（要求許可期間）を管理するための手段としてシーケンサ４０が設けられている。シーケンサ４０には、各モジュール（１，２，…ｎ，２０，３０）についてＤＭＡ要求を行うことができる期間が予め設定されている。それぞれのモジュールに与えられる要求許可期間は互いに重複しないタイミングで設定してもよいし、同じタイミングで複数のモジュールに要求許可期間を設定してもよい。
【００２０】
要求許可期間が重複する設定においてＤＭＡ要求が競合した場合はＤＭＡの優先順位に従って制御される。ＤＭＡ要求許可期間の長さや許可を与える順序などの設定は適宜変更可能であり、各モジュールの処理内容や処理速度・優先順位等を考慮して適切な値に設定される。シーケンサ４０は、その設定内容に従って各モジュール（１，２，…ｎ，２０，３０）に対してＤＭＡ要求の出力を許可する信号を与える。
【００２１】
各モジュール（１，２，…ｎ，２０，３０）は、シーケンサ４０から通告される要求許可期間内にＤＭＡ要求を出すことにより、必ずデータバス１０を使用する機会が与えられる。したがって、優先順位が低いモジュールに対しても要求許可期間を適切に配分することによって、これら低順位モジュールも一定のタイミングでＤＭＡ転送を行うことが可能となり、システム全体の性能を向上させることができる。
【００２２】
次に、上記の如く構成されたシステムの動作について説明する。説明を簡単にするために対象を簡略化し、モジュール１、モジュール２及びＣＰＵ２０からＤＭＡ要求があった場合のデータバス１０の使用例を説明する。なお、ＤＭＡの優先順位は、モジュール１＞モジュール２＞ＣＰＵ２０の順番とする。
【００２３】
まず、比較のために、図２を用いて従来のバス制御方式によるデータバスの使用例を説明する。従来は「要求許可期間」という設定はなされておらず、単に優先順位に従ってデータバスを使用するモジュールが決定されていた。図２によれば、[1] のタイミングでモジュール１とＣＰＵが同時にＤＭＡ要求を出す。[2] のタイミングで優先順位の高いモジュール１のＤＭＡ要求に対して許可が下りる。このときＣＰＵは待ち状態となる。[3] のタイミングでモジュール２がＤＭＡ要求を出す。このとき、データバスはモジュール１によって使用中であるため、モジュール２は待ち状態となる。モジュール１がデータバスを使用している期間中に、モジュール１が[4] のタイミングで再度ＤＭＡ要求を出している。[5] のタイミングでモジュール１のＤＭＡ転送（最初のＤＭＡ要求に係る転送処理）を終了するが、この時点で、モジュール１、モジュール２及びＣＰＵがＤＭＡ要求を出しているので、[6] のタイミングで優先順位の高いモジュール１のＤＭＡ要求に対して再度許可が下り、モジュール２とＣＰＵは待ち状態となる。
【００２４】
[7] のタイミングでモジュール１のＤＭＡ転送が終了する。このとき、モジュール２とＣＰＵがＤＭＡ要求を出しているが、[8] のタイミングで優先順位の高いモジュール２のＤＭＡ要求に対して許可が下り、ＣＰＵは待ち状態となる。モジュール２がデータバスを使用している期間中に、モジュール２が[9] のタイミングで再度ＤＭＡ要求を出している。[10]のタイミングでモジュール２のＤＭＡ転送（最初のＤＭＡ要求に係る転送処理）を終了するが、この時点でモジュール２及びＣＰＵがＤＭＡ要求を出しているので、[11]のタイミングで優先順位の高いモジュール２のＤＭＡ要求に対して再度許可が下り、ＣＰＵは待ち状態となる。
【００２５】
[12] のタイミングでモジュール２のＤＭＡ転送が終了すると、この時点ではＣＰＵのみがＤＭＡ要求を出している状態になるため、[13]のタイミングでＣＰＵのＤＭＡに対して許可が下りる。これにより、ＣＰＵがデータバスを使用する機会が与えられる。ＣＰＵがデータバスを使用して必要なデータ転送を実行し、[14]のタイミングでＣＰＵのＤＭＡ転送が終了する。
【００２６】
上記のように、従来の方式では、各モジュールからのＤＭＡ要求に対して、優先順位のみでＤＭＡの許否が判断されるため、優先順位の低いモジュール（図２においてＣＰＵ）は、他の全ての上位モジュールがデータバスを使用していない場合にのみ、データバスの使用が許可されることになる。したがって、ＤＭＡ転送を行うモジュールが増加するとシステム全体の性能を向上するのは困難であった。
【００２７】
このような課題を解決すべく、本実施形態ではＤＭＡ要求を行うそれぞれのモジュールに対してＤＭＡ要求許可期間の設定を行うシーケンサ４０を備えている。
【００２８】
図３は、本発明の実施形態に係るバス制御方式によるデータバスの使用例である。同図によれば、シーケンサ４０によって「モジュール１」→「ＣＰＵ」→「モジュール２」→「モジュール１」→…という順番で循環式に要求許可期間が設定されている。モジュール１の要求許可期間内に[1] のタイミングでモジュール１がＤＭＡ要求を出す。[2] のタイミングでモジュール１のＤＭＡ要求に対して許可が下りる。モジュール１に許可が下りると、モジュール１がデータバス１０を使用する。
【００２９】
モジュール１の要求許可期間が終了し、続いてＣＰＵ２０の要求許可期間となる。ＣＰＵ２０の要求許可期間内に[3] のタイミングでＣＰＵ２０がＤＭＡ要求を出す。このとき、データバス１０はモジュール１によって使用中であるため、ＣＰＵ２０は待ち状態となる。[4] のタイミングでモジュール１のＤＭＡ転送が終了すると、[5] のタイミングでＣＰＵ２０のＤＭＡ要求に対して許可が下りる。こうして、ＣＰＵ２０によってデータバス１０が使用される。
【００３０】
ＣＰＵ２０の要求許可期間が終了するとモジュール２の要求許可期間となる。モジュール２の要求許可期間内に[6] のタイミングでモジュール２がＤＭＡ要求を出す。このとき、ＣＰＵ２０によってデータバス１０が使用中であるため、モジュール２は待ち状態となる。やがて[7] のタイミングでＣＰＵ２０のＤＭＡ転送が終了する。そして、[8] のタイミングでモジュール２のＤＭＡ要求に対して許可が下りる。これにより、モジュール２がデータバス１０を使用する。
【００３１】
また、モジュール２の要求許可期間終了後にモジュール１の要求許可期間となるが、当該モジュール１の要求許可期間内における[8] のタイミングでモジュール１がＤＭＡ要求を出す。しかし、このときデータバス１０はモジュール２によって使用中であるため、モジュール１は待ち状態となる。
【００３２】
[9] のタイミングでモジュール２のＤＭＡ転送が終了すると、[10]のタイミングでモジュール１のＤＭＡ要求に対して許可が下りる。これにより、モジュール１がデータバス１０を使用する。
【００３３】
モジュール１の要求許可期間終了後はＣＰＵ２０の要求許可期間となるが、この期間内にＣＰＵ２０がＤＭＡ要求を出さなかった場合、[11]のタイミングでモジュール２の要求許可期間に切り替わる。このモジュール２の要求許可期間中[12]のタイミングでモジュール１のＤＭＡ転送が終了すると同時に、モジュール２がＤＭＡ要求を出す。これにより、[13]のタイミングでモジュール２のＤＭＡ要求に許可が下り、モジュール2 がデータバス１０を使用してデータ転送を実行する。その後、[14]のタイミングでモジュール2 のＤＭＡ転送が終了する。
【００３４】
このように本実施形態によれば、各モジュールについて要求許可期間を設定し、シーケンサ４０によって要求許可期間のサイクルを管理する構成にしたので、ＤＭＡ要求の集中を回避してバスを効率良く使用できる。
【００３５】
次に、本発明をデジタルカメラに適用した例を説明する。図４はデジタルカメラの構成を示すブロック図である。カメラ５０は、撮影レンズ５２の後方に撮像デバイスとしてのＣＣＤイメージセンサ（以下、ＣＣＤという。）５４を備えている。撮影レンズ５２を介してＣＣＤ５４の受光面に結像された被写体像は、ＣＣＤ５４の各フォトセンサ（感光画素）によって入射光量に応じた量の信号電荷に変換される。なお、ＣＣＤ５４は、シャッターゲートパルスのタイミングによって各フォトセンサの電荷蓄積時間（シャッタースピード）を制御する、いわゆる電子シャッター機能を有している。
【００３６】
各フォトセンサに蓄積された信号電荷は、図示せぬＣＣＤドライバから与えられるパルスに基づいて信号電荷に応じた電圧信号（画像信号）として順次読み出される。ＣＣＤ５４から出力された画像信号は、相関二重サンプリング（ＣＤＳ）処理、色分離処理及び各色信号のゲイン調整等の所定のアナログ信号処理が施された後、Ａ／Ｄ変換器５６によりデジタル信号に変換される。デジタル信号に変換された画像信号は、メモリコントローラ５８を介してメモリ６０に格納される。
【００３７】
メモリ６０に格納されたデータは、データバス６２を介して信号処理部６４に送られる。信号処理部６４は、輝度・色差（ＹＣ）信号生成回路、ガンマ補正回路、シャープネス補正回路、コントラスト補正回路、ホワイトバランス補正回路等を含むデジタルシグナルプロセッサ（ＤＳＰ）で構成された画像処理手段であり、ＣＰＵ６６からのコマンドに従って画像信号を処理する。
【００３８】
信号処理部６４に入力された画像データは、輝度信号（Ｙ信号）及び色差信号（Ｃr,Ｃb 信号）に変換されるとともに、ガンマ補正等の所定の処理が施された後、メモリ６０に格納される。撮影画像を表示出力する場合、メモリ６０から画像データが読み出され、表示用の所定方式の信号（例えば、ＮＴＳＣ方式のカラー複合映像信号）に変換された後、ＬＣＤインターフェース６８を介して液晶ディスプレイ（ＬＣＤ）７０に出力される。こうして、当該画像データの画像内容が液晶ディスプレイ７０に表示される。
【００３９】
ＣＣＤ５４から出力される画像信号によってメモリ６０内の画像データが定期的に書き換えられ、その画像データから生成される映像信号が液晶ディスプレイ７０に供給されることにより、ＣＣＤ５４が撮像するリアルタイム画像（ムービー画像）が液晶ディスプレイ７０に表示される。
【００４０】
操作部７２は、シャッターボタン、電源スイッチ、モード切換スイッチ、十字ボタンその他の各種操作スイッチを含むブロックである。カメラ５０の制御部としてのＣＰＵ６６は操作部７２から受入する信号に基づき、対応する回路の動作を制御するとともに、液晶ディスプレイ７０における表示の制御、ストロボ発光制御、オートフォーカス（ＡＦ）制御、自動露出（ＡＥ）制御、データ通信制御、及び記録処理の制御など撮影動作の制御を行う。すなわち、ＣＰＵ６６はシャッターボタンの「半押し」操作に応動して取り込んだ画像データから焦点評価演算やＡＥ演算などの各種演算を行い、その演算結果に基づいてレンズ駆動部（不図示）を制御して撮影レンズ５２を合焦位置に移動させる一方、絞り駆動部（不図示）を制御するとともに、ＣＣＤ５４の電荷蓄積時間を制御する。
【００４１】
シャッターボタンが「全押し」操作されると、撮影開始指示（レリーズＯＮ）信号が発せられる。ＣＰＵ６６は、レリーズＯＮ信号の受け付けに応動して記録用の画像データの取り込みを開始するとともに、圧縮伸長回路７４にコマンドを送る。これにより圧縮伸長回路７４は、メモリ６０に保持されている画像データをＪＰＥＧその他の所定の形式に従って圧縮する。
【００４２】
圧縮された画像データは、メモリカードインターフェース７６を介してメモリカード７８記録される。記録媒体としては、スマートメディア、ＰＣカード、コンパクトフラッシュ、磁気ディスク、光ディスク、光磁気ディスク、メモリスティックなど種々の形態を適用できる。使用される媒体に応じた信号処理手段とインターフェースが適用される。異種、同種の記録メディアを問わず、複数の媒体を装着可能な構成にしてもよい。また、画像を保存する手段は、リムーバブルメディアに限らず、カメラ５０に内蔵された記録媒体（内蔵メモリ）であってもよい。内蔵メモリに画像を保存する態様の場合、データをパソコン等の外部機器に転送するための通信用インターフェースが設けられる。
【００４３】
再生モード時には、メモリカード７８から画像データが読み出され、読み出された画像データは、圧縮伸長回路７４によって伸長処理された後、ＬＣＤインターフェース６８を介して液晶ディスプレイ７０に再生出力される。
【００４４】
シーケンサ８０は、ＤＭＡ要求モジュールとしての信号処理部６４、圧縮伸長回路７４、メモリカードインターフェース７６及びＬＣＤインターフェース６８の各回路ブロックの要求許可期間を管理する。
【００４５】
次に、上記の如く構成されたカメラ５０における動作モード毎のデータの流れを説明する。図５は、ムービーモード（リアルタイム画像表示モード）におけるデータの流れを示している。ムービーモードでは、ＣＣＤ５４から出力された画像信号はＡ／Ｄ変換器５６によってデジタル信号に変換され、このＡ／Ｄ変換出力がメモリコントローラ５８を介してメモリ６０に記憶される（符号▲１▼）。
【００４６】
メモリ６０に記憶されたデータは、メモリコントローラ５８を介して読み出され、信号処理部６４へ送られる（符号▲２▼）。信号処理部６４は、読み込んだ画像データを基にＹＣ変換処理、その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ５８を介してメモリ６０に書き戻される（符号▲３▼）。こうして、メモリ６０に格納された画像データは、メモリコントローラ５８を介して読み出され、ＬＣＤインターフェース６８に送られる（符号▲４▼）。そして、表示用の映像信号に変換された後、液晶ディスプレイ７０に供給される。
【００４７】
図５に示した動作においてＤＭＡ優先順位は、Ａ／Ｄ変換器５６からのデータ取り込み▲１▼＞信号処理部６４へのデータ転送（ＹＣ処理のRead），信号処理部６４からメモリ６０へのデータ転送（ＹＣ処理のWrite ）▲３▼＞ＬＣＤインターフェース６８へのデータ転送▲４▼の順に設定されている。なお、▲２▼と▲３▼は優劣無しとする。
【００４８】
図６及び図７にはムービーモードにおける要求許可期間のタイミング（周期）の例が示されている。図６に示した〔例１〕は、各処理モジュールに対する要求許可期間を重複させずに順次処理を行う設定例である。すなわち、まずＡ／Ｄ変換器５６に対して要求許可期間が与えられ、Ａ／Ｄ変換出力をメモリ６０に書き込む処理を行う。以下順次ＣＰＵ→ＹＣ処理（Read) →ＣＰＵ→ＹＣ処理（Write)→ＣＰＵ→ＬＣＤ→ＣＰＵの順に要求許可期間が切り替わり、再び先頭のＡ／Ｄに戻る。図６に示した通り、重複しない要求許可期間が循環式に切り替えられることにより、その順序に従って処理が進行する。
【００４９】
図７に示した〔例２〕は、同タイミングで複数のモジュールに対して要求許可期間を与える例である。同図によれば、ＹＣ処理のReadとＹＣ処理のWrite については重複的に要求許可期間が与えられる。重複タイミング時はＤＭＡの優先順位に従って処理されるが、ＹＣ処理のReadとＹＣ処理のWrite については必ず異なるタイミングで実施されるためＤＭＡ要求は競合しない。
【００５０】
図８は記録用の静止画取り込みモードにおけるデータの流れを示している。取り込みモードでは、ＣＣＤ５４から出力された画像信号はＡ／Ｄ変換器５６によってデジタル信号に変換され、このＡ／Ｄ変換出力がメモリコントローラ５８を介してメモリ６０に記憶される（符号▲１▼）。メモリ６０に記憶されたデータは、メモリコントローラ５８を介して読み出され、信号処理部６４へ送られる（符号▲２▼）。信号処理部６４は、読み込んだ画像データを基にＹＣ変換処理その他所定の信号処理を施す。所定の信号処理を経たデータは、メモリコントローラ５８を介してメモリ６０に書き戻される（符号▲３▼）。
【００５１】
こうして、メモリ６０に格納された画像データは、メモリコントローラ５８を介して読み出され、圧縮伸長回路７４へ送られる（符号▲４▼）。圧縮伸長回路７４において圧縮された画像データは、メモリコントローラ５８を介して再びメモリ６０に書き込まれる（符号▲５▼）。その後、圧縮データは、メモリコントローラ５８を介してメモリ６０から読み出され、メモリカードインターフェース７６に送られる（符号▲６▼）。そして、メモリカードインターフェース７６を介して圧縮画像データがメモリカード７８に書き込まれる。
【００５２】
図８に示した動作においてＤＭＡ優先順位は、Ａ／Ｄ変換器５６からのデータ取り込み▲１▼＞信号処理部６４へのデータ転送（ＹＣ処理Read）▲２▼，信号処理部６４からメモリ６０へのデータ転送（ＹＣ処理Write ）▲３▼＞圧縮伸長回路７４へのデータ転送（圧縮Read）▲４▼，圧縮伸長回路７４からメモリ６０へのデータ転送（圧縮Write ）▲５▼＞メモリカードインターフェース７６へのデータ転送▲６▼の順に設定されている。なお、▲２▼と▲３▼は優劣が無く、▲４▼と▲５▼も優劣は無いものとする。
【００５３】
図９及び図１０には取り込みモード（ＬＣＤ表示なしの場合）における要求許可期間のタイミング（周期）の例が示されている。図９に示した〔例１〕は、各処理モジュールに対する要求許可期間を重複させずに順次処理を行う設定例である。図９に示した順序に従って要求許可期間が循環式に切り替わり、画像取り込みの処理が進行する。
【００５４】
図１０に示した〔例２〕は、同タイミングで複数のモジュールに対して要求許可期間を与える例である。同図によれば、ＹＣ処理Readと圧縮Read及びメモリカードインターフェースへの転送処理の三工程について同じタイミングで要求許可期間が与えられる。同様に、ＹＣ処理Write 、圧縮Write 及びメモリカードへの書き込み処理の三工程についても同じタイミングで要求許可期間が設定されている。ＤＭＡ要求が競合した場合はＤＭＡの優先順位に従って制御され、順位の高いモジュールに対して許可が下る。
【００５５】
図１１は再生モードにおけるデータの流れを示している。再生モードでは、メモリカード７８に記録されている画像データがメモリカードインターフェース７６を介して読み出される。この読み出されたデータ（圧縮データ）は、メモリコントローラ５８を介してメモリ６０に格納される（符号▲１▼）。次いで、メモリコントローラ５８は、メモリ６０内の圧縮データを読み出し、これを圧縮伸長回路７４に転送する（符号▲２▼）。圧縮伸長回路７４で伸長処理された画像データはメモリコントローラ５８を介してメモリ６０に送られる（符号▲３▼）。
【００５６】
そして、メモリ６０に記憶されたデータは、メモリコントローラ５８を介して読み出され、ＬＣＤインターフェース６８に送られる（符号▲４▼）。そして、表示用の映像信号に変換された後、液晶ディスプレイ７０に供給される。
【００５７】
図１１に示した動作においてＤＭＡ優先順位は、カードインターフェース取り込み▲１▼＞圧縮伸長回路７４へのデータ転送（伸長Read）▲２▼，圧縮伸長回路７４からメモリ６０へのデータ転送（伸長Write ）▲３▼＞ＬＣＤインターフェース６８へのデータ転送▲４▼の順に設定されている。なお、▲２▼と▲３▼は優劣が無いものとする。
【００５８】
図１２及び図１３には再生モード（ＬＣＤ表示優先の場合）における要求許可期間のタイミング（周期）の例が示されている。図１２に示した〔例１〕は、各処理モジュールに対する要求許可期間を重複させずに順次処理を行う設定例である。図１２に示した順序に従って要求許可期間が循環式に切り替わり、画像再生の処理が進行する。
【００５９】
図１３に示した〔例２〕は、同タイミングで複数のモジュールに対して要求許可期間を与える例である。同図によれば、メモリカードインターフェースからの取り込みと伸長Read及び伸長Write の各工程について同じタイミングで要求許可期間が与えられる。ＤＭＡ要求が競合した場合はＤＭＡの優先順位に基づいて制御される。
【００６０】
図５乃至図１３で説明したように、カメラ５０の各動作モードに応じてＤＭＡ優先順位の設定並びに各モジュールの要求許可期間の設定が変更される。
【００６１】
【発明の効果】
以上説明したように本発明によれば、複数のモジュールでデータバスを共有するシステムにおいて、各モジュールがＤＭＡ要求を出せるタイムスパン（要求許可期間）の設定を可能とする手段を設け、各モジュールが予め設定されたタイミングでＤＭＡ要求を出すようにしたので、ＤＭＡ要求が時間的に分散され、バスレートを効率的に使用でき、システム全体の性能向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るデータバス接続例を示すブロック図
【図２】従来のバス制御方式によるデータバスの使用例を示すタイミングチャート
【図３】本発明の実施形態に係るバス制御方式によるデータバスの使用例を示すタイミングチャート
【図４】本発明を適用したデジタルカメラの構成を示すブロック図
【図５】図４に示したカメラのムービーモードにおけるデータの流れを示すブロック図
【図６】ムービーモードにおける要求許可期間の周期（例１）を示す図
【図７】ムービーモードにおける要求許可期間の周期（例２）を示す図
【図８】図４に示したカメラの取り込みモードにおけるデータの流れを示すブロック図
【図９】取り込みモードにおける要求許可期間の周期（例１）を示す図
【図１０】取り込みモードにおける要求許可期間の周期（例２）を示す図
【図１１】図４に示したカメラの再生モードにおけるデータの流れを示すブロック図
【図１２】再生モードにおける要求許可期間の周期（例１）を示す図
【図１３】再生モードにおける要求許可期間の周期（例２）を示す図
【符号の説明】
１…モジュール、２…モジュール、１０…データバス、１２…ＤＭＡコントローラ、２０…ＣＰＵ、２４…メモリコントローラ、３０…外部デバイスコントローラ、３４…メモリ、４０…シーケンサ、５０…カメラ、５４…ＣＣＤ、５６…Ａ／Ｄ変換器、５８…メモリコントローラ、６０…メモリ、６２…データバス、６４…信号処理部、６６…ＣＰＵ、７０…液晶ディスプレイ、７４…圧縮伸長回路、７６…メモリカードインターフェース、７８…メモリカード、８０…シーケンサ
【図１】
0004328906.tif 000002
【図２】
0004328906.tif 000003
【図３】
0004328906.tif 000004
【図４】
0004328906.tif 000005
【図５】
0004328906.tif 000006
【図６】
0004328906.tif 000007
【図７】
0004328906.tif 000008
【図８】
0004328906.tif 000009
【図９】
0004328906.tif 000010
【図１０】
0004328906.tif 000011
【図１１】
0004328906.tif 000012
【図１２】
0004328906.tif 000013
【図１３】
0004328906.tif 000014