(57)【特許請求の範囲】
【請求項１】
半導体チップが搭載された第１の回路基板と、半導体チップが搭載されていない第２の回路基板とを交互に積層し、その積層された回路基板が加熱プレスによって一体化されてなる多層化回路基板において、
前記第１の回路基板は、絶縁性樹脂基材の一方の表面の中央部において半導体チップが実装された第１の導電性バンプを有するとともに、前記絶縁性樹脂基材の一方の表面の周辺部において前記第２の回路基板に電気的に接続された第２の導電性バンプとを有し、
前記絶縁性樹脂基材の前記一方の表面から他方の表面に達する非貫通孔内に充填された導電性物質からなるバイアホールが、前記第１の導電性バンプおよび第２の導電性バンプに対応した位置にそれぞれ形成され、
前記第１導電性バンプに対応するバイアホールと前記第２導電性バンプに対応するバイアホールとを電気的に接続する導体回路が、前記絶縁性樹脂基材の他方の表面にその中央部から周辺部に向って延設され、
前記第２の回路基板は、絶縁性樹脂基材の中央部において、前記半導体チップが通過し、収納され得るように形成された貫通孔を有し、
前記絶縁性樹脂基材の一面にはその周辺部において、前記第１の回路基板の前記第２の導電性バンプに電気的に接続される導体回路が形成され、
前記絶縁性樹脂基材の他面から前記導体回路に達する非貫通孔内に充填された導電性物質からなるバイアホールが形成され、さらに、
そのバイアホールホールの直上には、上層に隣接して積層される第１の回路基板の他方の表面に形成された導体回路に電気的に接続される導電性バンプが形成されていることを特徴とする多層化回路基板。
【請求項２】
上記バイアホール群は、電解銅めっき膜から形成されるとともに、上記第１および第２の導電性バンプは、電解すずめっき膜から形成されることを特徴とする請求項１に記載の多層化回路基板。
【請求項３】
上記第１および第２の導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいずれか１の金属で形成されることを特徴とする請求項１に記載の多層化回路基板。
【請求項４】
上記第１および第２の導電性バンプは、半田またはスズ合金から形成されることを特徴とする請求項１に記載の多層化回路基板。
【請求項５】
前記導体回路の表面には粗化層が形成されていることを特徴とする請求項１〜４のいずれかに記載の多層化回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを実装するに好適な半導体チップ実装用回路基板と、半導体チップを実装した回路基板と半導体チップを実装していない回路基板とを交互に積層し、一体化してなる多層化回路基板に関するものである。
【０００２】
【従来の技術】
最近、ＩＣチップの高密度実装化に対応するために、ＩＣチップを基板内に埋め込み積層する技術が提案されている。例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、及び特開平１０−１６３４１４号公報には、そのような積層パッケージが開示されている。
このような従来技術では、ＴＳＯＰ（Thin Small  Outline  Package）、ＴＣＰ（Tape  Carrier  Package）、ＢＧＡ（Ball  Grid  Array）等のＩＣパッケージを一層毎に組み立てた後に、複数のＩＣパッケージを積層する。このとき、各層間は、予め各パッケージに設けた外部接続用の端子を介して接続される。
しかしながら、このような従来技術では、多くの製造工程を経なければならないことから、加工コストの増加を招いていた。
【０００３】
図５および図６は、上記従来技術により製造された積層パッケージを示している。図５は、樹脂でモールドされたパッケージを積層したものを示し、また、図６(a)は、図５に示すモジュール基板の側面図、図６(b)は同じく平面図である。
これらのＩＣパッケージ１００Ａ，１００Ｂには、ＩＣ実装部１０６と、その上面に実装されたＩＣチップ１０２と、ＩＣチップ１０２と外部部品とを接続するリード１０１と、ＩＣチップ１０２とリード１０１とを樹脂内部で接続するボンディングワイヤ１０３とが設けられている。また、ＩＣチップ１０２を含む所定の領域は、樹脂体１０４により被覆されている。
このような構造のＩＣパッケージ１００Ａの上側には、他のＩＣパッケージ１００Ｂが積層された状態とされて、基板１０５に実装されている。
【０００４】
【発明が解決しようとする課題】
ところで、上記のＩＣパッケージ１００Ａ，１００Ｂを厚さ方向に積み重ねて、基板１０５に実装しようとすると、樹脂体１０４の厚みのために総モジュール厚が厚くなってしまうという問題がある。また、ＩＣパッケージ１００Ａ，１００Ｂを横方向に基板１０５に実装する場合には、総モジュールが大きくなるという問題がある。さらに、上下のパッケージ１００Ａ，１００Ｂは、それぞれのリード１０１によって基板１０５に接続されているので、パッケージ１００Ａ，１００Ｂの積層時に位置ずれが生じると、リード１０１間が短絡してしまうおそれがあった。
【０００５】
ＩＣカードや携帯電話等の電子機器の小型化に伴い、ＩＣパッケージに対しても、更なる高密度化と薄型化が要求されている現在、上記従来技術では、十分な高密度・薄型化を図ることは困難である。
【０００６】
このような問題を解決するためには、ＩＣチップ１０２を樹脂体１０４でモールドする構成を変更し、例えばプリント基板を積層しながらその層間にＩＣチップを実装するという技術も検討されている。しかしながら、そのような構成を採用した場合には、プリント基板の表裏両面に導電性バンプ（プリント基板間の接続用および、ＩＣチップ実装用）を形成することが必要となる。現在のところ、そのようなプリント基板を製造するには、高価な電着法を利用することが考えられるが、そのような方法ではＩＣパッケージの製造コストが上昇してしまい、経済的ではないという問題があった。
【０００７】
そこで、本発明は、従来技術が抱える上記問題点に鑑みてなされたものであり、その目的とするところは、ＩＣパッケージの高密度・薄型化を図るために、ＩＣ等の半導体チップとの電気的接続を確実に行うことができるとともに、半導体チップから引き出された配線をさらに積層化することができるような構造を有する半導体チップ実装用の回路基板に半導体チップを実装してなる第１の回路基板と、半導体チップが通過し、収納され得るように形成された貫通孔を有する、半導体チップが実装されていない第２の回路基板とを交互に積層した後、その積層体を加熱プレスにより一体化してなる多層化回路基板を提供することにある。
【０００８】
【課題を解決するための手段】
そこで、本発明者らは、上掲の目的を実現するために鋭意研究した結果、絶縁性樹脂基材の一方の表面に、半導体チップを実装するための実装用バンプと積層用の回路基板との接続を図るための接続用バンプとの二種類の導電性バンプを突設し、実装用バンプ位置および接続用バンプ位置に対応して、絶縁性樹脂基材の一方の表面から他方の表面に達する非貫通孔に導電性物質を充填してなるバイアホールを形成し、実装用バンプに対応するバイアホールと接続用バンプに対応するバイアホールとを接続する導体回路を、絶縁性樹脂基材の他方の表面に形成してなる半導体チップ実装用の回路基板に、半導体チップを実装してなる第１の回路基板は、積層用の第２の回路基板と交互に積層することが可能であることを知見し、以下の内容を要旨構成とする本発明に想到した。すなわち、
【０００９】
本発明の多層化回路基板に用いる第１の回路基板は、絶縁性樹脂基材の一方の表面の中央部に半導体チップを実装するための実装領域を有するとともに、その実装領域の外側において積層用の回路基板との電気的な接続を行う周辺接続領域を有しており、前記実装領域内には、前記半導体チップが接続される実装用バンプ（第１の導電性バンプ）が突設されると共に、前記周辺接続領域には、前記積層用の第２の回路基板に電気的に接続される接続用バンプ（第２の導電性バンプ）が突設され、前記絶縁性樹脂基材の前記一方の表面から他方の表面に達する非貫通孔内に充填された導電性物質からなるバイアホールが、前記第１の導電性バンプおよび第２の導電性バンプにそれぞれ対応した位置に設けられ、前記第１の導電性バンプに対応するバイアホールと前記第２の導電性バンプに対応するバイアホールとをそれぞれ電気的に接続する導体回路が、前記絶縁性樹脂基材の他方の表面に中央部から周辺部に向って延設されていることを特徴とする。
【００１０】
上記構成によれば、第１の回路基板は、半導体チップを絶縁性樹脂基材の片面に設けた第１の導電性バンプ上に実装した状態で、第２の回路基板と交互に積層することができる。従って、配線基板の高密度化や半導体チップ間の距離の短縮化を図り、配線の抵抗やインダクタンスに起因する不具合を低減することができ、電気信号を遅延なく高速で伝達することができる多層化回路基板の製造に非常に有利となる。
【００１１】
本発明の多層化回路基板に用いる半導体チップを実装した第１の回路基板において、各バイアホールを構成する導電性物質は、電解銅めっき膜から形成されるとともに、第１の導電性バンプおよび第２の導電性バンプは、電解すずめっき膜から形成されることが望ましい。
【００１２】
このような構成によれば、導体と導体とを接着する役目を果して電気的接続を確実に行うことができ、接続性や信頼性という点で有利である。
【００１３】
また、第１の導電性バンプおよび第２の導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいずれか1の金属で形成されることが望ましく、さらに、半田またはスズ合金から形成することもできる。
【００１４】
本発明の多層化回路基板は、半導体チップが搭載された第１の回路基板と、半導体チップが搭載されていない第２の回路基板とを交互に積層し、その積層された回路基板が加熱プレスによって一体化されてなる多層化回路基板において、
前記第１の回路基板は、絶縁性樹脂基材の一方の表面の中央部において半導体チップが実装された第１の導電性バンプを有するとともに、前記絶縁性樹脂基材の一方の表面の周辺部において前記第２の回路基板に電気的に接続された第２の導電性バンプとを有し、
前記絶縁性樹脂基材の前記一方の表面から他方の表面に達する非貫通孔内に充填された導電性物質からなるバイアホールが、前記第１の導電性バンプおよび第２の導電性バンプに対応した位置にそれぞれ形成され、
前記第１導電性バンプに対応するバイアホールと前記第２導電性バンプに対応するバイアホールとを電気的に接続する導体回路が、前記絶縁性樹脂基材の他方の表面にその中央部から周辺部に向って延設され、
前記第２の回路基板は、絶縁性樹脂基材の中央部において、前記半導体チップが通過し、収納され得るように形成された貫通孔を有し、
前記絶縁性樹脂基材の一面にはその周辺部において、前記第１の回路基板の前記第２の導電性バンプに電気的に接続される導体回路が形成され、
前記絶縁性樹脂基材の他面から前記導体回路に達する非貫通孔内に充填された導電性物質からなるバイアホールが形成され、さらに、
そのバイアホールホールの直上には、上層に隣接して積層される第１の回路基板の他方の表面に形成された導体回路に電気的に接続される導電性バンプが形成されていることを特徴とする。
【００１５】
上記各バイアホール群は、電解銅めっき膜から形成されるとともに、導電性バンプは、電解すずめっき膜から形成されることが望ましい。
【００１６】
また、上記導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉから選ばれるいずれか１の金属で形成されることが望ましく、さらに、半田またはスズ合金から形成することもできる。
【００１７】
さらに、上記多層化回路基板を構成する第１の回路基板の導体回路の表面には、粗化層が形成されることが望ましい。
【００１８】
【発明の実施の形態】
本発明で用いる半導体チップを実装する第１の回路基板の特徴は、ＩＣチップ等の半導体チップを第１の導電性バンプを介して実装した状態で、積層用の第２の回路基板と共に積層されて、半導体チップ間の信号伝達を速やかに行うことができる多層化回路基板の製造に好適に用いられる点にある。
【００１９】
すなわち、本発明で用いる半導体チップを実装する第１の回路基板は、絶縁性樹脂基材から形成され、そのほぼ中央部に半導体チップを実装する領域を有するとともに、その実装領域から外側に向う周辺部には、多層化の際に、隣接する他の積層用の第２の回路基板との電気的接続を図るための接続領域を有している。
【００２０】
絶縁性樹脂基材の半導体チップ実装領域を取り囲んだ部分には、多数のバイアホールが形成されるとともに、それぞれの真上には半導体チップが実装される第１の導電性バンプが絶縁性基材の表面から突出して形成される。
【００２１】
また、絶縁性樹脂基材の周辺部にも、多数のバイアホールが形成されるとともに、それぞれの真上には積層用の第２の回路基板に電気的に接続される第２の導電性バンプが、第１の導電性バンプと同様に、絶縁性樹脂基材の表面から突出して形成される。
【００２２】
上記第１の導電性バンプは、対応するバイアホールを介して、絶縁性樹脂基材の反対側の表面に形成された導体回路に接続され、その導体回路は、中央部から周辺部に向かって延設され、その周辺部において、第２の導電性バンプに対応するバイアホールに電気的に接続されている。
【００２３】
このような半導体チップが実装された第１の回路基板は、半導体チップが実装されていない他の積層用の第２の回路基板と交互に積層され、一体化されることができるので、高密度化および高機能化の実現を図ることができる多層化回路基板が形成される。
【００２４】
そのような多層化に際しては、例えば、その表層側には、演算機能を主として有する半導体チップを実装した第１の回路基板を配置させ、内層側には、メモリー機能を主として有する半導体チップを実装した第１の回路基板を配置させ、それらの半導体チップを実装した第１の回路基板間には、絶縁性樹脂基材のほぼ中央部に半導体チップ実装領域に対応した開口が設けられ、かつその一面に導体回路を有し、絶縁性樹脂基材の他面にはその導体回路に達する非貫通孔内に導電性物質を充填してなる充填バイアホールが形成されると共に、そのバイアホールの直上に導電性バンプが形成された積層用の第２の回路基板を配置させた状態で、それら複数の回路基板を積層し、さらに一括して加熱プレスすることによって一体化することが望ましい。
【００２５】
そのようにして得られた多層化回路基板において、第１の回路基板上に実装された半導体チップは、スペーサとしての機能も有する隣接する第２の回路基板に設けた中央開口内に臨んで樹脂封止され、その状態で、第１の導電性バンプおよびそれに対応するバイアホールを介して絶縁性基材の反対側に設けた導体回路に接続されている。その導体回路は、基板外周部に向かって延設され、隣接する第２の回路基板との接続用の第２の導電性バンプに対応するバイアホールに接続されているので、半導体チップ間の距離の短縮化や、配線抵抗やインダクタンスに起因する不具合が低減されるので、その結果、電気信号の伝達を高速で遅延なく行うことができる。
【００２６】
本発明の多層化回路基板を構成する第１および第２の回路基板は、絶縁性樹脂基材から形成され、その絶縁性樹脂基材は、有機系絶縁性基材であれば使用でき、具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミドトリアジン樹脂基材、ＦＲ−４、ＦＲ−５から選ばれるリジッド（硬質）の積層基材、あるいは、ポリフェニレンエーテル（ＰＰＥ）フィルム、ポリイミド（ＰＩ）などのフィルムからなるフレキシブル基材から選ばれる１種であることが望ましい。
【００２７】
特に、硬質の絶縁性樹脂基材は、従来のような半硬化状態のプリプレグではなく、完全に硬化した樹脂材料から形成されるので、このような材料を用いることによって、絶縁性樹脂基材上へ銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性樹脂基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれを最小限度に抑えて、ビアランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述する充填ビアホール形成用の非貫通孔をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００２８】
上記絶縁性樹脂基材の一方の表面上への導体回路の形成は、銅箔等の金属箔を適切な樹脂接着剤を介して絶縁性樹脂基材に貼り付け、その後、適切なエッチング処理を施すことによって行われる。
このような絶縁性樹脂基材上への銅箔の貼付に代えて、絶縁性樹脂基材上に予め銅箔が貼付られた片面銅張積層板を用いることもでき、その銅箔は密着性改善のために
マット処理されていてもよい。片面銅張積層板を使用することが最も好ましい実施の形態である。
【００２９】
上記片面銅張積層板は、エポキシ樹脂基材、フェノール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬化性樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと銅箔を積層して加熱加圧プレスすることにより得られる基板である。この片面銅張積層板は、リジッドな基板であり、扱いやすくコスト的にも最も有利である。また、絶縁性樹脂基材の表面に、金属を蒸着した後、電解めっきを用いて、金属層を形成することもできる。
【００３０】
上記絶縁性樹脂基材の厚さは、１０〜２００μｍ、好ましくは１５〜１００μｍであり、２０〜８０μｍが最適である。これらの範囲より薄くなると強度が低下して取扱が難しくなり、逆に厚すぎると微細なバイアホールの形成および導電性材料による充填が難しくなるからである。
【００３１】
一方、導体回路を形成する銅箔の厚さは、５〜３６μｍ、好ましくは８〜３０μｍであり、１２〜２５μｍがより好適である。その理由は、後述するようにバイアホール形成用の非貫通孔をレーザ加工によって設ける際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
【００３２】
バイアホール形成用の非貫通孔は、絶縁性樹脂基材の銅箔貼付面と反対側の表面に、半硬化状態の樹脂接着剤層を介して予め光透過性の樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行って形成される。
【００３３】
上記レーザ照射によって開口が設けられた樹脂フィルムは、絶縁性樹脂基材の表面から銅箔に達する非貫通孔内に導電性物質を充填してバイアホールを形成する際には印刷用マスクとして機能し、また非貫通孔内に導電性物質を充填した後、バイアホール表面の直上に導電性バンプを形成する際には、そのバンプの突出高さを調整する機能を果たすものであり、所定の工程を経た後に、接着剤層から剥離されるような粘着剤層を有する。
【００３４】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるポリエチレンテレフタレート樹脂フィルム（以下、「ＰＥＴフィルム」と言う）から形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して、導電性バンプの絶縁性基材表面からの突出量が決まるので、１０μｍ未満の厚さでは突出量が小さすぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、溶融した導電性バンプが接続界面において拡がりすぎるので、ファインパターンの形成ができないからである。
【００３５】
上記レーザ加工機としては、炭酸ガスレーザ加工機や、ＵＶレーザ加工機、エキシマレーザ加工機等を使用できる。特に、炭酸ガスレーザ加工機は、加工速度が速く、安価に加工できるため工業的に用いるには最も適しており、本発明に最も望ましいレーザ加工機である。
【００３６】
このような炭酸ガスレーザによって、上記範囲の厚さを有する絶縁性樹脂基材に形成される非貫通孔の口径は、５０〜２００μｍの範囲であることが望ましく、その際のレーザ照射条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０であることが望ましい。
【００３７】
非貫通孔の口径に制限を設けた理由は、５０μｍ未満では非貫通孔内に導電性ペーストを充填し難くなると共に、接続信頼性が低くなるからであり、２００μｍを超えると、高密度化が困難になるからである。
【００３８】
非貫通孔に導電性物質を充填してバイアホールを形成する前に、非貫通孔の内壁面に残留する樹脂残滓を取り除くためのデスミア処理、例えば、酸や過マンガン酸、クロム酸などの酸化剤などに浸漬する化学的除去方法、あるいは、プラズマ放電やコロナ放電などを用いた物理的除去方法によって処理することが接続信頼性確保の点から望ましい。
【００３９】
特に、絶縁性樹脂基材上に接着剤層や保護フィルムが貼付けられた状態で行う場合には、たとえば、プラズマ放電やコロナ放電等を用いたドライデスミア処理によることが望ましい。ドライデスミア処理のうち、プラズマクリーニング装置を使用したプラズマクリーニングがとくに好ましい。
この実施態様では、バイアホール形成用の非貫通孔をレーザ加工で形成したが、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００４０】
上記デスミア処理を行った非貫通孔内に導電性物質を充填してバイアホールを形成する方法には、めっき処理によるめっき充填方法や導電性ペーストの充填による方法がある。特に、めっき充填による場合には、絶縁性樹脂基材上の銅箔にめっきが析出しないように、予め保護フィルムを貼付してめっき液との接触を阻止する措置を取り、その上で非貫通孔内にめっきを充填してバイアホールとする。
【００４１】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
【００４２】
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金等を使用できるが、特に、電解銅めっきが最適である。
電解めっき処理により充填する場合は、絶縁性樹脂基材に形成された銅箔をめっきリードとして電解めっきを行う。この銅箔（金属層）は、絶縁性樹脂基材の一方の表面の全域に亘って形成されているため、電流密度が均一となり、非貫通孔を電解めっきにて均一な高さで充填することができる。
ここで、電解めっき処理の前に、非貫通孔内の金属層の表面を酸などで活性化処理しておくとよい。
【００４３】
また、電解めっきした後、孔から盛り上がった電解めっき（金属）を研磨などで除去して、平坦化することもできる。研磨は、ベルトサンダーやバフ研磨等を使用できる。なお、電解めっきを絶縁基板よりも若干高くなるように残しておくこともできる。
【００４４】
また、めっき処理による導電性物質充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって非貫通孔の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
【００４５】
上記導電性ペーストとしては、銀、銅、金、ニッケル、各種はんだから選ばれる1種または2種以上の金属粒子からなる導電性ペーストを使用できる。
【００４６】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金または銀のような貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂や、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００４７】
一方、この実施形態においては、レーザ加工によって形成された非貫通孔は、その孔径が５０〜２００μｍの微細孔としたため、導電ペーストを充填する場合には、気泡が残り易いので、電解めっきによる充填が実用的である。
【００４８】
絶縁性樹脂基材の銅箔貼付面（金属層）と反対側のバイアホールの直上に形成される、第１の導電性バンプおよび第２の導電性バンプは、めっき処理または導電性ペーストを印刷することによって形成されるが、レーザ照射によって保護フィルムに形成された開口内に、めっき処理によって、保護フィルムの厚さに関連する高さを有するめっきを充填することによって形成されることが望ましい。
【００４９】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金等を使用できるが、この実施形態においては、電解スズめっきが最適である。
【００５０】
上記第第１および第２の導電性バンプの高さとしては、３〜３０μｍの範囲が望ましい。その理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、３０μｍを越えるとマイグレーションやウイスカーの発生が増加するからである。特に、5μｍの高さとすることが最も好ましい。
【００５１】
また、第１および第２の導電性バンプは、めっき処理の代わりに、レーザ照射によって保護フィルムに形成された開口内に、導電性ペーストを充填することによって形成することもできる。
この場合には、電解めっきの高さのばらつきは、充填される導電性ペースト量を調整することにより是正され、多数の導電性バンプの高さをそろえることができる。
【００５２】
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００５３】
この他に、例えば、導電性ペーストを、所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属であるはんだペーストを印刷する方法の他、はんだめっきを行う方法、あるいははんだ溶融液に浸漬する方法によって導電性バンプを形成することができる。
【００５４】
上記低融点金属としては、Ｐｂ−Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用することができる。
【００５５】
上記半導体チップを実装するための第１の導電性バンプの形状、サイズ、バンプピッチ等は、特に限定されるべきものではなく、実装する半導体チップの端子形状、端子サイズ、端子数に応じたものであれば良く、例えば、その形状としては、円柱、楕円柱、直方体、または立方体を採用することができる。円柱または楕円柱とした場合には、その直径は、５０〜２００μｍの範囲であることが望ましく、８０μｍであることが最も好ましい。
【００５６】
一方、第１の回路基板に隣接する第２の回路基板との電気的接続を図るための第２の導電性バンプの形状、サイズ、バンプピッチ等は、その目的の範囲内で適切に選択されるべきものである。たとえば、レーザ照射によってバイアホール形成用の非貫通孔と同時に形成されるPETフィルムの開口内に、上記第１の導電性バンプと同時にめっき充填によって形成される実施形態のもとでは、ほぼ同一の形状およびサイズに形成されるが、これに限られるものではない。
【００５７】
絶縁性樹脂基材の上記第１および第２の導電性バンプが形成された表面と反対側の表面に形成される導体回路は、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の配線パターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成した後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成される。
【００５８】
上記導体回路の配線パターンは、基板のほぼ中央部に設けた第１の導電性バンプに対応するバイアホールと、基板の周辺部に設けた第２の導電性バンプに対応するバイアホールとを接続するように、基板のほぼ中央部から外周部に向かって延設された微細な線幅のパターンから構成される。
【００５９】
この配線パターンは、その厚みが５〜３０μｍであることが望ましく、１２μｍであることが最も好ましい。また、線幅と線間距離との比（Ｌ／Ｄ）は、５０μｍ／５０μｍ〜１００μｍ／１００μｍであることが望ましい。さらに、配線パターン上に形成されるランドは、その口径が１５０〜５００μｍであることが望ましく、特に、３５０μｍであることが好ましい。
【００６０】
上記パターン形成のためのエッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種により行われることが望ましい。
【００６１】
なお、導体回路の配線パターンを形成する手順は、導電性バンプを形成する前、または導電性バンプを形成した後のいずれでも良い。但し、導電性バンプを形成した後に配線パターンを形成する手順を採用した方が、そうでない場合（導体回路を形成した後に導電性バンプを形成する手順）に比べて、配線パターンが形成された表面側を保護する必要がない分だけ、プリント基板の製造が容易となる。
【００６２】
また上記導体回路の配線パターン表面には粗化層を形成し、回路基板相互を接合する接着剤層との密着性を改善し、剥離（デラミネーション）の発生を防止することが望ましい。
【００６３】
上記粗化処理は、例えば、ソフトエッチング処理や、黒化（酸化）−還元処理、銅−ニッケル−リンからなる針状合金めっき（荏原ユージライト製  商品名インタープレート）の形成、メック社製の商品名「メック  エッチボンド」なるエッチング液による表面粗化が望ましい。
【００６４】
また、必要に応じて、粗化層が形成された配線パターン上にさらに金属層を被覆してもよい。形成される金属としては、チタン、アルミニウム、亜鉛、鉄、インジウム、タリウム、コバルト、ニッケル、スズ、鉛、ビスマスの中から選ばれるいずれかの金属で被覆してもよい。
【００６５】
その被覆金属層の厚みは、０．０１〜３μｍの範囲が望ましい。その理由は、０．０１μｍ未満では、粗化層を完全に被覆できないことがあり、３μｍを越えると、形成した粗化層の凹部に被覆金属が充填されてしまい、粗化層を相殺してしまうことがあるからである。特に望ましい範囲は、０．０３〜１μｍの間である。その一例として、ホウフッ化スズとチオ尿素からなるスズ置換液を用いて、粗化層を被覆してもよい。
【００６６】
絶縁性樹脂基材の銅箔貼付面と反対側の表面には接着剤層が形成されることが望ましく、この接着剤層は、絶縁性樹脂基材の半導体チップ実装領域以外の表面に樹脂を塗布し、乾燥させて、未硬化状態としたものであることが望ましい。
【００６７】
上記接着剤層は、有機系接着剤から形成することが望ましく、その有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエーテル（ＰＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ  ｅｔｈｅｒ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
ここで、有機系接着剤の溶剤としては、ＮＭＰ、ＤＭＦ、アセトン、エタノールを用いることができる。
【００６８】
上記有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコータ、スクリーン印刷などを使用できる。
また、樹脂の塗布後、減圧・脱泡を行って、粗化層と樹脂との界面の気泡を完全に除去することも可能である。なお、接着剤層の形成は、接着剤シートをラミネートすることによって行うこともできる。
上記接着剤層の厚さは、５〜５０μｍが望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００６９】
上記第１の回路基板に実装される半導体チップは、第１の導電性バンプによって表面実装される。半導体チップとバンプの接続方法としては、半導体チップを第１の回路基板の実装領域に配置させた状態でリフローする方法や、予めバンプを加熱、溶解させておいた状態で半導体チップと第１の回路基板とを接合させる方法などがある。
【００７０】
その際に加える温度は、６０〜２２０℃の範囲が望ましい。６０℃未満では導電性金属が溶融しないし、２２０℃を越えると、バンプをなす導電性金属が隣り合うバンプとの間で短絡を引き起こしたりするからである。
特に、導電性金属にスズを用いた実施形態では、８０〜２００℃の範囲の温度がより好ましい。その温度内であれば、バンプの形状保持性が保たれつつも、溶解して接続を行えるからである。
【００７１】
半導体チップと第１の回路基板との隙間に充填される封止樹脂は、チップと樹脂基板の熱膨張率のミスマッチを防止するものであり、熱硬化性樹脂や、熱可塑性樹脂、紫外硬化樹脂、感光性樹脂等を用いることができる。
具体的には、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂、フェノール樹脂、フッ素樹脂等を含んだ液状の樹脂や、それらの樹脂をシート状に形成した非導電性樹脂フィルム（例えば、ＮＣＦ）等を用いることができる。
【００７２】
上記半導体チップが実装された回路基板は、ほぼ類似の基板構造を有する半導体チップを実装していない積層用の回路基板や、別の半導体チップが実装された回路基板と共に積層されて、多層化回路基板が形成されることが望ましい。
【００７３】
上記半導体チップを実装していない積層用の回路基板としては、最外層に積層される回路基板を除いて、例えば、基板中央部に実装半導体チップよりわずかにサイズが大きな貫通孔（開口）が形成され、積層時に半導体チップがその貫通孔内に収容配置されるように構成される。
【００７４】
すなわち、この積層用の回路基板（第２の回路基板）は、絶縁性樹脂基材のほぼ中央部に実装半導体チップが通過できるような貫通孔が形成され、その一面側の周辺部には導体回路が形成され、他面側には導体回路に達するバイアホールが形成され、そのバイアホールの直上には隣接する回路基板に電気的接続される導電性バンプが形成されてなる。
【００７５】
上記半導体チップを実装する第１の回路基板と半導体チップを実装していない積層用の第２の回路基板とを積層する際には、第１の回路基板と第２の回路基板とを交互に配置して、たとえば、下層には第１の回路基板が、上層には積層用の第２の回路基板が位置するように順次積層する。
【００７６】
このような配置を採用した場合には、上層の積層用の第２の回路基板の中央開口部から半導体チップが露出するので、積層時にはその第２の回路基板に隣接した外側には、中央開口部を有していない他の積層用回路基板または天蓋板を配置させ、また下層の半導体チップを実装する第１の回路基板に隣接した外側には、絶縁性樹脂基材の一面側に導体回路が形成され、他面側には導体回路に達するバイアホールが形成され、そのバイアホールの直上には隣接する回路基板に電気的接続される導電性バンプが形成されてなる積層用の第２の回路基板を配置させた状態で、加熱プレスして一体化する。
【００７７】
このような回路基板の重ね合わせは、各基板に予め設けた位置決め用孔をＣＣＤカメラ等で光学的に検出し、その位置合わせを行いながら進める。
【００７８】
このような積層体は、５０〜２５０℃の温度で加熱されながら、０．５〜５ＭＰａの圧力でプレスされて、すべての回路基板が、１度のプレス成形により一体化される。加熱温度の範囲としては、１６０〜２００℃が好ましい。
【００７９】
このような積層体を一体化成形した後、最外層の回路基板の導体回路のランド上に半田体を供給して、半導体チップ以外の他の電子部品の実装を可能としたり、また、マザーボードへの接続端子とすることができる。
【００８０】
その際、最上層の回路基板のランド上には、たとえば、ニッケル−金層を形成し、その金−ニッケル層上に半田バンプを設け、さらにその半田バンプ上に半導体チップ以外の他の電子部品を搭載するように構成したり、同様に、最下層の回路基板のランド上にも、たとえば、ニッケル−金層を形成し、その金−ニッケル層上にはんだボールまたはＴピンを接合して、マザーボードへの接続端子とすることができる。
【００８１】
以下、本発明にかかる半導体チップ実装用回路基板および多層化回路基板の製造方法の一例について、添付図面を参照にして具体的に説明する。
【００８２】
（１）本発明にかかる半導体チップ実装用回路板（第１の回路基板）を製造するに当たって、絶縁性樹脂基材１０の片面に銅箔が１２が貼付けられたものを出発材料として用いる。
この絶縁性樹脂基材１０は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッドな（硬質）積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００８３】
上記絶縁性樹脂基材１０の厚さは、１０〜２００μｍが望ましい。その理由は、１０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、２００μｍを超える厚さでは微細なビアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００８４】
また銅箔１２の厚さは、５〜３６μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性樹脂基材にビアホール形成用の非貫通孔を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
【００８５】
上記絶縁性樹脂基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。
その理由は、銅箔１２が後述するようにエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００８６】
（２）このような絶縁性樹脂基材１０の銅箔１２が貼付けられた表面およびそれと反対側の表面に、保護フィルム１３および１４をそれぞれ貼付する（図１(a)参照）。
これらの保護フィルムは、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルム（以下、「ＰＥＴフィルム」という）が使用され、特に、銅箔１２が貼付けられた表面と反対側の表面に設けた保護フィルム１４は、後述する導電性バンプの高さ調整用に使用される。
【００８７】
前記ＰＥＴフィルムは、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【００８８】
（３）ついで、絶縁性樹脂基材１０上に貼付けられたＰＥＴフィルム１４の上方からレーザ照射を行って、ＰＥＴフィルム１４を貫通して、絶縁性樹脂基材１０の表面から銅箔１２に達する２種類の非貫通孔１６ａおよび１６ｂを形成する（図１(b)参照）。
【００８９】
上記非貫通孔１６ａは、絶縁性樹脂基材１０のほぼ中央部を占める半導体チップ実装領域に形成され、一方、非貫通孔１６ｂは絶縁性樹脂基材１０の実装領域の外側に位置する周辺領域に形成される。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、そのレーザ照射条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得る非貫通孔１６ａおよび１６ｂの口径は、５０〜２００μｍであることが望ましい。
【００９０】
（４）前記（３）の工程で形成された非貫通孔１６ａおよび１６ｂの内壁面に残留する樹脂残滓を取り除くために、デスミア処理を行う。このデスミア処理としては、プラズマ放電、コロナ放電等を用いたドライデスミア処理が、接続信頼性の確保の点から望ましい。
【００９１】
（５）次に、前記（４）でのデスミア処理を終えた基板に対して電解銅めっき処理を施して、非貫通孔１６ａおよび１６ｂ内に、電解銅めっき膜を充填してバイアホール２０ａおよび２０ｂを形成する（図1(c)参照）。
【００９２】
（６）その後、電解すずめっき処理を施して、レーザ照射によってPETフィルム１４に形成された開口内に、電解すずめっき膜を充填し、バイアホール２０ａの真上に位置して、半導体チップ実装用の導電性バンプ２２ａ（以下、「第１の導電性バンプ」という）を形成するとともに、バイアホール２０ｂの真上に位置して、他の回路基板との接続用の導電性バンプ２２ｂ（以下、「第２の導電性バンプ」という）を形成する（図１（d）参照）。
【００９３】
（７）次いで、絶縁性樹脂基材１０の銅箔貼付面に貼付けられたPETフィルム１３を剥離させた後、絶縁性樹脂基材の銅箔貼付面と反対側の表面にエッチング保護膜２６を貼付する。
【００９４】
（８）次に、銅箔１２の不要な部分をエッチング処理によって除去して、導体回路を形成する。この処理工程においては、先ず、銅箔１２を覆って感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジスト層２４を形成し（図１(e)参照）、エッチングレジスト非形成部分の銅箔をエッチングして、所定の配線パターンを有する導体回路パターン４０を形成する（図２(a)参照）。
【００９５】
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
導体回路の一部としてのランドは、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００９６】
（９）次に、前記（８）の工程で形成した導体回路４０の表面を粗化処理して粗化層を形成し（図示を省略する）、その後、絶縁性樹脂基材の銅箔貼付面と反対側の表面からPETフィルム１４および保護膜２６を剥離させ、その露出表面の所定個所に接着剤層（図示を省略する）を形成する（図２(b)参照）。
上記粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
【００９７】
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）−還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００９８】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路を溶解させることができ、反応は、次のように進行するものと推定される。
【００９９】
Ｃｕ＋Ｃｕ（II）Ａｎ  →２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２  ＋ｎ／４Ｏ２  ＋ｎＡＨ  （エアレーション）
→２Ｃｕ（II）Ａｎ  ＋ｎ／２Ｈ２Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【０１００】
この式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
【０１０１】
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体  １０重量部、グリコール酸  ７重量部、塩化カリウム  ５重量部を混合した水溶液から形成される。
【０１０２】
本発明にかかる半導体チップ実装用の第１の回路基板は、上記（１）〜（９）の工程にしたがって製造され、さらに、例えば、図３および図４に示すように、他の回路基板６０、７０および８０とともに積層されて、多層化される。
そのような多層化に際して、絶縁性樹脂基材上に形成された第１の導電性バンプ２２ａと、実装される半導体チップ４２との間に、シート状の封止用樹脂を介在させ、例えば、加熱雰囲気下で半導体チップ４２の端子３Ａを第１の導電性バンプ２２ａに接合させることによって、端子−バンプ間の電気的接続がなされるとともに、半導体チップと絶縁性樹脂基材との隙間が溶融固化した樹脂３Ｂによって封止されて、半導体チップ４２の表面実装が行われ、半導体チップが実装された第１の回路基板５０が製造される。
【０１０３】
本発明による半導体チップ実装回路基板５０（第１の回路基板）と共に積層される他の回路基板の一つである回路基板６０（第２の回路基板）は、上述したような第１の回路基板の処理工程とほぼ同様の処理工程を経て製造され、第１の回路基板５０に隣接して積層される、いわゆるスペーサとしての機能を有する回路基板である。
【０１０４】
この第２の回路基板６０は、絶縁性樹脂基材１０の周辺部において、第１の回路基板５０の非貫通孔１６ｂに対応する位置に、バイアホール６２および導電性バンプ６４を有して形成されるとともに、絶縁性樹脂基材１０のほぼ中央部に半導体チップ４２の外形とほぼ同じサイズの貫通孔６８が形成され、さらに導電性バンプ６４が形成された絶縁性樹脂基材１０の表面の適切な個所に接着剤層が形成された構造を有する。
【０１０５】
図３は、半導体チップが実装された２枚の第１の回路基板５０を、半導体チップが実装されていない２枚の第２の回路基板６０と交互に積層し、上層の第２の回路基板６０のさらに外側には、第２の回路基板６０の導電性バンプ６４に接続される導体回路８２だけを有するが、中央開口部を有しない天蓋板８０を配置し、さら下層の第１の回路基板５０の外側には、絶縁性樹脂基材の一面側に導体回路７２が形成され、他面側には導体回路７２に達するバイアホール７４が形成され、そのバイアホール７４の直上には隣接する第１の回路基板５０に電気的に接続される導電性バンプ７６が形成されてなる積層用回路基板７０を配置させた状態で、加熱プレスして一体化する。このような積層に際して、実装された半導体チップ４２を取り囲む基板間の隙間には、封止樹脂が充填される。
【０１０６】
図４は、このように６層に積層された積層体を示し、1度の加熱プレス成形により一体化される。加圧と同時に加熱することで、各回路基板に設けた接着剤層が硬化して、半導体チップが実装された第１の回路基板５０とスペーサとして機能する第２の回路基板６０との間、第２の回路基板６０と天蓋板８０との間、および半導体チップが実装された第１の回路基板５０と積層用回路基板７０との間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。
【０１０７】
このように一体化して形成された多層化回路基板の最下層の回路基板７０の導体回路７２のランド上に、ニッケル−金層（図示を省略する）をそれぞれ形成し、さらに、そのニッケル−金層上には、マザーボード側の端子に接続される半田ボール７８が配設される。
【０１０８】
なお、絶縁性樹脂基材の表面に予め形成された接着剤層に代えて、各回路基板が製造されて後、多層化する段階において、絶縁性樹脂基材の導電性バンプ側の表面の適切な個所に接着剤を塗布し、乾燥化した状態の未硬化樹脂からなる接着剤層として形成することもできる。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【０１０９】
上述した実施形態では、２枚の第１の回路基板５０と２枚の第２の回路基板６０とを交互に積層し、さらにその下側には積層用回路基板７０を、上側には天蓋板８０を積層して６層に多層化したが、そのような例に限定されるものではなく、実装する半導体チップのサイズや数量、絶縁性樹脂基材の種類、厚さ等に応じて、５層以下あるいは７層以上の多層化回路基板の製造にも適用できることは勿論のことである。
【０１１０】
【実施例】
（実施例１）
（１）エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を基板として用いる。絶縁性樹脂基材１０の厚さは５０μｍ、銅箔１２の厚さは、１８μｍとした。
【０１１１】
（２）このような絶縁性樹脂基材１０の銅箔１２が貼付けられた表面およびそれと反対側の表面に、それぞれ厚さ２２μｍのＰＥＴフィルム１３および１４を貼付ける。上記ＰＥＴフィルムは、厚みが１０μｍの粘着剤層と、厚みが１２μｍのＰＥＴフィルムベースとからなる。
【０１１２】
（３）次いで、ＰＥＴフィルム１４の上方から、以下のようなレーザ加工条件でパルス発振型炭酸ガスレーザを照射して、ビアホール形成用の非貫通孔１６ａおよび１６ｂを形成した後、非貫通孔１６の開口内壁に残留する樹脂を取り除くために、プラズマクリーニング処理を施した。
〔レーザ加工条件〕
パルスエネルギー    ０．７  ｍＪ
パルス幅              １５  μｓ
パルス間隔              ２  ｍｓ以上
ショット数              ２
【０１１３】
（４）次いで、絶縁性樹脂基材１０の銅箔１２が貼付けられた表面に、保護フィルム１３を貼付けた状態で、下記組成の電解めっき水溶液で下記めっき条件にて電解銅めっき処理を施して、非貫通孔１６ａおよび１６ｂの内部に電解銅めっきを充填して、口径１５０μｍ、バイアホール間距離５００μｍのバイアホール２０ａおよび２０ｂをそれぞれ形成した。
【０１１４】
〔電解めっき水溶液〕
硫酸                １８０  ｇ／ｌ
硫酸銅                ８０  ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１  ml／ｌ
〔電解めっき条件〕
電流密度                ２  Ａ／ｄｍ２
時間                  ３０  分
温度                  ２５  ℃
【０１１５】
（５）次に、下記組成の電解めっき水溶液で下記めっき条件にて電解すずめっき処理を施して、PETフィルム１４に形成された開口内に、電解すずめっき膜を充填し、バイアホール２０ａおよび２０ｂ上に、直径１５０μｍ、高さ５μｍ、バンプ間距離５００μｍの第１の導電性バンプ２２ａおよび第２の導電性バンプ２２ｂをそれぞれ形成した。
【０１１６】
〔電解めっき水溶液〕
硫酸                  １０５  ｍｌ／ｌ
硫酸すず（SnSO4）        ３０  ｇ／ｌ
添加剤                    ４０  ml／ｌ
〔電解めっき条件〕
電流密度                  ２  Ａ／ｄｍ２
時間                      ２０  分
温度                      ２５  ℃
【０１１７】
（６）  PETフィルム１４上にさらに保護膜２６を形成した。この保護膜２６の形成は、PETフィルム貼付でも良いしまたはレジスト層形成によりなされる。さらに、絶縁性樹脂基材の銅箔面に貼付された保護膜１３を剥離した後、その銅箔面にエッチングレジスト層２４を形成し、エッチングレジスト非形成部分の銅箔を、塩化第二銅のエッチング溶液で処理することにより、バイアホール１６ａに対応した位置に直径４００μｍのランドを、バイアホール１６ｂに対応した位置に直径４００μｍのランドを有し、それらのランド間を接続する配線部分のＬ／Ｓ＝５０μｍ／５０μｍであるような導体回路パターン４０を形成した。
【０１１８】
（８）次いで、導体回路４０の表面をエッチング液で粗化して粗化層（図示を省略する）を形成し、その後、銅箔貼付面と反対側の表面からPETフィルム１４および２６を剥離させ、その表面に接着剤層（図示を省略する）を形成して、半導体チップ実装用の片面回路基板を製造した。
【０１１９】
（９）前記（８）で得た片面回路基板と半導体チップ４２との間にシート状の封止用樹脂を介在させた状態で、ポッティングのような方法で、第１の導電性バンプ２２ａに対して半導体チップ４２を表面実装して、半導体チップ実装回路基板（第１の回路基板）５０を作製した。この際、半導体チップ４２の下面側から、金製のバンプが突設されており、このバンプが第１の導電性バンプ２２ａに埋め込まれることで、半導体チップ４２が接続される。
【０１２０】
（１０）次に、半導体チップ実装用回路基板の処理工程とほぼ同様な工程によって、絶縁性樹脂基材１０の周辺部だけにバイアホール６２および導電性バンプ６４を形成する。さらに絶縁性樹脂基材１０の導電性バンプ６４と反対側の表面に導体回路（パッド）６７を形成し、導体回路６７の表面にエッチング処理によって粗化層を形成し、その後、絶縁性樹脂基材１０のほぼ中央部に開口６８を形成し、最後に、導電性バンプ６４が形成された絶縁性樹脂基材１０の表面に接着剤層を形成してスペーサとして機能する第２の回路基板６０を作製した。
【０１２１】
（１１）さらに、半導体チップ実装用回路基板の処理工程とほぼ同様な工程によって、最下層となる積層用回路基板７０と、最上層となる天蓋板８０を形成する。
【０１２２】
（１２）次いで、上記２枚の第１の回路基板５０と、２枚の第２の回路基板６０と交互に積層し、さらに上層の第２の回路基板６０の外側に、天蓋板８０を配置し、一方、下層の第１の回路基板５０の外側に積層用回路基板７０を配置させた状態で、各基板間の隙間に充填樹脂を注入しながら、温度１８０℃で加熱するとともに、圧力２ＭＰａでプレスして、すべての回路基板を１度のプレス成形により一体化した。
【０１２３】
（１３）前記（１２）で得た積層体の最下層にある積層用回路基板７０の表面にめっきレジスト層を形成した後、めっき処理を施して、回路基板７０の導体回路７２のランド上に、ニッケル−金層（図示を省略する）を形成し、さらに、そのニッケル−金層上にはマザーボードの端子に接続する半田ボール７８を配設して、ＢＧＡ構造を有する多層化回路基板を作製した。
【０１２４】
（実施例２）
低融点金属であるスズ−銀系はんだからなる導電性ペーストを用いて、印刷によって、直径（バンプ径）が８０μｍ、高さが３０μｍ、バンプ間距離（ピッチ）が６００μｍの第１の導電性バンプ２２ａを形成するとともに、直径８０μｍ、高さ３０μｍ、バンプ間距離６００μｍの第２の導電性バンプ２２ｂを形成した以外は、実施例１と同様に処理して半導体チップを実装する第１の回路基板および多層化回路基板を作製した。
【０１２５】
上記実施例１および２によって製造された多層化回路基板について、断面の剥離などの有無を確認する外観検査や、電気接続の有無を確認する導通試験を行った。
その結果、実施例１および２は、接続性や密着性という点では問題がなく、ヒートサイクル条件下においても、１０００サイクルまでチップおよび導体接続部分では剥離やクラックなどは確認されず、抵抗値の上昇も確認されなかった。
【０１２６】
【発明の効果】
以上説明したように、本発明の多層化回路基板を構成する、半導体チップを実装した第１の回路基板は、ＩＣチップ等の半導体チップを実装可能な実装用の第１の導電性バンプと、積層される第２の回路基板との電気的接続を図る第２の導電性バンプとの二種類の導電性バンプを絶縁性樹脂基材の同じ表面側に形成するとともに、第１および第２の導電性バンプ位置に対応するバイアホールを絶縁性樹脂基材に設け、これらの第１および第２の導電性バンプをバイアホールを介して接続する導体回路を絶縁性樹脂基材の他の表面に設けたので、この第１の回路基板と第２の回路基板とを交互に積層され、一体化されてなる多層化回路基板においては、実装された半導体チップ間の距離の短縮化を図り、配線の抵抗やインダクタンスに起因する不具合を低減することができ、その結果、高速で遅延なく電気信号を伝達することができ、配線基板の高密度化および高機能化を図ることができる。
【０１２７】
また、本発明の多層化回路基板を製造する際には、半導体チップを実装する第１の回路基板における二種類の導電性バンプを、一の工程によって同時に形成することができるので、工程数を減少することができ、さらに、高価な電着用装置等を使用する必要がないので、回路基板を安価に製造することができる。
【０１２８】
【図面の簡単な説明】
【図1】  (a)〜(e)は、本発明の半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図２】  (a)〜(b)は、本発明の半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図３】  本発明の半導体チップ実装回路基板と他の回路基板とを積層状態を示す図である。
【図４】  本発明による半導体チップ実装回路基板と他の回路基板とを積層一体化して製造した多層化回路基板を示す図である。
【図５】  従来技術におけるＩＣパッケージの側断面図である。
【図６】  （ａ）は従来技術におけるＩＣパッケージを実装した基板の側面図、（ｂ）は同じく平面図である。
【符号の説明】
１０  絶縁性樹脂基材
１２  銅箔
１３  PETフィルム
１４  保護フィルムo
１６ａ、１６ｂ  非貫通孔
２０ａ、２０ｂ  充填バイアホール
２２ａ  実装用導電性バンプ（第1の導電性バンプ）
２２ｂ  接続用導電性バンプ（第２の導電性バンプ）
２４  エッチングレジスト層
４０  導体回路
４２  半導体チップ
３B  封止樹脂
５０  半導体チップ実装用回路基板
６０  スペーサ用回路基板
７０  積層用片面回路基板
７８  半田ボール
８０  天蓋板
【図１】
0004230680.tif 000002
【図２】
0004230680.tif 000003
【図３】
0004230680.tif 000004
【図４】
0004230680.tif 000005
【図５】
0004230680.tif 000006
【図６】
0004230680.tif 000007