(57)【特許請求の範囲】
【請求項１】
装置本体に制御回路が設けられ、複数の記録素子と該記録素子を駆動するための駆動回路とを備える記録ヘッドを用いて記録を行なう記録装置であって、
前記制御回路は、
第１のクロック信号の立ち上がり及び立ち下がりエッジに同期して前記装置本体側に保持された記録データを所定ビット単位でシリアル転送により前記記録ヘッドへ出力する記録データ出力手段と、
前記記録データ出力手段により所定ビット単位で出力される記録データの最後のビットの出力に使用した前記第１のクロック信号のエッジの次に生じるエッジに同期してラッチ信号を前記記録ヘッドへ出力するラッチ信号出力手段と
を具備し、
前記駆動回路は、
前記第１のクロック信号の２倍の周波数の第２のクロック信号を生成するクロック生成回路と、
前記クロック生成回路により生成された前記第２のクロック信号の立ち上がりエッジ又は立ち下がりエッジに同期して前記第１のクロック信号に同期して送られてくる記録データを順次格納するシフトレジスタと、
前記第２のクロック信号と前記ラッチ信号とに基づいて前記シフトレジスタに格納された記録データをラッチするラッチ回路と
を具備し、
前記ラッチ信号出力手段は、
前記記録データの最後のビットの出力に使用した前記第１のクロック信号のエッジが立ち上がりエッジである場合には、該立ち上がりエッジの次に生じる前記第１のクロック信号の立ち下がりエッジに同期して前記ラッチ信号を出力し、前記記録データの最後のビットの出力に使用した前記第１のクロック信号のエッジが立ち下がりエッジである場合には、該立ち下がりエッジの次に生じる前記第１のクロック信号の立ち上がりエッジに同期して前記ラッチ信号を出力する
ことを特徴とする記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録ヘッドを用いた記録装置に関する。
【０００２】
【従来の技術】
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行う記録装置において、用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行なうシリアル記録方式が安価で小型化が容易などの点から一般的に広く用いられている。
【０００３】
このような記録装置で使用される記録ヘッドの構成について、熱エネルギーを利用して記録を行うインクジェット方式に従う記録ヘッドを例に挙げて説明する。このようなインクジェット記録ヘッドは記録素子としてインク液滴を吐出する吐出口（ノズル）に連通する部位に発熱素子（ヒータ）を設け、発熱素子に電流を印加して発熱させ、インクの発泡によりインク液滴を吐出させて記録を行う。このような記録ヘッドは多数の吐出口、発熱素子（ヒータ）を高密度に配置することが容易であり、これにより高精細な記録画像を得ることができる。
【０００４】
さて、このような記録ヘッドでは、全ての吐出口からインク滴を吐出させるべく、全ての発熱素子を同時に駆動すると、瞬時に流れる電流が大きくなってしまうので、通常は、数１０ないし数１００の発熱素子を複数のブロックに分け、ブロック毎に時分割駆動することにより、瞬時に流れる電流を低く押えるようにしている。
【０００５】
また、多数の発熱素子を駆動するにあたり、記録ヘッドに発熱素子の駆動回路を内蔵し、記録ヘッドと記録装置との間の配線数が多くならないようにしている。この場合駆動回路は、発熱素子と同じＳｉ（シリコン）ウエハ等の基板（素子基体、以下、ヒータボードとも称する）上に、半導体製造工程により形成される。
【０００６】
この駆動回路の構成には、様々なものがあるが、その代表的な構成を以下に説明する。
【０００７】
各発熱素子は、各発熱素子のブロック番号を示すブロック制御信号とブロック制御信号に対応した記録信号により制御される。ブロック制御信号は、ブロック番号を二値データにエンコードされている。全発熱素子数を総ブロック数で除算した値が、同時に駆動できる発熱素子数であり、記録信号のビット数である。
【０００８】
駆動回路は発熱素子の数と等しいビット数のゲートと駆動用トランジスタを有し、記録信号とブロック制御信号のビット数分のシフトレジスタとラッチ回路を設け、記録信号とブロック制御信号から構成される１本のシリアルデータを、記録装置よりそのシフトレジスタにシリアル転送し、これをラッチし、ラッチされたブロック制御信号のデコード結果、ラッチされた記録信号、及び、ブロック毎に与えられる駆動信号によって指定される駆動用トランジスタをゲートを介して駆動する。なお、駆動用トランジスタの構造としては、バイポーラトランジスタ、ＭＯＳ等のＦＥＴの何れでも良い。
【０００９】
図１１は、このような駆動回路に入力されるシリアル信号をシフトレジスタに転送する部分の構成例を示している。図示された構成は、シリアルデータを高速転送すべく、クロックの立ち上がりと立ち下がりとでデータを取り込むように、それぞれに対応した２つの４ビットのシフトレジスタを備えている。
【００１０】
図１４は、特開平０８−０３９８０９号公報等により知られている、記録ヘッド回路基板の各入力ＰＡＤから内部へのロジック回路までの間に設けられているロジック入力に対するヒステリシス特性を有するシュミット回路の構成及び動作特性を説明するための図である。この回路の構成は、図１４（Ａ）に示すように、閾値が電源電圧ＶＤＤの０．７倍であるＭＯＳインバータ１４００と、閾値がＶＤＤの０．３倍であるＭＯＳインバータ１４０１と、閾値がＶＤＤの０．５倍である通常のインバータ１４０２回路と、フリップフロップとして動作する２つのＮＡＮＤ回路１４０３及び１４０４からなる。
【００１１】
この回路の入出力特性は、図１４（Ｂ）に示すように、１４１０で示す信号が入力されると、ＮＡＮＤ回路１４０３及び１４０４で構成されるフリップフロップは最初リセットされ、出力信号１４１１はロウレベルになる。そして、入力信号１４１０が０．７×ＶＤＤとなる電圧を越えた時点で、インバータ１４００の出力がロウレベルになり、ＮＡＮＤ回路１４０３の出力がハイレベルとなって出力信号１４１１がハイレベルとなる。次に、この入力信号１４１０の電位が降下するときは、その電位が０．３×ＶＤＤとなる電圧以下になった時点でインバータ１４０１の出力が反転してハイレベルになり、ＮＡＮＤ回路１４０４の出力がハイレベルに反転し、これにより出力信号１４１１がロウレベルになる。
【００１２】
【発明が解決しようとする課題】
ところで、従来プリンターのインターフェースとしてパラレルインターフェースが一般的に用いられてきた。その場合、プリンター本体のロジック用の電源として５Ｖを用いており、ヘッド内のインクジェット記録ヘッド用基板においてもロジック電源としてその５Ｖを用いていた。またプリンター内部回路のＩＣにおいて一部のＩＣが５Ｖの電源を必要としていたこともロジック電圧を５Ｖとして発展してきたインクジェット記録ヘッド用基板の特長の背景である。
【００１３】
しかしながら、近年においてＩＣの設計ルールの微細化技術の向上と新しいインターフェースの採用等も加わり、プリンター本体のロジック電源として５Ｖを用意することは、コスト面、サイズ面において不利な状況となってきた。そこでプリンター本体のロジック電源電圧の主流として最近は３．３Ｖを採用しようとする動きがある。しかしながら、これまで実績のあるヘッド用基板のロジック電源電圧を５Ｖから３．３Ｖに低下させた場合にいくつかの課題が発生することが確認された。この課題について以下に図を用いて説明する。
【００１４】
その課題のひとつであるインクジェット記録ヘッド内基板の画像データ転送能力の低下について説明する。
【００１５】
図１７は、インクジェット記録ヘッド用基板内の構成例である。図中１００３は、外部から信号を受け取るパッドであり、このパッド１００３は、ロジック電源電圧を受け取るＶＤＤ端子１００６、ヒーター駆動電源電圧を受け取るＶＨ端子１００８、グランドにつながるＧＷＤＨ端子１００５、ＣＳＳ端子１００７等を有している。また、画像データをシリアルで受け取りパラレル出力するシフトレジスタ等のロジック回路１００２、ヒーターを駆動するためのドライバ１００１、ヒーター１００４等がひとつのシリコン基板上に構成されている。
【００１６】
６２０ビットのヒーターが形成されている場合について図１８にさらに詳しく記載した。ここでは、６２０ビットのヒーターを最大同時に４０ビット駆動し、これを１６回繰り返すことで６２０ビット全てのヒーターを駆動する（１周期分）構成となっている。図１９にそのタイミングを記述した。ここで一定の高速記録を行う場合に必要な駆動周波数１５ｋＨｚ（既存の製品でも使用）で６２０ビットを全て駆動する時にどの程度のスピードで画像データを送ることが必要かを説明する。
【００１７】
１５ｋＨｚは６６．６７μＳの周期となる。この時間内に４０ビットの画像データ転送を１６時分割（ブロック）分行わなくてはならない。これを計算すると画像データの転送速度は少なくとも１２ＭＨｚ以上は必要となる。この速度は、一般的なＣＰＵ等から考えると大きな値ではないが、インクジェット記録ヘッドの場合、稼動するキャリッジと本体を長いフレキシブル基板等でつないでいると友に、プリンターの小型化からキャリッジを小型化しなくてはならないニーズもあり、１２ＭＨｚという数字は決して小さい値ではなかった。
【００１８】
このような状況のもと、ロジック電源電圧を５Ｖから３．３Ｖに低下させた場合の転送能力の低下について図２０を用いて説明する。図２０の（ａ）には、ロジック信号（電源）の電圧と画像データ転送可能である最大のＣＬＫ周波数について記述した。
【００１９】
図にあるようにロジック信号（電源）電圧の低下に伴い、ＣＬＫ周波数が落ちていく傾向がある。これは、画像データ転送を行うためのＣＬＫ等の入力回路部、シフトレジスター部に用いているＭＯＳトランジスタの駆動能力がＣＭＯＳのゲート電圧としてそのまま利用されるロジック電源電圧の低下により同時に下がりことにより低下することによる。図によればゲート電圧の低下により駆動能力（ドレイン電流Ｉｄ）が低下することがわかる。
【００２０】
さらにインクジェット記録ヘッド基板においては、基板上においてヒーターを駆動することにより、温度面でもスピードを満足することが必要である。これはインクをヒーターによって吐出するインクジェット記録ヘッド用基板に特徴的に求められる能力である。図２０の（ｂ）に基板の温度とＣＬＫ最大周波数の関係を示した。ここでは３．３Ｖ化した場合の能力の低下とそれだけでなく、温度が高くなるにつれてさらに能力が低下する傾向があることを示している。
【００２１】
以上より、これまで５Ｖでは１２ＭＨｚのＣＬＫ周波数において問題がなかったが、３．３Ｖ化によって能力をアップしなければならないことがわかる。
【００２２】
また、図１４に示したヒステリシス特性を有するシュミット回路では、入力信号がローレベルからハイレベルへ変化した事を検出するパス（インバータ１４００）と、ハイレベルからローレベルへ変化した事を検出するパス（インバータ１４０１及び１４０２）とのインバータ回路の段数が異なっているため、低電圧化によるゲート遅延に段数の差による遅延が加わってしまう。このため、プリンタ本体から記録ヘッドにシリアル転送されるクロックとデータにおいて、記録ヘッドに入力されるまでは正しく保たれていた、クロックエッジに対するセットアップとホールド時間の関係が、記録ヘッド内で崩れてしまい、正しくデータを取り込めない場合が生じる。
【００２３】
更に、クロックの立ち上がりと立ち下がりとの互いに逆相関係にあるエッジでデータを取り込むため、実質的に２系統のクロックが駆動回路内に配置されることとなるため、クロックとデータのセットアップとホールド時間の関係をこれら２系統のクロックそれぞれに対して調整しなければならず、同期設計が困難となる。この場合も、データの転送速度を高める事が出来なくなくるので、必然的にシリアルデータの転送に要する時間が長くなり、この転送時間がネックになり記録時間全体での短縮が困難となる。
【００２４】
なお、駆動回路等が形成されるヒータボードは、消耗品である記録ヘッドの一部であるので、多くのプリンタで共通に使用されており、現在のレイアウトや回路構成はコスト及び製造工程の面から検討されたものである。従って、電源電圧を低電圧化したことにより新たな部品を追加する場合には、製造工程を増やさないようにすると共に、全体のバランスを崩さぬように慎重に検討する必要がある。
【００２５】
近年、プリンタに対する記録速度の向上と記録解像度の向上との要求は益々増大しており、電源電圧を低電圧化した場合においても、データ転送を更に高速化することが望まれている。
【００２６】
本発明は以上のような状況に鑑みてなされたものであり、電源電圧を低電圧化した場合においてもデータ転送の高速化に対応することが可能な記録ヘッドを用いた記録装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記目的を達成するために本発明の一態様は、装置本体に制御回路が設けられ、複数の記録素子と該記録素子を駆動するための駆動回路とを備える記録ヘッドを用いて記録を行なう記録装置であって、
前記制御回路は、
第１のクロック信号の立ち上がり及び立ち下がりエッジに同期して前記装置本体側に保持された記録データを所定ビット単位でシリアル転送により前記記録ヘッドへ出力する記録データ出力手段と、
前記記録データ出力手段により所定ビット単位で出力される記録データの最後のビットの出力に使用した前記第１のクロック信号のエッジの次に生じるエッジに同期してラッチ信号を前記記録ヘッドへ出力するラッチ信号出力手段と
を具備し、
前記駆動回路は、
前記第１のクロック信号の２倍の周波数の第２のクロック信号を生成するクロック生成回路と、
前記クロック生成回路により生成された前記第２のクロック信号の立ち上がりエッジ又は立ち下がりエッジに同期して前記第１のクロック信号に同期して送られてくる記録データを順次格納するシフトレジスタと、
前記第２のクロック信号と前記ラッチ信号とに基づいて前記シフトレジスタに格納された記録データをラッチするラッチ回路と
を具備し、
前記ラッチ信号出力手段は、
前記記録データの最後のビットの出力に使用した前記第１のクロック信号のエッジが立ち上がりエッジである場合には、該立ち上がりエッジの次に生じる前記第１のクロック信号の立ち下がりエッジに同期して前記ラッチ信号を出力し、前記記録データの最後のビットの出力に使用した前記第１のクロック信号のエッジが立ち下がりエッジである場合には、該立ち下がりエッジの次に生じる前記第１のクロック信号の立ち上がりエッジに同期して前記ラッチ信号を出力することを特徴とする。
【００２８】
すなわち、本発明では、所定方向に配列された複数の記録素子と該記録素子を駆動するための駆動回路とが同一の素子基体上に設けられた記録ヘッドに、入力されたクロック信号の２倍の周波数のクロック信号を生成する２逓倍クロック生成回路と、入力されたシリアルデータを、２逓倍クロック生成回路によって生成されたクロック信号に従って順次格納するシフトレジスタとを備える。
【００２９】
このようにすると、シフトレジスタへのシリアルデータの取り込みを、入力されたクロックの２倍の周波数で行うことが、クロックの立ち上がりと立ち下がりの両方のエッジを利用して行う場合よりも、電源電圧の影響を受けずにより安定して行える。
【００３０】
従って、電源電圧を低電圧化した場合においてもデータ転送の高速化に対応することが可能となる。
【００３１】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００３２】
なお、以下に説明する実施形態では、インクジェット記録方式を用いた記録装置としてプリンタを例に挙げ説明する。
【００３３】
本明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００３４】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３５】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００３６】
また、以下に用いる「素子基体」という語は、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線などが設けられた基体を示すものである。
【００３７】
さらに、以下の説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン(built-in)）」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００３８】
始めに、以下で説明する本発明の記録ヘッドを用いる記録装置の代表的な全体構成および制御構成について説明する。
【００３９】
＜装置本体の概略説明＞
図１は、本発明の記録ヘッドを用いる代表的な実施の形態であるインクジェットプリンタＩＪＲＡの構成の概要を示す外観斜視図である。図１において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。
【００４０】
５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。
【００４１】
５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。
【００４２】
又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００４３】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００４４】
＜制御構成の説明＞
次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００４５】
図２はインクジェットプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００４６】
上記制御構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
【００４７】
ここでは、ＭＰＵ１７０１が実行する制御プログラムをＲＯＭ１７０２に格納するものとしたが、ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更に追加して、インクジェットプリンタＩＪＲＡと接続されたホストコンピュータから制御プログラムを変更できるように構成することもできる。
【００４８】
なお、上述のように、インクタンクＩＴと記録ヘッドＩＪＨとは一体的に形成されて交換可能なインクカートリッジＩＪＣを構成しても良いが、これらインクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成して、インクがなくなったときにインクタンクＩＴだけを交換できるようにしても良い。
【００４９】
＜インクカートリッジ＞
図１６は、インクタンクとヘッドとが分離可能なインクカートリッジＩＪＣの構成を示す外観斜視図である。インクカートリッジＩＪＣは、図１６に示すように、境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能である。インクカートリッジＩＪＣにはこれがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられており、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。
【００５０】
なお、図１６において、５００はインク吐出口列である。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。
【００５１】
＜記録ヘッド＞
以下、上記の構成のインクジェットプリンタの記録ヘッドの実施形態について、基板上（ヒータボード上）に作りこまれている駆動回路の構成を中心に説明する。なお、以下に説明する各実施形態においては、６４個の記録素子を有し、これらの記録素子が４個づつ１６のブロック（分割数Ｎ：１６）に分割され、各ブロックより１つずつの記録素子（４個の記録素子）が同時に駆動される（同時駆動記録素子数Ｍ：４）構成の記録ヘッドを例に挙げて説明する。
【００５２】
上述のような基板の上には各記録素子に対応してインク吐出口やこのインク吐出口に連通した流路を形成する部材（不図示）が設けられており、これにより記録ヘッドを構成している。
【００５３】
そして、この記録素子上に供給されるインクを記録素子の駆動によって加熱することで膜沸騰による気泡を発生させインクを吐出口から吐出する構成となっている。
【００５４】
［第１の実施形態］
図３は本発明の記録ヘッドの第１の実施形態の駆動回路の構成を示すブロック図である。本実施形態の駆動回路は、記録ヘッドに供給される記録信号Ｄ１〜Ｄ４及びブロック制御信号Ｂ１〜Ｂ４を、シフトレジスタ及びラッチ回路を介して出力する入力部（ａ）と、各記録素子を駆動する駆動部（ｂ）とを有している。
【００５５】
図３の（ａ）に示した入力部１０１は、２逓倍クロック発生回路１０２、８ビットシフトレジスタ１０３、８ビットラッチ１０４により構成され、記録信号Ｄ１〜Ｄ４とブロック制御信号Ｂ１〜Ｂ４によって構成されるプリンタから供給される記録データＤＡＴＡを受信する。また、プリンタから供給されるＣＬＫは、２逓倍クロック発生回路１０２に入力され、２倍の周波数のＣＬＫＯが出力される。ＣＬＫＯは、８ビットシフトレジスタ１０３に入力され、ＤＡＴＡをＣＬＫＯの立ち上がりエッジで取り込む。よって、プリンタから供給されるＣＬＫのタイミングで考えると、ＣＬＫの立ち上がりと立ち下がりエッジで、ＤＡＴＡを８ビットシフトレジスタ１０３に取り込む事と同様である。
【００５６】
さらに、８ビットシフトレジスタ１０３の出力は、８ビットラッチ１０４に入力され、プリンタから供給されるラッチ信号ＬＡＴＣＨの立ち上がりエッジで、ラッチされる。ラッチされる８ビットラッチ出力は、ＤＢ０〜７であり、この内ＤＢ０〜３は、記録信号のラッチ出力であり、ＤＢ４〜７は、ブロック制御信号のラッチ出力である。
【００５７】
図３の（ｂ）に示した駆動部は、ＡＮＤ回路１０７と、４−１６デコーダ１１０と、発熱素子Ｈ１〜Ｈ６４と、各発熱素子に対応して設けられたＡＮＤ回路Ａ１〜Ａ６４及びパワートランジスタＴ１〜Ｔ６４で構成される。
【００５８】
ＡＮＤ回路１０７は、イネーブル信号ＥＮＢと、４ビットラッチ回路１０４にラッチされた４ビットのデータ各ビットとの論理積を演算する。４−１６デコーダ１１０は、プリンタから供給される４ビットのブロック制御信号Ｂ１〜Ｂ４をデコードしブロック選択信号Ｎ１〜Ｎ１６を発生する。
【００５９】
また、ＡＮＤ回路Ａ１〜Ａ６４は、プリンタから入力されるイネーブル信号ＥＮＢと、８ビットラッチ回路出力ＤＢ０〜３の論理積出力ＤＥ０〜４と、４−１６デコーダー１１０から出力されるブロック択信号Ｎ１〜Ｎ１６との論理積を演算する。このＡＮＤ回路１０７からの出力によって、発熱素子の駆動のタイミング及びパルス幅が定められる。イネーブル信号ＥＮＢは、負論理で動作するようになっている。即ち、イネーブル信号ＥＮＢが"ロー"のときに発熱素子を駆動する事が出来る。
【００６０】
図３に示した構成によれば、電源電圧（ＶＨ）の供給線と接地電圧（ＧＮＤＨ）の信号線とを含めて、６本の信号線（記録データＤＡＴＡ、クロックＣＬＫ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨ、電源電圧（ＶＨ）、接地電圧（ＧＮＤＨ）の信号線が各１本ずつ）がプリンタとの間に存在する。
【００６１】
この内、記録データＤＡＴＡ、クロックＣＬＫ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨの各信号の状態を、図６のタイミングチャートに示す。このタイミングチャートによれば、記録データＤＡＴＡを８ビットシフトレジスタ１０４にシリアル転送するタイミングと発熱素子を駆動するタイミングとが重複しても動作するようになっている。転送タイミングと駆動タイミングの時間的重複が可能になる事により、転送タイミング間隔と駆動タイミング間隔の短縮が出来、プリンタの記録速度を向上する事が出来る。
【００６２】
図４は、図３に示した入力部１０１の詳細な構成を示す回路図である。入力される記録データＤＡＴＡ、クロックＣＬＫ、選択信号ＳＥＬ、ラッチ信号ＬＡＴＣＨの各信号は、シュミットトリガ回路４０１〜４０１をそれぞれ通過させられる。図４において、図３で示した２逓倍クロック発生回路１０２は、ＣＬＫの２倍の周波数のクロックＣＬＫ２を生成するＰＬＬ４０８とＤＦＦ４０９で構成される。
【００６３】
ＰＬＬ４０８は、ＣＬＫ４０２の立ち上がりエッジに反応して発振し、ＰＬＬ４０８出力（Ｏ）をＤＦＦ４０９にて２分周し、ＣＬＫ３を生成し、それをもう一方のＰＬＬ４０８の入力（Ｉ２）にフィードバックし、ＰＬＬ４０８にてＣＬＫと位相を合わせることにより、安定な２逓倍クロックを生成する。これらクロック信号ＣＬＫ、ＣＬＫＯ、ＣＬＫ３のタイミングチャートを図７Ａに示す。
【００６４】
ＰＬＬ４０８は、周知の如く、周波数が安定するまで、ロックアップ時間が必要である。よって、図７Ｂのタイミングチャートに示すように、Ｓ７１にてロックアップするまで、ＣＬＫＯをＬＯＷレベルに固定し、安定化させるために、信号ＳＥＬを用いる。この信号ＳＥＬは、ロックアップ時間経過後、図７ＢのＳ７２で示すタイミングで、ＨＩＧＨに遷移され、ＤＦＦ４１１及び４１２によりＣＬＫ２に同期がかけられ、更にＡＮＤ４１０にて、ＣＬＫ２にゲートをかけて、ＣＬＫＯにグリッジなどの異常パルスが発生しないように構成されている。
【００６５】
この生成されたＣＬＫＯの立ち上がりエッジで、ＤＡＴＡをＤＦＦ４１６−１〜４１６−１０の１０段から構成されるシフトレジスタに取り込む。ＬＡＴＣＨは、図６に示すようにＤＡＴＡの転送終了後の次のＣＬＫの立ち上がりエッジに同期して１クロック周期だけＬＯＷとなるパルスであり、これを、ＤＦＦ４１３及び４１４とＡＮＤ４１５から構成されるパルス検出回路により、ＬＡＴＣＨの立ち上がりエッジに同期したＣＬＫＯの１パルスを生成し、セレクタとＤＦＦが８組で構成される８ビットラッチ４１９に取り込む。
【００６６】
これらシフトレジスタを構成するＤＦＦ４１６−１〜４１６−１０の各Ｑ端子と、ＡＮＤ４１５の出力と、ラッチ４１９の各端子の出力の状態も、図６のフローチャートに示されている。
【００６７】
このように、ＬＡＴＣＨを内部クロックに同期させることにより、内部クロックはＣＬＫＯに対してのみ同期させればよいので、タイミング設計が容易となる。
【００６８】
［第２の実施形態］
以下、本発明の記録ヘッドの第２の実施形態の駆動回路について説明する。以下の説明においては、上記第１の実施形態と同様な部分には同じ符号を付して説明を省略し、本実施形態の特徴的部分を中心に説明する。
【００６９】
上記第１の実施形態では、ＰＬＬ等を用いて２逓倍のクロックを生成しているため、図６に示すようにＣＬＫが正確なタイミングで入力されていないと、ＣＬＫＯから異常出力が発生する。第２の実施形態は、入力部において、ＰＬＬロックアップ時間にＣＬＫＯにグリッジが重畳しないように、ＳＥＬ回路を設けない構成としたものである。
【００７０】
図５は、本実施形態の入力部１０１の詳細な構成を示す回路図である。図示されたように、本実施形態の入力部は、図４に示した第１の実施形態から、信号ＳＥＬが入力されるＤＦＦ４１１及び４１２とＡＮＤ４１０とを除いた構成となっている。
【００７１】
本実施形態の駆動回路における、記録データＤＡＴＡ、クロックＣＬＫ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨの各信号の状態は、第１の実施形態と同様に図６のタイミングチャートに示す通りである。本実施形態の構成も、記録データＤＡＴＡを８ビットシフトレジスタ１０４にシリアル転送するタイミングと発熱素子を駆動するタイミングとが重複しても動作するようになっている。転送タイミングと駆動タイミングの時間的重複が可能になる事により、転送タイミング間隔と駆動タイミング間隔の短縮が出来、プリンタの記録速度を向上する事が出来る。
【００７２】
また、本実施形態のクロック信号ＣＬＫとＣＬＫＯとの状態は、図７Ｃに示すタイミングチャートのようになる。本実施形態でもＰＬＬを使用するため、ＣＬＫＯの周波数はロックアップ時間経過後に安定する。
【００７３】
［第３の実施形態］
以下、本発明の記録ヘッドの第３の実施形態の駆動回路について説明する。以下の説明においては、上記第１及び第２の実施形態と同様な部分には同じ符号を付して説明を省略し、本実施形態の特徴的部分を中心に説明する。
【００７４】
図８は、第３の実施形態の入力部の構成を詳細に示す回路図である。図示されたように、本実施形態の入力部は、２逓倍クロック発生回路１０１の構成が上記第１及び第２の実施形態とは異なっている。
【００７５】
図８において、２逓倍クロック発生回路１０２は、ＤＥＬＡＹ素子８０４とＸＯＲ８０５により構成される。ＣＬＫをＤＥＬＡＹ素子８０４により遅延させる事により生成されるＣＬＫＤと、ＣＬＫとの排他的論理和をとることにより、ＣＬＫの立ち上がりと立ち下がりエッジの微分パルスであり、ＣＬＫの２倍の周波数のＣＬＫＯが生成される。ＣＬＫ、ＣＬＫＤ及びＣＬＫＯの状態は、図１０のタイミングチャートに示されている。
【００７６】
そして、ＣＬＫＯの立ち上がりエッジでＤＡＴＡをシフトレジスタ８０８−１〜８に取り込み、ＬＡＴＡＣＨの立ち上がりエッジで８ビットラッチ８０７に保持する。本実施形態の記録データＤＡＴＡ、クロックＣＬＫ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨの各信号の状態を、図９のタイミングチャートに示す。
【００７７】
なお、遅延回路８１０は、ＣＬＫが、シュミットトリガ回路８０２とＸＯＲ８０５を経由し、シフトレジスタ８０８―１に入力されるまでの遅延時間と、ＤＡＴＡが、シュミットトリガ回路８０１を経由して、シフトレジスタ８０１−１に入力されるまでの遅延時間とを調整するために備えられている。
【００７８】
［第１の変形例］
以上の実施形態においては、入力部１０１でＣＬＫの周波数を２倍にしたＣＬＫＯを生成するが、第１の変形例は、このＣＬＫＯの周波数をより安定させるようにしたものである。
【００７９】
図１２は、本変形例の入力部１０１の２逓倍クロック発生回路１０２の構成を示す回路図であり、図１３に、クロックＣＬＫ、ＣＬＫ２、ＣＬＫ３及びＣＬＫＯの状態を示すタイミングチャートを示す。
【００８０】
ＣＬＫ２は、ＣＬＫの１０逓倍クロックであり、ＣＬＫ３は、ＣＬＫ２を１０分周器１２５にて１０分周した信号であり、この信号をＰＬＬ１２１の入力にフィードバックさせることにより、ＣＬＫ２に安定な１０逓倍クロックを供給することができる。そして、ＰＬＬ１２２の出力を５分周器１２３にて５分周して、ＣＬＫの２逓倍クロックであるＣＬＫＯを出力する。
【００８１】
ＰＬＬ１２１は、ある周波数でジッタなどの特性が良好となることが知られており、この周波数に併せるべく分周回路の分周比を調整することにより、安定したＣＬＫＯを供給することが出来る。本実施形態では、ＰＬＬ１２１の出力を１０逓倍としたが、その他の逓倍を選択すると共に分周回路の分周比を調整し、ＣＬＫＯにＣＬＫの２逓倍クロックを出力するようにしても良い。
【００８２】
［第２の変形例］
第２の変形例は、入力部でＣＬＫＯとＤＡＴＡの遅延量を合わるように構成したものである。ここでは上記で図５に関して説明した第２の実施形態の入力部の構成を変形したものを例に挙げて説明する。なお、上記で説明した部分と同様な部分には同じ符号を付して説明を省略する。
【００８３】
上記で説明した実施形態に於いては、シフトレジスタ４１６−１に入力されるクロック（ＣＬＫＯ）とデータ（ＤＡＴＡ）は、シフトレジスタ４１６−１の入力条件を満足されるようになっているものと想定していた。本実施形態では、この入力条件が満足されなかった場合に対処する構成を有している。
【００８４】
図１５は、本変形例の入力部の構成を示す回路図である。上記で説明した図５の回路に対し、遅延回路１５０１及び１５０２が追加された構成となっている。ＤＡＴＡが入力シュミット回路４０１を経由して遅延回路１５０１に入力されるまでの遅延時間をｔ０とし、ＣＬＫが入力シュミット回路４０２とＰＬＬ４０８を経由し遅延回路４０６に入力されるまでの遅延時間をｔ１とすると、
ｔ０＞ｔ１、であれば、
遅延回路１５０１の遅延量＞遅延回路１５０２の遅延量、となるように設定し、
ｔ０＜ｔ１、であれば、
遅延回路１５０２の遅延量＞遅延回路１５０１の遅延量、となるように設定する。このようにすると、シフトレジスタ４１６−１に入力されるクロックＣＬＫＯとデータＤＡＴＡのセットアップ・ホールドタイムとの関係は、取り込み条件を満たすことができる。
【００８５】
［その他の実施形態］
上記第１及び第２の実施形態においては、８ビットラッチにラッチするタイミングを規定するＬＡＴＣＨをＣＬＫＯと同期させ、ＬＡＴＣＨの立ち下がるタイミングでデータを保持するものとしたが、ＬＡＴＣＨがＬＯＷとなった状態で出力をスルーさせ、立上がりエッジでデータを保持するようにしても良い。
【００８６】
また、上記第１から第３の実施形態において、ＣＬＫＯの立ち上がりエッジだけを利用してＤＡＴＡをシフトレジスタに取り込む構成を取っているが、ＣＬＫＯの立ち下がりエッジだけを利用して取り込む構成になるように、２逓倍ＰＬＬの出力信号の状態を設定しても良い。
【００８７】
以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００８８】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。
【００８９】
この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００９０】
このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
【００９１】
記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書に記載された構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
【００９２】
さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００９３】
加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【００９４】
また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【００９５】
さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
【００９６】
以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【００９７】
加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。
【００９８】
さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００９９】
なお、本発明は、複数の機器（例えばホストコンピュータ，インターフェース機器，リーダ，プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用してもよい。
【０１００】
【発明の効果】
以上説明したように本発明によれば、シフトレジスタへのシリアルデータの取り込みを、入力されたクロックの２倍の周波数で行うことが、クロックの立ち上がりと立ち下がりの両方のエッジを利用して行う場合よりも、電源電圧の影響を受けずにより安定して行える。
【０１０１】
従って、電源電圧を低電圧化した場合においてもデータ転送の高速化に対応することが可能となる。
【図面の簡単な説明】
【図１】本発明の好適な実施形態であるプリンタの外観を示す図である。
【図２】図１のプリンタの制御構成を示すブロック図である。
【図３】本発明の記録ヘッドに係る駆動回路の構成を示すブロック図である。
【図４】図３の駆動回路の入力部の第１の実施形態の構成を示す回路図である。
【図５】図３の駆動回路の入力部の第２の実施形態の構成を示す回路図である。
【図６】駆動回路の入力部に入力される信号と内部の端子の信号の状態を示すタイミングチャートである。
【図７Ａ】入力部に入力されるクロックと内部で生成されるクロックとの状態を示すタイミングチャートである。
【図７Ｂ】第１の実施形態で内部で生成されるクロックが安定するまでの状態を示すタイミングチャートである。
【図７Ｃ】第２の実施形態で内部で生成されるクロックが安定するまでの状態を示すタイミングチャートである。
【図８】図３の駆動回路の入力部の第３の実施形態の構成を示す回路図である。
【図９】図８の入力部に入力される信号と内部の端子の信号の状態を示すタイミングチャートである。
【図１０】図８の入力部に入力されるクロックと内部で生成されるクロックとの状態を示すタイミングチャートである。
【図１１】従来例のシリアル転送部の例を示す図である。
【図１２】図３の駆動回路の入力部の第１の変形例における２逓倍クロック発生回路の構成を示す回路図である。
【図１３】図１２の回路に入力されるクロックと内部で生成されるクロックとの状態を示すタイミングチャートである。
【図１４】従来例のロジック入力部に設けられるヒステリシス特性を有するシュミット回路を説明するための図である。
【図１５】図３の駆動回路の入力部の第２の変形例の構成を示す回路図である。
【図１６】図１のプリンタのインクジェットカートリッジを示す図である。
【図１７】従来のインクジェット記録ヘッド用基板のレイアウトを示す図である。
【図１８】インクジェット記録ヘッド用基板のブロック図である。
【図１９】インクジェット記録ヘッド用基板の駆動タイミング例である。
【図２０】ロジック電源電圧に対する画像転送可能最大ＣＬＫ周波数を示す図である。
【符号の説明】
１０１  入力部
１０２  ２逓倍クロック発生回路
１０３  ８ビットシフトレジスタ
１０４  ８ビットラッチ
１７００  インタフェース
１７０１  ＭＰＵ
１７０２  ＲＯＭ
１７０３  ＲＡＭ
１７０４  ゲートアレイ（Ｇ．Ａ．）
１７０５  ヘッドドライバ
ＩＪＨ  記録ヘッド
【図１】
0004328475.tif 000002
【図２】
0004328475.tif 000003
【図３】
0004328475.tif 000004
【図４】
0004328475.tif 000005
【図５】
0004328475.tif 000006
【図６】
0004328475.tif 000007
【図７Ａ】
0004328475.tif 000008
【図７Ｂ】
0004328475.tif 000009
【図７Ｃ】
0004328475.tif 000010
【図８】
0004328475.tif 000011
【図９】
0004328475.tif 000012
【図１０】
0004328475.tif 000013
【図１１】
0004328475.tif 000014
【図１２】
0004328475.tif 000015
【図１３】
0004328475.tif 000016
【図１４】
0004328475.tif 000017
【図１５】
0004328475.tif 000018
【図１６】
0004328475.tif 000019
【図１７】
0004328475.tif 000020
【図１８】
0004328475.tif 000021
【図１９】
0004328475.tif 000022
【図２０】
0004328475.tif 000023