(57)【特許請求の範囲】
【請求項１】
シンボルクロックに応答して発生されたデータシンボルのストリームからオーバサンプル信号を発生する送信フィルタであって、
データシンボルストリームを受信する回路と、
前記シンボルクロックとは独立して発生された基準クロックに応答して、シンボルクロックに関連する位相情報を維持する位相追跡回路と、
前記位相情報に応答してサンプルを発生するサンプル発生回路と、
を含む送信フィルタ。
【請求項２】
シンボルクロックに応答して発生されたデータシンボルのストリームからオーバサンプル信号を発生する方法であって、
データシンボルストリームを受信するステップと、
前記シンボルクロックとは独立して発生された基準クロックに応答して、前記シンボルクロックに関連する位相情報を維持するステップと、
前記位相情報および前記基準クロックに応答してサンプルを発生するステップと、
を含む方法。
【請求項３】
前記いずれか一項記載の発明であって、前記サンプル発生回路またはステップは前記基準クロックのアクティブエッジにおいてサンプルを発生する発明。
【請求項４】
前記いずれか一項記載の発明であって、前記基準クロックは分周器の出力を含む発明。
【請求項５】
前記いずれか一項記載の発明であって、前記基準クロックは二つ以上のクロック信号から選択することができる発明。
【請求項６】
前記いずれか一項記載の発明であって、前記位相追跡回路は前記基準クロックの各クロックサイクル上で格納された値に予め定められた値を加算する回路を含み、あるいは位相情報を維持する前記ステップは前記基準クロックの各クロックサイクル上で格納された値に予め定められた値を加算するステップを含む発明。
【請求項７】
前記いずれか一項記載の発明であって、さらに、現在のデータシンボルおよび予め定められた数の先行するデータシンボルを格納する回路、またはステップ、を含む発明。
【請求項８】
前記いずれか一項記載の発明であって、さらに、データシンボルの近似中心を識別する回路、またはステップ、を含む発明。
【請求項９】
前記いずれか一項記載の発明であって、前記位相情報に応答してサンプルを発生する前記回路またはステップはさらに前記シンボルクロックに応答する発明。
【請求項１０】
前記いずれか一項記載の発明であって、前記予め定められた値は前記シンボルクロックに関連する周波数と前記基準クロックに関連する周波数との比に基づいている発明。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的に通信回路に関し、特に、送信変調回路に関する。
【０００２】
【従来の技術】
最近開発されたディープサブミクロンＣＭＯＳプロセスにおけるトランジスタ特徴の著しい低減によりデザインパラダイムはよりデジタル集中的技術に向けられている。モノリシックインプリメンテーションでは、実際の回路の複雑さがどうであれ、デザインの製作コストは使用したデバイス数ではなく占有シリコン面積により測定される。
【０００３】
しかしながら、通信回路に使用されるアナログおよびＲＦ回路はディープサブミクロンＣＭＯＳプロセスにより容易に実現することはできない。例えば、テキサスインスツルメンツ社の0.08μm L-effectiveのＣＭＯＳプロセス（Ｃ０３５）はmm2当たり１５０Ｋ等価（２−入力ＮＡＮＤ）ゲートのデジタルゲート密度を特徴とする。集積されたＬＣ発振器用平均サイズインダクタはおよそ0.5mm2のシリコン面積を占める。共に代表的なＲＦトランシーバコンポーネントの良い例である低ノイズチャージポンプや低歪イメージリジェクト変調器はほぼ同じ面積を占め、それは数万のデジタルゲートとトレードすることができる。
【０００４】
デジタル集中シンセサイザアーキテクチュアへの移行により下記の既知の利点が得られる、（１）自動化されたＣＡＤツール（ＶＨＤＬまたはVerilogハードウェアレベル記述言語、合成、タイミング駆動アルゴリズム付き自動配置および自動配線、寄生バックアノテーションおよびポストレイアウト最適化）を使用する高速デザインターンアランドサイクル、（２）アナログ回路の場合よりも遥かに低いパラメータ変動性、（３）試験容易性、（４）各ＣＭＯＳ技術の進歩（“プロセスノード”とも呼ばれる）により一層良くなる低シリコン面積および消散電力および（５）初回シリコン成功の優れた機会。市販のアナログ回路は市場の要求条件を満たすのに通常数回の設計反復を必要とする。
【０００５】
集積により提供される広範な多数の機会がある。最も回りくどくない方法は、ＤＳＰまたはコントローラ内に埋め込まれたＤＲＡＭまたはフラッシュメモリのように、さまざまなデジタル部を単一シリコンダイ内に合体することである。より困難なのはアナログベースバンドをデジタルベースバンドと統合することである。ここでは、デジタルノイズが高精度アナログ部内に結合するのを回避するよう注意しなければならない。さらに、電圧ヘッドルーム量が少ないため新しい回路およびアーキテクチュアソリューションを捜すよう要求される。アナログベースバンドをＲＦトランシーバ部に集積することにより一組の異なる要求が提示され、従来のＢｉ−ＣＭＯＳ  ＲＦプロセスはいくつかの利用可能な受動コンポーネントと高速動作するように同調されて根本的に高精度は強調されない。
【０００６】
さまざまな部分のかなりの集積によりいくつかの利点が得られる、（１）より少ないシリコン総面積−ディープサブミクロンＣＭＯＳデザインでは、シリコン面積はしばしばボンド−パッド制限され、したがって、単一シリコンダイ上のさまざまな機能を合体してコア対ボンド−パッド比を最大とするのが有益である、（２）より少ないコンポーネント数したがってより低いパッケージングコスト、（３）電力低減−大きな外部チップ間接続を駆動する必要がない、および（４）より少ない印刷回路板（ＰＣＢ）面積、したがって貴重な“リアルステート”が節減される。
【０００７】
ディープサブミクロンＣＭＯＳプロセスは一方では新しい集積機会を与えるが、他方では従来のアナログ回路を実現することが極端に困難となる。このような問題の一つはデジタルデータの伝送である。現在、このような伝送はベースバンドシンボルクロック周波数の整数倍であるベースバンドチップクロックを使用して実現される。例えば、シンボルが１ＭＨｚ周波数で発生される場合には、８チップ／シンボルを作り出すために８ＭＨｚベースバンドチップクロックを実現することができる。
【０００８】
しかしながら、チップクロックの発生には多大な費用を要することがあり、しばしば貴重なリアルエステートを使用することがあるＰＬＬの存在を必要とする。
【０００９】
【発明が解決しようとする課題】
したがって、チップエリアのコストを最小限に抑えるデジタルデータ伝送方法および装置に対する必要性が生じている。
【００１０】
【課題を解決するための手段】
本発明では、シンボルクロックに応答して発生されたデータシンボルのストリームからオーバサンプル信号が発生される。シンボルクロックとは独立して発生される基準クロックに応答して、シンボルクロックに関連する位相情報が維持される。前記位相情報および前記基準クロックに応答してサンプルが発生される。
【００１１】
本発明は従来技術を凌ぐ著しい利点を提供する。シンボルクロック当たり十分な数のサンプルを発生できる限り、利用可能ないかなるクロックも基準クロックとして使用することができる。典型的に通信回路は、サンプル発生に対して適切な周波数を有する、装置内の他の目的に使用されるクリスタル基準クロック等の利用可能なクロックを有するため、チップエリアにおけるコストおよび消費電力が回避される。
【００１２】
【発明の実施の形態】
さまざまな図面の同じ要素に対して同じ番号が使用される図１−１５に関して本発明は最もよく理解される。
【００１３】
図１は複素信号を使用する送信パルス振幅変調（ＰＡＭ）装置１０の一般的なブロック図を示す。それは任意の変調プロセスを数学的に記述している。着信ビットストリームbkが符号器１２に供給され、それは“０”または“１”デジタルビットをシンボルamのストリームに変換する。シンボルはアルファベットからの値をとる。符号器は多数のビットを単一データシンボル内にマッピングすることができるため、一般的にシンボルレートとビットレート間を区別しなければならない。Bluetoothではビットとシンボル間に１対１の対応がある、{0,1}→{-1,1}。例えば、ＱＰＳＫ等のより進んだ符号化方式ではシンボル内に２ビットが詰め込まれる。
【００１４】
シンボルは送信フィルタ１４に加えられ、通常それは連続時間チャネルを介して送信する連続時間信号を発生する。送信フィルタのインパルス応答g(t)はパルス波形と呼ばれガウスまたは累乗余弦とすることができる。最新のインプリメンテーションでは、フィルタ出力s(t)はデジタル／アナログ変換（ＤＡＣ）を実施し続いてローパスフィルタリングを実施することにより通常連続時間領域に戻されはするが、パルス波形はチップクロックによりオーバサンプリングされパルスフィルタリングプロセス全体を通してデジタルに表現される。フィルタ出力s(t)はイメージリジェクト変調器１６に入力される。
【００１５】
従来技術では、デジタルベースバンドデータビットbkはベースバンドシンボルクロックに同期しているがデジタルフィルタ出力サンプルはベースバンドチップクロックに同期している（図４ａ参照）。
【００１６】
複素信号表現は共に複素数の実数値部を運ぶ２本の物理的ワイヤを必要とする。図２は物理的に実現可能な表現に向かう自然数列を表わす同相（Ｉ）および直角位相（Ｑ）信号を使用するＰＡＭ送信変調装置１０のブロック図を示す。
【００１７】
図３は直接振幅および位相変調の形の極信号を使用するＰＡＭ送信変調のブロック図を示す。実および虚フィルタ出力Re{s(t)}およびIm{s(t)}が極座標変換器１８に入力される。極座標変換器１８は、それぞれ、角度および大きさang{s(t)}およびmag{s(t)}を出力する。直接位相変調は可能なＰＬＬループ補償方法により発振器同調入力をフィードフォワード変調して実施することができる。直接振幅変調は定包絡線電力増幅器への供給電圧を調整して実施することができる。好ましい実施例では、デジタルパルススリミング回路が使用される。この方法はＲＦ／アナログ集中アップ変換変調器を使用しないため、モバイルＲＦトランシーバのデジタル統合に対する最善の選択と思われる。
【００１８】
GSM(欧州セルラー電話方式)で使用されBluetooth規格であるＧＦＳＫ等の定包絡線送信変調方式では、ダイナミック振幅制御は不要であり緩変動出力電力調整しか実施する必要がない。
【００１９】
ＱＰＳＫおよび８ＰＳＫ等のより複雑な変調方式はフルシンボルレートＲＦ振幅制御を必要とする。この場合、まだＩ−Ｑ方式よりも極ＰＡＭ方法の方が好まれるものと思われる。ここでは、包絡線解消および回復方法の剥取バージョン（包絡線および振幅制限部が無い）を使用することができ、それは電力効率的非線形飽和モード電力増幅器（ＰＡ）に基づいている。この方法では、非線形ＰＡの供給電圧は出力の所望の振幅に従って調節され、入力信号は５０％デューティサイクルの定包絡線を有する。
【００２０】
もう一つの飽和モードＰＡ方法を使用することができ、ＬＩＮＣ(Linear Amplification with Nonlinear Components)は適切に位相偏移された信号の二つの定包絡線ＰＡ出力を加算する。しかしながら、それは従来技術よりも一層面積集中的かつ電力非効率的技術であり、現在主として基地局内で使用される。
【００２１】
図４ａは典型的な従来技術送信フィルタの出力を示す図である。図４ａの構成例には、１ＭＨｚベースバンドシンボルクロック（クロック当たり１シンボルが送信される）および８ＭＨｚベースバンドチップクロック（シンボル当たり８チップが出力される）がある。ベースバンドチップクロックの各クロックサイクルに対して、サンプル９０が発生される。
【００２２】
図４ｂはBluetooth装置でベースバンドシンボルクロックおよびベースバンドチップクロックを発生する従来技術の方法を示す。基準周波数ＦＲＥＦは水晶発振器その他のクロック発生装置により供給しなければならない。ここでは、ＦＲＥＦは１０および２０ＭＨｚ間の１ＭＨｚの倍数である。したがって、ＦＲＥＦ＝Ｎ*１ＭＨｚとなり、
0004237458.tif 000002
である。ベースバンドコントローラ３０内で、クロック分周回路３２はＦＲＥＦを１ＭＨｚシンボルクロックに分周する。１ＭＨｚベースバンドシンボルクロックはビット／シンボル発生論理３４によりデータストリームbkを発生するのに使用される。
【００２３】
ＦＲＥＦはトランシーバ３６にも供給され、それもＦＲＥＦから１ＭＨｚクロックを発生する分周器３８を含んでいる。１ＭＨｚクロックはＰＬＬ４０に入力されて８ＭＨｚベースバンドチップクロックを作り出す。論理４２はベースバンドチップクロックに応答して図４ａに示す出力を発生する。
【００２４】
図４ａ−ｂに示す送信フィルタの出力を発生するには二つのクロック信号、ベースバンドシンボルクロックおよびベースバンドチップクロック、を発生する必要がある。ベースバンドチップクロックが利用可能なクロックの整数倍または除算数でなければ、クロック信号の発生は面積および電力に関して非常に費用がかかることがある。さらに、基準クロックＦＲＥＦは１ＭＨｚの倍数でなければならない。多くの通信システムが１ＭＨｚの倍数である基準クロックを使用せず、追加クロックを発生しなければならないためこれは重要となることがある。例えば、ＣＤＭＡは１９.２ＭＨｚ基準クロックを使用しＰＤＣ(Personal Digital Cellular)は１２.６ＭＨｚ基準クロックを使用する。
【００２５】
図５はベースバンドシンボルクロックまたはベースバンドチップクロックのいずれかを使用する必要がない改善された送信フィルタの出力を示す。図４と比較するために、１ＭＨｚベースバンドシンボルクロックはファントムに示されている。図５の出力は利用可能なクロックを再度タイミングのとられた基準クロックＣＫＲとして使用して出力データポイントを発生する。実例では、２.２５ＭＨｚクロックがＣＫＲとして使用されるが、典型的な応用では、クロックの周波数はベースバンドシンボルクロックの周波数の少なくとも８倍となる。しかしながら、ＣＫＲはベースバンドシンボルクロックの整数倍とする必要はなく、それはベースバンドシンボルクロックやその倍数から発生されることはない。ＧＳＭ(Global System of Mobile communication)装置では、例えば、ＣＫＲに対して１３ＭＨｚを利用することができ、ＣＤＭＡ(Code-Division Multiple Access)装置に対しては１９.２ＭＨｚクロックを利用することができＰＤＣクロックに対しては１２.６ＭＨｚ基準クロックを利用することができる。これらのクロックの各々が１ＭＨｚシンボルレートを有するBluetooth装置に対するＣＫＲとして適切である。
【００２６】
図６はベースバンドシンボルまたはチップクロック無しで出力を発生する送信フィルタ１００のブロック図を示す。送信フィルタ１００は四つの機能ブロック、サーチ回路１０２、サーチ回路１０２に接続された状態回路１０４、サーチ回路１０２に接続された位相追跡回路１０６、および状態回路１０４および位相追跡回路１０６に接続されたフィルタ回路１０８を含んでいる。回路１０２−１０８は基準クロックＣＫＲによりクロックされ、それは十分な出力サンプルポイントをプロットする周波数を有する任意のクロックとすることができる。例えば、ベースバンドシンボルレートが１Ｍｂｐｓ（メガビット／秒）であれば、典型的に、ＣＫＲは８ＭＨｚ以上のクロックでなければならない。したがって、例えば、１３.５ＭＨｚを使用することができる。クロックはシンボルレートの整数倍数である必要はない。
【００２７】
サーチ回路１０２は、制御信号ＣＴＲ＿ＰＡ＿ＥＮによりイネーブルされると、開始コードに対するデータ入力信号ＤＴ＿ＴＸを監視する。ＤＴ＿ＴＸは図１に示すbk信号とすることができ、後述するようにBluetoothに対する２進[0,1]から[-1,+1]への変換はインプリシットになされる。Bluetoothに対して、開始コードは“010”であるが、それは他のプロトコルに対して変動することがある。コードが見つかると、ＤＴ＿ＦＯＵＮＤが表明される。現在のデータ値ＤＴ＿０がサーチ回路から出力される。サーチ回路１０２については図７ａ−ｂに関して詳細に説明する。
【００２８】
位相追跡回路１０６は仮定されたベースバンドシンボルクロックに関する出力内の位置を決定する。例えば、図５に関して、かつ１ＭＨｚのデータレートに関して２.２５ＭＨｚのＣＫＲを使用して（さらに、クロックはタイミング図の始めに同期化されるものと仮定して）、Ａ点は第１の１ＭＨｚベースバンドシンボルクロックサイクルの４／９の比率であり、Ｂ点は第１の１ＭＨｚベースバンドシンボルクロックサイクルの８／９の比率であり、Ｃ点は第２の１ＭＨｚベースバンドシンボルクロックサイクルの３／９の比率である。フィルタ１０８のオーバーサンプリング比に正規化された現在の比率（すなわち、図８ａに関して記述されるＯＳＲ０）が符号無し整数部ＤＴ＿ＰＨ＿Ｉおよび分数部部ＤＴ＿ＰＨ＿Ｆとして出力される。位相追跡回路１０６は状態回路１０４へのＤＴ＿ＣＫＥＮも出力し、ＤＴ＿ＣＫＥＮはＤＴ＿０データビットのほぼ中央のパルスである。位相追跡回路１０６については図8ａ−ｂに関して詳細に説明する。
【００２９】
状態回路１０４は、位相追跡回路１０６からのＣＫＲによりクロックされて（ＤＴ＿ＣＫＥＮが表明されれば）、最後の三つのデータ値を出力する。したがって、サーチ回路１０２のデータ出力ＤＴ＿０が各データシンボルのほぼ中央でサンプリングされる。状態回路１０４については図９に関して詳細に説明する。
【００３０】
フィルタ回路１０８は位相追跡回路１０６および状態回路１０４から出力される比率に基づいて現在の出力サンプルポイントＦＣＷ＿ＤＴを発生する。状態回路１０４の出力は現在のデータポイントおよび前の二つのデータポイントに基づいて理想化された出力が有する仮定ベースバンドシンボルクロックサイクルにわたる曲線の波形を規定する。位相追跡回路１０６の出力は曲線上の現在のポイントを規定する。フィルタ回路１０８については図１０ａ−ｃおよび１１に関して詳細に説明する。
【００３１】
図７ａはＤＴ＿ＴＸ内の遷移を検出するサーチ回路１０２の一部の略図を示す。レジスタ／ラッチ１１０，１１２が直列に接続されていて最も最近の三つのＣＫＲクロックでＤＴ＿ＴＸ信号をラッチする。レジスタ／ラッチ１１０および１１２はＤＴ＿ＴＸ信号のメタ安定化を解除するように働く。レジスタ／ラッチ１１０および１１２はＤＴ＿ＴＸの値を連続するＣＫＲクロックに保持し、論理１１６は二つの状態間の遷移があるかどうかを確認する。エッジ遷移中に、遷移の方向に応じてＱ＿ＦＡＬＬまたはＱ＿ＲＩＳＥがイネーブルされる（両方ではない）。
【００３２】
図７ｂはそれが有効な“１”データ状態であることを保証するようにＤＴ＿ＴＸ上のパルスの長さを決定するサーチ回路１０２の一部の略図を示す。論理１１８は検出された立上り遷移と検出された降下遷移間のＣＫＲクロックサイクルをカウントする。このカウントはＱ＿ＣＮＴとして示される。降下遷移ＯＳＲ＿ＲＯＵＮＤの後で、有効な“１”パルスの予期された長さが論理１２０内でＱ＿ＣＮＴと比較される。ＯＳＲ＿ＲＯＵＮＤおよびＱ＿ＣＮＴが予め定められた閾値（例えば、２ＣＫＲクロックサイクル）内であれば、ＤＴ＿ＦＯＵＮＤがイネーブルされ、そうでなければＤＴ＿ＭＩＳＳがイネーブルされる。
【００３３】
図８ａは位相追跡回路１０６の略図を示す。ＤＴ＿ＦＯＵＮＤがイネーブルされる前に、値ＣＮＴ＿ＭＩＤがマルチプレクサ１２６を介してレジスタ１２８に入力される。レジスタ１２８は加算器１３０により計算された実行中カウント、ＤＨ＿ＰＨ（ＤＨ＿ＰＨ＿ＩがＤＨ＿ＰＨの整数部でありＤＨ＿ＰＨ＿ＦがＤＨ＿ＰＨの分数部である）、を格納する。ＣＮＴ＿ＭＩＤはデータシンボル当たりＣＫＲサイクル数のほぼ半分の値でありシンボルの近似中点を突き止めるのに使用される。位相追跡回路１０６内で、ベースバンドシンボルクロックのクロックサイクルは、典型的には２の累乗である、２6等の予め定められた数（ＯＳＲ０）の単位に分割される。例示する実施例では、ＯＳＲ０は６４単位に設定され、したがって、ＣＮＴ＿ＭＩＤはおよそ３２に設定される。各ＣＫＲクロックサイクルに対して、加算器１３０により値ＩＮＶ＿ＯＳＲがＤＨ＿ＰＨに加算され、したがって、各ＣＫＲクロックサイクル上で、ＤＨ＿ＰＨ＝ＤＨ＿ＰＨ＋ＩＮＶ＿ＯＳＲとなる。ＩＮＶ＿ＯＳＲはＣＫＲクロックサイクルの長さに等しい単位数に等しい。例えば、１ＭＨｚベースバンドシンボルクロックおよび１３ＭＨｚＣＫＲ（ＯＳＲ０＝６４）に対して、各ベースバンドクロックサイクルについて１３ＣＫＲサイクルがあり、したがって、ＩＮＶ＿ＯＳＲはＣＫＲクロックサイクル当たり６４／１３単位に等しい。ＩＮＶ＿ＯＳＲおよびＤＨ＿ＰＨは高精度のための整数および分数フィールドを有する。
【００３４】
加算器１３０がＯＳＲ０に対する最小ビット長に等しい整数ビット長（すなわち、ＯＳＲ０＝６４に対する６のビット長）を有する場合、ＩＮＶ＿ＯＳＲをＤＨ＿ＰＨに加算したものがＯＳＲ０以上であればオーバフローが表明される。図８ｂはＯＳＲ０＝６４およびＩＮＶ＿ＯＳＲ＝６４／１３に対するＤＨ＿ＰＨオーバタイムを示す。ＤＨ＿ＰＨの整数および分数部、すなわち、ＤＨ＿ＰＨ＿ＩおよびＤＨ＿ＰＨ＿Ｆがフィルタ回路１０８に出力される。これらは出力サンプルポイントの位置を示す。例えば、ＯＳＲ＝６４に対して、ＤＨ＿ＰＨ＿Ｉ＝３２かつＤＨ＿ＰＨ＿Ｆ＝０であれば、位相追跡回路の出力は仮定ベースバンドシンボルクロックサイクルの中途で出力曲線に対する出力サンプルポイントを発生しなければならないことを示す。
【００３５】
図９は状態回路１０４の略表現である。直列接続されたレジスタ／ラッチ１３１，１３２および１３４は、ＣＫＲおよびＤＴ＿ＣＫＥＮ信号の論理ＡＮＤである、ＬＡＴＣＨ＿ＤＴに応答してサーチ回路１０２からのＤＴ＿０の最も最近の三つの値をラッチする。ＤＴ＿ＣＫＥＮは仮定ベースバンドシンボルクロックサイクル毎にイネーブルされるため、ＤＴ＿０の最も最近の三つの値はＤＴ＿ＳＴＡＴＥとして手に入れることができる。レジスタ／ラッチ１３２の出力は、前のベースバンドシンボルクロックサイクルからのデータ値、ＤＴ＿０[-1]でありレジスタ／ラッチ１３４の出力は、前の二つのベースバンドシンボルクロックサイクルからのデータ値、ＤＴ＿０[-2]である。レジスタ／ラッチ１３１はＤＴ＿０の現在値を保持する。
【００３６】
図１０ａ−ｃは前の二つのシンボル値、ＤＴ＿０[-2]およびＤＴ＿０[-1]、に基づいたさまざまな状態遷移に対する曲線を示す。図１０ａにおいて、“00”の状態から開始して、現在のＤＴ＿０が“1”であれば次の状態は“01”となる。一方、現在のＤＴ＿０が“0”であれば次の状態は“00”となる。Bluetoothでは、出力は“+1”および“-1”間で変動する。“00”の状態は-1におけるものである。現在のＤＴ＿０が“0”であれば、出力は“-1”に留まり新しい状態は“00”となる。現在のＤＴ＿０が“1”であれば、出力は“0”に遷移し新しい状態は“01”となる。状態“01”から現在のＤＴ＿０が“0”であれば、出力は“0”の開始値から“0”の終了値に遷移するが、先行する“01”遷移のため、出力は開始および終了点間で上向きの曲線を有する。新しい状態は“10”となる。現在のＤＴ＿０が状態“01”からの“1”であれば、出力は“0”の開始値から“+1”の終了値に遷移する。新しい状態は“11”となる。
【００３７】
図１０ｂは“+1”の出力値を有する“11”の開始状態からのさまざまな状態遷移を示す。これらの出力曲線は、水平軸上でとんぼ返りしている点を除けば、１０ａの曲線と同じである。
【００３８】
図１０ａおよび図１０ｂのさまざまな曲線は関連性がある。011遷移は曲線Ｃにより規定される。曲線Ｃはインデクス“k”の関数であり、0<=k<=ＯＳＲ0-1である。Ｃ(k)のデータポイントはフィルタ回路１０８内のメモリ内に格納することができる。出力が実数値“0”から実数値“1”に変動する間に、Ｃ(k)の値は例えば９ビット値で表わすことができる。Ｃ(k)ポイントから、図１０ａ−ｂに示す他の全ての曲線に対するデータポイントを計算することができる。すなわち、
ＣＲ(k)＝Ｃ(ＯＳＲ0-k)            (Ｃ(ＯＳＲ0)=+1を意味する)
ＣＤ(k)＝Ｃ(k)＋Ｃ(ＯＳＲ0-k)−Ｃ(ＯＳＲ0-1)
ＣＮ(k)＝Ｃ(ＯＳＲ0-1)            (すなわち、+1に設定)
残りの曲線はこれらの曲線の数値的反形、すなわち−Ｃ(k)，−ＣＲ(k)，−ＣＤ(k)および−ＣＮ(k)である。
【００３９】
表１に示すように、現在の出力曲線は状態回路１０４からのＤＴ＿ＳＴＡＴＥフィールドにより容易に決定することができる。
【表１】
0004237458.tif 000003
【００４０】
図１１はフィルタ回路１０８の実施例を示す。論理１４０は位相追跡回路１０６からの出力ＤＨ＿ＰＨ＿ＩおよびＤＨ＿ＰＨ＿Ｆおよび状態回路１０４からの出力ＤＴ＿ＳＴＡＴＥを受信する。ＤＨ＿ＰＨ＿ＦはＤＨ＿ＰＨ＿Ｉを最も近い整数に丸めるのに使用される。丸められたＤＨ＿ＰＨ＿ＩはＤＴ＿ＳＴＡＴＥにより示される曲線に対するインデクスkとして使用してサンプルポイントを発生することができる。
【００４１】
好ましい実施例では、表１に示す全ての曲線に対する値は、Ｃ(k)（そのサンプルポイントデータはＲＯＭ／ＲＡＭメモリ１４２に格納されている）を除いて、始動時に組合せ論理を使用して計算され各ＣＫＲクロックに対するＤＴ＿ＳＴＡＴＥおよびＤＨ＿ＰＨ＿Ｉ（ＤＨ＿ＰＨ＿Ｆに基づいて丸められていることがある）に応答して直ちに出力することができる。あるいは、表１に示す全ての曲線に対するサンプルポイントデータを直ちに出力するためにメモリまたはレジスタ／ラッチに格納することができる。シンボル当たりのサンプルデータポイント数は変動することがあるが、好ましい実施例では、各シンボルは２の累乗に等しいポイント数で表わされる。例えば、各シンボルに対して６４データポイントを使用することができ、したがって、メモリ１４２は各サンプル曲線に対して６４のアドレス可能な場所を有する。
【００４２】
別の実施例では、二つの異なる転送機能、例えばBluetoothおよびＧＳＭ、に対するサンプルポイントデータをメモリ１４２または多数のＲＡＭまたはＲＯＭメモリ内に格納することができる。所望の転送機能に応じて適切なサンプルポイントデータを選択することができる。ＲＡＭが使用される場合には、適切なサンプルポイントデータは開始時にＲＡＭ内に格納することができる。
【００４３】
図１２は送信フィルタを使用する電気通信装置１５０の好ましい実施例を示す。ベースバンドコントローラ１５２がメモリ１５４およびデジタルＲＦトランシーバ１５６に接続されており、それは前記したデジタル送信フィルタ１００を含んでいる。送信フィルタ１００はアナログ装置を必要としないため、ディープサブミクロンＣＭＯＳプロセスを使用して容易に他の処理回路と集積することができる。
【００４４】
前記したように、本発明の重要な利点は、各シンボルについて十分な数のサンプルを発生できる限り、利用可能な任意のクロックを使用してサンプルを発生するその能力である。多くの通信システムが１３ＭＨｚから２０ＭＨｚの範囲の基準クロックを供給するため、利用可能な基準クロックは、Bluetooth等の、１ＭＨｚ程度のシンボルデータレートを使用するシステムに容易に利用できる。
【００４５】
２.４ＧＨｚ帯域で１１Ｍｂｐｓ伝送を行う（５.５，２および１Ｍｂｐｓへ後退）ＩＥＥＥ８０２.１１ｂワイヤレスＬＡＮ(local area network)等の遥かに高いシンボルデータレートを使用する通信システムに対しては、各シンボルに対して十分なサンプルを作り出すのにより高速のＣＫＲが必要である。図１３はBluetoothおよび８０２.１１網に対して適切なＣＫＲを供給するのに使用することができるＣＫＲ発生回路のブロック図を示す。
【００４６】
図１３において、２.４ＧＨｚ  ＶＣＯ（電圧制御発振器）またはＤＣＯ（デジタル制御発振器）１６０の出力は分周回路１６２に接続されており、それはＤＣＯ／ＶＣＯ出力を８０２.１１シンボルストリームに対するサンプルを発生するのに適した周波数に分割する。２.４ＧＨｚ信号はワイヤレス通信装置において広く使用される。マルチプレクサ１６４が分周器１６２の出力とＦＲＥＦ間の選択を行い、ＦＲＥＦは１３ＭＨｚ  ＧＳＭクロック等のBluetoothに対して十分なサンプルを供給するのに適した利用可能なクロックである。制御信号ＢＴ／８０２.１１ｂ制御信号は応用に応じてどの入力がＣＫＲとして使用されるかを制御する。
【００４７】
動作において、分周器１６２はＶＣＯ／ＤＣＯ出力を適切な周波数に分割することができる。例えば、２.４ＧＨｚのＶＣＯ／ＤＣＯ出力および１６(N=4)の除数を使用して、１５０ＭＨｚのＣＫＲクロック周波数を使用することができ、シンボル当たりおよそ１３.６サンプルを供給する。同じ回路を使用してＦＲＥＦを１ＭＨｚBluetooth応用に対するＣＫＲクロックとして通すことができる。
【００４８】
８０２.１１およびBluetoothシンボルレートに適合することができる回路に関して図１３の実施例を説明してきたが、他の通信規格をサポートするために異なる周波数を供給することができる。さらに、異なる利用可能なクロックおよび／または多数の分周回路を使用して三つ以上の規格を与えることができる。
【００４９】
図１４は、遷移を低減して電力を節減するために、ＣＫＲクロックサイクル毎には出力されず必要に応じて出力されるサンプルポイントを、少なくとも部分的に、実施例が使用する出力を示す。
【００５０】
図１４には、“00”状態(-1にマッピングされた)が続く1の列(+1にマッピングされた)が示されている。-1から+1への遷移を示すサンプルが出力されていると、“0”が受信されるまで残りの全てのサンプルは+1に留まる。同じような状況が0の列に応答して生じる。この場合、アクティブな変調は生じていないため、発生されるサンプルを減少させることができる。
【００５１】
ＣＫＲクロックサイクル毎にはサンプルポイントを発生しないことから利益が得られる状況がある。一つの状況はＣＫＲの周波数がベースバンドシンボルクロックよりも遥かに高く、余分なサンプルポイントを発生してしまう場合に生じる。例えば、シンボル当たり８サンプルポイントで十分と考えられる場合、１ＭＨｚシンボルクロックに対して、８ＭＨｚ程度のＣＫＲ周波数が適切である。しかしながら、利用可能なクロックが例えば４０ＭＨｚしか無い場合には、特にフィルタ回路１０８内での余分な消費電力の原因となる、必要な数のほぼ二倍のサンプルポイントを発生するのではなくサンプルポイント９０の数を低減する方が望ましいことがある。この場合、論理はサンプルポイントが発生されないケースをランダムに選択する。前記した例では、五つの潜在的なサンプルポイントの中の四つが発生されなかった場合、シンボル当たり８サンプルポイントの目標が達成される。四つおきのサンプルポイントを選択して出力することができるが、状況によってはサンプルポイントをランダムに選択して発生するのが有益であることがあり、平均して五つのうち一つが選択され、それはＲＦ出力上のスパーを低減する。
【００５２】
もう一つの例では、サンプルポイントの発生を決定的に防止することが望ましい。例えば、クリティカルなアナログ動作中は、基板ノイズをできるだけ解消するのが有益なことがある。この場合、論理回路はアナログ動作中にサンプルポイントの発生を禁止することができる。
【００５３】
図１５は、決定的またはランダムな方法で、サンプルポイントの発生数を減少するのに使用することができる回路のブロック図を示す。図１５は図６に類似しており、パススルーおよびラッチ論理回路１７０がフィルタ回路１０８の前に追加されている。パススルーおよびラッチ論理１７０は状態回路１０４からのＤＴ＿ＳＴＡＴＥおよび位相追跡回路１０６からのＤＴ＿ＰＨ＿ＩおよびＤＴ＿ＰＨ＿Ｆを受信する。これらの信号はサンプルポイント９０を発生すべきかどうかを決定する他の論理（図示せず）からの制御信号に応答するフィルタ回路１０８に通される。
【００５４】
図１４および１５に示す実施例は決定的またはランダム制御の元でどのようにサンプルを発生することができるかの一例にすぎない。
【００５５】
本発明の詳細な説明はある典型的な実施例に向けられていたが、当業者ならば代わりの実施例だけでなく、これらの実施例のさまざまな修正にお気付きであろう。本発明は特許請求の範囲内に入るいかなる修正または代替実施例を包含するものとする。
【００５６】
関連出願の相互参照
本出願は2001年4月25日に出願されたスタツェウスキ等の米国仮出願第60/286,572号,“Frequency Synthesizer Architecture of the Digital Processor (v2.0)”および2001年8月20日に出願されたスタツェウスキ等の米国仮出願第60/313,751号,“Transmit Filter”の出願日の恩典を主張する。
【図面の簡単な説明】
【図１】複素信号を使用する送信パルス振幅変調（ＰＡＭ）の一般的なブロック図を示す。
【図２】同相（Ｉ）および直角位相（Ｑ）信号を使用するＰＡＭ送信変調のブロック図を示す。
【図３】直接振幅および位相変調の形の極代替策を使用するＰＡＭ送信変調のブロック図を示す。
【図４】ａは、典型的な送信フィルタの出力を示す図である。ｂは、ベースバンドチップクロックおよびベースバンドシンボルクロック発生用の予め設計された回路のブロック図を示す。
【図５】ベースバンドシンボルクロックまたはベースバンドチップクロックのいずれかの使用を必要としない改良型送信フィルタの出力を示す図である。
【図６】ベースバンドシンボルクロックまたはベースバンドチップクロックのいずれかの使用を必要としない改良型送信フィルタのブロック図を示す。
【図７】ａは、サーチ回路の略図である。ｂは、サーチ回路の略図である。
【図８】ａは、位相追跡回路の略図である。ｂは、図８ａの位相追跡回路の動作のタイミング図を示す。
【図９】状態回路の略図を示す。
【図１０】ａは、前のシンボル値に基づくさまざまな状態に対する曲線を示す。ｂは、前のシンボル値に基づくさまざまな状態に対する曲線を示す。ｃは、前のシンボル値に基づくさまざまな状態に対する曲線を示す。
【図１１】フィルタ回路の実施例を示す図である。
【図１２】図６の送信フィルタを使用する電気通信装置を示す図である。
【図１３】多数の通信規格をサポートする多数の基準クロックを供給する電気通信装置を示す図である。
【図１４】サンプルを選択的に発生してフィルタ回路内の遷移数を減少する別の実施例を示す図である。
【図１５】サンプルポイント発生数を減少するのに使用することができる回路のブロック図を示す。
【符号の説明】
１０  送信パルス振幅変調装置
１２  符号器
１４  送信フィルタ
１６  イメージリジェクト変調器
１８  極座標変換器
３０  ベースバンドコントローラ
３２  クロック分周回路
３４  ビット／シンボル発生論理
３６  トランシーバ
３８  分周器
４０  ＰＬＬ
４２，１１６，１１８，１２０，１４０  論理
１００  送信フィルタ
１０２  サーチ回路
１０４  状態回路
１０６  位相追跡回路
１０８  フィルタ回路
１１０，１１２，１１４，１３１，１３２，１３４  レジスタ／ラッチ
１２６，１６４  マルチプレクサ
１２８  レジスタ
１３０  加算器
１４２，１５４  メモリ
１５０  電気通信装置
１５２  ベースバンドコントローラ
１５６  トランシーバ
１６０  ＶＣＯまたはＤＣＯ
１６２  分周回路
１７０  ラッチ論理回路
【図１】
0004237458.tif 000004
【図２】
0004237458.tif 000005
【図３】
0004237458.tif 000006
【図４】
0004237458.tif 000007
【図５】
0004237458.tif 000008
【図６】
0004237458.tif 000009
【図７】
0004237458.tif 000010
【図８】
0004237458.tif 000011
【図９】
0004237458.tif 000012
【図１０】
0004237458.tif 000013
【図１１】
0004237458.tif 000014
【図１２】
0004237458.tif 000015
【図１３】
0004237458.tif 000016
【図１４】
0004237458.tif 000017
【図１５】
0004237458.tif 000018