(57)【特許請求の範囲】
【請求項１】
第１のノード（Ａ）と第２のノード（Ｂ）との間での電気信号の転送を許容する又は阻止する高周波スイッチ回路であって、このスイッチ回路が前記転送を許容するときには、前記電気信号は、前記第１のノードから前記第２のノードまで、又は、前記第２のノードから前記第１のノードまで転送され、このスイッチ回路が前記転送を阻止するときには、前記電気信号は転送されない、高電位供給レールと低電位供給レールとによって給電される高周波スイッチ回路において、
スイッチ回路付勢信号を受け取るイネーブル信号ノードであって、前記スイッチ回路付勢信号はＭＯＳ転送トランジスタ（Ｍ１又はＭ２）のオン条件とオフ条件とを定義し、前記ＭＯＳ転送トランジスタは前記第１のノードに結合されたソースと前記第２のノードに結合されたドレインとを有している、イネーブル信号ノードと、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのゲートとの間に結合された第１のインピーダンス要素（３０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定するように構成されている、第１のインピーダンス要素と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのバルクとの間に結合された第２のインピーダンス要素（４０、１４０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定するように構成されている、第２のインピーダンス要素と、
を備えていることを特徴とする高周波スイッチ回路。
【請求項２】
請求項１記載のスイッチ回路において、前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記高電位供給レールとの間に結合されていることを特徴とするスイッチ回路。
【請求項３】
請求項１記載のスイッチ回路において、前記ＭＯＳ転送トランジスタはＮＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記低電位供給レールとの間に結合されていることを特徴とするスイッチ回路。
【請求項４】
請求項１記載のスイッチ回路において、前記イネーブル信号ノードと前記第１及び第２のインピーダンス要素との間に結合された１又は複数のインバータで形成されたインバータ段を更に備えていることを特徴とするスイッチ回路。
【請求項５】
請求項４記載のスイッチ回路において、前記第２のインピーダンス要素はインピーダンスＰＭＯＳトランジスタを含み、前記インピーダンスＰＭＯＳトランジスタは、前記インバータ段の出力に結合されたゲートと、前記高電位供給レールに結合されたソース及びバルクと、前記ＭＯＳ転送トランジスタの前記バルクに結合されたドレインとを有していることを特徴とするスイッチ回路。
【請求項６】
請求項４記載のスイッチ回路において、前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタ（Ｍ１）であり、前記第１のインピーダンス要素は前記ＭＯＳ転送トランジスタのゲートからインバータ段（ＩＶ２）の出力への抵抗（Ｒ３）を含み、前記第２のインピーダンス要素は前記高電位供給レールから前記ＭＯＳ転送トランジスタ（Ｍ１）のバルクへの抵抗（Ｒ４）を含むことを特徴とするスイッチ回路。
【請求項７】
請求項６記載のスイッチ回路において、前記インピーダンス要素の前記抵抗は１キロオーム以上の抵抗値を有することを特徴とするスイッチ回路。
【請求項８】
請求項６記載のスイッチ回路において、前記インバータ段は相互に直列に結合されておりそれぞれが入力と出力とを有する第１及び第２のインバータを含み、前記イネーブル信号ノードは前記第１のインバータの前記入力に結合され、前記第２のインバータの前記出力は前記抵抗の前記高電位ノードに結合され、前記インピーダンス要素は前記第１のインバータの前記出力に結合されたゲートと前記高電位供給レールに結合されたソースと前記ＰＭＯＳ転送トランジスタの前記ゲートに結合されたドレインとを有するインピーダンスＰＭＯＳトランジスタを更に備えていることを特徴とするスイッチ回路。
【請求項９】
請求項４記載のスイッチ回路において、前記第２のインピーダンス要素は、前記高電位供給レールに結合された高電位ノードと前記ＰＭＯＳ転送トランジスタの前記バルクに結合された低電位ノードとを有する第２の抵抗を含むことを特徴とするスイッチ回路。
【請求項１０】
請求項９記載のスイッチ回路において、前記第２のインピーダンス要素の前記第２の抵抗は１キロオーム以上の抵抗値を有することを特徴とするスイッチ回路。
【請求項１１】
請求項９記載のスイッチ回路において、前記インバータ段は相互に直列に結合されておりそれぞれが入力と出力とを有する第１及び第２のインバータを含み、前記イネーブル信号ノードは前記第１のインバータの前記入力に結合され、前記第２のインバータの前記出力は前記インピーダンス要素の前記抵抗の前記高電位ノードに結合され、前記第２のインピーダンス要素は前記第１のインバータの前記出力に結合されたゲートと前記高電位供給レールに結合されたソースと前記ＰＭＯＳ転送トランジスタの前記バルクに結合されたドレインとを有するＰＭＯＳトランジスタを更に備えていることを特徴とするスイッチ回路。
【請求項１２】
請求項４記載のスイッチ回路において、前記第１のインピーダンス要素は、前記インバータ段の出力に結合されたゲートと前記ＰＭＯＳ転送トランジスタの前記ゲートに結合されたドレインと前記低電位供給レールに結合されたソース及びバルクとを有するインピーダンスＮＭＯＳトランジスタを含むことを特徴とするスイッチ回路。
【請求項１３】
請求項１２記載のスイッチ回路において、前記インバータ段は相互に直列に結合されておりそれぞれが入力と出力とを有する第１及び第２のインバータを含み、前記イネーブル信号ノードは前記第１のインバータの前記入力に結合され、前記第１のインバータの前記出力は前記インピーダンスＮＭＯＳトランジスタのゲートに結合され、前記インピーダンス要素は前記第１のインバータの前記出力に結合されたゲートと前記高電位供給レールに結合されたソースと前記ＰＭＯＳ転送トランジスタの前記ゲートに結合されたドレインとを有するインピーダンスＰＭＯＳトランジスタを更に備えていることを特徴とするスイッチ回路。
【請求項１４】
請求項５記載のスイッチ回路において、前記インバータ段は相互に直列に結合されておりそれぞれが入力と出力とを有する第１及び第２のインバータを含み、前記イネーブル信号ノードは前記第１のインバータの前記入力に結合され、前記第２のインバータの前記出力は前記第２のインピーダンス要素の前記インピーダンスＰＭＯＳトランジスタのゲートに結合され、前記第２のインピーダンス要素は前記第１のインバータの前記出力に結合されたゲートと前記高電位供給レールに結合されたソースと前記ＰＭＯＳ転送トランジスタの前記バルクに結合されたドレインとを有する第２のインピーダンスＰＭＯＳトランジスタを更に備えていることを特徴とするスイッチ回路。
【請求項１５】
第１のノード（Ａ）と第２のノード（Ｂ）との間での電気信号の転送を許容する又は阻止する高周波スイッチ回路であって、このスイッチ回路がオン条件を定義するときには、前記電気信号は、前記第１のノードから前記第２のノードまで、又は、前記第２のノードから前記第１のノードまで転送され、このスイッチ回路がオフ条件を定義するときには、前記電気信号は転送されない、高電位供給レールと低電位供給レールとによって給電される高周波スイッチ回路において、
前記第１のノードに結合されたソースと前記第２のノードに結合されたドレインとを有するＭＯＳ転送トランジスタ（Ｍ１又はＭ２）と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのゲートとの間に結合された第１のインピーダンス要素（３０、１３０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記ゲートを前記供給レールのいずれからも切断するように機能する、第１のインピーダンス要素と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのバルクとの間に結合された第２のインピーダンス要素（４０、１４０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記バルクを前記供給レールのいずれからも切断するように機能する、第２のインピーダンス要素と、
を備えていることを特徴とする高周波スイッチ回路。
【請求項１６】
第１の信号伝送ノード（Ａ）と第２の信号伝送ノード（Ｂ）との間での電気信号の転送を許容する又は阻止するスイッチ回路を含むコンピューティング・システムであって、前記電気信号は、前記第１のノードから前記第２のノードまで、又は、前記第２のノードから前記第１のノードまで転送されることによってオン条件を定義し、転送されないときにはオフ条件を定義し、前記スイッチ回路は高電位供給レールと低電位供給レールとによって給電されうる、コンピューティング・システムにおいて、
前記第１のノードに結合されたソースと前記第２のノードに結合されたドレインとを有するＭＯＳ転送トランジスタ（Ｍ１又はＭ２）と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのゲートとの間に結合された第１のインピーダンス要素（３０、１３０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記ゲートを前記供給レールのいずれからも切断するように機能する、第１のインピーダンス要素と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのバルクとの間に結合された第２のインピーダンス要素（４０、１４０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記バルクを前記供給レールのいずれからも切断するように機能する、第２のインピーダンス要素と、
を備えていることを特徴とするコンピューティング・システム。
【請求項１７】
請求項１６記載のコンピューティング・システムにおいて、前記ＭＯＳ転送トランジスタはＮＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記低電位供給レールとの間に結合されていることを特徴とするコンピューティング・システム。
【請求項１８】
請求項１６記載のコンピューティング・システムにおいて、前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記高電位供給レールとの間に結合されていることを特徴とするコンピューティング・システム。
【請求項１９】
第１の信号伝送ノード（Ａ）と第２の信号伝送ノード（Ｂ）との間での電気信号の転送を許容する又は阻止するスイッチ回路を含むルータであって、前記電気信号は、前記第１のノードから前記第２のノードまで、又は、前記第２のノードから前記第１のノードまで転送されることによってオン条件を定義し、転送されないときにはオフ条件を定義し、前記スイッチ回路は高電位供給レールと低電位供給レールとによって給電されうる、ルータにおいて、
前記第１のノードに結合されたソースと前記第２のノードに結合されたドレインとを有するＭＯＳ転送トランジスタ（Ｍ１又はＭ２）と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのゲートとの間に結合された第１のインピーダンス要素（３０、１３０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記ゲートを前記供給レールのいずれからも切断するように機能する、第１のインピーダンス要素と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのバルクとの間に結合された第２のインピーダンス要素（４０、１４０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記バルクを前記供給レールのいずれからも切断するように機能する、第２のインピーダンス要素と、
を備えていることを特徴とするルータ。
【請求項２０】
請求項１９記載のルータにおいて、前記ＭＯＳ転送トランジスタはＮＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記低電位供給レールとの間に結合されていることを特徴とするルータ。
【請求項２１】
請求項１９記載のルータにおいて、前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記高電位供給レールとの間に結合されていることを特徴とするルータ。
【請求項２２】
第１の信号伝送ノード（Ａ）と第２の信号伝送ノード（Ｂ）との間での電気信号の転送を許容する又は阻止するスイッチ回路を含むフラットパネル・スクリーン・システムであって、前記電気信号は、前記第１のノードから前記第２のノードまで、又は、前記第２のノードから前記第１のノードまで転送されることによってオン条件を定義し、転送されないときにはオフ条件を定義し、前記スイッチ回路は高電位供給レールと低電位供給レールとによって給電される、フラットパネル・スクリーン・システムにおいて、
前記第１のノードに結合されたソースと前記第２のノードに結合されたドレインとを有するＭＯＳ転送トランジスタ（Ｍ１又はＭ２）と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのゲートとの間に結合された第１のインピーダンス要素（３０、１３０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記ゲートを前記供給レールのいずれからも切断するように機能する、第１のインピーダンス要素と、
前記高又は低電位供給レールと前記ＭＯＳ転送トランジスタのバルクとの間に結合された第２のインピーダンス要素（４０、１４０）であって、前記オン及びオフ条件に応答して一方が低インピーダンスであり他方が高インピーダンスである２つの状態を定義し、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定することによって、前記バルクを前記供給レールのいずれからも切断するように機能する、第２のインピーダンス要素と、
を備えていることを特徴とするフラットパネル・スクリーン・システム。
【請求項２３】
請求項２２記載のフラットパネル・スクリーン・システムにおいて、前記ＭＯＳ転送トランジスタはＮＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記低電位供給レールとの間に結合されていることを特徴とするフラットパネル・スクリーン・システム。
【請求項２４】
請求項２２記載のフラットパネル・スクリーン・システムにおいて、前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと前記高電位供給レールとの間に結合されていることを特徴とするフラットパネル・スクリーン・システム。
【請求項２５】
第１の信号伝送ノードと第２の信号伝送ノードとの間での電気信号の転送を許容する又は阻止する方法であって、前記電気信号は、許容されるときには、前記第１のノードから前記第２のノードまで、又は、前記第２のノードから前記第１のノードまで転送され、ゲートとバルクとを有するＭＯＳ転送トランジスタ（Ｍ１又はＭ２）が前記第１のノードと前記第２のノードとの間に結合されており、第１のインピーダンス経路が前記ＭＯＳ転送トランジスタの前記ゲートに結合され、第２のインピーダンス経路が前記ＭＯＳ転送トランジスタの前記バルクに結合されている、方法において、
前記第１のインピーダンス経路が、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定するステップと、
前記第２のインピーダンス経路が、前記ＭＯＳ転送トランジスタと関連付けられた寄生シャント・キャパシタンスを実質的に否定するステップと、
を含むことを特徴とする方法。
【請求項２６】
請求項２５記載の方法において、前記ＭＯＳ転送トランジスタはＮＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと低電位供給レールとの間に結合されていることを特徴とする方法。
【請求項２７】
請求項２５記載の方法において、前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタであり、前記第２のインピーダンス要素は前記ＭＯＳ転送トランジスタの前記バルクと高電位供給レールとの間に結合されていることを特徴とする方法。
【請求項２８】
請求項２５記載の方法において、前記第１のインピーダンス経路と前記第２のインピーダンス経路とは、イネーブルされたときには、前記ＭＯＳ転送トランジスタと電力供給レールとの間にシャント寄生インピーダンス経路を生じさせることなく、前記ＭＯＳ転送トランジスタをオンに保つのに十分なインピーダンスを確立することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子スイッチに関する。特に、本発明は、半導体スイッチに関し、１つ又は複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）によって構成されるものを含む。更に詳しくは、本発明は、１ギガヘルツのオーダーの周波数を含む比較的高周波でのスイッチングが可能な半導体スイッチに関する。
【０００２】
【従来の技術】
半導体技術の発展により、機械式リレーを効果的に代替する低コストで信頼性の高いスイッチを作成することができるようになっている。そのようなスイッチは、１極１投型のリレーとして実現されるときに特に有用であることがわかっているが、それに限定されることはない。半導体スイッチは、従来の機械式リレーに代わるものとしてますます用いられている。これは、半導体スイッチを用いることによって得られる高いスイッチング速度や、故障なく比較的多くの電流を移動させることができる能力による。これらのスイッチは、転送ゲート（transfer gate）又は通過トランジスタ（pass transistor）と称されることが多い。というのは、信号の通過を許可又は阻止するというトランジスタ（通常はＭＯＳトランジスタ）の特性がそこで用いられているからである。
【０００３】
スイッチが多くの分野において用いられていることは広く知られている。スイッチは、非常に多様な大型及び小型の製品で用いられており、例えば、これらに限定されるのではないが、自動車や家庭用電子製品などがその例である。スイッチは、アナログのルータ、ゲート及びリレーとして用いることができ、現にそのようなものとして用いられている。また、デジタルのマルチプレクサ、ルータ及びゲートとしても用いられている。
【０００４】
一般的なＰ型ＭＯＳトランジスタ・スイッチが、図１に示されている。このスイッチは、基本的に、ノードＡに結合されたソースとノードＢに結合されたドレインとを有しノードＡとノードＢとの間での信号伝送を制御しているＰＭＯＳトランジスタＭ１である。スイッチＭ１の制御ゲートは、外部制御回路からのイネーブル信号入力ノードＥＮによってイネーブルされる。ＥＮは、一般に、インバータＩＶ１及びＩＶ２などの１つ又は複数のインバータ対を含むインバータ列によってＭ１のゲートに結合される。インバータＩＶ１及びＩＶ２は、高電位電力レールＶｃｃと低電位電力レールＧＮＤとによって給電される。スイッチ・トランジスタのバルク（bulk）は、高電位電力レールに結合される。動作の際は、ＥＮに与えられる論理ローがインバータ列を伝搬してＭ１をオンさせ、それによって、信号がノードＡとノードＢとの間を通過することが可能になる。この場合、ＡからＢでも、ＢからＡでもよい。ＥＮに論理ハイが与えられるとＭ１がオフになり、それによって、ノードＡとノードＢとの間の信号伝搬が阻止される。
【０００５】
本発明についての説明を進めるために、ライン抵抗Ｒ１及びＲ２が示され、また、規制キャパシタンスＣ１、Ｃ２及びＣ３も示されている。抵抗Ｒ１及びＲ２は、トランジスタ・スイッチ回路に結合された回路に関連するインピーダンスを表す。このインピーダンスは何らかの予測される値を有しているのであるが、例えば、ある応用例では、抵抗Ｒ１及びＲ２は、一般に、約５０オームのオーダーである。しかし、本発明が外部回路に関連するどのような特定の負荷インピーダンスにも限定されないことに注意すべきである。
【０００６】
更に図１に関する考察を続けるが、キャパシタンスＣ１はトランジスタ構造のゲート・ソース間のインターフェースに関連するインピーダンスを表し、キャパシタンスＣ２はトランジスタ構造のドレイン・ゲート間のインターフェースに関連するインピーダンスを表し、キャパシタンスＣ３はトランジスタ構造のゲート・バルク間のインターフェース（典型的には、ゲート酸化物層）に関連するインピーダンスを表す。Ｎ型のＭＯＳを用いて、ＰＭＯＳトランジスタＭ１によって与えられるのと同じスイッチング機能を相補的に実行することができることに注意すべきである。ただしその際には、インバータ列を適切に修正し、トランジスタのバルクはＶｃｃにではなくＧＮＤに結合される。ＮＭＯＳ及びＰＭＯＳトランジスタに関係する技術分野の当業者であれば、このような差異を理解している。
【０００７】
ＭＯＳトランジスタは、動作電力が極めて小さいという点で望ましい。製造技術が進歩するにつれて、これらの構造が有効に動作する際の供給電位やスイッチング速度は改善されている。しかし、図１に示されているように構成されたほとんどのシリコンＭＯＳトランジスタ・スイッチでは、信号の伝送周波数が４００ＭＨｚのオーダーを超えると、ＡＢ間での信号伝搬に困難が生じることがわかっている。Ｍ１のサイズを縮小することによってこの特性を改善することができるように考えられるかもしれないが、トランジスタのオン抵抗値（on-resistance）が増加することを含む望ましくないトレードオフが存在する。トランジスタのオン抵抗値を低く維持するという観点を別としても、この構造の伝達関数を評価する際の正味の結果は、周波数パフォーマンスに関して僅かなゲインしか存在しない、又は、ゲインが全く存在しないというものである。
【０００８】
図１に示されたスイッチ・トランジスタのインピーダンスを解析すると、このデバイスに付随する伝搬周波数の限界を理解することができる。特に、例えば、伝送信号の伝搬周波数が３００ＭＨｚを超えると、抵抗Ｒ１及びＲ２とゲート結合されたキャパシタンスＣ１、Ｃ２及びＣ３とによって単純に識別されるシステムの特性に関連するインピーダンスが、伝達関数を支配し始める。結果的に、そのような周波数又はそれよりも高い周波数では、Ｖｃｃに結合されたトランジスタのバルクとＧＮＤとの間に（Ｍ１をイネーブルするインバータＩＶ２を介して）シャントすなわち短絡が生じる。上述したように、これは、オン抵抗値を望ましくない程度まで上昇させるＭ１のゲート・サイズを縮小することによっては、解決することができない。
【０００９】
コンピューティングに関するほとんどの応用例では、ＭＯＳトランジスタ・スイッチの周波数の限界は、ほとんど関心の対象にはならない。しかし、例えば、ビデオ伝送フィールドなど、動作帯域幅に関する要求が大きくなると、損失を最小に維持しながら比較的高周波での伝送を通過させることができるＭＯＳトランジスタ・スイッチに対する要求が大きくなる。従って、必要であるのは、デジタル及びアナログ動作に対するスイッチとして機能する半導体回路である。やはり必要であるのは、予測される供給電位のアレイ上で転送ゲート又は通過ゲートとして動作することができる半導体スイッチである。更に、必要であるのは、最小の減衰で比較的高周波の信号を伝搬することができるＭＯＳＦＥＴベースのスイッチ回路である。更に必要であるのは、トランジスタ回路に関連するオン抵抗値への影響が最小となるように高周波伝送を伝搬するようなスイッチ回路である。
【００１０】
【発明の概要】
本発明の目的は、デジタル及びアナログ動作に対するスイッチとして機能する半導体回路を提供することである。本発明の別の目的は、広い範囲の供給電位で動作可能な転送ゲート又は通過ゲートである半導体スイッチを提供することである。本発明の別の目的は、最小の減衰で比較的高周波の信号を伝搬させることができるＭＯＳＦＥＴベースのスイッチ回路を提供することである。本発明の別の目的は、ＭＯＳＦＥＴベースの通過ゲート構造に関連するオン抵抗値への影響が最小となるように高周波伝送を伝搬させるようなスイッチ回路を提供することである。
【００１１】
以上の及びそれ以外の目的は、本発明において、通過ゲートを確立するのに用いられる既存のＭＯＳＦＥＴ構造に関連するシャント経路のインピーダンスを増加させることによって達成される。特に、抵抗素子、容量性素子又はその組合せなどのインピーダンス要素が、通過ゲート・トランジスタのゲートと供給レールとの間に結合される。インピーダンス要素は、通過ゲート・トランジスタのゲートをゲート電位を決定する供給レールから切り離すように機能する。更に、このようなインピーダンス要素は、通過ゲート・トランジスタのバルクとそのバルクが結合されている供給レールとの間に結合して、やはり、通過ゲート・トランジスタのその部分をその特定の供給レールから切り離すこともできる。ＰＭＯＳトランジスタでは、バルクは高電位レールに直接に結合されるが通常であり、ＮＭＯＳトランジスタでは、バルクは低電位レールに結合されるのが通常である。通過ゲート・トランジスタとして用いられる従来型のＭＯＳトランジスタ構造では、本発明の回路を通過して伝搬する実質的に減衰されていない信号周波数を少なくとも２倍にするためには、システム自体のインピーダンスよりも大きなインピーダンスが好ましいことがわかっている。もちろん、用いられる特定のインピーダンスは、通過ゲート、関心対象である動作周波数、回路に対する予測される負荷及びそれ以外のファクタの特定の特性の関数として選択することができる。更に、ゼロでないインピーダンスが補完されれば、それによってスイッチの応答性能を向上させることができる。
【００１２】
本発明のインピーダンス要素は、通過ゲート・トランジスタの寄生キャパシタンス経路と直列に結合され、それによって、これらの経路の全体的なインピーダンスが増加する。結果的に、これらのキャパシタンス経路が確立していた従来のシャントは実質的に否定される。特に、高周波での伝搬が関心対象であるような状況では、特にそうである。それ以外のすべての点では、本発明による通過ゲート・トランジスタ回路によると、従来型の相補的ＭＯＳ（ＣＭＯＳ）スイッチ・デバイスに対して予測される信号伝送が可能である。
【００１３】
本発明は、高周波スイッチングが関心対象となるような広い範囲の応用例において用いるのに適している。最も根本的なレベルでは、通過ゲート回路は、ある場所から別の場所への個別的な信号の伝搬に影響を与える。通過ゲート回路は、組み合わされることにより、非常に多くの信号を伝搬させるように動作するデータ伝送システムを形成し、ますます複雑な結果を得ることができる。基本的なレベルでは、通過ゲート回路は、デバイスを相互に接続し、ディスクリートなデバイスの間での信号伝搬を可能にするようにデザインされているバスやバックプレーンを形成するのに用いることができる。ローカルな又は内部的なバスは、マイクロプロセッサなどのディスクリートなデバイス内部での信号経路を提供する。マイクロプロセッサ・システムに含まれるローカル・バスのタイプには、ＩＳＡ、ＥＩＳＡ、マイクロ・チャネル、ＶＬバス、ＰＣＩバスなどがある。プリンタやキーボードなどの周辺システムを接続するバスの例としては、Ｎｕバス（NuBus）、ターボチャネル（TURBOchannel）、ＶＭＥバス（VMEbus）、マルチバス（MULTIBUS）、ＳＴＤバスなどがある。これらのタイプの信号伝送システムは、それぞれが、それを構成するのに用いられているコンポーネントと同程度にだけ有効に動作することができる。本発明による通過ゲート回路などのような改良型の通過ゲート回路は、これらのバスの任意のものにおいて、そしてプリント回路ボードを相互接続するのに用いられるバックプレーン構造においても、用いることができ、それによって伝搬速度が高速化される。ビデオ及びグラフィクス信号の伝送のために、そして特にフラット・スクリーン・パネルのために、低電圧差動シグナリング（ＬＶＤＳ）、伝送最小化差動シグナリング（ＴＭＤＳ）、非同期転送モード（ＡＴＭ）、デジタル・ビジュアル・インターフェース（ＤＶＩ）などのインターフェースが、そのような伝送を可能にするように設計されている。
【００１４】
伝搬速度の向上は、高密度の（dense）データ・パケットの高速転送のために特に重要である。ある場所から別の場所までデータ・パケットを送るのに用いられる改良型のルータは、ローカル・エリア・ネットワーク及びワイド・エリア・ネットワークを介してのデータ転送を向上させるために、ますますスイッチ回路に依存するようになっている。これは、高品位のビデオ、グラフィクス、データ及び音声をワイヤード、光及び無線接続によって伝送させる場合に、特にそういえる。そのようなルータは、デバイスの間の信号トラフィックの流れを制御するのに用いられるが、様々な信号伝送プロトコルの認識に依存している。このようなプロトコルには、これは限定を意味するのではないが、ＩＰ、ＩＰＸ、アップルトーク（AppleTalk）、ＤＥＣネット（DECnet）が含まれる。本発明の回路のような改良型のスイッチング回路によると、そのような信号ルータの動作が容易になり改善される。もちろん、本発明は、パーソナル・コンピュータ、パーソナル・デジタル・デバイス、通信デバイス、高速で高品位の信号伝搬を必要とするそれ以外の電子システムなど、任意のコンピューティング・システムでの使用に適している。
【００１５】
本発明のこれらの及びそれ以外の効果は、本発明の実施例に関する以下の詳細な説明、添付の図面及び冒頭の特許請求の範囲を検討することによって、明らかになろう。
【００１６】
【発明の実施の形態】
本発明による高周波スイッチ回路１０が図２に示されている。回路１０は、好ましくは、インバータＩＶ１及びＩＶ２とＰＭＯＳ通過ゲート・トランジスタＭ１とで形成されており、これは、図１に示されている従来技術によるスイッチと相当に類似している。もちろん、インバータ段２０は、複数のインバータ対や、それ以外の形態のイネーブル信号伝搬機構を用いて形成することもできる。回路１０は、また、第１のインピーダンス要素３０と第２のインピーダンス要素４０とを含んでおり、要素３０はインバータ段２０の出力とＭ１のゲートとの間に結合されており、要素４０はＭ１のバルクと高電位電力レールＶｃｃとの間に結合されている。出力イネーブル・ノードＥＮによる制御回路（図３に図示せず）からのイネーブル信号は、好ましくは、インバータ段２０の入力に結合されて、そのゲートによるトランジスタＭ１の動作制御を実質的に決定する。インバータＩＶ１及びＩＶ２は、典型的には、高電位レールＶｃｃと低電位レールＧＮＤとによって給電される。第１のインピーダンス要素３０と別の態様でＭ１のゲートに結合することもできるが、それは、ゲートを供給レールから切り離すように機能する場合である。第２のインピーダンス要素４０の結合に関しても同じことがいえる。
【００１７】
トランジスタＭ１は、ノードＡとノードＢとの間での信号転送に関する基本的な制御装置（regulator）である。これらの２つのノードに結合された外部回路の間で信号がどちらの方向に流れるかに応じて、ノードＡ又はノードＢのいずれか一方が、入力ノード又は出力ノードにすることができる。要素３０及び４０は、Ｍ１のゲートと段２０の出力との間、そして、Ｍ１のバルクとＶｃｃとの間、のそれぞれに直列のインピーダンスを提供するように設計されている。結果的に得られるのは、比較的高周波である３５０ＭＨｚ以上で支配的であったトランジスタＭ１の寄生キャパシタンスによって従来は特徴付けられていた、比較的高インピーダンスの経路である。
【００１８】
同様の高周波スイッチ回路１００が、ＮＭＯＳ通過ゲート・トランジスタＭ２について図３に示されている。回路１００は、好ましくは、インバータＩＶ１とＮＭＯＳ通過ゲート・トランジスタＭ２とで形成されている。もちろん、インバータ段１２０は、奇数である複数のインバータや、それ以外の形態のイネーブル信号伝搬機構を用いて形成することもできる。回路１００は、また、第１のインピーダンス要素１３０と第２のインピーダンス要素１４０とを含んでおり、要素１３０はインバータ段１２０の出力とＭ２のゲートとの間に結合されており、要素１４０はＭ２のバルクとＧＮＤとの間に結合されている。出力イネーブル・ノードＥＮによる制御回路（図３に図示せず）からのイネーブル信号は、好ましくは、インバータ段１２０の入力に結合されて、そのゲートによるトランジスタＭ２の動作制御を実質的に決定する。インバータＩＶ１は、典型的には、Ｖｃｃ及びＧＮＤによって給電される。トランジスタＭ２は、ノードＡとノードＢとの間での信号転送に関する基本的な制御装置である。これらの２つのノードに結合された外部回路の間で信号がどちらの方向に流れるかに応じて、ノードＡ又はノードＢのいずれか一方が、入力ノード又は出力ノードにすることができる。要素１３０及び１４０は、Ｍ２のゲートと段１２０の出力との間、そして、Ｍ２のバルクとＧＮＤとの間、のそれぞれに直列のインピーダンスを提供するように設計されている。結果的に得られるのは、比較的高周波である３５０ＭＨｚ以上で支配的であったトランジスタＭ２の寄生キャパシタンスによって従来は特徴付けられていた、比較的高インピーダンスの経路である。
【００１９】
図４は、図２に示されているＰＭＯＳベースの高周波スイッチ回路の１つの好適実施例を図解している。回路１０’は、インバータ段２０と、第１のインピーダンス要素３０と、第２のインピーダンス要素４０と、通過ゲート・トランジスタＭ１とを含む。インピーダンス要素３０は、ＩＶ２の出力に結合された高電位ノードとＭ１のゲートに結合された低電位ノードとを有する抵抗Ｒ３を含む。要素３０は、更に、そのゲートがインバータＩＶ１の出力に結合され、そのソースがＶｃｃに結合され、そのドレインがＭ１のゲートに結合されたＰＭＯＳシャント制御トランジスタＭ３を含む。インピーダンス要素４０は、Ｖｃｃに結合された高電位ノードとＭ１のバルクに結合された低電位ノードとを有する抵抗Ｒ４を含む。要素４０は、更に、そのゲートがインバータＩＶ１の出力に結合され、そのソースがＶｃｃに結合され、そのドレインがＭ１のバルクに結合されたＰＭＯＳシャント制御トランジスタＭ３を含む。抵抗Ｒ３及びＲ４は、好ましくは、それぞれが、約１キロオームの抵抗値を有する。
【００２０】
動作の際には、図４の回路１０’は、従来は存在していなかったＭ１のゲートとバルクとにおいて比較的高インピーダンスの経路を提供する。図解されている構成によると、図１の従来技術による回路によって確立される場合と比較して、回路１０’の周波数応答が著しく変化する。特に、論理ローがＥＮに与えられると、論理ハイがＩＶ１の出力によってトランジスタＭ３及びＭ４のゲートに与えられ、それによって、これらのトランジスタをオフさせ、Ｍ１のゲート及びバルクへの信号経路を固定する。ＥＮにローが与えられる結果として、抵抗Ｒ３及びＲ４を介してＭ１のゲート及びバルクからＧＮＤへの結合がそれぞれ生じ、それによって、通過ゲート・トランジスタがオンになる。Ｒ３及びＲ４の抵抗値は、好ましくは、ゲートとバルクとにおける電位差が、Ｍ１をオンに保つことにより、トランジスタＭ１においてＧＮＤまでのシャント寄生インピーダンス経路を生じさせずに信号がノードＡとノードＢとの間を伝搬されることを可能にすることを保証するように、決定される。ここで、ＧＮＤは、Ｒ３又はＲ４の両端での電圧降下に対する基準である。
【００２１】
図４の回路１０’の動作説明の最後として、論理ハイがＥＮに与えられると、論理ローがＩＶ１の出力によってトランジスタＭ３及びＭ４のゲートに与えられ、それによって、これらのトランジスタをオンさせ、Ｍ１のゲート及びバルクへの信号経路をＶｃｃの電位に固定する。ＥＮにハイが与えられる結果として、トランジスタＭ３及びＭ４を介してＭ１のゲート及びバルクからＶｃｃへの結合がそれぞれ生じ、それによって、通過ゲート・トランジスタがオフになる。トランジスタＭ３及びＭ４がオンであると、トランジスタＭ１はオフのままであるが、これは、それがインピーダンスがより低い経路であるからである。
【００２２】
図２に示されている本発明による高周波スイッチ回路の第２の好適実施例が図５の回路１０’’として示されている。回路１０’’は、前の実施例の場合のように、インバータ段２０と、第１のインピーダンス要素３０と、第２のインピーダンス要素４０と、通過ゲート・トランジスタＭ１とを含む。インピーダンス要素３０は、図４の回路１０’に関して先に説明した態様で結合されたＰＭＯＳシャント制御トランジスタＭ３とトランジスタＭ５とを含む。ＮＭＯＳトランジスタＭ５は、ゲートがインバータＩＶ１の出力に結合され、ソースがＭ１のゲートに結合され、そのドレイン及びバルクがＧＮＤに結合されている。インピーダンス要素４０は、図４の回路１０’に関して先に説明した態様で結合されたＰＭＯＳシャント制御トランジスタＭ４とトランジスタＭ６とを含む。ＰＭＯＳトランジスタＭ６は、ゲートがインバータＩＶ２の出力に結合され、ドレインがＭ１のバルクに結合され、ソース及びバルクがＶｃｃに結合されている。
【００２３】
動作の際には、図５の回路１０’’は、従来は存在していなかったＭ１のゲートとバルクとにおいて比較的高インピーダンスの経路を提供する。図解されている構成によると、図１の従来技術による回路によって確立される場合と比較して、回路１０’’の周波数応答が著しく変化する。特に、論理ローがＥＮに与えられると、論理ハイがＩＶ１の出力によってトランジスタＭ３、Ｍ４及びＭ５のゲートに与えられ、それによって、トランジスタＭ３及びＭ４をオフさせ、トランジスタＭ５をオンにする。ＥＮにローが与えられる結果として、Ｍ１のゲートがトランジスタＭ５を介してＧＮＤに結合される。更に、インバータＩＶ２の出力にローが与えられることによって、トランジスタＭ６がオンになり、Ｍ１のバルクがＶｃｃに結合され、通過ゲート・トランジスタＭ１がオンであることが保証される。トランジスタＭ５及びＭ６に関連するキャパシタンスは、ゲートとバルクとにおける電位差が、Ｍ１をオンに保つことにより、シャント寄生インピーダンス経路を生じさせずに信号がノードＡとノードＢとの間を伝搬されることを可能にすることを保証するのに十分なインピーダンスを提供する。
【００２４】
図５の回路１０’’の動作説明の最後として、論理ハイがＥＮに与えられると、論理ローがＩＶ１の出力によってトランジスタＭ３、Ｍ４及びＭ５のゲートに与えられ、それによって、トランジスタＭ３及びＭ４をオンさせ、トランジスタＭ５をオフにする。ＥＮにハイが与えられる結果として、トランジスタＭ１のゲートからトランジスタＭ３を介してＶｃｃへの結合が生じ、それによって、通過ゲート・トランジスタがオフになる。更に、インバータＩＶ２の出力にハイが与えられると、トランジスタＭ６がオフになり、それによって、Ｍ１のバルクがＶｃｃに結合されて、通過ゲート・トランジスタＭ１がオフであることが保証される。トランジスタＭ３及びＭ４がオンであると、トランジスタＭ１はオフのままであるが、これは、それがインピーダンスがより低い経路であるからである。
【００２５】
図２のインピーダンス要素３０及び４０を導入することによる効果は、図６に示された波形において明らかに見ることができる。図６は、周波数の変化を横軸にとった場合の、通過ゲート回路を通って伝搬する信号電位の対数的な降下を示しているボーデ（Bode）図である。波形２００は、図１の従来技術によるスイッチ回路に伴う周波数応答を表しており、波形３００は、図５の高周波スイッチ回路１０’’に伴う周波数応答を表している。この図は、−３ｄＢの低下レベルを示す。この低下レベルは、システムの使用可能な通過帯域を記述するのに用いられる。波形２００によって表される従来技術による回路では、関連する−３ｄＢの周波数は、約３５０ＭＨｚである。本発明によるスイッチ回路１０’’では、−３ｄＢの周波数は約９００ＭＨｚを僅かに超える値にまでなり、これは、約２．５倍以上の改善であるといえる。本発明によるスイッチ回路は、従来のＭＯＳベースの通過ゲート・デバイスの場合よりもかなり大きな通過周波数帯域を有する従来型の通過ゲート・デバイスとして用いることができることがわかる。これによって、トランジスタＭ１のゲート及びバルク電位が、Ｖｃｃ又はＧＮＤへの低インピーダンス経路を介して結合されるのではなく、Ａ又はＢにおける入力信号に応じて変化することが可能になる。スイッチ回路１０は、１ＧＨｚをはるかに超える範囲も含めて９００ＭＨｚを超える周波数での使用にも適しうるということを理解すべきである。ただし、図６に示されているのは、代表的な例示的結果であって、これに限定されることは意図していない。
【００２６】
既に述べたように、本発明によるスイッチ回路１０は、様々なシステムにおいて用いることができる。というのは、この回路は、例えば内部及び外部データ伝送やビデオ信号伝送などを含め（これらに限定されることは意図しない）、多くの応用例における信号伝搬のための効果的機構であることによる。図７に図解されているように、コンピューティング・システム１００は、中央処理装置１３０と、第１のメモリ・セル１０１と、第２のメモリ・セル１０２と、内部バス１０３と、第１の入力／出力ポート１０４と、第２の入力／出力ポート１０５とを含んでおり、キーボード１０６やディスプレイ１０７などの外部デバイスとインターフェースしている。識別されているデバイスは、それぞれが、ライン１０８−１１２によって例示的に図解されており信号伝送のために複数のデバイスを相互にリンクしているそれぞれの信号伝送ラインのためのバス・スイッチ回路１０を含みうる。これらのラインはワイヤード、光ケーブル及び無線接続を表しうることを理解すべきである。ボックス１２０は、このような信号伝送のために用いられた本発明のスイッチ回路１０の中の１又は複数の簡略化された表現である。
【００２７】
図８は、個別的なコンピューティング・システム又はコンピューティング・システムのネットワークのいずれかを表す複数のネットワーク・システム２１０−２５０の間での信号トラフィックを解析し方向付けるように設計されている信号ルータ２００の簡略化された表現である。信号伝送が生じる速度とその信号の品質とは、用いられているスイッチング回路に依存する。ルータ２００は、それ自身とネットワーク・システム２１０−２５０とを接続するインターフェース・システムのそれぞれの信号ラインのために、本発明のスイッチ回路１０を用いることができる。ボックス２６０は、そのような信号伝送に用いられる本発明のスイッチ回路１０の１又は複数の簡略化された表現である。これは、ルータ２００によって、そして、ネットワーク・システム２１０−２５０の任意の１又は複数によって、用いられることができる。
【００２８】
図９は、フラットパネル・ディスプレイ・システム３００の簡略化された表現を提供している。これには、フラットパネル・ディスプレイ３０１、例えばＬＶＤＳ技術を用いているパネル・インターフェース３０２、イメージ・スケーラ３０３、フレーム・レート・コンバータ３０４、例えばＴＭＤＳ技術を用いているデジタル・インターフェース・デバイス３０５、アナログ・インターフェース・デバイス３０６、ビデオ・デコーダ３０７などが含まれる。これらは、すべて、データ交換及び処理のためにコンピュータ・システム３１０に結合することができる。本発明によるスイッチ回路１０は、ビデオ信号の伝送のような高周波デジタル信号伝送に特に適している。この回路は、フラットパネル・ディスプレイ・システム３００の及びコンピューティング・システム３１０の任意の１又は複数のコンポーネントにおいて用いることができる。ボックス３２０は、そのような信号伝送に用いられる本発明のスイッチ回路１０の１又は複数の簡略化された表現である。
【００２９】
以上では本発明を特定の実施例を個別的に参照しながら説明したが、本発明の修正、変更及び均等は、すべて、冒頭の特許請求の範囲に含まれるものと理解すべきである。
【図面の簡単な説明】
【図１】転送デバイスとしてエンハンスメント・モードのＮＭＯＳトランジスタを１つ有する従来技術による転送ゲートの簡略化された回路図である。
【図２】本発明による高周波スイッチ回路の簡略化された回路図であり、１対のインピーダンス要素に結合されたＰＭＯＳ通過ゲート・トランジスタが示されており、これらはすべて、拡張された回路に対して結合可能である。
【図３】本発明による高周波スイッチ回路の簡略化された回路図であり、１対のインピーダンス要素に結合されたＮＭＯＳ通過ゲート・トランジスタが示されており、これらはすべて、拡張された回路に対して結合可能である。
【図４】図２の高周波スイッチ回路の第１の実施例の簡略化された回路図であり、インピーダンス要素が制御シャントを伴う抵抗要素として示されている。
【図５】図２の高周波スイッチ回路の第２の実施例の簡略化された回路図であり、インピーダンス要素が制御シャントを伴うダイオード・ワイアードのＭＯＳ構造として示されている。
【図６】本発明の高周波スイッチ回路の周波数応答を示すボーデ・プロットであり、図１の従来技術による転送回路の周波数応答と比較されている。
【図７】コンピュータ・システムを形成する本発明のスイッチ回路の簡略化されたブロック表現であり、バス及びバックプレーンを一部含んでいる。
【図８】ルータの一部を形成する本発明のスイッチ回路の簡略化されたブロック表現である。
【図９】フラットパネル・スクリーン・ディスプレイ・システムの一部を形成する本発明のスイッチ回路の簡略化されたブロック表現である。
【図１】
0004230704.tif 000002
【図２】
0004230704.tif 000003
【図３】
0004230704.tif 000004
【図４】
0004230704.tif 000005
【図５】
0004230704.tif 000006
【図６】
0004230704.tif 000007
【図７】
0004230704.tif 000008
【図８】
0004230704.tif 000009
【図９】
0004230704.tif 000010