(57)【特許請求の範囲】
【請求項１】
シリコン基板の所望の場所をエッチングし、表面の一部に凸部を形成する工程と、
酸化膜及び窒化膜で前記シリコン基板の表面を被覆する工程と、
前記凸部の側面にのみ前記窒化膜が残るように前記窒化膜を異方性エッチングで除去する工程と、
熱酸化を行い、前記シリコン基板と絶縁されたシリコンの領域を形成する工程と、を有する半導体装置の製造方法。
【請求項２】
シリコン基板の所望の場所をエッチングし、表面の一部に凸部を形成する工程と、
酸化膜及び窒化膜で前記シリコン基板の表面を被覆する工程と、
前記凸部の側面にのみ前記窒化膜が残るように前記窒化膜を異方性エッチングで除去する工程と、
熱酸化を行い、前記シリコン基板と絶縁されたシリコンの領域を形成する工程と、
前記シリコンの領域にイオン注入を行う工程と、を有する半導体装置の製造方法。
【請求項３】
シリコン基板と、
前記シリコン基板表面に設けられたシリコン酸化膜と、
前記シリコン酸化膜の一部に設けられた互いに接触する第１の複数のバーズビークと、
前記第１の複数のバーズビークに周囲を囲まれて設けられ、前記シリコン基板とは電気的に絶縁された前記シリコン基板を材料とするシリコン領域と、
前記シリコン領域の上面に設けられた第２の複数のバーズビークと、からなる半導体装置。
【請求項４】
前記シリコン領域は層間絶縁膜で覆われ、両端の一部で前記層間絶縁膜に設けられたコンタクトを介して金属配線に接続された請求項３に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、抵抗を有する半導体装置に関する。
【０００２】
【従来の技術】
従来の抵抗を形成した半導体装置を以下に説明する。半導体基板表面に酸化膜を介して、ＣＶＤ装置等でポリシリコン膜を形成し、その後、ポリシリコン膜に不純物を導入し、そして所定形状にパターニングしていた。（例えば、特許文献１参照）
【０００３】
【特許文献１】
特開平９−５５３８１号公報(第５図)
【０００４】
【発明が解決しようとする課題】
抵抗体に用いるポリシリコン膜は、グレイン(結晶粒)が存在するため、安定した微細加工に向いていなかった。
【０００５】
【課題を解決するための手段】
シリコン基板を酸化膜で分離し、シリコン配線とした。
【０００６】
【発明の実施の形態】
【０００７】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。
【０００８】
（第一実施例）
図１は、本発明による半導体装置の工程順断面図である。例えば、Ｐ型または、Ｎ型の不純物が拡散されたシリコン基板１０１を、図１（ａ）のように所望の形状を残しエッチングする。図１（ａ）の凸部が抵抗になる部分である。なお、凸部の平面形状は、図２の抵抗２０１に示したように長方形になっている。なお、凸部を形成するためのエッチングは、凸部の周りのみをエッチングしても良い。更に、表面を酸化して、数１００Åの酸化膜１０２を形成する。酸化膜１０２の上にＣＶＤ装置により、表面全体に１０００Å〜２０００ÅのＳｉＮ膜１０３を形成する。次に、シリコン基板１０１上から異方性エッチングすることにより、図１（ｂ）のように、凸部の側壁のみに、ＳｉＮ膜１０３が残る。このとき、シリコン基板１０１上のトランジスタ素子の素子分離領域を形成する際に、素子分離領域を開口した（素子領域をマスキングする）マスクを形成して、エッチングすると、ＬＯＣＯＳも同時に形成することができる。
【０００９】
次に1000Å以上の熱酸化を行うと、SiN膜のあるところは酸化されず、図１(c)のような形状となる。更に図示しないが、素子分離領域にも厚い熱酸化膜が形成される。従って、凸部であるシリコン１０６は、基板シリコン１０１と、厚い酸化膜１０４で、分離される。凸部は、微細であるため、シリコン基板１０１の凸部下側は、所謂バーズビーク状になり、凸部の下側は厚い酸化膜１０４で、シリコン基板１０１と分離される。そのために、凸部のシリコンの巾は、あらかじめ、十分に狭く設定する必要がある。平らな場所の酸化膜１０２厚が数1000Åになるような、熱酸化工程で、図１(c)のような形状にするためには、凸部のシリコンの巾は、平らな場所の酸化膜１０２厚の2倍以内、例えば5000〜7000Åの熱酸化工程の場合、エッチング後の凸部のシリコンの巾は、1.0［μm］以下にすることが望ましい。
【００１０】
次にSiN膜１０３を剥離する。このとき、図示しないが、トランジスタを形成する各素子領域は、ＬＯＣＯＳに囲まれて露出されている。ここで、抵抗２０１以外の素子、トランジスタ等をつくるための所望の工程をおこなう。
【００１１】
また、次にＣＶＤ酸化膜等の層間絶縁膜１０９を数1000Å形成後、層間絶縁膜１０９上に、マスク工程で、シリコン抵抗上の電極をとりたい所望の場所（コンタクト２０２）にレジストをパターニングし、エッチングングをおこなう。レジスト剥離後、次にＡｌ等の配線金属１０７を被覆し、マスク工程、エッチング工程等により所望の部分だけに配線金属１０７を残す。後にパッシベーション膜１０８を形成し、図１(d)のようなシリコン抵抗１０６が形成できる。また、上面から見たときのレイアウト例を、図２に示す。
【００１２】
SOI基板、普通のシリコン基板の何れの基板を用いた場合でも、図１のエッチング時に、任意の深さを選べるため、高抵抗の抵抗を任意の小さな断面積で形成することが可能である。従って、表面積も小さな高抵抗を形成することが可能である。
【００１３】
具体例として、例えば、シリコン基板をR［Ω・cm］の抵抗値のものを選び図１(ｄ)中の１０６の巾W= a[μm]、高さH= b[μm]、図２注のL=c[μm]とすると、抵抗値rは、
r＝c・R/(a・b)
に近い値で与えられる。例えば、Ｐ型でR=20［Ω・cm］のシリコンウエハを用い、図１(ｄ)中の１０６の巾W =0.5[μm]、高さH=1.0[μm]  となるように形成し、図２中のL=10.0[μm]  に形成すると、抵抗値ｒは、約４[MΩ]となり、微小かつ大きな値の抵抗が形成できる。
【００１４】
（第二実施例）
図３は、本発明による半導体装置の工程順断面図である。例えば、Ｐ型または、Ｎ型の不純物が拡散されたシリコン基板１０１を、図３（ａ）のように所望の形状にエッチングする。表面を、数１００Å酸化１０２した後、図３（ｂ）のようにイオン注入装置等で、不純物、例えばＰ（リン）や、ＢＦ2を注入する。次に、ＣＶＤ装置により、表面全体に１０００Å〜２０００ÅのＳｉＮ膜１０３を形成する。次に、異方性エッチングすることにより、図３（ｃ）のように、側壁のみに、ＳｉＮ膜１０３が残る。次に１０００Å以上の熱酸化１０４を行うと、ＳｉＮ膜１０３のあるところは酸化されず、図３（ｄ）のような形状となる。次にＳｉＮ膜１０３を剥離する。以降は第一実施例同様に、加工をおこなうことにより、図２（ｅ）のようなシリコン抵抗１０６が形成できる。
【００１５】
なお、不純物の注入工程は、上記例では、 SiN膜を形成前に行っているが、基板をエッチングする前や、 SiN膜の剥離後、 Ａｌ等の配線金属の被覆前の、何れかの工程などで行っても、同様のシリコン抵抗が形成できる。
【００１６】
Ｐ(リン)や、BF2といった不純物のドーズ量を、1.0E15[ions/cm2]以下の所望のドーズ量を選び、また、例えば図3(c)中の３０６の巾W ≦1.0[μm]、高さH≦2.0[μm]  となるように形成することにより、1.0[kΩ/unit]を超える高抵抗、例えば数10[kΩ/unit]、数100[kΩ/unit]、数[MΩ/unit]といった抵抗を形成することができる。
【００１７】
また、実際には、抵抗以外の半導体素子を形成する工程において、炉工程の気相からのドープや、熱工程での周囲からの不純物拡散などもおきることがあるため、そういったことも考慮にいれ、不純物をドーズして、抵抗の微調整が行えるため、いかなるシリコン基板や、いかなる抵抗以外の素子の形成工程においても、広い範囲で、所望の抵抗値を選ぶことができる。
【００１８】
【発明の効果】
シリコン配線抵抗を用いることにより、安定して1μm以下の細い配線で抵抗をつくることも可能であるため、小さな面積で、大きな抵抗値を得ることができる。また、SOI基板等高価な基板を用いなくとも、シリコン基板と分離した抵抗を得ることが可能となる。
【図面の簡単な説明】
【図１】図１(a)〜(d)は第一実施例の工程順断面図である。
【図２】図２は、第一実施例の平面図である。
【図３】図３(a)〜(e)は第二実施例の工程順断面図である。
１０１    シリコン基板
１０２    酸化膜
１０３    SiN膜
１０４    熱酸化膜
１０５    熱酸化膜
１０６    シリコン抵抗
１０７    配線金属
１０８    パッシベーション膜
２０２    コンタクト開口部
【図１】
0004230756.tif 000002
【図２】
0004230756.tif 000003
【図３】
0004230756.tif 000004