(57)【特許請求の範囲】
【請求項１】
スイッチング素子を夫々備えた複数の画素が第１の方向沿いに複数の画素行を該第１の方向に交差する第２の方向沿いに複数の画素列を夫々なして配置された画素アレイ、
前記画素アレイの前記第１の方向沿いに延び且つ前記第２の方向沿いに並設され、前記画素行の夫々に前記スイッチング素子の該画素行に備えられた群を制御する第１信号を伝送する複数の第１信号線、
前記画素アレイの前記第２の方向沿いに延び且つ前記第１の方向沿いに並設され、前記画素列の夫々に備えられた前記スイッチング素子の前記第１信号を受けた少なくとも一つに第２信号を供給して各画素列の該少なくとも一つのスイッチング素子を有する画素の表示状態を決める複数の第２信号線、
前記第１信号線の夫々に前記第１信号を出力する第１駆動回路、
前記第２信号線の夫々に前記第２信号を出力する第２駆動回路、及び
フレーム期間毎の映像情報を受けて、前記第１駆動回路の前記第１信号出力のタイミングを決めるタイミング信号と前記第２駆動回路の前記第２信号生成に用いられる映像データとを生成し、前記タイミング信号を前記第１駆動回路に前記映像データを前記第２表示回路に夫々転送する表示制御回路を備え、
前記タイミング信号は、前記フレーム期間毎に前記第１信号の一つを前記複数の第１信号線の隣接し合う複数本に出力させる第１タイミングと前記第１信号の他の一つを該複数本の第１信号線に出力させる第２タイミングとを含み、
前記第２駆動回路は前記第２信号を前記第１タイミングにて前記映像データに拠り、前記第２タイミングにて前記映像データより前記画素の夫々を暗く表示させる電圧値を割り当てて夫々生成し、前記画素の前記複数本の第１信号線で制御される一群に供給し、
前記フレーム期間内において、前記映像データに拠り生成された前記第２信号が前記第２信号線に出力される前記走査期間は少なくとも２回行われ、該走査期間の該フレーム期間の始めに行われる一つで出力される該第２信号の電圧値は、該一つの走査期間に続く該走査期間の他で出力されるそれより高く設定されている表示装置。
【請求項２】
スイッチング素子を夫々備えた複数の画素が第１の方向沿い複数の画素行を該第１の方向に交差する第２の方向沿いに複数の画素列を夫々なして配置された画素アレイ、
前記画素アレイの前記第１の方向沿いに延び且つ前記第２の方向沿いに並設され、前記画素行の夫々に前記スイッチング素子の該画素行に備えられた群を制御する第１信号を伝送する複数の第１信号線、
前記画素アレイの前記第２の方向沿いに延び且つ前記第１の方向沿いに並設され、前記画素列の夫々に備えられた前記スイッチング素子の前記第１信号を受けた少なくとも一つに第２信号を供給して各画素列の該少なくとも一つのスイッチング素子を有する画素の表示状態を決める複数の第２信号線、
前記第１信号線の夫々に前記第１信号を出力する第１駆動回路、
前記第２信号線の夫々に前記第２信号を出力する第２駆動回路、及び
フレーム期間毎の映像情報を受けて、前記第１駆動回路の前記第１信号出力のタイミングを決めるタイミング信号と前記第２駆動回路の前記第２信号生成に用いられる映像データとを生成し、前記タイミング信号を前記第１駆動回路に前記映像データを前記第２表示回路に夫々転送する表示制御回路を備え、
前記タイミング信号は、前記フレーム期間内に前記複数の第１信号線の前記第２方向沿いに続いて並ぶ少なくとも一群の複数本毎に前記第１信号を該第２方向に順次出力させる走査期間を少なくとも２つ含み、
前記第２駆動回路は、前記フレーム期間の始めに行われる前記走査期間の少なくとも一つにて前記第２信号を前記映像データに拠り生成し、且つ該フレーム期間の終わりに行われる該走査期間の少なくとも他の一つにて前記第２信号を前記少なくとも一群の第１信号線で制御される前記画素行の夫々を該フレーム期間の始めにおける走査期間よりも暗く表示させる電圧信号として生成し、夫々前記第２信号線に出力し、
前記フレーム期間内において、前記映像データに拠り生成された前記第２信号が前記第２信号線に出力される前記走査期間は少なくとも２回行われ、該走査期間の該フレーム期間の始めに行われる一つで出力される該第２信号の電圧値は、該一つの走査期間に続く該走査期間の他で出力されるそれより高く設定されている表示装置。
【請求項３】
スイッチング素子を夫々備えた複数の画素が第１の方向沿い複数の画素行を該第１の方向に交差する第２の方向沿いに複数の画素列を夫々なして配置された画素アレイ、
前記画素アレイの前記第１の方向沿いに延び且つ前記第２の方向沿いに並設され、前記画素行の夫々に前記スイッチング素子の該画素行に備えられた群を制御する第１信号を伝送する複数の第１信号線、
前記画素アレイの前記第２の方向沿いに延び且つ前記第１の方向沿いに並設され、前記画素列の夫々に備えられた前記スイッチング素子の前記第１信号を受けた少なくとも一つに第２信号を供給して各画素列の該少なくとも一つのスイッチング素子を有する画素の表示状態を決める複数の第２信号線、
前記第１信号線の夫々に前記第１信号を出力する第１駆動回路、
前記第２信号線の夫々に前記第２信号を出力する第２駆動回路、及び
フレーム期間毎の映像情報を受けて、前記第１駆動回路の前記第１信号出力のタイミングを決めるタイミング信号と前記第２駆動回路の前記第２信号生成に用いられる映像データとを生成し、前記タイミング信号を前記第１駆動回路に前記映像データを前記第２表示回路に夫々転送する表示制御回路を備え、
前記タイミング信号は、前記フレーム期間内に前記複数の第１信号線に前記第１信号を逐一出力する走査期間を少なくとも２つ含み、
前記複数の第１信号線の前記第２方向沿いに一つおきに並ぶ第１群への前記第１信号の出力期間は互いに重複しないように、且つ該複数の第１信号線の該第１群と交互に並ぶ第２群の各々への前記第１信号の出力期間はこれに隣接する該第１群の一対へのそれらと重複して夫々設定され、
前記第２駆動回路は、前記フレーム期間の始めに行われる前記走査期間の少なくとも一つにて前記第２信号を前記映像データに拠り生成し、且つ該フレーム期間の終わりに行われる該走査期間の少なくとも他の一つにて前記第２信号を前記少なくとも一群の第１信号線で制御される前記画素行の夫々を該フレーム期間の始めにおける走査期間よりも暗く表示させる電圧信号として生成し、少なくとも前記映像データに拠り生成された第２信号を前記複数の第１信号線の前記第１群への前記第１信号の出力期間に合わせて前記第２信号線に出力し、
前記フレーム期間内において、前記映像データに拠り生成された前記第２信号が前記第２信号線に出力される前記走査期間は２回行われ、該走査期間の該フレーム期間の始めに行われる一つで出力される該第２信号は、該一つの走査期間に続く該走査期間の他で出力されるそれと逆の極性を示す表示装置。
【請求項４】
前記表示制御回路が受けるフレーム期間毎に映像情報は、インターレース方式で伝送されるフィールド期間毎の映像である請求項１乃至３のいずれかに記載の表示装置。
【請求項５】
前記表示制御回路が受けるフレーム期間毎に映像情報は、プログレッシブ方式で伝送されるフレーム期間毎の映像である請求項１乃至３のいずれかに記載の表示装置。
【請求項６】
前記表示制御回路は、前記プログレッシブ方式で伝送される映像の垂直方向に交互に並ぶ水平方向データの２群の一方をそのフレーム期間毎に交互に抽出して該フレーム期間毎に前記映像データを生成する請求項５に記載の表示装置。
【請求項７】
前記表示装置は、液晶表示パネルからなる画素アレイと該液晶表示パネルに光を照射する光源装置とを備え、前記光源装置は前記フレーム期間毎に点灯及び消灯を繰り返す請求項１乃至３のいずれかに記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素毎に非晶質シリコン（Amorphous  Silicon）や多結晶シリコン（Polycrystalline  Silicon）等を用いたスイッチング素子（Switching  Element）により駆動される液晶表示装置やエレクトロルミネセンス型（Electroluminescent-type）表示装置、又は画素毎に発光ダイオード（Light  Emitting  Diode）等の発光素子を備えた表示装置に係り、特にブランキング処理を行う表示装置に関する。
【０００２】
【従来の技術】
1フレーム期間毎に入力される画像データに基づき、複数の画素の各々から発する光を所定の期間（例えば、1フレーム期間に相当する長さの期間）内に所望の量に保持する表示装置として、液晶表示装置が普及している。アクティブ・マトリクス方式（Active  Matrix  Scheme）の液晶表示装置では、二次元的又は行列（Matrix）状に配置された複数の画素の各々に画素電極とこれに映像信号を供給するスイッチング素子（例えば、薄膜トランジスタ）が設けられる。映像信号は、例えば画面の縦方向に延びる複数のデータ線（Data  Lines、映像信号線とも呼ばれる）の一つからスイッチング素子を通して画素電極に供給される。スイッチング素子は、この複数のデータ線に交差して（例えば画面の横方向に）延びる複数のゲート線（Gate  Lines、走査信号線とも呼ばれる）の一つから所定の間隔で（例えば、1フレーム期間毎に）走査信号を受けて、複数のデータ線の一つから画素電極に映像信号を供給する。従って、スイッチング素子は次の走査信号を受けるまで、画素電極を前の走査信号に応じてこれに供給した映像信号に基づく電位に保ち、この画素電極が設けられた画素を所望の明るさに保つ。
【０００３】
このような動作は、映像信号を受けた瞬間に画素毎に設けられた蛍光体を発光させるブラウン管（Braun  Tube）に代表される陰極線管（Cathode-ray  Tube）のインパルス発光（Impulse  Emission）動作と対照的である。このインパルス発光に対して、上述の如きアクティブ・マトリクス方式の液晶表示装置の画像表示動作は、しばしばホールド型発光（Hold-type  Emission）とも呼ばれる。また、アクティブ・マトリクス方式の液晶表示装置のような画像表示は、エレクトロルミネセンス型（EL型と略す）や発光ダイオード・アレイ型の表示装置においても採用され、その動作は上述の画素電極の電圧制御をエレクトロルミネセンス素子や発光ダイオードへのキャリア（Carrier）注入量制御に置換えて説明される。
【０００４】
このようなホールド型発光を用いた表示装置は、その画素の各々の明るさを所定期間内にホールドさせて画像を表示する故、これにより表示される画像を例えば上記フレーム期間の連続する一対の間で異なるものに置換えるときに、その画素が十分に応答しないことがある。この現象は、或るフレーム期間（例えば、第1のフレーム期間）で所定の明るさに設定された画素が、このフレーム期間に続く次のフレーム期間（例えば、第２のフレーム期間）においても、これに相応しい明るさに設定されるまで前のフレーム期間（第1のフレーム期間）に応じた明るさを保つことから説明される。また、この現象は前述の或るフレーム期間（第1のフレーム期間）で画素に送られた映像信号（または、これに応じた量の電荷）の一部が、前述の次のフレーム期間（第２のフレーム期間）にて画素に送られるべき映像信号（または、これに応じた量の電荷）に干渉する、いわば各画素における映像信号の履歴（Hysteresis）からも説明される。ホールド型発光を用いた表示装置における画像表示の応答性に係る斯様な問題を解決する技術は、例えば、特公平06−016223号、特公平07−044670号、特開平05−073005号、及び特開平11-109921号公報に夫々開示されている。
【０００５】
このうち、特開平11-109921号公報においては、液晶表示装置（ホールド型発光を用いた表示装置の一例）で動画像を再生する際に、画素をインパルス的に発光させる陰極線管に比べて物体の輪郭が不明瞭になる所謂ぼやけ現象（Blurring  Phenomenon）が論じられている。特開平11-109921号公報は、このぼやけ現象を解決するために、一つの液晶表示パネルの画素アレイ（Pixels  Array，二次元的に並ぶ複数の画素群）を画面（画像表示領域）の上下に二分割し、その分割された画素アレイのそれぞれにデータ線駆動回路を設けた液晶表示装置を開示する。この液晶表示装置は、上下の画素アレイの各々のゲート線を1本ずつ、上下併せて2本を選択しながら夫々の画素アレイに設けたデータ線駆動回路から映像信号を供給する所謂デュアルスキャン動作（Dual  Scanning  Operation）を行う。このデュアルスキャン動作を1フレーム期間内に行いながら、上下位相をずらして一方に表示画像に相当する信号（所謂映像信号）を、他方にブランキング画像（Blanking  Image，例えば黒画像）の信号を夫々のデータ線駆動回路から画素アレイに入力する。従って、1フレーム期間において上下いずれの画素アレイにも、映像表示を行う期間とブランキング表示を行う期間とが与えられ、画面全体において映像がホールドされる期間が短縮される。これにより、液晶表示装置においても、ブラウン管並みの動画表示性能が得られる。
【０００６】
【発明が解決しようとする課題】
しかし、従来技術として前述した液晶表示装置は、液晶表示パネルを上下に分割し、それぞれにデータ線駆動回路を設けた構成となっているため、部品コスト及び製造コストが増加し、部品数が増えただけ液晶表示装置全体が大型となることも、またその構造が複雑になることも避けられない。また、液晶表示パネルを大画面にし、その精細度を高めるためのコストも通常のパネルより増大することは言うまでもない。さらに、前述の液晶表示パネルは、動画表示特性を飛躍的に向上する反面、パーソナル・コンピュータ等によるデスクトップ映像に代表される静止画においては通常の液晶表示パネルと変わらない。つまり、この液晶表示パネルは、ノート型パーソナル・コンピュータ等のモニタ用途にはオーバースペックとなり、マルチメディア用途の高級品種と限定されてしまう。そのため、この種の液晶表示装置に特有の部品の調達や生産ラインの整備が必要となり、量産性から見た効率は低下せざるを得ない。
【０００７】
本発明は、装置全体の構造が大型且つ複雑になることを抑制しつつ、動画像に生じるぼやけ現象等の画質劣化を抑制し得る表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、1フレーム期間毎に画像データを受信し且つこれに基づく画像を表示する表示装置に、これに入力される１フレーム期間分の画像データにブランキング・データを挿入するデータ制御回路を設けて、任意のフレーム期間（例えば、先述の画像データが入力される1フレーム期間の次の1フレーム期間）内に画像データとブランキング・データとが表示される（換言すれば、表示装置の画素に送られる）ように画素ライン（換言すれば、表示装置の画素行）を順次走査するためのクロックを生成する。
【０００９】
本発明が適用される表示装置の一例は、能動素子を夫々備えた複数の画素（表示単位）がマトリクス状に形成された表示パネルと、この表示装置で再生する画像（表示装置に入力される画像データ）に応じて階調電圧を発生するドレイン・ドライバ（映像信号駆動回路）と、この複数の画素の一群に夫々設けられた能動素子に走査信号を供給して画素の一群毎に前記階調電圧を供給させるゲート・ドライバ（走査信号駆動回路）と、上述の画像（画像データ）の１フレーム期間分が表示装置へ入力される間にブランキング・データを発生するデータ制御回路と、前記１フレーム期間内に前記画像データに対応する階調電圧と前記ブランキング・データに対応する信号電圧とを前記複数の画素に供給させるクロックを生成するタイミング制御回路とを備える。
【００１０】
上述した複数の画素の一群とは、例えば、表示画面の横方向に並ぶ画素行をなす。表示装置の画面には、このような画素の一群が複数行並設され、各行の画素に設けられた能動素子は個々にドレイン・ドライバの出力を受け取る。このような能動素子を開閉して各画素に設けられた画像表示動作に寄与する電極（液晶表示装置の場合、画素電極と呼ばれる）にドレイン・ドライバの出力を供給する動作は、画素の一群（又は、画素行、画素ライン）毎の走査とも呼ばれ、連続する２回の走査間にて各画素は所望の明るさ（例えば、光透過率や発光強度）にホールドされる。複数の画素へ画像データに対応する階調電圧を供給する間に、この画像データとは別の擬似的な画像データに基づく信号電圧を階調電圧と同様に複数の画素に供給する動作を、画像データへのブランキング・データの挿入とも呼ぶ。
【００１１】
本発明による表示装置の一例において、上述の複数の画素が設けられた表示領域には、上記ゲート・ドライバ又はその側から延びた複数のゲート線（走査信号線とも呼ぶ）と、上記ドレイン・ドライバ又はその側から複数のゲート線に交差する方向に延びた複数のドレイン線（データ線、映像信号線とも呼ぶ）とが夫々並設される。このような表示領域において、上述した画素の一群は複数のゲート線の１本に沿って並ぶ画素行であり、その各々に設けられた能動素子は、この１本のゲート線から走査信号を受ける。また、この複数の画素は、上記複数のドレイン線のいずれか１本から映像信号を受ける画素列をなす。上記１つの画素行を構成する画素は、互いに異なる画素列に属することが多い。
【００１２】
上述の１フレーム期間分の画像データは、インターレースのフィールド・データとして、例えば、上述の複数行並設された画素群の１群おきに表示装置に入力してもよい。
【００１３】
上述のデータ制御回路は、１フレーム期間分の画像データのサイズを縮小又は拡大し、例えば、複数の画素の一群に相当する画像データで、複数の画素の隣接し合う複数群に入力される映像信号を生成させるとよい。このような画像データの加工をスケーリングという。また、これに合わせて、画素の複数群毎にブランキング・データを生成し、又はこれに相当する映像信号を画素の複数群毎に供給してもよい。さらに、１フレーム期間分の画像データの垂直解像度（例えば、上記データ線方向の精細度）をデータ制御回路で縮小し、これと同様な垂直解像度で生成されたブランキング・データを画像データ（縮小の如何は問わない）に挿入してもよい。例えば、データ制御回路で１フレーム期間分の画像データのサイズにスケーリング処理を施し、スケーリング処理された画像データの垂直解像度を縮小し、縮小された前記画像データに相当するブランキング・データをスケーリング処理された画像データに挿入する。
【００１４】
上述のデータ制御回路で、1フレーム期間分の画像データに画像表示に有効なデータを付加してもよく、これに画像データへのブランキング・データ挿入方法を切り替える手段を加えて複数の異なる挿入方法が選択できるようにしてもよい。
【００１５】
一方、上述のタイミング制御回路は、これから階調電圧を異なる複数の系統でドレイン・ドライバに供給できるように構成してもよく、夫々の系統から供給される階調電圧群を選択する手段を設けるとよい。
【００１６】
以上のいずれかに特徴付けられる表示装置において、ゲート・ドライバは、複数のライン（上記画素の複数群）毎に画素アレイのライン（画素行）を走査するように構成してもよい。
【００１７】
上述のブランキング・データにより生成される信号電圧は、例えば、その階調が画像データの階調における黒表示に合わせる。
【００１８】
上述の表示装置に表示パネルを照明する光源装置（光源ユニット）と、これから表示パネルに照射される光量、この光源装置の点灯時間、及びこの光源装置の消灯時間の少なくとも１つを上述のブランキング・データの表示タイミングに応じて制御する光源制御回路とを設けてもよい。この光源装置には、例えば、個別に制御可能な複数の光源を設ける。
【００１９】
上述のゲート・ドライバは、1フレーム期間に、上記複数のゲート線の各々又はこれに接続されるゲート・ドライバの出力端子の各々から走査信号（ゲート選択パルス）を複数回出力するように構成してもよく、この複数回のゲート選択パルスには画像データを書き込む第1のゲート選択パルスと、ブランキング・データを書き込む第2のゲート選択パルスとを含ませるとよい。また、1フレーム期間において、ゲート・ドライバの出力端子の少なくとも１本又はこれに接続されるゲート線にゲート選択パルスを１回のみ選択させ、残りの出力端子又はこれに接続されるゲート線の各々にゲート選択パルスを複数回出力させてもよい。この場合、ゲート・ドライバにおける前者の出力端子と後者の出力端子とを別々に設けるとよい。
【００２０】
上述のドレイン・ドライバは、上述のブランキング・データを生成するように構成してもよい。
【００２１】
上述した本発明の各々は、スイッチング素子を夫々備えた複数の画素が第１の方向沿いに複数の画素行を第１の方向に交差する第２の方向沿いに複数の画素列を夫々なして配置された所謂マトリクス状の画素アレイを、この画素アレイに前記第１の方向沿いに延び且つ前記第２の方向沿いに並設された複数の第１信号線の各々から前記画素行の夫々に設けられたスイッチング素子群を制御する第１信号を伝送し、且つ画素アレイの前記第２の方向沿いに延び且つ前記第１の方向沿いに並設された複数の第２信号線から前記画素列の各々に備えられたスイッチング素子（前記第１信号線から第１信号を受けている少なくとも一つ）に第２信号を供給して、各々の画素列に含まれるスイッチング素子を有する画素に所定の表示状態を与える所謂アクティブ・マトリクス駆動されるホールド型の表示装置に適用される。上述の第１信号は、走査信号、又はゲート信号とも呼ばれる。また、上述の第２信号は、データ信号、ドレイン信号とも呼ばれる。
【００２２】
この表示装置には、第１信号線の夫々に第１信号を出力する第１駆動回路、第２信号線の夫々に第２信号を出力する第２駆動回路、及び第１駆動回路にその第１信号出力のタイミングを決めるタイミング信号を、第２駆動回路にこれによる第２信号生成に用いられる映像データを夫々転送する表示制御回路も備えられる。
【００２３】
一方、表示装置で表示すべき映像は、その外部より映像情報として表示制御回路に周期的に入力される。この周期は、一般的には映像を前記画素アレイの全域に１回発生させる所謂フレーム周期と呼ばれる。この映像情報には、テレビジョン装置等による映像生成において、水平走査期間毎に読み出される水平方向データが垂直走査期間分含まれる。多くの場合、上記画素アレイの第１方向が水平走査方向に、第２方向が垂直走査方向に、夫々対応する。
【００２４】
このように構成される表示装置において、本発明の一つは、前記フレーム期間毎に前記第１信号の一つを前記複数の第１信号線の隣接し合う複数本に出力させる第１タイミングと前記第１信号の他の一つを該複数本の第１信号線に出力させる第２タイミングとを前記タイミング信号に含ませ、前記第２信号を、前記第１タイミングにて前記映像データに拠り、前記第２タイミングにて前記映像データより前記画素の夫々を暗く表示させる電圧値を割り当てて前記第２駆動回路で夫々生成し、前記複数本の第１信号線で制御される前記画素の一群に供給する。
【００２５】
また、本発明の他の一つは、前記フレーム期間内に前記複数の第１信号線の前記第２方向沿いに続いて並ぶ少なくとも一群の複数本毎に前記第１信号を該第２方向に順次出力させる走査期間を少なくとも２つ前記タイミング信号に含ませ、前記第２駆動回路に、前記フレーム期間の始めに行われる前記走査期間の少なくとも一つにて前記第２信号を前記映像データに拠り生成させ、且つ該フレーム期間の終わりに行われる該走査期間の少なくとも他の一つにて前記第２信号を前記少なくとも一群の第１信号線で制御される前記画素行の夫々を該フレーム期間の始めにおける走査期間よりも暗く表示させる電圧信号として生成させて、夫々前記第２信号線に出力させる。
【００２６】
この観点に基づけば、本発明は、複数の画素が第１方向沿いに画素行をこの第１方向に交差する第２方向沿いに画素列を夫々なして配置された画素アレイを備えた表示装置を、（ａ）前記表示装置に入力されるフレーム期間毎の映像情報から複数の画素の各々に供給される映像信号及びこの映像信号の画素への供給タイミングを決める走査信号とを夫々生成し、（ｂ）前記フレーム期間毎に前記画素アレイの前記第１方向沿いに延び且つ前記第２方向沿いに並設された複数の第１信号線の夫々に前記走査信号を出力して前記画素行を選択し、（ｃ）前記映像信号を前記画素アレイの前記第２方向沿いに延び且つ前記第１方向沿いに並設された複数の第２信号線の夫々から前記画素の前記選択された画素行に含まれる群毎に供給して駆動させる表示装置の駆動方法において、（１）前記走査信号を前記複数の第１信号線の前記第２方向に続いて並ぶ少なくとも一群の複数本毎に第２方向沿いに順次出力する走査工程を前記フレーム期間毎に少なくとも２回行い、（２）前記複数の第２信号線の前記第１方向に続いて並ぶ少なくとも一群は前記フレーム期間毎に前記走査工程で選択される前記画素行の夫々にこのフレーム期間の始めに行われる前記走査工程の少なくとも１回の間に前記映像信号を且つこのフレーム期間の終わりに行われる前記走査工程の他の少なくとも１回の間に上述の映像信号とは異なる電圧信号を夫々供給し、（３）前記フレーム期間毎に供給される前記電圧信号はこれとともにこのフレーム期間に供給される前記映像信号より前記選択された画素行に夫々含まれる各画素を暗く表示させる。
【００２７】
また、本発明によれば、上述の表示装置に第１のフレーム期間に第１の映像データが、この第１のフレーム期間に続く第２のフレーム期間に第２の映像データが入力されるとき、第１駆動回路に第１のフレーム期間内に複数の第１信号線の第２方向沿いに続いて並ぶ一群の複数本毎に第１信号を第２方向に順次出力させる走査を少なくとも２回、第２フレーム期間内に第１信号線の一群の第１のフレーム期間内とは異なる複数本毎に第１信号を第２方向に順次出力させる走査を少なくとも２回、夫々繰り返しさせる。第１のフレーム期間及び第２のフレーム期間に第１信号の各々が出力される第１信号線の本数をＮ（Ｎは自然数で２以上）としたとき、第２フレーム期間における第１信号線の複数本毎の群は、第１フレーム期間における第１信号線の複数本毎の群より画素アレイ内にて第２方向に第１信号線のｎ本（ｎは自然数でＮ未満）分だけずれる。第１のフレーム期間及び第２のフレーム期間の夫々において、第２駆動回路は、夫々のフレーム期間の始めに行われる前記走査の少なくとも１回に第２信号を映像データに拠り生成し、且つ夫々のフレーム期間の終わりに行われる前記走査の少なくとも他の１回に第２信号を前記第１信号線の一群で制御される前記画素行の夫々を各フレーム期間の始めにおける走査期間よりも暗く表示させる電圧信号として生成して、夫々第２信号線に出力する。
【００２８】
さらに、本発明によれば、上述の表示装置の表示制御回路に、連続する２つのフレーム期間毎に映像情報を順次入力して、夫々のフレーム期間に応じて第１駆動回路の前記第１信号出力のタイミングを決めるタイミング信号、及び第２駆動回路の第２信号生成に用いられる映像データ並びに映像データより画素の表示階調を低くするブランキング・データとを生成させ、タイミング信号を第１駆動回路に映像データ及びブランキング・データを第２表示回路に夫々転送させる。
【００２９】
第１駆動回路は、前記２つのフレーム期間（第１フレーム期間とこれに続く第２フレーム期間）の夫々にて複数の第１信号線の複数本毎に第１信号を第２方向に順次出力させる走査を少なくとも２回づつ繰り返し、第２駆動回路は、前記２つのフレーム期間の各々にて、その期間の前半に行われる前記走査の少なくとも１回に第２信号を映像データに拠り生成し、且つその期間の後半に行われる走査の少なくとも他の１回に第２信号をブランキング・データに拠り生成して、夫々第２信号線に出力する。
【００３０】
このように構成された表示装置の一つにおいて、前記表示制御回路は、前記第１フレーム期間に受けた第１の映像情報と前記第２フレーム期間に受けた第２の映像情報とを比較し、第１フレーム期間の後半に転送されるブランキング・データを、第２の映像情報が第１の映像情報に比べて表示階調の変化を示した部分に対応する画素アレイの一領域がその残りの領域とは異なる明るさで表示されるように生成する。
【００３１】
このように構成された表示装置の他の一つにおいて、前記表示制御回路は、前記第１フレーム期間に受けた第１の映像情報と前記第２フレーム期間に受けた第２の映像情報とを比較し、第２の映像情報が第１の映像情報に比べて表示階調の変化を示した部分の表示階調の変化量を強調させて第２フレーム期間の前半に転送される映像データを生成する。
【００３２】
以上に記した本発明の作用並びに効果、及びその望ましき実施形態の詳細に関しては、後述の説明で明らかになろう。
【００３３】
【発明の実施の形態】
以下、本発明による表示装置の具体的な実施形態を、実施例１乃至１１に例示される液晶表示装置とその夫々に関連する図面を参照して説明する。
【００３４】
＜実施例１＞
図１は、本実施例による液晶表示装置を備えたシステムのブロック図である。
【００３５】
このシステムは、パーソナル・コンピュータやテレビジョン装置の一部として構築され、液晶表示装置や液晶表示モジュールのみならず、これに画像データを送信するコンピュータのＣＰＵ（Central  Processing  Unit）、テレビジョン装置の受信機、ＤＶＤ（Digital  Versatile  Disc）のデコーダ（Decoder）等を画像信号源101として含む。
【００３６】
この画像信号源101で生成され又は再生された画像データ（画像信号）は、走査データ生成回路102のインターフェースに受信され、その画像データのフォーマット（Format）を変換し、液晶表示装置の画面を複数回走査して再生するに適した画像データを生成する。例えば、走査データ生成回路102は、画像信号源101から連続的に送信される動画像のデータをフレーム期間、又は後述のフィールド期間と呼ばれる時間単位毎に液晶表示装置の画面に表示される「絵」のデータに分解する。ゆえに、走査データ生成回路102は複数回走査データ生成回路とも呼べる。このように生成された「絵」のデータは、液晶表示装置の画面内に二次元的に配置される複数の画素で上記時間単位内に再生される。この複数の画素の各々には、画像データに応じた電圧が印加される電極（画素電極とも呼ばれる）とこの電極に電圧を印加する能動素子（Active  Element）又はスイッチング素子（Switching  Element）が設けられ、この能動素子又はスイッチング素子に供給される走査信号により電極への電圧印加のタイミングが制御される。画像データに応じて各画素の電極に印加される電圧は、後述のドレイン線駆動回路105により階調電圧（映像信号とも呼ばれる）として生成される。
【００３７】
この走査信号は、走査データ生成回路102で生成された画像データに基づいて、走査タイミング生成回路（複数回走査タイミング生成回路）103で生成されるタイミング信号（クロックとも呼ばれる）が入力されるゲート線駆動回路（ゲート・ドライバ、走査信号駆動回路とも呼ばれる）で生成される。走査タイミング生成回路103は、しばしば、走査データ生成回路102又はその一部ととモニタイミング・コントローラ（Timing  Controller）とよばれる液晶表示装置又は液晶表示モジュールの制御回路に含まれる。
【００３８】
上述の複数の画素が二次元的に配置された液晶表示装置の画面（表示領域）は画素アレイ（画素素子アレイ）106として図１に示され、その面内にはゲート線駆動回路104で駆動される複数のゲート線とドレイン線駆動回路105で駆動される複数のドレイン線とがマトリクス状に配線される（図示せず）。このゲート線とドレイン線との交差位置の近傍には、上述の能動素子として薄膜トランジスタ（Thin  Film  Transistor，TFTと略す）が夫々配置され、上述の画素を形成する。ゲート線駆動回路104はゲート線制御バス109を介して、ドレイン線駆動回路105はドレイン線制御バス110を介して走査タイミング生成回路103により制御される。なお、液晶表示装置や液晶表示モジュールにおいて、画素アレイ106は所謂液晶表示パネル（液晶表示素子）に対応する。なお、走査データ生成回路102に接続するゲート線制御バス109は、液晶表示装置の動作の初期条件を決める信号を走査データ生成回路102に入力する。
【００３９】
一方、液晶表示装置のユーザから見て、その画面の裏側（背面）にはバックライト107が設置され、走査タイミング生成回路103からバックライト制御バス111を通して制御されるバックライト駆動回路108により駆動される。
【００４０】
画素アレイ106には、例えば図２に示すように、ゲート線G1〜Gn（nは自然数）のいずれかにより制御されるスイッチング素子204を夫々有し且つこのスイッチング素子を通してドレイン線D1〜Dm（mは自然数）のいずれかから映像信号を受け取る複数の画素207（点線で囲まれた領域）が、m×nのマトリクス（行列）をなすように配置されている。図２に示される画素207には、スイッチング素子204として薄膜トランジスタ（TFT）がゲート線201とドレイン線203との交差部に設けられている。参照番号201はゲート線を上述の番地（Address）G1〜Gnに関係なく示し、参照番号203はドレイン線を上述の番地D1〜Dnに関係なく示す。この画素207には、液晶並びにこれを挟持する電極とから構成された容量206が形成され、この容量206をなす電極の一つはTFT204のソースに接続される。
【００４１】
上述の映像信号は、前述のドレイン線駆動回路105から階調電圧（後述）としてドレイン線203に供給され、前述のゲート線駆動回路104からゲート線201に順次印加される走査信号で開閉されるTFT204を通して上記容量206をなす電極の一つに印加される。なお、本明細書では、電界効果型トランジスタ構造を有するTFT204の容量206側とドレイン線203側との電位に拘わらず、前者をソース、後者をドレインと便宜的に呼ぶ。この画素207には、TFTのソースとコモン信号線202との間に保持容量205（Cstg型）が形成される。
【００４２】
図２に示す等価回路は、電界効果型トランジスタを能動素子として有する液晶表示装置であれば、IPS（In  Plane  Switching）、TN（Twisted  Nematic）、MVA（Multi-domain  Vertical  Alignment）、OCB（Optical  Compensated  Birefringence）などのスイッチング・モードに関係なく、また、そのチャネル層をa-Si（非晶質シリコン）、p-Si（多結晶シリコン）、及びシリコンの擬似単結晶（Pseudo  Single  Crystal）のいずれで形成しても適用され得る。一方、本実施例をTFD型やMIM型の液晶表示装置や有機ELパネルに代表されるエレクトロルミネセンス型表示装置に適用する場合、図２の等価回路においてTFT204はダイオード素子に置きかえられる。
【００４３】
このような表示装置にてテレビジョン映像を受信する場合、図１のブロック図は図３のようにも書き換えられる。図３のうち、破線の枠で囲まれたブロックは所謂表示モジュールに属し、受信回路113がこれに言わば外部回路として接続される。受信回路113はテレビジョン放送120を受信し、その圧縮された映像データを解凍する。映像データは、テレビジョン放送に掛かる負荷を軽減すべく60Ｈｚのインターレース方式（Interlace  Mode）のアナログデータとして発信されるが、60Ｈｚのプログレッシブ方式（Progressive  Mode）やディジタル・データで発信される場合もある。受信回路113における映像データの解凍時には、インターレース方式で受信されたデータをプログレッシブ方式に変換することや、プログレッシブ方式で受信されたデータをインターレース方式に変換することもある。また、受信回路における映像データの解凍に際し、映像データの解像度を表示モジュールに搭載された画素素子アレイ106の解像度に合わせて変換することもある。
【００４４】
画素素子アレイ106の解像度は、例えば図２に示される表示装置の有効表示領域に配置された複数の画素207の行方向（Row  Direction，水平方向）に並ぶ数：ｍと列方向（Column  Direction，垂直方向）に並ぶ数：ｎとで定義される。また、前者の画素数：ｍをドレイン線203の数に、後者の画素数：ｎをゲート線201の数に夫々代えて、画素素子アレイ106の解像度を定義してもよい。画素素子アレイの解像度は表示装置の精細度として規格化され、例えば、ＸＧＡ級の表示装置の有効表示領域には、その行方向（水平方向）沿いに1024個の画素が、その列方向（垂直方向）沿いに768個の画素が夫々並ぶ。但し、カラー画像表示に対応した表示装置では、水平方向に並ぶ画素が更に赤（R），緑（G），青（B）の原色（Primary  Color）毎に別れるため、水平方向の画素数：ｍは上記1024個の３倍の3072個となる。ＸＧＡ級よりも精細度の高いＳＸＧＡ級の表示装置の有効表示領域では、その水平方向に1280個（カラー表示対応の場合、3840個）の、その垂直方向に1024個の画素が夫々並ぶ。
【００４５】
一方、テレビジョン放送により受信回路に入力される映像データの解像度は、例えば、その画面の垂直方向に並ぶ走査線（その水平方向に並ぶ複数の画素からなる「画素行（Pixel  Row）」）の数が480本の場合に480i又は480pの、720本の場合に720i又は720pの、1080本の場合に1080i又は1080pの垂直解像度として分類される。この垂直解像度は、表示装置の有効表示領域の列方向（垂直方向）に並ぶ画素の数（厳密に言えば、画素行の本数）：ｎに対応する。夫々の垂直解像度に付されたｉ又はｐは、前者がインターレース方式で後者がプログレッシブ方式で受信される映像データであることを示す。この受信される映像データの垂直方向の画素行の数が表示装置の有効表示領域のそれと相違する場合に、上述の受信回路による解像度変換、所謂スケーリングが行われる。
【００４６】
ここで、受信回路に入力される映像データの各々を、これに対応する表示装置の画素がその有効表示領域の上側からその垂直方向沿いに数えて奇数番目の画素行に属する場合に奇数ラインのデータとして、これに対応する表示装置の画素がその有効表示領域の上側から偶数番目の画素行に属する場合に偶数ラインのデータとして二分する。上述のインターレース方式では、映像データが奇数ラインのデータと偶数ラインのデータとがフィールド期間（Field  Period）毎に交互に受信回路に入力される。奇数ライン又は偶数ラインのデータが受信回路に入力される各フィールド期間は、例えば16.7ｍｓ（ミリ秒）であり、33ｍｓの周期（周波数にして30Ｈｚ）で奇数ラインのデータと偶数ラインのデータとが受信回路に入力される。これに対し、上述のプログレッシブ方式では、16.7ｍｓのフレーム期間（周波数にして60Ｈｚ）に奇数ライン及び偶数ラインのデータが受信回路に入力される。インターレース方式で受信回路に入力される映像データはフィールド期間毎に、プログレッシブ方式で受信回路に入力される映像データはフレーム期間毎に受信回路にて解凍され、上述の処理が施される。この映像データの処理は、図１における画像信号源101と走査データ生成回路102の一部において行われ、解凍された映像データ（表示データ）121はこれに対応するタイミング信号（表示制御信号、外部クロック信号とも呼ばれる）122とともに表示モジュールに設けられたタイミング・コントローラ（Timing  Controller，表示制御回路とも呼ばれる）114に送られる。
【００４７】
タイミング・コントローラ114に入力された映像データ121は、上述のフレーム期間（Frame  Period）又はフィールド期間（Field  Period）毎にメモリＭ１又はメモリＭ２のいずれかに一旦納められ、受信回路からタイミング・コントローラに送られた表示制御信号（外部クロック信号）122から生成されたクロック信号に応じて前述のドレイン線駆動回路105へ送信される。その様子を、図４の（ｂ）に模式的に示す。映像データ121を一時的に納めるメモリＭ１，Ｍ２は、フレーム・メモリ（Frame  Memory）とも呼ばれ、タイミング・コントローラ114に複数個（少なくとも２個）接続されるが、フレーム期間又はフィールド期間とこの期間毎に映像データをメモリに納めるに要する時間との長短に応じ、図３及び図４（ｂ）に示される如く２個設けても、４個以上設けてもよい。映像データ121は、図４（ａ）に示すような画素行毎のデータ群Ｌ１，Ｌ２，…Ｌｎを、その間に水平帰線期間ＲＴｈ（Horizontal  Retrace  Period）を挟んで順次並べ、有効表示画面の垂直方向沿いのデータ群が出尽くした時点で垂直帰線期間ＲＴｖ（Vertical  Retrace  Period）をおいて、次のフレーム期間の映像データ121が続くように構成される。図４（ａ）に示す映像データ121のアイ・ダイヤグラム（Eye  Diagram）はプログレッシブ方式のそれを示すが、インターレース方式の場合は上述のフィールド期間毎に奇数行（Ｌ１，Ｌ３，…Ｌｎ−１）又は偶数行（Ｌ２，Ｌ４，…Ｌｎ）のみのデータ群が水平帰線期間ＲＴｈを挟んで並ぶ。図４（ｂ）の如く、タイミング・コンバータ114に２個のメモリＭ１，Ｍ２を接続する場合、或るフレーム期間（プログレッシブ方式）又は或るフィールド期間（インターレース方式）に上記メモリの一方（図２ではＭ２として例示）に納められた映像データ123は、このフレーム期間又はフィールド期間に続く次のフレーム期間又はフィールド期間にて上記メモリの他方（図２ではＭ１として例示）に次の映像データ123が納められる間に当該メモリの一方から読み出され、ドレイン線制御バス110を通してドレイン線駆動回路105に供給される。映像データ121は、メモリから読み出される段階でドライバ・データと呼ばれることもあり、後述する本発明による表示装置の駆動では、フレーム期間分又はフィールド期間分の映像データ123をメモリに納めるに要する時間とこれからドライバ・データとして読み出すに要する時間とを互いに異ならせることもある。
【００４８】
カラー画像表示に対応した表示装置において、タイミング・コントローラ114に入力される映像データ121をなす画素行毎のデータ群は、画素素子アレイ106の水平方向に並設された画素207の各々に応じたデータ（Datum）を赤（R），緑（G），青（B）の色別に順次並べて成る。図５（ａ）に示した画素配列を有する表示装置のゲート線Ｇ１により駆動されるスイッチング素子を備えた画素群PIX（1,1）〜PIX（ｍ,1）に対応するデータ群Ｌ１の２例を、図５（ｂ）及び図５（ｃ）に示す。この画素配列を構成する画素の各々は、これに映像信号を供給するドレイン線の番号：ｘとこれに設けられたスイッチング素子を制御するゲート線の番号：ｙとで決まる番地：PIX（ｘ，ｙ）にて特定される。また、ｘが３の倍数である画素PIX（３Ｎ，ｙ）は青色を、３の倍数から１を引いた番号の画素PIX（３Ｎ−１，ｙ）は緑色を、３の倍数から２を引いた番号の画素PIX（３Ｎ−２，ｙ）は赤色を、夫々表示する（但し、Ｎは自然数で且つ３Ｎ≦ｍ）。図５（ｂ）は、１画素シングル・インターフェース（1  Pixel  Single  Interface  Acquisition）とよばれ、表示装置における「１画素」が赤色表示，緑色表示，青色表示の各画素を１つづつ含む単位と定義される場合、一画素毎に映像データを順次受ける方式である。これに対し、図５（ｃ）は、２画素パラレル・インターフェース（２  Pixels  Parallel  Interface  Acquisition）とよばれ、２画素毎に映像データを並列的に受ける方式である。表示装置の精細度が高くなるにつれて表示制御信号（外部クロック信号）122の周波数が高くなると、後者の方式が優位となるが、同時に上述のフレーム・メモリの増設が望まれる。
【００４９】
一方、タイミング・コントローラ114は、映像データ121とともにこれに入力される表示制御信号122をこれに内蔵された分周回路等で加工し、映像データ123をメモリから読み出すフレーム・メモリ制御信号124、ドレイン線駆動回路105にて映像データ121に基づき映像信号（画素に印加される電圧信号）を生成するタイミングを調整するクロック信号、及びこの映像信号を画素素子アレイ内の各画素に印加するタイミングを調整する走査開始信号ＦＬＭや走査クロック信号ＣＬＳ等を生成する。タイミング・コントローラにおける上記外部クロックから表示装置（表示モジュール）に必要なタイミング信号は、図１の走査タイミング生成回路103にて生成される。
【００５０】
タイミング・コントローラはまた、ドレイン線駆動回路105に送られる映像データにより画素素子アレイ106にて所望の画像を表示させるべく、その映像データに応じた階調電圧（Gray  Scale  Voltage）を赤，緑，青の色に共通させて数種類生成し、ドレイン線駆動回路105に送る。図３において、各色の階調電圧供給線125は１本ずつ示されているが、実用上は色毎に複数本の階調電圧供給線が設けられ、例えば各色につき18本の階調電圧供給線が設けられる。ドレイン線駆動回路105においては、これに入力された上記映像データのデータ群毎に、これに対応する画素行に含まれる複数の画素の各々に印加すべき階調電圧が選択される。後述の説明において、画素に印加される階調電圧を、その目的に応じて映像信号、ブランキング信号とも記す。ブランキング信号は、上述の如く発生された複数の階調電圧から相応しい電圧を選び、これを画素に印加してもよいが、ブランキング信号専用の電圧をタイミング・コントローラ114、ドレイン線駆動回路105、または表示装置（表示モジュール）に備えられた電源回路等で発生させ、これを画素に印加してもよい。
【００５１】
以上に説明した表示装置（表示モジュール）への映像データの入力及び表示装置における映像データの処理は、液晶表示装置のみならず、エレクトロルミネセンス素子（Electroluminescent  Element，ＥＬ素子）や電界放射素子（Field  Emission  Element，ＦＥ素子）を画素毎に配置した表示装置にも適用できる。従って、以下の本発明による表示装置の駆動形態の説明が液晶表示装置を前提に記載されるも、この駆動形態をエレクトロルミネセンス素子を用いた表示装置等に応用できることは言うまでもない。なお、液晶表示装置においては、上述の有効表示領域の周囲にダミーの画素群（画素行，画素列）を設けることもあるが、以下の説明では、特に断りのない限り、有効表示領域以外の画素及びその駆動に関しては触れない。
【００５２】
図６は、図２に示す画素アレイ106を備えた液晶表示装置において、ゲート線G1〜Gnを駆動するゲート線駆動回路104の出力パルスのタイミング・チャートである。図６におけるGy-1及びGyの波形は、ゲート線G4とGn-1との間に設けられる2本のゲート線（図２に示されない）に出力される出力パルスを示す（ｙは自然数，６＜ｙ＜ｎ−１）。このゲート線駆動パルスは、図１の走査タイミング生成回路103で発生されたクロック等のゲート駆動回路制御信号をゲート線駆動回路104に供給し、このゲート線駆動回路内で生成される。
【００５３】
インターレース方式（Interlace  Mode）により液晶表示装置に画像データを入力する場合、図６に示すフレーム周期301毎に奇数行と偶数行の画素群に入力すべき映像信号が交互に発生される。また、プログレッシブ方式（Progressive  Mode）により液晶表示装置に画像データ（動画像のみならず静止画像も含めた上記映像データ）を入力する場合、図６に示すフレーム周期301毎に表示領域全ての画素に入力すべき映像信号が発生される。画像データの伝送周波数が60Ｈｚ（ヘルツ）の場合、フレーム周期301は16.7ｍｓ（ミリ秒）となる。このような液晶表示装置への画像データの入力に対し、これにより発生される映像信号をフレーム周期301の前半に設定される約8.4ｍｓの映像走査期間302で、このフレーム周期301に対応して生成されるブランキング信号をフレーム周期301の後半に設定されるブランキング走査期間303で、夫々画素アレイ106内に設けた画素207（図２）の各々に入力する。映像走査期間302及びブランキング走査期間303の夫々の長さは、ともに表示装置（表示モジュール）のインターフェース（本例では、タイミング・コントローラ114）に入力される画像データのフレーム周期301（16.7ｍｓ）の１／２である。
【００５４】
このように画素アレイ内の画素に映像信号やブランキング信号を入力する動作を画素へのデータ書込みという。また、図２に示す画素アレイにおいて、上述のゲート線201沿いに並ぶ（換言すれば、画素行をなす）複数の画素207を、これらの画素に設けられた能動素子（ＴＦＴ204）に接続されるゲート線201への走査信号入力により選択することで、これらの複数の画素207に映像信号又はブランキング信号を入力する。例えば、ゲート線G1に沿う複数の画素（画素行）は図６の波形G1に、ゲート線Gy-1に沿う複数の画素（画素行）は図６の波形Gy-1に、夫々示されるゲート選択期間304のパルス幅を有する走査信号で選択される。選択された画素においては、その各々に設けられた能動素子（スイッチング素子，本例ではＴＦＴ204）が走査信号入力期間内に「オン状態」になり、この能動素子を通して図２の容量206をなす一対の電極の一方（画素電極とも呼ばれる）に映像信号又はブランキング信号に応じた電圧が印加される。このように画素行を選択する動作は「ラインの選択」とも呼ばれ、これにより選択された画素行に含まれる各画素に映像信号を供給し、夫々の画素に設けられた画素電極に映像信号（信号電圧）を印加する動作は「ラインへの映像の書込み」とも呼ばれる。エレクトロルミネセンス素子を画素毎に備えた表示装置での「ラインへの映像の書込み」は、該当するライン（ゲート線や走査信号線）により制御される能動素子を通して、エレクトロルミネセンス素子に映像信号に応じたキャリア（電子や正孔）が注入される。上述の如く、特定のゲート線や走査信号線等により駆動される画素群の各々における画素電極への電圧印加やエレクトロルミネセンス素子へのキャリア注入が、映像信号のみならずブランキング信号等の他の目的で行われる場合は、この動作を「ラインへのデータの書込み」の書込みと呼ぶ。以下の説明における「ライン」は、断りのない限り、ゲート線や走査信号線等の特定の画素群に設けられた能動素子を制御する信号線を指す。また、「ラインにデータを書き込む」動作は、当該ラインとして特定されるゲート線や走査信号線等で能動素子を制御して、この能動素子に接続される画素電極に所定の電圧印加を印加し、またはこの能動素子に接続されるエレクトロルミネセンス素子等の発光素子に所定量のキャリアを注入することを指す。
【００５５】
図６に示す駆動態様においては、互いに隣接する２本のゲート線（例えば、G1とG2、Gｎ-1とGｎ）を同時に選択し、夫々に沿う画素行の画素に画素列毎に同じ映像信号を書込む。ゲート選択期間304はこれにより選択された画素行への映像書き込み期間にほぼ一致することを鑑みれば、図６に示す駆動態様は、１ライン毎に画素行を選択して映像を書込む従来の映像書込み期間内に複数ラインの画素行を同時に選択し、これらに映像を書き込む。従来の映像書込み期間とは、例えば図３に示す受信回路から表示装置（液晶表示モジュール）に1フレーム期間分又は1フィールド期間分の映像データ（画像データ）を入力するに要する期間として決められる。
【００５６】
図６のタイミング・チャートに示す如く、表示アレイ106のゲート線を常に２ライン毎に同時に選択して、これらの２ラインのいずれかで制御される能動素子を有する２行の画素群毎に映像を書き込む動作は「２ライン同時書込み（2-lines  Simultaneous  Write-in）」又は「２ライン飛び越し走査（2-lines  Skip-Scanning）」とも呼ばれる。また、同時に選択されるゲート線数をＮ本（Ｎは３以上の自然数）とし、Ｎ行の画素群毎に映像を書き込む動作は「Ｎライン同時書込み」又は「Ｎライン飛び越し走査」とも呼ばれる。
【００５７】
２ライン同時書込み（２ライン飛び越し走査）の動作態様では、映像書き込み期間302内に、ゲート線G1、G2を同時に選択して、この２ラインの画素行に映像を書き込み、ついでゲート線G1、G2を飛び越してG3、G4を選択し、この２ラインの画素行に映像を書き込む。ゲート線G1、G2を選択する期間に、この一対のゲート線に対応する２ラインの画素行、及びゲート線G3、G4に対応する２ラインの画素行には、画素列毎に夫々同じ映像が書込まれる。
【００５８】
この２ライン同時書込み動作は、図４（ｂ）のタイミング・コンバータ114からのドライバ・データ出力、及び図５（ａ）の画素配列を参照して、以下の如く説明される。まず、ドライバ・データがインターレース方式で出力される場合、1フィールド期間毎に、ゲート線G1に対応する画素群PIX（1，1），PIX（2，1），…PIX（ｍ，1）及びゲート線G2に対応する画素群PIX（1，2），PIX（2，2），…PIX（ｍ，2）を選択して、これらの画素群のいずれかに供給すべき映像信号を２行の画素群に供給する。例えば、PIX（5，1），PIX（5，2）の画素にPIX（5，1）に供給すべき映像信号が、PIX（m-1，1），PIX（m-1，2）の画素にPIX（m-1，1）に供給すべき映像信号が夫々供給される。次に、ゲート線G3に対応する画素群PIX（1，3），PIX（2，3），…PIX（ｍ，3）及びゲート線G4に対応する画素群PIX（1，4），PIX（2，4），…PIX（ｍ，4）を選択して、これらの画素群のいずれかに供給すべき映像信号を２行の画素群に供給する。例えば、PIX（5，3），PIX（5，4）の画素にPIX（5，3）に供給すべき映像信号が、PIX（m-1，3），PIX（m-1，4）の画素にPIX（m-1，3）に供給すべき映像信号が夫々供給される。以下、同様な動作を表示装置の有効表示領域の端に配置されるゲート線（図２におけるGn）に到るまで繰り返す。ドライバ・データがプログレッシブ方式で出力される場合も、ゲート線G1に対応する画素群及びゲート線G2に対応する画素群や、ゲート線G3に対応する画素群及びゲート線G4に対応する画素群への映像信号の供給は上述のインターレース方式のそれと略同じ要領で行われる。しかし、プログレッシブ方式で出力されるドライバ・データは、ドレイン線駆動回路にて表示装置の有効表示領域に配置される全てのゲート線に対応する画素群の映像信号を発生させるため、奇数番号のゲート線G1，G3，G5，…又は偶数番号ゲート線G2，G4，G6，…のいずれか一方に対応する画素群の映像信号を発生させないようにする。
【００５９】
このようなゲート線の一対に対応する２行の画素群への映像書込みを、従来の１本のゲート線に対応する１行の画素群への映像書込みと同じ速さで行うと、有効表示領域内に配置された全てのゲート線に対応する画素（以下、画素アレイと記す）への映像書込み（１フレーム分又は１フィールド分の映像書込み）が、従来のそれに要する時間（１フレーム期間又は１フィールド期間）の半分の期間で終了される。先述のように、表示装置の画素アレイへの映像書込み時間は、この表示装置に１フレーム分又は１フィールド分の映像データ121を入力するに要する時間に依ることが多い。従って、本発明による２ライン同時書込み動作を表示装置に導入することにより、この表示装置に映像データ121が入力される１フレーム期間又は１フィールド期間の残り半分が、その画素アレイに別の信号をも書き込める走査期間として利用できる。このことは、図６を用いて説明したフレーム周期301（上記映像データ121を表示装置に入力する１フレーム期間又は１フィールド期間に相当）において、映像書込みがその前半の映像走査期間302に完了し、その後半にブランキング走査期間303となる時間が発生することからも明らかである。
【００６０】
本発明によれば、この新たに生じた走査期間（図６のブランキング走査期間303）にブランキング・データ（黒データほど望ましい）を上述の２ライン同時書き込み（２ライン飛び越し走査）で画素アレイに供給する。即ち、本発明によれば、１フレーム期間又は１フィールド期間において、これに対応する画像を画素アレイで形成しながら、その後半にて当該画像をブランキング・データで画素アレイから消去する。このように、１フレーム期間内で画素アレイに映像表示とブランキング表示とを行わせることにより、ホールド型の表示動作を行う液晶表示アレイにおいて、ブラウン管のようなインパルス型の表示特性を擬似的に再現させ、その動画表示性能を向上させる。なお、上述の黒データとは、液晶表示装置において液晶層の光透過率を下げる（例えば、最低にする）擬似的な映像信号（Pseudo-Video  Signal）であり、エレクトロルミネセンス素子を備えた表示装置では、エレクトロルミネセンス素子に注入されたキャリアを排出させる信号となる。
【００６１】
ブランキング・データ書き込みの際、映像書き込み時と異なる走査方法、例えば映像書き込み時には2ライン同時書き込み、2ライン飛び越し走査で、ブランキング書き込み時には4ライン同時書き込み、4ライン飛び越して走査すれば、さらに映像とブランキングの全走査期間を短縮できる。但し、ゲート線（走査信号線）間における各ゲート線に対応する画素群への映像信号印加時刻とブランキング信号印加時刻との間隔の誤差を狭めるほど、表示装置の画面の表示ムラが抑えられるため、本実施例での映像書き込みとブランキング書き込みとは同じ走査方法で行われる。
【００６２】
図７は、画素アレイの1画素に着目した各信号線駆動波形と液晶の光学応答波形を示す。401は1フレーム期間、402はフレーム周期401の前半に設けた映像書き込み期間、403はフレーム周期401の後半に設けたブランキング期間である。また、404は1ラインのゲート選択期間であり、選択されたゲート線により制御される画素への映像信号又はブランキング信号の書き込み期間と一致する。実線グラフ405はゲート線駆動波形で、図６に示したタイミングで2ライン同時選択動作（2ライン飛び越し走査）を行うことにより、1フレーム期間401内に2回ゲート線を選択状態とする。点線グラフ406はドレイン線駆動波形で、ノーマリ・ブラック・モードのドット反転駆動を前提として描かれる。コモンレベル408（上述の対向電極の電位）に対してドレイン線駆動波形406の極性は、ゲート選択期間404毎に反転している。しかし、各ゲート選択期間にてゲート線を２本ずつ選択し、その夫々に対応する画素行に同時に映像を書き込んでいるため、表示装置は２ラインドット反転で駆動される。このコモンレベル408に対するドレイン線駆動波形406の極性の反転に応じて、上述の画素電極に印加される電圧の極性（書込み極性）も反転する。このように書込み極性（Write-in  Polarity）の極性を周期的に反転させることを、書き込み極性の交流化（Alternation）と呼ぶ。図７のように、書き込み極性の交流化は、各ラインの書き込み毎に行う必要は必ずしもなく、n回の書き込み毎に行ってもよいし、フレーム周期401毎に行ってもよい。
【００６３】
本実施例では、複数ラインに同じデータを同時に書き込むため、この動作を従来の書込み期間内に完了できる。しかし、複数ラインにデータを同時に書き込むことは、液晶表示装置においては電圧を印加すべき画素電極の数も２倍以上に増すため、これに要する書き込み電流が従来以上に高まる可能性を否めない。しかしながら、ドレイン線駆動回路105の書き込み電流の供給能力を考慮すると、上記書き込み極性をフレーム周期401毎に反転することにより、必要とされる書き込み電流値の上昇を抑制できるため、表示モジュールの負荷を抑えながら書き込み特性を維持し、向上させられる。ドレイン線駆動回路105からドレイン線203に出力されるドレイン線駆動電圧の波形406は、１フレーム期間毎に映像信号と、ブランキング・データとを同じ極性で書き込む（夫々に応じた信号電圧を、ともに上記コモンレベル408の電位より高く又は低く設定する）ように交流化している。このため、フレーム期間毎に夫々のブランキング期間で常に同じデータを書き込む場合、ブランキング・データに対応する電圧信号の極性をフレーム周期401毎に反転させることで、この極性を複数のフレーム期間に亘り同じにした場合に生じる直流残像を抑制している。
【００６４】
実線グラフ407はソース電圧波形、実線408はコモンレベルであり、両者の差電圧が液晶に印加される。個々の画素に備わる液晶セルを図２に示す容量206に例えた場合、この容量をなす一対の電極のＴＦＴ204側に位置する一方（画素電極）の電位がソース電圧波形407にて、この一対の電極のコモン信号線203側に位置する他方（対向電極）の電位がコモンレベル408にて夫々表わされる。実線グラフ409は液晶の光学応答波形である。１フレーム期間401の前半の書き込み期間402に画素へ映像を書き込むと、この画素に対応する液晶層の光透過率は光学応答波形409の如く、映像表示の応答を始める。図７において、液晶層の光透過率は、映像書き込み期間402が終了する間際に、この液晶層に対応する画素に求められている値で飽和する。尤も、黒又はこれに近い色を表示する画素に対応した液晶層の光透過率は、この映像書き込み期間402においても殆ど上昇しない。
【００６５】
その後、１フレーム期間401の後半のブランキング期間403にて画素にブランキング・データを書き込むと、液晶層の光透過率は徐々に下がり、ブランキング期間403（又は１フレーム期間401）の終了間際に黒レベルに遷移する。このようにして、画素に対応した液晶層の夫々の光透過率をフレーム期間毎に映像応答に応じて所望の値に設定し、続いて黒応答に応じて最小値に設定する動作を繰り返すことで、ホールド型の表示特性を有する液晶表示素子にインパルス型の光学特性に似た光学特性を与え、その動画表示性能を向上させる。
【００６６】
液晶層は、これを構成する液晶組成物の光学応答性を速くするだけ、その光透過率は、映像信号に対して急峻なインパルス状の変化を示し、且つブランキング信号に対して最小値（所謂黒レベル）への収束も早くなる。このため、液晶を高速化すると、表示装置に再現される映像（特に動画像）もさらに鮮明となるが、フレーム期間中に液晶層に印加される電界の保持特性が損なわれることも懸念される。例えば、静止画像を液晶表示装置に再現する場合、その画素アレイを構成する画素の殆どの明るさを変える必要がないため、液晶層の光透過率も複数のフレーム期間に亘り、所定の値に保たれる（ホールドされる）ことが望まれる。
【００６７】
上述の如く、ホールド型の表示動作を行う表示装置を動画像表示に適合させた結果、この表示装置をパーソナル・コンピュータ用等のホールド発光型モニタに搭載したとき、その表示画像のコントラストや画面均一性が悪くなることが予想される。したがって、本実施例による液晶表示装置では、これをテレビジョン受像機及びモニタのいずれにも兼用できるよう、上記液晶層に電界信号への応答と保持特性とのバランスのとれた液晶組成物を用いた。本実施例による液晶表示装置を、テレビジョン受像等の動画像表示専用とする場合、液晶層には高速な光学応答特性を示す液晶組成物を用いることが望ましい。
【００６８】
本実施例に係る以上の説明では、ノーマリ・ブラック・モード（Normally  Black  Mode：画素電極への印加電圧が低いほど液晶層の光透過率が低くなる）の画素アレイ（液晶表示素子）をドット反転駆動で駆動した場合を前提とした。しかし、ノーマリ・ホワイト・モード（Normally  White  Mode：画素電極への印加電圧が低いほど液晶層の光透過率が高くなる）で動作する画素アレイ（液晶表示装置）の場合も、これをコモン反転駆動で動作させることにより、ノーマリ・ブラック・モードの画素アレイで得られた効果と同様の効果を得ることができた。さらに表示画像の画質改善を図るため、本実施例では上述の液晶表示装置に以下のような階調制御機能を付加した。
【００６９】
液晶層の光学的な応答特性は、これに印加される階調電圧（これに応じて液晶層内に生じる電界）の値やその印加時間などに依存する。このため、前述の如くフレーム期間又はフィールド期間毎に、画素アレイをなすラインの夫々に映像信号のみを書き込む（以下、ホールド型動作、又はホールド型走査と便宜的に呼ぶ）場合と、本発明により画素アレイをなすラインの夫々に映像信号とブランキング信号とを順次書き込む（以下、インパルス型動作、又はインパルス型走査と便宜的に呼ぶ）場合とでは、液晶表示パネルに入力される階調データと当該液晶表示パネルの輝度の特性（ガンマ特性，γ-Characteristics）との関係が相違する可能性も否めない。
【００７０】
この可能性に鑑み、本実施例では、液晶表示装置のホールド型動作とインパルス型動作との間に生じるガンマ特性のずれを補正するため、従来の液晶表示装置に備えられた階調電圧印加手段（例えば、階調電圧発生回路…ホールド型動作に適した階調電圧を生成する）に加えて、新たにインパルス型動作に適した階調電圧を印加する手段（例えば、上述のそれとは別の階調電圧発生回路）を設けている。インパルス型動作に適した階調電圧を生成する一例として、ドレイン・ドライバIC（Drain  Driver  Integrated  Circuit）のようなドレイン線駆動回路105内部に設けられた階調電圧分圧抵抗（ドレイン線駆動回路に入力される階調電圧から更に多くの階調電圧を発生する）の組合せを、上述の動作方式（ホールド型及びインパルス型の少なくとも２種類を含む）に合わせてスイッチで切り替えて、ガンマ特性曲線（γ-Characteristic  Curve，例えば夫々の「階調」とこれに対応する画素電極への印加電圧又は液晶層への印加電界を示す曲線）を変える。また、インパルス型動作に適した階調電圧を生成する他の例として、ドレイン線駆動回路に複数種の階調電圧を供給する表示制御回路（タイミング・コントローラ等の表示制御素子）において、階調電圧を生成する走査タイミング生成回路103（図１参照，複数回走査タイミング生成回路とも呼ぶ）をホールド型動作用とインパルス型動作用の少なくとも２種類に分ける。いずれの例においても、液晶表示装置の動作方式が少なくとも２種類存在すると記した理由は、インパルス型による動作が後述の如く多様に亘り、その動作条件の設定次第でガンマ特性がずれ得ることに拠る。
【００７１】
本実施例では、走査タイミング生成回路にて液晶表示装置の動作方式に応じて生成される階調電圧群を切り替える上記他の例を採用し、その詳細について図８を参照して以下に説明する。図８は、本発明による液晶表示装置（液晶表示モジュール）の表示制御回路における階調電圧群の生成に係る回路ブロック群を示す。この回路ブロック群の最終段に配置された選択階調電圧群バスと称するバス・ライン（Bus  Line）508から出力される階調電圧はレベル０（V［０］と表示）からレベル９（V［９］と表示）に亘る１０種類である（本明細書では、このような多様性を示す階調電圧群をV［9：0］と記す）。この１０種類の階調電圧のうちの５種類は上記コモンレベルの電圧より高い正の電圧信号であり、残りの５種類は上記コモンレベルの電圧より低い負の電圧信号である。
【００７２】
回路ブロック群は、表示制御回路内の走査タイミング生成回路に設けられ、上述の如き１０種類の階調電圧群をホールド型動作用とインパルス型動作用とに分けて生成する。ホールド型動作用の各階調電圧は、ラダー抵抗（Ladder  Resistances）502と呼ばれる複数の抵抗素子を直列に接続した分圧器（Voltage  Divider）の各一対の抵抗素子間から出力される。インパルス型動作用の各階調電圧は、ラダー抵抗503なる分圧器を成す複数の抵抗素子の各一対の間から出力される。双方のラダー抵抗502，503は互いに類似した構成を有するも、これらから出力されるレベル０からレベル９に到る夫々のレベルに対して各レベルに対応する階調電圧をプロットすると、互いに異なるガンマ特性曲線が形成される。ラダー抵抗502から出力された階調電圧群は夫々の階調電圧を伝送する10本の信号線からなる階調電圧バス504を通して、ラダー抵抗503から出力された階調電圧群は夫々の階調電圧を伝送する10本の信号線からなる階調電圧バス505を通して、アナログ・スイッチ（Analog  Switch）506に入力される。
【００７３】
アナログ・スイッチ506には選択信号線501も接続され、これを通して伝送される信号によりアナログ・スイッチ506に液晶表示装置の動作状態（Operation  Status，ホールド型走査及びインパルス型走査から選択される）を認識させる。アナログ・スイッチ506は、液晶表示装置がホールド型動作状態にあるときにラダー抵抗502から階調電圧バス504を通して伝送された階調電圧群を選択し、液晶表示装置がインパルス型動作状態にあるときにラダー抵抗503から階調電圧バス505を通して伝送された階調電圧群を選択する。アナログ・スイッチ506で選択された階調電圧群は、その次段に設けられたバッファ507へ出力された後、選択階調電圧群バス508を通してドレイン線駆動回路105へ供給される。
【００７４】
選択階調電圧群バス508は、階調電圧バス503，504と同様に、階調電圧別に設けられた10本の信号線を有する。いずれのバス・ラインの構造も、液晶表示パネルに64階調のカラー画像表示駆動を行わせるドレイン駆動回路に対応する。従って、液晶表示パネルに256階調のカラー画像表示駆動を行わせるドレイン駆動回路を搭載した場合、これらのバス・ライン幅は広がる。
【００７５】
以上の如く、液晶表示装置がホールド型走査で動作するか、インパルス型走査で動作するかに応じて、所定の階調レベルに対応する階調電圧を互いに異ならせることにより、夫々の走査方法に適したガンマ特性が設定されるため、インパルス型走査における光学特性のずれが補正される。また、これによりインパルス型走査で動作する液晶表示装置において、ブラウン管のような急峻なガンマ特性を生成することも可能となり、その画質が向上される。
【００７６】
さらに本実施例の応用例として、液晶表示装置を次のような走査方法で動作させることも可能である。図９は、液晶表示パネルの画素アレイにおいて、４本のライン毎に同時にデータを書き込むときのゲート選択パルスタイミングを示す。フレーム周期（16.7ｍｓ）601の前半に、フレーム周期の１／４の周期（約4.2ｍｓ）を夫々有する２つの映像走査期間602、603が、その後半に同じくフレーム周期の１／４の周期（約4.2ｍｓ）を有する２つのブランキング走査期間604、605が夫々設定される。ゲート選択期間（図９では参照番号606で示される）を同じ長さに設定すると、このゲート選択期間毎に１ラインに映像を書込む従来の走査方法に比べて、本応用例の如く４本のラインに同時に映像を書き込むことにより、１フレームの１／４の期間で１画面の走査を完了することができる。従って、本応用例では残り３／４のフレーム期間をブランキング信号のラインへの書込みや高速応答フィルタ処理等に割り当てることができ、１フレーム期間の走査帯域を有効に活用することができる。
【００７７】
図１０は、液晶表示装置に液晶高速化フィルタを適用し、ラインへの映像書き込みの応答性を向上させた本実施例の応用例における各画素の駆動波形を示す。
【００７８】
図１０に示されるフレーム周期701は、その１／４の周期を有する液晶の高速応答化処理が適用された映像書き込み期間（第１の映像書き込み期間）702、その１／４の周期を有する映像書き込み期間（第２の映像書き込み期間）703、及びその１／２の周期を有するブランキング信号書込み期間704とに順次振り分けられ、各ラインのゲート選択期間705は上記３種類の書き込み期間において略同じ長さに設定される。また、ゲート選択期間705は、フレーム周期701に亘り１ライン毎に逐次映像を書込むように液晶表示装置を動作させたときのそれと略同じ長さに設定される。
【００７９】
図２に示すようなゲート線（走査信号線）201には、ゲート波形（走査信号波形）706を有する電圧信号が印加され、この電圧信号が上記ゲート選択期間705にロウ状態（Low  State）からハイ状態（High  State）に変わることにより、このゲート線201又はその枝線で制御されるＴＦＴ204のような能動素子をオンする。ドレイン線（映像信号線）203にはドレイン駆動波形707を示す信号電圧が印加され、この信号電圧はゲート線201でオンされた能動素子を通して画素電極に印加される。しかし、ドレイン線203に印加された信号電圧は、能動素子がゲート線201でオンされないと画素電極には印加されない。従って、画素電極の電位の変動は、これに接続される能動素子（本応用例ではＴＦＴ）のドレイン線とは反対側の電極（便宜的にソース電極と呼ぶ）のそれと同様にソース波形708として示される。図２を参照して前述したように、夫々の画素207に設けられた画素電極は液晶層とこれを挟んで対向する対向電極（コモン電極とも呼ぶ）とともに容量206を形成する。また、図７を参照して説明したように、対向電極はコモンレベルと称する電位に設定される。従って、図１０のソース波形708が示す電位とコモンレベル709の電位との差に応じた電界が液晶層内に形成され、液晶層の光透過率は図１０の光学応答波形710の如く変動する。
【００８０】
液晶層の光学応答波形710は、前のフレーム期間におけるブランキング表示状態からこれに続く次のフレーム期間の映像表示状態に切り替わる１／４フレーム期間（上記第１の映像書き込み期間702）において、液晶層の光透過率が図７の映像書込み期間402におけるそれに比べて急峻に上昇することを示す。これは、上述のとおり、第１の映像書き込み期間702にて液晶高速化フィルタにより液晶層の光学的な応答を見かけ上高速化する電圧を生成し、この電圧をドレイン線に印加したことによる。即ち、本応用例では、映像信号を液晶高速応答化フィルタで生成することにより、その立ち上がり特性が改善されている。
【００８１】
本応用例による液晶表示装置では、フレーム期間毎にその終了時に各ラインにはブランキング信号が書き込まれている。このブランキング信号として、液晶層の光透過率を最小にする電圧（黒レベル信号）を各画素（これに設けられた画素電極）に印加すれば、液晶表示装置の有効表示領域（画素アレイ）はフレーム期間の終了時（換言すれば、次のフレーム期間の映像が各ラインに書き込まれる前）に黒色に表示される。従って、この場合、次のフレーム期間に供給される映像信号の各ラインへの書き込みに対応する液晶層の光学的な応答を、液晶層の光透過率の立ち上がりの初期値を黒レベルに設定して制御できる。このため、上述の高速応答化フィルタのフィルタ係数の組合せが簡略化され、このフィルタ回路を低い集積規模の回路で実現することも可能となる。また、書き込み極性の反転周期を、図１０のソース波形708の如く、映像書き込み期間（上述の第１の映像信号書き込み期間702と第２の映像信号書き込み期間703とからなる）及びブランキング信号書き込み期間704のそれぞれで完結できる。このため、液晶層に生じる電界（画素電極と対向電極との間の電圧勾配）の方向を１フレーム期間にて２回反転させることにより液晶内の電界の交流化周波数を上げられため、直流残像発生が抑止され、液晶の劣化を防ぐことができる。
【００８２】
以上、ゲート線の駆動タイミングを生成する図１に示す走査タイミング生成回路（複数回走査タイミング生成回路）103について述べてきたが、次にこの駆動タイミングに従って夫々のラインに書き込まれる映像を生成する走査データ生成回路（複数回走査データ生成回路）102の動作を、先に述べた走査タイミング制御回路103の生成するタイミングと照らし合わせながら説明する。図１１は、上述の２ライン同時書き込み（２ライン飛び越し走査）で１フレーム期間に映像表示とブランキング表示を実現するときの、走査データ生成回路102と走査タイミング生成回路103が映像を生成する過程を示す。ここで言う走査データ生成回路102が生成する映像とは走査タイミング生成回路103へ転送される映像であり、走査タイミング生成回路103で生成される映像とは画素アレイ106上に走査によって生成される映像を言う。
【００８３】
図１１(a)は走査データ生成回路102が映像を生成する過程で、図１１(b)は走査タイミング生成回路103のそれである。走査タイミング生成回路103はゲート線駆動回路104を制御するタイミング（走査クロックとも呼ばれる）を生成し、このタイミングで図６に示す如く表示アレイ106に配置された複数のゲート線を２ライン毎に同時に選択し、この２ラインのいずれかで制御される２行の画素群に同じデータを書き込む。このため、複数回走査データ生成回路102で供給する映像データの走査回数は表示アレイの垂直解像度の半分となる。従って、例えば図１に示す画像信号源101から走査データ生成回路102に供給される映像801が画素アレイ106と同じ解像度である（換言すれば、画素アレイ106のゲート線数と同じ垂直解像度を有する）場合、複数回走査データ生成回路102は、原映像801を垂直方向に圧縮して半分とし、残り半分の無効映像を付加して中間映像802を作り出す。図１１(a)に示す画像信号源101から供給される映像801の１枚は、１フレーム期間の映像データに相当する。画像信号源101から供給される映像801の解像度が画素アレイ106のそれと異なる場合には、そのフレーム期間毎の映像データにスケーリングやインターレース・プログレッシブ間の方式変換等の画像処理を施し、その解像度を画素アレイ106のそれと等しくした上で、その垂直解像度を半分に圧縮して映像802を生成する。
【００８４】
図１１(a)に示す映像802の１枚は、映像801の１フレーム期間の映像データを圧縮して得られた映像データであり、映像801のデータの半分が無効映像（映像表示に使われないデータ）に変換されている。２ライン同時書き込みで液晶表示装置を駆動する本応用例では、図２に示す画素アレイの奇数ライン（G1，G3，…，Gn-1）又は偶数ライン（G2，G4，…，Gn）の画素行に入力されるべき映像データが無効にされている。図１１(a)に示す１枚の映像データには、その縦方向沿いに画素アレイの夫々のラインに書き込まれる情報（前述の映像信号として各ラインの画素群に書き込まれる）が１行毎に並ぶが、映像802のデータの１枚においては、無効にされたラインが抜かれることにより生じた空白の行アドレス（Row  Address）を埋めるように有効なラインが１枚の映像データの上側に詰めらていく。従って、偶数ラインのデータを無効にした映像802の１枚を例にとれば、その上側から縦方向に画素アレイの奇数ラインG1，G3，…，Gn-1に対応した応じた情報が順次並ぶ。この場合、奇数ラインの最終ラインGn-1の情報は、例えば上側からｎ／２番目の行アドレスに配置され、（ｎ／２）＋１番目以降の行アドレスは無効にされている。
【００８５】
この映像802が走査タイミング生成回路103に入力されると、これに応じた所謂２ライン同時書き込み動作（本応用例の場合）に対応するタイミング信号が走査タイミング生成回路103で生成される。このタイミング信号（走査クロックとも呼ばれる）がゲート線駆動回路104に入力されると、ゲート線駆動回路104は図６のタイミングで画素アレイ106のゲート線を駆動する。ゲート線の駆動は、例えばタイミング信号のパルス（クロック・パルスとも呼ばれる）毎に１回行われる。２ライン同時書き込みで液晶表示装置を駆動する本応用例では、その画素アレイ106に図２が示す如くｎ本のゲート線が設けられている場合、画素アレイ106全域の走査（前記ｎ本のゲート線全てに走査信号を１回送る動作）を完了させるにはタイミング信号のパルスを少なくともｎ／２回発生させる。例えば、１番目のパルスに対してゲート線G1，G2に、２番目のパルスに対してゲート線G3，G4に、そしてｎ／２番目のパルスに対してゲート線Gn-1，Gnに走査信号が夫々送られる。
【００８６】
このゲート線駆動に呼応して、ドレイン線駆動回路105は映像802の１枚のデータから、その行アドレス毎に映像信号を生成し、これを画素アレイ106に配置されたドレイン線203の各々に出力する。上述の通り、２ライン同時書き込みで液晶表示装置を駆動する本応用例では、画素アレイ106と同じ垂直解像度を有する１枚の映像データ801の奇数ライン（G1，G3，…，Gn-1）及び偶数ライン（G2，G4，…，Gn）の一方が、１枚の映像データ802の上側１行目からｎ／２行目に亘る行アドレス群に順次並ばれ、その他方が抜かれている。このため、ドレイン線駆動回路105は、上記１枚の映像データ801の奇数ライン及び偶数ラインの一方のみに対応する情報に基づいて、いずれかの群に属するライン毎の映像信号生成をｎ／２回繰り返す。映像データ801の偶数ラインを無効にした一例として、上述したゲート線の駆動例に対応する各ラインへの映像書込みを記すと、上記１番目のパルスに呼応してゲート線G1，G2に対応する２行の画素群に映像データ801のラインG1分の映像信号を、２番目のパルスに呼応してゲート線G3，G4に対応する２行の画素群に映像データ801のラインG3分の映像信号を、そしてｎ／２番目のパルスに呼応してゲート線Gn-1，Gnに対応する２行の画素群に映像データ801のラインGn-1分の映像信号を、夫々供給する。これにより、図１１（b）に白地のシート803として図示される映像（以下、ターゲット映像とも呼ぶ）を画素アレイ106に表示する。このターゲット映像803は、図６の映像走査期間302の終了時に完成される。
【００８７】
画素アレイ106への上述の如き映像書込みが完了した後、上記１枚の映像802の上側から（ｎ／２）＋１番目以降の行アドレスに存在する無効映像に応じた電圧信号が上記映像信号と同様にドレイン線駆動回路105から画素アレイ106に供給される。この動作は、図６のブランキング走査期間303にて行われる。ここで、「無効映像」とは映像や画像の表示に使われない擬似的な映像データ（Fictitious  Image  Data）を意味する。無効映像は、例えば、上述した１フレーム期間分（１枚）の映像データ801を圧縮する工程にて、走査データ生成部102でダミーの映像データを生成し、これをこの圧縮工程で生成される１枚の映像802の上側から（ｎ／２）＋１番目以降の行アドレスに入力して形成される。ダミーの映像データとは、ドレイン線駆動回路105に入力されて先述のブランキング信号を発生させるデータであり、液晶表示装置においては、例えばそのドレイン線駆動回路105から液晶層の光透過率を最小にする電圧信号をドレイン線203に印加させる所謂黒データを用いる。このような黒データを圧縮後の１枚の映像802に無効映像として導入する処理を、本明細書では「黒挿入」とも呼ぶ。
【００８８】
無効映像の他の形成方法としては、上記１枚の映像802を走査タイミング生成部103に入力して、この映像802の上側から（ｎ／２）＋１番目以降の行アドレスをダミー・データでマスクする。この方法によれば、上記走査データ生成部102における１枚の映像データ801の圧縮にて１枚の映像802を生成する際、この１枚の映像802の上側から（ｎ／２）＋１番目乃至ｎ番目の行アドレスに、その上側から１番目乃至ｎ／２番目の行アドレスに導入された如き情報が書き込まれても、この情報を（ｎ／２）＋１番目乃至ｎ番目の行アドレスから実質的に削除できる。ここで論じたダミー・データは、上述のダミーの映像データと同様に上記ドレイン線駆動回路105からドレイン線203にブランキング信号（液晶表示モジュールに入力された映像801とは無関係に設定される信号電圧）を印加させるものであり、例えば、これを上述の黒データとして設定できる。しかし、ダミー・データは、上記映像802の１枚の上側から（ｎ／２）＋１番目乃至ｎ番目の行アドレスに入力されないゆえに上記ダミーの映像データとは性格を異にする。即ち、ダミー・データはドレイン線駆動回路105にて上記映像802の１枚の上側から（ｎ／２）＋１番目乃至ｎ番目の行アドレスに納められた情報に基づいて信号電圧が生成され得る期間に、この情報に代えてドレイン線駆動回路105における信号電圧生成に参照される。
【００８９】
以上のようにして生成された無効映像のデータ（図１１(b)に示す１枚の映像802の黒く表示された下半分）をドレイン線駆動回路105に入力し、上記映像走査期間302と同様に２ライン同時書き込み動作に対応したゲート線駆動に呼応させてブランキング信号をドレイン線203に印加する。この無効映像のデータに基づく画素アレイへのブランキング信号書き込みは、図６に示すブランキング走査期間303のタイミングに従って行われる。例えば、上記映像走査期間302がフレーム周期301の開始時刻から数えてｎ／２番目の走査クロックのパルスに呼応したゲート線Gn-1，Gnへの走査信号印加により終了する場合、ブランキング走査期間303はｎ／２＋１番目の走査クロックのパルスによるゲート線G1，G2への走査信号印加とこれによるゲート線G1，G2に対応した２行の画素群へのブランキング信号の印加により開始される。この場合、フレーム周期301の開始時刻から数えてｎ番目の走査クロックのパルスに呼応したゲート線Gn-1，Gnへの走査信号印加によりブランキング走査期間303が終了するとともに、図１１（b）に黒地のシート803として図示される映像（以下、ブランク映像、黒映像とも呼ぶ）が画素アレイ106に表示される。
【００９０】
図１１(a)に示される１枚の映像データ801は、これに圧縮処理が施される直前にて、先述のように画素アレイ106（ｎ本のゲート線201を有する）と同じ垂直解像度を有する。この１枚の映像データ801の垂直方向に配列された情報を走査クロックのパルスに呼応して１ライン毎に画素アレイ106に書込むと、走査クロックのｎパルスにして画素アレイ106への映像書き込みが完了する。この１枚の映像データ801の画素アレイ106への書き込みに要する時間を16.7ｍｓ（周波数にして60Ｈｚ）とすると、２ライン同時書き込み動作を行う本応用例では上述の如く映像走査期間302が走査クロックのｎ／２パルスにて完了するため、その所要時間も8.4ｍｓ（周波数にして120Ｈｚ）となる。従って、本実施例による画素アレイ106への映像書き込み速度は、１枚の映像データ801を圧縮せずに画素アレイ106に書き込むときの速度の２倍となる。
【００９１】
なお、２ライン同時書き込みで液晶表示装置を駆動した本応用例に倣い、映像信号やブランキング信号を４ライン（４本のゲート線に対応する）分の画素群を同時に選択して書き込む場合、画素アレイ106のゲート線に図９のタイミングで選択パルスを供給することで、映像書き込みやブランキング信号書き込みに要する１画面走査期間を圧縮前の映像データの１フレーム期間の１／４に短縮できる。この場合、ゲート線駆動回路104が走査クロックの１パルスに呼応して図９に示すタイミングで４ライン（例えば、図示しないゲート線も含めたゲート線群G1,G2,G3,G4）を選択するパルスを供給し、これに続く走査クロックの次の１パルスに呼応して上述の４ライン（ゲート線群G1,G2,G3,G4）を飛び越して、この４ラインに隣接する別の４ライン（例えば、図示しないゲート線群G5,G6,G7,G8）を選択する。このようなゲート線駆動回路104の動作は、走査タイミング生成回路103により制御される。４ライン毎に４行の画素群に同じデータを書き込むため、走査データ生成回路102が走査タイミング生成回路103へ送信する映像は原映像データ（走査データ生成回路102に入力される映像データ）を垂直方向に１／４に圧縮した映像でよい。
【００９２】
図１２は、４ライン同時書き込み（４ライン飛び越し走査）による液晶表示装置の動作を、これにより画素アレイに書込まれる映像データに液晶高速応答化フィルタによる処理を施した応用例における走査データ生成回路（複数回走査データ生成部）102と走査タイミング生成回路（複数回走査タイミング生成回路）103が映像を生成する過程を示す図である。液晶高速応答化フィルタで映像データの処理することの利点は、図１０を参照して既に説明された。
【００９３】
走査データ生成回路102は、これに入力される原映像（Original  Image）901の垂直解像度を１／４に圧縮する。この圧縮処理の一例では、画素アレイと同じ垂直解像度を有し又はこのような垂直解像度を有するように処理された原映像901のデータのうち、画素アレイの４の倍数番目のラインに対応するデータ以外を無効にする。即ち、原映像901に含まれるデータは、夫々が対応する画素アレイのラインに応じて４つの群に分けられるが、このうち３つの群に属するデータを無効にし、残る１つの群に属するデータを、夫々の属する１ライン毎に圧縮処理で生成される１枚の中間映像902（図１２(a)参照）に上側から垂直方向に順次並べる。この処理は、図１１(a)を参照して先述した２ライン同時書き込み動作における偶数ラインのデータを無効にした映像802の１枚を生成する例に倣い、無効にされた３つのライン群に対応するデータが抜かれることにより中間映像902の１枚（原映像901の１フレーム期間分に相当）に生じた空白の行アドレスを埋めるように、残る１つのライン（ここでは、４の倍数番目のライン）に対応するデータはこの中間映像902の上側に詰めらていく。このような処理を少なくとも２回繰り返し、垂直方向に１／４に圧縮された中間映像902に原映像901の特定のライン（ここでは、４の倍数番号で識別される）のデータのみからなる映像904，905を順次生成する。
【００９４】
本応用例では、１フレーム期間開始における液晶の応答（光透過率の立上り）を高速化するため、映像904を構成する原映像データ（原映像901から選択された例えば４の倍数番目ラインのみのデータ）を高速応答化フィルタで強調する。これに対し、映像905を構成する原映像データには、このような強調処理を施さない。従って、映像904は強調映像（Emphasized  Image）、映像905は非強調映像（Non-Emphasized  Image）として、本応用例では便宜的に区別する。
【００９５】
中間映像902は、原映像の１フレーム期間に対応する１枚の上側から原映像を１／４に垂直圧縮した強調映像904並びに非強調映像905、及び無効映像906を順次配列することにより生成され、図１に示す走査タイミング生成回路103へ転送される。このように原映像901を垂直方向に１／４に圧縮して生成されたデータ領域を有する中間映像902を受けた走査タイミング生成回路103は、上述の走査クロック信号とともに、これに基づいて図９に示す４ライン同時書き込み（４ライン飛び越し走査）方式により画素表示アレイ106のゲート線を駆動させる選択タイミングをゲート線駆動回路104に供給する。従って、本応用例では、原映像901のフレーム期間毎に、その前半の２／４フレーム期間（原映像901の１フレーム期間の２／４の長さ）で映像信号を２回、残り後半の期間でブランキング信号を２回、順次画素アレイ106に供給する。これにより、表示装置の画面には、図１２(b)に示す如く、映像903（上記ターゲット映像803と類似の手法で原映像を垂直圧縮した映像904，905から形成される，白地のシート２枚で示される）が２回、ブランク映像903（例えば、黒映像として形成される，黒地のシート２枚で示される）が２回、順次形成される。本応用例にて画素アレイ106のライン数をｎとし、且つ上記走査クロック信号の１パルス毎に中間映像902のデータをその垂直方向に１行づつドレイン線駆動回路105に入力して信号電圧を画素アレイ106に供給する場合、上記映像903及び上記ブランク映像903の各々１枚は走査クロック信号のｎ／４パルスで表示画面（画素アレイ106）に形成される。従って、60Ｈｚの周波数で走査データ生成回路102に送られる原映像901のデータを１ライン毎にドレイン線駆動回路105に入力し、これに対応する信号電圧を画素アレイ106に供給して表示画面に映像を形成するに要する時間（16.7ｍｓ）の１／４の時間（4.2ｍｓ，周波数にして240Ｈｚ）で映像903及びブランク映像903の各々は表示画面に形成される。
【００９６】
なお、本応用例の無効映像906は、上述のように走査データ生成回路102で生成するに限られない。例えば、走査データ生成回路102で無効映像906を生成する期間に上記非強調映像905を生成する動作を繰り返して中間映像902の無効映像906が入力されるべき領域に非強調映像905を納め、この中間映像902を走査タイミング生成回路103に入力して無効映像906とすべき領域をブランキング・データでマスクしてもよい。
【００９７】
以上、本発明を代表する基本的なシステム構成とその各要素の動作を説明した。以降は、この基本的なシステムをテレビジョン受像機等の製品に応用する際に特に考慮すべき点を挙げ、本発明のシステム構成で、その改善策を提供する方法について詳しく述べていく。
【００９８】
第一に考えるべきことは、本発明による方法が、複数ラインに同じ走査データを書き込む走査であるため、映像機器に表示される画像の垂直解像度を低下させる可能性である。したがって、同時に書き込むライン数はできる限り少ないほうが望ましいとの指摘もある。しかし、近年、より高解像度な表示アレイが主流になりつつあること、放送のデジタル化、ブロードバンド化、映像サービスの多様化など映像フォーマットが多彩となりつつある。このような時代の流れから、表示アレイの解像度と映像フォーマットの関係を考慮することにより、映像機器等の製品に応じた本発明の実施形態の最適化を考察することで上述の指摘は解決される。以下、その解決策を考察するにあたり、表示アレイと映像フォーマットの組合せについてまず説明する。
【００９９】
液晶表示装置の製品規格として、その表示画面（図２に示すような画素アレイからなる）の横方向（水平方向）沿い及び縦方向（垂直方向）沿いに夫々配列される画素数のアスペクト比（Aspect  Ratio）が横方向：縦方向＝４：３の代表的な画素アレイの画素マトリクスと、さらに近年、ワイド画面に対応して規格化されつつあるアスペクト比の画素アレイの画素マトリクスに関し、夫々の規格（等級）の名称とこれに対応した水平解像度（画面水平方向に並ぶ画素数：ｍ）及び垂直解像度（画面水平方向に並ぶ画素数：ｎ）を表１に列挙した。表１において、画素はスクエア・ピクセル（Square  Pixel）なる単位で示されるため、カラー画像表示に対応した液晶表示装置では、画素毎に画面水平方向沿いに表示色の異なる３種類の画素が並び（図５（a）参照）、夫々の等級の画素マトリクスの画面水平方向に並ぶ画素数は表１に示された数値ｍの３倍となる。したがって、アスペクト比とは、表示色の異なる３種類の画素を含めた画素単位（スクエア・ピクセル）の表示画面における水平方向沿いの数と垂直方向沿いの数との比を表す。
【０１００】
【表１】
0004218249.tif 000002
【０１０１】
例えば、XGA（Extended  Graphics  Array）なる等級（解像度）の画素アレイは水平解像度×垂直解像度＝1024×768となる画素マトリクスを有するため、その画素アレイのアスペクト比は４：３となる。これに対して、XGA級のワイド版とも言えるWXGA（Wide  Extended  Graphics  Array）なる等級の画素アレイは、1280×768のマトリクスを成すため、XGA級に比べてアスペクト比が横に長い。このようにアスペクト比が横に長くなる流れは、先に述べた放送のデジタル化により、映像信号フォーマットにおけるアスペクト比が１６：９へとワイド化しつつあることや、また液晶表示装置においてもマルチメディア対応化が浸透しつつあること等の理由に拠る。
【０１０２】
表２はデジタル放送で規格化されている映像フォーマットを示す。
【０１０３】
【表２】
0004218249.tif 000003
【０１０４】
有効走査線数の末尾に付された添え字ｉは、この有効走査線数の垂直解像度を有する映像データがインターレース方式による走査で送受信されることを意味する。また、有効走査線数の末尾に付された添え字pは、この有効走査線数の垂直解像度を有する映像データがプログレッシブ方式による走査で送受信されることを意味する。先述したように、実際に１フィールド期間にインターレース走査により送受信される映像は奇数ライン又は偶数ラインのデータのみであるため、その垂直解像度はプログレッシブ走査により送受信される映像のそれの半分である。表２に示したような映像フォーマットのワイド化や液晶表示装置のマルチメディア化の流れに対応しつつ、且つ従来のパーソナル・コンピュータ等の表示規格とのコンパチビリティ（Compatibility）を維持するため、図１に示される複数回走査データ生成回路102には両者のインターフェースが夫々設けてある。そのため、例えばXGA解像度の画素アレイに1080iの映像や、パーソナル・コンピュータ等の映像など、同じ画素アレイで、異なるフォーマットの映像を表示することが可能となる。ただし、XGAの垂直解像度は768であるのに対し、1080iは60Hzで540の走査線（１フィールド期間当り）しかないこと、また、XGAのアスペクト比は４：３であり、1080iの映像フォーマットはアスペクト比１６：９であることから、パーソナル・コンピュータの映像を表示する場合と異なり、いくつかの表示方法が考えられる。
【０１０５】
一つの画素アレイにフォーマットの異なる映像を表示する方法の例を、図１３（ａ）〜（ｄ）及び図１４（ａ）〜（ｄ）を参照して説明する。
【０１０６】
図１３（ａ）〜（ｄ）は、XGAに代表されるアスペクト比４：３の画素アレイにそのアスペクト比が一致した映像やこれよりもワイドなアスペクト比の映像を表示する場合の表示画面を示す。図１３(a)では、画素アレイのアスペクト比に一致するアスペクト比の映像データ、もしくはアスペクト比を画像アレイのそれに合わせて調整された映像データから生成される映像が表示画面（画素アレイ）の全域を有効に利用して表示される。
【０１０７】
図１３(b)は、映像データのワイドアスペクト比を維持するため、その水平解像度を画素アレイの水平解像度に合わせて調整する。このように調整された映像データから生成される映像信号の各々は、それぞれのアドレスに対応する画素アレイ内の画素に印加され、表示画面（画素アレイ）内に有効表示領域（先述の「有効表示領域」とはその定義を異にする）を形成する。表示画面内には、この有効表示領域の上側及び下側（画素アレイの垂直方向沿い）に映像表示に寄与しない余剰の表示領域（黒色で示される）が生じるが、これらの領域はブランキング・データでパディング（Padding）されている。
【０１０８】
図１３(c)は、映像データから生成される１画素毎の映像信号を、画素アレイの１画素毎に印加した、所謂画素アレイの解像度と映像信号の解像度を完全に一致させて得られた表示画面を示す。よって、映像データに拠る映像信号が印加される画素アレイ内の画素群（有効表示領域）を囲むように、表示領域の水平方向沿い及び垂直方向沿いに余剰の表示領域（黒色で示される）が生じる。この余剰な表示領域は、図１３(b)に示すそれと同様にブランキング・データでパディングされる。図１３(c)に示す映像データは、ワイドアスペクト比を有するが、アスペクト比が４：３の場合でも、その水平解像度及び垂直解像度が画素アレイのそれらと異なる場合は、類似の表示画面が生成される。
【０１０９】
図１３(d)は、映像データのワイドアスペクト比を維持するため、その垂直解像度を画素アレイのそれに合わせて調整し、画素アレイの垂直解像度（画素行）の全てを活用するように映像信号を生成して得られた表示画面を示す。映像データは、ワイド画面対応のため、上述の調整が施されることにより映像データは水平方向にも引き伸ばされ、これから生成された映像信号により生成されるべき映像は有効映像として示された点線の枠の領域に亘る。従って、映像信号の一部が印加されるべき画素列（Pixel  Column）が画素アレイに存在せず、水平方向の映像全てを表示画面（有効表示領域と記された枠内）に生成しきれなくなる。このような問題に対し、画素アレイによる有効映像の表示部分を選択可能とし、全領域の一部を適宜表示するようなシステム構成を採用する。
【０１１０】
図１４（ａ）〜（ｄ）は、図１３（ａ）〜（ｄ）を参照して説明された例とは逆に、WXGAに代表されるワイドアスペクト比（例えば、１６：９）の画素アレイ（表示画面）にワイド映像やワイドでないアスペクト比（例えば、４：３）の映像を表示した場合の表示方法を示す。図１４(a)は、アスペクト比が画素アレイのそれと一致した映像を表示画面全域で表示し、又はアスペクト比が画素アレイのそれと異なる映像を水平方向に引き伸ばして表示しする表示画面を示す。
【０１１１】
図１４(b)は、画素アレイより水平方向のアスペクト比が狭い映像データを、その垂直解像度を画素アレイの垂直解像度に合わせて調整し、調整後の映像データから生成される映像信号の各々を、それぞれのアドレスに対応する画素アレイ内の画素に印加して、表示画面（画素アレイ）内に有効表示領域（図１３（ｂ）や（ｃ）で言及したそれと同様に定義される）を形成する。このような表示方式は、全垂直解像度表示とも呼ばれる。表示画面内には、この有効表示領域の右側及び左側（画素アレイの水平方向沿い）に映像表示に寄与しない余剰の表示領域（黒色で示される）が生じるが、これらの領域はブランキング・データ等でパディングされている。
【０１１２】
図１４(c)は、映像データから生成される１画素毎の映像信号を、画素アレイの１画素毎に印加したときの表示画面を示し、図１３（ｃ）のそれに対応する。従って、画素アレイ内の映像信号が印加される画素群（有効表示領域）を囲む余剰の表示領域（黒色で示される）は、図１３(ｃ)に示す画素アレイと同様にブランキング・データでパディングされる。図１４(c)に示す映像データは、水平方向のアスペクト比が画素アレイのそれより狭い場合を示すが、映像データが画素アレイと同様のワイドアスペクト比を有する場合でも、その水平解像度及び垂直解像度が画素アレイのそれらより低いと場合は、類似の表示画面が生成される。
【０１１３】
図１４（ｄ）は、画素アレイより水平方向のアスペクト比が狭い映像データを、その水平解像度を画素アレイの水平解像度に合わせて調整することで、画素アレイの水平解像度（画素列）の全てを活用するように映像信号を生成して得られた表示画面を示す。このような表示方式は、全水平解像度表示とも呼ばれる。映像データのアスペクト比は、画素アレイのそれに対して垂直方向に延びているため、上述の調整が施されることにより映像データは垂直方向にも引き伸ばされ、これから生成された映像信号により生成されるべき映像は有効映像なる点線の枠の如く、表示画面（有効表示領域と記された枠内）から垂直方向にはみ出る。このため、図１３(d)を参照して説明したように、この場合も映像の一部を適宜選択して表示するようなシステムを採用する。
【０１１４】
表３及び表４は、表１に示した水平解像度及び垂直解像度を有する各画素アレイにアスペクト比４：３及び１６：９の映像を表示する際の代表的な組合せ例を示す。表４は、この組合せを更に表２に示した映像フォーマットの種類に応じて分類している。
【０１１５】
【表３】
0004218249.tif 000004
【０１１６】
【表４】
0004218249.tif 000005
【０１１７】
ここで、各画素アレイによる映像の表示方法は、夫々の画素アレイとこれに表示される映像（映像データ）との水平方向のアスペクト比に応じて次のように選択した。映像の水平方向のアスペクト比が、画素アレイのそれよりワイドな（広い）場合は、図１３(b)を参照して上述した表示方法で画素アレイに映像を生成する。画像アレイの水平方向のアスペクト比が、映像のそれよりワイドな場合は、図１４(b)を参照して上述した表示方法で画素アレイに映像を生成する。
【０１１８】
このように設定した各画素アレイによる映像表示において、画素アレイ内で映像表示（図１３(b)や図１４(b)に示される有効表示領域の形成）に利用し得る走査線の数と、映像表示に寄与しないブランキング領域に要する走査線（パディング動作用）の数とを算出した結果が表３に示される。
【０１１９】
例えば、８００の水平解像度と４８０の垂直解像度とを有するＷＶＧＡ級の画素アレイ（アスペクト比＝５：３）で４：３のアスペクト比を有する映像を表示する場合、映像の水平方向沿いのアスペクト比は画素アレイのそれより狭いため、図１４（ｂ）を参照して説明したように映像の垂直解像度を画素アレイのそれ（垂直解像度：４８０）に合わせ、水平解像度：６４０の画像を画素アレイに生成する。従って、画素アレイ（表示画面）において、この映像を表示する領域（有効表示領域）の左右には、映像表示に寄与しない余剰の表示領域が生じるが、映像を表示する領域の上下にはこのような余剰の表示領域は生じない。このため、画素アレイの垂直方向沿いに生じる余剰表示領域をブランキング・データでパディングする必要もなくなるので、ブランク表示のみのために駆動すべきゲート線（垂直走査線）の数も「０」となる。一方、このＷＶＧＡ級の画素アレイで１６：９のアスペクト比を有する映像を表示する場合、映像の水平方向沿いのアスペクト比は画素アレイのそれより広い（ワイドな）ため、図１３（ｂ）を参照して説明したように映像の水平解像度を画素アレイのそれ（水平解像度：８００）に合わせ、垂直解像度：４５０の画像を画素アレイに生成する。従って、画素アレイ（表示画面）に配置された４８０本のゲート線（垂直走査線）のうちの、上記画像の垂直解像度に相当する４５０本以外の３０本は、映像表示に寄与しない余剰な表示領域を画素アレイ内（例えば、上記映像を表示する領域（有効表示領域）の上下）に生成する。このため、画素アレイの垂直方向沿いに生じる余剰表示領域をブランキング・データでパディングする上で、ブランク表示のみのために駆動すべきゲート線（垂直走査線）の数も「３０」となる。
【０１２０】
一方、デジタル放送にて送受信される映像データは、表２に示したような映像フォーマットの規格（Standards）のいずれかに準拠し、その垂直解像度は夫々の規格に宛がわれた有効走査線数で決まる。従って、このような映像データを画素アレイで表示するとき、夫々のアスペクト比に応じて画素アレイ内に有効表示領域を設定しても、これに含まれる垂直走査線数（表３の「有効」の欄参照）とこれに入力される映像データのフレーム期間毎の垂直解像度（４８０ｐに対して４８０，７２０ｐに対して７２０，１０８０ｐに対して１０８０）、又はインターレース方式のフィールド期間毎の垂直解像度（４８０ｉに対して２４０，１０８０ｉに対して５４０）とは異なり得る。従って、映像データをその垂直方向沿い１ライン毎に画素アレイの上記有効表示領域（図１３（ｂ）や図１４（ｂ）に示される）の１ラインに書き込む場合、前者のライン数（走査線の数）に対する後者のライン数（走査線の数）に過不足が現われる。これを映像フォーマットの規格毎に纏めたものが表４である。例えば、映像データの走査線数に対して画素アレイのそれが過剰な場合（表４にて「＋」の値で過剰な走査線数が示される）、先述のＮライン同時書き込み（Ｎライン飛び越し走査，Ｎは２以上の自然数）で過剰な走査線を映像データで埋めることで、この画素アレイにおける有効表示領域全域を映像表示に活かせる。しかし、映像データの走査線数に対して画素アレイのそれが不足する場合（表４にて「−」の値で過剰な走査線数が示される）、映像データを１ライン毎に画素アレイの１ライン毎に書き込むにしても、映像データの垂直方向の一部が有効表示領域に入りきれなくなる。このため、図１３（ｄ）を参照して先述したような表示手法を講じない限り（換言すれば、図１３（ｂ）や図１４（ｂ）を参照して説明した表示手法にこだわる限り）、画素アレイに表示される映像の劣化は避けられない。
【０１２１】
表３及び表４を参照しながら、画素アレイの有効表示領域における走査線数の映像データのそれに対する過不足について、ＸＧＡ級の画素アレイと、ＷＸＧＡ級の画素アレイとを例に挙げて、以下に具体的に説明する。
【０１２２】
ＸＧＡ級の画素アレイ（水平解像度＝１０２４，垂直解像度＝７６８，アスペクト比＝４：３）でアスペクト比が４：３の映像データを表示する場合、双方のアスペクト比が一致しているため、画素アレイの垂直解像度（768ライン）をすべて有効表示領域に使え、ブランキング・ライン数は0本（ブランキング・データによるパディングは不要）となる。この画素アレイでアスペクト比４：３なる480iの映像データを表示する場合、そのフィールド毎のインターレース走査で使われる有効表示領域内の有効走査線240本以外の走査線528本に480iの映像データを補足することで、この有効表示領域内の768本の走査線をブランキング・データでパディングすることなく、当該画素アレイ全域で映像を表示できる。
【０１２３】
ＸＧＡ級の画素アレイでアスペクト比が１６：９の映像データを表示する場合、映像データの水平方向のアスペクト比が画素アレイのそれより広い。従って、映像データのワイドなアスペクト比を維持するために、その水平解像度を図１３(b)を参照して説明したように画素アレイの水平解像度：１０２４に合わせて調整する。これにより、画素アレイの有効表示領域の垂直解像度はその水平解像度とアスペクト比との積：1024×（9／16）＝576となり、画素アレイの残りの走査線：768−576＝192ラインはブランキング領域としてブランキング・データでパディングされる。この有効表示領域でアスペクト比１６：９なる1080iの映像データを表示する場合、そのフィールド毎のインターレース走査で使われる有効表示領域内の有効走査線540本以外の走査線36本に1080ｉの映像データを補足して、この有効表示領域内の576本の走査線で映像を表示し、且つ残る192本の走査線をブランキング・データでパディングすることで、この画素アレイに表示される1080iの映像データのアスペクト比が維持される。
【０１２４】
一方、ＷＸＧＡ級の画素アレイ（水平解像度＝１２８０，垂直解像度＝７６８，アスペクト比＝５：３）でアスペクト比４：３の映像データを表示する場合、その表示領域の垂直解像度はＸＧＡ級のそれと同様に768ラインとなる。この場合、映像データの水平解像度は768×（4／3）＝1024となるため、画素アレイの水平方向に沿い、その左右に計1280−1024＝256ドット幅のブランキング・データをパディングすることでアスペクト比を維持する。また、ブランキング・データの代わりに映像データを水平方向に引き伸ばして表示することも可能である。
【０１２５】
このＷＸＧＡ級の画素アレイでアスペクト比１６：９の映像データを表示する場合、映像データの水平方向のドット数を画素アレイのそれ（1280）に合わせて維持すると、その垂直解像度（映像データの表示に要する垂直有効ライン数）は1280×（9／16）=720ラインとなる。このため、画素アレイの垂直方向に並ぶ768ラインのうち、720ラインが図１３（ｂ）に示すような有効表示領域の形成に寄与し、残る768−720＝48ラインが例えばブランキング・データでパディングされる。従って、映像フォーマット1080ｉによるアスペクト比１６：９の映像データをＷＸＧＡ級の画素アレイで表示する際、フィールド期間毎の映像データの垂直解像度540に対して余剰となる有効表示領域の720−540＝180ラインは、これに映像データを補足する必要がある。しかしながら、垂直有効ライン数に対するブランキング・ライン数が48ラインと少ないため、画素アレイは比較的有効に活用される。
【０１２６】
次に、ＸＧＡ級の画素アレイ並びにＷＸＧＡ級の画素アレイ、及び夫々の画素アレイ内に上述の如く形成される有効表示領域にて映像データを生成する表示装置の動作において、先述した本発明の実施例（及びその応用例）を適用した場合の表示映像の垂直解像度について議論する。
【０１２７】
まず、ＸＧＡ級の画素アレイにこれとアスペクト比が等しい480ｉの映像を表示する場合を考える。480iの映像信号は、周波数60Hzでなされるフィールド期間毎の走査に要する有効走査線が240ラインしかないため、その垂直解像度も240となる。従って、フィールド期間毎の480ｉの映像データの垂直解像度に対し、ＸＧＡ級の画素アレイのそれ（768）は３倍以上大きいことになる。そのため、この映像データを画素アレイに２ライン同時書き込み（２ライン飛び越し走査）等で入力し、画素アレイ内の余剰な走査線に映像信号を補足しても、映像データの垂直方向の情報が欠落しないため、比較的画質の劣化は生じにくい。つまり、この画素アレイと映像データとの組合せでは、上述の本実施例に則して画素アレイに映像データと黒データとを順次走査させてフィールド期間毎に画素アレイにブランキング表示動作させることにより、動画表示特性の向上と画質の向上とを達成できる。
【０１２８】
次にＸＧＡ級の画素アレイに、これと異なるアスペクト比を有し且つそのアスペクト比の相違に応じて当該画素アレイに形成される有効表示領域より高い垂直解像度を有する1080ｉの映像データを表示する例について考える。この例において、映像データの1080ラインの垂直解像度に対して、画素アレイの有効表示領域の垂直解像度は表３に示す如く576ラインとなる。この映像データを２ライン同時書き込み（２ライン飛び越し走査）で画素アレイに表示するとき、フィールド期間毎に供給される映像データ（垂直解像度にして540ライン）の表示に寄与しえる画素アレイの有効表示領域の走査線は上記垂直解像度の半分（288ライン）に留まる。つまり、周波数60Hzで表示装置に入力される１フィールド期間分の1080ｉの映像データ表示には540ラインの走査線が必要なため、画素アレイの有効表示領域にて不足する走査線540−288＝252ライン分の映像情報がフィールド期間毎に失われる。従って、この画素アレイと映像データとの組合せでは、上記本実施例に則したフィールド期間毎の画素アレイのブランキング表示動作は、動画質の向上に貢献するも、必ずしも表示画質全体で見た効果は十分と言えない。
【０１２９】
そこで、本発明による画素アレイのブランキング動作の効果を高めるに適した映像データの表示動作として幾つかのオプションを考えた。図１５は、図１を参照して説明した本発明の基本システムを用い、表示画質を改善するための１つのオプションである走査方法を示す図である。図１５にて、フレーム周期1501の１／２は映像書き込み期間1502に、残る１／２はブランキング期間1503に宛がわれる。前述のように、画素アレイとアスペクト比の異なる映像を表示する（例えば、４：３の画素アレイで１６：９の映像を表示する）場合、画素アレイの一部は映像データとのアスペクト比の相違を補償するためのブランキング走査領域として利用し、これを有効表示領域に利用できない。そのため、表示装置に入力される原映像（図１１の参照番号801等を参照）の垂直解像度を画素アレイの有効表示領域のそれに合わせて大幅に削減せざるを得なかった。
【０１３０】
そこで、図１５は768ラインの垂直解像度を有する画素アレイに映像データのアスペクト比を調整するために形成したブランキング走査領域のラインG1〜G96（図１５ではG1〜G4のみ記載）とラインG672〜G768（図１５ではGn-3〜Gnのみ記載）とを４ライン同時書き込み（４ライン飛び越し走査）で動作させる。もちろん、これらの動作は更に多くのＮライン（Ｎ＞４）に同時にデータ書き込み且つＮライン毎に飛び越して走査してもよい。特にブランキング書き込みは、走査信号毎に同じデータ（信号電圧）を複数の画素に供給するため、できる限り多くのラインを同時に書き込むほうが、原映像（映像データ）の走査線を有効に再現できることは言うまでもない。上記ブランキング走査領域の192ラインを４ライン毎にブランキング・データでパディングすると、ブランキング走査領域へのデータ入力は48回の走査で完了する。
【０１３１】
上記フレーム周期1501は、画素アレイの垂直解像度分（この場合は768回）の走査を完了させる期間でもあるため、図１５のようにこの期間の前半1502に映像データを、その後半1503にブランキング・データを画素アレイに夫々書き込む場合、双方の動作に宛がわれる期間は384回の走査を完了させる期間となる。映像書き込み期間1502及びブランキング期間1503のいずれにおいても上記ブランキング走査領域へのデータ入力は必要であるゆえ、これを上述の如く48回の走査で完了させると、残る384−48＝336回の走査で上記有効表示領域に映像データ又はブランキング・データを入力することができる。768ラインの垂直解像度と４：３のアスペクト比を有する画素アレイで１６：９の映像を表示する場合、画素アレイの有効表示領域を構成する576ラインに上述の336ライン分の走査期間でデータを入力することになる。このため、336回の走査のうち、240回を２ライン同時書き込み（２ライン飛び越し）で走査し、残る96回を１ライン毎に（１ライン分のデータを画素アレイの１ライン毎に入力するように）走査する。
【０１３２】
図１５では、前述の１ライン毎走査と２ライン同時走査とをある領域で交互に行う例を示し、Gi-5、Gi-4（図１５において、ｉは102≦ｉ≦671なる関係を満たす任意の自然数）には同じデータを書き込み、Gi-3は1ラインのみ、次のGi-2、Gi-1には同じデータ、次のGiは1ラインのみというように、同時書き込みライン数を異ならしめる。この場合は、１ライン毎を走査する回数が96回と少ないため、この１ライン毎走査を複数回の２ライン同時走査に１回の割合で、できる限り分散させる。当然のことながら、図１の複数回走査データ生成部102、及び複数回走査タイミング生成部103では１ライン毎走査及び２ライン同時走査に合わせて夫々に適合した映像データとタイミング信号とを生成しなければ、所望の映像は得られない。このようにすることで、図１の本実施例のシステムにおいて、画素アレイにこれとアスペクト比の異なる原映像を表示する際も、原映像の垂直方向に並ぶ情報の欠落を最小限に抑制することができる。
【０１３３】
図１５を参照して上述した表示方法に代えて、図１３（d）に示されるような原画像の水平方向の情報を部分的に画素アレイ（表示画面）から外した、言わばカメラのファインダ（View  Finder）から覗くような表示（以下、ファインダー表示とも呼ぶ）にて、原画像の垂直解像度を最大に活かす方法も考えられる。この場合、２ライン同時書き込みにより映像データの表示に要する走査線数も２倍に拡大するため、垂直解像度が768ラインの画素アレイでは384ラインの原映像を表示できる。但し、画素アレイの水平方向のアスペクト比は原映像のそれより狭いため、その水平解像度が原映像の表示に足りなくなる。このため、原映像の全てを画素アレイに一度に表示できないが、ユーザが表示領域を選択可能なように表示装置に選択手段を設けてある。本選択手段については後ほど詳しく説明する。このように本発明にいくつかのオプションを設けて、それらを選択可能とすることで、垂直解像度の低下を抑制することができる。
【０１３４】
さらに、ＷＸＧＡ級の画素アレイに1080ｉのフォーマットによる映像（アスペクト比＝１６：９）を表示する例に関し、以下に説明する。ＷＸＧＡ級の画素アレイにおいて、１６：９のアスペクト比を有する映像データを図１３（ｂ）の如く表示できる有効表示領域のライン数（垂直解像度）は、720である（表３参照）。この有効表示領域に２ライン同時書き込み（２ライン飛び越し）の走査を行うと、原映像の走査線360ライン分が画素アレイに再現できる。このように、ワイドな画素アレイ（水平方向のアスペクト比が比較的大きい表示画面）では、有効表示領域も水平方向に広く確保できる。従って、このような画素アレイに本実施例を適用して映像データを表示すると、有効表示領域において映像データに応じた垂直解像度も維持し易くなるため、表示画像の動画質の向上のみならず、画質改善効果も高められる。
【０１３５】
以上、画素アレイにおける動画表示の観点で本実施例の効果を述べたが、放送のコンテンツは動画に限らず、静止画像も多い。また、表示装置のユーザにより、動画も垂直解像度を優先して観たいという要望もある。また、表示装置（又はこれが搭載された映像機器）にデジタル・カメラ等で撮影された映像を再生表示する機能を設ければ、垂直解像度の方が常に優先されるというケースもある。さらに、表示装置や映像機器に図１３（ａ）乃至図１４（ｄ）に示されるいくつかの表示モードを備え、コンテンツによって表示方法を切り替え可能とすることで、コンテンツの使い方、楽しみ方をユーザの趣向に整合させることもできる。
【０１３６】
具体例として、1080ｉのフォーマットでスポーツ実況放送を受信し、これをアスペクト比が４：３の画素アレイに表示する場合、図１３(b)のように動画モードの全体映像を表示した後、特定の人物や領域にフォーカスして図１３(d)の表示に切り替えることでユーザの見たい映像のみを抽出する。この場合、動画として表示画質を向上する点で、先のオプション機能を適用することができる。また、デジタル放送の録画映像の再生において、再生される動画像を一時停止する機能等で静止画像としたとき、表示装置の動作を静止画像データを１ライン毎に画素アレイの１ライン分の画素群に入力する（本実施例のブランキング走査を行わない）モードに切り替え、さらにインターレース・プログレッシブ変換等の処理により原映像の垂直解像度を表示画面に最大限に再現することで、よりクリアな映像を楽しむことができる。
【０１３７】
これらの観点から、本実施例のシステムでは、以上に述べた複数ライン同時書き込みによるブランキング効果を利用した動画モードと１ライン毎走査による垂直解像度を最大に活用した静止画モードとを切り替え可能な切り替え手段を設けた。また、図１３（ａ）乃至図１４（ｄ）に示すような数種類の表示モードを設け、そのモードを適宜切り替える機能や、原映像の特定領域をフォーカシングする機能、原画像の特定領域へズーム・インし且つこれからズーム・アウトする機能、原画像の表示領域を適宜移すファインダ移動機能等も設けてある。
【０１３８】
このような表示モードの切替は、例えば、図１に示すように先述のゲート線制御バス109に画素アレイの制御切り替えを指示する信号を伝送する線を設け、この信号を走査データ生成回路102に入力して行う。画素アレイ（表示パネル）の制御切り替え信号（以下、制御切り替え信号）は、映像機器等のユーザにより、この機器に付属したリモート・コントロール装置等の外部コントローラで走査データ生成回路102に送信され、これに応じて前述のモードが切り替わる。
【０１３９】
この走査データ生成回路102は静止画モードでは１ライン毎に走査される映像を、動画モードではデータが同時に書き込まれるライン数毎（１走査毎に飛び越されるライン数毎）に走査される映像（図１１（ａ）の中間映像802や図１２（ａ）の中間映像902の白地部分）を生成する。夫々の映像には、これを表示する画素アレイ106に応じて、スケーリング処理（映像と画素アレイとに生じる水平方向又は／及び垂直方向の画素数の差を補償）やインターレース方式・プログレッシブ方式間の変換を施される。また、画素アレイにおける映像の表示モードに応じて、映像には画素アレイとのアスペクト比の相違を補償するために先述のブランキング領域が加えられる。このブランキング領域は、例えば先述の如くブランキング・データでパディングされる。上述のようにして生成され、場合により上述のような処理が施された映像は、走査データ生成回路102から走査タイミング生成回路103に転送される。
【０１４０】
走査データ生成回路102で生成される映像と走査タイミング生成回路103で生成するタイミング信号は対応しているため、画素アレイでの映像の生成において、上述の動画・静止画モード切り替え（Movie-Still  Mode  Switching）や、図１３又は図１４に示すような画素アレイにおける表示モード切り替え（Display  Mode  Switching）を行うとき、走査タイミング生成回路103で生成するタイミングも切り替えることがある。このため、上述の走査データ生成回路102に接続される制御切り替え信号線109は、走査タイミング生成回路103にも信号を供給するように構成するとよい。制御切り替え信号線109を走査データ生成回路102及び走査タイミング生成回路103の双方に接続するとき、これらの回路を含む表示制御システムは、その機能を上述の動画・静止画モード切り替え、画素アレイにおける表示モードのバリエーション、映像表示に用いる画素アレイの種類の変更、等に追従させるために、複雑になる可能性が有る。例えば、図３に示す表示制御回路114とその周辺の配線においては、その配線数の増加や配線パターンの複雑化を招き、表示制御システムの拡張性を損なう場合もある。このような走査タイミング生成回路103への制御切替えにおける技術的なトレード・オフに鑑み、本実施例では、制御切り替え信号線109を走査タイミング生成回路103に接続することに代えて、走査データ生成回路102からこれに送信される映像データ（上述の中間映像）にこれを画素アレイに表示する上で必要な情報（映像の制御情報、上記タイミング信号生成に必要な情報を含む）を加えた。このようにして生成した映像データの一例を、図１１（ａ）や図１２（a）に示す中間映像802，902に倣い、図１６に示す。
【０１４１】
図１１（ａ）や図１２（a）に示す原映像801，901には、これを陰極線管（Cathode  Ray  Tube）で表示する場合に備えて、映像データ以外に帰線期間（Retracing  Period）なる陰極線管内の電子線走査に応じたデータ領域が含まれる。陰極線管の表示画面において、フレーム期間毎の映像データは、電子線を表示画面の水平方向に繰り返して走査し、且つその水平走査毎に走査位置を表示画面の垂直方向に順次ずらすことにより、表示画面内の全画素に電子線を走査させて表示される。電子線の水平走査を表示画面の左側から右側へ繰り返して行い、表示画面全域をその左上から右下に走査すると想定したとき、水平走査毎に電子線を表示画面の右端から左端へ、フレーム期間毎に電子線を表示画面の右下端から左上端へ、戻さねばならない。この夫々に要する期間が、上記帰線期間であり、水平走査毎に要するそれを水平帰線期間（Horizontal  Retracing  Period）、フレーム期間毎に要するそれを垂直帰線期間（Vertical  Retracing  Period）と呼ぶ。このような帰線期間は、画素毎に能動素子を備えた表示装置（液晶表示装置、エレクトロルミネセンス型表示装置等）において、その動作原理からみて不要となる。このため、図１１（ａ）乃至図１２（ｂ）を参照した上述の説明では、帰線期間の存在を無視したが、上記帰線期間は上記中間映像802，902の生成における原映像のデータのスケーリング等にも利用し得る。
【０１４２】
図１６に示す映像データ（例えば、中間映像802，902として生成される）では、この帰線期間に対応した領域の一部が上述の映像の制御情報に宛がわれている。図１６では、表示装置の画面に生成される映像そのものに係るデータが「映像データ」と記された白地領域に、上記水平帰線期間に対応するデータが「映像データ」の左側の黒地領域に、上記垂直帰線期間に対応するデータが「映像データ」の上側の黒地領域に夫々納められ、垂直帰線期間に対応する黒地領域の一部（「映像データ」の左上側）に「ヘッダ（Header）」と記された白地領域が形成される。先述のとおり、走査データ生成回路102で生成された映像データ（中間映像802，902）のシートは、走査タイミング生成回路103によりその上側から１走査期間毎に順次読み出され、例えばターゲット映像やブランク映像803に変換される。これと同様にして、図１６に示す１シートの映像データも走査タイミング生成回路103で処理されるが、その処理工程には次のような特徴も加わる。
【０１４３】
図１６の映像データを生成する場合、走査タイミング生成回路103は、フレーム期間の始めにヘッダ領域に納められた制御情報を認識し、これに対応するタイミング信号を生成する。この段階で、走査タイミング生成回路103はヘッダ領域に納められた情報を、中間映像802，902のような画素アレイに供給される映像信号に対応した情報としては認識しない。次に、映像データを認識し、これをフレーム期間の始めに生成したタイミング信号を参照して、ドレイン線駆動回路における映像信号（又はブランキング信号）の生成に対応したデータに加工する。従って、図１６のように、原映像を本発明によるフレーム期間毎に映像表示とブランク表示とを行うに適した映像データに変換する工程で、この映像データにその読み出しに関する制御情報を付加するフォーマットにより、表示制御システムに新たな配線を設ける必要はなくなる。また、このフォーマットは、原映像の帰線期間を利用して、画素アレイにおける映像表示のモード選択情報を走査タイミング生成回路103に伝送するため、走査データ生成回路102から走査タイミング生成回路103へのデータ転送時間を延ばす必要もない。原映像とともに表示装置に入力される水平同期信号や垂直同期信号等の制御信号を走査タイミング生成回路103に入力すれば、これらの制御信号を用いて走査タイミング生成回路103に映像データの生成とこれに係る制御情報とを識別させることもできる。さらに、フレーム期間毎に制御情報とこれに対応する映像データとを、この順に走査タイミング生成回路103へ伝送することにより、この映像データの走査タイミング生成回路103における認識と処理との精度及び速度が向上する。
【０１４４】
図１６のヘッダ領域に納められる制御情報の種類と夫々の設定値の一例を、表５にまとめた。
【０１４５】
【表５】
0004218249.tif 000006
【０１４６】
各種の制御情報のいくつかを互いに連動して設定しても、また、制御情報毎に別々に設定値を定めてもよい。映像データを、その制御情報を付加したフォーマットで生成すると、画素アレイにおける表示モードの切替え等に係る情報パラメータの基本的な設定は勿論、さらに表示装置又はこれを搭載した映像機器の利用者の要望に応じて、これらのパラメータを表示制御システムに余分に配線を加えることなく拡張設定できる。
【０１４７】
一方、図１６に示される垂直帰線期間及び水平帰線期間（制御情報の伝送に利用されない黒地のデータ領域）に対応する期間において、走査タイミング生成回路103はタイミング信号の生成や映像データの加工を止め、又はこれらの処理の時間調整を行う。後者の場合、余りの帰線期間が拡張設定された表示モードのパラメータに対応するタイミング信号の生成に活用できる。
【０１４８】
以上、図１に示したシステム構成を中心に説明された本発明の実施例及びその応用例では、画素アレイと映像との夫々の解像度の組合せに応じて、動画と静止画の表示特性が柔軟にコントロールでき、さらにこれらの表示条件をユーザに選択させる手段を設けることで、画素アレイによる動画像の表示性能と、表示装置全体の柔軟性、汎用性及び拡張性とを向上することができる。
【０１４９】
＜実施例２＞
実施例１にて述べたシステム（表示装置の画像表示を制御する）は、１フレーム期間内に表示装置の有効表示内に配置された各画素に映像表示とともにブランキング表示も行なわさせる。このため、このシステムを液晶表示装置に適用したとき、液晶の応答性や液晶表示パネルに形成された各画素の開口率によって表示画像の輝度が低下する。また、液晶表示パネルに光を入射させる光源装置（バックライト、バックライト・システム、又はバックライト・ユニットとも呼ばれる）が、画素を黒色表示させる（画素に対応する液晶層の光透過率を抑える）上記ブランキング表示期間にも、これに備えた光源（蛍光管、発光ダイオード等）を連続して点灯する場合、その光源の発光効率が低下した。そこで本実施例では、実施例１にて述べたシステムを備えた液晶表示装置において、バックライトの点灯制御を改善する。
【０１５０】
図１７は、画素アレイの２つの画素行毎に逐次映像信号又はブランキング信号を入力する図６を参照して先述した２ライン同時書き込みと２ライン飛び越し走査による画素アレイのゲート選択パルス（各画素行を選択するクロック信号のパルス）とバックライトとの点灯タイミングを示す。図６と同様に、液晶表示装置に入力される映像データのフレーム周期1701の前半（フレーム周期1701の１／２に相当する期間）は画素行に映像信号を書き込む期間1702に、後半（フレーム周期1701の１／２に相当する期間）は画素行にブランキング信号を書き込む期間1703に割り当てられる。画素行は夫々に対応するゲート選択パルス（ゲート・パルス）1705の幅で決まる１ライン選択期間1704にて選択され、夫々の画素行を構成する画素群に映像信号又はブランキング信号が供給される。画素行への電圧信号供給により、その夫々G1，…Gnに対応する液晶層は波形1706で示されるような光学応答を示す。ノーマリ・ブラック・モード（Normally  Black  Mode）で動作する液晶表示パネルを用いる本実施例では、各画素に対応する液晶層に印加される電界が大きいほど、液晶層の光透過率も高くなる。ノーマリ・ホワイト・モード（Normally  White  Mode）で動作する液晶表示パネルでは、各画素に対応する液晶層に印加される電界が大きいほど液晶層の光透過率は低くなる。従って、いずれの動作モードにおいても、図１７の如きゲート選択パルス1705に対する液晶層の光学的な応答波形1706が得られるが、ゲート選択パルス1705に応じて画素に供給される電圧信号（映像信号やブランキング信号）の極性は異なる。
【０１５１】
このような液晶層の光学応答（例えば、光透過率の変動）に対し、本実施例では、光源装置（以下、バックライト）を図示された点灯タイミング1707に則り制御する。バックライトは、点灯タイミング1707がHighレベルで点灯し、Lowレベルで消灯する。液晶表示装置に備えられるバックライト（光源装置）は、その液晶表示パネルに対する配置から２種類に分類される。その一方は、液晶表示パネルの主面に導光体又は導光板と呼ばれる光学素子を対向させ、この光学素子の側面に冷陰極蛍光管（Cold  Cathode  Fluorescent  Lamp）や発光ダイオード（Light  Emitting  Diode）等の光源を配置する所謂サイドライト型（Side  Light−type）で、光源からの光を光学素子を通して間接的に液晶表示パネルに照射する。サイドライト型の液晶表示装置の多くは、その光源が液晶表示パネルの主面に対向せず、また斯様な光学装置を液晶表示パネルのユーザ側に配置した所謂フロント・ライト型の液晶表示装置を構成することもある。サイドライト型のバックライトは、液晶表示装置全体の厚みを抑えるに好適であり、例えば、ノート型パーソナル・コンピュータに搭載される製品に適用される。
【０１５２】
また、他方の種類のバックライトは、液晶表示パネルの主面に光源を対向させた所謂直下型（Direct  Type）で、液晶表示装置の輝度を上げるに好適である。例えば、液晶表示パネルに形成される画素の開口率が低い場合、複数の光源（例えば、冷陰極蛍光管）を液晶表示パネルに対向させて並設することにより、液晶表示パネルの表示映像を明るくする。本実施例では、画素アレイの輝度を高める観点から、複数本の蛍光管（例えば、冷陰極蛍光管）を液晶表示パネルに対向させた直下型のバックライトを用いる。
【０１５３】
図１７のように、隣り合うゲート線G1、G2から順次ゲート線が２本毎に選択され（夫々に対応するゲート選択パルス1705がHighにされて）、これらに対応する画素群に映像が書き込まれる。各ゲート線に対応する画素群への映像の書き込みが完了した（ゲート選択パルス1705がLowに戻った）後、これらの画素群に対応する液晶層の光学特性は数ms〜数十msを経て順に応答していく。
【０１５４】
本実施例によるバックライトの点滅制御では、バックライトの消灯時による液晶表示パネルの輝度低下とブランキング表示（黒データ走査）とのタイミングを合わせ、点灯時において蛍光管（Fluorescent  Lamp）内に発生させる管電流（Lamp  Current）をその通常動作（連続点灯動作）時の管電流より高くして映像表示時の液晶表示パネルの輝度を向上させる。蛍光管のみならず、光源の発光特性は、光源への電流供給の開始から短時間に所望の明るさに達し、かつ光源への電流供給を遮断した後に速やかに発光が止まる（所謂残光が短い）ものほどよい。蛍光管に供給しえる電流は、上記管電流の値と蛍光管の寿命との関係から、その実用的な値には上限が決められる。また、蛍光管の電流供給に対する発光の応答や残光が持続する時間は夫々数ms程度に亘る。そのため、本実施例では、管電流を増加させて蛍光管を点灯させる期間を１フレーム期間の半分とし、フレーム期間毎に１回点滅させる。
【０１５５】
液晶表示パネルに対向させて複数の蛍光管を並設する直下型のバックライトでは、蛍光管１本毎に点滅タイミングを順次ずらして制御する方法もある。しかし、或る蛍光管を消しても、これに隣接する別の蛍光管の光が或る蛍光管の近傍まで洩れ、液晶表示パネル内の暗く表示しようとする領域の輝度を上げてしまう（この現象を、蛍光管どうしの干渉と呼ぶ）。従って、蛍光管の点滅タイミングを順次ずらしても、期待された程の効果は得られなかった。
【０１５６】
これに対して、本実施例では複数の蛍光管の点滅をすべて同じタイミングで行う。図１７に示す一例では、画素群を例えば黒色表示するブランキング表示期間1703の走査開始タイミングに合わせ又はこの走査開始タイミングを基準に蛍光管を点灯させ、映像書き込み期間1702の開始タイミングを基準に消灯する。
【０１５７】
本実施例では、図１７に示すタイミングに従い、蛍光管を点灯期間1708に点灯させ、その他の期間に消灯する動作をフレーム周期1701毎に繰り返す。点灯期間1708の開始時刻は映像信号書き込み期間（Image  Signal  Writing  Period）1702の後半に設定されているため、表示画面中央に位置する画素群に対応する液晶層（以下、表示画面中央の液晶層）の光透過率が映像信号に応じて増加する段階で蛍光管が点灯される。また、点灯期間1708の終了時刻はブランキング信号書き込み期間（Blanking  Signal  Writing  Period）1703の後半に設定されているため、表示画面中央の液晶層の光透過率がブランキング信号に応じて減少する段階で蛍光管が消灯される。このように液晶層の光透過率に蛍光管の点滅タイミングを合わせることは、フレーム期間毎に液晶表示装置の表示画面中央に映像をより明るく表示し、続いてその映像をブランキング信号でより暗くマスクさせる。このため、表示画面の中央に生成される映像のコントラスト比は明瞭になる。
【０１５８】
本実施例によれば、表示画面の中央より上側の液晶層の光透過率が映像信号に応じた値に上昇した（映像信号への応答が完了した）後も蛍光管が消灯している期間があり、また、この上側の液晶層の光透過率がブランキング信号により低下した（ブランキング信号への応答が完了した）後も蛍光管が点灯している期間がある。一方、表示画面の中央より下側の液晶層の光透過率は蛍光管が点灯した後に映像信号に応じて上昇し始め（映像信号への応答を開始し）、また、この下側の液晶層の光透過率は蛍光管が点灯した後も暫く映像信号に応じた値を示す（映像信号への応答が完了した状態に在る）。従って、液晶層の光透過率が映像信号により高められた（映像信号への応答が完了した）状態に在る期間と蛍光管（光源）が点灯状態に在る期間との重複時間は、上記表示画面の中央に比べてその上下に移るほど減少する。換言すれば、表示画面の上側の画素行ほどその表示映像のブランキングは蛍光管の点灯タイミングに、表示画面の下側の画素行ほどその表示映像のブランキングは蛍光管の消灯タイミングに、夫々支配される。これに対し、表示画面中央の画素行は、これに対応する液晶層が映像信号への応答を完了している期間と蛍光管の点灯期間とを永く重複させて表示される。このため、表示画面全体において、フレーム期間毎に各々の画素から光がインパルス状に放出されるが、その光学応答（例えば、画素から放出される光子（Photons）の数）の積分値は表示画面中央で最大となり、上下に向かうにつれて減少する。
【０１５９】
ここで、液晶表示装置のユーザの視線は表示画面中央に向き易いという事実に鑑みれば、上述のように表示画面の中央とその上下で生じる輝度の差はユーザに認識され難い。また、本発明によりフレーム期間毎に表示画面を構成する画素の各々に映像信号とブランキング信号とを供給する場合、いずれの画素からも光がインパルス状に放射される。さらに、光学応答の積分値が最大となる表示画面の中央では輝度が最大となる一方、表示画面の中央から上側及び下側へ夫々移るに従って輝度は概ね対称的に減少する。これらの理由により、本実施例による液晶表示装置は、そのユーザに画面中央にピーク輝度が現れるブラウン管の如き表示特性を以て、鮮明且つ明るい映像（特に動画像）を表示する。
【０１６０】
本実施例では、蛍光管の点灯期間1708を最大でフレーム期間1701の１／２に設定する。この場合、蛍光管の消灯期間による画面の輝度が低下する可能性がある。蛍光管やハロゲンランプ、発光ダイオード、エレクトロルミネセンス素子といういずれの光源においても、その発光効率はこれに供給される電流のみならず、この電流による温度上昇にも依存する。従って、蛍光管の如き光源を間欠的に点灯する動作は必ずしも表示画面の輝度を損なうものではない。光源の輝度の温度依存性によっては、上記消灯期間で光源が冷やされることにより、光源の輝度の温度上昇による低下を防ぐこともできる。しかしながら、上述の可能性に鑑み、本実施例では蛍光管に供給する電流（管電流）を、これを連続的に点灯する（例えば、静止画像表示時）ときの管電流より大きくする。本実施例により間欠点灯される蛍光管の管電流値の値は、例えば、この連続点灯にて供給される管電流値の２倍に設定される。
【０１６１】
本実施例において、間欠的に点灯される光源の輝度が充分高ければ、点灯期間1708をさらに短縮し、例えば、ブランキング信号書き込み期間1703と同じタイミングで開始される点灯期間1709で光源を点灯させてもよい。また、このような点灯タイミングを達成するために、間欠動作時の蛍光管に供給する管電流をさらに大きくしてもよい。図１７に示される点灯期間1709は、ブランキング信号書き込み期間1703の中程の時刻迄に（ブランキング信号書き込み期間1703の前半に）終了する。このため、表示画面の画素が、その上端の画素行を含めてブランキング信号により黒色に表示される期間にて光源は完全に消灯し、かつ表示画面中央の画素行に対応する液晶層が映像信号に完全に光学応答を示した後に光源を点灯させるため、表示画像の鮮明さが増すとともにランプの発光効率も向上する。
【０１６２】
前述のように、本実施例では直下型の光源装置（バックライト）を搭載した液晶表示装置を用いたが、以上に述べた光源の間欠点灯は、サイドライト型の光源装置を搭載した液晶表示装置にも適用できる。
【０１６３】
さらに、図１８は画素アレイにこれとアスペクト比が異なる映像を表示するときの、バックライトの点灯制御の例を示す図である。図１８(a)はアスペクト比の異なる映像を図１３(b)を参照して説明した如く、有効表示領域に生成し、その上下に黒地で示される無効表示領域をブランキング・データでパディングした。
【０１６４】
図１８(b)は、画素アレイの背面に設置された直下型バックライトで、別々に制御される６本のランプ（例えば、冷陰極蛍光管）を備える。図１８を参照して説明される応用例では、例えば、画素を黒色表示させるブランキング・データでパディングした無効表示領域に対応するバックライトを、その点灯が不要であるゆえ、消灯状態に保つ。つまり、フレーム期間毎の画素アレイにおける映像表示において、上下２本のランプは消灯させ、中央の４本のみを点灯すればよいため、バックライトの消費電力を抑え、またバックライトの発光効率も向上する。
【０１６５】
本実施例におけるこれらのバックライト制御は、例えば表６のようなパラメータを制御情報として、実施例１で図１６を参照して述べたように映像データに添付する方法で（例えば、ヘッダ領域に制御情報を格納して）、適宜切り替える。
【０１６６】
【表６】
0004218249.tif 000007
【０１６７】
例えば、図１に示す走査タイミング生成回路103が、走査データ生成回路102からバックライト制御情報が添付された映像データを受け取り、これをバックライト制御バス111を通してバックライト駆動回路に送信して、バックライト（光源装置）107に備えられた各ランプの制御を切り替える。バックライト制御情報の一例は、図１８(b)に示す直下型バックライトのランプ１とランプ６とを常時消灯とし、ランプ２乃至５を図１７のタイミングで点滅させるという内容を含む。
【０１６８】
ノート型パーソナル・コンピュータなどに搭載される液晶表示装置は、その全体的な厚みを薄くするためにサイドライト型のバックライトを備える。このような液晶表示装置においては、制御されるべきライト数やその点灯様式も限られるため、上述の如くバックライト駆動回路に制御情報を送る必然性も低い。しかし、インターネット等で配信される動画像をノート型パーソナル・コンピュータで観るとき、図１７に示したタイミングでランプ（蛍光管）を点滅させる利点は大きいため、これに搭載される液晶表示装置の表示制御回路（タイミング・コンバータ等）にバックライト制御情報を映像データに添付する機能を持たせるとよい。
【０１６９】
以上に記した本実施例に倣い、フレーム期間毎に設定されるブランキング表示期間又は画素アレイ（表示画面）の有効表示領域を考慮して、バックライトの点灯動作を制御することは、表示装置における動画表示特性、さらにはこれに備えられた光源装置の発光効率を向上させる。
【０１７０】
＜実施例３＞
実施例１に説明したように、画素アレイを、その垂直方向沿いに並設された複数の画素行（ゲート線又は走査線毎に「ライン」をなす）を２ライン毎に選択し且つこれらの画素行に電圧信号を印加し、この電圧信号が印加される画素行を走査タイミング信号のパルスに応じて２ライン毎に飛び越して選択する、所謂２ライン同時書き込み（２ライン飛び越し）の走査手法で動作させるとき、この画素アレイには表示装置に入力される原映像の半分の垂直解像度しか持たない映像を再現せざるを得ないことがある。
【０１７１】
表３及び表４から分かるように、映像データの解像度が画素アレイのそれより十分低い、例えば垂直解像度にして半分以下の場合には、２ライン同時書き込み／飛び越し走査を行っても、原映像の情報を欠落することなく、これを画素アレイに再現できる。しかし、映像データの垂直解像度が画素アレイのそれの半分を超える場合、表示される映像情報を削減するか、又は１ラインの映像データ毎に画素アレイの１ラインを走査する従来のホールド型表示モードのいずれかに切り替えざるを得ない。表示される映像を制限する前者は、高画質の動画表示に適するが、静止画表示においては垂直解像度の低下を招き、従来のホールド型表示モードを用いる後者ではその逆となる。本実施例では、ブランキング効果による動画表示性能を向上させつつ、映像情報の垂直解像度を損なうことなく表示する方法を提供する。
【０１７２】
現在入手可能なドレイン駆動回路（ドレイン・ドライバIC）のデータ転送帯域は約50MHz程度である。図３に示すように、ドレイン駆動回路105には、表示制御回路（タイミング・コンバータ）114から映像データが例えば図５(b)に示すような波形でＲ，Ｇ，Ｂの色別に転送される（先述の１画素シングル・インターフェース方式）。この映像データを60Ｈｚの周波数で転送する場合、ドレイン駆動回路105は画素アレイの１画素に対応する映像データを16.7ｍｓ間隔で受ける。しかし、映像データは図５(b)に示す如く、画素アレイに存在する画素数分（ｎ×ｍ個，表１参照）のデータが時間軸に対して直列に並ぶため、ドレイン駆動回路105は各画素の映像データを16.7／（ｎ×ｍ）ｍｓという短い間隔で受け、処理しなければならない。従って、ドレイン駆動回路105に求められるデータ転送帯域は、これが画素アレイの画素数分の映像データを受け取る間隔の逆数、即ち映像データの転送周波数と画素アレイ（有効表示領域）の画素数：ｎ×ｍとの積以上となる。
【０１７３】
このドレイン・ドライバIC（IC：集積回路）を用いてXGAの画素アレイを駆動すると、これに60Ｈｚの周波数で映像データを供給する場合、少なくとも60×768×1024≒47MHz必要であり、このドライバ・データ転送帯域にマージンがない（３種類の表示色別にカラー映像データを供給する場合も含めて）。この問題に対し、現在の製品の一部には、データバスを２画素分設け（カラー映像データの場合は表示色別に合計６本）、各々のデータバスの転送レートをハーフレート（Half  Rate）とした表示装置もある。この表示装置では、図５(c)を参照して説明した２画素パラレル・インターフェースにより、水平方向に並ぶ各表示色の映像データを１つずつ２画素分のデータバスのいずれかに交互に割り当てる。このような映像データの転送方式は、特にモニタ用途の表示装置において、VESA（Video  Electronics  Standards  Association）によりXGA規格として制定された約80ＭＨｚのドット・クロック周波数（転送レート）を満たす上で必須である。
【０１７４】
しかし、このような規格によりその仕様が決められるモニタ用途の表示装置に対し、テレビジョン放送を表示する表示装置には、これがデジタル放送を表示するものでも、また、NTSC（National  Television  System  Committee）によるシステムを備えたものでも、その映像データの転送方法は比較的制限を受けない。従って、テレビジョン受像機用の表示装置（液晶表示装置等）には、これを製造するメーカの夫々に独自な信号処理回路が搭載される。本発明者は、この点に着目し、使用するドレイン・ドライバICのデータ転送帯域を最大限に活用する方法を検討した。
【０１７５】
２画素分のデータ転送バスを備えたドレイン・ドライバICをXGA級の表示装置に搭載し、このドレイン・ドライバICにデータを先に述べた如く47ＭＨｚで転送すると、60Hzで2画面分の走査、換言すれば16.7ｍｓのフレーム期間に画素アレイ内の全画素への信号電圧の印加が可能となる。本実施例では、このようなドレイン・ドライバＩＣ（２画素パラレル・インターフェース）を用い、１フレーム期間に確保される２画面分の走査期間のうち、１画面分の走査期間を映像表示に、もう１画面分の走査期間をブランキング表示に割り当てて、映像データの垂直解像度を失うことなく動画表示性能を向上させる。
【０１７６】
図１９は、本実施例におけるゲート選択パルスのタイミング・チャートを示す。フレーム周期1901は、その前半（フレーム周期1901の１／２に相当する期間）を映像書き込み期間1902に、その後半（フレーム周期1901の１／２に相当する期間）をブランキング期間1903に割り当て、画素アレイの１ライン毎に１ライン書き込み期間1904にて映像信号又はブランキング信号を供給する。本実施例では、１フレーム期間に１ライン毎の走査で２画面分の走査を行うため、１ライン毎のデータ信号の書き込み期間が１画素シングル・インターフェース方式によるそれの約半分に短縮される。そこで本実施例では、図２０に示すように、ドレイン線に印加される電圧信号の極性（先述のコモンレベルに対する）をフレーム周期2001、即ち映像走査（フレーム周期2001の前半の映像書き込み期間）2002とブランキング走査（フレーム周期2001の後半のブランキング期間）2003とを終えた時点で反転させ、画素アレイへの電圧信号の書き込み率を向上させた。映像書き込み期間2002及びブランキング期間2003のいずれにおいても、１ライン書き込み期間2004にて映像信号又はブランキング信号を画素アレイの１ライン毎に供給する。ゲート波形2005は、図１９のタイミング・チャートに示す如く、画素アレイを構成するライン（走査信号線）G1〜Gnのいずれかに電圧パルスを印加して、これに対応する１ライン書き込み期間1904を与え、例えば、映像書き込み期間2002及びブランキング期間2003毎に少なくともｎ個のパルスを発生する走査クロック信号から生成される。一方、ドレイン信号線には映像データ又はブランキング・データがドレイン波形2006を有する電圧信号として印加され、上記１ライン書き込み期間2004に発生されるゲート波形2005の電圧パルスに応じて該当する画素に夫々設けられた画素電極に印加される。画素電極の電圧変動は、ソース波形2007で示され、この電圧とコモンレベル（対向電圧）2008との電位差が液晶に印加され、その光透過率を変調する。従って、液晶層に生じる電界もフレーム周期2001毎にその極性が反転する。フレーム周期毎の液晶層の光透過率の変動は、光学応答波形2009で示される。図２０では、ノーマリ・ブラック・モードの液晶表示装置を想定しているが、ノーマリ・ホワイト・モードの液晶表示装置においてもドレイン波形2006及びソース波形2007を変えることで、液晶層の光透過率を光学応答波形2009に則り変調できる。本実施例により液晶表示装置を駆動させることで、液晶層の光学応答波形2009は１フレーム期間に映像表示とブランキングとの夫々に応答するインパルス型変調の波形を示すため、これによる動画表示特性が向上する。
【０１７７】
本実施例による液晶表示装置に実施例２で述べたバックライト・システムを組合せると、動画像はさらに鮮明に表示され、バックライトの発光効率も改善される。
【０１７８】
本実施例では、実施例１とは異なり、複数のライン同時に映像データやブランキング・データを書き込まないため、原映像の映像情報を部分的に削除する必要もなくなり、表示される映像の垂直解像度も低下しない。これにより、表示画質がさらに向上する。
【０１７９】
しかしながら、本実施例に実施例１の２ライン同時書き込み（２ライン飛び越し走査）を組合せた応用例では、１フレーム期間内に表示装置の画素アレイを４回走査できるため、その動画像表示性能は更に向上する。この応用例で静止画を表示するときは、この映像のディテール（Detail）を高い垂直解像度で表示画面（画素アレイ）に再現する。一方、この応用例で動きの速い映像を表示するときは、先述の液晶の高速応答化フィルタ処理等を用いることで、時間方向に解像度（時間的なマージン）を確保し、表示画質を向上させる。液晶の光学応答を速める試みは、液晶材料の改善から進められてきたが、液晶材料自身の応答速度は数ｍｓから数十ｍｓに留まり、また、斯様に応答速度を改善しても、フレーム期間内において液晶層が映像信号を保持する保持特性が悪くなる傾向は免れ得なかった。液晶層の保持特性は液晶表示装置の画面におけるフリッカの発生頻度を決めるため、特にパーソナル・コンピュータ等に用いられる液晶表示装置では、応答速度の速い液晶材料が敬遠されてきた。
【０１８０】
これに対し、本応用例の如く、フレーム期間毎に４画面分の走査を行えば、最初の２画面分は映像書き込みの走査に、次の２画面分はブランキングの走査に夫々分割し、さらに映像書き込みの最初の１画面分を映像信号に高速応答化フィルタ処理を施した走査に割り当て、次の１画面分を通常の映像信号による走査に戻すことで、見かけ上の応答を加速した液晶表示装置のインパルス型の駆動が実現できる。本応用例では、前の１フレーム期間でブランキング走査された後の各画素の電位が常に黒表示状態にあるため、次の１フレーム期間において画素の電位を黒表示状態から映像信号に対応した値に引き上げることになる。従って、高速応答化フィルタは、黒表示状態の画素電位を初期値として、次の１フレーム期間にて画素に供給すべき映像信号を処理し、これを画素に印加する。このため、高速応答化フィルタによる映像信号生成は、画素を所望の電位に速やかに引き上げる上で単純且つ確実に行えるため、その回路構成も比較的小規模に抑えられる。さらに、図１０を参照して前述した如く、フレーム期間の１画面目の映像書き込みと２画面目の映像書き込みとで映像信号のコモンレベルに対する極性を、３画面目のブランキングと４画面目のブランキングとでブランク信号のコモンレベルに対する極性を夫々反転させれば、映像書き込み期間及びブランキング期間の夫々で液晶層内の電界の極性反転が完結するため、常に対称な電界を印加することにより液晶の劣化を抑制できる。
【０１８１】
図２１は、本応用例における各ラインG1〜Gnのゲート・パルスのタイミング・チャートで、フレーム周期2101はその１／４の長さを有する４つの期間に分割される。４つの期間は、フレーム周期2101の開始時刻から、液晶の光学応答を加速する映像信号を書き込む期間2102、通常の映像信号を書き込む期間2103、１回目のブランキング信号を書き込む期間2104、２回目のブランキング信号を書き込む期間2105である。各ラインに電圧パルスを印加し、これに対応する画素行に信号電圧を印加するゲート選択期間2106は、図９に示された１画素シングル・インターフェース方式による通常の書き込みのゲート選択期間606の約半分である。
【０１８２】
図２２は、図２１のタイミング・チャートに則り駆動される本応用例の１ライン（信号線）の駆動波形で、フレーム周期2201は、その１／４の長さを有する応答高速期間2202並びにセトリング期間（Settling  Period）2203、及びその１／２の長さを有するブランキング期間2204に順次分割される。このラインにはゲート線駆動波形2206を示す電圧が印加され、この電圧がゲート選択期間2205にHigh状態になることで、このラインに対応する画素に電圧信号（映像信号又はブランク信号）が書込まれる。この画素への電圧信号の書き込み期間はゲート選択期間2205と一致する。一方、ドレイン線にはドレイン線駆動波形2207を示す電圧信号が印加され、この電圧信号がゲート選択期間2205に画素に設けられた画素電極に印加される。画素電極の電位は、ソース波形2208のように変動し、このソース電圧波形2208とコモンレベル2209との電位差が液晶層に印加されてその光透過率を変調する。液晶層の光透過率は、波形2210の如く変動する。図２２に示されるソース電圧波形2208、コモンレベル2209、及び液晶層の光透過率の波形2210は、ノーマリ・ブラック・モードの液晶表示装置に基づく。
【０１８３】
液晶高速応答期間2202では、上述の通り常に画素を黒表示電位から所望の電位に応答させるため、画素に印加する映像信号をセトリング期間2203で画素に印加する映像信号よりも高くなるように高速応答化フィルタのフィルタ係数を設定し、液晶に印加される電界強度をセトリング期間2203のそれより強める。このように高速応答化フィルタで映像信号の電圧値を所定の値より高く設定した言わば擬似的な映像信号を画素電極に印加することにより、液晶高速応答期間2202において液晶の光学応答波形2210は速やかに所定の光透過率に到達する。液晶層の光透過率が、液晶表示装置の駆動にて示す最小値から所定の値（白表示の場合は最大値）に到達する時間は4.2ｍｓまで短縮される。
【０１８４】
液晶層の光学応答は、これに印加される電界強度の増加に対して速くなり、その減少に対して遅くなる傾向を示す。液晶分子の配向方位（液晶層の光透過率を決める）は、初期配向状態（実質的な無電界下での配向状態）又はこれに近い配向状態から電界強度の増加により強制的に別の配向状態に言わば人為的に変化するのに対し、電界強度の減少においてはその減少分に応じて初期配向状態又はこれに近い配向状態へ自然に（強制的されずに）戻る。本実施例のように、ノーマリ・ブラック・モードで液晶表示装置を駆動する場合、或るフレーム期間に対応する映像信号が書込まれる画素電極の電位をこのフレーム期間の１つ前の別のフレーム期間終了時に黒表示に対応した値（画素電極に印加され得る電圧の最小値）にすると、この画素電極の電位は映像信号の印加により上昇する。換言すれば、液晶層内の電界強度は上記別のフレーム期間終了時における最小値から上記或るフレーム期間に供給される映像信号に応じた所定の値に上昇する。このため、液晶層の光透過率は速やかに変化し、その速度は上記高速応答化フィルタによる映像信号の処理で更に高まる。これに対し、セトリング期間2203からブランキング期間2204に移る段階では、画素電極の電位を映像信号に応じた値からその最小値又はこれに近い値へ変えねばならない（この要請は、黒色表示の映像信号が供給される画素電極には適用されない）。ノーマリ・ブラック・モードの液晶表示装置では、映像信号がブランキング信号より液晶層の光透過率を高める限り、映像信号に応じて液晶層に生成される電界はブランキング信号に応じたそれより強くなる。このため、セトリング期間2203からブランキング期間2204への移行段階では、液晶層の光学応答も遅くなる。上述のように、液晶層に生成される電界が減少するとき、その光透過率は電界の変化により強制されないため、高速応答化フィルタを用いても液晶層の光学応答は期待されるほど加速されない。このような液晶層の光学応答の鈍化を補う上で、本応用例の如く、ブランキング期間2204に少なくとも２回ブランキング信号を画素電極に印加することは効果的である。
【０１８５】
一方、ＴＮ（Twisted  Nematic）液晶を用いた液晶表示装置に代表されるノーマリ・ホワイト・モードの液晶表示装置では、液晶層に印加される電界強度が増加するほど、その光透過率が減少する。換言すれば、ノーマリ・ホワイト・モードの液晶表示装置において、画素の表示色（輝度）は黒レベルに向けて速く応答し、白レベルに向けて緩く応答する。このため、上述の一対のフレーム期間の一方から他方へ移行する段階における液晶層の光学応答の速度と、上述のセトリング期間2203からブランキング期間2204へ移行する段階における液晶層の光学応答の速度との関係は逆転する。即ち、セトリング期間2203からブランキング期間2204に移る段階では、画素電極（黒色表示の映像信号が供給されるものは除く）の電位を映像信号に応じた値からその最大値又はこれに近い値へ上昇させるため、液晶層の光透過率は速やかに変化し、その速度は上記高速応答化フィルタによるブランキング信号の処理で更に高まる。
【０１８６】
また、本応用例では２画素パラレル・インターフェース方式で映像データのドレイン・ドライバＩＣへの転送速度を２倍としたため、これに合わせてライン毎に選択される画素行への電圧信号（映像信号やブランク信号）の書き込み期間2205も短縮している。本応用例では、この画素行をなす画素の各々に電圧信号を供給するドレイン線の夫々の電位をドレイン線駆動波形2207の如く、そのコモンレベル（コモン電位）2209に対する極性がフレーム期間2201の１／４の期間毎に反転するように変化させる。これにより、フレーム期間2201毎に、映像信号書き込み期間（高速期間2202とセトリング期間2203とを含む）及びブランキング期間2204の夫々において、ドレイン線の信号電圧の極性反転周期を完結させる。換言すれば、フレーム期間毎にドレイン線の信号電圧のコモンレベルに対する極性が複数回反転している。これにより、上記書き込み期間2205を短縮しても、この期間に選択されたラインに対応する画素電極の各々に信号電圧が効率的に印加される（各画素へのデータ書き込み率が向上される）ため、各画素電極は所望の電位に確実に設定される。
【０１８７】
本応用例による表示装置の動作で静止画像を表示する場合、実施例１で述べたように画像の垂直解像度が低下する可能性もある。このような可能性に対して、映像データが静止画像か動画像かを認識させる手段と、静止画像が認識されたときは、その画像データの１ライン毎に表示装置の画素アレイの１ライン（１画素行）を走査し、動画像が認識されたときは本応用例に倣い画素アレイを走査する、走査方式の切替手段とを表示装置に設けるとよい。その一例としては、図１に示す表示装置のシステム・ブロック図にて、複数回走査データ生成回路102に、続けて入力される２フレーム期間分の映像（原映像）の比較し、画素毎の動きベクトルをパターンマッチング法や勾配法等に基づいて算出して、ある一定以上の動き量を検出した場合、動画映像と判定する。
【０１８８】
表示装置によるこの判定動作の一例は、例えば図３を参照して次のように説明される。まず、或るフレーム期間（第１フレーム期間と呼ぶ）に受信回路113から表示制御回路114に送られた映像データをメモリＭ１に納める。次に、この第１フレーム期間の次のフレーム期間（第２フレーム期間と呼ぶ）に受信回路113から同様に送られた映像データをメモリＭ２に納める。この第２フレーム期間の映像データをメモリＭ２に納める段階で、第１フレーム期間の映像データをメモリＭ１から読み出し、これらの映像データを表示制御回路114内又はその周辺に設けられた比較器（Comparator）で比較し、映像データ間における相違を検出する。これにより、第２フレーム期間の映像データで表示すべき画像に第１フレーム期間の映像データで表示すべき画像から変化（動き）が検出された場合、第２フレーム期間の映像データを本応用例に倣い２ライン同時書き込み（２ライン飛び越し）走査に則した様式でメモリＭ２から読み出す。このとき、第２フレーム期間の映像データは、例えば図１２(a)に示すような中間映像902としてメモリＭ２から読み出される。動きが検出されない場合、第２フレーム期間の映像データは例えば図１２(a)に示す原映像901としてメモリＭ２から読み出される。いずれの場合も、メモリＭ２から読み出された映像データは、表示制御回路114に設けられた走査タイミング生成回路103に送られる。このような動作は、第２フレーム期間の次のフレーム期間（第３フレーム期間と呼ぶ）に受信回路113から送られた映像データをメモリＭ１に納める段階で、第２フレーム期間の映像データをメモリＭ２から読み出して第２フレーム期間と第３フレーム期間の映像データを比較し、その次に第３フレーム期間の次のフレーム期間（第４フレーム期間と呼ぶ）に受信回路113から送られた映像データをメモリＭ２に納める段階で、第３フレーム期間の映像データをメモリＭ１から読み出して第３フレーム期間と第４フレーム期間の映像データを比較するように繰り返される。
【０１８９】
このように映像データが静止画像か動画像かを判定した結果に基づき、夫々に応じた制御情報を、図１６を参照して実施例１で述べたように、走査データ生成制御回路102（例えば、上述の表示制御回路114に設けられる）で生成された映像データに添付するとよい。制御情報が添付された映像データは、走査データ生成制御回路102から走査タイミング制御回路103に送られ、走査タイミング制御回路103は受信された映像データが動画像である場合、図２１のようなゲート・パルスを生成する。これらの映像データの授受は、例えば表示装置（又はそのモジュール）に設けられた上述の表示制御回路（タイミング・コンバータ）114内で行われ、図２１のようなゲート・パルス又は分周されて斯様なゲート・パルスを生成する走査クロック信号が図１２(b)に示す映像データ（ブランキング・データも含む）903とともに表示制御回路114から出力される。本応用例では、映像データ903は２画素パラレル・インターフェース（カラー表示の場合、６本のバス・ラインからなる）で表示制御回路114からドレイン線駆動回路105に送られ、上述のゲート・パルス又は走査クロック信号はクロック信号線で表示制御回路114からゲート線駆動回路104及びドレイン線駆動回路105に送られる。映像データに添付される制御情報は、例えば実施例１で表５に例示したパラメータに表７に示すパラメータを加える。
【０１９０】
【表７】
0004218249.tif 000008
【０１９１】
動画像に対応した制御情報が添付された映像データを受けた走査タイミング生成回路103は、映像データやブランキング・データをドレイン線駆動回路105により高速で夫々のドレイン線203に印加される電圧信号に変換させ、且つゲート線駆動回路104により画素アレイの画素行をゲート線201の２ライン毎に選択するゲート・パルスを２ラインおきに順次印加させるに適したタイミングを生成する。このようにドレイン線駆動回路105で生成される電圧信号をゲート線駆動回路104で生成したゲート・パルスに応じて画素アレイの各画素に印加し、図２２の如く液晶層の光透過率（夫々の画素の輝度）を高速で立ち上がらせることにより、画素アレイをインパルス駆動させて動画を鮮明に表示する。
【０１９２】
一方、静止画像に対応した制御情報が添付された映像データを受けた走査タイミング生成回路103は、原映像の１ライン毎の画素情報を画素アレイの１ライン分の画素行毎に供給するに適した映像データを生成し、且つ画素アレイの画素行をゲート線201の１ライン毎に順次選択する図１９に示されるようなゲート・パルスを生成する。走査タイミング生成回路103は、画素アレイの１ライン分の画素行毎に供給するに適したブランキング・データも生成し、これに応じた電圧信号を上記ゲート・パルスに応じてゲート線201の１ライン毎に設けられた画素行に順次印加する。これにより、画素アレイには原映像の垂直解像度を有する画像がインパルス的に（Impulsively）表示させる。
【０１９３】
なお、表示装置又はその制御システムが原映像を動画と判定しても、表示装置のユーザが原映像の垂直解像度を維持した表示画像を所望したとき、図１の制御バス109で動画像を上述の静止画像と同じ動作で表示装置に生成させることも可能である。
【０１９４】
さらに本実施例又はその応用例による表示装置の駆動に実施例２で述べたバックライト（光源装置）の制御を組合せると、本実施例又はその応用例により表示される動画像はバックライトの点滅によるブランキング効果で一層鮮明となる。また、光源装置の発光効率も向上されるため、表示装置（液晶表示装置）の表示画質も向上される。
【０１９５】
＜実施例４＞
本実施例では、実施例１にて図１３(b),（C）及び図１４(b),（C）を参照して説明したように、表示装置の画素アレイ（表示画面）にその水平方向沿いに映像を表示する有効表示領域と映像表示に寄与しない領域（黒色で示される余剰の表示領域）とを生成して、画素アレイと表示される映像とのアスペクト比の相違を補償するに好適な表示装置とその駆動について述べる。この表示装置には、その表示画面の垂直方向沿いの走査を開始させるライン（ゲート線）の番地とこの走査を終了させるラインの番地とが選択できるゲート線駆動回路が搭載される。
【０１９６】
図２３は、このような表示装置の一例としてのノーマリ・ブラック・モードで動作する液晶表示装置のシステム構成を概念的に示す。図２に示すような画素アレイを有する液晶表示パネル106の周囲には、上述の如く垂直走査の対象となるラインが選択可能なゲート・ドライバＩＣ（走査信号駆動集積回路素子）からなるゲート線駆動回路104、ドレイン線駆動回路（映像信号駆動集積回路素子）105、バックライト（光源ユニット）107、及びバックライトの駆動回路108が配置される。
【０１９７】
ゲート線駆動回路104は、液晶表示パネル106の画素アレイに並設された複数のゲート線（図２に示すＧ１〜Ｇｎの番地で夫々識別される）の垂直走査を開始させるラインの番地とこれを終了させるラインの番地とをこれにより設定することで、画素アレイの初段のラインＧ１から最終段のラインＧｎまでを選択して夫々のラインに対応する画素行に電圧信号（映像信号やブランキング信号）を書き込む通常の垂直走査は勿論、画素アレイの中段のラインＧｙから中段のラインＧｙ’（ｙ，ｙ’は１より大きくｎより小さい任意の自然数でｙ＜ｙ’を満たす）までを選択してＧｙからＧｙ’に到る範囲の番地で特定されるラインの夫々に対応する画素行に順次電圧信号を書き込むパーシャル表示動作（Partial  Display  Operation）も行える。
【０１９８】
このような走査ライン選択機能を有するゲート線駆動回路104を備えた表示装置（本実施例では液晶表示装置）の利点は、その画素アレイにこれと異なるアスペクト比を有するフォーマットの映像（表３及び表４参照）を表示するときに明らかになる。こような機能を持たないゲート線駆動回路を備えた表示装置では、その画素アレイに如何なる画像を表示させるときも、ゲート線駆動回路はこれに接続された画素アレイ内のゲート線201の全てに走査信号（ゲート・パルス）を印加する。このため、これらのゲート線に対応する画素（画素行）の全てに電圧信号を印加せねば、各画素の輝度（液晶表示装置においては各画素に対応する液晶層の光透過率）を実質上制御できない。従って、走査ライン選択機能を持たない表示装置でその画素アレイとアスペクト比の異なる映像を表示するとき、図１３(b)のように映像表示に用いられない（有効表示領域以外の）領域をブランキング・データでパディングする必要がある。即ち、有効表示領域以外の領域の走査に対応させてドレイン線駆動回路からブランキング信号（言わば、ダミーの映像信号）を出力させねばならない。そのため、表示装置の表示制御回路114からドレイン線駆動回路105に転送される映像データも有効表示領域以外の領域に対応したブランキング・データ（ダミーの映像）を含まざるを得ず、その分、フレーム期間毎のドレイン線駆動回路へのデータ転送量も増える。
【０１９９】
これに対して、本実施例で述べた走査ライン選択機能を有するゲート線駆動回路を表示装置に備えれば、有効表示領域以外の領域に配置された画素のブランキング表示は有効表示領域に配置された画素へのデータ書き込み（画素電極への映像信号又はブランク信号の印加）とは別に行える。このため、フレーム期間毎に有効表示領域以外の領域の走査に割り当てていた時間が有効表示領域の走査に転用できる。従って、実施例１で述べたようにその画素アレイ内（その有効表示領域内）のゲート線を複数ライン毎に選択し、これらに対応する画素にデータを同時に書き込む走査を当該複数ライン毎に飛び越して行う表示動作や、実施例３で述べたように上記画素アレイ内（その有効表示領域内）の各ラインの選択時間（ゲート・パルス幅）を短縮し、その選択期間内に各ラインに対応する画素電極に信号電圧をフレーム期間毎に複数回印加する高速データ転送動作を、ドレイン線駆動回路のデータ転送帯域に対して余裕をもって行える。さらに、上述のダミー映像を表示制御回路からドレイン線駆動回路に転送させる必要もなくなる。即ち、ダミー映像のデータを表示制御回以外（例えば、ドレイン線駆動回路内）で生成してもよく、またはノーマリ・ブラック・モードの液晶表示装置やエレクトロルミネセンス型の表示装置では有効表示領域以外の領域の走査を休止させて、この領域内の画素の輝度を黒表示状態（液晶表示装置の場合、この領域の液晶層の光透過率を最小値）に維持してもよい。
【０２００】
次に本実施例により画素アレイ内の画像表示に用いられるライン群を選択し、このライン群と別のライン群（画像表示に用いられない）との走査を別に行う表示装置の駆動の一例を、図２４に示す画素アレイのゲート選択パルスのタイミング・チャートを参照して説明する。
【０２０１】
図２４のタイミング・チャートにおいて、表示装置に入力される映像のフレーム周期2401は帰線期間2402と表示期間2403とに順次分割され、さらに表示期間2403は映像書き込み期間2404とこの書き込まれた映像を画素アレイでインパルス的に表示させるブランキング・データ書き込み期間2405とに順次割り当てられる。映像のフレーム周期毎に画素アレイに発生されるゲート選択パルスのタイミング・チャートについては、図６，図９，図１５，図１７，図１９，及び図２１を参照して説明したが、図２４に示すような帰線期間は上述した実施例１乃至３のタイミング・チャートのフレーム周期毎にも含まれる。但し、上述の実施例では、夫々の概念の理解と帰線期間を画素アレイへの映像データやブランキング・データの書き込みに転用する可能性とを含めて帰線期間の表示を省略している。本実施例においては、この帰線期間を画素アレイの画像表示に用いられない（図１３(b)等に示される有効表示領域以外の）ラインの走査に割り当てる。
【０２０２】
図２４のタイミング・チャートは、ｎ本のゲート線とそれに応じた画素行（但し、一部の液晶表示装置に見られる表示領域周辺のダミー画素は除く）を備えた画素アレイに基づき、このゲート線のｎラインのGiからGi+kに到る範囲の番地で特定されるゲート線のｋラインを画像表示に用いる。換言すれば、ゲート線Giに対応する画素行からゲート線Gi+kに対応する画素行に亘る画素群により有効表示領域が形成される。これに対して、ｎ本のゲート線うち、G1からGi-1に到る範囲の番地で特定されるゲート線とGi+k+1からGnに到る範囲の番地で特定されるゲート線との合計（ｎ−ｋ）ラインに対応する画素群を画像表示に寄与しない無効領域として、ブランキング信号でパディングする。ここで、ｉ及びｋは、５≦ｉ，ｋなる関係とｉ＋ｋ≦ｎ−４なる関係とを満たす任意の自然数とする。
【０２０３】
上述の（ｎ−ｋ）ラインに対応する無効領域内の全ての画素は、例えば一様に黒色に、又は有効表示領域に表示される画像を観るに際し目障りにならない色に表示させてもよい。このため、本実施例では、帰線期間2402に番地にしてG1からGi-1に到るラインとGi+k+1からGnに到るラインとを同時に選択し、これらの（ｎ−ｋ）ラインに対応する全ての画素に、画素を黒色に表示させるブランキング信号を書き込む。このように無効領域内の画素へブランキング信号を書き込んだ後、表示期間2403で有効表示領域内にある夫々の画素に映像信号とブランキング信号とを順次書き込む。
【０２０４】
本実施例による画像表示動作とその利点を、XGA級の画素アレイに1080iの映像を表示する例にて、さらに具体的に述べる。この例では、表３及び表４に示される如く、画素アレイに配置されたゲート線の768本の192本は無効表示ラインとなり、576本は有効表示ラインとなる。この画素アレイの全域に１フレーム期間分の映像を１ライン毎に走査して表示するとき、これに要するゲート選択パルス数は768となる。換言すれば、ゲート線駆動回路に送られる走査クロック信号にはフレーム期間毎に少なくとも768パルスが生じる。
【０２０５】
本実施例では、このような画素アレイの全域を１ライン毎に１回走査する１フレーム期間に1080ｉでフォーマットされたインターレース方式の映像の１フィールド分（ゲート線にして1080ライン分のデータのうち、奇数ライン540本分又は偶数ライン540本分のデータを含む）を表示する。本実施例では、無効領域の192ラインを有効表示領域の576ラインとは別に帰線期間2402に走査するため、表示期間2403に768回発生するゲート選択パルスを有効表示領域の576ラインへのデータ書き込みに利用できる。上述のように、表示期間2403は映像書き込み期間2404とブランキング・データ書き込み期間2405とに分かれるため、前者における576ラインへの映像信号書き込みと後者における576ラインへのブランキング信号書き込みとの夫々を384回のゲート選択パルスで行える。従って、XGA級の画素アレイにおける1080ｉでフォーマットされた映像を表示する有効表示領域の576ラインのうち、384ラインを192回のゲート選択パルスによる２ライン同時選択方式で、残り192ラインを192回のゲート選択パルスによる１ライン毎選択方式で夫々走査することで、576ラインに相当する画素の全てに映像信号を書き込み（映像書き込み期間2404）、またブランキング信号を書き込む（ブランキング・データ書き込み期間2405）。このような走査方法の具体的な一例として、ゲート選択パルス毎に２ライン同時選択方式の走査と１ライン毎選択方式の走査とを交互に行う。これにより、フィールド期間毎に表示装置へ入力される映像の540ライン分のデータは、映像書き込み期間2404に384回のゲート選択パルスで画素アレイの有効表示領域に書き込まれる。即ち、フィールド期間毎に表示装置に送られる映像の540ライン分（垂直解像度にして540）のうち、384ライン分を映像書き込み期間2404に画面に再現し、これに続くブランキング・データ書き込み期間2405に映像が再現されている画面をブランキング表示に変えて、画面に再現された映像をインパルス的に見せる。
【０２０６】
上述の走査方法に代えて、ＸＧＡ級の画素アレイの有効表示領域に配置された576本のゲート線の１ライン毎に１フィールド期間分の1080ｉの映像データとブランキング・データとを順次書き込み、画像をインパルス的に表示することもできる。この場合、１フィールド期間に576×2＝1052ラインが走査されるため、この走査回数に応じた電圧信号をドレイン線駆動回路に出力させる必要がある。即ち、ドレイン線駆動回路にこのような電圧信号を出力させる映像データ（ブランキング・データも含む）を表示制御回路（タイミング・コンバータ）から転送せねばならない。例えば、周波数60Ｈｚで表示装置に入力される１フィールド期間分の映像に対して、画素アレイに表示される映像データとブランキング・データとは60×1024×1052＝約65ＭＨｚの周波数でドレイン線駆動回路に転送される。従って、ＸＧＡ級の画素アレイに一般に搭載される50ＭＨｚのデータ転送帯域を有するドレイン線駆動回路を、ＳＸＧＡ級の画素アレイに対応する80ＭＨｚ以上のデータ転送帯域を有するドレイン線駆動回路に置き換える。
【０２０７】
このようにドレイン線駆動回路のデータ転送帯域を、これが搭載されるＸＧＡ級の画素アレイの解像度（画素数）に対応したデータ転送帯域より十分に高く設定すると、この画素アレイの有効表示領域に配置された576本のゲート線を、1080ｉの映像のフィールド期間毎に実施例３に倣い複数ライン同時書き込みと複数ライン飛び越しとにより例えば４回走査できる。このため、複数ライン同時書き込みと複数ライン飛び越しとによる有効表示領域の４回の走査のうち、前半の２回の走査で1080ｉの映像の１フィールド期間に対応した映像データを、後半の２回の走査でブランキング・データを夫々画素アレイに表示することにより、画面に表示される移動物体の輪郭のぼやけは抑制される。また、映像データの１フィールド期間毎に、表示装置がノーマリ・ブラック・モードで駆動する画素アレイを有するときは映像データを有効表示領域に書き込む最初の走査にて、ノーマリ・ホワイト・モードで駆動する画素アレイを有するときはブランキング・データを有効表示領域に書き込む最初の走査にて、ドレイン線駆動回路から画素アレイに供給される電圧信号をフィルタ処理することで、動きの多い（フレーム期間毎に輝度が変わる画素数の多い）映像を鮮明に表示できる。
【０２０８】
また、本実施例による液晶表示装置においては、実施例２に倣い、無効表示領域となる画素アレイに対応するランプをフレーム期間に亘って消灯し、又はフレーム期間毎に光源装置（バックライト）を構成するランプの点灯を制御をすることで、動画像の画質をさらに向上し、また光源装置の発光効率の向上と消費電力の抑制を図ることもできる。
【０２０９】
本実施例による表示装置において、これに入力される映像のフレーム期間毎（フィールド期間毎）にゲート線駆動回路で設定される画素アレイの走査範囲の切り替えは、図１を参照して次のように述べられる。本実施例においては、実施例１で述べたように、表示装置の外部から表示モードの切り替え指示が制御バス109から走査データ生成回路102に入力される。走査データ生成回路102は、これに入力された映像を、これに適した表示方法（動画像か静止画像か）に応じて映像データに変換する。次に、図１６を参照して実施例１に述べたように、この映像データには走査データ生成回路102により表５や表６に例示した夫々のパラメータや表８に例示するパラメータからなる情報（制御情報）が添付され、走査タイミング制御回路103に転送される。
【０２１０】
【表８】
0004218249.tif 000009
【０２１１】
走査タイミング生成回路103は、このような制御情報が添付された映像データを受け取ると、その制御情報に基づいてゲート駆動回路104及びドレイン駆動回路105、さらに一部の液晶表示装置においてはバックライト駆動回路108をも含めた夫々の駆動回路を制御するタイミングを生成する。このように構成された表示装置は、そのユーザから所望する映像コンテンツ（Visual  Contents）に応じた表示モードの切り替え指示を制御バス109から走査データ生成回路102に受け、この指示に応じた画像表示をインパルス的な駆動（本発明による擬似的なインパルス方式）及びホールド駆動のいずれかに適宜切り替えて行うことで、映像に応じてその表示画質を向上する。
【０２１２】
＜実施例５＞
画素アレイの１ライン毎の走査で、フレーム期間毎（インターレース方式ではフィールド期間毎）に画素アレイへの映像書き込みとブランキング・データ書き込みを行い、インパルス型の発光特性を得るには、従来の静止画像のホールド表示に用いられるドレイン線駆動回路に要した走査帯域の少なくとも２倍の走査帯域を有するドレイン線駆動回路が必要になる。例えば、ＸＧＡ級の画素アレイを有する表示装置において、１フレームのインパルス映像を生成するには、このフレーム期間の１／２の期間に768ラインを走査するため、１フレーム期間ではＵＸＧＡ級の画素アレイ（垂直解像度1200）を凌ぐ1536ラインを走査することになる。従って、このような走査に応じて画素アレイに映像信号とブランキング信号とを順次書き込んでインパルス映像を生成するには、これに応じたデータを受けて処理しえるデータ転送帯域（ＵＸＧＡ級用のドレイン線駆動回路のデータ転送帯域以上に相当）がドレイン線駆動回路に求められる。
【０２１３】
実施例３で述べたように、現在入手可能なドレイン・ドライバIC（ドレイン線駆動回路）は、そのデータ転送帯域がフレーム期間毎の映像を画素アレイの１ライン毎の走査で表示するに要する帯域よりかろうじて大きいだけでも、表示制御回路からドレイン線駆動回路へデータは転送されるが、ドレイン線駆動回路の動作マージンは極めて小さい。本実施例では、表示制御回路からドレイン線駆動回路への映像データ（ブランキング・データも含む）の転送速度を、ドレイン線駆動回路のデータバス幅を変えずに（例えば、１画素シングル・インターフェース方式を２画素パラレル・インターフェース方式に代えることなく）、またその転送クロック周波数を上げずに２倍に上げて、画素アレイの１ライン毎の走査でフレーム期間毎に映像信号とブランキング信号とを順次画素アレイに書き込み、この画素アレイに映像をインパルス表示する。ドレイン線駆動回路のデータバス幅や転送クロック周波数を変えずに映像データ転送を加速するため、本実施例による表示装置では、新規なドレイン線駆動回路又は新規なデータ転送方法が採用される。
【０２１４】
本実施例による表示装置に組み込まれるドレイン線駆動回路（ドレイン・ドライバIC）のロジック部分の構成を図２５、図２６、及び図２７に夫々示す。
【０２１５】
図２５は、フレーム期間毎の映像データをその水平画素データの転送量を半減させた状態で受取り、画素アレイにインパルス駆動による映像表示を行わせるドレイン・ドライバＩＣ（ＩＣ：集積回路素子）を示す。映像データをこのようにしてドレイン・ドライバＩＣへ転送することにより、既存のドライバ・インターフェースの転送バス幅（本実施例では、三原色の各々に２画素分の転送バスが設けられる）をそのまま維持しながら、その転送速度を２倍に上げる。映像データは、ドレイン・ドライバＩＣに入力される段階にて、画素アレイの水平方向に並ぶ画素（画素行毎）に供給されるべきデータの半分が削除されているため、この削除された分のデータを補完するデータをこのドレイン・ドライバＩＣの内部で作り出す。
【０２１６】
図２５において、上記２画素分の幅を有する転送バスは、映像データの水平方向に配列される画素毎のデータを、夫々の画素の位置（図２及び図５(a)に示した各画素に対応するドレイン線Ｄ１〜Ｄｍの番地で識別される）に応じて奇数番目と偶数番目とに交互に分け、夫々を奇数画素データバス2501と偶数画素データバス2502とで別々にドレイン・ドライバＩＣに転送する。奇数画素データと偶数画素データとに分かれてドレイン・ドライバＩＣに入力された映像データは、画素アレイのドレイン線毎（換言すれば、画素アレイの１水平走査期間に選択される画素毎）に設けられたデータラッチ回路2503（ドレイン・ドライバＩＣに接続された上記データバスと同じ幅を有する）に入力される。データラッチ回路2503の後段にはマスクロジック2504が配置され、データラッチ回路2503に入力された映像データをマスク信号線2505の信号に応じてマスクする。カラー画像を表示する表示装置において、データラッチ回路2503は画素アレイの水平方向に並ぶＲ，Ｇ，Ｂの３原色分の画素毎に必要となるため、その数は画素アレイの水平解像度の３倍となる。例えば、ＸＧＡ級の画素アレイでは1024×3＝3072個のデータラッチ回路2503が必要なため、その周辺には384個のデータラッチ回路2503を内蔵したドレイン・ドライバＩＣが８個配置される。
【０２１７】
図２５には示されないが、ドレイン・ドライバＩＣは、データラッチ回路2503の各々に格納された映像データに応じて階調電圧を出力し、データラッチ回路2503の各々に対応するドレイン線を夫々駆動する。データラッチ回路2503に格納された映像データに応じて階調電圧を出力させる指令は、データラッチ回路2503からマスクロジック2504に送られる。従って、この指令をマスクロジック2504により「画素をブランキング表示させる階調電圧（例えば、画素を黒色表示させる階調電圧）」を出力させる指令に置換えることができる。この動作が、映像データのマスキング（Masking）である。
【０２１８】
階調電圧とは、これが供給される画素（階調電圧が印加される電極を含む）の明るさを決める信号電圧で、画素アレイに設けられたドレイン線を通して、このドレイン線沿い（画素アレイの垂直方向沿い）に並ぶ複数の画素（画素列）に順次印加される。画素列をなす夫々の画素に階調電圧を印加するタイミングは先述のゲート選択パルスで制御され、先述の複数ライン同時選択による走査では、或るドレイン線からこれに対応する画素列にて連続的に並ぶ複数個の画素に階調電圧が或る一つのゲート選択パルスに応じて印加する（即ち、当該複数個の画素は概ね同じ階調で表示される）。一方、画素列を構成する夫々の画素の階調は互いに異なることが多い。このため、画素アレイの水平走査期間毎にドレイン線に出力された階調電圧は、先述のドレイン波形として例示した如き変化を示す電圧信号としても見なせる。
【０２１９】
ドレイン・ドライバＩＣには、これに入力された奇数画素データと偶数画素データとの夫々に対して複数の同期遅延素子2506を直列に接続したデータラッチ回路と、夫々のデータラッチ回路からの出力を受ける演算回路2507、及び演算回路2507から出力される演算後の信号をデータラッチ回路2503に送るデータバス2508も設けられる。これらの回路は、ドレイン・ドライバＩＣに転送される段階で削除された映像（映像データ）の半分を補完するが、その詳細は後述する。
【０２２０】
図２８は、フレーム期間毎に図２５に示すドレイン・ドライバＩＣへ送られる映像データをその水平方向に圧縮する工程を概念的に示す図である。表示装置の例えば表示制御回路（タイミング・コンバータ等）に原映像2801が入力されると、表示制御回路に備えられた走査データ生成回路102はその映像情報を左半分に圧縮して、映像データ2802を生成する。映像データ2802の左半分は、例えば、原映像2801の水平走査方向に並ぶ（換言すれば、画素行に入力される）複数のデータを一つおきに取り出し、取り出されたデータを原映像2801の水平走査期間毎（画素行毎）に映像データ2802の左端から順次格納することで形成される。映像データ2802は表示制御回路に備えられた走査タイミング制御回路103に送られ、その左半分を映像データとして、その右半分をブランキング・データとして、走査タイミング制御回路103から偶数及び奇数画素データバスを通してドレイン・ドライバＩＣへ転送される。
【０２２１】
ドレイン・ドライバＩＣに設けられた複数のラッチ回路（データラッチ回路）2503は、奇数画素データバス2501に接続される第１群と、偶数画素データバス2502に接続される第２群と、演算回路2507の出力バス2508に接続される第３群に分類される。第１群に属する夫々のラッチ回路と第２群に属する夫々のラッチ回路とは、第３群に属するラッチ回路の一つを挟んで一つおきに交互に並べられる。これらのラッチ回路群に属する夫々のラッチ回路は、ラッチ回路毎に与えられた番地（Address）に応じてアドレス回路（図示せず）により選択される。
奇数画素データバス2501で転送された映像データは、第１群に属する複数のラッチ回路を上記アドレス回路で順次選択し、その各々に格納される。偶数画素データバス250２で転送された映像データは、第１群に属する複数のラッチ回路を上記アドレス回路で順次選択し、その各々に格納される。
【０２２２】
この段階で、上述の如く、データラッチ回路2503から階調電圧の出力指令を出すことにより、画素アレイの水平方向に並設された複数のドレイン線の半数に印加される階調電圧が決まる。図２５を参照すれば、例えば画素アレイの左端から水平方向に並ぶ画素列の奇数番目に対応したドレイン線の階調電圧が決まることが理解されよう。このような理解によれば、ドレイン・ドライバＩＣに転送される映像データを水平方向に圧縮したことで画素アレイの左端から水平方向に並ぶ画素列の偶数番目に対応したドレイン線の階調電圧に係る情報が削除されたことになり、この偶数番目の画素列に対応したドレイン線の階調電圧を補完する処理が必要となる。
【０２２３】
この処理は、奇数画素データバス2501及び偶数画素データバス2502の各々に上述のラッチ回路2503の一群と並列に接続された別の回路と、この回路の出力を受ける上記第３群に属する複数のラッチ回路とで行われる。図２５に示された本実施例によるドレイン・ドライバＩＣは、これに奇数画素データバス2501から転送された映像データを奇数画素データバス2501に接続された遅延素子2506の一群（直列に接続された複数の遅延素子2506）に、これに偶数画素データバス2502から転送された映像データを偶数画素データバス2502に接続された遅延素子2506の一群（直列に接続された複数の遅延素子2506）に、夫々入力する。奇数画素データバス2501で転送された奇数番目の画素データ（例えば、映像データ2802の左端から水平方向に並ぶデータの奇数番目の一群）は直列に並ぶ遅延素子2506の各々により遅延され、その各々に保持される。このようにして遅延素子2506の内部に保持された数画素分の奇数番画素データは演算回路2507に転送される。偶数画素データバス2502で転送された偶数番目の画素データ（例えば、映像データ2802の左端から水平方向に並ぶデータの偶数番目の一群）も直列に並ぶ遅延素子2506の各々で遅延され、その内部に保持された数画素分の偶数番画素データが演算回路2507に転送される。
【０２２４】
奇数番目の画素データが入力される複数の遅延素子2506及び偶数番目の画素データが入力される複数の遅延素子2506の各々の出力は、演算回路2507に接続されている。演算回路2507には、例えば、遅延素子2506の出力毎に増幅器が設けられ、この増幅器で増幅された遅延素子2506の出力（即ち、画素データ）を逐次加算する加算器が設けられる。このように、演算回路2507は奇数画素データバス2501に接続された遅延素子2506の一群及び偶数画素データバス2502に接続された遅延素子2506の一群の夫々とともにFIRフィルタ（Finite  Impulse  Response  Filter，Non  Recursive  Filterとも呼ばれるディジタル・フィルタ）を構成し、遅延素子2506に入力された画素データの夫々に重みをつけて加算した結果を出力バス2508に転送させて上記第３群に属するラッチ回路2503に格納する。従って、上記第１群又は上記第２群に属するラッチ回路2503のいずれによっても階調電圧が印加されない半数のドレイン線には、演算回路2507の出力に応じた階調電圧が印加される。換言すれば、演算回路2507の出力により映像データの水平方向に削除された半分が補完される。このようなフィルタリング処理により生成されたデータに基づく階調電圧で映像データに基づく階調電圧が印加されない画素列を駆動させることにより、表示画面の一部の画素列のみに映像データに基づく階調電圧を印加するだけでも、充分な画質の動画像が表示される。なお、遅延素子2506に記された「−ｚ」とは、遅延素子2506がこれに入力されるディジタル・データ（fｎなる数列として表わされる）にz変換（z-transform）を施し、一般項がfｎz−ｎ（zは複素変数）であるz−ｎのべき級数（Power  Series）の和を出すことを示す。
【０２２５】
以上のように、本実施例は映像データの水平走査線沿い（水平方向）に２倍のスケーリングを施し、そのドレイン・ドライバＩＣへの転送量を減らしたが、映像データにＮ倍（Ｎは２より大きい任意の自然数）のスケーリングを施せば、そのドレイン・ドライバＩＣへの転送量も１／Ｎとなり、フレーム期間毎に垂直走査をＮ回行える。映像データにＮ倍のスケーリングを施す場合、ドレイン・ドライバＩＣへ映像データを転送するバスをＮ画素分の幅にする。例えば、奇数画素データバス2501と偶数画素データバス2502とで２画素分の幅を持つバス配線を設ける本実施例に対し、新たな画素データバスを設ける。一方、表示装置に静止画像を表示させる場合、その水平方向に並ぶデータを水平走査期間毎にドレイン・ドライバＩＣへフルに転送して画素アレイのゲート線毎に画素行に夫々書込むことにより、フレーム期間に亘り各画素の階調をホールドさせてもよいため、本実施例のように画像データを水平方向にスケーリングする必要もなくなる。従って、表示装置におけるドレイン・ドライバＩＣへの映像データ転送バスをＮ画素分の幅で設け、静止画像表示及び動画像表示並びに動画像のスケーリング倍率に応じ、その配線幅を切替えさせても良い。
【０２２６】
一方、図２８(ｂ)で映像データ2802の右半分に生成されたブランキング・データは、ドレイン・ドライバＩＣに設けたマスクロジック2504により、ドレイン・ドライバＩＣに転送しなくてもよい。マスクロジック2504は、データラッチ回路2503毎にその出力側に設けられ、マスク信号線2505からの指令に応じて夫々のデータラッチ回路2503に格納されたデータをブランキング・データ（例えば、黒色表示データ）でマスクする。マスク信号線2505は、例えば、１フレーム期間の前半でデータラッチ回路2503からの指令に応じて画素アレイに映像が書き込まれた後、その後半にてイネーブル信号をマスクロジック2504に送り、これにデータラッチ回路2503からの指令をマスクさせる。マスクロジック2504は、上記第１群、第２群、又は第３群に属するいずれのデータラッチ回路2503にも設けられているため、１フレーム期間の後半にて映像データやこれに類似するデータがデータラッチ回路2503に残留しても、夫々のデータラッチ回路に対応するドレイン線にブランキング・データに応じた階調電圧を出力できる。従って、走査タイミング生成回路（表示制御回路）からドレイン・ドライバＩＣにブランキング・データ（例えば、黒表示データ）を転送しなくとも、ブランキング期間にて画素アレイへ常に黒データを書き込められる。
【０２２７】
上述の如く、本実施例では、フレーム期間毎に、その前半にデータ量を減らされた映像データで映像表示を、続いてドレイン・ドライバＩＣで生成したブランキング・データ（マスキング・データ）でブランキング表示を夫々行い、図２８(b)に示す映像2803を原映像2801の２倍の周波数で画素アレイに生成して映像をインパルス表示する。また、本実施例では、ドレイン・ドライバＩＣ内部で一部を削除された映像データをスケーリングし、削除された映像データを残りの映像データから生成したデータで補完することで、画素アレイの半分の映像データ（水平画素データ）で水平ライン沿いの画質を損なうことなく且つ１フレーム期間の半分でぼやけのない動画像を表示できる。
【０２２８】
図２６は、図２５に示すドレイン・ドライバＩＣの上記第１群及び上記第２群に属するデータラッチ回路2503の前段にフレームバッファ2601を設けた本実施例の応用例である。マスク信号線2505によりマスクロジック2504にイネーブル信号が入力されるマスク期間にて、奇数画素データバス2501又は偶数画素データバス2502から送られる映像データはフレームバッファ2601に転送されるため、ドレイン・ドライバＩＣの外部で映像データをスケーリングし、これをデータラッチ回路2503に転送するときでも、映像をインパルス表示することができる。表示装置における映像データのスケーリングをドレイン・ドライバＩＣの内部と外部との双方で夫々行うと、ドレイン・ドライバＩＣ内部での映像データの部分スケーリングや、動画像のパーシャル表示等、表示装置の機能も多様化される。
【０２２９】
図２７は、従来のドレイン・ドライバＩＣの１画素分のバス幅を２分割して使用可能なモードを付加した応用例を示す。１画素単位（三原色に対応する３つの画素を備える）にＲ，Ｇ，Ｂの三原色（表示色）のデータを転送するバスとして三原色の各々に８ビットの幅が与えられたドレイン・ドライバＩＣの場合、この応用例ではこのバス幅を４ビット毎に２分割し、各々を２画素単位毎に割り当てる。これにより、１画素単位へのデータ転送に用いられた８ビットの幅のバスで２画素単位の夫々に４ビット毎にデータを転送するため、画素データの転送速度は２倍に加速される。１画素単位に供給されるＲ，Ｇ，Ｂの三原色（表示色）のデータを夫々４ビットで伝送すれば、表示色毎に２の４乗で１６色、三原色合わせて２の12乗で4096色が再現できる。データ転送量はＲ，Ｇ，Ｂの三原色へ均等に割り振る必要は必ずしもなく、また論理パレットを用いてデータを変換してもよい。本応用例では、データ転送量をＲ，Ｇ，Ｂの三原色に均等に割り当てる。
【０２３０】
本応用例によるドレイン・ドライバＩＣは、バス分割マルチプレクサ2701を備えたことに特徴付けられる。バス分割マルチプレクサ2701は、８ビットのバス幅で１画素単位にデータ転送する動作モード（以下、８ビット・バスモード）では、奇数画素データバス2501からこれに入力されるデータを奇数画素ラッチ回路2503に、偶数画素データバス2502からこれに入力されるデータを偶数画素ラッチ回路2503にそれぞれ転送する。図２７では、説明のために水平方向に並ぶバス分割マルチプレクサ2701に左端より順次α，β，γ，δなる番地を与える。また、バス分割マルチプレクサαに接続された２つのラッチ回路2503にａ，ｂなる番地を、バス分割マルチプレクサβに接続された２つのラッチ回路2503にｃ，ｄなる番地を、バス分割マルチプレクサγに接続された２つのラッチ回路2503にｅ，ｆなる番地を、バス分割マルチプレクサδに接続された２つのラッチ回路2503にｇ，ｈなる番地を夫々与える。バス分割マルチプレクサ2701には、夫々のバスを切り替えるバス・スイッチ（図示せず）が設けられ、上述の８ビットバスモードにおいて、このバス・スイッチは、バス分割マルチプレクサα，β，γ，δ，…を順次選択し、例えば図５（ａ）に示す画素アレイの場合、ＰＩＸ（１，ｙ），ＰＩＸ（２，ｙ）なる番地の一対の画素に送るべきデータをバス分割マルチプレクサαを通してラッチ回路ａ，ｂに夫々転送し、その次にＰＩＸ（３，ｙ），ＰＩＸ（４，ｙ）なる番地の一対の画素に送るべきデータをバス分割マルチプレクサβを通してラッチ回路ｃ，ｄに夫々転送し、更に続いてＰＩＸ（５，ｙ），ＰＩＸ（６，ｙ）なる番地の一対の画素に送るべきデータをバス分割マルチプレクサβを通してラッチ回路ｅ，ｆに夫々転送していく（ｙは、これらの画素にゲート線の番地Ｇｙ）。
【０２３１】
これに対して、８ビットのバス幅を２画素単位の夫々に４ビットづつ割り当てる動作モード（以下、ハーフ・バスモード）では、奇数画素データバス2501及び偶数画素データバス2502を２分割し且つ奇数画素データバス2501及び偶数画素データバス2502のいずれか一方からこれに入力されるデータを、この後段に並列に接続された一対のラッチ回路2503（通常は、その一方が奇数画素ラッチ回路、他方が偶数画素ラッチ回路として利用）に転送する。上述の８ビット・バスモードでは、バス・スイッチによりバス分割マルチプレクサ2701を一つづつ順次選択して２個のラッチ回路に画素データを転送したが、ハーフ・バスモードでは、バス・スイッチによりバス分割マルチプレクサ2701を一対毎に順次選択して４個のラッチ回路に画素データを転送する。上述の８ビットバスモードにて例示した各画素に送るべきデータ（画素データ）は、ハーフ・バスモードにおいて次のようにラッチ回路2503に転送される。まず、バス・スイッチは一対のバス分割マルチプレクサα，βを選択し、ＰＩＸ（１，ｙ），ＰＩＸ（３，ｙ）なる番地に対応する一対の奇数画素データをバス分割マルチプレクサαを通してラッチ回路ａ，ｂに夫々転送し、同時にＰＩＸ（２，ｙ），ＰＩＸ（４，ｙ）なる番地に対応する一対の偶数画素データをバス分割マルチプレクサβを通してラッチ回路ｃ，ｄに夫々転送する。次に、バス・スイッチはバス分割マルチプレクサの次の一対γ，δを選択し、ＰＩＸ（５，ｙ），ＰＩＸ（７，ｙ）なる番地に対応する一対の奇数画素データをバス分割マルチプレクサγを通してラッチ回路ｅ，ｆに夫々転送し、同時にＰＩＸ（６，ｙ），ＰＩＸ（８，ｙ）なる番地に対応する一対の偶数画素データをバス分割マルチプレクサδを通してラッチ回路ｇ，ｈに夫々転送する。
【０２３２】
このように、１画素分のバス幅を複数の画素（Ｎ個、上述の例ではＮ＝２）に割り当てる本応用例では、奇数画素データバス2501又は偶数画素データバス2502に接続されるラッチ回路のＮ個毎に一つのマルチプレクサを宛がい、このマルチプレクサにより、ラッチ回路への画素データの転送量を１／Ｎにして転送速度をＮ倍に加速する。上述のように、一つのマルチプレクサ2701に接続されるＮ個のラッチ回路2503には、Ｎ画素分の奇数画素データ又は偶数画素データのいずれか一方がマルチプレクサ2701を通して接続される。即ち、上述のように８ビット・バスモードではＰＩＸ（２，ｙ）の番地に対応する偶数画素データを格納するラッチ回路ｂがハーフ・バスモードにてＰＩＸ（３，ｙ）の番地に対応する奇数画素データを格納し、８ビット・バスモードではＰＩＸ（３，ｙ）の番地に対応する奇数画素データを格納するラッチ回路ｃがハーフ・バスモードにてＰＩＸ（２，ｙ）の番地に対応する偶数画素データを格納するため、一部のラッチ回路に対応するドレイン線に別のドレイン線に対応する階調電圧が出力される。このため、本応用例ではバス・スイッチの駆動に応じてラッチ回路の番地を読み替えるアドレス選択回路（図示せず）を設ける。上述の例に倣えば、バス・スイッチがマルチプレクサをハーフ・バスモードで制御する場合、アドレス選択回路はバス・スイッチの出力する指令に同期して、ラッチ回路ｂをラッチ回路ｃと認識する指令を出してラッチ回路ｂに格納されたデータに対応する階調電圧をラッチ回路ｃに対応するドレイン線に出力させ、ラッチ回路ｃをラッチ回路ｂと認識する指令を出してラッチ回路ｃに格納されたデータに対応する階調電圧をラッチ回路ｂに対応するドレイン線に出力させる。
【０２３３】
本応用例では、偶数画素データバスを２画素分のデータ転送に２分割し、夫々を互いに隣接し合う一対のラッチ回路に接続し、且つ奇数画素データバスを２画素分のデータ転送に２分割し、この一対のラッチ回路に隣接する次の互いに隣接し合う一対のラッチ回路に接続することで、一対のラッチ回路及び上記次の一対のラッチ回路に奇数画素データ及び偶数画素データを各々１画素分毎に順次格納する時間にこれら４つのラッチ回路に２画素分の奇数画素データと２画素分の偶数画素データとを同時に格納する。これにより、通常の言わば静止画像のホールド表示における転送レートの２倍の速さで画素データがドレイン・ドライバＩＣに転送されるため、原映像のフレーム期間の１／２の期間内に画素アレイに映像を書き込むことができる。従って、このフレーム期間の残る１／２の期間内をブランキング期間に宛て、先の１／２の期間で転送された映像データをマスクロジック2504でマスクすることにより画素アレイにブランキング・データ（例えば、黒表示データ）を書き込むことで、従来のドライバ・データ転送レートで映像をインパルス的に表示できる。
【０２３４】
図２９は、ワイドな画素アレイ（その水平方向のアスペクト比が大きい、例えば、１６：９の画素アレイ）にアスペクト比の異なる映像（その水平方向のアスペクト比が画素アレイのそれより小さい）を図１４(b)に示す如く表示するに適した表示装置の一例として、画素アレイの左右にブランキング領域を設定する機能を備えた表示装置の概要を示す。ワイドな表示アレイ106にはゲート線駆動回路104及びドレイン線駆動回路105が備えられ、その裏面にはバックライト駆動回路108で制御されるバックライト107が対向して配置される。表示アレイ106の左右に設定された無効表示領域内の夫々の画素は、同じブランキング信号（例えば、黒色表示データ）の印加により一様に表示させられる。このように無効表示領域を駆動するとき、ドレイン線駆動回路105に例えば図２５乃至図２７のいずれかを参照して上述した本実施例又はその応用例によるドレイン・ドライバＩＣを用れば、マスクロジック2504からの指令に基づき生成されるブランキング信号（例えば、画素を黒く表示させる階調電圧）で無効表示領域内の夫々の画素を一様にマスクできる。従って、画素アレイの左右にブランキング領域（無効表示領域）を生成させるブランキング・データをドレイン線駆動回路105に転送する必要もなくなり、その転送に割り当てられていた帯域を画素アレイのインパルス駆動に割り当てることができる。このような表示装置では、マスクロジック2504による画素のマスキングのタイミングが有効表示領域と無効表示領域とで相違するため、これを制御するマスク信号線2505を画素アレイの表示領域別に図２５乃至図２７のいずれかに示すドレイン・ドライバＩＣのマスクロジック2504に接続するとよい。換言すれば、図２５乃至図２７のいずれかのドレイン・ドライバＩＣに設けられた１本のマスク信号線2505を複数本に増やす。
【０２３５】
上述の如き機能を有するＷＸＧＡ級の画素アレイ106を備えた表示装置で、この画素アレイより水平方向のアスペクト比の小さいＸＧＡの映像を図１４(b)のように表示する一例では、画素アレイ106の映像表示動作の１水平走査期間（画素行毎に1280個の画素へ電圧信号を供給する期間）につき、表示装置のドレイン・ドライバＩＣ105に転送すべきデータは1024個の画素分（ＸＧＡ級の水平解像度）に留まるため、その差である256画素分のデータ転送が不要となる。従って、図２５乃至図２７のいずれかに示したドレイン・ドライバＩＣに無効表示領域用のマスク信号線2505を追加することにより、１水平走査期間のデータ転送に対するドット・クロックのパルス数に余剰が生じる。この余剰パルスによりブランキング・データを転送する帯域を確保すれば、図２９に示す有効表示領域で映像をインパルス的に効率よく表示できる。画素アレイ106における表示領域の設定及び表示領域に応じた駆動方式の選択に係る指令は、実施例１で述べたように走査データ生成回路102で映像データのヘッダ領域（図１６参照）に制御情報として入力させるとよい。
【０２３６】
本実施例において、図２５乃至図２７のいずれかに示すドレイン・ドライバＩＣ用の制御情報の一例として、表９に示すパラメータを映像データに付加する。
【０２３７】
【表９】
0004218249.tif 000010
【０２３８】
ドライバー転送バスモードにおける「フル」とは、そのバス幅を１画素分のデータ転送に用いる上述の８ビット・バスモードに例示される如きデータの転送様式を指す。
【０２３９】
図２９に示した表示装置のゲート線駆動回路104に実施例４で述べたゲート・ドライバＩＣを搭載すれば、１フレーム期間に４画面分の走査を行うことができる。このように構成された表示装置では、液晶の光学応答を高速化するフィルタ処理などで高画質の動画表示が行え、その他の表示機能も多様化できる。一方、本実施例による表示装置に実施例１及び実施例２で述べた少なくとも一つの機能を組合せるだけでも、本実施例による表示機能との相乗効果を表示装置が奏することは言うまでもない。
【０２４０】
さらに画素アレイの画素毎に設けられた能動素子を多結晶シリコン（p-Si）又は擬似単結晶シリコンの半導体層をチャネル（Channel：ドレイン線と画素電極との間のキャリア移動が上述のライン選択に応じて制御される領域）に用いた電界効果型トランジスタ（薄膜トランジスタＴＦＴに代表される）やダイオード等で形成した場合、本実施例によるドレイン線駆動回路を画素アレイが形成された基板（ガラス基板やプラスティック基板等の絶縁性基板やシリコン等の半絶縁性基板）に形成することができる。このことは本実施例に限らず、実施例４で述べたゲート線駆動回路も同様に画素アレイが形成された基板に形成できる。チャネルを多結晶半導体層や単結晶半導体層、又はこれらの中間的な結晶構造（擬似単結晶と呼ばれる）を有する半導体層のいずれかで形成した能動素子が画素アレイとともに設けられた基板（以下、画素アレイ基板）は、液晶のみならずエレクトロルミネセンス材料やヘテロ接合を含む化合物半導体材料を表示媒体とする表示装置に広汎に利用され得る。液晶表示装置や有機材料又は無機材料からなる発光ダイオードを備えた表示装置のいずれにおいても、このような画素アレイ基板を採用し、駆動回路を画素アレイ基板（ガラス，プラスティック，半導体等からなる）上に形成することにより、画素アレイの周縁の寸法（額縁と呼ばれる）を抑え、且つ高い精細度と多様な機能で動画像を表示することが可能となる。本実施例に限らず、先述の実施例１，３，及び４に述べたいずれの機能や構造を発光ダイオード（エレクトロルミネセンス材料や化合物半導体材料等へのキャリア注入で発光する素子）で形成された画素により映像を擬似ホールド表示する表示装置に適用すると、画素自体が光源の機能を有する（バックライト不要である）ため、黒表示時の画素の輝度も非常に低くなる。従って、発光ダイオードで画素を構成した表示装置に本発明を適用することで、ブランキング効果とこれによる鮮明な（コントラスト比の高い）動画像表示が可能となる。
【０２４１】
＜実施例６＞
上述の実施例では、Ｎライン（Ｎは２以上の自然数）の画素行を同時に選択してこれらに電圧信号を印加する走査を互いに隣接するＮライン群毎に飛び越しながら行う画像表示を説明した。本実施例では、同時に選択されるＮライン群（以下、第１ライン群）のうちの次に選択されるＮライン群（以下、第２ライン群）側の一部のラインに第２ライン群に印加される電圧信号を部分取り込みライン群間で表示される階調に言わばグラデーション（Gradation）を生成させる。この動作は、第１ライン群の第２ライン群側の少なくとも１ラインのゲート選択時刻を他の１ラインのそれ（第１ライン群に対応した電圧信号が支配的に印加されるように設定される）より遅らせ、またはこのゲート選択期間を他の１ラインよりも長く延ばして行われる。
【０２４２】
図３０は、電圧信号が書き込まれる２ラインのゲート選択タイミングを互いにずらす走査を２ライン毎に飛び越して繰り返す動作により、１フレーム期間3001の前半で映像データを、後半でブランキング・データ（例えば、黒表示データ）を書き込む例でのゲート選択パルスのタイミングを示す。
【０２４３】
１フレーム期間3001の半分が映像書き込み期間3002に、残り半分がブランキング期間3003に割り当てられ、夫々のラインに対応する画素行には１ラインの選択期間3004にて電圧信号が印加される。しかしながら、同時に選択される一対のラインG1，G2の選択期間3004を比較すると、次に選択される一対のラインG3，G4側のラインG2のそれが、ラインG1のそれより時間3005だけ遅れる。この時間3005は、前記２ライン同時書き込みにおけるゲート選択タイミング・ディレイとも呼ばれ、これを２ライン同時書き込み走査毎に設定することにより本実施例は特徴付けられる。このゲート選択タイミング・ディレイ3005は、同時に選択される他の一対のラインG3とG4、Gi-1とGi、Gn-1とGnの各々においても設定される。
【０２４４】
図３１は、２ライン同時書き込みが行われるラインGy-1とラインGy（図３０に対し、ｙは２≦ｙ≦ｎなる関係を示す自然数）との夫々に対応する画素に着目した駆動波形を示し、双方の画素は同じドレイン線から電圧信号を受けるものと想定する。従って、ラインGy-1の駆動波形（図３１の上側）とラインGyの駆動波形（図３１の中側）に夫々点線で示されるドレイン波形3107は、フレーム周期3101及びその前半に設定された映像書き込み期間3102並びにその後半に設定されたブランキング期間3103において、ともにコモン波形（コモン電位）3109に対して同様な変化（電圧波形）を示す。これに対し、ラインGy-1に印加されるゲート波形3106とラインGyに印加されるゲート波形3110とには、同じパルス幅のライン選択期間3104が設けられるが、ゲート波形3110におけるその立上り及び立ち下がりの時刻はゲート波形3106におけるそれよりゲート選択パルスディレイ3105の期間だけ、夫々遅れる。
【０２４５】
一方、ドレイン波形3107は、選択される２ライン毎にこれに対応した画素行へ供給すべき映像データに応じた電位変動を示す。勿論、或る走査で選択される一対のラインに対応する画素行に供給すべき映像データとその次の走査で選択される別の一対のラインに対応する画素行に供給すべき映像データとが同じ場合、この電位変動は殆ど生じない。図３１では、ラインGy-1とラインGyとからなる一対に供給すべき映像データがその前後に選択される別の一対（ラインGy-3とラインGy-2，及びラインGy+1とラインGy+2）に供給すべき映像データと異なることを前提にドレイン波形3107が描かれている。
【０２４６】
ドレイン波形3107の電位は、ラインGy-1に印加されるゲート波形3106のライン選択期間3104の開始時刻（ゲート電圧が「High」電位に立ち上がる時刻）より僅かに遅れてラインGy-1とラインGyとの一対に供給すべき映像データに対応する値になる。また、ゲート波形3106のライン選択期間3104の終了時刻（ゲート電圧が「Low」状態へ下がる時刻）においても、ドレイン波形3107の電位はこの映像データに対応する値を維持する。従って、ゲート波形3106のライン選択期間3104において、ラインGy-1に対応する画素電極の電位はソース波形3108に示される如く、ライン選択期間3104の開始時に対して立上りはやや遅れるものの、最終的には当該一対のラインGy-1，Gyに供給すべき映像データに対応するドレイン線の電位又はその近くまで上昇する。
【０２４７】
一方、ラインGyに印加されるゲート波形3110のライン選択期間3104の開始時刻にて、ドレイン波形3107の電位は既に一対のラインGy-1，Gyに供給すべき映像データに対応する値にある。しかしながら、ドレイン波形3107の電位は、ラインGyに印加されるゲート波形3110のライン選択期間3104の終了時刻前に、ラインGy+1とラインGy+2との一対に供給すべき映像データに対応する値へ変化している。図３１の例では、これによりドレイン波形3107の電位が下がる。従って、ゲート波形3110のライン選択期間3104において、ラインGyに対応する画素電極の電位はソース波形3111に示される如く、ライン選択期間3104の終了前にドレイン線に出力される次の一対のラインGy+1，Gy+2に供給すべき映像データに対応する電圧の影響も受ける。即ち、図３１の例では、ラインGy-1，Gyの映像データに対応するドレイン波形3107の電位よりラインGy+1，Gy+2の映像データに対応するそれが低いため、ゲート波形3110のライン選択期間3104終了時にてラインGyの画素電極の電位（ソース波形3111）は、ゲート波形3106のライン選択期間3104終了時におけるラインGy-1の画素電極の電位（ソース波形3108）程高くならない。勿論、ラインGy-1，Gyの映像データに対応するドレイン波形3107の電位よりラインGy+1，Gy+2の映像データに対応するそれが高いときは、ゲート波形3110のライン選択期間3104終了時のラインGyの画素電極の電位も、ゲート波形3106のライン選択期間3104終了時のラインGy-1の画素電極の電位より高くなる。
【０２４８】
即ち、図３１に示した波形では、ラインGy-1に印加されるゲート波形3106とラインGyに印加されるゲート波形3110とには、同じパルス幅のライン選択期間3104が設けられるが、ゲート波形3110におけるその立上り及び立ち下がりの時刻はゲート波形3106におけるそれよりゲート選択パルスディレイ3105の期間だけ、夫々遅れるため、ラインGyに印加されるゲート波形3110のライン選択期間3104において、ドレイン波形3107は異なるレベルを示す。このドレイン波形3107のレベルの変化（ドレイン線に出力される電圧の変動）が、ラインGyに対応する画素（換言すれば、その画素電極に対する電圧印加がゲート波形3110で制御される）の電位をラインGy-1に対応する画素の電位とラインGy+1に対応する画素の電位との中間的な値に設定させる。このため、図３１の下側に示されるように、ラインGy-1に対応した画素の光学応答波形3112とラインGyに対応した画素の光学応答波形3113とは、夫々の画素電位の相違に応じた輝度を、その立上りのタイミングをずらして示す。これらの光学応答波形に対してラインGy+1に対応する画素の光学応答波形を考えれば、これがラインGyの光学応答波形3113より後に立ち上がり、ラインGyの光学応答波形3113より低い輝度に落ち着くことは明らかである。このような現象を総合すると、ラインGyに対応する一画素のみならず、これを含めたラインGyに対応する画素行の輝度も、ラインGy-1に対応する画素行の輝度とラインGy+1に対応する画素行の輝度との間の言わば中間階調を示すことは明らかである。このため、２ライン毎の画素行を同時に選択して夫々の画素行を同じ輝度で表示する場合と比較して、表示画像から２ライン間隔の筋が消滅する。従って、本実施例によれば、先述の実施例における動画表示の利点を損なうことなく、より自然且つソフトな画像が表示できる。
【０２４９】
なお、本実施例ではノーマリ・ブラック・モードで動作する画素アレイを備えた表示装置を、その画素への電圧信号の書き込み極性（ドレイン線電位のコモン電位に対する極性）をフレーム期間内で保ち且つフレーム期間毎に反転させる所謂フレーム反転方式で駆動している。
【０２５０】
本実施例のように、同時に選択しようとする複数のライン（上記第１ライン群）の少なくとも１ラインのゲート選択パルスを、その他のラインのそれから時間軸沿いにずらすことで、当該少なくとも一ラインに第１ライン群の他のラインへ入力されるデータ（第１ライン・データ）と第１ライン群に続いて選択される上記第２ライン群へ入力されるデータ（第２ライン・データ）との双方が書き込まれる。これにより、上記少なくとも１ラインに双方のライン・データにない階調がアナログ的に生成されるため、表示装置のユーザは表示画面における垂直解像度の低下に殆ど気付かない。
【０２５１】
＜実施例７＞
実施例６において、順次選択される複数ラインの画素行群の隣接する一対の間に、夫々の画素行群の階調に対して中間的な階調を示す画素行（又は画素行群）を生成させる画素アレイの駆動方式を説明した。しかし、これと類似した技術思想は、別の画素アレイの駆動方式によっても具現され得る。本実施例では、この別の画素アレイの駆動方式について述べる。
【０２５２】
本実施例では、図３に示すシステムを有する映像機器に周波数60Ｈｚのプログレッシブ映像として入力される原映像を示し、これに備えられた表示制御回路114で60Ｈｚのサブフィールドの映像データに分割し、その一方をサブフィールド期間（60Ｈｚに対する16.7ｍｓ）において画素アレイに上述の２ライン同時書き込みにより表示する。プログレッシブ方式による原映像を、その水平方向の１ラインにつき画素アレイの１画素行（１本のゲート線に対応）を割り当てて表示すると、図３２(a)の如く、画素アレイのライン（ゲート線、走査信号線とも呼ばれる）の番地G1，G2，G3，G4，…G2n-1，G2nに応じて、原映像の水平方向のデータ１，２，３，４，…２ｎ−１，２ｎが画素アレイのライン毎に対応された画素行に入力される。しかしながら、本実施例では原映像を表示制御回路114に入力した段階で、例えば、走査データ生成回路102でインターレース方式による映像に類似の映像データに変換する。即ち、原映像の水平方向のデータから偶数番目の群（２，４，…２ｎ）又は奇数番目の群（１，３，…２ｎ−１）いずれかを抜き、残りの映像データをブランキング・データとともに表示制御回路114からドレイン線駆動回路105へ転送する（勿論、実施例５によるドレイン線駆動回路によりブランキング・データの転送を省いてもよい）。
【０２５３】
これらの映像データは、16.7ｍｓのサブフィールド期間毎に原映像の奇数番目の水平方向データのみを有するものと、原映像の偶数番目の水平方向データのみを有するものとが交互に生成される。原映像は、16.7ｍｓのフレーム期間毎に表示装置に入力されるため、前者の映像データを生成するときはそのフレーム期間に入力される原映像の偶数番目の水平方向データが、後者の映像データを生成するときはそのフレーム期間に入力される原映像の奇数番目の水平方向データが、夫々棄てられる。このため、プログレッシブ方式により表示装置に入力された原映像は、この表示装置内部（例えば、これに設けられた表示制御回路）でインターレース方式の映像に変換されるとしても過言でない。従って、本実施例では原映像の２フレーム期間（即ち、33ｍｓ）毎に原映像の奇数番目の水平方向データと偶数番目の水平方向データとが画素アレイにて合成されるが、動画像を表示する限りにおいて、その画質を損なうものではない。
【０２５４】
本実施例においては、或るサブフィールド期間（以下、第１フィールド期間）に原映像の奇数番目の水平方向データのみを画素アレイの２ライン毎に順次書き込み、この第１フィールド期間に続く次のサブフィールド期間（以下、第２フィールド期間）に原映像の偶数番目の水平方向データのみを画素アレイの２ライン毎に順次書込む。しかし、第１フィールド期間と第２フィールド期間とで原映像の水平方向データ毎に選択される画素アレイの２ラインの組合せを異ならせることに本実施例の別の特徴がある。例えば、第１フィールド期間に原映像の奇数番目の水平方向データ１，３，５，７，…２ｎ−１が画素アレイの一対のライン：G1とG2，G3とG4，G5とG6，G7とG8，…G2n-1とG2nの夫々に順次２ライン同時書き込み走査で入力される（図３２(b)参照）が、第２フィールド期間においては原映像の偶数番目の水平方向データ２，４，６，８，…２ｎ−２が画素アレイのラインの組合せ：G1とG2とG3，G４とG5，G6とG7，G8とG9，…，G2n-2とG2n-1の夫々に順次同時書き込み走査で入力され且つ偶数番目の最後の水平方向データ：２ｎは画素アレイのライン：G2nのみに入力される（図３２(c)参照）。即ち、原映像の偶数番目の水平方向データの２番目と２ｎ番目以外の夫々は、奇数番目の水平方向データが夫々入力される画素アレイの２ラインに対して、画素アレイの垂直方向に１ラインずらして選ばれた２ライン毎に入力される。
【０２５５】
本実施例では、第１フィールド期間及び第２フィールド期間の夫々の前半に、上述のように画素アレイのゲート線を２ライン毎に同時に選択し且つこの２ラインに対応する画素行に映像データを書き込む動作を繰り返し、各フィールド期間に対応した映像データによる１画面分の走査を完了させる。原映像が周波数60Ｈｚのプログレッシブ映像の場合、上述のとおり各フィールド期間は原映像の１フレーム期間と同じ長さのため、映像データによる１画面分の走査は原映像の１フレーム期間：16.7ｍｓの半分の約8.4ｍｓで終わる。この映像データによる１画面分の走査に続いて、第１フィールド期間及び第２フィールド期間の夫々の後半では、夫々のフィールド期間における１画面分の映像データの走査と同じ要領で画素アレイのゲート線を２ライン毎に同時に選択し且つこの２ラインに対応する画素行にブランキング・データを書き込む動作を繰り返し、各フィールド期間の前半に画素アレイの各々の画素に入力された映像信号をブランキング信号（例えば、画素を黒く表示させる電圧信号）に置き換える。
【０２５６】
本実施例では、第２フィールド期間にてブランキング・データ入力に選択される２ライン毎のゲート線組合せも、上述した第２フィールド期間での原映像の偶数番目の水平方向データ（一部を除く）の入力にて選択されるそれと同様に、第１フィールド期間での映像データ又はブランキング・データの入力に選択される２ライン毎のゲート線の組合せを画素アレイの垂直方向に１ライン分ずらして設定した。ブランキング・データの入力に関しては、第２フィールド期間で選択される２ライン毎のゲート線組合せを、第１フィールド期間でのそれと同様に設定しても表示動作に支障はないが、フィールド期間毎に１画面分の映像データの入力方式（走査方式）を変える場合は、これに倣ってブランキング・データの入力方式を変える方が表示装置の制御に有利である。第１フィールド期間及び第２フィールド期間の夫々の後半におけるブランキング・データによる１画面分の走査は、第２フィールド期間における２ライン毎のゲート線の組合せの設定如何によらず、映像データによる１画面分の走査と同様に原映像の１フレーム期間：16.7ｍｓの半分、即ち約8.4ｍｓで完了する。
【０２５７】
以上のように、本実施例は、原映像の奇数番目の水平方向データ（以下、奇数ライン）を順次画素アレイの２ライン毎に同時書き込む走査を１画面分行い、次にブランキング・データ（例えば、黒色データ）を画素アレイに書き込む走査を１画面分行うことで上記第１フィールド期間に60Hzで第１のサブフィールド映像を表示する動作と、原映像の偶数番目の水平方向データ（以下、偶数ライン）を順次画素アレイの２ライン毎に同時書き込む走査を１画面分行い、次にブランキング・データを画素アレイに書き込む走査を１画面分行うことで上記第２フィールド期間に60Hzで第２のサブフィールド映像を表示する動作とを交互に繰り返す。これにより、第１のサブフィールド映像及び第２のサブフィールド映像は夫々インパルス的に表示される。
【０２５８】
これら２つのサブフィールド映像は、原映像の２フレーム期間において表示装置の画面上に重畳するように映る。換言すれば、本実施例は、液晶表示装置やエレクトロルミネセンス表示装置等にてホールド表示される２つのサブフィールド映像を特定の周期（原映像の２フレーム期間）で画面上に交互にインパルス表示することで、ブラウン管等によるインターレース走査を擬似的に再現する。60Hzで夫々のサブフィールド映像が生成される本実施例では、このインパルス的なインターレース映像を30Ｈｚの周波数（フレーム期間にして33ｍｓ）で表示する。
【０２５９】
この擬似的なインターレース走査の１フレーム期間において、本実施例の別の特徴であるサブフィールド期間毎に順次選択される画素アレイの２ラインの組合せを変える効果は次のように説明される。
【０２６０】
２つのサブフィールド期間の夫々において、選択される画素アレイの２ライン毎の組合せを変えない場合、その２ラインはともに第１フィールド期間にて原映像のＹ番目の奇数ラインを表示する。即ち、２ラインは原映像のライン・データの１つを表示する。また、第２フィールド期間にて、この２ラインはともに原映像の（Ｙ＋１）番目の偶数ラインを表示する。即ち、２ラインは原映像のライン・データの別の１つを表示する。従って、第１フィールド期間と第２フィールド期間とを単純に合わせれば、４ラインに原映像のライン・データの２つが表示されるだけであり、これらの期間を通して２ラインが表示する階調は「Ｙ番目奇数データ＋（Ｙ＋１）番目偶数データ」の１種類のみである。このため、画素アレイに再現される映像の垂直解像度も画素アレイを構成するライン数の２／４＝１／２に留まる。
【０２６１】
２つのサブフィールド期間の夫々において、選択される画素アレイの２ライン毎の組合せを変える場合、その２ラインはともに第１フィールド期間にて原映像のＹ番目の奇数ラインを表示する。即ち、２ラインは原映像のライン・データの１つを表示する。しかし、第２フィールド期間では、この２ラインの一方が原映像の（Ｙ−１）番目の偶数ラインを、他方が原映像の（Ｙ＋１）番目の偶数ラインを表示する。即ち、２ラインは原映像のライン・データの別の２つを表示する。従って、第１フィールド期間と第２フィールド期間とを単純に合わせれば、４ラインに原映像のライン・データの３つが表示され、これらの期間を通して２ラインが表示する階調は「Ｙ番目奇数データ＋（Ｙ−１）番目偶数データ」と「Ｙ番目奇数データ＋（Ｙ＋１）番目偶数データ」との２種類になる。このため、画素アレイに再現される映像の垂直解像度も画素アレイを構成するライン数の３／４に増える。このように画素アレイの垂直方向に表示される階調を２つのサブフィールド期間を通して画素行毎に多様化させることで、実施例１乃至５に説明した２ライン同時選択によるデータ書き込みを２ライン毎に飛び越しながら行う画素アレイの走査方法に比べてライン間の階調が滑らかに変化するソフトな動画像（写真に近い画質の動画像）が表示できる。
【０２６２】
プログレッシブ方式により表示装置に入力される原映像は、表２に示す如くその垂直解像度（有効走査線数）に応じて480ｐ、720ｐ、1080ｐ等の映像フォーマットに分けられる。本実施例によれば、これらのプログレッシブ方式による原映像が静止画像の場合は、１フレーム期間毎に図３２(a)の映像が表示画面に生成される。また、プログレッシブ方式による原映像が動画像の場合は、表示装置に連続して入力される２フレーム期間の原映像の夫々から水平方向データが１ライン毎に互い違いに抜かれ、図３２(b)のような奇数ラインのみによる１フレーム分の映像と、図３２(c)のような偶数ラインのみの映像とが表示画面に交互に生成され、さらに夫々の映像はブランキング処理が施される。表示装置は、これに入力されたプログレッシブ方式の原映像が静止画像及び動画像のいずれで表示すべきかを、例えば実施例３に例示された如き手法で認識する。表示装置に入力された原映像は、これに設けられた表示制御回路114（図３参照）を通して一旦メモリ（図３にＭ１又はＭ２として示されたフレーム・メモリとも呼ばれる回路）に格納される。このため、プログレッシブ方式の原映像の互いに隣接するフレーム期間の２つの一方（既にメモリに格納されている）をメモリから読み出し且つその他方をメモリに格納するときに、双方の映像における画素データを比較することにより表示装置に入力されたプログレッシブ方式の原映像の性質を表示装置内において認識することができる。双方の映像、即ち隣接する２つのサブフィールド期間により表示装置に夫々入力される画素データは、例えば表示制御回路又はその周辺に設けられたコンパレータで比較される。
【０２６３】
一方、本実施例は、インターレース方式により表示装置に入力される480ｉ、1080ｉ等の映像フォーマットを有する原映像の表示にも適用できる。インターレース方式による原映像は、その水平方向データを１ライン毎に互い違いに抜いて生成される奇数ラインのみの映像と偶数ラインのみの映像とを含む。映像フォーマットにして1080ｉの原映像の場合、垂直解像度が540の奇数ライン映像と垂直解像度が540の偶数ラインのみの映像とを表示装置に入力させて、垂直解像度が1080の映像をその表示画面に生成する。従って、インターレース方式による原映像が静止画像の場合は、２フィールド期間毎に表示装置へ入力される２種類の映像から水平方向データを互いに補完するインターレース・プログレッシブ変換により図３２(a)の映像が表示画面に生成される。これに対して、インターレース方式による原映像が動画像の場合は、１フィールド期間毎に図３２(b)の映像と図３２(c)の映像とが表示画面に交互に生成され、さらに夫々の映像にはブランキング処理が施される。従って、本実施例によるインターレース方式の動画像表示では、プログレッシブ方式の動画像における原映像を２つのサブフィールドの映像データに分割する処理が不要となる。このため、表示装置は、これに続けて入力される２フィールド期間分のインターレース方式の原映像に夫々含まれる画素データを上述のプログレッシブ方式の原映像と同様に比較し、インターレース方式の原映像を静止画像と判断したときに、表示制御回路114内又はその周辺に設けられた回路（例えば、図１に示す走査データ生成回路102）で上述のインターレース・プログレッシブ変換を行う。
【０２６４】
本実施例に倣いXGA級の解像度を備えた液晶表示パネルに1080iでフォーマットされたインターレース方式の映像の奇数ラインのみ又は偶数ラインのみをフィールド期間毎にインパルス表示させるとき、夫々の映像表示に提供される液晶表示パネル（画素アレイ）の垂直走査線数は576本（表３参照）となる。奇数ラインのみの映像及び偶数ラインのみの映像を、画素アレイの有効表示領域（図１３(b)参照）のゲート線を２ライン毎に同様に選択して表示する場合、２フィールド期間に有効表示領域で生成される映像の垂直解像度は上述の如く、576×(1／2)＝288ラインに留まる。これに対して、本実施例にて上述したように、奇数ラインのみの映像表示において選択される有効表示領域のゲート線の組合せと、偶数ラインのみの映像表示において選択される有効表示領域のゲート線の組合せとを互いに異ならせること（言わば、本実施例による擬似インターレース表示を行うこと）で、２フィールド期間に有効表示領域で生成される映像の垂直解像度は上述の如く、576×(3／4)＝432ラインに改善される。
【０２６５】
図３３は、本実施例により映像を上述の擬似インターレース方式でインパルス的に表示するゲート・パルスのタイミング・チャートの一例を示す。
【０２６６】
上述のように、本実施例で画素アレイ（表示画面）又はその有効表示領域に原映像の動画像を再現するには、その奇数ラインのみによる映像データと偶数ラインのみによる映像データとで少なくとも１画面づつ走査を行わねばならない。このため、本実施例では奇数ラインの映像データと偶数ラインの映像データとによる１画面づつの走査とその各々に伴うブランキング・データによる１画面づつの走査とが完了する期間をフレーム期間3301として定義する。原映像が周波数60Ｈｚのインターレース映像又はプログレッシブ映像で表示装置に入力される場合、本実施例による表示動作のフレーム期間3301は約33ｍｓとなり、その前半の約16.7ｍｓは奇数ラインの映像表示とこの映像へのブランキング処理が施される奇数フィールド期間3302に、その後半の約16.7ｍｓは偶数ラインの映像表示とこの映像へのブランキング処理が施される偶数フィールド期間3303に、夫々割り当てられる。奇数フィールド期間3302及び偶数フィールド期間3303の長さからも明らかなように、これらの期間の各々は、60Ｈｚのインターレース方式による原映像に対してその１フィールド期間に、60Ｈｚのプログレッシブ方式による原映像に対してその１フレーム期間に相当する。
【０２６７】
奇数フィールド期間3302の前半には映像書き込み期間3304が、その後半にはブランキング・データ書き込み期間3305が、約8.4ｍｓ毎に割り当てられ、図３２(b)に示すような画素アレイ内のゲート線選択により、前者にて原映像の奇数ラインのデータを、後者にて例えば画素を黒色表示させるブランキング・データを画素アレイに夫々書込む。偶数フィールド期間3303も同様に、その前半には映像書き込み期間3307が、その後半にはブランキング・データ書き込み期間3308が、約8.4ｍｓ毎に割り当てられる。しかし、映像書き込み期間3307では原映像の偶数ラインのデータが、ブランキング・データ書き込み期間3308では例えば画素を黒色表示させるブランキング・データが、夫々図３２(c)に示す画素アレイ内のゲート線選択により画素アレイに書き込まれる。
【０２６８】
奇数フィールド期間3302及び偶数フィールド期間3303のいずれにおいても、各ラインは同様なゲート選択期間3306で選択され、この期間内に夫々のラインに対応する画素行に映像信号又はブランキング信号が転送される。本実施例による表示装置は、これに入力される原映像が静止画像と認識した場合は、画素アレイのライン毎に原映像の水平方向データを逐次書込み、画素アレイに書込まれた映像データへのブランキング処理は行わない。従って、本実施例によれば、映像の表示様式（静止画像対応及び動画像対応のいずれか）に関係なく、同様な長さのゲート選択期間3306で映像データを画素アレイに書き込むこともできる。
【０２６９】
図３３は、図３２に示すような画素アレイに設けられた２ｎ本のゲート線の各々に印加される電圧波形をゲート線の番地（G1〜G2n）毎に示す。横軸に示す時間の経過に対し、各電圧波形にはその電位がLow状態から上述のゲート選択期間3306にてHigh状態に変わるゲート選択パルスが生じている。このゲート選択パルスの夫々の傍らには、原映像のライン番号（水平方向の各データの番地）が示される。
【０２７０】
奇数フィールド期間3302の映像書き込み期間3304内では、奇数ラインの映像データ１、３、５、…がゲート線の一対G1、G2から順に２ライン同時に書き込まれ、２ｎ−１番目の映像データのゲート線G2n-1、G2への書込みで奇数ラインの映像データによる１画面走査が完了する。この後、ブランキング期間3305内で、黒データをゲート線の一対G1、G2から順に２ライン同時に書き込む。黒データのゲート線G2n-1、G2nへの書込みによるブランキング・データの１画面走査完了により、奇数フィールド期間3302は終了する。
【０２７１】
次に、偶数フィールド期間3303が映像書き込み期間3307により開始される。先述のように偶数ラインの映像データが夫々書込まれる一対のゲート線は、奇数ラインのそれに対して垂直方向に１ラインずらして設定される。
【０２７２】
ここで、任意の偶数ラインのデータに２ｙなる番地（ｙは自然数でｎ以下）を与えると、実施例１で述べたような２ライン同時に書込み動作において、この偶数ラインの映像データは、別のフィールド期間にて番地：２ｙ−１の奇数ラインの映像データが入力されていた一対のゲート線に書込まれる。即ち、画素アレイの１ライン毎を選択する表示動作にて、或る番地の奇数ラインの映像データと、この映像データの画素アレイへの書込みに続いて画素アレイに書込まれる偶数ラインの映像データとは、実施例１で述べた２ライン同時に書込み動作では同じ一対のゲート線（これに対応した一対の画素行）に書込まれる。これに対し、本実施例では、２ｙ−１の奇数ライン・データを画素アレイの垂直方向に付した番地にしてＧ2y-1及びＧ2yのゲート線一対に書き込み、２ｙの偶数ライン・データを一対のゲート線Ｇ2y-1，Ｇ2yより画素アレイの１ライン分下側に位置する番地にしてＧ2y及びＧ2y+1のゲート線一対に書き込む。このため、偶数フィールド期間3303における映像書き込み期間3307では、画素アレイ最上段のゲート線Ｇ1に書込まれる映像データが未定（unfixed）であり、画素アレイ最下段のゲート線Ｇ2nに書込まれる映像データはそれ以外のゲート線に書込まれない。
【０２７３】
表示装置（又はこれを搭載した映像機器や情報処理装置）のユーザの視野は概ね表示画面の中心部にあるため、画素アレイ最上段のゲート線Ｇ1に対応する画素行に表示される内容や２ｎ番目の偶数ライン・データが画素アレイ最下段のゲート線Ｇ2nのみにしか表示されないことにユーザは気付き難い。しかし、本実施例にて上述した画素アレイは、その垂直方向に無効領域を形成した図１３(b)や図１３(c)に示される画像表示において、有効表示領域に置き換わる。このような画像表示において、黒表示される無効領域に対して有効表示領域の最上段に位置するゲート線Ｇ1に対応した画素行に書込まれる映像データが未定であると、この画素行が不自然に明るく表示されることにより無効領域と有効表示領域との境界に筋状のパターンが発生する可能性も否めない。
【０２７４】
このような可能性に鑑み、本実施例では、偶数フィールド期間3303の映像書き込み期間3307にて画素アレイに最初に書込まれる２番目の偶数ラインの映像データをゲート線の３ラインG1，G2，G3に対応する３本の画素行に書き込み、以降、偶数ラインの映像データ４、６、８、…をゲート線の一対G4、G5から順に２ライン同時に書き込む。２番目の偶数ライン・データをラインG1に対応する画素行に書込むことは、原映像の動画表示における垂直解像度の改善に直接関わるものではないが、画素アレイの表示動作に対する１フレーム期間3301を通してこの画素行に表示される輝度がその周囲の輝度に対して異常に高まることを抑える。画素アレイに図１３(b)や図１３(c)の如く有効表示領域を設け、これに本実施例による動画像表示を行う別の動作様式では、偶数フィールド期間3303において、ラインG1に対応する画素行にも無効領域に書込まれるブランキング・データが書込まれる（この場合、図２４を参照して説明した実施例４の駆動方式を組合せるとよい）。
【０２７５】
２ｎ番目の映像データのゲート線G2のみへの書込みで偶数ラインの映像データによる１画面走査が完了する。この後、映像書き込み期間3307と同じブランキング期間3308内でゲート線を映像書き込み期間3307と同様に順次選択し、黒データをゲート線の３ラインG1，G2，G3に対応する画素行、２ラインG4，G5に対応する画素行、次の２ラインG6，G7に対応する画素行、以降、２ラインG2n-2，G2n-1に対応する画素行に到るまで夫々の２ラインに対応する画素行へ順次書き込む。黒データの最下段のゲート線G2nへの書込みによるブランキング・データの１画面走査完了により、偶数フィールド期間3303は終了し、同時に画素アレイの１フレーム期間3301の表示動作も終了する。
【０２７６】
この１フレーム期間3301の表示動作を、プログレッシブ方式の原映像には２フレーム期間毎に、インターレース方式の原映像には２フィールド期間毎に、順次繰り返すことにより、静止画像をホールド表示する表示装置にて動画像を先に述べたような擬似インターレースでインパルス表示できる。
【０２７７】
上述した本実施例による映像の擬似インターレース方式によるインパルス表示において、偶数フィールド期間3303における画素アレイのライン選択は、画素アレイの垂直方向沿いに奇数フィールド期間3302のそれに倣い、途中の２ｙライン目のゲート線から奇数フィールド期間3302のそれに対して１ラインずらしてもよい（表示装置のユーザの関心は表示画面の中央にあるため）。このとき、偶数フィールド期間3303にて、書込まれる映像データが未定となる番地：２ｙ−１のゲート線に対応する画素行に、２ｙの偶数ライン・データや別のデータを書込んでもよい。
【０２７８】
また、画素アレイの垂直方向沿いに２ｙライン目のゲート線に到るまで、奇数フィールド期間3302と偶数フィールド期間3303とでゲート選択パルス毎にゲート線の２ラインを同様に選択して２ｙ−１までの奇数ライン・データと２ｙまでの偶数ライン・データとを画素アレイに書込んだ後、奇数フィールド期間3302における画素アレイのライン選択を偶数フィールド期間3303のそれに対して１ラインずらしても良い。例えば、２ｙ＋１の奇数ライン・データを番地：２ｙ＋１のゲート線に対応する画素行のみに書き込み、続いて、２ｙ＋３の奇数ライン・データを番地：２ｙ＋２，２ｙ＋３のゲート線２ラインに対応する画素行に、それ以降の奇数ライン・データを残りのゲート線に２ライン毎（夫々に対応する２本の画素行毎）に順次書込むとよい。このとき、２ｙ＋２の偶数ライン・データは番地：２ｙ＋１，２ｎ＋２のゲート線に対応する画素行に、続いて、２ｙ＋４の偶数ライン・データを番地：２ｙ＋３，２ｙ＋４のゲート線に対応する画素行に、それ以降の偶数ライン・データを残りのゲート線に２ライン毎（夫々に対応する２本の画素行毎）に順次書込むとよい。
【０２７９】
画素アレイ又はその有効表示領域に亘り、奇数フィールド期間3302で選択されるゲート線の２ラインを偶数フィールド期間3303におけるそれより１ラインずらす場合は、奇数ライン・データ１をゲート線のラインG1のみに対応する画素行に書き込み、奇数ライン・データ３をゲート線の２ラインG2，G3に、それ以降の奇数ライン・データを残りのゲート線に２ライン毎（夫々に対応する２本の画素行毎）に順次書込むとよい。これに対して、偶数ライン・データ２はゲート線の２ラインG1，G2に、それ以降の偶数ライン・データも残りのゲート線に２ライン毎（夫々に対応する２本の画素行毎）に順次書込まれる。
【０２８０】
この場合、奇数フィールド期間3302において、画素アレイ最下段のゲート線Ｇ2nに対応する画素行に書込まれる映像データが未定となる。しかし、偶数フィールド期間3303で選択される一対のゲート線を１ラインずらす場合のゲート線Ｇ1（画素アレイ最上段）へのデータ書き込みに倣い、このゲート線Ｇ2nに対応する画素行にブランキング・データを書込むとよく、また、ゲート線Ｇ2n-2，Ｇ2n-1に対応する画素行に書き込まれる２ｎ−１の奇数ライン・データを書込んでも良い。さらに、図１３(d)や図１４(d)に示すように画素アレイに映像を部分的に表示する（ファインダ表示する）の場合は、ゲート線Ｇ2nに対応する画素行に２ｎ＋１の奇数ライン・データ（静止画像のファインダ表示では表示画面に現れない）を書込んでもよい。このファインダ表示を偶数フィールド期間3303で選択される一対のゲート線を１ラインずらしながら行う場合は、偶数フィールド期間3303にて画素アレイ最上段のゲート線Ｇ1に対応する画素行に０番目の偶数ライン（静止画像のファインダ表示では表示画面に現れない）を書込んでも良い。原映像の奇数ライン・データ及び偶数ライン・データは、原映像と画素アレイの解像度やアスペクトの相違を補正するために一部が棄てられることもある。このような場合、上述した奇数ライン・データ及び偶数ライン・データの番号（番地）は、原映像の水平方向データから画素アレイ又はその有効表示領域に１ライン毎に書込まれる一群のみを抽出し、これらに画素アレイの上端から順次割り当てられている。
【０２８１】
１フレーム期間3301における奇数フィールド期間3302と偶数フィールド期間3303との順序は適宜逆転させてもよい。
【０２８２】
図３３に示される如く、本実施例によれば、ゲート線駆動回路104から画素アレイ106のゲート線に夫々出力される電圧信号（走査信号）のタイミングは、フィールド期間3302，3303（サブフィールド期間）毎に変わる。この夫々のゲート線への走査信号の出力タイミングは、フレーム期間3301（前記フィールド期間の２回分を含む）毎に含まれる２種類の映像書き込み期間3304，3307の一方の期間において変えられることもある。その理由及び効果は上述した通りである。
【０２８３】
図３３のゲート線Ｇ3に着眼してみれば、時間軸に対して交互に設定される２種類のフィールド期間の一方3302においてはゲート線Ｇ4と同じタイミングでゲート選択パルスを出力し、他方3303においてはゲート線Ｇ1，Ｇ2と同じタイミングでゲート選択パルスを出力する。このようなゲート線Ｇ1〜Ｇ2nの夫々におけるゲート選択パルスの生成タイミングは、ゲート線毎に接続されるゲート線駆動回路104の各出力部を、イネーブル信号（Enable  Signal）で順次選択することにより制御される。このため、ゲート線駆動回路104又はこれが搭載されている回路基板には、例えば、或るタイミングでゲート線Ｇ1，Ｇ2への走査信号出力を駆動させ、次のタイミングでゲート線Ｇ3，Ｇ4への走査信号出力を駆動させていく、フィールド期間の一方3302に適したイネーブル信号の配線と、或るタイミングでゲート線Ｇ1，Ｇ2，Ｇ3への走査信号出力を駆動させ、次のタイミングでゲート線Ｇ4，Ｇ5への走査信号出力を駆動させていく、フィールド期間の他方3303に適したイネーブル信号の配線とが設けられる。各走査信号出力部の制御は、上述のイネーブル信号に限らないが、本実施例ではこの制御条件を決定する（例えば、イネーブル信号の配線を選択させる）指令信号を表示制御回路（タイミング・コンバータ）114又はこれを搭載する基板に備えられた周辺回路で生成してゲート線駆動回路104に転送し、フィールド期間毎にゲート選択パルスの出力パターン（ゲート線Ｇ1〜Ｇ2nの夫々におけるゲート選択パルス発生タイミングの組合せ）を交互に変える画素アレイの表示動作を制御した。ゲート線駆動回路104に入力される指令信号は、他のクロック信号に類似したタイミング信号として生成され、その電位が例えば、Low状態とHigh状態とのいずれかに切り替わることでゲート線駆動回路104に各フィールド期間の開始及び終了を認識させる。
【０２８４】
以上に述べた本実施例による擬似インターレース映像のインパルス表示により、動画像の解像度をより高められる。
【０２８５】
＜実施例８＞
上述の実施例においては、ブランキング・データにより主に画素を黒色に表示させたときの映像データや画素アレイの駆動波形を図示してきた。本実施例では、ブランキング・データの別の設定形態として、フレーム期間毎又はフィールド期間毎に表示装置に入力される映像又は画素アレイに送られる映像データの変動を反映させて１画面内に画素の表示色を異ならデータ領域を含むブランキング・データについて述べる。
【０２８６】
図３４(a)は、明るい中間調の背景が設定された表示装置の画面を暗い中間調で表示された縦長のベルト・パターン（Belt  Pattern）ＢＰが左から右へ移動していく一連の映像を、連続する３つのフィールド期間の順に紙面の上から下へ並べて示す。３つのフィールド期間毎は、期間ｎ，ｎ＋１，ｎ＋２の順に連続し、夫々のフィールド期間において画面に表示される映像は、紙面の上下方向沿いに一つおきに示される。フィールド期間ｎ及びｎ＋１で夫々画面に表示される映像の間にはブランキング映像ｎ＋１’が、フィールド期間ｎ＋１及びｎ＋２で夫々画面に表示される映像の間にはブランキング映像ｎ＋２’が、夫々画面に表示される。なお、本実施例では映像の変化をフィールド期間毎に論じるが、参酌される上述の実施例に応じて本実施例におけるフィールド期間はフレーム期間に適宜置換えられる。
【０２８７】
図３４(a)において、フィールド期間ｎからフィールド期間ｎ＋１への映像の推移により上記ベルト・パターンＢＰの画面内における位置も変化する。ベルト・パターンＢＰの移動により、フィールド期間ｎ＋１の映像を表示する画面内にはフィールド期間ｎの映像を表示する画面に比べて明るい中間調へ変化した領域3403と、暗い中間調へ変化した領域3404とが発生する。
【０２８８】
フィールド期間ｎの映像が表示された画面は、ブランキング映像ｎ＋１’によりその全域を黒色に表示されてフィールド期間ｎの映像をインパルス的に表示し、その後、フィールド期間ｎ＋１の映像が表示される。このような映像のインパルス表示は、例えば、上述の実施例で述べた映像データの画素アレイへの２ライン同時書き込みで行われる。このブランキング映像ｎ＋１’が表示された画面において、暗い中間調から明るい中間調へ変化する上記領域3403は白抜きの破線で囲まれた領域3401として、明るい中間調から暗い中間調へ変化する上記領域3404は白抜きの破線で囲まれた領域3402として、夫々示される。
【０２８９】
２ライン同時書き込みによる画素アレイへのデータ書き込みに限らず、フィールド期間毎に画素アレイに書込まれた映像を画素アレイ全域の黒色表示によりインパルス的に表示するとき、１フィールド期間の終了によりこのフィールド期間に画素アレイに書込まれた全ての映像が一旦リセットされるものと見なされてきた。しかし、液晶表示装置やエレクトロルミネセンス型の表示装置では画素に供給される階調信号の変化の仕方によりその光学的な応答特性も異なるため、前のフィールド期間（例えば、期間ｎ＋１に対する期間ｎ）に表示された映像を画面から一様にリセットすることは難しい。
【０２９０】
このような現象の一例は、液晶表示装置において以下のように説明される。液晶表示装置の液晶層の光学的な応答（例えば、その光透過率の変化）は、先述のように液晶層内の電界を強めるときに速くなり、弱めるときに遅くなる。このため、液晶層に印加する電位差を小さくして液晶層の光透過率を下げる（換言すれば、画素の表示色を黒に近づける）ノーマリ・ブラック・モードの液晶表示装置では、画素を明るい階調表示から暗い階調表示（ひいては黒色表示）に切り替えるときの応答速度が遅くなる傾向を示す。このことは、フィールド期間ｎ＋１の映像において、ベルト・パターンの階調から画面の背景の階調に変えられる領域3403に比べて、画面の背景の階調からベルト・パターンの階調に変えられる領域3404の応答性がやや劣ることからも明らかである。
【０２９１】
ノーマリ・ブラック・モードの液晶表示装置の一つであるIPSモードの液晶表示パネルでは、中間調から中間調への光学的な応答も遅いため、ブランキング・データにより黒色表示状態に達しない中間調の領域も存在する。
【０２９２】
以上の問題に対して、図３４(b)では、暗い中間調表示状態から明るい中間調表示状態に推移する領域3403を明るい中間調表示に対応した階調電圧より高い階調電圧で駆動させ、ブランキング映像表示期間の黒色表示状態から所望の明るさの中間調への立ち上がりを補正する。また、逆に明るい中間調表示状態から暗い中間調表示状態に推移する領域3404は、ブランキング映像表示期間においても黒色表示状態に推移しきれないため、暗い中間調表示状態への推移も遅れる。従って、暗い中間調表示状態に推移する領域3404には、この暗い中間調表示に対応した階調電圧より低い階調電圧で駆動させる。
【０２９３】
映像表示期間において、このような画像を生成することにより、フィールド期間ｎの映像からフィールド期間ｎ＋１の映像に亘って生成される動画像をインパルス的に表示し、この映像間で移動するベルト・パターンの輪郭の推移をより鮮明にする。
【０２９４】
図３４(b)では、映像表示期間に画素アレイに供給される映像信号の一部を加工したが、図３４(c)ではブランキング映像のパターンで対処する。この方法では、画面全域を黒色表示するブランキング映像に代えて、例えばブランキング表示期間ｎ＋１’に一部に明るさの異なる領域を含む映像を表示する。即ち、ブランキング表示期間ｎ＋１’の直前に表示されるフィールド期間ｎの映像より、その直後に表示されるフィールド期間ｎ＋１の映像において明るい中間調表示状態に推移する領域3403の光学的な応答を補正するため、ブランキング表示期間ｎ＋１’の映像における領域3403に対応した（画素アレイにて同様な番地で特定される）領域3401を補正用の中間調表示状態にする。ブランキング表示期間ｎ＋１’における画面にて、この領域3401は例えば他の領域より明るい中間調で表示される。
【０２９５】
この方法は、暗い中間調表示状態から明るい中間調状態に推移する領域の光学的な応答が遅いときに効果を奏し、ノーマリ・ホワイト・モードのＴＮ型液晶表示装置は勿論、中間調間での表示状態の切替え速度の遅いＩＰＳモードの液晶表示装置にも好適である。
【０２９６】
ブランキング表示期間ｎ＋１’のブランク映像データに領域3401のような明るさの異なる領域を設定する動作は、例えば、表示装置の表示制御回路114又はその周辺に設けられた回路で行う。例えば、実施例７にて述べたコンパレータによれば、フィールド期間ｎに表示すべき原映像とフィールド期間ｎ＋１に表示すべき原映像とを比較した結果をフィールド期間ｎ＋１の原映像を外部からフレーム・メモリに取り込む間に画素単位で得られるため、これに基づいてブランキング表示期間ｎ＋１’に画素アレイへ書込まれるブランク映像データを加工することができる。加工されたブランク映像データは、ドレイン線駆動回路105に転送され、画素アレイ内の上述の領域3401に相当する画素（画素群）に他の画素群とは異なる電圧のブランキング信号、言わば擬似的な映像信号を供給する。
【０２９７】
図３４(b)を参照して述べた映像表示期間に画素アレイに供給される映像信号の一部を加工する手法と、図３４(c)を参照して述べたブランキング表示期間に画素アレイに供給されるブランク信号の一部を加工する手法とを組合せた例が、図３４(d)に示される。領域3404は映像表示期間に画素アレイに供給される映像信号の強調により、領域3403は映像表示期間に画素アレイに供給される映像信号の強調とその直前に表示されたブランキング映像内の補正パターンとにより、夫々所望の中間調表示状態に到達するため、画面内において映像が変化する部分（ここでは、ベルト・パターンの端部）が鮮明に表示できる。
【０２９８】
以上のように、本実施例で図３４(b)及び図３４(c)を参照して説明された画面内での映像の変化部分における表示状態の補正方法（画像処理方法）のいずれも、また、これらの補正方法を組合せた図３４(d)の例も、実施例１乃至７において述べた映像のインパルス表示に適用することで、動画像として表示される映像の視認性を向上させる。
【０２９９】
＜実施例９＞
実施例２にて図１７を参照して述べたように、液晶表示パネルによる映像のインパルス表示とこの液晶表示パネルに対向させた光源装置の明滅動作（以下、このように動作する光源装置をブリンク・バックライト：Blink  Backlightと呼ぶ）とを組合せると、動画の鮮明度が増して、その視認性が向上する。ブリンク・バックライトは、例えば液晶表示パネルに対向させて配置された複数の管状光源を図１７に示す電流波形1707で一括して制御されるため、インパルス的に映像を表示する液晶表示パネルの画面上下方向で輝度を異ならせる。
【０３００】
図１７に示された夫々の駆動波形は、液晶表示パネルの画面中央における動画質を優先させるため、画面中央の画素行に対応した液晶層が映像信号に対する光学的な応答をほぼ完了させた（換言すれば、この液晶層の光透過率が所望のレベルに上昇した）時点で光源を点灯させ、これらの画素行に対応した液晶層がブランキング信号に応じて黒色表示状態に変化し始める（換言すれば、この液晶層の光透過率が減少し始める）タイミングで光源を消灯させる電流パルス（以下、ブリンクパルス：Blink  Pulseともいう）1708又は1709を電流波形1707に発生させる。このため、光源が点灯される時刻において、画面上端側の画素行に対応した液晶層の光透過率はブランキング信号に応じて減少し始め、画面下端側の画素行に対応した液晶層の光透過率は映像信号に対応したレベルに未だ到達していない。その結果、液晶表示パネルの画面には、中央が明るく、上部及び下部は暗く表示される所謂輝度傾斜が生じる。
【０３０１】
これのような状況を考慮すると、図１７に示された電流波形1707のブリンクパルス1708又は1709で点灯するブリンク・バックライトに対し、液晶表示パネルにおける画面中央部のブランキングのタイミング（画素行に対応する液晶層の光透過率を落とすタイミング）は図１７の駆動波形を維持して行うには、画面上部の液晶層の光透過率低下（黒表示レベルへの遷移）を遅延させることが望ましく、また画面下部の液晶層の光透過率を映像信号に応じたレベルに速く立ち上げることが望ましい。
【０３０２】
図３５は、連続した３つのフィールド期間ｎ，ｎ＋１，ｎ＋２に亘って液晶表示パネルの画面にて映像が変化する部分を画面上下方向に補正した映像の一連を図３４(a)〜(d)に倣い示す。本実施例においても、これに参酌される上述の実施例に応じ、フィールド期間をフレーム期間に言い換えることができる。
【０３０３】
図３５では、図３４(a)と同様に明るい中間調背景に暗い中間調の縦長のベルト・パターンを左から右へスクロールさせた映像を示し、フィールド期間ｎの映像及びフィールド期間ｎ＋１の映像が夫々画面に表示される間にはブランキング映像ｎ＋１’が、フィールド期間ｎ＋１の映像及びフィールド期間ｎ＋２の映像が夫々画面に表示される間にはブランキング映像ｎ＋２’が、夫々画面に表示される。フィールド期間ｎ＋１の映像には、フィールド期間ｎの映像に対する変化部分3503、3504が示され、その夫々はフィールド期間ｎ＋１の映像の直前に表示されるブランキング映像ｎ＋１’に示される映像変化領域3501、3502に対応する。
【０３０４】
黒色表示されるブランキング映像内に生成された映像変化領域3501、3502は、画面上部において映像を保持するため、黒色表示に代えて、フレーム期間ｎでこの領域に表示された階調と黒色との中間にある階調で表示され、画面上部における液晶層の光透過率の減少を遅延させる。画面下部においても、映像変化領域3501、3502は、黒色表示に代えて黒色とフレーム期間ｎ＋１でこの領域に表示されようとする階調との中間にある階調で表示される。即ち、映像変化領域3501、3502の画面下側にはブランキング映像ｎ＋１’の直後に表示される映像データ（フレーム期間ｎ＋１の映像）が予め書込まれる。液晶表示パネルの画面中央は、ブリンクパルスを設定する基準でもあるため、ブランキング映像ｎ＋１’は映像変化領域3501、3502を含めて黒色表示される。
【０３０５】
このように、ブランキング映像ｎ＋１’内の映像変化部分3501、3502の画面上部、画面下部、画面中央部に夫々境界条件を設定し（互いに異なる階調で表示し）、それ以外の部分にはその両側に設定された境界条件（階調）の相違を補完して、図３５のような縦方向のグラデーション映像領域（Gradated  Image  Region）を生成させる。
【０３０６】
これにより、ブリンクパルスを画面中央に合わせて設定しても、画面上部の液晶層はランプ点灯時に既に書込まれた映像に応じた光透過率に保たれるため、暗く表示されることが抑制される。また、画面下部の液晶層の光透過率はランプ点灯時に書込まれようとする映像に応じて上昇し始めているため、画面下部の画素行はこの映像に応じた輝度で表示される。その結果、液晶表示パネルの画面上下に生じる輝度不均一は殆ど目立たなくなる。
【０３０７】
＜実施例１０＞
図３６は、１フレーム期間に画素アレイを上述の２ライン同時書き込みで走査して、映像データとブランキング・データとを順次画素アレイに表示させる映像のインパルス表示において、ブランキング・データで画素アレイ全域を黒表示させる代わりに、このブランキング・データの直前に書込まれた映像データ又はその類似データを低い階調で暗く表示する実施例の説明図である。
【０３０８】
図３６には、図３４(a)〜(d)や図３５と同様に、明るい中間調背景に暗い中間調の縦長のベルト・パターンを左から右へスクロールさせた映像を、連続した３つのフレーム期間ｎ，ｎ＋１，ｎ＋２に亘って示す。本実施例において、これに参酌される上述の実施例に応じ、フレーム期間をフィールド期間に言い換えることができる。
【０３０９】
フレーム期間ｎの映像とフレーム期間ｎ＋１の映像とが夫々画面に表示される間にはブランキング映像ｎ＋１’が、フレーム期間ｎ＋１の映像及びフレーム期間ｎ＋２の映像とが夫々画面に表示される間にはブランキング映像ｎ＋２’が、夫々画面に表示される。本実施例を実施例１に組合せたとき、ブランキング映像ｎ＋１’はフレーム期間ｎの映像とともにフレーム期間ｎにおいて画素アレイに書込まれ、ブランキング映像ｎ＋２’はフレーム期間ｎ＋１の映像とともにフレーム期間ｎ＋１において画素アレイに書込まれる。
【０３１０】
ブランキング映像ｎ＋１’はフレーム期間ｎの映像で表示される背景とベルト・パターンとの各々を、フレーム期間ｎの映像で表示される階調より低い階調で表示する。このブランキング映像ｎ＋１’は、例えば、フレーム期間ｎの映像データに画面全体を低い階調（例えば、黒色）で表示させるブランキング・データを重畳させ、フレーム期間ｎの映像データとブランキング・データとの中間の階調を示す言わば擬似的な映像データとして生成される。この擬似的な映像データは、表示制御回路114又はその周辺回路で生成しても、実施例５に述べたドレイン・ドライバＩＣに類似したドレイン線駆動回路でマスク・ロジックを上述のブランキング・データと映像データとを合成する回路に置換えて生成してもよい。
【０３１１】
ブランキング映像ｎ＋２’も、ブランキング映像ｎ＋１’と同様にフレーム期間ｎ＋１の映像で表示される背景とベルト・パターンとの各々を、フレーム期間ｎ＋１の映像で表示される階調より低い階調で表示する。
【０３１２】
本実施例のように、ブランキング映像を一様な黒色表示でなく、このブランキング映像の前に表示された映像データとブランキング・データとを組合せて生成した中間データで表示すると、ブランキング映像を一様な黒色表示とする場合に比べて、見かけ上の黒表示状態への応答特性が遅延され、ホールド表示に近い状態で画像を生成する。これにより、本実施例では映像は明るく表示されるため、動きの少ない映像の表示に有効である。
【０３１３】
＜実施例１１＞
液晶表示装置に入力される映像データのフレーム期間（又はフィールド期間）毎に、液晶表示パネルの表示画面を映像データに応じた映像の表示状態に保つ液晶表示装置のホールド駆動と、この映像の表示状態にした後にブランキング映像表示状態（例えば、黒表示状態）に替える液晶表示装置のインパルス駆動（上述実施例参照）とにおける液晶表示パネルの光学的な応答とその改善について、以下に述べる。
【０３１４】
図３７(a)は、１フレーム期間3710に入力された映像データに応じて液晶表示装置をホールド駆動させるときの階調電圧波形3701と、インパルス駆動させるときの階調電圧波形3702とを示す。それぞれの電圧波形は、液晶表示パネルに設けられた任意の画素の画素電極に印加され、その電位変動はこの画素に対応した液晶層に生成される電界強度の変動をも示す。液晶表示装置をホールド駆動させる階調電圧波形3701が印加された画素（画素電極）に対し、これに対応する液晶層の光透過率の変動は応答波形3703で表わされる。また、液晶表示装置をインパルス駆動させる階調電圧波形3702が印加された画素（画素電極）に対し、これに対応する液晶層の光透過率の変動は応答波形3704で表わされる。
【０３１５】
これらの階調電圧波形及び光透過率の応答波形はノーマリ・ブラック・モードで画像表示を行う液晶表示装置に対して描かれている。このため、階調電圧波形3701，3702の電位は縦軸沿いに上がるほど高くなる。液晶層の光透過率応答波形3703，3704は、縦軸沿いに上がるほど高い透過率を示し、液晶表示パネルの画面の輝度を高める。液晶層の光透過率及びその変調による画像表示をノーマリ・ブラック・モードで制御するとき、理論的には液晶層の光透過率はその内部に生成される電界の強度が高くなるほど上昇する。
【０３１６】
図３７(a)に示された複数の縦軸のうち、実線で示された夫々は時間軸（横軸）を液晶表示装置に入力される映像データのフレーム期間（又は、フィールド期間）毎に分割する。また、点線で示された夫々の縦軸は、実線の縦軸の一対で規定される夫々のフレーム期間を前半（左側）と前半（右側）とに分割する。液晶表示装置を、これに入力される原映像の１フレーム期間の前半でその画素アレイに映像データを書き込み、その後半でその画素アレイにブランキング・データを書き込む実施例１にて詳述した如き方法で駆動させ、その画面に映像をインパルス表示させるとき、点線の縦軸は各フレーム期間を画素アレイへの映像データの書き込み期間とブランキング・データの書き込み期間との境界を示す。
【０３１７】
液晶層をホールド駆動させる階調電圧波形3701の電位は、フレーム期間毎に映像データに応じた値に固定され、液晶層内の電界強度を夫々のフレーム期間に保持（Hold）する。これに対して、液晶層の光透過率応答波形3703は階調電圧波形3701の電位に必ずしも追従せず、例えば、階調電圧波形3701のフレーム期間3710のHigh−Level（明るい中間調に対応）から次のフレーム期間3711のLow−Level（暗い中間調に対応）への変化に対し、光透過率応答波形3703はフレーム期間3711の終了時においてもLow−Levelの階調電圧に応じた低さの光透過率に到らない。これとは逆に、階調電圧波形3701がLow−Levelに保持された４フレーム期間の後に再びフレーム期間3710と同じHigh−Levelへ戻されるフレーム期間3712の終了時において、光透過率応答波形3703は、これがフレーム期間3710で示した光透過率より低い光透過率に留まる。
【０３１８】
液晶層をインパルス駆動させる階調電圧波形3702の電位は、フレーム期間毎に、その前半に映像データに応じた値に固定され、その後半にブランキング・データ（例えば、画素を黒く表示する）に応じた値に固定される。これにより、フレーム期間の前半に映像データに応じた強度で液晶層内に生成された電界を、このフレーム期間の後半に打ち消して液晶層の光透過率を弱める（ノーマリ・ホワイト・モードで液晶層を駆動する場合は逆にフレーム期間の後半で液晶層内の電界を最大にする）。これに対して、液晶層の光透過率応答波形3704は、フレーム期間3710内においても階調電圧波形3702の電位に充分追従せず、液晶層の光透過率はフレーム期間3710の終了時でさえ、最小値に到らない。
【０３１９】
階調電圧波形3702は、階調電圧波形3701と同様に、フレーム期間3710及びフレーム期間3712以降に画素を明るい中間調で表示し、フレーム期間3710とフレーム期間3712との間のフレーム期間3711を含めた４フレーム期間に画素を暗い中間調で表示するように変化する。このため、各フレーム期間の前半において、階調電圧波形3702は、上述のHigh−Level又はLow−Levelの階調電圧を示す。また、各フレーム期間の後半において、階調電圧波形3702は、上述のLow−Levelより低いLowest−Levelの階調電圧に保持され、画素を黒く表示する。従って、画素を明るく表示するフレーム期間3710から画素を暗く表示するフレーム期間3711へ推移する過程で、フレーム期間3710後半のブランキング・データ書き込みで液晶層の光透過率が下げられることが期待される。しかし、上述の如く、フレーム期間3710内において光透過率応答波形3704は液晶層をインパルス駆動させる階調電圧波形3702に充分に追従しないため、フレーム期間3711における液晶層の光透過率の極大値は、これに続く３フレーム期間におけるそれより高くなる。また、４フレーム期間に亘り暗く表示された画素を明るく表示させるフレーム期間3712では、液晶層の光透過率が階調電圧波形3702の急峻な立上りに追従しきれない。このため、フレーム期間3712における液晶層の光透過率の極大値は、フレーム期間3712のブランキング・データ書き込みに続く次のフレーム期間における液晶層の光透過率の極大値に比べて低くなる。
【０３２０】
上述のように、液晶層の駆動方式に関わらず、時間軸に沿う矩形波として示される階調電圧（液晶層内の電界強度）の変化に対し、液晶層の光透過率は或る時定数が与えられた対数関数の如き応答を示す。換言すれば、階調電圧が急峻に変わる特定の時刻に対し、液晶層の光透過率がその階調電圧に対応した値を示すまで時間を要する。液晶表示装置は、初期配向された液晶分子を液晶層内の電界強度に応じて強制的に所望の方位に配向させ、また、この電界を弱めて液晶分子を初期配向された方位に戻すことで液晶層の光透過率を制御して、画像を表示する。従って、先述のように液晶層の光透過率は、その内部の電界強度の増減に対してヒステリシスを示し、さらに液晶層内の電界を変化させた時刻における液晶分子の配向方位によっても電界強度の変化に対する応答（配向方位の変化）は異なる。従って、フレーム期間毎に画素アレイへのブランキング・データ書き込みで液晶層の光透過率を落とす液晶層のインパルス駆動においても、このフレーム期間の前に画素アレイに書込まれてきたデータ（換言すれば、これらのデータに応じて印加された電界の変動による液晶分子の配向方位）が、フレーム期間に画素アレイに書込まれる映像データ及びブランキング・データの夫々に対応する液晶層の光透過率の変動に巨視的な履歴（Hysteresis）として現れる。このため、フレーム期間に応じて、画素アレイへのブランキング・データ書き込みにより液晶表示装置の画面が到達する黒レベル（ブランキング表示色）が異なることになる。
【０３２１】
以上の現象から、液晶層をインパルス駆動させるときに、フレーム期間（第１フレーム期間）から次のフレーム期間（第２フレーム期間）に推移する所謂映像変化期間で、第１フレーム期間又はその前のフレーム期間の映像データをブランキング・データでリセットするも、その効果が十分に発揮できない可能性も生じる。例えば、映像変化期間で画面を黒く表示しても（以下、黒レベルリセット）、第１フレーム期間に表示された明るい映像が第２フレーム期間で表示される暗い映像に残り、また、第１フレーム期間に表示された暗い映像が第２フレーム期間で表示される明るい映像に残る。このように、或るフレーム期間に表示される映像にこのフレーム期間の前に表示された映像が生じる現象を残像（Image  Retention）という。この残像は、例えば図３４(a)を参照して実施例８で述べたように、フレーム期間毎に画面内で移動する物体の像の輪郭をぼやかして、動画像の鮮明さを損なう。
【０３２２】
一方、現在量産されている液晶材料の光透過率の立ち上がりと立下りに要する応答時間の合計は概ね35ｍｓ〜40ｍｓの範囲にある。実施例１や実施例７で述べたように、60Ｈｚで液晶表示装置に入力される原映像のフレーム期間は約16.7ｍｓであるため、液晶材料の多くは１フレーム期間内に十分な応答を示せないとしても過言でない。特にノーマリ・ブラック・モードで駆動されるＩＰＳ型液晶表示装置に用いられる液晶材料は、上述の映像変化期間における黒レベルリセットへの応答が遅く、また中間調表示に応じた光透過率への応答も遅いため、上述の残像が特に明るい映像を表示した後に生じ易い。このような液晶材料を含む液晶層に１フレーム期間の半分の周期毎に映像信号に応じた電界とブランキング信号に応じた電界とを繰り返して発生させる液晶層のインパルス駆動において、その光学応答波形3704が示す如く、液晶層の光透過率は、映像信号に応じた階調にも、また黒レベルリセットに応じた階調にも応答しきれない。
【０３２３】
このような課題に対し、本実施例では、階調電圧波形3701，3702を夫々加工しては、ホールド駆動される液晶表示パネルやインパルス駆動される液晶表示パネルに生じる残像を抑制する。図３７(b)には、階調電圧波形3701に時間軸フィルタを施して生成された階調電圧波形3705と、階調電圧波形3702に時間軸フィルタを施して生成された階調電圧波形3706とが示される。図３７(b)に示されたフレーム期間3713及びフレーム期間3714は、図３７(a)に示されたフレーム期間3711及びフレーム期間3712に夫々対応する。階調電圧波形3705，3706は、図３７(a)の階調電圧波形3701，3702と同様に、フレーム期間3710及びフレーム期間3714以降に画素を明るい中間調で表示し、フレーム期間3710とフレーム期間3714との間のフレーム期間3713を含めた４フレーム期間に画素を暗い中間調で表示するように変化する。液晶層をホールド駆動する階調電圧波形3705に対して液晶層は光透過率応答波形3707を示し、液晶層をインパルス駆動する階調電圧波形3706に対して液晶層は光透過率応答波形3708を示す。なお、図３７(b)に示される実線の縦軸及び点線の縦軸も、図３７(a)に示される夫々と同様に定義される。
【０３２４】
光透過率の立ち上がりと立下りに１フレーム期間以上の時間を要する言わば応答速度の低い液晶材料は、良好なホールド特性を示す。しかし、この液晶材料を含む液晶層をインパルス駆動させるとき、このホールド特性が上述の残像を発生させた。このため、本実施例では、図３７(b)のフレーム期間3713，3714に見られるように、階調電圧波形3705，3706の一部の電位を映像の変化を強調するように設定して、前に表示された映像を消す言わば画像処理を施す。
【０３２５】
本実施例では、上述の画像処理を、フレーム期間（第１フレーム期間）から次のフレーム期間（第２フレーム期間）への推移にて、映像の明るさが変化するときに、第２フレーム期間で表示される映像データに施す。例えば、第１フレーム期間で明るい中間調の映像が表示され、これに続く第２フレーム期間で暗い中間調の映像が表示される場合、図３７(b)のフレーム期間3713における階調電圧波形3705，3706のように、映像信号を暗い中間調の映像に対応したLow-Levelより低いLower-Levelに設定する。これにより、図３７(b)において、フレーム期間3713における階調電圧波形3705はフレーム期間3713に続く３つのフレーム期間よりも低い電位を示し、フレーム期間3713の前半（映像書き込み期間）における階調電圧波形3706はフレーム期間3713に続く３つのフレーム期間の夫々の前半よりも低い電位を示す。図３７(b)では、Lower-Levelを上述の黒レベルリセットに用いるLowest−Level（各フレーム期間の後半で階調電圧波形3706が示す電位）よりも高くしたが、Lower-LevelをLowest−Levelと等しくしても、本実施例の効果を損なうものではない。
【０３２６】
フレーム期間3713にて、階調電圧波形3705，3706を上述のように設定すると、フレーム期間3713開始時に液晶層内の電界は大きく変化するため、液晶層内の液晶分子は所定方位への配向への拘束から解き放されて初期配向状態に戻り易くなる。このような液晶分子を取り巻く環境の変化は、図３７(a)のフレーム期間3711においても生じるが、先述したように液晶分子が電界により強制された配向方位から初期配向状態に戻る過程では、この配向方位変化を強制する力はない。これに対し、本実施例では、液晶分子が経験する電界変位を大きくして、初期配向状態に戻ろうとする動きを促し、液晶分子が液晶層に所望の光透過率を示させる配向方位に到る時刻を早める。
【０３２７】
液晶層をインパルス駆動する場合は、フレーム期間3713の前に印加されるフレーム期間3710のブランキング信号により、フレーム期間3710終了時の液晶分子の配向方位が、初期配向状態に近付く。フレーム期間3710終了時において、図３７(a)の階調電圧波形3702による電界で動かされる液晶分子も図３７(b)の階調電圧波形3706による電界で動かされる液晶分子と概ね同じ方位に配向される。しかし、階調電圧波形3702は、フレーム期間3711の前半にて、液晶層内の電界強度をフレーム期間3710終了時のそれより上昇させるため、初期配向状態に戻ろうとしていた液晶分子は再びフレーム期間3710終了時より液晶層の光透過率を高める配向方位に向けて動き出す（図３７(a)の光透過率応答波形3704参照）。これに対し、本実施例による階調電圧波形3706は、そのフレーム期間3710終了時の電位に対するフレーム期間3713前半における電位の増加が抑えられているため、フレーム期間3713前半に液晶層内の電界強度を液晶分子の初期配向状態に戻る動きを減速させる程度に抑える。従って、フレーム期間3713前半における液晶層の光透過率は、図３７(a)の光透過率応答波形3708に示される如く緩やかに減少する。このため、フレーム期間3713前半において画素は映像データに応じた暗さの中間調で表示され、フレーム期間3713後半において画素はブランキング・データに応じた暗さ（黒さ）で表示される。また、フレーム期間3710の開始時刻からフレーム期間3713の終了時刻に到る画素の明るさの変化は、液晶表示装置のユーザに、フレーム期間3710で明るい中間調を表示する画素がフレーム期間3713で急峻に暗い中間調を表示することを認識させる。このため、フレーム期間3713において、フレーム期間3710及びそれ以前に表示された映像に因る残像は、もはや液晶表示装置の画面にて認識され得なくなる。
【０３２８】
一方、第１フレーム期間で暗い中間調の映像が表示され、これに続く第２フレーム期間で明るい中間調の映像が表示される場合、図３７(b)のフレーム期間3714における階調電圧波形3705，3706のように、映像信号を明るい中間調の映像に対応したHigh-Levelより高いHigher-Levelに設定する。これにより、図３７(b)において、フレーム期間3714における階調電圧波形3705はフレーム期間3714の次のフレーム期間よりも高い電位を示し、フレーム期間3714の前半における階調電圧波形3706はフレーム期間3714の次ぎのフレーム期間前半よりも高い電位を示す。図３７(b)では、Higher-Levelを画素を白く表示する（画素の輝度を最高にする）Highest−Levelより低くしたが、Higher-LevelをHighest−Levelと等しくしても、本実施例の効果を損なうものではない。
【０３２９】
図３７(b)のフレーム期間3714においては、その前のフレーム期間に比べて画素が明るく表示される。このため、フレーム期間3714の開始時における階調電圧の上昇を大きくして、液晶分子を液晶層が所望の光透過率（フレーム期間3714に表示すべき明るい中間調に応じる）を示す配向方位に向けて、より強い電界で強制的に動かすことができる。特に、液晶層をインパルス駆動させる階調電圧波形3708は、フレーム期間3714の開始前までブランキング表示された画素をフレーム期間3714の開始とともに急峻に明るく表示させるため、液晶表示装置のユーザはフレーム期間3714以前に表示された映像に因る残像をもはや認識しえない。
【０３３０】
このように、本実施例ではフレーム期間の推移に伴う映像データ（画素データ）の明るさの変化を、液晶表示装置に入力される原映像のそれに比べて強調する（変化分を大きく設定する）ことで、液晶表示パネルの映像履歴による残像、色ずれ、コントラスト低下等の動画質（Motion  Picture  Quality）の劣化要因を低減する。
【０３３１】
上述した本実施例による階調電圧波形の加工（いわば、画像処理）は、例えば、図３に示した表示制御回路114又はその周辺回路等の、液晶表示装置（液晶表示モジュール）内に設けられたデータ処理システムにより、以下の如く行える。
【０３３２】
実施例１や実施例７で述べたように、表示制御回路114には液晶表示装置（液晶表示モジュール）に入力された原映像を格納するフレーム・メモリが接続される。連続する一対のフレーム期間（第１のフレーム期間とこれに続く第２のフレーム期間）毎に液晶表示装置のインターフェース（液晶表示装置の外部から映像情報を受ける端子）から、第１のフレーム期間の原映像（第１原映像）と第２フレーム期間の原映像（第２の原映像）とが液晶表示装置に順次入力される。第１のフレーム期間において、第１原映像は液晶表示装置に入力され、且つ、フレーム・メモリに格納される。第２のフレーム期間において、第２原映像が液晶表示装置に入力されるとともに第１の原映像がフレーム・メモリから読み出され、第２原映像がフレーム・メモリに格納される。この工程は、実施例１や実施例７で既に説明され、さらに第２のフレーム期間に続く第３のフレーム期間では、第３の原映像を液晶表示装置に入力しながら第２の原映像をフレーム・メモリから読み出し、第３の原映像をフレーム・メモリに格納する動作を、フレーム期間毎に繰り返していく。
【０３３３】
ここで第２のフレーム期間に着目すれば、フレーム・メモリから読み出される第１の原映像とこれに格納される第２の原映像とを、フレーム・メモリ周辺の、例えば表示制御回路114内部又はその周辺に設けられたコンパレータ（比較器）で比較できる。このため、第２の原映像（映像データ）における第１の原映像に比べて表示階調が変化した領域を特定することができる。コンパレータで特定された第２の原映像における階調変化領域（又は明るさ変化領域）に基づき、表示制御回路114に備えられた走査データ生成回路102（図１参照）で、第２の原映像の階調変化領域を強調するように加工し、ドレイン線駆動回路105に転送される映像データを生成する。即ち、第２の原映像の階調変化領域が、これに対応する第１の原映像の領域より暗い中間調を表示させるデータを含めば、このデータを更に暗い中間調（黒に近い表示色）に応じたデータに差し替える。また、第２の原映像の階調変化領域が、これに対応する第１の原映像の領域より明るい中間調を表示させるデータを含めば、このデータを更に明るい中間調（白に近い表示色）に応じたデータに差し替える。従って、液晶表示装置に入力される第２の原映像とドレイン線駆動回路105に転送される第２の映像又はこれから生成された映像データとを、例えば、番地（この映像を表示する画素アレイの画素又は画素群を特定する）毎に比較すると、階調データが互いに乖離した領域（画素又は画素群）が認められる。
【０３３４】
このように、本実施例によれば、ドレイン線駆動回路105から画素アレイ（液晶表示パネル）のドレイン線に出力される階調電圧波形に、液晶表示装置（液晶モジュール）内に備えられたシステムで、上述の残像を抑えるに好適な補正を施すことができる。
【０３３５】
【発明の効果】
本発明によれば、１フレーム期間分の画像データにブランキング・データを挿入することにより、１フレーム期間内に画像データとブランキング・データとを表示するために、動画ぼやけ等に起因する画質劣化を抑制するという効果を奏する。さらに、本発明によれば、任意の表示素子に１フレーム期間内に画像データとブランキング・データとが表示されるようにラインを選択することにより、ドレイン・ドライバ数の増大を抑制するため、構造の大型化・複雑化を抑制するという効果を奏する。
【図面の簡単な説明】
【図１】本発明による表示装置のシステム構成図である。
【図２】本発明の画素アレイの等価回路図である。
【図３】本発明による表示装置の一例の回路構成を示すブロック図である。
【図４】本発明による表示装置に備えられた表示制御回路の機能を説明する図である。
【図５】本発明による画素アレイの等価回路の一例と、この画素アレイに転送される映像データ波形のアイ・ダイヤグラムを示す図である。
【図６】本発明の実施例１にて説明される２ライン同時書き込み及び２ライン飛び越し走査により駆動される表示装置のゲート選択パルスのタイミング・チャートである。
【図７】本発明の実施例１にて説明される２ライン同時書き込み及び２ライン飛び越し走査で駆動される液晶表示装置の各信号線駆動波形と液晶の光学応答波形とを示す図である。
【図８】本発明の実施例１にて説明される階調電圧生成回路の概略図である。
【図９】本発明の実施例１にて説明される４ライン同時書き込み及び４ライン飛び越し走査により駆動される表示装置のゲート選択パルスタイミング・チャートである。
【図１０】本発明の実施例１にて説明される４ライン同時書き込み及び４ライン飛び越し走査で駆動される液晶表示装置の各信号線駆動波形と液晶の光学応答波形とを示す図である。
【図１１】本発明の実施例１で説明される２ライン同時書き込み及び２ライン飛び越し走査で駆動される表示装置における映像データ生成過程を示す図である。
【図１２】本発明の実施例１で説明される４ライン同時書き込み及び４ライン飛び越し走査で駆動される表示装置における映像データ生成過程を示す図である。
【図１３】ワイドでない表示装置の画面（画素アレイ）にワイドな映像を表示する例を説明する図である。
【図１４】ワイドな表示装置の画面（画素アレイ）にワイドでない映像を表示する例を説明する図である。
【図１５】本発明の実施例１において、無効領域走査を簡略化するに好適なゲート選択パルスのタイミング・チャートを示す図である。
【図１６】本発明の実施例1にて述べられる表示制御情報付き映像フォーマットの概略を示す図である。
【図１７】本発明の実施例２において、２ライン同時書き込み及び２ライン飛び越し走査で駆動される液晶表示装置のゲート選択パルスとバックライト点滅との夫々のタイミング・チャートを示す図である。
【図１８】本発明の実施例２における、液晶表示パネルの無効表示領域とその光源装置におけるランプ点灯位置との対応を示した図である。
【図１９】本発明の実施例３において、画素アレイの１ライン毎を走査するゲート選択パルスのタイミング・チャートを示した図である。
【図２０】本発明の実施例３において、画素アレイの１ライン毎走査する時の各信号線駆動波形と液晶の光学応答波形とを示した図である。
【図２１】本発明の実施例３において、２ライン同時書き込み及び２ライン飛び越し走査で駆動される表示装置のゲート選択パルスのタイミング・チャートである。
【図２２】本発明の実施例３において、２ライン同時書き込み及び２ライン飛び越し走査で駆動される表示装置の各信号線駆動波形と液晶光学応答波形である。
【図２３】本発明の実施例４における表示装置の概要を示す図である。
【図２４】本発明の実施例４における表示装置のゲート選択パルスのタイミング・チャートである。
【図２５】本発明の実施例５におけるドレイン・ドライバIC（集積回路素子）の一例である。
【図２６】本発明の実施例５におけるドレイン・ドライバICの他の一例である。
【図２７】本発明の実施例５におけるドレイン・ドライバICの他の一例である。
【図２８】本発明の実施例５にて、ドレイン線駆動回路に高速で転送される映像データの生成過程を示す概念図である。
【図２９】本発明の実施例５にて用いた表示装置の一例を示す図である。
【図３０】本発明の実施例６における表示装置のゲート選択パルスのタイミング・チャートである。
【図３１】本発明の実施例６における隣接した一対のライン（ゲート線）に夫々対応する夫々の画素の駆動波形と光学応答波形である。
【図３２】本発明の実施例７における画素アレイのライン走査を説明する概念図である。
【図３３】本発明の実施例７における表示装置のゲート選択パルスのタイミング・チャートである。
【図３４】本発明の実施例８におけるフレーム期間毎のブランキング・データ（黒データ）挿入方法の説明図である。
【図３５】本発明の実施例９におけるフレーム期間毎のブランキング・データ（黒データ）の挿入方法の説明図である。
【図３６】本発明の実施例１０におけるフレーム期間毎のブランキング・データ（黒データ）の挿入方法の説明図である。
【図３７】本発明の実施例１１による液晶表示装置の階調電圧波形と液晶透過率応答波形との関係を示す図である。
【符号の説明】
101…画像信号源、102…走査データ生成回路、103…走査タイミング生成回路、104…ゲート線駆動回路、105…ドレイン線駆動回路、106…画素アレイ、107…バックライト、108…バックライト駆動回路、109…ゲート線制御バス、110…ドレイン線制御バス、111…バックライト制御バス、113…受信回路、114…表示制御回路、120…テレビジョン放送、121…映像データ（表示データ）、122…タイミング信号、123…映像データ（メモリに格納）、124…フレーム・メモリ制御信号、125…階調電圧供給線、301…フレーム周期、302…映像走査期間、303…ブランキング走査期間、304…ゲート選択期間、401…１フレーム期間、402…映像書き込み期間、403…ブランキング期間、404…ゲート選択期間、405…ゲート線駆動波形、406…ドレイン線駆動波形、407…ソース電圧波形、408…コモンレベル、409…液晶の光学応答波形。
【図１】
0004218249.tif 000011
【図２】
0004218249.tif 000012
【図３】
0004218249.tif 000013
【図４】
0004218249.tif 000014
【図５】
0004218249.tif 000015
【図６】
0004218249.tif 000016
【図７】
0004218249.tif 000017
【図８】
0004218249.tif 000018
【図９】
0004218249.tif 000019
【図１０】
0004218249.tif 000020
【図１１】
0004218249.tif 000021
【図１２】
0004218249.tif 000022
【図１３】
0004218249.tif 000023
【図１４】
0004218249.tif 000024
【図１５】
0004218249.tif 000025
【図１６】
0004218249.tif 000026
【図１７】
0004218249.tif 000027
【図１８】
0004218249.tif 000028
【図１９】
0004218249.tif 000029
【図２０】
0004218249.tif 000030
【図２１】
0004218249.tif 000031
【図２２】
0004218249.tif 000032
【図２３】
0004218249.tif 000033
【図２４】
0004218249.tif 000034
【図２５】
0004218249.tif 000035
【図２６】
0004218249.tif 000036
【図２７】
0004218249.tif 000037
【図２８】
0004218249.tif 000038
【図２９】
0004218249.tif 000039
【図３０】
0004218249.tif 000040
【図３１】
0004218249.tif 000041
【図３２】
0004218249.tif 000042
【図３３】
0004218249.tif 000043
【図３４】
0004218249.tif 000044
【図３５】
0004218249.tif 000045
【図３６】
0004218249.tif 000046
【図３７】
0004218249.tif 000047