(57)【特許請求の範囲】
【請求項１】
入力の長さｎ１と出力の長さｎ２と重複を有する改良高速畳み込みアルゴリズムによって変換された信号の利用可能な変換長と重複を増大する方法であって、
入出力の一方の側で、必ずしも長さが同じでない連続するブロックの一部を重複させ、入出力の他方の側と平均的には重複が同じになるようにし、
時間的に連続したブロックの信号を整列する方法。
【請求項２】
前記ブロックは周波数をシフトさせ、周波数シフトに起因する位相シフトを補償する請求項１に記載の方法。
【請求項３】
ｎ１とｎ２がともに２の累乗（２ｘ）ではなく、ｎ１とｎ２には共通の因数があることを特徴とする請求項１に記載の方法。
【請求項４】
ｎ１とｎ２はともに２の累乗（２ｘ）であり、ｎ１とｎ２には共通の因数がないことを特徴とする請求項１に記載の方法。
【請求項５】
さらに、
ｎ１とｎ２は共通の因数を有し、ｎ１とｎ２とはともに２の累乗（２ｘ）ではないことを特徴とする請求項１に記載の方法。
【請求項６】
前記重複させる過程は、さらに、
ブロックの重複部分又は非重複部分の長さを表す長さｍ（ｍは正の整数）のベクトルを作成し、ベクトルのエレメントの長さの平均が前記平均的には同じになるようにした重複と一致し、重複のシーケンスはベクトルの繰り返しになる請求項１に記載の方法。
【請求項７】
前記時間的に連続したブロックの信号を整列する過程は、さらに、異なるブロックからのＤＦＴサンプルに、ＤＦＴの異なる遅延に対応する、異なる位相シフト増分を有する正弦波を掛ける請求項１に記載の方法。
【請求項８】
前記時間的に連続したブロックの信号を整列する過程は、さらに、周波数領域においてフィルタ応答の係数、Ｈ（ｋ）に同じ位相シフト増分を掛けることを特徴とする請求項１に記載の方法。
【請求項９】
前記重複させる過程は、さらに、
ブロックの重複部分又は非重複部分の長さを表す長さｍ（ｍは正の整数）のベクトルを作成し、ベクトルのエレメントの長さの平均が前記平均的には同じになるようにした重複と一致し、重複の値はランダムな順番である、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
発明の属する技術分野
本発明は、広くはデジタル領域でのフィルタ処理、デシメーション又は補間、および周波数変換に関し、より具体的には、無線通信システムのワイドバンドマルチチャネル受信機のチャネル分離、と送信機のチャネル統合のための改良高速畳み込みアルゴリズムの使用に関するものである。
【０００２】
関連技術
セルラー地上移動無線（ＬＭＲ）、衛星、無線地域ネットワーク（ＷＬＡＮ）およびその他の電気通信システムにおける無線基地局では、多くの送受信チャネルを同時に取り扱う。将来は、同じことが移動電話等の端末でも行われるようになると考えられる。この種の無線システムの受信機と送信機は、それぞれチャネル分離とチャネル統合のための構造を有する。チャネル分離とチャネル統合は、送信および受信信号の、フィルタ処理、デシメーション／補間および周波数変換と定義される。
【０００３】
図１に示した従来の受信機は、アンテナ１０５によって無線周波数（ＲＦ）信号を受信し、ＲＦフロントエンド１１０で中間周波数に変換する。ＲＦフロントエンド１１０は、低ノイズアンプ（ＬＮＡ）、フィルタと周波数変換回路から構成される。次に、所望のチャネルを受信チャネル分離器１２０によって抽出する。チャネル分離器１２０はさらにＬＮＡ、周波数変換回路とフィルタを有する。
【０００４】
所望のチャネルが次にＲＸベースバンド処理ユニット１３０によって処理されて受信デジタルデータストリームが作成される。現在のベースバンド処理は通常アナログ／デジタル変換、デジタルフィルタ処理、デシメーション、イコライゼーション、復調、チャネル復号化、逆インターリーブ、データ復号化、タイミング抽出等から構成される。
【０００５】
図１に示す従来の送信機構造は、受信機構造と対を成すものである。送信データはまず、ＴＸベースバンド処理ユニット１４０によって処理されて、データ符号化、インターリーブ、チャネル符号化、変調、補間フィルタリング、デジタル／アナログ変換等が行われる。ベースバンドチャネルが次に送信チャネル統合器１５０を経由してＩＦ周波数に変換される。送信チャネル統合器１５０は、フィルタ、周波数変換回路、低出力アンプを具備する。ＩＦ信号は次にＲＦに変換され、周波数変換回路、フィルタおよび高出力アンプを具備するＲＦフロントエンド１６０で増幅される。信号は次にアンテナ１６５から送信される。
【０００６】
図１は、移動端末（例えば移動電話）で使用されている、チャネルが１つの従来型受信機と送信機の構造を示すものである。基地局の場合には、複数のチャネルが同様に処理される。受信機の側では、伝播路はどこかの時点で複数の伝播路に分離して、それぞれのチャネルが処理される。送信機の場合は、チャネルはチャネルはそれぞれ独立に処理されて、次にどこかの時点で組み合わせられてマルチチャネル信号となる。分岐点および組み合わせられる点は変化し、したがって、これに応じて複数基地局受信機と送信機の構造が存在する。より重要なことは、従来のアナログとデジタルインターフェースがチャネル分離器とベースバンド処理ブロックの間のどこかに存在することである。
【０００７】
アナログチャネル分離器／チャネル統合器は設計製造共に複雑で、結果的にコストが高い。したがって、より安価で製造が容易なチャネル分離器／チャネル統合器を提供するために、将来のアナログおよびデジタルインターフェースは、ＲＦフロントエンドとチャネル分離器ブロックの中間のどこかに位置することになる。将来の無線受信機と送信機の構造は、いろいろな名称で呼ばれているが、これには、マルチ標準無線、ワイドバンドデジタルチューナ、ワイドバンド無線およびソフトウエア定義無線という名称が含まれるが、これらは何れもデジタルチャネル分離器／チャネル統合器を必要とする。
【０００８】
効率的なデジタルチャネル分離器／チャネル統合器にとって、フィルタリング、デシメーション／補間および周波数変換は、消費電力とチャネル毎のダイエリアの点から非常に重要である。１つの集積回路（ＩＣ）になるべく多くのチャネルを集積することを目標とした、デジタルチャネル分離／チャネル統合を行う方法は複数存在する。以下に述べる例では、ワイドバンド信号はＡＤＣでサンプリングされるものと仮定する。ワイドバンド信号は、中間周波数（ＩＦ）を中心に分布しており、複数の周波数分割多重化（ＦＤＭ）チャネルから構成されているのが通例である。
【０００９】
最も明らかな方法を図２に示した。受信機の構造は、チャネル毎の正弦／余弦発生器、デシメーションとフィルタ処理を有する同相と４位相（ＩＱ）周波数変換を行う従来型のアナログチャネル分離器を模倣したものである。デシメーションフィルタリングの大部分は演算的には簡便なＣＩＣフィルタによって実施することができる。この構造を有する補正回路は複数の製造者から提供されている。送信機にはこれと対称構造を有するものを使用することができる。
【００１０】
ＩＱチャネル分離器は、同時に複数の標準を取り扱うことができ、チャネルが任意であるという柔軟性を有する。この装置の主な欠点は、高いサンプリング周波数におけるＩＱ周波数変換が必要なことと、チャネル毎のデシメーションフィルタが必要なことである。これは、チャネル毎のダイエリアと消費電力が比較的大きいことを意味する。
【００１１】
別のチャネル分離器構成は、図３に示した、受信機内部に設けられるデシメータフィルタバンクである。この方法によれば、複数又はすべてのチャネルで共通のポリフェーズフィルタを共有する。この構造のハードウエアコストは、多くのチャネルで負担するので安価で、良好なフィルタリング特性が得られる。フィルタバンクは、チャネルを補間し、追加する送信機のチャネル統合器にも使用することができる。この装置は、国際出願第ＷＯ９５２８０４５号、「ワイドバンドＦＦＴチャネライザ」に例示されている。
【００１２】
衛星トランスポンダの多くはこの原理に基づいて構成されている。このフィルタバンクは異なる標準に適合するように変更できるが、同時に複数のチャネルスペーシングに対応することは困難である。すべて又は大部分のチャネルに使用された場合は、デシメータフィルタバンクはチャネルあたりのコストは非常に低くなる。この構造では、周波数は固定された周波数グリッド上になければならず、チャネルのスペーシングは１種類しか採ることができないので、極めて柔軟性が小さい。複数の標準が存在するためにフィルタバンクは複数のサンプリングレートを必要とする。その点を考慮した、ＡＤＣとチャネル分離器を含む複数の構造が同時に複数の標準デシメートされたフィルタバンクの変形例は、サブサンプルフィルタバンクと呼ばれ、柔軟性を犠牲にするが演算量を低減することができる。例えば、適用型チャネル割り当て、不均一チャネル配置と周波数ホッピングが要求される条件のもとでは、同時にすべてのチャネルが使用可能でなければならないので、サブサンプルフィルタバンクを使用することはできなくなる。
【００１３】
第３の主要なチャネル分離技術は、重複追加（ＯＬＡ）又は重複保存（ＯＬＳ）型の高速畳み込み手法に基づくものである。高速畳み込みは、例えば、有限インパルス応答（ＦＩＲ）フィルタ処理のように、線形畳み込みを正確に行うために周期的な畳み込みを行うものである。現在の高速畳み込みアルゴリズムを図４に示す。入力データを、ブロック作成装置によって、重複を有する複数のブロックに分割する。これらのブロックをＤＦＴ（離散フーリエ変換）部において離散フーリエ変換し、次に、周波数領域で点ごとのフィルタ応答と掛け算を行う。このフィルタ応答は、フィルタ応答特性を離散フーリエ変換することによって得られる。ブロックをつぎに逆ＤＦＴ（ＩＤＦＴ）によって離散時間領域に逆変換し、ブロック加算器によって足し合わせる。この手法の利点は、従来の線形畳み込み演算に比較して演算量が少ないことである。
【００１４】
しかし、基本的な高速畳み込みアルゴリズムの、線形畳み込み演算の精度を若干犠牲にすることによって、デシメーション／補間と周波数変換を同時に行うように変更することができる。標準的な高速畳み込みアルゴリズムを周波数シフトとデシメーション／保管を行うように変形すると、チャネル分離とチャネル統合のために使用することができる。一般的に、この種の高速畳み込みアルゴリズム（「ＭＦＣ」）を使用すると、変換は他のものよりもはるかに小さくなる。これは、デジタル変換されたスペクトルに比較してチャネル幅が狭くなったことに対応している。図５は、重複保存型の改良高速畳み込みアルゴリズムが、チャネル分離器として作用するようすを示したものである。この改良によって、演算上の複雑さも軽減される。「柔軟性を有するオンボード多重分離器／復調器」(A Flexible On-Board Demultiplexer/Demodulator)、第１２回ＡＩＡＡには、独立型の高速畳み込むアルゴリズムが記載されている。国際電気通信衛星システム会議(AIAA International Communication Satellite Systems Conference)、２９９から３０３ページ、１９８８年は、衛星通信に限定されてはいるものの、複数のキャリアバンド幅を有するシステムに有効な、演算効率の高い技術が開示されている。
【００１５】
先行技術に示される独立型の改良高速畳み込みアルゴリズムは、すべてのフィルタ処理を、追加の信号処理無しで単独で実施する。この方法は、多くの種類の遅延を伴う。しかし、遅延は、衛星までの送信と衛生からの送信を含む衛星通信システムにおいては本質的なものである。したがって、独立改良高速畳み込みアルゴリズムをこの衛星セルラー無線システムに使用するなら、フィルタ方法に起因する遅延は相対的に大きくはない。ほとんどの無線システムでは、遅延ははるかに重大な要素であり、したがって、可能な限り小さくすることが必要である。
【００１６】
受信機のチャネル分離器に適用された独立型の改良高速畳み込みアルゴリズムは、入来するデータ信号を、重複部分のパーセンテージ（％重複）と離散フーリエ変換（ＤＦＴ）の長さに基づいて複数のブロックに分割する。次に、ＤＦＴを行う。フィルタ係数の数（Ｎcoefficients)で表される、切り捨てられたフィルタ応答の数はＤＦＴ（ＮDFT）よりも少なく、直接周波数領域で取り扱われる。これは、フィルタ係数をＤＦＴの選択された出力枠と掛け合わせることによって実行される。この結果を、切り捨てられたフィルタと同じ数の離散フーリエ逆変換（ＩＤＦＴ）して、所望のチャネルの時間領域サンプルを得る。％重複に基づいて、ブロックの重複部分が重なりあうように、当該部分を足し合わせあるいは当該部分を破棄してブロックを足し合わせる。足し合わせは、重複部分を足し合わせる重複追加処理か、重複部分を破棄する重複保存処理のいずれかである。重複／追加および重複／保存は、２つの極端な場合であって、これらの中間的な方法も既に知られている。
【００１７】
独立改良高速畳み込むアルゴリズムにおける周波数応答の切捨てによって、当該方法は標準的高速畳み込み手法と区別される。これによって線形畳み込み演算を繰り返し畳み込みによって近似するものであるが、係数を適切に選択することによって誤差を小さくすることができる。周波数応答の切捨てによって（Ｎcoefficients／ＮDFT）の比率のデシメーションを行われることになり、切り取られたフィルタ係数の中央を所望のチャネルにあわせることによって周波数変換は完了する。
【００１８】
周波数成分を切り取ることによって、アルゴリズムのチャネル毎の部分、つまりＤＦＴ以外のすべての演算量が劇的に軽減される。周波数フィルタとＩＤＦＴサイズを実現するための積算の数は、約（Ｎcoefficients／ＮDFT）の比率で少なくなる。独立改良高速畳み込みアルゴリズムは送信機のチャネル統合器に適用して、上述と同じ効果を相することもできる。
【００１９】
標準的な高速畳み込みの複雑さを軽減することができる他の方法をここでも独立改良高速畳み込みアルゴリズムに対して適用することができる。例えば、ＤＦＴは処理においてクリティカルな部分である。効率の観点からは、高速フーリエ変換（ＦＦＴ）が使用される。さらに、実データブロックを複素ＦＤＴ演算装置によって２つ同時に処理することができる。追加の加算器と記憶装置が後処理のために必要になる。この方法は実データ用のＤＦＴを２つ使用するよりも効率的である。
【００２０】
ＤＦＴ出力の一部のみについて計算すればよいので、ＤＦＴをプルーニングすることによって演算量を減らすことができる。プルーニングとは、出力に寄与しないＤＦＴのブランチを切り捨てることである。不要な出力点は一切計算しない。
【００２１】
フィルタ周波数応答の複素掛け算を実演算をおこなって、所望のチャネルの時間領域のサンプルを得るために組み合わせる前にＩＤＦＴ出力データブロックの回転シフトで置き換えることによっても演算量を低減することができる。回転シフトの量は、％重複とＩＤＦＴの長さのみに依存する。
【００２２】
上述のシステムにもやはり、特に複数チャネルの送受信を同時に行うことになる将来のシステムに関しては問題がある。上述のように、数チャネルから非常に多くのチャネルに対して使用されるデジタルチャネル分離装置は、対象となる無線通信システムに大きく依存する。無線システムが要求する演算量と柔軟性の間のトレードオフによってどのワイドバンドチャネル分離器アルゴリズムを使用するかを決定しなければならない。これらのチャネル分離器／チャネル統合機の構造についても、多数のチャネルを有するシステムにおいて使用するために演算量と柔軟性に関してさらに改善する余地が有る。
【００２３】
上述の問題に対する１つの解答が、R. Hellbergによるスウェーデン特許出願ＳＥ９８０２０５９−７「デジタルチャネル分離器とチャネル統合器」に開示されており、その開示の全文をここに参照して取り込むものとする。当該特許出願においては、従来のチャネル分離器／チャネル統合器が有する上述の問題（つまり、複数のチャネルを同時に取り扱う場合のシステムを設計する際に許容される、演算量、柔軟性と遅延）に関する改良変形高速畳み込みアルゴリズムが紹介されている。
【００２４】
スウェーデン特許出願９８０２０５９−７に記載された改善変形高速畳み込みアルゴリズムは、図２に示すように、無線通信システムに適用される際の独立型変形畳み込み演算を改善するものである。この方法は、必要なフィルタ処理を、ＭＦＣアルゴリズムと追加のチャネルフィルタ処理の間で分離し、これによって、従来型の独立ＭＦＣに比較して消費電力を低減し、演算を簡素化する。この方法は、異なるシステムパラメータ、サンプリング周波数、チャネルバンド幅、チャネル分離とビットレートに関して非常に柔軟性の高いアルゴリズムである。ＳＥ９８０２０５９−７に開示された方法のさらに別の利点は、アルゴリズムのＭＦＣの部分は小さなブロックについての処理を行うので、地上の無線通信システムでも許容できる程度に遅延が短くなることである。改良ＭＦＣアルゴリズムは、広範囲の無線通信システムのチャネル分離／チャネル統合について極めて安定性が高いと考えられる。したがって、このシステムは、同時に複数のチャネルを使用している将来の複数標準をサポートするハードウエアのプラットフォームに関しては、良い選択肢である。
【００２５】
本出願に係る発明は、上述した「柔軟性を有するオンボード統合器／復調器」（A Flexible On-Board Demultiplexer/Demodulator）に記載された独立型ＭＦＣと、スウェーデン特許出願第９８０２０５９−７号に開示された改良ＭＦＣの両方に対して適用可能である。本明細書の以下の部分において、「改良高速畳み込み」（「ＭＦＣ」）と称するときは、標準ＭＦＤとスウェーデン特許出願第９８０２０５９−７号に開示された改良ＭＦＣの両方をさすものとする。
【００２６】
現在のチャネル分離器で使用されている改良高速畳み込み演算アルゴリズムでは、ＤＦＴとＩＤＦＴの点の数（高速フーリエ変換、ＦＦＴ、と高速フーリエ逆変換、ＩＦＦＴ、において計算される数）は、２の累乗である。入力と出力の長さが２の累乗なので、５０％、７５％や２５％重複が可能である（一般的には、ｋ１／２ｎ）。デシメーションや補間の比率は、２の累乗に制限される（ＮFFT／ＮIFFT）。現在のアルゴリズムでは、連続するブロックに対して、周波数領域で同一のフィルタ応答、Ｈ（ｋ）を掛ける。
【００２７】
変換される大きさが２の累乗なので、現在使用されている変形高速畳み込みアルゴリズムでは、多くのパラメータが変換長から決まる値に固定されている。したがって、デシメーションと重複をもっと柔軟に設定したいという問題がある。例えば、入力されるＦＦＴが１０２４点からなり、出力ＩＦＦＴが３２点であれば、デシメーション比は１０２４／３２つまり３２で有る。重複は、５０％、７５％ｍ２５％でｋ＊１／３２（ここで「ｋ」は整数である。ＩＦＦＴサイズとして６４を選択すれば、デシメーション比は１６で最も小さい量が１区画と考えられ、したがって、重複の最小単位はブロック長の１／６４である（可能な重複はｋ＊１／６４）。
【００２８】
発明の要旨
本発明は全般的には、デジタル領域におけるフィルタ処理、デシメーション又は補間、と周波数変換、および、無線通信システムにおける改良高速畳み込みアルゴリズムのワイドバンドマルチチャネル受信機のチャネル分離と、送信機のチャネル統合構造に関し、より具体的には、上述の問題に関するものである。本発明に基づくこれらの課題の解決手段を以下のように要約することができる。
【００２９】
スウェーデン特許出願第９８０２０５９−７号に開示された改良高速畳み込むアルゴリズムは、入力と出力が２の累乗でなければならないという制約を有する。このことによって、チャネル分離のためのデシメーションとチャネル統合のための補間が種々の制約を受ける。変換サイズが２の累乗に制限されているために、アルゴリズム中に含まれる他のパラーメータはこれらの変換サイズと整合する値しかとることができない。
【００３０】
現在使用されている変換サイズは２の累乗なので、入出力の側で２以外の、例えば３や５の因数を有する変換サイズを使用することが可能か否かは明らかではない。入力と出力の変換が重複のための数を共通に含む限り、アルゴリズムを大幅に変更しなくても上記は当てはまる。例えば、４が共通因子であれば、５０％、７５％、２５％の重複を作ることができ、共通因子が３であれば、重複を３３％や６６％にすることができる。
【００３１】
セットを拡張して２以外の因数を含むものを変換できるようにすることで、２の累乗の変換長さから他の因数を含む変換長さのアルゴリズムに変更すること以外は、極わずかの変更によって、改良高速畳み込みアルゴリズムを現在のアルゴリズムが適用できないものものに対しても拡張することができる。変換長さのこの拡張は当然歓迎すべきことである。しかし、大きなサイズの入力と出力の変換をしばしば実時間で行わなければならないので、この変換は現実には２の累乗に限定されているのである。このことと、入力と出力変換長が共通因子を持っていなければならないという要求が、変換サイズとして選択できる幅を大幅に制限している。入出力の一方の側で奇数長の変換長を有しており、入出力の他方の側で偶数長あるいは２の累乗の変換長さであることも必要になる。又、２の累乗の変換長さに対して１／３や３／１１の重複を有することも可能であることが必要である。
【００３２】
改良高速畳み込みアルゴリズムにおいて、入力変換長と出力変換長が共通の因数を有しないことによる基本的な問題は、入出力の両側で使用できる重複長さが存在しないことである。例えば、ＦＦＴサイズが１２８で、ＩＦＦＴサイズが２７であれば、入力部ではｋ＊１／２ｎの重複が適合するが、出力部ではｋ＊１／３ｎの重複を必要とする。これらは明らかに両立しない。
【００３３】
本発明は、改良高速畳み込みアルゴリズムにおいて、入力変換と出力変換のサイズが、２以外の因数、たとえば３や５、を有することを可能にするものである。入力変換長と出力変換長が共通の因数を有している限り、アルゴリズムを根本的に変更することなく、重複を提供することができる。たとえば、共通の因数が４であれば、５０％、７５％および２５％の重複が可能であり、共通因数が３であれば、３３％と６６％の重複が可能である。好ましい実施例は、共通の因数を有しない入力と出力変換長に対して適用可能なように、改良高速畳み込みアルゴリズムを拡張するものである。
【００３４】
図６は、本発明が使用される状態を示すものである。図の上の部分を横に、ＭＦＣの入力と出力が共通の因数（ＣＦ）を有する場合と有しない場合（ＮＣＦ）とに分けられる。図の左側には、変換サイズに関して３つの場合わけがされている。最初の場合は、入力と出力のサイズが共に２の累乗である。２番目の場合は、一方の変換が２の累乗であり、他方は２の累乗にさらに他の数が掛けられたものである。３番目の例は、両方の変換サイズが、任意の整数ｎ１とｎ２であり、これらは共通の因数を有していても有していなくても良い。従来技術に属する改良高速畳み込みアルゴリズムは、入力と出力の変換が共に２の累乗であり共通の因数を有している場合に限定される。本発明は、従来の場合と同様の状態に対しても適用できるが、さらに、変換サイズが任意のサイズで、共通の因数を有してても有していなくても良い。
【００３５】
したがって、改良高速畳み込みアルゴリズムにおいてデシメーション比と重複に関して柔軟性を拡大する方法を提供することが本発明の目的である。
【００３６】
本発明は基本的に３つの過程から構成される。第１の過程は、平均的には入力と出力に対して確実に同じ重複を用いることになるように、連続したブロックに異なる重複を使用する過程である。第２の過程は、連続したブロックの信号を時間的に調整する過程である。第３の過程は、周波数シフトに起因する位相シフトを補償する過程である。
【００３７】
本発明の基本的な考え方は、改良高速畳み込みアルゴリズムの入力変換と出力変換の長さを分離することである。これによって、入力変換の長さも出力変換の長さも共に自由に設定でき、重複の長さも自由に設定することができる。このことによって現在使用されているアルゴリズムに比較して極めて大きな自由度がもたらされる。入力と出力のサンプリングレートははるかに精度良く選択することが可能になり、デシメーションと補間の比率は２の累乗である必要はなくなる。
【００３８】
本発明は上述のように要約されるが、本発明に基づく方法は請求項１に記載されたように定義される。従属の請求項は種々の実施例を定義するものである。
【００３９】
本発明は特定のシステムを前提に説明されてはいない。本発明は多くの無線基地局、たとえば、セルラー、陸上移動ネットワーク（ＬＭＲ）、衛星、無線ローカルエリアネットワーク（ＷＬＡＮ）に適用することができる。しかし、本発明はこれらのシステムに限らず、改良高速畳み込みアルゴリズムを使用したどのようなシステムにも使用することができる。さらに、この使用は基地局に限らず、複数のチャネルを同時に取り扱う将来の移動端末にも使用することができる。
【００４０】
発明の好適な実施例の詳細な説明
一例として示した本発明と添付の図面を参照して、本発明の好適な実施例について以下に詳細に説明する。
本発明に基づく方法は３つの変形例を含む：（１）入力変換による重複の決定、（２）出力変換による重複の決定、（３）入力と出力の長さから独立した重複長さの選択である。これらの解決方法に含まれる本発明の特徴は共通であるという意味において、これらの内容は同じであるが、具体的な実現形式は若干異なっているかのように見える。最初の２つの変形例に基づく例を下に記載する。
【００４１】
図７に示すように、本発明は基本的に３つのステップから構成される。第１のステップ７１０は、連続したブロックに対して平均的にはアルゴリズムの入出力の両側で重複が確実に同じになるように異なる重複を使用することである。第２のステップ７２０は、時間的に連続したブロックの信号を整列させることである。第３のステップ７３０は、周波数シフトに起因する位相シフトを補償することである。これらの各ステップについて以下により詳細に記載する。
【００４２】
第１のステップ７１０は、連続したブロックに対して平均的にはアルゴリズムの両方の側で重複が確実に同じになるように異なる重複を使用することである。これは、共通の約数を有しない変換長を使用できるようにするために（たとえば、ＧＣＤ［ｎ１、ｎ２］＝１、ここで「ＧＣＤ］は「共通最大公約数］）、入力と出力のレートを入力と出力のバンド幅と整合させる必要があることに起因している。
【００４３】
ブロックの重複部分又は非重複部分を表す、前記第１のステップで言及された重複を有する、長さがｍ（ｍは正の整数）のベクトルを作成する。重複（又は非重複）のシーケンスは、周期的に繰り返しても良いし、アルゴリズムの両側での平均値が一致するなら重複の値はランダムな順番であっても良い。Ｍを１つの変換の長さに対する係数とすると、そちら側ではすべてのブロックに関して重複が同じであっても良い。
【００４４】
第１のステップ７１０は、入力変換が偶数長で、出力変換が奇数長を有しており、重複長さが入力の５０％相当である例を示す。出力の重複は２つの重複部分に分割され、一方が奇数長で他方が偶数長、これらがブロックに対して交互に使用される。
【００４５】
第２の実施例として、入力変換が１２８点で出力変換が２５点であると仮定する。２／５の重複が、非重複部分の長さを、７７，７７，７６，７７および７７とすることで得られる。これらの数の平均は７６．８となり、これを１２８で割れば、３／５（重複＝２／５）となる。出力に対する重複は、すべてのブロックに対して２５の２／５つまり１０である。
【００４６】
本発明の第２のステップ７２０では、連続するブロックの信号を時間的に整列させる。重複の長さが異なるときは、重複の長さが同じ場合とは違って、ブロックの開始点が等距離にならない。たとえば、２７点のＩＤＦＴと同じ点のＤＦＴを５０％重複で使用すると、出力端のブロックの第１のサンプルの時刻は、１３と１４サンプル目である。平均的には１３．５になる。
【００４７】
時間整列は、若干ずれている対応するブロックの開始時間を補償するために信号の時間軸をずらすことから構成される。これは、異なるブロックに属するＤＦＴサンプルに、位相増分の異なる正弦波を掛けることで（ＤＦＴの遅延を異ならせること）実現できる。等価であるが、より単純で演算の複雑さが少ない方法は、周波数領域でフィルタ応答の係数、Ｈ（ｋ）、に対して同じ位相シフト増分を掛けることである。これは、ｍ個の時間ずれに対応するｍ個のフィルタ応答が必要なことを意味する。
【００４８】
長さがｎのブロックのｘ個のサンプルからなるインパルス応答の時間シフトが、複素指数関数、正弦波を周波数応答サンプルＨ（ｋ）に渡って、下のように、掛けることによって得られる。
【数１】
0004373011.tif 000002
【００４９】
ｘ／ｎが「ブロック長に対する割合］で表した遅延量であることがわかる。周波数応答の位相シフトの増分（式においては−２ｐｉｘ／ｎ）とインパルス応答の遅延との対応関係を図８に示す。シフトはブロック内で繰り返すので、大きさがｎ／５である負の時間シフト（ｘ／ｎ＝−１／５に相当する）は、４ｎ／５の正の時間シフトと同じに見える。
【００５０】
時間整列は、入力と出力の非重複部の累積時間差と同じである、入力と出力端のブロックの相対的な開始位置に基づいて算出する。図９はこの概念を示したものである。
【００５１】
ブロックｐ（ｐ＞１）の範囲の位相シフト増分は以下のように表される。
【数２】
0004373011.tif 000003
ここで、ｎ１とｎ２は入力と出力変換の長さ、ｎolp1（ｑ）とｎolp2（ｑ）、図１０の１１９０と１１９５を参照、はｑ番目の入力と対応する出力ブロックの重複部分の長さである。ブロック１に対する時間補償係数Ｔｃ（１）はしばしばゼロと置くことができるが、細大絶対時間差を最小にするために、（Ｔｃ（１）をゼロでない値にして）すべてのブロックに対してゼロでない値を加えることもできる。
【００５２】
時間整列は、元の周波数応答、Ｈ（ｋ）に正弦波ｅlTc(p)*kを掛けてフィルタ応答番号ｐを以下のようにとることによって得られる。
【数３】
0004373011.tif 000004
【００５３】
入力と出力重複ベクトルの設計には、式におけるＴｃ（ｐ）の合計である、非重複部分の累積偏差を小さくするように努力する必要があり、同時に重複を極力ｌ／ｍに近づける必要がある。このことによって取り込むべきインパルス応答の最大長さが増大する。
【００５４】
上述のＩＤＦＴが２７点で５０％重複を有する例では、各ブロック１３と１４の枠内で第１のサンプルの時間が、平均的には１３．５になるように変化した。このサンプル間隔の半分の大きさの余分な時間シフトを考慮する必要があり、前のブロックから１３サンプル目に到来するブロックのサンプル（出力で数えて）に対しては、サンプル間隔の半分の正の方向の時間ずらしを行う必要がある。これによって、望むように、ブロックの見かけ上の開始点が１３．５サンプル（２７／２）になる。実際は、これはサンプルの半分だけ異なる２つの周波数応答を用いて実現することができる。２つの周波数応答に対して、ブロック枠ごとに、２pi/27*1/4と2pi/27*-1/4の位相シフトの増分が必要になる。
【００５５】
入力点が１２８で出力点が２５の例であれば、出力ブロックに対して入力ブロックの開始点に５種類の補償をする必要が有る。これらの差は、入力側で、０、＋１／５、＋２／５、−１／５、−２／５である。異なる時間シフトに対応して５種類のフィルタが必要になる。これは周波数領域における５つの異なる位相シフト増分、２ｐｉ／１２８＊０、２ｐｉ／１２８＊１／５、２ｐｉ／１２８＊２／５、２ｐｉ／１２８＊−１／５、２ｐｉ／１２８＊−２／５によって実現することができる。
【００５６】
最後に、本発明の第３のステップ７３０で、周波数シフトによる位相のシフトを補償する。図１０は、チャネル分離器／チャネル統合器に使用される改良高速畳み込みアルゴリズムで取ることのできる２つのシフトの値、シフト１とシフト２とを示す。改良高速畳み込みアルゴリズムでは、チャネル分離／チャネル統合に使用されたときは、チャネル分離器１０００のＤＦＴ１０２０からの周波数領域のサンプルの特定の領域を使用するか、チャネル統合器のＩＤＦＴの特定の場所にフィルター処理されたＤＦＴサンプルを挿入することで周波数シフト１が取り込まれる。チャネル分離器１０００では、これは選択された最も低い周波数ＤＦＴ１０２０を周波数ゼロにまでシフトさせることに相当し、チャネル統合器ではＤＦＴのゼロの枠をチャネルの最小周波数までずらすことに相当する。
【００５７】
周波数応答１０３０を掛けた後で、周波数枠を選択した範囲において回転シフト１０４０させる可能性もある。これは信号の中央周波数を、デシメートされた周波数範囲でシフトさせるために行う。Hellbergによる米国特許出願第９／１２８０６２号「ＮＣＯサイズ縮小］に開示され、ここにその開示を取り込むこの技術は、このシフトを行うことができることに立脚したものである。周波数の枠のうちの第１の枠は周波数応答を掛けて周波数ゼロになるので、チャネル分離器１０００においてはシフト１は負の周波数シフトであることに注意を要する。
【００５８】
周波数領域における周波数枠のシフトは、ブロックサイズがｎのブロック内の時間領域のサンプルに正弦波ｅl2pi*f/n*tを掛けることに相当する。ここでｆは周波数のシフト（整数値）、ｔはｎ個のサンプルからなるブロック内のサンプルの順番である。１ブロックの変換をすると、周波数領域での異なるシフトに相当する正弦波は最初の位相に戻る。しかし、ブロックが重複を有すると、ブロックは早い段階で次のブロックと繋ぎ合わされるので、一般的には正弦波はもとの位相に戻らない。このことは、ブロック間で配送の連続性が損なわれることを意味する。連続するブロックの位相をそろえて、周波数領域での周波数シフトに起因する位相誤差を修正する必要がある。
【００５９】
位相補償は、ブロックの重複していない部分を通じて変調正弦波がどの位相に移動したかを計算して、次のブロックすべてに一定の位相演算子を掛けてその位相を前のブロックの移動した位相に合わせてずらすことによって行う。幾つかのブロックの後では、一般的には異なるタイムシフトと同じ数、ｍ、の後では、位相は最初の値に戻る。
【００６０】
一般的に必要な位相シフトの種類は異なる時間シフトの数と同じなので、各フィルタ応答に一定の位相調整成分を掛けることによって、位相補償も同様にフィルタ応答に組み込むことができる。前のブロックの非重複部分の累積長さに依存するだけでなく、位相補償は、周波数シフトに依存する。このことは、チャネル分離器のチャネルごとに個別の周波数応答が必要であることを示している。
【００６１】
ｐ番目のブロック（ｐ＞ｌ）の位相補償は以下のように表される。
【数４】
0004373011.tif 000005
ここで、ｎは変換長さ、ｎolp（ｑ）はｑ番目のブロックの重複長さ、Ｆshiftは周波数シフトである。第１番目のブロック、Ｐｃ（１）の位相補償はゼロと設定しても良い。非重複部分にｎ以上の部分の周波数シフトを掛けて累積した値は、位相調整分の一周期分にあたるので、縮小したモジュロｎであっても良い。非重複部分の累積値も縮小したモジュロｎであっても良い。
【００６２】
位相補償は、ブロックｐの時間整列させたフィルタ応答、Ｈｐ（ｋ）、に一定の位相成分ｅlPc(p)を掛けることで行うことができる。位相補償を行った周波数応答、Ｈｃ,ｐ（ｋ）は以下のように表される。
【数５】
0004373011.tif 000006
位相補償の式は,シフト１とシフト２と同じであるが、一般に変換長さが異なっており、一般に累積された非重複部分が異なるので個別に計算する必要がある。
【００６３】
両方の周波数シフトが取り込まれたら、２つの位相補償を計算する必要がある。これらは合計して同じ位相補償に取り込むことも可能である。この場合の位相補償は以下のように表される。
【数６】
0004373011.tif 000007
ここで、第１のブロックの位相補償はゼロと仮定した。チャネル統合器では、ＩＤＦＴの特定の位置へのフィルタ処理したＤＦＴサンプルの挿入によるシフトは正であり、このことは位相補償の式を使用する際には記憶しておく必要がある。
【００６４】
非重複部分の長さが７７，７７，７６，７７と７７である例によれば、前のブロックからの累積値は、ブロック２から５の場合には、それぞれ、７７，１５４，２３０と３０７である。シフト１だけを考慮すると、位相補償はしたがって、０、２ｐｉ＊７７／１２８＊ｆshift1、２ｐｉ＊１５４／１２８＊ｆshift1、２ｐｉ＊２３０／１２８＊ｆshift1、２ｐｉ＊３０７／１２８＊ｆshift1である。３０７＋７７つまり３８４は１２８で割り切れるので、位相は５ブロック目には元に返り、位相補償シーケンスは繰り返しになる。
【００６５】
すでに述べた５０％重複を有するシステムでは、第１のシフトに起因する位相補償は、共通の因数と均一の重複を有するシステムの場合と同じである。これは、ＤＦＴサイズによって重複範囲を決めた受信機（チャネル分離器）とＩＤＦＴサイズによって重複範囲を決めた送信機（チャネル統合器）の場合にも共通である。５０％重複の場合にはモジュロ２で、７５％と２５％重複の場合はモジュロ４で計算すればよいので、実現が容易である。さらに、２つ又は４つの均一な間隔を空けた位相調整分を掛けることは、信号の実部と虚部とを取り替えながら同時に１やマイナス１を掛ける演算に帰着するので、その意味においても演算は容易である。この位相補償は、Leyonhjelm他による１９９８年９月１８日付けの「改良高速畳み込みアルゴリズムの柔軟性の改良」(Flexibility Enhancement to the Modified Fast Convolution Algorithm)と題する米国特許出願第０９／１５６６３０号、ですでに詳細に記載したのでここでこの開示を参照して取り込むことにする。
【００６６】
他方の処理では、小さいレンジ（図１０におけるシフト２）内での周期的なシフトに起因する位相補償が、こちらの側での異なる重複に依存する。２７点を有するＩＤＦＴである例示のシステムでは、連続するブロックに対して０と２ｐｉ１３／２７＊ｆshift2である。
【００６７】
既に述べたように、本発明には３つのバリエーションがある、（１）入力変換に基づいて重複を決定する、（２）出力変換に基づいて重複を決定する、（３）入力と出力のブロック長とは独立に重複を選択することである。３番目のものの例：つまり、入出力変換長とは独立に重複長さを決定するシステムの具体例、について以下に記載することにする。共通する因数を有さず、入出力変換のサイズとは独立に重複範囲を定める改良高速畳み込みシステムの例として、ｎ１＝２５６（＝２８）、ｎ２＝２３（基数）、重複ｌ／ｍ＝３／７を例に取ることにする。
【００６８】
入力出力変換共に長さを７で割ることはできないので、長さが７の入出力重複（非重複）ベクトルを作成する必要がある。ｎ１＊（ｍ−ｌ）／ｍは１４６＋２／７なので、非重複部分の入力ベクトルを、平均値が１４６＋２／７となる多くの組み合わせのうちから、たとえば、［１４６  １４７  １４６  １４６  １４６  １４７  １４６］とする。同様に、ｎ２＊（ｍ−ｌ）／ｍは１３＋１／７で、出力費重複ベクトルは、［１３  １３  １３  １４  １３  １３  １３］を選択する。
【００６９】
ブロック１から７までの時間配列に相当する位相シフト増分のベクトル、Ｔｃ（ｐ）、は（それぞれ、２４６と２３のすべて分数のモデュロで）以下のようになる。
【数７】
0004373011.tif 000008
ブロック１から７に対する位相補償、Ｐｃ（ｐ）は以下のように表される。
【数８】
0004373011.tif 000009
ここで、周波数シフトは変数のままである。ｆshift1がチャネル分離器においては負の周波数シフトであったことを思い出せば、フィルタ処理対象の範囲がたとえば９７からスタートすれば、ｆshift1の値は−９７である。
【００７０】
図１１には全体を実現したシステムを示す。図には、入力と出力の重複と変換長さに依存する時間整列を有する複数の周波数応答１１３０が示されている。位相補償１１７０，１１７５は、重複、変換長さとそれぞれの側でのシフトの大きさと周波数応答１１３０に依存する。
【００７１】
上述の好ましい実施例はｍ個の周波数応答１１３０によって、時間整列１１８０と位相補償１１７０,１１７５をすべて吸収する。これは、この周波数応答１１３０を一度計算すれば、必要なだけ当該チャネルに使用できることを意味しており、異なる応答１１３０を記憶する記憶容量が増大する代りに演算量は減少することを意味する。
【００７２】
別の実施例では、時間調節１１８０と位相補償１１７０,１１７５は実時間でブロックに掛けられ、記憶容量を最小にする。さらに別の実施例では、ブロックにチャネルごとに異なる位相補償１１７０,１１７５だけを実時間で掛け、チャネルを通じで同じである予め掛け算を行った時間整列１１８０を行うことも可能である。
【００７３】
この明細書ではチャネル分離器１１００を対象にしたが、示したように若干の相違はあるが、上記の作用はチャネル統合器においても全くそのままである。上記は又重複加算と重複記憶型の処理に対しても、任意の長さの入出力変換と、任意の大きさのｌ／ｍに対しても同様に使用することができる。上述の記載からはＧＣＤ［ｎ１、ｎ２］に対してのみ適用できるように見えるかもしれないが、十分な公約数が存在しない場合や、重複部の分母、ｍ、がｎ１、ｎ２と公約数を有しないときにも適用可能である。上記の方法は、入力と出力の変換長の間、あるいは、変換長と重複分母に共通の因数が存在するときにも適用することができる。これらは、入出力での異なる重複長さや、整列や補償の数が少なくて済む特殊な場合に相当する。
【００７４】
上述の実施例は説明のためであってこれらの限定する趣旨ではない。本発明の技術的思想の範囲内において上述の実施例を変更することができることは当業者には自明である。本発明は記述の例に限定されず、添付の特許請求の範囲によって範囲が定められるものと解釈しなければならない。
【図面の簡単な説明】
【図１】 従来の無線送信機と受信機を示す図である。
【図２】 現在のＩＱ復調デジタル受信機を示す図である。
【図３】 現在のデシメーテッドフィルタバンクを示す図である。
【図４】 現在の高速畳み込みアルゴリズムを示す図である。
【図５】 重複保存形の改良高速畳み込みアルゴリズムを示す。
【図６】 従来技術と本発明によって取り扱うことができる、入力と出力変換の種々の大きさを示す。
【図７】 本発明の３つの基本的なステップを示すものである。
【図８】 周波数応答の位相とそれに対応するインパルス応答の遅延を示すものである。
【図９】 入力ブロックと出力ブロックの非重複部分の累積偏差を示すものである
【図１０】  改良高速畳み込みアルゴリズムによる周波数シフトを示すものである。
【図１１】  本発明を完全に実現したシステムを示す図である。
【図１】
0004373011.tif 000010
【図２】
0004373011.tif 000011
【図３】
0004373011.tif 000012
【図４】
0004373011.tif 000013
【図５】
0004373011.tif 000014
【図６】
0004373011.tif 000015
【図７】
0004373011.tif 000016
【図８】
0004373011.tif 000017
【図９】
0004373011.tif 000018
【図１０】
0004373011.tif 000019
【図１１】
0004373011.tif 000020