(57)【特許請求の範囲】
【請求項１】
各ユーザチャネルが、基本送信レートＴＲBあるいはその整数倍ＴＲn＝Ｋn＊ＴＲBで定義される所定送信レートＴＲ0、ＴＲ1、ＴＲ2．．．ＴＲn．．．ＴＲN-1を有する複数のＮユーザチャネル（ｃｈ−０．．．ｃｈ−Ｎ−１）からの所定数（Nsymbol0；Nsymbol1；NsymbolN-1）の連続データ符号（Ｓ0,0(0)、Ｓ0,0(1)．．．Ｓ0,0（Nsymbol0-1）；Ｓ1,0(0)、Ｓ1,0(1)．．．Ｓ1,0（Nsymbol1-1）；Ｓ2,0(0)、Ｓ2,0(1)．．．Ｓ2,0（Nsymbol2-1）；．．．ＳN-1,0(0)、ＳN-1,0(1)．．．ＳN-1,0（NsymbolN-1-1））の形態のユーザ（ＵＳ0、ＵＳ1、ＵＳ2．．．ＵＳN-1）データを各データパケットが含むデータパケットからなる連続データパケット（ＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0）の入力データパケットストリーム（ＩＤＰＳ）を、出力データ符号ストリーム（ＯＤＳＳ）へ変換し、かつＫnのデータ符号（Ｓ0,0(0)、Ｓ1,0(0)、Ｓ1,0(1)、Ｓ1,0(3)、Ｓ2,0(0)．．．ＳN-1,0(0)、ＳN-1,0(1)）の各データパケットは連続的に配置されているコンバータ（ＣＶＴ）であって、
ａ）いくつかの列（０．．．NsymbolB-1）といくつかの行（０．．．Nresource-1）を有するメモリ手段（Ｍ）と、
ｂ）基本送信レートをＴＲBを有するデータパケットからなる前記データ符号が１つの行に連続的に配置され、かつ整数倍ＴＲn＝Ｋn＊ＴＲBの前記基本送信レートを有するデータパケットからなる前記データ符号がＫnの連続データ符号のセットとして連続的にＫn行の各列に配置されるように、前記連続データパケットの前記データ符号を前記メモリ手段（ＲＡＭ）に書き込む書込手段（Ｗ）と、
ｃ）前記列方向に前記メモリ手段（ＲＡＭ）から前記データ符号を連続的に読み出すことによって前記出力データ符号ストリーム（ＯＤＳＳ）を提供し、これによって、１つの列のＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋．．．ＴＲn／ＴＲB＋．．．ＴＲN-1／ＴＲBのデータ符号が１／ＴＲBの時間期間で読み出される毎に、第１行位置での次の列の読出が継続される読出手段（Ｒ）と
を備えることを特徴とするコンバータ。
【請求項２】
前記メモリ手段（Ｍ）は、前記基本送信レートを有するユーザチャネル（ｃｈ０、ｃｈ２）のデータパケットに含まれる符号数（NsymbolB）に対応する列数（０．．．NsymbolB-1）を有し、かつＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋ＴＲ2／ＴＲB＋．．．ＴＲn／ＴＲB＋．．．＋ＴＲn／ＴＲB＋．．．＋ＴＲN-1／ＴＲBに対応する行数（０．．．Nresource-1）を有する
ことを特徴とする請求項１に記載のコンバータ。
【請求項３】
前記書込手段（Ｗ）は、各フレームにおいて、各ユーザチャネルの１つのデータパケットのデータ符号が前記メモリ（Ｍ）へ記憶されるように、フレーム同期クロックに同期するデータ符号の書込を実行する
ことを特徴とする請求項１に記載のコンバータ。
【請求項４】
前記読出手段（Ｒ）は、ＣＤＭＡ変調器（ＭＯＤ）によって提供される外部同期クロックに同期する前記メモリ（Ｍ）の列から前記データ符号の読出を実行する、あるいは各外部同期クロックで、前記第１行位置で次の列からの読出を実行するように前記メモリ（Ｍ）の列から前記データ符号の読出を実行する
ことを特徴とする請求項１に記載のコンバータ。
【請求項５】
前記読出手段（Ｒ）は、前記書込手段（Ｗ）によって実行される前記書込より高いクロックレートNresource＊ＴＲBで前記読出を実行し、ここで、Nresourceは前記メモリの行数であり、ＴＲBは前記基本送信レートである
ことを特徴とする請求項１に記載のコンバータ。
【請求項６】
前記データ符号は所定数ビットからなり、前記ビットは前記メモリ（Ｍ）の各メモリ位置に記憶される
ことを特徴とする請求項１に記載のコンバータ。
【請求項７】
ＣＤＭＡ送信機のエンコーダ（ＥＮＣ）であって、
請求項１乃至６のいずれかに従い、以下の順で接続される畳み込みエンコーダ（ＣＣ）と、インタリーバ（ＩＬ）と、Ｉ、Ｑセレクタ（ＱＰＳＫ）とコンバータ（ＣＶＴ）と備え、前記連続データパケットの連続データビットのシリアルデータビットストリーム（ＳＤＢＳ）は前記畳み込みエンコーダ（ＣＣ）へ入力され、該畳み込みエンコーダ（ＣＣ）は畳み込み符号化データビットストリーム（ＣＣＢＳ）を前記インタリーバ（ＩＬ）へ出力し、該インタリーバ（ＩＬ）はインタリーブ化畳み込み符号化データビットストリーム（ＩＣＢＳ）を前記Ｉ、Ｑセレクタ（ＱＰＳＫ）へ出力し、該Ｉ、Ｑセレクタは前記インタリーブ化畳み込み符号化データビットストリーム（ＩＣＢＳ）からＩ、Ｑビットを選択し、前記入力データパケットストリーム（ＩＤＰＳ）を前記コンバータへ供給する
ことを特徴とするエンコーダ。
【請求項８】
請求項７に従うエンコーダ（ＥＮＣ）と、前記出力データ符号ストリーム（ＯＤＳＳ）が前記エンコーダ（ＥＮＣ）から入力されるＣＤＭＳ変調器（ＭＯＤ）とを含むＣＤＭＡ送信機（ＢＴＳ）。
【請求項９】
請求項８に従う少なくとも１つのＣＤＭＡ送信機（ＢＴＳ）を含むＣＤＭＡ電気通信システム。
【請求項１０】
前記連続データパケットの連続データビットからなる入力データビットストリーム（ＣＣＢＳ）を受信し、かつＩ、Ｑ選択を実行する手段が提供され、前記書込手段は、特定インタリービング順で前記メモリに対する前記データ符号の書込及び読出中にインタリービングを実行する
ことを特徴とする請求項１に記載のコンバータ。
【請求項１１】
各ユーザチャネルが、基本送信レートＴＲBあるいはその整数倍ＴＲn＝Ｋn＊ＴＲBで定義される所定送信レートＴＲ0、ＴＲ1、ＴＲ2．．．ＴＲn．．．ＴＲN-1を有する複数のＮユーザチャネル（ｃｈ−０．．．ｃｈ−Ｎ−１）からの所定数（Nsymbol0；Nsymbol1；NsymbolN-1）の連続データ符号（Ｓ0,0(0)、Ｓ0,0(1)．．．Ｓ0,0（Nsymbol0-1）；Ｓ1,0(0)、Ｓ1,0(1)．．．Ｓ1,0（Nsymbol1-1）；Ｓ2,0(0)、Ｓ2,0(1)．．．Ｓ2,0（Nsymbol2-1）；．．．ＳN-1,0(0)、ＳN-1,0(1)．．．ＳN-1,0（NsymbolN-1-1））の形態のユーザ（ＵＳ0、ＵＳ1、ＵＳ2．．．ＵＳN-1）データを各データパケットが含むデータパケットからなる連続データパケット（ＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0）の入力データパケットストリーム（ＩＤＰＳ）を、出力データ符号ストリーム（ＯＤＳＳ）へ変換し、かつＫnのデータ符号（Ｓ0,0(0)、Ｓ1,0(0)、Ｓ1,0(1)、Ｓ1,0(3)、Ｓ2,0(0)．．．ＳN-1,0(0)、ＳN-1,0(1)）の各データパケットは連続的に配置されている方法であって、
ａ）いくつかの列（０．．．NsymbolB-1）といくつかの行（０．．．Nresource-1）を有するメモリ手段（Ｍ）を提供し、
ｂ）基本送信レートをＴＲBを有するデータパケットの前記データ符号が１つの行に連続的に配置され、かつ整数倍ＴＲn＝Ｋn＊ＴＲBの前記基本送信レートを有するデータパケットの前記データ符号がＫnの連続データ符号のセットとして連続的にＫn行の各列に配置されるように、前記連続データパケットの前記データ符号を前記メモリ手段（ＲＡＭ）に書き込み、
ｃ）前記出力データ符号ストリーム（ＯＤＳＳ）を提供するために、前記列方向に前記メモリ手段（ＲＡＭ）から前記データ符号を読み出し、これによって、１つの列のＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋ＴＲ2／ＴＲB＋．．．ＴＲn／ＴＲB＋．．．ＴＲN／ＴＲBのデータ符号が１／ＴＲBの時間期間で読み出される毎に、第１行位置での次の列の読出が継続される
ことを特徴とする方法。
【請求項１２】
前記基本送信レートを有するユーザチャネル（ｃｈ０、ｃｈ２）のデータパケットに含まれる符号数（NsymbolB）に対応する列数（０．．．NsymbolB-1）を有し、かつＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋ＴＲ2／ＴＲB＋．．．ＴＲn／ＴＲB＋．．．＋ＴＲn／ＴＲB＋．．．＋ＴＲN-1／ＴＲBに対応する行数（０．．．Nresource-1）を有する前記メモリ手段（Ｍ）を提供する、
ことを特徴とする請求項１１に記載の方法。
【請求項１３】
各フレームにおいて、各ユーザチャネルの１つのデータパケットのデータ符号が前記メモリ（Ｍ）へ記憶されるように、フレーム同期クロックに同期する前記データ符号の書込が実行される
ことを特徴とする請求項１１に記載の方法。
【請求項１４】
ＣＤＭＡ変調器（ＭＯＤ）によって提供される外部同期クロックに同期する前記メモリ（Ｍ）の列から前記データ符号の読出が実行される、あるいは各外部同期クロックで、前記第１行位置で次の列からの読出を実行するように前記メモリ（Ｍ）の列から前記データ符号の読出が実行される
ことを特徴とする請求項１１に記載の方法。
【請求項１５】
前記書込より高いクロックレートNresource＊ＴＲBで前記読出が実行され、ここで、Nresourceは前記メモリの行数であり、ＴＲBは前記基本送信レートである
ことを特徴とする請求項１１に記載の方法。
【請求項１６】
前記データ符号は所定数ビットからなり、前記ビットは前記メモリ（Ｍ）の各メモリ位置への前記書込中に記憶される
ことを特徴とする請求項１１に記載の方法。
【請求項１７】
前記入力データ符号ストリーム（ＩＤＳＳ）は、以下の
前記連続データパケットの連続データビットの入力データビットストリーム（ＳＤＢＳ）を畳み込みエンコーダ（ＣＣ）へ入力して、畳み込み符号化データビットストリーム（ＣＣＢＳ）をインタリーバ（ＩＬ）へ出力し、
前記インタリーバ（ＩＬ）の前記畳み込み符号化データビットストリーム（ＩＣＢＳ）をインタリーブして、インタリーブ化畳み込み符号化データビットストリームをＩ、Ｑセレクタ（ＱＰＳＫ）へ出力し、
前記Ｉ、Ｑセレクタのインタリーブ化畳み込み符号化データビットストリームからのＩ、Ｑビットの選択を実行して、前記入力データパケットストリーム（ＩＤＰＳ）として該Ｉ、Ｑセレクタの出力を供給する
ことによって生成される
ことを特徴とする請求項１１に記載の方法。
【請求項１８】
前記連続データパケットの連続データビットからなる入力データビットストリーム（ＣＣＢＳ）を受信し、かつＩ、Ｑ選択（ＱＰＳＫ）を実行し、かつ特定順で前記メモリに対する前記データ符号の書込及び読出中にインタリービングを実行する
ことを特徴とする請求項１１に記載の方法。
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、連続データパケットからなる入力データパケットストリームをデータ符号からなる出力データ符号ストリームへ変換するコンバータ及び方法に関するものである。入力データパケットストリームのそれぞれのデータパケットは、連続データ符号形式のユーザデータを含み、データパケットのそれぞれは、それぞれが異なる所定送信レートを有する複数のＮユーザチャネルによって提供される。出力データ符号ストリームにおいて、それぞれの入力データパケットのデータ符号に対応するデータ符号は連続して構成される。
【０００２】
本発明は、特に、ＣＤＭＡ送信機のエンコーダに関するものであり、ここでは、ＣＤＭＡ変調器へ連続してデータ符号を提供するためにコンバータが使用され、それぞれのデータ符号は、例えば、出力データ符号ストリームの各チャネルに対して提供される拡散率に依存する長さを有する符号（例えば、ワルシュ（Walsh）符号）に畳み込まれる。
【０００３】
コンバータは、ユーザチャネルからのデータパケットがエンコーダに非同期あるいは同期して到来するかに応じて独立して使用することができるが、コンバータの処理後にデータの同期処理（空中での基本送信レートの符号の符号長に関する同期）が必要とされ、好ましくは、異なるデータレートがサポートされるべきである。
【０００４】
本発明の背景
本発明は、一般的には、ＣＤＭＡシステムの送信機に関する、特に、ＣＤＭＡシステムのエンコーダユニットの符号化、インタリービング及び変調ユニットに関するものであり、より詳しくは、それぞれが異なる送信レートを有し、かつユーザデータをデータパケットとして送信する複数のユーザチャネルをどのようにして処理対象で、かつすべてのチャネルに対して同時にＣＤＭＡ変調されるデータ符号ストリームに組み込めるかの問題に関するものであるので、ＣＤＭＡシステムの基地局送信機の汎用構成を図１を参照して説明する。
【０００５】
図１において、ＡＴＭ−ＩＦＣはＡＴＭインタフェースボードであり、ＥＮＣはチャネルエンコーダ、インタリーバ、ＱＰＳＫセレクタ及び時間調整ユニットであり、ＢＢＴＸはＣＤＭＡ変調、拡散及び合成ユニットであり、ＢＢＩＦはインタフェースボードであり、ＢＢＲＸはＣＤＭＡ復調器及び専用チャネル用逆拡散器であり、ＤＥＣは専用チャネル用ビタービデコーダであり、ＢＢＲＡは（デコーダを含む）ランダムアクセス受信機であり、ＤＣ−ＦＩＬＴは電源である。非同期に到来するデータパケットは、▲２▼でエンコーダＥＮＣへ入力される。ＴＲＸ−ＤＩＧユニットは、デジタルパルス整形フィルタ及びデジタル／アナログ変換ユニットである。
【０００６】
図２は、エンコーダＥＮＣの詳細を示している。複数のチャネルｃｈ−０、ｃｈ−１．．．ｃｈ−Ｎ−１において、（可変送信レートＴＲ0、ＴＲ1．．．ＴＲN-1によって）可変長となる、複数のＮユーザ入力データパケットＤＰ0、ＤＰ1．．．ＤＰN-1は、ＦＰＧＡ（Field Programmable Gate Array：フィールドプログラマブルゲートアレイ）▲２▼に到来する。実際には、図２のエンコーダＥＮＣは、▲６▼、▲７▼で、ユーザチャネル用データ及び共通制御チャネル用データが畳み込み符号化され、▲３▼で、シリアルビットストリームがＦＰＧＡに入力される、ここで、ＦＰＧＡはインタリーブ、時間調整等を実行する。ＦＰＧＡ▲５▼からデータが（図２の「ＢＢＴＸ」ボードで示される）ＣＤＭＡ変調器へ出力される。以下に説明するように、共通制御チャネル用データは、デジタル信号プロセッサＤＳＰ▲１▼へ入力される。
【０００７】
図２に示されるように、ユーザチャネルｃｈ−０、ｃｈ−１．．．ｃｈ−Ｎ−１の入力データは、第１ＦＰＧＡ▲２▼にデータパケットＤＰ0、ＤＰ1．．．ＤＰN-1がＡＴＭ−ＩＦＣユニット（非同期転送モードインタフェースユニット）から非同期に到来する。つまり、Ｎユーザチャネルｃｈ−０、ｃｈ−１．．．ｃｈ−Ｎ−１それぞれのデータパケットの送信は、非同期転送方法（ＡＴＭ）を使用して実行される。図２で概要的に示されるように、メインコントローラによって供給されるフレーム同期クロックによって定義される各フレーム内では、各ユーザチャネルのシングルパケットの１つが処理されなければならない、即ち、図２に示されるように、非同期に到来するユーザデータパケットＤＰ0、ＤＰ1、ＤＰ2．．．ＤＰN-1は、例えば、Ｔ＝１０ｍｓの標準フレーム期間で処理されなければならない。
【０００８】
図２では、ＤＳＰ▲１▼は、構成データ及び共通制御チャネル用データパケットを受信して、ＦＰＧＡ群を構成し、かつＦＰＧＡ▲６▼に対する共通制御チャネルを処理する▲６▼デジタル信号プロセッサである。専用物理チャネル（ＤＰＣＨ）（＝ユーザトラフィックデータ）用ＡＴＭパケットは、上述のように、ＦＰＧＡ▲２▼に入力される。ＦＰＧＡ▲３▼は、実際には、インタリーバ及びコンバータ（及び時間調整）のための書込手段である。▲４▼は、インタリーバ及びコンバータ（及び時間調整）のためのメモリ手段である。▲５▼は、ＣＤＭＡ変調器へ出力符号ストリームを提供するインタリーバ及びコンバータ（及び時間調整）のための読出手段である。▲６▼は、共通制御チャネル用の畳み込みエンコーダである。▲７▼は、専用物理チャネル用の畳み込みエンコーダである。▲８▼は、専用物理チャネルのフレームバッファリングを実行するユニットである。ユニット▲８▼では、所定フレーム期間内にシングルチャネルに対して１つ以上のパケットが到来する場合に、受信非同期入力データビットストリームの同期を実行する。この同期は、ユニット▲８▼に続いて、全チャネルの各シングルパケットのみがフレーム期間内で処理されることを保証する。
【０００９】
関連技術の説明
図１及び図２による上述の説明に基づくと、図３−１は、本発明に係る問題を示すためのエンコーダＥＮＣの基本ブロック図を示している。基本的には、図２に示されるブロックでも、図２で本質的に表されている。図３−２は、いくつかの連続フレームｍ、ｍ＋１、ｍ＋２で、エンコーダボードの入力から出力までのデータパケットの処理を示している。
【００１０】
図３−１に示されるように、各ユーザチャネルｃｈ−０、ｃｈ−１．．．ｃｈ−Ｎ−１には、データパケットＤＰを送信する複数のユーザＵＳ0、ＵＳ1．．．ＵＳN-1が存在する。図３−１の左側のタイムライン１０ｍｓ、２０ｍｓ、３０ｍｓで示されるように、実際のパケットＤＰは非同期でエンコーダＥＮＣに到来することが理解されるべきである。例えば、１０ｍｓの各フレーム期間では、各チャネルのデータパケットは非同期に到来する。
【００１１】
上述したように、１つ以上のデータパケットがフレーム期間内のチャネルに対して到来する場合、ユニット▲８▼は同期を行う、即ち、フレーム期間及びチャネル毎に、１つのパケットをパラレル／シリアルコンバータＰ／Ｓへ入力し、続いて、畳み込みエンコーダＣＣ（図２のユニット▲７▼）へ入力するように、これらのパケットを処理する。以下では、チャネル及びフレーム期間毎に常に１つパケットが非同期に到来すると仮定する、これは、実際に１つのパケットだけが到来する、あるいはいくつかのパケットがユニット▲８▼によって正規の手順で処理されているからである。図３−１に示されるパラレル／シリアルコンバータＰ／Ｓは図２のユニット▲８▼及び▲７▼間に配置されることが好ましい、即ち、図３−１に示されるように、畳み込みエンコーダＣＣの前に配置されることが好ましい。しかしながら、パラレル／シリアルコンバータＰ／Ｓの構成及びユニット▲２▼、▲３▼の構成及びそれらの位置が完全に独立していることは、畳み込みエンコーダＣＣ（図２のユニット▲７▼）がフレーム期間毎に各チャネルのシングルパケットを構成するシリアルデータビットストリームＳＤＢＳを受信するための重要な構成である。例えば、ユニット▲２▼、▲８▼に予めシリアルデータビットストリームＳＤＢＳが提供されている場合、パラレル／シリアルコンバータは必要ではない。つまり、Ｐ／Ｓコンバータは、（図３−１のエンコーダＥＮＣの破線で示されるように）シリアルデータビットストリームを生成するためのいくつかの設計事項の１つに過ぎない。
【００１２】
図３−１に示されるように、各ユーザチャネルｃｈ−０、ｃｈ−１．．．ｃｈ−Ｎ−１は、特定送信レートＴＲ0、ＴＲ1．．．ＴＲN-1を有している。物理チャネルの送信レートＴＲは、エアインタフェース上の１つの符号の時間期間に関係する。つまり、送信レートに依存して、各データパケットＤＰは、マッピングされる物理チャネルに従うビット数を有している。例えば、システムで想定される（基本送信レートを有する）最低チャネルは、（例えば、通常音声チャネル用の）データパケットあたり１１バイト、あるいは（例えば、６４ｂｉｔ／ｓ  ＩＳＤＮチャネルのような無制限データサービス用の）データパケットあたり９０バイトである。それゆえ、図３−１で概要的に示されるように、実際には、非同期に到来する各データパケットＤＰは異なる長さを有している、つまり、各チャネルのユーザデータの送信は、異なる（データバースト）送信レートで実行される。しかしながら、各チャネルでは、データパケットは、その定常送信レートによって、一定長となるが、非同期に到来する。
【００１３】
（基地局の外側に配置され、エンコーダの一部でない）パラレル／シリアルコンバータＰ／Ｓは、各フレーム期間で非同期に到来する各チャネルのシングルパケットをシリアルデータビットストリームＳＤＢＳへ変換し、そうすることによって、１つのフレーム期間で非同期に到来するチャネルの全シングルパケットのビットはそのフレーム期間内で連続して配置される。つまり、基地局、例えば、ユニット▲８▼はフレーム期間でチャネルあたりに１つのパケットだけが到来することを保証する一方で、コンバータＰ／Ｓは、図３−１に示されるように、それらのビットを連続的に配置する。図３−１では、ＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0それぞれは、チャネルｃｈ−０、ｃｈ−１、ｃｈ−２．．．ｃｈ−Ｎ−１の第１データパケットを示している。同様に、次の１０ｍｓ期間において、ＤＰ0,1、ＤＰ1,1、ＤＰ2,1．．．ＤＰN-1,1それぞれは、ユーザチャネルの第２データパケットを示し、これも連続的に配置される。パケットが非同期にＰ／Ｓコンバータに到来する一方で、（連続して配置される）シリアルデータビットストリームＳＤＢＳは、シングルフレーム期間に全チャネルの全データパケットを含んでいる。つまり、シリアルデータビットストリームＳＤＢＳは、連続して配置されているデータパケットによって、各ユーザチャネルからの連続して配置されたデータビットを含んでいる。
【００１４】
従来より知られている畳み込みエンコーダＣＣは、所定符号化レート１／ｒ及び所定長ｌで、データビットストリームＳＤＢＳの各ビットにおいて畳み込み符号化を実行する。基本的には、畳み込みエンコーダＣＣは、入力データパケットストリームＩＤＰＳから、各入力ビットに対しｒビットを出力する。その結果、畳み込みエンコーダＣＣからの出力ビットストリームＣＣＢＳは、シリアル入力データビットストリームＳＤＢＳの１／ｒ倍となる（より詳しくは、シリアルデータビットストリームＳＤＢＳの１／ｒ倍以上となる）。ｒの典型的な値は、ｒ＝１／２あるいはｒ＝１／３である。
【００１５】
畳み込みエンコーダＣＣによって出力される伸長されたシリアルビットストリームＣＣＢＳは、従来より知られているインタリーバＩＬでインタリーブされる。実際には、連続ビットストリームＣＣＢＳは、インタリービング行列の水平方向に書込まれ、そのインタリービング行列の垂直方向からビットが読出される。各パケットは別々にインタリーブされ、行列サイズは、１つのチャネルからの１つのパケットの全ビットが配置できるようなサイズが常に選択される。つまり、各パケットに対して、各インタリーバ行列が判定され、配置されかつ別々に読出される、即ち、例えば、１０ｍｓの時間期間中にＮ回実行される。この行列は、（送信レートに依存する）パケットあたりのビット数に適合されている、即ち、各送信レートに対して、特定のインタリービング行列が存在する。２つのチャネルが同じ送信レートを有している場合、それらは同じ方法でインタリーブされる。
【００１６】
インタリーバＩＬの出力ＩＣＢＳは、ＱＰＳＫ変調器へ入力されるインタリーブ化ビットストリームである。ＱＰＳＫ変調器への入力はビットストリームであるので、変調器は、ビットストリームＩＣＢＳから、例えば、Ｉ、Ｑビットを選択するＩ、Ｑセレクタの類として動作する（実際のＱＰＳＫ変調は、アナログ環境で実行される）。このＱＰＳＫ選択処理は必須である、これは、実際のＣＤＭＡ変調器ＭＯＤがＩ、Ｑビット上で複素畳み込み（ビット単位）を実行するからである。つまり、ＱＰＳＫセレクタ／変調器は、ＣＤＭＡ変調を行うＣＤＭＡ変調器への組信号として実際にはデータ符号Ｉ、Ｑを出力する。従来より知られているＱＰＳＫ変調器は、例えば、インタリーブ化ビットストリームＩＣＢＳの第１ビットをＩビットに割り当て、第２ビットをＱビットに割り当て、第３ビットをＩビットに割り当て、以下、同様にして割り当てることができる。また、ＱＰＳＫ変調器は、Ｉ、Ｑビットを連続的にあるいは並列的に出力することができることに注意すべきである。つまり、ＱＰＳＫ変調器は、それぞれＩ、Ｑビットを含む２つのビットストリームを並列的に出力することができる。
【００１７】
移動無線ネットワークでは、入力チャネルｃｈ−０、ｃｈ−１．．．ｃｈ−Ｎ−１を「論理チャネル」とみなせる一方で、ＣＤＭＡ変調器ＭＯＤへ入力され、かつ連続データ符号を含む入力データ符号ストリームＯＤＳＳは、図３−１で示されるように、「物理チャネル」とみなすことができる。また、ＣＤＭＳ変調器への入力に関しては、実際には、データ符号ストリームＯＤＳＳがどのようにして取得されるかについては関係がなく、これは、ＣＤＭＡ変調器が単にデータ符号を取得し、それぞれのデータ符号についてＣＤＭＡを実行するからである。つまり、異なる畳み込み符号化スキームあるいはインタリービングスキームは、普遍性を失うことなく、エンコーダＣＣ及びインタリーブＩＬで使用でき、あるいはＱＰＳＫ変調器（ＱＰＳＫセレクタ）でも使用できる。重要なことは、ＣＤＭＡ変調器に実数部Ｉ及び虚数部Ｑを有する複素符号を構成するデータ符号ストリームＯＤＳＳが提供されることであり、これは、ＣＤＭＡ変調器においては、複素畳み込みが実行されるからである。つまり、複素符号がＱＰＳＫ（直相シフトキーイング）を介して取得されるか、あるいは１６−ＱＡＭ変調（選択）を介して取得されるかは関係ない。
【００１８】
畳み込みエンコーダＣＣに入力されるデータビットストリームＳＤＢＳはパケットに適応される一方で、インタリーバＩＬに入力され出力されるビットストリームＣＣＢＳ、ＩＣＢＳは（但し、パケット内の）ビットに適応され、ＱＰＳＫ変調器からのデータ符号ストリームＯＤＳＳはデータ符号に適応される。それゆえ、物理チャネルのデータ符号レートは、例えば、３２ｋｓｐｓ、６４ｋｓｐｓあるいは１２８ｋｓｐｓ（ｋｓｐｓ：秒あたりのキロ符号）となり、一方、論理チャネルは、例えば、９．６ｋｂｉｔ／ｓ、６４ｋｂｉｔ／ｓあるいは３８４ｋｂｉｔ／ｓを有する。実際には、符号レートはＣＤＭＡ変調器の仕様に適合され、入力データレートは、チャネル符号化及びレート照合処理によって物理チャネル符号レートに変換されなければならない。
【００１９】
図３−２は、フレーム単位でのデータパケットの処理をまとめたものである。フレームｍで、データパケットが連続してエンコーダに入力され、フレームｍ＋１で、データパケットが連続して処理され、フレームｍ＋２で、互いにタイムオフセットを有し、かつ共通（フレーム）同期信号に関係する処理データパケットがＣＤＭＡ変調器へ並列的に出力される。
【００２０】
本発明の要約
ＣＤＭＡ変調器ＭＯＤはパケット形式で１つのチャネルに対するユーザデータを処理できないので、畳み込み符号化、インタリービング及びＱＰＳＫ変調は、ＣＤＭＡ変調器出力で合成される必要があるチャネルの符号とともに、符号単位でユーザデータをＣＤＭＡ変調器ユニットＭＯＤへ提供しなければならない。
【００２１】
同一送信レートのユーザチャネルだけが処理される場合、図３−１に示されるような構成を有するエンコーダＥＮＣは変換を必要とする、これは、パケットの連続処理によるものであり、即ち、レートに依存しないで、第１ユーザの第１符号のすべて、第２ユーザの符号のすべて、同様にして、第Ｎユーザの符号のすべてが連続して到来するからである。しかしながら、ＣＤＭＡ変調器ＭＯＤは、自身の処理に対し、全パケットの第１符号（即ち、チャネルｃｈ−０の第１符号、チャネルｃｈ−１の第１符号．．．チャネルｃｈ−Ｎ−１の第１符号）をまず必要とし、次に、全パケットの第２符号等を連続順で必要とする、即ち、ＣＤＭＡ変調器は、ＣＤＭＡ変調器の出力で同時に合成される必要がある符号が提供されることを必要とする。インタフェース制限のために、（合成対象の）これらの符号自身は、エンコーダＥＮＣからＣＤＭＡ変調器へ連続して送信される。
【００２２】
また、図３−１の種類のシステムが異なる送信レートを有するユーザチャネルに対して使用される場合、データ符号ストリームＯＤＳＳは、異なる送信レートであるにもかかわらず、第１チャネルに１つのデータ符号、第２チャネルに４つの符号、第３チャネルに２つのデータ符号を含んでおり、第１チャネルが基本送信レートを有している場合、第２チャネルは４倍の基本送信レートを有し、第３チャネルは２倍の基本送信レートを有する。
【００２３】
【表１】
0004347540.tif 000002
【００２４】
つまり、時間期間１／ＴＲB（ＴＲB：最低チャネルの基本送信レート）に関する（１／ＴＲB期間で、異なる３つのチャネルに対する符号シーケンスを示す）表１に示されるように、各チャネルに少なくとも１つの符号が提供される。送信はボールド体の符号だけであり、ＣＤＭＡ変調器ＭＯＤはこれを繰り返す。この処理は、本質的には、システムの最高可能符号レートへの予備拡散を実行する。上述したように、ＣＤＭＡ変調器ＭＯＤは同時にすべての符号を必要とし、これらの符号は、次の期間１／ＴＲで合成される。
【００２５】
それゆえ、本発明の第１の目的は、
非同期受信データパケットをデータ符号ストリームに変換することを可能にするコンバータ及び変換方法を提供することであり、このデータ符号ストリームは、所定時間期間、即ち、エアインタフェース上の最低符号レートの符号期間で、拡散され、重み付けされ、かつ合成されるＣＤＭＡ変調器のすべてのチャネルに対して１つ以上の符号を提供する。
【００２６】
本発明の第２の目的は、
入力ユーザチャネルが互いに異なる送信レートを有する場合のデータ符号ストリームを提供するコンバータ及び方法を提供することである。
【００２７】
目的の解決手段
上記の目的は、各ユーザチャネルが、基本送信レートＴＲBあるいはその整数倍ＴＲn＝Ｋn＊ＴＲBで定義される所定送信レートＴＲ0、ＴＲ1、ＴＲ2．．．ＴＲn、ＴＲN-1を有する複数のＮユーザチャネルからの所定数の連続データ符号の形態のユーザデータを各データパケットが含むデータパケットからなる連続データパケットの入力データパケットストリームを、出力データ符号ストリームへ変換し、かつＫnのデータ符号の各データパケットが連続的に配置されているコンバータであり、このコンバータは、いくつかの列といくつかの行を有するメモリ手段と、基本送信レートをＴＲBを有するデータパケットの前記データ符号が１つの行に連続的に配置され、かつ整数倍ＴＲn＝Ｋn＊ＴＲBの前記基本送信レートＴＲBを有するデータパケットの前記データ符号がＫnの連続データ符号のセットとして連続的にＫn行の各列に配置されるように、前記連続データパケットの前記データ符号を前記メモリ手段に書き込む書込手段と、前記列方向に前記メモリ手段から連続的に前記データ符号を読み出すことによって前記出力データ符号ストリームを提供し、これによって、１つの列のＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋．．．ＴＲn／ＴＲB＋．．．ＴＲN-1／ＴＲB＝Ｋ0＋Ｋ1＋．．．Ｋn＋．．．ＫN-1のデータ符号が１／ＴＲBの時間期間で読み出される毎に、第１行位置での次の列の読出が継続される読出手段とを備えることを特徴とする請求項１に従って解決される。
【００２８】
また、上記の目的は、各ユーザチャネルが、基本送信レートＴＲBあるいはその整数倍ＴＲn＝Ｋn＊ＴＲBで定義される所定送信レートＴＲ0、ＴＲ1、ＴＲ2．．．ＴＲn．．．ＴＲN-1を有する複数のＮユーザチャネルからの所定数の連続データ符号の形態のユーザデータを各データパケットが含むデータパケットからなる連続データパケットの入力データパケットストリームを、出力データ符号ストリームへ変換し、かつＫnの各データパケットのデータ符号は連続的に配置されている方法であり、この方法は、いくつかの列といくつかの行を有するメモリ手段を提供し、基本送信レートをＴＲBを有するデータパケットの前記データ符号が１つの行に連続的に配置され、かつ整数倍ＴＲn＝Ｋn＊ＴＲBの前記基本送信レートを有するデータパケットの前記データ符号がＫnの連続データ符号のセットとして連続的にＫn行の各列に配置されるように、前記連続データパケットの前記データ符号を前記メモリ手段に書き込み、前記出力データ符号ストリームを提供するために、前記列方向に前記メモリ手段から連続的に前記データ符号を読み出し、これによって、１つの列のＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋．．．ＴＲn／ＴＲB＋．．．ＴＲN-1／ＴＲB＝Ｋ0＋Ｋ1＋．．．Ｋn＋．．．ＫN-1のデータ符号が１／ＴＲBの時間期間で読み出される毎に、第１行位置での次の列の読出が継続されることを特徴とする請求項１１に従って解決される。
【００２９】
本発明の１つの構成に従えば、コンバータは、所定数列及び行を有するメモリ手段と、最低基本送信レートＴＲBを有するユーザチャネルのパケットのデータ符号がメモリの１行を占めるようにメモリ手段へ（連続的に配置されたデータ符号からなる）データパケットを書き込む書込手段とを含んでいる。整数倍ＴＲn＝Ｋn＊ＴＲBの基本送信レートを有するユーザチャネルからのパケットのデータ符号が記憶される場合、このようなパケットのデータ符号も行方向に書き込まれるが、これは、複数のＫnに渡って実行される。より高送信レートチャネルのパケットの連続データ符号の書込が同様にして実行され、このデータ符号は列方向に連続的に配置される。読出手段は、列方向でメモリの読出を実行する、これは、高ユーザレートを有するパケットのデータ符号が列方向に連続的に配置されるからであり、列方向での読出は所望の出力データ符号ストリームを提供することになる、この場合、各パケットに対するデータ符号は連続的に配置されている。
【００３０】
本発明の実施形態及び応用
本発明の別の構成に従えば、書込手段は、クロック信号に依存する書込を実行し、このクロック信号は、各チャネルのパケットに含まれるデータ符号数に依存する新規な行への切替を示している。それゆえ、メモリの各行には特定チャネルを割り当てることができる、また、チャネルあたりの送信レートは一定であるので、同一データ符号は常に同一行に書き込まれる。
【００３１】
本発明の別の構成に従えば、読出手段は、第２クロック信号に依存して列方向に読出を実行し、この第２クロック信号は読出が１列で停止され、かつ次の列に継続されるべきである場合を示している。好ましくは、第２クロック信号は、ＣＤＭＡ変調器の内部タイミングによって判定される。好ましくは、第２クロックは、大気中における最低レートの符号期間である（例えば、１／ＴＲB＝１／３２ＫＨｚ＝約３１ｓ）。つまり、ＣＤＭＡ変調器は、ある期間中の全データパケットの全データ符号の並列符号化を目的としているので（メモリの列方向でのデータ符号の連続的な読出後）、ＣＤＭＡ変調器は、並列処理を実行するので、各物理チャネルに対して、データ符号ストリームから各チャネルの各データ符号を取り出す独立のＣＤＭＡ変調器を有している。
【００３２】
本発明の別の構成に従えば、本発明に従うコンバータは、ＣＤＭＡ送信機のエンコーダＥＮＣが使用される場合には、入力ストリームから出力ストリームへの変換と同時にインタリービング及びＱＰＳＫ変調の動作を実行する。この場合、データ符号はコンバータのメモリの各エントリに符号単位で記憶され、ここで、１つのデータ符号を形成する各ビットは、畳み込みエンコーダによって出力されるビットストリームから選択される。コンバータのメモリへの書込とコンバータのメモリからの読出は、インタリービングが同時に達成されるように実行される。
【００３３】
本発明の更なる効果的な実施形態及び改良は、従属請求項に示されている。以下では、本発明は、その実施形態と、添付の図面を参照することによって説明する。
【００３４】
第１実施形態（変換）
図４−１は、本発明に従うコンバータＣＶＴを示し、これは、出力データ符号ストリームＯＤＳＳをＣＤＭＡ変調器ＭＯＤへ提供する。ＣＤＭＡ変調器は、出力データ符号ストリームＯＤＳＳに含まれるデータ符号の拡散及びＣＤＭＡ変調を実行し、その変調合成出力を送信機のＨＦ部に提供する、この送信機は本発明と関係ない。また、ＣＤＭＡ変調器において、すべてのチャネルが合成される、即ち、より詳しくは、拡散符号が合成されることに注意すべきである。
【００３５】
また、図４−１に示されるように、コンバータＣＶＴは入力データパケットストリームＩＤＰＳ、例えば、図３−１のＱＰＳＫ変調器（Ｉ、Ｑセレクタ）ＱＰＳＫから出力されるデータパケットストリームＯＤＳＳを受信する。つまり、第１実施形態に従えば、コンバータＣＶＴは、ＱＰＳＫ変調器ＱＰＳＫ（即ち、Ｉ、Ｑセレクタ）とＣＤＭＡ変調器ＭＯＤ間に配置される。
【００３６】
図４−１の実施形態では、入力データパケットストリームＩＤＰＳは、データパケットＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0からなるシーケンスであり、ここで、各データパケットは、連続データ符号Ｓ0,0(0)、Ｓ0,0(1)．．．Ｓ0,0（Nsymbol0-1）；Ｓ1,0(0)、Ｓ1,0(1)．．．Ｓ1,0（Nsymbol1-1）；Ｓ2,0(0)、Ｓ2,0(1)．．．Ｓ2,0（Nsymbol2-1）；．．．ＳN-1,0(0)、ＳN-1,0(1)．．．ＳN-1,0（NsymbolN-1-1）の所定符号数Nsymbol0（図４−１では、NsymbolBに等しく、これは、基本送信レートを有するチャネルに対する符号数である）、Nsymbol1、Nsymbol2．．．NsymbolN-1の、ユーザＵＳ0、ＵＳ1、ＵＳ2．．．ＵＳN-1からのユーザデータを含んでいる。各パケットは、複数のＮユーザチャネルｃｈ−０、ｃｈ−１、ｃｈ−２．．．ｃｈ−Ｎ−１に属している。
【００３７】
図４−１に示されるように、エアインタフェース上の符号の異なる送信レートＴＲnによって、各パケットはそれぞれNsymbolN長となる。送信レートは直接はパケット長を示さないが、パケット長は以下の例で示されるように送信レートに依存する。送信レートが、例えば、ＴＲ1＝３２ｋｓｐｓである場合、（ＱＰＳＫに対し）パケット長Ｌ1はＬ1＝３２Ｋ符号／ｓ＊１０ｍｓ＝３２０符号あるいは６４０ビットとなる。この値は、チャネルエンコーダＣＣの符号化後の値である。チャネルエンコーダＣＣでレートｒ＝１／３を使用すること、これは、エンコーダＥＮＣへの入力パケットが２１３．３ビット長とならなければならないことを意味する。これは整数値ではないので、いわゆるレートマッチャーがチャネルエンコーダＣＣ後に適応される。レートマッチャーはチャネルエンコーダＣＣからの出力ビット数を物理チャネルの制限ビット数に適応させる。それゆえ、送信レートはパケット長を判定する要素の１つとなり、レートマッチャーは任意ビット数への適合を実行することができる。但し、レートマッチャーはすべてのチャネルに対して同様に動作し、かつ符号化ビットストリームを物理チャネルの次の利用可能送信レートへの入力でのパケットに対応する所定ビット数で適合させる。これによって、ビット数を減らすあるいは増やすことができる。
【００３８】
図４−１に示されるように、各ユーザチャネルは、それ、即ち、図３−１を参照して説明したＴＲ0、ＴＲ1、ＴＲ2．．．ＴＲN-1に割り当てられた所定送信レートを有している。つまり、各所定送信レートは基本送信レートＴＲBあるいはＴＲBの整数倍のＴＲn＝Ｋn＊ＴＲBとして定義される。基本送信レートＴＲBは、（基本レートを有するチャネルのパケットの）NsymbolB符号を処理するために必要な時間を定義する。換言すれば、これは、各チャネルの拡散率の定義としてみなすことができる。一般的には、送信レートＴＲBは２＊ＴＲB、４＊ＴＲB、８＊ＴＲB等のみを取り得る（即ち、Ｋn＝２、４、８．．．＝２0、２1、２2、２3．．．かつＫn＝ＴＲn／ＴＲB；ＴＲn：チャネルｎに対する送信レート）。
【００３９】
各データ符号、例えば、Ｓ0,0(0)、Ｓ0,0(1)．．．Ｓ0,0（Nsymbol0-1）は、変調器ＱＰＳＫで使用される変調スキームによる所定ビット数を有している。直相シフトキーイングＱＰＳＫに対しては、各データ符号は２ビット、即ち、Ｉビット及びＱビットである。
【００４０】
図４−１の場合では、入力データパケットストリームＩＤＰＳは、図示の構成の連続データパケットＤＰを有し、図４−１に示されるように、書込手段Ｗは、以下で説明される所定順でデータ符号ＳをメモリＭ（ＲＡＭ）に書き込み、読出手段Ｒは、出力データ符号ストリームＯＤＳＳを提供するために、所定順でその符号をメモリＭから読み出す。図４−１に示されていないが、メモリＭは２つのメモリＲＡＭ１及びＲＡＭ２からなり、１つは各フレーム期間内の読出用で、１つは各フレーム期間内の書込用である。メモリの機能は、常に、フレーム期間毎に切り替わる。以下では、明確に示されないとしても、データの書込は１つのメモリＲＡＭ１で実行され、一方、データの読出はもう１つのメモリＲＡＭ２で実行されると仮定する、ここで、ＲＡＭ２には、以下のようなフレーム期間で書き込みが行われているとする。
【００４１】
【表２】
0004347540.tif 000003
【００４２】
第１実施形態では、連続データ符号を構成する入力データパケットストリームＩＤＰＳがどのようにして生成されるかは実際には関係ない、これは、コンバータのメインタスクがデータ符号の入力データパケットストリームＩＤＰＳを特定出力データ符号ストリームＯＤＳＳへ変換することであるからである。それゆえ、本発明に従うコンバータＣＶＴの主要構成は、変換がメモリＭに関してどのように実行されるかであり、入力データパケットストリームＩＤＰＳに対して他の生成方法も使用することができる。
【００４３】
つまり、入力データパケットストリームＩＤＰＳは所定順で配列された連続ビットのデータビットストリームとして見なすことができ、例えば、これは、図３−１に示されるように、既に畳み込みがなされた符号化入力データビットストリームＣＣＢＳとなる。この場合、コンバータＣＶＴ、より詳しくは、その書込手段Ｗは、まず、ＱＰＳＫ変調を実行する、即ち、（データ符号を形成するためだけに）ビットストリームのＩ、Ｑビットの割当あるいは選択を実行し、次に、選択されたデータ符号を特定順でメモリＭに書き込む、この場合、同時に、メモリＭは、図３−１で示されるようなインタリーバＩＬの前段に通常配置されるインタリービングメモリとして動作する。この場合、以下の第２実施形態でより詳細に説明されるように、ＱＰＳＫ変調はインタリーバＩＬの前に実行されることがわかる。
【００４４】
上述のように、第１実施形態では、入力データパケットストリームＩＤＰＳは、図４−１に示されるように、所定数の連続データ符号で予め配置されていると仮定する。異なる送信レートＴＲnによって、図４−１では、所定符号数Nsymbol0、Nsymbol1、Nsymbol2．．．NsymbolN-1を有する４つのデータパケットＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0が示されている。第１チャネルｃｈ−０は基本送信レートＴＲBを有し、第２チャネルｃｈ−１は４倍の基本送信レート４＊ＴＲBを有し、第３チャネルｃｈ−２は基本送信レートＴＲBを有し、第Ｎ−１チャネルｃｈ−Ｎ−１は２倍の基本送信レート２＊ＴＲBを有していると仮定する。例えば、第１チャネルｃｈ−０がNsymbol0＝NsymbolB＝３２０データ符号を有している場合、第３チャネルｃｈ−２のパケットはNsymbol2＝３２０データ符号を有し、第２チャネルｃｈ−１及び第Ｎ−１チャネルｃｈ−Ｎ−１はそれぞれNsymbol1＝１２８０データ符号、NsymbolN-1＝６４０を有している。
【００４５】
図４−１では、１０ｍｓの１フレームだけが、入力データパケットストリームＩＤＰＳ、ここでは、非同期に到来する各チャネルの第１パケットに対して示されている。各フレームのパケットＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0が、同様のデータパケット構成を有するフレームによって後に続くことが理解されるべきである。つまり、連続順は維持されるが、データパケット数は各フレームに存在するユーザ数に依存する。ユーザが切断し、かつ代わりの他のユーザが追加されない場合、パケット数は減ることになる。
【００４６】
各フレームは、フレーム期間内の各ユーザチャネルからのデータパケットを含んでいる。各フレーム内において、特定ユーザチャネルからの特定データパケットの位置は変更することができ、好ましくは、各ユーザチャネルからのデータパケットはフレーム内の固定スロット位置に割り当られる。図４−１では、データパケットがユーザチャネル数の増加に応じて連続的に配置されると仮定する。
【００４７】
図４−１に示される出力データ符号シーケンスＯＤＳＳは、連続順のデータ符号を含むが、これは入力順と異なるものである。特に、出力データ符号シーケンスＯＤＳＳは、第１チャネルの第１データ符号Ｓ0,0(0)に第２ユーザチャネルｃｈ−１の４つの第１データ符号Ｓ1,0(0)、Ｓ1,0(1)、Ｓ1,0(2)、Ｓ1,0(3)が続くように配置され、更に、この第２ユーザチャネルｃｈ−１は、第３チャネルｃｈ−２の第１データ符号Ｓ2,0(0)が続いている。これは、パケットＤＰN-1,0の２つの第１符号ＳN-1,0(0)、ＳN-1,0(1)が読出手段Ｒの第１読出周期中に読出されるまで実行される（これらの符号は、図４−１では、「第１列」で示され、かつ図４−２では、第１列の要素に対応する）。
【００４８】
チャネルあたりの連続データ符号数は、送信レートによって判定される。例えば、第１チャネルｃｈ−０は基本送信レートを有するので、１つのデータ符号だけが第１読出周期中に含まれる。第２ユーザチャネルｃｈ−１は４倍の基本送信レートＴＲBを有しているので、パケットＤＰ1,0の４つのデータ符号は次の出力データ符号ストリームＯＤＳＳに含まれる。これに、データパケットＤＰ2,0のデータ符号．．．データパケットＤＰN-1,0の２つの連続データ符号が続く。上述のように、これは、ビットの各グループがコンバータＣＶＴから連続的にあるいは並列的に供給されるかに関わらず、ＣＤＭＡ変調器の構成においては、各チャネルあるいは、より詳しくは、各パケットからの第１あるいは第１グループのビットにおける拡散及び変調を並列的に実行するので、必要となる。
【００４９】
つまり、出力データ符号シーケンスＯＤＳＳにおいて、対応するデータパケットの（即ち、送信レートによって判定されるＫn）のデータ符号は、１つのフレーム（ＤＰ0,0、ＤＰ1,0、ＤＰ2,0．．．ＤＰN-1,0）に存在するすべてのパケットから連続的に配置され、各データパケットのＫn個のデータ符号のデータセットは、送信レートで判定されるパケットから最適な符号数がＣＤＭＡ変調器に常に提供されるように連続的に配置される。
【００５０】
図４−２は、書込手段Ｗと読出手段ＲがメモリＭからどのようにして読出及び書込を実行するかを示している。図４−２に示されるように、メモリＭは、０．．．NsymbolB-1（即ち、総列数NsymbolBにおいては、基本送信レートを有するチャネルのデータパケットに対する符号数である）で示される列数と０．．．NresourceN-1（即ち、総行数Nresource）で示される行数を有している。
【００５１】
図４−２の例では、チャネルｃｈ−１は第１リソース（resource）（行）０に割り当てられ、（４倍の基本レートの）チャネルｃｈ−１は行１〜４に割り当てられ、（基本レートを有する）チャネルｃｈ−２はリソース５に割り当てられ．．．（２倍の基本レートを有する）チャネルｃｈ−Ｎ−１は、Nresource-1及びNresource-2で示される行に割り当てられる。メモリＭの各メモリ位置の指標は、図４−１に示される各データ符号Ｓx,y(z)の記憶位置であり、ここで、「ｘ」はユーザあるいはチャネル番号を示し、「ｙ」はフレーム番号を示し、「ｚ」はパケットの符号数を示している。メモリＭの最小列数は最低送信レート、即ち、基本レートのデータパケットに含まれるNsymbolB符号数によって判定される。それゆえ、チャネルｃｈ−０のパケットＤＰ0,0は１つの行に配置され、チャネルｃｈ−１のデータパケットＤＰ1,0は４つの行に配置され、チャネルｃｈ−２のデータパケットＤＰ2,0は１つの行に配置され、チャネルｃｈ−Ｎ−１のデータパケットＤＰN-1,0は２つの行に配置される。各フレーム期間に対して、メモリＭは各ユーザチャネルのパケットのすべてのデータ符号を含むため、最小行数は、
Nresource＝ＴＲ0／ＴＲB＋ＴＲ1／ＴＲB＋ＴＲ2／ＴＲB＋．．．ＴＲN-1／ＴＲB
＝Ｋ0＋Ｋ1＋Ｋ2＋．．．Ｋn＋．．．ＫN-1
となる。
【００５２】
Nresourceは、システム内のハードウエアのサイズ（即ち、ＲＡＭメモリのサイズ）によって制限される。より詳しくは、図４−２に示されるように、行数Nresourceは変調器ＭＯＤに対するコンバータＣＶＴの送信レートによって制限される。基本送信レートＴＲB＝３２ｋｓｐｓ、即ち、ＴＲB＝３２ＫＨｚであると仮定すると、チャネルｃｈ−０に対して、符号Ｓ0,0(0)から符号Ｓ0,0(1)を与える時間は、図４−２に示されるように、１／ＴＲB＝１／３２ＫＨｚ＝３１．２５μｓとなる。その結果、３１．２５μｓの時間期間内に、第１列の全要素は読み出されなければならない。符号がコンバータＣＶＴから読み出され、変調器へ提供される場合の送信レートが、例えば、１６．３８ＭＨｚである場合、３１．２５μｓで読み出すことができる最大行数はNresource＝３１．２５μｓ／（１／１６．３８ＭＨｚ）＝５１２である。
【００５３】
次に、メモリＭに対する書込及び読出を実行する書込手段Ｒと読出手段Ｗを使用して、入力データパケットストリームＩＤＰＳを出力データ符号ストリームへ変換する方法について説明する。
【００５４】
第１パケットＤＰ0,0が到来する場合、これは、基本レート、即ち、Ｋ0＝１のチャネルｃｈ−０に関係するので、データ符号（Ｓ0,0(0)、Ｓ0,0(1)．．．Ｓ0,0（Nsymbol0-1））は連続してメモリ手段Ｍの１行（ここでは、第１行０）に書き込まれる。パケットＤＰ0,0のデータ符号は、完全に１行に配置する。
【００５５】
次の連続データパケットＤＰ1,0は４倍の符号数Nsymbol1を有しているので、このデータパケットの４つの連続データ符号は、列０の１、２、３、４で示される４つの行に配置される。１つの列の読出中に読出手段Ｒは、図４−１に示されるような、連続的に配置されたデータ符号を提供することを可能にするためには、特定書込順で実行されなければならない。つまり、整数倍Ｋnの基本送信レートを有するデータパケットのデータ符号は、Ｋ1＝４行の各列のＫn（ここで、Ｋ1＝ＴＲ1／ＴＲB＝４）の連続データ符号のセットとして連続的に配置される。
【００５６】
例えば、符号Ｓ1,0(0)．．．Ｓ1,0(3)は、行位置１、２、３、４の第１列０のＫ1＝４の連続データ符号のセットとして配置される。次のＫ1データ符号のＳ1,0(4)．．．Ｓ1,0(7)のセットは、１、２、３、４で示される行位置の次の列１に配置される。つまり、パケットＤＰ1,0は、連続的に配置されたＫ1＝４のデータ符号が１行に配置されるようにメモリＭに書き込まれ、Ｋ1＝４の連続データ符号のセットは、列数が増えるにつれて連続的に配置される。
【００５７】
各パケットのデータ符号は、コンバータＣＶＴ（図４−１参照）のシリアルビットストリームとして連続的に到来するので、ＤＰ1,0の連続データ符号における書込の可能性は図４−２の矢印で示される、即ち、チャネルｃｈ−０のパケットよりも多い符号を含むパケットに対する連続データ符号をのこぎり歯状の書込で実行できることが好ましい。それゆえ、最終データ符号Ｓ1,0（Nsymbol1-1）は列番号NsymbolB-1、４で示される行に配置される。
【００５８】
次のチャネルｃｈ−２のパケットＤＰ2,0は、基本レート、即ち、Ｋ2＝１を有するチャネルのデータ符号を含んでいるので、データ符号の書込は５で示される行で列数を増やしながら連続的に実行される（この場合は、データパケットＤＰ0,0から行０に対するものである）。同様に、パケットＤＰN-1,0はデータパケットＤＰ0,0（あるいはＤＰ2,0）、即ち、ＫN-1＝２のデータ符号量の２倍を有しているので、データ符号ＳN-1,0(0)．．．ＳN-1,0（NsymbolN-1-1）はNresource-2、Nresource-3で示される２つの行の各列の２つの連続データ符号のセットとして書き込まれる。各チャネルの送信レートが異なっているにも関わらず、パケットあたりのデータ符号数は異なり、メモリＭには特定順で１フレームのすべてのパケットのデータ符号が格納されることがわかる。
【００５９】
１つ以上の行へのチャネルの割当がフレーム期間毎に維持される場合、行メモリＭは常に各入力パケットからのデータ符号と同じ順序で常に格納される。しかしながら、メモリの動的格納も可能である。例えば、第２チャネルｃｈ−１がデータ符号の送信を停止する場合、第３チャネルは行５に必ず配置される必要はなく、行１へ配置されても良い。つまり、チャネル及び行の固定割当が可能であることが好ましいが、動的割当も可能であり、特に、この場合、各チャネル自身の送信レートを変更することも可能にする（列数を判定する基本レート以下に決してならないことを提供する）。行列が十分に大きく、かつレートがどのように変化しているかについての指標が存在する場合、行列にデータ符号チャネルがチャネル毎に連続的に配置される。
【００６０】
ここで、書込手段ＷＭの実施形態を説明する。書込手段は各チャネルに対するカウンタを持つことができ、このカウンタは、各データパケットがメモリＭに書き込まれる場合に、最大符号数NsymbolB、Nsymbol1、Nsymbol2．．．NsymbolN-1をカウントする。チャネル、例えば、基本レートのｃｈ−０、ｃｈ−２に対しては、カウンタは０から３１９までカウントする（ＴＲB＝３２ｋｓｐｓと仮定）、チャネル、例えば、４＊ＴＲBのｃｈ−１に対しては、カウンタは０から１２７９までカウントする、また、チャネル、例えば、２＊ＴＲBのｃｈ−Ｎ−１に対しては、カウンタは０から６３９までカウントする。各カウンタはバイナリカウンタであり、このカウンタのカウント値はバイナリ値で表現される、ＬＳＢあるいはＬＳＢ群は各符号に対して実行される書込先の行数を示している。
【００６１】
例えば、図７に示されるように、基本レートチャネルは３２０符号を有する、つまり、カウント値は９ビットで表現できる。この場合のみ、１行だけですみ、ＬＳＢを介する行選択は必要としない。
【００６２】
２＊ＴＲBレートチャネルは６４０符号を有する、つまり、カウント値は１０ビットで表現できる。この場合、書込は２行に実行されるが、ＬＳＢは「０」の第１行及び「１」の第２行を示せば十分である。ＬＳＢは、データ符号のカウント中に「０」から「１」へ変化する、つまり、第１行あるいは第２行のどちらかで書込が実行されているかを示すことになる。
【００６３】
４＊ＴＲBレートチャネルは１２８０符号を有する、つまり、カウント値は１１ビットで表現できる。この場合、書込は４行に実行され、下位２ビットは「００」の第１行、「０１」の第２行、「１０」の第３行、「１１」の第４行を示すために必要となる。これらの下位２ビット（ＬＢＳ）は、データ符号のカウント中に「００」、「０１」、「１０」、「１１」へと変化する、つまり、第１、第２、第３あるいは第４行の書込のいずれかが実行されているかを示すことになる。
【００６４】
上述の場合、図７に示されるように、各ＬＳＢ（群）以外のカウンタ内の残りのビットは、書込が実行されている列位置を示す。つまり、カウンタ値は各チャネルに対し、行数及び列位置を簡単な方法で示すものである。以下の第２実施形態で示されるように、カウンタはメモリへのインターリーブ書込を実行するためにも使用することができる。
【００６５】
一旦、データ符号の書込が１フレーム期間ｍ＋１で完了すると、続くフレーム期間ｍ＋２（図３−２に示されるフレーム単位処理を参照）で、読出手段Ｒは、列毎に列方向で連続的にメモリＭからデータ符号を読み出す、ここでは、１つのカラムからのすべてのNresourceデータ符号は、読出手段Ｒの処理能力に依存して連続的（可能であれば並列的に）に読み出されることが好ましい。しかしながら、データ符号は特定順でメモリＭへ書き込まれているので、１つの列の読出は、図４−１の「第１列」で示されるような、連続して配置されたデータ符号のデータ符号ストリームを供給することになる。つまり、ＣＤＭＡ変調器ＭＯＤは、読出手段Ｒの各読出周期内で各データパケットからＫnデータ符号を受信する、図４−２では、Ｋ0＝１＋Ｋ1＝４＋Ｋ2＝１＋ＫN-1＝２のデータ符号、即ち、全部で８個のデータ符号を受信する。
【００６６】
読出レートは、連続書込を実行するために使用されるフレーム期間とは直接関連していない。実際には、１つの列、例えば、列０は、読出手段Ｒによって読み出され、例えば、第１の１／ＴＲB＝３１．２５μｓ内で、ＣＤＭＡ変調器はデータ符号を取り出し、変調器ＭＯＤの各拡散手段へ分配する。実際のシステムの拡散手段では、例えば、３２、６４、１２８ｋｓｐｓに対し１２８、６４あるいは３２チップ及び４０９６Ｍｃｐｓのチップレートが使用される。つまり、チャネルｃｈ−０の１つのデータ符号は、１２８チップの短符号で拡散される。チャネルｃｈ−１の４つのデータ符号は、例えば、３２チップより少ないチップ数の短符号で拡散される。チャネルｃｈ−２のデータ符号は、１２８チップ拡散シーケンスで拡散され、チャネルｃｈ−Ｎ−１の２つのデータ符号は６４チップの短符号で拡散される。その結果、各チャネルに対し、チップ単位で可能な組み合わせから得られる、即ち、１＊１２８＝４＊３２＝２＊６４＝１２８チップが利用可能である。
【００６７】
一旦、ＣＤＭＡ変調器が各拡散ユニットへのビット割当が完了すると、ＣＤＭＡ変調器ＭＯＤは外部同期クロック（フレーム同期パルスに同期し、より高い周波数を有する）を読出手段Ｒに与え、読出手段Ｒは次の列、即ち、各パケットからのすべての第２データ符号の読出を実行する。すべてのチャネルのシングルデータパケットは１０ｍｓ内でメモリに書き込まれ、１／ＴＲB（例えば、ＴＲB＝３２ＫＨｚ）の時間期間内で、１つの列からのすべての符号が読み出され、かつ変調器へ提供されなければならない。読出対象のリソース数が固定（例えば、Nresource＝５１２）である場合、読出レートは少なくともNresource＊ＴＲB＝１６．３８ＭＨｚでなければならない、これは、１つの同期クロック期間ですべてのチャネルのデータを読み出すことが不可能であるからである。
【００６８】
図４−２で示されるように、各データ符号は、各列に割り当てられたチャネル、かつ各チャネルの送信レートによって判定された特定メモリ位置に記憶される。もっとも簡単な例では、１つのデータ符号は１ビットで良い、これは、例えば、ＱＰＳＫ変調が適用されない場合である。この場合、各メモリ位置は１ビットだけを含んでいる。入力データパケットストリームＩＤＰＳは、それぞれ２ビット、例えば、Ｉビット及びＱビットを含むデータ符号を有しており、各メモリ位置は２ビットを含み、この２ビットは１つのメモリ位置に一緒に記憶される。この場合は問題が生じない、これは、汎用ＲＡＭは、ワード（word）長以上の８、１６あるいは３２ビット単位で同時に記憶することができるので問題は生じない。
【００６９】
また、上述したように、読出周期中に送信レートに依存するデータパケットのＫn（送信レートの整数倍）のデータ符号がＣＤＭＡ変調器ＭＯＤに提供されることは基本必要条件である。図４−２では、矢印で示される書込は同様の方法で実行され、各セットのデータ符号は各列に連続して配置される。これは、メモリの列単位の読出において常に正しいデータ符号セットがＣＤＭＡ変調器に提供されることを保証する。
【００７０】
メモリの読出中には、シリアルデータストリームがＣＤＭＡ変調器へ提供される、これは、上述の列方向で、メモリ位置が連続して順次読み出されるからである。一方、ダウンリンク拡散ユニットは並列に提供され、読み出された符号は任意のダウンリンク拡散ユニットへ分配することができる。各拡散ユニットにおいて、読み出された符号が一時的に中間メモリに記憶され、物理チャネル（例えば、２５６ｋｓｐｓ）の最高レートまで連続的に予備拡散される。上述の表１を参照して既に説明したように、これは拡散ユニットの中間メモリからの各符号の読出（反復）手段によって実行される。
【００７１】
本発明に従う図２に示されるＣＤＭＡ送信機のエンコーダＥＮＣは、図４−１に示されるような、畳み込みエンコーダＣＣ、インタリーバＩＮＴ、ＱＰＳＫ変調器（Ｉ、Ｑセレクタ）ＱＰＳＫ及びコンバータＣＶＴを有し、図３−１に示すように、これらはこの順序で接続されている。シリアルビットストリームＳＤＢＳは畳み込みエンコーダＣＣへ入力され、この畳み込みエンコーダＣＣは畳み込み符号化データビットストリームＣＣＢＳをインタリーバＩＬへ出力する、インタリーバＩＬはインタリーブ化畳み込み符号化データビットストリームＩＣＢＳをＱＰＳＫ変調器ＱＰＳＫへ出力し、ＱＰＳＫ変調器ＱＰＳＫはインタリーブ化畳み込み符号化データビットストリームＩＣＢＳのビットでＱＰＳＫ変調を実行する。ＱＰＳＫ変調（Ｉ、Ｑ選択）の実行後、畳み込み符号化インタリーブ化変調データ符号を有する入力データパケットストリーム、即ち、入力データパケットストリームＩＤＰＳはコンバータＣＶＴへ入力される。この場合、インタリービング及びＱＰＳＫ変調は、データ符号（あるいはビット）ストリームがコンバータＣＶＴで変換されて出力データ符号ストリームＯＤＳＳをＣＤＭＡ変調器ＭＯＤへ提供する前に実行される。
【００７２】
図５は、ハードウエアＲＡＭ構造内にそれぞれ所定数符号を有する複数のユーザチャネルのシリアルデータの取り得る連続配置を示し、この連続配置の１つは図４−２に対応する。
【００７３】
第２実施形態（インタリービング＆変換）
上述したように、一般的に、図３−１に示される汎用インタリーバＩＬでは、従来よりよく知られているように、各データパケットのデータビットからなるシリアルビットストリームは所定インタリービング深度を有するインタリービングメモリの、例えば、行方向に書き込まれ、かつ個々のビットはそのインタリービングメモリの列方向から読み出される。
【００７４】
また、図３−１の汎用システムにおいて、ＱＰＳＫ変調（Ｉ、Ｑ選択）はインタリービング後に実行される、即ち、インタリーブ化ビットストリームＩＣＢＳがインタリーバＩＬから一旦読み出されると、Ｉ、Ｑ選択が、インタリーブ化ビットストリームから各Ｉ、Ｑビットを選択することによって実行される（例えば、第１ビットはＩビットとして割り当てられ、第２ビットはＱビットとして割り当てられ、第３ビットはＩビットとして割り当てられ、以降、同様にして割り当てられている）。その結果、入力データパケットストリームＩＤＰＳは連続的に配置されたデータ符号を得ることになる。
【００７５】
汎用インタリービング処理とメモリＭへの書込及び読出との類似性の認識に基づいて、以下、本発明の第２実施形態を説明する、ここでは、図４−２のような変調、インタリービング及びパケット変換がコンバータによって同時に実行される、即ち、図３−１と比較すると、ＱＰＳＫ変調はインタリービング処理の前に実行される。
【００７６】
第２実施形態を説明するために、まず、コンバータＣＶＴへの入力ストリームは、図３−１で示されるような各データパケットの連続ビットを含むシリアルデータビットストリームＳＤＢＳであると仮定する。コンバータＣＶＴへの入力データパケットストリームは畳み込み符号化ビットストリームＣＣＢＳでもあり得る。一般的には、コンバータＣＶＴへの入力は、図３−１も示されるような各パケットからのデータビットからなるシリアルビットストリームである。
【００７７】
メモリＭがインタリービングを実行するために使用され、かつ図４−２に示されるような所定順でのデータパケット記憶に使用される場合、書込手段Ｗは基本的には２つのステップを実行しなければならない。第１ステップでは、１つのデータ符号を形成する各データビットは入力ストリーム、例えば、ＣＣＢＳあるいはＳＤＢＳから選択されなければならない。データ符号を形成するための対応ビットの選択が一旦実行されると、第２ステップで、データ符号は、特定インタリービング書込順でメモリＭへ連続的に書き込まれる。次に、読出手段Ｒが図４−２を参照して説明されるような読出を実行する場合、インタリービングは、以下に説明するような特定インタリービング順に書込処理が切替られる場合に同時に実行することができる。
【００７８】
普遍性を失うことなく、インタリービング及び変換の組み合わせは、１つのチャネルあるいは基本送信レートの各データパケットを考慮することによって容易に理解することができる。この場合、例えば、３２ｋｓｐｓの基本レートが使用される場合はメモリＭの１つの行は３２０符号を含むことになる。
【００７９】
必須条件は、書込手段がＩ、Ｑセレクタ（変調器）ＱＰＳＫから３２０ＱＰＳＫ符号からなる入力データストリームを受信することである。インタリーバ行列が１６×２０符号（１６列ＮW、２０行ＮR）であると仮定すると、チャネルｃｈ−０及びｃｈ−２に対するメモリ行列への書込順は、連続書込方向から行方向（図４−２参照）へ変更されなければならない。つまり、
０→１→２→３→４→５→６→７→．．．→３１９
から
０→２０→４０→６０→．．．→３００→１→２１→４１→．．．→３１９
となり、ここで、数字は各書込列番号（図６−３参照）を示している。ここで、この２０列ずつ飛ぶ書込順（２０＝インタリービング行列を使用する場合の行数）を用いると、列が左から右へと１つずつ読み出される場合は、１つの行において、インタリービング入力データ符号ストリームが取得される。これに対し、図６−１は通常のインタリービング行列を示している。インタリービングが別々に実行されると、その結果として得られるコンバータへの出力データストリームは、
ｄ0、ｄ16、ｄ32、ｄ48．．．ｄ1、ｄ17．．．ｄ319
となり、これは、実際には、列方向に連続的に変換行列を読み出す場合でなければならず、ここでは、この間にのみ、他のパケットのデータ符号が読み出される。
【００８０】
図６−３は、図４−２の変換行列を使用する場合の変換にインタリービングをどのように組み合わせることができるかについて示している。図６−３に示されるように、非インタリーブ化データ符号入力ストリームｄ0、ｄ1、ｄ2、ｄ3、ｄ4．．．ｄ319は、ある行（基本レートと想定）で、かつ汎用インタリービング行列で何が生じるかに従って選択される適切な列の位置に合成インタリーバ／コンバータメモリに書き込まれる。つまり、書込は列０のｄ0で開始し、最終行に到達するまで、ｄ1、ｄ2等の書込に対し２０列ずつ継続する。次に、書込は再度左の境界に達し、列位置０＋１＝１等で継続する。
【００８１】
例えば、汎用インタリービングの例である図６−１と図６−３とを比較すると、特定順での符号の書込がパケットに対するインタリービングを実行することと等価であることが明らかとなる、これは、列単位の読出（変換処理を実行するために行列が列方向にいまだなお読み出されている）中に、まず、符号ｄ0、次に、符号１６、符号３２等が図６−１と同じインタリーブ化ストリームを生成する出力となるからであり、列単位の読出によって、異なる送信レートに対する変換とインタリービングはすべてのチャネルに対して同時に実行できる。
【００８２】
図６−１及び図６−２は、１つのパケットの全符号が１つの行に配置される基本送信レートの場合の特定順での書込／読出を示しているが、同様の書込順が、図４−２のチャネルｃｈ−１、ｃｈ−Ｎ−１を参照して説明されるいくつかの行にのみ１つのパケットの全符号が配置されるより高い送信レートの場合にも取得できることが理解されるべきである。
【００８３】
例えば、より高い送信レートを有するチャネル（例えば、図４−２のｃｈ−Ｎ−１あるいはｃｈ−１）のデータパケットが、インタリービング行列による１６列（かつ、６４０符号をインタリーブするための２＊ＴＲBに対する連続する４０行、かつ１２８０符号をインタリーブするための４＊ＴＲBに対する８０行）のインタリービングに対応する処理によってインタリービングされると仮定すると、メモリＭへの書込は（例えば、図４−２の４＊ＴＲBの行１で、より高い送信レートのチャネルが割り当てられた）基準行から開始し、次に、書込が２０列毎にこの行に対して継続される。列野インデックスがメモリＭ（３１９）、例えば、１→２０→４０→．．．→３００の最大列数−１を越える場合、書込は次の行の第１列へ継続する。これは、書込インデックスが最大符号数（例えば、４＊ＴＲBに対し１２８０）を越えるまで、即ち、各チャネル（４＊ＴＲBの第１チャネルｃｈ−１の行４）に関係する最高行への書込の処理が完了するまで継続する。次に、処理は、チャネルに属する第１行の第２列位置に継続する。図６−２は、４＊ＴＲBの場合に対しインタリービング深度１６を有する汎用インタリービング行列を示しており、図６−３はこれに対応するエントリを示している。
【００８４】
より高い送信レートのデータ符号のインタリービングの上述の例では、各列数（例えば、インタリービング深度１６）が一定に維持され、かつ送信レートに従って列数が（例えば、４＊ＴＲBに対し２０から８０へ）増えるインタリービングメモリでのインタリービングにこの処理が対応すると仮定した。しかしながら、４＊ＴＲBのチャネルの１２８０符号は別の方法、例えば、３２列及び４０行をを有するインタリービングメモリのインタリービングに対応する処理によってインタリーブすることができる。
【００８５】
図６−４ａは４＊ＴＲBの場合にインタリービング深度３２を有する汎用インタリービング行列を示し、図６−４ｂは図６−３と同様な変換行列の対応するエントリを示している。図６−４に示されるように、この場合でさえ、メモリＭへの書込処理が使用することができ、但し、列書込に対するシフト値が異なる、即ち、２０ではなく１０となる。つまり、各チャネルが異なる方法（即ち、異なるインタリービング深度）でインタリーブされるメモリＭへのインタリーブ書込に対する書込スキームを導出することができる。
【００８６】
つまり、送信レート及びインタリービング深度（列数）に依存する最適な書込順を選択することで、インタリービングは変換処理に組み込むことができる。インタリービングと変換に対して１つのメモリだけを使用することは、効率性を向上し、かつ処理速度を向上する。
【００８７】
ここで、図６−１、図６−２、図６−３のインタリーブ書込を実行するための書込手段Ｗの実施形態を説明する。基本的には、インタリービングは、図６に示されるＮR＝２０及びＮW＝１６のインタリービング行列に対応する書込を使用する。図７を参照して説明されるカウンタは、インタリーブ書込処理の場合にも使用することができ、但し、カウンタは１ずつではなくＮRずつインクリメントされ、ＮW書込動作後は、処理は、次の列位置から再度開始する。各ビットが各列位置を示すことを可能にするために（図７参照）、カウンタ値は、以下の規則に従って次の列位置でリセットされなければならない。現在のカウンタ値が特定チャネルのパケットNsymbolnあたりの符号数を越える場合、以下のようにして、新たなカウンタ値が設定される。
【００８８】
counter＞Nsymboln  →  counter＝counter−Nsymboln+1
カウンタ値の設定が上述のように実行される場合、ＬＳＢ（群）は、１つ以上の行（即ち、より高レートのチャネルに対して）が必要とされる場合の最適な行を示すことになる。つまり、カウンタは、インタリーブ書込に対する場合でも容易に使用することができる。
【００８９】
工業適用性
本発明に従うコンバータ及び変換方法は、特に、ＣＤＭＡ送信機のエンコーダへの特定用途で見い出される。しかしながら、本発明は、このようなＣＤＭＡシステムに限定されるものではなく、他の電気通信システムに使用することができる、この他の電気通信システムとは、各ユーザチャネルが異なる送信レートを有する場合に各データパケットのデータ符号が同時に変調器へ提供されることが必要とされるシステムである。
【００９０】
また、本発明は、特定畳み込みエンコーダＣＣを含むエンコーダに制限されるものではない、これは、他の符号化スキームがチャネル符号化に使用することができるからである。また、上述では、行方向は、普遍性を失うことなく、列方向に交換することができる。
【００９１】
また、本発明は上述の実施形態に限定されるものではなく、変更及び変形が上述の開示に基づいて実行されても良い。特に、本発明は、例えば、説明で具体的に説明されていない請求項の各特徴の組み合わせで構成することができる。
【００９２】
請求項の参照番号は明確化の目的だけのものあり、保護の範囲を制限するものではない。
【図面の簡単な説明】
【図１】  ＣＤＭＡシステムの概観を示す図である。
【図２】  図１のエンコーダＥＮＣの概観を示す図である。
【図３−１】  本発明に関係するエンコーダＥＮＣのユニットのブロック図である。
【図３−２】  本発明に従ういくつかの連続フレームｍ、ｍ＋１、ｍ＋２における、エンコーダボードの入力から出力までのデータパケットの処理を示す図である。
【図４−１】  本発明に従うコンバータＣＶＴの実施形態を示す図である。
【図４−２】  図４−１のコンバータＣＶＴのメモリＭの内容を示す図である。
【図５】  実際のＲＡＭのエントリを示す図である。
【図６−１】  基本送信レートのデータパケットをインタリービングする汎用インタリービング行列を示す図である。
【図６−２】  送信レート４＊ＴＲBのデータパケットをインタリービングする汎用インタリービング行列を示す図である。
【図６−３】  本発明の実施形態に従う合成インタリービング／変換処理を示す図である。
【図６−４ａ】  ４＊ＴＲBの場合のインタリービング深度３２の汎用インタリービング行列を示す図である。
【図６−４ｂ】  図６−３と同様のコンバータ行列の対応エントリを示す図である。
【図７】  メモリへの符号書込に対して使用される基本レート、２＊ＴＲB及び４＊ＴＲBチャネルのバイナリカウンタを示す図である。
【図１】
0004347540.tif 000004
【図２】
0004347540.tif 000005
【図３−１】
0004347540.tif 000006
【図３−２】
0004347540.tif 000007
【図４−１】
0004347540.tif 000008
【図４−２】
0004347540.tif 000009
【図５】
0004347540.tif 000010
【図６−１】
0004347540.tif 000011
【図６−２】
0004347540.tif 000012
【図６−３】
0004347540.tif 000013
【図６−４ａ】
0004347540.tif 000014
【図６−４ｂ】
0004347540.tif 000015
【図７】
0004347540.tif 000016