(57)【特許請求の範囲】
【請求項１】
光読み取り装置の受光部に適用可能な半導体受光素子において、
上面が平坦な半導体基板と、
前記半導体基板上の受光領域に形成されたメサ型の半導体層からなる光電変換部と、
前記半導体基板と前記光電変換部との間に介在された絶縁膜と、
前記半導体基板及び前記光電変換部の少なくとも上面を覆う反射防止膜と、
を備え、
前記半導体基板上には前記光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなる電極用アイランド部が前記光電変換部と所定の間隔を隔てて設けられ、かつ前記光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなるライン状アイランド部が前記光電変換部から前記電極用アイランド部まで延設され、
前記半導体基板と前記電極用アイランド部及び前記ライン状アイランド部の少なくとも上面は前記反射防止膜で被覆されると共に、
前記電極用アイランド部の上面には電極パッドが形成され、かつ前記光電変換部と前記電極パッドとを接続する配線の少なくとも１本は、前記ライン状アイランド部の上面に布線されていることを特徴とする半導体受光素子。
【請求項２】
前記半導体基板上に前記光電変換部から所定の間隔を隔てて設けられ、前記光電変換部と同等の高さを有すると共に、断面がメサ型で上面が平坦な半導体層からなる第２の光電変換部をさらに備えることを特徴とする請求項１に記載の半導体受光素子。
【請求項３】
半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に半導体層を形成する半導体層形成工程と、
光電変換部となる光電変換部形成領域の周縁部に相当する領域の前記半導体層に第１導電型不純物をドーピングする第１導電型不純物ドーピング工程と、
前記光電変換部形成領域の周縁部に囲まれた領域の表層部に第２導電型不純物をドーピングする第２導電型不純物ドーピング工程と、
前記光電変換部形成領域を取り囲む領域の前記半導体層をエッチングにより除去する半導体層エッチング工程と、
前記光電変換部形成領域を取り囲む領域の前記絶縁膜をエッチングにより除去する絶縁膜エッチング工程と、
前記半導体基板及び前記光電変換部の少なくとも上面を覆う反射防止膜を形成する反射防止膜形成工程と、
前記半導体基板上に前記光電変換部と所定の間隔を隔てて電極パッドを設けると共に、前記光電変換部と前記電極パッドとを配線で接続する電極形成及び配線接続工程と、
を有し、
前記半導体層エッチング工程は、前記光電変換部形成領域、前記電極パッドを形成すべき電極用アイランド部となる領域、及び前記配線を形成すべきライン状アイランド部となる領域を残して前記半導体層をエッチングする工程であり、
前記絶縁膜エッチング工程は、前記半導体層エッチング工程で露出した前記絶縁膜をエッチングする工程であり、
前記反射防止膜形成工程は、前記半導体基板と前記電極用アイランド部及び前記ライン状アイランド部の少なくとも上面に前記反射防止膜を形成する工程であり、
前記電極形成及び配線接続工程は、前記半導体層エッチング工程で残された前記電極用アイランド部上に前記電極パッドを形成し、前記半導体層エッチング工程で残された前記ライン状アイランド部上に前記配線を形成する工程である、
ことを特徴とする半導体受光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光読み取り装置に適用される半導体受光素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
光読み取り装置に適用される半導体受光素子は、半導体基板の特定領域に光電変換部を有して構成される。このような半導体受光素子では、被読取媒体からの反射光が広がって光電変換部以外にも入射することがあり、光電変換部の周辺部に入射した光により励起された電子が光電変換部に侵入するため読み取りエラーが発生するという問題がある。
【０００３】
特にＬＤ（レーザーディスク）やＤＶＤ（デジタルビデオディスク）のような光読取媒体に適用される半導体受光素子においては、被読取媒体が半導体受光素子から遠くにある第１層と、これに対し半導体受光素子の側にある第０層とから構成されているため、第１層からの反射光が広がって光電変換部以外にも入射する場合が多い。光電変換部以外に半導体基板への光の入射という問題を解決するために、従来は特開平５−３０４２８０号公報記載のようにアルミ遮蔽を行う方法が採られていた。
【０００４】
【発明が解決しようとする課題】
しかし、半導体基板の光電変換部以外の部分をアルミ遮蔽すると次のような問題が生ずる。図９は半導体受光素子の光電変換部以外の領域への光の入射をアルミ遮蔽によって防止した従来の半導体受光素子の構成を簡略化して示した概念図である。半導体発光素子４１から発射した光は被読取媒体４２の反射面４７で反射して光電変換部４４ｂに入射する実線Ｃで示した軌跡を通る。しかし、被読取媒体４２の反射面４７で反射した光の一部は半導体受光素子４３の光電変換部４４ｂ周辺の半導体基板４６上のアルミ面４５に入射するため、アルミ面４５で反射する。この反射光が再度被読取媒体４２の反射面４７によって反射されて、光電変換部４４ｂに入射する点線Ｄで示すような軌跡を通る場合に読取エラーが発生する。
【０００５】
また、ＬＤやＤＶＤの光ピックアップ用受光素子として用いられる図９の受光素子のように、発光素子４１の光量モニタ用フォトダイオード４８と、トラッキング誤差検出用フォトダイオード部４４ａ、４４ｃや信号読取部４４ｂとが同一基板上に形成されている場合、発光素子４１の出力が大きかったり、トラッキング誤差検出用フォトダイオード部４４ａ、４４ｃの出力が大きくなると、光量モニタ用フォトダイオード部４８やトラッキング誤差検出用フォトダイオード部４４ａ、４４ｃからの出力が基板表面を流れ、信号読取部４４ｂに流れ込むという信号漏れによるクロストークの発生という問題もある。
【０００６】
そこで本発明は、上記課題を解決した新たな構成の半導体受光素子とその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る半導体受光素子は、光読み取り装置の受光部に適用可能な半導体受光素子において、上面が平坦な半導体基板と、半導体基板上の受光領域に形成されたメサ型の半導体層からなる光電変換部と、半導体基板と光電変換部との間に介在された絶縁膜と、半導体基板及び光電変換部の少なくとも上面を覆う反射防止膜と、を備え、半導体基板上には光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなる電極用アイランド部が光電変換部と所定の間隔を隔てて設けられ、かつ光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなるライン状アイランド部が光電変換部から電極用アイランド部まで延設され、半導体基板と電極用アイランド部及びライン状アイランド部の少なくとも上面は反射防止膜で被覆されると共に、電極用アイランド部の上面には電極パッドが形成され、かつ光電変換部と電極パッドとを接続する配線の少なくとも１本は、ライン状アイランド部の上面に布線されていることを特徴とする。
【０００８】
半導体受光素子の表面を覆う反射防止膜により半導体受光素子からの光の反射を減少させることができるため、半導体基板と被読取媒体との間に起こる連続反射によって光電変換部に入射する光による半導体受光素子の読み取りエラーを減少させることができる。一方、反射防止膜は光を透過させる性質を持つが半導体基板と光電変換部の間に介在する絶縁膜により、光電変換部以外に入射した光により励起された電子が光電変換部に侵入することを防止することができ、半導体受光素子の読み取りの精度を向上させることができる。また、半導体基板上に光電変換部から所定の間隔を隔てて電極パッドが設けられ、光電変換部と電極パッドとが配線で接続されるので、被読取媒体からの反射光が電極パッドに照射しないようにし、電極パッドでの光の反射を防止することができる。また、光電変換部と電極パッドを接続する配線が光電変換部及び電極パッドと同等の高さを有するライン状アイランド部の上面に布線されることにより、段差部分を配線が経由することを回避することができる。
【００１３】
また、上記半導体受光素子において、半導体基板上に光電変換部から所定の間隔を隔てて設けられ、光電変換部と同等の高さを有すると共に、断面がメサ型で上面が平坦な半導体層からなる第２の光電変換部をさらに備えることを特徴としても良い。このように、異なる２個の光電変換部を所定の間隔を隔てて配置し、それぞれメサ型で形成することにより、それぞれの光電変換部からの信号出力が相互に流れ込むことを防止し、クロストークを低減することができる。
【００１４】
本発明に係る半導体受光素子の製造方法は、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、絶縁膜上に半導体層を形成する半導体層形成工程と、光電変換部となる光電変換部形成領域の周縁部に相当する領域の半導体層に第１導電型不純物をドーピングする第１導電型不純物ドーピング工程と、光電変換部形成領域の周縁部に囲まれた領域の表層部に第２導電型不純物をドーピングする第２導電型不純物ドーピング工程と、光電変換部形成領域を取り囲む領域の半導体層をエッチングにより除去する半導体層エッチング工程と、光電変換部形成領域を取り囲む領域の絶縁膜をエッチングにより除去する絶縁膜エッチング工程と、半導体基板及び光電変換部の少なくとも上面を覆う反射防止膜を形成する反射防止膜形成工程と、半導体基板上に光電変換部と所定の間隔を隔てて電極パッドを設けると共に、光電変換部と電極パッドとを配線で接続する電極形成及び配線接続工程と、を有し、半導体層エッチング工程は、光電変換部形成領域、電極パッドを形成すべき電極用アイランド部となる領域、及び配線を形成すべきライン状アイランド部となる領域を残して半導体層をエッチングする工程であり、絶縁膜エッチング工程は、半導体層エッチング工程で露出した絶縁膜をエッチングする工程であり、反射防止膜形成工程は、半導体基板と電極用アイランド部及びライン状アイランド部の少なくとも上面に反射防止膜を形成する工程であり、電極形成及び配線接続工程は、半導体層エッチング工程で残された電極用アイランド部上に電極パッドを形成し、半導体層エッチング工程で残されたライン状アイランド部上に配線を形成する工程である、ことを特徴とする。
【００１５】
このような製造方法により、読み取りエラーを減少させて読み取り精度を向上させた半導体受光素子を製造できる。また、配線が段差部分を経由することを回避した半導体受光素子を製造することができる。
【００１８】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて説明する。なお各図において同一要素には同一符号を付し、重複する説明は省略する。
【００１９】
図１は、第１実施形態の半導体受光素子を被読取媒体の側から見た正面図、図２は、図１の点線で囲まれた領域IIを斜視した図（一部断面図）である。図１に示す通り、ほぼ正方形の半導体（シリコン）基板１０上の中央部には、４つのフォトダイオード１１ｂ1〜１１ｂ4が結合して形成されるほぼ正方形の光電変換部１１ｂが設けられている。光電変換部１１ｂから４隅に向かって対角線上に光電変換部１１ｂと同等の高さを持つライン状アイランド部１６が伸びており、半導体基板１０の４隅には電極用アイランド部１７が設けられている。ここで、光電変換部１１ｂ、ライン状アイランド部１６、及び電極用アイランド部１７は、図２に示す通りシリコンで形成された半導体層にＮ型不純物をドーピングしたＮ型不純物拡散層２３で構成され、断面がメサ状をなしており、これらと半導体基板１０の間にはＳｉＯ2からなる絶縁膜２１が介在されている。また、半導体基板１０と、フォトダイオード１１ａ、１１ｃと、光電変換部１１ｂと、ライン状アイランド部１６、及び電極用アイランド１７の上面には反射防止膜２６が設けられている。
【００２０】
フォトダイオード１１ａとパッド状のアノード電極１３5、光電変換部１１ｂとアノード電極１３2は、図２に示す通りライン状アイランド部１６の上面をアルミ配線１５が布線され、図示しないスルーホールを通じてフォトダイオード１１ａ及び光電変換部１１ｂと接続されている。パッド状のカソード電極１２については後述する。
【００２１】
図１に戻って、電極用アイランド部１７の上面には左上から時計回りにアノード電極１３1〜１３4が設けられ、光電変換部１１ｂを構成する４つのフォトダイオード１１ｂ1〜１１ｂ4とアノード電極１３1〜１３4はライン状アイランド部１６の上面に布線されたアルミ配線１５で接続されている。
【００２２】
アノード電極１３1と１３2の中間に別のアノード電極１３5が設けられ、アノード電極１３5と光電変換部１１ｂの中間にあるフォトダイオード１１ａとはライン状アイランド部１６で結ばれており、その上面にアルミ配線１５が布線され、フォトダイオード１１ａとアノード電極１３5は接続されている。フォトダイオード１１ａから右辺方向に半導体基板の一辺と平行にライン状アイランド部１６が伸びており、光電変換部１１ｂとアノード電極１３2を結ぶライン状アイランド部１６に接している。アノード電極１３2と１３3の中間にカソード電極１２が設けられ、光電変換部１１ｂとカソード電極１２は光電変換部１１ｂと同等の高さを有するライン状アイランド部１６で結ばれている。また、アノード電極１３6、光電変換部１１ｃ及びそこから延設されたライン状アイランド部１６が、光電変換部１１ｂとカソード電極１２を結ぶ線に対して、アノード電極１３5、光電変換部１１ａ及びそこから延設されたライン状アイランド部１６と線対称となるように設けられている。
【００２３】
図３は図１の領域IIにおけるIII−III断面図である。図３において同一符号は図１と同一もしくは相当する部分を示す。光電変換部１１ｂは４ｋΩ・ｃｍの固有抵抗を持つ膜厚６μｍのＮ型導電性半導体層２２と、それを挟む形で存在するＮ型不純物拡散層２３と、Ｎ型導電性半導体層２２の表層部の領域ＳにあるＰ型不純物拡散層２５とから構成される。光電変換部１１ｂ、ライン状アイランド部１６、電極用アイランド部１７のＮ型導電性半導体層２２及びＮ型不純物拡散層２３の上面はＳｉＯ2層２４が設けられている。カソード電極１２はアルミ配線を用いることなく、Ｎ型不純物拡散層２３からスルーホール２７を通じて直接取り出している。カソード電極１２はライン状アイランド部１６の上面にアルミ配線を布線して接続しても良い。
【００２４】
次に実施形態の半導体受光素子の実際の作動について説明する。半導体発光素子から発射された光はＬＤやＤＶＤなどの被読取媒体で反射し、フォトダイオード１１ａ、１１ｃ及び光電変換部１１ｂに入射し電気信号に変換されてアノード電極１３1〜１３6から取り出される。光電変換部１１ｂに入射した光は、被読取媒体に記録されたデータとして読み出されるほかフォーカス誤差検出に用いられる。フォトダイオード１１ａ及び１１ｃに入射した光はトラッキング誤差検出に用いられる。
【００２５】
この半導体受光素子は、従来の半導体受光素子と比較して半導体基板１０、フォトダイオード１１ａ、１１ｃ、光電変換部１１ｂ、ライン状アイランド部１６及び電極用アイランド部１７の全体に反射防止膜２６が形成されているため、光電変換部１１ｂ以外に入射した光の反射を減少させることができ、半導体基板１０と被読取媒体との間の光の連続反射による半導体受光素子の読み取りエラーを減少させることができる。また、半導体基板１０と、フォトダイオード１１ａ、１１ｃ及び光電変換部１１ｂの間にそれぞれ存在するＳｉＯ2層２１により、フォトダイオード１１ａ、１１ｃ及び光電変換部１１ｂ以外に入射した光により励起された電子がフォトダイオード１１ａ、１１ｃ及び光電変換部１１ｂに侵入することを防止することができ、半導体受光素子の読み取りの精度を向上させることができる。さらにアノード電極１３1〜電極１３6及びカソード電極１２が半導体基板１０の周辺部に形成されているため被読取媒体からの反射光がアノード電極１３1〜電極１３6及びカソード電極１２に照射しないので、電極パッドでの反射を防止することができる。
【００２６】
また、本実施形態のように、ライン状アイランド部１６上にアルミ配線１５を布線することにより、アルミ配線１５が段差部分を経由するのを回避することができ、従って配線の強度を高めることができる。すなわち、いわゆるステップカバレッジを向上させることが可能になる。さらに、カソード電極１２を、アルミ配線を使用しないで、Ｎ型不純物拡散層２３からスルーホール２７を通じて取り出しているので、この部分においてアルミ配線による反射を減少させることができる。
【００２７】
なお、ライン状アイランド部１６、及び電極用アイランド部１７は必ずしも必要ではなく図４に示す第２実施形態の様にしても良い。図４は、図２に対応させて第２実施形態の要部を示す図であり、ライン状アイランド部と電極用アイランド部を設けていない。すなわち、図４に示すようにカソード電極１２ａ、１２ｂ及びアノード電極１３1〜１３6を半導体基板１０上に設け、アルミ配線１５は半導体基板１０上に布線している。このようにすれば、ライン状アイランド部や電極用アイランド部を形成するためのマスクパターンが不要となり、フォトダイオード１１ａ、１１ｃと光電変換部１１ｂとの間でクロストークを防止することができる。また、第１実施形態に比べると配線１５のステップカバレッジが光電変換部１１ｂの縁部の段差部分で低下する。
【００２８】
また、図１０に示すような第３の実施形態も考えられる。第３の実施形態において、第１の実施形態と異なる点はフォトダイオード１１ａ、１１ｃと光電変換部１１ｂとを完全に分離した点である。すなわち、フォトダイオード１１ａはライン状アイランド１６ａを介して、電極用アイランド１７ａ、電極用アイランド上のカソード電極１２ａに接続されている。このようにすることで、第１の実施形態と同様に配線１５ｇが段差部分を経由することがなく、同時に第２実施形態のようにフォトダイオード１１ａと光電変換部１１ｂとの間のクロストークを防止できる。
【００２９】
次に製造方法の実施形態を図１に示す半導体受光素子を製造する場合を例にとって説明する。図５から図８は半導体受光素子の製造工程を示す工程別の断面図であり、図１の領域IIにおけるIII−III断面に対応する。図１及び図５から図８における同一符号は、それぞれ同一または相当する部分を示す。
【００３０】
まず、図５のように０．０２Ω・ｃｍ以下の固有抵抗を持つＮ型導電性半導体により構成される厚さ５２５μｍ、一辺が１．０ｍｍから数ｍｍのほぼ正方形の半導体基板１０上に膜厚１μｍ程度のＳｉＯ2層２１を形成する。このＳｉＯ2層２１は半導体基板１０と光電変換領域を絶縁するための絶縁膜として機能する。そして、ＳｉＯ2層２１の上に４ｋΩ・ｃｍの固有抵抗を持つ膜厚６μｍ程度のＮ型導電性半導体層２２を形成する。
【００３１】
次に、図６のように光電変換部形成領域である領域Ｒ以外のＮ型導電性半導体層２２に、ＳｉＯ2層２４１をマスクとしてＮ型不純物の拡散処理を行い、Ｎ型不純物拡散層２３を形成する。ここで拡散するＮ型不純物の濃度は１×１０19ａｔｍｓ／ｃｍ3以上とする。なお、本実施形態では、領域Ｒ以外のすべてのＮ型導電性半導体層２２にＮ型不純物の拡散処理を行っているが、後にエッチングにより除去される領域について拡散処理を行うかどうかは任意である。
【００３２】
次に、図７のように領域ＲのＮ型導電性半導体層２２の表層部の領域Ｓに対してＳｉＯ2層２４をマスクとしてＰ型不純物の拡散処理を行い、光電変換部１１ｂのアノード部分を形成する。ここで拡散するＰ型不純物の濃度は１×１０18ａｔｍｓ／ｃｍ3以上とし、Ｐ型不純物拡散領域のＮ型導電性半導体層２２との接合深さは０．５μｍ以下とする。次に、図１のライン状アイランド部１６及び電極用アイランド部１７が形成される領域を除くＮ型不純物拡散層２３をＫＯＨを用いてエッチングを行い、Ｎ型不純物拡散層２３のエッチングが終了した後、同領域についてＳｉＯ2層２１をＨＦを用いてエッチングする（図８参照）。
【００３３】
しかる後、半導体基板１０、光電変換部１１ｂ、ライン状アイランド部１６及び電極用アイランド部１７の表面に反射防止膜２６を形成する。なお、反射防止膜２６にはＳｉＮあるいはＳｉＯ2を用いる。そして、フォトダイオード１１ａ、１１ｃ及び光電変換部１１ｂのＰ型不純物拡散層２５上の反射防止膜２６に電流を取り出すためのスルーホール２７を形成する。
【００３４】
次に半導体基板１０の周辺部に設けた電極用アイランド部１７上にアノード電極１３1〜１３6を形成し、アノード電極１３1〜１３4と光電変換部１１ｂと、アノード電極１３5とフォトダイオード１１ａと、アノード電極１３6とフォトダイオード１１ｃとをアルミ配線１５でライン上アイランド部１６上に布線することによって接続する。同様に、電極用アイランド部１７のＳｉＯ2層２４、反射防止膜２６に電流を取り出すためのスルーホール２７を形成し、カソード電極１２はＮ型不純物拡散層２３より取り出すことにより、図３に示す断面構造の半導体受光素子が完成される。
【００３５】
この製造方法によって製造された半導体受光素子は、反射防止膜２６と絶縁用のＳｉＯ2層２１による光読み取りの精度向上効果に加え、エッチング工程において光電変換部１１と電極１３とを接続する配線面を光電変換部及び電極パッドと同じ高さのライン状アイランド部１６となるように残すため、アルミ配線１５を滑らかな面に布線する事ができ、光電変換部１１と電極１３を接続する配線として、より細いものを使用することができるので半導体受光素子表面の配線による反射をさらに減少させる効果がある。本実施形態では、ライン状アイランド部１６がＮ型不純物拡散層２３で形成されているため、カソード電極１２をアルミ配線を用いないで電極用アイランド部１７から直接取り出すことができ、さらに光の反射を減少させることができる。また、これらの効果に加えてエッチング工程により形成された段差部分を配線が経由することを回避することができ、配線の強度を向上させることができる。
【００３６】
なお、上記製造方法においては、ライン状アイランド部１６が形成される領域及び電極用アイランド部１７を除くＮ型不純物拡散層２３をエッチングにより除去し、Ｎ型不純物拡散層２３のエッチングが終了した後、同領域についてＳｉＯ2層２１をＨＦを用いてエッチングしているが、必ずしもライン状アイランド部１６と電極用アイランド部１７を残す必要はなく、同領域もエッチングにより除去してしまっても良い。この場合は、カソード電極１２、アノード電極１３1〜１３6及びアルミ配線１５は半導体基板１０上に設けることで、図４に示す第２実施形態の半導体受光素子が得られる。
【００３７】
ただし、第２実施形態の場合、各フォトダイオード１１ａ、１１ｃは、光電変換部１１ｂのカソード電極１２ｂと完全に分離されているので、それぞれにカソード電極を接続する必要がある。また、フォトダイオード１１ａ、１１ｃに接続するライン状アイランド１６ａ、及び電極用アイランド１７ａが形成される領域と、光電変換部１１が接続されるライン状アイランド１６ｂ及び電極用アイランド１７ｂが形成される領域とを所定の間隔だけ隔てて残るよう、Ｎ型不純物領域２３をＫＯＨにてエッチングしても良い。カソード電極、アノード電極を電極アイランド上に、また配線をライン状アイランドの所定の領域にそれぞれ設けることにより、第３の実施形態の半導体受光素子が製造できる。さらに図９に記載の光ピックアップ用受光素子のように、発光素子モニタ用フォトダイオードを形成する場合であっても、フォトダイオード１１ａ、１１ｃと同様の方法にて、同時に同一基板上に形成することができ、素子間の信号漏れやクロストークも同様に回避することができる。
【００３８】
本発明は、上記実施形態に限定されることなく、種々の変形が可能である。例えば、光電変換部は４分割のフォトダイオードで構成したが、８分割などとすることも可能である。また、各半導体層の導電型をＮ型とＰ型を逆にしても良く、この場合には、フォトダイオードのアノードとカソードの位置が逆になる。
【００３９】
【発明の効果】
本発明によれば、半導体受光素子の光電変換部以外の半導体基板への入射光により励起された電子の光電変換部への侵入、及び半導体受光素子の光電変換部以外の部分と被読取媒体の間における光の連続反射に起因する読み取りエラーを減少させることができる。
【図面の簡単な説明】
【図１】第１実施形態の半導体受光素子を被読取媒体の側から見た図である。
【図２】図１に示した半導体受光素子のII領域における斜視図である。
【図３】図１に示した半導体受光素子のII領域におけるIII−III断面図である。
【図４】第２実施形態の半導体受光素子の要部を示す図である。
【図５】図１に示した半導体受光素子の製造工程を示す図である。
【図６】図１に示した半導体受光素子の製造工程を示す図である。
【図７】図１に示した半導体受光素子の製造工程を示す図である。
【図８】図１に示した半導体受光素子の製造工程を示す図である。
【図９】光読み取り装置に適用される従来の半導体受光素子の概念図である。
【図１０】第３実施形態の半導体受光素子の要部を示す図である。
【符号の説明】
１０・・・半導体基板、１１ａ、１１ｃ・・・フォトダイオード、１１ｂ・・・光電変換部、１２・・・カソード電極、１３1、〜１３6・・・アノード電極、１６・・・ライン状アイランド部、１７・・・電極用アイランド部、２２・・・Ｎ型導電性半導体層、２３・・・Ｎ型不純物層、２５・・・Ｐ型不純物層、２６・・・反射防止膜。
【図１】
0004334716.tif 000002
【図２】
0004334716.tif 000003
【図３】
0004334716.tif 000004
【図４】
0004334716.tif 000005
【図５】
0004334716.tif 000006
【図６】
0004334716.tif 000007
【図７】
0004334716.tif 000008
【図８】
0004334716.tif 000009
【図９】
0004334716.tif 000010
【図１０】
0004334716.tif 000011