(57)【特許請求の範囲】
【請求項１】
装置の全体の制御を行うＣＰＵと、ディジタル信号処理を行う複数のＤＳＰと、前記ＣＰＵ或いは前記ＤＳＰからのデータ転送の転送要求信号を受け付ける転送要求選択回路と、前記転送要求選択回路で受け付けた前記転送要求信号を受信して保持し、前記転送要求信号の優先順位に従ってデータ転送を実行するための指示信号を送出する転送要求保持回路と、前記ＤＳＰの各々と拡張バスを介して接続され、前記転送要求保持回路が送出する前記指示信号を受けて、前記ＣＰＵ或いは前記ＤＳＰの転送情報を読み込み、該転送情報に従って前記ＣＰＵ或いは前記ＤＳＰを転送先とするデータ転送を実行する拡張バス制御回路と、前記ＣＰＵ用の転送データを保持し、前記ＣＰＵとＣＰＵバスを介して接続され、かつ前記拡張バス制御回路が転送データの読み出し或いは書き込みを行うＤＰＲＡＭと、を備え、
前記拡張バス制御回路には、更にデータ転送の終了を通知する転送終了通知回路が接続され、
前記拡張バス制御回路は、前記ＣＰＵ又は前記ＤＳＰの番号の欄に対応して、転送情報アドレスの欄に前記転送情報が保持されているアドレスが記載される転送情報アドレステーブルを保持し、
前記転送情報が保持されているアドレスは、前記ＣＰＵの転送情報の場合は前記ＤＰＲＡＭのアドレスであり、前記ＤＳＰの転送情報の場合は前記ＤＳＰが内蔵するメモリのアドレスであり、
前記転送情報は、少なくとも転送データ長と、転送元の転送データ先頭アドレスと、転送先のデータ受信用の先頭アドレスと、データ転送終了後の応答の要否と、から構成される、
ことを特徴とするＤＳＰメモリ間あるいはＤＳＰメモリとＣＰＵ用メモリ（ＤＰＲＡＭ）間データ転送方式。
【請求項２】
前記転送情報アドレステーブルは、更に転送元の転送データ格納可能領域の情報の欄と、転送先の受信データ格納可能領域の情報の欄とを備えることを特徴とする請求項１に記載のＤＳＰメモリ間あるいはＤＳＰメモリとＣＰＵ用メモリ（ＤＰＲＡＭ）間データ転送方式。
【請求項３】
前記拡張バス制御回路がデータ転送を実行する時、転送するデータの読み込み元あるいは転送するデータの出力先が前記ＤＳＰである場合には、前記拡張バスを介してデータ転送を実行することを特徴とする請求項１或いは請求項２の何れか１項に記載のＤＳＰメモリ間あるいはＤＳＰメモリとＣＰＵ用メモリ（ＤＰＲＡＭ）間データ転送方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ：ディジタル信号処理プロセッサ）メモリ間データ転送方式に関し、特に複数のＤＳＰを備える装置などにおいて、複数のＤＳＰ内のメモリ間におけるデータ転送を、簡易な構成の回路により実現することを可能とする、ＤＳＰメモリ間データ転送方式に関する。
【０００２】
【従来の技術】
ＤＳＰは、信号処理や通信処理などディジタル信号処理演算向きに特化して設計されたプロセッサであり、通常、プログラマブルなプロセッサをさしている。一般にＤＳＰには、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  Ｌｏｇｉｃ  Ｕｎｉｔ：算術論理演算装置）などの演算装置やメモリ、入出力回路、周辺インタフェースなどが内蔵されており、プログラムの書換えで多方面の装置などに応用できる上、システム機能の変更や追加が簡単に出来るなどの利点を有している。このため現在では、例えば携帯電話基地局や携帯電話端末、動画像処理用装置など多くの装置にＤＳＰが採用されるようになってきている。
【０００３】
そして、これらＤＳＰを採用する装置においては、ディジタル信号処理の量の増加やリアルタイム処理の増加、或いは高速処理への要望に対応するため、複数のＤＳＰを使用して並列処理を行わせるようになってきている。
【０００４】
複数のＤＳＰを使用して並列処理を行う装置においては、種類の異なる或いは同じ機能の複数のＤＳＰの間でデータを共有する場合や、次の処理のためにデータを転送する場合に、ＤＳＰに内蔵されているメモリ間でデータを高速に転送することが必要となる。
【０００５】
複数のＤＳＰメモリ間で高速にデータ転送を行うためには、データ転送を行いたいＤＳＰ間にＤＰＲＡＭ（Ｄｕａｌ  Ｐｏｒｔ  Ｒａｎｄｏｍ  ＡｃｃｅｓｓＭｅｍｏｒｙ：デュアルポートＲＡＭ）を設け、該ＤＰＲＡＭを介してＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ：ダイレクトメモリアクセス）転送を行なえば、最速でデータ転送することが可能である。
【０００６】
また、複数のＤＳＰメモリ間でデータ転送を行うには、通常、ＤＳＰ間を接続するバスを用いて実現しており、この場合には、バスを複数のＤＳＰで共有するための調停を行う回路が必要となっている。例えばＤＳＰが２個の場合には、何れかのＤＳＰがバスマスタとなり、他方がスレーブとなって動作することにより、２個のＤＳＰ間でデータ転送を行うことが出来る。また、ＤＳＰが３個以上の場合には、各々のＤＳＰが出力するデータ転送要求をバスマスタとなるＤＳＰが受け付けて、バスの調停を行っている。
【０００７】
【発明が解決しようとする課題】
上述した従来の複数のＤＳＰメモリ間でデータ転送を行う方式においては、データ転送を行いたいＤＳＰ間のデータ転送経路のそれぞれにＤＰＲＡＭを設ける必要があり、また、共有するバスの調停を行う回路が複数必要となり、何れの場合にも使用するＤＳＰの個数が増えるに従って、回路全体が複雑化し回路規模が大きくなってしまうという欠点を有している。
【０００８】
本発明は上述した事情を改善するために成されたものであり、本発明の目的は、複数のＤＳＰを備える装置などにおいて、複数のＤＳＰ内のメモリ間におけるデータ転送を、簡易な構成の回路により実現することを可能とする、ＤＳＰメモリ間データ転送方式を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のＤＳＰメモリ間あるいはＤＳＰメモリとＣＰＵ用メモリ（ＤＰＲＡＭ）間データ転送方式は、装置の全体の制御を行うＣＰＵと、ディジタル信号処理を行う複数のＤＳＰと、前記ＣＰＵ或いは前記ＤＳＰからのデータ転送の転送要求信号を受け付ける転送要求選択回路と、前記転送要求選択回路で受け付けた前記転送要求信号を受信して保持し、前記転送要求信号の優先順位に従ってデータ転送を実行するための指示信号を送出する転送要求保持回路と、前記ＤＳＰの各々と拡張バスを介して接続され、前記転送要求保持回路が送出する前記指示信号を受けて、前記ＣＰＵ或いは前記ＤＳＰの転送情報を読み込み、該転送情報に従って前記ＣＰＵ或いは前記ＤＳＰを転送先とするデータ転送を実行する拡張バス制御回路と、前記ＣＰＵ用の転送データを保持し、前記ＣＰＵとＣＰＵバスを介して接続され、かつ前記拡張バス制御回路が転送データの読み出し或いは書き込みを行うＤＰＲＡＭと、を備え、
前記拡張バス制御回路には、更にデータ転送の終了を通知する転送終了通知回路が接続され、
前記拡張バス制御回路は、前記ＣＰＵ又は前記ＤＳＰの番号の欄に対応して、転送情報アドレスの欄に前記転送情報が保持されているアドレスが記載される転送情報アドレステーブルを保持し、
前記転送情報が保持されているアドレスは、前記ＣＰＵの転送情報の場合は前記ＤＰＲＡＭのアドレスであり、前記ＤＳＰの転送情報の場合は前記ＤＳＰが内蔵するメモリのアドレスであり、
前記転送情報は、少なくとも転送データ長と、転送元の転送データ先頭アドレスと、転送先のデータ受信用の先頭アドレスと、データ転送終了後の応答の要否と、から構成される、ことを特徴とする。
【００１４】
また、前記転送情報アドレステーブルは、更に転送元の転送データ格納可能領域の情報の欄と、転送先の受信データ格納可能領域の情報の欄とを備えることを特徴とする。
【００１５】
さらに、前記拡張バス制御回路がデータ転送を実行する時、転送するデータの読み込み元あるいは転送するデータの出力先が前記ＤＳＰである場合には、前記拡張バスを介してデータ転送を実行することを特徴とする。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００１７】
図１は本発明のＤＳＰメモリ間データ転送方式の一実施形態を示すブロック図である。
【００１８】
図１に示す本実施の形態は、例えば携帯電話基地局装置などのような装置１０の要部の概略構成を示しており、装置１０は、装置１０の全体の制御を行うＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央処理装置）２００と、ディジタル信号処理を行う複数のＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ：ディジタル信号処理プロセッサ）１００−１、ＤＳＰ１００−２、ＤＳＰ１００−ｎと、ＣＰＵ２００或いはＤＳＰ１００からのデータ転送の転送要求信号４００を受け付ける転送要求選択回路１１０と、転送要求選択回路１１０で受け付けた転送要求信号４００を受信して保持し、転送要求信号４００の優先順位に従ってデータ転送を実行するための指示信号を送出する転送要求保持回路１２０と、ＤＳＰ１００の各々と拡張バス３００を介して接続され、転送要求保持回路１２０が送出する指示信号を受けて、ＣＰＵ２００或いはＤＳＰ１００の転送情報を読み込み、該転送情報に従ってデータ転送を実行する拡張バス制御回路１３０と、拡張バス制御回路１３０に接続され、データ転送の終了を通知する転送終了通知回路１４０と、ＣＰＵ２００用の転送データを保持し、ＣＰＵ２００とＣＰＵバス３１０を介して接続され、かつ拡張バス制御回路１３０が転送データの読み出し或いは書き込みを行うＤＰＲＡＭ（Ｄｕａｌ  Ｐｏｒｔ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：デュアルポートＲＡＭ）１５０と、から構成されている。
【００１９】
ここで、本実施形態の特徴について概説しておくこととする。
【００２０】
本実施形態においては、転送したいデータに関して、転送データ長と転送したいデータを保持している転送元のメモリ内の転送データ先頭アドレス、及び転送先のＤＳＰ１００（或いはＣＰＵ２００を転送先とする場合は、ＤＰＲＡＭ１５０を転送先とする）のメモリ内のデータ受信用の先頭アドレスなどの情報（これらの情報を「転送情報」と称することとする）を、予め定めたメモリ内の特定のアドレスに予め書き込んでおき、転送先（ＤＳＰ１００の番号或いはＣＰＵ２００）を付した転送要求信号４００をデータ転送の要求信号として出力すると、拡張バス制御回路１３０が先の転送情報を読み込み、該転送情報に従ってデータ転送を行う方式を採用している。
【００２１】
具体的には、ＤＳＰ１００からデータ転送を行う場合は、転送元のＤＳＰ１００（例えばＤＳＰ１００−１）内のメモリの予め定めたアドレスに、転送情報として、転送データ長と転送したいデータを保持している転送元のメモリ内の転送データ先頭アドレス、及び転送先のＤＳＰ１００（或いはＣＰＵ２００を転送先とする場合はＤＰＲＡＭ１５０）のメモリ内のデータ受信用の先頭アドレス、また、データ転送終了後の応答の要否などを予め書き込んでおく。
【００２２】
ＣＰＵ２００からデータ転送を行う場合は、転送元のメモリとしてＤＰＲＡＭ１５０を使用し、転送元のＤＰＲＡＭ１５０内の予め定めたアドレスに、転送情報として、転送データ長と転送したいデータを保持している転送元のＤＰＲＡＭ１５０内の転送データ先頭アドレス、及び転送先のＤＳＰ１００のメモリ内のデータ受信用の先頭アドレス、また、データ転送終了後の応答の要否などを予め書き込んでおく。
【００２３】
そして、ＤＳＰ１００或いはＣＰＵ２００が転送先を付した転送要求信号４００をデータ転送の要求信号として出力すると、拡張バス制御回路１３０が転送要求信号４００を出力した元のＤＳＰ１００或いはＣＰＵ２００の転送情報を読み込み、該転送情報に従ってデータ転送を行う。転送情報の内容について図２に例示しておく。
【００２４】
なお、図２に示す転送元の転送データ先頭アドレス（図２のＪ１１）或いは転送先のデータ受信用の先頭アドレス（図２のＪ１２）に記載されるアドレスは、データ送信用の送信バッファやデータ受信用の受信バッファなど特別に用意されている転送領域のアドレスを指すようにしても良いし、或いはまた、転送領域でない任意のアドレスを指すようにしても良い。転送領域のアドレスを指す場合には、通常、該転送領域への転送データの転送前の書き込み動作が必要となるが、転送領域でない任意のアドレスを指す場合には、該アドレスの内容が如何なる内容（データなど可変の内容であっても、プログラムなど不変の内容）であっても該アドレスからのデータ転送が無条件で行われ、該アドレスへの転送データの転送前の書き込み動作は不要となる。
【００２５】
次に、図３を参照して、転送情報に従ってデータ転送を実行する拡張バス制御回路１３０と、転送情報を保持している各ＤＳＰ１００及びＤＰＲＡＭ１５０との関連について説明する。
【００２６】
図３は、拡張バス制御回路と各ＤＳＰ及びＤＰＲＡＭとの関連を説明する詳細ブロック図である。なお、図３において図１に示す構成要素に対応するものは同一の参照数字または符号を付し、その説明を省略する。
【００２７】
図３において、各ＤＳＰ１００の各々は、ＤＳＰ１００に内蔵するメモリ１０１に転送情報を保持している。また、ＤＰＲＡＭ１５０にもＣＰＵ２００からデータ転送を行う場合の転送情報が保持されている。
【００２８】
転送情報の内容は、先述したように、データ転送の要求が生じた場合に転送元と転送先を指示する情報であり、転送したいデータを保持している転送元のメモリ１０１（或いはＤＰＲＡＭ１５０）内の転送データ先頭アドレスと転送データ長、及び転送先のメモリ１０１（或いはＤＰＲＡＭ１５０）内のデータ受信用の先頭アドレスに加えて、データ転送終了後の応答の要否を指示する内容などとなっている。
【００２９】
具体的には、図３に示すように、ＤＰＲＡＭ１５０のアドレス「ｄｄｄｄ」にＣＰＵ２００からデータ転送を行う際の転送情報が記載されており、転送情報内の転送元の転送データ先頭アドレスとして、アドレス「ｄｄｖｖ」が指示されている。また、ＤＳＰ１００−１のメモリ１０１−１のアドレス「ａａａａ」にＤＳＰ１００−１の転送情報が記載されており、転送情報内の転送元の転送データ先頭アドレスとして、アドレス「ａａｘｘ」が指示されており、ＤＳＰ１００−２及びＤＳＰ１００−ｎについても同様に、転送情報と転送元の転送データ先頭アドレスが記載されている。
【００３０】
一方、拡張バス制御回路１３０は転送情報アドレステーブル１３１を保持している。転送情報アドレステーブル１３１は、ＣＰＵ２００或いは各ＤＳＰ１００の転送情報が何処に存在するかを示すテーブルであり、ＣＰＵ又はＤＳＰ番号１３２の欄に対応して転送情報アドレス１３３の欄に転送情報が保持されているアドレスが記載されている。例えば、ＣＰＵ２００の転送情報のアドレスはＤＰＲＡＭ１５０のアドレス「ｄｄｄｄ」であることを示しており、ＤＳＰ番号が「１」のＤＳＰ−１（すなわちＤＳＰ１００−１）の転送情報のアドレスはメモリ１０１−１のアドレス「ａａａａ」であることを示しており、以下同様に、ＤＳＰ−２（すなわちＤＳＰ１００−２）の転送情報のアドレスはメモリ１０１−２のアドレス「ｂｂｂｂ」であり、ＤＳＰ−ｎ（すなわちＤＳＰ１００−ｎ）の転送情報のアドレスはメモリ１０１−ｎのアドレス「ｃｃｃｃ」であることを示している。
【００３１】
なお、転送情報アドレステーブル１３１の内容は、例えば装置１０の電源投入時などの初期化時に設定されるようにする。
【００３２】
次に、図４を参照して、図１、図２、図３に示した本実施形態の動作について詳細に説明する。
【００３３】
図４は本実施形態の動作を説明するフローチャートである。
【００３４】
図４において、先ず、拡張バス制御回路１３０の保持する転送情報アドレステーブル１３１の初期化を行い、ＣＰＵ又はＤＳＰ番号１３２の欄に対応して、転送情報アドレス１３３の欄に転送情報が保持されているアドレスを記入する（ステップＳ１）。
【００３５】
転送情報アドレステーブル１３１は、拡張バス制御回路１３０内のＲＡＭ上に保持されてもよく、或いはＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：読出し専用メモリ）上に保持されても良い。ＲＡＭ上の場合には、ステップＳ１の初期化を装置１０の電源投入時などに行ってもよく、或いはまた、必要時に装置１０に別途設けられる入力手段から設定を行うようにしても良い。ＲＯＭ上の場合には、予め該ＲＯＭに転送情報アドレステーブル１３１の内容を設定しておく。
【００３６】
次に、ＣＰＵ２００又はＤＳＰ１００の各々は、転送情報の設定を行う（ステップＳ２）。ＣＰＵ２００は、ＤＰＲＡＭ１５０上の定められたアドレス（転送情報アドレステーブル１３１に設定されたアドレス）に転送情報を設定し、ＤＳＰ１００は、自ＤＳＰ１００内のメモリ１０１上の定められたアドレス（転送情報アドレステーブル１３１に設定されたアドレス）に転送情報を設定する。転送情報の内容は図２に示した通りである。
【００３７】
データ転送が必要となった時、ＣＰＵ２００又はＤＳＰ１００は、転送したいデータを、転送情報の中の転送元の転送データ先頭アドレス（図２のＪ１１）にて示すアドレス以降に設定する（ステップＳ３）。図３を再度参照して具体的に記すと、ＣＰＵ２００の転送情報（ＤＰＲＡＭ１５０内に存在する）の転送元の転送データ先頭アドレスは「ｄｄｖｖ」であるため、転送したいデータをＤＰＲＡＭ１５０のアドレス「ｄｄｖｖ」以降に設定する。このとき転送したいデータの長さは、転送情報の中の転送データ長（図２のＪ１０）に既に設定されている。ＤＳＰ１００−１の転送情報（メモリ１０１−１内に存在する）の転送元の転送データ先頭アドレスは「ａａｘｘ」であるため、転送したいデータをメモリ１０１−１のアドレス「ａａｘｘ」以降に設定する。このとき転送したいデータの長さは、転送情報の中の転送データ長（図２のＪ１０）に既に設定されている。なお、ステップＳ３の転送データの設定動作は、必要時だけに行えばよい。例えば、転送データを送信バッファに書き込んでからデータ転送を行わせる場合には、ステップＳ３の設定動作が必要となるが、送信バッファを使用しない場合には、転送元の転送データ先頭アドレス（図２のＪ１１）を変更すればよいので、すなわち転送データの書き込みが不要であるため、ステップＳ３の設定動作は不要である。
【００３８】
ステップＳ３の転送データの設定の後、該ＣＰＵ２００又は該ＤＳＰ１００は転送先（ＤＳＰ１００の番号或いはＣＰＵ２００）を付した転送要求信号４００を送出する（ステップＳ４）。
【００３９】
ステップＳ４で送出された転送要求信号４００は転送要求選択回路１１０で受け付けられ、次に転送要求保持回路１２０に送出されて保持される。転送要求保持回路１２０は、転送要求信号４００に付されている転送先を示す情報と共にデータ転送を実行するための指示信号を拡張バス制御回路１３０に送出する。指示信号には更に、転送要求信号４００を出力した元のＤＳＰ１００或いはＣＰＵ２００を識別する情報が付加されている。なお、転送要求保持回路１２０は、複数の転送要求信号４００が同時に送出された場合には、複数の転送要求信号４００を同時に保持可能であるが、複数の転送要求信号４００を保持している場合には、転送要求信号４００の優先順位に従って優先順位の高い順に、データ転送を実行するための指示信号を１つづつ拡張バス制御回路１３０が１回のデータ転送を終了する毎に送出していく。転送要求信号４００の優先順位は、ＤＳＰ１００の番号などから番号の小さいものほど順位が高くなるよう予め定めておいても良いし、或いはラウンドロビン方式などによりその都度定めるようにしても良い。
【００４０】
転送要求保持回路１２０から、データ転送を実行するための指示信号を受信した拡張バス制御回路１３０は、指示信号から転送要求信号４００を出力した元のＤＳＰ１００或いはＣＰＵ２００を識別し、転送要求信号４００を出力した元のＤＳＰ１００或いはＣＰＵ２００の転送情報を読み込む（ステップＳ５）。転送要求信号４００を出力した元が、例えばＣＰＵ２００であれば、ＣＰＵ２００の転送情報のアドレスは、転送情報アドレステーブル１３１を参照すると、ＤＰＲＡＭ１５０の「ｄｄｄｄ」であることが分かるので、ＤＰＲＡＭ１５０にアクセスしてアドレス「ｄｄｄｄ」から転送情報を読み込む。また、転送要求信号４００を出力した元が、例えばＤＳＰ１００−１であれば、ＤＳＰ１００−１の転送情報のアドレスは、転送情報アドレステーブル１３１を参照すると、ＤＳＰ１００−１（すなわちＤＳＰ−１）内のメモリ１０１−１のアドレス「ａａａａ」であることが分かるので、拡張バス３００を介してＤＳＰ１００−１にアクセスしてアドレス「ａａａａ」から転送情報を読み込む。
【００４１】
転送情報を読み込んだ拡張バス制御回路１３０は、転送情報内に記載されている転送元の転送データ先頭アドレス（図２のＪ１１）にアクセスして転送データを読み込み、転送先のデータ受信用の先頭アドレス（図２のＪ１２）以降に読み込んだ転送データを出力することにより転送データの転送を行う（ステップＳ６）。転送元の転送データ先頭アドレス（図２のＪ１１）がＤＰＲＡＭ１５０を指している場合には、ＤＰＲＡＭ１５０にアクセスして転送データを読み込み、ＤＳＰ１００を指している場合には、拡張バス３００を介してＤＳＰ１００内のメモリ１０１にアクセスして転送データを読み込む。読み込む転送データの長さは、転送情報内の転送データ長（図２のＪ１０）に記載されている長さである。そして、転送先のデータ受信用の先頭アドレス（図２のＪ１２）がＤＳＰ１００を指している場合には、拡張バス３００を介してＤＳＰ１００のメモリ１０１に転送データを出力し、ＤＰＲＡＭ１５０を指している場合には、ＤＰＲＡＭ１５０に転送データを直接出力する。
【００４２】
ステップＳ６の転送データの転送を終了すると、拡張バス制御回路１３０は転送情報内に記載されているデータ転送終了後の応答の要否（図２のＪ１３）を参照し、応答が必要である場合には、転送終了通知回路１４０にデータ転送の終了を通知する（ステップＳ７）。データ転送の終了の通知を受信した転送終了通知回路１４０は、ＣＰＵ２００に対しては割り込み信号を出力してデータ転送が正常終了か異常終了かを通知し、ＤＳＰ１００に対しては拡張バス制御回路１３０と拡張バス３００を介して割り込み信号を出力してデータ転送の正常終了／異常終了を通知する。
【００４３】
ステップＳ７の後はステップＳ３に戻り、上述したデータ転送のステップを繰り返し実行する。
【００４４】
次に、本発明の第２の実施形態について説明する。
【００４５】
第２の実施形態は、第１の実施形態で使用した転送情報アドレステーブル１３１に、情報追加を行って転送情報アドレステーブル１３１−１としたものである。情報追加を行った転送情報アドレステーブルの第２の例を図５に示す。すなわち、図３にて示した転送情報アドレステーブル１３１に、転送元の転送データ格納可能領域の欄（図５の１３４）と転送先の受信データ格納可能領域の欄（図５の１３５）という２つの情報を追加した転送情報アドレステーブル１３１−１を使用する構成とするものである。
【００４６】
転送元の転送データ格納可能領域の欄（図５の１３４）は、転送元のメモリ上において転送データを格納可能なメモリ領域のアドレスを指し示す情報が記載され、転送先の受信データ格納可能領域の欄（図５の１３５）は、転送先のメモリ上において受信データを格納可能なメモリ領域のアドレスを指し示す情報が記載される。
【００４７】
この２つの情報を追加しておくことにより、拡張バス制御回路１３０がデータ転送を行うにあたり、転送元の転送データ先頭アドレス（図２のＪ１１）にアクセスして転送データを読み込む際に、該転送データのアドレスが異常なアドレス（存在しないアドレスなど）を指し示していないかなどを事前にチェックすることが可能となり、また、転送先のデータ受信用の先頭アドレス（図２のＪ１２）以降に読み込んだ転送データを出力する際に、該データ受信用のアドレスが異常なアドレス（存在しないアドレスや書込み禁止領域など）を指し示していないかなどを事前にチェックすることが可能となる。
【００４８】
次に、本発明の第３の実施形態について説明する。
【００４９】
第３の実施形態は、第１の実施形態で使用した転送要求信号４００に、転送先を指示する情報としてＤＳＰ１００のグループ識別番号を付す方式とするものである。この方式においては、複数のＤＳＰ１００を予めグループに分けておき、そのグループ全体に同一のデータを転送したい場合には、そのグループのグループ識別番号を転送要求信号４００に付加する事により、複数のＤＳＰ１００に同一のデータを同時に転送することが可能となる。
【００５０】
【発明の効果】
以上説明したように、本発明のＤＳＰメモリ間データ転送方式は、ＤＳＰの拡張バスを使用すると共に、拡張バス制御回路がデータ転送の転送要求信号を受け付けるたびに転送情報を読み込み、該転送情報に従ってデータ転送を実行するので、ＤＳＰやＣＰＵに負荷をかけることなく、ＤＳＰメモリ間あるいはＤＳＰメモリとＣＰＵ用メモリとの間でデータ転送を行うことが出来るという効果を有しており、かつ、簡易な構成の回路で実現できるという効果を有している。
【００５１】
また、転送データの開始アドレスを任意に指定することができるので、転送領域としての送信バッファなどへの内部転送を行わずにデータ転送が行えるという効果を有している。
【００５２】
さらに、ＤＳＰの拡張バスを使用しているので、ＤＳＰの増設にも容易に対応可能という効果を有している
【図面の簡単な説明】
【図１】本発明のＤＳＰメモリ間データ転送方式の一実施形態を示すブロック図である。
【図２】転送情報の内容を例示する図である。
【図３】拡張バス制御回路と各ＤＳＰ及びＤＰＲＡＭとの関連を説明する詳細ブロック図である。
【図４】本実施形態の動作を説明するフローチャートである。
【図５】転送情報アドレステーブルの第２の例を示す図である。
【符号の説明】
１０    装置
１００    ＤＳＰ
１０１    メモリ
１１０    転送要求選択回路
１２０    転送要求保持回路
１３０    拡張バス制御回路
１３１    転送情報アドレステーブル
１３１−１    転送情報アドレステーブル
１４０    転送終了通知回路
１５０    ＤＰＲＡＭ
２００    ＣＰＵ
３００    拡張バス
３１０    ＣＰＵバス
４００    転送要求信号
【図１】
0004322451.tif 000002
【図２】
0004322451.tif 000003
【図３】
0004322451.tif 000004
【図４】
0004322451.tif 000005
【図５】
0004322451.tif 000006