(57)【特許請求の範囲】
【請求項１】
ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択するためのシフトレジスタを有する固体撮像装置であって、
前記シフトレジスタは、
信号を保持する複数段の単位レジスタと、
最終段から１段以上前段の単位レジスタの出力信号を用いて最終段の単位レジスタへの入力信号をリセットする最終段リセット回路を有し、
前記最終段リセット回路は、
最終段の単位レジスタとその前段の単位レジスタとの間に備えられ、最終段の動作クロックとは位相の異なる動作クロックによりオン及びオフするトランジスタと、
最終段の１段以上前段の単位レジスタの出力信号を反転するインバータと、
インバータ出力によりオンすることにより、前記トランジスタを介して最終段入力をローレベルにするリセットトランジスタと
を有することを特徴とする固体撮像装置。
【請求項２】
前記最終段リセット回路は、最終段の前々段の単位レジスタから前段の単位レジスタへの出力信号を用いて最終段の単位レジスタへの入力信号をリセットする
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、
各単位レジスタの出力信号を用いて、当該単位レジスタの１段以上前段の単位レジスタへの信号をリセットする信号リセット回路を備える
ことを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記信号リセット回路は、
各単位レジスタの出力信号を用いて、当該単位レジスタの前々段から前段への出力信号をリセットする
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択するためのシフトレジスタを有する固体撮像装置の駆動方法であって、
前記シフトレジスタは、信号を保持する複数段の単位レジスタを有し、
前記駆動方法は、
最終段から１段以上前段の単位レジスタの出力信号を用いて最終段の単位レジスタへの入力信号をリセットする最終段リセットステップと
を有し、
前記最終段リセットステップにおいて、最終段の前々段の単位レジスタから前段の単位レジスタへの出力信号を用いて最終段の単位レジスタへの入力信号をリセットし、
前記シフトレジスタは、最終段の単位レジスタとその前段の単位レジスタとの間に備えられ最終段の動作クロックとは位相の異なる動作クロックによりオン及びオフするトランジスタと、最終段の前々段の出力信号を反転するインバータと、インバータ出力によりオンすることにより、前記トランジスタを介して最終段入力をローレベルにするリセットトランジスタとからなる最終段リセット回路を有し、
前記最終段リセットステップにおいて、前記最終段リセット回路によって最終段の単位レジスタへの入力信号をリセットする
ことを特徴とする駆動方法。
【請求項６】
前記駆動方法は、さらに、
ハイレベルを出力した単位レジスタの出力信号を用いて、当該単位レジスタの１段以上前段の単位レジスタへの信号をリセットする信号リセットステップを有する
ことを特徴とする請求項５記載の駆動方法。
【請求項７】
前記信号リセットステップにおいて、ハイレベルを出力した単位レジスタの出力信号を用いて、当該単位レジスタの前々段から前段への出力信号をリセットする
ことを特徴とする請求項６記載の駆動方法。
【請求項８】
請求項１から４の何れかに記載の固体撮像装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
ダイナミック型シフトレジスタを含むＭＯＳ型固体撮像装置に関し、特にダイナミック型シフトレジスタのリセット動作の改良に関する。
【０００２】
【従来の技術】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素を表すセル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【０００３】
このような固体撮像装置では、二次元に配列された画素を有する撮像素子を水平走査又は垂直走査する回路としてダイナミック型シフトレジスタが用いられ、回路の簡素化、高密度化及び低消費電力化を図っている。
【０００４】
図６は、従来の一般的な固体撮像装置の概略構成を示すブロック図である。この固体撮像装置は、二次元に配列された画素を有する撮像部６１と、撮像部６１の一行を選択するための行選択信号を出力するシフトレジスタ６２と、選択された行内の一画素するための画素選択信号を出力するシフトレジスタ６３と、選択された画素から画素信号を取り出す画素処理部６４と、取り出された画素信号を増幅するプリアンプ６５とを備える。
【０００５】
図７は、ＮＭＯＳダイナミック型のシフトレジスタの構成を示すブロック図であり、シフトレジスタ６２、６３として利用される。同図では４段しか示していないが、実際には数百〜数千段ある。
【０００６】
図中の、クロック信号Clk1及びClk2はシフト動作の基準となる二相クロック信号である。Clk1信号は奇数番目の単位レジスタに、Clk2信号は偶数番目の単位レジスタに入力される。これにより、奇数番目の単位レジスタと偶数番目の単位レジスタとが交互に動作する。
【０００７】
同図において、Res１、Res２・・・（何れか１つを指す場合はResと略す）は、入力信号Inの論理値をクロック信号Clkに同期して内部に記憶し、記憶した論理値を出力信号Out及び出力信号Nextとして出力する単位レジスタである。出力信号Outは、行選択信号又は列選択信号として撮像部６１に出力される。
【０００８】
トランジスタTr3-1、3-2、・・・（同Tr3）は、単位レジスタへの入力信号Inをリセットするリセットトランジスタである。すなわち、トランジスタTr3は、それが接続された入力信号Inを有する単位レジスタの次段の単位レジスタの出力Outがハイレベルのときに入力信号Inをローレベルにすることによって、当該単位レジスタと前段の単位レジスタ内の記憶素子に蓄積された電荷を放電して入力信号Inをリセットする。もし、リセットしなければ単位レジスタ内部にいつまでも電荷が残りハイレベルを保ち続けるからである。リセットされた後は、ローレベル又はハイインピーダンスとなる。
【０００９】
図８（ａ）は、単位レジスタの構成を示す回路図である。同図のように単位レジスタは、ＮＭＯＳ型トランジスタTr1、Tr2、キャパシタC1からなる。入力信号Inがハイレベルである場合の単位レジスタの動作説明図を図８（ｂ）に示す。入力信号Inがハイレベルであるので、クロック信号Clkの立ち上がり（図中▲１▼）の前に、トランジスタTr1のゲート容量及びキャパシタＣ１の電位によってトランジスタTr1のゲート電極は既にハイレベルになっている。この状態で、クロック信号Clkがローレベルからハイレベルに立ち上がると、トランジスタTr１のゲート電圧InがキャパシタＣ１を介して昇圧（ブートと呼ぶ）される（同▲２▼）。また、トランジスタTr１はゲートにハイレベルより高電圧が印加されることから、ゲート下のポテンシャルがクロック(clk)のハイレベル以上になりOut信号にClk信号のハイレベルが出力される（同▲３▼）。Clk信号が立ち下がると、Out信号にClk信号のローレベルが出力される。このとき、Next信号は、一方向性トランジスタTr２のゲート容量にハイレベルが保持されているので、Clk信号が立ち下がった後もハイレベルを出力する。
【００１０】
一方、入力信号Inがローレベル（又はフローティング）である場合にはトランジスタTr1がオンしないので、クロック信号Clkが入力されても、Out信号、Next信号は何れもローレベル（又はフローティング）のままである。
【００１１】
図９は、シフトレジスタにおけるシフト動作を示すタイムチャートである。同図においてクロック信号Clk1、Clk2、入力信号(又は内部データ)In1〜In4、出力信号Out1〜Out4は、図７、図８に示した信号である。
【００１２】
まず、単位レジスタRes1は、Clk1信号（図中▲１▼）に同期して、ハイレベル状態の入力信号In1をブートして内部に保持する（同▲２▼）。これと同時に画素選択信号としてOut1信号を出力し（同▲３▼）、Next1信号をハイレベルにする。ハイレベルになったNext1信号は入力信号In2として次段の単位レジスタRes2に入力される。このとき、Clk1信号が入力された他の奇数番目の単位レジスタは、その入力がローレベル（又はハイインピーダンス状態)であり、内部にハイレベルを取り込まない。
【００１３】
このようにして、クロック信号Clk1が供給されている奇数番目の単位レジスタのシフト動作がなされる。次のクロック信号Clk2によって、偶数番目の単位レジスタのシフト動作がなされる。
【００１４】
また、出力信号Out2がハイレベルになると、リセットトランジスタTr3-1がオンになり、入力信号In1をローレベルにするので、単位レジスタRes1内部のトランジスタTr1のゲート容量及びキャパシタC1の電荷が放電し、単位レジスタRes1の入力信号In1がリセットされる。
【００１５】
出力信号Out3がハイレベルになると、リセットトランジスタTr3-2がオンになり、単位レジスタRes2内のトランジスタTr1のゲート容量及びキャパシタC1が放電すると共に、Next1信号線を介して単位レジスタRes1内の一方向性トランジスタTr2のゲート容量の電荷も放電する。これにより単位レジスタRes2の入力信号In2がリセットされる。
【００１６】
このようにして、ＮＭＯＳ型ダイナミックシフトレジスタは、ハイレベルを出力した単位レジスタが、前段の単位レジスタへの入力信号Inをリセットする。
このようなシフトレジスタの先行技術として特許文献１がある。特許文献１では、単位レジスタ間を順方向に接続するトランジスタ群と、逆方向に接続するトランジスタ群を備えることによりシフト方向を選択可能な双方向シフトレジスタを開示している。
【００１７】
【特許文献１】
特開昭６４−４４１７８号公報
【００１８】
【発明が解決しようとする課題】
ところで、上記従来技術おけるシフトレジスタによれば、後段の単位レジスタの出力Outによって前段の単位レジスタの入力信号をリセットしているので、最終段の単位レジスタの入力信号を同じようにしてリセットすることができず、最終段の単位レジスタへの入力信号のリセットは別扱いにする必要がある。
【００１９】
最終段の単位レジスタへの入力信号をリセットする例として、最終段の後段にさらにリセットのための単位レジスタを追加しておく構成や、全ての単位レジスタへの入力信号をリセットするオールクリア機能を備えておき、最終段のリセットはオールクリアによって行う構成などがあり、上記特許文献１でも同様の構成と考えられる。
【００２０】
しかし、これらはいずれも冗長な構成を含む点で、簡易なリセット方法が必要である。
上記問題に鑑み本発明は、簡易な構成で単位レジスタの最終段の入力信号をリセットするシフトレジスタを備えた固体撮像装置、固体撮像装置の方法及びカメラを提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記課題を解決するため本発明の固体撮像装置は、ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択するためのシフトレジスタを有する固体撮像装置であって、前記シフトレジスタは、信号を保持する複数段の単位レジスタと、最終段の単位レジスタに備えられ、最終段から１段以上前段の単位レジスタの出力信号を用いて最終段の単位レジスタへの入力信号をリセットする第２リセット回路とを有する。ここで前記最終段リセット回路は、最終段の前々段の単位レジスタから前段の単位レジスタへの出力信号を用いて最終段の単位レジスタへの入力信号をリセットする構成としてもよい
この構成によれば、最終段の単位レジスタは最終段リセット回路によりリセットされる。しかも、最終段リセット回路は、最終段から１段以上前段の単位レジスタの出力信号を用いるので、余分に単位レジスタを設ける必要がなく、全単位レジスタを同時にリセットする回路を備える必要もなく、簡易な構成で最終段の単位レジスタを確実にリセットすることができるという効果がある。
【００２２】
ここで、前記最終段リセット回路は、最終段の単位レジスタとその前段の単位レジスタとの間に備えられ、最終段の動作クロックとは位相の異なる動作クロックによりオン及びオフするトランジスタと、最終段の１段以上前段の単位レジスタのの出力信号を反転するインバータと、インバータ出力によりオンすることにより、前記トランジスタを介して最終段入力をローレベルにするリセットトランジスタとを有する構成としてもよい。
【００２３】
この構成によれば、最終段リセット回路は２つのトランジスタと１つのインバータから構成されるので、最終段の単位レジスタのリセットを簡易な構成によって、実現することができる。
【００２４】
ここで、前記最終段リセット回路は、最終段の前々段の単位レジスタから前段の単位レジスタへの出力信号を用いて最終段の単位レジスタへの入力信号をリセットし、  最終段の単位レジスタに備えられた前記信号リセット回路が、最終段の単位レジスタの出力信号によって、最終段の前々段の単位レジスタから前段の単位レジスタへの出力信号をリセットする構成としてもよい。
【００２５】
この構成によれば、最終段の単位レジスタに備えられた第１リセット回路において最終段の前段の単位レジスタへの入力信号のリセットを、最終段の単位レジスタの出力信号によって行った後に、最終段リセット回路において最終段をリセットするので、最終段の出力信号が出力されてシフト動作を完了した直後に、最終段の単位レジスタを確実にリセットすることができるという効果がある。
【００２６】
また、本発明の固体撮像装置の駆動方法及びカメラも上記と同様の手段、作用、効果を有する。
【００２７】
【発明の実施の形態】
図１は、本発明の実施の形態におけるシフトレジスタの構成を示すブロック図である。このシフトレジスタは、図６に示した固体撮像装置を備えるカメラにおいて、行選択信号を出力するシフトレジスタ６２、画素選択信号を出力するシフトレジスタ６３の何れか、又は両者として備えられる。図１では便宜上４段しか図示していないが、実際には画素数に応じて数百〜数千の段数が存在する。
【００２８】
図１のようにシフトレジスタは、単位レジスタRes1、Res2、・・・と、トランジスタTr3-1、Tr3-2・・・（何れか１つを指す場合はTr3と略す）と、トランジスタTr6と、インバータ１１とを備え、トランジスタTr6とインバータ１１出力とによって最終段の入力信号をリセットするように構成されている。
【００２９】
単位レジスタResは、入力信号Inの論理値をクロック信号Clkに同期して内部に記憶し、記憶した論理値を出力信号Out及び出力信号Nextとして出力する。ここで論理値はハイレベルとフローティングの２状態の何れか又はハイレベルとローレベルの２つの状態の何れかである。ただし、入力信号Inに現れる電圧は、単位レジスタ内部でブートされるので一時的にハイレベルよりも高電圧になる。単位レジスタresの個々の構成は図８（ａ）に示した構成と同じであり、内部動作タイミングも図８（ｂ）と同じであるので説明を省略する。
【００３０】
トランジスタTr3-1、3-2、3-3、・・・（同Tr3）は、それぞれ接続先の入力信号In1、In2、In3、・・・をリセットするリセットトランジスタである。例えば、トランジスタ3-2は、単位レジスタRes3の出力Out3がハイレベルのときに入力信号In2をローレベルにすることによって、入力信号In2に接続されている単位レジスタRes2内のトランジスタTr1のゲート容量とキャパシタC1の電荷を放電し、単位レジスタRes1内のトランジスタTr2のゲート容量の電荷を放電する。もし、リセットしなければ単位レジスタ内部にいつまでも電荷が残りハイレベルを出力し続けるからである。リセットされた次のクロック信号では出力信号Out及びNextは、ローレベル出力又はハイインピーダンスとなる。なお、トランジスタTr3-1は、スタートパルスが入力される入力信号In1が、ハイレベルとフローティングの２状態ではなく、ハイレベルとローレベルの２状態をとる場合は省略してもよい。
【００３１】
トランジスタTｒ3-4は、インバータ１１の出力がハイレベルのときにオンになり、オン状態でローレベルを単位レジスタRes3のNext信号及びトランジスタTr6を介して最終段の単位レジスタRes4のIn信号に出力することにより、当該単位レジスタへの入力信号Inをリセットするためのリセットトランジスタである。
【００３２】
トランジスタTr6は、クロック信号Clk1がハイレベルの時にオンになる。これによりクロック信号Clk1がハイレベルであり、かつ、インバータ１１の出力がハイレベルであれば、最終段の単位レジスタへの入力信号がリセットされることになる。言い換えれば、トランジスタTr6は、インバータ１１の出力がハイレベルになったときに出力信号Out4の出力完了後に最終段の単位レジスタの入力Inをリセットするために設けられている。
【００３３】
インバータ１１は、最終段よりも２段前の単位レジスタの出力号Next2を入力信号InvINとし、その論理値を反転した出力信号InvOutをリセットトランジスタtr3-4に出力する。
【００３４】
図２（ａ）は、インバータ１１の回路例を示す図である。同図（ａ）のようにインバータ１１は、プルアップ抵抗Ｒ１とトランジスタTr11とからなる。入力信号InvINがローレベルであれば、トランジスタTr11がオフするのでプルアップ抵抗R1からのハイレベルを出力信号InvOutとして出力し、入力信号InvINがハイレベルであれば、トランジスタTr11がオンするのでトランジスタTr11を介してローレベルを出力信号InvOutとして出力する。
【００３５】
インバータ１１の回路例は、同図（ａ）の代わりに同図（ｂ）の回路例としてもよい。同図（ｂ）の回路例は同図（ａ）と比較して、プルアップ抵抗Ｒ１の代わりにトランジスタTr12を備える。入力信号InvINがローレベルであれば、トランジスタTr11がオフし、トランジスタTr12がオンするのでハイレベルを出力信号InvOutとして出力し、入力信号InvINがハイレベルであれば、トランジスタTr11がオンし、トランジスタTr12がオフになるのでローレベルを出力信号InvOutとして出力する。
【００３６】
図３は、図１に示したシフトレジスタの動作タイミングを示すタイムチャートである。同図においてクロック信号Clk1、Clk2、入力信号(又は内部データ)In1〜In4、InvIn信号、InvOut信号、出力信号Out1〜Out4は、図１に示した信号である。
【００３７】
同図において最終段の単位レジスタRes4以外の単位レジスタへの入力信号Inのリセットは、既に説明した図９と同様なので説明を省略し、最終段について説明する。
【００３８】
最終段の単位レジスタRes4の出力信号Out4がハイレベルになると、トランジスタ3-3がオンすることにより単位レジスタRes2内の一方向性トランジスタTr2のゲート容量の電荷が放電され、単位レジスタRes2の出力信号Next2（つまりInvIN）がローレベルになる（図３及び図１中の▲１▼）。これによりインバータ１１の出力信号InvOutはハイレベルになり（同▲２▼）、リセットトランジスタTr3-4をオンにする。
【００３９】
リセットトランジスタTr3-4をオンにより、単位レジスタRes３内部の一方向性トランジスタTr2の容量成分はリセットされるが、トランジスタTr6がオフなので最終段の単位レジスタRes４はまだリセットされない。このタイミング（同▲２▼）でトランジスタTr6オフであるのはクロック信号Clk1がローレベルだからであり、もし、トランジスタTr6がオンであれば、出力信号Out４が立ち上がった途端にリセットされてしまうからである。
【００４０】
さらに、出力信号Out４のハイレベル期間が終わり、クロック信号Clk１がハイレベルになったとき、トランジスタTr6がオンになるので、リセットトランジスタTr3-4からトランジスタTr6を介して最終段の単位レジスタRes4がリセットされる（同▲３▼）。
【００４１】
このように最終段の単位レジスタ入力信号は、２段前の単位レジスタのnext信号を反転するインバータ１１と、リセットトランジスタTr3-4と、クロック信号Clk1によりリセットタイミングを調整するトランジスタTr6とによって、自身の出力信号Out4が正常に立ち下がった後にリセットされる。これにより、最終段の単位レジスタから出力信号のパルスが出力され、つまりシフトレジスタのシフト動作が完了した直後に、最終段の単位レジスタへの入力信号をリセットしている。
【００４２】
以上説明してきたように本実施の形態におけるシフトレジスタによれば、１つのインバータと２つのトランジスタという簡易なリセット回路によって、最終段の単位レジスタへの入力信号をリセットすることができる。インバータは図２に示したようにトランジスタ１個又は２個相当なので、リセット回路は、トランジスタ３個又は４個相当の回路により実現することができる。
【００４３】
なお、特許文献１のような双方向シフトレジスタに対しては、上記実施の形態におけるリセット回路を、順方向シフトにおける最終段の単位レジスタと、逆方向シフトにおける最終段の単位レジスタの２箇所に備える構成とすればよい。
【００４４】
また、図４は、他の実施の形態におけるシフトレジスタの構成を示す図である。
同図のシフトレジスタは図１と比較して、最終段以外の単位レジスタへの入力信号InにトランジスタTr6-1〜Tr6-3が追加されている点が異なる。トランジスタTr6-1〜Tr6-3は、単位レジスタからみた入力信号Inの負荷容量をトランジスタTr6の一個分に制限し、単位レジスタ内部のブート電圧の低下を防止するために備えられている。こうすれば、例えば、上記の双方向シフトレジスタのように、１つの単位レジスタに対して前段のレジスタ信号を入力するトランジスタと後段のレジスタ信号を入力するトランジスタとが接続される場合に、トランジスタTr6を介して単位レジスタの入力に接続すれば、負荷容量を増大させることを防止することができる。その結果ブート電圧の低下を防止することができる。
【００４５】
さらに、図５は、もう１つの他の実施の形態におけるシフトレジスタの構成を示すブロック図である。図１及び図４に示したシフトレジスタでは、最終段の単位レジスタの入力信号を最終段の前々段の出力信号を用いてリセットしているのに対して、図５に示すシフトレジスタでは、前段の出力信号（Next）を用いてリセットする構成例を示している。
【００４６】
【発明の効果】
本発明によれば、シフトレジスタの最終段の次段にリセット用の余分な単位レジスタを設ける必要がなく、また、全単位レジスタを同時にリセットする回路を備える必要もなく、最終段の単位レジスタを確実にリセットすることができるという効果がある。
【００４７】
また、最終段の出力信号が出力されてシフト動作を完了した直後に、最終段の単位レジスタを確実にリセットすることができるという効果がある。
さらに、トランジスタ２個とインバータ１個という簡易な構成によって、最終段の単位レジスタのリセット回路を実現することができる。
【００４８】
また、本発明の固体撮像装置の駆動方法及びカメラも上記と同様の効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるシフトレジスタの構成を示すブロック図である。
【図２】（ａ）インバータの回路例を示す図である。
（ｂ）インバータの他の回路例を示す図である。
【図３】シフトレジスタの動作タイミングを示すタイムチャートである。
【図４】他の実施の形態におけるシフトレジスタの構成を示す図である。
【図５】さらに他の実施の形態におけるシフトレジスタの構成を示す図である。
【図６】固体撮像装置の概略構成を示すブロック図である。
【図７】従来のＮＭＯＳダイナミック型のシフトレジスタの構成を示すブロック図である。
【図８】（ａ）単位レジスタの構成を示す回路図である。
（ｂ）単位レジスタの動作タイミングを示すタイムチャートである。
【図９】従来のシフトレジスタにおけるシフト動作を示すタイムチャートである。
【符号の説明】
１１  インバータ
６１  撮像部
６２  シフトレジスタ
６３  シフトレジスタ
６４  信号処理部
６５  プリアンプ
Res1〜Res4  単位レジスタ
Tr1  トランジスタ
Tr2  トランジスタ
Tr3-1〜Tr3-4  トランジスタ
Tr6-1〜Tr6-4  トランジスタ
Tr11  トランジスタ
Tr12  トランジスタ
C1  キャパシタ
【図１】
0004230259.tif 000002
【図２】
0004230259.tif 000003
【図３】
0004230259.tif 000004
【図４】
0004230259.tif 000005
【図５】
0004230259.tif 000006
【図６】
0004230259.tif 000007
【図７】
0004230259.tif 000008
【図８】
0004230259.tif 000009
【図９】
0004230259.tif 000010