(57)【特許請求の範囲】
【請求項１】
１０15／ｃｃの不純物濃度を有するｐ型基板と少なくとも１つのフィールド酸化膜エリアを有する表面とを有する半導体デバイスであって、
前記表面から１ミクロンと２ミクロンの深さの間に延出するｎ型レトログレードウエルであって、前記フィールド酸化膜エリアの下で第１の方向に前記表面に平行に延出する少なくとも１０18／ｃｃの濃度を有するｎ型レトログレードウエルと、
前記表面から１ミクロンと１.５ミクロンの深さの間に延出するｐ型レトログレードウエルであって、前記フィールド酸化膜エリアの下で前記ｎ型レトログレードウエルに隣接し、前記第１の方向と反対の第２の方向に前記表面に平行に延出する、ｐ型レトログレードウエルと、
前記ｎ型レトログレードウエルと、前記ｐ型レトログレードウエルの下側で、前記表面から少なくとも３ミクロンの深さにあって、前記表面と平行に延出し、前記基板と同じ導電型の１０18／ｃｃから１０19／ｃｃの不純物濃度を有する全面層と、
前記ｐ型レトログレードウエルの下側にあって前記表面と平行に延出する第１部分と、前記ｎ型レトログレードウエルの下側にあって前記第１部分より深い位置にある第２部分と、前記フィールド酸化膜エリアの下方で垂直方向に延出して前記第１部分と前記第２部分とを結合する垂直部分を含むｐ型ＢＩＬＬＩ層であって、前記ｐ型ＢＩＬＬＩ層の前記第２部分は前記全面層とオーバーラップするところのｐ型ＢＩＬＬＩ層と、
を含み、
前記表面は前記フィールド酸化膜エリアにより分離される活性領域を有し、
前記ｐ型ＢＩＬＬＩ層はラッチアップ耐性を改善し、前記フィールド酸化膜エリアは前記第１及び第２の方向に３ミクロン以下で前記表面に沿って延出し、前記フィールド酸化膜エリアの下の領域にはダメージがない、
ことを特徴とする半導体デバイス。
【請求項２】
半導体デバイスの製造方法であって、
１０15／ｃｃの不純物濃度を有する基板の表面にアイソレーション及び活性領域を形成するようパターン化された第１のマスクを使って、少なくともひとつのフィールド酸化膜エリアを形成する工程と、
前記第１のマスクを除去する工程と、
イオン注入により前記基板内に前記基板と同じ導電型の全面層を形成する工程であって、前記全面層は前記表面から少なくとも３ミクロンの深さに形成され、１０18／ｃｃから１０19／ｃｃの不純物濃度を有するところの工程と、
互いに隣接するｐ型レトログレードウエルとｎ型レトログレードウエルとを形成するようパターン化された第２のマスクを使って、イオン注入によりｐ型ＢＩＬＬＩ層を形成する工程であって、前記ｐ型ＢＩＬＬＩ層は前記ｐ型レトログレードウエルの下側にあって前記表面と平行に延出する第１部分と、前記ｎ型レトログレードウエルの下側にあって前記第１部分より深い位置にある第２部分と、前記フィールド酸化膜エリアの下方で垂直方向に延出して前記第１部分と前記第２部分とを結合する垂直部分を含み、前記第２部分は前記全面層とオーバーラップするところの工程と、
前記第２のマスクを使って、イオン注入により、所望の濃度分布の前記ｐ型レトログレードウエルを形成する工程と、
前記第２のマスクを使って、イオン注入により、所望の濃度分布の前記ｎ型レトログレードウエルを形成する工程と、
を含み、
付加的なマスクを必要とせず、前記ｐ型ＢＩＬＬＩ層がラッチアップ耐性を改善し、前記フィールド酸化膜エリアの下の領域にダメージが生じない、
ことを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
発明の背景
１．発明の分野
この発明は、近年増々小型化し複雑化して行く相補型半導体装置の製造工程の簡略化に関し、またＣＭＯＳラッチアップに対する増加抵抗（ｅｎｈａｎｃｅｄ  ｒｅｓｉｓｔａｎｃｅ）を有する高素子密度半導体装置とウエルの構成（シングル、ツイン、トリプル）に関する。
２．従来技術の説明
高ノイズマージンと低電力消費の要求の結果、ＶＳＬＩの分野でＣＭＯＳの重要性が高まっている。しかし、小型化が進みつつある一方、互いに近接するＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとの間で起きるＣＭＯＳラッチアップ現象を引き起こす浮遊サイリスタ動作（ｓｔｒａｙ  ｔｈｙｒｉｓｔｏｒ  ｏｐｅｒａｔｉｏｎ）を防止することについて重大な問題が生じてきている。また互いに近接するエレメントの耐電圧を十分なレベルに維持することについても重大な問題が生じている。
上記問題を解決するために、種々のデバイス構造や製造方法が提案されている。これら提案は、ウエルと埋め込み高濃度層（ｂｕｒｉｅｄ  ｈｉｇｈ  ｃｏｎｃｅｎｔｒａｔｉｏｎ  ｌａｙｅｒ）の配列とウエル領域端部における自己整列チャンネルストップ（ａ  ｓｅｌｆ−ａｌｉｇｎｅｄ  ｃｈａｎｎｅｌ  ｓｔｏｐ）の配列とを含む構成を使用するようになっている。
これらの種々の構造及び方法の概略が例えば米国特許第5,160,996号のコラム１ライン３４以降に記載されている。この技術の追加的な記載は“ＭｅＶ  ｉｍｐｌａｎｔａｔｉｏｎ  ｔｅｃｈｎｏｌｏｇｙ：Ｎｅｘｔ−ｇｅｎｅｒａｔｉｏｎ  ｍａｎｕｆａｃｔｕｒｉｎｇ  ｗｉｔｈ  ｃｕｒｒｅｎｔ−ｇｅｎｅｒａｔｉｏｎ  ｅｑｕｉｐｍｅｎｔ”Ｂｏｒｌａｎｄ  ａｎｄ  Ｋｏｅｌｓｃｈ著、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ  １９９３  １２月号と称する記事に示されている。
本明細書及び特許請求の範囲において、「ｐ−」という語は１０14/cm3またはこれ以下のｐ−タイプ不純物濃度を意味し、「ｐ」という語は１０15/cm3と１０16/cm3の間のｐ−タイプ不純物濃度を意味し、「ｐ＋」という語は１０17/cm3と１０18/cm3の間のｐ−タイプ不純物濃度を意味し、「ｐ++」という語は１０19/cm3又はこれ以上のｐ−タイプ不純物濃度を意味する。
発明の概要
私の米国特許第５、５０１、９９３号と１９９６年３月１８日付け出願の米国特許出願第０８／６１７、２９３号（これらの開示内容は共にこの引用によりここに組み込まれる）において、開示されまた権利請求された方法と構造は活性素子（active component）が互いに非常に近接している場合には大きな効果があることが証明されている。しかし、これらは活性素子が離間している場合には、それらの効果は満足できるものではない。近接する活性素子を有する一部のＶＬＳＩ回路はまた、離間する活性素子を有しており、そしてそのような全ての活性素子は、単一のプロセスによりイオン注入された単一ウエハ上にある。この発明は特にシングルチップ上に離間する異なるデバイスに関して特に有用である。
この発明は、好ましくはＢＩＬＬＩ注入部の最深層と同一領域を占める深さにおける全面注入を追加工程として加えることにより従来のＢＬＬＩプロセスを改良する。
【図面の簡単な説明】
本発明は、添付図面を参照する下記詳細な説明により最も良く理解される。該図面において：
図１は、前記米国特許第５、５０１、９９３号と前記１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号に関して作成された、ＭｅＶ  ＢＩＬＬＩレトログレードウエルを示すＢＩＬＬＩ構造の概略図、
図２は、図１に類似の図であって、従来技術によって作成されたＭｅＶレトログレードウエルをＭｅＶ全面埋め込み層と共に示す概略図、
図３は、１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号の図１３に類似した図、
図４は、図１に類似した図であって、本発明に関し作成されたＭｅＶレトログレードウエルをＭｅＶ全面埋め込み層と共に示す概略図である。
発明の詳細な説明
図面を、最初に図１を参照すると、図１は前記１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号のＢＩＬＬＩ構造を示している。基板２０１は分離層（ISOLATION LAYER）２０２を表面に備えており、少なくとも１つのp-ウエル２０３と、それに隣接する少なくとも１つのｎ―ウエル２０４とを備えている。p-ウエル２０３はｎ―ウエル２０４の下側にＢＩＬＬＩ層２０５と同じ様に延出している。最深部においてｎ―ウエル２０４の下側にあるp-ウエル２０３の部分において、１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号の図４及び図１０から分かるように３つの濃度ピーク（concentration peaks）が存在する。最深ピーク（deepest peak）２０６は２．９ミクロンの深さに位置し、立方センチメータ当たり約１Ｅ１８（１０18）原子のピーク濃度を有している。中間ピーク（middle peak）２０７は２．０ミクロンの深さに位置に、立方センチメータ当たり約２Ｅ１７原子のピーク濃度を有している。最浅ピーク（shallowest peak）２０８は１．４ミクロンの深さにあり、立方センチメータ当たり約４Ｅ１６原子のピーク濃度を有している。最深ピーク２０６は２ＭｅＶボロンイオンを３ｅ１３ドーズ量で注入することにより作成され、中間ピーク２０７は１．２５ＭｅＶボロンイオンを５ｅ１２ドーズ量で注入することにより作成され、最浅ピーク２０８は７５０ｋｅＶボロンイオンを１ｅ１２ドーズ量で注入することにより作成される。前記１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号の図１１は、２ＭｅＶボロン注入のみにより深さ方向の濃度分布示しており、これから２．９ミクロンでのピーク濃度より浅い層における濃度への注入の貢献は無視できることが分かる。このことは、他のボロン注入においても同じである。シリコン基板（ウエハ）ドーパント濃度はＥ１５／cm3のオーダであることに注意すべきである。もし、ピークが離れ過ぎていたら、デカップリング（decoupling）結果と本発明のＢＩＬＬＩ層の利点は完全には達成されない。
ｎ―ウエル２０４において、１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号の図４及び図１２から分かるように３つの濃度ピークが存在する。最深ピーク２０９は１．３ミクロンの深さに位置し、立方センチメータ当たり約１Ｅ１８（１０18）原子のピーク濃度を有している。中間ピーク２１０は  ．８ミクロンの深さに位置に、立方センチメータ当たり約２Ｅ１７原子のピーク濃度を有している。最浅ピーク２１１は  ．１ミクロンの深さにあり、立方センチメータ当たり約１Ｅ１７原子のピーク濃度を有している。最深ピーク２０９は１ＭｅＶリンイオンを平方センチメートル当たり３．０  Ｅ１３原子のドーズ量で注入することにより作成され、中間ピーク２１０は６００ｋｅＶリンイオンを平方センチメートル当たり５  Ｅ１２原子のドーズ量で注入することにより作成され、最浅ピーク２１１は６０ｋｅＶリンイオンを平方センチメートル当たり３  Ｅ１２原子ドーズ量で注入することにより作成される。ピーク濃度はボロン注入の場合に匹敵すること、そしてｎ−ウエルに隣接して位置するp-ウエル２０３固有の深さにおける濃度分布が、ｎ―ウエル２０４のものに匹敵すること、が分かる。
１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号の図１０から、３ミクロンの深さにおける高濃度にも関わらず、深さ１ミクロンまでの濃度はシリコンのものと匹敵することが分かる。
図３は、ＭｅＶレトログレードウエルがＭｅＶ全面埋め込み層と組み合わされた従来技術の提案と、所謂「ＰＡＢ」垂直ＭｅＶ分離注入部とを示すものである。このような構造の配列は４つのマスクを必要とし、所定段階に至るまでに６２の工程ステップがある。また８注入部がある。エピ代替（Epi replacement）が達成され、ラッチアップ防止Ｂv×ＢLは非常に優れているが、ｎ＋とｐ＋間のスペースは追加マスクのため限界がある。フォトレジスト厚は３．５ミクロン以上である。コストセービングは１５０ドルである。２つの追加の高ドーズ量イオン注入が要求され；フォトレジストアウトガス（outgassing）が存在する；注入された物に欠陥が生ずる；高温度アニールの使用にデヌーディング（denuding）を必要とする。この提案は、前記したBorland及びKelschによる記事の引例（１）において引用されたツカモト（Tsukamoto）の提示において明らかにされている。該提案はミツビシ（Mitsubishi）により次のように改良された。
ＣＭＯＳ技術におけるＮＭＯＳとＰＭＯＳトランジスタ間の横方向分離を改善するために、ミツビシは、「ＰＡＢ」（p+layer aroud the barrier）と呼ばれる構造を改良した。この分離効果を特徴づけるため、テスト構造において、ラッチアップ保持電流をｎ＋、ｐ＋間のスペースの関数として、測定することにより、又縦方向ｐｎｐと横方向ｎｐｎ固有バイポーラトランジスタからの寄生バイポーラゲインにおいてラッチアップ分析を行った。彼らは種々のツインウエル技術と下記のウエハ基板を比較した。１）バルクウエハ上の拡散ツインウエル、２）バルクウエハ上のＭｅＶレトログレードツインウエル、３）５―ミクロン厚ｐ／ｐ＋エピウエハ上のＭｅＶレトログレードツインウエル、４）バルクウエハ上のＭｅＶレトログレードツインウエルとＥ１５／ｃｍ2の高ドーズ量でのＭｅＶ全面ｐ＋ボロン埋め込み層、最後に５）ＭｅＶレトログレードツインウエルとＥ１５／ｃｍ2の高ドーズ量でのＭｅＶ全面ｐ＋ボロン埋め込み層とレトログレードｎ―ウエル、ｐ−ウエル間のＬＯＣＯＳフィールド分離酸化膜下の追加パターンによるＥ１５／ｃｍ2高ドーズ量のＭｅＶｐ＋ボロン注入部を有するバルクウエハ上の前記ＰＡＢ。
寄生バイポーラゲイン分析の結果では、縦方向ｐｎｐは、ｎ―ウエル縦方向ベース幅、深さ（width（WB）depth）とｎウエルの組み替えライフタイムによりコントロールされるために、縦方向ｐnｐ電流ゲインについては期待されたような十分な相違は、これら種々の構造間にはない。一方、ｐ―ウエル横方向ベース幅（WB）の増加と、酸化物下のツインウエル間の高ドーズ量ＰＡＢ横方向ｐ＋構造によるｐ−ウエル組み替えライフタイムの減少の両方による、横方向ｎｐｎ電流ゲインにおける１００倍の十分な減少がＰＡＢ構造に対して測定された。
ラッチアップ保持電流分析の結果は、横方向ｎｐｎ電流ゲインにおける減少と、保持電流は１／（ｐ−ウエル抵抗）と１／（ベータ積-1）の依存性の強い関数（strong function）であることによるｐ−ウエル抵抗の減少とから、ＭｅＶＰＡＢ注入部構造の追加は十分に保持電流を改善していることを示している。しかしながら、このＭｅＶＰＡＢ構造に関して３つの基本的な問題がある。即ち：１）追加マスクのため、このＰＡＢ構造はｎ＋、ｐ＋間の絶縁スペースを＞３ミクロンに限定する、２）ＭｅＶ注入部は＞４ミクロンの厚いフォトレジストを必要とする、３）高ドーズ量ボロン注入部はＭｅＶインプランタ上では難しく、ジャンクション漏れ電流を悪化させる多数の欠陥の原因となる。
上記オダナカ（Odanaka）の米国特許第５、１６０、９９６号は、縦方向高濃度領域がマスクを通して１回の注入により形成され、該マスクのエッジが分離領域に一致する従来技術の提案を示している。マスク下の浅い注入部から、フィールド酸化膜の効果と結合してマスクエッジにより生成される開口部下の深い注入部への遷移部分は所望の横方向分離のための縦方向領域を生成する。しかし、該特許の濃度図表からわかるように、フィールド酸化膜下の表面に近いドーズ量は高く、注入された物への損傷が生ずる。
前記１９９６年３月１８日出願の米国特許出願第０８／６１７、２９３号のＢＩＬＬＩ構造と前記米国特許第５、５０１、９９３号の方法は、表面に近い領域の高ドーズ量注入を避けるに十分な高エネルギ注入を使用することにより、ＰＡＢ技術の追加ステップを不要とし、またオダナカ技術の注入物損傷を避けている。
図４を参照して、本発明の方法に係る第１のステップは、ｃｍ2当たり３Ｅ１３から３Ｅ１４イオンのドーズ量で、マスクなしで、２ＭｅＶボロンイオンを基板に向けることにより、全面注入部を生成することである。その後、図１に関して前述したステップが実行される。上述したように、図１のＢＩＬＬＩ構造の最深ピークは２ＭｅＶボロンイオンをｃｍ2当たり３ｅ１３イオンのドーズ量で注入することにより生成され、該全面注入部はこの最深ピークにオーバラップする。
本発明方法による本発明品を製造するに適正な装置は、ターナ（Turner）の米国特許第４、７４５、２８７号、オコーナ（O′Connor）その他の第４、９８０、５５６号、トコロ（Tokoro）その他の５、１６２、６９９号、トコロの５、３００、８９１号、オコーナの５、３０６、９２２号、オコーナその他の５、４８６、７０２号に示されている。
以上のように幾つかの図示された実施例により本発明の基本を説明したが、ここで用いられた特有の用語は一般的かつ記述的な意味で用いられており、限定的な意味で用いられていないこと、また本発明の範囲は以下の特許請求の範囲により設定されること、を理解すべきである。
以下請求する。
【図１】
0004349658.tif 000002
【図２】
0004349658.tif 000003
【図３】
0004349658.tif 000004
【図４】
0004349658.tif 000005