(57)【特許請求の範囲】
【請求項１】
整流ダイオードと、制御電極および第１の主電極と第２の主電極との間の主電流路を有し、該主電流路が前記整流ダイオードと並列に結合されたトランジスタと、前記トランジスタの制御電極に結合された制御回路とを具える同期整流器であって、
前記制御回路は、前記トランジスタの第１の主電極に結合された第１の入力と、前記トランジスタの第２の主電極に結合された第２の入力と、前記トランジスタの制御電極に結合された出力とを有する増幅器を具え、前記増幅器の第１入力と前記トランジスタの第１の主電極との間または前記増幅器の第２入力と前記トランジスタの第２の主電極との間に第１の基準電圧源が介挿されていることを特徴とする同期整流器。
【請求項２】
前記制御回路は、第１の入力が前記トランジスタの制御電極に結合され、第２の入力が前記トランジスタの主電極の一つに結合され、２値制御信号を出力する第１の比較器を更に具え、前記第１の比較器の第１の入力と前記トランジスタの制御電極との間または前記第１の比較器の第２の入力と前記トランジスタの主電極の一つとの間に第２の基準電圧源が介挿されていることを特徴とする請求の範囲第１項に記載の同期整流器。
【請求項３】
請求の範囲第１項または第２項に記載の同期整流器を含む電源であって、該電源は、さらに、誘導性素子と、入力電圧を出力電圧に変換するため前記誘導性素子に結合されたスイッチング手段とを含む、ことを特徴とする電源。
【請求項４】
前記電源は、さらに、セット／リセットフリップフロップを含み、該セット／リセットフリップフロップはセット入力とリセット入力とを有し、そのセット入力またはリセット入力のいずれかが前記第１の比較器の出力に結合され、かつ該セット／リセットフリップフロップは前記スイッチング手段に結合された出力を有する、ことを特徴とする請求項２に従属する請求項３に記載の電源。
【請求項５】
前記電源は、さらに、前記スイッチング手段に直列に結合された第１および第２の端子を有する抵抗と、第３の基準電圧源と、前記セット入力またはリセット入力のいずれかに結合された出力と前記第３の基準電圧源を介して前記抵抗の第１および第２の端子間に結合された第１および第２の入力とを有する第２の比較器とを含む、ことを特徴とする請求の範囲第４項に記載の電源。
【請求項６】
前記誘導性素子は、前記入力電圧を受けるための１次巻線と、前記出力電圧を供給するための２次巻線とを有する変圧器からなる、ことを特徴とする請求の範囲第３項、第４項、または第５項に記載の電源。
【請求項７】
整流素子を含む電子回路であって、該整流素子が、請求項１または請求項２に記載の同期整流器であることを特徴とする電子回路。
【発明の詳細な説明】
本発明は、整流ダイオードと；制御電極と、第１の主電極および第２の主電極との間の主電流路とを有し、該主電流路が前記整流ダイオードと並列に結合されたトランジスタと；前記トランジスタの制御電極に結合された制御回路とからなる同期整流器に関する。
このような電源は、欧州特許明細書ＥＰ０４６４２４６Ａ１によって知られている。この明細書は、同期整流器を使用する電源について記述する。この電源は、スイッチング手段を含み、該スイッチング手段は周期的にターンオンおよびターンオフされ、その結果、交流電流が変圧器の１次巻線を通して流れる。これは、その変圧器の２次巻線に、実質上整流された交流電圧が誘導されることに帰着する。この目的のため、その変圧器は、適切な時点でターンオンおよびターンオフされる（同期整流）。これは、トランジスタに正確なタイミングが要求される。これは、複雑である。したがって、このタイミングの問題に対する解決策の必要性がある。
本発明の目的は、上述の問題を簡易な方法で解決する同期整流器を提供することにある。
この目的のため、本発明によれば、冒頭の段落で定義されたタイプの同期整流器は、前記制御回路は、前記トランジスタの第１の主電極に結合された第１の入力と、前記トランジスタの第２の主電極に結合された第２の入力と、前記トランジスタの制御電極に結合された出力とを有する増幅器を含み、第１の基準電圧源が前記増幅器の入力、すなわち前記第１および第２の入力の少なくともひとつと直列に結合されている、ことに特徴付けられる。前記トランジスタとともに前記増幅器が制御ループを形成し、その結果、前記整流ダイオードにかかる電圧は、前記基準電圧源により供給される基準電圧と等しい。
本発明による同期整流器は、さらに、電源が、前記トランジスタの制御電極に結合された第１の入力と、前記トランジスタの主電極のひとつに結合された第２の入力と、２値の制御信号を供給するための出力とを有する第１の比較器をさらに含み、第２の基準電圧源が前記比較器の入力、すなわち前記第１および第２の入力の少なくともひとつと直列に結合されている、ことに特徴付けることができる。
本発明に従う同期整流器は、たとえば電源、電荷移送デバイス、および検出回路など、整流素子を含む種々の電子回路に使用することができる。一例として、本発明に従う同期整流器を含む電源は、第１および第２の入力端子間の入力電圧を、第１および第２の出力端子間の出力電圧に変換するため、前述の特許明細書に述べられた変圧器とスイッチング手段とを含む。スイッチング手段が１次巻線において電流を遮断した後ただちに、電圧が２次巻線に誘導される。負荷が第１および第２の出力端子間に配置されていると仮定すると、電流は、２次巻線からその負荷を通し、ならびにフリーホイールダイオードとも称される前記整流ダイオードと前記トランジスタとの並列配列を通して流れる。最初は、この電流は、比較的大きいが、しかし、時間の関数としてだんだん減少する。この結果、前記トランジスタの制御電極の制御電圧は、最初は比較的高く、時間の関数としてだんだん減少する。もし、この２次巻線からの電流が小さいと、このトランジスタの制御電極の制御電圧は、トランジスタのいわゆるスレショルド電圧と実質的に等しい。２次巻線からの電流がきわめて小さい状態のときだけ、この制御電圧は、このトランジスタのスレショルド電圧よりもかなり低くなるだろう。前記第２の基準電圧の適切な値は、このトランジスタのスレショルド電圧である。なぜなら、この場合に、このトランジスタの出力の２値の制御信号は、変圧器の２次巻線が依然としてかなりの量の電流を供給するかどうかを示すからである。
本発明による電源は、セット／リセットフリップフロップを含むことができ、該セット／リセットフリップフロップはセット入力とリセット入力とを有し、そのセット入力またはリセット入力のいずれかが前記第１の比較器の出力に結合され、かつ該セット／リセットフリップフロップは前記スイッチング手段に結合された出力を有する。もし、トランジスタへの２次巻線からの電流の量が実質的に零になると、この２値の制御信号は変化する。この結果、スイッチング手段は、セット／リセットフリップフロップにより再びターンオンされ、それゆえ、電流は、再び１次巻線に流れ始める。したがって、変圧器からのエネルギ移送が完全に終了するまでは、１次巻線の電流をターンオンさせないことが達成される。これは、エネルギ移送の効率が、１次巻線を通ずる電流が早すぎてターンオンされるという事態によって逆に影響を及ぼされるということを防ぐ。本発明に従う電源は、さらに、第１および第２の端子を有する抵抗であって、前記スイッチング手段に直列に結合される抵抗と、第３の基準電圧源と、前記セット入力またはリセット入力のいずれかに結合される出力を有し、かつ前記第３の基準電圧源を介して前記抵抗の第１および第２の端子間に結合される第１および第２の入力を有する、第２の比較器とを含むことができる。１次巻線における増大する電流の結果、前記抵抗にかかる電圧もまた、増大するだろう。或る時間の後、この抵抗にかかる電圧は、前記第３の基準電圧源により供給される第３の基準電圧を超える。この結果、スイッチング手段は、セット／リセットフリップフロップによりターンオフされ、それゆえ、１次巻線における電流は遮断される。これは、１次巻線の電流が、エネルギ移送の効率に逆の影響を及ぼすだろうところの、不必要に長い間維持されるのを防ぐ。
本発明は、添付図面を参照して、さらに詳細に説明される。
これらの図において、同様の機能または目的を有する部分または要素は、同じ参照符号を有する。
図１は、本発明に従う同期整流器を用いる電源の一実施態様の電気回路図を示す。
この電源は、１次巻線Ｎ１と２次巻線Ｎ２とを有する変圧器ＴＲを含む。１次巻線Ｎ１は、第１の入力端子１と第２の入力端子２間に生ずる入力電圧Ｕiを受けるために設けられる。２次巻線Ｎ２は、第１の出力端子３と第２の出力端子４間に出力電圧Ｕoを生じさせるために設けられる。トランジスタＴ−これは、たとえば電界効果トランジスタである−は、２次巻線Ｎ２に結合された第１の主電極、すなわちソースを有し、第１の出力端子３に結合された第２の主電極、すなわちドレインを有する。フリーホイールダイオードＤは、この電界効果トランジスタＴのソースとドレインとの間に配される。本実施態様においては、フリーホイールダイオードＤは、この電界効果トランジスタＴに本来的に存在するバルクダイオードにより形成される。セット／リセットフリップフロップＳＲによりコントロールされるスイッチング手段ＳＭは、１次巻線Ｎ１と直列に設けられる。この電源は、さらに、電界効果トランジスタＴの制御電極、すなわちゲートを制御するための制御回路ＣＴを含む。この制御回路ＣＴは、さらに、増幅器ＡＭＰを含む。この増幅器ＡＭＰは、電界効果トランジスタＴのソースに結合された第１の入力を有し、第１の基準電圧源ＲＦ１を介して電界効果トランジスタＴのドレインに結合された第２の入力を有する。増幅器ＡＭＰは、さらに、電界効果トランジスタＴのゲートに結合された出力を有する。制御回路ＣＴは、さらに、第１の比較器ＣＭＰ１を含み、該比較器ＣＭＰ１は、電界効果トランジスタＴのゲートに結合された第１の入力を有し、第２の基準電圧源ＲＦ２を介して電界効果トランジスタＴの第２の主電極に結合された第２の入力を有し、および、セット／リセットフリップフロップＳＲのセット入力ＳＴに結合された出力を有する。抵抗Ｒは、スイッチング手段ＳＭと直列に結合されてれている。第２の比較器ＣＭＰ２は、この抵抗Ｒの第１の端子に結合された第１の入力を有し、第３の基準電圧源ＲＦ３を介して第１の入力端子１に結合された第２の入力を有し、および、セット／リセットフリップフロップＳＲのリセット入力ＲＳＴに結合された出力を有する。
この回路は、以下のように作動する。いかなる電流も変圧器ＴＲの１次巻線Ｎ１にも２次巻線Ｎ２にも流れていない、と仮定する。さらに、負荷（図示せず）が第１の出力端子３と第２の出力端子４との間に配されている、と仮定する。スイッチング手段ＳＭがターンオンしたすぐ後に、１次巻線Ｎ１に電流が流れ始める。これは、２次巻線Ｎ２に電圧を誘導する。この誘導された電圧は、２次巻線Ｎ２に電流を生じさせない。なぜなら、この誘導された電圧の極性は、フリーホイールダイオードＤがカットオフするような極性であり、この結果、増幅器ＡＭＰの出力における制御電圧は低いからである。１次巻線Ｎ１を通ずる電流は、ますます上昇するだろう。この１次巻線Ｎ１を通ずる電流の増大は、抵抗Ｒにかかる電圧がますます増大するので、時間の関数として減少し、その結果、１次巻線Ｎ１にかかる電圧がますます減少する。もし、１次巻線Ｎ１を通ずる電流が所定の値を超えると、スイッチング手段ＳＭは、ターンオフする。この所定の値は、前記第３の基準電圧源ＲＦ３により供給される電圧によって決定される。前記第２の比較器ＣＭＰ２は、抵抗Ｒにかかる電圧を、前記のさらに付加された基準電圧源ＲＦ３の電圧と比較する。もし、この抵抗Ｒにかかる電圧がこの付加された基準電圧源ＲＦ３の電圧を超えると、第２の比較器ＣＭＰ２の出力は、“論理ハイ（high）”に至り、それゆえに、セット／リセットフリップフロップＳＲはリセットされ、その結果、Ｑ出力の電圧は、“論理ロー（low）”に至る。結果、スイッチング手段ＳＭがターンオフし、それゆえに、１次巻線の電流は急激にカットオフする。この結果、２次巻線Ｎ２に誘導される電圧の符号は反転し、電流が、この２次巻線から、負荷を通し、ならびにフリーホイールダイオードＤおよび電界効果トランジスタＴの並列配列を通して流れる。最初は、この２次巻線からの電流は、比較的大きく、その後は、時間の関数として、ますます減少するだろう。一例として、基準電圧源ＲＦ１のため、増幅器ＡＭＰの第２の入力の電圧が電界効果トランジスタＴのドレインの電圧よりも２５ｍＶ高いと、仮定する。さらに、もし、最初は、電界効果トランジスタＴは導通していないと、仮定するならば、２次巻線Ｎ２からの電流は、最初は、全面的に、フリーホイールダイオードＤを通して流れるだろう。これは、電界効果トランジスタＴにかかるドレイン−ソース間電圧に帰着し、ここに、該電圧は、いわゆるフリーホイールダイオードＤのニー（knee）電圧とほぼ等しい。このニー（knee）電圧は、たとえば０．７Ｖである。このドレイン−ソース間電圧は、基準電圧源ＲＦ１により供給される電圧よりも高いので、増幅器ＡＭＰの第１の入力の電圧は、増幅器ＡＭＰの第２の入力の電圧に関して、マイナス（negative）となる。この結果、この増幅器ＡＭＰの出力の制御電圧がハイ（実質上、増幅器ＡＭＰの供給電圧に等しい）になり、これは、電界効果トランジスタＴを完全な導通にするように駆動させることをもたらす。したがって、この電界効果トランジスタＴのドレイン−ソース間電圧は、急に減少し、基準電圧源ＲＦ１の電圧（２５ｍＶ）に等しくなる。この結果、フリーホイールダイオードＤを通して流れる電流は、実質的に零になる。か���して、２次巻線Ｎ２からの電流は、ほとんど全面的に、この電界効果トランジスタＴを通して流れる。この２次巻線Ｎ２からの電流は、さらに時間の進行につれて減少するので、この増幅器ＡＭＰの出力の制御電圧は、ますます減少するだろう。もし、２次巻線Ｎ２からの電流が小さいと、増幅器ＡＭＰの出力の電圧は、実質上一定のままであり、電界効果トランジスタＴのいわゆるスレショルド電圧に等しくなるだろう。２次巻線Ｎ２からの電流がきわめて小さい（零）状態のときだけ、増幅器ＡＭＰの出力の制御電圧は、この電界効果トランジスタＴのスレショルド電圧よりもかなり低くなる。これは、要するに、変圧器ＴＲのエネルギ移送が、その時点で、すなわちこの増幅器ＡＭＰの出力の制御電圧が電界効果トランジスタＴのスレショルド電圧よりもかなり低くなった時点で、達成されたことを、意味する。電源の効率のためには、かなりの量のエネルギを再び変圧器Ｔに蓄積せしめうるように、エネルギ移送の完了と同時に、ただちにスイッチング手段ＳＭをターンオンすることが、有利である。スイッチング手段ＳＭの早すぎるターンオンは、エネルギ移送の効率が減ぜられることに帰着するだろう。もし、前記第２の基準電圧源ＲＦ２の電圧が、電界効果トランジスタＴのスレショルド電圧と等しいなら、比較器ＣＭＰ１の出力に生ずる２値の制御信号は、増幅器ＡＭＰの出力の制御電圧が電界効果トランジスタＴのスレショルド電圧よりも低下したとき、“論理ハイ”に至る。この結果、セット／リセットフリップフロップＳＲは、セットされ、そのＱ出力の電圧を“論理ハイ”に至らしめる。結果、スイッチング手段ＳＭは、ターンオンされる。
図１に示される電界効果トランジスタＴは、Ｎ型の電界効果トランジスタであり、通例のように、ソースではなくドレインに相互に連結された、そのバックゲート（back-gate）を有する。これは、さもなければ、この電界効果トランジスタに本来的に存在し、フリーホイールダイオードＤとして用いられるところの、バルクダイオードが正しい極性を有しない、ためになされている。これとは別に、電界効果トランジスタＴの第１の主電極または第２の主電極が、ソースまたはドレインと称されるかどうかも、実質上任意である。上述の説明においてソースとドレインとに関してなされた選択は、Ｎ型の電界効果トランジスタを通ずる電流は、一般に、ドレインからソースに流れるという事実に基づいている。もし、電界効果トランジスタＴが、ディスクリート（discrete）なＮ型電界効果トランジスタであれば、一般に、このトランジスタは、その場合はソースと称される主電極に相互に連結されたそのバックゲートを有する。そこで、この発明において、そのようなディスクリートＮ型電界効果トランジスタの正しい適用のためには、このトランジスタは、第１の出力端子３へ結合されたそのソースを有し、２次巻線Ｎ２に結合されたそのドレインを有する。したがって、そのディスクリートＮ型電界効果トランジスタに本来的に存在し、フリーホイールダイオードＤとして用いられるところの、バルクダイオードは、図１に示されるように正しい極性を有する。したがって、このディスクリートＮ型電界効果トランジスタを通ずる電流は、ソースからドレインに流れる。
本発明に従う同期整流器はまた、整流ダイオードが使用される、他の電子回路に利用することができる。たとえば、図２、３および４に示されるような整流ダイオードＤ1は、（図１に示された方法と同等の方法で実施されうる）本発明に従う同期整流器によって、置き替えることができる。
電界効果トランジスタＴは、代わりに、たとえばバイポーラトランジスタなど他のタイプのトランジスタによって置き替えることができる。ここに示されたＮ型トランジスタではなく、Ｐ型トランジスタを使用することも、同様に可能である。スイッチング手段ＳＭとして、さまざまな種類の電子的な構成要素、たとえば、リレー、トランジスタ、およびサイリスタなどを使用することができる。この電源は、集積回路のみならず分離された構成要素によってもまた、実施することができる。
【図面の簡単な説明】
図１は、本発明に従う同期整流器を用いる電源の一実施態様の電気回路図を示し、
図２は、バック（buck）コンバータの電気回路図を示し、
図３は、ブーストコンバータの電気回路図を示し、および
図４は、電荷移送デバイスの電気回路図を示す。
１，２  入力端子
３，４  出力端子
ＴＲ  トランス
Ｎ１，Ｎ２  一次、二次巻線
ＳＭ  スイッチング手段
Ｄ  フリーホイールダイオード
Ｔ  電界効果トランジスタ
ＡＭＰ  増幅器
ＣＭＰ１，ＣＭＰ２  第１、第２比較器
ＲＦ１，ＲＦ２，ＲＦ３  第１、第２、第３基準電圧源
ＳＲ  セット−リセットフリップフロップ
【図１】
0004347423.tif 000002
【図２】
0004347423.tif 000003
【図３】
0004347423.tif 000004
【図４】
0004347423.tif 000005