(57)【特許請求の範囲】
【請求項１】
複数の映像信号の一つを親画面とし、残りを子画面として前記親画面の表示領域内にインターレース方式で表示する映像表示装置で用いられる小画面表示用の映像信号処理回路であって、
入力側クロック周波数に基づいて入力するインターレース方式の奇数と偶数の各１画面分のフィールドデータについて、予め定められたプレフィルタ用係数に従って水平方向および垂直方向に縮小処理を実施して小画面表示用データを生成するプレフィルタ部と、
入力側フィールドデータが奇数と偶数の何れのフィールドデータであるかを示す入力側フィールド判別信号に基づいて前記プレフィルタで使用される係数を出力するプレフィルタ用係数出力部と、
前記プレフィルタ部から出力された奇数と偶数の小画面表示用データのうち、何れか一方を格納する第１の記憶手段と、
前記小画面表示用データのうち、他方を格納する第２の記憶手段と、
前記小画面表示用データを第１の記憶手段に格納させるか、或いは、第２の記憶手段に格納させるかを前記入力側フィールド判別信号に基づいて選択する第１の選択手段と、
出力側クロック周波数に基づいて、第１の記憶手段から小画面表示用データを読み出すか、或いは、第２の記憶手段から小画面表示用データを読み出すかを選択する第２の選択手段と、
入力側フィールド判別信号および出力側フィールド判別信号により前記第１および第２の記憶手段から書き込みアクセスが実施されていない方の記憶手段を判別し、該記憶部からフィールドデータを読み出すように前記第２の選択手段を制御する制御部と、
前記第２の選択手段から出力された小画面表示用データに対して垂直方向における重心位置を変換する処理を実施するポストフィルタ部と、
出力側フィールドデータが奇数と偶数の何れのフィールドデータであるかを示す出力側フィールド判別信号に基づいて前記ポストフィルタで使用される係数を出力するポストフィルタ用係数出力部と
を備えることを特徴とする子画面表示用の映像信号処理回路。
【請求項２】
前記第１の記憶手段および前記第２の記憶手段に格納されるフィールドデータは、奇数と偶数の何れのフィールドデータであるかにかかわらず同一フォーマットで書き込まれることを特徴とする請求項１記載の子画面表示用の映像信号処理回路。
【請求項３】
前記プレフィルタ部は、フィールドデータに対する垂直方向の縮小処理を実施せず、水平方向の縮小処理のみを行い、
前記ポストフィルタ部は、小画面表示用データに対して垂直方向における重心位置を変換する処理に加えて垂直方向の縮小処理を実施する
ことを特徴とする請求項１に記載の子画面表示用の映像信号処理回路。
【請求項４】
前記ポストフィルタ部は、第２の選択手段から出力された小画面表示用データに対して水平方向に拡大処理を実施し、垂直方向における重心位置を変換する処理加えて拡大処理を実施する
ことを特徴とする請求項１に記載の子画面表示用の映像信号処理回路。
【請求項５】
複数の映像信号の一つを親画面とし、残りを子画面として前記親画面の表示領域内にインターレース方式で表示する映像表示装置で用いられる小画面表示用の映像信号処理回路であって、
入力側クロック周波数に基づいて入力するインターレース方式の奇数と偶数の各１画面分のフィールドデータについて、予め定められたプレフィルタ用係数に従って水平方向および垂直方向に縮小処理を実施して小画面表示用データを生成するプレフィルタ部と、
入力側フィールドデータが奇数と偶数の何れのフィールドデータであるかを示す入力側フィールド判別信号に基づいて前記プレフィルタで使用される係数を出力するプレフィルタ用係数出力部と、
前記プレフィルタ部から出力された奇数と偶数の小画面表示用データのうち、何れか一方を格納する第１の記憶手段と、
前記小画面表示用データのうち、他方を格納する第２の記憶手段と、
前記小画面表示用データを第１の記憶手段に格納させるか、或いは、第２の記憶手段に格納させるかを前記入力側フィールド判別信号に基づいて選択する第１の選択手段と、
出力側クロック周波数に基づいて、第１の記憶手段から小画面表示用データを読み出すか、或いは、第２の記憶手段から小画面表示用データを読み出すかを選択する第２の選択手段と、
入力側フィールド判別信号および出力側フィールド判別信号により前記第１および第２の記憶手段から書き込みアクセスが実施されていない方の記憶手段を判別し、該記憶部からフィールドデータを読み出すように前記第２の選択手段を制御する制御部と、
前記プレフィルタの前段に設けられ、入力側フィールド判別信号および出力側フィールド判別信号に基づいて入力データを選択する第３の選択手段と、
前記プレフィルタの後段に設けられ、入力側フィールド判別信号および出力側フィールド判別信号に基づいて出力データを選択する第４の選択手段とを備え、
前記第３の選択手段の一方の入力には、入力側フィールドデータが入力され、前記第３の選択手段の他方の入力には、前記第２の選択手段の出力が入力され、
前記第４の選択手段の一方の出力は、前記第１の選択手段に入力され、前記第４の選択手段の他方の出力は、子画面表示用の出力側フィールドデータとして出力され、
前記プレフィルタは、前記第２の選択手段の出力が入力された前記第３の選択手段から出力側フィールドデータが出力される際には、ポストフィルタとして機能し、
前記プレフィルタ用係数出力部は、出力側フィールド判別信号が入力されて、前記プレフィルタをポストフィルタとして使用する際の係数を出力する
ことを特徴とする子画面表示用の映像信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の映像信号の一つを親画面とし、残りを子画面として、親画面の同一表示画面内の一部に重畳し、インターレース方式で表示する映像表示装置中で用いられる小画面表示用の映像信号処理回路に関し、特に、一方の映像信号のメモリへの書き込みが、他方の映像信号のメモリからの読み出しを追い越す不具合を解消する映像信号処理回路に関するものである。
【０００２】
【従来の技術】
異なる映像信号のソースを同一画面内に、例えば親子画面として、表示する画像表示装置においては、それら複数のソースの映像信号間の位相差を吸収して表示させる必要がある。
【０００３】
例えば、親子画面における子画面の映像信号ソースのデータは、その入力ソースのタイミング（入力側クロック周波数のタイミング）でデータを子画面のサイズに合わせて縮小してからメモリに書き込み、その書き込んだデータを親画面の映像信号ソースのタイミング（出力側クロック周波数のタイミング）でメモリから読み出す。
【０００４】
この書き込みおよび読み出し時に、子画面のデータをメモリに書き込む周波数と、そのデータをメモリから読み出す周波数（親画面のデータの周波数）との間に相関関係がない場合、すなわち、入力側周波数と出力側周波数が非同期である場合、両者の周波数の関係によっては、例えば、親子画面データの読み出し中に子画面のデータの書き込みが行われる現象が発生する。
【０００５】
この場合には、更新後の最新のデータと更新前の過去のデータが混在するメモリからデータが読み出されることから、表示画面には更新前と更新後の両データが一画面内に途中で切り替わるように表示される現象が発生する（以下、本現象を追い越し現象と称する）。
【０００６】
この追い越し現象を防止する従来の画像表示回路としては、例えば、図１０に示した子画面表示用の映像信号処理回路が知られている。
図１０の子画面表示用映像信号処理回路２００において、２０２は奇数フィールドのデータから縮小された奇数フィールドのデータを演算するフィルタであり、２０３は偶数フィールドのデータから縮小された奇数フィールドのデータを演算するフィルタであり、２０４は偶数フィールドのデータから縮小された偶数フィールドのデータを演算するフィルタであり、２０５は奇数フィールドのデータから縮小された偶数フィールドのデータを演算するフィルタである。２０９は縮小された奇数フィールドのデータを１フィールド分格納するフィールドメモリである第１記憶部２０９であり、２１０は縮小された偶数フィールドのデータを１フィールド分格納するフィールドメモリである第２記憶部２１０である。
【０００７】
また、２０１は子画面表示用の元の映像信号である入力側フィールドデータを、２０２〜２０５の何れかのフィルタに振り分ける第１選択部である。２０６はフィルタ２０２から奇数フィールドデータを読み出すかまたはフィルタ２０３から奇数フィールドデータを読み出すかを選択する第２選択部である。２０７はフィルタ２０４から偶数フィールドデータを読み出すかまたはフィルタ２０５から偶数フィールドデータを読み出すかを選択する第３選択部である。２１１は第１記憶部２０９から奇数フィールドデータを読み出すかまたは第２記憶部２１０から偶数フィールドデータを読み出すかを選択する第４選択部である。
【０００８】
２０８は、入力側のフィールドデータが奇数フィールドデータであるかあるいは偶数フィールドデータであるかの入力側フィールド判別信号と、出力側のフィールドデータが奇数フィールドデータであるかあるいは偶数フィールドデータであるかの出力側フィールド判別信号とが入力されて、第１選択部２０１、第２選択部２０６、および、第３選択部２０７に対して制御信号を送出する制御部である。
【０００９】
また、入力側フィールド判別信号は、入力側クロック周波数に基づくタイミングの信号であり、出力側フィールド判別信号は、出力側クロック周波数に基づくタイミングの信号である。
【００１０】
各フィールドデータは、第１記憶部２０９あるいは第２記憶部２１０に格納されるまでは、入力側クロック信号に基づくタイミングで処理され、第１記憶部２０９あるいは第２記憶部２１０から読み出された後は、出力側クロック信号に基づくタイミングで処理される。
【００１１】
図１１は、制御部２０８で第１〜第３の各選択部２０１、２０６、２０７に選択用の制御信号を出力する際の判断に用いられる入出力信号と制御信号との関係を示すチャートである。
例えば、入力側フィールド判別信号が奇数フィールドであり、出力側フィールド判別信号が奇数フィールドである場合、制御部２０８は、第１選択部２０１には入力する奇数フィールドのデータを縮小して偶数フィールドのデータとして出力するフィルタ２０５を選択させ、第３選択部２０７にもフィルタ２０５を選択させるように制御信号を出力する。その際に、第４選択部２１１は、出力側フィールド判別信号が奇数フィールドであるので、第１記憶部２０９を選択する。
【００１２】
同様にして、入力側フィールド判別信号が偶数フィールドであり、出力側フィールド判別信号が偶数フィールドである場合、制御部２０８は、第１選択部２０１には入力する偶数フィールドのデータを縮小して奇数フィールドのデータとして出力するフィルタ２０３を選択させ、第３選択部２０７にもフィルタ２０３を選択させるように制御信号を出力する。その際に、第４選択部２１１は、出力側フィールド判別信号が偶数フィールドであるので、第２記憶部２１０を選択する。
【００１３】
また、入力側フィールド判別信号が奇数フィールドであり、出力側フィールド判別信号が偶数フィールドである場合、制御部２０８は、第１選択部２０１と第２選択部２０６にフィルタ２０２を選択させ、第４選択部２１１は第２記憶部２１０を選択する。また、入力側フィールド判別信号が偶数フィールドであり、出力側フィールド判別信号が奇数フィールドである場合、制御部２０８は、第１選択部２０１と第２選択部２０６にフィルタ２０４を選択させ、第４選択部２１１は第１記憶部２０９を選択する。
【００１４】
次に動作について説明する。フィルタ２０２、２０３、２０４、および、２０５は、入力するフィールドデータに対して縮小処理を行なってから所定のフィールドデータを生成する。この場合の縮小処理は４種類存在し、フィルタ２０２が入力側の奇数フィールドのデータから縮小された出力側の奇数フィールドのデータを生成する。フィルタ２０３が入力側の偶数フィールドのデータから縮小された出力側の奇数フィールドのデータを生成する。フィルタ２０４が入力側の偶数フィールドのデータから縮小された出力側の偶数フィールドのデータを生成する。フィルタ２０５が入力側の奇数フィールドのデータから縮小された出力側の偶数フィールドのデータを生成する。
【００１５】
制御部２０８は出力データフィールド判別信号と入力フィールド判別信号を読み込み、各フィルタ２０２〜２０５の計算にかかる時間や、第１記憶部２０９あるいは第２記憶部２１０への書き込みにかかる時間等の要因を加味した上で、第１記憶部２０９あるいは第２記憶部２１０のメモリ領域に対して、最新データを書き込むためのライトアクセスと既存のデータを読み出すためのリードアクセスが同時に起こらないように、第１選択部２０１、第２選択部２０６、および、第３選択部２０７を制御する。また、制御部２０８は、必要に応じて第４選択部２１１も同様に制御する。
【００１６】
ここで、制御部２０８の制御内容についてさらに詳しく説明する。例えば、入力側のフィールド判別信号が奇数フィールドであり、出力側のフィールド判別信号が奇数フィールドである場合であって、さらに、インターレース方式における入力側フィールドデータが奇数フィールドから偶数フィールドに変化する時点と、出力側フィールドデータが偶数フィールドから奇数フィールドに変化する時点とが充分に近いと判断された場合、制御部２０８は、奇数フィールドのデータから縮小された偶数フィールドのデータを作り出すフィルタ２０５を選択するように第１選択部２０１と第３選択部２０７とを制御するように制御信号を発生し、第４選択部２１１は第１記憶部２０９から奇数フィールドのデータを読み出す。
【００１７】
このように、入力側および出力側フィールドデータの１ライン毎に予測判定して、その判定結果によりフィルタあるいは記憶部を選択できるので、追い越し現象が発生する時には予測により対応することができた。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記した従来の子画面表示用の映像信号処理回路では、追い越し現象に対応するために、制御部２０８は、２フィールド分の各記憶部の何れかへの書き込み処理を行う前に、上記のように入力側フィールド判別信号と出力側フィールド判別信号とに基づいて、第１記憶部２０９と第２記憶部２１０とのどちらのフィールドに対して第４選択部２１１がアクセスするかをあらかじめ予測判定し、その予測判定結果に対応させてフィルタを選択し、入力側フィールドデータに対して選択された各フィルタを用いて縮小処理、および、フィールド変換処理を行う必要があった。
【００１９】
本発明は、上記のような問題点を解消するためになされたもので、上記した追い越し現象に対して、２フィールド分の記憶部と簡単なフィルタ回路を用いて、複雑な予測判定を実施することなく、子画面表示用の縮小画像を生成できる子画面表示用映像信号処理装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】
上述した目的を達成するため請求項１に記載した本発明の子画面表示用の映像信号処理回路は、複数の映像信号の一つを親画面とし、残りを子画面として親画面の表示領域内にインターレース方式で表示する映像表示装置で用いられる小画面表示用の映像信号処理回路であって、入力側クロック周波数に基づいて入力するインターレース方式の奇数と偶数の各１画面分のフィールドデータについて、予め定められたプレフィルタ用係数に従って水平方向および垂直方向に縮小処理を実施して小画面表示用データを生成するプレフィルタ部と、入力側フィールドデータが奇数と偶数の何れのフィールドデータであるかを示す入力側フィールド判別信号に基づいてプレフィルタで使用される係数を出力するプレフィルタ用係数出力部と、プレフィルタ部から出力された奇数と偶数の小画面表示用データのうち、何れか一方を格納する第１の記憶手段と、小画面表示用データのうち、他方を格納する第２の記憶手段と、小画面表示用データを第１の記憶手段に格納させるか、或いは、第２の記憶手段に格納させるかを入力側フィールド判別信号に基づいて選択する第１の選択手段と、出力側クロック周波数に基づいて、第１の記憶手段から小画面表示用データを読み出すか、或いは、第２の記憶手段から小画面表示用データを読み出すかを選択する第２の選択手段と、入力側フィールド判別信号および出力側フィールド判別信号により前記第１および第２の記憶手段から書き込みアクセスが実施されていない方の記憶手段を判別し、該記憶部からフィールドデータを読み出すように前記第２の選択手段を制御する制御部と、第２の選択手段から出力された小画面表示用データに対して垂直方向における重心位置を変換する処理を実施するポストフィルタ部と、出力側フィールドデータが奇数と偶数の何れのフィールドデータであるかを示す出力側フィールド判別信号に基づいて前記ポストフィルタで使用される係数を出力するポストフィルタ用係数出力部とを備えることを特徴とする。
【００２１】
また、請求項２の本発明は、請求項１記載の子画面表示用の映像信号処理回路において、第１の記憶手段および第２の記憶手段に格納されるフィールドデータは、奇数と偶数の何れのフィールドデータであるかにかかわらず同一フォーマットで書き込まれることを特徴とする。
【００２３】
また、請求項３の本発明は、請求項１に記載の子画面表示用の映像信号処理回路において、プレフィルタ部は、フィールドデータに対する垂直方向の縮小処理を実施せず、水平方向の縮小処理のみを行い、ポストフィルタ部は、小画面表示用データに対して垂直方向における重心位置を変換する処理に加えて垂直方向の縮小処理を実施することを特徴とする。
【００２４】
また、請求項４の本発明は、請求項１に記載の子画面表示用の映像信号処理回路において、ポストフィルタ部は、第２の選択手段から出力された小画面表示用データに対して水平方向に拡大処理を実施し、垂直方向における重心位置を変換する処理加えて拡大処理を実施することを特徴とする。
【００２５】
また、請求項５の本発明は、複数の映像信号の一つを親画面とし、残りを子画面として親画面の表示領域内にインターレース方式で表示する映像表示装置で用いられる小画面表示用の映像信号処理回路であって、入力側クロック周波数に基づいて入力するインターレース方式の奇数と偶数の各１画面分のフィールドデータについて、予め定められたプレフィルタ用係数に従って水平方向および垂直方向に縮小処理を実施して小画面表示用データを生成するプレフィルタ部と、入力側フィールドデータが奇数と偶数の何れのフィールドデータであるかを示す入力側フィールド判別信号に基づいてプレフィルタで使用される係数を出力するプレフィルタ用係数出力部と、プレフィルタ部から出力された奇数と偶数の小画面表示用データのうち、何れか一方を格納する第１の記憶手段と、小画面表示用データのうち、他方を格納する第２の記憶手段と、小画面表示用データを第１の記憶手段に格納させるか、或いは、第２の記憶手段に格納させるかを入力側フィールド判別信号に基づいて選択する第１の選択手段と、出力側クロック周波数に基づいて、第１の記憶手段から小画面表示用データを読み出すか、或いは、第２の記憶手段から小画面表示用データを読み出すかを選択する第２の選択手段と、入力側フィールド判別信号および出力側フィールド判別信号により前記第１および第２の記憶手段から書き込みアクセスが実施されていない方の記憶手段を判別し、該記憶部からフィールドデータを読み出すように前記第２の選択手段を制御する制御部と、プレフィルタの前段に設けられ、入力側フィールド判別信号および出力側フィールド判別信号に基づいて入力データを選択する第３の選択手段と、プレフィルタの後段に設けられ、入力側フィールド判別信号および出力側フィールド判別信号に基づいて出力データを選択する第４の選択手段とを備え、第３の選択手段の一方の入力には、入力側フィールドデータが入力され、前記第３の選択手段の他方の入力には、前記第２の選択手段の出力が入力され、第４の選択手段の一方の出力は、第１の選択手段に入力され、第４の選択手段の他方の出力は、子画面表示用の出力側フィールドデータとして出力され、プレフィルタは、第２の選択手段の出力が入力された第３の選択手段から出力側フィールドデータが出力される際には、ポストフィルタとして機能し、プレフィルタ用係数出力部は、出力側フィールド判別信号が入力されて、プレフィルタをポストフィルタとして使用する際の係数を出力することを特徴とする。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態に係る子画面表示用の映像信号処理装置の実施の形態について図を用いて説明する。
【００２７】
実施の形態１．
図１は、本発明の実施の形態１に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
図１の映像信号処理装置１において、１１は入力信号であるフィールドデータを子画面表示用に水平方向、および垂直方向に縮小演算して、垂直方向に関しては奇数フィールドのデータと偶数フィールドのデータとも同一フォーマットでフィールドデータを生成するプレフィルタ部である。１２は入力側フィールド判別信号に対応させてプレフィルタ部１１で使用するフィルタ係数を出力するプレフィルタ用係数出力部である。１３は縮小されたフィールドデータを格納するフィールドメモリである第３記憶部１４（後述）および第４記憶部１５（後述）から一方を選択する第５選択部（第１の選択手段）である。１４はプレフィルタ部１１で縮小処理が施されたフィールドデータを最低１フィールド分を格納することのできるフィールドメモリである第３記憶部（第１の記憶手段）、１５はプレフィルタ部１１で縮小処理が施されたフィールドデータを最低１フィールド分を格納することのできるフィールドメモリである第４記憶部（第２の記憶手段）、１６は制御部１７（後述）から入力される制御信号に応じて読み出しフィールドメモリを第３記憶部１４と第４記憶部１５とから選択する第６選択部（第２の選択手段）、１７は入力側フィールド判別信号および出力側フィールド判別信号に基づいて、縮小されたフィールドデータを読み出すべきフィールドメモリを第３記憶部１４と第４記憶部１５とから決定し、決定されたフィールドメモリからフィールドデータを読み出すように第６選択部１６を制御する制御信号を出力する制御部である。
【００２８】
また、プレフィルタ部１１は、さらに、入力側フィールドデータを子画面表示用に水平方向に縮小演算する水平方向フィルタ２１と、水平方向に演算された入力側フィールドデータを子画面表示用に垂直方向に縮小演算し、奇数フィールドのデータと偶数フィールドのデータとも同一フォーマットでフィールドデータを生成する垂直方向フィルタ２２とから構成される。
【００２９】
尚、上記した本実施の形態の説明では、従来の子画面表示用映像信号処理回路２００内で用いられる各選択部や各記憶部と判別するために、便宜上から第５選択部、第６選択部、第３記憶部、および、第４記憶部等の番号付けを行って記載したが、本実施の形態を単独で考慮する場合には、選択部は２個であり、記憶部も２個であるので、上記した本実施の形態の各選択部や各記憶部を、第１選択部、第２選択部、第１記憶部、および、第２記憶部等と考えることができる。
【００３０】
また、入力あるいは出力されるフィールドデータや、入力側フィールド判別信号、出力側フィールド判別信号の設定は、図１０に示した従来の子画面表示用映像信号処理回路２００の場合と同様であり、各フィールドデータは、第３記憶部１４あるいは第４記憶部１５に格納されるまでは、入力側クロック信号に基づくタイミングで処理され、第３記憶部１４あるいは第４記憶部１５から読み出された後は、出力側クロック信号に基づくタイミングで処理される点についても従来の子画面表示用映像信号処理回路２００の場合と同様である。
【００３１】
次に、プレフィルタ部１１における水平方向フィルタ２１および垂直方向フィルタ２２について説明する。
【００３２】
図２は、水平方向フィルタ２１の一構成例を示すブロック図であり、図３は、垂直方向フィルタ２２の一構成例を示すブロック図である。
図２の水平方向フィルタ２１において、３１は１画素単位でフィールドデータを遅延させる遅延素子であり、３２は演算器である第１乗算器であり、３３は演算器である第２乗算器であり、３４は第１乗算器および第２乗算器の出力を加算する第１加算器である。
【００３３】
第１乗算器３２は、例えば、プレフィルタ用係数出力部１２から係数Ｃ０＝１／２という係数値を読み込み、１画素遅延回路３１で遅延された入力側フィールドデータに対して係数Ｃ０を乗算して出力する。第２乗算器３３は、プレフィルタ用係数出力部１２から係数Ｃ１＝１／２という係数値を読み込み、入力側フィールドデータに対して係数Ｃ１を乗算して出力する。第１加算器３４は、第１乗算器３２の出力と第２乗算器３３の出力との和を演算して演算結果を垂直方向フィルタ２２に向けて出力する。
【００３４】
図３の垂直方向フィルタ２２において、４１は、例えばレジスタやラインメモリからなり、１ライン単位でフィールドデータを遅延させる１ライン遅延回路であり、４２は演算器である第３乗算器であり、４３は演算器である第４乗算器であり、４４は第３乗算器および第４乗算器の出力を加算する第２加算器である。
【００３５】
第３乗算器４２は、例えば、入力側フィールド判別信号が奇数フィールドを示す場合、プレフィルタ用係数出力部１２から係数Ｃ２＝３／４という係数値を読み込み、１ライン遅延回路４１で遅延された入力側フィールドデータ（水平方向縮小処理が実施済み）に対して係数Ｃ２を乗算して出力する。第４乗算器４３は、プレフィルタ用係数出力部１２から係数Ｃ３＝１／４という係数値を読み込み、水平方向縮小処理が実施された入力側フィールドデータに対して係数Ｃ３を乗算して出力する。第２加算器４４は、第３乗算器４２の出力と第４乗算器４３の出力との和を演算して演算結果を第５選択部１３に向けて出力する。
【００３６】
また、例えば、入力側フィールド判別信号が偶数フィールドを示す場合、第３乗算器４２は、プレフィルタ用係数出力部１２から係数Ｃ２＝１／４という係数値を読み込み、１ライン遅延回路４１で遅延された入力側フィールドデータ（水平方向縮小処理が実施済み）に対して係数Ｃ２を乗算して出力する。第４乗算器４３は、プレフィルタ用係数出力部１２から係数Ｃ３＝３／４という係数値を読み込み、水平方向縮小処理が実施された入力側フィールドデータに対して係数Ｃ３を乗算して出力する。そして、第２加算器４４は、第３乗算器４２の出力と第４乗算器４３の出力との和を演算して演算結果を第５選択部１３に向けて出力する。
【００３７】
次に、この実施形態の動作について説明する。
本実施の形態に係る子画面表示用の映像信号処理装置では、入力される画像のフィールドデータと共に、そのフィールドデータに対応する入力側のフィールド判別信号も入力される。プレフィルタ部１１においては、まず、水平方向フィルタ２１で入力される画像のフィールドデータに対して水平方向の縮小を行い、その後に垂直方向フィルタ２２でその水平方向に縮小されたフィールドデータに対して垂直方向に縮小処理を施す。
【００３８】
その際に、プレフィルタ部１１では、水平方向フィルタ２１で入力側フィールド判別信号から対応するフィルタ係数セットを用いて、入力側フィールドデータを子画面表示用に水平方向に縮小する。その後に、垂直方向フィルタ２２で入力側フィールド判別信号から対応するフィルタ係数セットを用いて、同一のフォーマットとなるように垂直方向に縮小計算を行う。すなわち、奇数フィールドも偶数フィールドも垂直方向に縮小計算されて同一のフォーマットになるようにフィルタリングされる。
【００３９】
以下、例えば、子画面表示用のフィールドデータを水平方向および垂直方向に１／２に縮小する場合について説明する。
【００４０】
プレフィルタ部１１では、まず、図２に示した水平方向フィルタ２１で、プレフィルタ用係数出力部１２から読み込んだ係数Ｃ０＝１／２、係数Ｃ１＝１／２という係数値を用いて、水平方向の連続する画粗に対してフィルタリングを行う。また、その際、この水平方向フィルタ２１は、水平方向の周波数について１／２の速度で動作させることにより、同時にダウンサンプリングも行ない、画素数を１／２に縮小する。これにより、入力するフィールドデータを子画面表示用にフィルタリングを実施しながら水平方向に１／２に縮小することができる。そして、この水平方向に縮小されたフィールドデータ出力が図３に示す垂直方向フィルタ２２に入力される。
【００４１】
垂直方向フィルタ２２では、入力側フィールド判別情報によりプレフィルタ用係数出力部１２で選択された係数に従って、入力するフィールドデータがフィルタリングされ、さらに、垂直方向に縮小される。
【００４２】
図４は、垂直方向フィルタ２２で入力するフィールドデータが垂直方向に縮小される様子を示す図である。
図４に示したように、垂直方向フィルタ２２には、水平方向フィルタ２１から奇数フィールドのデータと、偶数フィールドのデータが交互に入力する。すなわち、図４に示したように、第１奇数入力ラインＩＯ１の後に、第１偶数入力ラインＩＥ１が入力し、以下、第２奇数入力ラインＩＯ２、第２偶数入力ラインＩＥ２、第３奇数入力ラインＩＯ３、第３偶数入力ラインＩＥ３、第４奇数入力ラインＩＯ４、第４偶数入力ラインＩＥ４、・・・と続いて垂直方向フィルタ２２に各フィールドデータが入力する。
【００４３】
すると、垂直方向フィルタ２２では、第１奇数入力ラインＩＯ１〜第２偶数入力ラインＩＥ２の４つのフィールドデータが参照されて、入力側フィールド判別信号が奇数フィールドを示す場合には、係数Ｃ２＝３／４、Ｃ３＝１／４という係数値が用いられ、第１奇数出力ラインＯＯ１のフィールドデータが生成される。一方、入力側フィールド判別信号が偶数フィールドを示す場合には、係数Ｃ２＝１／４、Ｃ３＝３／４という係数値が用いられ、第１偶数出力ラインＯＥ１のフィールドデータが生成される。
【００４４】
次に、本実施の形態では、垂直方向の周波数を１／２で動作させることから、上記した垂直方向フィルタ２２の出力も１個置きとなる。従って、第２奇数入力ラインＩＯ２〜第３偶数入力ラインＩＥ３の４つのフィールドデータが参照されて、入力側フィールド判別信号が奇数フィールドを示す場合の出力は、削減される。
【００４５】
その次に、垂直方向フィルタ２２では、第３奇数入力ラインＩＯ３〜第４偶数入力ラインＩＥ４の４つのフィールドデータが参照されて、入力側フィールド判別信号が奇数フィールドを示す場合には、係数Ｃ２＝３／４、Ｃ３＝１／４という係数値が用いられ、第２奇数出力ラインＯＯ２のフィールドデータが生成される。一方、入力側フィールド判別信号が偶数フィールドを示す場合には、係数Ｃ２＝１／４、Ｃ３＝３／４という係数値が用いられ、第２偶数出力ラインＯＥ２のフィールドデータが生成される。
【００４６】
例えば、第１奇数入力ラインＩＯ１と第２奇数入力ラインＩＯ２が入力されて、奇数フィールドの場合の係数Ｃ２＝３／４、Ｃ３＝１／４という係数値が用いられて、第１奇数出力ラインＯＯ１のフィールドデータが生成された後には、第１偶数入力ラインＩＥ１と第２偶数入力ラインＩＥ２が入力されて、偶数フィールドの場合の係数Ｃ２＝１／４、Ｃ３＝３／４という係数値が用いられて、第１偶数出力ラインＯＥ１のフィールドデータが生成される。しかし、その次に第２奇数入力ラインＩＯ２と第３奇数入力ラインＩＯ３が入力された場合、垂直方向の周波数が１／２であることから、垂直方向の動作が行われないので、奇数出力ラインのフィールドデータが生成されず、同様にして偶数出力ラインのフィールドデータも出力されない。
【００４７】
さらにその後には、垂直方向の動作が再開されるので、第３奇数入力ラインＩＯ３と第４奇数入力ラインＩＯ４が入力されて、奇数フィールドの場合の係数Ｃ２＝３／４、Ｃ３＝１／４という係数値が用いられて、第２奇数出力ラインＯＯ２のフィールドデータが生成された後には、第３偶数入力ラインＩＥ３と第４偶数入力ラインＩＥ４が入力されて、偶数フィールドの場合の係数Ｃ２＝１／４、Ｃ３＝３／４という係数値が用いられて、第２偶数出力ラインＯＥ２のフィールドデータが生成される。
【００４８】
上記した動作によって、入力するフィールドデータが奇数フィールドである場合も、あるいは、偶数フィールドである場合も、共に同一フォーマットで、かつ、垂直方向に１／２になったフィールドデータとなってフィールドメモリである第３記憶部１４または第４記憶部１５に格納される。
【００４９】
第３記憶部１４または第４記憶部１５に格納されるフィールドデータは、入力側フィールド判別信号の変化に従って、第５選択部１３で第３記憶部１４と第４記憶部１５とが交互に選択されるのみであり、出力側フィールド判別信号による制御は実施されない。
【００５０】
第３記憶部１４または第４記憶部１５に格納されたフィールドデータは、入力側から書き込みのアクセスをされていない側のフィールドメモリ（第３記憶部１４または第４記憶部１５）から読み出すように制御部１７からの制御信号を受けた第６選択部１６により読み出される。
【００５１】
その際に、制御部１７は、第３記憶部１４または第４記憶部１５に格納されたフィールドデータを、出力側フィールド判別信号のタイミングに従って読み出すように、第６選択部１６を制御する。
【００５２】
また、第３記憶部１４または第４記憶部１５に格納されたフィールドデータのうち、どちらのデータを読み出すかを決定付ける他の要因としては、読み出し動作が、書き込みに追いつかないという条件がある。
【００５３】
本実施の形態では、上記した、書き込みのアクセスをされていないという条件と、読み出し動作が、書き込みに追いつかないという条件を満たす限り、第３記憶部１４および第４記憶部１５に格納されるフィールドデータは、奇数と偶数の何れのフィールドデータであるかにかかわらず同一フォーマットで書き込まれることから、制御部１７はどちらのフィールドメモリから読み出しても問題ない。
【００５４】
以上のように、本実施の形態では、入力されるフィールドデータと出力されるフィールドデータが非同期である場合でも、２フィールド分の記憶部と簡単なフィルタ回路を用いて、複雑な予測判定を実施することなく、追い越し現象が起こらない子画面表示用の縮小画像を生成することができる。
【００５５】
実施の形態２．
図５は、本発明の実施の形態２に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
なお、本実施の形態２において、上記した実施の形態１と同じ機能の部分については、同じ符号を付与して、重複する記載を省略する。
【００５６】
本実施の形態２の映像信号処理回路２が、実施の形態１の映像信号処理回路１と異なる点は、以下のようになる。
（ａ１）第６選択部１６の後段に、映像信号処理装置の出力が、出力側のフィールドデータとして要求される重心位置となるように変換するポストフィルタ１８を設けた点。
（ａ２）出力側フィールド判別信号に対応させてポストフィルタ部１８で使用されるフィルタ係数を出力するポストフィルタ用係数出力部１９を設けた点。
本実施の形態における他の構成は、実施の形態１と同様である。
【００５７】
図６は、ポストフィルタ部１８の一構成例を示すブロック図である。
ポストフィルタ１８は、図３に示した垂直方向フィルタと同様な構成を有している。従って、図６のポストフィルタ１８において、５１は、１ライン単位でフィールドデータを遅延させる１ライン遅延回路であり、５２は演算器である第５乗算器であり、５３は演算器である第６乗算器であり、５４は第５乗算器および第６乗算器の出力を加算する第３加算器である。
【００５８】
第５乗算器５２は、例えば、出力側フィールド判別信号が奇数フィールドを示す場合、ポストフィルタ用係数出力部１９から係数Ｃ４＝３／８という係数値を読み込み、１ライン遅延回路５１で遅延された子画面用フィールドデータ（水平／垂直方向縮小処理が実施済み）に対して係数Ｃ４を乗算して出力する。第６乗算器５３は、ポストフィルタ用係数出力部１９から係数Ｃ５＝５／８という係数値を読み込み、水平／垂直方向縮小処理が実施された子画面用フィールドデータに対して係数Ｃ５を乗算して出力する。第３加算器５４は、第５乗算器５２の出力と第６乗算器５３の出力との和を演算して演算結果を子画面表示用出力側フィールドデータとして後段の回路に出力する。
【００５９】
また、例えば、入力側フィールド判別信号が偶数フィールドを示す場合、第５乗算器５２は、ポストフィルタ用係数出力部１９から係数Ｃ４＝７／８という係数値を読み込み、１ライン遅延回路５１で遅延された子画面用フィールドデータ（水平／垂直方向方向縮小処理が実施済み）に対して係数Ｃ４を乗算して出力する。第６乗算器５３は、ポストフィルタ用係数出力部１９から係数Ｃ５＝１／８という係数値を読み込み、水平／垂直方向縮小処理が実施された子画面用フィールドデータに対して係数Ｃ５を乗算して出力する。そして、第３加算器５４は、第５乗算器５２の出力と第６乗算器５３の出力との和を演算して演算結果をを子画面表示用出力側フィールドデータとして後段の回路に出力する。なお、ポストフィルタ１８では、垂直方向フィルタ２２と異なり、ダウンサンプリングは実施せず、出力側フィールド判別信号による出力要求毎に処理が実施される。
【００６０】
このように、本実施の形態では、第３記憶部１４或いは第４記憶部１５から読み出された子画面表示用のフィールドデータは、後段の出力側で要求されるフィールドデータとなるように、重心位置を変換することができるので、子画面表示用フィールドデータに対する出力側の様々な要求に合わせて対応させることができる。
【００６１】
実施の形態３．
図７は、本発明の実施の形態３に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
なお、本実施の形態３において、上記した実施の形態２と同じ機能の部分については、同じ符号を付与して、重複する記載を省略する。
【００６２】
本実施の形態３の映像信号処理回路３が、実施の形態２の映像信号処理回路２と異なる点は、以下のようになる。
（ｂ１）プレフィルタ部６１の中に水平方向フィルタ２１のみで、垂直方向フィルタ２２は有していない点。
（ｂ２）その垂直方向フィルタ２２の動作をポストフィルタ６３に実施させ、そのために、ポストフィルタ用係数出力部６４には、垂直方向縮小用にポストフィルタ６３で使用される係数が出力できる機能を持たせ、プレフィルタ用係数出力部６２からは、垂直方向縮小用にポストフィルタ６３で使用される係数が出力できる機能を省略した点。
ポストフィルタ用係数出力部６４に追加される機能は、プレフィルタ用係数出力部６２で省略される機能と同様であり、上記した実施の形態１および２にて説明した内容と同様である。本実施の形態における他の構成は、実施の形態２と同様である。
【００６３】
従って、本実施の形態では、フィールドメモリである第３記憶部１４或いは第４記憶部１５に書き込む前のフィールドデータに対して縮小動作を実施するプレフィルタ部６１では、水平方向のみの縮小処理を実施し、ポストフィルタ部６３で、水平歩行のみに縮小処理が施されたフィールドデータに対してさらに垂直方向の縮小処理を行なう。
【００６４】
このように、本実施の形態の映像信号処理回路３では、実施の形態２ではプレフィルタ部で実施していた垂直方向の縮小動作をポストフィルタ部で実施させて、プレフィルタ部の構成を簡略化することができるので、映像信号処理回路３の回路規模を削減することができる。
【００６５】
実施の形態４．
図８は、本発明の実施の形態４に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
なお、本実施の形態４において、上記した実施の形態２と同じ機能の部分については、同じ符号を付与して、重複する記載を省略する。
【００６６】
本実施の形態４の映像信号処理回路４が、実施の形態２の映像信号処理回路２と異なる点は、以下のようになる。
（ｃ１）ポストフィルタ部７１の中に垂直方向フィルタ８２のみでなく、水平方向フィルタ８１を設けた点。
（ｃ２）その水平方向フィルタ８１と垂直方向フィルタ８２でフィルタリング用の係数を出力するために、ポストフィルタ用係数出力部７２には、水平方向拡大用に水平方向フィルタ８１で使用される係数と垂直方向拡大用に垂直方向フィルタ８２で使用される係数が出力できる機能を持たせた点。
従って、本実施の形態では、ポストフィルタ部７１の構成およびポストフィルタ用係数出力部７２の構成は、プレフィルタ部１１の構成およびプレフィルタ養鶏数出力部１２の構成と同様であるが、動作周波数や係数等の出力設定が異なっており、プレフィルタ部１１では、水平方向と垂直方向に縮小動作を実施し、ポストフィルタ部７１では、水平方向と垂直方向に拡大動作を実施できるように構成している。本実施の形態における他の構成は、実施の形態２と同様である。
【００６７】
従って、本実施の形態では、プレフィルタ部１１でフィールドデータを水平方向と垂直方向に縮小した後、ポストフィルタ部７１で、出力側の要求に応じて任意の倍率に拡大してから出力させることができる。
【００６８】
このように、本実施の形態の映像信号処理回路４では、実施の形態２ではフィールドデータに対して縮小動作のみを施していたところを、任意の倍率に拡大してから出力させることができるので、画像表示装置に要求される様々な機能に対応させて任意の倍率のフィールドデータを出力させることができる。
【００６９】
実施の形態５．
図９は、本発明の実施の形態５に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
なお、本実施の形態５において、上記した実施の形態４と同じ機能の部分については、同じ符号を付与して、重複する記載を省略する。
【００７０】
本実施の形態５の映像信号処理回路５が、実施の形態４の映像信号処理回路４と異なる点は、以下のようになる。
（ｄ１）プレ／ポストフィルタ部９２の前段と後段に、各々第７選択部９１（第３の選択手段）と第８選択部９４（第４の選択手段）が設置された点。
（ｄ２）第７選択部９１の一方の入力には、入力側のフィールドデータが入力され、他方の入力には、第６選択部１６の出力が入力される点。
（ｄ３）第８選択部９４の一方の出力は第５選択部１３に出力されるが、他方の出力は子画面表示用出力側フィールドデータとして後段の回路に出力される点。
（ｄ４）プレ／ポストフィルタ部９２は、実施の形態４におけるプレフィルタ部１１とポストフィルタ部７１の機能を時分割で切り替えて実施する点。
（ｄ５）プレ／ポストフィルタ用係数出力部９３には、出力側のフィールド判別信号も入力されて、プレフィルタ用の係数とポストフィルタ用の係数の両方を出力する機能を持たせた点。
（ｄ６）単独のポストフィルタ部が削減された点。
従って、本実施の形態では、第６選択部１６の出力は再び第７選択部９１を介してプレ／ポストフィルタ部９２に入力されてから第８選択部９４を介して後段の回路に出力される。このため、実施の形態４で実施した子画面表示用出力側フィールドデータに対する拡大処理を、単独のポストフィルタ部を設けることなく実施することができる。
【００７１】
すなわち、実施の形態４で実施した任意の倍率で出力させるフィールドデータを、本実施の形態ではより簡単な構成で出力させることができる。本実施の形態における他の構成は、実施の形態４と同様である。
【００７２】
このように、本実施の形態の映像信号処理回路５では、実施の形態４のプレフィルタとポストフィルタを兼用させて１個にし、時間的に分割して使用するようにしたので、より簡単な回路で画像表示装置に要求される様々な機能に対応させて任意の倍率のフィールドデータを出力させることができる。
【００７３】
なお、上記した各実施の形態では、親画面中に１つの子画面を表示させる場合について記載したが、例えば、本発明の各実施の形態を複数組設けることにより、親画面中に多数の子画面を表示させるように構成しても良い。
【００７４】
また、各選択部あるいは係数出力部は、制御部により制御されるように構成しても良い。
【００７５】
【発明の効果】
以上のように、請求項１に記載の本発明によれば、入力されるフィールドデータと出力されるフィールドデータが非同期である場合でも、２フィールド分の記憶部と簡単なフィルタ回路を用いて、複雑な予測判定を実施することなく、追い越し現象が起こらない子画面表示用の縮小画像を生成することができる。また、記憶部から読み出された子画面表示用のフィールドデータは、後段の出力側で要求されるフィールドデータとなるように、重心位置を変換することができるので、子画面表示用フィールドデータに対する出力側の様々な要求に合わせて対応させることができる。
【００７６】
また、請求項２の本発明によれば、複数の記憶部に格納されるフィールドデータは同一フォーマットであることから、制御部はどの記憶部から読み出しても問題なくなり、記憶部を共通化できるので映像処理回路の規模を小さくすることができる。
【００７８】
また、請求項３の本発明によれば、プレフィルタでの垂直方向の縮小処理をポストフィルタで行なうので、映像処理回路の規模を小さくすることができる。
【００７９】
また、請求項４の本発明によれば、ポストフィルタにおいて垂直方向に任意の倍率で拡大処理ができるので、画像表示装置に要求される様々な機能に対応させて任意の倍率のフィールドデータを出力させることができ、多機能化を図ることができる。
【００８０】
また、請求項５の本発明によれば、入力されるフィールドデータと出力されるフィールドデータが非同期である場合でも、２フィールド分の記憶部と簡単なフィルタ回路を用いて、複雑な予測判定を実施することなく、追い越し現象が起こらない子画面表示用の縮小画像を生成することができる。また、多機能化を可能にするポストフィルタの機能をプレフィルタに時分割で行わせるように構成したので、映像信号処理回路の規模を更に小さくすることができる。しかも、単独のポストフィルタ部を設けることなく実施することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
【図２】  水平方向フィルタの一構成例を示すブロック図である。
【図３】  垂直方向フィルタの一構成例を示すブロック図である。
【図４】  垂直方向フィルタで入力するフィールドデータが垂直方向に縮小される様子を示す図である。
【図５】  本発明の実施の形態２に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
【図６】  ポストフィルタ部の一構成例を示すブロック図である。
【図７】  本発明の実施の形態３に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
【図８】  本発明の実施の形態４に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
【図９】  本発明の実施の形態５に係る子画面表示用の映像信号処理装置の構成を示すブロック図である。
【図１０】  従来の子画面表示用の映像信号処理回路を示すブロック図である。
【図１１】  入出力信号と制御信号との関係を示すチャートである。
【符号の説明】
１、２、３、４、５、２００  子画面表示用映像信号処理回路、  １１、６１プレフィルタ部、  １２、６２  プレフィルタ用係数出力部、  １３  第５選択部（第１の選択手段）、  １４  第３記憶部（フィールドメモリ：第１の記憶手段）、  １５  第４記憶部（フィールドメモリ：第２の記憶手段）、  １６  第６選択部（第２の選択手段）、  １７、２０８  制御部、  １８、６３、７１ポストフィルタ部、  １９、６４、７２  ポストフィルタ用係数出力部、  ２１、８１、１０１  水平方向フィルタ、  ２２、８２、１０２  垂直方向フィルタ  ３１  １画素遅延回路、  ３２  第１乗算器、  ３３  第２乗算器、  ３４第１加算器、  ４１、５１  １ライン遅延回路、  ４２  第３乗算器、  ４３第４乗算器、  ４４  第２加算器、  ５２  第５乗算器、  ５３  第６乗算器５４  第３加算器、  ９１  第７選択部（第３の選択手段）、  ９２  プレ／ポストフィルタ部、  ９３  プレ／ポスト用係数出力部、  ９４  第８選択部（第４の選択手段）、  ２０１  第１選択部、  ２０２  奇数／奇数フィールドフィルタ、  ２０３  偶数／奇数フィールドフィルタ、  ２０４  偶数／奇数フィールドフィルタ、  ２０５  奇数／偶数フィールドフィルタ、  ２０６  第２選択部、  ２０７  第３選択部、  ２０９  第１記憶部（奇数フィールドメモリ）、  ２１０  第２記憶部（偶数フィールドメモリ、  ２１１  第４選択部。
【図１】
0004334160.tif 000002
【図２】
0004334160.tif 000003
【図３】
0004334160.tif 000004
【図４】
0004334160.tif 000005
【図５】
0004334160.tif 000006
【図６】
0004334160.tif 000007
【図７】
0004334160.tif 000008
【図８】
0004334160.tif 000009
【図９】
0004334160.tif 000010
【図１０】
0004334160.tif 000011
【図１１】
0004334160.tif 000012