(57)【特許請求の範囲】
【請求項１】
周波数の関数として試験下の装置の伝達特性を獲得する伝達関数獲得方法であって、
（１）変動する瞬時周波数を有する正弦波信号ｘ1[ｎ]を、前記試験下の装置の入力部に供給し、ｎは時係数を表わすステップと、
（２）前記正弦波信号ｘ1[ｎ]に対する応答信号ｙ1[ｎ]を、前記試験下の装置の出力部で測定するステップとを具える伝達関数獲得方法において、さらに、
（３）変動する瞬時周波数を有する正弦波信号ｘ2[ｎ]を、前記試験下の装置の入力部に供給するステップであって、
前記正弦波信号ｘ2[ｎ]は、前記正弦波信号ｘ1[ｎ]とπ／２の位相差であり、
前記正弦波信号ｘ1[ｎ]の変動する瞬時周波数は、前記正弦波信号ｘ2[ｎ]の変動する瞬時周波数と少なくともほぼ同じであり、
（４）更なる前記正弦波信号ｘ2[ｎ]に対する応答信号ｙ2[ｎ]を、前記試験下の装置の出力部で測定するステップとを具えることを特徴とする伝達関数獲得方法。
【請求項２】
前記伝達関数獲得方法が、
（５）以下の式
0004279356.tif 000009
を用いて前記試験下の装置の出力と入力との間の伝達関数の振幅Ａ[ｎ]及び位相Φ[ｎ]を評価するステップを更に具えることを特徴とする請求の範囲１記載の伝達関数獲得方法。
【請求項３】
前記試験下の装置を、アナログ領域とデジタル領域との間で信号を変換するコンバータとし、前記方法が、
（５）前記正弦波信号ｘ1[ｎ]及び前記正弦波信号ｘ2[ｎ]の一方に対応する合成された応答信号ｙ[ｎ]を発生させ、その合成された応答信号、ｙ[ｎ]が、以下の式
0004279356.tif 000010
を用いて得られる振幅Ａy[ｎ]及び相対位相Φy[ｎ]を有するステップと、
（６）前記合成された応答信号ｙ[ｎ]及び前記応答信号ｙ1[ｎ]とｙ2[ｎ]のうちの関連のものを互いに取り去ることによって誤り信号ｅ[ｎ]を発生させるステップと、
（７）前記誤り信号ｅ[ｎ]に基づいて前記コンバータの雑音の仕様及び歪みの仕様を評価するステップとを更に具えることを特徴とする請求の範囲１記載の伝達関数獲得方法。
【請求項４】
前記分析ステップにおいて、前記誤り信号ｅ[ｎ]のパワースペクトルを、移動窓の平方ｅ2[ｎ]を平均することによって獲得することを特徴とする請求の範囲３記載の伝達関数獲得方法。
【請求項５】
周波数の関数として試験下の装置の伝達特性を獲得する伝達特性獲得装置において、前記装置が、
前記試験下の装置の入力部に、変動する瞬時周波数を有する正弦波信号ｘ1[ｎ]と、続いて、前記正弦波信号ｘ1[ｎ]とπ／２の位相差である変動する瞬時周波数を有する正弦波信号ｘ2[ｎ]とを供給するために配置した波形発生器であって、正弦波信号ｘ1[ｎ]の瞬時周波数は、正弦波信号ｘ2[ｎ]の瞬時周波数と少なくともほぼ同じである波形発生器と、
前記試験下の装置の前記正弦波信号ｘ1[ｎ]及び前記正弦波信号ｘ2[ｎ]の、応答信号を分析するために配置したデジタル信号処理手段と
を具えることを特徴とする伝達特性獲得装置。
【請求項６】
前記試験下の装置を、アナログ領域とデジタル領域との間で信号を変換するコンバータとする請求の範囲５記載の伝達特性獲得装置において、前記デジタル信号処理手段を、
（１）前記正弦波信号ｘ1[ｎ]及び前記正弦波信号ｘ2[ｎ]の一方に対応する合成された応答信号ｙ[ｎ]を発生させ、その合成された応答信号ｙ[ｎ]は、以下の式
0004279356.tif 000011
を用いて得られる振幅Ａy[ｎ]及び相対位相Φy[ｎ]を有し、
（２）合成された応答信号及び実際の応答信号との差である誤り信号を発生させ、
（３）前記誤り信号に基づいて前記コンバータの雑音の仕様及び歪みの仕様を分析するように配置した
ことを特徴とする伝達特性獲得装置。
【請求項７】
集積回路（ＩＣ）は、
試験すべき伝達特性を有する分岐回路と、
前記分岐回路の入力部に、変動する瞬時周波数を有する正弦波信号ｘ1[ｎ]と、続いて、前記正弦波信号ｘ1[ｎ]とπ／２の位相差である変動する瞬時周波数を有する正弦波信号ｘ2[ｎ]とを供給するために配置した波形発生器であって、正弦波信号ｘ1[ｎ]の瞬時周波数は、正弦波信号ｘ2[ｎ]の瞬時周波数と少なくともほぼ同じである波形発生器と、
デジタル信号処理手段であって、
（１）前記正弦波信号ｘ1[ｎ]及び前記正弦波信号ｘ2[ｎ]の一方に対応する合成された応答信号ｙ[ｎ]を発生させ、その合成された応答信号ｙ[ｎ]は、以下の式
0004279356.tif 000012
を用いて得られる振幅Ａy[ｎ]及び相対位相Φy[ｎ]を有し、
（２）合成された応答信号及び実際の応答信号との差である誤り信号を発生させ、
（３）前記誤り信号に基づいて前記コンバータの雑音の仕様及び歪みの仕様を分析するように配置されたデジタル信号処理手段と、
試験モードで前記波形発生器及びデジタル信号処理手段を制御する制御回路と、
を具えることを特徴とする集積回路（ＩＣ）。
【発明の詳細な説明】
本発明は、周波数の関数として試験下の装置（ＤＵＴ）の伝達特性を獲得する伝達関数獲得方法であって、
（１）正弦掃引ｘ1［ｎ］をＤＵＴの入力部に供給し、ｎが時係数を表すステップと、
（２）応答信号ｙ1［ｎ］を前記ＤＵＴの出力部で測定するステップとを具える伝達関数獲得方法に関するものである。
また、本発明は、周波数の関数としてＤＵＴの伝達特性を獲得する装置に関するものである。さらに本発明は、波形発生器、デジタル信号処理手段及び試験すべき伝達特性を有する分岐回路を具える集積回路（ＩＣ）に関するものである。
冒頭で明記したような方法は、１９８５年１１月にＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  Ｓｏｃｉｅｔｙ  Ｐｒｅｓｓから刊行されたＩｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｓｔ  Ｃｏｎｆｅｒｅｎｃｅ  １９８５  ＰｒｏｃｅｅｄｉｎｇｓにおけるＨ．Ｋｉｔａｙｏｓｈｉ等による論文“ＤＳＰ  ｓｙｎｔｈｅｓｉｚｅｄ  ｓｉｇｎａｌ  ｓｏｕｒｃｅ  ｆｏｒ  ａｎａｌｏｇ  ｔｅｓｔｉｎｇ  ｓｔｉｍｕｌｕｓ  ａｎｄ  ｎｅｗ  ｔｅｓｔ  ｍｅｔｈｏｄ”から既知である。既知の方法において、正弦掃引（「掃引正弦」又は「周波数掃引正弦波」）の形態の入力信号が測定される。次いで、ＤＵＴの伝達関数は、入力信号及び応答信号の周波数領域の分析を用いて評価される。双方に対して、入力信号及びデジタル信号プロセッサの後処理の構成が用いられる。
ＤＳＰは、入力の刺激の発生及び獲得した応答信号の後処理の両方に対して多数の可能性を提供する。当然、ＤＵＴがアナログ入力部及び／又はデジタル出力部を有する、例えば、アナログフィルタ又はデジタル−アナログコンバータ（ＤＡＣ）を有する場合、個別のＤＡＣ及び／又はアナログ−デジタルフィルタ（ＡＤＣ）が、信号発生及び／又は後処理のためにＤＳＰを用いることができるようにするために、方法を実施する試験環境で要求される。本文を明瞭にするために、ＤＵＴに供給され及びそれから獲得されるデジタル信号のみを説明し、必要な場合には、ＤＵＴと関連する適切な変換が生じることを暗に理解すべきである。
正弦掃引を、変動する瞬時の周波数を有する正弦の信号とする。正弦掃引は、マルチトーン信号のように、他の入力の刺激全体に亘って低い波高率を有するだけでなく、非線形的な位相変化に対して強固であるとともに関心のある特定の周波数範囲をカバーするように容易に適合させることができるという利点を有する。
既知の方法の必須要件は、フーリエ変換を入力信号及び応答信号に適用する必要があることである。フーリエ変換は時間を浪費し、かつ、試験システムリソースに負荷を課す。
本発明の目的は、フーリエ変換に依存しない冒頭で説明したような方法を提供することである。このために、本発明は、
（３）余弦掃引ｘ2［ｎ］をＤＵＴの入力部に供給するステップと、
（４）応答信号ｙ2［ｎ］を前記ＤＵＴの出力部で測定するステップとを具えることを特徴とする冒頭で特定した方法を提供する。ここでは、余弦掃引ｘ2［ｎ］を、正弦掃引ｘ1［ｎ］に直交する特定の正弦掃引として規定し、各ｎに対して、ｘ1［ｎ］及びｘ2［ｎ］を同一の瞬時の周波数にほぼ近似して関連させ、その位相差をπ／２とする。このようにして、位相関数φ［ｎ］を有する形態
0004279356.tif 000002
の複素入力信号がエミュレートされ、ＤＵＴの複素応答が測定される。この術語を用いて、ｘ1［ｎ］及びｙ1［ｎ］がそれぞれ複素入力信号及び複素応答信号の虚数部を確立し、ｘ2［ｎ］及びｙ2［ｎ］がそれぞれ複素入力信号及び複素応答信号の実数部を確立する。掃引中、位相関数φ［ｎ］の時間微分φ’［ｎ］として規定した入力信号の瞬時の周波数を、関心のある周波数範囲をカバーするように変動させる。
後に説明するように、この種の入力信号によって、フーリエ変換を用いることなく、ＤＵＴの周波数に依存する変換特性を決定することができる。所定の周波数の複素入力信号及び複素応答信号の振幅及び位相情報が既知の公式から容易に利用できる。これら公式は、以下のように複素量Ｃの実数部Ｒｅ（Ｃ）及び虚数部Ｉｍ（Ｃ）に対する複素量Ｃの振幅Ｍ及び位相Ｆに関するものである。
0004279356.tif 000003
及びＦ＝ａｒｃｔａｎ（Ｉｍ（Ｃ）／Ｒｅ（Ｃ））さらに、上記振幅及び位相情報を、入力信号の瞬時の周波数φ’［ｎ］の既知の時間依存によって所定の周波数に関連させることができる。したがって、入力信号及び応答信号の振幅及び位相をフーリエ変換なしで獲得することができ、これらのものに関連した周波数依存伝達特性を簡単に決定することができる。
本発明による方法の他の利点は、試験時間を最高の試験精度で犠牲にし及びその逆を行うことができることてある。本質的に、掃引の瞬時の周波数の関数φ’［ｎ］が急激に変動しない場合、この方法によって更に正確な結果が得られる。所定の瞬時で、緩やかに変動する瞬時の周波数の掃引は、急激に変動する瞬時の周波数の掃引に比べて良好な単一周波数正弦波の近似となる。同様に、本発明による方法を用いると、瞬時の周波数φ’［ｎ］を他の周波数範囲よりも急激でない周波数範囲で変動させることによって、例えば遮断周波数周辺のフィルタに対して更に関心の高い所定の周波数範囲でズームインすることができる。
請求の範囲２に規定したような方法は、ＤＵＴの伝達関数の振幅及び位相を評価する非常に簡単な方法を提供するという利点を有し、それを、ＤＳＰ又は他のデジタル信号処理手段を用いて容易に実現することができる。伝達関数は、線形で時間変化しないシステムの特性において重要な量である。
請求の範囲３に規定した方法は、試験下のコンバータの雑音の仕様及び歪みの仕様を評価する非常に簡単な方法を提供するという利点を有し、それを、ＤＳＰ又は他のデジタル信号処理手段によって容易に実現することができる。
本発明による装置の伝達特性を評価する装置は、周波数の関数としてＤＵＴの伝達特性を獲得する伝達特性獲得装置において、前記装置が、
（１）前記ＤＵＴの入力部に正弦掃引及び余弦掃引の連続を供給するために配置した波形発生器と、
（２）前記ＤＵＴの応答信号を分析するために配置したデジタル信号処理手段とを具えることを特徴とするものである。
本発明によるＩＣは、波形発生器と、デジタル信号処理手段と、試験すべき伝達特性を有する分岐回路とを具える集積回路（ＩＣ）において、
（１）前記ＩＣが、試験モードで前記波形発生器及びデジタル信号処理手段を制御する制御回路を具え、
（２）前記波形発生器を、前記試験モードで前記分岐回路の入力部に正弦掃引及び余弦掃引の連続を供給するように配置し、
（３）前記デジタル信号処理手段を、前記試験モードで前記分岐回路の応答信号を分析するように配置したことを特徴とするものである。
このようないわゆるビルトイン自己試験（ＢＩＳＴ）の解決は、ＩＣそれ自体に存在する素子を利用するので試験環境が実際の試験に含まれにくくなるという利点を有する。試験に必要な素子は、通常モードでＩＣの所定の機能を確立するためにＩＣ内に含まれ又は単なる試験目的のためにＩＣに含まれる。
本発明を、添付図面を参照して以下の例示によって更に説明する。
図１は、ＤＵＴの伝達関数を評価する本発明による方法の実施の形態のフローチャートである。
図２は、図１の実施の形態で用いられる入力信号を示す。
図３は、コンバータの雑音仕様及び歪み仕様を評価する本発明による方法の実施の形態のフローチャートである。
図４は、本発明による装置の実施の形態のブロック図である。
図５は、本発明によるＩＣの実施の形態のブロック図である。
図１は、ＤＵＴの伝達関数を評価する本発明による方法の実施の形態のフローチャートである。第１ステップ１０２において、ＤＵＴの入力部に余弦掃引ｘ2［ｎ］を供給する。掃引を、ｎ2として変動する関数２πψ［ｎ］の余弦から構成し、その結果、余弦掃引の瞬時の周波数ψ’［ｎ］はｎとして変動する。ステップ１０２と同一空間を占める第２ステップ１０４において、余弦掃引の結果としてＤＵＴの出力部に出現する応答信号ｙ2［ｎ］を測定する。
第３ステップ１０６において、ＤＵＴの入力部に正弦掃引ｘ1［ｎ］を供給する。余弦掃引と同様に、正弦掃引を、関数関数２πψ［ｎ］の正弦から構成する。ステップ１０６と同一空間を占める第４ステップ１０８において、正弦掃引の結果としてＤＵＴの出力部に出現する応答信号ｘ2［ｎ］を測定する。
掃引ごとに、Ｎサンプルがサンプリング周波数Ｆsで取り出され、この場合、開始周波数をＦbとし、停止周波数をＦeとする。これを、瞬間の周波数
0004279356.tif 000004
に従う
0004279356.tif 000005
を取り出すことによって実現する。他の（例えば、非２次）関数ψ［ｎ］が可能である。ＤＵＴを音声信号処理中に伴う場合、Ｆsを４４．１ｋＨｚとし、Ｆb及びＦeをそれぞれＦsの０．０２倍及び０．４８倍とする。掃引ごとのサンプルＮをより多く取り出すとともにサンプリング周波数Ｆsを同一に保持することにによって、より長い試験持続時間の評価でより高い精度を達成することができる。
入力信号及び応答信号はそれぞれ複素入力信号及び複素応答信号を構成する。これに関して、複素入力信号の二つの構成部は互いに直交し、各ｎに対してそれらが同一の瞬時の周波数に関連することを意味し、その位相差がπ／２となる。この直交性を保証するために、掃引を開始する瞬時とサンプリングプロセスの開始との間に正確なタイミング関係が要求される。同一目的を実現する他の方法は、余弦掃引及び正弦掃引の連続を具える単一入力信号を用いることであり、各掃引は、サンプリング間隔の整数に等しい持続時間を有し、サンプリング間隔を、二つのサンプル瞬時の間の時間量とする。
供給される入力信号の実際の順序は重要でない。したがって、正弦掃引ｘ1［ｎ］を供給するステップ１０６及び応答信号ｙ1［ｎ］を測定するステップ１０８の後に、余弦掃引ｘ2［ｎ］を供給するステップ１０２及び応答信号ｙ2［ｎ］を測定するステップ１０４を実行することも可能である。
最後に、測定した応答信号を用いて、ＤＵＴの入力と出力との間の伝達関数の振幅Ａ［ｎ］及び位相Φ［ｎ］を、ステップ１１０及び１１２でそれぞれ計算する。実数部ｘ2［ｎ］及び虚数部ｘ1［ｎ］を具える複素入力信号に関して、その信号の瞬時の振幅は
0004279356.tif 000006
となり、その信号の瞬時の位相はａｒｃｔａｎ（ｘ1［ｎ］／ｘ2［ｎ］）となる。成分としてｙ1［ｎ］及びｙ2［ｎ］を有する複素応答信号の振幅及び位相を同様にして得ることができる。伝達関数の振幅を、応答信号の振幅と入力信号の振幅との比として規定する。伝達関数の位相を、応答信号と入力信号との間の位相差として規定する。両方の量を、瞬時の周波数φ’［ｎ］の関数とする。したがって、ＤＵＴの入力と出力との間の伝達関数の周波数に依存する振幅Ａ（φ’［ｎ］）と位相Φ（φ’［ｎ］）を計算するステップ１１０，１１２において、以下の式を用いることができる。
0004279356.tif 000007
これら式は２曲線を規定し、各曲線はＮサンプルのシーケンスを具える。
図２は、第１の実施の形態に使用すべき入力信号を示す。余弦掃引２０２及び正弦掃引２０４を連結する。交互に、余弦掃引２０２及び正弦掃引２０４を定常サイクル２０６，２０８に続ける。これを、過渡的な変化が消失しうるように関連の測定開始前に行う。定常サイクル２０６，２０８の他の目的は、応答信号の直流成分を評価するためにこれらを用いることである。得られた応答信号に上記段落の式を適用する前に、計算した直流成分をその応答信号から取り除くことによって、ＤＵＴの振幅及び位相伝達のより正確な評価に到達することができる。
図３は、コンバータの雑音の仕様及び歪みの仕様を評価する本発明による方法の実施の形態のフローチャートである。コンバータをＤＡＣ又はＡＤＣとする。ステップ３０２において、図２と同様な複素入力信号を、試験下のコンバータに供給し、コンバータの応答信号の実数部を測定する。ステップ３０４において、ｎの各々に対して、応答信号の振幅及び位相を、図１を参照した上記段落に記載したようにして決定する。応答信号の決定した振幅及び位相を、コンバータのあらゆる種類の雑音及び非線形性によって生じる高周波変形に対して補正する。これを、低次（例えば、１０次）の多項式を応答信号の決定された振幅及び位相に適合させることによって行う。
ステップ３０６において、応答信号の実数部のこのようにして得られた振幅及び位相に基づいて、合成された応答信号を構成する。このような合成された応答信号は、応答信号の実数部と同一の振幅及び位相特性を有するが、デジタル領域で構成したように、雑音、歪み及び導入されるあり得るオフセットがない。合成された応答信号の実数部と虚数部のうちのいずれかを構成するだけで十分である。応答信号の関連の実数部及び合成された応答信号はステップ３０８で互いに除算されて、誤り信号が生じる。誤り信号は、試験下のコンバータの雑音及び歪みの仕様の情報を有する。
ステップ３１０において、誤り信号からオフセットを評価するとともに減算する。これを、各ｎに対してｎの周りの１５サンプルの狭い窓の誤り信号の平均値を計算するとともに低次（例えば１０次）の多項式であるオフセット曲線を計算した平均値に適合させることによって達成する。このような適合を、計算した平均値の高周波変形を抑制するために行うとともに、オフセットが周波数とともにゆるやかに変動するだけであるという過程に基づかせる。次いで、オフセット曲線を誤り信号から取り除いて、交流誤り信号に正確に到達する。オフセット曲線を、試験下のコンバータの他の仕様を提供するために利用する。
ステップ３１２において、応答信号の実数部の雑音及び歪みのパワーと同一空間を占める誤り信号のパワーＰnd［ｎ］を計算する。一般に、不連続時間信号ｚのパワーＰzを、信号の平均２乗値として規定する。
0004279356.tif 000008
この計算は信号の全サンプルに展開される。しかしながら、本発明のこの実施の形態に対して、例えば１１サンプル幅の狭い窓にこの規定を適用する必要がある。その理由は、そうしなければ周波数情報を消失するからである。幾分狭い窓によって誤りの多いＰnd［ｎ］曲線となり、これも、低次多項式を曲線に適合させることによって改善される。
ステップ３１４において、応答信号のパワーＰr［ｎ］を計算する。正弦波のパワーはその振幅の平方として規定される。掃引のような応答信号に対して、ステップ３０４で得られるような応答信号の評価された振幅を用いることができる。最後に、ステップ３１６において、Ｐr［ｎ］及びＰnd［ｎ］の比をｎの各々に対して計算する。信号のパワーと雑音及び歪みのパワーとの比は、信号対雑音及び歪み（ＳＩＮＡＤ）として既知である。供給される入力信号の瞬時の周波数の既知の時間依存性を用いて、ＳＩＮＡＤを、関心のある周波数範囲に亘って得る。
また、ステップ３０４においてコンバータの伝達関数の振幅及び位相を計算することができる。利用できるこれら量をマークすることによって、試験下のコンバータの他の仕様を得る。合成した応答信号を、入力信号を考慮しながらこれらを量を用いて得ることができる。
図４は、本発明による装置の実施の形態のブロック図である。それは、上記方法の両方を実現するのに適切である。デジタル波形発生器４０４を、図２のもののような複素入力信号を発生させるために配置する。デジタル信号処理手段４０６を後処理のために設ける。デジタル波形発生器４０４と、デジタル信号処理手段４０６と、必要な場合にはＤＵＴそれ自体とを、試験中の種々の事象の初期化、同期及びトリガのために制御ユニット４０８の制御下におく。ＤＵＴ４０２を種々の方法で装置に接続することができる。ＤＡＣ４１０及びＡＤＣ４１２を装置内に含め、その結果、デジタル試験入力部４２０及びデジタル試験出力部４１６とは別に、アナログ試験入力部４１８及びアナログ試験出力部４１４を設ける。図４において、ＤＵＴ４０２はアナログ入力部及びデジタル出力部（例えば、ＡＤＣ）を有すると仮定する。したがって、試験出力部４１４及び試験入力部４２０を用いる。
ここで、デジタル波形発生器４０４及びデジタル信号処理手段４０６を、独立したデジタル素子、例えばＤＳＰと考える。また、デジタル波形発生器４０４及びＤＡＣ４１０を専用の波形発生器に統合する。他の変形配置も可能であり、例えば、波形の発生及び後処理を単一ＤＳＰによって処理する配置が可能である。図４のブロック図は、必要な機能素子の論理的な分割線に沿った基本配置のみを提供する。
図５は、本発明によるＩＣの例のブロック図である。本質的には、それは、ＩＣそれ自体の１個以上の分岐回路を試験する図４の配置のＢＩＳＴ実現を具える。デジタル波形発生器５０４及びデジタル信号処理手段５０６を、ＩＣの通常モードである機能を実行するためにＩＣ上に存在するものと仮定する。制御回路５０８を、試験モード中にそれらを制御し、かつ、必要な場合には試験の際にＩＣ上の他の素子を制御するために設ける。
試験モード中、デジタル波形発生器５０４及びデジタル信号処理手段５０６を分岐回路５０２に接続し、その分岐回路は、制御回路５０８の制御下で上記方法の一つによる試験がされる。試験すべき分岐回路が同様にＩＣに存在する場合、デジタル波形発生器５０４及びデジタル信号処理手段５０６を、制御回路５０８と組み合わせてそれらを試験するのに用いることができる。
【図１】
0004279356.tif 000013
【図２】
0004279356.tif 000014
【図３】
0004279356.tif 000015
【図４】
0004279356.tif 000016
【図５】
0004279356.tif 000017