(57)【特許請求の範囲】
【請求項１】
表面高さが低い第１配線層と表面高さが高い第２配線層を被覆する表面が平坦な層間絶縁膜に、それぞれが第１配線層と第２配線層に達する２以上のコンタクトホールを形成する方法であり、
第２配線層上にＰＣＶＤまたは熱ＣＶＤによってＳｉＯ２からなる所定厚のエッチング遅延層を積層し、その後に、エッチング遅延層よりエッチング速度が速いＳｉＯ２からなる層間絶縁膜を積層する工程と、
第１配線層上では層間絶縁膜を、第２配線層上では層間絶縁膜とエッチング遅延層を、同一工程でエッチングする工程と、
を有するコンタクトホール形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、層間絶縁膜を膜厚方向にエッチングしてコンタクトホールを形成する方法に関する。
【０００２】
【従来の技術】
ＬＳＩ製造工程等では、層間絶縁膜の表裏に存在する配線層を接続するために、層間絶縁膜にコンタクトホールを形成することが必要とされる。このコンタクトホールを複数設け、各コンタクトホールの深さを異ならせる必要のある場合が多く存在する。このような場合にコンタクトホール形成する方法の一例を図１０から図１２を参照して説明する。
この方法では、図１１に示すように、表面高さが低い第１配線層４と表面高さが高い第２配線層７を被覆する表面が平坦な層間絶縁膜１２に、それぞれが第１配線層４と第２配線層７に達する２以上のコンタクトホール１８、１６を形成する。コンタクトホール１８、１６の深さが異なる場合に、仮に、コンタクトホール１８、１６を同一工程でエッチングして、第１配線層４に達するコンタクトホール１８のエッチング時にコンタクトホール１６をエッチングすると、図１２に示すように第２配線層７が過剰にエッチングされてしまい、通電不良等が発生する。そこで、この方法ではコンタクトホール１８、１６を別工程でエッチングしていた。
【０００３】
即ち、最初に図１０に示すように、まず、層間絶縁膜１２をエッチングして第２配線層７に達するコンタクトホール１６をエッチングする。次に、図１１に示すように層間絶縁膜１２をエッチングして第１配線層４に達するコンタクトホール１８をエッチングする。それぞれのエッチング条件を別に設定できることから、コンタクトホール１６については、第２配線層７に達して第２配線層７を過剰にエッチングせず、コンタクトホール１８については、第１配線層４に達して第１配線層４を過剰にエッチングしないようにしてコンタクトホール１６、１８を形成できる。
【０００４】
しかしながら、上記のように２つのコンタクトホール１６、１８を別個に形成すると、リソグラフィ工程、エッチング工程、レジスト除去工程、エッチングの後処理工程を繰返して２回行う必要があるので、製造工程が増加し、コスト高となってしまう。また、リソグラフィ工程の際の合わせ精度のバラツキによって、歩留まりが低下してしまう。
【０００５】
そこで、コンタクトホールの形成方法を簡素化すべく、特開平５−３３５３０５号公報に以下の方法が開示されている。この方法を図１３〜図１６を参照して説明する。
図１３に示すように、リソグラフィ工程によって、第２配線層７の上方のレジスト１４より、第１配線層４の上方のレジスト１４の方が開口部が大きくなるようにパターニングする。その後、レジスト１４をマスクとしてエッチングを行い、第２配線層７が露出するまでエッチングを行う。その後、図１４に示すように、レジスト１４を除去した後、層間絶縁膜１２の全面に金属膜１５を堆積させる。その後、図１５に示すように、第１配線層４の上方の層間絶縁膜１２が露出するまで金属膜１５のエッチングを行う。ただし、第２配線層７の上方の金属膜１５は開口しないようにしておく。その後、図１６に示すように、第１配線層４が露出するまでエッチングを行う。この結果、２つのコンタクトホール１６、１８（コンタクトホール１６は金属膜１５が充填された状態）が形成される。
【０００６】
【発明が解決しようとする課題】
図１３から図１６に示すコンタクトホールの形成方法によると、２つのコンタクトホール１６、１８を形成するのに、リソグラフィ工程は図１３に示すように１回にできるものの、エッチング工程は図１３と図１６に示すように依然として２回繰返さなければならない。このため、コンタクトホールの形成方法の簡素化が依然として達成されない状況にあった。
【０００７】
本発明は、表面高さが低い第１配線層と表面高さが高い第２配線層が、表面が平坦な層間絶縁膜に被覆されている場合に、それぞれが第１配線層と第２配線層に達する２以上のコンタクトホールを、表面高さが高い第２配線層を過剰にエッチングせず、しかも、同一のエッチング工程で形成できる方法を開発することを目的とする。
【０００８】
【課題を解決するための手段および作用と効果】
本発明のコンタクトホール形成方法は、表面高さが低い第１配線層と表面高さが高い第２配線層を被覆する表面が平坦な層間絶縁膜に、それぞれが第１配線層と第２配線層に達する２以上のコンタクトホールを形成する方法であり、第２配線層上にＰＣＶＤまたは熱ＣＶＤによってＳｉＯ２からなる所定厚のエッチング遅延層を積層し、その後に、エッチング遅延層よりエッチング速度が速いＳｉＯ２からなる層間絶縁膜を積層する工程と、第１配線層上では層間絶縁膜を、第２配線層上では層間絶縁膜とエッチング遅延層を、同一工程でエッチングする工程と、を有する。
この方法によると、第２配線層上に所定厚のエッチング遅延層を積層することで、表面高さが低い第１配線層と表面高さが高い第２配線層が、表面が平坦な層間絶縁膜に被覆されている場合に、それぞれが第１配線層と第２配線層に達する２以上のコンタクトホールを、表面高さが高い第２配線層を過剰にエッチングせず、しかも、同一のエッチング工程で形成できる。
【０００９】
このコンタクトホール形成方法では、エッチング遅延層を積層する工程において、エッチング遅延層の上面と第１配線層の上面との間の高さの差をＤａ、層間絶縁膜のエッチング速度をｒａ、エッチング遅延層の層厚をＤｂ、エッチング遅延層のエッチング速度をｒｂとしたときに、エッチング遅延層の層厚Ｄｂを（Ｄａ／ｒａ）×ｒｂと近似的に等しくすることが好ましい。
この方法によると、エッチング遅延層のエッチングされる時間が、エッチング遅延層の上面と第１配線層の上面の間の層間絶縁膜のエッチングされる時間と近似的に等しくなるので、エッチング遅延層の下に形成された第２配線層が過剰にエッチングされることを確実に防止できる。
【００１０】
このコンタクトホール形成方法では、第２配線層をパターニングする前にエッチング遅延層を積層し、そのエッチング遅延層上に第２配線層のパターンに等しいパターンを持つレジスト層を積層し、そのレジスト層をマスクとして、エッチング遅延層と第２配線層をパターニングする工程をさらに有することが好ましい。
この方法によると、第２配線層をパターニングするために別途レジストを積層する必要がなくなるので、製造工程をより簡素化できる。
【００１１】
【発明の実施の形態】
本実施例のコンタクトホール形成方法を図１〜図８を参照して説明する。図１から図８は、本実施例のコンタクトホール形成方法を説明するための半導体装置の断面図を工程順に示した図である。
まず、図１に示すように、シリコン基板２２にＬＯＣＯＳ（選択酸化）法で素子分離用のフィールド酸化膜（ＳｉＯ２）形成領域のみでＳｉを酸化させ、選択酸化層３０を形成する。その後、シリコン基板２２にイオン注入法や熱拡散法により下部拡散層（第１配線層の一例）２４を形成する。その後、選択酸化層３０とシリコン基板２２上に５０ｎｍのＴｉＮと、２００ｎｍのＡｌＣｕと、５０ｎｍのＴｉをスパッタ蒸着法や真空蒸着法等によって蒸着し、下部電極層（第２配線層一例）２６を形成する。なお、下部電極層２６は、ポリＳｉや、ＡｌＳｉ、Ｗ、Ｍｏ、Ｔａ、シリサイド等で形成されていてもよい。その後、下部電極層２６上にＣＶＤ法等でポリＳｉを堆積させてエッチング遅延層２８を形成する。なお、エッチング遅延層２８は、ＳｉＮ、ＷＳｉ、高温形成のＰＣＶＤによるＳｉＯ２、熱ＣＶＤによるＳｉＯ２等で形成されていてもよい。これらの材料は後記する層間絶縁膜３２の材料よりエッチング速度が遅い。
【００１２】
その後、図２に示すように、エッチング遅延層２８上に下部電極層２６のパターンに等しいパターンを持つレジスト層２９を積層する。その後、そのレジスト層２９をマスクとしてエッチング遅延層２８と下部電極層２６をドライエッチングしてパターニングすると図３の状態となる。その後、ドライエッチングの後処理（洗浄等）を行う。以上のようにして本実施例では、表面高さが低い下部拡散層２４と表面高さが高い下部電極層２６が形成される。
【００１３】
その後、図４に示すように、シラン（ＳｉＨ４）と、酸素または一酸化二窒素（Ｎ２Ｏ）等を熱して、シリコン基板２２と、エッチング遅延層２８と、下部電極層２６と、選択酸化層３０を覆うようにＣＶＤ法等でＳｉＯ２を堆積させて層間絶縁膜３２を形成する。なお、層間絶縁膜３２は、単なる酸化膜で形成してもよいが、軟化する温度の低い、Ｐを含んだ酸化膜（ＰＳＧ）やＰとＢを含んだ酸化膜（ＢＰＳＧ）等で形成してもよい。また、Ｓｉ（ＯＣ２Ｈ５）４（ＴＥＯＳ）とＯ２の反応を用いたプラズマＣＶＤ法や、Ｏ２の代わりにオゾン（Ｏ３）を用いて形成した酸化膜等で形成してもよい。この方法によると、低温で段部の被覆性の良い層間絶縁膜３２を得ることができる。その後、ＣＭＰ（化学的機械的研磨）法によって層間絶縁膜３２を研磨し平坦化する。
【００１４】
その後、図５に示すように、層間絶縁膜３２上にレジスト３４を積層する。その後、図６に示すように、リソグラフィ工程によって下部配線層２６上のレジスト３４（薄い膜厚のコンタクトホール形成領域Ａ）と、下部拡散層２４上のレジスト３４（厚い膜厚のコンタクトホール形成領域Ｂ）に開口を設ける。その後、図７に示すように、レジスト３４をマスクとしてドライエッチングを行い、下部配線層２６上の薄い膜厚のコンタクトホール形成領域Ａにコンタクトホール３６を形成するとともに、下部拡散層２４上の厚い膜厚のコンタクトホール形成領域Ｂにコンタクトホール３８を形成する。コンタクトホール３８が形成される際には、層間絶縁膜３２のみエッチングされるが、コンタクトホール３６が形成される際には、層間絶縁膜３２のみならず、エッチング遅延層２８もエッチングされる。その後、図８に示すように、レジスト３４を除去し、ドライエッチングの後処理（洗浄等）を行う。
【００１５】
本実施例では、上記したコンタクトホール３６と３８を形成する際のドライエッチングとして、異方性エッチングの可能な反応性イオンエッチングを用いている。コンタクトホールを形成する際には、横方向へのエッチングが進行しないように異方性エッチングで行うことが望ましいからである。しかしながら、異方性エッチングであるが故に、層間絶縁膜（ＳｉＯ２等）３２のみをエッチングして下部電極層（ＴｉＮ、ＡｌＣｕ、Ｔｉ等）２６をエッチングしないということは難しい。このような場合に、エッチング遅延層２８を形成することは特に有用である。
なお、ドライエッチングは、上記した反応性イオンエッチングの他にも、ダウンフローエッチングや、プラズマエッチングや、反応性イオンビームエッチング（ＲＩＢＥ）や、スパッタエッチング等で行ってもよい。また、異方性のエッチングではなく、等方性のエッチングで行ってもよい。
【００１６】
エッチングガスには、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２等の各種のフロロカーボンガスや、これらのガスにＨ２、ＣＯ、Ａｒ、Ｏ２、、Ｃｌ、ＨＢｒ等を混合したガスを用いることが好ましい。また、Ｃ４Ｆ８、ＣＯ、Ａｒ、Ｏ２等の混合ガスや、ＣＨＦ３、ＣＦ４、Ａｒ、Ｏ２等の混合ガスに例示されるような各ガスを３以上組合せた混合ガスを用いることが好ましい。エッチングガスとしてこれらのガスを用いると、異方性エッチングを行う場合であっても、層間絶縁膜（ＳｉＯ２等）３２に対する下部電極層（ＴｉＮ、ＡｌＣｕ、Ｔｉ等）２６の選択性を向上させることができる。エッチング遅延層２８を形成した場合でも、エッチング遅延層２８の厚さによっては下部電極層２６が若干エッチングされる場合がある。このため、エッチング遅延層２８を形成した場合でも、層間絶縁膜３２に対する下部電極層２６の選択性はできる限り高くしておいた方がよい。
【００１７】
本実施例では、図９に示すエッチング遅延層２８の層厚Ｄｂは１００ｎｍとした。下部電極層２６の層厚Ｄｃは３００ｎｍとした。選択酸化層３０のシリコン基板２２から突出した長さＤｄは２００ｎｍとした。従って、エッチング遅延層２８の上面と下部拡散層２４の上面の間の層間絶縁膜３２の膜厚ＤａはＤｂ＋Ｄｃ＋Ｄｄ＝６００ｎｍとなる。エッチングガスとして上記したＣＦ４、ＣＨＦ３、Ａｒ等の混合ガスを用いた場合、エッチング遅延層（ポリＳｉ）２８のエッチング速度ｒｂは約０．０５μｍ／ｍｉｎとなる。層間絶縁膜（ＳｉＯ２）３２のエッチング速度ｒａは約０．３μｍ／ｍｉｎとなる。
ＤｂとＤａ、ｒａ、ｒｂの間には、以下の関係が成り立つ
Ｄｂ≒（Ｄａ／ｒａ）×ｒｂ⇔１００≒（６００／約０．３）×約０．０５
即ち、本実施例では、エッチング遅延層２８のエッチングされる時間が、エッチング遅延層２８の上面と下部拡散層２４の上面の間の層間絶縁膜３２のエッチングされる時間と近似的に等しくなるようにエッチング遅延層２８の層厚Ｄｂが設定されているので、エッチング遅延層２８の下に形成された下部電極層２６が過剰にエッチングされることを確実に防止できる。
【００１８】
ドライエッチングの際に下部電極層２６が除去されても下部電極層２６の通電不良が生じないように下部電極層２６を厚くするという方法も考えられる。しかし、下部電極層２６を厚くしすぎると、下部電極層２６の下面と接触している層（選択酸化層３０やシリコン基板２２）との密着性が悪くなり、下部電極層２６が剥がれ易くなるという問題がある。
また、下部電極層２６がエッチングされた際に発生する生成物ＡｌＣｕ等がレジスト３４やコンタクトホール３６の周面に付着してしまうという問題がある。この生成物は導電性のものであれば、電流の漏れや短絡等を引き起こす原因となる。絶縁性のものであれば、下部電極層２６の通電不良や高抵抗化を発生させる。
さらに、下部電極層２６を厚くすると、下部電極層２６と下部拡散層２４の段差が大きくなる。このため、層間絶縁膜３２の膜厚を厚くし、かつ、ＣＭＰ法での除去量を大きくする必要がある。しかし、層間絶縁膜３２の膜厚を厚くし、かつ、ＣＭＰ法での除去量を大きくすると、層間絶縁膜３２の膜厚のバラツキが大きくなり、歩留まり低下の要因となるという問題がある。
以上の理由から、ドライエッチングの際に下部電極層２６が除去されても下部電極層２６の通電不良が生じないように下部電極層２６を厚くするという方法は望ましくない。
【００１９】
本実施例の方法によると、下部電極層２６に上記した厚さＤｂのエッチング遅延層２８を積層することで、表面高さが低い下部拡散層２４と表面高さが高い下部電極層２６が、表面が平坦な層間絶縁膜３２に被覆されている場合に、それぞれが下部拡散層２４に達するコンタクトホール３８と下部電極層２６に達するコンタクトホール３６を、表面高さが高い下部電極層２６を過剰にエッチングせず、しかも、同一のエッチング工程で形成できる。
この結果、下部電極層２６を厚くする必要がなくなるので、下部電極層２６を厚くすることで生じる上記した問題の発生を防止できる。
また、２つのコンタクトホール３６と３８を形成する際に、図６と図７に示すようにリソグラフィ工程とドライエッチング工程を１回で済ませることができるので、リソグラフィ工程の後のレジスト除去や、ドライエッチング工程の後の洗浄処理等も１回で済ませることができる。
【００２０】
以上、本発明の実施例のコンタクトホール形成方法について説明したが、本発明の適用範囲は上記の実施例になんら限定されるものではない。すなわち、本発明は、当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。
例えば、本実施例では、２つのコンタクトホール３６と３８を形成する場合について示したが、形成されるコンタクトホールの数に制限はない。第１配線層より表面高さが高い複数の第２配線層群が存在する場合は、各第２配線層上にエッチング遅延層を設ければよい。この場合、形成すべきコンタクトホールの数が多くても、１回のリソグラフィ工程とドライエッチング工程でコンタクトホールを形成することができる。また、各第２配線層上に形成するエッチング遅延層の層厚は、各第２配線層の高さに応じて変えることが好ましい。
【図面の簡単な説明】
【図１】本実施例のコンタクトホール形成方法を説明するための半導体装置の断面図（１）。
【図２】同半導体装置の断面図（２）。
【図３】同半導体装置の断面図（３）。
【図４】同半導体装置の断面図（４）。
【図５】同半導体装置の断面図（５）。
【図６】同半導体装置の断面図（６）。
【図７】同半導体装置の断面図（７）。
【図８】同半導体装置の断面図（８）。
【図９】同半導体装置の断面図（９）。
【図１０】第１の従来技術のコンタクトホール形成方法を説明するための半導体装置の断面図（１）。
【図１１】同半導体装置の断面図（２）。
【図１２】同半導体装置の断面図（３）。
【図１３】第２の従来技術のコンタクトホール形成方法を説明するための半導体装置の断面図（１）。
【図１４】同半導体装置の断面図（２）。
【図１５】同半導体装置の断面図（３）。
【図１６】同半導体装置の断面図（４）。
【符号の説明】
２２：シリコン基板
２４：下部拡散層（第１配線層の一例）
２６：下部電極層（第２配線層の一例）
２８：エッチング遅延層
３０：選択酸化層
３２：層間絶縁膜
３４：レジスト
３６、３８：コンタクトホール
【図１】
0004211235.tif 000002
【図２】
0004211235.tif 000003
【図３】
0004211235.tif 000004
【図４】
0004211235.tif 000005
【図５】
0004211235.tif 000006
【図６】
0004211235.tif 000007
【図７】
0004211235.tif 000008
【図８】
0004211235.tif 000009
【図９】
0004211235.tif 000010
【図１０】
0004211235.tif 000011
【図１１】
0004211235.tif 000012
【図１２】
0004211235.tif 000013
【図１３】
0004211235.tif 000014
【図１４】
0004211235.tif 000015
【図１５】
0004211235.tif 000016
【図１６】
0004211235.tif 000017