(57)【特許請求の範囲】
【請求項１】
ｐ型またはｎ型の二つの導電型のうちのいずれか一方の導電型を示す半導体結晶基板に、前記二つの導電型のうちの他方の導電型を示す拡散領域を形成すること、該拡散領域の中央部上に、上層及び下層からなる積層構造を有する積層マスクを形成すること、前記拡散領域における外部ベース部の形成のための第１の領域を除く領域を覆いかつ前記上層の上面に至る第１の補助マスクと前記積層マスクとで構成された第１のイオン注入用マスクを用いた選択イオン注入により、前記一方の導電型を示す前記外部ベース部を形成すること、前記第１の補助マスクを除去し、前記拡散領域における低抵抗部の形成のための第２の領域を除く領域を覆いかつ前記上層の上面に至る第２の補助マスクと前記積層マスクとで構成された第２のイオン注入用マスクを用いた選択イオン注入により、前記他方の導電型を示す前記低抵抗部を形成することを含む半導体装置の製造方法であって、
前記外部ベース部の形成のための前記第１の領域への前記イオン注入に際して、前記積層マスクの前記第１の領域に近接する側部を、前記第１のイオン注入用マスクの縁部として、前記選択的なイオン注入が行われ、前記低抵抗部形成のための前記第２の領域への前記イオン注入に際して、前記積層マスクの前記第２の領域に近接する側面に形成された該側面を覆う側壁部を、前記第２のイオン注入用マスクの一部として、前記選択的なイオン注入が行われ、前記側壁部及び前記上層を除去し、前記下層を熱酸化抑制作用を有する抑制膜とした熱酸化により、前記拡散領域上に酸化膜を形成した後、前記下層が除去され、前記酸化膜をイオン注入用マスクとしたイオン注入により、前記外部ベース部に接続する前記一方の導電型を示すベース領域の形成のための前記一方の導電型の不純物が前記拡散領域の一部に導入され、その後、前記他方の導電型を示すエミッタ領域の形成のための前記他方の導電型の不純物が前記ベース領域の前記酸化膜により規定される部分に導入され、前記ベース領域及び前記エミッタ領域を除く前記拡散領域で前記他方の導電型を示すコレクタ領域が構成されることを特徴とするバイポーラ型トランジスタを含む半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラ型トランジスタを含む半導体装置及びその製造方法に関し、特に、耐圧性及び高速動作性に優れた高集積半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
バイポーラ型トランジスタ構造を有する半導体装置は、例えばｐ型のシリコン基板内に形成されたｎ型のコレクタ領域、該コレクタ領域に接合するｐ型のベース領域及び該ベース領域に接合するｎ型のエミッタ領域を備える。一般的に、ベース領域はエミッタ領域を取り囲んで配置され、コレクタ領域はベース領域を取り囲んで配置されている。
【０００３】
また、コレクタ領域には、該コレクタ領域内の不純物濃度より高い不純物濃度を有し該コレクタ領域の導電型と同一導電型を示す低抵抗部が設けられ、ベース領域には、高速動作を図るための、該ベース領域内の不純物濃度より高い不純物濃度を有し該コレクタ領域の導電型と同一導電型を示す外部ベース部が設けられている。低抵抗部及び外部ベース部は、それぞれ、コレクタ領域に埋め込まれている。
低抵抗部及び外部ベース部は、それぞれ、コレクタ領域及びベース領域の電気接続部を構成し、これにより、バイポーラ型トランジスタの高速化が図られる。
【０００４】
このような半導体装置の従来の製造では、ベース領域及びエミッタ領域を形成するための不純物の導入領域を規定するマスクの形成後、該マスクの両側のコレクタ領域を形成するための拡散領域に、外部ベース部及び低抵抗部が、それぞれ、マスクの各側の側面に近接して対称的に埋め込まれて形成される。
そのため、前記バイポーラ型トランジスタ構造では、エミッタ領域と外部ベース部との最短距離及びエミッタ領域と低抵抗部との最短距離は、等しく形成されている。
【０００５】
【発明が解決しようとする課題】
ところで、バイポーラ型トランジスタ構造では、一般的に、エミッタ領域と低抵抗部との間の最短距離は、トランジスタ素子の耐圧性に大きな影響を与え、該耐圧性を高めるために、エミッタ領域と低抵抗部との間の最短距離を大きく設定する必要がある。また、エミッタ領域と外部ベース部との最短距離は、トランジスタ素子の高速動作性に大きな影響を与え、該高速動作性を高めるために、エミッタ領域と外部ベース部との最短距離を小さく設定する必要がある。
【０００６】
ところが、前記したような従来なバイポーラ型トランジスタでは、低抵抗部及び外部ベース部はエミッタ領域の両側に対称的に配置されており、前記両最短距離は等しくなる。このことから、耐圧性の向上を図るためにエミッタ領域及び低抵抗部間の距離を大きく形成すると、エミッタ領域及び外部ベース部間の距離も大きくなり、そのため、高速動作性が低下する。他方、高速動作性の向上を図るためにエミッタ領域及び外部ベース部間の距離を小さく形成すると、エミッタ領域及び低抵抗部間の距離も小さくなることから、耐圧性が低下する。いずれにしても、素子の耐圧性及び高速動作性を共に高めることはできなかった。
そのため、耐圧性及び高速動作性に優れたバイポーラ型トランジスタを含む半導体装置及びその製造方法が望まれていた。
【０００７】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
【００１１】
〈構成１〉
本発明に係る半導体装置の製造方法は、ｐ型またはｎ型の二つの導電型のうちのいずれか一方の導電型を示す半導体結晶基板に、二つの導電型のうちの他方の導電型を示す拡散領域を形成すること、該拡散領域の中央部上に、上層及び下層からなる積層構造を有する積層マスクを形成すること、拡散領域における外部ベース部の形成のための第１の領域を除く領域を覆い且つ上層の上面に至る第１の補助マスクと積層マスクとで構成された第１のイオン注入用マスクを用いた選択イオン注入により、一方の導電型を示す外部ベース部を形成すること、第１の補助マスクを除去し、拡散領域における低抵抗部の形成のための第２の領域を除く領域を覆い且つ上層の上面に至る第２の補助マスクと積層マスクとで構成された第２のイオン注入用マスクを用いた選択イオン注入により、他方の導電型を示す低抵抗部を形成することを含む。
【００１２】
本発明の製造方法は、前記した外部ベース部の形成のための第１の領域へのイオン注入に際して、積層マスクの第１の領域に近接する側部を、第１のイオン注入用マスクの縁部として、選択的なイオン注入が行われ、前記した低抵抗部の形成のための第２の領域へのイオン注入に際して、積層マスクの第２の領域に近接する側面に形成された該側面を覆う側壁部を、第２のイオン注入用マスクの一部として、選択的なイオン注入が行われ、その後、側壁部及び上層を除去し、下層を熱酸化抑制作用を有する抑制膜とした熱酸化により、拡散領域上に酸化膜が形成され、その後、下層が除去され、酸化膜をイオン注入用マスクとしたイオン注入により、外部ベース部に接続する一方の導電型を示すベース領域の形成のための一方の導電型の不純物が拡散領域の一部に導入され、その後、他方の導電型を示すエミッタ領域の形成のための他方の導電型の不純物がベース領域の酸化膜により規定される部分に導入され、ベース領域及びエミッタ領域を除く拡散領域で他方の導電型を示すコレクタ領域が構成されることを特徴とする。
【００１３】
〈作用〉
本発明に係るバイポーラ型トランジスタを含む半導体装置の製造方法では、外部ベース部が、積層マスクの外部ベース部に近接する側面に側壁部がない状態で、第１の領域へのイオン注入により形成される。他方、低抵抗部が、積層マスクの低抵抗部に近接する側面に側壁部が配置されて形成された状態で、第２の領域へのイオン注入により形成される。また、エミッタ領域は、側壁部を除去した後、積層マスクの下層を用いて形成された酸化膜により規定される。このことから、エミッタ領域と、低抵抗部及び外部ベース部との両最短距離間に、側壁部の幅寸法すなわち側壁部の有無に応じた差が生じる。これにより、エミッタ領域と低抵抗部との最短距離は、エミッタ領域と外部ベース部との最短距離よりも側壁部の幅寸法分長く形成される。
【００１４】
従って、本発明に係る半導体装置の製造方法によれば、エミッタ領域と低抵抗部との最短距離及びエミッタ領域と外部ベース部との最短距離を、それぞれ、トランジスタ素子の耐圧性及び高速動作性を高めるに最適な値に設定することができることから、耐圧性及び高速動作性のうちいずれか一方の特性を犠牲にすることなく、両特性に優れるバイポーラ型トランジスタを含む半導体装置を容易に製造することができる。
【００１５】
外部ベース部の形成のために、積層マスク全側面を覆う側壁部を形成した後積層マスクの第１の領域に近接する側面上の側壁部を除去し、その後、第１の領域へのイオン注入を行うことができる。
【００１６】
また、外部ベース部の形成のために、積層マスク全側面を覆う側壁部の形成に先立って、第１の領域へのイオン注入を行うことができる。
これにより、側壁部を部分的に除去することなく、外部ベース部を形成することができる。
【００１７】
積層マスクの下層の側面を、等方性エッチングにより、積層マスクの側面を規定する上層の縁部よりも後退させることができる。
等方性エッチングとして、熱燐酸を用いたウェットエッチングを利用することができ、また、これに代えて、フッ素イオンを用いた等方性ドライエッチングを利用することができる。
このような段階的な積層マスクを用いることにより、該積層マスクに形成される側壁部の幅寸法の増大を招くことなく、低抵抗部とエミッタ領域との距離を増大することができる。従って、前記側壁部の幅寸法の増大により起因する製造上のデメリットを招くことなく、耐圧性の向上を図ることができる。
【００１８】
半導体結晶基板として、シリコン結晶を用いることができ、積層マスクの上層を、シリコン酸化膜で形成することができ、積層マスクの下層を、シリコン窒化膜で形成することができる。
また、側壁部をシリコン酸化膜で形成することができる。
【００１９】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例１〉
図１は、本発明に係るバイポーラ型トランジスタを含む半導体装置の具体例１の断面図を示す。
本発明に係る半導体装置１０では、半導体基板として、ｐ型のシリコン基板１１が用いられている。このシリコン基板には、該基板の表面からみて上面１２ａがほぼ円形で示される平板状のｎ型のエミッタ領域１２と、該エミッタ領域の下面１２ｂを取り囲んで配置された円形皿状のｐ型のベース領域１３と、該ベース領域の下面１３ａを取り囲んで配置されたｎ型のコレクタ領域１４とが設けられている。
【００２０】
ベース領域１３の下面には、該ベース領域の外縁からエミッタ領域１２の径方向外方へ向けて伸びる外部ベース部１５が設けられている。外部ベース部１５は、従来よく知られているように、ベース領域１３と同一導電型のｐ型を示し、また、ベース領域１３とベース電極１６との間に電気的に良好なオーミック接続を得るために、外部ベース部１５に添加された不純物の濃度は、ベース領域のそれよりも高く設定されている。
【００２１】
コレクタ領域１４の上面には、低抵抗部１７が設けられている。該低抵抗部１７は、従来よく知られているように、コレクタ領域１４と同一導電型のｎ型を示し、また、コレクタ領域１４とコレクタ電極１８との間に電気的に良好なオーミック接続を得るために、低抵抗部１７に添加された不純物の濃度は、コレクタ領域１４のそれよりも高く設定されている。
外部ベース部１５及び低抵抗部１７は、それぞれ、エミッタ領域１２の両側のコレクタ領域１４内に埋められて配置されている。
【００２２】
また、エミッタ領域１２の上面には、該領域への電気的な接続のための配線部分として、ｎ型を示す導電型の不純物が添加された多結晶シリコン１９が設けられている。
【００２３】
図示の例では、エミッタ領域１２とコレクタ領域１４との間に介在するベース領域１３の厚さ寸法は、エミッタ領域１２の中心軸２０に関して対称的に設定されている。
しかし、エミッタ領域１２の一側に配置されている外部ベース部１５とエミッタ領域１２との間には、ベース領域１３の外縁部の厚みによる間隔Ｌ１のみが存在するのに対し、エミッタ領域１２の他側に配置されている低抵抗部１７とエミッタ領域１２との間には、ベース領域１３の外縁部の厚みによる間隔Ｌ１に加えて、さらに、該外縁部と低抵抗部１７との間のコレクタ領域１４の一部によって規定される間隔Ｌ２が存在する。そのため、エミッタ領域１２と低抵抗部１７との最短距離Ｌ１とＬ２との和は、エミッタ領域１２と外部ベース部１５との最短距離Ｌ１よりもＬ２分、長く形成されている。
【００２４】
ベース領域１３に設けられる高濃度不純物を含む外部ベース部１５及びコレクタ領域１４に設けられる高濃度不純物を含む低抵抗部１７は、従来よく知られているように、前記オーミックコンタクトを可能にすると共に、素子の高速化を可能とする。しかも、前記したように、エミッタ領域１２と外部ベース部１５との間に印加される電圧に比較して高い電圧が印加されるエミッタ領域１２と低抵抗部１７との間の最短距離（Ｌ１＋Ｌ２）は、エミッタ領域１２と外部ベース部１５との間の最短距離（Ｌ１）よりも大きく設定されていることから、素子の高い耐圧性が得られる。
【００２５】
このような高速動作性及び耐圧性の両特性に優れた半導体装置１０は、例えば図２及び図３に示された製造工程により、製造することができる。
図２及び図３は、本発明に係るバイポーラ型トランジスタを含む半導体装置の具体例１の製造工程を示す。
図２（ａ）に示されているように、例えば前記したｐ型のシリコン基板１１には、素子分離のための高濃度不純物拡散層からなるｐ型の素子分離拡散領域２１及び該素子分離拡散領域上の例えば１００００Åの厚さ寸法を有するシリコン酸化膜２２が形成される。この素子分離拡散領域２１及びシリコン酸化膜２２からなる素子分離構造により、バイポーラ型トランジスタのための素子領域２３が規定されている。
【００２６】
素子領域２３には、従来よく知られているように、ｎ型の不純物が拡散され、この拡散により、活性領域２４が形成されている。該活性領域すなわち拡散領域２４の上面に、例えば１００〜１５０Åの厚さ寸法を有するシリコン酸化膜２５が、パッド酸化膜として形成されている。このシリコン酸化膜２５のほぼ中央部上に、平面形状がほぼ円形のシリコン窒化膜２６が形成される。また、該シリコン窒化膜上に、シリコン酸化膜２７が形成されている。このシリコン窒化膜２６及びシリコン酸化膜２７により、積層マスク２８が構成される。
この積層マスク２８の形成について、フォトリソグラフ及びエッチングが利用されている。
【００２７】
積層マスク２８の表面を含む半導体基板１１上の全面に例えばＣＶＤ法を用いて、シリコン酸化膜が形成される。その後、選択的なエッチングにより、図２（ｂ）に示されているように、積層マスク２８の全側面を覆う側壁部２９が形成される。側壁部２９は、幅寸法Ｗを有する。
【００２８】
側壁部２９の形成後、前記外部ベース部１５を形成するために、フォトリソグラフにより、図２（ｃ）に示されているように、フォトレジストからなる第１の補助マスク３０が形成される。該第１の補助マスクをエッチングマスクとして、拡散領域２４上にエッチングを施すことにより、積層マスク２８の側面に形成された第１の補助マスク３０から露出された側壁部２９ａ及びシリコン酸化膜２７の一半２７ａが、除去される。この第１の補助マスク３０とシリコン酸化膜２７ａが除去された積層マスク２８とにより、第１のイオン注入用マスク３１が構成され、これにより、外部ベース部１５の形成領域すなわち第１の領域３２が規定される。
【００２９】
その後、第１のイオン注入用マスク３１を用いた選択イオン注入により、第１の領域３２に、例えばホウ素がｐ型不純物として注入され、このｐ型の不純物が添加された第１の領域３２により、外部ベース部１５が形成される。
外部ベース部１５は、積層マスク２８の側面に形成された側壁部２９の一側２９ａが除去された状態で形成されることから、この外部ベース部１５の積層マスク２８に近接する側面１５ａは、積層マスク２８の側面より規定される。
【００３０】
外部ベース部１５を形成した後、前記低抵抗部１７を形成するために、第１の補助マスク３０が除去される。その後、フォトリソグラフにより、図３（ａ）に示されているように、フォトレジストからなる第２の補助マスク３３が、外部ベース部１５を覆って形成される。この第２の補助マスク３３は、外部ベース部１５上から、積層マスク２８のシリコン窒化膜２６の露出面部上に伸びる。図示の例では、第２の補助マスク３３は、さらにシリコン酸化膜２７の他半２７ｂに伸びている。この第２の補助マスク３３と、シリコン酸化膜２７ｂが残った積層マスク２８と、積層マスク２８の側面に残った側壁部２９の他側２９ｂとにより、第２のイオン注入用マスク３４が構成され、これにより、低抵抗部１７の形成領域すなわち第２の領域３５が規定される。
【００３１】
その後、第２の領域３５に、第２のイオン注入用マスク３４を用いた例えばリンをｎ型不純物とするイオン注入が行われ、このｎ型の不純物が添加された第２の領域３５により、低抵抗部１７が形成される。
低抵抗部１７は、積層マスク２８の側面に形成された側壁部２９ｂが設けられた状態で形成されることから、この低抵抗部１７の積層マスク２８に近接する側面１７ａと、積層マスク２８の側面との間には、側壁部２９ｂの幅寸法Ｗによる間隔が存在する。
【００３２】
低抵抗部１７を形成した後、図２（ｂ）に示されているように、第２の補助マスク３３、側壁部２９の他側２９ｂ及びシリコン酸化膜２７の他半２７ｂが除去される。この除去により露出するシリコン窒化膜２６を熱酸化の抑制マスクとして、素子領域２３に熱酸化が行われ、これにより、外部ベース部１５及び低抵抗部１７を覆って拡散領域２４上に、酸化膜３６が、シリコン酸化膜２２から伸長するように形成される。この酸化膜３６は、拡散領域２４上のシリコン窒化膜２６によって露出された面部を覆い、さらに、シリコン窒化膜２６の縁部下に入り込む。このことから、酸化膜３６の縁部で規定される内縁３６ａと低抵抗部１７の内縁３６ａに近接する前記側面１７ａとの間隔は、前記内縁３６ａと外部ベース部１５の内縁３６ａに近接する前記側面１５ａとの間隔に比較して、前記側壁部２９の幅寸法Ｗ分、大きくなる。
酸化膜３６の形成後、円形の平面形状を示すシリコン窒化膜２６が除去される。この除去により、酸化膜３６に覆われない領域３７が露出する。
【００３３】
領域３７に、ベース領域１３の形成のための例えばホウ素をｐ型の不純物として注入することにより、図２（ｂ）に示されているように、ｎ型を示す拡散領域２４の中央部に、ｐ型領域２４ａが形成される。このｐ型領域２４ａの縁部は、外部ベース部１５に至るが、前記幅寸法Ｗ分により、低抵抗部１７に至らない。そのため、ｐ型領域２４ａは、外部ベース部１５に電気的に接続されるが、低抵抗部１７の側面１７ａとの間に、間隔Ｌ２を置く。
拡散領域２４内へのｐ型領域２４ａの形成により、拡散領域２４内のｐ型領域２４ａの外方部分２４ｂで、コレクタ領域１４が構成される。
【００３４】
その後、例えばＣＶＤ法を用いて、多結晶シリコン１９が、シリコン基板１１上の全面を覆って形成される。この多結晶シリコン１９に、砒素などのｎ型の不純物イオン注入を行うことにより、ｎ型の不純物が、多結晶シリコン１９下の領域３７へ拡散する。この拡散により、ｐ型領域２４ａ内には、ｎ型のエミッタ領域１２が構成される。また、ｐ型領域２４ａのエミッタ領域１２を除く部分で、ｐ型のベース領域１３が構成される。
ベース領域１３の厚さ寸法は、前記不純物の拡散により形成されることから、前記円形のシリコン窒化膜２６による中心軸２０に関してほぼ対称であり、このベース領域１３の外縁部の厚さ寸法は、トランジスタ素子としての所定の性能を確保する上で、必要な、従来とほぼ同様な値Ｌ１に設定されている。
【００３５】
エミッタ領域１２、ベース領域１３及びコレクタ領域１４を形成した後、図３（ｃ）に示されているように、多結晶シリコン１９が選択的に酸化される。この多結晶シリコンは、エミッタ領域１２の配線として利用される。その後、図１に示されているように、従来よく知られたようなコンタクトホール、該コンタクトホールに関連した前記電極１６及び１８が形成される。
【００３６】
図示の例では、前記したように、エミッタ領域１２の一側に配置されている外部ベース部１５とエミッタ領域１２との間には、ベース領域１３の外縁部の厚みＬ１による間隔が形成される。これに対し、エミッタ領域１２の他側に配置されている低抵抗部１７とエミッタ領域１２との間には、ベース領域１３の外縁部の厚みＬ１及び該外縁部と低抵抗部１７との間にある間隔Ｌ２による間隔が形成される。これにより、エミッタ領域１２と低抵抗部１７との最短距離Ｌ１とＬ２との和が、エミッタ領域１２と外部ベース部１５との最短距離Ｌ１よりもＬ２分、長くなる。
従って、本発明に係る半導体装置１０の製造方法によれば、耐圧性及び高速動作性の両特性に優れるバイポーラ型トランジスタを含む半導体装置１０を容易に製造することができる。
【００３７】
前記したところでは、エミッタ領域１２及び低抵抗部１７間の最短距離を従来より長く設定し、しかも、該最短距離をエミッタ領域１２及び外部ベース部１５間の最短距離と異ならせるために、積層マスク２８の側面を覆う側壁部２９を形成した後、該側壁部を部分的に除去し、その後、外部ベース部１５が形成される半導体装置１０の製造方法について説明した。これに代えて、具体例２で示すように、積層マスク２８の側面を覆う側壁部２９の形成に先だって、外部ベース部１５を形成することができる。
【００３８】
〈具体例２〉
図４及び図５は、本発明に係るバイポーラ型トランジスタを含む半導体装置４０の具体例２の製造工程を示す。
図４及び図５に示されている半導体装置４０の製造工程では、前記した図２及び図３に示された製造工程におけると同様に、ｐ型のシリコン基板１１及び該基板上に形成された積層マスク２８が用いられている。
【００３９】
この積層マスク２８は、前記図２（ａ）と実質的に同様なステップを示す図４（ａ）に示されているように、ｎ型の拡散領域２４上に形成されたシリコン窒化膜２６及びシリコン酸化膜２７により構成される。
拡散領域２４が形成されている素子領域２３は、シリコン基板１１に形成された素子分離拡散領域２１及び該領域上のシリコン酸化膜２２からなる素子分離構造により規定される。
【００４０】
素子領域２３に、外部ベース部１５を形成するために、フォトリソグラフにより、図４（ａ）に示されているように、フォトレジストからなる第１の補助マスク４１が、積層マスク２８の上面に至って形成される。この第１の補助マスク４１及び積層マスク２８で構成された第１のイオン注入用マスク４２を用いて、該第１のイオン注入用マスクによって規定された第１の領域３２に、例えばホウ素をｐ型不純物とするイオン注入により、図４（ｂ）に示されているように、ｐ型の外部ベース部１５が形成される。
この外部ベース部１５の積層マスク２８に近接する側面１５ａは、積層マスク２８の側面より規定される。
【００４１】
外部ベース部１５の形成後、第１の補助マスク４１が除去される。その後、素子領域２３に、例えば熱燐酸を用いたウェットエッチングあるいはフッ素イオンを用いた等方性ドライエッチングを施すことにより、積層マスク２８の下層すなわちシリコン窒化膜２６の縁部が除去される。すなわち、シリコン窒化膜２６の側面２６ａは、積層マスク２８の上層すなわちシリコン酸化膜２７の側面２７ｃよりも後退させられる。側面２６ａと側面２７ｃとの間隔は、所望のＷ１の値となっている。このＷ１の間隔により、積層マスク２８は、段階的な形状となる。
【００４２】
間隔Ｗ１の形成後、積層マスク２８の表面を含む素子領域２３上の全面に例えばＣＶＤ法を行うことにより、シリコン酸化膜が形成される。その後、選択的なエッチングにより、図４（ｃ）に示されているように、シリコン酸化膜２７の側面２７ｃにより規定される積層マスク２８の全側面を覆う側壁部２９が形成される。側壁部２９は、前記したと同様に、例えば幅寸法Ｗを有する。
【００４３】
側壁部２９の形成後、低抵抗部１７を形成するために、素子領域２３上にフォトリソグラフが行われ、これにより、フォトレジストからなる第２の補助マスク４３が、外部ベース部１５を覆って形成される。第２の補助マスク４３は、外部ベース部１５上から、積層マスク２８の上に伸びている。
第２の補助マスク４３と、積層マスク２８と、側壁部２９とで構成された第２のイオン注入用マスク４４を用いて、該第２のイオン注入用マスクにより規定された第２の領域３５に、例えばリンをｎ型不純物とするイオン注入を行うことにより、ｎ型の低抵抗部１７が形成される。
【００４４】
図示の例では、外部ベース部１５の形成は、側壁部２９の形成前に行われることから、側壁部２９を部分的に除去する必要はない。そのため、具体例１の製造工程に必要であった、外部ベース部１５を形成するために、側壁部２９を部分的に除去するエッチング処理が不要になる。
【００４５】
また、図示の例では、積層マスク２８のシリコン窒化膜２６及びシリコン酸化膜２７間に段差寸法Ｗ１が設定されていることから、側面１７ａと前記シリコン窒化膜２６の側面２６ａとの間には、段差寸法Ｗ１及び側壁部２９の幅寸法Ｗによる間隔（Ｗ＋Ｗ１）が存在する。
【００４６】
低抵抗部１７を形成した後、前記した半導体装置１０の製造工程におけると同様に、図５（ａ）及び図５（ｂ）に示されているように、第２のイオン注入用マスク４４が除去される。その後、シリコン窒化膜２６を用いた熱酸化により、シリコン窒化膜２６の縁部下に入り込む酸化膜３６が形成される。該酸化膜を用いて、エミッタ領域１２、ベース領域１３およびコレクタ領域１４が形成される。
【００４７】
このベース領域１３の外縁部は、外部ベース部１５に至るが、低抵抗部１７の側面１７ａとの間に、間隔Ｌ３を置く。しかも、この間隔Ｌ３は、前記低抵抗部１７の側面１７ａと前記シリコン窒化膜２６の側面２６ａとの間隔（Ｗ＋Ｗ１）により、前記具体例１の製造工程における間隔Ｌ２よりも大きくなる。
【００４８】
エミッタ領域１２、ベース領域１３及びコレクタ領域１４の形成後、前記具体例１の製造工程におけると同様に、図５（ｃ）に示されているように、従来よく知られた多結晶シリコンからなる配線１９、電極１６及び１８が形成される。
【００４９】
図示の例では、前記した具体例１の製造工程におけると同様に、外部ベース部１５とエミッタ領域１２との間には、ベース領域１３の外縁部の厚みＬ１′による間隔が形成され、これに対し、低抵抗部１７とエミッタ領域１２との間には、ベース領域１３の外縁部の厚みＬ１′及び該外縁部と低抵抗部１７との間隔Ｌ３による間隔が形成される。これにより、エミッタ領域１２と低抵抗部１７との最短距離Ｌ１′とＬ３との和が、エミッタ領域１２と外部ベース部１５との最短距離Ｌ１′よりもＬ３分、長く設定される。しかも、間隔Ｌ３は、前記具体例１の間隔Ｌ２より大きく形成されることから、低抵抗部１７とエミッタ領域１２との間隔は、より一層大きくなる。
【００５０】
また、具体例２では、段階的な形状を有する積層マスク２８を用いることにより、外部ベース部１５及び低抵抗部１７を覆う酸化膜３６は、積層マスク２８の側面２７ｃより後退させた側面２６ａを有するシリコン窒化膜２６の縁部下に入り込んで形成されることから、この酸化膜３６により規定される領域３７にイオン注入を行うことにより形成されたベース領域１３の厚さ寸法Ｌ１′は、具体例１におけるＬ１よりも大きくなる。
【００５１】
従って、本発明に係る具体例２の半導体装置４０の製造方法によれば、前記したように、側壁部２９の部分的な除去工程を施すことなく、また、側壁部２９の幅寸法を増大させることなく、エミッタ領域１２と低抵抗部１７とのより大きな間隔を得ることができ、しかも、ベース領域１３の厚さ寸法の増大により、必要に応じて、エミッタ領域１２と外部ベース部１５との間の耐圧性を高めることができる。これにより、半導体装置４０の耐圧性をより一層高めることができる。
【００５２】
具体例２の製造上で利用された段階的な形状を有する積層マスク２８を具体例１に製造に適用することができる。
【００５３】
【発明の効果】
本発明に係るバイポーラ型トランジスタを含む半導体装置では、エミッタ領域と低抵抗部との最短距離は、エミッタ領域と外部ベース部との最短距離よりも長く設定され、これにより、エミッタ領域及び低抵抗部間の最短距離を、所望の耐圧性を得るに最適な値に設定することができると共に、エミッタ領域及び外部ベース部間の最短距離を、前記エミッタ領域及び低抵抗部間の最短距離よりも小さな、所望の高速動作性を確保し得るに最適な値に設定することができる。
従って、本発明に係る半導体装置によれば、耐圧性及び高速動作性の両特性に優れたバイポーラ型トランジスタ素子を含む半導体装置を提供することができる。
【００５４】
本発明に係るバイポーラ型トランジスタを含む半導体装置の製造方法では、前記したように、外部ベース部ための第１の領域へのイオン注入に際し、積層マスクに実質的に側壁部がない状態で、イオン注入が行われ、他方、低抵抗部のための第２の領域へのイオン注入に際し、積層マスクに側壁部が形成された状態で、イオン注入が行われる。このことから、エミッタ領域と、低抵抗部及び外部ベース部との両最短距離間に、側壁部の幅寸法に応じた差が生じることから、エミッタ領域と低抵抗部との最短距離は、エミッタ領域と外部ベース部との最短距離よりも側壁部幅寸法長く形成される。
【００５５】
従って、本発明に係る半導体装置の製造方法によれば、エミッタ領域と低抵抗部との最短距離及びエミッタ領域と外部ベース部との最短距離を、それぞれ、トランジスタ素子の耐圧性及び高速動作性を高めるに最適な値に設定することができることから、耐圧性及び高速動作性のうちいずれか一方の特性を犠牲にすることなく、両特性に優れるバイポーラ型トランジスタを含む半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明に係るバイポーラ型トランジスタを含む半導体装置の具体例１を示す断面図である。
【図２】本発明に係る具体例１の製造工程を示す断面図（その１）である。
【図３】本発明に係る具体例１の製造工程を示す断面図（その２）である。
【図４】本発明に係る具体例２の製造工程を示す断面図（その１）である。
【図５】本発明に係る具体例２の製造工程を示す断面図（その２）である。
【符号の説明】
１０、４０  半導体装置
１１  シリコン基板
１２  エミッタ領域
１３  ベース領域
１４  コレクタ領域
１５  外部ベース部
１７  低抵抗部
２３  素子領域
２４  拡散領域
２６  シリコン窒化膜（下層）
２７  シリコン酸化膜（上層）
２８  積層マスク
２９  側壁部
３０、４１  第１の補助マスク
３１、４２  第１のイオン注入用マスク
３２  第１の領域
３３、４３  第２の補助マスク
３４、４４  第２のイオン注入用マスク
３５  第２の領域
３６  酸化膜
Ｌ１、Ｌ１′  ベース領域の厚さ寸法（エミッタ領域及び外部ベース部間の最短距離）
Ｌ１＋Ｌ２、Ｌ１′＋Ｌ３  エミッタ領域及び低抵抗部間の最短距離
【図１】
0004211084.tif 000002
【図２】
0004211084.tif 000003
【図３】
0004211084.tif 000004
【図４】
0004211084.tif 000005
【図５】
0004211084.tif 000006