(57)【特許請求の範囲】
【請求項１】
コンポジットビデオ信号源と；
該コンポジットビデオ信号に応答して相互に分離された第一及び第二のビデオ信号成分を発生するデコーダーと；
該ビデオ信号成分に応答する入力を有し、マルチプレックスされたビデオ信号を出力するようマルチプレクサの出力に該第一及び第二のビデオ信号成分を交互に印加するマルチプレクサと；
クランピング信号源と；
前記マルチプレクサの入力に対して信号路内で下流に位置し、前記第一のビデオ信号成分から印加された前記マルチプレックスされたビデオ信号の第一の部分と、前記第二のビデオ信号成分から印加された前記マルチプレックスされたビデオ信号の第二の部分とをクランプして、クランプされたビデオ信号を発生させるよう前記クランピング信号に応答するクランパと
を有し、
前記マルチプレクサは、前記第一の及び第二のビデオ信号成分を、夫々、第一及び第二のコンデンサーを介して前記マルチプレクサの共通出力端子へ印加し、
前記クランパは、マルチプレックスされクランプされたビデオ信号を前記共通出力端子で発生させるよう該共通出力端子を介して前記第一及び第二のコンデンサーの夫々へクランピング電圧を結合するスイッチを有する、前記マルチプレックスされクランプされたビデオ信号を発生するビデオ装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はクランピング配置を含むビデオ信号処理器に関する。
【０００２】
【従来の技術】
テレビジョン画像のライン構造が見えるのを減少するために画像内のラインの数を２倍にすることが知られている。その様な構造では入来するアナログコンポジットベースバンドビデオ信号はアナログ輝度信号成分とアナログ色信号成分とに分離される。例えば位相交番ライン（ＰＡＬ）システムではそのようなアナログ信号成分は信号成分Ｙ，Ｕ，Ｖと称される。
【０００３】
所定の信号成分のサンプルはラインメモリーに記憶される。ラインメモリーに記憶されたサンプルはメモリー内に記憶された２倍のレートで読み出される。従ってコンポジットベースバンドビデオ信号のそれぞれの水平ビデオライン時間では一対の連続したビデオライン信号成分が生成され、それぞれが圧縮された又はスピードアップされた方法で同じ画像情報を有する。一対の連続したスピードアップされたビデオ信号成分は画像内でそれぞれ一対の走査ラインに対する画像情報を提供する。
【０００４】
典型的にはラインメモリーはデジタル記憶タイプである。故に例えばアナログ色成分信号Ｕ，Ｖがまずアナログーデジタル（Ａ／Ｄ）変換器内のデジタルワードに変換される。それからデジタルワードはラインメモリー内に記憶される。
信号成分Ｕ，Ｖのそれぞれはそれの平均Ａ／Ｃレベルに関して対称な信号である。Ａ／Ｄ変換器のフル入力信号レンジを得るために信号成分Ｕ，Ｖのそれぞれの平均の強度はＡ／Ｄ変換器の入力信号レンジの中央レンジのレベルにクランプされる。
【０００５】
マルチプレクサを用いた単一ラインメモリー内に信号成分Ｕ，Ｖの交番サンプルが記憶されるのが好ましい。このようにして単一ラインメモリーは両方の信号成分Ｕ，Ｖをスピードアップするのに用いられうる。回路の複雑さを減少させるために信号成分Ｕ，Ｖをクランピングする単一クランパスイッチを用いることがまた好ましい。
【０００６】
【発明が解決しようとする課題】
本発明の目的は回路の複雑さを減少させるクランピング配置を含むビデオ信号処理器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の特徴を実施するマルチプレックスされクランプされたビデオ信号用のビデオ装置は、コンポジットビデオ信号源と相互に分離された第一及び第二のビデオ信号成分を発生する該コンポジットビデオ信号に応答するデコーダーとを含む。マルチプレクサは該信号成分に応答する入力を有し、マルチプレックスされたビデオ信号を出力するよう該マルチプレクサの出力に該第一及び第二のビデオ信号成分を交互に印加する。クランパは該クランピング信号に応答し、該第一のビデオ信号成分から印加された該マルチプレックスされたビデオ信号の第一の部分と、該第二のビデオ信号成分から印加された該マルチプレックスされたビデオ信号の第二の部分とをクランピングする。該クランパが該マルチプレクサの該入力に対して信号路内で下流に位置されるように該クランプされたビデオ信号を発生する。
【０００８】
【実施例】
図１に本発明の特徴を実施するビデオ信号ライン２倍器２００内で用いられるビデオ信号クランピング配置１００を示す。ＰＡＬシステムによるコンポジットベースバンドアナログビデオ信号ＰＡＬＳは従来技術のデコーダー８０内でそれのアナログビデオ信号成分Ｙ，Ｕ，Ｖに分離される。
【０００９】
輝度信号成分Ｙは従来技術のクランピング配置１０１に結合される。クランピング配置１０１はスイッチＳ１０１に結合する結合コンデンサー１１０を含む。スイッチＳ１０１は従来技術のクロック発生／制御器ユニット１２０内で発生される制御信号１２０ａにより制御される。ユニット１２０内で発生される信号は水平同期信号ＳＹに同期される。
【００１０】
スイッチ１０１は図示されないスイッチング金属酸化物半導体（ＭＯＳ）トランジスタを用いて実現されうる。スイッチＳ１０１は閉じられた時にコンデンサー１１０の端子１１０ａで一定値０Ｖを出力する。端子１１０ａの電圧は水平同期信号ＳＹの付近の期間ｔ１中に０ボルトである。期間ｔ１以外ではスイッチ１１０は開かれ、信号成分Ｙはコンデンサー１１０を介して端子１１０ａに容量的に結合される。スイッチＳ１０１が閉じられた時に期間ｔ１中にコンデンサー１１０を横切って出力されるＤＣ電圧レベルは端子１１０ａでクランプされた信号成分Ｙを供給するよう信号成分Ｙをシフトする。
【００１１】
端子１１０ａから遠くにあるコンデンサー１１０の端子での信号成分Ｙは１Ｖのピークツウピーク電圧レンジを有する。端子１１０ａでのクランプされたアナログ信号成分Ｙはアナログーデジタル（Ａ／Ｄ）変換器１１１の入力に印加される。クランピング動作の結果としてクランプされた信号成分Ｙは端子１１０ａでＡ／Ｄ変換器１１１ａの入力電圧レンジの０Ｖ乃至１Ｖの範囲で変動する正の信号である。故に好ましくは信号クリッピング又は歪みがＡ／Ｄ変換器１１１ａ内で発生しない。
【００１２】
Ａ／Ｄ変換器１１１内での信号変換のレートは制御信号１２０ｃにより制御される。端子１１０ａでクランプされた信号成分ＹのアナログサンプルはＡ／Ｄ変換器１１１で出力信号１１１ａの８ビットワードに連続的に変換される。信号１１１ａのワードはラインメモリー１１２に連続的な方法で記憶される。
出力信号１１１ａの記憶されたワードは信号１１２ａを発生するようにラインメモリー１１２内に記憶される信号１１１ａのワードにより２倍にされるレートでラインメモリー１１２から読み出される。斯くして信号１１２ａのワードは信号１１１ａのワードに対してスピードアップされる。そうでなければ信号１１１ａ及び１１２ａは同じ輝度情報を含む。
【００１３】
所定の水平ライン時間Ｈ中に信号１１１ａのワードは書き込みクロック信号ＷＣＬＫにより１３．５ＭＨｚのレートで記憶される。メモリー１１２は図示されない別の内部書き込みアドレスポインタ及び図示されない別の内部読み出しアドレスポインタを有するデュアルポートメモリーである。書き込みアドレスポインタは信号ＷＲＥＳにより水平期間Ｈの最初に期間Ｈで一回初期化される。読み出しアドレスポインタは両方とも水平期間Ｈの中央及び最初に期間Ｈ内で２回初期化される。信号１１１ａの記憶ワードは２倍のレート又は読み出しクロック信号ＲＣＬＫにより２７ＭＨｚで読み出される。水平期間Ｈ中にメモリー１１２内に記憶されたワードは２回読み出され、それぞれの読み出しは読み出しアドレスポインタが初期化された後に開始する。
【００１４】
全ビデオラインは既にメモリー１１２に記憶されたと仮定する。次のビデオラインの最初の半分がメモリー１１２内に記憶された時に書き込みレートの２倍でメモリー１１２の読み出しが生ずる。メモリー１１２はデュアルポートメモリーである故に書き込み及び読み出しは同時に発生しうる。メモリー１１２の第二の読み出し中に次のビデオラインの第二の半分が記憶される。斯くして２つの読み出しサイクルがそれぞれのビデオライン書き込みのサイクルで生じる。
【００１５】
色信号成分Ｕは結合コンデンサー１１３を介してマルチプレクサスイッチＳＭＵＸと結合される。スイッチＳＭＵＸはユニット１２０の制御信号１２０ｂにより制御される。同様に色信号成分Ｖも結合コンデンサー１１４を介してマルチプレクサスイッチＳＭＵＸと結合される。スイッチＳＭＵＸは信号成分Ｕ，Ｖの交互のサンプルをマルチプレクサスイッチＳＭＵＸの出力端子１１３ａに印加するマルチプレクサ動作を供する。
【００１６】
マルチプレクサ動作の故に信号成分Ｕ，Ｖのそれぞれが端子１１３ａで出力されるレートは信号成分Ｙが出力されるレートの半分である。結合されたサンプルが端子１１３で信号成分Ｕ，Ｖの両方から出力されるレートは端子１１０ａでの信号成分Ｙに関するそれと等しい。信号成分Ｕ，Ｖのそれぞれのバンド幅は信号成分Ｙのそれの４分の１に等しい。斯くして信号成分Ｙのサンプリングレートの半分である信号成分Ｕ又はＶのサンプリングレートは適切である。
【００１７】
図示されていないＭＯＳトランジスタを用いて実現されうるクランパスイッチＳ１００は信号成分Ｕ及びＶのそれぞれがそれの平均値にある時に水平同期信号ＳＹの付近の期間ｔ１中に端子１１３ａでＤＣ電圧ＶＣを出力する。スイッチＳ１００は制御信号１２０ａにより制御される。信号成分ＵのサンプルがマルチプレクサスイッチＳＭＵＸを介して端子１１３ａと結合し、スイッチ１００が閉じられた時にクランパスイッチＳ１００はコンデンサー１１３内でＤＣレベルシフト電圧を出力する。同様に信号成分ＶがマルチプレクサスイッチＳＭＵＸを介して結合され、スイッチＳ１００が閉じられた時にクランパスイッチＳ１００はコンデンサー１１４内でＤＣレベルシフト電圧を出力する。その結果端子１１３ａでレベルシフトされた信号成分Ｕ及びＶのそれぞれの平均値は電圧ＶＣと等しくなる。電圧ＶＣの強度はＡ／Ｄ変換器１１５の入力電圧レンジ０Ｖ乃至１Ｖの中央にあるように、又は約０．５Ｖに選択される。例えば端子１１３ａから遠くにあるコンデンサー１１３の端子で信号Ｕは１Ｖのピークツウピーク電圧レンジを有する。斯くして端子１１３ａで出力された信号は信号クリッピングを防止するような方法で０．５Ｖのそれの平均値に関して±０．５Ｖの電圧振れ限界を有する。端子１１３ａで出力された信号の平均値は水平同期信号ＳＹの付近で出力される。斯くして信号成分Ｕ及びＶのそれぞれは端子１１３ａで電圧ＶＣにクランプされる。
【００１８】
本発明の特徴を実施する上で信号成分Ｕ及びＶはクランパスイッチＳ１００の信号路内で上流でマルチプレックスされる。斯くして好ましくはマルチプレクサスイッチＳＭＵＸに関して信号路内で下流に位置されるクランパスイッチＳ１００は信号成分Ｕ及びＶのそれぞれのクランプ動作に対して分割される。好ましくは信号成分Ｕ及びＶのそれぞれを別々にクランピングする別のクランパを用いる代わりに単一のスイッチＳ１００が信号成分Ｕ及びＶの両方のクランピング動作を供する。このようにして回路は単純化される。
【００１９】
端子１１３ａでマルチプレックスされ、クランプされた信号成分Ｕ及びＶのサンプルはＡ／Ｄ変換器１１５に印加される。Ａ／Ｄ変換器１１１と同様にしてＡ／Ｄ変換器１１５はラインメモリー１１６に記憶されるワードを有する信号１１５ａを発生する。斯くして信号１１５ａの交番ワードは信号成分Ｕ及びＶから得られ、ラインメモリー１１６内に連続的に記憶される。メモリー１１６の出力信号１１６ａのワードは信号１１５ａがラインメモリー１１６に記憶されるレートの２倍のレートでラインメモリー１１６に読み出される。斯くして信号１１６ａは信号１１５ａに関してスピードアップされる。２つの読み出し周期が書き込まれたビデオラインのそれぞれの周期に対して生ずる。従って２つのスピードアップされたビデオラインが信号成分Ｕ又はＶのそれぞれのビデオラインに対して生ずる。
【００２０】
信号１１２ａは読み出され、スピードアップされた輝度信号成分Ｙ（ＳＵ）を発生するデジタルーアナログ（Ｄ／Ａ）変換器１１７に印加される。信号成分Ｙ（ＳＵ）は信号成分Ｙに関してアナログの時間圧縮された信号である。そうでなければ信号成分Ｙ（ＳＵ）は信号成分Ｙから得られた同じ輝度情報を含む。
スイッチＳＤＭＵＸはスピードアップされた信号成分Ｕ（ＳＵ），Ｖ（ＳＵ）をそれぞれ発生するよう信号成分Ｕ及びＶからそれぞれえられた信号１１６ａの交番ワードをＤ／Ａ変換器１１７に印加する。信号成分Ｕ（ＳＵ），Ｖ（ＳＵ）はアナログの時間圧縮された信号である。そうでなければ信号成分Ｕ（ＳＵ）、Ｖ（ＳＵ）は信号成分Ｕ、Ｖからそれぞれ得られた同じ色情報を含む。信号成分Ｙ、Ｕ、Ｖのそれぞれのビデオラインに対してそれぞれスピードアップされた信号成分Ｙ（ＳＵ），Ｕ（ＳＵ），Ｖ（ＳＵ）の２つの連続して発生するビデオラインがある。
【図面の簡単な説明】
【図１】本発明のビデオ信号ライン倍増器の特徴を実施するビデオ信号クランピング配置を示す図である。
【符号の説明】
８０  デコーダ
１００、１０１  クランピング配置
１１０、１１３、１１４  結合コンデンサー
１１０ａ、１１３ａ  端子
１１１、１１５  Ａ／Ｄ変換器
１１２、１１６  ラインメモリー
１１１ａ、１１２ａ、１１５ａ、１１６ａ  信号
１１７  Ｄ／Ａ変換器
１２０  クロック発生器／制御器ユニット
１２０ａ、１２０ｂ、１２０ｃ  制御信号
２００  ビデオ信号ライン２倍器
Ｓ１００、Ｓ１０１  スイッチ
Ｙ，Ｕ，Ｖ  アナログビデオ信号
ＰＡＬＳ  ＰＡＬシステムによるコンポジットベースバンドアナログビデオ信号
ＳＹ  水平同期信号
ｔ１  期間
ＲＲＥＳ，ＷＲＥＳ  信号
ＲＣＬＫ，ＷＣＬＫ  クロック信号
ＶＣ  ＤＣ電圧
ＳＭＵＸ  マルチプレクサスイッチ
ＳＤＭＵＸ  スイッチ
Ｙ（ＳＵ），Ｕ（ＳＵ），Ｖ（ＳＵ）  スピードアップされた信号
【図１】
0004322319.tif 000002