(57)【特許請求の範囲】
【請求項１】
２４Hzで更新されるプログレッシブ画像から成るソース動画像を元にして３−２プルダウン方式、または直線補間型内挿方式により生成された、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成る前記ソース動画像を復元する復元手段と、
前記復元手段によって復元された前記ソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換手段と、
順に入力される前記テレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延手段と、
前記テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、前記第１のインタレース画像より４フィールド周期だけ先に入力され、前記遅延手段により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成手段と、
前記第１と第２のインタレース画像を１：０の比率で合成する第２の合成手段と、
前記第１の合成手段により合成されることによって得られたインタレース画像と、前記第１のインタレース画像より２フィールド周期だけ先に入力され、前記遅延手段により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較手段と、
前記第２の合成手段により合成されることによって得られたインタレース画像と、前記第３のインタレース画像を比較する第２の比較手段と、
前記高フレームレート動画像を成す前記プログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換手段と、
前記第１の比較手段により比較されたインタレース画像と前記第２の比較手段により比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、前記変換手段から出力された前記高フレームレート動画像を成す前記プログレッシブ画像を前記単色のプログレッシブ画像で前記置換手段に置換させる制御手段と
を備える画像処理装置。
【請求項２】
２４Hzで更新されるプログレッシブ画像から成るソース動画像を元にして３−２プルダウン方式、または直線補間型内挿方式により生成された、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成る前記ソース動画像を復元する復元ステップと、
前記復元ステップの処理で復元された前記ソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換ステップと、
順に入力される前記テレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延ステップと、
前記テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、前記第１のインタレース画像より４フィールド周期だけ先に入力され、前記遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成ステップと、
前記第１と第２のインタレース画像を１：０の比率で合成する第２の合成ステップと、
前記第１の合成ステップの処理により合成されることによって得られたインタレース画像と、前記第１のインタレース画像より２フィールド周期だけ先に入力され、前記遅延ステップの処理により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較ステップと、
前記第２の合成ステップの処理により合成されることによって得られたインタレース画像と、前記第３のインタレース画像を比較する第２の比較ステップと、
前記高フレームレート動画像を成す前記プログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換ステップと、
前記第１の比較ステップの処理により比較されたインタレース画像と前記第２の比較ステップにより比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された前記高フレームレート動画像を成す前記プログレッシブ画像を前記単色のプログレッシブ画像で置換させる制御ステップと
を含む画像処理方法。
【請求項３】
２４Hzで更新されるプログレッシブ画像から成るソース動画像を元にして３−２プルダウン方式、または直線補間型内挿方式により生成された、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成る前記ソース動画像を復元する復元ステップと、
前記復元ステップの処理で復元された前記ソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換ステップと、
順に入力される前記テレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延ステップと、
前記テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、前記第１のインタレース画像より４フィールド周期だけ先に入力され、前記遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成ステップと、
前記第１と第２のインタレース画像を１：０の比率で合成する第２の合成ステップと、
前記第１の合成ステップの処理により合成されることによって得られたインタレース画像と、前記第１のインタレース画像より２フィールド周期だけ先に入力され、前記遅延ステップの処理により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較ステップと、
前記第２の合成ステップの処理により合成されることによって得られたインタレース画像と、前記第３のインタレース画像を比較する第２の比較ステップと、
前記高フレームレート動画像を成す前記プログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換ステップと、
前記第１の比較ステップの処理により比較されたインタレース画像と前記第２の比較ステップにより比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された前記高フレームレート動画像を成す前記プログレッシブ画像を前記単色のプログレッシブ画像で置換させる制御ステップと
を実行させるためのプログラムを記録したコンピュータが読み取り可能な記録媒体。
【請求項４】
２４Hzで更新されるプログレッシブ画像から成るソース動画像を元にして３−２プルダウン方式、または直線補間型内挿方式により生成された、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成る前記ソース動画像を復元する復元ステップと、
前記復元ステップの処理で復元された前記ソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換ステップと、
順に入力される前記テレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延ステップと、
前記テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、前記第１のインタレース画像より４フィールド周期だけ先に入力され、前記遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成ステップと、
前記第１と第２のインタレース画像を１：０の比率で合成する第２の合成ステップと、
前記第１の合成ステップの処理により合成されることによって得られたインタレース画像と、前記第１のインタレース画像より２フィールド周期だけ先に入力され、前記遅延ステップの処理により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較ステップと、
前記第２の合成ステップの処理により合成されることによって得られたインタレース画像と、前記第３のインタレース画像を比較する第２の比較ステップと、
前記高フレームレート動画像を成す前記プログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換ステップと、
前記第１の比較ステップの処理により比較されたインタレース画像と前記第２の比較ステップにより比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された前記高フレームレート動画像を成す前記プログレッシブ画像を前記単色のプログレッシブ画像で置換させる制御ステップと
を含む処理をコンピュータに実行させるプログラム。
【請求項５】
２４Hzで更新されるプログレッシブ画像から成るソース動画像を元にして３−２プルダウン方式、または直線補間型内挿方式により生成された、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成る前記ソース動画像を復元する復元手段と、
前記復元手段によって復元された前記ソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換手段と、
順に入力される前記テレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延手段と、
前記テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、前記第１のインタレース画像より４フィールド周期だけ先に入力され、前記遅延手段により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成手段と、
前記第１と第２のインタレース画像を１：０の比率で合成する第２の合成手段と、
前記第１の合成手段により合成されることによって得られたインタレース画像と、前記第１のインタレース画像より２フィールド周期だけ先に入力され、前記遅延手段により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較手段と、
前記第２の合成手段により合成されることによって得られたインタレース画像と、前記第３のインタレース画像を比較する第２の比較手段と、
前記高フレームレート動画像を成す前記プログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換手段と、
前記第１の比較手段により比較されたインタレース画像と前記第２の比較手段により比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、前記変換手段から出力された前記高フレームレート動画像を成す前記プログレッシブ画像を前記単色のプログレッシブ画像で前記置換手段に置換させる制御手段と
を備える表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像処理装置および方法、記録媒体、プログラム、並びに表示装置に関し、特に、映画等のフィルムソースがテレビジョン放送用に変換されたテレシネ画像を視覚的に違和感のない画像に変換するようにした画像処理装置および方法、記録媒体、プログラム、並びに表示装置に関する。
【０００２】
【従来の技術】
映画等のフィルムソースの映像は、通常、２４Ｈｚのプログレッシブ画像（フレーム画像）から構成されている。一方、日本等において採用されているNTSC方式のテレビジョン放送の映像は、６０Ｈｚのインタレース画像（フィールド画像）から構成されている。
【０００３】
したがって、映画等のフィルムソースをテレビジョン放送する場合、２４Ｈｚのプログレッシブ画像を６０Ｈｚのインタレース画像に変換する処理、いわゆるテレシネ変換処理が行われる。テレシネ変換処理としては、３−２プルダウン方式と直線補間型内挿方式が知られている。
【０００４】
以下、テレシネ変換処理の処理結果である６０Ｈｚのインタレース画像をテレシネ画像と記述する。また、フィルムソースのフレーム画像Ｘ（Ｘ＝Ａ，Ｂ，Ｃ，…）の偶数行からなるフィールド画像ｘe、フィルムソースのフレーム画像Ｘの奇数行からなるフィールド画像ｘoと記述する。
【０００５】
３−２プルダウン方式では、フィルムソースのフレーム画像の奇数行からなるフィールド画像と、偶数行からなるフィールド画像が１／６０秒周期で交互に表示され、５／６０秒周期で補間用のフィールド画像が挿入される。すなわち、３−２プルダウン方式によるテレシネ画像は、図１に示すように、フィールド画像ａo，ａe，ｂo，ｂe，ｂo，ｃe，ｃo，ｄe，ｄo，ｄe…とされる。このように、３−２プルダウン方式によるテレシネ画像は、本来のフィルムソースにおいて１／２４秒間表示されていた映像が、２／６０秒間または３／６０秒間表示されることになる。これに起因して、例えば、フィルムソースの映像において滑らかに移動していた部分が、テレシネ画像の映像において滑らかではない不連続な動きに見えてしまう現象（いわゆる、ジャダー）が発生して、視覚的に不自然さを感じさせてしまうことがある。
【０００６】
直線補間型内挿方式では、フィルムソースのフレーム画像の奇数行からなるフィールド画像、偶数行からなるフィールド画像が１／６０秒周期で交互に表示され、５／６０秒周期で前後する２枚のフレーム画像を重み付け合成した補間用のフィールド画像が表示される。すなわち、直線補間型内挿方式によるテレシネ画像は、図２に示すように、フィールド画像ａo，ａe，ａ−ｂ，ｂe，ｂo，ｃe，ｃo，ｃ−ｄ，ｄo，ｄe…とされる。ここで、フィールド画像（ａ−ｂ）は、表示開始のタイミングに対応してフレーム画像Ａ，Ｂを１：４で重み付け合成したフィールド画像である。また、フィールド画像（ｃ−ｄ）は、表示開始のタイミングに対応してフレーム画像Ｃ，Ｄを１：４で重み付け合成したフィールド画像である。
【０００７】
直線補間型内挿方式によるテレシネ画像は、上述した３−２プルダウン方式によるテレシネ画像のような視覚的な不自然さを感じさせることは抑止されている。しかしながら、フィールド画像（ａ−ｂ）等の本来存在していなかったフィールド画像を挿入するので、画質が劣化してしまう問題があった。
【０００８】
このような問題を解決するために、受信したテレビジョン放送信号がテレシネ画像であることを検知し（例えば、特許文献１，２を参照）、テレシネ画像から２４Ｈｚのプログレッシブ画像を復元し、映像のフリッカが目立たないように、フレームレートをｎ倍（ｎは整数。例えば、ｎ＝３）に変換して、（２４×ｎ）Ｈｚのプログレッシブ画像として表示させる方法が存在する（例えば、特許文献１を参照）。
【０００９】
【特許文献１】
特許第３１２５９９１号公報
【特許文献２】
特開２０００−２８７１２５号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、テレシネ画像から２４Ｈｚのプログレッシブ画像を復元し、フレームレートを３倍の７２Ｈｚに変換し、その映像をCRT(Cathode Ray Tube)ディスプレイで検証したところ、映画のエンドロールのように文字が一定速度で動くシーンにおいて文字の明暗（輝度）が高速で変化したりするなどの現象が生じて、視覚的に違和感を与えてしまうがあることが確認された。
【００１１】
また、このような視覚的に違和感を与える現象は、CRTディスプレイの残像特性も影響していると考えられる。したがって、今後より一層の普及が見込まれるLCD(Liquid Crystal Display)に７２Ｈｚのプログレッシブ画像を表示させた場合、LCDはCRTディスプレイよりも残像特性が劣るので、視覚的な違和感はより大きくなると思われる。
【００１２】
当然ながら、ディスプレイ側の残像特性を向上させることも必要ではあるが、フレームレートを上げたプログレッシブ画像に対しても、このような視覚的に違和感を与える現象を抑止できるような対策を施すことが必要である。
【００１３】
本発明はこのような状況に鑑みてなされたものであり、テレシネ画像を元にしたフレームレートの高いプログレッシブ画像を、視覚的に違和感なく表示できるようにすることを目的とする。
【００１４】
【課題を解決するための手段】
本発明の画像処理装置は、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成るソース動画像を復元する復元手段と、復元手段によって復元されたソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換手段と、順に入力されるテレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延手段と、テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、第１のインタレース画像より４フィールド周期だけ先に入力され、遅延手段により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成手段と、第１と第２のインタレース画像を１：０の比率で合成する第２の合成手段と、第１の合成手段により合成されることによって得られたインタレース画像と、第１のインタレース画像より２フィールド周期だけ先に入力され、遅延手段により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較手段と、第２の合成手段により合成されることによって得られたインタレース画像と、第３のインタレース画像を比較する第２の比較手段と、高フレームレート動画像を成すプログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換手段と、第１の比較手段により比較されたインタレース画像と第２の比較手段により比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、前記変換手段から出力された高フレームレート動画像を成すプログレッシブ画像を単色のプログレッシブ画像で置換手段に置換させる制御手段とを備える。
【００１８】
本発明の画像処理方法は、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成るソース動画像を復元する復元ステップと、復元ステップの処理で復元されたソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換ステップと、順に入力されるテレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延ステップと、テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、第１のインタレース画像より４フィールド周期だけ先に入力され、遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成ステップと、第１と第２のインタレース画像を１：０の比率で合成する第２の合成ステップと、第１の合成ステップの処理により合成されることによって得られたインタレース画像と、第１のインタレース画像より２フィールド周期だけ先に入力され、遅延ステップの処理により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較ステップと、第２の合成ステップの処理により合成されることによって得られたインタレース画像と、第３のインタレース画像を比較する第２の比較ステップと、高フレームレート動画像を成すプログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換ステップと、第１の比較ステップの処理により比較されたインタレース画像と第２の比較ステップにより比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された高フレームレート動画像を成すプログレッシブ画像を単色のプログレッシブ画像で置換させる制御ステップとを含む。
【００１９】
本発明の記録媒体のプログラムは、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成るソース動画像を復元する復元ステップと、復元ステップの処理で復元されたソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換ステップと、順に入力されるテレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延ステップと、テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、第１のインタレース画像より４フィールド周期だけ先に入力され、遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成ステップと、第１と第２のインタレース画像を１：０の比率で合成する第２の合成ステップと、第１の合成ステップの処理により合成されることによって得られたインタレース画像と、第１のインタレース画像より２フィールド周期だけ先に入力され、遅延ステップの処理により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較ステップと、第２の合成ステップの処理により合成されることによって得られたインタレース画像と、第３のインタレース画像を比較する第２の比較ステップと、高フレームレート動画像を成すプログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換ステップと、第１の比較ステップの処理により比較されたインタレース画像と第２の比較ステップにより比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された高フレームレート動画像を成すプログレッシブ画像を単色のプログレッシブ画像で置換させる制御ステップとを実行させるためのプログラムである。
【００２０】
本発明のプログラムは、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成るソース動画像を復元する復元ステップと、復元ステップの処理で復元されたソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換ステップと、順に入力されるテレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延ステップと、テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、第１のインタレース画像より４フィールド周期だけ先に入力され、遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成ステップと、第１と第２のインタレース画像を１：０の比率で合成する第２の合成ステップと、第１の合成ステップの処理により合成されることによって得られたインタレース画像と、第１のインタレース画像より２フィールド周期だけ先に入力され、遅延ステップの処理により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較ステップと、第２の合成ステップの処理により合成されることによって得られたインタレース画像と、第３のインタレース画像を比較する第２の比較ステップと、高フレームレート動画像を成すプログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換ステップと、第１の比較ステップの処理により比較されたインタレース画像と第２の比較ステップにより比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された高フレームレート動画像を成すプログレッシブ画像を単色のプログレッシブ画像で置換させる制御ステップとを含む処理をコンピュータに実行させる。
【００２１】
本発明の表示装置は、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成るソース動画像を復元する復元手段と、復元手段によって復元されたソース動画像を、１枚のプログレッシブ画像について３回ずつ出力することにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換する変換手段と、順に入力されるテレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させる遅延手段と、テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、第１のインタレース画像より４フィールド周期だけ先に入力され、遅延手段により４フィールド周期だけ遅延された第２のインタレース画像を４：１の比率で合成する第１の合成手段と、第１と第２のインタレース画像を１：０の比率で合成する第２の合成手段と、第１の合成手段により合成されることによって得られたインタレース画像と、第１のインタレース画像より２フィールド周期だけ先に入力され、遅延手段により２フィールド周期だけ遅延された第３のインタレース画像を比較する第１の比較手段と、第２の合成手段により合成されることによって得られたインタレース画像と、第３のインタレース画像を比較する第２の比較手段と、高フレームレート動画像を成すプログレッシブ画像を、所定の周期毎に単色のプログレッシブ画像で置換する置換手段と、第１の比較手段により比較されたインタレース画像と第２の比較手段により比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、前記変換手段から出力された高フレームレート動画像を成すプログレッシブ画像を単色のプログレッシブ画像で置換手段に置換させる制御手段とを備える。
【００２２】
本発明の画像処理装置および方法、記録媒体、プログラム、並びに表示装置においては、６０Hzで更新されるインタレース画像から成るテレシネ動画像を元にして、２４Hzで更新されるプログレッシブ画像から成るソース動画像が復元され、復元されたソース動画像が、１枚のプログレッシブ画像について３回ずつ出力されることにより７２Hzで更新されるプログレッシブ画像から成る高フレームレート動画像に変換される。順に入力されるテレシネ動画像を成すインタレース画像をそれぞれ１フィールド周期ずつ、直列に接続された４つのフィールドメモリによって遅延させることが行われ、テレシネ動画像を成すインタレース画像として入力された第１のインタレース画像と、第１のインタレース画像より４フィールド周期だけ先に入力され、遅延ステップの処理により４フィールド周期だけ遅延された第２のインタレース画像が４：１の比率で合成され、第１と第２のインタレース画像が１：０の比率で合成される。また、合成されることによって得られたインタレース画像と、第１のインタレース画像より２フィールド周期だけ先に入力され、２フィールド周期だけ遅延された第３のインタレース画像が比較され、合成されることによって得られたインタレース画像と、第３のインタレース画像が比較される。さらに、高フレームレート動画像を成すプログレッシブ画像が、所定の周期毎に単色のプログレッシブ画像に置換され、比較されたインタレース画像のうちの少なくとも一方が等しいタイミングである１／１２秒周期のタイミングに基づき、３／７２秒周期で、出力された高フレームレート動画像を成すプログレッシブ画像を単色のプログレッシブ画像で置換させることが行われる。
【００２３】
【発明の実施の形態】
図４は、本発明を適用したテレシネ画像変換装置の構成例を示している。このテレシネ画像変換装置１は、例えば、テレビジョン受像器等のテレビジョン放送信号を受信して表示する機器に内蔵されるものであり、入力されるテレシネ画像（６０Ｈｚのインタレース画像）を、より高いフレームレート（例えば、７２Ｈｚのプログレッシブ画像）に変換するものである。
【００２４】
テレシネ画像変換装置１において、入力されるテレシネ画像（以下、インタレース画像Ｉ１とも記述する）はフィールドメモリ２、および画像混合部６，９，１１に入力される。入力されるテレシネ画像は、図５に示すように、インタレース画像ａo，ａe，Ｔ１，ｂe，ｂo，ｃe，ｃo，Ｔ２，ｄo，ｄe，…が順に配置されているものとする。ここで、インタレース画像Ｔ１，Ｔ２は、テレシネ変換によって挿入された、補間された画像である。
【００２５】
補間されたインタレース画像Ｔ１は、テレシネ画像が直線補間型内挿方式である場合、インタレース画像ａo，ｂoを１：４で合成したものであり、テレシネ画像が３−２プルダウン方式である場合、インタレース画像ａo，ｂoを０：１で合成したものである。同様に、補間されたインタレース画像Ｔ２は、テレシネ画像が直線補間型内挿方式である場合、インタレース画像ｃo，ｄoを１：４で合成したものであり、テレシネ画像が３−２プルダウン方式である場合、インタレース画像ｃo，ｄoを０：１で合成したものである。
【００２６】
フィールドメモリ２は、入力されるインタレース画像Ｉ１を１フィールド周期（１／６０秒）だけ遅延してフィールドメモリ３、および画像混合部６に出力する。以下、フィールドメモリ２の出力をインタレース画像Ｉ２と記述する。フィールドメモリ３は、入力されるインタレース画像Ｉ２を１フィールド周期だけ遅延してフィールドメモリ４、および比較部１０，１２に出力する。以下、フィールドメモリ３の出力をインタレース画像Ｉ３と記述する。フィールドメモリ４は、入力されるインタレース画像Ｉ３を１フィールド周期だけ遅延してフィールドメモリ５、および画像混合部７に出力する。以下、フィールドメモリ４の出力をインタレース画像Ｉ４と記述する。フィールドメモリ５は、入力されるインタレース画像Ｉ４を１フィールド周期だけ遅延して画像混合部７，９，１１に出力する。以下、フィールドメモリ５の出力をインタレース画像Ｉ５と記述する。
【００２７】
インタレース画像Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５は、それぞれ、図５に示されたように、１フィールド周期ずつ、ずれたものとなる。
【００２８】
画像混合部６は、インタレース画像Ｉ４と、インタレース画像Ｉ４よりも１フィールド周期だけ先行しているインタレース画像Ｉ５を重畳してプログレッシブ画像を生成し、フレームメモリ８に出力する。以下、画像混合部７の６０Ｈｚの出力をプログレッシブ画像Ｐ１と記述する。
【００２９】
画像混合部７は、インタレース画像Ｉ１と、インタレース画像Ｉ１よりも１フィールド周期だけ先行しているインタレース画像Ｉ２を重畳してプログレッシブ画像を生成し、フレームメモリ８に出力する。以下、画像混合部６の６０Ｈｚの出力をプログレッシブ画像Ｐ２と記述する。
【００３０】
ここで、プログレッシブ画像Ｐ１，Ｐ２は、５／６０＝１／１２周期のタイミングにおいて、テレシネ画像の元となったフィルムソースが復元されたものとなっている。
【００３１】
２フレーム分の容量を有するフレームメモリ８は、フレームメモリ制御部１４から１／１２秒周期で入力される書き込み制御信号に従い、画像混合部６から入力されるプログレッシブ画像Ｐ１と、画像混合部７から入力されるプログレッシブ画像Ｐ２を記憶する。このときのフレームメモリ８に記憶されるプログレッシブ画像Ｐ１，Ｐ２は、テレシネ画像の元となったフィルムソースの連続する２枚のプログレッシブ画像が復元されたものとなっており、１画像につき１／２４秒周期で記憶することになる。
【００３２】
また、フレームメモリ８は、フレームメモリ制御部１４から入力される１／７２Ｈｚ周期の読み出し制御信号に従い、記憶しているプログレッシブ画像Ｐ１，Ｐ２を３回ずつ、すなわち、プログレッシブ画像Ｐ１，Ｐ１，Ｐ１，Ｐ２，Ｐ２，Ｐ２の順に７２Ｈｚで読み出してセレクタ１６に出力する。以下、フレームメモリ８の７２Ｈｚの出力をプログレッシブ画像Ｐ３と記述する。
【００３３】
画像混合部９は、インタレース画像Ｉ１と、インタレース画像Ｉ１よりも４フィールド周期だけ先行しているインタレース画像Ｉ５を、４：１の比率で合成し、その結果得られるインタレース画像を比較部１０に出力する。以下、画像混合部９の出力をインタレース画像Ｉ６と記述する。
【００３４】
画像混合部１１は、インタレース画像Ｉ１と、インタレース画像Ｉ１よりも４フィールド周期だけ先行しているインタレース画像Ｉ５を、１：０の比率で合成し、その結果得られるインタレース画像を比較部１０に出力する。以下、画像混合部１１の出力をインタレース画像Ｉ７と記述する。なお、インタレース画像Ｉ７は、インタレース画像Ｉ１と同一のものとなる。
【００３５】
比較部１０は、フィールドメモリ３から入力されるインタレース画像Ｉ３と、画像混合部９から入力されるインタレース画像Ｉ６を比較して、両者が等しい場合（すなわち、インタレース画像Ｉ３が、直線補間型内挿方式により５／６０秒周期で挿入されている補間されたインタレース画像である場合）には１を、両者が異なる場合には０を論理和演算部１３に出力する。
【００３６】
比較部１２は、フィールドメモリ３から入力されるインタレース画像Ｉ３と、画像混合部１１から入力されるインタレース画像Ｉ７を比較して、両者が等しい場合（すなわち、インタレース画像Ｉ３が３−２プルダウン方式により５／６０秒周期で挿入される補間用のインタレース画像である場合）には１を、両者が異なる場合には０を論理和演算部１３に出力する。
【００３７】
論理和演算部１３は、比較部１０の出力と比較部１２の出力との論理和を演算し、演算結果をフレームメモリ１４およびセレクタ制御部１５に出力する。この演算結果は、比較部１０または比較部１２のうちの少なくとも一方が１である場合、すなわち、５／６０（＝１／１２）秒周期で１となる。
【００３８】
フレームメモリ制御部１４は、論理和演算部１３からの演算結果が１であるタイミング（すなわち、１／１２秒周期）で書き込み制御信号をフレームメモリ８に出力する。また、フレームメモリ制御部１４は、書き込み制御信号を出力する６倍速いタイミング（すなわち、１／７２秒周期）で読み出し制御信号をフレームメモリ８に出力する。セレクタ制御部１５は、論理和演算部１３からの演算結果が１であるタイミングに基づき、３／７２秒周期で切替制御信号をセレクタ１６に出力する。
【００３９】
セレクタ１６は、通常、フレームメモリ８から入力されているプログレッシブ画像Ｐ３を後段に出力し、セレクタ制御部１５から切替制御信号が入力されたタイミングには、プログレッシブ画像Ｐ３の代わりに、黒フレーム生成部１７から入力されている画面全体が黒色のプログレッシブ画像（以下、黒フレームと記述する）を後段に出力する。これにより、セレクタ１６から出力される７２Ｈｚのプログレッシブ画像（以下、変換画像と記述する）は、同一のプログレッシブ画像Ｐ３と黒フレームが２：１で配置されたものとなる。
【００４０】
次に、テレシネ画像変換装置１の動作について、図６および図７を参照して説明する。
【００４１】
ステップＳ１において、入力されたテレシネ画像（６０Ｈｚのインタレース画像）が、２４Ｈｚのプログレッシブ画像に変換される。具体的には、画像混合部６が、フィールドメモリ４からのインタレース画像Ｉ４と、インタレース画像Ｉ４よりも１フィールド周期だけ先行している、フィールドメモリ５からのインタレース画像Ｉ５を重畳してプログレッシブ画像Ｐ１を生成し、フレームメモリ８に出力する。また、画像混合部７が、入力されたインタレース画像Ｉ１と、インタレース画像Ｉ１よりも１フィールド周期だけ先行している、フィールドメモリ５からのインタレース画像Ｉ２を重畳してプログレッシブ画像Ｐ２を生成し、フレームメモリ８に出力する。
【００４２】
フレームメモリ８は、フレームメモリ制御部１４から１／１２秒周期で入力された書き込み制御信号に従い、画像混合部６から入力されたプログレッシブ画像Ｐ１と、画像混合部７から入力されたプログレッシブ画像Ｐ２を記憶する。したがって、フレームメモリ８上に、テレシネ画像の元となった２４Ｈｚの連続する２枚のプログレッシブ画像が復元されたことになる。
【００４３】
ステップＳ２において、フレームメモリ８に記憶された２４Ｈｚのプログレッシブ画像が、７２Ｈｚのプログレッシブ画像に変換される。具体的には、フレームメモリ８が、フレームメモリ制御部１４から入力された１／７２Ｈｚ周期の読み出し制御信号に従い、記憶しているプログレッシブ画像Ｐ１，Ｐ２を３回ずつ、すなわち、プログレッシブ画像Ｐ１，Ｐ１，Ｐ１，Ｐ２，Ｐ２，Ｐ２の順に７２Ｈｚで読み出してセレクタ１６に出力する。
【００４４】
ステップＳ３において、フレームメモリ８から出力された７２Ｈｚのプログレッシブ画像Ｐ３が、３／７２秒周期で黒フレームに置換される。具体的には、セレクタ１６が、通常、フレームメモリ８から入力されたプログレッシブ画像Ｐ３を後段に出力し、セレクタ制御部１５からの３／７２秒周期の切替制御信号が入力されたタイミングで、プログレッシブ画像Ｐ３の代わりに、黒フレーム生成部１７から入力されている黒フレームを後段に出力する。
【００４５】
セレクタ１６から出力された７２Ｈｚの変換画像は、同一のプログレッシブ画像Ｐ３と黒フレームが２：１で配置されたものとなる。この変換画像は、ディスプレイに表示された場合、視覚的に違和感ないものとなる。以上で、テレシネ画像変換装置１の動作の説明を終了する。
【００４６】
なお、セレクタ１６から出力された７２Ｈｚの変換画像における黒フレームの配置は、図７に示されたように、２枚の連続して配置された同一のプログレッシブ画像Ｐ３の後に配置するのではなく、２枚の同一のプログレッシブ画像Ｐ３の間に配置するようにしてもよい。
【００４７】
また、黒フレーム生成部１７からセレクタ１６に供給する黒フレームは、完全な黒色（輝度が０）でなくてもよく、輝度を変更できるようにしてもよい。例えば、若干輝度を上げた黒フレームを供給するようにすれば、変換画像をディスプレイに表示させたときの画面全体の明るさが増すことができる。
【００４８】
さらに、本発明は、NTSC方式以外の放送方式（例えば、PAL方式等）のテレシネ画像に適用することが可能である。また、本発明のように、本来の画像を黒フレームで置換する方法は、例えば、倍速再生画像の見栄得を良くすることに適用することができる。
【００４９】
ところで、上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【００５０】
ところで、上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【００５１】
図８は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータ（ＰＣ）２０は、CPU(Central Processing Unit)２１を内蔵している。CPU２１にはバス２４を介して、入出力インタフェース２５が接続されている。バス２４には、ROM(Read Only Memory)２２およびRAM(Random Access Memory)２３が接続されている。
【００５２】
入出力インタフェース２５には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部２６、処理操作画面や処理結果の画像を表示デバイスに出力する出力部２７、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部２８、LAN（Local Area Network）アダプタなどよりなり、インタネットに代表されるネットワークを介した通信処理を実行する通信部２９が接続されている。また、磁気ディスク３１（フレキシブルディスクを含む）、光ディスク３２（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスク３３（ＭＤ(Mini Disc)を含む）、もしくは半導体メモリ３４などの記録媒体に対してデータを読み書きするドライブ３０が接続されている。
【００５３】
CPU２１は、ROM２２に記憶されているプログラム、または磁気ディスク２１乃至半導体メモリ２４から読み出されて記憶部２８にインストールされ、記憶部２８からRAM２３にロードされたプログラムに従って各種の処理を実行する。
【００５４】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００５５】
【発明の効果】
以上のように、本発明によれば、テレシネ画像を元にしたフレームレートの高いプログレッシブ画像を、視覚的に違和感なく表示させることが可能となる。
【図面の簡単な説明】
【図１】３−２プルダウン方式のテレシネ画像を示す図である。
【図２】直線補間型内挿方式のテレシネ画像を示す図である。
【図３】テレシネ画像から変換されたレームレートの高いプログレッシブ画像を示す図である。
【図４】本発明の一実施の形態であるテレシネ画像変換装置の構成例を示すブロック図である。
【図５】図４のテレシネ画像変換装置を構成する各部の出力を示す図である。
【図６】図４のテレシネ画像変換装置の動作を説明するフローチャートである。
【図７】図４のテレシネ画像変換装置の動作を説明する図である。
【図８】汎用パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
１  テレシネ変換装置，  ２，３，４，５  フィールドメモリ，  ６，７，  画像混合部，  ８  フレームメモリ，  ９  画像混合部，  １０  比較部，  １１  画像混合部，  １２  比較部，  １３  論理和演算部，  １４  フレームメモリ制御部，  １５  セレクタ制御部，  １６  セレクタ，  １７  黒フレーム生成部，  ２１  CPU，  ３１  磁気ディスク，  ３２  光ディスク，  ３３  光磁気ディスク，  ３４  半導体メモリ
【図１】
0004379677.tif 000002
【図２】
0004379677.tif 000003
【図３】
0004379677.tif 000004
【図４】
0004379677.tif 000005
【図５】
0004379677.tif 000006
【図６】
0004379677.tif 000007
【図７】
0004379677.tif 000008
【図８】
0004379677.tif 000009