(57)【特許請求の範囲】
【請求項１】
第１出力ノードおよび第２出力ノードを有し基準電圧と基準電流とを供給する電圧および電流基準回路（１１０）であって：
前記基準電圧を発生する電圧基準回路（Ｔ１，Ｔ２，Ｒ１，Ｒ２，Ｒ３）；
前記電圧基準回路に結合され前記基準電圧を前記第１出力ノードに供給するバッファ回路であって：
第１電極と、制御電極と、前記電圧基準回路に結合された第２電極とを有する第１導電型の第１トランジスタ（Ｔ３）；および
第１電極と、前記第１トランジスタの前記制御電極に結合された制御電極と、前記第１出力ノードに結合され前記基準電圧を供給する第２電極とを有する前記第１導電型の第２トランジスタ（Ｔ５）；
を備えたバッファ回路；
前記バッファ回路の前記第１および第２トランジスタの前記第１電極に結合され第１電流を発生しかつ前記基準電流を前記第２出力ノードに供給するカレント・ミラー回路（Ｔ６〜Ｔ８）；および
前記バッファ回路の前記第２トランジスタの前記第２電極に結合された第１端子と、第１電源端子に結合された第２端子を有する抵抗（Ｒ４）であって、該抵抗は第２電流を発生するもの；
を具備することを特徴とする電圧および電流基準回路（１１０）。
【請求項２】
電圧および電流基準回路（１１０）であって：
第１端子および第２端子を有する第１抵抗（Ｒ１）；
前記第１抵抗（Ｒ１）の第２端子に結合された第１電極と、制御電極と、第２電極とを有する、第１導電型の第１トランジスタ（Ｔ１）；
第１端子が前記第１トランジスタ（Ｔ１）の第２電極に結合され、第２端子が第１電源端子に結合され第１電源電圧を受ける第２抵抗（Ｒ２）；
第１電極および制御電極が前記第１トランジスタ（Ｔ１）の制御電極に共通に結合され、第２電極が前記第１電源端子に結合された、前記第１導電型の第２トランジスタ（Ｔ２）；
第１端子が前記第１抵抗（Ｒ１）の第１端子に結合され、第２端子が前記第２トランジスタ（Ｔ２）の第１電極に結合された第３抵抗（Ｒ３）；
第１電極と、制御電極と、前記第１抵抗（Ｒ１）の第１端子に結合された第２電極とを有する、前記第１導電型の第３トランジスタ（Ｔ３）；
第１電極が前記第３トランジスタ（Ｔ３）の制御電極に結合され、制御電極が前記第１抵抗（Ｒ１）の第２端子に結合され、第２電極が前記第１電源端子に結合された、前記第１導電型の第４トランジスタ（Ｔ４）；
第１電極と、前記第３トランジスタ（Ｔ３）の制御電極に結合された制御電極と、前記電圧および電流基準回路（１１０）の電圧基準出力に結合された第２電極とを有する、前記第１導電型の第５トランジスタ（Ｔ５）；
第１端子が前記電圧基準出力に結合され、第２端子が前記第１電源端子に結合された第４抵抗（Ｒ４）；
第１電極および制御電極が前記第３トランジスタ（Ｔ３）の第１電極に共通に結合され、第２電極が第２電源端子に結合され第２電源電圧を受ける、第２導電型の第６トランジスタ（Ｔ６）；
第１電極が前記第３トランジスタ（Ｔ３）の制御電極に結合され、制御電極が前記第６トランジスタ（Ｔ６）の制御電極に結合され、第２電極が前記第２電源端子に結合された、前記第２導電型の第７トランジスタ（Ｔ７）；
第１電極が前記第５トランジスタ（Ｔ５）の第１電極に結合され、制御電極が前記第６トランジスタ（Ｔ６）の制御電極に結合され、第２電極が前記第２電源端子に結合された、前記第２導電型の第８トランジスタ（Ｔ８）；
第１電極および制御電極が前記第８トランジスタ（Ｔ８）の第１電極に共通に結合され、第２電極が前記第１電源端子に結合された、前記第１導電型の第９トランジスタ（Ｔ９）；および
第１電極が前記電圧および電流基準回路（１１０）の電流基準出力に結合され、制御電極が前記第９トランジスタ（Ｔ９）の制御電極に結合され、第２電極が前記第１電源端子に結合された、前記第１導電型の第１０トランジスタ（Ｔ１０）；
を具備することを特徴とする電圧および電流基準回路（１１０）。
【請求項３】
基準電圧および基準電流を発生する方法であって：
基本バンドギャップ・セルを用いて初期基準電圧を発生する段階；
前記基本バンドギャップ・セルを駆動する低インピーダンス駆動回路および該駆動回路に接続された電圧フォロワ回路によって生成された第２電流を抵抗（Ｒ４）に供給して、前記初期基準電圧から前記基準電圧を発生すると共に、前記初期基準電圧と前記基準電圧との間の分離を与える段階；
前記低インピーダンス駆動回路を経由して前記基本バンドギャップ・セルに供給される電流をミラーすることにより、既知の温度係数を有する第１電流を発生する段階；
前記第１電流から前記第２電流を差し引き、前記第２電流が温度による前記第１電流の変化を相殺する段階；および
前記第１電流の残りの電流を、前記第１電流の前記既知の温度係数より低い温度係数を有する前記基準電流として供給する段階；
を具備することを特徴とする基準電圧および基準電流を発生する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に電圧および電流基準回路に関し、更に特定すれば、低い温度係数を有する電圧および電流基準回路に関するものである。
【０００２】
【従来の技術】
多くの回路設計では、電圧基準と電流基準との双方を必要とする。電圧基準は、異なる回路動作条件に対して固定電圧を供給する。同様に、電流基準は、異なる回路動作状態に対して固定電流を供給する。特に、電圧および電流基準は、電源電圧、負荷、および温度における変動を除去する。
【０００３】
当業者には既知の電圧基準の１つのタイプにバンドギャップ電圧基準(bandgap voltagereference)がある。バンドギャップ電圧基準は、ほぼシリコンのバンドギャップ電圧（１．２６０５ボルト）である基準電圧を供給する。このバンドギャップ電圧基準は、回路動作の温度範囲においてゼロ温度係数が中心にくるように設計されている。通常、バンドギャップ電圧基準は、広い温度範囲にわたって安定した電圧を供給し、電源電圧における変動を除去し、しかも異なる負荷要求を駆動するための設計が容易に行える。
【０００４】
【発明が解決しようとする課題】
電圧および電流基準の双方を組み合わせ、素子数を最少に抑え（したがって、面積を縮小し）、製造が容易で、しかも広い温度範囲にわたって低い温度係数を有する基準回路を提供できれば、大きな利益をもたらすことになろう。
【０００５】
【課題を解決するための手段】
本発明は、低い温度係数を有する電圧および電流基準回路を提供する。この電圧および電流基準回路は、素子数を最少に抑えることにより、集積回路ダイ上の面積縮小を図る。バンドギャップ電圧基準が温度係数が低い電圧を生成する。電圧フォロワが、バンドギャップ電圧基準に結合され、バンドギャップ電圧に対応する基準電圧を生成する。バンドギャップ電圧基準からの温度変動電流がミラーされ、電圧フォロワの第１電極に供給される。電源端子と電圧フォロワの第２電極との間に、抵抗が結合されている。抵抗の抵抗値は、温度変動電流の温度依存性を相殺する電流を発生するように選択される。カレント・ミラー回路が、温度変動電流の残りの部分を受け、温度係数が低い電流を出力する。
【０００６】
【発明の実施の形態】
通常、殆どの集積回路の設計において一般的に用いられる２つの回路ブロックは、電圧基準と電流基準である。電圧基準は、低い温度係数（ＴＣ）を有し、電源の変動には感応しない安定した電圧を供給する。基準電圧は、典型的に、ある回路によって検出または発生される他の電圧に対する比較点として使用される。同様に、電流基準は、低い温度係数（ＴＣ）を有し、電源の変動には感応しない安定した電流を供給する。基準電流は、典型的に、集積回路の内部回路(circuitry) にバイアスをかけるためにミラー(mirror)されている。
電圧基準または電流基準回路の設計における１つのファクタは、当該回路に必要なサイズ即ちダイ面積である。典型的に、電圧基準または電流基準回路は、集積回路の主回路の設計に対し補助的なものである。電圧または電流基準回路に必要な面積を縮小すれば、ダイのサイズを最少に抑えることができる、あるいは主回路設計のために残る面積が増大するという利点が得られる。
【０００７】
殆どの電圧基準設計における問題点は、これらは元々低いＴＣ電流を生成するのではないということである。同様に、電流基準も、通常低いＴＣ電圧を生成するものではない。したがって、電圧および電流基準回路は、通常、組み合わせることはなく、別個の回路として構築されるが、これでは非効率的である。電圧基準と電流基準とをなんらかの方法で単一の回路に組み合わせることができれば、別個の基準回路を構築するために必要な冗長な回路を除去することによって、面積を縮小することになろう。図１は、面積を最少に抑え、低い温度係数を有する電圧および電流基準回路１１０の構成図である。
【０００８】
電圧基準および電流基準の双方を発生する方法は、基準電圧を供給する電圧基準回路を形成することを含む。第１電流もこの電圧基準回路から供給される。電圧基準回路からの第１電流は、既知の温度係数（ＴＣ）を有する。基準電圧を用いて抵抗にバイアスをかけることにより、第２電流を発生する。したがって、第２電流における温度による変動は、抵抗によって決定される。抵抗値および電流は、第１電流のＴＣを相殺するように選択される。言い換えれば、第１電流の温度による電流変化を、第２電流における変化と一致させる。第１電流の電流強度は、第２電流よりも大きい。第２電流を第１電流から差し引き、第１電流の残りの電流を基準電流とする。第１電流の残りの電流は、第２電流の温度依存性による低温度係数を有し、第１電流の温度依存性を相殺する。
【０００９】
電圧および電流基準回路１１０は、トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、およびコンデンサＣ１を含む。トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５は、それぞれ、第１電極、制御電極、および第２電極に対応する、コレクタ、ベース、およびエミッタを有するバイポーラＮＰＮトランジスタである。トランジスタＴ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０は、それぞれ、第１電極、制御電極、および第２電極に対応する、ドレイン、ゲート、およびソースを有するエンハンスメント金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。トランジスタＴ６，Ｔ７，Ｔ８は、ｐ−チャネル・エンハンスメントＭＯＳＦＥＴである。トランジスタＴ９，Ｔ１０は、ｎ−チャネル・エンハンスメントＭＯＳＦＥＴである。
【００１０】
電圧基準１２０は、電圧および電流基準回路１１０に対して、基準電圧を発生する。電圧および電流基準回路１１０の一実施例は、バンドギャップ電圧基準を用いている。バンドギャップ電圧基準は、トランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ６，Ｔ７，Ｔ８、および抵抗Ｒ１，Ｒ２，Ｒ３を含む。バンドギャップ電圧基準は、当業者には既知であり、低い温度係数を有する基準電圧を供給する。例えば、バンドギャップ基準は、John Wiley and Sonsから１９８４年に出版された（第２版）、Paul
R. GrayおよびRobert B. Meyer著“Analysis
and Design of Analog Integrated Circuits”の２８９〜２９６頁に記載されている。この内容は本願でも使用可能である。
【００１１】
基本バンドギャップ・セルは、トランジスタＴ１，Ｔ２，Ｔ４、および抵抗Ｒ１ないしＲ３によって形成される。トランジスタＴ２は、コレクタおよびベースが共通にノード１２に接続され、ソースが電源端子（例えば、接地）に接続されている。トランジスタＴ２は、素子のエミッタ領域に対応する導電性領域（Ａ）を有する。トランジスタＴ４は、コレクタがノード１５に接続され、ベースがノード１３に接続され、エミッタが接地に接続されている。トランジスタＴ４は、ノード１３における電圧を、ノード１２とほぼ同じ電圧に設定する。トランジスタＴ７によってトランジスタＴ４に供給されるバイアス電流は、トランジスタＴ１，Ｔ２をバイアスする電流の和に等しい。バンドギャップ電圧は、トランジスタＴ４と抵抗Ｒ１とによって発生される。抵抗Ｒ２は、第１端子と、接地に接続された第２端子とを有する。トランジスタＴ１は、コレクタがノード１３に接続され、ベースがノード１２に接続され、エミッタが抵抗Ｒ２の第１端子に接続されている。トランジスタＴ１は、トランジスタＴ２の導電性領域よりもＮ倍大きい、素子のエミッタ領域に対応する導電性領域（ＮＡ）を有する。抵抗Ｒ１は、第１端子がノード１４に接続され、第２端子がノード１３に接続されている。抵抗Ｒ３は、第１端子がノード１４に接続され、第２端子がノード１２に接続されている。
【００１２】
バンドギャップ・セルは、ノード１４において、シリコンのバンドギャップ電圧（約１．２６０５ボルト）に対応する電圧を発生する。バンドギャップ・セルでは、ベース−エミッタ接合電圧の負の温度係数（ＴＣ）は、抵抗の正の温度係数（ＴＣ）によって相殺される。温度依存性の相殺は、素子の値によって決定される温度において生じる。セルは、同一電流がトランジスタＴ１，Ｔ２を流れるときに安定するように構成されている。回路は、トランジスタＴ１，Ｔ２間の面積比、抵抗Ｒ２の抵抗値、およびＴ４のベース−エミッタ接合電圧が、温度依存性を相殺する温度を決定するように構成されている。典型的に、温度係数が相殺される温度は、バンドギャップ・セルが存在する集積回路の動作温度範囲内の中心に位置するように選択される。
【００１３】
トランジスタＴ３，Ｔ６，Ｔ７は、バンドギャップ・セルを先に述べた安定状態に駆動するための、バイアス・ネットワークおよびフィードバック・ループを形成する。起動回路（図示せず）を用いて、所望の安定動作点を決定する。一実施例では、電流源が一時的に起動時にノード１５に電流を供給し、電圧および電流基準回路１１０を所望の安定動作点に駆動する。トランジスタＴ３は、基本バンドギャップ・セルのための低インピーダンス駆動段である。トランジスタＴ３は、コレクタがノード１６に接続され、ベースがノード１５に接続され、エミッタがノード１４に接続されている。トランジスタＴ６，Ｔ７は、カレント・ミラー段である。トランジスタＴ６は、ドレインおよびゲートがノード１６に共通に結合され、ソースが電源端子（例えば、ＶＤＤ）に接続されている。トランジスタＴ７は、トランジスタＴ６の電流をミラーする。トランジスタＴ７は、ドレインがノード１５に接続され、ゲートがノード１６に接続され、ソースがＶＤＤに接続されている。カレント・ミラー段は、ＭＯＳＦＥＴで実施されているが、バイポーラ・トランジスタでも同様に実施可能である。トランジスタＴ７は、トランジスタＴ６の導電性領域に等しい導電性領域を有し、Ｉ（Ｔ７）＝Ｉ（Ｔ３）＝２＊Ｉ（Ｒ２）に等しい電流を供給する。トランジスタＴ１，Ｔ２の電流の二倍で動作するトランジスタＴ４のベース電流は、バンドギャップ・セルにおいてトランジスタＴ１，Ｔ２のベース電流を相殺する。
【００１４】
トランジスタＴ８は、トランジスタＴ６の電流をミラーし、既知の温度係数を有する電流Ｉ（Ｔ８）を供給する。トランジスタＴ６をバイアスする電流Ｉ（Ｔ３）は、バンドギャップ・セルの抵抗Ｒ２を通過する電流Ｉ（Ｒ２）に対応する。即ち、電流Ｉ（Ｒ２）が変動すると、電流Ｉ（Ｔ８）は温度と共に変動する。トランジスタＴ８は、ドレインがノード１７に接続され、ゲートがノード１６に接続され、ソースがＶＤＤに接続されている。
【００１５】
電圧フォロワ１３０は、バンドギャップ・セルによって生成された基準電圧を、出力Ｖｒｅｆに供給する。出力Ｖｒｅｆにおける電圧は、ノード１４における電圧に対応する。電圧フォロワ１３０はトランジスタＴ５を含む。トランジスタＴ５は、抵抗Ｒ４によって決定される強度を有する電流Ｉ（Ｔ５）を導通させる。トランジスタＴ５は、コレクタがノード１７に接続され、ベースがノード１５に接続され、エミッタが出力Ｖｒｅｆに接続されている。抵抗Ｒ４は、第１端子が出力Ｖｒｅｆに接続され、第２端子が接地に接続されている。
【００１６】
コンデンサＣ１は、電圧および電流基準回路１１０のための補償コンデンサであり、発振を防止する。コンデンサＣ１は、閉ループ安定性を与える。コンデンサＣ１は、ノード１３，１５間に接続されている。コンデンサＣ１は、ノード１５において支配極(dominatepole)を形成し、典型的に、標準的な集積回路では、５ないし１０ピコファラッドの範囲の値を有する。
【００１７】
電流Ｉ（Ｔ８）が電流Ｉ（Ｔ５）よりも大きいことによって、差電流が発生し、これをカレント・ミラー回路１４０に結合する。カレント・ミラー回路１４０はトランジスタＴ９，Ｔ１０を含む。トランジスタＴ９は、ドレインおよびゲートがノード１７に共通に結合され、ソースが接地に接続されている。トランジスタＴ１０は、ドレインが出力Ｉｒｅｆ１に接続され、ゲートがノード１７に接続され、ソースが接地に接続されている。トランジスタＴ１０は、トランジスタＴ９に結合された差電流に対応する電流Ｉｏｕｔを出力する。電圧および電流基準回路１１０の一実施例では、トランジスタＴ３，Ｔ５は導電性領域が等しく、トランジスタＴ６，Ｔ７，Ｔ８も導電性領域が等しく、トランジスタＴ９，Ｔ１０も導電性領域が等しい。
【００１８】
次に、電圧および電流基準回路１１０の動作について、以下に説明する。電圧および電流基準回路１１０は、低い温度係数（ＴＣ）を有する電流および電圧の双方を供給する。バンドギャップ・セルを有する電圧基準は、低い温度係数の基準電圧を発生するために用いられる。基本バンドギャップ・セルからの電流に対応する第１電流が発生される。この電流は、バンドギャップ・セルの特性に基づいた既知のＴＣを有する。基準電圧から第２電流が発生される。第２電流は、第１電流の温度特性を相殺する温度特性を有する。第２電流は第１電流から差し引かれる。残った電流は低い温度係数を有することになる。電圧および電流基準回路の一実施例について、以下に説明する。尚、ここで選択した値は例示の目的のためのものであって、素子の値は特定用途にあわせて変更が可能であり、その場合にも優れた結果が得られることを注記しておく。
【００１９】
トランジスタＴ１は、トランジスタＴ２の導電性領域に対比される(ratioed) 導電性領域を有する。図１に示すように、トランジスタＴ１は、Ｔ２のエミッタ領域よりもＮ倍大きなエミッタ領域を有する。例示の目的のために、Ｎ＝８とする。抵抗Ｒ２は、バンドギャップ・セルの動作電流を決定する。本例では、抵抗Ｒ１＝抵抗Ｒ３であり、抵抗Ｒ１，Ｒ３の抵抗値も、出力Ｖｒｅｆにおける電圧を調節するために用いられる。本実施例では、シリコンのバンドギャップ電圧（１．２６０５ボルト）に等しい基準電圧を、出力Ｖｒｅｆに供給する。
【００２０】
まず最初に、起動回路がトランジスタＴ３のベースに電流を供給する。起動回路は、電圧および電流基準回路１１０が安定した後には、電流を供給しない。バンドギャップ・セルが所望の出力に安定したときに、トランジスタＴ３が電流Ｉ（Ｔ３）を供給する。トランジスタＴ１，Ｔ２は、トランジスタＴ２のベース−エミッタ接合電圧が、トランジスタＴ１のベース−エミッタ接合電圧と抵抗Ｒ２間の電圧との和に等しくなるように構成されている。即ち、トランジスタＴ１，Ｔ２は同一電流で動作する。トランジスタＴ２は、素子間の導電性領域の違いにより、トランジスタＴ１よりも高い電流密度で動作する。したがって、同一電流で動作するが、トランジスタＴ２はトランジスタＴ１よりも大きなベース−エミッタ接合電圧を有する。トランジスタＴ１，Ｔ２のベース−エミッタ接合間の差電圧は、抵抗Ｒ２をバイアスする。電流Ｉ（Ｔ３）は、バンドギャップ・セルの電流に対応する電流である。トランジスタＴ６，Ｔ８は、電流Ｉ（Ｔ３）をミラーするカレント・ミラー回路を形成する。トランジスタＴ８は、電流Ｉ（Ｔ３）に対応する電流Ｉ（Ｔ８）を出力する。本実施例では、Ｔ６＝Ｔ８であるので、Ｉ（Ｔ３）＝Ｉ（Ｔ８）となる。
【００２１】
トランジスタＴ５は、電圧フォロワ構成となっている。トランジスタＴ５がトランジスタＴ３と同様に動作すると、出力Ｖｒｅｆにおける電圧は、ノード１４における電圧と同一となる。抵抗Ｒ１，Ｒ３は、トランジスタＴ３，Ｔ５が異なる動作を行った場合、出力Ｖｒｅｆにおける電圧をシリコンのバンドギャップ電圧に変化させるための調節を行う。抵抗Ｒ４間のバンドギャップ電圧は電流Ｉ（Ｔ５）を発生し、これはトランジスタＴ５によって導通される。本例では（簡略化のために）、電圧および電流基準回路１１０のバイポーラ・トランジスタのベータは、コレクタ電圧およびエミッタ電流間の差を無視し得る程大きいものとする。
【００２２】
電流Ｉ（Ｔ８）は、電流Ｉ（Ｔ５）よりも大きい。電流Ｉ（Ｔ５）を電流Ｉ（Ｔ８）から差し引き、Ｉ（Ｔ８）の残りの電流をカレント・ミラー１４０のトランジスタＴ９に結合する。トランジスタＴ９に結合された電流は、Ｔ１０にミラーされる。本例では、トランジスタＴ９，Ｔ１０の導電性領域は等しい。出力電流ＩｏｕｔはトランジスタＴ９に結合される電流と等しい。したがって、出力電流Ｉｏｕｔは、数１で表わされる。
【００２３】
【数１】
Ｉｏｕｔ＝Ｉ（Ｔ８）−Ｉ（Ｔ５）                        （１）
先に述べたように、トランジスタＴ１，Ｔ２によって導通される電流は等しい。トランジスタＴ３は、トランジスタＴ１，Ｔ２双方に電流を供給するので、トランジスタＴ３の電流Ｉ（Ｔ３）は、電流Ｉ（Ｒ２）の２倍に等しい。電流Ｉ（Ｔ３）＝２＊Ｉ（Ｒ２）がトランジスタＴ６によって導通される。本例では、トランジスタＴ６，Ｔ８は等しく、カレント・ミラー構成となっている。Ｉ（Ｔ８）とバンドギャップ・セルの電流との間の関係は、数２で記述される。
【００２４】
【数２】
Ｉ（Ｔ８）＝Ｉ（Ｔ３）＝２＊Ｉ（Ｒ２）                  （２）
トランジスタＴ１，Ｔ２間のベース−エミッタ接合電圧差によって抵抗Ｒ２を通過する電流は、数３で記述される。ＶｔはＫＴ／ｑに対応するバイポーラ・トランジスタの熱電圧であり、ここで、ｋはボルツマン係数、Ｔは温度、ｑは電子の電荷である。
【００２５】
【数３】
Ｉ（Ｒ２）＝（Ｖｔ＊Ｉｎ（Ｎ））／Ｒ２                  （３）
本例では、出力Ｖｒｅｆにおける電圧は、シリコンのバンドギャップ電圧（１．２６０５）である。電流Ｉ（Ｔ５）は抵抗Ｒ４によって決まり、数４で示される。
【００２６】
【数４】
Ｉ（Ｔ５）＝Ｖｂａｎｄｇａｐ／Ｒ４                      （４）
電流の温度係数に電流強度をかけると、電流温度感度の測定値が得られる。以下に示す数５は、電流Ｉ（Ｔ８）およびＩ（Ｔ５）の電流温度感度が等しいことを表わしている。数５の結果、電流Ｉ（Ｔ８）と電流Ｉ（Ｔ５）の温度依存性が相殺されることになる。Ｉ（Ｔ５）をＩ（Ｔ８）から差し引くことによって得られる差電流（トランジスタＴ９に結合される）は、低い温度係数を有する。
【００２７】
【数５】
ＴＣ（Ｉ（Ｔ８））＊Ｉ（Ｔ８）＝ＴＣ（Ｉ（Ｔ５））＊Ｉ（Ｔ５）    （５）
電流Ｉ（Ｔ８）の温度係数は２つのファクタに依存する。第１に、ベース−エミッタ接合電圧の電圧強度は、温度が上昇すると低下する。第２に、抵抗Ｒ２の大きさは、温度が上昇すると大きくなる。バンドギャップ・セルにおいて、トランジスタＴ４のベース−エミッタ接合の温度係数と抵抗Ｒ１間の電圧の温度係数は、所定の温度において相殺され、ゼロのＴＣ電圧を発生する。しかしながら、バンドギャップ・セルによって導通される電流Ｉ（Ｒ２）は、温度変化に対して一定ではない。電流Ｉ（Ｒ２）に対応する温度係数間の関係を、数６に記述する。
【００２８】
数６の温度係数は、トランジスタＴ１および抵抗Ｒ２による、温度に対する電流変化に対応する。これらは双方とも既知である。温度係数は、使用した特定のウエハ・プロセスによって様々な値を取る。
【００２９】
【数６】
ＴＣ（Ｉ（Ｔ８））＝ＴＣ（Ｔ１）−ＴＣ（Ｒ２）            （６）
数５を変形して電流Ｉ（Ｔ５）について解くと、数７の式が得られる。
【００３０】
【数７】
Ｉ（Ｔ５）＝（ＴＣ（Ｉ（Ｔ８））／ＴＣ（Ｒ４））＊Ｉ（Ｔ８）  （７）
数１におけるＩ（Ｔ５）の式を用いると、数８に示すように、Ｉｏｕｔの式が得られる。
【００３１】
【数８】
Ｉｏｕｔ＝Ｉ（Ｔ８）＊（１−ＴＣ（Ｉ（Ｔ８））／ＴＣ（Ｒ４））  （８）
抵抗Ｒ２の値は、数２および数３に記述した関係を用いて計算する。電流Ｉ（Ｔ８）に関するＲ２の値を数９に示す。
【００３２】
【数９】
Ｒ２＝（Ｖｔ＊Ｉｎ（Ｎ））／（０．５＊（Ｉ（Ｔ８））        （９）
抵抗Ｒ４の値は、数７からの電流Ｉ（Ｔ５）で、出力Ｖｒｅｆにおける電圧を割ったものに等しい。抵抗Ｒ４の値の式を数１０に示す。
【００３３】
【数１０】
Ｒ４＝Ｖｂａｎｄｇａｐ／Ｉ（Ｔ５）                        （１０）
ノード１４における電圧を計算するには、出力Ｖｒｅｆから開始する。先に述べたように、本例では、出力電圧Ｖｒｅｆ＝Ｖｂａｎｄｇａｐ（シリコンのバンドギャップ電圧）である。
【００３４】
数１１に示すように、トランジスタＴ３，Ｔ５のベース−エミッタ接合電圧（Ｖｂｅ）を考慮する。
【００３５】
【数１１】
Ｖ（ｎｏｄｅ１４）＝Ｖｂａｎｄｇａｐ＋Ｖｂｅ（Ｔ５）−Ｖｂｅ（Ｔ３）
（１１）
トランジスタＴ３，Ｔ５のベース−エミッタ接合電圧（Ｖｂｅ）は、数１２を用いて計算する。
【００３６】
【数１２】
Ｖｂｅ＝Ｖｔ＊Ｉｎ（Ｉ／Ｉｓ）                            （１２）
Ｖｔはバイポーラ・トランジスタの熱電圧、Ｉはトランジスタによって導通される電流、Ｉｓは使用するウエハ・プロセスによって異なる飽和電流である。
【００３７】
本例では、抵抗Ｒ１，Ｒ３の抵抗値は等しく、等しい電流を導通する。Ｒ１およびＲ３の抵抗値は数１３によって計算される。トランジスタＴ１，Ｔ２は、Ｉ（Ｒ２）に等しい電流を導通する。
【００３８】
［数１３］
Ｒ１＝Ｒ３＝（Ｖ（ｎｏｄｅ１４）−Ｖｂｅ（Ｔ２））／（Ｉ（Ｒ２））
（１３）
実際の値を用いた例によって、電圧および電流基準回路１１０の設計を例示するのに役立つ。電圧および電流基準回路１１０を使用する回路は、摂氏−５０℃ないし１５０℃の間の温度で動作する。この動作範囲の中央の温度における数１ないし１１を解くことによって、最適な結果が得られ、例えば、先に掲示した範囲では５０℃となる。Ｖｒｅｆにおける出力電圧＝１．２６０５ボルト（シリコンのバンドギャップ電圧）、電圧および電流基準回路１１０の出力電流Ｉｏｕｔ＝２０マイクロアンペア（μａ）と仮定する。また、バイポーラ・トランジスタのベース−エミッタ接合のＴＣを３０００ｐｐｍ／℃、Ｉｓ＝１．６＊１０−１６アンペア、抵抗による電流変化を４３００ｐｐｍ／℃とする。トランジスタＴ１，Ｔ２のトランジスタ比（Ｎ）は８である。電圧および電流基準回路１１０の設計は、以下のように決定される（解いた式を括弧内に示す）。
（６）  ＴＣ（Ｉ（Ｔ８））＝３０００ｐｐｍ／℃−４３００ｐｐｍ／℃
＝−１３００ｐｐｍ／℃；
（７）  Ｉ（Ｔ５）＝（−１３００ｐｐｍ／℃／−４３００ｐｐｍ／℃）
＊Ｉ（Ｔ８）＝０．３０２＊Ｉ（Ｔ８）；
（１）  Ｉｏｕｔ＝Ｉ（Ｔ８）＊（１−０．３０２）＝０．６９８＊Ｉ（Ｔ８）
＝２０μａ
変形すると、
Ｉ（Ｔ８）＝２０．０００μａ／０．６９８＝２８．６５３μａ、
数１を用いてＩ（Ｔ５）について解くと、
Ｉ（Ｔ５）＝２８．６５３μａ−２０．０００μａ＝８．６５３μａ；
（９）  Ｒ２＝（Ｖｔ＊Ｉｎ（Ｎ））／０．５＊（Ｉ（Ｔ８））
＝４，０３８オーム
ここで、Ｖｔ＠５０℃＝２７．８２ミリボルト（ｍｖ）、およびＮ＝８；
（１０）  Ｒ４＝１．２６０５ボルト／８．６５３μａ＝１４５，６７２オーム
Ｉ（Ｔ３）＝Ｉ（Ｔ８）＝２８．６５３μａ
Ｉ（Ｒ２）＝Ｉ（Ｔ３）／２＝１４．３２７μａ
（１２）  Ｖｂｅ（Ｔ５）＝２７．８２ｍｖ＊Ｉｎ（８．６５３μａ／１．６＊
１０−１６アンペア）
＝０．６８８ボルト
（１２）  Ｖｂｅ（Ｔ３）＝２７．８２ｍｖ＊Ｉｎ（２８．６５３μａ／１．６
＊１０−１６アンペア）
＝０．７２１ボルト
（１１）  Ｖ（ｎｏｄｅ１４）＝（１．２６０５＋０．６８８−０．７２１）ボルト
＝１．２２７５ボルト
（１２）  Ｖｂｅ（Ｔ２）＝２７．８２ｍｖ＊Ｉｎ（１４．３２７μａ／１．６
＊１０−１６アンペア）
＝０．７０２ボルト
（１３）  Ｒ１＝Ｒ３＝（１．２２７５ボルト−０．７０２ボルト）／１４．３
２７μａ
＝３６，６７９オーム
バイポーラ・トランジスタＴ３，Ｔ５は、電圧フォロワ構成であり、ＭＯＳＦＥＴ素子と置き換えることも可能である。同様に、ＭＯＳＦＥＴトランジスタＴ６，Ｔ７，Ｔ８もバイポーラ・トランジスタと置き換えることが可能である。
【００３９】
抵抗Ｒ５およびトランジスタＴ１１，Ｔ１２は、カレント・ミラー回路１４０の他の実施例を形成する。抵抗Ｒ５は、第１端子が（破線を通じて）ノード１７に接続され、第２端子がノード１８に接続されている。トランジスタＴ１１は、コレクタおよびベースが共通にノード１８に接続され、エミッタが接地に接続されている。トランジスタＴ１２は、コレクタが出力Ｉｒｅｆ２に接続され、ベースがノード１８に接続され、エミッタが接地に接続されている。基準電流は出力Ｉｒｅｆ２において供給される。抵抗Ｒ５は電圧降下を生じ、ノード１７における電圧を上昇させる。
【００４０】
ダイオードＤ１およびトランジスタＴ１３，Ｔ１４は、カレント・ミラー回路１４０の他の実施例を形成する。ダイオードＤ１は、アノードが（破線を通じて）ノード１７に接続され、カソードがノード１９に接続されている。トランジスタＴ１３は、ドレインおよびゲートがノード１８に共通に接続され、ソースが接地に接続されている。トランジスタＴ１４は、ドレインが出力Ｉｒｅｆ３に接続され、ゲートがノード１９に接続され、ソースが接地に接続されている。基準電流は出力Ｉｒｅｆ３において供給される。ダイオードＤ１は電圧降下を生じ、ノード１７における電圧を上昇させる。
【００４１】
図２は、図１の電圧および電流基準回路１１０の一例のシミュレーション結果を示すグラフである。電流および電圧の双方を図２に示す。図２のグラフの結果は、図１に記載した例と同様の値を用いた、トランジスタ・レベルのシミュレーションから得たものである。グラフは、２００℃の温度範囲の内５０℃を中心としてある。電圧は、この温度範囲において、１．２５７７ボルトと１．２６０５ボルトとの間で変動を生じている（２．８ミリボルトの変動）。電流は、この温度範囲において、１９．２５マイクロアンペアと２０．５０マイクロアンペアとの間（１．２５マイクロアンペア）の間で変動を生じている。
【００４２】
以上の説明から、電圧および電流基準回路が提供されたことが認められよう。この電圧および電流基準回路は、低い温度係数を有し、素子数も最少なため、回路が使用するダイ面積の縮小が図られる。電圧基準はこの回路において基準電圧を発生する。電圧基準からの電流を用いて、電流基準を発生する。電圧基準からの電流の温度係数は既知である。電圧基準の基準電圧によって、抵抗にバイアスをかける。この抵抗および基準電圧によって発生される電流は、電圧基準からの温度係数に対応する温度係数を有する。抵抗によって発生される電流を、電圧基準からの電流から差し引く。２つの電流の温度依存性は互いに相殺し合う。電圧基準からの電流の残りの電流は、温度係数が低い。この残りの電流をカレント・ミラーに結合し、ミラーされた電流を基準電流として供給する。
【図面の簡単な説明】
【図１】本発明による電圧および電流基準回路の構成図。
【図２】図１に示した電圧および電流基準のシミュレーションを示すグラフ。
【符号の説明】
１１０    電圧および電流基準回路
１２０    電圧基準
１３０    電圧フォロワ
１４０    カレント・ミラー回路
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０    トランジスタ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４    抵抗
Ｃ１    コンデンサ
【図１】
0004328391.tif 000002
【図２】
0004328391.tif 000003