(57)【特許請求の範囲】
【請求項１】
半導体デバイス上に導電性バンプを形成する方法であって、
相互接続位置（２２）を有する半導体デバイスを提供する段階と、
前記相互接続位置（２２）の上にクロム層（１６）を形成する段階と、
前記クロム層（１６）の上に銅からなる第１層（３６）を形成する段階と、
前記第１層（３６）の上に、蒸着プロセスを利用して錫からなる第２層（４０）を形成する段階と、
前記銅からなる第１層（３６）を形成する段階の後にかつ前記錫からなる第２層（４０）を形成する段階の前に、金層を形成する段階と、
蒸着プロセスを利用して、鉛からなるスタンドオフ構造を形成する第３層（４６）を、前記第２層（４０）の上に形成する段階と、
前記第３層（４６）の上に錫及び鉛の共晶材料からなる第４層（４８）を形成する段階と、
前記第４層（４８）をリフローして前記相互接続位置（２２）の上に前記バンプを形成する段階であって、前記第４層（４８）はリフロー後に、前記スタンドオフ構造を囲む、段階と
を具備することを特徴とする方法。
【請求項２】
前記半導体デバイスの相互接続位置は半導体基板（２４）上に形成され、かつ、パッシベーション層（３０）によって部分的に被覆された金属パッドからなる請求項１に記載の方法。
【請求項３】
前記スタンドオフ構造は、前記半導体デバイスをプリント回路基板へ装着する時に、その半導体デバイスのパッシベーション層とプリント回路基板との間の空間を画定する請求項２に記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般に、半導体デバイスのパッケージングに関し、さらに詳しくは、半導体デバイス上で相互接続バンプを形成することに関する。
【０００２】
【従来の技術】
ＤＣＡ(Direct Chip Attach)またはフリップ・チップ・ボンディング(flip-chip bonding)は、半導体ダイを、セラミック・チップ・キャリアなど次のレベルの相互接続配線や、有機性プリント回路基板に接続するために半導体業界で利用される。Ｃ−４(Controlled Collapsed Chip Connection)として知られるＤＣＡの一つの方法では、高鉛含有半田バンプを半導体ダイの湿式ボンディング・パッド上に被着させる。次に、これらの半田バンプは、ＰＣ基板など次のレベルの相互接続上のトレースまたはパッドに半田付けされる。
【０００３】
半田バンプをＰＣ基板に接続する前に、共晶錫・鉛半田(eutectic tin-lead solder)などの低音半田を、物理的かつ電気的接続が望ましいＰＣ基板に設けられたパッド上に配置することによって、ＰＣ基板を準備しなければならない。次に、デバイスの半田バンプは、半田被覆パッド上で整合され、共晶半田がデバイスと、Ｃ−４バンプと、ＰＣ基板との間で接続を形成するように加熱される。ＰＣ基板にＣ−４半田を直接接合することは、３３０℃以上の高温と、これらの温度に耐えられるＰＣ基板とを必要とし、このようなＰＣ基板はほとんどの用途で一般に高価すぎる。
【０００４】
ＤＣＡ用途におけるＣ−４技術の問題点は、ＰＣ基板上で第２の低温半田を利用することである。Ｃ−４ダイの装着に対処するために共晶半田をプリント回路板に配置することは、更なる時間とコストを必要とする。プリント回路基板に共晶半田を配置する追加コストは、ＤＣＡチップ当たり０．５０ドルから１．００ドルの範囲であると推定されてきた。この追加コストは、一部の用途では高価である。Ｃ−４ダイ・バンプ上に共晶を配置することにより、共晶を回路基板に適用するコストを克服する試みがなされてきた。これは共晶を回路基板に適用するコストを省くが、依然として、共晶を適用する前にＣ−４プロセス全体を完了する必要があり、Ｃ−４プロセスにおいて追加工程となる。Ｃ−４構造を利用することに伴う別の欠点は、蒸着方法により高鉛含有材料を形成するコストである。そのため、Ｃ−４バンプ構造の利用は製造環境において割高になる傾向があることが実証されている。
【０００５】
Ｃ−４バンプの利用の別の長期的な問題点は、特に高錫半田で次のレベルの相互接続に接合した場合の経時的なデバイス信頼性である。特定の条件下で、アンダバンプ・メタライゼーション（ＵＢＭ：under bump metalization）が侵食され、信頼性問題を引き起こすことが長年観察されてきた。極端な場合、ＵＢＭの部分がダイを、そしてバンプ自体内に完全にリフトオフする。その結果、高鉛バンプはクロム層１６と直接接触し、これは良好な金属間界面(intermetalic interface)を提供しない。
【０００６】
別の種類のＤＣＡは、Ｅ−３(Evaporated, Extended Eutectic)プロセスを利用する。Ｅ−３バンプ構造は、実質的に厚い鉛層の直上に形成された薄い錫層またはキャップを含む。鉛キャップを利用することにより、バンプ構造は、加熱されると、蒸着されたバンプの大半を占めるわずかな部分の鉛と反応することによって、共晶液状層(eutectic liquidous layer)を形成する。Ｅ−３バンプを利用することにより、ＰＣ基板を共晶半田で準備する必要がなくなる。さらに、Ｅ−３バンプを利用することにより、次のレベルの基板に装着する前に半田バンプをリフローする必要がなくなる。
【０００７】
Ｅ−３バンプ構造の利用はＣ−４構造のいくつかの欠点を克服するが、Ｅ−３バンプは比較的柔らかいという点で問題がある。Ｅ−３バンプは、厚い鉛層のために比較的柔らかい。鉛は、延性の高い元素である。鉛の延性には利点もあるが、高い延性が望ましくない場合もある。例えば、高延性バンプは、デバイスのパッケージングおよび出荷中に生じるような物理的な力によって変形しやすい。いったん破損すると、それ以降の処理は保証できない。そのため、Ｅ−３バンプ構造が変形すると、デバイスを破棄する必要がある。
【０００８】
ＤＣＡ業界における重要な成長分野の一つが、従来技術の問題点を克服するために共晶バンプを利用することである。しかし、共晶バンプの利用も問題があることが実証されている。ＤＣＡデバイス上の共晶バンプに伴う一つの問題点は、バンプ付ダイが装着される有機性回路基板の制限に関する。一般に、特に低コスト用途におけるプリント回路基板は、パッド相互接続位置を画定するための広い製造マージンを有する。これらの広い許容範囲の結果、ＰＣ基板上のかなりの量の銅相互接続がコンタクト部位として露出されることがある。共晶バンプ付ダイ構造をこのような回路基板に装着する際に、ＤＣＡダイのバンプに伴う半田と、ＰＣ基板上の銅相互接続との間の湿潤性(wettability)は、ＰＣ基板の表面からデバイスの表面までの距離であるスタンドオフ高さが、現在利用可能なアンダフィル処理を確実に利用できる寸法よりも小さくなることである。
【０００９】
最小スタンドオフ高さの問題を克服するために用いられる一つの従来方法は、この高さを特定の距離に制限するダイ用の銅スタンドオフを形成する。しかし、銅スタンドオフを利用することによる問題点も存在する。銅スタンドオフの利用に伴う一つの問題は、大きな銅スタンドオフは応力をダイの能動部分に移すことができ、その結果、信頼性が損なわれることである。逆に、小さな銅スタンドオフは、錫と反応し、その結果、銅スタンドオフが完全に反応し、そのため低い接続が形成されるという点で問題がある。
【００１０】
【発明が解決しようとする課題】
従って、従来技術の問題点を克服する、ＤＣＡ用途で利用可能なバンプ構造を特定することは有用である。
【００１１】
【実施例】
図１は、半導体基板２４，導電性相互接続２２（またはバンプ・パッドともいう），パッシベーション層(passivation layer)３０およびＵＢＭ(under bump metallurgy)部分１１を有するデバイス３２を示す。一実施例では、半導体基板２４は単結晶シリコン基板である。あるいは、半導体基板２４は、ＳＯＩ(silicon-on-insulator)基板，ＳＯＳ(silicon-on-sapphire)基板などでもよい。
【００１２】
一実施例では、導電性相互接続２２は、デバイス３２に対して外部の接続を形成する物理的接合を行うための金属ボンディング・パッドである。金属パッドは、一般にアルミニウムまたは銅からなる。あるいは、導電性相互接続２２は、アルミニウム・銅合金などの合成層または合金層や、窒化チタンの上層を具備するアルミニウムでもよい。
【００１３】
パッシベーション層３０は、一実施例では、任意の絶縁材料によって形成できる。例えば、パッシベーション層は、燐添加ガラス(phosphorous doped glass)，プラズマ被着されたシリコン・オキシニトライド(silicon oxynitride)，プラズマ・エンハンスト窒化物(plasma enhanced nitride)またはこれらの組み合わせ、もしくは他の絶縁材料を利用して形成できる。
【００１４】
一実施例では、デバイス３２のＵＢＭ１１は、金属パッド２２上に形成されたクロム層１６，銅層３６および錫層４０を含む。追加の層がＵＢＭ１１にあってもよい。例えば、薄い相領域(thin phase region)は、クロム層と銅層との間に存在することがあり、および／または以降の処理の前に銅の酸化を防ぐために、金層３８を銅の上に形成できる。
【００１５】
一実施例では、錫層４０は、以降のバンプ構造を半導体デバイス３２に適切に接合するために、蒸着プロセスを利用して形成される。他の実施例では、錫層はスパッタリングにより形成でき、具体的には、錫層４０は銅層３６とそれ以降の層との間のボンディング材として機能する。一般に、錫層４０は、１０００〜１２，０００オングストロームの厚さを有する。特定の実施例では、１２５０〜１７５０オングストロームの厚さを有する錫層４０は、従来技術において観察された信頼性問題を克服するのに十分であることが発明者によって観察された。錫層４０の相互作用ならびに本発明の全体的な信頼性を向上させる錫層４０の効果について、以下で詳細に説明する。
【００１６】
図２は、ＵＢＭ構造１１の上に共晶材料４２を形成した後の、図１の構造の実施例を示す。共晶材料は、半導体ダイを利用して処理を促進するために用いられる。一般に、このような処理は、プリント回路基板へのダイ装着である。一実施例では、共晶材料は高錫化合物を含む。このような共晶材料の一つに、６４％錫−３６％鉛の半田がある。多くの他の共晶材料が知られている。さらに、基板への適切なチップ装着を可能にする近共晶材料(near eutectic materials)も本発明によって想定される。一般に、本発明で用いられる半田は、経済的なＰＣ基板材料の利用を可能にするため、２８０℃以下のピーク・リフロー温度で処理される。
【００１７】
共晶材料４２は、多数の方法および形状のうちの任意のもので形成できる。図２に示す実施例では、共晶材料４２は、ＵＢＭ構造１１を完全に封入するように適用されている。そうすることで、以降のリフロー工程により、共晶材料４２が構造１１の端部の周りで濡れる可能性が高くなる。ただし、他の実施例では、共晶材料４２は、ＵＢＭを完全に取り囲まずに、ＵＢＭ構造１１の上に主に被着でき、この場合でも、以降のリフローにより端部の周りの適切な濡れが可能になる。
【００１８】
さらに別の実施例（図示せず）では、ＵＢＭ構造１１の実際の端部をパッシベーション材料３０の部分で被覆できる。このような構造では、共晶材料４２は、構造１１の露出された境界内に形成でき、あるいは構造１１の露出された境界の外に形成できる。共晶材料４２は、任意の数の半田被着方法によって被着できる。例えば、半田ジェット被着(solder jet deposition)，ステンシルまたはマスクを利用した半田のプリント被着または半田ペーストの適用を利用できる。さらに、被着される半田４２の実際の量は、所望の端部バンプ寸法に依存する。すなわち、大きな半田バンプを形成するためには、小さなバンプを形成するために適用されるよりも多い量の半田材料４２がデバイスに適用される。異なる量の半田材料４２は、厚い被着を利用することにより、あるいは半田を大きな領域に適用することによって制御できる。
【００１９】
図２の共晶材料は、リフロー処理または工程以降の、半田バンプ４５として図３に示される。図３に示すように、リフロー工程の後、リフローされた共晶領域４５が形成され、これは共晶領域４５によって囲まれたＵＢＭ構造１１の端部を一般に収容する。さらに、リフロー処理により、共晶領域４５は、プリント回路基板上にさらに装着するための所望の形状を得ることができる。
【００２０】
前述のように、ＵＢＭの銅部分の上に錫含有バンプおよび共晶半田を形成すると、長期的な信頼性の問題が生じる。従来技術は、過剰な錫により信頼性問題が生じることを教授している。本発明者の研究観察に基づき、信頼性問題の根幹は、過剰な錫だけではなく、ＵＢＭ層で銅と錫の金属間化合物を形成する方法に伴う不均等な応力であると考えられる。さらに、２２０℃以上の処理温度で高錫半田を従来技術で用いると、ＵＢＭは高い速度で侵食されることを発明者は観察した。これは、銅錫金属間化合物は錫と接触すると２２７℃で液状化することに起因すると考えられる。MatijasevicらによるCopperTin Multi-layer Composite Solderを参照されたい。
【００２１】
Ｃ−４技術では、鉛・錫が溶融してＣ−４バンプを形成する際に、錫・鉛バンプにおける錫のダイナミックな相互作用により、ＵＢＭの錫層の割れが生じると考えられる。錫・鉛Ｃ−４バンプは、約３％錫−９７％鉛の成分で被着される。Ｃ−４バンプを形成するリフロー工程の後、錫・鉛Ｃ−４バンプにおいて観察される成分は、約２％錫−９８％鉛となる。失われた１％は、ＵＢＭの銅層と反応する。バンプ溶融の際に錫が銅と反応するため、錫が銅層と反応する際に、銅層の表面で不均等な応力が生じると考えられる。不均等な応力の結果、割れが生じ、それによりさらに多くの銅が錫と反応することになる。その結果、従来のＣ−４バンプにおけるほとんどすべての銅は錫と反応することが分析により判明した。これにより、錫・鉛バンプとクロム層１６との間に主に物理的な接続が生じる。この物理的な接続は、前述のように時間とともに劣化しやすい。
【００２２】
錫・鉛半田を被着する前に均等な錫層４０が形成される本発明を利用する銅層を分析すると、半田バンプのリフロー後も均等な銅層が残ることが実証された。しかし、均等な錫層４０は、従来のＣ−４銅層に伴う割れを生じさせないように反応するという意外な効果が得られる。この結果の意外な性質は、PowellおよびTrivediによるFlip Chip on FR-4 Integrated Circuit Packagingによって裏付けられ、過剰な錫はチップ・パッドを侵食することが述べられている。
【００２３】
従来技術に対する更なる利点は、共晶領域４５を利用することが、Ｅ３タイプのデバイスに比べて、物理的な損傷に対するデバイスの感受性を低減することである。この感受性の低下の一つの理由は、たとえ損傷したとしても、共晶領域４５は、プリント回路基板への以降の装着時に、所望の位置にリフローする傾向があることである。従って、共晶材料では損傷に対するより大きな許容度がある。これは、硬い鉛部分を有しており、いったん損傷すると損傷したままとなるＥ−３構造とは異なる。共晶錫・鉛などの半田からなる場合、バンプ全体はリフローするため、組立工程は、Ｅ−３構造を利用する場合よりも堅牢となる。Ｃ−４バンプを接合するために大量の共晶錫・鉛半田を利用すると、PowellおよびTrivediが述べるようにＵＢＭ侵食によって信頼性問題が生じる。
【００２４】
図２の別の実施例では、層４３は、Ｃ−４技術で用いられるタイプの高鉛含有半田である。一般に、これは９７％鉛，３％錫である。この実施例では、図３の構造４５は、リフローした高鉛含有半田を表す。
【００２５】
図４を参照して、本発明の別の実施例を示す。図４の実施例では、スタンドオフ構造４６は、共晶領域４８の形成の前に、ＵＢＭ１１の上に形成される。スタンドオフ構造４６は、共晶領域４８よりも高い融点を有するように選択される。スタンドオフ構造４６は、プリント回路基板への以後の装着時に、半導体デバイスのパッシベーション層３０と、デバイスが装着されるプリント回路基板（図示せず）との間で空間を画定する。このスタンドオフ構造４６は、デバイス３３とプリント回路基板（図示せず）との間に位置する膜下材料(under film material)を決める際に、高い柔軟性を可能にする。一般に、スタンドオフ構造４６は、蒸着鉛プロセスを利用して形成されるが、任意の鉛被着プロセスでもよい。特定の実施例では、スタンドオフ構造４６は実質的に純粋な鉛である。スタンドオフ構造４６の高さは、プリント回路基板上に装着されるダイをアンダフィル処理するために必要な高さに依存する。一般に、パッシベーション層より上の約７５μの高さが有利である。スタンドオフ構造４６の形成の後、図４に示すデバイスを形成するために、共晶領域４８は被着され、続いてリフローされる。
【００２６】
なお、本発明の利点の一つは、銅層３６の上に形成される錫層４０が均等な錫・銅の金属間化合物を提供することである。この金属間領域の結果、銅層は、従来技術に比べて、リフロー工程中の損傷に対する抵抗が強くなる。例えば、Ｃ−４従来技術では、Ｃ−４構造に伴うＵＢＭの銅層は、リフロー処理中に錫と完全に反応することが観察される。しかし、本発明において形成される均等な表面構造により、ＵＢＭの銅層は共晶材料の錫と不規則に反応する可能性がない。その結果、リフローの後にも、均等なバルク銅層３６が残る。ただし、金属間銅・錫化合物を形成するために、元の銅界面３６の一部は元の錫層４０と反応する。対照的に、Ｃ−４構造に伴うような従来の方法を利用すると、鉛・錫バンプ材料のリフロー後に、連続したバルク銅層は残らない。さらに、残りの銅は金属間状態であり、銅・錫金属間化合物の個別の「島(island)」の間に割れや開口部が形成されるように反応している。銅・錫金属間化合物の間の隙間により、鉛バンプ材料に対して下層のクロムが露出される。その結果、鉛はクロムと接触し、これがコンタクトを形成するが、必ずしも信頼性の高い電気相互接続を形成するわけではない。
【図面の簡単な説明】
【図１】半導体デバイス上のＵＢＭ(under bump metallurgy)構造を示す断面図である。
【図２】バンプ材料を被着した後の、図一のＵＢＭ構造を示す断面図である。
【図３】図２のバンプ材料のリフロー後の、ダイ・バンプを示す断面図である。
【図４】ＵＢＭの上に形成されたスタンドオフ部分を有する、第３図のダイ・バンプを示す断面図である。
【符号の説明】
１１  ＵＢＭ
１６  クロム層
２２  導電性相互接続
２４  半導体基板
３０  パッシベーション層
３２  デバイス
３６  銅層
３８  金層
４０  錫層
４２  共晶材料
４５  半田バンプ
４６  スタンドオフ構造
４８  共晶部分
【図１】
0004334647.tif 000002
【図２】
0004334647.tif 000003
【図３】
0004334647.tif 000004
【図４】
0004334647.tif 000005