(57)【特許請求の範囲】
【請求項１】
第１のセラミックシートを前記第１のセラミックシートよりも高い焼結温度を有する第２のセラミックシートで挟み積層体を得る工程と、前記積層体の第１面に前記第１のセラミックシートに至る溝を形成する工程と、前記溝により分離された前記第２のセラミックシートの端部を前記第１のセラミックシートの上面よりも下にくるように前記溝の部分にＶ字状の型を押し付ける工程と、前記第１のセラミックシートが焼結しかつ前記第２のセラミックシートが焼結しない温度で前記積層体を焼成する工程と、前記第２のセラミックシートを除去する工程と、前記溝で前記積層体を分割する工程とを備えた、積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はチップ部品、半導体等を実装する平面精度に優れた積層セラミック電子部品の製造方法及びその電子部品を用いた電子機器に関する。
【０００２】
【従来の技術】
従来の積層セラミック電子部品の製造方法について説明する。まずガラスセラミック粉末に有機バインダーおよび可塑剤などを混合して第１のセラミックシートが得られる。次に第１のセラミックシートの表面に導体パターンが形成され、第１のセラミックシートが積層される。その後、第１のセラミックシートの上下に、第１のセラミックシートの焼成温度で焼結しない第２のセラミックシートが積層されて積層体が得られる。次にこの積層体の表面の第１のセラミックシートにスリットが形成された後に第１のセラミックシートの焼成温度で焼成され、焼結していない第２のセラミックシートが除去される。次いでスリットで積層体が分割され、積層セラミック電子部品が得られる。
【０００３】
この積層セラミック電子部品が、表面に電極パターンを有する回路基板に実装され電子機器が製造される。
【０００４】
上記積層セラミック電子部品においては、焼成時第２のセラミックシートは焼結せず殆ど収縮しないので、焼結により収縮しようとする第１のセラミックシートを拘束する。従って、第１のセラミックシートの収縮を抑制でき、平面精度に優れた積層セラミック電子部品を生産性良く得ることができる。
【０００５】
【発明が解決しようとする課題】
しかし上記方法によると、積層セラミック電子部品の端部は鋭角となる。従って、この電子部品が回路基板に実装される時に回路基板に撓みが発生すると、回路基板にこの端部が接触することにより、積層セラミック電子部品に割れや欠けが発生し、特性が劣化する。
【０００６】
【課題を解決するための手段】
第１のセラミックシートが第１のセラミックシートよりも高い焼結温度を有する第２のセラミックシートで挟まれて積層体が得られる。積層体に第１のセラミックシートに至る溝が、第２のセラミックシートが第１のセラミックシートの溝の上端部を被覆するように形成される。第１のセラミックシートが焼結しかつ第２のセラミックシートが焼結しない温度で積層体が焼成される。第２のセラミックシートが除去され、溝で積層体が分割されて、積層セラミック電子部品が製造される。
【０００７】
この方法により、平面精度を確保しつつ、耐衝撃性に優れた積層セラミック電子部品が製造される。
【０００８】
【発明の実施の形態】
（実施の形態１）
図１〜図４は本発明の実施の形態１における積層セラミック電子部品の製造工程を説明するための要部拡大断面図、図５は積層セラミック電子部品の断面図である。第１のセラミックシート１１はＡｌ2Ｏ3，ＣａＯ−ＢａＯ−ＳｉＯ2系ガラス等を用いて作製される。第２のセラミックシート１２は第１のセラミックシート１１の焼結温度よりも高い焼結温度を有し、Ａｌ2Ｏ3を用いて作製される。導体パターン１３はＡｇあるいはＡｇ−Ｐｔを用いて形成される。積層体にはスリット状の溝１４ａとＶ字状の溝１４ｂが設けられる。
【０００９】
図６は実施の形態１における電子機器の側面図である。表面に電極パターン６３を有する回路基板６４に図５に示す積層セラミック電子部品６０が実装される。
【００１０】
以下実施の形態１における積層セラミック電子部品の製造方法について説明する。
【００１１】
まず第１のセラミックシート１１と導体パターン１３とが交互に積層され、この上下面が第２のセラミックシート１２で挟み込まれて一体化された積層体が作製される。第１のセラミックシート１１と第２のセラミックシート１２の少なくとも一方の間には導体パターン１３が存在する。
【００１２】
次に、図１に示すようにカッター刃などで第１のセラミックシート１１に至るスリット状の溝１４ａが積層体の表面の所定の位置に形成され、続いて図２に示すように断面がＶ字状の金型で溝１４ａを押し開くようにして溝１４ｂが形成される。この時、金型の先端は第１のセラミックシート１１に到達する。溝１４ａ，１４ｂの形成後は、第２のセラミックシート１２が第１のセラミックシート１１の溝１４ａの内部上方の部分を被覆する。そして、第１のセラミックシート１１の溝１４ａを形成する部分の上端は曲面状に面取りされる。
【００１３】
またこの溝に対向するように、積層体裏面にも同様の溝１４ａ，１４ｂが設けられる。その後、この積層体がプレスされて、図３に示すように溝１４ｂが小さくなる。
【００１４】
そしてこの状態のまま、第１のセラミックシート１１及び導体パターン１３が焼結され、かつ第２のセラミックシート１２が焼結されないように積層体が焼成される。このとき、第２のセラミックシート１２は焼結されないのでほとんど収縮しない。従って、焼結する第１のセラミックシート１１が収縮するのを抑制され、平面精度に優れた焼結体が得られる。第１のセラミックシート１１の溝１４ｂの部分は自由度が他の部分よりも大きいので収縮し、溝１４ｂは再び図４に示すように大きくなる。
【００１５】
次に、第２のセラミックシート１２のみが除去される。第２のセラミックシート１２は未焼結なので、容易に除去できる。
【００１６】
次いで、導体パターン１３を有する表面にＩＣ６１やコンデンサ６２などが導体パターン１３に接続され、溝１４ａ，１４ｂで積層体が分割され、図５に示すような積層セラミック電子部品６０が得られる。
【００１７】
積層セラミック電子部品６０は、平面精度に優れているだけでなく端部が曲面状に面取りされるので、衝撃に強く優れた強度を有する。
【００１８】
積層セラミック電子部品６０が図６に示すように、表面の電極パターン６３を有する回路基板６４に実装されることにより、例えば携帯電話などの各種電子機器が製造される。
【００１９】
例えば電子機器に衝撃が加わり、回路基板６４に撓みが発生した場合、積層セラミック電子部品６０は端部が曲面状に面取りされるので、回路基板６４に接触したとしても回路基板６４の損傷を防止できる。
【００２０】
なお、溝１４ａ，１４ｂは別の方法で形成されてもよい。断面がＶ字状の金型が積層体表面の所定の位置に押し付けられて、断面がＶ字状の溝が形成される。この時、金型の先端が第１のセラミックシート１１に到達し、第２のセラミックシート１２が第１のセラミックシート１１の溝の内部上方を被覆する。第１のセラミックシート１１の溝を形成する部分の上端は曲面状に面取りされる。次にこの溝を更に深くするように、カッター刃などでスリット状の溝が設けられる。
【００２１】
導体パターン１３は導体パターンを含む抵抗体パターン等の回路パターンでもよい。
【００２２】
（実施の形態２）
まず実施の形態１と同様にして形成された積層体は、溝１４ａ，１４ｂが形成された後、実施の形態１と同様に焼成される。ただし、第１のセラミックシート１１と第２のセラミックシート１２との間に導体パターン１３が形成されない。
【００２３】
次に第２のセラミックシート１２が除去された後、焼結体の表面に金属ペーストが塗布され、焼き付けられることにより導体パターン１３が形成される。その後、この導体パターン１３の上にＩＣやコンデンサなどの電子部品が実装される。その後、溝１４ａ，１４ｂで積層体が分割され、積層セラミック電子部品６０が得られる。そして電子部品６０は回路基板に実装され、電子機器が製造される。
【００２４】
実施の形態２においても実施の形態１と同様に、得られた積層セラミック電子部品は平面精度に優れているだけでなく端部が曲面状に面取りされるので、衝撃に強く優れた強度を有する。また回路基板に実装後、撓みが発生したとしても積層セラミック電子部品６０は端部が曲面状に面取りされるので、回路基板６４に接触したとしても損傷を防止できる。
【００２５】
実施の形態２と実施の形態１とは、積層セラミック電子部品６０の表面の導体パターン１３が積層体の焼成前あるいは焼成後に形成されるかだけが異なる。
【００２６】
表面の導体パターン１３の形成に熱処理工程を含む場合、実施の形態１においては、熱処理工程が一度で済むので実施の形態２よりも生産性に優れる。
【００２７】
（実施の形態３）
図７は実施の形態３における積層セラミック電子部品の製造工程を説明するための要部拡大断面図である。実施の形態１，２と同様の構成要素については同番号を付して説明を省略する。
【００２８】
まず実施の形態１と同様に第１のセラミックシート１１と導体パターン１３を交互に積層され、上、下面を第２のセラミックシート１２が挟み込んだ積層体が作製され、溝１４ａ，１４ｂが表、裏面に設けられる。
【００２９】
次に、図７に示すようにこの積層体の上、下面の溝１４ａ，１４ｂを覆うように第２のセラミックシート１２と同様の材質の第３のセラミックシート１５が圧着される。この時、積層体は外周から加圧されるため、実施の形態１と同様に溝１４ａは最初に形成した時よりも小さくなる。
【００３０】
その後、この積層体が、第１のセラミックシート１１及び導体パターン１３が焼結しかつ第２と第３のセラミックシート１２、１５が未焼結となるように焼成される。この結果、実施の形態１と同様に溝１４ａは再び大きくなる。
【００３１】
次に第２と第３のセラミックシート１２、１５が除去され、積層体の表面にＩＣやコンデンサ等の電子部品が実装された後、溝１４ａ，１４ｂで積層体を分割され、図５に示すような積層セラミック電子部品が得られる。
【００３２】
実施の形態３においては、端部が曲面状に面取りされ、溝１４ａ，１４ｂを形成した後に第３のセラミックシート１５で積層体の上、下面が圧着される。これにより、焼成時の第１のセラミックシート１１の収縮をされに抑制できるので実施の形態１よりも平面精度に優れた積層セラミック電子部品を得ることができる。
【００３３】
実施の形態３においては積層セラミック電子部品表面の導体パターンは、実施の形態１のように焼成前、あるいは実施の形態２のように焼成後に形成されてもよい。
【００３４】
実施の形態１〜３においては、第２のセラミックシート１２が第１のセラミックシート１１の端部を被覆するように溝１４ａが設けられることにより、積層セラミック電子部品の端部を曲面状に面取りできる。
【００３５】
また従来の積層セラミック電子部品においては端部を曲面状に面取りするためには焼成後研磨する必要がある。電子部品が表面に導体パターン１３を有する場合、研磨により導体パターン１３が損傷する場合があるので端部を曲面にできない。この電子部品が回路基板に実装されると、基板に撓みが発生した場合端部が回路基板に接触し、積層セラミック電子部品が損傷することがある。導体パターン１３の代りに抵抗体パターンを有する電子部品では損傷により特性が劣化する。
【００３６】
Ｖ字状の溝１４ａとスリット状の溝１４ｂからなる断面がＹ字状の分割用の溝は、Ｖ字状の型で形成された部分よりも、刃で形成された部分の方が長い。これにより第１のセラミックシート１１の収縮を抑制しつつ、焼成後に積層体は容易に分割できる。
【００３７】
実施の形態１〜３ではこれらの溝は積層体の表、裏面に設けられるが、溝はいずれか一方の面にのみ設けられても焼成後積層体は容易に分割できる。溝は、積層体が回路基板に実装される際の基板に対向する面に形成され、撓みにより電子部品が損傷するのを防止することが好ましい。
【００３８】
さらに、第２のセラミックシート１２は、平面精度に優れた積層セラミック電子部品を得るため、焼成時に第１のセラミックシート１１が収縮するのを抑制する。第１及び第２のセラミックシート１１，１２の両方に分割用の溝が設けられると、それだけ第１のセラミックシート１１の自由度が大きくなる。これにより第１のセラミックシート１１は溝を大きくする方向に収縮しやすくなり、積層セラミック電子部品の形状精度が悪くなる恐れが有る。分割用の溝が設けられた後に積層体が加圧されて溝１４ａが圧縮され、見かけ上溝１４ａが小さくなる。これにより焼成時、第１のセラミックシートが収縮したとしても、前もって溝１４ａが圧縮されているので、元の状態、即ち所望の形状の焼結された積層体を得ることができる。
【００３９】
【発明の効果】
本発明によると、第１のセラミックシートとこれを挟むこれよりも高い焼結温度を有する第２のセラミックシートとを有する積層体の表面に、第１のセラミックシートに至るように溝が形成される。これにより、端部が曲面状に面取りされる耐衝撃性に優れた積層セラミック電子部品を得ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における積層セラミック電子部品の要部拡大断面図
【図２】  実施の形態１における積層セラミック電子部品の要部拡大断面図
【図３】  実施の形態１における積層セラミック電子部品の要部拡大断面図
【図４】  実施の形態１における積層セラミック電子部品の要部拡大断面図
【図５】  本発明の実施の形態１，２における積層セラミック電子部品の断面図
【図６】  実施の形態１，２における電子機器の側面図
【図７】  本発明の実施の形態３における積層セラミック電子部品の要部拡大断面図
【符号の説明】
１１  第１のセラミックシート
１２  第２のセラミックシート
１３  導体パターン
１４ａ  溝
１４ｂ  溝
１５  第３のセラミックシート
６０  積層セラミック電子部品
６１  ＩＣ
６２  コンデンサ
６３  電極パターン
６４  回路基板
【図１】
0004211606.tif 000002
【図２】
0004211606.tif 000003
【図３】
0004211606.tif 000004
【図４】
0004211606.tif 000005
【図５】
0004211606.tif 000006
【図６】
0004211606.tif 000007
【図７】
0004211606.tif 000008