(57)【特許請求の範囲】
【請求項１】
スパイラル状に拡がる導電性ワイヤ又は導電性パス（１４）によって形成されたフラットコイル（１０）と、半導体基板（４）に集積された電子回路とを含むマイクロ構造体であって、
前記電子回路は、基準回路（４０）と前記フラットコイルとに各々接続された２つの入力トランジスタ（５４、５８）を有する比較器を含み、
前記入力トランジスタの各々は、ソースとドレインとの間に、該トランジスタが導通状態のときに電流が流れるチャネルを備え、
前記フラットコイルは、前記半導体基板（４）の上面又は下面に配置され、
前記入力トランジスタの各々は、前記フラットコイルが拡がる前記マイクロ構造体の表面（１６）に形成された領域に組み込まれ、
前記入力トランジスタの各々の前記ソース及び前記ドレインが、該トランジスタに近接して配置された前記導電性ワイヤ又は前記導電性パスの部分と実質的に直角の方向に沿って配列され、前記チャネルを流れる電流が、前記フラットコイルで生成された磁界に実質的に平行に流れることを特徴とするマイクロ構造体。
【請求項２】
前記２つの入力トランジスタは、前記フラットコイルの前記導電性ワイヤ又は前記導電性パスの一部分の下にそれぞれ配置されていることを特徴とする請求項１に記載のマイクロ構造体。
【請求項３】
前記マイクロ構造体が誘導性センサであり、前記比較器が差動弛張発振器を形成することを特徴とする請求項１又は２に記載のマイクロ構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、上側又は下側表面にフラットコイルが配置された基板に集積された回路を含むマイクロ構造体に関し、特に基板の表面に設けられた保護層上に電流を生じるように置かれたスパイラルコイルに関する。
【０００２】
【従来の技術】
半導体基板に集積された複数のトランジスタによって形成された電子回路と、半導体基板の表面に配置されたフラットコイルとを含むマイクロ構造が知られている。
【０００３】
【発明が解決しようとする課題】
本発明の視野の中では、開発したマイクロ構造の寸法を最大限に減らすために、前記フラットコイルは前述の電子回路に少なくとも部分的に重ねられる。しかしながら、寸法を減らしたこのマイクロ構造の開発の場において、発明者は、フラットコイルによって発生した磁界がフラットコイルによって規定された表面の下にある集積電子回路のある高感度のトランジスタに影響を及ぼすことが分かった。特に、それらの高感度のトランジスタは比較的低電流で動作するものである。
【０００４】
【課題を解決するための手段】
上述の問題を解決するために、本発明は、スパイラル状に拡がる導電性ワイヤ又は導電性パス（１４）によって形成されたフラットコイル（１０）と、半導体基板（４）に集積された電子回路とを含むマイクロ構造体であって、前記電子回路は、基準回路（４０）と前記フラットコイルとに各々接続された２つの入力トランジスタ（５４、５８）を有する比較器を含み、前記入力トランジスタの各々は、ソースとドレインとの間に、該トランジスタが導通状態のときに電流が流れるチャネルを備え、前記フラットコイルは、前記半導体基板（４）の上面又は下面に配置され、前記入力トランジスタの各々は、前記フラットコイルが拡がる前記マイクロ構造体の表面（１６）に形成された領域に組み込まれ、前記入力トランジスタの各々の前記ソース及び前記ドレインが、該トランジスタに近接して配置された前記導電性ワイヤ又は前記導電性パスの部分と実質的に直角の方向に沿って配列され、前記チャネルを流れる電流が、前記フラットコイルで生成された磁界に実質的に平行に流れる。
【０００５】
これらの特徴の結果として、フラットコイルによって発生した磁界は高感度となるトランジスタの組の各トランジスタにおけるソース及びドレインの配列と平行である。したがって、これらのトランジスタのソース及びドレイン間に流れる電流を形成する電子はそれ故ローレンツ力を受けないし、電界効果トランジスタ（ＦＥＴ）の場合に、ソース及びドレイン間のチャネルの深さは、コイルの支持構造としての基板に集積された電子回路と重ねられた前記コイルの存在による影響を受けない。
【０００６】
【発明の実施の形態】
図１と図２を参照して、本発明によるマイクロ構造の一般的な実施形態を以下に説明する。
誘導性センサ２は複数のトランジスタ６によって形成された電子回路を集積している半導体基板４を含む。基板４の上側の面にはフラットコイル１０と接触パッド１２が配置されている。図２においてコイル１４は上側の表面８に配置され、そして図１では示されていないパッシベーション層又は保護層によって覆われている。
【０００７】
コイル１０はスパイラル状に展開する導電性ワイヤ又は導電性パス１４によって形成される。ここで示される変形例において、コイル１０は単一の同じ平面上をスパイラル状に拡がる。しかしながら、パッシベーション層等によって分離されるいくつかのレベルに配置されたフラットコイルを設けることも可能である。そのコイルは当業者に知られた種々の方法で得ることができ、特に図２の場合のようにメタル層の真空蒸着によっても得ることができ、又は図３に示された変形例のように電気的方法によってもできる。
【０００８】
コイル１０は表面１６を規定している（図１でハッチをした表面）。センサ２を形成する電子回路は基板４に一点鎖線で規定された領域１８内で集積されている。表面１６は上面図（図１）のような重なりをもって領域１８内に位置している。少なくとも、センサ２の電子回路を形成する複数のトランジスタのうちのいくつかのトランジスタと、コイル１０によって規定される表面１６とは互いに重ねられる。本発明によれば、表面１６で重なっているトランジスタの中で比較的低電流で動作するときに高感度となる少なくとも前記トランジスタ（図２におけるトランジスタ６）の組が、トランジスタ６の導通状態の機能として、ソース２０及びドレイン２２間でトランジスタ６に発生する電流Ｉの方向に一致する方向２４に沿ってそれらの各々のソース２０とドレイン２２が一列になるように配列される。この方向はトランジスタ６に近接して置かれた導電性ワイヤ又は導電性パス１４の部分２６と直角である。
【０００９】
トランジスタ６は、トランジスタ６のゲートを規定する制御電極３０に印加されて導通状態の機能にあるときソース２０及びドレイン２２間において深さが変わるチャネル２８を生じる電界効果トランジスタ（ＦＥＴ）である。ソース２０及びドレイン２２は２つの電極３２及び３４とそれぞれ関連することに注意されたい。本発明によれば、チャネル２８に流れる電流Ｉはチャネル２８の付近にコイル１０によって発生する磁界Ｂに対して実質的に平行である。それ故、トランジスタのソース及びドレインの間を流通する電子に殆どローレンツ力はない。
【００１０】
図１において、コイルはコイル捲線の形状を四角又は矩形に規定する直線構成セグメントによってスパイラル状に巻かれている。４つの半対角線３６、３７、３８及び３９の間において、表面１６の４つの領域はワイヤ又は金属被覆したパスが互いに平行である直線セグメントの一組を規定している。それ故、これらの４つの各領域において、ワイヤ又はパス１４におけるセグメントの方向と直角な方向は一様である。好ましくは、集積回路の高感度トランジスタは半対角線からある距離をおいてこれらの４つの領域のうちの１つだけにそれぞれ重ねられる。トランジスタを通っている磁界Ｂの方向はうまく規定され、ワイヤ又はパス１４の直線セグメントの方向と実質的に直角である。それ故、磁界Ｂはチャネル２８がコイル１０の部分２６と直角であるトランジスタ６における電流Ｉと実質的に平行であることを保証している。
【００１１】
図３には、先に説明した最初の実施形態を改良した本発明の変形を示している。コイル１０の電線１４は特に電解槽によって得られる。このワイヤ１４の幅ＬF は数マイクロメーター（μｍ）である。トランジスタ６の長さＬT はワイヤ１４の幅ＬF より小さい。本発明によれば、コイル１０によって画定された表面２６と重なっておりそして高感度なトランジスタの組の各トランジスタ６は、ワイヤ１４の下に位置するようにそれぞれ配置される。コイル１０の単一のセグメントによって発生した磁界がこのセグメントの周囲を回っていると、そのセグメントに近接して生じた磁界はワイヤ１４の下にあるトランジスタ６のソース２０及びドレイン２２の間のチャネル２８によって規定される方向と実質的に平行である。
【００１２】
図２及び３において、ワイヤ１４を流れる電流Ｊは丸の中に十字記号で示した。
図４及び５はセンサ２の集積回路の実施形態に対応する回路図を示している。図４は基準回路４０を含む差動弛張発振器と、インダクタンスＬC と抵抗ＲC によって電気的に規定したコイル１０を含む検出回路の一般的な電気回路図を示している。比較器４４はその入力において基準回路４０への第１接続線４６と検出回路４２への第２接続線４８を有している。
【００１３】
図５は比較器４４を形成する電子回路をより詳細に示しており、それは電流ミラー回路の縦属接続と増幅段の縦属接続を有している。接続線４６及び４８は２つの入力トランジスタ５４及び５６の２つの制御電極５０及び５２にそれぞれ接続されている。これらの２つの入力トランジスタ５４及び５６は比較的低電流で動作するときに特に影響を受け易い。本発明によると、少なくともこれらの２つのトランジスタ５４及び５６は、これらのトランジスタにおけるソース及びドレインの間のチャネルに流れる電流の方向がこれらのトランジスタに近接しておかれたコイルのワイヤの方向と直角であるように配置される。むしろ、これらの２つのトランジスタ５４及び５６は図３の好ましい変形例に従って配置されるとよい。
【００１４】
集積回路の回路図の設計にあたって、当業者であれば、入力トランジスタ５４及び５６に図５に示されるように他のトランジスタを同様の手法で、即ち本発明によって決まる範囲にしたがって配置することもできる。
【図面の簡単な説明】
【図１】  本発明による誘導性センサの平面図である。
【図２】  図１のII−II線に沿った横断面図である。
【図３】  本発明の好適な変形に関する図２と同様の横断面図である。
【図４】  差動弛張発振器によって形成される誘導性センサの電子回路を示す回路図である。
【図５】  差動弛張発振器によって形成される誘導性センサの電子回路を示す回路図である。
【符号の説明】
２…誘導性センサ
４…半導体基板
６…トランジスタ
８…上側表面
１０…コイル
１４…導電性ワイヤ又は導電性パス
２０…ソース
２２…ドレイン
２８…チャネル
Ｂ…磁界
Ｉ…電流
【図１】
0004279409.tif 000002
【図２】
0004279409.tif 000003
【図３】
0004279409.tif 000004
【図４】
0004279409.tif 000005
【図５】
0004279409.tif 000006