(57)【特許請求の範囲】
【請求項１】
受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算手段と、
前記乗算手段により乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出手段と、
前記特徴情報検出手段により検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出手段と
を備えることを特徴とする情報処理装置。
【請求項２】
受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算ステップと、
前記乗算ステップにより乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出ステップと、
前記特徴情報検出ステップで検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出ステップと
を含むことを特徴とする情報処理方法。
【請求項３】
受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算ステップと、
前記乗算ステップにより乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出ステップと、
前記特徴情報検出ステップで検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出ステップと
を含む処理を情報処理装置に実行させるプログラムを記録したコンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は情報処理装置および方法、並びに記録媒体に関し、特に、キャリア同期せずに、受信信号から、シンボルを遅延検波し、遅延検波された信号から特徴情報を検出するようにし、低C/N（Carrier to Noise）においても、フレーム同期をとることができるようにした情報処理装置および方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
従来、衛星放送の電波を受信し、受信信号のフレーム同期を確保する場合、先ず、キャリア再生した後に、ユニークワードを検出して、フレーム同期を捕っている。また、キャリア再生には、コスタスループや２乗ループなどの負帰還回路が用いられている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このように、キャリア再生に、コスタスループや２乗ループなどの負帰還回路を用いると、同期補足に時間がかかる課題があった。
【０００４】
また、受信信号に、BPSK（Binary Phase Shift Keying）、QPS（Quadrature Phase Shift Keying）、８PSK（Phase Shift Keying）などの異なる変調方式の信号が混在する場合、迅速な変調方式がバースト的に変化するため、同期補足が困難である課題があった。
【０００５】
本発明はこのような状況に鑑みてなされたものであり、低C/N時においても、キャリア再生せずに、迅速に、フレーム同期できるようにするものである。
【０００６】
【課題を解決するための手段】
請求項１に記載の情報処理装置は、受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算手段と、乗算手段により乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出手段と、特徴情報検出手段により検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出手段とを備えることを特徴とする。
【０００７】
請求項２に記載の情報処理方法は、受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算ステップと、乗算ステップにより乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出ステップと、特徴情報検出ステップで検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出ステップとを含むことを特徴とする。
【０００８】
請求項３に記載の記録媒体は、受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算ステップと、乗算ステップにより乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出ステップと、特徴情報検出ステップで検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出ステップとを含む処理を情報処理装置に実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする。
【０００９】
請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の記録媒体においては、受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とが乗算され、乗算されることで得られた複数の信号に基づいて、特徴情報が検出され、検出された特徴情報に基づいて、フレーム同期が検出される。
【００１０】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１１】
請求項１に記載の情報処理装置は、受信信号と、該受信信号を複数の異なる数のシンボルに対応する分だけ遅延させた信号とを乗算する乗算手段（例えば、図３の乗算回路３１）と、乗算手段により乗算されることで得られた複数の信号に基づいて、特徴情報を検出する特徴情報検出手段（例えば、図３のユニークワード検出回路３５）と、特徴情報検出手段により検出された特徴情報に基づいて、フレーム同期を検出するフレーム同期検出手段（例えば、図３のフレーム同期/非同期検出回路３７）とを備えることを特徴とする。
【００１２】
図１は、送信装置１の構成例を表している。送信信号は、スイッチ１１に供給される。ユニークワード生成部１２は、ユニークワードＷ１（詳細は、図１０を参照して後述する）を生成し、スイッチ１１に供給する。スイッチ１１は、供給された送信する信号と、ユニークワード生成部１２より供給されたユニークワードＷ１の出力を切り換え、その出力をスイッチ１３に供給する。スイッチ１３は、スイッチ１１より供給された入力データおよびユニークワードＷ１と、ユニークワード生成部１４により生成されたユニークワードＷ２（詳細は、図１０を参照して後述する）の一方を選択し、畳み込み符号化部１５に出力する。
【００１３】
畳み込み符号化部１５は、スイッチ１３より供給されるデータに対して、符号化率1/2の畳み込み符号化処理を施し、QASK（Quadrature Amplitude Shift Keying）マッピング部１６に供給する。QASKマッピング部１６は、畳み込み符号化部１５より供給されたデータを、所定の信号にマッピング変調し、その同相成分Ｉ信号と直交成分Ｑ信号を、QAM（Quadrature Amplitude Modulation）変調部１７にそれぞれ出力する。QAM変調部１７は、供給された同相成分Ｉ信号と直交成分Ｑ信号をQAM変調し、ナイキストフィルタ１８に供給する。ナイキストフィルタ１８は、供給された信号をフィルタ処理し、直交変調部１９に供給する。直交変調部１９は、供給された信号を直交変調し、RF（Radio Frequency）信号を生成し、伝送路２に送信する。
【００１４】
図２は、衛星回線などの伝送路２を模式的に表したものである。送信装置１から送信されたRF信号は、乗算部２１に供給される。乗算部２１は、供給された信号に周波数オフセットを乗算し、加算部２２に出力する。加算部２２は、供給された信号にノイズを加算し、受信装置３に送信する。
【００１５】
図３は、受信装置３の構成例を表している。受信されたRF信号は、受信信号と該受信信号を１シンボル遅延させた信号とを乗算する乗算回路３１−１（以下、単に乗算回路３１−１と称する）乃至受信信号を５シンボル遅延させた信号とを乗算する乗算回路３１−５（以下、単に乗算回路３１−５と称する）（以下、乗算回路３１−１乃至乗算回路３１−５を個々に区別する必要がないとき、Ｎ乗算回路３１（詳細は、図４を参照して後述する）と記述する。その他の回路も同様とする）に供給されるとともに、シンボルクロック生成回路３２に供給される。
【００１６】
乗算回路３１−１は、供給されたRF信号を１シンボルに対応する時間だけ遅延し（以下、これを１シンボル遅延すると略記する）、データ判定回路３４−１に出力する。乗算回路３１−２は、供給されたRF信号を２シンボル遅延し、データ判定回路３４−２に出力する。乗算回路３１−３は、供給されたRF信号を３シンボル遅延し、データ判定回路３４−３に出力する。乗算回路３１−４は、供給されたRF信号を４シンボル遅延し、データ判定回路３４−４に出力する。乗算回路３１−５は、供給されたRF信号を５シンボル遅延し、データ判定回路３４−５に出力する。
【００１７】
シンボルクロック生成回路３２（詳細は、図５を参照して後述する）は、受信したRF信号からシンボルポジションを生成し、タイミング信号発生回路３３に出力するとともに、生成したシンボルポジションに同期してRF信号を補間し、生成した補間信号をコスタスループ回路３９に出力する。
【００１８】
タイミング信号発生回路３３は、供給されたシンボルポジションからタイミング信号を発生し、データ判定回路３４−１乃至３４−５に出力するとともに、データ判定回路４０に出力する。
【００１９】
データ判定回路３４−１は、乗算回路３１−１より供給された信号から、タイミング信号発生回路３３より供給された信号に基づいて、シンボル（データ）を判定し、判定したシンボルをユニークワード検出回路３５−１に出力する。データ判定回路３４−２乃至３４−５も同様に、供給された信号から、タイミング信号発生回路３３より供給された信号に基づいて、シンボルを判定し、判定したシンボルをユニークワード検出回路３５−２乃至３５−５に出力する。
【００２０】
ユニークワード検出回路３５−１乃至３５−５（詳細は、図６を参照して後述する）は、予めユニークワードが設定されており、データ判定回路３４−１乃至３４−５より供給された信号との相関を演算し、その相関値を合成回路３６に出力する。
【００２１】
合成回路３６は、ユニークワード検出回路３５−１乃至３５−５より供給された相関値を加算し、フレーム同期/非同期検出回路３７に出力する。
【００２２】
フレーム同期/非同期検出回路３７は、合成回路３６からの出力の値が所定の閾値以上となったとき、ユニークワードを検出したことを示す検出信号を生成し、この検出信号からフレーム同期しているか否かを判定し、その判定結果をTMCC/バースト同期タイミング発生回路３８に出力する。
【００２３】
TMCC/バースト同期タイミング発生回路３８は、フレーム同期/非同期検出回路３７より供給された検出結果から、TMCCおよびバーストに同期しているか否かを判定し、判定された結果に基づいて、コスタスループ回路３９に制御信号を出力する。
【００２４】
コスタスループ回路３９は、TMCC/バースト同期タイミング発生回路３８より供給された制御信号により、動作状態とされ、シンボルクロック生成回路３２より供給された補間信号からキャリアを再生し、データ判定回路４０に出力する。
【００２５】
データ判定回路４０は、タイミング信号発生回路３３より供給されたタイミング信号に基づいて、コスタスループ回路３９より供給された信号からシンボル（データ）を判定し、判定したデータをQASKデマッピング回路４１に出力する。
【００２６】
QASKデマッピング回路４１は、データ判定回路４０より供給された信号をQASKデマッピング復調し、ビタビ復号回路４２に出力する。ビタビ復号回路４２は、供給された信号をビタビ復号する。
【００２７】
図４は、図３のＮ乗算回路３１の構成例を表している。受信されたRF信号は、分離器５１に供給される。分離器５１は、供給されたRF信号を同相成分Ｉ信号と直交成分Ｑ信号に分離し、同相成分Ｉ信号をナイキストフィルタ５２に出力し、直交成分Ｑ信号をナイキストフィルタ５５に出力する。
【００２８】
ナイキストフィルタ５２は、供給された同相成分Ｉ信号をフィルタ処理し、乗算器５３およびＮシンボル遅延器５４に出力する。Ｎシンボル遅延器５４は、供給された信号をＮシンボル遅延し、乗算部５３に出力する。乗算部５３はナイキストフィルタ５２より供給された信号とＮシンボル遅延器５４より供給された信号を乗算し、図３のデータ判定回路３４に出力する。
【００２９】
ナイキストフィルタ５５は、供給された直交成分Ｑ信号をフィルタ処理し、乗算器５６およびＮシンボル遅延器５７に出力する。Ｎシンボル遅延器５７は、供給された信号のシンボルをＮシンボル遅延し、乗算器５６に出力する。乗算器５６は、ナイキストフィルタ５５より供給された信号とＮシンボル遅延器５７よりＮシンボル遅延された信号を乗算し、図３のデータ判定回路３４に出力する。
【００３０】
図５は、シンボルクロック生成回路３２の構成例を表している。受信されたRF信号は、インタポレータ６１に供給される。インタポレータ６１は、供給されたRF信号を、後述するタイミングコントローラ７６より供給されるシンボルポジションに同期して補間し、補間信号をコスタスループ回路３９および誤差検出器６２に出力する。
【００３１】
インタポレータ６１より供給された補間信号は、誤差検出器６２の分離部６３に供給される。分離部６３は、供給された補間信号を同相成分Ｉ信号と直交成分Ｑ信号に分離し、同相成分Ｉ信号を加算部６４および遅延部６５に出力し、直交成分Ｑ信号を加算部６８および遅延部６９に出力する。
【００３２】
加算部６４は、分離部６３より供給された同相成分Ｉ信号と、遅延部６５により所定の遅延量（１サンプル分）だけ遅延された信号を加算し、平均値生成部６６に出力する。平均値生成部６６は、供給された信号の平均値を演算し、乗算部６７に出力する。乗算部６７は、供給された信号を２乗し、加算部７２に出力する。
【００３３】
加算部６８は、分離部６３より供給された直交成分Ｑ信号と、遅延部６９により所定の遅延量（１サンプル分）だけ遅延された信号を加算し、平均値生成部７０に出力する。平均値生成部７０は、供給された信号の平均値を演算し、乗算部７１に出力する。乗算部７１は、供給された信号を２乗し、加算部７２に出力する。
【００３４】
加算部７２は、乗算部６７より供給された信号と、乗算部７１より供給された信号を加算し、減算器７３および遅延部７４に出力する。減算器７３は、加算部７２より供給された信号からと、遅延部７４により所定の遅延量（１サンプル分）だけ遅延された信号を減算する。すなわち、これにより、１サンプル前の値と現在の値との誤差が演算される。この誤差は、LPF（Low Pass Filter）７５に出力される。
【００３５】
LPF７５は、供給された誤差信号の高域周波数成分を除去し、低域周波数成分を通過し、タイミングコントローラ７６に出力する。タイミングコントローラ７６は、供給された信号からシンボルポジションを生成し、インタポレータ６１に出力するとともにタイミング信号発生回路３３に出力する。
【００３６】
図６は、図３のユニークワード検出回路３５の構成例を表している。データ判定回路３４より出力された信号は、ユニークワード検出器８１およびシンボル遅延器８２に供給される。
【００３７】
ユニークワード検出器８１は、予め、ユニークワードＷ２が設定されており、この値と、データ判定回路３４より供給された信号との相関を演算し、その相関値を合成回路３６に出力する。
【００３８】
一方、シンボル遅延器８２は、供給されたRF信号を所定の遅延時間（ユニークワードＷ１とユニークワードＷ２の配置に対応した時間）だけ遅延し、ユニークワード検出器８３に出力する。
【００３９】
ユニークワード検出器８３は、予め、ユニークワードＷ１が設定されており、この値と、シンボル遅延器８２より供給された信号との相関を演算し、その相関値を合成回路３６に出力する。
【００４０】
図７は、フレーム同期/非同期検出回路３７の構成例を表している。比較器９１は、合成回路３６より供給された信号をスレッショュルド（ＴＨ）値５０と比較し、その比較結果を判定回路９２に出力する。判定回路９２は、供給された比較結果からフレームに同期しているか否かを判定し、その判定結果をTMCC/バースト同期タイミング発生回路３８に出力する。
【００４１】
図８は、コスタスループ回路３９の構成例を表している。図５のシンボルクロック生成回路３２のインタポレータ６１より出力された補間信号は、遅延器１００および分離器１０１に供給される。遅延器１００は、分離器１０１は、供給された信号を同相成分Ｉ信号と直交成分Ｑ信号に分離し、同相成分Ｉ信号をLPF１０２に出力するとともに、直交成分Ｑ信号をLPF１０３に出力する。LPF１０２は、供給された信号の高域周波数成分を除去し、低域周波数成分を通過し、合成器１０４に出力する。LPF１０３は、供給された信号の高域周波数成分を除去し、低域周波数成分を通過し、合成器１０４に出力する。合成器１０４は、供給された同相成分Ｉ信号と直交成分Ｑ信号を複素信号として合成し、乗算器１０５に出力する。乗算器１０５は、供給された信号を２乗し、乗算器１０６に出力する。
【００４２】
乗算器１０６は、乗算器１０５より供給された信号と位相反転器１２４より供給された信号を乗算し、その位相誤差を含むキャリアを位相抽出器１０７に出力する。位相抽出器１０７は、乗算器１０６より供給された複素信号から位相成分を抽出し、スイッチ１０８を介して増幅器１１０および増幅器１１１に出力する。スイッチ１０８は、TMCC/バースト同期タイミング発生回路３８より供給されるタイミング信号によりオンされる。
【００４３】
増幅器１１０は、位相抽出器１０７より供給された位相信号を増幅し、加算器１１４に出力する。増幅器１１１は、位相抽出器１０７より供給された位相信号を増幅し、加算器１１２に出力する。加算器１１２は、増幅器１１１より供給された信号と１クロック（１サンプリング時間）遅延器１１３により所定の遅延量（１クロック分）だけ遅延された信号を加算し（増幅部１１１の出力を積分し）、１クロック遅延器１１３と加算器１１４に出力する。加算器１１４は、増幅器１１０および加算器１１２より供給された信号を加算し、加算器１１６に出力する。増幅器１１０、増幅器１１１、加算器１１２、１クロック遅延器１１３、および加算器１１４により、ラグリード型のループフィルタ１０９が構成されている。
【００４４】
加算器１１６は、加算器１１４より供給された信号（ループフィルタ１０９より供給された信号）と、１クロック遅延器１１８により所定の遅延量（１クロック分）だけ遅延された信号を加算し、モジュロ器１１７に出力する。モジュロ器１１７は、加算器１１６より供給された位相信号を０乃至２πの範囲の値に変換し、１クロック遅延器１１８と１クロック遅延器１１９に出力する。１クロック遅延器１１９は、供給された位相信号を１クロック分だけ遅延した後、変換器１２０に出力する。変換器１２０は、供給された位相信号を複素信号に変換した後、位相反転器１２１と乗算器１２３に出力する。加算器１１６、モジュロ器１１７、１クロック遅延器１１８、１クロック遅延器１１９、および変換器１２０により、VCO（Voltage Controlled Oscillator）１１５が構成されている。
【００４５】
位相反転器１２１は、供給された信号の位相を反転し、位相誤差が除去されたキャリアとして図３のデータ判定回路４０に出力するとともに、乗算器１２３に出力する。乗算器１２３は、変換器１２０より供給された位相信号を２乗し、位相反転器１２４に出力する。位相反転器１２４は、供給された位相信号の位相を反転し、乗算器１０６に出力する。
【００４６】
次に、送信装置１、伝送路２、および受信装置３の動作について説明する。まず、送信装置１の動作について説明する。送信する信号は、スイッチ１１に供給される。ユニークワード生成部１２は、ユニークワードＷ１を生成し、スイッチ１１に供給する。スイッチ１１は、まず、ユニークワード生成部１２より供給されるユニークワードＷ１を選択し、ユニークワードＷ１をスイッチ１３に出力する。スイッチ１３は、供給されたユニークワードＷ１を選択し、畳み込み符号化部１５に供給する。次に、スイッチ１１は、入力されたTMCC信号を選択し、スイッチ１３を介して畳み込み符号化部１５に出力する。さらに、スイッチ１３は、ユニークワード生成部１４で生成されたユニークワードＷ２を選択し、畳み込み符号化部１５に出力する。
【００４７】
畳み込み符号化部１５は、供給されたユニークワードＷ１、TMCC信号、およびユニークワードＷ２に、符号率1/2の畳み込み符号化処理を施し、QASKマッピング部１６に出力する。QASKマッピング部１６は、畳み込み符号部１５より供給されたデータを、所定の信号にマッピング変調し、その同相成分Ｉ信号と直交成分Ｑ信号をQAM変調部１７にそれぞれ出力する。QAM変調部１７は、供給された同相成分Ｉ信号と直交成分Ｑ信号をQAM変調し、ナイキストフィルタ１８に出力する。ナイキストフィルタ１８は、供給された信号をフィルタ処理し、直交変調部１９に出力する。直交変調部１９は、供給された信号を直交変調し、RF信号を生成して伝送路２に出力する。
【００４８】
図２の伝送路２の乗算部２１は、供給された信号に周波数オフセットを乗算し、加算部２２に出力する。加算部２２は、供給された信号にノイズを加算し、受信装置３に送信する。
【００４９】
次に、受信装置３の動作について説明する。受信されたRF信号は、図３のＮ乗算回路３１に供給されるとともに、シンボルクロック生成回路３２に供給される。Ｎ乗算回路３１に供給された信号は、図４のＮ乗算回路３１の分離器５１に供給される。分離器５１は、受信されたRF信号を同相成分Ｉ信号と直交成分Ｑ信号に分離し、同相成分Ｉ信号をナイキストフィルタ５２に出力し、直交成分Ｑ信号をナイキストフィルタ５５に出力する。
【００５０】
ナイキストフィルタ５２は、供給された同相成分Ｉ信号をフィルタ処理し、乗算器５３およびシンボル遅延器５４に出力する。シンボル遅延器５４は、供給された信号をＮシンボル遅延し、乗算器５３に出力する。乗算器５３は、ナイキストフィルタ５２より供給された信号と、Ｎシンボル遅延器５４より供給された信号を乗算し、データ判定回路３４に出力する。
【００５１】
ナイキストフィルタ５５は、供給された直交成分Ｑ信号をフィルタ処理し、乗算器５６およびＮシンボル遅延器５７に出力する。Ｎシンボル遅延器５７は、供給された信号をＮシンボル遅延し、乗算器５６に出力する。乗算器５６は、ナイキストフィルタ５５より供給された信号と、Ｎシンボル遅延器５７より供給された信号を乗算し、データ判定回路３４に出力する。
【００５２】
一方、図３のシンボルクロック生成回路３２に供給されたRF信号は、図５のインタポレータ６１に出力される。インタポレータ６１は、供給されたRF信号を、タイミングコントローラ７６より供給されたシンボルポジションに同期して補間し、補間信号をコスタスループ回路３９に出力するとともに、誤差検出器６２に出力する。
【００５３】
誤差検出器６２に供給された補間信号は、分離部６３に供給される。分離部６３は、供給された信号を同相成分Ｉ信号と直交成分Ｑ信号に分離し、同相成分Ｉ信号を加算部６４および遅延部６５に出力し、直交成分Ｑ信号を加算部６８および遅延部６９に出力する。
【００５４】
遅延部６５は、供給された信号を１シンボル分だけ遅延し、加算部６４に出力する。加算部６４は、分離部６３より供給された信号と遅延部６５より供給された信号を加算し、平均値生成部６６に出力する。平均値生成部６６は、供給された信号の平均値をとり、乗算部６７に出力する。乗算部６７は、供給された信号を２乗し、加算部７２に出力する。
【００５５】
遅延部６９は、供給された信号を１シンボル分だけ遅延し、加算部６８に出力する。加算部６８は、分離部６３より供給された信号と遅延部６９より供給された信号を加算し、平均値生成部７０に出力する。平均値生成部７０は、供給された信号の平均値をとり、乗算部７１に出力する。乗算部７１は、供給された信号を２乗し、加算部７２に出力する。
【００５６】
加算部７２は、乗算部６７より供給された信号と乗算部７１より供給された信号を加算し、減算器７３および遅延部７４に出力する。遅延部７４は、供給された信号を、１シンボル分だけ遅延し、減算器７３に出力する。減算器７３は、加算部７２より供給された信号から、遅延部７４より供給された信号を減算し、その誤差信号をLPF７５に出力する。この誤差信号は、誤差検出器５２に供給された補間信号のシンボル位置のずれに対応した誤差信号となっている。
【００５７】
LPF７５は、供給された信号の高域周波数成分を除去し、低域周波数成分のみを通過し、タイミングコントローラ７６に出力する。タイミングコントローラ７６は、供給された信号から、シンボルの位置に対応するシンボルポジションを生成し、図３のタイミング発生回路３３およびインタポレータ６１に出力する。
【００５８】
タイミング信号発生回路３３は、供給されたシンボルポジションに基づいて、タイミング信号を発生し、データ判定回路３４およびデータ判定回路４０に出力する。
【００５９】
データ判定回路３４は、Ｎ乗算回路３１より供給された信号から、タイミング信号発生回路３３より供給されたタイミング信号に基づいて、シンボル（データ）を検出し、その検出結果をユニークワード検出回路３５に出力する。ここで、データ判定回路３４の動作について、図９を参照して説明する。図９は、BPSK変調方式シンボルマッピングを表している。データ判定回路３４には、予め、同相成分Ｉ信号と直交成分Ｑ信号からなる組（Ｉ，Ｑ）に対して閾値が設けられている。例えば、図９に示すように、同相成分Ｉ信号に対して閾値１３０（直線１３０が示す閾値）が設定されている。データ判定回路３４は、Ｎ乗算回路３１より供給された信号の同相成分Ｉ信号が、例えば、予め設定している閾値１３０よりも大きい場合、シンボル［０］を検出したと判定し、検出したシンボルを復調し、ユニークワード検出回路３５に出力する。また、供給された信号の同相成分Ｉ信号が、予め設定している閾値１３０よりも小さい場合、シンボル［１］を検出したと判定し、検出したシンボルを復調し、ユニークワード検出回路３５に出力する。
【００６０】
データ判定回路３４よりユニークワード検出回路３５に供給された信号は、図６のユニークワード検出回路３５のユニークワード検出器８１およびシンボル遅延器８２に供給される。ユニークワード検出器８１は、予め、ユニークワードＷ２が設定されており、この値と供給された信号との相関を演算し、その相関値を合成回路３６に出力する。
【００６１】
一方、シンボル遅延器８２は、供給された信号を所定の遅延時間（ユニークワードＷ１とユニークワードＷ２の配置に対応した時間）だけ遅延し、ユニークワード検出器８３に出力する。ユニークワード検出器８３は、予め、ユニークワードＷ１が設定されており、この値と供給された信号との相関を演算し、その相関値を合成回路３６に出力する。
【００６２】
合成回路３６は、ユニークワード検出回路３５−１乃至３５−５それぞれのユニークワード検出器８１とユニークワード検出器８３からの相関値を合成（加算）し、図３のフレーム同期/非同期検出回路３７に出力する。すなわち、ユニークワード検出回路３５−１乃至３５−５それぞれのユニークワード検出器８１とユニークワード検出器８３でそれぞれユニークワードＷ２とユニークワードＷ１が検出されたとき、検出信号が合成回路３６に出力される。
【００６３】
ここで、ユニークワード検出器８１およびユニークワード検出器８３、並びに合成回路３６の動作を図１０を参照して詳細に説明する。まず、ユニークワード検出器８１に供給される信号について説明する。この信号は、図１０（Ａ）に示すように、１フレームが９６ビットで構成され、最初の１６ビット（TAB１）または最後の１６ビット（TAB２）の位置に、図１０（Ｂ）に示すように、それぞれユニークワードＷ１またはユニークワードＷ２が配置される。具体的には、８つのフレームにより構成されるスーパーフレームのうち、フレームの先頭のTAB１にはユニークワードＷ１が配置され、後部のTAB２にはユニークワードＷ２が配置される。但し、残りの７つのフレームにおいては、TAB１にユニークワードＷ１が配置されるが、TAB２には、ユニークワードＷ３が配置される。なお、この例においては、ユニークワードｗ１として値（１Ｂ９５）が設定され、ユニークワードＷ２として値（Ａ３４０）が設定されている（いずれも１６進表記）。６４ビットのデータとしては、変調方式や符号化率等の伝送情報を含むTMCCが配置されている。
【００６４】
図１０（Ｃ）は、符号化率1/2の畳み込み符号化処理が施された後の信号を表している。但し、先頭の４ビットは、前段の信号の最後の４ビットである。この４ビットを除く信号は、畳み込み符号化されているため、合計１９２ビットの信号とされている。このうちのユニークワードＷ１とユニークワードＷ２にあたる部分（３２ビット）のそれぞれの先頭の１２ビットは、畳み込み符号化の際に前段のビットと併せて符号化されているため、ユニークワードとして用いることができない。したがって、ユニークワードとしては、残りの２０ビットが用いられており、ユニークワードＷ１の先頭のビットと、ユニークワードＷ２の先頭のビットとは、１６０ビット分離れている（このビット数に対応する遅延が、図１０のシンボル遅延器８２により与えられる）。
【００６５】
次に、例えば、図１０（Ｃ）に示した信号が受信されているものとして、ユニークワード検出回路３５−１乃至３５−５それぞれのユニークワード検出器８１およびユニークワード検出器８３、並びに合成回路３６の動作について説明する。ユニークワード検出器８１には、２０ビットのユニークワードＷ２が予め設定されている。そして、ユニークワード検出器８１は、供給される信号との相関を１ビットづつ演算し、一致したとき１、一致しなかったとき−１を、合成回路３６に出力する。例えば、演算した相関値が１８の場合、相関値１８が合成回路３６に出力される。
【００６６】
一方、ユニークワード検出器８３に供給される信号は、ユニークワード検出器８１に供給される信号よりもユニークワードＷ２とユニークワードＷ１の距離（具体的には１６０ビット）に対応する分だけ遅延され供給されている。これにより、ユニークワード検出器８１にユニークワードＷ２が入力されるタイミングにおいて、ユニークワード検出器８３に、ユニークワードＷ１が入力されることになる。そして、ユニークワード検出器８３は、供給される信号との相関を１ビットづつ演算し、一致したとき１、一致しなかったとき−１を合成回路３６に出力する。例えば、演算した相関値が１８の場合、相関値１８が合成回路３６に出力される。
【００６７】
このように、合成回路３６には、ユニークワード検出回路３５−１乃至３５−５の全てのユニークワード検出器８１およびユニークワード検出器８３から相関値が出力される。合成回路３６は、全てのユニークワード検出回路３５−１乃至３５−５からの相関値を合成（加算）し、図３のフレーム同期/非同期検出回路３７に出力する。
【００６８】
ここで、合成回路３６より出力された検出信号のフレーム同期/非同期検出回路３７での処理について説明する。合成回路３６より供給された検出信号は、図７のフレーム同期/非同期検出回路３７の比較器９１に供給される。比較器９１は、合成回路３６より供給された信号を、予め設定されているＴＨ値と比較し、合成回路３６より供給された信号が、ＴＨ値よりも大きい場合、フレームに同期していることを示す検出信号を判定回路９２に出力する。判定回路９２は、入力された検出信号に基づいて、図１１のフローチャートに示す処理を行って、フレーム同期を判定する。
【００６９】
すなわち、ステップＳ１において、判定回路９２は、比較器９１より検出信号が入力されたか否かを判定し、検出信号が入力されたと判定した場合、ステップＳ２において、比較器９１より検出信号が３回連続して所定のタイミングで入力されたか否かを判定する。
【００７０】
ステップＳ２において、判定回路９２は、比較器９１より検出信号が３回連続して入力されなかったと判定した場合、ステップＳ１に戻る。３回連続して検出結果が入力されたと判定した場合、判定回路９２は、ステップＳ３において、フレーム同期検出信号をTMCC/バースト同期タイミング発生回路３８に出力し、ステップＳ４に移る。なお、ステップＳ２において、３回連続して検出信号が入力されたか否かを判定するのは、誤検出率を減少させるためである。
【００７１】
一方、３回連続して検出信号が入力されなかったかをステップＳ４において判定し、連続して入力されなかった回数が、まだ３回に達していないと判定された場合、ステップＳ４にとどまる。ステップＳ４で、３回連続して入力されなかったと判定された場合、判定回路９２は、ステップＳ５において、フレーム非同期検出信号（Ｌ）をTMCC/バースト同期タイミング発生回路３８に出力し、ステップＳ１に戻り、上述した処理が繰り返される。なお、ステップＳ４において、３回連続して入力されなかったか否かを判定するのは、誤って同期はずれを起こすのを保護するためである。
【００７２】
TMCC/バースト同期タイミング発生回路３８は、供給された信号を基準として、TMCC信号とバースト信号のタイミングに同期しているタイミング信号（Ｈ）を発生し、コスタスループ回路３９に出力する。
【００７３】
TMCC/バースト同期タイミング発生回路３８より出力されたタイミング信号（同期タイミング信号（Ｈ）または非同期タイミング信号（Ｌ））は、図８のコスタスループ回路３９のスイッチ１０８に供給される。スイッチ１０８は、TMCC/バースト同期タイミング発生回路３８より供給されたタイミング信号が（Ｈ）の場合（BPSK変調されているTMCC信号またはバースト信号が受信されている場合）、オンにされ、供給されたタイミング信号が（Ｌ）の場合、オフにされる。
【００７４】
図８のコスタスループ回路３９の分離器１０１には、図５のインタポレータ６１より補間信号が供給される。分離器１０１は、供給された信号を同相成分Ｉ信号と直交成分Ｑ信号に分離し、同相成分Ｉ信号をLPF１０２に出力し、直交成分Ｑ信号をLPF１０３に出力する。LPF１０２は、供給された同相成分Ｉ信号の高域周波数成分を除去し、低域周波数成分を通過し、合成器１０４に出力する。LPF１０３は、供給された直交成分Ｑ信号を高域周波数成分を除去し、低域周波数成分を通過し、合成器１０４に出力する。合成器１０４は、供給された同相成分Ｉ信号と直交成分Ｑ信号を複素信号として合成し、乗算器１０５に出力する。乗算器１０５は、供給された信号を２乗し、乗算器１０６に出力する。
【００７５】
乗算器１０６は、乗算器１０５より供給された信号と位相反転器１２４より供給された信号を乗算し、その位相誤差を含むキャリアを位相抽出器１０７に出力する。位相抽出器１０７は、乗算器１０６より供給された複素信号から位相成分を抽出し、増幅器１１０および増幅器１１１に出力する。
【００７６】
増幅器１１０は、位相抽出器１０７より供給された位相信号を増幅し、加算器１１４に出力する。増幅器１１１は、位相抽出器１０７より供給された位相信号を増幅し、加算器１１２に出力する。加算器１１２は、増幅器１１１より供給された信号と１クロック遅延器１１３により所定の遅延量（１サンプル分）だけ遅延された信号を加算し、１クロック遅延器１１３と加算器１１４に出力する。加算器１１４は、増幅器１１０より供給された位相信号と、加算器１１２より供給された位相信号を加算し、加算器１１６に出力する。
【００７７】
加算器１１６は、加算器１１４より供給された信号（ループフィルタ１０９より供給された信号）と、１クロック遅延器１１８により所定の遅延量（１クロック分）だけ遅延された信号を加算し、モジュロ器１１７に出力する。モジュロ器１１７は、加算器１１６より供給された位相信号を０乃至２πの範囲の値に変換し、シンボル遅延器１１８と１クロック遅延器１１９に出力する。１クロック遅延器１１９は、供給された位相信号を１クロック分だけ遅延した後、変換器１２０に出力する。変換器１２０は、供給された位相信号を複素信号に変換した後、位相反転器１２１と乗算器１２３に出力する。
【００７８】
位相反転器１２１は、供給された位相信号の位相を反転し乗算器１２２に出力する。乗算器１２２の出力は、図３のデータ判定回路４０に出力される。また、遅延器１００は、インタポレータ６１からの入力信号を分離器１０１乃至位相反転器１２１の処理時間分だけ遅延し、乗算器１２２に出力する。乗算器１２３は、変換器１２０より供給された位相信号を２乗し、位相反転器１２４に出力する。位相反転器１２４は、供給された位相信号の位相を反転し、乗算器１０６に出力する。
【００７９】
データ判定回路４０は、コスタスループ回路３９の乗算器１２２より供給された信号を、タイミング信号発生回路３３より供給されたタイミング信号に基づいて、予め設定している閾値に基づいて、データを検出し、検出したデータをQASKデマッピング回路４１に出力する、QASKデマッピング回路４１は、供給されたデータをデマッピング処理し、ビタビ復号回路４２に出力する。ビタビ復調回路４２は、供給されたデータをビタビ復調し、出力する。
【００８０】
以上のように、図３の受信装置３によれば、キャリア再生せずに、受信した信号をＮシンボル遅延検波し、その遅延量に対応した信号によりユニークワードと相関をとるようにしたので、低C/N時においても、迅速にフレーム同期をとることができる。
【００８１】
以上においては、乗算回路３１として、１シンボルから５シンボルまで遅延するようにしたが、乗算回路３１をさらに設け、遅延するシンボル数を増やすようにしてもよい。このようにすれば、より精度の高いフレーム同期検出をすることができる。
【００８２】
なお、本明細書中において、システムの用語は、複数の装置、手段などにより構成される全体的な装置を意味するものとする。
【００８３】
また、本明細書中において、上記処理を実行するコンピュータプログラムをユーザに提供する提供媒体には、磁気ディスク、ＣＤ−ＲＯＭなどの情報記録媒体の他、インターネット、ディジタル衛星などのネットワークによる伝送媒体も含まれる。
【００８４】
【発明の効果】
以上のように、請求項１に記載の情報処理装置、請求項２に記載の情報処理方法、および請求項３に記載の記録媒体によれば、受信信号を、シンボル遅延した信号から特徴情報を検出するようにしたので、低C/N時においても、迅速に、フレーム同期をとることができる。
【図面の簡単な説明】
【図１】  送信装置１の構成例を示すブロック図である。
【図２】  伝送路２の構成例を示すブロック図である。
【図３】  本発明を適用した受信装置３の構成例を示すブロック図である。
【図４】  図３のＮ乗算回路３１の構成例を示すブロック図である。
【図５】  図３のシンボルクロック生成回路３２の構成例を示すブロック図である。
【図６】  図３のユニークワード検出回路３５の構成例を示すブロック図である。
【図７】  図３のフレーム同期/非同期検出回路３７の構成例を示すブロック図である。
【図８】  図３のコスタスループ回路３９の構成例を示すブロック図である。
【図９】  図３のデータ判定回路３４の動作を説明する図である。
【図１０】  図３のユニークワード検出回路３５の動作を説明する図である。
【図１１】  図７の判定回路９２の動作を説明するフローチャートである。
【符号の説明】
３１  Ｎ乗算回路，  ３２  シンボルクロック生成回路，  ３３  タイミング信号発生回路，  ３４  データ判定回路，  ３５  ユニークワード検出回路，  ３６  合成回路，  ３７  フレーム同期/非同期検出回路，  ３８  TMCC/バースト同期タイミング発生回路，  ３９  コスタスループ回路，  ４０  データ判定回路，  ４１  QASKデマッピング回路，  ４２  ビタビ復号回路，  ５１  分離器，  ５２  ナイキストフィルタ，  ５３  乗算器，  ５４  Ｎシンボル遅延器，  ５５  ナイキストフィルタ，  ５６  乗算器，  ５７  Ｎシンボル遅延器
【図１】
0004218100.tif 000002
【図２】
0004218100.tif 000003
【図３】
0004218100.tif 000004
【図４】
0004218100.tif 000005
【図５】
0004218100.tif 000006
【図６】
0004218100.tif 000007
【図７】
0004218100.tif 000008
【図８】
0004218100.tif 000009
【図９】
0004218100.tif 000010
【図１０】
0004218100.tif 000011
【図１１】
0004218100.tif 000012