(57)【特許請求の範囲】
【請求項１】
ビットポンプの送信経路と受信経路の間に接続可能なエコーキャンセルシステムであって、該受信経路上のエコーをキャンセルするのに用いるエコーキャンセル信号を主および副エコーキャンセル段により発生するように適応され、該主および副エコーキャンセル段が、該主エコーキャンセル段により生成されたフィルタ係数を共有し、および該送信経路上の送信信号を受け取って該エコーキャンセル信号を発生し、該主エコーキャンセル段が、送信経路遅延を介して該送信信号を受け入れ、また受信経路遅延を介して該受信信号を受け入れるようになっているエコーキャンセルシステムと共に使用するための、該受信経路に沿って伝搬する受信信号と、該副エコーキャンセル段により発生されるエコーキャンセル信号を結合して実質的に該エコーのない受信信号を提供するよう構成された第１の分離加算ノードを有する分離回路であって、
該受信経路に沿って伝搬する、実質的に該エコーのない該受信信号を受け入れて、該受信信号と関連するシンボルを判定するように構成され、該シンボルを判定するように構成された等化器兼スライサ段および該シンボルを精製するように構成されたシンボル誤り訂正段を含むシンボル判定回路であって、該シンボル誤り訂正段が、該シンボルを受け取って、該シンボルの信号対雑音比を高めるように構成されたビタビ復号器と、該ビタビ復号器に接続され、該シンボルと関連するシンボル間干渉を減らすように構成されたたたみ込み符号器と、該等化器兼スライサ段のスライスされたシンボルから抽出されたモジュロ情報、該たたみ込み符号器の出力からの符号情報および該スライスされたシンボルの位置情報を含む丸めビットに基づいて該シンボルを精製するための誤り訂正係数を提供するよう構成された誤り訂正信号発生ロジックとを含むシンボル判定回路と、
該シンボル判定回路に接続され、該シンボルを受け取って、推定された受信信号を供給するように構成された推定器段とを備え、該推定器段により提供される該推定された受信信号を、第２の分離加算ノードを使用して、受信経路遅延を介して受信され遅延された受信信号および該主エコーキャンセル段により発生されたエコーキャンセル信号と結合することにより該エコーの残差レベルを表わすデータを発生するように構成され、該データが該フィルタ係数を生成するために該主エコーキャンセル段により使用されるものであることを特徴とする分離回路。
【請求項２】
ビットポンプの送信経路と受信経路の間に接続可能であり、該受信経路上のエコーをキャンセルするのに用いるエコーキャンセル信号を主および副エコーキャンセル段により発生し、該主および副エコーキャンセル段が、該主エコーキャンセル段により生成されたフィルタ係数を共有し、および該送信経路上の送信信号を受け取って該エコーキャンセル信号を発生し、該主エコーキャンセル段が、送信経路遅延を介して該送信信号を受け入れ、また受信経路遅延を介して該受信信号を受け入れるようになっているエコーキャンセルシステムと共に使用するために、該受信経路に沿って伝搬する受信信号と、該副エコーキャンセル段により発生されるエコーキャンセル信号を結合することにより得られる実質的にエコーのない受信信号と関連するエコーの残差レベルを判定する方法であって、
該実質的にエコーのない受信信号を受け入れることと、
該受け入れられた実質的にエコーのない受信信号に対する等化器兼スライサ段による処理と、加算ノードにおいて情報ストリームから得られた情報を結合することにより、シンボルを精製する処理とを含む、該受信信号と関連するシンボルを判定することであって、該情報ストリームが、該シンボルの信号対雑音比を高めるように構成されたビタビ復号器、このビタビ復号器に結合される、該シンボルと関連するシンボル干渉を減らすように構成されたたたみ込み符号器および質問ロジックを有する第１の情報ストリームと、フロアロジックおよび拡張されたスライサを有する第２の情報ストリームと、誤り訂正信号発生ロジックを有する第３の情報ストリームとを含み、該情報ストリームの各々から得られる該情報ストリームからの高精度伝送ビット、該第２の情報ストリームからの、該等化器兼スライサ段によりスライスされたシンボルから抽出されたモジュロ情報および該第３の情報ストリームからの、該スライスされたシンボルの位置情報を含む丸めビットに基づいて該シンボルを精製するための、誤り訂正係数を含むシンボルを判定することと、
該シンボルの関数として推定された受信信号を供給することと、
該推定された受信信号を、該受信経路遅延を介して受信された遅延受信信号および該主エコーキャンセル段により発生されたエコーキャンセル信号と結合することにより、該エコーの該残差レベルを表わすデータであって、該フィルタ係数を生成するために該主エコーキャンセル段により使用されるデータを発生することを含むことを特徴とする方法。
【請求項３】
ビットポンプの送信経路と受信経路と間に接続されたエコーキャンセルシステムであって、
該受信経路上のエコーをキャンセルするのに用いるエコーキャンセル信号を発生する主および副エコーキャンセル段を含むエコーキャンセル段であって、該主および副エコーキャンセル段が、該主エコーキャンセル段により生成されたフィルタ係数を共有し、および該送信経路上の送信信号を受け取って該エコーキャンセル信号を発生し、該主エコーキャンセル段が、送信経路遅延を介して該送信信号を受け入れ、また受信経路遅延を介して該受信信号を受け入れるようになっているエコーキャンセル段と、
該受信経路に沿って伝搬する受信信号と、該副エコーキャンセル段により発生されるエコーキャンセル信号を結合して実質的に該エコーのない受信信号を提供するよう構成された第１の分離加算ノードを有する、該エコーキャンセル段に接続される分離回路とからなり、
該分離回路は、
該受信経路に沿って伝搬する、実質的にエコーのない受信信号を受け入れて、該受信信号と関連するシンボルを判定するシンボル判定回路であって、該シンボルを判定するよう構成された等化器兼スライサ段およびシンボルを精製するよう構成されたシンボル誤り訂正段を含み、このシンボル誤り訂正段が、該シンボルを受け取って、該シンボルの信号対雑音比を高めるよう構成されたビタビ復号器と、このビタビ復号器に結合され該シンボルと関連するシンボル間干渉を低減するよう構成されたたたみ込み符号器と、該等化器兼スライサ段のスライスされたシンボルから抽出されたモジュロ情報、該たたみ込み符号器の出力からの符号情報および該スライスされたシンボルの位置情報を含む丸めビットに基づいて該シンボルを精製するための誤り訂正係数を提供するよう構成された誤り訂正信号発生ロジックとを含むシンボル判定回路と、
該シンボル判定回路に接続され、該シンボルを受け取って、推定された受信信号を供給するように構成された推定器段とを備え、該推定器段により提供される該推定された受信信号を、第２の分離加算ノードを使用して、受信経路遅延を介して受信された遅延された受信信号および該主エコーキャンセル段により発生されたエコーキャンセル信号と結合することにより該エコーの残差レベルを表わすデータを発生するように構成され、該データが該フィルタ係数を生成するために該主エコーキャンセル段により使用されるものであることを特徴とするエコーキャンセルシステム。
【請求項４】
送信経路と受信経路を有するビットポンプであって、
該送信経路に接続され、該送信経路に沿って伝搬する伝送信号を予め調整する前置符号器と、
該送信経路によって該前置符号器に後続して接続され、該伝送信号と関連する雑音を減少させる変調器と、
該受信経路に接続され、該ビットポンプで受信した受信信号をデジタルフォーマットに変換するアナログ／デジタルコンバータと、
該アナログ／デジタルコンバータに接続され、該アナログ／デジタルコンバータに後続する該受信経路に沿って伝搬する該受信信号をダウンサンプリングするデシメータと、
該送信経路と受信経路の間に接続され、該受信経路にそって該デシメータに後続する、該受信信号中のエコーを減衰させるエコーキャンセルシステムであって、該デシメータの出力中に含まれるエコーをキャンセルするのに用いられるエコーキャンセル信号を発生する、主および副エコーキャンセル段を含むエコーキャンセル段であって、該主および副エコーキャンセル段が該前置符号器の出力を受け取り、該主エコーキャンセル段により生成されたフィルタ係数を共有し、該主エコーキャンセル段が、送信経路遅延を介して該前置符号器を受け入れ、また受信経路遅延を介して該受信信号を受け入れるようになっているエコーキャンセル段と、該エコーキャンセル段に接続され、該受信経路に沿って伝搬する受信信号と、該副エコーキャンセル段により発生されるエコーキャンセル信号を結合して実質的に該エコーのない受信信号を提供するよう構成された第１の分離加算ノードを有する分離回路とを含むエコーキャンセルシステムとを含み、
該分離回路は、
該受信経路に沿って伝搬する、実質的にエコーのない受信信号を受け入れて、該受信信号と関連するシンボルを判定するシンボル判定回路であって、該シンボルを判定するよう構成された等化器兼スライサ段およびシンボルを精製するよう構成されたシンボル誤り訂正段を含み、このシンボル誤り訂正段が、該シンボルを受け取って、該シンボルの信号対雑音比を高めるよう構成されたビタビ復号器と、このビタビ復号器に結合され該シンボルと関連するシンボル間干渉を低減するよう構成されたたたみ込み符号器と、該等化器兼スライサ段のスライスされたシンボルから抽出されたモジュロ情報、該たたみ込み符号器の出力からの符号情報および該スライスされたシンボルの位置情報を含む丸めビットに基づいて該シンボルを精製するための誤り訂正係数を提供するよう構成された誤り訂正信号発生ロジックとを含むシンボル判定回路と、
該シンボル判定回路に接続され、該シンボルを受け取って、推定された受信信号を供給するように構成された推定器段とを備え、該推定器段により提供される該推定された受信信号を、第２の分離加算ノードを使用して、受信経路遅延を介して受信された遅延された受信信号および該主エコーキャンセル段により発生されたエコーキャンセル信号と結合することにより該エコーの残差レベルを表わすデータを発生するように構成され、該データが該フィルタ係数を生成するために該主エコーキャンセル段により使用されるものであることを特徴とするビットポンプ。
【請求項５】
送受信機内のフレームの伝送を収束させるために、トランスミッション・コンバージョンを行うフレーマと、
該フレーマに接続され、送信経路と受信経路を有するビットポンプと、
該フレーマ及び該ビットポンプの動作を制御するコントローラとを含み、
該ビットポンプは、
該送信経路に接続され、該送信経路に沿って伝搬する伝送信号を予め調整する前置符号器と、
該前置符号器に接続され、該送信経路と関連する雑音を減少させる変調器と、
該受信経路に接続され、該ビットポンプで受信された受信信号をデジタルフォーマットに変換するアナログ／デジタルコンバータと、
該アナログ／デジタルコンバータに接続され、該受信経路に沿って伝搬する該受信信号をダウンサンプリングするデシメータと、
該送信経路と受信経路の間に接続され、該受信信号中のエコーを減衰させるエコーキャンセルシステムとを含み、
該エコーキャンセルシステムは、
該デシメータの出力中に含まれるエコーをキャンセルするのに用いられるエコーキャンセル信号を発生する、主および副エコーキャンセル段を含むエコーキャンセル段であって、該主および副エコーキャンセル段が該前置符号器の出力を受け取り、該主エコーキャンセル段により生成されたフィルタ係数を共有し、該主エコーキャンセル段が、送信経路遅延を介して該前置符号器を受け入れ、また受信経路遅延を介して該受信信号を受け入れるようになっているエコーキャンセル段と、該エコーキャンセル段に接続され、該受信経路に沿って伝搬する受信信号と、該副エコーキャンセル段により発生されるエコーキャンセル信号を結合して実質的に該エコーのない受信信号を提供するよう構成された第１の分離加算ノードを有する分離回路とを含むエコーキャンセルシステムとを含み、
該分離回路は、
該受信経路に沿って伝搬する、実質的にエコーのない受信信号を受け入れて、該受信信号と関連するシンボルを判定するシンボル判定回路であって、該シンボルを判定するよう構成された等化器兼スライサ段およびシンボルを精製するよう構成されたシンボル誤り訂正段を含み、このシンボル誤り訂正段が、該シンボルを受け取って、該シンボルの信号対雑音比を高めるよう構成されたビタビ復号器と、このビタビ復号器に結合され該シンボルと関連するシンボル間干渉を低減するよう構成されたたたみ込み符号器と、該等化器兼スライサ段のスライスされたシンボルから抽出されたモジュロ情報、該たたみ込み符号器の出力からの符号情報および該スライスされたシンボルの位置情報を含む丸めビットに基づいて該シンボルを精製するための誤り訂正係数を提供するよう構成された誤り訂正信号発生ロジックとを含むシンボル判定回路と、
該シンボル判定回路に接続され、該シンボルを受け取って、推定された受信信号を供給するように構成された推定器段とを備え、該推定器段により提供される該推定された受信信号を、第２の分離加算ノードを使用して、受信経路遅延を介して受信された遅延された受信信号および該主エコーキャンセル段により発生されたエコーキャンセル信号と結合することにより該エコーの残差レベルを表わすデータを発生するように構成され、該データが該フィルタ係数を生成するために該主エコーキャンセル段により使用されるものであることを特徴とする送受信機。
【発明の詳細な説明】
【０００１】
【関連出願のクロスリファレンス】
この米国特許出願は、以下の米国特許出願に関連している。
【表１】
0004314553.tif 000002
【０００２】
上記に参照された米国特許出願は、本発明と共に共通に譲渡されており、参照によりここに含まれる。
【０００３】
【発明の属する技術分野】
本発明は、一般に、デジタル信号処理に向けられており、特に、エコーキャンセル回路を用いたビットポンプのエコーキャンセルシステム用分離回路に向けられている。
【０００４】
【従来の技術及び発明が解決しようとする課題】
既存の公衆交換電話網は、大部分が最近の８０年にわたって行なわれたかなりの資本投下を象徴している。公衆交換電話網は、元来音声サービス（いわゆる、普通の旧式電話サービス）向けに設計されており、完全にアナログであった。
【０００５】
元来、公衆交換電話網は、家庭や会社を中央局交換機に接続した“構内ループ”を含んでいた。これにより、中央局交換機に接続された電話機を持つ誰もが、互いに電話をかけることができた。既知の中央局は、典型的に、比較的狭いエリアをカバーしているだけである。
【０００６】
人々がより遠い距離から互いに電話をかけることができるように、中央局交換機は、アナログ中継線で相互接続されていた。不幸にして、信号品質は、距離が増すにつれてはなはだ悪くなった。フィルタ及び増幅器が品質を改善したが、限られた程度だけだった。
【０００７】
しかしながら、時間がたち、（公衆交換電話網の“バックボーン”を形成するものと考えられる）アナログ中継線は、陸上ベースのマイクロウェーブ、衛星及び光ファイバリンクに取って代わられた。公衆交換電話網信号（トラフィック）は、バックボーンによる伝送のためにデジタル化され、信号品質、サービス及び信頼性がかなり改善された。
【０００８】
バックボーンを最大限に利用するために、この時、単刀直入と思われる仮定が行なわれた。この仮定は、公衆交換電話網トラフィックは、本質的に４キロヘルツ（ｋＨｚ）以下の周波数を占める人間の言語からなるという観測に基づいていた。
【０００９】
したがって、それより高い周波数は、限られた値からなり、トラフィックが、デジタル化されて送信されることになった場合、帯域幅の空費に相当すると決定された。その結果、それより高い周波数は、信号が最初からデジタル化されていた場合は捨てられた。最終的な効果は、より多くの会話が、所定のマイクロウェーブ、衛星またはファイバリンクを介して伝達されたということであった。
【００１０】
４ｋＨｚ以上の周波数を省略することは、言語の伝送に対して重大ではなかったが、データが本物ではないことがわかった。速度を追求して、コンピュータモデムは、可能な限り多くの帯域幅を最も巧妙なやり方で使用しようと試みた。不運にも、最も巧妙なモデムという観点でさえ、４ｋＨｚデジタル化削除は、このような装置の速度に明白な制限を押しつけることになった。不幸にして、アナログ構内ループは、速度制限に関する責任のほとんどを不当に取らされた。
【００１１】
過去数年にわたって開発されたデジタル加入者線（ＤＳＬ）は、速度制限という難問に対する新規な解決法を提供している。ＤＳＬによれば、構内ループは、（専ら４ｋＨｚ以下の）標準周波数のストリームの言語を伝達するのに使用されている。しかしながら、構内ループは、専ら４ｋＨｚ以上の周波数のストリームのデータを伝達することも求められる。家庭または会社と中央局に配置されるＤＳＬ終端回路は、音声及びデータストリームを、構内ループに出入りするときに合成したり分離したりする。中央局で分離されると、音声ストリームは、今まで通り公衆交換電話網バックボーンを介して既存のインフラストラクチャを使用することによる中継のために、デジタル化される。しかしながら、データストリームは、４ｋＨｚの人為的な帯域幅制限を課することなく、公衆交換電話網または他のネットワーク（たとえば、異なる経路を介するインターネット）で伝送される。
【００１２】
ＤＳＬの一形態である非対称ＤＳＬ（ＡＤＳＬ）は、特に意図的にインターネットで設計され、よって、（インターネット“サーフィン”の本質である）データのアップローディング以上にデータのダウンローディングを強調する。ＡＤＳＬは、普通の旧式電話サービスストリームのために０〜４ｋＨｚ間の周波数スペクトラムを使用し、データストリームのために４ｋＨｚ乃至２．２ＭＨｚ間の周波数スペクトラムを使用する。設計に依存して、ＡＤＳＬは、ダウンストリーム（ネットワークからユーザーへ）通信のために９Ｍビット／ｓ（Ｍｂｐｓ）までの速度を提供でき、アップストリーム（ユーザーからネットワークへ）通信のために８００ｋｂｐｓまでの速度を提供できる。
【００１３】
ＤＳＬの他の形態である高ビットレートＤＳＬ（ＨＤＳＬ）は、ＤＳＬの技術拡張である。ＨＤＳＬは、リピータなしに１２，０００フィートまでの距離にわたってダウンストリームとアップストリームの両方に１．５４４Ｍｂｐｓ伝送速度を提供する対称伝送媒体である。ループの約２０％は、１２，００フィートより長いので、会社側は、スパンの範囲を２４，０００フィートまで有効に２倍にするＨＤＳＬ用リピータを開発した。ＨＤＳＬは、伝送処理中、不利な環境状態ばかりでなく銅線自体の歪みや欠陥をデジタル的に分析して補償する適応等化と呼ばれる技術に基づいている。さらに、ＨＤＳＬは、電線の各ペアにより全二重通信方式信号を伝送し、エコーキャンセルを用いて伝送信号から受信信号を分離する。
【００１４】
その固有な対称性を高めて基礎にするために、標準本体は、今やＨＤＳＬ２と呼ばれるＨＤＳＬの次世代に基づいて働いている。ＨＤＳＬ２は、ＨＤＳＬが提供するＴ１展開と同じ時間及びコスト効率をいまだ送り届けながら、１つの銅線ループを介する全二重通信方式Ｔキャリア１（Ｔ１）ペイロードを約束する。ＨＤＳＬ２の重要な恩恵の１つは、その営業にまともに焦点を合わせて楽にするだろう。本質的に、この技術は、標準的なＨＤＳＬで必要とされる２ペアと比較した場合、１つだけの銅線ペアを必要とするので、利用可能なＴ１線の数を２倍にする。その結果、ＨＤＳＬ２は、将来、ほとんどのＴ１展開のために標準ＨｄＳＬに取って代わり得るが、ＨＤＳＬは、２ループ解決法を展開するためのいくつかのエンジニアリング上の理由がまだある場合にオプションとなっている。一例は、スパン給電式ＨＤＳＬリピータがまだ必要となり得る１２，０００フィートを超える長いループと関係している。正に働き者Ｔ１展開の範囲を越えて、ＨＤＳＬ２は、対称的なデータ送出しを必要とするインターネットアクセスアプリケーションのための実行可能な競争力のある技術であることがわかる。
【００１５】
したがって、ＨＤＳＬ２は、ＤＳＬと関連する顕著な利点をさらに高める。第一に、ＤＳＬベースの技術は、置換されるべき構内ループを必要としない。第二に、ＤＳＬベースの技術は、既存の公衆交換電話網音声処理機器に変更を要求することなく４ｋＨｚデジタル化障害を克服する。第三に、ＤＳＬベースの技術は、言語及びデータストリームを合成し後で分離するのに必要な機器が比較的少ない。第四に、ＤＳＬベースの技術は、言語とデータを同じ構内ループ上に同時に発生させることができる。次に、ＨＤＳＬ２は、その先輩であるＨＤＳＬが提供するＴ１展開と同じ時間及びコスト効率をいまだ送り届けながら、１つの銅線ループを介する全二重通信方式Ｔ１ペイロードを約束する。
【００１６】
しかしながら、いくつかの技術的挑戦が、ＨＤＳＬ２には残されている。１つは、参照によりここに含まれるアメリカ連邦規格協会（ＡＮＳＩ）委員会Ｔ１Ｅ１．４（１９９５年６月））で定義された規格に関して全二重通信方式Ｔ１ペイロードを適合できる送受信機を設計することである。それに関連して、送受信機のデジタル信号処理部分にエコーキャンセル技術を使用して、ＨＤＳＬ２ネットワークで伝送される情報と関連するエコー量を減らすことができる。
【００１７】
ＤＳＬベースのシステムに関して、伝送信号のエコーは、通常、伝送経路と受信経路が互いに連結される場所で生じる。これらの２つの経路を撚りペア電話線に接続するのに典型的に使用されるハイブリッド回路は、遠端からの受信信号と共に受信経路をダウン伝搬するエコーを発生する。エコーは、容易に、強い受信信号より１５デシベル（ｄＢ）にもなることがあり、それにより、受信信号の処理を少なくともより難しくする。受信信号が弱くなるにつれて、受信信号の受け入れ可能な処理は、エコー重畳の影響に起因してさらに難しくなる。したがって、エコーキャンセルは、通常、ＤＳＬベースのシステムに用いられる送受信機で使用される。
【００１８】
デジタル適応型エコーキャンセラーは、伝送経路と受信経路間に配置され、それにより、エコーと同方向に動作する。エコーキャンセラーは、デジタル／アナログコンバータ、送信フィルタ、ハイブリッド回路、受信フィルタ及びアナログ／デジタルコンバータを含むエコー経路を統合する。エコーキャンセラーは、同じ伝送データを用いるが実エコーをキャンセルするために逆極性を有するエコーの複製を発生することが求められる。
【００１９】
さらに、エコーキャンセラーは、ハイブリッド回路及び伝送線における変化を追跡して補正し、満足な性能水準を維持する能力を持つべきである。この仕事は、クロストーク雑音の信号源である高レベルの外乱信号に起因してもっと難しくなることがある。エコーに対して最も高い干渉をするものの１つは、遠端からの受信信号である。この状態は、一般に、エコーキャンセラーがエコーをキャンセルしようとしている時に起こり、それにより、遠端からの大信号は、エコーキャンセラーに過渡応答の導入を生じさせる。エコーキャンセラーは、システムの作動中に係数を調節する方法と類似した方法を用いることにより典型的に適応可能な係数を使用する。遠端からの受信信号で生じた干渉は、通常、動作追跡中に更新利得を減らすことにより軽減される。
【００２０】
この方法は、更新の速度と適応性に対する基本的な問題を有する。外乱レベルが高い場合、更新利得は小さくなって、エコーキャンセラー係数のドリフトを防止する。しかしながら、エコーキャンセラー更新利得の減少は、より高い更新値に対する不適当な応答になり、それにより、必要な変化を追跡するためのエコーキャンセラーの能力が下がる。したがって、低い方の更新利得と高い方の外乱信号の組み合わせは、エコーが劣った精度でキャンセルされることになり、それにより、送受信機の全体性能が低くなる。
【００２１】
さらに、スライサーと共に動作するエコーキャンセラーは、外乱信号に対して非常に感度がある。しかしながら、スライサーは、受信シンボルを用いるエコーキャンセラーを供給するのに好適であり、ここでは、スライサーは、典型的に、存在し得るどんなモジュロ情報も捨てることなく、スライス動作を実行することができる。外乱信号に対するこの感度は、容易に、受信信号の１０パーセントが誤って推定される結果となることがある。この作用は、エコーキャンセラーの性能をさらに劣化させる一因となる。
【００２２】
したがって、技術上必要とされるのは、たとえば、ＨＤＳＬ２等のＤＳＬベースの技術を用いるネットワークを介する通信を高めるために、エコーのより厳しい、したがって信頼できる推定を提供する送受信機のデジタル信号処理部分に使用可能なエコーキャンセルシステムと関連するサブシステムである。
【００２３】
【課題を解決するための手段】
分離回路と、エコーの残差レベルを判定する方法と、この回路と方法を用いるエコーキャンセルシステム、ビットポンプ及び送受信機。分離回路を使用するエコーキャンセルシステムは、ビットポンプの伝送経路と受信経路間に接続でき、エコーキャンセル信号を発生する。一実施例において、分離回路は、受信経路に沿って伝搬し、実質的にエコーのない受信信号を受け入れて、受信信号と関連するシンボルを判定するシンボル判定回路を含む。また、分離回路は、シンボル判定回路に接続され、シンボルを受信して、推定された受信信号を提供する推定器段も含む。分離回路は、推定された受信信号及びエコーキャンセル信号の関数として、エコーの残差レベルを表わすデータを発生する。
【００２４】
本発明は、一態様において、エコーの残差レベルを受信信号から弁別して、エコーをさらに減衰させる分離回路を紹介する。エコーの残差レベルを弁別する能力は、受信信号を推定して、合成された残差エコーレベル及び受信信号から分離する分離回路の能力によって決まる。本発明は、広範囲の信号対雑音比値にわたって受信信号を確立する、高められた能力を提供する。その結果、エコーキャンセルシステムは、エコーを以前は達成できなかったレベルまで減少させ、それにより、ビットポンプ（送受信機のデジタル信号処理部分）を用いるネットワークを横断する通信トラフィック（たとえば、音声、ビデオまたはデータ）の忠実度が増加し、それと関連するエラーバック伝搬の可能性が減少する。
【００２５】
本発明の一実施例において、シンボル判定回路は、シンボルを判定する等化器／スライサー段と、シンボルを精製するシンボル誤り訂正段とを含む。等化器／スライサー段は、好適にはフィードフォワード等化器、決定帰還等化器及び雑音予測等化器を使用して、存在する雑音を取り除き、直線歪みを減らして、雑音相関を除去することができる。スライサーは、シンボル毎に復号を実行し、シンボル誤り訂正段は、スライサーからのシンボルを精製して、全信号忠実度及び信頼性を高める。
【００２６】
本発明の一実施例において、シンボル誤り訂正段は、シンボルを受け取って、シンボルの信号対雑音比を高めるビタビ復号器を含む。関連する他の実施例では、シンボル誤り訂正段は、さらに、シンボルと関連するシンボル間干渉を減らすたたみこみ符号器も含む。関連するさらに他の実施例では、シンボル誤り訂正段は、さらに、誤り訂正信号及びモジュロオフセット信号を供給してシンボルを精製するロジック回路も含む。シンボル誤り訂正段は、シンボルをさらに精製するために、上述の回路を別々にまたは一体化された構成で含むことができる。
【００２７】
本発明の一実施例において、推定器段は、逆フィードフォワード等化器（または、逆フィードフォワード等化器チャンネル推定器）及び有限インパルス応答フィルタを含む。逆フィードフォワード等化器は、分離回路からのデータを用いて最小平方平均法を使用することにより適応することができる。有限インパルス応答フィルタは、一般に、リニアな、分数的に間隔を置いた最小２乗平均エラー等化を使用する。推定器段は、シンボル判定回路で発生する精製されたシンボルに基づいて信頼できる受信信号を構築する。本発明の一実施例において、エコーキャンセルシステムは、主エコー及び副エコーキャンセル段を含む。本発明のこの実施例と関連して、エコーキャンセルシステムは、好適に主エコー及び副エコーキャンセル段を使用して、エコーを減衰させる。エコーの残差レベルは、主エコーキャンセル段で使用されて、フィルタ係数を適応するように発生する。このフィルタ係数は、副エコーキャンセル段でも、エコーの高められた減衰を提供するために使用される。
【００２８】
上記のことは、当業者が、以下の本発明の詳細な説明をもっと良く理解できるように、本発明の好適な特徴及び他の特徴を、むしろあまねく概説した。本発明の請求項の主題を形成する本発明のさらなる特徴は、下文に説明される。当業者は、本発明の同じ目的を実行する他の構成を設計または修正するためを基本として、開示された概念及び特定の実施例を容易に使用できることを分かるべきである。また、当業者は、これらの同等な構成が、その最も広義の本発明の精神及び範囲から逸脱しないことを分かるべきである。
【００２９】
本発明のより完全な理解のために、次に、添付図面に関して行なわれる以下の説明の参照が行なわれる。
【００３０】
【発明の実施の形態】
まず図１を参照すると、本発明の原理にしたがって構成された送受信機の一実施例が動作できる、包括的に１００で示される通信ネットワークの一実施例のシステムレベル線図が示されている。通信ネットワーク１００は、より大規模な通信ネットワーク（たとえば、公衆交換電話網）の一部を形成し、好適には、１つの撚りペア電線を介する高ビットレートデジタル加入者線サービス（一般にＨＤＳＬ２と呼ばれる）を提供することができる。通信ネットワーク１００は、中央局１１０及び遠隔端末１３０を含む。中央局１１０は、通信ネットワーク１００による通信を促進する従来のまたは後に開発される交換装置のいずれかを具体化している。遠隔端末１３０は、通信ネットワーク１００で通信するのに適応した従来のまたは後に開発される通信装置（たとえば、マルチメディアパーソナルコンピュータ）のいずれかを具体化している。中央局１１０は、複数の遠隔端末１３０に好適に接続することができることが、理解されるべきである。
【００３１】
中央局１１０は、１つ以上の中央局中継線（そのうちの１つは１１４で示される）で公衆交換電話網に接続されている。中央局中継線１１４は、単なる例示の目的で、Ｔ１長距離またはＤＳＸ−１短距離中継線として示されている。中央局中継線１１４は、中央局線間インターフェース１１３を介して中央局送受信機１１１に接続されている。
遠隔端末１３０は、１つ以上の遠隔端末中継線（そのうちの１つは１３４で示されている）を介して公衆交換電話網に接続されている。また、遠隔端末１３０は、単なる例示の目的でＴ１長距離中継線またはＤＳＸ−１短距離中継線のどちらかとして示されている。遠隔端末中継線１３４は、遠隔端末中継線インターフェース装置１３３を介して遠隔端末送受信機１３１に接続されている。
【００３２】
中央局１１０は、高ビットレートデジタル加入者線サービスを伝えるのに適応した単一撚りペア電線（または単一銅ループ）１２０を介して遠隔端末１３０に接続されている。中央局及び遠隔端末送受信機１１０，１３０は、高ビットレートデジタル加入者線サービスを支援するのに必要な信号処理と他の主要な機能を提供する。当業者は、通信ネットワーク１００は、単なる例示の目的で提示されており、他のネットワーク形態（デジタル加入者線サービスと両立性のある通信ネットワークを含む）が、十分に本発明の広義の範囲内にあることを理解すべきである。
【００３３】
次に、図２に移ると、本発明の原理にしたがって構成された送受信機の一実施例２００のブロック図が示されている。送受信機２００は、たとえば、Ｔ１中継線（そのうちの１つは２１５で示されている）を介する公衆交換電話網へのインターフェースを提供するシステムインターフェースブロック２１０を含む。システムインターフェースブロック２１０は、Ｔ１ペイロードに加えて多数の運搬媒体及び規格中のいずれか１つを支援することができる。システムインターフェースブロック２１０は、コマンド／状態情報の処理や、埋込み動作チャンネル及び外部システムプロセッサへの接続の提供等のシステムレベル機能を実行する。埋込み動作チャンネルは、典型的には、中間送受信機及びネットワーク保守目的のために物理層に埋め込まれた仮想通信チャンネルである。外部システムプロセッサは、内部マイクロプロセッサと共に送受信機２００を構成し、送受信機２００の動作状態を監視する。
【００３４】
また、送受信機２００は、システムインターフェースブロック２１０に接続されたフレーマ／マッパ２２０も含む。フレーマ／マッパ２２０は、標準的なインターフェースブロック２１０と、撚りペア電線を横切る情報と関連するフレーム（たとえば，ＨＤＳＬ２フレーム）の間の伝送収束を提供する。それと共に、フレーマ／マッパ２２０は、フレーム同期、ビット詰込み、ジッタ制御処理及びレート誤り訂正も提供する。また、フレーマ／マッパ２２０は、送受信機２００と関連するチャンネルを多重化／多重解除し、ペイロードエラー検出を提供し、特定のアプリケーションにしたがって信号をスクランブル／スクランブル解除する。したがって、フレーマ／マッパ２２０は、主に、送受信機２００内の伝送収束の責任を負っている。
【００３５】
送受信機２００は、さらに、フレーマ／マッパ２２０に接続されたビットポンプ２３０も含む。ビットポンプ２３０は、送受信機２３０のデジタル信号処理部分であり、アナログフロントエンドを介して、高ビットレートデジタル加入者線サービスを伝えるのに適応した撚りペア電線２３５に接続されている。ビットポンプ２３０の伝送経路は、フレーマ／マッパ２２０からデータビットを受信し、このビットストリームを、たとえば、アナログフロントエンドと関連するデジタル／アナログコンバータによる撚りペア電線２３５を介する伝送用の７２Ｘオーバーサンプリングされた３ビットデータに変換する。ビットポンプ２３０の受信経路は、アナログフロントエンドと関連するアナログ／デジタルコンバータから３ビットの７２Ｘオーバーサンプリングされた受信データを受信し、この受信データを出力ビットストリームに変換して、デフレーマと最終的にはフレーマ／マッパ２２０に送り届ける。
【００３６】
ビットポンプ２３０は、一般に、２種類の信号処理、すなわち、シンボル−時間参照処理及びシンボル−時間独立処理を実行する。シンボル−時間参照処理は、エコーキャンセル及び等化と同様な機能を含むのに対して、シンボル−時間独立処理は、送信機デジタルシグマ／デルタ変調と同様な機能を含む。ビットポンプ２３０の一実施例と関連する構成は、図３を参照して説明される。
【００３７】
送受信機２００は、さらに、システムインターフェースブロック２１０、フレーマ／マッパ２２０及びビットポンプ２３０に接続されたコントローラ（たとえば、オンチップ制御マイクロプロセッサ）２４０も含む。コントローラ２４０は、システムインターフェースブロック２１０、フレーマ／マッパ２２０及びビットポンプ２３０と通信し、それらの間の動作を調整する。たとえば、コントローラ２４０は、特に、フレーマ／マッパ２２０及びビットポンプ２３０の選択されたレジスタを既知の状態に初期化することにより、送受信機２００の初期化処理を実行する。コントローラ２４０は、一般に、周辺ブリッジによりメモリマッピングされた入力／出力動作を用いて、データをマッパ／フレーマ２２０に書き込んだりマッパ／フレーマ２２０から読み出したりする。読み出し／書き込みメモリ動作は、デバッギング、特性把握及び製品検査で使用されるものであるが、一般に、組み込み自己検査モードを除いて、エンドユーザーアプリケーションでは使用されない。
【００３８】
しかしながら、コントローラ２４０は、送受信機２００の作動（初期化を含む）及び通信段階中、フレーマ／マッパ２２０及びビットポンプ２３０のレジスタにアクセスして更新する。コントローラ２４０は、性能特性及びビットポンプ属性（たとえば、フィルタ長、利得及び信号スケールファクタ）等の情報を受け取り、送受信機２００を制御するための制御コマンドを提供する。たとえば、ビットポンプ２３０に関して、コントローラ２４０は、制限なしに、係数更新を可能にし、更新利得を選択し、たたみ込み及び遅延線更新を可能にし、ノード選択を探求する。しかしながら、送受信機２００がデータ透明（すなわち、ショータイム）に達すると、ビットポンプ２３０は、例外事象が起こっていないと仮定して、コントローラ２４０からの干渉を続けることなく、データを処理することができる。システムインターフェースブロック２１０に関して、コントローラ２４０は、構成及び制御リセット、診断、作動、埋込み動作チャンネル処理及び他の機能のために用いられるシステムコマンド及び状態レジスタにアクセスする。また、コントローラ２４０は、送受信機２００の動作の全段階の間、構成要素及びシステムの動作を同期化する際に複雑に係わり合う。
【００３９】
図示の送受信機２００は、単なる例示の目的で提示されており、本発明の原理と両立性のある他の送受信機構成を、アプリケーション指図通りに使用することができる。
【００４０】
次に、図３に移ると、本発明の原理にしたがって構成されたビットポンプの一実施例３００のブロック図が示されている。また、ビットポンプ３００は、主に、送受信機と関連するデジタル信号処理を実行し、伝送経路及び受信経路を含む。ビットポンプ３００の種々のブロックが示され、ビットポンプ３００の送信部分または及び受信部分に関して説明されているが、各ブロックを構成する回路及びシステムは、伝送経路に沿って伝搬するにせよ受信経路に沿って伝搬するにせよビットポンプ３００に広がる信号に基づく機能を実行することが理解されるべきである。さらに、ビットポンプ３００の各ブロックと関連する機能は、事実上必ずしも別々ではない。より明らかになるだろうが、これらの機能は、統合されることがあり、リソースは、指定された目的を達成するために他のブロックに関してある機能ブロックから引き出される。最後に、本発明と関連する回路及びシステムは、ソフトウェア、専用もしくは結線された別々のもしくは集積された回路、またはそれらの組み合わせで具体化することができる。
【００４１】
ビットポンプ３００は、伝送経路の入力に接続された順方向誤り訂正／マッパ３０５を含む。伝送経路の入力に存在する信号は、種々のタイプの雑音、特に、特性的に短い持続期間からなるが強度で広いスペクトラム足跡を有するインパルス雑音にさらされることがある。より信頼できるリンクを提供するために、信頼できるインパルス雑音耐性を支援するために知られている順方向誤り訂正符号化技術（たとえば、リードソロモン符号）を使用するのが望ましい。さらに、インパルス雑音免疫性は、順方向誤り訂正符号化をインターリービングと共に用いることによって、追加の冗長性なしにある係数だけ乗算される。ここで、この係数は、インターリービングの深さと呼ばれる。このように、順方向誤り訂正／マッパ３０５は、ビットポンプ３００の伝送経路の入力に存在する伝送信号に順方向誤り訂正を提供する。
【００４２】
また、ビットポンプ３００は、伝送経路において順方向誤り訂正／マッパ３０５に接続された前置符号器３０６も含む。前置符号器（たとえば、通常、ＡＮＳＩ委員会Ｔ１Ｅ１．４で定義されたＨＤＳＬ２規格におけるチャンネル前置符号器と呼ばれる）は、一般に、ビットポンプ３００の送信部分における決定帰還等化機能を有効に実行する固定非直線フィルタである。より詳細には、前置符号器３０６は、受信経路に沿って伝搬する対応する受信信号がフィードフォワード等化段を通過した後、カーソル後シンボル間干渉歪み（つまり、経路歪みで生じた隣接データシンボル間の干渉）がほとんどなくなるように、伝送される信号を予め歪ませる。
【００４３】
前置符号器３０６は、（図２に関して説明されたコントローラ２４０と類似した）送受信機のコントローラにより、作動中ビットポンプ３００の受信部分内で計算される決定帰還等化係数でプログラムされる。ショータイムにおける決定帰還等化器の代わりに前置符号器（たとえば、トムリンソン−ハラシマ前置符号器）を用いる動機付けは、決定帰還等化機能がビタビ復号器と両立しがたいということである。ビタビ復号器より供給される符号化利得と、雑音を増すことなく決定帰還等化器より供給されるシンボル間干渉キャンセルとを同時に実現するために、決定帰還等化器をショータイムにおいて前置符号器３０６と置換するか、または、ビタビ復号器及び決定帰還等化器を、減少状態シーケンス検出器と置換するかのどちらかとすべきである。前置符号器３０６は、典型的に、減少状態シーケンス検出器より効率が良いので、ビットポンプ３００は、その送信部分に前置符号器３０６を使用している。
【００４４】
したがって、前置符号器３０６は、ビットポンプ３００の受信部分に関して決定帰還等化器３２９及び雑音予測等化器３３０も使用する。決定帰還等化器３２９及び雑音予測等化器３３０は、ビットポンプ３００を動作させるのに必要な他の仕事と共に等化を実行するように作動中に訓練され、次いで、前置符号器３０６と関連する機能を実行するようにショータイムにおいて（コントローラコマンドで）再構成される。したがって、前置符号器３０６の複雑さが減少する。前置符号器３０６の入力信号は、順方向誤り訂正／マッパ３０５からのシンボルを含み、前置符号器３０６の出力は、このシンボルレートでサンプリングされた実質的にホワイトの一定分散された信号となる。
【００４５】
また、ビットポンプ３００は、伝送経路において前置符号器３０６に接続された送信整形フィルタ３０７も含む。送信整形フィルタ３０７は、典型的には、１ｘレートのデータを受け取って４ｘレートに改変し、その結果生じる４ｘレート信号の電力スペクトラム密度を整形する有限インパルス応答（非適応）デジタルフィルタである。この有限インパルス応答フィルタは、プログラム可能であり（すなわち、フィルタ係数がランダムアクセスメモリ／レジスタに記憶される）、送信整形フィルタのデフォルト設定は一般に不明であり、送信整形フィルタ３０７は、パワーアップ時にコントローラでプログラムされることを意味する。本発明の模範的な実施例では、送信整形フィルタ３０７は、ＤＳＬベースの技術に適応することができ、ＨＤＳＬ２に関連する必要条件と両立性がある。たとえば、フィルタ長（たとえば、１２８タップ）は、ＨＤＳＬ２と関連する必要条件を満足するように設計される。
【００４６】
送信整形フィルタ３０７のプログラム能力は、ビットポンプ３００にいくつかの利点を提供する。第一に、ビットポンプ３００を多レートまたはリピータアプリケーションに適用することが可能になる。また、ビットポンプ３００への線間インターフェースにおける構成要素許容誤差において換算が行なわれる場合、システム信号対雑音比スライサマージンを改善することができる。すなわち、許容誤差がより狭くなることにより、伝送スペクトラムを、ＨＤＳＬ２規格に示される上限にもっと近づけることができる。
【００４７】
また、ビットポンプ３００は、伝送経路において送信整形フィルタ３０７に接続された送信補間器／リサンプラー３０８も含む。送信補間器／リサンプラー３０８は、送信整形フィルタ３０７の出力を、それに接続されたデジタル変調器３０９と両立性のあるサンプリングレートにアップサンプリングする。送信補間器／リサンプラー３０８の構成は、一般に、従属接続された積分器くし型補間器（たとえば、参照によりここに含まれる、“An Economical Class of Digital Filters for Decimation and Interpolation,"by E.B.Hogenauer,Institute of Electronic and Electrical Engineers(IEEE)Transactions on Acoustics,Speech,and Signal Processing,Vol.ASSP-29,No.2,April 1981 を参照）に基づいた乗算器のない構成を使用して、４*Ｆbaudから７２*Ｆbaudまでアップサンプリングし、それに続いて、１次ラグランジェ（リニア）補間器が、７２*Ｆbaud出力を再サンプリングする。したがって、補間器は、１８（すなわち、７２／４）の係数だけサンプリングレートを増加させる。
【００４８】
従属接続積分器くし形補間器の次数（長さ）を決定する場合、一般に２つの要件、すなわち、イメージ減衰及び通過帯域ドループがある。補間器は、信号が、デジタル変調器３０９の整形された量子化雑音フロアのレベル以下になるように、ベースバンド信号のイメージを抑圧するように設計される。４次従属接続積分器くし形補間器は、伝送経路におけるイメージが、量子化雑音のレベル以下（〜５ｄＢ）になるのを保証するのに妥当なものとすべきである。
【００４９】
改変フィルタが選ばれると、このフィルタで生じたどんな通過帯域ドループも、伝送経路において、典型的には送信整形フィルタ３０７で補正される。この補正機能は、送信整形フィルタ３０７のピーク対２乗平均平方根比を増加させるが、ドループを補正するために追加された特別なピークは、デジタル変調器３０９に到達する前に、従属接続積分器くし形補間器で除去されるので、デジタル変調器３０９に到達する信号のピーク対２乗平均平方根比をあまり変えない。
【００５０】
上記の要件に加えて、従属接続積分器くし形補間器の総合利得は、伝送経路において補正されるべきである。従属接続積分器くし形補間器は、送信整形フィルタ３０７と関連する係数と共に、総合利得を補正するのに妥当なものとすべきである。
【００５１】
送信補間器／リサンプラー３０８のリサンプラー部分（たとえば、リニア改変リサンプラー）は、ビットポンプ３００と関連するタイミング発生器３４５で指定されたサンプリング位相と入力遅延線シフトにしたがって補間器の出力を再サンプリングする。したがって、送信補間器／リサンプラー３０８は、デジタル変調器３０９に送り届けるために伝送信号に対するサンプリング位相と周波数補正を提供する。
【００５２】
伝送経路において送信補間器／リサンプラー３０８に接続されたデジタル変調器（たとえば、２次変調器）３０９は、一般に、通過帯域中の雑音を最小にするように整形された量子化雑音を伴う５レベル出力信号を発生する。送信アナログフロントエンドインターフェース３１０は、デジタル変調器３０９から５レベル量子化出力信号を受け取り、この信号を（デジタル／アナログコンバータで）アナログ信号に変換し、ビットポンプ３００の伝送経路の出力におけるインターフェースを提供する。デジタル変調器３０９及び送信アナログフロントエンドインターフェース３１０は共に、典型的に、望ましい７２ｘの転送レート（サンプルレート）を伴う共通の１４４ｘクロックで動作する。これを促進するために、送信アナログフロントエンドインターフェース３１０は、７２ｘサンプル転送クロック信号を発生し、５レベル量子化出力は、３ビットに符号化される。ビットポンプ３００からの出力データは、サンプル転送クロック信号の立ち上がりエッジで変化し、送信アナログフロントエンドインターフェース３１０は、サンプル転送クロック信号の立ち下がりエッジでデジタル変調器３０９の出力データをサンプリングする。
【００５３】
次に、ビットポンプ３００の受信部分に移ると、受信アナログフロントエンドインターフェース３２０が、ビットポンプ３００の受信経路の入力に接続されている。受信アナログフロントエンドインターフェース３２０は、ＨＤＳＬ２経路からアナログ信号を受け取り、この信号をそれと関連するアナログ／デジタルコンバータでデジタル信号に変換する。アナログ／デジタルコンバータ及びビットポンプ３００は、典型的に、共通の１４４ｘクロック及び７２ｘの転送レート（サンプルレート）で動作する。アナログ／デジタルコンバータは、好適には、３ビットバスに分類された３つの１ビット出力を含む。受信アナログフロントエンドインターフェース３２０の出力におけるデータは、クロックパルスの立ち上がりエッジで遷移し、ビットポンプ３００は、クロックパルスの立ち下がりエッジでアナログ／デジタルコンバータ入力データをサンプリングする。
【００５４】
また、ビットポンプ３００は、受信経路において受信アナログフロントエンドインターフェース３２０に接続された受信リサンプラー３２１も含む。受信リサンプラー（たとえば、３次ラグランジェ改変段及びリニア改変段を含む）は、受信アナログフロントエンドインターフェース３２０からの３つの出力を、１つの出力に併合し、この信号を再サンプリングして、ビットポンプ３００を用いる通信ネットワークの遠隔端末及び中央局と関連するサンプリング位相を位相ロックさせる。中央局において、送信及び受信タイミングは、一般に、局部発振器にロックされ、したがって、端数の再サンプリングは不要である。遠隔端末において、タイミング発生器３４５及び受信リサンプラー３２１と関連する信号は、タイミング発生器３４５と関連する遠隔端末の局部発振器に望ましいシンボルクロックを同期させるために、サンプリング位相、入力遅延線シフト及び出力サンプル生成時間を必要とする。
【００５５】
また、ビットポンプ３００は、受信経路において受信リサンプラー３２１に接続されたデシメータ３２２も含む。デシメータ３２２は、受信リサンプラー３２１の出力を７２*Ｆbaudから２*Ｆbaudシンボルレートにダウンサンプリングする。デシメータ３２２は、一般に、以下の従属接続されたフィルタ素子、すなわち、７２*Ｆbaudから８*Ｆbaudにダウンサンプリングする従属接続積分器くし形でデシメータと、８*Ｆbaudから４*Ｆbaudにデシメートする５次電力対称デシメーションフィルタと、４*Ｆbaudから２*Ｆbaudにデシメートする７次電力対称デシメーションフィルタとを含む。
【００５６】
第１のデシメーションフィルタ素子は、送信補間器／リサンプラー３０８で使用される構造と類似の従属接続補間器くし形フィルタ構造に基づいた乗算器のない構成を使用している。デシメーション比及び従属接続積分器くし形フィルタ次数をを決定するために、以下の２つのファクタ、すなわち、量子化雑音の別名化及び通過帯域の減衰を使用することができる。一般に、出力サンプルレートが低くなればなるほど、固定帯域幅の通過帯域に関して通過帯域のエッジにおける減衰が大きくなる。たとえば、４*Ｆbaud出力を生成するために１８という従属接続積分器くし形デシメーション比を用いると、遠隔端末で受信される信号の通過帯域のエッジにおける減衰は、〜６８ｄＢの量子化雑音抑圧を提供するフィルタに対して〜２．８ｄＢになるだろう。代わりに、９という従属接続積分器くし形デシメーション比が選択された場合は、通過帯域のエッジにおける減衰は、〜９５ｄＢの量子化雑音抑圧を伴う〜０．７ｄＢまで縮小される。アナログ／デジタルコンバータ性能を妨げないようにデシメータ３２２を保つためには、９のデシメーション比と５のフィルタ次数が提案される。
【００５７】
第２のデシメーションフィルタ素子は、電力対称楕円インパルス応答フィルタ構成に基づく、基準符号がアラビア数字の乗算器構成を使用している。これらのフィルタは、等リップル楕円フィルタに基づいているが、通過帯域及び停止帯域は、もはや等波状ではないので、係数量子化から生じるフィルタは、一般に楕円状とはみなされない。それにもかかわらず、電力対称特性は、係数量子化後も維持される。受け入れ可能な停止帯域減衰に対して、通過帯域リップルは取るに足らなくなることを保証するのが、この特性である。第２のデシメーションフィルタは、４次電力対称デシメーションフィルタである。
【００５８】
また、第３のデシメーションフィルタ素子は、電力対称無限インパルス応答フィルタ構成を使用している。この第３のデシメーションフィルタは、７次電力対称デシメーションフィルタである。したがって、デシメータ３２２により、サンプリング位相及び周波数補正を、受信経路に沿って伝搬する受信信号に基づいて行なうことができる。これらのフィルタ素子と関連する設計基準のより良い理解のために、参照によりここに含まれる“Multirate Systems and Fiter Banks,"by P.P.Vaidyanathan,Prentice Hall Signal Processing Series,Chap.5,Section5.3,pp.211-213,July 1992を参照されたい。
【００５９】
また、ビットポンプ３００は、受信経路においてデシメータ３２２に接続されたＤＣキャンセラー３２３も含む。デジタル／アナログコンバータ等の固定点構成要素の存在時、キャンセルされるエコー信号中に寄生ＤＣ成分がある可能性がある。この成分は、残差エコー２乗平均平方根値に影響を与えないが、伝送信号の欠如に起因してフィードフォワード及び決定帰還等化組み合わせに関する心配を提供する。この人工物は、定常動作におけるスライサの２乗平均された誤りの１ｄＢほどの原因となっている。ＤＣキャンセラー３２３（たとえば、１の定常値に適応する１タップ最小２乗平均フィルタを含む）は、この劣化を軽減するように設計される。
【００６０】
また、ビットポンプ３００は、伝送経路と受信経路間に挿入されたエコーキャンセル段３２５も含む。エコーキャンセル段３２５は、実質的に、ビットポンプ３００のダイナミックレンジ全体にわたってリニアなエコーをキャンセルする。エコーキャンセル段３１５は、主及び副エコーキャンセル段（たとえば、ハイブリッドデジタルフィルタ）に分割して、エコーをさらに限定して最終的に軽減する際に支援することができる。エコーキャンセル段３２５の一実施例の説明は、図４に関して以下に行なわれるので、詳細な説明は、ここでは提示されない。
【００６１】
また、ビットポンプ３００は、受信経路においてＤＣキャンセラー３２３に接続されたデジタル自動利得制御器３２６も含む。このデジタル自動利得制御器３２６により、ビットポンプ３００は、エコーキャンセル段３２５に続くデータ精度を加工することができる。また、デジタル自動利得制御器３２６は、最小２乗平均アルゴリズムを使用して、正規化せずにフィードフォワード等化機能をトレーニングする。
【００６２】
より詳細には、デジタル自動利得制御器３２６は、出力信号変動を固定することにより（一般に、アナログ／デジタルコンバータ及びデジタル／アナログ／デジタルコンバータの信号ピークを）望ましいレベルにクリップする見込みを制限する。この動作の副次効果は、フィードフォワード等化最小２乗平均アルゴリズムにおける誤り正規化の必要性を緩和すると共に、フィードフォワード等化係数のダイナミックレンジ必要条件を軽減することである。
【００６３】
また、ビットポンプ３００は、受信経路においてＤＣキャンセラー３２３及びエコーキャンセル段３２５に接続された等化器も含む。この等化器は、フィードフォワード等化器３２７、決定帰還等化器３２９及び雑音予測等化器３３０を含む。フィードフォワード等化器３２７は、決定帰還等化器３２９と協働して、雑音をホワイト化すると共に受信経路と関連する直線歪みを等化する。たとえば、３８４タップを備えたフィードフォワード等化器３２７は、より高いレベルの標準的な雑音のケースにおける最適（信号対雑音比マージン）性能の０．２ｄＢ内に入ることができる。雑音予測等化器３３０は、等化作用後の誤り信号に残されることがあるどんな相関も除去する。また、雑音予測等化器３３０は、ビットポンプ３００内の収束を速める。等化器の部分は、前置符号器３０６の一部となるようにショータイムにおいて再構成することができる。
【００６４】
また、ビットポンプ３００は、受信経路において等化器との加算ノードに接続されたスライサー３２８及びビタビ復号器／デマッパ３３１も含む。スライサー３２８は、エコーキャンセル段３２５と関連する信号を含むビットポンプ３００におけるパルス振幅変調信号をスライスするように構成されたシンボル毎復号器である。ビタビ復号器／デマッパ３３１は、ＨＤＳＬ２規格で推奨されている５１２状態符号を復号し、ビットポンプ３００の受信経路の出力から出る受信信号をデマッピングする。
【００６５】
また、ビットポンプ３００は、タイミング回復器３４０及びタイミング発生器３４５も含む。タイミング回復器３４０は、非常にわずかなジッタを伴うサンプリングタイミングの非常に細かい制御を可能にする。たとえば、遠隔端末における伝送ジッタは、一般に、ジッタエコーキャンセラーが必要ないほど小さい。タイミング発生器３４５は、タイミング回復器３４０と、送信補間器／リサンプラー３０８の送信リサンプラーと、受信リサンプラー３２１との間の近くに配置されている。タイミング回復器３４０は、一般に、位相検出器及び周波数積分器である。バースト位相誤り訂正と、更新される周波数推定は、一般に、タイミング回復により４００シンボル毎に計算され、タイミング発生器３４５に送られて、送信リサンプラー及び受信リサンプラー３２１を制御するのに使用される。
【００６６】
タイミング発生器３４５と送信及び受信リサンプラー３２１において、公称サンプリングレートは、７２*Ｆbaudであり、それにより、サンプリング位相を上記に説明したように７２ｘサンプルに関して維持することができる。さらに、タイミング発生器３４５の種々の構成要素は、送信及び受信サンプルが発生すべき時及び送信及び受信入力遅延線が進められべき時を指示する中央状態マシンで制御される。
【００６７】
代表的なビットポンプ３００は、単なる例示の目的で提示されており、本発明の原理と両立性のある他のビットポンプ構成を、アプリケーションが指示するとおりに使用することができる。
【００６８】
次に図４に移ると、本発明の原理にしたがって構成された分離回路４３０の一実施例を含むエコーキャンセルシステム４００のブロック図が示されている。エコーキャンセルシステム４００は、伝送経路４０１に接続された副エコーキャンセル段４１０と、伝送経路遅延４１１に接続され、フィルタ係数４１５を発生する主エコーキャンセル段４２０とを含む。また、エコーキャンセルシステム４００は、主エコーキャンセル段４２０及び受信経路遅延４１２に接続された受信経路加算ノード４１３を含む。受信経路遅延４１２は、さらに受信経路４０５に接続されている。
【００６９】
また、エコーキャンセルシステム４００は、分離回路４３０も含む。分離回路４３０は、副エコーキャンセル段４１０及び受信経路４０５に接続された第１の分離加算ノード４３１を含む。また、分離回路４３０は、第１の分離加算ノード４３１に接続された等化器／スライサー段４３２と、等化器／スライサー段４３２に接続されたシンボル誤り訂正段４４０とを有するシンボル判定回路４５０を含む。また、分離回路４３０は、シンボル誤り訂正段４４０に接続された推定器段４３３も含む。また、分離回路４３０は、推定器段４３３及び受信経路加算ノード４１３に接続された第２の分離加算ノード４６０も含む。主エコーキャンセル段４２０及び推定器段４３３は、第２の分離加算ノード４６０からデータ４６５を受け取るのに適応するように接続されている。
【００７０】
分離回路４３０は、エコーの残差レベルを判定し、さらにエコーを軽減する。示された実施例において、シンボル判定回路４５０は、実質的にエコーがなくなった、受信経路４０５に沿って伝搬する受信信号を受け入れ、受信信号と関連するシンボルを判定する。シンボル判定回路４５０に接続された推定器段４３３は、このシンボルを受け取り、推定された受信信号を提供する。分離回路４３０は、推定された受信信号と、主エコーキャンセル段４２０で発生するエコーキャンセル信号と、（受信経路遅延４１２を介して）遅延された受信信号との関数として、エコーの残差レベルを表わすデータ４６５を発生する。
【００７１】
エコーキャンセルシステム４００は、エコーキャンセルシステム４００を役立つように使用するビットポンプ（たとえば、図３に示されるビットポンプ３００）の全ダイナミックレンジにわたってリニアなエコーをキャンセルするように設計される。特に、エコーキャンセルシステム４００の理想的性能から大いに逸脱すると、低い乃至最小の雑音状態の下では、そのループ範囲による効果は実質的にない。示された実施例では、エコーキャンセルシステム４００の構成は、２つのエコーキャンセル段、すなわち、副エコーキャンセル段４１０及び主エコーキャンセル段４２０の使用を含む。副エコーキャンセル段４１０及び主エコーキャンセル段４２０は、主エコーキャンセル段４２０で生成されて共にアクセス可能な共通メモリ位置に記憶されたフィルタ係数４１５を共有し、それにより、各々のエコーキャンセル信号を発生する。副エコーキャンセル段４１０は、ビットポンプの前置符号器（たとえば、トムリンソン−ハラシマ前置符号器）から受け取った伝送経路４０１の伝送信号のたたみ込みのみを実行する。
【００７２】
前置符号器からの信号と受信信号は、それぞれ、伝送及び受信経路遅延４１１，４１２で適当に遅延される。この遅延構成は、シンボル判定回路４５０及び推定器段４３３で生じる信号伝搬遅延に適応している。等化器／スライサー段４３２、シンボル誤り訂正段４４０及び推定器段４３３は協働して、受信経路加算ノード４１３から受け取ったエコーの残差レベルから受信信号の一部を分離する。この作用により、残差エコーレベルは、第２の分離加算ノード４６０からのデータ４６５のかなりの部分になることができる。次いで、データ４６５は、主エコーキャンセル段４２０で使用され、共有されるフィルタ係数４１５が適応するように生成される。好適には、データ４６５（主にエコーの残差レベルを表わす）は、もはや受信号でマスクされないので、さらに減少する。したがって、残差レベルをゼロの理想値に近いより小さな値に軽減するフィルタ係数４１５を発生させることができる。
【００７３】
この構成と関連する他の利点は、ショータイム動作中の更新及び妨害または他の外乱の両方に適応する高められた能力である。定常状態またはまたはショータイム動作中の周囲温度の変化または回転によって、相当な外乱が生じることがある。この外乱は、典型的に、従来のエコーキャンセラーのシステム性能のかなりの劣化を引き起こす。特に、これは、割り当てられた信号対雑音マージンの４．７ｄＢほどの原因となることがある。
【００７４】
半二重通信動作モードでは、システムパラメータの更新は、システムが（システム動作ポイントで）非常に高い信号対雑音比で適応するので、問題を表わさない。しかしながら、全二重通信動作モードでは、早い周囲変化の追跡は、等化器／スライサー段４３２用のエコーのような信号と、エコーキャンセルシステム４００の更新用の受信信号との干渉の存在に起因する重大な問題を生じることがある。受信信号が、エコーよりかなり大きい場合は、全二重通信更新期間中の適応レートは、受信信号の一部がデータ４６５から除去されなければ、非常に遅くなることがある。受信信号の一部の除去により、データ４６５中のエコーの残差レベルを有効に増大させると、エコーキャンセルシステム４００の更新能力が高められる。
【００７５】
等化器／スライサー段４３２の等化部分は、フィードフォワード等化器４３６、決定帰還等化器４３７及び雑音予測等化器４３８を含み、これらは、最小２乗平均適応フィルタとして動作する。前述のように、フィードフォワード等化器４３６及び決定帰還等化器４３７は協働して、雑音をホワイト化すると共に、チャンネルで生じた直線歪みを等化する。雑音予測等化器４３８は、等化後に残されることがあるどんな相関も除去するように作用する。雑音予測等化器４３８は、作動中エコーキャンセルシステム４００のトレーニングを速める。したがって、図示の実施例における雑音予測等化器４３８の使用は、エコーキャンセルシステム４００の性能とさらにビットポンプとに重要な利点を提供する。
【００７６】
フィードフォワード等化器４３６は、一般にボーレートの２倍で動作し、最小２乗平均アルゴリズムにより適応され、後処理前にボーレートにデシメートされる出力を提供する。決定帰還等化器４３７は、ボーレートで動作し、最小２乗平均アルゴリズムにより適応される。雑音予測等化器４３８は、ボーレートで動作し、同様に最小２乗平均アルゴリズムにより適応される。適切なタイミングで、フィードフォワード等化器４３６及び決定帰還等化器４３７の組み合わせは、スライサー４３９の入力における雑音をホワイト化し、それにより、より良い性能が提供される。しかしながら、雑音予測等化器４３８は、スライサー４３９の入力における雑音をもっと早くホワイト化する。
【００７７】
決定帰還等化器４３７及び雑音予測等化器４３８係数は、ゼロに初期化される。フィードフォワード等化器４３６は、ゼロでない１つのタップで初期化する。このゼロでないタップの位置は、フィードフォワード等化器４３６内のカーソル位置を決定する。図示の実施例では、このカーソル位置は、フィードフォワード等化器４３６の長さ対性能を斟酌したタップ７０にある。この位置により、カーソルは、受け入れ可能な性能を維持しながら、チャンネルの温度変化に起因して移動することができる。
【００７８】
図示の実施例では、スライサー４３９（受信信号と関連するシンボルを判定するシンボル毎復号器）は、エコーキャンセルシステム４００における（モジュロを伴う）１６パルス振幅変調信号をスライスする。スライサー４３９は、ショータイム更新中フィードフォワード等化器４３６のための誤り信号を得るのに用いられる１６レベルスライサーである。ビットポンプ中の他のスライサー（たとえば、プログラム可能なスライサー）は、（モジュロなしの）２パルス振幅変調信号をスライスし、また、必要な通りに、４パルス振幅変調信号及び８パルス振幅変調信号をスライスする能力を有する。
【００７９】
シンボル誤り訂正段４４０は、より高い妨害信号またはより低い信号対雑音比状態が生じた場合でさえ、分離回路４３０における適切なシンボルの発生により、エコーキャンセルシステム４００の厳しい動作を提供する。模範的な実施例では、シンボル誤り訂正段４４０は、ビタビ復号器と重み付けロジックとを使用して、等化器／スライサー段４３２のみの使用に勝る６デシベル信号対雑音比の利点を提供する。この利点は、特に、低い信号対雑音比、とりわけ２０〜２２ｄＢに近い信号対雑音比において高められる。
【００８０】
推定器段４３３に関して、受信信号は、エコーキャンセル動作に対してかなりの減損の構成要素となるので、受信信号自体はキャンセルされるべきである。したがって、推定器段４３３の機能は、受信信号の遅延された変形を推定することであり、それにより、推定された受信信号が発生する。この動作の力は、最小２乗逆数問題の有限長ウィーナー解法に対応する、リニアな分数的に間隔が置かれた有限インパルス応答−最小２乗平均等化と類似している。
【００８１】
推定器段４３３は、逆フィードフォワード等化器４３４をチャンネル推定器として使用する。推定器段４３３は、スライサー４３９で回復されるシンボルを用いる有限インパルス応答フィルタ４３５を含む。シンボルは、受信経路加算ノード４１３より提供される合成信号中に存在する受信信号部分を推定するためにシンボルレートの２倍に再サンプリングされる。逆フィードフォワード等化器４３４は、データ４６５を主エコーキャンセル段４２０で使用されるゼロにしようとしながら、最小２乗平均法を用いることにより適応される。
【００８２】
推定器段４３３のいくつかの重要な性能仮定は、次の通り要約することができる。第一に、スライサー４３９における雑音信号は、実質的にゼロ平均でホワイトになる。これは、フィードフォワード等化器４３６と関連する目的は、雑音スペクトラムをホワイトにすることであるので、妥当である。第二に、スライサー４３９における雑音信号は、受信シンボルと相関しない。最後に、受信シンボルは、規格に従順な伝送により、実質的にホワイトで相関しない。
【００８３】
推定器段４３３の収束特性は、スライサー４３９の信号対雑音比性能で制限される。漸近的に、時間と逆フィードフォワード等化器長の両方において、受信信号のキャンセルは、スライサー４３９における信号対雑音比とほぼ同等になる。制限されたトレーニング時間及び長さにより、推定器段４３３は、エコーキャンセルシステム４００を備えた送受信機（及びビットポンプ）を用いる通信ネットワークの中央局側で約２１ｄＢの受信信号減少を提供し、遠隔端末側で約２６ｄＢの受信信号減少を提供する。推定器段４３３の性能は、信号対雑音比マージンが少ない場合ではより重要になる。エコーキャンセルシステム４００に対する更新の開始に基づく最小の性能劣化を保証するために、システムトレーニングは、漸近定常状態性能が達成されるまで持続しなければならず、これは、図示の実施例では約４秒である。
【００８４】
次に、図５に移ると、本発明の原理にしたがって構成されたシンボル誤り訂正段５００の一実施例のブロック図が示されている。シンボル誤り訂正段５００は、ビタビ復号器５０５と、ビタビ復号器５０５に接続されたたたみ込み符号器５１０と、たたみ込み符号器５１０に接続された質問ロジック５１５とを含む。また、シンボル誤り訂正段５００は、スライサー５２５にも接続され、先入れ先出し記憶装置５３０とフロアロジック５３５を含む。ビタビ復号器５０５及び先入れ先出し記憶装置５３０は、スライサー５３５に接続され、フロアロジック５３５は、先入れ先出し記憶装置５３０に接続されている。
【００８５】
また、シンボル誤り訂正段５００は、誤り訂正信号発生ロジック５４０及び加算ノード５５０も含む。誤り訂正信号発生ロジック５４０は、たたみ込み符号器５１０、先入れ先出し記憶装置５３０及びフロアロジック５３５に接続されている。加算ノード５５０は、質問ロジック５１５、誤り訂正信号発生ロジック５４０及びフロアロジック５３５に接続され、たとえば、推定器段（図４に示される推定器段４３３等）に出力を供給する。
【００８６】
図４を参照すると、推定器段４３３の役割は、主に、受信経路加算ノード４１３において受信信号を除去することである。この仕事を実行するために、推定器段４３３は、一般に、入力としてシンボル（すなわち、プリモジュロ動作情報）を受け取り、係数としてフィードフォワード等化器４３６チャンネルのゼロ強制逆数を近似する。受け取ったシンボルは、スライサー５２５と、シンボルを運搬する先入れ先出し記憶装置５３０の組み合わせの出力として利用可能である。入力が“モジュロ化されない”のを可能にしながら、シンボル検出を行なうために、拡張されたスライサーを用いることができる。
【００８７】
しかしながら、より低い信号対雑音比状態では、スライス動作は、シンボルの１０パーセントくらいの誤った結果を生じることがある。これらの誤りは、推定器段４３３を介して受信経路加算ノード４１３に伝搬し、ここで、副及び主エコーキャンセル段４１０，４２０の係数の変化を発生させることがある。この作用は、信号対雑音比をさらに減少させる傾向があり、それにより、ビットポンプは、連続的に劣化する性能の悪いサイクルに押し込まれることがある。
【００８８】
次に、図５のシンボル誤り訂正段５００に戻ると、シンボル誤り訂正段５００は、このような問題の救済策を提供する。推定器段のための受信シンボルの生成の際にビタビ復号器５０５を含めると、シンボル判定の精度が高まり、したがって、ビットポンプの総合品質が改善される。シンボル誤り訂正段５００は、その出力におけるシンボルを精製するために３つの情報ストリームを使用する。第１の情報ストリームは、ビタビ復号器５０５、たたみ込み符号器５１０及び質問ロジック５１５の組み合わせを含む。この第１の情報ストリームは、拡張されたスライサー組み合わせに勝る約５ｄＢまでの信号対雑音比改善を伴う、回復された高精度伝送されるビットの一因となる。
【００８９】
第２の情報ストリームは、信号モジュロ情報の一因となる、フロアロジック５３５及び拡張されたスライサーの組み合わせを含む。第３の情報ストリームは、誤りのあるスライスで生じたモジュロ情報における誤りを訂正する、誤り訂正信号発生ロジック５４０を含む。情報の組み合わせにより、シンボル及びそれぞれのモジュロの回復精度が高くなり、したがって、推定器段の精度がより良くなる。シンボル誤り訂正段５００の動作シーケンスは、図示の実施例に関して以下に説明される。
【００９０】
ビタビ復号器５０５は、典型的に、６４ビットトレースバック長を用いてその改善を達成し、次いで、この改善は、たたみ込み符号器５１０の段階に送られる。たたみ込み符号器５１０の出力は、質問ロジック５１５で監視される。この出力がゼロより小さければ、質問ロジック５１５は、加算ノード５５０に情報を提供する前にそれに１を加算する。この出力がゼロより大きければ、情報は、変化しない状態で加算ノード５５０に提供される。この出力は、推定器段に伝えられる伝送ビットを含む。モジュロ情報は、スライスされたシンボルから抽出される。スライサー５２５の出力は、ビタビ復号器５０５の出力で整列するために、ビタビ復号器５０５の６４ビットトレースバック長の深さだけ、先入れ先出し記憶装置５３０で遅延される。
【００９１】
次いで、３つの重要な情報部分は、情報ストリームから抽出される。すなわち、スライスされた値に基づくフロア動作を表わすスライスされた値より小さい第１の整数と、この整数の（２で割り切れることを表わす）パリティと、フロア動作中に捨てられる部分の最初のビットである。たたみ込み符号器５１０の出力の符号と、パリティと、捨てられる部分の最初のビットとの組み合わせは、モジュロ及びフロア境界における不適切なスライスに起因する誤り訂正を実行するために使用される。誤り訂正ルールと誤り訂正状態の一例は、以下の表１と図６に関して示される。
【００９２】
次に、図６に移ると、図５のシンボル誤り訂正段５００の自明でない誤り訂正係数の判定に導く誤り訂正状態の代表的なコレクションを表わすモジュロ線図が示されている。この誤り訂正状態のコレクションは、第１、第２、第３及び第４の誤り訂正状態６００，６０５，６１０，６１５を含み、これらは、図５の参照を続けながら下文に説明される。誤り訂正状態６００，６０５，６１０，６１５は各々、モジュロ値ｍに合わせられた線図上にプロットされる。これらのモジュロ線図は、ゼロ交差境界２ｍ、上部モジュロ境界２ｍ＋１および下部モジュロ境界２ｍ−１を表わす。また、誤り訂正状態６００，６０５，６１０，６１５は各々、以下の表１でさらに定義される図５の誤り訂正信号発生ロジック５４０に対する入力パラメータＡ（モジュロのパリティを表わす）、Ｂ（たたみ込み符号器５１０の出力の符号を表わす）、及びＣ（フロア動作時の最初の捨てられたビットを表わす）の特別なケースを表わす。
【表２】
0004314553.tif 000003
【００９３】
表１は、誤り訂正信号発生ロジック５４０に対する８つの可能性のある入力組み合わせを表わす８つのことなるケースを示す。表１に示されているように、ケース１の誤り訂正信号発生ロジック５４０に対する３つの入力（Ａ＝０，Ｂ＝−１，Ｃ＝０）は、−１の自明でない誤り訂正係数を発生する。図６は、これが、スライサー５２５がモジュロゼロ交差境界２ｍ以上を検出しかつビタビ復号器５０５がモジュロゼロ交差境界２ｍ以下を検出した場合の第１の誤り訂正状態６００を表わしていることを示す。
【００９４】
同様に、表１のケース８に対応する第２の誤り訂正状態６０５は、１の相補的な自明でない誤り訂正係数を生じる、第１の誤り訂正状態６００（すなわち、ケース１）に対して相補的な状態を表わす。
【００９５】
同様に、ケース２に相当する第３の誤り訂正状態６１０と、ケース７に相当するその相補的な第４の誤り訂正状態６１５は、それぞれ、１および−１の誤り訂正係数を発生する。表１は、ケース３，４，５及び６が、誤り訂正がないことを表わす０（ゼロ）の自明な誤り訂正係数を発生することを示す。
【００９６】
ケース２及び７においては、モジュロ境界は交差されており、モジュロ値の誤り訂正が必要である。スライスされたシンボルにおけるモジュロの数のパリティ（すなわち、スライスされたシンボルのフロアのパリティ）の誤り訂正情報を計算するために、たたみ込み符号器５１０の出力の符号が使用される。しかしながら、その情報だけが使用される場合は、ケース７は、ケース４と区別が付かず、モジュロ数の誤り訂正は不要である。この問題を緩和するために、モジュロ境界内のスライスされたシンボルの位置の追加情報が使用される。この情報は、フロア動作中に捨てられたデータの最初のビットより得られる。このビットは、モジュロ境界内のスライスされたシンボルの位置を与え、ここでは、境界を横切るわずかな誤りも、確実に検出される。
【００９７】
先の図面に関して示され、説明された分離回路及びシンボル誤り訂正段を含むエコーキャンセルシステムの実施例は、単なる例示の目的で提示されており、アプリケーションが指示するように、本発明の原理と両立性のある他の構成を使用することができることが理解されるべきである。
【００９８】
要約すれば、本発明は、一態様において、受信信号からエコーの残差レベルを識別して、エコーをより完全に減衰させる分離回路を紹介している。残差レベルを識別する能力は、受信信号を推定して、合成された残差エコーレベルと受信信号から分離する能力に依存している。本発明は、広い信号対雑音比にわたって受信信号を確立するように高められた能力を使用する。その結果、エコーキャンセルシステムは、エコーを以前に達成できなかったレベルまで減少させ、それにより、ビットポンプを用いるネットワークを横断する通信トラフィック（たとえば、音声、ビデオまたはデータ）の忠実度が増大する。
【００９９】
一般に、デジタル通信と、この技術を支援する規格及びシステムを含むデジタル加入者線サービスをもっと良く理解するために、参照によりここに含まれる、“Understanding Digital Subscriber Line Technology" by Thomas Starr, Peter Silverma, and John M. Coiffi, Prentice Hall(1988)、及び“Digital Communication" by Edward A. Lee and David G. Messerschmitt, Kluwer Academic Publishers(1994)を参照されたい。
【０１００】
本発明が詳細に説明されたが、当業者は、その最も広い形態の本発明の精神及び範囲から逸脱することなく、ここに種々の変更、置換及び改造をすることができることを理解すべきである。
【図面の簡単な説明】
【図１】本発明の原理にしたがって構成された送受信機の一実施例が動作できる通信ネットワークの一実施例を示すシステムレベル線図である。
【図２】本発明の原理にしたがって構成された送受信機の一実施例を示すブロック図である。
【図３】本発明の原理にしたがって構成されたビットポンプの一実施例を示すブロック図である。
【図４】本発明の原理にしたがって構成された分離回路の一実施例を含むエコーキャンセルシステムのブロック図である。
【図５】本発明の原理にしたがって構成されたシンボル誤り訂正段の一実施例のブロック図である。
【図６】図５のシンボル誤り訂正段の自明でない誤り訂正係数の判定に至る誤り訂正状態の代表的なコレクションを説明するモジュロ線図である。
【図１】
0004314553.tif 000004
【図２】
0004314553.tif 000005
【図３】
0004314553.tif 000006
【図４】
0004314553.tif 000007
【図５】
0004314553.tif 000008
【図６】
0004314553.tif 000009