(57)【特許請求の範囲】
【請求項１】
情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置であって、
複数の端子を備えるカード状の筐体と、
シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段と、
所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタとを有し、
前記レジスタの所定のアドレスには、前記入出力手段が前記シリアル転送による情報データの入出力機能と前記パラレル転送による情報データの入出力機能とを有することを示す所定値が記憶される
電子装置。
【請求項２】
前記シリアル転送による情報データの入出力機能と前記パラレル転送による情報データの入出力機能との両機能を前記入出力手段が有することを示す所定値を前記レジスタに記憶し、
前記情報処理装置からのレジスタ読み出し命令に応じて前記レジスタに記憶された所定値を前記入出力手段を介して前記情報処理装置に送信する
請求の範囲第１項に記載の電子装置。
【請求項３】
前記情報処理装置からの設定に基づいて、前記入出力手段が、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定される
請求の範囲第１項に記載の電子装置。
【請求項４】
初期状態では前記シリアル転送による情報データの入出力機能が実行されると共に、
前記レジスタの書き込みエリアの所定の識別ビットが変更されたときに前記パラレル転送による情報データの入出力機能が実行され、
前記レジスタの書き込みエリアの所定の識別ビットが元に戻されたときに前記シリアル転送による情報データの入出力機能が実行される
請求の範囲第１項に記載の電子装置。
【請求項５】
前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、
前記レジスタの所定のアドレスに前記アドレス変換機能が内蔵されていることを示す所定のコードが記録される
請求の範囲第１項に記載の電子装置。
【請求項６】
前記メモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが記録される
請求の範囲第１項に記載の電子装置。
【請求項７】
情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置であって、
複数の端子を備えるカード状の筐体と、
所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタと、
物理アドレスによって管理されるメモリ機能と、
前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能とを有し、
前記レジスタの所定のアドレスには、前記アドレス変換機能を内蔵していることを示す所定値が記憶される
電子装置。
【請求項８】
シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、
前記レジスタの所定のアドレスには、前記入出力手段が前記シリアル転送による情報データの入出力機能と前記パラレル転送による情報データの入出力機能とを有することを示す所定値が記憶される
請求の範囲第７項に記載の電子装置。
【請求項９】
シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、
前記シリアル転送による情報データの入出力機能と前記パラレル転送による情報データの入出力機能との両機能を前記入出力手段が有することを示す所定値を前記レジスタに記憶し、
前記情報処理装置からのレジスタ読み出し命令に応じて前記レジスタに記憶された所定値を前記入出力手段を介して前記情報処理装置に送信する
請求の範囲第７項に記載の電子装置。
【請求項１０】
シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、
前記情報処理装置からの設定に基づいて、前記入出力手段が、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定される
請求の範囲第７項に記載の電子装置。
【請求項１１】
シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、
初期状態では前記シリアル転送による情報データの入出力機能が実行されると共に、
前記レジスタの書き込みエリアの所定の識別ビットが変更されたときに前記パラレル転送による情報データの入出力機能が実行され、
前記レジスタの書き込みエリアの所定の識別ビットが元に戻されたときに前記シリアル転送による情報データの入出力機能が実行される
請求の範囲第７項に記載の電子装置。
【請求項１２】
前記メモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが記録される
請求の範囲第７項に記載の電子装置。
【請求項１３】
情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置に対して情報データの入出力を行う情報処理装置であって、
前記電子装置に備えられるレジスタの値を読み出し、前記電子装置の機能を示す設定値を認識する制御手段を有し、
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断する
情報処理装置。
【請求項１４】
前記制御手段は、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、該電子装置を第１の電子装置と認識し、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第１３項に記載の情報処理装置。
【請求項１５】
前記制御手段が、前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、
前記電子装置に対して、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有する
請求の範囲第１３項に記載の情報処理装置。
【請求項１６】
前記制御手段が、前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、
初期状態では前記シリアル転送による情報データの入出力機能を実行し、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第１３項に記載の情報処理装置。
【請求項１７】
前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記電子装置側に前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは前記内蔵のアドレス変換機能が不動作にされる
請求の範囲第１３項に記載の情報処理装置。
【請求項１８】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第１３項に記載の情報処理装置。
【請求項１９】
情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置に対して情報データの入出力を行う情報処理装置であって、
前記電子装置に備えられるレジスタの値を読み出し、前記電子装置の機能を示す設定値を認識する制御手段を有し、
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置内に、情報処理上の論理アドレスと前記電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断する
情報処理装置。
【請求項２０】
前記制御手段は、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、該電子装置を第１の電子装置と認識し、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第１９項に記載の情報処理装置。
【請求項２１】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、該電子装置を第１の電子装置と認識し、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第１９項に記載の情報処理装置。
【請求項２２】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、
前記電子装置に対して、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有する
請求の範囲第１９項に記載の情報処理装置。
【請求項２３】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、
初期状態では前記シリアル転送による情報データの入出力機能を実行し、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第１９項に記載の情報処理装置。
【請求項２４】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第１９項に記載の情報処理装置。
【請求項２５】
情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置と前記電子装置に情報データの入出力を行う情報処理装置との間に設けられるアダプタ装置であって、
前記電子装置に備えられるレジスタの値を読み出し、前記電子装置の機能を示す設定値を認識する制御手段を有し、
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断する
アダプタ装置。
【請求項２６】
前記制御手段は、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、該電子装置を第１の電子装置と認識し、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第２５項に記載のアダプタ装置。
【請求項２７】
前記制御手段が、前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、
前記電子装置に対して、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有する
請求の範囲第２５項に記載のアダプタ装置。
【請求項２８】
前記制御手段が、前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、
初期状態では前記シリアル転送による情報データの入出力機能を実行し、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第２５項に記載のアダプタ装置。
【請求項２９】
前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記電子装置側に前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは前記内蔵のアドレス変換機能が不動作にされる
請求の範囲第２５項に記載のアダプタ装置。
【請求項３０】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第２５項に記載のアダプタ装置。
【請求項３１】
前記制御手段は、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、該電子装置を第１の電子装置と認識し、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第２５項に記載のアダプタ装置。
【請求項３２】
情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置と前記電子装置に情報データの入出力を行う情報処理装置との間に設けられるアダプタ装置であって、
前記電子装置に備えられるレジスタの値を読み出し、前記電子装置の機能を示す設定値を認識する制御手段を有し、
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置内に、情報処理上の論理アドレスと前記電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断する
アダプタ装置。
【請求項３３】
前記制御手段は、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、該電子装置を第１の電子装置と認識し、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第３２項に記載のアダプタ装置。
【請求項３４】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、該電子装置を第１の電子装置と認識し、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第３２項に記載のアダプタ装置。
【請求項３５】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、
前記電子装置に対して、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有する
請求の範囲第３２項に記載のアダプタ装置。
【請求項３６】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、
初期状態では前記シリアル転送による情報データの入出力機能を実行し、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第３２項に記載のアダプタ装置。
【請求項３７】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第３２項に記載のアダプタ装置。
【請求項３８】
情報処理装置と前記情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とからなる情報交換システムであって、
前記情報処理装置では、前記電子装置に所定の書き込みエリアと読み出しエリアとを有し、前記電子装置の機能を示す設定値が記憶されるレジスタが設けられているか否かを判別し、
前記レジスタが設けられていないときは前記電子装置がメモリ機能のみからなる第１の電子装置と認識し、
前記レジスタが設けられているときは前記レジスタに記憶された設定値を読み出して前記電子装置がメモリ機能以外の機能も含む第２の電子装置と認識すると共に、
前記レジスタに記憶された設定値に応じて前記電子装置で実行される機能を識別する
情報交換システム。
【請求項３９】
前記電子装置に前記レジスタが設けられているときは、前記情報処理装置から前記電子装置に対して前記レジスタの読み出し命令を送信し、
前記レジスタに記憶された前記シリアル転送による情報データの入出力機能と前記パラレル転送による情報データの入出力機能との両機能を前記入出力手段が有しているか否かを識別する所定値を、前記入出力手段を介して前記レジスタから読み出す
請求の範囲第３８項に記載の情報交換システム。
【請求項４０】
前記電子装置に前記レジスタが設けられているときは、前記情報処理装置から前記電子装置に対して、前記入出力手段が前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する
請求の範囲第３８項に記載の情報交換システム。
【請求項４１】
初期状態では前記シリアル転送による情報データの入出力機能が実行されると共に、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第３８項に記載の情報交換システム。
【請求項４２】
前記電子装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記アドレス変換機能が内蔵されていることを示す所定のコードが書き込まれる
請求の範囲第３８項に記載の情報交換システム。
【請求項４３】
前記情報処理装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記電子装置側に前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは前記内蔵のアドレス変換機能が不動作にされる
請求の範囲第３８項に記載の情報交換システム。
【請求項４４】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第３８項に記載の情報交換システム。
【請求項４５】
前記電子装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、
前記レジスタの所定のアドレスに前記パラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられているときには前記内蔵のアドレス変換機能が用いられる
請求の範囲第３８項に記載の情報交換システム。
【請求項４６】
前記情報処理装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、
前記レジスタの所定のアドレスに前記パラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられていないときには前記内蔵のアドレス変換機能が用いられる
請求の範囲第３８項に記載の情報交換システム。
【請求項４７】
情報処理装置と前記情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とからなる情報交換システムであって、
前記電子装置に備えられるレジスタの値を読み出し、前記電子装置の機能を示す設定値を認識する制御手段を有し、
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置内に、情報処理上の論理アドレスと前記電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断する
情報交換システム。
【請求項４８】
前記制御手段は、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、該電子装置を第１の電子装置と認識し、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第４７項に記載の情報交換システム。
【請求項４９】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、該電子装置を第１の電子装置と認識し、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第４７項に記載の情報交換システム。
【請求項５０】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、
前記電子装置に対して、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有する
請求の範囲第４７項に記載の情報交換システム。
【請求項５１】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、
初期状態では前記シリアル転送による情報データの入出力機能を実行し、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第４７項に記載の情報交換システム。
【請求項５２】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第４７項に記載の情報交換システム。
【請求項５３】
情報処理装置と前記情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とアダプタ装置とからなる情報交換システムであって、
前記情報処理装置では、前記電子装置に所定の書き込みエリアと読み出しエリアとを有し、前記電子装置の機能を示す設定値が記憶されるレジスタが設けられているか否かを判別し、
前記レジスタが設けられていないときは前記電子装置がメモリ機能のみからなる第１の電子装置と認識し、
前記レジスタが設けられているときは前記レジスタに記憶された設定値を読み出して前記電子装置がメモリ機能以外の機能も含む第２の電子装置と認識すると共に、
前記レジスタに記憶された設定値に応じて前記電子装置で実行される機能を識別する
情報交換システム。
【請求項５４】
前記電子装置に前記レジスタが設けられているときは、前記情報処理装置から前記電子装置に対して前記レジスタの読み出し命令を送信し、
前記レジスタに記憶された前記シリアル転送による情報データの入出力機能と前記パラレル転送による情報データの入出力機能との両機能を前記入出力手段が有しているか否かを識別する所定値を、前記入出力手段を介して前記レジスタから読み出す
請求の範囲第５３項に記載の情報交換システム。
【請求項５５】
前記電子装置に前記レジスタが設けられているときは、前記情報処理装置から前記電子装置に対して、前記入出力手段が前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する
請求の範囲第５３項に記載の情報交換システム。
【請求項５６】
初期状態では前記シリアル転送による情報データの入出力機能が実行されると共に、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第５３項に記載の情報交換システム。
【請求項５７】
前記電子装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記アドレス変換機能が内蔵されていることを示す所定のコードが書き込まれる
請求の範囲第５３項に記載の情報交換システム。
【請求項５８】
前記情報処理装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記電子装置側に前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは前記内蔵のアドレス変換機能が不動作にされる
請求の範囲第５３項に記載の情報交換システム。
【請求項５９】
前記アダプタ装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、
前記レジスタの所定のアドレスに前記電子装置側に前記情報データの処理上の論理アドレスと前記メモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは前記内蔵のアドレス変換機能が不動作にされる
請求の範囲第５３項に記載の情報交換システム。
【請求項６０】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第５３項に記載の情報交換システム。
【請求項６１】
前記電子装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、
前記レジスタの所定のアドレスに前記パラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられているときには前記内蔵のアドレス変換機能が用いられる
請求の範囲第５３項に記載の情報交換システム。
【請求項６２】
前記情報処理装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、
前記レジスタの所定のアドレスに前記パラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられていないときには前記内蔵のアドレス変換機能が用いられる
請求の範囲第５３項に記載の情報交換システム。
【請求項６３】
前記アダプタ装置に前記情報データの処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、
前記レジスタの所定のアドレスに前記パラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられていないときには前記内蔵のアドレス変換機能が用いられる
請求の範囲第５３項に記載の情報交換システム。
【請求項６４】
情報処理装置と前記情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とアダプタ装置とからなる情報交換システムであって、
前記電子装置に備えられるレジスタの値を読み出し、前記電子装置の機能を示す設定値を認識する制御手段を有し、
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置内に、情報処理上の論理アドレスと前記電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断する
情報交換システム。
【請求項６５】
前記制御手段は、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、該電子装置を第１の電子装置と認識し、
前記レジスタの設定値が、前記電子装置内に、情報処理上の論理アドレスと前記電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第６４項に記載の情報交換システム。
【請求項６６】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、該電子装置を第１の電子装置と認識し、
前記電子装置の前記レジスタの設定値が前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、該電子装置を第２の電子装置と認識する
請求の範囲第６４項に記載の情報交換システム。
【請求項６７】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、
前記電子装置に対して、前記シリアル転送による情報データの入出力機能を実行するか、前記パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有する
請求の範囲第６４項に記載の情報交換システム。
【請求項６８】
前記制御手段は、前記電子装置の前記レジスタの設定値を読み出し、前記電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、
前記電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、
初期状態では前記シリアル転送による情報データの入出力機能を実行し、
前記パラレル転送による情報データの入出力機能を実行するときは前記レジスタの書き込みエリアの所定の識別ビットを変更し、
前記シリアル転送による情報データの入出力を行うときは前記レジスタの書き込みエリアの所定の識別ビットを元に戻す
請求の範囲第６４項に記載の情報交換システム。
【請求項６９】
前記電子装置におけるメモリ機能には複数の種別が規定され、
前記レジスタの所定のアドレスに前記メモリ機能の種別を示す所定のコードが書き込まれているときは前記メモリ機能の種別に応じた処理が行われる
請求の範囲第６４項に記載の情報交換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば情報処理装置に対して着脱自在に設けられて任意の機能を行う電子装置、その電子装置を利用する情報処理装置、または必要に応じてその間の情報交換の仲立ちを行うアダプタ装置、若しくはそれらを用いる情報交換システムに係り、特にメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、これらの装置の接続部に接続されてメモリ機能、あるいはその他の任意の機能を実行する電子装置、または、その電子装置に関わる情報処理装置、アダプタ装置及び情報交換システムに関する。
【背景技術】
【０００２】
例えば情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能、あるいはその他の任意の機能を実行する電子装置が提案されている。すなわちこのような電子装置においては、例えばメモリ機能と一体、若しくは別体にコンピュータネットワークへの接続機能や通信機能を持たせることによって、情報処理装置の運用や用途を容易に拡張させることができるようになるものである。
【０００３】
ところでこのような電子装置として、例えば本願出願人が先に提案したメモリ機能、あるいはその他の任意の機能を実行する電子装置においては、情報データの入出力はシリアル転送で行われることが基本とされていた。これに対して、より多くの情報データをより短時間で転送するためには、情報データの入出力をパラレル転送で行うことが要求されている。しかしながら情報データの入出力はシリアル転送で行われることが基本とされている電子装置に対して、情報データの入出力をパラレル転送で行うことは容易に実施できるものではない。
【０００４】
すなわち上述の電子装置においては、情報データの入出力はシリアル転送で行われることが基本とされているので、この情報データの入出力をパラレル転送で行うためには内部回路等の切り換えが必要とされる。また、情報処理装置においても、装着された電子装置を識別して内部回路等の切り換えを行う必要がある。ところがこのような識別や内部回路等の切り換えを行うことは容易ではなく、従来の電子装置及び情報処理装置では、このような識別や切り換えは一般的には実施されていないものであった。
【０００５】
さらに、電子装置と情報処理装置との間に設けられるアダプタ装置が実施されている。このようなアダプタ装置においては、例えば電子装置と情報処理装置との間でパラレル転送とシリアル転送の変換を行う機能が実施されている。そこでこのようなアダプタ装置においても、例えば上述の情報データの入出力をパラレル転送で行う電子装置に対しては、パラレル転送とシリアル転送の変換を止める等の切り換えを行う必要があるが、例えば電子装置を識別して切り換えを行うことは容易ではなく、従来はこのような識別や切り換えは実施されていないものであった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、電子装置の識別や内部回路等の切り換えを行うことは容易ではなく、従来の電子装置、情報処理装置、アダプタ装置及び情報交換システムでは、このような識別や切り換えは実施されていなかったというものである。
【課題を解決するための手段】
【０００７】
本発明の請求の範囲第１項は、情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置であって、複数の端子を備えるカード状の筐体と、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段と、所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタとを有し、レジスタの所定のアドレスには、入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能とを有することを示す所定値が記憶されてなるものである。
【０００８】
これによって、本発明の電子装置によれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【０００９】
また、本発明の請求の範囲第２項によれば、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を入出力手段が有することを示す所定値をレジスタに記憶し、情報処理装置からのレジスタ読み出し命令に応じてレジスタに記憶された所定値を入出力手段を介して情報処理装置に送信することによって、内部回路の切り換え等の運用を良好に行うことができるものである。
【００１０】
また、本発明の請求の範囲第３項によれば、情報処理装置からの設定に基づいて、入出力手段が、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定されることによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００１１】
また、本発明の請求の範囲第４項によれば、初期状態ではシリアル転送による情報データの入出力機能が実行されると共に、レジスタの書き込みエリアの所定の識別ビットが変更されたときにパラレル転送による情報データの入出力機能が実行され、レジスタの書き込みエリアの所定の識別ビットが元に戻されたときにシリアル転送による情報データの入出力機能が実行されることによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００１２】
また、本発明の請求の範囲第５項によれば、情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、レジスタの所定のアドレスにアドレス変換機能が内蔵されていることを示す所定のコードが記録されることによって、内部回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００１３】
また、本発明の請求の範囲第６項によれば、メモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが記録されることによって、内部回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００１４】
さらに本発明の請求の範囲第７項は、情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置であって、複数の端子を備えるカード状の筐体と、所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタと、物理アドレスによって管理されるメモリ機能と、情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能とを有し、レジスタの所定のアドレスには、アドレス変換機能を内蔵していることを示す所定値が記憶されてなるものである。
【００１５】
これによって、本発明の電子装置によれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００１６】
また、本発明の請求の範囲第８項によれば、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、レジスタの所定のアドレスには、入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能とを有することを示す所定値が記憶されることによって、シリアル転送及びパラレル転送による情報データの入出力機能の内部回路の切り換え等の運用を良好に行うことができるものである。
【００１７】
また、本発明の請求の範囲第９項によれば、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を入出力手段が有することを示す所定値をレジスタに記憶し、情報処理装置からのレジスタ読み出し命令に応じてレジスタに記憶された所定値を入出力手段を介して情報処理装置に送信することによって、内部回路の切り換え等の運用を良好に行うことができるものである。
【００１８】
また、本発明の請求の範囲第１０項によれば、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、情報処理装置からの設定に基づいて、入出力手段が、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定されることによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００１９】
また、本発明の請求の範囲第１１項によれば、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段を有し、初期状態ではシリアル転送による情報データの入出力機能が実行されると共に、レジスタの書き込みエリアの所定の識別ビットが変更されたときにパラレル転送による情報データの入出力機能が実行され、レジスタの書き込みエリアの所定の識別ビットが元に戻されたときにシリアル転送による情報データの入出力機能が実行されることによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００２０】
また、本発明の請求の範囲第１２項によれば、メモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが記録されることによって、内部回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００２１】
さらに本発明の請求の範囲第１３項は、情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置に対して情報データの入出力を行う情報処理装置であって、電子装置に備えられるレジスタの値を読み出し、電子装置の機能を示す設定値を認識する制御手段を有し、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断してなるものである。
【００２２】
これによって、本発明の情報処理装置によれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【００２３】
また、本発明の請求の範囲第１４項によれば、制御手段は、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、この電子装置を第１の電子装置と認識し、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、この電子装置を第２の電子装置と認識することによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００２４】
また、本発明の請求の範囲第１５項によれば、制御手段が、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、電子装置に対して、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００２５】
また、本発明の請求の範囲第１６項によれば、制御手段が、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、初期状態ではシリアル転送による情報データの入出力機能を実行し、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００２６】
また、本発明の請求の範囲第１７項によれば、情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスに電子装置側に情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは内蔵のアドレス変換機能が不動作にされることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００２７】
また、本発明の請求の範囲第１８項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００２８】
さらに本発明の請求の範囲第１９項は、情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置に対して情報データの入出力を行う情報処理装置であって、電子装置に備えられるレジスタの値を読み出し、電子装置の機能を示す設定値を認識する制御手段を有し、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置内に、情報処理上の論理アドレスと電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断してなるものである。
【００２９】
これによって、本発明の情報処理装置によれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００３０】
また、本発明の請求の範囲第２０項によれば、制御手段は、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、この電子装置を第１の電子装置と認識し、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、この電子装置を第２の電子装置と認識することによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００３１】
また、本発明の請求の範囲第２１項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、この電子装置を第１の電子装置と認識し、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、この電子装置を第２の電子装置と認識することによって、シリアル転送及びパラレル転送による情報データの入出力機能の内部回路の切り換え等の運用を良好に行うことができるものである。
【００３２】
また、本発明の請求の範囲第２２項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、電子装置に対して、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００３３】
また、本発明の請求の範囲第２３項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、初期状態ではシリアル転送による情報データの入出力機能を実行し、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００３４】
また、本発明の請求の範囲第２４項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００３５】
さらに本発明の請求の範囲第２５項は、情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置と電子装置に情報データの入出力を行う情報処理装置との間に設けられるアダプタ装置であって、電子装置に備えられるレジスタの値を読み出し、電子装置の機能を示す設定値を認識する制御手段を有し、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断してなるものである。
【００３６】
これによって、本発明のアダプタ装置によれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【００３７】
また、本発明の請求の範囲第２６項によれば、制御手段は、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、この電子装置を第１の電子装置と認識し、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、この電子装置を第２の電子装置と認識することによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００３８】
また、本発明の請求の範囲第２７項によれば、制御手段が、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、電子装置に対して、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００３９】
また、本発明の請求の範囲第２８項によれば、制御手段が、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、初期状態ではシリアル転送による情報データの入出力機能を実行し、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００４０】
また、本発明の請求の範囲第２９項によれば、情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスに電子装置側に情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは内蔵のアドレス変換機能が不動作にされることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００４１】
また、本発明の請求の範囲第３０項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００４２】
また、本発明の請求の範囲第３１項によれば、制御手段は、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、この電子装置を第１の電子装置と認識し、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、この電子装置を第２の電子装置と認識することによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００４３】
さらに本発明の請求の範囲第３２項は、情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置と電子装置に情報データの入出力を行う情報処理装置との間に設けられるアダプタ装置であって、電子装置に備えられるレジスタの値を読み出し、電子装置の機能を示す設定値を認識する制御手段を有し、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置内に、情報処理上の論理アドレスと電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断してなるものである。
【００４４】
これによって、本発明のアダプタ装置によれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００４５】
また、本発明の請求の範囲第３３項によれば、制御手段は、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、この電子装置を第１の電子装置と認識し、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、この電子装置を第２の電子装置と認識することによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００４６】
また、本発明の請求の範囲第３４項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、この電子装置を第１の電子装置と認識し、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、この電子装置を第２の電子装置と認識することによって、シリアル転送及びパラレル転送による情報データの入出力機能の内部回路の切り換え等の運用を良好に行うことができるものである。
【００４７】
また、本発明の請求の範囲第３５項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、電子装置に対して、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００４８】
また、本発明の請求の範囲第３６項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、初期状態ではシリアル転送による情報データの入出力機能を実行し、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００４９】
また、本発明の請求の範囲第３７項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００５０】
さらに本発明の請求の範囲第３８項は、情報処理装置と情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とからなる情報交換システムであって、情報処理装置では、電子装置に所定の書き込みエリアと読み出しエリアとを有し、電子装置の機能を示す設定値が記憶されるレジスタが設けられているか否かを判別し、レジスタが設けられていないときは電子装置がメモリ機能のみからなる第１の電子装置と認識し、レジスタが設けられているときはレジスタに記憶された設定値を読み出して電子装置がメモリ機能以外の機能も含む第２の電子装置と認識すると共に、レジスタに記憶された設定値に応じて電子装置で実行される機能を識別してなるものである。
【００５１】
これによって、本発明の情報交換システムによれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【００５２】
また、本発明の請求の範囲第３９項によれば、電子装置にレジスタが設けられているときは、情報処理装置から電子装置に対してレジスタの読み出し命令を送信し、レジスタに記憶されたシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を入出力手段が有しているか否かを識別する所定値を、入出力手段を介してレジスタから読み出すことによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００５３】
また、本発明の請求の範囲第４０項によれば、電子装置にレジスタが設けられているときは、情報処理装置から電子装置に対して、入出力手段がシリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００５４】
また、本発明の請求の範囲第４１項によれば、初期状態ではシリアル転送による情報データの入出力機能が実行されると共に、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００５５】
また、本発明の請求の範囲第４２項によれば、電子装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスにアドレス変換機能が内蔵されていることを示す所定のコードが書き込まれることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００５６】
また、本発明の請求の範囲第４３項によれば、情報処理装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスに電子装置側に情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは内蔵のアドレス変換機能が不動作にされることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００５７】
また、本発明の請求の範囲第４４項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００５８】
また、本発明の請求の範囲第４５項によれば、電子装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、レジスタの所定のアドレスにパラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられているときには内蔵のアドレス変換機能が用いられることによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００５９】
また、本発明の請求の範囲第４６項によれば、情報処理装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、レジスタの所定のアドレスにパラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられていないときには内蔵のアドレス変換機能が用いられることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、パラレル転送の際の情報データの転送を高速で行うことができるものである。
【００６０】
さらに本発明の請求の範囲第４７項は、情報処理装置と情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とからなる情報交換システムであって、電子装置に備えられるレジスタの値を読み出し、電子装置の機能を示す設定値を認識する制御手段を有し、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置内に、情報処理上の論理アドレスと電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断してなるものである。
【００６１】
これによって、本発明の情報交換システムによれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００６２】
また、本発明の請求の範囲第４８項によれば、制御手段は、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、この電子装置を第１の電子装置と認識し、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、この電子装置を第２の電子装置と認識することによって、内部回路の切り換え等の運用を良好に行うことができるものである。
【００６３】
また、本発明の請求の範囲第４９項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、この電子装置を第１の電子装置と認識し、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、この電子装置を第２の電子装置と認識することによって、シリアル転送及びパラレル転送による情報データの入出力機能の内部回路の切り換え等の運用を良好に行うことができるものである。
【００６４】
また、本発明の請求の範囲第５０項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、電子装置に対して、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００６５】
また、本発明の請求の範囲第５１項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、初期状態ではシリアル転送による情報データの入出力機能を実行し、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００６６】
また、本発明の請求の範囲第５２項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００６７】
さらに本発明の請求の範囲第５３項は、情報処理装置と情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とアダプタ装置とからなる情報交換システムであって、情報処理装置では、電子装置に所定の書き込みエリアと読み出しエリアとを有し、電子装置の機能を示す設定値が記憶されるレジスタが設けられているか否かを判別し、レジスタが設けられていないときは電子装置がメモリ機能のみからなる第１の電子装置と認識し、レジスタが設けられているときはレジスタに記憶された設定値を読み出して電子装置がメモリ機能以外の機能も含む第２の電子装置と認識すると共に、レジスタに記憶された設定値に応じて電子装置で実行される機能を識別してなるものである。
【００６８】
これによって、本発明の情報交換システムによれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【００６９】
また、本発明の請求の範囲第５４項によれば、電子装置にレジスタが設けられているときは、情報処理装置から電子装置に対してレジスタの読み出し命令を送信し、レジスタに記憶されたシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を入出力手段が有しているか否かを識別する所定値を、入出力手段を介してレジスタから読み出すことによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００７０】
また、本発明の請求の範囲第５５項によれば、電子装置にレジスタが設けられているときは、情報処理装置から電子装置に対して、入出力手段がシリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００７１】
また、本発明の請求の範囲第５６項によれば、初期状態ではシリアル転送による情報データの入出力機能が実行されると共に、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００７２】
また、本発明の請求の範囲第５７項によれば、電子装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスにアドレス変換機能が内蔵されていることを示す所定のコードが書き込まれることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００７３】
また、本発明の請求の範囲第５８項によれば、情報処理装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスに電子装置側に情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは内蔵のアドレス変換機能が不動作にされることによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００７４】
また、本発明の請求の範囲第５９項によれば、アダプタ装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されると共に、レジスタの所定のアドレスに電子装置側に情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能を有していることを示す所定のコードが書き込まれているときは内蔵のアドレス変換機能が不動作にされることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、情報データの転送を高速で行うことができるものである。
【００７５】
また、本発明の請求の範囲第６０項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【００７６】
また、本発明の請求の範囲第６１項によれば、電子装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、レジスタの所定のアドレスにパラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられているときには内蔵のアドレス変換機能が用いられることによって、回路の切り換え等の運用を誤動作なく確実に行うことができるものである。
【００７７】
また、本発明の請求の範囲第６２項によれば、情報処理装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、レジスタの所定のアドレスにパラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられていないときには内蔵のアドレス変換機能が用いられることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、パラレル転送の際の情報データの転送を高速で行うことができるものである。
【００７８】
また、本発明の請求の範囲第６３項によれば、アダプタ装置に情報データの処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵され、レジスタの所定のアドレスにパラレル転送による情報データの入出力機能が設けられていることを示す所定のコードが設けられていないときには内蔵のアドレス変換機能が用いられることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、パラレル転送の際の情報データの転送を高速で行うことができるものである。
【００７９】
さらに本発明の請求の範囲第６４項は、情報処理装置と情報処理装置に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、情報処理装置のこれらのメモリ装置等の接続部に接続されてメモリ機能を実行する電子装置とアダプタ装置とからなる情報交換システムであって、電子装置に備えられるレジスタの値を読み出し、電子装置の機能を示す設定値を認識する制御手段を有し、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置内に、情報処理上の論理アドレスと電子装置上の物理アドレスとの変換を行うアドレス変換機能が内蔵されている否かを判断してなるものである。
【００８０】
これによって、本発明の情報交換システムによれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができると共に、パラレル転送の際の情報データの転送を高速で行うことができるものである。
【００８１】
また、本発明の請求の範囲第６５項によれば、制御手段は、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていることを示す場合には、この電子装置を第１の電子装置と認識し、レジスタの設定値が、電子装置内に、情報処理上の論理アドレスと電子装置におけるメモリ機能上の物理アドレスとの変換を行うアドレス変換機能が内蔵されていないことを示す場合には、この電子装置を第２の電子装置と認識することによって、内部回路の切り換え等の運用を良好に行うことができると共に、パラレル転送の際の情報データの転送を高速で行うことができるものである。
【００８２】
また、本発明の請求の範囲第６６項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能のみであることを示す場合には、この電子装置を第１の電子装置と認識し、電子装置のレジスタの設定値が電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していることを示す場合には、この電子装置を第２の電子装置と認識することによって、シリアル転送及びパラレル転送による情報データの入出力機能の内部回路の切り換え等の運用を良好に行うことができると共に、パラレル転送の際の情報データの転送を高速で行うことができるものである。
【００８３】
また、本発明の請求の範囲第６７項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合に、電子装置に対して、シリアル転送による情報データの入出力機能を実行するか、パラレル転送による情報データの入出力機能を実行するか決定する命令を送信する送信手段を有することによって、シリアル転送とパラレル転送の運用を誤動作なく確実に行うことができるものである。
【００８４】
また、本発明の請求の範囲第６８項によれば、制御手段は、電子装置のレジスタの設定値を読み出し、電子装置の入出力手段が、シリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有しているか否かを判断すると共に、電子装置の入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能との両機能を有していると判断した場合にも、初期状態ではシリアル転送による情報データの入出力機能を実行し、パラレル転送による情報データの入出力機能を実行するときはレジスタの書き込みエリアの所定の識別ビットを変更し、シリアル転送による情報データの入出力を行うときはレジスタの書き込みエリアの所定の識別ビットを元に戻すことによって、シリアル転送とパラレル転送の切り換えを誤動作なく確実に行うことができるものである。
【００８５】
また、本発明の請求の範囲第６９項によれば、電子装置におけるメモリ機能には複数の種別が規定され、レジスタの所定のアドレスにメモリ機能の種別を示す所定のコードが書き込まれているときはメモリ機能の種別に応じた処理が行われることによって、回路の切り換え等の運用を誤動作なく確実に行うことができると共に、多様な種別のメモリに対して運用を行うことができるものである。
【発明の効果】
【００８６】
これによって、従来の装置では、特に電子装置の識別や内部回路等の切り換えを行うことは容易ではなく、従って従来の電子装置、情報処理装置、アダプタ装置及び情報交換システムでは、このような識別や切り換え等は実施されていなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【発明を実施するための最良の形態】
【００８７】
本発明においては、パラレル転送による情報データの入出力機能が追加して設けられると共に、所定の書き込みエリアと読み出しエリアとを有し機能を実行する際の設定を行うレジスタが設けられ、レジスタの所定のアドレスにパラレル転送による情報データの入出力機能が追加されていることを示す所定のコードが設けられてなるものであって、これによれば、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができる。
【００８８】
以下、図面を参照して本発明を説明するに、ＦＩＧ．１は本発明を適用した電子装置及び情報処理装置の一実施形態の構成を示すブロック図である。
【００８９】
ＦＩＧ．１において、図面の左側は情報処理装置１００となるパーソナルコンピュータ等の要部の構成を示す。この情報処理装置１００には、リードオンリーメモリ（ＲＯＭ）１１やランダムアクセスメモリ（ＲＡＭ）１２等の接続されるデータバス１３が設けられ、このデータバス１３にシリアルインターフェース１４及びパラレルインターフェース１５を含むインターフェース回路１６が接続される。
【００９０】
また、このデータバス１３にコントローラ１７が接続され、このコントローラ１７で情報データの入出力の制御等が行われる。さらにこのコントローラ１７からの制御信号によってインターフェース回路１６内のシリアルインターフェース１４とパラレルインターフェース１５とが切り換えられる。そしてこれらのシリアルインターフェース１４及びパラレルインターフェース１５からの信号線がコネクタ３００に接続される。
【００９１】
ここでコネクタ３００には例えば１０ピンが設けられる。そしてその内の例えば６ピンを用いて信号の入出力が行われる。このためシリアルインターフェース１４及びパラレルインターフェース１５からの信号線は相互に共通化されてコネクタ３００に接続される。すなわち、例えば図面の上側から数えて１番ピン及び１０番ピン（Ｖｓｓ）には電源線が接続される。また２番ピン（ＢＳ）にはシリアルインターフェース１４及びパラレルインターフェース１５のプロトコルバスステート信号線が共通化されて接続される。
【００９２】
さらに３番ピン（ＤＡＴＡ１）にはパラレルインターフェース１５の１番のデータ線が接続される。また４番ピン（ＤＡＴＡ０）にはシリアルインターフェース１４のシリアルデータ線とパラレルインターフェース１５の０番のデータ線が共通化されて接続される。さらに５番ピン（ＤＡＴＡ２）にはパラレルインターフェース１５の２番のデータ線が接続される。また７番ピン（ＤＡＴＡ３）にはパラレルインターフェース１５の３番のデータ線が接続される。
【００９３】
また６番ピン（ＩＮＳ）にはコントローラ１７が接続されて、コネクタ３００に外部機器が接続されたことの検出が行われる。さらに８番ピン（ＳＣＬＫ）にはシリアルインターフェース１４及びパラレルインターフェース１５のクロック信号線が共通化されて接続される。そして９番ピン（Ｖｃｃ）には電源線が接続される。このようにして、コネクタ３００の例えば１０ピンに対する情報処理装置１００の各種信号線の接続が行われる。
【００９４】
一方、図面の右側は電子装置２００の構成を示す。この電子装置２００の外観は、例えばＦＩＧ．２に示すようにいわゆるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有している。そしてこの電子装置２００が、情報処理装置１００（図示せず）に対して着脱自在に設けられると共に、その端部に形成される例えば１０個の接点群２０を介して上述のコネクタ３００に電気的に接続されるものである。
【００９５】
そこでＦＩＧ．１においては、電子装置２００に設けられるシリアルインターフェース２１及びパラレルインターフェース２２が上述の接点群２０（図示せず）を介してコネクタ３００に接続される。ここでも信号線は相互に共通化されてコネクタ３００に接続される。すなわち１番ピン及び１０番ピン（Ｖｓｓ）は互いに接続されて内部の電源線（図示せず）に接続される。また２番ピン（ＢＳ）にはシリアルインターフェース２１及びパラレルインターフェース２２のプロトコルバスステート信号線が共通化されて接続される。
【００９６】
さらに３番ピン（ＤＡＴＡ１）にはパラレルインターフェース２２の１番のデータ線が接続される。また４番ピン（ＤＡＴＡ０）にはシリアルインターフェース２１のシリアルデータ線とパラレルインターフェース２２の０番のデータ線が共通化されて接続される。さらに５番ピン（ＤＡＴＡ２）にはパラレルインターフェース２２の２番のデータ線が接続される。また７番ピン（ＤＡＴＡ３）にはパラレルインターフェース２２の３番のデータ線が接続される。
【００９７】
また６番ピン（ＩＮＳ）には１番ピン及び１０番ピン（Ｖｓｓ）の接続中点が接続される。これによってコネクタ３００に外部機器が接続されると、コントローラ１７に電源（Ｖｓｓ）が接続されて検出が行われるものである。さらに８番ピン（ＳＣＬＫ）にはシリアルインターフェース２１及びパラレルインターフェース２２のクロック信号線が接続される。そして９番ピン（Ｖｃｃ）には内部の電源線（図示せず）が接続される。このようにして、コネクタ３００の例えば１０ピンに対する電子装置２００の各種信号線の接続が行われる。
【００９８】
従ってこの電子装置２００において、１番〜１０番の各ピンの内容はＦＩＧ．３に示すようになっている。このＦＩＧ．３は、左端に示す１番〜１０番の各ピンについて、ピンの名前と入出力（Ｉ／Ｏ）の別、及びシリアル転送時とパラレル転送時における各ピンの用途を纏めて示したものである。
【００９９】
そしてこの電子装置２００において、シリアルインターフェース２１及びパラレルインターフェース２２がデータバス２３に接続され、このデータバス２３にはレジスタ２４とデータバッファ２５が接続される。さらにこのデータバッファ２５には誤り訂正コードの生成及び訂正処理（ＥＣＣ）回路２６が接続される。そしてこれらのレジスタ２４とデータバッファ２５及びＥＣＣ回路２６がメモリインターフェース及びシーケンサー回路２７に接続されて、メモリ２８との間でのデータ交換が行われる。
【０１００】
さらにレジスタ２４がコントローラ２９に接続され、このコントローラ２９で情報データの入出力の制御等が行われる。さらにこのコントローラ２９からの制御信号によってシリアルインターフェース２１とパラレルインターフェース２２とが切り換えられる。すなわちこれらのシリアルインターフェース２１とパラレルインターフェース２２とは１個の集積回路内に形成されて、例えばコントローラ２９からの制御信号によって切り換えが行われるものである。
【０１０１】
そしてこれらの装置において、シリアルインターフェース１４、２１とパラレルインターフェース１５、２２との切り換えが、レジスタ２４に書き込まれるデータの一部がコントローラ１７及び２９で判別されることによって行われる。
【０１０２】
すなわちＦＩＧ．４にはレジスタ２４の構成が示される。このＦＩＧ．４において、レジスタ２４は、例えば“００”〜“ＦＦ”（“−−”は１６進値を示す）のアドレスによって構成され、それぞれのアドレスには各々２バイトずつの読み出しレジスタと書き込みレジスタが設けられる。これらの読み出しレジスタには電子装置２００の内部の情報が読み出され、書き込みレジスタには情報処理装置１００からの情報が書き込まれるものである。
【０１０３】
このレジスタ２４について、アドレス“００”は不使用である。またアドレス“０１”の読み出しレジスタは割り込み（ＩＮＴ）レジスタとされ、アドレス“０２”の読み出しレジスタはステータスのレジスタとされる。なお、アドレス“０１”“０２”の書き込みレジスタと、アドレス“０３”は不使用である。さらにアドレス“０４”はタイプ番号のレジスタとされる。またアドレス“０５”はメモリ機能に対する論理アクセスの識別レジスタとされる。
【０１０４】
さらにアドレス“０６”はカテゴリー番号のレジスタとされる。またアドレス“０７”の読み出しレジスタはクラス番号のレジスタとされる。なお、アドレス“０７”の書き込みレジスタは不使用である。またアドレス“０８”は不使用である。さらにアドレス“０９”〜“０Ｅ”は未定義である。またアドレス“０Ｆ”の読み出しレジスタは未定義であり、書き込みレジスタは不使用である。
【０１０５】
またアドレス“１０”はシステムパラメータのレジスタとされる。さらにアドレス“１１”“１２”の書き込みレジスタはページカウント１、０のレジスタとされる。またアドレス“１３”〜“１６”はページアドレス３〜０のレジスタとされる。さらにアドレス“１７”の書き込みレジスタは転送プロトコルコマンド（ＴＰＣ）パラメータのレジスタとされる。またアドレス“１８”の書き込みレジスタはコマンド（ＣＭＤ）パラメータのレジスタとされる。なおアドレス“１１”〜“１８”の読み出しレジスタは不使用である。
【０１０６】
さらにアドレス“１９”〜“１Ｆ”はフォーマットの策定中である。またアドレス“Ｆ０”は工場等で使用するインヒビットパラメータのレジスタとされる。さらにこのアドレス“Ｆ０”を除くアドレス“１Ｆ”〜“ＦＦ”は不使用である。
【０１０７】
そしてこのレジスタ２４を用いて、シリアルインターフェース１４、２１とパラレルインターフェース１５、２２との切り換え等の制御が行われる。
【０１０８】
そこで情報処理装置１００に電子装置２００が装着されたときには、例えばＦＩＧ．５に示すフローチャートに従って起動処理が行われる。すなわちＦＩＧ．５において処理がスタートされると、まずステップ〔１〕で電子装置２００への電源投入処理が行われる。
【０１０９】
この電源投入処理のステップ〔１〕は、例えばＦＩＧ．６に示すようなサブルーチンで構成される。このサブルーチンでは、まずステップ〔１０１〕でコネクタ３００の６番ピン（ＩＮＳ）につながる信号線の電位が電源（Ｖｓｓ＝Ｌｏｗ）にされている。そこでステップ〔１０２〕ではこの６番ピン（ＩＮＳ）の電位が判断される。
【０１１０】
そしてステップ〔１０２〕で６番ピン（ＩＮＳ）の電位が電源（Ｖｓｓ＝Ｌｏｗ）になると、ステップ〔１０３〕で電子装置２００への電源の供給が開始される。さらにステップ〔１０４〕で、例えば１０ｍｓｅｃ．の時間が経過されて電子装置２００への電源投入処理のステップ〔１〕が終了される。
【０１１１】
次にＦＩＧ．５のステップ〔２〕では、情報処理装置１００から電子装置２００に向かってレジスタ２４に対する書き込み／読み出しのアドレスの設定が行われる。すなわちこれらの装置の初期状態ではデータの転送はシリアル転送で行われるものとされ、例えばＦＩＧ．７に示すようなタイミングで実行される。
【０１１２】
そして情報処理装置１００から電子装置２００への転送時には、まずＦＩＧ．７Ａに示すコネクタ３００の２番ピン（ＢＳ）のプロトコルバスステート信号線の電位が高電位のときに、ＦＩＧ．７Ｂに示すように４番ピン（ＤＡＴＡ０）に転送プロトコルコマンド（ＴＰＣ）が出力される。ここではレジスタ２４に対する書き込み／読み出しのアドレスの設定のＴＰＣが出力される。なお、ＦＩＧ．７Ｃにはクロック信号線（ＳＣＬＫ）へのクロック信号の出力が示される。
【０１１３】
さらにＦＩＧ．７Ａに示すコネクタ３００の２番ピン（ＢＳ）のプロトコルバスステート信号線の電位が低電位のときに、ＦＩＧ．７Ｂに示すように４番ピン（ＤＡＴＡ０）にデータが出力され、ここでは設定されるアドレス値が出力される。そしてこの場合に、例えば電子装置２００の識別処理においては、カテゴリーのレジスタのアドレス“０６”と、タイプのレジスタのアドレス“０４”と、メモリ機能に対する論理アクセスの識別レジスタのアドレス“０５”と、ステータス０のレジスタのアドレス“０２”とが順次設定される。
【０１１４】
すなわち上述の各アドレスにおいて、まずアドレス“０６”のカテゴリー番号は電子装置２００に含まれる機能を示し、値“００”または“ＦＦ”のときは電子装置２００にメモリ機能が含まれていることを示す。また値“００”“ＦＦ”でないときはメモリ機能が含まれていないことを示す。なお、以下の説明でメモリ機能が含まれている電子装置２００をメモリ装置、含まれていない電子装置２００を拡張装置と称する。
【０１１５】
またアドレス“０４”のタイプレジスタは電子装置２００に追加されている機能を示し、値“０１”のときは電子装置２００にパラレル転送による情報データの入出力機能が追加して設けられていることを示す。また値“００”または“ＦＦ”のときは追加機能が設けられていないことを示す。なお、以下の説明でパラレル入出力機能が含まれている電子装置２００をタイプ２、含まれていない電子装置２００をタイプ１と称する。
【０１１６】
なお、本実施形態のタイプ２の電子装置は、その内部のコントローラが情報処理装置１００から送られてくるデータの論理アドレスを電子装置内部のフラッシュメモリの物理アドレスに、セクタ単位の複数の論理アドレスとそれに対応した物理アドレスとで構成されるテーブルを参照して変換する機能を有する。このため情報処理装置１００は、タイプ２の電子装置と通信する際には、論理アドレスでアクセスすることができる。
【０１１７】
しかし、タイプ１の電子装置は、内部のコントローラが、論理アドレスを物理アドレスに変換する機能を有さない。このため情報処理装置１００は、タイプ１の電子装置にアクセスする際は、物理アドレスで通信を行う必要がある。なお情報処理装置１００は、タイプ１の電子装置と通信する際、複数のセクタの集まりであるクラスタ単位の複数の論理アドレスとそれに対応した各物理アドレスとで構成されるテーブルを参照して、論理アドレスを物理アドレスに変換することによって、テーブルのデータ量を小さくしている。
【０１１８】
このような通信方式の違いからも情報処理装置１００は、装着された電子装置がタイプ１であるか、タイプ２であるかを判別する必要がある。
【０１１９】
さらにアドレス“０５”の識別レジスタは電子装置２００のメモリ機能に対する論理アクセスの可能性を示し、値“０１”のときは論理アドレスによるアクセスがで可能であることを示す。また値“００”または“ＦＦ”のときは論理アドレスによるアクセスが可能でないことを示す。またアドレス“０２”のステータス０のレジスタの最下位ビットが「０」のときはメモリ機能に対して書き込み可能であることを示し、「１」のときは書き込み禁止であることを示す。
【０１２０】
そしてＦＩＧ．５のステップ〔３〕で上述の設定されたレジスタ２４の各アドレスの内容が読み出される。さらにステップ〔４〕で読み出された各レジスタの値が判断されることによって、ステップ〔５〕〜〔８〕に示すようにメモリ機能の有無（メモリ装置／拡張装置）や、パラレル入出力機能が追加されているか否か（タイプ２／タイプ１）などの判断を行うことができる。
【０１２１】
すなわち上述のステップ〔４〕においては、例えばＦＩＧ．８に示すような判断が行われる。このＦＩＧ．８において、アドレス“０６”“０４”“０５”“０２”に記述された内容に応じて、アドレス“０６”が値“００”“ＦＦ”以外で、アドレス“０４”が値“００”または“ＦＦ”で、アドレス“０５”が値“００”または“ＦＦ”のときは、タイプ１の拡張装置でメモリ機能が含まれていないことを示す。この場合にアドレス“０２”は無視である。
【０１２２】
また、アドレス“０６”が値“００”“ＦＦ”以外で、アドレス“０４”が値“０１”で、アドレス“０５”が値“００”または“ＦＦ”のときは、タイプ２の拡張装置でメモリ機能が含まれていないことを示す。この場合にアドレス“０２”は無視である。
【０１２３】
さらにアドレス“０６”が値“００”または“ＦＦ”で、アドレス“０４”が値“００”または“ＦＦ”で、アドレス“０５”が値“００”または“ＦＦ”で、アドレス“０２”の値をバイナリーコードで表したとき（ｂを付して示す）の最下位ビットが１のときは、タイプ１のメモリ装置で書き込み禁止になっている、またはタイプ１の拡張装置でメモリ機能を有し書き込み禁止になっていることを示す。
【０１２４】
また、アドレス“０６”が値“００”または“ＦＦ”で、アドレス“０４”が値“００”または“ＦＦ”で、アドレス“０５”が値“００”または“ＦＦ”で、アドレス“０２”の値をバイナリーコードで表したとき（ｂを付して示す）の最下位ビットが０のときは、タイプ１のメモリ装置またはタイプ１の拡張装置でメモリ機能を有していることを示す。
【０１２５】
さらにアドレス“０６”が値“００”または“ＦＦ”で、アドレス“０４”が値“０１”で、アドレス“０５”が値“０１”で、アドレス“０２”の値をバイナリーコードで表したとき（ｂを付して示す）の最下位ビットが１のときは、タイプ２のメモリ装置で書き込み禁止になっている、またはタイプ２の拡張装置でメモリ機能を有し書き込み禁止になっていることを示す。
【０１２６】
また、アドレス“０６”が値“００”または“ＦＦ”で、アドレス“０４”が値“０１”で、アドレス“０５”が値“０１”で、アドレス“０２”の値をバイナリーコードで表したとき（ｂを付して示す）の最下位ビットが０のときは、タイプ２のメモリ装置またはタイプ２の拡張装置でメモリ機能を有していることを示す。
【０１２７】
そこで以下の説明は、例えばメモリ機能を有し、パラレル入出力機能が追加されている電子装置２００（タイプ２メモリ装置）の場合（ステップ〔８〕）について行うが、メモリ機能を有さない電子装置２００（タイプ２拡張装置）の場合（ステップ〔６〕）についても同様である。すなわちこのような電子装置２００に対しては、次に入出力機能のパラレル／シリアルの切り換え処理が行われる。ここでまずステップ〔９〕で情報処理装置１００から電子装置２００に向かってレジスタ２４に対する書き込み／読み出しのアドレスが設定される。
【０１２８】
なおこの時のデータの転送はシリアル転送であり、上述のＦＩＧ．７Ａに示すプロトコルバスステート信号線の電位が高電位のときに、ＦＩＧ．７Ｂに示すようにレジスタ２４に対する書き込み／読み出しのアドレスの設定のＴＰＣが出力される。さらにＦＩＧ．７Ａに示すプロトコルバスステート信号線の電位が低電位のときに、ＦＩＧ．７Ｂに示すようにデータが出力され、ここでは設定されるアドレス値としてシステムパラメータのレジスタのアドレス“１０”が出力される。
【０１２９】
さらにステップ〔１０〕で、レジスタ２４のアドレス“１０”の書き込みレジスタにシステムパラメータが書き込まれる。ここでこのシステムパラメータの最上位ビットが入出力機能のパラレル／シリアルの切り換え情報とされ、このビットが「０」のときはパラレル転送であることを示し、「１」のときはシリアル転送であることを示す。なお初期状態は「１」とされる。そしてこのビットの値が変更されると、次にプロトコルバスステート信号線の電位が高電位になったときから入出力機能のパラレル／シリアル転送が切り換えられる。
【０１３０】
このようにして、例えば初期状態ではシリアル転送の入出力機能が、上述の手順によってパラレル転送に切り換えられる。またこの入出力機能のパラレル／シリアル転送の切り換え処理が行われると、最上位ビットにその状態を反映したシステムパラメータがレジスタ２４のアドレス“１０”の読み出しレジスタに設定されて、情報処理装置１００側での読み出し確認に用いられる。
【０１３１】
さらにこのような入出力機能のパラレル／シリアル転送が切り換え処理が行われた後で、電子装置２００の識別情報（ＩＤ）の読み出し処理が行われる。すなわちステップ〔１１〕で情報処理装置１００から電子装置２００に向かってレジスタ２４に対する書き込み／読み出しのアドレスが設定される。さらにステップ〔１２〕で識別情報（ＩＤ）の読み出し処理のコマンドが設定される。
【０１３２】
このようにして、例えば機能や製造情報等の識別情報（ＩＤ）の読み出し処理が行われる。さらに、この情報処理装置１００による電子装置２００の識別情報（ＩＤ）の読み出し処理は、詳しくは例えばＦＩＧ．９に示す制御パターンのように行われる。
【０１３３】
すなわち最初に情報処理装置１００側で書き込み／読み出しのアドレス（Ｒ／Ｗ ＲｅｇＡｄｒｓ）が生成され、このアドレスが書き込み／読み出しのアドレス設定のＴＰＣ〔ＳＥＴ Ｒ Ｗ ＲＥＧ ＡＤＲＳ〕と共に電子装置２００に向かって送られる。これにより電子装置２００側では書き込み／読み出しレジスタ（ＲＥＡＤ ＲＥＧ／ＷＲＩＴＥ ＲＥＧ）に書き込み／読み出しアドレス（ＲＥＡＤ ＡＤＲＳ／ＷＲＩＴＥ ＡＤＲＳ）が設定される。
【０１３４】
次に、情報処理装置１００側で識別情報（ＩＤ）の読み出しのコマンド〔ＲＥＡＤ ＩＤ〕が生成され、このコマンドがコマンド設定のＴＰＣ〔ＳＥＴ ＣＭＤ〕と共に電子装置２００に向かって送られる。これにより電子装置２００側のコマンドレジスタに読み出しのコマンド〔ＲＥＡＤ ＩＤ〕が設定される。そして電子装置２００側でこのコマンドが設定され、識別情報（ＩＤ）の読み出しが可能になると、割り込み（ＩＮＴ）レジスタのデータ０が低電位から高電位に変化される。
【０１３５】
この電子装置２００の割り込み（ＩＮＴ）レジスタのデータ０の変化が、情報処理装置１００側からの割り込み検出のＴＰＣ〔ＧＥＴ ＩＮＴ〕によって検出される。そしてこの変化が検出〔ＩＮＴ（ＤＡＴＡ０：Ｌ→Ｈ）〕されると、続いて電子装置２００の割り込み（ＩＮＴ）レジスタとステータスレジスタがＴＰＣ〔ＲＥＡＤ ＲＥＧ〕と共に読み出される。これによって情報処理装置１００側で電子装置２００の割り込み情報及びステータスが確認される。
【０１３６】
すなわち情報処理装置１００側では割り込み（ＩＮＴ）レジスタの内容から、
ＣＭＤＮＫ＝１：ＲＥＡＤ ＤＡＴＡの実行不可能→エラー終了
ＢＲＥＱ＝１：データバッファにページデータの準備完了
ＢＲＥＱ＆ＥＲＲ＝１：リードエラー発生
ＣＥＤ＝１：ＲＥＡＤ ＤＡＴＡ／ＳＴＰＯ実行終了
などの割り込み情報が得られる。
【０１３７】
そしてこれらの割り込み情報に応じて、例えばデータの読み出しのＴＰＣ〔ＲＥＡＤ ＬＯＮＧ ＤＡＴＡ〕が送られると、電子装置２００のデータバッファからページデータとして識別情報（ＩＤ）が読み出される。さらに途中終了の場合には、情報処理装置１００側から終了のコマンド〔ＳＴＯＰ〕がコマンド設定のＴＰＣ〔ＳＥＴ ＣＭＤ〕と共に電子装置２００に向かって送られる。このような処理が繰り返し行われて、ページデータが順番に読み出される。
【０１３８】
なお、これらの書き込み及び読み出しは、電子装置２００がタイプ２でパラレル入出力機能の設けられている場合にはパラレル転送で行われるが、電子装置２００がタイプ１でパラレル入出力機能の設けられていない場合には、上述のパラレル／シリアル転送の切り換え処理は行われないので、シリアル転送で行われるものである。
【０１３９】
そしてこの場合に、パラレル転送による電子装置２００に対する情報データの書き込み及び読み出しは、例えば以下に述べるように行われる。すなわちＦＩＧ．１０には情報処理装置１００側から電子装置２００に情報データを書き込む場合のタイミングチャートを示し、ＦＩＧ．１１には情報処理装置１００側から電子装置２００の情報データを読み出す場合のタイミングチャートを示すものである。
【０１４０】
そこでＦＩＧ．１０の情報処理装置１００側から電子装置２００に情報データを書き込む場合においては、まずプロトコルバスステート信号線（ＢＳ）の電位の先の高電位の期間（ＢＳ１）に情報処理装置１００側から電子装置２００に書き込み系のＴＰＣが転送される。ここではその前の低電位から高電位になったとき（ＢＳ０→ＢＳ１）にデータの転送方向が切り変わるため、ＴＰＣの前に２ＳＣＬＫ分のデータ不定期間が設けられる。また読み出しデータパケットとのタイミングを合わせるためＴＰＣの後にも２ＳＣＬＫ分のデータ不定期間が設けられる。
【０１４１】
また、次のプロトコルバスステート信号線（ＢＳ）の電位の低電位の期間（ＢＳ２）に情報処理装置１００側から電子装置２００にデータ（Ｄｎ）と誤り訂正コード（ＣＲＣ：Ｃｍ）が転送される。ここでデータと誤り訂正コード（ＣＲＣ）は、例えば４ビットのパラレル信号とされて、４番ピン（ＤＡＴＡ０）、３番ピン（ＤＡＴＡ１）、５番ピン（ＤＡＴＡ２）、７番ピン（ＤＡＴＡ３）の各データ線に図示のようなデータ配列で出力される。
さらに次の高電位の期間（ＢＳ３）では、４番ピン（ＤＡＴＡ０）上に処理中を示す信号ＢＳＹ（高電位または低電位の連続信号）の出力期間中、電子装置２００側はデータパケットを正常終了できるか判断し、結果を関連するレジスタに反映させる。その反映後に４番ピン（ＤＡＴＡ０）上に準備完了を示す信号ＲＤＹ（１ＳＣＬＫごとに反転する信号）を出力する。
【０１４２】
そして次のプロトコルバスステート信号線（ＢＳ）の電位の低電位の期間（ＢＳ０）は、電子装置２００の内部動作の結果として、割り込み要因が発生した場合に、割り込み要因に相当する割り込み（ＩＮＴ：Ｈｉｇｈ）信号が、４番ピン（ＤＡＴＡ０）、３番ピン（ＤＡＴＡ１）、５番ピン（ＤＡＴＡ２）、７番ピン（ＤＡＴＡ３）の各データ線に出力される。ただしこの低電位の期間（ＢＳ０）では、上述の各データ線はＳＣＬＫに同期しない割り込み（ＩＮＴ）信号線として使用される。
【０１４３】
また、ＦＩＧ．１１の情報処理装置１００側から電子装置２００の情報データを読み出す場合においては、まずプロトコルバスステート信号線（ＢＳ）の電位の先の高電位の期間（ＢＳ１）に情報処理装置１００側から電子装置２００に読み出し系のＴＰＣが転送される。ここではその前の低電位から高電位になったとき（ＢＳ０→ＢＳ１）と、次の高電位から低電位になったとき（ＢＳ１→ＢＳ２）でデータの転送方向が切り変わるため、ＴＰＣの前後に２ＳＣＬＫ分のデータ不定期間が設けられる。
【０１４４】
また、次のプロトコルバスステート信号線（ＢＳ）の電位の低電位の期間（ＢＳ２）では、読み出されるデータが転送可能になるまで電子装置２００側は４番ピン（ＤＡＴＡ０）上に処理中を示す信号ＢＳＹ（高電位または低電位の信号）を連続して出力する。そして転送可能になると、４番ピン（ＤＡＴＡ０）上に準備完了を示す信号ＲＤＹ（１ＳＣＬＫごとに反転する信号）を出力する。
【０１４５】
そして次の高電位の期間（ＢＳ３）では、電子装置２００側から４番ピン（ＤＡＴＡ０）、３番ピン（ＤＡＴＡ１）、５番ピン（ＤＡＴＡ２）、７番ピン（ＤＡＴＡ３）の各データ線にデータ（Ｄｎ）と誤り訂正コード（ＣＲＣ：Ｃｍ）が読み出される。ここでデータと誤り訂正コード（ＣＲＣ）は、例えば４ビットのパラレル信号として各データ線に図示のようなデータ配列で出力される。
【０１４６】
さらに次のプロトコルバスステート信号線（ＢＳ）の電位の低電位の期間（ＢＳ０）は、電子装置２００の内部動作の結果として、割り込み要因が発生した場合に、割り込み要因に相当する割り込み（ＩＮＴ：Ｈｉｇｈ）信号が、４番ピン（ＤＡＴＡ０）、３番ピン（ＤＡＴＡ１）、５番ピン（ＤＡＴＡ２）、７番ピン（ＤＡＴＡ３）の各データ線に出力される。ただしこの低電位の期間（ＢＳ０）では、上述の各データ線はＳＣＬＫに同期しない割り込み（ＩＮＴ）信号線として使用される。
【０１４７】
このようにして、情報処理装置１００と電子装置２００との間での情報データの書き込みと読み出しが行われる。そしてこの場合に、例えば上述のＦＩＧ．５のステップ〔９〕でレジスタ２４に対する書き込み／読み出しアドレスが値“１０”に設定され、このアドレス“１０”の書き込みレジスタにシステムパラメータが書き込まれ、ここでこのシステムパラメータの最上位ビットが入出力機能のパラレル／シリアルの切り換え情報とされることによって、パラレル転送とシリアル転送の切り換えを容易に行うことができる。
【０１４８】
また、ＦＩＧ．５のステップ〔３〕で、例えばレジスタ２４のアドレス“０６”のカテゴリー番号と、アドレス“０４”のタイプレジスタの内容が読み出され、さらにステップ〔４〕で読み出された各レジスタの値が判断され、メモリ機能の有無（メモリ装置／拡張装置）や、パラレル入出力機能が追加されているか否か（タイプ２／タイプ１）などの判断が行われることによって、装着された電子装置２００に対して適切な機能等の切り換えを行うことができる。
【０１４９】
従ってこの実施形態において、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段と、所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタとを有し、レジスタの所定のアドレスには、入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能とを有することを示す所定値が記憶されることによって、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【０１５０】
これによって、従来の装置では、電子装置の識別や内部回路等の切り換えを行うことは容易ではなく、従来の電子装置及び情報処理装置では、このような識別や切り換えは一般的には実施されていなかったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【０１５１】
なお上述の実施形態において、パラレル転送とシリアル転送の切り換えは、上述の電子装置２００の識別処理以外にも随時行われるものである。すなわちパラレル転送とシリアル転送との消費電流を比較した場合に、パラレル転送時にはシリアル転送時の２倍近い消費電流が流れるものである。そこで情報データの転送に高速性を要さない場合にはシリアル転送に切り換えて転送を行い、情報データの転送に高速性を要する場合のみパラレル転送を行うことで、消費電流の削減を行うことができる。
【０１５２】
さらに上述の実施形態において、レジスタ２４のアドレス“０１”の読み出しレジスタに設けられる割り込み（ＩＮＴ）レジスタでは、最上位ビットＤ７がコマンドの終了（ＣＭＤ）を示し、次のビットＤ６がエラー発生及び内部消去状態の進行を示すフラグ（ＥＲＲ／ＰＲＧ）とされ、次のビットＤ５が情報処理装置１００に対するデータバッファへのアクセス要求（ＢＲＥＱ）を示し、最下位のビットＤ０がコマンド実行不可（ＣＭＤＮＫ）を示すものとされる。
【０１５３】
また、レジスタ２４のアドレス“０２”の読み出しレジスタに設けられるステータスのレジスタでは、最上位ビットＤ７が電源切断の許可状態（ＭＢ）を表示し、次のビットＤ６がＭＧ−Ｒ機能のエラーを表示し、最下位の前のビットＤ１が電子装置２００のスリープ状態（ＳＬ）を示し、最下位のビットＤ０が書き込み禁止（ＷＰ）を示すものとされる。なお、書き込み禁止（ＷＰ）は書き込み禁止スイッチ３０の切り換え状態を反映するものである。
【０１５４】
さらにレジスタ２４のアドレス“０５”に設けられるメモリ機能に対する論理アクセスの識別レジスタでは、情報処理装置１００から電子装置２００に入力されるアドレスの論理または物理の識別が行われる。すなわち従来は、情報データの処理上の論理アドレスとメモリ機能上の物理アドレスとの変換を行うアドレス変換機能は情報処理装置１００側に設けられ、予め物理アドレスに変換されたアドレス値が電子装置２００に入力されていたが、上述の実施形態では、例えばコントローラ２９内にアドレス変換機能が設けられている。
【０１５５】
そこで上述のアドレス“０５”に設けられるメモリ機能に対する論理アクセスの識別レジスタを用いることにより、このアドレス“０５”の書き込み及び読み出しレジスタの値が共に“０１”のときは、電子装置２００にアドレス変換機能が内蔵されているものとして情報処理装置１００側でのアドレス変換を行わず、処理の速度を高速にすることができる。従って、例えばアドレス“０５”の値が“０１”のときは電子装置２００のアドレス変換機能が用いられ、“０１”以外のときは情報処理装置１００のアドレス変換機能が用いられる。
【０１５６】
これによって、例えばアドレス“１１”“１２”の書き込みレジスタのページカウント１、０とアドレス“１３”〜“１６”の書き込みレジスタのページアドレス３〜０の値は、アドレス“０５”の値が“０１”のときは論理アドレスとされ、アドレス“０５”の値が“０１”以外のときは物理アドレスとされる。
【０１５７】
さらにレジスタ２４のアドレス“０６”に設けられるカテゴリー番号と、アドレス“０７”の読み出しレジスタに設けられるクラス番号は、例えばＦＩＧ．１２に示すように定められる。すなわちＦＩＧ．１２において、カテゴリー番号“００”はメモリ装置の機能を表し、この場合にクラス番号は値“００”のみである。なお既存のメモリ装置においては、アドレス“０６”“０７”は未使用であったので、これらのアドレスには値“００”が設けられている。
【０１５８】
これに対して、新たに設けられるカテゴリー番号として、番号“０１”は情報装置の機能を表し、またカテゴリー番号“０２”はＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能を表し、カテゴリー番号“０３”は通信装置の機能を表し、カテゴリー番号“０４”は日米欧のメーカーによって共通に定められた通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能を表す。またこれらの機能に対しては、それぞれ値“０１”以降のクラス番号が付随して設けられる。
【０１５９】
さらに上述した機能の他にも、電子装置２００には、例えばカメラ機能や、表示機能、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ：衛星測位システム）機能、シリアル通信機能などをもたせて、情報処理装置１００に装着して用いることができる。そしてこれらの各機能において、タイプ２の電子装置２００の場合には、情報データの入出力を必要に応じてパラレル転送で行うことができるものである。
【０１６０】
さらにレジスタ２４のアドレス“１０”に設けられるシステムパラメータのレジスタでは、上述のようにシステムパラメータの最上位ビットＤ７が入出力機能のパラレル／シリアルの切り換え情報とされ、このビットが「０」のときはパラレル転送であることを示し、「１」のときはシリアル転送であることを示す。なお初期状態は「１」とされる。そしてこのビットの値が変更されると、次にプロトコルバスステート信号線の電位が高電位になったときから入出力機能のパラレル／シリアル転送が切り換えられる。
【０１６１】
また、レジスタ２４のアドレス“１８”の書き込みレジスタに設けられるコマンド（ＣＭＤ）パラメータのレジスタでは、例えば最下位ビットＤ０がクリーンアップモード（ＣＵＭＤ）を示すものとされ、このビットが「０」のときは、例えば時間間隔、若しくはメモリ機能中の不要データが所定の数以上になったときに、自動的にそれらのデータを消去する処理が行われる。またこのビットが「１」のときは手動で処理が行われるものである。そしてこれらの消去処理が行われている期間には、上述のアドレス“０１”のビットＤ６が「１」にされる。
【０１６２】
さらにレジスタ２４のアドレス“Ｆ０”に設けられるインヒビットパラメータのレジスタでは、例えば最上位ビットＤ７が工場での検査等でＴＰＣを無効にするモード（ＦＴＰＣ）を示すものとされ、通常は「０」とされ、ＴＰＣを無効にするときは「１」にされる。また次のビットＤ６は工場出荷時のセットアップ（ＦＳＵＰ）の際に使用される。さらに最下位ビットＤ０は特にメモリ機能の入出力機能のテストに使用されるものである。
【０１６３】
そこでさらに本発明においては、メモリ機能の各種の種別についても上述のレジスタ２４を用いて判別を行うことができるものである。
【０１６４】
すなわち、このような判別を行う場合であって、情報処理装置１００に電子装置２００が装着されたときには、例えばＦＩＧ．１３に示すフローチャートに従って起動処理が行われる。すなわちＦＩＧ．１３において処理がスタートされると、まずステップ〔１００〕で電子装置２００への電源投入処理が行われる。この電源投入処理のステップ〔１００〕は、例えば上述のＦＩＧ．６に示したサブルーチンと同等のものである。
【０１６５】
次にステップ〔２００〕では、電子装置２００の種別識別処理が行われる。この種別識別処理のステップ〔２００〕は、例えばＦＩＧ．１４に示すようなサブルーチンで構成される。このサブルーチンでは、まずステップ〔２０１〕でレジスタ２４に対する書き込み／読み出しのアドレスの設定が行われる。
【０１６６】
すなわち情報処理装置１００から電子装置２００に向かってレジスタ２４に対する書き込み／読み出しのアドレスの設定が行われる。ここでこれらの装置の初期状態ではデータの転送はシリアル転送で行われるものとされ、例えば上述のＦＩＧ．７に示すようなタイミングで実行される。
【０１６７】
そしてこの場合に、例えば電子装置２００の種別識別処理においては、レジスタ２４に対するタイプのアドレス“０４”と、カテゴリーのアドレス“０６”と、クラスのアドレス“０７”と、ステータス０のアドレス“０２”とが順次設定される。これによってステップ〔２０２〕では、レジスタ２４の各アドレスの内容が順次読み出される。
【０１６８】
そこでステップ〔２０３〕では、読み出されたレジスタ２４のアドレス“０４”のタイプの値が判断され、さらにステップ〔２０４〕では、レジスタ２４のアドレス“０６”のカテゴリーの値が判断される。そしてこれらが共に値“００”または“ＦＦ”のとき（Ｙｅｓ）は、電子装置２００にメモリ機能が含まれていることを示している。
【０１６９】
これらのステップ〔２０３〕〔２０４〕で、タイプ及びカテゴリーの値が共に値“００”または“ＦＦ”のとき（Ｙｅｓ）は、さらにステップ〔２０５〕で読み出されたレジスタ２４のアドレス“０７”のクラスの値が判断される。そして値“００”または“ＦＦ”のとき（Ｙｅｓ）は、タイプ１のメモリカード装置であり、ステップ〔２０６〕でレジスタ２４のアドレス“０２”のステータス０の最下位ビットが判断され、最下位ビットが値“１”のとき（Ｙｅｓ）は書き込み禁止状態の装置であり、値“０”のとき（Ｎｏ）は書き込み可能な装置と識別される。
【０１７０】
また、ステップ〔２０５〕で、クラスの値が値“００”または“ＦＦ”以外のとき（Ｎｏ）は、さらにステップ〔２０７〕〔２０８〕〔２０９〕で読み出されたレジスタ２４のアドレス“０７”のクラスの具体的な値が判断される。そしてステップ〔２０７〕で値“０１”と判断されたときはタイプ１の読み出し専用メモリ（ＲＯＭ）カード装置、ステップ〔２０８〕で値“０３”と判断されたときはタイプ１とは異なる形式の読み出し専用メモリ（ＲＯＭ）カード装置、ステップ〔２０９〕で値“０２”と判断されたときは追記型のメモリ（Ｒ）カード装置と識別される。
【０１７１】
さらにステップ〔２０４〕で、カテゴリーの値が値“００”または“ＦＦ”以外のとき（Ｎｏ）と、ステップ〔２０７〕〜〔２０９〕で、いずれも値が判断されなかったとき（Ｎｏ）は、電子装置２００がメモリ機能を含まないものであるか、あるいはステップ〔２０２〕で読み出されたレジスタ２４のアドレス“０４”のタイプの値が誤っているもの（タイプエラー）とされる。
【０１７２】
一方、ステップ〔２０３〕で判断されたレジスタ２４のアドレス“０４”のタイプの値が、値“００”または“ＦＦ”以外のとき（Ｎｏ）は、ステップ〔２１０〕でアドレス“０４”のタイプの値が値“０１”であるか否か判断される。そしてタイプの値が値“０１”のとき（Ｙｅｓ）は、ステップ〔２１１〕で、読み出されたレジスタ２４のアドレス“０６”のカテゴリーの値が判断される。そしてカテゴリーの値が値“００”のとき（Ｙｅｓ）は、電子装置２００に高速対応のメモリ機能が含まれていることを示している。
【０１７３】
さらにステップ〔２１２〕で、レジスタ２４のアドレス“０７”のクラスの値が判断される。そしてクラスの値が値“８０”のとき（Ｙｅｓ）は、高速対応のメモリカード装置であり、ステップ〔２１３〕でレジスタ２４のアドレス“０２”のステータス０の最下位ビットが判断され、最下位ビットが値“１”のとき（Ｙｅｓ）は書き込み禁止状態の装置であり、値“０”のとき（Ｎｏ）は書き込み可能な装置と識別される。
【０１７４】
また、ステップ〔２１２〕で、クラスの値が値“８０”でないとき（Ｎｏ）は、さらにステップ〔２１４〕〔２１５〕〔２１６〕で読み出されたレジスタ２４のアドレス“０７”のクラスの具体的な値が判断される。そしてステップ〔２１４〕で値“８１”と判断されたときは高速対応の読み出し専用メモリ（ＲＯＭ）カード装置、ステップ〔２１５〕で値“８３”と判断されたときは異なる形式の高速対応の読み出し専用メモリ（ＲＯＭ）カード装置、ステップ〔２１６〕で値“８２”と判断されたときは高速対応の追記型のメモリ（Ｒ）カード装置と識別される。
【０１７５】
さらにステップ〔２１０〕でタイプの値が値“０１”でないとき（Ｎｏ）と、ステップ〔２１１〕でカテゴリーの値が値“００”でないとき（Ｎｏ）と、ステップ〔２１４〕〜〔２１６〕で、いずれも値が判断されなかったとき（Ｎｏ）は、電子装置２００がメモリ機能を含まないものであるか、あるいはステップ〔２０２〕で読み出されたレジスタ２４のアドレス“０４”のタイプの値が誤っているもの（タイプエラー）とされる。
【０１７６】
すなわち上述のＦＩＧ．１４に示すサブルーチンで識別されるメモリカード装置（電子装置２００）の種別を纏めるとＦＩＧ．１５の表に示すようになる。この表において、左端のタイプと記載されている欄は上述のレジスタ２４のアドレス“０４”の値であり、次のカテゴリの欄はアドレス“０６”の値であり、次のクラスの欄はアドレス“０７”の値である。そしてこれらの各アドレスの値に従って、上述のＦＩＧ．１４のサブルーチンにおいて、それぞれ右端に示す種別が識別される。
【０１７７】
従ってこの表において、アドレス“０４”のタイプ及びアドレス“０６”のカテゴリの値が“００”または“ＦＦ”であって、アドレス“０７”のクラスの値が“００”または“ＦＦ”のときは、タイプ１の論理物理アドレスの変換機能（以下、論物変換機能と略称する）なしのメモリカード装置、または読み出し専用のメモリ（ＲＯＭ）カード装置である。
【０１７８】
また、クラスの値が“０１”のときは、論物変換機能なしの読み出し専用のメモリ（ＲＯＭ）カード装置である。さらにクラスの値が“０２”のときは、論物変換機能なしの追記型のメモリ（Ｒ）カード装置である。さらにクラスの値の“０３”は、その他の論物変換機能なしのタイプ１の読み出し専用のメモリ（ＲＯＭ）カード装置（例えばフラッシュメモリ以外のメモリ）である。これに対してクラスの値が“０４”〜“ＦＥ”のときは、識別された値が誤っているもの（タイプエラー）とされる。
【０１７９】
さらにアドレス“０４”のタイプの値が“００”または“ＦＦ”であって、アドレス“０６”のカテゴリの値が“０１”〜“７Ｆ”のときは、論物変換機能なしのメモリカード装置と同等の形状を有する入出力装置（Ｉ／Ｏ）等の拡張モジュールを示す。また、アドレス“０６”のカテゴリの値が“８０”〜“ＦＥ”のときは、識別された値が誤っているもの（タイプエラー）とされる。
【０１８０】
また、アドレス“０４”のタイプの値が“０１”、アドレス“０６”のカテゴリの値が“００”または“ＦＦ”であって、アドレス“０７”のクラスの値が“００”または“ＦＦ”のときは、タイプ２の論理物理アドレスの変換機能（以下、論物変換機能と略称する）内蔵のメモリカード装置、または読み出し専用のメモリ（ＲＯＭ）カード装置である。
【０１８１】
さらにクラスの値が“０１”のときは、論物変換機能内蔵の読み出し専用のメモリ（ＲＯＭ）カード装置である。さらにクラスの値が“０２”のときは、論物変換機能内蔵の追記型のメモリ（Ｒ）カード装置である。さらにクラスの値の“０３”は、その他の論物変換機能内蔵のタイプ１の読み出し専用のメモリ（ＲＯＭ）カード装置（例えばフラッシュメモリ以外のメモリ）である。これに対してクラスの値が“０４”〜“７Ｆ”のときは、識別された値が誤っているもの（タイプエラー）とされる。
【０１８２】
また、クラスの値が“８０”のときは、タイプ２の論理物理アドレスの変換機能（以下、論物変換機能と略称する）なしのメモリカード装置、または読み出し専用のメモリ（ＲＯＭ）カード装置である。さらにクラスの値が“８１”のときは、論物変換機能なしの読み出し専用のメモリ（ＲＯＭ）カード装置である。さらにクラスの値が“８２”のときは、論物変換機能なしの追記型のメモリ（Ｒ）カード装置である。さらにクラスの値の“０３”は、その他の論物変換機能なしのタイプ１の読み出し専用のメモリ（ＲＯＭ）カード装置（例えばフラッシュメモリ以外のメモリ）である。これに対してクラスの値が“８４”〜“ＦＦ”のときは、識別された値が誤っているもの（タイプエラー）とされる。
【０１８３】
さらにアドレス“０４”のタイプの値が“０１”で、アドレス“０６”のカテゴリの値が“０１”〜“７Ｆ”及び“ＦＦ”のときは、タイプ２の論物変換機能内蔵のメモリカード装置と同等の形状を有する入出力装置（Ｉ／Ｏ）等の拡張モジュールを示す。また、アドレス“０６”のカテゴリの値が“８０”〜“８３”のときは、タイプ２の論物変換機能なしのメモリカード装置と同等の形状を有する入出力装置（Ｉ／Ｏ）等の拡張モジュールを示す。また、アドレス“０６”のカテゴリの値が“８０”〜“ＦＥ”のときは、識別された値が誤っているもの（タイプエラー）とされる。
【０１８４】
このようにしてＦＩＧ．１３のステップ〔２００〕における電子装置２００の種別識別処理が行われる。さらにＦＩＧ．１３のステップ〔３００〕では、上述の識別された電子装置２００の種別に応じて、例えばアドレス変換機能が内蔵されているか否か判断される。ここで内蔵されていないとき（Ｎｏ）は、さらにステップ〔４００〕でタイプ２メモリカード装置に対応しているか否かが判断され、対応しているとき（Ｙｅｓ）はタイプ２メモリカード装置の認識処理に進められ、対応していないとき（Ｎｏ）は識別された値が誤っているもの（タイプエラー）とされる。
【０１８５】
また、ＦＩＧ．１３のステップ〔３００〕で、例えばアドレス変換機能が内蔵されていると判断されたとき（Ｙｅｓ）は、ステップ〔５００〕でブートブロックの検索処理が行われ、さらにステップ〔６００〕でブートブロックの内容確認処理が行われる。またステップ〔７００〕で事前に設けられている論理アドレスと物理アドレスの変換テーブルブロックの消去が行われ、ステップ〔８００〕でブート領域の保護処理フラグが有るか否か判断され、「有り」のときはステップ〔９００〕でブート領域の保護処理が行われる。そしてステップ〔１０００〕で論理アドレスと物理アドレスとの対応情報の作成処理が行われて新規の変換テーブルが作成され、ステップ〔１１００〕で論理アドレスの確認処理が行われる。
【０１８６】
すなわち、例えばパラレル入出力機能が含まれている電子装置２００においては、その内部コントローラが情報処理装置１００から送られてくるデータの論理アドレスを電子装置内部のフラッシュメモリの物理アドレスに変換する機能を有する。この変換は、例えばセクタ単位の複数の論理アドレスとそれに対応した物理アドレスとで構成されるテーブルを参照して行われる。
【０１８７】
そこで上述のステップ〔１０００〕における新規の変換テーブルの作成では、例えばＦＩＧ．１６に示すメモリ構造において、例えばブロック１０００、１００１にブートブロックが設けられ、それに続くブロック１００２に変換テーブル２０００が設けられている場合には、この変換テーブル２０００が内部コントローラの変換テーブルとされる。
【０１８８】
また、変換テーブル２０００が設けられていない場合には、各データブロックのページ３０００ごとに、そのエクストラデータエリア４０００が検出され、その中の論理アドレス５０００が順番に読み出されて、物理アドレスに対する論理アドレスが検出され、この検出が全ての物理アドレスに行われることで、論理アドレスとそれに対応した物理アドレスとで構成される変換テーブルが形成される。
【０１８９】
こうして上述の電子装置、情報処理装置、及びそれらを用いる情報変換システムによれば、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段と、所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタとを有し、レジスタの所定のアドレスには、入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能とを有することを示す所定値が記憶されることによって、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【０１９０】
なお上述の電子装置においては、例えばタイプ２のメモリカード装置として以下のような種別のメモリカード装置の導入が検討されている。
まず、タイプ１のメモリカード装置仕様では、例えばフラッシュメモリを使用した１２８ＭＢまでの容量を持つ記録再生対応メディアのみが規定されていたが、今後の戦略として大きく３つの方向にメモリカード装置の領域を広げて行くことが検討されている。
▲１▼高速、大容量への対応。
▲２▼コンテンツディストリビューションへの対応。
▲３▼メモリ以外への対応。
【０１９１】
このコンセプトを元に、上述の「タイプ２メモリカード装置」、「読み出し専用のメモリ（ＲＯＭ）カード装置」、「追記型のメモリ（Ｒ）カード装置」、「高速対応のメモリカード装置」、「メモリカード装置と同等の形状を有する入出力装置（Ｉ／Ｏ）等の拡張モジュール」が定義される。
【０１９２】
そこで「タイプ２メモリカード装置」については、高容量と、高速インターフェースに対応した電子装置であって、フラッシュメモリ特有の「論理−物理変換」機能を電子装置内に持つ。また、容量は３２ＧＢまで仕様化されている。さらに高速インターフェースはデータ線を４本とし、転送クロックを４０ＭＨｚとすることで、１６００Ｍｂｐｓのデータ転送速度に対応し、仕様としては「読み出し専用のメモリ（ＲＯＭ）カード装置」も規定されるものである。
【０１９３】
また、「高速対応のメモリカード装置」については、高速インターフェースに対応した電子装置であって、タイプ１のメモリカード装置と互換性を持ち、高速インターフェースに対応したものを指す。「論理−物理変換」は情報処理装置側で行い、容量はタイプ１のメモリカード装置と同じで、各種のセキュリティ機能にも対応する。
【０１９４】
さらに「読み出し専用のメモリ（ＲＯＭ）カード装置」については、タイプ１のメモリカード装置と読み出し機能で互換性を持った読み出し専用の電子装置で、既存のメモリカード装置対応機器において読み出し専用の電子装置として使用可能とされる。ただしタイプ１のメモリカード装置で書き込み禁止設定されたものとは、書き込み禁止の操作スイッチ等と関連でメッセージを出す必要がある。
【０１９５】
また、「追記型のメモリ（Ｒ）カード装置」については、追記可能なメモリカード装置であって、書き込みには専用のファイルシステムに対応する必要がある。書き込み対応機器で例えば「クローズ処理」を行うことで、タイプ１のメモリカード装置の対応機器で読み出し専用の電子装置としてデータの読み出しが７回まで可能とされる。
【０１９６】
さらに、「メモリカード装置と同等の形状を有する入出力装置（Ｉ／Ｏ）等の拡張モジュール」については、メモリカード装置のスロットをメモリ以外の機能モジュールをコントロールするために拡張した仕様である。この場合、情報処理装置側には、専用の制御機能が必要とされる。
【０１９７】
また、電子装置の識別後のユーザーインターフェースは以下のように行われる。この目的は、情報処理装置の対応ケースごとに電子装置の互換性を分かりやすく知らせるものである。
【０１９８】
すなわちタイプ１のメモリカード装置の対応機器に「タイプ２のメモリカード装置」が挿入されると、ブートブロックが見つからないために「壊れているメモリカード装置」として認識してエラーとなる。そこで使用者は「非対応のメモリカード装置」と「壊れているメモリカード装置」を見分ける必要があり、使用者に対してのメッセージを変える必要がある。具体的には、「タイプ２メモリカード装置」に対応していない機器であっても、電子装置の種別を正しく識別し、「非対応のメモリカード装置」である旨の表示を行う。
【０１９９】
また、「読み出し専用のメモリ（ＲＯＭ）カード装置」に対しても、タイプ１の「ライトプロテクトスイッチを確認してください」や、「メモリカード装置がロックされています」などのメッセージは行わない。
【０２００】
さらに新規の種別の電子装置に対するメッセージとしては、例えば「非対応のメモリカード装置」が挿入された場合に、機器に文字制限等があり共通にメッセージを出す場合は「メモリカード装置タイプエラー」とする。また機器に文字制限がない場合は、「この機器では使えないメモリカード装置です」とか、「非対応のメモリカード装置です」とする。
【０２０１】
また、「読み出し専用のメモリ（ＲＯＭ）カード装置」に書き込みを行おうとした場合に、機器に文字制限等があり共通にメッセージを出す場合は「リードオンリーメモリ」とする。また機器に文字制限がない場合は、「読み出し専用のメモリカード装置です」とする。ただしこれらの具体的なメッセージはあくまでも例であり、このメッセージをこのまま使用することを規定するものではない。
【０２０２】
さらにタイプ１のメモリカード装置（電子装置２００）は、例えばＦＩＧ．１７に示すようなアダプタ装置４００を介していわゆるＰＣカード対応のパーソナルコンピュータ（情報処理装置１００）のカードスロットに直接挿入して利用することが行われている。そこでこのようなアダプタ装置４００において、ＦＩＧ．１７に示すような内部回路を設けることにより、タイプ１のメモリカード装置（電子装置２００）の高速化を可能にすることができる。
【０２０３】
すなわちＦＩＧ．１８において、アダプタ装置４００の内部回路として、電子装置２００とのインターフェース回路４０１と、情報処理装置１００とのインターフェース回路４０２とが設けられると共に、これらのインターフェース回路４０１、４０２間のデータのやり取りをコントロールするコントローラ回路４０３が設けられる。そしてこのコントローラ回路４０３に上述のレジスタ２４等が設けられると共に、このコントローラ回路４０３に併設して論理アドレスとそれに対応した物理アドレスとアドレス変換のためのテーブル４０４が設けられる。
【０２０４】
これによって、タイプ１のメモリカード装置に対しても、論理アドレスから物理アドレスへのアドレス変換がアダプタ装置４００内で行われることによって、情報の交換を高速で行うことができるものである。
【０２０５】
また、上述のＦＩＧ．１８に示した内部回路において、情報処理装置１００とのインターフェース回路４０２を、いわゆるユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ：以下、ＵＳＢと略称する）のためのインターフェース回路とすることにより、例えばＦＩＧ．１９に示すアダプタ装置５００のように、情報処理装置１００に対して外付けの装置として実施することもできる。
【０２０６】
こうして上述のアダプタ装置によれば、シリアル転送による情報データの入出力機能及びパラレル転送による情報データの入出力機能を有する入出力手段と、所定の書き込みエリア及び読み出しエリアを備えて自己の機能を示す設定値が記憶されるレジスタとを有し、レジスタの所定のアドレスには、入出力手段がシリアル転送による情報データの入出力機能とパラレル転送による情報データの入出力機能とを有することを示す所定値が記憶されることによって、簡単な手段で電子装置の識別を行うことができ、これを用いて内部回路の切り換え等の運用を極めて円滑に行うことができるものである。
【０２０７】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【０２０８】
すなわち上記の各実施の形態により説明される電子装置、情報処理装置、アダプタ装置及び情報変換システムは、本願発明を限定するものではなく、例示することを意図して開示されているものである。従って本願発明の技術的範囲は、特許請求の範囲の記載により定められるものであり、特許請求の範囲に記載された技術的範囲内において種々の設計的変更が可能とされるものである。
【図面の簡単な説明】
【０２０９】
【図１】ＦＩＧ．１は、本発明を適用した電子装置及び情報処理装置の一実施形態の構成を示すブロック図である。
【図２】ＦＩＧ．２は、本発明の適用される電子装置の一実施形態の外観図である。
【図３】ＦＩＧ．３は、本発明の適用される電子装置の一実施形態の説明のための表図である。
【図４】ＦＩＧ．４は、本発明の適用される電子装置の一実施形態の説明のための表図である。
【図５】ＦＩＧ．５は、本発明の適用される電子装置の一実施形態の処理動作の説明のためのフローチャート図である。
【図６】ＦＩＧ．６は、その一部のフローチャート図である。
【図７】ＦＩＧ．７は、本発明の適用される電子装置の一実施形態の処理動作の説明のためのフローチャート図である。
【図８】ＦＩＧ．８は、本発明の適用される電子装置の一実施形態のシリアル転送の説明のためのタイミングチャート図である。
【図９】ＦＩＧ．９は、本発明の適用される電子装置の一実施形態の説明のための表図である。
【図１０】ＦＩＧ．１０は、本発明の適用される電子装置の一実施形態のアドレス変換処理の説明のための線図である。
【図１１】ＦＩＧ．１１は、本発明の適用される電子装置の一実施形態の処理動作の説明のための表図である。
【図１２】ＦＩＧ．１２は、本発明の適用される電子装置の一実施形態の処理動作の要部の制御パターン図である。
【図１３】ＦＩＧ．１３は、本発明の適用される電子装置の一実施形態のパラレル転送の説明のためのタイミングチャート図である。
【図１４】ＦＩＧ．１４は、本発明の適用される電子装置の一実施形態のパラレル転送の説明のためのタイミングチャート図である。
【図１５】ＦＩＧ．１５は、その説明のための表図である。
【図１６】ＦＩＧ．１６は、その説明のためのメモリ構造を示す説明図である。
【図１７】ＦＩＧ．１７は、本発明の適用されるアダプタ装置の一実施形態の外観図である。
【図１８】ＦＩＧ．１８は、本発明の適用されるアダプタ装置の一実施形態の構成を示すブロック図である。
【図１９】ＦＩＧ．１９は、本発明の適用されるアダプタ装置の他の実施形態の外観図である。
【符号の説明】
【０２１０】
１００………………………情報処理装置
１１…………………………リードオンリーメモリ（ＲＯＭ）
１２…………………………ランダムアクセスメモリ（ＲＡＭ）
１３…………………………データバス
１４…………………………シリアルインターフェース
１５…………………………パラレルインターフェース
１６…………………………インターフェース回路
１７…………………………コントローラ
３００………………………コネクタ
２００………………………電子装置
２０…………………………接点群
２１…………………………シリアルインターフェース
２２…………………………パラレルインターフェース
２３…………………………データバス
２４…………………………レジスタ
２５…………………………データバッファ
２６…………………………誤り訂正コードの生成及び訂正処理（ＥＣＣ）回路
２７…………………………メモリインターフェース及びシーケンサー回路
２８…………………………メモリ
２９…………………………コントローラ
３０…………………………書き込み禁止スイッチ
【図１】
0004218522.tif 000002
【図２】
0004218522.tif 000003
【図３】
0004218522.tif 000004
【図４】
0004218522.tif 000005
【図５】
0004218522.tif 000006
【図６】
0004218522.tif 000007
【図７Ａ】
0004218522.tif 000008
【図７Ｂ】
0004218522.tif 000009
【図７Ｃ】
0004218522.tif 000010
【図８】
0004218522.tif 000011
【図９】
0004218522.tif 000012
【図１０】
0004218522.tif 000013
【図１１】
0004218522.tif 000014
【図１２】
0004218522.tif 000015
【図１３】
0004218522.tif 000016
【図１４】
0004218522.tif 000017
【図１４】
0004218522.tif 000018
【図１５】
0004218522.tif 000019
【図１６】
0004218522.tif 000020
【図１７】
0004218522.tif 000021
【図１８】
0004218522.tif 000022
【図１９】
0004218522.tif 000023
0004218522.tif 000024