(57)【特許請求の範囲】
【請求項１】
ビデオ信号を処理するＴＶモニタディスプレイにおいて、
ＳＹＮＣコンポーネントを含むビデオディスプレイ信号のソースと、
前記ソースに結合され、前記ビデオディスプレイ信号を処理するビデオプロセッサと、
前記ソースに結合され、前記ビデオディスプレイ信号の前記ＳＹＮＣコンポーネントから分離された同期信号を生成する第１のＳＹＮＣ分離器と、
前記第１のＳＹＮＣ分離器及び前記ビデオプロセッサに結合され、出力ビデオ信号を生成するビデオアンプであって、前記ビデオアンプへ結合された前記分離された同期信号に従って、前記出力ビデオ信号のＳＹＮＣコンポーネントのアンプリチュードが増幅されることと、
前記出力ビデオ信号に応答して、前記出力ビデオ信号のアンプリチユード値を調整するＡＧＣ回路と、
前記ビデオアンプに結合され、前記出力ビデオ信号に基づいて、前記ＴＶモニタディスプレイの水平ＳＹＮＣ信号および垂直ＳＹＮＣ信号のマスターソースとしてＳＹＮＣ信号を生成する第２のＳＹＮＣ分離器と、
前記ビデオアンプに結合し、前記増幅された前記ＳＹＮＣコンポーネントのアンプリチュードを予め定めた値にスライスするＳＹＮＣアンプリチュードスライサと、
前記ＳＹＮＣアンプリチュードスライサをイネーブルまたはディスエーブルのいずれかにするコントローラであって、スライシングをイネーブルにして、前記出力ビデオ信号を前記予め定めたアンプリチュードにスライスし、他方、スライシングをディスエーブルにして、前記出力ビデオ信号における増幅された前記ＳＹＮＣコンポーネントのアンプリチュードを維持することと、
オンスクリーン表示ビデオ信号を前記出力ビデオ信号を結合させるオーバレイスイッチと備え、
前記コントローラは前記オーバレイスイッチのスイッチング期間に、スライシングをディスエーブルすることを特徴とするＴＶモニタディスプレイ。
【請求項２】
ビデオ信号を処理するＴＶモニタディスプレイにおいて、
ＳＹＮＣパルスコンポーネントを含むビデオディスプレイ信号のソースと、
前記ソースに結合され、前記ビデオディスプレイ信号を処理して出力信号を生成するビデオプロセッサであって、前記出力信号のＳＹＮＣパルスコンポーネントは、前記ビデオディスプレイ信号のＳＹＮＣパルスコンポーネントよりアンプリチュードが増幅されていることと、
前記ビデオプロセッサに結合され、前記増幅された前記ＳＹＮＣパルスコンポーネントのアンプリチュードを予め定めた値にスライスするＳＹＮＣアンプリチュードスライサと、
前記ＳＹＮＣアンプリチュードスライサをイネーブルまたはディスエーブルのいずれかにするコントローラであって、スライシングをイネーブルにして、前記出力信号を前記予め定めたアンプリチュードにスライスし、他方、スライシングをディスエーブルにして、前記出力信号における増幅された前記ＳＹＮＣパルスコンポーネントのアンプリチュードを維持することと、
前記ソースに結合され、前記ビデオディスプレイ信号から分離したＳＹＮＣパルスコンポーネントを生成する第１のＳＹＮＣ分離器と、
前記ビデオプロセッサに結合され、前記出力信号に基づいて、前記ＴＶモニタディスプレイの水平ＳＹＮＣ信号および垂直ＳＹＮＣ信号のマスターソースとしてＳＹＮＣ信号を生成する第２のＳＹＮＣ分離器と、
前記出力信号に応答して、前記出力信号のアンプリチユード値を調整するＡＧＣ回路と、
オンスクリーン表示ビデオ信号を前記出力信号に結合させるオーバレイスイッチとを備え、
前記コントローラは前記オーバレイスイッチのスイッチング期間に、スライシングをディスエーブルすることを特徴とするＴＶモニタディスプレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、標準又は高精細度イメージのいずれかをディスプレイすることができるＴＶ（television）モニタディスプレイに関する。
【０００２】
【従来の技術】
ＴＶレシーバモニタは、標準精細度入力信号にあっては水平走査周波数が１5.734 ｋHz（１Ｈ）のビデオ入力信号を受信し、より高精細度入力信号にあっては水平走査周波数が公称2.１4Ｈすなわち約33.6 ｋHzのビデオ入力信号を受信することができる。標準精細度すなわちＳＤ、すなわち１Ｈ入力信号は、倍（double）走査周波数（２Ｈ）でディスプレイできるように処理される。水平走査周波数が２Ｈよりわずかに大きい高精細度入力信号は、アナログ回路により処理されディスプレイされる。このＴＶレシーバモニタでは、ディスプレイが走査周波数を標準精細度レートの２倍になるようにオペレートされるので、ディスプレイする前に、標準精細度信号を２Ｈ、すなわち倍周波走査レートにするため、アップコンバートする必要がある。典型的には、標準精細度信号はＮＴＳＣ標準に従ったカラー情報でエンコードし、アップコンバートする前に、ＮＴＳＣ信号をルミナンス及びカラーコンポーネントにデコードする必要がある。これらのコンポーネントはデジタル化してデジタル信号ビットストリームを形成する。典型的には、この１Ｈデジタルビットストリームは、デインタレーサにより処理される。このデインタレーサはこの１Ｈデジタルビットストリームを１Ｈ走査周波数から２Ｈ走査周波数へデインタレースするか、アップコンバートするものである。そして、得られた倍周波数信号は、アナログ処理しディスプレイするため、デジタル・アナログ変換されアナログ２Ｈ信号が形成される。
【０００３】
このアナログ・デジタル変換（ＡＤＣ）処理の前に、この入力信号はＡＧＣ（automatic gain control）される。これは、デジタル変換に際して、実質的に一定のアンプリチュードの信号を得るためである。このＡＧＣシステムは、デジタル化するに際して修正がどの程度必要かを決定するため、結合されているルミナンス信号のＳＹＮＣパルスのアンプリチュードをモニタするものである。例えば、ＳＹＮＣ信号が大き過ぎたり小さ過ぎたりした場合には、このＡＧＣシステムは、ビデオ信号が標準のビデオ対ＳＹＮＣ比でもたらされたものと仮定して、標準ＳＹＮＣアンプリチュードを回復させるため全体の信号ゲインを増減させる。このＡＧＣシステムは、ビデオ対ＳＹＮＣ比が公称の２．５：１（１００／４０  ＩＲＥ）の比と大幅に異なる場合を除き、かなり上手く動作する。
【０００４】
【課題を解決するための手段】
本発明の第１の実施態様においては、ＳＹＮＣ分離のために結合されるルミナンス信号、すなわちＹ信号上の同期パルスは、ＳＹＮＣ分離を向上させるため、アンプリチュードが伸張され増大される。しかしながら、このようにＳＹＮＣパルスのアンプリチュードが増大されると、ブロードキャストソースに由来するビデオ対ＳＹＮＣアンプリチュードの比が失われてしまう。そこで、この第２の実施態様では、ビデオＡＧＣ回路へ入力するに際して、固定された公称標準ＳＹＮＣレベルを確立するため、伸長されたＳＹＮＣパルスがクリップされる。しかしながら、過渡的な信号中断が、例えば、
通常のチャネル変更の間、
電子番組ガイドをビューしながらチャネルを変更したため、
チューニングするためケーブルボックスを使用したとき、
自動チャネルサーチの間であって、しかも次のようなビデオ信号をチャネル又は入力ソース選択する間に生じる。上記ビデオ信号は、変化する低周波・高ＡＰＬ（average picture level）コンテンツを含み、あるいは例えばテレバイズ（televise）されたフィルムリーダにより生成されるような垂直レートで黒から白に遷移する信号を含むものである。
【０００５】
上述したような過渡的な信号中断の間においては、第３の実施態様を利用することにより、新しい信号の捕捉（acquisition）が改善される。第３の実施態様においては、ＳＹＮＣクリッパーが無効とされ、標準ＳＹＮＣパルスのアンプリチュードより大きなアンプリチュードがＳＹＮＣ分離器及びデコーダに供給されるため、ＳＹＮＣ分離が改善される。信号の捕捉はＡＧＣ回路を用いることにより改善される。すなわち、一時的にビデオゲインを減少させて、低周波・高ＡＰＬコンテンツの影響を受けるビデオ処理回路の信号処理能力を向上させる。
【０００６】
【発明の実施の形態】
図１は走査周波数をアップコンバートするレシーバモニタディスプレイを示す。このレシーバモニタディスプレイは、走査周波数が１Ｈの標準精細度又は公称２Ｈの高精細度のいずれかの種々のビデオ入力信号を受信することができる。ここで、ＳＤ、すなわち１Ｈ入力信号は、倍周波数レートでディスプレイできるように処理される。標準精細度信号は、セレクタマトリックスを介して、ビデオプロセッサＩＣ  Ｕ１、例えば Toshiba type TA1286NFに入力される。ユーザは、このセレクタマトリックスにより、種々のソースから選択することができる。種々のソースとしては、例えば、復調されたＲＦ信号又はＩＦ信号、ルミナンス及びエンコードされたサブキャリヤを備える外部ＹＣコンポーネント信号、又はエンコードされたＮＴＳＣ信号がある。まず、この外部コンポジットＮＴＳＣ信号は、セレクタマトリックス（ＳＭ）に結合される前に、ルミナンスを分離しサブキャリヤをエンコードするため、コムフィルタリング（ＣＦ）される。ついで、ビデオプロセッサＩＣ  Ｕ１に入力される標準精細度（ＳＤ）入力は、ルミナンスと、エンコードされたサブキャリヤコンポーネント（ＹＣとして知られる）の形態になっている。ビデオプロセッサＩＣ  Ｕ１には、ＳＹＮＣ分離器ＳＳと、ＮＴＳＣデコーダと、マトリックス部とが含まれる。このマトリックス部はデコードして色差信号、例えばＲ−Ｙ及びＢ−Ｙ、又はＰｒ及びＰｂを生成する。ルミナンスすなわちＹ信号入力は、ＳＹＮＣ分離器ＳＳを介してビデオプロセッサＩＣ  Ｕ１のピン１８に結合される。ＳＹＮＣ分離器ＳＳは（１Ｈ）ＳＹＮＣパルスを分離して供給するものである。ルミナンス信号Ｙは、ＳＹＮＣパルスを有しており、ピン４に出力され、適正にゲートされたＳＹＮＣパルスストレッチャ（stretcher）（後述する）を介して、マトリックススイッチであるオーバレイスイッチＩＣ  Ｕ２、例えばToshiba type TA1287Fに結合される。
【０００７】
ビデオガイド情報は、Gemstar（商標）回路モジュールにより生成されるが、アップコンバートする前に、オーバレイスイッチＩＣ  Ｕ２により、ＯＳＤ（on screen display）として処理するため、ファストスイッチ信号（ＦＳＷ）とともにＲＧＢビデオ信号に結合される。Gemstar（商標）ＯＳＤ信号のスイッチングまたはミックスド・スーパインポーズ（mixed superimposition）は、ＩＣ  Ｕ２により行なわれる。ＩＣ  Ｕ２は、GemStar（商標）オリジナルのＲＧＢ ＯＳＤ信号を、ルミナンスと、色差コンポーネント、例えばＹ  Ｒ−Ｙ  Ｂ−Ｙ、Ｙ  Ｐｒ  Ｐｂ、又はＹＩＱに変換するマトリックスを提供する。オーバレイスイッチＩＣ  Ｕ２からの出力は、有利な回路２００、３００、４００（後述する）を介して、デジタルデコーダＩＣ  Ｕ３、例えばSamsung type KS0127Bに結合される。デジタルデコーダＩＣ  Ｕ３は、オーバレイスイッチＩＣ  Ｕ２から受信された、ルミナンス及びカラーリング信号をデジタル化し、ＣＣＩＲ標準６５６に準拠したデータストリームを形成する。このディスプレイシステムでは、水平及び垂直ＳＹＮＣ信号のマスタソースとして、デジタルデコーダＩＣ  Ｕ３に入力されるルミナンス信号から取り出されたＳＹＮＣ信号が選択される。
【０００８】
デジタルコンポーネント信号ビットストリーム（Ｂｓ）は、デインタレーサシステムに結合される。このデインタレーサシステムは、デインタレーサＩＣ  Ｕ４、例えばGenesis Micro type gmVLX1A-Xと、フィルムモードコントローラＩＣＵ６、例えばGenesis Micro type gmAFMCとを備えている。フィルムモードコントローラＩＣ  Ｕ６は、Ｉ２Ｃバスを介して、シャーシコントローラＵ８によりコントロールされ、シャーシコントローラＵ８との間で通信を行なっている。しかし、デインタレーサＩＣ  Ｕ４とフィルムモードコントローラＩＣ  Ｕ６の間の通信は、個別のデータバスを介して行なわれる。デインタレーサはデインタレーサＩＣ  Ｕ４内で開始される。デインタレーサＩＣ  Ｕ４は、各フィールドを３２ビットSGRAMメモリＩＣ  Ｕ５、例えばAMIC type A45L9332にストアするために、入力されるコンポーネント・ビデオデータストリームを試験して、ラインを補間するための最上の方法を決定する。動き（motion）が検出されない場合には、本システムは前のフィールドからの情報を繰り返し、動きのない（non-moving）ビデオの完全なフレームを供給する。しかし、動きが検出された場合には、補間されたライン近傍のライン及びフィールドを用いて、垂直／時間軸（temporal）フィルタリングを行なって、本質的に動きアーティファクト（motion artifacto）のない補間された信号を供給する。フィルムモードコントローラＩＣ、すなわちＵ６は、動きアーティファクトが５フィールドのレートで周期的に変化するかどうかをモニタして、元が２４Ｈｚのフィルムであるビデオ信号が存在するかどうかを検出する。このマルチフィールド繰り返し（repetition）レートは、いわゆる３：２プルダウンテレシネ（telecine）処理に起因する。この３：２プルダウンテレシネ処理は、毎秒２４フレームのフィルムオリジナルから取り出された４８個のオリジナルフィールドを周期的にデュープリケート（duplicate）することにより、６０Ｈｚという公称ディスプレイフィールドレートを作り出すために用いられる。そうすると、フィルムオリジナル素材（material）が検出されると、補間された信号を、前のフィールドからの時間軸（temporary）補正ラインと、アセンブルすることができる。得られた２Ｈ走査レートデジタルビデオは、３つの８ビットデータストリーム（Ｙ，Ｐr，Ｐb）の形態のものであって、デインタレーサＩＣ  Ｕ４から出力されるものであり、デジタル・アナログ変換し、アナログ信号処理するため、ディスプレイする前に結合される。
【０００９】
ユーザによりディスプレイ信号が選択されると、過渡的な信号中断が生じ、この中断によりデコーダＩＣ  Ｕ３内で同期問題が生じる。信号の中断は、例えば、普通のチャネル変更の間にあったり、番組ガイドオペレーション中にチャネル変更があったために生じたりする。チューンするための（チャネル選択のための）ケーブルボックスを使用していたり、自動チャネルサーチを行なっているときは、信号の中断期間が長くなる。信号の消失は、入力ソースから選択されるときに生じ、具体的には、希望する信号が高・低ＡＰＬ（average picture level）の低周波数レートで変化する映像を含むときに生じる。ＡＰＬがこのように変化するのは、例えば、テレバイズされた（televised）フィルムリーダにより生成されるような、垂直周波数が黒（black）から白（white）へ遷移する信号に起因する。さらに中断は、ＳＹＮＣ信号のアンプリチュードが頻繁に低くなるＶＣＲリプレイ（replay）からの信号からも生じ得る。図１の１００、２００、３００は、信頼性が高くで堅牢なＳＹＮＣ分離機能を提供するために、採用されている。
【００１０】
図１のブロック１００において、ビデオプロセッサＵ１から出力されたルミナンス信号（Lum）上の同期パルス（Ｓ）は、アンプリチュードが伸張されるか増幅される。既に述べたように、ビデオプロセッサＩＣ  Ｕ１はＳＹＮＣ分離器（ＳＳ）を含んでおり、ＳＹＮＣ分離器（ＳＳ）により、ＳＹＮＣパルスがルミナンス信号から取り出され、ＳＹＮＣ出力（Ｓy）がピン１８に供給される。これら取り出されたＳＹＮＣパルス（Ｓy）は、ルミナンスＳＹＮＣパルス（Ｓ+）のアンプリチュードを増幅するために用いられる。その結果、後に続くＳＹＮＣ分離器、例えばＩＣ  Ｕ３に含まれるようなＳＹＮＣ分離器の分離機能が向上する。
【００１１】
ＳＹＮＣアンプリチュードストレッチャは、次のように動作する。ＳＹＮＣ分離器ＳＳにより分離されたＳＹＮＣパルスは、ビデオプロセッサＩＣ  Ｕ１のピン１８に結合され、このピン１８には、ＮＰＮトランジスタＱｓのコレクタが内部抵抗を介して結合されており、電流がシンク（sink）される。ビデオプロセッサＩＣ  Ｕ１においては、ルミナンス信号（Lum）がリニアに処理され、出力（Ｙs）がピン４に出力される。ビデオプロセッサＩＣ  Ｕ１のピン４は、抵抗Ｒ１及びＲ２の直列回路を介して、ピン１８に接続されている。ＰＮＰエミッタフォロワートランジスタＱ１は、ベースに抵抗Ｒ１と抵抗Ｒ２のノードが接続されていて、出力信号（Ｙs+）を出力する。ＳＹＮＣパルス（Ｓ）の期間において、トランジスタＱｓは、飽和して、ピン４のルミナンス信号（Ｙs）から電流を引き込む。すると、分離された各入力信号ＳＹＮＣパルス（Ｓy）により、ＳＹＮＣに応答した電流がピン１８を介してビデオプロセッサＩＣ  Ｕ１に流れ込む。このＳＹＮＣに関係する電流により、ＳＹＮＣパルス電圧が抵抗Ｒ１及びＲ２の直列回路に現れる。このＳＹＮＣパルス電圧は、実質的には、ピン４から出力されるルミナンス信号（Ｙs）上のＳＹＮＣ信号コンポーネント（Ｓ）と同期しており、このＳＹＮＣ信号コンポーネント（Ｓ）を増加させる。このようにして、ＳＹＮＣパルス期間において、適正にゲートされると、抵抗Ｒ１及びＲ２のノードのルミナンス信号のＳＹＮＣパルスコンポーネント（Ｓ）は、アンプリチュードが増大する。
【００１２】
各水平インターバルにあって、ＳＹＮＣ信号がピン１８に現れず、トランジスタＱｓのコレクタがハイインピーダンスである期間において、抵抗Ｒ１と抵抗Ｒ２のノードからのルミナンス信号（Ｙs+）が、アンプリチュードを変化させずに、ＰＮＰエミッタフォロワーＱ１のベースに結合される。エミッタフォロワーＱ１は、アンプリチュードが増大したＳＹＮＣパルスを有するルミナンス信号Ｙs+を、オーバレイスイッチＩＣ  Ｕ２に結合する。ＳＹＮＣがどのくらい伸長されるか、アンプリチュードがどのくらい変化するかは、抵抗Ｒ１及び抵抗Ｒ２の抵抗値に依存する。ＳＹＮＣパルスのアンプリチュードがこのように増大するので、ＳＹＮＣのアンプリチュードが小さくても、リライアブルなＳＹＮＣの分離を保証するが、ブロードキャストソースからのルミナンス対ＳＹＮＣアンプリチュードのレシオは失われる。
【００１３】
そこで、第２の実施態様においては、図１のブロック２００で説明するように、伸長されたＳＹＮＣパルスはアンプリチュードがクリップされる。オーバレイスイッチＩＣ  Ｕ２により処理された後、伸長されたＳＹＮＣを有するルミナンス信号Ｙs+は、ＩＣ  Ｕ２のピン１４から出力され、ブロック２００によりクリップされる。この結果、ＩＣ  Ｕ３のビデオＡＧＣ回路にコンデンサＣ１を介して結合される前に、固定の公称標準ＳＹＮＣレベルが確立される。
【００１４】
ブロック２００においては、ゲートされたＳＹＮＣストレッチャ１００により公称の標準信号が処理されたときクリップする他は、ＳＹＮＣアンプリチュードを過度に補償しない。オーバレイスイッチＩＣ  Ｕ２においては、ルミナンス信号Ｙ+が、バックポーチインターバルの間に、約４．７ボルトにクランプされてから、ピン１４に出力される。トランジスタＱ２のエミッタがＳＹＮＣアンプリチュードの公称標準値を除去するので、ピン１４の出力をクリップすることができる。ルミナンス信号が４．７Ｖにクランプされるバックポーチ期間では、標準的なＳＹＮＣアンプリチュードが約４．４Ｖ（４．７−０．２８６Ｖ）でティップ（tip）されるのが良い。回路ブロック１００において、ＳＹＮＣアンプリチュードが増大するので、伸長されたＳＹＮＣティップを、４．３Ｖから４．３５Ｖまでの電圧レンジ内に位置させることができる。
【００１５】
クリッパブロック２００において、クリッピング電圧Ｖｃは、抵抗Ｒ３及びＲ４により構成される抵抗分圧器により生成され、クリッピングトランジスタＱ２のベースに結合される。トランジスタＱ２のエミッタは、オーバレイスイッチＵ２の出力ピン１４とコンデンサＣ１とのノードに結合される。ＳＹＮＣクリッピングは、トランジスタＱ２のエミッタのＳＹＮＣパルスの電圧が、トランジスタＱ２のベースのクリッピング電圧以下の電圧Ｖbe（ベース−エミッタ電圧）になったときに、生じる。このクリッピング電圧は、固定抵抗により決定でき、あるいは所望のＳＹＮＣアンプリチュードを供給するために調整できる。
【００１６】
しかし、０．２８６Ｖの公称ＳＹＮＣアンプリチュードを供給するため、クリップされるＳＹＮＣチップは、約４．４１Ｖ（＝４．７Ｖ−０．２８６Ｖ）である必要がある。そこで、公称ＳＹＮＣアンプリチュードを得るため、トランジスタＱ２のベースにおけるクリッピング電圧は５．０６Ｖであることが必要である。この電圧は、公称ＳＹＮＣチップ電圧にトランジスタＱ２のベース−エミッタ電圧Ｖｂｅを加算して得られたものである。そこで、ＳＹＮＣクリッパ２００は、全ての１Ｈ ＳＹＮＣ信号を公称標準アンプリチュードに適合させる。この結果、信頼性の高いＳＹＮＣ分離が容易になり、後段で実行されるＳＹＮＣにより制御されるＡＧＣに起因する不要なビデオアンプリチュードの変動を大幅に防止することができる。
【００１７】
既に述べたような過渡的な信号中断においては、新しい信号の捕捉が第３の実施態様によって改善される。図１のブロック３００はＳＹＮＣクリッパ２００を禁止する。ブロック３００のこの禁止回路は、コントロールにより禁止することができるＳＹＮＣクリッピングトランジスタＱ２に結合されている。このため、伸長されたＳＹＮＣパルスが、過渡的な信号中断の間に、デコーダＩＣ  Ｕ２に供給される。ブロック３００において、スイッチングトランジスタＱ３は正のコントロール信号クリップキル（clip kill）Ｃpkによりターンオンされる。このコントロール信号クリップキルＣpkは、抵抗Ｒ５及びＲ６により構成される抵抗分圧器を介してこのトランジスタＱ３のベースに結合されている。
【００１８】
トランジスタＱ３がターンオンされると、ＳＹＮＣクリッピングトランジスタＱ２のベースが、トランジスタＱ３の飽和コレクタ電圧近くの電圧にホールドされるので、トランジスタＱ２のエミッタはクリッピングされない。通常のオペレーションでは、トランジスタＱ３は、コントロール信号クリップキルＣpkによりターンオフされる。トランジスタＱ３のベースには、抵抗Ｒ５及びＲ６により構成された抵抗分圧器を介して公称グランド電圧に結合されている。
【００１９】
コントロール信号クリップキルＣpkは、デインタレーサＩＣ  Ｕ４により、Ｉ２Ｃバスを介してマルチプレクシングされ、汎用Ｉ／Ｏピン１８に出力される。既に説明した例における信号中断においては、シャーシコントローラＵ８はオシレータアンロック（unlock）を検出し、クリップキル命令をＩ２Ｃバスを介して出力する。この命令はＳＹＮＣクリッパ２００を禁止し、ＳＹＮＣ分離器およびデコーダＩＣ  Ｕ３に、アンプリチュードが増大したＳＹＮＣパルス（Ｙs+）を供給することができる。これら伸長されたＳＹＮＣパルスにより、ＳＹＮＣが効率良く分離され、加えて、ＡＧＣ回路がビデオゲインを減少させるから、ピクチャレベル信号が変化し平均値が大きくなったときのビデオ処理における不安定性が大幅に除去される。であるから、新しいディスプレイソースを選択している間は、システムが捕捉しディスプレイする時間が軽減され、不要な過渡的なディスプレイアーティファクトが大幅に防止される。
【００２０】
電子番組ガイドを表示している間に、チューニングをしたり、またはチャネルを変更したりすると、同様のビジュアル妨害が生じる。このような電子番組ガイドをチューニングしている間、GEMSTAR（商標）モジュールからのオーバレイスイッチコントロールライン、すなわちＦＳＷが、瞬間的に無効化（override）される。この結果、デコーダＩＣ  Ｕ３に結合するために新たに選択された信号ソースがオーバレイスイッチＩＣ  Ｕ２により選択される。このため、このＳＹＮＣシステムを新しい信号にロック（lock）することができるＳＹＮＣ分離を容易にする。ＳＹＮＣ獲得のこの短い期間に引き続いて、オーバレイスイッチＩＣ  Ｕ２は、ＯＳＤ（on screen display）のために結合されるガイド信号（ＲＧＢ）を表示するため、スイッチバックされる。
【００２１】
ディスプレイ信号が変更され再選択されたとき、ガイドＯＳＤをオーバレイスイッチＩＣ  Ｕ２内でトグルするため、フラッシュ（flash）が生じる。このスイッチグアーチファクトが見えるかどうかは、ディスプレイバックグランドのビデオコンテンツに依存する。しかしながら、伸長されたＳＹＮＣのクリッピングを、信号ソーススイッチングの間、禁止することにより、ちょうど都合よく増大されたＳＹＮＣアンプリチュードによって、これに対応して、ビデオ信号アンプリチュードがＡＧＣにより減少され、ガイドが再選択されたときに視認されるピクチャディスターバンスを著しく減少させる。
【００２２】
図２はレシーバモニタ内のチューナによるチューニング手順を説明するためのタイムラインを示す。チューニングは、Ｉ２Ｃバス命令、例えば、ユーザコマンドに応答してシャーシマイクロコントローラ例えばＵ８により生成されるスタート信号選択（START S. SEL）により開始される。チューニングが開始されると、バスコマンド（INH. SYNC CLIP）がバスを介して出力され、デコーダＩＣ  Ｕ３によりデコードされ、その結果、ブロック３００によりＳＹＮＣクリッパ２００が禁止される。これら２つのバス命令は、タイムｔ１からシーケンシャルに生成される。タイムｔ２において、このチューナが、新しく選択された伝送信号を捕捉すると、信号選択（END S. SEL）メッセージのエンド（end）がこのチューナにより生成され、このバスを介して、シャーシコントローラＵ８に送信される。チューニング完了信号（END S. SEL）が受信されると、コントローラＵ８はバスコマンドを出力する。このバスコマンドは当該禁止を解除し、回路ブロック２００によるＳＹＮＣクリッピング（RST. SYNC CLIP）を回復する。
【００２３】
タイムt2において、新しい信号ソースから信号が獲得されると、シャーシコントローラＵ８はデコーダＩＣ  Ｕ３をポーリングし、デコーダＩＣ  Ｕ３のステータスレジスタの水平ロックビットのステータスを要求する。このＨ−ロックビットは、デコーダＩＣ  Ｕ３内のライン（Ｈ）ロックド（locked）クロックジェネレータと、新しく選択されたソースからの水平ＳＹＮＣ波形との間の同期を表す。新しい入力波形がラインロックドクロックジェネレータにより獲得されている間、水平ロックビットはデジタル０にセットされ、そしてロックが行なわれると、この水平ロックビットはデジタル１に変更される。
【００２４】
ついで、タイムｔ３において、チャネルが変更されてから約１００ mille sec後において、このシャーシコントローラＵ８は、デコーダテータスＨ−ロックビットをポーリングして、当該獲得が成功したかどうかをチェックするか、クロックジェネレータインスタビリティ、例えば、新しい信号ソースに現れる、変更されたＡＰＬに起因するインスタビリティを検出する。仮に、当該ステータスビットがロックド状態を示している場合には、コレクティブ（corrective）コントロール命令はコントローラＵ８から出力されない。
【００２５】
しかしながら、仮にステータスビットＨ−ロックがアンロックドであるか、アンステーブル状態を示す場合には、コントローラＵ８は、タイムｔ４、すなわちタイムｔ３から約１００ mille sec後に、第２のポーリングを行い、また、仮にデコーダＩＣ  Ｕ３が、連続するアンロック状態をシグナルした場合には、シャーシコントローラは、タイムｔ５において、ＳＹＮＣクリップ禁止命令を発行する。そうすると、既に説明したが、ＳＹＮＣパルスのアンプリチュードが増大し、デコーダＩＣ  Ｕ３内のビデオアンプリチュードが減少する。
【００２６】
タイムｔ６、ｔ７、及びｔ８において、コントローラＵ８はデコーダＩＣ  Ｕ３からのステータスビットをポーリングし、ＳＹＮＣクリッパ２００を禁止状態に維持する。この例におけるタイムｔ８においてポーリングされたステータスビットＨ−ロックは、ＳＹＮＣクリッピングがＩ２Ｃバス命令RST SYNC CLIPによりリストアされるロックド状態を示す。このＩ２Ｃバス命令RST SYNC CLIPとはＳＹＮＣクリッパ２００から当該禁止状態をリムーブ（remove）するものである。この例におけるアンロックド期間、すなわちｔ３からｔ８までの期間における状態は、大きなアンプリチュード、垂直レート、黒から白への遷移を含むビデオコンテントを有する信号を選択したときに、生じる可能性がある。このようなビデオ信号の例としてはモノスコープ（monoscope）パターンすなわちテレシネフィルムリーダがあるが、このテレシネフイルムリーダにより、ＡＰＬが大きく変化する低周波信号が生じる。このような低周波信号が生じると、デコーダＩＣ  Ｕ３において、垂直処理が適正に行なわれず、その結果、擬似（spurious）垂直パルスが生じ、タイミングが適正でない（mis-timed）水平ＳＹＮＣとクランプパルスが生じ、これらパルスに起因して、ディスプレイされているピクチャが撹乱される。このようにＡＰＬにより同期がとれないと、一過性でなく再現される可能性のある視認できるディスプレイ・アーティファクトが生じる。
【００２７】
外部ケーブルボックスがチャネル選択のために用いられると、信号獲得がシグナルされないので、正確なチューニングタイムは知らされない。ケーブルボックス製造会社により指定された最大チューニングタイム、例えば７．５secの間、ディスプレイがブランク（blank）にされる。ディスプレイがブランクされるのに加えて、不要なアーティファクトをディスプレイせずにスムーズにディスプレイを移行させるため、ＳＹＮＣクリッパが同一の期間の間、禁止される。よって、図２に示すコントロールイベントのシーケンスは、内部チューナに関するコントロールイベントのシーケンスと本質的に同一である。ただし、タイムt１とタイムt2との間の時間間隔は、固定された最大値であって、レジデント（resident）チューナによる信号獲得に起因する短い期間とは異なる。
【００２８】
チャネルサーチ、すなわち自動チューニング状態は、非常に長いチューニングと考えることができるが、既に説明した理由から、ＳＹＮＣクリッパが禁止される。このＳＹＮＣクリッパが禁止されると、大きなＳＹＮＣ信号がデコーダに供給され、このデコーダは、ＳＹＮＣ分離器により、垂直レート低周波ＡＰＬ変化から垂直ＳＹＮＣ信号を区別し、デコーダロッキングとリカバリを開始する。
【図面の簡単な説明】
【図１】レシーバモニタディスプレイの構成を示すブロック図である。
【図２】一連のモニタリングシーケンスを説明するための説明図である。
【図１】
0004230737.tif 000002
【図２】
0004230737.tif 000003