(57)【特許請求の範囲】
【請求項１】
フローティング側のアナログ入力信号とフローティング側の高周波正弦波信号を掛け算して、フローティング側の掛け算の結果を得るためのフローティング側の掛け算手段（７，２０）と、
フローティング側とノンフローティング側とを絶縁しつつ、前記フローティング側の掛け算の結果をノンフローティング側の入力信号とするための入力信号用絶縁手段（１１）と、
前記ノンフローティング側の入力信号をクロックによりサンプリングして、ノンフローティング側のサンプリング出力（１０）を得るためのノンフローティング側のサンプリング手段（５１，５２，５３，５４）と、
高周波正弦波信号を発振するための発振手段（１８）と、
前記発振手段（１８）からの高周波正弦波信号を前記フローティング側の高周波正弦波信号として得るべく、フローティング側をノンフローティング側に対して絶縁するための高周波正弦波用絶縁手段（１２）と、
前記発振手段（１８）が発振した前記高周波正弦波信号のピーク時点に同期した前記クロックを得るためのクロック手段（１５）と
を含むアナログ絶縁回路。
【請求項２】
前記フローティング側の掛け算手段（２０）が、
前記アナログ入力信号と前記高周波正弦波信号を掛け算するためのギルバート型の掛け算回路で構成されている
請求項１のアナログ絶縁回路。
【請求項３】
前記入力信号用絶縁手段（１１）および前記高周波正弦波用絶縁手段（１２）が、それぞれ絶縁トランスで構成されている
請求項１のアナログ絶縁回路。
【請求項４】
前記入力信号用絶縁手段（１１）および前記高周波正弦波用絶縁手段（１２）が、それぞれコンデンサで構成されている
請求項１のアナログ絶縁回路。
【請求項５】
前記サンプリング手段が、
Ａ／Ｄ変換器（５１）を含んでいる
請求項１のアナログ絶縁回路。
【請求項６】
前記サンプリング手段が、
Ａ／Ｄ変換器（５１）とＤ／Ａ変換器（５２）とを含んでいる
請求項１のアナログ絶縁回路。
【請求項７】
前記サンプリング手段が、
Ａ／Ｄ変換器（５１）とＤ／Ａ変換器（５２）とローパス・フィルタを含んでいる
請求項１のアナログ絶縁回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ絶縁回路に関する。具体的には、いずれの点もグラウンド電位でない２点間の電位差を測定するフローティング測定の際に、接地された電圧測定器と測定対象を絶縁するための、直流から数百メガヘルツ（ＭＨｚ）に及ぶ広帯域のアナログ信号を絶縁する改良された絶縁回路である。特にデジタル・オシロスコープ（ＤＳＯ）の入力信号を絶縁するのに適した絶縁回路を提供するものである。
【０００２】
【従来の技術】
いずれも接地されていない２点間の電位差を測定するフローティング測定は、モータ、電源等の分野でしばしば必要になる。しかし、このフローティング被測定点は、しばしば高電位であり、完全かつ正確に接地されていないフローティング被測定物の２点間の電位差を測定するのは容易ではない。特に同相の大きな電圧振幅の上に微小な差動信号が重畳している場合や、被測定信号が高周波の場合には正確な測定が困難であった。
【０００３】
このような問題はオシロスコープでの測定の際にしばしば生じるが、従来はオシロスコープを接地せずに、いわゆるフローティング状態にして測定していた。しかし、オシロスコープを設置しない場合には次のような問題が生じる。
【０００４】
第１の問題点は、測定器の外側金属部分が被測定物と同電位になって感電のおそれが生じる。
【０００５】
第２の問題点は、オシロスコープの対地容量によって被測定信号波形にリンキングが生じたり、プローブで被測定点に触れた瞬間に、直流および（あるいは）高周波的にフローティングされた被測定点が対地容量を通って瞬間的に接地された結果、フローティング側にある被測定回路および測定器であるオシロスコープを破損するおそれがある。
【０００６】
このような不都合を防ぐためにはオシロスコープを接地して使用し、アナログ絶縁回路によりフローティング側の被測定点とオシロスコープを電気的に絶縁する必要がある。このような問題を解決するために、高周波正弦波信号で平衡変調および復調するアナログ絶縁回路を本出願人が次の文献に開示している。
【０００７】
文献１．  特開平１１−７２５１５「広帯域アナログ絶縁回路」
【０００８】
図９には文献１に開示された回路の構成図が、図１０には図９に使用されるギルバード型の掛け算回路の回路図が、図１１には図９および図１０の各部の波形図が示されている。
【０００９】
図９の入力端子５ａ，５ｂには、フローテイング測定される入力信号が印加されている。その入力信号はバッファ・アンプ７を介して変調器として動作する掛け算回路２０に入力される。ここで、アナログの入力信号は絶縁回路１２からのキャリア信号（正弦波）で変調される。発振器１８から出力される正弦波は絶縁回路１２を通って掛け算回路２０のキャリア信号となる。掛け算回路２０は入力信号とキャリア信号を掛け算して出力する。
【００１０】
掛け算回路２０の出力は絶縁回路１１を通って復調器として動作する掛け算回路６０に入力される。発振器１８から出力されるキャリア信号は掛け算回路６０の復調用キャリア信号となる。掛け算回路６０は絶縁回路１１の出力と復調用のキャリア信号を掛け算して出力する。
【００１１】
図１０には図９のフローティング側の掛け算回路２０およびそれと全く同じ回路であるノンフローティング側の掛け算回路６０の具体的な回路例が示されている。これはギルバート型掛け算回路として知られており、容易にＩＣ化することができる。
【００１２】
図１０において差動の入力端子１ａ，１ｂはそれぞれ差動電流増幅段のトランジスタ３１，３２のベースに接続されており、トランジスタ３１，３２のエミッタの間には負帰還作用をなす抵抗４１，４２が接続されている。抵抗４１，４２の中点には、フローティング側の負電源ＶEEに接続された定電流源が接続されている。
【００１３】
この定電流源はトランジスタ３７，３８と抵抗４５，４６，４７で構成されている。抵抗４５，４６，４７はカレント・ミラーの電流値を決めている。トランジスタ３７，３８はカレント・ミラーを構成している。カスコード接続されたトランジスタ３３，３４，３５，３６は特性が揃っていることが要求されるので、ギルバート型の掛け算回路２０はモノリシックＩＣで実現するのが望ましく、たとえばＮＥＣ製のトランジスタ・アレイμＰＡ１０１Ｇを用いる。
【００１４】
トランジスタ３１のコレクタにはトランジスタ３３，３５のエミッタがカスコード接続されていて、トランジスタ３２のコレクタにはトランジスタ３４，３６のエミッタがカスコード接続されている。トランジスタ３３，３５のベースはそれぞれトランジスタ３４，３６のベースに接続されている。
【００１５】
トランジスタ３３，３４のコレクタはそれぞれトランジスタ３６，３５のコレクタに接続され、トランジスタ３４，３５のコレクタには負荷用の抵抗４３が接続され、トランジスタ３３，３６のコレクタには負荷用の抵抗４４が接続され、負荷用の抵抗４３，４４の中点はフローティング側の正電源ＶCCに接続されている。トランジスタ３１〜３８はフローティング側のギルバート型の掛け算回路２０を構成している。ギルバート型の掛け算回路２０は端子１ａ，１ｂ間の信号電圧と端子３ａ，３ｂ間の高周波正弦波電圧の掛け算の結果（積）を出力する。
【００１６】
トランジスタ３４，３５のコレクタおよびトランジスタ３３，３６のコレクタはそれぞれ端子４ａ，４ｂを介して絶縁回路１１に接続されている。
【００１７】
掛け算回路６０の出力（端子９）は、キャリア信号の２倍の周波数成分のノイズを含むのでローパス・フィルタ６７に入力され、キャリア信号の２倍の周波数成分のノイズを除去する。ローパス・フィルタ６７の出力はバッファ・アンプ６９を通って出力端子１０に出力信号が得られる。入力側と出力側は絶縁回路１１および１２により絶縁されるので、アナログ信号の絶縁が可能である。
【００１８】
ここで絶縁回路１１，１２として、絶縁トランスを用いる場合、コンデンサを用いる場合、対向するアンテナ間を電波で伝送する場合、光ファイバを挿んで対向して送光し受光する場合、空間を挿んで対向して送光し受光する場合が、文献１には開示されている。
【００１９】
図１１は図９および図１０で示した回路における入力信号がステップ波形、発振器１８の周波数１ＧＨｚ、ローパス・フィルタ６７のカットオフ周波数１００ＭＨｚの場合のシミュレーションの一例である。時間軸には５ｎｓ間隔の目盛が付されている。
【００２０】
（ａ）は図１０の入力端子１ａ，１ｂ間の差動入力波形、（ｂ）は図１０の掛け算回路２０の出力を得る端子４ａ，４ｂの間の波形、（ｃ）は掛け算回路６０の出力を得る端子９の波形、（ｄ）は出力端子１０の出力波形である。図１１からわかるように、フローティング側（図９の絶縁トランス１１および１２の左側）をノンフローティング側（図９の絶縁トランス１１および１２の右側）から絶縁しつつ、直流から高周波まで歪みなくアナログ信号を得ることができることがわかる。
【００２１】
上述のような正弦波による同期検波によるアナログ絶縁回路では、掛け算回路２０，６０を用いた変調および復調の際に正弦波のキャリア信号で掛け算を行っているために、復調器として動作する掛け算回路６０からの出力からキャリア信号の２倍の周波数を取り除くことが必要である。このキャリア信号の除去について、次に説明する。
【００２２】
端子１ａと１ｂとの間に印加される差動の入力信号をＥA 、端子３ａと３ｂの間に印加されるキャリア信号である高周波正弦波信号をＥB 、端子４ａと４ｂとの間のフローティング側の掛け算の結果をＥC とすると次の関係がある。
【００２３】
ＥA ＝ｆ(t)                                            （１）
ＥB ＝sin（ωｔ）                                      （２）
ＥC ＝ＥA ×ＥB ＝ｆ(t)sin（ωｔ）                     （３）
【００２４】
絶縁回路１１から得られる式（３）の信号ＥC が掛け算回路６０に入力される。一方、発振器１８の出力する式（２）のキャリア信号である高周波正弦波信号は掛け算回路２０に対して極性の反転した高周波正弦波信号を掛け算回路６０に供給する。掛け算回路６０も、掛け算回路２０と同様にキャリア信号である高周波正弦波信号の掛け算結果を端子９に出力する（図１１（ｃ））。
【００２５】
端子９に得られる掛け算回路６０の出力信号ＥD ＝ＥC ×ＥB は次のように表される。
ＥD ＝ｆ(t)sin2（ωｔ）＝(1/2)ｆ(t)（１−cos（２ωｔ））  （４）
【００２６】
入力信号ｆ(t) の周波数成分が高周波正弦波信号 sin（ωｔ）の周波数より低い場合には、ローパス・フィルタ６７の遮断周波数を２ωｔより低く設定することにより、式（４）のキャリア周波数の２倍の成分である cos（２ωｔ）の項は０となるため（1/2）ｆ(t)の項のみが残り、これが出力端子１０に得られて、入力信号が再現される（図１１（ｄ））。入力端子５ａ，５ｂと出力端子１０の間は絶縁トランス１１で完全に絶縁されているにもかかわらず、直流から高周波まで広帯域なアナログ信号絶縁が可能となる。
【００２７】
ここで、ローパス・フィルタ６７の遮断周波数は正弦波のキャリア信号を充分に遮断できる値に設定する必要がある。たとえば、オシロスコープなどの時間測定器に用いられるガウシアン・フィルタで構成することを前提にした場合を下記に示す。ガウシアン・フィルタの振幅の減衰特性Ｈ（ω）は、遮断周波数をｆc とした場合、次式で表される。
Ｈ（ω）＝exp（0.00878 ω2 ／ｆc 2 ）                     （５）
【００２８】
このＨ（ω）からキャリア周波数ωの漏れをどの程度減少せしめるかでローパス・フィルタ６７の遮断周波数ｆc が決まる。実際にはローパス・フィルタ６７の遮断周波数ｆc がアナログ絶縁回路の帯域を決めるから、ローパス・フィルタ６７の遮断周波数（アナログ絶縁回路の帯域）ｆc を決め、キャリア周波数ωの漏れをどの程度にするかでキャリア周波数ωを決めることになる。
【００２９】
実験した結果では、帯域幅を１００ＭＨｚとした場合にはキャリア周波数として１ＧＨｚ程度で実用が可能である。このことは、このキャリア周波数（１ＧＨｚ）になると、各回路の周波数特性および観測するオシロスコープの帯域の制限があるために、オシロスコープ自身もローパス・フィルタの作用をするから、ローパス・フィルタ６７の減衰特性は（５）式で表される関係式に従う必要がなくなる。しかしながら、十分な減衰特性を得るためには、オシロスコープの帯域幅の１０倍程度の高周波数のキャリア信号が必要になる。帯域幅１００ＭＨｚのアナログ絶縁回路を実現するには、１ＧＨｚ程度のキャリア信号が必要であり、各回路とも広帯域の構成が必要である。また、この位の周波数になると、電磁波の放射等の新たな問題も生じてくる。
【００３０】
その他のアナログ絶縁回路としては、フォト・カプラを用いたものがある。しかし、フォト・カプラも精度良くアナログ信号を絶縁できる帯域はせいぜい１ＭＨｚであり、高速な波形の観測には不十分である。フォト・カプラと絶縁トランスを用いた広帯域のアナログ絶縁回路は、次の文献に提案されている。
【００３１】
文献２．  ＵＳ Patent ５，５１７，１５４   “SPLITPATH LINEAR ISOLATION  CIRCUIT APPARATUS AND METHOD"
【００３２】
文献２で開示している技術は、ＤＣ〜１００ｋＨｚ程度の低域をフォト・カプラで絶縁し、１００ｋＨｚ〜１００ＭＨｚ程度の高域を絶縁トランスで絶縁して全体の周波数特性が平坦になるようクロス・オーバさせることでＤＣ〜１００ＭＨｚ程度までのアナログ信号を絶縁するものである。
【００３３】
文献２に開示されたアナログ絶縁回路には、次のような問題がある。
【００３４】
第１の課題は、フォト・カプラの帯域がせいぜい１ＭＨｚなので、クロス・オーバ周波数は、たかだか１００ｋＨｚ程度までしか上げられず、絶縁トランスの低域遮断周波数を高くすることができない。したがって、絶縁トランスが小型にならない上に、低域まで使える絶縁トランスは大型になるために一般に高周波特性が良くないという問題がある。そのため、さらに周波数帯域幅を広げるのが困難である。
【００３５】
第２の課題は、低域と高域を別々に絶縁してクロス・オーバしているので、クロス・オーバ歪みが発生することと、低域と高域の利得の精確な調整が必要なことである。
【００３６】
【発明が解決しようとする課題】
文献１に開示された正弦波のキャリア周波数で変調する同期検波方式によるアナログ絶縁回路では、出力からの２倍のキャリア信号をローパス・フィルタ等で取り除くために、キャリア信号の周波数はアナログ絶縁回路の帯域の１０倍以上は必要になる。それゆえ、アナログ絶縁回路は広帯域の回路構成が必要であるとともに配線等は広帯域信号を伝送することのできる伝送線路を用いることが必要になるという問題が生じる。
【００３７】
また、絶縁手段にパルス・トランスを用いる場合小型にできるが、この周波数になると逆に耐圧を維持するのが困難になる。耐圧を確保する構造にすると結合係数が小さくなり、パルス・トランスの伝送効率が犠牲になるという問題点がある。さらに、１ＧＨｚ程度の高周波は、電磁波の放射等の新たな問題が生じ、これらに対するシールド等の対策が必要になるという問題が生じる。
【００３８】
文献２に開示されたアナログ絶縁回路においてもフォト・カプラの帯域がせいぜい１００ｋＨｚ程度なので、絶縁トランスの低周波遮断周波数を上げることができない。それゆえ、絶縁トランスを小型化できない。また低域まで使える絶縁トランスは、高周波特性が良くないという問題がある。低域と高域を別々に絶縁しているので、回路構成が複雑であり、利得の調整などが必要になるという問題点がある。
【００３９】
本発明はこのような未解決の課題を鑑みてなされたものであり、高い周波数のキャリア信号を用いず簡単な構成で、直流から高周波まで、波形歪みなく絶縁可能な広帯域のアナログ絶縁回路を提供するものである。
【００４０】
【課題を解決するための手段】
フローティング側のアナログ入力信号と、フローティング側の高周波正弦波信号を掛け算して掛け算結果を得る掛け算回路と、
掛け算結果を、直流的に絶縁してノンフローティング側にノンフローティング掛け算結果として得るための第１の絶縁回路と、
ノンフローティング掛け算結果をクロックによりサンプリングしてアナログ入力信号を復元してノンフローティング信号を得るためのサンプリング回路と、
ノンフローティング側の高周波正弦波信号を発振する発振器と、
ノンフローティング側の高周波正弦波信号のピーク時点に同期したクロックを得るためのクロック回路と、
ノンフローティング側の高周波正弦波信号を直流的に絶縁してフローティング側の高周波正弦波信号を掛け算回路に印加するための第２の絶縁回路とを設けた。
【００４１】
文献１の同期検波方式は高周波の正弦波で変調および復調を行っていたのでキャリア信号の２倍の周波数のフィルタが必要であった。それに対して、本発明のアナログ絶縁回路は正弦波状の高周波数で変調するが、サンプリング回路を用いて復調している。このことにより、キャリア信号を除去するローパス・フィルタは必要としない。キャリア信号としての正弦波状の周波数は絶縁回路の帯域に対して十分に高周波である必要がなくなる。それゆえ、各回路とも広帯域の構成を必要としないという利点がある。またパルス・トランスは市販されている高速ＬＡＮに使われているものを利用できるという利点がある。
【００４２】
さらに、最近オシロスコープの主流はデジタル・ストレージ・オシロスコープ（ＤＳＯ）に移行してきており、ＤＳＯはＡＤ変換器およびＡＤ変換器のサンプリング・クロック用の発振器を内蔵している。本発明をＤＳＯの入力絶縁に用いる場合には、本発明におけるサンプリング手段および正弦波を出力する発振器はそれぞれＤＳＯのＡＤ変換器と発振器を使うことができる。したがって、２組の絶縁手段と１個の掛け算回路を追加することによって、ＤＳＯの入力絶縁が可能になるという利点がある。文献1では、広帯域の掛け算回路を２個必要としていたのに対し、本願発明では1個ですみ、それも文献1のような広帯域性は要求されない。
【００４３】
【発明の実施の形態】
図１には本発明の実施の形態が示されている。図９に対応する構成要素には同じ記号を付してある。フローティング側の入力端子５ａ，５ｂに入力されたアナログ信号はバッファ・アンプ７に接続される。バッファ・アンプ７の出力は掛け算回路２０に接続される。この掛け算回路２０は、図１０に示されたものに同じである。掛け算回路２０は、正弦波を発振する発振器に絶縁回路１２を介して接続されている。
【００４４】
掛け算回路２０は絶縁回路１１に接続される。絶縁回路１１はＡＤ変換器５１に接続される。発振器１８の出力はクロック回路１５に接続されている。クロック回路１５の出力であるクロックは、Ａ／Ｄ変換器５１およびＤ／Ａ変換器５２に印加されている。Ａ／Ｄ変換器５１のデジタル出力は、Ｄ／Ａ変換器５２に接続される。
【００４５】
絶縁回路１１および１２は、フローティング側とノンフローティング側とを絶縁している。フローティング側には、入力端子５ａ，５ｂからの入力信号をバッファするバッファ・アンプ７と掛け算回路２０が含まれている。ノンフローティング側には、発振器１８，クロック回路１５，Ａ／Ｄ変換器５１と出力端子１０に接続されたＤ／Ａ変換器５２が含まれている。絶縁回路１１および１２は、たとえば絶縁トランスである。
【００４６】
入力端子５ａ，５ｂ間に印加されるアナログの入力信号ｆ(t) 、発振器１８からの正弦波（キャリア）出力の各周波数をωとする。アナログ入力信号ｆ(t) はバッファ・アンプ７を介して掛け算回路２０に入力される。発振器１８からの正弦波（キャリア）は絶縁回路１２を介して、掛け算回路２０に入力される。ここで、アナログの入力信号は絶縁回路１２からの正弦波（キャリア）で変調される。アナログの入力信号に正弦波のキャリアを掛け算した結果は、入力信号をキャリアで変調した変調信号に同じである。
【００４７】
掛け算回路２０はアナログの入力信号ｆ(t) と絶縁回路１２からのキャリア信号 sin（ωｔ）の掛け算した結果である変調信号
ＥC ＝ＥA ×ＥB ＝ｆ(t)sin（ωｔ）
を出力する。これは式（３）に示したＥC である。掛け算回路２０からの掛け算の結果である変調信号出力は、絶縁回路１１を介して、Ａ／Ｄ変換器５１に入力される。
【００４８】
図２（ａ）および（ｂ）には、それぞれクロック回路１５の入力および出力の波形が示されている。発振器１８から（ａ）の正弦波はクロック回路１５に入力され、クロック回路１５はＡ／Ｄ変換器５１およびＤ／Ａ変換器５２をドライブする（ｂ）のクロックを出力する。
【００４９】
クロックのタイミングは発振器１８からの（ａ）の１周期２πの正弦波に対して1/4周期すなわちπ／２だけ遅れている。Ａ／Ｄ変換器５１はクロック回路１５からの（ｂ）のクロックの立ち上がりエッジ、すなわち正弦波のピークのところでＡ／Ｄ変換する。Ａ／Ｄ変換器５１に入力される変調信号は式（３）の
ＥＣ  ＝ｆ(t)sin（ωｔ）
で表される。ここでは、Ａ／Ｄ変換器５１が常に発振器１８からの正弦波に対してπ／２だけ遅れて、つまり sin（ωｔ）＝１においてＡ／Ｄ変換することになる。
【００５０】
Ａ／Ｄ変換器５１のサンプリングのタイミングは、
Ｔsm ＝（２π／ω）ｍ＋π／２
と表すことができる。ここで、ｍは整数である。 sin（ωｔ）＝１であるからＡ／Ｄ変換器５１の出力Ｖｏｍは、
Ｖｏｍ＝ｆ(Ｔｓｍ)sin(Ｔｓｍ)＝ｆ(Ｔｓｍ)
となり、キャリア信号 sin（ωｔ）で変調されているにもかかわらず、入力端子５ａ，５ｂ間に印加された入力信号をＡ／Ｄ変換することと等価になる。
【００５１】
図３には、掛け算回路２０への信号の入力に対する出力が任意目盛で示されている。掛け算回路２０からの出力のキャリア周波数を１００ＭＨｚとすると、掛け算回路２０へのアナログ入力の信号ｆ(t)の立ち上がり時間は４０ｎｓのパルス波形である。Ａ／Ｄ変換器５１はクロックの立ち上がりでＡ／Ｄ変換するので、入力波形が再現されることが分かる。
【００５２】
本発明は入力された信号をキャリア信号で変調した変調信号をＡ／Ｄ変換器５１でキャリア信号に同期してサンプリングすることにより、キャリア信号で変調された変調信号から入力された信号を再現している。ここでは使用するＡ／Ｄ変換器の特性に大きく依存している。一般にＡ／Ｄ変換器は入力信号の（信号の変化率）によってＡ／Ｄ変換できる分解能が変わってくる。Ａ／Ｄ変換器は入力信号のスルーレート（変化率）が速くなるに従い、Ａ／Ｄ変換できる分解能は劣化してくることが知られている。
【００５３】
本発明におけるＡ／Ｄ変換器５１に入力される変調信号のスルーレートは、Ａ／Ｄ変換器５１に入力される変調信号Ｖｏ(t)を微分することで求められる。Ｖｏ(t)を微分したスルーレートＶ'ｏ(t)は、ｆ(t)の微分をｆ’(t)とすると式（６）で表される。
Ｖ'ｏ(t)＝ｆ'(t) sin（ωｔ）＋ω・ｆ(t) ｃｏｓ（ωｔ）  
（６）
ここで、上記に説明したように、Ａ／Ｄ変換器５１がＡ／Ｄ変換するタイミングは、
Ｔｓｍ＝（２π／ω）ｍ＋π／２
ごとである。つまり  sin（Ｔｓｍ）＝sin（ωｔ）＝１、ｃｏｓ（Ｔｓｍ）＝ｃｏｓ（ωｔ）＝0である。
【００５４】
このことから、Ａ／Ｄ変換器５１からみたスルーレートＶ'ｏ(t)は、sin（ωｔ）＝１、ｃｏｓ（ωｔ）＝0  を考慮し、
Ｖ'ｏ(t)＝ｆ'(t) sin（ωｔ）＋ω・ｆ(t) ｃｏｓ（ωｔ）＝ｆ'(t)
となり、変調信号のスルーレートは入力された信号ｆ(t)のスルーレートｆ'(t)と同じであることがわかる。しかし実際には、Ａ／Ｄ変換器５１が入力信号をサンプリングする時間間隔は無限小ではなくて有限の値であり、このサンプリングする時間間隔の影響が考えられる。
【００５５】
図４には、掛け算回路２０への信号の入力と、出力が任意メモリで示されている。掛け算回路２０への信号の入力周波数が２５ＭＨｚ、振幅０．５Ｖの正弦波であり、掛け算回路２０の出力に含まれるキャリアの周波数が１００ＭＨｚであると仮定すると、横軸のメモリは１２．５ｎｓである。掛け算回路２０からの出力が絶縁回路１１を介してＡ／Ｄ変換器５１に印加されている。
【００５６】
使用するＡ／Ｄ変換器５１の特性として、分解能８ビットで、入力された信号を周波数２５ＭＨｚ、振幅０．５Ｖの正弦波とし、サンプリング周波数を１００ＭＨｚ、変換精度を６ビットであったと仮定する。このときの信号入力（２５ＭＨｚの正弦波）の最大スルーレートは、正弦波の変化率が最大となるゼロクロス（図４の破線で丸く囲ったＡ部）の時で0.0785V／ｎｓである。
【００５７】
ここでは、分解能が６ビットと仮定しているので、１ＬＳＢ（６ビット）は約 0.0156 V である。このことから、少なくとも、このＡ／Ｄ変換器５１は、（0.0156 ／0.0785 ）ｎｓ＝１９８ｐｓの時間内でＡ／Ｄ変換できることになる。Ａ／Ｄ変換器５１は約１９８ｐｓ以内でサンプリングし、Ａ／Ｄ変換できる。入力の周波数を２５ＭＨｚ、その入力を周波数１００ＭＨｚのキャリアで変調した波形の最大スルーレート部分を示す破線で丸く囲ったＡ部について述べる。
【００５８】
図５には図４の破線で丸く囲ったＡ部を拡大した波形が示されている。掛け算回路２０への信号の入力（実線）および出力（破線）のスルーレートは、ゼロクロス付近の２００ｐｓの範囲では、入力と出力においてほとんど同じであることが分る。Ａ／Ｄ変換５１を用いた場合には、キャリアで変調しても、Ａ／Ｄ変換器５１からみたスルーレートは同じになるので、Ａ／Ｄ変換器５１の分解能劣化はないことを示している。
【００５９】
図６には、掛け算回路２０の信号の入力と出力の関係を示している。信号入力ＤＣ０．５Ｖとした場合である。この掛け算回路２０の出力を絶縁回路１１を介して受けて、Ａ／Ｄ変換器５１がサンプリングするキャリア周波数は１００ＭＨｚである。キャリア変調しているのでＡ／Ｄ変換器５１からはＤＣとしては見えないが、キャリアの各ピーク点においてサンプリングするので、サンプルされた点は直流をサンプルした場合と等価となる。
【００６０】
図７には図６の破線で丸く囲ったＢ部を拡大した波形図が示されている。Ａ／Ｄ変換する時間は約１９８ｐｓであるので、この間の信号の変化は 0.001ＶでＬＳＢ（８ビット）換算で約０．３ＬＳＢであり、８ビットの分解能が得られる。以上説明したように、出力は、Ａ／Ｄ変換器５１の性能によって劣化することはない。
【００６１】
以上、説明は一般的に言われているＤＳＯのサンプリング周波数と帯域の関係から、一例として、サンプリング周波数１００ＭＨｚで、帯域がその１／４の２５ＭＨｚを選んで説明したのであって、サンプリング周波数１００ＭＨｚの時に帯域が２５ＭＨｚ以下に限定されるわけではない。等価サンプリング可能なＤＳＯに本発明を採用すれば、当然のことながら帯域は２５ＭＨｚに限定されることはないことが以上の説明で明白であろう。
【００６２】
Ａ／Ｄ変換器５１のデジタル出力はＤ／Ａ変換器５２に入力され、アナログ信号に変換され出力端子１０に出力される。Ｄ／Ａ変換器５２からの出力には  、サンプリング・キャリア周波数の３倍以上の高周波が存在するので、必要であれば、ローパス・フィルタを挿入して高周波数をフィルタする必要がある。
【００６３】
従来例を示す図９のローパス・フィルタ６７の場合、除去の対象がキャリアの２倍の周波数成分であったのに対して、図１に示す本願の場合はキャリア周波数の３倍以上の高周波が対象であるから、復元すべき信号に及ぼす影響は極めて小さい。
【００６４】
本発明をデジタル・オシロスコープに適用する場合には、信号はデジタル形式で処理され表示されるので、Ｄ／Ａ変換器５２およびローパス・フィルタは必要がない。またＡ／Ｄ変換器５１や発振器１８およびクロック回路１５もデジタル・オシロスコープ（ＤＳＯ）に使用されているものが使用できる。絶縁回路１１，１２と掛け算回路２０を追加するのみでデジタル・オシロスコープ（ＤＳＯ）の入力側を絶縁することが可能になる。
【００６５】
図８には本発明の実施例を示している。図１および図９に対応する構成要素には同じ記号を付してある。図８の実施例において、絶縁回路１１および１２として高速ＬＡＮ用のＴＤＫ製の絶縁パルス・トランスＴＬＡ−６Ｔ２０７を用いた。ロスは１００ｋＨｚから１００ＭＨｚまで１ｄＢ以下である。−３ｄＢのカットオフ周波数は約１００ＭＨｚである。この絶縁トランスを用いた場合には変調信号（キャリア）として、１００ｋＨｚから２００ＭＨｚまで使える。
【００６６】
入力端は５ａ，５ｂの間に入力されたアナログ信号はバッファ・アンプ７に接続される。バッファ・アンプ７の出力は、掛け算回路２０に接続される。掛け算回路２０は、正弦波を発振する発振器１８からの正弦波（キャリア）を絶縁回路１２を介して印加されている。掛け算回路２０の出力は絶縁回路１１を介してサンプル・ホールド（ＳＨ）回路５３に接続される。発振器１８の出力はクロック回路１５Ｂに印加されている。クロック回路１５Ｂはサンプル・ホールド（ＳＨ）回路にサンプリング用のクロックを印加している。サンプル・ホールド（ＳＨ）回路５３の出力はローパス・フィルタ５４を介して出力端子１０に接続されている。
【００６７】
図１の構成との差異は、Ａ／Ｄ変換器５１とＤ／Ａ変換器５２の代わりにサンプル・ホールド（ＳＨ）回路５３とローパス・フィルタ５４を設けたことである。この部分に関して動作を説明する。
【００６８】
絶縁回路１１を介してサンプル・ホールド（ＳＨ）回路５３に印加される変調信号波形Ｖo はキャリア信号 sin（ωｔ）に変調された入力信号ｆ(t)となる。つまり、サンプル・ホールド回路（ＳＨ）５３にはＶo ＝ｆ(t)sin（ωｔ）が入力される。サンプル・ホールド（ＳＨ）回路５３はクロック回路１５Ｂからのクロックの立ち上がりエッジで入力波形をホールドする。サンプル・ホールド（ＳＨ）回路５３に入力される変調信号はｆ(t)sin（ωｔ）である。
【００６９】
ここで、サンプル・ホールド回路が常にsin（ωｔ）＝１のときに波形をホールドする。すなわち、
Ｔｓｍ ＝（２π／ω）ｍ＋π／２
ごとにサンプル・ホールド（ＳＨ）回路５３がサンプリングする。ｍは整数である。サンプル・ホールド（ＳＨ）回路５３の出力Ｖｏｍは、sin（Ｔｓｍ）＝１だから、
Ｖｏｍ＝ｆ（Ｔｓｍ）sin（Ｔｓｍ）＝ｆ（Ｔｓｍ）
となる。
【００７０】
つまり、サンプル・ホールド（ＳＨ）回路５３でサンプリングすることにより、キャリアで変調された変調信号は入力端子５ａと５ｂ間に印加された入力アナログ信号に同じ波形の出力を復調することができる。サンプル・ホールド（ＳＨ）回路５３からの出力はサンプリング周波数の３倍以上の高調波を含むので、ローパス・フィルタ５４を介して、高調波成分を除去して入力ｆ(t)を復調して出力端子１０に出力する。この実施例は、アナログ出力を得たい場合に適している。
【００７１】
従来例を示す図９のローパス・フィルタ６７の場合、除去の対象がキャリアの２倍の周波数成分であったのに対して、図８に示す本願の場合はキャリア周波数の３倍以上の高周波が対象であるから、ローパス・フィルタ５４の復元すべき信号に及ぼす影響は極めて小さい。
【００７２】
ここで絶縁回路１１および１２として、絶縁トランスまたはコンデンサを用いたり、対向するアンテナ間を電波で伝送したり、光ファイバを挿んで対向して送光し受光してもよいし、あるいは空間を挿んで対向して送光し受光するようにしてもよいことは、以上の説明から明らかであろう。
【００７３】
【発明の効果】
文献１の同期検波方式は高周波の正弦波で変調および復調して行っていたのでキャリア信号の２倍の周波数のフィルタが必要であったのに対して、本発明のアナログ絶縁回路は正弦波状の高周波で変調するが、サンプリング回路を用いて復調する。このことにより、キャリア信号を除去するローパス・フィルタは必ずしも必要とはしない。キャリア信号としての正弦波状の周波数は絶縁回路の帯域に対して十分に高周波である必要がなくなる。それゆえ、各回路とも高帯域の構成を必要としないという利点がある。またパルス・トランスは市販されている高速ＬＡＮに使われているものを利用できるという利点がある。
【００７４】
さらに、最近オシロスコープの主流はデジタル・ストレージ・オシロスコープ（ＤＳＯ）に移行してきており、ＤＳＯはＡ／Ｄ変換器およびＡ／Ｄ変換器のサンプリング・クロック用の発振器を内蔵している。本発明をＤＳＯの入力絶縁に用いる場合には、本発明におけるサンプリング回路および正弦波を出力する発振器は、それぞれＤＳＯのＡ／Ｄ変換器と発振器を使うことができるので、２組の絶縁回路と一個の掛け算回路を追加することによって、ＤＳＯの入力絶縁が可能になるという利点がある。文献1では、広帯域の掛け算回路を２個必要としていたのに対し、本願発明では1個ですみ、それも文献1のような広帯域性は要求されない。したがって本発明の効果は極めて大きい。
【図面の簡単な説明】
【図１】  本発明の実施の形態を示す回路構成図である。
【図２】図１のクロック回路の入力および出力波形図である。
【図３】図１の掛け算回路への信号の入力と出力波形図である。
【図４】図１の掛け算回路への他の信号の入力と出力波形図である。
【図５】図４のＡ部を拡大した波形図である。
【図６】図１の掛け算回路へのさらに他の信号の入力と出力波形図である。
【図７】図６のＢ部を拡大した波形図である。
【図８】本発明の実施例を示す回路構成図である。
【図９】従来例を示す回路構成図である。
【図１０】図９の掛け算回路に使用されているギルバート型の掛け算回路の回路図である。
【図１１】図９および図１０の各部の波形図である。
【符号の説明】
１ａ，１ｂ，３ａ，３ｂ，４ａ，４ｂ  端子
５ａ，５ｂ  入力端子
７  バッファ・アンプ
９  端子
１０  出力端子
１１，１２  絶縁回路
１５，１５Ｂ  クロック回路
１８  発振器
２０  掛け算回路
３１〜３８  トランジスタ
４１〜４７  抵抗
５１  Ａ／Ｄ変換器
５２  Ｄ／Ａ変換器
５３  ＳＨ（サンプル・ホールド）回路
５４  ローパス・フィルタ
６０  掛け算回路
６７  ローパス・フィルタ
６９  バッファ・アンプ
【図１】
0004389344.tif 000002
【図２】
0004389344.tif 000003
【図３】
0004389344.tif 000004
【図４】
0004389344.tif 000005
【図５】
0004389344.tif 000006
【図６】
0004389344.tif 000007
【図７】
0004389344.tif 000008
【図８】
0004389344.tif 000009
【図９】
0004389344.tif 000010
【図１０】
0004389344.tif 000011
【図１１】
0004389344.tif 000012