(57)【特許請求の範囲】
【請求項１】
高耐圧ＬＤＭＯＳトランジスタと低耐圧ＭＯＳトランジスタ混載の半導体装置の製造方法において、低耐圧ＭＯＳトランジスタのチャネルドープの前に、以下の工程（Ａ）から（Ｄ）により高耐圧ＬＤＭＯＳトランジスタのチャネル用拡散層及びその内側に形成されるソース拡散層を形成することを特徴とする半導体装置の製造方法。
（Ａ）素子分離領域形成予定領域と高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域に選択酸化法によりフィールド酸化膜を形成する工程。
（Ｂ）高耐圧ＬＤＭＯＳトランジスタのソース用拡散層形成予定領域に開口をもつレジストパターンを形成し、そのレジストパターンと前記フィールド酸化膜をマスクにして高耐圧ＬＤＭＯＳトランジスタのチャネル用拡散層を形成するための不純物イオン注入を行ない、その後、熱処理を施してチャネル用拡散層を形成する工程。
（Ｃ）高耐圧ＬＤＭＯＳトランジスタのソース用拡散層形成予定領域に開口をもつレジストパターンを形成し、そのレジストパターンと前記フィールド酸化膜をマスクにして高耐圧ＬＤＭＯＳトランジスタのソース領域用の不純物イオン注入を行なう工程。
（Ｄ）高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域の前記フィールド酸化膜を除去する工程。
【請求項２】
高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域の前記フィールド酸化膜を、ドレイン形成予定領域からチャネル形成予定領域に向かって膜厚が薄くなるように形成し、高耐圧ＬＤＭＯＳトランジスタの前記チャネル用不純物イオン注入の加速電圧を、注入不純物のピーク濃度位置が前記フィールド酸化膜の膜厚の最大値と最小値の中間になるように設定する請求項１に記載の半導体装置の製造方法。
【請求項３】
その後の工程において、ソース・ドレインのための高濃度拡散層の活性化と酸化膜形成にドライ酸化のみを行なう請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電力用などに使用される高耐圧ＬＤＭＯＳトランジスタ（横型拡散ＭＯＳトランジスタ）と低耐圧ＭＯＳトランジスタ混載の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＬＤＭＯＳトランジスタは、ソース拡散層を囲むようにソース・ドレインとは逆導電型の低濃度不純物層（チャネル領域）を形成し、ゲート電極直下のその低濃度不純層表面にチャネルを形成する電界効果トランジスタである。
図１はＮチャネル型ＬＤＭＯＳトランジスタの一例を示したものである。高抵抗のＮ型シリコン基板２上にゲート酸化膜４を介してポリシリコンゲート電極６が形成されており、ゲート電極６のソース側端部をマスクにしてＰ型不純物が注入され熱拡散されてチャネル領域となる低濃度不純物拡散層８が形成されている。低抵抗のＮ型ソース拡散層１０とドレインコンタクト層１２が、ゲート電極６をマスクとしたＰ型不純物のイオン注入と熱拡散により形成されている。１４は層間絶縁膜、１６，１８はそれぞれソース拡散層１０，ドレインコンタクト層１２と接続された電極配線である。
【０００３】
高耐圧ＬＤＭＯＳトランジスタ、通常の低耐圧ＭＯＳトランジスタ及び高抵抗ポリシリコン抵抗を混載した半導体装置を製造する従来の方法を図２と図３により説明する。
（Ａ）シリコン基板２０に各トランジスタを形成するウエル２２ａ〜２２ｃを５×１０15〜５×１０16／ｃｍ3の濃度で形成する。ウエル２２ａは通常のＰＭＯＳトランジスタ形成用、ウエル２２ｂは通常のＮＭＯＳトランジスタ形成用、ウエル２２ｃはＬＤＭＯＳトランジスタ形成用である。
【０００４】
（Ｂ）ＬＯＣＯＳ法により素子分離領域にフィールド酸化膜２４を形成する。
（Ｃ）低耐圧ＭＯＳトランジスタのしきい値電圧制御用チャネルドープ２６として不純物注入を行なった後、ゲート酸化膜２８を形成する。ＬＤＭＯＳトランジスタではチャネルドープは不要である。
【０００５】
（Ｄ）ポリシリコン膜３０をＣＶＤ法により約３５００Åの厚さに形成し、全面にリン３２を５×１０13〜５×１０14／ｃｍ2のドーズ量で注入する。このドーズ量ではポリシリコン膜３０は抵抗素子に使用できる高い抵抗値をもっている。
【０００６】
（Ｅ）ポリシリコン膜３０上にシリコン酸化膜３４を形成し、高抵抗素子３０ｂを形成する部分以外のシリコン酸化膜３４を除去する。
その後、リンを堆積し、ポリシリコン膜３０に拡散させることにより、ポリシリコン膜３０を低抵抗なポリシリコン膜３０ａに変える。
【０００７】
（Ｆ）ポリシリコン膜３０ａを写真製版とエッチングによりパターン化してゲート電極３６、抵抗素子３０ｂ及び抵抗素子３０ｂの電極３７を形成する。
（Ｇ）ＬＤＭＯＳトランジスタ部では、チャネル用拡散層形成予定領域に開口をもつレジストパターンを形成し、そのレジストパターンとゲート電極３６をマスクにしてボロンを注入し、１０５０℃で４時間程度の熱処理を施して濃度が１×１０17〜１×１０18／ｃｍ3程度のチャネル用拡散層３８を形成する。
【０００８】
（Ｈ）全ＭＯＳトランジスタのソース・ドレイン及びＬＤＭＯＳトランジスタのドレインコンタクト形成用にレジストパターンを形成し、そのレジストパターンとゲート電極３６をマスクにして自己整合的にボロン又は砒素を注入し、９５０℃で１時間程度の熱処理を施すことによりソース・ドレイン及びドレインコンタクト４０，４２，４４，４０ｄを形成する。
【０００９】
【発明が解決しようとする課題】
図２と図３に示した方法によれば、工程（Ｇ）におけるチャネル用拡散層を形成するための熱処理条件が高温で長時間に及ぶので、工程（Ｃ）で注入したしきい値電圧制御用チャネルドープ２６が深い拡散となり、しきい値電圧が変化する。
また、高抵抗ポリシリコン素子３０ｂがある場合には、そのポリシリコン素子３０ｂには抵抗素子として適当な抵抗値になるように不純物が注入されているが、工程（Ｇ）の熱処理によりその注入不純物の活性化が進み、ポリシリコン素子３０ｂの高抵抗化が困難になる。
【００１０】
また、ポリシリコン素子３０ｂの両端には低抵抗のポリシリコン層３７が残されているが、工程（Ｇ）の熱処理によりこのポリシリコン層３７からポリシリコン素子３０ｂへの再分布が起こり、高抵抗部分が狭くなる。その結果、ポリシリコン素子３０ｂを長く形成しなければならなくなり、素子の微細化を妨げる。
【００１１】
このような問題が発生しないようするためには、チャネル用拡散層３８を形成するための工程（Ｇ）の熱拡散工程を、低耐圧ＭＯＳトランジスタのチャネルドープ（工程（Ｃ））の前に行なうことが考えられる。その方法として、図４（Ａ）に示されるように、フィールド酸化膜２４を形成した後、チャネル用拡散層を形成するための開口をもつレジストパターン４６を形成し、それをマスクにしてイオン注入を行い、熱拡散によりチャネル用拡散層３８を形成することが考えられる。しかし、この場合には同図（Ｂ）に示されるように、ＬＤＭＯＳトランジスタでは、最後にソース拡散層４０をゲート電極３６をマスクにして形成すると、ソース拡散層４０とチャネル用拡散層３８は相互に自己整合的ではないため、ＬＤＭＯＳトランジスタの特性が安定しないという問題が生じる。
【００１２】
他の方法として、ＬＤＭＯＳトランジスタを先に作成し、その後に低耐圧ＭＯＳトランジスタとポリシリコン抵抗素子を作成する方法が考えられる。そのような方法は、次に説明するような、図５と図６に示される工程となる。
（Ａ）図２の工程（Ａ），（Ｂ）と同様に、ウエル２２ａ〜２２ｃ、フィールド酸化膜２４を形成する。
（Ｂ）ゲート酸化膜２８を形成した後、ＣＶＤ法によりポリシリコン膜を５０００Å厚さに堆積し、低抵抗化のためにリンを堆積し、拡散させる。そしてＬＤＭＯＳトランジスタ部のみにゲート電極３６を残す。
【００１３】
（Ｃ）ＬＤＭＯＳトランジスタ部のチャネル用拡散層形成予定領域にボロンを注入し、１０５０℃で４時間程度の熱処理を施してチャネル用拡散層３８を形成する。
（Ｄ）ＬＤＭＯＳトランジスタ部のソース４０、ドレインコンタクト４０ｄを形成するための注入を行う。
【００１４】
（Ｅ）ＣＶＤ法により窒化膜４８を約１５００Åの厚さに堆積し、写真製版とエッチングによりＬＤＭＯＳトランジスタ部のみに残す。
低耐圧ＭＯＳトランジスタ部では、ゲート酸化膜が除去されフィールド酸化膜が残る程度のライトエッチングを施し、その後再び所定の膜厚のゲート酸化膜２８ａを形成する。
（Ｆ）ポリシリコン膜３２を約３５００Åの厚さに堆積し、図２，３の工程（Ｄ）から（Ｆ）と同様にしてポリシリコンゲート電極を形成する。
【００１５】
しかし、この方法では、エッチングが多く繰り返されるので、フィールド酸化膜２４が薄くなり、フィールド酸化膜２４で構成される寄生トランジスタの反転電圧が下がる問題が生じる。
また、ＬＤＭＯＳトランジスタのポリシリコン電極３６上の窒化膜４８を除去するためにドライエッチングを行なうが、窒化膜とポリシリコンとの選択比が取りにくいので、ＬＤＭＯＳトランジスタのゲート電極の形成に細心の注意が必要となる。
【００１６】
本発明は、ＬＤＭＯＳトランジスタのチャネル用拡散層を形成するための熱処理によって低耐圧ＭＯＳトランジスタのしきい値電圧が変化するのを防ぐとともに、ＬＤＭＯＳトランジスタのチャネル用拡散層とソース拡散層をともに自己整合的に形成できるようにする方法を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】
本発明は高耐圧ＬＤＭＯＳトランジスタと低耐圧ＭＯＳトランジスタ混載の半導体装置の製造方法に関するものである。そして、低耐圧ＭＯＳトランジスタのチャネルドープの前に、以下の工程（Ａ）から（Ｄ）により高耐圧ＬＤＭＯＳトランジスタのチャネル用拡散層及びその内側に形成されるソース拡散層を形成する点に特徴をもっている。
【００１８】
（Ａ）素子分離領域形成予定領域と高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域に選択酸化法によりフィールド酸化膜を形成する工程。
（Ｂ）高耐圧ＬＤＭＯＳトランジスタのソース用拡散層形成予定領域に開口をもつレジストパターンを形成し、そのレジストパターンと前記フィールド酸化膜をマスクにして高耐圧ＬＤＭＯＳトランジスタのチャネル用拡散層を形成するための不純物イオン注入を行ない、その後、熱処理を施してチャネル用拡散層を形成する工程。
【００１９】
（Ｃ）高耐圧ＬＤＭＯＳトランジスタのソース用拡散層形成予定領域に開口をもつレジストパターンを形成し、そのレジストパターンと前記フィールド酸化膜をマスクにして高耐圧ＬＤＭＯＳトランジスタのソース領域用の不純物イオン注入を行なう工程。
（Ｄ）高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域の前記フィールド酸化膜を除去する工程。
【００２０】
この方法によれば、低耐圧ＭＯＳトランジスタのチャネルドープの前に、高耐圧ＬＤＭＯＳトランジスタのチャネル用拡散層を形成するので、ＬＤＭＯＳトランジスタのチャネル用拡散層を形成するための熱処理によって低耐圧ＭＯＳトランジスタのしきい値電圧が変化することがない。
また、ＬＤＭＯＳトランジスタのチャネル用拡散層とソース拡散層はともにフィールド酸化膜をマスクとして自己整合的に形成される。
【００２１】
高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域のフィールド酸化膜を、ドレイン形成予定領域からチャネル形成予定領域に向かって膜厚が薄くなるように形成し、高耐圧ＬＤＭＯＳトランジスタのチャネル用不純物イオン注入の加速電圧を、注入不純物のピーク濃度位置がそのフィールド酸化膜の膜厚の最大値と最小値の中間になるように設定することが好ましい。
これにより、拡散させてチャネル用拡散層を形成するための熱処理条件を緩和したり、チャネル用拡散層の横方向拡散を大きくすることができるようになる。
【００２２】
その後の工程において、ソース・ドレインのための高濃度拡散層の活性化、後に形成されるＰＳＧ膜やＢＰＳＧ膜の熱処理時の再拡散によるオーミック不良防止のための酸化膜形成、さらにはＰＳＧ膜やＢＰＳＧ膜リフローのために、これまではウエット酸化を行なっている。しかし、ウエット酸化では酸化がドレイン部のゲート電極ポリシリコン端部分まで進み、ホットエレクトロン耐性が弱くなることがあった。そこで、本発明の好ましい態様として、これらの酸化工程ではウエット酸化を行なわずにドライ酸化を行なうようにすることにより、ホットエレクトロン耐性の低下を抑えることができるようになる。
【００２３】
【実施例】
（実施例１）
図７と図８により第１の実施例を説明する。図で、ＰＭＯＳ、ＮＭＯＳと表示してあるのは通常の低耐圧ＰＭＯＳトランジスタ部、低耐圧ＮＭＯＳトランジスタ部をそれぞれ表わし、ＬＤＭＯＳは高耐圧ＬＤＭＯＳトランジスタ部を表わしている。
【００２４】
（Ａ）シリコン基板２０にウエル２２ａ〜２２ｃを形成した後、ＬＯＣＯＳ法によりフィールド酸化膜２４を形成する。このとき、ＬＤＭＯＳトランジスタ部では、ドレイン形成予定領域及びチャネル形成予定領域にもフィールド酸化膜２４ｄを同時に形成しておく。
フィールド酸化膜２４，２４ｄの形成工程は、例えば次の通りである。基板２０上にシリコン酸化膜を２５〜５０ｎｍの厚さに形成し、その上にシリコン窒化膜を１００〜１５０ｎｍの厚さに堆積する。ＰＭＯＳトランジスタ部及びＮＭＯＳトランジスタ部の素子領域、並びにＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域の窒化膜を除去した後、酸化を行ない、フィールド酸化膜を形成する。フィールド酸化膜の膜厚は３００〜８００ｎｍとする。
【００２５】
（Ｂ）ＬＤＭＯＳトランジスタ部のソース用拡散層形成予定領域に開口をもつレジストパターン５０を形成し、そのジストパターン５０とフィールド酸化膜２４ｄをマスクとしてボロンを注入し、１０５０〜１１００℃で３〜４時間の熱処理を施してチャネル用拡散層３８を形成する。
【００２６】
（Ｃ）ＬＤＭＯＳトランジスタ部のソース用拡散層形成予定領域に開口をもつレジストパターン５２を形成し、そのレジストパターン５２とフィールド酸化膜２４ｄをマスクとしてソース用に砒素を1×１０15/cm2以上のドーズ量で注入してソース拡散層４０ａを形成する。
【００２７】
（Ｄ）ＬＤＭＯＳトランジスタ部のドレイン形成予定領域及びチャネル形成予定領域のフィールド酸化膜２４ｄに開口をもつレジストパターン５４を形成し、レジストパターン５４をマスクとして酸化膜をエッチングすることにより、そのフィールド酸化膜２４ｄを除去する。
【００２８】
（Ｅ）既存のゲート酸化膜が除去されフィールド酸化膜２４が残る程度の条件のライトエッチングを施し、その後再びゲート酸化膜２８ａを形成する。
その後、低耐圧ＭＯＳトランジスタのチャネルドープのために不純物を注入する。
その後、ゲート酸化膜上からポリシリコン膜３０をＣＶＤ法により３５００Åの厚さに堆積する。
【００２９】
（Ｆ）高抵抗ポリシリコン抵抗素子を形成するために、全面にリンを５×１０13〜５×１０14／ｃｍ2のドーズ量で注入した後、ポリシリコン膜３０上にシリコン酸化膜を形成する。そのシリコン酸化膜は、ポリシリコン抵抗素子３０ｂを形成する部分以外では除去する。その後、リンを堆積し熱処理を施してシリコン酸化膜で被われていないポリシリコン膜３０にリンを拡散させて低抵抗化する。その後、ポリシリコン膜をパターン化し、ゲート電極３６と、両端に低抵抗ポリシリコン層３７をもつポリシリコン抵抗素子３０ｂを形成する。
【００３０】
その後、ソース・ドレインはゲート電極３６をマスクとして自己整合的に、ＬＤＭＯＳトランジスタのドレインコンタクト４０ｄはゲート電極３６から０.５〜１.５μｍ離れた位置にくるようにレジストパターンを形成し、Ｎ型又はＰ型の不純物をそれぞれ１×１０15／ｃｍ2以上のドーズ量で注入し、９５０℃で１時間の熱処理を施す。４０はＬＤＭＯＳトランジスタのソース、４２はＮＭＯＳトランジスタのソース・ドレイン、４４はＰＭＯＳトランジスタのソース・ドレインである。
【００３１】
その後、ソース・ドレイン、コンタクトの高濃度拡散層の活性化と、後に形成されるＰＳＧ膜やＢＰＳＧ膜などの層間絶縁膜からゲート電極３６への拡散防止を目的とした絶縁保護膜形成のために、酸化と熱処理を施す。この酸化と熱処理の工程として、９００〜１０００℃前後でのドライ酸化と、９００〜１０００℃の熱処理を行なう。また、その絶縁保護膜のリフローにもウエット酸化を用いないでドライ酸化を施す。
【００３２】
ここで、ＬＤＭＯＳトランジスタにおいては、チャネル用拡散層３８は工程（Ｂ）でフィールド酸化膜２４ｄをマスクとして自己整合的にイオン注入されて形成されたものであり、ソース拡散層４０ａもフィールド酸化膜２４ｄをマスクとして工程（Ｃ）で自己整合的にイオン注入されて形成されたものであるので、チャネル用拡散層３８とソース拡散層４０ａで決まるチャネル長の再現性がよく、ＬＤＭＯＳトランジスタの特性が安定する。
【００３３】
また、ＬＤＭＯＳトランジスタにおいては、高濃度拡散層のドレインコンタクト４０ｄがゲート電極３６から離れた位置に形成されているため、ドレイン電界の集中する部分の拡散濃度がトランジスタ構造上、最も薄い濃度となり、高耐圧化に好都合である。
【００３４】
（実施例２）
図７（Ａ）のフィールド酸化膜２４，２４ｄを形成する工程で、選択酸化する前のシリコン窒化膜の下のシリコン酸化膜厚を約１５０ｎｍと厚く形成しておき、フィールド酸化膜の膜厚が約８００ｎｍになるようにウエット酸化を行なう。これにより、フィールド酸化膜にはチャネル形成予定領域からドレイン形成予定領域にかけて約３０度の傾斜ができる。
【００３５】
その後、シリコン窒化膜を除去し、フィールド酸化膜をマスクとしてチャネル用拡散層のための注入を行なう際、その注入条件として注入不純物のピーク濃度位置がフィールド酸化膜の膜厚の１／２〜２／３になるように加速電圧を調整する。これにより、チャネル部の注入プロファイルは、フィールド酸化膜の膜厚が最も厚い部分では基板に注入されず、薄い方から傾斜部の半分の部分までは酸化膜厚の厚みに応じて突抜けが生じる。その結果、図９に示されるように、チャネル部の拡散領域は注入した時点ですでに横方向に広がった状態となる。その後、熱処理により拡散させてチャネル用拡散層を形成する。
【００３６】
この実施例では、図７（Ｃ）の工程でフィールド酸化膜２４ｄをマスクとしてソース領域のための注入を行なう際には、注入ピーク位置が窒化膜直下にあったシリコン酸化膜厚１５０ｎｍより少し大きい２００ｎｍ程度になるように加速電圧を下げて注入するのが好ましい。
【００３７】
この実施例によれば、拡散させてチャネル用拡散層を形成するための熱処理条件は、実施例１よりも低く、１０００℃で２時間程度の熱処理ですますことができる。すなわち、実施例１と同じ耐圧のＬＤＭＯＳトランジスタを作る場合には、チャネル用拡散層３８を横方向に広げるための熱処理条件を緩くすることができる。
チャネル用拡散層３８を形成するための熱処理条件を実施例１と等しくした場合には、チャネル用拡散層の横方向拡散は実施例１の方法に比べて約０.１μｍ程度大きく広がる。
【００３８】
（実施例３）
その後の工程において、ソース・ドレインのための高濃度拡散層の活性化、後に形成されるＰＳＧ膜やＢＰＳＧ膜の熱処理時の再拡散によるオーミック不良防止のための酸化膜形成、さらにはＰＳＧ膜やＢＰＳＧ膜のリフローのために、ウエット酸化を行なわずに９００〜１０００℃のドライ酸化を行なう。
この実施例によれば、ウエット酸化を行なわないことにより、ゲート電極３６のポリシリコン端の酸化によるトラップ準位の発生がなく、高耐圧動作時のホットエレクトロン耐性が改善される。
【００３９】
【発明の効果】
本発明の製造方法によれば、低耐圧ＭＯＳトランジスタのチャネルドープの前に、高耐圧ＬＤＭＯＳトランジスタのチャネル用拡散層を形成するので、低耐圧ＭＯＳトランジスタのチャネルドープの再分布が起きず、低耐圧ＭＯＳトランジスタのしきい値電圧制御が容易になる。
また、ＬＤＭＯＳトランジスタのチャネル用拡散層とソース拡散層はともにフィールド酸化膜をマスクとして自己整合的に形成されるので、ＬＤＭＯＳトランジスタの特性が安定する。
【００４０】
高耐圧ＬＤＭＯＳトランジスタのドレイン形成予定領域及びチャネル形成予定領域のフィールド酸化膜を、ドレイン形成予定領域からチャネル形成予定領域に向かって膜厚が薄くなるように形成し、高耐圧ＬＤＭＯＳトランジスタのチャネル用不純物イオン注入の加速電圧を、注入不純物のピーク濃度位置がそのフィールド酸化膜の膜厚の最大値と最小値の中間になるように設定すれば、拡散させてチャネル用拡散層を形成するための熱処理条件を緩和することができるので、フィールドドープの横方向拡散を抑えることができ、また反転防止用の不純物注入量を上げなくてもすむため、チャネル幅が狭くならず、フィールド酸化膜の端で発生する欠陥を抑制することができる。
【００４１】
ソース・ドレインのための高濃度拡散層の活性化、後に形成されるＰＳＧ膜やＢＰＳＧ膜の熱処理時の再拡散によるオーミック不良防止のための酸化膜形成、さらにはＰＳＧ膜やＢＰＳＧ膜リフローのためにウエット酸化を行なわずにドライ酸化を行なうようにすれば、ホットエレクトロン耐性の低下を抑えることができるようになる。
【図面の簡単な説明】
【図１】ＬＤＭＯＳトランジスタの一例を示す断面図である。
【図２】高耐圧ＬＤＭＯＳトランジスタ、通常の低耐圧ＭＯＳトランジスタ及び高抵抗ポリシリコン抵抗を混載した半導体装置を製造する従来の製造方法の工程の前半部を示す工程断面図である。
【図３】同製造方法の工程の後半部を示す工程断面図である。
【図４】同製造方法の改良として考えられる方法を示す工程断面図である。
【図５】同製造方法の改良として考えられる他の方法の前半部を示す工程断面図である。
【図６】同他の方法の後半部を示す工程断面図である。
【図７】第１の実施例の製造方法の工程の前半部を示す工程断面図である。
【図８】同実施例の製造方法の工程の後半部を示す工程断面図である。
【図９】他の実施例におけるチャネル用拡散層のためのイオン注入工程を示す断面図である。
【符号の説明】
２０      シリコン基板
２２ａ〜２２ｃ      ウエル
２４，２４ｄ      フィールド酸化膜
２８ａ    ゲート酸化膜
３０      ポリシリコン膜
３０ｄ    ポリシリコン抵抗素子
３６      ゲート電極
３８      チャネル用拡散層
４０      ＬＤＭＯＳトランジスタのソース
４０ａ    ソース拡散層
４０ｄ    ＬＤＭＯＳトランジスタのドレインコンタクト
４２      ＮＭＯＳトランジスタのソース・ドレイン
４４      ＰＭＯＳトランジスタのソース・ドレイン
５０，５２，５４      レジストパターン
【図１】
0004211884.tif 000002
【図２】
0004211884.tif 000003
【図３】
0004211884.tif 000004
【図４】
0004211884.tif 000005
【図５】
0004211884.tif 000006
【図６】
0004211884.tif 000007
【図７】
0004211884.tif 000008
【図８】
0004211884.tif 000009
【図９】
0004211884.tif 000010