(57)【要約】  ＢＰＳＫ復調回路は、変調された信号を遮断周波数がキャリア周波数である１次ローパスフィルタと１次ハイパスフィルタによって下側波帯と上側波帯に分離し、下側波帯アナログ信号からキャリア周波数の１／４周期だけ遅延させたアナログ信号と上側波帯アナログ信号を出力する側波帯分離および下側波帯信号遅延部、この遅延した下側波帯アナログ信号と上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和によって生成される信号、すなわちＢＰＳＫ変調信号の位相変化部分に合わせて現われるアナログパルス信号をヒステリシス回路によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調するデータ復調部、遅延した下側波帯アナログ信号を比較器によってデジタル化した信号とデータ信号を利用してデータクロックを発生するデータクロック復元部を含む。
2017537530.tif 000002
【特許請求の範囲】
【請求項１】
位相１８０度に整列した１次側波帯フィルタを利用した超低電力用の広帯域非同期式ＢＰＳＫ復調回路構成であって、
変調された信号を遮断周波数がキャリア周波数である１次フィルタによって下側波帯と上側波帯に分離し、下側波帯アナログ信号を予め設定された位相だけ遅延させたアナログ信号と上側波帯アナログ信号を出力する側波帯分離および下側波帯信号遅延部、
前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和によって生成される信号、すなわちＢＰＳＫ変調信号の位相変化部分に合わせて現われるアナログパルス信号を、ヒステリシス特性をもつ回路によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調するデータ復調部、および
前記下側波帯アナログ信号をデジタル化した信号と前記復調されたデジタルデータ信号を利用してデータクロックを修復するデータクロック復元部
を含み、
前記側波帯分離および下側波帯信号遅延部は、
前記変調された信号を上側波帯に分離する遮断周波数がキャリア周波数である１次ハイパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＨＰＦ）、
前記変調された信号を下側波帯に分離する遮断周波数がキャリア周波数である１次ローパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＬＰＦ）、および
前記１次ＬＰＦの出力である下側波帯アナログ信号から予め設定された位相だけ遅延させる遅延回路
を含み、
前記データ復調部は、
前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和による信号、すなわち変調信号の位相変化部分で現われるアナログパルス信号を発生する加算器、および
前記アナログパルス信号をラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調する、ヒステリシス特性をもつ回路、すなわちシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）
を含み、
前記データクロック復元部は、
前記遅延した下側波帯アナログ信号をデジタル化する比較器、および
前記遅延した下側波帯デジタル信号と前記復調されたデジタルデータ信号を比較する否定排他的論理和（Ｅｘｃｌｕｓｉｖｅ−ＮＯＲ）ゲート
を含み、
前記１次ＬＰＦによって分離された下側波帯アナログ信号が前記１次ＨＰＦによって分離された上側波帯アナログ信号よりもキャリア周波数の１／４周期だけ遅くなるが、キャリア周波数を中心に上側波帯から下側波帯まで位相差がキャリア周波数の１／４周期で一定になることにより、下側波帯アナログ信号から遅延回路によってキャリア周波数の１／４周期だけさらに遅れるようにし、１８０度に整列された前記上側波帯アナログ信号と前記遅延した下側波帯アナログ信号の和によって現われる正パルスと負パルスが含まれたアナログパルス信号を、ヒステリシス特性をもつ回路によってラッチ（Ｌａｔｃｈ）させることよってデータ復調を非同期式で容易にする、超低電力用の広帯域非同期式位相偏移変調復調回路。
【請求項２】
前記データ復調部は、加算器とヒステリシス特性をもつ回路、すなわちシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）回路を含み、
１８０度に整列された前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の和による位相変化部分で現われる正パルスと負パルスが含まれたアナログパルス信号をシュミットトリガによってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調する、請求項１に記載の超低電力用の広帯域非同期式位相偏移変調復調回路。
【請求項３】
前記データクロック復元部は、比較器と否定排他的論理和（Ｅｘｃｌｕｓｉｖｅ−ＮＯＲ）ゲートを含んで構成され、
前記デジタルデータ信号と前記比較器によって前記遅延した下側波帯アナログ信号から生成されたデジタル信号を前記Ｅｘｃｌｕｓｉｖｅ−ＮＯＲゲートによって計算してデータクロックを修復する、請求項１に記載の超低電力用の広帯域非同期式位相偏移変調復調回路。
【請求項４】
位相１８０度に整列した１次側波帯フィルタを利用した超低電力用の広帯域非同期式ＢＰＳＫ復調方法であって、
変調された信号を遮断周波数がキャリア周波数である１次ＬＰＦと１次ＨＰＦによって下側波帯と上側波帯に分離し、下側波帯信号を予め設定された位相だけ遅延させたアナログ信号と上側波帯アナログ信号を出力する側波帯分離および下側波帯信号遅延段階、
前記遅延された下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和によって生成される信号、すなわちＢＰＳＫ変調信号の位相変化部分に合わせて現われるアナログパルス信号を、ヒステリシス特性をもつ回路によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調する段階、および
前記遅延された下側波帯アナログ信号をデジタル化した信号と前記復調されたデジタルデータ信号を利用してデータクロックを修復する段階
を含み、
前記側波帯分離および下側波帯信号遅延段階は、
前記変調された信号を遮断周波数がキャリア周波数である１次ハイパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＨＰＦ）によって上側波帯アナログ信号を分離する段階、
前記変調された信号を遮断周波数がキャリア周波数である１次ローパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＬＰＦ）によって下側波帯アナログ信号を分離する段階、および
前記下側波帯アナログ信号から予め設定された位相だけ遅延させる段階
を含み、
前記デジタルデータを復調する段階は、
前記遅延された下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、加算器によってＢＰＳＫ変調信号の位相変化部分で現われるアナログパルス信号を発生する段階、および
前記ヒステリシス特性をもつ回路、すなわちシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）によって前記アナログパルス信号をラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調する段階
を含み、
前記データクロックを修復する段階は、
比較器によって前記遅延した下側波帯アナログ信号をデジタル信号に変換させ、
Ｅｘｃｌｕｓｉｖｅ−ＮＯＲゲートによって前記変換された下側波帯デジタル信号と前記復調されたデジタルデータ信号を比較してデータクロックを修復する段階
を含み、
前記１次ＬＰＦによって分離された下側波帯アナログ信号が前記１次ＨＰＦによって分離された上側波帯アナログ信号よりもキャリア周波数の１／４周期だけ遅くなるが、キャリア周波数を中心に上側波帯から下側波帯まで位相差がキャリア周波数の１／４周期で一定になることにより、下側波帯アナログ信号から遅延回路によってキャリア周波数の１／４周期だけさらに遅れるようにし、１８０度に整列された前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の和によって現われる正パルスと負パルスが含まれたアナログパルス信号を、ヒステリシス特性をもつ回路によってラッチ（Ｌａｔｃｈ）させることによってデータ復調を非同期式で容易にする、超低電力用の広帯域非同期式位相偏移変調復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＢＰＳＫ変調信号の下側波帯を通過させる１次側波帯フィルタの出力信号をキャリア周波数のπ／２だけ遅延させた信号と上側波帯を通過させる１次側波帯フィルタの出力信号の位相差を１８０度に整列してデータを復調する、超低電力用の広帯域非同期式ＢＰＳＫ復調方法とその回路の構成に関する。
【背景技術】
【０００２】
ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ：位相偏移変調）信号は、キャリアを抑圧した両側波帯信号であって、キャリア信号を自体信号として抽出することができないという問題により、内部発振器によってキャリアを生成して同期化させる同期式ＢＰＳＫ復調方法を使用する。
【０００３】
ＢＰＳＫの復調は、基本的な方式としてＣＯＳＴＡＳ  ｌｏｏｐがあるが、回路が複雑である上に、内部発振器を含む帰還ループを使用することによって電力消耗が多く、送信速度に限界がある。Ａｎａｌｏｇ  ＩｎｔｅｇｒａｔｏｒとＳｗｉｔｃｈｅｄ−Ｃａｐａｃｉｔｏｒ  Ｕｎｉｔｓを使用した非同期式ＤＰＳＫ復調回路は、内部発振回路とＡｎａｌｏｇ  ｉｎｔｅｇｒａｔｏｒによって電力消耗が多く、回路が複雑である上に、回路を含むチップの面積が大きくなり、パケット（Ｐａｃｋｅｔ）内にエラーが１つ生じただけでも全体を捨てなければならないという問題がある。
【０００４】
ＢＰＳＫ復調回路と関連し、韓国登録特許第１０−０３６５９８２号では、復調装置における同期信号生成部によって安定的に実施する変調および復調回路装置について記載している。ＰＳＫ復調回路と関連し、韓国登録特許第１０−１４１４２８９号では、内部発振器がなく非同期式によって実施する復調方法について記載している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、既存のＢＰＳＫ信号の復調方式において、送信速度と回路の複雑度、さらには電力消耗に関する問題を解決するために、１次側波帯フィルタの位相差を１８０度に整列させることを利用した、ＢＰＳＫ復調回路とその方法を提供する。
【０００６】
これにより、広帯域デジタルデータを送信し、超低電力用であると同時に、回路が簡単な非同期式ＢＰＳＫ復調回路とその方法を提供する。
【課題を解決するための手段】
【０００７】
ＢＰＳＫ復調回路の構成であって、変調された信号を遮断周波数がキャリア周波数である１次ローパスフィルタと１次ハイパスフィルタによって下側波帯と上側波帯に分け、下側波帯アナログ信号からキャリア周波数のπ／２、すなわち１／４周期だけ遅延させたアナログ信号を生成する側波帯分離および下側波帯信号遅延部、前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和による位相変化部分で発生する正パルス（Ｐｏｓｉｔｉｖｅ  Ｐｕｌｓｅ）信号と負パルス（ＮｅｇａｔｉｖｅＰｕｌｓｅ）信号をヒステリシス回路によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータに復調するデータ復調部、前記遅延した下側波帯アナログ信号を比較器によってデジタル化した信号とデータ信号を利用してデータクロックを発生するデータクロック復元部を含む、超低電力用の広帯域非同期式位相偏移復調回路が提供されてよい。
【０００８】
一側において、側波帯分離および下側波帯信号遅延部は、ＢＰＳＫに変調された信号を下側波帯アナログ信号に分離する１次ローパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＬＰＦ）と上側波帯アナログ信号に分離する１次ハイパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＨＰＦ）を含み、前記下側波帯アナログ信号から予め設定された位相だけ遅延させる遅延回路を含んでよい。
【０００９】
また他の側面において、データ復調部は、前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和による位相変化部分で現われる正パルスと負パルスを発生する加算器を含み、前記加算器で発生したアナログパルス信号をラッチする、ヒステリシス特性をもつシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）によってデジタルデータ信号が生成されてよい。
【００１０】
また他の側面において、データクロック復元部は、前記遅延した下側波帯アナログ信号をデジタル化する比較器をさらに含み、比較器によってデジタル化した信号と前記デジタルデータ信号をＥｘｃｌｕｓｉｖｅ−ＮＯＲによってデータクロック信号を修復して同期化してよい。
【００１１】
ＢＰＳＫ復調方法であって、変調された信号を遮断周波数がキャリア周波数である１次ローパスフィルタと１次ハイパスフィルタによって下側波帯と上側波帯に分け、下側波帯アナログ信号からキャリア周波数のπ／２、すなわち１／４周期だけ遅延させたアナログ信号を生成する側波帯分離および下側波帯信号遅延段階、前記遅延した下側波帯アナログ信号と前記上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和による位相変化部分で発生する正パルス（Ｐｏｓｉｔｉｖｅ  Ｐｕｌｓｅ）信号と負パルス（Ｎｅｇａｔｉｖｅ  Ｐｕｌｓｅ）信号をヒステリシス回路によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調する段階、前記遅延した下側波帯アナログ信号を比較器によってデジタル化した信号と復調されたデータ信号をＥｘｃｌｕｓｉｖｅ−ＮＯＲ（否定排他的論理和）によってデータクロックを発生するデータクロック修復する段階を含む、超低電力用の広帯域非同期式位相偏移復調方法が提供されてよい。
【発明の効果】
【００１２】
本発明の実施形態によると、広帯域デジタルデータを送信し、超低電力用であると同時に、回路が簡単な非同期式ＢＰＳＫ復調回路とその方法を提供することができる。
【００１３】
これと共に、超低電力消耗を必要とする高速デジタル通信機器とモバイル通信機器にも適用することができる復調方式を提供し、Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ（ＳｏＣ）の実現に適して便利で安定的な位相感知として収率が高まるため、経済性が高い。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態における、超低電力用の広帯域非同期式ＢＰＳＫ復調回路構成を説明するための回路図である。
【図２】本発明の一実施形態における、ランダムデータ（Ｒａｎｄｏｍ  ｄａｔａ）を３２ＭＨｚ周波数のキャリアにＢＰＳＫ変調した送信側の信号、および受信側のＢＰＳＫ復調過程で現われる信号を示したグラフである。
【図３】本発明の一実施形態における、超低電力用の広帯域非同期式ＢＰＳＫ復調回路で実行される復調方式を説明するためのフローチャートである。
【発明を実施するための形態】
【００１５】
以下、ＢＰＳＫ復調回路の構成と復調方法について、添付の図面を参照しながら詳しく説明する。
【００１６】
図１は、本発明の一実施形態における、超低電力用の広帯域非同期式ＢＰＳＫ復調回路の構成を説明するための回路図である。図１のような回路の構成について説明すると、ＢＰＳＫ回路は、側波帯分離および下側波帯信号遅延部１１０、データ復調部１２０、およびデータクロック復元部１３０を含んで構成されてよい。
【００１７】
先ず、側波帯分離および下側波帯信号遅延部１１０は、復調のために回路に入力される信号、すなわち変調された信号を下側波帯（ＬＳＢ）と上側波帯（ＵＳＢ）をそれぞれ側波帯アナログ信号に分離し、下側波帯アナログ信号の位相を遅延したアナログ信号と上側波帯アナログ信号を出力する。ここで、側波帯の分離は、遮断周波数がキャリア周波数である１次フィルタによってなされるが、下側波帯は１次ローパスフィルタ（１ｓｔ  ｏｒｄｅｒ  ｌｏｗ−ｐａｓｓ  ｆｉｌｔｅｒ）によって分離され、上側波帯は１次ハイパスプレフィルタ（１ｓｔ  ｏｒｄｅｒ  ｈｉｇｈ−ｐａｓｓ  ｆｉｌｔｅｒ）によって分離されてよく、下側波帯アナログ信号位相を遅延させるように遅延（Ｄｅｌａｙ）回路を含んでよい。
【００１８】
このうち、１次フィルタの出力によって出た下側波帯アナログ信号は、上側波帯アナログ信号よりもその位相がキャリア周波数のπ／２、すなわち１／４周期だけ遅く現われるが、下側波帯アナログ信号から遅延回路によって位相をキャリア周波数のπ／２、すなわち１／４周期だけさらに遅らせて上側波帯信号との位相差が１８０度になるように整列させ、位相変化部分を見つけ出せるようにするためである。
【００１９】
データ復調部１２０は、前記遅延回路を通過した、遅延した下側波帯アナログ信号と前記上側波帯アナログ信号との位相差が１８０度に整列されたため、このアナログ信号の和による位相変化部分で現われる正パルスと負パルスを発生する加算器を含み、
前記加算器で発生したアナログパルス信号を、ヒステリシス特性をもつ回路によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調するシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）のようなヒステリシス回路を含む。
【００２０】
データクロック復元部１３０は、図に示すように、比較器とＥｘｃｌｕｓｉｖｅ−ＮＯＲ（否定排他的論理和）ゲートを含んで構成されてよい。
【００２１】
ここで、比較器入力に前記遅延した下側波帯アナログ信号を入力すれば、比較器の出力にデジタル化された信号が発生し、このデジタル信号と前記復調されたデータ信号に対してＥｘｃｌｕｓｉｖｅ−ＮＯＲ計算することによってデータクロックを修復してよい。
【００２２】
図２は、本発明の一実施形態における、３２Ｍｂｐｓ送信速度のランダムデータ（Ｒａｎｄｏｍ  ｄａｔａ）信号と、このランダムデータを３２ＭＨｚ周波数のキャリアによってＢＰＳＫ変調した送信側の信号、および受信側のＢＰＳＫ復調過程で現われる信号を示したグラフである。
【００２３】
グラフについて上から下の方向に説明すれば、グラフ（ａ）は、送信側で変調するランダムデータ（Ｒａｎｄｏｍ  ｄａｔａ）信号の実施例を示したものであり、グラフ（ｂ）は、送信側で測定される位相偏移変調信号を示したものであり、グラフ（ｃ）は、受信側共振回路を通過して帯域が制限されたＢＰＳＫ信号を示したものである。
【００２４】
また、グラフ（ｄ）は、１次ローパスフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＬＰＦ）で通過した信号をキャリア（Ｃａｒｒｉｅｒ）周波数のπ／２、すなわち１／４周期だけ遅延させたアナログ信号を示したものであり、グラフ（ｅ）は、１次ハイパスプレフィルタ（１ｓｔ  Ｏｒｄｅｒ  ＨＰＦ）のアナログ出力信号を示したものであり、グラフ（ｆ）は、１次ローパスフィルタの出力信号で遅延したアナログ信号と１次ハイパスフィルタのアナログ出力信号を加算して発生した正パルスと負パルスが含まれたアナログパルス信号であって、データ復調のためのものである。
【００２５】
さらに、グラフ（ｇ）は、前記加算器の出力であるアナログパルス信号を、ヒステリシス特性をもつシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）によってラッチ（Ｌａｔｃｈ）させることによって発生した、復調されたデータ信号を示しており、最後に、グラフ（ｈ）は、復元されたデータクロック信号を示したものである。
【００２６】
図に示された各信号は、大体はきれいな信号で現われ、復調信号は、明確な信号に復調されることを確認することができる。このような技術は、０．１８μｍ技術であって、例えば、１Ｇｂｐｓ以上の高速動作でも実現されることができ、それ以上でも動作することが可能な復調方式である。
【００２７】
図３は、本発明の一実施形態における、超低電力用の広帯域非同期式ＢＰＳＫ復調回路で実行される復調方式を説明するためのフローチャートであって、図１を参照しながら説明したＢＰＳＫ復調回路の構成によって各段階が実行されてよい。
【００２８】
段階３１０では、変調された信号を下側波帯と上側波帯に分離するが、このとき、遮断周波数がキャリア周波数である１次ＬＰＦと１次ＨＰＦによって下側波帯と上側波帯にそれぞれ側波帯アナログ信号を分離し、下側波帯アナログ信号の位相を予め設定されただけ遅延したアナログ信号と上側波帯アナログ信号として出力されてよい。
【００２９】
実施形態において、これは、下側波帯アナログ信号は、上側波帯アナログ信号よりも位相がキャリア周波数のπ／２、すなわち１／４周期だけ遅く現われるが、その位相をキャリア周波数のπ／２、すなわち１／４周期だけさらに遅延させた下側波帯アナログ信号と上側波帯アナログ信号の位相差を１８０度に整列させ、位相変化部分を見つけ出せるようにするためである。
【００３０】
段階３２０では、段階３１０の遅延した下側波帯アナログ信号と上側波帯アナログ信号の位相差が１８０度に整列されたため、このアナログ信号の和による位相変化部分で現われる正パルスと負パルスからなるアナログパルス信号を発生し、
前記アナログパルス信号を、ヒステリシス特性をもつシュミットトリガ（Ｓｃｈｍｉｔｔ−Ｔｒｉｇｇｅｒ）によってラッチ（Ｌａｔｃｈ）させることによってデジタルデータを復調させてよい。
【００３１】
最後に、段階３３０では、段階３１０で出力された信号のうち、遅延した下側波帯アナログ信号を比較器によってデジタル化し、このデジタル信号と段階３２０の復調されたデジタルデータをＥｘｃｌｕｓｉｖｅ−ＮＯＲゲートによってデジタルクロックを修復してよい。
【００３２】
このような本発明の実施形態によると、広帯域デジタルデータを送信し、超低電力用であると同時に、回路が簡単な非同期式ＢＰＳＫ復調回路とその方法を提供することができる。
【００３３】
これと共に、超低電力消耗を必要とする素子のデジタル通信にも使用することができ、モバイル通信機器にも適用することができる復調方式を提供し、Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ（ＳｏＣ）の実現に適して便利で安定的な位相感知として収率が高まることから、経済性が高い。
【００３４】
実施形態に係る非同期式のＢＰＳＫ復調方法は、多様なコンピュータ手段によって実行可能なプログラム命令の形態で実現されてコンピュータで読み取り可能な媒体に記録されてもよい。前記コンピュータで読み取り可能な媒体は、データ構造、データファイル、プログラム命令などを単独でまたは組み合わせて含んでもよい。前記媒体に記録されるプログラム命令は、実施形態のために特別に設計されて構成されたものであってもよいし、コンピュータソフトウェア当業者に公知な使用可能なものであってもよい。コンピュータで読み取り可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク、および磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光媒体、フロプティカルディスク（ｆｌｏｐｔｉｃａｌ  ｄｉｓｋ）のような光磁気媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を格納して実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例は、コンパイラによって生成されるもののような機械語コードだけではなく、インタプリタなどを使用してコンピュータによって実行される高級言語コードを含む。上述したハードウェア装置は、実施形態の動作を実行するために１つ以上のソフトウェアモジュールとして動作するように構成されてもよく、その逆も同じである。
【００３５】
以上のように、実施形態を、限定された実施形態と図面に基づいて説明したが、当業者であれば、上述した記載から多様な修正および変形が可能であろう。例えば、説明された技術が、説明された方法とは異なる順序で実行されたり、かつ／あるいは、説明されたシステム、構造、装置、回路などの構成要素が、説明された方法とは異なる形態で結合されたりまたは組み合わされたり、他の構成要素または均等物によって対置されたり置換されたとしても、適切な結果を達成することができる。
【００３６】
したがって、異なる実施形態であっても、特許請求の範囲と均等なものであれば、添付される特許請求の範囲に属する。
【図１】
2017537530.tif 000003
【図２】
2017537530.tif 000004
【図３】
2017537530.tif 000005
【国際調査報告】
2017537530.tif 000006
2017537530.tif 000007
2017537530.tif 000008
2017537530.tif 000009