(57)【要約】  ベクトルプロセッサ上でレイクフィンガ操作を実施するためのシステムおよび方法が本明細書で説明される。一実施形態では、レイクフィンガ処理のための方法が、レジスタから実行ユニット内にサンプルをロードすることと、実行ユニット内でサンプルに対するレイクフィンガ操作を実施することと、レイクフィンガ操作からの結果をレジスタに書き込むこととを備える。レイクフィンガ操作を実施することは、有限インパルス応答（ＦＩＲ）フィルタ操作を実施することと、逆拡散操作を実施することとを備え、ＦＩＲフィルタ操作からのフィルタされたサンプルが、レジスタを通ることなく逆拡散操作に入力される。
2017506033.tif 000002
【特許請求の範囲】
【請求項１】
レイクフィンガ処理のための方法であって、
レジスタから実行ユニット内にサンプルをロードすることと、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施すること、ここにおいて、前記レイクフィンガ操作を実施することが、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施することと、
逆拡散操作を実施すること、ここにおいて、前記ＦＩＲフィルタ操作からのフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作に入力される、と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むことと、
を備える方法。
【請求項２】
前記レイクフィンガ操作を実施することが、回転操作を実施することをさらに備え、前記回転操作からの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ操作に入力される請求項１に記載の方法。
【請求項３】
前記回転操作が、前記サンプル内の前記搬送周波数オフセットを補償する請求項２に記載の方法。
【請求項４】
前記回転操作を実施することが、
位相を生成することと、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記サンプルを回転することと、
を備える請求項３に記載の方法。
【請求項５】
前記逆拡散操作を実施することが、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散することと、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積することと、
を備える請求項１に記載の方法。
【請求項６】
前記コードがパイロットコードを備える請求項５に記載の方法。
【請求項７】
前記逆拡散操作を実施することが、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散することと、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積することと、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散することと、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積することと、
を備える請求項１に記載の方法。
【請求項８】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される請求項７に記載の方法。
【請求項９】
前記コードの前記時間シフトバージョンを生成するために、前記コードを１チップだけ遅延することをさらに備える請求項７に記載の方法。
【請求項１０】
単一の命令を使用して前記レイクフィンガ操作を実施するように前記実行ユニットを構成することをさらに備える請求項１に記載の方法。
【請求項１１】
レジスタから実行ユニット内にサンプルをロードするための手段と、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施するための手段、ここにおいて、前記レイクフィンガ操作を実施するための前記手段が、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施するための手段と、
逆拡散操作を実施するための手段、ここにおいて、前記ＦＩＲフィルタ操作を実施するための前記手段からのフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作を実施するための前記手段に入力される、と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むための手段と、
を備えるレイクフィンガ処理のための装置。
【請求項１２】
前記レイクフィンガ操作を実施するための前記手段が、回転操作を実施するための手段をさらに備え、前記回転操作を実施するための前記手段からの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ操作を実施するための前記手段に入力される、請求項１１に記載の装置。
【請求項１３】
前記回転操作が、前記サンプル内の前記搬送周波数オフセットを補償する、請求項１２に記載の装置。
【請求項１４】
前記回転操作を実施するための前記手段が、
位相を生成するための手段と、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記サンプルを回転するための手段と、
を備える請求項１３に記載の装置。
【請求項１５】
前記逆拡散操作を実施するための前記手段が、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散するための手段と、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積するための手段と、
を備える請求項１１に記載の装置。
【請求項１６】
前記コードがパイロットコードを備える請求項１５に記載の装置。
【請求項１７】
前記逆拡散操作を実施するための前記手段が、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散するための手段と、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するための手段と、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するための手段と、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するための手段と、
を備える請求項１１に記載の装置。
【請求項１８】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される請求項１７に記載の装置。
【請求項１９】
前記コードの前記時間シフトバージョンを生成するために、前記コードを１チップだけ遅延するための手段をさらに備える、請求項１７に記載の装置。
【請求項２０】
レジスタから実行ユニット内にサンプルをロードするように構成された読取り回路と、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施するように構成されたレイクフィンガ回路、ここにおいて、前記レイクフィンガ回路が、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施するように構成されたＦＩＲフィルタ回路と、
逆拡散操作を実施するように構成された逆拡散回路、ここにおいて、前記ＦＩＲフィルタ回路からのフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散回路に入力される、と、
を備える、と、
前記レイクフィンガ回路からの結果を前記レジスタに書き込むように構成された書込み回路と、
を備える実行ユニット。
【請求項２１】
前記レイクフィンガ回路が、回転操作を実施するように構成されたローテータをさらに備え、前記ローテータからの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ回路に入力される、請求項２０に記載の実行ユニット。
【請求項２２】
前記回転操作が、前記サンプル内の前記搬送周波数オフセットを補償する請求項２１に記載の実行ユニット。
【請求項２３】
前記逆拡散回路が、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散するように構成された乗算器と、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積するように構成されたアキュムレータと、
を備える請求項２０に記載の実行ユニット。
【請求項２４】
前記コードがパイロットコードを備える請求項２３に記載の実行ユニット。
【請求項２５】
前記逆拡散回路が、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散するように構成された第１の乗算器と、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するように構成された第１のアキュムレータと、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するように構成された第２の乗算器と、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するように構成された第２のアキュムレータと、
を備える請求項２０に記載の実行ユニット。
【請求項２６】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される請求項２５に記載の実行ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示の態様は、一般にはベクトルプロセッサに関し、より詳細には、ベクトルプロセッサ上のレイクフィンガ（rake-finger）操作に関する。
【背景技術】
【０００２】
[0002]データベクトルに対する算術および論理演算を実施することによって（たとえば、ワイヤレスデバイスにおいて）ベースバンド信号の処理を加速させるためにベクトルプロセッサが使用され得、各データベクトルはデータサンプルのセットを備える。ベクトルプロセッサは、再構成可能なデータ経路と、データベクトルに対する様々なベクトル演算を実施するようにプログラムされ得る論理および算術デバイス（たとえば、加算器、マルチプレクサ、アキュムレータなど）とを備え得る。
【発明の概要】
【０００３】
[0003]１つまたは複数の実施形態の簡略化した概要を、そのような実施形態の基本的理解を与えるために以下で提示する。この概要は、すべての企図される実施形態の包括的な概要ではなく、すべての実施形態の主な要素または重要な要素を特定することも、何らかの実施形態またはすべての実施形態の範囲を描写することも意図されない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。
【０００４】
[0004]一態様によれば、レイクフィンガ処理のための方法が本明細書で説明される。方法は、レジスタから実行ユニット内にサンプルをロードすることと、実行ユニット内でサンプルに対するレイクフィンガ操作を実施することと、レイクフィンガ操作からの結果をレジスタに書き込むこととを備える。レイクフィンガ操作を実施することは、有限インパルス応答（ＦＩＲ）フィルタ操作を実施することと、逆拡散操作を実施することとを備え、ＦＩＲフィルタ操作からのフィルタされたサンプルが、レジスタを通ることなく逆拡散操作に入力される。
【０００５】
[0005]第２の態様は、レイクフィンガ処理のための装置に関する。装置は、レジスタから実行ユニット内にサンプルをロードするための手段と、実行ユニット内でサンプルに対するレイクフィンガ操作を実施するための手段と、レイクフィンガ操作からの結果をレジスタに書き込むための手段とを備える。レイクフィンガ操作を実施するための手段は、有限インパルス応答（ＦＩＲ）フィルタ操作を実施するための手段と、逆拡散操作を実施するための手段とを備え、ＦＩＲフィルタ操作を実施するための手段からのフィルタされたサンプルが、レジスタを通ることなく逆拡散操作を実施するための手段に入力される。
【０００６】
[0006]第３の態様は実行ユニットに関する。実行ユニットは、レジスタから実行ユニット内にサンプルをロードするように構成された読取り回路と、実行ユニット内でサンプルに対するレイクフィンガ操作を実施するように構成されたレイクフィンガ回路と、レイクフィンガ回路からの結果をレジスタに書き込むように構成された書込み回路とを備える。レイクフィンガ回路は、有限インパルス応答（ＦＩＲ）フィルタ操作を実施するように構成されたＦＩＲフィルタ回路と、逆拡散操作を実施するように構成された逆拡散回路とを備え、ＦＩＲフィルタ回路からのフィルタされたサンプルが、レジスタを通ることなく逆拡散回路に入力される。
【０００７】
[0007]上記および関連する目的の達成に対して、１つまたは複数の実施形態は、以下で完全に説明され、特許請求の範囲で具体的に指摘される特徴を備える。以下の説明および添付の図面は、１つまたは複数の実施形態のいくつかの例示的態様を詳細に説明する。しかしながら、これらの態様は、様々な実施形態の原理が利用され得る様々な方式のうちのいくつかを示すだけであり、記載の実施形態は、すべてのそのような態様およびその均等物を含むものとする。
【図面の簡単な説明】
【０００８】
【図１】[0008]ベクトルプロセッサのブロック図。
【図２】[0009]本開示の一実施形態による、ベクトルプロセッサ内に実装され得るレイクフィンガ回路。
【図３】[0010]本開示の一実施形態による、搬送周波数オフセットを補償するように構成されたローテータ。
【図４】[0011]本開示の一実施形態による有限インパルス応答（ＦＩＲ）フィルタ回路。
【図５Ａ】[0012]本開示の一実施形態による、２つの４タップＦＩＲフィルタを実装するＦＩＲフィルタ回路の一例を示す図。
【図５Ｂ】[0013]本開示の一実施形態による、８タップＦＩＲフィルタを実装するＦＩＲフィルタ回路の一例を示す図。
【図６Ａ】[0014]本開示の一実施形態による、初期シンボルと、定時シンボルと、後期シンボルとを生成するために２つの４タップＦＩＲフィルタの出力を処理するように構成された逆拡散回路の一例を示す図。
【図６Ｂ】[0015]本開示の一実施形態による、２つのチャネルについての定時シンボルを生成するために８タップＦＩＲフィルタの出力を処理するように構成された逆拡散回路の一例を示す図。
【図６Ｃ】[0016]本開示の一実施形態による、チャネルについての初期シンボルおよび後期シンボルを生成するために８タップＦＩＲフィルタの出力を処理するように構成された逆拡散回路の一例を示す図。
【図７】[0017]本開示の一実施形態による高速フーリエ変換（ＦＦＴ）回路を示す図。
【図８】[0018]本開示の一実施形態による、回転因子乗算を伴うＦＦＴ回路を示す図。
【図９】[0019]本開示の一実施形態による、１次同期チャネル（Ｐ−ＳＣＨ）コードを使用する時間同期についてのタイミング図。
【図１０】[0020]本開示の一実施形態による、時間探索を実施するための回路を示す図。
【図１１】[0021]本開示の一実施形態による、Ｐ−ＳＣＨコードおよび複数の２次ＳＣＨ（Ｓ−ＳＣＨ）コードについてのタイミング図。
【図１２】[0022]本開示の一実施形態による、コード探索を実施するための回路を示す図。
【図１３】[0023]本開示の一実施形態による、時間探索およびコード探索を実施するようにプログラムされ得る逆拡散回路を示す図。
【図１４Ａ】[0024]本開示の一実施形態による、レイクフィンガ処理のための方法を示す図。
【図１４Ｂ】本開示の一実施形態による、レイクフィンガ処理のための方法を示す図。
【発明を実施するための形態】
【０００９】
[0025]以下で説明される詳細な説明は、添付の図面とともに、様々な構成の説明として意図され、本明細書で説明される概念が実施され得る唯一の構成を表すことは意図されない。詳細な説明は、様々な概念の完全な理解を与える目的で特定の詳細を含む。しかしながら、これらの特定の詳細なしにこれらの概念が実施され得ることは当業者には明らかであろう。いくつかの例では、そのような概念を不明瞭にすることを避けるために、周知の構造および構成要素がブロック図形式で示される。
【００１０】
[0026]データベクトルに対する算術および論理演算を実施することによってベースバンド信号の処理を加速させるためにベクトルプロセッサが使用され得、各データベクトルはデータサンプルのセットを備える。図１は、ベクトルレジスタ１２０と、ベクトル実行ユニット１３０と、命令ディスパッチ回路１４０と、プログラムメモリ１５０とを備えるベクトルプロセッサ１１０の一例を示す。ベクトル実行ユニット１３０は、再構成可能なデータ経路と、データベクトルに対する様々なベクトル演算を実施するように構成（プログラム）され得る論理および算術デバイス（たとえば、加算器、マルチプレクサ、アキュムレータ）とを備える。
【００１１】
[0027]操作中に、ベクトルプロセッサ１１０によって処理されるべきデータベクトルが、ベクトルレジスタ１２０内にロードされる。命令ディスパッチ回路１４０は、１つまたは複数のベクトル演算を実施するようにベクトル実行ユニット１３０をプログラムするために、プログラムメモリ１５０から１つまたは複数の命令をフェッチし、命令をベクトル実行ユニット１３０内にロードする。次いで、ベクトル実行ユニット１３０は、ベクトルレジスタ１２０からデータベクトルを読み取り、データベクトルに対するベクトル演算を実施する。ベクトル実行ユニット１３０は、ベクトル演算の結果をベクトルレジスタ１２０内に記憶する。
【００１２】
[0028]ベクトルプロセッサ１１０は、マルチパス信号を処理するためにレイク受信機操作を実施するために使用され得る。分散および反射のために送信機からの信号が複数の経路に沿って受信機に伝播するとき、マルチパス信号が生じる。この結果、複数のバージョンの信号（マルチパス信号）が異なる時刻に受信機に到着する。マルチパス信号を処理するために、レイク受信機操作は複数のレイクフィンガ操作を備え、各レイクフィンガ操作は、マルチパス信号のうちの１つを処理する。
【００１３】
[0029]レイクフィンガ操作は、回転操作と、有限インパルス応答（ＦＩＲ）フィルタ操作と、逆拡散操作とを備え得る。レイクフィンガ操作が実施される前に、受信された信号が、アナログ−デジタル変換器（ＡＤＣ）によってサンプルに変換される（たとえば、信号のチップレートの２倍でサンプリングされる）。回転操作は、送信機と受信機との間の搬送周波数オフセットを補償するためにサンプルの位相を回転する。ＦＩＲフィルタ操作は、特定のマルチパス信号の到着時刻と位置合せされるサンプルを生成するように、ＡＤＣのサンプリング時間から分数チップ周期分オフセットされるサンプル値を決定する。逆拡散操作は、フィルタされたサンプルをシンボルに逆拡散する。相異なるレイクフィンガ操作からのシンボルが、さらなる処理（たとえば、復調、復号化など）のための組合せシンボルを得るために、たとえば最大比結合を使用して組み合わされ得る。相異なるレイクフィンガ操作からのシンボルを組み合わせることは、シンボルのエネルギーを増大させ、それによって性能を改善する。
【００１４】
[0030]現在、ベクトルプロセッサ１１０は、レイクフィンガ操作を実施するために複数の命令を必要とする。より具体的には、回転操作と、ＦＩＲフィルタ操作と、逆拡散操作とを実施するために別々の命令が必要とされる。レイクフィンガ操作を実施するために、回転操作のための命令が、回転操作を実施するようにベクトル実行ユニット１３０を構成するためにベクトル実行ユニット１３０内にロードされる。ベクトル実行ユニット１３０は、ベクトルレジスタ１２０からサンプルを読み取り、サンプルに対する回転操作を実施し、回転されたサンプルをベクトルレジスタ１２０に書き込む。次いで、ＦＩＲフィルタ操作を実施するようにベクトル実行ユニット１３０を構成するために、ＦＩＲフィルタ操作についての命令が、ベクトル実行ユニット１３０内にロードされる。ベクトル実行ユニット１３０は、ベクトルレジスタ１２０から回転されたサンプルを読み取り、サンプルに対するＦＩＲフィルタ操作を実施し、フィルタされたサンプルをベクトルレジスタ１２０に書き込む。次いで、逆拡散操作を実施するようにベクトル実行ユニット１３０を構成するために、逆拡散操作についての命令が、ベクトル実行ユニット１３０内にロードされる。ベクトル実行ユニット１３０は、ベクトルレジスタ１２０からフィルタされたサンプルを読み取り、サンプルに対する逆拡散操作を実施し、逆拡散されたサンプルをベクトルレジスタ１２０に書き込む。
【００１５】
[0031]この手法の一欠点は、回転操作、ＦＩＲフィルタ操作、および逆拡散操作のために別々の命令を必要とすることである。さらに、各命令の実行は、ベクトルレジスタ１２０からサンプルを読み取ることと、サンプルに対する対応する操作を実施することと、処理したサンプルを次の命令のためにベクトルレジスタ１２０に書き戻すこととを必要とする。このことは、レイクフィンガ処理を実施するために必要なクロックサイクル数を増加させ、電力消費を増大させる。
【００１６】
[0032]本開示の実施形態は、回転操作と、ＦＩＲフィルタ操作と、逆拡散操作とを単一の命令で実施するようにベクトル実行ユニット１３０をプログラム（構成）するためのシステムおよび方法を提供し、それによって、レイクフィンガ処理を実施するために必要なクロックサイクル数を著しく削減し、電力消費を削減する。この点で、以下でさらに論じられるように、図２は、本開示の様々な実施形態による、ベクトル実行ユニット１３０内で実装され得るレイクフィンガ回路２０５を示す。
【００１７】
[0033]一態様では、ベクトルプロセッサ１１０はユーザ機器（ＵＥ）（たとえば、モバイルワイヤレスデバイス）内に実装され得る。この態様では、ＵＥは、１つまたは複数のアンテナを介して（たとえば、基地局から）信号を受信する受信機回路を備え得る。信号は、１つまたは複数の経路を介して受信され得、１つまたは複数のコード（たとえば、擬似ランダム（ＰＮ）シーケンス、直交コードなど）で拡散され得る。受信機回路は、受信した信号を処理（たとえば、フィルタ、増幅、デジタル化など）してサンプルにする。たとえば、受信機回路は、信号を拡散するために使用されたコードのチップレートの２倍で、受信した信号をサンプリングし得る。この例では、サンプルは、チップの半分の間隔を置いて配置される。各サンプルは、同相成分（Ｉ）と直交成分（Ｑ）とを有する複素数であり得、複数のビットを備え得る。サンプルは、ローカルメモリ（ＬＭＥＭ）内に一時的に記憶され、以下でさらに論じられるように、ベクトルプロセッサ１１０による処理のためにＬＭＥＭからベクトルレジスタ１２０内にロードされ得る。
【００１８】
[0034]図２を参照すると、レイクフィンガ回路２０５は、ローテータ２１０と、ＦＩＲフィルタ回路２２０と、逆拡散回路２３０とを備える。操作の際に、読取り回路２０７が、受信した信号のサンプルをベクトルレジスタ１２０から取り出し、サンプルをローテータ２１０に入力する。ローテータ２１０は、送信機と受信機（たとえば、基地局とＵＥ）との間の搬送周波数オフセットを補償するためにサンプルの位相を回転する。搬送周波数オフセットは、たとえば、送信機において搬送周波数を生成するために使用される発振器と、受信機において搬送周波数を生成するために使用される発振器との間の周波数オフセットのためであり得る。
【００１９】
[0035]ＦＩＲフィルタ回路２２０は、得られる回転されたサンプル（Ｒｏｕｔと示す）をローテータ２１０から受信し、サンプルを生成するように使用されるＡＤＣのサンプリング時間からの分数チップ周期分オフセットされるサンプル値を決定する。ＦＩＲフィルタ回路２２０は、これを補間を通じて行い、複数の回転されたサンプル（たとえば、４つまたは８つの回転されたサンプル）のうちの各々にそれぞれのフィルタ係数を乗算し、得られる積を合計することによって各フィルタ出力サンプルが生成される。
【００２０】
[0036]逆拡散回路２３０は、ＦＩＲフィルタ回路２２０から出力サンプル（Ｆｏｕｔと示す）を受信し、１つまたは複数のコードを使用してサンプルを逆拡散する。各コードについて、逆拡散回路２３０は、シンボルを生成するためにコードの長さ（たとえば、２５６チップ）にわたってコードについての逆拡散されたサンプルを蓄積し得る。一態様では、逆拡散回路２３０は、以下でさらに論じられるように、生成される初期シンボル、定時シンボル、および後期シンボルに対して、チップの半分の間隔を置いて配置されるコード（たとえば、パイロットコード）の３つの時間シフト済みバージョンによって出力サンプルを逆拡散し得る。
【００２１】
[0037]書込み回路２３５が、ベクトルレジスタ１２０にシンボルを書き込み得る。実行ユニット１３０は、さらなる処理のためにベクトルレジスタ１２０からのシンボルにアクセスし得る。あるいは、シンボルは、書込み回路２３５によってベクトルレジスタ１２０に書き込まれる前に、ベクトル実行ユニット１３０内の追加の回路によって追加の処理を受け得る。シンボルはまた、ＬＭＥＭに書き込まれ得、さらなる処理（たとえば、組合せ、復調、復号化など）のために、別のプロセッサによってＬＭＥＭからシンボルがアクセスされ得る。
【００２２】
[0038]ベクトル実行ユニット１３０内のレイクフィンガ回路２０５は、ベクトルレジスタ１２０内に中間結果（たとえば、回転されたサンプル）を一時的に記憶する必要なしに、１つのデータフローにおいてレイクフィンガ操作（たとえば、回転、ＦＩＲフィルタリング、および逆拡散）を実施することができる。その結果、回転操作を実施した後、ＦＩＲフィルタ操作を実施するようにベクトル実行ユニット１３０を再プログラムする必要がない。同様に、ＦＩＲフィルタ操作を実施した後、逆拡散操作を実施するようにベクトル実行ユニット１３０を再プログラムする必要がない。したがって、レイクフィンガ回路２０５は、１つの命令においてレイクフィンガ操作を実施するようにベクトル実行ユニット１３０をプログラム（構成）することを可能にする。
【００２３】
[0039]図３は、本開示の一実施形態によるローテータ２１０の例示的実装を示す。この実施形態では、ローテータ２１０は、シリアル−パラレル（Ｓ／Ｐ）回路３１０と、第１の複素数乗算器３２０ａと、第２の複素数乗算器３２０ｂと、位相発生器３３０と、ルックアップテーブル（ＬＵＴ）回路３４０とを備える。
【００２４】
[0040]Ｓ／Ｐ回路３１０は、ベクトルレジスタ１２０からサンプルを受信する。上記で論じられたように、チップレートの２倍で信号をサンプリングすることによってサンプルが生成され得る。Ｓ／Ｐ回路３１０は、受信したサンプルの半分を第１の乗算器３２０ａに入力し、受信したサンプルの他方の半分を第２の乗算器３２０ｂに入力し得る。たとえば、Ｓ／Ｐ回路３１０は、偶数のサンプルを第１の乗算器３２０ａに入力し、奇数のサンプルを第２の乗算器３２０ｂに入力し得、またはその逆であり得る。この例では、乗算器３２０ａおよび３２０ｂは、クロックサイクル当たり２つのサンプルを並列に処理し、２つのサンプルは１つのチップ周期に対応する。
【００２５】
[0041]位相発生器３３０は、周波数誤差と初期位相とを受信する。周波数誤差は、送信機と受信機との間の搬送周波数オフセットを表す。搬送周波数オフセットは、サンプル内の位相回転として現れる。搬送周波数オフセットを補償するために、位相発生器３３０は、周波数誤差および初期位相に基づいて位相を生成し、生成された位相は、搬送周波数オフセットによって引き起こされたサンプル内の位相回転を補償する。一態様では、位相発生器３３０は、Ｓ／Ｐ回路３１０から乗算器３２０ａおよび３２０ｂに出力されたサンプルの各対について位相を生成し得、両方のサンプルが同一の位相だけ回転される。
【００２６】
[0042]位相発生器３３０からの位相がＬＵＴ回路３４０に入力される。ＬＵＴ回路３４０は、異なる位相を対応する複素数にマッピングするルックアップテーブルに従って、各位相を対応する複素数に変換する。各複素数は、第１の乗算器３２０ａおよび第２の乗算器３２０ｂに入力され、第１の乗算器３２０ａおよび第２の乗算器３２０ｂは、Ｓ／Ｐ回路３１０からの１対のサンプルに複素数を乗算する。複素数乗算の各々は、それぞれのサンプルを、複素数に対応する位相だけ回転する。
【００２７】
[0043]したがって、各サイクルについて、ローテータ２１０は、搬送周波数オフセットを補償するために２つのサンプルを同一の位相だけ回転する。ローテータ２１０は、各サイクルについて、得られる２つの回転されたサンプル（Ｒｏｕｔ［０］およびＲｏｕｔ［１］と示す）をＦＩＲフィルタ回路２２０に並列に出力する。一態様では、ローテータ２１０は、回転されたサンプルを所望のフォーマット（たとえば、８ＳＣフォーマット）に変換するために、ＦＩＲフィルタ回路２２０に回転されたサンプルを出力する前に各回転されたサンプルを丸め、飽和させ得る。
【００２８】
[0044]図４は、本開示の一実施形態によるＦＩＲフィルタ回路２２０の例示的実装を示す。この実施形態では、ＦＩＲフィルタ回路２２０は、ディレイライン（delay line）４１０と、第１の乗算およびマージ回路４３０−１と、第２の乗算およびマージ回路４３０−２と、加算器４４０と、出力マルチプレクサ４５０とを備える。以下でさらに説明されるように、ＦＩＲフィルタ回路２２０は、４タップモードまたは８タップモードで操作するようにプログラムされ得る。４タップモードでは、ＦＩＲフィルタ回路２２０は、チップの半分の間隔を置いて配置された第１の４タップＦＩＲフィルタと第２の４タップＦＩＲフィルタとを実装する。８タップモードでは、ＦＩＲフィルタ回路２２０は８タップＦＩＲフィルタを実装する。
【００２９】
[0045]ディレイライン４１０は、複数の遅延要素４２０−１から４２０−８を備える。図４に示される例では、ディレイライン４１０は、８つのタップ４２２−１から４２２−８を有し、各タップ４２２−１から４２２−８は、遅延要素４２０−１から４２０−８のうちの異なる１つの出力においてディレイライン４１０をタップする。
【００３０】
[0046]一態様では、遅延要素４２０−１、４２０−３、４２０−５、および４２０−７が直列に結合され、遅延要素４２０−２、４２０−４、４２０−６、および４２０−８が直列に結合される。遅延要素４２０−１から４２０−８は、遅延要素４２０−１、４２０−３、４２０−５、および４２０−７が遅延要素４２０−２、４２０−４、４２０−６、および４２０−８と交錯するようにディレイライン４１０内に配置される。ローテータ２１０は、第１の乗算器３２０ａから遅延要素４２０−２に回転されたサンプルＲｏｕｔ［０］を出力し、第２の乗算器３２０ｂから遅延要素４２０−１に回転されたサンプルＲｏｕｔ［１］を出力する。その結果、第１の乗算器３２０ａからの回転されたサンプルＲｏｕｔ［０］は、ディレイライン４１０内の遅延要素４２０−２、４２０−４、４２０−６、および４２０−８を伝播し、第２の乗算器３２０ｂからの回転されたサンプルＲｏｕｔ［１］は、ディレイライン４１０内の遅延要素４２０−１、４２０−３、４２０−５、および４２０−７を伝播する。したがって、ディレイライン４１０は、サイクル当たり２つのサンプルで更新され、ディレイライン４１０内のサンプルは、サイクル当たりディレイライン４１０内の２つのタップ位置によってシフトされる。たとえば、タップ４２２−２におけるサンプルは、１つのサイクルでタップ４２２−４にシフトされる。
【００３１】
[0047]第１の乗算およびマージ回路４３０−１は、ディレイライン４１０のタップ４２２−１から４２２−４に結合される。第１の乗算およびマージ回路４３０−１は、タップ４２２−１から４２２−４の各々からのサンプルに、それぞれのフィルタ係数を乗算し、得られる積を合計する。ＦＩＲフィルタ回路２２０が４タップモードで操作するようにプログラムされるとき、第１の乗算およびマージ回路４３０−１の出力４４２が、４タップモードでのＦＩＲフィルタ回路２２０によって実装される第１の４タップＦＩＲフィルタのフィルタ出力Ｆｏｕｔ［１］のために使用される。ＦＩＲフィルタ回路２２０が８タップモードでプログラムされるとき、以下でさらに論じられるように、第１の乗算およびマージ回路４３０−１の出力４４２が、第２の乗算およびマージ回路４３０−２の出力４４４と合計されるように加算器４４０に入力される。
【００３２】
[0048]第２の乗算およびマージ回路４３０−２は、ＦＩＲフィルタ回路２２０の操作モードに応じて、４つのマルチプレクサ４３５−１から４３５−４によってディレイライン４１０のタップ４２２−２から４２２−５、またはディレイライン４１０のタップ４２２−５から４２２−８のどちらかに結合される。４タップモードでは、マルチプレクサ４３５−１から４３５−４は、タップ４２２−２から４２２−５を第２の乗算およびマージ回路４３０−２に結合する。このモードでは、第２の乗算およびマージ回路４３０−２は、タップ４２２−２から４２２−５の各々からのサンプルに、それぞれのフィルタ係数を乗算し、得られる積を合計する。第２の乗算およびマージ回路４３０−２の出力４４４は、出力マルチプレクサ４５０により、４タップモードでのＦＩＲフィルタ回路２２０によって実装される第２の４タップＦＩＲフィルタについてのフィルタ出力Ｆｏｕｔ［０］として出力される。
【００３３】
[0049]８タップモードでは、マルチプレクサ４３５−１から４３５−４は、タップ４２２−５から４２２−８を第２の複数およびマージ回路４３０−２に結合するこのモードでは、第２の乗算およびマージ回路４３０−２は、タップ４２２−５から４２２−８の各々からのサンプルに、それぞれのフィルタ係数を乗算し、得られる積を合計する。加算器４４０は、第２の乗算およびマージ回路４３０−２の出力４４４を第１の乗算およびマージ回路４３０−１の出力４４２と合計する。加算器４４０の得られる出力４４６は、出力マルチプレクサ４５０により、８タップモードでのＦＩＲフィルタ回路２２０によって実装される８タップＦＩＲフィルタについてのフィルタ出力Ｆｏｕｔ［０］として出力される。
【００３４】
[0050]したがって、ＦＩＲフィルタ回路２２０は、４タップモードでチップの半分の間隔を置いて配置された第１および第２の４タップＦＩＲフィルタを実装し、８タップモードで８タップＦＩＲフィルタを実装するようにプログラムされ得る。本開示は４タップおよび８タップＦＩＲフィルタに限定されないことと、ＦＩＲフィルタ回路２２０は他のサイズのＦＩＲフィルタを実装し得ることとを理解されたい。
【００３５】
[0051]図５Ａは、ＦＩＲフィルタ回路２２０が４タップモードで第１および第２の４タップＦＩＲフィルタを実装するようにプログラムされる一例を示す。この例では、第１の乗算およびマージ回路４３０−１は、４つの乗算器５１０−１から５１０−４と、加算器５２０とを備える。乗算器５１０−１から５１０−４は、それぞれタップ４２２−１から４２２−４に結合される。各乗算器５１０−１から５１０−４は、それぞれのタップからのサンプルに、それぞれのフィルタ係数ｈ０からｈ３を乗算するように構成される。加算器５２０は、第１の４タップＦＩＲフィルタについてのフィルタ出力サンプルを生成するために、乗算器５１０−１から５１０−４から得られる積を合計するように構成される。
【００３６】
[0052]第２の乗算およびマージ回路４３０−２は、４つの乗算器５１５−１から５１５−４と、加算器５２５とを備える。乗算器５１５−１から５１５−４は、マルチプレクサ４３５−１から４３５−４によってそれぞれタップ４２２−２から４２２−５に結合される。各乗算器５１５−１から５１５−４は、それぞれのタップからのサンプルに、それぞれのフィルタ係数ｈ０からｈ３を乗算するように構成される。加算器５２５は、第２の４タップＦＩＲフィルタについてのフィルタ出力サンプルを生成するために、乗算器５１５−１から５１５−４から得られる積を合計するように構成される。図５Ａに示されるように、第１および第２の４タップフィルタは同一のフィルタ係数ｈ０からｈ３を使用し得る。
【００３７】
[0053]この例では、第１および第２の４タップＦＩＲフィルタは、サイクル当たり２つのフィルタ出力サンプルを出力し、２つのフィルタ出力サンプルは、チップの半分だけ離れている。より具体的には、第２の４タップＦＩＲフィルタからのフィルタ出力サンプルは、第１の４タップＦＩＲフィルタからのフィルタ出力サンプルよりもチップの半分だけ先にある。このことは、図５Ａを参照して実証され得る。図５Ａは、サンプルＸ［０］からＸ［３］が、第２の乗算およびマージ回路４３０−２によって実装される第２の４タップＦＩＲフィルタに入力され、サンプルＸ［１］からＸ［４］が、第１の乗算およびマージ回路４３０−１によって実装される第１の４タップＦＩＲフィルタに入力される一例を示す。サンプルのインデックスは、サンプルのサンプリング順序を示し、小さいインデックスは早いサンプリング時間に対応する。この例では、第２の４タップフィルタについてのフィルタ出力が以下によって与えられる。
Ｆｏｕｔ［０］＝ｈｏ・Ｘ［０］＋ｈ１・Ｘ［１］＋ｈ２・Ｘ［２］＋ｈ３・Ｘ［３］      式（１）。
第１の４タップフィルタにういてのフィルタ出力が以下によって与えられる。
Ｆｏｕｔ［１］＝ｈｏ・Ｘ［１］＋ｈ１・Ｘ［２］＋ｈ２・Ｘ［３］＋ｈ３・Ｘ［４］      式（２）。
したがって、第２の４タップＦＩＲフィルタについてのフィルタ出力Ｆｏｕｔ［０］は、第１の４タップＦＩＲフィルタについての対応するサンプルＸ［１］からＸ［４］よりもチップの半分だけ早いサンプルＸ［０］からＸ［３］から生成される。その結果、第２の４タップＦＩＲフィルタからのフィルタ出力サンプルは、第１の４タップＦＩＲフィルタからのフィルタ出力サンプルよりもチップの半分だけ先にある。一態様では、各フィルタ出力サンプルは、フィルタ出力サンプルを所望のフォーマット（たとえば、１６ＳＣフォーマット）に変換するために、逆拡散回路２３０に出力される前に打ち切られ、飽和され得る。
【００３８】
[0054]したがって、４タップモードで操作するようにＦＩＲフィルタ回路２２０をプログラムするための命令が、第２の乗算およびマージ回路４３０−２の乗算器５１５−１から５１５−４への入力のためにタップ４２２−２から４２２−５を選択するようにそれぞれマルチプレクサ４３５−１から４３５−４に命令し得る。命令はまた、逆拡散回路２３０への出力のために第２の乗算およびマージ回路４３０−２の出力を選択するように出力マルチプレクサ４５０に命令し得る。さらに、命令は、各乗算およびマージ回路４３０−１から４３０−２をフィルタ係数ｈ０からｈ３とともにプログラムし得る。上記で論じられたように、ＦＩＲフィルタは、レイクフィンガ回路２０５に入力されるサンプルを生成するように使用されるＡＤＣのサンプリング時間からの分数チップ周期分オフセットされるサンプル値を決定するために使用される。フィルタ係数ｈ０からｈ３の値は、所望の分数チップ周期オフセットを達成するように選択され得る。レイクフィンガ回路２０５によって処理されている信号の到着時刻を決定するための例示的技法が以下で与えられる。
【００３９】
[0055]図５Ｂは、ＦＩＲフィルタ回路２２０が８タップモードで８タップＦＩＲフィルタを実装するようにプログラムされる一例を示す。この例では、第２の乗算およびマージ回路４３０−２内の乗算器５１５−１から５１５−４は、マルチプレクサ４３５−１から４３５−４によってそれぞれタップ４２２−５から４２２−８に結合される。各乗算器５１５−１から５１５−４は、それぞれのタップからのサンプルに、それぞれのフィルタ係数ｈ０からｈ３を乗算する。加算器５２５は、乗算器５１５−１から５１５−４から得られる積を合計し、得られる和を加算器４４０に出力する。
【００４０】
[0056]第１の乗算およびマージ回路４３０−１内の乗算器５１０−１から５１０−４は、それぞれタップ４２２−１から４２２−４に結合される。各乗算器５１０−１から５１０−４は、それぞれのタップからのサンプルに、それぞれのフィルタ係数ｈ４からｈ７を乗算する。加算器５２０は、乗算器５１０−１から５１０−４から得られる積を合計し、得られる和を加算器４４０に出力する。次いで、加算器４４０は、第１の乗算およびマージ回路４３０−１と、第２の乗算およびマージ回路４３０−２とからの２つの和を合計する。加算器４４０から得られる和は、８タップＦＩＲフィルタについてのフィルタ出力サンプルを与える。８タップＦＩＲフィルタについてのフィルタ出力は以下によって与えられる。
Ｆｏｕｔ［０］＝ｈｏ・Ｘ［０］＋ｈ１・Ｘ［１］＋ｈ２・Ｘ［２］＋ｈ３・Ｘ［３］＋ｈ４・Ｘ［４］＋ｈ５・Ｘ［５］＋ ｈ６・Ｘ［６］＋ｈ７・Ｘ［７］      式（３）。
上式で、Ｘ［０］からＸ［７］は、図５Ｂに示される、それぞれタップ４２２−８から４２２−１からのサンプルである。一態様では、各フィルタ出力サンプルは、フィルタ出力サンプルを所望のフォーマット（たとえば、１６ＳＣフォーマット）に変換するために、逆拡散回路２３０に出力される前に打ち切られ、飽和され得る。
【００４１】
[0057]したがって、８タップモードで操作するようにＦＩＲフィルタ回路２２０をプログラムするための命令が、第２の乗算およびマージ回路４３０−２の乗算器５１５−１から５１５−４への入力のためにタップ４２２−２から４２２−５を選択するようにそれぞれマルチプレクサ４３５−１から４３５−４に命令し得る。命令はまた、第１の乗算およびマージ回路４３０−１と、第２の乗算およびマージ回路４３０−２との出力を合計するように加算器４４０に命令し、逆拡散回路２３０への出力のために加算器４４０の出力４４６を選択するように出力マルチプレクサ４５０に命令し得る。さらに、命令は、各乗算およびマージ回路４３０−１から４３０−２を、８タップＦＩＲフィルタについてのフィルタ係数ｈ０からｈ７の異なる半分とともにプログラムし得る。８タップモードでの８タップＦＩＲフィルタは、４タップモードでの４タップＦＩＲフィルタのいずれかよりも高い解像度でサンプル値を補間することができ、より厳しいタイミング制約が満たされる必要があるときに使用され得る。
【００４２】
[0058]図６Ａは、本開示の一実施形態による逆拡散回路２３０の例示的実装を示す。図６Ａに示される例では、逆拡散回路２３０は、４タップモードでのＦＩＲフィルタ回路２２０からのフィルタ出力Ｆｏｕｔ［０］およびＦｏｕｔ［１］を処理するように構成される。逆拡散回路２３０は、第１のコードジェネレータ６２５−１および第２のコードジェネレータ６２５−２と、第１遅延要素６３０−１および第２の遅延要素６３０−２と、第１、第２、第３、および第４の逆拡散ブロック６１０−１から６１０−４とを備える。各逆拡散ブロック６１０−１から６１０−４は、乗算器６１５−１から６１５−４と、アキュムレータ６２０−１から６２０−４とを備える。
【００４３】
[0059]操作の際に、第１のコードジェネレータ６２５−１は、第１のチャネル（ＣＨ１）に対応する第１のコードを生成する。第１のチャネルはパイロットチャネル（たとえば、共通パイロットチャネル（ＣＰＩＣＨ））を備え得、第１のコードは所定のコード長さ（たとえば、２５６チップ）を有し得る。第１のコードは第１の逆拡散ブロック６１０−１に入力される。第１のコードは、チップ遅延された第１のコードを生成するために、第１の遅延要素６３０−１によって１チップだけ遅延され、チップ遅延された第１のコードは、第２の逆拡散ブロック６１０−２および第３の逆拡散ブロック６１０−３に入力される。第１の４タップＦＩＲフィルタからのフィルタ出力Ｆｏｕｔ［１］は、第１の逆拡散ブロック６１０−１および第３の逆拡散ブロック６１０−３に入力され、第２の４タップＦＩＲフィルタからのフィルタ出力Ｆｏｕｔ［０］は、第２の逆拡散ブロック６１０−２に入力される。
【００４４】
[0060]第１の逆拡散ブロック６１０−１では、それぞれの乗算器６１５−１が、フィルタ出力Ｆｏｕｔ［１］を第１のコードで逆拡散する。それぞれのアキュムレータ６２０−１は、第１のチャネルについての初期シンボル（図６ＡではＣＨ１  Ｅａｒｌｙと示される）を生成するために、第１のコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器６１５−１からの逆拡散後出力を蓄積する。
【００４５】
[0061]第２の逆拡散ブロック６１０−２では、それぞれの乗算器６１５−２が、フィルタ出力Ｆｏｕｔ［０］をチップ遅延された第１のコードで逆拡散する。それぞれのアキュムレータ６２０−２は、第１のチャネルについての定時シンボル（図６ＡではＣＨ１  Ｏｎ  Ｔｉｍｅと示される）を生成するために、第１のコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器６１５−２からの逆拡散後出力を蓄積する。第１の逆拡散ブロック６１０−１からの初期シンボルは、第２の逆拡散ブロック６１０−２からの定時シンボルに対してチップの半分だけ早い。
【００４６】
[0062]第３の逆拡散ブロック６１０−３では、それぞれの乗算器６１５−３が、フィルタ出力Ｆｏｕｔ［１］をチップ遅延された第１のコードで逆拡散する。それぞれのアキュムレータ６２０−３は、第１のチャネルについての後期シンボル（図６ＡではＣＨ１  Ｌａｔｅと示される）を生成するために、第１のコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器６１５−３からの逆拡散後出力を蓄積する。第３の逆拡散ブロック６１０−３からの後期シンボルは、第２の逆拡散ブロック６１０−２からの定時シンボルに対してチップの半分だけ遅い。
【００４７】
[0063]したがって、各シンボル周期について、逆拡散回路２３０は、第１のチャネル（たとえば、ＣＰＩＣＨ）についての初期シンボルと、定時シンボルと、後期シンボルとを出力し得る。初期シンボル、定時シンボル、および後期シンボルは、たとえば送信機と受信機との間の変化するチャネル条件のために、レイクフィンガ回路２０５のタイミングを更新する必要があるかどうかを決定するために処理され得る。たとえば、初期シンボル、定時シンボル、および後期シンボルのエネルギーレベルが計算され、シンボルのうちのどれが最高のエネルギーレベルを有するかを決定するために互いに比較され得る。定時シンボルが最高のエネルギーレベルを有する場合、レイクフィンガ回路２０５の現在のタイミングが維持される。初期シンボルが最高のエネルギーレベルを有する場合、レイクフィンガ回路２０５のタイミングがチップの半分だけ早められ得、後期シンボルが最高のエネルギーを有する場合、レイクフィンガ回路２０５のタイミングがチップの半分だけ先送りされ得る。
【００４８】
[0064]第２のコードジェネレータ６２５−２は、所定のコード長さを有する第２のチャネル（ＣＨ２）に対応する第２のコードを生成する。第２のコードは第１のコードと時間整合され得る。第２のコードは、チップ遅延された第２のコードを生成するために、第２の遅延要素６３０−２によって１チップだけ遅延され、第４の逆拡散ブロック６１０−４に入力される。第２の４タップＦＩＲフィルタからのフィルタ出力Ｆｏｕｔ［０］は、第４の逆拡散ブロック６１０−４に入力される。
【００４９】
[0065]第４の逆拡散ブロック６１０−４では、それぞれの乗算器６１５−４が、フィルタ出力Ｆｏｕｔ［０］をチップ遅延された第２のコードで逆拡散する。それぞれのアキュムレータ６２０−４は、第２のチャネルについての定時シンボル（図６ＡではＣＨ２  Ｏｎ  Ｔｉｍｅと示される）を生成するために、第２のコードの長さにわたってそれぞれの乗算器６１５−４からの逆拡散後出力を蓄積する。
【００５０】
[0066]図６Ａに示される例では、逆拡散回路２３０は、一度に４つのシンボル（すなわち、第１のチャネル（ＣＨ１）についての初期シンボル、定時シンボル、および後期シンボルと、第２のチャネル（ＣＨ２）についての定時シンボル）を出力する。しかしながら、本開示は４つのシンボルに限定されないことを理解されたい。たとえば、逆拡散回路２３０は、フィルタ出力Ｆｏｕｔ［０］およびＦｏｕｔ［１］から５つ以上のシンボルを生成するために、追加のコードジェネレータおよび／または逆拡散ブロックを使用し得る。
【００５１】
[0067]図６Ｂは、第１および第２のチャネル（ＣＨ１およびＣＨ２）についての定時シンボルを生成するために、８タップモードでのＦＩＲフィルタ回路２３０からのフィルタ出力Ｆｏｕｔ［０］を処理するように逆拡散回路２３０が構成される一例を示す。第１のコードジェネレータ６２５−１からの第１のコードは、第２の逆拡散ブロック６１０−２に入力され、第２のコードジェネレータ６２５−２からの第２のコードは、第４の逆拡散ブロック６１０−４に入力される。ＦＩＲフィルタ回路２２０によって実装される８タップＦＩＲフィルタからのフィルタ出力Ｆｏｕｔ［０］は、第２の逆拡散ブロック６１０−２と第４の逆拡散ブロック６１０−４の両方に入力される。
【００５２】
[0068]第２の逆拡散ブロック６１０−２では、それぞれの乗算器６１５−２が、フィルタ出力Ｆｏｕｔ［０］を第１のコードで逆拡散し、それぞれのアキュムレータ６２０−２は、第１のチャネルについての定時シンボル（ＣＨ１  Ｏｎ  Ｔｉｍｅ）を生成するために、第１のコードの長さ（シンボル周期）にわたってそれぞれの乗算器６１５−２からの逆拡散後出力を蓄積する。第４の逆拡散ブロック６１０−４では、それぞれの乗算器６１５−４が、フィルタ出力Ｆｏｕｔ［０］を第２のコードで逆拡散し、それぞれのアキュムレータ６２０−４は、第２のチャネルについての定時シンボル（ＣＨ２  Ｏｎ  Ｔｉｍｅ）を生成するために、第２のコードの長さ（シンボル周期）にわたってそれぞれの乗算器６１５−４からの逆拡散後出力を蓄積する。
【００５３】
[0069]図６Ｃは、第１チャネル（ＣＨ１）についての初期シンボルおよび後期シンボルを生成するために、８タップモードでのＦＩＲフィルタ回路２３０からのフィルタ出力Ｆｏｕｔ［０］を処理するように逆拡散回路２３０が構成される一例を示す。第１のコードは、チップ遅延された第１のコードを生成するために、遅延要素６３０−１によって１チップだけ遅延され、第４の逆拡散ブロック６１０−４に入力される。ＦＩＲフィルタ回路２２０によって実装される８タップＦＩＲフィルタからのフィルタ出力Ｆｏｕｔ［０］は、第２の逆拡散ブロック６１０−２と第４の逆拡散ブロック６１０−４の両方に入力される。
【００５４】
[0070]第２の逆拡散ブロック６１０−２では、それぞれの乗算器６１５−２が、フィルタ出力Ｆｏｕｔ［０］を第１のコードで逆拡散し、それぞれのアキュムレータ６２０−２は、第１のチャネルについての初期シンボル（ＣＨ１  Ｅａｒｌｙ）を生成するために、第１のコードの長さ（シンボル周期）にわたってそれぞれの乗算器６１５−２からの逆拡散後出力を蓄積する。第４の逆拡散ブロック６１０−４では、それぞれの乗算器６１５−４が、フィルタ出力Ｆｏｕｔ［０］をチップ遅延された第１のコードで逆拡散し、それぞれのアキュムレータ６２０−４は、第１のチャネルについての後期シンボル（ＣＨ１  Ｌａｔｅ）を生成するために、第１のコードの長さ（シンボル周期）にわたってそれぞれの乗算器６１５−４からの逆拡散後出力を蓄積する。後期シンボルは、初期シンボルに対して１チップ遅い。これは、第１の遅延要素６３０−１のために逆拡散が第４の逆拡散ブロック６１５−４では第２の逆拡散ブロック６１５−２よりも１チップ後に開始するからである。
【００５５】
[0071]８タップモードで初期シンボル、定時シンボル、および後期シンボルを生成するために、逆拡散回路２３０は、図６Ｂおよび６Ｃに示される構成に交互にプログラムされ得る。たとえば、逆拡散回路２３０は、第４の逆拡散ブロック６１０−４へのコード経路を構成するルーティング回路（図示せず）を使用して、図６Ｂおよび図６Ｃの構成に交互にプログラムされ得る。ルーティング回路は１つまたは複数のプログラマブルスイッチを備え得る。たとえば、図６Ｂの構成では、ルーティング回路は、第２のコードジェネレータ６２５−２と第４の逆拡散ブロック６１０−４内の乗算器６１５−４との間の経路を形成するようにプログラムされ得る。図６Ｃの構成では、ルーティング回路は、遅延要素６３０−１を通じて第１のコードジェネレータ６２５−１と第４の逆拡散ブロック６１０−４内の乗算器６１５−４との間の経路を形成するようにプログラムされ得る。
【００５６】
[0072]ルーティング回路はまた、逆拡散回路２３０を図６Ａに示される構成にプログラムするように構成され得る。この点で、図６Ａの構成では、ルーティング回路は、第１の遅延要素６３０−１を通じて第１のコードジェネレータ６２５−１と第２の逆拡散ブロック６１０−２内の乗算器６１５−２との間の経路を形成し、第２の遅延要素６３０−２を通じて第２のコードジェネレータ６２５−２と第４の逆拡散ブロック６１０−４内の乗算器６１５−４との間の経路を形成するようにプログラムされ得る。
【００５７】
[0073]一実施形態では、ベクトル実行ユニット１３０は、レイクフィンガ回路２０５のために使用された構成要素を再利用する高速フーリエ変換（ＦＦＴ）演算を実施するようにプログラム（構成）され得る。ＦＦＴ演算は、時間領域サンプルを周波数領域サンプルに変換するために使用され得る。
【００５８】
[0074]４点ＦＦＴは、以下の行列乗算によって表され得る。
【数１】
2017506033.tif 000003
ここで、ｘ1からｘ4はＦＦＴに対する入力サンプルであり、ｙ1からｙ4は、ＦＦＴの出力サンプルであり、ｗ11からｗ44は、４×４ＦＦＴ行列についての行列係数である。行列係数の各々は、＋１、１、＋ｊ、または−ｊを有し得る。ただしｊは虚数である。
【００５９】
[0075]図７は、本開示の一実施形態による、ベクトル実行ユニット１３０内で実装され得るＦＦＴ回路７０５の一例を示す。図７に示される例では、ＦＦＴ回路７０５は４点ＦＦＴ演算を実施するが、本開示の実施形態は他のサイズのＦＦＴ演算を実施し得ることを理解されたい。
【００６０】
[0076]ＦＦＴ回路７０５は４つのブロック７１０−１から７１０−４を備え、各ブロックは、（たとえば、ベクトルレジスタ１２０から）ＦＦＴ回路７０５に入力されたサンプルを受信する。４点ＦＦＴ演算を実施するために、各ブロック７１０−１から７１０−４は、４つの入力サンプル（すなわち、ｘ1からｘ4）を受信し、４つの入力サンプルから４つの出力サンプル（すなわち、ｙ1からｙ4）のうちのそれぞれ１つを生成する。たとえば、ブロック７１０−１は出力サンプルｙ1を生成する。各ブロック７１０−１から７１０−４は、各入力サンプルにそれぞれの行列係数を乗算するように構成された乗算器７１５−１から７１５−４と、それぞれの出力サンプルを生成するために、４つのサンプルにわたってそれぞれの乗算器７１５−１から７１５−４の出力を蓄積するように構成されたアキュムレータ７２０−１から７２０−４とを備える。
【００６１】
[0077]高次ＦＦＴ演算（たとえば、１６点ＦＦＴ演算）が、複数の４点ＦＦＴ演算とともに実施され得る。このことは、高次ＦＦＴ演算を複数のステージに分解することによって行われ得、複数の４点ＦＦＴ演算が各ステージで実施される。たとえば、１６点ＦＦＴ演算が２つのステージに分解され得、４つの４点ＦＦＴ演算が各ステージで実施される。
【００６２】
[0078]この点で、図８は、本開示の一実施形態による、高次ＦＦＴ演算を実施するようにベクトル実行ユニット１３０内で実装され得るＦＦＴ回路８０５を示す。ＦＦＴ回路８０５は、乗算器８１０と、前の実施形態からのブロック７１０−１から７１０−４とを備える。第１のステージの後の各ステージについて、サンプルが４つのブロック７１０−１から７１０−４に入力される前に、乗算器８１０は各サンプルに回転因子を乗算する。回転因子は、複数の４点ＦＦＴ演算とともに高次ＦＦＴ演算を実施することを可能にする高次ＦＦＴ演算の特性を反映する。
【００６３】
[0079]ＦＦＴ回路８０５は、レイクフィンガ回路２０５の構成要素を再利用し得る。たとえば、ブロック７１０−１から７１０−４は、逆拡散回路２３０内の逆拡散ブロック６１０−１から６１０−４に対応し得る。別の例では、乗算器７１５−１から７１５−４は、ＦＩＲフィルタ回路２２０内の乗算器５１０−１から５１０−４および５１５−１から５１５−４のうちの４つに対応し得る。
【００６４】
[0080]ベクトル実行ユニット１３０はまた、以下でさらに論じられるように、レイクフィンガ回路２０５を実装するために使用された構成要素を再利用する符号分割多元接続（ＣＤＭＡ）通信システム内で信号を処理するようにプログラムされ得る。たとえば、ベクトル実行ユニット１３０は、基地局のネットワークを備えるＣＤＭＡシステム内のＵＥ（たとえば、ワイヤレスモバイルデバイス）についての時間探索および／またはコード探索を実施するようにプログラム（構成）され得る。ＣＤＭＡシステム内の各基地局は、ＣＤＭＡシステムのカバレッジエリア（セル）内のＵＥにサービス（たとえば、音声、データ、およびマルチメディアサービス）を提供するように構成され得る。
【００６５】
[0081]ＣＤＭＡシステム内の基地局の位置を突き止めるために、ＵＥはまず、基地局による同期信号ブロードキャストを探索する。ＣＤＭＡシステム内のすべての基地局に共通の１次同期チャネル（Ｐ−ＳＣＨ）コードによって同期信号が拡散され得る。Ｐ−ＳＣＨコードは、ＵＥによってアプリオリに知られているが、ＵＥは、Ｐ−ＳＣＨコードのタイミングを知らないことがある。
【００６６】
[0082]図９は、Ｐ−ＳＣＨコードを使用する時間同期の一例を示す時間図である。この例では、基地局は、スロットのシーケンスを備えるタイミング構造を使用して信号を送信する。各スロットは、２５６０チップまたは別の数のチップを備え得る。各スロットの開始時に、基地局は、Ｐ−ＳＣＨコードで拡散された同期信号を送信し得、Ｐ−ＳＣＨコードは、２５６チップまたは別の数のチップを備え得る。図９に示される例では、ＰＳＣＨコード（たとえば、２５６）は、スロットの周期（たとえば、２５６０チップ）の１０パーセントに及ぶ。以下でさらに論じられるように、ベクトル実行ユニット１３０は、スロットのタイミングを決定するためにＰ−ＳＣＨコードを探索するようにプログラムされ得る。
【００６７】
[0083]図１０は、本開示の一実施形態による、ベクトル実行ユニット１３０内で実装される時間探索回路１００５を示す。時間探索回路１００５は、コードジェネレータ１０２５と、直列に結合された複数の遅延要素１０３０−１から１０３０−（Ｍ−１）と、複数の逆拡散ブロック１０１０−１から１０１０−Ｍと、を備える。各逆拡散ブロック１０１０−１から１０１０−Ｍは、乗算器１０１５−１から１０１５−Ｍと、アキュムレータ１０２０−１から１０２０−Ｍと、を備える。
【００６８】
[0084]時間探索回路１００５は、レイクフィンガ回路２０５からの構成要素を再利用し得る。たとえば、逆拡散ブロック１０１０−１から１０１０−Ｍのうちの４つは、レイクフィンガ回路２０５内の逆拡散ブロック６１０−１から６１０−４に対応し得、コードジェネレータ１０２５は、レイクフィンガ回路２０５内のコードジェネレータ６２５−１または６２５−２の一方に対応し得、遅延要素１０３０−１から１０３０−（Ｍ−１）のうちの２つは、レイクフィンガ回路２０５内の遅延要素６３０−１および６３０−２に対応し得る。一態様では、ベクトルレジスタ１２０からのサンプルが、時間探索回路１００５に入力される前に、ローテータ２１０によって回転され、および／またはＦＩＲフィルタ回路２２０によってフィルタされる。
【００６９】
[0085]操作の際に、コードジェネレータ１０２５はＰ−ＳＣＨコードを生成し、Ｐ−ＳＣＨコードは、複数の遅延要素１０３０−１から１０３０−（Ｍ−１）に伝播する。各遅延要素１０３０−１から１０３０−（Ｍ−１）の出力は、Ｐ−ＳＣＨコードの異なる時間遅延バージョン、したがってＰ−ＳＣＨコードの異なる時間シフトバージョンを提供する。一態様では、各遅延要素１０３０−１から１０３０−（Ｍ−１）は１チップの時間遅延を有する。この態様では、遅延要素１０３０−１から１０３０−（Ｍ−１）によって出力されるＰ−ＳＣＨコードの時間シフトバージョンが、１チップだけ分離される。図１０に示されるように、Ｐ−ＳＣＨコードの各時間シフトバージョンは、逆拡散ブロック１０１０−１から１０１０−Ｍのうちのそれぞれ１つに供給される。
【００７０】
[0086]各逆拡散ブロック１０１０−１から１０１０−Ｍでは、それぞれの乗算器１０１５−１から１０１５−Ｍが、時間探索回路１００５に入力されたサンプルを、Ｐ−ＳＣＨコードのそれぞれの時間シフトバージョンで逆拡散する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、１つのシンボルを生成するために、Ｐ−ＳＣＨコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器１０１５−１から１０１５−Ｍの出力を蓄積する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、Ｐ−ＳＣＨコードのそれぞれの時間シフトバージョンの開始時に蓄積を開始する。
【００７１】
[0087]逆拡散ブロック１０１０−１から１０１０−ＭはＭ個のシンボルを出力し、各シンボルは、Ｐ−ＳＣＨコードの異なる時間シフトバージョン、したがって異なる時間仮説に対応する。シンボルは、さらなる処理のためにベクトルレジスタ１２０内に記憶され得る。一実施形態では、シンボルは、ベクトルレジスタ１２０内に記憶される前に、ベクトル実行ユニット１３０内で追加の処理を受け得る。たとえば、各シンボルは、シンボルを所望のフォーマット（たとえば、１６ＳＣ１５フォーマット）に変換するために丸められ、飽和され得る。
【００７２】
[0088]図９に示される例では、スロットの境界を決定するためにＮ倍の仮説９２０−１から９１０−Ｎが使用される。時間仮説９２０−１から９２０−Ｎが１チップだけ間隔を置いて配置され、スロットが２５６０チップに及ぶ場合、２５６０個の時間仮説が必要とされ得る（すなわち、Ｎ＝２５６０）。上記で論じられたように、時間探索回路１００５は、Ｍ個の異なる時間仮説に対応するＭ個のシンボルを一度に生成する。ＭがＮ未満である場合、時間探索回路１００５は、複数の反復にわたってＮ個の時間仮説に対応するＮ個のシンボルを生成し得、時間探索回路１００５は、各反復においてＭ個の時間仮説に対応するＭ個のシンボルを生成する。各反復について、時間探索回路１００５に入力されたサンプルが、前の反復において時間探索回路１００５に入力されたサンプルに対してＭチップだけシフトされ得る。
【００７３】
[0089]さらなる処理のために、Ｎ個のシンボルがベクトルレジスタ１２０内に記憶され得る。一態様では、各シンボルのエネルギーレベルを決定することによって基地局とのスロット同期が達成される。この態様では、ＵＥは、最高のエネルギーレベルを有するシンボルに対応する時間仮説がスロット境界と時間整合されることを仮定し、したがって、最高のエネルギーレベルを有するシンボルに対応する時間仮説に基づいてスロット境界のタイミングを決定し得る。したがって、時間探索回路１００５は、基地局とのスロット同期を取得するために使用され得る。
【００７４】
[0090]基地局送信のためのタイミング構造はまた、複数のスロットを備えるフレームを含み得る。この点で、図１１は、１５個のスロットを備えるフレームの一例を示し、Ｐ−ＳＣＨコードが各スロットの開始時に送信される。図１１の例では、各スロットは２５６０チップに及び、Ｐ−ＳＣＨコードは２５６チップに及ぶ。図示しやすいように図１１は原寸に比例していないことを理解されたい。
【００７５】
[0091]上記で論じられたように、Ｐ−ＳＣＨコードは、スロット境界のタイミングを決定するために使用され得る。しかしながら、Ｐ−ＳＣＨコードはフレーム境界のタイミングを提供しないことがある。これは、Ｐ−ＳＣＨコードがフレームのスロットごとに反復され、したがってフレーム内の第１のスロットとフレーム内の他のスロットとの間を区別しないからである。フレーム同期を可能にするために、タイミング構造は複数の２次ＳＣＨ（Ｓ−ＳＣＨ）コードを備え得、フレームの各スロット内のＳ−ＳＣＨコードは異なる（図１１ではＳ−ＳＣＨ１からＳ−ＳＣＨ１５と示される）。各Ｓ−ＳＣＨコードが、それぞれのスロット内でＰ−ＳＣＨコードと並列に送信される。したがってそれぞれのスロット内のＰ−ＳＣＨコードと時間整合される。したがって、基地局は、フレーム内で１５個の異なるＳ−ＳＣＨコードのシーケンスを送信し、各Ｓ−ＳＣＨコードは、フレーム内のそれぞれのスロットの開始時に送信される。以下でさらに論じられるように、基地局によって送信されたＳ−ＳＣＨコードのシーケンス、したがってフレームの境界は、コード探索を使用して決定され得る。
【００７６】
[0092]図１２は、本開示の一実施形態による、ベクトル実行ユニット１３０内で実装されるコード探索回路１２０５を示す。図１２に示されるように、コード探索回路１２０５は、時間探索回路１００５で使用された逆拡散ブロック１０１０−１から１０１０−Ｍの一部またはすべてを再利用し得る。コード探索回路１２０５はまた、複数のコードジェネレータ１０２５−１から１０２５−Ｍをさらに備え得、以下でさらに論じられるように、各コードジェネレータ１０２５−１から１０２５−Ｍは、異なるコード仮説に対応する異なるコードを生成する。
【００７７】
[0093]上記で論じられたように、基地局は、１５個のスロットを備えるフレームを送信し得、異なるＳ−ＳＣＨコードがフレームの各スロット内で送信される。一態様では、ＵＥは、フレームについての１５個のＳ−ＳＣＨコードの複数の可能なシーケンス（たとえば、１５個のＳ−ＳＣＨコードの６４個の可能なシーケンス）をアプリオリに知り、各シーケンスについて、フレームの第１のスロットに対応するＳ−ＳＣＨコードをアプリオリに知り得る。この態様では、コード探索回路１２０５は、１５個の連続するスロットの各々の中のＳ−ＳＣＨコードを決定するために使用され得る。１５スロットの各々の中のＳ−ＳＣＨコードが決定された後、ＵＥは、Ｓ−ＳＣＨコードの可能なシーケンスのどれがフレームのために使用されているかを決定し得る。Ｓ−ＳＣＨコードのシーケンスが決定された後、ＵＥは、フレームの第１のスロットに対応するシーケンス内のＳ−ＳＣＨコードに基づいて、フレームの第１のスロット（したがってフレームの境界）を決定し得る。
【００７８】
[0094]次に、本開示の一実施形態による、スロットのうちの１つでのＳ−ＳＣＨコードを決定するための操作が説明される。コード探索回路１２０５に対する入力サンプルが、逆拡散ブロック１０１０−１から１０１０−Ｍの各々に供給される。スロット内のＳ−ＳＣＨコードを決定するために、各コードジェネレータ１０２５−１から１０２５−Ｍは、スロットについて可能なＳ−ＳＣＨコード（たとえば、１６個のＳ−ＳＣＨコード）のうちの異なるコードを生成する。生成された各Ｓ−ＳＣＨコードの開始は、上記で論じられたＰ−ＳＣＨコードを使用して決定されたスロット境界と時間整合され得る。生成された各Ｓ−ＳＣＨコードは、逆拡散ブロック１０１０−１から１０１０−Ｍのうちのそれぞれに供給される。
【００７９】
[0095]各逆拡散ブロック１０１０−１から１０１０−Ｍにおいて、それぞれの乗算器１０１５−１から１０１５−Ｍは、それぞれのＳ−ＳＣＨコードで入力サンプルを逆拡散する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、１つのシンボルを生成するためにＳ−ＳＣＨコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器１０１５−１から１０１５−Ｍの出力を蓄積する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、それぞれのＳ−ＳＣＨコードの開始時に蓄積を開始する。
【００８０】
[0096]１つのシンボル期間後に、逆拡散ブロック１０１０−１から１０１０−Ｍは複数のシンボルを出力し、各シンボルは、可能なＳ−ＳＣＨコードのうちの異なるコード、したがって異なるコード仮説に対応する。さらなる処理のために、シンボルはベクトルレジスタ１２０内に記憶され得る。一態様では、ＵＥは、各シンボルのエネルギーレベルを決定し、最高のエネルギーレベルを有するシンボルに対応するＳ−ＳＣＨコードに基づいて、スロット内のＳ−ＳＣＨコードを決定し得る。
【００８１】
[0097]１５個のスロットの各々の中のＳ−ＳＣＨコードを決定するために、１５個のスロットの各々について上記の操作が反復され得る。上記で論じられたように、１５個のスロットの各々の中のＳ−ＳＣＨコードが決定された後、ＵＥは、フレームのために使用されているＳ−ＳＣＨコードのシーケンスを決定し得る。Ｓ−ＳＣＨコードのシーケンスが決定された後、ＵＥは、フレームの第１のスロットに対応するシーケンス内のＳ−ＳＣＨコードに基づいて、フレームの第１のスロット（したがってフレームの境界）を決定し得る。
【００８２】
[0098]基地局とのスロットおよびフレーム同期を取得した後、ＵＥは、基地局によって使用されるパイロットコードを識別し得る。たとえば、基地局は、ＣＤＭＡシステム内の基地局によって使用される複数の異なる共通パイロットチャネル（ＣＰＩＣＨ）コードのうちの１つで拡散されたパイロット信号を送信し得る。基地局はＣＰＩＣＨコードを反復的に送信し得る。たとえば、基地局は、各スロット内でＣＰＩＣＨコードを１０回送信し得、ＣＰＩＣＨコードは２５６チップを備え、各スロットは２５６０チップに及ぶ。
【００８３】
[0099]一態様では、基地局によって使用されるＳ−ＳＣＨコードシーケンスは、８つの可能なＣＰＩＣＨコードを有するコードグループに対応し得る。この態様では、基地局によって使用されているＳ−ＳＣＨコードシーケンスを決定した後、ＵＥは、決定したＳ−ＳＣＨコードシーケンスに基づいて、基地局についてのコードグループを決定し得る。次いでＵＥは、コードグループに基づいて、基地局によって使用されている可能なＣＰＩＣＨコードの数を８つの可能なＣＰＩＣＨコードに削減し得る。たとえば、６４個のコードグループがあり得、各コードグループは、５１２個の可能なＣＰＩＣＨコードから取られた８つのＣＰＩＣＨコードに対応する。
【００８４】
[0100]次に、本開示の一実施形態による、コード探索回路１２０５を使用して基地局についてのパイロットＣＰＩＣＨコードを識別するための操作が説明される。コード探索回路１２０５に対する入力サンプルが、逆拡散ブロック１０１０−１から１０１０−Ｍの各々に供給される。ＣＰＩＣＨコードを決定するために、各コードジェネレータ１０２５−１から１０２５−Ｍは、基地局についての可能なＣＰＩＣＨコードのうちの異なるコードを生成し得る。上記で論じられたように、基地局についての可能なＣＰＩＣＨコードは、基地局についてのコードグループに基づいて、５１２個の可能なＣＰＩＣＨコードから８つに削減され得る。生成された各ＣＰＩＣＨコードは、上記で論じられたＰ−ＳＣＨコードによって提供されるスロットタイミングに従って時間整合され得る。生成された各ＣＰＩＣＨコードは、逆拡散ブロック１０１０−１から１０１０−Ｍのうちのそれぞれに供給される。
【００８５】
[0101]各逆拡散ブロック１０１０−１から１０１０−Ｍにおいて、それぞれの乗算器１０１５−１から１０１５−Ｍは、それぞれのＣＰＩＣＨコードで入力サンプルを逆拡散する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、１つのシンボルを生成するためにＣＰＩＣＨコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器１０１５−１から１０１５−Ｍの出力を蓄積する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、それぞれのＣＰＩＣＨコードの開始時に蓄積を開始し得る。
【００８６】
[0102]１つのシンボル期間後に、逆拡散ブロック１０１０−１から１０１０−Ｍは複数のシンボルを出力し、各シンボルは、可能なＣＰＩＣＨコードのうちの異なるコード、したがって異なるコード仮説に対応する。さらなる処理のために、シンボルはベクトルレジスタ１２０内に記憶され得る。一態様では、ＵＥは、各シンボルのエネルギーレベルを決定し、最高のエネルギーレベルを有するシンボルに対応するＣＰＩＣＨコードに基づいて、基地局についてのＣＰＩＣＨコードを識別し得る。Ｓ−ＳＣＨおよびＣＰＩＣＨコードのコード探索を実施するために使用される逆拡散ブロック１０１０−１から１０１０−Ｍの数は異なり得ることを理解されたい。
【００８７】
[0103]基地局についてのＣＰＩＣＨコードが知られると、ＵＥは、パイロット信号をＣＰＩＣＨコードで逆拡散することによって、基地局からパイロット信号を受信するためにＣＰＩＣＨコードを使用し得る。ＵＥは、たとえば基地局についてのタイミングおよび／または位相推定を実施するために、パイロット信号を使用し得る。ＵＥはまた、基地局についての信号品質を測定するためにパイロット信号を使用し得、信号品質は、受信された信号コード電力（ＲＳＣＰ）、チップ当たりのエネルギー／干渉（Ｅｃ／Ｉｏ）などとして表され得る。
【００８８】
[0104]一実施形態では、ＵＥは、レイク処理のための基地局からのマルチパス信号の到着時刻を決定するために、ＣＰＩＣＨコードと時間探索回路１００５とを使用し得る。次に、時間探索回路１００５を使用してマルチパス信号の到着時刻を決定するための操作が説明される。
【００８９】
[0105]図１０を参照すると、コードジェネレータ１０２５はＣＰＩＣＨコードを生成し、ＣＰＩＣＨコードは、複数の遅延要素１０３０−１から１０３０−（Ｍ−１）に伝播する。各遅延要素１０３０−１から１０３０−（Ｍ−１）の出力は、ＣＰＩＣＨコードの異なる時間遅延バージョン、したがってＣＰＩＣＨコードの異なる時間シフトバージョンを提供する。一態様では、各遅延要素１０３０−１から１０３０−（Ｍ−１）は１チップの時間遅延を有する。この態様では、遅延要素１０３０−１から１０３０−（Ｍ−１）によって出力されるＣＰＩＣＨコードの時間シフトバージョンが、１チップだけ分離される。図１０に示されるように、ＣＰＩＣＨコードの各時間シフトバージョンは、逆拡散ブロック１０１０−１から１０１０−Ｍのうちのそれぞれ１つに供給される。
【００９０】
[0106]各逆拡散ブロック１０１０−１から１０１０−Ｍでは、それぞれの乗算器１０１５−１から１０１５−Ｍが、時間探索回路１００５に入力されたサンプルを、ＣＰＩＣＨコードのそれぞれの時間シフトバージョンで逆拡散する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、１つのシンボルを生成するために、ＣＰＩＣＨコードの長さ（たとえば、２５６チップ）にわたってそれぞれの乗算器１０１５−１から１０１５−Ｍの出力を蓄積する。それぞれのアキュムレータ１０２０−１から１０２０−Ｍは、ＣＰＩＣＨコードのそれぞれの時間シフトバージョンの開始時に蓄積を開始する。
【００９１】
[0107]逆拡散ブロック１０１０−１から１０１０−ＭはＭ個のシンボルを出力し、各シンボルは、ＣＰＩＣＨコードの異なる時間シフトバージョン、したがって異なる時間仮説に対応する。シンボルは、さらなる処理のためにベクトルレジスタ１２０内に記憶され得る。Ｍ個より多くの時間仮説が望まれる場合、時間探索回路１００５は、複数の反復にわたって所望の数の時間仮説に対応するシンボルを生成し得、時間探索回路１００５は、各反復においてＭ個の時間仮説に対応するＭ個のシンボルを生成する。各反復について、時間探索回路１００５に入力されるサンプルが、前の反復において時間探索回路１００５に入力されたサンプルに対してＭチップだけシフトされ得る。
【００９２】
[0108]異なる時間仮説に対応するシンボルは、さらなる処理のためにベクトルレジスタ１２０内に記憶され得る。一態様では、ＵＥは、シンボルのエネルギーレベルを決定し、マルチパス信号の到着時刻を決定するためにシンボルのエネルギーレベル内の１つまたは複数のピークを探し得る。たとえば、ＵＥは、最高のエネルギーレベルを有するシンボルに対応する時間仮説がマルチパス信号のうちの最強の信号（たとえば、直経路信号）の到着時刻に対応すると決定し得る。ＵＥはまた、シンボルのエネルギーレベル内の他のピークに対応する時間仮説が他のマルチパス信号（たとえば、反射信号）の到着時刻に対応すると決定し得る。マルチパス信号の到着時刻が決定された後、ＵＥは、各マルチパス信号を別々のレイクフィンガ操作に割り当て得る
[0109]たとえば、ベクトル実行ユニット１３０は複数のレイクフィンガ回路を備え得、各レイクフィンガ回路は、図２に示されるレイクフィンガ回路２０５を使用して実装され、各レイクフィンガ回路は、マルチパス信号のうちの１つに割り当てられる。この例では、各レイクフィンガ回路のタイミングが、レイクフィンガ回路に割り当てられたマルチパス信号について決定された到着時刻に従って開始される。別の例では、レイクフィンガ回路２０５は、マルチパス信号の各々についてのレイクフィンガ処理を時分割式に実施し得る。
【００９３】
[0110]一実施形態では、ベクトル実行ユニット１３０は、逆拡散ブロック１０１０−１から１０１０−Ｍの乗算器１０１５−１から１０１５−Ｍに対するコード経路を再構成することによって、時間探索回路１００５とコード探索回路１２０５とを（たとえば、異なる時に）実装するようにプログラムされ得る。この点で、図１３は、時間探索モードで時間探索回路１００５を実装し、コード探索モードでコード探索回路１２０５を実装するようにプログラムされ得る例示的逆拡散回路１３０５を示す。逆拡散回路１３０５は複数のマルチプレクサ１３１０−１から１３１０−（Ｍ−１）を備え、各マルチプレクサは逆拡散ブロック１０１０−１から１０１０−Ｍのうちの１つに対応する。各マルチプレクサ１３１０−１から１３１０−（Ｍ−１）は、それぞれの逆拡散ブロック１０１０−１から１０１０−Ｍ内の乗算器１０１５−１から１０１５−Ｍを、時間探索のための対応する遅延出力、またはコード探索のための対応するコードジェネレータ１０２５−１から１０２５−（Ｍ−１）のどちらかに選択的に結合するように構成される。
【００９４】
[0111]逆拡散回路１３０５が時間探索モードで時間探索回路１００５を実装するようにプログラムされるとき、各マルチプレクサ１３１０−１から１３１０−（Ｍ−１）は、それぞれの逆拡散ブロック１０１０−１から１０１０−Ｍ内の乗算器１０１５−１から１０１５−Ｍを、図１０に示される対応する遅延出力に結合する。逆拡散回路１３０５がコード探索モードでコード探索回路１２０５を実装するようにプログラムされるとき、各マルチプレクサ１３１０−１から１３１０−（Ｍ−１）は、それぞれの逆拡散ブロック１０１０−１から１０１０−Ｍ内の乗算器１０１５−１から１０１５−Ｍを、図１２内に示される対応するコードジェネレータ１０２５−２から１０２５−（Ｍ−１）に結合する。この実施形態では、逆拡散ブロック１０１０−１から１０１０−Ｍは、タイミング探索回路１００５およびコード探索回路１２０５のために再利用され得、それによって構成要素の効率的な再利用を行う。
【００９５】
[0112]したがって、本開示の実施形態は、ベクトル実行ユニット１３０が時間探索とコード探索の両方を実施することを可能にする。一態様では、ベクトル実行ユニット１３０は、基地局によって送信されるＰ−ＳＣＨコードのタイミングを決定するために時間探索を実施し得る。Ｐ−ＳＣＨコードがスロットの開始と位置合せされるので、Ｐ−ＳＣＨコードのタイミングは、ＵＥが基地局とのスロット同期を取得することを可能にする。スロット同期の後、ベクトル実行ユニット１３０は、基地局によって送信されるＳ−ＳＣＨコードのシーケンスを決定するためにコード探索を実施し得る。決定されたＳ−ＳＣＨのシーケンスは、上記で論じられたように、基地局とのフレーム同期を取得し、および／または基地局によって使用されるコードグループを決定するために使用され得る。次いでベクトル実行ユニット１３０は、基地局によって使用されるＣＰＩＣＨコードを決定するためにコード探索を実施し得る。コード探索で使用される候補ＣＰＩＣＨコードの数は、基地局の決定されたコードグループに基づいて（たとえば、５１２個のＣＰＩＣＨコードから８つの候補ＣＰＩＣＨコードまで）削減され得る。次いでＵＥは、パイロット信号をＣＰＩＣＨコードで逆拡散することによって基地局からパイロット信号を受信するためにＣＰＩＣＨコードを使用し得る。上記で論じられたように、パイロット信号は、基地局についてのタイミングおよび／または位相推定を実施し、基地局についての信号品質を測定するためなどに使用され得る。
【００９６】
[0113]受信機（たとえば、ＵＥ）においてサンプルを逆拡散するために使用される各コードは、対応する信号を拡散するために送信機（たとえば、基地局）において使用される対応するコードの複素共役であり得ることを理解されたい。各サンプルおよび各シンボルは複素数であり得、上記で論じられた回路内の乗算器の各々は、複素数乗算を実施するための複素数乗算器であり得ることを理解されたい。
【００９７】
[0114]上記で論じられたように、ＦＩＲフィルタ回路２２０は、レイクフィンガ回路２０５に入力されるサンプルを生成するように使用されるＡＤＣのサンプリング時間からの分数チップ周期分オフセットされるサンプル値を決定する。一態様では、ＦＩＲフィルタ回路２２０によって提供される分数チップ周期オフセットが同調され得る。たとえば、ＦＩＲフィルタ回路２２０は、たとえばフィルタ係数を調節することによって、複数の異なる分数チップ周期オフセットに設定され得る。逆拡散回路２３０は、分数チップ周期オフセットの各々についてシンボルを決定するために使用され得る。次いで、ＦＩＲフィルタ回路２２０が、最高のエネルギーレベルとなるシンボルに対応する分数チップ周期オフセットに同調され得る。
【００９８】
[0115]本開示の実施形態は、ＣＤＭＡの例を使用して上記で論じられるが、本開示の実施形態はＣＤＭＡに限定されず、たとえば時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、直交周波数分割多元接続（ＯＦＤＭＡ）、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）などを含む他の通信技術についての時間探索および／またはコード探索を実施するために使用され得ることを理解されたい。
【００９９】
[0116]図１４Ａおよび図１４Ｂは、本開示の一実施形態による、レイクフィンガ処理のための方法１４００を示す。
【０１００】
[0117]ステップ１４１０において、サンプルがレジスタから実行ユニット内にロードされる。たとえば、サンプルは、読取り回路（たとえば、読取り回路２０７）によってレジスタ（たとえば、ベクトルレジスタ１２０）から実行ユニット（たとえば、実行ユニット１３０）内にロードされ得る。サンプルは、受信された信号から（たとえば、信号のチップレートの２倍で）サンプリングされ得る。
【０１０１】
[0118]ステップ１４２０において、レイクフィンガ操作が、実行ユニット内のサンプルに対して実施される。たとえば、レイクフィンガ操作は、実行ユニット内で実装されるレイクフィンガ回路（たとえば、レイクフィンガ回路２０５）によって実施され得る。
【０１０２】
[0119]ステップ１４３０において、レイクフィンガ操作からの結果がレジスタに書き込まれる。たとえば、レイクフィンガ操作からの結果（たとえば、シンボル）が、書込み回路（たとえば、書込み回路２３５）によってレジスタ（たとえば、ベクトルレジスタ１２０）に書き込まれ得る。
【０１０３】
[0120]図１４Ｂに示されるように、ステップ１４２０はステップ１４２２および１４２５をさらに備え得る。ステップ１４２２において、有限インパルス応答（ＦＩＲ）フィルタ操作が実施される。ＦＩＲフィルタ操作は、レジスタ内のサンプルを生成するように使用されるＡＤＣのサンプリング時間からの分数チップ周期分オフセットされるサンプル値を決定するために実施され得る。
【０１０４】
[0121]ステップ１４２５において、逆拡散操作が実施され、ＦＩＲフィルタ操作からのフィルタされたサンプルが、レジスタを通ることなく逆拡散操作に入力される。たとえば、ＦＩＲフィルタ操作からのフィルタされたサンプルが、レジスタ（たとえば、ベクトルレジスタ１２０）に書き込む必要なしに逆拡散操作に入力され、次いで逆拡散操作に入力するためにレジスタから読み取られ得る。
【０１０５】
[0122]本明細書の開示とともに説明された様々な例示的ブロックおよびステップは、電子的ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者はさらに理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的構成要素、ブロック、およびステップが、上記ではその機能に関して一般的に説明された。そのような機能がハードウェアとして実装されるか、それともソフトウェアとして実装されるかは、特定の適用分野およびシステム全体に対して課される設計制限に依存する。当業者は、特定の適用分野ごとに様々な方式で記載の機能を実装し得るが、そのような実装決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
【０１０６】
[0123]本明細書の開示とともに説明される様々な例示的ブロックは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェア構成要素、または本明細書で説明される機能を実施するように設計されたそれらの任意の組合せで実装または実施され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替実施形態では、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえばＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、１つまたは複数のマイクロプロセッサとＤＳＰコア、または任意の他のそのような構成として実装され得る。
【０１０７】
[0124]本明細書の開示とともに説明される方法またはアルゴリズムのステップは、ハードウェアとして直接的に、プロセッサによって実行されるソフトウェアモジュールとして、または２つの組合せとして実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、または当技術分野で周知の任意の他の形態の記憶媒体内に常駐し得る。例示的記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替実施形態では、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体はＡＳＩＣ内にあり得る。ＡＳＩＣはユーザ端末内にあり得る。代替実施形態では、プロセッサおよび記憶媒体は、ユーザ端末内に別個の構成要素としてあり得る。
【０１０８】
[0125]１つまたは複数の例示的設計では、記載の機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、コンピュータ可読媒体上に記憶され、あるいはコンピュータ可読媒体上に１つまたは複数の命令またはコードとして送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体と通信媒体の両方を含む記憶媒体は、汎用または専用コンピュータによってアクセスされ得る任意の入手可能な媒体であり得る。限定でなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、汎用または専用コンピュータによってアクセスされ得る任意の他の媒体を備え得る。さらに、任意の接続が、送信される信号の非一時的記憶を含む範囲でコンピュータ可読媒体と適切に呼ばれ得る。たとえば、同軸ケーブル、光ファイバケーブル、撚線対、デジタル加入者線（ＤＳＬ）、または赤外線、無線、マイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースからソフトウェアが送信される場合、信号が送信チェーン内の記憶媒体またはデバイスメモリ上に任意の非一時的時間長にわたって保持される範囲で、同軸ケーブル、光ファイバケーブル、撚線対、ＤＳＬ、または赤外線、無線、マイクロ波などのワイヤレス技術が媒体の定義内に含められる。本明細書では、ディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（登録商標）（disc）、光ディスク（disc）、デジタルバーサタイルディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ィディスク（disk）、およびブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は通常、データを磁気的に再現し、一方、ディスク（disc）はデータをレーザで光学的に再現する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【０１０９】
[0126]本開示の先の説明は、当業者が本開示を作成または使用することを可能にするために与えられる。本開示に対する様々な修正が当業者には容易に明らかとなり、本明細書で定義される一般原理は、本開示の精神または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明される例に限定されないものとするが、本開示には、本明細書で開示される原理および新規な特徴に適合する最も広い範囲が与えられるべきである。
【図１】
2017506033.tif 000004
【図２】
2017506033.tif 000005
【図３】
2017506033.tif 000006
【図４】
2017506033.tif 000007
【図５Ａ】
2017506033.tif 000008
【図５Ｂ】
2017506033.tif 000009
【図６Ａ】
2017506033.tif 000010
【図６Ｂ】
2017506033.tif 000011
【図６Ｃ】
2017506033.tif 000012
【図７】
2017506033.tif 000013
【図８】
2017506033.tif 000014
【図９】
2017506033.tif 000015
【図１０】
2017506033.tif 000016
【図１１】
2017506033.tif 000017
【図１２】
2017506033.tif 000018
【図１３】
2017506033.tif 000019
【図１４Ａ】
2017506033.tif 000020
【図１４Ｂ】
2017506033.tif 000021
【手続補正書】
【提出日】平成28年9月29日(2016.9.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
レイクフィンガ処理のための方法であって、
レジスタから実行ユニット内にサンプルをロードすることと、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施すること、ここにおいて、前記レイクフィンガ操作を実施することが、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施すること、ここにおいて、前記ＦＩＲフィルタ操作が、前記ＦＩＲフィルタ操作に入力されるサンプルから分数チップ周期分だけ時間においてオフセットされた、フィルタされたサンプルを生成する、と、
逆拡散操作を実施すること、ここにおいて、前記ＦＩＲフィルタ操作からの前記フィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作に入力される、と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むことと、
を備える方法。
【請求項２】
前記レイクフィンガ操作を実施することが、回転操作を実施することをさらに備え、前記回転操作からの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ操作に入力される請求項１に記載の方法。
【請求項３】
前記回転操作が、前記サンプル内の搬送周波数オフセットを補償する請求項２に記載の方法。
【請求項４】
前記回転操作を実施することが、
位相を生成することと、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記サンプルを回転することと、
を備える請求項３に記載の方法。
【請求項５】
前記逆拡散操作を実施することが、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散することと、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積することと、
を備える請求項１に記載の方法。
【請求項６】
前記コードがパイロットコードを備える請求項５に記載の方法。
【請求項７】
前記逆拡散操作を実施することが、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散することと、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積することと、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散することと、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積することと、
を備える請求項１に記載の方法。
【請求項８】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される請求項７に記載の方法。
【請求項９】
前記コードの前記時間シフトバージョンを生成するために、前記コードを１チップだけ遅延することをさらに備える請求項７に記載の方法。
【請求項１０】
単一の命令を使用して前記レイクフィンガ操作を実施するように前記実行ユニットを構成することをさらに備える請求項１に記載の方法。
【請求項１１】
レジスタから実行ユニット内にサンプルをロードするための手段と、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施するための手段、ここにおいて、前記レイクフィンガ操作を実施するための前記手段が、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施するための手段、ここにおいて、前記ＦＩＲフィルタ操作が、前記ＦＩＲフィルタ操作に入力されるサンプルから分数チップ周期分だけ時間においてオフセットされた、フィルタされたサンプルを生成する、と、
逆拡散操作を実施するための手段、ここにおいて、前記ＦＩＲフィルタ操作を実施するための前記手段からの前記フィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作を実施するための前記手段に入力される、と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むための手段と、
を備えるレイクフィンガ処理のための装置。
【請求項１２】
前記レイクフィンガ操作を実施するための前記手段が、回転操作を実施するための手段をさらに備え、前記回転操作を実施するための前記手段からの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ操作を実施するための前記手段に入力される、請求項１１に記載の装置。
【請求項１３】
前記回転操作が、前記サンプル内の搬送周波数オフセットを補償する、請求項１２に記載の装置。
【請求項１４】
前記回転操作を実施するための前記手段が、
位相を生成するための手段と、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記サンプルを回転するための手段と、
を備える請求項１３に記載の装置。
【請求項１５】
前記逆拡散操作を実施するための前記手段が、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散するための手段と、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積するための手段と、
を備える請求項１１に記載の装置。
【請求項１６】
前記コードがパイロットコードを備える請求項１５に記載の装置。
【請求項１７】
前記逆拡散操作を実施するための前記手段が、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散するための手段と、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するための手段と、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するための手段と、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するための手段と、
を備える請求項１１に記載の装置。
【請求項１８】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される請求項１７に記載の装置。
【請求項１９】
前記コードの前記時間シフトバージョンを生成するために、前記コードを１チップだけ遅延するための手段をさらに備える、請求項１７に記載の装置。
【請求項２０】
レジスタから実行ユニット内にサンプルをロードするように構成された読取り回路と、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施するように構成されたレイクフィンガ回路、ここにおいて、前記レイクフィンガ回路が、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施するように構成されたＦＩＲフィルタ回路、ここにおいて、前記ＦＩＲフィルタ操作が、前記ＦＩＲフィルタ回路に入力されるサンプルから分数チップ周期分だけ時間においてオフセットされた、フィルタされたサンプルを生成する、と、
逆拡散操作を実施するように構成された逆拡散回路、ここにおいて、前記ＦＩＲフィルタ回路からの前記フィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散回路に入力される、と、
を備える、と、
前記レイクフィンガ回路からの結果を前記レジスタに書き込むように構成された書込み回路と、
を備える実行ユニット。
【請求項２１】
前記レイクフィンガ回路が、回転操作を実施するように構成されたローテータをさらに備え、前記ローテータからの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ回路に入力される、請求項２０に記載の実行ユニット。
【請求項２２】
前記回転操作が、前記サンプル内の搬送周波数オフセットを補償する請求項２１に記載の実行ユニット。
【請求項２３】
前記逆拡散回路が、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散するように構成された乗算器と、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積するように構成されたアキュムレータと、
を備える請求項２０に記載の実行ユニット。
【請求項２４】
前記コードがパイロットコードを備える請求項２３に記載の実行ユニット。
【請求項２５】
前記逆拡散回路が、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散するように構成された第１の乗算器と、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するように構成された第１のアキュムレータと、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するように構成された第２の乗算器と、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するように構成された第２のアキュムレータと、
を備える請求項２０に記載の実行ユニット。
【請求項２６】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される請求項２５に記載の実行ユニット。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
[0126]本開示の先の説明は、当業者が本開示を作成または使用することを可能にするために与えられる。本開示に対する様々な修正が当業者には容易に明らかとなり、本明細書で定義される一般原理は、本開示の精神または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明される例に限定されないものとするが、本開示には、本明細書で開示される原理および新規な特徴に適合する最も広い範囲が与えられるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]  レイクフィンガ処理のための方法であって、
レジスタから実行ユニット内にサンプルをロードすることと、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施すること、ここにおいて、前記レイクフィンガ操作を実施することが、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施することと、
逆拡散操作を実施すること、ここにおいて、前記ＦＩＲフィルタ操作からのフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作に入力される、と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むことと、
を備える方法。
[Ｃ２]  前記レイクフィンガ操作を実施することが、回転操作を実施することをさらに備え、前記回転操作からの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ操作に入力されるＣ１に記載の方法。
[Ｃ３]  前記回転操作が、前記サンプル内の搬送周波数オフセットを補償するＣ２に記載の方法。
[Ｃ４]  前記回転操作を実施することが、
位相を生成することと、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記サンプルを回転することと、
を備えるＣ３に記載の方法。
[Ｃ５]  前記逆拡散操作を実施することが、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散することと、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積することと、
を備えるＣ１に記載の方法。
[Ｃ６]  前記コードがパイロットコードを備えるＣ５に記載の方法。
[Ｃ７]  前記逆拡散操作を実施することが、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散することと、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積することと、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散することと、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積することと、
を備えるＣ１に記載の方法。
[Ｃ８]  前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置されるＣ７に記載の方法。
[Ｃ９]  前記コードの前記時間シフトバージョンを生成するために、前記コードを１チップだけ遅延することをさらに備えるＣ７に記載の方法。
[Ｃ１０]  単一の命令を使用して前記レイクフィンガ操作を実施するように前記実行ユニットを構成することをさらに備えるＣ１に記載の方法。
[Ｃ１１]  レジスタから実行ユニット内にサンプルをロードするための手段と、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施するための手段、ここにおいて、前記レイクフィンガ操作を実施するための前記手段が、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施するための手段と、
逆拡散操作を実施するための手段、ここにおいて、前記ＦＩＲフィルタ操作を実施するための前記手段からのフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作を実施するための前記手段に入力される、と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むための手段と、
を備えるレイクフィンガ処理のための装置。
[Ｃ１２]  前記レイクフィンガ操作を実施するための前記手段が、回転操作を実施するための手段をさらに備え、前記回転操作を実施するための前記手段からの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ操作を実施するための前記手段に入力される、Ｃ１１に記載の装置。
[Ｃ１３]  前記回転操作が、前記サンプル内の搬送周波数オフセットを補償する、Ｃ１２に記載の装置。
[Ｃ１４]  前記回転操作を実施するための前記手段が、
位相を生成するための手段と、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記サンプルを回転するための手段と、
を備えるＣ１３に記載の装置。
[Ｃ１５]  前記逆拡散操作を実施するための前記手段が、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散するための手段と、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積するための手段と、
を備えるＣ１１に記載の装置。
[Ｃ１６]  前記コードがパイロットコードを備えるＣ１５に記載の装置。
[Ｃ１７]  前記逆拡散操作を実施するための前記手段が、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散するための手段と、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するための手段と、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するための手段と、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するための手段と、
を備えるＣ１１に記載の装置。
[Ｃ１８]  前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置されるＣ１７に記載の装置。
[Ｃ１９]  前記コードの前記時間シフトバージョンを生成するために、前記コードを１チップだけ遅延するための手段をさらに備える、Ｃ１７に記載の装置。
[Ｃ２０]  レジスタから実行ユニット内にサンプルをロードするように構成された読取り回路と、
前記実行ユニット内で前記サンプルに対するレイクフィンガ操作を実施するように構成されたレイクフィンガ回路、ここにおいて、前記レイクフィンガ回路が、
有限インパルス応答（ＦＩＲ）フィルタ操作を実施するように構成されたＦＩＲフィルタ回路と、
逆拡散操作を実施するように構成された逆拡散回路、ここにおいて、前記ＦＩＲフィルタ回路からのフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散回路に入力される、と、
を備える、と、
前記レイクフィンガ回路からの結果を前記レジスタに書き込むように構成された書込み回路と、
を備える実行ユニット。
[Ｃ２１]  前記レイクフィンガ回路が、回転操作を実施するように構成されたローテータをさらに備え、前記ローテータからの回転されたサンプルが、前記レジスタを通ることなく前記ＦＩＲフィルタ回路に入力される、Ｃ２０に記載の実行ユニット。
[Ｃ２２]  前記回転操作が、前記サンプル内の搬送周波数オフセットを補償するＣ２１に記載の実行ユニット。
[Ｃ２３]  前記逆拡散回路が、
前記フィルタされたサンプルをコードで逆拡散されたサンプルに逆拡散するように構成された乗算器と、
シンボルを生成するために、前記コードの長さにわたって前記逆拡散されたサンプルを蓄積するように構成されたアキュムレータと、
を備えるＣ２０に記載の実行ユニット。
[Ｃ２４]  前記コードがパイロットコードを備えるＣ２３に記載の実行ユニット。
[Ｃ２５]  前記逆拡散回路が、
前記フィルタされたサンプルをコードで第１の逆拡散されたサンプルに逆拡散するように構成された第１の乗算器と、
第１のシンボルを生成するために、前記コードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するように構成された第１のアキュムレータと、
前記フィルタされたサンプルを前記コードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するように構成された第２の乗算器と、
第２のシンボルを生成するために、前記コードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するように構成された第２のアキュムレータと、
を備えるＣ２０に記載の実行ユニット。
[Ｃ２６]  前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置されるＣ２５に記載の実行ユニット。
【手続補正書】
【提出日】平成28年9月30日(2016.9.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
レイクフィンガ処理のための方法であって、
レジスタから実行ユニット内にサンプルをロードすることと、
前記実行ユニット内で前記レジスタからの前記サンプルに対するレイクフィンガ操作を実施すること、ここにおいて、前記レイクフィンガ操作を実施することが、
第１のフィルタされたサンプルおよび第２のフィルタされたサンプルを生成するために、前記レジスタからの前記サンプルに対する有限インパルス応答（ＦＩＲ）フィルタ操作を実施すること、前記第１のフィルタされたサンプルは、前記第２のフィルタされたサンプルから時間においてオフセットされる、と、
前記第１のフィルタされたサンプルおよび前記第２のフィルタされたサンプルに対する逆拡散操作を実施すること、ここにおいて、前記ＦＩＲフィルタ操作からの前記第１のフィルタされたサンプルおよび前記第２のフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作に入力される、と、
を備え、前記逆拡散操作を実施することが、
前記第１のフィルタされたサンプルを第１のコードで第１の逆拡散されたサンプルに逆拡散することと、
前記第２のフィルタされたサンプルを前記第１のコードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散することと、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むことと、
を備える、方法。
【請求項２】
前記レイクフィンガ操作を実施することが、前記サンプルが前記ＦＩＲフィルタ操作に入力される前に、前記レジスタからの前記サンプルに対する回転操作を実施することをさらに備える、請求項１に記載の方法。
【請求項３】
前記回転操作が、前記レジスタからの前記サンプル内の搬送周波数オフセットを補償する、請求項２に記載の方法。
【請求項４】
前記回転操作を実施することが、
位相を生成することと、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記レジスタからの前記サンプルを回転することと、
を備える、請求項３に記載の方法。
【請求項５】
前記逆拡散操作を実施することが、前記第２のフィルタされたサンプルを第２のコードで第３の逆拡散されたサンプルに逆拡散することを備える、請求項１に記載の方法。
【請求項６】
前記第２がパイロットコードを備える、請求項５に記載の方法。
【請求項７】
前記逆拡散操作を実施することが、
第１のシンボルを生成するために、前記第１のコードの長さにわたって前記第１の逆拡散されたサンプルを蓄積することと、
第２のシンボルを生成するために、前記第１のコードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積することと、
を備える、請求項１に記載の方法。
【請求項８】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される、請求項７に記載の方法。
【請求項９】
前記第１のコードの前記時間シフトバージョンを生成するために、前記第１のコードを１チップだけ遅延することをさらに備える、請求項７に記載の方法。
【請求項１０】
単一の命令を使用して前記レイクフィンガ操作を実施するように前記実行ユニットを構成することをさらに備える、請求項１に記載の方法。
【請求項１１】
レジスタから実行ユニット内にサンプルをロードするための手段と、
前記実行ユニット内で前記レジスタからの前記サンプルに対するレイクフィンガ操作を実施するための手段、ここにおいて、前記レイクフィンガ操作を実施するための前記手段が、
第１のフィルタされたサンプルおよび第２のフィルタされたサンプルを生成するために、前記レジスタからの前記サンプルに対する有限インパルス応答（ＦＩＲ）フィルタ操作を実施するための手段、前記第１のフィルタされたサンプルは、前記第２のフィルタされたサンプルから時間においてオフセットされる、と、
前記第１のフィルタされたサンプルおよび前記第２のフィルタされたサンプルに対する逆拡散操作を実施するための手段、ここにおいて、前記ＦＩＲフィルタ操作からの前記第１のフィルタされたサンプルおよび前記第２のフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散操作に入力される、と、
を備え、前記逆拡散操作を実施するための前記手段が、
前記第１のフィルタされたサンプルを第１のコードで第１の逆拡散されたサンプルに逆拡散するための手段と、
前記第２のフィルタされたサンプルを前記第１のコードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するための手段と、
を備える、と、
前記レイクフィンガ操作からの結果を前記レジスタに書き込むための手段と、
を備える、レイクフィンガ処理のための装置。
【請求項１２】
前記レイクフィンガ操作を実施するための前記手段が、前記サンプルが前記ＦＩＲフィルタ操作を実施するための前記手段に入力される前に、前記レジスタからの前記サンプルに対する回転操作を実施するための手段をさらに備える、請求項１１に記載の装置。
【請求項１３】
前記回転操作が、前記レジスタからの前記サンプル内の搬送周波数オフセットを補償する、請求項１２に記載の装置。
【請求項１４】
前記回転操作を実施するための前記手段が、
位相を生成するための手段と、
前記搬送周波数オフセットを補償するために、前記生成した位相によって前記レジスタからの前記サンプルを回転するための手段と、
を備える、請求項１３に記載の装置。
【請求項１５】
前記逆拡散操作を実施するための前記手段が、前記第２のフィルタされたサンプルを第２のコードで第３の逆拡散されたサンプルに逆拡散するための手段を備える、請求項１１に記載の装置。
【請求項１６】
前記第２のコードがパイロットコードを備える、請求項１５に記載の装置。
【請求項１７】
前記逆拡散操作を実施するための前記手段が、
第１のシンボルを生成するために、前記第１のコードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するための手段と、
第２のシンボルを生成するために、前記第１のコードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するための手段と、
を備える、請求項１１に記載の装置。
【請求項１８】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される、請求項１７に記載の装置。
【請求項１９】
前記第１のコードの前記時間シフトバージョンを生成するために、前記第１のコードを１チップだけ遅延するための手段をさらに備える、請求項１７に記載の装置。
【請求項２０】
レジスタから実行ユニット内にサンプルをロードするように構成された読取り回路と、
前記実行ユニット内で前記レジスタからの前記サンプルに対するレイクフィンガ操作を実施するように構成されたレイクフィンガ回路、ここにおいて、前記レイクフィンガ回路が、
第１のフィルタされたサンプルおよび第２のフィルタされたサンプルを生成するために、前記レジスタからの前記サンプルに対する有限インパルス応答（ＦＩＲ）フィルタ操作を実施するように構成されたＦＩＲフィルタ回路、前記第１のフィルタされたサンプルは、前記第２のフィルタされたサンプルから時間においてオフセットされる、と、
前記第１のフィルタされたサンプルおよび前記第２のフィルタされたサンプルに対する逆拡散操作を実施するように構成された逆拡散回路、ここにおいて、前記ＦＩＲフィルタ回路からの前記第１のフィルタされたサンプルおよび前記第２のフィルタされたサンプルが、前記レジスタを通ることなく前記逆拡散回路に入力される、と、
を備え、前記逆拡散回路が、
前記第１のフィルタされたサンプルを第１のコードで第１の逆拡散されたサンプルに逆拡散するように構成された第１のデスプレッダと、
前記第２のフィルタされたサンプルを前記第１のコードの時間シフトバージョンで第２の逆拡散されたサンプルに逆拡散するように構成された第２のデスプレッダと、
を備える、と、
前記レイクフィンガ回路からの結果を前記レジスタに書き込むように構成された書込み回路と、
を備える、実行ユニット。
【請求項２１】
前記レイクフィンガ回路が、前記サンプルが前記ＦＩＲフィルタ回路に入力される前に、前記レジスタからの前記サンプルに対する回転操作を実施するように構成されたローテータをさらに備える、請求項２０に記載の実行ユニット。
【請求項２２】
前記回転操作が、前記レジスタからの前記サンプル内の搬送周波数オフセットを補償する、請求項２１に記載の実行ユニット。
【請求項２３】
前記逆拡散回路が、前記第２のフィルタされたサンプルを第２のコードで第３の逆拡散されたサンプルに逆拡散するように構成された第３のデスプレッダを備える、請求項２０に記載の実行ユニット。
【請求項２４】
前記第２のコードがパイロットコードを備える、請求項２３に記載の実行ユニット。
【請求項２５】
前記逆拡散回路が、
第１のシンボルを生成するために、前記第１のコードの長さにわたって前記第１の逆拡散されたサンプルを蓄積するように構成された第１のアキュムレータと、
第２のシンボルを生成するために、前記第１のコードの前記時間シフトバージョンの長さにわたって前記第２の逆拡散されたサンプルを蓄積するように構成された第２のアキュムレータと、
を備える、請求項２０に記載の実行ユニット。
【請求項２６】
前記第１および第２のシンボルが、チップの半分、または１チップの間隔を置いて配置される、請求項２５に記載の実行ユニット。
【請求項２７】
前記逆拡散回路が、前記第１のフィルタされたサンプルを前記第１のコードの前記時間シフトバージョンで第３の逆拡散されたサンプルに逆拡散するように構成された第３のデスプレッダをさらに備える、請求項２０に記載の実行ユニット。
【請求項２８】
前記時間におけるオフセットが、チップ期間の半分であり、前記第１のコードの前記時間シフトバージョンが、前記第１のコードを１チップ期間だけ遅延することによって生成される、請求項２０に記載の実行ユニット。
【国際調査報告】
2017506033.tif 000022
2017506033.tif 000023