(57)【要約】  本発明では、複数の個別スクリーンモジュールを備えたスクリーン配置上で、いわゆる画像フォーマット（１３）の形式で構成された情報、特に製品および／または広告の情報内容を表示するためのデバイスおよび方法が提供される。また、本発明では、そのような表示デバイスの作動方法、および上記の画像フォーマット（１３）の生成方法も提供される。個別スクリーンモジュール（１１）に対応するいわゆる画像部分フォーマット（１４）を形成するための画像フォーマット（１３）の処理は、プログラマブルロジックＩＣ技術を用いて実行される。好ましくは、画像部分フォーマット（１４）は、個別スクリーンモジュール（１１）に並列に通信される。
2017534080.tif 000002
【特許請求の範囲】
【請求項１】
複数の個別スクリーンモジュール（１１）を備えたスクリーンと、スクリーンモジュール（１１）を制御するための電子制御回路（１２）と、を有する表示デバイス（１０）において、
前記電子制御回路（１２）は、スクリーン表示に対応する、受信する画像フォーマット（２０）を処理し、複数の個別スクリーンモジュール（１１）での表示に対応する個々の画像部分フォーマット（２１、２２、２３）を取得し、そのように処理された画像部分フォーマット（２１、２２、２３）を対応するスクリーンモジュールに送信し、
前記電子制御回路（１２）は、前記個別スクリーンモジュール（１１）から独立したユニットとして、更に、プログラマブルロジックＩＣ技術（１８）に基づいて、特にフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）またはＳｏＣ（システムオンチップ）技術に基づいて実装され、
前記電子制御回路（１２）は、入力ソースからの画像フォーマット（２０）を受信するための入力（１３）と、個々の画像部分フォーマット（２１、２２、２３）を送信するための、対応するスクリーンモジュール（１１）に接続された複数の出力（１４）と、を有し、
前記画像部分フォーマット（２１、２２、２３）は、前記出力（１４）から対応するスクリーンモジュール（１１）に並列に送信される、
表示デバイス（１０）。
【請求項２】
電子制御回路（１２）は、ハードウェア記述言語（ＨＤＬ）使用のもとに、特にＶＨＤＬ（ベリーハイスピードインテグレーテッドサーキットハードウェアデスクリプションランゲージ）言語もしくはＶｅｒｉｌｏｇ（ヴェリログ）言語の使用のもとで実装されている、
請求項１に記載の表示デバイス（１０）。
【請求項３】
受信する画像フォーマットが、１９２０×１０８０画素まで、もしくは１９２０×１２００画素までの解像度を有している場合、
プログラマブルロジックＩＣ技術の集積回路（ＩＣ）、特にＦＰＧＡは、１，２００〜２，０００，０００  ＧＥ（ゲートイクイバレント）の論理的複雑性を、特に１，２００〜１５０，０００  ＧＥの論理的複雑性を有している、
請求項１または２に記載の表示デバイス（１０）。
【請求項４】
電子制御回路（１２）から１つのスクリーンモジュール（１１）への１つの画像部分フォーマット（２１、２２、２３）の送信がデジタル形式で行われ、
画像フォーマット（２０）の個々の画素が、特に１８、２４および／または３２ビットのデータワードで表される、
請求項１から３のいずれかに記載の表示デバイス（１０）。
【請求項５】
画像部分フォーマット（２１、２２、２３）は、小振幅差動信号方式（ＬＶＤＳ）および／またはトランジスタトランジスタロジック（ＴＴＬ）インターフェイス（１４）を介して個別スクリーンモジュール（１１）へ送信され、
前記ＬＶＤＳインターフェイスは、とりわけ長距離、特に１メートル以上の距離で画像部分フォーマットの送信に使用される、
請求項１から４のいずれかに記載の表示デバイス（１０）。
【請求項６】
少なくとも１つのスクリーンモジュール（１１）は、薄膜トランジスタ（ＴＦＴ）ディスプレイおよび／または有機ＥＬ（ＯＬＥＤ）ディスプテイおよび／またはアクティブマトリクス式有機ＥＬ（ＡＭＯＬＥＤ）などのディスプレイとして実装されている、
請求項１から５のいずれかに記載の表示デバイス（１０）。
【請求項７】
スクリーンモジュール（１１）は、１０２４×６００画素までの解像度を有し、その中でも、３２０×２４０、４００×２４０、４８０×２７２、４８０×３２０、６４０×４８０、８００×４８０、８００×６００、および／または、１０２４×６００画素の解像度を有する、
請求項６に記載の表示デバイス（１０）。
【請求項８】
画像フォーマット（２０）は、固定もしくは可変解像度を、特に１９２０×１２００画素までの解像度を有している、
請求項１から７のいずれかに記載の表示デバイス（１０）。
【請求項９】
電子制御回路（１２）は、画像メモリ（１５）を備えており、
前記画像メモリ（１５）は、ダブルバッファリングまたはトリプルバッファリングで使用される、
請求項１から８のいずれかに記載の表示デバイス（１０）。
【請求項１０】
前記表示デバイス（１０）は、製品情報および／または広告表示デバイスとして構成されている、
請求項１から９のいずれかに記載の表示デバイス（１０）。
【請求項１１】
前記スクリーンモジュール（１１）の少なくとも一部は、対話型ディスプレイとして実装されている、
請求項１から１０のいずれかに記載の表示デバイス（１０）。
【請求項１２】
請求項１から１１のいずれかに記載の表示デバイス（１０）の作動方法。
【請求項１３】
画像フォーマット（２０）を表示デバイス（１０）で表示する方法において、
前記表示デバイス（１０）は、複数の個別スクリーンモジュール（１１）を備えたスクリーンを有し、
入力ソースからの前記画像フォーマット（２０）のデータを、電子制御回路（１２）で処理し、前記個別スクリーンモジュール（１１）の表示に対応する複数の画像部分フォーマット（２１、２２、２３）のデータを取得し、
画像部分フォーマット（２１、２２、２３）のデータを取得するための画像フォーマット（２０）のデータの処理は、ハードウェア記述言語（ＨＤＬ）使用のもとに適切に形成されたプログラマブルロジックＩＣ（集積回路）（１８）で、特にフィールドプログラマブルゲートアレイ（ＦＰＧＡ）で、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）で、あるいは、システムオンチップ（ＳｏＣ）集積回路で行われる、
方法。
【請求項１４】
画像部分フォーマット（２１、２２、２３）の少なくとも一部は、電子制御回路（１２）から個別スクリーンモジュール（１１）に並列に送信される、
請求項１３に記載の方法。
【請求項１５】
請求項１から１４のいずれかに記載の表示デバイス（１０）で表示するための、画像フォーマット（２０）を生成するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の個別スクリーンモジュールを備えたスクリーン上で、いわゆる画像フォーマットの形式で構成された情報、特に製品および／または広告の情報内容を表示するためのデバイスおよび方法に関する。また、本発明はそのような表示デバイスの作動方法、および上記の画像フォーマットの生成方法にも関する。
【背景技術】
【０００２】
例えば製品やサービスの販売において、その製品やサービスの内容を、潜在顧客および／または宣伝されている製品あるいはサービス類の近辺で紹介するのが有益であろうことは、知られている。この情報は、宣伝内容、価格、告知、その他の情報を含む製品およびサービスについての情報である。ここでは、上記のような情報を潜在顧客に包括的に紹介すること、できるだけ素早く潜在顧客それぞれの情報ニーズに対応することが、特に有益である。
【０００３】
この課題を解決するために、特許文書ＲＵ２２４８６０９Ｃ２では宣伝情報を表示するための方法およびデバイスを提案しており、そこでは、宣伝されている製品や消費者グループの近辺、たとえば商店のレジ上方に配置された多数のスクリーンとスピーカが、製品関連情報を再生する。製品関連情報は中央制御ユニットから送信され、スクリーンおよびスピーカに配信される。ＲＵ２２４８６０９Ｃ２で説明されている解決方法の弱点の１つは、宣伝内容をいくつかのスクリーンやスピーカで再生するためには、スクリーン毎に１つの制御サーバで制御しなければならないことである。それに加えて、唯一の制御サーバに制御されたスクリーンとスピーカユニットは、同一内容しか再生できない。
【０００４】
特許文書ＤＥ６９０３２０１６Ｔ２では、もう１つ他の解決方法が提供されている。この文書では、画像・映像をいくつかのスクリーンに表示できるビデオウォールとして知られている表示システムが記載されている。ＤＥ６９０３２０１６Ｔ２で説明されている表示システムは、中央演算機とランダムアクセスメモリを備え、そのランダムアクセスメモリは、中央演算機でアドレス指定できるいくつかのメモリスロットを有し、各メモリスロットは各スクリーンのチャンネルに対応し、その各チャンネルにはランダムアクセスメモリに接続されているスクリーンドライバが備わっており、このスクリーンドライバは対応するそれぞれのスクリーンに画像信号を提供するよう機能する。そこで、中央演算機は選択されたランダムアクセスメモリのいずれにも映像データを書き込むことができ、スクリーンドライバは表示する画像信号を対応するスクリーンに同時に送信するために、画像データを並行にメモリスロットから読み出すことができ、それによって、各スクリーンには画像が一部ずつ表示され、これらいくつかのスクリーンを介して全体画像が表示される。この表示システムにおける各スクリーンの解像度は、スクリーンの数には左右されない。コンピュータによるグラフィックおよびテキスト生成コストがビデオフィルム作成コストに比較して非常に低く抑えられること、またそれによりビデオウォールの使用機会がかなり高まることが、文書ＤＥ６９０３２０１６Ｔ２では有利な点として特に強調されている。これにより、各表示場所で前もって撮影されたビデオを用意する必要性がなくなった。それに加えて、グラフィックおよびテキストを生成するためにコンピュータを使用することで、表示する情報を簡単に更新できるという有利な点もある。
【０００５】
ＤＥ６９０３２０１６Ｔ２に記載された解決方法の重要な短所は、ビデオウォールにはよくあることだが、個別部分から成るより大きな画像が個別スクリーンで表示されていることで、つまり、１つの画像がいくつかのスクリーン上に拡大されるだけだということである。これに加えて、ＤＥ６９０３２０１６Ｔ２による表示システムの構造は、非常に複雑かつコストがかかる。というのは、表示システムを実現するためには、たとえば中央演算機や、各スクリーンのための集積回路の形で補足的なスクリーンドライバが必要になるからである。これに加えて、このようなビデオウォールの使用範囲は、比較的限定されている。
【０００６】
複数の個別スクリーンモジュールを備えたスクリーンを有する表示デバイスのための他の解決策は、特許文書ＤＥ１０２０１１０１２１７３Ａ１に記載されている。この表示デバイスは、スクリーンモジュールを制御するために電子制御回路を備え、その電子制御回路は、いわゆる部分フォーマットから成る画像フォーマットをスクリーンモジュールへ送信するために形成されている。個別の部分フォーマットの表示を対応するスクリーンモジュールによって実現するために、各スクリーンモジュールは電子選択回路を装備している。各スクリーンモジュールの電子選択回路が、電子制御回路が送信する全ての画像フォーマットのデータストリームから表示すべき部分フォーマットを自動的に見つけ出すので、電子制御回路による個別スクリーンモジュールのアドレス指定を必要としないことが、この解決方法ＤＥ１０２０１１０１２１７３Ａ１の有利な点として強調されている。ＤＥ１０２０１１０１２１７３Ａ１から知られている解決方法の重要な短所は、各スクリーンモジュールに電子選択回路が必要なことによって、表示デバイスのコストが上昇することである。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって本発明の課題は、先行技術から知られている表示デバイスの短所を、表示デバイスの性能および使用機会の多様性をそこなわず、克服することにある。また上記課題へのシナジー効果という意味で、知られているいくつかのスクリーンモジュールを備えた表示システムと比較して、この発明のさらなる課題はいっそうのコスト削減にある。
【課題を解決するための手段】
【０００８】
この課題を、請求項１による表示デバイスと、請求項１２によるこのようなデバイスの作動方法と、請求項１３による画像フォーマットの表示方法と、請求項１５による画像フォーマットの生成方法と、を用いて解決する。従属請求項には本発明の好ましい実施形態が記載されている。
【０００９】
この発明は、複数の個別スクリーンモジュールを備えたスクリーンを有し、スクリーンモジュールを制御するための電子制御回路を有する表示デバイスを開示し、その電子制御回路は、スクリーン表示に対応する画像フォーマットを送信するために実装されており、その画像フォーマットが複数の個別スクリーンモジュールの表示に対応した画像部分フォーマットを有している。本発明では、プログラマブルロジックＩＣ技術の使用のもとで、電子制御回路が実装される。ここで、略語「ＩＣ」はインテグレーテッドサーキットまたは集積回路を意味する。本発明によるプログラマブルロジックデバイスの使用で、表示デバイスの性能および使用機会の多様性を維持しながら、システムコストを大幅に削減できる。
【００１０】
ここではプログラマブルロジックＩＣ技術として、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）技術およびコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）技術、またはシステムオンチップ（ＳｏＣ）技術が考慮に入るが、ここではＦＰＧＡ技術が好ましい。本発明による表示デバイスもしくは表示方法でプログラマブルロジックＩＣ技術の使用によって、従来のソフトウエアによって制御されたコンピュータもしくはプロセッサ（ＣＰＵ）を基礎とする解決方法を、ほとんどまたは完全に必要としなくなる。
【００１１】
デジタル技術においてフィールドプログラマブルゲートアレイまたはその略語ＦＰＧＡという用語は、論理回路をプログラムできる集積回路（ＩＣ）を指している。その際、上記英語表記はおよそ、（使用）現場でプログラムできる（論理）ゲートアレイと訳すことができる。したがってＦＰＧＡとは、顧客によってプログラムもしくは設定できる、多数の相互接続可能な機能ユニットから成るデジタル集積回路である。
【００１２】
一般的なコンピュータ、サーバ、また似たような制御ユニットのプログラミングとは違い、ＦＰＧＡブロックでプログラムという用語は、時間経過の規定には副次的にしか関連しない。ＦＰＧＡプログラミングでは、ＦＰＧＡデバイスの機能構成の定義が重要である。構成規則のプログラミングによって、まずＦＰＧＡの個別汎用ブロックの基本的な機能方法およびそれらの相互接続を確定する。これは、ＦＰＧＡ設定とも言い換えられる。
【００１３】
ＦＰＧＡはしばしば、デジタルな、かつ（再）設定可能なコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）ブロックと同等に扱われる、もしくは比較される。ＦＰＧＡとＣＰＬＤの主要な違いは、ＦＰＧＡに比べてＣＰＬＤが基本的により単純な構成を備えていることにある。特にＣＰＬＤは、論理ブロックに目の細かいアレイ（フィールド）および、いわゆるフリップフロップを持たず、様々な入力信号を様々な出力信号に接続できる、設定可能なスイッチマトリックスのみを持つ。ＦＰＧＡやＳｏＣと比較してＣＰＬＤのより単純な構造のため、ＣＰＬＤは電力消費においてより経済的であり、場合によってはより速い応答時間を有する。
【００１４】
本発明によると、ＦＰＧＡのようなプログラマブルロジックＩＣ技術のブロックあるいは集積回路（ＩＣ）の論理的複雑性あるいは集積度が、１，２００〜２，０００，０００  ＧＥ（ゲートイクイバレント）の範囲にあると、特に効果的である。一般的に、ある回路を実現するために必要なゲートの数をＧＥで示す。この論理的複雑性を持つプログラマブルロジックＩＣブロックは、そのようなロジックＩＣブロックの性能のここで述べた目的のための最適化、すなわち、複数の個別スクリーンモジュールを備えたスクリーンを有する表示デバイスの制御のための最適化、および、そのプログラマブルロジックＩＣブロックのプログラミングの手間と購入コストの最適化を、同時的あるいは累積的に可能にする。
【００１５】
受信する画像フォーマットが１９２０×１０８０画素まで（フルハイビジョンまたはフルＨＤ）もしくは１９２０×１２００画素（ワイドＵＸＧＡまたはＷＵＸＧＡ）までの解像度を有している場合、本発明による表示デバイスの制御のために、ＦＰＧＡのようなプログラマブルロジックＩＣ技術ブロックの論理的複雑性もしくは集積度が、１，２００〜１５０，０００  ＧＥの範囲にあると、特に効果的である。受信する画像フォーマットが３８４０×２１６０画素（クアッドフルＨＤ）もしくは４０９６×２１６０画素（ウルトラＨＤ）までの解像度を要する将来的応用の処理のために、２，０００，０００  ＧＥまでの論理的複雑性をもったプログラマブルロジックＩＣ技術ブロックも使用することができる。
【００１６】
電子制御回路を使ってスクリーンモジュールの直接制御を可能にするためには、ＦＰＧＡのようなプログラマブルロジックＩＣ技術ブロックで、インプット／アウトプット（Ｉ／Ｏ）の端子もしくはピンの総数が、４０〜５００まで使用されると、特に効果的である。その際、プログラマブルロジックＩＣ技術ブロックでの必要なＩ／Ｏピンの正確な数は、スクリーンモジュールのインターフェイスの性質に左右される。このため、ＴＴＬもしくはＬＶＴＴＬインターフェイスには、必要な色深度に応じてＲＧＢ色空間用に３〜３０のＩ／Ｏピンを、またスクリーンの構造に応じて制御シグナル用に２〜６のＩ／Ｏピンを使用するのが効果的である。ＬＶＤＳインターフェイスには、いわゆる２〜１０のツイストペア線、すなわち４〜２０のＩ／Ｏピンを使用するのが効果的である。
【００１７】
本発明によると、プログラマブルロジックＩＣ技術を基礎にした電子制御回路の設定を、ハードウェア記述言語（ＨＤＬ）使用のもとで、特にＶＨＤＬ（ベリーハイスピード・インテグレーテッドサーキット・ハードウェアデスクリプションランゲージ）言語もしくはＶｅｒｉｌｏｇ（ヴェリログ）言語の使用のもとで実施するのが望ましく、それにより電子制御回路の設定が非常に単純化され、時間的にも短縮される。
【００１８】
その際、画像部分フォーマットの少なくとも一部が並列に、つまり電子制御回路から個別スクリーンモジュールに設置された配線に並列に、個別スクリーンモジュールへ送信されるのが、特に望ましい。個別スクリーンモジュールへのそのような並列送信、もしくは電子制御回路によるそのような個別スクリーンモジュールの並列制御のためには、多様なインターフェイス、例えば小振幅差動信号方式（ＬＶＤＳ）および／またはトランジスタトランジスタロジック（ＴＴＬ）、あるいは低電圧トランジスタトランジスタロジック（ＬＶＴＴＬ）が使用できる。この方法の非常に有利な点は、電子制御回路が表示デバイスの個別スクリーンモジュールを直接アドレス指定もしくは制御することで、それによって各スクリーンモジュールでの電子選択回路の使用を回避できる。それに加えて、特にいくつかのスクリーンモジュールから成るスクリーンを使用して、いくつかのスクリーンモジュールに広がった動画を再生する場合、個別スクリーンモジュールへの画像部分フォーマットの並列送信は、同期の手間が少なくすむ。
【００１９】
本発明のスクリーンという用語では、ビデオウォールのようにスクリーンモジュールが必然的に横および／または縦に並んで配置されなくてもよいことは、留意されるべきである。反対に、個別スクリーンモジュールは顧客や製品もしくはサービス提供者の要求に応じて配置できる。そのため、個別スクリーンモジュールは例えば陳列棚で提供されている製品の下に直接配置でき、その際、値札の機能と同様に情報および／または広告表示板としての機能も果たす。また、個別スクリーンモジュールの使用や取付けに関して、他の可能性も考えられる。
【００２０】
さらに、電子制御回路から１つのスクリーンモジュールへの画像部分フォーマットの送信は、デジタル形式で行われることが好ましい。デジタルデータ通信は、ＶＧＡやＳＣＡＲＴケーブルなどを用いたアナログ接続に対して、大抵品質的に優れている。後者の２通信方法では、ビデオ出力でデジタルからアナログ、スクリーンでアナログからデジタルに戻す、（デジタルスクリーンでは不必要な）２回の信号変換が必要である。それに相応して、電子回路での処理時間に強い影響をおよぼす。画像部分フォーマットと画像フォーマットの個々の画素は、１８、２４および／または３２ビットのデータワードで表され、それによって表示されるビデオ信号の送信のために充分な色深度などが実現できる。
【００２１】
本発明の更なる好ましい実施形態では、画像部分フォーマットが小振幅差動信号方式（ＬＶＤＳ）および／またはトランジスタトランジスタロジック（ＴＴＬ）あるいは低電圧トランジスタトランジスタロジック（ＬＶＴＴＬ）のインターフェイスを介して、個別スクリーンモジュールへ送信される。ＴＴＬもしくはＬＶＴＴＬインターフェイスが、表示デバイスの電子制御回路とスクリーンモジュール間の短距離で信頼できるデータの送信に使用できる一方、ＬＶＤＳインターフェイスはとりわけ長距離、特に１メートル以上の距離で画像部分フォーマットの送信に使用できる。しかしながらＴＴＬもしくはＬＶＴＴＬインターフェイスは、小型で低コストのスクリーンモジュールに標準インターフェイスとしてすでに組み込まれていることがよくある。その際、電子制御回路は、さらにアイスクエアシー（ｌ２Ｃ）および／またはツーワイアシリアルインターフェイス（ＴＷＩ）を備えることができ、それによって追加制御情報の通信ができる。
【００２２】
本発明の好ましい実施形態では、画像フォーマットのデータはとりわけ、デジタルビジュアルインターフェイス（ＤＶＩ）および／またはトランジスタトランジスタロジック（ＴＴＬ）インターフェイスを介して電子制御回路に送信されるが、その場合、遷移数最少差動信号伝送方式（ＴＭＤＳ）技術を使用してもよい。しかしながら、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス、特にＵＳＢ  ２．０、ＵＳＢ  ３．０、ＵＳＢ  ３．１なども使用できる。
【００２３】
薄膜トランジスタ（ＴＦＴ）ディスプレイモジュールは、より優れたアドレス指定およびコントラストによってよりよい画質を提供するので、表示デバイスのスクリーンの少なくとも１つのスクリーンモジュールを、ＴＦＴディスプレイとして実装することが、本発明においては特に好ましい。それに加えて、ＴＦＴディスプレイモジュールは比較的安価なので、表示デバイスの製造コストがさらに最適化できる。さらに、最新のＴＦＴディスプレイモジュールは、デジタルオーディオおよび／またはビデオデータ、また電子制御回路の制御インフォメーションを直接に送信するために、すでに組み込まれたインターフェイス、特にＴＴＬもしくはＬＶＴＴＬおよび／またはＬＶＤＳインターフェイスを大抵有している。しかしながら、本発明はＴＦＴディスプレイモジュールのみの使用に限定されるものではなく、たとえば有機ＥＬ（ＯＬＥＤ）および／またはアクティブマトリクス式有機ＥＬ（ＡＭＯＬＥＤ）などのディスプレイモジュールが実装されてもよい。
【００２４】
前述のように、本発明によるスクリーンモジュールはＴＴＬ、ＬＶＴＴＬおよび／またＬＶＤＳ入力インターフェイスを備えていることが好ましい。ＴＴＬ、ＬＶＴＴＬ、およびＬＶＤＳインターフェイスは、市販のコンピュータの出力インターフェイス、つまり一般的なＶＧＡ、ＤＶＩ、ＨＤＭＩ、またはディスプレイポートのようなインターフェイスとはマッチしない。スクリーンモジュールの入力インターフェイスは、たとえばＶＧＡ、ＤＶＩ、ＨＤＭＩまたはディスプレイポートのような市販コンピュータの出力インターフェイスと、電気的にだけではなく、プロトコルレベルでも異なっている。それらの調整のためには制御ボードの追加が必要だが、一般的にはこの制御ボードは特定のディスプレイ解像度しかサポートしない。下記の低解像度ＴＦＴモジュールのような、本発明に関連して使用されるスクリーンモジュールは、市販のコンピュータもしくは上記の追加した制御ボードの出力インターフェイスによってサポートされてはいないので、従来の標準技術を用いた制御は不可能である。したがって本発明の実装で、市販のコンピュータモニタで一般的に使用されている制御ボードは必要なくなる。
【００２５】
さらに、本発明でスクリーンモジュールとして使用できるＴＦＴ、ＯＬＥＤ、ＡＭＯＬＥＤなどのディスプレイモジュールが、正確に制御しなければならない縦横ピクセルから成るある特定の解像度を有することが、留意されるべきである。また、市販のコンピュータとモニタのコンビネーションでは、コンピュータが出力する解像度がＴＦＴ、ＯＬＥＤ、ＡＭＯＬＥＤディスプレイのいわゆる実効解像度、すなわち表示機器の物理的デジタル解像度およびピクセル数には正確に一致しないことが、頻繁に見受けられる。それにもかかわらず制御を可能にするためには、上記の市販コンピュータモニタの制御ボードに更に複雑なリサイズもしくはスケーリングが必要になる。このようなスケーリングを必要としないということが、本発明の有利な点である。こうして、電子制御回路によって制御されるスクリーンモジュールの全実効解像度に正確に合致するように、受信する画像フォーマットの解像度を選択することができる。
【００２６】
また、例えば受信する画像フォーマットに埋め込まれているバーコード、ＱＲ（クイックレスポンス）コードやそれに似た物のような機械読み取り可能なコードを再現する場合、前記スケーリングは本発明による表示デバイスでは望ましくない場合もある。このような場合には、白黒コードのパターンで白黒の境界が充分鮮明に表示されることが重要である。もしコードパターンがスケーリングされた場合、補間されたスケーリングによっていわゆる「色剥げ」した境界、つまり、白黒の境界に濃淡の段階的なグレー部が表示されてしまう。これによって、コードがスクリーンモジュールから機械で読み込めなくなる可能性がある。
【００２７】
ＴＦＴ、ＯＬＥＤ、ＡＭＯＬＥＤモジュールのように現在市販されているディスプレイモジュールは、大抵２４ビットの色深度、特にハイエンドディスプレイモジュールでは３０ビットの色深度を有していることに留意すべきである。この２４ビットもしくは３０ビットを正確に制御しなければならない。本発明の実施に好ましい、より小型のディスプレイモジュールでは、例えば２４ビットもしくは３０ビットに対応して２４線もしくは３０線を介して、電子制御回路によって制御が並列に行われる。色情報に加えて、スクリーンモジュールには制御信号も必要である。スクリーンモジュールの構造に応じて、次の制御信号のいくつかあるいはすべてが必要である。すなわち、いわゆるクロック／データ信号、水平同期／垂直同期信号、各行の個々のアクティブパートをマークするディスプレイイネーブル信号、バックライトのアクティブ化信号、ディスプレイ輝度の制御信号。本発明によると、色深度を１ビットまで削減することが可能だが、それは市販のコンピュータモニタでは不可能であり、また市販のコンピュータに典型的な使用法として適切ではない。それに対して、より高い解像度の、またその結果より高い周波数の市販のコンピュータモニタでは、並列データをＤＶＩまたはＨＤＭＩ、もしくはディスプレイポート信号としてまずシリアル化し、その後ＬＣＤ、ＴＦＴ、ＯＬＥＤモニタのようなモニタに送信する。
【００２８】
表示デバイスのコストを手頃に保つため、スクリーンモジュールおよび／またはこれに属する画像部分フォーマットが１０２４×６００画素までの解像度を有していることが好ましく、その中でも、３２０×２４０、４００×２４０、４８０×２７２、４８０×３２０、６４０×４８０、８００×４８０、８００×６００、および／または１０２４×６００画素の解像度が特に好ましい。
【００２９】
画像部分フォーマット、もしくはそれに属するスクリーンモジュールの全てもしくは一部分は、同一の解像度を有していてもよい。また本発明では、画像部分フォーマットおよびこれに属するスクリーンモジュールを様々に分割してもよい。したがって本発明による表示デバイスは、１９２０×１２００画素の画像フォーマット解像度では、例えば３２０×２４０画素の解像度を有する同一の３０ディスプレイモジュールで、または、３２０×２４０画素の解像度を有する６ディスプレイモジュールと４８０×３２０画素の解像度を有する６ディスプレイモジュールと６４０×４８０画素の解像度を有する３ディスプレイモジュールで、実施できる。
【００３０】
本発明による表示デバイスの電子制御回路は、受信する画像フォーマットを個別の画像部分フォーマットに処理し、それを対応するスクリーンモジュールに送信するが、その際並列に送信するのが好ましい。画像部分フォーマットは電子制御回路で、対応するスクリーンモジュールでの再生に適するよう処理される。画像フォーマットの処理を最適化するために、電子制御回路は画像メモリを備えており、その画像メモリは、ダブルバッファリングまたはトリプルバッファリングを使用するのが好ましい。それによって、スクリーンモジュールへの出力のために画像部分フォーマットを完全に利用でき、したがって、ちらつきのない継続的なフレームレートが保証される。
【００３１】
スクリーンコンテンツのさらなる処理に使用する中間ストレージには、例えばＳＤＲＡＭ、ＤＤＲ、ＤＤＲ２、ＤＤＲ３などの様々なタイプのメモリが使用できる。その際好ましいメモリサイズは、受信する画像フォーマットの解像度に左右され、バッファリングの種類、すなわちマルチバッファリングかシングルバッファリングかによって最適化される。必要なメモリバンド幅、すなわちメモリがインターフェイスを介して１つの時間単位に処理や読み取りおよび／または書き込みを行えるデータ量は、受信する画像フォーマットの解像度および選択された画像フレームレートに左右される。スクリーンモジュール上で例えばビデオコンテンツが表示される場合、受信する画像フォーマットとして約６０〜１００ヘルツの一般的なフレームレートに加えて、２４ヘルツに至るまで使用することができる。これにより、必要なメモリブロックの最適化が行われる。それに対して、静的あるいは準静的コンテンツのみをスクリーンモジュールで表示する場合、受信する画像フォーマットのフレームレートはさらに削減できる。例えば１ヘルツすなわち毎秒１画像にまで、あるいはそれ以上の削減によって、さらに必要なメモリバンド幅の最適化を行うことができる。本発明は、現在好んで使用されている２４ビットの色深度を要求に応じて３０ビットに増したり、あるいは、必要なメモリサイズもしくはメモリバンド幅を最適化するために、１８ビットかそれ以下に減らすことができる。
【００３２】
本発明による表示デバイスは、幅広く使用することができる。しかしながら、製品もしくはサービスに関連する情報の再生、および／または広告の再生に使用するのが、特に効果的である。
【００３３】
特に好ましい実施形態では、少なくともスクリーンモジュールの一部が対話型ディスプレイになり、それによって、例えば顧客との双方向性交流が可能になる。この交流は、いわゆるタッチスクリーン（タッチ感応入力モジュール）あるいはジェスチャー制御によって実現できる。この場合、個別スクリーンモジュールは通常、提供される製品もしくはサービスのすぐ近くに配置され、それらの情報をちょうど必要としている顧客に、伝達することができる。しかしまた、製品およびサービス提供者はこの性質を、例えば商品の棚卸しなど自らのために役立てることもできる。
【００３４】
本発明はまた、本発明による表示デバイスの作動方法にも関する。
【００３５】
さらにこの発明で開示される、複数の個別スクリーンモジュールを備えたスクリーンを有する表示デバイスにおける画像フォーマットの表示方法では、入力ソースからの画像フォーマットデータが、電子制御回路で、個別スクリーンモジュールの表示に対応するいくつかの画像部分フォーマットに処理される。本発明で、ハードウェア記述言語（ＨＤＬ）使用のもとに適切に構成されたプログラマブルロジックＩＣ（集積回路）で、特にフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、コンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）、あるいはシステムオンチップ（ＳｏＣ）集積回路で、画像フォーマットデータが画像部分フォーマットデータに処理される。本発明の解決方法によって、電子制御回路によってスクリーンモジュールへ送信するための画像部分フォーマットを、より効率的に処理できることに加え、製造コストも削減することができる。
【００３６】
さらに、本発明による表示方法の好ましい実施形態では、少なくとも画像部分フォーマットの一部が、電子制御回路から個別スクリーンモジュールに並列送信される。
【００３７】
最後に、本発明は、本発明による表示デバイスで表示するための画像フォーマットの生成方法に関する。特に好ましい実施形態としては、例えば画像および／または映像コンテンツの形式で入力ソースから電子制御回路に送信される画像フォーマットは、いくつかのスクリーンモジュールで、画像フォーマットのデータ、すなわち画像および／または映像コンテンツを視聴者が関連づけて知覚できるように再生することを可能にするように、個別の画像部分フォーマットから組み立てられている。ここで、個別スクリーンモジュールは、横および／または上下に配置される必要はない。特に、いくつかのスクリーンモジュールに渡る動画の再生の場合、この方法が明らかに有利である。
【００３８】
以下の図面に示された例に基づいて、本発明を詳細に説明している。図面の図示は次の通りである。
【図面の簡単な説明】
【００３９】
【図１】先行技術から知られているビデオウォールである。
【図２】先行技術から知られている、いくつかのスクリーンモジュールを備えたスクリーンを有する表示デバイスである。
【図３】本発明による表示デバイスの好ましい実施形態である。
【図３Ａ】本発明による表示デバイスのためのダブルバッファリング方式の特に好ましい実施形態である。
【図４】画像フォーマットが個別画像部分フォーマットに分割された例の１つである。
【発明を実施するための形態】
【００４０】
図１は、先行する技術で知られている、４つのスクリーンモジュール４から成るスクリーンを備えたビデオウォール１である。スクリーンモジュール４は、グラフィックカード３を介して中央演算機２に接続されており、そこでグラフィックカード３は、コンピュータバスを介して中央演算機２と通信できる。中央演算機２は、独自の内部メモリ、ハードディスクおよびフロッピーディスクドライブを装備しており、表示するグラフィックおよびテキストの生成に使用される。グラフィックカード３は、いくつかのメモリスロットに細分化されているランダムアクセスメモリとスクリーンドライバとを備えている。中央演算機２はランダムアクセスメモリのメモリスロットに、それぞれのスクリーンモジュールのための画像データを書き込む。スクリーンドライバつまり市販の集積回路は、それぞれのメモリスロットから画像情報をピクセル毎に読み出し、スクリーンモジュールへの配線で画像出力信号を生成する。ＩＴを基礎にした技術とグラフィックカードのもとでのビデオウォール１の複雑な構造は、使用可能なリソースの効率的な使用を妨げるだけでなく、開発・製造コストも押し上げる。
【００４１】
図２は、複数の個別スクリーンモジュール８を備えたスクリーンを有する表示デバイス５のための、別の解決アプローチを示す。表示デバイス５は、送信デバイス７と、例えばパーソナルコンピュータとして形成された電子制御回路６と、を備えている。電子制御回路６は、スクリーンモジュール８の制御に使用され、そこで電子制御回路６は、いわゆる部分フォーマットから成る画像フォーマットをスクリーンモジュールへ送信するように形成されている。対応するスクリーンモジュール８によって個別部分フォーマットの表示を行うために、各スクリーンモジュール８には図２には表示されていない電子選択回路が組み込まれている。電子選択回路は、電子制御回路６が送信した画像フォーマットデータから、指定された部分画像フォーマットを選択もしくは選り分けた後、ディスプレイもしくはスクリーンモジュール８に表示するため送信するように、プログラム可能である。電子選択回路として適しているのは、表示しようとしている部分フォーマットのその都度の選択をプログラムできるビデオデコーダーで、そのビデオデコーダーは単一のマイクロチップ上に配列してあってもよい。電子選択回路の使用で、表示デバイス５の製造コストが上昇するだけでなく、スクリーンモジュール８に個別に表示される画像部分フォーマットの同期を困難にする。
【００４２】
本発明は、上記のコスト問題を解決するだけではなく、同時につまり相乗効果的に、例えば同期に関する複雑性の低減および画像フォーマットの処理のために使用可能なリソース利用の改善のようなさらに有益な効果をもたらす。
【００４３】
次に、本発明を、ＦＰＧＡを基礎とするプログラマブルロジックＩＣ技術およびＴＦＴディスプレイの例を用いて、詳細に説明する。しかし、本発明はＦＰＧＡおよびＴＦＴ技術のみに限定されるものではなく、例えばＣＰＬＤ、ＳｏＣ、ＯＬＥＤ、ＡＭＯＬＥＤなどの技術との関連で使用してもよい。
【００４４】
一般的に、いわゆるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）とは、再使用可能でプログラム可能なシリコンチップである。前もって作られた論理ブロックおよびプログラム可能なルーティングリソースを用いて、回路基盤や半田ごてを必要とせず、これらチップに特定のハードウェア機能を実装するよう設定できる。それに加えて、ＦＰＧＡは完全に再設定可能で、別の回路設定が実装されるとすぐに、新しい特性を受け入れることができる。その際一般的に、特殊なＦＰＧＡ設定の実装には、デジタルハードウェア開発分野の充分な知識が必要である。
【００４５】
いわゆる特定用途向け集積回路（ＡＳＩＣ）とは違い、ＦＰＧＡはハードウェアクロック周期の速度と信頼性を提供すると同時に、コスト効率もよい。一般的なプロセッサとは異なり、ＦＰＧＡは真の並列性を提供するので、様々な処理工程が同じリソースに依存しない。各処理タスクはそれぞれチップの専用セクションに割り当てられ、他の論理ブロックの影響を受けずに独立して実行されるそのため、別の処理タスクが加えられても、使用時の性能は制限されない。
【００４６】
図３は、本発明によるいくつかのスクリーンモジュール１１を備えたスクリーンと、スクリーンモジュール１１の制御のための電子制御回路１２と、を有する表示デバイス１０の好ましい実施形態を示している。表示デバイス１０の電子制御回路１２は、プログラマブルロジックＩＣ技術の使用のもとで実装される。この目的のためには、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）１８を使用するのが好ましいが、事情によってはコンプレックスプログラマブルロジックデバイス（ＣＰＬＤ）もしくはシステムオンチップ（ＳｏＣ）を使用してもよい。電子制御回路１２は、入力１３の例えば解像度１９２０×１２００画素のデジタルビデオ信号を、出力１４で複数のデジタルビデオ信号に変換する。その際、電子制御回路１２の出力１４は、対応するスクリーンモジュール１１に接続されており、それぞれのスクリーンモジュール１１への画像部分フォーマットの送信を担当している。出力１４でのデータフォーマットは、スクリーンモジュール１１の要求によって定義される。その際画像部分フォーマットは、小振幅差動信号方式（ＬＶＤＳ）および／またはトランジスタトランジスタロジック（ＴＴＬ）フォーマットでそれぞれのスクリーンモジュール１１に並列に送信されるのが好ましい。上記の例で挙げた解像度１９２０×１２００画素の画像フォーマットで、電子制御回路１２は２〜３０の出力１４を備えてもよく、出力は対応する２〜３０のスクリーンモジュール１１に接続されている。各画像部分フォーマットは様々な解像度を有していてもよいので、画像フォーマットを同サイズの画像部分フォーマットに分割する必然性はない。電子制御回路１２の出力１４での画像部分フォーマットの解像度は、表示デバイス１０のスクリーンモジュール１１の数と解像度を規定する。ある考えうる実施形態では、少なくともスクリーンモジュール１１の一部分が対話型ディスプレイとして実装され、それによって、例えばいわゆるタッチスクリーン（タッチ感応入力モジュール）あるいはジェスチャー制御によって、消費者との双方向交流が可能になる。
【００４７】
図３の例による電子制御回路１２には、ＦＰＧＡ１８およびメモリ１５が備わっており、メモリは、ダブルバッファリングもしくはトリプルバッファリング方式で使用される。メモリ１５には、いわゆるダブルデータレート（ＤＤＲ）メモリを使ってもよい。電子制御回路１２は、デジタルビデオ信号を受信する入力１３に加え、さらにアイスクエアシー（ｌ２Ｃ）および／またはツーワイアシリアルインターフェイス（ＴＷＩ）１６を備えてもよく、それによって、輝度制御、音声、稼働状況監視、消費者との交流などのために、ディスプレイユニットとの追加信号や制御情報の双方向伝達ができる。この例でＦＰＧＡ１８は、入力１３で受信したデジタルビデオ信号からの画像部分フォーマットデータ処理だけでなく、インターフェイス１６からの制御データ抽出の役割を果たしている。処理された制御データは、出力１７で電子制御回路１２から出力され、個別スクリーンモジュール１１に送信される。
【００４８】
図３Ａは、本発明による表示デバイス使用のために考えうるダブルバッファリング方式の実装の詳細な例を示している。その際メモリ１５は、いわゆるＤＤＲ２  ＲＡＭメモリを実装していることが好ましく、そこでプログラマブルロジックＩＣ技術に基づいた電子制御回路１２は、いわゆる先入先出法（ＦＩＦＯ）を採用していることが好ましい。先入先出法とはデータの記憶方法で、最初に記憶した要素をメモリから再び最初に取り出す、もしくは次の処理のために出力することを指す。このようなデータ構造をキューと呼ぶこともある。しかしながら本発明は、ＤＤＲ２  ＲＡＭメモリおよび先入先出法に限定されるものではない。
【００４９】
プログラマブルロジックＩＣ技術の使用のもとで製造された電子制御回路１２もしくはＦＰＧＡユニット１８の主要課題は、何よりもまず、入力１３からのデジタル画像もしくはビデオ信号のスクリーンモジュール１１へのリアルタイム分配であり、加えて接続されたスクリーンモジュール１１が誤りなく機能するために必要な制御信号の生成、特に水平垂直同期のためのＨＳＹＮＣおよびＶＳＹＮＣ同期信号とデータイネーブル（ＤＥ）同期信号の生成である。その際、画像もしくはビデオ信号は、本発明による表示デバイス１０の全スクリーンモジュール１１に完全に分配されなくてもよく、図３の実施例で示したように、部分的に再生するためにスクリーンモジュール１１で処理されてもよい。
【００５０】
図４は、画像フォーマット２０が個別の画像部分フォーマット２１、２２、２３に分割された例を示す。本発明では、画像フォーマット２０が様々なサイズもしくは解像度の個別画像部分フォーマットに分割できる。例えば、解像度が１９２０×１２００画素の画像フォーマットを、解像度が３２０×２４０画素の６つの画像部分フォーマット、解像度が８００×４８０画素の３つの画像部分フォーマット、解像度が４８０×２７２画素の２つの画像部分フォーマットに分割できる。このように処理された１１の画像部分フォーマットは、電子制御回路１２から出力１４に送信され、続けてスクリーンモジュール１１で再生されるために、対応する解像度で送信される。しかしながら本発明は、図４で示した分割例に限定されるものではなく、表示デバイス１０へのニーズに対応して画像フォーマット２０を個別画像部分フォーマットへ様々に分割できる。
【図１】
2017534080.tif 000003
【図２】
2017534080.tif 000004
【図３】
2017534080.tif 000005
【図３Ａ】
2017534080.tif 000006
【図４】
2017534080.tif 000007
【国際調査報告】
2017534080.tif 000008
2017534080.tif 000009
2017534080.tif 000010
2017534080.tif 000011