(57)【要約】  動的バックライト制御能力を利用した適応性部分画面更新に関する複数の方法及び複数の装置が記載される。一実施形態において、ロジックは、少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、（ディスプレイデバイスに表示されるべき）コンテンツのフルフレームのリトリーバルを引き起こす。複数の他の実施形態も、また、開示され、特許請求される。
2017502325.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、ディスプレイデバイスに表示されるべきコンテンツのフルフレームのリトリーバルを引き起こすロジックを備え、
前記ロジックは、少なくとも部分的に、ハードウェアロジックを有する、
装置。
【請求項２】
前記ロジックは、少なくとも部分的には、コンテンツの前記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１に記載の装置。
【請求項３】
前記ロジックは、タイマの満了に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１に記載の装置。
【請求項４】
前記タイマは、前記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、
請求項３に記載の装置。
【請求項５】
前記ロジックは、コンテンツの前記フルフレームの前記リトリーバルに応じて、前記タイマのリセットを引き起こす、
請求項３に記載の装置。
【請求項６】
前記ロジックは、少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１に記載の装置。
【請求項７】
前記ロジックは、部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１に記載の装置。
【請求項８】
前記部分フレームカウントは、前記部分フレームカウントが前記部分フレームカウント閾値を超過していないことに応じて、更新される、
請求項７に記載の装置。
【請求項９】
前記ロジックは、コンテンツの前記フルフレームの前記リトリーバルに応じて、前記部分フレームカウントのリセットを引き起こす、
請求項７に記載の装置。
【請求項１０】
前記ロジックは、検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、前記ディスプレイデバイスに表示されるべきコンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１に記載の装置。
【請求項１１】
前記ディスプレイデバイスは、液晶ディスプレイ、プラズマディスプレイ、又は、電界放出ディスプレイを有する、
請求項１に記載の装置。
【請求項１２】
１又は複数のプロセッサコアを有するプロセッサが、前記ロジックを備える、
請求項１に記載の装置。
【請求項１３】
１又は複数の前記ロジックと、１又は複数のプロセッサコアを有するプロセッサと、メモリとが、単一の集積回路ダイの上にある、
請求項１に記載の装置。
【請求項１４】
少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、ディスプレイデバイスに表示されるべきコンテンツのフルフレームのリトリーバルを引き起こす段階を有する、
方法。
【請求項１５】
少なくとも部分的には、コンテンツの前記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４に記載の方法。
【請求項１６】
タイマの満了に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４に記載の方法。
【請求項１７】
前記タイマは、前記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、
請求項１６に記載の方法。
【請求項１８】
少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４に記載の方法。
【請求項１９】
部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４に記載の方法。
【請求項２０】
検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、前記ディスプレイデバイスに表示されるべきコンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４に記載の方法。
【請求項２１】
コンテンツの少なくとも１つのフルフレームを格納するメモリと、
ディスプレイデバイスと、
少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、前記ディスプレイデバイスに表示されるべきコンテンツの前記フルフレームのリトリーバルを引き起こすロジックと、
を備え、
前記ロジックは、少なくとも部分的に、ハードウェアロジックを有する、
システム。
【請求項２２】
前記ロジックは、少なくとも部分的には、コンテンツの前記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項２１に記載のシステム。
【請求項２３】
前記ロジックは、タイマの満了に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項２１に記載のシステム。
【請求項２４】
プロセッサの上で実行された場合に、前記プロセッサを、請求項１４から請求項２０までの何れか一項に記載された方法の１又は複数の処理を実行するように構成する１又は複数の命令を有する、
コンピュータ可読媒体。
【請求項２５】
請求項１４から請求項２０までの何れか一項に記載の方法を実行するための手段を備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、エレクトロニクスの分野に関する。より具体的には、一実施形態は、動的バックライト制御能力を利用した適応性部分画面更新（ａｄａｐｔｉｖｅ  ｐａｒｔｉａｌ  ｓｃｒｅｅｎ  ｕｐｄａｔｅ）に関する。
【背景技術】
【０００２】
複数の携帯型コンピューティング装置は、一つには、それらの価格の低下及び性能の向上のために、普及している。それらの人気の高まりに関する他の理由は、いくつかの携帯型コンピューティング装置は、例えば、バッテリ電源に依存することにより、多くの場所で操作され得るという事実に起因し得る。しかしながら、より多くの機能が複数の携帯型コンピューティング装置に統合されるにつれて、例えば、長期間にわたってバッテリ電源を維持するために、消費電力を低減するニーズがますます重要になる。
【０００３】
さらに、いくつかの携帯型コンピューティング装置は、液晶ディスプレイ（ＬＣＤ）又は「フラットパネル」ディスプレイを含む。今日の複数のモバイルデバイスは、概して、ディスプレイ上の複数の新たなフレームを更新するために「常に準備が出来ている（ａｌｗａｙｓ  ｒｅａｄｙ）」ように設計されている。この準備が出来ている状態は、複数の視覚性能要求にとって最適であり得る一方、システムがアイドリング状態にある場合又はそうでなければ使用中でない場合（例えば、ディスプレイ上の画像が所与の期間にわたって変化しない間）、それに伴う消費電力の複数のレベルが無駄になる。
【図面の簡単な説明】
【０００４】
詳細な説明が、添付の複数の図面を参照して提供される。複数の図面において、参照符号の最も左側の数字は、参照符号が最初に現れる図を特定している。複数の異なる図面において複数の同一の参照符号を使用することにより、同一又は類似の複数の項目を示す。
【図１】本明細書において説明された様々な実施形態を実装するべく使用される複数のコンピューティングシステムの複数の実施形態のブロック図を示す。
【図２】一実施形態に係るフロー図を示す。
【図３】本明細書において説明された様々な実施形態を実装するべく使用される複数のコンピューティングシステムの複数の実施形態のブロック図を示す。
【図４】本明細書において説明された様々な実施形態を実装するべく使用される複数のコンピューティングシステムの複数の実施形態のブロック図を示す。
【図５】一実施形態に係るＳＯＣ（システム・オン・チップ）パッケージのブロック図を示す。
【発明を実施するための形態】
【０００５】
以下の記載において、様々な実施形態の完全な理解を提供するために、多数の具体的な詳細が説明される。しかしながら、様々な実施形態は、上記の具体的な詳細を利用することなく実施されてよい。他の複数の例において、複数の特定の実施形態をわかりにくくしないように、複数の既知の方法、手順、コンポーネント及び回路が、詳細には説明されていない。さらに、複数の実施形態の様々な態様は、複数の半導体集積回路（「ハードウェア」）、１若しくは複数のプログラムにまとめられた複数のコンピュータ可読命令（「ソフトウェア」）、又は、ハードウェアおよびソフトウェアのいくつかの組み合わせのような、様々な手段を用いて実行されてよい。本開示の目的のために、「ロジック」への言及は、ハードウェア、ソフトウェア、ファームウェア、又は、それらのいくつかの組み合わせのいずれかを意味するものとする。
【０００６】
ＰＳＲ２（第２世代／Ｇｅｎ２パネル・セルフリフレッシュ）は、画面のうち変化する部分のみを更新するような技術である。これは、また、選択的更新として知られている。電力最適化の一部として、画面の内容のうち変化する部分のみを、システムメモリからフェッチして、セルフリフレッシュ状態において、メモリ帯域幅を減少させる、及び／又は、メモリ・レジデンシを増加させる（即ち、消費電力を低減する）ことは、有益とみなされる。しかしながら、関連する表示電力低減技術であるＤＰＳＴ（表示電力節減技術）は、何らかの明らかな視覚的な歪みを最小化しながら、所望の電力低減を達成するべく、ピクセルの内容のより薄い色合いへの調整、及び、対応するバックライトの低減に関連する複数のポリシーを決定するために、全フレームの内容の特性を要求する。したがって、これらの２つの技術（即ち、ＰＳＲ２及びＤＰＳＴ）の共存及び並行処理は、複数の衝突を引き起こす。
【０００７】
このため、いくつかの実施形態は、動的バックライト制御能力を利用した適応性部分画面更新を提供する。一実施形態において、ＤＰＳＴとより知的に適合させることを目的として、画面（ｓｃｒｅｅｎ）（本明細書において、同じ意味で、ディスプレイ、パネル、ディスプレイパネルなどとも称される。）に対する変更量及び／又は変更頻度を決定するべく、選択的更新（又はＰＳＲ２）のためにヒューリスティック認識が使用される。例えば、プロセッサ又は複数のシステム・オン・チップ（ＳＯＣ）デバイスなどのハードウェアが、より長い期間にわたって低電力状態にとどまることを可能にする、及び／又は、システムメモリのトラフィックを最小化することを目的として、頻繁でない及び／又は小さな複数の変更が、一緒に、順序付けされる／並べられる。
【０００８】
さらに、複数のＤＰＳＴ代替手段（例えば、パネルに組み込まれたＣＡＢＣ（コンテンツ適応型輝度制御）などである。）が動作したまま、バックライト及びディスプレイパネルの消費電力を低減する一方で、ＰＳＲ２が、システムメモリのトラフィック及び関連する電力のＳＯＣ／プロセッサに対する影響を低減させるのに利用できる、別のシステム構成と対比して、いくつかの実施形態は、ＰＳＲ２及びＤＰＳＴが共存し、また、ＤＰＳＴとＰＳＲ２との並行処理を向上させることを可能とする。
【０００９】
いくつかの実施形態は、１又は複数のプロセッサ（例えば、１又は複数のプロセッサコアを有する。）を含み、例えば、スマートフォン、タブレット、ＵＭＰＣ（ウルトラ−モバイル・パーソナルコンピュータ）、ラップトップコンピュータ、ウルトラブック（登録商標）コンピューティングデバイス、スマートウォッチ、スマートメガネ、複数のウェアラブルデバイスなどのような複数のモバイルコンピューティングデバイスを含む、図１−５を参照して説明されるような複数のコンピューティングシステムに適用されてよい。より具体的には、図１は、一実施形態に係るコンピューティングシステム１００のブロック図を示す。システム１００は、１又は複数のプロセッサ１０２−１から１０２−Ｎ（本明細書において、概して、「複数のプロセッサ１０２」又は「プロセッサ１０２と称される。）を含んでもよい。様々な実施形態において、複数のプロセッサ１０２は、複数の汎用のＣＰＵ（中央演算処理装置）及び／又はＧＰＵ（グラフィックス処理装置であってよい。複数のプロセッサ１０２は、相互接続又はバス１０４を介して通信してよい。各プロセッサは、様々なコンポーネントを含んでもよい。記述を明確にすることを目的として、それらのうちのいくつかは、ただ、プロセッサ１０２−１を参照して説明されるだけである。したがって、残りのプロセッサ１０２−２から１０２−Ｎのそれぞれは、プロセッサ１０２−１を参照して説明された同一又は類似の複数のコンポーネントを含んでもよい。
【００１０】
一実施形態において、プロセッサ１０２−１は、１若しくは複数のプロセッサコア１０６−１から１０６−Ｍ（本明細書において、「複数のコア１０６」または「コア１０６」と称される。）、キャッシュ１０８、及び／又は、ルータ１１０を含んでよい。複数のプロセッサコア１０６は、単一の集積回路（ＩＣ）チップ上に実装されてよい。さらに、チップは、１若しくは複数の共有及び／若しくは専用キャッシュ（例えば、キャッシュ１０８である。）、複数のバス若しくは複数の相互接続（例えば、バス又は相互接続１１２である。）、複数のグラフィックス及び／若しくはメモリコントローラ（例えば、図３−５を参照して説明されるものである。）、又は、その他の複数のコンポーネントを含んでよい。
【００１１】
一実施形態において、ルータ１１０は、プロセッサ１０２−１及び／又はシステム１００の様々なコンポーネントの間で通信するために使用されてよい。さらに、プロセッサ１０２−１は、１より多いルータ１１０を含んでよい。さらに、多数のルータ１１０は、通信して、プロセッサ１０２−１の内部又は外部の様々なコンポーネントの間でデータをルーティングすることを可能にしてよい。
【００１２】
キャッシュ１０８は、複数のコア１０６などの、プロセッサ１０２−１の１又は複数のコンポーネントにより使用されるデータ（例えば、複数の命令を含む。）を格納してよい。例えば、キャッシュ１０８は、プロセッサ１０２の複数のコンポーネントによる高速アクセス（例えば、複数のコア１０６による高速アクセスである。）のために、メモリ１１４に格納されたデータを、ローカルにキャッシュしてよい。図１に示されるように、メモリ１１４は、相互接続１０４を介して、複数のプロセッサ１０２と通信してよい。一実施形態において、キャッシュ１０８（共有されてよい。）は、ミッドレベルキャッシュ（ＭＬＣ）、ラストレベルキャッシュ（ＬＬＣ）などであってよい。また、複数のコア１０６のそれぞれは、レベル１（Ｌ１）キャッシュ（１１６−１）（本明細書において、概して、「Ｌ１キャッシュ１１６」と称される。）、又は、レベル２（Ｌ２）キャッシュなどの、複数の他のレベルのキャッシュを含んでもよい。さらに、プロセッサ１０２−１の様々なコンポーネントは、バス（例えば、バス１１２である。）及び／又はメモリコントローラ若しくはハブを介して、キャッシュ１０８と直接的に通信してよい。
【００１３】
図１に示されるとおり、プロセッサ１０２は、ディスプレイデバイス１５０用の複数の処理の様々な態様を制御するためのディスプレイロジック１４０をさらに含んでもよい。様々な実施形態において、ディスプレイデバイス１５０は、例えば、複数の発光ダイオード（ＬＥＤ）を用いたバックライト光源を有する液晶ディスプレイ（ＬＣＤ）のような、フラットディスプレイパネルであってよい。また、ディスプレイデバイス１５０は、プラズマディスプレイ、又は、電界放出ディスプレイであってもよい。ロジック１４０は、本明細書において説明される１又は複数のストレージデバイス（例えば、キャッシュ１０８、Ｌ１キャッシュ１１６、メモリ１１４、レジスタ１４４、又は、システム１００内の他のメモリである。）にアクセスして、本明細書で説明されるとおり、システム１００の様々なコンポーネントと通信された情報などの、ロジック１４０及びディスプレイデバイス１５０の複数の処理に関する情報を格納してよい。
【００１４】
いくつかの実施形態において、ロジック１４０により、下記の複数のトラッキング・パラメータのうちの１又は複数が使用される：
（１）ＤＰＳＴがその機能を実行するべく、フルフレームのフェッチ／リトリーバル（ｒｅｔｒｉｅｖａｌ）の前に待機するべき複数のフレームの最大数からカウントダウンするのに使用される、ＤＰＳＴ並行処理タイマ１４２、
（２）画面変化がこの閾値を超過したときにはいつでも、フルフレーム更新（ｆｕｌｌ  ｆｒａｍｅ  ｕｐｄａｔｅ）を引き起こすのに使用される、画面変化率の閾値パラメータ／閾値（例えば、複数のレジスタ１４４の１つ又は本明細書において説明される他のメモリ／ストレージデバイス格納される）、及び／又は、
（３）複数の部分更新フレーム（ｐａｒｔｉａｌ  ｕｐｄａｔｅ  ｆｒａｍｅ）の数がその最大閾値（ｍａｘｉｍｕｍ  ｔｈｒｅｓｈｏｌｄ  ｖａｌｕｅ）に等しい又はそれよりも大きい場合に、ＤＰＳＴがその機能を実行することを可能にするべく、フルフレーム更新が引き起こされるように設定され得る、複数の部分的なフレーム更新（ｐａｒｔｉａｌ  ｆｒａｍｅ  ｕｐｄａｔｅ）の最大数の閾値パラメータ／閾値（例えば、複数のレジスタ１４４の１つ又は本明細書において説明される他のメモリ／ストレージデバイスに格納される）。また、たとえ、ロジック１４０（及びその複数のコンポーネント）がプロセッサの内部に図示されていたとしても、これらのコンポーネントのうちの１又は複数は、システム内の他の場所（例えば、相互接続１０４に結合される、複数のプロセッサコア１０６内、ディスプレイデバイス１５０内などである。）に配されてもよい。
【００１５】
図２は、一実施形態に係るＰＳＲ２及びＤＰＳＴ並行処理の共存をトラッキングするための方法２００のフロー図を示す。本明細書において（例えば、図１および３−５を参照して）説明される１又は複数のコンポーネントが、図２を参照して説明される１又は複数の処理を実行するのに使用されてよい。例えば、処理２０２−２１４は、ロジック１４０（及び、タイマ１４２などの、その複数のコンポーネント）により実行されてよく、説明される複数の値又は複数のカウントは、レジスタ１４４、又は、本明細書において説明される他のタイプのメモリ／ストレージに格納されてよい。
【００１６】
図１−２を参照すると、処理２０２において、部分フレームカウント（ｐａｒｔｉａｌ  ｆｒａｍｅ  ｃｏｕｎｔ）の数が、（例えば、０へと）初期化される。処理２０４において、（例えば、ディスプレイデバイス１５０上での表示のために受信されたフレーム情報に基づいて、ロジック１４０により、）部分的な画面変化（ｐａｒｔｉａｌ  ｓｃｒｅｅｎ  ｃｈａｎｇｅ）が検知される。処理２０６において、一旦、ＤＰＳＴ並行処理タイマ（例えば、タイマ１４２である。）が満了すると、（例えば、ロジック１４０により引き起こされて、）コンテンツのフルフレームがフェッチ／リトリーブされ、処理２０８において、（例えば、ロジック１４０により、）ＤＰＳＴタイマ及びフレームカウントの数がリセットされる。しかしながら、（処理２０６において決定されたときに）ＤＰＳＴタイマが満了していないということであれば、処理２１０は、画面変化率の閾値が超過されているか否かを決定する。もしそうであれば、方法２００は、処理２０８と一体となって処理を続ける（処理２０８で処理を再開する）。そうでない場合、処理２１２は、部分更新フレームのカウント（ｐａｒｔｉａｌ  ｕｐｄａｔｅ  ｆｒａｍｅ  ｃｏｕｎｔ）が、複数の部分更新フレームの最大数の閾値を超過しているか否かを決定する。複数の部分的なフレーム更新の最大数が超過されている場合、方法２００は、処理２０８で処理を続ける（再開する）。そうでない場合、処理２１４は、選択的なフェッチを実行し、部分更新フレームのカウントをインクリメントする。その後、方法２００は、処理２０４で処理を続ける。
【００１７】
したがって、一実施形態において、画面変化が画面変化率の閾値を越えたり、ＤＰＳＴ並行処理タイマが満了したり、又は、複数の部分更新フレームの数が許容される最大値に達したりしたときにはいつでも、フルフレーム・コンテンツ（ｆｕｌｌ  ｆｒａｍｅ  ｃｏｎｔｅｎｔ）がシステムメモリからフェッチされて、ＤＰＳＴが、フルフレーム更新におけるピクセル・コンテンツ（ｐｉｘｅｌ  ｃｏｎｔｅｎｔ）及びバックライトの輝度を調節する。さらに、ＤＰＳＴが、その機能を実行するべく、（例えば、２０−３０フレーム程度の差をつけて）フルフレーム更新を遅延させることは、インターネットを利用したビデオストリーミング（全画面及び部分画面）、ビデオ再生及びオフィス生産性ソフトウェア（ｏｆｆｉｃｅ  ｐｒｏｄｕｃｔｉｖｉｔｙ）のような複数の作業負荷のもとでは、視覚的に同等である。
【００１８】
図３は、一実施形態に係るコンピューティングシステム３００のブロック図を示す。コンピューティングシステム３００は、相互接続ネットワーク（又はバス）３０４を介して通信する、複数のプロセッサ、又は、１若しくは複数の中央演算処理装置（ＣＰＵ）３０２を含んでよい。プロセッサ３０２は、汎用プロセッサ、ネットワークプロセッサ（コンピュータネットワーク３０３を介して通信されたデータを処理する。）、又は、複数の他のタイプのプロセッサ（縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサ、又は、複合命令セットコンピュータ（ＣＩＳＣ）を含む。）を含んでもよい。
【００１９】
さらに、プロセッサ３０２は、シングル又はマルチコア構造を有してよい。マルチコア構造を有する複数のプロセッサ３０２は、異なるタイプの複数のプロセッサコアを、同一の集積回路（ＩＣ）ダイに集積してよい。また、マルチコア構造を有する複数のプロセッサ３０２は、複数の対称型又は非対称型のマルチプロセッサとして実装されてもよい。一実施形態において、プロセッサ３０２のうちの１又は複数は、図１の複数のプロセッサ１０２と同一又は類似であってよい。例えば、システム３００の１又は複数のコンポーネントは、図１−２を参照して説明されたロジック１４０を含んでもよい（これを含むものの、図３に示されたものに限定されない）。また、図１−２を参照して説明された複数の処理は、システム３００の１又は複数のコンポーネントによって実行されてもよい。
【００２０】
チップセット３０６は、相互接続ネットワーク３０４と通信してもよい。チップセット３０６は、システム３００の様々なコンポーネント（例えば、図３に示されたものである。）の中に配置され得る、グラフィックス・メモリ・コントロール・ハブ（ＧＭＣＨ）３０８を含んでよい。ＧＭＣＨ３０８は、メモリ３１２（図１のメモリ１１４と同一又は類似であってよい。）と通信するメモリコントローラ３１０を含んでよい。メモリ３１２は、ＣＰＵ３０２又はコンピューティングシステム３００の中に含まれる任意の他のデバイススにより実行され得る、複数の命令の複数のシーケンスを含むデータを格納してよい。一実施形態において、メモリ３１２は、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、又は、複数の他のタイプのストレージデバイスのような、１又は複数の揮発性ストレージ（又はメモリ）デバイスを含んでよい。ハードディスクなどの不揮発性メモリもまた、使用されてよい。複数の追加的なデバイスは、相互接続ネットワーク３０４を介して、複数のＣＰＵ及び／又は複数のシステムメモリなどと通信してよい。
【００２１】
ＧＭＣＨ３０８は、また、ディスプレイデバイス１５０と通信するグラフィックスインタフェース３１４を含んでもよい。一実施形態において、グラフィックスインタフェース３１４は、アクセラレーティッド・グラフィックス・ポート（ＡＧＰ）、又は、ペリフェラル・コンポーネント・インタコネクト（ＰＣＩ）（若しくはＰＣＩエクスプレス（ＰＣＩｅ）インタフェース）を介して、ディスプレイデバイス１５０と通信してよい。一実施形態において、ディスプレイ１５０（例えば、フラットパネルディスプレイである。）は、例えば、ビデオメモリ又はシステムメモリなどのストレージデバイスに格納された画像のデジタル表現を、ディスプレイ１５０により解釈され、表示される複数のディスプレイ信号へと変換する信号変換器を介して、グラフィックスインタフェース３１４と通信してよい。ディスプレイデバイスにより生成される複数のディスプレイ信号は、ディスプレイデバイス１５０により解釈され、続いてその上に表示される前に、様々なコントロールデバイス（例えば、ロジック１４０である。）を通過してよい。
【００２２】
ハブインタフェース３１８は、ＧＭＣＨ３０８及び入出力コントロールハブ（ＩＣＨ）３２０が通信できるようにしてよい。ＩＣＨ３２０は、コンピューティングシステム３００と通信する複数のＩ／Ｏデバイスに、インタフェースを提供してよい。ＩＣＨ３２０は、ペリフェラル・コンポーネント・インタコネクト（ＰＣＩ）ブリッジ、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、又は、複数の他のタイプの周辺機器ブリッジ若しくはコントローラのような、周辺機器ブリッジ（又はコントローラ）３２４を介して、バス３２２と通信してよい。ブリッジ３２４は、ＣＰＵ３０２と複数の周辺デバイスとの間のデータパスを提供してよい。複数の他のタイプのトポロジーが使用されてもよい。また、複数のバスが、例えば、複数のブリッジ又は複数のコントローラを介して、ＩＣＨ３２０と通信してもよい。さらに、様々な実施形態において、ＩＣＨ３２０と通信する複数の他の周辺機器は、統合ドライブエレクトロニクス（ＩＤＥ）若しくはスモールコンピュータシステムインターフェース（ＳＣＳＩ）ハードドライブ、ＵＳＢポート、キーボード、マウス、パラレルポート、シリアルポート、フロッピー（登録商標）ディスクドライブ、デジタル出力サポート（例えば、デジタルビデオインタフェース（ＤＶＩ）である。）、又は、複数の他のデバイスを含んでよい。
【００２３】
バス３２２は、オーディオデバイス３２６、１又は複数のディスクドライブ３２８、及び、ネットワークインタフェースデバイス３３０（コンピュータネットワーク３０３と通信する。）と通信してよい。複数の他のデバイスは、バス３２２を介して通信してよい。また、いくつかの実施形態において、様々なコンポーネント（例えば、ネットワークインタフェースデバイス３３０である。）は、ＧＭＣＨ３０８と通信してよい。加えて、プロセッサ３０２及びＧＭＣＨ３０８は、組み合わせられて、単一のチップを形成してよい。さらに、他の実施形態において、グラフィックスアクセラレータは、ＧＭＣＨ３０８の中に含まれてもよい。
【００２４】
さらに、コンピューティングシステム３００は、揮発性及び／又は不揮発性メモリ（又はストレージ）を含んでよい。例えば、不揮発性メモリは、下記のうちの１又は複数を含んでよい：リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的ＥＰＲＯＭ（ＥＥＰＲＯＭ）、ディスクドライブ（例えば、３２８である。）、フロッピー（登録商標）ディスク、コンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、フラッシュメモリ、光磁気ディスク、又は、電子データ（例えば、複数の命令を含む。）を格納することができる複数の他のタイプの不揮発性機械可読媒体。
【００２５】
図４は、一実施形態に係る、ポイントツーポイント（ＰｔＰ）構成に配置されたコンピューティングシステム４００を示す。特に、図４は、複数のプロセッサ、メモリ、及び、複数の入出力デバイスが、多数のポイントツーポイントインタフェースによって相互接続されているシステムを示す。図１−３を参照して説明される複数の処理は、システム４００の１又は複数のコンポーネントによって実行されてよい。
【００２６】
図４に示されるとおり、システム４００は、いくつかのプロセッサを含んでよい。記述を明確にすることを目的として、それらのうちの２つである、プロセッサ４０２及び４０４のみが示される。プロセッサ４０２及び４０４は、それぞれ、メモリ４１０及び４１２との通信を可能にする、ローカルのメモリコントローラハブ（ＭＣＨ）４０６及び４０８を含んでよい。メモリ４１０及び／又は４１２は、図３のメモリ３１２を参照して説明されたもののような、様々なデータを格納してよい。
【００２７】
一実施形態において、プロセッサ４０２及び４０４は、図３を参照して説明される複数のプロセッサ３０２のうちの１つであってよい。プロセッサ４０２及び４０４は、それぞれ、ＰｔＰインタフェース回路４１６及び４１８を用いて、ポイントツーポイント（ＰｔＰ）インタフェース４１４を介して、データを交換してよい。また、プロセッサ４０２及び４０４は、それぞれ、ポイントツーポイントインタフェース回路４２６、４２８、４３０及び４３２を用いて、個々のＰｔＰインタフェース４２２及び４２４を介して、チップセット４２０とデータを交換してもよい。チップセット４２０は、さらに、例えば、ＰｔＰインタフェース回路４３７を用いて、グラフィックスインタフェース４３６を介して、グラフィックス回路４３４とデータを交換してよい。
【００２８】
少なくとも一実施形態は、プロセッサ４０２および４０４の内部に配されてよい。例えば、システム４００の１又は複数のコンポーネントは、図１−３を参照して説明されたロジック１４０を含んでもよい（これを含むものの、図４に示されたものに限定されない）。しかしながら、複数の他の実施形態は、図４のシステム４００に含まれる、複数の他の回路、複数のロジックユニット、又は、複数のデバイスの中に存在していてもよい。さらに、複数の他の実施形態は、図４に示される、いくつかの回路、複数のロジックユニット、又は、複数のデバイスにわたって分散されていてよい。
【００２９】
チップセット４２０は、ＰｔＰインタフェース回路４４１を用いてバス４４０と通信してよい。バス４４０は、バスブリッジ４４２及び複数のＩ／Ｏデバイス４４３などの１又は複数のデバイスと通信してよい。バスブリッジ４４２は、キーボード／マウス４４５、複数の通信デバイス４４６（例えば、複数のモデム、複数のネットワークインタフェースデバイス、又は、コンピュータネットワーク３０３と通信し得る複数の他の通信デバイスである。）、オーディオＩ／Ｏデバイス４４７、及び／又は、データストレージデバイス４４８のような複数の他のデバイスと、バス４４４を介して通信してよい。データストレージデバイス４４８は、プロセッサ４０２及び／又は４０４によって実行されて得るコード４４９を格納してよい。
【００３０】
いくつかの実施形態において、本明細書において説明される複数のコンポーネントのうちの１又は複数は、システム・オン・チップ（ＳＯＣ）デバイスとして実装されてよい。図５は、一実施形態に係るＳＯＣパッケージのブロック図を示す。図５に示されるとおり、ＳＯＣ５０２は、１又は複数の中央演算処理装置（ＣＰＵ）コア５２０、１又は複数のグラフィックス処理装置（ＧＰＵ）コア５３０、入出力（Ｉ／Ｏ）インタフェース５４０、及び、メモリコントローラ５４２を含む。ＳＯＣパッケージ５０２の様々なコンポーネントは、本明細書において複数の他の図を参照して説明されるような相互接続またはバスに結合されてよい。また、ＳＯＣパッケージ５０２は、本明細書において複数の他の図を参照して説明されるもののように、より多いか又はより少ないコンポーネントを含んでもよい。さらに、ＳＯＣパッケージ５２０のコンポーネントのそれぞれは、例えば、本明細書において複数の他の図を参照して説明されるように、１又は複数の他のコンポーネントを含んでもよい。一実施形態において、ＳＯＣパッケージ５０２（及びその複数のコンポーネント）は、１又は複数の集積回路（ＩＣ）ダイに提供され、例えば、それらは、単一の半導体デバイスへとパッケージングされる。
【００３１】
図５に示されるように、ＳＯＣパッケージ５０２は、メモリコントローラ５４２を介して、メモリ５６０（本明細書において、複数の他の図を参照して説明されるメモリと、同一又は類似であってもよい。）に結合される。一実施形態において、メモリ５６０（又はその一部）は、ＳＯＣパッケージ５０２の上に集積されることができる。
【００３２】
Ｉ／Ｏインタフェース５４０は、例えば、本明細書において複数の他の図を参照して説明されたような相互接続及び／又はバスを介して、１又は複数のＩ／Ｏデバイス５７０に結合され得る。Ｉ／Ｏデバイス５７０は、キーボード、マウス、タッチパッド、ディスプレイデバイス、画像／ビデオキャプチャデバイス（例えば、カメラ、又は、カムコーダ／ビデオレコーダである。）、タッチスクリーン、スピーカ、又は、同様のもののうちの、１又は複数を含んでもよい。さらに、一実施形態において、ＳＯＣパッケージ５０２は、ロジック１４０を集積／含んでもよい。代替的に、ロジック１４０は、ＳＯＣパッケージ５０２の外部に（即ち、別個のロジックとして）配されてもよい。
【００３３】
さらに、本明細書において説明される複数のシーン、複数の画像又は複数のフレーム（例えば、様々な実施形態において、グラフィックロジックにより処理されてもよい。）は、画像キャプチャデバイス（例えば、デジタルカメラ（例えば、スマートフォン、タブレット、ラップトップ、スタンドアローンのカメラなどの他のデバイスに組み込まれていてもよい。）、又は、その複数のキャプチャ画像がその後デジタル形態に変換されるアナログデバイスである。）によりキャプチャされる。さらに、一実施形態において、画像キャプチャデバイスは、複数のフレームをキャプチャすることができてもよい。さらに、いくつかの実施形態において、シーン中の複数のフレームの１又は複数は、コンピュータ上で設計／生成される。また、シーン中の複数のフレームの１又は複数は、ディスプレイ（例えばフラットパネルディスプレイデバイスなどを含む、図３及び／又は４を参照して説明されたディスプレイなどである。）を用いて提示されてよい。
【００３４】
下記の複数の例は、さらなる複数の実施形態に関する。例１は、少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、ディスプレイデバイスに表示されるべきコンテンツのフルフレームのリトリーバルを引き起こすロジックを備え、上記ロジックが、少なくとも部分的に、ハードウェアロジックを有する、装置、を含む。例２は、上記ロジックが、少なくとも部分的には、コンテンツの上記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例１に記載の装置、を含む。例３は、上記ロジックが、タイマの満了に応じて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例１に記載の装置、を含む。例４は、上記タイマが、上記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、例３に記載の装置、を含む。例５は、上記ロジックが、コンテンツの上記フルフレームの上記リトリーバルに応じて、上記タイマのリセットを引き起こす、例３に記載の装置、を含む。例６は、上記ロジックが、少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例１に記載の装置、を含む。例７は、上記ロジックが、部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例１に記載の装置、を含む。例８は、上記部分フレームカウントが、上記部分フレームカウントが上記部分フレームカウント閾値を超過していないことに応じて、更新される、例７に記載の装置、を含む。例９は、上記ロジックが、コンテンツの上記フルフレームの上記リトリーバルに応じて、上記部分フレームカウントのリセットを引き起こす、例７に記載の装置、を含む。例１０は、上記ロジックが、検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、上記ディスプレイデバイスに表示されるべきコンテンツの上記フルフレームのリトリーバルを引き起こす、例１に記載の装置、を含む。例１１は、上記ディスプレイデバイスが、液晶ディスプレイ、プラズマディスプレイ、又は、電界放出ディスプレイを有する、例１に記載の装置、を含む。例１２は、１又は複数のプロセッサコアを有するプロセッサが、上記ロジックを備える、例１に記載の装置、を含む。例１３は、１又は複数の上記ロジックと、１又は複数のプロセッサコアを有するプロセッサと、メモリとが、単一の集積回路ダイの上にある、例１に記載の装置、を含む。
【００３５】
例１４は、少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、ディスプレイデバイスに表示されるべきコンテンツのフルフレームのリトリーバルを引き起こす段階を有する、方法、を含む。例１５は、少なくとも部分的には、コンテンツの上記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの上記フルフレームのリトリーバルを引き起こす段階をさらに有する、例１４に記載の方法、を含む。例１６は、タイマの満了に応じて、コンテンツの上記フルフレームのリトリーバルを引き起こす段階をさらに有する、例１４に記載の方法、を含む。例１７は、上記タイマが、上記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、例１６に記載の方法、を含む。例１８は、コンテンツの上記フルフレームの上記リトリーバルに応じて、上記タイマのリセットを引き起こす段階をさらに有する、例１６に記載の方法、を含む。例１９は、少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの上記フルフレームのリトリーバルを引き起こす段階をさらに有する、例１４に記載の方法、を含む。例２０は、部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの上記フルフレームのリトリーバルを引き起こす段階をさらに有する、例１４に記載の方法、を含む。例２１は、上記部分フレームカウントが上記部分フレームカウントの閾値を超えていないことに応じて、上記部分フレームカウントを更新する段階をさらに有する、例２０に記載の方法を含む。例２２は、コンテンツの上記フルフレームの上記リトリーバルに応じて、上記部分フレームカウントをリセットする段階をさらに有する、例２０に記載の方法を含む。例２３は、検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、上記ディスプレイデバイスに表示されるべきコンテンツの上記フルフレームのリトリーバルを引き起こす段階をさらに有する、例１４に記載の方法、を含む。
【００３６】
例２４は、プロセッサ上で実行された場合に、上記プロセッサが例１４から２３までの何れかに記載の１又は複数の処理を実行するように、上記プロセッサを構成する１又は複数の命令を含む、コンピュータ可読媒体、を含む。
【００３７】
例２５は、例１４から２３までの何れかに記載の方法を実行するための手段を備える装置、を含む。
【００３８】
例２６は、コンテンツの少なくとも１つのフルフレームを格納するメモリと、ディスプレイデバイスと、少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、上記ディスプレイデバイスに表示されるべきコンテンツの上記フルフレームのリトリーバルを引き起こすロジックとを備え、上記ロジックが、少なくとも部分的に、ハードウェアロジックを有する、システム、を含む。例２７は、上記ロジックが、少なくとも部分的には、コンテンツの上記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例２６に記載のシステム、を含む。例２８は、上記ロジックが、タイマの満了に応じて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例２６に記載のシステム、を含む。  例２９は、上記タイマが、上記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、例２８に記載のシステム、を含む。  例３０は、上記ロジックが、コンテンツの上記フルフレームの上記リトリーバルに応じて、上記タイマのリセットを引き起こす、例２８に記載のシステム、を含む。  例３１は、上記ロジックが、少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例２６に記載のシステム、を含む。  例３２は、上記ロジックが、部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの上記フルフレームのリトリーバルを引き起こす、例２６に記載のシステム、を含む。  例３３は、上記部分フレームカウントが、上記部分フレームカウントが上記部分フレームカウント閾値を超過していないことに応じて、更新される、例３２に記載のシステム、を含む。  例３４は、上記ロジックが、コンテンツの上記フルフレームの上記リトリーバルに応じて、上記部分フレームカウントのリセットを引き起こす、例３２に記載のシステム、を含む。  例３５は、上記ロジックが、検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、上記ディスプレイデバイスに表示されるべきコンテンツの上記フルフレームのリトリーバルを引き起こす、例２６に記載のシステム、を含む。  例３６は、上記ディスプレイデバイスが、液晶ディスプレイ、プラズマディスプレイ、又は、電界放出ディスプレイを有する、例２６に記載のシステム、を含む。  例３７は、１又は複数のプロセッサコアを有するプロセッサが、上記ロジックを備える、例２６に記載のシステム、を含む。  例３８は、１又は複数の上記ロジックと、１又は複数のプロセッサコアを有するプロセッサと、メモリとが、単一の集積回路ダイの上にある、例２６に記載のシステム、を含む。
【００３９】
例３９は、先行例の何れかに記載の方法を実行するための手段を備える装置を含む。
【００４０】
例４０は、実行された場合に、先行例の何れかに記載の方法を実装する又は装置を実現するための複数の機械可読命令を含む機械可読ストレージ、を含む。
【００４１】
様々な実施形態において、例えば図１−５を参照して、本明細書において説明された複数の処理は、ハードウェア（例えば、ロジック回路である。）、ソフトウェア、ファームウェア、又は、それらの組み合わせとして実装されてよい。また、それらは、例えば、コンピュータを、本明細書において説明された処理を実行するようにプログラムするために用いられる複数の命令（又は複数のソフトウェア手順）をそれに格納している、有形の（例えば、非一時的なものである。）機械可読又はコンピュータ可読媒体を含むコンピュータプログラム製品として提供されてよい。機械可読媒体は、図１−５に関連して説明されたもののような、ストレージデバイスを含んでよい。
【００４２】
さらに、そのようなコンピュータ可読媒体は、コンピュータプログラム製品としてダウンロードされてよい。プログラムは、搬送波又は他の伝搬媒体において提供されるデータ信号を用いて、通信リンク（例えば、バス、モデム、又は、ネットワーク接続である。）を介して、リモートコンピュータ（例えば、サーバである。）から、要求しているコンピュータ（例えば、クライアントである。）へと転送されてよい。
【００４３】
明細書における「一実施形態」又は「実施形態」への言及は、当該実施形態に関連して記載された特定の特徴、構造及び／又は特性が、少なくともある実装の中に含まれ得ることを意味する。明細書中の様々な箇所における「一実施形態において」との語句の複数の出現は、全て、同一の実施形態を参照していてもよく、していなくてもよい。
【００４４】
また、明細書及び特許請求の範囲において、「結合された」及び「接続された」という用語が、それらの活用形とともに用いられる場合がある。いくつかの実施形態において、「接続された」は、２又はそれより多くの要素が、互いに、物理的に又は電気的に直接接触していることを示すために用いられてよい。「結合された」は、２又はそれより多くの要素が、物理的に又は電気的に直接接触していることを意味してよい。しかしながら、「結合された」はまた、２又はそれより多くの要素が、互いに直接接触していなくてもよいが、依然として互いに協働又は相互作用しうることを意味してもよい。
【００４５】
このように、複数の実施形態は、複数の構造的特徴及び／又は複数の方法論的動作に特有の言い回しで記載されているが、特許の請求される主題は、記載されている特定の複数の特徴又は複数の動作に限定されなくてもよいことが理解されよう。むしろ、特定の複数の特徴及び複数の動作は、特許の請求される主題を実装するサンプルとして開示されている。
【図１】
2017502325.tif 000003
【図２】
2017502325.tif 000004
【図３】
2017502325.tif 000005
【図４】
2017502325.tif 000006
【図５】
2017502325.tif 000007
【手続補正書】
【提出日】平成28年7月1日(2016.7.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、ディスプレイデバイスに表示されるべきコンテンツのフルフレームのリトリーバルを引き起こすロジックを備え、
前記ロジックは、少なくとも部分的に、ハードウェアロジックを有する、
装置。
【請求項２】
前記ロジックは、少なくとも部分的には、コンテンツの前記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１に記載の装置。
【請求項３】
前記ロジックは、タイマの満了に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１又は請求項２に記載の装置。
【請求項４】
前記タイマは、前記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、
請求項３に記載の装置。
【請求項５】
前記ロジックは、コンテンツの前記フルフレームの前記リトリーバルに応じて、前記タイマのリセットを引き起こす、
請求項３に記載の装置。
【請求項６】
前記ロジックは、少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１から請求項５までの何れか一項に記載の装置。
【請求項７】
前記ロジックは、部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１から請求項６までの何れか一項に記載の装置。
【請求項８】
前記部分フレームカウントは、前記部分フレームカウントが前記部分フレームカウント閾値を超過していないことに応じて、更新される、
請求項７に記載の装置。
【請求項９】
前記ロジックは、コンテンツの前記フルフレームの前記リトリーバルに応じて、前記部分フレームカウントのリセットを引き起こす、
請求項７に記載の装置。
【請求項１０】
前記ロジックは、検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、前記ディスプレイデバイスに表示されるべきコンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項１から請求項９までの何れか一項に記載の装置。
【請求項１１】
前記ディスプレイデバイスは、液晶ディスプレイ、プラズマディスプレイ、又は、電界放出ディスプレイを有する、
請求項１から請求項１０までの何れか一項に記載の装置。
【請求項１２】
１又は複数のプロセッサコアを有するプロセッサが、前記ロジックを備える、
請求項１から請求項１１までの何れか一項に記載の装置。
【請求項１３】
１又は複数の前記ロジックと、１又は複数のプロセッサコアを有するプロセッサと、メモリとが、単一の集積回路ダイの上にある、
請求項１から請求項１１までの何れか一項に記載の装置。
【請求項１４】
少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、ディスプレイデバイスに表示されるべきコンテンツのフルフレームのリトリーバルを引き起こす段階を有する、
方法。
【請求項１５】
少なくとも部分的には、コンテンツの前記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４に記載の方法。
【請求項１６】
タイマの満了に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４又は請求項１５に記載の方法。
【請求項１７】
前記タイマは、前記ディスプレイデバイスのバックライトによる消費電力を低減させることができる表示電力低減処理に対応する、
請求項１６に記載の方法。
【請求項１８】
少なくとも部分的には、実行された複数の部分的なフレーム更新の数に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４から請求項１７までの何れか一項に記載の方法。
【請求項１９】
部分フレームカウントと、部分フレームカウント閾値との比較に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４から請求項１８までの何れか一項に記載の方法。
【請求項２０】
検知された部分的な画面変化の値と、画面変化閾値との比較に応じて、前記ディスプレイデバイスに表示されるべきコンテンツの前記フルフレームのリトリーバルを引き起こす段階をさらに有する、
請求項１４から請求項１９までの何れか一項に記載の方法。
【請求項２１】
コンテンツの少なくとも１つのフルフレームを格納するメモリと、
ディスプレイデバイスと、
少なくとも部分的には、実行されるべき部分的な画面変化の量に基づいて、前記ディスプレイデバイスに表示されるべきコンテンツの前記フルフレームのリトリーバルを引き起こすロジックと、
を備え、
前記ロジックは、少なくとも部分的に、ハードウェアロジックを有する、
システム。
【請求項２２】
前記ロジックは、少なくとも部分的には、コンテンツの前記フルフレームの最新のリトリーバルからの時間に基づいて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項２１に記載のシステム。
【請求項２３】
前記ロジックは、タイマの満了に応じて、コンテンツの前記フルフレームのリトリーバルを引き起こす、
請求項２１に記載のシステム。
【請求項２４】
コンピュータに、請求項１４から請求項２０までの何れか一項に記載の方法を実行させるためのプログラム。
【請求項２５】
請求項２４に記載のプログラムを格納する、コンピュータ可読記録媒体。
【請求項２６】
請求項１４から請求項２０までの何れか一項に記載の方法を実行するための手段を備える装置。
【国際調査報告】
2017502325.tif 000008
2017502325.tif 000009