(57)【要約】  説明する例において、或るプロセスが集積回路（１０００）を形成し、集積回路（１０００）は、コンタクトエッチマスクのためのリソ・フリーズ・リソ・エッチプロセスを用いて、３つのアクティブエリア（１００２）及び／又はＭＯＳゲート（１０１２）を接続する伸長コンタクト（１０３４）、並びに、２つのアクティブエリア（１００２）及び／又はＭＯＳゲート（１０１２）に接続し、第１レベル相互接続に直接的に接続する、伸長コンタクトを含む。
2017500744.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を形成する方法であって、
フィールド酸化物間の基板の領域がアクティブエリアであるように、前記基板の頂部表面において前記フィールド酸化物の素子を形成すること、
前記基板の上に金属酸化物半導体（ＭＯＳ）トランジスタゲートを形成すること、
前記アクティブエリア及び前記ＭＯＳトランジスタゲートの上にプリメタル誘電体（ＰＭＤ）層を形成することであって、前記ＰＭＤ層がコンタクトのために画定されるコンタクトエリアを有すること、
前記ＰＭＤ層の上にコンタクトエッチマスクを形成することであって、
前記ＰＭＤ層の上に第１のコンタクトフォトレジスト層を形成することと、
第１のコンタクトサブパターンを用いて、前記第１のコンタクトフォトレジスト層に対して第１のコンタクト露光動作を行うことと、
前記第１のコンタクトフォトレジスト層を現像することと、
前記コンタクトエッチマスクの第１のコンタクトエッチサブマスクを形成するために、前記第１のコンタクトフォトレジスト層に対してフリーズプロセスを行うことと、
前記ＰＭＤ層の上に第２のコンタクトフォトレジスト層を形成することと、
第２のコンタクトサブパターンを用いて、前記第２のコンタクトフォトレジスト層に対して第２のコンタクト露光動作を行うことと、
前記コンタクトエッチマスクの第２のコンタクトエッチサブマスクを形成するために、前記第２のコンタクトフォトレジスト層を現像することであって、前記第１のコンタクトエッチサブマスク及び前記第２のコンタクトエッチサブマスクの組み合わされた縁部によって前記コンタクトエリアの境界が形成されるようにする、前記現像することと、
を含むプロセスによって、前記コンタクトエッチマスクを形成すること、
前記コンタクトエリアによって画定されるエリアにおいて前記ＰＭＤ層に複数のコンタクトホールをエッチングすること、
複数のコンタクトを形成するために前記コンタクトホールをコンタクト金属で充填することであって、前記複数のコンタクトが、
正確に２つのアクティブエリア及び／又はＭＯＳゲートに接続するデュアルノード伸長コンタクトと、
３つ又はそれ以上のアクティブエリア及び／又はＭＯＳゲートに接続する複数のノード伸長コンタクトと、
を含む、前記コンタクトホールをコンタクト金属で充填すること、
前記ＰＭＤ層の上方に金属内誘電体（ＩＭＤ）層を形成することであって、前記ＩＭＤ層が相互接続のために画定される相互接続エリアを有すること、
前記相互接続エリアによって画定されるエリアにおいて前記ＩＭＤ層に複数の相互接続トレンチをエッチングすること、
複数の第１レベル相互接続を形成するために前記相互接続トレンチを相互接続金属で充填することであって、前記デュアルノード伸長コンタクトの各々が前記第１レベル相互接続のうちの少なくとも１つに直接接続されるようにすること、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、
前記コンタクトエッチマスクを形成する前に、前記ＰＭＤ層の上にコンタクトハードマスク層を形成すること、及び、
コンタクトハードマスクホールを形成するために前記コンタクトエリアにおける前記コンタクトハードマスク層から材料を除去するように、前記コンタクトエッチマスクを形成した後であり前記ＰＭＤ層に前記複数のコンタクトホールをエッチングする前に、前記集積回路に対してコンタクトハードマスクエッチプロセスを行うことであって、前記ＰＭＤ層に前記複数のコンタクトホールをエッチングすることが、前記コンタクトハードマスク層をテンプレートとして用いて行われるようにすること、
を更に含む、方法。
【請求項３】
請求項１に記載の方法であって、前記コンタクトホールをコンタクト金属で充填することが、
前記コンタクトホールにコンタクトライナ金属を形成すること、及び、
前記コンタクトホールにコンタクト充填金属を形成すること、
を含む、方法。
【請求項４】
請求項１に記載の方法であって、前記相互接続トレンチを相互接続金属で充填することが、
前記相互接続トレンチにトレンチライナ金属を形成すること、及び、
前記相互接続トレンチにトレンチ充填金属を形成すること、
を含む、方法。
【請求項５】
請求項１に記載の方法であって、前記コンタクトエッチマスクを形成する際に追加の露光及び現像シーケンスが成されない、方法。
【請求項６】
請求項１に記載の方法であって、ＣＭＯＳインバータを形成することを更に含み、
前記ＣＭＯＳインバータを形成することが、
前記基板においてインバータｐ型アクティブエリアを提供するためにフィールド酸化物の前記素子を形成することであって、前記インバータｐ型アクティブエリアが出力ノードを含むこと、
前記インバータｐ型アクティブエリア近傍の前記基板においてインバータｎ型アクティブエリアを提供するためにフィールド酸化物の前記素子を形成することであって、前記インバータｎ型アクティブエリアが出力ノードを含むこと、
前記基板の上方にインバータＭＯＳゲートを形成することであって、前記インバータＭＯＳゲートが前記インバータｐ型アクティブエリア及び前記インバータｎ型アクティブエリアを横切る、前記インバータＭＯＳゲートを形成すること、
前記インバータｐ型アクティブエリアの前記出力ノード及び前記インバータｎ型アクティブエリアの前記出力ノードを接続するインバータ出力ノード伸長コンタクトを提供するために前記コンタクトエッチマスクを形成すること、及び、
前記インバータ出力ノード伸長コンタクトに直接的に接続されるように前記第１レベル相互接続のうちの１つを形成すること、
を含むプロセスによる、
方法。
【請求項７】
集積回路を形成する方法であって、
フィールド酸化物間の基板の領域がアクティブエリアであるように、前記基板の頂部表面に前記フィールド酸化物の素子を形成すること、
前記基板の上にＭＯＳトランジスタゲートを形成すること、
前記アクティブエリア及び前記ＭＯＳトランジスタゲートの上にＰＭＤ層を形成することであって、前記ＰＭＤ層がコンタクトのために画定されるコンタクトエリアを有すること、
前記コンタクトエリアによって画定されるエリアにおける前記ＰＭＤ層に複数のコンタクトホールをエッチングすること、
複数のコンタクトを形成するために前記コンタクトホールをコンタクト金属で充填することであって、前記複数のコンタクトが、
正確に２つのアクティブエリア及び／又はＭＯＳゲートに接続するデュアルノード伸長コンタクトと、
３つ又はそれ以上のアクティブエリア及び／又はＭＯＳゲートに接続する複数のノード伸長コンタクトと、
を含む、前記コンタクトホールをコンタクト金属で充填すること、
前記ＰＭＤ層の上方にＩＭＤ層を形成することであって、前記ＩＭＤ層が相互接続のために画定される相互接続エリアを有すること、
前記ＩＭＤ層の上にトレンチエッチマスクを形成することであって、前記トレンチエッチマスクを形成することが、
前記ＩＭＤ層の上に第１のトレンチフォトレジスト層を形成することと、
第１のトレンチサブパターンを用いて、前記第１のトレンチフォトレジスト層に対して第１のトレンチ露光動作を行うことと、
前記第１のトレンチフォトレジスト層を現像することと、
前記トレンチエッチマスクの第１のトレンチエッチサブマスクを形成するために、前記第１のトレンチフォトレジスト層に対してフリーズプロセスを行うことであって、前記第１のトレンチエッチサブマスクの縁部が前記相互接続エリアの境界の一部を形成するようにすることと、
前記ＩＭＤ層の上に第２のトレンチフォトレジスト層を形成することと、
第２のトレンチサブパターンを用いて、前記第２のトレンチフォトレジスト層に対して第２のトレンチ露光動作を行うことと、
前記トレンチエッチマスクの第２のトレンチエッチサブマスクを形成するために、前記第２のトレンチフォトレジスト層を現像することであって、前記第１のトレンチエッチサブマスク及び前記第２のトレンチエッチサブマスクの組み合わされた縁部により、前記相互接続エリアの境界が形成されるようにすることと、
を含むプロセスによって、前記トレンチエッチマスクを形成すること、
前記相互接続エリアによって画定されるエリアにおける前記ＩＭＤ層において複数の相互接続トレンチをエッチングすること、
複数の第１レベル相互接続を形成するために前記相互接続トレンチを相互接続金属で充填することであって、前記デュアルノード伸長コンタクトの各々が前記第１レベル相互接続のうちの少なくとも１つに直接的に接続されるようにすること、
を含む、方法。
【請求項８】
請求項７に記載の方法であって、
前記トレンチエッチマスクを形成する前に、前記ＩＭＤ層の上に相互接続ハードマスク層を形成すること、及び、
相互接続ハードマスクホールを形成するために前記相互接続エリアにおける前記相互接続ハードマスク層から材料を除去するように、前記トレンチエッチマスクを形成した後であり前記ＩＭＤ層において前記複数の相互接続トレンチをエッチングする前に、前記集積回路に対して相互接続ハードマスクエッチプロセスを行うことであって、前記ＩＭＤ層において前記複数の相互接続トレンチをエッチングすることが、前記相互接続ハードマスク層をテンプレートとして用いることで成されるようにすること、
を更に含む、方法。
【請求項９】
請求項７に記載の方法であって、前記相互接続トレンチを相互接続金属で充填することが、
前記相互接続トレンチにトレンチライナ金属を形成すること、及び、
前記相互接続トレンチにトレンチ充填金属を形成すること、
を含む、方法。
【請求項１０】
請求項７に記載の方法であって、前記トレンチエッチマスクを形成する際に追加の露光及び現像シーケンスは成されない、方法。
【請求項１１】
請求項７に記載の方法であって、
前記第１のトレンチ露光動作が、或る空間分解能限界を有するフォトリソグラフィ機器を用いて成され、
前記相互接続エリアのいくつかの部材が、前記空間分解能限界未満だけ離される、
方法。
【請求項１２】
請求項７に記載の方法であって、ＣＭＯＳインバータを形成することを更に含み、
前記ＣＭＯＳインバータを形成することが、
前記基板においてインバータｐ型アクティブエリアを提供するためにフィールド酸化物の前記素子を形成することであって、前記インバータｐ型アクティブエリアが出力ノードを含むこと、
前記インバータｐ型アクティブエリア近傍の前記基板においてインバータｎ型アクティブエリアを提供するためにフィールド酸化物の前記素子を形成することであって、前記インバータｎ型アクティブエリアが出力ノードを含むこと、
前記基板の上方にインバータＭＯＳゲートを形成することであって、前記インバータＭＯＳゲートが前記インバータｐ型アクティブエリア及び前記インバータｎ型アクティブエリアを横切る、前記インバータＭＯＳゲートを形成すること、
前記インバータｐ型アクティブエリアの前記出力ノード及び前記インバータｎ型アクティブエリアの前記出力ノードを接続するインバータ出力ノード伸長コンタクトを提供するために、前記デュアルノード伸長コンタクトを形成すること、及び、
前記第１レベル相互接続のうちの１つが前記インバータ出力ノード伸長コンタクトに直接的に接続されるように、前記コンタクトエッチマスクを形成すること、
を含むプロセスによる、方法。
【請求項１３】
集積回路を形成する方法であって、
フィールド酸化物間の基板の領域がアクティブエリアであるように、前記基板の頂部表面に前記フィールド酸化物の素子を形成すること、
前記基板の上にＭＯＳトランジスタゲートを形成すること、
前記アクティブエリア及び前記ＭＯＳトランジスタゲートの上にＰＭＤ層を形成することであって、コンタクトのために画定されるコンタクトエリアを有する前記ＰＭＤ層を形成すること、
前記ＰＭＤ層の上にコンタクトエッチマスクを形成することであって、
ＰＭＤ層の上に第１のコンタクトフォトレジスト層を形成することと、
第１のコンタクトサブパターンを用いて、前記第１のコンタクトフォトレジスト層に対して第１のコンタクト露光動作を行うことと、
前記第１のコンタクトフォトレジスト層を現像することと、
前記コンタクトエッチマスクの第１のコンタクトエッチサブマスクを形成するために、前記第１のコンタクトフォトレジスト層に対してフリーズプロセスを行うことであって、前記第１のコンタクトエッチサブマスクの縁部が前記コンタクトエリアの境界の一部を形成するようにすることと、
前記第１のコンタクトエッチサブマスクが前記ＰＭＤ層上に残っている一方で、前記ＰＭＤ層の上に第２のコンタクトフォトレジスト層を形成することと、
第２のコンタクトサブパターンを用いて、前記第２のコンタクトフォトレジスト層に対して第２のコンタクト露光動作を行うことと、
前記コンタクトエッチマスクの第２のコンタクトエッチサブマスクを形成するために、前記第２のコンタクトフォトレジスト層を現像することであって、前記第１のコンタクトエッチサブマスク及び前記第２のコンタクトエッチサブマスクの組み合わされた縁部によって前記コンタクトエリアの境界が形成されるようにすることと、
を含むプロセスによって、前記コンタクトエッチマスクを形成すること、
前記コンタクトエリアによって画定されるエリアにおける前記ＰＭＤ層において複数のコンタクトホールをエッチングすること、
複数のコンタクトを形成するために前記コンタクトホールをコンタクト金属で充填することであって、前記複数のコンタクトが、
正確に２つのアクティブエリア及び／又はＭＯＳゲートに接続するデュアルノード伸長コンタクトと、
３つ又はそれ以上のアクティブエリア及び／又はＭＯＳゲートに接続する複数のノード伸長コンタクトと、
を含む、前記コンタクトホールをコンタクト金属で充填すること、
前記ＰＭＤ層の上方にＩＭＤ層を形成することであって、前記ＩＭＤ層が相互接続のために画定される相互接続エリアを有すること、
前記ＩＭＤ層の上にトレンチエッチマスクを形成することであって、
前記ＩＭＤ層の上に第１のトレンチフォトレジスト層を形成することと、
第１のトレンチサブパターンを用いて、前記第１のトレンチフォトレジスト層に対して第１のトレンチ露光動作を行うことと、
前記第１のトレンチフォトレジスト層を現像することと、
前記トレンチエッチマスクの第１のトレンチエッチサブマスクを形成するために、前記第１のトレンチフォトレジスト層に対してフリーズプロセスを行うことであって、前記第１のトレンチエッチサブマスクの縁部が前記相互接続エリアの境界の一部を形成するようにすることと、
前記第１のトレンチエッチサブマスクが前記ＩＭＤ層上に残っている一方で、前記ＩＭＤ層の上に第２のトレンチフォトレジスト層を形成することと、
第２のトレンチサブパターンを用いて、前記第２のトレンチフォトレジスト層に対して第２のトレンチ露光動作を行うことと、
前記トレンチエッチマスクの第２のトレンチエッチサブマスクを形成するために、前記第２のトレンチフォトレジスト層を現像することであって、前記第１のトレンチエッチサブマスク及び前記第２のトレンチエッチサブマスクの組み合わされた縁部によって前記相互接続エリアの境界が形成されるようにすることと、
を含むプロセスによって、前記トレンチエッチマスクを形成すること、
前記相互接続エリアによって画定されるエリアにおける前記ＩＭＤ層において複数の相互接続トレンチをエッチングすること、
複数の第１レベル相互接続を形成するために前記相互接続トレンチを相互接続金属で充填することであって、前記デュアルノード伸長コンタクトの各々が前記第１レベル相互接続のうちの少なくとも１つに直接的に接続されるようにすること、
を含む、方法。
【請求項１４】
請求項１３に記載の方法であって、
前記コンタクトエッチマスクを形成する前に、前記ＰＭＤ層の上にコンタクトハードマスク層を形成すること、及び、
コンタクトハードマスクホールを形成するために前記コンタクトエリアにおける前記コンタクトハードマスク層から材料を除去するように、前記コンタクトエッチマスクを形成した後であり前記ＰＭＤ層において前記複数のコンタクトホールをエッチングする前に、前記集積回路に対してコンタクトハードマスクエッチプロセスを行うことであって、前記ＰＭＤ層に前記複数のコンタクトホールをエッチングすることが、前記コンタクトハードマスク層をテンプレートとして用いることで成されるようにすること、
を更に含む、方法。
【請求項１５】
請求項１３に記載の方法であって、
前記トレンチエッチマスクを形成する前に、前記ＩＭＤ層の上に相互接続ハードマスク層を形成すること、及び、
相互接続ハードマスクホールを形成するために前記相互接続エリアにおける前記相互接続ハードマスク層から材料を除去するように、前記トレンチエッチマスクを形成した後、及び前記ＩＭＤ層において前記複数の相互接続トレンチをエッチングする前に、前記集積回路に対して相互接続ハードマスクエッチプロセスを行うことであって、前記ＩＭＤ層において前記複数の相互接続トレンチをエッチングすることが、前記相互接続ハードマスク層をテンプレートとして用いることで成されるようにすること、
を更に含む、方法。
【請求項１６】
請求項１３に記載の方法であって、前記コンタクトホールをコンタクト金属で充填することが、
前記コンタクトホールにコンタクトライナ金属を形成すること、及び、
前記コンタクトホールにコンタクト充填金属を形成すること、
を含む、方法。
【請求項１７】
請求項１３に記載の方法であって、前記相互接続トレンチを相互接続金属で充填することが、
前記相互接続トレンチにトレンチライナ金属を形成すること、及び、
前記相互接続トレンチにトレンチ充填金属を形成すること、
を含む、方法。
【請求項１８】
請求項１３に記載の方法であって、
前記第１のコンタクト露光動作が、或る空間分解能限界を有するフォトリソグラフィ機器を用いて成され、
前記コンタクトエリアのいくつかの部材が、前記空間分解能限界未満だけ離される、
方法。
【請求項１９】
請求項１３に記載の方法であって、
前記第１のトレンチ露光動作が、或る空間分解能限界を有するフォトリソグラフィ機器を用いて成され、
前記相互接続エリアのいくつかの部材が、前記空間分解能限界未満だけ離される、
方法。
【請求項２０】
請求項１３に記載の方法であって、ＣＭＯＳインバータを形成することを更に含み、
前記ＣＭＯＳインバータを形成することが、
前記基板においてインバータｐ型アクティブエリアを提供するためにフィールド酸化物の前記素子を形成することであって、前記インバータｐ型アクティブエリアが出力ノードを含むこと、
前記インバータｐ型アクティブエリア近傍の前記基板においてインバータｎ型アクティブエリアを提供するためにフィールド酸化物の前記素子を形成することであって、前記インバータｎ型アクティブエリアが出力ノードを含むこと、
前記基板の上方にインバータＭＯＳゲートを形成することであって、前記インバータＭＯＳゲートが前記インバータｐ型アクティブエリア及び前記インバータｎ型アクティブエリアを横切る、前記インバータＭＯＳゲートを形成すること、
前記インバータｐ型アクティブエリアの前記出力ノード及び前記インバータｎ型アクティブエリアの前記出力ノードを接続するインバータ出力ノード伸長コンタクトを提供するために、前記コンタクトエッチマスクを形成すること、及び、
前記第１レベル相互接続のうちの１つが前記インバータ出力ノード伸長コンタクトに直接的に接続されるように、前記コンタクトエッチマスクを形成すること、
を含むプロセスによる、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は一般に集積回路の分野に関し、特に集積回路における相互接続に関する。
【背景技術】
【０００２】
集積回路におけるコンタクト及び第１レベル相互接続は、エッチングされるエリアをフォトリソグラフィにより画定することによって形成され得る。例えば、コンタクトは、コンタクト感光層のコンタクトエリアを露出させること、続いてコンタクトエッチマスクを形成するためにコンタクト感光層を現像すること、その後、コンタクトホールを形成するために誘電体層をエッチングし、コンタクトホールをコンタクト金属で充填することによって形成され得る。同様に、相互接続感光層の相互接続エリアを露出させること、続いてトレンチエッチマスクを形成するために第１レベル相互接続感光層を現像することによって、コンタクトの上方に金属第１レベル相互接続が形成され得る。コンタクト感光層及び相互接続感光層を露出させるために、より小さな空間分解能限界を有するフォトリソグラフィ機器の方が高価である場合などのように、いくつかのコンタクト間及び／又はいくつかの第１レベル相互接続間の分離より大きな空間分解能限界を有するフォトリソグラフィ機器を用いることが望ましい場合がある。
【発明の概要】
【０００３】
説明する例において、２つの露光動作においてコンタクトエッチパターンを形成すること、及び／又は、リソ・フリーズ・リソ・エッチ（litho-freeze-litho-etch）プロセスを用いて２つの露光動作において第１のトレンチエッチパターンを形成することにより、集積回路が製造され得る。リソ・フリーズ・リソ・エッチプロセスにおいて、第１の感光層を露光及び現像すること、及び続いて、後続のフォトリソグラフィプロセスシーケンスの間第１のサブパターンがそのまま残るように処理することによって、第１のサブパターンが生成される。集積回路上に第２の感光層が形成され、第２のサブパターンを生成するために第２の露光及び現像シーケンスが成される。第１のサブパターンは、第２のサブパターンと組み合わさってエッチマスクを提供する。メモリセル内にない複数のアクティブエリア又はＭＯＳトランジスタゲートに接続する伸長コンタクトを含むコンタクトを形成するために、コンタクトエッチマスクが用いられる。コンタクトの直ぐ上方に金属第１レベル相互接続を形成するために、第１の相互接続トレンチエッチマスクが用いられる。正確に２つのアクティブエリア及び／又はＭＯＳゲートに接続する伸長コンタクトは、第１レベル相互接続にも直接的に接続する。
【図面の簡単な説明】
【０００４】
【図１Ａ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｂ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｃ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｄ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｅ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｆ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｇ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【図１Ｈ】製造の連続段階で示される、一例に従って形成される集積回路の上面図である。
【０００５】
【図２Ａ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｂ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｃ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｄ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｅ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｆ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｇ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｈ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｉ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｊ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図２Ｋ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【０００６】
【図３Ａ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｂ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｃ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｄ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｅ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｆ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｇ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【図３Ｈ】製造の連続段階で示される、一例に従って形成される集積回路の断面図である。
【発明を実施するための形態】
【０００７】
本説明では、「コンタクト」という用語は、集積回路において、アクティブエリア及び／又は下記でＭＯＳゲートと呼ばれる金属酸化物半導体（ＭＯＳ）トランジスタゲートに接続する金属素子を指す。アクティブエリア及び／又はＭＯＳゲートは、コンタクトが金属シリサイド層に接触するように金属シリサイドの層を含み得る。ＭＯＳゲートは、フィールド酸化物の上の連続ゲート材料を含む。
【０００８】
リソ・フリーズ・リソ・エッチプロセスを用いてコンタクトエッチサブマスクの露光及び現像の２サイクルを行うことにより、集積回路が形成され得る。製造シーケンスにおいて、オプションのコンタクトハードマスク層が用いられてもよい。コンタクトは、メモリセル内にない集積回路内の複数のアクティブエリア又はＭＯＳゲートに接続するコンタクトである、伸長コンタクトを含む。コンタクトの直ぐ上方のダマシン第１レベル相互接続が、コンタクトの上方に金属内誘電体（ＩＭＤ）層を形成すること、並びに、リソ・フリーズ・リソ・エッチプロセスを用いてトレンチエッチサブマスクの露光及び現像の２サイクルを行うことによって形成され得る。製造シーケンスにおいて、オプションのトレンチハードマスク層が用いられてもよい。相互接続トレンチが、相互接続トレンチハードマスク層を介してＩＭＤ層にエッチングされる。相互接続トレンチは、ライナ金属及び銅充填金属などの相互接続材料で充填される。正確に２つのアクティブエリア及び／又はＭＯＳゲートに接続する伸長コンタクトは、第１レベル相互接続素子にも直接的に接続する。
【０００９】
図１Ａから図１Ｈは、製造の連続段階で示される、一例に従って形成される集積回路の上面図である。図１Ａを参照すると、集積回路１０００が、メモリセルの一部ではないアクティブエリア１００２、相補型金属酸化物半導体（ＣＭＯＳ）インバータの一部であるインバータｐ型アクティブエリア１００４及びインバータｎ型アクティブエリア１００６、並びに場合によっては、ＣＭＯＳデュアル入力論理ゲートの一部であるデュアル入力論理ゲートｐ型アクティブエリア１００８及びデュアル入力論理ゲートｎ型アクティブエリア１０１０を含む。集積回路１０００はまた、メモリセルの一部ではないＭＯＳゲート１０１２、インバータｐ型アクティブエリア１００４及びインバータｎ型アクティブエリア１００６を横切るＣＭＯＳインバータの一部であるインバータＭＯＳゲート１０１４、並びに、ＣＭＯＳデュアル入力論理ゲートが存在する場合、デュアル入力論理ゲートｐ型アクティブエリア１００８及びデュアル入力論理ゲートｎ型アクティブエリア１０１０を横切る２つのデュアル入力論理ゲートＭＯＳゲート１０１６を含む。図示されていないＰＭＤ（プリメタル誘電体）層が、アクティブエリア１００２、１００４、１００８、及び１０１０、並びにＭＯＳゲート１０１２、１０１４、及び１０１６を覆って、集積回路１０００の既存の頂部層の上に形成される。コンタクトハードマスク層（図示せず）が、ＰＭＤ層の上に形成され得る。コンタクトハードマスク層は、窒化シリコン、炭化シリコン、酸化アルミニウム、及び窒化酸化シリコンの下の非晶質炭素などの、ＰＭＤメイン層のエッチャントに耐性を持つ材料の１つまたは複数のサブ層を含み得る。
【００１０】
集積回路１０００においてコンタクトのためのエリアが画定される。図１Ａを参照すると、望ましいコンタクトエリアは、０．８〜１．０の長さ対幅比を有するコンパクトな単一ノードコンタクトエリア１０１８を含み得る。長さ対幅比は、コンタクトエリアの横寸法を指す。コンタクトエリアは、２より上の長さ対幅比を有する伸長単一ノードコンタクトパターン１０２０も含み得る。コンタクトエリアは更に、複数のアクティブエリア及び／又はＭＯＳゲートに直接的に接続する伸長コンタクトのためのエリアを画定する、伸長コンタクトエリア１０２２を含む。伸長コンタクトパターン１０２２のいくつかのインスタンスは線形であり得る。伸長コンタクトパターン１０２２のいくつかのインスタンスは、図１Ａに示されるような１つまたは複数の屈曲を有するなどの非線形であり得る。
【００１１】
図１Ｂを参照すると、集積回路１０００の上に第１のコンタクトエッチサブマスク１０２４が形成される。図１Ａに示されるアクティブエリア及びＭＯＳゲートは、明確にするために図１Ｂには示されていない。図１Ｂで、第１のコンタクトエッチサブマスク１０２４はハッチパターンを用いて示され、コンタクトエリア１０１８、１０２０、及び１０２２はハッチなしで示される。第１のコンタクトエッチサブマスク１０２４の縁部は、コンタクトエリア１０１８、１０２０、及び１０２２の境界の一部を形成する。第１のコンタクトエッチサブマスク１０２４は、集積回路１０００上に底部反射防止コーティング（ＢＡＲＣ）を形成すること、続いてＢＡＲＣ上に第１のコンタクトフォトレジスト層を形成すること、及びそれに続いて、液浸露光動作においてドラッグを低減する第１のコンタクトフォトレジスト層上の摩擦低減頂部層を形成することなどによって、形成され得る。第１のコンタクトフォトレジスト層は、液浸スキャナリソグラフィツールなどによって、第１のコンタクト露光動作において第１のコンタクトサブパターンを用いて露光され、現像される。現像された第１のコンタクトフォトレジスト層は、第１のコンタクトエッチサブマスク１０２４を形成する「フリージング」と呼ばれるプロセスにおいて処理されて、第２のコンタクトエッチサブマスクを生成するための後続のプロセスシーケンスの間それがそのまま残るようにする。フリージングプロセスは、ホリ  マサフミ等により「レジストフリージングプロセスを用いたサブ４０ｎｍハーフピッチダブルパターニング」Advances in Resist Materials and Processing Technology XXV, Proc. OF SPIE Vol. 6923, 69230H, 2008に記載されるように成され得る。現像された第１のコンタクトフォトレジスト層を、第２のコンタクトエッチサブマスクの形成の間それがそのまま残るように処理するためのその他のプロセスは本例の範囲内にある。
【非特許文献１】Masafumi Hori, et. al., “Sub-40nm Half-Pitch Double Patterning with Resist Freezing Process”, Advances in Resist Materials and Processing Technology XXV, Proc. OF SPIE Vol. 6923, 69230H, 2008
【００１２】
図１Ｃを参照すると、集積回路１０００の上に第２のコンタクトエッチサブマスク１０２６が形成されて、第１のコンタクトエッチサブマスク１０２４が第２のコンタクトエッチサブマスク１０２６と組み合わさって、コンタクトエリア１０１８、１０２０、及び１０２２内の集積回路１０００の頂部表面を露出させるコンタクトエッチマスクを形成するようにする。コンタクトエリア１０１８、１０２０、及び１０２２の境界が、第１のコンタクトエッチサブマスク１０２４及び第２のコンタクトエッチサブマスク１０２６の組み合わされた縁部によって形成される。第２のコンタクトエッチサブマスク１０２６は、ＢＡＲＣ、第２のコンタクトフォトレジスト層、及び摩擦低減頂部層を含む、層スタックを形成すること、続いて、第２のコンタクト露光動作において第２のコンタクトサブパターンを用いて第２のコンタクトフォトレジスト層を露出させること、及び第２のコンタクトフォトレジスト層を現像することなどによって、形成され得る。本例の１つのバージョンにおいて、コンタクトエッチマスクを生成する際に追加の露光及び現像シーケンスは成されない。本例の１つのバージョンにおいて、コンタクトエリア１０１８、１０２０、及び１０２２のいくつかの部材が、第１のコンタクト露光動作及び／又は第２のコンタクト露光動作を行うために用いられるフォトリソグラフィ機器の空間分解能限界未満だけ離され得る。
【００１３】
組み合わされたコンタクトエッチマスク（１０２４＋１０２６）を用いてＰＭＤ層内にコンタクトホールが形成される。コンタクトハードマスク層を用いる本例のバージョンにおいて、コンタクトハードマスク材料が、反応性イオンエッチ（ＲＩＥ）プロセスなどの第１のコンタクトエッチプロセスによってコンタクトハードマスク層から除去される。ＰＭＤ層内のコンタクトホールは、その後、エッチングされたハードマスク層をテンプレートとして用いる第２のコンタクトエッチプロセスによって形成される。組み合わされたコンタクトエッチマスク（１０２４＋１０２６）は、第１のコンタクトエッチプロセス後、第２のコンタクトエッチプロセスの間、又は第２のコンタクトエッチプロセス後除去され得る。コンタクトハードマスク層を用いない本例のバージョンにおいて、ＰＭＤ層内のコンタクトホールは、コンタクトエッチマスクをテンプレートとして用いるＲＩＥプロセスなどのコンタクトエッチプロセスを用いてＰＭＤ材料を除去することによって形成される。コンタクトエッチマスクは、コンタクトエッチプロセスの間又はコンタクトエッチプロセス後除去され得る。
【００１４】
図１Ｄを参照すると、ＰＭＤ層内のコンタクトホールは、０．８〜１．０の長さ対幅比を有するコンパクトな単一ノードコンタクト１０２８と、２より上の長さ対幅比を有する伸長単一ノードコンタクト１０３０と、正確に２つのアクティブエリア１００２及び／又はＭＯＳゲート１０１２に接続し、続いて第１レベル相互接続に直接的に接続されるデュアルノード伸長コンタクト１０３２と、３つ又はそれ以上のアクティブエリア１００２及び／又はＭＯＳゲート１０１２に接続する複数ノード伸長コンタクト１０３４とを含む、複数のコンタクトを形成するようにコンタクト金属で充填される。デュアルノード伸長コンタクト１０３２のうちのいくつかが、インバータｐ型アクティブエリア１００４の出力ノードをインバータｎ型アクティブエリア１００６の出力ノードに接続する、ＣＭＯＳインバータ内のインバータ出力ノード伸長コンタクトである。ＣＭＯＳデュアル入力論理ゲートが形成される場合、デュアルノード伸長コンタクトの１つがＣＭＯＳデュアル入力論理ゲートコンタクト１０３６であり、ＣＭＯＳデュアル入力論理ゲートコンタクト１０３６は、ＣＭＯＳデュアル入力論理ゲートｐ型アクティブエリア１００８の出力ノードを、ＣＭＯＳデュアル入力論理ゲートｎ型アクティブエリア１０１０の出力ノードに接続する。コンタクト１０２８、１０３０、１０３２、１０３４、及び１０３６は、チタン又は窒化チタンなどのコンタクトライナ金属で、続いてタングステンなどのコンタクト充填金属で、コンタクトホールを充填すること、及びそれに続いて、エッチング及び／又はＣＭＰ法を用いてＰＭＤ層の頂部表面からコンタクト充填金属及びコンタクトライナ金属を除去することなどによって、形成され得る。
【００１５】
図１Ｅを参照すると、コンタクト及びＰＭＤ層上にＩＭＤ層（図示せず）が形成される。ＩＭＤ層は、二酸化シリコン、及び／或いは、有機ケイ酸塩ガラス（ＯＳＧ）、炭素ドープ酸化シリコン（ＳｉＣＯ又はＣＤＯ）、又はメチルシルセスキオキサン（ＭＳＱ）などの低誘電率誘電体材料を含み得る。ＩＭＤ層の上に相互接続ハードマスク層（図示せず）が形成され得る。相互接続ハードマスク層は、窒化シリコン、炭化シリコン、酸化アルミニウム、及び窒化チタンなど、ＩＭＤ層のエッチャントに耐性を持つ材料の１つまたは複数のサブ層を含み得る。所望の第１レベル相互接続のためのエリア１０３８が、集積回路１０００において画定される。
【００１６】
図１Ｆを参照すると、第１のトレンチエッチサブマスク１０４０が集積回路１０００の頂部表面上に形成される。図１Ａに示されるアクティブエリア及びＭＯＳゲートは、明確にするために図１Ｆには示されていない。第１のトレンチエッチサブマスク１０４０の縁部が、所望の相互接続エリア１０３８の境界の一部を形成する。第１のトレンチエッチサブマスク１０４０は、集積回路１０００上にＢＡＲＣを形成すること、続いてＢＡＲＣ上に第１のトレンチフォトレジスト層を形成すること、及びそれに続いて、第１のトレンチフォトレジスト層上に摩擦低減頂部層を形成することなどによって、形成され得る。第１のトレンチフォトレジスト層は、液浸スキャナリソグラフィツールなどによる第１のトレンチ露光動作において第１のトレンチサブパターンを用いて露光され、現像される。現像された第１のトレンチフォトレジスト層は、第１のトレンチエッチサブマスク１０４０を形成するフリーズプロセスにおいて処理されて、第２のトレンチエッチサブマスクを生成するための後続のプロセスシーケンスの間それがそのまま残るようにする。現像された第１のトレンチフォトレジスト層を、第２のトレンチエッチサブマスクの形成の間それがそのまま残るように処理するためのその他のプロセスは本例の範囲内にある。
【００１７】
図１Ｇを参照すると、集積回路１０００の上に第２のトレンチエッチサブマスク１０４２が形成されて、第１のトレンチエッチサブマスク１０４０が第２のトレンチエッチサブマスク１０４２と組み合わさって、相互接続エリア１０３８内の集積回路１０００の頂部表面を露出させるトレンチエッチマスクを形成するようにする。相互接続エリア１０３８の境界が、第１のトレンチエッチサブマスク１０４０及び第２のトレンチエッチサブマスク１０４２の組み合わされた縁部によって形成される。第２のトレンチエッチサブマスク１０４２は、ＢＡＲＣ、第２のトレンチフォトレジスト層、及び摩擦低減頂部層を含む、層スタックを形成すること、続いて、第２のトレンチ露光動作において第２のトレンチサブパターンを用いて第２のトレンチフォトレジスト層を露出させること、及び第２のトレンチフォトレジスト層を現像することなどによって、形成され得る。本例の１つのバージョンにおいて、トレンチエッチマスクを生成する際に追加の露光及び現像シーケンスは成されない。本例の１つのバージョンにおいて、相互接続エリア１０３８のいくつかの部材が、第１のトレンチ露光動作及び／又は第２のトレンチ露光動作を行うために用いられるフォトリソグラフィ機器の空間分解能限界未満だけ離され得る。
【００１８】
相互接続トレンチが、トレンチエッチマスクを用いてＩＭＤ層内に形成される。相互接続ハードマスク層を用いる本例のバージョンにおいて、相互接続ハードマスク材料が、ＲＩＥプロセスなどの第１のトレンチエッチプロセスによって相互接続ハードマスク層から除去される。ＩＭＤ層内のトレンチは、その後、エッチングされた相互接続ハードマスク層をテンプレートとして用いる第２のトレンチプロセスによって形成される。トレンチエッチマスクは、第１のトレンチエッチプロセスの後、第２のトレンチエッチプロセスの間、又は第２のトレンチエッチプロセスの後、除去され得る。相互接続ハードマスク層を用いない本例のバージョンにおいて、ＩＭＤ層内のトレンチは、トレンチエッチマスクをテンプレートとして用いるＲＩＥプロセスなどのトレンチエッチプロセスを用いてＩＭＤ材料を除去することによって形成される。トレンチエッチマスクは、トレンチエッチプロセスの間又はトレンチエッチプロセスの後、除去され得る。
【００１９】
図１Ｈを参照すると、窒化タンタルを含むライナ金属及び少なくとも９０パーセントの銅を含む充填金属などの、相互接続金属で相互接続トレンチを充填すること、並びに、ＣＭＰ動作を用いて不要なライナ金属及び充填金属を除去することなどによって、複数の第１レベル相互接続１０４４が相互接続トレンチに形成される。第１レベル相互接続１０４４の少なくとも一部の底部表面が、コンタクトの一部に又は場合によってはすべてに直接的に接続する。デュアルノード伸長コンタクト１０３２は、第１レベル相互接続１０４４に直接的に接続される。バイアとも呼ばれる垂直相互接続などの、誘電体層及び相互接続の追加レベル（図示せず）が、第１レベル相互接続１０４４の上方に形成される。追加レベルにおける複数の相互接続が、複数の第１レベル相互接続１０４４のいくつかに又はすべての部材に直接的に接続する。
【００２０】
図２Ａから図２Ｋは、製造の連続段階で示される、コンタクト及びトレンチハードマスクを伴う例に従って形成される集積回路の断面図である。図２Ａを参照すると、集積回路２０００が基板２００２内及び上に形成され、基板２００２は、単結晶シリコンウェハ、シリコンオンインシュレータ（ＳＯＩ）ウェハ、異なる結晶配向の領域を備えるハイブリッド配向技術（ＨＯＴ）ウェハ、又は集積回路２０００の製造に適したその他の材料であり得る。フィールド酸化物２００４の素子は、シャロートレンチアイソレーション（ＳＴＩ）プロセス又はシリコン局所酸化（ＬＯＣＯＳ）プロセスを用いて、２５０〜６００ナノメートルの厚みを有する二酸化シリコンなどによって、基板２００２の頂部表面において形成される。ＳＴＩプロセスにおいて、二酸化シリコンは、高密度プラズマ（ＨＤＰ）又は高アスペクト比プロセス（ＨＡＲＰ）によって堆積され得る。フィールド酸化物２００４間の基板２００２の頂部表面の領域は、集積回路２０００のアクティブエリア２００６である。アクティブエリア２００６は、基板２００２の頂部表面の金属シリサイドの層を含み得る。ＭＯＳゲート２００８が基板２００２の上に形成される。アクティブエリア２００６及びＭＯＳゲート２００８の上にＰＭＤ層２０１０が形成される。ＰＭＤ層２０１０は、ＰＭＤライナ、ＰＭＤメイン層、及びオプションのＰＭＤキャップ層を含む、誘電体層スタックであり得る。少なくとも１つの例において、ＰＭＤライナ（図示せず）は、１０〜１００ナノメートルの厚みを有し、アクティブエリア２００６及びＭＯＳゲート２００８の上にプラズマエンハンスト化学気相堆積法（ＰＥＣＶＤ）によって堆積される、窒化シリコン又は二酸化シリコンである。少なくとも１つの例において、ＰＭＤメイン層は、１００〜１０００ナノメートルの厚みを有し、ＰＭＤライナの頂部表面上にＰＥＣＶＤによって堆積され、時には化学機械研磨（ＣＭＰ）プロセスによって平坦化される、二酸化シリコン、リンケイ酸塩ガラス（ＰＳＧ）、又はボロンリンケイ酸塩ガラス（ＢＰＳＧ）の層である。少なくとも１つの例において、オプションのＰＭＤキャップ層（図示せず）は、ＰＭＤメイン層の頂部表面上に形成される、窒化シリコン、炭化窒化シリコン、又は炭化シリコンなどの、１０から１００ナノメートルの硬質材料である。ＰＭＤ層２０１０の上にコンタクトハードマスク層２０１２が形成される。コンタクトハードマスク層２０１２は、図１Ａを参照して説明した材料及び特性を有し得る。
【００２１】
第１のコンタクトエッチサブマスク２０１４が、下記のようにコンタクトハードマスク層２０１２上に形成される。コンタクトハードマスク層２０１２の上に第１のコンタクト感光層が形成される。第１のコンタクト感光層は、ＢＡＲＣの層、フォトレジスト層、及び、リソグラフィプロセスを向上させるための１つまたは複数のオプション層を含み得る。液浸ウェハスキャナなどのフォトリソグラフィ機器を用いる第１のコンタクトエッチサブマスク露光動作、及び第１のコンタクトエッチサブマスク現像動作が集積回路２０００に対して成されて、現像されたフォトレジスト層が生成される。現像されたフォトレジスト層に対して第１のフリーズ動作が成されて、第１のコンタクトエッチサブマスク２０１４が形成され、第２のコンタクトエッチサブマスクを生成するための後続のプロセスシーケンスの間それがそのまま残るようにする。第１のコンタクトエッチサブマスク２０１４の縁部が、集積回路２０００においてコンタクトのために画定されるエリアの境界の一部を形成する。
【００２２】
図２Ｂを参照すると、第２のコンタクトエッチサブマスク２０１６がコンタクトハードマスク層２０１２上に形成され、第１のコンタクトエッチサブマスク２０１４は第２のコンタクトエッチサブマスク２０１６と組み合わさって、コンタクトエリアにおけるコンタクトハードマスク層２０１２の頂部表面を露出させるコンタクトエッチマスクを形成する。第２のコンタクトエッチサブマスク２０１６は、ＢＡＲＣ、フォトレジスト層、及び摩擦低減頂部層を含む、層スタックを形成すること、続いてフォトレジスト層を露光及び現像することなどによって、形成され得る。本例の１つのバージョンにおいて、コンタクトエッチマスクを生成する際に追加の露光及び現像シーケンスは成されない。
【００２３】
図２Ｃを参照すると、コンタクトハードマスクエッチプロセスが集積回路２０００に対して成され、このプロセスは、コンタクトハードマスクホール２０１８を形成するために、コンタクトエリアにおけるコンタクトハードマスク層２０１２から材料を除去する。少なくとも１つの例において、コンタクトハードマスクエッチプロセスはＲＩＥプロセスであり得る。第１のコンタクトエッチサブマスク２０１４及び第２のコンタクトエッチサブマスク２０１６は、コンタクトハードマスクエッチプロセスが完了した後除去され得るか、又は後続の動作の間除去され得る。
【００２４】
図２Ｄを参照すると、コンタクトエッチプロセスが集積回路２０００に対して成され、このプロセスは、コンタクトホール２０２０を形成するために、コンタクトエリアにおけるＰＭＤ層２０１０から材料を除去する。コンタクトエッチプロセスは、エッチングされたコンタクトハードマスク層２０１２をテンプレートとして用いる。コンタクトハードマスク層２０１２における残りの材料は、コンタクトエッチプロセスが完了した後除去され得る。
【００２５】
図２Ｅは、コンタクト２０２２を形成するコンタクトメタライゼーションプロセスが完了した後の集積回路２０００を示す。本例の１つのバージョンにおいて、コンタクトライナ金属２０２４の層、及びそれに続いてコンタクト充填金属２０２６が、コンタクトホールに形成される。少なくとも１つの例において、コンタクトライナ金属２０２４は、チタン、窒化チタン、又は、アクティブエリア２００６、及びＭＯＳゲート２００８へのコンタクトを形成するために適切なその他の金属であり得る。少なくとも１つの例において、コンタクト充填金属２０２６はタングステンであり得る。コンタクトライナ金属２０２４は、スパッタリング、原子層堆積（ＡＬＤ）、有機金属化学気相堆積法（ＭＯＣＶＤ）、又はその他のプロセスなどによって形成され得る。少なくとも１つの例において、コンタクト充填金属２０２６は、スパッタリング、ＭＯＣＶＤ、又はその他のプロセスによって形成され得る。ＰＭＤ層２０１０の頂部表面上のコンタクトライナ金属及びコンタクト充填金属は、ＣＭＰ及び／又はエッチバックプロセスによって除去され得る。コンタクト２０２２は、デュアルノード伸長コンタクト及び複数ノード伸長コンタクトを含む。デュアルノード伸長コンタクトは、正確に２つのアクティブエリア２００６及び／又はＭＯＳゲート２００８に接続し、後に第１レベル相互接続に直接的に接続される。複数ノード伸長コンタクトは、３つ又はそれ以上のアクティブエリア２００６及び／又はＭＯＳゲート２００８に接続する。
【００２６】
図２Ｆを参照すると、ＰＭＤ層２０１０上及びコンタクト２０２２の頂部表面上にＩＭＤ層２０２８が形成される。ＩＭＤ層２０２８は、図１Ｅを参照して説明した材料及び特性を有し得る。ＩＭＤ層２０２８上に相互接続ハードマスク層２０３０が形成される。相互接続ハードマスク層２０３０は、図１Ｅを参照して説明した材料及び特性を有し得る。第１のトレンチエッチマスク２０３２が、図２Ａを参照して説明したプロセスシーケンスと同様のプロセスシーケンスを用いて、相互接続ハードマスク層２０３０上に形成される。現像されたフォトレジスト層に対して第２のフリーズ動作が第１のトレンチエッチサブマスク２０３２を形成するために成されて、第２のトレンチエッチサブマスクを生成するための後続のプロセスシーケンスの間それがそのまま残るようにする。第１のトレンチエッチサブマスク２０３２の縁部が、集積回路２０００において相互接続のために画定されるエリアの境界の一部を形成する。
【００２７】
図２Ｇを参照すると、第２のトレンチエッチサブマスク２０３４が相互接続ハードマスク層２０３０上に形成され、第２のトレンチエッチサブマスク２０３２は第２のトレンチエッチサブマスク２０３４と組み合わさって、相互接続エリアにおける相互接続ハードマスク層２０３０の頂部表面を露出させるトレンチエッチマスクを形成する。少なくとも１つの例において、第２のトレンチエッチサブマスク２０３４は、ＢＡＲＣ、フォトレジスト層、及び摩擦低減頂部層を含む、層スタックを形成すること、続いてフォトレジスト層を露光及び現像することによって形成され得る。本例の１つのバージョンにおいて、トレンチエッチマスクを生成する際に追加の露光及び現像シーケンスは成されない。
【００２８】
図２Ｈを参照すると、相互接続ハードマスクエッチプロセスが集積回路２０００に対して成され、このプロセスは、相互接続ハードマスクホール２０３６を形成するために、相互接続エリアにおける相互接続ハードマスク層２０３０から材料を除去する。少なくとも１つの例において、相互接続ハードマスクエッチプロセスはＲＩＥプロセスであり得る。第１のトレンチエッチサブマスク２０３２及び第２のトレンチエッチサブマスク２０３４は、相互接続ハードマスクエッチプロセスが完了した後除去され得るか、又は後続の動作の間除去され得る。
【００２９】
図２Ｉを参照すると、相互接続トレンチエッチプロセスが集積回路２０００に対して成され、このプロセスは、相互接続トレンチ２０３８を形成するために相互接続エリアにおけるＩＭＤ層２０２８から材料を除去する。トレンチエッチプロセスは、エッチングされた相互接続ハードマスク層２０３０をテンプレートとして用いる。相互接続ハードマスク層２０３０における残りの材料は、相互接続トレンチエッチプロセスが完了した後除去され得る。
【００３０】
図２Ｊは、相互接続２０４０を形成する相互接続メタライゼーションプロセスが完了した後の集積回路２０００を示す。本例の１つのバージョンにおいて、トレンチライナ金属２０４２の層、続いてトレンチ充填金属２０４４が、トレンチ内に形成される。少なくとも１つの例において、トレンチライナ金属２０４２は、窒化タンタル、窒化チタン、又は、コンタクト２０２２への電気接続を形成するために適切なその他の金属であり得る。少なくとも１つの例において、トレンチ充填金属２０４４は少なくとも９０パーセント銅であり得、トレンチライナ金属２０４２は、スパッタリング、ＡＬＤ、ＭＯＣＶＤ、又はその他のプロセスによって形成され得、トレンチ充填金属２０４４は、スパッタリング、めっき、又はその他のプロセスによって形成され得る。ＩＭＤ層２０２８の頂部表面上のトレンチライナ金属およびトレンチ充填金属は、ＣＭＰ及び／又はエッチバックプロセスによって除去され得る。デュアルノード伸長コンタクトが、正確に２つのアクティブエリア２００６及び／又はＭＯＳゲートに２００８に接続し、第１レベル相互接続２０４０に直接的に接続される。
【００３１】
図２Ｋを参照すると、バイア２０４８及び第２レベル相互接続２０５０などの、誘電体層及び相互接続の追加レベル２０４６が、第１レベル相互接続２０４０の上方に形成される。追加レベル２０４６における複数のバイア２０４８は、第１レベル相互接続２０４０に直接的に接続する。
【００３２】
図３Ａから図３Ｈは、製造の連続段階で示される、ハードマスクを用いない例に従って形成される集積回路の断面図である。図３Ａを参照すると、集積回路３０００が基板３００２内及び上に形成され、基板３００２は、単結晶シリコンウェハ、ＳＯＩウェハ、異なる結晶配向の領域を備えるＨＯＴウェハ、又は集積回路３０００の製造に適切なその他の材料であり得る。フィールド酸化物３００４の素子が、ＳＴＩ又はＬＯＣＯＳプロセスを用いて２５０〜６００ナノメートルの厚みを有する二酸化シリコンなどによって、基板３００２の頂部表面において形成される。ＳＴＩプロセスにおいて、二酸化シリコンは、ＨＤＰ又はＨＡＲＰによって堆積され得る。フィールド酸化物３００４間の基板３００２の頂部表面における領域が、集積回路３０００のアクティブエリア３００６である。アクティブエリア３００６は、基板３００２の頂部表面における金属シリサイドの層を含み得る。ＭＯＳゲート３００８が基板３００２の上に形成される。アクティブエリア３００６及びＭＯＳゲート３００８の上にＰＭＤ層３０１０が形成される。ＰＭＤ層３０１０は、図２Ａを参照して説明した材料及び特性を有し得る。第１のコンタクトエッチサブマスク３０１２が、第１のフリーズ動作を用いて、図２Ａを参照して説明したようにＰＭＤ層３０１０上に形成されて、第１のコンタクトエッチサブマスク３０１２が、第２のコンタクトエッチサブマスクを生成するための後続のプロセスシーケンスの間そのまま残るようにする。第１のコンタクトエッチサブマスク３０１２の縁部が、集積回路３０００においてコンタクトのために画定されるエリアの境界の一部を形成する。
【００３３】
図３Ｂを参照すると、第２のコンタクトエッチサブマスク３０１４がＰＭＤ層３０１０上に形成されて、第１のコンタクトエッチサブマスク３０１２が第２のコンタクトエッチサブマスク３０１４と組み合わさって、コンタクトエリアにおけるＰＭＤ層３０１０の頂部表面を露出させるコンタクトエッチマスクを形成するようにする。第２のコンタクトエッチサブマスク３０１４は、ＢＡＲＣ、フォトレジスト層、及び摩擦低減頂部層を含む、層スタックを形成すること、続いてフォトレジスト層を露光及び現像することなどによって、形成され得る。本例の１つのバージョンにおいて、コンタクトエッチマスクを生成する際に追加の露光及び現像シーケンスは成されない。
【００３４】
図３Ｃを参照すると、コンタクトエッチプロセスが集積回路３０００に対して成され、このプロセスは、コンタクトホール３０１６を形成するために、コンタクトエリアにおけるＰＭＤ層３０１０から材料を除去する。少なくとも１つの例において、コンタクトエッチプロセスはＲＩＥプロセスであり得る。第１のコンタクトエッチサブマスク３０１２及び第２のコンタクトエッチサブマスク３０１４は、コンタクトエッチプロセスが完了した後除去され得る。
【００３５】
図３Ｄは、コンタクトメタライゼーションプロセスが完了した後の、図２Ｅを参照して説明したようにコンタクト金属ライナ３０２０及びコンタクト充填金属３０２２を含むコンタクト３０１８を形成する、集積回路３０００を示す。コンタクト３０１８は、正確に２つのアクティブエリア３００６及び／又はＭＯＳゲート３００８に接続し、その後第１レベル相互接続に直接接続される、デュアルノード伸長コンタクトと、３つ又はそれ以上のアクティブエリア３００６及び／又はＭＯＳゲート３００８に接続する複数ノード伸長コンタクトとを含む。
【００３６】
図３Ｅを参照すると、ＰＭＤ層３０１０上及びコンタクト３０２２の頂部表面上にＩＭＤ層３０２４が形成される。ＩＭＤ層３０２４は、図１Ｅを参照して説明した材料及び特性を有し得る。第１のトレンチエッチマスク３０２６が、図２Ａを参照して説明したプロセスシーケンスと同様のプロセスシーケンスを用いて、ＩＭＤ層３０２４上に形成される。第１のトレンチエッチサブマスク３０２６を形成するために、現像されたフォトレジスト層に対して第２のフリーズ動作が成されて、第２のトレンチエッチサブマスクを生成するための後続のプロセスシーケンスの間それがそのまま残るようにする。第１のトレンチエッチサブマスク３０２６の縁部が、集積回路３０００において相互接続のために画定されるエリアの境界の一部を形成する。
【００３７】
図３Ｆを参照すると、第２のトレンチエッチサブマスク３０２８がＩＭＤ層３０２４上に形成されて、第２のトレンチエッチサブマスク３０２６が第２のトレンチエッチサブマスク３０２８と組み合わさって、相互接続エリアにおけるＩＭＤ層３０２４の頂部表面を露出させるトレンチエッチマスクを形成するようにする。第２のトレンチエッチサブマスク３０２８は、ＢＡＲＣ、フォトレジスト層、及び摩擦低減頂部層を含む、層スタックを形成すること、続いてフォトレジスト層を露光及び現像することなどによって、形成され得る。本例の１つのバージョンにおいて、トレンチエッチマスクを生成する際に追加の露光及び現像シーケンスは成されない。
【００３８】
図３Ｇを参照すると、相互接続トレンチエッチプロセスが集積回路３０００に対して成され、このプロセスは、相互接続トレンチ３０３０を形成するために、相互接続エリアにおけるＩＭＤ層３０２４から材料を除去する。トレンチエッチプロセスは、第１のトレンチエッチサブマスク３０２６と第２のトレンチエッチサブマスク３０２８との組み合わせで形成されるトレンチエッチマスクをテンプレートとして用いる。第１のトレンチエッチサブマスク３０２６及び第２のトレンチエッチサブマスク３０２８における残りの材料が、相互接続トレンチエッチプロセスが完了した後除去され得る。
【００３９】
図３Ｈは、相互接続３０３２を形成する相互接続メタライゼーションプロセスが完了した後の集積回路３０００を示す。本例の１つのバージョンにおいて、トレンチライナ金属３０３４の層、続いてトレンチ充填金属３０３６が、トレンチに形成される。トレンチライナ金属３０３４及びトレンチ充填金属３０３６は、図２Ｊを参照して説明したように形成され得る。ＩＭＤ層３０２４の頂部表面上のトレンチライナ金属およびトレンチ充填金属が、ＣＭＰ及び／又はエッチバックプロセスによって除去され得る。デュアルノード伸長コンタクトが、正確に２つのアクティブエリア３００６及び／又はＭＯＳゲートに３００８に接続し、第１レベル相互接続３０３２に直接的に接続される。誘電体層及び相互接続の追加レベルが、図２Ｋを参照して説明したように、第１レベル相互接続３０３２の上方に形成される。
【００４０】
特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態が可能である。
【図１Ａ】
2017500744.tif 000003
【図１Ｂ】
2017500744.tif 000004
【図１Ｃ】
2017500744.tif 000005
【図１Ｄ】
2017500744.tif 000006
【図１Ｅ】
2017500744.tif 000007
【図１Ｆ】
2017500744.tif 000008
【図１Ｇ】
2017500744.tif 000009
【図１Ｈ】
2017500744.tif 000010
【図２Ａ】
2017500744.tif 000011
【図２Ｂ】
2017500744.tif 000012
【図２Ｃ】
2017500744.tif 000013
【図２Ｄ】
2017500744.tif 000014
【図２Ｅ】
2017500744.tif 000015
【図２Ｆ】
2017500744.tif 000016
【図２Ｇ】
2017500744.tif 000017
【図２Ｈ】
2017500744.tif 000018
【図２Ｉ】
2017500744.tif 000019
【図２Ｊ】
2017500744.tif 000020
【図２Ｋ】
2017500744.tif 000021
【図３Ａ】
2017500744.tif 000022
【図３Ｂ】
2017500744.tif 000023
【図３Ｃ】
2017500744.tif 000024
【図３Ｄ】
2017500744.tif 000025
【図３Ｅ】
2017500744.tif 000026
【図３Ｆ】
2017500744.tif 000027
【図３Ｇ】
2017500744.tif 000028
【図３Ｈ】
2017500744.tif 000029
【国際調査報告】
2017500744.tif 000030