(57)【特許請求の範囲】
【請求項１】
交流信号源からの正弦波信号にてトランスを励磁して高電圧を得、該高電圧を供試物に印加して電流検出器に流れる電流を測定する耐電圧試験装置において、
電圧検知手段を備え、
前記電圧検知手段の出力信号と同相の信号により前記電流検出器からの検出値を整流する第１の位相検波回路と、前記電圧検知手段の出力信号に対して９０度の進み位相を有する信号によって前記電流検出器からの検出値を整流する第２の位相検波回路を備え、
前記第１の位相検波回路からの出力を直流化する第１の積分器と、前記第２の位相検波回路からの出力を直流化する第２の積分器とを備え、
前記第１の積分器からの出力をデジタル値化する第１のＡ／Ｄ変換器と、前記第２の積分器からの出力をデジタル値化する第２のＡ／Ｄ変換器を備え、
出力端子間を開放状態にして交流の高電圧を印加したときに流れる電流を前記第１の位相検波回路および第２の位相検波回路に入力し、各位相検波回路の出力を夫々前記第１の積分器および前記第２の積分器にて直流化した後、前記第１のＡ／Ｄ変換器および前記第２のＡ／Ｄ変換器にてデジタル値化し、夫々のデジタル値を第１の検出値として記憶する記憶手段を備え、
出力端子間に供試物を接続して交流の高電圧を印加したときに流れる電流を前記第１の位相検波回路および第２の位相検波回路に入力し、各位相検波回路の出力を夫々前記第１の積分器および前記第２の積分器にて直流化した後、前記第１のＡ／Ｄ変換器および前記第２のＡ／Ｄ変換器にてデジタル値化し、夫々のデジタル値を第２の検出値とし、
前記第２の検出値から前記第１の検出値を差し引く引算器を備え、
該引算器にデジタル値化された第１の検出値および第２の検出値を入力し、
該引算器が前記デジタル値化された第１の検出値および第２の検出値に含まれる抵抗成分のみに流れる電流値同士、容量成分のみに流れる電流値同士を差し引いた後、それらの引算値に基づきベクトル合成値を算出する演算手段を備えたことを特徴とする耐電圧試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、耐電圧性能を試験する試験装置に関し、特に微小電流測定において交流の高電圧出力部に分布する浮遊容量等に流れる電流によって生ずる誤差を除去する耐電圧試験装置及び試験方法に関する。
【０００２】
【従来の技術】
耐電圧試験装置は、各種安全規格（ＪＩＳ規格、ＵＬ規格、ＣＳＡ規格など）に合致するかを、それらの規格上で要求される交流の高電圧を供試物に一定時間印加して、該供試物の耐電圧性能を判定する試験装置であり、その良否判定は、供試物に流れる電流を測定することにより行われる。
【０００３】
図８は、トランスＴ１の２次側巻線端子ｃ−ｄ間に生ずる高電圧を出力端子Ｔａ−Ｔｂ間にケーブル２を接続して供試物３に印加して供試物３に流れる電流Ｉｏを電流検出器Ｒｉにて検出することを示している。この時、出力端子Ｔｂは接地状態にある。
【０００４】
そして、トランスＴの２次側巻線と接地間の浮遊（以下「ストレー」という）容量をＣ１及びＣ２とし、２次側巻線端子ｃから出力端子Ｔａまでの配線回路と接地間のストレー容量をＣ３及びＣ４とすると、出力部１内には
Ｃｓ＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４
となるストレー容量Ｃｓが分布している。
【０００５】
但し、同図に示すように、ケーブル２を介して試供物３に電圧を印加する場合には該ケーブルに分布するストレー容量Ｃａが更に加えられることになるため、出力部１の内部とケーブル２に分布する全ストレー容量Ｃｓ１は
Ｃｓ１＝（Ｃｓ）＋（Ｃａ）
となるが、ここでは便宜上Ｃｓを全ストレー容量として説明する。
【０００６】
このストレー容量Ｃｓに流れる電流ＩＣｓは、出力電圧Ｖｏを該ストレー容量のリアクタンス（＝１／ωＣｓ）で割った値となり、例えば出力電圧を５ｋＶｒｍｓ（以下ｒｍｓを省略する。）とすると、
ＩＣｓ＝５ｋＶ÷（１／ωＣｓ）
となる。
【０００７】
前記ＩＣｓは、出力端子Ｔｂと電流検出器Ｒｉを経由してトランスＴの２次側巻線端子ｄにリターンするため、電流検出器Ｒｉで検出される電流Ｉｏは、供試物３（抵抗成分Ｒｔと容量成分Ｃｔから成る。）に流れる電流とストレー容量Ｃｓに流れる電流ＩＣｓとの和になる。この場合、周知のとおり容量負荷に対する電流は、９０°の進み位相を有し、また電圧は９０°の遅れ位相を有するため、図４（Ａ）に示す如く、
0004344982.tif 000002
となるベクトル合成値としてＩｏは電流検出器Ｒｉにて検出されることになる。また、図４（Ａ）からは、該供試物に流れる電流ＩＣｔとＩＣｓとが同位相であることが分かる。このように、電流検出器Ｒｉでは該電流ＩＣｓを加えたベクトル合成電流Ｉｏを検出することになり、当然この誤差は電流Ｉｏが微小電流であればあるほど無視できなくなる。
【０００８】
このような測定誤差を防止するため、図９に示す従来技術では電流ＩＣｓに比して１８０°の位相を有する電流を該検出器Ｒｉに流し込むことで電流ＩＣｓと相殺させ、電流ＩＣｓによって生ずる測定誤差を除去している。即ちこの従来技術は、トランスＴの２次側巻線にタップ０を設け、該タップと接地間に検出器Ｒｉを設けて供試物３に流れる電流を検出するようにし、トランスＴの２次側巻線Ｌ２から出力端子Ｔａまでに分布するストレー容量に流れる電流（ＩＣｓＡ）とトランスＴの２次側巻線Ｌ１に分布するストレー容量に流れる電流（ＩＣｓＢ）が、
ＩＣｓＡ＝ＩＣｓＢ＝（ＩＣ１＋ＩＣ２＋ＩＣ３）＝（ＩＣ１´＋ＩＣＴ）
となるように、トランスＴの２次側巻線Ｌ１と接地間に接続した調整用コンデンサＣＴを調整して相殺電流ＩＣＴをトランスＴの２次側巻線Ｌ１と接地間に流し込み、出力部１内に分布するストレー容量による誤差を除去するものである。なお、ＩＣ１´は、トランスＴの２次側巻線Ｌ１と接地間のストレー容量に流れる電流である。
【０００９】
【発明が解決しようとする課題】
しかしながら、前述した従来技術には以下の問題がある。
【００１０】
即ちコンデンサＣＴを調整して適正な相殺電流ＩＣＴを得るのは容易でなく、また、出力部１内に分布する絶縁抵抗成分Ｒｆ及びケーブル２に分布する絶縁抵抗成分Ｒａによる測定誤差を除去できない。
該コンデンサには高耐圧性が不可欠であるため、高価とならざるを得ない。
更に、タップ付のトランスは、タップ無しトランスに比して大型化と重量化を招くと共にコストアップ、消費電力の増大を招きかねない。
【００１１】
本発明は、これらの問題点を解決するためになされたものである。
【００１２】
上記の課題を解決するため、請求項１の発明は、交流信号源からの正弦波信号にてトランスを励磁して高電圧を得、該高電圧を供試物に印加して電流検出器に流れる電流を測定する耐電圧試験装置において、電圧検知手段を備え、
前記電圧検知手段の出力信号と同相の信号により前記電流検出器からの検出値を整流する第１の位相検波回路と、前記電圧検知手段の出力信号に対して９０度の進み位相を有する信号によって前記電流検出器からの検出値を整流する第２の位相検波回路を備え、
前記第１の位相検波回路からの出力を直流化する第１の積分器と、前記第２の位相検波回路からの出力を直流化する第２の積分器とを備え、
前記第１の積分器からの出力をデジタル値化する第１のＡ／Ｄ変換器と、
前記第２の積分器からの出力をデジタル値化する第２のＡ／Ｄ変換器を備え、
出力端子間を開放状態にして交流の高電圧を印加したときに流れる電流を前記第１の位相検波回路および第２の位相検波回路に入力し、各位相検波回路の出力を夫々前記第１の積分器および前記第２の積分器にて直流化した後、前記第１のＡ／Ｄ変換器および前記第２のＡ／Ｄ変換器にてデジタル値化し、夫々のデジタル値を第１の検出値として記憶する記憶手段を備え、
出力端子間に供試物を接続して高電圧出力を加えたときに流れる電流を前記第１の位相検波回路および第２の位相検波回路に入力し、各位相検波回路の出力を夫々前記第１の積分器および前記第２の積分器にて直流化した後、前記第１のＡ／Ｄ変換器および前記第２のＡ／Ｄ変換器にてデジタル値化し、夫々のデジタル値を第２の検出値とし、前記第２の検出値から前記第１の検出値を差し引く引算器を備え、
該引算器にデジタル値化された第１の検出値および第２の検出値を入力し、該引算器が前記デジタル値化された第１の検出値および第２の検出値に含まれる抵抗成分のみに流れる電流値同士、容量成分のみに流れる電流値同士を差し引いた後、それらの引算値に基づきベクトル合成値を算出する演算手段を備えたことを特徴とする。
【００１７】
図１は、出力部１内に分布するストレー容量Ｃｓに流れる電流ＩＣｓを自動的に除去する従来技術の一実施例を示したもので、以下にその動作について説明する。但し、同図に示すように、ケーブル２を介して試供物３に電圧を印加する場合には該ケーブルに分布するストレー容量Ｃａが更に加えられ、出力部１の内部とケーブル２に分布する全ストレー容量Ｃｓ１は
Ｃｓ１＝（Ｃｓ）＋（Ｃａ）
となるが、本発明によれば、このような場合でも測定誤差を除去できるため、ここでは便宜上Ｃｓを全ストレー容量として説明する。
【００１８】
信号発生器１０は、所望の交流電圧に設定する可変型の発振器であり、該信号発生器からの交流信号は増幅器１１にて電力増幅され、トランスＴ１の１次側巻線を励磁して２次側巻線と出力スイッチＳｏを介して出力端子Ｔａ−Ｔｂ間に所望の電圧Ｖｏとして出力される。
そして、先ず出力端子Ｔａ−Ｔｂ間を開放状態にし、出力部１内に分布するストレー容量Ｃｓに流れる電流ＩＣｓを電流検出器４０にて検出し、積分回路６（絶対値変換回路とローパスフィルタから成る。）にて直流化した後、Ａ／Ｄ変換器５にてデジタル値化する。
なお、積分回路６を構成する絶対値変換回路は、全波整流形或は半波整流形の何れを用いても良い。
【００２０】
図１において、Ａ／Ｄ変換器５にてデジタル値化された検出値は、除去すべき電流即ち第１の検出値としてメモリー４に記憶されるが、出力端子Ｔａ−Ｔｂ間にケーブル２を接続した場合には該ケーブルに分布するストレー容量Ｃａを出力部１内に分布するストレー容量Ｃｓに加えた検出値がメモリー４に記憶される。
そして、メモリー４に除去すべき電流値（第１の検出値）を記憶した後、出力端子Ｔａ−Ｔｂ間或はケーブルの先端に供試物３を接続して電圧Ｖｏを印加して電流検出器４０にて検出される電流値（除去すべき電流を含むＩｏ）を積分回路６とＡ／Ｄ変換器５にて直流化されたデジタル値に変換し、該デジタル値を第２の検出値とする。
この第２の検出値から既にメモリー４に記憶した第１の検出値を引き算器７にて差し引く。
【００２２】
図１において、制御器９は、第１の検出値をメモリー４へ記憶する際にそのアドレス（ＡＤＤ）を指令する役目、及び正確な引算結果を得るためにメモリー４から第１の検出値を引算器７への転送タイミング、Ａ／Ｄ変換器５から第２の検出値を引算器７へ転送するタイミングなどを制御するものであり、本実施例の場合、制御器９と演算器５０にＣＰＵを用いているが、該ＣＵＰを制御器９と演算器５０を兼用しても良く、またＣＰＵの代わりにＤＳＰを用いても良い。同様に、メモリー４もＣＰＵ或はＤＳＰでも良い。
【００２４】
図２は、供試物３が容量成分Ｃｔと抵抗成分Ｒｔから成るインピーダンスを形成する場合においてストレー容量Ｃｓに流れる電流ＩＣｓと出力部１内に分布する絶縁抵抗分Ｒｆに流れる電流ＩＲｆを自動的に除去する請求項１の発明の一実施例を示したもので、図３は、図２に示す本発明における一連のデジタル信号処理部分を詳細に表したブロック図である。以下に、図２及び図３に基づき本発明の動作について説明する。但し、図２に示すケーブル２を介して試供物３に電圧を印加する場合には、前述した如く該ケーブルに分布するストレー容量Ｃａ及び絶縁抵抗分Ｒａがストレー容量Ｃｓ及び該Ｒｆと並列に接続されることになるため、出力部１の内部とケーブル２に分布する全絶縁抵抗分ＲＡは
0004344982.tif 000003
となり、全ストレー容量Ｃｓ１は、
Ｃｓ１＝（Ｃｓ）＋（Ｃａ）
となるが、本発明は、このような場合でも該Ｃａ及び該Ｒａによる誤差を除去できるため、以降の説明では便宜上Ｃｓを全ストレー容量、Ｒｆを全絶縁抵抗分として説明する。
【００２５】
前述した如く、容量成分に流れる電流は、トランスＴ１の２次側巻線に対して９０°の進み位相となり、抵抗成分に流れる電流はトランスＴ１の２次側巻線に対して同相となるため、供試物３が容量成分Ｃｔと抵抗成分Ｒｔから成るインピーダンスを形成する場合においては、
0004344982.tif 000004
のベクトル合成電流が電流Ｉｏとして電流検出器４０で検出されることになる。そこで、先ず出力端子Ｔａ−Ｔｂ間を開放状態にして所定の電圧Ｖｏを供給し、ストレー容量Ｃｓに流れる電流ＩＣｓ及び絶縁抵抗分Ｒｆに流れる電流ＩＲｆを電流検出器４０で検出してトランスＴ１の２次側巻線に対し０°位相の成分と９０°位相の成分とに分離抽出するため、夫々の位相に対応する位相検波回路２３ａ及び２３ｂに入力する。なお、この位相検波回路２３ａ及び２３ｂは前記絶対値変換機能を兼備しており、図５は、０°位相及び９０°位相の検出電流波形及び絶対値変換回路における電流波形とタイミング関係を示している。
【００２６】
そして、図５の出力（３）から分かるとおり、これらの位相検波回路からは、夫々の位相に対応した全波整流波形と右肩上がり波形又は全波整流波形と左肩上がりの波形を合成した信号が出力される。これらの信号を積分回路６（ローパスフィルタから成る。）に入力すると、０°位相時のＩＲｆ（ａ）と９０°位相時のＩＣｓ（ｂ´）の全波整流波形は直流化され、０°位相時のＩＣｓ（ｂ）と９０°位相時のＩＲｆ（ａ´）の直流値はゼロのとなる結果夫々の位相毎の全波整流波形に分離できる。このようにして分離抽出されたトランスＴ１の２次側巻線に対して０°位相時のＩＲｆ（ａ）と９０°位相時のＩＣｓ（ｂ´）は、次段のＡ／Ｄ変換器５にてデジタル化され、メモリー４の所定番地に夫々除去すべき電流即ち第１の検出値として記憶される。
なお、図１０は積分回路６を構成するローパスフィルタの一例を示しているが、動作説明は省略する。
【００２７】
メモリー４に第１の検出値を記憶した後、出力端子Ｔａ−Ｔｂ間或はケーブルの先端に供試物３を接続して電圧Ｖｏを印加して電流検出器４０にて検出される合成電流Ｉｏを、前段同様、位相検波回路（２３ａと２３ｂ）及び積分回路６にて０°位相時のデータ（ａとｂ）と、９０°位相時のデータ（ａ′、ｂ′）とに分離した上直流化し、Ａ／Ｄ変換器５にて夫々第２の検出値（除去すべき電流を含んだ電流Ｉｏ）としてデジタル値化する。
そして、引算器７にて同一位相同士の第２の検出値から第１の検出値を夫々差し引くと、これらの電流値は、
0004344982.tif 000005
となるため、引算器７にて得たデジタル値Ａ及びＢを次段の演算器１２に入力して、
0004344982.tif 000006
のベクトル演算を行う。
なお、制御器９は、前述した第１の検出値をメモリー４へ記憶する際にそのアドレス（ＡＤＤ）を指令する役目、及び正確な引算結果やベクトル合成演算結果を得るためにメモリー４から第１の検出値を引算器７へ転送タイミング、Ａ／Ｄ変換器５から第２の検出値を引算器７へ転送するタイミングなどを制御する他、演算器１２の計算するタイミングを制御するものである。
以上のようにして、電流ＩＣｓ及びＩＲｆを除去し、Ｃｔ及びＲｔにて形成される供試物３のみに流れる電流のベクトル合成値を得ることができる。
【００２８】
位相検波回路（２３ａ及び２３ｂ）は、図２に示すとおり、夫々の位相に対応する位相検出器（２２ａ及び２２ｂ）の出力により動作が制御され、そして、これらの位相検出器にはトランスＴ１の２次側巻線に対して０°位相の正弦波信号と該正弦波信号に対し９０°位相の位相差を有する正弦波信号が夫々入力される。この場合、トランスＴ１の２次側巻線ｃ−ｄ間に接続した電圧検知器６０から同相信号を得ると共に、該検知器６０の出力に接続したコンデンサと抵抗を直列に接続して該抵抗を接地し、該抵抗の両端から９０°の位相差を有する信号を得ている。
【００２９】
図４（Ｃ）は、位相検波回路（２３ａ及び２３ｂ）の一実施例を示したもので、前述した如く、これらの位相検波回路は絶対値変換機能を兼備しており、位相検出器（２２ａ及び２２ｂ）からの出力によってスイッチＳｐ１（２）のオン／オフタイミングを制御することで、全波整流形検波出力を得ている。以下に、図４（Ｃ）及び図５に基づき該位相検波回路の動作を説明する。図４（Ｃ）において、（１）は入力信号波形を表し、Ｓｐ１（２）はスイッチ、（３）は演算増幅器Ｑｐ１の出力信号波形を表している。先ず電流検出器４０で検出された合成電流波形がＲｐ３、Ｒｐ４を介して演算増幅器Ｑｐ１のプラス端子に入力されると、図５の各信号波形のタイミング関係から明らかなように、スイッチＳｐ１（２）がオフのときは、Ｑｐ１は増幅度１のフォロワーアンプとして動作し、該スイッチがオンになると演算増幅器Ｑｐ１は、
0004344982.tif 000007
の反転増幅器として動作する。但し、増幅度は１でなくても良い。即ち該位相検波回路は、スイッチＳｐ１のオン／オフに応答して、演算増幅器Ｑｐ１を反転増幅器として動作するか、または非反転増幅器として動作する。なお、図４（Ｂ）は、前記位相検波回路のスイッチＳｐ１（２）を制御している位相検出器（２２ａ及び２２ｂ）の一実施例を示したものであるが、動作説明は省略する。
【００３０】
次に、請求項１の工程（ステップ）について図６のフローチャート及び図２に基づき詳述する。
電源スイッチをオンにし（スタート：ステップｆ１−１）、供試物３の測定電流Ｉｏから出力部１に分布するストレー容量Ｃｓ且つ又絶縁抵抗分Ｒｆに流れる電流を差し引くために、これらの電流値をメモリー４に記憶するか否かを判断する（ステップｆ１−２）。
この判断は、ストレー容量Ｃｓ且つ又絶縁抵抗分Ｒｆに流れる電流が供試物３のみに流れる電流に対し充分小さいときには、以降のステップの実行を不用とすることを意味している。
【００３１】
先ず出力部１内の除去すべき電流（ＩＲｆ且つ又ＩＣｓ）を検出するため、出力端子Ｔａ−Ｔｂが開放状態であることを確認する（ステップｆ１−３）。次に、出力スイッチＳｏをオフにする（ステップｆ１−４）。但し、図１及び図２に示す出力スイッチＳｏの位置は、必ずしもここに限定する必要はなく、例えば増幅器１１の出力をオン、オフするように配置しても良い。次に、信号発生器１０により所望の電圧に設定する（ステップｆ１−５）。次に、出力スイッチＳｏをオンにし出力端子Ｔａ−Ｔｂ間に出力電圧を供給する（ステップｆ１−６）。
【００３２】
前述した如く、電流ＩＣｓ及びＩＲｆは接地点に流れ込み、電流検出器４０を介して２次側巻線の他方端子にリターンするため、電流検出器４０にて検出された電流ＩＣｓ及びＩＲｆを前述した如く夫々の位相成分に弁別し分離した後積分回路６にて直流化する（ステップｆ１−７）。
次に、この直流化した信号をＡ／Ｄ変換器５にてデジタル値化する（ステップｆ１−８）。
なお、本実施例では、Ａ／Ｄ変換器５を４ビットとしていているが、格別４ビットに限る必要はない。
【００３３】
スイッチＳ１は、既にメモリー４に記憶した除去すべき電流値を供試物３に流れる電流Ｉｏから差し引く状態を保持し続けるか、又は既にメモリー４へ記憶した除去すべき電流値を更新して供試物３に流れる電流から該更新データを差し引くかを選択する為のものであり、このスイッチと連動する例えばランプ或はＬＥＤ等の表示器を設け、これらの点灯により除去すべき電流値がメモリー４へ記憶されているか否かを操作者に視認させるものである。以下に、図２及び図６に基づき該スイッチの動作と工程を説明する。
【００３４】
前記スイッチＳ１は、通常オフであり、この状態ではＡ／Ｄ変換器５にてデジタル変換されたデータは次段のメモリー４に記憶されない。
即ち前記記憶スイッチＳ１を“オン”にすると、メモリー４（ＲＡＭ）ライト
0004344982.tif 000008
該メモリーの各データ入力端子ｄ１〜ｄ４（且つ又Ｄ５からＤ８）に入力されたデータを指定番地に書き込む（ステップｆ１−９）。
このようにして、メモリー４の所定番地に除去すべき電流値即ち第１の検出値（ＩＲｆ且つ又ＩＣｓ）が記憶される。
なお、本実施例ではメモリー４を４ビットとしていているが、格別４ビットに限る必要はない。
そして、書き込み終了後は、出力スイッチＳｏをオフにして出力端子Ｔａ−Ｔｂ間の電圧Ｖｏを一旦遮断する（ステップｆ１−１０）。
【００３５】
次に、出力端子Ｔａ−Ｔｂ間に供試物３を接続して電流検出器４０にて検出した電流を直流化し、そのＡ／Ｄ変換したデジタル値を第２の検出値とし、引算器７にて第２の検出値から第１の検出値を引算して供試物３のみに流れる電流値を得る工程について説明する。第１の検出値をメモリー４に記憶した後、供試物３を出力端子Ｔａ−Ｔｂ間に接続し（ステップｆ１−１１）、所定の検出電流値（電流レンジ）に設定した（ステップｆ１−１２）後、出力スイッチＳｏをオンにして、供試物３に出力電圧Ｖｏを印加する（ステップｆ１−１３）。このとき、電流検出器４０で検出された電流Ｉｏは、積分回路６で直流化され（ステップｆ１−１４）、次段のＡ／Ｄ変換器５にて第２の検出値としてデジタル値化される（ステップｆ１−１５）。なお、図７はケーブル２を使用した場合の追加されるスッテプと変更されるステップを示したものである。
【００３６】
次に、既に所定番地に記憶されている第１の検出値を、メモリー４の出力イネ
0004344982.tif 000009
テップｆ１−１６）、引算器７の一方のデータ入力端子に転送する。
そして、ステップｆ１−１５にてデジタル値化された第２の検出値を引算器７の他方のデータ入力端子（ｄ１からｄ４且つ又Ｄ５からＤ８）に転送して引算（第２の検出値−第１の検出値）を実行し（ステップｆ１−１７）、デジタル値化された電流値を得る。
該デジタル化された電流データは、次段の演算器１２でベクトル合成され、更にＤ／Ａ変換器８にてアナログ信号に変換され（ステップｆ１−１８）、電流測定器等により判定がされ（ステップｆ１−１９）、工程を終了する。
なお、Ｄ／Ａ変換器８は格別４ビットに限定する必要はない。
【発明の効果】
【００３７】
以上説明した通り、本発明によれば以下のような効果を奏することができる。
（１）微小電流の測定において、耐電圧試験器内に分布するストレー容量分に流れる電流及び絶縁抵抗分に流れる電流を自動的に除去し、中点タップ付の出力トランスを用いることなく高精度の電流測定を実現した耐電圧試験装置とその試験方法を提供できる。
（２）ケーブルを使用した試験或は直接供試物を出力端子に接続する場合に関係なく精度の高い電流測定を実現した耐電圧試験装置とその試験方法を提供できる。
【図面の簡単な説明】
【図１】は従来技術の一実施例を示した図である。
【図２】は請求項１の発明の一実施例を示した図である。
【図３】は図２のデジタル信号処理部の詳細説明図である。
【図４】（Ａ）合成電流としてのＩｏを示した図である。（Ｂ）は位相検出器Ｐｚの一実施例を示した図である。（Ｃ）は絶対値変換回路と位相検波機能を兼備する位相検波回路Ｐｄの一実施例を示した図である。
【図５】は位相と電流波形のタイミング関係をグラフで示した図である。
【図６】は本発明のフローチャートを示した図である。
【図７】はケーブル２を用いたときの追加される工程と変更になる工程を示したフローチャート示した図である。
【図８】はストレー容量の分布についての説明図である。
【図９】はタップ付きトランスによる対策済み実施例のブロック図である。
【図１０】はローパスフィルタの一実施例を示した図である。
【符号の説明】
１：出力部
２：ケーブル
３：供試物
４：メモリー
５及び５ａ：Ａ／Ｄ変換器
６及び６ａ：積分器
７：引算器
８：Ｄ／Ａ変換器
９：制御器
１０：信号発生器
１１：増幅器
１２：演算器
２２ａ、ｂ：位相検出器
２３ａ、ｂ：位相検波回路
４０：電流検出器
６０：電圧検知器
Ｃｓ：出力部１内に分布する全ストレー容量
Ｒｆ：出力部１内に分布する絶縁抵抗成分
Ｒｔ：供試物３の抵抗成分
Ｃｔ  ：供試物３の容量成分
Ｃａ：ケーブルの線間容量
Ｒａ：ケーブルの絶縁抵抗成分
0004344982.tif 000010
ＡＤＤ：アドレス
Ｓｏ：出力オン／オフ  スイッチ
Ｓ１：書き込みスイッチ
Ｔ，Ｔ１：トランス
Ｔａ、Ｔｂ：出力端子
Ｖｍ  ：電圧検知器
Ｇ    ：接地電圧
【図１】
0004344982.tif 000011
【図２】
0004344982.tif 000012
【図３】
0004344982.tif 000013
【図４】
0004344982.tif 000014
【図５】
0004344982.tif 000015
【図６】
0004344982.tif 000016
【図７】
0004344982.tif 000017
【図８】
0004344982.tif 000018
【図９】
0004344982.tif 000019
【図１０】
0004344982.tif 000020