(57)【要約】  通信回路設計を容易にするシステム、方法、および装置について説明する。チャネルを通じて送信された第1の信号に対するチャネルの第1の応答および隣接チャネルを通じて送信された第2の信号に対するチャネルの第2の応答が判定され、第1の応答および第2の応答に基づく第1の信号分析が算出される。第2の信号の特性の変化をシミュレートするように第2の応答の大きさまたはタイミングを修正した後、修正された第2の応答が判定される。第1の応答および修正された第2の応答を使用して実行される第2の信号分析では、第1の信号に対する第2の信号の影響と第1の信号に対する修正された第2の信号の影響との差を特定してもよい。回路の一対のコネクタ間の物理的関係は、第2の応答を取得するのに使用されるスケーリング係数または位相差の大きさに基づいて修正されてもよい。
2017502579.tif 000002
【特許請求の範囲】
【請求項１】
チャネルを通じて送信された第1の信号に対する前記チャネルの第1の応答を判定するステップと、
隣接チャネルを通じて送信された第2の信号に対する前記チャネルの第2の応答を判定するステップと、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行するステップであって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行するステップと、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定するステップと、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行するステップであって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行するステップと
を含む方法。
【請求項２】
前記第1の信号は第1のパルスを含み、前記第2の信号は第2のパルスを含む、請求項1に記載の方法。
【請求項３】
前記第1のパルスおよび前記第2のパルスの少なくとも一方は、立上りステップと立下りステップを組み合わせることによって形成される、請求項2に記載の方法。
【請求項４】
前記チャネルの第2の応答を判定するステップは、隣接チャネルを通じて送信された複数の第2の信号に関する前記チャネルの応答を判定するステップを含む、請求項1に記載の方法。
【請求項５】
前記第1の応答は、前記チャネルから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記チャネルにおけるクロストークをサンプリングすることによって判定され、前記チャネルは、前記隣接チャネルに電磁的または静電的に結合される、請求項1に記載の方法。
【請求項６】
前記第1の信号分析を実行するステップは、前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むステップを含む、請求項5に記載の方法。
【請求項７】
前記第2の信号分析を実行するステップは、前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むステップを含む、請求項5に記載の方法。
【請求項８】
回路の一対のコネクタ間の物理的関係を前記遅延に基づいて修正するステップをさらに含む、請求項7に記載の方法。
【請求項９】
前記修正された第2の応答を判定するステップは、前記チャネルにおけるクロストークのサンプルをスケーリングするステップを含み、前記第2の信号分析を実行するステップは、前記チャネルから受信された前記第1の信号のサンプルに前記チャネルにおける前記クロストークのスケーリングされたサンプルを再帰的に畳み込むステップを含む、請求項1に記載の方法。
【請求項１０】
回路の一対のコネクタ間の物理的関係を、前記スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正するステップをさらに含む、請求項9に記載の方法。
【請求項１１】
回路の一対のコネクタを分離する距離を、前記スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正するステップをさらに含む、請求項9に記載の方法。
【請求項１２】
前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響が所望のしきい値と交差するまで、前記修正された第2の応答を判定する前記ステップおよび前記第2の信号分析を実行する前記ステップを反復的に繰り返すステップであって、一対のコネクタの属性は各反復間で修正される、繰り返すステップをさらに含む、請求項1に記載の方法。
【請求項１３】
チャネルを通じて送信された第1の信号に対する前記チャネルの第1の応答を判定するための手段と、
隣接チャネルを通じて送信された第2の信号に対する前記チャネルの第2の応答を判定するための手段と、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行するための手段であって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行するための手段と、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定するための手段と、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行するための手段であって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行するための手段と
を備える装置。
【請求項１４】
前記第1の信号は第1のパルスを含み、前記第2の信号は第2のパルスを含む、請求項13に記載の装置。
【請求項１５】
前記第1のパルスおよび前記第2のパルスの少なくとも一方は、立上りステップと立下りステップの組合せである、請求項14に記載の装置。
【請求項１６】
前記チャネルの前記第2の応答は、隣接チャネルを通じて送信された複数の第2の信号に関して判定された前記チャネルの応答を含む、請求項13に記載の装置。
【請求項１７】
前記第1の応答は、前記チャネルから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記チャネルにおけるクロストークをサンプリングすることによって判定され、前記チャネルは、前記隣接チャネルに電磁的または静電的に結合される、請求項13に記載の装置。
【請求項１８】
前記第1の信号分析を実行するための前記手段は、前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むように構成される、請求項17に記載の装置。
【請求項１９】
前記第2の信号分析を実行するための前記手段は、前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のバージョンのサンプルを再帰的に畳み込むように構成される、請求項17に記載の装置。
【請求項２０】
回路の一対のコネクタ間の物理的関係を前記遅延に基づいて修正するための手段をさらに備える、請求項19に記載の装置。
【請求項２１】
前記修正された第2の応答を判定するための前記手段は、前記チャネルにおけるクロストークのサンプルをスケーリングするように構成され、前記第2の信号分析を実行するための前記手段は、前記チャネルから受信された前記第1の信号のバージョンのサンプルに前記チャネルにおける前記クロストークのスケーリングされたサンプルを再帰的に畳み込むように構成される、請求項13に記載の装置。
【請求項２２】
回路の一対のコネクタ間の物理的関係を、前記スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正するための手段をさらに備える、請求項21に記載の装置。
【請求項２３】
ワイヤレス通信のための装置であって、
処理システムを備え、前記処理システムは、
チャネルを通じて送信された第1の信号に対する前記チャネルの第1の応答を判定することと、
隣接チャネルを通じて送信された第2の信号に対する前記チャネルの第2の応答を判定することと、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行することであって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行することと、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定することと、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行することであって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行することと
を行うように構成される装置。
【請求項２４】
前記第1の信号および前記第2の信号の少なくとも一方は、立上りステップと立下りステップを組み合わせることによって形成される、請求項23に記載の装置。
【請求項２５】
前記第1の応答は、前記チャネルから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記チャネルにおけるクロストークをサンプリングすることによって判定され、前記クロストークは、隣接チャネルにおいて送信された1つまたは複数の信号から生じる、請求項23に記載の装置。
【請求項２６】
前記処理システムは、
前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むことによって前記第1の信号分析を実行することと、
前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むことによって前記第2の信号分析を実行することと
を行うように構成され、
回路の一対のコネクタ間の物理的関係は、前記遅延に基づいて修正される、請求項25に記載の装置。
【請求項２７】
前記処理システムは、
前記チャネルにおけるクロストークのサンプルをスケーリングすることによって前記修正された第2の応答を判定することと、
前記チャネルから受信された前記第1の信号のバージョンのサンプルに前記チャネルにおける前記クロストークのスケーリングされたサンプルを再帰的に畳み込むことによって前記第2の信号分析を実行することと
を行うように構成され、
回路の一対のコネクタ間の物理的関係は、前記スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正される、請求項23に記載の装置。
【請求項２８】
前記一対のコネクタ間の前記物理的関係は、前記一対のコネクタを分離する距離を含む、請求項27に記載の装置。
【請求項２９】
前記処理システムは、
前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響が所望のしきい値と交差するまで、反復的に、前記修正された第2の応答を判定し、前記第2の信号分析を算出するように構成され、
一対のコネクタの属性は各反復間で修正される、請求項23に記載の装置。
【請求項３０】
1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
チャネルを通じて送信された第1の信号に対する前記チャネルの第1の応答を判定することと、
隣接チャネルを通じて送信された第2の信号に対する前記チャネルの第2の応答を判定することと、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行することであって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行することと、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定することと、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行することであって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行することと
を行わせる記憶媒体。
【請求項３１】
前記第1の信号および前記第2の信号の少なくとも一方は、立上りステップと立下りステップを組み合わせることによって形成される、請求項30に記載の記憶媒体。
【請求項３２】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
隣接チャネルを通じて送信された複数の第2の信号に関する前記チャネルの応答を判定することによって前記チャネルの第2の応答を判定させる、請求項30に記載の記憶媒体。
【請求項３３】
前記第1の応答は、前記チャネルから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記チャネルにおけるクロストークをサンプリングすることによって判定され、前記チャネルは、前記隣接チャネルに電磁的または静電的に結合される、請求項30に記載の記憶媒体。
【請求項３４】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記第1の信号分析を実行するときに前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込ませる、請求項33に記載の記憶媒体。
【請求項３５】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記第2の信号分析を実行するときに、前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のバージョンのサンプルを再帰的に畳み込ませる、請求項33に記載の記憶媒体。
【請求項３６】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
回路の一対のコネクタ間の物理的関係を前記遅延に基づいて修正させる、請求項35に記載の記憶媒体。
【請求項３７】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記修正された第2の応答を判定する前に前記チャネルにおけるクロストークのサンプルをスケーリングすることと、
前記第2の信号分析を取得するために、前記チャネルから受信された前記第1の信号のバージョンのサンプルに前記チャネルにおける前記クロストークのスケーリングされたサンプルを再帰的に畳み込むことと
を行わせる、請求項30に記載の記憶媒体。
【請求項３８】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
回路の一対のコネクタ間の物理的関係を、前記スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正させる、請求項37に記載の記憶媒体。
【請求項３９】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
回路の一対のコネクタを分離する距離を、前記スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正させる、請求項37に記載の記憶媒体。
【請求項４０】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響が所望のしきい値と交差するまで、反復的に、前記修正された第2の応答を判定することと、
前記第2の信号分析を生成することと
を行わせ、
一対のコネクタの属性は各反復間で修正される、請求項30に記載の記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に高速データ通信インターフェースに関し、より詳細には、通信リンク用の回路設計を最適化することに関する。
【背景技術】
【０００２】
セルラーフォンなどのモバイルデバイスの製造業者は、1つまたは複数の集積回路(IC)デバイス内ならびに/あるいは1つまたは複数の回路板上に様々な電子構成要素を配置する場合がある。電子構成要素は、処理デバイス、記憶デバイス、通信トランシーバ、ディスプレイドライバなどを含んでもよい。一例では、処理デバイスは、プリント回路板(PCB)上に設けられてもよく、同じPCBおよび/または異なるPCB上の1つまたは複数のメモリデバイスと通信してもよい。プロセッサは、データおよび制御信号用の単方向チャネルおよび双方向チャネルをサポートする高速通信リンクを使用してメモリデバイスと通信してもよい。
【０００３】
マルチワイヤインターフェースでは、通信リンクの最高速度およびデータを確実にキャプチャするレシーバの能力は、隣接するコネクタからのクロストークによって制限される場合がある。クロストークの影響は、互いに隣接するコネクタ間の間隔の増大、互いに隣接するコネクタ上で送信される信号の割当て、送信クロックレートの低減、およびその他の技法によって軽減することができるが、これらの技法のうちの多くは、通信リンクの性能の低下、半導体ダイス、回路板、およびチップキャリアの大型化を含む悪影響を有する場合がある。したがって、通信リンクの設計を最適化するツールおよび技法が必要である。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】「An accurate and Efficient Analysis Method for Multi-Gb/s Chip-to-chip Signaling Schemes」Proceedings of IEEE Symposium on VLSI Circuits、54〜55頁、2002年6月
【発明の概要】
【課題を解決するための手段】
【０００５】
本明細書で開示する実施形態は、通信リンクを最適化するのに使用できるシステム、方法、および装置を提供する。
【０００６】
本開示の態様では、回路および/または回路設計プロセスを最適化する方法は、チャネルを通じて送信された第1の信号に対するチャネルの第1の応答を判定することと、隣接チャネルを通じて送信された第2の信号に対するチャネルの第2の応答を判定することと、第1の応答および第2の応答に基づいて第1の信号分析を実行することと、第2の応答の大きさまたはタイミングを修正して第2の信号の特性の変化をシミュレートすることによって修正された第2の応答を判定することと、第1の応答および修正された第2の応答に基づいて第2の信号分析を実行することとを含む。第1の信号分析では、第1の信号に対する第2の信号の影響を特定してもよい。第2の信号分析では、第1の信号に対する修正された第2の信号の影響を特定してもよい。信号分析は、統計分析および/またはベストケース/ワーストケース分析を含んでもよい。
【０００７】
本開示の一態様では、第1の信号はパルスを含み、第2の信号はパルスを含む。第1の応答は、チャネルから受信された第1の信号のバージョンをサンプリングすることによって判定されてもよい。第2の応答は、チャネルにおけるクロストークをサンプリングすることによって判定されてもよい。チャネルは、隣接チャネルに電磁的または静電的に結合されてもよい。
【０００８】
本開示の一態様では、第1の信号分析は、第1の応答のサンプルに第2の応答のサンプルを再帰的に畳み込むことによって実行されてもよい。第2の信号分析は、第1の応答または第2の応答に遅延が付加された後に第1の応答のサンプルに第2の応答のサンプルを再帰的に畳み込むことによって実行されてもよい。回路の一対のコネクタ間の物理的関係は、遅延に基づいて修正されてもよい。
【０００９】
本開示の一態様では、修正された第2の応答は、チャネルにおけるクロストークのサンプルをスケーリングすることを含む。第2の信号分析は、チャネルから受信された第1の信号のサンプルにチャネルにおけるクロストークのスケーリングされたサンプルを再帰的に畳み込むことによって実行されてもよい。回路の一対のコネクタ間の物理的関係は、スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正されてもよい。回路の一対のコネクタを分離する距離は、スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正されてもよい。
【００１０】
本開示の一態様では、修正された第2の応答を判定するステップと第2の信号分析を実行するステップは、第1の信号に対する修正された第2の信号の影響が所望のしきい値と交差するまで反復的に繰り返されてもよい。一対のコネクタの属性は各反復間で修正される。
【００１１】
本開示の一態様では、装置は、チャネルを通じて送信された第1の信号に対するチャネルの第1の応答を判定するための手段と、隣接チャネルを通じて送信された第2の信号に対するチャネルの第2の応答を判定するための手段と、第1の応答および第2の応答に基づいて第1の信号分析を実行するための手段と、第2の応答の大きさまたはタイミングを修正して第2の信号の特性の変化をシミュレートすることによって修正された第2の応答を判定するための手段と、第1の応答および修正された第2の応答に基づいて第2の信号分析を実行するための手段とを含む。第1の信号分析では、第1の信号に対する第2の信号の影響を特定してもよい。第2の信号分析では、第1の信号に対する修正された第2の信号の影響を特定してもよい。
【００１２】
本開示の一態様では、ワイヤレス通信のための装置は、チャネルを通じて送信された第1の信号に対するチャネルの第1の応答を判定することと、隣接チャネルを通じて送信された第2の信号に対するチャネルの第2の応答を判定することと、第1の応答および第2の応答に基づいて第1の信号分析を実行することと、第2の応答の大きさまたはタイミングを修正して第2の信号の特性の変化をシミュレートすることによって修正された第2の応答を判定することと、第1の応答および修正された第2の応答に基づいて第2の信号分析を実行することとを行うように構成された処理システムを含む。第1の信号分析では、第1の信号に対する第2の信号の影響を特定してもよい。第2の信号分析では、第1の信号に対する修正された第2の信号の影響を特定してもよい。
【００１３】
本開示の一態様では、プロセッサ可読記憶媒体は、非一時的であってもよく、1つまたは複数の命令を有するかまたは維持し、命令は、少なくとも1つの処理回路によって実行されたときに、少なくとも1つ処理回路に、チャネルを通じて送信された第1の信号に対するチャネルの第1の応答を判定することと、隣接チャネルを通じて送信された第2の信号に対するチャネルの第2の応答を判定することと、第1の応答および第2の応答に基づいて第1の信号分析を実行することと、第2の応答の大きさまたはタイミングを修正して第2の信号の特性の変化をシミュレートすることによって修正された第2の応答を判定することであって、第1の信号分析では、第1の信号に対する第2の信号の影響を特定する、判定することと、第1の応答および修正された第2の応答に基づいて第2の信号分析を実行することとを行わせる。第1の信号分析では、第1の信号に対する第2の信号の影響を特定してもよい。第2の信号分析では、第1の信号に対する修正された第2の信号の影響を特定してもよい。
【図面の簡単な説明】
【００１４】
【図１】回路間に高速データリンクを使用する装置を示す図である。
【図２】ICデバイスがシングルエンド通信リンクを使用して通信する装置を示す図である。
【図３】ICデバイスを結合する通信リンクに関連する回路のいくつかの態様を示す図である。
【図４】通信リンクを介して送信されたパルスのレシーバにおけるサンプリングを示す図である。
【図５】ビクティム信号およびアグレッサ信号に対するチャネル応答を示す図である。
【図６】クロストーク大きさを変化させるためにビクティムサンプルとクロストークサンプルを再帰的に畳み込むことによって作成された統計的アイダイアグラムである。
【図７】様々なクロストーク大きさを得るためのクロストーク許容差掃引の結果を示す図である。
【図８】ビクティム信号とアグレッサ信号との間の様々な位相関係を得るためのチャネル応答を示す図である。
【図９】ビクティム信号とアグレッサ信号との間の様々な位相関係を得るためにビクティムサンプルとクロストークサンプルを再帰的に畳み込むことによって作成された統計的アイダイアグラムである。
【図１０】ビクティム信号とアグレッサ信号との間の様々な位相関係を得るためのクロストーク許容差掃引の結果を示す図である。
【図１１】回路および/または回路設計プロセスを最適化するための方法のフローチャートである。
【図１２】回路および/または回路設計プロセスを最適化するのに使用される装置のハードウェア実装形態の一例を示す図である。
【発明を実施するための形態】
【００１５】
次に、様々な態様について図面を参照して説明する。以下の説明では、説明の目的で、1つまたは複数の態様を完全に理解できるように多数の具体的な詳細を記載する。しかし、そのような態様がこれらの具体的な詳細なしに実行されてもよいことは、明らかであろう。
【００１６】
本出願で使用する「構成要素」、「モジュール」、「システム」などの用語は、限定はしないが、ハードウェア、ファームウェア、ハードウェアおよびソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアなどの、コンピュータ関連のエンティティを含むことを意図している。たとえば、構成要素は、限定はしないが、プロセッサ上で実行されているプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、および/またはコンピュータであってもよい。例示として、コンピューティングデバイス上で動作するアプリケーションとコンピューティングデバイスの両方が構成要素であってもよい。1つまたは複数の構成要素は、プロセスおよび/または実行スレッド内に存在してもよく、構成要素は、1つのコンピュータに局在化され、ならびに/あるいは2つ以上のコンピュータ間で分散されてもよい。加えて、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体から実行してもよい。構成要素は、たとえば、局所的システム内、分散システム内、および/または、インターネットなどのネットワークを越えた所の別の構成要素と相互に作用する1つの構成要素からのデータなどの、1つまたは複数のデータパケットを有する信号によるなど、局所的および/または遠隔の処理を介して、信号によって他のシステムと通信してもよい。
【００１７】
さらに、「または」という用語は、排他的な「または」ではなく、むしろ包括的な「または」を意味することを意図している。すなわち、別段の指定がない限り、または、文脈から明白でない限り、「XはAまたはBを採用する」という句は、自然包括的並べ替えのいずれかを意味するものとする。すなわち、「XはAまたはBを採用する」という句は、以下の例のいずれかによって満たされる。XはAを採用する。XはBを採用する。またはXはAとBの両方を採用する。加えて、本出願および添付の特許請求の範囲で使用する冠詞「a」および「an」は、別段の指定がない限り、または単数形を示すことが文脈から明白でない限り、概して「1つまたは複数」を意味するものと解釈すべきである。
【００１８】
本発明のいくつかの態様は、電話、モバイルコンピューティングデバイス、電気製品、自動車用電子機器、アビオニクスシステムなど、装置のサブ構成要素を含むことができる電子デバイス間に配置される通信リンクに対して適用可能であってもよい。図1は、ICデバイス間で通信リンクを使用してもよい装置100を示す。一例では、装置100は、RFトランシーバを通して、無線アクセスネットワーク(RAN)、コアアクセスネットワーク、インターネット、および/または別のネットワークと通信するワイヤレス通信デバイスを含む場合がある。装置100は、処理回路102に動作可能に結合された通信トランシーバ106を含んでもよい。処理回路102は、特定用途向けIC(ASIC)108などの1つまたは複数のICデバイスを含む場合がある。ASIC108は、1つまたは複数の処理デバイス、論理回路などを含む場合がある。処理回路102は、処理回路102によって実行される場合がある命令およびデータを維持することがあるメモリデバイス112などのプロセッサ可読ストレージを含み、ならびに/あるいはそれに結合されてもよい。処理回路102は、オペレーティングシステム、および、ワイヤレスデバイスのメモリデバイス112などの記憶媒体内に存在するソフトウェアモジュールの実行をサポートし可能にするアプリケーションプログラミングインターフェース(API)110レイヤのうちの1つまたは複数によって制御されてもよい。メモリデバイス112は、読取り専用メモリ(ROM)もしくはランダムアクセスメモリ(RAM)、電気的消去可能プログラマブルROM(EEPROM)、フラッシュカード、または処理システム内およびコンピューティングプラットフォーム内で使用され得る任意のメモリデバイスを含む場合がある。処理回路102は、装置100を構成および操作するために使用される操作パラメータおよび他の情報を維持し得るローカルデータベース114を含んでもよく、またはそれにアクセスしてもよい。ローカルデータベース114は、データベースモジュール、フラッシュメモリ、磁気媒体、EEPROM、光媒体、テープ、ソフトディスクまたはハードディスクなどのうちの1つもしくは複数を使用して実装されてもよい。処理回路はまた、構成要素の中でも、アンテナ122、ディスプレイ124などの外部デバイス、ボ
タン128およびキーパッド126などのオペレータ制御に動作可能に結合される場合がある。
【００１９】
図2は、一対のデバイス202、204が通信リンク206を使用して通信する装置200を示す図である。デバイスまたは回路202、204の対は、たとえば、図1に示す装置100の構成要素であってもよい。通信リンク206は、ワイヤ、回路板またはチップキャリア上の導電トレース、パッケージ基板、シリコン(または代替材料の)インターポーザ、ICのメタライゼーション層における導電トレース、および/または他の電気コネクタおよびデバイスから構成されたn個のコネクタ206a〜206nを含んでもよい。通信リンク206は、単方向コネクタおよび/または双方向コネクタ206a〜206nを含んでもよい。通信リンク206はシングルエンド接続を含んでもよく、それによって、各信号は1本の信号線206a〜206n上で送信される。通信リンク206は、一対の信号線206a〜206n上で送信される2つの補信号においてデータを伝達するコネクタの1つまたは複数の差動対を含んでもよい。
【００２０】
この例では、データは、様々なコネクタのうちの特定のコネクタからデータをキャプチャし復号するメモリ回路204に、処理回路202によって送信される。デュアルデータレート(DDR)ダイナミックランダムアクセスメモリ(DRAM)などのいくつかのメモリデバイスは、コネクタ206a〜206nのうちの1つのコネクタ上で送信されるデータストローブ(DQS)を使用して、いつデータが有効になり、ならびに/あるいはいつデータを通信リンク206から確実にキャプチャできるかを判定する。DDRおよびその他のインターフェースは、様々なデータ信号(DQ)とともに補データストローブ(DQST/C)を伝搬させることによってレシーバ内のデータキャプチャをトリガしてもよい。従来、DDRインターフェースは、データキャプチャ時に適用されるノイズおよび/またはジッタ打消し技法を容易にすることができる、DQパス遅延とDQST/Cパス遅延が一致した「ソース同期式」である。
【００２１】
図3は、ICデバイスの対の構成要素を結合する通信リンクに関連する回路のいくつかの態様を示す図300である。一例では、回路は、ICデバイスと論理326との間に設けられたチャネル306に関連する通信リンク328、ラインドライバ314、318、およびレシーバ322を通じて送信するためのデータ332およびライトイネーブル信号336などの制御信号を供給し、ゲート制御し、ならびに/あるいは選択する論理にクロック330を分散させるクロックツリー回路304と、1つまたは複数のDRAMデバイス308の動作をサポートするドライバ324とを含んでもよい。図面300は、回路の物理的ロケーションを表すことを意図したものではない。一例では、制御信号338および/またはデータ信号334のうちのいくつかまたはすべてが、通信リンク328のシングルエンド信号線またはコネクタ316、320を介して送信できるようにラインドライバ314、318に供給されてもよい。別の例では、制御信号338および/またはデータ信号334のうちのいくつかまたはすべてが、通信リンク328の信号線またはコネクタ316、320の差動対を介して送信できるようにラインドライバ314、318に供給されてもよい。
【００２２】
上述のように、特定のDDRインターフェースは、制御信号338(またはDQST/C)をデータ信号334とともにソース同期伝搬させることに依存することができる。図3に示す例では、制御信号338および/またはデータ信号334は非対称遅延を伴って送信される場合がある。低出力第4世代DDR(LPDDR4)デバイスは、DQ-DQS起動タイミングを顕著に変更できるように非一様静的遅延に関連付けられる場合がある。LPDDR4の例では、200ピコ秒(200ps)から800psの間のタイミング遅延がDQエッジとDQSエッジとの間で観測または予期されることがある。タイミングの差は、データキャプチャ時のノイズおよび/またはジッタ打消しを複雑にする場合がある。
【００２３】
回路設計者には、送信信号、およびクロストークを含むかまたはクロストークと呼ばれることがある同一チャネル干渉などの干渉に対するチャネルの応答を特徴付けることができるモデルが役立つことがある。パルスに対するコネクタ316、320の応答は、コネクタ316、320によって形成されるシグナリングチャネルおよびICデバイス間で送信される信号を処理するシグナリングチャネルの能力をモデル化するのに使用されてもよい。チャネル応答は、シグナリングチャネル316、320のパルス応答に基づいてアイダイアグラムコンターまたは統計データアイダイアグラムを使用して特徴付けられてもよい。アイダイアグラムコンターは、ワーストケースアイ開口を表すことが多く、一方、統計アイダイアグラムは、アイ開口を確率の関数として提示する。一例では、統計データアイダイアグラムは、米国電気電子技術者協会(IEEE)によって発行され、Casperらを著者とし、「An accurate and Efficient Analysis Method for Multi-Gb/s Chip-to-chip Signaling Schemes」と題する文献(参照により全体が本明細書に組み込まれているProceedings of IEEE Symposium on VLSI Circuits、54〜55頁、2002年6月を参照されたい)に記載された技法および方法を使用して作成されてもよい。
【００２４】
本明細書で開示するように、統計データアイダイアグラムおよび関連する方法および技法は、同一チャネル干渉の入力信号に対する影響をシミュレートし、それにより、たとえば、シミュレータにおける相互接続回路の最適化を可能にすることによって設計サイクルを少なくし設計効率を向上させるのに使用されてもよい。隣接する(アグレッサ)通信チャネル/コネクタからのクロストークは、典型的には、当該のデータストリーム(ビクティム)とは異なるデータストリームから生じ、概して非干渉性である。静的遅延非対称を使用するLPDDR4を含む、後世代の同期DRAM(SDRAM)デバイスでは、ノイズ/ジッタ打消し技法の効果が低下する場合があり、信号間の位相差がより顕著になることがある。
【００２５】
本明細書で開示するいくつかの態様によれば、統計データアイダイアグラムを生成するための方法は、回路設計時のクロストークの分析および改善を可能にしかつサポートするように適合されてもよい。一例では、本明細書で開示するプロセスおよび技法は、設計段階時に、設計目標を確立し"what-if"シナリオを仮定し評価するのに使用されてもよい。これらの方法のうちのいくつかは、数値処理によってアグレッサ信号とビクティム信号との間の関係を調べるのを可能にする場合がある。たとえば、アグレッサパルスまたは信号に対するチャネルのクロストーク応答は、そのチャネルに加えられるかまたはチャネルを通じて伝達されるビクティムパルスまたは他のビクティム信号とは無関係であると仮定されてもよい。数値処理を使用すると、コネクタアーキテクチャの反復的な再設計なしに反復的なクロストーク最適化を可能にすることができる。
【００２６】
数値処理は、ビクティム信号から見たクロストークの許容レベルを判定するためにチャネルにおいて誘起されるかまたは他の方法で導入されるクロストークの大きさをスケーリングすることを含んでもよい。数値処理によって導出されたスケーリング係数は、回路板、チップキャリア、ICデバイス、および/またはパッケージに関連するコネクタのルーティングおよびその他の特性を制御する1つまたは複数のパラメータに変換されてもよい。たとえば、スケーリング係数は、トレース間隔、遮蔽要件などを制御するパラメータを適合または導出するのに使用されてもよい。
【００２７】
数値処理は、ワーストケースタイミングおよび/またはベストケースタイミングを特定し、特定の設計の感度を調べるために、ビクティム信号とアグレッサ信号によってチャネルに誘起または導入されるクロストークとの間の位相関係を修正することを含んでもよい。
【００２８】
本明細書において説明するいくつかの態様によれば、クロストークを数量化または推定し、ビクティム信号に対するクロストークの影響を調べるための方法は、適合されならびに/あるいは拡張されたCasper法に基づくプロセスを使用することを含んでもよい。Casper法は概して、チャネル評価に有用である場合があり、この方法は、回路設計段階時に、設計目標を確立し、バスのコネクタの配置およびルーティングに関連する"what-if"シナリオを評価するために使用されるように、本明細書において説明するように適合されてもよい。
【００２９】
場合によっては、統計的アイダイアグラムがチャネルパルス応答を特徴付けるのに使用されてもよい。チャネルパルス応答は、チャネルのインパルス応答にチャネルを介して送信される信号を表すパルスを畳み込むことによって生成されてもよい。パルスは、論理「0」から論理「1」に遷移し、送信期間の後で論理「0」に戻るデジタル信号を表す場合がある。場合によっては、パルス応答は、ステップ応答の適切な組合せによって生成されてもよい。立上りステップ応答と、それに続く、データビット期間または単位間隔(UI)だけ遅延された立下りステップ応答が、データビット期間/UIに対応するパルス幅を有する正パルス応答を形成するのに使用されてもよい。線形時不変システムでは、これらのパルス応答は、後でチャネル応答を畳み込むパルス応答を形成するように組み合わされてもよく、あるいはステップ応答の各々にチャネル応答を畳み込み、次いでステップ応答をチャネルパルス応答を形成するように組み合わされてもよい。言い換えれば、これらの初期演算の順序は必ずしも重要であるとは限らない。統計的アイを生成するためのプロセスは、物理チャネルを介してパルスを送信することと、レシーバにおいてチャネルから受信された信号を複数のサンプリング時点にあるいは単位間隔(UI)でサンプリングすることとを含んでもよい。レシーバにおいて取得されたサンプルは、チャネルのパルス応答を判定し、さらに分析できるようにチャネルをモデル化するのに使用されてもよい。
【００３０】
一例では、受信された信号のサンプルは、対応するUIおよびシンボル間干渉(ISI)期間を表す場合がある。各ISIサンプルは、ISI確率分布関数(PDF)が取得されるように互いに再帰的に畳み込まれてもよい。ランダム変数のPDFは、ランダム変数が、ランダム変数のサンプル空間を表す関数の無限に小さい間隔内に位置する確率を表す。それぞれ論理「1」および論理「0」の確率分布を表すPDFの対を作成するように、生成されたPDFに(たとえば、論理「1」を表す)サンプリングされた高電圧および(たとえば、論理「0」を表す)サンプリングされた低電圧が畳み込まれてもよい。クロストークは、同じ方法を使用して特徴付けられてもよい。
【００３１】
図4は、チャネルから受信されたパルスを表す信号402のサンプリングを示すグラフ400である。グラフ400は、アイダイアグラムコンターまたは統計的アイダイアグラムを作成するのに使用される場合がある論理「0」および論理「1」の1つのセットを示すシミュレートされたパルス応答を示す。一態様では、1UIサンプル期間が、ワーストケース電圧偏差を判定するために合計されてもよい。たとえば、すべての正1UIサンプルが論理「0」からの最大偏差を表すように加算によって組み合わされてよく、一方、すべての負1UIサンプルが、論理「1」からの最大偏差を表すように、加算によって組み合わされ、パルスピークから取得されたサンプルから減じられてもよい。どちらの場合も、合計されたサンプルの極性は、サンプルがアイダイアグラムコンターを垂直方向に閉じるように組み合わされるような極性である。一態様では、1UIサンプル期間は、論理「0」が送信される確率と論理「1」が送信される確率が等しいと仮定して再帰的に畳み込まれてもよい。この例では、一連のサンプルは値{-0.01, 0.059, -0.07, 0.015, 0.055, 0.2, 0.5, 0.0, 0.7…}を有してもよい。サンプルは、次のように畳み込まれてもよい。
【００３２】
【数１】
2017502579.tif 000003
【００３３】
各ステップは、論理「1」の発生確率と論理「0」の発生確率が等しいことを考慮して50%スケーリングされてもよい。
【００３４】
論理「1」シグナリングレベルおよび論理「0」シグナリングレベルに対応するPDFは、一連のサンプリング時点について作成し統計的アイダイアグラムの縦断面として表すことが可能である。様々なPDFは、アイの幅にわたってピコ秒ステップおよび/またはマルチピコ秒ステップで生成されてもよい。
【００３５】
本明細書において説明するいくつかの態様によれば、チャネルに関するアグレッサ信号とビクティム信号との間の関係は、設計されたチャネルの数値処理によって調べられてもよい。場合によっては、回路板、チップキャリア、基板、ICデバイスなどに関する設計が実現されてもよく、チャネル応答が、受信された信号の経験的に取得されたサンプルを処理することによって判定されてもよい。チャネルは、追加または代替として、設計者がモデル化されたチャネルに基づくチャネル応答の推定値を使用して最適化を実行できるようにモデル化されてもよい。1回または複数回の設計反復が、設計されたチャネルの物理的標本を作成する必要なしに調べられる場合がある。最適化された設計は、本明細書で開示するいくつかの態様に従って最適化されたチャネルの性能を検証するのに使用することができる物理的回路を作製するのに使用されてもよい。
【００３６】
図5は、ビクティム信号に対するチャネル応答502、アグレッサ信号に対する1つまたは複数のチャネル応答504、および1つまたは複数のアグレッサ信号504に対する合計されたチャネル応答を表す組み合わされたチャネル応答506を示すグラフ500である。組み合わされたチャネル応答506は、可視化を助けるために与えられる。その理由としては、チャネル応答504の各々のアグレッサ信号に対する独立した寄与が、ビクティム信号に対するチャネル応答502を含むグラフ500(または図8におけるグラフ800および810)上に示されたときにほとんど知覚できないことが挙げられる。各アグレッサ応答506を独立に検討することによって分析が実行されてもよい。たとえば、本明細書において説明するように、アグレッサ応答の各々を個別に再帰的に畳み込むことによって統計的アイ分析が生成されてもよい。
【００３７】
チャネルに関するビクティムパルス応答502がビクティム信号に基づいてキャプチャまたは算出されてもよく、1つまたは複数のアグレッサ信号に関連するチャネルに関するクロストーク応答504がキャプチャまたは算出されてもよい。チャネルに関する組み合わされたクロストーク応答506が、1つまたは複数のアグレッサ信号に関する応答504の和として算出されてもよい。次に、たとえば、Casperの方法を使用してパルスサンプルおよびクロストークサンプルを再帰的に畳み込むことによって統計的アイダイアグラム600(図6参照)が作成されてもよい。図6の統計的アイダイアグラム600の開口602は、チャネルによって許容される電圧マージン604およびタイミングマージン606を回路設計者に図式的に示す。たとえば、タイミングマージン606は、クロック信号またはストローブ信号の予想される遷移時間に対して、データがサンプリングに利用できる場合がある最も早い時間および/または最も遅い時間を示すことがある。
【００３８】
クロストーク大きさの増大の影響が調べられてもよい。1つまたは複数のアグレッサ信号に対するチャネル応答504は、シミュレートされたチャネルの物理的属性の変化をシミュレートするように個別にあるいはグループとしてグローバルにスケーリングされてもよい。たとえば、1つまたは複数のアグレッサ信号のサンプリングされたチャネル応答504は、チャネルの、1つまたは複数のアグレッサ信号のソースである隣接チャネルに対する近接度を低下させる作用をシミュレートするように算出された係数だけ増大されてもよい。一例では、近接クロストーク応答が単純なスカラー乗算によってスケーリングされ、ビクティムパルスとスケーリングされたクロストークサンプルを再帰的に畳み込むことによって新しい統計的アイダイアグラム610が作成されてもよい。一例では、統計的アイダイアグラム610は、Casperの方法を使用して作成されてもよい。図6の統計的アイダイアグラム610に示すように、統計的アイダイアグラム610の開口612は、統計的アイダイアグラム600において形成されたマージン604、606よりも小さいマージン614、616を形成する。
【００３９】
様々なスケーリング係数またはスケーリング係数の組合せを使用して追加の統計的アイダイアグラム(図示せず)が作成されてもよく、これらの追加の統計的アイダイアグラムが、図示の統計的アイダイアグラム600および610とともに、クロストークの最大許容レベルを判定するのに使用されてもよい。算出された最大許容クロストークに基づいて、最適化された回路のクロストークがクロストークの算出された最大許容度を超えないように1つまたは複数のルーティング要件を設定することができる。本明細書において説明するいくつかの態様による設計最適化プロセスは、回路設計効率を向上させることができ、製造される中間設計の数を制限するかまたは零にすることによって最終回路設計を作成するのに必要な時間を短縮する場合もある。従来の方法では、典型的には、各設計反復時に物理的レイアウトを変更する必要があり、対応する過渡シミュレーションを使用して回路を試験する必要がある。
【００４０】
図7は、2つのパッケージモデルに関するクロストーク許容差掃引の結果702および704を示すグラフ700である。掃引の結果としてクロストークによって誘起されたジッタは、本明細書において説明し図6の統計的アイダイアグラム600および610に示すいくつかの方法に従って開発されたモデルおよびシミュレーションから抽出される場合がある。クロストーク大きさ(スケーリング係数)は、ジッタ目標に基づいて判定することができる。回路設計に関する適切なクロストークスケーリング係数は、トレース間隔を大きくするかあるいは電源シールドおよび/またはグランドシールドを付加することなどによって取得される場合がある。パッケージ設計者および/または回路板設計者は、開示された方法のうちの特定の方法を使用して最適化された設計をより効率的にかつより迅速に開発し、タイミング目標に基づいて許容することのできるクロストークの最大レベルを迅速に強調することができる。場合によっては、デシベル単位で表される場合があるパルス/クロストーク比に基づいて特定の設計仕様を自動的に生成することができる。
【００４１】
本明細書において説明するいくつかの態様によれば、1つまたは複数のアグレッサ信号とビクティム信号との間の位相関係は、ワーストケースタイミングを特定し、クロストークにおいて導入される位相分散に対する特定の設計の感度を調べるようにスケーリングすることが可能である。
【００４２】
図8は、ビクティム信号に対するチャネル応答802、アグレッサ信号に対する1つまたは複数のチャネル応答804、および1つまたは複数のアグレッサ信号804に対する合計されたチャネル応答を表す(可視化を助けるための)組み合わされたチャネル応答806を示すグラフ800である。チャネルに関するビクティムパルス応答802がビクティム信号に基づいてキャプチャまたは算出されてもよく、1つまたは複数のアグレッサ信号に関連するチャネルに関するクロストーク応答804がキャプチャまたは算出されてもよい。チャネルに関する組み合わされたクロストーク応答806が、1つまたは複数のアグレッサ信号に関する応答804の和として算出されてもよい。次に、たとえば、Casperの方法を使用してパルスサンプルおよびクロストークサンプルを再帰的に畳み込むことによって統計的アイダイアグラム900(図9参照)が作成されてもよい。図9の統計的アイダイアグラム900の開口902は、信号遷移エッジ908に対する、チャネルによって許容される電圧マージン904およびタイミングマージン906を回路設計者に図式的に示す。たとえば、タイミングマージン906は、クロック信号またはストローブ信号の予想される遷移時間に対して、データがサンプリングに利用できる場合がある最も早い時間および/または最も遅い時間を示す。
【００４３】
次いで、ビクティム信号とアグレッサ信号との間の位相差を大きくするかまたは小さくすることの影響を調べてもよい。アグレッサチャネル応答804の時間スケールは、1つまたは複数のビクティム信号に対して時間差818だけずらされてもよい。パルスサンプルとスケーリングされたクロストークサンプルを再帰的に畳み込むことによって新しい統計的アイダイアグラム910(図9参照)が作成されてもよい。統計的アイダイアグラム910は、信号遷移エッジ918に対する、チャネルによって許容される電圧マージン914およびタイミングマージン916を示してもよく、たとえば、Casperの方法を使用して作成されてもよい。一例では、大きくされるかまたは小さくされた位相差は、パルスサンプルとスケーリングされたクロストークサンプルとの畳み込みにタイミングオフセット818を使用することによってシミュレートされてもよい。図9の統計的アイダイアグラム900と統計的アイダイアグラム910を比較することによってわかるように、時間シフトされたアグレッサチャネル応答に対応する統計的アイダイアグラム910の開口912と時間シフトなしのアグレッサチャネル応答に対応する統計的アイダイアグラム900の開口902との間の差によって、マージン914または916がマージン904、906よりも大きくなるかまたは小さくなる場合がある。
【００４４】
様々なタイミング遅延を使用してワーストケース位相およびベストケース位相をシミュレートすることによって追加の統計的アイダイアグラム(図示せず)が作成されてもよく、これらの追加の統計的アイダイアグラムならびに図9の統計的アイダイアグラム900および910がアグレッサ信号とビクティム信号との間の最大許容位相差を判定するのに使用されてもよい。算出された最大許容位相差に基づいて、最適化された回路のクロストークがクロストークの算出された最大許容度を超えないように1つまたは複数のルーティング要件を設定することができる。本明細書において説明するいくつかの態様による設計最適化プロセスは、回路設計効率を向上させることができ、製造される中間設計の数を制限するかまたは零にすることによって最終回路設計を作成するのに必要な時間を短縮する場合もある。従来の方法では、典型的には、各設計反復時に物理的レイアウトを変更する必要があり、対応する過渡シミュレーションを使用して回路を試験する必要がある。
【００４５】
図10は、2つのパッケージモデルに関するクロストーク許容差掃引の結果1002および1004を示すグラフ1000である。掃引の結果としてクロストークによって誘起されたジッタは、本明細書において説明し図9の統計的アイダイアグラム900および910に示すいくつかの方法に従って開発されたモデルおよびシミュレーションから抽出される場合がある。次いで、ジッタ目標に基づいて、アグレッサ信号とビクティム信号との間の最適化されたクロストーク位相を判定することができる。パッケージ設計者および/または回路板設計者は、開示された方法のうちの特定の方法を使用して最適化された設計をより効率的にかつより迅速に開発し、グループ内のコネクタを含むコネクタ間で許容することのできる位相シフトの最大レベルを迅速に強調することができる。信号ルーティングは、信号のグループ内での適切な一致を実現することを目標として信号のグループにおいて実行されることが多い。グループ間の関係には制約がほとんどまたはまったく課されないことが多い。本明細書で開示するいくつかの方法は、LPDDR4を含む設計に適用可能である場合もあり、その場合、データストローブ(DQS)とデータ(DQ)との関係は0psから800psの間で変化することが可能である。場合によっては、デシベル単位で表される場合があるパルス/クロストーク比に基づいて特定の設計仕様を自動的に生成することができる。
【００４６】
図11は、本発明のいくつかの態様による、回路設計を最適化する方法を示すフローチャート1100である。この方法は、シミュレータ、複数のコネクタを介してテストパルスを送信するように構成することができるテスト機器、複数のコネクタから受信された信号をサンプリングする測定システム、および処理回路のうちの1つまたは複数を使用して実行されてもよい。
【００４７】
ステップ1102において、チャネルを通じて送信された第1の信号に対する第1のチャネルの第1の応答が判定されてもよい。第1の信号は、パルスを含んでもよい。第1の応答は、チャネルから受信された第1の信号のバージョンをサンプリングすることによって判定されてもよい。
【００４８】
ステップ1104において、隣接チャネルを通じて送信された第2の信号に対する第1のチャネルの第2の応答が判定されてもよい。第2の信号は、パルスを含んでもよい。チャネルは、隣接チャネルに電磁的または静電的に結合されてもよい。第2の応答は、第1のチャネルにおけるクロストークをサンプリングすることによって判定されてもよい。
【００４９】
ステップ1106において、第1の応答および第2の応答に基づいて第1の信号分析が実行されてもよい。第1の信号分析では、第1の信号に対する第2の信号の影響を特定してもよい。第1の信号分析は、第1の応答に第2の応答を再帰的に畳み込むことによって実行されてもよい。第1の信号分析は、第1の応答と第2の応答をサンプリングし互いに再帰的に畳み込むことによって実行されてもよい。第1の信号または第2の信号に対して実行される信号分析は、統計分析および/またはベストケース/ワーストケース分析を含んでもよい。
【００５０】
ステップ1108において、第2の信号の特性の変化をシミュレートするように第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答が判定されてもよい。一例では、この特性は、第1のチャネルにおける第2の信号からのクロストークの振幅であってもよい。一例では、この特性は、第1の信号と第2の信号との間または第1の応答と第2の応答との間の位相関係を指す場合がある。修正された第2の応答は、チャネルにおけるクロストークのサンプルをスケーリングすることによって判定されてもよい。
【００５１】
ステップ1110において、第1の応答および修正された第2の応答に基づいて第2の信号分析が実行されてもよい。第2の信号分析では、第1の信号に対する修正された第2の信号から生じるクロストークの影響を特定してもよい。第2の信号分析は、第1の応答または第2の応答に遅延が付加された後に第1の応答に第2の応答を再帰的に畳み込むことによって実行されてもよい。第2の信号分析は、チャネルから受信された第1の信号のサンプルにチャネルにおけるクロストークのスケーリングされたサンプルを再帰的に畳み込むことによって実行されてもよい。
【００５２】
本開示の一態様では、回路の一対のコネクタ間の物理的関係は、遅延に基づいて修正される。回路の一対のコネクタ間の物理的関係は、スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正されてもよい。回路の一対のコネクタを分離する距離は、スケーリングされたサンプルを取得するのに使用されるスケーリング係数の大きさに基づいて修正されてもよい。
【００５３】
本開示の一態様では、第1の信号に対する修正された第2の信号の影響が所望のしきい値と交差するまで、反復的に、修正された第2の応答が判定され、第2の信号分析は反復ごとに実行されてもよい。一対のコネクタの属性は各反復間で修正されてもよい。
【００５４】
図12は、本明細書で開示する通信方法のいくつかの態様を使用するデバイス1202のためのハードウェア実装形態の簡略化された例を示す図1200である。デバイス1202は、1つまたは複数のICデバイスを含んでもよく、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、シーケンサ、およびステートマシンのうちの1つまたは複数を含む場合がある処理回路1216を有してもよい。処理回路1216は、バス1220によって概略的に表されるバスアーキテクチャを用いて実装され得る。バス1220は、処理回路1202の具体的な用途および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含んでもよい。バス1220は、処理回路1216によって代表される1つまたは複数のプロセッサおよび/またはハードウェアモジュール、モジュールまたは回路1204、1206、および1208を含む様々な回路をリンクし、かつバスは、モジュールまたは回路1204、1206、および1208のうちの1つまたは複数の構成および/または再構成を可能にしてもよい。バス1220はまた、タイミングソース、周辺機器、電圧調整器、および電力管理回路などの様々な他の回路をリンクしてもよく、これらの回路は当技術分野でよく知られており、したがってこれ以上は説明しない。
【００５５】
プロセッサ1216は、コンピュータ可読記憶媒体1218上に記憶されたソフトウェアの実行を含む全体的な処理を担当する。ソフトウェアは、プロセッサ1216によって実行されるときに、処理回路1216に、任意の特定の装置に関して上記で説明した種々の機能を実行または構成させる。コンピュータ可読記憶媒体1218は、ソフトウェアを実行するときに、コネクタ1214を介して送信された信号から復号されたデータを含めて、処理回路1216によって処理されるデータを記憶するために使用されてもよい。デバイス1202は、モジュール1204、1206、および1208のうちの少なくとも1つをさらに含む。モジュール1204、1206、および1208は、処理回路1216において動作するソフトウェアモジュールとハードウェア回路またはモジュールとの何らかの組合せを含んでもよい。
【００５６】
一構成では、デバイス1202は、チャネルを通じて送信された第1の信号に対するチャネルの応答を判定するように構成されたモジュールおよび/または回路1204と、2つ以上の信号に対するチャネルの応答に基づいて信号分析および/または統計分析を実行するためのモジュールおよび/または回路1206と、2つ以上の応答の信号分析において使用される遅延係数またはスケーリング係数に基づいて回路の一対のコネクタ間の物理的関係を修正するためのモジュールおよび/または回路1208とを含んでもよい。
【００５７】
前述の手段は、たとえば、受信回路706に組み込まれてもよいレシーバ回路706および結合キャパシタ718の要素の何らかの組合せを使用して実装されてもよい。
【００５８】
開示されたプロセスにおけるステップの特定の順序または階層は、例示的な手法の一例であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層は再構成されてもよいことを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されることを意味するものではない。
【００５９】
前述の説明は、あらゆる当業者が本明細書において説明する種々の態様を実践できるようにするために与えられている。これらの態様の種々の変更は、当業者に容易に明らかになり、本明細書において規定される一般原理は、他の態様に適用されてもよい。したがって、特許請求の範囲は本明細書に示された態様に限定されるものではなく、文言通りの特許請求の範囲に整合するすべての範囲を与えられるべきであり、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味することを意図せず、「1つまたは複数の」を意味する。特に別段の定めがない限り、「いくつか(some)」という用語は、1つまたは複数を指す。当業者により知られているか、または後に当業者に知られることになる、本開示全体を通じて説明された様々な態様の要素に対するすべての構造的および機能的均等物は、参照により明確に本明細書に組み込まれ、特許請求の範囲によって包含されることを意図している。さらに、本明細書において開示されたものは、そのような開示が特許請求の範囲において明示的に列挙されているか否かにかかわらず、公共用に提供されることは意図していない。いかなるクレーム要素も、要素が「ための手段」という語句を使用して明確に列挙されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
【符号の説明】
【００６０】
100  装置
102  処理回路
106  通信トランシーバ
108  ASIC
112  メモリデバイス
114  ローカルデータベース
122  アンテナ
126  キーパッド
128  ボタン
200  装置
202  回路
204  メモリ回路
206  通信リンク
300  図
304  クロックツリー回路
306  チャネル
308  DRAMデバイス
316  コネクタ
316  シグナリングチャネル
328  通信リンク
330  クロック
334  データ信号
336  ライトイネーブル信号
338  制御信号
400  グラフ
402  信号
500  グラフ
502  チャネル応答、ビクティムパルス応答
504  チャネル応答、クロストーク応答
506  組み合わされたチャネル応答
600  統計的アイダイアグラム
602  開口
604  電圧マージン
606  タイミングマージン
610  統計的アイダイアグラム
612  開口
700  グラフ
702  結果
706  レシーバ回路
800  グラフ
802  ビクティムパルス応答
804  アグレッサチャネル応答
806  組み合わされたクロストーク応答
818  タイミングオフセット
900  統計的アイダイアグラム
902  開口
904  電圧マージン
906  タイミングマージン
908  信号遷移エッジ
910  統計的アイダイアグラム
912  開口
914  電圧マージン
916  タイミングマージン
918  信号遷移エッジ
1000  グラフ
1002  結果
1100  フローチャート
1200  図
1202  処理回路
1204  モジュールおよび/または回路
1206  モジュールおよび/または回路
1208  モジュールおよび/または回路
1214  コネクタ
1216  処理回路
1218  コンピュータ可読記憶媒体
1220  バス
【図１】
2017502579.tif 000004
【図２】
2017502579.tif 000005
【図３】
2017502579.tif 000006
【図４】
2017502579.tif 000007
【図５】
2017502579.tif 000008
【図６】
2017502579.tif 000009
【図７】
2017502579.tif 000010
【図８】
2017502579.tif 000011
【図９】
2017502579.tif 000012
【図１０】
2017502579.tif 000013
【図１１】
2017502579.tif 000014
【図１２】
2017502579.tif 000015
【手続補正書】
【提出日】平成28年6月13日(2016.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
通信リンクの回路設計を最適化するための方法であって、
通信リンクのコネクタを通じて送信された第1の信号に対する前記コネクタの第1の応答を判定するステップと、
前記通信リンクの隣接コネクタを通じて送信された第2の信号に対する前記コネクタの第2の応答を判定するステップであって、前記コネクタおよび前記隣接コネクタは一対のコネクタを形成する、判定するステップと、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行するステップであって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行するステップと、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定するステップと、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行するステップであって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行するステップと、
前記第2の応答の前記大きさまたはタイミングに基づいて前記一対のコネクタ間の物理的関係を修正するステップと
を含み、
コネクタは、ワイヤ、回路板またはチップキャリア上の導電トレース、パッケージ基板、シリコン(または代替材料の)インターポーザ、ICのメタライゼーション層における導電トレース、および/または他の電気コネクタおよびデバイスから構成される、方法。
【請求項２】
前記第1の信号は第1のパルスを含み、前記第2の信号は第2のパルスを含む、請求項1に記載の方法。
【請求項３】
前記第1のパルスおよび前記第2のパルスの少なくとも一方は、立上りステップと立下りステップを組み合わせることによって形成される、請求項2に記載の方法。
【請求項４】
前記コネクタの第2の応答を判定するステップは、隣接コネクタを通じて送信された複数の第2の信号に関する前記コネクタの応答を判定するステップを含む、請求項1に記載の方法。
【請求項５】
前記第1の応答は、前記コネクタから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記コネクタのクロストークをサンプリングすることによって判定され、前記コネクタは、前記隣接コネクタに電磁的または静電的に結合される、請求項1に記載の方法。
【請求項６】
前記第1の信号分析を実行するステップは、前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むステップを含む、請求項5に記載の方法。
【請求項７】
前記第2の信号分析を実行するステップは、前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むステップを含む、請求項5に記載の方法。
【請求項８】
前記修正された第2の応答を判定するステップは、前記コネクタのクロストークのサンプルをスケーリングするステップを含み、前記第2の信号分析を実行するステップは、前記コネクタから受信された前記第1の信号のサンプルに前記コネクタの前記クロストークのスケーリングされたサンプルを再帰的に畳み込むステップを含む、請求項1に記載の方法。
【請求項９】
前記第2の信号分析に基づいて前記コネクタと前記隣接コネクタを分離する距離を修正するステップをさらに含む、請求項1に記載の方法。
【請求項１０】
前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響が所望のしきい値と交差するまで、前記修正された第2の応答を判定する前記ステップおよび前記第2の信号分析を実行する前記ステップを反復的に繰り返すステップであって、前記隣接コネクタまたは前記コネクタの近接度は各反復間で修正される、繰り返すステップをさらに含む、請求項1に記載の方法。
【請求項１１】
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを反復的に修正することによって1つまたは複数の他の修正された第2の応答を判定するステップと、
前記1つまたは複数の他の修正された第2の応答に基づいて前記コネクタの最適化された設計を生成するステップと
をさらに含み、
前記コネクタの前記最適化された設計は前記コネクタを含む物理的回路を作製するために提供される、請求項1に記載の方法。
【請求項１２】
通信リンクのコネクタを通じて送信された第1の信号に対する前記コネクタの第1の応答を判定するための手段と、
前記通信リンクの隣接コネクタを通じて送信された第2の信号に対する前記コネクタの第2の応答を判定するための手段であって、前記コネクタおよび前記隣接コネクタは一対のコネクタを形成する、判定するための手段と、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行するための手段であって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行するための手段と、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定するための手段と、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行するための手段であって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行するための手段と、
回路板、チップキャリア、ICデバイス、および/またはパッケージに関連するコネクタのルーティングおよびその他の特性を制御する1つまたは複数のパラメータに変換されるスケーリング係数を導出することによって、前記第2の応答の前記大きさおよびタイミングに基づいて前記一対のコネクタ間の物理的関係を修正するための手段と
を備え、
コネクタは、ワイヤ、回路板またはチップキャリア上の導電トレース、パッケージ基板、シリコン(または代替材料の)インターポーザ、ICのメタライゼーション層における導電トレース、および/または他の電気コネクタおよびデバイスから構成される、装置。
【請求項１３】
前記第1の信号は第1のパルスを含み、前記第2の信号は第2のパルスを含む、請求項12に記載の装置。
【請求項１４】
前記第1のパルスおよび前記第2のパルスの少なくとも一方は、立上りステップと立下りステップの組合せである、請求項13に記載の装置。
【請求項１５】
前記コネクタの前記第2の応答は、隣接コネクタを通じて送信された複数の第2の信号に関して判定された前記コネクタの応答を含む、請求項12に記載の装置。
【請求項１６】
前記第1の応答は、前記コネクタから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記コネクタのクロストークをサンプリングすることによって判定され、前記コネクタは、前記隣接コネクタに電磁的または静電的に結合される、請求項12に記載の装置。
【請求項１７】
前記第1の信号分析を実行するための前記手段は、前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むように構成される、請求項16に記載の装置。
【請求項１８】
前記第2の信号分析を実行するための前記手段は、前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のバージョンのサンプルを再帰的に畳み込むように構成される、請求項16に記載の装置。
【請求項１９】
前記修正された第2の応答を判定するための前記手段は、前記コネクタのクロストークのサンプルをスケーリングするように構成され、前記第2の信号分析を実行するための前記手段は、前記コネクタから受信された前記第1の信号のバージョンのサンプルに前記コネクタの前記クロストークのスケーリングされたサンプルを再帰的に畳み込むように構成される、請求項12に記載の装置。
【請求項２０】
前記コネクタと前記隣接コネクタを分離する距離は、前記第2の信号分析に基づいて修正される、請求項12に記載の装置。
【請求項２１】
一対のコネクタ間の物理的関係を修正するための装置であって、
処理システムを備え、前記処理システムは、
コネクタを通じて送信された第1の信号に対する前記コネクタの第1の応答を判定することと、
隣接コネクタを通じて送信された第2の信号に対する前記コネクタの第2の応答を判定することと、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行することであって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行することと、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定することと、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行することであって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行することと、
前記コネクタと前記隣接コネクタとの間の物理的関係が前記第2の信号分析に基づいて修正される回路設計を作成することと
を行うように構成され、
コネクタは、ワイヤ、回路板またはチップキャリア上の導電トレース、パッケージ基板、シリコン(または代替材料の)インターポーザ、ICのメタライゼーション層における導電トレース、および/または他の電気コネクタおよびデバイスから構成される、装置。
【請求項２２】
前記第1の信号および前記第2の信号の少なくとも一方は、立上りステップと立下りステップを組み合わせることによって形成される、請求項21に記載の装置。
【請求項２３】
前記第1の応答は、前記コネクタから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記コネクタのクロストークをサンプリングすることによって判定され、前記クロストークは、隣接コネクタにおいて送信された1つまたは複数の信号から生じる、請求項21に記載の装置。
【請求項２４】
前記処理システムは、
前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むことによって前記第1の信号分析を実行することと、
前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込むことによって前記第2の信号分析を実行することと
を行うように構成される、請求項23に記載の装置。
【請求項２５】
前記処理システムは、
前記コネクタのクロストークのサンプルをスケーリングすることによって前記修正された第2の応答を判定することと、
前記コネクタから受信された前記第1の信号のバージョンのサンプルに前記コネクタの前記クロストークのスケーリングされたサンプルを再帰的に畳み込むことによって前記第2の信号分析を実行することと
を行うように構成される、請求項21に記載の装置。
【請求項２６】
前記処理システムは、
前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響が所望のしきい値と交差するまで、反復的に、前記修正された第2の応答を判定し、前記第2の信号分析を算出するように構成され、
前記隣接コネクタまたは前記コネクタの近接度は各反復間で修正される、請求項21に記載の装置。
【請求項２７】
1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたときに、前記少なくとも1つの処理回路に、
コネクタを通じて送信された第1の信号に対する前記コネクタの第1の応答を判定することと、
隣接コネクタを通じて送信された第2の信号に対する前記コネクタの第2の応答を判定することであって、前記コネクタおよび前記隣接コネクタは一対のコネクタを形成することと、
前記第1の応答および前記第2の応答に基づいて第1の信号分析を実行することであって、前記第1の信号分析では、前記第1の信号に対する前記第2の信号の影響を特定する、実行することと、
前記第2の信号の特性の変化をシミュレートするように前記第2の応答の大きさまたはタイミングを修正することによって修正された第2の応答を判定することと、
前記第1の応答および前記修正された第2の応答に基づいて第2の信号分析を実行することであって、前記第2の信号分析では、前記第1の信号に対する前記第2の信号の前記特性の前記変化の影響を特定する、実行することと、
回路板、チップキャリア、ICデバイス、および/またはパッケージに関連するコネクタのルーティングおよびその他の特性を制御する1つまたは複数のパラメータに変換されるスケーリング係数を導出することと
を行わせ、
コネクタは、ワイヤ、回路板またはチップキャリア上の導電トレース、パッケージ基板、シリコン(または代替材料の)インターポーザ、ICのメタライゼーション層における導電トレース、および/または他の電気コネクタおよびデバイスから構成される、記憶媒体。
【請求項２８】
前記第1の信号および前記第2の信号の少なくとも一方は、立上りステップと立下りステップを組み合わせることによって形成される、請求項27に記載の記憶媒体。
【請求項２９】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
隣接コネクタを通じて送信された複数の第2の信号に関する前記コネクタの応答を判定することによって前記コネクタの第2の応答を判定させる、請求項27に記載の記憶媒体。
【請求項３０】
前記第1の応答は、前記コネクタから受信された前記第1の信号のバージョンをサンプリングすることによって判定され、前記第2の応答は、前記コネクタのクロストークをサンプリングすることによって判定され、前記コネクタは、前記隣接コネクタに電磁的または静電的に結合される、請求項27に記載の記憶媒体。
【請求項３１】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記第1の信号分析を実行するときに前記第1の応答のサンプルに前記第2の応答のサンプルを再帰的に畳み込ませる、請求項30に記載の記憶媒体。
【請求項３２】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記第2の信号分析を実行するときに、前記第1の応答または前記第2の応答に遅延が付加された後に前記第1の応答のサンプルに前記第2の応答のバージョンのサンプルを再帰的に畳み込ませる、請求項30に記載の記憶媒体。
【請求項３３】
前記1つまたは複数の命令は、前記少なくとも1つの処理回路に、
前記修正された第2の応答を判定する前に前記コネクタにおけるクロストークのサンプルをスケーリングすることと、
前記第2の信号分析を取得するために、前記コネクタから受信された前記第1の信号のバージョンのサンプルに前記コネクタの前記クロストークのスケーリングされたサンプルを再帰的に畳み込むことと
を行わせる、請求項27に記載の記憶媒体。
【国際調査報告】
2017502579.tif 000016
2017502579.tif 000017