(57)【特許請求の範囲】
【請求項１】
１６行周期で共通化されたＴＧ電極を有する撮像素子であって、前記ＴＧ電極は、前記周期の任意の相を基準として、第１相と第１４相、第２相と第１３相、第５相と第１０相、第６相と第９相、第７相と第１５相、第８相と第１６相とがそれぞれ共通接続されたたものであることを特徴とする撮像素子。
【請求項２】
前記ＴＧ電極は、さらに、前記基準とした相を基準として、第３相と第１１相、第４相と第１２相とがそれぞれ共通接続されたたものであることを特徴とする請求項１記載の撮像素子。
【請求項３】
２行周期の色コーディング配列を有したカラー撮像素子であることを特徴とする請求項１または２記載の固体撮像素子。
【請求項４】
前記２行周期の色コーディング配列は、ＲＧＢベイヤ配列であることを特徴とする請求項３記載の撮像素子。
【請求項５】
請求項３または４記載の撮像素子と、前記撮像素子を駆動する駆動手段とを有し、前記駆動手段は前記撮像素子の行順並べ替え駆動により同色加算読み出しを行なうように構成されたものであることを特徴とする撮像装置。
【請求項６】
固体撮像素子と、前記撮像素子を駆動する駆動手段とを有した撮像装置であって、
前記駆動手段は、前記固体撮像素子のＴＧ電極の行位置を表わす任意の行位置を基準とする行番号Ｎを１６を法とする剰余類に分類したときに、剰余差が８である２類１組（全部で８組存在する）に関して少なくとも２類が互いに異なるＴＧ駆動を受ける組が存在しており、かつ剰余１と１４、２と１３、５と１０、６と９、７と１５、８と１６の各組のうち少なくとも１組を共通駆動するように構成されたものであることを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像素子および撮像装置に関し、特に多彩な同色加算駆動の実現に好適な撮像素子および撮像装置に関する。
【０００２】
【従来の技術】
固体撮像素子を用いた撮像装置が広く普及している。近年特にデジタル（スチル）カメラの普及に伴い高精細度画像が一般化したことを契機として、静止画用のスチルカメラ、動画用のムービーカメラの別を問わず、従来に比して極めて高画素数の撮像素子が用いられるようになってきた。これに伴い１画像の読み出し時間が画素数に比例して増大するため、動画記録やモニタ出力（電子ビューファインダ機能）、またＡＦやＡＥなどの自動制御機能に用いるためにはフレームレートが不足するという困難が存在し、これを解決するための高速（高フレームレート）読み出し技術が提案されている。
【０００３】
このようなものの一つに特開平１０−３２２６０１号公報記載の技術がある。これは全画素読出し型（順次走査型）の固体撮像素子において、１水平転送期間毎の水平転送停止期間である水平ブランキング期間内に複数画素（行）に対応する複数転送単位の垂直転送クロックを出力するいわゆる垂直加算駆動を用いるに当たり、光電変換蓄積部から垂直転送路へ信号電荷を読み出す際に電荷の並び順を入れ替える「並べ替え」を行なうことによって、例えばＲＧＢベイヤ配列のような行ごとに異なる色が並べられているような色コーディングの撮像素子を用いても同色の電荷加算を行ない得るようにしたものである。この並べ替え加算読み出し技術を用いれば、垂直画素数（垂直解像度）とのトレードオフによって高フレームレートのカラー画像を得ることができるという点、極めて有益なものである。
【０００４】
この信号電荷の並べ替えを行なうためには、光電変換蓄積部から垂直転送路へ信号電荷を読み出す（電荷移送する）移送電極（Ｔｒａｎｓｆｅｒ  Ｇａｔｅ：ＴＧ電極）を、従来のように全て共通接続とすることはできず、周期的な共通接続とした構成が必須となる。すなわち極めて多くの電極を用いる固体撮像素子においては、共通の駆動を行なう電極は共通接続として引き出し電極数を可能な限り減らすことが事実上必須であり、特殊駆動を行なわない限り全画素読み出し（順次走査）型では全移送電極は共通接続されていた。またインターレース（飛越走査）型でも奇偶の各フィールドに対応した２群に分けて各群は共通接続されていた。これに対して上記公報記載の技術では、並べ替え同色２画素加算を行なうために電極を４行周期で共通駆動するようにしており、このような４つの共通駆動群のうち隣接する２つの群をさらに共通駆動することによって全体を３種の駆動信号で駆動している。すなわち移送電極（行）の周期構造としては４相の移送電極を構成しており、そのうちの２相を共通駆動することで駆動信号を３相化している。すなわち上記電極の共通接続による引き出し電極（接続端子）数の低減を考えた場合はこの駆動信号数が対応するから、移送電極の引き出し電極は３本が必要となる。
【０００５】
なお、ここで言う「相」についてはＴＧ電極のみに関するものであり、電荷転送（シフトレジスタ駆動）の駆動相とは異なるものである。
【０００６】
【発明が解決しようとする課題】
ところで上記従来例では並べ替え同色２画素加算しか具体例は示されていないから、上記４相周期構造に基いた３相駆動が可能であるが、同色４画素加算、８画素加算と拡張していく場合は移送電極（ＴＧ電極）の周期構造としてそれぞれ８相、１６相を考慮する必要が生じる。しかも各種の加算を全て行ない得るようにするためには各相の共通化条件に矛盾が生じる場合があり、結局最終的に共通化できる相は極めて限られて来るため、例えば１５〜１６相の駆動信号を必要とすることになり、引き出し電極や駆動回路が極めて多く必要となるという問題があった。
【０００７】
本発明は、上記問題点を解決して、撮像装置においてフレームレートを向上する際に要求される多様な同色加算方式のうちできるだけ多くの方式に対応可能であって、しかも駆動信号の相数をできるだけ小さく抑えることにより、引き出し電極（接続端子）や駆動回路の数を低減可能な撮像素子、および撮像装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、１６行周期で共通化されたＴＧ電極を有する撮像素子であって、前記ＴＧ電極は、前記周期の任意の相を基準として、第１相と第１４相、第２相と第１３相、第５相と第１０相、第６相と第９相、第７相と第１５相、第８相と第１６相とがそれぞれ共通接続されたたものであることを特徴とする。
【０００９】
このように、電荷移送用のＴＧ電極の周期構造を１６相構成とし、その１６相のうち共通駆動相を１と１４、２と１３、５と１０、６と９、７と１５、８と１６の６組とすることにより、引き出し電極数および駆動回路数を１０以下に抑えつつ、フレームレート向上のための多様な同色加算方式に対応可能となる。具体的には、３／８（＝フレームレート８倍の同色３画素加算）、２／８（＝フレームレート８倍の同色２画素加算）、１／８（＝フレームレート８倍の同色１画素加算）、４／４（＝フレームレート４倍の同色４画素加算）、２／４（＝フレームレート４倍の同色２画素加算）、１／４（＝フレームレート４倍の同色１画素加算）、２／２（＝フレームレート２倍の同色２画素加算）、１／２（＝フレームレート２倍の同色１画素加算）と多彩な同色加算駆動を実現が可能となる。
【００１０】
さらに３と１１、および４と１２を共通駆動することで引き出し電極数および駆動回路数を８以下に抑えつつ、少なくとも２／８、１／８、４／４、２／４、１／４、２／２、１／２と多彩な同色加算駆動を行なうことができる。
【００１１】
また、上記ＴＧ電極の周期構造および共通接続の構成は、ＲＧＢベイヤ配列などの２行周期の色コーディング配列に好適であり、駆動手段による前記撮像素子の行順並べ替え駆動と組み合わせることにより、同色加算読み出しを容易に実現することが可能となる。
【００１２】
また、本発明は、固体撮像素子と、前記撮像素子を駆動する駆動手段とを有した撮像装置であって、前記駆動手段は、前記固体撮像素子のＴＧ電極の行位置を表わす任意の行位置を基準とする行番号Ｎを１６を法とする剰余類に分類したときに、剰余差が８である２類１組（全部で８組存在する）に関して少なくとも２類が互いに異なるＴＧ駆動を受ける組が存在しており、かつ剰余１と１４、２と１３、５と１０、６と９、７と１５、８と１６の各組のうち少なくとも１組を共通駆動するように構成されたものであることを特徴とする。
【００１３】
このように、８行周期ではない（剰余差が８である２類１組に関してそのうちの少なくとも１組は、２類が互いに異なるＴＧ駆動を受ける）１６行周期を採用し、かつ剰余１と１４、２と１３、５と１０、６と９、７と１５、８と１６の各組のうち少なくとも１組を共通駆動するという仕組みを用いることにより、引き出し電極数および駆動回路数を抑えつつ、多様な同色加算方式を実現することが可能となる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１には、本発明の一実施形態に係わる撮像装置の構成が示されている。ここでは、デジタルカメラとして実現した場合を例示して説明することにする。
【００１５】
図中１０１は各種レンズからなる撮像レンズ系、１０２はレンズ系１０１を駆動するためのレンズ駆動機構、１０３はレンズ系１０１の絞りを制御するための露出制御機構、１０４はローパスおよび赤外カット用の光学フィルタ、１０５はベイヤ配列のカラーフィルタを備えたＣＣＤカラー撮像素子、１０６は撮像素子１０５を駆動するためのＣＣＤドライバ、１０７はゲインコントロールアンプ，Ａ／Ｄ変換器等を含むプリプロセス回路、１０８はコンポーネント信号生成処理，その他各種のデジタル処理を行うためのデジタルプロセス回路、１０９はカードインターフェース、１１０はメモリカード、１１１はＬＣＤ画像表示系を示している。
【００１６】
撮像素子１０５としては、例えば４００万画素ベイヤ配列の順次走査型のものなどが利用される。
また、図中の１１２は各部を統括的に制御するためのシステムコントローラ（ＣＰＵ）、１１３は各種スイッチからなる操作スイッチ系、１１４は操作状態及びモード状態等を表示するための操作表示系、１１５はレンズ駆動機構１０２を制御するためのレンズドライバ、１１６は発光手段としてのストロボ、１１７は露出制御機構１０３およびストロボ１１６を制御するための露出制御ドライバ、１１８は各種設定情報等を記憶するための不揮発性メモリ（ＥＥＰＲＯＭ）を示している。
【００１７】
本実施形態のデジタルカメラにおいては、システムコントローラ１１２が全ての制御を統括的に行っており、ＣＣＤドライバ１０６によるＣＣＤ撮像素子１０５の駆動を制御して露光（電荷蓄積）及び信号の読み出しを行い、それをプリプロセス回路１０７を介してデジタルプロセス回路１０８に取込んで記録用の画像信号を生成した後にカードインターフェース１０９を介してメモリカード１１０に記録するようになっている。
【００１８】
本実施形態のデジタルカメラに於いては、ＣＣＤドライバ１０６によるＣＣＤ撮像素子１０５の駆動制御により、行順並べ替え駆動による高フレームレートでの同色加算読み出しを行うことができる。この同色加算読み出しにおいては、１水平転送期間毎の水平転送停止期間である水平ブランキング期間内に複数画素（行）に対応する複数転送単位の垂直転送クロックを出力するいわゆる垂直加算駆動が行われ、複数行の画素が水平転送路上で加算された後に読み出される。また、ＣＣＤ撮像素子１０５の光電変換蓄積部から垂直転送路へ信号電荷を読み出す際には、必要に応じて電荷の並び順の入れ替えも行われる。そして、垂直加算駆動によってＣＣＤ撮像素子１０５から読み出される撮像信号に対しては、水平方向の同色加算がデジタルプロセス回路１０８のデジタル信号処理によって施される。
【００１９】
さらに、本実施形態においては、ＣＣＤ撮像素子１０５の引き出し電極数およびＣＣＤドライバ１０６の駆動回路数を減少しつつの多彩な同色加算駆動を実現するために、ＣＣＤ撮像素子１０５のＴＧ電極を１６行周期（１６相）接続とし、さらに特定の電極を共通接続する構成を採用している。
【００２０】
ここで、図２を参照して、ＣＣＤ撮像素子１０５の基本的な電極構造について説明する。
ＣＣＤ撮像素子１０５においては、フォトダイオードからなる光電変換蓄積部が行及び列のマトリクス状に配置されており、かつ垂直方向の１列分の光電変換蓄積部毎に垂直転送路が設けられ、また垂直転送路それぞれに共通の水平転送路が設けられている。図２には垂直方向の１列分の光電変換蓄積部およびそれに対応する垂直転送路に対応する構造のみが示されている。
【００２１】
図２において、ｐ１，ｐ２，ｐ３，ｐ４，ｐ５，…はそれぞれ光電変換蓄積部を示し、ａ，ｂ，ｃ，ｄは４相駆動方式の垂直転送路の駆動電極（ＶＣＣＤ）を示している。これら駆動電極（ＶＣＣＤ）のうちの電極ａは、光電変換蓄積部から垂直転送路へ電荷移送を行うための移送電極（Ｔｒａｎｓｆｅｒ  Ｇａｔｅ：ＴＧ電極）を兼ねている。電極ａに垂直転送路駆動時よりも高電圧の電荷移送パルスを印加することにより、光電変換蓄積部から垂直転送路へ電荷移送電荷移送が行われる。電極ｂ，ｃ，ｄについては全光電変換蓄積部で共通である。電極ａ（ＴＧ電極）は、多彩な同色加算駆動および画素順並べ替えを実現するため、水平方向の光電変換蓄積部間では共通であるが、垂直方向については１６行周期で共通化が図られている。
【００２２】
次に、図３を参照して、１６行周期を最小単位とするＴＧ電極の共通化構造の第１の例について説明する。図３は、撮像素子１０５の垂直方向のある特定の１列分の画素列に着目したものである。
【００２３】
ＴＧ電極は、図示のように、１６行周期の任意の相を基準として、第１相と第１４相（ＴＧ１とＴＧ１４）、第２相と第１３相（ＴＧ２とＴＧ１３）、第５相と第１０相（ＴＧ５とＴＧ１０）、第６相と第９相（ＴＧ６とＴＧ９）、第７相と第１５相（ＴＧ７とＴＧ１５）、第８相と第１６相（ＴＧ８とＴＧ１６）とがそれぞれ共通接続されている。第３相（ＴＧ３）、第４相（ＴＧ４）、第１１相（ＴＧ１１）、第１２相（ＴＧ１２）についてはそれぞれ独立している。この構造は各列とも共通である。よって、１６行当たりＴＧ電極のペアが６個存在するため、計１０本（＝１６−６）のＴＧ電極のみが外部に引き回されることになり、ＴＧ電極については１０／１６相の駆動が行われることになる。
【００２４】
（８倍速の同色加算読み出し）
ここで、１０／１６相駆動の例として、８倍速の同色加算読み出しについて図３を用いて説明する。本例では、３／８（＝フレームレート８倍の同色３画素加算）、２／８（＝フレームレート８倍の同色２画素加算）、１／８（＝フレームレート８倍の同色１画素加算）それぞれの８倍速同色加算読み出しを実現することができる。
【００２５】
＜３／８の同色加算読み出し＞
１．  ３／８の同色加算読み出しを行う場合には、ＴＧ１とＴＧ１４のペアと、ＴＧ３と、ＴＧ５とＴＧ１０のペアと、ＴＧ１２のみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ１とＴＧ１４のペアに対応するＲ１，Ｇ７と、ＴＧ３に対応するＲ２と、ＴＧ５とＴＧ１０のペアに対応するＲ３，Ｇ５と、ＴＧ１２に対応するＧ６のみが垂直転送路に移送される。垂直転送路内の太枠は、加算対象の８画素分の区切りを示している。Ｒ１，Ｒ２，Ｒ３と、Ｇ５，Ｇ６，Ｇ７がそれぞれ同一枠に移送される。
【００２６】
２．  水平ブランキング期間に８転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の８画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は３である（Ｒ１，Ｒ２，Ｒ３の加算、Ｇ５，Ｇ６，Ｇ７の加算、…）。
【００２７】
＜２／８の同色加算読み出し＞
１．  ２／８の同色加算読み出しを行う場合には、ＴＧ１とＴＧ１４のペアと、ＴＧ５とＴＧ１０のペアのみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ１とＴＧ１４のペアに対応するＲ１，Ｇ７と、ＴＧ５とＴＧ１０のペアに対応するＲ３，Ｇ５のみが垂直転送路に移送される。Ｒ１，Ｒ３と、Ｇ５，Ｇ７がそれぞれ加算対象となる同一枠に移送される。
【００２８】
２．  水平ブランキング期間に８転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の８画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は２である（Ｒ１，Ｒ３の加算、Ｇ５，Ｇ７の加算、…）。
【００２９】
＜１／８の同色加算読み出し＞
１．  １／８の同色加算読み出しを行う場合には、ＴＧ３とＴＧ１２のみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ３に対応するＲ２と、ＴＧ１２に対応するＧ６のみが垂直転送路に移送される。
【００３０】
２．  水平ブランキング期間に８転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の８画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は１である（Ｒ２、  Ｇ６、  …）。
【００３１】
なお、１／８の同色加算読み出しにおいては、ＴＧ３とＴＧ１２の同時駆動の代わりに、ＴＧ５とＴＧ１０のペアのみを駆動しても良い。
【００３２】
（４倍速の同色加算読み出し）
次に、図４を参照して、１０／１６相駆動による４倍速の同色加算読み出しについて説明する。本例では、４／４（＝フレームレート４倍の同色４画素加算）、２／４（＝フレームレート４倍の同色２画素加算）、１／４（＝フレームレート４倍の同色１画素加算）それぞれの４倍速同色加算読み出しを実現することができる。
【００３３】
＜４／４の同色加算読み出し＞
１．  ４／４の同色加算読み出しを行う場合には、ＴＧ１とＴＧ１４のペアと、ＴＧ６とＴＧ９のペアと、ＴＧ４と、ＴＧ１２のみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ１とＴＧ１４のペアに対応するＲ１，Ｇ７と、ＴＧ６とＴＧ９のペアに対応するＧ３，Ｒ５と、ＴＧ４に対応するＧ２と、ＴＧ１２に対応するＧ６のみが垂直転送路に移送される。
【００３４】
２．  垂直転送路を３クロック分駆動し、垂直転送路内の画素信号を３画素分シフトする。
【００３５】
３．  次いで、ＴＧ３と、ＴＧ５とＴＧ１０のペアと、ＴＧ２とＴＧ１３のペアと、ＴＧ１１と、ＴＧ８とＴＧ１６のペアのみがＣＣＤドライバ１０６によって同時に駆動される。これにより、ＴＧ３に対応するＲ２と、ＴＧ５とＴＧ１０のペアに対応するＲ３，Ｇ５と、ＴＧ２とＴＧ１３のペアに対応するＧ１，Ｒ７と、ＴＧ１１に対応するＲ６と、ＴＧ８とＴＧ１６のペアに対応するＧ４，Ｇ８が、垂直転送路に新たに追加移送される。この結果、Ｇについては、４つの画素が隣接するように揃えられる（例えばＧ２，Ｇ４，Ｇ３，Ｇ５）。
【００３６】
４．  垂直転送路を１クロック分駆動し、垂直転送路内の画素信号を１画素分シフトする。
【００３７】
５．  次いで、ＴＧ７とＴＧ１５のペアがＣＣＤドライバ１０６によって駆動され、これによりＴＧ７とＴＧ１５のペアに対応するＲ４，Ｒ８が垂直転送路に新たに追加移送される。この結果、図示のように、Ｒについても、４つの画素が隣接するように揃えられる（Ｒ２，Ｒ１，Ｒ３，Ｒ４、およびＲ６，Ｒ５，Ｒ７，Ｒ８）。
【００３８】
６．  水平ブランキング期間に４転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の４画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は４である（Ｒ２，Ｒ１，Ｒ３，Ｒ４の加算、Ｇ２，Ｇ４，Ｇ３，Ｇ５の加算、Ｒ６，Ｒ５，Ｒ７，Ｒ８の加算、…）。
【００３９】
＜２／４の同色加算読み出し＞
１．  ２／４の同色加算読み出しを行う場合には、ＴＧ１とＴＧ１４のペアと、ＴＧ６とＴＧ９のペアのみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ１とＴＧ１４のペアに対応するＲ１，Ｇ７と、ＴＧ６とＴＧ９のペアに対応するＧ３，Ｒ５のみが垂直転送路に移送される。
【００４０】
２．  垂直転送路を１クロック分駆動し、垂直転送路内の画素信号を１画素分シフトする。
【００４１】
３．  次いで、ＴＧ３と、ＴＧ１１がＣＣＤドライバ１０６によって同時に駆動される。これにより、ＴＧ３に対応するＲ２と、ＴＧ１１に対応するＲ６が垂直転送路に新たに追加移送され、Ｒについては、２つの画素が隣接するように揃えられる（Ｒ１，Ｒ２、およびＲ５，Ｒ６）。
【００４２】
４．  垂直転送路を２クロック分駆動し、垂直転送路内の画素信号を２画素分シフトする。
【００４３】
５．  次いで、ＴＧ８とＴＧ１６のペアがＣＣＤドライバ１０６によって駆動され、これによりＴＧ８とＴＧ１６のペアに対応するＧ４，Ｇ８が垂直転送路に新たに追加移送される。この結果、図示のように、Ｇについても、２つの画素が隣接するように揃えられる（Ｇ４，Ｇ３、およびＧ８，Ｇ７）。
【００４４】
６．  水平ブランキング期間に４転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の２画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は２である（Ｒ１，Ｒ２の加算、Ｇ４，Ｇ３の加算、Ｒ５，Ｒ６の加算、Ｇ８，Ｇ７の加算）。
【００４５】
＜１／４の同色加算読み出し＞
１．  １／４の同色加算読み出しを行う場合には、ＴＧ１とＴＧ１４のペアと、ＴＧ６とＴＧ９のペアのみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ１とＴＧ１４のペアに対応するＲ１，Ｇ７と、ＴＧ６とＴＧ９のペアに対応するＧ３，Ｒ５のみが垂直転送路に移送される。
【００４６】
２．  水平ブランキング期間に４転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の４画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は１である（Ｒ１、  Ｇ３、  Ｒ５、  Ｇ７…）。
【００４７】
（２倍速の同色加算読み出し）
次に、図５を参照して、１０／１６相駆動による２倍速の同色加算読み出しについて説明する。本例では、２／２（＝フレームレート２倍の同色２画素加算）、１／２（＝フレームレート２倍の同色１画素加算）それぞれの２倍速同色加算読み出しを実現することができる。
【００４８】
＜２／２の同色加算読み出し＞
１．  ２／２の同色加算読み出しを行う場合には、ＴＧ１とＴＧ１４のペアと、ＴＧ６とＴＧ９のペアと、ＴＧ２とＴＧ１３のペアと、ＴＧ５とＴＧ１０のペアのみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ１とＴＧ１４のペアに対応するＲ１，Ｇ７と、ＴＧ６とＴＧ９のペアに対応するＧ３，Ｒ５と、ＴＧ２とＴＧ１３のペアに対応するＧ１，Ｒ７と、ＴＧ５とＴＧ１０のペアに対応するＲ３，Ｇ５のみが垂直転送路に移送される。
【００４９】
２．  垂直転送路を１クロック分駆動し、垂直転送路内の画素信号を１画素分シフトする。
【００５０】
３．  次いで、ＴＧ４と、ＴＧ８とＴＧ１６のペアと、ＴＧ１２のみがＣＣＤドライバ１０６によって同時に駆動される。これにより、ＴＧ４に対応するＧ２と、ＴＧ８とＴＧ１６のペアに対応するＧ４，Ｇ８と、ＴＧ１２に対応するＧ６が、垂直転送路に新たに追加移送される。この結果、Ｇについては、２つの画素が隣接するように揃えられる（Ｇ１，Ｇ２、  Ｇ３，Ｇ４、  Ｇ５，Ｇ６、  Ｇ７，Ｇ８）。
【００５１】
４．  垂直転送路を２クロック分駆動し、垂直転送路内の画素信号を２画素分シフトする。
【００５２】
５．  次いで、ＴＧ３と、ＴＧ７とＴＧ１５のペアと、ＴＧ１１がＣＣＤドライバ１０６によって駆動され、これによりＴＧ３に対応するＲ２と、ＴＧ７とＴＧ１５のペアに対応するＲ４，Ｇ７と、ＴＧ１１に対応するＲ６が垂直転送路に新たに追加移送される。この結果、図示のように、Ｒについても、２つの画素が隣接するように揃えられる（Ｒ２，Ｒ１、  Ｒ４，Ｒ３、  Ｒ６，Ｒ５、  Ｒ８，Ｒ７）。
【００５３】
６．  水平ブランキング期間に２転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の２画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は２である（Ｒ２，Ｒ１の加算、Ｇ１，Ｇ２の加算、Ｒ４，Ｒ３の加算、Ｇ３，Ｇ４の加算、Ｒ６，Ｒ５の加算、Ｇ５，Ｇ６の加算、Ｒ８，Ｒ７の加算、Ｇ７，Ｇ８の加算）。
【００５４】
＜１／２の同色加算読み出し＞
１．  １／２の同色加算読み出しを行う場合には、ＴＧ８とＴＧ１６のペアと、ＴＧ４と、ＴＧ１２のみがＣＣＤドライバ１０６によって同時に駆動され、他のＴＧ電極は駆動されない。これにより、ＴＧ８とＴＧ１６のペアに対応するＧ４，Ｇ８と、ＴＧ４に対応するＧ２と、ＴＧ１２に対応するＧ６のみが垂直転送路に移送される。
【００５５】
２．  垂直転送路を１クロック分駆動し、垂直転送路内の画素信号を１画素分シフトする。
【００５６】
３．  次いで、ＴＧ３と、ＴＧ７とＴＧ１５のペアと、ＴＧ１１のみがＣＣＤドライバ１０６によって同時に駆動され、これによりＴＧ３に対応するＲ２と、ＴＧ７とＴＧ１５のペアに対応するＲ４，Ｒ８と、ＴＧ１１に対応するＲ６のみが垂直転送路内に追加移送される。
【００５７】
４．  水平ブランキング期間に２転送分の高速垂直転送を行い、かつ水平転送路については通常の転送を行うことにより、太枠で示す垂直転送路内の２画素分の区切り単位での同色画素加算が水平転送路内で行われる。本例では、加算される同色画素数は１である（Ｒ２、  Ｇ２、  Ｒ４、  Ｇ４、  Ｒ６、  Ｇ６、  Ｒ８、  …）。
【００５８】
（ＴＧ電極の共通化構造の第２の例）
以上の説明では、ＴＧ電極の周期構造を１６相構成とし、その１６相のうち共通駆動相を１と１４、２と１３、５と１０、６と９、７と１５、８と１６の６組とする場合について説明したが、さらに３と１１、および４と１２を共通駆動することも可能である。この場合、１６行当たりＴＧ電極のペアが８個存在するため、計８本（＝１６−８）のＴＧ電極のみが外部に引き回されることになり、ＴＧ電極については８／１６相の駆動が行われることになる。８／１６相の駆動においても、上述の加算駆動のうち少なくとも２／８、１／８、４／４、２／４、１／４、２／２、１／２については実現可能である。以下、８／１６相の駆動による同色加算読み出しについて説明する。
【００５９】
（８倍速の同色加算読み出し）
図３に示すように、８／１６相の駆動においては、上述の３／８の同色加算読み出しは実現できないが、２／８の同色加算読み出しについては１０／１６相駆動の場合と全く同じ手順で行うことができる。また、２／８の同色加算読み出しについては、ＴＧ５とＴＧ１０のペアのみを駆動する方式により、実現できる。
【００６０】
（４倍速の同色加算読み出し）
図４に示すように、８／１６相の駆動においても、ＴＧ４とＴＧ１２のいずれか一方のみの駆動、およびＴＧ３とＴＧ１１のいずれか一方のみの駆動き利用されていないので、上述の４／４の同色加算読み出し、２／４の同色加算読み出し、および１／４の同色加算読み出しを１０／１６相駆動の場合と全く同じ手順で行うことができる。
【００６１】
（２倍速の同色加算読み出し）
図５に示すように、８／１６相の駆動においても、ＴＧ４とＴＧ１２のいずれか一方のみの駆動、およびＴＧ３とＴＧ１１のいずれか一方のみの駆動き利用されていないので、上述の２／２の同色加算読み出し、および１／２の同色加算読み出しを１０／１６相駆動の場合と全く同じ手順で行うことができる。
【００６２】
（ＣＣＤ）
次に、図６を参照して、本実施形態で利用可能なＣＣＤ固体撮像素子１０５の電極構造について説明する。
図６（Ａ）は１０本のＴＧ電極（図２の電極ａに相当）とｂ，ｃ，ｄの３つの電極を引き出した場合の例であり、この構造の場合は１０本のＴＧ電極を１０個の駆動回路で駆動することにより１０／１６相駆動を実現でき、また撮像素子外でＴＧ３とＴＧ１１、およびＴＧ４とＴＧ１２を共通接続することにより、８個の駆動回路による８／１６相駆動も実現できる。
【００６３】
図６（Ｂ）は撮像素子内でさらにＴＧ３とＴＧ１１、ＴＧ４とＴＧ１２を共通接続することによって８本のＴＧ電極とｂ，ｃ，ｄの３つの電極を引き出した場合の例であり、この構造の場合は８本のＴＧ電極を８個の駆動回路で駆動する８／１６相駆動を実現できる。
【００６４】
図６（Ｃ）は１６本のＴＧ電極（ＴＧ１〜ＴＧ１６）とｂ，ｃ，ｄの３つの電極を引き出した場合の例であり、この構造の場合でも、撮像素子外でＴＧ１とＴＧ１４、ＴＧ２とＴＧ１３、ＴＧ５とＴＧ１０、ＴＧ６とＴＧ９、ＴＧ７とＴＧ１５、ＴＧ８とＴＧ１６の６組を共通接続することにより、１０個の駆動回路による１０／１６相駆動を実現できる。また、撮像素子外でさらにＴＧ３とＴＧ１１、ＴＧ４とＴＧ１２を共通接続することによって、８個の駆動回路による８／１６相駆動も実現できる。
【００６５】
（ＣＣＤドライバ）
次に、図７を参照して、ＣＣＤドライバ１０６内に設けられる駆動回路の構成を説明する。
図７（Ａ）は１０本のＴＧ電極を駆動するための１０個の３値バッファ２０１とｂ，ｃ，ｄの３つの電極を駆動するための３個の２値バッファ２０２を設けた場合の例である。各３値バッファ２０１は、“Ｈ”，“Ｌ”，“０”の３値を選択的に出力する。“Ｈ”は電荷蓄積部から垂直転送路へ蓄積電荷を移送するための高電圧の電荷移送パルスとして使用され、また“Ｌ”，“０”は垂直転送路の駆動のための垂直転送クロック（Ｖクロック）として用いられる。この構成により、１０／１６相駆動を行うことができる。もちろんＴＧ３とＴＧ１１、およびＴＧ４とＴＧ１２の各組を共通駆動することにより、８／１６相駆動も実現できる。
【００６６】
図７（Ｂ）は８本のＴＧ電極を駆動するための８個の３値バッファ２０１とｂ，ｃ，ｄの３つの電極を駆動するための３個の２値バッファ２０２を設けた場合の例である。この構成により、８／１６相駆動を行うことができる。
【００６７】
以上説明したように、本実施形態によれば、ＴＧ電極を１６行周期（１６相）接続とし、さらに特定の電極同士を共通接続することによって、多彩な同色加算駆動を実現しつつ、引き回し電極数および駆動回路数の減少を実現することが可能となる。
【００６８】
なお、本実施形態では、ＴＧ１とＴＧ１４、ＴＧ２とＴＧ１３、ＴＧ５とＴＧ１０、ＴＧ６とＴＧ９、ＴＧ７とＴＧ１５、ＴＧ８とＴＧ１６の６組（または、ＴＧ３とＴＧ１１、ＴＧ４とＴＧ１２の２組を含む計８組）を全て共通接続したが、８行周期ではない（ＴＧ電極の行位置を表わす任意の基準行番号Ｎを１６を法とする剰余類に分類したときに、剰余差が８である２類１組に関して少なくとも２類が互いに異なるＴＧ駆動を受ける）１６行周期を採用して、そのうちの少なくとも１組について共通接続あるいは共通駆動する構成を用いるだけでも、必要な電極数及び駆動回路数を本来必要とされる１６個の電極数及び駆動回路数よりも少なく抑えつつ、多彩な同色加算駆動を実現することが可能となる。
【００６９】
また、共通駆動は実質的に共通であれば、仮に実施状態において配線がたまたま分離されていたとしても、必要に応じて何の困難も無く配線を共通化することができる。この意味から、ある移送ゲート電極（ＴＧ）の駆動による電荷移送の後に垂直転送を一切行なわずにただタイミングのみをずらして別の移送ゲート電極の駆動による電荷移送を行なうものは、この２つの移送を同時に行なったものと何ら相違するところが無いから、実質的に共通駆動と見做されるものである。請求項６における「共通駆動」はこのようなものも含むものであることを念のため付言する。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、フレームレートを向上する際に要求される多様な同色加算方式のうちできるだけ多くの方式に対応可能で、しかも駆動信号の相数を小さく抑えることができるので、引き出し電極（接続端子）や駆動回路の数の低減を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る撮像装置の構成を示すブロック図。
【図２】同実施形態の撮像装置で使用される固体撮像素子の基本的な電極構造を説明するための図。
【図３】同実施形態の撮像装置における８倍速の同色加算読み出しの動作を説明するための図。
【図４】同実施形態の撮像装置における４倍速の同色加算読み出しの動作を説明するための図。
【図５】同実施形態の撮像装置における２倍速の同色加算読み出しの動作を説明するための図。
【図６】同実施形態の撮像装置で使用可能な固体撮像素子の電極構造を説明するための図。
【図７】同実施形態の撮像装置で使用されるＣＣＤ駆動回路の構成を説明するための図。
【符号の説明】
１０１…レンズ系
１０２…レンズ駆動機構
１０３…露出制御機構
１０４…フィルタ
１０５…ＣＣＤカラー撮像素子
１０６…ＣＣＤドライバ
１０７…プリプロセス回路
１０８…デジタルプロセス回路
１０９…カードインターフェース
１１０…メモリカード
１１１…ＬＣＤ画像表示系
１１２…システムコントローラ（ＣＰＵ）
【図１】
0004377531.tif 000002
【図２】
0004377531.tif 000003
【図３】
0004377531.tif 000004
【図４】
0004377531.tif 000005
【図５】
0004377531.tif 000006
【図６】
0004377531.tif 000007
【図７】
0004377531.tif 000008