(57)【要約】  3次元集積回路および関連のシステムを構築するための方法が開示される。一態様では、第1のティアが、保持基板上にトランジスタなどの能動素子を作製することによって構築される。相互接続金属層が、能動素子上に作製される。金属ボンディングパッドが、相互接続金属層内に作製される。第2のティアも、同時にまたは順次、作製される。第2のティアは、第1のティアとほとんど同じ方法で作製され、次いで、第1のティア上に配置され、その結果、それぞれの金属ボンディングパッドは、揃い、一方のティアから他方のティアへ向かってボンディングされる。次いで、第2のティアの保持基板が解放される。次いで、第2のティアの裏面が薄くされ、その結果、能動素子の裏面(たとえば、トランジスタのゲートの裏面)が露出される。必要な場合、追加のティアを加え、基本的にこの処理を反復し得る。
2017521853.tif 000002
【特許請求の範囲】
【請求項１】
3次元(3D)集積回路(IC)(3DIC)を形成する方法であって、
第1の保持基板を提供することと、
前記第1の保持基板上に第1のトランジスタを形成することと、
第1の金属ボンディングパッドを含む前記第1のトランジスタ上に第1の相互接続金属層を形成することと
によって第1のティアを形成するステップと、
第2の保持基板を提供することと、
前記第2の保持基板上に第2のトランジスタを形成することと、
第2の金属ボンディングパッドを含む前記第2のトランジスタ上に第2の相互接続金属層を形成することと
によって第2のティアを形成するステップと、
前記第2の金属ボンディングパッドに前記第1の金属ボンディングパッドをボンディングするステップと、
前記第2の保持基板を解放するステップであって、前記第2のトランジスタの第2のゲートの第2の裏面を露出させる、ステップと
を含む、方法。
【請求項２】
前記第1の保持基板がシリコンを含むか、前記第2の保持基板がシリコンを含むか、または前記第1の保持基板と前記第2の保持基板の両方がシリコンを含むかのいずれかである、請求項1に記載の方法。
【請求項３】
前記第1の保持基板がガラスを含むか、前記第2の保持基板がガラスを含むか、または前記第1の保持基板と前記第2の保持基板の両方がガラスを含むかのいずれかである、請求項1に記載の方法。
【請求項４】
ボンディングする前に、前記第1の金属ボンディングパッドを前記第2の金属ボンディングパッドに揃えるステップをさらに含む、請求項1に記載の方法。
【請求項５】
前記第2の保持基板を解放するステップが、化学機械処理、エッチング、イオンカッティングから成るグループから、および前記グループ内の1つまたは複数の処理の組合せから選択される処理を使用することを含む、請求項1に記載の方法。
【請求項６】
前記第2のトランジスタにバックゲートを加えるステップをさらに含む、請求項1に記載の方法。
【請求項７】
前記第2のティア上に第3のティアを加えるステップをさらに含む、請求項1に記載の方法。
【請求項８】
前記第3のティアを加えるステップが、
第3の保持基板を提供することと、
前記第3の保持基板上に第3のトランジスタを形成することと、
第3の金属ボンディングパッドを含む前記第3のトランジスタ上に第3の相互接続金属層を形成することと
によって前記第3のティアを形成することと、
第2の上側金属ボンディングパッドを含む前記第2の裏面上に第2のバックメタル層を加えることと、
前記第3の金属ボンディングパッドに前記第2の上側金属ボンディングパッドをボンディングすることと
を含む、請求項7に記載の方法。
【請求項９】
前記第2のバックメタル層と前記第2の相互接続金属層との間にビアを設けるステップをさらに含む、請求項8に記載の方法。
【請求項１０】
前記第1のティアを形成するステップが、
前記第1のトランジスタ上で前記第1のティアに第1の支持基板をボンディングすることと、
前記第1の保持基板を解放し、前記第1のトランジスタの第1のゲートの第1の裏面を露出させることと
を含み、
前記第1のトランジスタ上に前記第1の相互接続金属層を加えることが、前記第1のゲートの前記第1の裏面上に前記第1の相互接続金属層を加えることを含む、
請求項1に記載の方法。
【請求項１１】
前記第2の保持基板を解放するステップが、前記第2の保持基板に関連する保持するタイプの材料と、前記第2のトランジスタに関連するトランジスタタイプの材料との間の材料変化を検出することを含む、請求項1に記載の方法。
【請求項１２】
3次元(3D)集積回路(IC)(3DIC)を形成する方法であって、
第1の保持基板を提供することと、
前記第1の保持基板上に第1のトランジスタを形成することと、
前記第1のトランジスタ上に第1の金属層を形成することと、
前記第1の金属層上で第1のティアに第1の支持基板をボンディングすることと、
前記第1の保持基板を解放し、前記第1のトランジスタの第1のゲートの第1の裏面を露出させることと、
第1の金属ボンディングパッドを含む前記第1のゲートの前記第1の裏面上に第1の相互接続金属層を加えることと
によって第1のティアを形成するステップと、
第2の保持基板を提供することと、
前記第2の保持基板上に第2のトランジスタを形成することと、
第2の金属ボンディングパッドを含む前記第2のトランジスタ上に第2の相互接続金属層を形成することと
によって第2のティアを形成するステップと、
前記第2の金属ボンディングパッドに前記第1の金属ボンディングパッドをボンディングするステップと、
前記第2の保持基板を解放するステップであって、前記第2のトランジスタの第2のゲートの第2の裏面を露出させる、ステップと
を含む、方法。
【請求項１３】
前記第1の裏面に近接して第1のバックゲートバイアスを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１４】
前記第2の裏面に近接して第2のバックゲートバイアスを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１５】
前記第2のティア上に第3のティアを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１６】
前記第1の金属層と前記第1の相互接続金属層との間にビアを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１７】
前記第1の保持基板を解放するステップが、化学機械処理、エッチング、イオンカッティングから成るグループから、および前記グループ内の1つまたは複数の処理の組合せから選択される処理を使用することを含む、請求項12に記載の方法。
【請求項１８】
前記第1の保持基板を解放するとき、材料タイプ間の遷移域を検出するステップをさらに含む、請求項12に記載の方法。
【請求項１９】
第1の保持基板と、
前記第1の保持基板上に位置する第1のトランジスタと、
前記第1のトランジスタ上に位置し、第1の金属ボンディングパッドを含む、第1の相互接続金属層と
を含む、第1のティアと、
前記第1の金属ボンディングパッドにボンディングされた第2の金属ボンディングパッドを含む第2の相互接続金属層と、
前記第2の相互接続金属層上に位置し、第2のゲートおよび第2のゲート裏面を含む、第2のトランジスタと、
前記第2のゲート裏面上に、かつ前記第2のゲート裏面に近接して位置する第2のバックゲートバイアスと
を含む、第2のティアと
を含む、3次元(3D)集積回路(IC)(3DIC)。
【請求項２０】
前記第2のバックゲートバイアス上に位置する第2のバックメタル層をさらに含む、請求項19に記載の3DIC。
【請求項２１】
前記第2の相互接続金属層に前記第2のバックメタル層を結合するビアをさらに含む、請求項20に記載の3DIC。
【請求項２２】
前記第2のバックメタル層が第2のバックメタルボンディングパッドを含む、請求項20に記載の3DIC。
【請求項２３】
前記第1の保持基板が、シリコン保持基板を含む、請求項19に記載の3DIC。
【請求項２４】
前記第1の保持基板が、ガラス保持基板を含む、請求項19に記載の3DIC。
【請求項２５】
前記第1のトランジスタのゲートに近接して位置する第1のバックゲートバイアスをさらに含む、請求項19に記載の3DIC。
【請求項２６】
第1の保持基板と、
前記第1の保持基板上に位置する第1の相互接続金属層と、
前記第1の相互接続金属層上に位置する第1のトランジスタと、
前記第1のトランジスタ上に位置し、第1の金属ボンディングパッドを含む、第1のメタルバック層と、
前記第1の相互接続金属層に前記第1のメタルバック層を結合するビアと
を含む、第1のティアと、
前記第1の金属ボンディングパッドにボンディングされた第2の金属ボンディングパッドを含む第2の相互接続金属層と、
前記第2の相互接続金属層上に位置し、第2のゲートおよび第2のゲート裏面を含む、第2のトランジスタと、
前記第2のゲート裏面上に、かつ前記第2のゲート裏面に近接して位置する第2のバックゲートバイアスと
を含む、第2のティアと
を含む、3次元(3D)集積回路(IC)(3DIC)。
【請求項２７】
前記第2のバックゲートバイアス上に位置する第2のバックメタル層をさらに含む、請求項26に記載の3DIC。
【請求項２８】
前記第2の相互接続金属層に前記第2のバックメタル層を結合するビアをさらに含む、請求項27に記載の3DIC。
【請求項２９】
前記第2のバックメタル層が第2のバックメタルボンディングパッドを含む、請求項27に記載の3DIC。
【請求項３０】
前記第1のトランジスタのゲートに近接して位置する第1のバックゲートバイアスをさらに含む、請求項26に記載の3DIC。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張
本出願は、その全体が参照により本明細書に組み込まれている、2014年5月19日に出願した、「METHODS FOR CONSTRUCTING THREE DIMENSIONAL(3D) INTEGRATED CIRCUITS(ICs)(3DICs) AND RELATED SYSTEMS」と題する米国特許出願第14/280,731号の優先権を主張するものである。
【０００２】
本開示の技術は、一般に、3次元(3D)集積回路(IC)(3DIC)の製造に関する。
【背景技術】
【０００３】
モバイル通信デバイスは、現代社会において普及してきた。これらのモバイルデバイスの普及は、一部、現在そのようなデバイス上で可能にされる多くの機能によって促されている。そのような機能に対する需要は、処理能力要件を高めて、より強力なバッテリーの必要性を生み出す。モバイル通信デバイスのハウジングの限られた空間内で、バッテリーは処理回路と競合する。限られた空間は、構成要素の継続的な小型化に関する圧力の一因となり、空間的な制約を受けるバッテリーは、回路による電力消費量の低減に関する圧力を生み出す。小型化は、モバイル通信デバイスの集積回路(IC)において特に重要であったが、デスクトップコンピュータなどの他のデバイスのICの小型化における努力も行われてきた。
【０００４】
歴史的に、IC内の素子のすべてが、IC内にも存在する1つまたは複数の金属層を介して相互接続された素子を含む単一の2次元(2D)活性層内に配置されてきた。ICを小型化するための努力は、2D空間において、その限界に近づいてきており、したがって、設計思想は、3次元に移行してきた。IC自体の外部の金属層の別のセットを介して2つ以上のICを接続するための努力が行われてきたが、そのソリューションは、厳密には3次元(3D)手法ではない。はんだバンプを介して2つのICチップ間に作られた接続部によって2つのICチップを互いに上下に積層するための別の提案(たとえば、いわゆる「フリップチップ」形式)がなされてきた。フリップチップ形式は、システムインパッケージ(SIP)ソリューションと呼ばれることがある。スルーシリコンビア(TSV)を用いてチップ間に作られた接続部によって互いに上下にICチップを積層する他のSIPソリューションが存在する。フリップチップおよびTSVの態様は、ほぼ間違いなく3Dソリューションを表すが、フリップチップを達成するのに必要な空間量が大きいままである。同様に、チップのサイズ全体に対する、TSVを実装するのに必要な空間は、けたはずれな空間になる。
【０００５】
3次元集積回路(3DIC)の作製を可能にするいくつかの技法が存在するが、準最適な技法を使用する各技法は、1つまたは複数の欠点を含む。たとえば、選択的なエピタキシャル層の成長は、商業的に実現可能ではないほど、極めてコストがかかる。別の技法は、単結晶ICウエハ転写を達成し、続いて転写されたウエハ上に能動素子を作製するために低温ボンディング処理を使用する。そのような低温ボンディングは、酸化物ボンディング/イオンカッティング技法を含み得るが、これらの技法を使用して転写後にウエハを処理することは、低温(500℃未満)の処理ステップを必要とする。これらの低温におけるウエハ処理は、困難である。また、誤って壊れたウエハは、IC内の銅配線から処理ツールまで銅のダメージをもたらす場合がある。したがって、3DICを作製する際により多くのオプションの必要性が残る。
【発明の概要】
【課題を解決するための手段】
【０００６】
発明を実施するための形態に開示する態様は、3次元(3D)集積回路(IC)(3DIC)および関連のシステムを構築するための方法を含む。本開示の例示的な態様では、3DICの第1のティアが、保持基板上にトランジスタなどの能動素子を作製することによって構築される。相互接続金属層が、能動素子上に作製される。金属ボンディングパッドが、相互接続金属層内に作製される。第2のティアも作製される。第2のティアは、第1のティアとほとんど同じ方法で作製され、次いで、第1のティア上に配置され、その結果、それぞれの金属ボンディングパッドは、揃い、一方のティアから他方のティアへ向かってボンディングされる。次いで、第2のティアの保持基板が解放される。次いで、第2のティアの裏面が薄くされ、その結果、能動素子の裏面(たとえば、トランジスタのゲートの裏面)が露出される。必要な場合、追加のティアを加え、基本的にこの処理を反復し得る。
【０００７】
ボンディングする前に別個にティアを作製することは、能動素子の作製の際に、より高い温度を使用することを可能にし、能動素子の作製の際により大きいフレキシビリティを提供する。2つのティアの比較的低い温度のボンディングは、金属層を加熱することからの金属のダメージの可能性を低減する。同様に、ボンディング中、既存の能動素子は、そのような能動素子にダメージを与える場合がある追加の加熱を受けない。第2のティアを薄くすることにより、小さいビアが作製され、ティア内の追加の金属層を結合する場合がある。小さいビアにより、必要以上の面積の不利益なしに、より高密度のビアを作製することが可能になる。さらに、薄くなった第2の層は、トランジスタにバックゲートバイアスを提供することを可能にし、回路設計に追加のフレキシビリティを提供する。
【０００８】
一態様のこの点について、3DICを形成する方法が開示される。本方法は、第1のティアを形成するステップを含む。第1のティアは、第1の保持基板を提供することによって形成される。第1のティアはさらに、第1の保持基板上に第1のトランジスタを形成することによって形成される。第1のティアはさらに、第1の金属ボンディングパッドを含む第1のトランジスタ上に第1の相互接続金属層を形成することによって形成される。本方法は、第2のティアを形成するステップも含む。第2のティアは、第2の保持基板を提供することによって形成される。第2のティアはまた、第2の保持基板上に第2のトランジスタを形成することによって形成される。第2のティアはまた、第2の金属ボンディングパッドを含む第2のトランジスタ上に第2の相互接続金属層を形成することによって形成される。本方法は、第2の金属ボンディングパッドに第1の金属ボンディングパッドをボンディングするステップも含む。本方法はまた、第2の保持基板を解放するステップと、第2のトランジスタの第2のゲートの第2の裏面を露出させるステップとを含む。
【０００９】
別の態様では、3DICを形成する方法が開示される。本方法は、第1のティアを形成するステップを含む。第1のティアは、第1の保持基板を提供することによって形成される。第1のティアはまた、第1の保持基板上に第1のトランジスタを形成することによって形成される。第1のティアはまた、第1のトランジスタ上に第1の金属層を形成することによって形成される。第1のティアはまた、第1の金属層上で第1のティアに第1の支持基板をボンディングすることによって形成される。第1のティアはまた、第1の保持基板を解放することと、第1のトランジスタの第1のゲートの第1の裏面を露出させることとを行うことによって形成される。第1のティアはまた、第1の金属ボンディングパッドを含む第1のゲートの第1の裏面上に第1の相互接続金属層を加えることによって形成される。本方法は、第2のティアを形成するステップも含む。第2のティアは、第2の保持基板を提供することによって形成される。第2のティアはまた、第2の保持基板上に第2のトランジスタを形成することによって形成される。第2のティアはまた、第2の金属ボンディングパッドを含む第2のトランジスタ上に第2の相互接続金属層を形成することによって形成される。本方法は、第2の金属ボンディングパッドに第1の金属ボンディングパッドをボンディングするステップも含む。本方法はまた、第2の保持基板を解放するステップと、第2のトランジスタの第2のゲートの第2の裏面を露出させるステップとを含む。
【００１０】
別の態様では、3DICが開示される。3DICは、第1のティアを含む。第1のティアは、第1の保持基板を含む。第1のティアは、第1の保持基板上に位置する第1のトランジスタも含む。第1のティアは、第1のトランジスタ上に位置する第1の相互接続金属層も含み、第1の相互接続金属層は、第1の金属ボンディングパッドを含む。3DICは、第2のティアも含む。第2のティアは、第1の金属ボンディングパッドにボンディングされた第2の金属ボンディングパッドを含む第2の相互接続金属層を含む。第2のティアは、第2の相互接続金属層上に位置する第2のトランジスタも含み、第2のトランジスタは、第2のゲートおよび第2のゲート裏面を含む。第2のティアは、第2のゲート裏面上に第2のゲート裏面に近接して位置する第2のバックゲートバイアスも含む。
【００１１】
別の態様では、3DICが開示される。3DICは、第1のティアを含む。第1のティアは、第1の保持基板を含む。第1のティアは、第1の保持基板上に位置する第1の相互接続金属層も含む。第1のティアは、第1の相互接続金属層上に位置する第1のトランジスタも含む。第1のティアは、第1のトランジスタ上に位置する第1のメタルバック層も含み、第1のメタルバック層は、第1の金属ボンディングパッドを含む。第1のティアは、第1の相互接続金属層に第1のメタルバック層を結合するビアも含む。3DICは、第2のティアも含む。第2のティアは、第1の金属ボンディングパッドにボンディングされた第2の金属ボンディングパッドを含む第2の相互接続金属層を含む。第2のティアは、第2の相互接続金属層上に位置する第2のトランジスタも含み、第2のトランジスタは、第2のゲートおよび第2のゲート裏面を含む。第2のティアは、第2のゲート裏面上に第2のゲート裏面に近接して位置する第2のバックゲートバイアスも含む。
【図面の簡単な説明】
【００１２】
【図１】本開示の例示的な態様による、3次元集積回路(3DIC)を構築するための例示的な方法のフローチャートである。
【図２】図1の処理に従って形成される3DICの第1のティアの簡略断面図である。
【図３】図1の処理に従って形成される3DICの第2のティアの簡略断面図である。
【図４】図1の処理に従って図3の第2のティアにボンディングされる図2の第1のティアの簡略断面図である。
【図５】図1の処理に従って、第2のティアに加えられる追加の金属層およびビアの簡略断面図である。
【図６】本開示の例示的な態様による、3DICを構築するための別の例示的な方法のフローチャートである。
【図７】図6の処理に従って形成される3DICの第1のティアの簡略断面図である。
【図８】支持基板が図6の処理に従って加えられる、第1のティアの簡略断面図である。
【図９】保持基板が図6の処理に従って除去される、図8の第1のティアの簡略断面図である。
【図１０】追加の金属層およびビアが図6の処理に従って加えられる、第1のティアの簡略断面図である。
【図１１】図6の処理に従って形成される3DICの第2のティアの簡略断面図である。
【図１２】図6の処理に従って図10の第1のティアにボンディングされる図11の第2のティアの簡略断面図である。
【図１３】図6の処理に従って、追加の金属層およびビアが第2のティアに加えられる、図12の3DICの簡略断面図である。
【図１４】図1または図6の処理に従って形成される3DICを含み得る例示的なプロセッサベースのシステムのブロック図である。
【発明を実施するための形態】
【００１３】
ここで図面を参照しながら、本開示のいくつかの例示的な態様について説明する。「例示的」という語は、本明細書では「一例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的」として本明細書において説明されるいずれの態様も、必ずしも他の態様よりも好ましいか、または有利であると解釈されるとは限らない。
【００１４】
発明を実施するための形態に開示する態様は、3次元(3D)集積回路(IC)(3DIC)および関連のシステムを構築するための方法を含む。本開示の例示的な態様では、3DICの第1のティアが、保持基板上にトランジスタなどの能動素子を作製することによって構築される。相互接続金属層が、能動素子上に作製される。金属ボンディングパッドが、相互接続金属層内に作製される。第2のティアも、同時にまたは順次、作製される。第2のティアは、第1のティアとほとんど同じ方法で作製され、次いで、第1のティア上に配置され、その結果、それぞれの金属ボンディングパッドは、揃い、一方のティアから他方のティアへ向かってボンディングされる。次いで、第2のティアの保持基板が解放される。次いで、第2のティアの裏面が薄くされ、その結果、能動素子の裏面(たとえば、トランジスタのゲートの裏面)が露出される。必要な場合、追加のティアを加え、基本的にこの処理を反復し得る。
【００１５】
ボンディングする前に別個にティアを作製することは、能動素子の作製の際に、より高い温度を使用することを可能にし、能動素子の作製の際により大きいフレキシビリティを提供する。2つのティアの比較的低い温度のボンディングは、金属層を加熱することからの金属のダメージの可能性を低減する。同様に、既存の能動素子は、そのような能動素子にダメージを与える場合がある追加の加熱を受けない。第2のティアを薄くすることにより、小さいビアが作製され、ティア内の追加の金属層を結合する場合がある。小さいビアにより、必要以上の面積の不利益なしに、より高密度のビアを作製することが可能になる。さらに、薄くなった第2の層は、トランジスタにバックゲートバイアスを提供することを可能にし、回路設計に追加のフレキシビリティを提供する。
【００１６】
この点について、図1は、3DIC90(図5)を形成するための第1の処理10の例示的なフローチャートである。図2〜図5は、処理10のステップの説明を提供し、図1の説明全体にわたって参照される。処理10は、3DIC90に第1のティア50を設けることで開始する(ブロック12、図2、図5参照)。3DIC90に第1のティア50を設けることは、第1の保持基板54内に第1のバックゲート52を作製する随意のステップを含み得る(ブロック14)。例示的な態様では、そのような第1のバックゲート52は、TiN(窒化チタン)または他の材料などの、ドープシリコン基板領域または他の事前作製材料である場合がある。例示的な態様では、第1の保持基板54は、シリコンオンインシュレータ(SOI)の第1のティア50を形成するためのガラスまたは他の絶縁体である。別の例示的な態様では、第1の保持基板54は、バルクシリコンである。第1の保持基板54内に随意の第1のバックゲート52を注入した後、さらなる処理のために、第1の保持基板54が提供される(ブロック16)。具体的には、第1の保持基板54上に能動素子が形成され得る。例示的な態様では、第1の保持基板54の上に(すなわち、それよりも上に)1つまたは複数の第1のトランジスタ56が形成される(ブロック18、図2参照)。第1のトランジスタ56が企図される一方、必要に応じて、または要求通りに、キャパシタ、インダクタ、または他の素子が形成され得ることを諒解されたい。各第1のトランジスタ56は、第1のバックゲート52に揃えられる第1のゲート58を有し得る。第1のバックゲート52の存在は、第1のトランジスタ56のしきい値電圧(VT)を、必要に応じて、または要求通りに変化させることを可能にし、回路設計におけるより大きいフレキシビリティを提供する。処理10に戻ると、第1のトランジスタ56上に第1の相互接続金属層60が形成される(ブロック20)。2つの第1の相互接続金属層60が示されているが、より多くの相互接続金属層60が設けられる場合がある。第1の相互接続金属層60は、第1のティア50内の異なる能動素子間に(たとえば、2つの第1のトランジスタ56間に)相互接続を提供する。第1の相互接続金属層60の作製中、第1の金属ボンディングパッド62も形成され得る。
【００１７】
引き続き図1を参照すると、処理10は、第2のティア70を設けることによって継続する(ブロック22、図3参照)。第2のティア70を設けることは、第2の保持基板72を設けることを含む(ブロック24、図3参照)。第1の保持基板54と同様に、第2の保持基板72は、絶縁体またはバルクシリコンである場合がある。第2の保持基板72上に能動素子が形成される。例示的な態様では、能動素子は、第2の保持基板72上に形成された少なくとも1つの第2のトランジスタ74を含む(ブロック26、図3参照)。第2のトランジスタ74上に第2の相互接続金属層76が形成される(ブロック28、図3参照)。2つの第2の相互接続金属層76のみが示されているが、必要な場合または要求される場合、より多くのものが設けられる場合がある。第2の相互接続金属層76は、第2のティア70内の能動素子間に(たとえば、2つの第2のトランジスタ74間に)相互接続を提供する。第2の相互接続金属層76の作製中、第2の金属ボンディングパッド78も形成され得る。
【００１８】
引き続き図1を参照すると、処理10は、第1のティア50よりも上に、かつその上に裏返し、ティア50、70を揃えることによって継続する(ブロック30)。具体的には、金属ボンディングパッド62と78とが揃えられる。相互接続金属層60、76の金属ボンディングパッド62、78は、揃えられると、酸化物ボンディングなどによってボンディングされる(ブロック32)。第1のティア50を第2のティア70にボンディングするのに加えて、この構成は、第1のティア50内の素子が第2のティア70内の素子に電気的に相互接続され得るように相互接続金属層60、76を電気的に相互接続する。酸化物ボンディングを比較的低温で行うこともできる。そのような低温の使用は、相互接続金属層60、76を溶かす金属ダメージの機会を低減する。
【００１９】
引き続き図1を参照すると、処理10は、第2の保持基板72を解放することによって継続する(ブロック34、図4参照)。第2の保持基板72を解放することは、イオンカッティング、エッチング(たとえば、湿式化学溶解)、化学機械研磨(CMP)(たとえば、バックラッピング)、または他のウエハ薄化技法によって行われ得る。本開示の例示的な態様では、第2の保持基板72を解放することは、第2のトランジスタ74の第2のゲート82の第2の裏面80を露出させる。第2の保持基板72の保持するタイプの材料が絶縁体である場合、第2の保持基板72の解放は、絶縁体とシリコン本体(すなわち、トランジスタタイプの材料)との間の遷移域まで第2の裏面80を薄くし得る。そのような遷移域は、比較的検出しやすい。第2の保持基板72がバルクシリコンである場合、所望の厚さを達成するために薄さを測定する場合がある。
【００２０】
引き続き図1を参照すると、処理10は、露出した第2の裏面80上への第2のバックゲート84の形成で継続する(ブロック36、図5参照)。第2のバックゲート84の使用は、十分に理解されるように、第2のトランジスタ74のしきい値電圧(VT)を変化させることを可能にし、3DIC90により大きいフレキシビリティを提供する。第2のトランジスタ74上に、追加の第2のバックメタル層86が形成される(ブロック38、図5参照)。第2のトランジスタ74が上下逆に裏返ったので、ここで「上」は、ブロック28の「上」と反対であることに留意されたい。この点で、本明細書で使用する「上」のような用語は、相対位置を伝え、絶対位置を伝えるものではない。加えて、第2のバックメタル層86と第2の相互接続金属層76との間に、ビア88が作製される(ブロック40、図5参照)。第1のティア50および第2のティア70よりも上に追加のティアが加えられることになる場合、第2のバックメタル層86とともに、追加の第2のバックメタルボンディングパッド92が形成され得る。
【００２１】
第2の保持基板72の解放が第2の裏面80を適切に薄くした場合、ビア88が横断しなければならない距離は、比較的短くなる場合がある。ビア88の距離が短くなるほど、ビア88を形成するのが容易になり、所与の面積に配置し得るビア88が多くなる。すなわち、従来のビア形成技法は、ビアの垂直長さが増加するにつれて、ビアが消費する水平面積を増加させる。設計によって、第2のティア70の垂直距離が短くなり、その結果、必要な水平面積は比較的小さくなり、このことが、追加のビア88を作製するのにより大きい空間を提供する。
【００２２】
処理10は、2つのティアが向かい合って組み立てられる点で、本明細書では「フェースツーフェース」アセンブリと呼ばれる。これは第1の2つのティア50、70には有効であるが、後続のティアは、図6〜図13に示す「フェースツーバック」処理100を必要とし得る。再び、処理100は図6に提示されるが、図7〜図13は、処理100に使用されるステップを示す。
【００２３】
この点について、図6に示す処理100は、第1のティア140を設けることによって開始する(ブロック102、図7参照)。第1のティア140を設けることは、第1の保持基板142を設けることによって開始する(ブロック104、図7参照)。第1の保持基板142は、ガラスなどの絶縁体であるか、またはバルクシリコンである場合がある。第1の保持基板142よりも上に(または、その上に)第1のトランジスタ144が形成される(ブロック106、図7参照)。第1のトランジスタ144上に第1の金属層146が形成される(ブロック108、図7参照)。2つの第1の金属層146のみが示されているが、必要な場合または要求される場合、より多くのものが存在する場合があることを諒解されたい。
【００２４】
引き続き図6を参照すると、第1のティア140を設けることは、第1の金属層146上に第1の支持基板148をボンディングすることによって継続する(ブロック110、図8参照)。次いで、第1のティア140が上下逆にひっくり返され(図8に示す)、第1の保持基板142が解放される(ブロック112、図9参照)。処理10に関して上述したように、エッチング、CMP、イオンカッティング、または他の技法によって解放を行う場合がある。第1の保持基板142の解放は、第1の裏面150を露出させ、具体的には、第1のトランジスタ144のゲート152を露出させるか、またはほぼ露出させる場合がある。裏面150を露出させた後、場合によっては、露出したゲート152に近接して第1のバックゲート154が加えられる場合がある(図9参照)。第1のバックゲート154を設けることは、第1のトランジスタ144のVTを制御することを可能にし、それによって、回路設計におけるより大きいフレキシビリティを可能にする。
【００２５】
引き続き図6を参照すると、次いで、第1のトランジスタ144上に第1の相互接続金属層156が加えられる(ブロック114、図10参照)。第1の相互接続金属層156の作製時に、第1の金属ボンディングパッド158も作製され得る。加えて、ビア160が作製され、第1の相互接続金属層156を第1の金属層146に結合し得る(ブロック116、図10参照)。
【００２６】
引き続き図6を参照すると、処理100は、第2のティア170を設けることによって継続する(ブロック118、図11参照)。第2のティア170を設けることは、第2の保持基板172を設けることを含む(ブロック120、図11参照)。第1の保持基板142と同様に、第2の保持基板172は、絶縁体またはバルクシリコンである場合がある。第2の保持基板172上に能動素子が形成される。例示的な態様では、能動素子は、第2の保持基板172上に形成された少なくとも1つの第2のトランジスタ174を含む(ブロック122、図11参照)。第2のトランジスタ174上に第2の相互接続金属層176が形成される(ブロック124、図11参照)。2つの第2の相互接続金属層176のみが示されているが、必要な場合または要求される場合、より多くのものが設けられる場合がある。第2の相互接続金属層176は、第2のティア170内の能動素子間に(たとえば、2つの第2のトランジスタ174間に)相互接続を提供する。第2の相互接続金属層176の作製中、第2の金属ボンディングパッド178も形成され得る。
【００２７】
引き続き図6を参照すると、処理100は、第1のティア140よりも上に、かつその上に裏返し、ティア140、170を揃えることによって継続する(ブロック126、図12参照)。具体的には、金属ボンディングパッド158と178とが揃えられる。相互接続金属層156、176の金属ボンディングパッド158、178は、揃えられると、酸化物ボンディングなどによってボンディングされる(ブロック128、図12参照)。第1のティア140を第2のティア170にボンディングするのに加えて、この構成は、第1のティア140内の素子が第2のティア170内の素子に電気的に相互接続され得るように相互接続金属層156、176を電気的に相互接続する。酸化物ボンディングを比較的低温で行うこともできる。そのような低温の使用は、相互接続金属層156、176を溶かす金属ダメージの機会を低減する。
【００２８】
引き続き図6を参照すると、処理100は、第2の保持基板172を解放することによって継続する(ブロック130、図13参照)。第2の保持基板172を解放することは、イオンカッティング、エッチング、CMP、または他の技法によって行われ得る。本開示の例示的な態様では、第2の保持基板172の解放は、第2のトランジスタ174の第2のゲート182の第2の裏面180を露出させる。第2の保持基板172の保持するタイプの材料が絶縁体である場合、第2の保持基板172の解放は、絶縁体とシリコン本体(すなわち、トランジスタタイプの材料)との間の遷移域まで第2の裏面180を薄くし得る。そのような遷移域は、比較的検出しやすい。第2の保持基板172がバルクシリコンである場合、所望の厚さを達成するために薄さを測定する場合がある。
【００２９】
引き続き図6を参照すると、処理100は、露出した第2の裏面180上への第2のバックゲート184の形成で継続する(ブロック132、図13参照)。第2のバックゲート184の使用は、十分に理解されるように、第2のトランジスタ174のVTを変化させることを可能にし、3DIC190により大きいフレキシビリティを提供する。第2のトランジスタ174上に、追加の第2のバックメタル層186が形成される(ブロック134、図13参照)。第2のトランジスタ174が上下逆に裏返ったので、ここで「上」は、ブロック124の「上」と反対であることに留意されたい。この点で、本明細書で使用する「上」のような用語は、相対位置を伝え、絶対位置を伝えるものではない。加えて、第2のバックメタル層186と第2の相互接続金属層176との間に、ビア188が作製される(ブロック136、図13参照)。第1のティア140および第2のティア170よりも上に追加のティアが加えられることになる場合、第2のバックメタル層186とともに、追加の第2のバックメタルボンディングパッド192が形成され得る。
【００３０】
本明細書で開示する態様による、3DICおよび関連のシステムを構築するための方法に従って作製された3DIC90、190は、任意のプロセッサベースのデバイスに提供されるか、または統合される場合がある。例として、限定はしないが、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイルフォン、セルラーフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナー、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、およびポータブルデジタルビデオプレーヤが含まれる。
【００３１】
この点について、図14は、図5および図13に示す3DIC90、190を採用することができるプロセッサベースのシステム200の一例を示す。この例では、プロセッサベースのシステム200は、1つまたは複数の中央処理ユニット(CPU)202を含み、各CPUが1つまたは複数のプロセッサ204を含む。CPU202は、一時的に記憶されたデータへの高速アクセスのためにプロセッサ204に結合されたキャッシュメモリ206を有してもよい。CPU202は、システムバス208に結合され、プロセッサベースのシステム200中に含まれるデバイスを相互結合することができる。よく知られているように、CPU202は、システムバス208を介してアドレス情報、制御情報、およびデータ情報を交換することによって、これらの他のデバイスと通信する。たとえば、CPU202は、バストランザクションリクエストをメモリシステム210に通信することができる。
【００３２】
他のデバイスをシステムバス208に接続することができる。図14に示すように、これらのデバイスは、例として、メモリシステム210、1つまたは複数の入力デバイス212、1つまたは複数の出力デバイス214、1つまたは複数のネットワークインターフェースデバイス216、および1つまたは複数のディスプレイコントローラ218を含むことができる。入力デバイス212は、限定はしないが、入力キー、スイッチ、音声プロセッサなどを含む、任意のタイプの入力デバイスを含むことができる。出力デバイス214は、限定はしないが、音声、ビデオ、他の視覚インジケータなどを含む、任意のタイプの出力デバイスを含むことができる。ネットワークインターフェースデバイス216は、ネットワーク220との間でのデータ交換を可能にするように構成される任意のデバイスとすることができる。ネットワーク220は、限定はしないが、ワイヤードネットワークまたはワイヤレスネットワーク、プライベートネットワークまたは公衆ネットワーク、ローカルエリアネットワーク(LAN)、ワイドローカルエリアネットワーク(WLAN)、およびインターネットを含む、任意のタイプのネットワークとすることができる。ネットワークインターフェースデバイス216は、所望の任意のタイプの通信プロトコルをサポートするように構成することができる。
【００３３】
また、CPU202は、1つまたは複数のディスプレイ222に送られる情報を制御するために、システムバス208を介してディスプレイコントローラ218にアクセスするように構成される場合もある。ディスプレイコントローラ218は、1つまたは複数のビデオプロセッサ224を介して表示される情報をディスプレイ222に送り、ビデオプロセッサ224は、表示される情報を、ディスプレイ222に適したフォーマットとなるように処理する。ディスプレイ222は、限定はしないが、陰極線管(CRT)、液晶ディスプレイ(LCD)、プラズマディスプレイなどを含む任意のタイプのディスプレイを含むことができる。
【００３４】
本明細書において開示される態様に関して説明される種々の例示的な論理ブロック、モジュール、回路、およびアルゴリズムは、電子ハードウェア、メモリもしくは別のコンピュータ可読媒体に記憶され、プロセッサもしくは他の処理デバイスによって実行される命令、または両方の組合せとして実現できることを、当業者はさらに理解されよう。本明細書で説明されるデバイスは、例として、回路、ハードウェア構成要素、IC、またはICチップで利用され得る。本明細書で開示されるメモリは、任意のタイプおよびサイズのメモリであり得、所望の任意のタイプの情報を記憶するように構成され得る。この互換性を明確に示すために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが、その機能の点で上記で全般的に説明された。そのような機能がどのように実装されるかは、特定の応用分野、設計の選択肢、および/またはシステム全体に課される設計制約に依存する。当業者は、特定の適用分野ごとに様々な方式で記載の機能を実装し得るが、そのような実装決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
【００３５】
本明細書において開示される態様に関して説明される種々の例示的な論理ブロック、モジュール、および回路は、プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書において説明される機能を実行するように設計されたそれらの任意の組合せにおいて実現または実行することができる。プロセッサは、マイクロプロセッサである場合があるが、代替形態では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンである場合がある。プロセッサは、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連携した1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装される場合もある。
【００３６】
本明細書において開示される態様は、ハードウェアにおいて、また、ハードウェアに記憶された命令において具現化される場合があり、命令は、たとえば、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、電気的プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野において知られている任意の他の形態のコンピュータ可読媒体内に存在する場合がある。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体化されてもよい。プロセッサおよび記憶媒体は、ASIC内に存在してもよい。ASICは、リモート局内に存在してもよい。代替として、プロセッサおよび記憶媒体は、個別構成要素として、リモート局、基地局、またはサーバ内に存在してもよい。
【００３７】
本明細書の例示的な態様のいずれかにおいて説明する動作ステップは、例および考察を提供するために説明することにも留意されたい。説明する動作は、図示するシーケンス以外の多数の異なるシーケンスにおいて実行される場合がある。さらに、単一の動作ステップにおいて説明する動作は、実際にはいくつかの異なるステップにおいて実行されてもよい。さらに、例示的態様において論じられる1つまたは複数の動作ステップが組み合わせられる場合がある。フローチャート図において図示した動作ステップは、当業者に容易に明らかとなるような多くの異なる修正を受けてもよいことを理解されたい。また、情報および信号を種々の異なる技術および技法のいずれかを使用して表すことができることは、当業者には理解されよう。たとえば、上記の説明全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表す場合がある。
【００３８】
本開示のこれまでの説明は、当業者が本開示を作製または使用することを可能にするために提供される。本開示に対する種々の変更形態が当業者には容易に明らかとなり、本明細書において規定される一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用することができる。したがって、本開示は、本明細書において説明される例および設計に限定されるものではなく、本明細書において開示される原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
【符号の説明】
【００３９】
50  第1のティア
52  第1のバックゲート
54  第1の保持基板
56  第1のトランジスタ
58  第1のゲート
60  第1の相互接続金属層
62  第1の金属ボンディングパッド
70  第2のティア
72  第2の保持基板
74  第2のトランジスタ
76  第2の相互接続金属層
78  第2の金属ボンディングパッド
80  第2の裏面
82  第2のゲート
84  第2のバックゲート
86  第2のバックメタル層
88  ビア
90  3DIC
92  第2のバックメタルボンディングパッド
140  第1のティア
142  第1の保持基板
144  第1のトランジスタ
146  第1の金属層
148  第1の支持基板
150  第1の裏面
152  ゲート
154  第1のバックゲート
156  第1の相互接続金属層
158  第1の金属ボンディングパッド
160  ビア
170  第2のティア
172  第2の保持基板
174  第2のトランジスタ
176  第2の相互接続金属層
178  第2の金属ボンディングパッド
180  第2の裏面
182  第2のゲート
184  第2のバックゲート
186  第2のバックメタル層
188  ビア
190  3DIC
192  第2のバックメタルボンディングパッド
200  プロセッサベースのシステム
202  中央処理ユニット
204  プロセッサ
206  キャッシュメモリ
208  システムバス
210  メモリシステム
212  入力デバイス
214  出力デバイス
216  ネットワークインターフェースデバイス
218  ディスプレイコントローラ
220  ネットワーク
222  ディスプレイ
224  ビデオプロセッサ
【図１】
2017521853.tif 000003
【図２】
2017521853.tif 000004
【図３】
2017521853.tif 000005
【図４】
2017521853.tif 000006
【図５】
2017521853.tif 000007
【図６】
2017521853.tif 000008
【図７】
2017521853.tif 000009
【図８】
2017521853.tif 000010
【図９】
2017521853.tif 000011
【図１０】
2017521853.tif 000012
【図１１】
2017521853.tif 000013
【図１２】
2017521853.tif 000014
【図１３】
2017521853.tif 000015
【図１４】
2017521853.tif 000016
【手続補正書】
【提出日】平成28年11月22日(2016.11.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
3次元(3D)集積回路(IC)(3DIC)を形成する方法であって、
第1の保持基板を提供することと、
前記第1の保持基板上に第1のトランジスタを形成することと、
第1の金属ボンディングパッドを含む前記第1のトランジスタ上に第1の相互接続金属層を形成することと
によって第1のティアを形成するステップと、
第2の保持基板を提供することと、
前記第2の保持基板上に第2のトランジスタを形成することと、
第2の金属ボンディングパッドを含む前記第2のトランジスタ上に第2の相互接続金属層を形成することと
によって第2のティアを形成するステップと、
前記第2の金属ボンディングパッドに前記第1の金属ボンディングパッドをボンディングするステップと、
前記第2の保持基板を解放するステップであって、前記第2のトランジスタの第2の裏面を露出させる、ステップと
を含む、方法。
【請求項２】
前記第1の保持基板がシリコンを含むか、前記第2の保持基板がシリコンを含むか、または前記第1の保持基板と前記第2の保持基板の両方がシリコンを含むかのいずれかである、請求項1に記載の方法。
【請求項３】
前記第1の保持基板がガラスを含むか、前記第2の保持基板がガラスを含むか、または前記第1の保持基板と前記第2の保持基板の両方がガラスを含むかのいずれかである、請求項1に記載の方法。
【請求項４】
ボンディングする前に、前記第1の金属ボンディングパッドを前記第2の金属ボンディングパッドに揃えるステップをさらに含む、請求項1に記載の方法。
【請求項５】
前記第2の保持基板を解放するステップが、化学機械処理、エッチング、イオンカッティングから成るグループから、および前記グループ内の1つまたは複数の処理の組合せから選択される処理を使用することを含む、請求項1に記載の方法。
【請求項６】
前記第2のトランジスタにバックゲートを加えるステップをさらに含む、請求項1に記載の方法。
【請求項７】
前記第2のティア上に第3のティアを加えるステップをさらに含む、請求項1に記載の方法。
【請求項８】
前記第3のティアを加えるステップが、
第3の保持基板を提供することと、
前記第3の保持基板上に第3のトランジスタを形成することと、
第3の金属ボンディングパッドを含む前記第3のトランジスタ上に第3の相互接続金属層を形成することと
によって前記第3のティアを形成することと、
第2の上側金属ボンディングパッドを含む前記第2の裏面上に第2のバックメタル層を加えることと、
前記第3の金属ボンディングパッドに前記第2の上側金属ボンディングパッドをボンディングすることと
を含む、請求項7に記載の方法。
【請求項９】
前記第2のバックメタル層と前記第2の相互接続金属層との間にビアを設けるステップをさらに含む、請求項8に記載の方法。
【請求項１０】
前記第1のティアを形成するステップが、
前記第1のトランジスタ上で前記第1のティアに第1の支持基板をボンディングすることと、
前記第1の保持基板を解放し、前記第1のトランジスタの第1の裏面を露出させることと
を含み、
前記第1のトランジスタ上に前記第1の相互接続金属層を形成することが、第1のゲート上に前記第1の相互接続金属層を形成することを含む、
請求項1に記載の方法。
【請求項１１】
前記第2の保持基板を解放するステップが、前記第2の保持基板に関連する保持するタイプの材料と、前記第2のトランジスタに関連するトランジスタタイプの材料との間の材料変化を検出することを含む、請求項1に記載の方法。
【請求項１２】
3次元(3D)集積回路(IC)(3DIC)を形成する方法であって、
第1の保持基板を提供することと、
前記第1の保持基板上に第1のトランジスタを形成することと、
前記第1のトランジスタ上に第1の金属層を形成することと、
前記第1の金属層上で第1のティアに第1の支持基板をボンディングすることと、
前記第1の保持基板を解放し、前記第1のトランジスタの第1のゲートの第1の裏面を露出させることと、
第1の金属ボンディングパッドを含む前記第1のゲートの前記第1の裏面上に第1の相互接続金属層を加えることと
によって第1のティアを形成するステップと、
第2の保持基板を提供することと、
前記第2の保持基板上に第2のトランジスタを形成することと、
第2の金属ボンディングパッドを含む前記第2のトランジスタ上に第2の相互接続金属層を形成することと
によって第2のティアを形成するステップと、
前記第2の金属ボンディングパッドに前記第1の金属ボンディングパッドをボンディングするステップと、
前記第2の保持基板を解放するステップであって、前記第2のトランジスタの第2の裏面を露出させる、ステップと
を含む、方法。
【請求項１３】
前記第1の裏面に近接して第1のバックゲートバイアスを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１４】
前記第2の裏面に近接して第2のバックゲートバイアスを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１５】
前記第2のティア上に第3のティアを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１６】
前記第1の金属層と前記第1の相互接続金属層との間にビアを加えるステップをさらに含む、請求項12に記載の方法。
【請求項１７】
前記第1の保持基板を解放するステップが、化学機械処理、エッチング、イオンカッティングから成るグループから、および前記グループ内の1つまたは複数の処理の組合せから選択される処理を使用することを含む、請求項12に記載の方法。
【請求項１８】
前記第1の保持基板を解放するとき、材料タイプ間の遷移域を検出するステップをさらに含む、請求項12に記載の方法。
【請求項１９】
第1の保持基板と、
前記第1の保持基板上に位置する第1のトランジスタと、
前記第1のトランジスタ上に位置し、第1の金属ボンディングパッドを含む、第1の相互接続金属層と
を含む、第1のティアと、
前記第1の金属ボンディングパッドにボンディングされた第2の金属ボンディングパッドを含む第2の相互接続金属層と、
前記第2の相互接続金属層上に位置し、第2のゲートおよび第2のゲート裏面を含む、第2のトランジスタと、
前記第2のゲート裏面上に、かつ前記第2のゲート裏面に近接して位置する第2のバックゲートと
を含む、第2のティアと
を含む、3次元(3D)集積回路(IC)(3DIC)。
【請求項２０】
前記第2のバックゲート上に位置する第2のバックメタル層をさらに含む、請求項19に記載の3DIC。
【請求項２１】
前記第2の相互接続金属層に前記第2のバックメタル層を結合するビアをさらに含む、請求項20に記載の3DIC。
【請求項２２】
前記第2のバックメタル層が第2のバックメタルボンディングパッドを含む、請求項20に記載の3DIC。
【請求項２３】
前記第1の保持基板が、シリコン保持基板を含む、請求項19に記載の3DIC。
【請求項２４】
前記第1の保持基板が、ガラス保持基板を含む、請求項19に記載の3DIC。
【請求項２５】
前記第1のトランジスタのゲートに近接して位置する第1のバックゲートをさらに含む、請求項19に記載の3DIC。
【請求項２６】
第1の保持基板と、
前記第1の保持基板上に位置する第1の相互接続金属層と、
前記第1の相互接続金属層上に位置する第1のトランジスタと、
前記第1のトランジスタ上に位置し、第1の金属ボンディングパッドを含む、第1のメタルバック層と、
前記第1の相互接続金属層に前記第1のメタルバック層を結合するビアと
を含む、第1のティアと、
前記第1の金属ボンディングパッドにボンディングされた第2の金属ボンディングパッドを含む第2の相互接続金属層と、
前記第2の相互接続金属層上に位置し、第2のゲートおよび第2のゲート裏面を含む、第2のトランジスタと、
前記第2のゲート裏面上に、かつ前記第2のゲート裏面に近接して位置する第2のバックゲートと
を含む、第2のティアと
を含む、3次元(3D)集積回路(IC)(3DIC)。
【請求項２７】
前記第2のバックゲート上に位置する第2のバックメタル層をさらに含む、請求項26に記載の3DIC。
【請求項２８】
前記第2の相互接続金属層に前記第2のバックメタル層を結合するビアをさらに含む、請求項27に記載の3DIC。
【請求項２９】
前記第2のバックメタル層が第2のバックメタルボンディングパッドを含む、請求項27に記載の3DIC。
【請求項３０】
前記第1のトランジスタのゲートに近接して位置する第1のバックゲートをさらに含む、請求項26に記載の3DIC。
【請求項３１】
前記第2のトランジスタの前記第2の裏面を露出させるステップが、絶縁体とシリコン本体との間の遷移域まで前記第2の裏面を薄くすることを含む、請求項1に記載の方法。
【請求項３２】
前記第2のトランジスタの前記第2の裏面を露出させるステップが、トランジスタタイプの材料を露出させることを含む、請求項1に記載の方法。
【請求項３３】
前記第2のトランジスタの前記第2の裏面を露出させるステップが、バルクシリコンを所望の厚さまで薄くすることを含む、請求項1に記載の方法。
【国際調査報告】
2017521853.tif 000017
2017521853.tif 000018
2017521853.tif 000019