(57)【要約】  光ファイバに対する改善された結合効率を有する光チップ導波路のための実施形態がもたらされる。実施形態では光チップは、半導体基板と、基板上の誘電体層と、誘電体層内に埋め込まれたテーパ型シリコンまたは半導体導波路とを備える。誘電体層は、テーパ型導波路より低い光屈折率を有し、テーパ型導波路のためのクラッディングとして働く。チップは、基板上に、誘電体層に隣接して誘電体導波路をさらに含む。テーパ型導波路の先端は、誘電体導波路内に埋め込まれる。誘電体導波路は、テーパ型導波路を光ファイバに結合し、テーパ導波路からファイバへの光伝搬モードを拡大し、より良好に閉じ込めるように働く。
2017500602.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記基板上の誘電体層と、
前記誘電体層内に埋め込まれたテーパ型導波路であって、前記誘電体層は、前記テーパ型導波路より低い光屈折率を有し、前記テーパ型導波路のためのクラッディングとして働く、テーパ型導波路と、
前記基板上で前記誘電体層に隣接した誘電体導波路であって、前記テーパ型導波路の先端は前記誘電体導波路内に埋め込まれる、誘電体導波路と
を備えることを特徴とする光チップ。
【請求項２】
前記誘電体導波路と前記基板との間に配置された第２の誘電体層をさらに備え、前記第２の誘電体層は、前記誘電体層に隣接し、前記誘電体層より低い光屈折率を有し、前記誘電体導波路のためのクラッディングとして働くことを特徴とする請求項１に記載の光チップ。
【請求項３】
前記第２の誘電体層が、前記誘電体導波路の横方向寸法とおよそ等しいまたはそれより大きな横方向寸法を有することを特徴とする請求項２に記載の光チップ。
【請求項４】
前記第２の誘電体層が、ホウリン珪酸ガラス（ＢＰＳＧ）からなることを特徴とする請求項２に記載の光チップ。
【請求項５】
前記テーパ型導波路および前記基板が、本質的にシリコンからなることを特徴とする請求項１に記載の光チップ。
【請求項６】
前記誘電体層および前記誘電体導波路が、酸化シリコンからなることを特徴とする請求項１に記載の光チップ。
【請求項７】
前記光チップが、前記誘電体層と反対側の前記誘電体導波路のエッジ部において、光ファイバに結合されることを特徴とする請求項１に記載の光チップ。
【請求項８】
誘電体キャリアと、
前記誘電体キャリア上の誘電体層と、
前記誘電体層内に埋め込まれた半導体導波路であって、前記誘電体層は前記半導体導波路より低い光屈折率を有し、前記半導体導波路のためのクラッディングとして働く、半導体導波路と、
前記誘電体キャリア上で前記誘電体層に隣接し、前記半導体導波路に面した誘電体導波路と
を備えることを特徴とする光チップ。
【請求項９】
前記半導体導波路が、シリコンからなることを特徴とする請求項８に記載の光チップ。
【請求項１０】
前記半導体導波路は、その長さに沿って幅が減少するテーパ型導波路であり、前記半導体導波路の先端は、前記誘電体導波路内に埋め込まれ、前記誘電体層内に埋め込まれた前記半導体導波路の反対側の端部より狭いことを特徴とする請求項８に記載の光チップ。
【請求項１１】
前記誘電体層および前記誘電体導波路が、酸化シリコンからなることを特徴とする請求項８に記載の光チップ。
【請求項１２】
前記誘電体導波路が、矩形断面プロファイルを有することを特徴とする請求項８に記載の光チップ。
【請求項１３】
前記誘電体導波路が、前記誘電体層より小さな横方向寸法を有することを特徴とする請求項８に記載の光チップ。
【請求項１４】
前記光チップが、前記誘電体層と反対側の前記半導体導波路のエッジ部において、光ファイバに結合されることを特徴とする請求項８に記載の光チップ。
【請求項１５】
前記半導体導波路は、前記半導体導波路からの光学モードが前記誘電体導波路の中心に投影されるように、前記誘電体層の内部に位置決めされることを特徴とする請求項８に記載の光チップ。
【請求項１６】
光チップを製作する方法であって、
半導体基板上に誘電体層を配置するステップと、
前記誘電体層上に半導体層を形成するステップと、
前記半導体層および前記誘電体層内にトレンチをエッチングするステップであって、前記トレンチは、ファイバ結合のための誘電体導波路を形成するのに適した幅を有し、前記半導体基板の表面に隣接した底面を有する、ステップと、
前記半導体基板上の前記トレンチの底面に低屈折率誘電体層を配置するステップであって、前記低屈折率誘電体層は、前記誘電体層より小さな光屈折率および厚さを有する、ステップと、
前記トレンチを誘電体充填剤で充填するステップであって、前記誘電体充填剤は、前記誘電体層と同じ誘電体材料からなる、ステップと、
前記誘電体層の余剰厚さを除去するステップであって、前記除去するステップが前記誘電体層の下の半導体層を露出させる、ステップと、
半導体テーパ導波路を形成するステップと、
前記チップ上に上部誘電体層を配置するステップと、
前記半導体テーパ導波路の先端において、前記誘電体層のエッジ部分をエッチングするステップであって、前記エッチングするステップは、前記半導体基板の表面部分および前記誘電体層の３つのエッジ部を露出させる、ステップと
を含むことを特徴とする方法。
【請求項１７】
前記半導体基板および前記半導体テーパ導波路はシリコンからなり、前記誘電体層および前記誘電体充填剤はシリカからなり、前記低屈折率誘電体層はホウリン珪酸ガラス（ＢＰＳＧ）からなることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記誘電体層の前記余剰厚さが、化学機械研磨（ＣＭＰ）によって除去されることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記形成するステップは他の所望の機能デバイスを形成するステップを含み、前記上部誘電体層は前記半導体テーパ導波路および前記他の所望の機能デバイス上に配置されることを特徴とする請求項１６に記載の方法。
【請求項２０】
光チップを製作する方法であって、
半導体基板上に誘電体層を配置するステップと、
前記誘電体層上に半導体導波路を形成するステップと、
前記誘電体層および前記半導体導波路上に第２の誘電体層を配置するステップと、
リソグラフィプロセスを用いて、前記第２の誘電体層および前記誘電体層のエッジ部から誘電体導波路を形成するステップと、
前記光チップを反転するステップと、
前記半導体基板を除去するステップであって、前記誘電体層および前記誘電体導波路の表面を露出させる、除去するステップと、
誘電体キャリア上に前記光チップを配置するステップと
を含むことを特徴とする方法。
【請求項２１】
前記半導体導波路を形成する前記ステップが、
前記誘電体層上に薄いシリコン層を配置するステップと、
前記誘電体層の前記エッジ部からある距離離れて、前記薄いシリコンから逆テーパ導波路を形成するステップと
を含むことを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、これによって参照により本明細書に組み込まれている、２０１４年３月２８日に出願された「Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄ  ｆｏｒ  ａｎ  Ｏｐｔｉｃａｌ  Ｗａｖｅｇｕｉｄｅ  Ｅｄｇｅ  Ｃｏｕｐｌｅｒ  ｆｏｒ  Ｐｈｏｔｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｈｉｐｓ」という名称の米国特許非仮出願第１４／２２８，７０３号の利益を主張するものである。
【０００２】
本発明は光チップに関し、特定の実施形態において、光集積化チップ用の光導波路エッジカプラのための装置および方法に関する。
【背景技術】
【０００３】
シリコンオンインシュレータ（ＳＯＩ）プラットフォームなどにおけるシリコンナノ光チップは、通常サブミクロンスケールでの導波路断面を含み、非常に小型であり、高レベルの機能集積化を備える。光通信ネットワークにおいてシリコンチップを実施するために、チップへのまたはそれからの光学光は、光ファイバまたは他の導波路に結合される必要がある。光ファイバは、通常およそ１０マイクロメータ（μｍ）のモードフィールド寸法（ＭＦＤ）を有する。シリコンチップ導波路および光ファイバの光伝搬モードの間の、結合不整合と呼ばれる大幅なＭＦＤ不整合は、この境界面における光電力の著しい損失を引き起こす。不整合問題は、光透過効率を著しく妨げ得るので、光結合を改善するために様々な改善度を有する様々な方式が探求されてきているが、不整合による結合効率は、依然として課題として残っている。光集積化チップにおける結合効率を強化する、改善された導波路カプラ設計の必要性が存在する。
【発明の概要】
【０００４】
実施形態によれば光チップは、半導体基板と、基板上の誘電体層と、誘電体層内に埋め込まれたテーパ型導波路とを備える。誘電体層は、テーパ型導波路より低い光屈折率を有し、テーパ型導波路のためのクラッディングとして働く。チップは、基板上に、誘電体層に隣接して誘電体導波路をさらに含む。テーパ型導波路の先端は、誘電体導波路内に埋め込まれる。
【０００５】
他の実施形態によれば光チップは、誘電体キャリアと、誘電体キャリア上の誘電体層と、誘電体層内に埋め込まれた半導体導波路とを備える。誘電体層は、半導体導波路より低い光屈折率を有し、半導体導波路のためのクラッディングとして働く。チップは誘電体キャリア上に、誘電体層に隣接し半導体導波路に面した誘電体導波路をさらに含む。
【０００６】
他の実施形態によれば光チップを製作する方法は、半導体基板上に誘電体層を配置するステップと、誘電体層上に半導体層を形成するステップとを含む。次いで半導体層および誘電体層内に、トレンチ(trench：溝)がエッチングされる。トレンチは、ファイバ結合のための誘電体導波路を形成するのに適した幅を有し、半導体基板の表面に隣接した底面を有する。方法は、半導体基板上のトレンチの底面に低屈折率誘電体層を配置するステップをさらに含む。低屈折率誘電体層は、誘電体層より小さな光屈折率および厚さを有する。方法はまた、誘電体層と同じ誘電体材料の誘電体充填剤によりトレンチを充填するステップと、誘電体層の余剰厚さを除去するステップとを含み、これは誘電体層の下の半導体層を露出させる。次いで半導体テーパ導波路が形成され、チップ上に上部誘電体層が配置される。次いで誘電体層のエッジ部分が、半導体導波路の先端においてエッチングされ、これは半導体基板の表面部分および誘電体層の３つのエッジ部を露出させる。
【０００７】
他の実施形態によれば、光チップを製作する方法は、半導体基板上に誘電体層を配置するステップと、誘電体層上に半導体導波路を形成するステップと、誘電体層および半導体導波路上に第２の誘電体層を配置するステップとを含む。方法は、リソグラフィプロセスを用いて第２の誘電体層および誘電体層のエッジ部から誘電体導波路を形成するステップと、光チップを反転するステップと、半導体基板を除去するステップであって、誘電体層および誘電体導波路の表面を露出させる、除去するステップとをさらに含む。次いで光チップは、誘電体キャリア上に配置される。
【０００８】
上記は、以下に続く本発明の詳細な説明がより良く理解され得るように、本発明の実施形態の特徴をある程度広く概説した。本発明の実施形態のさらなる特徴および利点は本明細書の以下で述べられ、それらは本発明の特許請求の主題となる。当業者には、開示される概念および特定の実施形態は、本発明と同じ目的を実行するために変更するまたは他の構造体またはプロセスを設計するための基礎として、容易に利用され得ることが理解されるべきである。また当業者には、このような等価な構成は、添付の特許請求の範囲に記載された本発明の趣旨および範囲から逸脱しないことが明確に理解されるべきである。
【図面の簡単な説明】
【０００９】
次に、本発明およびその利点のより完全な理解のために、添付の図面と併せ読まれる以下の説明が参照される。
【図１】光チップのシリコン導波路と、光ファイバとの間の結合不整合を示す図である。
【図２】光ファイバへの導波路エッジ結合のための、通常の光チップ設計を示す図である。
【図３】光ファイバへの強化されたエッジ結合効率を有する、実施形態の光チップ設計を示す図である。
【図４】図３の光チップを作製するための、実施形態のプロセスを示す図である。
【図５】図４のプロセスに対応する、実施形態の方法のフローチャートである。
【図６】光ファイバへの強化されたエッジ結合効率を有する、他の実施形態の光チップ設計を示す図である。
【図７】図６の光チップを作製するための、実施形態のプロセスを示す図である。
【図８】図７のプロセスに対応する、実施形態の方法のフローチャートである。
【発明を実施するための形態】
【００１０】
異なる図における対応する数字および記号は、特に明記されない限り、一般に対応する部分を指す。図は、実施形態に関連のある局面を明確に示すように描かれ、必ずしも原寸に比例して描かれていない。
【００１１】
この好ましい実施形態の作製および使用は、以下に詳しく述べられる。しかし本発明は、多種多様な特定の状況において具体化され得る多くの適用可能な発明性のある概念をもたらすことが理解されるべきである。述べられる特定の実施形態は、単に本発明を作製および使用するための特定の方法を例示するものであり、本発明の範囲を限定するものではない。
【００１２】
図１は、光チップのシリコン導波路と、光ファイバ例えばＳＭＦ２８タイプファイバとの間の結合不整合シナリオ１００を示す。ナノワイヤは、酸化シリコン（ＳｉＯ２）（チップ内の）上のシリコン（Ｓｉ）導波路であり、光ファイバより大幅に小さな断面を有する。例えば導波路は、幅が約５００ｎｍおよび高さが約２００ｎｍの矩形断面を有する。導波路とファイバとの間の境界面では、例えばＴＥモードに対する、導波路のＭＦＤは、ファイバのそれより大幅に小さく、これは結合不整合と呼ばれ、導波路からファイバへの光電力伝達の大幅な損失に繋がる。
【００１３】
本明細書では、シリコンチップ導波路と光ファイバ（または光ファイバに対して同等のＭＦＤを有する他の適切な光導波路）との間の、結合効率を改善する（結合不整合を低減する）ための実施形態がもたらされる。実施形態は、チップ導波路とファイバとの間の境界面における結合損失を最小にするために、適切な結合導波路をチップに追加することを含む。結合導波路は、ナノワイヤ導波路と光ファイバとの間のインターフェースとして追加される。設計は、導波路およびファイバにおいてサポートされる光伝搬モードの間の回復積分（recovering integral）を最大化または増加することによって、結合効率を強化する。結合導波路は、より低い挿入損失によって、狭いシリコンワイヤモード（例えばナノワイヤに対する）と光ファイバモードとの間の結合を大幅に改善することができる。
【００１４】
光通信では、ファイバベースのネットワークにおける偏光は予測不可能であり透過と共にランダムに変化するので、偏光の影響を受けない結合が重要となる。この問題は、光偏光の影響を受けずに結合を強化する、例えば偏光に反応しないようにするための、導波路とファイバとの間の結合導波路を必要とする。さらに例えば、ファイバトゥザホーム（ＦＴＴＨ）、波長分割多重（ＷＤＭ）アプリケーション、または他の光通信アプリケーションのための機能に適合するように、結合導波路はまた、広帯域信号範囲に対して適切に動作する必要がある（例えば単一周波数より多い、または比較的狭い周波数帯域に対して）。結合性能の他に結合導波路の設計はまた、例えばウェハレベル検査能力、およびファイバアセンブリとのパッケージング要件、および温度管理を考慮することによるコスト問題に基づき得る。
【００１５】
図２は、チップ導波路を光ファイバに結合するための、通常の光チップ設計２００を示す。
【００１６】
設計２００は、より低い損失、偏光の影響を受けないこと、広帯域およびより低いコストの要件を満たすことができるチップエッジカプラとして作用する逆テーパ型導波路を含む。チップ内部のテーパ型導波路のエッジ部（テーパ先端）は、製作の制限または設計要件により、通常はファイバ境界面において、チップのエッジ部から数マイクロメートル離れている。
【００１７】
設計２００はまた、テーパ型導波路の上または下に、テーパ型導波路に沿ったまたはその端部における伝搬媒体として作用するクラッド層、例えばＳｉＯ２層を含む。ＳｉＯ２内のテーパ導波路に沿った伝搬は導波路モードを拡大し、これはテーパ先端の端部においてＳｉＯ２媒体内を伝搬し続け、次いでファイバに到着する。しかしＳｉＯ２層内の横方向閉じ込めのないことが、テーパ先端からの出力光を、クラッド層内に迷走させる。ＳＯＩプラットフォームではクラッド層は、シリコン基板の上にある。Ｓｉ基板の高屈折率は、テーパ先端からの出力光の大きな部分を基板内に貫通させ、これはチップ対ファイバ結合効率を大きく減少し得る。
【００１８】
図３は、光ファイバ３０６への強化された結合効率を有する、実施形態の光チップ設計３００を示す。
【００１９】
設計３００は、ＳｉＯ２クラッド層３０２内の逆テーパ先端３０１を含む。本明細書ではテーパカプラとも呼ばれる逆テーパ型導波路３０１は、平面ＳｉＯ２クラッディング３０２内に埋め込まれたＳｉナノテーパである。
【００２０】
ＳｉＯ２クラッディング３０２は、Ｓｉ基板３０３上に配置された平面層である。さらにＳｉ基板３０３上に、ＳｉＯ２（シリカ）結合導波路３０４が位置決めされ、テーパ型導波路３０１とファイバ３０６との間の結合のための導波路として働く。
【００２１】
テーパ型導波路３０１は、シリカ結合導波路３０４の内部に到達する。テーパ型導波路３０１は、テーパ型導波路３０１からの光学モードが、シリカ結合導波路３０４の中心に投影されるように、シリカ結合導波路３０４の内部に位置決めされ得る。
したがって、テーパ型導波路３０１からの拡大された光学モードは、ファイバ３０６のＭＦＤと整合するように、シリカ結合導波路３０４を通って伝搬することによって透過される。
【００２２】
シリカ結合導波路３０４は、第１のシリカクラッディング３０２の延長として働き、テーパ型導波路３０１からファイバ３０６への伝搬光に対する横方向および縦方向閉じ込めをもたらす。Ｓｉ逆テーパ型導波路３０１の実効屈折率は、その長さに沿った寸法の縮小と共に減少する。テーパ先端端部では実効屈折率は、シリカ結合導波路３０４（またはシリカファイバ３０６）の屈折率に近い１．４５に達し得る。
【００２３】
したがって伝搬モードは、シリカ結合導波路３０４寸法に応じて、ファイバモードと整合するように拡大される。結合導波路３０４は、テーパ型導波路３０１からファイバ３０６への伝搬モードを適切に閉じ込めるように、適切な横方向寸法（幅）の矩形断面を有する。
【００２４】
さらに、拡大された伝搬モードがＳｉ基板３０３内に漏洩するのを避けるために、シリカ結合導波路３０４とＳｉ基板３０３との間に低屈折率クラッド層３０５が配置される。低屈折率クラッド層３０５は、ホウリン珪酸ガラス（ＢＰＳＧ）などの、シリカより小さな屈折率を有する適切な材料層であり、これは基板３０３への、シリカ結合導波路３０４内の伝搬モードの漏洩を防止または妨げ、したがってモード閉じ込めを改善し、ファイバへの結合境界面における光損失を低減する。
【００２５】
導波路３０４寸法（幅および厚さ）、およびその下の低屈折率クラッド層３０５は、光学モードが、ファイバ３０６との境界面まで、シリカ結合導波路３０４内に強く閉じ込められることを確実にする。シリカ結合導波路３０４の断面および厚さは、ファイバ３０６、例えばシリカファイバまたはレンズ付きシリカファイバとの最大のモードオーバラップを達成するように設計され得る。
【００２６】
他の実施形態では、チップのシリコン構成要素は、ガリウム砒素（ＧａＡｓ）などの他の半導体材料を用いて形成され得る。シリカ材料は、使用されるシリコンまたは半導体材料に基づいて、導波路コアより低い屈折率を有する他の適切な誘電体材料によって置換され得る。さらに結合導波路３０４は、基板３０３上の、テーパ型導波路３０１の一部分を包み込むクラッド層３０２とは異なる誘電体材料からなるものとすることができる。
【００２７】
図４は、光チップ設計３００による、光ファイバに対する改善された結合効率を有する光チップを形成するための実施形態のプロセス４００の側面図を示す。
【００２８】
図５は、プロセス４００のステップを詳述した実施形態の方法を示す。
【００２９】
ステップ４１０で、Ｓｉ基板上のＳｉＯ２層、およびＳｉＯ２層上の薄いＳｉ層を備えた、ＳＯＩチップが形成される。
【００３０】
ステップ４２０では、トレンチが形成される。トレンチは、適切なリソグラフィプロセス（堆積／露出およびエッチング）を用いて、上部ＳｉおよびＳｉＯ２表面を貫通して生成される。
【００３１】
ステップ４３０で、Ｓｉ基板の上部のトレンチ底面に、ＳｉＯ２屈折率より低い屈折率の層が追加される。例えばトレンチ内に、より低い屈折率の層を生成するようにフォトレジストリフトオフまたはゾル−ゲルプロセスを用いて、トレンチ内にＢＰＳＧ層を形成するようにプラズマ化学気相成長法（ＰＥＣＶＤ）が適用される。
【００３２】
ステップ４４０で、上部Ｓｉ層上にＳｉＯ２がさらに堆積（オーバーレイ）され、トレンチの底面における低屈折率（例えばＢＰＳＧ）層上を、ＳｉＯ２によりトレンチを充填する。
【００３３】
ステップ４５０で、上部ＳｉＯ２層が除去されて、その下のＳｉ層を露出させる。例えば上部のオーバーレイされたＳｉＯ２層を除去するために、化学機械研磨（ＣＭＰ）が適用される。
【００３４】
ステップ４６０で、テーパ型導波路および他の機能デバイスがシリカ内に埋め込まれるように、テーパ型導波路（逆シリコンテーパ）およびシリカ結合導波路（エッジ導波路カプラ）が形成される。これを達成するためには、複数のプロセス（堆積／露出、エッチングを含む）が用いられ得る。
【００３５】
このステップは、テーパ型導波路およびトレンチ上に上部ＳｉＯ２を堆積するステップ、およびファイバ結合のための平滑なチップエッジ部を得るためのディープエッチングを含む。エッジカプラは、テーパ型シリコン導波路のクラッディングとして、ＳｉＯ２または他の適切な誘電体材料、例えば窒化シリコンまたは酸化窒化シリコンから形成され得る。次いでチップエッジ部は、ファイバ結合のための平滑なエッジ部を生成するようにディープエッチングされる。
【００３６】
図６は、光ファイバ６０６への強化された結合効率を有する、他の実施形態の光チップ設計６００を示す。設計６００は、第１のＳｉＯ２クラッド層６０２内の逆テーパ先端６０１を含む。
【００３７】
逆テーパ型導波路６０１は、平面ＳｉＯ２クラッディング６０２内に埋め込まれたＳｉナノテーパである。ＳｉＯ２クラッディング６０２は、ＳｉＯ２の屈折率と比べて低屈折率のキャリア６０５（例えば誘電体）上に配置された平面層である。
【００３８】
さらに同じ、より低い屈折率のキャリア６０５上に、ＳｉＯ２（シリカ）結合導波路６０４が位置決めされる。シリカ結合導波路６０４は、テーパ型導波路６０１とファイバ６０６との間の結合のための導波路として働く。テーパ型導波路６０１は、シリカ結合導波路６０４の内部に到達し得る。
【００３９】
したがって、テーパ型導波路６０１からの拡大された光学モードは、ファイバ６０６のＭＦＤと整合するように、シリカ結合導波路６０４を通って伝搬する。シリカ結合導波路６０４は、第１のシリカクラッディング６０２の延長として働き、テーパ型導波路６０１からファイバ６０６への伝搬光に対する横方向および縦方向閉じ込めをもたらす。
【００４０】
伝搬モードは、シリカ結合導波路６０４寸法に応じて、ファイバモードと整合するように拡大される。結合導波路６０４は、テーパ型導波路６０１からファイバ６０６への伝搬モードを適切に閉じ込めるように、適切な横方向寸法（幅）の矩形断面を有する。さらにシリコン基板を置き換える、より低い屈折率のキャリア６０５は、結合導波路６０４における拡大された伝搬モードが基板内に漏洩するのを防止し、したがってモード閉じ込めを改善し、ファイバへの結合境界面における光損失を低減する。
【００４１】
より低い屈折率のキャリア６０５は、任意の適切な低光屈折率誘電体（シリカに対して）またはポリマーなどの、シリカより小さな屈折率を有する適切な材料層である。導波路６０４寸法（幅および厚さ）、およびその下の、より低い屈折率のキャリア６０５は、光学モードが、ファイバ６０６との境界面において、シリカ結合導波路６０４内に強く閉じ込められることを確実にする。
【００４２】
シリカ結合導波路６０４の断面および厚さは、ファイバ６０６、例えばシリカファイバまたはレンズ付きシリカファイバとの最大のモードオーバラップを達成するように設計され得る。他の実施形態ではシリカ材料は、逆テーパ先端６０１より低い屈折率を有する他の適切な誘電体材料によって置換され得る。さらに結合導波路６０４は、ＳｉＯ２クラッド層６０２とは異なる誘電体材料からなるものとすることができる。
【００４３】
図７は、光チップ設計６００による、光ファイバへの改善された結合効率を有する光チップを形成するための実施形態のプロセス７００を示す。
【００４４】
図８は、プロセス７００のステップを詳述した実施形態の方法を示す。この設計では、トレンチおよびプリデポジションプロセスは必要ない。シリコン逆テーパ導波路は、ＳＯＩウェハ上に直接形成され、シリカ層堆積によって包まれる。シリカ層は、テーパ導波路の上部クラッド層を形成する。より低い屈折率のキャリアは、高屈折率シリコン基板を置き換え、光が導波路構造体の外部に漏洩するのを防止する。
【００４５】
具体的にはステップ７１０で、Ｓｉ基板上のＳｉＯ２層、およびＳｉＯ２層上の薄いＳｉ層を備えた、ＳＯＩチップが形成される。
【００４６】
ステップ７２０で、チップのエッジ部からある距離離れて、ＳｉＯ２層上にシリコン逆テーパ導波路が形成される。
【００４７】
ステップ７３０で、シリコンテーパ導波路上にクラッド層として上部ＳｉＯ２層が形成される。
【００４８】
ステップ７４０で、リソグラフィ（露出およびエッチング）プロセスを用いて、ＳｉＯ２エッジ導波路構造体が形成される。
【００４９】
ステップ７５０で、結果としてのチップが反転される。
【００５０】
ステップ７６０で、例えばＣＭＰによって上部のＳｉ基板が除去される。
【００５１】
ステップ７７０でチップは、例えば接合プロセスによって誘電体キャリア上に配置される。他の実施形態では、チップのシリコン構成要素は、他の半導体材料を用いて形成され得る。シリカ材料も、他の適切な誘電体を用いて形成され得る。
【００５２】
以前に報告されたモード変換器ベースのエッジカプラのプロセスと比べて、プロセス４００および７００は、実施するのが簡単で容易である。それらは最終チップの上部層における１つより多いオーバーレイステップを必要としない。さらにＳｉテーパ型導波路の厚さおよびサイズを調整することによって、モードサイズが制御され得る。
【００５３】
設計はまた、ファイバ結合に対するナノ導波路チップ以外の応用にも拡張され得る。上記のチップ設計は、結合不整合シナリオ１００などの、以前のソリューションの欠点を取り除く。ＳｉＯ２層厚さを制御することによって、ＳｉＯ２導波路サイズはまた、導波路モードとファイバモードとの間の結合比を最大化するように設計され得る。
【００５４】
テーパ型導波路からの拡大されたモードの閉じ込めを改善することに加えて、シリカベースの結合導波路は、シリカファイバからチップ内に戻る光反射を低減する。上述のように設計は、低損失結合をもたらし、広帯域に適しており、偏光の影響を受けない。
【００５５】
本開示においていくつかの実施形態が示されたが、開示されたシステムおよび方法は、本開示の趣旨または範囲から逸脱せずに、多くの他の特定の形で具体化され得ることが理解されるべきである。これらの例は、例示的であり制約的ではないと考えられるものであり、本明細書で述べられた詳細に限定されることを意図するものではない。例えば様々な要素または構成要素は、組み合わされ、または別のシステムに統合されることができ、またはいくつかの機能は省かれるもしくは実施されなくてもよい。
【００５６】
さらに本開示の範囲から逸脱せずに、様々な実施形態において個別または単独として述べられおよび例示された技法、システム、サブシステム、および方法は、他のシステム、モジュール、技法、または方法を組み合わせるまたは統合することができる。互いに結合される、直接結合される、または通信するとして示されたまたは述べられた他の項目は、電気的、機械的、または他の形で、何らかのインターフェース、デバイス、または中間構成要素を通して、間接的に結合され得る、または通信することができる。当業者によって、変更、置換、および変形の他の例が確認され、本明細書で開示された趣旨および範囲から逸脱せずに行われ得る。
【図１】
2017500602.tif 000003
【図２】
2017500602.tif 000004
【図３】
2017500602.tif 000005
【図４】
2017500602.tif 000006
【図５】
2017500602.tif 000007
【図６】
2017500602.tif 000008
【図７】
2017500602.tif 000009
【図８】
2017500602.tif 000010
【国際調査報告】
2017500602.tif 000011
2017500602.tif 000012