(57)【要約】  この音声増幅器は、増幅される音声信号(Vin)のための入力(12)と、増幅された音声信号に基づいて負荷(16)に給電するための出力(14)と、音声信号(Vin)を受け取る、高い直線性・低出力インピーダンスの基準電圧の発生器(18)と、出力が結合インダクタンス(22)を通して基準電圧発生器(18)の出力に接続される電圧発生器(20)を含む電流発生器(19)と、増幅器の制御のために、電流発生器(19)への入力として、基準電圧発生器(18)で提供される電流(iA)を表す信号を導入する手段(32、40、42、60)とを含み、前記手段(32、40、42、60)が、結合インダクタンス(22)の値(L(iD))と負荷(16)に提供される電流(L・(diLOAD/dt))の時間に対するドリフトとの積を表す信号(diLOAD/dt)をさらに導入することができる。
2017525264.tif 000002
【特許請求の範囲】
【請求項１】
増幅される音声信号(Vin)のための入力(12)と、前記増幅された音声信号に基づいて負荷(16)に給電するための出力(14)と、
前記増幅される音声信号(Vin)を入力として受け取ることができる基準電圧発生器(18)と、
出力が結合インダクタンス(22)を通して前記基準電圧発生器(18)の出力に接続される電圧発生器(20)を含む電流発生器(19)と、
増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)によって出力として提供される電流(iA)を表す信号を導入するための手段(32、40、42、60)とを含む音声増幅器であって、
増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)から出力として提供される電流(iA)を表す信号を導入するための前記手段(32、40、42、60)が、前記結合インダクタンス(22)の値(L(iD))と前記負荷(16)に提供される電流(
【数１】
2017525264.tif 000011
)の時間に対するドリフトとの積を表す信号(
【数２】
2017525264.tif 000012
)をさらに導入することができることを特徴とする、音声増幅器。
【請求項２】
増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)によって出力として提供される電流を表す信号を導入するための前記手段(32、40、42、60)が、微分比例積分(PID)調整器(32)を含むことを特徴とする、請求項1に記載の増幅器。
【請求項３】
前記結合インダクタンス(22)の値(L(iD))と前記負荷(16)に提供される電流(
【数３】
2017525264.tif 000013
)の時間に対するドリフトとの積を表す前記信号(
【数４】
2017525264.tif 000014
)が、前記結合インダクタンス(22)の値(L(iD))と前記出力(14)から前記負荷(16)に提供される電流(
【数５】
2017525264.tif 000015
)の時間に対するドリフトとの積であることを特徴とする、請求項1から2のいずれか一項に記載の増幅器。
【請求項４】
増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)によって出力として提供される電流(iA)を表す信号を導入するための前記手段(32、40、42、60)が、前記電流発生器(20)の入力として、前記増幅される音声信号(Vin)を表す信号および前記結合インダクタンスの値(L(iD))と前記出力(14)から前記負荷(16)に提供される電流(
【数６】
2017525264.tif 000016
)の時間に対するドリフトとの積の両方を含む信号を導入することができることを特徴とする、請求項2または3に記載の増幅器。
【請求項５】
増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)によって出力として提供される電流(iA)を表す信号を導入するための前記手段(32、40、42、60)が、前記基準電圧発生器(18)の出力において提供される電流(iA)を表す信号として、前記結合インダクタンス(22)の値(L)と前記基準電圧発生器(18)の出力において提供される電流(iA)の値との積を含む信号(LiA)を導入することができることを特徴とする、請求項1から4のいずれか一項に記載の増幅器。
【請求項６】
前記電圧発生器(20)の出力において提供される電流(iD)を測定するための手段(62)と、前記電圧発生器(20)の出力において提供される電流(iD)に基づいて前記結合インダクタンス(22)の値(L)を計算するための手段(70)とを含むことを特徴とする、請求項1から5のいずれか一項に記載の増幅器。
【請求項７】
一方においては、前記基準電圧発生器(18)の出力において提供される電流(iA)から前記電圧発生器(20)の出力において提供される電流(iD)および前記増幅される音声信号(Vin)を表す信号を推定するための手段(82)と、他方においては、前記電圧発生器(20)の出力において提供される電流(iD)に基づいて前記結合インダクタンス(22)の値(L)を計算するための手段とを含むことを特徴とする、請求項1から5のいずれかに記載の増幅器。
【請求項８】
前記電圧発生器(20)の出力において提供される電流(iD)を推定するための前記手段(82)が、前記結合インダクタンス(22)の値の推定値によって除算された前記電流発生器(20)の制御信号と前記増幅される音声信号(Vin)を表す前記信号との差の商を積分するための段(86、88、92)を含むことを特徴とする、請求項7に記載の増幅器。
【請求項９】
増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)によって出力として提供される電流(iA)を表す信号と、前記結合インダクタンス(22)の値(L(iD))と前記負荷(16)に提供される電流(
【数７】
2017525264.tif 000017
)の時間に対するドリフトとの積を表す信号(
【数８】
2017525264.tif 000018
)とを導入するための前記手段(32、40、42、60)が、前記電流発生器(20)の入力において所定の遅延(τ)を用いて前記電流発生器(20)の制御信号を再導入するステップを含むことを特徴とする、請求項3または7に記載の増幅器。
【請求項１０】
前記結合インダクタンス(22)の値が、1マイクロヘンリーよりも大きく、増幅器の制御のために、前記電流発生器(19)への入力として、前記基準電圧発生器(18)によって出力として提供される電流(iA)を表す信号と、前記結合インダクタンス(22)の値(L(iD))と前記負荷(16)に提供される電流(
【数９】
2017525264.tif 000019
)の時間に対するドリフトとの積を表す信号(
【数１０】
2017525264.tif 000020
)とを導入するための前記手段(32、40、42、60)が、前記電流発生器(20)の入力において所定の遅延(τ)を用いて前記電流発生器(20)の制御信号を再導入するための1つの手段(40、84)だけを含むことを特徴とする、請求項9に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、
-  増幅される音声信号のための入力と、増幅された音声信号に基づいて負荷に給電するための出力と、
-  増幅される音声信号を入力として受け取ることができる、非常に高い直線性および低出力インピーダンスの基準電圧の発生器と、
-  出力が結合インダクタンスを通して基準電圧発生器の出力に接続される電圧発生器を含む電流発生器と、
-  増幅器の制御のために、電流発生器への入力として、基準電圧発生器によって出力として提供される電流を表す信号を導入するための手段とを含むタイプの低歪みおよび高性能を有する非常に高い忠実度の音声増幅器に関する。
【背景技術】
【０００２】
特許出願WO-2011/107,669では、基準電圧発生器から構成されるA級アナログ増幅器と、電圧発生器を構成するD級デジタル増幅器との結合を説明しており、電圧発生器はインダクタンスを経由して基準電圧発生器の出力に結合され、次いで、電圧発生器とともに、それは電流源を形成する。
【０００３】
A級増幅器とD級増幅器との組合せは、非常に高い性能および非常に高い直線性を有する増幅器を作り出すことが意図されている。
【０００４】
実際には、いくつかの現象により、そのような増幅器の全体性能、その高周波を再現する能力、およびその最大達成可能出力が制限される。これらの現象は具体的には以下である。
【０００５】
D級増幅器のMOSトランジスタのスイッチング損失は、スイッチング周波数に比例する。このため、実際には、この周波数は、100ボルトよりも大きい電圧の場合、500kHzを大幅に超えることができない。
【０００６】
さらに、D級増幅器の出力インダクタンスの値は、最大スルーレートを可能にし、したがって、音声スペクトルの高周波を再現することを可能にするために、できるだけ小さくなければならない。しかし、このインダクタンスの値を減少させることにより、以下の2つの悪影響が生じる。
-  D級増幅器のインダクタンスにおける電流リップルは、スイッチング周波数に反比例し、インダクタンスの値に反比例する。それでも、高周波電流リップルは、A級アナログ増幅器によって完全に吸収され、放散され、それによって、顕著な放熱が生じ、システムの性能が低下する。
-  A級増幅器によって消費された電流によるD級増幅器の比例積分(PI)帰還制御の場合の安定限界内にとどまる最大許容利得は、D級増幅器のインダクタンスの値に正比例し、特にマイクロコントローラの計算時間のずれおよびPWMタイプの調整の使用に固有の時間のずれからなるシステムの時間のずれおよび遅延のすべての合計に反比例する。
【０００７】
スイッチングトランジスタの技術的制約、再現される帯域幅および給電されるスピーカの典型的なインピーダンスの間で見出さねばならない妥協により、約10kHzを超える過度に低い最大比例および積分利得値がもたらされ、20kHzにおけるA級増幅器によって供給される電流のD級増幅器によって供給される電流に対する比が10分の1未満に低減する。低周波においては、そのような利得の問題は存在せず、制御システムに存在する積分器は非常に高い利得を有する。
【０００８】
A級増幅器の入力電圧を表す信号をD級増幅器の制御信号に加えることからなる、文書WO2011/107,669において実装される解決策は、A級増幅器に任意の電流なしで、D級増幅器の制御システムの積分器がゼロに向かって収束した後、結合インピーダンスの端子間の電圧およびこのインピーダンスを横断する電流が入力電圧にかわらずゼロになることを目的とする。それでも、主として、負荷のインピーダンスが本質的に抵抗でありながら、結合インピーダンスが非常に低い抵抗および高インダクタンスを有するとき、負荷の複素インピーダンスおよび結合インダクタンスが異なる引数を有する場合、一般にそうであるが、この条件は、満たすのが困難であることが分かっている。
【０００９】
これらの条件の下で、A級増幅器は、特に10kHzを超える高周波を再現するとき、高い応力を受ける。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許出願WO-2011/107,669
【特許文献２】米国特許第6,937,095号
【特許文献３】FR2,873,872
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、高周波に対して、A級増幅器によって供給される電流のD級増幅器によって供給される電流に対する比を改善し、したがって、動作帯域幅を増加させながらA級増幅器の加熱を低減することを可能にすることを目的とする。
【課題を解決するための手段】
【００１２】
その目的で、本発明は、増幅器の制御のために、電流発生器への入力として、基準電圧発生器から出力として提供される電流を表す信号を導入するための前記手段が、結合インダクタンスの値と負荷に提供される電流の時間に対するドリフトとの積を表す信号をさらに導入することができることを特徴する、前述のタイプの音声増幅器に関する。
【００１３】
具体的な実施形態によれば、音響エンクロージャは以下の特徴のうちの1つまたは複数を含む。
-  増幅器の制御のために、電流発生器への入力として、基準電圧発生器によって出力として提供される電流を表す信号を導入するための手段は、ドラフト比例積分調整器(draft-proportional-integral regulator)を含み、
-  結合インダクタンスの値と負荷に提供される電流の時間に対するドリフトとの積を表す信号は、結合インダクタンスの値と出力から負荷に提供される電流の時間に対するドリフトとの積であり、
-  増幅器の制御のために、電流発生器への入力として、基準電圧発生器によって出力として提供される電流を表す信号を導入するための手段は、電流発生器の入力として、増幅される音声信号を表す信号、および結合インダクタンスの値と出力から負荷に提供される電流の時間に対するドリフトとの積の両方を含む信号を導入することができ、
-  増幅器の制御のために、電流発生器への入力として、基準電圧発生器によって出力として提供される電流を表す信号を導入するための手段は、基準電圧発生器の出力において提供される電流を表す信号として、結合インダクタンスの値と基準電圧発生器の出力において提供される電流の値との積を含む信号を導入することができ、
-  前記増幅器は、電圧発生器の出力において提供される電流を測定するための手段と、電圧発生器の出力において提供される電流に基づいて結合インダクタンスの値を計算するための手段とを含み、
-  前記増幅器は、一方においては、基準電圧発生器の出力において提供される電流から電圧発生器の出力において提供される電流および増幅される音声信号を表す信号を推定するための手段と、他方においては、電圧発生器の出力において提供される電流に基づいて結合インダクタンスの値を計算するための手段とを含み、
-  電圧発生器の出力において提供される電流を推定するための前記手段は、結合インダクタンスの値の推定値によって除算された電流発生器の制御信号と増幅される音声信号を表す信号との差の商を積分するための段を含み、
-  増幅器の制御のために、電流発生器への入力として、基準電圧発生器によって出力として提供される電流を表す信号および結合インダクタンスの値と負荷に提供される電流の時間に対するドリフトとの積を表す信号を導入するための手段は、電流発生器の入力において所定の遅延を用いて電流発生器の制御信号を再導入するステップを含み、
-  結合インダクタンスの値は、1マイクロヘンリーよりも大きく、増幅器の制御のために、電流発生器への入力として、基準電圧発生器によって出力として提供される電流を表す信号および結合インダクタンスの値と負荷に提供される電流の時間に対するドリフトとの積を表す信号を導入するための手段は、電流発生器の入力において所定の遅延を用いて電流発生器の制御信号を再導入するための1つの手段だけを含む。
【００１４】
本発明はただ例としてのみ提供され、図面を参照してなされる以下の説明を読めばよりよく理解されよう。
【図面の簡単な説明】
【００１５】
【図１】本発明の第1の実施形態による、低歪みおよび非常に高い性能を有する、高忠実度の音声増幅器の電気回路図である。
【図２】本発明なしの、および本発明が実装されたときのA級増幅器によって提供される電流の値を示すグラフである。
【図３】本発明による増幅器の3つの代替実施形態のうちの1つの電気回路図である。
【図４】本発明による増幅器の3つの代替実施形態のうちの1つの電気回路図である。
【図５】本発明による増幅器の3つの代替実施形態のうちの1つの電気回路図である。
【発明を実施するための形態】
【００１６】
図1に示す音声増幅器10は、増幅されるアナログ音声信号Vinを受け取ることができる入力12と、スピーカ16からなる負荷が接続された、増幅された信号を提供する出力14とを含む。スピーカ16は、抵抗素子なしで、増幅器の出力14と接地との間に直接接続される。
【００１７】
増幅器の入力12は、制御電圧を受け取ることができ、制御電圧の基準は接地である。
【００１８】
増幅器10は、A級増幅器を形成する、非常に高い直線性および低出力インピーダンスを有する基準電圧発生器18と、D級増幅器を形成する電流源19とを含み、それらの両方の出力は、増幅器の出力14を形成するために直接結合される。
【００１９】
電流源19は、電圧発生器20と、電圧発生器20の出力において接続された結合インダクタンス22とを備え、結合インダクタンス22を通して、電圧発生器20は基準電圧発生器18に結合される。結合インダクタンスは低抵抗を有するスプールによって形成される。
【００２０】
基準電圧発生器18の入力は、増幅器の入力12に接続されるが、基準電圧増幅器18の出力は、任意の抵抗、容量または誘導素子を挿入せずに直接出力14に接続される。
【００２１】
電圧発生器18および20の出力は、結合点24において接続され、結合インダクタンス22は、電圧発生器20の出力と結合点24との間に配列される。
【００２２】
検討される実施形態において、結合インダクタンス22は、直列に取り付けられた2つのインダクタンス23A、23Bを備え、その相互接続中間点は、接続インピーダンス25を経由して接地に接続される。
【００２３】
結合インダクタンス22の全インダクタンスは、1マイクロヘンリーから1ミリヘンリーの間に含まれる。電流発生器20は、制御ユニット25Aによって制御される。
【００２４】
基準電圧発生器18は、差動増幅器で図示される電圧増幅段26を含み、差動増幅器の非反転入力は入力12に直接接続され、差動増幅器の反転入力は差動増幅器26の出力に直接接続された逆帰還ループ27に接続される。好ましくは、電圧増幅段は、例えば、電圧フォロワとして取り付けられた演算増幅器によって形成される。
【００２５】
基準電圧発生器18は、非常に高い直線性および低出力インピーダンスを有するA級増幅器である。好ましくは、基準電圧発生器の出力インピーダンスは、0.2オーム未満である。
【００２６】
差動増幅器26は、2つの直流電圧V+およびV-によって給電され、これらの電源入力の各々上にそれぞれI+およびI-で表される電流を消費する。
【００２７】
消費電流28A、28Bを測定するための手段が、差動増幅器26の電源入力の各々上に設けられる。
【００２８】
これらの手段は、例えば、文書米国特許第6,937,095号に説明されるように検流器によって形成される。それらは、基準電圧発生器によって出力において提供される電流を表す情報を提供することができ、発生器18によって形成された電流iAは、それが消費する電流に直接関連する。
【００２９】
電流センサ28A、28Bの出力はアナログ加算器30に接続され、アナログ加算器30の出力は、基準電圧発生器によって消費される電流iAを、したがって、この同じ増幅器の出力において提供される電流を提供する。制御ユニット25Aは、アナログ加算器30の出力に接続される一方、電流iAを入力として受け取る線形調整器32を含む。
【００３０】
調整器32は、各々並列に取り付けられ、基準電圧発生器18によって消費された電流iAの合計を表す値を入力として受け取る、線形増幅段34と、微分段36と、積分段38とを含む。出力34、36および38は、制御ユニット25Aのアナログ加算器40に接続される。したがって、調整器32は、基準発生器18によって出力として提供される電流を表す信号を出力として提供することができる。
【００３１】
第1の実施形態によれば、調整器32は、微分段36は用いずに、線形増幅段34および積分段38だけを組み込んだ比例積分(PI)調整器である。あるいは、調整器32は、すべての3つの段34、36および38を含む比例積分微分(PID:proportional integral derivative)段である。
【００３２】
アナログ加算器40は、増幅される音楽信号Vinを受け取るために、線形増幅段42を介して別の入力を経由して入力12に接続される。
【００３３】
したがって、電流発生器19、したがって電圧発生器20は、入力12から増幅される音声信号Vinと基準電圧発生器18によって消費された電流iAを表す値との組合せを入力として受け取ることができる。
【００３４】
検討される例において、電圧発生器20は、フォロワとして取り付けられ、反転入力が逆帰還ループ51を経由して出力に直接接続される差動増幅器50から構成される。その非反転入力は、遅延段54を通してアナログ加算器40の出力によって形成される制御ユニット25Aの出力に接続される。
【００３５】
第1の実施形態によれば、差動増幅器50は、その増幅器の分岐に沿って、逆直列に取り付けられた2つの「MOSFET」トランジスタを含む、D級増幅器、すなわち、「プッシュ/プル」タイプの増幅器から構成され、これらの2つのトランジスタは、パルス幅変調法を使用して制御される。この場合、インピーダンス22は、インダクタンス、抵抗または両方から構成される。あるいは、両方のトランジスタは、シグマ/デルタ法を使用して制御される。
【００３６】
別の実施形態によれば、電圧発生器20は、A級またはAB級増幅器から構成される。
【００３７】
有利には、結合インダクタンス22は、スプールまたは抵抗が関与するかどうかにかかわらず、動作周波数範囲において負荷、すなわち、スピーカ16の係数の10倍未満の係数を有する。
【００３８】
したがって、例えば、抵抗が8オームであるスピーカの場合、電流発生器19を形成するためにAB級増幅器の場合に使用されるインダクタンス22は、10μH未満である。
【００３９】
同様に、電圧発生器20を形成するD級増幅器の場合、インダクタンスが1mHであり、抵抗が4オームであるスピーカに給電するために、結合インダクタンスは、100μH未満の値を有する。
【００４０】
本発明によれば、電流発生器19の制御ユニット25Aは、増幅器の制御のために、電流発生器19への入力として、基準電圧発生器18によって出力として提供される電流を表す信号に加えて、結合インダクタンス22の値を表す信号SLを導入するための手段60を含む。手段60の出力は、信号SLを考慮に入れるためにアナログ加算器40の入力に接続される。
【００４１】
図1の実施形態において、これらの手段60は、それらの入力において段62と接続されて、電圧発生器20の出力において提供され、結合インダクタンス22中を循環する電流IDを測定する。この段62は、電圧発生器18の出力において提供される強さiAを受け取るために他の入力がアナログ加算器30の出力に接続される段60のアナログ加算器64に接続される。したがって、アナログ加算器64の出力において、増幅器の出力14における負荷16に提供される強さiLOADが得られ、この強さは、電圧発生器の出力において提供される強さiAと、電流発生器19の出力において提供される強さiDとの合計に等しい。アナログ加算器64の出力は、
【００４２】
【数１】
2017525264.tif 000003
【００４３】
を出力として提供することができる時間66に対して微分段に接続される。
【００４４】
この出力は、乗算器68に接続され、乗算器68の他の入力端子は、結合インダクタンス22の値L(iD)を、それを横断する電流iDの関数として提供する段70に接続される。この段70は、インダクタンス22を横断する強さiDを受け取ることができる入力を含み、この入力は測定段62に接続される。ユニット70は、例えば、出力としてインダクタンス22の値L(iD)をこのインダクタンス中を循環する強さの関数として提供することができる事前に記録された値のテーブルから構成される。
【００４５】
乗算器68の出力は、アナログ加算器40の入力に接続され、結合インダクタンスL(iD)と出力14から負荷に提供される電流の時間に対する微分との積に等しいか、または次式である信号SLを提供する。
【００４６】
【数２】
2017525264.tif 000004
【００４７】
有利には、結合インダクタンスの値を計算するためのユニット70の出力は、乗算器72の入力に接続され、乗算器72の他方の入力は、アナログ加算器30の出力に接続される。乗算器72の出力は、調整器32の入力に接続され、調整器32が、基準電圧発生器18の出力に提供される電流iAを表す信号として、結合インダクタンス22の値と基準電圧発生器18の出力に提供される電流iAを表す信号との積を表す信号LiAを受け取ることが可能になる。
【００４８】
そのような回路により、調整器32の出力に加えて、電流発生器19を制御するために加えられた電圧は、次式に等しいことが理解されよう。
【００４９】
【数３】
2017525264.tif 000005
【００５０】
調整器32の出力がゼロに等しい(そのとき、基準電圧発生器18は任意の電流を提供していない)場合、基準電圧発生器18および電圧発生器20が単位利得を有するので、点24における電圧はVinに等しく、基準電圧発生器18の出力電圧は次式に等しい。
【００５１】
【数４】
2017525264.tif 000006
【００５２】
次いで、インダクタンス22の端子間の電圧は、2つの前述の電圧の差、すなわち次式に等しい。
【００５３】
【数５】
2017525264.tif 000007
【００５４】
これにより、電流iによって横断されたインダクタンスLが、その端子において、次式に等しい電位の差を受けるので、インダクタンス22は電流iLOADによって移動されることに直ちになる。
【００５５】
【数６】
2017525264.tif 000008
【００５６】
これらの条件の下で、負荷16に提供される電流のすべては、電圧発生器20からもたらされる。したがって、信号
【００５７】
【数７】
2017525264.tif 000009
【００５８】
は、比
【００５９】
【数８】
2017525264.tif 000010
【００６０】
を最大にするために発生器20に提供される電圧の完全な推定器である。
【００６１】
前述の結果は、増幅器10の出力14において接続された負荷16にかかわらず、増幅された信号の周波数にかかわらず、および増幅器50の帰還制御の利得にかかわらず、真であることに留意されたい。したがって、理論的には、A級基準電圧発生器18は、任意の電流を提供しない。実際には、A級基準電圧発生器は、各初等関数(微分器、積分器、L22の値など)の性能における小さな欠陥を是正することが意図された弱い電流を提供することで妥協する。
【００６２】
インダクタンスL(iD)の値は、それを横断する電流iDに基づいて大きく(最大-50%まで)および完全に非線形的に変動するので、本発明による回路により、一方においては、それを横断する電流に基づいて電圧発生器20に提供される電圧の推定器による計算に使用されるLの値を変調し、他方においては、L(iD)の値を、それを横断するその電流iDにリンクさせる非線形関数を通じて帰還制御の逆帰還の利得を変調し、インダクタンス22を横断する電流の任意の値に対して帰還制御の利得を最大にすることができるようにし、増幅器を設計するとき、電流ピーク上の結合インダクタンスLの値の50%の減少を考慮に入れるためだけに利得余裕に対して2:1の比を提供しなければならないこと避けることができるようにすることがさらに可能になることを人は分かることができる。
【００６３】
図2に例示するように、是正を加えることにより、A級増幅器によって提供される電流の値が20kHzまで大幅に低減することを人は分かることができる。
【００６４】
次いで、A級増幅器のピーク電流は、図2の上部曲線に例示される最新技術の1500ミリアンペアではなく、わずか150ミリアンペア(下部曲線)である。次いで、A級増幅器における放散は、約10分の1になり、それは以下のように分析される。
-  インダクタンスにおける電流が飽和電流よりもずっと小さいとき、利得の倍増の可能性に関連した2:1の比、および
-  新たな電圧セットポイントの導入に関連した5:1の比。
【００６５】
本発明による増幅器の代替実施形態を例示する以下の図において、同一のまたは対応する要素を指定するために図1の符号と同じ符号が使用される。
【００６６】
図3に例示する代替実施形態は、電圧発生器の出力において提供される電流iDを測定するためのユニット62を有しない。このユニット62は、電圧発生器20の出力において提供される電流iDを推定するためのユニット82に置き換えられる。
【００６７】
推定器80は、増幅される音楽信号Vinを受け取るために線形増幅段42の出力に接続された第1の入力を含む。第2の入力は、電流発生器19の制御ユニット25Aの出力に接続される。この入力は、遅延ユニット54と同一である遅延ユニット84に接続される。
【００６８】
ユニット84の出力は、減算段86に接続され、減算段86の他の入力は、増幅される音楽信号VIMを受け取るために線形増幅段42の出力に接続される。したがって、減算器86は、遅延τだけ遅延された電流発生器19の入力において導入される制御信号と、増幅される音楽信号VIMとの差を計算することができる。減算器86の出力は、除算器88の入力に接続され、除算器88の他の入力は、結合インダクタンス22の値を、それを横断する強さに基づいて計算するためのユニット90に接続される。この除算器88は、減算器86からの差を、計算されたインダクタンスLで除算することができる。
【００６９】
この数量は積分器92内に導入され、積分器92の出力は、基準電圧発生器20によって提供される強さiDの推定値を提供する。積分器92の出力は、その出力において、推定された強さiDに基づいてインダクタンスを提供するために、結合インダクタンスの値Lを推定するためのユニット90の入力にも接続される。
【００７０】
この実施形態により、以前と同じ利点が得られ、それがないと強さiDを測定するためのユニットを有することが必要となり、前記強さは推定されるだけとなることを理解されよう。
【００７１】
推定器は、ここで、結合インダクタンス22の両端において推定された電位の差を積分することによって働き、それを横断する電流iDに基づいて値Lの推定値の非線形計算を実施するために電流または推定器の前の値を使用する。
【００７２】
図4に例示するように、特定の微分における丸め誤差を低減するために、推定器80および手段60において実装されたある計算ユニットを再配列し、簡略化することが可能である。この再配列は以下の数学的特性を使用する。
-  合計の微分は微分の合計に等しい。
-  関数の積分の微分はその関数に等しい。
-  加算は可換であり結合的である。
【００７３】
図4のこの実施形態において、電流iDの推定器80は存在するが、この推定器の出力は制御ユニット25Aの入力においてもはや使用されず、むしろ、それを横断する電流に基づいてインダクタンス22の値Lを決定する結果となるだけである。したがって、この実施形態において、図1および図3のアナログ加算器64は除去される。これは、逆の積分および微分の演算がユニット92および66において実施されるので、可能とされる。
【００７４】
図5の場合、結合インダクタンスの値Lは、それを横断する強さiDに依存しないと仮定される。これは、インダクタンス22が、電流の観点から大きすぎ、磁気飽和現象が無視できるほどである結合インダクタンスの値を有すると仮定されるので可能とされる。あるいは、インダクタンス22は、強磁性材料を使用せずに作ることができ(エアインダクタンス)またはその磁気回路内にギャップを有することができる。磁気飽和現象は、それらが10%未満の飽和であるとき、無視できるほどであるとみなされる。このようにして大きすぎる結合インダクタンスは、50Aの電流に対して0.1μHから100μHの間に含まれる値を有する。
【００７５】
この場合、制御ブロックは簡略化され、アナログ加算器40は、遅延ユニット84によって遅延τだけ遅延された制御信号を入力として受け取るだけである。
【００７６】
別の実施形態によれば、PID調整器32内に導入された基準電圧発生器によって提供される電流を表す値は、文書FR2,873,872に説明される組立てによる、インダクタンス22の端子間で測定された電位の差および結合点24と出力14との間に配列された相補抵抗で与えられる。
【符号の説明】
【００７７】
10  音声増幅器
12  入力
14  出力
16  スピーカ、負荷
18  基準電圧発生器、基準電圧増幅器
19  電流源、電流発生器
20  電圧発生器
22  結合インダクタンス、インピーダンス
23A、23B  インダクタンス
24  結合点
25  接続インピーダンス
25A  制御ユニット
26  差動増幅器、電圧増幅段
27  逆帰還ループ
28A、28B  消費電流、電流センサ
30  アナログ加算器
32  線形調整器、PID調整器
34  線形増幅段、出力
36  微分段、出力
38  積分段、出力
40  アナログ加算器
42  線形増幅段
50  差動増幅器
51  逆帰還ループ
54  遅延段、遅延ユニット
60  手段
62  測定段、ユニット
64  アナログ加算器
66  時間、ユニット
68  乗算器
70  段、ユニット
72  乗算器
80  推定器
82  ユニット
84  遅延ユニット
86  減算段、減算器
88  除算器
90  ユニット
92  積分器、ユニット
【図１】
2017525264.tif 000021
【図２】
2017525264.tif 000022
【図３】
2017525264.tif 000023
【図４】
2017525264.tif 000024
【図５】
2017525264.tif 000025
【国際調査報告】
2017525264.tif 000026
2017525264.tif 000027
2017525264.tif 000028
2017525264.tif 000029