(57)【要約】  キャパシタ構造を作製するための方法は、半導体基板上にポリシリコン構造を作製するステップを含む。本方法は、半導体基板上にＭ１−拡散（ＭＤ）配線を作製するステップをさらに含む。ポリシリコン構造はＭＤ配線を備えたインターリーブ構成で配設される。本方法はまた、キャパシタ構造として、ＭＤ配線および／またはポリシリコン構造のインターリーブ構成を選択的に接続するステップを含む。
2017502496.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタ構造を作製するための方法であって、
半導体基板上に複数のポリシリコン構造を作製するステップと、
前記半導体基板上に複数のＭ１−拡散（ＭＤ）配線を作製するステップであって、前記複数のポリシリコン構造が前記複数のＭＤ配線を備えたインターリーブ構成で配設される、作製するステップと、
前記キャパシタ構造として、前記複数のＭＤ配線および／または前記複数のポリシリコン構造の前記インターリーブ構成を選択的に接続するステップと
を含む、方法。
【請求項２】
前記複数のポリシリコン構造がフローティング電位にある、請求項１に記載の方法。
【請求項３】
前記複数のＭＤ配線内の１つおきの配線が、前記キャパシタ構造の第１の端子として電気的に結合される、請求項２に記載の方法。
【請求項４】
前記複数のＭＤ配線が、前記キャパシタ構造の第１の端子として電気的に結合され、前記複数のポリシリコン構造が、前記キャパシタ構造の第２の端子として電気的に結合される、請求項１に記載の方法。
【請求項５】
前記複数のポリシリコン構造および前記複数のＭＤ配線が、前記半導体基板のシャロートレンチ分離（ＳＴＩ）領域上に直接存在する、請求項１に記載の方法。
【請求項６】
前記キャパシタ構造を作製するのと並行してＦｉｎＦＥＴデバイスを作製するステップをさらに含む、請求項１に記載の方法。
【請求項７】
前記複数のポリシリコン構造のサブセットがゲートコンタクトを含む、請求項６に記載の方法。
【請求項８】
前記キャパシタ構造が、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１に記載の方法。
【請求項９】
半導体基板上の複数のポリシリコン構造と、
前記半導体基板上の複数のＭ１−拡散（ＭＤ）配線であって、前記複数のポリシリコン構造が、前記複数のＭＤ配線を備えたインターリーブ構成で配設され、前記複数のＭＤ配線および／または前記複数のポリシリコン構造が、キャパシタ構造として前記インターリーブ構成で選択的に接続される、複数のＭ１−拡散（ＭＤ）配線と
を含むキャパシタ構造。
【請求項１０】
前記ＭＤ配線がフローティング電位にある、請求項９に記載のキャパシタ構造。
【請求項１１】
前記ポリシリコン構造が前記キャパシタ構造のプレートである、請求項９に記載のキャパシタ構造。
【請求項１２】
前記複数のＭＤ配線内の１つおきの配線が、前記キャパシタ構造の第１の端子として電気的に結合される、請求項９に記載のキャパシタ構造。
【請求項１３】
前記複数のＭＤ配線が、前記キャパシタ構造の第１の端子として電気的に結合され、前記複数のポリシリコン構造が、前記キャパシタ構造の第２の端子として電気的に結合される、請求項９に記載のキャパシタ構造。
【請求項１４】
前記複数のポリシリコン構造および前記複数のＭＤ配線が、前記半導体基板のシャロートレンチ分離（ＳＴＩ）領域上に直接存在する、請求項９に記載のキャパシタ構造。
【請求項１５】
ＦｉｎＦＥＴデバイスをさらに含む、請求項９に記載のキャパシタ構造。
【請求項１６】
前記複数のポリシリコン構造のサブセットがゲートコンタクトを含む、請求項９に記載のキャパシタ構造。
【請求項１７】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項９に記載のキャパシタ構造。
【請求項１８】
キャパシタ構造を作製するための方法であって、
半導体基板上に複数のポリシリコン構造を作製するためのステップと、
前記半導体基板上に複数のＭ１−拡散（ＭＤ）配線を作製するためのステップであって、前記複数のポリシリコン構造が前記複数のＭＤ配線を備えたインターリーブ構成で配設される、作製するためのステップと、
前記キャパシタ構造として、前記複数のＭＤ配線および／または前記複数のポリシリコン構造の前記インターリーブ構成を選択的に接続するためのステップと
を含む、方法。
【請求項１９】
前記キャパシタ構造が、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１８に記載の方法。
【請求項２０】
半導体基板上の複数のポリシリコン構造と、
前記半導体基板上の酸化物拡散領域に導電層を配線するための手段であって、前記複数のポリシリコン構造が、前記配線手段を備えたインターリーブ構成で配設され、前記複数のポリシリコン構造および／または前記配線手段が、キャパシタ構造として前記インターリーブ構成で選択的に接続される、配線するための手段と
を含むキャパシタ構造。
【請求項２１】
前記ポリシリコン構造がフローティング電位にある、請求項２０に記載のキャパシタ構造。
【請求項２２】
前記ポリシリコン構造が前記キャパシタ構造のプレートである、請求項２０に記載のキャパシタ構造。
【請求項２３】
１つおきの配線手段が、前記キャパシタ構造の第１の端子として電気的に結合される、請求項２０に記載のキャパシタ構造。
【請求項２４】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項２０に記載のキャパシタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本開示は、その開示の全体が参照により本明細書に明示的に組み込まれている、２０１３年１１月２０日に出願した、「ＨＩＧＨ  ＤＥＮＳＩＴＹ  ＬＩＮＥＡＲ  ＣＡＰＡＣＩＴＯＲ」という名称の米国仮特許出願第６１／９０６，８３４号の利益を主張するものである。
【０００２】
本開示の態様は、半導体デバイスに関し、より詳細には、半導体構造内のキャパシタに関する。
【背景技術】
【０００３】
混合信号／無線周波数（ＲＦ）回路内で、密度が増加した線形キャパシタは、領域を削減することが望ましい。回転金属酸化物金属（ＲＴＭＯＭ：ｒｏｔａｔｅｄ  ｍｅｔａｌ−ｏｘｉｄｅ−ｍｅｔａｌ）およびフィンガー金属酸化物金属（ＦＭＯＭ：ｆｉｎｇｅｒ  ｍｅｔａｌ−ｏｘｉｄｅ−ｍｅｔａｌ）など、金属キャパシタを使用することが可能である。しかしながら、それらの密度は、非線形である金属酸化物半導体（ＭＯＳ）キャパシタの密度よりもはるかに低い。
【発明の概要】
【課題を解決するための手段】
【０００４】
キャパシタ構造を作製するための方法は、半導体基板上にポリシリコン構造を作製するステップを含む。本方法は、半導体基板上にＭ１−拡散（ＭＤ：Ｍ１  ｔｏ  ｄｉｆｆｕｓｉｏｎ）配線を作製するステップをさらに含む。ポリシリコン構造はＭＤ配線を備えたインターリーブ構成で配設される。本方法はまた、キャパシタ構造として、ＭＤ配線および／またはポリシリコン構造のインターリーブ構成を選択的に接続するステップを含む。
【０００５】
キャパシタ構造は、半導体基板上のポリシリコン構造を含む。本構造はまた、半導体基板上のＭ１−拡散（ＭＤ）配線を含む。ポリシリコン構造はＭＤ配線を備えたインターリーブ構成で配設される。ＭＤ配線および／またはポリシリコン構造は、キャパシタ構造としてインターリーブ構成で選択的に接続される。
【０００６】
キャパシタ構造は、半導体基板上のポリシリコン構造を含む。キャパシタ構造は、半導体基板上の酸化物拡散領域に導電層を配線するための手段を含む。ポリシリコン構造は、配線手段を備えたインターリーブ構成で配設される。ポリシリコン構造および／または配線手段は、キャパシタ構造としてインターリーブ構成で選択的に接続される。
【０００７】
上記は、続く詳細な説明をよりよく理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説したものである。本開示のさらなる特徴および利点について、以下で説明する。本開示は、本開示と同じ目的を果たすための他の構造を修正または設計する基礎として容易に利用できることを、当業者には理解されたい。そのような等価な構造（ｃｏｎｓｔｒｕｃｔｉｏｎ）が、添付の特許請求の範囲に記載の本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の特徴になると考えられる新規な特徴は、本開示の構成（ｏｒｇａｎｉｚａｔｉｏｎ）と動作方法の両方に関して、さらなる目的および利点とともに、以下の説明を添付の図と併せ検討することからよりよく理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているに過ぎず、本開示の制限を定めるものではないことを、明確に理解されたい。
【０００８】
本開示のより完全な理解が得られるように、ここで、以下の説明を添付の図面と併せて参照する。
【図面の簡単な説明】
【０００９】
【図１】本開示の一態様によるＦｉｎＦＥＴ構造を示す図である。
【図２】本開示の一態様によるキャパシタ構造を示す図である。
【図３】本開示の別の態様によるキャパシタ構造を示す図である。
【図４】本開示の一態様によるキャパシタ構造を作製するための方法を示すプロセスフロー図である。
【図５】本開示の一構成が有利に採用され得る例示的なワイヤレス通信システムを示すブロック図である。
【図６】一構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【００１０】
添付の図面に関して以下に記載する詳細な説明は、様々な構成の説明として意図されており、本明細書で説明する概念が実践され得る構成のみを表すことは意図されていない。詳細な説明は、様々な概念の完全な理解を与える目的で特定の詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にすることを回避するために、よく知られている構造および構成要素がブロック図の形態で示されている。本明細書の説明では、「および／または」という用語の使用は、「包含的論理和」を表すことを意図し、「または」という用語の使用は、「排他的論理和」を表すことを意図する。
【００１１】
キャパシタは、電荷を蓄積するために集積回路内で使用される受動素子である。キャパシタは、プレート間の絶縁材料と導電性があるプレートまたは構造を使用して作られることが多い。所与のキャパシタ用の蓄積の量、すなわち、キャパシタンスは、それらのプレートおよび絶縁体を作るために使用される材料、プレートの面積、およびプレート間の間隔を条件とする。絶縁材料は誘電材料であることが多い。
【００１２】
キャパシタは、半導体チップ上の広い領域を消費し得るが、これは多くの設計はチップの基板上にキャパシタを配置するためである。この手法は、大量の基板領域を占有し、これは、能動デバイスに利用可能な領域を削減する。別の手法は、垂直平行板（ＶＰＰ）キャパシタとして知られている場合がある垂直構造を作成することである。ＶＰＰキャパシタ構造は、チップ上の材料層の積層によって作成され得る。しかしながら、これらの構造はあまり多くの電荷を蓄積しないという点で、ＶＰＰ構造はより低い容量性ストレージ、またはより低い「密度」を有する。この配線およびビア層導電性トレースはサイズの点で非常に小さい。ＶＰＰ構造における配線とビア層導電性トレースとの間の間隔は設計規則によって制限され、これは、結果として、そのような構造に関してある種の所望されるキャパシタンスを達成するために広い領域をもたらすことが多い。「垂直」として説明するが、これらの構造は、基板の表面に対して実質的に直交する任意の方向、または半導体作製プロセスを使用して、基板に対して実質的に平行でない他の角度であり得る。
【００１３】
半導体作製プロセスは、しばしば、３つの部分に分割される。すなわち、フロントエンドオブライン（ＦＥＯＬ：ｆｒｏｎｔ  ｅｎｄ  ｏｆ  ｌｉｎｅ）、ミドルオブライン（ＭＯＬ：ｍｉｄｄｌｅ  ｏｆ  ｌｉｎｅ）、およびバックエンドオブライン（ＢＥＯＬ：ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）である。フロントエンドオブラインプロセスは、ウエハ作成と、絶縁と、ウェル形成と、ゲートパターニングと、スペーサと、ドーパント注入とを含む。ミドルオブラインプロセスは、ゲートおよび端子コンタクト形成を含む。しかしながら、ミドルオブラインプロセスのゲートおよび端子コンタクト形成は、特にリソグラフィパターニングに関して、作製フローのますます困難な部分となっている。バックエンドオブラインプロセスは、ＦＥＯＬデバイスに結合するための配線および誘電体層を形成することを含む。これらの配線は、プラズマ強化化学蒸着（ＰＥＣＶＤ）堆積層間絶縁（ＩＬＤ）材料を使用してデュアルダマシンプロセスで作製され得る。
【００１４】
より最近では、現在、近代のマイクロプロセッサ内で配線されている大量のトランジスタにより、回路用の配線レベルの数はかなり増大した。数が増大したトランジスタをサポートするために増大された数の配線レベルは、ゲートおよび端子接触形成を実行するために、より複雑なミドルオブラインプロセスに関連する。
【００１５】
特に、リソグラフィの進歩は、集積回路チップ上のライン間隔を２０ナノメートル未満に削減した。より多くのラインの電荷蓄積を同じ量の材料内に配置することができるため、これらの削減されたライン間隔の使用はキャパシタンスの利用可能な領域を増大する。さらに、ミドルオブライン配線構造の使用は、本開示の一態様で説明するように、改善されたキャパシタ構造を可能にする。
【００１６】
本明細書で説明するように、ミドルオブライン配線層は、第１の導電層（たとえば、金属１（Ｍ１））を集積回路の酸化物拡散（ＯＤ）層に接続するため、ならびに、Ｍ１を集積回路の能動デバイスに接続するための導電配線を指す場合がある。Ｍ１を集積回路のＯＤ層に接続するためのミドルオブライン配線層は、「ＭＤ１」および「ＭＤ２」と呼ばれる場合があり、これらは、本明細書で、集合的に「ＭＤ配線」と呼ばれる。Ｍ１を集積回路のポリシリコンゲートに接続するためのミドルオブライン配線層は、「ＭＰ」または「ＭＰ配線」と呼ばれる場合がある。
【００１７】
本開示の一態様は、ＦｉｎＦＥＴ技術を使用して線形キャパシタを構築するための方法について説明する。一構成では、線形キャパシタのキャパシタンス密度は、Ｍ１−拡散（ＭＤ）配線とポリシリコン構造の両方を使用して増加される。本開示の一態様は、ＭＤ配線間にフローティングポリシリコン構造を備えたＭＤ−ＭＤキャパシタについて説明する。ＭＤ−ＭＤキャパシタは、ＲＴＭＯＭ／ＦＭＯＭ構造よりも高い密度を有し、より高い電圧公差とＱ値とをやはり有し得る。本開示の別の態様は、本開示のＭＤ−ＭＤキャパシタよりもさらに高い密度を有し得るが、より低い電圧公差とより低いＱ値とを有し得るＭＤ−ポリシリコンキャパシタについて説明する。本開示のこれらの態様は、削減された（＜２０ナノメートル）ライン間隔のためにより高い密度規格を満たしながら、レイアウト設計制約範囲内のＭＤ配線とポリシリコン構造とを利用する。
【００１８】
本開示では、ポリシリコンという用語は、Ｈｉ−Ｋ誘電体金属ゲート、ならびに任意の他の導電性ゲートを含む、任意のタイプのゲート材料を記述することを目的とする。「ポリシリコン」は、ゲートを指すとき、説明を簡単にするために使用される。
【００１９】
図１は、本開示の一態様によるＦｉｎＦＥＴ構造を示す。ＦｉｎＦＥＴ構造１００は、基板１０２と酸化物拡散（ＯＤ）の活性領域１０４とを含む。基板上で、金属−拡散（ＭＤ）配線１０６は、ＯＤ１０４上の第１の導電（たとえば、金属、ポリシリコン、または他の導電）層であり得る。加えて、シャロートレンチ分離（ＳＴＩ）層１１０上のＭＤ配線１０８は、ＦｉｎＦＥＴ構造１００の他の層内のエッチングエリアを介して堆積される。ＭＤ配線１０６および１０８は、タングステン（Ｗ）、銅（Ｃｕ）、または他の導電材料であり得る。ポリシリコン構造（ＰＯ１）１１２を、図１に示すように、ＳＴＩ層１１０上に堆積させることも可能である。ＭＤ配線１０６、１０８、およびポリシリコン構造１１２上の電圧を制御することによって、回路が制御される。ビアまたはコンタクト（Ｖ０）１１４は、ポリシリコン構造１１２およびＭＤ配線１０６、１０８へのアクセスを可能にする。
【００２０】
図２は、本開示の一態様によるキャパシタ構造２００を示す。ＭＤ配線１０８は、ＳＴＩ層１１０上にあり、ポリシリコン構造１１２とインターリーブされる。第１の導電層２０２（たとえば、Ｍ１）は、ビア／コンタクトＶ０  １１４を介してＭＤ配線１０８に結合される。第１の導電層２０２は、キャパシタ端子２０４および２０６として１つおきの導電層接続を使用して結合され得るか、またはキャパシタ構造２００を作成するために所望される任意の形で結合され得る。キャパシタ端子２０４および２０６は、キャパシタ構造２００の端子である。
【００２１】
ＭＤ配線１０８間のポリシリコン構造１１２は、ＭＤ配線１０８によって作成された「プレート」間の誘電材料として、追加の相対的な誘電率（Ｋ）を提供する。ポリシリコン構造１１２の電気的にフローティング状態のポリシリコン構造をその間に備えたＭＤ配線１０８間の効果的な間隔は、およそ３０ナノメートルであり得る。この効果的な間隔は、従来のキャパシタのおよそ半分である。ＭＤ配線の重複高さは、およそ７０ナノメートルであり得る。この構成では、キャパシタ構造２００は、従来のＭＯＭキャパシタのキャパシタンスのおよそ４倍を提供する。ビアＶ０  １１４を介して第１の導電層２０２（たとえば、Ｍ１）に結合されたＭＤ配線１０８は、公差を減少させ、キャパシタ構造２００のＱ値を増大させるのに役立つ。ＭＤ配線１０８（たとえば、「フィンガー」）間のポリシリコン構造１１２は、キャパシタ密度を増大させるのに役立ち、作製の間にポリシリコン密度規格を満たすのに役立つ。キャパシタ構造２００を、従来のキャパシタなど、他のキャパシタで積層することも可能である。
【００２２】
図３は、本開示の別の態様によるキャパシタ構造３００を示す。ＭＤ配線１０８は、ＳＴＩ層１１０上にあり、図２に示すように、ポリシリコン構造１１２はＭＤ配線１０８とインターリーブされる。第１の導電層２０２（たとえば、Ｍ１）は、ビア／コンタクトＶ０  １１４を介してＭＤ配線１０８に結合される。ポリシリコン構造１１２はキャパシタ端子２０４に結合される。ポリシリコン構造１１２は、キャパシタ構造の外部に存在し得るＭＰ配線とビアとを介して第１の導電層２０２に（たとえば、端子導電層Ｍ１）に結合され得る。第１の導電層２０２は、キャパシタ構造２００を作成するためにキャパシタ端子２０６に結合され得る。
【００２３】
この構造では、ポリシリコン構造１１２は、このとき、ＭＤ配線１０８により近接し、減少した電圧公差を備えたキャパシタ構造３００を形成する。減少した電圧公差が提供されるのは、キャパシタ端子２０４および２０６の間の誘導体が単位体積あたりより高い電場を受けるためである。しかしながら、キャパシタ構造３００は、本開示の本態様では、所与のキャパシタンス用のエリアを削減させる。この効果的な間隔は、従来のキャパシタの間隔のおよそ１／４である。キャパシタ構造３００を、従来のキャパシタで積層することも可能である。キャパシタ構造２００および３００の一側面に結合されるとして示されるが、キャパシタ端子２０４および２０６は、本開示の態様で言及される態様から逸脱せずに、キャパシタ構造２００および３００内の他の場所に結合されてもよい。
【００２４】
図４は、本開示の一態様によるキャパシタ構造を作製するための方法４００を示すプロセスフロー図である。ブロック４０２で、半導体基板上にポリシリコン構造を作製する。ポリシリコン構造は、たとえば、図２に示したポリシリコン構造１１２であり得る。ブロック４０４で、半導体基板上にＭＤ配線を作製する。ＭＤ配線は、たとえば、図２に示したＭＤ配線１０８であり得る。ポリシリコン構造は、図２に示したＭＤ配線を備えたインターリーブ構成で配設され得る。ブロック４０６で、ＭＤ配線および／またはポリシリコン構造を、図２に示したキャパシタ構造としてインターリーブ構成で選択的に接続する。
【００２５】
本開示のさらなる態様によれば、キャパシタ構造について説明する。一構成では、デバイスは半導体基板上のポリシリコン構造を含む。ポリシリコン構造は、図２に示したポリシリコン構造１１２であり得る。キャパシタ構造はまた、半導体基板上でＭ１を酸化物拡散領域に配線するための手段を含む。一構成では、ポリシリコン構造は、配線手段を備えたインターリーブ構成で配設される。この構成では、ポリシリコン構造および／または配線手段は、キャパシタ構造としてインターリーブ構成で選択的に接続される。配線手段は、図２に示したようなＭＤ配線１０８であり得る。別の態様では、前述の手段は、前述の手段によって具陳された機能を実行するように構成された任意の構成または任意の材料であり得る。
【００２６】
図５は、本開示の一態様が有利に採用され得る例示的なワイヤレス通信システム５００を示すブロック図である。説明のために、図５は、３つの遠隔ユニット５２０、５３０、および５５０と、２つの基地局５４０とを示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有し得ることを理解されよう。遠隔ユニット５２０、５３０および５５０は、ＩＣデバイス５２５Ａ、５２５Ｃおよび５２５Ｂを含み、これらは開示するキャパシタを含む。基地局、スイッチングデバイス、ネットワーク機器などの他のデバイスも、開示するキャパシタを含み得ることを認識されよう。図５は、基地局５４０から遠隔ユニット５２０、５３０、および５５０への順方向リンク信号５８０、ならびに遠隔ユニット５２０、５３０、および５５０から基地局５４０への逆方向リンク信号５９０を示す。
【００２７】
図５では、遠隔ユニット５２０はモバイル電話として示され、遠隔ユニット５３０はポータブルコンピュータとして示され、遠隔ユニット５５０は、ワイヤレスローカルループシステムにおける固定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、あるいはそれらの組合せとすることができる。図５は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットに限定されない。本開示の態様は、開示したキャパシタを含む多くのデバイスにおいて、適切に採用され得る。
【００２８】
図６は、上記で開示したキャパシタなどの半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション６００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅやＯｒＣＡＤなどの設計ソフトウェアを収容するハードディスク６０１を含む。設計用ワークステーション６００はまた、回路６１０の設計または、キャパシタなどの半導体構成要素６１２の設計を容易にするために、ディスプレイ６０２を含む。記憶媒体６０４は、回路６１０または半導体構成要素６１２の設計を有形に記憶するために提供される。回路６１０または半導体構成要素６１２の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットにおいて記憶媒体６０４に記憶され得る。記憶媒体６０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション６００は、記憶媒体６０４からの入力を受け入れるか、または記憶媒体６０４への出力を書き込むための駆動装置６０３を含む。
【００２９】
記憶媒体６０４上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを指定することができる。データはさらに、論理シミュレーションに関連するタイミングダイアグラムまたはネット回路などの論理検証データをさらに含み得る。記憶媒体６０４にデータを提供すると、半導体ウエハを設計するためのプロセス数を削減させることによって、回路６１０または半導体構成要素６１２の設計が容易になる。
【００３０】
本開示のさらなる態様によれば、キャパシタ構造を開示する。一構成では、キャパシタ構造は、半導体基板上に電荷を蓄積するための第１の手段を含む。第１の手段は、ポリシリコン構造１１２であり得る。キャパシタ構造はまた、半導体基板上に電荷を蓄積するための第２の手段を含む。第２の手段は、ＭＤ配線１０８であり得る。別の態様では、前述の手段は、前述の手段によって具陳された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。
【００３１】
ファームウェアおよび／またはソフトウェアによる実装の場合、本明細書において説明した機能を実行するモジュール（たとえば手続き、関数など）を用いて、方法を実装することができる。本明細書において説明した方法を実装する際に、命令を有形に具現化する機械可読媒体を使用することができる。たとえば、ソフトウェアコードをメモリに記憶させ、プロセッサユニットによって実行することができる。メモリは、プロセッサユニット内またはプロセッサユニットの外部に実装されていてよい。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
【００３２】
機能は、ファームウェアおよび／またはソフトウェアとして実装する場合、１つもしくは複数の命令またはコードとしてコンピュータ可読媒体上に記憶させることができる。例として、データ構造を符号化したコンピュータ可読媒体、およびコンピュータプログラムを符号化したコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータがアクセスすることのできる利用可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータによってアクセスされ得る他の媒体を含むことができ、本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生するが、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００３３】
コンピュータ可読媒体におけるストレージに加えて、命令および／またはデータは、通信装置内に含まれる伝送媒体における信号として提供することができる。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含むことができる。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実装させるように構成される。
【００３４】
以上、本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって定められる本開示の技術から逸脱することなく、本明細書において様々な変更、置換、および改変を行えることを理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されることは意図されない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する構成と実質的に同じ機能を実行するか、もしくは実質的に同じ結果を実現する、現存するもしくは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むものとする。
【００３５】
本明細書で本開示に関連して説明された様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者ならさらに理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが、上記ではその機能に関して一般的に説明された。そのような機能がハードウェアとして実装されるか、それともソフトウェアとして実装されるかは、特定の応用分野およびシステム全体に対して課される設計制限に依存する。当業者は、説明された機能を各々の特定の応用分野について様々な方式で実装し得るが、そのような実装判断は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
【００３６】
本明細書の開示に関連して説明した様々な例示的論理ブロック、モジュール、および回路は、本明細書で説明した機能を実施するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェア構成要素、またはそれらの任意の組合せとともに実装あるいは実施され得る。汎用プロセッサはマイクロプロセッサでよいが、別の方法として、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラまたはステートマシンでよい。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
【００３７】
本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接的に、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体に常駐することができる。例示的記憶媒体がプロセッサに結合され、プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるようにする。代替案では、記憶媒体は、プロセッサに一体とされ得る。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在し得る。ＡＳＩＣは、ユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリート構成要素として存在し得る。
【００３８】
１つまたは複数の例示的設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、コンピュータ可読記憶媒体上に１つもしくは複数の命令またはコードとして格納あるいは送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムの１つの場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用または特殊用途コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、もしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の規定のプログラムコード手段を搬送もしくは格納するために使用され得、汎用もしくは専用コンピュータ、または汎用もしくは専用プロセッサによってアクセスされ得る任意の他の媒体を含み得る。また、任意の接続が適切にコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（「ＤＳＬ」）、もしくは赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用する場合、ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）およびＢｌｕ−ｒａｙ（登録商標）ディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００３９】
本開示の前述の説明は、いかなる当業者も本開示を作製または使用できるようにするために提供される。本開示に対する様々な修正形態が当業者には容易に明らかとなり、本明細書で定義する一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明する例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
【符号の説明】
【００４０】
１００  ＦｉｎＦＥＴ構造
１０２  基板
１０４  活性領域
１０６  金属−拡散（ＭＤ）配線
１０８  ＭＤ配線
１１０  トレンチ分離（ＳＴＩ）層
１１２  ポリシリコン構造（ＰＯ１）
１１４  ビアまたはコンタクト（Ｖ０）、ビア／コンタクト
２００  キャパシタ構造
２０２  第１の導電層
２０４  キャパシタターミナル
２０６  キャパシタターミナル
３００  キャパシタ構造
４００  方法
５００  ワイヤレス通信システム
５２０  遠隔ユニット
５２５Ａ  ＩＣデバイス
５２５Ｂ  ＩＣデバイス
５２５Ｃ  ＩＣデバイス
５３０  遠隔ユニット
５４０  基地局
５５０  遠隔ユニット
５８０  順方向リンク信号
５９０  逆方向リンク信号
６００  設計用ワークステーション
６０１  ハードディスク
６０２  ディスプレイ
６０３  駆動装置
６０４  記憶媒体
６１０  回路
６１２  半導体構成要素
【図１】
2017502496.tif 000003
【図２】
2017502496.tif 000004
【図３】
2017502496.tif 000005
【図４】
2017502496.tif 000006
【図５】
2017502496.tif 000007
【図６】
2017502496.tif 000008
【国際調査報告】
2017502496.tif 000009
2017502496.tif 000010
2017502496.tif 000011
2017502496.tif 000012
2017502496.tif 000013