(57)【要約】  相変化メモリのためのデータ記憶方法および制御装置が提供される。相変化メモリのためのデータ記憶方法は、記憶対象データがマルチビットデータである、記憶対象データを取得するステップ（S101）と、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップであって、書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、少なくとも2つの連続パルスは同じ振幅を有し、少なくとも2つの連続パルスの振幅は、記憶対象データに応じて決定される値である、ステップ（S102）と、記憶部が結晶状態に切り替わることを可能にするように、消去パルス信号を相変化メモリの記憶部に印加するステップ（S103）と、記憶部の第1の抵抗値に対応するアモルファス状態を用いて記憶対象データを表現するように、記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、書き込みパルス信号を記憶部に印加するステップ（S104）と、を含む。熱クロストークの問題は、多値記憶中に解決され得る。
2017528862.tif 000002
【特許請求の範囲】
【請求項１】
相変化メモリのためのデータ記憶方法であって、
記憶対象データを取得するステップであって、前記記憶対象データがマルチビットデータである、ステップと、
前記記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップであって、前記書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、前記少なくとも2つの連続パルスは同じ振幅を有し、前記少なくとも2つの連続パルスの前記振幅は、前記記憶対象データに応じて決定される値である、ステップと、
記憶部が結晶状態に切り替わることを可能にするように、前記消去パルス信号を前記相変化メモリの前記記憶部に印加するステップと、
前記記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、前記書き込みパルス信号を前記記憶部に印加するステップであって、前記記憶部の前記第1の抵抗値に対応する前記アモルファス状態を用いて前記記憶対象データを表現するように、前記第1の抵抗値および前記少なくとも2つの連続パルスの前記振幅が特定の関数関係を満たす、ステップと
を含む、方法。
【請求項２】
前記記憶対象データが前記マルチビットデータ内の最大データであるか最小データであるかを判定するステップをさらに含む方法であって、
前記記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成する前記ステップが、
前記記憶対象データが前記マルチビットデータ内の前記最大データまたは前記最小データでない場合には、前記記憶対象データに応じた前記消去パルス信号および前記書き込みパルス信号を生成するステップ
を含む、請求項1に記載の方法。
【請求項３】
前記記憶対象データが前記マルチビットデータ内の前記最大データまたは前記最小データである場合に、前記記憶対象データに応じた前記消去パルス信号を生成するステップと、前記記憶部の前記結晶状態を用いて前記記憶対象データを表現するように、前記記憶部が前記結晶状態に切り替わることを可能にするように前記記憶部に前記消去パルス信号を印加するステップと
をさらに含む、請求項2に記載の方法。
【請求項４】
前記少なくとも2つの連続パルスが同じパルス幅を有する、請求項1から3のいずれか一項に記載の方法。
【請求項５】
前記少なくとも2つの連続パルスのパルス幅範囲が30ns〜50nsである、請求項4に記載の方法。
【請求項６】
前記少なくとも2つの連続パルスの間隔の範囲が5ns〜15nsである、請求項1から5のいずれか一項に記載の方法。
【請求項７】
前記消去パルス信号および前記書き込みパルス信号が電圧信号であるか、または前記消去パルス信号および前記書き込みパルス信号が電流信号である、請求項1から6のいずれか一項に記載の方法。
【請求項８】
前記書き込みパルス信号が少なくとも2つの連続パルスを含む電圧信号であり、前記少なくとも2つの連続パルスのそれぞれの振幅範囲が0．5V〜1．5Vである、請求項7に記載の方法。
【請求項９】
相変化メモリのための制御装置であって、
記憶対象データを取得するように構成された取得モジュールであって、前記記憶対象データがマルチビットデータである、取得モジュールと、
前記記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するように構成された生成モジュールであって、前記書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、前記少なくとも2つの連続パルスは同じ振幅を有し、前記少なくとも2つの連続パルスの前記振幅は、前記記憶対象データに応じて決定される値である、生成モジュールと、
記憶部が結晶状態に切り替わることを可能にするように、前記消去パルス信号を前記相変化メモリの前記記憶部に印加し、前記記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、前記書き込みパルス信号を前記記憶部に印加するように構成された制御モジュールであって、前記記憶部の前記第1の抵抗値に対応する前記アモルファス状態を用いて前記記憶対象データを表現するように、前記第1の抵抗値および前記少なくとも2つの連続パルスの前記振幅が特定の関数関係を満たす、制御モジュールと
を備えた、制御装置。
【請求項１０】
前記記憶対象データが前記マルチビットデータ内の最大データであるか最小データであるかを判定するように構成された判定モジュールをさらに備えた装置であって、
前記生成モジュールは、前記記憶対象データが前記マルチビットデータ内の前記最大データまたは前記最小データでない場合には、前記記憶対象データに応じた前記消去パルス信号および前記書き込みパルス信号を生成するようにさらに構成されている、
請求項9に記載の装置。
【請求項１１】
前記生成モジュールが、前記記憶対象データが前記マルチビットデータ内の前記最大データまたは前記最小データである場合に、前記記憶対象データに応じた前記消去パルス信号を生成するようにさらに構成され、
前記制御モジュールが、前記記憶部の結晶状態を用いて前記記憶対象データを表現するように、前記記憶部が前記結晶状態に切り替わることを可能にするように前記記憶部に前記消去パルス信号を印加するようにさらに構成されている
請求項10に記載の装置。
【請求項１２】
プロセッサと制御バスとを備えた相変化メモリのための制御装置であって、前記プロセッサは、前記制御バスを用いて前記相変化メモリの記憶部に接続され、
前記プロセッサは、請求項1から8のいずれか一項に記載の前記相変化メモリのためのデータ記憶方法を実行し、データ記憶を実行するために前記制御バスを用いて前記記憶部を制御するように構成されている、
制御装置。
【請求項１３】
コンピュータのプロセッサが呼び出して実行するためのコンピュータ実行可能命令を含むコンピュータ可読媒体であって、前記コンピュータ実行可能命令は、請求項1から8のいずれか一項に記載の前記相変化メモリのための前記データ記憶方法に対応するコンピュータ命令を含む、コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、データ記憶技術に関し、特に、相変化メモリのためのデータ記憶方法および制御装置に関する。
【背景技術】
【０００２】
相変化メモリ（Phase Change Memory、略してPCM）は、目下、急速に開発されている新規の不揮発性メモリである。相変化メモリは、結晶状態とアモルファス状態の相変化材料により表現される異なる抵抗値を用いて対応するデータを記憶し、書き換え可能なコンパクトディスク（Compact Disc、略してCD）や書き換え可能なデジタルバーサタイルディスク（Digital Versatile Disc、略してDVD）に広く適用されている。大量の情報記憶の要求を満たすためには、相変化メモリの高密度記憶に関する研究が特に重要であると思われる。高密度相変化メモリを実現するための従来の方法は、相変化部の領域を減少させ、周辺回路の領域を減少させることを含む。前者は、部品構造を改善する必要があり、フォトリソグラフィサイズによって制限され、後者は集積回路設計を最適化する必要がある。
【０００３】
上述の問題を解決するために、多値記憶技術が生まれる。従来のバイナリ記憶方法とは異なり、多値記憶技術は、相変化材料の結晶状態とアモルファス状態との間の抵抗差を十分に利用して、少なくとも2ビット（bit）のデータを1つの記憶部に格納することができる。従来技術において、相変化メモリに多値記憶を実現するための方法は、一般に、消去プロセス（SET）および書き込みプロセス（RESET）を含む。消去プロセスは、相変化メモリの記憶部に低振幅かつ長パルス幅のパルスを印加することで、記憶部が安定した低抵抗の結晶状態になるようにすることである。書き込みプロセスは、記憶部が高抵抗のアモルファス状態にある記憶部に高振幅かつ短パルス幅の単一パルスを印加することである。相変化メモリの記憶部の抵抗値は、印加されるプログラミングパルスの幅および振幅に応じて変化するので、異なる振幅および異なるパルス幅を有する単一パルスを記憶部に印加することによって、記憶部は異なる抵抗値に対応するアモルファス状態を有することができる。異なる抵抗値に対応するアモルファス状態は、異なる記憶状態に対応し、相変化メモリにおける多値記憶を実現する。
【０００４】
従来技術では、高振幅かつ短パルス幅の単一パルスを用いて多値記憶が実現されている。しかしながら、相変化メモリの記憶部に高振幅かつ短パルス幅の単一パルスを印加すると、記憶部の温度が非常に速く上昇し、熱クロストークが発生する。
【発明の概要】
【０００５】
本発明の実施形態は、従来の相変化メモリに多値記憶を実現する際に発生する熱クロストークの問題を解決するために、相変化メモリのためのデータ記憶方法および制御装置を提供する。
【課題を解決するための手段】
【０００６】
第1の態様によれば、本発明の一実施形態は、相変化メモリのためのデータ記憶方法を提供し、方法は、記憶対象データを取得するステップであって、記憶対象データがマルチビットデータである、ステップと、
記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップであって、書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、少なくとも2つの連続パルスは同じ振幅を有し、少なくとも2つの連続パルスの振幅は、記憶対象データに応じて決定される値である、ステップと、
記憶部が結晶状態に切り替わることを可能にするように、消去パルス信号を相変化メモリの記憶部に印加するステップと、
記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、書き込みパルス信号を記憶部に印加するステップであって、記憶部の第1の抵抗値に対応するアモルファス状態を用いて記憶対象データを表現するように、第1の抵抗値および少なくとも2つの連続パルスの振幅が特定の関数関係を満たす、ステップと
を含む。
【０００７】
第1の態様によれば、第1の態様の第1の可能な実施態様において、方法は、
記憶対象データがマルチビットデータ内の最大データであるか最小データであるかを判定するステップをさらに含み、
記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップは、
記憶対象データがマルチビットデータ内の最大データまたは最小データでない場合には、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップを含む。
【０００８】
第1の態様の第1の可能な実施態様によれば、第2の可能な実施態様において、方法は、
記憶対象データがマルチビットデータ内の最大データまたは最小データである場合に、記憶対象データに応じた消去パルス信号を生成するステップと、記憶部の結晶状態を用いて記憶対象データを表現するように、記憶部が結晶状態に切り替わることを可能にするように記憶部に消去パルス信号を印加するステップと
をさらに含む。
【０００９】
第1の態様、または第1の態様の第1もしくは第2の可能な実施態様によれば、第3の可能な実施形態において、少なくとも2つの連続パルスは同じパルス幅を有する。
【００１０】
第1の態様の第3の可能な実施態様によれば、第4の可能な実施態様において、少なくとも2つの連続パルスのパルス幅範囲は30ns〜50nsである。
【００１１】
第1の態様、または第1の態様の第1から第4の可能な実施態様のいずれかによれば、第5の可能な実施態様において、少なくとも2つの連続パルスの間隔の範囲は5ns〜15nsである。
【００１２】
第1の態様、または第1の態様の第1から第5の可能な実施態様のいずれかによれば、第6の可能な実施態様において、消去パルス信号および書き込みパルス信号は電圧信号であるか、または消去パルス信号および書き込みパルス信号は電流信号である。
【００１３】
第1の態様の第6の可能な実施態様によれば、第7の可能な実施態様において、書き込みパルス信号は、少なくとも2つの連続パルスを含む電圧信号であり、少なくとも2つの連続パルスの各々の振幅範囲は0．5V〜1．5Vである。
【００１４】
第2の態様によれば、本発明の一実施形態は、相変化メモリのための制御装置をさらに提供し、制御装置は、
記憶対象データを取得するように構成された取得モジュールであって、記憶対象データがマルチビットデータである、取得モジュールと、
記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するように構成された生成モジュールであって、書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、少なくとも2つの連続パルスは同じ振幅を有し、少なくとも2つの連続パルスの振幅は、記憶対象データに応じて決定される値である、生成モジュールと、
記憶部が結晶状態に切り替わることを可能にするように、消去パルス信号を相変化メモリの記憶部に印加し、記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、書き込みパルス信号を記憶部に印加するように構成された制御モジュールであって、記憶部の第1の抵抗値に対応するアモルファス状態を用いて記憶対象データを表現するように、第1の抵抗値および少なくとも2つの連続パルスの振幅が特定の関数関係を満たす、制御モジュールと
を含む。
【００１５】
第2の態様によれば、第2の態様の第1の可能な実施態様において、制御装置は、
記憶対象データがマルチビットデータ内の最大データであるか最小データであるかを判定するように構成された判定モジュールをさらに含み、
生成モジュールは、記憶対象データがマルチビットデータ内の最大データまたは最小データでない場合には、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するようにさらに構成される。
【００１６】
第2の態様の第1の可能な実施態様によれば、第2の可能な実施態様において、生成モジュールは、記憶対象データがマルチビットデータ内の最大データまたは最小データである場合に、記憶対象データに応じた消去パルス信号を生成するようにさらに構成され、
制御モジュールは、記憶部の結晶状態を用いて記憶対象データを表現するように、記憶部が結晶状態に切り替わることを可能にするように記憶部に消去パルス信号を印加するようにさらに構成される。
【００１７】
第3の態様によれば、本発明の一実施形態は、プロセッサと制御バスとを含む相変化メモリのための制御装置をさらに提供し、プロセッサは、制御バスを用いて相変化メモリの記憶部に接続され、
プロセッサは、前述の説明のいずれかに記載の相変化メモリのためのデータ記憶方法を実行し、データ記憶を実行するために制御バスを用いて記憶部を制御するように構成される。
【００１８】
第4の態様によれば、本発明の一実施形態は、コンピュータのプロセッサが呼び出して実行するためのコンピュータ実行可能命令を含むコンピュータ可読媒体をさらに提供し、コンピュータ実行可能命令は、前述の説明のいずれかに記載の相変化メモリのためのデータ記憶方法に対応するコンピュータ命令を含む。
【００１９】
本発明の実施形態で提供される相変化メモリのためのデータ記憶方法および制御装置によれば、少なくとも2つの連続パルスを含む書き込みパルス信号が記憶対象データに応じて生成され、記憶対象データを表現するために、記憶対象データに対応する抵抗値に応じて記憶部がアモルファス状態に切り替わることを可能にするように、書き込みパルス信号が相変化メモリの記憶部に印加され、これにより単一の記憶部に多値記憶を実現することができる。書き込みパルス信号は少なくとも2つの連続パルスを含むため、一度に記憶部の温度上昇を低減することができ、過熱に起因する熱クロストークの問題を緩和することができる。
【００２０】
より明確に本発明の実施形態または従来技術における技術的解決策を説明するために、本実施形態または従来技術を説明するために必要な添付の図面を以下に簡単に説明する。明らかに、以下の説明において添付の図面は、本発明のいくつかの実施形態を示し、当業者は、創造的な取り組みをすることなく、これらの添付図面から他の図面をさらに導き出すことが可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態1に係る相変化メモリのためのデータ記憶方法のフローチャートである。
【図２】本発明の実施形態2に係る相変化メモリのためのデータ記憶方法のフローチャートである。
【図３Ａ】本発明の実施形態3に係る相変化メモリのためのデータ記憶方法のフローチャートである。
【図３Ｂ】本発明の実施形態3に係る相変化メモリのための別のデータ記憶方法のフローチャートである。
【図４】相変化メモリの記憶部の概略的な回路接続図である。
【図５】本発明の実施形態4に係る相変化メモリのためのデータ記憶方法のフローチャートである。
【図６】本発明の実施形態5に係る相変化メモリのための制御装置の概略構成図である。
【図７】本発明の実施形態6に係る相変化メモリの制御装置と相変化メモリとの接続を示す模式図である。
【図８】本発明の実施形態7に係るコンピュータ可読媒体の概略構成図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態の目的、技術的解決策、および利点をより明確にするために、本発明の実施形態における技術的解決策を、本発明の実施形態における添付の図面を参照して、より明確かつ完全に以下に説明する。明らかに、説明される実施形態は、本発明の実施形態のすべてではなく、一部である。創造的な取り組みをすることなく、本発明の実施形態に基づいて当業者によって得られる他のすべての実施形態は、本発明の保護範囲内に含まれるものとする。
【００２３】
一実施形態では、相変化メモリのためのデータ記憶方法が提供される。マルチビットの記憶対象データに応じた書き込みパルス信号を生成することができ、ここで、書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、少なくとも2つの連続パルスは同じ振幅を有し、少なくとも2つの連続パルスの振幅は、マルチビットの記憶対象データに応じて決定される必要があり、また、記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、書き込みパルス信号を記憶部に印加することができる。第1の抵抗値は、書き込みパルス信号の振幅に関連する。このように、記憶部は、異なる振幅の書き込みパルス信号を用いることにより、それぞれの異なるマルチビットデータを記録するために異なる抵抗値に対応するアモルファス状態を有することができるため、単一の記憶部に多値記憶を実現することができる。以上の処理では、書き込みパルス信号が少なくとも2つの連続パルスを含む信号であるため、従来技術に比べて書き込みパルス信号の振幅を効果的に低減することができ、一度にパルスが印加される記憶部の温度上昇を効果的に低減することができ、これにより、従来技術では高振幅かつ短パルス幅の単一パルスを用いて実現される多値記憶で発生する熱クロストークの問題を解決することができる。図1は、本発明の実施形態1に係る相変化メモリのためのデータ記憶方法のフローチャートである。図1に示すように、方法は、具体的には、以下のステップを含む。
【００２４】
ステップ101：記憶対象データがマルチビットデータである、記憶対象データを取得する。
【００２５】
マルチビットデータは、マルチビットバイナリデータであってもよい。記憶対象データは、外部から入力された受信データであってもよいし、相変化メモリの記憶部に予め設定されたデータであってもよいし、予め設定されたデータ生成規則に従って生成されたデータであってもよい。記憶対象データがnビットのデータである場合、記憶対象データを2n個のデータのいずれかとすることができる。
【００２６】
ステップ102：記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成し、ここで、書き込みパルス信号は少なくとも2つの連続パルスを含む信号であり、少なくとも2つの連続パルスは同じ振幅を有し、少なくとも2つの連続パルスの振幅は、記憶対象データに応じて決定される値である。
【００２７】
本発明のこの実施形態では、別の記憶対象データを、相変化メモリの記憶部の異なる抵抗値を用いて表現することができる。記憶部の抵抗値は、記憶部の相変化材料層のアモルファス度と密接に関係し、アモルファス度は相変化材料層の温度に依存し、相変化材料は、異なるパラメータを有する電気パルスを印加することによって異なる温度に加熱され得る。したがって、異なる記憶対象データに応じて異なる振幅の書き込みパルス信号を生成することができるため、異なる抵抗値に対応するアモルファス状態の記憶部が異なる記憶対象データを記憶し、これにより多値記憶を実現することができる。書き込みパルス信号が少なくとも2つの連続パルスを含む信号であるとき、一度にパルスが印加される記憶部の温度上昇を低減することができ、これにより、従来技術では高振幅かつ短パルス幅の単一パルスを用いて実現される多値記憶で発生する熱クロストークの問題を改善することができる。
【００２８】
具体的には、少なくとも2つの連続パルスは同じ振幅を有してもよく、少なくとも2つの連続パルスの振幅は、記憶対象データに応じて決定されてもよい。例えば、予め設定された振幅範囲は2n個に等分されてもよく、少なくとも2つの連続パルスの振幅は、昇順または降順にソートされた2n個のデータの記憶対象データの位置に応じて決定される。すなわち、隣接する記憶対象データに対応する振幅は、隣接する等しい部分に対応する振幅である。実際の適用状況では、隣接する記憶対象データに対応する少なくとも2つの連続パルスの振幅は、さらに、少なくとも2つの連続パルスの量、単一パルスのパルス幅、および隣接パルスの間隔に従って微調整される必要があることに留意すべきである。具体的には、少なくとも2つの連続パルスの量が比較的多い場合、対応する振幅は比較的小さい。相応して、少なくとも2つの連続パルスの量が比較的少ない場合、対応する振幅は比較的大きい。単一パルスのパルス幅が比較的長い場合、対応する振幅は比較的小さい。単一パルスのパルス幅が比較的短い場合、対応する振幅は比較的大きい。隣接パルスの間隔が比較的小さい場合、対応する振幅は比較的大きい。隣接パルスの間隔が比較的大きい場合、対応する振幅は比較的小さい。
【００２９】
別の例として、代替的に、少なくとも2つの連続パルスの振幅は、予め設定されたデータ書き込みパルス振幅対応テーブルを用いて、記憶対象データに応じて得られる値であってもよい。記憶対象データがnビットのデータである場合、予め設定されたデータ書き込みパルス振幅対応テーブルは、少なくとも2n個のデータにそれぞれ対応する書き込みパルス振幅を含む。予め設定されたデータ書き込みパルス振幅対応テーブルの少なくとも2n個のデータそれぞれに対応する書き込みパルス振幅に対して、ステップ102の前に、アモルファス状態に対応する抵抗値によってデータを記憶するのに必要なパルス振幅を得るために、記憶対象データのビット数に応じて、記憶対象データのすべてのデータが検査される。記憶対象データおよび対応するパルス振幅は、データ書き込みパルス振幅対応テーブルを得るために記憶される。
【００３０】
ステップ103：記憶部が結晶状態に切り替わることを可能にするように、消去パルス信号を相変化メモリの記憶部に印加する。
【００３１】
初期状態では、記憶部は大部分がアモルファス状態であるため、記憶対象データを表現するアモルファス状態に対応する抵抗値の安定性と精度を確保するためには、記憶部が安定した結晶状態にあるように、消去パルス信号を記憶部に印加する必要がある。一般に、結晶状態の記憶部の抵抗値は、アモルファス状態の記憶部の抵抗値よりも小さい。
【００３２】
具体的には、消去パルス信号は、振幅が小さくパルス幅が長い少なくとも1つのパルス信号を含むことができる。消去パルス信号が1つのパルスを含む信号である場合、パルスの振幅は予め設定された振幅より小さくてもよい。予め設定された振幅は、記憶部の相変化材料層が溶融温度に加熱されたときの対応するパルス振幅であってもよい。消去パルスのパルス幅は、記憶部の相変化材料層をその振幅が予め設定された振幅未満であるパルスに応じた結晶化温度に加熱するのに要する時間よりも長い。消去パルス信号に含まれるパルスの振幅を0．5V〜1．5Vの範囲とすることができ、消去パルス信号に含まれるパルスのパルス幅を100ns〜300nsの範囲とすることができる。記憶部の相変化材料層が溶融温度に加熱されるときに必要とされる熱は一定であるので、消去パルス信号が少なくとも2つの連続パルスを含む場合、消去パルス信号のパルス振幅は、消去パルス信号が1つのパルスを含む状況に対応するパルス振幅よりも小さい。消去パルス信号のパルス振幅および消去パルス信号の特定のパルス量は、記憶部の相変化材料層の材料または記憶部の内部構造に応じて決定され得る。例えば、消去パルス信号が1つのパルスを含む信号である場合、消去パルス信号は、振幅1．1V、パルス幅300nsの電気パルスを含む信号であってもよい。
【００３３】
ステップ104：記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように、記憶部に書き込みパルス信号を印加し、ここで、記憶部の第1の抵抗値に対応するアモルファス状態を用いて記憶対象データを表現するように、第1の抵抗値および少なくとも2つの連続パルスの振幅が特定の関数関係を満たす。
【００３４】
書き込みパルス信号は、記憶部に印加され、相変化材料層が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にする。具体的には、書き込みパルス信号により生成されたジュール熱を利用して記憶部の相変化材料層を加熱し、相変化材料層は溶融温度以上に加熱されて急速に結晶化温度以下に冷却されることにより、相変化材料層が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にする。第1の抵抗値および少なくとも2つの連続パルスの振幅は、特定の関数関係を満たす。この場合、第1の抵抗値は、結晶状態の記憶部の抵抗値よりも大きい。
【００３５】
具体的には、アモルファス状態の記憶部の抵抗値Rは、相変化材料層の非結晶化率Caに密接に関係し、以下の式（1）： R＝（1−Ca）Rc0（1）を満たす。式（1）において、Rはアモルファス状態の記憶部の抵抗値を表し、Caは相変化材料層の非結晶化率を表し、Rc0およびRa0は、それぞれ完全な結晶状態および完全なアモルファス状態における記憶部の抵抗値である。特定の材料を有する相変化材料層の場合、Rc0とRa0は固定されており、予め実験により取得することができる。
【００３６】
非結晶化率Caは、実際には、非結晶化領域における相変化材料層の体積Vaと相変化材料層の全体積VGSTとの比であり、以下の式（2）を用いて表現することができる。
【００３７】
【数１】
2017528862.tif 000003
【００３８】
（2）
【００３９】
非結晶化領域における相変化材料層の体積Vaを、相変化材料層の結晶化と非結晶化との間の臨界温度Taおよび相変化材料層の溶融温度Tmに応じて、以下の式（3）により決定することができる。
【００４０】
【数２】
2017528862.tif 000004
【００４１】
（3）
【００４２】
相変化メモリについて、相変化メモリの記憶部の相変化材料層の材料が既知であり、決定されている場合、相変化材料層の溶融温度Tmは既知である。
【００４３】
相変化材料層の結晶化と非結晶化との間の臨界温度Taを、相変化材料層に適用される熱、すなわち、印加された書き込みパルスによって生成されたジュール熱に応じて、以下の式（4）により取得することができる：
【００４４】
【数３】
2017528862.tif 000005
【００４５】
（4）
【００４６】
上記式において、Wdは散逸電力、すなわち消費電力であり、Wjは印加された書き込みパルス信号によって生成されたジュール熱であり、書き込みパルス信号の振幅などのパラメータに応じて取得され得る。したがって、アモルファス状態の記憶部の抵抗値、すなわち第1の抵抗値と、印加された書き込みパルス信号のパルス振幅、すなわち少なくとも2つの連続パルスの振幅とが、上記の関数関係を満たす。
【００４７】
具体的には、書き込みパルス信号のパルス振幅が、記憶対象データに応じて決定されるため、異なる記憶対象データは、異なるパルス振幅を有する異なる書き込みパルス信号に対応する。異なる振幅を有する書き込みパルス信号が記憶部に印加されると、異なる熱が生成される。したがって、記憶部の相変化材料層は確実に異なる温度に加熱され、また、異なる温度がアモルファス状態に対応する異なる抵抗値をもたらす。異なる抵抗値に対応するアモルファス状態の記憶部は、異なる記憶対象データをそれぞれ表現するために使用されてもよい。異なる振幅を有する書き込みパルス信号が記憶部に印加されるとき、得られるアモルファス状態の記憶部に対応する抵抗値は異なる。隣接する振幅に対応する抵抗値間の差は比較的大きく、予め設定された閾値よりも大きい。
【００４８】
少なくとも2つの連続パルスの振幅は、消去パルス信号の振幅よりも大きく、少なくとも2つの連続パルスのパルス幅は、消去パルス信号のパルス幅よりも小さい。この実施形態の解決策では、少なくとも2つの連続パルスの振幅は、予め設定された振幅よりも大きくてもよく、予め設定された振幅は、記憶部の相変化材料層が溶融温度に加熱されたときの対応するパルス振幅であってもよい。
【００４９】
記憶部の相変化材料層が溶融温度に加熱されるときに必要とされる熱は一定であるため、少なくとも2つの連続パルスを含む書き込みパルス信号の振幅は、単一パルスを含む書き込みパルス信号の振幅より確実に小さい。このため、書き込みパルス信号を記憶部に印加することにより、一度にパルスが印加される記憶部の温度上昇を低減し、これにより、過熱に起因する熱クロストークの問題が緩和または回避される。
【００５０】
本実施形態の解決策では、任意の記憶対象データについては、抵抗値に対応するアモルファス状態を用いて、および消去パルス信号と書き込みパルス信号との組み合わせを適用することにより、対応する記憶対象データを表現することができる。すなわち、この実施形態の解決策では、結晶状態の記憶部はいかなるデータも記憶しない可能性がある。
【００５１】
本実施形態の解決策では、記憶部の抵抗値または電流値に応じて、対応するデータを記憶して記録することができる。この解決策では、より大きな抵抗値またはより小さな電流値を有する記憶部は、小さなデータまたは大きなデータを記憶して記録することができる。具体的には、記憶部の抵抗値または電流値と記憶され記録されたデータとの対応関係が予め設定されていてもよい。
【００５２】
なお、書き込みパルス信号が記憶部に印加されるとき、書き込みパルス信号の振幅が小さいほどアモルファス状態の記憶部の抵抗値が大きいことを示すことに留意すべきである。
【００５３】
本実施形態の解決策では、マルチビットの記憶対象データに応じてその振幅が決定される書き込みパルス信号を記憶部に印加して、記憶対象データを表現するように、記憶部を記憶対象データに応じた抵抗値に対応するアモルファス状態に切り替えることができ、これにより、単一の記憶部に多値記憶を実現する。書き込みパルス信号は少なくとも2つの連続パルスを含むため、パルスが一度に印加される記憶部の温度上昇が低減され、過熱に起因する熱クロストークの問題が緩和または回避される。
【００５４】
また、少なくとも2つの連続パルスを用いることで、書き込みパルス信号の印加に必要な電力を低減し、パルス生成回路による書き込みパルス信号の振幅を制御することの困難性を低減する。調整パラメータが少ないため、アモルファス状態の記憶部の抵抗値への微細制御をさらに実現することができ、異なるアモルファス状態の記憶部の抵抗値をより良好に制御し、より大きな抵抗状態を実現し、記憶部による多値データの記憶の安定性が向上する。異なる記憶対象データの書き込みパルス信号は振幅のみが異なるため、パルス生成回路の構成が簡単である。
【００５５】
一実施形態では、相変化メモリのためのデータ記憶方法がさらに提供される。相変化メモリの異なる抵抗値に対応するアモルファス状態を用いてすべてのデータを記憶する上記実施形態とは異なり、本実施形態の解決策では、相変化メモリの結晶状態を用いて一部のデータが記憶されてもよく、残りのデータは、相変化メモリの異なる抵抗値に対応するアモルファス状態を用いて記憶されてもよい。結晶状態を用いて記憶されるデータの部分は、マルチビットデータ内の最大データまたは最小データであってもよい。データの一部がマルチビットデータ内の最大データである場合、異なる抵抗値に対応するアモルファス状態を用いて記憶された残りのデータは、最大データを除くマルチビットデータ内の他のデータである。データの一部がマルチビットデータ内の最小データである場合、異なる抵抗値に対応するアモルファス状態を用いて記憶された残りのデータは、最小データを除くマルチビットデータ内の他のデータである。図2は、本発明の実施形態2に係る相変化メモリのためのデータ記憶方法のフローチャートである。図2に示すように、上記解決策のステップ102において、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップ前に、解決策は以下をさらに含む：
【００５６】
ステップ201：記憶対象データがマルチビットデータ内の最大データであるか最小データであるかを判定する。
【００５７】
記憶対象データが2ビットデータである場合、2ビットデータでは、00が最大データであり、11が最大データである。ステップ201は、実際には、記憶対象データが00であるか11であるかを判定している。
【００５８】
好ましくは、ステップ102の記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するステップは、具体的には以下を含む。
【００５９】
ステップ202：記憶対象データがマルチビットデータ内の最大データまたは最小データでない場合には、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成する。
【００６０】
なお、上記ステップ103およびステップ104は、ステップ202の後にさらに実行される必要があり、第1の抵抗値に対応するアモルファス状態は、記憶対象データを表現するために使用されることに留意すべきである。
【００６１】
ただし、本実施形態の解決策では、マルチビットデータ内の最大データまたは最小データ以外のデータに対して、消去パルス信号と書き込みパルス信号との組み合わせを適用する方式が使用され、抵抗値に対応するアモルファス状態が記憶対象データを表現するために使用される。
【００６２】
さらに、上記解決策に基づいて、本方法は、以下をさらに含む。
【００６３】
ステップ203：記憶対象データがマルチビットデータ内の最大データまたは最小データである場合に、記憶対象データに応じた消去パルス信号を生成し、記憶部の結晶状態を用いて記憶対象データを表現するように、記憶部が結晶状態に切り替わることを可能にするように記憶部に消去パルス信号を印加する。
【００６４】
マルチビットデータ内の最大データまたは最小データに対して、書き込みパルス信号のみを印加するという解決策を用いてもよく、最大データまたは最小データを表現するために結晶状態が使用される。すなわち、本実施形態の解決策では、結晶状態の記憶部は、マルチビットデータに最大データまたは最小データを記憶することができる。
【００６５】
なお、結晶状態を用いて最大データを表現する場合には、最小データに応じて対応する書き込みパルス信号を生成し、その後、書き込みパルス信号を印加するという解決策が、依然として最小データに必要であり、対応する抵抗値に対するアモルファス状態が最小データを表現するために使用されることに留意すべきである。相応して、結晶状態を用いて最小データを表現する場合には、最大データに応じて対応する書き込みパルス信号を生成し、その後、書き込みパルス信号を印加するという解決策が、依然として最大データに必要であり、対応する抵抗値のアモルファス状態が最大データを表現するために使用される。
【００６６】
具体的には、記憶部の結晶状態が最大データであるか最小データであるかは、予め定められたデータ記憶規則に従って決定され得る。データ記憶規則が記憶部の抵抗値の昇順に従ってマルチビットデータを昇順に順次記憶する場合、最小データは結晶状態を用いて表現される。データ記憶規則は、記憶部の電気的接続中に内部電流値の昇順に従ってマルチビットデータを昇順に順次記憶する。
【００６７】
好ましくは、本実施形態の上記解決策のいずれかにおいて、少なくとも2つの連続パルスは同じ幅を有する。
【００６８】
さらに、少なくとも2つの連続パルスのパルス幅範囲は、30ns〜50nsであってもよい。
【００６９】
具体的には、記憶部の相変化材料層の構造および／または記憶部の構造に応じて、対応するパルス幅をパルス幅範囲内で選択することができる。
【００７０】
上記解決策に基づいて、少なくとも2つの連続パルスの間隔の範囲は5ns〜15nsである。
【００７１】
少なくとも2つの連続パルス間に間隔が存在するため、少なくとも2つの連続パルスを含む書き込みパルス信号が記憶部に印加され、記憶部は前のパルスが印加されたときに生成された熱を十分に利用することができる。したがって、少なくとも2つの連続パルスの振幅の和は、単一パルスを含む印加された書き込みパルス信号のパルス振幅よりも小さい。すなわち、書き込みパルス信号が記憶部に印加されるとき、消費電力が低減されるように、書き込みパルス信号を印加するのに必要な総電力がさらに低減され得る。
【００７２】
また、消去パルス信号および書き込みパルス信号は電圧信号であるか、または消去パルス信号および書き込みパルス信号は電流信号である。
【００７３】
書き込みパルス信号が少なくとも2つの連続パルスを含む電圧信号である場合、少なくとも2つの連続パルスの振幅範囲は、好ましくは0．5V〜1．5Vである。
【００７４】
具体的には、異なる記憶されたマルチビットデータの安定性を確実にするために、記憶部の抵抗値は、アモルファス状態では、異なる記憶対象のマルチビットデータを記憶するために、異なる抵抗値を読み取り区別するために明らかな違いを有する必要がある。例えば、記憶対象データが4つの2ビットデータ00，01，10，11のいずれかであるとすると、4つのデータに応じて決定される書き込みパルス信号のパルス振幅は、好ましくは、0．5V，0．9V，1．2V，1．5Vである。本実施形態の解決策では、異なるアモルファス状態に対応する2つの隣接する抵抗値について、より大きい抵抗値は、小さい方の抵抗値の少なくとも10倍大きい。
【００７５】
4つの異なるパルス振幅を有する書き込みパルス信号が記憶部に印加される場合、4つの異なるアモルファス状態がそれぞれ得られる。4つのアモルファス状態は、それぞれ異なる抵抗値を有する。振幅の大きい書き込みパルス信号は、抵抗値が大きく、電流値が小さいアモルファス状態に相当する。すなわち、パルス振幅が1．5Vの書き込みパルス信号を記憶部に印加すると、アモルファス状態の記憶部の最大抵抗値が得られる。記憶部は、電流値の昇順、すなわち抵抗値の降順にデータを昇順に記憶するものとする。記憶対象データが00である場合には、記憶対象データに応じて、書き込みパルス信号のパルス振幅が1．5Vであると判定することができ、書き込みパルス信号が記憶部に印加されたときに抵抗値1MΩで、記憶部をアモルファス状態に切り替えることができる。記憶対象データが01である場合には、記憶対象データに応じて、書き込みパルス信号のパルス振幅が1．2Vであると判定することができ、書き込みパルス信号が記憶部に印加されたときに抵抗値100kΩで、記憶部をアモルファス状態に切り替えることができる。記憶対象データが10である場合には、記憶対象データに応じて、書き込みパルス信号のパルス振幅が0．9Vであると判定することができ、書き込みパルス信号が記憶部に印加されたときに抵抗値10kΩで、記憶部をアモルファス状態に切り替えることができる。記憶対象データが11である場合には、記憶対象データに応じて、書き込みパルス信号のパルス振幅が0．5Vであると判定することができ、書き込みパルス信号が記憶部に印加されたときに抵抗値10Ωで、記憶部をアモルファス状態に切り替えることができる。
【００７６】
一実施形態では、相変化メモリのためのデータ記憶方法がさらに提供される。本実施形態では、上記実施形態の上記解決策を特定の例を用いて説明する。図3Aおよび図3Bは、本発明の実施形態3に係る相変化メモリのためのデータ記憶方法のフローチャートである。図3Aおよび図3Bに示すように、方法は、具体的には、以下のステップを含む。
【００７７】
ステップ301：第1の記憶対象データがマルチビットデータである、第1の記憶対象データを取得する。
【００７８】
記憶対象データは、予め設定されたデータ生成規則に従って取得されてもよい。本実施形態では、記憶部は2ビットのデータを記憶することができる。データ生成規則を、データを昇順に生成する規則とすることができ、第1の記憶対象データを00とすることができる。
【００７９】
ステップ302：第1の記憶対象データに応じた消去パルス信号および第1の書き込みパルス信号を生成し、ここで、第1の書き込みパルス信号は2つの連続パルスを含む信号であり、2つの連続パルスは同じ振幅を有し、2つの連続パルスの振幅は、第1の記憶対象データに応じて決定される第1の振幅である。
【００８０】
第1の書き込みパルス信号および消去パルス信号が電圧信号である場合、第1の振幅は1．5Vであってもよい。第1の書き込みパルス信号は、振幅1．5V、パルス幅30nsを有する2つの連続パルスを含む信号である。2つの連続パルス間に、例えば10nsの時間間隔が存在する。消去パルス信号は、振幅1．1Vおよびパルス幅300nsを有する電気パルスであってもよい。
【００８１】
ステップ303：記憶部の相変化材料層が結晶状態に切り替わることを可能にするように、消去パルス信号を記憶部の上部電極に印加し、記憶部の相変化材料層が第1のアモルファス状態に切り替わることを可能にするように、第1の書き込みパルス信号を記憶部の上部電極に印加し、第1のアモルファス状態を用いて第1の記憶対象データを記憶する。
【００８２】
図4は、相変化メモリの記憶部の概略的な回路接続図である。図4に示すように、記憶部は、T字型構造であり、上部電極41、下部電極44、相変化材料層42、および加熱層43を含む。上部電極41および下部電極44の両方は、導電性材料、例えば、金属アルミニウム電極で作られる。相変化材料層42は、GST材料を使用する。上部電極41は、印加された消去パルスまたは印加された書き込みパルスを受信するように、ビット線（Bit Line、略してBL）を用いてパルス生成回路45の出力端に接続され得る。下部電極42は、選択トランジスタ46のゲート電極に接続され得る。選択トランジスタ46のドレイン電極は接地されている。選択トランジスタ46の接続状態は、WLの電圧を用いて制御される。
【００８３】
記憶部の上部電極41がパルス生成回路の出力端に接続され、消去パルス信号を受信した後、ジュール熱を生成するように、消去パルス信号を用いて相変化材料層42を加熱することができる。加熱された相変化材料層42の温度は、相変化材料層の結晶化温度より高く、溶融温度よりも低い。本実施形態では、例えば、結晶化温度を400kとし、溶融温度を600kとすることができる。
【００８４】
第1のアモルファス状態の抵抗値を、例えば1MΩとすることができる。
【００８５】
ステップ304：第2の記憶対象データを取得する。
【００８６】
第2の記憶対象データを01とすることができる。
【００８７】
ステップ305：第2の記憶対象データに応じた消去パルス信号および第2の書き込みパルス信号を生成し、ここで、第2の書き込みパルス信号は2つの連続パルスを含む信号であり、2つの連続パルスは同じ振幅を有し、2つの連続パルスの振幅は、第2の記憶対象データに応じて決定される第2の振幅である。
【００８８】
第2の振幅を1．2Vとすることができる。第2の書き込みパルス信号のパルス幅およびパルス間隔は、第1の書き込みパルス信号のパルス幅およびパルス間隔と同じであってもよい。消去パルス信号は、前述の消去パルス信号と同じであってもよい。
【００８９】
ステップ306：記憶部の相変化材料層が結晶状態に切り替わることを可能にするように、消去パルス信号を記憶部の上部電極に印加し、記憶部の相変化材料層が第2のアモルファス状態に切り替わることを可能にするように、第2の書き込みパルス信号を記憶部の上部電極に印加し、第2のアモルファス状態を用いて第2の記憶対象データを記憶する。
【００９０】
第2の書き込みパルス信号は、記憶部の上部電極に印加され、記憶部の相変化材料層は、第2のアモルファス状態、例えば抵抗値100kΩに対応するアモルファス状態に切り替わることができる。
【００９１】
ステップ307：第3の記憶対象データを取得する。
【００９２】
第3の記憶対象データを10とすることができる。
【００９３】
ステップ308：第3の記憶対象データに応じた消去パルス信号および第3の書き込みパルス信号を生成し、ここで、第3の書き込みパルス信号は2つの連続パルスを含む信号であり、2つの連続パルスは同じ振幅を有し、2つの連続パルスの振幅は、第3の記憶対象データに応じて決定される第3の振幅である。
【００９４】
第3の振幅を0．9Vとすることができる。第3の書き込みパルス信号のパルス幅およびパルス間隔は、第1の書き込みパルス信号のパルス幅およびパルス間隔と同じであってもよい。消去パルス信号は、前述の消去パルス信号と同じであってもよく、振幅1．1Vおよびパルス幅300nsを有する電気パルスであってもよい。
【００９５】
ステップ309：記憶部の相変化材料層が結晶状態に切り替わることを可能にするように、消去パルス信号を記憶部の上部電極に印加し、記憶部の相変化材料層が第3のアモルファス状態に切り替わることを可能にするように、第3の書き込みパルス信号を記憶部の上部電極に印加し、第3のアモルファス状態を用いて第3の記憶対象データを記憶する。
【００９６】
0．9Vの振幅を有する第3の書き込みパルス信号は、記憶部の上部電極に印加され、これにより、記憶部の相変化材料層は、第3のアモルファス状態、例えば抵抗値10kΩに対応するアモルファス状態に切り替わることができる。
【００９７】
ステップ310：第4の記憶対象データを取得する。
【００９８】
第4の記憶対象データを11とすることができる。
【００９９】
ステップ311：第4の記憶対象データに応じた消去パルス信号および第4の書き込みパルス信号を生成し、ここで、第4の書き込みパルス信号は2つの連続パルスを含む信号であり、2つの連続パルスは同じ振幅を有し、2つの連続パルスの振幅は、第4の記憶対象データに応じて決定される第4の振幅である。
【０１００】
第4の振幅を0．5Vとすることができる。第4の書き込みパルス信号のパルス幅およびパルス間隔は、第1の書き込みパルス信号のパルス幅およびパルス間隔と同じであってもよい。消去パルス信号は、前述の消去パルス信号と同じであってもよい。
【０１０１】
ステップ312：記憶部の相変化材料層が結晶状態に切り替わることを可能にするように、消去パルス信号を記憶部の上部電極に印加し、記憶部の相変化材料層が第4のアモルファス状態に切り替わることを可能にするように、第4の書き込みパルス信号を記憶部の上部電極に印加し、第4のアモルファス状態を用いて第4の記憶対象データを記憶する。
【０１０２】
0．5Vの振幅を有する書き込みパルス信号は、記憶部の上部電極に印加され、これにより、記憶部の相変化材料層は、第4のアモルファス状態、例えば抵抗値10Ωに対応するアモルファス状態に切り替わることができる。
【０１０３】
本実施形態では、記憶部は、異なる抵抗値に対応する4つのアモルファス状態、および結晶状態を有することができる。異なる抵抗値に応じて、記憶部のアモルファス状態は、第1のアモルファス状態、第2のアモルファス状態、第3のアモルファス状態、および第4のアモルファス状態の順に昇順である。記憶部の第1のアモルファス状態、第2のアモルファス状態、第3のアモルファス状態、および第4のアモルファス状態は、4つの2ビットデータを記憶するように、それぞれ00，01，10，11を記憶することができる。
【０１０４】
2つの同一パルスを含む書き込みパルス信号は、本実施形態の好ましい解決策に過ぎず、本発明はこれに限定されるものではない。あるいは、解決策は、3つ以上の同一パルスを用いて実施されてもよい。
【０１０５】
本実施形態によれば、具体的には、記憶対象データに応じてその振幅が決定される書き込みパルス信号を記憶部に印加して、記憶部が記憶対象データに応じた抵抗値に対応するアモルファス状態に切り替わることを可能にし、対応する記憶対象のマルチビットデータが記憶されるので、単一の記憶部でのマルチビットデータ記憶が実現される。2つの連続パルスを含む書き込みパルス信号は、単一の記憶部にマルチビットデータ記憶を実現するために使用され、これにより、記憶部の記憶密度を向上させる。
【０１０６】
一実施形態では、相変化メモリのためのデータ記憶方法がさらに提供される。本実施形態では、上記実施形態の上記解決策を特定の例を用いて説明する。図5は、本発明の実施形態4に係る相変化メモリのためのデータ記憶方法のフローチャートである。図5に示すように、方法は、具体的には、以下のステップを含む。
【０１０７】
ステップ501：記憶対象データがマルチビットデータである、記憶対象データを取得する。
【０１０８】
ステップ502：記憶対象データがマルチビットデータ内の最小データであるかどうかを判定する。
【０１０９】
第1の記憶対象データは、予め設定されたデータ生成規則に従って取得されてもよいし、取得された記憶対象データは、外部入力装置を用いて入力されたデータであってもよい。記憶対象データがマルチビットデータ内の最小データであるかどうかを判定することは、実際には、記憶対象データの各ビットが0であるか否かを判定することである。記憶対象データの各ビットが0である場合、記憶対象データは、マルチビットデータ内の最小データである。
【０１１０】
ステップ503：記憶対象データがマルチビットデータ内の最小データである場合に、記憶対象データに応じた消去パルス信号を生成し、記憶部の相変化材料層が結晶状態に切り替わることを可能にするように記憶部の上部電極に消去パルス信号を印加し、結晶状態を用いて記憶対象データを記憶する。
【０１１１】
ステップ504：記憶対象データがマルチビットデータ内の最小データでない場合には、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成し、ここで、書き込みパルス信号は、2つの連続パルスを含む信号であり、2つの連続パルスは同じ振幅を有し、2つの連続パルスの振幅は、記憶対象データに応じて決定される振幅である。
【０１１２】
ステップ505：記憶部の相変化材料層が結晶状態に切り替わることを可能にするように、消去パルス信号を記憶部の上部電極に印加し、記憶部の相変化材料層がアモルファス状態に切り替わることを可能にするように、書き込みパルス信号を記憶部の上部電極に印加し、アモルファス状態を用いて記憶対象データを記憶する。
【０１１３】
本実施形態では、結晶状態を使用して、最小データをマルチビットデータに記憶することができる。相応して、代替的に、結晶状態を使用して、最大データをマルチビットデータに記憶することができる。対応する方法ステップは、前述の実施形態と同様であり、詳細な説明はここでは繰り返さない。
【０１１４】
本実施形態では、上記実施の実施形態の上記解決策は、マルチビットデータに最小データを記憶する結晶状態の例を用いて具体的に説明されており、本実施形態の有効な効果は前述の実施形態と同様であり、詳細な説明はここでは繰り返さない。
【０１１５】
2つの同一パルスを含む書き込みパルス信号は、本実施形態の好ましい解決策に過ぎず、本発明はこれに限定されるものではない。あるいは、解決策は、3つ以上の同一パルスを用いて実施されてもよい。
【０１１６】
一実施形態では、相変化メモリのための制御装置がさらに提供される。図6は、本発明の実施形態5に係る相変化メモリのための制御装置の概略構成図である。図6に示すように、相変化メモリのための制御装置600は、
記憶対象データがマルチビットデータである、記憶対象データを取得するように構成された、取得モジュール601と、
記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するように構成された生成モジュール602であって、書き込みパルス信号は少なくとも2つの連続パルスを含む信号であり、少なくとも2つの連続パルスは同じ振幅を有し、少なくとも2つの連続パルスの振幅は、記憶対象データに応じて決定される値である、生成モジュール602と、
記憶部が結晶状態に切り替わることを可能にするように相変化メモリの記憶部に消去パルス信号を印加し、記憶部が第1の抵抗値に対応するアモルファス状態に切り替わることを可能にするように記憶部に書き込みパルス信号を印加するように構成された制御モジュール603であって、記憶部の第1の抵抗値に対応するアモルファス状態を用いて記憶対象データを表現するように、第1の抵抗値および少なくとも2つの連続パルスの振幅が特定の関数関係を満たす、制御モジュール603と
を含む。
【０１１７】
また、上述した相変化メモリのための制御装置600は、
記憶対象データがマルチビットデータ内の最大データであるか最小データであるかを判定するように構成された判定モジュール
をさらに含む。
【０１１８】
生成モジュール602は、記憶対象データがマルチビットデータ内の最大データまたは最小データでない場合には、記憶対象データに応じた消去パルス信号および書き込みパルス信号を生成するようにさらに構成されている。
【０１１９】
好ましくは、上記生成モジュール602は、記憶対象データがマルチビットデータ内の最大データまたは最小データである場合には、記憶対象データに応じた消去パルス信号を生成するようにさらに構成されている。
【０１２０】
制御モジュール603は、記憶部が結晶状態に切り替わることを可能にするように消去パルス信号を記憶部に印加するようにさらに構成され、記憶部の結晶状態を使用して記憶対象データを表現する。
【０１２１】
本実施形態の解決策で提供される相変化メモリのための制御装置は、上記実施形態のいずれかに係る相変化メモリのためのデータ記憶方法を実現することができる。本実施形態の有効な効果は、前述の実施形態と同様であり、詳細な説明はここでは繰り返さない。
【０１２２】
一実施形態では、相変化メモリのための制御装置がさらに提供される。図7は、本発明の実施形態6に係る相変化メモリの制御装置と相変化メモリとの接続を示す模式図である。図7に示すように、相変化メモリのための制御装置700は、プロセッサ701と制御バス702とを含み、プロセッサ702は、制御バス702を用いて相変化メモリ703の記憶部704に接続されている。
【０１２３】
プロセッサ701は、上記実施形態のいずれかに係る相変化メモリのためのデータ記憶方法を実行し、データ記憶を実行するために制御バス702を用いて記憶部704を制御するように構成されている。
【０１２４】
好ましくは、相変化メモリのための制御装置700は、プログラムを記憶するためのメモリをさらに含む。プロセッサ701は、メモリ内のプログラムを呼び出すことにより、前述のデータ記憶方法のステップを実行する。メモリ701は、高速のランダムアクセスメモリ（Random Access Memory、略してRAM）を含んでもよく、または、例えば、少なくとも1つの磁気ディスクメモリなどの不揮発性メモリ（non−volatile memory）をさらに含んでもよい。
【０１２５】
本実施形態の解決策で提供される相変化メモリのための制御装置は、上記実施形態のいずれかに係る相変化メモリのためのデータ記憶方法を実現することができる。本実施形態の有効な効果は、前述の実施形態と同様であり、詳細な説明はここでは繰り返さない。
【０１２６】
本発明の一実施形態では、コンピュータ可読媒体がさらに提供される。図8は、本発明の実施形態7に係るコンピュータ可読媒体の概略構成図である。図8に示すように、コンピュータ可読媒体800は、コンピュータ実行可能命令801を含む。コンピュータ実行可能命令801は、コンピュータのプロセッサによって呼び出され、実行され得る。コンピュータ実行可能命令は、前述の実施形態のいずれかに係る相変化メモリのためのデータ記憶方法に対応するコンピュータ命令を含む。
【０１２７】
本実施形態の解決策で提供されるコンピュータ可読媒体に含まれるコンピュータ実行可能命令は、前述の実施形態のいずれかに係る相変化メモリのためのデータ記憶方法に対応するコンピュータ命令を含むことができ、このため、コンピュータ命令はコンピュータのプロセッサによって呼び出され、実行される。本実施形態の有効な効果は、前述の実施形態と同様であり、詳細な説明はここでは繰り返さない。
【０１２８】
当業者は、方法の実施形態のステップのすべてまたは一部が、関連するハードウェアを指示するプログラムにより実現され得ることを理解することができる。プログラムは、コンピュータ読み取り可能な記憶媒体に記憶されてもよい。プログラムが実行されると、方法の実施形態のステップが実行される。前述の記憶媒体は、ROM、RAM、磁気ディスク、または光ディスクのようなプログラムコードを記憶することができる任意の媒体を含む。
【０１２９】
最後に、前述の実施形態は、本発明を制限するものではなく、本発明の技術的解決策を説明するためのものにすぎないことに留意すべきである。前述の実施形態に関連して本発明を詳細に説明したが、当業者は、本発明の実施形態の技術的解決策の範囲から逸脱することなく、前述の実施形態で説明した技術的解決策に更なる変更を加えるか、一部またはすべてのその技術的特徴に同等の置換を行うことができることを理解すべきである。
【符号の説明】
【０１３０】
41  上部電極
42  相変化材料層
43  加熱層
44  下部電極
45  パルス生成回路
46  選択トランジスタ
600  制御装置
601  取得モジュール
602  生成モジュール
603  制御モジュール
700  制御装置
701  プロセッサ
702  制御バス
703  相変化メモリ
704  記憶部
800  コンピュータ可読媒体
801  コンピュータ実行可能命令
【図１】
2017528862.tif 000006
【図２】
2017528862.tif 000007
【図３Ａ】
2017528862.tif 000008
【図３Ｂ】
2017528862.tif 000009
【図４】
2017528862.tif 000010
【図５】
2017528862.tif 000011
【図６】
2017528862.tif 000012
【図７】
2017528862.tif 000013
【図８】
2017528862.tif 000014
【手続補正書】
【提出日】平成29年3月3日(2017.3.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
相変化メモリに適用するデータ記憶方法であって、
第1の記憶対象データを取得するステップであって、前記第1の記憶対象データがマルチビットデータである、ステップと、
前記第1の記憶対象データに応じた第1の消去パルス信号および第1の書き込みパルス信号を生成するステップであって、前記第1の書き込みパルス信号は、少なくとも2つの連続パルスを含む信号であり、前記少なくとも2つの連続パルスは同じ振幅を有し、前記少なくとも2つの連続パルスの前記振幅は、前記第1の記憶対象データに応じて決定される値である、ステップと、
記憶部が結晶状態に切り替わることを可能にするように、前記第1の消去パルス信号を前記相変化メモリの前記記憶部に印加するステップと、
前記記憶部が第1の抵抗値に対応する第1のアモルファス状態に切り替わることを可能にするように、前記第1の書き込みパルス信号を前記記憶部に印加するステップであって、前記第1のアモルファス状態は前記第1の記憶対象データを表現する、ステップと
を含む、方法。
【請求項２】
前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスが同じパルス幅を有する、請求項1に記載の方法。
【請求項３】
前記第1の記憶対象データとは異なる第2の記憶対象データを取得するステップであって、前記第2の記憶対象データのビット数は前記第1の記憶対象データのビット数に等しい、ステップと、
前記第2の記憶対象データに応じた第2の消去パルス信号および第2の書き込みパルス信号を生成するステップであって、前記第2の書き込みパルス信号は同じ振幅を有する少なくとも2つの連続パルスを含む信号であり、前記第2の書き込みパルス信号の前記少なくとも2つの連続パルスの前記振幅は前記第2の記憶対象データに応じて決定される値であり、前記第2の書き込みパルス信号の前記少なくとも2つの連続パルスの前記振幅は前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスの前記振幅とは異なる、ステップと、
前記記憶部が結晶状態に切り替わることを可能にするように、前記相変化メモリの前記記憶部に前記第2の消去パルス信号を印加するステップと、
前記記憶部が第2の抵抗値に対応する第2のアモルファス状態に切り替わることを可能にするように前記記憶部に前記第2の書き込みパルス信号を印加するステップであって、前記第2のアモルファス状態は前記第2の記憶対象データを表現する、ステップと
をさらに含む、請求項1または2に記載の方法。
【請求項４】
第3の記憶対象データを取得するステップであって、前記第3の記憶対象データは予め設定されたマルチビットデータに等しく、前記第3の記憶対象データの各ビットは同じである、ステップと、
前記第3の記憶対象データに応じた第3の消去パルス信号を生成するステップと、
前記記憶部が結晶状態に切り替わることを可能にするように、前記記憶部に前記第3の消去パルス信号を印加するステップであって、前記記憶部の前記結晶状態は前記第3の記憶対象データを表現する、ステップと、
をさらに含む請求項1から3のいずれか一項に記載の方法。
【請求項５】
前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスのパルス幅範囲が30ns〜50nsである、請求項2に記載の方法。
【請求項６】
前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスの間隔の範囲が5ns〜15nsである、請求項1から5のいずれか一項に記載の方法。
【請求項７】
前記第1の書き込みパルス信号が少なくとも2つの連続パルスを含む電圧信号であり、前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスのそれぞれの振幅範囲が0．5V〜1．5Vである、請求項1から6のいずれか一項に記載の方法。
【請求項８】
記憶部と前記記憶部に接続されたコントローラを備えた相変化メモリであって、前記コントローラが、
第1の記憶対象データであって、第1の記憶対象データがマルチビットデータである、第1の記憶対象データを取得し、
前記第1の記憶対象データに応じた第1の消去パルス信号および第1の書き込みパルス信号であって、前記第1の書き込みパルス信号は少なくとも2つの連続パルスを含む信号であり、前記少なくとも2つの連続パルスは同じ振幅を有し、前記少なくとも2つの連続パルスの前記振幅は前記第1の記憶対象データに応じて決定される値である、第1の消去パルス信号および第1の書き込みパルス信号を生成し、
前記記憶部が結晶状態に切り替わることを可能にするように前記相変化メモリの前記記憶部に前記第1の消去パルス信号を印加し、
第1の抵抗値に対応する第1のアモルファス状態であって、前記第1のアモルファス状態は前記第1の記憶対象データを表現する、第1のアモルファス状態に前記記憶部が切り替わることを可能にするように前記記憶部に前記第1の書き込みパルス信号を印加する
ように構成されている、相変化メモリ。
【請求項９】
前記第1の書き込みパルス信号の前記少なくとも2つ連続パルスが同じパルス幅を有する、請求項8に記載の相変化メモリ。
【請求項１０】
前記コントローラが、
前記第1の記憶対象データとは異なる第2の記憶対象データであって、前記第2の記憶対象データのビット数は前記第1の記憶対象データのビット数に等しい、第2の記憶対象データを取得し、
前記第2の記憶対象データに応じた第2の消去パルス信号および第2の書き込みパルス信号であって、前記第2の書き込みパルス信号は同じ振幅を有する少なくとも2つの連続パルスを含む信号であり、前記第2の書き込みパルス信号の前記少なくとも2つの連続パルスの前記振幅は前記第2の記憶対象データに応じて決定される値であり、前記第2の書き込みパルス信号の前記少なくとも2つの連続パルスの前記振幅は前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスの前記振幅とは異なる、第2の消去パルス信号および第2の書き込みパルス信号を生成し、
前記記憶部が結晶状態に切り替わることを可能にするように前記相変化メモリの前記記憶部に前記第2の消去パルス信号を印加し、
第2の抵抗値に対応する第2のアモルファス状態であって、前記第2のアモルファス状態は前記第2の記憶対象データを表現する、第2のアモルファス状態に前記記憶部が切り替わることを可能にするように前記記憶部に前記第2の書き込みパルス信号を印加する
ようにさらに構成されている、請求項8または9に記載の相変化メモリ。
【請求項１１】
前記コントローラが、
第3の記憶対象データであって、前記第3の記憶対象データは予め設定されたマルチビットデータに等しく、前記第3の記憶対象データの各ビットが同じである、第3の記憶対象データを取得し、
前記第3の記憶対象データに応じた第3の消去パルス信号を生成し、
結晶状態であって、前記記憶部の結晶状態が前記第3の記憶対象データを表現する、結晶状態に前記記憶部が切り替わることを可能にするように前記記憶部に前記第3の消去パルス信号を印加する
ようにさらに構成されている、請求項8から10のいずれか一項に記載の相変化メモリ。
【請求項１２】
前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスのパルス幅範囲が30ns〜50nsである、請求項9に記載の相変化メモリ。
【請求項１３】
前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスの間隔の範囲が5ns〜15nsである、請求項8から12のいずれか一項に記載の相変化メモリ。
【請求項１４】
前記第1の書き込みパルス信号が少なくとも2つの連続パルスを含む電圧信号であり、前記第1の書き込みパルス信号の前記少なくとも2つの連続パルスのそれぞれの振幅範囲が0．5V〜1．5Vである、請求項8から13のいずれか一項に記載の相変化メモリ。
【請求項１５】
請求項1から7のいずれか一項に記載の方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
上述の問題を解決するために、多値記憶技術が生まれる。従来のバイナリ記憶方法とは異なり、多値記憶技術は、相変化材料の結晶状態とアモルファス状態との間の抵抗差を十分に利用して、少なくとも2ビットのデータを1つの記憶部に格納することができる。従来技術において、相変化メモリに多値記憶を実現するための方法は、一般に、消去プロセス（またはSET）および書き込みプロセス（またはRESET）を含む。消去プロセスは、相変化メモリの記憶部に低振幅かつ長パルス幅のパルスを印加することで、記憶部が安定した低抵抗の結晶状態になるようにすることである。書き込みプロセスは、記憶部が高抵抗のアモルファス状態にある記憶部に高振幅かつ短パルス幅の単一パルスを印加することである。相変化メモリの記憶部の抵抗値は、印加されるプログラミングパルスの幅および振幅に応じて変化するので、異なる振幅および異なるパルス幅を有する単一パルスを記憶部に印加することによって、記憶部は異なる抵抗値に対応するアモルファス状態を有することができる。異なる抵抗値に対応するアモルファス状態は、異なる記憶状態に対応し、相変化メモリにおける多値記憶を実現する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
第3の態様によれば、本発明の一実施形態は、プロセッサと制御バスとを含む相変化メモリのための制御装置をさらに提供し、プロセッサは、制御バスを用いて相変化メモリの記憶部に接続され、
プロセッサは、第1の態様の相変化メモリのためのデータ記憶方法を実行し、データ記憶を実行するために制御バスを用いて記憶部を制御するように構成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
第4の態様によれば、本発明の一実施形態は、コンピュータのプロセッサが呼び出して実行するためのコンピュータ実行可能命令を含むコンピュータ可読媒体をさらに提供し、コンピュータ実行可能命令は、第1の態様の相変化メモリのためのデータ記憶方法に対応するコンピュータ命令を含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
記憶対象データが2ビットデータである場合、2ビットデータでは、00が最小データであり、11が最大データである。ステップ201は、実際には、記憶対象データが00であるか11であるかを判定している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
具体的には、記憶部の結晶状態が最大データであるか最小データであるかは、予め定められたデータ記憶規則に従って決定され得る。データ記憶規則が記憶部の抵抗値の昇順に従ってマルチビットデータを昇順に順次記憶する場合、最小データは結晶状態を用いて表現される。データ記憶規則は、記憶部の電気的接続中に内部電流値の昇順に従ってマルチビットデータを昇順に順次記憶し、最大データは結晶状態を用いて表現される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
図4は、相変化メモリの記憶部の概略的な回路接続図である。図4に示すように、記憶部は、T字型構造であり、上部電極41、下部電極44、相変化材料層42、および加熱層43を含む。上部電極41および下部電極44の両方は、導電性材料、例えば、金属アルミニウム電極で作られる。相変化材料層42は、GST材料を使用する。上部電極41は、印加された消去パルスまたは印加された書き込みパルスを受信するように、ビット線（Bit Line、略してBL）を用いてパルス生成回路45の出力端に接続され得る。下部電極44は、選択トランジスタ46のゲート電極に接続され得る。選択トランジスタ46のドレイン電極は接地されている。選択トランジスタ46の接続状態は、BLの電圧を用いて制御される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
2つの同一パルスを含む書き込みパルス信号は、本実施形態の好ましい解決策に過ぎず、本発明はこれに限定されるものではない。あるいは、解決策は、3つ以上の同一パルスを含む書き込みパルス信号を用いて実施されてもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
記憶対象データは、予め設定されたデータ生成規則に従って取得されてもよいし、取得された記憶対象データは、外部入力装置を用いて入力されたデータであってもよい。記憶対象データがマルチビットデータ内の最小データであるかどうかを判定することは、実際には、記憶対象データの各ビットが0であるか否かを判定することである。記憶対象データの各ビットが0である場合、記憶対象データは、マルチビットデータ内の最小データである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
2つの同一パルスを含む書き込みパルス信号は、本実施形態の好ましい解決策に過ぎず、本発明はこれに限定されるものではない。あるいは、解決策は、3つ以上の同一パルスを含む書き込みパルス信号を用いて実施されてもよい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
一実施形態では、相変化メモリのための制御装置がさらに提供される。図7は、本発明の実施形態6に係る相変化メモリの制御装置と相変化メモリとの接続を示す模式図である。図7に示すように、相変化メモリのための制御装置700は、プロセッサ701と制御バス702とを含み、プロセッサ701は、制御バス702を用いて相変化メモリ703の記憶部704に接続されている。
【国際調査報告】
2017528862.tif 000015
2017528862.tif 000016
2017528862.tif 000017
2017528862.tif 000018