(57)【要約】  チップ又は基板上で構成可能なチューニング可能インダクタ構成が開示される。当該チューニング可能インダクタ構成は、一端において、上記チューニング可能インダクタ構成の第１入力へ接続される第１巻き部分と、一端において、上記第１巻き部分の他端へと接続される第２巻き部分と、一端において、上記チューニング可能インダクタ構成の第２入力へと接続される第３巻き部分と、一端において、上記第３巻き部分の他端へと接続される第４巻き部分と、上記チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成と、を備える。チューニングは、上記第１入力と上記第２入力との間に、上記第１巻き部分及び上記第３巻き部分を直列に備える回路、又は、上記第１入力と上記第２入力との間に、上記第１巻き部分、上記第２巻き部分、上記第４巻き部分及び上記第３巻き部分を直列に備える回路、のうちのいずれかを選択的に提供することにより行われる。上記第１巻き部分及び上記第３巻き部分は、上記第１巻き部分及び上記第３巻き部分の磁界が実質的に共通的になるように上記チップ又は基板に構成され、上記第２巻き部分及び上記第４巻き部分は、上記第１巻き部分及び上記第３巻き部分との電磁結合を打ち消すように構成される。受信機、送受信機、通信デバイス、方法及びコンピュータプログラムもまた開示される。【選択図】図３
2017501560.tif 000002
【特許請求の範囲】
【請求項１】
チップ又は基板において構成可能なチューニング可能インダクタ構成であって、
第１端において、前記チューニング可能インダクタ構成の第１入力（ＩＮＰ）へ接続される第１巻き部分（Ｗ１）と、
第１端において、前記第１巻き部分（Ｗ１）の第２端へと接続される第２巻き部分（Ｗ２）と、
第１端において、前記チューニング可能インダクタ構成の第２入力（ＩＮＮ）へと接続される第３巻き部分（Ｗ３）と、
第１端において、前記第３巻き部分（Ｗ３）の第２端へと接続され、第２端において、前記第２巻き部分（Ｗ２）の第２端へ向けて接続される第４巻き部分（Ｗ４）と、
前記第１入力（ＩＮＰ）と前記第２入力（ＩＮＮ）との間に、前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）を直列に備える回路、又は、
前記第１入力（ＩＮＰ）と前記第２入力（ＩＮＮ）との間に、前記第１巻き部分（Ｗ１）、前記第２巻き部分（Ｗ２）、前記第４巻き部分（Ｗ４）及び前記第３巻き部分（Ｗ３）を直列に備える回路、
を選択的に少なくとも提供することにより、前記チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成（Ｓ１２；Ｓ１、Ｓ２）と、
を備え、
前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）は、前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）の磁界が実質的に共通的になるように前記チップ又は基板に構成され、前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）は、前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）との電磁結合を打ち消すように構成される、
チューニング可能インダクタ構成。
【請求項２】
前記第４巻き部分は、前記第２端において、前記第２巻き部分（Ｗ２）の前記第２端へ接続される、請求項１のチューニング可能インダクタ構成。
【請求項３】
前記第４巻き部分（Ｗ４）の前記第２端と前記第２巻き部分（Ｗ２）の前記第２端との間に接続されるさらなる巻き部分、を備える、請求項１のチューニング可能インダクタ構成。
【請求項４】
前記スイッチ構成は、前記第１巻き部分（Ｗ１）の前記第２端と前記第３巻き部分（Ｗ３）の前記第２端との間に接続される第１スイッチ（Ｓ１２）を含む、請求項１〜３のいずれか１項のチューニング可能インダクタ構成。
【請求項５】
前記スイッチ構成は、前記第１巻き部分（Ｗ１）の前記第２端と前記第２巻き部分（Ｗ２）の前記第２端へ接続される仮想接地との間に接続される第１スイッチ（Ｓ１）と、
前記第３巻き部分（Ｗ３）の前記第２端と前記仮想接地との間に接続される第２スイッチ（Ｓ２）と、
を含む、請求項１〜３のいずれか１項のチューニング可能インダクタ構成。
【請求項６】
前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）は、磁界を第１方向に方向付ける第１部分及び磁界を前記第１方向とは逆の第２方向に方向付ける第２部分、を有するパターンを、前記チップ又は基板に形成する、請求項１〜５のいずれか１項のチューニング可能インダクタ構成。
【請求項７】
前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）の前記パターン、並びに前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）の前記パターンは、前記チップ又は基板において対称的に構成される、請求項６のチューニング可能インダクタ構成。
【請求項８】
前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）は、前記チップ又は基板の平面において、前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）を取り囲むパターンを形成する、請求項６又は請求項７のチューニング可能インダクタ構成。
【請求項９】
前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）の前記パターンは、８の字型、４つ葉クローバー型、又はｎを正の整数として２ｎ葉クローバー型である、請求項６〜８のいずれか１項のチューニング可能インダクタ構成。
【請求項１０】
前記巻き部分（Ｗ１、Ｗ２、Ｗ３、Ｗ４）のうちの２つ以上は、前記チップ又は基板の複数の導電層内に構成される、請求項１〜７のいずれか１項のチューニング可能インダクタ構成。
【請求項１１】
共振器（６１０）を備える無線周波数送受信機（６０２）であって、
前記共振器（６１０）は、請求項１〜１０のいずれか１項に記載のチューニング可能インダクタ構成を備え、
前記チューニング可能インダクタ構成は、複数の共振周波数のうちの１つで選択的に前記共振器（６１０）が作動することを可能とするようにチューニング可能である、
無線周波数送受信機（６０２）。
【請求項１２】
第１周波数帯域において無線信号を受信するように構成される第１受信機パスと、
第２周波数帯域において無線信号を受信するように構成される第２受信機パスと、
を備えるマルチバンド無線周波数受信機（５００）であって、
前記第１周波数帯域は、前記第２周波数帯域よりも高い周波数で運用され、
前記第１受信機パス及び前記第２受信機パスの各々は、
複数の周波数帯域のうちの選択される周波数帯域で選択的に動作するように構成され、及び、
請求項１〜１０のいずれか１項に記載のチューニング可能インダクタ構成（５０２、５０４）を含む共振器を備え、当該共振器は、前記選択される周波数帯域のためにチューニングされるように構成される、
マルチバンド無線周波数受信機（５００）。
【請求項１３】
請求項９に記載の無線周波数送受信機（６０２）又は請求項１０に記載のマルチバンド無線周波数受信機（６０２）と、
前記無線周波数送受信機又は前記マルチバンド無線周波数受信機（６０２）との間で相互作用するように構成されるプロセッサ（６０８）と、
を備え、
前記プロセッサは、前記チューニング可能インダクタ構成のチューニングモードを選択するように前記スイッチ構成への制御を行うように構成される、
通信デバイス（６００）。
【請求項１４】
請求項１〜１０のいずれか１項に記載の、チューニング用の巻き部分及びスイッチを含むチューニング可能インダクタ構成の方法であって、
前記チューニング可能インダクタ構成のためのチューニング設定を決定すること（７０１）と、
前記スイッチ又は複数のスイッチそれぞれについてのスイッチ状態を、前記チューニング設定へと割当てること（７０２）と、
割当てられた前記スイッチ状態に従って、前記スイッチ又は複数のスイッチを制御すること（７０３）と、
を含む方法。
【請求項１５】
チューニング可能インダクタ構成を含む共振器（６１０）を備える無線周波数送受信機又はマルチバンド無線周波数受信機（６０２）のプログラマブルコントローラ（６０８、８０２）により実行された場合に、当該コントローラ（６０８、８０２）に請求項１４の方法を実行させるコンピュータ実行可能な命令、を含む、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、チューニング可能なインダクタ構成、そうした構成を有する共振器を伴う無線周波数送受信機又は受信機、通信デバイス、上記構成のチューニング方法、及びチューニングのためのコンピュータプログラムに関する。
【背景技術】
【０００２】
無線送受信機において、より多くの帯域がサポートされていく中で、それら帯域は例えば７００ＭＨｚから３８００ＭＨｚといった広い周波数レンジにわたり広がることもあり、これは複数の共振器のセットにより充足され得る。１オクターブよりも大きくＬＣ（インダクタ−キャパシタ）共振器をチューニングすることは困難であることが知られており、これは多数の共振器の必要性が生じ得ることに帰結する。キャリアアグリゲーションの場合、即ち通信がいくつもの異なるキャリアで同時に行われる場合、この問題はさらに際立つ。それらキャリアは、広い周波数レンジ内のどこにでも散らばり得る。
【０００３】
ＬＣ共振器は、チップ上に実装される場合にはチップ空間を消費し、チップ外で実装される場合にはかなり高コストである。従って、より柔軟な共振器を提供することが望ましい。
【発明の概要】
【０００４】
本発明の目的は、上述した問題を少なくとも軽減することである。本発明は、ＬＣ共振器のキャパシタンス及びインダクタンスの双方が所望の柔軟性を達成するためにチューニングされる必要があるという理解に基づく。それに従って、チューニング可能なインダクタ構成が提供される。発明者は、高周波数モードのために自己共振周波数が十分に高く設定される必要があること、使用可能な実装において利得を劣化させたり電流消費を増加させたりしないために、特に低インダクタンス状態においてＱ値が十分に高くなければならないこと、及び低い帯域をもカバーするためにインダクタンスの比率が十分に高い必要があること、という要求をも認識した。これは、特に不使用の回路内の、挿入損失が減少するように信号の経路制御を行うチューニング可能なインダクタ内のスイッチ構成により達成される。
【０００５】
第１の観点によれば、チップ又は基板上で構成可能なチューニング可能インダクタ構成が提供され、当該チューニング可能インダクタ構成は、第１端において、上記チューニング可能インダクタ構成の第１入力へ接続される第１巻き部分（winding  part）と、第１端において、上記第１巻き部分の第２端へと接続される第２巻き部分と、第１端において、上記チューニング可能インダクタ構成の第２入力へと接続される第３巻き部分と、第１端において、上記第３巻き部分の第２端へと接続され、第２端において、上記第２巻き部分の第２端へ向けて接続される第４巻き部分と、上記第１入力と上記第２入力との間に、上記第１巻き部分及び上記第３巻き部分を直列に備える回路、又は、上記第１入力と上記第２入力との間に、上記第１巻き部分、上記第２巻き部分、上記第４巻き部分及び上記第３巻き部分を直列に備える回路、を選択的に少なくとも提供することにより、上記チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成と、を備える。上記第１巻き部分及び上記第３巻き部分は、上記第１巻き部分及び上記第３巻き部分の磁界が実質的に共通的になるように上記チップ又は基板に構成され、上記第２巻き部分及び上記第４巻き部分は、上記第１巻き部分及び上記第３巻き部分との電磁結合を打ち消すように構成される。
【０００６】
上記第４巻き部分は、その第２端において、上記第２巻き部分の上記第２端へ接続されてもよい。
【０００７】
上記チューニング可能インダクタ構成は、上記第４巻き部分の上記第２端と上記第２巻き部分の上記第２端との間に接続されるさらなる巻き部分、を備えてもよい。
【０００８】
上記スイッチ構成は、上記第１巻き部分の上記第２端と上記第３巻き部分の上記第２端との間に接続される第１スイッチを含んでもよい。
【０００９】
上記スイッチ構成は、上記第１巻き部分の上記第２端と上記第２巻き部分の上記第２端へ接続される仮想接地との間に接続される第１スイッチと、上記第３巻き部分の上記第２端と上記仮想接地との間に接続される第２スイッチと、を含んでもよい。
【００１０】
上記第２巻き部分及び上記第４巻き部分は、磁界を第１方向に方向付ける第１部分及び磁界を上記第１方向とは逆の第２方向に方向付ける第２部分、を有するパターンを、上記チップ又は基板に形成してもよい。上記第２巻き部分及び上記第４巻き部分の上記パターン、並びに上記第１巻き部分及び上記第３巻き部分のそのパターンは、上記チップ又は基板において対称的に構成されてもよい。上記第１巻き部分及び上記第３巻き部分は、上記チップ又は基板の平面において、上記第２巻き部分及び上記第４巻き部分を取り囲むパターンを形成してもよい。
【００１１】
上記第２巻き部分及び上記第４巻き部分の上記パターンは、８の字型（eight-shaped）、４つ葉クローバー型（four-clover-shaped）、又はｎを正の整数として２ｎ葉クローバー型（2n-clover-shaped）であってもよい。
【００１２】
上記巻き部分のうちの２つ以上が上記チップ又は基板の複数の導電層内に構成されてもよい。
【００１３】
上記仮想接地は、無線周波数のようなＡＣにおいてはＡＣ信号のための接地として作用するＤＣ電力サプライであってもよく、又は接地若しくはＤＣ基準電圧ノードであってもよい。
【００１４】
第２の観点によれば、共振器を備える無線周波数送受信機が提供され、上記共振器は、上記第１の観点に係るチューニング可能インダクタ構成を備え、上記チューニング可能インダクタ構成は、複数の共振周波数のうちの１つで選択的に上記共振器が作動することを可能とするようにチューニング可能である。
【００１５】
第３の観点によれば、第１周波数帯域において無線信号を受信するように構成される第１受信機パスと、第２周波数帯域において無線信号を受信するように構成される第２受信機パスと、を備えるマルチバンド無線周波数受信機が提供され、上記第１周波数帯域は、上記第２周波数帯域よりも高い周波数で運用され、上記第１受信機パス及び上記第２受信機パスの各々は、複数の周波数帯域のうちの選択される周波数帯域で選択的に動作するように構成され、及び、上記第１の観点に係るチューニング可能インダクタ構成を含む共振器を備え、当該共振器は、上記選択される周波数帯域のためにチューニングされるように構成される。
【００１６】
第４の観点によれば、上記第２の観点に係る無線周波数送受信機又は上記第３の観点に係るマルチバンド無線周波数受信機と、上記無線周波数送受信機又は上記マルチバンド無線周波数受信機との間で相互作用するように構成されるプロセッサと、を備える通信デバイスが提供され、上記プロセッサは、チューニング可能インダクタ構成のチューニングモードを選択するように上記スイッチ構成への制御を行うように構成される。
【００１７】
第５の観点によれば、上記第１の観点に係る、チューニング用の巻き部分及びスイッチを含むチューニング可能インダクタ構成の方法が提供される。当該方法は、上記チューニング可能インダクタ構成のためのチューニング設定を決定することと、上記スイッチ又は複数のスイッチそれぞれについてのスイッチ状態を、上記チューニング設定へと割当てることと、割当てられた上記スイッチ状態に従って、上記スイッチ又は複数のスイッチを制御することと、を含む。
【００１８】
第６の観点によれば、チューニング可能インダクタ構成を含む共振器を備える無線周波数送受信機又はマルチバンド無線周波数受信機のプログラマブルコントローラにより実行された場合に、当該コントローラに上記第５の観点の方法を実行させるコンピュータ実行可能な命令、を含む、コンピュータプログラム、が提供される。
【００１９】
複数の実施形態について、ある利点は、Ｑ値が周波数と共に増加する場合に提供される。それは、低インダクタンス状態において高インダクタンス状態に対してより高いＱ値を提供するレイアウトを伴う。そして、絶対共振帯域幅は周波数上でよりコンスタントになる。
【００２０】
実施形態に係る１つの利点は、チューニング可能な共振器が、マルチバンド受信機／送信機／送受信機のより柔軟なコンフィグレーションを可能とすることである。例えば、互いに異なる複数の受信機パスを低域又は高域のいずれかに専用とする必要性がもはやなく、最新の受信状況に依存した割当てをすることができる。
【００２１】
以下の詳細な開示から、添付の従属項から、及び図面から、本発明の他の目的、特徴及び利点が現れるであろう。概して、特許請求の範囲において使用される全ての用語は、ここで特段の定義が明示的になされない限り、当技術分野における通常の意味に従って解釈されるものとする。不定冠詞又は定冠詞を付した［エレメント、デバイス、コンポーネント、手段、ステップなど］への全ての言及は、特段の明示的な記述の無い限り、当該エレメント、デバイス、コンポーネント、手段、ステップなどの少なくとも１つの事例への言及であるものとしてオープンに解釈されるべきである。ここで開示されるいかなる方法のステップも、特段の明示的な記述の無い限り、開示された厳密な順序で実行されなくてよい。
【図面の簡単な説明】
【００２２】
本発明の上の及び追加的な目的、特徴及び利点は、添付図面を参照しつつ、本発明の好適な実施形態の以下の例示的かつ非限定的な詳細な説明を通じて、より良好に理解されるであろう。
【００２３】
【図１】一実施形態に係るチューニング可能インダクタ構成を概略的に示している。
【図２】一実施形態に係るチューニング可能インダクタ構成を概略的に示している。
【図３】チューニング可能インダクタ構成の巻き線（windings）のレイアウトを、複数の実施形態に係るスイッチ構成の概略的な表示と共に示している。
【図４】一実施形態に係るチューニング可能インダクタ構成の巻き線のレイアウトの細部を示している。
【図５】複数の実施形態に係るチューニング可能インダクタ構成が適用可能な無線フロントエンドを概略的に示している。
【図６】一実施形態に係る通信デバイスを概略的に示すブロック図である。
【図７】一実施形態に係るチューニング可能インダクタ構成の方法を概略的に示すフローチャートである。
【図８】上記方法を実装するためのコンピュータプログラム及びプロセッサを概略的に示している。
【発明を実施するための形態】
【００２４】
図１は、一実施形態に係るチューニング可能インダクタ構成を概略的に示している。インダクタ構成は、好適には、以下で明らかにされるように、チップ又は基板において構成される。インダクタ構成は、一端においてチューニング可能インダクタ構成の第１入力ＩＮＰへ接続される第１巻き部分Ｗ１と、一端において第１巻き部分Ｗ１の他端へ接続される第２巻き部分と、一端においてチューニング可能インダクタ構成の第２入力ＩＮＮへ接続される第３巻き部分Ｗ３と、一端において第３巻き部分Ｗ３の他端へ、及び他端において第２巻き部分Ｗ２の他端へ接続される第４巻き部分Ｗ４と、を備える。第２巻き部分Ｗ２及び第４巻き部分が結合する点を、オプションとして、中心タップとして例えばサプライ電圧といったＡＣ接地へ接続することができる。このようにして、本質的に、巻き部分Ｗ１、Ｗ２、Ｗ４及びＷ３の直列接続が形成される。チューニング可能インダクタ構成は、その直列接続か、第１入力ＩＮＰと第２入力ＩＮＮとの間で第１巻き部分Ｗ１及び第３巻き部分Ｗ３を直列に含む回路かを選択的に提供することにより、チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成、をさらに備える。それら巻き部分は、チップ又は基板において、即ち実質的に１つの平面において構成され、但し、２つ以上の金属層内に複数の巻き線が形成されてもよく、それら巻き線はチップ若しくは基板に堆積され、若しくは１つの金属層内で並行して（side-by-side）構成されることができ、又はそれらの組み合わせであってもよい。スイッチ構成は、第１巻き部分Ｗ１の他端と第３巻き部分Ｗ３の他端との間に接続されるスイッチＳ１２を含む。スイッチＳ１２が開放されている場合、巻き部分Ｗ１、Ｗ２、Ｗ４、Ｗ３の直列接続が動作可能であり、一方でスイッチＳ１２が閉じている場合、第１巻き部分Ｗ１及び第３巻き部分Ｗ３を直列に含む回路が第１入力ＩＮＰと第２入力ＩＮＮとの間で動作可能である。第１巻き部分Ｗ１及び第３巻き部分Ｗ３のみが動作可能な状態にある場合、動作可能でない第２巻き線Ｗ２及び第４巻き線Ｗ４が、例えば挿入損失を低く保つために、影響を与えないことが望ましい。従って、第１巻き部分及び第３巻き部分は、第１巻き部分及び第３巻き部分の磁界が実質的に共通的になるようにチップ又は基板に構成され、第２巻き部分及び第４巻き部分は、第１巻き部分及び第３巻き部分との電磁結合を打ち消すように構成される。これは、以下に図３を参照しながら例として明らかにされる通り、第１／第３巻き線と第２／第４巻き線との間の磁気的結合を打ち消す巻き線構造により、構成されることができる。上記原理は、第２巻き部分及び第４巻き部分が、磁界を第１方向に方向付ける第１部分及び磁界を上記第１方向とは逆の第２方向に方向付ける第２部分、を有するパターンをチップ又は基板に形成することにより達成されることができる。磁気的な結合がそれにより打ち消される。留意すべきこととして、中心タップは、低インピーダンスモードにおいてサプライノードへ接続され、スイッチＳ１２が閉じている場合には、第１巻き部分Ｗ１及び第３巻き部分Ｗ３から中央タップへの短絡した第２巻き部分Ｗ２及び第４巻き部分Ｗ４を介するパスが存在する。インピーダンス又は抵抗はかなり増加するが、多くのアプリケーションのために実効的な解決策を提供する。
【００２５】
図２は、一実施形態に係るチューニング可能インダクタ構成を概略的に示している。インダクタ構成は、好適には、以下で明らかにされるように、チップ又は基板において構成される。インダクタ構成は、一端においてチューニング可能インダクタ構成の第１入力ＩＮＰへ接続される第１巻き部分Ｗ１と、一端において第１巻き部分Ｗ１の他端へ接続される第２巻き部分と、一端においてチューニング可能インダクタ構成の第２入力ＩＮＮへ接続される第３巻き部分Ｗ３と、一端において第３巻き部分Ｗ３の他端へ、及び他端において第２巻き部分Ｗ２の他端へ接続される第４巻き部分Ｗ４と、を備える。第２巻き部分Ｗ２及び第４巻き部分が結合する点は、中心タップとして例えばサプライ電圧といったＡＣ接地へ接続される。このようにして、本質的に、巻き部分Ｗ１、Ｗ２、Ｗ４及びＷ３の直列接続が形成される。チューニング可能インダクタ構成は、その直列接続か、第１入力ＩＮＰと第２入力ＩＮＮとの間で第１巻き部分Ｗ１及び第３巻き部分Ｗ３を直列に含む回路かを選択的に提供することにより、チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成、をさらに備える。それら巻き部分は、チップ又は基板において、即ち実質的に１つの平面において構成され、但し、２つ以上の金属層内に複数の巻き線が形成されてもよく、それら巻き線はチップ若しくは基板に堆積され、若しくは１つの金属層内で並行して構成されることができ、又はそれらの組み合わせであってもよい。スイッチ構成は、第１巻き部分Ｗ１の他端と、ＡＣ接地、即ち中心タップとの間に接続される第１スイッチＳ１を含む。中心タップと第３巻き部分Ｗ３の他端との間には、第２スイッチＳ２が接続される。スイッチＳ１及びＳ２が開放されている場合、巻き部分Ｗ１、Ｗ２、Ｗ４及びＷ３の直列接続が動作可能であり、一方で、スイッチＳ１及びＳ２が閉じている場合、第１巻き部分Ｗ１及び第３巻き部分Ｗ３を直列に含む回路が第１入力ＩＮＰと第２入力ＩＮＮとの間で動作可能である。中心タップにより開放状態において提供されるＡＣ接続は、閉じた状態において依然としてスイッチＳ１及びＳ２を介して提供される。ここで、このデュアルスイッチ構成は、図１を参照しながら説明した実施形態と比較して、中心タップへよりインピーダンスの低いパスを提供し、但しより高い寄生容量が代価となり得る。第１巻き部分Ｗ１及び第３巻き部分Ｗ３のみが動作可能な状態にある場合、動作可能でない第２巻き線Ｗ２及び第４巻き線Ｗ４が、例えば挿入損失を低く保つために、影響を与えないことが望ましい。従って、第１巻き部分及び第３巻き部分は、第１巻き部分及び第３巻き部分の磁界が実質的に共通的になるようにチップ又は基板に構成され、第２巻き部分及び第４巻き部分は、第１巻き部分及び第３巻き部分との電磁結合を打ち消すように構成される。これは、以下に図３を参照しながら例として明らかにされる通り、第１／第３巻き線と第２／第４巻き線との間の磁気的結合を打ち消す巻き線構造により、構成されることができる。上記原理は、第２巻き部分及び第４巻き部分が、磁界を第１方向に方向付ける第１部分及び磁界を上記第１方向とは逆の第２方向に方向付ける第２部分、を有するパターンをチップ又は基板に形成することにより達成されることができる。磁気的な結合がそれにより打ち消される。中心タップへ接続される２つのスイッチＳ１及びＳ２を用いることにより、サプライノードへのより低インピーダンスな接続が達成され、それはいくつかのアプリケーションにとって重要であり得る。一方で、より複雑なスイッチ構成は、より多くの寄生抵抗及び／又は容量をもたらすかもしれず、それはいくつかのアプリケーションにおける共振器性能を劣化させ得る。
【００２６】
図３は、チューニング可能インダクタ構成の巻き線のレイアウトを、複数の実施形態に係るスイッチ構成の概略的な表示と共に示しており、図１及び図２を参照しながら説明したスイッチ構成それぞれが図３において概略的に描かれている。第１巻き部分及び第３巻き部分は、チップ又は基板の平面において、第２巻き線及び第４巻き線を取り囲むパターンを形成する。第２巻き部分及び第４巻き部分のパターンと第１巻き部分及び第３巻き部分のパターンとは、図３において対称線群で強調されているように、チップ又は基板において対称的に構成される。第２巻き部分及び第４巻き部分のパターンは、図３においては８の字型であり、磁界を第１方向に方向付ける第１部分と、磁界を第１方向とは逆の第２方向に方向付ける第２部分とを提供する。例えば、４つ葉クローバー型、又はｎを正の整数として２ｎ葉クローバー型など、同じ効果を提供する他のパターンも同等に可能である。
【００２７】
図４は、一実施形態に係るチューニング可能インダクタ構成の巻き線のレイアウトの一例の細部を示している。このように、巻き線を形成する導電レーンの交差が達成され得る。巻き部分の２つ以上を、チップ又は基板の複数の導電層内に構成され得る。図示したところでは、基板上に複数のレーンが並行して提供されており、交差部は多層化された導体を用いてなる。但し、これらレーンは、多層化された導体を用い、互いに重なり合って配置されることもでき、又は、異なる複数のレイヤ内での提供と並行する形との組み合わせであってもよい。巻き線の形状もまた、八角形として描かれているが、円形、方形又はｎを３以上として他のｎ辺形などの他の形状もまた実現可能であり、それらの組み合わせであってもよい。巻き線は、当該巻き線でインダクタンスを形成する目的で、磁界を取り囲む巻きを形成する。インダクタンスは、様々な目的のために、又は旧来の手法でのシングルエンドの目的のために適応されることができる。
【００２８】
さらなる巻き部分を、第２巻き部分Ｗ２と第４巻き部分Ｗ４との間に接続することができ、これをチューニング可能インダクタ構成の回路を形成する際に含めることができる。そうしたさらなる巻き部分は、好適には、第２及び第４巻き部分Ｗ２、Ｗ４と第１及び第３巻き部分Ｗ１、Ｗ３との間の関係と同様に、第１乃至第４巻き部分Ｗ１−Ｗ４との電磁結合を磁界が打ち消すように、チップ又は基板にやはり構成される。当該巻き部分を実装するためのさらなる金属層と、巻き部分の所望の量を含む回路を選択的に提供するためのスイッチ構成のさらなるスイッチと、をチップ又は基板に適用することにより、これが可能とされる。
【００２９】
図５は、複数の実施形態に係るチューニング可能インダクタ構成が適用可能な無線フロントエンドを概略的に示している。例えば３ＧＰＰ  ＬＴＥ無線機において使用される無線フロントエンド回路では、多数の帯域が使用され得る。さらに、例えば様々なコンフィグレーションにおいて複数の別個の帯域が集められ同時に使用されるキャリアアグリゲーションの場合、現実的なフロントエンドの解決策に関して汎用性（versatility）が重要である。そのうえ、フロントエンドがＧＳＭ、ＵＭＴＳ、ＷＬＡＮ、ＧＮＳＳなどの他の無線アクセス技術について使用可能とされるべきである場合にも、汎用性の要求は一層増大する。よって、受信信号は多数の広く又は狭い帯域幅を有する周波数内にあり得る。そして、例えば、帯域選択フィルタ又は共振器を必要とする他の回路が、最新の動作モードに依存してそのために構成可能である必要があり得る。そうした帯域選択フィルタにおける可変的なキャパシタンスは、通常は、オンデマンドでキャパシタンスを切り替え可能なキャパシタバンクを用いることにより多くをなすが、上で説明したようなチューニング可能インダクタを用いることにより、汎用性を改善することができ、例えば帯域選択フィルタの性能をも改善することができる。上で説明したような１つ以上のチューニング可能インダクタ構成５０２、５０４を用いることにより、汎用性の要求を充足することができる。それにより、柔軟な帯域の組み合わせが可能となる。
【００３０】
上で説明したフロントエンド構成が使用され得る一例は、マルチバンド無線周波数受信機５００である。受信機５００は、第１周波数帯域において無線信号を受信するように構成される第１受信機パスと、第２周波数帯域において無線信号を受信するように構成される第２受信機パスと、を備え、第１周波数帯域は、第２周波数帯域よりも高い周波数で運用され、即ち、高い方の帯域及び低い方の帯域の双方が同時に受信され得る高低域構成である。第１受信機パス及び第２受信機パスの各々は、複数の周波数帯域のうちの選択される周波数帯域で選択的に動作するように構成されることができ、例えば、第１高域パスは、１８００ＭＨｚ、１９００ＭＨｚ、２１００ＭＨｚ及び２７００ＭＨｚの周波数帯域のうちの１つにおいて動作することを選択可能であり、一方で第２低域パスは、７５０ＭＨｚ、８５０ＭＨｚ、９００ＭＨｚ及び１５００ＭＨｚの周波数帯域のうちの１つで同時に動作することを選択可能である。これら周波数帯域は、単に例として説明されており、他の周波数帯域、並びに、高周波数帯域及び低周波数帯域の間の他のグループ分けが同等に可能である。各受信機パスは、上で説明したチューニング可能インダクタ構成５０２、５０４を含む共振器を備え、当該共振器は、それぞれの受信機パスにおいて、選択される周波数帯域のためにチューニングされるように構成される。留意すべきこととして、双方の受信機パスは、上記チューニング可能インダクタ構成のアプローチによって全ての周波数帯域へチューニング可能であり、高域側又は低域側の帯域のための専用パスが存在しないことから、多大な柔軟性が達成される。そうした受信機パスを２つよりも多く伴う構成もまた可能である。このように、柔軟な周波数帯域の組み合わせが可能とされ、これは例えばキャリアアグリゲーションの解決策において有利である。
【００３１】
図５には、一例として、ＬＮＡ出力をチューニングするための共振器が示されている。チューニング可能インダクタ構成を伴う共振器は、当然ながら、フィルタ、インピーダンスマッチングなどといった他の目的にも使用されることができる。
【００３２】
図６は、一実施形態に係る通信デバイス６００を概略的に示すブロック図である。当該通信デバイスは、アンテナ６０４へ接続され得る送受信機６０２、受信機あるいは送受信機６０２との間で相互作用するように構成されるプロセッサといった他の回路６０６、及び通信デバイス６００の入出力インタフェースなどを備える。受信機あるいは送受信機６０２は、上で説明した実施形態のいずれかに係るチューニング可能インダクタ構成を含む共振器６１０を備え、当該チューニング可能インダクタ構成は、複数の共振周波数で共振器６１０が作動することを可能とするようにチューニング可能である。受信機あるいは送受信機は、共振器６１０のチューニング、即ちチューニング可能インダクタ構成のチューニングでもある、を制御するように構成され得るコントローラ６０８をも含むことができる。受信機６０２は、例えば、図５を参照しながら説明したマルチバンド無線周波数受信機５００であり得る。
【００３３】
図７は、一実施形態に係るチューニング可能インダクタ構成の方法を概略的に示すフローチャートである。当該方法は、チューニング可能インダクタ構成のためのチューニング設定を決定すること７０１、を含む。これは、リモートエンティティから又は上記チューニング可能インダクタ構成を有する通信装置の内部のエンティティからの周波数割当てを受信することにより行われ得る。例えば周波数割当て情報に基づいて、スイッチＳ１２又はスイッチＳ１、Ｓ２それぞれについて、スイッチ状態が、上記チューニング設定へと割当てられる７０２。そして、割当てられたスイッチ状態に従って、スイッチの制御が行われる７０３。新たな割当てがあれば、上記手続が繰り返され得る。
【００３４】
本発明に係る方法は、特にデジタルコントローラが送受信機を制御するケースについて、コンピュータ及び／又はプロセッサといった処理手段の支援を伴う実装に適している。従って、図７を参照しながら説明した実施形態のいずれかに係る任意の方法のステップ群を処理手段、プロセッサ又はコンピュータに実行させるように構成される命令群を含むコンピュータプログラムが提供される。コンピュータプログラムは、好適には、図８に示したようなコンピュータ読取可能な媒体８００に記憶され、処理手段、プロセッサ又はコンピュータ８０２によりロードされて実行され、好適には図７を参照しながら説明した実施形態のいずれかのように、本発明の実施形態に従ってそれぞれ上記方法を実行させることができる。コンピュータ８０２及びコンピュータプログラムプロダクト８００は、プログラムコードをシーケンシャルに実行するように構成されることができ、その場合、任意の方法のアクションがステップごとに実行される。処理手段、プロセッサ又はコンピュータ８０２は、好適には、通常では組込みシステムと呼ばれるものである。よって、図８に描かれたコンピュータ読取可能な媒体８００及びコンピュータ８０２は、単に原理の理解を提供する説明的な目的のためのものであると解釈されるべきであり、要素の何らの直接的な表現として解釈されるべきでない。
【００３５】
主に少数の実施形態を参照しながら本発明は上述された。しかしながら、当業者により容易に理解されるように、上で開示されたものとは別の実施形態が、添付の特許請求の範囲により定義される通りの本発明のスコープの範囲内で同等に可能である。
【図１】
2017501560.tif 000003
【図２】
2017501560.tif 000004
【図３】
2017501560.tif 000005
【図４】
2017501560.tif 000006
【図５】
2017501560.tif 000007
【図６】
2017501560.tif 000008
【図７】
2017501560.tif 000009
【図８】
2017501560.tif 000010
【手続補正書】
【提出日】平成28年4月19日(2016.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チップ又は基板において構成可能なチューニング可能インダクタ構成であって、
第１端において、前記チューニング可能インダクタ構成の第１入力（ＩＮＰ）へ接続される第１巻き部分（Ｗ１）と、
第１端において、前記第１巻き部分（Ｗ１）の第２端へと接続される第２巻き部分（Ｗ２）と、
第１端において、前記チューニング可能インダクタ構成の第２入力（ＩＮＮ）へと接続される第３巻き部分（Ｗ３）と、
第１端において、前記第３巻き部分（Ｗ３）の第２端へと接続され、第２端において、前記第２巻き部分（Ｗ２）の第２端へ向けて接続される第４巻き部分（Ｗ４）と、
前記第１入力（ＩＮＰ）と前記第２入力（ＩＮＮ）との間に、前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）を直列に備える回路、又は、
前記第１入力（ＩＮＰ）と前記第２入力（ＩＮＮ）との間に、前記第１巻き部分（Ｗ１）、前記第２巻き部分（Ｗ２）、前記第４巻き部分（Ｗ４）及び前記第３巻き部分（Ｗ３）を直列に備える回路、
を選択的に少なくとも提供することにより、前記チューニング可能インダクタ構成をチューニングする、ように構成されるスイッチ構成（Ｓ１２；Ｓ１、Ｓ２）と、
を備え、
前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）は、前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）の磁界が実質的に共通的になるように前記チップ又は基板に構成され、
前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）は、磁界を第１方向に方向付ける第１部分及び磁界を前記第１方向とは逆の第２方向に方向付ける第２部分、を有するパターンを、前記チップ又は基板に形成する、
チューニング可能インダクタ構成。
【請求項２】
前記第４巻き部分は、前記第２端において、前記第２巻き部分（Ｗ２）の前記第２端へ接続される、請求項１のチューニング可能インダクタ構成。
【請求項３】
前記第４巻き部分（Ｗ４）の前記第２端と前記第２巻き部分（Ｗ２）の前記第２端との間に接続されるさらなる巻き部分、を備える、請求項１のチューニング可能インダクタ構成。
【請求項４】
前記スイッチ構成は、前記第１巻き部分（Ｗ１）の前記第２端と前記第３巻き部分（Ｗ３）の前記第２端との間に接続される第１スイッチ（Ｓ１２）を含む、請求項１〜３のいずれか１項のチューニング可能インダクタ構成。
【請求項５】
前記スイッチ構成は、前記第１巻き部分（Ｗ１）の前記第２端と前記第２巻き部分（Ｗ２）の前記第２端へ接続される仮想接地との間に接続される第１スイッチ（Ｓ１）と、
前記第３巻き部分（Ｗ３）の前記第２端と前記仮想接地との間に接続される第２スイッチ（Ｓ２）と、
を含む、請求項１〜３のいずれか１項のチューニング可能インダクタ構成。
【請求項６】
前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）の前記パターン、並びに前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）のパターンは、前記チップ又は基板において対称的に構成される、請求項１のチューニング可能インダクタ構成。
【請求項７】
前記第１巻き部分（Ｗ１）及び前記第３巻き部分（Ｗ３）は、前記チップ又は基板の平面において、前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）を取り囲むパターンを形成する、請求項１又は請求項６のチューニング可能インダクタ構成。
【請求項８】
前記第２巻き部分（Ｗ２）及び前記第４巻き部分（Ｗ４）の前記パターンは、８の字型、４つ葉クローバー型、又はｎを正の整数として２ｎ葉クローバー型である、請求項６又は請求項７のチューニング可能インダクタ構成。
【請求項９】
前記巻き部分（Ｗ１、Ｗ２、Ｗ３、Ｗ４）のうちの２つ以上は、前記チップ又は基板の複数の導電層内に構成される、請求項１〜６のいずれか１項のチューニング可能インダクタ構成。
【請求項１０】
共振器（６１０）を備える無線周波数送受信機（６０２）であって、
前記共振器（６１０）は、請求項１〜９のいずれか１項に記載のチューニング可能インダクタ構成を備え、
前記チューニング可能インダクタ構成は、複数の共振周波数のうちの１つで選択的に前記共振器（６１０）が作動することを可能とするようにチューニング可能である、
無線周波数送受信機（６０２）。
【請求項１１】
第１周波数帯域において無線信号を受信するように構成される第１受信機パスと、
第２周波数帯域において無線信号を受信するように構成される第２受信機パスと、
を備えるマルチバンド無線周波数受信機（５００）であって、
前記第１周波数帯域は、前記第２周波数帯域よりも高い周波数で運用され、
前記第１受信機パス及び前記第２受信機パスの各々は、
複数の周波数帯域のうちの選択される周波数帯域で選択的に動作するように構成され、及び、
請求項１〜９のいずれか１項に記載のチューニング可能インダクタ構成（５０２、５０４）を含む共振器を備え、当該共振器は、前記選択される周波数帯域のためにチューニングされるように構成される、
マルチバンド無線周波数受信機（５００）。
【請求項１２】
請求項１０に記載の無線周波数送受信機（６０２）又は請求項１１に記載のマルチバンド無線周波数受信機（５００）と、
前記無線周波数送受信機又は前記マルチバンド無線周波数受信機との間で相互作用するように構成されるプロセッサ（６０８）と、
を備え、
前記プロセッサは、前記チューニング可能インダクタ構成のチューニングモードを選択するように前記スイッチ構成への制御を行うように構成される、
通信デバイス（６００）。
【請求項１３】
請求項１〜９のいずれか１項に記載の、チューニング用の巻き部分及びスイッチを含むチューニング可能インダクタ構成の方法であって、
前記チューニング可能インダクタ構成のためのチューニング設定を決定すること（７０１）と、
前記スイッチ又は複数のスイッチそれぞれについてのスイッチ状態を、前記チューニング設定へと割当てること（７０２）と、
割当てられた前記スイッチ状態に従って、前記スイッチ又は複数のスイッチを制御すること（７０３）と、
を含む方法。
【請求項１４】
チューニング可能インダクタ構成を含む共振器（６１０）を備える無線周波数送受信機又はマルチバンド無線周波数受信機のプログラマブルコントローラ（６０８、８０２）により実行された場合に、当該コントローラ（６０８、８０２）に請求項１３の方法を実行させるコンピュータ実行可能な命令、を含む、コンピュータプログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
ＬＣ共振器は、チップ上に実装される場合にはチップ空間を消費し、チップ外で実装される場合にはかなり高コストである。従って、より柔軟な共振器を提供することが望ましい。
国際公開第０３／０５２７８０Ａ１号は、全インダクタンスを有する正確に１つのコイルと、複数のらせん状の曲部とを含む誘導部品であって、上記らせん状の曲部は、上記複数のらせん状の曲部の中心に向けて徐々に細くなる導電トラック幅を有する導電トラックと、上記コイルに接する２つのタップ接点と、制御回路と、からなる形で実現され、上記制御回路は、上記２つのタップ接点の間に接続され及び上記コイルの実効インダクタンスを変化させる、誘導部品を開示している。
国際公開第２００７／００６８６７Ａ１号は、モノリシック平面インダクタのインダクタンスを複数のより小規模なインダクタ部分へと分散させることを開示している。より小規模なインダクタ部分は、インダクタを差動インダクタデバイスとして機能させるやり方でカスケード構成で提供される。当該インダクタ部分のいくつかは、１つ以上のより高い無線周波数帯域において１つ以上の動作ステップ内の共通点に関連して、対称的にバイパスされ又はショートカットされるように構成される。スイッチング可能な対称的なショートカットの手段により、制御可能なインダクタンスステップを提供することができる。
【国際調査報告】
2017501560.tif 000011
2017501560.tif 000012
2017501560.tif 000013
2017501560.tif 000014