(57)【要約】  本発明は、共振整流装置、共振整流制御方法及び装置に関する。前記共振整流装置では、共振整流装置の二次側における整流ダイオードをＭＯＳトランジスタで置換する。本発明は、共振整流回路の一次側と二次側の共振及び同期整流によって、電力利用率を向上させる。【選択図】        図１
2017501675.tif 000002
【特許請求の範囲】
【請求項１】
一次入力モジュールと、二次出力モジュールと、変圧器と、を備え、
前記一次入力モジュールは、エネルギーを前記変圧器を介して前記二次出力モジュールに伝達し、
前記一次入力モジュールは、電圧源とグランドの間に直列に接続されている第一の電界効果トランジスタ及び第二の電界効果トランジスタと、第一の電界効果トランジスタのソースとドレインの間に接続されている第一の接合容量と、第二の電界効果トランジスタのソースとドレインの間に接続されている第二の接合容量と、前記変圧器の一次コイルの両端に接続されている第一のインダクタと、を有し、前記第一のインダクタの一方端が第一の容量を介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続され、前記第一のインダクタの他方端がグランド間に接続されており、
前記二次出力モジュールは、第三の電界効果トランジスタのソースが前記変圧器の二次コイルの一方端に接続され、第四の電界効果トランジスタのソースが前記変圧器の二次コイルの他方端に接続され、前記第三の電界効果トランジスタのドレインが前記第四の電界効果トランジスタのドレインに接続されていると共に、並列に接続されている第二の容量及び第一の抵抗を介して前記二次出力モジュールの出力端に接続されていることを特徴とする共振整流装置。
【請求項２】
前記一次入力モジュールは、第二のインダクタをさらに有し、
前記第一のインダクタの一方端が、直列に接続されている第一の容量及び第二のインダクタを介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続されていることを特徴とする請求項１に記載の装置。
【請求項３】
前記請求項１又は２に記載の共振整流装置を制御するための共振整流制御方法であって、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するステップを含むことを特徴とする共振整流制御方法。
【請求項４】
前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するステップをさらに含み、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000008
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値であることを特徴とする請求項３に記載の方法。
【請求項５】
前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間が、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通時間よりも大きいことを特徴とする請求項４に記載の方法。
【請求項６】
前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御し、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含むことを特徴とする請求項３に記載の方法。
【請求項７】
前記請求項１又は２に記載の共振整流装置を制御するための共振整流制御装置であって、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するための第一の制御モジュールを備えることを特徴とする共振整流制御装置。
【請求項８】
前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するための取得モジュールをさらに備え、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000009
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値であることを特徴とする請求項７に記載の装置。
【請求項９】
前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御するための第二の制御モジュールをさらに備え、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含むことを特徴とする請求項７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、出願番号が２０１４１０６７６６９７．４であって、出願日が２０１４年１１月２１日である中国特許出願に基づき優先権を主張し、当該中国特許出願の内容の全てを本願に援用する。
【０００２】
本発明は、アプリケーション回路技術分野に関し、特に、共振整流装置、共振整流制御方法及び装置に関する。
【背景技術】
【０００３】
電子機器の機能が複雑化し、インタラクションインターフェースが簡素化する傾向に伴って、制御チップの集積度を高くし、消費電力をも大きくせざるを得ない。チップのアプリケーション回路にとっては、より合理の回路トポロジ構成及び合理の論理制御回路によって効率の向上を図る必要がある。
【０００４】
関連技術では、主として、共振を使用する方式で、変圧器の一次エネルギーを二次出力に伝達する回路が採用される。昇圧回路が電圧を所定の電圧に昇圧した後、２つの電界効果トランジスタからなるハーフブリッジ回路が所定の電圧を制御してキャパシタを充電する。直列に接続されているキャパシタ及び変圧器がＬＣ共振回路を構成し、共振回路のエネルギーが変圧器で一次から二次に伝達され、二次がエネルギーを受けた後で、整流ダイオードを介してエネルギーを負荷に伝達して使用させる。
【０００５】
関連技術では、下記の課題がある。
【０００６】
（１）変圧器には漏れインダクタンスの存在があるため、このようにキャパシタと変圧器とを並列に接続するものは、本当の意味での共振回路ではない。すなわち、ＬＣは共振点で動作していない。また、変圧器の漏れインダクタンスは定数ではなく、ある区間内にしか制御されないため、当該回路は共振周波数ωr＝１／（ＬＣ）1/2で動作するならば、容量性領域、すなわち、容量を始めとする領域で動作すべきである。漏れインダクタンス現象によって、一次コイルのエネルギーが理論値よりも小さいことを招き、エネルギーの転換効率も低減される。
【０００７】
（２）二次コイル整流回路は一般的にダイオードによって実現される。ダイオードには電流が常に流れるため、若し、ダイオードの内部抵抗が比較的に大きければ、転換効率に大きく影響を及ぼし、消費電力が大きくなる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
関連技術に存在する課題を克服するために、本発明の実施例は、共振整流装置、共振整流制御方法及び装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の実施例の第一の態様によれば、
一次入力モジュールと、二次出力モジュールと、変圧器と、を備え、
前記一次入力モジュールは、エネルギーを前記変圧器を介して前記二次出力モジュールに伝達し、
前記一次入力モジュールは、電圧源とグランドの間に直列に接続されている第一の電界効果トランジスタ及び第二の電界効果トランジスタと、第一の電界効果トランジスタのソースとドレインの間に接続されている第一の接合容量と、第二の電界効果トランジスタのソースとドレインの間に接続されている第二の接合容量と、前記変圧器の一次コイルの両端に接続されている第一のインダクタと、を有し、前記第一のインダクタの一方端が第一の容量を介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続され、前記第一のインダクタの他方端がグランド間に接続されており、
前記二次出力モジュールは、第三の電界効果トランジスタのソースが前記変圧器の二次コイルの一方端に接続され、第四の電界効果トランジスタのソースが前記変圧器の二次コイルの他方端に接続され、前記第三の電界効果トランジスタのドレインが前記第四の電界効果トランジスタのドレインに接続されていると共に、並列に接続されている第二の容量及び第一の抵抗を介して前記二次出力モジュールの出力端に接続されていることを特徴とする共振整流装置を提供する。
【００１０】
好ましくは、前記一次入力モジュールは、第二のインダクタをさらに有し、
前記第一のインダクタの一方端が、直列に接続されている第一の容量及び第二のインダクタを介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続されている。
【００１１】
本発明の実施例の第二の態様によれば、前記第一の態様に記載の共振整流装置を制御するための共振整流制御方法を提供する。
【００１２】
前記方法は、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するステップを含む。
【００１３】
好ましくは、前記方法は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するステップをさらに含み、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000003
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００１４】
好ましくは、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間が、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通時間よりも大きい。
【００１５】
好ましくは、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御し、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００１６】
本発明の実施例の第三の態様によれば、前記共振整流装置を制御するための共振整流制御装置を提供する。
【００１７】
前記装置は、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するための第一の制御モジュールを備える。
【００１８】
好ましくは、前記装置は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得する取得モジュールをさらに備え、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000004
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００１９】
好ましくは、前記装置は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御するための第二の制御モジュールをさらに備え、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【発明の効果】
【００２０】
本発明の実施例で提供される技術案は、下記の格別な効果を含むことができる。
【００２１】
共振整流装置の二次側における整流ダイオードを第三のＭＯＳトランジスタと第四のＭＯＳトランジスタで置換することで、二次側の回路を有効に遮断し、結合の負荷に対する影響を低減又は解消することができ、かつ、本実施例の回路においては、一次側と二次側のＭＯＳトランジスタの導通時間は前後順序があり、一次側のＭＯＳトランジスタを先ず導通した後で、所定の時間遅延して二次側のＭＯＳトランジスタを導通し、二次側のＭＯＳトランジスタを遮断した後で、さらに所定の時間遅延して一次側のＭＯＳトランジスタを遮断し、これによって、磁気漏れの負荷に対する影響が有効に回避される。このように、二次側における整流ダイオードをＭＯＳトランジスタで置換することで、同期整流が図られ、転換効率が向上し、負荷機器動作の安定性が向上し、負荷機器が有効に保護され、負荷機器の損害が回避される。また、零電圧切換技術によって、ＭＯＳトランジスタでのエネルギー損失を低減することができる。
【００２２】
なお、前記一般的な記載及び後述の詳細な記載は、単なる例示的で解釈的な記載であり、本発明を限定しない。
【図面の簡単な説明】
【００２３】
ここでの図面は、明細書を構成する一部として見なされ、本開示に適した実施例を示し、かつ、明細書の文字記載と共に本開示の仕組みを解釈するために用いられる。
【００２４】
【図１】一例示的な実施例に係る共振整流装置の回路図である。
【図２】別の例示的な実施例に係る共振整流装置の回路図である。
【図３】一例示的な実施例に係る共振整流装置の回路動作タイミング図である。
【図４】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図５】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図６】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図７】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図８】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図９】一例示的な実施例に係る共振整流装置の一次駆動信号と二次駆動信号を示す模式図である。
【図１０】一例示的な実施例に係る共振整流制御装置のブロック図である。
【図１１】一例示的な実施例に係る共振整流制御装置の回路構成図である。
【発明を実施するための形態】
【００２５】
以下、例示的な実施例を詳しく説明し、その例示を図面に示す。以下の記載が図面に関わる場合、特に別の説明がない限り、異なる図面における同一符号は、同じ又は類似する要素を示す。以下の例示的な実施形態に記載の実施例は、本発明と一致する全ての実施例を代表するものではない。即ち、それらは、特許請求の範囲に記載の本発明のある側面に一致する装置及び方法の例に過ぎない。
【００２６】
関連技術では、共振回路の二次側で一般的に使用されるのがダイオードであるが、ダイオードがずっと導通しているため、二次側が常に完全な放電回路であることを意味する。二次側が電流を必要としない場合、一次側の結合作用のため、必ず二次側で小さな電流を発生し、電流があって損失があり、かつ、この電流に起因して、結合電流が負荷に所要のエネルギーに達することができず、負荷動作が不安定となる。また、変圧器では磁気漏れが発生し、磁気漏れに起因して磁界空間に大きいな干渉があり、ダイオードのこのような常に導通する特性によって、磁気漏れで発生する電流スパイクが二次側に伝達し、二次側でも対応的に電流スパイクが発生し、負荷機器を損害し易い。
【００２７】
本発明の実施例では、磁気漏れと結合電流損失の課題を解決するために、共振整流回路の二次側のダイオードを電界効果トランジスタ（ＭＯＳトランジスタ）で置換しても良く、さらに、漏れインダクタンスを解決するために、共振整流回路の一次側に１つのインダクタを追加しても良い。
【００２８】
図１は、一例示的な実施例に係る共振整流装置の回路図である。図１に示すように、当該装置は、一次入力モジュール１１と、変圧器Ｔ１と、二次出力モジュール１２と、を備える。
【００２９】
一次入力モジュール１１は、エネルギーを変圧器Ｔ１を介して二次出力モジュール１２に伝達する。
【００３０】
一次入力モジュール１１は、電圧源Ｖinとグランドの間に直列に接続されている第一のＭＯＳトランジスタＳ１及び第二のＭＯＳトランジスタＳ２と、第一のＭＯＳトランジスタＳ１のソースとドレインの間に接続されている第一の接合容量Ｃoss1と、第二のＭＯＳトランジスタＳ２のソースとドレインの間に第二の接合容量Ｃoss2と、変圧器Ｔ１の一次コイルの両端に接続されている第一のインダクタＬmと、を有し、第一のインダクタＬmの一方端が第一の容量Ｃrを介して第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２の間に接続され、第一のインダクタＬmの他方端がグランド間に接続されている。
【００３１】
二次出力モジュール１２は、第三のＭＯＳトランジスタＳ３のソースが変圧器Ｔ１の二次コイルの一方端に接続され、第四のＭＯＳトランジスタＳ４のソースが変圧器Ｔ１の二次コイルの他方端に接続され、第三のＭＯＳトランジスタＳ３のドレインが第四のＭＯＳトランジスタＳ４のドレインに接続され、並列に接続されている第二の容量ＣO及び第一の抵抗ＲLを介して二次出力モジュール１２の出力端に接続されている。
【００３２】
本実施例では、共振整流装置の二次側における整流ダイオードを第三のＭＯＳトランジスタと第四のＭＯＳトランジスタで置換することで、二次側の回路を有効に遮断し、結合の負荷に対する影響を低減又は解消することができ、かつ、本実施例の回路においては、一次側と二次側のＭＯＳトランジスタの導通時間は前後順序があり、一次側のＭＯＳトランジスタを先ず導通した後で、所定の時間遅延して二次側のＭＯＳトランジスタを導通し、二次側のＭＯＳトランジスタを遮断した後で、さらに所定の時間遅延して一次側のＭＯＳトランジスタを遮断し、これによって、磁気漏れの負荷に対する影響が有効に回避される。このように、二次側における整流ダイオードをＭＯＳトランジスタで置換することで、同期整流が図られ、転換効率が向上し、負荷機器動作の安定性が向上し、負荷機器が有効に保護され、負荷機器の損害が回避され、さらに、エネルギー利用率が向上し、電気量の使用時間が延長される。また、零電圧切換技術によって、ＭＯＳトランジスタでのエネルギー損失を低減することができる。
【００３３】
図２は、別の例示的な実施例に係る共振整流装置の回路図である。図２に示すように、好ましくは、一次入力モジュール１１は、第二のインダクタＬrをさらに有する。第一のインダクタＬmの一方端が、直列に接続されている第一の容量Ｃr及び第二のインダクタＬrを介して第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２の間に接続されている。
【００３４】
好ましくは、一次側に１つのインダクタを追加することで、漏れインダクタンスに起因してＬ値が比較的に小さい欠陥を補うことができ、実際の共振周波数を理論の共振周波数と等しく又はそれより大きくし、実際の共振周波数を誘導性領域にすることで、漏れインダクタンスの課題が解決され、エネルギーの転換効率が向上する。
【００３５】
図３は、一例示的な実施例に係る共振整流装置の回路動作タイミング図である。図３に示すように、当該共振整流装置の１つの動作周期を５つの時間帯に分割する。本発明は、共振整流装置が図３に示す回路動作タイミングに応じて動作するように制御するための共振整流制御方法をさらに提供する。当該共振整流装置の１つの動作周期を５つの時間帯に分割し、以下、各時間帯内の具体的な制御流れをそれぞれ説明する。
【００３６】
（一）第一の時間帯
図４は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図４に示すように、一次出力モジュール１１が電源Ｖinからエネルギーを受けるように、第一のＭＯＳトランジスタＳ１と第二の電界効果トランジスタＳ２とを導通し、第三のＭＯＳトランジスタＳ３を遮断するように制御する。一次出力モジュール１１に蓄積されているエネルギーが、変圧器Ｔ１を介して二次出力モジュール１２に伝達するように、第三のＭＯＳトランジスタＳ３を導通するように制御する。一次出力モジュール１１が二次出力モジュール１２へエネルギーを伝達せず、二次出力モジュール１２がエネルギーを蓄積するように、第三のＭＯＳトランジスタＳ３を第一のＭＯＳトランジスタＳ１に先立って遮断するように制御する。
【００３７】
（二）第二の時間帯
図５は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図５に示すように、第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２と第三のＭＯＳトランジスタＳ３と第四のＭＯＳトランジスタＳ４とを遮断するように制御することで、前記第二のＭＯＳトランジスタＳ２の第二の接合容量Ｃoss2を放電させ、第二のＭＯＳトランジスタＳ２を次の導通周期において零電圧切換状態にし、このとき、第二のインダクタＬrでの電流が連続性を保持し、第一のＭＯＳトランジスタＳ１の第一の接合容量Ｃoss1を第一の接合容量Ｃoss1の両端電圧が前記電源電圧Ｖinに達するまで充電し、第二の接合容量Ｃoss2の両端電圧をＶinから０に放電する。
【００３８】
ＭＯＳトランジスタの接合容量ＣossがＶDSの関数である。
2017501675.tif 000005
【００３９】
ここで、Ｃ'ossはＭＯＳトランジスタのＶDS＝Ｖ'oss条件での接合容量であり、ＭＯＳトランジスタメーカの資料によって知られる。
【００４０】
第二の時間帯において、全体回路はＺＶＳ状態にある。
【００４１】
（三）第三の時間帯
図６は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図６に示すように、第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２と第三のＭＯＳトランジスタＳ３と第四のＭＯＳトランジスタＳ４とを遮断するように制御することで、一次出力モジュール１１がエネルギーを二次出力モジュール１２へ伝達せず、二次出力モジュール１２がエネルギーを出力する。
【００４２】
（四）第四の時間帯
図７は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図７に示すように、第二のＭＯＳトランジスタＳ２と第四のＭＯＳトランジスタＳ４とを相次いで導通するように制御することで、一次出力モジュール１１がエネルギーを二次出力モジュール１２へ伝達し、二次出力モジュール１２がエネルギーを蓄積する。
【００４３】
第二のＭＯＳトランジスタＳ２の導通によって回路が形成され、エネルギーを解放し始め、第一の容量Ｃｒでの電圧が（Ｖin／２）＋ｉLr／（２πｆＣr）である。
【００４４】
第四のＭＯＳトランジスタＳ４も導通する場合、エネルギーが一次出力モジュール１１から第四のＭＯＳトランジスタＳ４の経由で二次出力モジュール１２へ伝達されると共に、第二の容量ＣＯを充電する。
【００４５】
（五）第五の時間帯
図８は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図８に示すように、第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２と第三のＭＯＳトランジスタＳ３と第四のＭＯＳトランジスタＳ４とを遮断するように制御することで、前記第一のＭＯＳトランジスタＳ１の第一の接合容量Ｃoss1を放電させ、第一のＭＯＳトランジスタＳ１を次の導通周期において零電圧切換状態にし、それと同時に、一次出力モジュール１１はインダクタンスの特性のため、電流が突然に消えることはなく、共振電流の連続性が確保される。一次出力モジュール１１がエネルギーを二次出力モジュール１２へ伝達し、二次出力モジュール１２がエネルギーを出力する。
【００４６】
本実施例では、制御装置によって共振整流装置のＭＯＳトランジスタの交互導通を制御することで、磁気漏れの負荷に対する影響が有効に回避される。二次側における整流ダイオードをＭＯＳトランジスタで置換することで、同期整流が図られ、転換効率が向上し、負荷機器動作の安定性が向上し、負荷機器が有効に保護され、負荷機器の損害が回避される。また、零電圧切換技術によって、ＭＯＳトランジスタでのエネルギー損失を低減することができる。また、一次側に１つのインダクタを追加することで、漏れインダクタンスに起因してＬ値が比較的に小さい欠陥を補うことができ、実際の共振周波数を理論の共振周波数と等しく又はそれより大きくし、実際の共振周波数を誘導性領域にすることで、漏れインダクタンスの課題が解決され、エネルギーの転換効率が向上する。
【００４７】
好ましくは、方法は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するステップをさらに含み、前記導通時間が下記の数式によって算出され、
2017501675.tif 000006
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００４８】
好ましくは、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間が、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通時間よりも大きい。
【００４９】
図９は、一例示的な実施例に係る共振整流装置の一次駆動信号和二次駆動信号の模式図である。図９に示すように、好ましくは、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御し、前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００５０】
例えば、所定の導通遅延時間と所定の遮断遅延時間はそれぞれ一次駆動信号のパルス幅の１０％として設定されても良い。
【００５１】
好ましくは、導通遅延は、一次ハーフブリッジＭＯＳトランジスタのオン／オフ遅延及びデューティーなどの要因を考慮するものであり、すなわち、電流値が非正の場合、二次駆動信号が高レベルであってはならず、さもなければ、逆電流が一次に流れ戻る。遮断遅延は、二次同期整流ＭＯＳトランジスタのオン／オフ遅延を考慮するものであり、電流が依然として小さくなる場合、二次駆動信号を前もって低レベルにすべきであり、さもなければ、逆電流が流れ戻る。
【００５２】
図１０は、一例示的な実施例に係る共振整流制御装置のブロック図である。図１０に示すように、当該装置は、第一の制御モジュール１０１を備える。
【００５３】
当該第一の制御モジュール１０１は、１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが、変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御する、ように構成されている。
【００５４】
図１０に示すように、好ましくは、当該装置は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得する取得モジュール１０２をさらに備え、前記導通時間が下記の数式によって算出され、
2017501675.tif 000007
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００５５】
図１０に示すように、好ましくは、当該装置は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御するための第二の制御モジュール１０３をさらに備え、前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００５６】
前記実施例に係る装置における各モジュールが操作を実行する具体的な形態は、当該方法に関する実施例において詳細に記述されており、ここでは詳しく説明しない。
【００５７】
本実施例における共振整流制御装置は、実際の回路を用いて前記機能を実現しても良く、具体的には下記のとおりである。
【００５８】
図１１は、一例示的な実施例に係る共振整流制御装置の回路構成図である。図１１に示すように、共振整流回路が軽負荷又は無負荷モードにあるとき、制御回路は周波数変換の方式を用いて高効率を維持しなければならない。よって、このときＦＭ制御モードを用いる。軽負荷又は無負荷の場合、制御回路出力電圧Ｖoutが下がり、分圧ネットワークＲｆ１及びＲｆ２を経て、アンプＡの非反転入力端ＶＦＢの電圧も下がり、このときＡの出力端ＦＥＡＯが低レベルであり、モード選択回路内部基准電圧よりも低く、モード選択回路が高レベルをアンプＣの反転入力端に出力する。アンプＣがこのときに出力する信号は、論理制御回路を経過し、論理制御回路は、ＦＭ制御モードを選択する。その実質としては、論理制御回路がＰＧＡを制御することで電荷ポンプの充放電時間定数を変え、このとき、外付けＣＴ／ＲＴが失効し、ＣＴ／ＲＴが最も低い共振周波数のみを決定する。ＰＧＡによって電荷ポンプの充放電を制御し、さらに、水晶発振器で生成された鋸波の勾配の大きさを制御する（前提としては、各周期の蓄積エネルギーが同じである）。内部のコンパレータが鋸波と比較して、パルスを制御する周波数を変えており、出力される４組の駆動信号がそれぞれ、ハーフブリッジＭＯＳトランジスタと二次の同期整流ＭＯＳトランジスタをオン／オフするように駆動して、ＦＭ制御が図られる。
【００５９】
共振整流回路の負荷が全負荷であるとき、制御回路は周波数変換を必要としておらず、共振周波数状態、すなわち、ＰＷＭ制御モードにある。制御回路出力電圧Ｖoutの電圧が上がり、分圧ネットワークＲｆ１及びＲｆ２を経て得られたアンプＡの非反転入力端ＶＦＢ端の電圧も上がり、このときＡの出力端ＦＥＡＯが高レベルである。それから、モード選択回路が出力するレベルはアンプＣの反転入力端と接続し、出力する制御信号は論理回路においてＰＷＭ制御モードが選択され、チップ内の水晶発信器の鋸波と比較し、出力される４組の駆動信号がそれぞれ、ハーフブリッジＭＯＳトランジスタと二次の同期整流ＭＯＳトランジスタををオン／オフするように駆動して、ＰＷＭ制御が図られる。出力電流が、設定された最大リミット電流に達した時に、端ＩＬＩＭでサンプリングされた電圧値を検出してアンプＤと比較し、アンプＤは論理回路内部の選択スイッチを制御する、すなわち、回路のＳＤポートを制御する。当該ポートはグランドと直接に接続されて、回路の動作状態を制御する（動作を停止又は継続する）。
【００６０】
当業者は、明細書に対する理解、及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に取得することができる。本発明は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開示していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。
【００６１】
本発明は、上記で記述され、図面で図示した特定の構成に限定されず、その範囲を離脱しない状況で、様々な修正や変更を実施してもよい。本発明の範囲は、添付される特許請求の範囲のみにより限定される。
【図１】
2017501675.tif 000010
【図２】
2017501675.tif 000011
【図３】
2017501675.tif 000012
【図４】
2017501675.tif 000013
【図５】
2017501675.tif 000014
【図６】
2017501675.tif 000015
【図７】
2017501675.tif 000016
【図８】
2017501675.tif 000017
【図９】
2017501675.tif 000018
【図１０】
2017501675.tif 000019
【図１１】
2017501675.tif 000020
【手続補正書】
【提出日】平成28年1月5日(2016.1.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一次入力モジュールと、二次出力モジュールと、変圧器と、を備え、
前記一次入力モジュールは、エネルギーを前記変圧器を介して前記二次出力モジュールに伝達し、
前記一次入力モジュールは、電圧源とグランドの間に直列に接続されている第一の電界効果トランジスタ及び第二の電界効果トランジスタと、第一の電界効果トランジスタのソースとドレインの間に接続されている第一の接合容量と、第二の電界効果トランジスタのソースとドレインの間に接続されている第二の接合容量と、前記変圧器の一次コイルの両端に接続されている第一のインダクタと、を有し、前記第一のインダクタの一方端が第一の容量を介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続され、前記第一のインダクタの他方端がグランド間に接続されており、
前記二次出力モジュールは、第三の電界効果トランジスタのソースが前記変圧器の二次コイルの一方端に接続され、第四の電界効果トランジスタのソースが前記変圧器の二次コイルの他方端に接続され、前記第三の電界効果トランジスタのドレインが前記第四の電界効果トランジスタのドレインに接続されていると共に、並列に接続されている第二の容量及び第一の抵抗を介して前記二次出力モジュールの出力端に接続されていることを特徴とする共振整流装置。
【請求項２】
前記一次入力モジュールは、第二のインダクタをさらに有し、
前記第一のインダクタの一方端が、直列に接続されている第一の容量及び第二のインダクタを介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続されていることを特徴とする請求項１に記載の装置。
【請求項３】
前記請求項１又は２に記載の共振整流装置を制御するための共振整流制御方法であって、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するステップを含むことを特徴とする共振整流制御方法。
【請求項４】
前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するステップをさらに含み、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000021
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値であることを特徴とする請求項３に記載の方法。
【請求項５】
前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間が、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通時間よりも大きいことを特徴とする請求項４に記載の方法。
【請求項６】
前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御し、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含むことを特徴とする請求項３に記載の方法。
【請求項７】
前記請求項１又は２に記載の共振整流装置を制御するための共振整流制御装置であって、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するための第一の制御モジュールを備えることを特徴とする共振整流制御装置。
【請求項８】
前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するための取得モジュールをさらに備え、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000022
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値であることを特徴とする請求項７に記載の装置。
【請求項９】
前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御するための第二の制御モジュールをさらに備え、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含むことを特徴とする請求項７に記載の装置。
【請求項１０】
プロセッサに実行されることにより、請求項３〜６のいずれか１項に記載の共振整流制御方法を実現することを特徴とするプログラム。
【請求項１１】
請求項１０に記載のプログラムが記録された記録媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、出願番号が２０１４１０６７６６９７．４であって、出願日が２０１４年１１月２１日である中国特許出願に基づき優先権を主張し、当該中国特許出願の内容の全てを本願に援用する。
【０００２】
本発明は、アプリケーション回路技術分野に関し、特に、共振整流装置、共振整流制御方法、装置、プログラム及び記録媒体に関する。
【背景技術】
【０００３】
電子機器の機能が複雑化し、インタラクションインターフェースが簡素化する傾向に伴って、制御チップの集積度を高くし、消費電力をも大きくせざるを得ない。チップのアプリケーション回路にとっては、より合理の回路トポロジ構成及び合理の論理制御回路によって効率の向上を図る必要がある。
【０００４】
関連技術では、主として、共振を使用する方式で、変圧器の一次エネルギーを二次出力に伝達する回路が採用される。昇圧回路が電圧を所定の電圧に昇圧した後、２つの電界効果トランジスタからなるハーフブリッジ回路が所定の電圧を制御してキャパシタを充電する。直列に接続されているキャパシタ及び変圧器がＬＣ共振回路を構成し、共振回路のエネルギーが変圧器で一次から二次に伝達され、二次がエネルギーを受けた後で、整流ダイオードを介してエネルギーを負荷に伝達して使用させる。
【０００５】
関連技術では、下記の課題がある。
【０００６】
（１）変圧器には漏れインダクタンスの存在があるため、このようにキャパシタと変圧器とを並列に接続するものは、本当の意味での共振回路ではない。すなわち、ＬＣは共振点で動作していない。また、変圧器の漏れインダクタンスは定数ではなく、ある区間内にしか制御されないため、当該回路は共振周波数ωr＝１／（ＬＣ）1/2で動作するならば、容量性領域、すなわち、容量を始めとする領域で動作すべきである。漏れインダクタンス現象によって、一次コイルのエネルギーが理論値よりも小さいことを招き、エネルギーの転換効率も低減される。
【０００７】
（２）二次コイル整流回路は一般的にダイオードによって実現される。ダイオードには電流が常に流れるため、若し、ダイオードの内部抵抗が比較的に大きければ、転換効率に大きく影響を及ぼし、消費電力が大きくなる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
関連技術に存在する課題を克服するために、本発明の実施例は、共振整流装置、共振整流制御方法、装置、プログラム及び記録媒体を提供する。
【課題を解決するための手段】
【０００９】
本発明の実施例の第一の態様によれば、
一次入力モジュールと、二次出力モジュールと、変圧器と、を備え、
前記一次入力モジュールは、エネルギーを前記変圧器を介して前記二次出力モジュールに伝達し、
前記一次入力モジュールは、電圧源とグランドの間に直列に接続されている第一の電界効果トランジスタ及び第二の電界効果トランジスタと、第一の電界効果トランジスタのソースとドレインの間に接続されている第一の接合容量と、第二の電界効果トランジスタのソースとドレインの間に接続されている第二の接合容量と、前記変圧器の一次コイルの両端に接続されている第一のインダクタと、を有し、前記第一のインダクタの一方端が第一の容量を介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続され、前記第一のインダクタの他方端がグランド間に接続されており、
前記二次出力モジュールは、第三の電界効果トランジスタのソースが前記変圧器の二次コイルの一方端に接続され、第四の電界効果トランジスタのソースが前記変圧器の二次コイルの他方端に接続され、前記第三の電界効果トランジスタのドレインが前記第四の電界効果トランジスタのドレインに接続されていると共に、並列に接続されている第二の容量及び第一の抵抗を介して前記二次出力モジュールの出力端に接続されていることを特徴とする共振整流装置を提供する。
【００１０】
好ましくは、前記一次入力モジュールは、第二のインダクタをさらに有し、
前記第一のインダクタの一方端が、直列に接続されている第一の容量及び第二のインダクタを介して前記第一の電界効果トランジスタと第二の電界効果トランジスタの間に接続されている。
【００１１】
本発明の実施例の第二の態様によれば、前記第一の態様に記載の共振整流装置を制御するための共振整流制御方法を提供する。
【００１２】
前記方法は、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するステップを含む。
【００１３】
好ましくは、前記方法は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するステップをさらに含み、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000023
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００１４】
好ましくは、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間が、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通時間よりも大きい。
【００１５】
好ましくは、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御し、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００１６】
本発明の実施例の第三の態様によれば、前記共振整流装置を制御するための共振整流制御装置を提供する。
【００１７】
前記装置は、
１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、
前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、
前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、
前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御するための第一の制御モジュールを備える。
【００１８】
好ましくは、前記装置は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得する取得モジュールをさらに備え、
前記導通時間が下記の数式によって算出され、
2017501675.tif 000024
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００１９】
好ましくは、前記装置は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御するための第二の制御モジュールをさらに備え、
前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００２０】
本発明の実施例の第四の態様によれば、プロセッサに実行されることにより、本発明の実施例の第二の態様に記載の共振整流制御方法を実現するプログラムを提供する。
【００２１】
本発明の実施例の第五の態様によれば、本発明の実施例の第四の態様に記載のプログラムが記録された記録媒体を提供する。
【発明の効果】
【００２２】
本発明の実施例で提供される技術案は、下記の格別な効果を含むことができる。
【００２３】
共振整流装置の二次側における整流ダイオードを第三のＭＯＳトランジスタと第四のＭＯＳトランジスタで置換することで、二次側の回路を有効に遮断し、結合の負荷に対する影響を低減又は解消することができ、かつ、本実施例の回路においては、一次側と二次側のＭＯＳトランジスタの導通時間は前後順序があり、一次側のＭＯＳトランジスタを先ず導通した後で、所定の時間遅延して二次側のＭＯＳトランジスタを導通し、二次側のＭＯＳトランジスタを遮断した後で、さらに所定の時間遅延して一次側のＭＯＳトランジスタを遮断し、これによって、磁気漏れの負荷に対する影響が有効に回避される。このように、二次側における整流ダイオードをＭＯＳトランジスタで置換することで、同期整流が図られ、転換効率が向上し、負荷機器動作の安定性が向上し、負荷機器が有効に保護され、負荷機器の損害が回避される。また、零電圧切換技術によって、ＭＯＳトランジスタでのエネルギー損失を低減することができる。
【００２４】
なお、前記一般的な記載及び後述の詳細な記載は、単なる例示的で解釈的な記載であり、本発明を限定しない。
【図面の簡単な説明】
【００２５】
ここでの図面は、明細書を構成する一部として見なされ、本開示に適した実施例を示し、かつ、明細書の文字記載と共に本開示の仕組みを解釈するために用いられる。
【００２６】
【図１】一例示的な実施例に係る共振整流装置の回路図である。
【図２】別の例示的な実施例に係る共振整流装置の回路図である。
【図３】一例示的な実施例に係る共振整流装置の回路動作タイミング図である。
【図４】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図５】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図６】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図７】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図８】一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。
【図９】一例示的な実施例に係る共振整流装置の一次駆動信号と二次駆動信号を示す模式図である。
【図１０】一例示的な実施例に係る共振整流制御装置のブロック図である。
【図１１】一例示的な実施例に係る共振整流制御装置の回路構成図である。
【発明を実施するための形態】
【００２７】
以下、例示的な実施例を詳しく説明し、その例示を図面に示す。以下の記載が図面に関わる場合、特に別の説明がない限り、異なる図面における同一符号は、同じ又は類似する要素を示す。以下の例示的な実施形態に記載の実施例は、本発明と一致する全ての実施例を代表するものではない。即ち、それらは、特許請求の範囲に記載の本発明のある側面に一致する装置及び方法の例に過ぎない。
【００２８】
関連技術では、共振回路の二次側で一般的に使用されるのがダイオードであるが、ダイオードがずっと導通しているため、二次側が常に完全な放電回路であることを意味する。二次側が電流を必要としない場合、一次側の結合作用のため、必ず二次側で小さな電流を発生し、電流があって損失があり、かつ、この電流に起因して、結合電流が負荷に所要のエネルギーに達することができず、負荷動作が不安定となる。また、変圧器では磁気漏れが発生し、磁気漏れに起因して磁界空間に大きいな干渉があり、ダイオードのこのような常に導通する特性によって、磁気漏れで発生する電流スパイクが二次側に伝達し、二次側でも対応的に電流スパイクが発生し、負荷機器を損害し易い。
【００２９】
本発明の実施例では、磁気漏れと結合電流損失の課題を解決するために、共振整流回路の二次側のダイオードを電界効果トランジスタ（ＭＯＳトランジスタ）で置換しても良く、さらに、漏れインダクタンスを解決するために、共振整流回路の一次側に１つのインダクタを追加しても良い。
【００３０】
図１は、一例示的な実施例に係る共振整流装置の回路図である。図１に示すように、当該装置は、一次入力モジュール１１と、変圧器Ｔ１と、二次出力モジュール１２と、を備える。
【００３１】
一次入力モジュール１１は、エネルギーを変圧器Ｔ１を介して二次出力モジュール１２に伝達する。
【００３２】
一次入力モジュール１１は、電圧源Ｖinとグランドの間に直列に接続されている第一のＭＯＳトランジスタＳ１及び第二のＭＯＳトランジスタＳ２と、第一のＭＯＳトランジスタＳ１のソースとドレインの間に接続されている第一の接合容量Ｃoss1と、第二のＭＯＳトランジスタＳ２のソースとドレインの間に第二の接合容量Ｃoss2と、変圧器Ｔ１の一次コイルの両端に接続されている第一のインダクタＬmと、を有し、第一のインダクタＬmの一方端が第一の容量Ｃrを介して第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２の間に接続され、第一のインダクタＬmの他方端がグランド間に接続されている。
【００３３】
二次出力モジュール１２は、第三のＭＯＳトランジスタＳ３のソースが変圧器Ｔ１の二次コイルの一方端に接続され、第四のＭＯＳトランジスタＳ４のソースが変圧器Ｔ１の二次コイルの他方端に接続され、第三のＭＯＳトランジスタＳ３のドレインが第四のＭＯＳトランジスタＳ４のドレインに接続され、並列に接続されている第二の容量ＣO及び第一の抵抗ＲLを介して二次出力モジュール１２の出力端に接続されている。
【００３４】
本実施例では、共振整流装置の二次側における整流ダイオードを第三のＭＯＳトランジスタと第四のＭＯＳトランジスタで置換することで、二次側の回路を有効に遮断し、結合の負荷に対する影響を低減又は解消することができ、かつ、本実施例の回路においては、一次側と二次側のＭＯＳトランジスタの導通時間は前後順序があり、一次側のＭＯＳトランジスタを先ず導通した後で、所定の時間遅延して二次側のＭＯＳトランジスタを導通し、二次側のＭＯＳトランジスタを遮断した後で、さらに所定の時間遅延して一次側のＭＯＳトランジスタを遮断し、これによって、磁気漏れの負荷に対する影響が有効に回避される。このように、二次側における整流ダイオードをＭＯＳトランジスタで置換することで、同期整流が図られ、転換効率が向上し、負荷機器動作の安定性が向上し、負荷機器が有効に保護され、負荷機器の損害が回避され、さらに、エネルギー利用率が向上し、電気量の使用時間が延長される。また、零電圧切換技術によって、ＭＯＳトランジスタでのエネルギー損失を低減することができる。
【００３５】
図２は、別の例示的な実施例に係る共振整流装置の回路図である。図２に示すように、好ましくは、一次入力モジュール１１は、第二のインダクタＬrをさらに有する。第一のインダクタＬmの一方端が、直列に接続されている第一の容量Ｃr及び第二のインダクタＬrを介して第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２の間に接続されている。
【００３６】
好ましくは、一次側に１つのインダクタを追加することで、漏れインダクタンスに起因してＬ値が比較的に小さい欠陥を補うことができ、実際の共振周波数を理論の共振周波数と等しく又はそれより大きくし、実際の共振周波数を誘導性領域にすることで、漏れインダクタンスの課題が解決され、エネルギーの転換効率が向上する。
【００３７】
図３は、一例示的な実施例に係る共振整流装置の回路動作タイミング図である。図３に示すように、当該共振整流装置の１つの動作周期を５つの時間帯に分割する。本発明は、共振整流装置が図３に示す回路動作タイミングに応じて動作するように制御するための共振整流制御方法をさらに提供する。当該共振整流装置の１つの動作周期を５つの時間帯に分割し、以下、各時間帯内の具体的な制御流れをそれぞれ説明する。
【００３８】
（一）第一の時間帯
図４は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図４に示すように、一次出力モジュール１１が電源Ｖinからエネルギーを受けるように、第一のＭＯＳトランジスタＳ１と第二の電界効果トランジスタＳ２とを導通し、第三のＭＯＳトランジスタＳ３を遮断するように制御する。一次出力モジュール１１に蓄積されているエネルギーが、変圧器Ｔ１を介して二次出力モジュール１２に伝達するように、第三のＭＯＳトランジスタＳ３を導通するように制御する。一次出力モジュール１１が二次出力モジュール１２へエネルギーを伝達せず、二次出力モジュール１２がエネルギーを蓄積するように、第三のＭＯＳトランジスタＳ３を第一のＭＯＳトランジスタＳ１に先立って遮断するように制御する。
【００３９】
（二）第二の時間帯
図５は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図５に示すように、第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２と第三のＭＯＳトランジスタＳ３と第四のＭＯＳトランジスタＳ４とを遮断するように制御することで、前記第二のＭＯＳトランジスタＳ２の第二の接合容量Ｃoss2を放電させ、第二のＭＯＳトランジスタＳ２を次の導通周期において零電圧切換状態にし、このとき、第二のインダクタＬrでの電流が連続性を保持し、第一のＭＯＳトランジスタＳ１の第一の接合容量Ｃoss1を第一の接合容量Ｃoss1の両端電圧が前記電源電圧Ｖinに達するまで充電し、第二の接合容量Ｃoss2の両端電圧をＶinから０に放電する。
【００４０】
ＭＯＳトランジスタの接合容量ＣossがＶDSの関数である。
2017501675.tif 000025
【００４１】
ここで、Ｃ'ossはＭＯＳトランジスタのＶDS＝Ｖ'oss条件での接合容量であり、ＭＯＳトランジスタメーカの資料によって知られる。
【００４２】
第二の時間帯において、全体回路はＺＶＳ状態にある。
【００４３】
（三）第三の時間帯
図６は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図６に示すように、第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２と第三のＭＯＳトランジスタＳ３と第四のＭＯＳトランジスタＳ４とを遮断するように制御することで、一次出力モジュール１１がエネルギーを二次出力モジュール１２へ伝達せず、二次出力モジュール１２がエネルギーを出力する。
【００４４】
（四）第四の時間帯
図７は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図７に示すように、第二のＭＯＳトランジスタＳ２と第四のＭＯＳトランジスタＳ４とを相次いで導通するように制御することで、一次出力モジュール１１がエネルギーを二次出力モジュール１２へ伝達し、二次出力モジュール１２がエネルギーを蓄積する。
【００４５】
第二のＭＯＳトランジスタＳ２の導通によって回路が形成され、エネルギーを解放し始め、第一の容量Ｃｒでの電圧が（Ｖin／２）＋ｉLr／（２πｆＣr）である。
【００４６】
第四のＭＯＳトランジスタＳ４も導通する場合、エネルギーが一次出力モジュール１１から第四のＭＯＳトランジスタＳ４の経由で二次出力モジュール１２へ伝達されると共に、第二の容量ＣＯを充電する。
【００４７】
（五）第五の時間帯
図８は、一例示的な実施例に係る共振整流装置の電流流れ方向を示す模式図である。図８に示すように、第一のＭＯＳトランジスタＳ１と第二のＭＯＳトランジスタＳ２と第三のＭＯＳトランジスタＳ３と第四のＭＯＳトランジスタＳ４とを遮断するように制御することで、前記第一のＭＯＳトランジスタＳ１の第一の接合容量Ｃoss1を放電させ、第一のＭＯＳトランジスタＳ１を次の導通周期において零電圧切換状態にし、それと同時に、一次出力モジュール１１はインダクタンスの特性のため、電流が突然に消えることはなく、共振電流の連続性が確保される。一次出力モジュール１１がエネルギーを二次出力モジュール１２へ伝達し、二次出力モジュール１２がエネルギーを出力する。
【００４８】
本実施例では、制御装置によって共振整流装置のＭＯＳトランジスタの交互導通を制御することで、磁気漏れの負荷に対する影響が有効に回避される。二次側における整流ダイオードをＭＯＳトランジスタで置換することで、同期整流が図られ、転換効率が向上し、負荷機器動作の安定性が向上し、負荷機器が有効に保護され、負荷機器の損害が回避される。また、零電圧切換技術によって、ＭＯＳトランジスタでのエネルギー損失を低減することができる。また、一次側に１つのインダクタを追加することで、漏れインダクタンスに起因してＬ値が比較的に小さい欠陥を補うことができ、実際の共振周波数を理論の共振周波数と等しく又はそれより大きくし、実際の共振周波数を誘導性領域にすることで、漏れインダクタンスの課題が解決され、エネルギーの転換効率が向上する。
【００４９】
好ましくは、方法は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得するステップをさらに含み、前記導通時間が下記の数式によって算出され、
2017501675.tif 000026
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００５０】
好ましくは、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間が、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通時間よりも大きい。
【００５１】
図９は、一例示的な実施例に係る共振整流装置の一次駆動信号和二次駆動信号の模式図である。図９に示すように、好ましくは、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御し、前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００５２】
例えば、所定の導通遅延時間と所定の遮断遅延時間はそれぞれ一次駆動信号のパルス幅の１０％として設定されても良い。
【００５３】
好ましくは、導通遅延は、一次ハーフブリッジＭＯＳトランジスタのオン／オフ遅延及びデューティーなどの要因を考慮するものであり、すなわち、電流値が非正の場合、二次駆動信号が高レベルであってはならず、さもなければ、逆電流が一次に流れ戻る。遮断遅延は、二次同期整流ＭＯＳトランジスタのオン／オフ遅延を考慮するものであり、電流が依然として小さくなる場合、二次駆動信号を前もって低レベルにすべきであり、さもなければ、逆電流が流れ戻る。
【００５４】
図１０は、一例示的な実施例に係る共振整流制御装置のブロック図である。図１０に示すように、当該装置は、第一の制御モジュール１０１を備える。
【００５５】
当該第一の制御モジュール１０１は、１つの動作周期の第一の時間帯においては、一次出力モジュールが電源からエネルギーを受けるように、第一の電界効果トランジスタと第二の電界効果トランジスタとを導通し、第三の電界効果トランジスタを遮断するように制御し、前記一次出力モジュールに蓄積されているエネルギーが、変圧器を介して二次出力モジュールに伝達するように、前記第三の電界効果トランジスタを導通するように制御し、前記一次出力モジュールが前記二次出力モジュールへエネルギーを伝達せず、前記二次出力モジュールがエネルギーを蓄積するように、前記第三の電界効果トランジスタを前記第一の電界効果トランジスタに先立って遮断するように制御し、前記動作周期の第二の時間帯においては、前記第二の電界効果トランジスタの第二の接合容量を放電させ、第二の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記第一の電界効果トランジスタの第一の接合容量を前記第一の接合容量の両端電圧が前記電源電圧に達するまで充電するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、前記動作周期の第三の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達せず、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御し、前記動作周期の第四の時間帯においては、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを蓄積するように、第二の電界効果トランジスタと第四の電界効果トランジスタとを相次いで導通するように制御し、前記動作周期の第五の時間帯においては、前記第一の電界効果トランジスタの第一の接合容量を放電させ、第一の電界効果トランジスタを次の導通周期において零電圧切換状態にし、前記一次出力モジュールがエネルギーを前記二次出力モジュールへ伝達し、前記二次出力モジュールがエネルギーを出力するように、第一の電界効果トランジスタと第二の電界効果トランジスタと第三の電界効果トランジスタと第四の電界効果トランジスタとを遮断するように制御する、ように構成されている。
【００５６】
図１０に示すように、好ましくは、当該装置は、前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間を取得する取得モジュール１０２をさらに備え、前記導通時間が下記の数式によって算出され、
2017501675.tif 000027
Ｔが前記第一の電界効果トランジスタと第二の電界効果トランジスタの導通時間であり、Ｌrが前記一次出力モジュールにおける第二のインダクタのインダクタンス値であり、Ｃrが前記一次出力モジュールにおける第一の容量の容量値である。
【００５７】
図１０に示すように、好ましくは、当該装置は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの二次駆動信号のパルス幅が、前記第一の電界効果トランジスタと第二の電界効果トランジスタの一次駆動信号のパルス幅よりも所定の遅延時間遅延するように制御するための第二の制御モジュール１０３をさらに備え、前記所定の遅延時間は、前記第三の電界効果トランジスタと第四の電界効果トランジスタの導通遅延を制御するための所定の導通遅延時間と、前記第三の電界効果トランジスタと第四の電界効果トランジスタの遮断遅延を制御するための所定の遮断遅延時間と、を含む。
【００５８】
前記実施例に係る装置における各モジュールが操作を実行する具体的な形態は、当該方法に関する実施例において詳細に記述されており、ここでは詳しく説明しない。
【００５９】
本実施例における共振整流制御装置は、実際の回路を用いて前記機能を実現しても良く、具体的には下記のとおりである。
【００６０】
図１１は、一例示的な実施例に係る共振整流制御装置の回路構成図である。図１１に示すように、共振整流回路が軽負荷又は無負荷モードにあるとき、制御回路は周波数変換の方式を用いて高効率を維持しなければならない。よって、このときＦＭ制御モードを用いる。軽負荷又は無負荷の場合、制御回路出力電圧Ｖoutが下がり、分圧ネットワークＲｆ１及びＲｆ２を経て、アンプＡの非反転入力端ＶＦＢの電圧も下がり、このときＡの出力端ＦＥＡＯが低レベルであり、モード選択回路内部基准電圧よりも低く、モード選択回路が高レベルをアンプＣの反転入力端に出力する。アンプＣがこのときに出力する信号は、論理制御回路を経過し、論理制御回路は、ＦＭ制御モードを選択する。その実質としては、論理制御回路がＰＧＡを制御することで電荷ポンプの充放電時間定数を変え、このとき、外付けＣＴ／ＲＴが失効し、ＣＴ／ＲＴが最も低い共振周波数のみを決定する。ＰＧＡによって電荷ポンプの充放電を制御し、さらに、水晶発振器で生成された鋸波の勾配の大きさを制御する（前提としては、各周期の蓄積エネルギーが同じである）。内部のコンパレータが鋸波と比較して、パルスを制御する周波数を変えており、出力される４組の駆動信号がそれぞれ、ハーフブリッジＭＯＳトランジスタと二次の同期整流ＭＯＳトランジスタをオン／オフするように駆動して、ＦＭ制御が図られる。
【００６１】
共振整流回路の負荷が全負荷であるとき、制御回路は周波数変換を必要としておらず、共振周波数状態、すなわち、ＰＷＭ制御モードにある。制御回路出力電圧Ｖoutの電圧が上がり、分圧ネットワークＲｆ１及びＲｆ２を経て得られたアンプＡの非反転入力端ＶＦＢ端の電圧も上がり、このときＡの出力端ＦＥＡＯが高レベルである。それから、モード選択回路が出力するレベルはアンプＣの反転入力端と接続し、出力する制御信号は論理回路においてＰＷＭ制御モードが選択され、チップ内の水晶発信器の鋸波と比較し、出力される４組の駆動信号がそれぞれ、ハーフブリッジＭＯＳトランジスタと二次の同期整流ＭＯＳトランジスタををオン／オフするように駆動して、ＰＷＭ制御が図られる。出力電流が、設定された最大リミット電流に達した時に、端ＩＬＩＭでサンプリングされた電圧値を検出してアンプＤと比較し、アンプＤは論理回路内部の選択スイッチを制御する、すなわち、回路のＳＤポートを制御する。当該ポートはグランドと直接に接続されて、回路の動作状態を制御する（動作を停止又は継続する）。
【００６２】
当業者は、明細書に対する理解、及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に取得することができる。本発明は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開示していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。
【００６３】
本発明は、上記で記述され、図面で図示した特定の構成に限定されず、その範囲を離脱しない状況で、様々な修正や変更を実施してもよい。本発明の範囲は、添付される特許請求の範囲のみにより限定される。
【国際調査報告】
2017501675.tif 000028
2017501675.tif 000029
2017501675.tif 000030
2017501675.tif 000031