(57)【要約】  本発明は液晶表示装置の画素駆動方法を提供し、液晶表示装置は、第１段画素、第２段画素、第１トランジスタ、第２トランジスタ、第３トランジスタ、第１走査線、第２走査線、複数のデータ線、主画素電極、サブ画素電極と共有キャパシタを含む。前記画素駆動方法は、第１イネーブル期間で、第１走査線をイネーブルして、第１段画素の主画素電極とサブ画素電極を充電するステップと、第２イネーブル期間のとき、第１走査線へのイネーブルを停止させて、第１段画素の主画素電極とサブ画素電極の電圧を低減させるステップと、第３イネーブル期間で、第２走査線をイネーブルし、かつ第１段画素の第３トランジスタを起動させるステップと、及び第４イネーブル期間で、第２走査線へのイネーブルを停止し、第３イネーブル期間と第４イネーブル期間で、第３トランジスタに接続されている共有キャパシタを利用して、第１段画素のサブ画素電極の電圧を引下げるステップと、を含む。
2017504822.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置の画素駆動方法であって、前記液晶表示装置は、第１段画素、第２段画素、第１トランジスタ、第２トランジスタ、第３トランジスタ、第１走査線、第２走査線、複数のデータ線、主画素電極、サブ画素電極と共有キャパシタを含み、
前記画素駆動方法は、
第１イネーブル期間で、前記第１走査線をイネーブルして、前記第１段画素の前記主画素電極と前記サブ画素電極を充電するステップと、
第２イネーブル期間のとき、前記第１走査線へのイネーブルを停止させて、前記第１段画素の前記主画素電極と前記サブ画素電極の電圧を低減させるステップと、
第３イネーブル期間で、前記第２走査線をイネーブルして、前記第１段画素の前記第３トランジスタを起動させるステップと、
第４イネーブル期間で、前記第２走査線へのイネーブルを停止させ、かつ前記第３イネーブル期間と前記第４イネーブル期間で、前記第３トランジスタに接続される前記共有キャパシタを用いて、前記第１段画素の前記サブ画素電極の電圧を引下げるステップと、を含む液晶表示装置の画素駆動方法。
【請求項２】
前記第３イネーブル期間で、前記第２走査線をイネーブルして、前記第１段画素の前記第３トランジスタ、前記第２段画素の前記第１トランジスタと前記第２トランジスタを起動させる、請求項１に記載の液晶表示装置の画素駆動方法。
【請求項３】
前記画素駆動方法は垂直配向型(VA)液晶表示装置に用いられ、かつ前記第２段画素は前記第１段画素の一段下の画素である、請求項１に記載の液晶表示装置の画素駆動方法。
【請求項４】
前記第２イネーブル期間で、前記主画素電極と前記サブ画素電極の電圧はフィードスルー効果(feed through effect)によって低減される、請求項１に記載の液晶表示装置の画素駆動方法。
【請求項５】
前記第２段画素の前記第１トランジスタと前記第２トランジスタ、前記第１段画素の前記第３トランジスタは１つの走査線を共有する、請求項１に記載の液晶表示装置の画素駆動方法。
【請求項６】
液晶表示装置であって、前記液晶表示装置は複数の画素{P(n, m)}を含み、そのうち、n=1, 2, ..., N, N+1, ..., m=1, 2, ..., M, M+1, ...であり、かつマトリックス型に配列されており、
n, mは正整数であり、１つの前記画素は２つの互いに隣接する走査線(G_N, G_N+1)と２つの互いに隣接するデータ線(D_M, D_M+1)の間に位置し、
前記画素は、第１トランジスタと、第２トランジスタと、第３トランジスタと、を含み、
前記第１トランジスタのゲートは前記走査線(G_N)に電気的に接続され、前記第１トランジスタのドレインは主画素電極に電気的に接続されており、
前記第２トランジスタのゲートは前記走査線(G_N)に電気的に接続され、前記第２トランジスタのドレインはサブ画素電極に電気的に接続されており、
前記第３トランジスタのゲートは前記走査線(G_N+1)に電気的に接続され、前記第３トランジスタのドレインは共有キャパシタに電気的に接続され、前記第３トランジスタのソースは前記サブ画素電極に電気的に接続されており、
前記第１トランジスタと前記第２トランジスタは本段の前記画素のための充電に用いられ、前記第３トランジスタは前記共有キャパシタを用いて、一段下の前記画素の前記サブ画素電極の電位を引下げる、液晶表示装置。
【請求項７】
前記液晶表示装置は垂直配向型液晶表示装置である、請求項６に記載の液晶表示装置。
【請求項８】
第１イネーブル期間で、前記走査線(G_N)をイネーブルして、前記本段の前記画素の前記主画素電極と前記サブ画素電極を充電する、請求項６に記載の液晶表示装置。
【請求項９】
第２イネーブル期間のとき、前記走査線(G_N)へのイネーブルを停止し、前記主画素電極と前記サブ画素電極の電圧がフィードスルー効果(feed through effect)により低減する、請求項８に記載の液晶表示装置。
【請求項１０】
第３イネーブル期間で、前記走査線(G_N+1)をイネーブルして、前記一段下の前記画素の前記主画素電極と前記サブ画素電極を充電し、かつ前記第３トランジスタを起動させる、請求項９に記載の液晶表示装置。
【請求項１１】
第４イネーブル期間で、前記走査線(G_N+1)へのイネーブルを停止し、かつ前記第３イネーブル期間と前記第４イネーブル期間で、前記第３トランジスタに接続されている前記共有キャパシタを用いて、前記本段の前記画素の前記サブ画素電極の電圧を引下げる、請求項１０に記載の液晶表示装置。
【請求項１２】
前記本段の画素の前記第１トランジスタと前記第２トランジスタ、前記一段下の画素の前記第３トランジスタは１つの走査線を供給する、請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画素駆動方法に関し、特に液晶表示装置の画素駆動方法に関する。
【背景技術】
【０００２】
液晶表示パネルの技術が日々発展することに従って、異なるメーカの間では各自に異なる類型、例えば、ねじれネマチック型(Twisted Nematic、TN)、垂直配向技術(Vertical Alignment、VA)、面内切替型（In-Plane Switching、IPS）、及び高分子安定化垂直配向型(Polymer Stabilized Vertical Alignment、PSVA)などの液晶表示パネルを発展させている。垂直配向(VA)は液晶表示装置の表示モードになったとき、異なる視野角度で観察すると液晶の指向が異なるため、広視野角で観察した色が歪む。広視野角での色歪みを改善するため、液晶画素を設計するとき、１つの画素を、主画素領域、サブ画素領域の２つの部分にわける。２つの領域の電圧を制御して広視野角での歪みを改善し、一般にカラーシフト低減(low color shift, LCS)設計と呼ばれている。
【０００３】
カラーシフト低減設計は主に二種類に分類される。その1つ目は、データ線または走査線を通じて、それぞれ主画素とサブ画素を制御するが、その欠点は駆動線の数が増加されることである。２つ目は、アレイ基板にキャパシタを設計して、主画素とサブ画素の電位の不一致を制御して、カラーシフト低減効果を実現する。しかし、アレイ基板にキャパシタを設計すると、画素の開口率に影響する。
【０００４】
図１は従来の液晶表示装置の画素構造の設計を示す図である。図１に示すように、２つの走査線102を主画素領域104とサブ画素領域106の同側の構造とし、キャパシタを用いてカラーシフト低減を行っている。走査線102が主画素領域104とサブ画素領域106の同側に位置するため、サブ画素領域106を接続するドレイン線は主画素領域を通過し、もし、製造工程でドレイン線に金属粒子(particle)を有すると、ドレイン線と主画素領域に短絡が発生して、カラーシフト低減の失効を起こし、表示が異常になる恐れがある。
【０００５】
そのため、需要により新規の液晶表示装置の画素駆動方法を設計して、画素の開口率を向上し、かつ短絡問題を効果的に回避することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の１つの目的は、画素の開口率を向上し、かつ短絡問題を効果的に回避する液晶表示装置の画素駆動方法を提供することである。
【０００７】
上述の技術問題を解決するため、本発明は液晶表示装置の画素駆動方法を提供する。第１段画素、第２段画素、第１トランジスタ、第２トランジスタ、第３トランジスタ、第１走査線、第２走査線、複数のデータ線、主画素電極、サブ画素電極と共有キャパシタを含む。前記画素駆動方法は、第１イネーブル期間で、前記第１走査線をイネーブルして、前記第１段画素の前記主画素電極と前記サブ画素電極を充電するステップと、第２イネーブル期間のとき、前記第１走査線へのイネーブルを停止して、前記第１段画素の前記主画素電極と前記サブ画素電極の電圧を低減させるステップと、第３イネーブル期間で、前記第２走査線をイネーブルし、かつ前記第１段画素の前記第３トランジスタを起動させるステップと、第４イネーブル期間で、前記第２走査線へのイネーブルを停止させ、かつ前記第３イネーブル期間と前記第４イネーブル期間で、前記第３トランジスタに接続される前記共有キャパシタを用いて、前記第１段画素の前記サブ画素電極の電圧を引下げるステップと、を備える。
【０００８】
本発明の実施例では、前記第３イネーブル期間で、前記第２走査線をイネーブルして、前記第１段画素の前記第３トランジスタ及び前記第２段画素の前記第１トランジスタと前記第２トランジスタを起動させる。
【０００９】
本発明の実施例では、前記画素駆動方法は垂直配向型(VA)液晶表示装置に用いられ、かつ前記第２段画素は前記第１段画素の一段下の画素である。
【００１０】
本発明の実施例では、前記第２イネーブル期間で、前記主画素電極と前記サブ画素電極の電圧はフィードスルー効果(feed through effect)によって低減される。
【００１１】
本発明の実施例では、前記第２段画素の前記第１トランジスタと前記第２トランジスタ、前記第１段画素の前記第３トランジスタは１つの走査線を共有する。
【００１２】
本発明の他の目的は液晶表示装置を提供することである。従来の２つの走査線を１つの走査線に合併することにより、その１つの走査線が本段の画素(主画素とサブ画素)の電位を高くし、本段のサブ画素電極の電圧差を、一段下の画素の駆動時間で、共有キャパシタにより引下げて、カラーシフト低減の目的を達する。
【課題を解決するための手段】
【００１３】
本発明は液晶表示装置を提供する。前記液晶表示装置は、複数の画素{P(n, m)}を有し、そのうち、n=1, 2, ..., N, N+1, ..., m=1, 2, ..., M, M+1, ...であり、かつマトリックス型に配列され、そのうち、n, mは正整数であり、１つの前記画素は互いに隣接する２つの走査線(G_N, G_N+1)と互いに隣接する２つのデータ線(D_M, D_M+1)の間に位置する。前記画素は、第１トランジスタ、第２トランジスタ、第３トランジスタを含み、前記第１トランジスタのゲートは前記走査線(G_N)に電気的に接続し、前記第１トランジスタのドレインは主画素電極に電気的に接続されており、前記第２トランジスタのゲートは前記走査線(G_N)に電気的に接続され、前記第２トランジスタのドレインはサブ画素電極に電気的に接続されており、前記第３トランジスタのゲートは前記走査線(G_N+1)に電気的に接続され、前記第３トランジスタのドレインはキャパシタに電気的に接続され、前記第３トランジスタのソースは前記サブ画素電極に電気的に接続される。前記第１トランジスタと前記第２トランジスタは本段での前記画素を充電するために用いられ、前記第３トランジスタは前記共有キャパシタを用いて一段下の前記画素の前記サブ画素電極の電位を引下げることに用いられる。
【００１４】
本発明の実施例では、前記液晶表示装置が垂直配向型液晶表示装置である。
【００１５】
本発明の実施例では、第１イネーブル期間で、前記走査線(G_N)をイネーブルして、前記本段の前記画素の前記主画素電極と前記サブ画素電極を充電する。
【００１６】
本発明の実施例では、第２イネーブル期間のとき、前記走査線(G_N)へのイネーブルを停止し、前記主画素電極と前記サブ画素電極の電圧はフィードスルー効果(feed through effect)によって低減される。
【００１７】
本発明の実施例では、第３イネーブル期間で、前記走査線(G_N+1)をイネーブルして、前記一段下の前記画素の前記主画素電極と前記サブ画素電極を充電し、かつ前記第３トランジスタを起動させる。
【００１８】
本発明の実施例では、第４イネーブル期間で、前記走査線(G_N+1)へのイネーブルを停止し、かつ前記第３イネーブル期間と前記第４イネーブル期間で、前記第３トランジスタの前記共有キャパシタを利用して、前記本段の前記画素の前記サブ画素電極の電圧を引下げる。
【００１９】
本発明の実施例では、前記本段の画素の前記第１トランジスタと前記第２トランジスタ、前記一段下の画素の前記第３トランジスタは１つの走査線を共有する。
【図面の簡単な説明】
【００２０】
【図１】図1は、従来の液晶表示装置の画素構造の設計を示す図である。
【図２Ａ】図2Aは、本発明の実施例に基づく液晶表示装置を示す図である。
【図２Ｂ】図2Bは、本発明の実施例に基づく液晶表示装置の一部を示す図である。
【図２Ｃ】図2Cは、図2Bの液晶表示装置の等価回路を示す図である。
【図３】図3は、本発明の実施例における液晶表示装置の電圧タイミングチャートである。
【図４】図4は、本発明の実施例における液晶表示装置の画素駆動方法を示す図である。
【発明を実施するための形態】
【００２１】
下記では、各実施例と図面を用いて、例を上げる方法で本発明の実施可能な実施例に対して説明する。本発明に開示される方向の用語、例えば、「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、本発明の図面での方向を参照するためのものである。そのため、本明細書で使用される方向の用語は、本発明を説明、理解させるためのものであり、本発明を制限するものではない。図面で、構造の類似するユニットは同じ符号を用いて表示する。
【００２２】
図2Aは、本発明の実施例に基づく液晶表示装置を示す図である。図2Aに示すように、液晶表示装置20は、複数の走査線{G_n}202、複数のデータ線{D_m}204、及び複数の画素{P(n, m)} 206を含み、そのうち、n=1, 2, ..., N, N+1, ..., m=1, 2, ..., M, M+1, ...であり、nとmは全て正整数である。複数の走査線202は列方向に沿って配列され、複数のデータ線204は列方向と垂直になる行方向に沿って配列され、複数の画素206はマトリックス型に配列されている。いずれか１つの画素206は互いに隣接する２つの走査線202と互いに隣接する２つのデータ線204の間に位置する。図2Bは、本発明の実施例に基づく液晶表示装置の一部を示す図であり、図2Cは、図2Bの液晶表示装置の等価回路を示す図である。本発明の実施例を説明するための、図2Bと図2Cは液晶表示装置20の２つの走査線(G_N, G_N+1)202、２つのデータ線(D_M, D_M+1)204と１つの画素206のみを示している。
【００２３】
図2Bと図2Cに示すように、画素206は、主画素電極2061とサブ画素電極2062、第１トランジスタ(TFT_A)2063、第２トランジスタ(TFT_B)2064と第３トランジスタ(TFT_C)2065を含む。第１トランジスタ2063と第２トランジスタ2064のゲートは走査線(G_N)202に電気的に接続され、第１トランジスタ2063と第２トランジスタ2064のドレインはそれぞれ主画素電極2061とサブ画素電極2062に電気的に接続される。第３トランジスタ2065のゲートは走査線(G_N+1)202に電気的に接続され、第３トランジスタ2065のソースはサブ画素電極に電気的に接続され、第３トランジスタ2065のドレインは共有キャパシタ(C_share)2066に電気的に接続される。走査信号(gn)は第１イネーブル期間で走査線(G_N)202をイネーブルして、第１トランジスタ(TFT_A)2063と第２トランジスタ(TFT_B)2064を起動させており、映像データ信号はデータ線204から走査線(G_N)202に接続される画素206に入力される。そのため、主画素電極2061とサブ画素電極2062の電圧は上昇される。走査信号(gn)が第２イネーブル期間で走査線(G_N)202へのイネーブルを停止すると、主画素電極2061とサブ画素電極2062の電圧はフィードスルー効果(feed through effect)によって少し低減される。走査信号(gn)が第３イネーブル期間で走査線(G_N+1)202をイネーブルすると、映像データ信号は一段下の画素に入力され、同時に第３トランジスタ(TFT_C)2065を起動させる。第４イネーブル期間のとき、走査信号(gn)は走査線(G_N+1)202へのイネーブルを停止し、その一段上のサブ画素電極2062は第３トランジスタ2065に接続される共有キャパシタ(C_share)2066の作用によって、その電位が引下がる。そのため、従来の２つの走査線を１つの走査線に合併することにより、その１つの走査線により本段の画素(主画素とサブ画素)の電位を高くし、本段のサブ画素電極の電圧差を、一段下の画素の駆動時間で、共有キャパシタにより引下げて、カラーシフト低減の目的を達する。
【００２４】
図3は、本発明の実施例における液晶表示装置の電圧タイミングチャートである。本実施例における液晶表示装置は、第１段画素、第２段画素、第１トランジスタ、第２トランジスタ、第３トランジスタ、第１走査線、第２走査線、複数のデータ線、主画素電極、サブ画素電極と共有キャパシタを含む。第２段画素は第１段画素の一段下の画素であり、第２走査線は第１走査線の一段下の走査線であり、かつ第１段画素と第２段画素はそれぞれ主画素電極とサブ画素電極を含む。図3に示すように、走査信号(gn)が第１イネーブル期間t1で第１走査線(G_N)をイネーブルして、第１段画素の第１トランジスタと第２トランジスタを起動し、それにより第１段画素の主画素電極とサブ画素電極を充電する。第２イネーブル期間t2のとき、走査信号(gn)は第１走査線(G_N)へのイネーブルを停止し、第１段画素の主画素電極とサブ画素電極の電圧はフィードスルー効果(feed through effect)によって少し低減される。第３イネーブル期間t3のとき、走査信号(gn)は第２走査線(G_N+1)をイネーブルし、更に第２段画素をイネーブルして、第３トランジスタを起動させる。第４イネーブル期間t4で、走査信号は第２走査線(G_N+1)へのイネーブルを停止し、第３イネーブル期間t3と第４イネーブル期間t4で、第３トランジスタに接続される共有キャパシタを用いて、第１段画素のサブ画素電極の電圧を引下げて、第１段画素の主画素電極とサブ画素電極は異なる電圧に達する。第２段画素の第１トランジスタと第２トランジスタ、第１段画素の第３トランジスタは１つの走査線を共有し、それにより、該１つの走査線は第２段画素(主画素とサブ画素)の電位を高くし、更に第１段画素のサブ画素電極において、第２段画素の駆動時間で、第３トランジスタに接続される共有キャパシタを用いて第１段画素のサブ画素電極の電圧を引下げて、カラーシフト低減の目的を達する。
【００２５】
図4は、本発明の実施例における液晶表示装置の画素駆動方法を示す図である。図4に示すように、液晶表示装置は、第１段画素、第２段画素、第１トランジスタ、第２トランジスタ、第３トランジスタ、第１走査線、第２走査線、複数のデータ線、主画素電極、サブ画素電極と共有キャパシタを含み、画素駆動方法は下記のステップを含む。S402ステップにおいて、第１イネーブル期間で、第１走査線をイネーブルして、第１段画素の主画素電極とサブ画素電極を充電する。走査信号(gn)が第１イネーブル期間で第１走査線をイネーブルすると、第１トランジスタと第２トランジスタが起動されて、第１段画素の主画素電極とサブ画素電極を充電する。S404ステップにおいて、第２イネーブル期間のとき、第１走査線へのイネーブルを停止させ、主画素電極とサブ画素電極の電圧を低減させる。第２イネーブル期間で、主画素電極とサブ画素電極の電圧はフィードスルー効果(feed through effect)によって低減される。S406ステップにおいて，第３イネーブル期間で、第２走査線をイネーブルして、第２段画素の主画素電極とサブ画素電極を充電し、かつ第１段画素の第３トランジスタを起動させる。S408ステップにおいて、第４イネーブル期間で、第２走査線へのイネーブルを停止し、かつ第３イネーブル期間と第４イネーブル期間で、第１段画素の第３トランジスタの共有キャパシタを用いて、第１段画素のサブ画素電極の電圧を引下げる。第２段画素の第１トランジスタと第２トランジスタ、第１段画素の第３トランジスタは１つの走査線を共有し、これにより、該１つの走査線は第２段画素(主画素とサブ画素)の電位を高くし、更に第１段画素のサブ画素電極において、第２段画素の駆動時間で、第３トランジスタの共有キャパシタを用いて第１段画素のサブ画素の電圧を引下げて、カラーシフト低減の目的を達する。
【００２６】
上述したように、本発明は好ましい実施例を挙げていたが、前記好ましい実施例は本発明を制限するものではなく、当業者にとって、本発明の精神と範囲から離れない前提で、いろんな変更と修飾を行うことができ、そのため、本発明の保護範囲は特許請求の範囲に記載されている技術特徴を基準にするべきである。
【図１】
2017504822.tif 000003
【図２Ａ】
2017504822.tif 000004
【図２Ｂ】
2017504822.tif 000005
【図２Ｃ】
2017504822.tif 000006
【図３】
2017504822.tif 000007
【図４】
2017504822.tif 000008
【国際調査報告】
2017504822.tif 000009
2017504822.tif 000010
2017504822.tif 000011
2017504822.tif 000012
2017504822.tif 000013
2017504822.tif 000014