(57)【要約】  本開示は、整流セルのパワー電子スイッチを駆動するのに使用されるゲートドライバを紹介するものである。ゲートドライバは、パワー電子スイッチのゲートに接続されたターンオフ電流源と補助的な電流源とを備える。補助的な電流源は、ゲートドライバのターンオフ電流源に対して並列であり、パワー電子スイッチのターンオフにおけるコレクタ-エミッタ間電圧の変動を制御するように構成されている。そのゲートドライバをパワー電子スイッチを有する整流セルと組み合わせた回路、1対のゲートドライバを2つのパワー電子スイッチを含む2つの整流セルを有するレッグと組み合わせた回路、およびそのような回路を含むコンバータも開示される。
2017511115.tif 000002
【特許請求の範囲】
【請求項１】
整流セルのパワー電子スイッチを駆動するためのゲートドライバであって、
前記パワー電子スイッチのゲートに接続されたターンオフ電流源と、
前記ターンオフ電流源と並列で、前記パワー電子スイッチのターンオフにおける前記パワー電子スイッチのコレクタ-エミッタ間電圧の変化を制御するように構成された補助的な電流源と
を備えるゲートドライバ。
【請求項２】
前記補助的な電流源が、前記パワー電子スイッチの前記ゲートにおける電圧の変化の速度を制限するように構成されている請求項1に記載のゲートドライバ。
【請求項３】
前記補助的な電流源が、前記パワー電子スイッチのターンオフにおいて、前記パワー電子スイッチのゲート-エミッタ間電圧を線形領域に保つように構成されている請求項1または2に記載のゲートドライバ。
【請求項４】
前記補助的な電流源が、前記パワー電子スイッチの前記コレクタと前記ゲートの間に接続された外部キャパシタを備える請求項1から3のいずれか一項に記載のゲートドライバ。
【請求項５】
前記外部キャパシタが、前記パワー電子スイッチの前記コレクタと前記ゲートの間の寄生キャパシタンスに対して並列に接続されている請求項4に記載のゲートドライバ。
【請求項６】
前記外部キャパシタの値が次式を使用して求められ、
【数１】
2017511115.tif 000006
ここで、
Cextは、外部キャパシタの値であり、
Ioffは、ターンオフにおいて前記ゲートドライバの前記ターンオフ電流源によって供給される電流であり、
dVcg/dtは、前記コレクタ-ゲート間電圧Vcgの所望の最大の変化であり、
Cresは、前記コレクタと前記ゲートの間の前記寄生キャパシタンスの値である請求項5に記載のゲートドライバ。
【請求項７】
前記外部キャパシタの値が、前記パワー電子スイッチの前記コレクタと前記ゲートの間の前記寄生キャパシタンスの最小値程度である請求項5に記載のゲートドライバ。
【請求項８】
前記パワー電子スイッチが、絶縁ゲート型バイポーラトランジスタ、バイポーラトランジスタ、および金属酸化膜半導体電界効果トランジスタから選択される請求項1から7のいずれか一項に記載のゲートドライバ。
【請求項９】
コレクタ、ゲート、およびエミッタを有し、前記コレクタと前記ゲートの間の絶縁が寄生キャパシタンスを形成するパワー電子スイッチを含む整流セルであって、還流ダイオード、キャパシタ、およびインダクタンスをさらに含む整流セルと、
前記パワー電子スイッチを駆動するためのゲートドライバであって、前記パワー電子スイッチの前記ゲートに接続されたターンオフ電流源を含み、前記ターンオフ電流源に対して並列で、前記パワー電子スイッチのターンオフにおけるコレクタ-エミッタ間電圧の変動を制御するように構成された補助的な電流源をさらに含むゲートドライバとを備える回路。
【請求項１０】
前記補助的な電流源が、前記パワー電子スイッチの前記コレクタ-エミッタ間電圧の変化の速度を制限するように構成されている請求項9に記載の回路。
【請求項１１】
前記補助的な電流源が、前記パワー電子スイッチのターンオフにおける前記パワー電子スイッチのゲート-エミッタ間電圧を線形領域に保つように構成されている請求項9または10に記載の回路。
【請求項１２】
前記補助的な電流源が、前記パワー電子スイッチの前記コレクタと前記ゲートの間に接続された外部キャパシタを備える請求項9から11のいずれか一項に記載の回路。
【請求項１３】
前記外部キャパシタが、前記パワー電子スイッチの前記コレクタと前記ゲートの間の前記寄生キャパシタンスに対して並列に接続されている請求項12に記載の回路。
【請求項１４】
前記外部キャパシタの値が次式を使用して求められ、
【数２】
2017511115.tif 000007
ここで、
Cextは、前記外部キャパシタの値であり、
Ioffは、ターンオフにおいて前記ゲートドライバの前記ターンオフ電流源によって供給される電流であり、
dVcg/dtは、前記コレクタ-ゲート間電圧Vcgの所望の最大の変化であり、
Cresは、前記コレクタと前記ゲートの間の前記寄生キャパシタンスの値である請求項13に記載の回路。
【請求項１５】
前記外部キャパシタの値が、前記パワー電子スイッチの前記コレクタと前記ゲートの間の前記寄生キャパシタンスの最小値程度である請求項13に記載の回路。
【請求項１６】
前記パワー電子スイッチが、絶縁ゲート型バイポーラトランジスタ、バイポーラトランジスタ、および金属酸化膜半導体電界効果トランジスタから選択される請求項9から15のいずれか一項に記載の回路。
【請求項１７】
パワー電子スイッチをそれぞれが有する2つの整流セルを有するレッグと、
前記2つのパワー電子スイッチのうちの1つをオンにしてから次いでオフにする一方で、前記2つのパワー電子スイッチのうちもう1つをオフにしてから次いでオンにするように構成されているターンオン電流源およびターンオフ電流源を含む2つのゲートドライバと、
それぞれが前記2つのゲートドライバのうちの1つのゲートドライバのターンオフ電流源に対して並列である、2つの補助的な電流源とを備える回路。
【請求項１８】
前記2つの補助的な電流源が、実質的に等しいキャパシタンス値を有する2つの外部キャパシタを備える請求項17に記載の回路。
【請求項１９】
前記2つの補助的な電流源が2つの整合した電流源を備える請求項17または18に記載の回路。
【請求項２０】
前記2つの補助的な電流源が2つの不整合の電流源を備える請求項17または18に記載の回路。
【請求項２１】
請求項9から20のいずれか一項に記載の回路を備えるコンバータであって、
DC-DC変換、DC-AC変換、およびAC-DC変換から選択される変換を遂行するように構成されるコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はパワーエレクトロニクスの分野に関するものである。より詳細には、本開示は、電子スイッチのコレクタ-エミッタ間電圧の変動を制御するためのゲートドライバと、同ゲートドライバを含む回路とに関するものである。
【背景技術】
【０００２】
整流セルは、DC-DCコンバータとDC-ACコンバータの両方を含む、電圧源の変換を必要とする電子システムにおいて一般に使用されている。図1は、単一のパワー電子スイッチと、電圧源および電流負荷を有する単一の還流ダイオードとを有する従来の整流セルの理想化された回路図である。電圧源12(またはキャパシタ20)からのDC電圧Vbusが整流セル10によって電流源Iout 11(またはインダクタンス)に変換され、これが、通常は、抵抗型負荷、電動機などの負荷14に適する電圧Voutを生成する。整流セル10は、図1に示されるように、還流ダイオード16と、たとえば絶縁ゲート型バイポーラトランジスタ(IGBT)といった制御されるパワー電子スイッチ18とを備える。別の整流セルでは、IGBTを、金属酸化膜半導体電界効果トランジスタ(MOSFET)、バイポーラトランジスタなどに置き換え得る。整流セル10はキャパシタ20およびインダクタンス28も備える。キャパシタ20が電圧源12の電圧Vbusの変動を制限し、インダクタンス28が出力電流Iout 11の変動を制限する。ゲートドライバ(図1には示されていないが後の図で示される)が、パワー電子スイッチ18のターンオンおよびターンオフを制御する。図1は、整流セル10、負荷14、および電圧源12の構成を示すものであり、この構成では、エネルギーが電圧源12から負荷14へ、すなわち図面の左から右へ流れる。整流セル10は、エネルギーが反対方向に流れる逆構成にも使用され得る。
【０００３】
パワー電子スイッチ18がオンになると、電流は、パワー電子スイッチ18を通ってコレクタ22からエミッタ24へ流れることができる。このパワー電子スイッチ18は閉回路として近似され得る。パワー電子スイッチ18がオフになると開回路となり、パワー電子スイッチ18にわたってコレクタ-エミッタ間電圧Vceが確立される。
【０００４】
ゲートドライバは、パワー電子スイッチ18のゲート26とエミッタ24の間に可変制御電圧を印加する。バイポーラトランジスタなどのいくつかのタイプのパワー電子スイッチについては、ゲートドライバが電圧源ではなく電流源として働き得る。一般に、パワー電子スイッチ18は、ゲート26とエミッタ24の間に印加される電圧が「High」であるときに、コレクタ22からエミッタ24へ電流を流すことができる。パワー電子スイッチ18のゲート26とエミッタ24の間に印加される電圧が「Low」であると、パワー電子スイッチ18が、スイッチ18の中を流れる電流を制限し、一方、電圧Vceが上昇する。より詳細には、ゲート26とエミッタ24の間の電圧差Vgeがゲートドライバによって制御される。Vgeがパワー電子スイッチ18のしきい値Vge(th)よりも高いとスイッチ18がオンになり、コレクタ22とエミッタ24の間の電圧Vceがほぼゼロになる。VgeがVge(th)よりも低いとパワー電子スイッチ18がオフになってコレクタ22からエミッタ24への電流がほぼゼロになり、同時にVceがVbusに達する傾向がある。
【０００５】
パワー電子スイッチ18がオンになると、電圧源12から(および一時的にキャパシタ20から)、負荷14ならびにコレクタ22およびエミッタ24を通って電流Iout 11が流れる。パワー電子スイッチ18がオフになると、電流Iout 11が負荷14から循環し、還流ダイオード16内を通る。パワー電子スイッチ18を高周波数でオンオフさせると、出力インダクタンス28の電流Iout 11を十分に一定のままに保つことができる。
【０００６】
たとえばバイポーラトランジスタといった他のパワー電子スイッチのタイプの場合は、「ゲート」という用語は「ベース」に置き換えられる場合があり、ベースは、電圧によって制御されるゲートとは対照的に電流によって制御されることを認められたい。これらの区別は、整流セル10の全体的な動作原理を変更するものではない。
【０００７】
図2は、図1の従来型整流セルの別の回路図であり、寄生インダクタンスおよび寄生キャパシタンスを示すものである。図1の理想化モデルとは対照的に、実際の整流セルの素子間の接続が寄生(漂遊)インダクタンスを定義し、素子間の絶縁が寄生キャパシタンスを定義する。寄生インダクタンスは整流セル10の内部の様々な位置に分散しているが、図2に示された適切なモデルでは、全体の寄生インダクタンスが、パワー電子スイッチ18のエミッタインダクタンス30と、還流ダイオード16、パワー電子スイッチ18、およびキャパシタ20によって形成された高周波ループ34のまわりの(エミッタインダクタンス30以外の)すべての他の寄生インダクタンスを表すインダクタンス32とを含む、2つの別個のインダクタンスが示されている。高周波ループ34は、パワー電子スイッチ18のスイッチングに際して電流が著しく変化する経路である。出力インダクタンスLout 28は、その電流が整流期間を通じてかなり一定のままであるので、高周波ループの一部分ではないことに留意されたい。重大な寄生キャパシタンスは、コレクタ-ゲート間キャパシタンス36およびゲート-エミッタ間キャパシタンス38を含む。
【０００８】
図3は、一般的なIGBTの等価回路図である。IGBT 40は、金属酸化膜半導体電界効果トランジスタ(MOSFET)の単純で低電力の容量性ゲート-ソース特性と、バイポーラトランジスタの大電流かつ低飽和電圧の能力とを、単一デバイスにおいて組み合わせるものである。IGBT 40は、図1および図2のパワー電子スイッチ18として使用され得、同一のゲート26、コレクタ22、およびエミッタ24を有する。より詳細には、IGBT 40の等価回路は、1つのMOSFET 42と、サイリスタ構成48に接続された2つのバイポーラトランジスタ44、46とで作製され、このサイリスタの等価回路はIGBT 40の出力段と同一であって、互いを分極させる1つのPNPトランジスタ44と1つのNPNトランジスタ46とを含む2つのバイポーラトランジスタである。IGBT 40の入力は、電圧制御され、低電力消費のゲートドライバを有し、高速スイッチングをもたらす等価MOSFET 42から作製される。IGBT 40の出力は、サイリスタ構成48に接続された2つのバイポーラトランジスタ44、46を用いて作製され、強力な出力をもたらす。
【０００９】
バイポーラトランジスタ44、46は高電力レベルに対応することができるが、反応時間がMOSFET 42の反応時間と一致しない。
【００１０】
IGBT 40に十分なゲート-エミッタ間電圧Vgeが与えられると、最初にMOSFET 42がオンになる。これによって、PNPトランジスタ44のベース-エミッタ接合を通って電流が循環し、PNPトランジスタ44をオンにする。これによって、次にNPNトランジスタ46がオンになり、続いて、IGBT 40が、コレクタ22およびエミッタ24を通して高レベルの電流を送出できるようになる。
【００１１】
MOSFET 42は、軽負荷の下では、ドリフト領域50を介してIGBT 40の全体の電流を得ることができ、これは、IGBT 40が、コレクタ22およびエミッタ24を通って流れる電流の適切に制御された変化di/dtを用いて急速にオンになり得ることを意味する。より大きい負荷の下でIGBT 40の最大定格の電流を搬送するためには、バイポーラトランジスタ44、46がオンになる必要がある。IGBT 40の完全なターンオンの速度は、温度と、コレクタ22およびエミッタ24を流れる電流の振幅とに依存する。
【００１２】
MOSFET 42は、IGBT 40のターンオフにおいても最初にオフになる。MOSFET 42が完全にオフのときでさえ、2つのバイポーラトランジスタ44、46は、それらのベースエミッタ接合にある少数キャリアが除去されるまでの極めて短い時間は導電性のままである。IGBT 40の本体領域52が、最初にNPNトランジスタ46をオフにすることによってサイリスタ48がオフになることを可能にする。一旦NPNトランジスタ48がオフになると、PNPトランジスタ44のベースエミッタ接合の少数キャリアが除去され、IGBT 40のターンオフ過程が効率よく終結する。
【００１３】
バイポーラトランジスタ44、46で形成されたIGBT 40の出力段は、MOSFET 42によって形成されたその入力段よりも遅いので、ゲート26に与える制御信号をそれ以上に高速化してもIGBT 40のスイッチング時間に対して有意な影響力を及ぼさなくなる限界が存在する。たとえば、ターンオン中に、MOSFET 42によって扱うことができる大電流負荷においては、全電流負荷に対応することができるのは、一旦サイリスタ48(すなわち2つのバイポーラトランジスタ44、46)がオンになった後のみである。同様に、ターンオフ中に、ゲート26に与える制御信号を加速しても、サイリスタ48は、少数キャリアが除去されるまで導電性のままである。
【００１４】
IGBT 40の様々な素子の本質的な非線形性により、IGBT 40の制御が複雑になり、最大効率の動作が困難になる。整流処理の間に可能な限り損失を低減するために、IGBT 40の急速なオン/オフスイッチングが望まれる一方で、IGBT 40の過度のコレクタ-エミッタ間過電圧を防止するのと同時に、還流ダイオード16の過度の回復電流を防止することも望まれる。
【００１５】
図4は、ゲート抵抗値の関数としてIGBTのスイッチング損失の一例を示すグラフである。エネルギー損は、IGBT 40のターンオンと関係しているときEonで示され、IGBT 40のターンオフと関係しているときEoffで示され、IGBT 40を制御するゲートドライバの出力インピーダンスを表すゲート抵抗器(RG)の値の関数としてミリジュール(mJ)で表現される。IGBT 40は線形領域では電圧調整電流源として作用するので、IGBT 40を流れるコレクタ-エミッタ間電流は、ゲート26とエミッタ24の間に印加される電圧Vgeとともに増加する。バイポーラトランジスタは、ターンオンのときの方がターンオフのときよりも高速であることは周知である。この理由で、IGBT 40のターンオンにおける損失は主としてゲートドライバの抵抗値RGに依存し、ゲートドライバは、等価なオン/オフ電流源を定義し、ゲート26とエミッタ24の間の電圧Vgeを供給する。他方では、サイリスタ48が依然として導通している間は、バイポーラトランジスタ44、46のベース-エミッタにおける電荷が完全に除去されるまで、MOSFET 42は完全にオフになり得る。その結果、ゲート抵抗RGの関数としての損失の傾斜は、ターンオフの曲線の方がターンオンの同じ曲線よりも小さい。図4において、損失はいくぶん温度依存であるが、ターンオンにおける損失(60、62)は還流ダイオード16の回復電流の影響を受け、したがってターンオフにおける損失(64、66)よりも大きくなる傾向がある。
【００１６】
図5は、1対のパワー電子スイッチを有する従来のIGBTレッグの回路図であり、さらにゲートドライバも示すものである。一般的には、図5に示されるような3つのレッグが、三相交流モータに電力を供給する。あるいは、1対のそのようなレッグが、単相交流モータに電力を供給することができる。図を簡素化するために、図5には、IGBTレッグ70のいくつかの要素が示されていない。図5は、図1および図2の前述の説明で紹介された要素を含んでいる。IGBTレッグ70は、2つの類似したパワー電子スイッチ18および整合する還流ダイオード16を含む。スイッチ18とダイオード16から形成された対はタンデムで動作する、すなわちIGBTレッグ70の上部のスイッチ18(Q2)が下部のダイオード16(D1)とともに動作し、IGBTレッグ70の下部のスイッチ18(Q1)が上部のダイオード16(D2)とともに動作する。図5にはさらに、図示のパワー電子スイッチ18のうち1つ(Q1)に接続されたゲートドライバ72が示されており、もう一方のパワー電子スイッチ18(Q2)に接続されたもう1つのゲートドライバ72は、図を簡素化するために示されていない。図5では、2つのスイッチ18の相互接続が、2つのエミッタインダクタンス30および2つのコレクタインダクタンス33を含む別個の寄生インダクタンスをもたらす。
【００１７】
ゲートドライバ72は、プラスの電源電圧74と、マイナスの電源電圧76と、パワー電子スイッチ18のゲート26に接続されたゲートドライバ72の出力78とを有する。ゲートドライバ72のプラスの電源電圧74は、たとえばグランド基準(図示せず)から+15ボルトの値を有する+Vccで表され、マイナスの電源電圧76は、たとえばグランド基準から-5ボルトの値を有する-Vddで表されている。当技術分野で周知のように、ゲートドライバ72の入力(図示せず)はIGBTレッグ70のコントローラ(これも図示せず)に接続されている。ゲートドライバ72の出力78の電圧は、ゲート26の電圧を制御しかつ制限するために、+Vccまで上昇し、-Vddまで低下し得る。ゲートドライバ72は出力抵抗RG(図示せず)を有し得る。ゲート26におけるパワー電子スイッチ18の入力抵抗は、特にIGBT 40の場合には、そのゲート26が、入力抵抗が無限大と見なされ得るMOSFETゲートから実際に構成されているので、非常に大きいものであり得る。しかしながら、寄生キャパシタンス36および38が存在するので、ゲートドライバ72が+Vccと-Vddの間を交番するとき、出力78から電流IonおよびIoffが寄生キャパシタンス36および38を通って流れる。電流IonおよびIoffの値および波形は、ゲートドライバ72の電圧+Vccおよび-Vddと、(存在する場合には)ゲートドライバ72の出力抵抗RGならびに寄生キャパシタンス36および38によって形成されたインピーダンスとによって決定される。
【００１８】
図5において、下部のパワー電子スイッチ18および下部のエミッタの寄生インダクタンス30を流れる電流Iigbtは、基本的には下部のパワー電子スイッチ18が閉状態のときのIout 11に等しい。そのとき、Iout 11は図5に示される方向に流れる。下部のパワー電子スイッチ18がオフになると、電流Iigbtは、急速に、(実質的に)ゼロまで低下する。
【００１９】
パワー電子スイッチ18のうち1つがオン/オフするとき、それを流れる電流Iigbtは高速で増減する。Iigbtのこれらの変化はdi/dtで表され、周知の式(1)に従って、そのエミッタインダクタンス30にわたる電圧を生成する。
【００２０】
【数１】
2017511115.tif 000003
【００２１】
この式で、VLはインダクタンスにわたって誘導される電圧であり、Lはインダクタンスの値である。
【００２２】
パワー電子スイッチ18のそれぞれに関して、エミッタ寄生インダクタンス30にわたって電圧VLeが生成される。図5において、コレクタインダクタンス33およびエミッタインダクタンス30を含む高周波ループのインダクタンスにわたって示された極性は、パワー電子スイッチ18がオフになって電流Iigbtが非常に急速に減少し、したがってdi/dtがマイナスの値をとるときに取得される電圧を反映するものである。パワー電子スイッチ18がオンになると、コレクタインダクタンス33およびエミッタインダクタンス30を含む高周波ループのインダクタンスにわたる電圧は反対方向になる。
【００２３】
IGBTレッグ70と類似の構造を有するMOSFETレッグが構築されてよく、その場合、パワー電子スイッチ18は、IGBTに置き換わる1対のMOSFETを備えることが注目され得る。
【００２４】
再度図2を参照すると、これらの電圧VLsおよびVLeは、電圧源12からのVbusに対して直列である。パワー電子スイッチ18がオフになると、コレクタ22からエミッタ24への電圧は、還流ダイオード16がオンになるまで増加する。そのとき、Vbus、VLs、およびVLeが足されることによって、パワー電子スイッチ18のコレクタ22とエミッタ24の間に重大な過電圧が印加される。同一の状況が、図5の両方のパワー電子スイッチ18(Q1およびQ2)に当てはまる。パワー電子スイッチは、ある程度のレベルの電圧で動作するように定格設定されているが、極端な過電圧ではいかなるパワー電子スイッチの寿命も低下し、それによって早期故障またはデバイスの破壊にすら至ることがある。
【００２５】
ゲート-エミッタ間電圧の傾斜を鈍化させることによってパワー電子スイッチにわたる過電圧を制限する傾向がある解決策が存在する。しかしながら、過電圧を過度に制限することは、電流のスイッチング時間がより長くなることを意味する可能性があり、整流セルの性能が低下する。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】PCT/CA2012/001125
【特許文献２】PCT/CA2013/000805
【特許文献３】米国特許仮出願第61/808,254号
【特許文献４】米国特許仮出願第61/904,038号
【非特許文献】
【００２７】
【非特許文献１】Jean-Marc Cyrら、「Reducing switching losses and increasing IGBT drive efficiency with Reflex(商標) gate driver technology」
【発明の概要】
【発明が解決しようとする課題】
【００２８】
したがって、整流セルにおける過度の切換え遅れをもたらすことなく、切換えに際して生じる過電圧を低減することができる方法および回路の必要性がある。
【課題を解決するための手段】
【００２９】
本開示によれば、整流セルのパワー電子スイッチを駆動するためのゲートドライバが提供される。ゲートドライバは、パワー電子スイッチのゲートに接続されたターンオフ電流源と、ターンオフ電流源に対して並列で、パワー電子スイッチのターンオフにおけるパワー電子スイッチのコレクタ-エミッタ間電圧の変化を制御するように構成された補助的な電流源とを備える。
【００３０】
本開示の別の態様によれば、整流セルを備える回路も提供される。整流セルは、コレクタ、ゲート、およびエミッタを有するパワー電子スイッチを含む。コレクタとゲートの間の絶縁が寄生キャパシタンスを形成する。整流セルは、還流ダイオード、キャパシタ、およびインダクタンスをさらに含む。ゲートドライバがパワー電子スイッチを駆動する。ゲートドライバは、パワー電子スイッチのゲートに接続されたターンオフ電流源と、ターンオフ電流源に対して並列の補助的な電流源とを含む。補助的な電流源は、パワー電子スイッチのターンオフにおいてコレクタ-エミッタ間電圧の変動を制御するように構成されている。
【００３１】
本開示のさらに別の態様によれば、2つの整流セルを有するレッグを備える回路も提供される。各整流セルがパワー電子スイッチを有する。ターンオン電流源およびターンオフ電流源を含む2つのゲートドライバが、2つのパワー電子スイッチのうちの1つをオンにしてから次いでオフにする一方で、2つのパワー電子スイッチのうちもう1つをオフにしてから次いでオンにするように構成されている。2つの補助的な電流源も含まれ、それぞれが、2つのゲートドライバのうちの1つのゲートドライバのターンオフ電流源に対して並列である。
【００３２】
本開示の第4の態様は、DC-DC変換、DC-AC変換、およびAC-DC変換から選択される変換を遂行するように構成されたコンバータに関するものである。コンバータは前述の回路のうち1つを含み、この回路は、パワー電子スイッチを有する少なくとも1つの整流セルと、ターンオン電流源およびターンオフ電流源を含むゲートドライバと、ターンオフ電流源に対して並列の補助的な電流源とを有する。
【００３３】
例としてのみ与えられる以下の限定的でない例示的実施形態の説明を、添付図面を参照しながら読むと、前述の特徴および他の特徴が、より明らかになるであろう。
【００３４】
本開示の実施形態を、添付図面を参照しながら例としてのみ説明する。
【図面の簡単な説明】
【００３５】
【図１】単一のパワー電子スイッチと、電圧源および電流負荷を有する単一の還流ダイオードとを有する従来の整流セルの理想化された回路図である。
【図２】寄生インダクタンスおよび寄生キャパシタンスを示す、図1の従来型整流セルの別の回路図である。
【図３】一般的なIGBTの等価回路図である。
【図４】ゲート抵抗値の関数としてのIGBTのスイッチング損失の一例を示すグラフである。
【図５】1対のパワー電子スイッチを有する従来のIGBTレッグの回路図であり、さらにゲートドライバも示す図である。
【図６】一実施形態によって整流セルのIGBTにわたる電圧変動を制御するための補助的なキャパシタを有するゲートドライバの回路図である。
【図７ａ】図6のゲートドライバの一部分として使用され得る電流源の一例を示す図である。
【図７ｂ】図6のゲートドライバの一部分として使用され得る電流源の一例を示す図である。
【図８】IGBTの寄生キャパシタンスの非線形性を示すグラフである。
【図９】外部キャパシタなしで単一のターンオフ電流源を有するゲートドライバを使用している高電圧IGBTの、ターンオフにおける一般的な波形を示すグラフである。
【図１０】外部キャパシタを伴って図6のゲートドライバを使用している高電圧IGBTの、ターンオフにおいて予測される波形を示すグラフである。
【発明を実施するための形態】
【００３６】
様々な図面において、類似の数字は類似の機能を表す。
【００３７】
本開示の様々な態様は、一般に、スイッチオフ時に整流セルに存在する過電圧の問題およびスイッチオン時に整流セルに存在する過度の回復電流の問題の1つまたは複数に対処するものである。概説するならば、過電圧および過度の回復電流が制御されると、パワー電子スイッチの故障のリスクが低減されると予期される。これは、少なくとも部分的には、パワー電子スイッチを、整流処理の間、線形領域の近くに保つことによって達成され得る。
【００３８】
一態様では、本開示は、パワー電子スイッチを備える整流セルを駆動するためのゲートドライバを紹介するものである。パワー電子スイッチは、コレクタ、ゲート、およびエミッタを有する。コレクタとゲートの間の絶縁が寄生キャパシタンスを形成する。ゲートドライバは、パワー電子スイッチのゲートに接続された1対の電流源として構成され、これらの電流源が、それぞれターンオン電流およびターンオフ電流を供給する。補助的な電流源が、ゲートドライバのターンオフ電流源に対して並列に配置され、パワー電子スイッチのターンオフにおいてコレクタ-エミッタ間電圧の変動(dV/dt)を制限するように構成されている。補助的な電流源の存在は、ターンオフにおいてパワー電子スイッチを線形の動作領域に保つのに役立つ。
【００３９】
より詳細には、ターンオフにおけるIGBTなどのパワー電子スイッチのコレクタおよびエミッタにわたる電圧変動を制御するために、本技術は、ゲート電圧の変化が、全体のパワー電子スイッチのうち最も遅い副構成要素が耐え得る最大の変化速度のわずか下にとどまるように、ゲート電圧の変化を低速にするものである。
【００４０】
特にIGBTのターンオフにおける整流セルの過電圧を制限するように動作可能な回路が、国際特許出願PCT/CA2012/001125およびPCT/CA2013/000805に記載されており、米国特許仮出願第61/808,254号および米国特許仮出願第61/904,038号、ならびにhttp://www.advbe.com/docs/DeciElec2013-Jean Marc Cyr-TM4.pdfにおいて入手可能な、「Reducing switching losses and increasing IGBT drive efficiency with Reflex(商標) gate driver technology」に記載されており、これらはすべてJean-Marc Cyrらによる著作であり、これらの開示は参照によって本明細書に組み込まれる。本技術は、整流セルのパワー電子スイッチのターンオフにおける過電圧の低減をもたらすものである。本明細書に示される解決策は、一般に、パワー電子スイッチにわたる逆向きのダイオードおよび過電圧の回復電流を制限する他の解決策と互換性がある。そのため、本明細書に示される解決策は、単独で、または国際特許出願PCT/CA2012/001125およびPCT/CA2013/000805、米国特許仮出願第61/808,254号および米国特許仮出願第61/904,038号、ならびにJean-Marc Cyrらの「Reducing switching losses and increasing IGBT drive efficiency with Reflex(商標) gate driver technology」に記載されるものと組み合わせて使用され得る。
【００４１】
図6は、一実施形態によって整流セルのIGBTにわたる電圧変動を制御するための補助的なキャパシタを有するゲートドライバの回路図である。補助的なキャパシタの存在は、切換え過程のコレクタ-エミッタ間電圧の変動(dVce/dt)の期間中、IGBTを、線形領域に保つのに役立つ。整流セル100はパワー電子スイッチ18を備える。還流ダイオード、電圧源(たとえば入力キャパシタ)、および電流負荷(たとえば出力インダクタンス)を含む整流セル100の他の構成要素は、図を簡素化するために示されていないが、これらの要素は上記で紹介されている。パワー電子スイッチ18は、コレクタ22、ゲート26、およびエミッタ24を有する。コレクタ22とゲート26の間の絶縁が寄生キャパシタンス36を形成する。図6に示されたゲートドライバ72Rは、パワー電子スイッチ18のゲート26に接続されたターンオン電流源80およびターンオフ電流源82を備える。ターンオン電流源80は、パワー電子スイッチ18のターンオンにおけるターンオン電流Ionを供給する。ターンオフ電流源82は、パワー電子スイッチ18のターンオフにおけるターンオフ電流Ioffを供給する。補助的な電流源(以下で説明する)が、ゲートドライバ72Rの電流源80、82と並列に配置され、パワー電子スイッチ18のターンオフにおけるコレクタ-エミッタ間電圧の変動dVce/dtを制限するように構成されている。補助的な電流源が存在することにより、パワー電子スイッチ18のターンオンにおける深刻な影響がなく、その理由は、dVce/dtが、主として、還流ダイオードの回復電流と、還流ダイオードの寄生キャパシタ(還流ダイオードと並列で逆向きのパワー電子スイッチのコレクタ-エミッタ間キャパシタを含む)およびパワー電子スイッチのコレクタ-エミッタ間キャパシタ(それと並列の還流ダイオードキャパシタを含む)とによって駆動されるからである。
【００４２】
ゲートドライバ72Rの内部に補助的な電流源が存在することにより、パワー電子スイッチ18のターンオフにおけるゲート-エミッタ間電圧Vgeの変化が低速になり、結果的にコレクタ-エミッタ間電圧Vceの変化が低速になる。これは、コレクタ-エミッタ間電圧Vceが増加するときに、パワー電子スイッチ18を線形領域に保つのに役立つ。制限なく、補助的な電流源は、コレクタ22とゲート26の間で寄生キャパシタンス36と並列に外部キャパシタ102を接続することによって構成され得る。外部キャパシタ102の値Cextは、式(2)を使用して求めることが可能であり、
【００４３】
【数２】
2017511115.tif 000004
【００４４】
ここで、
【００４５】
Cextは、外部キャパシタ102の値であり、
【００４６】
Ioffは、ターンオフにおいてゲートドライバ72Rによって供給される電流であり、
【００４７】
dVcg/dtは、コレクタ-ゲート間電圧Vcgの所望の最大の変化であり、
【００４８】
Cresは、コレクタ22とゲート26の間の寄生キャパシタンス36の値である。
【００４９】
以下に示されるように、Cresの値は、IGBTのコレクタ-エミッタ間電圧の関数として変化する。外部キャパシタCextの値は、Cresが最小のとき、高いコレクタ-エミッタ間電圧において式(2)を使用して計算すべきである。
【００５０】
図6はグランド基準104を示す。ゲートドライバ72Rの電圧+Vccおよび-Vddは、グランド基準104に対して定義される。
【００５１】
図7aおよび図7bは、図6のゲートドライバの一部分として使用され得る電流源の2つの例を示す。ゲートドライバ72R1(図7a)および72R2(図7b)は、図6のゲートドライバ72Rの変形形態である。ゲートドライバ72R1および72R2は、どちらも、パワー電子スイッチ18の寄生キャパシタンス36(他の図に示されている)に対して並列に配置された外部キャパシタ102から形成される補助的な電流源を含む。
【００５２】
電流源の別の例は、値RGを有する単純なゲート抵抗を備え得る。そのような電流源の性能は、パワースイッチの中で循環する電流とともに変化するVge(th)の変化による影響を受ける。ターンオフにおいてゲート抵抗によって供給される電流源Ioffは、式(3)を使用して求めることが可能であり、
【００５３】
【数３】
2017511115.tif 000005
【００５４】
ここで、
【００５５】
-Vddは、ターンオフにおいてゲートドライバ72Rのターンオフ電流源82に印加される電圧であり、
【００５６】
VLeは、エミッタインダクタンス30の電圧であり、
【００５７】
Vge(th)は、パワー電子スイッチ18のゲート-エミッタ間のしきい値電圧であり、
【００５８】
RGは、ゲートドライバが電流源として作用するときのゲートドライバ72Rの出力抵抗値である。
【００５９】
補助的な電流源の追加は、あらゆる整流セルのターンオフにおいて電圧変動を制御するのに有益であり得るが、パワー電子スイッチが、たとえば絶縁ゲートバイポーラトランジスタといった、高電圧で高出力の非線形電子スイッチであるときには特に有効である。
【００６０】
図6は整流セル100のゲートドライバに追加された補助的な電流源102を示しているが、補助的な電流源の含有は、図5のIGBTレッグ70にも適用可能である。この場合、ゲートドライバ72のそれぞれの既存の電流源80、82に対して、102などの補助的な電流源が1つ並列に追加される。それぞれの補助的な電流源102は、一致させても、一致させなくてもよい。制限なく、2つの補助的な電流源は、実質的に等しい値の1対の外部キャパシタ102を備えてよく、外部キャパシタ102は、どちらも、対応するパワー電子スイッチ18のコレクタ-ゲート間キャパシタンス36と並列に配置されている。
【００６１】
図8は、IGBTの寄生キャパシタンスの非線形性を示すグラフである。このグラフは、コレクタ-ゲート間寄生キャパシタンス36の値(Cres)、ゲート-エミッタ間寄生キャパシタンス38の値(Cies)、およびコレクタ-エミッタ間寄生キャパシタンスの値(Coes)が、コレクタ22とエミッタ24の間の電圧Vceの関数として変化する様子を示すものである。図8のグラフの対数目盛の縦軸によって明示されるように、IGBTの寄生キャパシタは非線形が強い。コレクタ22とエミッタ24の間で形成された絶縁障壁にわたる電圧Vceが低いとき、キャパシタンス値はかなり大きい。電圧Vceが高いとき、キャパシタンス値は大きく低減される。したがって、IGBTのコレクタ-エミッタ間電圧Vceが高いときには寄生キャパシタンス36の値Cresが小さいので、外部キャパシタ102を追加すると、本開示の教示のように計算される電流がゲート26に注入され、コレクタ-エミッタ間電圧Vceの低い値における深刻な影響を誘起することなく、IGBTを線形領域に保つことが可能になる。
【００６２】
IGBTのコレクタおよびエミッタに流れ込む電流の変化が、エミッタインダクタンス30にわたる電圧VLeを誘起する。dVce/dtの間、IGBTの出力キャパシタCoesにおいて電流が循環する。追加された電流源が、dVce/dtを一定の所定値に制限するので、事実上、エミッタインダクタンス30(Le)にわたる電圧は誘起されない。VLeが、図6に示された極性で電圧源に加えられるが、この値はほぼ0である。ゲート抵抗器が電流源として使用される場合、式(3)を考えれば、ターンオフにおいてゲートドライバ72Rによって供給される、電流源Ioffの電圧を、VLeが制限することが観測され得る。コレクタ-ゲート間寄生キャパシタンス36および外部キャパシタ102において循環する電流(「ミラー電流」として知られている)が小さい値に保たれ、外部キャパシタ102を追加することによって生じるスイッチング損失を低減する。いくつかの実用化では、外部キャパシタ102の最適値は、ほぼコレクタ-ゲート間寄生キャパシタンス36の最小値程度であり、その場合、外部キャパシタ102を追加することによる、ゲートドライバ72Rにおけるエネルギー散逸への影響は重大ではなかったことが見いだされている。
【００６３】
図9は、外部キャパシタなしで単一のターンオフ電流源を有するゲートドライバを使用している高電圧IGBTの、ターンオフにおける一般的な波形を示すグラフである。図10は、外部キャパシタを伴って図6のゲートドライバを使用している高電圧IGBTの、ターンオフにおいて予測される波形を示すグラフである。どちらも、過電圧を制限するためのエミッタインダクタンス30を使用している。図6のゲートドライバは、dVce/dtによって外部キャパシタ102にわたって誘起される補助的な電流源を含む。図9と図10は、縦軸(電圧)および横軸(時間)に等しい目盛を使用している。図9と図10のグラフを比較すると、どちらも、IGBTのターンオフに際してコレクタ-エミッタ間電圧Vceの急上昇110を示す。両方のグラフとも、Vceが、最終的にプラトー114または116に達し、次いで、切換え過程が完了したときには直流電圧Vbusと等しい安定レベル120に達することを示す。しかしながら、図6の補助的な電流源がないと、図9は、急上昇110の終了時において、安定レベル120に至るプラトー114の前に、Vceの高い過電圧ピーク112が生じることを示す。図9の場合、IGBTの等価入力MOSFETが、ターンオフにおいて、コレクタ-エミッタ間電圧の上昇中に線形領域から外れることが観測され得る。コレクタ-エミッタ間電圧Vceの高い過電圧ピーク112は、線形領域に戻る前の、ゲート-エミッタ間電圧Vgeの遅れによってもたらされるものである。対照的に、図10に示されるように、高い過電圧ピーク112が解消され、安定レベル120に至る、より低いプラトー116に置き換わっている。IGBTは、ターンオフにおける全体の切換え過程中、線形領域にとどまる。この差は、dV/dt中に電流を生成する外部キャパシタ102を用いて構築された図6の補助的な電流源の存在によるものであり、補助的な電流源は、ゲート-エミッタ間電圧Vgeの遅れの解消を支援し、ゲート-エミッタ間電圧Vgeを線形領域に保つ。本開示を限定することなく、図9および図10の例は約600ボルトのバス電圧Vbusを示し、コレクタ-エミッタ間電圧Vceの急上昇110は約100〜150μsecの持続時間を有する。
【００６４】
前述のことは、たとえば電気自動車のモータなどの接続された負荷に交流を供給するためのDC-DCコンバータならびにDC-ACコンバータまたはAC-DCコンバータにおける半導体の完全なレッグを含む任意の構成で使用され得る整流セルに対して適用可能な解決策の説明を提供するものである。
【００６５】
当業者は、ゲートドライバおよび回路の説明が単なる例示であって、限定する意図ではないことを理解するであろう。本開示の利益を有する当業者には、他の実施形態が容易に想到されるであろう。さらに、開示されたゲートドライバおよび回路は、既存の要求と、整流セルのスイッチングに際して生じる過電圧の問題とに対する有益な解決策を提供するようにカスタマイズされてよい。
【００６６】
明瞭さのために、ゲートドライバおよび回路の実装形態の型通りの特徴のすべてが示されて説明されているわけではない。ゲートドライバおよび回路の何らかのそのような実際の実装形態の開発において、用途に関する制約、システムに関する制約、および営業に関する制約への対応など、開発者の特定の目標を達成するために、実装形態に特有の多くの決定が必要とされる可能性があり、これらの特定の目標は、実装形態ごとに、また開発者ごとに、一様でないことがもちろん理解されよう。その上、開発努力は、複雑で時間のかかるものであるが、それにもかかわらず、本開示の利益を有するパワーエレクトロニクスの当業者にとって、エンジニアリングの型通りの仕事であることも理解されよう。
【００６７】
ゲートドライバおよび回路は、その適用において、上記で説明され、添付図面に示された構造の詳細および部分に限定されないことを理解されたい。
【００６８】
提案されるゲートドライバおよび回路は、他の実施形態が可能であり、様々なやり方で実施され得る。本明細書で使用された語法または用語法は、説明を目的とするものであって限定ではないことも理解されたい。その故に、ゲートドライバおよび回路は、例示の実施形態を手段として上記で説明したが、特許請求の範囲は、例で説明された実施形態によって限定されるべきではなく、全体として説明と矛盾しない最も広い解釈を与えられるべきである。
【符号の説明】
【００６９】
10  整流セル
11  電流源
12  電圧源
14  負荷
16  還流ダイオード
18  パワー電子スイッチ
20  キャパシタ
22  コレクタ
24  エミッタ
26  ゲート
28  インダクタンス
30  エミッタインダクタンス
32  寄生インダクタンス
34  高周波ループ
36  コレクタ-ゲート間キャパシタンス
38  ゲート-エミッタ間キャパシタンス
40  IGBT
42  金属酸化膜半導体電界効果トランジスタ(MOSFET)
44  バイポーラトランジスタ
46  バイポーラトランジスタ
48  サイリスタ
50  ドリフト領域
52  本体領域
70  IGBTレッグ
72  ゲートドライバ
72R  ゲートドライバ
72R1  ゲートドライバ
72R2  ゲートドライバ
74  プラスの電源電圧
76  マイナスの電源電圧
78  出力
80  ターンオン電流源
82  ターンオフ電流源
100  整流セル
102  外部キャパシタ
104  グランド基準
110  コレクタ-エミッタ間電圧Vceの急上昇
112  Vceの高い過電圧ピーク
114  プラトー
116  プラトー
120  安定レベル
【図１】
2017511115.tif 000008
【図２】
2017511115.tif 000009
【図３】
2017511115.tif 000010
【図４】
2017511115.tif 000011
【図５】
2017511115.tif 000012
【図６】
2017511115.tif 000013
【図７ａ】
2017511115.tif 000014
【図７ｂ】
2017511115.tif 000015
【図８】
2017511115.tif 000016
【図９】
2017511115.tif 000017
【図１０】
2017511115.tif 000018
【国際調査報告】
2017511115.tif 000019
2017511115.tif 000020