(57)【要約】  トランスについて説明する。本トランスは１次コイルと第１の２次コイルとを含む。第１の２次コイルと１次コイルとの間で第１の結合が生じる。本トランスは第２の２次コイルも含む。第２の２次コイルと１次コイルとの間で第２の結合が生じる。第１の２次コイルは、第１の２次コイルと第２の２次コイルとの間の結合を防ぐために第２の２次コイルから分離される。第１の２次コイルの第１の幅が、第２の２次コイルの第２の幅から独立して構成される。
2017510150.tif 000002
【特許請求の範囲】
【請求項１】
１次コイルと、
第１の２次コイルと、
第２の２次コイルと
を備え、
前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、
前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、
前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離され、
前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅から独立して構成される、
トランス。
【請求項２】
前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比から独立して構成される、請求項１に記載のトランス。
【請求項３】
前記１次コイルと前記第１の２次コイルとは、第１のトランスを形成し、
前記１次コイルと前記第２の２次コイルとは、第２のトランスを形成し、
前記第１のトランスと前記第２のトランスとは、非対称３コイルトランスを形成する、
請求項１に記載のトランス。
【請求項４】
前記第１のトランスは、ｎ形トランジスタのためのトランスフィードバックとして使用され、
前記第２のトランスは、ｐ形トランジスタのためのトランスフィードバックとして使用される、
請求項３に記載のトランス。
【請求項５】
前記非対称３コイルトランスは、相補型金属酸化物半導体電圧制御発振器中で使用される、請求項４に記載のトランス。
【請求項６】
前記第１の２次コイルは、第１のＰＭＯＳトランジスタのソースと第２のＰＭＯＳトランジスタのソースとの間に結合され、
前記１次コイルは、前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとの間に結合され、
前記１次コイルは、第１のＮＭＯＳトランジスタのドレインと第２のＮＭＯＳトランジスタのドレインとの間にも結合され、
前記第２の２次コイルは、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に結合される、
請求項５に記載のトランス。
【請求項７】
ソース電圧が、前記第１の２次コイルの第１の部分と前記第１の２次コイルの第２の部分との間に結合される、請求項６に記載のトランス。
【請求項８】
接地ノードが、前記第２の２次コイルの第１の部分と前記第２の２次コイルの第２の部分との間に結合される、請求項６に記載のトランス。
【請求項９】
前記第１のＮＭＯＳトランジスタのゲートは、前記第２のＮＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＮＭＯＳトランジスタのゲートは、前記第１のＮＭＯＳトランジスタの前記ドレインに結合される、
請求項６に記載のトランス。
【請求項１０】
前記第１のＰＭＯＳトランジスタのゲートは、前記第２のＰＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタの前記ドレインに結合される、
請求項６に記載のトランス。
【請求項１１】
電圧制御発振器を生成するための方法であって、
第１のトランスのための第１の構成を最適化することと、
第２のトランスのための第２の構成を最適化することと、
前記第１のトランスと前記第２のトランスとを用いるトランスフィードバックを使用して、前記電圧制御発振器を生成することと、
を備え、
前記第１のトランスと前記第２のトランスとは、第１の２次コイルと第２の２次コイルとを備える非対称３コイルトランスを形成し、
前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅から独立して構成される、
方法。
【請求項１２】
前記方法は、自動集積回路設計ソフトウェアによって実行される、請求項１１に記載の方法。
【請求項１３】
前記非対称３コイルトランスは、１次コイルをさらに備え、
前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、
前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、
前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離される、
請求項１１に記載の方法。
【請求項１４】
前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比から独立して構成される、請求項１３に記載の方法。
【請求項１５】
前記１次コイルと前記第１の２次コイルとは前記第１のトランスを形成し、
前記１次コイルと前記第２の２次コイルとは前記第２のトランスを形成する、
請求項１３に記載の方法。
【請求項１６】
前記第１のトランスがｎ形トランジスタのためのトランスフィードバックとして使用され、
前記第２のトランスがｐ形トランジスタのためのトランスフィードバックとして使用される、
請求項１５に記載の方法。
【請求項１７】
前記非対称３コイルトランスが相補型金属酸化物半導体電圧制御発振器中で使用される、請求項１６に記載の方法。
【請求項１８】
前記電圧制御発振器は、相補型金属酸化物半導体電圧制御発振器である、請求項１３に記載の方法。
【請求項１９】
前記第１の２次コイルは、第１のＰＭＯＳトランジスタのソースと第２のＰＭＯＳトランジスタのソースとの間に結合され、
前記１次コイルは、前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとの間に結合され、
前記１次コイルは、第１のＮＭＯＳトランジスタのドレインと第２のＮＭＯＳトランジスタのドレインとの間にも結合され、
前記第２の２次コイルは、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に結合される、
請求項１８に記載の方法。
【請求項２０】
ソース電圧が、前記第１の２次コイルの第１の部分と前記第１の２次コイルの第２の部分との間に結合される、請求項１９に記載の方法。
【請求項２１】
接地ノードが、前記第２の２次コイルの第１の部分と前記第２の２次コイルの第２の部分との間に結合される、請求項１９に記載の方法。
【請求項２２】
前記第１のＮＭＯＳトランジスタのゲートは、前記第２のＮＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＮＭＯＳトランジスタのゲートは、前記第１のＮＭＯＳトランジスタの前記ドレインに結合される、請求項１９に記載の方法。
【請求項２３】
前記第１のＰＭＯＳトランジスタのゲートは、前記第２のＰＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタの前記ドレインに結合される、
請求項１９に記載の方法。
【請求項２４】
電圧制御発振器を生成するための装置であって、
第１のトランスのための第１の構成を最適化するための手段と、
第２のトランスのための第２の構成を最適化するための手段と、
前記第１のトランスと前記第２のトランスとを用いるトランスフィードバックを使用して、前記電圧制御発振器を生成するための手段と、
を備え、
前記第１のトランスと前記第２のトランスとは、第１の２次コイルと第２の２次コイルとを備える非対称３コイルトランスを形成し、
前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅から独立して構成される、
装置。
【請求項２５】
前記非対称３コイルトランスは、１次コイルをさらに備え、
前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、
前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、
前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離される、
請求項２４に記載の装置。
【請求項２６】
前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比から独立して構成される、請求項２５に記載の装置。
【請求項２７】
前記１次コイルと前記第１の２次コイルとは、前記第１のトランスを形成し、
前記１次コイルと前記第２の２次コイルとは、前記第２のトランスを形成する、
請求項２５に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、参照により本明細書に組み込まれる、２０１４年１月３０日に出願された米国非仮出願第１４／１６８，７０１号の優先権を主張する。
【０００２】
[0002]本開示は、一般に通信システムに関する。より詳細には、本開示は、トランスフィードバック電圧制御発振器（ＶＣＯ：voltage controlled oscillator）のためのシステムおよび方法に関する。
【背景技術】
【０００３】
[0003]ワイヤレス通信システムは、音声、ビデオ、データなど、様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、１つまたは複数の基地局との複数のワイヤレス通信デバイスの同時通信をサポートすることが可能な多元接続システムであり得る。
【０００４】
[0004]ワイヤレス通信ネットワーク上でのワイヤレス信号の適切な受信および送信のために、ワイヤレス通信デバイスは、所望の周波数をもつ信号を生成するために１つまたは複数の電圧制御発振器（ＶＣＯ）を使用し得る。ワイヤレス通信デバイスおよび／またはワイヤレス通信システム仕様は、生成された信号の振幅がいくつかの要件を満たすと同時に、信号が高レベルの信頼性をも維持することを要求し得る。さらに、ワイヤレス通信デバイスは、バッテリーを使用して動作し得る。したがって、より少ない電流を使用する電圧制御発振器が有利である。電圧制御発振器（ＶＣＯ）に対する改善と電圧制御発振器（ＶＣＯ）に関係する改善とを与えることによって、利益が実現され得る。
【発明の概要】
【０００５】
[0005]トランスについて説明する。本トランスは１次コイルと第１の２次コイルとを含む。第１の２次コイルと１次コイルとの間で第１の結合が生じる。本トランスは第２の２次コイルをも含む。第２の２次コイルと１次コイルとの間で第２の結合が生じる。第１の２次コイルは、第１の２次コイルと第２の２次コイルとの間の結合を防ぐために第２の２次コイルから分離される。第１の２次コイルの第１の幅が、第２の２次コイルの第２の幅から独立して構成される。
【０００６】
[0006]第１の２次コイルと１次コイルとの間の第１の巻数比が、第２の２次コイルと１次コイルとの間の第２の巻数比から独立して構成され得る。１次コイルと第１の２次コイルとは第１のトランスを形成し得る。１次コイルと第２の２次コイルとは第２のトランスを形成し得る。第１のトランスと第２のトランスとは非対称３コイルトランス（asymmetric three coil transformer）を形成し得る。
【０００７】
[0007]第１のトランスは、ｎ形トランジスタのためのトランスフィードバックとして使用され得る。第２のトランスは、ｐ形トランジスタのためのトランスフィードバックとして使用され得る。非対称３コイルトランスは相補型金属酸化物半導体電圧制御発振器中で使用され得る。第１の２次コイルは、第１のＰＭＯＳトランジスタのソースと第２のＰＭＯＳトランジスタのソースとの間に結合され得る。１次コイルは、第１のＰＭＯＳトランジスタのドレインと第２のＰＭＯＳトランジスタのドレインとの間に結合され得る。１次コイルはまた、第１のＮＭＯＳトランジスタのドレインと第２のＮＭＯＳトランジスタのドレインとの間に結合され得る。第２の２次コイルは、第１のＮＭＯＳトランジスタのソースと第２のＮＭＯＳトランジスタのソースとの間に結合され得る。
【０００８】
[0008]ソース電圧が、第１の２次コイルの第１の部分と第１の２次コイルの第２の部分との間に結合され得る。接地ノードが、第２の２次コイルの第１の部分と第２の２次コイルの第２の部分との間に結合され得る。第１のＮＭＯＳトランジスタのゲートが第２のＮＭＯＳトランジスタのドレインに結合され得る。第２のＮＭＯＳトランジスタのゲートが第１のＮＭＯＳトランジスタのドレインに結合され得る。第１のＰＭＯＳトランジスタのゲートが第２のＰＭＯＳトランジスタのドレインに結合され得る。第２のＰＭＯＳトランジスタのゲートが第１のＰＭＯＳトランジスタのドレインに結合され得る。
【０００９】
[0009]また、電圧制御発振器を生成するための方法について説明する。第１のトランスのための第１の構成が最適化される。第２のトランスのための第２の構成も最適化される。電圧制御発振器は、第１のトランスと第２のトランスとを用いるトランスフィードバックを使用して生成される。第１のトランスと第２のトランスとは、第１の２次コイルと第２の２次コイルとを含む非対称３コイルトランスを形成する。第１の２次コイルの第１の幅が、第２の２次コイルの第２の幅から独立して構成される。
【００１０】
[0010]本方法は自動集積回路設計ソフトウェアによって実行され得る。
【００１１】
[0011]また、電圧制御発振器を生成するための装置について説明する。本装置は、第１のトランスのための第１の構成を最適化するための手段を含む。本装置は、第２のトランスのための第２の構成を最適化するための手段をも含む。本装置は、第１のトランスと第２のトランスとを用いるトランスフィードバックを使用して、電圧制御発振器を生成するための手段をさらに含む。第１のトランスと第２のトランスとは、第１の２次コイルと第２の２次コイルとを含む非対称３コイルトランスを形成する。第１の２次コイルの第１の幅が、第２の２次コイルの第２の幅から独立して構成される。
【００１２】
[0012]電圧制御発振器を生成するためのコンピュータプログラム製品について説明する。本コンピュータプログラム製品は、命令をその上に有する非一時的コンピュータ可読媒体を含む。命令は、コンピュータに、第１のトランスのための第１の構成を最適化させるためのコードを含む。命令は、コンピュータに、第２のトランスのための第２の構成を最適化させるためのコードをも含む。命令は、コンピュータに、第１のトランスと第２のトランスとを用いるトランスフィードバックを使用して、電圧制御発振器を生成させるためのコードをさらに含む。第１のトランスと第２のトランスとは、第１の２次コイルと第２の２次コイルとを含む非対称３コイルトランスを形成する。第１の２次コイルの第１の幅が、第２の２次コイルの第２の幅から独立して構成される。
【図面の簡単な説明】
【００１３】
【図１】[0013]複数のワイヤレスデバイスをもつワイヤレス通信システムを示す図。
【図２】[0014]ＣＭＯＳ電圧制御発振器（ＶＣＯ）を生成するための方法の流れ図。
【図３】[0015]本システムおよび方法において使用するためのＣＭＯＳ電圧制御発振器（ＶＣＯ）の回路図。
【図４】[0016]非対称３コイルトランスのレイアウトを示す図。
【図５】[0017]非対称３コイルトランスを生成するためのＮＭＯＳ側トランスとＰＭＯＳ側トランスとの独立構成を示す図。
【図６】[0018]セルラー無線トランシーバを示すブロック図。
【図７】[0019]本開示に従って構成されたワイヤレスデバイス内に含まれ得るいくつかの構成要素を示す図。
【発明を実施するための形態】
【００１４】
[0020]図１に、複数のワイヤレスデバイスをもつワイヤレス通信システム１００を示す。ワイヤレスデバイスは、基地局１０２、ワイヤレス通信デバイス１０４などであり得る。ワイヤレス通信デバイス１０４は１つまたは複数の電圧制御発振器（ＶＣＯ）１２０を含み得る。電圧制御発振器（ＶＣＯ）１２０は、入力電圧によって制御される発振周波数をもつ電気発振器である。電圧制御発振器（ＶＣＯ）１２０の設計変更により、位相雑音が改善され得る。たとえば、ワイヤレス通信デバイス１０４は、非対称３コイルトランス１３０を含む相補型金属酸化物半導体（ＣＭＯＳ：complementary metal-oxide-semiconductor）トランスフィードバック電圧制御発振器（ＶＣＯ）１２０を含み、それにより、最小電力消費での低位相雑音が可能になり得る。
【００１５】
[0021]ワイヤレス通信デバイス１０４は、端末、アクセス端末、ユーザ機器（ＵＥ）、モバイルデバイス、加入者ユニット、局などと呼ばれることもあり、それらの機能の一部または全部を含み得る。ワイヤレス通信デバイス１０４は、セルラーフォン、携帯情報端末（ＰＤＡ）、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルドデバイス、ラップトップコンピュータなどであり得る。ワイヤレス通信デバイス１０４は、アンテナ１１０を使用して、所与の瞬間において、ダウンリンク１０８および／またはアップリンク１０６上で０、１つ、または複数の基地局１０２と通信し得る。ダウンリンク１０８（または順方向リンク）は、基地局１０２からワイヤレス通信デバイス１０４への通信リンクを指し、アップリンク１０６（または逆方向リンク）は、ワイヤレス通信デバイス１０４から基地局１０２への通信リンクを指す。
【００１６】
[0022]基地局１０２は１つまたは複数のワイヤレス通信デバイス１０４と通信する局である。基地局１０２は、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢなどと呼ばれることもあり、それらの機能の一部または全部を含み得る。各基地局１０２は特定の地理的エリアに通信カバレージを与える。「セル」という用語は、この用語が使用されるコンテキストに応じて基地局１０２および／またはそれのカバレージエリアを指すことがある。
【００１７】
[0023]ワイヤレス通信システム１００（たとえば、多元接続システム）における通信は、ワイヤレスリンクを介した送信によって達成され得る。そのような通信リンクは、単入力単出力（ＳＩＳＯ）、多入力単出力（ＭＩＳＯ）または多入力多出力（ＭＩＭＯ）システムを介して確立され得る。ＭＩＭＯシステムは、それぞれ、データ伝送のための複数（ＮT）個の送信アンテナと複数（ＮR）個の受信アンテナとを装備した、（１つまたは複数の）送信機と（１つまたは複数の）受信機とを含む。ＳＩＳＯシステムおよびＭＩＳＯシステムはＭＩＭＯシステムの特定の事例である。複数の送信アンテナおよび受信アンテナによって生成された追加の次元数が利用された場合、ＭＩＭＯシステムは、改善された性能（たとえば、より高いスループット、より大きい容量または改善された信頼性）を与えることができる。
【００１８】
[0024]ワイヤレス通信システム１００はＭＩＭＯを利用し得る。ＭＩＭＯシステムは、時分割複信（ＴＤＤ）システムと周波数分割複信（ＦＤＤ）システムの両方をサポートし得る。ＴＤＤシステムでは、アップリンク送信とダウンリンク送信とが同じ周波数領域中で行われるので、相反定理によりアップリンク１０６からのダウンリンク１０８の推定が可能である。これにより、送信ワイヤレスデバイスは、その送信ワイヤレスデバイスが受信した通信から送信ビームフォーミング利得を抽出することが可能になる。
【００１９】
[0025]ワイヤレス通信システム１００は、利用可能なシステムリソース（たとえば、帯域幅および送信電力）を共有することによって複数のワイヤレス通信デバイス１０４との通信をサポートすることが可能な多元接続システムであり得る。そのような多元接続システムの例としては、符号分割多元接続（ＣＤＭＡ）システム、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ（登録商標））システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、第３世代パートナーシッププロジェクト（３ＧＰＰ（登録商標）：3rd Generation Partnership Project）ロングタームエボリューション（ＬＴＥ（登録商標）：Long Term Evolution）システム、および空間分割多元接続（ＳＤＭＡ）システムがある。
【００２０】
[0026]「ネットワーク」および「システム」という用語は、しばしば互換的に使用される。ＣＤＭＡネットワークは、ユニバーサル地上波無線アクセス（ＵＴＲＡ：Universal Terrestrial Radio Access）、ｃｄｍａ２０００などの無線技術を実装し得る。ＵＴＲＡは、Ｗ−ＣＤＭＡと低チップレート（ＬＣＲ）とを含み、ｃｄｍａ２０００は、ＩＳ−２０００、ＩＳ−９５およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）などの無線技術を実装し得る。ＯＦＤＭＡネットワークは、発展型ＵＴＲＡ（Ｅ−ＵＴＲＡ：Evolved UTRA）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭＡなどの無線技術を実装し得る。ＵＴＲＡ、Ｅ−ＵＴＲＡおよびＧＳＭは、ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ：Universal Mobile Telecommunication System）の一部である。ロングタームエボリューション（ＬＴＥ）は、Ｅ−ＵＴＲＡを使用するＵＭＴＳのリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳおよびロングタームエボリューション（ＬＴＥ）は、「第３世代パートナーシッププロジェクト」（３ＧＰＰ）と称する団体からの文書に記載されており、ｃｄｍａ２０００は、「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２：3rd Generation Partnership Project 2）と称する団体からの文書に記載されている。
【００２１】
[0027]第３世代パートナーシッププロジェクト（３ＧＰＰ）は、グローバルに適用可能な第３世代（３Ｇ）モバイルフォン仕様を定義することを目的とする電気通信協会のグループ間のコラボレーションである。３ＧＰＰロングタームエボリューション（ＬＴＥ）は、ユニバーサルモバイルテレコミュニケーションズシステム（ＵＭＴＳ：Universal Mobile Telecommunications System）モバイルフォン規格を改善することを目的とした３ＧＰＰプロジェクトである。３ＧＰＰは、次世代のモバイルネットワーク、モバイルシステムおよびモバイルデバイスのための仕様を定義し得る。３ＧＰＰロングタームエボリューション（ＬＴＥ）では、ワイヤレス通信デバイス１０４は「ユーザ機器」（ＵＥ）と呼ばれることがある。
【００２２】
[0028]ワイヤレス通信デバイス１０４はセルラー無線トランシーバ１２８を含み得る。セルラー無線トランシーバ１２８は、アンテナ１１０を使用した信号の送信および受信を可能にし得る。セルラー無線トランシーバ１２８について、図６に関して以下でさらに詳細に説明する。セルラー無線トランシーバ１２８は１つまたは複数の電圧制御発振器（ＶＣＯ）１２０を含み得る。電圧制御発振器（ＶＣＯ）１２０は、ファンクションジェネレータ、位相ロックループ、周波数シンセサイザ中で、およびクロック生成器として使用され得る。
【００２３】
[0029]電圧制御発振器（ＶＣＯ）１２０は、電圧制御発振器（ＶＣＯ）１２０内で使用されるトランジスタのタイプに応じて、ｐ形金属酸化物半導体（ＰＭＯＳ：p-type metal-oxide-semiconductor）電圧制御発振器（ＶＣＯ）１２０、ｎ形金属酸化物半導体（ＮＭＯＳ：n-type metal-oxide-semiconductor）電圧制御発振器（ＶＣＯ）１２０またはＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０であり得る。概して、ＰＭＯＳ電圧制御発振器（ＶＣＯ）１２０は（ｐ形トランジスタとも呼ばれる）ＰＭＯＳトランジスタのみを含み、ＮＭＯＳ電圧制御発振器（ＶＣＯ）１２０は（ｎ形トランジスタとも呼ばれる）ＮＭＯＳトランジスタのみを含み、ＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０はＰＭＯＳトランジスタとＮＭＯＳトランジスタの両方を含む。ワイヤレス通信デバイス１０４中で使用される電圧制御発振器（ＶＣＯ）１２０は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの両方を含むＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０であり得る。
【００２４】
[0030]電圧制御発振器（ＶＣＯ）１２０は、電圧制御発振器（ＶＣＯ）１２０内のトランジスタのドレインとソースとの間にトランスフィードバックを含み得る。トランスフィードバックは、電圧スイングを増加させ、負荷Ｑファクタ（Ｑ）を改善し、雑音から位相雑音への伝達（noise-to-phase-noise transfer）を最小化するための、インダクタの代わりの集積トランスの使用を指す。電圧制御発振器（ＶＣＯ）１２０は、トランスフィードバックために非対称３コイルトランス１３０を使用し得る。トランスの特性は、一般に、コイルの巻数比によって規定される。非対称トランスでは、（幅、長さおよび厚さを含む）各コイルの物理的寸法は異なり得る。非対称３コイルトランス１３０はＰＭＯＳ側トランス１３４とＮＭＯＳ側トランス１３２とを含み得る。ＰＭＯＳ側トランス１３４とＮＭＯＳ側トランス１３２の両方を使用することは、電圧制御発振器（ＶＣＯ）１２０の位相雑音を改善し得る。しかしながら、トランスフィードバック方式が効果的に動作するために、電圧制御発振器（ＶＣＯ）１２０内に高Ｑ共振タンクが必要とされ得る。
【００２５】
[0031]ＰＭＯＳトランジスタとＮＭＯＳトランジスタの両方からのトランスフィードバックを用いるＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０の場合、メインインダクタ（すなわち、１次コイル）のＱファクタ（Ｑ）は、追加のトランスコイル（すなわち、第１の２次コイルと第２の２次コイル）によって減少される。結合係数の最適化は、１次コイルと第１の２次コイルと第２の２次コイルとの間の結合により、インダクタンス値と絡み合い得る。結合係数を最適化し、ＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０中のメインインダクタのＱファクタ（Ｑ）を改善するために、ＮＭＯＳ側トランス１３２とＰＭＯＳ側トランス１３４とについて、（インダクタンスと結合係数とに関する）独立最適化が実行され得る。第１の２次コイルと第２の２次コイルとの磁界は減結合され得る。ＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０のための回路図が図３に関して以下で与えられる。
【００２６】
[0032]図２は、ＣＭＯＳ電圧制御発振器（ＶＣＯ）１２０を生成するための方法２００の流れ図である。方法２００は、（設計技師などの）技師によって、または（自動集積回路設計ソフトウェアなどの）コンピュータによって実行され得る。２０２において、ＮＭＯＳ側トランス１３２のための構成を最適化する。ＮＭＯＳ側トランス１３２は１次コイルと第１の２次コイルとを含み得る。２０４において、ＰＭＯＳ側トランス１３４のための構成をも最適化する。ＰＭＯＳ側トランス１３４は１次コイルと第２の２次コイルとを含み得る。第１の２次コイルは第２の２次コイルから磁気的に減結合され得る。したがって、１次コイルと第１の２次コイルとの間で、および１次コイルと第２の２次コイルとの間で結合が生じ得るが、第１の２次コイルと第２の２次コイルとの間で結合が生じないことがある。これにより、ＮＭＯＳ側トランス１３２とＰＭＯＳ側トランス１３４とが独立して構成されることが可能になる。
【００２７】
[0033]トランスのための構成を最適化することは、トランス中のコイルのインダクタンス値を調整すること、トランス中のコイル間の結合係数を調整することおよび／またはトランスのＱファクタ（Ｑ）を調整することを含み得る。たとえば、１次コイルおよび第１の２次コイルは、非対称の幅（たとえば、１次コイルは、第１の２次コイルよりも大きい幅を有し得る）および／または間隔を使用し、それにより、巻数比および結合係数が制御されることが可能になり得る。２０６において、ＮＭＯＳ側トランス１３２とＰＭＯＳ側トランス１３４とを用いるトランスフィードバックを使用して、電圧制御発振器（ＶＣＯ）１２０を生成する。電圧制御発振器（ＶＣＯ）１２０はＣＭＯＳトランスフィードバック電圧制御発振器（ＶＣＯ）１２０であり得る。
【００２８】
[0034]図３は、本システムおよび方法において使用するためのＣＭＯＳ電圧制御発振器（ＶＣＯ）３２０の回路図である。図３のＣＭＯＳ電圧制御発振器（ＶＣＯ）３２０は、図１の電圧制御発振器（ＶＣＯ）１２０の一構成であり得る。以下の図４に示されているように、Ｌ２ａ  ３３８ａおよびＬ２ｂ  ３３８ｂとの結合を最小化するようなレイアウトで、Ｌ１ａ  ３３６ａとＬ１ｂ  ３３６ｂとが配置され得る。たとえば、Ｌ１ａ  ３３６ａとＬｐ  ３４２との間の結合３４６が所望され得、Ｌ１ａ  ３３６ａとＬ２ａ  ３３８ａとの間の結合３４４が最小化される。
【００２９】
[0035]ＶＤＤノード（たとえば、ソース電圧）がＬ１ａ  ３３６ａとＬ１ｂ  ３３６ｂとの間に結合され得る。Ｌ１ａ  ３３６ａはまた、第１のＰＭＯＳトランジスタ３７２ａのソースに結合され得る。Ｌ１ｂ  ３３６ｂはまた、第２のＰＭＯＳトランジスタ３７２ｂのソースに結合され得る。第１のＰＭＯＳトランジスタ３７２ａのゲートは第２のＰＭＯＳトランジスタ３７２ｂのドレインに結合され得る。第２のＰＭＯＳトランジスタ３７２ｂのゲートは第１のＰＭＯＳトランジスタ３７２ａのドレインに結合され得る。
【００３０】
[0036]接地ノードがＬ２ａ  ３３８ａとＬ２ｂ  ３３８ｂとの間に結合され得る。Ｌ２ａ  ３３８ａはまた、第１のＮＭＯＳトランジスタ３７４ａのソースに結合され得る。Ｌ２ｂ  ３３８ｂはまた、第２のＮＭＯＳトランジスタ３７４ｂのソースに結合され得る。第１のＮＭＯＳトランジスタ３７４ａのゲートは第２のＮＭＯＳトランジスタ３７４ｂのドレインに結合され得る。同様に、第２のＮＭＯＳトランジスタ３７４ｂのゲートは第１のＮＭＯＳトランジスタ３７４ａのドレインに結合され得る。第１のＮＭＯＳトランジスタ３７４ａのドレインは、１次インダクタＬｐ  ３４２に結合され、第１のＰＭＯＳトランジスタ３７２ａのドレインに結合され得る。同様に、第２のＮＭＯＳトランジスタ３７４ｂのドレインは、１次インダクタＬｐ  ３４２に結合され、第２のＰＭＯＳトランジスタ３７２ｂのドレインに結合され得る。
【００３１】
[0037]１次インダクタＬｐ  ３４２はメインタンク３４０の一部であり得る。メインタンク３４０は、キャパシタおよび抵抗器など、追加の要素を含み得る。
【００３２】
[0038]ＣＭＯＳ電圧制御発振器（ＶＣＯ）３２０は、電圧制御発振器（ＶＣＯ）１２０の位相雑音を改善するために、トランス（たとえば、ＰＭＯＳ側トランス１３４とＮＭＯＳ側トランス１３２）を使用するネガティブｇｍトランジスタのドレインとソースとの間のフィードバック経路を使用し得る。ＣＭＯＳ電圧制御発振器（ＶＣＯ）３２０は高Ｑ共振メインタンク３４０を含み得る。ＣＭＯＳ電圧制御発振器（ＶＣＯ）３２０内で非対称３コイルトランス１３０を使用することによって、ＮＭＯＳ側トランス１３２とＰＭＯＳ側トランス１３４とはそれぞれ独立して構成され得る。非対称３コイルトランス１３０の構造（たとえば、例示的なレイアウト）について、図４および図５に関して以下でさらに詳細に説明する。
【００３３】
[0039]図４に、非対称３コイルトランス４３０のレイアウトを示す。非対称３コイルトランス４３０は、１次コイルＬｐ  ４４２と、第１の２次コイルＬ１  ４３６ａ〜ｂと、第２の２次コイルＬ２  ４３８ａ〜ｂとを含む。非対称３コイルトランス４３０の設計はメインタンク３４０のＱファクタ（Ｑ）を改善し得る。さらに、第１の２次コイルＬ１  ４３６と第２の２次コイルＬ２  ４３８との減結合が（すなわち、第１の２次コイルＬ１  ４３６と第２の２次コイルＬ２  ４３８との間の結合を低減するために、集積回路のレイアウト上で第１の２次コイルＬ１  ４３６と第２の２次コイルＬ２  ４３８とを分離することによって）ＮＭＯＳ側トランス４３２とＰＭＯＳ側トランス４３４との独立最適化を可能にし得る。たとえば、第１の２次コイルＬ１  ４３６の幅Ｗ１  ４５２および巻数比は、第２の２次コイルＬ２  ４３８の幅Ｗ２  ４５４および巻数比と、１次コイルＬｐ  ４４２の幅Ｗｐ  ４５０および巻数比とから独立して構成され得る。別の例として、第１の２次コイルＬ１  ４３６と１次コイルＬｐ  ４４２との間の巻数比は、第２の２次コイルＬ２  ４３８と１次コイルＬｐ  ４４２との間の巻数比から独立して構成され得る。また別の例では、第１の２次コイルＬ１  ４３６と１次コイルＬｐ  ４４２との間の間隔は、第２の２次コイルＬ２  ４３８と１次コイルＬｐ  ４４２との間の間隔から独立して構成され得る。
【００３４】
[0040]図示された非対称３コイルトランス４３０では、１次コイルＬｐ  ４４２は、第１の２次コイルＬ１  ４３６と第２の２次コイルＬ２  ４３８の両方の外側の周りに巻かれ得る。しかしながら、第１の２次コイルＬ１  ４３６と第２の２次コイルＬ２  ４３８との間で磁気結合が生じないように、第１の２次コイルＬ１  ４３６と第２の２次コイルＬ２  ４３８とは分離される。
【００３５】
[0041]接地ノードがＬ２ａ  ４３８ａとＬ２ｂ  ４３８ｂとの間に結合される。Ｌ２ａ  ４３８ａはまた、第１のＮＭＯＳトランジスタ４７４ａのソースに結合される。Ｌ２ｂ  ４３８ｂはまた、第２のＮＭＯＳトランジスタ４７４ｂのソースに結合される。第１のＮＭＯＳトランジスタ４７４ａのゲートは第２のＮＭＯＳトランジスタ４７４ｂのドレインに結合され得る。同様に、第２のＮＭＯＳトランジスタ４７４ｂのゲートは第１のＮＭＯＳトランジスタ４７４ａのドレインに結合され得る。第１のＮＭＯＳトランジスタ４７４ａのドレインは、１次コイルＬｐ  ４４２に結合され、第１のＰＭＯＳトランジスタ４７２ａのドレインに結合され得る。同様に、第２のＮＭＯＳトランジスタ４７４ｂのドレインは、１次コイルＬｐ  ４４２に結合され、第２のＰＭＯＳトランジスタ４７２ｂのドレインに結合され得る。
【００３６】
[0042]ＶＤＤノードがＬ１ａ  ４３６ａとＬ１ｂ  ４３６ｂとの間に結合され得る。Ｌ１ａ  ４３６ａはまた、第１のＰＭＯＳトランジスタ４７２ａのソースに結合され得る。Ｌ１ｂ  ４３６ｂはまた、第２のＰＭＯＳトランジスタ４７２ｂのソースに結合され得る。第１のＰＭＯＳトランジスタ４７２ａのゲートは第２のＰＭＯＳトランジスタ４７２ｂのドレインに結合され得る。第２のＰＭＯＳトランジスタ４７２ｂのゲートは第１のＰＭＯＳトランジスタ４７２ａのドレインに結合され得る。
【００３７】
[0043]図５に、非対称３コイルトランス５３０を生成するためのＮＭＯＳ側トランス５３２とＰＭＯＳ側トランス５３４との独立構成を示す。共振器タンクの（たとえば、１次インダクタＬｐ  ５４２ａ〜ｂからの）メインインダクタンスは、２つの分岐、すなわち、ＮＭＯＳ側トランス５３２とＰＭＯＳ側トランス５３４との並列構造である。ＮＭＯＳ側トランス５３２とＰＭＯＳ側トランス５３４とを独立して構成することによって、１次インダクタＬｐ  ５４２のＱファクタは高周波数において改善され得る。（第１の２次コイルＬ１  ５３６の幅Ｗ１  ５５２、第２の２次コイルＬ２  ５３８の幅Ｗ２  ５５４および１次インダクタＬｐ  ５４２の幅Ｗｐ  ５５０などの）コイルの間隔／幅／巻数は、位相雑音を最適化するために独立して調整され得る。独立して構成されたトランスは、次いで、非対称３コイルトランス５３０を形成するためのレイアウトで組み合わせられ得る。
【００３８】
[0044]図６は、セルラー無線トランシーバ６２８を示すブロック図である。図６のセルラー無線トランシーバ６２８は、図１のセルラー無線トランシーバ１２８の一構成であり得る。セルラー無線トランシーバ６２８はワイヤレス通信デバイス１０４上に含まれ得る。セルラー無線トランシーバ６２８はアンテナ６１０に接続され得る。アンテナ６１０は、ワイヤレス通信を送信および受信するために使用され得る。デュプレクサ６１２はシングルチャネル上での双方向通信を可能にし得る。言い換えれば、デュプレクサ６１２は送信信号（Ｔｘ）６６４から受信信号（Ｒｘ）６６２を分離し得る。
【００３９】
[0045]受信信号（Ｒｘ）６６２は、セルラー無線トランシーバ６２８上のデュプレクサ６１２を通して受信信号（Ｒｘ）チェーン６５６に送られ得る。受信信号（Ｒｘ）チェーン６５６は受信機６１４を含み得る。受信機６１４によって受信信号（ＲＸ）６６２を適切に受信し、復号するために、受信信号（Ｒｘ）チェーン６５６は受信信号（Ｒｘ）局部発振器（ＬＯ）６１６を含み得る。受信信号（Ｒｘ）局部発振器（ＬＯ）６１６は受信信号（Ｒｘ）６６２の周波数において発振し得る。受信信号（Ｒｘ）局部発振器（ＬＯ）６１６の周波数は、電圧制御発振器（ＶＣＯ）バッファ６１８ａと受信信号（Ｒｘ）位相ロックループ（ＰＬＬ：phase locked loop）６２２ａとを用いて受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）６７０ａによって生成され得る。受信信号（Ｒｘ）位相ロックループ（ＰＬＬ）６２２ａは、基準信号の位相との固定関係を有する信号を生成する制御システムであり得る。電圧制御発振器（ＶＣＯ）６７０および電圧制御発振器（ＶＣＯ）バッファ６１８について、図３〜図８に関して以下でさらに詳細に説明する。
【００４０】
[0046]受信信号（Ｒｘ）チェーン６５６は受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ６６８を含み得る。受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ６６８は、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）６７０ａを制御するために使用され得る。たとえば、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ６６８は、制御信号６６０ａを使用して適宜に、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）６７０ａによって生成された周波数を調整し得る。受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）コントローラ６６８は、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）６７０ａを微調整するように、または新しいワイヤレス通信システム１００のための新しい周波数に移動するように、受信信号（Ｒｘ）電圧制御発振器（ＶＣＯ）６７０ａによって生成された周波数を調整し得る。
【００４１】
[0047]セルラー無線トランシーバ６２８は、送信信号（Ｔｘ）チェーン６５８を使用して送信のための送信信号（Ｔｘ）６６４を準備し得る。送信信号（Ｔｘ）チェーン６５８は送信機６２６を含み得る。送信信号（Ｔｘ）６６４は送信機６２６によってデュプレクサ６１２に出力され得る。送信信号（Ｔｘ）６６４を適切に符号化し、送信するために、送信信号（Ｔｘ）チェーン６５８は送信信号（Ｔｘ）局部発振器（ＬＯ）６２４を含み得る。送信信号（Ｔｘ）局部発振器（ＬＯ）６２４は送信の周波数において発振し得る。一構成では、送信信号（Ｔｘ）局部発振器（ＬＯ）６２４は、電圧制御発振器（ＶＣＯ）バッファ６１８ｂと送信信号（Ｔｘ）位相ロックループ（ＰＬＬ）６２２ｂとを用いて送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）６７０ｂによって生成された周波数において発振し得る。送信信号（Ｔｘ）位相ロックループ（ＰＬＬ）６２２ｂは、基準信号の位相との固定関係を有する信号を生成する制御システムであり得る。
【００４２】
[0048]送信信号（Ｔｘ）チェーン６５８は送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ６２１を含み得る。送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ６２１は、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）６７０ｂを制御するために使用され得る。たとえば、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ６２１は、制御信号６６０ｂを使用して適宜に、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）６７０ｂによって生成された周波数を調整し得る。送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）コントローラ６２１は、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）６７０ｂを微調整するように、または新しいワイヤレス通信システム１００のための新しい周波数に移動するように、送信信号（Ｔｘ）電圧制御発振器（ＶＣＯ）６７０ｂによって生成された周波数を調整し得る。
【００４３】
[0049]図７に、ワイヤレスデバイス７０１内に含まれ得るいくつかの構成要素を示す。ワイヤレスデバイス７０１は、ワイヤレス通信デバイス１０４であり得、本明細書で開示する本システムおよび方法を実装し得る。
【００４４】
[0050]ワイヤレスデバイス７０１はプロセッサ７０３を含む。プロセッサ７０３は、汎用シングルまたはマルチチップマイクロプロセッサ（たとえば、ＡＲＭ）、専用マイクロプロセッサ（たとえば、デジタルシグナルプロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイなどであり得る。プロセッサ７０３は中央処理ユニット（ＣＰＵ）と呼ばれることがある。図７のワイヤレスデバイス７０１中に単一のプロセッサ７０３のみが示されているが、代替構成では、プロセッサの組合せ（たとえば、ＡＲＭとＤＳＰ）が使用され得る。
【００４５】
[0051]ワイヤレスデバイス７０１はメモリ７０５をも含む。メモリ７０５は、電子情報を記憶することが可能な任意の電子的構成要素であり得る。メモリ７０５は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光記憶媒体、ＲＡＭ中のフラッシュメモリデバイス、プロセッサに含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタなど、およびそれらの組合せとして実施され得る。
【００４６】
[0052]データ７０７および命令７０９はメモリ７０５に記憶され得る。命令７０９は、本明細書で開示する方法を実装するためにプロセッサ７０３によって実行可能であり得る。命令７０９を実行することは、メモリ７０５に記憶されたデータ７０７の使用を伴い得る。プロセッサ７０３が命令７０９を実行すると、命令７０９ａの様々な部分がプロセッサ７０３上にロードされ得、様々ないくつかのデータ７０７ａがプロセッサ７０３上にロードされ得る。
【００４７】
[0053]ワイヤレスデバイス７０１はまた、ワイヤレスデバイス７０１との間での信号の送信および受信を可能にするために、送信機７１１と受信機７１３とを含み得る。送信機７１１と受信機７１３とはトランシーバ７１５と総称されることがある。アンテナ７１７はトランシーバ７１５に電気的に結合され得る。ワイヤレスデバイス７０１はまた、複数の送信機、複数の受信機、複数のトランシーバおよび／または複数のアンテナを含み得る（図示せず）。
【００４８】
[0054]ワイヤレスデバイス７０１の様々な構成要素は、電力バス、制御信号バス、ステータス信号バス、データバスなどを含み得る、１つまたは複数のバスによって互いに結合され得る。明快のために、図７では様々なバスはバスシステム７１９として示されている。
【００４９】
[0055]上記の説明では、様々な用語とともに参照番号を時々使用した。用語が参照番号とともに使用されている場合、これは、図のうちの１つまたは複数に示された特定の要素を指すものとされ得る。用語が参照番号なしに使用されている場合、これは、概して特定の図に限定されない用語を指すものとされ得る。
【００５０】
[0056]「決定」という用語は、多種多様なアクションを包含し、したがって、「決定」は、計算（calculating）、計算（computing）、処理、導出、調査、ルックアップ（たとえば、テーブル、データベースまたは別のデータ構造でのルックアップ）、確認などを含むことができる。また、「決定」は、受信（たとえば、情報を受信すること）、アクセス（たとえば、メモリ中のデータにアクセスすること）などを含むことができる。また、「決定」は、解決、選択、選定、確立などを含むことができる。
【００５１】
[0057]「に基づいて」という句は、別段に明示されていない限り、「のみに基づいて」を意味しない。言い換えれば、「に基づいて」という句は、「のみに基づいて」と「に少なくとも基づいて」の両方を表す。
【００５２】
[0058]本明細書で説明した機能は、１つまたは複数の命令としてプロセッサ可読媒体またはコンピュータ可読媒体上に記憶され得る。「コンピュータ可読媒体」という用語は、コンピュータまたはプロセッサによってアクセスされ得る任意の利用可能な媒体を指す。限定ではなく、例として、そのような媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを記憶するために使用され得、コンピュータまたはプロセッサによってアクセスされ得る、任意の他の媒体を備え得る。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。コンピュータ可読媒体は有形で非一時的であり得ることに留意されたい。「コンピュータプログラム製品」という用語は、コンピューティングデバイスまたはプロセッサによって実行、処理または計算され得るコードまたは命令（たとえば、「プログラム」）と組み合わせたコンピューティングデバイスまたはプロセッサを指す。本明細書で使用する「コード」という用語は、コンピューティングデバイスまたはプロセッサによって実行可能であるソフトウェア、命令、コードまたはデータを指すことがある。
【００５３】
[0059]ソフトウェアまたは命令はまた、伝送媒体を介して送信され得る。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、伝送媒体の定義に含まれる。
【００５４】
[0060]本明細書で開示した方法は、説明した方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、説明した方法の適切な動作のためにステップまたはアクションの特定の順序が必要とされない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲を逸脱することなく修正され得る。
【００５５】
[0061]特許請求の範囲は、上記に示した厳密な構成および構成要素に限定されないことを理解されたい。特許請求の範囲から逸脱することなく、本明細書で説明したシステム、方法および装置の構成、動作および詳細において、様々な修正、変更および変形が行われ得る。
【００５６】
[0062]いかなるクレーム要素も、その要素が「ための手段」という語句を使用して明確に具陳されていない限り、または方法クレームの場合には、その要素が「ためのステップ」という語句を使用して具陳されていない限り、米国特許法第１１２条第６項の規定の下で解釈されるべきではない。
【図１】
2017510150.tif 000003
【図２】
2017510150.tif 000004
【図３】
2017510150.tif 000005
【図４】
2017510150.tif 000006
【図５】
2017510150.tif 000007
【図６】
2017510150.tif 000008
【図７】
2017510150.tif 000009
【手続補正書】
【提出日】平成28年10月11日(2016.10.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１次コイルと、
第１の２次コイルと、
第２の２次コイルと
を備え、
前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、
前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、
前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離され、
前記第１の２次コイルは、第１のｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタのソースと第２のＰＭＯＳトランジスタのソースとの間に結合され、
前記１次コイルは、前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとの間に結合され、
前記１次コイルは、第１のｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタのドレインと第２のＮＭＯＳトランジスタのドレインとの間にも結合され、
前記２次コイルは、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に結合される、
トランス。
【請求項２】
前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比とは異なる、請求項１に記載のトランス。
【請求項３】
前記トランスは、非対称３コイルトランスを備える、請求項１に記載のトランス。
【請求項４】
前記１次コイルおよび前記第１の２次コイルは、ｎ形金属酸化物半導体（ＮＭＯＳ）トランジスタのためのトランスフィードバックを提供するように構成され、
前記１次コイルおよび前記第２の２次コイルは、ｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタのためのトランスフィードバックを提供するように構成される、
請求項３に記載のトランス。
【請求項５】
前記非対称３コイルトランスは、相補型金属酸化物半導体電圧制御発振器の一部である、請求項４に記載のトランス。
【請求項６】
ソースノードが、前記第１の２次コイルの第１の部分と前記第１の２次コイルの第２の部分との間に結合される、請求項１に記載のトランス。
【請求項７】
接地ノードが、前記第２の２次コイルの第１の部分と前記第２の２次コイルの第２の部分との間に結合される、請求項１に記載のトランス。
【請求項８】
前記第１のＮＭＯＳトランジスタのゲートは、前記第２のＮＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＮＭＯＳトランジスタのゲートは、前記第１のＮＭＯＳトランジスタの前記ドレインに結合される、
請求項１に記載のトランス。
【請求項９】
前記第１のＰＭＯＳトランジスタのゲートは、前記第２のＰＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタの前記ドレインに結合される、
請求項１に記載のトランス。
【請求項１０】
電圧制御発振器のための構成を生成するための方法であって、
第１のトランスのための第１の構成を生成することと、
第２のトランスのための第２の構成を生成することと、
前記電圧制御発振器の構成を生成することと、
を備え、
前記電圧制御発振器は、前記第１のトランスと前記第２のトランスとを用いるトランスフィードバックを使用するように適合され、
前記第１のトランスのための第１の構成と前記第２のトランスのための第２の構成とは、１次コイルに結合された第１の２次コイルと前記１次コイルに結合された第２の２次コイルとを備える非対称３コイルトランスを形成し、
前記第１の２次コイルおよび前記第２の２次コイルは、前記１次コイルのループ内に配置され、
前記第１の２次コイルおよび前記第２の２次コイルは、前記１次コイルの導電性ストリップによって分離される、
方法。
【請求項１１】
電圧制御発振器（ＶＣＯ）であって、
前記ＶＣＯは、１次コイルと、第１の２次コイルと、第２の２次コイルとを備えるトランスを備え、
前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、
前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、
前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離され、
前記ＶＣＯは、発振信号を生成するように構成されたタンク回路を備え、
前記タンク回路は、前記トランスの１次コイルを備え、
前記第１の２次コイルおよび前記第２の２次コイルは、前記１次コイルのループ内に配置され、
前記第１の２次コイルおよび前記第２の２次コイルは、前記１次コイルの導電性ストリップによって分離される
ＶＣＯ。
【請求項１２】
前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比とは異なる、請求項１１に記載のＶＣＯ。
【請求項１３】
前記トランスは、非対称３コイルトランスを備える、請求項１１に記載のＶＣＯ。
【請求項１４】
前記ＶＣＯは、ｎ形金属酸化物半導体（ＮＭＯＳ）トランジスタおよびｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタを備え、
前記１次コイルおよび前記第１の２次コイルは、前記ＮＭＯＳトランジスタのためのトランスフィードバックを提供するように構成され、
前記１次コイルおよび前記第２の２次コイルは、前記ＰＭＯＳトランジスタのためのトランスフィードバックを提供するように構成される、
請求項１１に記載のＶＣＯ。
【請求項１５】
前記ＶＣＯは、相補型金属酸化物半導体（ＣＭＯＳ）ＶＣＯを備える、請求項１１に記載のＶＣＯ。
【請求項１６】
第１のｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタと、第２のＰＭＯＳトランジスタと、第１のｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタと、第２のＮＭＯＳトランジスタとをさらに備え、
前記第１の２次コイルは、前記第１のＰＭＯＳトランジスタのソースと前記第２のＰＭＯＳトランジスタのソースとの間に結合され、
前記１次コイルは、前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとの間に結合され、
前記１次コイルは、前記第１のＮＭＯＳトランジスタのドレインと前記第２のＮＭＯＳトランジスタのドレインとの間にも結合され、
前記２次コイルは、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に結合される、
請求項１１に記載のＶＣＯ。
【請求項１７】
ソースノードが、前記第１の２次コイルの第１の部分と前記第１の２次コイルの第２の部分との間に結合される、請求項１６に記載のＶＣＯ。
【請求項１８】
接地ノードが、前記第２の２次コイルの第１の部分と前記第２の２次コイルの第２の部分との間に結合される、請求項１６に記載のＶＣＯ。
【請求項１９】
前記第１のＮＭＯＳトランジスタのゲートは、前記第２のＮＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＮＭＯＳトランジスタのゲートは、前記第１のＮＭＯＳトランジスタの前記ドレインに結合される、
請求項１６に記載のＶＣＯ。
【請求項２０】
前記第１のＰＭＯＳトランジスタのゲートは、前記第２のＰＭＯＳトランジスタの前記ドレインに結合され、
前記第２のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタの前記ドレインに結合される、
請求項１６に記載のＶＣＯ。
【請求項２１】
前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅とは異なる、請求項１１に記載のＶＣＯ。
【請求項２２】
前記第１の２次コイルと前記１次コイルとの間の第１の間隔は、前記第２の２次コイルと前記１次コイルとの間の第２の間隔とは異なる、請求項１１に記載のＶＣＯ。
【請求項２３】
前記第１の２次コイルおよび前記第２の２次コイルは、前記１次コイルのループ内に配置され、
前記第１の２次コイルおよび前記第２の２次コイルは、前記１次コイルの導電性ストリップによって分離される、
請求項１に記載のトランス。
【請求項２４】
前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅とは異なる、請求項１に記載のトランス。
【請求項２５】
前記第１の２次コイルと前記１次コイルとの間の第１の間隔は、前記第２の２次コイルと前記１次コイルとの間の第２の間隔とは異なる、請求項１に記載のトランス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
[0062]いかなるクレーム要素も、その要素が「ための手段」という語句を使用して明確に具陳されていない限り、または方法クレームの場合には、その要素が「ためのステップ」という語句を使用して具陳されていない限り、米国特許法第１１２条第６項の規定の下で解釈されるべきではない。  
以下に、本願の出願当初の特許請求の範囲に記載された発明が付記される。 
［Ｃ１］１次コイルと、第１の２次コイルと、第２の２次コイルとを備え、前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離され、前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅から独立して構成される、トランス。
［Ｃ２］前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比から独立して構成される、Ｃ１に記載のトランス。
［Ｃ３］前記１次コイルと前記第１の２次コイルとは、第１のトランスを形成し、前記１次コイルと前記第２の２次コイルとは、第２のトランスを形成し、前記第１のトランスと前記第２のトランスとは、非対称３コイルトランスを形成する、Ｃ１に記載のトランス。
［Ｃ４］前記第１のトランスは、ｎ形トランジスタのためのトランスフィードバックとして使用され、前記第２のトランスは、ｐ形トランジスタのためのトランスフィードバックとして使用される、Ｃ３に記載のトランス。
［Ｃ５］前記非対称３コイルトランスは、相補型金属酸化物半導体電圧制御発振器中で使用される、Ｃ４に記載のトランス。
［Ｃ６］前記第１の２次コイルは、第１のＰＭＯＳトランジスタのソースと第２のＰＭＯＳトランジスタのソースとの間に結合され、前記１次コイルは、前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとの間に結合され、前記１次コイルは、第１のＮＭＯＳトランジスタのドレインと第２のＮＭＯＳトランジスタのドレインとの間にも結合され、前記第２の２次コイルは、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に結合される、Ｃ５に記載のトランス。
［Ｃ７］ソース電圧が、前記第１の２次コイルの第１の部分と前記第１の２次コイルの第２の部分との間に結合される、Ｃ６に記載のトランス。
［Ｃ８］接地ノードが、前記第２の２次コイルの第１の部分と前記第２の２次コイルの第２の部分との間に結合される、Ｃ６に記載のトランス。
［Ｃ９］前記第１のＮＭＯＳトランジスタのゲートは、前記第２のＮＭＯＳトランジスタの前記ドレインに結合され、前記第２のＮＭＯＳトランジスタのゲートは、前記第１のＮＭＯＳトランジスタの前記ドレインに結合される、Ｃ６に記載のトランス。
［Ｃ１０］前記第１のＰＭＯＳトランジスタのゲートは、前記第２のＰＭＯＳトランジスタの前記ドレインに結合され、前記第２のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタの前記ドレインに結合される、Ｃ６に記載のトランス。
［Ｃ１１］電圧制御発振器を生成するための方法であって、第１のトランスのための第１の構成を最適化することと、第２のトランスのための第２の構成を最適化することと、前記第１のトランスと前記第２のトランスとを用いるトランスフィードバックを使用して、前記電圧制御発振器を生成することと、を備え、前記第１のトランスと前記第２のトランスとは、第１の２次コイルと第２の２次コイルとを備える非対称３コイルトランスを形成し、前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅から独立して構成される、方法。
［Ｃ１２］前記方法は、自動集積回路設計ソフトウェアによって実行される、Ｃ１１に記載の方法。
［Ｃ１３］前記非対称３コイルトランスは、１次コイルをさらに備え、前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離される、Ｃ１１に記載の方法。
［Ｃ１４］前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比から独立して構成される、Ｃ１３に記載の方法。
［Ｃ１５］前記１次コイルと前記第１の２次コイルとは前記第１のトランスを形成し、前記１次コイルと前記第２の２次コイルとは前記第２のトランスを形成する、Ｃ１３に記載の方法。
［Ｃ１６］前記第１のトランスがｎ形トランジスタのためのトランスフィードバックとして使用され、前記第２のトランスがｐ形トランジスタのためのトランスフィードバックとして使用される、Ｃ１５に記載の方法。
［Ｃ１７］前記非対称３コイルトランスが相補型金属酸化物半導体電圧制御発振器中で使用される、Ｃ１６に記載の方法。
［Ｃ１８］前記電圧制御発振器は、相補型金属酸化物半導体電圧制御発振器である、Ｃ１３に記載の方法。
［Ｃ１９］前記第１の２次コイルは、第１のＰＭＯＳトランジスタのソースと第２のＰＭＯＳトランジスタのソースとの間に結合され、前記１次コイルは、前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインとの間に結合され、前記１次コイルは、第１のＮＭＯＳトランジスタのドレインと第２のＮＭＯＳトランジスタのドレインとの間にも結合され、前記第２の２次コイルは、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に結合される、Ｃ１８に記載の方法。
［Ｃ２０］ソース電圧が、前記第１の２次コイルの第１の部分と前記第１の２次コイルの第２の部分との間に結合される、Ｃ１９に記載の方法。
［Ｃ２１］接地ノードが、前記第２の２次コイルの第１の部分と前記第２の２次コイルの第２の部分との間に結合される、Ｃ１９に記載の方法。
［Ｃ２２］前記第１のＮＭＯＳトランジスタのゲートは、前記第２のＮＭＯＳトランジスタの前記ドレインに結合され、前記第２のＮＭＯＳトランジスタのゲートは、前記第１のＮＭＯＳトランジスタの前記ドレインに結合される、Ｃ１９に記載の方法。
［Ｃ２３］前記第１のＰＭＯＳトランジスタのゲートは、前記第２のＰＭＯＳトランジスタの前記ドレインに結合され、前記第２のＰＭＯＳトランジスタのゲートは、前記第１のＰＭＯＳトランジスタの前記ドレインに結合される、Ｃ１９に記載の方法。
［Ｃ２４］電圧制御発振器を生成するための装置であって、第１のトランスのための第１の構成を最適化するための手段と、第２のトランスのための第２の構成を最適化するための手段と、前記第１のトランスと前記第２のトランスとを用いるトランスフィードバックを使用して、前記電圧制御発振器を生成するための手段と、を備え、前記第１のトランスと前記第２のトランスとは、第１の２次コイルと第２の２次コイルとを備える非対称３コイルトランスを形成し、前記第１の２次コイルの第１の幅は、前記第２の２次コイルの第２の幅から独立して構成される、装置。
［Ｃ２５］前記非対称３コイルトランスは、１次コイルをさらに備え、前記第１の２次コイルと前記１次コイルとの間で第１の結合が生じ、前記第２の２次コイルと前記１次コイルとの間で第２の結合が生じ、前記第１の２次コイルは、前記第１の２次コイルと前記第２の２次コイルとの間の結合を防ぐために前記第２の２次コイルから分離される、Ｃ２４に記載の装置。
［Ｃ２６］前記第１の２次コイルと前記１次コイルとの間の第１の巻数比は、前記第２の２次コイルと前記１次コイルとの間の第２の巻数比から独立して構成される、Ｃ２５に記載の装置。
［Ｃ２７］前記１次コイルと前記第１の２次コイルとは、前記第１のトランスを形成し、前記１次コイルと前記第２の２次コイルとは、前記第２のトランスを形成する、Ｃ２５に記載の装置。
【国際調査報告】
2017510150.tif 000010
2017510150.tif 000011
2017510150.tif 000012