(57)【要約】【課題】チップ内に差動信号転換訂正回路を搭載する。【解決手段】データフレーム送信モジュールは具体的な論理のシーケンスを生成し、入出力ポートによる送信を終了する。受信側はそのシーケンスを受信し、処理し、解析する。そして、リンクの送信状態を検出する。受信側のコンパレータは、そのシーケンスを受信し、対応する比較、チェック、フィードバック制御を実行する。そして、リンクの検出と差動訂正の目的を達成する。転換制御信号生成モジュールは、コンパレータの比較結果を受信し、対応する制御信号を生成し、転換動作を実行するか否かリンクを制御する。
2017508421.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力ポートと第２の入出力ポートと第３の入出力ポートとを有し、当該第１の入力ポートが第１のバッファを通ってＰラインとＮラインに接続され、当該第２の入出力ポートと当該第３の入出力ポートがお互いに並列に接続され、それぞれ当該Ｐラインと当該Ｎラインに接続されるデータフレーム送信モジュールと、
前記Ｐラインと前記Ｎラインに接続された第２のバッファ、当該第２のバッファに直列に接続されたコンパレータ、および制御リンクを有し、当該制御リンクがアップリンクとダウンリンクを含み、当該アップリンクが第１の制御スイッチであり、当該第１の制御スイッチの入力側が構成モジュールに配置され、当該構成モジュールが前記第２のバッファと前記コンパレータの間に位置し、当該第１の制御スイッチが当該構成モジュールに直列に接続され、当該第１の制御スイッチの出力側がそれぞれ前記Ｐラインと前記Ｎラインに接続され、前記ダウンロードリンクが第２の制御スイッチであり、当該第２の制御スイッチの入力側が前記バッファと前記コンパレータの間に配置され、当該第２の制御スイッチの出力側がそれぞれ前記Ｐラインと前記Ｎラインに接続される転換制御信号生成モジュールと、
を備え、
前記データフレーム送信モジュールと前記転換制御信号生成モジュールが、２つの相互接続されるノードの間に配置される、
ことを特徴とする作動信号転換訂正回路。
【請求項２】
（１）リンクが当該リンクの検出と転換と訂正のモードにあるとき、データフレーム送信モジュールが対応する論理のシーケンスを生成して送信を終了し、受信側が当該シーケンスを受信し、コンパレータが受信した当該シーケンスを比較して処理し、対応するフィードバックまたはチェックを形成し、前記リンクの検出と差動訂正の目的を達成するステップと、
（２）前記コンパレータからの比較結果が転換制御信号生成モジュールに通知され、当該転換制御信号生成モジュールが受信した前記シーケンスの訂正を制御し、前記リンクが転換操作を実行するか否かを制御する対応する制御シーケンスを生成するステップと、
を備えることを特徴とする作動信号転換訂正方法。
【請求項３】
前記ステップ（１）において、
前記データフレーム送信モジュールが論理”１”のシーケンスを生成し、第２の入出力ポートと第３の入出力ポートが当該シーケンスを送信し、受信側では構成モジュールが信号をプルダウンするように制御スイッチを制御し、その一方で前記第２の入出力ポートと前記第３の入出力ポートがプルダウンの結果を検出し、検出結果が論理”０”であるならば、それは前記リンクが接続されることを示し、そうでなければ、前記リンクが失敗することを示し、
前記リンクが接続されたならば、前記データフレーム送信モジュールが論理”１”または論理”０”のシーケンスを生成し、第１の入力ポートが当該シーケンスの送信を終了する、
ことを特徴とする請求項２に記載の作動信号転換訂正方法。
【請求項４】
前記ステップ（２）において、
受信側で、前記コンパレータが受信した論理”１”のシーケンスまたは論理”０”のシーケンスをハイレベルおよびローレベルと比較し、論理”１”のシーケンスが送られたならば、当該シーケンスがハイレベルと比較され、論理”０”のシーケンスが送られたならば、当該シーケンスがローレベルと比較され、
論理”１”のシーケンスが送られたならば、受信側で当該論理”１”のシーケンスがハイレベルと比較され、比較結果が同一であることを示す場合には、前記コンパレータが論理”０”を出力し、送信リンクにおいて差動信号の転換は起こらず、Ｐ−Ｎがデータの回復のために採用され、比較結果が異なることを示す場合には、前記コンパレータが論理”１”を出力し、前記転換制御信号生成モジュールに通知し、反転するようにデータ受信モジュールを制御し、リンクを制御し、Ｎ−Ｐがデータの回復のために採用される、
ことを特徴とする請求項３に記載の作動信号転換訂正方法。
【請求項５】
前記ステップ（２）において、
送信リンクがマルチチャネル送信を採用する場合には、制御状態マシーンがリンク検出および転換訂正モードに入るように相互接続ノードを制御し、全てのチャネルがそれぞれチャネル検出と転換訂正を実行し、転換が起こらないチャネルが受信側でデータを回復するためにＰ−Ｎタイプを採用し、転換が起こるチャネルが受信側でデータを回復するためにＮーＰタイプを採用する、
ことを特徴とする請求項３に記載の作動信号転換訂正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報通信分野に関し、特に作動信号転換訂正回路および作動信号転換訂正方法に関する。
【背景技術】
【０００２】
コンピュータ技術と集積回路技術の高度な発達で、高性能コンピュータシステムがますます経済社会の発展に必要となる。これはコンピュータシステムの設計の困難さに大きなチャレンジをもたらし、例えばシステム相互接続のデータ送信率とデータ送信帯域幅が前例のないレベルに達する。システムの相互接続の場所は、チップ、ボード、およびシステムを含む。現在、コンピュータシステムのキーチップグループ間の送信周波数は約１０ＧＨｚに達し、データ送信帯域幅は数十ＧＢ／ｓに達し、高速信号送信率は約１０Ｇｂｐｓに達し、また、高速信号送信帯域幅は数十チャネルに達する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
高速信号は送信するために差動信号を採用する。そして、それは信号ラインを大量に増加させ、チップ設計、ＰＣＢ設計、およびシステム設計に大きなチャレンジをもたらす。例えば、ＱＰＩインタフェースシリアルデータ信号の帯域幅は２０チャネルに達し、各チャネルは送信するために差動信号を採用する。従って、これはチップ間のシリアルデータマルチャネルの差動高速送信設計に大きな問題をもたらす。一方では、高ビットのワイドシリアルデータ差動信号はシステムのＰＣＢ設計にチャレンジをもたらし、信号品質の必要条件のためにマルチチャネル信号は厳密に分類されて配線されることができない。他方、マルチプロセッサシステムでは、１個のマザーボードに複数のプロセッサまたは他のチップグループを搭載することができ、マルチチャネルの高速ポートを分類して配線することができないことをもたらし、ポートのいくつかはジグザグに配列されなければならず、配線されるべき逆の差動信号さえジグザグに配列されなければならない。上記チャレンジは、ＰＣＢ設計、チップ設計、および検証に対して大きな複雑さをもたらし、システムの設計と検証期間に深刻な影響を及ぼす。従って、チップ内に差動信号転換訂正回路を搭載することは効果的にその問題を解決する。
【課題を解決するための手段】
【０００４】
ここでの開示は、先行技術の欠陥を解決し、作動信号転換訂正回路および作動信号転換訂正方法を提供する。
ここで開示される１つの実施形態は、以下の方法で実施されることができる。作動信号転換訂正回路は、２つの相互接続されるノードの間に配置される次のモジュールを含む。
【０００５】
データフレーム送信モジュールは、第１の入力ポートと第２の入出力ポートと第３の入出力ポートとを有する。入力ポートは、第１のバッファを通ってＰラインとＮラインに接続される。第２の入出力ポートと第３の入出力ポートは、お互いに並列に接続され、それからそれぞれＰラインとＮラインに接続される。
【０００６】
転換制御信号生成モジュールは、ＰラインとＮラインに接続された第２のバッファ、第２のバッファに直列に接続されたコンパレータ、および制御リンクを有する。制御リンクは、アップリンクすなわち第１の制御スイッチ、およびダウンリンクすなわち第２の制御スイッチを含む。第１の制御スイッチの入力側は構成モジュールに配置され、構成モジュールはバッファとコンパレータの間に位置し、第１の制御スイッチは構成モジュールに直列に接続され、第１の制御スイッチの出力側はそれぞれＰラインとＮラインに接続される。第２の制御スイッチの入力側はバッファとコンパレータの間に配置され、第２の制御スイッチの出力側はそれぞれＰラインとＮラインに接続される。
【０００７】
ここに開示のいくつかの実施形態は、作動信号転換訂正方法を提供する。その方法の動作プロセスは以下を含む。
リンクがリンクの検出と転換と訂正のモードにあるとき、データフレーム送信モジュールは対応する論理のシーケンスを生成し、送信を終了する。受信側はシーケンスデータを受信する。コンパレータは受信したシーケンスを比較して処理し、対応するフィードバックまたはチェックを形成し、それによってリンクの検出と差動訂正の目的を達成する。
コンパレータからの比較結果は、転換制御信号生成モジュールに通知される。転換制御信号生成モジュールは、受信したデータの訂正を制御し、リンクが転換操作を実行するか否かを制御する対応する制御シーケンスを生成する。 
【０００８】
いくつかの実施形態では、その方法の詳細な動作プロセスは以下を含む。
データフレーム送信モジュールは、論理”１”のシーケンスを生成し、第２の入出力ポートと第３の入出力ポートはそのシーケンスを送信する。受信側では、構成モジュールは信号をプルダウンするように制御スイッチを制御し、その一方で第２の入出力ポートと第３の入出力ポートはプルダウンの結果を検出する。検出結果が論理”０”であるならば、そのときそれはリンクが接続されることを示す。そうでなければ、リンクが失敗することを示す。
リンクが接続されたならば、データフレーム送信モジュールは論理”１”または論理”０”のシーケンスを生成し、第１の入力ポートはそのシーケンスの送信を終了する。
【０００９】
受信側では、コンパレータは受信した論理”１”のシーケンスまたは論理”０”のシーケンスをハイレベルおよびローレベルと比較する。論理”１”のシーケンスが送られたならば、そのシーケンスはハイレベルと比較される。論理”０”のシーケンスが送られたならば、そのシーケンスはローレベルと比較される。
【００１０】
論理”１”のシーケンスが送られたならば、受信側でその論理”１”のシーケンスはハイレベルと比較される。比較結果が同一であることを示す場合には、コンパレータは論理”０”を出力し、送信リンクにおいて差動信号の転換は起こらず、Ｐ−Ｎがデータの回復のために採用される。比較結果が異なることを示す場合には、コンパレータは論理”１”を出力し、転換制御信号生成モジュール に通知し、反転するようにデータ受信モジュールを制御し、リンクを制御する。すなわち、Ｎ−Ｐがデータの回復のために採用される。
【００１１】
送信リンクがマルチチャネル送信を採用する場合には、制御状態マシーンはリンク検出および転換訂正モードに入るように相互接続ノードを制御する。全てのチャネルは、それぞれチャネル検出と転換訂正を実行する。転換が起こらないチャネルは受信側でデータを回復するためにＰ−Ｎタイプを採用し、転換が起こるチャネルは受信側でデータを回復するためにＮーＰタイプを採用する。
【発明の効果】
【００１２】
先行技術に比べて本開示の実施形態は以下の有利な効果を有する。
いくつかの実施形態において、作動信号転換訂正回路および作動信号転換訂正方法は差動信号送信リンクの特徴を十分に考慮し、決定の検出と自動訂正の方法を採用する。これは、高速差動リンクの差動信号の転換の検出と制御を達成し、その一方でマルチチャネルの検出と訂正に並列して適用される。これは、論理設計検証の効率を効果的に改善し、ハードウェアデバッグの複雑さを減少させ、手動で実行される差動制御の困難さと複雑さを補うことができる。作動信号転換訂正回路および作動信号転換訂正方法は、送信リンクの接続性と信号転換の自動的決定を採用し、決定の状況に従って自動的に制御信号を形成し、受信したデータの訂正を制御する。作動信号転換訂正回路および作動信号転換訂正方法は、例えば、ＦＰＧＡチップの論理設計やＡＳＩＣチップの論理設計への適用のように、広く適用されることができ、確かな実行可能性を持ち、促進することが容易である。
【００１３】
図は、必ずしも縮尺通りに描かれず、一般に例として、しかし制限のためではなく、この出願において議論されるさまざまな実施形態を示す。
【図面の簡単な説明】
【００１４】
【図１】いくつかの実施形態における差動信号転換訂正回路を示す。
【図２】いくつかの実施形態における差動信号内の論理処理波形を示す。
【図３】いくつかの実施形態における差動信号の転換信号内の論理処理波形を示す。
【発明を実施するための形態】
【００１５】
図面を参照しつつ、ここに開示される作動信号転換訂正回路および作動信号転換訂正方法を以下に詳細に説明する。
【００１６】
図１、２、および３に示すように、ここに開示される作動信号転換訂正回路は２つの相互接続されたノードの間に配置される次のモジュールを含む。
図１における破線の左側に示されるように、データフレーム送信モジュールは第１の入力ポートと第２の入出力ポートと第３の入出力ポートとを有する。入力ポートは、第１のバッファを通ってＰラインとＮラインに接続される。第２の入出力ポートと第３の入出力ポートは、お互いに並列に接続され、それからそれぞれＰラインとＮラインに接続される。
【００１７】
図１における破線の右側に示されるように、転換制御信号生成モジュールは、ＰラインとＮラインに接続された第２のバッファ、第２のバッファに直列に接続されたコンパレータ、および制御リンクを有する。制御リンクは、アップリンクすなわち第１の制御スイッチ、およびダウンリンクすなわち第２の制御スイッチを含む。第１の制御スイッチの入力側は構成モジュールに配置され、構成モジュールはバッファとコンパレータの間に位置し、第１の制御スイッチは構成モジュールに直列に接続され、第１の制御スイッチの出力側はそれぞれＰラインとＮラインに接続される。第２の制御スイッチの入力側はバッファとコンパレータの間に配置され、第２の制御スイッチの出力側はそれぞれＰラインとＮラインに接続される。
【００１８】
ここに開示のいくつかの実施形態は、作動信号転換訂正方法を提供する。その方法の動作プロセスは以下を含む。
リンクがリンクの検出と転換と訂正のモードにあるとき、データフレーム送信モジュールは対応する論理のシーケンスを生成し、送信を終了する。 受信側はシーケンスデータを受信する。コンパレータは受信したシーケンスを比較して処理し、対応するフィードバックまたはチェックを形成し、それによってリンクの検出と差動訂正の目的を達成する。
コンパレータからの比較結果は、転換制御信号生成モジュールに通知される。転換制御信号生成モジュールは、受信したデータの訂正を制御し、リンクが転換操作を実行するか否かを制御する対応する制御シーケンスを生成する。
【００１９】
いくつかの実施形態では、その方法の詳細な動作プロセスは以下を含む。
データフレーム送信モジュールは、論理”１”のシーケンスを生成し、第２の入出力ポートと第３の入出力ポートはそのシーケンスを送信する。受信側では、構成モジュールは信号をプルダウンするように制御スイッチを制御し、その一方で第２の入出力ポートと第３の入出力ポートはプルダウンの結果を検出する。検出結果が論理”０”であるならば、そのときそれはリンクが接続されることを示す。そうでなければ、リンクが失敗することを示す。
リンクが接続されたならば、データフレーム送信モジュールは論理”１”または論理”０”のシーケンスを生成し、第１の入力ポートはそのシーケンスの送信を終了する。
【００２０】
受信側では、コンパレータは受信した論理”１”のシーケンスまたは論理”０”のシーケンスをハイレベルおよびローレベルと比較する。論理”１”のシーケンスが送られたならば、そのシーケンスはハイレベルと比較される。論理”０”のシーケンスが送られたならば、そのシーケンスはローレベルと比較される。
【００２１】
論理”１”のシーケンスが送られたならば、受信側でその論理”１”のシーケンスはハイレベルと比較される。比較結果が同一であることを示す場合には、コンパレータは論理”０”を出力し、送信リンクにおいて差動信号の転換は起こらず、Ｐ−Ｎがデータの回復のために採用される。比較結果が異なることを示す場合には、コンパレータは論理”１”を出力し、転換制御信号生成モジュールに通知し、反転するようにデータ受信モジュールを制御し、リンクを制御する。すなわち、Ｎ−Ｐがデータの回復のために採用される。
【００２２】
送信リンクがマルチチャネル送信を採用する場合には、制御状態マシーンはリンク検出および転換訂正モードに入るように相互接続ノードを制御する。全てのチャネルは、それぞれチャネル検出と転換訂正を実行する。転換が起こらないチャネルは受信側でデータを回復するためにＰ−Ｎタイプを採用し、転換が起こるチャネルは受信側でデータを回復するためにＮーＰタイプを採用する。
【００２３】
更に、自動動作を達成するために、状態マシーン制御モジュールは、全体回路で設計されることができ、リンク初期化フェーズにおいて送信リンクをリンク検出と転換訂正モードに入らせるために使われる。これは相互接続されたノードのリンク初期化特性に従って供給される。状態マシーン制御モジュールの具体的な構成は、中国特許出願第ＣＮ２０１０１０５９３９６５．８号、発明の名称「シリアルバスデバイスおよびそのデバイスによるデータ送信方法」で議論された。従って、ここでの開示では同じことをもはや議論しない。
【００２４】
いくつかの実施形態は決定の検出と自動訂正の方法を採用する。これは、高速差動リンクに対するリンクの差動の転換の検出と制御を達成し、その一方でマルチチャネルの検出と訂正に並列して適用される。これは、論理設計検証の効率を効果的に改善し、ハードウェアデバッグの複雑さを減少させることができる。
【００２５】
本出願で開示される実施形態は、例であり、非制限的であるとして全ての点で考慮されるべきである。本発明の範囲は、上述の記載よりはむしろ添付された請求項によって示される。そして、請求項と等価の意味と範囲でなされた全ての変化は包含されることが意図される。
【図１】
2017508421.tif 000003
【図２】
2017508421.tif 000004
【図３】
2017508421.tif 000005
【国際調査報告】
2017508421.tif 000006
2017508421.tif 000007
2017508421.tif 000008
2017508421.tif 000009