(57)【要約】  ３Ｄ入れ子変圧器は、１組のトレースとともにデイジーチェーン接続される１組の基板貫通ビアを有する基板を含む。基板貫通ビアのうちの少なくともいくつかは、第１の導電性領域および第２の導電性領域を有する。また、１組のトレースは、基板貫通ビアの第１の導電性領域のうちの少なくともいくつかを互いに結合する第１の組のトレースと、基板貫通ビアの第２の導電性領域のうちの少なくともいくつかを互いに結合する第２の組のトレースとを含む。
2017504969.tif 000002
【特許請求の範囲】
【請求項１】
３次元入れ子変圧器であって、
複数のトレースとともにデイジーチェーン接続される複数の基板貫通ビアを有する基板を備え、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有し、
前記複数のトレースは、前記複数の基板貫通ビアの前記第１の導電性領域のうちの少なくともいくつかに互いに結合する第１の組のトレースと、前記複数の基板貫通ビアの前記第２の導電性領域のうちの少なくともいくつかに互いに結合する第２の組のトレースとを含む、３次元入れ子変圧器。
【請求項２】
前記複数の基板貫通ビアは同軸ビアであり、前記第１の導電性領域は前記複数の基板貫通ビアの内側コアを含み、前記第２の導電性領域は前記複数の基板貫通ビアの外側シェルを含む、請求項１に記載の３次元入れ子変圧器。
【請求項３】
前記基板は、ガラス、サファイア、石英または高抵抗シリコンを含む、請求項１に記載の３次元入れ子変圧器。
【請求項４】
前記複数の基板貫通ビアはソレノイドのように配置される、請求項１に記載の３次元入れ子変圧器。
【請求項５】
前記複数の基板貫通ビアのうちの少なくとも１つの内部に３つの接続が配置される、請求項１に記載の３次元入れ子変圧器。
【請求項６】
前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、請求項１に記載の３次元入れ子変圧器。
【請求項７】
前記第１の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記第２の組のトレースは前記第１の組のトレース上にある、請求項１に記載の３次元入れ子変圧器。
【請求項８】
前記第１の組のトレースおよび前記第２の組のトレースは誘電体層によって分離される、請求項７に記載の３次元入れ子変圧器。
【請求項９】
前記第１の組のトレース、および前記複数の基板貫通ビアの前記第１の導電性領域は、第１の３次元ソレノイドインダクタとして構成される、請求項１に記載の３次元入れ子変圧器。
【請求項１０】
前記第２の組のトレース、および前記基板貫通ビアの前記第２の導電性領域は、前記３次元入れ子変圧器として動作するように、前記第１の３次元ソレノイドインダクタと入れ子になる第２の３次元ソレノイドインダクタとして構成される、請求項９に記載の３次元入れ子変圧器。
【請求項１１】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１に記載の３次元入れ子変圧器。
【請求項１２】
３次元入れ子変圧器であって、
複数のトレースとともにデイジーチェーン接続される複数の基板貫通ビアを有する基板を備え、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導通手段および第２の導通手段を有し、
前記複数のトレースは、前記複数の基板貫通ビアの前記第１の導通手段のうちの少なくともいくつかに互いに結合する第１の組のトレースと、前記複数の基板貫通ビアの前記第２の導通手段のうちの少なくともいくつかに互いに結合する第２の組のトレースとを含む、３次元入れ子変圧器。
【請求項１３】
前記複数の基板貫通ビアは同軸ビアであり、前記第１の導通手段は前記複数の基板貫通ビアの内側コアを含み、前記第２の導通手段は前記複数の基板貫通ビアの外側シェルを含む、請求項１２に記載の３次元入れ子変圧器。
【請求項１４】
前記基板は、ガラス、サファイア、石英または高抵抗シリコンを含む、請求項１２に記載の３次元入れ子変圧器。
【請求項１５】
前記複数の基板貫通ビアはソレノイドのように配置される、請求項１２に記載の３次元入れ子変圧器。
【請求項１６】
前記複数の基板貫通ビアのうちの少なくとも１つの内部に３つの接続が配置される、請求項１２に記載の３次元入れ子変圧器。
【請求項１７】
前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、請求項１２に記載の３次元入れ子変圧器。
【請求項１８】
前記第１の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記第２の組のトレースは前記第１の組のトレース上にある、請求項１２に記載の３次元入れ子変圧器。
【請求項１９】
前記第１の組のトレースおよび前記第２の組のトレースは誘電体層によって分離される、請求項１８に記載の３次元入れ子変圧器。
【請求項２０】
前記第１の組のトレース、および前記複数の基板貫通ビアの前記第１の導通手段は、第１の３次元ソレノイドインダクタとして構成される、請求項１２に記載の３次元入れ子変圧器。
【請求項２１】
前記第２の組のトレース、および前記基板貫通ビアの前記第２の導通手段は、前記３次元入れ子変圧器として動作するように、前記第１の３次元ソレノイドインダクタと入れ子になる第２の３次元ソレノイドインダクタとして構成される、請求項２０に記載の３次元入れ子変圧器。
【請求項２２】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１２に記載の３次元入れ子変圧器。
【請求項２３】
３次元入れ子変圧器を作製する方法であって、
基板内に複数の基板貫通ビアを形成するステップと、
前記基板貫通ビアを複数のトレースとともにデイジーチェーン接続するステップであって、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有する、デイジーチェーン接続するステップとを含み、前記デイジーチェーン接続するステップは、
第１の組のトレースを前記複数の基板貫通ビアの前記第１の導電性領域のうちの少なくともいくつかに結合することと、
第２の組のトレースを前記複数の基板貫通ビアの前記第２の導電性領域のうちの少なくともいくつかに結合することとによって行われる、３次元入れ子変圧器を作製する方法。
【請求項２４】
前記３次元入れ子変圧器を、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込むステップをさらに含む、請求項２３に記載の方法。
【請求項２５】
３次元入れ子変圧器を作製する方法であって、
基板内に複数の基板貫通ビアを形成するステップと、
前記基板貫通ビアを複数のトレースとともにデイジーチェーン接続するステップであって、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有する、デイジーチェーン接続するステップとを含み、前記デイジーチェーン接続するステップは、
第１の組のトレースを前記複数の基板貫通ビアの前記第１の導電性領域のうちの少なくともいくつかに結合するステップと、
第２の組のトレースを前記複数の基板貫通ビアの前記第２の導電性領域のうちの少なくともいくつかに結合するステップとによって行われる、３次元入れ子変圧器を作製する方法。
【請求項２６】
前記３次元入れ子変圧器を、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込むステップをさらに含む、請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）に関する。より詳細には、本開示の一態様は、入れ子ガラス貫通ビア（または基板貫通ビア）変圧器に関する。
【背景技術】
【０００２】
変圧器は、その巻線回路（たとえば、巻線）間の誘導性結合によってエネルギーを伝達する任意の電子デバイスとすることができる。変圧器は、一次巻線および二次巻線を含むことができる。一次巻線において電流が変化すると、変圧器のコアにおいて磁束の変化を引き起こし、それにより、二次巻線を通る磁束の変化を引き起こす。この変化する磁束は、その後、二次巻線内の起電力（たとえば、電圧）変化を誘導する。また、変圧器は、回路の相対電圧を変更するか、または電圧を完全に分離するためにも用いられる。全体として、変圧器は、種々の異なる適用例において電気エネルギーの分配、送電および消費のために使用される。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示の一態様では、３Ｄ入れ子変圧器が開示される。３Ｄ入れ子変圧器は、１組のトレースとともにデイジーチェーン接続される１組の基板貫通ビアを有する基板を含む。基板貫通ビアのうちの少なくともいくつかは、第１の導電性領域および第２の導電性領域を有する。１組のトレースは、第１の組のトレースおよび第２の組のトレースを含む。第１の組のトレースは、基板貫通ビアの第１の導電性領域のうちの少なくともいくつかを互いに結合する。第２の組のトレースは、基板貫通ビアの第２の導電性領域のうちの少なくともいくつかを互いに結合する。
【０００４】
別の態様は、１組のトレースとともにデイジーチェーン接続される１組の基板貫通ビアを有する基板を含む３Ｄ入れ子変圧器を開示する。基板貫通ビアのうちの少なくともいくつかは、第１の導通手段および第２の導通手段を有する。１組のトレースは、第１の導通手段のうちの少なくともいくつかを互いに結合する第１の組のトレースと、第２の導通手段のうちの少なくともいくつかを互いに結合する第２の組のトレースとを含む。
【０００５】
別の態様では、３Ｄ入れ子変圧器を作製する方法が開示される。本方法は、基板内に１組の基板貫通ビアを形成することを含む。また、その方法は、基板貫通ビアを１組のトレースとともにデイジーチェーン接続することを含む。１組の基板貫通ビアのうちの少なくともいくつかは、第１の導電性領域および第２の導電性領域を有する。基板貫通ビアのデイジーチェーン接続は、第１の組のトレースを１組の基板貫通ビアの第１の導電性領域のうちの少なくともいくつかに結合し、第２の組のトレースを１組の基板貫通ビアの第２の導電性領域のうちの少なくともいくつかに結合することによって行われる。
【０００６】
上記では、後続の詳細な説明をより深く理解できるようにするために、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示のさらなる特徴および利点が、以下に説明される。本開示は、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者は理解されたい。そのような均等構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。さらなる目的および利点とともに、本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、以下の説明を添付の図と併せて検討することからより深く理解されるであろう。しかしながら、各図は、例示および説明を目的として提供されているにすぎず、本開示の制限を定めるものではないことを明確に理解されたい。
【０００７】
本開示をより完全に理解してもらうために、ここで、添付の図面とともに取り上げられる以下の説明が参照される。
【図面の簡単な説明】
【０００８】
【図１】通常の変圧器設計の斜視図である。
【図２】別の通常の変圧器設計の斜視図である。
【図３】本開示の一態様に係る入れ子変圧器設計の斜視図である。
【図４Ａ】本開示の一態様に係る入れ子変圧器設計に組み込まれる第１のインダクタの平面図である。
【図４Ｂ】本開示の一態様に係る入れ子変圧器設計に組み込まれる第２のインダクタの平面図である。
【図４Ｃ】本開示の一態様に係る入れ子変圧器設計に組み込まれる第１のインダクタおよび第２のインダクタの平面図である。
【図５】本開示の一態様に係る入れ子変圧器設計において用いられる支柱の斜視図である。
【図６Ａ】本開示の一態様に係る入れ子変圧器設計のインダクタプレートの図である。
【図６Ｂ】本開示の一態様に係る入れ子変圧器設計の支柱層の図である。
【図７】本開示の一態様に係る入れ子変圧器設計の底部プレートの斜視図である。
【図８Ａ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｂ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｃ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｄ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｅ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｆ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｇ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図８Ｈ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示す側面図である。
【図９Ａ】本開示の一態様に係る入れ子変圧器設計を形成する方法を示すプロセスフロー図である。
【図９Ｂ】本開示の一態様に係る入れ子変圧器設計を形成する別の方法を示すプロセスフロー図である。
【図１０】本開示の一構成が有利に利用される場合がある例示的なワイヤレス通信システムを示すブロック図である。
【図１１】一構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【０００９】
添付の図面に関して以下で説明される詳細な説明は、種々の構成の説明として意図されており、本明細書において説明される概念を実施することができる唯一の構成を表すことは意図されていない。詳細な説明は、種々の概念を完全に理解してもらうために具体的な詳細を含む。しかしながら、これらの具体的な詳細なしにこれらの概念が実施される場合があることは当業者には明らかであろう。場合によっては、そのような概念を不明瞭にすることを避けるために、周知の構造および構成要素がブロック図の形で示される。本明細書において説明されるときに、「および／または」という用語の使用は、「包含的論理和」を表すことを意図し、「または」という用語の使用は、「排他的論理和」を表すことを意図する。
【００１０】
変圧器は、たとえば、２次元（２Ｄ）変圧器および３次元（３Ｄ）変圧器を設けるために、半導体製造プロセスによって作製することができる。しかしながら、２Ｄ変圧器は、垂直方向における干渉という難点がある。さらに、ガラス貫通ビア（ＴＧＶ，ｔｈｒｏｕｇｈ  ｇｌａｓｓ  ｖｉａ）技術によって実現される従来の３Ｄ変圧器は、ＴＧＶのピッチに起因して、広い面積を消費する場合がある。そのような３Ｄ変圧器では、ＴＧＶピッチによって分離される、変圧器内のインダクタの構成に起因して、結合効率が低い。ＴＧＶピッチは大きいので、３Ｄ変圧器の全インダクタ結合効率が低減される。しかしながら、大きなＴＧＶピッチは、３Ｄ変圧器内のインダクタおよび他の構成要素に高い品質（またはＱ）係数を与える。
【００１１】
面積が小さく、結合効率が高く、Ｑ係数が強い高性能の変圧器を作製することが課題である。少ない面積内でリソースを保存するように効率的で、経済的に作製しながら、高い結合効率および高いＱ係数を達成する変圧器設計が説明される。
【００１２】
一構成では、３次元（３Ｄ）入れ子変圧器設計が、高い結合効率および強いＱ係数を与えながら、少ない面積内にソレノイド構成において作製される。３Ｄ入れ子変圧器は、ガラス貫通ビア（ＴＧＶ）を用いて実現することができる。たとえば、３Ｄ入れ子変圧器設計内のＴＧＶは、コンフォーマルめっき層およびコアを含むことができる。入れ子変圧器は、単一ＴＧＶインダクタフットプリント内で実現することができる。また、３Ｄ入れ子変圧器内の複数のインダクタは、単一ＴＧＶと効率的に結合される。また、結果として、ＴＧＶによって、複数の無線周波数（ＲＦ，ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）経路も可能にされる。また、入れ子変圧器は、高いＱ係数および高い結合効率を有するＴＧＶインダクタを含む。高Ｑ係数ＴＧＶインダクタは、３Ｄ入れ子変圧器を作製するために使用される同じプロセス技術によって実現することができる。
【００１３】
一態様では、１組のトレースとともにデイジーチェーン接続される１組の基板貫通ビアを有する基板を含む３Ｄ入れ子変圧器が開示される。本開示のこの態様では、基板貫通ビアのうちのいくつかが、第１の導電性領域および第２の導電性領域を有する。１組のトレースは、基板貫通ビアの第１の導電性領域のうちのいくつかを互いに結合する第１の組のトレースを含むことができる。また、１組のトレースは、基板貫通ビアの第２の導電性領域のうちのいくつかを互いに結合する第２の組のトレースを含むことができる。
【００１４】
図１は、通常の変圧器設計１００の斜視図である。通常の変圧器設計１００は、第１の一次巻線プレート１０２と、第２の一次巻線プレート１０６と、一次巻線支柱１０４と、第１の二次巻線プレート１０８と、第２の二次巻線プレート１１２と、二次巻線支柱１１０とを含む。一次巻線は二次巻線と撚り合うように配置される。一次巻線は、第１の一次巻線プレート１０２と、一次巻線支柱１０４と、第２の一次巻線プレート１０６とを含む。二次巻線は、第１の二次巻線プレート１０８と、二次巻線支柱１１０と、第２の二次巻線プレート１１２とを含む。一次巻線または二次巻線のうちの選択された巻線において電流が変化すると、通常の変圧器設計１００のコア内において磁束の変化を引き起こし、それにより、他方の選択されない巻線を通る磁束の変化を引き起こす。この変化する磁束は、その後、他方の選択されない巻線内の電圧変化を誘導する。一次巻線および二次巻線は、第１のインダクタおよび第２のインダクタと見なすこともできる。
【００１５】
通常の変圧器設計１００はいくつかの特性を有する。そのＱまたは品質係数は概ね６０から８０に及ぶ場合がある。その結合係数（ｋ）、すなわち、変圧器を通しての結合効率を表す指標は、概ね０．４から０．５に及ぶ場合がある。その面積は、他の変圧器実施態様と比較するときに、最大で指標、ｘ（または１ｘ）と表すこともできる。
【００１６】
しかしながら、通常の変圧器設計１００は、かなりの面積を消費する数多くのプレートを有する。プレートは、第１の一次巻線プレート１０２と、第２の一次巻線プレート１０６と、第１の二次巻線プレート１０８と、第２の二次巻線プレート１１２とを含む。インダクタが互いに離れて配置され、ガラス貫通ビア（ＴＧＶ）ピッチだけ分離されるので、インダクタ（たとえば、巻線）の結合効率も低い。また、ＴＧＶピッチに起因して、インダクタのＱ係数も相対的に低い。
【００１７】
図２は、別の通常変圧器設計２００の斜視図である。通常の変圧器設計２００は、図１の通常の変圧器設計１００と同じ構成要素を含む。一次巻線のプレートが二次巻線のプレートに部分的に重なるように、種々の構成要素およびプレートが配置される。この手法は図１の通常の変圧器設計１００より大きな面積を節約し、わずかに高い結合効率を有することができるが、依然として、３Ｄ構造の場合のリソースの最も理にかなった使用法ではない。
【００１８】
通常の変圧器設計２００では、Ｑ係数は概ね６０から８０に及ぶ場合があり、結合係数（ｋ）は概ね０．６から０．８に及ぶ場合がある。その面積は、０．５ｘと表すこともでき、ただし、ｘ（または１ｘ）は通常の変圧器設計１００の面積を表す指標である。
【００１９】
図３は、本開示の一態様による、３次元３Ｄ入れ子変圧器設計３００を示す。入れ子変圧器設計３００は、第１の内側巻線プレート３０２と、第２の内側巻線プレート３１２と、第１の外側巻線プレート３０４と、第２の外側巻線プレート３１４と、内側コア３０６および外側シェル３０８（または外側充填材）を含む支柱３１０とを含む。内側巻線は外側巻線と撚り合うように配置される。内側巻線は、第１の内側巻線プレート３０２と、内側コア３０６と、第２の内側巻線プレート３１２とを含む。外側巻線は、第１の外側巻線プレート３０４と、外側シェル３０８と、第２の外側巻線プレート３１４とを含む。
【００２０】
内側巻線および外側巻線は、図１および図２において先に説明された一次巻線および二次巻線と同じようにして協働することができる。すなわち、３Ｄ入れ子変圧器設計３００の内側巻線および外側巻線は、空間効率が高い設計によって可能な限り大きな面積を節約し、通常の変圧器の機能を果たすように結合する。さらに、３Ｄ入れ子変圧器設計３００は、空間を効率的に使用するので、ガラス貫通ビア（ＴＧＶ）ピッチの問題はなく、インダクタ（または外側巻線および内側巻線）は互いにずっと近づく。それゆえ、インダクタ間の結合効率は改善され、入れ子変圧器設計３００内の両方のインダクタに関するＱまたは品質係数も改善される。
【００２１】
一構成では、３Ｄ入れ子変圧器設計３００は、１組の基板貫通ビア（たとえば、後に説明されることになる、支柱３１０が形成される孔）を含む。この構成では、１組の基板貫通ビアは１組のトレース（たとえば、支柱３１０および種々のプレート３０２、３１２、３０４および３１４）とともにデイジーチェーン接続される。基板貫通ビアは同軸ビアとすることもできる。基板貫通ビアは、ソレノイド構成に配置することができる。一構成では、基板貫通ビア内に３つの接続を（たとえば、種々のプレート３０２、３１２、３０４および３１４と支柱３１０との間に）配置することができる。
【００２２】
一構成では、基板の両側にある第１の表面および第２の表面上にあり、１組の基板貫通ビアによって蛇行するように互い結合される第１の組のトレースおよび第２の組のトレースが存在することができる。第１の組のトレースは、基板の両側にある第１の表面および第２の表面上にあり、第２の組のトレースは第１の組の導電性トレース上にある。この構成では、第１の組のトレース、および基板貫通ビアの第１の導電性領域（たとえば、内側コア３０６または外側シェル３０８）は、第１の３Ｄソレノイドインダクタとして構成される。第２の組のトレース、および基板貫通ビアの第２の導電性領域（たとえば、内側コア３０６または外側シェル３０８のうちの他方）は、第２の３Ｄソレノイドインダクタとして構成される。第２の３Ｄソレノイドインダクタは、第１の３Ｄソレノイドインダクタと入れ子になり、入れ子３Ｄ変圧器として動作する。
【００２３】
この構成では、３Ｄ入れ子変圧器設計３００のＱ係数は、概ね６０から８０に、またはそれ以上に及ぶ場合がある。さらに、３Ｄ入れ子変圧器設計３００の結合係数（ｋ）は、たとえば、受動結合の場合に、概ね０．８から１．０に及ぶ場合がある。また、３Ｄ入れ子変圧器設計３００の面積は、０．２ｘ〜０．４ｘと表すことができ、ただし、ｘ（または１ｘ）は通常の変圧器設計１００の面積を表す。
【００２４】
図４Ａ〜図４Ｃは、本開示の態様による、３Ｄ入れ子変圧器設計の平面図である。この構成では、第１のインダクタ４００および第２のインダクタ４１０が互いに入れ子にされ、３Ｄ入れ子変圧器設計を形成する。
【００２５】
図４Ａは、第１のインダクタ４００を示す。第１のインダクタ４００は、図３の入れ子変圧器設計３００において示されるような、第１の外側巻線プレート３０４と、第２の外側巻線プレート３１４と、外側シェル３０８とを用いて実現することができる。第１のインダクタ４００は外側シェル３０８および第１のインダクタプレート４０２を含む。第１のインダクタプレート４０２は、視認する方向（たとえば、上側または下側）によるが、第１の外側巻線プレート３０４または第２の外側巻線プレート３１４のいずれかを用いて実現することができる。
【００２６】
図４Ｂは第２のインダクタ４１０を示す。第２のインダクタ４１０は、図３の入れ子変圧器設計３００において示されるような、第１の内側巻線プレート３０２と、第２の内側巻線プレート３１２と、内側コア３０６とを用いて実現することができる。第２のインダクタ４１０は、内側コア３０６および第２のインダクタプレート４１２を含む。第２のインダクタプレート４１２は、視認する方向（たとえば、上側または下側）によるが、第１の内側巻線プレート３０２または第２の内側巻線プレート３１２のいずれかを用いて実現することができる。
【００２７】
図４Ｃは、第１のインダクタ４００および第２のインダクタ４１０を組み合わせて１つの変圧器にする入れ子変圧器４２０を示す。図４Ｃに示されるように、第２のインダクタ４１０の内側コア３０６が第１のインダクタ４００の外側シェル３０８の中に入る。さらに、第２のインダクタプレート４１２は第１のインダクタプレート４０２より小さく、狭い幅を有する。しかしながら、第１のインダクタプレート４０２および第２のインダクタプレート４１２のサイズは、図４Ｃに示されるサイズに限定されない。たとえば、実施態様が図４Ｃには示されないが、第２のインダクタプレート４１２は第１のインダクタプレート４０２より大きくすることができ、広い幅を有することができる。第１のインダクタ４００および第２のインダクタ４１０を上下に重ねて配置することによって、３Ｄ入れ子変圧器４２０の設計において、空間が効率的に使用され、面積が節約される。３Ｄ入れ子変圧器４２０は、１組の基板貫通ビア（たとえば、外側シェル３０８内の孔であり、同軸ビアにすることもできる）も含む。この構成では、１組の基板貫通ビアは１組のトレース（たとえば、内側コア３０６およびプレート４０２、４１２）とともにデイジーチェーン接続される。
【００２８】
図５は、本開示の一態様による、３Ｄ入れ子変圧器設計において使用される支柱３１０の斜視図である。支柱３１０は、外側シェル３０８（または外側充填材）と、内側コア３０６と、分離層斜視図とを含み、分離層は空気で満たされた中空の空間とすることができるか、または何らかの他のタイプの材料（たとえば、層間誘電体材料）で満たすことができる。
【００２９】
この構成では、ガラス貫通ビア（ＴＧＶ）（またはガラス貫通孔）が、外側シェル３０８を形成するために、コンフォーマルめっきを受けることができる。それゆえ、分離層斜視図もコンフォーマルに形成される。その後、コアエリアを固体材料で満たして、内側コア３０６を形成することができる。外側シェル３０８および内側コア３０６は、銅（Ｃｕ）、または銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ニッケル（Ｎｉ）および他の同様の材料などの高い導電率を有する他の導電性材料から形成することができる。外側シェル３０８および内側コア３０６は、入れ子変圧器のための２つの効率的な無線周波数（ＲＦ）信号経路を与える。入れ子変圧器設計において使用されるとき、基板貫通ビアは、内側コア３０６材料が配置された孔とすることができる。代替的には、孔は、分離層斜視図と、内側コア３０６材料が除去された場合に結果として生じる孔とを含む。
【００３０】
図６Ａおよび図６Ｂは、本開示の一態様による、入れ子変圧器設計のインダクタプレートおよび支柱層の斜視図６００および側面図６２０を示す。
【００３１】
図６Ａでは、斜視図６００が、内側コア３０６に結合される第１の内側巻線プレート３０２と、外側シェル３０８に結合される第１の外側巻線プレート３０４とを示す。内側コア３０６および外側シェル３０８を分離する分離層斜視図も見ることができる。
【００３２】
図６Ｂでは、側面図６２０が、内側コア３０６に結合される第１の内側巻線プレート３０２と、外側シェル３０８に結合される第１の外側巻線プレート３０４とをより明確に示す。内側コア３０６および外側シェル３０８を分離する分離層斜視図も見ることができる。
【００３３】
図６Ａ〜図６Ｂには示されないが、反転させるとき、第２の内側巻線プレート３１２および第２の外側巻線プレート３１４も、図６Ａ〜図６Ｂに示されるのと同様とすることができる。すなわち、第２の内側巻線プレート３１２は一番下に（そして、最も外側に）存在することになり、第２の外側巻線プレート３１４は第２の内側巻線プレート３１２の位置よりわずかに高くなる。
【００３４】
図６Ａ〜図６Ｂには、１組の基板貫通ビア（たとえば、分離層５０２および内側コア３０６を含む孔）を有する変圧器設計も示される。基板貫通ビアは、１組のトレース（プレート３０２、３０４、または内側コア３０６もしくは外側シェル３０８に結合される領域）とともにデイジーチェーン接続することができる。一構成では、第１の組のトレースおよび第２の組のトレースは誘電体層（たとえば、分離層５０２）によって分離される。
【００３５】
図７は、本開示の一態様による、３Ｄ入れ子変圧器設計の底部プレートの斜視図７００である。斜視図７００はプレート７０４と、層状リング７０２とを含む。プレート７０４は第１の内側巻線プレート３０２、第２の内側巻線プレート３１２、第１の外側巻線プレート３０４または第２の外側巻線プレート３１４とすることができる。層状リング７０２は、入れ子変圧器構造内に配置することができる入れ子インダクタの電位層を表す。図６Ａ〜図６Ｂは内側コア３０６に関連付けられる１つのインダクタ（内側巻線）のみを示すが、内側コア３０６は、同心円状に小さくなる内側コア３０６（またはさらなる基板貫通ビア）にさらに分割することができ、内側コアはそれぞれ対応するインダクタを有する。それゆえ、入れ子変圧器の設計、空間およびリソースが許す範囲内で複数のインダクタを配置することができる。とはいえ、入れ子変圧器設計によれば、面積を削減し、結合効率および総合的なインダクタＱ係数を改善しながら、コンパクトで、空間効率が良い設計において、より多くのインダクタを含むことができるようになる。
【００３６】
図８Ａ〜図８Ｈは、本開示の一態様による、入れ子変圧器設計を形成する方法を示す側面図８００〜側面図８８０である。
【００３７】
図８Ａでは、側面図８００が基板８０２を示す。基板８０２は、ガラスから、またはシリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、石英、シリコンオンインシュレータ（ＳＯＩ，Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）、シリコンオンサファイア（ＳＯＳ，Ｓｉｌｉｃｏｎ  ｏｎ  Ｓａｐｐｈｉｒｅ）、高抵抗シリコン（ＨＲＳ，Ｈｉｇｈ  Ｒｅｓｉｓｔｉｖｉｔｙ  Ｓｉｌｉｃｏｎ）、窒化アルミニウム（ＡｌＮ）、プラスチック基板、積層板、またはそれらの組合せなどの他の材料から形成することができる。
【００３８】
図８Ｂでは、側面図８２０が、基板８０２内に形成された孔８０４を示す。その孔は、ドリル加工によって、またはフォトリソグラフィマスクおよびフォトレジストを使用するエッチングプロセスによって形成することができる。エッチングプロセスは、プラズマを使用するドライエッチングプロセス、またはウェット化学エッチングプロセスのいずれかとすることができる。
【００３９】
図８Ｃでは、側面図８３０が、基板８０２の複数の表面上に堆積されるパターニング済みの第１のフォトレジスト層８０６を示す。パターニング済みの第１のフォトレジスト層８０６は、第１のフォトレジスト層を堆積し、その層を露光し、露光された部分をエッチングによってフォトリソグラフィマスクを通して除去することによりパターニングし、形成される。結果としてパターニングされた第１のフォトレジスト層８０６は、図８Ｄにおいて行われるコンフォーマルめっきステップのための案内線として用いられる。第１のフォトレジスト層は、スピンコーティング、液滴に基づくフォトレジスト堆積および／または噴霧によって堆積することができる。また、第１のフォトレジスト層は、露光し、その後、露光されたフォトレジスト部分を洗浄して除去するために、たとえば、水酸化テトラメチルアンモニウム（ＴＭＡＨ，Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）、塩化鉄（ＦｅＣｌ３）、塩化第二銅（ＣｕＣｌ２）またはアルカリ性アンモニア（ＮＨ３）から作られる場合があるフォトレジスト現像液などの溶液を用いる化学エッチングプロセスによってエッチングすることができる。プラズマを用いるドライエッチングプロセスを用いて、第１のフォトレジスト層をエッチングすることもできる。
【００４０】
図８Ｄでは、側面図８４０が、コンフォーマルめっきによって、孔８０４の側壁上と、基板８０２の表面の部分とに堆積された外側シェル３０８を示す。パターニングされた第１のフォトレジスト層８０６は、コンフォーマルめっきのための案内線として用いられる。外側シェル３０８は、電気めっき、化学気相成長（ＣＶＤ，ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ，ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、および／またはスパッタリングもしくは蒸着などの物理気相成長（ＰＶＤ）によって堆積することもできる。外側シェル３０８は、銅（Ｃｕ）、または銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ニッケル（Ｎｉ）および他の同様の材料などの高い導電率を有する他の導電性材料から形成することができる。パターニングされた第１のフォトレジスト層８０６は、その後、剥離される（図示せず）。パターニングされた第１のフォトレジスト層８０６は、たとえば、ポジティブレジストストリッパ（Ｐｏｓｉｔｉｖｅ  Ｒｅｓｉｓｔ  Ｓｔｒｉｐｐｅｒ）（ＰＲＳ‐２０００）、Ｎ‐メチル‐２‐ピロリドン（ＮＭＰ）またはアセトンなどのフォトレジストストリッパを用いる化学フォトレジスト剥離プロセスによって剥離することができる。また、フォトレジスト層は、アッシングとして知られる、酸素などのプラズマを用いるドライフォトレジスト剥離プロセスによって剥離することもできる。
【００４１】
図８Ｅでは、側面図８５０が、外側シェル３０８のめっきされた領域上に堆積され、そのプロセス中に孔８０４も充填する、分離層材料８０８の層を示す。分離層材料８０８は、スピンコーティングプロセス、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリングおよび／または蒸着によって堆積された層間誘電体材料とすることができる。分離層材料８０８が層間誘電体材料である場合には、二酸化シリコン（ＳｉＯ２）などのＰＶＤまたはＣＶＤ酸化物から形成することができる。高Ｑインダクタの寄生キャパシタンスを低減するために、分離層材料８０８の層間誘電体材料として、ドープされた二酸化シリコン（ＳｉＯ２）、もしくはそのフッ素ドープ、炭素ドープ、多孔質、および多孔質炭素ドープ形、ならびにポリイミド（ＰＩ，ｐｏｌｙｉｍｉｄｅ）、ポリノルボルネン（ｐｏｌｙｎｏｒｂｏｒｎｅｎｅｓ）、ベンゾシクロブテン（ＢＣＢ，ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリテトラフルオロエチレン（ＰＴＦＥ，ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）およびスピンオンシリコーン系高分子誘電体のようなスピンオン有機高分子誘電体などの、ｌｏｗ‐ｋ、すなわち、低い誘電率値を有する材料が好ましい。一構成では、分離層材料８０８は、後に空気になるか、またはその場所に空気を残すように除去される物質とすることができる。別の構成では、分離層材料８０８は、極めて空気に似ている材料、または別の中空の材料とすることができる。
【００４２】
図８Ｆでは、側面図８６０が、その中にも形成されたパターン８１２を有する、パターニングされた分離層５０２を示す。分離層５０２は、分離層材料８０８がフォトリソグラフィマスクを通して露光され、その後、エッチングされるときに形成される。また、コア孔８１０も形成される。コア孔８１０は、内側コア３０６が配置される場所に存在することができる。パターン８１２は、内側コア３０６を構成する材料の部分を堆積することができる場所にも存在することができる。また、分離層５０２は、外側シェル３０８と内側コア３０６との間の障壁としての役割も果たす。
【００４３】
図８Ｇでは、側面図８７０が、パターニングされた分離層５０２上のパターニングされた第２のフォトレジスト層８１４を示す。パターニングされた第２のフォトレジスト層８１４は、パターニングされた分離層５０２上に第２のフォトレジスト層が堆積され、その後、フォトリソグラフィマスクを通して露光され、その後、露光された部分がエッチングにより除去されるときにパターニングされる。パターニングされた第２のフォトレジスト層８１４は、図８Ｈにおいて行われる内側コア３０６の堆積またはめっきのための案内線として用いられる。
【００４４】
図８Ｈでは、側面図８８０が、パターニングされた第２のフォトレジスト層８１４を案内線として用いて、パターニングされた分離層５０２上に堆積された内側コア３０６材料の層を示す。コア孔８１０も内側コア材料で充填される。それゆえ、その結果として、内側コア３０６が変圧器のコアになり、その後、分離層５０２が内側コア３０６を外側シェル３０８から分離し、その後、最終的には、変圧器の外側に外側シェル３０８が形成される。
【００４５】
ビアが作製された後に、トレースを堆積して、内側ビアおよび外側ビアを接続することができる。たとえば、他のトレースのための（たとえば、内側ビアのための）導電性材料を堆積する前に、外側ビアのための誘電体材料を、第１のトレース上に堆積することができる。
【００４６】
後処理は、パターニングされた第２のフォトレジスト層８１４を剥離することを含み、場合によっては、基板８０２を除去することも含む。基板８０２は、入れ子変圧器の構造を保持するために残しておくこともできる。また、場合によっては、他のステップが、内側コア３０６をさらにパターニングすることを含む。たとえば、分離層５０２の上面に接触する内側コア３０６の材料層をさらにパターニングすることができる。また、入れ子変圧器構造により多くのインダクタを追加するために、内側コア３０６内に「さらなる内側コア」を追加することができる。さらなる内側コアはそれぞれ、内側コア材料内に別のコア孔を形成し、別の分離層を堆積およびパターニングし、その新たにパターニングされたコア孔内に配置されることになるさらなる内側コア材料を堆積およびパターニングし、最終的に別のインダクタを形成することによって作製することができる。
【００４７】
図９Ａは、本開示の一態様による、３Ｄ入れ子変圧器設計を作製する方法９００を示すプロセスフロー図である。上記の図８Ａ〜図８Ｈの側面図８００〜側面図８８０内の構成要素に関する種々の参照文字も参照される。ブロック９０２において、基板（たとえば、基板８０２）内にキャビティ（たとえば、孔８０４）が形成される。ブロック９０４において、基板上に第１のフォトレジスト層（たとえば、パターニングされた第１のフォトレジスト層８０６）が堆積され、パターニングされる。ブロック９０６において、第１のフォトレジスト層をガイドとして用いて、基板、およびキャビティの側壁が第１の導電層（たとえば、外側シェル３０８）をめっきされる。その後、第１のフォトレジスト層が剥離される。ブロック９０８において、キャビティ内のめっきされた第１の導電層（たとえば、外側シェル３０８）上に分離層（たとえば、分離層材料８０８）が堆積される。ブロック９１０において、堆積された分離層をエッチングして、コアキャビティ（たとえば、コア孔８１０）を形成する。ブロック９１２において、エッチングされた分離層（たとえば、分離層５０２）上に第２のフォトレジスト層（たとえば、パターニングされた第２のフォトレジスト層８１４）が堆積され、パターニングされる。ブロック９１４において、第２のフォトレジスト層をガイドとして用いて、コアキャビティおよびエッチングされた分離層が第２の導電層（たとえば、内側コア３０６）をめっきされる。その後、第２のフォトレジスト層が剥離される。ブロック９１６において、トレース（たとえば、プレート３０２、３１２、３０４および３１４）が堆積される。１つの構成では、上側トレースと下側トレースとの間に誘電体材料が設けられる。ブロックは特定のシーケンスにおいて示されるが、本開示はそのように限定されない。
【００４８】
図９Ｂは、本開示の一態様による、３Ｄ入れ子変圧器設計を作製する方法９２０を示すプロセスフロー図である。上記の図８Ａ〜図８Ｈの側面図８００〜側面図８８０内の構成要素に関する種々の参照文字も参照される。ブロック９２２において、基板（たとえば、基板８０２）内に１組の基板貫通ビア（たとえば、孔８０４）が形成される。ブロック９２４において、基板貫通ビアが１組のトレースとともにデイジーチェーン接続される。１組の基板貫通ビアのうちの少なくともいくつかが、第１の導電性領域および第２の導電性領域を有する（たとえば、第１の導電性領域は内側コア３０６であり、第２の導電性領域は外側シェル３０８である）。ブロック９２６および９２８において、基板貫通ビアが１組のトレースとともにデイジーチェーン接続される。ブロック９２６において、第１の組のトレース（たとえば、第１の内側巻線プレート３０２および第２の内側巻線プレート３１２）が、基板貫通ビアの第１の導電性領域のうちの少なくともいくつかに結合される。ブロック９２８において、第２の組のトレース（たとえば、第１の外側巻線プレート３０４および第２の外側巻線プレート３１４）が基板貫通ビアの第２の導電性領域のうちの少なくともいくつかに結合される。第１の導電性領域、第２の導電性領域および第１のトレース、第２のトレースは場所を入れ替えることもできる。ブロックは特定のシーケンスにおいて示されるが、本開示はそのように限定されない。
【００４９】
一態様では、１組のトレース（たとえば、支柱３１０および種々のプレート３０２、３１２、３０４および３１４）とともにデイジーチェーン接続される１組の基板貫通ビア（たとえば、コア孔８１０、孔８０４）を有する基板を含む、３Ｄ入れ子変圧器が開示される。基板貫通ビアのうちの少なくともいくつかは、第１の導通手段および第２の導通手段を有する。１組のトレースは、基板貫通ビアの第１の導通手段のうちの少なくともいくつかを互いに結合する第１の組のトレースを含む。また、１組のトレースは、基板貫通ビアの第２の導通手段のうちの少なくともいくつかを互いに結合する第２の組のトレースも含む。１つの構成では、第１の導通手段は内側コア３０６であり、第２の導通手段は外側シェル３０８であり、その逆もある。別の構成では、第１の導通手段は、内側コア３０６に結合され、および／または内側コア３０６を含む第１の内側巻線プレート３０２および第２の内側巻線プレート３１２である。この構成では、第２の導通手段は外側シェル３０８に結合され、および／または外側シェル３０８を含む第１の外側巻線プレート３０４および第２の外側巻線プレート３１４である。別の態様では、上述の手段は、上述の手段によって具陳された機能を実行するように構成された任意のデバイスであり得る。
【００５０】
１つの構成では、基板はガラスである。ガラスは、低損失特性を有するか、または低損失正接を有するという利点を有することができ、そのことは、ＲＦ周波数において生じる電磁エネルギーの損失および／または散逸が少ないことを意味する。また、ガラスは低誘電率を有することもでき、それは、寄生キャパシタンスが小さいことを意味する。また、ガラスはまた、プリント基板（ＰＣＢ，ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）と比較して低い作製コストを有する安価な材料の場合があり、製造材料の観点から容易に入手可能である場合もある。
【００５１】
図１０は、本開示の一態様が有利に利用される場合がある、例示的なワイヤレス通信システム１０００を示すブロック図である。例示のために、図１０は、３つの遠隔ユニット１０２０、１０３０、および１０５０、ならびに２つの基地局１０４０を示す。ワイヤレス通信システムが、より多くの遠隔ユニットおよび基地局を有することができることは認識されよう。遠隔ユニット１０２０、１０３０および１０５０は、開示された入れ子変圧器デバイスを含むＩＣデバイス１０２５Ａ、１０２５Ｃ、および１０２５Ｂを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスも、開示された入れ子変圧器デバイスを含む場合があることは認識されよう。図１０は、２つの基地局１０４０から遠隔ユニット１０２０、１０３０、および１０５０への順方向リンク信号１０８０、ならびに遠隔ユニット１０２０、１０３０、および１０５０から２つの基地局１０４０への逆方向リンク信号１０９０を示す。
【００５２】
図１０では、ワイヤレスローカルループシステムにおいて、遠隔ユニット１０２０は携帯電話として示され、遠隔ユニット１０３０はポータブルコンピュータとして示され、遠隔ユニット１０５０は定置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ，ｐｅｒｓｏｎａｌ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの定置データユニット、またはデータもしくはコンピュータ命令を記憶するか、もしくは取り出す他のデバイス、またはそれらの組合せとすることができる。図１０は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットに限定されない。本開示の態様は、開示された入れ子変圧器デバイスを含む多くのデバイスにおいて適切に利用することができる。
【００５３】
図１１は、先に開示した入れ子変圧器デバイスなどの、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション１１００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅやＯｒＣＡＤなどの設計ソフトウェアを収容するハードディスク１１０１を含む。設計用ワークステーション１１００は、回路１１１０、または入れ子変圧器デバイスなどの半導体構成要素１１１２の設計を容易にするためにディスプレイ１１０２も含む。記憶媒体１１０４が、回路１１１０または半導体構成要素１１１２の設計を有形に記憶するために提供される。回路１１１０または半導体構成要素１１１２の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットにおいて記憶媒体１１０４上に記憶することができる。記憶媒体１１０４は、ＣＤ‐ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスとすることができる。さらに、設計用ワークステーション１１００は、記憶媒体１１０４から入力を受け取るか、または記憶媒体１１０４に出力を書き込むためのドライブ装置１１０３を含む。
【００５４】
記憶媒体１１０４上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを指定することができる。データはさらに、論理シミュレーションに関連付けられるタイミング図やネット回路などの論理検証データも含むことができる。記憶媒体１１０４上にデータを与えることは、半導体ウエハを設計するためのプロセス数を削減することによって、回路１１１０または半導体構成要素１１１２の設計を容易にする。
【００５５】
ファームウェアおよび／またはソフトウェアの実施態様の場合、方法は、本明細書において説明された機能を果たすモジュール（たとえば、手続き、関数など）で実現することができる。本明細書において説明された方法を実施する際に、命令を有形に具現する機械可読媒体を使用することができる。たとえば、ソフトウェアコードをメモリに記憶し、プロセッサユニットによって実行することができる。メモリは、プロセッサユニット内に、またはプロセッサユニットの外部に実装することができる。本明細書において使用されるときに、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに関して限定されるべきではない。
【００５６】
機能が、ファームウェアおよび／またはソフトウェアにおいて実施される場合には、コンピュータ可読媒体上に１つまたは複数の命令またはコードとして記憶することができる。例として、データ構造を符号化したコンピュータ可読媒体、およびコンピュータプログラムを符号化したコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的コンピュータ記憶媒体を含む。記憶媒体は、コンピュータがアクセスすることのできる利用可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書において使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびＢｌｕ‐ｒａｙ（登録商標）ディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００５７】
命令および／またはデータは、コンピュータ可読媒体上の記憶域に加えて、通信装置に含まれる伝送媒体上の信号として与えることもできる。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含むことができる。命令およびデータは、１つまたは複数のプロセッサに、請求項に概説される機能を実施させるように構成される。
【００５８】
本開示およびその利点が詳細に説明されてきたが、添付の特許請求の範囲によって定められる本開示の技術から逸脱することなく、本明細書において種々の変更、置換、および改変を行うことができることは理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。さらに、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書において説明されたプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されることは意図していない。当業者が本開示から容易に理解するように、本明細書において説明される対応する構成と実質的に同じ機能を果たすか、もしくは実質的に同じ結果を達成する、現存するもしくは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップを、本開示に従って利用することができる。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことを意図している。
【符号の説明】
【００５９】
１００  通常の変圧器設計
１０２  第１の一次巻線プレート
１０４  一次巻線支柱
１０６  第２の一次巻線プレート
１０８  第１の二次巻線プレート
１１０  二次巻線支柱
１１２  第２の二次巻線プレート
２００  通常の変圧器設計
３００  入れ子変圧器設計
３０２  第１の内側巻線プレート
３０４  第１の外側巻線プレート
３０６  内側コア
３０８  外側シェル
３１０  支柱
３１２  第２の内側巻線プレート
３１４  第２の外側巻線プレート
４００  第１のインダクタ
４０２  第１のインダクタプレート
４１０  第２のインダクタ
４１２  第２のインダクタプレート
４２０  入れ子変圧器
５０２  分離層
６００  斜視図
６２０  側面図
７００  斜視図
７０２  層状リング
７０４  プレート
８００  側面図
８０２  基板
８０４  孔
８０６  第１のフォトレジスト層
８０８  分離層材料
８１０  コア孔
８１２  パターン
８１４  第２のフォトレジスト層
８２０  側面図
８３０  側面図
８４０  側面図
８５０  側面図
８６０  側面図
８７０  側面図
８８０  側面図
１０００  ワイヤレス通信システム
１０２０  遠隔ユニット
１０２５Ａ  ＩＣデバイス
１０２５Ｂ  ＩＣデバイス
１０２５Ｃ  ＩＣデバイス
１０３０  遠隔ユニット
１０４０  基地局
１０５０  遠隔ユニット
１０８０  順方向リンク信号
１０９０  逆方向リンク信号
１１００  設計用ワークステーション
１１０１  ハードディスク
１１０２  ディスプレイ
１１０３  ドライブ装置
１１０４  記憶媒体
１１１０  回路
１１１２  半導体構成要素
【図１】
2017504969.tif 000003
【図２】
2017504969.tif 000004
【図３】
2017504969.tif 000005
【図４Ａ】
2017504969.tif 000006
【図４Ｂ】
2017504969.tif 000007
【図４Ｃ】
2017504969.tif 000008
【図５】
2017504969.tif 000009
【図６Ａ】
2017504969.tif 000010
【図６Ｂ】
2017504969.tif 000011
【図７】
2017504969.tif 000012
【図８Ａ】
2017504969.tif 000013
【図８Ｂ】
2017504969.tif 000014
【図８Ｃ】
2017504969.tif 000015
【図８Ｄ】
2017504969.tif 000016
【図８Ｅ】
2017504969.tif 000017
【図８Ｆ】
2017504969.tif 000018
【図８Ｇ】
2017504969.tif 000019
【図８Ｈ】
2017504969.tif 000020
【図９Ａ】
2017504969.tif 000021
【図９Ｂ】
2017504969.tif 000022
【図１０】
2017504969.tif 000023
【図１１】
2017504969.tif 000024
【手続補正書】
【提出日】平成28年7月15日(2016.7.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
３次元入れ子変圧器であって、
複数のトレースとともにデイジーチェーン接続される複数の基板貫通ビアを有する基板を備え、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有し、前記第１の導電性領域は前記複数の基板貫通ビアの内側コアを含み、前記第２の導電性領域は前記複数の基板貫通ビアの外側シェルを含み、
前記複数のトレースは、前記複数の基板貫通ビアの第１の基板貫通ビアの内側コアを第２の基板貫通ビアの内側コアに互いに結合する一次巻線に対応する第１の組のトレースのうちの第１のトレースと、前記第１の基板貫通ビアの外側シェルを前記第２の基板貫通ビアの外側シェルに互いに結合する二次巻線に対応する第２の組のトレースの第２のトレースとを含み、前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、３次元入れ子変圧器。
【請求項２】
前記複数の基板貫通ビアは同軸ビアを含む、請求項１に記載の３次元入れ子変圧器。
【請求項３】
前記基板は、ガラス、サファイア、石英または高抵抗シリコンを含む、請求項１に記載の３次元入れ子変圧器。
【請求項４】
前記複数の基板貫通ビアはソレノイドのように配置される、請求項１に記載の３次元入れ子変圧器。
【請求項５】
前記複数の基板貫通ビアのうちの少なくとも１つの内部に３つの接続が配置される、請求項１に記載の３次元入れ子変圧器。
【請求項６】
前記第１の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記第２の組のトレースは前記第１の組のトレース上にある、請求項１に記載の３次元入れ子変圧器。
【請求項７】
前記第１の組のトレースおよび前記第２の組のトレースは誘電体層によって分離される、請求項６に記載の３次元入れ子変圧器。
【請求項８】
前記第１の組のトレース、および前記複数の基板貫通ビアの前記第１の導電性領域は、第１の３次元ソレノイドインダクタとして構成される、請求項１に記載の３次元入れ子変圧器。
【請求項９】
前記第２の組のトレース、および前記基板貫通ビアの前記第２の導電性領域は、前記３次元入れ子変圧器として動作するように、前記第１の３次元ソレノイドインダクタと入れ子になる第２の３次元ソレノイドインダクタとして構成される、請求項８に記載の３次元入れ子変圧器。
【請求項１０】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１に記載の３次元入れ子変圧器。
【請求項１１】
３次元入れ子変圧器であって、
複数のトレースとともにデイジーチェーン接続される複数の基板貫通ビアを有する基板を備え、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導通手段および第２の導通手段を有し、前記第１の導通手段は前記複数の基板貫通ビアの内側コアを含み、前記第２の導通手段は前記複数の基板貫通ビアの外側シェルを含み、
前記複数のトレースは、前記複数の基板貫通ビアの第１の基板貫通ビアの内側コアを第２の基板貫通ビアの内側コアに互いに結合する一次巻線に対応する第１の組のトレースのうちの第１のトレースと、前記第１の基板貫通ビアの外側シェルを前記第２の基板貫通ビアの外側シェルに互いに結合する二次巻線に対応する第２の組のトレースの第２のトレースとを含み、前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、３次元入れ子変圧器。
【請求項１２】
前記複数の基板貫通ビアは同軸ビアを含む、請求項１１に記載の３次元入れ子変圧器。
【請求項１３】
前記基板は、ガラス、サファイア、石英または高抵抗シリコンを含む、請求項１１に記載の３次元入れ子変圧器。
【請求項１４】
前記複数の基板貫通ビアはソレノイドのように配置される、請求項１１に記載の３次元入れ子変圧器。
【請求項１５】
前記複数の基板貫通ビアのうちの少なくとも１つの内部に３つの接続が配置される、請求項１１に記載の３次元入れ子変圧器。
【請求項１６】
前記第１の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記第２の組のトレースは前記第１の組のトレース上にある、請求項１１に記載の３次元入れ子変圧器。
【請求項１７】
前記第１の組のトレースおよび前記第２の組のトレースは誘電体層によって分離される、請求項１６に記載の３次元入れ子変圧器。
【請求項１８】
前記第１の組のトレース、および前記複数の基板貫通ビアの前記第１の導通手段は、第１の３次元ソレノイドインダクタとして構成される、請求項１１に記載の３次元入れ子変圧器。
【請求項１９】
前記第２の組のトレース、および前記基板貫通ビアの前記第２の導通手段は、前記３次元入れ子変圧器として動作するように、前記第１の３次元ソレノイドインダクタと入れ子になる第２の３次元ソレノイドインダクタとして構成される、請求項１８に記載の３次元入れ子変圧器。
【請求項２０】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１１に記載の３次元入れ子変圧器。
【請求項２１】
３次元入れ子変圧器を作製する方法であって、
基板内に複数の基板貫通ビアを形成するステップと、
前記基板貫通ビアを複数のトレースとともにデイジーチェーン接続するステップであって、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有し、前記第１の導電性領域は前記複数の基板貫通ビアの内側コアを含み、前記第２の導電性領域は前記複数の基板貫通ビアの外側シェルを含む、デイジーチェーン接続するステップとを含み、前記デイジーチェーン接続するステップは、
一次巻線に対応する第１の組のトレースの第１のトレースを前記複数の基板貫通ビアの第１の基板貫通ビアの内側コアに、かつ第２の基板貫通ビアの内側コアに結合することと、
二次巻線に対応する第２の組のトレースの第２のトレースを前記第１の基板貫通ビアの外側シェルに、かつ前記第２の基板貫通ビアの外側シェルに結合することであって、前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、結合することとによって実行される、３次元入れ子変圧器を作製する方法。
【請求項２２】
前記３次元入れ子変圧器を、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込むステップをさらに含む、請求項２１に記載の方法。
【請求項２３】
３次元入れ子変圧器を作製する方法であって、
基板内に複数の基板貫通ビアを形成するステップと、
前記基板貫通ビアを複数のトレースとともにデイジーチェーン接続するステップであって、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有し、前記第１の導電性領域は前記複数の基板貫通ビアの内側コアを含み、前記第２の導電性領域は前記複数の基板貫通ビアの外側シェルを含む、デイジーチェーン接続するステップとを含み、前記デイジーチェーン接続するステップは、
一次巻線に対応する第１の組のトレースの第１のトレースを前記複数の基板貫通ビアの第１の基板貫通ビアの内側コアに、かつ第２の基板貫通ビアの内側コアに結合するステップと、
二次巻線に対応する第２の組のトレースの第２のトレースを前記第１の基板貫通ビアの外側シェルに、かつ前記第２の基板貫通ビアの外側シェルに結合するステップであって、前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、結合するステップとによって実行される、３次元入れ子変圧器を作製する方法。
【請求項２４】
前記３次元入れ子変圧器を、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込むステップをさらに含む、請求項２３に記載の方法。
【手続補正書】
【提出日】平成28年8月24日(2016.8.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
３次元入れ子変圧器であって、
第１の表面および反対側の第２の表面を有する基板を備え、前記基板は、複数のトレースとともにデイジーチェーン接続される複数の基板貫通ビアを有し、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導電性領域および第２の導電性領域を有し、前記第１の導電性領域は前記複数の基板貫通ビアの内側コアを含み、前記第２の導電性領域は前記複数の基板貫通ビアの外側シェルを含み、各内側コアは分離層によって前記外側シェルから分離され、
前記複数のトレースは、前記基板の前記第１の表面および前記第２の表面の各々において前記複数の基板貫通ビアの第１の基板貫通ビアの内側コアを第２の基板貫通ビアの内側コアに互いに結合する一次巻線に対応する第１の組のトレースのうちの第１のトレースと、前記基板の前記第１の表面及び前記第２の表面の各々において前記第１の基板貫通ビアの外側シェルを前記第２の基板貫通ビアの外側シェルに互いに結合する二次巻線に対応する第２の組のトレースの第２のトレースとを含む、３次元入れ子変圧器。
【請求項２】
前記複数の基板貫通ビアは同軸ビアを含む、請求項１に記載の３次元入れ子変圧器。
【請求項３】
前記基板は、ガラス、サファイア、石英または高抵抗シリコンを含む、請求項１に記載の３次元入れ子変圧器。
【請求項４】
前記複数の基板貫通ビアはソレノイドのように配置される、請求項１に記載の３次元入れ子変圧器。
【請求項５】
前記複数の基板貫通ビアのうちの少なくとも１つの内部に３つの接続が配置される、請求項１に記載の３次元入れ子変圧器。
【請求項６】
前記第１の組のトレースおよび前記第２の組のトレースは前記複数の基板貫通ビアによって蛇行するように互いに結合される、請求項１に記載の３次元入れ子変圧器。
【請求項７】
前記第１の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記第２の組のトレースは前記第１の組のトレース上にある、請求項１に記載の３次元入れ子変圧器。
【請求項８】
前記第１の組のトレースおよび前記第２の組のトレースは誘電体層によって分離される、請求項７に記載の３次元入れ子変圧器。
【請求項９】
前記第１の組のトレース、および前記複数の基板貫通ビアの前記第１の導電性領域は、第１の３次元ソレノイドインダクタとして構成される、請求項１に記載の３次元入れ子変圧器。
【請求項１０】
前記第２の組のトレース、および前記基板貫通ビアの前記第２の導電性領域は、前記３次元入れ子変圧器として動作するように、前記第１の３次元ソレノイドインダクタと入れ子になる第２の３次元ソレノイドインダクタとして構成される、請求項９に記載の３次元入れ子変圧器。
【請求項１１】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１に記載の３次元入れ子変圧器。
【請求項１２】
３次元入れ子変圧器であって、
第１の表面および反対側の第２の表面を有する基板を備え、前記基板は、複数のトレースとともにデイジーチェーン接続される複数の基板貫通ビアを有し、前記複数の基板貫通ビアのうちの少なくともいくつかは第１の導通手段および第２の導通手段を有し、前記第１の導通手段は前記複数の基板貫通ビアの内側コアを含み、前記第２の導通手段は前記複数の基板貫通ビアの外側シェルを含み、各内側コアは分離層によって前記外側シェルから分離され、
前記複数のトレースは、前記基板の前記第１の表面および前記第２の表面の各々において前記複数の基板貫通ビアの第１の基板貫通ビアの内側コアを第２の基板貫通ビアの内側コアに互いに結合する一次巻線に対応する第１の組のトレースのうちの第１のトレースと、前記基板の前記第１の表面および前記第２の表面の各々において前記第１の基板貫通ビアの外側シェルを前記第２の基板貫通ビアの外側シェルに互いに結合する二次巻線に対応する第２の組のトレースの第２のトレースとを含み、前記第１の組のトレースおよび前記第２の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記複数の基板貫通ビアによって蛇行するように互いに結合される、３次元入れ子変圧器。
【請求項１３】
前記複数の基板貫通ビアは同軸ビアを含む、請求項１２に記載の３次元入れ子変圧器。
【請求項１４】
前記基板は、ガラス、サファイア、石英または高抵抗シリコンを含む、請求項１２に記載の３次元入れ子変圧器。
【請求項１５】
前記複数の基板貫通ビアはソレノイドのように配置される、請求項１２に記載の３次元入れ子変圧器。
【請求項１６】
前記複数の基板貫通ビアのうちの少なくとも１つの内部に３つの接続が配置される、請求項１２に記載の３次元入れ子変圧器。
【請求項１７】
前記第１の組のトレースおよび前記第２の組のトレースは前記複数の基板貫通ビアによって蛇行するように互いに結合される、請求項１２に記載の３次元入れ子変圧器。
【請求項１８】
前記第１の組のトレースは前記基板の両側にある第１の表面および第２の表面上にあり、前記第２の組のトレースは前記第１の組のトレース上にある、請求項１２に記載の３次元入れ子変圧器。
【請求項１９】
前記第１の組のトレースおよび前記第２の組のトレースは誘電体層によって分離される、請求項１８に記載の３次元入れ子変圧器。
【請求項２０】
前記第１の組のトレース、および前記複数の基板貫通ビアの前記第１の導通手段は、第１の３次元ソレノイドインダクタとして構成される、請求項１２に記載の３次元入れ子変圧器。
【請求項２１】
前記第２の組のトレース、および前記基板貫通ビアの前記第２の導通手段は、前記３次元入れ子変圧器として動作するように、前記第１の３次元ソレノイドインダクタと入れ子になる第２の３次元ソレノイドインダクタとして構成される、請求項２０に記載の３次元入れ子変圧器。
【請求項２２】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システムユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１２に記載の３次元入れ子変圧器。
【国際調査報告】
2017504969.tif 000025
2017504969.tif 000026
2017504969.tif 000027