(57)【要約】  負荷スイッチ（５）においてハイサイドスイッチング素子（６）のスルーレートを制御するための回路（１１）が説明される。回路は、スルーレートを設定するための可変電流源（２０）を含む。回路はまた、固定電圧源（１９）に結合された第１の入力と、可変電流源に結合された第２の入力と、駆動信号のための出力（１８）とを備える増幅器（１５）を含む。スイッチング素子の出力（１４）に接続されるか接続可能である回路入力（１３）から、増幅器の第２の入力へのフィードバック経路（２６）は、キャパシタ（２７）といった直列電圧微分素子を含む。
2017524300.tif 000002
【特許請求の範囲】
【請求項１】
負荷スイッチ（５）においてハイサイドスイッチング素子（６）のスルーレートを制御するための回路（１１）であって、前記回路は、
スルーレートを設定するための可変電流源（２０）と、
差動増幅器（１５）とを備え、前記差動増幅器（１５）は、
基準電圧源（１９）に結合された第１の入力と、
前記可変電流源（２０）に結合された第２の入力と、
前記スイッチング素子を駆動するための信号のための出力（１８）とを備え、前記回路はさらに、
前記スイッチング素子の出力に接続されるか接続可能である、回路入力（１３）から前記増幅器の前記第２の入力へのフィードバック経路（２６）を備え、前記フィードバック経路は、直列電圧微分素子（２７）を含む、回路。
【請求項２】
前記電圧微分素子（２７）はキャパシタである、請求項１に記載の回路。
【請求項３】
前記スイッチング素子（６）は、ＭＯＳトランジスタである、請求項１または請求項２に記載の回路。
【請求項４】
前記スイッチング素子（６）は、ｎＭＯＳトランジスタである、請求項１〜３のいずれか１項に記載の回路。
【請求項５】
前記駆動信号を所与の状態に選択的に固定するための回路（２８）をさらに備え、当該回路は、前記信号の状態を決定するための手段（２９、３０）、および、前記状態が所与の状態に固定されることを確実にするために、信号レベルを前記第２の入力において設定するための手段（４０、４１、４３、４５）を備える、請求項１〜４のいずれか１項に記載の回路。
【請求項６】
前記差動増幅器（１５）の前記出力（１８）と、前記スイッチング素子（６）の制御電極に接続されるか接続可能である回路出力（１２）との間に非反転バッファ（４７）をさらに備える、請求項１〜５のいずれか１項に記載の回路。
【請求項７】
前記回路入力（１３）と前記電圧微分素子（２７）との間に配置されるプリスケーラー（５１）をさらに備える、請求項１〜６のいずれか１項に記載の回路。
【請求項８】
集積回路（４）であって、
請求項１〜７のいずれか１項に記載の少なくとも１つの回路（１１）と、
前記可変電流源（２０）のための電流を設定するよう構成される制御ロジック（１０）とを備える、集積回路（４）。
【請求項９】
特定用途向け集積回路である、請求項８に記載の集積回路（４）。
【請求項１０】
システムであって、
請求項１〜７のいずれか１項に記載の少なくとも１つの回路（１１）、または請求項８または９に記載の集積回路（４）と、
制御電極（Ｇ）および出力（Ｓ）を有する少なくとも１つのハイサイドスイッチング素子（６）とを備え、各回路はそれぞれのスイッチング素子（６）を制御するよう構成され、前記差動増幅器の前記出力は、前記制御電極に結合され、前記スイッチング素子の前記出力は、前記回路入力に結合される、システム。
【請求項１１】
少なくとも１つの負荷（２）をさらに備え、各負荷は、それぞれのスイッチング素子（６）に接続される、請求項１０に記載のシステム。
【請求項１２】
前記負荷はモータの固定子コイルである、請求項１１に記載のシステム。
【請求項１３】
前記システムは、請求項１０から請求項１２のいずれか１項に記載の３つの回路を備える、請求項１０または請求項１１に記載のシステム。
【請求項１４】
請求項１から請求項８のいずれか１項に記載の回路を使用して負荷スイッチ（５）においてハイサイドスイッチング素子（６）のスルーレートを制御する方法であって、前記方法は、
可変電流源を使用して電流を設定することを備える、方法。
【請求項１５】
コントローラによって実行されたときに、前記コントローラに請求項１４に記載の方法を実行させる、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本発明は、ハイサイドスイッチング素子のスルーレートを制御するための回路に関し、特にｎチャネルパワー金属酸化膜半導体電界効果トランジスタに関する。
【背景技術】
【０００２】
背景
金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）といったパワー半導体デバイスは、負荷を切り替えるためのスイッチング素子（または「スイッチ」）として使用されることができる。
【０００３】
ドライバ回路は、オフ状態およびオン状態の間でパワー半導体デバイスを切り替えるように、信号をパワー半導体デバイスのゲートに印加するために使用される。デバイスのスイッチング速度（ここに「スルーレート」とも称される）は、電力損失を減らすために十分に迅速であるが、放射電磁干渉という結果となり得る高周波数の遷移を避けるために十分に遅いように制御されることができる。
【０００４】
図１は、負荷Ｚを切り替える、ハイサイドｎチャネルＭＯＳＦＥＴに対して一般的に使用される第１のドライバ回路の概略図である。ＭＯＳＦＥＴのドレインは、正の電圧源ＶＢＡＴにつながれ、ソースは、負荷の１つの端子に接続される。負荷の他の端子は、グランドＧＮＤに、ローサイドスイッチング素子を介してつながれる。ハイサイドドライバ回路は、抵抗Ｒを介してＭＯＳＦＥＴのゲートに結合された、切り替え可能な電圧源を含む。電圧源は、正の電源電圧ＶＣＰと、グランドＧＮＤとの間で切り替えられることができる。寄生キャパシタンスは、ゲート−ドレインキャパシタンスＣＧＤ、およびゲート−ソースキャパシタンスＣＧＳを含む。ゲート−ドレインキャパシタンスＣＧＤは、一般的に「ミラーキャパシタンス」とも称される。スルーレートは、抵抗およびミラーキャパシタンスの値に依存する。
【０００５】
第１のドライバ回路は、簡易であり実施が容易であるが、１つまたは複数の欠点に苦しむ。第１に、フィードバックループが存在しないので、ドライバ回路はスルーレートを連続的に制御することができない。さらに、抵抗は通常、部品コストを増やし得る個別部品である。ドライバ回路は、典型的に広い幅のスルーレートを有する。また、ミラーキャパシタンスから生じるミラープラトーの開始までのゲート電荷ＱＧの立ち上がりから生じる大きな時間遅延があり、ゲート−ドレインキャパシタンスＣＧＤによって引き起こされるミラープラトーの開始を超えるゲート電荷ＱＧの立ち上がりの速度が低くなる。
【０００６】
図２は、負荷を切り替えるためのハイサイドｎチャネルＭＯＳＦＥＴに対して一般的に使用される第２のドライバ回路の概略図である。
【０００７】
第２のドライバ回路は、プログラム可能な電流コントローラを使用する。ドライバ回路は、簡易で、実施しやすく、スルーレートが一定に制御されることを可能とする。しかしそれらは、タイミング遅延といった、第１のドライバ回路といくつかの欠点を共有する。
【０００８】
独国特許発明第１０３４６３０７号公報は、負荷と直列に接続されるローサイドＭＯＳＦＥＴを制御するためのローサイドドライバ回路を説明する。キャパシタは、ＭＯＳＦＥＴのゲートとグランドとの間に接続される。しかし、ドライバ回路は、第１の一般的に使用されるドライバ回路と同様に、スルーレートが連続的に制御されることを可能としない。
【０００９】
米国特許第５３９７９６７号公報は、ハイサイド電界効果トランジスタを制御するためのハイサイドドライバ回路を説明する。回路は、出力が電界効果トランジスタのゲートに接続されて、これによって閉ループ電圧フォロワを提供する演算増幅器を含み、。キャパシタは、増幅器の非反転入力と、基準ポテンシャルまたはグランドとの間に接続される。電流源は、増幅器の非反転入力と基準ポテンシャルまたはグランドとの間のキャパシタに並列に接続される。
【００１０】
スルーレートは、閉ループ電圧フォロワの入力での電圧ランプアップまたはランプダウンによって制御される。ドライバ回路は、寄生キャパシタンスを補償することができ、広い幅に耐えることができる。タイミングは、開始時間を削減することによって最適化されることができる。
【００１１】
米国特許第６０７２２８９号公報は、モータのコイルに結合されたハイサイドスイッチングデバイスを備えるモータのためのモータ制御回路において、スルーレートを制御するためのシステムを説明する。ハイサイドスルーレート制御回路は、コイルに印加される電圧励起信号のスルーレートを制御する。スルーレート制御回路は、ハイサイドスイッチングデバイスの入力に結合された出力を有する増幅器と、増幅器の第１の入力をグランドに結合する電流シンクと、増幅器の第１の入力をグランドに結合するキャパシタと、ハイサイドスイッチングデバイスの出力から増幅器の第２の入力へのフィードバック経路とを含む。
【００１２】
米国特許第５５８９７４４号公報は、モータコイルにおけるスルーレートを転流シーケンスでターンオン中に制御するための回路を説明する。回路は、誤差増幅器の出力を入力バッファ増幅器の入力と比較するための比較器を含む。比較器は、入力が制御された速度で充電された後にのみ、誤差増幅器の出力をバッファ増幅器の入力に接続する。積分バッファ増幅器は、フィードバックコンデンサを有する増幅器と、その入力に接続され、トランジスタのターンオン中の電圧スルーレートを低減する電流源とを含む。
【発明の概要】
【課題を解決するための手段】
【００１３】
概要
本発明の第１の態様によれば、負荷スイッチにおいてハイサイドスイッチング素子（ｎＭＯＳトランジスタなど）のスルーレートを制御する回路が提供される。回路は、スルーレートを設定するための可変電流源と、基準電圧源に結合された第１の入力、可変電流源に結合された第２の入力、およびスイッチング素子を駆動するための信号のための出力を備える増幅器とを備える。回路は、スイッチング素子の出力へ接続されるか接続可能である入力端子から、増幅器の第２の入力への、フィードバック経路を備える。フィードバック経路は、直列キャパシタといった直列電圧微分素子を含む。
【００１４】
回路は、簡易であり実施が安価であることができ、可変電流を使用してスルーレートを設定するために使用されることができる。このため、スルーレートは用途にしたがって変化させられることができる。
【００１５】
電圧微分素子はキャパシタであってもよい。
スイッチング素子は、トランジスタ、好ましくはパワートランジスタであってもよい。スイッチング素子は、金属酸化膜半導体（ＭＯＳ）電界効果トランジスタであってもよい。スイッチング素子は、ｎＭＯＳトランジスタであってもよい。スイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよい。スイッチング素子は、好ましくはフォロワ構成で配置される。
【００１６】
回路は、駆動信号を所与の状態に選択的に固定するための回路をさらに備えてもよく、固定回路は、信号の状態を決定するための手段、および、所与の状態に状態が固定されることを確実にするために、第２の入力における信号レベルを設定するための手段を備える。
【００１７】
これは、ノイズに対する耐性を高め、より正確なスイッチオンおよびスイッチオフを提供し、および／またはオン状態またはオフ状態へと切り替え、電力損失を低減するのに役立ち得る。
【００１８】
回路は、差動増幅器の出力と、スイッチング素子の制御電極に接続されるか接続可能である回路出力との間に非反転バッファをさらに備えてもよい。
【００１９】
回路は、回路入力および電圧微分素子の間に配置されるプリスケーラーをさらに備えてもよい。
【００２０】
本発明の第２の態様によれば、少なくとも１つの回路と、当該回路または各回路に対する可変電流源のための電流を設定するよう構成される制御ロジックとを備える集積回路が提供される。
【００２１】
集積回路は、特定用途向け集積回路（ＡＳＩＣ）であってもよい。
本発明の第３の態様によれば、少なくとも１つの回路または集積回路と、制御電極および出力を有する少なくとも１つのハイサイドスイッチング素子とを備えるシステムが提供される。当該回路または各回路は、それぞれのスイッチング素子を制御するよう構成され、差動増幅器の出力は、制御電極に結合され、スイッチング素子の出力は、回路入力に結合される。
【００２２】
システムは、少なくとも１つの負荷をさらに備えてもよく、各負荷は、それぞれのスイッチング素子に接続される。負荷は、モータの固定子コイルであってもよい。負荷は、コイルまたはリレーまたはソレノイドであってもよい。負荷は、ヒータ素子であってもよい。
【００２３】
システムは、２つの、３つのまたはそれ以上の回路を備えてもよい。このため、システムは、三相モータなどの多相負荷を制御するために使用されることができる。
【００２４】
本発明の第４の態様によれば、回路を使用して負荷スイッチにおいてハイサイドスイッチング素子のスルーレートを制御する方法が提供され、方法は、可変電流源を使用して電流を設定することを備える。
【００２５】
本発明の第５の態様によれば、コントローラによって実行されたときに、コントローラに方法を実行させるコンピュータプログラムが提供される。
【００２６】
本発明の第６の態様によれば、コンピュータプログラムを搭載または格納するコンピュータ可読媒体（非一時的であってもよい）が提供される。
【００２７】
図面の簡単な説明
本発明の特定の実施形態を、添付の図面の図３〜図５ｂを参照して例として説明する。
【図面の簡単な説明】
【００２８】
【図１】第１のドライバ回路およびスイッチング素子の概略図である。
【図２】第２のドライバ回路およびスイッチング素子の概略図である。
【図３】１つまたは複数の負荷を制御および駆動するためのシステムのブロック図である。
【図４】負荷、負荷スイッチおよびハイサイドゲートドライバの概略図である。
【図５ａ】図４に示すハイサイドゲートドライバを使用した、時間に伴う負荷両端の出力電圧の変化を概略的に示すタイミングチャートである。
【図５ｂ】図４に示すハイサイドゲートドライバを使用した、時間に伴う負荷両端の出力電圧の変化を概略的に示すタイミングチャートである。
【発明を実施するための形態】
【００２９】
特定の実施形態の詳細な説明
図３を参照して、１つまたは複数の負荷２を制御し駆動するためのシステム１が示される。負荷２は、たとえば、モータ内のコイル、ソレノイドまたはリレー内のコイル、ヒータ素子または複素インピーダンスＺを有する他の形態の負荷であってもよい。システム１は、三相モータ、すなわち、３つの負荷２を有するモータ、または他の種類の複相デバイスを制御するために使用されることができる。
【００３０】
システム１は、マイクロコントローラといったコントローラ３と、プリドライバ集積回路（ＩＣ）４と、負荷２または各負荷２のための負荷スイッチ５とを含む。
【００３１】
負荷スイッチ５は、ｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の形態の（ここにまた「ｎＭＯＳＦＥＴ」または単に「ｎＭＯＳトランジスタ」とも称される）ハイサイドスイッチング素子６を含む。
【００３２】
ｎＭＯＳトランジスタ６は、個別部品であるか、負荷スイッチＩＣまたはプリドライバＩＣ４に組み込まれてもよい。ｎＭＯＳトランジスタ６は、ソースフォロワとして構成される。ｎＭＯＳトランジスタ６のドレインＤは、電池（図示しない）からの正の電圧電源ＶＢＡＴにつながれ、ソースＳは、負荷２の第１の電源側端子７に接続される。負荷２の第２の端子８は、グランドＧＮＤにローサイドスイッチング素子９を介して接続される。正の電圧電源は、電池によって提供されることを必要としないが、主電源または他の種類の電源から提供されることができる。
【００３３】
プリドライバＩＣ４は、制御ロジック１０およびハイサイドゲートドライバ回路１１を含む。ハイサイドドライバ回路１１は、ｎＭＯＳトランジスタ６のゲートＧに接続されるドライバ出力１２、および、ｎＭＯＳトランジスタ６のソースＳと電源側端子７とにおいて、またはｎＭＯＳトランジスタ６のソースＳと電源側端子７との間で、タップ１４へと接続されるフィードバック入力１３を有する。タップ１４は、負荷２の両端に現れるｎＭＯＳトランジスタ６の出力、すなわちドライバ出力電圧ＶＯＵＴを測定する。
【００３４】
ハイサイドゲートドライバ１１
図４を参照して、負荷２と負荷スイッチ５とハイサイドゲートドライバ１１とがより詳細に示される。
【００３５】
上述のように、ｎＭＯＳトランジスタ６のドレインＤは、正の電圧電源ＶＢＡＴにつながれ、ソースＳは、負荷２の第１の端子７に接続される。負荷２の第２の端子８は、グランドＧＮＤにローサイドスイッチング素子６を介して接続される。
【００３６】
ｎＭＯＳトランジスタ６は、非反転入力および反転入力と出力１８とを有する差動増幅器１５（ここに「駆動差動増幅器」とも称される）によって駆動される。
【００３７】
電圧源１９は、グランドと増幅器の非反転入力１５との間に接続され、固定された基準電圧Ｖｒｅｆを駆動差動増幅器１５へと提供する。
【００３８】
ハイサイドゲートドライバ１１は、制御ロジック１０（図３）によって制御されるプログラム可能な電流源２０を含む。プログラム可能な電流源２０は、電源線ＶＤＤとグランドＧＮＤとの間に配置された、第１の電流源２１と、第１のスイッチ２２と、第２のスイッチ２３と、第２の電流源２４とを備える。プログラム可能な電流源２０は、正の傾きおよび負の傾きを有する可変電流を提供することができる。プログラム可能な電流源２０は、制御電流ｉＣＴＲＬを駆動差動増幅器１５の反転入力にノード２５を介して提供する。
【００３９】
ハイサイドゲートドライバ１１は、フィードバック入力１３と駆動差動増幅器１５の反転入力との間の、ノード２５を介するフィードバック経路２６を含む。経路２６は、直列電圧微分素子２７を含む。電圧微分素子２７は、キャパシタ２７の形態をとる。しかし、信号プロセッサ（図示しない）といった、他の形態の電圧微分素子２７が使用されることができる。信号プロセッサ（図示しない）を電圧微分素子２７として使用することは、電圧微分素子２７の特性を可変とすることを可能とすることができる。
【００４０】
ハイサイドゲートドライバ１１は、ハイすなわちオン、またはローすなわちオフに、駆動信号を出力１８において選択的に固定するための任意回路２８を含んでもよい。レベル固定回路２８は、それぞれ非反転および反転入力とそれぞれ出力３６、３７とを有する、第１のおよび第２の差動増幅器２９、３０を含む。各非反転入力は、差動増幅器１５の出力１８に接続され、各反転入力は、それぞれ電圧源３８、３９に接続される。電圧源３８、３９は、オンおよびオフ状態それぞれのためのクランプ閾値を提供する。第１の電圧源３８のクランプ閾値は、たとえばちょうど、１００ｍＶのオーダーより下、オン電圧レベルより下であり、第２の電圧閾値３９のクランプ閾値は、ちょうどたとえば、１００ｍＶのオーダーより上、オフ電圧レベルより上である。第１のおよび第２の差動増幅器２９、３０は、駆動信号がそれぞれオンまたはオフであるかを決定するために使用される。
【００４１】
固定回路２８は、第１および第２の２入力ＡＮＤゲート４０、４１を含む。第１および第２の差動増幅器２９、３０の出力３６、３７は、ＡＮＤゲート４０、４１のそれぞれの第１の入力に接続される。制御ロジック１０（図３）は、制御信号ＯＦＦ、ＯＮを、ＡＮＤゲート４０、４１のそれぞれの第２の入力に提供する。ＡＮＤゲート４０、４１は、第１および第２のスイッチ４４、４５を制御するそれぞれの出力４２、４３を有しており、第１および第２のスイッチ４４、４５は、正の電源レイル２×ＶｒｅｆとグランドＧＮＤとの間においてトーテムポール構成に配置されており、またキャパシタ２７とノード２５との間においてフィードバック経路２６に接続されるタップ４６を有する。Ｖｒｅｆは、たとえば、１．２Ｖ程度のバンドギャップ電圧であることができる。しかし、Ｖｒｅｆは、他の値をとることができる。
【００４２】
ハイサイドゲートドライバ１１は、任意の非反転バッファ４７を、駆動差動増幅器１５の出力１８と駆動出力１５との間に含んでもよい。非反転バッファ４７は、正の電源レイルＶＣＰとグランドＧＮＤとの間でプッシュプル構成に配置された、ｎＭＯＳトランジスタ４８とｐＭＯＳトランジスタ４９とを備えてもよい。非反転バッファ４７は、正しいゲート電圧を最終的に確立するのに役立つ抵抗バイパス５０を含む。抵抗バイパス５０は、抵抗の形態をとる。
【００４３】
ハイサイドゲートドライバ１１は、フィードバック入力１３とキャパシタ２７との間に接続される任意のプリスケーラー５１を含んでもよい。プリスケーラー５１は、ドライバ出力電圧ＶＯＵＴを降圧させるために使用されることができる。プリスケーラー５１は、電圧分圧器の形態をとることができる。
【００４４】
ハイサイドゲートドライバ１１はまた、ドライバ出力１２とフィードバック入力１３との間にスイッチ５２を含んでもよい。このスイッチは、ＥＭＣ耐性を向上させるために、低値のオーム性ゲート短絡を確実にさせるのに役立てるために使用されることができる。スイッチ５２は、ｎＭＯＳゲート−ソースの形態をとることができる。スイッチは、ゲート出力４２によって制御されることができる。
【００４５】
動作
図３、４、５ａおよび５ｂを参照して、スルーレート制御は、以下により詳細に説明されるだろう。
【００４６】
コントローラ３は、プリドライバ制御ロジック１０を介して、所望のスルーレートを設定するために使用される。所望のスルーレートは、負荷（たとえばモータコイル、ヒータ素子等）の使用および種類に依存し、電磁放射レベルおよび消費電力を考慮することを伴う。
【００４７】
ターンオン中に、ドライバ出力電圧ＶＯＵＴは以下の方程式（１）、具体的には、
【００４８】
【数１】
2017524300.tif 000003
【００４９】
で与えられる。
制御電流ｉＣＴＲＬが供給される間、駆動信号は、ｎＭＯＳトランジスタ６のゲートに印加され、ゲート電荷ＱＧは増加する。ドライバ出力電圧の変化の速度、すなわちスルーレートは、以下の方程式（２）、具体的には、
【００５０】
【数２】
2017524300.tif 000004
【００５１】
で近似されることができる。
キャパシタ２７の値が固定されても、スルーレートは、プログラム可能な電流源２０を使用して設定されることができる。信号プロセッサ、または他の形態の可変および／またはプログラム可能な電圧微分素子２７が使用される場合は、キャパシタンスの値ＣＦＢは、固定されることを必要とせず、このためスルーレートは、電圧微分素子２７を使用して様々に設定されることができる。
【００５２】
図５ａおよび５ｂは、制御ロジック１０からの制御信号のＯＦＦおよびＯＮ挙動の際のドライバ出力電圧ＶＯＵＴを概略的に図示する。
【００５３】
図３、４および５ａを参照して、制御ロジック１０は、制御信号ＯＮをローからハイに切り替える。これはプログラム可能な電流源２０が正の制御電流ｉＣＴＲＬを駆動差動増幅器１５の反転入力に提供することを引き起こす。ドライバ出力電圧ＶＯＵＴが正の電源レイル電圧ＶＢＡＴの１０％にまで上昇を始める前に、伝播遅延ｔｓｔａｒｔが存在する。その後に、出力電圧ＶＯＵＴの増加速度は、（１／ＣＦＢ）ｉＣＲＬによって規定される。出力電圧は、経過時間ｔｓｌｏｐｅ後に、正の電源レイル電圧ＶＢＡＴの９０％に達する。
【００５４】
固定回路２８が使用される場合は、差動増幅器出力１８が上側クランプ閾値電圧レベルを一旦上回ると、回路２８は出力１８、したがってドライバ出力電圧ＶＯＵＴを固定する。
【００５５】
制御ロジック１０はそして、制御信号ＯＮをハイからローへ切り替えることができる。
同様のプロセスは、負荷スイッチ５をオフに切り替えるために使用される。
【００５６】
図３、４および５ｂを参照して、制御ロジック１０は、制御信号ＯＦＦをローからハイへ切り替える。これは、プログラム可能な電流源２０が負制御電流ｉＣＴＲＬを駆動差動増幅器１５の反転入力に提供することを引き起こす。ドライバ出力電圧ＶＯＵＴが１０％の低下を始める前に、伝播遅延ｔｓｔａｒｔが存在する。その後、出力電圧ＶＯＵＴの減少速度は、（１／ＣＦＢ）ｉＣＴＲＬによって規定される。出力電圧は、経過時間ｔｓｌｏｐｅ後に、正の電源レイル電圧ＶＢＡＴの１０％に達する。
【００５７】
固定回路２８が使用される場合、差動増幅器出力１８が上側クランプ閾値電圧レベルを一旦下回ると、回路２８は出力１８、したがってドライバ出力電圧ＶＯＵＴを固定する。
【００５８】
制御ロジック１０はそして、制御信号ＯＦＦをハイからローへ切り替えることができる。
【００５９】
システム１が複数の負荷２を有する複相デバイスを含む場合は、ハイサイドゲートドライバ１１が各スイッチング素子５に対して提供される。このため、三相モータに対して、３つのハイサイドゲートドライバ１１が、提供される。複数のゲートドライバ１１が、同じプリドライバＩＣ４内に提供されてもよい。各ゲートドライバ１１は、それぞれの制御ロジック１０を提供されてもよく、同じ制御ロジック１０を共有してもよい。
【００６０】
ハイサイドゲートドライバ１１は、１つまたは複数の利点を有することができる。
ハイサイドゲートドライバ１１は、ｎＭＯＳトランジスタのパラメータおよび速度のばらつきの影響を受けにくいため、より多様なｎＭＯＳトランジスタとともに使用されることができる。それは、より多様な切り替え負荷とも使用できる。可変電流源２０を介して、スルーレートは、特定の用途に応じてプログラムすることができ、たとえば、負荷インピーダンス、バッテリ電圧および駆動トランジスタパラメータなどを考慮した負荷条件にしたがって調整することができる。ハイサイドゲートドライバ１１は、プリドライバＩＣに容易に実装することができる。既知の標準的なゲート電流制御ドライバ解決策と比較して、本発明は、ブリッジ構成における非重複タイミング、したがって電力効率を最適化する。
【００６１】
上記した実施形態に対して多くの変更を加えることができることが理解されるだろう。
スイッチング素子６の出力ノードがスイッチング素子６の入力ノードに追従するようなフォロワ型の他のスイッチング素子６が使用されることができる。たとえば、ＩＧＢＴが使用されてもよい。
【００６２】
スイッチ負荷は、ローサイドのｎＭＯＳトランジスタを含んでもよく、プリドライバＩＣ４は、ローサイドのｎＭＯＳトランジスタのためのローサイドゲートドライバを含んでもよい。
【図１】
2017524300.tif 000005
【図２】
2017524300.tif 000006
【図３】
2017524300.tif 000007
【図４】
2017524300.tif 000008
【図５ａ】
2017524300.tif 000009
【図５ｂ】
2017524300.tif 000010
【国際調査報告】
2017524300.tif 000011
2017524300.tif 000012