(57)【要約】  ベースパッドは、支持表面上であるピッチだけ間隔を隔てている。任意選択でＣｕまたは他の金属ピラーである導電性部材は、ベースパッドから頂部パッドまで、上に向かって延在する。頂部パッドインターコネクタは、ベースパッド間にインダクタ電流経路を確立する構成で頂部パッドを接続する。
2017513219.tif 000002
【特許請求の範囲】
【請求項１】
三次元（３Ｄ）インダクタであって、
所与のベースパッド支持表面に配置された、あるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドと、
前記第１のベースパッドと整列し、かつ、前記第１のベースパッドに結合されたベースを有し、また、前記第１のベースパッドの上方のある高さに頂部を有する第１の導電性部材と、
前記第２のベースパッドと整列し、かつ、前記第２のベースパッドに結合されたベース、および前記第２のベースパッドの上方の前記高さに頂部を有する第２の導電性部材と、
前記所与のベースパッド支持表面の上方の、前記所与のベースパッド支持表面と対向する所与の頂部パッド支持表面に配置された、前記第１のベースパッドと整列し、かつ、前記第１の導電性部材の前記頂部に結合された第１の頂部パッドと、
前記第２のベースパッドと整列し、かつ、前記第２の導電性部材の前記頂部に結合された、前記所与の頂部パッド支持表面の第２の頂部パッドと、
前記第１の頂部パッドを前記第２の頂部パッドに結合する、前記所与の頂部パッド支持表面の頂部パッドインターコネクタと
を備える三次元（３Ｄ）インダクタ。
【請求項２】
前記第１の導電性部材、前記第１の頂部パッド、前記頂部パッドインターコネクタ、前記第２の頂部パッドおよび前記第２の導電性部材が、前記所与のベースパッド支持表面に対して直角の平面内に、前記第１のベースパッドから前記第２のベースパッドまで蛇行電流経路を確立する、請求項１に記載の３Ｄインダクタ。
【請求項３】
前記第１の導電性部材および前記第２の導電性部材の前記高さおよびピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する２本の腕を有し、前記第１のベースパッドを第１の端子として、また、前記第２のベースパッドを第２の端子として有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項２に記載の３Ｄインダクタ。
【請求項４】
前記第１の導電性部材が第１の金属ピラーであり、前記第２の導電性部材が第２の金属ピラーである、請求項３に記載の３Ｄインダクタ。
【請求項５】
前記第１の金属ピラーが第１の銅（Ｃｕ）ピラーであり、前記第２の金属ピラーが第２のＣｕピラーである、請求項４に記載の３Ｄインダクタ。
【請求項６】
前記第１の導電性部材が、前記第１のベースパッドにはんだ結合されるベース、および前記第１の頂部パッドにはんだ結合される頂部を有する第１のはんだボールであり、また、前記第２の導電性部材が、前記第２のベースパッドにはんだ結合されるベース、および前記第２の頂部パッドにはんだ結合される頂部を有する第２のはんだボールである、請求項３に記載の３Ｄインダクタ。
【請求項７】
前記頂部パッドインターコネクタが第１の頂部パッドインターコネクタであり、前記３Ｄインダクタが、
前記所与のベースパッド支持表面の第３のベースパッドおよび第４のベースパッドであって、前記第１のベースパッド、前記第２のベースパッド、前記第３のベースパッドおよび前記第４のベースパッドが直線軸に沿って整列し、かつ、前記ピッチだけ互いに間隔を隔てた第３のベースパッドおよび第４のベースパッドと、
前記第１のベースパッドおよび前記第２のベースパッドを結合する、前記所与のベースパッド支持表面のベースパッドインターコネクタと、
前記第３のベースパッドと整列し、かつ、前記第３のベースパッドに結合された第３の導電性部材、および前記第４のベースパッドと整列し、かつ、前記第４のベースパッドに結合された第４の導電性部材であって、前記高さを有する第３の導電性部材および第４の導電性部材と、
前記第３の導電性部材の頂部と整列し、かつ、前記第３の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第３の頂部パッド、および前記第４の導電性部材の頂部と整列し、かつ、前記第４の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第４の頂部パッドと、
前記第３の頂部パッドを前記第４の頂部パッドに結合する、前記所与の頂部パッド支持表面の第２の頂部パッドインターコネクタと
をさらに備える、請求項１に記載の３Ｄインダクタ。
【請求項８】
前記第１の導電性部材、前記第１の頂部パッド、前記第１の頂部パッドインターコネクタ、前記第２の導電性部材、前記第２のベースパッド、前記ベースパッドインターコネクタ、前記第３のベースパッド、前記第３の導電性部材、前記第３の頂部パッド、前記第２の頂部パッドインターコネクタ、前記第４の頂部パッドおよび前記第４の導電性部材が、前記所与のベースパッド支持表面の平面に対して直角の基準平面内に、前記第１のベースパッドから前記第４のベースパッドまで蛇行電流経路を確立する、請求項７に記載の３Ｄインダクタ。
【請求項９】
前記第１の導電性部材、前記第２の導電性部材、前記第３の導電性部材および前記第４の導電性部材の前記高さおよびピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する４本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項８に記載の３Ｄインダクタ。
【請求項１０】
前記第１の導電性部材が第１の金属ピラーであり、前記第２の導電性部材が第２の金属ピラーであり、前記第３の導電性部材が第３の金属ピラーであり、前記第４の導電性部材が第４の金属ピラーである、請求項９に記載の３Ｄインダクタ。
【請求項１１】
前記第１の金属ピラー、前記第２の金属ピラー、前記第３の金属ピラーおよび前記第４の金属ピラーが銅で形成される、請求項１０に記載の３Ｄインダクタ。
【請求項１２】
前記第１の導電性部材が、前記第１のベースパッドにはんだ結合されるベース、および前記第１の頂部パッドにはんだ結合される頂部を有する第１のはんだボールであり、前記第２の導電性部材が、前記第２のベースパッドにはんだ結合されるベース、および前記第２の頂部パッドにはんだ結合される頂部を有する第２のはんだボールであり、前記第３の導電性部材が、前記第３のベースパッドにはんだ結合されるベース、および前記第３の頂部パッドにはんだ結合される頂部を有する第３のはんだボールであり、前記第４の導電性部材が、前記第４のベースパッドにはんだ結合されるベース、および前記第４の頂部パッドにはんだ結合される頂部を有する第４のはんだボールである、請求項７に記載の３Ｄインダクタ。
【請求項１３】
前記第１のはんだボール、前記第１の頂部パッド、前記第１の頂部パッドインターコネクタ、前記第２のはんだボール、前記第２のベースパッド、前記ベースパッドインターコネクタ、前記第３のベースパッド、前記第３のはんだボール、前記第３の頂部パッド、前記第２の頂部パッドインターコネクタ、前記第４の頂部パッドおよび前記第４のはんだボールが、前記所与のベースパッド支持表面の平面に対して直角の基準平面内に、前記第１のベースパッドから前記第４のベースパッドまで蛇行電流経路を確立する、請求項１２に記載の３Ｄインダクタ。
【請求項１４】
前記第１のはんだボール、前記第２のはんだボール、前記第３のはんだボールおよび前記第４のはんだボールの前記高さ、および前記ピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する４本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１３に記載の３Ｄインダクタ。
【請求項１５】
前記所与のベースパッド支持表面を含む頂部表面を有する下部基板と、
前記所与の頂部パッド支持表面を含む底部表面を有する頂部支持構造と
をさらに備える、請求項１４に記載の３Ｄインダクタ。
【請求項１６】
前記ベースパッドインターコネクタが第１のベースパッドインターコネクタであり、前記３Ｄインダクタが、
前記所与のベースパッド支持表面の第５のベースパッドおよび第６のベースパッドであって、前記第５のベースパッドおよび前記第６のベースパッドが前記直線軸に沿って整列し、また、前記第４のベースパッド、前記第５のベースパッドおよび前記第６のベースパッドが前記ピッチだけ間隔を隔てる、第５のベースパッドおよび第６のベースパッドと、
前記第５のベースパッドと整列し、かつ、前記第５のベースパッドに結合された第５の導電性部材、および前記第６のベースパッドと整列し、かつ、前記第６のベースパッドに結合された第６の導電性部材であって、前記高さを有する第５の導電性部材および第６の導電性部材と、
前記第５の導電性部材の頂部と整列し、かつ、前記第５の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第５の頂部パッド、および前記第６の導電性部材の頂部と整列し、かつ、前記第６の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第６の頂部パッドと、
前記第４のベースパッドを前記第５のベースパッドに結合する、前記所与のベースパッド支持表面の第２のベースパッドインターコネクタと、
前記第５の頂部パッドを前記第６の頂部パッドに結合する、前記所与の頂部パッド支持表面の第３の頂部パッドインターコネクタと
をさらに備える、請求項７に記載の３Ｄインダクタ。
【請求項１７】
前記第１の導電性部材、前記第１の頂部パッド、前記第１の頂部パッドインターコネクタ、前記第２の導電性部材、前記第２のベースパッド、前記第１のベースパッドインターコネクタ、前記第３のベースパッド、前記第３の導電性部材、前記第３の頂部パッド、前記第２の頂部パッドインターコネクタ、前記第４の頂部パッド、および前記第４の導電性部材、前記第２のベースパッドインターコネクタ、前記第５の導電性部材、前記第３の頂部パッドインターコネクタ、前記第６の頂部パッドおよび前記第６の導電性部材が、前記所与のベースパッド支持表面の平面に対して直角の基準平面内に、前記第１のベースパッドから前記第６のベースパッドまで蛇行電流経路を確立する、請求項１６に記載の３Ｄインダクタ。
【請求項１８】
前記第１の導電性部材、前記第２の導電性部材、前記第３の導電性部材、前記第４の導電性部材、前記第５の導電性部材および前記第６の導電性部材の前記高さおよびピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する６本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１７に記載の３Ｄインダクタ。
【請求項１９】
前記第１の導電性部材、前記第２の導電性部材、前記第３の導電性部材、前記第４の導電性部材、前記第５の導電性部材および前記第６の導電性部材の前記高さおよびピッチが、前記高さに対応する腕の長さ、および前記ピッチに対応する腕の間隔を有する３巻蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１７に記載の３Ｄインダクタ。
【請求項２０】
前記第１の導電性部材が第１の金属ピラーであり、前記第２の導電性部材が第２の金属ピラーであり、前記第３の導電性部材が第３の金属ピラーであり、前記第４の導電性部材が第４の金属ピラーであり、前記第５の導電性部材が第５の金属ピラーであり、前記第６の導電性部材が第６の金属ピラーである、請求項１７に記載の３Ｄインダクタ。
【請求項２１】
前記第１の金属ピラー、前記第２の金属ピラー、前記第３の金属ピラー、前記第４の金属ピラー、前記第５の金属ピラーおよび前記第６の金属ピラーの前記高さおよびピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する６本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項２０に記載の３Ｄインダクタ。
【請求項２２】
前記第１の金属ピラー、第２の金属ピラー、第３の金属ピラー、第４の金属ピラー、第５の金属ピラーおよび第６の金属ピラーが銅で形成される、請求項２０に記載の３Ｄインダクタ。
【請求項２３】
前記所与のベースパッド支持表面を含む頂部表面を有する下部基板と、
前記所与の頂部パッド支持表面を含む底部表面を有する頂部支持構造と
をさらに備える、請求項１６に記載の３Ｄインダクタ。
【請求項２４】
前記頂部支持構造が、前記下部基板によってフリップチップ構成で支持された集積回路（ＩＣ）チップを備え、前記ＩＣチップが前記所与の頂部パッド支持表面を含む底部表面を有する、請求項２３に記載の３Ｄインダクタ。
【請求項２５】
三次元（３Ｄ）インダクタであって、
所与のベースパッド支持表面の対応するベースパッドから、前記所与のベースパッド支持表面と対向する所与の頂部パッド支持表面の対応する頂部パッドまで、ある高さにわたってそれぞれ延在する第１の行の導電性部材および第２の行の導電性部材であって、前記第１の行の導電性部材および前記第２の行の導電性部材が、前記所与のベースパッド支持表面および前記所与の頂部パッド支持表面に対して平行で、かつ、それらの間に存在する所与の巻線軸に対して平行に、かつ、互いに反対側に配置される、第１の行の導電性部材および第２の行の導電性部材と、
前記所与の巻線軸の下方の前記第１の行の導電部材の中の第１の導電性部材のベースパッドから、前記第２の行の導電部材の中の第１の導電性部材のベースパッドまで延在するベース交差コネクタと、
前記所与の巻線軸の上方の前記第２の行の導電性部材の中の前記第１の導電性部材の頂部パッドから、前記第１の行の導電性部材の中の前記第１の導電性部材に隣接する、前記第１の行の導電性部材の中の第２の導電性部材の頂部パッドまで延在する隣接ターンリンクと
を備える三次元（３Ｄ）インダクタ。
【請求項２６】
前記ベース交差コネクタが第１のベース交差コネクタであり、前記隣接ターンリンクが第１の隣接ターンリンクであり、
前記所与の巻線軸の下方の前記第１の行の導電性部材の中の第２の導電性部材のベースパッドから、前記第２の行の導電性部材の中の前記第１の導電性部材に隣接する、前記第２の行の導電性部材の中の第２の導電性部材のベースパッドまで延在する第２のベース交差コネクタと、
前記所与の巻線軸の上方の前記第２の行の導電性部材の中の前記第２の導電性部材の頂部パッドから、前記第１の行の導電性部材の中の前記第２の導電性部材に隣接する、前記第１の行の導電性部材の中の第３の導電性部材の頂部パッドまで延在する第２の隣接ターンリンクと
をさらに備える、請求項２５に記載の３Ｄインダクタ。
【請求項２７】
前記第１の行の導電性部材の中の前記第１の導電性部材が第１の金属ピラーであり、前記第１の行の導電性部材の中の前記第２の導電性部材が第２の金属ピラーである、請求項２６に記載の３Ｄインダクタ。
【請求項２８】
三次元（３Ｄ）ピラー螺旋インダクタであって、
所与のベースパッド支持表面に構成された、あるピッチだけ間隔を隔てた第１のベースパッド、第２のベースパッド、第３のベースパッドおよび第４のベースパッドと、
前記所与のベースパッド支持表面の上方の、ある高さだけ間隔を隔てた、前記所与のベースパッド支持表面と対向する、所与の頂部パッド支持表面に構成された、それぞれ前記第１のベースパッド、第２のベースパッド、第３のベースパッドおよび第４のベースパッドと整列した第１の頂部パッド、第２の頂部パッド、第３の頂部パッドおよび第４の頂部パッドと、
前記第１のベースパッドと前記第３のベースパッドとの間の３Ｄ螺旋導電経路であって、前記第２のベースパッドおよび第４のベースパッドを通過し、
前記第１のベースパッドと整列し、かつ、前記第１のベースパッドに結合されたベース、および前記第１の頂部パッドと整列し、かつ、前記第１の頂部パッドに結合された頂部を有する第１の導電性部材と、
前記第１の頂部パッドから前記第４の頂部パッドまで延在する、前記所与の頂部パッド支持表面の第１の頂部パッドインターコネクタと、
前記第４のベースパッドと整列し、かつ、前記第４のベースパッドに結合されたベース、および前記第４の頂部パッドと整列し、かつ、前記第４の頂部パッドに結合された頂部を有する第２の導電性部材と、
前記第４のベースパッドから前記第２のベースパッドまで延在する、前記所与のベースパッド支持表面のベースパッドインターコネクタと、
前記第２のベースパッドと整列し、かつ、前記第２のベースパッドに結合されたベース、および前記第２の頂部パッドと整列し、かつ、前記第２の頂部パッドに結合された頂部を有する第３の導電性部材と、
前記第２の頂部パッドから前記第３の頂部パッドまで延在する、前記所与の頂部パッド支持表面の第２の頂部パッドインターコネクタと、
前記第３のベースパッドと整列し、かつ、前記第３のベースパッドに結合されたベース、および前記第３の頂部パッドと整列し、かつ、前記第３の頂部パッドに結合された頂部を有する第４の導電性部材と
を備える３Ｄ螺旋導電経路と
を備える三次元（３Ｄ）ピラー螺旋インダクタ。
【請求項２９】
三次元（３Ｄ）インダクタを形成するための方法であって、
インダクタ下部サブアセンブリを製造するステップであって、
基板の所与のベースパッド支持表面に、あるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドを形成するステップと、
前記第１のベースパッドと整列し、かつ、前記第１のベースパッドに結合されたベースを有し、また、前記第１のベースパッドの上方のある高さに頂部を有する第１の導電性部材、および前記第２のベースパッドと整列し、かつ、前記第２のベースパッドに結合されたベース、および前記第２のベースパッドの上方の前記高さの頂部を有する第２の導電性部材を形成するステップと
を含むステップと、
インダクタ頂部サブアセンブリを製造するステップであって、
所与の頂部支持構造の所与の頂部パッド支持表面に、前記ピッチだけ間隔を隔てた第１の頂部パッドおよび第２の頂部パッドを形成するステップと、
前記第１の頂部パッドを前記第２の頂部パッドに結合する頂部パッドインターコネクタを前記所与の頂部パッド支持表面に形成するステップと
を含むステップと、
３Ｄインダクタを形成するために前記インダクタ頂部サブアセンブリを前記インダクタ下部サブアセンブリに組み立てるステップであって、前記第１の頂部パッドおよび前記第２の頂部パッドをそれぞれ前記第１の導電性部材の前記頂部および前記第２の導電性部材の前記頂部に整列させ、かつ、結合するステップを含むステップと
を含む方法。
【請求項３０】
前記頂部パッドインターコネクタが第１の頂部パッドインターコネクタであり、
前記インダクタ下部サブアセンブリを製造するステップが、
前記所与のベースパッド支持表面に第３のベースパッドおよび第４のベースパッドを形成するステップであって、前記第１のベースパッド、前記第２のベースパッド、前記第３のベースパッドおよび前記第４のベースパッドが直線軸に沿って整列し、かつ、前記ピッチだけ互いに間隔を隔てるステップと、
前記第３のベースパッドを前記第４のベースパッドに結合するベースパッドインターコネクタを前記所与のベースパッド支持表面に形成するステップと、
前記第３のベースパッドと整列し、かつ、前記第３のベースパッドに結合された第３の導電性部材、および前記第４のベースパッドと整列し、かつ、前記第４のベースパッドに結合された第４の導電性部材を形成するステップであって、前記第３の導電性部材および前記第４の導電性部材が前記高さを有するステップと
をさらに含み、
前記インダクタ頂部サブアセンブリを製造するステップが、
前記所与の頂部パッド支持表面に、前記第３の導電性部材の頂部と整列し、かつ、前記第３の導電性部材の頂部に結合された第３の頂部パッドを形成し、また、前記所与の頂部パッド支持表面に、前記第４の導電性部材の頂部と整列し、かつ、前記第４の導電性部材の頂部に結合された第４の頂部パッドを形成するステップと、
前記第３の頂部パッドを前記第４の頂部パッドに結合する第２の頂部パッドインターコネクタを前記所与の頂部パッド支持表面に形成するステップと
をさらに含む、請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、一般に、集積回路デバイス内のインダクタおよび放射素子に関する。
【背景技術】
【０００２】
インダクタは、様々なアプリケーションのために集積回路（ＩＣ）チップ上に形成または設置することができる。例には、電力レールと直列のインダクタであって、たとえば負荷の高速スイッチングによる電流「スパイク」をフィルタリングするためのインダクタ、およびインダクタおよびコンデンサの様々な相互接続を備えた「ＬＣ」フィルタがある。
【０００３】
知られているＩＣチップインダクタ構造の１つは、平面「ジグザグ」すなわち「蛇行線」（以下「蛇行」）インダクタである。図１は、基板１０４の頂部平面上を延在している蛇行導体１０２で形成された従来の平面蛇行インダクタ１００の１つを示したものである。しかしながら図１に示されている従来の平面蛇行インダクタは、特定の欠点を有することがある。１つは、蛇行導体１０２が基板１０４の表面上で占有する面積、すなわちＬ１およびＷ１の積であろう。別の欠点は、実抵抗Ｒに対するリアクタンス（ω×Ｌ）の比率である、一部には基板１０４の誘電体特性によるその小さいＱ値、Ｑであろう。ＬＣフィルタなどのアプリケーションにおいては、電池の寿命を短くし、また、熱を発生することがある電力消費などの負の影響を有することがある好ましいＱよりも小さいＱは、性能を損なうことがある。
【０００４】
知られている別のＩＣチップインダクタ構造は、「ガラス貫通ビア」すなわち図２Ａおよび図２Ｂに示されているＴＧＶ  ３Ｄインダクタ２００などの「ＴＧＶ」３Ｄインダクタとして知られている三次元（「３Ｄ」）構造である。図２Ａは、ガラス基板２０２の頂部表面２０２Ａに対して直角の方向からの上面図である。図２Ｂは、図２Ａの切断平面１−１からの交差切断投影図である。図２Ａおよび図２Ｂを参照すると、ＴＧＶ  ３Ｄインダクタ２００は、垂直セグメントとしてガラス貫通ビア（ＴＧＶ）２０４を使用し、また、水平セグメントとしてそれぞれ頂部トレースおよび底部トレース２０６および２０８を使用している。
【０００５】
ＴＧＶ  ３Ｄインダクタ２００は、いくつかのアプリケーションでは、匹敵する図１の従来の平面蛇行インダクタ１００と比較すると、より大きいＱおよびより大きいインダクタンスを有することができる。しかしながら関連技術のＴＧＶ  ３Ｄインダクタ２００は、特定の欠点を有することがある。欠点の１つは、ＴＧＶ技術の基本的な態様のため、図２Ａおよび図２ＢにＰ１およびＰ２として示されている最小ピッチ（すなわちＴＧＶ−ＴＧＶ間隔）が所望のピッチよりも広くなることである。その結果、ＴＧＶ  ３Ｄインダクタ２００は、しばしば、好ましい面積または体積よりも広い面積または大きい体積を占有している。
【０００６】
したがってＱが大きく、表面積が狭いＩＣチップインダクタが必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
様々な例示的実施形態は、それらに限定されないが、単位面積当たりまたは単位体積当たりのより大きいインダクタンス、およびより大きいＱ、製造の容易性、知られている従来のＩＣ設計技法および製造技法との両立性を含むことができる特徴および利点を有するインダクタ構造を同じく提供することができる。
【課題を解決するための手段】
【０００８】
様々な例示的実施形態による三次元（３Ｄ）インダクタ例は、あるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドを含むことができる。第１のベースパッドおよび第２のベースパッドは、所与のベースパッド支持表面に配置することができる。第１の導電性部材は、第１のベースパッドと整列し、かつ、該第１のベースパッドに結合されたベースを有し、また、第１のベースパッドの上方のある高さに頂部を有するように配置することができる。一態様では、第２の導電性部材は、第２のベースパッドと整列し、かつ、該第２のベースパッドに結合されたベース、および第２のベースパッドの上方の上記高さの頂部を有することができる。一態様では、第１の頂部パッドは、所与のベースパッド支持表面の上方の、該所与のベースパッド支持表面と対向する所与の頂部パッド支持表面に配置することができ、第１のベースパッドと整列され、かつ、第１の導電性部材の頂部に結合される。関連する態様では、第２の頂部パッドは、所与の頂部パッド支持表面に配置することができ、第２のベースパッドと整列され、かつ、第２の導電性部材の頂部に結合される。一態様では、第１の頂部パッドを第２の頂部パッドに結合する頂部パッドインターコネクタは、所与の頂部パッド支持表面に形成することができる。
【０００９】
一態様では、第１の導電性部材、第１の頂部パッド、頂部パッドインターコネクタ、第２の頂部パッドおよび第２の導電性部材は、所与のベースパッド支持表面の平面に対して直角の基準平面内に、第１のベースパッドから第２のベースパッドまで蛇行電流経路を確立するように配置することができる。
【００１０】
他の態様では、第１の導電性部材、第２の導電性部材、第３の導電性部材および第４の導電性部材の高さおよびピッチは、４本の腕を有する蛇行インダクタを模倣するインダクタを蛇行電流経路が確立するように構成することができる。模倣される蛇行インダクタの腕の長さは、高さに対応することができる。腕の間隔は、ピッチに対応することができる。第１のベースパッドは第１の端子であってもよく、また、第２のベースパッドは第２の端子であってもよい。
【００１１】
様々な例示的実施形態による三次元（３Ｄ）インダクタ例は、第１の行の導電性部材および第２の行の導電性部材を含むことができる。導電性部材は、それぞれ、所与のベースパッド支持表面の対応するベースパッドから対応する頂部パッドまで、ある高さにわたって延在することができる。対応する頂部パッドは、所与のベースパッド支持表面と対向する所与の頂部パッド支持表面に存在させることができる。一態様では、第１の行の導電性部材および第２の行の導電性部材は、所与の巻線軸に対して平行に、かつ、互いに反対側に配置することができる。所与の巻線軸は、所与のベースパッド支持表面と所与の頂部パッド支持表面との間で、これらの支持表面に対して平行にすることができる。ベース交差コネクタは、所与の巻線軸の下方の第１の行の中の第１の導電性部材のベースパッドを、第２の行の中の第１の導電性部材のベースパッドに接続することができる。他の態様では、隣接ターンリンクは、巻線軸の上方の第２の行の中の第１の導電性部材の頂部パッドから、第１の行の中の第１の導電性部材に隣接する、該第１の行の中の第２の導電性部材の頂部パッドまで延在することができる。
【００１２】
様々な例示的実施形態による方法例は、３Ｄインダクタの形成を提供することができ、インダクタ下部サブアセンブリを製造するステップと、インダクタ頂部サブアセンブリを製造するステップと、サブアセンブリを組み立てるステップとを含むことができる。一態様では、インダクタ下部サブアセンブリを形成するステップは、第１のベースパッドと整列し、かつ、該第１のベースパッドに結合されたベースを有する第１の導電性部材を形成するステップに加えて、基板の所与のベースパッド支持表面に、あるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドを形成するステップを含むことができる。一態様では、第１の導電性部材は、第１のベースパッドの上方のある高さに頂部を有することができる。また、方法は、第２ベースパッドと整列し、かつ、該第２のベースパッドに結合されたベース、および、第２のベースパッドの上方の上記高さの頂部を有する第２の導電性部材を形成するステップを同じく含むことができる。様々な例示的実施形態によれば、インダクタ頂部サブアセンブリを製造するステップは、所与の頂部支持構造の所与の頂部パッド支持表面に、ピッチだけ間隔を隔てた第１の頂部パッドおよび第２の頂部パッドを形成するステップを含むことができる。方法は、第１の頂部パッドを第２の頂部パッドに結合する頂部パッドインターコネクタを所与の頂部パッド支持表面に形成するステップをさらに含むことができる。方法例は、３Ｄインダクタを形成するために、インダクタ頂部サブアセンブリをインダクタ下部サブアセンブリに組み立てるステップをさらに含むことができる。一態様では、組み立てるステップは、第１の頂部パッドおよび第２の頂部パッドを、それぞれ第１の導電性部材の頂部および第２の導電性部材の頂部と整列させ、かつ、結合するステップを含むことができる。
【００１３】
添付の図面は、本発明の実施形態の説明を補助するために提供されたものであり、また、単に実施形態を図解するために提供されたものにすぎず、本発明を制限することは意図されていない。
【図面の簡単な説明】
【００１４】
【図１】関連技術の平面蛇行インダクタの平面図である。
【図２Ａ】関連技術のＴＧＶインダクタの上面図である。
【図２Ｂ】図２Ａの関連技術のＴＧＶインダクタの１−１切断平面上の投影である。
【図３Ａ】Ｃｕピラー腕の延長平面に対して平行の投影から見た、１つまたは複数の例示的実施形態による三次元（３Ｄ）ピラー蛇行インダクタの正面図である。
【図３Ｂ】３Ｄピラー蛇行インダクタによって確立された蛇行インダクタ電流経路貫通を示す、図３Ａの注解である。
【図４Ａ】ピラーベース相互接続パターンの一例による、３Ｄピラー蛇行インダクタのＣｕピラーおよびそれらのそれぞれのピラーベースインターコネクタの整列およびピッチの例を示す、図３Ａの切断平面３−３上の投影である。
【図４Ｂ】ピラー頂部接続パターンの一例による、３ＤピラーインダクタのＣｕピラー頂部パッドおよびそれらのそれぞれのピラー頂部インターコネクタを示す、図３Ａの切断平面４−４上の投影である。
【図５Ａ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｂ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｃ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｄ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｅ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｆ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｇ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図５Ｈ】図３Ａの正面図からの、下部基板上における、対応する３Ｄピラー蛇行インダクタ頂部サブアセンブリを使用した、１つまたは複数の例示的実施形態への後続する組立てのための３Ｄピラー蛇行インダクタ下部サブアセンブリの１製造プロセスにおける操作例のスナップショットシーケンスのうちの１つを示す図である。
【図６】図５Ｈの投影５−５からの、３Ｄピラー蛇行インダクタ下部サブアセンブリの下部基板から上に向かって延在するＣｕピラーの整列を示す平面図である。
【図７Ａ】図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリを使用した組立てのために裏返しされる前の、ピラー頂部パッドおよび１つの３Ｄピラー蛇行インダクタ頂部サブアセンブリのピラー頂部インターコネクタの配置の一例の平面図である。
【図７Ｂ】図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリを使用した組立てのために裏返しされた後の、図７Ａの投影６−６からの正面図である。
【図８Ａ】１つまたは複数の例示的実施形態による３Ｄ蛇行インダクタを形成するための、図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリ上への図７Ａ〜図７Ｂの３Ｄピラー蛇行インダクタ頂部サブアセンブリの組立てシーケンスの１スナップショットを示す図である。
【図８Ｂ】１つまたは複数の例示的実施形態による３Ｄ蛇行インダクタを形成するための、図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリ上への図７Ａ〜図７Ｂの３Ｄピラー蛇行インダクタ頂部サブアセンブリの組立てシーケンスの１スナップショットを示す図である。
【図９Ａ】１つまたは複数の例示的実施形態による３Ｄ蛇行インダクタを形成するための、Ｃｕピラーの下部部分を有する修正された３Ｄピラー蛇行インダクタ下部サブアセンブリ上への、Ｃｕピラーの頂部部分を有する修正された３Ｄピラー蛇行インダクタ頂部サブアセンブリの組立てにおける操作例のシーケンスの１スナップショットを示す図である。
【図９Ｂ】１つまたは複数の例示的実施形態による３Ｄ蛇行インダクタを形成するための、Ｃｕピラーの下部部分を有する修正された３Ｄピラー蛇行インダクタ下部サブアセンブリ上への、Ｃｕピラーの頂部部分を有する修正された３Ｄピラー蛇行インダクタ頂部サブアセンブリの組立てにおける操作例のシーケンスの１スナップショットを示す図である。
【図１０】１つまたは複数の例示的実施形態による３Ｄピラー蛇行インダクタの１製造プロセスにおける操作例の１フローの論理線図である。
【図１１Ａ】下部基板の平面に対して直角の投影から見た、１つまたは複数の例示的実施形態による３Ｄピラー長方形螺旋インダクタの正面図である。
【図１１Ｂ】様々な例示的実施形態による３Ｄピラー長方形螺旋インダクタの一例のための、Ｃｕピラーおよびベースパッド相互接続の配置の一例を示す、図１１Ａの切断平面７−７上の投影である。
【図１１Ｃ】様々な例示的実施形態による３Ｄピラー長方形螺旋インダクタの一例のための、Ｃｕピラー頂部パッドおよびそれぞれのピラー頂部パッドインターコネクタの配置の一例を示す、図１１Ａの切断平面８−８上の投影である。
【図１２】一例示的代替実施形態による３Ｄはんだボール蛇行インダクタ下部サブアセンブリの１つの正面図である。
【図１３Ａ】一例示的代替実施形態による３Ｄはんだボール蛇行インダクタを形成するための、修正された３Ｄはんだボール蛇行インダクタ下部サブアセンブリ上への３Ｄはんだボール蛇行インダクタ頂部サブアセンブリの組立て操作の第２の一例のスナップショットを示す図である。
【図１３Ｂ】一例示的代替実施形態による３Ｄはんだボール蛇行インダクタを形成するための、修正された３Ｄはんだボール蛇行インダクタ下部サブアセンブリ上への３Ｄはんだボール蛇行インダクタ頂部サブアセンブリの組立て操作の第２の一例のスナップショットを示す図である。
【図１４Ａ】１つまたは複数の例示的実施形態による３巻Ｃｕピラーコイルインダクタの下部サブアセンブリの平面図である。
【図１４Ｂ】図１４Ａの投影９−９からの正面図である。
【図１５】１つまたは複数の例示的実施形態による３巻ピラーコイルインダクタを形成するために、図１４Ａ〜図１４Ｂのピラーコイルインダクタ下部サブアセンブリ１４００を使用して組み立てるために構成されたＣｕピラーコイルインダクタ上部すなわち頂部サブアセンブリの一例の平面図である。
【図１６Ａ】１つまたは複数の例示的実施形態による３巻ピラーコイルインダクタを形成するための、図１４Ａ〜図１４Ｂのピラーコイルインダクタ下部サブアセンブリ上への図１５のピラーコイルインダクタ頂部サブアセンブリの組立て操作の一例のスナップショットを示す図である。
【図１６Ｂ】１つまたは複数の例示的実施形態による３巻ピラーコイルインダクタを形成するための、図１４Ａ〜図１４Ｂのピラーコイルインダクタ下部サブアセンブリ上への図１５のピラーコイルインダクタ頂部サブアセンブリの組立て操作の一例のスナップショットを示す図である。
【図１７】巻線軸ＷＸの下方で交差しているピラー交差コネクタ、および巻線軸ＷＸの上方を対角線状に通っているピラー隣接ターンリンクを隠れ線で示す、投影１１−１１からの図１６Ｂの３巻ピラーコイルインダクタの上面図である。
【図１８】１つまたは複数の例示的実施形態によるパーソナル通信およびコンピューティングデバイスの一例の機能図の一例を示す図である。
【発明を実施するための形態】
【００１５】
本発明の態様は、特定の例示的実施形態を対象とした以下の説明および関連する図面の中で開示されている。本発明の範囲を逸脱することなく、代替実施形態を工夫することができる。記述されている特定の実施態様例では、様々な構成要素構造および動作の部分が知られている従来の技法から得られ、次いで１つまたは複数の例示的実施形態に従って配置することができる実例が識別されている。そのような実例では、知られている従来の構成要素構造および／または動作の部分の内部詳細は、本発明の概念の潜在的な不明瞭化の回避に役立つべく省略されている。
【００１６】
本明細書において使用されている専門用語は、特定の実施形態を説明するためのものにすぎず、本発明の実施形態を制限することは意図されていない。
【００１７】
本明細書において使用されている「例示的」という語は、「例、実例または例証として働く」ことを意味している。したがって本明細書において使用されている「例示的実施形態」という用語は、ある実施形態が、例、実例または例証として働くが、必ずしも他の実施形態に優る好ましい、または有利なものではないことを意味している。同様に、特徴、利点または動作モードを参照するのに本明細書において使用されている「本発明の実施形態」という用語は、説明されている特徴、利点または動作モードを本発明のすべての実施形態が含むことを意味していないことは理解されよう。
【００１８】
本明細書において使用されているように、単数形の形態には、そうでないことを文脈が明確に示していない限り、複数の形態を同じく含むことが意図されている。「備える」、「備えている」、「含む」および／または「含んでいる」という用語は、本明細書において使用される場合、言及されている特徴、完全体、ステップ、操作、要素および／または構成要素の存在を明示しているが、１つまたは複数の他の特徴、完全体、ステップ、操作、要素、構成要素および／またはそれらのグループの存在または追加を排除するものではない。
【００１９】
特定の実施形態は、たとえば設計および製造の様々なプロセスにおける、またはそれらに関連する操作およびステップの用語で説明されている。明確に言及されているか、または特定の文脈から明らかになる実例を除き、そのような操作およびステップの説明されている順序は、単に例を目的としたものにすぎず、様々な例示的実施形態に従った実践に適用することができる操作またはステップの順序を必ずしも制限するものではないことは理解されよう。
【００２０】
さらに、特定の実施形態は、たとえばコンピューティングデバイスまたはコンピューティングデバイスの要素によって実施することができ、あるいはこれらの制御の下で実施することができる操作、ステップ、アクション、および操作、ステップおよびアクションのシーケンスの用語で説明されている。本開示を読めば、そのような操作、ステップ、アクション、シーケンスおよびそれらの他の組合せは、特定の回路（たとえば特定用途向け集積回路（ＡＳＩＣ））によって、またはこの特定の回路の制御の下で実施することができ、１つまたは複数のプロセッサによって実行されるプログラム命令によって実施することができ、あるいは両方の組合せによって実行することができることは当業者には理解されよう。
【００２１】
したがって、操作、ステップ、アクション、シーケンスおよびそれらの他の組合せは、実行されると、関連するプロセッサに、本明細書において説明されている操作、ステップ、アクション、シーケンスおよび他の組合せを直接または間接的に実施させることができる対応するセットのコンピュータ命令が記憶された任意の形態のコンピュータ可読記憶媒体内で完全に具体化することができることは、そのような当業者には理解されよう。したがって本発明の様々な態様は、多くの異なる形態で具体化することができ、それらのすべては、特許請求される主題の範囲内であることが企図されている。
【００２２】
本開示全体を通して、「パッド」という用語は、説明されている表面に配置された導電構造であって、それには限定されないが、集積回路（ＩＣ）およびＩＣパッケージング分野における通例の慣習に従った意味における「パッド」の構造によって包含される厚さの範囲を含む範囲内の厚さを有する導電構造を意味している。
【００２３】
「導電性部材」という用語は、本開示全体を通して使用されているように、導電構造、たとえば対応する「ベースパッド」と整列し、かつ、該「ベースパッド」に結合された、または対応する「ベースパッド」と整列し、かつ、該「ベースパッド」に結合されるように構成されたベースすなわち底部表面を有し、また、ベースの上方のある「高さ」だけ間隔を隔てた頂部表面であって、「頂部パッド」と呼ばれる対応するパッドと整列し、かつ、該対応するパッドに結合された、または対応するパッドと整列し、かつ、該対応するパッドに結合されるように構成された頂部表面を有する導電ピラー、ポストまたはボールを意味している。
【００２４】
様々な例示的実施形態による三次元（３Ｄ）インダクタの一例は、所与のベースパッド支持表面に配置された、互いにあるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドを含む。所与のベースパッド支持表面は、たとえば所与の下部基板すなわちベース基板の割り当てられた頂部表面領域であってもよい。一態様では、第１の導電性部材（たとえば金属ピラー、ポストまたははんだボール）は、第１のベースパッドと整列させ、かつ、該第１のベースパッドに結合することができ、また、第２の導電性部材は、第２のベースパッドと整列させ、かつ、該第２のベースパッドに結合することができる。他の態様では、第１の導電性部材の頂部は、ベースパッド支持表面の上方に間隔を隔て、かつ、該ベースパッド支持表面と対向させることができる所与の頂部パッド支持表面の第１の頂部パッドに結合することができる。第１の頂部パッドは、第１のベースパッドの上方で、該第１のベースパッドと整列させることができる。他の態様では、第２の導電性部材の頂部は、所与の頂部パッド支持表面の第２の頂部パッドに結合することができ、また、第２の頂部パッドは、第２のベースパッドの上方で、該第２のベースパッドと整列させることができる。頂部パッド支持表面の頂部パッドインターコネクタは、第１の頂部パッドを第２の頂部パッドに結合することができる。
【００２５】
一態様では、第１の導電性部材、第１の頂部パッド、頂部パッドインターコネクタ、第２の頂部パッドおよび第２の導電性部材は、所与のベースパッド支持表面に対して直角の平面内に蛇行電流経路を確立することができる。
【００２６】
例示的実施形態に関連する分野の技術者には理解されるように、第１の導電性部材および第２の導電性部材の高さおよびピッチは、蛇行電流経路が２本の腕を有する蛇行インダクタを模倣するように構成することができる。模倣される蛇行インダクタの腕の長さは、高さに対応することができ、また、腕の間隔は、ピッチに対応することができる。一態様では、第１のベースパッドは第１の端子であってもよく、また、第２のベースパッドは第２の端子であってもよい。
【００２７】
一例では、所与の頂部パッド支持表面は、それ自体がベースすなわち下部基板の上方の別の基板の底部表面であってもよい。たとえば、非制限であるが、１つの所与の頂部パッド支持表面は、フリップチップ構成のＩＣチップをその頂部表面で支持する基板の底部表面であってもよい。別の例として、非制限であるが、１つの所与の頂部パッド支持表面は、所与のベースすなわち下部基板によってフリップチップ構成で支持されたＩＣチップの能動チップ表面であってもよい。
【００２８】
一態様では、様々な例示的実施形態による３Ｄインダクタ例では、導電性部材の各々は金属ピラーであってもよい。たとえば第１の導電性部材は第１の金属ピラーであってもよく、また、第２の導電性部材は第２の金属ピラーであってもよい。より特定の例として、第１の導電性部材は第１の銅（Ｃｕ）ピラーであってもよく、また、第２の導電性部材は第２のＣｕピラーであってもよい。
【００２９】
一態様では、頂部パッドインターコネクタは第１の頂部パッドインターコネクタであってもよく、また、３Ｄインダクタは、所与のベースパッド支持表面に第３のベースパッドおよび第４のベースパッドをさらに備えることができる。他の態様では、第１のベースパッド、第２のベースパッド、第３のベースパッドおよび第４のベースパッドは、直線軸に沿って整列し、かつ、互いにピッチだけ間隔を隔てることができる。
【００３０】
別の態様では、第１のベースパッドおよび第２のベースパッドを結合するベースパッドインターコネクタは、所与のベースパッド支持表面に提供することができる。それらと組み合わせて、第３の導電性部材を第３のベースパッドに整列させ、かつ、該第３のベースパッドに結合することができ、また、第４の導電性部材を第４のベースパッドに整列させ、かつ、該第４のベースパッドに結合することができる。第３の導電性部材および第４の導電性部材は、第１の導電性部材および第２の導電性部材と同じ高さを有することができる。別の態様では、第３の頂部パッドおよび第４の頂部パッドは、所与の頂部パッド支持表面に配置することができる。第３の頂部パッドは、第３の導電性部材の頂部と整列させ、かつ、該第３の導電性部材の頂部に結合することができ、また、第４の頂部パッドは、第４の導電性部材の頂部と整列させ、かつ、該第４の導電性部材の頂部に結合することができる。一態様では、第３の頂部パッドを第４の頂部パッドに結合する第２の頂部パッドインターコネクタは、所与の頂部パッド支持表面で支持することができる。
【００３１】
一態様では、第１の導電性部材、第１の頂部パッド、第１の頂部パッドインターコネクタ、第２の頂部パッドおよび第２の導電性部材、第２のベースパッド、ベースパッドインターコネクタ、第３のベースパッド、第３の導電性部材、第３の頂部パッド、第４の頂部パッドおよび第４の導電性部材は、蛇行電流経路を確立することができる。一態様では、確立される蛇行電流経路は、第１のベースパッドから第４のベースパッドまで、所与のベースパッド支持表面に対して直角の平面内に存在することができる。
【００３２】
本開示を読めば当業者には理解されるように、第１の導電性部材、第２の導電性部材、第３の導電性部材および第４の導電性部材の高さおよびピッチは、４本の腕を有する蛇行インダクタを模倣するインダクタを蛇行電流経路が確立するように構成することができる。模倣される蛇行インダクタは、高さに対応する腕の長さ、およびピッチに対応する腕の間隔を有することができる。第１のベースパッドは第１の端子であってもよく、また、第４のベースパッドは第２の端子であってもよい。
【００３３】
図３Ａは、一例示的実施形態による１つの３Ｄピラーインダクタ構造３００の正面図を示したものである。図３Ｂに示されているように、３Ｄピラーインダクタ構造３００は、一例示的実施形態によれば、蛇行電流経路ＣＰを確立する３Ｄピラー蛇行インダクタ３５０を提供している。一態様では、蛇行インダクタ３５０は、それぞれ金属ピラー例３０２−１、３０２−２．．．３０２−６（集合的に「金属ピラー３０２」）のうちの１つによって形成された６本の腕を含む。金属ピラー３０２は、下部基板３０４のベースパッド支持表面３０４Ｓから頂部支持構造３０６の頂部パッド支持表面３０６Ｓまで、ピラー高さＤ１にわたって延在することができる。「下部」および「上部」などの用語は、図３Ａ〜図３Ｂのシート上の頂部−底部順序を表しており、また、ピラー「高さ」は、ベースパッド支持表面３０４Ｓからの延長を意味しており、これらは、より大きい基準フレーム（たとえば地球）内の配向に必ずしも関連していないことは理解されよう。蛇行電流経路ＣＰは、ベースパッド支持表面３０４Ｓに対して直角の平面内であることは理解されよう。
【００３４】
図４Ａは、ピッチＰ３およびベースパッド支持表面３０４Ｓ上の金属ピラー３０２の配置ならびにそれらの特定の相互接続を示す、図３Ｂの投影２−２からの平面図である。図４Ｂは、頂部支持構造３０６の頂部パッド支持表面３０６Ｓの金属ピラー３０２の頂部の特定の相互接続を示す、図３Ｂの投影３−３からの平面図である。３Ｄピラーインダクタ構造３００の説明されている態様例では、金属ピラー３０２−１、３０２−２．．．３０２−６は、個々に、第１の金属ピラー３０２−１、第２の金属ピラー３０２−２、第３の金属ピラー３０２−３、第４の金属ピラー３０２−４、第５の金属ピラー３０２−５および第６の金属ピラー３０２−６と呼ぶことができる。
【００３５】
一態様では、金属ピラー３０２は銅（Ｃｕ）で形成することができる。導電ピラー３０２にＣｕを使用した例の後続する説明では、簡潔にするために、金属ピラー３０２は「Ｃｕピラー」３０２で参照される。Ｃｕピラー３０２を使用した３Ｄピラーインダクタ構造３００の説明されている態様例では、Ｃｕピラー３０２は、個々に、第１のＣｕピラー３０２−１、第２のＣｕピラー３０２−２、第３のＣｕピラー３０２−３、第４のＣｕピラー３０２−４、第５のＣｕピラー３０２−５および第６のＣｕピラー３０２−６と呼ぶことができる。しかしながらＣｕピラー３０２を参照した説明には、例示的実施形態をＣｕで形成された金属ピラー３０２に限定することは意図されていない。それとは逆に、例示的実施形態は、非制限であるが、アルミニウム（Ａｌ）および様々な銅合金などの代替高コンダクタンス金属の金属ピラー３０２を企図している。さらに、当業者は、本開示を読めば、不当な実験を必要とすることなく、Ｃｕピラー３０２を参照した説明を適合して、Ａｌなどの代替金属を使用した例示的実施形態を実践することができる。
【００３６】
図４Ａを参照すると、下部基板３０４のベースパッド支持表面３０４Ｓに、ピッチＰ３だけ等しく間隔を隔てたベースパッド３０８−１、３０８−２．．．３０８−６（集合的に「ベースパッド３０８」）の軸ＡＸに沿って直線構造を存在させることができる。ベースパッドの各々は、Ｃｕピラー３０２のうちの対応する１つを支持している。３Ｄピラーインダクタ構造３００の説明されている態様例では、ベースパッド３０８−１、３０８−２．．．３０８−６は、個々に、第１のベースパッド３０８−１、第２のベースパッド３０８−２、第３のベースパッド３０８−３、第４のベースパッド３０８−４、第５のベースパッド３０８−５および第６のベースパッド３０８−６と呼ぶことができる。
【００３７】
第１の端子ＴＡは第１のベースパッド３０８−１に接続することができ、また、第２の端子ＴＢは第６のベースパッド３０８−６に接続することができる。第１の端子および第２の端子ＴＡおよびＴＢは、端子として必ずしも特別に構造化される必要はない。たとえば「ＴＡ」および「ＴＢ」は、単純に、それぞれ第１のベースパッド３０８−１および第６のベースパッド３０８−６に適用された参照名称であってもよい。さらに、第１の端子および第２の端子ＴＡおよびＴＢは、ここでは６個である金属ピラー３０２の量の例が偶数であるので、いずれもベースパッド支持表面３０４Ｓに存在している。奇数の数の金属ピラー３０２が選択されると、第１の端子および第２の端子ＴＡおよびＴＢのうちの１つは支持表面３０４Ａに存在し、また、他の１つは頂部パッド支持表面３０６Ｓに存在することになることは理解されよう。
【００３８】
さらに図４Ａを参照すると、同じくベースパッド支持表面３０４Ｓの第１のベースパッドインターコネクタ３１０−１は、第２のベースパッド３０８−２を第３のベースパッド３０８−３に接続することができる。同様に、第２のベースパッドインターコネクタ３１０−２は、第４のベースパッド３０８−４を第５のベースパッド３０８−５に接続することができる。第１のベースパッドインターコネクタ３１０−１および第２のベースパッドインターコネクタ３１０−２は、集合的に「ベースパッドインターコネクタ３１０」と呼ばれることがある。ベースパッドインターコネクタ３１０は、たとえばＣｕまたは別の良好な導電金属で形成することができる。上で説明した、ベースパッドインターコネクタ３１０がベースパッド３０８を接続するパターンは、「ベースパッド相互接続パターン」と呼ぶことができる。
【００３９】
図４Ｂは、軸ＡＸ’に沿って、ベースパッド３０８と整列して配置された６個のピラー頂部パッド３１２−１、３１２−２．．．３１２−６（集合的に「頂部パッド」３１２）を示す、頂部パッド支持表面３０６Ｓの図３Ｂの切断平面３−３からの平面図である。３Ｄピラーインダクタ構造３００の説明されている態様例では、頂部パッド３１２−１、３１２−２．．．３１２−６は、個々に、第１の頂部パッド３１２−１、第２の頂部パッド３１２−２、第３の頂部パッド３１２−３、第４の頂部パッド３１２−４、第５の頂部パッド３１２−５および第６の頂部パッド３１２−６と呼ぶことができる。第１の頂部パッドインターコネクタ３１４−１は、第１の頂部パッド３１２−１を第２の頂部パッド３１２−２に接続する。第２の頂部パッドインターコネクタ３１４−２は、第３の頂部パッド３１２−３を第４の頂部パッド３１２−４に接続し、また、第３の頂部パッドインターコネクタ３１４−３は、第５の頂部パッド３１２−５を第６の頂部パッド３１２−６に接続する。第１の頂部パッドインターコネクタ３１４−１、第２の頂部パッドインターコネクタ３１４−２および第３の頂部パッドインターコネクタ３１４−３は、集合的に「頂部パッドインターコネクタ３１４」と呼ぶことができる。頂部パッドインターコネクタ３１４は、たとえばＣｕまたは別の良好な導電金属で形成することができる。上で説明した、頂部パッドインターコネクタ３１４が頂部パッド３１２を接続するパターンは、「頂部パッド相互接続パターン」と呼ぶことができる。
【００４０】
図３Ａ〜図３Ｂを参照すると、それらのベースパッド３０８が説明したベースパッド相互接続パターンで接続され、また、それらの頂部パッド３１２が説明した頂部パッド相互接続パターンで接続された金属ピラー３０２の上で説明した構造は、蛇行電流経路ＣＰを有する蛇行インダクタ３５０を提供している。すでに説明したように、蛇行電流経路ＣＰは、ベースパッド支持表面３０４Ｓに対して直角の平面内に存在させることができる。一態様では、金属ピラー３０２の高さＤ１およびピッチＰ３は、６本の腕を有する蛇行インダクタを模倣するインダクタを蛇行電流経路ＣＰが確立するように構成することができる。模倣される蛇行インダクタの腕の長さはＤ１に対応することができ、また、腕の間隔はＰ３に対応することができる。第１のベースパッド３０８−１は第１の端子であってもよく、また、第６のベースパッド３０８−６は第２の端子であってもよい。
【００４１】
上で説明した３Ｄピラー蛇行インダクタ３５０は、直線軸ＡＸに沿って配置されたその金属ピラー３０２を示している。これは一例にすぎず、任意の例示的実施形態を制限することは意図されていない。たとえば３Ｄコイルインダクタを形成するためにＸ−Ｙ領域上に配置された金属ピラーおよび他の導電性部材を有する追加態様については、後で本開示の中で説明される。
【００４２】
もう一度図４Ａを参照すると、金属ピラー３０２は、ピッチＰ３だけ等しく間隔を隔てて示されている。これは、単に例を目的としたものにすぎない。一代替態様では、金属ピラー３０２は、非一様に間隔を隔てることも可能である（図には明確に示されていない）。さらに、金属ピラー３０２は、円形の断面で示されている。しかしながら円形の断面は例にすぎず、非制限である。
【００４３】
頂部支持構造３０６に関して、図３Ａは、恣意的に「チップＸ」のラベルが振られたＩＣチップをフリップチップ構造で支持する基板として頂部支持構造３０６を示している。頂部支持構造３０６は単に一例にすぎないことは理解されよう。様々な実施形態による実践は、たとえば、頂部パッド支持表面３０６Ｓの説明された機能を実施するための「チップＸ」などの集積回路チップの表面の使用を含む。
【００４４】
図３Ａ〜図３Ｂおよび図４Ａ〜図４Ｂを参照すると、６個の金属ピラー３０２の量は、単に例を目的としたものにすぎず、例示的実施形態が備えることができる金属ピラー３０２の量を制限することは意図されていない。たとえば、本開示を読めばそっくりそのまま理解されるように、図３Ａ〜図３Ｂによる構造は、たったの３個以下の金属ピラー３０２を持たせて、あるいはたとえば７個以上の金属ピラー３０２を持たせて実現することができる。
【００４５】
図３Ｂを参照すると、一態様では、下部基板３０４のベースパッド支持表面３０４Ｓから頂部支持構造３０６の頂部パッド支持表面３０６Ｓまでに及ぶ分散空間（示されているが、個別にラベルは振られていない）を金属ピラー３０２間に存在させることができる。一態様では、この分散空間にたとえば空気を充填することができる。他の態様では、分散空間に低損失誘電材料を充填することができる。別の態様では、分散空間に磁気材料を充填することができる。
【００４６】
例示的実施形態による３Ｄ蛇行インダクタは、３Ｄピラー蛇行インダクタ３５０例で示されている数よりも少ない巻数からなっていてもよいことは理解されよう。たとえば「１巻」（図には個別にラベルは振られていない）３Ｄピラー蛇行インダクタは、第１の金属ピラー３０２−１、第２の金属ピラー３０２−２および第１の頂部パッドインターコネクタ３１４−１のみを使用して実現することができる。この「１巻」３Ｄ蛇行インダクタの１つの端子は、第１のインダクタ端子リードＴＡ（すなわち第１のベースパッド３０８−１）であってもよく、また、他の端子は第２のベースパッド３０８−２であってもよい。この例では、第１の金属ピラー３０２−１、第１の頂部パッド３１２−１、第１の頂部パッドインターコネクタ３１４−１および第２の金属ピラー３０２−２は、蛇行電流経路（図３Ｂで見ることができるが、個別にラベルは振られていない）を形成することができる。この１巻例は単なる一実施態様にすぎない。本開示の所有を有する当業者は、３Ｄピラー蛇行インダクタ３５０内で、その構成要素構造から１巻３Ｄピラー蛇行インダクタとして使用することができる他の構成要素構造を容易に識別することができる。さらに、そのような当業者には、本開示を読めば、３Ｄピラー蛇行インダクタ３５０は、追加金属ピラー（図３Ａ〜図３Ｂまたは図４Ａ〜図４Ｂには明確に示されていない）および対応する追加ピラー頂部パッドインターコネクタおよびピラーベースパッドインターコネクタを開示されている一般的なパターンで補足することができることが明らかになるはずである。
【００４７】
次に、様々な例示的実施形態による３Ｄピラー蛇行インダクタを製造するための実例プロセスにおける操作例をより詳細に説明する。
【００４８】
図５Ａを参照すると、一開始構造５００−Ａは、支持表面５０２Ｓを有する下部基板５０２を備えることができる。下部基板５０２は、実施態様例では、より大きい下部基板（図５Ａでは完全に見ることはできない）の領域すなわち部分であってもよい。
【００４９】
開始構造５００−Ａは、別の構造実施態様例の説明による可能な不明瞭性がない概念に的を絞るために、図３Ａ〜図３Ｂおよび図４Ａ〜４Ｂのピラーインダクタ構造３００を製造するために構成されている、と仮定して説明される。したがってこの例のために開始構造５００−Ａは、支持表面５０２Ｓに、直線整列軸（図５Ａでは見ることはできない）に沿って配置された６個のベースパッド５０４−１、５０４−２．．．５０４−６（集合的に「ベースパッド」５０４）を有している。直線整列軸は、たとえば図４ＡのＡＸであってもよい。一態様では、ベースパッド５０４は、Ｐ３として仮定されるピッチ（示されているが、個別にラベルは振られていない）だけ間隔を隔てることができる。説明されている態様例では、ベースパッド５０４は、個々に、第１のベースパッド５０４−１、第２のベースパッド５０４−２、第３のベースパッド５０４−３、第４のベースパッド５０４−４、第５のベースパッド５０４−５および第６のベースパッド５０４−６と呼ぶことができる。
【００５０】
同じく下部基板５０２の支持表面５０２Ｓでは、第１のベースパッドインターコネクタ５０６−１は、第２のベースパッド５０４−２を第３のベースパッド５０４−３に接続するように構成され、また、第２のベースパッドインターコネクタ５０６−２は、第４のベースパッド５０４−４を第５のベースパッド５０４−５に接続するように構成されている。したがって第１のベースパッドインターコネクタ５０６−１および第２のベースパッドインターコネクタ５０６−２のこの構造は、図３Ａ〜図３Ｂの下部ベースパッド３０８に対して説明されているベースパッド相互接続パターンに従ってベースパッド５０４を接続する。第１のベースパッド５０４−１に接続されたものとして支持表面５０２Ｓに示されている、「ＴＲ」のラベルが付された導体は、第１の端子として含むことができる。ベースパッド５０４−６に接続されたものとして同じく支持表面５０２Ｓに示されている、「ＴＳ」のラベルが振られた導体は、第２の端子として含むことができる。
【００５１】
図５Ｂを参照すると、一プロセスによる操作は、インプロセス構造５００−Ｂを形成するための、図５Ａの開始構造５００−Ａ上へのパッシベーション層５０８の堆積を含むことができる。パッシベーション層５０８は、たとえばＳｉＯ２であってもよい。しかしながらＳｉＯ２は、パッシベーション層５０８のための材料の単なる一例にすぎない。本開示の考察を有する当業者は、様々な代替を識別することができる。パッシベーション層５０８は、従来のパッシベーション層技法に従って堆積させることができ、必ずしも例示的実施形態に対して特別である必要はない。したがってパッシベーション層５０８を堆積させるための技法のさらに詳細な説明は省略する。パッシベーション層５０８の厚さ（示されているが、個別にラベルは振られていない）は、少なくとも部分的にアプリケーション特化であってもよい。しかしながら特定のアプリケーションに直面し、かつ、本開示を完全に読んだ当業者は、不当な実験を必要とすることなく、パッシベーション層５０８のための適切な厚さまたは厚さの範囲を容易に決定することができる。
【００５２】
図５Ｃを参照すると、パッシベーション層５０８を堆積させた後、エッチングまたは他の知られている除去操作を実施して、インプロセス構造５００−Ｃで示されているように、ベースパッド５０４の頂部表面領域５１０を露出させることができる。露出した頂部表面領域５１０は、一態様では、後続する、たとえば図３Ａ〜図３Ｂのピラーインダクタ構造３００の金属ピラー３０２に対応するＣｕピラー（図５Ｃには示されていない）を堆積させるためのサイトである。したがって露出した頂部表面領域５１０は、Ｃｕピラーの直径に従って寸法化することができる。
【００５３】
図５Ｄを参照すると、ベースパッド５０４の頂部表面領域５１０が露出した後、パッシベーション層５０８の頂部表面（示されているが、個別にラベルは振られていない）にシード層５１２を堆積させることによってインプロセス構造５００−Ｄを形成することができる。示されているように、シード層５１２は、とりわけ、露出した頂部表面領域５１０を覆うことができる。シード層５１２の機能は、この図５Ａ〜図５Ｈのスナップショットシーケンスにおける残りの図を参照して説明されるように、露出した表面領域上のピラーのＣｕ（または代替金属）電気めっきを補助することである。シード層５１２は、たとえばＣｕ、チタン（Ｔｉ）、タンタル（Ｔａ）、または本開示を読めば当業者には明らかになるであろう１つまたは複数の代替を含むことができる。シード層５１２は、たとえば、それらに限定されないが、化学蒸着法（ＣＶＤ）、プラズマ蒸着法（ＰＶＤ）、または本開示を読めばそのような当業者には明らかになるであろう代替技法を含む従来の技法によって堆積させることができる。シード層５１２の厚さ（示されているが、個別にラベルは振られていない）は、少なくとも部分的にアプリケーション特化であってもよい。しかしながら当業者は、本開示に鑑みて従来の技法を適用することにより、不当な実験を必要とすることなく、アプリケーションに適したシード層５１２の厚さを決定することができる。したがって厚さについてのさらなる詳細な説明は省略する。露出した頂部表面領域５１０の真上のシード層５１２の領域は、そのうちの１つの代表例に「５１４」のラベルが振られているが、後続する操作で堆積されるピラーを支持することになる。
【００５４】
次に図５Ｅを参照すると、次いで厚さＤ５のモールド層５１６をシード層５１２の上に堆積させてインプロセス構造５００−Ｅを形成することができる。モールド層５１６は、それには限定されないがＳｉＯ２を含むことができる。ＳｉＯ２の代替は、本開示を読めば当業者には明らかになるであろう。モールド層５１６の厚さＤ５は、一態様では、金属ピラー（たとえば図３Ａ〜図３Ｂの金属ピラー３０２）の所望の長さ（高さ）と実質的に同じにすることができる。他の態様では、モールド層５１６は、たとえば後でより詳細に説明される金属間化合物（ＩＭＣ）（図５Ｅには示されていない）の堆積を提供するために、所望の金属ピラー高さよりも分厚い厚さＤ５を使用して形成することができる。
【００５５】
図５Ｆを参照すると、モールド層５１６中へのピラー凹所５１８のマスキングおよびエッチングにより、そのピラー凹所５１８がすでに露出している頂部表面領域５１０上のシード層５１２の領域と整列しているピラーモールド５２０を有するインプロセス構造５００−Ｆを形成することができる。ピラー凹所５１８は、所望のピラー、たとえば図３Ａ〜図３Ｂの金属ピラー３０２に従って形状化し、かつ、寸法化することができる。ピラー凹所５１８のエッチング技法に関して、本開示の所有を有する当業者は、従来のエッチング技法を選択し、かつ、適合して、不当な実験を必要とすることなく、このエッチングを実施することができる。したがって、さらなる詳細な説明は省略する。
【００５６】
図５Ｇを参照すると、ピラーモールド５２０を形成した後、金属たとえば銅（Ｃｕ）または別の導体をピラー凹所５１８中に高さＤ６まで堆積させることができる。例を目的として、堆積される導体はＣｕであることが仮定される。したがって堆積の結果、インプロセス構造５００−Ｇで示されているように、複数の包み込まれたＣｕピラー５２２が得られる。Ｃｕ（および様々な代替金属）の堆積は、たとえば従来の電気めっき技法を適用することによって実施することができる。Ｃｕが堆積される高さＤ６はＤ５であってもよく、すなわちＣｕはピラー凹所５１８を完全に満たすことができる（図示せず）。一代替態様では、たとえばすでに言及したＩＭＣの後続する堆積を可能にするために、より浅い深さ（示されているように）までＣｕを堆積させることができる。
【００５７】
次に図５Ｈを参照すると、インプロセス構造５００−Ｈを提供するためにピラーモールド５２０を除去することができる。インプロセス構造５００−Ｈは、ベースパッド５０４上で６個のＣｕピラー５２２−１、５２２−２．．．５２２−６（集合的に「Ｃｕピラー５２２」、図には明確にラベルが振られていない）を支持している下部基板５０２を備えることができる。説明されている態様例では、Ｃｕピラー５２２は、個々に、第１のＣｕピラー５２２−１、第２のＣｕピラー５２２−２、第３のＣｕピラー５２２−３、第４のＣｕピラー５２２−４、第５のＣｕピラー５２２−５および第６のＣｕピラー５２２−６と呼ぶことができる。
【００５８】
本開示の後続する節における図５Ｈ参照の便宜上、Ｃｕピラー５２２の頂部すなわち遠位端は、総称的に「ピラー頂部５２２Ａ」と呼ばれ、その一代表例が第１のＣｕピラー５２２−１上にラベルが振られている。
【００５９】
上で説明した製造プロセスは、図３Ａ〜図３Ｂの３Ｄピラー蛇行インダクタ３５０のベースパッド接続パターンに従ってベースパッド５０４を接続する。このインプロセス構造５００−Ｈ例は、３Ｄピラー蛇行インダクタ「下部サブアセンブリ」５００−Ｈと呼ばれる。
【００６０】
図６は、ピッチＰ３だけ間隔を隔て、かつ、軸ＡＸに沿って整列したＣｕピラー５２２を示す、図５Ｈの投影５−５からの上面図である。
【００６１】
図７Ａは、１つまたは複数の例示的実施形態による３Ｄ蛇行インダクタを形成するために、３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈを使用して組み立てるために構成された３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００の一例の平面図である。３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００は、支持表面７０２Ｓを有する頂部支持構造７０２を含むことができる。図７Ｂは、図７Ａの投影６−６からの正面図である。図７Ｂを参照し、かつ、図７Ａのアセンブリスナップショットを参照すると、図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈを使用した組立てのために裏返しにされた後、支持表面７０２Ｓは、下部基板５０２の支持表面５０２Ｓと対向する。
【００６２】
図７Ａを参照すると、支持表面７０２Ｓは、第１の頂部パッド７０４−１、第２の頂部パッド７０４−２、第３の頂部パッド７０４−３、第４の頂部パッド７０４−４、第５の頂部パッド７０４−５および第６の頂部パッド７０４−６（集合的に「ピラー頂部パッド７０４」、図にはラベルは特に示されていない）などのピラー頂部パッドを支持することができる。ピラー頂部パッド７０４は、図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−ＨのＣｕピラー５２２と整列して位置決めされている。例を目的として、示されている３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００は、図３Ａ〜図３Ｂの３Ｄ蛇行インダクタ３５０に示されている頂部パッド相互接続パターンを使用して構成されている。したがって支持表面７０２Ｓの第１のピラー頂部パッドインターコネクタ７０６−１は、第１の頂部パッド７０４−１を第２の頂部パッド７０４−２に接続し、第２のピラー頂部パッドインターコネクタ７０６−２は、第３の頂部パッド７０４−３を第４の頂部パッド７０４−４に接続し、また、第３のピラー頂部パッドインターコネクタ７０６−３は、第５の頂部パッド７０４−５を第６の頂部パッド７０４−６に接続する。簡潔にするために、第１のピラー頂部パッドインターコネクタ７０６−１、第２のピラー頂部パッドインターコネクタ７０６−２および第３のピラー頂部パッドインターコネクタ７０６−３は、集合的に「ピラー頂部パッドインターコネクタ７０６」と呼ばれる。
【００６３】
図８Ａは、図７Ａ〜図７Ｂの３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００を図５Ｈの３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈの上に組み立てる操作８００Ａのスナップショット線図である。操作８００Ａは、図８Ｂに示されている３Ｄ  Ｃｕピラー蛇行インダクタ構造８００Ｂを形成する。
【００６４】
図８Ａを参照すると、図５Ｇを参照して説明したように、ＩＭＣ材料８０２をピラー頂部５２２Ａに配置することができる。ＩＭＣ材料８０２は、たとえばはんだであってもよい。しかしながらはんだは、通常、Ｃｕよりも小さい導電率を有している。したがって一態様では、ピラー頂部パッド７０４へのＣｕピラー頂部５２２Ａの直接Ｃｕ−Ｃｕ結合（図では明確に見ることはできない）を実施することはできない。一態様では、頂部基板−底部基板界面の導電率を大きくするために直接Ｃｕ−Ｃｕ結合が好ましい場合があり、それにより３Ｄピラー蛇行インダクタのＱが大きくなる。
【００６５】
図８Ａに示されているように、３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００および３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈのうちの一方または両方を「ＡＢ」方向に一体で強制することができる。一態様では、この強制は、ピラー頂部パッド７０４とＣｕピラー頂部５２２Ａとの許容可能な整列を維持するように構成することができる。「許容可能な整列」に関して、整列に関する容認性の尤度すなわち窓は、アプリケーション特化であってもよいことは当業者には理解されよう。しかしながら、本開示の考察を有するそのような当業者は、説明されている概念に対してそのような当業者が有している基本的な工学技術を適用することにより、不当な実験を必要とすることなく、容易に容認性の尤度すなわち窓を決定することができる。次いで、ピラー頂部パッド７０４を導電方式でＣｕピラー頂部５２２Ａに結合することができ、それにより図８Ｂに示されているＣｕピラー蛇行インダクタ構造８００Ｂを得ることができる。
【００６６】
説明されている例は、Ｃｕピラー５２２全体を有する３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈ、およびピラー頂部パッド７０４およびピラー頂部パッドインターコネクタ７０６のみを有する３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００を示している。言い換えると、これまでの説明によれば、Ｃｕピラー５２２は、シード層５１２の領域５１４全体にわたってそれらの所望の高さまで形成される。
【００６７】
一代替実施形態では、完成したデバイスのＣｕピラーの全高さであるＣｕピラー５２２の代わりに、それらを、たとえば全高さの１／２または１／３である下部セクションとしてのみ形成することができる。完成したデバイスのＣｕピラーの上部セクションすなわち頂部セクションは、３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００のピラー頂部パッド７０４上に形成することができる。３Ｄピラー蛇行インダクタ上部サブアセンブリおよび下部サブアセンブリが整列すると、Ｃｕピラーの下部セクションは上に向かって延在し、また、Ｃｕピラーの上部セクションは下に向かって延在する。組立てに際して、それらの遠位端が合わされ、かつ、接続される。これにより、たとえば下部基板の支持表面全体にわたって形成された場合に得ることができる高さよりも高いＣｕピラーを有するか、または製造コストがより安価であるか、あるいはその両方である様々な例示的実施形態による３Ｄピラー蛇行インダクタを提供することができる。
【００６８】
図９Ａは、図８Ａと同じ図からの、修正された３Ｄピラー蛇行インダクタ頂部サブアセンブリ９０２を修正された３Ｄピラー蛇行インダクタ下部サブアセンブリ９０４の上に組み立てる組立て操作９００Ａの一例の投影を示したものである。この組立ては、図９Ｂの３Ｄピラー蛇行インダクタ９００Ｂを形成する。新しい構造を説明することによる可能な不明瞭性を回避するために、修正された３Ｄピラー蛇行インダクタ下部サブアセンブリ９０４は、所望の最終高さよりも低い高さＤ７まで形成されているそのＣｕピラー９０６を除くあらゆる点で、３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈと全く同じであることが仮定される。言い換えると、Ｃｕピラー９０６は、Ｃｕピラー５２２と同じベースパッド相互接続パターンを有している。修正された３Ｄピラー蛇行インダクタ頂部サブアセンブリ９０２は、下に向かっている（図９Ａの図面シートに対して）Ｃｕピラー９０８は、高さＤ８だけ下に向かって延在しているピラー頂部パッド７０４の上に形成されていることを除くあらゆる点で、図７Ａ〜図７Ｂの３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００と全く同じであることが仮定される。また、シード層（図９Ａには示されていない）も同じくピラー頂部パッド７０４の上に形成することができる。一態様では、Ｄ７およびＤ８は、同じ高さであっても、異なる高さであってもよい。
【００６９】
図９Ｂは、図９Ａの組立てによって得られる様々な例示的実施形態による３Ｄピラー蛇行インダクタ９００Ｂを示したものである。Ｃｕピラー９０６のそれぞれの遠位端とＣｕピラー９０８との間の結合領域は、様々な例示的実施形態による３Ｄピラーインダクタを製造する一プロセスにおける一フロー１０００のラベルが振られている。図１０を参照すると、操作例は、１００２で開始して１００４へ進行し、図５Ａの下部基板５０２などの下部基板の上に、ある量のベースパッド（たとえば図５Ａのベースパッド５０４）を形成することができる。１００４における形成は、ベースパッドインターコネクタ（たとえば図５Ａのベースパッドインターコネクタ５０６）の形成を含むことができる。一態様では、１００４における形成は、すでに説明したベースパッド相互接続パターンに従ってピラーベースインターコネクタを構成することができる。次に１００６で、フロー１０００は、１００４で形成されたインプロセス構造の上にパッシベーション層を形成することができる。１００６における形成は、たとえば図５Ｂを参照して説明したパッシベーション層５０８の形成に従ったものであってもよい。次に、フロー１０００に従った操作では、１００６でパッシベーション層を形成した後、操作は、１００８における、ベースパッドの頂部を露出させるためのパッシベーション層の一部のエッチングまたはさもなければ除去を含むことができる。１００８におけるエッチングまたは除去は、たとえば図５Ｃを参照してすでに説明した、頂部表面領域５１０を露出させるためのエッチングに従ったものであってもよい。
【００７０】
引き続いて図１０を参照すると、１００８における、ベースパッドの頂部を露出させるためのパッシベーション層の一部のエッチングまたはさもなければ除去の後、操作は、主としてベースパッドの露出した頂部部分を覆うために、１０１０における、層の上へのシード層の堆積を含むことができる。１０１０における堆積は、たとえば図５Ｄを参照してすでに説明したシード層５１２の堆積と同じようにすることができる。次に、１０１０におけるシード層の堆積の後、フロー１０００による操作は、１０１２でモールド層を堆積させることができる。図５Ｄを参照してすでに説明したように、モールド層はたとえばＳｉＯ２であってもよく、また、少なくともピラー（たとえば図３Ａ〜図３ＢのＣｕピラー３０２）の所望の長さの厚さにすることができる。次に、１０１２におけるモールド層の堆積の後、フロー１０００による操作は、１０１４で、ピラーに対応する凹所を形成するために、モールド層の一部をエッチングするかまたはさもなければ除去することができる。この操作の一例は、図５Ｆを参照してすでに説明したピラー凹所５１８の形成である。
【００７１】
図１０を参照すると、１０１４の後、フロー１０００による操作は、１０１６へ進行して、１０１４でエッチングされた凹所にＣｕまたは様々な代替金属を堆積させることができる。一態様では、１０１６における堆積は、ピラーの所望の長さに等しい深さまで堆積させることができる。別の態様では、１０１６における堆積は、図５Ｇを参照してすでに説明したように、モールドの除去に先立つピラーチップ上へのＩＭＰの堆積に適応するために、所望の長さよりも浅い深さまで堆積させることができる。引き続いて図１０を参照すると、１０１６でＣｕまたは他の金属を所望の深さまで堆積させた後、フロー１０００による操作は、１０１８で、ピラーを露出させるためにモールドを除去することができる。結果として得られる構造は、たとえば図５Ｈを参照してすでに説明した、ベース支持ピラーおよび接続構造５００Ｇであってもよい。
【００７２】
引き続いて図１０を参照すると、フロー１０００による操作は、１００５における、基板支持ピラー頂部パッド（たとえば図３Ａ〜図３Ｂのピラー頂部パッド３１０）およびピラー頂部パッドインターコネクタ（たとえば図３Ａ〜図３Ｂの頂部パッドインターコネクタ３１４）を有するピラー頂部接続構造の提供または製造を含むことができる。１００５における操作は、たとえば図７Ａを参照して説明した３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００を形成することができる。次に、１０２０における操作は、ピラー頂部接続構造を１０１８で製造されたベース支持ピラーおよびピラー接続構造の上に配置することができ、次いで１０２２で、図８Ａ〜図８Ｂに示されているように、これらを組み立てて、１つまたは複数の例示的実施形態による３Ｄピラーインダクタを形成することができる。フロー１０００は、次いで１０２４で終了することができる。
【００７３】
一例示的代替実施形態は、３Ｄピラー螺旋インダクタを含むことができる。図１１Ａは、様々な例示的実施形態による３Ｄピラー螺旋インダクタ１１００の一例の正面投影である。３Ｄピラー螺旋インダクタ１１００は、支持表面１１０２Ｓを有する下部基板１１０２、および下部基板１１０２の上方に間隔を隔てた、該下部基板１１０２と平行の上部すなわち頂部支持構造１１０４の上部すなわち頂部支持表面１１０４Ｓを含むことができる。３Ｄピラー螺旋インダクタ１１００は、複数の（たとえば６個の）金属（たとえばＣｕ）ピラー、たとえばＣｕピラー１１０６−１、１１０６−２．．．１１０６−６（集合的に「Ｃｕピラー１１０６」と呼ばれる）を含むことができる。Ｃｕピラー１１０６−１、１１０６−２．．．１１０６−６のラベリングは、左から右への順番ではないことは理解されよう。説明されている態様例では、Ｃｕピラー１１０６は、個々に、第１のＣｕピラー１１０６−１、第２のＣｕピラー１１０６−２、第３のＣｕピラー１１０６−３、第４のＣｕピラー１１０６−４、第５のＣｕピラー１１０６−５および第６のＣｕピラー１１０６−６と呼ぶことができる。
【００７４】
Ｃｕピラー１１０６の各々は、下部基板１１０２の支持表面１１０２Ｓのそれぞれのベースピラーパッド（示されているが、個別にラベルは振られていない）から、頂部支持構造１１０４の表面１１０４Ｓのそれぞれの頂部ピラーパッド（示されているが、個別にラベルは振られていない）まで延在している。一態様では、Ｃｕピラー１１０６は、図８Ａ〜図８Ｂと匹敵し得る組立てのために、ベースピラーパッド上にのみ形成することができる。別の態様では、Ｃｕピラー１１０６は、図９Ａ〜図９Ｂに匹敵し得る組立てのために、ベースピラーパッドおよび頂部ピラーパッドの両方の上に形成することができる。
【００７５】
特徴例についての説明の便宜上、Ｃｕピラー１１０６のベースピラーパッドへの接続は、「Ｃｕピラー１１０６のベース」「への接続」または「Ｃｕピラー１１０６のベース」「に接続する」と呼ばれる。同様の目的で、Ｃｕピラー１１０６の頂部ピラーパッドへの接続は、「Ｃｕピラー１１０６の頂部」「への接続」または「Ｃｕピラー１１０６の頂部」「に接続」する何か、と呼ばれる。
【００７６】
図１１Ｂは、下部基板１１０２の支持表面１１０２Ｓと対向する投影７−７からの断面投影である。図１１Ｂを参照すると、Ｃｕピラー１１０６は、直線軸ＢＸに沿って整列することができ、また、あるピッチだけ均等に間隔を隔てることができる（示されているが、個別にラベルは振られていない）。支持表面１１０２Ｓは、第１のＣｕピラー１１０６−１のベースに接続された第１の端子「ＴＦ」、および第６のＣｕピラー１１０６−６のベースに接続された第２の端子「ＴＧ」を支持することも可能である。たとえば支持表面１１０２Ｓの第１のインダクタベースセグメント１１１０は、第３のＣｕピラー１１０６−３のベースを第２のＣｕピラー１１０６−２のベースに接続する。第１のインダクタベースセグメント１１１０は、ＢＸに対して平行に延在することができる主部分（示されているが、個別にラベルは振られていない）を有することができる。第１のインダクタベースセグメント１１１０の主部分は、ＢＸに対して直角の第１の方向に、第４のＣｕピラー１１０６−４、第５のＣｕピラー１１０６−５および第６のＣｕピラー１１０６−６のそれぞれのベースパッド（示されているが、個別に番号は振られていない）の上部（図１１Ｂの平面に対して）外縁から距離Ｄ１１だけ間隔を隔てることができる。第２のインダクタベースセグメント１１１２は、第４のＣｕピラー１１０６−４のベースを第５のＣｕピラー１１０６−５のベースに接続する。第２のインダクタベースセグメント１１１２も、同様に、ＢＸに対して平行に同じく延在することができる主部分（示されているが、個別にラベルは振られていない）を有することができるが、第６のＣｕピラー１１０６−６のベースパッドの下部外縁から、第１の方向とは逆の第２の方向に距離Ｄ１１だけ間隔を隔てている。
【００７７】
図１１Ｃは、頂部支持構造１１０４の支持表面１１０４Ｓと対向する図１１Ａの切断平面８−８からの断面投影である。図１１Ｃを参照すると、支持表面１１０４Ｓは、第１のインダクタ頂部セグメント１１１４、第２のインダクタ頂部セグメント１１１６および第３のインダクタ頂部セグメント１１１８を支持している。第１のインダクタ頂部セグメント１１１４は、Ｃｕピラー１１０６−１の頂部をＣｕピラー１１０６−２の頂部に接続する。第１のインダクタ頂部セグメント１１１４は、ＢＸに対して平行に延在する主部分（示されているが、個別にラベルは振られていない）を有している。第１のインダクタ頂部セグメント１１１４の主部分は、第４のＣｕピラー１１０６−４、第６のＣｕピラー１１０６−６および第３のＣｕピラー１１０６−３のピラー頂部パッド（示されているが、個別にラベルは振られていない）の上部（図１１Ｂの平面に対して）外縁から第１の方向に、上で説明した距離Ｄ１１だけ間隔を隔てている。第２のインダクタ頂部セグメント１１１６は、第４のＣｕピラー１１０６−４の頂部を第３のＣｕピラー１１０６−３の頂部に接続する。第２のインダクタ頂部セグメント１１１６は、ＢＸに対して平行に延在し、かつ、第６のＣｕピラー１１０６−６のベースパッドの外縁から第２の方向に距離Ｄ１１だけ間隔を隔てた主部分（示されているが、個別にラベルは振られていない）を有している。第３のインダクタ頂部セグメント１１１８は、第５のＣｕピラー１１０６−５の頂部を第６のＣｕピラー１１０６−６の頂部に接続する。第３のインダクタ頂部セグメント１１１８は、ＢＸと整列して延在することができる。
【００７８】
図１１Ａを参照すると、上で説明した構造は、いわゆる３つの長方形ループとして特性化することができる特性を有する螺旋インダクタ電流経路ＩＰを形成する。螺旋インダクタ電流ＩＰのセグメント「ＩＰＴ」および「ＩＰＬ」は、垂直方向に間隔を隔てたセグメント線を使用して描かれているが、これらの線は、多重共平面電流セグメントを表していることは理解されよう。たとえば最も内側のループすなわち第１のループ（示されているが、個別にラベルは振られていない）は、第３のインダクタ頂部セグメント１１１８と相俟って、第５のＣｕピラー１１０６−５および第６のＣｕピラー１１０６−６によって確立されている。第１のループと直列である次の外側のループすなわち第２のループ（示されているが、個別にラベルは振られていない）は、第３のＣｕピラー１１０６−３および第４のＣｕピラー１１０６−４、第２のインダクタベースセグメント１１１２および第２のインダクタ頂部セグメント１１１６によって確立されている。第３のループすなわち最も外側のループは、第２のループによって供給され、また、第１のＣｕピラー１１０６−１および第２のＣｕピラー１１０６−２、第１のインダクタ上部セグメント１１１４および第１のインダクタベースセグメント１１１０によって確立されている。
【００７９】
一態様では、図１１Ａ〜図１１Ｃの構造のサブセクションは、ループの量が少ない（たとえば３つ未満）螺旋インダクタを実現することができる。たとえば第２のＣｕピラー１１０６−２のベースパッドは、第１の端子として割り当てることができ、また、第４のＣｕピラー１１０６−４のベースパッドは、第２の端子として割り当てることができる。第１のＣｕピラー１１０６−１および第６のＣｕピラー１１０６−６は省略することができる。
【００８０】
３Ｄインダクタの様々な代替実施形態は、図３Ａ〜図３Ｂの金属（たとえばＣｕ）ピラー３０２の代わりに、たとえば３Ｄ蛇行インダクタの腕として機能するように構成され、かつ、配置されたはんだボールインダクタセグメントを使用することができる。
【００８１】
図１２は、図３Ａ〜図３Ｂのピラー蛇行インダクタ３５０の金属（たとえばＣｕ）ピラー３０２の代わりにはんだボールインダクタセグメントを有する一代替３Ｄ蛇行インダクタ下部サブアセンブリ１２００を示したものである。図１２の例では、はんだボールインダクタセグメントは、第１のはんだボール１２０２−１、第２のはんだボール１２０２−２、第３のはんだボール１２０２−３、第４のはんだボール１２０２−４、第５のはんだボール１２０２−５および第６のはんだボール１２０２−６（集合的に「はんだボールインダクタセグメント１２０２」、図にはラベルは振られていない）を含む。不必要な説明の追加を回避するために、特に言及されている場合、または文脈からそうではないことが明らかになる場合を除き、この代替３Ｄ蛇行インダクタ下部サブアセンブリ１２００は、図５Ｈの３Ｄ  Ｃｕピラー蛇行インダクタ下部サブアセンブリ５００−Ｈ例と全く同じに構造化されることが仮定される。ラベリングの重複を少なくするために、同様の構造には番号は振られていない。はんだボールインダクタセグメント１２０２は、それぞれぬれ表面に形成することができ、その一代表例に１２０４の番号が振られている。
【００８２】
図１３Ａ〜図１３Ｂは、図１２の３Ｄ蛇行インダクタ下部サブアセンブリ１２００の上に３Ｄ蛇行インダクタ頂部サブアセンブリ１３０２を組み立てる組立てプロセスにおける操作例のスナップショットシーケンスを示したものである。不必要な説明の追加を回避するために、特に言及されている場合、または文脈からそうではないことが明らかになる場合を除き、この３Ｄ蛇行インダクタ頂部サブアセンブリ１３０２は、図７Ａ〜図７Ｂの３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００例と全く同じであることが仮定され、同様の構造には番号は振られていない。一態様では、３Ｄ蛇行インダクタ頂部サブアセンブリ１３０２は、図７Ａのピラー頂部パッド７０４の上に配置されたぬれ表面（図１３Ａ〜図１３Ｂには明確に示されていない）を含むことができる。
【００８３】
図１３Ｂを参照すると、図１３Ａのスナップショットによって示されている組立ての結果は、蛇行電流経路ＬＰを提供する３Ｄ蛇行インダクタ１３５０を提供する。示されているように、蛇行電流経路ＬＰは、はんだボールインダクタセグメント１２０２を支持する平面（示されているが、個別にラベルは振られていない）に対して直角である平面内である。
【００８４】
以上、例示的実施形態および態様について、直線軸、たとえば図４Ａの軸ＡＸに沿って配置されたＣｕピラーを有する例を参照して説明した。１つまたは複数の他の実施形態による３Ｄインダクタは、二次元配置すなわちＸ−Ｙ配置の導電ピラー、たとえばＣｕピラーを有する３Ｄ  Ｃｕピラーインダクタを含むことができる。一態様では、様々な例示的実施形態による二次元配置たとえばＸ−Ｙ配置のＣｕピラーを有する３Ｄ  Ｃｕピラーインダクタの一例は、Ｎ巻Ｃｕピラーコイルインダクタを提供することができる。
【００８５】
一態様では、隣接する２行または２列のＮ個のＣｕピラーを備え、その２行または２列がたとえばＸ方向に延在するＮ巻Ｃｕピラーコイルインダクタを提供することができる。隣接する行と行または列と列との間の間隔は、Ｙ方向にすることができる。巻線軸は、隣接する２行または２列に対して平行で、かつ、その行と行または列と列との間を延在する軸として画定することができる。隣接する行または列のうちのいずれかに沿って、たとえば、他の行または列の対応する反対側のＣｕピラーのベースに対して巻線軸の下方で、Ｙ方向に交差するピラーベース交差コネクタによって、Ｎ個のＣｕピラーの各々のベースをリンクさせることができる。一態様では、結果として得られる構造は、Ｎ個の部分巻線の縦続であってもよい。Ｎ個の部分巻線の各々は、巻線軸をまたいでいる一対の互いに反対側のＣｕピラーで形成することができ、また、ピラーベースインターコネクタによってそれらのそれぞれのピラー頂部でリンクさせることができる。一態様では、ピラーベースインターコネクタは、巻線軸の下方を通過し、かつ、巻線軸によって分岐することができる。他の態様では、Ｎ個の部分巻線の縦続は、隣接する行または列の特定のピラー頂部間の巻線軸の上方を対角線状に交差するＮ−１個の隣接する巻線リンクによってＮ個の全巻線の縦続に形成することができる。
【００８６】
一態様では、様々な例示的実施形態によるＮ巻Ｃｕピラーコイルインダクタの製造は、下部基板の上に、Ｎ個の部分巻線の縦続を形成するためにピラー交差コネクタによってリンクされた説明した行または列のＣｕピラーを有するＮ巻Ｃｕピラーコイルインダクタ下部サブアセンブリの製造を含むことができる。他の態様では、Ｎ−１個の隣接する巻線リンクを有するＮ巻Ｃｕピラーコイルインダクタ上部すなわち頂部サブアセンブリを製造することができる。Ｎ巻Ｃｕピラーコイルインダクタ頂部サブアセンブリは、Ｎ巻Ｃｕピラーコイルインダクタ下部サブアセンブリを使用して組み立てられると、Ｎ−１個の隣接する巻線リンクが巻線軸の上方を対角線状に交差し、Ｎ個の全巻線の縦続を形成するパターンでＣｕピラー頂部を接続するように配置することができる。
【００８７】
図１４Ａは、たとえば下部基板１４０２の支持表面１４０２Ｓに対して直角の方向から見た、１つまたは複数の例示的実施形態による３巻Ｃｕピラーコイルインダクタ（図１４Ａ〜図１４Ｂにはその全体は示されていない）の下部サブアセンブリ１４００の平面図である。図１４Ｂは、図１４Ａの投影９−９からの正面図である。簡潔にするために、「１つまたは複数の例示的実施形態による３巻Ｃｕピラーコイルインダクタの下部サブアセンブリ１４００」という語句は、短縮形態「ピラーコイルインダクタ下部サブアセンブリ」１４００で記述される。後でより詳細に説明されるように、ピラーコイルインダクタ下部サブアセンブリ１４００は、１つまたは複数の例示的実施形態による３巻Ｃｕピラーコイルインダクタを形成するための、ピラーコイルインダクタ上部すなわち頂部サブアセンブリ（図１４Ａ〜図１４Ｂには示されていない）を使用した後続する組立てのために構成することができる。
【００８８】
図１４Ａを参照すると、下部基板１４０２は、より大きい下部基板（図では必ずしも全体を見ることはできない）の一部であってもよい。支持表面１４０２Ｓは、Ｃｕピラー１４０４−１、１４０４−２、１４０４−３、１４０４−４（集合的に「Ｃｕピラー」１４０４）の行、および所与の巻線軸「ＣＸ」の反対側の、Ｃｕピラー１４０６−１、１４０６−２、１４０６−３、１４０６−４（集合的に「Ｃｕピラー」１４０６）の行を支持することができる。本開示を読んだ後の当業者には理解されるように、図１４Ａ〜図１４Ｂに示されている例では、Ｃｕピラー１４０６−４は省略することができる。Ｃｕピラー１４０４の行は、行線「ＴＸ」に沿っていてもよく、また、Ｃｕピラー１４０６の行は、行線「ＶＸ」に沿っていてもよい。行線ＴＸおよびＶＸは、単なる例の目的のために直線として示されており、様々な例示的実施形態に従った実践としては、そのＣｕピラーの非直線Ｘ−Ｙ配置を備えたピラーコイルインダクタを含むことができることは理解されよう。
【００８９】
図１４Ｂを参照すると、Ｃｕピラー１４０４は、ＴＸ行線に沿ってピッチＰ５だけ互いに一様に間隔を隔てることができる。代替実施形態では、Ｃｕピラー１４０４は、非一様に間隔を隔てることができる。一態様では、Ｃｕピラー１４０６は、行線ＴＸに沿ったＣｕピラー１４０４の配置と全く同じか、またはほぼ同じ方法で、行線ＶＸに沿って配置することができる。行線ＴＸから行線ＶＸまでのピッチはＰ６である。ピッチＰ５およびＰ６は、図１に関連する技術のＴＧＶインダクタのピッチＰ１およびＰ２よりも著しく小さくすることができることは理解されよう。
【００９０】
図１４Ｂを参照すると、巻線軸ＣＸは、支持表面１４０２Ｓの上方の高さＤ１４の高い位置に示されている。一態様では、高さＤ１４は、Ｃｕピラー１４０４および１４０６の高さＤ１５のほぼ半分にすることができる。しかしながら一態様では、ピラーコイルインダクタ頂部サブアセンブリは、ピラーコイルインダクタ下部サブアセンブリ１４００が組み立てられる最終ピラーコイルインダクタのＣｕ列（図１４Ａ〜図１４Ｂには必ずしも示されていない）の高さがＤ１５よりも高くなるようにＣｕピラーの頂部セクション（図１４Ａ〜図１４Ｂでは見ることができない）を有することができる。そのような態様では、Ｄ１４は、Ｄ１５の半分よりも高くすることができる。
【００９１】
図１４Ａ〜図１４Ｂを参照すると、示されているＣｕピラー１４０４およびＣｕピラー１４０６は、それぞれのベースパッド（示されているが、個別に番号は振られていない）の上に配置されている。構造の詳細を説明することによる不明瞭性を回避するために、特定のＣｕピラー１４０４または１４０６のそれぞれのピラーパッドへの接続は、特定のＣｕピラー１４０４または１４０６「のベースへの接続」または「のベースに接続する」と呼ばれる。
【００９２】
図１４Ａを参照すると、支持表面１４０２Ｓは、一方の端部（示されているが、個別に番号は振られていない）で、巻線軸ＷＸの下方で交差するＣｕピラー１４０４−１のベースに接続し、また、そのもう一方の端部でＣｕピラー１４０６−１のベースに接続するピラーベース交差コネクタ１４０８−１を支持することができる。同様の方法で、ピラーベース交差コネクタ１４０８−２は、一方の端部で、巻線軸ＣＸの下方で交差するＣｕピラー１４０４−２のベースに接続し、また、Ｃｕピラー１４０６−２のベースに接続する。Ｃｕピラー１４０４−１、１４０６−１、１４０４−２およびピラーベース交差コネクタ１４０８−１の組合せは、３巻ピラーコイルインダクタ下部サブアセンブリ１４００の「第１の部分巻」と呼ぶことができる。
【００９３】
同様の方法で、ベース交差コネクタ１４０８−３は、一方の端部で、巻線軸ＣＸの下方で交差するＣｕピラー１４０４−３のベースに接続し、また、Ｃｕピラー１４０６−３のベースに接続する。ピラーベース交差コネクタ１４０８−２およびＣｕピラー１４０６−２ならびに１４０４−２の組合せは、３巻ピラーコイルインダクタ下部サブアセンブリ１４００の「第２の部分巻」と呼ぶことができる。継続すると、ピラーベース交差コネクタ１４０８−３は、一方の端部で、巻線軸ＣＸの下方で交差するＣｕピラー１４０４−３のベースに接続し、また、Ｃｕピラー１４０６−３のベースに接続する。ピラーベース交差コネクタ１４０８−３およびＣｕピラー１４０６−３ならびにＣｕピラー１４０４−４の組合せは、ピラーコイルインダクタ下部サブアセンブリ１４００の「第３の部分巻」と呼ぶことができる。操作例を説明する目的のために、示されている第１の端子リード１４１０は、ピラー１４０４−１のベースに接続され、また、示されている第２の端子リード１４１２は、ピラー１４０４−４のベースに接続されている。
【００９４】
図１５は、１つまたは複数の例示的実施形態による３巻ピラーコイルインダクタ（図１５ではその全体を見ることはできない）を形成するための、ピラーコイルインダクタ下部サブアセンブリ１４００を使用した組立てのために構成されたＣｕピラーコイルインダクタ上部すなわち頂部サブアセンブリ１５００の一例の平面図である。図１６Ａは、サブアセンブリ１６０１−Ｂとして、ピラーコイルインダクタ下部サブアセンブリ１４００を使用した組立てのために裏返しにされた後の図１５の投影平面１０−１０からのＣｕコイルインダクタ頂部サブアセンブリ１５００の正面図を示したものである。
【００９５】
図１５を参照すると、支持表面１５０２Ｓは、４つのピラー頂部パッドの２つの行、すなわちピラー頂部パッド１５０４−１．．．１５０４−４の行、およびピラー頂部パッド１５０６−１．．．１５０６−４の行を支持している。一態様では、ピラー頂部パッド１５０６−４は省略することができる。ピラー頂部パッド１５０４−１．．．１５０４−４および１５０６−１．．．１５０６−４の行は、Ｃｕコイルインダクタ頂部サブアセンブリ１５００がピラーコイルインダクタ下部サブアセンブリ１４００の上に整列されると、それぞれピラー１４０４−１．．．１４０４−４の頂部およびピラー１４０６−１．．．１４０６−４の頂部と整列して配置することができる。
【００９６】
第１の頂部隣接ターンリンク１５０８−１は、一方の端部（示されているが、個別に番号は振られていない）でピラー１５０６−１に接続し、かつ、ピラー頂部パッド１５０４−２まで対角線状に延在している。第２の頂部隣接ターンリンク１５０８−２は、一方の端部（示されているが、個別に番号は振られていない）でピラー１５０６−２に接続し、かつ、ピラー頂部パッド１５０４−３まで対角線状に延在している。同様の方法で、第３の頂部隣接ターンリンク１５０８−３は、一方の端部（示されているが、個別に番号は振られていない）でピラー頂部パッド１５０６−３に接続し、かつ、ピラー頂部パッド１５０４−４まで対角線状に延在している。
【００９７】
すでに説明した図１６Ａは、Ｃｕピラー１４０４−１．．．１４０４−４およびＣｕピラー１４０６−１．．．１４０６−４（図１６Ａでは明確に見ることはできない）の頂部に形成されたＩＭＧ１６０２によって修正されたピラーコイルインダクタ下部サブアセンブリ１４００上への、上で説明したピラーコイルインダクタ頂部サブアセンブリ１５００の組立てにおける操作の一例のスナップショットを示したものである。サブアセンブリ１５００および１４００のうちの１つまたは両方は、適切な整列で一体で移動させるために、「ＡＢ」軸に沿って強制することができる。図１６Ｂを参照すると、ピラー１４０４−１．．．１４０４−４の頂部へのピラー頂部パッド１５０４−１．．．１５０４−４の結合、およびピラー１４０６−１．．．１４０６−４の頂部へのピラー頂部パッド１５０６−１．．．１５０６−４の結合は、１つまたは複数の例示的実施形態によるピラーコイルインダクタ１６００Ｂを形成する。
【００９８】
図１７は、巻線軸ＣＸの下方で交差するピラー交差コネクタ１４０８−１、１４０８−２および１４０８−３、および巻線軸ＣＸの上方を対角線状に通過するピラー隣接ターンリンク１５０８−１、１５０８−２および１５０８−３を隠れ線で示す、図１６Ｂの投影１１−１１からの３巻ピラーコイルインダクタ１６００Ｂの上面図である。
【００９９】
図１８は、本開示の１つまたは複数の実施形態、たとえば図３Ａ〜図３Ｂ、図４Ａ〜図４Ｂ、図５Ａ〜図５Ｈ、図８Ａ〜図８Ｂ、図９Ａ〜図９Ｂ、図１０、図１１Ａ〜図１１Ｃ、図１２および図１３Ａ〜図１３Ｂのうちの任意の１つまたは複数を参照して説明した実施形態を有利に使用することができる例示的通信システム１８００を示したものである。説明を目的として、図１８は、３つの遠隔ユニット１８２０、１８３０および１８５０、および２つの基地局１８４０を示している。従来のワイヤレス通信システムは、もっと多くの遠隔ユニットおよび基地局を有することができることは認識されよう。遠隔ユニット１８２０、１８３０および１８５０は、開示された例示的実施形態のうちの１つまたは複数、たとえば図３Ａ〜図３Ｂ、図４Ａ〜図４Ｂ、図５Ａ〜図５Ｈ、図８Ａ〜図８Ｂ、図９Ａ〜図９Ｂ、図１０、図１１Ａ〜図１１Ｃ、図１２および図１３Ａ〜図１３Ｂのうちの任意の１つまたは複数を参照して説明した実施形態による１つまたは複数のピラーインダクタを有する集積回路または他の半導体デバイス１８２５、１８３５および１８５５を含む。図１８は、基地局１８４０および遠隔ユニット１８２０、１８３０および１８５０からの順方向リンク信号１８８０および遠隔ユニット１８２０、１８３０および１８５０から基地局１８４０への逆リンク信号１８９０を示している。
【０１００】
図１８では、遠隔ユニット１８２０はモバイル電話として示されており、遠隔ユニット１８３０は携帯型コンピュータとして示されており、また、遠隔ユニット１８５０は、ワイヤレス加入者回線システムにおける固定位置遠隔ユニットとして示されている。これらは、量およびタイプの両方に関して、単なる例にすぎない。たとえば遠隔ユニット１８２０、１８３０および１８５０は、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、パーソナルデータアシスタント（ＰＤＡ）などの携帯型データユニット、ナビゲーションデバイス（ＧＰＳイネーブルデバイスなど）、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、計器読取り機器などの固定位置データユニット、またはデータまたはコンピュータ命令を記憶または検索する任意の他のデバイス、あるいはそれらの任意の組合せのうちの１つ、またはそれらの任意の組合せであってもよい。図１８は、本開示の教示による遠隔ユニットを示しているが、本開示は、示されているこれらの例示的ユニットに限定されない。本開示の実施形態は、試験および特性化のためのメモリおよびオンチップ回路機構を含む能動集積回路機構を有する任意のデバイスに適切に使用することができる。
【０１０１】
たとえば図３Ａ〜図３Ｂ、図４Ａ〜図４Ｂ、図５Ａ〜図５Ｈ、図８Ａ〜図８Ｂ、図９Ａ〜図９Ｂ、図１０、図１１Ａ〜図１１Ｃ、図１２および図１３Ａ〜図１３Ｂのうちの任意の１つまたは複数を参照して説明した、上記開示されたデバイスおよび機能は、コンピュータ可読媒体上に記憶されたコンピュータファイル（たとえばＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲ、等々）の中に設計し、かつ、構成することができる。そのようなファイルの一部またはすべてを、そのようなファイルに基づいてデバイスを製造する製造ハンドラに提供することができる。結果として得られた製品は半導体ウェーハを含み、半導体ウェーハは次いで半導体ダイに切断され、かつ、半導体チップにパッケージされる。次いで、チップは、上で説明したデバイスに使用される。
【０１０２】
情報および信号は、任意の様々な異なる技術および技法のいずれかを使用して表すことができることは当業者には理解されよう。たとえば、上記の説明全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光学場もしくは光学粒子、またはそれらの任意の組合せによって表すことができる。
【０１０３】
さらに、本明細書において開示されている実施形態に関連して説明されている様々な実例論理ブロック、モジュール、回路およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとして実現することができることは当業者には理解されよう。ハードウェアおよびソフトウェアのこの互換性を示すために、様々な実例構成要素、ブロック、モジュール、回路およびステップは、上では、一般にそれらの機能に関して説明されている。そのような機能がハードウェアとして実現されるか、あるいはソフトウェアとして実現されるかどうかは、総合システムに課される特定のアプリケーションおよび設計制約で決まる。当業者は、説明されている機能を特定のアプリケーションごとに可変方式で実現することができるが、そのような実施態様決定は、本発明の範囲を逸脱させるものとして解釈してはならない。
【０１０４】
本明細書において開示されている実施形態に関連して説明されている方法、シーケンスおよび／またはアルゴリズムは、ハードウェアの中、プロセッサによって実行されるソフトウェアモジュールの中、またはその２つの組合せの中で直接具体化することができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野において知られている任意の他の形態の記憶媒体中に常駐させることができる。例示的記憶媒体は、プロセッサが記憶媒体から情報を読み取り、かつ、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替では、記憶媒体はプロセッサと一体であってもよい。
【０１０５】
上記開示は、本発明の実例実施形態を示したものであるが、特許請求の範囲で定義されている本発明の範囲を逸脱することなく、本明細書において様々な変更および修正を加えることができることに留意されたい。本明細書において説明されている本発明の実施形態による方法請求項の機能、ステップ、および／またはアクションは、任意の特定の順序で実施される必要はない。さらに、本発明の要素は、単数で説明し、あるいは特許請求することが可能であるが、単数に対する制限が明確に言及されていない限り、複数が企図されている。
【符号の説明】
【０１０６】
１００  従来の平面蛇行インダクタ
１０２  蛇行導体
１０４  基板
２００  ＴＧＶ  ３Ｄインダクタ
２０２  ガラス基板
２０４  ガラス貫通ビア（ＴＧＶ）
２０６  頂部トレース
２０８  底部トレースおよび
３００  ３Ｄピラーインダクタ構造
３０２、９０６、９０８、１４０４−１、１４０４−２、１４０４−３、１４０４−４、１４０６−１、１４０６−２、１４０６−３、１４０６−４  金属ピラー（Ｃｕピラー）
３０２−１、５２２−１、１１０６−１  第１の金属ピラー（第１のＣｕピラー）
３０２−２、５２２−２、１１０６−２  第２の金属ピラー（第２のＣｕピラー）
３０２−３、５２２−３、１１０６−３  第３の金属ピラー（第３のＣｕピラー）
３０２−４、５２２−４、１１０６−４  第４の金属ピラー（第４のＣｕピラー）
３０２−５、５２２−５、１１０６−５  第５の金属ピラー（第５のＣｕピラー）
３０２−６、５２２−６、１１０６−６  第６の金属ピラー（第６のＣｕピラー）
３０４、５０２、１１０２、１４０２  下部基板
３０４Ｓ  ベースパッド支持表面
３０６、７０２、１１０４  頂部支持構造
３０６Ｓ  頂部パッド支持表面
３０８−１、５０４−１  第１のベースパッド
３０８−２、５０４−２  第２のベースパッド
３０８−３、５０４−３  第３のベースパッド
３０８−４、５０４−４  第４のベースパッド
３０８−５、５０４−５  第５のベースパッド
３０８−６、５０４−６  第６のベースパッド
３１０−１  第１のベースパッドインターコネクタ
３１０−２  第２のベースパッドインターコネクタ
３１２−１、７０４−１  第１の頂部パッド
３１２−２、７０４−２  第２の頂部パッド
３１２−３、７０４−３  第３の頂部パッド
３１２−４、７０４−４  第４の頂部パッド
３１２−５、７０４−５  第５の頂部パッド
３１２−６、７０４−６  第６の頂部パッド
３１４−１  第１の頂部パッドインターコネクタ
３１４−２  第２の頂部パッドインターコネクタ
３１４−３  第３の頂部パッドインターコネクタ
３５０、９００Ｂ  ３Ｄピラー蛇行インダクタ
５００−Ａ  開始構造
５００−Ｂ、５００−Ｃ、５００−Ｄ、５００−Ｅ、５００−Ｆ、５００−Ｇ  インプロセス構造
５００−Ｈ  インプロセス構造（３Ｄピラー蛇行インダクタ下部サブアセンブリ）
５０６−１  第１のベースパッドインターコネクタ
５０６−２  第２のベースパッドインターコネクタ
５０８  パッシベーション層
５１０  ベースパッドの頂部表面領域
５１２  シード層
５１４  シード層の領域
５１６  モールド層
５１８  ピラー凹所
５２０  ピラーモールド
５２２Ａ  ピラー頂部
７００  ３Ｄピラー蛇行インダクタ頂部サブアセンブリ
７０２Ｓ  頂部支持構造７０２の支持表面
７０６−１  第１のピラー頂部パッドインターコネクタ
７０６−２  第２のピラー頂部パッドインターコネクタ
７０６−３  第３のピラー頂部パッドインターコネクタ
８００Ａ  ３Ｄピラー蛇行インダクタ頂部サブアセンブリ７００を３Ｄピラー蛇行インダクタ下部サブアセンブリ５００−Ｈの上に組み立てる操作
８００Ｂ  ３Ｄ  Ｃｕピラー蛇行インダクタ構造
８０２  ＩＭＣ材料
９００Ａ  組立て操作
９０２  修正された３Ｄピラー蛇行インダクタ頂部サブアセンブリ
９０４  修正された３Ｄピラー蛇行インダクタ下部サブアセンブリ
１０００  ３Ｄピラーインダクタを製造する一プロセスにおける一フロー
１１０２Ｓ  下部基板１１０２の支持表面
１１０４Ｓ  頂部支持構造１１０４の頂部支持表面
１１１０  第１のインダクタベースセグメント
１１１２  第２のインダクタベースセグメント
１１１４  第１のインダクタ頂部セグメント
１１１６  第２のインダクタ頂部セグメント
１１１８  第３のインダクタ頂部セグメント
１２００  代替３Ｄ蛇行インダクタ下部サブアセンブリ
１２０４  湿潤化表面
１３０２  ３Ｄ蛇行インダクタ頂部サブアセンブリ
１３５０  ３Ｄ蛇行インダクタ
１４００  ３巻Ｃｕピラーコイルインダクタの下部サブアセンブリ
１４０２Ｓ  下部基板１４０２の支持表面
１４０８−１、１４０８−２、１４０８−３  ピラーベース交差コネクタ
１４１０  第１の端子リード
１４１２  第２の端子リード
１５００  Ｃｕピラーコイルインダクタ頂部サブアセンブリ
１５０２Ｓ  Ｃｕピラーコイルインダクタ頂部サブアセンブリ１５００の支持表面
１５０４−１．．．１５０４−４、１５０６−１．．．１５０６−４  ピラー頂部パッド
１５０８−１  第１の頂部隣接ターンリンク
１５０８−２  第２の頂部隣接ターンリンク
１５０８−３  第３の頂部隣接ターンリンク
１６００Ｂ  ピラーコイルインダクタ
１６０２  ＩＭＧ
１８００  通信システム
１８２０、１８３０、１８５０  遠隔ユニット
１８２５、１８３５、１８５５  集積回路または他の半導体デバイス
１８４０  基地局
１８８０  順方向リンク信号
１８９０  逆リンク信号
【図１】
2017513219.tif 000003
【図２Ａ】
2017513219.tif 000004
【図２Ｂ】
2017513219.tif 000005
【図３Ａ】
2017513219.tif 000006
【図３Ｂ】
2017513219.tif 000007
【図４Ａ】
2017513219.tif 000008
【図４Ｂ】
2017513219.tif 000009
【図５Ａ】
2017513219.tif 000010
【図５Ｂ】
2017513219.tif 000011
【図５Ｃ】
2017513219.tif 000012
【図５Ｄ】
2017513219.tif 000013
【図５Ｅ】
2017513219.tif 000014
【図５Ｆ】
2017513219.tif 000015
【図５Ｇ】
2017513219.tif 000016
【図５Ｈ】
2017513219.tif 000017
【図６】
2017513219.tif 000018
【図７Ａ】
2017513219.tif 000019
【図７Ｂ】
2017513219.tif 000020
【図８Ａ】
2017513219.tif 000021
【図８Ｂ】
2017513219.tif 000022
【図９Ａ】
2017513219.tif 000023
【図９Ｂ】
2017513219.tif 000024
【図１０】
2017513219.tif 000025
【図１１Ａ】
2017513219.tif 000026
【図１１Ｂ】
2017513219.tif 000027
【図１１Ｃ】
2017513219.tif 000028
【図１２】
2017513219.tif 000029
【図１３Ａ】
2017513219.tif 000030
【図１３Ｂ】
2017513219.tif 000031
【図１４Ａ】
2017513219.tif 000032
【図１４Ｂ】
2017513219.tif 000033
【図１５】
2017513219.tif 000034
【図１６Ａ】
2017513219.tif 000035
【図１６Ｂ】
2017513219.tif 000036
【図１７】
2017513219.tif 000037
【図１８】
2017513219.tif 000038
【手続補正書】
【提出日】平成28年9月26日(2016.9.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
三次元（３Ｄ）インダクタであって、
所与のベースパッド支持表面に配置された、あるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドと、
前記第１のベースパッドと整列し、かつ、前記第１のベースパッドに結合されたベースを有し、また、前記第１のベースパッドの上方のある高さに頂部を有する第１の導電性部材と、
前記第２のベースパッドと整列し、かつ、前記第２のベースパッドに結合されたベース、および前記第２のベースパッドの上方の前記高さに頂部を有する第２の導電性部材と、
前記所与のベースパッド支持表面の上方の、前記所与のベースパッド支持表面と対向する所与の頂部パッド支持表面に配置された、前記第１のベースパッドと整列し、かつ、前記第１の導電性部材の前記頂部に結合された第１の頂部パッドと、
前記第２のベースパッドと整列し、かつ、前記第２の導電性部材の前記頂部に結合された、前記所与の頂部パッド支持表面の第２の頂部パッドと、
前記第１の頂部パッドを前記第２の頂部パッドに結合する、前記所与の頂部パッド支持表面の直線軸と整列した頂部パッドインターコネクタと
を備え、前記第１の導電性部材および前記第２の導電性部材の前記高さおよび前記ピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する２本の腕を有し、前記第１のベースパッドを第１の端子として、また、前記第２のベースパッドを第２の端子として有する蛇行インダクタを模倣するインダクタを蛇行電流経路が確立するように構成される三次元（３Ｄ）インダクタ。
【請求項２】
前記第１の導電性部材、前記第１の頂部パッド、前記頂部パッドインターコネクタ、前記第２の頂部パッドおよび前記第２の導電性部材が、前記所与のベースパッド支持表面に対して直角の平面内に、前記第１のベースパッドから前記第２のベースパッドまで前記蛇行電流経路を確立する、請求項１に記載の３Ｄインダクタ。
【請求項３】
前記第１の導電性部材が第１の金属ピラーであり、前記第２の導電性部材が第２の金属ピラーである、請求項１に記載の３Ｄインダクタ。
【請求項４】
前記第１の金属ピラーが第１の銅（Ｃｕ）ピラーであり、前記第２の金属ピラーが第２のＣｕピラーである、請求項３に記載の３Ｄインダクタ。
【請求項５】
前記第１の導電性部材が、前記第１のベースパッドにはんだ結合されるベース、および前記第１の頂部パッドにはんだ結合される頂部を有する第１のはんだボールであり、また、前記第２の導電性部材が、前記第２のベースパッドにはんだ結合されるベース、および前記第２の頂部パッドにはんだ結合される頂部を有する第２のはんだボールである、請求項１に記載の３Ｄインダクタ。
【請求項６】
三次元（３Ｄ）インダクタであって、
所与のベースパッド支持表面に配置された、あるピッチだけ間隔を隔てた第１のベースパッドおよび第２のベースパッドと、
前記第１のベースパッドと整列し、かつ、前記第１のベースパッドに結合されたベースを有し、また、前記第１のベースパッドの上方のある高さに頂部を有する第１の導電性部材と、
前記第２のベースパッドと整列し、かつ、前記第２のベースパッドに結合されたベース、および前記第２のベースパッドの上方の前記高さに頂部を有する第２の導電性部材と、
前記所与のベースパッド支持表面の上方の、前記所与のベースパッド支持表面と対向する所与の頂部パッド支持表面に配置された、前記第１のベースパッドと整列し、かつ、前記第１の導電性部材の前記頂部に結合された第１の頂部パッドと、
前記第２のベースパッドと整列し、かつ、前記第２の導電性部材の前記頂部に結合された、前記所与の頂部パッド支持表面の第２の頂部パッドと、
前記第１の頂部パッドを前記第２の頂部パッドに結合する、前記所与の頂部パッド支持表面の直線軸と整列した第１の頂部パッドインターコネクタと、
前記所与のベースパッド支持表面の第３のベースパッドおよび第４のベースパッドであって、前記第１のベースパッド、前記第２のベースパッド、前記第３のベースパッドおよび前記第４のベースパッドが直線軸に沿って整列し、かつ、前記ピッチだけ互いに間隔を隔てた第３のベースパッドおよび第４のベースパッドと、
前記第１のベースパッドおよび前記第２のベースパッドを結合する、前記所与のベースパッド支持表面のベースパッドインターコネクタと、
前記第３のベースパッドと整列し、かつ、前記第３のベースパッドに結合された第３の導電性部材、および前記第４のベースパッドと整列し、かつ、前記第４のベースパッドに結合された第４の導電性部材であって、前記高さを有する第３の導電性部材および第４の導電性部材と、
前記第３の導電性部材の頂部と整列し、かつ、前記第３の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第３の頂部パッド、および前記第４の導電性部材の頂部と整列し、かつ、前記第４の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第４の頂部パッドと、
前記第３の頂部パッドを前記第４の頂部パッドに結合する、前記所与の頂部パッド支持表面の第２の頂部パッドインターコネクタと
を備える三次元（３Ｄ）インダクタ。
【請求項７】
前記第１の導電性部材、前記第１の頂部パッド、前記第１の頂部パッドインターコネクタ、前記第２の導電性部材、前記第２のベースパッド、前記ベースパッドインターコネクタ、前記第３のベースパッド、前記第３の導電性部材、前記第３の頂部パッド、前記第２の頂部パッドインターコネクタ、前記第４の頂部パッドおよび前記第４の導電性部材が、前記所与のベースパッド支持表面の平面に対して直角の基準平面内に、前記第１のベースパッドから前記第４のベースパッドまで蛇行電流経路を確立する、請求項６に記載の３Ｄインダクタ。
【請求項８】
前記第１の導電性部材、前記第２の導電性部材、前記第３の導電性部材および前記第４の導電性部材の前記高さおよび前記ピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する４本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項７に記載の３Ｄインダクタ。
【請求項９】
前記第１の導電性部材が第１の金属ピラーであり、前記第２の導電性部材が第２の金属ピラーであり、前記第３の導電性部材が第３の金属ピラーであり、前記第４の導電性部材が第４の金属ピラーである、請求項８に記載の３Ｄインダクタ。
【請求項１０】
前記第１の金属ピラー、前記第２の金属ピラー、前記第３の金属ピラーおよび前記第４の金属ピラーが銅で形成される、請求項９に記載の３Ｄインダクタ。
【請求項１１】
前記第１の導電性部材が、前記第１のベースパッドにはんだ結合されるベース、および前記第１の頂部パッドにはんだ結合される頂部を有する第１のはんだボールであり、前記第２の導電性部材が、前記第２のベースパッドにはんだ結合されるベース、および前記第２の頂部パッドにはんだ結合される頂部を有する第２のはんだボールであり、前記第３の導電性部材が、前記第３のベースパッドにはんだ結合されるベース、および前記第３の頂部パッドにはんだ結合される頂部を有する第３のはんだボールであり、前記第４の導電性部材が、前記第４のベースパッドにはんだ結合されるベース、および前記第４の頂部パッドにはんだ結合される頂部を有する第４のはんだボールである、請求項６に記載の３Ｄインダクタ。
【請求項１２】
前記第１のはんだボール、前記第１の頂部パッド、前記第１の頂部パッドインターコネクタ、前記第２のはんだボール、前記第２のベースパッド、前記ベースパッドインターコネクタ、前記第３のベースパッド、前記第３のはんだボール、前記第３の頂部パッド、前記第２の頂部パッドインターコネクタ、前記第４の頂部パッドおよび前記第４のはんだボールが、前記所与のベースパッド支持表面の平面に対して直角の基準平面内に、前記第１のベースパッドから前記第４のベースパッドまで蛇行電流経路を確立する、請求項１１に記載の３Ｄインダクタ。
【請求項１３】
前記第１のはんだボール、前記第２のはんだボール、前記第３のはんだボールおよび前記第４のはんだボールの前記高さ、および前記ピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する４本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１２に記載の３Ｄインダクタ。
【請求項１４】
前記所与のベースパッド支持表面を含む頂部表面を有する下部基板と、
前記所与の頂部パッド支持表面を含む底部表面を有する頂部支持構造と
をさらに備える、請求項１３に記載の３Ｄインダクタ。
【請求項１５】
前記ベースパッドインターコネクタが第１のベースパッドインターコネクタであり、前記３Ｄインダクタが、
前記所与のベースパッド支持表面の第５のベースパッドおよび第６のベースパッドであって、前記第５のベースパッドおよび前記第６のベースパッドが前記直線軸に沿って整列し、また、前記第４のベースパッド、前記第５のベースパッドおよび前記第６のベースパッドが前記ピッチだけ間隔を隔てる、第５のベースパッドおよび第６のベースパッドと、
前記第５のベースパッドと整列し、かつ、前記第５のベースパッドに結合された第５の導電性部材、および前記第６のベースパッドと整列し、かつ、前記第６のベースパッドに結合された第６の導電性部材であって、前記高さを有する第５の導電性部材および第６の導電性部材と、
前記第５の導電性部材の頂部と整列し、かつ、前記第５の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第５の頂部パッド、および前記第６の導電性部材の頂部と整列し、かつ、前記第６の導電性部材の頂部に結合された、前記所与の頂部パッド支持表面の第６の頂部パッドと、
前記第４のベースパッドを前記第５のベースパッドに結合する、前記所与のベースパッド支持表面の第２のベースパッドインターコネクタと、
前記第５の頂部パッドを前記第６の頂部パッドに結合する、前記所与の頂部パッド支持表面の第３の頂部パッドインターコネクタと
をさらに備える、請求項６に記載の３Ｄインダクタ。
【請求項１６】
前記第１の導電性部材、前記第１の頂部パッド、前記第１の頂部パッドインターコネクタ、前記第２の導電性部材、前記第２のベースパッド、前記第１のベースパッドインターコネクタ、前記第３のベースパッド、前記第３の導電性部材、前記第３の頂部パッド、前記第２の頂部パッドインターコネクタ、前記第４の頂部パッド、および前記第４の導電性部材、前記第２のベースパッドインターコネクタ、前記第５の導電性部材、前記第３の頂部パッドインターコネクタ、前記第６の頂部パッドおよび前記第６の導電性部材が、前記所与のベースパッド支持表面の平面に対して直角の基準平面内に、前記第１のベースパッドから前記第６のベースパッドまで蛇行電流経路を確立する、請求項１５に記載の３Ｄインダクタ。
【請求項１７】
前記第１の導電性部材、前記第２の導電性部材、前記第３の導電性部材、前記第４の導電性部材、前記第５の導電性部材および前記第６の導電性部材の前記高さおよび前記ピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する６本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１６に記載の３Ｄインダクタ。
【請求項１８】
前記第１の導電性部材、前記第２の導電性部材、前記第３の導電性部材、前記第４の導電性部材、前記第５の導電性部材および前記第６の導電性部材の前記高さおよび前記ピッチが、前記高さに対応する腕の長さ、および前記ピッチに対応する腕の間隔を有する３巻蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１６に記載の３Ｄインダクタ。
【請求項１９】
前記第１の導電性部材が第１の金属ピラーであり、前記第２の導電性部材が第２の金属ピラーであり、前記第３の導電性部材が第３の金属ピラーであり、前記第４の導電性部材が第４の金属ピラーであり、前記第５の導電性部材が第５の金属ピラーであり、前記第６の導電性部材が第６の金属ピラーである、請求項１６に記載の３Ｄインダクタ。
【請求項２０】
前記第１の金属ピラー、前記第２の金属ピラー、前記第３の金属ピラー、前記第４の金属ピラー、前記第５の金属ピラーおよび前記第６の金属ピラーの前記高さおよび前記ピッチが、腕の長さが前記高さに対応し、また、腕の間隔が前記ピッチに対応する６本の腕を有する蛇行インダクタを模倣するインダクタを前記蛇行電流経路が確立するように構成される、請求項１９に記載の３Ｄインダクタ。
【請求項２１】
前記第１の金属ピラー、前記第２の金属ピラー、前記第３の金属ピラー、前記第４の金属ピラー、前記第５の金属ピラーおよび前記第６の金属ピラーが銅で形成される、請求項１９に記載の３Ｄインダクタ。
【請求項２２】
前記所与のベースパッド支持表面を含む頂部表面を有する下部基板と、
前記所与の頂部パッド支持表面を含む底部表面を有する頂部支持構造と
をさらに備える、請求項１５に記載の３Ｄインダクタ。
【請求項２３】
前記頂部支持構造が、前記下部基板によってフリップチップ構成で支持された集積回路（ＩＣ）チップを備え、前記ＩＣチップが前記所与の頂部パッド支持表面を含む底部表面を有する、請求項２２に記載の３Ｄインダクタ。
【国際調査報告】
2017513219.tif 000039
2017513219.tif 000040
2017513219.tif 000041