(57)【要約】  電子回路は、第１の通信インターフェース及び第２の通信インターフェースと、絶縁回路と、を含む。第１の通信インターフェース及び第２の通信インターフェースは、ＵＳＢ３と互換性がある。絶縁回路は、第１の通信インターフェースと第２の通信インターフェースとの間にあり、すべてのＵＳＢ３通信モードと互換性がある。
2017504898.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ３と互換性のある、第１の通信インターフェース及び第２の通信インターフェースと、
前記第１の通信インターフェースと前記第２の通信インターフェースとの間の絶縁回路と、
を備え、
前記絶縁回路が、すべてのＵＳＢ３通信モードと互換性がある、
電子回路。
【請求項２】
ＵＳＢ２と互換性があり、前記第１の通信インターフェースと前記第２の通信インターフェースと共に取り付けられた、第３の通信インターフェース及び第４の通信インターフェースと、
前記第３の通信インターフェースと前記第４の通信インターフェースとの間の第２の絶縁回路と、
をさらに備え、
前記第２の絶縁回路が、すべてのＵＳＢ２通信モードと互換性がある、
請求項１８に記載の電子回路。
【請求項３】
前記絶縁回路が、容量的絶縁構成要素を含む、請求項１８に記載の電子回路。
【請求項４】
前記容量的絶縁構成要素が、
絶縁コンデンサと、
前記絶縁コンデンサに対応する抵抗ペアと、
を備え、
前記絶縁コンデンサが、前記第１の通信インターフェースと前記第２の通信インターフェースとの間の単方向通信ラインの中にあり、
前記絶縁コンデンサのダウンストリームノードが、１つまたは複数のＶＤＤ電圧ノードと１つまたは複数のアース電圧ノードとに前記対応する抵抗ペアの間に接続されている、
請求項１８に記載の電子回路。
【請求項５】
第１のシリアル通信インターフェース及び第２のシリアル通信インターフェースと、
前記第１のシリアル通信インターフェースと前記第２のシリアル通信インターフェースとの間の絶縁回路と、
を備え、
前記絶縁回路が、２つの異なる通信周波数レベルで動作する、
電子回路。
【請求項６】
前記第１のシリアル通信インターフェース及び前記第２のシリアル通信インターフェースが、ＵＳＢ３と互換性があり、
前記絶縁回路が、すべてのＵＳＢ３通信モードと互換性がある、
請求項１８に記載の電子回路。
【請求項７】
ＵＳＢ２と互換性があり、前記第１のシリアル通信インターフェースと前記第２のシリアル通信インターフェースとに取り付けられた、第３のシリアル通信インターフェース及び第４のシリアル通信インターフェースと、
前記第３のシリアル通信インターフェースと前記第４のシリアル通信インターフェースとの間の第２の絶縁回路と、
をさらに備え、
前記第２の絶縁回路が、すべてのＵＳＢ２通信モードと互換性がある、
請求項６に記載の電子回路。
【請求項８】
前記絶縁回路が、容量的絶縁構成要素を含む、請求項１８に記載の電子回路。
【請求項９】
前記容量的絶縁構成要素が、
絶縁コンデンサと、
前記絶縁コンデンサに対応する抵抗ペアと、
を備え、
前記絶縁コンデンサが、前記第１のシリアル通信インターフェースと前記第２のシリアル通信インターフェースとの間の単方向通信ライン内にあり、
前記絶縁コンデンサのダウンストリームノードが、１つまたは複数のＶＤＤ電圧ノードと１つまたは複数のアース電圧ノードとに前記対応する抵抗ペアの間に接続されている、
請求項８に記載の電子回路。
【請求項１０】
前記２つの異なる通信周波数レベルのうちの１つが、約５Ｇｂｐｓである、請求項１８に記載の電子回路。
【請求項１１】
前記２つの異なる通信周波数レベルが、約１０Ｍｂｐｓの第１の通信周波数レベルと、約５Ｇｂｐｓの第２の通信周波数レベルと、を含む、請求項１８に記載の電子回路。
【請求項１２】
第１の周波数の第１のシリアル通信を受信することと、
前記第１のシリアル通信を、絶縁回路を通して送信することと、
前記第１の周波数よりも大きい第２の周波数の第２のシリアル通信を受信することと、
前記第２のシリアル通信を、前記絶縁回路を通して送信することと、
を備え、
前記絶縁回路が、ガルバニック絶縁を、前記第１の周波数と前記第２の周波数とにおいて提供する、
方法。
【請求項１３】
前記第１のシリアル通信及び前記第２のシリアル通信が、ＵＳＢ３と互換性があり、
前記絶縁回路が、すべてのＵＳＢ３通信モードと互換性がある、
請求項１２に記載の方法。
【請求項１４】
ＵＳＢ２と互換性のある第３のシリアル通信を受信することと、
前記第３のシリアル通信を、すべてのＵＳＢ２通信モードと互換性があり、前記第１の絶縁回路と共に取り付けられた、第２の絶縁回路を通して送信することと、
をさらに備える、請求項１３に記載の方法。
【請求項１５】
前記絶縁回路が、容量的絶縁構成要素を含む、請求項１２に記載の方法。
【請求項１６】
前記容量的絶縁構成要素が、
絶縁コンデンサと、
前記絶縁コンデンサに対応する抵抗ペアと、
を備え、
前記絶縁コンデンサが、第１のシリアル通信インターフェースと第２のシリアル通信インターフェースとの間の単方向通信ラインの中にあり、
前記絶縁コンデンサのダウンストリームノードが、１つまたは複数のＶＤＤ電圧ノードと１つまたは複数のアース電圧ノードとに前記対応する抵抗ペアの間に接続されている、
請求項１５に記載の方法。
【請求項１７】
前記第１の周波数が、約５Ｇｂｐｓである、請求項１２に記載の方法。
【請求項１８】
前記第２の周波数が、約１０Ｇｂｐｓである、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本特許出願は、２０１４年１０月３日に出願された、ＵＳ  Ｐｒｏｖｉｓｉｏｎａｌ  Ｐａｔｅｎｔ  ６２／０５９，６９６に対する優先権を主張し、また、２０１４年１月７日に出願された、ＵＳ  Ｐｒｏｖｉｓｉｏｎａｌ  Ｐａｔｅｎｔ  Ｎｏ．６１／９２４，２７７に対する優先権も主張し、それらの両方は、本明細書により、すべての目的のために、参照により組み込まれる。
【背景技術】
【０００２】
電子デバイスが互いに通信する時、電子デバイスの電気的絶縁またはガルバニック絶縁は、しばしば、通信ストリーム内のノイズを減少または除去するために、または他方の電子デバイスからの電圧スパイクによる、どちらかの電子デバイスの誤動作またはそれへの損傷を防ぐために、必須である。したがって、絶縁回路を電子デバイス間の通信経路内に提供することが必要である。さまざまな種類の絶縁回路が、さまざまなアプリケーションのために作成されてきた。そのような絶縁回路は、容量的、誘導的、または光学的な絶縁手法を、さまざまな他のデジタル絶縁ソリューションに加えて伴うことがある。例示的な容量的絶縁ソリューションは、本発明の譲受人と同じ譲受人に譲渡され、参照により、あたかも本明細書に完全に記載されたかのように本明細書に組み込まれる、ＷＩＰＯ  Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  ＷＯ／２０１２／０６５２２９  Ａ１（２０１２年５月２４に公開）内で提供されている。
【０００３】
電子デバイス間通信のいくつかの実施例は、特にさまざまなユニバーサルシリアルバス（ＵＳＢ）規格によって定義されている。ＵＳＢ２通信のための例示的な絶縁回路は、本発明の譲受人と同じ譲受人に譲渡され、参照により、あたかも本明細書に完全に記載されたかのように本明細書に組み込まれる、ＷＩＰＯ  Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  ＷＯ／２０１２／１５９１６８  Ａ１（２０１２年１１月２９日公開）内で提供されている。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明のいくつかの実施形態は、ＵＳＢ３規格によって定義されるすべての通信モードと互換性がある電子デバイスのための絶縁を可能にする。加えて、いくつかの実施形態は、ＵＳＢ２規格と後方互換性がある。さらに、いくつかの実施形態では、絶縁は、容量的絶縁ソリューションによって提供される。
【０００５】
本発明のいくつかの実施形態は、２つの異なる通信周波数レベルで動作する電子デバイス間の絶縁を可能にする。例えば、いくつかの実施形態では、絶縁回路は、１０Ｍｂｐｓと５Ｇｂｐｓとの通信周波数の両方で動作することができる。
【図面の簡単な説明】
【０００６】
【図１】本発明の少なくとも１つの実施形態を組み込んだ電子システムの、簡略概略図である。
【図２】本発明の少なくとも１つの実施形態を組み込んだ別の電子システムの、簡略概略図である。
【図３】本発明の実施形態による、図１に示した電子システムで使用するためのＵＳＢ３絶縁回路の、簡略概略図である。
【発明を実施するための形態】
【０００７】
本発明のいくつかの実施形態による、電子システム１００が図１に示されている。電子システム１００は、一般に、２つのＵＳＢ３デバイス１０２と１０３との間に接続された、ＵＳＢ３インターフェース回路１０１を含む。ＵＳＢ３インターフェース回路は、一般に、２つのＵＳＢ３デバイス１０２と１０３との間の絶縁保護を用いて、ＵＳＢ２通信とＵＳＢ３通信との全モードを可能にする。２つのＵＳＢ３デバイス１０２及び１０３は、ＵＳＢ３規格と互換性のある任意の適切な電子デバイスであってよい。
【０００８】
ＵＳＢ２規格は、その前のＵＳＢ１規格から発展し、一般に、ＵＳＢ２と互換性があるデバイス間の通信モードに、約１．５Ｍｂｐｓ（ロースピード）と１２Ｍｂｐｓ（フルスピード）と４８０Ｍｂｐｓ（ハイスピード）との速度または周波数であることを要求する。これらの通信モードは、２つの双方向通信ライン上で提供される。２つの追加的なラインは、動力とアースとを、ホストＵＳＢ２デバイスと別の電源を有さない付随の非ホストＵＳＢ２デバイスとの間に提供する。
【０００９】
一方、ＵＳＢ３規格（バージョン３．０と３．１とを参照）は、一般に、ＵＳＢ３と互換性があるデバイス間の通信モードに、約５または１０Ｇｂｐｓ（スーパースピード）の速度または周波数であることを要求する。これらの通信モードは、４つの小振幅差動信号方式（ＬＶＤＳ）単方向通信ライン上に提供され、各方向においてラインがＬＶＤＳペアになっており、各ラインは約４．８Ｇｂｐｓ（これについての多くの説明では５Ｇｂｐｓに切り上げられている）である。各ＬＶＤＳペアは、したがって、一方向で約５Ｇｂｐｓ通信を提供する。４つの単方向通信ラインは、同時的な５〜１０Ｇｂｐｓのアップストリームとダウンストリームとの信号伝達を可能にする。４つの単方向通信ラインは、スーパースピードインターフェースとして知られている。加えて、ＵＳＢ３規格は、さらに、ＵＳＢ２デバイスまたはＵＳＢ１デバイスがＵＳＢ３デバイスに接続された場合のために、ＵＳＢ２規格との後方互換性を要求する。したがって、ＵＳＢ２デバイスの２つの双方向ライン及び電力線及びアース線は、また、ＵＳＢ３デバイス内に、４つのスーパースピード単方向ラインと共に、含まれている。
【００１０】
ＵＳＢ３インターフェース回路１０１の各側面上の、２つの双方向ＵＳＢ２ライン（１０４及び１０５）及び４つの単方向ＵＳＢ３ライン（１０６〜１０９）が、図１に示されている。電力線及びアース線は、簡略化のために示されていない。
【００１１】
ＵＳＢ３インターフェース回路１０１は、一般に、ＵＳＢ２通信経路１１０とＵＳＢ３通信経路１１１とのための回路を含む。したがって、図１は、ＵＳＢ３絶縁機能を２つのサブ機能に概念的に分解したもの、すなわち、双方向ＵＳＢ２信号インターフェースの絶縁（ＵＳＢ２通信経路１１０）と、単方向ＵＳＢ３スーパースピードインターフェースの２重ペアの絶縁（ＵＳＢ３通信経路１１１）と、を示している。２つの双方向ＵＳＢ２ライン１０４及び１０５は、ＵＳＢ２通信経路１１０を通って接続されている。４つの単方向ＵＳＢ３ライン１０６〜１０９は、ＵＳＢ３通信経路１１１を通って接続されている。
【００１２】
ＵＳＢ２デバイスまたはＵＳＢ１デバイスを、ＵＳＢ３デバイス１０２またはＵＳＢ３デバイス１０３のいずれかに接続することができるため、ＵＳＢ３規格は、任意の２つのＵＳＢデバイス間で、両方のデバイスに対して可能な限り最高の速度の接続を確立するための、段階的な列挙プロセス（ロースピード、フルスピード、ハイスピード、またはスーパースピード）を要求する。いくつかの実施形態では、ＵＳＢデバイスは、通信モードを自動的に認識し、解決する。このプロセスによると、ＵＳＢ３デバイスが（任意の規格の）別のＵＳＢデバイスの存在を検出すると、ＵＳＢ３デバイスは、最初に、ロースピードまたはフルスピードで、２つの双方向ＵＳＢ２ライン（例えば、１０４及び１０５）を通して接続することを試みる。フルスピードの通信が確立されると、ＵＳＢ３デバイスは、さらに、ハイスピードの通信を、２つの双方向ＵＳＢ２ライン（例えば、１０４及び１０５）を通して確立することを試みる。他方のＵＳＢデバイスがより速い速度の能力がない場合、その試みは失敗し、ＵＳＢ３デバイスは、このＵＳＢデバイスと通信するために、フルスピード通信モードに戻り、ＵＳＢ３デバイスは、４つの単方向ＵＳＢ３ライン（例えば、１０６〜１０９）を起動する点には絶対に到達しない。しかしながら、ハイスピード通信が成功した場合、通信はこの速度で確立される。
【００１３】
この時点まで、列挙プロセスは、ＵＳＢ２デバイスのための列挙プロセスに類似であり、４つの単方向ＵＳＢ３ライン（例えば、１０６〜１０９）を伴っていない。したがって、ＵＳＢ２デバイスは、通信速度を増加するよう試みることをこの時点で止め、それは、ＵＳＢ２デバイスがその可能な限りの最高速度に達したからである。一方、ＵＳＢ３デバイスは、デバイスが４つの単方向ＵＳＢ３ライン（例えば、１０６〜１０９）上で検出された場合、スーパースピードまで近づくことをさらに試みる。しかしながら、このステップは、５Ｇｂｐｓの速度に直結しない。代わりに、ＵＳＢ３デバイスは、最初に、ＵＳＢ２部分を通してやり取りした特別な情報シーケンスを使用して、さらにずっと遅い速度の通信（約１０Ｍｂｐｓ）を、４つの単方向ＵＳＢ３ライン（例えば、１０６〜１０９）を通して確立することを試みる。ＵＳＢ２部分を通してやり取りした特別な情報シーケンスが、取り付けられたＵＳＢデバイスがＵＳＢ３規格と互換性があると示さない場合、ＵＳＢ３デバイスは、他方のＵＳＢデバイスとのさらなる通信のために、２つの双方向ＵＳＢ２ライン（例えば、１０４及び１０５）上でのハイスピード通信モードに戻る。しかしながら、ＵＳＢ２部分を通してやり取りした特別な情報シーケンスが、取り付けられたＵＳＢデバイスがＵＳＢ３規格と互換性があると示す場合、ＵＳＢ３デバイスは、通信を、４つの単方向ＵＳＢ３ライン（例えば、１０６〜１０９）を通して確立する。より遅い速度での接続が成功した後、次に、ＵＳＢ３デバイスは、スーパースピード通信速度に至るまでの最終ステップを、４つの単方向ＵＳＢ３ライン（例えば、１０６〜１０９）上で完了させる。
【００１４】
上記の列挙プロセスから分かる通り、適切なＵＳＢ３規格設計ソリューションは、スーパースピード通信モードまで徐々に増加するために、適切なＵＳＢ２規格ソリューションを含まなければならない。同様に、絶縁保護を必要とするＵＳＢ３ソリューションのために、全体設計のうちのＵＳＢ２部分は、また、すべての通信モードのための絶縁保護を提供しなければならない。そうでなければ、許容できないノイズまたは電圧スパイクが、２つのＵＳＢ３デバイス間で、ＵＳＢ２部分を通して送信され得る。したがって、ＵＳＢ２通信経路１１０の回路は、一般に、ＵＳＢ２絶縁回路またはチップ１１２を含み、ＵＳＢ３通信経路１１１の回路は、一般に、ＵＳＢ３絶縁回路１１３を含む。物理レベルでは、ＵＳＢ３スーパースピードインターフェース部分は、標準ＵＳＢ２インターフェース部分を補完するが、それから独立していると見ることができる。
【００１５】
いくつかの実施形態では、前述のＷＩＰＯ  Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  ＷＯ／２０１２／１５９１６８  Ａ１（２０１２年１１月２９日公開）で示した回路を、ＵＳＢ２絶縁回路１１２を含むＵＳＢ２通信経路１１０のために使用することができる。他の実施形態は、他の適切な回路を、絶縁保護をＵＳＢ２通信経路１１０内で可能にするために使用することができる。いくつかの実施形態では、ＵＳＢ２通信経路１１０またはＵＳＢ２絶縁回路１１２は、ＩＣパッケージ内のシングルダイまたはマルチダイを表すことができ、デジタルアイソレータで使用されるガルバニック絶縁方法のうちの任意のもの、例えば、容量的、誘導的、光学的、巨大磁気抵抗（ＧＭＲ）を用いることができる。
【００１６】
加えて、いくつかの実施形態では、前述のＷＩＰＯ  Ｐａｔｅｎｔ  Ａｐｐｌｉｃａｔｉｏｎ  ＷＯ／２０１２／０６５２２９  Ａ１（２０１２年５月２４日公開）で示した回路は、適切な場所で、またはアイソレータチップがシングルダイを内部で使用するところではどこでも、絶縁を提供するために使用され得る。例えば、必要なガルバニック絶縁を提供することができる、任意の厚い誘電体基板を使用することができる。実施例としては、ＳＯＳ、ＳＯＩ、フリップド（層転写）ＳＯＩ、などである。内部ＥＳＤ保護、ブロークンシールリング、などの、この特許出願で開示する他の要素も適用することができる。
【００１７】
いくつかの実施形態では、ＵＳＢ３絶縁回路１１３に加えて、ＵＳＢ３通信経路１１１の回路は、一般に、１つまたは複数のスーパースピードリピータまたはリドライバ１１４と１１５とを含む。スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、ＵＳＢ３絶縁回路１１３と４つの単方向ＵＳＢ３ライン１０６〜１０９との間で、ＵＳＢ３絶縁回路１１３のいずれかの側面に接続される。スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、したがって、ＵＳＢ３と互換性がある通信インターフェースとして機能する。加えて、スーパースピードリピータ１１４及びスーパースピードリピータ１１５とＵＳＢ３絶縁回路１１３とを、４つの単方向ＵＳＢ３ライン１０６〜１０９と同様の４つの単方向ライン１１６〜１１９によって接続されていると示したが、本発明が必ずしもそのように限定されないということが理解される。代わりに、ＵＳＢ３絶縁回路１１３の要件により、任意の適切な数と方向性とを、ライン１１６〜１１９について使用することができる。
【００１８】
スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、一般に、ＵＳＢ３規格との互換性を、ＵＳＢ３インターフェース回路１０１の外の４つの単方向ＵＳＢ３ライン１０６〜１０９上で可能にする。いくつかの実施形態では、スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、任意の適切な現在入手可能なスーパースピードリピータ回路（例えば、Ｍａｘｉｍ  Ｉｎｔｅｇｒａｔｅｄから市販されている、パーツ番号ＭＡＸ１４９７２）であってよい。他の実施形態では、スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、ＵＳＢ３絶縁回路１１３と、単方向ＵＳＢ３ライン１０６〜１０９上のＵＳＢ３デバイス１０２及びＵＳＢ３デバイス１０３と、の間でインターフェース接続するように、（ＵＳＢ３絶縁回路１１３の要件により）特別に設計され得る。
【００１９】
ＵＳＢ３絶縁回路１１３は、任意の適切な種類の絶縁構成要素を含むことができる。いくつかの実施形態では、例えば、ＵＳＢ３絶縁回路１１３は、周波数（１０Ｍｂｐｓ及び５Ｇｂｐｓ）の両方を含む周波数帯内の通信信号を通すことを可能にする、コンデンサのセットと、追加の回路構成要素と、を含むことができ、単方向ＵＳＢ３ライン１０６〜１０９は、完全なＵＳＢ３との互換性を有するためには、それらの周波数を扱うことができなければならない。いくつかの実施形態では、ＵＳＢ３絶縁回路１１３の機能のうちの少なくとも一部は、デュアルバンドパスフィルタの機能に類似であるとみなされ得、２つの所望周波数を中心とする比較的狭い帯域内の信号は、通過することを許され、それらの２つの帯域外またはそれらの間の信号は、除去される。いくつかの実施形態では、２つの周波数のうちの１つにおける信号は、ＵＳＢ３絶縁回路１１３を２つの周波数のうちの他方における信号と共に通過するために、（例えば、高利得増幅器を用いて）大幅に増幅され得る。
【００２０】
スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、一般に、直列コンデンサに耐えるように設計される。ＵＳＢデバイス間のデータ内容は、一般に、直流平衡であり、任意の直列コンデンサに純直流電圧がないことを確実にする。いくつかの実施形態では、直列コンデンサのこの耐性を利用して、民生（ＣＯＴＳ）部品を使用する４つの単方向ＵＳＢ３スーパースピードライン１０６〜１０９を絶縁することができる。そのような実施形態では、スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、スーパースピード信号をバッファし、それらを高圧（例えば、１〜５ｋＶ）絶縁コンデンサに適用するために使用される。スーパースピードリピータ１１４及びスーパースピードリピータ１１５は、必要であり、それは、絶縁コンデンサを、長いスーパースピードケーブルまたは通信経路内に単に挿入することが、恐らく機能しないためであり、それは、高周波絶縁コンデンサが、一般に、１０〜５００ｐＦの範囲内の値を有しているからであり、いくつかのスーパースピードラインで使用される直列コンデンサは、一般に、約１００ｎＦの値を有する。
【００２１】
他の絶縁要素、例えば、変圧器またはＧＭＲ要素を、絶縁コンデンサの代わりに用いることは、あまり機能しないかもしれず、それは、スーパースピードインターフェースが、一般に、それらの要素の電気特性とあまり互換性がないからである。例えば、インピーダンス整合は、あまり現実的でないかもしれない。
【００２２】
いくつかの実施形態では、ＵＳＢ３インターフェース回路１０１は、回路基板を表し、ＵＳＢ２通信経路１１０及びＵＳＢ３通信経路１１１は、回路基板に取り付けられた個別のＩＣチップを表す。この場合、いくつかの実施形態では、ＵＳＢ２通信経路１１０は、すべてのＵＳＢ２通信モードのための絶縁保護を可能にするという条件で、任意の適切な入手可能なＵＳＢ２絶縁ソリューションであってよい。いくつかの実施形態では、ＵＳＢ２通信経路１１０またはＵＳＢ２絶縁回路１１２は、ＩＣパッケージ内のシングルダイまたはマルチダイを表すことができる。いくつかの実施形態では、ＵＳＢ３通信経路１１１の、ＵＳＢ３絶縁回路１１３及びスーパースピードリピータ１１４及びスーパースピードリピータ１１５は、回路基板上に取り付けられた別のＩＣチップを表すことができ、いくつかの実施形態では、ＵＳＢ３スーパースピードリピータ１１４及びＵＳＢ３スーパースピードリピータ１１５が、任意の適切な市販のチップであることができるようにする。代替的に、コストと大きさと電力の低減のためのいくつかの実施形態では、ＵＳＢ３通信経路１１１は、チップセットまたは市販部品よりも、１つの内蔵チップ（シングルダイまたはマルチダイ）を表すことができる。いくつかの実施形態では、ＵＳＢ３通信経路１１１を通る２つの異なる方向のための構成要素は、別のＩＣチップに分離され得る。これは、特別なタイミングの同期が２つの異なる方向のスーパースピードチャネル間で必要とされないために、可能である。
【００２３】
いくつかの実施形態では、ＵＳＢ３インターフェース回路１０１は、マルチチップＩＣパッケージを表し、ＵＳＢ２通信経路１１０及びＵＳＢ３通信経路１１１は、マルチチップパッケージに取り付けられた２つ以上のＩＣダイを表す。この場合、いくつかの実施形態では、ＵＳＢ２通信経路１１０は、任意の適切な市販のＵＳＢ２絶縁ソリューションであってよい。加えて、ＵＳＢ３通信経路１１１は、１つまたは複数のＩＣダイを表すことができ、それらのうちのいくつかは、市販のものが入手可能であり得る。
【００２４】
いくつかの実施形態では、ＵＳＢ３インターフェース回路１０１は、１つのＩＣチップ（シングルダイまたはマルチダイ）を表す。この場合、ＵＳＢ２通信経路１１０及びＵＳＢ３通信経路１１１は、より良いコストと大きさと性能と電力との状態のために、より完全にシングルソリューションに統合される。
【００２５】
いくつかの実施形態では、ＵＳＢ３スーパースピードリピータ１１４とＵＳＢ３スーパースピードリピータ１１５とのうちの１つは、含まれていない、または任意である。この構成は、ＵＳＢ３絶縁回路１１３が、ホストＵＳＢ３デバイス、または取り付けられたＵＳＢ３デバイス、またはＵＳＢ３ハブの適切なアップストリーム部分またはダウンストリーム部分の、近く（つまり、介在するケーブルまたは通信ラインが、１０ｃｍ未満の長さ）、またはその内部、に配置されている時に適切であり得る。
【００２６】
本発明のいくつかの代替的な実施形態による、別の電子システム２００が、図２に示されている。この場合、前の実施形態内の要素のために使用されたものと同じ参照番号は、前の実施形態内の対応する要素と同じであり得る要素、または一般に類似であり得る要素を指すことができる。加えて、電子システム２００は、一般に、２つのＵＳＢ３デバイス１０２と１０３との間に接続された、ＵＳＢ３インターフェース回路２０１を含む。ＵＳＢ３インターフェース回路２０１は、一般に、（簡略化のために図示しない）標準のＵＳＢ電力線とアース線とに加えて、ＵＳＢ３デバイス１０２とＵＳＢ３デバイス１０３とに、２つの双方向ＵＳＢ２ライン１０４及び１０５と４つの単方向ＵＳＢ３ライン１０６〜１０９とを通って接続する。ＵＳＢ３インターフェース回路は、一般に、２つのＵＳＢ３デバイス１０２と１０３との間の絶縁保護を用いて、ＵＳＢ２通信とＵＳＢ３通信とのすべてのモードを可能にする。２つのＵＳＢ３デバイス１０２及び１０３は、ＵＳＢ３規格と互換性のある任意の適切な電子デバイスであってよい。
【００２７】
ＵＳＢ３インターフェース回路２０１は、一般に、ＵＳＢ２通信経路１１０とＵＳＢ３通信経路２０２とを含む。ＵＳＢ２通信経路１１０は、ＵＳＢ３デバイス１０２とＵＳＢ３デバイス１０３との間のＵＳＢ２規格通信を扱い、それには、上記で説明したＵＳＢ２規格列挙プロセスステップが含まれる。ＵＳＢ３通信経路２０２は、一般に、ＵＳＢ３デバイス１０２とＵＳＢ３デバイス１０３との間のＵＳＢ３規格通信を扱い、それには、上記で説明した、後続のＵＳＢ３規格列挙プロセスステップが含まれる。ＵＳＢ３通信経路２０２は、一般に、デジタルアイソレータバンク２０３と、スーパースピード（ＬＶＤＳ）トランシーバ及びＳＥＲＤＥＳ（直列化／非直列化回路）２０４と、スーパースピード（ＬＶＤＳ）トランシーバ及びＳＥＲＤＥＳ（直列化／非直列化回路）２０５と、を含む。
【００２８】
図２による実施形態は、一般に、前の実施形態のために説明した高圧絶縁コンデンサに依存しない。代わりに、スーパースピードトランシーバ及びＳＥＲＤＥＳ２０４とスーパースピードトランシーバ及びＳＥＲＤＥＳ２０５とを使用して、スーパースピード信号を、デジタルアイソレータバンク２０３のアップストリーム側とダウンストリーム側とで、受信／送信する。デジタルアイソレータバンク２０３は、一般に、複数の単方向デジタルアイソレータチャネルを含む。単方向デジタルアイソレータチャネルは、一般に、信号内容を、スーパースピードトランシーバ及びＳＥＲＤＥＳ２０４と、スーパースピードトランシーバ及びＳＥＲＤＥＳ２０５と、の間の絶縁バリアを超えて伝達する。現在の最先端のデジタルアイソレータが、一般に、チャネル当たり約６４０Ｍｂｐｓ未満に制限されているために、また、市販のデジタルアイソレータチップが、約１５０Ｍｂｐｓ／チャネルに制限されているために、１つのデジタルアイソレータチャネルは、一般に、完全なＵＳＢ３規格５〜１０Ｇｂｐｓデータ速度を扱うことができない。したがって、直列化−非直列化（ＳＥＲＤＥＳ）機能を使用して、４つの単方向ＵＳＢ３ライン１０６〜１０９上のシリアルデータを、複数の並列ライン２０６上の並列データに変換することができ、またその逆もまた可能である。いくつかの実施形態では、これらの機能は、（図示する通り）スーパースピードトランシーバ及びＳＥＲＤＥＳ２０４とスーパースピードトランシーバ及びＳＥＲＤＥＳ２０５との中に組み込まれ得、または、これらの機能は、別のチップ内に存在することができる。ライン２０６上の並列データは、その後、完全なＵＳＢ３規格通信速度を可能にするために必要なだけ多くの、デジタルアイソレータバンク２０３内のデジタルアイソレータに、供給され得る。
【００２９】
いくつかの実施形態では、ＵＳＢ３インターフェース回路２０１は、回路基板を表し、ＵＳＢ２通信経路１１０及びＵＳＢ３通信経路２０２は、回路基板上に取り付けられたＩＣチップを表す。この場合、いくつかの実施形態では、ＵＳＢ２通信経路１１０は、すべてのＵＳＢ２通信モードのための絶縁保護を可能にするという条件で、任意の適切な入手可能なＵＳＢ２絶縁ソリューションであってよい。いくつかの実施形態では、ＵＳＢ２通信経路１１０は、パッケージ内のシングルダイまたはマルチダイを表すことができる。いくつかの実施形態では、ＵＳＢ３通信経路２０２の、デジタルアイソレータバンク２０３、スーパースピードトランシーバ及びＳＥＲＤＥＳ２０４、及びスーパースピードトランシーバ及びＳＥＲＤＥＳ２０５は、回路基板上に取り付けられた別のＩＣチップを表すことができる。代替的に、コストと大きさと電力の低減のためのいくつかの実施形態では、ＵＳＢ３通信経路２０２は、チップセットまたは市販の部品ではなく、１つの内蔵チップ（シングルダイまたはマルチダイ）を表すことができる。いくつかの実施形態では、ＵＳＢ３通信経路２０２を通る２つの異なる方向のための構成要素を、異なるＩＣチップに分離することができる。これは、特別なタイミング同期が２つの異なる方向のスーパースピードチャネル間で必要とされないために、可能である。
【００３０】
いくつかの実施形態では、ＵＳＢ３インターフェース回路２０１は、マルチチップＩＣパッケージを表し、ＵＳＢ２通信経路１１０及びＵＳＢ３通信経路２０２は、マルチチップパッケージ内に取り付けられた２つ以上のＩＣダイを表す。この場合、いくつかの実施形態では、ＵＳＢ２通信経路１１０は、任意の適切な市販のＵＳＢ２絶縁ソリューションであってよい。加えて、ＵＳＢ３通信経路２０２は、１つまたは複数のＩＣダイを表すことができ、それらのうちのいくつかは、市販のものが入手可能であり得る。
【００３１】
いくつかの実施形態では、ＵＳＢ３インターフェース回路２０１は、１つのＩＣチップ（シングルダイまたはマルチダイ）を表す。この場合、ＵＳＢ２通信経路１１０及びＵＳＢ３通信経路２０２は、より良いコストと大きさと性能と電力の状態のために、より完全に１つのソリューションに組み込まれる。
【００３２】
図１のＵＳＢ３絶縁回路１１３として使用され得る例示的なＵＳＢ３絶縁回路３００を、図３に示す。ＵＳＢ３絶縁回路のための他の設計も、ＵＳＢ３絶縁回路１１３として使用することができる。したがって、ＵＳＢ３絶縁回路３００は、例示目的と説明目的とのためのみに示されている。
【００３３】
本実施例では、ＵＳＢ３絶縁回路３００は、一般に、単方向ライン１１６〜１１９内の４つの単方向絶縁コンデンサ３０１〜３０４と、図示の通りに接続された８つの抵抗３０５〜３１２と、を含む。絶縁コンデンサ３０１と絶縁コンデンサ３０２とのダウンストリームノードは、対応する抵抗ペア３０５／３０９、３０６／３１０の間にそれぞれ接続されている。絶縁コンデンサ３０３と絶縁コンデンサ３０４とのダウンストリームノードは、対応する抵抗ペア３０７／３１１、３０８／３１２の間にそれぞれ接続されている。抵抗ペア３０５／３０９及び抵抗ペア３０６／３１０は、絶縁コンデンサ３０１と絶縁コンデンサ３０２との第１の側面（ＵＳＢ３スーパースピードリピータ１１４のダウンストリーム）上の、第１の電圧ＶＤＤ１と第１のアースＧＮＤ１との間に接続されている。抵抗ペア３０７／３１１及び抵抗ペア３０８／３１２は、絶縁コンデンサ３０３と絶縁コンデンサ３０４との第２の側面（ＵＳＢ３スーパースピードリピータ１１５のダウンストリーム）上の、第２の電圧ＶＤＤ２と第２のアースＧＮＤ２との間に接続されている。右から左への、単方向ライン１１６及び単方向ライン１１７は、絶縁コンデンサ３０１と絶縁コンデンサ３０２とをそれぞれ通過する。左から右への、単方向ライン１１８及び単方向ライン１１９は、絶縁コンデンサ３０３と絶縁コンデンサ３０４とをそれぞれ通過する。
【００３４】
いくつかの実施形態では、絶縁コンデンサ３０１〜３０４は、４．７ｎＦから１００ｎＦの範囲の容量値を有する高圧（例えば、約１〜５ｋＶ）絶縁コンデンサである。そのような実施形態では、絶縁コンデンサ３０１〜３０４は、１０Ｍｂｐｓと５Ｇｂｐｓの両方の通信信号を通過させることを可能にするために、比較的低いＥＳＲ（実効直列抵抗）と比較的低いＥＳＬ（実効直列インダクタンス）とを有する。いくつかの実施形態では、抵抗３０５〜３１２は、ＵＳＢ３電気的アイドル状態において、スーパースピードリピータ１１４とスーパースピードリピータ１１５とのレシーバ入力（図１）における差動信号状態を改善するために使用されるネットワークを形成する。そのような実施形態では、抵抗３０５〜３１２は、一般に、約１％の公差と、５ＫΩ以上の抵抗値と、ライン１１６〜１１９上の信号をスーパースピードリピータ１１４とスーパースピードリピータ１１５とのレシーバ入力において約１Ｖに維持するために必要な値と、を有する。
【００３５】
本発明の実施形態を、その具体的な実施形態を主に参照して説明したが、他の変形物が可能である。説明したシステムのさまざまな構成を、本明細書で提示した構成の代わりに、またはそれに加えて、使用することができる。
【００３６】
当業者は、前述の説明が単に例示であり、本発明を限定することを意図しない、ということを理解するであろう。本開示のうちのどれも、本発明が、特定の形式の半導体処理を必要とするシステムまたは集積回路に限定される、ということを示すものでない。一般に、提示された任意の図は、１つの可能性のある構成を示すことを単に意図したものであり、多くの変形物が可能である。当業者は、また、本発明に矛盾しない方法及びシステムが、広範囲のアプリケーションでの使用に適切である、ということも理解するであろう。
【００３７】
本明細書を、本発明の具体的な実施形態に関して詳細に説明したが、当業者が、前述の理解に達することで、これらの実施形態への変更物と、それらの変形物と、それらの同等物とを容易に考え出すことができる、ということが理解されるであろう。本発明のこれら及び他の変更物及び変形物は、当業者によって、添付の特許請求の範囲でより具体的に記載される本発明の精神と範囲から逸脱することなく、実施され得る。
【図３】
2017504898.tif 000003
【図１】
2017504898.tif 000004
【図２】
2017504898.tif 000005
【手続補正書】
【提出日】平成28年7月8日(2016.7.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のシリアル通信インターフェース及び第２のシリアル通信インターフェースと、
前記第１のシリアル通信インターフェースと前記第２のシリアル通信インターフェースとの間の絶縁回路と、
を備え、
前記絶縁回路が、２つの異なる通信周波数レベルで動作する、
電子回路。
【請求項２】
前記第１のシリアル通信インターフェース及び前記第２のシリアル通信インターフェースが、ＵＳＢ３と互換性があり、
前記絶縁回路が、すべてのＵＳＢ３通信モードと互換性がある、
請求項１に記載の電子回路。
【請求項３】
ＵＳＢ２と互換性があり、前記第１のシリアル通信インターフェースと前記第２のシリアル通信インターフェースと共に取り付けられた、第３のシリアル通信インターフェース及び第４のシリアル通信インターフェースと、
前記第３のシリアル通信インターフェースと前記第４のシリアル通信インターフェースとの間の第２の絶縁回路と、
をさらに備え、
前記第２の絶縁回路が、すべてのＵＳＢ２通信モードと互換性がある、
請求項２に記載の電子回路。
【請求項４】
前記絶縁回路が、容量的絶縁構成要素を含む、請求項１に記載の電子回路。
【請求項５】
前記容量的絶縁構成要素が、
絶縁コンデンサと、
前記絶縁コンデンサに対応する抵抗ペアと、
を備え、
前記絶縁コンデンサが、前記第１のシリアル通信インターフェースと前記第２のシリアル通信インターフェースとの間の単方向通信ラインの中にあり、
前記絶縁コンデンサのダウンストリームノードが、１つまたは複数のＶＤＤ電圧ノードと１つまたは複数のアース電圧ノードとに前記対応する抵抗ペアの間に接続されている、
請求項４に記載の電子回路。
【請求項６】
前記２つの異なる通信周波数レベルのうちの１つが、約５Ｇｂｐｓである、請求項１に記載の電子回路。
【請求項７】
前記２つの異なる通信周波数レベルが、約１０Ｍｂｐｓの第１の通信周波数レベルと、約５Ｇｂｐｓの第２の通信周波数レベルと、を含む、請求項１に記載の電子回路。
【国際調査報告】
2017504898.tif 000006
2017504898.tif 000007