(57)【要約】  本装置は、第1の電圧電流変換器と第2の電圧電流変換器とを備える電圧電流変換回路を含む。本装置はまた、第1の電圧電流変換器および第2の電圧電流変換器に結合されるコンデンサも含む。
2017508393.tif 000002
【特許請求の範囲】
【請求項１】
第1の電圧電流変換器と第2の電圧電流変換器とを備える電圧電流変換回路と、
前記第1の電圧電流変換器と前記第2の電圧電流変換器とに結合されるコンデンサと
を備える、装置。
【請求項２】
前記第1の電圧電流変換器および前記第2の電圧電流変換器は、前記コンデンサの選択的な充電および放電を行うように構成される、請求項1に記載の装置。
【請求項３】
前記第2の電圧電流変換器は、比較器の対からの電圧信号を電流信号に変換するように構成される、請求項1に記載の装置。
【請求項４】
前記第1の電圧電流変換器は第1の差動演算増幅器を備え、前記第2の電圧電流変換器は第2の差動演算増幅器を備える、請求項1に記載の装置。
【請求項５】
前記コンデンサの正端子における電圧レベルを信号の電圧レベルと比較するように構成される第1の比較器と、
前記コンデンサの負端子における電圧レベルを前記信号の前記電圧レベルと比較するように構成される第2の比較器と
をさらに備える、請求項1に記載の装置。
【請求項６】
前記第1の比較器は、前記比較に基づいて第1のパルス幅変調信号を生成し、前記第2の比較器は、前記比較に基づいて第2のパルス幅変調信号を生成する、請求項5に記載の装置。
【請求項７】
前記第1のパルス幅変調信号を受信するように結合される第1の電力スイッチと、
前記第2のパルス幅変調信号を受信するように結合される第2の電力スイッチと
をさらに備える、請求項6に記載の装置。
【請求項８】
前記コンデンサの第1の端子と、前記コンデンサの第2の端子とに結合されるコモンモード回路をさらに備える、請求項1に記載の装置。
【請求項９】
前記電圧電流変換回路および前記コンデンサは積分器に含められる、請求項1に記載の装置。
【請求項１０】
フィードフォワード電流を生成するために結合されるフィードフォワードバイアス回路であって、前記フィードフォワード電流が、前記積分器の出力における電圧スイングを低減させるために前記積分器の前記出力に供給されるフィードフォワードバイアス回路をさらに備える、請求項9に記載の装置。
【請求項１１】
前記積分器の前記出力が差動出力であり、前記フィードフォワード電流は、前記差動出力の第1の出力に供給される第1のフィードフォワード電流と前記差動出力の第2の出力に供給される第2のフィードフォワード電流とを含む、請求項10に記載の装置。
【請求項１２】
差動入力電圧信号を差動入力電流信号に変換するステップと、
比較器からの電圧信号をフィードバック電流信号に変換するステップと、
前記差動入力電流信号および前記フィードバック電流信号に基づいてコンデンサの選択的な充電および放電を行うステップと
を含む、方法。
【請求項１３】
信号の電圧レベルを前記コンデンサの第1の端子における電圧と比較して第1のパルス幅変調信号を生成するステップをさらに含む、請求項12に記載の方法。
【請求項１４】
前記信号の前記電圧レベルを前記コンデンサの第2の端子における電圧と比較して第2のパルス幅変調信号を生成するステップをさらに含む、請求項13に記載の方法。
【請求項１５】
電圧信号を電流信号に変換するための手段と、
前記電圧信号を電流信号に変換するための手段に結合される、エネルギーを蓄積するための手段と
を備える、装置。
【請求項１６】
前記エネルギーを蓄積するための手段は、前記電流信号に基づいて選択的な充電および放電を行う、請求項15に記載の装置。
【請求項１７】
信号の電圧レベルを、前記エネルギーを蓄積するための手段の正端子における電圧と比較して、第1のパルス幅変調信号を生成するための手段をさらに備える、請求項15に記載の装置。
【請求項１８】
前記信号の前記電圧レベルを、前記エネルギーを蓄積するための手段の負端子における電圧と比較して、第2のパルス幅変調信号を生成するための手段をさらに備える、請求項17に記載の装置。
【請求項１９】
前記第1のパルス幅変調信号を受信するように結合される第1の切替え手段と、
前記第2のパルス幅変調信号を受信するように結合される第2の切替え手段と
をさらに備える、請求項18に記載の装置。
【請求項２０】
フィードフォワード電流を生成するための手段をさらに備え、前記フィードフォワード電流が、前記変換するための手段の出力における電圧スイングを低減させるために、前記変換するための手段の前記出力に供給される、請求項15に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、参照によりその内容全体が本明細書に明確に組み込まれる、同一出願人が所有する2014年3月14日に出願の米国非仮特許出願第14/210,905号の優先権を主張する。
【０００２】
本開示は概して、D級音声増幅器用積分器に関する。
【背景技術】
【０００３】
技術が進歩した結果、コンピューティングデバイスがより小型に、そしてより高性能になった。たとえば、小型で軽量であり、ユーザによって容易に携帯されるポータブルワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスなどのワイヤレスコンピューティングデバイスを含む、種々のポータブルパーソナルコンピューティングデバイスが現存している。より具体的には、セルラー電話、インターネットプロトコル(IP)電話などのポータブルワイヤレス電話は、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多くのそのようなワイヤレス電話は、その内部に組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話は、デジタルスチールカメラ、デジタルビデオカメラ、デジタルレコーダ、および音声ファイルプレーヤを含むこともできる。また、そのようなワイヤレス電話は、インターネットにアクセスするために使用することができるウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む実行可能命令を処理することができる。このように、これらのワイヤレス電話は重要なコンピュータ機能を含むことが可能である。
【０００４】
ワイヤレス電話は、オーディオ信号を増幅するためのD級音声増幅器を含んでもよい。D級音声増幅器は、電源電圧変動除去比(PSRR)が低くなる場合がある。たとえば、D級音声増幅器が電源から除去するノイズが比較的少量になる場合がある。PSRRが低くなると、ワイヤレス通信の間のモバイル通信用グローバルシステム(GSM(登録商標))バズ(たとえば、ノイズ)の量が増大することがある。従来のD級増幅器は、フィードバック経路同士を正確に整合させることを利用してPSRRを高くしているが、フィードバック経路を介してPSRRを高くする場合、フィードバックネットワーク要素(たとえば、対応する差動入力経路上の比較的大きい抵抗を有する2つの入力抵抗器と対応するフィードバック経路上の2つのフィードバック抵抗器)同士を整合させることがある。フィードバックネットワーク要素同士を整合させると、ダイ面積が広くなる場合がある。
【発明の概要】
【課題を解決するための手段】
【０００５】
本明細書で開示するさらなる実施形態は、第1の電圧電流変換器と第2の電圧電流変換器とを備える電圧電流変換回路を含む装置を含む。本明細書で開示するさらなる実施形態はまた、第1の電圧電流変換器および第2の電圧電流変換器に結合されるコンデンサを含む装置を含む。
【図面の簡単な説明】
【０００６】
【図１】ワイヤレスシステムと通信するワイヤレスデバイスを示す図である。
【図２】図1のワイヤレスデバイスのブロック図である。
【図３】電源電圧変動除去比(PSRR)を高くするように動作可能な積分器を含むシステムの例示的な実施形態を示すブロック図である。
【図４】D級音声増幅器の電源電圧変動除去比(PSRR)を高くするように動作可能な積分器の一部の例示的な実施形態を示すブロック図である。
【図５】図4の積分器のコモンモード回路の例示的な実施形態を示す図である。
【図６】D級音声増幅器のPSRRを高くするように動作可能な積分器を含むシステムの例示的な実施形態を示す図である。
【図７】積分器スイングを低減させるための回路の例示的な実施形態を示す図である。
【図８】D級音声増幅器を動作させる方法の例示的な実施形態を示すフローチャートである。
【発明を実施するための形態】
【０００７】
以下に記載する詳細な説明は、本開示の例示的な設計の説明を意図しており、本開示を実践することができる唯一の設計を表すことを意図していない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいずれの設計も、必ずしも他の設計よりも好ましいか、または有利であると解釈されるべきでない。詳細な説明は、本開示の例示的な設計を完全に理解してもらうために、具体的な詳細を含む。本明細書で説明する例示的な設計は、これらの具体的な詳細なしに実践されてもよいことが、当業者には明らかであろう。場合によっては、本明細書に提示される例示的な設計の新規性を曖昧にすることを回避するために、よく知られている構造およびデバイスがブロック図の形態で示されている。
【０００８】
図1は、ワイヤレス通信システム120と通信するワイヤレスデバイス110を示す。ワイヤレス通信システム120は、ロングタームエボリューション(LTE)システム、符号分割多元接続(CDMA)システム、モバイル通信用グローバルシステム(GSM(登録商標))システム、ワイヤレスローカルエリアネットワーク(WLAN)システム、または何らかの他のワイヤレスシステムであってもよい。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、エボリューションデータオプティマイズド(EVDO)、時分割同期CDMA(TD-SCDMA)、またはCDMAの何らかの他のバージョンを実装してもよい。簡潔のため、図1は、2つの基地局130および132と、1つのシステムコントローラ140とを含むワイヤレス通信システム120を示す。一般に、ワイヤレスシステムは、任意の数の基地局および任意のセットのネットワークエンティティを含んでもよい。
【０００９】
ワイヤレスデバイス110はまた、ユーザ機器(UE)、移動局、端末、アクセス端末、加入者ユニット、局などとも呼ばれる場合がある。ワイヤレスデバイス110は、セルラー電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、ワイヤレスローカルループ(WLL)局、Bluetooth(登録商標)デバイス等であってもよい。ワイヤレスデバイス110は、ワイヤレスシステム120と通信してもよい。ワイヤレスデバイス110はまた、1つまたは複数の全地球的航法衛星システム(GNSS)において、放送局(たとえば、放送局134)からの信号、衛星(たとえば、衛星150)からの信号等を受信してもよい。ワイヤレスデバイス110は、LTE、WCDMA(登録商標)、CDMA 1X、EVDO、TD-SCDMA、GSM(登録商標)、802.11などのワイヤレス通信のための、1つまたは複数の無線技術をサポートしてもよい。例示的な実施形態では、ワイヤレスデバイス110は、図2〜図8に関して説明する積分器を含んでもよい。
【００１０】
図2は、図1のワイヤレスデバイス110の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス110は、プライマリアンテナ210に結合されるトランシーバ220、セカンダリアンテナ212に結合されるトランシーバ222、およびデータプロセッサ/コントローラ280を含む。トランシーバ220は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション等をサポートするために、複数(K)のレシーバ230pa〜230pkと、複数(K)のトランスミッタ250pa〜250pkとを含む。トランシーバ222は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへの多入力多出力(MIMO)送信等をサポートするために、複数(L)のレシーバ230sa〜230slと、複数(L)のトランスミッタ250sa〜250slとを含む。
【００１１】
図2に示される例示的な設計では、各レシーバ230は、LNA 240と受信回路242とを含む。データ受信のために、アンテナ210は、基地局および/または他の送信局から信号を受信して、アンテナインターフェース回路224を介してルーティングされ、入力RF信号として提示された受信されたRF信号を、選択されたレシーバに提供する。アンテナインターフェース回路224は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路等を含んでもよい。以下の説明は、レシーバ230paが選択されたレシーバであると仮定する。レシーバ230pa内で、LNA 240paが、入力RF信号を増幅して出力RF信号を提供する。受信回路242paが出力RF信号をRFからベースバンドにダウンコンバートして、ダウンコンバートされた信号を増幅およびフィルタリングして、アナログ入力信号をデータプロセッサ280に提供する。受信回路242paは、ミキサ、フィルタ、増幅器、整合回路、発振器、局部発振器(LO)発生器、位相同期ループ(PLL)等を含んでもよい。トランシーバ220および222における残りの各レシーバ230は、レシーバ230paと同様に動作してもよい。
【００１２】
図2に示される例示的な設計では、各トランスミッタ250は、送信回路252と電力増幅器(PA)254とを含む。データ送信のために、データプロセッサ280は、送信されるべきデータを処理(たとえば、符号化および変調)して、選択されたトランスミッタにアナログ出力信号を提供する。以下の説明は、トランスミッタ250paが選択されたトランスミッタであると仮定する。トランスミッタ250pa内で、送信回路252paが、アナログ出力信号を増幅、フィルタリング、およびベースバンドからRFにアップコンバートして、変調されたRF信号を提供する。送信回路252paは、増幅器、フィルタ、ミキサ、整合回路、発振器、LO発生器、PLL等を含んでもよい。PA 254paは、変調されたRF信号を受信および増幅して、適切な出力電力レベルを有する送信RF信号を提供する。送信RF信号は、アンテナインターフェース回路224を介してルーティングされて、アンテナ210を介して送信される。トランシーバ220および222における残りの各トランスミッタ250は、トランスミッタ250paと同様に動作してもよい。
【００１３】
図2は、レシーバ230およびトランスミッタ250の例示的な設計を示している。レシーバおよびトランスミッタはまた、フィルタ、整合回路等の図2に示されていない他の回路を含んでもよい。トランシーバ220および222のすべてまたは一部は、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号IC等に実装されてもよい。たとえば、LNA 240および受信回路242は、RFIC等であり得る1つのモジュールに実装されてもよい。トランシーバ220および222内の回路はまた、他の方法で実装されてもよい。
【００１４】
データプロセッサ/コントローラ280は、ワイヤレスデバイス110のための様々な機能を実行してもよい。たとえば、データプロセッサ280は、レシーバ230を介して受信されるデータと、トランスミッタ250を介して送信されるデータとの処理を実行してもよい。コントローラ280は、トランシーバ220および222内の様々な回路の動作を制御してもよい。メモリ282は、データプロセッサ/コントローラ280のためのプログラムコードおよびデータを記憶してもよい。データプロセッサ/コントローラ280は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のIC上に実装されてもよい。
【００１５】
コーダ/デコーダ(コーデック)260は、データプロセッサ280に結合されてもよい。コーデック260はD級音声増幅器261を含んでもよい。D級音声増幅器261は、コーデック260に内蔵されたスイッチング増幅器であり、ワイヤレスデバイス110によって生成された(ワイヤレスデバイス110に供給される)オーディオ信号の大きさを調整するように動作可能である。たとえば、D級音声増幅器261は、ワイヤレスデバイス110によって受信されるオーディオ音声信号を増幅してもよい。さらに、D級音声増幅器261は、ワイヤレスデバイス110によって生成されたオーディオ信号(たとえば、リングトーンオーディオ信号、MP3オーディオ信号等)を増幅してもよい。増幅されたオーディオ信号は、コーデック260に結合されるスピーカ266に(たとえば、スピーカ266を駆動するために)供給されてもよい。例示的な実施形態では、増幅されたオーディオ信号は、フィルタ264によってフィルタ処理されてもよく、フィルタ処理された増幅されたオーディオ信号はスピーカ266(たとえば、ワイヤレスデバイス110のヘッドセット、イヤピース、またはラウドスピーカー)を駆動してもよい。
【００１６】
D級音声増幅器261は、エラー制御用の積分器262を含んでもよい。たとえば、D級音声増幅器261の出力(たとえば、フィルタ264またはスピーカ266に供給される信号)は、パルス幅変調信号および電源電圧振幅に依存する場合がある。図3および図4に関してより詳細に説明するように、フィードバックループ(たとえば、負のフィードバック)を使用してD級音声増幅器261のパルス幅変調信号、電源電圧振幅、および出力インピーダンスの分散に基づいてエラーを低減させてもよい。積分器262は、フィードバック電圧信号(たとえば、D級音声増幅器261の出力電圧信号のフィードバック)を入力電圧信号(たとえば、D級音声増幅器261に供給される電圧信号)と積分してD級音声増幅器の線形性および性能を制御してもよい。
【００１７】
ワイヤレスデバイス110は、複数の帯域グループ、複数の無線技術、および/または複数のアンテナをサポートしてもよい。ワイヤレスデバイス110は、複数の帯域グループ、複数の無線技術、および/または複数のアンテナを介する受信をサポートするためにいくつかのLNAを含んでもよい。
【００１８】
図3を参照すると、電源電圧変動除去比(PSRR)を高くするように動作可能な積分器を含むシステム300の例示的な実施形態が示されている。例示的な実施形態では、システム300は、図1および図2のワイヤレスデバイス110内に実装されるD級音声増幅器に対応してもよい。システム300は、積分器302とパルス幅変調器304とを含む。特定の実施形態では、積分器302は図2の積分器262に対応してもよい。たとえば、積分器302は、D級音声増幅器の出力を入力と組み合わせてD級音声増幅器を制御するのを可能にするようにコーダ/デコーダ(コーデック)のD級音声増幅器に実装されてもよい。
【００１９】
パルス幅変調器304は、差動増幅器306、308の対と電力スイッチ(図示せず)の対とを含む。例示的な実施形態では、第1の差動増幅器306は、第1の比較器回路として動作してもよく、第2の差動増幅器308は、第2の比較器回路として動作してもよい。たとえば、第1の差動増幅器306の負端子は、第1の差動信号波形(VINTp)(たとえば、第1の差分電圧信号)を受信するように結合されてもよく、第2の差動増幅器308の負端子は、第2の差動信号波形(VINTn)(たとえば、第2の差分電圧信号)を受信するように結合されてもよい。以下において説明するように、第1の差動信号波形は、第1の積分器出力電圧(VINTp)に相当してもよく、第2の差動信号波形は、第2の積分器出力電圧(VINTn)に相当してもよい。たとえば、例示的な実施形態では、第1の差動増幅器306の負端子は、コンデンサ314の正端子に結合されてもよく、第2の差動増幅器308の負端子は、コンデンサ314の負端子に結合されてもよい。以下において説明するように、差動信号波形は、少なくとも部分的に積分器302のコンデンサ314によって駆動されてもよい。第1の差動増幅器306の正端子と第2の差動増幅器308の正端子は、三角波形を受信するように結合されてもよい。例示的な実施形態では、三角波形は、電源および発振器から生成されてもよい。
【００２０】
第1の差動増幅器306は、第1の差動信号波形を三角波形と比較するように構成されてもよい。第1の差動信号波形の値(たとえば、電圧レベル)が三角波形の値よりも大きいとき、第1の差動信号波形306は、論理ハイ電圧レベルを有する第1のパルス幅変調信号を生成する。パルス幅変調信号は、第1の差動増幅器306の出力に結合される第1の電力スイッチ(図示せず)を駆動して第1の差動出力電圧信号(Vout1)を生成してもよい。第2の差動増幅器308は、第2の差動信号波形を三角波形と比較するように構成されてもよい。第2の差動信号波形の値(たとえば、電圧レベル)が三角波形の値よりも大きいとき、第2の差動信号波形308は、論理ハイ電圧レベルを有する第2のパルス幅変調信号を生成する。パルス幅変調信号は、第2の差動増幅器308の出力に結合される第2の電力スイッチ(図示せず)を駆動して第2の差動出力電圧信号(Vout2)を生成してもよい。
【００２１】
したがって、発振に起因して第1の差動信号波形が正方向にスイングする(たとえば、電圧が高くなる)とき、発振に起因して第2の差動信号波形は負方向にスイングする(たとえば、電圧が低くなる)場合がある。これによって、第2の差動出力電圧信号(Vout2)の電圧レベルが低くなるにつれて第1の差動出力電圧信号(Vout1)の電圧レベルが高くなる場合がある。同様に、第1の差動信号波形が負方向にスイングすると、第2の差動信号波形が正方向にスイングする場合がある。これによって、第2の差動出力電圧信号(Vout2)の電圧レベルが高くなるにつれて第1の差動出力電圧信号(Vout1)の電圧レベルが低くなる場合がある。
【００２２】
積分器302は、電圧電流変換回路(たとえば、入力変換器310、第1のフィードバック変換器312、および第2のフィードバック変換器313)を含んでもよい。各変換器310、312、313は、電圧信号を電流信号に変換するように構成されてもよい。たとえば、各変換器310、312、313は、電圧電流変換器であってもよい。例示的な実施形態では、入力変換器310は第1の電圧電流変換器であり、フィードバック変換器312、313は第2の電圧電流変換器である。
【００２３】
差動入力電圧信号320、322の対は入力変換器310に供給されてもよい。図4に関してより詳細に説明するように、入力変換器310は、抵抗器(図示せず)の対と、差動演算増幅器(図示せず)と、トランジスタ(図示せず)との対とを含んでもよい。入力変換器310は、差動入力電圧信号320、322の対を差動入力電流信号(IIN1, IIN2)の対に変換するように構成されてもよい。たとえば、入力変換器310は、第1の差動入力電圧信号320を第1の差動入力電流信号(IIN1)に変換してもよく、入力変換器310は、第2の差動入力電圧信号322を第2の差動入力電流信号(IIN2)に変換してもよい。
【００２４】
第1の差動出力電圧信号(Vout1)は、第1のフィードバック経路324を介して第1のフィードバック変換器312に供給されてもよく、第2の差動出力電圧信号(Vout2)は、第2のフィードバック経路326を介して第2のフィードバック変換器313に供給されてもよい。図4に関してより詳細に説明するように、第1のフィードバック変換器312および第2のフィードバック変換器313は、抵抗器(図示せず)の対と、第2の差動演算増幅器(図示せず)と、トランジスタ(図示せず)の対とを備える単一の変換器回路として一体化されてもよい。第1のフィードバック変換器312は、第1の差動出力電圧信号(Vout1)を第1のフィードバック電流信号(IFB1)に変換するように構成されてもよく、第2のフィードバック変換器313は、第2の差動出力電圧信号(Vout2)を第2のフィードバック電流信号(IFB2)に変換するように構成されてもよい。
【００２５】
第1の結合電流信号を生成するために第1の差動出力電流信号(Iout1)が第1のノード(N1)において第1のフィードバック電流信号(IIN1)と組み合わされて(たとえば、合計されて)もよく、第2の結合電流信号を生成するために第2の差動出力電流信号(Iout2)が第2のノード(N2)において第2のフィードバック電流信号(IIN2)と組み合わされて(たとえば、合計されて)もよい。
【００２６】
結合電流信号は、コンデンサ314(たとえば、単一の差動積分コンデンサ)を駆動してもよい(たとえば、コンデンサ314の充電および放電を行ってもよい)。たとえば、第1の結合電流信号は、デューティサイクルの一部の間(たとえば、第1の結合電流信号が第1の差動出力電圧信号(Vout1)に関連するハイ電圧レベルに基づくとき)コンデンサ314を充電してもよく、第2の結合電流信号は、デューティサイクルの他の部分の間(たとえば、第2の結合電流信号が第2の差動出力電圧信号(Vout2)に関連するハイ電圧レベルに基づくとき)コンデンサ314を放電してもよい。コンデンサ314の正端子は、第1の積分器出力電圧(VINTp)を生成するように結合されてもよく、コンデンサ314の負端子は、第2の積分器出力電圧(VINTn)を生成するように結合されてもよい。コンデンサ314は、図4に関してより詳細に説明するように、パルス幅変調器の一部に電圧を供給してもよい。たとえば、コンデンサ314の正端子は第1の差動増幅器306の負端子に結合されてもよく、コンデンサ314の負端子は第2の差動増幅器308の負端子に結合されてもよい。したがって、コンデンサ314は、差分的に差動増幅器306、308に供給される差動信号波形の電圧レベルを供給してもよい。
【００２７】
システム300は、ダイ面積を狭くしつつD級音声増幅器のPSRRを高くする場合がある。たとえば、コンデンサ314のサイズは、一般にアクティブ抵抗器-コンデンサ積分器に使用されるコンデンサのサイズの約25%に縮小される場合があり、それによってダイ面積が狭くなる。さらに、PSRRは、フィードバックネットワーク(たとえば、差動入力電圧信号320、322の対を受信するように結合される入力変換器310内の抵抗器およびフィードバック変換器312、313内のフィードバック抵抗器)の整合の影響を受けない。したがって、抵抗器サイズを小さくすることができる。
【００２８】
一般に、入力抵抗器とフィードバック抵抗器の両方の抵抗器サイズ(幅x長さ)は、(入力変換器310内の抵抗器のサイズおよびフィードバック変換器312、313内の抵抗器のサイズと比較して)整合を向上させるほど大きく、したがって、PSRRを向上させる。しかし、入力変換器310は、差動入力電圧信号320、322の対を差動入力電流信号(IIN1, IIN2)の対に変換することによって、第1のノード(N1)および第2のノード(N2)において高インピーダンスを生成してもよい。その結果、PSRRに対するフィードバック抵抗器および入力抵抗器の影響が抑制される。影響が抑制されるので、比較的小さい入力抵抗器によってPSRRを向上させる(高くする)ことが可能になることがあり、したがって、ダイ面積が狭くなる。例示的な実施形態では、図4に関して説明するように、ダイ面積をさらに狭くするように変換器310、312、313が「積層され」てもよい。
【００２９】
図4を参照すると、D級音声増幅器の電源電圧変動除去比(PSRR)を高くするように動作可能な積分器400の一部の例示的な実施形態が示されている。例示的な実施形態では、積分器400は図3の積分器302に対応してもよい。積分器400は、第1および第2の差動増幅器306、308(たとえば、比較器回路)と、入力変換器310と、フィードバック変換器412とを含む。いくつかの実装形態では、フィードバック変換器412は、図3の第1のフィードバック変換器312および図3の第2のフィードバック変換器313に対応してもよい。たとえば、フィードバック変換器412は、電圧電流変換器であってもよい。
【００３０】
入力電圧源420が差動入力電圧信号の対を生成してもよい。例示的な実施形態では、入力電圧源420は、図3の第1の差動入力電圧信号320および図3の第2の差動入力電圧信号322を生成してもよい。差動入力電圧信号の対は入力変換器310に供給されてもよい。
【００３１】
入力変換器310は、第1の差動演算増幅器406と、第1の抵抗器(R1)と、第2の抵抗器(R2)と、第1のトランジスタ430と、第2のトランジスタ432とを含んでもよい。例示的な実施形態では、第1のトランジスタ430および第2のトランジスタ432はn型金属酸化物半導体(NMOS)トランジスタである。第1のトランジスタ430のゲートは、第1の差動演算増幅器406の正出力端子に結合され、第2のトランジスタ432のゲートは、第1の差動演算増幅器406の負出力端子に結合される。第1のトランジスタ430のソースは第1の電流源402に結合され、第2のトランジスタ432のソースは第2の電流源404に結合される。例示的な実施形態では、第1の電流源402と第2の電流源404は実質的に等しい量の電流を生成する。
【００３２】
第1の抵抗器(R1)は、第1の差動入力電圧信号を電流信号に変換してもよく、第2の抵抗器(R2)は、第2の差動入力電圧信号を電流信号に変換してもよい。第1の差動入力電圧信号に関連する第1の電圧が、第1の差動演算増幅器406の負入力端子に供給されてもよく、第2の差動入力電圧信号に関連する第2の電圧が、第1の差動演算増幅器406の正入力端子に供給されてもよい。
【００３３】
第1の差動演算増幅器406は、第1および第2の電圧を基準電圧(VREF)と比較してもよい。たとえば、第1の電圧が基準電圧の2分の1(VREF/2)と比較されてもよく、第2の電圧が基準電圧の2分の1(VREF/2)と比較されてもよい。第1のトランジスタ430は、(第1の抵抗器(R1)からの電流と組み合わされた)第1の電流源402からの電流に基づく電流を伝導させてもよく、この電流は、第1の差動入力電流信号(IIN1)として第1のトランジスタ430を通して第1のノード(N1)に送られてもよい。第2のトランジスタ432は、(第2の抵抗器(R2)からの電流と組み合わされた)第2の電流源からの電流に基づく電流を伝導させてもよく、この電流は、第2の差動入力電流信号(IIN2)として第2のトランジスタ432を通して第2のノード(N2)に送られてもよい。
【００３４】
フィードバック変換器412は、第2の差動演算増幅器408と、第3の抵抗器(R3)と、第4の抵抗器(R4)と、第3のトランジスタ434と、第4のトランジスタ436とを含んでもよい。例示的な実施形態では、第3のトランジスタ434および第4のトランジスタ436はNMOSトランジスタである。第3のトランジスタ434のゲートは、第2の差動演算増幅器408の正出力端子に結合され、第4のトランジスタ436のゲートは、第2の差動演算増幅器408の負出力端子に結合される。第3のトランジスタ434のソースは第1の電流源(N1)に結合され、第4のトランジスタ436のソースは第2の電流源(N2)に結合される。
【００３５】
第1の差動出力電圧信号(Vout1)は、第1のフィードバック経路324を介してフィードバック変換器412に供給されてもよく、第2の差動出力電圧信号(Vout2)は、第2のフィードバック経路326を介してフィードバック変換器412に供給されてもよい。第3の抵抗器(R3)は、第1の差動出力電圧信号(Vout1)を第1のフィードバック電流信号(IFB1)に変換してもよく、第4の抵抗器(R4)4は、第2の差動出力電圧信号(Vout2)を第2のフィードバック電流信号(IFB2)に変換してもよい。第1の結合電流信号を生成するために第1のフィードバック電流信号(IFB1)が第1のノード(N1)において第1の差動入力電流信号(IIN1)と組み合わされてもよく、第2の結合電流信号を生成するために第2のフィードバック電流信号(IFB2)が第2のノード(N2)において第2の差動入力電流信号(IIN2)と組み合わされてもよい。
【００３６】
第2の演算増幅器308は、第1の差動出力電圧信号(Vout1)に関連する第1の電圧および第2の差動出力電圧信号(Vout2)に関連する第2の電圧を第2の基準電圧(VREF2)と比較してもよい。たとえば、第1の電圧を第2の基準電圧の2分の1(VREF2/2)と比較してもよく、第2の電圧を基準電圧の2分の1(VREF2/2)と比較してもよい。第3のトランジスタ434は、第1の結合電流に基づく電流を伝導させてもよく、この電流は、コンデンサ314を充電するために第3のトランジスタ434を通して送られてもよい。第4のトランジスタ436は、第2の結合電流に基づく電流を伝導させてもよく、この電流は、コンデンサ314を放電するために第4のトランジスタ436を通して送られてもよい。
【００３７】
たとえば、コンデンサ314の正端子は第1の差動増幅器306の負端子に結合されてもよく、コンデンサ314の負端子は第2の差動増幅器308の負端子に結合されてもよい。したがって、コンデンサ314は、第1の差動増幅器306の負端子に電圧を供給してもよく、コンデンサ314は、第2の差動増幅器308の負端子に電圧を供給してもよい。
【００３８】
三角波形を生成するように構成される発振器414が差動増幅器306、308の正入力端子に結合されてもよい。第1の差動増幅器306は、第1の積分器出力電圧(VINTp)を三角波形と比較するように構成されてもよい。第1の積分器出力電圧(VINTp)の値(たとえば、電圧レベル)が三角波形の値よりも大きいとき、第1の差動増幅器306は、論理ハイ電圧レベルを有するパルス幅変調信号を生成する。パルス幅変調信号は、第1の差動増幅器306の出力に結合される第1の電力スイッチ(図示せず)を駆動して第1の差動出力電圧信号(Vout1)を生成してもよい。第1の積分器出力電圧(VINTp)の値が三角波形の値よりも小さいとき、第1の差動増幅器306は、論理ロー電圧レベルを有するパルス幅変調信号を生成する。第2の差動増幅器308は、第2の積分器出力電圧(VINTn)を三角波形と比較するように構成されてもよい。第2の積分器出力電圧(VINTn)の値(たとえば、電圧レベル)が三角波形の値よりも大きいとき、第2の差動増幅器308は、論理ハイ電圧レベルを有するパルス幅変調信号を生成する。パルス幅変調信号は、第2の差動増幅器308の出力に結合される第2の電力スイッチ(図示せず)を駆動して第2の差動出力電圧信号(Vout2)を生成してもよい。第2の積分器出力電圧(VINTn)の値が三角波形の値よりも小さいとき、第2の差動増幅器308は、論理ロー電圧レベルを有するパルス幅変調信号を生成する。コンデンサ314のサイズは、一般にアクティブ抵抗器-コンデンサ積分器に使用されるコンデンサのサイズの約25%に縮小される場合があり、それによってダイ面積が狭くなることが了解されよう。
【００３９】
積分器400は、コンデンサ314の各端子に実質的に一定の電流を供給するように結合されるトランジスタ回路440を含んでもよい。トランジスタ回路440は、第5のトランジスタ442と、第6のトランジスタ444と、第7のトランジスタ446と、第8のトランジスタ448とを含んでもよい。例示的な実施形態では、各のトランジスタ-442〜448は、p型金属酸化膜半導体(PMOS)トランジスタであってもよい。第5のトランジスタ442のソースおよび第6のトランジスタ444のソースは供給電圧(Vdd)に結合されてもよい。第5のトランジスタ442のドレインは第7のトランジスタ446のソースに結合されてもよく、第6のトランジスタ444のドレインは第8のトランジスタ448のソースに結合されてもよい。図5に関して説明するように、第5のトランジスタ442のゲートおよび第6のトランジスタ444のゲートは第1のコモンモードフィードバック回路に結合されてもよく、第7のトランジスタ446のゲートおよび第8のトランジスタ448のゲートは第2のコモンモードフィードバック回路に結合されてもよい。
【００４０】
積分器400は、ダイ面積を狭くしつつD級音声増幅器のPSRRを高くする場合がある。たとえば、入力変換器310およびフィードバック変換器412は、電圧信号を電流信号に変換することによって、入力変換器310がある側のフィードバックノード(たとえば、第1のノード(N1))および第2のノード(N2)において高インピーダンスを生成してもよい。その結果、PSRRに対するフィードバック抵抗器(たとえば、第3の抵抗器(R3)および第4の抵抗器(R4))の影響が抑制される。影響が抑制されるので、比較的小さい入力抵抗器(たとえば、第1の抵抗器(R1)および第2の抵抗器(R2))によってPSRRを向上させる(高くする)ことが可能になることがあり、したがって、ダイ面積が狭くなる。
【００４１】
図5を参照すると、D級音声増幅器の電源電圧変動除去比(PSRR)を高くするように動作可能な積分器400のコモンモード回路の例示的な実施形態が示されている。積分器400は、第1のコモンモードフィードバック回路502と第2のコモンモードフィードバック回路504とをさらに含んでもよい。
【００４２】
第1のコモンモードフィードバック回路502は、第9のトランジスタ509と第10のトランジスタ510とを含んでもよい。例示的な実施形態では、第9のトランジスタ509および第10のトランジスタ510はNMOSトランジスタである。第9のトランジスタ509のソースはグランドに結合され、第10のトランジスタ510のソースはグランドに結合される。第9のトランジスタ509のドレインは第11のトランジスタ511のソースに結合され、第10のトランジスタ510のドレインは第12のトランジスタ512のソースに結合される。例示的な実施形態では、第11のトランジスタ511および第12のトランジスタ512はNMOSトランジスタである。第9および第10のトランジスタ509、510のゲートは第11のトランジスタ511のソースに結合される。
【００４３】
第11のトランジスタのソースは第7のトランジスタ(R7)の第1の端子に結合され、第12のトランジスタ512のソースは第13のトランジスタ513のドレインに結合される。第11および第12のトランジスタ511、512のゲートは第7のトランジスタ(R7)の第2の端子に結合される。第13のトランジスタ513のソースは、第14のトランジスタ514のドレインに結合される。例示的な実施形態では、第13のトランジスタ513および第14のトランジスタ514はPMOSトランジスタである。第13および第14のトランジスタ513、514のゲートは第7および第8のトランジスタ446、448のゲートに結合される。第7の抵抗器(R7)の第2の端子は、第15のトランジスタ515のドレインに結合される。例示的な実施形態では、第15のトランジスタ515はPMOSトランジスタである。第15のトランジスタ515のゲートは第5および第6のトランジスタ442、444のゲートに結合される。第14および第15のトランジスタ514、515のソースは電源(Vdd)に結合される。
【００４４】
第2のコモンモードフィードバック回路504は、第3の電流源530と第4の電流源532とを含む。第3の電流源530の第1の端子は、第16のトランジスタ516のソースおよび第17のトランジスタ517のソースに結合される。例示的な実施形態では、第16のトランジスタ516および第17のトランジスタ517はNMOSトランジスタである。第3の電流源530の第2の端子はグランドに結合される。第4の電流源532の第1の端子は、第18のトランジスタ518のソースおよび第19のトランジスタ519のソースに結合される。例示的な実施形態では、第18のトランジスタ518および第19のトランジスタ519はNMOSトランジスタである。第18のトランジスタ518のゲートは第17のトランジスタ517のゲートに結合され、第19のトランジスタ519のゲートは第7のトランジスタ446のドレインに結合される。第16のトランジスタ516のゲートは、コンデンサ314に結合される。
【００４５】
第16の電流源516のドレインは、第20のトランジスタ520のドレインおよび第19のトランジスタ519のドレインに結合される。第21のトランジスタ521のドレインは、第17のトランジスタ517のドレインおよび第18のトランジスタ518のドレインに結合される。例示的な実施形態では、第20のトランジスタ520および第21のトランジスタ521はPMOSトランジスタである。第20および第21のトランジスタ520、521のソースは電源(Vdd)に結合される。第20のトランジスタ520のゲートは、第20のトランジスタ520のドレインに結合される。第21のトランジスタ521のゲートは、第21のトランジスタ521のドレインならびに第5および第6のトランジスタ442、444のゲートに結合される。第1の補助コンデンサ506は、コンデンサ314の第1の端子およびグランドに結合される。第2の補助コンデンサ508は、コンデンサの第2の端子およびグランドに結合される。
【００４６】
図5におけるコモンモードフィードバック回路は、図4のトランジスタ回路440の電流源にコモンモード電圧を供給してもよい。図5における第7および第8のトランジスタ446、448のコモンモード電圧は、第5および第6のトランジスタ442、444のコモンモードフィード電圧を追跡するように設計されてもよい。この追跡特性は、第1のコモンモードフィードバック回路502の特性をバイアスさせることによって実現されてもよい。追跡コモンモード手法は、図4における積分器400の出力スイング(VINTP, VINTN)を増大させる。
【００４７】
図6を参照すると、D級音声増幅器のPSRRを高くするように動作可能な積分器を含むシステム600の例示的な実施形態が示されている。例示的な実施形態では、システム600はD級音声増幅器に対応してもよく、システム600は積分器602を含んでもよい。例示的な実施形態において、積分器602は、図3の積分器302、図4および図5の積分器400、またはそれらの任意の組合せに対応してもよい。
【００４８】
積分器602の第1の積分器出力(VINTp)を供給するために第1のバッファ612が結合されてもよく、積分器602の第2の積分器出力(VINTn)を供給するために第2のバッファ613が結合されてもよい。第1の積分器出力(VINTp)は、それぞれ、第1の差動増幅器614の負入力端子に結合されるコンデンサ(C3)の選択的な充電および放電を行い、第2の差動増幅器624の正端子に結合されるコンデンサ(C5)の選択的な充電および放電を行うために第5の抵抗器(R5)および第6の抵抗器(R6)を介して電流信号に変換されてもよい。第2の積分器出力(VINTn)は、第1の差動増幅器614の正入力端子に結合されるコンデンサ(C4)の選択的な充電および放電を行い、第2の差動増幅器624の負端子に結合されるコンデンサ(C6)の選択的な充電および放電を行うために第7の抵抗器(R7)および第8の抵抗器(R8)を介して電流信号に変換されてもよい。差動増幅器614、624は第2の積分器に含められてもよい。
【００４９】
第2の積分器の出力は、比較器616、626を駆動してもよく、比較器616、626は電力スイッチ618、628を駆動してもよい。第1の電力スイッチ618は、第1の差動出力電圧信号(VOUTp)を生成してもよく、第2の電力スイッチ628は、第2の差動出力電圧信号(VOUTn)を生成してもよい。例示的な実施形態では、第1の差動出力電圧信号(VOUTp)は、図3の第1の差動出力電圧信号(Vout1)に対応し、第2の差動出力電圧信号(VOUTn)は、図3の第2の差動出力電圧信号(Vout2)に対応する。
【００５０】
第1の差動出力電圧信号(VOUTp)および第2の差動出力電圧信号(VOUTn)はスピーカ630に供給されてもよい。さらに、差動出力電圧信号(VOUTp、VOUTn)は、積分器602の入力に結合されるフィードバック経路を使用して電流信号に変換されてもよい。たとえば、差動出力電圧信号(VOUTp、VOUTn)は、図4に関して説明したのと同様に、それぞれ第3の抵抗器(R3)および第4の抵抗器(R4)を介してフィードバック電流信号(IFB1、IFB2)に変換されてもよい。差動出力電圧信号(VOUTp、VOUTn)は、第9の抵抗器(R9)および第10の抵抗器(R10)に関連するフィードバック経路を介して電流信号に変換されてもよい。第9および第10の抵抗器(R9、R10)を介して生成された電流信号は、それぞれ第5および第8の抵抗器(R5, R8)を通して積分器出力(VINTp、VINTn)に供給されてもよく、それによって、積分器602の出力において電圧スイングが生じる場合がある。
【００５１】
積分器602に関連する第1の電流源610は、ノードFW_Pおよび第9の抵抗器(R9)内を伝搬する第1のキャンセル電流650(たとえば、フィードフォワード電流)を生成するように構成されてもよい。第1のキャンセル電流650は、第1の積分器出力(VINTp)に供給される第1の差動出力電圧信号(VOUTp)の部分に関連する電流を相殺して(たとえば、キャンセルして)もよい。第1のキャンセル電流650の大きさは、図7に関して説明するように、電流ミラー回路内のトランジスタの選択的なアクティブ化および非アクティブ化を行うことによって調整されてもよい。同様に、第2の電流源620は、ノードFW_Nおよび第10の抵抗器(R10)内を伝搬する第2のキャンセル電流652(たとえば、フィードフォワード電流)を生成してもよい。第2のキャンセル電流652は、第2の積分器出力(VINTn)に供給される第2の差動出力電圧信号(VOUTn)の部分に関連する電流を相殺してもよい。
【００５２】
第1のキャンセル電流650は、第1の積分器出力(VINTp)に供給される第1の差動出力電圧信号(VOUTp)の部分に関連する電流を実質的に抑制してもよく、それによって、積分器602の出力信号スイングが低減する場合がある。同様に、第2のキャンセル電流652は、出力(VINTn)に供給される第2の差動出力電圧信号(VOUTn)の部分に関連する電流を実質的に抑制してもよく、それによって、積分器602の出力信号スイングが低減する場合がある。
【００５３】
積分器602の出力信号スイング(たとえば、第1の積分器スイング)を低減させると、積分器602のデバイスがそれぞれに異なる動作領域間で切り替わることが回避されることによって線形性が向上する場合がある。比較的大きいスイングに起因して動作領域が一方の動作領域から他方の動作領域に切り替わるとひずみが生じる場合がある。第1の積分器スイングを低減させると、線形性を劣化させずに第2段のゲイン(差動増幅器614、624に関連するゲイン)が低下することによって積分器コンデンサを小型化することが可能になる場合もある。
【００５４】
図7を参照すると、積分器スイングを低減させる回路700の例示的な実施形態が示されている。例示的な実施形態では、回路700は図6の積分器602に結合されても(または含まれても)よい。
【００５５】
回路700は、第1の演算増幅器705と第2の演算増幅器706とを含んでもよい。例示的な実施形態では、第1の演算増幅器705および第2の演算増幅器706は、図4の第1の差動演算増幅器406に対応してもよい。第1の電流信号(IDAC)を生成するために第1のデジタルアナログ変換器(DAC)702が結合されてもよい。第1の電流信号(IDAC)を図4の第1の差動入力電流信号(IIN1)と合計して第1の合計電流信号を生成してもよい。第2の電流信号(IDAC)を生成するために第2のデジタルアナログ変換器(DAC)704が結合されてもよい。第2の電流信号(IDAC)を図4の第2の差動入力電流信号(IIN2)と合計して第2の合計電流信号を生成してもよい。
【００５６】
第1の合計電流信号は、第1のトランジスタ430を通じて第1の補助トランジスタ730にミラーリングされてもよい。第2の合計電流信号は、第2のトランジスタ432を通じて第2の補助トランジスタ732にミラーリングされてもよい。例示的な実施形態では、第1の補助トランジスタ730および第2の補助トランジスタ732はNMOSトランジスタである。
【００５７】
第1の補助回路は、第3の補助トランジスタ740と、第4の補助トランジスタ742と、第5の補助トランジスタ744と、第6の補助トランジスタ746と、第7の補助トランジスタ748とを含む。例示的な実施形態では、第4、第5、および第6の補助トランジスタ742〜746はPMOSトランジスタであり、第3および第7の補助トランジスタ740、748はNMOSトランジスタである。第3の補助トランジスタ740のソースおよび第7の補助トランジスタ748のソースはグランドに結合される。第3のトランジスタ740のドレインは、第4のトランジスタ742のドレインおよび第3のトランジスタ740のゲートに結合される。第4、第5、および第6の補助トランジスタ742〜746のソースは電源(Vdd)に結合される。第5、第6、および第7の補助トランジスタ744、746、748のゲートは、ミラーリングされた第1の合計電流信号を受信するように結合される。第1の補助トランジスタ730は、単一のトランジスタとして示されているが、デジタルコードによって選択的にアクティブ化されるトランジスタのアレイを含んでもよい。たとえば、デジタルコードは、第1のキャンセル電流650(たとえば、フィードフォワード電流)を制御するために第6の補助トランジスタ746(FW_N)のドレインにミラーリングされる第1の合計電流の量を調節してもよい。
【００５８】
第2の補助回路は、第8の補助トランジスタ750と、第9の補助トランジスタ752と、第10の補助トランジスタ754と、第11の補助トランジスタ756と、第12の補助トランジスタ758とを含む。例示的な実施形態では、第9、第10、および第11の補助トランジスタ752〜756はPMOSトランジスタであり、第8および第12の補助トランジスタ750、758はNMOSトランジスタである。第8の補助トランジスタ750のソースおよび第12の補助トランジスタ758のソースはグランドに結合される。第8のトランジスタ750のドレインは、第9の補助トランジスタ752のドレインおよび第8のトランジスタ750のゲートに結合される。第9、第10、および第11の補助トランジスタ752〜756のソースは電源(Vdd)に結合される。第10、第11、および第12の補助トランジスタ754、758のゲートは、ミラーリングされた第2の合計電流信号を受信するように結合される。第2のトランジスタ732は、単一のトランジスタとして示されているが、デジタルコードによって選択的にアクティブ化されるトランジスタのアレイを含んでもよい。たとえば、デジタルコードは、第2のキャンセル電流652(たとえば、フィードフォワード電流)を制御するために第11の補助トランジスタ756(FW_P)のドレインにミラーリングされる第2の合計電流の量を調節してもよい。
【００５９】
したがって、図7の回路700は、積分器(たとえば、図6の積分器602)の積分器スイングを低減させるためにDACを有するアナログインターフェースを構成してもよい。たとえば、キャンセル電流(たとえば、図6のキャンセル電流650、652)の量を調整するためにDAC 702、704にデジタルコードが供給されてもよい。積分器スイングを低減させると、線形性を劣化させずに第2段のゲイン(差動増幅器614、624に関連するゲイン)が低下することによって積分器コンデンサを小型化することが可能になる場合もある。
【００６０】
図8は、D級音声増幅器を動作させる方法800の例示的な実施形態を示すフローチャートである。例示的な実施形態では、方法800は、図1〜図2のワイヤレスデバイス110、図3のシステム300、図4および図5の積分器400、図6のシステム600、図7の回路700、またはそれらの任意の組合せ内の回路で実行されてもよい。
【００６１】
方法800は、802において、差動入力電圧信号を差動入力電流信号に変換することを含む。たとえば、図3を参照するとわかるように、入力変換器310は、差動入力電圧信号320、322の対を差動入力電流信号(IIN1、IIN2)の対に変換してもよい。たとえば、入力変換器310は、第1の差動入力電圧信号320を第1の差動入力電流信号(IIN1)に変換してもよく、入力変換器310は、第2の差動入力電圧信号322を第2の差動入力電流信号(IIN2)に変換してもよい。
【００６２】
804において、比較器からの出力電圧信号がフィードバック電流信号に変換されてもよい。たとえば、図3を参照するとわかるように、第1のフィードバック変換器310は、第1の差動出力電圧信号(Vout1)を第1のフィードバック電流信号(IFB1)に変換してもよく、第2のフィードバック変換器312は、第2の差動出力電圧信号(Vout2)を第2のフィードバック電流信号(IFB2)に変換してもよい。
【００６３】
806において、差動入力電流信号およびフィードバック電流信号に基づいて、コンデンサの選択的な充電および放電が行われてもよい。たとえば、図3を参照するとわかるように、第1の結合電流信号を生成するために第1の差動出力電流信号(Iout1)が第1のノード(N1)において第1のフィードバック電流信号(IIN1)と組み合わされて(たとえば、合計されて)もよく、第2の結合電流信号を生成するために第2の差動出力電流信号(Iout2)が第2のノード(N2)において第2のフィードバック電流信号(IIN2)と組み合わされて(たとえば、合計されて)もよい。結合電流信号は、コンデンサ314(たとえば、単一の差動積分コンデンサ)を駆動してもよい(たとえば、コンデンサ314の充電および放電を行ってもよい)。たとえば、第1の結合電流信号は、デューティサイクルの一部の間(たとえば、第1の結合電流信号が第1の差動出力電圧信号(Vout1)および第1の差動入力電圧信号320に関連するハイ電圧レベルに基づくとき)コンデンサ314を充電してもよく、第2の結合電流信号は、デューティサイクルの他の部分の間(たとえば、第2の結合電流信号が第2の差動出力電圧信号(Vout2)および第1の差動入力電流信号322に関連するハイ電圧レベルに基づくとき)コンデンサ314を放電してもよい。
【００６４】
図8の方法800は、ダイ面積が狭くされたD級音声増幅器によって実施されてもよい。たとえば、コンデンサ314のサイズは、一般にアクティブ抵抗器-コンデンサ積分器に使用されるコンデンサのサイズの約25%に縮小される場合がある。さらに、PSRRは、フィードバックネットワーク(たとえば、差動入力電圧信号320、322の対を受信するように結合される入力変換器310内の抵抗器およびフィードバック変換器312、313内のフィードバック抵抗器)の整合の影響を受けない(あるいはPSRRに対する整合の影響が軽減される)。したがって、抵抗器サイズを小さくすることができる。
【００６５】
一般に、入力抵抗器とフィードバック抵抗器との両方の抵抗器サイズ(幅×長さ)は、整合を向上させ、したがって、PSRRを高くするために(入力変換器310内の抵抗器のサイズおよびフィードバック変換器312、313内の抵抗器のサイズと比較して)大きくされている。しかし、入力変換器310は、差動入力電圧信号320、322の対を差動入力電流信号(IIN1、IIN2)の対に変換することによって、第1のノード(N1)および第2のノード(N2)において高インピーダンスを生成してもよい。その結果、PSRRに対するフィードバック抵抗器および入力抵抗器の影響が抑制される。影響が抑制されるので、比較的小さい入力抵抗器によってPSRRを向上させる(高くする)ことが可能になることがあり、したがって、ダイ面積が狭くなる。
【００６６】
上述の実施形態に関連して、装置は、差動入力電圧信号を差動入力電流信号に変換するための手段を含む。たとえば、差動入力電圧信号を差動入力電流信号に変換するための手段は、図3および図4の入力変換器310と、図4の第1の差動演算増幅器406と、図4の第1のトランジスタ430と、図4の第2のトランジスタ432と、図4の第1の抵抗器(R1)と、図4の第2の抵抗器(R2)と、図6の積分器602と、差動入力電圧信号を差動入力電流信号に変換するための1つまたは複数の他のデバイス、回路、モジュール、または命令と、それらの任意の組合せとを含んでもよい。
【００６７】
装置は、出力電圧信号をフィードバック電流信号に変換するための手段を含んでもよい。たとえば、出力電圧信号をフィードバック電流信号に変換するための手段は、図3の第1のフィードバック変換器312と、図3の第2のフィードバック変換器313と、図4のフィードバック変換器412と、図4の第2の差動演算増幅器408と、図4の第3のトランジスタ434と、図4の第4のトランジスタ436と、図4の第3のトランジスタ(R3)と、図4の第4のトランジスタ(R4)と、図6の積分器602と、出力電圧信号をフィードバック電流信号に変換するための1つまたは複数の他のデバイス、回路、モジュール、または命令と、それらの任意の組合せとを含んでもよい。
【００６８】
装置はさらに、エネルギーを蓄積するための手段を含んでもよい。エネルギーを蓄積するための手段は、差動入力電流信号の対およびフィードバック電流信号の対に基づいて選択的な充電および放電を行うコンデンサであってもよい。たとえば、エネルギーを蓄積するための手段は、図3〜図5のコンデンサ314と、図3の積分器602と、1つもしくは複数の他のデバイス、回路、モジュール、またはそれらの任意の組合せとを含んでもよい。
【００６９】
当業者はさらに、本明細書において開示される実施形態に関連して説明された種々の例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェア、または両方の組合せとして実装される場合があることが理解されよう。上記において、様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップについて、それらの機能の観点から概略的に説明した。そのような機能が、ハードウェアまたはプロセッサ実行可能命令のどちらとして実装されるのかは、システム全体に課される特定の用途および設計制約に依存する。たとえば、DAC 702、704に供給されるデジタルコードは、プロセッサによって実行可能なソフトウェアを使用して実施されてもよい。当業者は、上述の機能を特定の適用例ごとに様々な方法で実現できるが、そのような実施態様の決定は、本開示の範囲からの逸脱をもたらすものと解釈されるべきではない。
【００７０】
本明細書で開示する実施形態に関して説明する方法またはアルゴリズムのステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはこの2つの組合せにおいて具現化されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラム可能読取り専用メモリ(PROM)、消去可能プログラム可能読取り専用メモリ(EPROM)、電気的消去可能プログラム可能読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野において既知の任意の他の形の非一時的記憶媒体内に存在してもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体化されてもよい。プロセッサおよび記憶媒体は特定用途向け集積回路(ASIC)内に存在してもよい。ASICは、コンピューティングデバイスまたはユーザ端末内に存在してもよい。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内に個別の構成要素として存在してもよい。
【００７１】
開示した実施形態の前述の説明は、開示した実施形態を当業者が作成または使用することを可能にするために提供される。これらの実施形態に対する様々な変更は、当業者には容易に明らかになり、本明細書において規定された原理は、本開示の範囲から逸脱することなく、他の実施形態に適用されてもよい。したがって、本開示は、本明細書に示す実施形態に限定するものではなく、以下の特許請求の範囲によって定義される原理および新規の特徴と一致する可能な最も広い範囲を与えられるべきである。
【符号の説明】
【００７２】
110  ワイヤレスデバイス
120  ワイヤレス通信システム
210  一次アンテナ
212  二次アンテナ
220  トランシーバ
222  トランシーバ
224  アンテナインターフェース回路
230  レシーバ
240  LNA
240pa  LNA
260  コーデック
262  積分器
264  フィルタ
266  スピーカ
280  データプロセッサ
282  メモリ
300  システム
302  積分器
304  パルス幅変調器
306  第1の差動増幅器
308  第2の差動増幅器
310  入力変換器
312  第1のフィードバック変換器
313  第2のフィードバック変換器
314  キャパシタ
320  第1の差動入力電圧信号
322  第2の差動入力電圧信号
324  第1のフィードバック経路
326  第2のフィードバック経路
400  積分器
402  第1の電流源
404  第2の電流源
406  第1の差動演算増幅器
408  第2の差動演算増幅器
412  フィードバック変換器
414  発振器
420  入力電圧源
430  第1のトランジスタ
432  第2のトランジスタ
434  第3のトランジスタ
436  第4のトランジスタ
440  トランジスタ回路
442  第5のトランジスタ
444  第6のトランジスタ
446  第7のトランジスタ
448  第8のトランジスタ
502  第1のコモンモードフィードバック回路
504  第2のコモンモードフィードバック回路
506  第1の補助キャパシタ
508  第2の補助キャパシタ
509  第9のトランジスタ
510  第10のトランジスタ
511  第11のトランジスタ
512  第12のトランジスタ
513  第13のトランジスタ
514  第14のトランジスタ
515  第15のトランジスタ
516  第16のトランジスタ
517  第17のトランジスタ
518  第18のトランジスタ
519  第19のトランジスタ
520  第20のトランジスタ
521  第21のトランジスタ
530  第3の電流源
532  第4の電流源
600  システム
602  積分器
610  第1の電流源
612  第1のバッファ
613  第2のバッファ
614  第1の差動増幅器
618  第1の電力スイッチ
620  第2の電力スイッチ
624  第2の差動増幅器
628  第2の電力スイッチ
630  スピーカ
650  第1のキャンセル電流
652  第2のキャンセル電流
700  回路
702  DAC
704  DAC
705  第1の演算増幅器
706  第2の演算増幅器
730  第1の補助トランジスタ
732  第2の補助トランジスタ
740  第3の補助トランジスタ
742  第4の補助トランジスタ
744  第5の補助トランジスタ
746  第6の補助トランジスタ
748  第7の補助トランジスタ
750  第8の補助トランジスタ
752  第9の補助トランジスタ
754  第10の補助トランジスタ
756  第11の補助トランジスタ
758  第12の補助トランジスタ
【図１】
2017508393.tif 000003
【図２】
2017508393.tif 000004
【図３】
2017508393.tif 000005
【図４】
2017508393.tif 000006
【図５】
2017508393.tif 000007
【図６】
2017508393.tif 000008
【図７】
2017508393.tif 000009
【図８】
2017508393.tif 000010
【手続補正書】
【提出日】平成28年12月16日(2016.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動出力を有する第1の電圧電流変換器と第2の電圧電流変換器とを備える電圧電流変換回路であって、前記第1の電圧電流変換器は入力電圧電流変換器を備え、前記第2の電圧電流変換器は第1のフィードバック電圧電流変換器と第2のフィードバック電圧電流変換器とを備える、電圧電流変換回路と、
前記第1の電圧電流変換器と前記第2の電圧電流変換器とに結合されるコンデンサであって、前記第1の電圧電流変換器および前記第2の電圧電流変換器は、前記コンデンサの選択的な充電および放電を行うように構成される、コンデンサと
を備える、装置。
【請求項２】
差動出力を有する第1の電圧電流変換器と第2の電圧電流変換器とを備える電圧電流変換回路であって、前記第1の電圧電流変換器は入力電圧電流変換器を備え、前記第2の電圧電流変換器は第1のフィードバック電圧電流変換器と第2のフィードバック電圧電流変換器とを備える、電圧電流変換回路と、
前記第1の電圧電流変換器と前記第2の電圧電流変換器とに結合されるコンデンサであって、前記第1の電圧電流変換器は、前記コンデンサの第1の端子に第1の出力電流を出力し、かつ前記コンデンサの第2の端子に第2の出力電流を出力するように構成される、コンデンサと
を備える、装置。
【請求項３】
差動出力を有する第1の電圧電流変換器と第2の電圧電流変換器とを備える電圧電流変換回路であって、前記第1の電圧電流変換器は入力電圧電流変換器を備え、前記第2の電圧電流変換器は第1のフィードバック電圧電流変換器と第2のフィードバック電圧電流変換器とを備える、電圧電流変換回路と、
前記第1の電圧電流変換器と前記第2の電圧電流変換器とに結合されるコンデンサと、
前記コンデンサの正端子における電圧レベルを信号の電圧レベルと比較するように構成される第1の比較器と、
前記コンデンサの負端子における電圧レベルを前記信号の前記電圧レベルと比較するように構成される第2の比較器と
を備える、装置。
【請求項４】
前記第1の比較器は、前記コンデンサの前記正端子における前記電圧レベルと前記信号の前記電圧レベルとの前記比較に基づいて第1のパルス幅変調信号を生成するように構成され、前記第2の比較器は、前記コンデンサの前記負端子における前記電圧レベルと前記信号の前記電圧レベルとの前記比較に基づいて第2のパルス幅変調信号を生成するように構成される、請求項3に記載の装置。
【請求項５】
前記第1のパルス幅変調信号を受信するように結合される第1の電力スイッチと、
前記第2のパルス幅変調信号を受信するように結合される第2の電力スイッチと
をさらに備える、請求項4に記載の装置。
【請求項６】
前記コンデンサの第1の端子と前記コンデンサの第2の端子とに結合されるコモンモード回路をさらに備える、請求項1に記載の装置。
【請求項７】
フィードフォワード電流を生成するために結合されるフィードフォワードバイアス回路であって、前記フィードフォワード電流が、積分器の出力における電圧スイングを低減させるために前記電圧電流変換回路と前記コンデンサとを含む前記積分器の前記出力に供給される、フィードフォワードバイアス回路をさらに備える、請求項1に記載の装置。
【請求項８】
前記積分器の前記出力が差動出力であり、前記フィードフォワード電流は、前記積分器の前記差動出力の第1の出力に供給される第1のフィードフォワード電流と、前記積分器の前記差動出力の第2の出力に供給される第2のフィードフォワード電流とを含む、請求項7に記載の装置。
【請求項９】
差動入力電圧信号を差動入力電流信号に変換するステップと、
比較器からの電圧信号をフィードバック電流信号に変換するステップであって、第1の比較器からの第1の電圧信号を第1のフィードバック電流信号に変換するステップと、第2の比較器からの第2の電圧信号を第2のフィードバック電流信号に変換するステップとを備える、変換するステップと、
前記差動入力電流信号および前記フィードバック電流信号に基づいてコンデンサの選択的な充電および放電を行うステップと
を含む、方法。
【請求項１０】
信号の電圧レベルを前記コンデンサの第1の端子における電圧と比較して第1のパルス幅変調信号を生成するステップをさらに含む、請求項9に記載の方法。
【請求項１１】
前記信号の前記電圧レベルを前記コンデンサの第2の端子における電圧と比較して第2のパルス幅変調信号を生成するステップをさらに含む、請求項10に記載の方法。
【請求項１２】
入力電圧信号を第1の電流信号に変換するための手段であって、差動出力を有する、手段と、
電圧信号を第2の電流信号に変換するための手段であって、第1のフィードバック電圧を1つの電流信号に変換するための手段と、第2のフィードバック電圧を別の電流信号に変換するための手段とを備える、手段と、
前記入力電圧信号を第1の電流信号に変換するための手段と前記電圧信号を第2の電流信号に変換するための手段とに結合される、エネルギーを蓄積するための手段であって、前記入力電圧信号を第1の電流信号に変換するための手段および前記電圧信号を第2の電流信号に変換するための手段は前記エネルギーを蓄積するための手段の選択的な充電および放電を行うように構成される、手段と
を備える、装置。
【請求項１３】
信号の電圧レベルを、前記エネルギーを蓄積するための手段の正端子における電圧と比較して、第1のパルス幅変調信号を生成するための手段をさらに備える、請求項12に記載の装置。
【請求項１４】
前記信号の前記電圧レベルを、前記エネルギーを蓄積するための手段の負端子における電圧と比較して、第2のパルス幅変調信号を生成するための手段をさらに備える、請求項13に記載の装置。
【請求項１５】
前記第1のパルス幅変調信号を受信するように結合される第1の切替え手段と、
前記第2のパルス幅変調信号を受信するように結合される第2の切替え手段と
をさらに備える、請求項14に記載の装置。
【請求項１６】
フィードフォワード電流を生成するための手段であって、前記電圧信号を第2の電流信号に変換するための手段の出力における電圧スイングを低減させるために、前記電圧信号を第2の電流信号に変換するための手段の前記出力に供給される、手段をさらに備える、請求項12に記載の装置。
【請求項１７】
前記電圧電流変換器の第1の差動出力は第1のノードに結合され、前記第1のフィードバック電圧電流変換器の出力は前記第1のノードに結合され、前記電圧電流変換器の第2の差動出力は第2のノードに結合され、前記第2のフィードバック電圧電流変換器の出力は前記第2のノードに結合される、請求項1に記載の装置。
【請求項１８】
前記第1の電流信号は、第1のノードおよび第2のノードにおいて前記1つの電流信号および前記別の電流信号とそれぞれ組み合わされ、前記エネルギーを蓄積するための手段は前記第1のノードと前記第2のノードとの間に結合される、請求項12に記載の装置。
【請求項１９】
前記第1の電圧電流変換器は第1の差動増幅器をさらに備える、請求項1に記載の装置。
【請求項２０】
前記第2の電圧電流変換器は第2の差動増幅器をさらに備える、請求項19に記載の装置。
【国際調査報告】
2017508393.tif 000011
2017508393.tif 000012
2017508393.tif 000013