(57)【要約】  一またはそれ以上のセグメント化したビアを有する印刷回路基板（ＰＣＢ）を形成する新規な方法が提供されている。この方法は、ＰＣＢにセグメント化したビアを形成する際に、めっき工程の後に触媒を除去する改良された方法を具える。無電解めっきを行った後、めっきレジスト上の過剰な触媒を、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含む酸性溶液などの触媒除去剤を用いて除去する。あるいは、触媒除去剤は、アルカリ性過マンガン酸塩化合物溶液などの触媒レジスト用エッチング剤、又は、酸素、窒素、アルゴン、及びテトラフルオロメタンの少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物であってもよい。過剰な触媒を除去したのちに、スルーホールに電解めっきを行って、外側層回路又は信号トレースを形成する。すなわち、コア構造の導電フォイル／層の経路のエッチングである。【選択図】図１１
2017504193.tif 000002
【特許請求の範囲】
【請求項１】
セグメント化しためっきスルーホールを有する印刷回路基板を形成する方法において：
コア又はサブコンポジット構造を形成するステップと；
前記コア又はサブコンポジット構造内に、あるいは、前記コア又はサブコンポジット構造の外側の誘電層に少なくとも一のめっきレジストを選択的に蒸着するステップと；
前記コア又はサブコンポジット構造と、前記めっきレジストを通る一またはそれ以上のスルーホールを形成するステップと；
前記一またはそれ以上のスルーホールの内側表面に触媒材料を塗布するステップであって、当該内側表面がラミネート部とめっきレジスト部であって、当該めっきレジスト部のみが導電材料で被覆されている、ステップと；
前記一またはそれ以上のスルーホールに無電解めっきを施すステップと；
触媒除去剤を用いて前記めっきレジスト部から前記触媒材料を除去するステップと；
前記外側導電層に外側層回路を形成するステップと；
を具えることを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記触媒材料がパラジウム又はパラジウム派生物であることを特徴とする方法。
【請求項３】
請求項１に記載の方法において、前記触媒除去剤が酸性溶液であり、当該酸性溶液が少なくとも亜硝酸塩又は亜硝酸塩イオン、及びハロゲンイオンを含むことを特徴とする方法。
【請求項４】
請求項１に記載の方法において、前記触媒除去剤が、めっきレジスト用エッチング剤であることを特徴とする方法。
【請求項５】
請求項４に記載の方法において、前記エッチング剤がアルカリ性過マンガン酸塩化合物溶液であることを特徴とする方法。
【請求項６】
請求項５に記載の方法において、前記エッチング剤がプラズマガスであることを特徴とする方法。
【請求項７】
請求項６に記載の方法において、前記プラズマガスが、酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むことを特徴とする方法。
【請求項８】
セグメント化しためっきスルーホールを有する印刷回路基板を形成する方法において：
コア又はサブコンポジット構造を形成するステップと；
前記コア又はサブコンポジット構造内に、あるいは、前記コア又はサブコンポジット構造の外側の誘電層に少なくとも一のめっきレジストを選択的に蒸着するステップと；
前記コア又はサブコンポジット構造と、前記めっきレジストを通る一またはそれ以上のスルーホールを形成するステップと；
前記一またはそれ以上のスルーホールの内側表面に触媒材料を塗布するステップであって、当該内側表面がラミネート部とめっきレジスト部であって、当該ラミネート部のみが導電材料で被覆されている、ステップと；
前記一またはそれ以上のスルーホールに金属めっきを施すステップと；
触媒除去剤を用いて前記めっきレジスト部から前記触媒材料を除去するステップと；
前記第１コアの導電層に外側層回路を形成するステップと；
を具えることを特徴とする方法。
【請求項９】
請求項８に記載の方法において、前記触媒材料がパラジウム又はパラジウム派生物であることを特徴とする方法。
【請求項１０】
請求項９に記載の方法において、前記触媒除去剤が酸性溶液であり、当該酸性溶液が、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含むことを特徴とする方法。
【請求項１１】
請求項８に記載の方法において、前記触媒除去剤が、めっきレジスト用エッチング剤であることを特徴とする方法。
【請求項１２】
請求項１１に記載の方法において、前記エッチング剤がアルカリ性過マンガン酸塩化合物溶液であることを特徴とする方法。
【請求項１３】
請求項１１に記載の方法において、前記エッチング剤がプラズマガスであり、当該プラズマガスが、酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むことを特徴とする方法。
【請求項１４】
セグメント化しためっきスルーホールを有する印刷回路基板を形成する方法において：
コア又はサブコンポジット構造を形成するステップと；
前記コア又はサブコンポジット構造内に、あるいは、前記コア又はサブコンポジット構造の外側の誘電層に少なくとも一のめっきレジストを選択的に蒸着するステップと；
前記コア又はサブコンポジット構造と、前記めっきレジストを通る一またはそれ以上のスルーホールを形成するステップと；
前記一またはそれ以上のスルーホールの内側表面に触媒材料を塗布するステップであって、当該内側表面がラミネート部とめっきレジスト部であって、当該ラミネート部が導電材料で被覆されており、当該めっきレジスト部は導電材料で被覆されていない、ステップと；
前記一またはそれ以上のスルーホールに金属めっきを施すステップと；
前記第１コアの導電層に外側層回路を形成するステップと；
触媒除去剤を用いて前記めっきレジスト部から前記触媒材料を除去するステップと；
を具えることを特徴とする方法。
【請求項１５】
請求項１４に記載の方法において、前記触媒材料がパラジウム又はパラジウム派生物であることを特徴とする方法。
【請求項１６】
請求項１４に記載の方法において、前記触媒除去剤が酸性溶液であることを特徴とする方法。
【請求項１７】
請求項１６に記載の方法において、前記酸性溶液が、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含むことを特徴とする方法。
【請求項１８】
請求項１４に記載の方法において、前記触媒除去剤が、めっきレジスト用エッチング剤であることを特徴とする方法。
【請求項１９】
請求項１８に記載の方法において、前記エッチング剤がアルカリ性過マンガン酸塩化合物溶液であることを特徴とする方法。
【請求項２０】
請求項１９に記載の方法において、前記エッチング剤がプラズマガスであり、当該プラズマガスが、酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［優先権の主張］
本特許出願は、２０１３年１２月１７日に出願された米国暫定特許出願第６１／９１７，２６２号「印刷回路基板用セグメントビアの形成方法」の優先権を主張する。この出願は、引用により本明細書に組み込まれている。
【０００２】
本開示は、印刷回路基板（ＰＣＢｓ）に関するものであり、特に印刷回路基板（ＰＣＢ）にセグメント化したビアを形成する方法に関する。
【背景技術】
【０００３】
消費者が、より早くより小さい電子製品を求める声が高まっている。ＰＣＢｓの使用は、新しい電子アプリケーションが販売されているため、非常に成長している。ＰＣＢは、複数の導電層と一又はそれ以上の非導電層を積層することによって形成される。ＰＣＢのサイズが縮小されると、その電気的内部接続の相対的な複雑さが増す。
【０００４】
ビア構造は、古くからＰＣＢの層間に信号を伝送するのに使用されている。めっきをしたビア構造は、電気信号の伝送媒体として作用するＰＣＢ内のプレートホールである。例えば、電気信号は、ＰＣＢの一の層上の配線を通って、めっきしたビア構造の導電材料を通り、ＰＣＢの別の層上の第２の配線に伝送される。
【０００５】
図１は、めっきレジスト１７０を通って形成しためっきビア構造１３０を有するＰＣＢ１００を示す図である。ＰＣＢ１００は、誘電層１２０ａ−１２０ｅによって分離された導電層１１０ａ−１１０ｅを具える。めっきビア構造１３０はシード導電材料１９０（すなわち触媒）と更なる導電材料コーティング１９２でめっきされている。めっきビア１３０は、ＰＣＢを重ねるためのサブコンポジット構造内でめっきレジストを選択的に被覆することによって、複数の電気的に絶縁された部分に分けられている。重ねたＰＣＢを通り、導電層、誘電層を通り、めっきレジストを通る、スルーホールがあけられている。
【０００６】
ビア１３０によって、一の配線１４０又は第１導電層１１０ａ上の部品装着パッドから、ＰＣＢ１００の第２導電層１１０ｂ上の別の配線１５０へと、ビア１３０の絶縁部分１３０ａを移動することで電気信号１６０を伝送できる。同様に、ビア１３０の絶縁部分１３０ｂによって、別の電気信号１６２を、信号１６０と干渉することなく、配線１８０に伝送できる。
【０００７】
めっきレジスト１７０は、触媒材料１９０の被覆を制限する、あるいは不活性化し、導電層１１０ｄにおけるビア構造１３０中の導電材料１９２を防ぐ。この結果、ビア１３０は電気的に絶縁された部分１３０ａと１３０ｂに分けられ、電気信号１６０が第１導電層１１０ａから第２導電層１１０ｃへ、電気的に絶縁された部分１３０ｂによって生じた干渉を通って低下する信号インテグリティが低下することなく、伝送される。
【０００８】
図２（図２Ａと２Ｂを含む）は、一またはそれ以上のセグメント化したビアを形成する方法を示す。まず、第１導電層と第２導電層に挟まれた第１誘電コア層を有する第１コア又はサブコンポジット構造形成する（２０２）、第１コア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気配線を形成する（２０４）。例えば、このようなエッチングは、ビアが形成されるポイントへのあるいはこのポイントからの電気経路を形成する作用する。第１めっきレジスト材料を、第１コア又はサブコンポジット構造の少なくとも一方の面に被覆する（２０６）。
【０００９】
選択的に、第３導電層と第４導電層の間に挟まれた第２誘電コア層を有する第２コア又はサブコンポジット構造を形成する（２０８）。第２コア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気配線２０４を形成する（２１０）。例えば、このようなエッチングは、ビアが形成されるポイントへのあるいはこのピントからの電気経路を形成する作用する。第２めっきレジスト材料を、第２コア又はサブコンポジット構造の少なくとも一方の面に被覆する（２１２）。
【００１０】
次いで、第１コア又はサブコンポジット構造及び第２コア又はサブコンポジット構造を、その間の少なくとも１の誘電層と積層させて、ＰＣＢスタックアップを形成する（２１４）。このＰＣＢスタックアップを通り、導電層、誘電層を通り、めっきレジストを通るスルーホールをドリルする（２１６）。次いで無電解銅めっきなどの、晶結導電材料を一又はそれ以上のスルーホールに塗布する（２１８）。
【００１１】
一またはそれ以上のスルーホールに電解めっきを塗布する（２２０）。次いで、外側層回路又は信号配線を形成する（２２２）。これは、コア構造の導電フォイル／層の上の経路のエッチングである。
【００１２】
無電解銅は、初期の導電経路を提供して、スタックアップ内の各スルーホールのバレルに追加の電解銅めっきができるようにする。晶結化学物質（触媒）がスルーホールの壁面に沈着し、めっきレジストがめっきレジスト上に銅が沈着しないように設計されているにもかかわらず、いくらかの触媒がめっきレジスト上に沈着する。めっき後にスルーホールの表面に残った触媒によって、絶縁が貧弱になり（高抵抗短絡、電子移動）、雑なめっきになる。その結果、印刷回路基板内にセグメント化したビアを形成する際に、めっきプロセス後に触媒を除去する改善された方法が望まれている。
【発明の概要】
【００１３】
以下に一またはそれ以上の実装について簡単な概要を述べて、いくつかの実装の基本的な理解を提供する。この概要は、すべての意図した実装を大規模な概観ではなく、全実装例のカギとなるあるいは重要な要素を認識することを意図するものでも、いずれかのあるいはすべての実装例の範囲を詳しく説明しようとするものでもない。この目的は、一またはそれ以上の実装例の概念を簡単な形式で、後述するより詳細な説明への前置きとして提供することである。
【００１４】
一の特徴によれば、セグメント化しためっきスルーホールを有する印刷回路基板を作成する方法が提供されている。この方法は、コア又はサブコンポジット構造を形成するステップと；このコア又はサブコンポジット構造内の誘電層の上に、あるいはコア又はサブコンポジット構造の外側の誘電層上に、少なくとも一のめっきレジストを選択的に被覆するステップと；このコア又はサブコンポジット構造及びめっきレジストを通る一またはそれ以上のスルーホールを形成するステップと；一またはそれスルーホールの内側面に触媒材料を塗布するステップであって、この内側面がラミネート部分とめっきレジスト部分を有し、このラミネート部分のみが導電材料で被覆されている、ステップと；無電解めっきを一またはそれ以上のスルーホールに塗布するステップと；触媒除去剤を用いて、めっきレジスト部分から触媒材料を除去するステップと；一またはそれ以上のスルーホールに電解めっきを塗布するステップと；外部導電装の上に外側層回路を形成するステップと；を具える。
【００１５】
一態様によれば、触媒材料はパラジウム又はパラジウム誘導体であり、触媒除去剤は、酸性溶液であり、この酸性溶液は少なくとも亜硝酸塩または亜硝酸イオンと、ハロゲンイオンを含む。
【００１６】
別の態様によれば、触媒除去剤がめっきレジストのエッチング液であり、このエッチング液はアルカリ性過マンガン酸塩化合物溶液である。このエッチング液はプラズマガスであってもよく、このプラズマガスは、酸素、窒素、アルゴン、及びテトラフルオロメタンの少なくとも一つを含む。
【００１７】
別の特徴によれば、セグメント化しためっきスルーホールを有する印刷回路基板を作成する方法が提供されている。この方法は、コア又はサブコンポジット構造を形成するステップと、このコア又はサブコンポジット構造内の誘電層の上に、あるいはコア又はサブコンポジット構造の外側の誘電層上に、少なくとも一のめっきレジストを選択的に被覆するステップと；このコア又はサブコンポジット構造及びめっきレジストを通る一またはそれ以上のスルーホールを形成するステップと；一またはそれスルーホールの内側面に触媒材料を塗布するステップであって、この内側面がラミネート部分とめっきレジスト部分を有し、このラミネート部分のみが導電材料で被覆されている、ステップと；無電解めっきを一またはそれ以上のスルーホールに塗布するステップと；一またはそれ以上のスルーホールに金属めっきを塗布するステップと；触媒除去剤を用いて、めっきレジスト部分から触媒材料を除去するステップと；一またはそれ以上のスルーホールに電解めっきを塗布するステップと；外部導電装の上に外側層回路を形成するステップと；を具える。
【００１８】
一態様によれば、触媒材料がパラジウム又はパラジウム誘導体である。
【００１９】
別の態様によれば、触媒除去剤が、酸性溶液であり、この酸性溶液は少なくとも亜硝酸塩または亜硝酸イオンと、ハロゲンイオンを含む。
【００２０】
別の態様によれば、触媒除去剤がめっきレジストのエッチング液である。
【００２１】
さらに別の態様によれば、このエッチング液はアルカリ性過マンガン酸塩化合物溶液である。
【００２２】
さらに別の態様によれば、このエッチング液はプラズマガスであってもよく、このプラズマガスは、酸素、窒素、アルゴン、及びテトラフルオロメタンの少なくとも一つを含む。
【００２３】
更に別の特徴によれば、セグメント化しためっきスルーホールを有する印刷回路基板を作成する方法が提供されている。この方法は、コア又はサブコンポジット構造を形成するステップと；このコア又はサブコンポジット構造内の誘電層の上に、あるいはコア又はサブコンポジット構造の外側の誘電層上に、少なくとも一のめっきレジストを選択的に被覆するステップと；このコア又はサブコンポジット構造及びめっきレジストを通る一またはそれ以上のスルーホールを形成するステップと；一またはそれスルーホールの内側面に触媒材料を塗布するステップであって、この内側面がラミネート部分とめっきレジスト部分を有し、このラミネート部分が導電材料で被覆されており、めっきレジスト部分は導電材料でめっきされていないステップと；金属めっきを一またはそれ以上のスルーホールに塗布するステップと；第１のコアの導電層の上に外側層回路を形成するステップと；触媒除去剤を用いて、めっきレジスト部分及び誘電材料表面から触媒材料を除去するステップと；を具える。
【００２４】
一態様によれば、触媒材料がパラジウム又はパラジウム誘導体である。
【００２５】
別の態様によれば、触媒除去剤が、酸性溶液である。
【００２６】
さらに別の態様によれば、この酸性溶液は少なくとも亜硝酸塩または亜硝酸イオンと、ハロゲンイオンを含む。
【００２７】
別の態様によれば、触媒除去剤がめっきレジストのエッチング液である。
【００２８】
さらに別の態様によれば、このエッチング液はアルカリ性過マンガン酸塩化合物溶液である。
【００２９】
さらに別の態様によれば、このエッチング液はプラズマガスであってもよく、このプラズマガスは、酸素、窒素、アルゴン、及びテトラフルオロメタンの少なくとも一つを含む。
【図面の簡単な説明】
【００３０】
【図１】図１は、めっきレジストを通って形成されためっきビアを有するＰＣＢを示す図である。
【図２】図２（図２Ａと２Ｂ）は、一またはそれ以上のセグメント化したビアを有するＰＣＢを形成する方法を示す図である。
【図３】図３は、通常のめっきプロセスでの印刷回路基板の製造を示す図である。
【図４】図４は、ＰＣＢ表面上の過剰な触媒粒子の一例を示す図である。
【図５】図５（図５Ａと５Ｂ）は、本発明の一態様による、一またはそれ以上のセグメント化したビアを有するＰＣＢを形成する方法を示す図である。
【図６】図６（図６Ａと６Ｂ）は、本発明の一態様による、一またはそれ以上のセグメント化したビアを有するＰＣＢを形成する方法を示す図である。
【図７】図７（図７Ａと７Ｂ）は、本発明の一態様による、一またはそれ以上のセグメント化したビアを有するＰＣＢを形成する方法を示す図である。
【図８】図８は、単一めっきレジストを有するＰＣＢスタックアップの断面図である。
【図９】図９は、一以上のめっきレジストを有するＰＣＢスタックアップの断面図である。
【図１０】図１０は、印刷回路基板内のスルーホールの断面図であり、ここでは残留触媒が不活性化されている。
【図１１】図１１は、図１０に示す印刷回路基板内のスルーホールの断面図であり、ここでは残留触媒が除去されている。
【発明を実施するための形態】
【００３１】
本開示についての以下の詳細な説明において、多くの特定の詳細は、この開示の全体を理解するためのものである。しかしながら、本開示は、これらの特定の詳細がなくても実行できる。ほかの例では、開示の態様を不必要に妨げないように、公知の方法、手順、及び／又は構成要素が詳細に説明されていない。
【００３２】
本開示は、セグメント化したビア、又はスルーホールを多層印刷回路基板に形成する方法を提供している。多層ＰＣＢは、チップ基盤、マザーボード、バックプレーン、バックパネル、センタープレーン、フレックス又はリジッドフレックス回路、であってもよい。本開示はＰＣＢｓでの使用に限定されるものではない。ビア構造は、電気信号を一の導電層から別の導電層へ伝送するのに使用するめっきスルーホール（ＰＴＨ）であってもよい。めっきビア構造は、電子部品をＰＣＢ上の別の電子部品に電気的に接続する部品装着ホールであってもよい。
【００３３】
概要
本開示は、めっき処理を行った後に、新規な触媒除去処理を行う、印刷回路基板を作成する方法を提供する。ＰＣＢを作成する一例では、コア又はサブコンポジット構造を形成し、そのコア又はサブコンポジット構造内、あるいはコア又はサブコンポジット構造の外側の誘電層に、少なくとも一のめっきレジスト材料を選択的に被覆する。次いで、そのコア又はサブコンポジット構造を通る一またはそれ以上のスルーホールを形成し、触媒材料を、その一またはそれ以上のスルーホールの内側面に塗布する。この内側面は、積層部と、積層部のみが導電材料で被覆されているめっきレジスト部を有する。次いで、無電解めっきを一またはそれ以上のスルーホールに塗布し、触媒除去剤を用いて、めっきレジスト部から触媒材料を除去する。めっきレジストから触媒を除去したのちに、電解めっきを一またはそれ以上のスルーホールに塗布して、外側導電層上に外側層回路を形成する。
【００３４】
印刷回路基板製造の通常の触媒プロセス
ビアホールを形成するためのめっきスルーホールあるいはホール部分の形成に、無電解銅めっきを行う場合、通常、無電解銅めっきを行う前に触媒プロセスを実行して、無電解めっきにおける蒸着用のめっき開始核として作用するパラジウムを被覆する。図３は、印刷回路基板の製造に使用される、通常の触媒プロセスを示す。スルーホールと基板にドリルを行った後、レジスト面をエッチングして、続いて塗布した触媒層と無電解金属層のレジスト面への接触を強化する。次いで、クリーナを塗布する（３０２）。このクリーナは例えば、酸性又はアルカリ性クリーナでよい。次いで、触媒を塗布し（３０４）、ＰＣＢをすすいで（３０６）、過剰な触媒を除去する。図４は、ＰＣＢの表面に過剰な触媒を有するＰＣＢ面４０２を示す。図に示すように、ＰＣＢ表面４０２から近いところにある第１の触媒粒子（又は触媒）セット４０４がＰＣＢ表面４０２、並びにスルーホールに吸収され、ＰＣＢ表面４０２から離れている第２の触媒粒子（触媒）セット４０６は吸収されていない。図３を参照すると、スルーホール面とレジスト面を具えるＰＣＢ表面に、さらに、公知の処理を行って、導電材料３０８を受けるように表面を活性化する。次いで、図４に示すようにＰＣＢをすすいで（３１０）、過剰な触媒を除去する（４０６）。次いで、ＰＣＢを処理して、スルーホール表面を含むその表面に金属層を塗布し、このような金属化に対して活性にする。
【００３５】
ＰＣＢ形成中の過剰触媒の除去
図５（図５Ａ及び５Ｂ）は、本開示の一態様による、一またはそれ以上のセグメント化したビアを形成する方法を示す図である。まず、第１導電層と第２導電層に挟まれた第１の誘電コア層を有する、第１コア又はサブコンポジット構造を形成する（５０２）。第１コア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気トレースを形成する（５０４）。例えば、このようなエッチングは、ビアが形成されているポイントへ及び／又はそのポイントから電導路を形成する。第１のめっきレジスト材料がコア内に埋め込まれている場合は、第１のめっきレジスト材料を、第１コア又はサブコンポジット構造の少なくとも一の表面に被覆する（５０６）。
【００３６】
選択的に、第３導電層と第４導電層の間に挟まれた第２の誘電コア層を有する、第２のコア又はサブコンポジット構造を形成する（５０８）。第２のコア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気トレースを形成する（５１０）。例えば、このようなエッチングは、ビアが形成されているポイントへ及び／又はそのポイントから電導路を形成する。第２のめっきレジスト材料を、第２コア又はサブコンポジット構造の少なくとも一の表面に被覆する（５１２）。プロセス５０８−５１２を必要に応じて繰り返して、追加のコア又はサブコンポジット構造を形成する。
【００３７】
第１コア又はサブコンポジット構造、並びに、第２コア又はサブコンポジット構造などの選択的に追加した対応するコンポジット構造を、その間に少なくとも一の誘電層と積層して、ＰＣＢスタックアップを形成することもできる（５１４）。一またはそれ以上のスルーホールをＰＣＢスタックアップを通って、導電層、誘電層、及びめっきレジスト材料（又はめっきレジスト）を通って形成してもよい（５１６）。次いで、無電解銅めっきように、パラジウム触媒などのシーディング導電材料又は触媒材料を、一またはそれ以上のスルーホールに塗布し（５１８）、次いで、無電解銅を塗布する（５２０）。
【００３８】
無電解めっきの後に、めっきレジスト材料（又はめっきレジスト）表面上の過剰な触媒を除去する（５２２）。触媒は、少なくとも亜硝酸塩又は亜硝酸イオンとハロゲンイオンを含む酸性溶液のような触媒除去剤を使って除去する。あるいは、触媒除去剤は、アルカリ過マンガン酸塩化合物溶液、あるいは酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物といった、めっきレジスト用のエッチング剤でもよい。過剰な触媒を除去したのち、電解めっきを一またはそれ以上のスルーホールに塗布する（５２４）。次いで、外側層回路又は信号トレースを、外側導電層の上に形成する（５２６）。すなわち、コア構造の導電フォイル上／層上の経路のエッチングである。
【００３９】
図６（図６Ａ及び６Ｂ）は、本開示の一態様による、一またはそれ以上のセグメント化したビアを形成する方法を示す。まず、第１導電層と第２導電層に挟まれた第１誘電コア層を有する第１コア又はサブコンポジット構造を形成する（６０２）。第１のコア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気トレースを形成する（６０４）。例えば、このようなエッチングは、ビアが形成されているポイントへ及び／又はそのポイントから電導路を形成する。第１のめっきレジスト材料（又はめっきレジスト）を、第１コア又はサブコンポジット構造の少なくとも一の表面に被覆する（６０６）。
【００４０】
選択的に、第３導電層と第４導電層の間に挟まれた第２誘電層を有する第２コア又はサブコンポジット構造を形成する（６０８）。第２コア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気トレースを形成する（６１０）。例えば、このようなエッチングは、ビアが形成されているポイントへ及び／又はそのポイントから電導路を形成する。第２のめっきレジスト材料（又はめっきレジスト）を、第２コア又はサブコンポジット構造の少なくとも一の表面に被覆する（６１２）。プロセス６０８−６１２を必要に応じて繰り返して、さらにコア又はサブコンポジット構造を形成する。
【００４１】
第１コア又はサブコンポジット構造、並びに、第２コア又はサブコンポジット構造などの選択的に追加した対応するコンポジット構造を、その間に少なくとも一の誘電層と積層して、ＰＣＢスタックアップを形成することもできる（６１４）。一またはそれ以上のスルーホールをＰＣＢスタックアップを通って、導電層、誘電層、及びめっきレジスト材料（又はめっきレジスト）を通ってドリルであけてもよい（６１６）。次いで、無電解銅めっき用に、パラジウム触媒などの晶結導電材料又は触媒材料を、一またはそれ以上のスルーホールに塗布し（６１８）、次いで、無電解銅を塗布する（６２０）。
【００４２】
一またはそれ以上のスルーホールに電解めっきを塗布する（６２２）。電解めっきの後に、めっきレジスト表面上の過剰な触媒を除去する（６２４）。触媒は、少なくとも亜硝酸塩又は亜硝酸イオンとハロゲンイオンを含む酸性溶液のような触媒除去剤を使って除去する。あるいは、触媒除去剤は、アルカリ過マンガン酸塩化合物溶液、あるいは酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物といった、めっきレジスト用のエッチング剤でもよい。過剰な触媒を除去した後、外側層回路又は信号トレースを、外側導電層の上に形成する（６２６）。すなわち、コア構造の導電フォイル／層上の経路のエッチングである。一実施例によれば、触媒クリーニングプロセスは、回路又はトレース形成前の触媒クリーニングに代えて、回路又はトレースの形成後に行ってもよい。
【００４３】
図７（図７Ａ及び７Ｂ）は、本開示の一態様による、一またはそれ以上のセグメント化したビアを形成する方法を示す。まず、第１導電層と第２導電層に挟まれた第１誘電コア層を有する第１コア又はサブコンポジット構造を形成する（７０２）。第１のコア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気トレースを形成する（７０４）。例えば、このようなエッチングは、ビアが形成されるポイントへ及び／又はそのポイントから電導路を形成する。第１のめっきレジスト材料（又はめっきレジスト）を、第１コア又はサブコンポジット構造の少なくとも一の表面に被覆する（７０６）。
【００４４】
選択的に、第３導電層と第４導電層の間に挟まれた第２誘電層を有する第２コア又はサブコンポジット構造を形成する（７０８）。第２コア又はサブコンポジット構造の少なくとも一の導電層をエッチングして、ビアパッド、アンチパッド、及び／又は電気トレースを形成する（７１０）。例えば、このようなエッチングは、ビアが形成されるポイントへ及び／又はそのポイントから電導路を形成する。第２のめっきレジスト材料を、第２コア又はサブコンポジット構造の少なくとも一の表面に被覆する（７１２）。プロセス７０８−７１２を必要に応じて繰り返して、さらにコア又はサブコンポジット構造を形成する。
【００４５】
第１コア又はサブコンポジット構造、並びに、第２コア又はサブコンポジット構造などの選択的に追加した対応するコンポジット構造を、その間に少なくとも一の誘電層と積層して、ＰＣＢスタックアップを形成することもできる（７１４）。一またはそれ以上のスルーホールをＰＣＢスタックアップを通って、導電層、誘電層、及びめっきレジスト材料（第１及び第２めっきレジスト材料）を通ってドリルであけてもよい（７１６）。次いで、無電解銅めっき用に、パラジウム触媒などのシーディング導電材料又は触媒材料を、一またはそれ以上のスルーホールに塗布し（７１８）、次いで、無電解銅を塗布する（７２０）。
【００４６】
一またはそれ以上のスルーホールに電解めっきを塗布する（７２２）。電解めっきの後に、めっきレジスト材料（又はめっきレジスト）表面上の過剰な触媒を除去する（７２４）。次いで、外側層回路又は信号トレースを形成する（７２４）。すなわち、コア構造の導電フォイル／層上の経路のエッチングである。最後に、少なくとも亜硝酸塩又は亜硝酸イオンとハロゲンイオンを含む酸性溶液のような触媒除去剤を使って触媒材料を除去する。あるいは、触媒除去剤は、アルカリ過マンガン酸塩化合物溶液、あるいは酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物といった、めっきレジスト用のエッチング剤でもよい。
【００４７】
図８は、単一のめっきレジストを有するＰＣＢスタックアップの断面を示す図である。図９は、一以上のめっきレジストを有するＰＣＢスタックアップの断面を示す図である。
【００４８】
残留触媒を不活化したスルーホールの断面図
図１０は、残留触媒を不活化した印刷回路基板のスルーホールの断面図である。印刷回路基板を形成する間に、この分野で知られている除去プロセス又は追加プロセスを用いることができる。
【００４９】
図１０に示すように、スルーホールの壁１０００は、積層部分１００２とめっきレジスト部分１００４でできている。積層部分１００２は、銅１００８などの、導電材料を蒸着するために活性化される触媒粒子（又は触媒又は触媒材料）第１セット１００６を有していてもよい。
【００５０】
めっきレジスト部分１００４上に位置する触媒粒子（又は触媒）第２セット１０１０は、不活化することができる（１０１２）。これらの触媒粒子（または触媒）１０１０は、不活化することができるが、めっき後の表面に触媒が残っており、これが絶縁不良（高電位、ミグレーション）と強いめっきを起こしうる。
【００５１】
残留触媒を除去したスルーホールの断面図
図１１は、図１０の印刷回路基板のスルーホールの断面図であり、残留触媒が除去されている。上述した通り、公知の印刷回路基板を形成する間に、減法プロセス又は加法プロセスを用いることができる。
【００５２】
図１１に示すように、スルーホールの壁１０００は、積層部分１００２とめっきレジスト部分１００４でできている。上述した通り、積層部分１００２は、銅１００８などの、導電材料を受ける活性化された触媒粒子（又は触媒）第１セット１００６を有していてもよい。
【００５３】
めっきレジスト部分１００４上に位置する触媒粒子（又は触媒）第２セット１０１０は、クリーニングによって除去して、ＰＣＢの絶縁を強化することができる（１０１４）。少なくとも亜硝酸塩又は亜硝酸イオンとハロゲンイオンを含む酸性溶液のような触媒除去剤を使って触媒材料を除去することができる。触媒除去剤は、アルカリ過マンガン酸塩化合物溶液、あるいは酸素、窒素、アルゴン、及びテトラフルオロメタンの内の少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物といった、めっきレジスト用のエッチング剤でもよい。
【００５４】
上述した明細書において、発明の実施例を実施から実施へと変化しうる様々な詳細を参照して説明した。したがって、明細書及び図面は、限定の意味ではなく説明のためのものである。本発明は、すべての均等を含めて、特許請求の範囲と同じ広さであることを意図している。
【００５５】
当業者には、さらに、ここに開示した実施例に関連して記載した様々な説明用ロジックブロック、モジュール、回路、予備アルゴリズムステップが、電子ハードウエア、コンピュータ、ソフトウエア、又はこれらの組み合わせとして実装できることは自明である。このハードウエアとソフトウエア間の互換性を明確に説明するために、様々な構成要素、ブロック、回路及びステップを、その機能性に関する用語で一般的に説明した。このような機能性がハードウエアとして実装されるか、ソフトウエアとして実装されるかは、システム全体にかかる特定のアプリケーションと設計の制限による。
【００５６】
ある例示的実施例は、図面を添付して説明しているが、このような実施例は単に説明のためのものであり、広い発明を制限するものではないと考えられる。また、この発明は、ここに示して説明した特定の構造及び構成に限定されるものではなく、当業者には様々なその他の変形が考えられる。
【図１】
2017504193.tif 000003
【図２Ａ】
2017504193.tif 000004
【図２Ｂ】
2017504193.tif 000005
【図３】
2017504193.tif 000006
【図４】
2017504193.tif 000007
【図５Ａ】
2017504193.tif 000008
【図５Ｂ】
2017504193.tif 000009
【図６Ａ】
2017504193.tif 000010
【図６Ｂ】
2017504193.tif 000011
【図７Ａ】
2017504193.tif 000012
【図７Ｂ】
2017504193.tif 000013
【図８】
2017504193.tif 000014
【図９】
2017504193.tif 000015
【図１０】
2017504193.tif 000016
【図１１】
2017504193.tif 000017
【国際調査報告】
2017504193.tif 000018
2017504193.tif 000019