(57)【要約】  トランジスタアセンブリ、集積回路デバイス、及び関連する方法の様々な実施形態が本明細書で開示される。いくつかの実施形態において、トランジスタアセンブリは、トランジスタが配置されるベース層と、第１の金属層と、ベース層と第１の金属層との間に配置される第２の金属層とを含み得る。トランジスタアセンブリはまた、チャネルを中に含む導電性材料のシートを有し、ベース層又は第２の金属層に配置され、トランジスタの供給ラインに結合されるコンデンサを含み得る。他の実施形態が開示、及び／又は請求され得る。
2017527977.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタが配置され、前記トランジスタが供給ラインを有するベース層と、
第１の金属層と、
前記ベース層と前記第１の金属層との間に配置される第２の金属層と、
チャネルを中に含む導電性材料のシートを有し、前記ベース層又は前記第２の金属層に配置され、前記トランジスタの前記供給ラインに結合されるコンデンサと
を備えるトランジスタアセンブリ。
【請求項２】
前記第１の金属層は、ダイの最も外側の金属層であって、
前記コンデンサは、前記第１の金属層よりも前記ベース層に近い、請求項１に記載のトランジスタアセンブリ。
【請求項３】
前記コンデンサは、前記トランジスタアセンブリの電圧源に結合される、請求項１に記載のトランジスタアセンブリ。
【請求項４】
前記コンデンサは、前記ベース層に配置される、請求項１に記載のトランジスタアセンブリ。
【請求項５】
前記トランジスタは、トライゲートトランジスタである、請求項１に記載のトランジスタアセンブリ。
【請求項６】
前記第２の金属層は、前記ベース層に最も近い金属層である、請求項１に記載のトランジスタアセンブリ。
【請求項７】
前記コンデンサは、略平面状であり、前記チャネルにより離間される、交互に配置される複数のフィンガを有する、請求項１に記載のトランジスタアセンブリ。
【請求項８】
前記導電性材料は金属である、請求項１から７のいずれか１項に記載のトランジスタアセンブリ。
【請求項９】
トランジスタアセンブリと電圧源とを備え、
前記トランジスタアセンブリは、
トランジスタが配置され、前記トランジスタが供給ラインを有するベース層と、
第１の金属層と、
前記ベース層と前記第１の金属層との間に配置される第２の金属層と、
チャネルを中に有する導電性材料のシートを含み、前記ベース層又は前記第２の金属層に配置されるコンデンサとを含み、
前記コンデンサは、前記電圧源と前記トランジスタの前記供給ラインとに結合される、
集積回路（ＩＣ）デバイス。
【請求項１０】
前記コンデンサは前記ベース層に配置される、請求項９に記載のＩＣデバイス。
【請求項１１】
前記トランジスタは、トライゲートトランジスタである、請求項９に記載のＩＣデバイス。
【請求項１２】
前記コンデンサは、略平面状であり、前記チャネルにより離間される、交互に配置される複数のフィンガを有する、請求項９に記載のＩＣデバイス。
【請求項１３】
前記トランジスタは、ドライバトランジスタであって、前記ベース層は、前記ドライバトランジスタに結合された複数の負荷トランジスタを更に含む、請求項９から１２のいずれか１項に記載のＩＣデバイス。
【請求項１４】
トランジスタを基板上のベース層に形成する段階であって、前記トランジスタは、供給ラインを有する段階と、
チャネルを導電性材料のシートに形成すべく、前記導電性材料のシートを選択的にパターニングすることにより前記ベース層又は第２の金属層においてコンデンサを形成する段階と、
前記コンデンサを前記トランジスタの前記供給ラインに結合する段階と、
前記コンデンサが、前記基板と第１の金属層との間に配置されるように前記第１の金属層を形成する段階と
を備える、トランジスタアセンブリを形成する方法。
【請求項１５】
前記導電性材料は金属である、請求項１４に記載の方法。
【請求項１６】
前記導電性材料のシートを選択的にパターニングする段階は、電子ビーム直接書き込み技術を用いる段階を含む、請求項１４に記載の方法。
【請求項１７】
前記導電性材料のシートを選択的にパターニングする段階は、極端紫外線リソグラフィ技術を用いることを含む、請求項１４に記載の方法。
【請求項１８】
前記ベース層又は前記第２の金属層に前記コンデンサを形成する段階は、前記第１の金属層を形成する段階の前に実行される、請求項１４に記載の方法。
【請求項１９】
前記トランジスタを形成する段階は、トライゲートトランジスタを形成する段階を含む、請求項１４に記載の方法。
【請求項２０】
前記ベース層又は前記第２の金属層に前記コンデンサを形成する段階は、前記ベース層又は前記第２の金属層に複数のコンデンサを形成する段階を含む、請求項１４から１９のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して、集積回路デバイスの分野、より具体的には、デカップリングコンデンサ及び配置に関する。
【背景技術】
【０００２】
いくつかの従来の集積回路（ＩＣ）デバイスは、スイッチングイベントがあり次第、又は電源電圧における群に応答して、電気負荷に迅速な電荷を提供すべく、デカップリングコンデンサを含み得る。しかしながら、従来のコンデンサ構造及び配置は、性能低下を防ぐには十分に迅速又は十分に強いものではないかもしれない。従来のアプローチは、より新しいトランジスタ構造には特に不適切であり得る。
【図面の簡単な説明】
【０００３】
実施形態は、添付の図面と共に、以下の詳細な説明によって、容易に理解されるであろう。この説明を容易にすべく、同様の参照番号は、同様の構造要素を示す。実施形態は、添付の図面の形態において、限定としてではなく、例示として示されている。
【図１】様々な実施形態に係る、トランジスタアセンブリと電圧源とを有する集積回路（ＩＣ）デバイスの一部の模式図である。
【図２】様々な実施形態に係る、様々なデカップリングコンデンサの効果を示すグラフである。
【図３】様々な実施形態に係る、トランジスタアセンブリの側断面図である。
【図４】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサに対する例示的な略平面構造の上面図を示す。
【図５】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図６】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図７】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図８】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図９】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図１０】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図１１】様々な実施形態に係る、トランジスタアセンブリにおけるコンデンサの製造における動作の後の様々なアセンブリの側断面図を示す。
【図１２】様々な実施形態に係る、電子ビーム直接書き込み技術を用いた、露出されたフォトレジスト層の形成における様々な段階の後の様々なアセンブリの上面図を示す。
【図１３】様々な実施形態に係る、電子ビーム直接書き込み技術を用いた露出されたフォトレジスト層の形成における様々な段階の後の様々なアセンブリの上面図を示す。
【図１４】様々な実施形態に係る、電子ビーム直接書き込み技術を用いた露出されたフォトレジスト層の形成における様々な段階の後の様々なアセンブリの上面図を示す。
【図１５】様々な実施形態に係る、トランジスタアセンブリを形成する方法のフロー図である。
【図１６】様々な実施形態に係る、本明細書に開示されるような１又は複数のトランジスタアセンブリを含み得るコンピューティングデバイスを概略的に例示する。
【発明を実施するための形態】
【０００４】
トランジスタアセンブリ、集積回路（ＩＣ）デバイス、及び関連する方法の様々な実施形態が、本明細書に開示される。いくつかの実施形態において、トランジスタアセンブリは、トランジスタが配置されるベース層と、第１の金属層と、ベース層と第１の金属層との間に配置される第２の金属層とを含み得る。トランジスタアセンブリはまた、ベース層又は第２の金属層に配置され、トランジスタの供給ラインに結合されるコンデンサを含み得る。
【０００５】
本明細書に開示される実施形態のいくつかは、従来のアプローチよりも、ＩＣデバイスにおける負荷に対するより迅速な及び／又はより強い電荷再配分を提供し得る。特に、本明細書に開示される実施形態のいくつかは、コンデンサ構造及び配置に、単位面積当たりの高い蓄積電荷密度、及び負荷に供給され得る蓄積電荷が通る短い経路を提供し得る。本明細書に開示される実施形態のいくつかは、ノイズがトランジスタの供給ラインに到達することを効果的にブロックし、コンデンサと負荷との間で電力を効率的に伝達するコンデンサ構造及び配置を提供し得る。
【０００６】
本明細書に開示される実施形態の様々なものが、従来のアプローチにより達成可能ではない様式で、トライゲート構造を有するトランジスタを含む、負荷の有効なデカップリングを可能とし得る。デカップリング性能は、デカップリングコンデンサ（「デカップリング静電容量」）の静電容量の、サプライからデカップリングされるべきでない負荷トランジスタの総ゲート静電容量に対する比の機能であり得る。トランジスタのゲート静電容量は、トランジスタのゲートとトランジスタにおける他のポイントとの間の純静電容量であり得る。ゲート静電容量の一次要因は、チャネル静電容量へのゲートであり得、その一方で、二次要因は、例えば、ソース静電容量へのゲートと、ドレイン静電容量へのゲートとであり得る。デカップリング静電容量とゲート静電容量との間の比のより高い値は、改善性能に対応し得る。
【０００７】
従来のトランジスタ構造に関連して、トライゲートトランジスタは、（例えば、コンデンサプレートとして作動する「垂直壁」の面領域に起因して）著しくより高いゲート静電容量を有し得る。いくつかのシナリオにおいて、トライゲートトランジスタのゲート静電容量は、従来の平面状トランジスタのゲート静電容量の約２倍高くなり得る。従って、著しくより高い静電容量を有するデカップリングコンデンサは、従来の平面状トランジスタに適切なデカップリングコンデンサに関連して、トライゲートトランジスタを効果的にデカップリングするのに必要とされ得る。１つのターミナルを形成すべくドレインとソースとを結合し、他のターミナルとしてゲートを用いることによりコンデンサとして従来の拡散ベースのトランジスタを用いるもののような、いくつかの従来のコンデンサ構造は、有効なデカップラとして作用するにはあまりに少ない電荷蓄積を提供し得る（例えば、一桁）。
【０００８】
適切なデカップリングコンデンサがないと、電源電圧におけるドループ（例えば、スイッチングイベントにより場合によって引き起こされる、異常な瞬時のドループ）が供給ラインに到達し得る。ドループがより大きいほど、性能低下に対するリスクがより大きくなる。性能低下の例は、より遅いロジック応答、及び／又はＩＣデバイスの処理における破損を含み得る。いくつかの以前のアプローチは、ドループが、有効なデバイス性能に対する最小閾値以下に低下する可能性を減少すべく、ＩＣデバイスの動作電圧（例えば、電圧源により提供されるＤＣ電圧）を単に増大してきた。しかしながら、そのようなアプローチは、不要な電力散逸になり、十分に効率的ではないかもしれない。
【０００９】
本明細書に開示される実施形態の様々なものが、十分なデカップリング静電容量とゲート静電容量との比を達成すべく、高密度な電荷を格納する（それにより、高静電容量を有する）ことが可能なコンデンサを提供し得る。様々な実施形態はまた、コンデンサが結合されるトランジスタに最も近いそのようなコンデンサの配置を含み、電荷の迅速な配信を可能にし、それにより、ドループ及びそれに付随する性能低下を最小化する。これらの利点は、デバイスの動作電圧を引き上げたり、過剰な電力コストを引き起こす必要なく、実現され得る。
【００１０】
以下の詳細な説明において、本明細書の一部を形成する添付の図面に対して、参照が成され、全体にわたって同様の参照番号は同様の一部を示し、及び、そうした中で、実施され得る例示的な実施形態として、参照が示される。他の実施形態が用いられ得、本開示の範囲から逸脱することなく、構造的又は論理的変更が行われ得るということが理解されるべきである。従って、以下の詳細な説明は限定的意味に解釈されるべきではなく、実施形態の範囲は、添付の特許請求の範囲及びこれらの同等のものによって画定される。
【００１１】
特許請求の範囲の主題を理解する上で最も有用な態様で、様々な動作が複数の別個のアクション又は動作として順に説明され得る。しかしながら、説明の順序は、これらの動作が必ず順序に依存すると暗示するものと解釈されるべきではない。特に、これらの動作は説明の順序で実行されなくてもよい。説明される動作は、説明された実施形態とは異なる順序で実行され得る。様々な追加の動作が実行され得、及び／又は、説明された動作は、追加の実施形態においては省略され得る。
【００１２】
本開示の目的のために、「Ａ及び／又はＢ」という表現は、（Ａ）、（Ｂ）又は（Ａ及びＢ）を意味する。本開示の目的のために、「Ａ、Ｂ、及び／又はＣ」という表現は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ、及びＣ）を意味する。
【００１３】
説明は、「実施形態において」または「複数の実施形態において」という表現を用いるが、これらはそれぞれ、同じ又は異なる実施形態のうち１又は複数のを指し得る。更に、「備える」、「含む」、「有する」等の用語は、本開示の複数の実施形態に関して使用されるように、同義語である。
【００１４】
図１は、様々な実施形態に係る、トランジスタアセンブリ１０２と電圧源１１０とを有するＩＣデバイス１００の一部の模式図である。トランジスタアセンブリ１０２は、供給ライン１０６を有するトランジスタ１０４と、トランジスタ１０４の供給ライン１０６に結合されるコンデンサ１０８とを含み得る。いくつかの実施形態において、トランジスタ１０４はドライバトランジスタであり得、負荷１１２は、ドライバトランジスタ１０４とグランド１１４との間に結合され得る。様々な実施形態において、負荷１１２は、１又は複数の「受信」トランジスタ、及び／又は他のデバイスを含み得る。特に、いくつかの実施形態において、トランジスタ１０４は、供給ライン１０６と、負荷１１２におけるトランジスタのゲートとの間に結合され得る。
【００１５】
コンデンサ１０８はまた、電圧源１１０に結合され得る。特に、コンデンサ１０８は、電圧源１１０とトランジスタ１０４との間の電荷リザーバとして作用すべく、トランジスタ１０４の供給ライン１０６と電圧源１１０との両方に結合され得る。単一のコンデンサ１０８のみが図１に示されるが、これは単に例示の簡略化のためである。様々な実施形態において、ＩＣデバイス１００は、デカップリングコンデンサとしての機能を果たすべく、コンデンサ１０８に関して本明細書に説明するように構成される複数のコンデンサを含み得る。本明細書に提供されるトランジスタアセンブリの教示を除いて、図１のＩＣデバイス１００のコンポーネントの配置は、従来のものであり得る。さらに、単一のトランジスタ１０４のみが図１に示されるが、これは単に例示の簡略化のためである。様々な実施形態において、ＩＣデバイス１００は、（例えば、様々な負荷に対してドライバトランジスタとしての機能を果たすべく）トランジスタ１０４に関して本明細書に説明されるように構成される複数のトランジスタを含み得る。いくつかの実施形態において、トランジスタ１０４及び／又は負荷１１２は、略「垂直」の構成を有するトライゲートトランジスタを含み得る。
【００１６】
図２は、様々な実施形態に係る、電圧源１１０と供給ライン１０６とをデカップリングすることにおいてコンデンサ１０８が有し得る効果を示すグラフ２００である。グラフ２００は、電圧源１１０により提供される電圧２０２が変動し得るシナリオを例示する。示されるように、電圧２０２は、はその電圧がトランジスタ１０４の供給ライン１０６に提供される場合にＩＣデバイス１００の動作が失敗し得、又危険は危うくなり得る電圧を表し得る閾値電圧Ｖｍｉｎ以下に降下し得る。第１の総デカップリング静電容量を提供する、１又は複数のコンデンサ１０８を含むことは、電圧２０２の変化から供給ライン１０６を分離し得、これにより、供給ライン１０６に電圧２０４が提供される。総デカップリング静電容量を高めること（例えば、個々のコンデンサ１０８の静電容量を増大することにより、及び／又は追加のコンデンサ１０８をＩＣデバイス１００に追加することにより）は、デカップリング性能を向上し得、これにより、供給ライン１０６に電圧２０６が提供される。コンデンサ１０８の効果は、供給ライン１０６に見られる電圧が閾値電圧Ｖｍｉｎ以下に降下する可能性を減らし、従って、ＩＣデバイス１００の性能及び信頼性を向上することであり得る。
【００１７】
本明細書に開示される様々な実施形態において、トランジスタアセンブリ１０２は、トランジスタ１０４が配置されるベース層と、第１の金属層と、ベース層と第１の金属層との間に配置される第２の金属層とを含み得る。トランジスタアセンブリ１０２のコンデンサ１０８は、１又は複数のチャネルを中に有し、ベース層又は第２の金属層に配置され、トランジスタ１０４の供給ライン１０６に結合される、導電性材料のシートを含み得る。
【００１８】
そのようなトランジスタアセンブリ１０２の例が図３に示される。特に、図３は、様々な実施形態に係る、トランジスタアセンブリ１０２の側断面図である。示されるように、トランジスタアセンブリ１０２は、ＩＣダイの一部を形成し得る。
【００１９】
トランジスタアセンブリ１０２は、１又は複数のトランジスタ１０４が配置されるベース層１１６を含み得る。示されるように、ベース層１１６は、ベース層１１６におけるトランジスタ１０４のうち１又は複数に結合される、１又は複数のコンデンサ１０８を含み得る。いくつかの実施形態において、ベース層１１６に含まれるコンデンサ１０８は、トランジスタのために設計されるが、使用されていない領域に位置し得る。例えば、いくつかの実施形態において、ベース層１１６は、トランジスタにより占有されていない１又は複数のトランジスタの場所を含み得る。そのような場所は、通常、高いパーセンテージの利用可能なベース層の場所を用いるが、全ての利用可能な場所を完全には利用しない、設計構造の結果であり得る。従来、そのような占有されていない場所は、（後での日和見的な設計修正に対する）ボーナスセルで埋め戻しされ得る、又は様々な層で平滑な構造を提供すべく「ダミーの埋め込み」がされる。占有されていない場所に含まれる構造は、（製造設備に設計を提供する前に）設計段階で画定され得、設計ポリゴンとして設計データベースに含まれ得る。ベース層に対して従来のように、ベース層は、半導体基板１４０（例えば、シリコンウェーハ）上に形成され得る。
【００２０】
金属層Ｍ＿１  １１８は、ベース層１１６上に配置され得、ベース層１１６とトランジスタアセンブリ１０２における他の層との間の電気信号を結合するように配列される１又は複数の導電性の部分１３０を含み得る。金属層Ｍ＿１  １１８は、ベース層１１６に最も近い金属層であり得る。示されるように、金属層Ｍ＿１  １１８は、ベース層１１６におけるトランジスタ１０４のうち１又は複数に結合される１又は複数のコンデンサ１０８を含み得る。金属層Ｍ＿２  １２０は、金属層Ｍ＿１  １１８上に配置され得、トランジスタアセンブリ１０２の様々な層の間の電気信号を結合するように配列される１又は複数の導電性の部分１３０を含み得る。示されるように、金属層Ｍ＿２  １２０は、ベース層１１６におけるトランジスタ１０４のうち１又は複数に結合される１又は複数のコンデンサ１０８を含み得る。
【００２１】
任意の所望の数の金属層が、トランジスタアセンブリ１０２に含まれ得る。金属層Ｍ＿Ｎ−１  １２２と金属層Ｍ＿Ｎ  １２４とを含む、数Ｎの金属層が図３に示される。金属層Ｍ＿Ｎ  １２４は、トランジスタアセンブリ１０２を含むダイの最も外側の金属層であり得る。トランジスタアセンブリ１０２はまた、金属層Ｍ＿Ｎ  １２４上に配置される様々なＩＣコンポーネント１２６を含み得る。ＩＣコンポーネント１２６は、積層において「より下に」配置されるには大き過ぎるコンポーネントを含み得る。例えば、金属―絶縁体−金属（ＭＩＭ）コンデンサが、金属層Ｍ＿Ｎ  １２４上に配置され得、通常は（「不動産」がプレミア付きで、大きい構造が収容できない）積層においてより下に実際に位置されるには数桁大き過ぎる。ＩＣコンポーネント１２６は、パッケージ化されたコンデンサのような、パッケージ化されたコンポーネントを含み得る。
【００２２】
図３は、ベース層１１６、金属層Ｍ＿１  １１８、及び金属層Ｍ＿２  １２０に配置されるコンデンサ１０８を例示するが、本明細書に開示されるトランジスタアセンブリの様々な実施形態が、これらの層のいくつかの、全ての、又はいずれのものでないものにおいてコンデンサ１０８を含み得る。例えば、いくつかの実施形態において、１又は複数のコンデンサ１０８はベース層１１６に含まれ得、任意の他の層に含まれても含まれていなくてもよい。いくつかの実施形態において、１又は複数のコンデンサ１０８は金属層Ｍ＿１  １１８に含まれ得、任意の他の層に含まれても含まれていなくてもよい。いくつかの実施形態において、１又は複数のコンデンサ１０８は金属層Ｍ＿２  １２０に含まれ得、任意の他の層に含まれても含まれていなくてもよい。いくつかの実施形態において、１又は複数のコンデンサ１０８は金属層Ｍ＿２  １２０と金属層Ｍ＿Ｎ  １２４との間の他の層に含まれ得る。
【００２３】
いくつかの実施形態において、コンデンサ１０８を、結合されるトランジスタ１０４に実際的である範囲でに出来るだけ近くに位置付けすることが有利であり得る。従って、コンデンサ１０８を可能な限り積層の「最も低い」レベルに含むことが有利であり得る。いくつかの実施形態において、コンデンサ１０８は、金属層Ｍ＿Ｎ  １２４よりもベース層１１６に近くあり得る。このことは、コンデンサ１０８が、パッケージコンデンサ又はＭＩＭコンデンサのような、はるかにより高いレベルでの集積化で追加されるコンポーネントを用いてコンデンサにより実現されることよりも、より迅速にトランジスタ１０４に電荷を供給することを可能とし得る。いくつかの実施形態において、電荷は、ベース層１１６に配置されるコンデンサ１０８により、金属層Ｍ＿Ｎ  １２４上に配置されるパッケージ化された又はＭＩＭコンデンサにより提供され得たよりも約１０倍より速く提供され得る。
【００２４】
上記で述べられたように、コンデンサ１０８のいくつかの実施形態は、高密度な電荷蓄積に、デバイスの積層においてより低いレベルで含まれるのに適切なフォームファクタをより小さくし得る。図４は、様々な実施形態に係る、コンデンサ１０８に対する例示的な略平面構造の上面図を示す。示されるように、コンデンサ１０８は、チャネル４１０により離間される第１導電性部分４０２と第２導電性部分４０４とを含み得る。本明細書で用いられるように、導電性材料における「チャネル」は、導電性材料を２又はそれより多い部分に分離する導電性材料における間隙又は他の開口を指し得、それぞれの部分が異なる電位を維持することを可能にし、従って、電界が複数の部分間で形成されることを可能にする。第１導電性部分４０２は、部分４０２と部分４０４とに電圧差に生じたときに、部分４０２と部分４０４との間に電界を形成することを可能にすべく、チャネル４１０により第２導電性部分４０４から離間され得る。いくつかの実施形態において、チャネル４１０は、誘電体又はコンデンサのプレート間に従来用いられる他の材料で埋められ得る。部分４０２及び部分４０４のそれぞれは、複数のフィンガ４０８を含み得、第１導電性部分４０２のフィンガ４０８は、第２導電性部分４０４のフィンガ４０８と交互に配置され得る。フィンガ４０８の数、部分４０２及び４０４の相対寸法、及びチャネル４１０の幅と形状は単に例示的なものであり、コンデンサ１０８に対する利用可能なフットプリント、コンデンサ１０８に対する利用可能な厚さ、コンデンサ１０８の所望の静電容量、及び任意の他の従来の設計パラメータ又は制約に従って選択され得る。例えば、コンデンサ１０８の様々な実施形態は、約１ミクロンと約１０ミクロンとの間の厚さを有し得る。いくつかの実施形態において、コンデンサ１０８のフットプリントは、約１ミクロン×１ミクロンと約１０ミクロン×１０ミクロンとの間であり得る。いくつかの実施形態において、図４のコンデンサ１０８のような複数のコンデンサは、それぞれのコンデンサを、隣接するコンデンサ間の間隙を提供するチャネルで包囲することにより、導電性材料のシートから形成され得る。
【００２５】
図５から１１は、様々な実施形態に係る、トランジスタアセンブリ１０２におけるコンデンサ１０８の製造における工程の後の様々なアセンブリの側断面図を示す。特に、図５から１１は、図４の上面図に示されるコンデンサ１０８の実施形態の製造における様々なアセンブリを例示する。図５から１１の断面図は、図４のコンデンサ１０８の断面４００に沿ったものである。様々な製造動作を例示する図４の特定の構成の使用は単に例示的なものであり、以下図５から１１を参照して説明される製造工程は、コンデンサ１０８の任意の所望の構成を形成するのに用いられ得る。
【００２６】
図５は、コンデンサ１０８が上に配置されることになる層５０２を提供した後のアセンブリ５００を示す。いくつかの実施形態において、層５０２は、半導体基板（例えば、ベース層１１６が上に形成され得る基板）、ベース層１１６、又は有利なデカップリング性能を提供すべくベース層１１６に適切に近くに位置される任意の金属層であり得る。
【００２７】
図６は、アセンブリ５００の層５０２上に導電性シート６０２を堆積した後のアセンブリ６００を示す。任意の適切な技術は、物理気相成長、原子層堆積、電子ビーム蒸着のような、導電性シート６０２を形成すべく、導電性材料の堆積に用いられ得る。導電性シート６０２に用いられる導電性材料は、任意の適切な導電性材料であり得る。例えば、導電性シート６０２は、金属のシートであり得る。いくつかのそのような実施形態において、金属は、例えば、トランジスタゲートを形成するのに従来用いられるようなものと同じ金属であり得る。
【００２８】
図７は、アセンブリ６００の導電性シート６０２に露出されていないフォトレジスト材料７０２を堆積した後のアセンブリ７００を示す。任意の適切なフォトレジストは、ポリメチルメタクリレート（ＰＭＭＡ）又は任意の他の従来のフォトレジスト（例えば、電子ビームリソグラフィ、極端紫外線リソグラフィ、又は光リソグラフィに用いられるもの）のような露出されていないフォトレジスト材料７０２を提供するのに用いられ得る。
【００２９】
図８は、アセンブリ７００の露出されていないフォトレジスト材料７０２を選択的に露出した後のアセンブリ８００を示す。露出されたフォトレジスト層８０２は、露出されていないフォトレジスト材料７０２と露出されたフォトレジスト材料８０４とを含み得る。いくつかの実施形態において、従来のリソグラフィは、露出されたフォトレジスト層８０２を形成するのに用いられ得る。いくつかの実施形態において、電子ビーム直接書き込み技術は、露出されたフォトレジスト層８０２を形成するのに用いられ得る。特に、電子ビーム直接書き込み技術は、本明細書で更に説明されるように、正確でピッチが密なコンデンサを形成すべく、交互に配置される非接触導電性構造を形成するのに用いられ得る。いくつかの実施形態において、標準的なリソグラフィ技術は、露出されたフォトレジスト層８０２を形成するのに用いられ得る（例えば、マスクが適用され得、その後にレーザ光が続き、その後にマスクの除去が続く）。
【００３０】
図９は、パターニングされたフォトレジスト層９０２を形成すべく、アセンブリ８００から露出されたフォトレジスト材料８０４を除去した後のアセンブリ９００を示す。
【００３１】
図１０は、パターニングされた導電性シート１００２を形成すべく、パターニングされたフォトレジスト層９０２のパターンに従って、アセンブリ９００の導電性シート６０２のパターニングの後のアセンブリ１０００を示す。導電性シート６０２のパターニングは、導電性シート６０２にチャネル１００４を形成し得る。パターニングされた導電性シート１００２は、コンデンサ１０８の形を取り得、従って、コンデンサ１０８の所望の構成を形成するのに適切な任意の様式でパターニングされ得る。特に、チャネル１００４は、任意の適切な形状又は幅を有し得、１又は複数のコンデンサを提供すべく、導電性シート６０２内で形成される複数のチャネルのうちの１つであり得る。
【００３２】
図１１は、アセンブリ１０００からパターニングされたフォトレジスト層９０２を除去した後のアセンブリ１１００を示す。上記で説明されるように、パターニングされる導電性シート１００２は、コンデンサ１０８の形を取り得る。
【００３３】
上記で述べられたように、いくつかの実施形態において、電子ビーム直接書き込み技術は、最終的に導電性シートそのものをパターニングすべく、導電性シート上に配置される露出されていないフォトレジスト材料をパターニングするのに用いられ得る。マスクは必要でなくてもよいが、その代わりに、パターンはフォトレジスト材料に直接形成され得る。電子ビーム直接書き込み技術はまた、２２ナノメートル以下で分離されるラインのパターニングを可能にし得、性能は標準的なリソグラフィ技術により容易に達成可能なものではない。コンデンサ構造における導電性部分の分離の減少は、コンデンサの「プレート」間の距離を最小化し、それにより静電容量を増やす。従来のコンデンサ設計で実現されるプレートの分離は、電圧源から（トライゲートトランジスタのような）高静電容量のトランジスタを有効にデカップリングするには極めて不適切であり得る。従って、小型のプレートの分離を可能にする技術を使用することは、有効なデカップリングに必要とされる高静電容量を実現するのに重要となり得る。
【００３４】
図１２から１４は、様々な実施形態に係る、電子ビーム直接書き込み技術を用いた露出されたフォトレジスト層の形成における様々な段階の後の様々なアセンブリの上面図を示す。図１２は、露出されたフォトレジスト材料８０４を形成すべく、露出されていないフォトレジスト材料の第１の部分１２０２（例えば、図７のアセンブリ７００の露出されていないフォトレジスト材料７０２）を露出した後のアセンブリ１２００を示す。図１３は、露出されたフォトレジスト材料８０４を形成すべく、アセンブリ１２００の露出されていないフォトレジスト材料の第２の部分１３０２を露出した後のアセンブリ１３００を示す。図１４は、露出されたフォトレジスト材料８０４を形成すべく、アセンブリ１３００の露出されていないフォトレジスト材料の第３の部分１４０２を露出した後のアセンブリ１４００を示す。部分１２０２、１３０２及び１４０２のそれぞれは、導電性シート６０２におけるチャネルの位置に対応し得、コンデンサ１０８を形成する。図１２から１４により示される動作は、金属層を、コンデンサ１０８を形成するチャネルでパターニングするのに用いられ得るパターニングされたフォトレジスト層を形成すべく、要望通りに反復、再配置、及び調整され得る。
【００３５】
図１５は、様々な実施形態に係る、トランジスタアセンブリを形成する方法１５００のフロー図である。方法１５００の動作は、以下にトランジスタアセンブリ１０２を参照して説明され得るが、これは、単に例示を簡略化するもので、方法１５００は、任意の適切なトランジスタアセンブリを形成すべく適用され得る。いくつかの実施形態において、方法１５００は、以下で図１６に参照して説明されるコンピューティングデバイス１６００に含まれるＩＣデバイスを製造すべく実行され得る。方法１５００の様々な動作は、適切に反復、再配置、又は省略され得る。
【００３６】
１５０２では、トランジスタが基板のベース層に形成され得る。トランジスタは、供給ラインを有し得る。例えば、トランジスタ１０４は、基板１４０上のベース層１１６に形成され得、供給ライン１０６を有し得る。いくつかの実施形態において、１５０２のトランジスタは、トライゲートトランジスタであり得る。
【００３７】
１５０４で、コンデンサは、ベース層又は金属層に形成され得る。金属層は、最も外側の金属層ではない金属層であり得る。例えば、コンデンサ１０８はベース層１１６、金属層Ｍ＿１  １１８、金属層Ｍ＿２  １２０、又は最も外側の金属層Ｍ＿Ｎ  １２４からの積層において「より下に」ある任意の他の適切な層に形成され得る。いくつかの実施形態において、１５０４でコンデンサを形成することは、（例えば、上記図５から１１を参照して説明されるように）チャネルを導電性シートにパターニングすることを含み得る。いくつかの実施形態において、導電性シートにチャネルをパターニングすることは、（例えば、上記図１２から１４を参照して説明されるように）電子ビーム直接書き込み技術を用いることを含み得る。いくつかの実施形態において、複数のコンデンサが１５０４で形成され得る。複数のコンデンサは、ベース層に位置付けられ得及び／又は最も外側の金属層ではない任意の他の金属層に位置付けられ得る。
【００３８】
１５０６で、１５０４のコンデンサは、１５０２のトランジスタの供給ラインに結合され得る。例えば、コンデンサ１０８は、トランジスタ１０４の供給ライン１０６に結合され得る。
【００３９】
１５０８で、別の金属層が、１５０４のコンデンサが１５０２の基板と別の金属層との間に配置され得るように形成され得る。いくつかの実施形態において、別の金属層は、最も外側の金属層（例えば、金属層Ｍ＿Ｎ  １２４）であり得る。いくつかの実施形態において、別の金属層は、「中間」金属層（例えば、金属層Ｍ＿１  １１８からＭ＿Ｎ１  １２２のいずれか）であり得る。いくつかの実施形態において、１５０４のコンデンサは、１５０８の別の金属層が形成される前に形成され得る。
【００４０】
図１６は、様々な実施形態に係る、本明細書で開示されるトランジスタアセンブリ１０２のうち１又は複数を含み得る、コンピューティングデバイス１６００を概略的に例示する。特に、コンピューティングデバイス１６００のコンポーネントの任意の適切なものを含む様々なダイは、本明細書に開示されるようなトランジスタアセンブリ（例えば、トランジスタアセンブリ１０２）を含み得る。
【００４１】
コンピューティングデバイス１６００は、マザーボード１６０２のような基板を収容し得る。マザーボード１６０２は、限定されるものではないが、プロセッサ１６０４及び少なくとも１つの通信チップ１６０６を含む多数のコンポーネントを含み得る。プロセッサ１６０４は、マザーボード１６０２に物理的及び電気的に結合され得る。いくつかの実装において、少なくとも１つの通信チップ１６０６はまた、物理的及び電気的にマザーボード１６０２に結合され得る。更なる実装において、通信チップ１６０６は、プロセッサ１６０４の一部であり得る。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、当該電子データをレジスタ及び／又はメモリに格納され得る他の電子データに変換する、任意のデバイス又はデバイスの一部分を指し得る。
【００４２】
その用途に応じて、コンピューティングデバイス１６００は、物理的及び電気的にマザーボード１６０２に結合され得る、又はされなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ）、不揮発性メモリ（例えば、リードオンリメモリ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）などのような）大容量記憶装置を含み得る。
【００４３】
通信チップ１６０６は、コンピューティングデバイス１６００への及びコンピューティングデバイス１６００からのデータ転送用の無線通信を可能にし得る。「無線」という用語及びその派生語は、非固体媒体を介し、変調された電磁放射線を使用することによって、データ通信を行い得る回路、デバイス、システム、方法、技術、通信、チャネルなどを説明するのに使用され得る。この用語は、関連デバイスは何ら有線を含まないことを暗示してはいないが、いくつかの実施形態においては、含まなくてもよい。通信チップ１６０６は、限定されるものではないが、ＷｉＦｉ（登録商標）（ＩＥＥＥ８０２．１１系統）、ＩＥＥＥ８０２．１６標準規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、任意の修正、更新、及び／又は改訂（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）、など）を伴うロングタームエボリューション（ＬＴＥ）プロジェクトを含む米国電気電子技術者協会（ＩＥＥＥ）規格を含む、多数の無線規格又はプロトコルのうちのいずれかを実装し得る。ＩＥＥＥ８０２．１６準拠の広帯域移動無線アクセス（ＢＷＡ）ネットワークは、ＩＥＥＥ８０２．１６標準規格用の準拠及び相互運用テストを通過した製品用の認証マークである、Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓを表す頭字語である、ＷｉＭＡＸネットワークと概して称される。通信チップ１６０６は、移動通信用のグローバルシステム（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、発展ＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作し得る。通信チップ１６０６は、ＧＳＭ（登録商標）エボリューション用の発展データ（ＥＤＧＥ）、ＧＳＭ（登録商標）  ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、又は発展ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作し得る。通信チップ１６０６は、符号分割多重接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、デジタルエンハンストコードレス電話（ＤＥＣＴ）、エボリューションデータオプティマイズド（ＥＶ−ＤＯ）、それらの派生したもの、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定された任意の他の無線プロトコルに従って動作し得る。通信チップ１６０６は、他の実施形態における他の無線プロトコルに従って、動作し得る。
【００４４】
コンピューティングデバイス１６００は、複数の通信チップ１６０６を含み得る。例えば、第１の通信チップ１６０６は、ＷｉＦｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような短距離無線通信専用であり得、第２の通信チップ１６０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、ＥＶ−ＤＯ及びその他のような長距離無線通信専用であり得る。
【００４５】
通信チップ１６０６はまた、本明細書で説明されるようなトランジスタアセンブリ（例えば、トランジスタアセンブリ１０２）を含み得るＩＣパッケージアセンブリを含み得る。更なる実装において、コンピューティングデバイス１６００内に収容される別のコンポーネント（例えば、メモリデバイス、プロセッサ、又は他の集積回路デバイス）は、本明細書で説明されるようなトランジスタアセンブリ（例えば、トランジスタアセンブリ１０２）を含み得る。
【００４６】
様々な実装においてコンピューティングデバイス１６００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー、又はデジタルビデオレコーダであり得る。更なる実装において、コンピューティングデバイス１６００は、データを処理する任意の他の電子デバイスであり得る。いくつかの実施形態において、本明細書で説明される技術は、高性能コンピューティングデバイスにおいて実装され得る。いくつかの実施形態において、本明細書で説明される技術は、ハンドヘルド型コンピューティングデバイスにおいて実装され得る。いくつかの実施形態において、本明細書で説明される技術は、ウェアラブルコンピューティングデバイスにおいて実装され得る。
【００４７】
以下の段落は、本明細書で開示される実施形態の多数の例を提供する。例１は、トランジスタアセンブリであり、トランジスタが配置され、トランジスタが供給ラインを有するベース層と、第１の金属層と、ベース層と第１の金属層との間に配置される第２の金属層と、チャネルを中に含む導電性材料のシートを有し、ベース層又は第２の金属層に配置され、トランジスタの供給ラインに結合されるコンデンサと、を含む。
【００４８】
例２は、例１の主題を含み得、第１の金属層は、ダイの最も外側の金属層であることと、コンデンサは、第１の金属層よりもベース層に近いこととを更に特定し得る。
【００４９】
例３は、例１から２のいずれかの主題を含み得、コンデンサは、トランジスタアセンブリの電圧源に結合されることを更に特定し得る。
【００５０】
例４は、例１から３のいずれかの主題を含み得、コンデンサは、ベース層に配置されることを更に特定し得る。
【００５１】
例５は、例１から４のいずれかの主題を含み得、トランジスタは、トライゲートトランジスタであることを更に特定し得る。
【００５２】
例６は、例１から５のいずれかの主題を含み得、第２の金属層は、ベース層に最も近い金属層であることを更に特定し得る。
【００５３】
例７は、例１から６のいずれかの主題を含み得、コンデンサは、略平面状であり、交互に配置される複数のフィンガを有することを更に特定し得る。
【００５４】
例８は、例１から７のいずれかの主題を含み得、導電性材料は金属であることを更に特定し得る。
【００５５】
例９は、トランジスタアセンブリと電圧源とを含むＩＣデバイスである。トランジスタアセンブリは、トランジスタが配置され、トランジスタが供給ラインを有するベース層と、第１の金属層と、ベース層と第１の金属層との間に配置される第２の金属層と、チャネルを中に有する導電性材料のシートを含み、ベース層又は第２の金属層に配置されるコンデンサとを含む。コンデンサは、電圧源とトランジスタの供給ラインとに結合される。
【００５６】
例１０は、例９の主題を含み得、コンデンサはベース層に配置されることを更に特定し得る。
【００５７】
例１１は、例９又は１０のいずれかの主題を含み得、トランジスタは、トライゲートトランジスタであることを更に特定し得る。
【００５８】
例１２は、例９から１１のいずれかの主題を含み得、コンデンサは、略平面状であり、交互に配置される複数のフィンガを有することを更に特定し得る。
【００５９】
例１３は、例９から１２のいずれかの主題を含み得、トランジスタは、ドライバトランジスタであって、ベース層は、ドライバトランジスタに結合された複数の負荷トランジスタを更に含むことを、更に特定し得る。
【００６０】
例１４は、トランジスタを基板上のベース層に形成する段階であって、トランジスタは、供給ラインを有する段階と、導電性材料のシートを選択的にパターニングすることによりベース層又は第２の金属層においてコンデンサを形成する段階と、コンデンサをトランジスタの供給ラインに結合する段階と、コンデンサが、基板と第１の金属層との間に配置されるように第１の金属層を形成する段階とを含む、トランジスタアセンブリを形成する方法である。
【００６１】
例１５は、例１４の主題を含み得、導電性材料は金属であることを更に特定し得る。
【００６２】
例１６は、例１４又は１５のいずれかの主題を含み得、導電性材料のシートを選択的にパターニングする段階は、電子ビーム直接書き込み技術を用いる段階を含むことを更に特定し得る。
【００６３】
例１７は、例１４又は１５のいずれかの主題を含み得、導電性材料のシートを選択的にパターニングする段階は、極端紫外線リソグラフィ技術を用いる段階を含むことを更に特定し得る。
【００６４】
例１８は、例１４から１７のいずれかの主題を含み得、ベース層又は第２の金属層にコンデンサを形成する段階は、第１の金属層を形成する段階の前に実行されることを更に特定し得る。
【００６５】
例１９は、例１４から１８のいずれかの主題を含み得、トランジスタを形成する段階は、トライゲートトランジスタを形成する段階を含むことを更に特定し得る。
【００６６】
例２０は、例１４から１９のいずれかの主題を含み得、ベース層又は第２の金属層にコンデンサを形成する段階は、ベース層又は第２の金属層に複数のコンデンサを形成する段階を含むことを更に特定し得る。
【図１】
2017527977.tif 000003
【図２】
2017527977.tif 000004
【図３】
2017527977.tif 000005
【図４】
2017527977.tif 000006
【図５】
2017527977.tif 000007
【図６】
2017527977.tif 000008
【図７】
2017527977.tif 000009
【図８】
2017527977.tif 000010
【図９】
2017527977.tif 000011
【図１０】
2017527977.tif 000012
【図１１】
2017527977.tif 000013
【図１２】
2017527977.tif 000014
【図１３】
2017527977.tif 000015
【図１４】
2017527977.tif 000016
【図１５】
2017527977.tif 000017
【図１６】
2017527977.tif 000018
【国際調査報告】
2017527977.tif 000019
2017527977.tif 000020