(57)【要約】本発明にかかる電子装置（９）は、制御電極１１１と第１及び第２導通電極１１２、１１３とを含むノーマリーオフ型電力用電界効果トランジスタ１１と、抵抗成分（２１１）と、制御電極に接続され、抵抗成分を介して、第１及び第２の導通電極の電位よりも低い電位であって、トランジスタを遮断する遮断電位を制御電極に印加するように構成され制御回路（２１）と、トランジスタが遮断状態の期間中に制御電極の電位を測定するように構成され、測定された電位を基準電位と比較することで、第１及び第２の導通電極間の短絡を検出する検出回路（３１）と、を有する。【選択図】図１
2017523636.tif 000002
【特許請求の範囲】
【請求項１】
ゲートと、ソースとドレインとを有するノーマリーオン型の電界効果型パワートランジスタと、
制御電極に接続された抵抗成分（２１１）と、前記抵抗成分を介してソースとドレインとの間の電位差よりも小さい電位であって前記トランジスタを遮断する遮断電位をゲートに印加するように設計された制御回路（２１）と、
ソースとドレインとの間の短絡を予測するために、前記トランジスタが遮断状態である期間中にゲートの電位を測定し、測定された電位を基準電位と比較し、比較結果に応じて異常信号を発生させる機能を有することで、ゲートとソースとの間のリーク電流を検出する検出回路（３１）と、
を有する電子装置（９）。
【請求項２】
前記電界効果トランジスタ（１１）は、ＣＭＯＳ、ＪＦＥＴ、ＩＧＢＴ及びＨＥＭＴトランジスタを含むグループから選択される、請求項１に記載の電子装置（９）。
【請求項３】
前記抵抗成分（２１１）が可変抵抗器である、請求項１又は２に記載の電子装置（９）。
【請求項４】
前記検出回路は、前記測定されたゲートの電位が前記基準電位を超えたときに前記異常信号を生成する、請求項１に記載の電子装置。
【請求項５】
前記検出回路は、測定されたゲート電位を記憶するように設計され、この測定された電位を前記基準電位として定義するように設計されている、請求項４に記載の電子装置（９）。
【請求項６】
前記電界効果型パワートランジスタ（１２）は、ノーマリーオフ型であって、ゲート（１３１）、ソース及びドレイン（１３２、１３３）を有するの他の電界効果型パワートランジスタ（１３）と並列に接続され、前記検出回路は、前記他のトランジスタのゲート電位を測定し、前記ゲートにおいて測定された前記電位が閾値を超えた場合に前記異常信号を発生するように設計される請求項１乃至３のいずれか１項に記載の電子装置（９）。
【請求項７】
さらに、電源スイッチ（１４）を含み、前記異常信号が前記電源スイッチ（１４）を強制的にオフ状態に制御する請求項１乃至６のいずれか１項に記載の電子装置（９）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果パワートランジスタに関し、特に、ノーマリーオフ型の電界効果トランジスタの短絡故障の検出に関する。
【背景技術】
【０００２】
種々の用途において、スイッチングに使用されるノーマリーオフ型の電界効果パワートランジスタが使用されています。例えば、自動車を動作させるめの直流電圧を扱う用途での利用が増えています。ｎＭＯＳパワートランジスタは、例えば、電圧源から接続端子を絶縁するなど、安全機能によく使用されます。このようなパワートランジスタに短絡故障が発生すると、電圧源は、非常に急速に立ち上がる短絡電流を発生することがある。このような過電流や過電流が流れるのを避けるためには、特に他のトランジスタの短絡や遮断を制御するために、短時間でトランジスタの故障を検出することが重要である。
【０００３】
既知の故障検出デバイスの中で、妥当なコストで、電界効果パワートランジスタの故障を十分に迅速かつ確実に検出する解決策は見つかっていない。
【０００４】
米国特許第２７２１２４０号明細書には、低電力レベルを有する集積回路の故障を検出するための回路が記載されている。ゲートとソースとの間の絶縁体の劣化による故障モードは非常に稀な故障モードであるため、この集積回路では、ゲートとソースとの間の絶縁体の劣化による故障は、検出されない。
【０００５】
米国特許出願公開第２００３／１０３３０６号明細書には、電動モータに電力を供給するためのノーマリーオフ型パワートランジスタが記載されている。検出回路は、ブロッキング電圧がトランジスタのゲートに印加されることを検証すると同時に、トランジスタのドレインにおける異常電圧の発生を検出する。このような検出回路は、ドレインとソースとの間の短絡を判定することしかできない。
【０００６】
インターネット（ＵＲＬ：http://www.microelectronique.univ-rennes1.fr/fr/chap1 1k.htm）に保管されている出版物は、ノーマリーオフ型電界効果パワートランジスタに関する問題点を説明しています。電界効果パワートランジスタは、ゲートとソースとの間の絶縁体の厚さよりもはるかに大きいゲートとドレインとの間の絶縁体の厚さを有する。実際、ゲートとドレインとの間の絶縁体は絶縁体であり、遮断状態での電圧安定性を保証しなければならない。ゲートとソースとの間の絶縁体の厚さは、小さな電位差が印加されるため、薄く設定される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第２７２１２４０号明細書
【特許文献２】米国特許出願公開第２００３／１０３３０６号明細書
【０００８】
【非特許文献１】インターネット（ＵＲＬ：http://www.microelectronique.univ-rennes1.fr/fr/chap1 1k.htm）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、これらの不都合の１つまたは複数を解決することを意図している。特に、本発明は、ソースとドレインとの間の短絡の前に、電界効果トランジスタの故障を早期に検出することを目的とする。本発明はまた、添付の請求項に規定される電子装置を含む。
【図面の簡単な説明】
【００１０】
本発明の他の特徴および利点は、添付の図面に関して例示であり、決して限定するものではない以下の説明から明らかに明らかになるであろう。
【００１１】
【図１】図１は、電界効果パワートランジスタおよび短絡検出回路を含む電子装置の第１の実施形態の概略図である。
【図２】図２は、故障が発生していない時及び故障発生時におけるトランジスタおよびその制御回路の電気的挙動の概略図である。
【図３】図２は、故障が発生していない時及び故障発生時におけるトランジスタおよびその制御回路の電気的挙動の概略図である。
【図４】図４は、図１のトランジスタの短絡の発生時のパラメータの変化を示す図である。
【図５】図５は、検出回路の一変形例に示す図である。
【図６】図６は、並列に接続された２つの電界効果パワートランジスタと短絡検出回路とを含む電子装置の第２の実施形態の概略図である。
【図７】図７は、図６の検出回路の機能を概略的に示す図である。
【図８】図８は、電界効果パワートランジスタおよびその検出回路を含むシステムの２つの動作状態示す図である。
【図９】図９は、電界効果パワートランジスタおよびその検出回路を含むシステムの２つの動作状態示す図である。
【図１０】図１０は、図１の電子装置の変形例を示す図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
図１は、本発明の第１の実施形態による電子装置９の概略図である。電子装置９は、ノーマリーオフ型の電界効果型パワートランジスタ１１を備えている。パワートランジスタは、例えば、少なくとも５０Ｖから１００Ｖ程度の電圧が印加され、少なくとも５Ａから１０Ａの電流を流せるように設計される。
【００１３】
本実施形態では、トランジスタ１１はＮ型のＭｏｓＦＥＴトランジスタである。トランジスタ１１は、既知の方法で、制御電極を形成するゲート１１１と、第１の導電電極を形成するソース112と、第２の伝導電極を形成するドレイン１１３を有する。ここでソース１１２は接地電位に接続されている。
【００１４】
電子装置９は同様に、制御電位をゲート１１１に印加してトランジスタ１１の開閉を選択的に可能にする制御回路２１を含む。したがって、電子回路２１は、ノードＶｃに電位を印加し、制御回路２１は、ノードＶｃとゲート１１１との間に接続された抵抗成分２１１を有する。抵抗成分２１１は純粋に抵抗性である。既知の方法では、抵抗成分２１１は、それぞれがダイオードと抵抗を含む２つのブランチを含むことができる。ダイオードは逆並列に接続される。各ブランチの抵抗器は、トランジスタ１１を異なる開閉速度で制御するために、異なる値を有することができる。
【００１５】
電子装置９は、同様に、ソース１１２とドレイン１１３との間の短絡を検出するための検出回路３１を含む。検出回路３１は、ゲート１１１の電位を測定するように設計された電圧計３１３を含む（例えば、ゲート１１１とソース１１２との間の電位を計測する手段）。検出回路３１は、同様に、比較器３１１と処理回路３１２とを含む。電圧計３１３は、測定された電位を比較器３１１の入力に印加する。また、比較器３１１は、別の入力として基準値Ｖｒｅｆを受け取る。比較器３１１は、測定電位と基準値Ｖｒｅｆとの比較に応じた出力信号を生成する。処理回路３１２は、比較器３１１の出力信号を受け取り、この出力信号のレベルに応じて異常信号を生成する。異常信号は、例えば、安全スイッチを操作したり、他のトランジスタをオフさせたり、オンさせたりする、等の既知の方法で使用して、検出された異常の結果を警告することができる。
【００１６】
本発明者らは、ＭｏｓＦｅｔ技術において、ノーマリーオフ型の電界効果パワートランジスタのエージングのシミュレータを作成した。これらのトランジスタは、加速エージングを行うために、放熱器が取り付けられない状態で、所定のスイッチングサイクルが与えられる。本発明者らは、これらのトランジスタにおける欠陥の状態を研究した。本発明者らは、短絡した状態の初期故障を系統的に発見した。また、本発明者らは、トランジスタがオフ状態にあるときまたはオフ状態に切り替えられたときに系統的に欠陥が発生することを発見した。本発明者らはまた、欠陥の９９％がトランジスタのゲートとソースとの間の電気的絶縁体の劣化に起因していることを発見した。結果として、当業者の先行技術とは異なり、提案された発明は、電界効果トランジスタの遮断状態または導通状態で発生する欠陥状態を検出することを目的としている。より正確には、本発明は、ゲートとソースとの間の異常なリーク電流を予め検出することによって、ソースとドレインとの間の短絡の発生を予測することを提案する。
【００１７】
通常、電界効果トランジスタは、その制御電極と第１の導通電極との間の電位差がゼロであり、この電位差がこのトランジスタの閾値電圧より小さくなるように、制御電位を印加することによって、導通状態が維持される。ここで、制御回路２１は、第１及び第２の導通電極１１２、１１３の電位よりも低い電位ＶｏｆｆをノードＶｃに印加するように構成されている。ここでは、制御回路２１は、トランジスタ１１を遮断するために、ゲート１１１とソース１１２との間に負の電位差を与えるように構成されている。電位Ｖｏｆｆは、例えば、導通電極１１２、１１３のそれぞれの電位と比較して、好ましくは少なくとも０．２Ｖ低く、好ましくは少なくとも０．５Ｖ低く、または少なくともしきい値電圧分低い。
【００１８】
このようなブロッキング電位レベルの役割の理解を容易にするために、図２及び図３は、ノードＶｃとソース１１２との間のトランジスタ１１及びその制御回路２１の電気的挙動を概略的に示す。図２では、不具合は発生していない状態を示す。トランジスタ１１のゲート１１１とソース１１２との間の構造は、電気的絶縁体を含み、キャパシタ１１４によってモデル化することができる。図３では、トランジスタ１１にゲート１１１とソース１１２との間の電気的絶縁体の劣化に起因した不具合が生じた状態を示す。トランジスタ１１のゲート１１１とソース１１２との間の構造は、抵抗１１５によってモデル化することができる。このようにして、ノードＶｃとソース１１２との間に分圧ブリッジが形成される。図３に示す状態では、ノードＶｃとソース１１２との間にゼロとは異なる電位差が印加されるため、抵抗１１５は、制御ノード２１に印加される電位とゲート１１１に印加される電位との間に差が生じる。
【００１９】
ゲート１１１上で測定されたゲート電位が値Ｖｒｅｆを超える場合、比較器３１１は対応する出力信号を出力する。処理回路３１２は、トランジスタ１１が導通した状態であるとき（したがって、制御ノード２１の電位と異なる）に、測定されたゲート電位が値Ｖｒｅｆを超えると判定すると、異常信号を生成する。処理回路３１２は、異常信号を生成する前に他の条件を考慮することができ、例えば、遷移相の間に不意にトリガするのを避けるために、比較器３１１が十分な時間にわたって値Ｖｒｅｆの交差を知らせる必要がある。
【００２０】
図４は、いくつかの連続したスイッチング動作期間における、実線を用いた電界効果トランジスタを通る電流と、トランジスタのゲート電位と、を示す。破線の曲線は、故障していないトランジスタのゲート電位に対応する。点線の曲線は、短絡が生じた場合のトランジスタのゲート電位に対応する。図では、トランジスタのオフスイッチングの間に、回路の短絡が発生し、オフしているみなされるトランジスタに電流が流れる。制御回路がトランジスタのゲートにオフ電位を印加している期間、ゲートに効果的に印加される電位は、ゲートとソースとの間が抵抗として振る舞うために、短絡が発生していない場合に必要なものよりも大きくなる。この異常なゲート電位は、デバイスの検出回路によって検出される。
【００２１】
しかし、後続のトランジスタのオフスイッチングの期間では、ゲート電位は、短絡が発生していない場合に必要とされるものよりも小さい。
【００２２】
このような電子装置９は、非常に迅速かつ信頼できる方法で短絡の状態を検出することができるので、安全性が求められる用途において電界効果パワートランジスタを使用することを可能にする。さらに、この検出は、オン状態ではなく、トランジスタのオフ状態の期間中に行われ、統計的に生じることを避けることができない短絡をオフ状態中に可能な限り早期に検出することを可能にする。
【００２３】
さらに、検出は、ソースとドレイン間の短絡が発生する前の早い時期に行われる。実際には、ゲートとソースとの間の絶縁体の劣化は、ソースとドレインとの間の短絡が発生する前に検出可能なリーク電流を誘発する。
【００２４】
本発明によって利用されるゲート電位の測定は、短絡を検出するために２つの導電性電極間の電位差を用いることによって生じる可能性がある誤ったアラームを回避し、さらに、電位差の上昇の測定を避けることを可能にする。本発明によって利用されるゲート電位の測定は、短絡の迅速な検出を行うめにゲート電流の測定を行う方法よりもはるかに低コストであることが分かる。さらに、本発明によって利用されるゲート電位の測定方法は、制御回路２１に実施させることができる。
【００２５】
抵抗成分２１１の抵抗値は、短絡検出の感度に影響を及ぼす。この負荷抵抗が大きいほど、誤動作時のゲート電位の変動が大きくなり、この誤動作を検出し易くなる。一方、抵抗値が高くなると、トランジスタのスイッチングが遅くなる。上述のように、異なる抵抗値を有する２つのブランチを使用することにより、トランジスタのオフ状態を制御するように設計されたブランチに対してより高い抵抗値を使用することができ、このオフ状態への遷移のみが減速される。
【００２６】
図５は、検出回路３１の１つの変形を示す。この変形例では、電圧計３１３と比較器３１１との間にフィルタ３１４が挿入されている。このフィルタ３１４は、短絡の誤検知を回避するために、一時的な電圧ピークを排除するように設計されている。フィルタ３１４は、例えばローパスフィルタである。フィルタのカットオフ周波数は、トランジスタの等価スイッチング周波数よりも小さく、故障検出時間を短縮するのに十分低くなるように設定する。検出時間が１０μｓのオーダであれば、例えば５００ｋＨｚのカットオフ周波数を使用することができる。
【００２７】
図６は、本発明の第２の実施形態による電子装置９の概略図である。電子装置９は、電界効果型のトランジスタ１２およびトランジスタ１３を含み、通常はオフ状態である。トランジスタ１２、１３は、図１のトランジスタ１１と同じ構造を有する。トランジスタ１２、１３は、並列に接続され、それぞれのソース１２２および１３２は同じ電位に接続され、それぞれのドレイン１２３および１３３は同じ電位に接続される。
【００２８】
電子装置９は、さらに、トランジスタ１２のゲート１２１に制御電位を印加する制御回路２２と、トランジスタ１３のゲート１３１に制御電位を印加する制御回路２３とを備える。制御回路２２、２３は同期して、各ノードＶｃにオフ電圧Ｖｏｆｆまたはオン電圧Ｖｏｎを同時に印加する。制御回路２２、２３は、ゲート１２１、１３１とノードＶｃとの間に接続された抵抗素子２２１、２３１を有する。もちろん、制御回路２２、２３を単一の制御回路に置き換えることもできる。
【００２９】
また、電子装置９は、ゲート１２１の電位を測定するように設けられた電圧計３２３を含む測定回路３２と、ゲート１３１の電位を測定するように設けられた電圧計３３３を含む測定回路３３と、を備える。さらに、電子装置９は、電圧計３２３、３３によってそれぞれ測定された電位を受信する検出回路３４を備える。
【００３０】
図７は、図６の電子装置９の検出回路３４の一例を概略的に示す。ここで、検出回路３４は、電圧計３２３によって測定される電位が入力に接続されるフィルタ回路３４１と、電圧計３３３によって測定される電位が入力に入力されるフィルタ回路３４２とを備える。フィルタ回路３４１、３４２は、意図しない誤検出の原因となる一時的な電圧ピークを除去するように設計されている。さらに、検出回路３４は、フィルタ３４１、３４２によってフィルタリングされた電位をその入力に受ける回路３４３を含む。回路３４３は、これらのフィルタリングされた電位の差を出力する。回路３４４の機能は、フィルタリングされた電位間の差の絶対値を出力することである。差の絶対値は、比較器３４５の第１の入力に印加される。閾値Ｒｅｆは、比較器３４５の別の入力に印加される。差の絶対値が閾値Ｒｅｆを超えると、比較器３４５は異常信号を出力する。
【００３１】
このように、この第２の実施形態によれば、トランジスタ１２、１３が同時に短絡故障する確率は極めて低く推定される。これにより、非故障トランジスタのゲート電位が比較基準となり、短絡トランジスタの異常なゲート電位を検出する。これらのトランジスタの１つが破壊されると、電流のすべてが破壊されたトランジスタを通過するため、他のトランジスタを保護することなることに留意されたい。
【００３２】
この第２の実施形態は、特に、トランジスタのエージングに関連するバラツキとトランジスタとの間のバラツキを取り除くことによって、短絡の信頼できる検出を可能にする。
【００３３】
図８及び図９は、ノーマリーオフ型の電界効果パワートランジスタ１１およびその検出回路３１を含むシステムを示す。このシステムは、直流電圧源４（電気化学電池のアレイなど）と例えば電界効果パワートランジスタ等により形成される制御されるスイッチ１４とをさらに備える。
【００３４】
このシステムは、２つの端子４１、４２と、端子４１、４２の間に並列に接続された２つのブランチとを備える。第１のブランチは、直列に接続されたトランジスタ１１と直流電圧源４とを含む。第２のブランチは、例えばノーマリーオン型のスイッチ１４を含む。スイッチ１４とトランジスタ１１とは、ノード４３を介して接続されている。
【００３５】
図８において、システムは、ソース４の正端子がオープン状態のトランジスタ１１によって端子４２から隔離されている記憶構成になっている。ソース４の負端子は、端子４１に接続されたままである。端子４１と端子４２との間の電位差がゼロになるように、スイッチ１４は閉じられている。
【００３６】
図９において、システムは、電気負荷の電力供給の構成にある。この構成では、ソース４の正端子は、オフ状態のトランジスタ１１によって端子４２に接続される。端子４２及びノード４３は、オン状態のスイッチ１４によってポール４２から絶縁されている。
【００３７】
図８の構成では、トランジスタ１１に短絡故障が発生し、次いで直流電圧源４が短絡電流をトランジスタ１１およびオン状態のスイッチ１４に与える危険性がある。これを防止するために、制御回路３１がトランジスタ１１の短絡の発生を検出すると、スイッチ１４のオン状態を制御するか、またはスイッチ１４がオフ状態となることを防止する異常信号を生成する。したがって、システムは図９の構成に維持され、直流電圧源４から短絡電流が流れるのを防止する。
【００３８】
第１の実施形態では、値Ｖｒｅｆを可変にすることができる。値Ｖｒｅｆは、異なる方法で設定することがでる。図１０の例は、第１の実施形態にかかる電子装置９の変形例の一例を示す。この変形例では、検出装置３１はバッファメモリ３１５を含む。バッファメモリ３１５は、トランジスタ１１のオン状態であると期間に電圧計３１３によって測定された電位を受ける。バッファメモリ３１５は、この測定値をその出力に時間シフトを適用する。したがって、値Ｖｒｅｆは、ゲート１１１上の電位の以前の測定値によって規定される。
【００３９】
値Ｖｒｅｆは、同様に、ゲート１１１とソース１１２との間の構造をモデル化するように設計されたキャパシタンスによって生成することができる。
【００４０】
抵抗成分２１１、２２１及び２３１は、可変抵抗器として実現することができる。それらの抵抗値は、パワートランジスタのスイッチングのダイナミクスを系統的に犠牲にすることなく、例えば所望の検出感度の関数として調整することができる。
【００４１】
上記の例では、ノーマリーオフ型の電界効果型パワートランジスタはＭｏｓＦＥＴ型のトランジスタである。本発明は、ＨＥＭＴ、ＩＧＢＴ、ＪＦＥＴ技術のもののようなノーマリーオフ型の他のタイプの電界効果パワートランジスタにも等しく適用される。これらのタイプのトランジスタの全てについて、制御電極の絶縁体の欠陥は、短絡を生じ得る。
【００４２】
本発明は、この電池の直列スイッチとして使用されるノーマリーオフ型のパワートランジスタを備えたバッテリを含むシステムへの適用において主に説明されている。しかし、本発明による電子装置は、例えば電気モータ用途のようなインバータのブリッジアームにこのようなトランジスタを接続することによって、多くの他の用途を含むことができる。
【図１】
2017523636.tif 000003
【図２】
2017523636.tif 000004
【図３】
2017523636.tif 000005
【図４】
2017523636.tif 000006
【図５】
2017523636.tif 000007
【図６】
2017523636.tif 000008
【図７】
2017523636.tif 000009
【図８】
2017523636.tif 000010
【図９】
2017523636.tif 000011
【図１０】
2017523636.tif 000012
【国際調査報告】
2017523636.tif 000013
2017523636.tif 000014
2017523636.tif 000015
2017523636.tif 000016
2017523636.tif 000017
2017523636.tif 000018