(57)【要約】  電源電圧に結合された負荷抵抗器のペアと、負荷抵抗器のペアに結合された複数の分岐、各分岐は、ソースノードを形成するためにソース端子において接続されたトランジスタの差動ペアを含む、と、複数のテール電流源、各テール電流源は、ソースノードのうちの１つに結合される、と、複数の結合キャパシタ、各結合キャパシタは、複数の分岐のうちの２つの隣接する分岐中のソースノード間に結合される、とを含む、位相補間器。【選択図】図６
2017523659.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧に結合され、第１の負荷抵抗器と第２の負荷抵抗器とを含む負荷抵抗器のペアと、
負荷抵抗器の前記ペアに結合された複数の分岐、各分岐は、第１のトランジスタと第２のトランジスタとを含むソース結合されたトランジスタの差動ペアを含み、前記第１のトランジスタは、第１のゲート端子において第１の差動入力信号を受信し、前記第２のトランジスタは、第２のゲート端子において前記第１の差動入力信号と位相が相補的な第２の差動入力信号を受信し、前記第１のトランジスタはまた、第１のドレイン端子と第１のソース端子とを有し、前記第２のトランジスタはまた、第２のドレイン端子と第２のソース端子とを有し、前記第１のソース端子は、ソースノードを形成するために前記第２のソース端子に接続される、と、
第１の出力端子において第１の差動出力信号を生成し、第２の出力端子において前記第１の差動出力信号と相補的な第２の差動出力信号を生成するように構成される前記複数の分岐と、
ここにおいて、前記第１の出力端子は、前記第１の負荷抵抗器と前記第１のドレイン端子とに接続され、前記第２の出力端子は、前記第２の負荷抵抗器と前記第２のドレイン端子とに接続される、
複数のテール電流源、各テール電流源は、前記ソースノードのうちの１つに結合された、と、
複数の結合キャパシタ、各結合キャパシタが、前記複数の分岐のうちの２つの隣接する分岐中の前記ソースノード間に結合される、と
を備える、位相補間器。
【請求項２】
前記各テール電流源は、複数のユニット電流源および複数のスイッチとして構成され、
各ユニット電流源は、前記複数のスイッチからの対応するスイッチを使用してオンまたはオフに切り替えられる、
請求項１に記載の位相補間器。
【請求項３】
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
請求項２に記載の位相補間器。
【請求項４】
前記各分岐の前記第１の差動入力信号は、前記複数の分岐の総数によって３６０度を等しく分割することから生じる特定の位相を割り当てられ、
２つの隣接する分岐中のユニット電流源は、前記２つの隣接する分岐の特定の位相間の所望の位相を有する前記第１の差動出力信号を生成するためにオンに切り替えられる、
請求項２に記載の位相補間器。
【請求項５】
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記特定の位相のいずれか１つにどのくらい近いかに比例する、
請求項４に記載の位相補間器。
【請求項６】
前記各結合キャパシタの値は、ソース結合されたトランジスタの前記差動ペアのゲートソース間キャパシタンスに相当する、
請求項１に記載の位相補間器。
【請求項７】
前記各結合キャパシタの前記値は、約１０〜３００フェムトファラドの範囲内にある、
請求項６に記載の位相補間器。
【請求項８】
複数の分岐中で構成された位相補間器の線形性を改善するための方法であって、
対応する複数の分岐において複数の差動入力信号を受信すること、各分岐は、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、と、
ここにおいて、前記ソース結合されたトランジスタのソース端子は、ソースノードを形成するために接続される、
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記複数の差動入力信号の前記割り当てられた位相間を補間することと、
前記複数の分岐のうちの隣接する分岐のペアの前記ソースノード間のキャパシタンスを結合することと
を備える、方法。
【請求項９】
前記各分岐の前記ソースノード中を流れる電流量を制御することによって補間することは、
各分岐について複数のユニット電流源をオンまたはオフに切り替えることを備え、
前記各分岐の前記ソースノード中を流れる前記電流量は、オンに切り替えられるユニット電流源の数によって制御される、
請求項８に記載の方法。
【請求項１０】
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
請求項９に記載の方法。
【請求項１１】
前記各差動入力信号の前記割り当てられた位相は、前記複数の分岐の総数によって３６０度を等しく分割することによって割り当てられ、
前記ユニット電流源は、２つの隣接する分岐の前記割り当てられた位相間の所望の位相を有する差動出力信号のペアを生成するために前記２つの隣接する分岐中で切り替えられる、
請求項９に記載の方法。
【請求項１２】
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記割り当てられた位相のいずれか１つにどのくらい近いかに比例する、
請求項１１に記載の方法。
【請求項１３】
複数の分岐中で構成された位相補間器の線形性を改善するための装置であって、
対応する複数の分岐において複数の差動入力信号を受信するための手段、各分岐は、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、と、
ここにおいて、前記ソース結合されたトランジスタのソース端子は、ソースノードを形成するために接続される、
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記複数の差動入力信号の前記割り当てられた位相間を補間するための手段と、
前記複数の分岐のうちの隣接する分岐のペアの前記ソースノード間のキャパシタンスを結合するための手段と
を備える、装置。
【請求項１４】
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記補間するための手段は、
各分岐について複数のユニット電流源をオンまたはオフに切り替えるための手段を備え、
前記各分岐の前記ソースノード中を流れる前記電流量は、オンに切り替えられるユニット電流源の数によって制御される、
請求項１３に記載の装置。
【請求項１５】
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
請求項１４に記載の装置。
【請求項１６】
前記各差動入力信号の前記割り当てられた位相は、前記複数の分岐の総数によって３６０度を等しく分割することによって割り当てられ、
前記切り替えるための手段は、２つの隣接する分岐の前記割り当てられた位相間の所望の位相を有する差動出力信号のペアを生成するために前記２つの隣接する分岐中のユニット電流源を切り替える、
請求項１４に記載の装置。
【請求項１７】
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記割り当てられた位相のいずれか１つにどのくらい近いかに比例する、
請求項１６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本発明は位相補間器（phase interpolator）に関し、より詳細には、容量性要素（capacitive element）を使用して位相補間器の線形性を改善することに関する。
【背景技術】
【０００２】
[0002]受信機は、あるチップから別のチップに、または単一のチップ内のあるコアから別のコアに送信されるデータ信号をいつサンプリングすべきかを決定する必要がある。受信機は、データ信号とともに送られるクロック信号を使用してこれを決定する。しかしながら、信号レートがより高いか、または明示的クロック信号が存在しないシステムでは、受信機は、位相ロックループ（ＰＬＬ：phase-locked loop）などのクロック整合回路を必要とする。位相補間器ベースのクロックデータ復元回路（ＣＤＲ：clock data recovery circuit）は、シリアル化データ信号からデータを復元するために、基準位相のペアを選択することと、それらの間を補間することとによって、正確に整合されたクロックを生成することができる代替システムである。
【０００３】
[0003]最も一般的に使用されるＣＤＲアーキテクチャのうちの１つは、２つのループ、すなわちコアＰＬＬと周辺ＣＤＲループとのカスケードからなるデュアルループ構造である。ＰＬＬは複数の位相を生成し、複数の位相は、復元されたクロックにおける制御された位相シフトを導入するためにＣＤＲループ中の位相補間器によって使用される。ＣＤＲループの負のフィードバックにより、復元されたクロック位相は強制的に受信データの中間になる。
【０００４】
[0004]ＣＤＲアーキテクチャの単純さは、それの使用の普及をもたらしたが、このアーキテクチャの欠点のうちの１つは、位相補間器の非線形性による過大なクロックジッタを含む。一例では、位相補間器の非線形性は、図１に示されている代表的伝達関数に示されている。理想的には、最小位相ステップはΦLSBに等しいが、補間器非線形性は、復元されたクロックジッタを激しく劣化させるはるかに大きい位相跳躍、ΦMAXをもたらす。理想的なステップ幅からの偏差を測定するために、差動非線形性（ＤＮＬ：differential nonlinearity）がしばしば使用される。
【発明の概要】
【０００５】
[0005]本発明は、容量性要素を使用して位相補間器の線形性を改善することを提供する。
【０００６】
[0006]一実施形態では、位相補間器が開示される。本位相補間器は、電源電圧に結合され、第１の負荷抵抗器と第２の負荷抵抗器とを含む負荷抵抗器のペアと、負荷抵抗器のペアに結合された複数の分岐と、各分岐が、第１のトランジスタと第２のトランジスタとを含むソース結合されたトランジスタの差動ペアを含み、第１のトランジスタが第１のゲート端子において第１の差動入力信号を受信し、第２のトランジスタが、第２のゲート端子において第１の差動入力信号と位相が相補的な第２の差動入力信号を受信し、第１のトランジスタがまた、第１のドレイン端子と第１のソース端子とを有し、第２のトランジスタがまた、第２のドレイン端子と第２のソース端子とを有し、第１のソース端子が、ソースノードを形成するために第２のソース端子に接続された、複数の分岐が、第１の出力端子において第１の差動出力信号を生成し、第２の出力端子において第１の差動出力信号と相補的な第２の差動出力信号を生成するように構成された、ここにおいて、第１の出力端子が第１の負荷抵抗器と第１のドレイン端子とに接続され、第２の出力端子が第２の負荷抵抗器と第２のドレイン端子とに接続された、複数のテール電流源と、各テール電流源がソースノードのうちの１つに結合された、複数の結合キャパシタと、各結合キャパシタが、複数の分岐のうちの２つの隣接する分岐中のソースノード間に結合された、を含む。
【０００７】
[0007]別の実施形態では、複数の分岐中で構成された位相補間器の線形性を改善するための方法が開示される。本方法は、対応する複数の分岐において複数の差動入力信号を受信することと、各分岐が、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、ここにおいて、ソース結合されたトランジスタのソース端子が、ソースノードを形成するために接続される、各分岐のソースノード中を流れる電流量を制御することによって複数の差動入力信号の割り当てられた位相間を補間することと、複数の分岐のうちの隣接する分岐のペアのソースノード間のキャパシタンスを結合することとを含む。
【０００８】
[0008]別の実施形態では、複数の分岐中で構成された位相補間器の線形性を改善するための装置が開示される。本装置は、対応する複数の分岐において複数の差動入力信号を受信するための手段と、各分岐が、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、ここにおいて、ソース結合されたトランジスタのソース端子が、ソースノードを形成するために接続される、各分岐のソースノード中を流れる電流量を制御することによって複数の差動入力信号の割り当てられた位相間を補間するための手段と、複数の分岐のうちの隣接する分岐のペアのソースノード間のキャパシタンスを結合するための手段とを含む。
【０００９】
[0009]本発明の他の特徴および利点は、例として、本発明の態様を示す本明細書から明らかであろう。
【図面の簡単な説明】
【００１０】
[0010]本発明の詳細は、それの構造と動作の両方について、添付のさらなる図面の検討によって部分的に収集され得、同様の参照番号は同様の部分を指す。
【図１】代表的伝達関数における位相補間器の非線形性を示す図。
【図２】位相が互いに９０度ずれている４つの入力信号（Ｉｎ1+、Ｉｎ2+、Ｉｎ3+、Ｉｎ4+）をもつ一般的な位相補間器を示す機能ブロック図。
【図３】一実施形態による、電流コーディングスキームで構成された位相補間器の概略図。
【図４】ｎ個のスイッチとユニット電流源とをもつｎビット電流源として構成されたテール電流源の図。
【図５】電流コーディングスキームの場合の出力位相伝達関数を示す図。
【図６】一実施形態による、容量性要素を使用する電流コーディングスキームで構成された位相補間器の概略図。
【図７】一実施形態による、サイズコーディングスキームで構成された位相補間器の概略図。
【図８】一実施形態による、トランジスタのｎ個の差動ペアをオンまたはオフにするために使用されるｎ個のスイッチのセットを含む１つの分岐の概略図。
【図９】一実施形態による、図８に示されている１つの分岐の概略レイアウト。
【図１０】理想的な線形事例（実線）と、電流コーディングスキーム（破線）と、サイズコーディングスキーム（一点短鎖線）との場合の出力位相をプロットする位相伝達関数の図。
【図１１】一実施形態による、電流コーディングスキームをサイズコーディングスキームと組み合わせた複合スキームで構成された位相補間器の概略図。
【図１２】理想的な線形事例（実線）と、電流コーディングスキーム（破線）と、サイズコーディングスキーム（一点短鎖線）と、複合スキーム（点線）との場合の出力位相のプロットを示す位相伝達関数の図。
【図１３Ａ】理想的なターゲット事例（実線の直線）と、電流コーディングスキーム（破線）と、サイズコーディングスキーム（実線の曲線）と、複合スキーム（点線）とを含む異なるコーディングスキームの場合の位相誤差の絶対値のプロットの図。
【図１３Ｂ】係数Ｋの変化に伴う最大位相誤差のプロットの図。
【図１４】別の実施形態による、容量性要素を使用する電流コーディングスキームをサイズコーディングスキームと組み合わせた複合スキームで構成された位相補間器の概略図。
【発明を実施するための形態】
【００１１】
[0026]上述のように、位相補間器ベースのクロックデータ復元（ＣＤＲ）回路の単純さは、それの使用の普及をもたらしたが、このアーキテクチャの欠点のうちの１つは、ＣＤＲ内の位相補間器の非線形性による過大なクロックジッタを含む。
【００１２】
[0027]本明細書で説明するいくつかの実施形態は、電流コーディングスキームとサイズコーディングスキームとを組み合わせることによって位相補間器の線形性を改善することを提供する。本明細書を読めば、様々な実装形態および適用例において本発明をどのように実装すべきかが明らかになろう。本発明の様々な実装形態について本明細書で説明するが、これらの実装形態は、限定ではなく、例としてのみ提示されることを理解されたい。したがって、様々な実装形態のこの詳細な説明は、本発明の範囲または広さを制限するものと解釈されるべきでない。
【００１３】
[0028]位相補間器または位相回転子は、所望の位相を有する差動出力信号を生成するために、異なる位相の複数の差動入力信号を受信し、位相間を補間する。クロック信号を生成する際に、信号の位相は、データが遷移していないときにクロック信号の遷移がデータ信号の中央（「眼」）の近くに生じるように調整される。
【００１４】
[0029]図２は、位相が互いに９０度ずれている４つの入力信号（Ｉｎ1+、Ｉｎ2+、Ｉｎ3+、Ｉｎ4+）をもつ一般的な位相補間器２００を示す機能ブロック図である。一般に、信号は、正弦波であると仮定される。したがって、Ｉｎ1+信号（Ｃｌｋ  ０°）がｓｉｎ（ωｔ）として表される場合、Ｉｎ2+信号（Ｃｌｋ  ９０°）はｃｏｓ（ωｔ）として表され、Ｉｎ3+信号（Ｃｌｋ  １８０°）は−ｓｉｎ（ωｔ）として表され、Ｉｎ4+信号（Ｃｌｋ  ２７０°）は−ｃｏｓ（ωｔ）として表される。
【００１５】
[0030]図３は、一実施形態による、電流コーディングスキームで構成された位相補間器３００の詳細な概略図である。図３の図示の実施形態では、位相補間器３００は、２つの負荷抵抗器Ｒ1およびＲ2と、４つの分岐３１０、３２０、３３０、３４０とを含む。各分岐は、差動入力信号を受信するソース結合されたトランジスタの差動ペアを含む。
【００１６】
[0031]第１の分岐３１０は、位相が１８０度ずれている差動入力信号Ｉｎ1+およびＩｎ1-を受信するソース結合されたトランジスタＭ１、Ｍ２の差動ペアを含む。トランジスタＭ１のドレイン端子は、Ｒ1を通して電源電圧（ＶDD）に接続し、トランジスタＭ２のドレイン端子は、Ｒ2を通してＶDDに接続する。第１の分岐３１０はまた、テール電流源（Ｉcc1）を含む。第２の分岐３２０は、位相が１８０度ずれている差動入力信号Ｉｎ2+およびＩｎ2-を受信するソース結合されたトランジスタＭ３、Ｍ４の差動ペアを含む。上述のように、入力信号Ｉｎ2+（Ｃｌｋ  ９０°）はＩｎ1+（Ｃｌｋ  ０°）と位相が９０度ずれている。したがって、位相補間器３００は、入力信号Ｉｎ1+の位相０°と入力信号Ｉｎ2+の位相９０°との間を補間するために第１および第２の分岐を使用する。トランジスタＭ３のドレイン端子は、Ｒ1を通して電源電圧（ＶDD）に接続し、トランジスタＭ４のドレイン端子は、Ｒ2を通してＶDDに接続する。第２の分岐３２０はまた、テール電流源（Ｉcc2）を含む。第３の分岐３３０は、位相が１８０度ずれている差動入力信号Ｉｎ3+およびＩｎ3-を受信するソース結合されたトランジスタＭ５、Ｍ６の差動ペアを含む。上述のように、入力信号Ｉｎ3+（Ｃｌｋ  １８０°）はＩｎ2+（Ｃｌｋ  ９０°）と位相が９０度ずれている。したがって、位相補間器３００は、入力信号Ｉｎ2+の位相９０°と入力信号Ｉｎ3+の位相１８０°との間を補間するために第２および第３の分岐を使用する。トランジスタＭ５のドレイン端子は、Ｒ1を通して電源電圧（ＶDD）に接続し、トランジスタＭ６のドレイン端子は、Ｒ2を通してＶDDに接続する。第３の分岐３３０はまた、テール電流源（Ｉcc3）を含む。第４の分岐３４０は、位相が１８０度ずれている差動入力信号Ｉｎ4+およびＩｎ4-を受信するソース結合されたトランジスタＭ７、Ｍ８の差動ペアを含む。上述のように、入力信号Ｉｎ4+（Ｃｌｋ  ２７０°）はＩｎ3+（Ｃｌｋ  １８０°）と位相が９０度ずれている。したがって、位相補間器３００は、入力信号Ｉｎ3+の位相１８０°と入力信号Ｉｎ4+の位相２７０°との間を補間するために第３および第４の分岐を使用する。位相補間器３００は、入力信号Ｉｎ4+の位相２７０°と入力信号Ｉｎ1+の位相３６０°（すなわち、０°）との間を補間するために第４および第１の分岐を使用する。トランジスタＭ７のドレイン端子は、Ｒ1を通して電源電圧（ＶDD）に接続し、トランジスタＭ８のドレイン端子は、Ｒ2を通してＶDDに接続する。第４の分岐３４０はまた、テール電流源（Ｉcc4）を含む。
【００１７】
[0032]電流ステアリングデジタルアナログ変換器（ＤＡＣ）では、スイッチは、抵抗器または電流センサーに電流をルーティングするために使用される。一般に、スイッチは、アナログ値に変換されるバイナリデジタル値によって駆動される。バイナリデジタル値が変更されたとき、いくつかのスイッチは、開かれる必要があり得、他スイッチは、閉じられる必要があり得る。しかしながら、スイッチの遷移は、閉じるスイッチが閉じるための時間と、開くスイッチが開くための時間との間の不整合を生じ得る。いくつかの状況では、これは、値が解決および安定させられるとき、出力においてグリッチを生じ得る。したがって、一実施形態では、２つの負荷抵抗器の各々の中を流れる全電流は、バイナリコーディングを使用する上記で説明したグリッチ問題を回避するために、計数される数にコード中の１の数が加算される温度計コーディングを使用して制御される。たとえば、温度計コーディングでは、数１は「０００００１」として表され、数２は「００００１１」として表され、数３は「０００１１１」として表され、以下同様である。したがって、温度計コーディングでは、デジタル値が変化するとき、変化するスイッチは、すべて開いているか、またはすべて閉じているかのいずれかである。たとえば、デジタル値が１から３に変化したとき、ＬＳＢのためのスイッチは同じ位置にとどまるが、第２および第３のＬＳＢのためのスイッチは閉じ、開かれる必要があるスイッチはない。デジタル値が３から１に変化したとき、第２および第３のＬＳＢのためのスイッチは開き、閉じられる必要があるスイッチはない。したがって、温度計コーディングは、高速適用例におけるスイッチを制御するための単純で有効な方法を提供する。
【００１８】
[0033]温度計コードは、テール電流がどのように分割されるかにかかわらず、２つの負荷抵抗器Ｒ1およびＲ2の各々の中を流れる全電流が常に一定（ｎ＊Ｉunit／２）であるような方法で設定される。たとえば、すべての電流が第１の分岐３１０中を流れる場合、出力位相は０度である。すべての電流が第２の分岐３２０を通して引き込む場合、出力位相は９０度である。０度と９０度との間の出力位相が望まれる場合、全電流（ｎ＊Ｉunit）は、第１の分岐３１０と第２の分岐３２０との間で分配される。この場合、電流は第３の分岐３３０および／または第４の分岐３４０中を流れない。したがって、所望の出力位相が０と９０との間にある場合、電流分配は分岐１と分岐２との間になる。所望の出力位相が９０と１８０との間にある場合、電流分配は分岐２と分岐３との間になる。所望の出力位相が１８０と２７０との間にある場合、電流分配は分岐３と分岐４との間になる。所望の出力位相が２７０と０との間にある場合、電流分配は分岐４と分岐１との間になる。概して、いかなる出力位相の場合も、全電流（ｎ＊Ｉunit）は、（循環的な情況では）２つの隣接する分岐間でのみ分配されることになり、ここにおいて、第１および最後の分岐は、隣接すると見なされる。したがって、分岐１および２、分岐２および３、分岐３および４、ならびに分岐４および１は、隣接する分岐であると見なされる。
【００１９】
[0034]一実施形態では、テール電流の分配比は、変数ｘ（ただし、０＜ｘ＜１）によって表される。たとえば、所望の出力位相が０度と９０度との間にあり、第２の分岐３２０中を流れる電流が、ｘ×全電流（すなわち、ｘ＊ｎ＊Ｉunit）であるとき、第１の分岐３１０中を流れる電流は、（１−ｘ）＊ｎ＊Ｉunitに等しい。したがって、ｘは、温度計コードを使用して直接制御され得る。
【００２０】
[0035]位相補間器３００は、１８０度だけ分離された差動信号を出力する２つの出力端子ＯＵＴＰおよびＯＵＴＮをさらに含む。端子ＯＵＴＰは、テール電流源中のテール電流（Ｉcc）の分配によって制御される出力位相をもつ信号を出力する。一実施形態では、テール電流源は、ｎ個のスイッチとユニット電流源とをもつ（図４に示されている）ｎビット電流源として構成される。スイッチの構成は、ｎビット温度計コードを与える。したがって、分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい。
【００２１】
[0036]したがって、端子ＯＵＴＰにおける出力電圧は、以下のように表され得る。
【００２２】
【数１】
2017523659.tif 000003
【００２３】
[0037]ただし、ｇm1およびｇm2は、それぞれ、第１の分岐および第２の分岐中の差動ペアの相互コンダクタンスであり、Ｒ1＝Ｒ2は負荷抵抗であり、φ（ｘ）は出力位相であり、ａｍｐ（ｘ）は出力電圧の振幅である。したがって、位相補間器３００の線形性はφ（ｘ）の線形性として定義され得る。
【００２４】
[0038]ＭＯＳトランジスタモデルの場合の相互コンダクタンス（ｇm（ｘ））は、以下のように導出され得る。
【００２５】
【数２】
2017523659.tif 000004
【００２６】
ここにおいて、Ｉ（ｘ）はドレインソース間電流であり、μnは電荷キャリア有効モビリティであり、Ｃoxはゲート酸化物層のキャパシタンスであり、Ｗはゲート幅であり、Ｌはゲート長であり、Ｖgsはゲートソース間バイアスであり、Ｖthはしきい値電圧である。
【００２７】
[0039]導出を簡略化するために、ｇmは以下のように正規化される。
【００２８】
【数３】
2017523659.tif 000005
【００２９】
[0040]この正規化は、出力伝達関数φ（ｘ）に影響を及ぼさないであろう。したがって、第１の分岐のための相互コンダクタンス（ｇm1（ｘ））、および第２の分岐のための相互コンダクタンス（ｇm2（ｘ））は、以下のようになる。
【００３０】
【数４】
2017523659.tif 000006
【００３１】
[0041]したがって、電流コーディングスキームの場合、出力位相伝達関数φ（ｘ）は、以下のようになる。
【００３２】
【数５】
2017523659.tif 000007
【００３３】
[0042]電流コーディングスキームの場合のこの出力位相伝達関数は、破線曲線として図５に示されている。実線は理想的な線形伝達関数を表す。しかしながら、（図３に示されている）４つのソースノードＳ1〜Ｓ4における電圧変動は、（図５中で点として示されている）出力位相に実質的に影響を及ぼし、出力位相の線形性を劣化させる。位相出力（点）は、入力パラメータのための以下の値、すなわち、μnＣox＝８００μＡ／０．０６Ｖ2、Ｒ1＝Ｒ2＝１４００オーム、Ｉ＝４００μＡ、および入力振幅１００ｍＶを用いてシミュレートされた。図５に示されているグラフによれば、ソースノード影響のない（破線曲線）（１．５７ＬＳＢに等しい）最大ＤＮＬは、約８．８５度の位相誤差をもつ第１および最後のステップにおいて生じる。しかしながら、ソースノード影響がある場合、（２．９０ＬＳＢに等しい）最大ＤＮＬは、約１６．５度の位相誤差をもつ最後のステップにおいて生じる。したがって、出力位相に対するソースノード（すなわち、図３中のノードＳ１、Ｓ２、Ｓ３、Ｓ４）の影響を低減する必要がある。
【００３４】
[0043]図６は、一実施形態による、容量性要素を使用する電流コーディングスキームで構成された位相補間器６００の概略図である。図６の図示の実施形態では、４つの結合キャパシタＣCC1-2、ＣCC2-3、ＣCC3-4、およびＣCC4-1は、（図５に示されている）ソースノードにおける電圧変動を低減し、したがって、出力位相線形性の劣化を低減するために、差動ペア（Ｍ1〜Ｍ8）のソースノードＳ1〜Ｓ4を接続するために使用される。結合キャパシタＣCC1-2は、第１および第２の分岐のソースノードを結合するために使用され、結合キャパシタＣCC2-3は、第２および第３の分岐のソースノードを結合するために使用され、結合キャパシタＣCC3-4は、第３および第４の分岐のソースノードを結合するために使用され、結合キャパシタＣCC4-1は、第４および第１の分岐のソースノードを結合するために使用される。結合キャパシタの値は、トランジスタの差動ペアのゲートソース間キャパシタンスに相当するように選択される。一実施形態では、各結合キャパシタの値は、互いにほぼ等しくなる（すなわち、ＣCC1-2≒ＣCC2-3≒ＣCC3-4≒ＣCC4-1）ように選択される。さらに、結合キャパシタのための値の範囲はＣＭＯＳ技術に依存し、それは、６５ｎｍよりも大きいＣＭＯＳ技術の場合、約１０〜５０フェムトファラドであるべきであり、それは、通常バイパスキャパシタンスと比較して極めて小さい。
【００３５】
[0044]図７は、一実施形態による、サイズコーディングスキームで構成された位相補間器７００の概略図である。図７の図示の実施形態では、位相補間器７００は、図３に示されている電流コーディングスキームで構成された位相補間器３００と同様に、２つの負荷抵抗器Ｒ1およびＲ2と４つの分岐とを含む。しかしながら、電流コーディングスキームで構成された位相補間器３００とは異なり、サイズコーディングスキームにおけるテール電流（ＩSC）はすべての分岐に固定および結合される。さらに、電流コーディングスキームで構成された位相補間器３００とは異なり、各分岐中のソース結合されたトランジスタの各差動ペアは、ｎ個のスイッチのセットを使用してオンまたはオフにされるトランジスタのｎ個の差動ペアで構成される。
【００３６】
[0045]たとえば、図８は、一実施形態による、ｎ個のスイッチのセットを使用してオンまたはオフにされるトランジスタのｎ個の差動ペアを含む１つの分岐の概略図である。図８の図示の実施形態では、スイッチＣ1は、トランジスタの第１の差動ペアをオンまたはオフにするために使用され、スイッチＣ2は、トランジスタの第２の差動ペアをオンまたはオフにするために使用され、スイッチＣnがトランジスタのｎ番目の差動ペアをオンまたはオフにするために使用されるまで以下同様である。したがって、各分岐中のスイッチは、Ｃ1〜Ｃnについて、図３に示されている電流コーディングスキームにおけるものと同じ温度計コードによって制御され得る。したがって、サイズコーディングされた位相補間器７００は、オンまたはオフにされるトランジスタの差動ペアの数を制御することによって出力位相（および電流）を選択し、それにより、各分岐の差動ペアのサイズを決定する。したがって、分岐のすべての中でいつでもオンにされるスイッチの総数は、単一の分岐中のスイッチの総数（ｎ）に等しい。
【００３７】
[0046]図９は、一実施形態による、図８に示されている１つの分岐の概略レイアウトである。図９の図示の実施形態では、トランジスタのｎ個の差動ペアは、基板上に配置されたゲート端子とソース端子とドレイン端子とで構成される。したがって、各差動ペアは同じ次元を有する。ラベルＷおよびＬは、それぞれ、ゲート幅およびゲート長を表す。
【００３８】
[0047]スイッチＣ1〜Ｃnを制御するために使用される温度計コードを参照すると、温度計コードは、テール電流が異なる分岐にどのように分割されるかにかかわらず、オンにされる差動ペアの数が一定（ｎ）のままであるように構成される。たとえば、第１の分岐７１０の差動ペアがすべてオンにされた場合、出力位相は０度である。第２の分岐７２０の差動ペアがすべてオンにされた場合、出力位相は９０度である。０度と９０度との間の出力位相が望まれる場合、第１の分岐７１０と第２の分岐７２０の両方は、オンにされる一定数の差動ペアを有することになる。この場合、第３の分岐７３０および第４の分岐７４０中の差動ペアは、オンにされないことになる。概して、任意の出力位相について、２つの隣接する分岐（すなわち、分岐１および２、分岐２および３、分岐３および４、分岐４および１）中のトランジスタの差動ペアは、オンにされる。第１および最後の分岐も、隣接すると見なされる。
【００３９】
[0048]一実施形態では、２つの隣接する分岐の場合、オンまたはオフにされるトランジスタの差動ペアの分配比は、変数ｘ（ただし、０＜ｘ＜１）によって表される。たとえば、所望の出力位相が０度と９０度との間にあり、第２の分岐７２０中のオンにされる差動ペアの数がｘ×差動ペアの総数（すなわち、ｘ＊ｎ）であるとき、第１の分岐７１０中のオンにされる差動ペアの数は、（１−ｘ）＊ｎに等しい。したがって、ｘは、温度計コードを使用して直接制御され得る。
【００４０】
[0049]サイズコーディングスキームの場合のＭＯＳトランジスタモデルの相互コンダクタンス（ｇm（ｘ））は、電流コーディングスキームと同様に導出され得るが、サイズコーディングスキームの場合、項Ｗ／Ｌも、以下のようにｘの関数である。
【００４１】
【数６】
2017523659.tif 000008
【００４２】
[0050]再び、ｇmは、以下のように正規化される。
【００４３】
【数７】
2017523659.tif 000009
【００４４】
[0051]したがって、サイズコーディングスキームの場合、第１の分岐の相互コンダクタンス（ｇm1（ｘ））、および第２の分岐の相互コンダクタンス（ｇm2（ｘ））は、以下のように導出される。
【００４５】
【数８】
2017523659.tif 000010
【００４６】
[0052]再び、端子ＯＵＴＰにおける出力電圧は、以下のように表され得る。
【００４７】
【数９】
2017523659.tif 000011
【００４８】
しかしながら、変数ｇm1（ｘ）およびｇm2（ｘ）は、それぞれ、第１の分岐および第２の分岐中のトランジスタの差動ペアの総相互コンダクタンスを表す。
【００４９】
[0053]したがって、サイズコーディングスキームの場合、出力位相伝達関数φ（ｘ）は、以下のようになる。
【００５０】
【数１０】
2017523659.tif 000012
【００５１】
[0054]図１０は、理想的な線形事例（実線）と、電流コーディングスキーム（破線）と、サイズコーディングスキーム（一点短鎖線）との場合の出力位相をプロットする位相伝達関数である。図１０に示されているプロットによれば、電流コーディングモードの場合、（１．５７ＬＳＢに等しい）最大ＤＮＬは、約９．５０度の位相誤差をもつ第１および最後のステップにおいて生じるが、サイズコーディングモードの場合、（０．３２ＬＳＢに等しい）最大ＤＮＬは、約４．１０度の位相誤差をもつ第１および最後のステップにおいて生じる。サイズコーディングは線形性を改善するが、それの最小ＤＮＬは、数学的制限により０．３２ＬＳＢよりも小さくなり得ない。さらに、電流コーディングスキームとサイズコーディングスキームとの出力位相は、反対の極性を有する。したがって、固定重み（Ｋ）を用いて２つのスキームを組み合わせることは、電流コーディングスキーム位相補間器またはサイズコーディングスキーム位相補間器のいずれかと比較して、複合位相補間器の場合、より高い線形性を生じる。
【００５２】
[0055]図１１は、一実施形態による、電流コーディングスキームをサイズコーディングスキームと組み合わせた複合スキームで構成された位相補間器１１００の概略図である。図１１の図示の実施形態では、電流コーディング分岐１１１０およびサイズコーディング分岐１１２０は、２つの負荷抵抗器Ｒ1およびＲ2において加算される。重み付け係数Ｋは、サイズ合計と電流とに関する２つの分岐の比を表す。比を表す式は、以下で示される。
【００５３】
【数１１】
2017523659.tif 000013
【００５４】
[0056]複合スキーム位相補間器の場合の端子ＯＵＴＰにおける出力電圧は、以下のように表され得る。
【００５５】
【数１２】
2017523659.tif 000014
【００５６】
ここにおいて、Ｃは定数である。
【００５７】
[0057]したがって、複合スキームの場合の出力位相伝達関数φ（ｘ）は、以下のようになる。
【００５８】
【数１３】
2017523659.tif 000015
【００５９】
[0058]図１２は、理想的な線形事例（実線）と、電流コーディングスキーム（破線）と、サイズコーディングスキーム（一点短鎖線）と、複合スキーム（点線）との場合の出力位相のプロットを示す位相伝達関数である。複合スキームは、最適重み比としてＫ＝０．３を用いてプロットされた。
【００６０】
[0059]図１３Ａは、理想的なターゲット事例（実線の直線）と、電流コーディングスキーム（破線）と、サイズコーディングスキーム（実線の曲線）と、複合スキーム（点線）とを含む異なるコーディングスキームの場合の位相誤差の絶対値のプロットである。図１３のプロットでは、複合方法（点線）の最大位相誤差は約１．０度であり、それは、（約４．１度の最大位相誤差を有する）約７６％だけのサイズコーディングスキームからの改善であり、（最大位相誤差が約９．５度であるを有する）約９０％だけの電流コーディングスキームからの改善である。
【００６１】
[0060]図１３Ｂは、係数Ｋの変化に伴う最大位相誤差のプロットである。図１３Ｂの図示されたプロットでは、Ｋ＝０はサイズコーディング構成に対応し、Ｋ−＞∞は電流コーディング構成であり、Ｋ＝０．３は、最大位相誤差がその値において最も低い最適ポイントである。表１に、係数Ｋの様々な値について最大位相誤差のための値を（度数で）示す。
【００６２】
【表１】
2017523659.tif 000016
【００６３】
[0061]図１４は、別の実施形態による、容量性要素を使用する電流コーディングスキームをサイズコーディングスキームと組み合わせた複合スキームで構成された位相補間器１４００の概略図である。図１４の図示の実施形態では、電流コーディング分岐１４１０は、ソースノードにおける電圧変動を低減し、したがって、出力位相線形性の劣化を低減するために、差動ペア（Ｍ1〜Ｍ8）のソースノードＳ1〜Ｓ4を接続するために使用される４つの結合キャパシタＣCC1-2、ＣCC2-3、ＣCC3-4およびＣCC4-1を含む。サイズコーディング分岐１４２０は、図１１中のサイズコーディング分岐１１２０と同様に構成される。
【００６４】
[0062]本発明のいくつかの実施形態について上記で説明したが、本発明の多くの変形形態が可能である。たとえば、図示の実施形態は、位相が互いに９０度ずれている４つの入力信号をもつ位相補間器について説明したが、他の実施形態が可能である。たとえば、位相補間器は８つの入力信号を有することができる、位相が互いに４５度ずれている。さらに、様々な実施形態の特徴は、上記で説明した組合せとは異なる組合せで組み合わせられ得る。その上、明瞭なおよび簡単な説明のために、システムおよび方法の多くの説明が簡略化されている。多くの説明は、特定の規格の用語および構造を使用する。しかしながら、開示されるシステムおよび方法は、より広く適用可能である。
【００６５】
[0063]当業者は、本明細書で開示する実施形態に関して説明する様々な例示的なブロックおよびモジュールが様々な形態で実装され得ることを諒解されよう。いくつかのブロックおよびモジュールについて、概してそれらの機能に関して上記で説明した。そのような機能がどのように実装されるかは、全体的なシステムに課せられる設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈されるべきではない。さらに、モジュール、ブロック、またはステップ内の機能のグループ化は、説明を簡単にするためのものである。本発明から逸脱することなく、特定の機能またはステップが１つのモジュールまたはブロックから移され得る。
【００６６】
[0064]本明細書で開示する実施形態に関して説明する様々な例示的な論理ブロック、ユニット、ステップ、構成要素、およびモジュールは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素などのプロセッサ、あるいは本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。さらに、本明細書で説明する実施形態および機能ブロックおよびモジュールを実装する回路は、様々なトランジスタタイプ、論理ファミリーおよび設計方法を使用して実現され得る。
【００６７】
[0065]開示した実施形態の上記の説明は、当業者が本発明を製作または使用できるように提供したものである。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本発明の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本発明の現在好ましい実施形態を表し、したがって、本発明によって広く企図される主題を表すことを理解されたい。本発明の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本発明の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
【図１】
2017523659.tif 000017
【図２】
2017523659.tif 000018
【図３】
2017523659.tif 000019
【図４】
2017523659.tif 000020
【図５】
2017523659.tif 000021
【図６】
2017523659.tif 000022
【図７】
2017523659.tif 000023
【図８】
2017523659.tif 000024
【図９】
2017523659.tif 000025
【図１０】
2017523659.tif 000026
【図１１】
2017523659.tif 000027
【図１２】
2017523659.tif 000028
【図１３Ａ】
2017523659.tif 000029
【図１３Ｂ】
2017523659.tif 000030
【図１４】
2017523659.tif 000031
【手続補正書】
【提出日】平成29年2月16日(2017.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧に結合され、第１の負荷抵抗器と第２の負荷抵抗器とを含む負荷抵抗器のペアと、
負荷抵抗器の前記ペアに結合された複数の分岐、各分岐は、第１のトランジスタと第２のトランジスタとを含むソース結合されたトランジスタの差動ペアを含み、前記第１のトランジスタは、第１のゲート端子において第１の差動入力信号を受信し、前記第２のトランジスタは、第２のゲート端子において前記第１の差動入力信号と位相が相補的な第２の差動入力信号を受信し、前記第１のトランジスタはまた、第１のドレイン端子と第１のソース端子とを有し、前記第２のトランジスタはまた、第２のドレイン端子と第２のソース端子とを有し、前記第１のソース端子は、ソースノードを形成するために前記第２のソース端子に接続される、と、
第１の出力端子において第１の差動出力信号を生成し、第２の出力端子において前記第１の差動出力信号と相補的な第２の差動出力信号を生成するように構成される前記複数の分岐と、
ここにおいて、前記第１の出力端子は、前記第１の負荷抵抗器と前記第１のドレイン端子とに接続され、前記第２の出力端子は、前記第２の負荷抵抗器と前記第２のドレイン端子とに接続される、
複数のテール電流源、各テール電流源は、前記ソースノードのうちの１つに結合された、と、
複数の結合キャパシタ、各結合キャパシタが、前記複数の分岐のうちの２つの隣接する分岐中の前記ソースノード間に直接結合される、と
を備える、位相補間器。
【請求項２】
前記各テール電流源は、複数のユニット電流源および複数のスイッチとして構成され、
各ユニット電流源は、前記複数のスイッチからの対応するスイッチを使用してオンまたはオフに切り替えられる、
請求項１に記載の位相補間器。
【請求項３】
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
請求項２に記載の位相補間器。
【請求項４】
前記各分岐の前記第１の差動入力信号は、前記複数の分岐の総数によって３６０度を等しく分割することから生じる特定の位相を割り当てられ、
２つの隣接する分岐中のユニット電流源は、前記２つの隣接する分岐の特定の位相間の所望の位相を有する前記第１の差動出力信号を生成するためにオンに切り替えられる、
請求項２に記載の位相補間器。
【請求項５】
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記特定の位相のいずれか１つにどのくらい近いかに比例する、
請求項４に記載の位相補間器。
【請求項６】
前記各結合キャパシタの値は、ソース結合されたトランジスタの前記差動ペアのゲートソース間キャパシタンスに相当する、
請求項１に記載の位相補間器。
【請求項７】
前記各結合キャパシタの前記値は、約１０〜３００フェムトファラドの範囲内にある、
請求項６に記載の位相補間器。
【請求項８】
複数の分岐中で構成された位相補間器の線形性を改善するための方法であって、
対応する複数の分岐において複数の差動入力信号を受信すること、各分岐は、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、と、
ここにおいて、前記ソース結合されたトランジスタのソース端子は、ソースノードを形成するために接続される、
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記複数の差動入力信号の前記割り当てられた位相間を補間することと、
前記複数の分岐のうちの隣接する分岐のペアの前記ソースノード間に直接キャパシタを結合することと
を備える、方法。
【請求項９】
前記各分岐の前記ソースノード中を流れる電流量を制御することによって補間することは、
各分岐について複数のユニット電流源をオンまたはオフに切り替えることを備え、
前記各分岐の前記ソースノード中を流れる前記電流量は、オンに切り替えられるユニット電流源の数によって制御される、
請求項８に記載の方法。
【請求項１０】
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
請求項９に記載の方法。
【請求項１１】
前記各差動入力信号の前記割り当てられた位相は、前記複数の分岐の総数によって３６０度を等しく分割することによって割り当てられ、
前記ユニット電流源は、２つの隣接する分岐の前記割り当てられた位相間の所望の位相を有する差動出力信号のペアを生成するために前記２つの隣接する分岐中で切り替えられる、
請求項９に記載の方法。
【請求項１２】
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記割り当てられた位相のいずれか１つにどのくらい近いかに比例する、
請求項１１に記載の方法。
【請求項１３】
複数の分岐中で構成された位相補間器の線形性を改善するための装置であって、
対応する複数の分岐において複数の差動入力信号を受信するための手段、各分岐は、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、と、
ここにおいて、前記ソース結合されたトランジスタのソース端子は、ソースノードを形成するために接続される、
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記複数の差動入力信号の前記割り当てられた位相間を補間するための手段と、
前記複数の分岐のうちの隣接する分岐のペアの前記ソースノード間に直接キャパシタを結合するための手段と
を備える、装置。
【請求項１４】
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記補間するための手段は、
各分岐について複数のユニット電流源をオンまたはオフに切り替えるための手段を備え、
前記各分岐の前記ソースノード中を流れる前記電流量は、オンに切り替えられるユニット電流源の数によって制御される、
請求項１３に記載の装置。
【請求項１５】
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
請求項１４に記載の装置。
【請求項１６】
前記各差動入力信号の前記割り当てられた位相は、前記複数の分岐の総数によって３６０度を等しく分割することによって割り当てられ、
前記切り替えるための手段は、２つの隣接する分岐の前記割り当てられた位相間の所望の位相を有する差動出力信号のペアを生成するために前記２つの隣接する分岐中のユニット電流源を切り替える、
請求項１４に記載の装置。
【請求項１７】
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記割り当てられた位相のいずれか１つにどのくらい近いかに比例する、
請求項１６に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
[0065]開示した実施形態の上記の説明は、当業者が本発明を製作または使用できるように提供したものである。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本発明の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本発明の現在好ましい実施形態を表し、したがって、本発明によって広く企図される主題を表すことを理解されたい。本発明の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本発明の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電源電圧に結合され、第１の負荷抵抗器と第２の負荷抵抗器とを含む負荷抵抗器のペアと、
負荷抵抗器の前記ペアに結合された複数の分岐、各分岐は、第１のトランジスタと第２のトランジスタとを含むソース結合されたトランジスタの差動ペアを含み、前記第１のトランジスタは、第１のゲート端子において第１の差動入力信号を受信し、前記第２のトランジスタは、第２のゲート端子において前記第１の差動入力信号と位相が相補的な第２の差動入力信号を受信し、前記第１のトランジスタはまた、第１のドレイン端子と第１のソース端子とを有し、前記第２のトランジスタはまた、第２のドレイン端子と第２のソース端子とを有し、前記第１のソース端子は、ソースノードを形成するために前記第２のソース端子に接続される、と、
第１の出力端子において第１の差動出力信号を生成し、第２の出力端子において前記第１の差動出力信号と相補的な第２の差動出力信号を生成するように構成される前記複数の分岐と、
ここにおいて、前記第１の出力端子は、前記第１の負荷抵抗器と前記第１のドレイン端子とに接続され、前記第２の出力端子は、前記第２の負荷抵抗器と前記第２のドレイン端子とに接続される、
複数のテール電流源、各テール電流源は、前記ソースノードのうちの１つに結合された、と、
複数の結合キャパシタ、各結合キャパシタが、前記複数の分岐のうちの２つの隣接する分岐中の前記ソースノード間に結合される、と
を備える、位相補間器。
［Ｃ２］
前記各テール電流源は、複数のユニット電流源および複数のスイッチとして構成され、
各ユニット電流源は、前記複数のスイッチからの対応するスイッチを使用してオンまたはオフに切り替えられる、
Ｃ１に記載の位相補間器。
［Ｃ３］
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
Ｃ２に記載の位相補間器。
［Ｃ４］
前記各分岐の前記第１の差動入力信号は、前記複数の分岐の総数によって３６０度を等しく分割することから生じる特定の位相を割り当てられ、
２つの隣接する分岐中のユニット電流源は、前記２つの隣接する分岐の特定の位相間の所望の位相を有する前記第１の差動出力信号を生成するためにオンに切り替えられる、
Ｃ２に記載の位相補間器。
［Ｃ５］
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記特定の位相のいずれか１つにどのくらい近いかに比例する、
Ｃ４に記載の位相補間器。
［Ｃ６］
前記各結合キャパシタの値は、ソース結合されたトランジスタの前記差動ペアのゲートソース間キャパシタンスに相当する、
Ｃ１に記載の位相補間器。
［Ｃ７］
前記各結合キャパシタの前記値は、約１０〜３００フェムトファラドの範囲内にある、
Ｃ６に記載の位相補間器。
［Ｃ８］
複数の分岐中で構成された位相補間器の線形性を改善するための方法であって、
対応する複数の分岐において複数の差動入力信号を受信すること、各分岐は、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、と、
ここにおいて、前記ソース結合されたトランジスタのソース端子は、ソースノードを形成するために接続される、
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記複数の差動入力信号の前記割り当てられた位相間を補間することと、
前記複数の分岐のうちの隣接する分岐のペアの前記ソースノード間のキャパシタンスを結合することと
を備える、方法。
［Ｃ９］
前記各分岐の前記ソースノード中を流れる電流量を制御することによって補間することは、
各分岐について複数のユニット電流源をオンまたはオフに切り替えることを備え、
前記各分岐の前記ソースノード中を流れる前記電流量は、オンに切り替えられるユニット電流源の数によって制御される、
Ｃ８に記載の方法。
［Ｃ１０］
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
Ｃ９に記載の方法。
［Ｃ１１］
前記各差動入力信号の前記割り当てられた位相は、前記複数の分岐の総数によって３６０度を等しく分割することによって割り当てられ、
前記ユニット電流源は、２つの隣接する分岐の前記割り当てられた位相間の所望の位相を有する差動出力信号のペアを生成するために前記２つの隣接する分岐中で切り替えられる、
Ｃ９に記載の方法。
［Ｃ１２］
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記割り当てられた位相のいずれか１つにどのくらい近いかに比例する、
Ｃ１１に記載の方法。
［Ｃ１３］
複数の分岐中で構成された位相補間器の線形性を改善するための装置であって、
対応する複数の分岐において複数の差動入力信号を受信するための手段、各分岐は、ソース結合されたトランジスタの差動ペアを含み、各差動入力信号が、割り当てられた位相を有する、と、
ここにおいて、前記ソース結合されたトランジスタのソース端子は、ソースノードを形成するために接続される、
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記複数の差動入力信号の前記割り当てられた位相間を補間するための手段と、
前記複数の分岐のうちの隣接する分岐のペアの前記ソースノード間のキャパシタンスを結合するための手段と
を備える、装置。
［Ｃ１４］
前記各分岐の前記ソースノード中を流れる電流量を制御することによって前記補間するための手段は、
各分岐について複数のユニット電流源をオンまたはオフに切り替えるための手段を備え、
前記各分岐の前記ソースノード中を流れる前記電流量は、オンに切り替えられるユニット電流源の数によって制御される、
Ｃ１３に記載の装置。
［Ｃ１５］
前記複数の分岐のすべての中でいつでもオンに切り替えられるユニット電流源の総数は、単一の分岐中のユニット電流源の総数に等しい、
Ｃ１４に記載の装置。
［Ｃ１６］
前記各差動入力信号の前記割り当てられた位相は、前記複数の分岐の総数によって３６０度を等しく分割することによって割り当てられ、
前記切り替えるための手段は、２つの隣接する分岐の前記割り当てられた位相間の所望の位相を有する差動出力信号のペアを生成するために前記２つの隣接する分岐中のユニット電流源を切り替える、
Ｃ１４に記載の装置。
［Ｃ１７］
前記２つの隣接する分岐の各々の中でオンに切り替えられる前記ユニット電流源は、前記所望の位相が前記２つの隣接する分岐の前記割り当てられた位相のいずれか１つにどのくらい近いかに比例する、
Ｃ１６に記載の装置。
【国際調査報告】
2017523659.tif 000032
2017523659.tif 000033