(57)【要約】  半導体インターコネクトおよび半導体インターコネクトを形成するための方法。インターコネクトが、第１の導電性インターコネクト層と第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の第１の導電性材料の第１のビアを含むことができる。第１のＭＯＬインターコネクト層は第１のレベルにある。第１のビアはシングルダマシンプロセスで製造される。そのような半導体インターコネクトは、第１の導電性インターコネクト層と第２のＭＯＬインターコネクト層との間の第２の導電性材料の第２のビアも含む。第２のＭＯＬインターコネクト層は第２のレベルにある。第２のビアはデュアルダマシンプロセスで製造される。第１の導電性材料は第２の導電性材料とは異なる。
2017516305.tif 000002
【特許請求の範囲】
【請求項１】
半導体インターコネクトであって、
シングルダマシンプロセスで製造された、第１の導電性インターコネクト層と第１のレベルにある少なくとも第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の第１の導電性材料の第１のビアと、
デュアルダマシンプロセスで製造された、前記第１の導電性インターコネクト層と第２のレベルにある少なくとも第２のＭＯＬインターコネクト層との間の第２の導電性材料の第２のビアとを備え、前記第１の導電性材料は前記第２の導電性材料とは異なる、半導体インターコネクト。
【請求項２】
前記第１のビアの長さは、前記第２のビアの長さとは異なる、請求項１に記載の半導体インターコネクト。
【請求項３】
前記第１のビアの抵抗は、前記第２のビアの抵抗とは異なる、請求項１に記載の半導体インターコネクト。
【請求項４】
前記第１の導電性材料はタングステンであり、前記第２の導電性材料は銅である、請求項１に記載の半導体インターコネクト。
【請求項５】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のビアのアスペクト比に少なくとも部分的に基づいて選択される、請求項１に記載の半導体インターコネクト。
【請求項６】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される回路に少なくとも部分的に基づいて選択される、請求項１に記載の半導体インターコネクト。
【請求項７】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１に記載の半導体インターコネクト。
【請求項８】
ミドルオブライン（ＭＯＬ）インターコネクトを製造する方法であって、
シングルダマシンプロセスにおいて、第１のレベルにある第１のＭＯＬインターコネクト層に結合される第１の導電性材料の第１のビアを製造するステップと、
デュアルダマシンプロセスで第２の導電性材料の第２のビアおよび第１の導電性インターコネクト層を製造するステップとを含み、前記第１の導電性インターコネクト層は前記第１のビアに結合し、前記第１の導電性材料は前記第２の導電性材料とは異なり、前記第２のビアは第２のレベルにある第２のＭＯＬインターコネクト層に結合される、方法。
【請求項９】
前記第２のビアのアスペクト比に少なくとも部分的に基づいて、前記第２の導電性材料を選択するステップをさらに含む、請求項８に記載の方法。
【請求項１０】
前記第１の導電性インターコネクト層と前記第２のＭＯＬインターコネクト層との間の所望の抵抗に少なくとも部分的に基づいて前記第２の導電性材料を選択するステップをさらに含む、請求項８に記載の方法。
【請求項１１】
前記第１のビアの長さは、前記第２のビアの長さとは異なる、請求項８に記載の方法。
【請求項１２】
前記第１のビアの抵抗は、前記第２のビアの抵抗とは異なる、請求項８に記載の方法。
【請求項１３】
前記第１の導電性材料はタングステンであり、前記第２の導電性材料は銅である、請求項８に記載の方法。
【請求項１４】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のビアのアスペクト比に少なくとも部分的に基づいて選択される、請求項８に記載の方法。
【請求項１５】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される回路に少なくとも部分的に基づいて選択される、請求項８に記載の方法。
【請求項１６】
ミドルオブライン（ＭＯＬ）インターコネクトを製造する方法であって、
シングルダマシンプロセスにおいて、第１のレベルにある第１のＭＯＬインターコネクト層に結合される、第１の導電性材料の第１のビアを製造するためのステップと、
デュアルダマシンプロセスで第２の導電性材料の第２のビアおよび第１の導電性インターコネクト層を製造するためのステップとを含み、前記第１の導電性インターコネクト層は前記第１のビアに結合し、前記第１の導電性材料は前記第２の導電性材料とは異なり、前記第２のビアは第２のレベルにある第２のＭＯＬインターコネクト層に結合される、方法。
【請求項１７】
前記第２のビアのアスペクト比に少なくとも部分的に基づいて、前記第２の導電性材料を選択するステップをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記第１の導電性インターコネクト層と前記第２のＭＯＬインターコネクト層との間の所望の抵抗に少なくとも部分的に基づいて前記第２の導電性材料を選択するステップをさらに含む、請求項１６に記載の方法。
【請求項１９】
前記第１のビアの長さは、前記第２のビアの長さとは異なる、請求項１６に記載の方法。
【請求項２０】
前記第１のビアの抵抗は、前記第２のビアの抵抗とは異なる、請求項１６に記載の方法。
【請求項２１】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のビアのアスペクト比に少なくとも部分的に基づいて選択される、請求項１６に記載の方法。
【請求項２２】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される回路に少なくとも部分的に基づいて選択される、請求項１６に記載の方法。
【請求項２３】
前記ＭＯＬインターコネクトは、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１６に記載の方法。
【請求項２４】
半導体インターコネクトであって、
シングルダマシンプロセスにおいて第１の導電性材料で製造された、第１の導電性インターコネクト層と第１のレベルにある少なくとも第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の電流を伝導させるための手段と、
デュアルダマシンプロセスにおいて第２の導電性材料で製造された、前記第１の導電性インターコネクト層と第２のレベルにある少なくとも第２のＭＯＬインターコネクト層との間の電流を伝導させるための手段とを備え、前記第１の導電性材料は前記第２の導電性材料とは異なる、半導体インターコネクト。
【請求項２５】
前記第１の手段の長さは、前記第２の手段の長さとは異なる、請求項２４に記載の半導体インターコネクト。
【請求項２６】
前記第１の手段の抵抗は、前記第２の手段の抵抗とは異なる、請求項２４に記載の半導体インターコネクト。
【請求項２７】
前記第１の導電性材料はタングステンであり、前記第２の導電性材料は銅である、請求項２４に記載の半導体インターコネクト。
【請求項２８】
前記第１の導電性材料および前記第２の材料のうちの少なくとも１つは、前記第１の手段のアスペクト比に少なくとも部分的に基づいて選択される、請求項２４に記載の半導体インターコネクト。
【請求項２９】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される回路に少なくとも部分的に基づいて選択される、請求項２４に記載の半導体インターコネクト。
【請求項３０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項２４に記載の半導体インターコネクト。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の態様は半導体デバイスに関し、より詳細には、集積回路内の、ミドルオブライン層のような配線用導電層に関する。
【背景技術】
【０００２】
半導体製造プロセスは、しばしば、３つの部分、すなわち、フロントエンドオブライン（ＦＥＯＬ：ｆｒｏｎｔ  ｅｎｄ  ｏｆ  ｌｉｎｅ）、ミドルオブライン（ＭＯＬ：ｍｉｄｄｌｅ  ｏｆ  ｌｉｎｅ）、およびバックエンドオブラインに分割される（ＢＥＯＬ：ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）。フロントエンドオブラインプロセスは、ウェハ準備、絶縁、ウェル形成、ゲートパターニング、スペーサ、およびドーパント注入を含む。ミドルオブラインプロセスは、ゲート形成および端子コンタクト形成を含む。バックエンドオブラインプロセスは、ＦＥＯＬデバイスに結合するためのインターコネクトおよび誘電体層を形成することを含む。
【０００３】
これらのインターコネクトは、プラズマ化学気相成長（ＰＥＣＶＤ）堆積層間誘電体（ＩＬＤ：ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ）材料を使用するデュアルダマシンプロセスを用いて製造することができる。半導体回路のこれらのインターコネクト層は、チップ設計の密度が高くなったため、より小さくなり、配線するのがより難しくなってきた。種々のインターコネクト層を接続するために使用されるいくつかの材料は、より高い抵抗を有するので、これが、これらの「ビア」または電気経路のタイミングおよび／または抵抗特性に影響を及ぼす場合がある。一例として、層間のビアのために、しばしばタングステンが使用される。ビアの深さと直径との比は、アスペクト比と呼ばれる。タングステンは、タングステン材料をビア内に堆積するか、または別の方法で結合するために、「シングルダマシン」（ＳＤ）プロセスにおいてしばしば処理される。銅はしばしば「デュアルダマシン」（ＤＤ）プロセスにおいて処理される。
【発明の概要】
【課題を解決するための手段】
【０００４】
半導体インターコネクトが、第１の導電性インターコネクト層と第１のミドルオブライン（ＭＯＬ）インターコネクト層との間に第１の導電性材料の第１のビアを含むことができる。第１のＭＯＬインターコネクト層は第１のレベルにある。第１のビアはシングルダマシンプロセスで製造される。そのような半導体インターコネクトは、第１の導電性インターコネクト層と第２のＭＯＬインターコネクト層との間に第２の導電性材料の第２のビアも含む。第２のＭＯＬインターコネクト層は第２のレベルにある。第２のビアはデュアルダマシンプロセスで製造される。第１の導電性材料は第２の導電性材料とは異なる。
【０００５】
ミドルオブライン（ＭＯＬ）インターコネクトを製造するための方法が、第１の導電性材料の第１のビアを製造することを含むことができる。第１のビアは第１のレベルにある第１のＭＯＬインターコネクト層に結合される。第１のビアはシングルダマシンプロセスで形成される。また、その方法は、第２の導電性材料の第２のビアおよび第１の導電性インターコネクト層を製造することも含む。第２のビアはデュアルダマシンプロセスで形成される。第１の導電性インターコネクト層は第１のビアに結合する。第１の導電性材料は第２の導電性材料とは異なる。第２のビアは第２のレベルにある第２のＭＯＬインターコネクト層に結合される。
【０００６】
半導体インターコネクトが、第１の導電性インターコネクト層と第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の電流を伝導させるための手段を含むことができる。第１のＭＯＬインターコネクト層は第１のレベルにある。第１の手段は、シングルダマシンプロセスにおいて第１の導電性材料で製造される。また、インターコネクトは、第１の導電性インターコネクト層と少なくとも第２のＭＯＬインターコネクト層との間の電流を伝導させるための手段も含む。第２のＭＯＬインターコネクト層は第２のレベルにある。第２の手段は、デュアルダマシンプロセスにおいて第２の導電性材料で製造される。第１の導電性材料は第２の導電性材料とは異なる。
【０００７】
上記では、後続の詳細な説明をより深く理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点が、以下で説明されることになる。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者は理解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
【０００８】
本開示をより完全に理解してもらうために、ここで、添付の図面とともに取り上げられる以下の説明が参照される。
【図面の簡単な説明】
【０００９】
【図１Ａ】本開示の一態様による「シングルダマシン」（ＳＤ）プロセスを示す図である。
【図１Ｂ】本開示の一態様による「シングルダマシン」（ＳＤ）プロセスを示す図である。
【図１Ｃ】本開示の一態様による「シングルダマシン」（ＳＤ）プロセスを示す図である。
【図１Ｄ】本開示の一態様による「シングルダマシン」（ＳＤ）プロセスを示す図である。
【図１Ｅ】本開示の一態様による「シングルダマシン」（ＳＤ）プロセスを示す図である。
【図２Ａ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｂ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｃ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｄ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｅ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｆ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｇ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｈ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｉ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｊ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図２Ｋ】本開示の一態様による「デュアルダマシン」（ＤＤ）プロセスを示す図である。
【図３】半導体チップの表面から異なる距離にある２つのインターコネクト層を示す図である。
【図４】本開示の一態様によるミドルオブライン（ＭＯＬ）層を製造するための方法を示すプロセスフロー図である。
【図５】本開示の態様が有利に利用される場合がある例示的なワイヤレス通信システムを示すブロック図である。
【図６】上で開示されたデバイスのような、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【００１０】
添付の図面との関連で以下に記載される詳細な説明は、種々の構成を説明することを意図しており、本明細書において説明される概念を実践できる唯一の構成を表すことは意図していない。詳細な説明は、種々の概念を完全に理解してもらうことを目的とした具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実施できることは当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを避けるために、よく知られている構造および構成要素がブロック図の形で示される。本明細書において説明されるときに、「および／または」という用語の使用は、「包含的論理和」を表すことが意図されており、「または」という用語の使用は、「排他的論理和」を表すことが意図されている。
【００１１】
本開示の種々の態様は、集積回路内のミドルオブライン層のような配線用導電層のための技法を提供する。集積回路の半導体製造のためのプロセスフローは、フロントエンドオブライン（ＦＥＯＬ）プロセス、ミドルオブライン（ＭＯＬ）プロセス、およびバックエンドオブライン（ＢＥＯＬ）プロセスを含むことができる。「層」という用語は、膜を含み、別段述べられていない限り、垂直厚または水平厚を示すものと解釈されるべきではないことは理解されよう。本明細書において説明されるように、「半導体基板」という用語は、ダイシングされたウェハの基板を指す場合があるか、または、ダイシングされていないウェハの基板を指す場合がある。同様に、ウェハおよびダイという用語は、入れ換えられると信じることが難しくない限り、互換的に使用することができる。
【００１２】
本開示の一態様によれば、ハイブリッドビア構造、およびハイブリッドビア構造を形成するプロセスが説明される。１つの構成では、半導体デバイスのいくつかのインターコネクト層のためのシングルダマシンプロセスを用いて、第１の材料が、第１のインターコネクト層に結合される。他のインターコネクト層の場合、デュアルダマシンプロセスが、第２の材料を第２のインターコネクト層に結合する。第２の材料は第１の材料に結合される場合もある。本開示のこの態様は、相互接続のうちのいくつかの相互接続の抵抗を下げ、回路の全体性能を高めることができる。導電層は、半導体デバイス内の第１の導電層（たとえば、金属１（Ｍ１））とすることもできる。
【００１３】
半導体デバイス内の導電層間の接続は、「ビア」とも呼ばれ、半導体チップのデバイス間またはエリア間で信号を転送するために使用される。これらの経路は多くの場合に、ダマシンプロセスを用いて作製される。「シングルダマシン」（ＳＤ）プロセスが図１Ａ〜図１Ｅに示される。
【００１４】
図１Ａは、基板１０２と、エッチストップ層１０４と、誘電体層１０６と、フォトレジスト層１０８とを有するウェハ１００を示す。ウェハ１００は、本開示の範囲から逸脱することなく、ダイ、チップまたは他のデバイスとすることができる。誘電体層１０６は、本開示の範囲から逸脱することなく、酸化シリコンのような酸化物、または他の絶縁材料とすることができる。
【００１５】
図１Ｂに示されるように、フォトレジスト層１０８は選択的にパターニングされ、誘電体層１０６内に開口部１１０、１１２および１１４が形成される。開口部１１０〜１１４の深さ１１６は、誘電体層１０６の厚さに基づく。開口部１１０の幅１１８は、開口部１１４の幅１２０とは異なる場合がある。開口部の幅と深さとの比は、開口部１１０〜１１４の「アスペクト比」と呼ばれる。誘電体層１０６は、ウェット化学エッチング、プラズマエッチングまたは他の誘電体材料除去技法を用いてエッチングすることができる。所望により、エッチストップ層１０４も除去される場合がある。
【００１６】
図１Ｃにおいて、ダイ１００に導電層１２２が加えられる。導電層１２２は、誘電体層１０６の露出した部分の上だけでなく、開口部１１０〜１１４内にも堆積される。その場合に、基板１０２は、開口部１１０〜１１４を通して導電層１２２に電気的に、および／または機械的に結合される。導電層は、開口部１１０〜１１４が導電層１２２の材料で実質的に満たされるように、電着または電気めっきプロセスを用いて堆積することができるか、またはスパッタリングすることができるか、もしくは別の方法でダイ１００に結合することができる。導電層１２２が堆積されると、開口部１１０〜１１４は「ビア」または「相互接続経路」と呼ばれる場合がある。
【００１７】
導電層１２２は、開口部１１０〜１１４および誘電体層１０６の表面を覆う障壁層を含むことができる。障壁層の部分は、タンタル、窒化タンタル、窒化チタン、チタン−タングステン、または他の材料とすることができる。導電層１２２の障壁層部分は、導電層から誘電体層１０６および／または基板１０２への材料の拡散を低減する。導電層１２２は、開口部１１０〜１１４内の導電層１２２と基板１０２との間の機械的および／または電気的結合を助けるシード層を含むこともできる。
【００１８】
図１Ｄにおいて、導電層１２２および誘電体層１０６が平坦になるように、導電層１２２の一部が除去される。このプロセスは、化学機械平坦化（ＣＭＰ：ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｌａｎａｒｉｚａｔｉｏｎ）と呼ばれる場合があるが、本開示の範囲から逸脱することなく、他の技法を用いて平坦化を実行することもできる。図１Ｅは、導電層１２２を封入する、ダイ１００上の別の誘電体層１２４を示す。
【００１９】
いくつかの開口部１１０〜１１４の場合に、導電層１２２はタングステンまたはアルミニウムとすることができる。他の開口部１１０〜１１４の場合に、銅のような他の材料が望ましい場合がある。銅はタングステンより低い抵抗を有する。それにもかかわらず、銅は、２より大きなアスペクト比を有するビアの場合に適していない場合がある（たとえば、幅１１８が深さ１１６の半分程度の大きさである）。「金属１（Ｍ１）」層のような第１の導電層を形成するとき、下側インターコネクト層に特定のアスペクト比の銅ビアを付着または結合させることもできる。
【００２０】
図２Ａ〜図２Ｋはデュアルダマシンプロセスを示す。銅は、「デュアルダマシン」プロセスを用いて、半導体チップに結合することができる。
【００２１】
図２Ａは、同じくダイまたは他のデバイスとすることができ、基板１０２と、エッチストップ層１０４と、誘電体層１０６と、ハードマスク層２０２と、フォトレジスト層１０８とを含むウェハ２００を示す。図１Ａ〜図１Ｅと同様に、フォトレジスト層１０８は図２Ｂに示されるようにパターニングされる。
【００２２】
図２Ｃは、フォトレジスト層１０８のパターンのハードマスク層２０２への転写を示す。デュアルダマシンプロセスのこの部分は、いくつかの設計において、ハードマスクエッチングまたはトレンチエッチングとして知られている場合がある。
【００２３】
図２Ｄは、ウェハ２００に被着される平坦化層２０４および第２のフォトレジスト層２０６を示す。デュアルダマシンプロセスにおいて、平坦化層２０４はハードマスク層２０２のエッチングされた部分を保護するために、トレンチエッチング内に配置される。図２Ｅは、第２のパターンが第２のフォトレジスト層２０６に転写されることを示しており、それはビアをパターニングすると言われる場合もある。図２Ｆは、平坦化層２０４と、ハードマスク層２０２と、誘電体層１０６の少なくとも一部とを貫通する、第２のパターン、すなわち、ビアパターンの部分的エッチングを示す。
【００２４】
図２Ｇは、ウェハ２００からの第２のフォトレジスト層２０６および平坦化層２０４の除去を示す。図２Ｈは、誘電体層１０６内のインターコネクトのトレンチ部分を画定する、誘電体層１０６の別のエッチングを示す。また、誘電体層１０６内のエッチのビア部分は、誘電体層１０６を貫通してエッチストップ層１０４まで延長される。
【００２５】
図２Ｉは、エッチストップ層１０４の露出した部分をエッチングすることによってインターコネクトのビア部分の底部を開口することを示す。このエッチングは、ここで、基板１０２を露出させる。図２Ｊは、エッチストップ層１０４、誘電体層１０６およびハードマスク層２０２内のエッチングされた体積空間内への導電層２１４の堆積を示す。導電層２１４は、図１Ａ〜図１Ｅにおいて説明された導電層１２２と同様に処理することができる。図２Ｋは、導電層２１４およびハードマスク層２０２の一部の除去を示す。この除去は、化学機械平坦化（ＣＭＰ）、エッチングまたは他のプロセスを通して実行することができる。
【００２６】
図２Ａ〜図２Ｋにおいて、デュアルダマシンプロセスに対する「ｔｒｅｎｃｈ  ｆｉｒｓｔ  ｗｉｔｈ  ｈａｒｄ  ｍａｓｋ」（ＴＦＨＭ）手法が説明される。ＴＦＨＭプロセスが説明されるが、本開示の範囲から逸脱することなく、「ｔｒｅｎｃｈ  ｆｉｒｓｔ  ｔｈｅｎ  ｖｉａ」または「ｖｉａ  ｆｉｒｓｔ  ｔｈｅｎ  ｔｒｅｎｃｈ」プロセスまたは他のデュアルダマシンプロセスのような他のデュアルダマシンプロセスが使用される場合もある。
【００２７】
図１Ａ〜図１Ｅおよび図２Ａ〜図２Ｋに示されるプロセスは、導電層が基板１０２に達することを示すが、ダマシンプロセスを用いて作製される導電層は、ミドルオブライン内で、またはバックエンドオブラインからミドルオブラインインターコネクト層の中で使用される場合もある。
【００２８】
図３は、本開示の一態様によるインターコネクト層を示す。デバイス３００は誘電体層１０６を含み、その中に、第１のＭＯＬインターコネクト層３０２および第２のＭＯＬインターコネクト層３０４が設けられる。第１のＭＯＬインターコネクト層３０２に到達するために、シングルダマシンプロセス（図１Ａ〜図１Ｆにおいて示されるプロセスに類似）が使用される場合がある。第１のビア３２０が開口され、第１の導電性材料３０６で充填される。第１の導電性材料３０６は、大きなアスペクト比を有するビア３２０（たとえば、ビアの深さがビアの幅の２倍より大きい）の中に堆積するか、または別の方法で配置することができる材料とすることができる。
【００２９】
第２のＭＯＬインターコネクト層３０４に到達するために、デュアルダマシンプロセス（図２Ａ〜図２Ｋに示されるプロセスに類似）が使用される場合がある。さらに、このプロセスは、第１のビア３２０の第１の導電性材料３０６に到達するために使用される場合もある。誘電体層３０８がパターニングされ、開口部が第２の導電性材料３１０で満たされ、第２のビア３３０および第１の導電性インターコネクト層３４０（３４０−１、３４０−２）が形成される。第１の導電性インターコネクト層３４０−１は、第２のビア３３０を通して、第２のＭＯＬインターコネクト層３０４に到達する。この構成において、第２の導電性材料３１０の第１の導電性インターコネクト層３４０−２は、第１の導電性材料３０６の第１のビア３２０を通して第１のＭＯＬインターコネクト層３０２に到達する。誘電体層３０８内の開口部は誘電体層１０６のアスペクト比とは異なるアスペクト比を有する場合があるので、第２の導電性材料３１０は第１の導電性材料３０６とは異なる材料である場合がある。さらに、第２の導電性材料３１０は、導電率、またはデバイス３００内の他の層との所望の相互作用／所望の非相互作用のような材料特性に基づいて選択される場合がある。
【００３０】
図３に示されるように、第１のＭＯＬインターコネクト層３０２に到達するために使用されるデュアルダマシンプロセスは、第２のＭＯＬインターコネクト層３０４に到達するために使用されるシングルダマシンプロセスの一部としての役割も果たす。その場合に、異なる変数に基づいて、異なる材料が異なるインターコネクト層に到達する場合がある。ビアのアスペクト比によって、特定の材料の使用（たとえば、タングステン）が指定される場合がある。第１のビア３２０および第２のビア３３０の第１の導電性材料３０６および第２の導電性材料３１０を通してアクセスされる回路のタイミングは、極めて重大な場合がある。結果として、第１のビア３２０および第２のビア３３０のサイズ、および特定の第１のＭＯＬインターコネクト層３０２に到達する第１の導電性材料および第２の導電性材料の材料特性を、本開示のこの態様を通して選択することができる。
【００３１】
したがって、本開示の一態様は、ハイブリッドビア構造、およびハイブリッドビア構造を形成するプロセスを説明する。デバイス３００上のいくつかのインターコネクト層３０２の場合に、シングルダマシンプロセスを用いて第１のＭＯＬインターコネクト層３０２への第１のビア３２０を形成するために、第１の導電性材料３０６が堆積される。第２のＭＯＬインターコネクト層３０４の場合に、第２のＭＯＬインターコネクト層３０４への第２のビア３３０を形成するために、デュアルダマシンプロセスを用いて、第２の導電性材料３１０を堆積する。また、第２の導電性材料３１０は、第１の導電性材料３０６に結合することもできる。本開示のこの態様は、相互接続のうちのいくつかの相互接続の抵抗を下げることができ、回路の全体性能を高めることができる。第１の導電性インターコネクト層３４０は、デバイス３００内の第１の導電層（たとえば、金属１（Ｍ１））とすることもできる。
【００３２】
図４は、本開示の一態様による、ミドルオブライン（ＭＯＬ）層を製造するための方法４００を示すプロセスフロー図である。ブロック４０２において、第１のレベルにある第１のＭＯＬインターコネクト層に結合される、第１の材料の第１のビアがシングルダマシンプロセスにおいて製造される。たとえば、図３に示されるように、第１のビア３２０が開口され、第１の導電性材料３０６で満たされる。
【００３３】
ブロック４０４において、第２の材料の第２のビアおよび第１の導電層がデュアルダマシンプロセスで製造される。たとえば、図３に示されるように、第２のＭＯＬインターコネクト層３０４への第２のビア３３０を形成するために、誘電体層３０８がパターニングされ、開口部が第２の導電性材料３１０で満たされる。第１の導電性インターコネクト層３４０−２の第２の導電性材料３１０は、第１の導電性材料３０６の第１のビア３２０を通して、第１のＭＯＬインターコネクト層３０２にも到達する。第１の導電性材料３０６は第２の導電性材料３１０とは異なる場合がある。たとえば、誘電体層３０８内の開口部は誘電体層１０６のアスペクト比とは異なるアスペクト比を有する場合があるので、第２の導電性材料３１０は第１の導電性材料３０６とは異なる材料である場合がある。この例では、第２の導電性材料３１０の第２のビア３３０は、第１の導電性インターコネクト層３４０−１を第２のＭＯＬインターコネクト層３０４に結合する。
【００３４】
本開示のさらなる態様によれば、半導体インターコネクトが説明される。インターコネクトは、シングルダマシンプロセスにおいて第１の導電性材料で製造された、第１の導電性インターコネクト層と第１のレベルにある第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の電流を伝導させるための手段を含む。第１の手段は、図３に示されるビア３２０とすることができる。また、そのデバイスは、デュアルダマシンプロセスにおいて第２の導電性材料で製造された、第１の導電性インターコネクト層と第２のレベルにある少なくとも第２のＭＯＬインターコネクト層との間の電流を伝導させるための手段も含み、第１の導電性材料は第２の導電性材料とは異なる。第２の手段は、図３に示されるビア３３０とすることができる。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成される任意のモジュールまたは任意の装置とすることができる。
【００３５】
図５は、本開示の一態様を有利に利用することができる例示的なワイヤレス通信システム５００を示すブロック図である。例示として、図５は、３つの遠隔ユニット５２０、５３０および５５０と、２つの基地局５４０とを示している。ワイヤレス通信システムが、より多くの遠隔ユニットおよび基地局を有することができることは認識されよう。遠隔ユニット５２０、５３０および５５０は、開示されるデバイスを含むＩＣデバイス５２５Ａ、５２５Ｃ、および５２５Ｂを含む。基地局、スイッチングデバイス、ネットワーク機器などの他のデバイスも、開示されたデバイスを含むことができることは認識されよう。図５は、基地局５４０から遠隔ユニット５２０、５３０、および５５０への順方向リンク信号５８０、ならびに遠隔ユニット５２０、５３０、および５５０から基地局５４０への逆方向リンク信号５９０を示す。
【００３６】
図５では、ワイヤレスローカルループシステムにおいて、遠隔ユニット５２０は携帯電話として示され、遠隔ユニット５３０はポータブルコンピュータとして示され、遠隔ユニット５５０は定置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの定置データユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、またはそれらの組合せとすることができる。図５は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットには限定されない。本開示の態様は、開示されたデバイスを含む、多くのデバイスにおいて適切に利用することができる。
【００３７】
図６は、上で開示されたデバイスのような、半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション６００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅまたはＯｒＣＡＤのような設計ソフトウェアを収容する、ハードディスク６０１を含む。設計用ワークステーション６００はまた、本開示の一態様によるデバイスなどの、回路６１０または半導体構成要素６１２の設計を容易にするために、ディスプレイ６０２を含む。記憶媒体６０４が、回路６１０または半導体構成要素６１２の設計を有形に記憶するために設けられる。回路６１０または半導体構成要素６１２の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体６０４上に記憶することができる。記憶媒体６０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスとすることができる。さらに、設計用ワークステーション６００は、記憶媒体６０４からの入力を受け取るか、または記憶媒体６０４に出力を書き込むためのドライブ装置６０３を含む。
【００３８】
記憶媒体６０４上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを指定することができる。データはさらに、論理シミュレーションに関連付けられるタイミング図やネット回路などの論理検証データも含むことができる。記憶媒体６０４上のデータを与えることは、半導体ウェハを設計するためのプロセス数を減らすことによって、回路６１０または半導体構成要素６１２の設計を容易にする。
【００３９】
ファームウェアおよび／またはソフトウェアの実装形態の場合、方法は、本明細書において説明された機能を実行するモジュール（たとえば、手続き、機能など）で実現することができる。本明細書において説明される方法を実施する際に、命令を有形に具現する機械可読媒体を使用することができる。たとえば、ソフトウェアコードは、メモリに記憶することができ、プロセッサユニットによって実行することができる。メモリは、プロセッサユニット内に、またはプロセッサユニットの外部に実装することができる。本明細書において使用されるときに、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定されるべきではない。
【００４０】
機能が、ファームウェアおよび／またはソフトウェアにおいて実施される場合には、コンピュータ可読媒体上に１つまたは複数の命令またはコードとして記憶することができる。例として、データ構造体で符号化されたコンピュータ可読媒体、およびコンピュータプログラムで符号化されたコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる入手可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令またはデータ構造の形態で所望のプログラムコードを記憶するために使用することができ、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書で使用するディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００４１】
命令および／またはデータは、コンピュータ可読媒体上の記憶域に加えて、通信装置に含まれる伝送媒体上の信号として与えることもできる。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含むことができる。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実施させるように構成される。
【００４２】
本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって定められるような本開示の技術から逸脱することなく、本明細書において種々の変更、置換、および改変を行うことができることは理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。その上、本出願の範囲は、本明細書において説明されたプロセス、機械、製造、組成物、手段、方法およびステップの特定の構成に限定されることを意図していない。当業者が本開示から容易に理解するように、本明細書において説明される対応する構成と実質的に同じ機能を果たすか、もしくは実質的に同じ結果を達成する、現存するもしくは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップを、本開示に従って利用することができる。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことを意図している。
【００４３】
本明細書の開示に関連して説明された種々の例示的論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実現される場合があることは、当業者であればさらに理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、種々の例示的な構成要素、ブロック、モジュール、回路、およびステップが、全般にそれらの機能に関してこれまで説明されてきた。そのような機能がハードウェアとして実現されるか、ソフトウェアとして実現されるかは、特定の用途およびシステム全体に課せられる設計制約によって決まる。当業者は、説明した機能を特定の適用例ごとに様々な方法で実現できるが、そのような実装形態の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００４４】
本明細書の開示に関連して説明された種々の例示的な論理ブロック、モジュール、および回路は、本明細書において説明された機能を実行するように設計された汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはそれらの任意の組合せを用いて、実現または実行することができる。汎用プロセッサはマイクロプロセッサとすることができるが、代替形態では、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、またはステートマシンとすることもできる。プロセッサはまた、コンピューティングデバイスの組合せとして、たとえば、ＤＰＳとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実現することができる。
【００４５】
本開示に関連して説明された方法またはアルゴリズムのステップは、ハードウェアにおいて直接、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せにおいて実施することができる。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体に存在することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替形態では、記憶媒体は、プロセッサに一体化することができる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端末内に存在することができる。代替形態では、プロセッサおよび記憶媒体は、ユーザ端末内の個別構成要素として存在することができる。
【００４６】
１つまたは複数の例示的な設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実現される場合がある。ソフトウェアで実現される場合、機能は、１つまたは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体を介して送信される場合がある。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムの１つの場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用コンピュータまたは専用コンピュータによってアクセスできる任意の入手可能な媒体とすることができる。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形態で規定されたプログラムコード手段を搬送または格納するために使用され得るとともに、汎用もしくは専用コンピュータ、または汎用もしくは専用プロセッサによってアクセスできる任意の他の媒体を含むことができる。また、任意の接続も厳密にはコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、本明細書において使用されるときに、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）は、レーザを用いてデータを光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００４７】
本開示のこれまでの説明は、当業者が本開示を作製または使用できるようにするために提供される。本開示に対する種々の修正は、当業者に容易に明らかになり、本明細書において規定される一般原理は、本開示の趣旨または範囲を逸脱することなく、他の変形形態に適用される場合がある。したがって、本開示は、本明細書において説明される例および設計に限定されるものではなく、本明細書において開示される原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
【符号の説明】
【００４８】
１００  ウェハ、ダイ
１０２  基板
１０４  エッチストップ層
１０６  誘電体層
１０８  フォトレジスト層
１１０  開口部
１１２  開口部
１１４  開口部
１１６  深さ
１１８  幅
１２０  幅
１２２  導電層
１２４  誘電体層
２００  ウェハ
２０２  ハードマスク層
２０４  平坦化層
２０６  第２のフォトレジスト層
２１４  導電層
３００  デバイス
３０２  第１のＭＯＬインターコネクト層
３０４  第２のＭＯＬインターコネクト層
３０６  第１の導電性材料
３０８  誘電体層
３１０  第２の導電性材料
３２０  第１のビア
３３０  第２のビア
３４０  第１の導電性インターコネクト層
３４０−１  第１の導電性インターコネクト層
３４０−２  第１の導電性インターコネクト層
５００  ワイヤレス通信システム
５２０  遠隔ユニット
５２５Ａ  ＩＣデバイス
５２５Ｂ  ＩＣデバイス
５２５Ｃ  ＩＣデバイス
５３０  遠隔ユニット
５４０  基地局
５５０  遠隔ユニット
５８０  順方向リンク信号
５９０  逆方向リンク信号
６００  設計用ワークステーション
６０１  ハードディスク
６０２  ディスプレイ
６０３  ドライブ装置
６０４  記憶媒体
６１０  回路
６１２  半導体構成要素
【図１Ａ】
2017516305.tif 000003
【図１Ｂ】
2017516305.tif 000004
【図１Ｃ】
2017516305.tif 000005
【図１Ｄ】
2017516305.tif 000006
【図１Ｅ】
2017516305.tif 000007
【図２Ａ】
2017516305.tif 000008
【図２Ｂ】
2017516305.tif 000009
【図２Ｃ】
2017516305.tif 000010
【図２Ｄ】
2017516305.tif 000011
【図２Ｅ】
2017516305.tif 000012
【図２Ｆ】
2017516305.tif 000013
【図２Ｇ】
2017516305.tif 000014
【図２Ｈ】
2017516305.tif 000015
【図２Ｉ】
2017516305.tif 000016
【図２Ｊ】
2017516305.tif 000017
【図２Ｋ】
2017516305.tif 000018
【図３】
2017516305.tif 000019
【図４】
2017516305.tif 000020
【図５】
2017516305.tif 000021
【図６】
2017516305.tif 000022
【手続補正書】
【提出日】平成28年11月10日(2016.11.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
シングルダマシンプロセスで製造された、第１の導電性インターコネクト層の第１の部分と、第１のレベルにある少なくとも第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の第１の導電性材料の第１のビアであって、前記第１の導電性インターコネクト層の前記第１の部分は第２の導電性材料のものであり、前記第１のビアは誘電体層内に配置される、第１のビアと、
前記第１の導電性インターコネクト層の第２の部分と、第２のレベルにある少なくとも第２のＭＯＬインターコネクト層との間の前記第２の導電性材料の第２のビアであって、前記第２のビアおよび前記第１の導電性インターコネクト層はデュアルダマシンプロセスで製造され、前記第１の導電性インターコネクト層の前記第２の部分は前記第２の導電性材料のものであり、前記第２のビアは前記誘電体層内に配置され、前記第１の導電性材料は前記第２の導電性材料とは異なる、第２のビアと、
前記第１のＭＯＬインターコネクト層または前記第２のＭＯＬインターコネクト層のうちの１つに結合される回路であって、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層は前記回路と前記第１の導電性インターコネクト層との間に配置される、回路とを備える、半導体デバイス。
【請求項２】
前記第１のビアの長さは、前記第２のビアの長さとは異なる、請求項１に記載の半導体デバイス。
【請求項３】
前記第１のビアの抵抗は、前記第２のビアの抵抗とは異なる、請求項１に記載の半導体デバイス。
【請求項４】
前記第１の導電性材料はタングステンであり、前記第２の導電性材料は銅である、請求項１に記載の半導体デバイス。
【請求項５】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のビアのアスペクト比に少なくとも部分的に基づいて選択される、請求項１に記載の半導体デバイス。
【請求項６】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される前記回路に少なくとも部分的に基づいて選択される、請求項１に記載の半導体デバイス。
【請求項７】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１に記載の半導体デバイス。
【請求項８】
ミドルオブライン（ＭＯＬ）半導体デバイスを製造する方法であって、
シングルダマシンプロセスにおいて、誘電体層内に第１の導電性材料の第１のビアを製造するステップであって、前記第１のビアは第１のレベルにある第１のＭＯＬインターコネクト層に結合される、製造するステップと、
デュアルダマシンプロセスで第２の導電性材料の第２のビアおよび第１の導電性インターコネクト層を製造するステップであって、前記第２のビアは前記誘電体層内に製造され、前記第１の導電性インターコネクト層の第１の部分が前記第１のビアに結合され、前記第１の導電性材料は前記第２の導電性材料とは異なり、前記第２のビアは、前記第１の導電性インターコネクト層の第２の部分と、第２のレベルにある第２のＭＯＬインターコネクトとに結合され、前記第１のＭＯＬインターコネクト層または前記第２のＭＯＬインターコネクト層のうちの１つに回路が結合され、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層は、前記回路と前記第１の導電性インターコネクト層との間に配置される、製造するステップとを含む、方法。
【請求項９】
前記第２のビアのアスペクト比に少なくとも部分的に基づいて、前記第２の導電性材料を選択するステップをさらに含む、請求項８に記載の方法。
【請求項１０】
前記第１の導電性インターコネクト層と前記第２のＭＯＬインターコネクト層との間の所望の抵抗に少なくとも部分的に基づいて前記第２の導電性材料を選択するステップをさらに含む、請求項８に記載の方法。
【請求項１１】
前記第１のビアの長さは、前記第２のビアの長さとは異なる、請求項８に記載の方法。
【請求項１２】
前記第１のビアの抵抗は、前記第２のビアの抵抗とは異なる、請求項８に記載の方法。
【請求項１３】
前記第１の導電性材料はタングステンであり、前記第２の導電性材料は銅である、請求項８に記載の方法。
【請求項１４】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のビアのアスペクト比に少なくとも部分的に基づいて選択される、請求項８に記載の方法。
【請求項１５】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される前記回路に少なくとも部分的に基づいて選択される、請求項８に記載の方法。
【請求項１６】
ミドルオブライン（ＭＯＬ）半導体デバイスを製造する方法であって、
シングルダマシンプロセスにおいて、誘電体層内に第１の導電性材料の第１のビアを製造するためのステップであって、前記第１のビアは第１のレベルにある第１のＭＯＬインターコネクト層に結合される、製造するステップと、
デュアルダマシンプロセスで第２の導電性材料の第２のビアおよび第１の導電性インターコネクト層を製造するステップであって、前記第２のビアは前記誘電体層内に製造され、前記第１の導電性インターコネクト層の第１の部分が前記第１のビアに結合され、前記第１の導電性材料は前記第２の導電性材料とは異なり、前記第２のビアは、前記第１の導電性インターコネクト層の第２の部分と、第２のレベルにある第２のＭＯＬインターコネクトとに結合され、前記第１のＭＯＬインターコネクト層または前記第２のＭＯＬインターコネクト層のうちの１つに回路が結合され、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層は、前記回路と前記第１の導電性インターコネクト層との間に配置される、製造するステップとを含む、方法。
【請求項１７】
前記第２のビアのアスペクト比に少なくとも部分的に基づいて、前記第２の導電性材料を選択するステップをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記第１の導電性インターコネクト層と前記第２のＭＯＬインターコネクト層との間の所望の抵抗に少なくとも部分的に基づいて前記第２の導電性材料を選択するステップをさらに含む、請求項１６に記載の方法。
【請求項１９】
前記第１のビアの長さは、前記第２のビアの長さとは異なる、請求項１６に記載の方法。
【請求項２０】
前記第１のビアの抵抗は、前記第２のビアの抵抗とは異なる、請求項１６に記載の方法。
【請求項２１】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のビアのアスペクト比に少なくとも部分的に基づいて選択される、請求項１６に記載の方法。
【請求項２２】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される前記回路に少なくとも部分的に基づいて選択される、請求項１６に記載の方法。
【請求項２３】
前記ＭＯＬインターコネクトは、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項１６に記載の方法。
【請求項２４】
半導体デバイスであって、
第１の導電性インターコネクト層の第１の部分と、第１のレベルにある少なくとも第１のミドルオブライン（ＭＯＬ）インターコネクト層との間の電流を伝導させるための手段であって、シングルダマシンプロセスにおいて第１の導電性材料で製造され、前記第１の導電性インターコネクト層の前記第１の部分は第２の導電性材料のものであり、前記電流伝導手段は誘電体層内に配置される、電流を伝導させるための手段と、
前記第１の導電性インターコネクト層の第２の部分と、第２のレベルにある少なくとも第２のＭＯＬインターコネクト層との間の電流を伝導させるための手段であって、前記電流伝導手段と、前記第１の導電性インターコネクト層の前記第２の部分とはデュアルダマシンプロセスにおいて前記第２の導電性材料で製造され、前記電流伝導手段は、前記誘電体層内に配置され、前記第１の導電性材料は前記第２の導電性材料とは異なり、前記第１のＭＯＬインターコネクト層または前記第２のＭＯＬインターコネクト層のうちの１つに回路が結合され、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層は、前記回路と前記第１の導電性インターコネクト層との間に配置される、電流を伝導させるための手段とを備える、半導体デバイス。
【請求項２５】
前記第１の手段の長さは、前記第２の手段の長さとは異なる、請求項２４に記載の半導体デバイス。
【請求項２６】
前記第１の手段の抵抗は、前記第２の手段の抵抗とは異なる、請求項２４に記載の半導体デバイス。
【請求項２７】
前記第１の導電性材料はタングステンであり、前記第２の導電性材料は銅である、請求項２４に記載の半導体デバイス。
【請求項２８】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１の手段のアスペクト比に少なくとも部分的に基づいて選択される、請求項２４に記載の半導体デバイス。
【請求項２９】
前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つは、前記第１のＭＯＬインターコネクト層および前記第２のＭＯＬインターコネクト層のうちの１つに結合される前記回路に少なくとも部分的に基づいて選択される、請求項２４に記載の半導体デバイス。
【請求項３０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または定置データユニットに組み込まれる、請求項２４に記載の半導体デバイス。
【国際調査報告】
2017516305.tif 000023
2017516305.tif 000024