(57)【要約】  バックドリルされためっきスルーホール（ＰＴＨ）ビア（３０４、３１６、３３０）上の信号パッド（３１０、３２２、３２６）に機械的補強を提供するための非機能性パッドを含むバックドリル信頼性アンカー（３１４、３２６、３２８、３４０）を有するプリント回路基板（ＰＣＢ）（３００）、ならびに関連方法および機械可読記憶媒体が開示される。
2017535959.tif 000002
【特許請求の範囲】
【請求項１】
多層プリント回路基板（ＰＣＢ）であって、
めっきスルーホール（ＰＴＨ）ビアと、
前記ＰＴＨビアに電気的に接続された第１の内層上の信号パッドと、
前記ＰＴＨビアに電気的に接続された第２の内層上のアンカーパッドとを含み、前記アンカーパッドは前記第２の内層上の信号トレースに接続されておらず、
前記第２の内層が前記第１の内層に近接し、
前記ＰＴＨビアが、前記第１の層および前記第２の層の下の前記ＰＴＨビアの一部分をバックドリルすることを可能にするように構成される、
多層ＰＣＢ。
【請求項２】
前記第２の内層が前記第１の内層の３つの層内にある、請求項１に記載のＰＣＢ。
【請求項３】
前記第２の内層が前記第１の内層に隣接する、請求項２に記載のＰＣＢ。
【請求項４】
前記第２の内層が前記第１の内層の上にある、請求項２および３に記載のＰＣＢ。
【請求項５】
前記第２の内層が前記第１の内層の下にある、請求項２および３のいずれか一項に記載のＰＣＢ。
【請求項６】
複数の前記アンカーパッドを含む、請求項１から５のいずれか一項に記載のＰＣＢ。
【請求項７】
前記ＰＴＨビアが前記第１の層および前記第２の層の下のバックドリルされた部分を含む、請求項１から６のいずれか一項に記載のＰＣＢ。
【請求項８】
バックドリルされたビアを補強するための、多層プリント回路基板（ＰＣＢ）をレイアウトする方法であって、
複数の信号層をレイアウトすることと、
めっきスルーホール（ＰＴＨ）ビアをレイアウトすることと、
信号パッドを前記ＰＴＨビアに電気的に接続された第１の内層上にレイアウトすることと、
アンカーパッドを前記ＰＴＨビアに電気的に接続された第２の内層上にレイアウトすることであって、前記アンカーパッドは前記第２の内層上の信号トレースに接続されておらず、前記第２の内層が前記第１の内層に近接する、レイアウトすることと、
前記ＰＴＨビアのバックドリルされる部分を前記第１の層および前記第２の層の下にレイアウトすることと
を含む方法。
【請求項９】
前記第２の内層が前記第１の内層の３つの層内にある、請求項８に記載の方法。
【請求項１０】
前記第２の内層が前記第１の内層に隣接する、請求項８および９のいずれか一項に記載の方法。
【請求項１１】
前記第２の内層が前記第１の内層の上にある、請求項１０に記載の方法。
【請求項１２】
前記第２の内層が前記第１の内層の下にある、請求項１０に記載の方法。
【請求項１３】
複数の前記アンカーパッドをレイアウトすることを含む、請求項８から１２のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、米国特許法１１９条の下で、２０１４年１１月１１日に出願された「Ｂａｃｋｄｒｉｌｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ａｎｃｈｏｒｓ」と題する米国特許仮出願第６２／０７８，１５０号の優先権を主張するものであり、引用によりその内容が本明細書に組み込まれている。
【０００２】
本出願はまた、米国特許法１１９条の下で、２０１４年１１月１４日に出願された「Ｂａｃｋｄｒｉｌｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ａｎｃｈｏｒｓ」と題する米国特許仮出願第６２／０７９，９４７号の優先権を主張するものであり、引用によりその内容が本明細書に組み込まれている。
【０００３】
本発明は、プリント回路基板設計および製造を対象とする。
【背景技術】
【０００４】
多層プリント回路基板（ＰＣＢ）およびバックプレーンは、典型的には、異なる層上の信号トレースを相互接続するためにめっきスルーホール（ＰＴＨ）ビアを使用する。ＰＴＨビアが信号トレースを超えて非接続で延在するビアスタブは、高周波数でインピーダンス不整合を招き得る。これらのビアスタブのバックドリルは、高速デジタル信号の歪みを緩和するために、業界ではますます一般化している。より厚みのある多層ＰＣＢのバックドリルは、信頼性または製造歩留まりの問題を招くように思われる。したがって、バックドリルされた多層ＰＣＢの信頼性を改善することが非常に望ましい。
【発明の概要】
【課題を解決するための手段】
【０００５】
様々な例示的実施形態の概要を提示する。以下の概要においていくつかの簡略化および省略がなされることがあり、それは、本発明の範囲を制限するものではなく、様々な例示的実施形態のいくつかの態様を強調または紹介すること目的としている。当業者が発明概念を作製および使用することを可能にするのに適切な好ましい例示的実施形態の詳細説明が、後のセクションに続く。
【０００６】
様々な例示的実施形態は、多層プリント回路基板（ＰＣＢ）に関する。多層ＰＣＢは、めっきスルーホール（ＰＴＨ）ビアと、ＰＴＨビアに電気的に接続された第１の内層上の信号パッドと、ＰＴＨビアに電気的に接続された第２の内層上のアンカーパッドとを含み、アンカーパッドは第２の内層上の信号トレースに接続されておらず、第２の内層が第１の内層に近接し、前記ＰＴＨビアが、前記第１の層および前記第２の層の下の前記ＰＴＨビアの一部分をバックドリルすることを可能にするように構成される。
【０００７】
様々な代替実施形態において、第２の内層は第１の内層の３つの層内にある。
【０００８】
様々な代替実施形態において、第２の内層は第１の内層に隣接する。
【０００９】
様々な代替実施形態において、第２の内層は第１の内層の上にある。
【００１０】
様々な代替実施形態において、第２の内層は第１の内層の下にある。
【００１１】
様々な代替実施形態は複数のアンカーパッドを含む。
【００１２】
様々な代替実施形態において、ＰＴＨビアは第１の層および第２の層の下のバックドリルされた部分を含む。
【００１３】
他の実施形態は、バックドリルされたビアを補強するための、多層プリント回路基板（ＰＣＢ）をレイアウトする方法を提供する。本方法は、複数の信号層をレイアウトすることと、めっきスルーホール（ＰＴＨ）ビアをレイアウトすることと、信号パッドをＰＴＨビアに電気的に接続された第１の内層上にレイアウトすることと、アンカーパッドをＰＴＨビアに電気的に接続された第２の内層上にレイアウトすることであって、アンカーパッドが第２の内層上の信号トレースに接続されておらず、第２の内層が第１の内層に近接する、レイアウトすることと、ＰＴＨビアのバックドリルされる部分を第１の層および第２の層の下にレイアウトすることとを含む。
【００１４】
他の実施形態は、多層ＰＣＢをレイアウトするためのプリント回路基板（ＰＣＢ）レイアウトツールで実行するための命令が符号化された有形かつ非一時的な機械可読記憶媒体を提供する。本ツールはプロセッサおよびメモリを含み、機械可読記憶媒体は、複数の信号層をレイアウトするための命令と、めっきスルーホール（ＰＴＨ）ビアをレイアウトするための命令と、信号パッドをＰＴＨビアに電気的に接続された第１の内層上にレイアウトするための命令と、アンカーパッドをＰＴＨビアに電気的に接続された第２の内層上にレイアウトするための命令であって、アンカーパッドが第２の内層上の信号トレースに接続されておらず、第２の内層が第１の内層に近接する、命令と、ＰＴＨビアのバックドリルされる部分を第１の層および第２の層の下にレイアウトするための命令とを含む。
【００１５】
本発明の実施形態に従う装置および／または方法のいくつかの実施形態が、例としてのみ、および添付の図面を参照して、これより記載される。
【図面の簡単な説明】
【００１６】
【図１】先行技術のバックドリルされたビアの断面図である。
【図２】多層プリント回路基板内の先行技術のバックドリルされたビアの斜視図である。
【図３】バックドリルされたビアアンカーパッドの実施形態の斜視図である。
【図４】実施形態に好適なプロセッサアセンブリの高レベルブロック図である。
【発明を実施するための形態】
【００１７】
図中、同様の機能は同様の参照文字で示す。
【００１８】
ＰＣＢ上へのコンポーネントのリフローはんだ付けは、ＰＣＢの厚さにわたって（ｚ軸に沿って）ＰＣＢ基板の熱膨張を引き起こし得る。ＰＣＢが厚いほど膨張も大きくなる。ＰＣＢの厚さを通るＰＴＨビアは、応力を制御するように機械的支持を提供するように思われる。
【００１９】
ＰＴＨビアがバックドリルされるとき、機械的支持が低減され、アセンブリリフロー中の誘電性ｚ軸膨張によって発生するせん断応力の結果としての内部トレース分離に関係した故障が観察されている。即ち、バックドリルされたビアのバレルからの信号線の分離である。この問題は、例えば鉛フリーはんだをのせるためにリフロー温度を上昇させると悪化し得、また、より多くの信号層を収容するために増大されたＰＣＢ厚により悪化し得る。複雑なＰＣＢ内では４０もの信号層を有することは珍しいことではない。
【００２０】
この問題は、バックドリルにより標的とされる信号層の真上に犠牲的／非機能性のアンカーパッドを追加することにより緩和することができる。これらのパッドは、通常は信号パッドによってのみ負担される膨張応力を共に担い、それによりせん断応力が内部信号パッドとＰＴＨビアバレルとの間の接続のせん断強度を超える可能性を大きく減少させる。この技術は、標的層の上の１つの追加パッドを最小限含み得るが、より小さい厚さの複数のパッドを含むことや、より大きい厚さの層を標的とすることもある。
【００２１】
これら追加の（電気的に）非機能性のアンカーパッドの、臨界的高速回路への影響は、それらの存在の影響を最小限にするために回路トレースレイアウトの設計の適切な調節によって最小限にすることができる。例えば、追加のアンカーパッドの反射損失に対する影響は、隣接する平面層内のより大きなアンチパッド（隣接する平面層上のこれらのアンカーパッドの周囲隙間）で最小限にすることができる。当業者によって認識されるように、設計ルールはこれを利用し得ることが企図される。
【００２２】
図１は、上表面１０４と、上表面１０４上の信号パッド１０６と、導電性バレル１１０、および信号パッド１１２に近接して終端するビア表面端１１６をもたらすバックドリルされた部分１１４を有するめっきスルーホールビア１０８とを有する多層ＰＣＢ１０２の一部分の断面図１００を示す。導電性バレル１１０がめっきスルービア１０８によって形成されてめっきスルーホール（ＰＴＨ）ビアが作成されるとき、信号パッド１１２と電気的および機械的に接続される。コンポーネントを組み立ててＰＣＢ１０２にするためのリフローはんだプロセス中、Ｚ軸１１８に沿ったＰＣＢ１０２の基板の熱膨張が、接合部１２０でのせん断応力に起因して信号パッド１１２を導電性バレル１１０から分離させ得る。
【００２３】
図２は、複数層２０２を有するＰＣＢ２００の斜視図を示す。ＰＴＨビア２０４は、ＰＣＢ２００の上表面上の信号パッド２０８をＰＣＢ２００の内層に位置する信号パッド２１０に接続するビアバレル２０６を示す。残りのビアスタブ２１２は、信号パッド２０８と信号パッド２１０との間に信号電流を流さず、高周波数信号の歪みを引き起こし得る。これは、示されるように、ビアスタブがバックドリル２２２されるＰＴＨビア２１４により緩和することができる。このシナリオでは、先に記載したように信頼性の問題を招き得る。
【００２４】
図３は、バックドリル信頼性アンカーパッドの様々な実施形態を有する多層ＰＣＢ３００を示す。ＰＴＨビア３０４は、ＰＴＨビア２１４と同じように、信号パッド３０８を信号パッド３１０に接続する導電性バレル３０６を含み、バックドリルされた部分３１２を有するが、信号パッド３１０の内層に隣接しかつそれの上にある内層に位置する信頼性アンカーパッド３１４の追加を伴う。
【００２５】
例えば、信号パッド３１０は２６層ＰＣＢの層２１にあり得る。ビア３０４は、ＰＣＢ３００の上層の信号パッド３０８を内層２１の信号パッド３１０に接続する。普通なら高周波数信号に影響を与えることになるビアスタブを除去するために、ビア３０４の導電性バレル３０６を層２３までバックドリルして、バックドリルされた部分３１２を作成する必要がある。アンカーパッド３１４は層２０に位置する（電気的に）非機能性のパッドである。アンカーパッド３１４は、例えば、ビアバレル３０６より＋０．０１０インチ大きい典型的な信号パッドであるが、その層上の信号トレースに接続されていない。
【００２６】
ＰＴＨビア３１６は、信号パッド３２２の内層の上の内層に位置する信頼性アンカーパッド３２６および３２８を有する実施形態を示す。
【００２７】
ＰＴＨビア３３０は、信号パッド３３６の内層に隣接しかつその下にある内層に位置する信頼性アンカーパッド３４０を有する実施形態を示す。
【００２８】
信頼性アンカーパッドの原理は、熱膨張に起因する機械的応力の負荷を共に担うために、導電性バレルと信号パッドとの間の接続に追加の機械的支持を提供することである。１つ以上のアンカーパッドを下方の信号パッドの上および／または下で使用することができる。これらのアンカーパッドは、回路の観点からは電気的に非機能性であり、機械的支持を提供することを目的とする。
【００２９】
アンカーパッドが追加される層は、より大きい銅重量（厚さ）を有する層に選択的に偏ってもよい。故に、層ｎ＋３上にアンカーパッドを追加することは、層ｎ＋３の公称銅厚が層ｎ＋１のそれよりも大きい場合、ｎ＋１上にアンカーパッドを追加することよりも好まれ得ることが企図される。大半のＰＣＢスタックアップは、０．５ｏｚ（０．０００６インチ）、１．０ｏｚ（０．００１２インチ）、および２ｏｚ（０．００２５インチ）の層からなるため、これらの厚さの選択肢は大半の設計中にすでに存在する。設計ルールはこれを利用し得ることが企図される。
【００３０】
実施形態は、記載されるようにアンカーパッドを使用してＰＣＢをレイアウトするためのレイアウトファイルを含む。そのようなレイアウトファイルは、当業者にはよく知られているように、ＰＣＢレイアウトツールで実行するために機械可読記憶媒体に記憶することができる。
【００３１】
図４は、本明細書に記載される機能の実施での使用に好適なプロセッサアセンブリの上位レベルブロック図を描写する。
【００３２】
図４に描写されるように、プロセッサアセンブリ４００は、プロセッサ要素４０２（例えば、中央処理装置（ＣＰＵ）および／または他の好適なプロセッサ）、メモリ４０４（例えば、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）など）、共同モジュール／プロセス４０８、ならびに様々な入力／出力デバイス４０６（例えば、ユーザ入力デバイス（キーボード、キーパッド、マウスなど）、ユーザ出力デバイス（ディスプレイ、スピーカなど）、入力ポート、出力ポート、受信機、送信機、および記憶デバイス（例えば、テープドライブ、フロッピドライブ、ハードディスクドライブ、コンパクトディスクドライブなど））を含む。
【００３３】
本明細書に描写および記載される機能は、例えば１つ以上の特定用途向け集積回路（ＡＳＩＣ）を使用したハードウェア、および／または任意の他のハードウェア均等物に実装されてもよいことを理解されたい。代替的に、一実施形態によれば、共同プロセス４０８をメモリ４０４にロードし、ネットワーク機器プロセッサ４０２によって実行して本明細書に説明されるような機能を実装することができる。また、共同プロセス４０８（関連データ構造を含む）は、有形の非一時的コンピュータ可読記憶媒体、例えば、磁気または光学ドライブまたはディスケット、半導体メモリなどに記憶することができる。
【００３４】
本明細書に方法として説明されるステップのいくつかは、ハードウェア内に、例えば、様々な方法ステップを実施するためのネットワーク機器プロセッサと共同する回路設計として、実装され得ることが企図される。本明細書に記載される機能／要素の部分は、コンピュータプログラム製品として実装されてもよく、ここでコンピュータ命令は、ネットワーク機器プロセッサにより処理されるとき、本明細書に記載される方法および／または技術が呼び出されるか、または別途提供されるようにネットワーク機器プロセッサの動作を適合する。発明の方法を呼び出す命令は、固定または取り外し可能媒体に格納されてもよく、および／または、命令に従って動作するコンピューティングデバイス内のメモリ内に記憶されてもよい。
【００３５】
「プロセッサ」と名付けられたいかなる機能ブロックも含め、図に示される様々な要素の機能は、専用ハードウェアならびに適切なソフトウェアと連携してソフトウェアを実行することができるハードウェアの使用により提供されてもよい。プロセッサにより提供されるとき、本機能は、単一の専用プロセッサによって、単一の共有プロセッサによって、または複数の個別プロセッサ（そのうちのいくつかは共有されてもよい）によって提供されてもよい。さらには、用語「プロセッサ」または「制御装置」の明示的な使用は、ソフトウェアを実行することができるハードウェアを排他的に指すと解釈されるべきではなく、限定するものではないが、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワークプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを記憶するための読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、および不揮発性記憶装置を暗に含み得る。従来型および／またはカスタムの他のハードウェアも含まれ得る。
【００３６】
本明細書内のいかなるブロック図も本発明の原理を具現化する例示の回路設計の概念図を表すということが、当業者により理解されるものとする。同様に、いかなるフローチャート、フロー図、状態遷移図、疑似コードなども、コンピュータ可読媒体で実質的に表され、そのためコンピュータまたはプロセッサによって実行され得る（そのようなコンピュータまたはプロセッサが明白に示されるかどうかに関わりなく）様々なプロセスを表すことが理解されよう。
【００３７】
また、本明細書に明記される例示的方法のステップは、必ずしも記載される順番で実施される必要がないことを理解されたく、そのような方法のステップの順番は単に例示的にすぎないことを理解されたい。同様に、追加ステップがそのような方法に含まれてもよく、本発明の様々な実施形態と一致する方法において、特定のステップが省略または組み合わされてもよい。
【００３８】
以下の方法に係る特許請求の範囲における要素は、対応するラベル付けと共に特定の順序で列挙されることがあるとしても、特許請求の範囲の列挙がそれらの要素のいくつかまたはすべてを実装するための特定の順序を別途暗示しない限りは、それらの要素は必ずしもその特定の順序で実装されるように制限されることが意図されるわけではない。
【００３９】
本明細書内での「一実施形態」または「ある実施形態」への言及は、その実施形態に関して記載される特定の機能、構造、または特徴が本発明の少なくとも１つの実施形態に含まれ得ることを意味する。本明細書内の様々な箇所における「一実施形態において」という表現の登場は、必ずしもすべてが同じ実施形態を指すわけでもなく、必ずしも他の実施形態を互いに除く別個または代替の実施形態でもない。同じことが用語「実装」にも当てはまる。
【００４０】
説明および図面は単に本発明の原理を示すだけである。したがって、当業者は、本明細書に明白に記載または示されないとしても、本発明の原理を具現化しかつその趣旨および範囲内に含まれる様々な構成を工夫することができるということが理解されるものとする。さらに、本明細書に列挙されるすべての例は、主に、当該技術を促進することに対して発明者が貢献した本発明の原理および概念を読者が理解することを助ける教育的目的のみのためであることが明確に意図され、そのような具体的に列挙された例および条件に限定されないと解釈される。さらには、本発明の原理、態様、および実施形態を列挙する本明細書内のすべての記述、ならびにそれらの特定の例は、それらの均等物を包含することが意図される。
【００４１】
本明細書内のいかなるブロック図も本発明の原理を具現化する例示の回路設計の概念図を表すということが、当業者により理解されるものとする。多数の修正、変形、および適合が、特許請求の範囲に定義される本発明の範囲から逸脱することなく、上記の本発明の実施形態になされてもよい。
【図１】
2017535959.tif 000003
【図２】
2017535959.tif 000004
【図３】
2017535959.tif 000005
【図４】
2017535959.tif 000006
【国際調査報告】
2017535959.tif 000007
2017535959.tif 000008