(57)【要約】  複数のサブピクセルを有する高精細発光ディスプレイパネルで使用される画素構造は、ガラス基板と、ガラス基板上に配置され、容量素子を含むバックプレーンであり、容量素子が、光の５０パーセント以上に当該容量素子を透過させるのに十分な高さの光透過率を持つ、バックプレーンと、バックプレーン上に配置されたフロントプレーンであり、ガラス基板及びバックプレーンの方に光を放射するように配置された発光素子を含むフロントプレーンと、フロントプレーン及びバックプレーン間の電気接続を提供する電気接続部であり、サブピクセルの各々に３つ以下の電気接続部が設けられる、電気接続部と、バックプレーン上に設けられて、発光素子への電気配給を制御するスイッチング素子とを有し、そこから光がガラス基板中に伝えられる開口率が２０パーセント以上である。
2017515276.tif 000002
【特許請求の範囲】
【請求項１】
複数のサブピクセルを有する高精細発光ディスプレイパネルで使用される画素構造であって、
ガラス基板と、
前記ガラス基板上に配置され、容量素子を含むバックプレーンであり、前記容量素子は、光の５０パーセント以上に当該容量素子を透過させるのに十分な高さの光透過率を持つ、バックプレーンと、
前記バックプレーン上に配置されたフロントプレーンであり、前記ガラス基板及び前記バックプレーンの方に光を放射するように配置された発光素子を含むフロントプレーンと、
前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する電気接続部であり、前記サブピクセルの各々に３つ以下の電気接続部が設けられる、電気接続部と、
前記バックプレーン上に設けられて、前記発光素子への電気配給を制御するスイッチング素子と
を有し、
そこから光が前記ガラス基板中に伝えられる開口率が２０パーセント以上である、
高精細発光ディスプレイパネルで使用される画素構造。
【請求項２】
前記容量素子は導電層を持ち、
前記バックプレーンは少なくとも１つの配線を含み、
前記導電層は、実質的に多角形であり、その辺が、前記配線のうちの少なくとも１つと電気的に接触し又は一体である、
請求項１に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項３】
前記容量素子は絶縁層を持ち、
前記バックプレーン内の内部配線を含む少なくとも１つの配線が、光を透過させる前記容量素子の前記絶縁層よりも上の層内に位置する、
請求項１又は２に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項４】
前記容量素子は導電層を持ち、
前記バックプレーン内の内部配線を含む少なくとも１つの配線が、前記容量素子の前記導電層と一体である、
請求項１乃至３の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項５】
前記スイッチング素子は、シリコン、金属酸化物、又は有機物の活性層を持つ薄膜トランジスタである、請求項１乃至４の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項６】
前記バックプレーンは、画素内で延在する直線配線パターンを含み、
前記スイッチング素子は前記薄膜トランジスタであり、
前記直線配線パターンの端部が、前記薄膜トランジスタのソース・ドレイン電極端子として適用される、
請求項５に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項７】
製造プロセスで使用されるフォトマスク及び金属マスクの総数が１５以下である、請求項１乃至６の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項８】
前記サブピクセルの各々に４つ以下の薄膜トランジスタが設けられる、請求項５又は６に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項９】
前記サブピクセルの各々に、前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する電気接続部が２つ設けられる、請求項１乃至８の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１０】
前記サブピクセルの各々に、前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する電気接続部が１つ設けられる、請求項１乃至８の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１１】
前記容量素子は、可視光領域内で、光の５０パーセント以上に当該容量素子を透過させる、請求項１乃至１０の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１２】
前記容量素子は前記バックプレーン内に配置されている、請求項１乃至１１の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１３】
前記容量素子は、前記ガラス基板と接触するように配置されている、請求項１２に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１４】
前記容量素子によって占有される領域のうちの５０パーセント以上が、前記ガラス基板の外から見るときに、前記発光素子と重なり合うように配置されている、請求項１乃至１３の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１５】
絶縁性の平坦化層が前記バックプレーン上に配設されている、請求項１乃至１４の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１６】
前記平坦化層の前記フロントプレーン側の部分が、１０ｎｍ以下のＲａの表面平坦性を有する、請求項１５に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１７】
前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する前記電気接続部のうちの少なくとも１つが、前記バックプレーンに含まれる前記スイッチング素子の１つの電極と、前記フロントプレーンに含まれる前記発光素子の正孔注入側電極とを接続するように配置されている、請求項１乃至１６の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１８】
前記フロントプレーンに含まれる前記発光素子の電子注入側電極が、配線を備えるが、サブピクセル内に、前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する前記電気接続部を含まない、請求項１乃至１７の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１９】
前記フロントプレーン及び前記バックプレーンがそれぞれ少なくとも１つの接地ラインを含む、請求項１乃至１８の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２０】
前記サブピクセルの各々が、少なくとも２つのスイッチング素子と、少なくとも１つの容量素子と、少なくとも１つの発光素子とを含む、請求項１乃至１９の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２１】
前記サブピクセルの各々が、前記発光素子の１つの電極の電圧の測定用の配線を含む、請求項１乃至２０の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２２】
前記サブピクセルの各々が、前記容量素子の１つの電極の電圧の調節用の配線を含む、請求項１乃至２１の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２３】
前記サブピクセル、前記スイッチング素子、及び前記容量素子のうちの１つ内の配線が、３ミクロン以下の最小微細加工ライン幅を有する、請求項１乃至２２の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２４】
請求項１乃至２３の何れか一項に記載の画素構造を持つ高精細発光ディスプレイパネルを含んだ有機エレクトロルミネセンス表示ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高精細発光ディスプレイパネルでの使用のための画素構造、及びその画素構造を用いる有機エレクトロルミネセンスディスプレイに関する。
【背景技術】
【０００２】
例えば、有機エレクトロルミネセンス素子又は有機発光ダイオード（ＯＬＥＤ）、すなわち、有機エレクトロルミネセンス（ＥＬ）デバイスなど、直流電流レベルに対応する光度で光を放つ二端子表示装置を用いるディスプレイパネルが、近年、開発されている。
【０００３】
高輝度で高コントラストの画像表示の実装は、例えば薄膜トランジスタ（ＴＦＴ）といったスイッチング素子を用いるアクティブ駆動を必要とする。典型的に、ＯＬＥＤは、薄い有機材料の積層構造を持ち且つ当該ＯＬＥＤを流れ抜ける電流のレベルに従って発光強度を変化させる発光デバイスである。画像を表示する表示ユニットは、マトリクスに配置された各ピクセル（画素）又はサブピクセルの上に設けられたＯＬＥＤを通る電流を、ＴＦＴを用いることによって渡し、それにより、それが光を放つことを可能にするように構成されることができる。
【０００４】
図１は、ＯＬＥＤを採用する表示ユニットの基本構成を示している（非特許文献１参照）。ＯＬＥＤ表示ユニットは、ＴＦＴ（又はその他のスイッチング素子）２０、容量素子（キャパシタ）３０、及びガラス基板１０上に配置された配線４０を持つバックプレーン１００と、その上にＯＬＥＤ１２０が配置されたフロントプレーン１５０とで構成される。ＯＬＥＤ表示ユニットは、ＯＬＥＤ１２０によって光が放射される方向に従って２つのタイプに分類され、一方は、ＯＬＥＤによって放射された光が主としてバックプレーン１００を通るボトムエミッション型（図１（ａ）参照）であり、他方は、ＯＬＥＤによって放射された光が主として、バックプレーン１００を通るのではなく、フロントプレーン１５０を通るトップエミッション型（図１（ｂ）参照）である。
【０００５】
ボトムエミッション型では、正孔を注入するために、インジウム錫酸化物（ＩＴＯ）透明導電膜６０が、ガラス基板１０上に設けられて、バックプレーン１００上に形成される。このタイプは、低温でのプロセスであり且つＯＬＥＤ１２０形成後に酸素が使われないプロセスを用いた表示ユニットの製造を可能にし、有機材料にダメージを与えない比較的単純化された製造プロセスを使用するという利点をもたらす。しかしながら、このタイプは、ＴＦＴ２０及び配線４０が上に配設されたバックプレーン１００を光が通り抜ける構造を持ち、開口領域に制約を課してしまう。特に、このタイプは、高精細な表示ユニットにおける極めて小さい開口率という欠点を持つ。
【０００６】
トップエミッション型は、フロントプレーン１５０’（バックプレーン１００’の反対側）を通して光を放射する必要性のために、ＩＴＯ透明導電膜６１を有機材料上に形成しなければならない。ＩＴＯ透明導電膜の形成は、一部の例では加熱プロセスを含んだ、酸素プラズマプロセスを使用し、結果として、ＯＬＥＤ１２０’の有機材料がダメージを受けがちである。さらに、酸素／水成分の吸収材を、光が取り出される側に設けなければならず、製造プロセスを比較的複雑にするという欠点を持つ複雑化された構造をもたらす。しかしながら、このタイプは、ＴＦＴ２０’及び配線４０’が上に配設されたバックプレーン１００’を光が通り抜けないので、光がそれを通して放射される開口領域について、バックプレーン１００’によって生じる制約がより少ない。特に、このタイプは、高精細な表示ユニットにおける比較的大きい開口率という潜在的な利点を持つ。しかしながら、実際には、大きい開口率はこれまで達成されていない。というのは、バックプレーン１００’とフロントプレーン１５０’との間に形成される平坦化層が、配線の端部で機能することにおいて困難さを持つためである。
【０００７】
一方、幾つかの特許文献（特許文献１、２、及び３参照）で提案されているように、ボトムエミッション型で開口率をもっと大きくする試みが為されてきた。これらの文献は、高められた開口率を達成するために、バックプレーン１００上に配設される容量素子３０及び配線４０を透明にすることを提案している。透明な容量素子３０は、そのような高められた開口率を確実にする効果を持つことが見出されている。しかしながら、透明な配線４０は、微細加工に耐えること及び十分な導電性を提供することにおける困難さのために、首尾よく実現されていない。
【０００８】
最近、いっそう高精細な表示ユニットに対する要求が増している。
【０００９】
最近注目を集めているモバイル装置での使用のために設計されるＯＬＥＤ表示ユニットは、３００ｐｐｉ（ピクセル毎インチ）から４００ｐｐｉに至る範囲の高精細を必要としている。４００ｐｐｉの高精細ＯＬＥＤ表示ユニットにおいては、例えば、１画素が６０ミクロン四方というサイズを持っており、大きい開口率、低いコスト、高い信頼性、及び安定した製造プロセスを同時に達成することを非常に困難にしている。現在知られている技術は、トップエミッション型に関して約２０パーセントの開口率を達成するが、低コスト及び信頼性を確保する上で満足いくものではない。
【００１０】
３００ｐｐｉ又はそれ以上の高精細ＯＬＥＤ表示ユニットにおいて、有機材料へのダメージがより少ない比較的単純化された製造プロセスを提供するボトムエミッション型の使用にも拘わらずに、２０パーセント以上の光取り出し開口率を達成するような、高精細なディスプレイパネル画素構造、及びそのような画素構造を用いる有機エレクトロルミネセンスディスプレイを提供することが望まれる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１０−２３２６２８号公報
【特許文献２】特開２００１−７６８８５号公報
【特許文献３】特開２００３−２９７５７３号公報
【非特許文献】
【００１２】
【非特許文献１】時任、安達、及び村田、“有機ＥＬディスプレイ”、オーム社、２００４年、第１２６頁
【発明の概要】
【００１３】
本発明の一態様は、複数のサブピクセルを有する高精細発光ディスプレイパネルで使用される画素構造を提供し、当該画素構造は、ガラス基板と、ガラス基板上に配置され、容量素子を含むバックプレーンであり、容量素子が、光の５０パーセント以上に当該容量素子を透過させるのに十分な高さの光透過率を持つ、バックプレーンと、バックプレーン上に配置されたフロントプレーンであり、ガラス基板及びバックプレーンの方に光を放射するように配置された発光素子を含むフロントプレーンと、フロントプレーン及びバックプレーン間の電気接続を提供する電気接続部であり、サブピクセルの各々に３つ以下の電気接続部が設けられる、電気接続部と、バックプレーン上に設けられて、発光素子への電気配給を制御するスイッチング素子とを有し、そこから光がガラス基板中に伝えられる開口率が２０パーセント以上である。
【００１４】
１つ以上の実施形態において、容量素子は導電層を持ち、バックプレーンは少なくとも１つの配線を含み、上記導電層は、実質的に多角形であり、その辺が、上記配線のうちの少なくとも１つと電気的に接触し又は一体である。
【００１５】
１つ以上の実施形態において、容量素子は絶縁層を持ち、バックプレーン内の内部配線を含む少なくとも１つの配線が、光を透過させる容量素子の上記絶縁層よりも上の層内に位置する。
【００１６】
１つ以上の実施形態において、容量素子は導電層を持ち、バックプレーン内の内部配線を含む少なくとも１つの配線が、容量素子の上記導電層と一体である。
【００１７】
１つ以上の実施形態において、スイッチング素子は、シリコン、金属酸化物、又は有機物の活性層を持つ薄膜トランジスタである。
【００１８】
１つ以上の実施形態において、バックプレーンは、画素内で延在する直線配線パターンを含み、スイッチング素子は薄膜トランジスタであり、直線配線パターンの端部が、薄膜トランジスタのソース・ドレイン電極端子として適用される。
【００１９】
１つ以上の実施形態において、製造プロセスで使用されるフォトマスク及び金属マスクの総数が１５以下である。
【００２０】
１つ以上の実施形態において、サブピクセルの各々に４つ以下の薄膜トランジスタが設けられる。
【００２１】
１つ以上の実施形態において、サブピクセルの各々に、フロントプレーンとバックプレーンとの間の電気接続を提供する電気接続部が２つ設けられる。
【００２２】
１つ以上の実施形態において、サブピクセルの各々に、フロントプレーンとバックプレーンとの間の電気接続を提供する電気接続部が１つ設けられる。
【００２３】
１つ以上の実施形態において、容量素子は、可視光領域内で、光の５０パーセント以上に当該容量素子を透過させる。
【００２４】
１つ以上の実施形態において、容量素子はバックプレーン内に配置される。
【００２５】
１つ以上の実施形態において、容量素子は、ガラス基板と接触するように配置される。
【００２６】
１つ以上の実施形態において、容量素子によって占有される領域のうちの５０パーセント以上が、ガラス基板の外から見るときに、発光素子と重なり合うように配置される。
【００２７】
１つ以上の実施形態において、絶縁性の平坦化層がバックプレーン上に配設される。
【００２８】
１つ以上の実施形態において、平坦化層のフロントプレーン側の部分が、１０ｎｍ以下のＲａの表面平坦性を有する。
【００２９】
１つ以上の実施形態において、フロントプレーンとバックプレーンとの間の電気接続を提供する電気接続部のうちの少なくとも１つが、バックプレーンに含まれるスイッチング素子の１つの電極と、フロントプレーンに含まれる発光素子の正孔注入側電極とを接続するように配置される。
【００３０】
１つ以上の実施形態において、フロントプレーンに含まれる発光素子の電子注入側電極が、配線を備えるが、サブピクセル内に、フロントプレーンとバックプレーンとの間の電気接続を提供する電気接続部を含まない。
【００３１】
１つ以上の実施形態において、フロントプレーン及びバックプレーンがそれぞれ少なくとも１つの接地ラインを含む。
【００３２】
１つ以上の実施形態において、サブピクセルの各々が、少なくとも２つのスイッチング素子と、少なくとも１つの容量素子と、少なくとも１つの発光素子とを含む。
【００３３】
１つ以上の実施形態において、サブピクセルの各々が、発光素子の１つの電極の電圧の測定用の配線を含む。
【００３４】
１つ以上の実施形態において、サブピクセルの各々が、容量素子の１つの電極の電圧の調節用の配線を含む。
【００３５】
１つ以上の実施形態において、サブピクセル、スイッチング素子、及び容量素子のうちの１つ内の配線が、３ミクロン以下の最小微細加工ライン幅を有する。
【００３６】
本発明の他の一態様は、上述の画素構造を持つ高精細発光ディスプレイパネルを含んだ有機エレクトロルミネセンス表示ユニットを提供する。
【図面の簡単な説明】
【００３７】
本発明の例示的で非限定的な実施形態が、添付の図面を参照して後述される。
【図１】非特許文献１に基づくＯＬＥＤを採用した表示ユニットの基本構成を示す図である。
【図２】本発明の第１実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの回路図である。
【図３】本発明の第１実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの正面図である。
【図４】本発明の第１実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの断面図である。
【図５】本発明の第２実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの回路図である。
【図６】本発明の第２実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの正面図である。
【図７】本発明の第２実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの断面図である。
【図８】本発明の第３実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの正面図である。
【図９】本発明の第３実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としてのサブピクセルの断面図である。
【発明を実施するための形態】
【００３８】
［第１実施形態］
図２は、本発明の第１実施形態に従った高精細発光ディスプレイパネル画素構造を示す一例としての役割を果たすサブピクセルの回路図である。第１実施形態では、１つのサブピクセルが、２つのＴＦＴ２１、２２と、２つの容量素子（キャパシタ）３１、３２と、１つのＯＬＥＤ１２１とを有しており、これらが、走査ライン４１、データライン４２、電源ライン４３、補正ライン４４、及び接地ライン４５に接続されている。
【００３９】
図２において、ＴＦＴ２１、２２は共にｎチャネル型の接合電界効果トランジスタである。駆動ＴＦＴ２１のドレインＤ１が電源ライン４３に接続され、そのソースＳ１がＯＬＥＤ１２１のアノードに接続される。ＯＬＥＤ１２１のカソードは接地ライン４５に接続される。駆動ＴＦＴ２１のゲートＧ１は、キャパシタ３１の一方の電極と選択ＴＦＴ２２のドレインＤ２とに接続される。選択ＴＦＴ２２のゲートＧ２は走査ライン４１に接続され、そのソースＳ２はデータライン４２に接続される。キャパシタ３１の他方の電極は、ＯＬＥＤ１２１のアノードとキャパシタ３２の一方の電極とに接続される。キャパシタ３２の他方の電極は補正ライン４４に接続される。
【００４０】
選択ＴＦＴ２２のゲートＧ２に走査ライン４１を通じて電圧が印加されると、選択ＴＦＴ２２がアクティブになって、データライン４２に与えられたデータ信号（電圧）が駆動ＴＦＴ２１のゲートＧ１に印加されることを生じさせる。これは、所定の電流がＯＬＥＤ１２１に流れて、データ信号に対応する光度でＯＬＥＤ１２１に発光させることをもたらす。走査ライン４１上に電圧が存在しなくなると、選択ＴＦＴ２２は非アクティブになるが、駆動ＴＦＴ２１のゲート電圧は、走査電圧が再び与えられるまで、キャパシタ３１、３２によって一定レベルに維持される。
【００４１】
補正ライン４４の電圧は、ＯＬＥＤ１２１の劣化が無視できるほど小さい場合に、通常、グランド電圧とし得る。ＯＬＥＤ１２１の劣化が、所定の信号に従った光度を不十分なものにならしめる場合には、データ電圧保持への移行中に補正電圧を印加することによって、その光度が補正され得る。
【００４２】
以下の表１は、第１実施形態に従った高精細発光ディスプレイパネル画素構造がその条件下で実装されるサブピクセル設計条件を示している。
【００４３】
【表１】
2017515276.tif 000003
この実施形態では、４００ｐｐｉ高精細発光ディスプレイパネルが、ボトムエミッション型として設計されている。１つの画素が、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３つのサブピクセルで構成される。表１に示すように、１つのサブピクセルが６３μｍ×２１μｍのサイズを有している。上述のように、１つサブピクセルが、２つのＴＦＴ２１、２２と、２つの容量素子（キャパシタ）３１、３２と、ＯＬＥＤ１２１とを含む。容量素子３１、３２は、可視域の光のうちの５０パーセント以上に自身を透過させ、すなわち、容量素子３１、３２は、可視光領域内の光のうちの５０パーセント以上を透過させるのに十分な高さの光透過率を持つ。ＴＦＴ２１、２２は、低温多結晶シリコン（ＬＴＰＳ）で形成された活性層を有する。ＴＦＴ２１、２２、配線４１−４５、及びＯＬＥＤ１２１は、３ミクロンの最小加工サイズを持つ。フロントプレーンとバックプレーンとを電気的に接続する電気接続部（ビア）が、１サブピクセル当たり２つ設けられる。
【００４４】
図３は、第１実施形態に従った高精細発光ディスプレイパネル・サブピクセル構造を示す図である。図３は、ＴＦＴ２１、２２、容量素子３１、３２、及び配線４１−４６を含むバックプレーン１０１と、ＯＬＥＤ１２１を含むフロントプレーン１５１とを例示している。フロントプレーン１５１とバックプレーン１０１とを電気的に接続する電気接続部（ビア）８１、８２が、２箇所に設けられている。より具体的には、長方形の外観形態の長辺に沿って延在するデータライン４２、長方形の外観形態の短辺に沿って延在する走査ライン４１、走査ライン４１とは反対側で短辺に平行に延在する接地ライン４５、及び走査ライン４１と接地ライン４５との間で短辺に沿って延在する電源ライン４３が、バックプレーン１０１に設けられている。配線４１−４５を接続するための内部配線４６も設けられている。長方形の外観形態を持つ容量素子３１、３２が、電源ライン４３と接地ライン４５との間の中間位置に配置されている。また、フロントプレーン１５１とバックプレーン１０１とを電気的に接続する電気接続部８１、８２は、接地ライン４５の領域内に設けられ、また同様に、内部配線４６の領域内に設けられる。表１に示すように、このサブピクセルは、６３μｍの長辺と２１μｍの短辺とを有している。
【００４５】
フロントプレーン１５１には、全領域の大部分を占有する発光層を含んだ有機層１２１が、電気接続部８１と重なる領域を含めて設けられている。さらに、カソード１３１が、その大部分が有機層１２１と重なり合うようにして、電気接続部８２と重なる領域を含めて設けられている。
【００４６】
図４は、図３の一点鎖線Ａ−Ａに沿ってとった断面図である。図４に示すように、容量素子３１、３２の下部層を構成する透明導電層３１Ｌ、３２Ｌ、走査ライン４１、内部配線４６、電源ライン４３、及び接地ライン４５が、ガラス基板１１上に設けられており、透明導電層３１Ｌ、３２Ｌは、可視光のうちの５０パーセント以上に自身を透過させるのに十分な高さの光透過率を有する。電源ライン４３及び透明導電層３１Ｌ、３２Ｌの上に、電源ライン４３及び透明導電層３１Ｌ、３２Ｌを上方から覆うように、絶縁層３１２Ｍが形成されている。透明導電層３１２Ｈが絶縁層３１２Ｍ上に形成されている。絶縁層３１２Ｍが透明導電層３１Ｌ、３２Ｌと透明導電層３１２Ｈとの間に置かれて、容量素子３１、３２を形成している。容量素子３１、３２においては、透明導電層３１Ｌ、３２Ｌ、絶縁層３１２Ｍ、及び透明導電層３１２Ｈの全てが透明材料で構成され、全体として、可視光域で５０パーセント以上の光透過率を有し、それにより、光を実質的に透過させる容量素子を構成している。透明導電層３１Ｌ、３２Ｌ、３１２Ｈは、例えば、インジウム錫酸化物（ＩＴＯ（ＩｎＳｎＯ））、ＺｎＯｘ、ＩｎＯｘ、ＩｎＺｎＯｘ、ＳｎＯｘ、及びＩＧＺＯ（ＩｎＧａＺｎＯ）で構成されることができ、絶縁層３１２Ｍは、ＳｉＮｘ、ＳｉＯ２、ＴａＯｘ、ＨｆＯｘ、ＢａＴｉＯ３、ＰｂＴｉＯ３、及びＰｂＺｎＴｉＯ３で構成され得る。電気接続部８１、８２は、上方に延在してフロントプレーン１５１に到達するよう、それぞれ、接地ライン４５、内部配線４６の上に形成されている。
【００４７】
フロントプレーン１５１内でバックプレーン１０１の上にアノード１１０が形成されている。発光層を含む有機層１２１が、上方からアノード１１０を覆うように、アノード１１０上に設けられている。有機層１２１は、電気接続部８１と重なるが電気接続部８２とは重ならない領域に設けられる。有機層１２１の上にカソード１３１が設けられている。カソード１３１は、電気接続部８２と重なるが電気接続部８１とは重ならない領域に設けられる。
【００４８】
図４から明らかなように、可視光のうちの５０パーセント以上に自身を透過させるのに十分な高さの光透過率を持つ容量素子３１、３２と、ＯＬＥＤ１２１とが、大部分の領域内で互いに重なり合っており、それにより、ＯＬＥＤ１２１によって放たれた光の大部分を、容量素子３１、３２を通してガラス基板１１から放射させる。この構成では、光取り出しのために必要なものである開口率が、４２．５パーセントであると求められ、これは、高精細表示ユニットにとって大きめの値であることがわかる。
【００４９】
［第２実施形態］
図５は、本発明の第２実施形態に従った高精細発光ディスプレイパネル画素構造を持つサブピクセルの回路図である。第２実施形態では、１つのサブピクセルが、３つのＴＦＴ２１ａ、２２ａ、２３ａと、１つの容量素子（キャパシタ）３３と、１つのＯＬＥＤ１２２とを有しており、これらが、走査ライン４１ａ、データライン４２ａ、電源ライン４３ａ、センスライン４７、補正ライン４４ａ、及び接地ライン４５ａに接続されている。
【００５０】
図５において、ＴＦＴ２１ａ、２２ａ、２３ａは共にｎチャネル型の接合電界効果トランジスタである。ＴＦＴ２１ａのドレインＤ１ａ側が電源ライン４３ａに接続され、そのソースＳ１ａ側がＯＬＥＤ１２２のアノードに接続される。ＯＬＥＤ１２２のカソードは接地ライン４５ａに接続される。駆動ＴＦＴ２１ａのゲートＧ１ａは、キャパシタ３３の一方の電極と選択ＴＦＴ２２ａのドレインＤ２ａとに接続される。選択ＴＦＴ２２ａのゲート電極Ｇ２ａは走査ライン４１ａに接続され、そのソースＳ２ａはデータライン４２ａに接続される。キャパシタ３３の他方の電極は補正ライン４４ａに接続される。センスＴＦＴ２３ａのゲートＧ３ａは、選択ＴＦＴ２２ａがそうであるように、走査ライン４１ａに接続され、そのドレインＤ３ａはＯＬＥＤ１２２のアノードに接続され、そのソースＳ３ａはセンスライン４７に接続される。
【００５１】
選択ＴＦＴ２２ａ及びセンスＴＦＴ２３ａのゲートＧ２ａ及びＧ３ａに、走査ライン４１ａを通じて電圧が印加されると、選択ＴＦＴ２２ａ及びセンスＴＦＴ２３ａがアクティブになって、データライン４２ａに与えられたデータ信号（電圧）が駆動ＴＦＴ２１ａのゲートＧ１ａに印加されることを生じさせる。これは、所定の電流がＯＬＥＤ１２２に流れて、データ信号に対応する光度でＯＬＥＤ１２２に発光させることをもたらす。同時に、ＯＬＥＤ１２２のアノード電圧が、センスＴＦＴ２３ａを通してセンスライン４７に出力される。走査ライン４１ａに電圧が存在しなくなると、選択ＴＦＴ２２ａ及びセンスＴＦＴ２３ａは非アクティブになるが、駆動ＴＦＴ２１ａのゲート電圧は、走査電圧が再び与えられるまで、キャパシタ３３によって一定レベルに維持される。
【００５２】
補正ライン４４ａの電圧は、ＯＬＥＤ１２２の劣化が無視できるほど小さい場合に、通常、グランド電圧とし得る。ＯＬＥＤ１２２の劣化が、所定の信号に従った光度を不十分なものにならしめる場合には、データ電圧保持への移行中に補正電圧を印加することによって、その光度が補正され得る。
【００５３】
以下の表２は、第２実施形態に従った高精細発光ディスプレイパネル画素構造を持つサブピクセルを設計するための要件を示している。
【００５４】
【表２】
2017515276.tif 000004
この実施形態では、３５３ｐｐｉ高精細発光ディスプレイパネルが、ボトムエミッション型として設計されている。１つの画素が、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３つのサブピクセルで構成される。１つのサブピクセルが７２μｍ×２４μｍのサイズを有しており、１つのピクセルは７２μｍ×７２μｍのサイズを有する。上述のように、１つサブピクセルが、３つのＴＦＴ２１ａ、２２ａ、２３ａと、容量素子（キャパシタ）３３と、ＯＬＥＤ１２２とを含む。容量素子３３は、可視域の光のうちの５０パーセント以上を突き抜けさせ、すなわち、容量素子３３は、光に当該容量素子３３を突き抜けさせる。ＴＦＴ２１ａ、２２ａ、２３ａは、低温多結晶シリコン（ＬＴＰＳ）で形成された活性層を有する。ＴＦＴ２１ａ、２２ａ、２３ａ、配線４１ａ−４５ａ、４７、及びＯＬＥＤ１２２は、３ミクロンの最小加工サイズを持つ。フロントプレーンとバックプレーンとを電気的に接続する電気接続部（ビア）が、１サブピクセル当たり１つ設けられる。
【００５５】
図６は、第２実施形態に従った高精細発光ディスプレイパネル・サブピクセル構造を持つサブピクセルを示す図である。図６は、ＴＦＴ２１ａ、２２ａ、２３ａ、容量素子３３、及び配線４１ａ−４４ａ、４６ａ、４６ｂ、４７を含むバックプレーン１０２と、ＯＬＥＤ１２２を含むフロントプレーン１５２とを例示している。フロントプレーン１５２とバックプレーン１０２とを電気的に接続する電気接続部（ビア）８３が、１箇所に設けられている。この実施形態においては、第１実施形態とは対照的に、容量素子３３の一方の導電層の側（ガラス基板側）の全体が、接地ライン４５ａと接触するように構成されて、バックプレーン１０２内に平坦化領域が設けられることが確保されている。さらに、１箇所のみにビア８３が設けられており、これは、第１実施形態と比較して開口率を向上させることにおいて有利である。
【００５６】
より具体的には、長方形の外観形態の下側の長辺に沿って延在するセンスライン４７、及びセンスライン４７の内側に存在して外観形態の長辺に沿って延在するデータライン４２ａが、バックプレーン１０２に設けられている。さらに、外観形態の左側の短辺に沿って延在する走査ライン４１ａ、走査ライン４１ａとは反対側で右側の短辺に平行に延在する補正ライン４４ａ、及び走査ライン４１ａと補正ライン４４ａとの間で短辺に平行であるように延在する電源ライン４３ａが、バックプレーン１０２に設けられている。また、配線４１ａ−４４ａ、４７を接続する内部配線４６ａ、４６ｂが設けられている。長方形の外形を持つ容量素子３３が、電源ライン４３ａ、補正ライン４４ａ、及びデータライン４２ａで包囲された、中心領域を含む領域に配置されている。フロントプレーン１５２とバックプレーン１０２とを接続する唯一の電気接続部８３は、内部配線４６ａの領域内に設けられる。表２に示すように、このサブピクセルは、７２μｍの長辺と２４μｍの短辺とを有している。
【００５７】
フロントプレーン１５２には、全領域の大部分を占有するアノード１１１が、電気接続部８３と重なる領域を含めて設けられている。さらに、発光層を含む有機層１２２が、その大部分がアノード１１１と重なり合うようにして設けられ、そして、カソード１３２が、有機層１２２と重ね合わされ且つ短辺方向に突出するように設けられている。
【００５８】
第２実施形態においては、走査ライン４１ａ、補正ライン４４ａ、及び内部配線（相互接続）４６ａが、容量素子３３の絶縁膜の形成後に作り出され、製造に使用されるマスクの枚数削減をもたらす。具体的には、製造に使用されるフォトマスク及びメタルマスクの総数は、表２に示すように１２であり、１５枚以下のマスクで製造に十分であることを指し示す。
【００５９】
図７は、図６の一点鎖線Ｂ−Ｂに沿ってとった断面図である。図７に示すように、容量素子３３、走査ライン４１ａ、内部配線４６ａ、電源ライン４３ａ、及び補正ライン４４ａが、ガラス基板１２上に設けられており、容量素子３３は、可視光のうちの５０パーセント以上に自身を透過させるのに十分な高さの光透過率を有する。また、電源ライン４３ａ及び内部配線４６ａと交わるように、ガラス基板１２上に半導体活性層２１ａＳが形成されている。加えて、半導体活性層２１ａＳ上に、半導体活性層２１ａＳを覆うようにゲート絶縁層２１ａＧが形成される。さらに、第２ステップとして、ゲート絶縁層２１ａＧ上に内部配線層４６ｂが形成される。
【００６０】
中心領域において、容量素子３３の下部電極を構成する透明導電層３３Ｌの上に、透明導電層３３Ｌを上方から覆うように絶縁層３３Ｍが形成され、絶縁層３３Ｍの上に、容量素子３３の上部電極を構成する透明導電層３３Ｈが形成される。透明導電層３３Ｌ及び透明導電層３３Ｈは、上下にそれらの間に絶縁層３３Ｍが挿入され、それにより容量素子３３を構成している。第１実施形態がそうであるように、透明導電層３３Ｌ、３３Ｈ、及び絶縁層３３Ｍの全てが透明材料で構成され、全体として、可視光域で５０パーセント以上の光透過率を有する容量素子３３を構成し、この光透過率は、光を実質的に透過させるのに十分な高さである。透明導電層３３Ｌ、３３Ｈは、例えば、インジウム錫酸化物（ＩＴＯ（ＩｎＳｎＯ））、ＺｎＯｘ、ＩｎＯｘ、ＩｎＺｎＯｘ、ＳｎＯｘ、及びＩＧＺＯ（ＩｎＧａＺｎＯ）で構成されることができ、絶縁層３３Ｍは、ＳｉＮｘ、ＳｉＯ２、ＴａＯｘ、ＨｆＯｘ、ＢａＴｉＯ３、ＰｂＴｉＯ３、及びＰｂＺｎＴｉＯ３で構成され得る。また、透明導電層、ゲート絶縁層２１ａＧ、走査ライン４１ａ、及び内部配線４６ａの全てを覆うように、平坦化層７１が形成されている。電気接続部８３は、上方に延在してアノード１１１に到達するよう、内部配線４６ａの上に形成されている。平坦化層７１は、１０ｎｍ以下の算術平均ラフネスを持つ平坦な表面を有する絶縁層である。
【００６１】
アノード１１１は、バックプレーン１０２上に、上面１０２の部分として形成されている。アノード１１０の上に、発光層を含む有機層１２２が設けられている。アノード１１１は、全体が有機層１２２によって覆われるわけでなく、アノード１１１の一部が外側に露出される。有機層１２２の上にカソード１３２が設けられている。有機層１２２は、全体がカソード１３２によって覆われるわけでなく、有機層１２２の一部が外側に露出される。アノード１１１は、発光層を含む有機層１２２の正孔注入側の電極を構成し、電気接続部８３を介して、駆動ＴＦＴ２１ａの一方の電極であるソース電極に接続される。カソード１３２は、発光層を含む有機層１２２の電子注入側の電極であり、配線としての役割を果たすが、バックプレーン１０２とフロントプレーン１５２とを接続する電気接続部８３を除くように構成される。
【００６２】
図７から明らかなように、可視光のうちの５０パーセント以上に自身を透過させるのに十分な高さの光透過率を持つ容量素子３３と、ＯＬＥＤ１２２とが、大部分の領域内で互いに重なり合っており、それにより、ＯＬＥＤ１２２によって放たれた光の大部分を、容量素子３３を通してガラス基板１２から放射させる。この構成では、光取り出しのために必要なものである開口率が、３９．６パーセントであると求められ、これは、補償回路に対応する高精細表示ユニットにとって大きめの値であることがわかる。
【００６３】
［第３実施形態］
本発明の第３実施形態に従った高精細発光ディスプレイパネル画素構造は、そのサブピクセル構造は第２実施形態のものと同じであるが、容量素子の導電層及び内部配線（相互接続）を統合して同時形成することによって、マスクの枚数を削減することを意図している。
【００６４】
以下の表３は、第３実施形態に従った高精細発光ディスプレイパネル画素構造を持つサブピクセルを設計するための要件を示している。
【００６５】
【表３】
2017515276.tif 000005
表３に示すように、第３実施形態は、製造プロセスにおいて１１枚のマスクを必要とし、１２枚のマスクを必要とするものである第２実施形態と比較してマスク数を１だけ減らすことに成功したことを示している。第３実施形態は、総数で１５枚以下のマスクで高精細発光ディスプレイパネルを製造することができる。他の項目は表２のものと同じであり、それらの説明は省略する。
【００６６】
図８は、第３実施形態に従った高精細発光ディスプレイパネル画素構造を持つサブピクセルを示す図である。図８は、ＴＦＴ２１ａ、２２ａ、２３ａ、容量素子３３、及び配線４１ａ−４４ａ、４６ａ、４６ｃ、４７を含むバックプレーン１０３と、ＯＬＥＤ１２２を含むフロントプレーン１５３とを例示している。図８に示されたコンポーネントは、内部配線４６ｃが図６に示した内部配線４６ｂと僅かに異なることを除いて、第２実施形態の図６に示したものと同じである。図８中の参照番号及び記号は、バックプレーン１０３、フロントプレーン１５３、及び内部配線４６ｃを除いて、図６中の同じ参照番号及び記号によって表記されるものと同じコンポーネントを参照しており、同じコンポーネントについての繰り返しの説明は省略する。
【００６７】
図９は、図８の一点鎖線Ｃ−Ｃに沿ってとった断面図である。図９に示す第３実施形態は、図７に示した第２実施形態と略同じであるが、透明導電層３３Ｈと内部配線４６ｃとが、製造上の目的のために同時に形成される。容量素子３３の上部電極である透明導電層３３Ｈと内部配線４６ｃとを統合して同時形成することにより、第３実施形態は、製造プロセスに必要とされるマスク数を、第２実施形態と比較して１だけ減らすことに成功している。
【００６８】
他のコンポーネントは、第２実施形態の図７に示したものと同じである。従って、図９中の参照番号及び記号は、図７中の同じ参照番号及び記号によって表記されるものと同じコンポーネントを参照しており、同じコンポーネントについての繰り返しの説明は省略する。
【００６９】
第３実施形態に従った高精細発光ディスプレイパネル画素構造は、第２実施形態がそうであるように、高い開口率を実現しながら、製造プロセスを単純化して、製造プロセスで使用されるマスクの枚数の削減を介して製造コストを低減する。
【００７０】
第１乃至第３実施形態にて説明した高精細発光ディスプレイパネル画素構造は、そのような画素構造を備えた高精細発光ディスプレイパネルを構成する。さらに、そのようなディスプレイパネルは、例えばディスプレイパネル駆動回路、制御回路、画像処理回路、及び筐体などの他のコンポーネントを備えられて、有機エレクトロルミネセンス表示ユニットを構成する。
【００７１】
以上の好適実施形態を参照して本発明を説明したが、本発明は以上の好適実施形態に限定されるものではない。本発明の範囲内で様々な変更が考えられる。
【符号の説明】
【００７２】
２１、２１ａ  駆動ＴＦＴ
２２、２２ａ  選択ＴＦＴ
２３  センスＴＦＴ
３１、３２、３３  キャパシタ
３１Ｌ、３２Ｌ、３３Ｌ、３３Ｈ、３１２Ｈ  透明導電層
３３Ｍ、３１２Ｍ  絶縁層
４１、４１ａ  走査ライン
４２、４２ａ  データライン
４３、４３ａ  電源ライン
４４、４４ａ  補正ライン
４５、４５ａ  接地ライン
４６、４６ａ−４６ｃ  内部配線
４７  センスライン
１２１、１２２  ＯＬＥＤ
１０１−１０３  バックプレーン
１５１−１５３  フロントプレーン
【図１】
2017515276.tif 000006
【図２】
2017515276.tif 000007
【図３】
2017515276.tif 000008
【図４】
2017515276.tif 000009
【図５】
2017515276.tif 000010
【図６】
2017515276.tif 000011
【図７】
2017515276.tif 000012
【図８】
2017515276.tif 000013
【図９】
2017515276.tif 000014
【手続補正書】
【提出日】平成28年11月8日(2016.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のサブピクセルを有する高精細発光ディスプレイパネルで使用される画素構造であって、
ガラス基板と、
前記ガラス基板上に配置され、少なくとも１つのキャパシタを含むバックプレーンであり、当該少なくとも１つのキャパシタは、光の５０パーセント以上に当該少なくとも１つのキャパシタを透過させるのに十分な高さの光透過率を持つ、バックプレーンと、
前記バックプレーン上に配置され、発光素子を含むフロントプレーンであり、当該発光素子は、当該発光素子に電流が流れるときに前記ガラス基板及び前記バックプレーンの方に光を放射するように配置される、フロントプレーンと、
前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する電気接続部であり、前記サブピクセルの各々に３つ以下の電気接続部が設けられる、電気接続部と、
前記バックプレーン上に設けられて、前記発光素子への電気配給を制御するように選択的にアクティブにされることが可能なスイッチング素子であり、前記少なくとも１つのキャパシタが、当該スイッチング素子が非アクティブにされるときに前記発光素子に流れる電流を維持するように、当該スイッチング素子に接続されている、スイッチング素子と
を有し、
そこから光が前記ガラス基板中に伝えられる開口率が２０パーセント以上である、
高精細発光ディスプレイパネルで使用される画素構造。
【請求項２】
前記キャパシタは導電層を持ち、
前記バックプレーンは少なくとも１つの配線を含み、
前記導電層は、実質的に多角形であり、その辺が、前記配線のうちの少なくとも１つと電気的に接触し又は一体である、
請求項１に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項３】
前記キャパシタは絶縁層を持ち、
前記バックプレーン内の内部配線を含む少なくとも１つの配線が、光を透過させる前記キャパシタの前記絶縁層よりも上の層内に位置する、
請求項１又は２に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項４】
前記キャパシタは導電層を持ち、
前記バックプレーン内の内部配線を含む少なくとも１つの配線が、前記キャパシタの前記導電層と一体である、
請求項１乃至３の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項５】
前記スイッチング素子は、シリコン、金属酸化物、又は有機物の活性層を持つ薄膜トランジスタである、請求項１乃至４の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項６】
前記バックプレーンは、画素内で延在する直線配線パターンを含み、
前記スイッチング素子は前記薄膜トランジスタであり、
前記直線配線パターンの端部が、前記薄膜トランジスタのソース・ドレイン電極端子として適用される、
請求項５に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項７】
製造プロセスで使用されるフォトマスク及び金属マスクの総数が１５以下である、請求項１乃至６の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項８】
前記サブピクセルの各々に４つ以下の薄膜トランジスタが設けられる、請求項５又は６に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項９】
前記サブピクセルの各々に、前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する電気接続部が２つ設けられる、請求項１乃至８の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１０】
前記サブピクセルの各々に、前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する電気接続部が１つ設けられる、請求項１乃至８の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１１】
前記キャパシタは、可視光領域内で、光の５０パーセント以上に当該キャパシタを透過させる、請求項１乃至１０の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１２】
前記キャパシタは前記バックプレーン内に配置されている、請求項１乃至１１の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１３】
前記キャパシタは、前記ガラス基板と接触するように配置されている、請求項１２に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１４】
前記キャパシタによって占有される領域のうちの５０パーセント以上が、前記ガラス基板の外から見るときに、前記発光素子と重なり合うように配置されている、請求項１乃至１３の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１５】
絶縁性の平坦化層が前記バックプレーン上に配設されている、請求項１乃至１４の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１６】
前記平坦化層の前記フロントプレーン側の部分が、１０ｎｍ以下のＲａの表面平坦性を有する、請求項１５に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１７】
前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する前記電気接続部のうちの少なくとも１つが、前記バックプレーンに含まれる前記スイッチング素子の１つの電極と、前記フロントプレーンに含まれる前記発光素子の正孔注入側電極とを接続するように配置されている、請求項１乃至１６の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１８】
前記フロントプレーンに含まれる前記発光素子の電子注入側電極が、配線を備えるが、サブピクセル内に、前記フロントプレーンと前記バックプレーンとの間の電気接続を提供する前記電気接続部を含まない、請求項１乃至１７の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項１９】
前記フロントプレーン及び前記バックプレーンがそれぞれ少なくとも１つの接地ラインを含む、請求項１乃至１８の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２０】
前記サブピクセルの各々が、少なくとも２つのスイッチング素子と、少なくとも１つのキャパシタと、少なくとも１つの発光素子とを含む、請求項１乃至１９の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２１】
前記サブピクセルの各々が、前記発光素子の１つの電極の電圧の測定用の配線を含む、請求項１乃至２０の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２２】
前記サブピクセルの各々が、前記キャパシタの１つの電極の電圧の調節用の配線を含む、請求項１乃至２１の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２３】
前記サブピクセル、前記スイッチング素子、及び前記キャパシタのうちの１つ内の配線が、３ミクロン以下の最小微細加工ライン幅を有する、請求項１乃至２２の何れか一項に記載の高精細発光ディスプレイパネルで使用される画素構造。
【請求項２４】
請求項１乃至２３の何れか一項に記載の画素構造を持つ高精細発光ディスプレイパネルを含んだ有機エレクトロルミネセンス表示ユニット。
【国際調査報告】
2017515276.tif 000015
2017515276.tif 000016
2017515276.tif 000017