(57)【要約】  電圧レギュレータにおいて短絡保護を提供するための回路及び方法の説明される例において、電圧レギュレータ（２００）が、パススイッチ（２０５）、電圧誤差増幅器（２１０）、ドライバ回路（２２０）、及び短絡保護回路（２２５）を含む。パス要素は、電源（２３４）及び負荷に結合され、駆動信号に応答して出力電圧を生成する。電圧誤差増幅器（２１０）は、基準電圧と出力電圧との差に基づいて誤差電圧を生成し、ドライバ回路（２２０）は、誤差電圧に応答して駆動信号を生成する。短絡保護回路（２２５）は、駆動信号を感知し、短絡事象において高抵抗経路をドライバ回路（２２０）に提供する。短絡事象において、高抵抗経路は、ドライバ回路（２２０）における電流をクランプし、第１および第３の端子間の電圧差をクランプし、短絡事象における負荷電流（２３２）を制限する。
2017523530.tif 000002
【特許請求の範囲】
【請求項１】
電圧レギュレータであって、
パススイッチ、電圧誤差増幅器、ドライバ回路、及び短絡保護回路を含み、
前記パススイッチは、前記パススイッチがＯＮ状態の間、電源を負荷と電気的に結合するため、及び、前記パススイッチがＯＦＦ状態の間、前記電源を前記負荷から電気的に結合解除するためのものであり、前記パススイッチは、第１の端子、第２の端子、及び第３の端子を含み、前記第１の端子が前記電源に結合され、前記第２の端子が前記負荷に結合され、前記パススイッチは、前記第３の端子において駆動信号が受信されることに応答して前記第２の端子において出力電圧を生成するように構成され、
前記電圧誤差増幅器は、第１の入力端子、第２の入力端子、及び出力端子を含み、前記第１の入力端子において基準電圧を、及び前記第２の入力端子において前記出力電圧を受信するように構成され、前記基準電圧と前記出力電圧との差に基づいて、前記出力端子において誤差電圧を生成するようにさらに構成され、
前記ドライバ回路は、前記出力端子において前記電圧誤差増幅器に、及び前記第３の端子において前記パススイッチに結合され、前記ドライバ回路は、前記誤差電圧に応答して前記駆動信号を生成するように構成され、
前記短絡保護回路は、
前記第３の端子において前記パススイッチに結合され、及び
前記第３の端子において受信された前記駆動信号を感知するように、
前記駆動信号に応答して、前記電圧レギュレータの短絡事象の間、前記ドライバ回路に高抵抗経路を提供するように、及び、
非短絡事象の間、前記ドライバ回路に低抵抗経路を提供するように、
構成され、
前記ドライバ回路に提供される前記高抵抗経路が、前記第１の端子と前記第３の端子との間の電圧差をクランプするように、及び、前記短絡事象における負荷電流を制限するように、前記ドライバ回路における電流のクランプを可能にする、
電圧レギュレータ。
【請求項２】
請求項１に記載の電圧レギュレータであって、前記ドライバ回路がさらに、
第１のノードと第２のノードと第３のノードとを含むドライバトランジスタであって、前記第２のノードが前記短絡保護回路に結合され、前記第３のノードが前記電圧誤差増幅器の前記出力端子に結合され、前記第３のノードにおいて受信される前記誤差電圧に応答して前記駆動信号を生成するように構成される、前記ドライバトランジスタ、及び
前記ドライバトランジスタの第１のノード及び前記パススイッチの第３の端子を前記電源に結合するように構成されるレジスタ、
を含む、電圧レギュレータ。
【請求項３】
請求項２に記載の電圧レギュレータであって、前記短絡保護回路が、
前記第３の端子及び前記第２の端子において前記パススイッチに結合される感知回路であって、前記第３の端子において前記駆動信号を感知するように、及び、前記感知回路の端子において感知信号を提供するように構成される、前記感知回路、
前記感知回路に結合される増幅器回路であって、前記感知信号に応答して前記増幅器回路の出力ノードにバイアス電圧を提供するように構成される、前記増幅器回路、及び
前記増幅器回路に結合される前記制御回路であって、前記低抵抗経路及び前記高抵抗経路のうちの１つを前記ドライバ回路に提供することによって、前記バイアス電圧に応答して前記ドライバ回路における前記電流をクランプするように構成される、前記制御回路、
を含む、電圧レギュレータ。
【請求項４】
請求項３に記載の電圧レギュレータであって、前記感知回路が、
ソース端子とドレイン端子とゲート端子とを含む感知トランジスタを含み、前記ドレイン端子が前記第２の端子に結合され、前記ゲート端子が前記パススイッチの前記第３の端子に結合され、前記感知トランジスタが、前記非短絡事象において前記感知信号を高電圧信号にするように構成され、前記短絡事象において前記感知信号を低電圧信号にするように構成される、
電圧レギュレータ。
【請求項５】
請求項４に記載の電圧レギュレータであって、前記増幅器回路が、
第１の増幅器回路及び第２の増幅器回路を含み、
前記第１の増幅器回路が、第１のレジスタ、第１のトランジスタ、及び第１のバイアス電流源を含み、前記第１のレジスタが、前記電源と前記第１のトランジスタとの間に結合され、前記第１のバイアス電流源が、前記第１のトランジスタと接地端子との間に結合され、前記第１の増幅器回路が、前記第１のレジスタ及び前記第１のトランジスタを接続するノードにおいて第１の電圧を生成するように構成され、
前記第２の増幅器回路が、前記第１の増幅器回路に結合され、第２のレジスタと第２のトランジスタと第２のバイアス電流源とを含み、前記第２のレジスタが、前記電源と前記第２のトランジスタとの間に結合され、前記第２のバイアス電流源が、前記第２のトランジスタと前記接地端子との間に結合され、前記第２の増幅器回路が、前記第２のレジスタ及び前記第２のトランジスタを接続するノードにおいて第２の電圧を生成するように構成され、
前記増幅器回路が、前記第１の電圧及び前記第２の電圧に基づいて、前記増幅器回路の前記出力ノードにおいて前記バイアス電圧を生成するように構成され、
前記非短絡事象の間、前記第１の電圧が前記第２の電圧に実質的に等しく、前記バイアス電圧が、前記電源の電圧に実質的に等しい高バイアス電圧であり、
前記短絡事象の間、前記第１の電圧が前記第２の電圧より実質的に低く、前記バイアス電圧が、前記電源の前記電圧より実質的に低い低バイアス電圧である、
電圧レギュレータ。
【請求項６】
請求項５に記載の電圧レギュレータであって、前記制御回路が、
ドレインノードとソースノードとゲートノードとを含む制御トランジスタであって、前記ドレインノードが、前記ドライバトランジスタの前記第２のノードに結合され、前記ソースノードが前記接地端子に結合され、前記制御トランジスタが、前記ゲートノードにおいて前記バイアス電圧を受信するように、及び、前記非短絡事象の間ＯＮ状態を達成するように、及び、前記短絡事象の間ＯＦＦ状態を達成するように構成される、前記制御トランジスタ、及び
前記ドライバトランジスタの前記第２のノードと前記制御トランジスタの前記ソースノードとの間に結合される制御レジスタ、
を含み、
前記制御回路が、前記短絡事象において前記ドライバ回路に前記高抵抗経路を提供するため、前記制御トランジスタの前記ＯＦＦ状態において高抵抗を提供するように構成される、
電圧レギュレータ。
【請求項７】
請求項６に記載の電圧レギュレータであって、前記第１のバイアス電流源及び前記第２のバイアス電流源が、等しいバイアス電流を提供する、電圧レギュレータ。
【請求項８】
請求項７に記載の電圧レギュレータであって、前記パススイッチ、前記感知トランジスタ、前記第１のトランジスタ、及び前記第２のトランジスタの各々が、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタを含み、前記制御トランジスタ及び前記ドライバトランジスタの各々が、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタを含む、電圧レギュレータ。
【請求項９】
電圧レギュレータにおいて短絡保護を提供する方法であって、
負荷を駆動するため駆動信号に基づいてパススイッチによって出力電圧を生成することであって、前記パススイッチが、第１の端子と第２の端子と第３の端子とを含み、前記第１の端子が電源に結合され、前記第２の端子が前記負荷に結合され、前記パススイッチのＯＮ状態において前記電源を前記負荷と電気的に結合することによって、及び、前記パススイッチのＯＦＦ状態において前記電源を前記負荷から電気的に結合解除することによって、前記第３の端子において駆動信号が受信されることに応答して、前記第２の端子において前記出力電圧が生成されること、
前記出力電圧と基準電圧との差に基づいて、ドライバ回路によって前記駆動信号を提供すること、及び、
前記電圧レギュレータの短絡事象において、
前記第３の端子において受信される前記駆動信号を感知することと、
前記駆動信号の前記感知に基づいて、前記電圧レギュレータの前記短絡事象の間、前記ドライバ回路に高抵抗経路を提供することと、
を実施することによって負荷電流を制御すること、
を含み、
前記ドライバ回路に提供される前記高抵抗経路が、前記第１の端子と前記第３の端子との間の電圧差をクランプするように、及び、前記短絡事象における前記負荷電流を制限するように、前記ドライバ回路における電流をクランプすることを可能にする、
方法。
【請求項１０】
請求項９に記載の方法であって、さらに、
誤差電圧を生成するため前記基準電圧と前記出力電圧とを比較すること、及び、
前記誤差電圧に応答して前記駆動信号を生成すること、
を含む、方法。
【請求項１１】
請求項９に記載の方法であって、前記短絡事象において前記負荷電流を制御することが、
感知回路の端子において感知信号を提供するため、前記感知回路によって前記第３の端子において前記駆動信号を感知すること、
前記感知信号に応答して、増幅器回路によってバイアス電圧を前記増幅器回路の出力ノードに提供すること、及び、
前記バイアス電圧に応答して低抵抗経路及び前記高抵抗経路のうちの１つを前記ドライバ回路に提供することによって、制御回路を用いて、前記ドライバ回路における前記電流をクランプすること、
を含む、方法。
【請求項１２】
請求項１１に記載の方法であって、さらに、
非短絡事象の間、前記バイアス電圧を高バイアス電圧として提供することであって、前記高バイアス電圧が、前記電源の電圧に実質的に等しく、前記高バイアス電圧が、前記制御回路に前記低抵抗経路を提供させ得ること、及び、
前記短絡事象の間、前記バイアス電圧を低バイアス電圧として提供することであって、前記低バイアス電圧が、前記電源の前記電圧より実質的に低く、前記低バイアス電圧が、前記制御回路に前記高抵抗経路を提供させ得ること、
を含む、方法。
【請求項１３】
請求項１２に記載の方法であって、前記負荷電流を制御することがさらに、
前記高バイアス電圧に基づいて前記制御回路の制御トランジスタをＯＮに切り替えることによって、前記非短絡事象の間、前記低抵抗経路を前記ドライバ回路に提供すること、及び、
前記低バイアス電圧に基づいて前記制御回路の前記制御トランジスタをＯＦＦに切り替えることによって、前記短絡事象の間、前記高抵抗経路を前記ドライバ回路に提供すること、
を含み、
前記高抵抗経路が、前記第１の端子と前記第３の端子との間の前記電圧差をクランプするように、及び、前記短絡事象の間、前記負荷電流を制限するように構成される、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、一般に、電圧レギュレータのための短絡保護の分野に関する。
【背景技術】
【０００２】
電圧レギュレータは、入力電圧及び出力電流に関係なく、安定した又は一定の出力電圧を負荷に提供するために、ポータブルバッテリ作動デバイスの電力管理用途において広く用いられる。ポータブルバッテリ作動デバイスのいくつかの例には、携帯電話、ラップトップ、及びタブレットが含まれる。電圧レギュレータの或る例が、低ドロップアウト（ＬＤＯ）電圧レギュレータである。典型的なＬＤＯ電圧レギュレータは、最小の入力出力差動電圧で動作する直流（ＤＣ）線形電圧レギュレータである。ＬＤＯ電圧レギュレータの始動の間、又は故障状態において、ＬＤＯ電圧レギュレータは短絡事象又は短絡モードに入り、その場合、短絡事象に起因して電力が生成され、この電力がＬＤＯ電圧レギュレータにおけるパストランジスタに損傷を与える恐れがある。パストランジスタ及びバッテリをこうした損傷から保護するために、パストランジスタのソース・ゲート電圧がクランプされる。パストランジスタのソース・ゲート電圧をクランプするため、及び、短絡事象に起因する電流をクランプ又は制限するために、ＬＤＯ電圧レギュレータにおいて短絡保護回路が用いられる。短絡保護回路は、パストランジスタのソース・ゲート電圧をクランプするために、パストランジスタのゲートにおいて並列プルアップ経路を用いて短絡事象に起因する電流をバイパスする。しかしながら、短絡事象に起因する電流は短絡事象の間効果的に制限されず、ＬＤＯ電圧レギュレータの静止電流（quiescent current）が高いままであるため、ＬＤＯ電圧レギュレータにおける電流消費は依然として高い。
【発明の概要】
【０００３】
電圧レギュレータにおいて短絡保護を提供するための回路及び方法の説明される例において、電圧レギュレータは、パススイッチ、電圧誤差増幅器、ドライバ回路、及び短絡保護回路を含む。パススイッチは、パススイッチがＯＮ状態の間、電源を負荷と電気的に結合し、パススイッチがＯＦＦ状態の間、電源を負荷から電気的に結合解除する。パススイッチは、第１の端子、第２の端子、及び第３の端子を含み、第１の端子は電源に結合され、第２の端子は負荷に結合される。パススイッチは、第３の端子において駆動信号が受信されることに応答して、第２の端子において出力電圧を生成するように構成される。電圧誤差増幅器は、第１の入力端子、第２の入力端子、及び出力端子を含む。電圧誤差増幅器は、第１の入力端子で基準電圧を、第２の入力端子において出力電圧を受信するように構成され、さらに、基準電圧と出力電圧の差に基づいて、電圧誤差増幅器の出力端子において誤差電圧を生成するように構成される。ドライバ回路は、出力端子で電圧誤差増幅器に、及び第３の端子でパススイッチに結合される。ドライバ回路は、誤差電圧に応答して駆動信号を生成するように構成される。短絡保護回路は、第３の端子でパススイッチに結合され、第３の端子において受信される駆動信号を感知するように構成される。短絡保護回路は、駆動信号に基づいて、電圧レギュレータの短絡事象の間、ドライバ回路に高抵抗経路を提供するように構成される。ドライバ回路に提供される高抵抗経路は、ドライバ回路における電流のクランプを可能にし、それによって第１の端子と第３の端子との間の電圧差をクランプし、それによって短絡事象における負荷電流を制限する。短絡保護回路は、非短絡事象の間、ドライバ回路に低抵抗経路を提供するように構成される。
【０００４】
電圧レギュレータにおいて短絡保護を提供する方法の別の例において、この方法は、負荷を駆動するため駆動信号に基づいてパススイッチによって出力電圧を生成することを含む。パススイッチは、第１の端子、第２の端子、及び第３の端子を含み、第１の端子は電源に結合され、第２の端子は負荷に結合される。パススイッチがＯＮ状態のとき電源を負荷に電気的に結合することによって、及び、パススイッチがＯＦＦ状態のとき電源を負荷から電気的に結合解除することによって、第３の端子において駆動信号が受信されることに応答して、第２の端子において出力電圧が生成される。この方法は、出力電圧と基準電圧の差に基づいて、ドライバ回路によって駆動信号を提供することを含む。この方法はさらに、電圧レギュレータの短絡事象において負荷電流を制御することを含む。この方法は、第３の端子において受信される駆動信号を感知することによって、及び、駆動信号の感知に基づいて、電圧レギュレータの短絡事象の間、ドライバ回路に高抵抗経路を提供することによって、電圧レギュレータの短絡事象において負荷電流を制御する。一例示実施形態において、ドライバ回路に提供される高抵抗経路は、ドライバ回路における電流のクランプを可能にし、それによって第１の端子と第３の端子との間の電圧差をクランプし、それによって短絡事象における負荷電流を制限する。
【図面の簡単な説明】
【０００５】
【図１】例示的な電圧レギュレータの回路図である。
【０００６】
【図２】例示的実施形態の第１の例示的電圧レギュレータを表す回路のブロック図である。
【０００７】
【図３】例示的実施形態の第２の例示的電圧レギュレータの回路図である。
【０００８】
【図４】例示的実施形態に従った、電圧レギュレータにおいて短絡保護を提供する例示的方法のフローチャートである。
【発明を実施するための形態】
【０００９】
電力管理技法は、電子デバイスにおいて、主にバッテリ差動及びハンドヘルドデバイスにおいて、これらのデバイスにおけるバッテリ寿命を効果的に管理するために用いられる。携帯電話及びラップトップなどの電子デバイスのほとんどは、こうした電子デバイスにおいて負荷に提供される出力電圧をレギュレートするために、電圧レギュレータを用いる。或る例において、「電圧レギュレータ」という用語は、定常及び固定の出力電圧を、その入力電圧及び出力電流とは無関係に生成する、電子デバイスを指す。電圧レギュレータの或る例は、非常に低いドロップアウト電圧を用いて動作する線形レギュレータである、低ドロップアウト（ＬＤＯ）電圧レギュレータである。「ドロップアウト電圧」という用語は、レギュレートされた出力電圧を生成する、入力電圧と出力電圧との間の最低電圧ドロップを指す。ＬＤＯ電圧レギュレータの始動の間、又は、試験中のはんだ短絡などの故障状態の間、ＬＤＯ電圧レギュレータは、ＬＤＯ電圧レギュレータにおいてパススイッチに損傷を与える恐れのある高負荷電流が生成される短絡事象に入る。パストランジスタ及び負荷をこうした損傷から保護するために、パストランジスタのソース・ゲート電圧がクランプされなければならない。短絡事象に起因する電流をクランプすることによってパストランジスタのソース・ゲート電圧をクランプするために、及び、それによって、ＬＤＯ電圧レギュレータにおける低電流消費を維持すると同時に、負荷での一定出力電圧を維持するために、ＬＤＯ電圧レギュレータにおいて短絡保護回路が用いられる。（例示的実施形態に従わない）或る例示的なＬＤＯ電圧レギュレータが、図１を参照して説明される。（例示的実施形態に従った）いくつかの例示的ＬＤＯ電圧レギュレータが、図２及び図３を参照して説明される。この説明の目的で、特に指定しない限り、短絡事象は、テスト中のはんだ短絡、ＬＤＯ電圧レギュレータの始動事象、或いは、事故、始動、又は故障状態に起因する任意のその他の短絡事象を含む、事象を指すが、これらに限定されるわけではない。
【００１０】
図１は、例示的な電圧レギュレータの回路図である。この例において、ソース電圧と出力電圧との間の最小電圧差（飽和電圧とも呼ばれる）で動作するように設計される、低ドロップアウト（ＬＤＯ）電圧レギュレータなどの電圧レギュレータ１００が示される。電圧レギュレータ１００は、パススイッチ１０５、電圧誤差増幅器１１０、基準電源１１５、ドライバ回路１２０、及びキャパシタ１２５を含む。電圧レギュレータ１００は、負荷電流１３０を提供する。電圧レギュレータ１００は、集合的に短絡保護回路を形成する、感知回路１３５、増幅器回路１４０、及び制御回路１４５をさらに含む。パススイッチ１０５は、バッテリ又はアダプタなどの電源１５０を、負荷に対して電気的に結合及び電気的に結合解除する。パススイッチ１０５は、ソース端子１５２、ドレイン端子１５４、及びゲート端子１５６を含む。ドライバ回路１２０は、ドライバトランジスタ１５８、及び、電源１５０とドライバトランジスタ１５８との間に結合されるレジスタ１６０を含む。レジスタ１６０は、パススイッチ１０５のゲート端子１５６にも結合され、そうした接続は、レジスタ１６０及びゲート端子１５６に接続されるノード１６２によって表される。感知回路１３５は感知トランジスタ１６４を含む。増幅器回路１４０は、第１のレジスタ１６６、第１のトランジスタ１６８、第１のバイアス電流源１７０、第２のレジスタ１７２、第２のトランジスタ１７４、及び第２のバイアス電流源１７６を含む。制御回路１４５は制御トランジスタ１７８を含む。この例において、パススイッチ１０５、感知トランジスタ１６４、第１のトランジスタ１６８、第２のトランジスタ１７４、及び制御トランジスタ１７８は、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタである。また、この例において、ドライバトランジスタ１５８はｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタである。
【００１１】
ソース端子１５２は電源１５０に結合され、ドレイン端子１５４は出力端子１８０に結合され、ゲート端子１５６は、ドライバトランジスタ１５８及びレジスタ１６０に結合される（ノード１６２参照）。キャパシタ１２５は、ドレイン端子１５４（出力端子１８０参照）と接地端子１８２と負荷電流１３０との間に結合される。レジスタ１６０は、電源１５０とドライバトランジスタ１５８のドレイン端子との間に結合される（ノード１６２参照）。ドライバトランジスタ１５８のソース端子が接地端子１８２に結合され、ドライバトランジスタ１５８のゲート端子が、電圧誤差増幅器１１０の出力端子１８４に結合される。感知トランジスタ１６４のゲート端子がゲート端子１５６に結合され（ノード１６２参照）、感知トランジスタ１６４のドレイン端子が、パススイッチ１０５のドレイン端子１５４に結合される。第１のレジスタ１６６は、電源１５０と、第１のトランジスタ１６８のソース端子とに結合される（ノード１８６参照）。第１のバイアス電流源１７０は、第１のトランジスタ１６８のドレイン端子と接地端子１８２との間に結合される。第１のトランジスタ１６８のドレイン端子は、第１のトランジスタ１６８のゲート端子に結合される。或る例において、第１のトランジスタ１６８はダイオード接続トランジスタである。
【００１２】
第２のレジスタ１７２は、電源１５０と、第２のトランジスタ１７４のソース端子とに結合される（ノード１８８参照）。第２のバイアス電流源１７６は、第２のトランジスタ１７４のドレイン端子と接地端子１８２との間に結合される。第２のバイアス電流源１７６の第２のトランジスタ１７４のドレイン端子への結合は、増幅器回路１４０の出力ノード１９０において示される。第２のトランジスタ１７４のソース端子はさらに、感知トランジスタ１６４のソース端子に結合され（ノード１８８における接続を参照）、第２のトランジスタ１７４のゲート端子が第１のトランジスタ１６８のゲート端子に結合される。制御トランジスタ１７８のソース端子が電源１５０に結合され、制御トランジスタ１７８のドレイン端子が、パススイッチ１０５のゲート端子１５６に結合される（ノード１６２における接続を参照）。制御トランジスタ１７８のゲート端子が、増幅器回路１４０の第２のトランジスタ１７４のドレイン端子に結合される（出力ノード１９０における接続を参照）。
【００１３】
或る例において、電源電圧（Ｖｄｄ）は、電源１５０によって生成されるレギュレートされていない入力電圧である。パススイッチ１０５は、負荷に電力を供給するために、出力端子１８０における出力電圧（「Ｖｏｕｔ」と呼ばれるレギュレートされた出力電圧）としてＶｄｄを出力端子１８０に渡すために用いられる、電圧レギュレータ１００における直列パススイッチである。Ｖｏｕｔを一定レベルで維持するために、Ｖｏｕｔは、フィードバック経路を介して電圧誤差増幅器１１０の反転入力１９４にフィードされる。基準電源１１５は、電圧誤差増幅器１１０の非反転入力１９２に提供される基準電圧（例えば、Ｖｒｅｆと呼ばれる安定基準電圧）を生成する。電圧誤差増幅器１１０は、誤差電圧を生成するために、ＶｒｅｆをＶｏｕｔと比較する。「誤差電圧」とは、ＶｒｅｆとＶｏｕｔの比較に基づいて生成される増幅された差動電圧を指す。ドライバトランジスタ１５８は、誤差電圧に応答して、パススイッチ１０５のゲート端子１５６を適切な動作ポイントまで駆動し、出力端子１８０において一定のＶｏｕｔを生成するようにＶｏｕｔを調整する。しかしながら、電圧レギュレータ１００の始動の間、或いは、テスト中のはんだ短絡などの事故又は故障状態の間、電圧レギュレータ１００は短絡事象に入る傾向がある。
【００１４】
短絡事象の間、出力端子１８０は、低抵抗（キャパシタ１２５が放電される）を介して接地端子１８２に直接的に短絡され、それによって接地電位に対するＶｏｕｔは減少し（例えば、０ボルト（Ｖ））、負荷電流１３０は大幅に増大する。短絡事象の間、ＶｒｅｆがＶｏｕｔより高くなるにつれて、誤差電圧も大幅に増大する。ドライバ回路１２０は誤差電圧の増大に反応し、ドライバトランジスタ１５８はパススイッチ１０５に高プルダウン電流を要求する。従ってパススイッチ１０５のゲート電圧が減少し、出力電圧を一定レベルで維持するために、パススイッチ１０５のソース・ゲート電圧が増大する。電圧レギュレータ１００が非短絡保護回路を有さない場合、電圧レギュレータ１００における電圧レギュレーションは停止される。短絡事象は、電圧レギュレータ１００のパススイッチ１０５及び電圧レギュレータ１００を含む電子デバイスのバッテリの、損傷につながる。
【００１５】
電圧レギュレータ１００に短絡保護を提供するために、回路１００は短絡保護回路を含む。短絡保護回路は、感知回路１３５、増幅器回路１４０、及び制御回路１４５を含む。増幅器回路１４０における第１のバイアス電流源１７０及び第２のバイアス電流源１７６は、一定のバイアス電流を生成するように構成される。第２のレジスタ１７２の抵抗（Ｒ２）は第１のレジスタ１６６の抵抗（Ｒ１）より小さく、ノード１８８での電圧はノード１８６での電圧より高い。
【００１６】
非短絡事象（「通常動作」とも呼ばれる）の間、感知トランジスタ１６４が、パススイッチ１０５のゲート電圧（ゲート端子１５６の電圧）の増大、及びパススイッチ１０５のソース・ゲート電圧の減少を感知した場合、感知トランジスタ１６４は、増幅器回路１４０のノード１８８での電圧をノード１８６での電圧より高くし得る。非短絡事象の間、増幅器回路１４０の出力ノード１９０は、Ｖｄｄまでプルアップされる（例えば、Ｖｄｄと等価なバイアス電圧（Ｖｂｉａｓ）を用いてバイアスされる）。高バイアス電圧Ｖｂｉａｓに起因して、制御トランジスタ１７８は、非短絡事象の間、ＯＦＦ状態で維持される。
【００１７】
短絡事象の間、Ｖｏｕｔは減少し始め、負荷電流１３０は増大し始める。こうしたＶｏｕｔにおける減少が、誤差電圧における増大を生じさせ、ゲート端子１５６におけるゲート電圧は減少し始める。増幅器回路１４０における第１のバイアス電流源１７０及び第２のバイアス電流源１７６は、一定のバイアス電流を生成するように構成され、第２のレジスタ１７２の抵抗Ｒ２は、第１のレジスタ１６６の抵抗Ｒ１より小さい。感知トランジスタ１６４が、パススイッチ１０５のゲート電圧が閾値低電圧を下まわって減少した（又は、パススイッチ１０５のソース・ゲート電圧が閾値高電圧より大きくなった）ことを感知すると、感知トランジスタ１６４は、ノード１８８での電圧を、（例えば、Ｖｄｄ未満に）減少させ、増幅器回路１４０のノード１８６での電圧と実質的に等しくさせ得る。増幅器回路１４０は、バイアス電圧（Ｖｂｉａｓ）を用いて、増幅器回路１４０の出力ノード１９０をバイアスする。バイアス電圧Ｖｂｉａｓ（低バイアス電圧）は、ドライバトランジスタ１５８によって要求される高プルダウン電流が、制御トランジスタ１７８を介して提供され、それによってレジスタ１６０を介する電流を制限するように、制御トランジスタ１７８のゲート端子をバイアスするために用いられる。レジスタ１６０を通って流れる電流を制限するこうした現象により、パススイッチ１０５のソース・ゲート電圧のクランプダウンが生じる。従って、低バイアス電圧Ｖｂｉａｓに起因して、制御トランジスタ１７８は、ＯＮ状態に切り替えられ、レジスタ１６０を通って流れる高プルダウン電流をバイパスし、それに応じてパススイッチ１０５のソース・ゲート電圧はクランプされ、最大負荷電流が（例えば、短絡事象に起因して）制限される。このように、高プルダウン電流をバイパスするために制御トランジスタ１７８を用いること、及びレジスタ１６０の抵抗を減少させることによって、短絡事象において電圧レギュレータ１００が保護される。
【００１８】
しかしながら、図１に関して説明される短絡保護方式は、電圧レギュレータ１００の電流消費を増加させる。例えば、たとえパススイッチ１０５のソース・ゲート電圧がクランプされる場合であっても、ドライバ回路１２０は、パススイッチ１０５にドライバトランジスタ１５８によって要求される高プルダウン電流を引き込む。
【００１９】
本技術の様々な例示的実施形態は、電圧レギュレータにおいて短絡保護を提供することが可能なソリューション、及び電圧レギュレータにおいて電流消費の低減を提供することが可能なソリューションを提供し、これらのソリューションは、現在利用可能な利点を提供することに加えて、前述の制限及び他の制限を克服する。様々な例示的実施形態を、図２〜図４に関連して説明する。
【００２０】
図２を参照すると、或る実施形態に従った、第１の例示的電圧レギュレータを表す回路のブロック図が示される。この例において、入力電圧と出力電圧との間の最小電圧差（飽和電圧とも呼ばれる）で、及び低減された電流消費で、動作するように設計される、低ドロップアウト（ＬＤＯ）電圧レギュレータなどの電圧レギュレータ２００が示される。電圧レギュレータ２００は、パススイッチ２０５、電圧誤差増幅器２１０、基準電源２１５、ドライバ回路２２０、短絡保護回路２２５、及びキャパシタ２３０を含む。パススイッチ２０５は、バッテリ又はアダプタなどの電源２３４を、負荷に対して電気的に結合及び結合解除する。パススイッチ２０５は、ソース端子２３６、ドレイン端子２３８、及びゲート端子２４０を含み、電源（Ｖｄｄ）及びゲート端子２４０で受信される駆動信号に応答して負荷電流２３２を提供するように構成される。例えば、パススイッチ２０５は、ソース端子２３６とゲート端子２４０との間の電圧差（駆動信号に依存する）に基づいて、負荷電流を提供する。図２のこの例示的実施形態において、パススイッチ２０５は、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタとして示される。また、例えば、パススイッチ２０５は、ｎ型金属酸化物半導体（ＮＭＯＳ）などの他のタイプのＭＯＳスイッチを用いて構成可能である。他の形態において、パススイッチ２０５は、バイポーラ接合トランジスタ、又は、ダイオードと他の能動及び受動電子素子との他の組み合わせを用いても、構成可能である。短絡保護回路２２５は、感知回路２４２、増幅器回路２４４、及び制御回路２４６をさらに含む。
【００２１】
ソース端子２３６は電源２３４に結合され、ドレイン端子２３８はキャパシタ２３０に結合され（出力端子２４８における接続を参照）、またゲート端子２４０は、パススイッチ２０５の動作を制御するための駆動信号を受信するために、ドライバ回路２２０に結合される。ドライバ回路２２０は、電源２３４、電圧誤差増幅器２１０の出力端子２５０、及び制御回路２４６に結合される。感知回路２４２は、電源２３４、ゲート端子２４０、ドレイン端子２３８、及び増幅器回路２４４に結合される。増幅器回路２４４は、電源２３４と接地端子２５２との間に結合される。増幅器回路２４４の制御回路２４６との結合は、増幅器回路２４４の出力ノード２５４において示される。制御回路２４６は、接地端子２５２にも結合される。キャパシタ２３０及び負荷電流２３２は、ドレイン端子２３８（ノード２４８における接続を参照）と接地端子２５２との間で結合される。
【００２２】
或る例において、電源電圧（Ｖｄｄ）は、電源２３４によって生成されるレギュレートされていない入力電圧である。パススイッチ２０５は、出力電圧（レギュレートされた出力電圧）として、Ｖｄｄを出力端子２４８に渡すために用いられる、電圧レギュレータ２００における直列パススイッチである。Ｖｏｕｔを一定レベルで維持するために、Ｖｏｕｔは、フィードバック経路として電圧誤差増幅器２１０の反転入力２５８にフィードされる。基準電源２１５は、電圧誤差増幅器２１０の非反転入力２５６に提供される基準電圧（例えば、安定基準電圧Ｖｒｅｆ）を生成する。電圧誤差増幅器２１０は、誤差電圧（Ｖｅｒｒｏｒ）を生成するために、ＶｒｅｆをＶｏｕｔと比較する。「誤差電圧」とは、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの比較に基づいて生成される、増幅された差動電圧を指す。ドライバ回路２２０は、誤差電圧（Ｖｅｒｒｏｒ）に応答し、駆動信号を提供する。駆動信号は、一定レベルでのＶｏｕｔの生成を制御するために、パススイッチ２０５のゲート端子２４０において受信される。しかしながら、電圧レギュレータ１００の始動の間、或いは、テスト中のはんだ短絡などの事故又は故障状態の間、電圧レギュレータ２００は短絡事象に入る傾向がある。
【００２３】
短絡保護を提供するために、電圧レギュレータ２００は短絡保護回路２２５を含む。図２の例示的実施形態において、短絡保護回路２２５は、感知回路２４２、増幅器回路２４４、及び制御回路２４６を含む。非短絡事象（「通常動作」とも呼ばれる）の間、感知回路２４２は、任意の増加又は減少（それぞれ、それに応じたパススイッチ２０５のソース・ゲート電圧の減少又は増加）など、パススイッチ２０５のゲート電圧における任意の変化を感知する。増幅器回路２４４は、感知回路２４２から受信した感知信号に応答して、出力ノード２５４においてバイアス電圧（Ｖｂｉａｓ）を生成するように構成される。通常動作状態の間、ＶｂｉａｓはＶｄｄとほぼ等価である。この例示的において、Ｖｂｉａｓ（Ｖｄｄとほぼ等価の電圧）に応答して、制御回路２４６は低抵抗を与える。例えば制御回路２４６は、低抵抗を提供するように、通常動作の間ＯＮ状態に切り替えられる、１つ又は複数のＭＯＳトランジスタ又はスイッチを含むことができる。従って、通常動作の間、制御回路２４６によってドライバ回路２２０に与えられる経路が、低抵抗の経路である。
【００２４】
短絡事象の間、Ｖｏｕｔ（出力端子２４８での電圧）はゼロボルトへと減少し始め、パススイッチ２０５のゲート端子２４０でのゲート電圧（「駆動信号」とも呼ばれる）は低下する。例えば、短絡事象においてＶｏｕｔが０Ｖに向かって減少するにつれて、誤差電圧（Ｖｅｒｒｏｒ）は増大し、ドライバ回路２２０によって要求されるプルダウン電流も増大し、それによって、ゲート端子２４０でのゲート電圧（「Ｖｇａｔｅ」とも呼ばれる）の減少が生じる。感知回路２４２は、Ｖｇａｔｅにおける減少（それに応じたパススイッチ２０５のソース・ゲート電圧（Ｖｓｇ）の増大）の感知など、パススイッチ２０５のＶｇａｔｅにおける任意の変化を感知する。一実施形態において、増幅器回路２４４は、感知回路２４２から受信した感知信号に応答して、出力ノード２５４においてバイアス電圧（Ｖｂｉａｓ）を生成するように構成される。この例示的実施形態において、制御回路２４６は、Ｖｂｉａｓに基づき、高抵抗を与えるようにされる。例えば、制御回路２４６は、短絡事象の間ＯＦＦ状態に切り替えられ、高抵抗を提供する、１つ又は複数のＭＯＳトランジスタ又はスイッチを含み得る。従って、短絡事象の間、制御回路２４６によってドライバ回路２２０に与えられる経路は、電圧レギュレータ２００の非短絡事象の間に与えられる抵抗より大きな抵抗を有する、高抵抗の経路である。高抵抗経路は、ドライバ回路２２０を介する電流（例えば、プルダウン電流）をクランプする。ドライバ回路２２０を介するプルダウン電流をクランプすることによって、ドライバ回路２２０をデジェネレイト（degenerating）するプロセスが提供される。ドライバ回路２２０におけるプルダウン電流がクランプされるので、パススイッチ２０５のソース・ゲート電圧（Ｖｓｇ）がクランプされ、それに応じて負荷電流（例えば、短絡電流）が制限される。
【００２５】
電圧レギュレータ２００における短絡事象の間、制御回路２４６によってより高い抵抗を与えることにより、ドライバ回路２２０において電流がクランプ（例えば、低減）され、一方、電圧レギュレータ１００では、ドライバ回路１２０を介する過電流のみが並列プルアップ経路（例えば、制御回路１４５）によってバイパスされる。したがって、電圧レギュレータ２００における電流消費は、電圧レギュレータ１００における電流消費に比べて低減される。このようにして、制御回路２４６は、ドライバ回路２２０に高抵抗経路を提供し、それによって電圧レギュレータ２００における短絡保護を提供する。また、内部ドミナントポール（internal dominant pole）に対する電圧レギュレータ２００の安定性は、短絡事象の間の電圧レギュレータ１００に比べて改善される。例えば、ドライバ回路２２０の相互コンダクタンス（ｇｍ）によって、電圧レギュレータ２００の利得帯域幅が決定され、本開示では、短絡事象の間、ドライバ回路２２０をデジェネレイトすることによって、ドライバ回路２２０の相互コンダクタンス（ｇｍ）が低減される。
【００２６】
図３を参照して、電圧レギュレータ（例えば、電圧レギュレータ２００）のいくつかの例示的実施形態も説明する。
【００２７】
図３を参照すると、ある実施形態に従った、第２の例示的電圧レギュレータの回路図が示されている。この例示的実施形態において、入力電圧と出力電圧との間の最小電圧差（飽和電圧とも呼ばれる）で動作するように設計される、低ドロップアウト（ＬＤＯ）電圧レギュレータなどの電圧レギュレータ３００が示されている。電圧レギュレータ３００は、パススイッチ３０２、電圧誤差増幅器３０４、基準電源３０６、ドライバ回路３０８、短絡保護回路３１０、及びキャパシタ３１２を含む。電圧レギュレータ３００は負荷電流３１４を提供する。パススイッチ３０２は、駆動信号に基づいて、バッテリ又はアダプタなどの電源３１６を、負荷に対して電気的に結合するか又は電気的に結合解除するように構成される。パススイッチ３０２は、第１の端子３１８、第２の端子３２０、及び第３の端子３２２を含む。ドライバ回路３０８は、ドライバトランジスタ３２４及びレジスタ３２６を含む。短絡保護回路３１０はさらに、感知回路３２８、増幅器回路３３０、及び制御回路３３２を含む。感知回路３２８は感知トランジスタ３３４を含む。増幅器回路３３０は、第１の増幅器回路３３６及び第２の増幅器回路３３８を含む。第１の増幅器回路３３６は、第１のレジスタ３４０、第１のトランジスタ３４２、及び第１のバイアス電流源３４４を含む。第２の増幅器回路３３８は、第２のレジスタ３４６、第２のトランジスタ３４８、及び第２のバイアス電流源３５０を含む。制御回路３３２は、制御トランジスタ３５２及び制御レジスタ３５４を含む。一例において、パススイッチ３０２、感知トランジスタ３３４、第１のトランジスタ３４２、及び第２のトランジスタ３４８は、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタである。例えば、パススイッチ３０２、感知トランジスタ３３４、第１のトランジスタ３４２、及び第２のトランジスタ３４８は、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタなど、他のタイプのＭＯＳスイッチを用いて構成可能である。他の形態において、パススイッチ３０２、感知トランジスタ３３４、第１のトランジスタ３４２、及び第２のトランジスタ３４８は、バイポーラ接合トランジスタ、又は、ダイオードと他の能動及び受動素子との他の組み合わせを用いて構成されてもよい。一例において、ドライバトランジスタ３２４及び制御トランジスタ３５２は、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタである。例えば、ドライバトランジスタ３２４及び制御トランジスタ３５２は、ｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタなどの他のタイプのＭＯＳスイッチを用いて構成可能である。他の形態において、ドライバトランジスタ３２４及び制御トランジスタ３５２は、バイポーラ接合トランジスタ、又は、ダイオードと他の能動及び受動素子との他の組み合わせを用いても、構成可能である。
【００２８】
第１の端子３１８は電源３１６に結合され、第２の端子３２０は出力端子３５６に結合され、第３の端子３２２はドライバトランジスタ３２４及びレジスタ３２６に結合される（ノード３５８における接続を参照）。キャパシタ３１２は、第２の端子３２０（出力端子３５６を参照）と接地端子３６６と負荷電流３１４との間に結合される。ドライバトランジスタ３２４は、第１のノード３６０、第２のノード３６２、及び第３のノード３６４を含む。レジスタ３２６は、電源３１６と、ドライバトランジスタ３２４の第１のノード３６０との間に結合される（ノード３５８における接続を参照）。ドライバトランジスタ３２４の第２のノード３６２は、接地端子３６６に結合され、ドライバトランジスタ３２４の第３のノード３６４は、電圧誤差増幅器３０４の出力端子３６８に結合される。感知トランジスタ３３４は、ソース端子３７０（感知回路３２８の端子）、ドレイン端子３７２、及びゲート端子３７４を含む。感知トランジスタ３３４のゲート端子３７４は、第３の端子３２２に結合され（ノード３５８における接続を参照）、感知トランジスタ３３４のドレイン端子３７２は、パススイッチ３０２の第２の端子３２０に結合される。第１のレジスタ３４０は、電源３１６と、第１のトランジスタ３４２のソース端子とに結合される（ノード３７６における接続を参照）。第１のバイアス電流源３４４は、第１のトランジスタ３４２のドレイン端子と、接地端子３６６との間に結合される。第１のトランジスタ３４２のドレイン端子は、第１のトランジスタ３４２のゲート端子に結合される。或る例において、第１のトランジスタ３４２はダイオード接続トランジスタである。
【００２９】
第２のレジスタ３４６は、電源３１６と、第２のトランジスタ３４８のソース端子とに結合される（ノード３７８における接続を参照）。第２のバイアス電流源３５０は、第２のトランジスタ３４８のドレイン端子と接地端子３６６との間に結合される。第２のバイアス電流源３５０の第２のトランジスタ３４８のドレイン端子との結合は、増幅器回路３３０の出力ノード３８０において示される。第２のトランジスタ３４８のソース端子はさらに、感知トランジスタ３３４のソース端子３７０に結合され（ノード３７８における接続を参照）、第２のトランジスタ３４８のゲート端子が、第１のトランジスタ３４２のゲート端子に結合される。制御トランジスタ３５２は、ドレインノード３８２、ソースノード３８４、及びゲートノード３８６を含む。制御トランジスタ３５２のドレインノード３８２は、ドライバトランジスタ３２４の第２のノード３６２に結合され、制御トランジスタ３５２のソースノード３８４は、接地端子３６６に結合され、制御トランジスタ３５２のゲートノード３８６は、増幅器回路３３０の第２のトランジスタ３４８のドレイン端子に結合される（出力ノード３８０における接続を参照）。
【００３０】
下記で、電圧レギュレータ３００の働きのいくつかの例示的実施形態を説明する。或る例において、電源３１６によって生成される電源電圧（Ｖｄｄ）は、レギュレートされていない入力電圧であり得る。パススイッチ３０２は、出力端子３５６における出力電圧（「Ｖｏｕｔ」と呼ばれるレギュレートされた出力電圧）として、Ｖｄｄを出力端子３５６に渡すために用いられる、電圧レギュレータ３００における直列パススイッチである。Ｖｏｕｔを一定レベルで維持するために、Ｖｏｕｔは、フィードバック経路を介して電圧誤差増幅器３０４の反転入力３９０にフィードされる。基準電源３０６は、電圧誤差増幅器３０４の非反転入力３８８に提供される基準電圧（例えば、Ｖｒｅｆと呼ばれる安定基準電圧）を生成する。電圧誤差増幅器３０４は、ＶｒｅｆとＶｏｕｔとの差に基づいて誤差電圧（Ｖｅｒｒｏｒ）を生成するために、ＶｒｅｆとＶｏｕｔを比較する。「誤差電圧」とは、ＶｒｅｆとＶｏｕｔの比較に基づいて生成される増幅された差動電圧を指す。ドライバトランジスタ３２４は、誤差電圧Ｖｅｒｒｏｒに応答して、パススイッチ３０２の第３の端子３２２（ゲート端子）を適切な動作ポイント（例えば、駆動信号及びパススイッチ３０２のＶｓｇ）まで駆動し、次に、出力端子３５６において一定のＶｏｕｔを生成するようにＶｏｕｔを調整する。動作ポイント又はＶｄｄが変化するにつれて、電圧誤差増幅器３０４は、出力端子３５６における一定のＶｏｕｔを維持するために、パススイッチ３０２の第３の端子３２２における電圧を変調する。電圧レギュレータ３００の始動の間、或いは、テスト中のはんだ短絡などの事故又は故障状態の間、電圧レギュレータ３００は短絡事象に入る傾向があり、これは他の回路素子との組み合わせで短絡保護回路３１０によって排除される。
【００３１】
短絡保護を提供するため、電圧レギュレータ３００は短絡保護回路３１０を含む。図３の例示的実施形態において、短絡保護回路３１０は、感知回路３２８、増幅器回路３３０、及び制御回路３３２を含む。一実施形態において、増幅器回路３３０における第１のバイアス電流源３４４及び第２のバイアス電流源３５０は、一定のバイアス電流を生成するように構成される。第２のレジスタ３４６の抵抗（Ｒ２）は、第１のレジスタ３４０の抵抗（Ｒ１）より小さく、ノード３７６での電圧（第１の電圧）はノード３７８での電圧（第２の電圧）よりも実質的に低い。
【００３２】
非短絡事象（「通常動作」とも呼ばれる）の間、感知回路３３４は、任意の増加又は減少（それぞれ、それに応じたパススイッチ３０２のソース・ゲート電圧（Ｖｓｇ）の減少又は増加）など、パススイッチ３０２のゲート電圧（第３の端子３２２の電圧）における任意の変化を感知する。増幅器回路３３０は、感知トランジスタ３３４から受信する感知信号に応答して、出力ノード３８０においてバイアス電圧（Ｖｂｉａｓ）を生成するように構成される。通常動作状態の間、ＶｂｉａｓはＶｄｄとほぼ等価である。この例示的実施形態において、Ｖｂｉａｓ（Ｖｄｄ、高バイアス電圧とほぼ等価の電圧）に基づき、制御トランジスタ３５２（ＮＭＯＳトランジスタ）は低抵抗を与える。例えば、制御トランジスタ３５２は、通常動作の間ＯＮ状態を達成し（例えば、ＯＮ状態に切り替えられ）、低ＯＮ抵抗を提供する。それに応じて、通常動作の間、制御回路３３２によってドライバトランジスタ３２４に与えられる経路が、低抵抗経路である。
【００３３】
短絡事象の間、Ｖｏｕｔ（出力端子３５６での電圧）はゼロボルトへと減少し始め、パススイッチ３０２の第３の端子３２２でのゲート電圧（「駆動信号」とも呼ばれる）は低下する。例えば、短絡事象においてＶｏｕｔが０Ｖに向かって減少するにつれて、誤差電圧（Ｖｅｒｒｏｒ）は増大し、ドライバトランジスタ３２４によって要求されるプルダウン電流も増大し、それによって、第３の端子３２２でのゲート電圧（「Ｖｇａｔｅ」とも呼ばれる）の減少が生じる。感知トランジスタ３３４は、任意の減少（それに応じた、パススイッチ３０２のソース・ゲート電圧の増大）など、パススイッチ３０２のゲート電圧における任意の変化を感知する。感知トランジスタ３３４は、パススイッチ３０２を介して電流をミラーリングし、それに応じて、負荷電流３１４が増大する場合、感知電流（第３の端子３２２から感知トランジスタ３３４によって感知される）も増大する。感知電流におけるこうした増大により、ノード３７８における電圧を、（Ｖｄｄより小さく）減少させること、及び、増幅器回路３３０のノード３７６における電圧と実質的に等しくすることが可能である。増幅器回路３３０は、感知回路３２８から受信した感知信号（ノード３７８における電圧は感知信号である）に応答して、出力ノード３８０においてバイアス電圧（Ｖｂｉａｓ）を生成するように構成される。短絡事象の間、或る例において、Ｖｂｉａｓ（低バイアス電圧）は、制御回路３３２がドライバ回路３０８への高抵抗経路を提供（又は、高抵抗経路として作用）できるようにする、電圧である。この例示的実施形態において、低Ｖｂｉａｓに基づき、制御トランジスタ３５２は高抵抗を与えるようになる。例えば、制御トランジスタ３５２は、短絡事象の間（Ｖｂｉａｓが制御トランジスタ３５２のゲートノード３８６にフィードされる際）、ＯＦＦ状態に切り替えられ、制御トランジスタ３５２は高抵抗を提供する。それに応じて、短絡事象の間、制御回路３３２（制御トランジスタ３５２及び制御レジスタ３５４の組み合わせ）によってドライバトランジスタ３２４に与えられる経路は、高抵抗の経路である。高抵抗経路は、ドライバトランジスタ３２４によって要求される電流の量をクランプ（又は制限）し、それに応じて、パススイッチ３０２の第１及び第３の（それぞれ、ソース及びゲート）端子（それぞれ、３１８及び３２２）の両端間の電圧ドロップがより小さくなる。したがって、パススイッチ３０２のソース・ゲート電圧（Ｖｓｇ）はクランプされ、負荷電流（短絡電流）は制限される。ドライバ回路３０８において要求される電流が短絡事象の間クランプされるため、電圧レギュレータ３００における電流消費は、電圧レギュレータ１００における電流消費に比べて低減される。このようにして、ドライバ回路３０８のドライバトランジスタ３２４への高抵抗経路を提供するために制御トランジスタ３５２を用いることにより、電圧レギュレータ３００に短絡保護が提供される。
【００３４】
或る例において、短絡事象の間、増幅器回路３３０のノード３７６における電圧（例えば、Ｖｘ）をノード３７８における電圧（例えば、Ｖｙ）と実質的に等しくできることによって、ドライバ回路３０８への高抵抗経路を提供するために、低バイアス電圧（Ｖｂｉａｓ）が生成される。１つの形態において、第２のレジスタ３４６の抵抗（Ｒ２）は、第１のレジスタ３４０の抵抗（Ｒ１）より小さい。例えば、Ｒ２はＲ１の１０分の１の値を有することができる（例えば、Ｒ２
2017523530.tif 000003
Ｒ１／１０）。したがって、Ｒ１＝１０Ｒ２であり、第１のバイアス電流源３４４及び第２のバイアス電流源３５０についてのバイアス電流が１マイクロアンペア（μＡ）であると想定することにより、下記の数式のように、短絡事象が生じる負荷電流３１４を決定することが可能であり、
Ｖｘ＝１μＡ×Ｒ１      （１）
Ｖｙ＝１μＡ×（Ｒ１／１０）＋（Ｉｌｏａｄ／Ｎ）×（Ｒ１／１０）      （２）
上式において、Ｉｌｏａｄは負荷電流３１４であり、Ｎは、パススイッチ３０２及び感知トランジスタ３３４のサイズの比である。
【００３５】
Ｖｘ＝Ｖｙの場合、下記の数式（３）のように、数式（１）及び（２）は同等と見なされる。
１μＡ×Ｒ１＝１μＡ×（Ｒ１／１０）＋（Ｉｌｏａｄ／Ｎ）×（Ｒ１／１９）    （３）
したがって、
Ｉｌｏａｄ＝９×μＡ×Ｎ      （４）
である。
【００３６】
Ｎ＝１０００の場合、Ｉｌｏａｄ＝９×μＡ×１０００である。したがって、この例において、短絡事象は、９×μＡ×１０００の負荷電流で生じ、Ｖｂｉａｓは、ドライバ回路３０８への高抵抗経路を提供する電圧に等しくなる。Ｒ１、Ｒ２、Ｉｌｏａｄ、Ｉｂｉａｓ、及びＮの間の関係についての一般式は、下記の数式（５）のように決定可能であり、
Ｉｌｏａｄ＝Ｎ×（（Ｒ１／Ｒ２）−１）×Ｉｂｉａｓ      （５）
上式で、Ｉｂｉａｓは、第１のバイアス電流源３４４又は第２のバイアス電流源３５０によって生成されるバイアス電流である。
【００３７】
Ｖｂｉａｓは短絡事象において低下するため、Ｖｂｉａｓは制御トランジスタ３５２にＯＦＦ状態を達成させ、それによって、ドライバ回路３０８の経路において高抵抗を与え、ドライバ回路３０８における電流をクランプする。電流がドライバ回路３０８においてクランプされるので、パススイッチ３０２のＶｓｇもクランプされ、それに応じて短絡電流（短絡事象における負荷電流）は制限される。
【００３８】
図４は、それぞれ図２及び図３に関連して説明したような電圧レギュレータ２００又は３００などの、電圧レギュレータにおいて短絡保護を提供する例示的方法４００のフローチャートである。電圧レギュレータの一例は低ドロップアウト（ＬＤＯ）電圧レギュレータである。ＬＤＯ電圧レギュレータは、最小入力出力差動電圧を用いて動作する線形レギュレータである。ポータブル電子デバイスの例は、これらに限定されないが、携帯電話、ラップトップ、デジタルカメラ、タブレット、及びポータブルゲームデバイスである。
【００３９】
４０２で、方法４００は、負荷を駆動するため駆動信号に基づいてパススイッチによって出力電圧を生成することを含む。パススイッチ（例えば、パススイッチ２０５又はパススイッチ３０２）は、第１の端子、第２の端子、及び第３の端子を含み、第１の端子は電源に結合され、第２の端子は負荷に結合される。出力電圧は、パススイッチのＯＮ状態において電源を負荷と電気的に結合することによって、及び、パススイッチのＯＦＦ状態において電源を負荷から電気的に結合解除することによって、第３の端子で受信される駆動信号に応答して第２の端子において生成される。パススイッチは、パススイッチのドライバ回路（例えば、ドライバ回路２２０又はドライバ回路３０８）からの駆動信号に応答して、出力電圧を生成するように構成される。
【００４０】
４０４で、出力電圧と基準電圧との差に基づき、ドライバ回路によって駆動信号が提供される。ドライバ回路は、パススイッチの第３の端子に結合される。例示的な一実施形態において、出力電圧と基準電圧との差に基づいて誤差信号を生成するために誤差増幅器が実装可能であり、駆動信号は誤差信号に基づいて生成される。例示的な一実施形態において、基準電圧及び出力電圧は、誤差電圧を決定するために電圧誤差増幅器２１０又は３０４（図２及び図３参照）などによって比較される。次いでパススイッチは、ドライバトランジスタ３２４（図３参照）によって提供される駆動信号などによって駆動され、駆動信号は誤差電圧に基づいて生成される。
【００４１】
４０６で、方法４００は、電圧レギュレータの短絡事象において負荷電流を制御することを含む。例示的実施形態において、動作４０６は、動作４０８及び４１０において実行される。例示的実施形態において、４０８で、方法４００は第３の端子で受信された駆動信号を感知することを含む。４１０で、方法４００は、駆動信号の感知に基づいて、電圧レギュレータの短絡事象の間、高抵抗経路をドライバ回路に提供することを含む。ドライバ回路に提供される高抵抗経路により、ドライバ回路における電流のクランプが可能となり、それによって第１の端子と第３の端子との間の電圧差がクランプされる。第１の端子と第３の端子との間の電圧差（例えば、パススイッチのソース・ゲート電圧）がクランプ（例えば、低減）されるので、短絡事象における負荷電流も制限（例えば、低減）される。さらに方法４００は、非短絡事象の間、低抵抗経路をドライバ回路に提供することを含む。
【００４２】
例示的実施形態において、短絡事象における負荷電流は、短絡保護回路（例えば、短絡保護回路２２５又は３１０）によって制御され、短絡保護回路は、感知回路、増幅器回路、並びに、制御トランジスタとレジスタとを含む制御回路を含む。感知回路は、第３の端子及び第２の端子でパススイッチに結合される。増幅器回路は、感知回路と制御回路との間に結合される。第３の端子での駆動信号は、感知信号を提供するために感知される。感知された信号に応答して、（増幅器回路の）出力ノードにバイアス電圧が提供される。低抵抗経路又は高抵抗経路のうちの１つをドライバ回路に提供することによるバイアス電圧に応答して、制御回路によって、ドライバ回路における電流（プルダウン電流）がそれに応じて制限される。高バイアス電圧は、電源の電圧に等しく、制御回路に低抵抗経路を提供させる。例示的実施形態において、短絡事象の間、バイアス電圧は低バイアス電圧として提供される。低バイアス電圧は電源の電圧より低く、低バイアス電圧は、制御回路に高抵抗経路を提供させる。例示的実施形態において、負荷電流は、高バイアス電圧に基づいて制御回路の制御トランジスタをＯＮに切り替えることにより、非短絡事象の間、低抵抗経路をドライバ回路に提供することによって、及び、低バイアス電圧に基づいて制御回路の制御トランジスタをＯＦＦに切り替えることにより、短絡事象の間、高抵抗経路をドライバ回路に提供することによって、さらに制御される。高抵抗経路は、第１の端子と第３の端子との間の電圧差をクランプするように、及び、それによって、短絡事象の間、負荷電流を制限するように構成される。
【００４３】
例示的実施形態の１つ又は複数の利点は、短絡事象の間、パススイッチのドライバ回路に対して高抵抗経路を提供すること、及び、パススイッチのソース・ゲート電圧をクランプすることによって、電圧レギュレータにおいて短絡保護を提供することを含む。電圧レギュレータの短絡保護回路は、負荷電流が非短絡事象についての閾値電流より低いとき、ドライバ回路に低抵抗経路を提供し、負荷電流が短絡事象についての閾値電流より高いとき、ドライバ回路に高抵抗経路を提供する。高抵抗経路はさらに、短絡事象の間、負荷電流を制限する。短絡事象の間増大するパススイッチのソース・ゲート電圧も、高抵抗経路に起因して減少する。従って、ドライバ回路によって要求される高プルダウン電流は、ドライバ回路におけるドライバトランジスタをデジェネレイトすることによって制限され、電圧レギュレータにおける静止電流も低減され、それによって電圧レギュレータにおける電流消費が減少する。電流消費の低減を達成することによって、電圧レギュレータを用いる電子デバイスのバッテリ寿命が延長される。短絡保護回路を用いることによって、短絡事象の間、ドライバ回路の相互コンダクタンス（ｇｍ）が低減し、それによって、利得帯域幅が低減し、短絡事象の間の電圧レギュレータに関する安定性の問題が回避される。
【００４４】
本明細書で説明する様々な回路は、ハードウェア回路要素（例えば、相補型金属酸化物半導体（ＣＭＯＳ）ベースの論理回路要素）、ファームウェア、ソフトウェア、並びに／或いは、ハードウェア、ファームウェア、及び／又はソフトウェア（例えば、機械可読媒体において具現化される）の任意の組み合わせを用いて、イネーブル及び動作され得る。例えば、様々な電気的構造及び方法は、トランジスタ、論理ゲート、及び電気回路を用いて（例えば、特定用途向け集積回路（ＡＳＩＣ）回路要素及び／又はデジタル信号プロセッサ（ＤＳＰ）回路要素において）具現化され得る。
【００４５】
様々な実施形態において、別個又は個別のものとして説明及び例示された技法、デバイス、サブシステム、及び方法は、他のシステム、モジュール、技法、又は方法と組み合わせるか又は統合することができる。
【００４６】
特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態が可能である。
【図１】
2017523530.tif 000004
【図２】
2017523530.tif 000005
【図３】
2017523530.tif 000006
【図４】
2017523530.tif 000007
【国際調査報告】
2017523530.tif 000008