(57)【要約】  本発明は、モールド体（２００）と、前記モールド体（２００）に埋め込まれたオプトエレクトロニクス半導体チップ（３００）とを有する複合体（１００）を有するオプトエレクトロニクス部品（１０）に関する。導電性を有する貫通コンタクト（４００）が、前記複合体（１００）の上面（１０１）から前記複合体（１００）の裏面（１０２）まで前記モールド体（２００）に延在する。前記オプトエレクトロニクス半導体チップ（３００）の上面（３０１）は少なくとも部分的にモールド体（２００）により覆われていない。前記オプトエレクトロニクス半導体チップ（３００）は、前記上面（３０１）上に第１電気コンタクト（３１０）を有する。第１上面メタライゼーション（１１０）が、前記複合体（１００）の前記上面（１０１）上に配置され、前記第１電気コンタクト（３１０）を前記貫通コンタクト（４００）に導電的に接続する。前記オプトエレクトロニクス部品（１０）は、前記第１上面メタライゼーション（１１０）上に延在する上側絶縁層（１６０）を有する。前記オプトエレクトロニクス部品（１０）は、前記上側絶縁層（１６０）より上に配置され、前記上側絶縁層（１６０）により第１上面メタライゼーション（１１０）に対して電気的に絶縁された第２上面メタライゼーション（１２０）を有する。
2017535942.tif 000002
【特許請求の範囲】
【請求項１】
オプトエレクトロニクス部品（１０、２０、３０）であって、
モールド体（２００）と、前記モールド体（２００）に埋め込まれたオプトエレクトロニクス半導体チップ（３００）とを有する複合体（１００）を有しており、
導電性を有する貫通コンタクト（４００）が、前記複合体（１００）の上面（１０１）から前記複合体（１００）の裏面（１０２）まで前記モールド体（２００）に延在しており、
前記オプトエレクトロニクス半導体チップ（３００）の上面（３０１）は少なくとも部分的に前記モールド体（２００）により覆われておらず、
前記オプトエレクトロニクス半導体チップ（３００）は、前記上面（３０１）上に第１電気コンタクト（３１０）を有しており、
第１上面メタライゼーション（１１０）が、前記複合体（１００）の前記上面（１０１）上に配置され、前記第１電気コンタクト（３１０）を前記貫通コンタクト（４００）に導電的に接続しており、
前記オプトエレクトロニクス部品（１０、２０、３０）は、前記第１上面メタライゼーション（１１０）上に延在する上側絶縁層（１６０）を有しており、
前記オプトエレクトロニクス部品（１０、２０、３０）は、前記上側絶縁層（１６０）より上に配置され、前記上側絶縁層（１６０）により前記第１上面メタライゼーション（１１０）に対して電気的に絶縁された第２上面メタライゼーション（１２０）を有している、
オプトエレクトロニクス部品（１０、２０、３０）。
【請求項２】
前記上側絶縁層（１６０）は、前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）上にも延在している、
請求項１に記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項３】
前記上側絶縁層（１６０）は、前記複合体（１００）の前記上面（１０１）全体の上に延在している、
請求項２に記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項４】
前記第２上面メタライゼーション（１２０）は、前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）の一部分の上に延在している、
請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項５】
前記第２上面メタライゼーション（１２０）は、前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）上の出射領域上には延在しない、
請求項１から請求項４のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項６】
波長変換材料（６００）が、前記複合体（１００）の前記上面（１０１）上の前記第２上面メタライゼーション（１２０）によって完全に区画された領域（１７０）に配置されている、
請求項５に記載のオプトエレクトロニクス部品（３０）。
【請求項７】
前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）のエッジ領域（３４０）より上であって、前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）と、前記第１上面メタライゼーション（１１０）との間に下側絶縁層（１５０）が配置されている、
請求項１から請求項６のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項８】
第１裏面メタライゼーション（１３０）が、前記複合体（１００）の前記裏面（１０２）上に配置されており、前記貫通コンタクト（４００）と導電的に接続されている、
請求項１から請求項７のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項９】
前記オプトエレクトロニクス半導体チップ（３００）の前記裏面（３０２）は、前記複合体（１００）の前記裏面（１０２）上において少なくとも部分的に露出しており、
前記オプトエレクトロニクス半導体チップ（３００）は、前記裏面（３０２）上に第２電気コンタクト（３２０）を有している、
請求項１から請求項８のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項１０】
前記第２上面メタライゼーション（１２０）は、前記第２電気コンタクト（３２０）と導電的に接続されている、
請求項９に記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項１１】
第２裏面メタライゼーション（１４０）が、前記複合体（１００）の前記裏面（１０２）上に配置されており、前記第２電気コンタクト（３２０）と導電的に接続されている、
請求項９または請求項１０のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項１２】
保護ダイオード（５００）が、前記モールド体（２００）に埋め込まれており、
前記第１上面メタライゼーション（１１０）は、前記保護ダイオード（５００）と導電的に接続されている、
請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項１３】
前記第２裏面メタライゼーション（１４０）は、前記保護ダイオード（５００）と導電的に接続している、
請求項１１または請求項１２のいずれかに記載のオプトエレクトロニクス部品（１０、２０、３０）。
【請求項１４】
オプトエレクトロニクス部品（１０、２０、３０）を製造するための方法であって、
上面（３０１）上に第１電気コンタクト（３１０）を備えるオプトエレクトロニクス半導体チップ（３００）を設け、
複合体（１００）を形成するために、少なくとも前記上面（３０１）が部分的に覆われないように、前記オプトエレクトロニクス半導体チップ（３００）をモールド体（２００）内に埋め込み、
前記複合体（１００）の上面（１０１）から前記複合体（１００）の裏面（１０２）まで前記モールド体（２００）に延在する、導電性を有する前記貫通コンタクト（４００）設け、
前記第１電気コンタクト（３１０）を前記貫通コンタクト（４００）に導電的に接続する第１上面メタライゼーション（１１０）を、前記複合体（１００）の前記上面（１０１）上に設け、
前記第１上面メタライゼーション（１１０）上に延在する上側絶縁層（１６０）を設け、
前記上側絶縁層（１６０）により前記第１上面メタライゼーション（１１０）に対して電気的に絶縁された第２上面メタライゼーション（１２０）を、前記上側絶縁層（１６０）より上に設ける、方法。
【請求項１５】
前記上側絶縁層（１６０）は、前記複合体（１００）の前記上面（１０１）全体の上に延在するように設けられる、
請求項１４に記載の方法。
【請求項１６】
前記第２上面メタライゼーション（１２０）は、前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）の出射領域に延在しないように設けられる、
請求項１４または請求項１５のいずれかに記載の方法。
【請求項１７】
前記第２上面メタライゼーション（１２０）を設けるために、
フォトレジストの層を前記上側絶縁層（１６０）上に配置し、
前記フォトレジストの層の一部を露光するために前記オプトエレクトロニクス半導体チップ（３００）を動作させ、
露光した前記フォトレジストの層の一部を前記上側絶縁層（１６０）上に残しつつ、前記上側絶縁層（１６０）の一部分を暴露するために前記フォトレジストの一部分を取り除き、
前記フォトレジストの層上、および前記上側絶縁層（１６０）の暴露された前記一部分上に金属層を設け、
前記フォトレジストの層および前記フォトレジストの層上に配置された前記金属層の部分を取り除く、
請求項１６に記載の方法。
【請求項１８】
前記複合体（１００）の前記上面（１０１）上において、前記第２上面メタライゼーション（１２０）により完全に区画された領域（１７０）に波長変換材料（６００）を配置する、
請求項１６または請求項１７のいずれかに記載の方法。
【請求項１９】
前記第１上面メタライゼーション（１１０）を設ける前に、
前記オプトエレクトロニクス半導体チップ（３００）の前記上面（３０１）のエッジ領域（３４０）より上に下側絶縁層（１５０）を配置する、
請求項１４から請求項１８のいずれかに記載の方法。
【請求項２０】
前記貫通コンタクト（４００）は、前記モールド体（２００）内に前記オプトエレクトロニクス半導体チップ（３００）と共に埋め込まれる、
請求項１４から請求項１９のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項１に記載のオプトエレクトロニクス部品、および特許請求項１４に記載のオプトエレクトロニクス部品の製造方法に関する。
【背景技術】
【０００２】
従来より、種々の異なるハウジングを有するオプトエレクトロニクス部品、例えば発光ダイオード部品が知られている。一例として、オプトエレクトロニクス半導体チップが支持ハウジング素子を形成するモールド体に埋め込まれたオプトエレクトロニクス部品が知られている。そのようなオプトエレクトロニクス部品は非常に小さな外形寸法を有する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、オプトエレクトロニクス部品を提供することを目的とする。本目的は、請求項１の特徴を有するオプトエレクトロニクス部品によって達成される。また、本発明は、オプトエレクトロニクス部品の製造方法を提供することを目的とする。本目的は、請求項１４の特徴を有する方法によって達成される。従属請求項には、さまざまな修正形態が記載されている。
【０００４】
オプトエレクトロニクス部品は、モールド体と、モールド体に埋め込まれたオプトエレクトロニクス半導体チップとを有する複合体を有する。導電性を有する貫通コンタクトが、複合体の上面から複合体の裏面までモールド体に延在する。オプトエレクトロニクス半導体チップの上面は少なくとも部分的にモールド体により覆われていない。オプトエレクトロニクス半導体チップは、上面上に第１電気コンタクトを有する。第１上面メタライゼーションが、複合体の上面上に配置され、第１電気コンタクトを貫通コンタクトに導電的に接続する。本オプトエレクトロニクス部品は、第１上面メタライゼーション上に延在する上側絶縁層を有する。本オプトエレクトロニクス部品は、上側絶縁層より上に配置され、上側絶縁層により第１上面メタライゼーションに対して電気的に絶縁された第２上面メタライゼーションを有する。
【０００５】
本オプトエレクトロニクス部品の複合体の上面上に配置された第２上面メタライゼーションは、本オプトエレクトロニクス部品の複合体の上面の反射性を高める反射ミラー層を形成してもよい。この結果、複合体の上面上の吸収損失を抑えることができ、また、この結果、本オプトエレクトロニクス部品の効率化を図ることができ、効果的である。
【０００６】
本オプトエレクトロニクス部品の複合体の上面上に配置された第２上面メタライゼーションは、本オプトエレクトロニクス部品の複合体を構成する材料の過度の経時劣化を防ぐようにしてもよく、その場合、本オプトエレクトロニクス部品の耐用年数を延ばすことができ、効果的である。本オプトエレクトロニクス部品の他の有機系の構成要素、例えば上側絶縁層の過度の経時劣化を第２上面メタライゼーションにより防ぐようにしてもよい。
【０００７】
本オプトエレクトロニクス部品の一実施形態においては、上側絶縁層は、オプトエレクトロニクス半導体チップの上面上にも延在している。これにより、上側絶縁層の製造を簡素化でき、効果的である。
【０００８】
本オプトエレクトロニクス部品の一実施形態においては、上側絶縁層は、複合体の上面全体の上に延在している。結果として、本オプトエレクトロニクス部品の製造を非常に簡素化でき、効果的である。
【０００９】
本オプトエレクトロニクス部品の一実施形態においては、第２上面メタライゼーションは、オプトエレクトロニクス半導体チップの上面の一部分の上に延在している。一例として、第２上面メタライゼーションは、オプトエレクトロニクス半導体チップの上面のエッジ部の上に延在するようにしてもよい。この結果、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップの上面のエッジ領域の反射性が効果的に高まり、吸収損失を抑えることができ、本オプトエレクトロニクス部品の効率化を達成することができる。本オプトエレクトロニクス部品の第２上面メタライゼーションは、上側絶縁層により、本オプトエレクトロニクス部品の第１上面メタライゼーションに対して電気的に絶縁されるので、第２上面メタライゼーションが、例えばオプトエレクトロニクス半導体チップの上面のエッジ領域に配置されたスラグバリを介して、導電的にオプトエレクトロニクス半導体チップの第２電気コンタクトと接続したとしても、害がない。
【００１０】
本オプトエレクトロニクス部品の一実施形態においては、第２上面メタライゼーションは、オプトエレクトロニクス半導体チップの上面上の出射領域上には延在しない。この結果、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップによる電磁放射の出射が第２上面メタライゼーションによって損なわれず、効果的である。
【００１１】
本オプトエレクトロニクス部品の一実施形態においては、波長変換材料が、複合体の上面上の第２上面メタライゼーションによって完全に区画された領域に配置されている。例えば、波長変換材料は、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップにより出射された電磁放射を少なくとも部分的に異なる波長の電磁放射に変換してもよい。本オプトエレクトロニクス部品の複合体の上面上に配置された第２上面メタライゼーションは、第２上面メタライゼーションによって区画された領域において、波長変換材料を含んだキャビティを形成してもよい。これにより、本オプトエレクトロニクス部品の構造が簡素化およびコンパクト化され、効果的である。
【００１２】
本オプトエレクトロニクス部品の一実施形態においては、オプトエレクトロニクス半導体チップの上面のエッジ領域より上であって、オプトエレクトロニクス半導体チップの上面と、第１上面メタライゼーションとの間に下側絶縁層が配置されている。上述の下側絶縁層は、例えばオプトエレクトロニクス半導体チップの上面のエッジ領域に配置されたスラグバリによって、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップの第２電気コンタクトと、第１上面メタライゼーションとの間に電気的導電接続が形成されるのを防ぐ。この結果、オプトエレクトロニクス半導体チップの第２電気コンタクトと第１電気コンタクトとの間のショートが防止される。
【００１３】
本オプトエレクトロニクス部品の一実施形態においては、第１裏面メタライゼーションが、複合体の裏面上に配置されており、貫通コンタクトと導電的に接続されている。これにより、第１裏面メタライゼーションは、貫通コンタクトと第１上面メタライゼーションとを介して、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップの第１電気コンタクトと導通的に接続される。第１裏面メタライゼーションは、例えば、本オプトエレクトロニクス部品の導通を行ってもよい。
【００１４】
本オプトエレクトロニクス部品の一実施形態においては、オプトエレクトロニクス半導体チップの裏面は、複合体の裏面上において少なくとも部分的に露出している。この場合、オプトエレクトロニクス半導体チップは、裏面上に第２電気コンタクトを有している。この結果、本オプトエレクトロニクス部品の複合体の裏面上のオプトエレクトロニクス半導体チップの第２電気コンタクトは同様に露出し、これにより、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップの第１の導通が達成される。
【００１５】
本オプトエレクトロニクス部品の一実施形態においては、第２上面メタライゼーションは、第２電気コンタクトと導電的に接続されている。一例として、第２上面メタライゼーションは、オプトエレクトロニクス半導体チップの上面のエッジ領域に配置されたスラグバリを介して、オプトエレクトロニクス半導体チップの第２電気コンタクトと導通的に接続されてもよい。このような場合であっても、第２上面メタライゼーションは、上側絶縁層により第１上面メタライゼーションに対して電気的に絶縁されているので、オプトエレクトロニクス半導体チップの第２電気コンタクトと第１電気コンタクトとの間のショートは起こらず、効果的である。
【００１６】
本オプトエレクトロニクス部品の一実施形態においては、第２裏面メタライゼーションが、複合体の裏面上に配置されており、第２電気コンタクトと導電的に接続されている。第１裏面メタライゼーションと共に、第２の裏面メタライゼーションは、本オプトエレクトロニクス部品の導通を達成する。本オプトエレクトロニクス部品は、例えばリフローはんだ付けによる、例えば表面実装のためのSMTコンポーネントとして設けられてもよい。
【００１７】
本オプトエレクトロニクス部品の一実施形態においては、保護ダイオードが、モールド体に埋め込まれている。この場合、第１上面メタライゼーションは、保護ダイオードと導電的に接続されている。保護ダイオードは、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップが静電放電によって損傷するのを防ぐ。本オプトエレクトロニクス部品のモールド体に保護ダイオードを埋め込むことにより、本オプトエレクトロニクス部品を外部の保護ダイオードに接続する必要がなくなり、効果的である。
【００１８】
本オプトエレクトロニクス部品の一実施形態においては、第２裏面メタライゼーションは、保護ダイオードと導電的に接続している。この結果、保護ダイオードは、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップに逆並列に電気的に接続される。
【００１９】
オプトエレクトロニクス部品を製造する本方法は、モールド体により少なくとも部分的に覆われないその上面上に第１電気コンタクトを備えるオプトエレクトロニクス半導体チップを設けるステップと、複合体を形成するために、オプトエレクトロニクス半導体チップをモールド体内に埋め込むステップとを含む。さらに、本方法は、複合体の上面から複合体の裏面までモールド体に延在する、導電性を有する貫通コンタクト設けるステップと、第１電気コンタクトを貫通コンタクトに導電的に接続する第１上面メタライゼーションを、複合体の上面上に設けるステップと、第１上面メタライゼーション上に延在する上側絶縁層を設けるステップと、上側絶縁層により第１上面メタライゼーションに対して電気的に絶縁された第２上面メタライゼーションを、上側絶縁層より上に設けるステップとを含む。
【００２０】
本方法により、小さな外形寸法のオプトエレクトロニクス部品を製造することができる。オプトエレクトロニクス部品の複合体の上面上に設けられた第２上面メタライゼーションは、複合体の上面の反射性を高めるためのミラー層として機能してもよい。この結果、オプトエレクトロニクス部品の複合体の上面上の吸収損失が抑えられ、本方法によって得られるオプトエレクトロニクス部品は、効率化を達成し得る。
【００２１】
複合体の上面上に設けられた第２上面メタライゼーションは、さらに、オプトエレクトロニクス部品の有機系の構成要素、例えば複合体を覆い、その過度の経時劣化を防ぐようにしてもよい。この結果、本方法により得られるオプトエレクトロニクス部品は、長い耐用年数を達成し得るため、効果的である。
【００２２】
本方法の一実施形態においては、上側絶縁層は、複合体の上面全体の上に延在するように設けられる。この結果、本方法は、非常に簡便に実施可能であり、効果的である。
【００２３】
本方法の一実施形態においては、第２上面メタライゼーションは、オプトエレクトロニクス半導体チップの上面の出射領域に延在しないように設けられる。この結果、第２上面メタライゼーションは、本方法によるオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップによる電磁放射の出射を遮ることがなく、効果的である。
【００２４】
本方法の一実施形態においては、第２上面メタライゼーションを設けるために、フォトレジストの層を上側絶縁層上に配置し、フォトレジストの層の一部を露光するためにオプトエレクトロニクス半導体チップを動作させ、露光したフォトレジストの層の一部を上側絶縁層上に残しつつ、上側絶縁層の一部分を暴露するためにフォトレジストの一部分を取り除き、フォトレジストの層上、および上側絶縁層の暴露された一部分上に金属層を設け、フォトレジストの層およびフォトレジストの層上に配置された金属層の部分を取り除く。本方法により、オプトエレクトロニクス半導体チップの上面上の出射領域に精密に位置合わせされた切り欠きの形成された第２上面メタライゼーションを設けることができる。この場合、精細な位置合わせは、フォトレジストの層の露光のためにオプトエレクトロニクス半導体チップを用いることによって自動で実現され、効果的である。この結果、さらなる複雑な位置合わせ手段が不要となり、効果的である。
【００２５】
本方法の一実施形態においては、複合体の上面上において、第２上面メタライゼーションにより完全に区画された領域に波長変換材料を配置する。この場合、波長変換材料は、本方法によるオプトエレクトロニクス部品のオプトエレクトロニクス半導体チップにより出射された電磁放射を少なくとも部分的に異なる波長の電磁放射に変換してもよい。これにより、例えば、白色の色印象の光を発生させ得る。第２上面メタライゼーションにより完全に区画された領域における波長変換材料の配置は、簡便かつ低コストに実施できる点で効果的であり、小さな外形寸法を有するオプトエレクトロニクス部品を製造することができる。複合体の上面上において第２上面メタライゼーションに完全に区画された領域をオプトエレクトロニクス半導体チップの上面上の放射線出射面に精密に位置合わせすることができるため、本方法において、区画領域に設けられた波長変換材料もオプトエレクトロニクス半導体チップの上面上の放射線出射領域に精密に位置合わせされる。
【００２６】
本方法の一実施形態においては、第１上面メタライゼーションを設ける前に、オプトエレクトロニクス半導体チップの上面のエッジ領域より上に下側絶縁層を配置する。この場合、下側絶縁層は、オプトエレクトロニクス半導体チップの上面のエッジ領域に存在し得る、オプトエレクトロニクス半導体チップの第２電気コンタクトに電気的に接続されたスラグバリを覆ってもよい。下側絶縁層を配置することにより、オプトエレクトロニクス半導体チップの第２電気コンタクトと第１上面メタライゼーションとの間の導電接続の形成を防止することができ、この結果、オプトエレクトロニクス半導体チップの第２電気コンタクトと第１電気コンタクトとの間のショートが起こるのを避けることができる。
【００２７】
本方法の一実施形態においては、貫通コンタクトは、モールド体内にオプトエレクトロニクス半導体チップと共に埋め込まれる。この場合、モールド体を構成する材料は、貫通コンタクトおよびオプトエレクトロニクス半導体チップの周囲に同時に成形されてもよい。これにより、簡便かつ低コストに本方法を実施することができ、効果的である。
【００２８】
本発明の上述した特性、特徴、および利点と、これらを達成する方法は、それぞれ概略的に示した図面を参照しながら以下にさらに詳しく説明する例示的な実施形態に関連して、さらに明らかとなり、より明確に理解されるであろう。
【図面の簡単な説明】
【００２９】
【図１】図１は、第１オプトエレクトロニクス部品の平面図である。
【図２】図２は、第１オプトエレクトロニクス部品の断面側面図である。
【図３】図３は、第２オプトエレクトロニクス部品の平面図である。
【図４】図４は、第３オプトエレクトロニクス部品の断面側面図である。
【発明を実施するための形態】
【００３０】
図１は、第１オプトエレクトロニクス部品１０の模式的な部分透過平面図である。図２は、図１のＩ−Ｉ面に沿った、第１オプトエレクトロニクス部品１０の模式的な断面側面図である。例えば、第１オプトエレクトロニクス部品１０は、可視光等の電磁放射を放出するための発光ダイオードコンポーネント（ＬＥＤコンポーネント）であってもよい。
【００３１】
第１オプトエレクトロニクス部品１０は、複合体１００を有する。複合体１００はモールド体２００により形成され、モールド体２００には、オプトエレクトロニクス半導体チップ３００、貫通コンタクト４００、および保護ダイオード５００が埋め込まれる。
【００３２】
モールド体２００は電気絶縁モールド材により形成される。モールド材は、例えば、エポキシ樹脂および／あるいはシリコーンを含み得る。モールド体２００は、成形体と称されることもあり、好ましくはモールド成形方法（モールド方法）により製造される。例えば、好ましくはモールド体２００は圧縮モールド成形、あるいはトランスファ成形により製造され、さらに詳細には、例えば薄膜トランスファ成形により製造される。オプトエレクトロニクス半導体チップ３００、貫通コンタクト４００、および保護ダイオード５００は、好ましくは、オプトエレクトロニクス半導体チップ３００、貫通コンタクト４００および保護ダイオード５００の周りに成形されたモールド体２００を構成する材料によって、モールド体２００の製造時にモールド体２００に予め埋め込まれる。
【００３３】
オプトエレクトロニクス半導体チップ３００の上面３０１、貫通コンタクト４００の上面４０１および保護ダイオード５００の上面５０１は、それぞれ、モールド体２００を構成する材料により少なくとも部分的に覆われておらず、モールド体２００の上面２０１において少なくとも部分的に露出している。好ましくは、オプトエレクトロニクス半導体チップ３００の上面３０１、貫通コンタクト４００の上面４０１および保護ダイオード５００の上面５０１はモールド体２００の上面２０１とほぼ同一平面上に位置する。モールド体２００の上面２０１、オプトエレクトロニクス半導体チップ３００の上面３０１、貫通コンタクト４００の上面４０１および保護ダイオード５００の上面５０１は、複合体１００の上面１０１を共同して形成する。
【００３４】
オプトエレクトロニクス半導体チップ３００の上面３０１とは反対の側に位置するオプトエレクトロニクス半導体チップ３００の裏面３０２、貫通コンタクト４００の上面４０１とは反対の側に位置する貫通コンタクト４００の裏面４０２、および保護ダイオード５００の上面５０１とは反対の側に位置する保護ダイオード５００の裏面は、モールド体２００を構成する材料により少なくとも部分的に覆われていない。この結果、オプトエレクトロニクス半導体チップ３００の裏面３０２、貫通コンタクト４００の裏面４０２および保護ダイオード５００の裏面は、モールド体２００の上面２０１とは反対の側に位置するモールド体２００の裏面２０２において少なくとも部分的に露出している。好ましくは、オプトエレクトロニクス半導体チップ３００の裏面３０２、貫通コンタクト４００の裏面４０２および保護ダイオード５００の裏面は、モールド体２００の裏面２０２とほぼ同一平面上に位置する。モールド体２００の裏面２０２、オプトエレクトロニクス半導体チップ３００の裏面３０２、貫通コンタクト４００の裏面４０２および保護ダイオード５００の裏面は、複合体１００の裏面１０２を共同して形成する。
【００３５】
オプトエレクトロニクス半導体チップ３００は、例えば発光ダイオードチップ（LEDチップ）であってもよく、電磁放射、例えば可視光を放出するように構成される。オプトエレクトロニクス半導体チップ３００は、その上面３０１上にメサ３３０を有し、オプトエレクトロニクス半導体チップ３００の動作中、電磁放射が上述のメサにおいて出射される。これにより、オプトエレクトロニクス半導体チップ３００の上面３０１上におけるメサの領域は、オプトエレクトロニクス半導体チップ３００の放射線出射面を形成する。
【００３６】
オプトエレクトロニクス半導体チップ３００は、その上面３０１上に、第１電気コンタクト３１０を有する。オプトエレクトロニクス半導体チップ３００は、その裏面３０２上に、第２電気コンタクト３２０を有する。オプトエレクトロニクス半導体チップ３００に電磁放射を出射させるために、第１電気コンタクト３１０および第２電気コンタクト３２０を介して、電圧をオプトエレクトロニクス半導体チップ３００に印可してもよく、また、オプトエレクトロニクス半導体チップ３００を通電してもよい。
【００３７】
オプトエレクトロニクス半導体チップ３００は、オプトエレクトロニクス半導体チップ３００の上面３０１から裏面３０２まで延在する側壁を有する。オプトエレクトロニクス半導体チップ３００の上面３０１と側壁との間のエッジ領域３４０において、オプトエレクトロニクス半導体チップ３００は、オプトエレクトロニクス半導体チップ３００の裏面３０２上の第２電気コンタクト３２０に電気的に接続された、製造の際に形成されるスラグバリ３５０を有していてもよく、また、例えば、上面３０１に対して垂直な方向において、２０μｍだけオプトエレクトロニクス半導体チップ３００の上面３０１より上に立ち上がっていてもよい。この場合、オプトエレクトロニクス半導体チップ３００の第２電気コンタクト３２０と第１電気コンタクトとの３１０間のショートを避けるために、オプトエレクトロニクス半導体チップ３００の第１電気コンタクト３１０とスラグバリ３５０との間の導電接続の形成を避ける必要がある。
【００３８】
貫通コンタクト４００は、例えば金属やドープ半導体等の導電性材料により構成される。貫通コンタクト４００の裏面４０２と上面４０１間は導電接続される。この結果、貫通コンタクト４００は、モールド体２００を貫通する、複合体１００の上面１０１および複合体１００の裏面１０２間の導電接続を形成する。
【００３９】
モールド体２００の形成時に貫通コンタクト４００をオプトエレクトロニクス半導体チップ３００および保護ダイオード５００と共に予めモールド体２００に埋め込む代わりに、モールド体２００の上面２０１からモールド体２００の裏面２０２まで延在する開口部をモールド体２００に設け、その後導電性材料で上述の開口部を充填することにより、貫通コンタクト４００がモールド体２００の形成後にのみ設けられるようにしてもよい。
【００４０】
保護ダイオード５００は、オプトエレクトロニクス部品１０のオプトエレクトロニクス半導体チップ３００が静電放電により損傷するのを防ぐために設けられる。このため、さらに詳細に後述する態様により、保護ダイオード５００は第１オプトエレクトロニクス部品１０においてオプトエレクトロニクス半導体チップ３００と逆並列に接続される。実施の形態を簡素化する場合、保護ダイオード５００は省略してもよい。
【００４１】
下側絶縁層１５０は、複合体１００の上面１０１上に配置される。下側絶縁層１５０は、電気絶縁材料により構成される。下側絶縁層１５０は、上面３０１のエッジ領域３４０においてオプトエレクトロニクス半導体チップ３００の上面３０１の一部分の上に延在し、また、当該一部分に隣接するモールド体２００の上面２０１の一部分の上に延在する。この場合、下側絶縁層１５０は、オプトエレクトロニクス半導体チップ３００の第１電気コンタクト３１０と貫通コンタクト４００の上面４０１との間に位置する複合体１００の上面１０１の一部に配置される。複合体１００の上面１０１に対して垂直の方向において、下側絶縁層１５０は、下側絶縁層１５０により覆われるスラグバリ３５０が下側絶縁層１５０により完全に覆われるのに十分な厚さを有する。
【００４２】
複合体１００の上面１０１上における下側絶縁層１５０の設置およびパターニングは、例えば、マスク・リソグラフィー法により行ってもよい。
【００４３】
第１上面メタライゼーション１１０は、第１オプトエレクトロニクス部品１０において、複合体１００の上面１０１の部分的な領域上に配置されている。第１上面メタライゼーション１１０は、導電性材料により構成され、オプトエレクトロニクス半導体チップ３００の上面３０１上の第１電気コンタクト３１０と、貫通コンタクト４００の上面４０１と、および保護ダイオード５００の上面５０１との間の導電接続を形成する。この場合、第１上面メタライゼーション１１０は、下側絶縁層１５０上を通り、オプトエレクトロニクス半導体チップ３００の第１電気コンタクト３１０と貫通コンタクト４００の上面４０１との間の領域に延在する。この結果、下側絶縁層１５０は、第１上面メタライゼーション１１０をオプトエレクトロニクス半導体チップ３００の上面３０１のエッジ領域３４０における形成されうるスラグバリ３５０に対し電気的に絶縁し、また、これにより、第１上面メタライゼーション１１０をオプトエレクトロニクス半導体チップ３００の第２電気コンタクト３２０に対し電気的に絶縁する。
【００４４】
第１上面メタライゼーション１１０の設置およびパターニングは、例えばマスク・リソグラフィー法により行ってもよい。第１上面メタライゼーション１１０は、下側絶縁層１５０が設けられた後、設けられる。
【００４５】
第１オプトエレクトロニクス部品１０は、第１上面メタライゼーション１１０上と、示された例においては、第１上面メタライゼーション１１０により覆われていない下側絶縁層１５０の複数の部分上と、下側絶縁層１５０および第１上面メタライゼーション１１０により覆われていない複合体１００の上面１０１のすべての部分上とに延在する上側絶縁層１６０を有する。特に、上側絶縁層１６０は、オプトエレクトロニクス半導体チップ３００の上面３０１上のメサの領域３３０において放射線出射面上に延在していてもよい。しかし、これは絶対的に必要な事項ではない。上側絶縁層１６０が完全に第１上面メタライゼーション１１０を覆っていればよい。複合体１００の上面１０１は、適宜部分的に覆われていなくてもよい。
【００４６】
上側絶縁層１６０は、電気絶縁材料により構成される。オプトエレクトロニクス半導体チップ３００の上面３０１上のメサの領域３３０において、上側絶縁層１６０がオプトエレクトロニクス半導体チップ３００の放射線出射面を覆う場合、上側絶縁層１６０はオプトエレクトロニクス半導体チップ３００により発光された電磁放射に対して光学的に透明である。上側絶縁層１６０は、例えばＳｉＯｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｏｒｍｏｃｅｒ、あるいはシリコーンにより構成される。
【００４７】
第１オプトエレクトロニクス部品１０の製造において、上側絶縁層１６０は、第１上面メタライゼーション１１０が設けられた後に設けられる。
【００４８】
第２上面メタライゼーション１２０は、第１オプトエレクトロニクス部品１０の上側絶縁層１６０より上に配置される。第２上面メタライゼーション１２０は、導電性材料により構成され、好ましくは高い光学的反射性を有する。
【００４９】
第２上面メタライゼーション１２０は、上側絶縁層１６０の大部分の上に延在する。この場合、第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の上面３０１のエッジ領域３４０より上に配置された領域上に延在する。しかし、第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の上面３０１上のメサの領域３３０における放射線出射面上には延在しない。好ましくは、第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の上面３０１上の放射線出射領域を完全に区画する。
【００５０】
第２上面メタライゼーション１２０は上側絶縁層１６０により第１上面メタライゼーション１１０に対して電気的に絶縁される。第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の第２電気コンタクト３２０に、オプトエレクトロニクス半導体チップ３００の上面３０１のエッジ領域１６０に設けられたスラグバリ３５０を介して導電的に接続される。しかし、オプトエレクトロニクス半導体チップ３００の上面３０１のエッジ領域３４０におけるスラグバリ３５０は、上側絶縁層１６０により第２上面メタライゼーション１２０に対して絶縁されてもよい。
【００５１】
第２上面メタライゼーション１２０は、上側絶縁層１６０より上に配置されてもよく、例えばリソグラフィー法によりパターニングされてもよい。特に、第２上面メタライゼーション１２０は、例えばマスク・リソグラフィ法により設けられてもよい。あるいは、第２上面メタライゼーション１２０は、レーザーによりフォトレジストを直接露光するリソグラフィー法により設けられてもよい。これに加えて、もしくはこれに代えて、第２上面メタライゼーション１２０は、電解方法により塗布あるいは積層されてもよい。この場合、第２上面メタライゼーション１２０は、さらに、良好な光反射性を有する金属により封止されてもよい。封止は、例えば封止金属の無電解析出により行ってもよい。
【００５２】
第２上面メタライゼーションは、第１オプトエレクトロニクス部品１０の上面の反射性を高めるミラーを形成する。第１オプトエレクトロニクス部品１０のオプトエレクトロニクス半導体チップ３００により出射され、第１オプトエレクトロニクス部品１０の複合体１００の上面１０１に向けて後方散乱される電磁放射は、複合体１００の上面１０１上で吸収される代わりに、第２上面メタライゼーション１２０において反射されてもよい。この結果、第１オプトエレクトロニクス部品１０の効率化を達成し得る。
【００５３】
第２上面メタライゼーション１２０は、複合体１００の上面１０１、特にモールド体２００の上面２０１の有機材料の大部分を覆う。この結果、第２上面メタライゼーション１２０は、第１オプトエレクトロニクス部品１０の複合体１００の有機材料の過度の経時劣化を防止し、第１オプトエレクトロニクス部品１０の耐用年数を延ばし得る。
【００５４】
第１裏面メタライゼーション１３０は、第１オプトエレクトロニクス部品１０の複合体１００の裏面１０２上に配置される。第１裏面メタライゼーション１３０は、貫通コンタクト４００の裏面４０２上に延在し、貫通コンタクト４００と導電的に接続される。これにより、貫通コンタクト４００および第１上面メタライゼーション１１０を介し、第１裏面メタライゼーション１３０と、オプトエレクトロニクス半導体チップ３００の第１電気コンタクト３１０とが導電接続される。
【００５５】
また、第２裏面メタライゼーション１４０は、オプトエレクトロニクス部品１０の複合体１００の裏面１０２上に配置される。第２裏面メタライゼーション１４０は、オプトエレクトロニクス半導体チップ３００の裏面３０２上に延在し、オプトエレクトロニクス半導体チップ３００の裏面３０２上の第２電気コンタクト３２０と導電的に接続される。また、第２裏面メタライゼーション１４０は、保護ダイオード５００の裏面上に延在し、保護ダイオード５００の裏面と導電的に接続される。この結果、保護ダイオード５００は、オプトエレクトロニクス半導体チップ３００と逆並列に電気的に接続される。
【００５６】
第１裏面メタライゼーション１３０および第２裏面メタライゼーション１４０は、例えばマスク・リソグラフィ法により設けられてもよい。この場合、第１裏面メタライゼーション１３０および第２裏面メタライゼーション１４０は、一緒にあるいは任意の順番で連続的に設けられてもよい。第１裏面メタライゼーション１３０および第２裏面メタライゼーション１４０は、下側絶縁層１５０、第１上面メタライゼーション１１０、上側絶縁層１６０および第２上面メタライゼーション１２０を設ける前、あるいは設けた後に設けられてもよい。
【００５７】
第１裏面メタライゼーション１３０および第２裏面メタライゼーション１４０は、第１オプトエレクトロニクス部品１０の電気コンタクトの働きをしてもよい。例えば、第１オプトエレクトロニクス部品１０は、例えばリフローはんだ付けによる表面実装のためのＳＭＴ部品として設けられてもよい。
【００５８】
第１オプトエレクトロニクス部品１０は、共通の作業工程において、パネル集合体の複数の同じ種類の第１オプトエレクトロニクス部品１０と共に製造されてもよい。このため、複数のオプトエレクトロニクス半導体チップ３００、貫通コンタクト４００および保護ダイオード５００が共通の大型モールド体に埋め込まれる。下側絶縁層１５０、第１上面メタライゼーション１１０、上側絶縁層１６０、第２上面メタライゼーション１２０および裏面メタライゼーション１３０、１４０は、オプトエレクトロニクス半導体チップ３００、貫通コンタクト４００および保護ダイオード５００の各組において、共通の加工行程で並行して設けられる。処理の終了時においてのみ、パネル集合体は分割され、各第１オプトエレクトロニクス部品１０の複合体１００は個片化される。
【００５９】
図３は、第２オプトエレクトロニクス部品２０の平面模式図である。第２オプトエレクトロニクス部品２０は、以下に示す点以外において、図１および図２の第１オプトエレクトロニクス部品１０に対応する。そのため、図３において、図１および図２と対応する部分については同一の参照符号を付して説明する。第２オプトエレクトロニクス部品２０は、以下に示す違いおよび特徴が考慮される限り、図１および図２で説明した製造方法で製造されてもよい。
【００６０】
第２オプトエレクトロニクス部品２０は、第２オプトエレクトロニクス部品２０において第２上面メタライゼーション１２０がオプトエレクトロニクス半導体チップ３００の上面３０１上のオプトエレクトロニクス半導体チップ３００の放射線出射面を形成しているメサ３３０まで直接的に延在している点で第１オプトエレクトロニクス部品１０と異なる。この結果、第２オプトエレクトロニクス部品２０は、その上面において、発光も反射も行われない特に少数の表面領域を有する。この結果、第２オプトエレクトロニクス部品２０では、運転時において、第２オプトエレクトロニクス部品２０の上面における電磁放射の吸収による吸収損失が非常に少ない。
【００６１】
第２オプトエレクトロニクス部品２０の製造時において、第２上面メタライゼーション１２０は、以下に説明する方法により上側絶縁層１６０を設けた後、設けられるようにしてもよい。
【００６２】
まず、フォトレジストの層が上側絶縁層１６０上に配置される。オプトエレクトロニクス半導体チップ３００が上面３０１上のメサの領域３３０のその放射線出射面において電磁放射を出射するように、第２オプトエレクトロニクス部品２０のオプトエレクトロニクス半導体チップ３００を続いて動作させる。オプトエレクトロニクス半導体チップ３００の放射線出射面より上に配置されたフォトレジストの層の一部は上述の電磁放射により露光される。これに対し、上側絶縁層１６０上に配置されたフォトレジストの層の他の領域は露光されない。
【００６３】
続く加工行程において、オプトエレクトロニクス半導体チップ３００の放射線出射面上において露光されたフォトレジストの層の一部をそのまま上側絶縁層１６０上に残しつつ、フォトレジストの層の未露光の部分が取り除かれる。
【００６４】
続いて、フォトレジストの層の残留部上および上側絶縁層１６０の未被覆部上に金属層が蒸着される。最後に、フォトレジストの層の残留部およびその上に配置された金属層部分がリフトオフ行程において取り除かれる。そして、上側絶縁層１６０上に残留している金属層部分は第２上面メタライゼーション１２０を形成する。
【００６５】
上述の方法では、オプトエレクトロニクス半導体チップ３００の放射線出射面より出射された電磁放射によりフォトレジストの層の露光が行われるため、オプトエレクトロニクス半導体チップ３００の放射線出射面により、第２上面メタライゼーション１２０の切り欠きの自動で精細な位置決めを実現できる。
【００６６】
図４は、第３オプトエレクトロニクス部品３０の模式的な断面側面図である。第３オプトエレクトロニクス部品３０は、図１および図２の第１オプトエレクトロニクス部品１０と、図３の第２オプトエレクトロニクス部品２０に概ね対応する。図４において、図１から図３と対応する部分については同じ参照符号を付して説明する。以下に説明する特徴を考慮する限り、第３オプトエレクトロニクス部品３０は、図１および図２を参照して説明した第１オプトエレクトロニクス部品１０の製造方法、もしくは図３を参照して説明した第２オプトエレクトロニクス部品２０の製造方法により製造され得る。
【００６７】
第３オプトエレクトロニクス部品３０では、複合体１００の上面１０１に対して垂直な方向において、第２上面メタライゼーション１２０は厚く形成される。これは、例えば、第２上面メタライゼーション１２０の厚膜化あるいは電解製造プロセスにより実現され得る。
【００６８】
第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の放射線出射面の領域に切り欠きを有する。この場合、第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の放射線出射面を完全に区画する。これにより、第２上面メタライゼーション１２０は、オプトエレクトロニクス半導体チップ３００の上面３０１上においてメサの領域３３０に放射線出射面が設けられた区画領域１７０を完全に取り囲む。第２上面メタライゼーション１２０は、区画領域１７０を取り囲み、オプトエレクトロニクス半導体チップ３００により出射された電磁放射の収束を起こし得る反射部を形成する。
【００６９】
波長変換材料６００は、複合体１００の上面１０１上の第２上面メタライゼーション１２０により完全に区画された領域１７０に設けられる。波長変換材料６００は、例えばマトリックス材料およびマトリックス材料に埋め込まれた波長変換粒子により構成される。マトリックス材料は、例えばシリコーンを含み得る。波長変換材料６００は、例えばメータリング法により区画領域１７０に設けられていてもよい。
【００７０】
波長変換材料６００は、オプトエレクトロニクス半導体チップ３００により出射された電磁放射を、少なくとも部分的に異なる波長の電磁放射に変換するために設けられている。一例として、波長変換材料６００は、青色スペクトル領域あるいは紫外スペクトル領域の波長の電磁放射を黄色スペクトル領域の波長の電磁放射に変換するように構成されていてもよい。例えば、変換された電磁放射と未変換の電磁放射の混合により白色の色印象を構成するようにしてもよい。
【００７１】
好ましい例示的な実施形態に基づき、本発明を図示し、詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。
【００７２】
本特許出願は、独国特許出願第１０２０１４１１６０７９．７号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
【符号の説明】
【００７３】
１０  第１オプトエレクトロニクス部品
２０  第２オプトエレクトロニクス部品
３０  第３オプトエレクトロニクス部品
１００  複合体
１０１  上面
１０２  裏面
１１０  第１上面メタライゼーション
１２０  第２上面メタライゼーション
１３０  第１裏面メタライゼーション
１４０  第２裏面メタライゼーション
１５０  下側絶縁層
１６０  上側絶縁層
１７０  区画領域
２００  モールド体
２０１  上面
２０２  裏面
３００  オプトエレクトロニクス半導体チップ
３０１  上面
３０２  裏面
３１０  第１電気コンタクト
３２０  第２電気コンタクト
３３０  メサ
３４０  エッジ領域
３５０  スラグバリ
４００  貫通コンタクト
４０１  上面
４０２  裏面
５００  保護ダイオード
５０１  上面
６００  波長変換材料
【図１】
2017535942.tif 000003
【図２】
2017535942.tif 000004
【図３】
2017535942.tif 000005
【図４】
2017535942.tif 000006
【国際調査報告】
2017535942.tif 000007
2017535942.tif 000008
2017535942.tif 000009
2017535942.tif 000010