(57)【要約】【課題】フォトリソグラフィーの工程数を減らして工程のプロセスと製造サイクルを短縮し、生産性と歩留まりを高め、製品の市場における競争能力を強め、必要とするフォトマスクの数を減らして生産コストを低減させる共面型酸化物半導体ＴＦＴ基板の製造方法を提供する。【解決手段】  基板を用意するステップ１と、該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と、該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、該ゲート電極絶縁層上にフォトレジスト層を形成するステップ４と、該フォトレジストを各領域に区分けして露光、現像を行い、かつ該フォトレジスト層にホールと複数の凹状部を形成するステップ５と、該ホール下方の該ゲート電極絶縁層を除去するステップ６と、該複数の該凹状部下方のフォトレジスト層を除去するステップ７と、該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着するステップ８と、残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去してソース/ドレイン電極を形成するステップ９と、酸化物半導体層を蒸着してパターン化するステップ１０と、保護層を蒸着してパターン化するステップ１１と、を含む。【選択図】図８
2017523611.tif 000002
【特許請求の範囲】
【請求項１】
基板を用意するステップ１と、
該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と、
該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、
該ゲート電極絶縁層上に一定の厚さのフォトレジスト層を形成するステップ４と、
該フォトレジストを各領域に分けてして露光、現像を行い、該フォトレジスト層の、該ゲート電極絶縁層内に形成しようとする接続孔に対応する領域にフル露光を行ない、かつ現像を行ってホールを形成し、該フォトレジスト層の、形成しようとするソース/ドレイン電極に対応する領域にハーフ露光を行ない、かつ現像した後に複数の凹状部を形成し、該フォトレジスト層のその他の領域は非露光領域とするステップ５と、
エッチングで該ホール下方の該ゲート電極絶縁層を除去し、該ゲート電極絶縁層内の接続孔を形成して該接続孔下方の該ゲート電極を露出させるステップ６と、
該複数の凹状部下方のフォトレジスト層を除去して複数の該凹状部下方のゲート電極絶縁層を露出させるステップ７と、
該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着し、該第２金属層を該接続孔に充填して該ゲート電極と接続させるステップ８と、
残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該第２金属層のパターン化を完成させ、ソース/ドレイン電極を形成するステップ９と、
該ソース/ドレインと該ゲート電極絶縁層上に酸化物半導体層を蒸着してパターン化するステップ１０と、
該酸化物半導体層と該ソース/ドレインとの上に保護層を蒸着してパターン化するステップ１１と、を含むことを特徴とする共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項２】
前記パターン化が、フォトリソグラフィーによってなることを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項３】
前記ステップ５において、ハーフトーン技法を用いて該フォトレジスタ層を各領域に分けて露光、現像を行うことを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項４】
前記ステップ５において、該フォトレジスト層の凹状部の深さが形成しようとする該ソース/ドレイン電極の厚さに比して深いことを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項５】
前記ステップ６において、ドライエッチングによって該ホール下方のゲート電極絶縁層を除去することを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項６】
前記ステップ７において、酸素アッシング複数の該凹状部下方のフォトレジスト層を除去することを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項７】
前記ステップ８において、物理気相成長によって該ゲート電極絶縁層と残った該フォトレジスト層上に第２金属層を蒸着することを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項８】
前記ステップ９において、剥離液を用いて残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該ソース/ドレイン電極を形成することを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項９】
前記ステップ１０における酸化物半導体層がＩＧＺＯを材料とすることを特徴とする請求項１に記載の共面型酸化物半導体ＴＦＴ基板の製造方法。
【請求項１０】
基板を用意するステップ１と、
該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と。
該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、
該ゲート電極絶縁層上に一定の厚さのフォトレジスト層を形成するステップ４と、
該フォトレジストを各領域に分けてして露光、現像を行い、該フォトレジスト層の、該ゲート電極絶縁層内に形成しようとする接続孔に対応する領域にフル露光を行ない、かつ現像を行ってホールを形成し、該フォトレジスト層の、形成しようとするソース/ドレイン電極に対応する領域にハーフ露光を行ない、かつ現像した後に複数の凹状部を形成し、該フォトレジスト層のその他の領域は非露光領域とするステップ５と、
エッチングで該ホール下方の該ゲート電極絶縁層を除去し、該ゲート電極絶縁層内の接続孔を形成して該接続孔下方の該ゲート電極を露出させるステップ６と、
該複数の凹状部下方のフォトレジスト層を除去して複数の該凹状部下方のゲート電極絶縁層を露出させるステップ７と、
該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着し、該第２金属層を該接続孔に充填して該ゲート電極と接続させるステップ８と、
残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該第２金属層のパターン化を完成させ、ソース/ドレイン電極を形成するステップ９と、
該ソース/ドレインと該ゲート電極絶縁層上に酸化物半導体層を蒸着してパターン化するステップ１０と、
該酸化物半導体層と該ソース/ドレインとの上に保護層を蒸着してパターン化するステップ１１と、を含み、
該パターン化が、フォトリソグラフィーによってなり、
該ステップ５において、ハーフトーン技法を用いて該フォトレジスタ層を各領域に分けてして露光、現像を行ない、
該ステップ５において、該フォトレジスト層の凹状部の深さを形成しようとする該ソース/ドレイン電極の厚さに比して深くし、
該ステップ６において、ドライエッチングによってエッチングを行い、該ホール下方のゲート電極絶縁層を除去し、
該ステップ７において、酸素アッシングによって該フォトレジスト層の複数の該凹状部下方のフォトレジスト層を除去し、
該ステップ８において、物理気相成長によって該ゲート電極絶縁層と残った該フォトレジスト層上に第２金属層を蒸着し、
該前記ステップ９において、剥離液を用いて残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該ソース/ドレイン電極を形成し、
該ステップ１０における酸化物半導体層がＩＧＺＯを材料とすることを特徴とする共面型酸化物半導体ＴＦＴ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示技術の領域に関し、特に、共面型酸化物半導体ＴＦＴ基板の製造方法に関する。
【背景技術】
【０００２】
フラットパネルディスプレーは、本体が薄く、節電を達成し、電磁波の輻射がないなどの長所を有し、幅広く応用されている。現有するフラットパネルディスプレーには、主に液晶表示装置（ＬＥＤ）と有機ＥＬ表示装置（ＯＬＥＤ）とが含まれる。
【０００３】
有機ＥＬ表示装置は、自己発光する、バックライトを必要としない、コントラスト比が高い、厚さが薄い、視野角が広い、反応速度が速い、可撓性のパネルにディスプレーに用いることができる、使用温度範囲が広い、構造と製造工程が簡易である、などの優れた特性を有し、次世代のフラットパネルディスプレーと目される新興応用技術である。
【０００４】
有機ＥＬ表示装置の大サイズパネルディスプレーの製造については、酸化物半導体は比較的高い電子移動率を具え、低温ポリシリコン（ＬＴＰＳ）に比して製造工程が簡易で、アモルファスシリコンの製造工程との互換性も比較的高く、高い世代の生産ラインと整合性があり、広範囲の応用が得られる。
【０００５】
目下、酸化物半導体薄膜トランジスタ（ＴＦＴ）基板に常用される構造は、エッチングレジスト層（ＥＳＬ）を具える構造である。但し、係る構造には若干の問題が存在する。例えばエッチングの均一性を制御することが難しい、フォトマスクとフォトリソグラフィーの工程をさらに１回追加する必要がある、ゲート電極とソース/ドレイン電極が重畳する、蓄積容量が大きい、高解像度に達することが難しい、などである。
【０００６】
エッチングレジスト層を有する構造に比して、共面型（Ｃｏｐｏｌａｎａｒ）酸化物半導体ＴＦＴ基板構造は、より合理的であって、量産に向けての前途を有する。目下の共面型酸化物半導体ＴＦＴ基板の製造方法は図１から図５に開示するとおりであって、次に掲げるステップを含む。
【０００７】
ステップ１において、基板１００上に第１金属層を蒸着し、フォトリソグラフィーの工程によって該第１金属層をパターン化してゲート電極２００を形成する。
【０００８】
ステップ２において、基板１００とゲート電極２００上にゲート電極絶縁層３００を蒸着し、かつ、フォトリソグラフィーの工程によってパターン化する。
【０００９】
ステップ３において、ゲート電極絶縁層３００上に第２金属層を蒸着し、かつフォトリソグラフィーの工程によって該第２金属層をパターン化してソース/ドレイン電極４００を形成する。
【００１０】
ステップ４において、ソース/ドレイン電極４００上に酸化物半導体層を蒸着し、フォトリソグラフィーの工程によってパターン化して酸化物半導体層５００を形成する。
【００１１】
ステップ５において、酸化物半導体層５００とソース/ドレイン電極４００上に保護層を蒸着し、フォトリソグラフィーの工程によってパターン化して保護層６００を形成する。
【００１２】
上述する共面型酸化物半導体ＴＦＴ基板の製造方法には、ある程度の欠点が存在する。即ち、ゲート電極２００と、ゲート電極絶縁層３００と、ソース/ドレイン電極４００と、酸化物半導体層５００と、保護層６００などのそれぞれの層を形成する上で、それぞれ１回のフォトリソグラフィーの工程を必要とすることが主な欠点となっている。それぞれのフォトリソグラフィー工程は、成膜、像様露光、エッチング、剥離などの工程を含み、また像様露光の工程は、フォトレジストの塗布、露光、現像を含む。しかも１回毎の像様露光の工程は、それぞれフォトマスクを必要とする。よって工程のプロセスが比較的長くなり、生産効率が比較的低い。必要とするフォトマスクの数も多くなり、生産コストが高くなるとともに、工程が多くなれば、累積する歩留まりの問題も目立ってくる。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
この発明は、フォトリソグラフィーの工程数を減らし、工程のプロセスと製造サイクルを短縮するとともに、生産性と歩留まりを高め、製品の市場における競争能力を強め、また櫃とするフォトマスクの数を減らして生産コストを低減させる共面型酸化物半導体ＴＦＴ基板の製造方法を提供すること、を課題とする。
【課題を解決するための手段】
【００１４】
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、基板を用意するステップ１と、該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と、該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、該ゲート電極絶縁層上にフォトレジスト層を形成するステップ４と、該フォトレジストを各領域に区分けして露光、現像を行い、かつ該フォトレジスト層にホールと複数の凹状部を形成するステップ５と、該ホール下方の該ゲート電極絶縁層を除去するステップ６と、該複数の該凹状部下方のフォトレジスト層を除去するステップ７と、該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着するステップ８と、残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去してソース/ドレイン電極を形成するステップ９と、酸化物半導体層を蒸着してパターン化するステップ１０と、保護層を蒸着してパターン化するステップ１１と、を含む共面型酸化物半導体ＴＦＴ基板の製造方法によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
【００１５】
以下この発明について説明する。請求項１に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、基板を用意するステップ１と、
該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と、
該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、
該ゲート電極絶縁層上に一定の厚さのフォトレジスト層を形成するステップ４と、
該フォトレジストを各領域に分けてして露光、現像を行い、該フォトレジスト層の、該ゲート電極絶縁層内に形成しようとする接続孔に対応する領域にフル露光を行ない、かつ現像を行ってホールを形成し、該フォトレジスト層の、形成しようとするソース/ドレイン電極に対応する領域にハーフ露光を行ない、かつ現像した後に複数の凹状部を形成し、該フォトレジスト層のその他の領域は非露光領域とするステップ５と、
エッチングで該ホール下方の該ゲート電極絶縁層を除去し、該ゲート電極絶縁層内の接続孔を形成して該接続孔下方の該ゲート電極を露出させるステップ６と、
該複数の凹状部下方のフォトレジスト層を除去して複数の該凹状部下方のゲート電極絶縁層を露出させるステップ７と、
該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着し、該第２金属層を該接続孔に充填して該ゲート電極と接続させるステップ８と、
残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該第２金属層のパターン化を完成させ、ソース/ドレイン電極を形成するステップ９と、
該ソース/ドレインと該ゲート電極絶縁層上に酸化物半導体層を蒸着してパターン化するステップ１０と、
該酸化物半導体層と該ソース/ドレインとの上に保護層を蒸着してパターン化するステップ１１と、を含む。
【００１６】
請求項２に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるパターン化が、フォトリソグラフィーによってなる。
【００１７】
請求項３に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ５において、ハーフトーン技法を用いて該フォトレジスタ層を各領域に分けて露光、現像を行う。
【００１８】
請求項４に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ５において、該フォトレジスト層の凹状部の深さが形成しようとする該ソース/ドレイン電極の厚さに比して深い。
【００１９】
請求項５に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ６において、ドライエッチングによって該ホール下方のゲート電極絶縁層を除去する。
【００２０】
請求項６に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ７において、酸素アッシング複数の該凹状部下方のフォトレジスト層を除去する。
【００２１】
請求項７に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ８において、物理気相成長によって該ゲート電極絶縁層と残った該フォトレジスト層上に第２金属層を蒸着する。
【００２２】
請求項８に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ９において、剥離液を用いて残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該ソース/ドレイン電極を形成する。
【００２３】
請求項９に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、請求項１におけるステップ１０における酸化物半導体層がＩＧＺＯを材料とする。
【００２４】
請求項１０に記載する共面型酸化物半導体ＴＦＴ基板の製造方法は、
基板を用意するステップ１と、
該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と。
該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、
該ゲート電極絶縁層上に一定の厚さのフォトレジスト層を形成するステップ４と、
該フォトレジストを各領域に分けてして露光、現像を行い、該フォトレジスト層の、該ゲート電極絶縁層内に形成しようとする接続孔に対応する領域にフル露光を行ない、かつ現像を行ってホールを形成し、該フォトレジスト層の、形成しようとするソース/ドレイン電極に対応する領域にハーフ露光を行ない、かつ現像した後に複数の凹状部を形成し、該フォトレジスト層のその他の領域は非露光領域とするステップ５と、
エッチングで該ホール下方の該ゲート電極絶縁層を除去し、該ゲート電極絶縁層内の接続孔を形成して該接続孔下方の該ゲート電極を露出させるステップ６と、
該複数の凹状部下方のフォトレジスト層を除去して複数の該凹状部下方のゲート電極絶縁層を露出させるステップ７と、
該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着し、該第２金属層を該接続孔に充填して該ゲート電極と接続させるステップ８と、
残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該第２金属層のパターン化を完成させ、ソース/ドレイン電極を形成するステップ９と、
該ソース/ドレインと該ゲート電極絶縁層上に酸化物半導体層を蒸着してパターン化するステップ１０と、
該酸化物半導体層と該ソース/ドレインとの上に保護層を蒸着してパターン化するステップ１１と、を含み、
該パターン化がフォトリソグラフィーによってなり、
該ステップ５において、ハーフトーン技法を用いて該フォトレジスタ層を各領域に分けてして露光、現像を行ない、
該ステップ５において、該フォトレジスト層の凹状部の深さを形成しようとする該ソース/ドレイン電極の厚さに比して深くし、
該ステップ６において、ドライエッチングによってエッチングを行い、該ホール下方のゲート電極絶縁層を除去し、
該ステップ７において、酸素アッシングによって該フォトレジスト層の複数の該凹状部下方のフォトレジスト層を除去し、
該ステップ８において、物理気相成長によって該ゲート電極絶縁層と残った該フォトレジスト層上に第２金属層を蒸着し、
該前記ステップ９において、剥離液を用いて残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去して該ソース/ドレイン電極を形成し、
該ステップ１０における酸化物半導体層がＩＧＺＯを材料とする。
【図面の簡単な説明】
【００２５】
【図１】従来の共面型酸化物半導体ＴＦＴ基板の製造方法のステップ１を示した説明図である。
【図２】従来の共面型酸化物半導体ＴＦＴ基板の製造方法のステップ２を示した説明図である。
【図３】従来の共面型酸化物半導体ＴＦＴ基板の製造方法のステップ３を示した説明図である。
【図４】従来の共面型酸化物半導体ＴＦＴ基板の製造方法のステップ４を示した説明図である。
【図５】従来の共面型酸化物半導体ＴＦＴ基板の製造方法のステップ５を示した説明図である。
【図６】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法を示したブロック図である。
【図７】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ２を示した説明図である。
【図８】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ３を示した説明図である。
【図９】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ４を示した説明図である。
【図１０】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ５を示した説明図である。
【図１１】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ６を示した説明図である。
【図１２】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ７を示した説明図である。
【図１３】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ８を示した説明図である。
【図１４】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ９を示した説明図である。
【図１５】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ１０を示した説明図である。
【図１６】この発明による共面型酸化物半導体ＴＦＴ基板の製造方法のステップ１１を示した説明図である。
【発明を実施するための形態】
【００２６】
この発明は、フォトリソグラフィーの工程数を減らし、工程のプロセスと製造サイクルを短縮するとともに、生産性と歩留まりを高め、製品の市場における競争能力を強め、また櫃とするフォトマスクの数を減らして生産コストを低減させる共面型酸化物半導体ＴＦＴ基板の製造方法を提供するものであって、その製造方法は、基板を用意するステップ１と、該基板上に第１金属層を蒸着してパターン化し、ゲート電極を形成するステップ２と、該ゲート電極と該基板上にゲート電極絶縁層を形成し、該ゲート電極絶縁層によって該ゲート電極と該基板とを完全に覆うステップ３と、該ゲート電極絶縁層上にフォトレジスト層を形成するステップ４と、該フォトレジストを各領域に区分けして露光、現像を行い、かつ該フォトレジスト層にホールと複数の凹状部を形成するステップ５と、該ホール下方の該ゲート電極絶縁層を除去するステップ６と、該複数の該凹状部下方のフォトレジスト層を除去するステップ７と、該ゲート電極絶縁層と残ったフォトレジスト層上に第２金属層を蒸着するステップ８と、残った該フォトレジスト層と、その上に蒸着した該第２金属層とを除去してソース/ドレイン電極を形成するステップ９と、酸化物半導体層を蒸着してパターン化するステップ１０と、保護層を蒸着してパターン化するステップ１１と、を含む。係る共面型酸化物半導体ＴＦＴ基板の製造方法の特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
【実施例】
【００２７】
図６に、この発明による共同面型酸化物半導体ＴＦＴ基板の製造方法を示したブロック図である。図面に開示するように、この発明による製造方法は次に掲げるステップを含む。
【００２８】
ステップ１において基板１を用意する。
【００２９】
具体的に述べると、基板１は透明基板であって、かつ基板１がガラス基板であることを優先する。
【００３０】
ステップ２において、図７に開示するように基板１上に第１金属層を蒸着してパターン化し、ゲート電極２を形成する。
【００３１】
具体的に述べると、前記パターン化はフォトリソグラフィーによって達実現する。
【００３２】
ステップ３において、図８に開示するように、ゲート電極２と基板１上にゲート電極絶縁層３を形成し、ゲート電極絶縁層３によってゲート電極２と基板１とを完全に覆う。
【００３３】
ステップ４において、図９に開示するように、ゲート電極絶縁層３上に一定の厚さのフォトレジスト層４を形成する。
【００３４】
具体的に述べると、フォトレジスト層４はフォトレジストを塗布して形成する。特筆すべきは、後続のステップ９で形成するソース/ドレイン電極５１に適宜な厚さを持たせるために、フォトレジスト層４は十分な厚さを必要とする。
【００３５】
ステップ５において、図１０に開示するように、フォトレジスト４を各領域に区分けして露光、現像を行う。
【００３６】
具体的に述べると、ハーフトーンの手法を用いてフォトレジスト層４の、ゲート電極絶縁層３内に形成しようとする接続孔３１に対応する領域に、フル露光、現像と行ってホール４１を形成する。フォトレジスト層４の、形成しようとするソース/ドレイン電極５１に対応する領域にはハーフ露光を行ない、かつ現像した後に複数の凹状部４２を形成する。フォトレジスト層４のその他の領域には露光を行うことなく、フォトレジスト層４の初期の厚さを保留する。フォトレジスト層４の凹状部４２の深さＨは、形成しようとするソース/ドレイン電極５１の厚さより深くする。
【００３７】
ステップ５においては、１回のフォトマスク工程、１回のフォトリソグラフィー工程のみでゲート電極絶縁層３とソース/ドレイン電極５１とがそれぞれ必要とする対応パターンを定義する。
【００３８】
第６のステップは、図１１に開示するように、ドライエッチングでホール４１下方のゲート電極絶縁層３を除去し、ゲート電極絶縁層３内の接続孔３１を形成し、接続孔３１下方のゲート電極２を露出させ、ここからゲート電極絶縁層３のパターン化を完成させる。
【００３９】
ステップ７において、図１２に開示するように酸素アッシング（Ｏ2 Ａｓｈｉｎｇｓ）によって、フォトレジスト層４の複数の凹状部４２下方のフォトレジスト層４を除去して複数の凹状部４２下方のゲート電極絶縁層３を露出させる。
【００４０】
ステップ７では、フォトレジスト４の複数の凹状部４２下方のフォトレジスト層４を除去する。後続のステップ９において形成するソース/ドレイン電極５１の位置、即ちする露出したゲート電極絶縁層３上の位置である。即ち、フォトレジスト層４の複数の凹状部４２下方のフォトレジスト層４を除去すると同時に、フォトレジスト層４のその他領域の部分的な厚さを取り除き、残ったフォトレジスト層４'の厚さも相応して減少させる。
【００４１】
ステッ８においては、図１３に開示するように、物理気体相成長（ＰＶＤ）を用いてゲート電極絶縁層３と残ったフォトレジスト層４'上に第２金属層５を蒸着する。第２金属層５は接続孔３１に充填してゲート電極２と接続させる。
【００４２】
ステップ９においては、図１４に開示するように、残ったフォトレジスト層４'と、その上に蒸着した第２金属層５とを除去して第２金属層５のパターン化を完成させ、ソース/ドレイン電極５１を形成する。
【００４３】
具体的に述べると、ステップ９においては剥離液を用いて、残ったフォトレジスト層４'と、その上に蒸着した第２金属層５とを剥離して除去する。特筆すべきは、剥離液はフォトレジストを溶解するが、金属は溶解しないという点である。このため、剥離液が金属不純物を含むので、フィルターを用いて剥離液を濾過し含まれる金属を除去する。よって、剥離液を重複して使用することができる。
【００４４】
ステップ１０においては、図１５に開示するように、ソース/ドレイン５１とゲート電極絶縁層３上に酸化物半導体層６を蒸着してパターン化する。
【００４５】
具体的に述べると、酸化物半導体層６は、ＩＧＺＯを材料とし、パターン化はフォトリソグラフィーによってなす。
【００４６】
ステップ１１においては、図１６に開示するように、酸化物半導体層６とソース/ドレイン５１との上に保護層７を蒸着してパターン化し、共面型酸化物半導体ＴＦＴ基板の製造を完成させる。
【００４７】
具体的に述べると、上述するパターン化はフォトリソグラフィーによって実現する。
【００４８】
この発明による共面型酸化物半導体ＴＦＴ基板の製造方法は、ハーフトーン技術を用いて、それぞれの領域に分けたフォトレジスト層に露光、現像を行い、剥離の技術を以って残ったフォトレジスト層と、及びその上に蒸着した第２金属層を除去することで、１回のフォトマスク工程、１回のフォトリソグラフィー工程のみでゲート電極絶縁層とソース/ドレイン電極の形成を実現する。従来の共面型酸化物半導体ＴＦＴ基板の製造方法に比して、この発明の共面型酸化物半導体ＴＦＴ基板の製造方法は、フォトリソグラフィーの工程数を減少し、工程プロセスと製品生産のサイクルを短縮して生産効率と歩留まりを高め、製品の市場における競争能力を高めるとともに、必要とするフォトマスク工程の数を減らして生産コストを節減することができる。
【００４９】
以上は、この発明の好ましい実施の形態であって、この発明の実施の範囲を限定するものではない。よって、当業者はこの発明の提供する技術プランと技術思想に基づいて、相応の各種変更、修正を行うことができる。但し、これら更、修正などは、いずれもこの発明の特許請求の範囲に含まれるものとする。
【符号の説明】
【００５０】
１００      基板
２００      ゲート電極
３００      縁層
４００      ソース/ドレイン電極
５００      酸化物半導体層
６００      保護層
１          基板
２          ゲート電極
３          ゲート電極絶縁層
３１        接続孔
４、４'      フォトレジスト層
４１        ホール
４２        凹状部
５          第２金属層
５１        ソース/ドレイン電極
６          酸化物半導体層
Ｈ          深さ
【図１】
2017523611.tif 000003
【図２】
2017523611.tif 000004
【図３】
2017523611.tif 000005
【図４】
2017523611.tif 000006
【図５】
2017523611.tif 000007
【図６】
2017523611.tif 000008
【図７】
2017523611.tif 000009
【図８】
2017523611.tif 000010
【図９】
2017523611.tif 000011
【図１０】
2017523611.tif 000012
【図１１】
2017523611.tif 000013
【図１２】
2017523611.tif 000014
【図１３】
2017523611.tif 000015
【図１４】
2017523611.tif 000016
【図１５】
2017523611.tif 000017
【図１６】
2017523611.tif 000018
【国際調査報告】
2017523611.tif 000019
2017523611.tif 000020
2017523611.tif 000021
2017523611.tif 000022
2017523611.tif 000023
2017523611.tif 000024