(57)【要約】  薄膜バッテリは、基板；カソード集電体層、アノード集電体層、カソード層、電解質層、及び電解質層を含み得、アノード集電体のアノードコンタクトエリアの一部がアノード層により覆われておらず、カソード集電体のコンタクトエリアに隣接したカソード層のレーザカットエッジをアノード層のレーザカットエッジから電気的に絶縁するための電解質層の電気的に絶縁するバッファエリアがアノード層によって覆われておらず、電気的に絶縁するバッファエリアがカソード集電体層のコンタクトエリアとアノード層との間にある。薄膜バッテリ形成のための方法及び装置がまた、本明細書に記載される。【選択図】図３４
2017526143.tif 000002
【特許請求の範囲】
【請求項１】
薄膜バッテリであって、
基板と、
前記基板の上のカソード集電体及びアノード集電体であって、互いから電気的に絶縁されているカソード集電体及びアノード集電体と、
前記カソード集電体の上のカソード層であって、前記カソード集電体のコンタクトエリアが前記カソード層によって覆われていない、カソード層と、
前記カソード層の上面を完全に覆っておりかつ前記アノード集電体の一部を覆っている電解質層であって、前記アノード集電体の覆われていない部分が前記アノード集電体のコンタクトエリアである、電解質層と、
前記電解質層及び前記アノード集電体の上のアノード層であって、前記アノード集電体の前記アノードコンタクトエリアの一部が前記アノード層によって覆われておらず、前記カソード集電体の前記コンタクトエリアに隣接した前記カソード層のエッジを前記アノード層のエッジから電気的に絶縁するための、前記電解質層の中の電気的に絶縁するバッファエリアが、前記アノード層によって覆われておらず、前記電気的に絶縁するバッファエリアが前記カソード集電体の前記コンタクトエリアと前記アノード層との間にある、アノード層と
を備える薄膜バッテリ。
【請求項２】
前記カソード集電体の前記コンタクトエリアが、前記カソード集電体の上面のコーナー部分である、請求項１に記載の薄膜バッテリ。
【請求項３】
前記アノード集電体の前記コンタクトエリアが、前記アノード集電体の上面のコーナー部分である、請求項１に記載の薄膜バッテリ。
【請求項４】
最初の保護層を更に備え、前記最初の保護層は、前記アノード層の上面にあり、前記アノード層の前記エッジを越えて延びることなく前記アノード層の前記上面すべてを覆っている、請求項１に記載の薄膜バッテリ。
【請求項５】
前記最初の保護層、前記アノード層、前記電解質層、及び前記カソード層を完全に覆っているカプセル化層を更に備える、請求項４に記載の薄膜バッテリ。
【請求項６】
薄膜バッテリを製造する方法であって、
基板の上に集電体層及びカソード層をブランケット堆積させることと、
カソード集電体及びアノード集電体を形成するように前記集電体層及び前記カソード層をレーザダイパターニングし、前記カソード集電体のコンタクトエリアを出現させて前記アノード集電体のすべてを露出するように前記カソード層の部分にレーザアブレーションを施して、第１のパターニングされたスタックを形成することと、
前記第１のパターニングされたスタックの上に電解質層をブランケット堆積させることと、
前記アノード集電体のコンタクトエリアを露出するように前記電解質層の一部にレーザアブレーションを施して、第２のパターニングされたスタックを形成することと、
前記第２のパターニングされたスタックの上にアノード層及び最初の保護層をブランケット堆積させることと、
前記集電体層及び前記カソード層の前記レーザダイパターニングのダイパターン内で前記電解質層、前記アノード層及び前記最初の保護層をレーザダイパターニングすることと、
前記カソード集電体の前記コンタクトエリアを出現させるように、前記最初の保護層、前記アノード層及び前記電解質層の部分にレーザアブレーションを施し、前記電解質層の中に電気的に絶縁するバッファエリアを形成して、前記カソード集電体の前記コンタクトエリアに隣接した前記カソード層のレーザ切断エッジをパターニングされた前記アノードのレーザ切断エッジから電気的に絶縁するように、前記最初の保護層、前記アノード層及び前記電解質層の厚さの一部にレーザアブレーションを施し、前記アノード集電体の前記コンタクトエリアを出現させるように前記最初の保護層及び前記電解質層の一部にレーザアブレーションを施して、第３のデバイススタックを形成することと
を含む方法。
【請求項７】
前記カソード層が、前記集電体層及び前記カソード層の前記レーザダイパターニング並びに前記カソード層の前記部分の前記レーザアブレーションの後にアニールされる、請求項６に記載の方法。
【請求項８】
前記第３のデバイススタックの上にカプセル化層をブランケット堆積させることと、
前記カソード集電体の前記コンタクトエリアの一部及び前記アノード集電体の前記コンタクトエリアの一部を出現させるように前記カプセル化層にレーザアブレーションを施して、第４のデバイス構造を形成することと
を更に含む、請求項６に記載の方法。
【請求項９】
前記第４のデバイススタックの上に第２のカプセル化層をブランケット堆積させることと、
前記カソード集電体の前記コンタクトエリアの第２の部分及び前記アノード集電体の前記コンタクトエリアの第２の部分を出現させるように前記第２のカプセル化層にレーザアブレーションを施すことであって、前記第２の部分が前記第１の部分よりも小さい、レーザアブレーションを施すことと
を更に含む、請求項８に記載の方法。
【請求項１０】
前記電解質層の中に前記電気的に絶縁するバッファエリアを形成するために前記電解質層に前記レーザアブレーションを施すことが、フェムト秒ＵＶレーザを利用する、請求項６に記載の方法。
【請求項１１】
基板の上に薄膜バッテリを製造するための装置であって、
基板の上に集電体層及びカソード層をブランケット堆積させ、カソード集電体及びアノード集電体を形成するように前記集電体層及び前記カソード層をレーザダイパターニングし、前記カソード集電体のコンタクトエリアを出現させ前記アノード集電体のすべてを露出するように前記カソード層の部分にレーザアブレーションを施して、第１のパターニングされたスタックを形成するための第１のシステムと、
前記第１のパターニングされたスタックの上に電解質層をブランケット堆積させ、前記アノード集電体のコンタクトエリアを露出するように前記電解質層の一部にレーザアブレーションを施して、第２のパターニングされたスタックを形成するための第２のシステムと、
前記第２のパターニングされたスタックの上にアノード層及び最初の保護層をブランケット堆積させ、前記集電体層及び前記カソード層の前記レーザダイパターニングのダイパターン内で前記電解質層、前記アノード層及び前記最初の保護層をレーザダイパターニングし、前記カソード集電体の前記コンタクトエリアを出現させるように、前記最初の保護層、前記アノード層及び前記電解質層の部分にレーザアブレーションを施し、前記電解質層の中に電気的に絶縁するバッファエリアを形成して、前記カソード集電体の前記コンタクトエリアに隣接した前記カソード層のレーザ切断エッジをパターニングされた前記アノードのレーザ切断エッジから電気的に絶縁するように、前記最初の保護層、前記アノード層及び前記電解質層の厚さの一部にレーザアブレーションを施し、前記アノード集電体の前記コンタクトエリアを出現させるように前記最初の保護層及び前記電解質層の一部にレーザアブレーションを施して、第３のデバイススタックを形成するための第３のシステムと
を備える装置。
【請求項１２】
前記第１、第２及び第３のシステムがインラインツールである、請求項１１に記載の装置。
【請求項１３】
前記集電体層及び前記カソード層の前記レーザダイパターニング及び前記カソード層の前記部分の前記レーザアブレーションの後に、前記カソード層をアニールするための第４のシステムを更に備える、請求項１１に記載の装置。
【請求項１４】
前記第３のシステムが、前記電解質層の中に前記電気的に絶縁するバッファエリアを形成するために前記電解質層にレーザアブレーションを施すためのフェムト秒ＵＶレーザを含む、請求項１１に記載の装置。
【請求項１５】
前記第３のデバイススタックの上にカプセル化層をブランケット堆積させ、前記カソード集電体の前記コンタクトエリアの一部及び前記アノード集電体の前記コンタクトエリアの一部を出現させるように、前記カプセル化層にレーザアブレーションを施すための第５のシステムを更に備える、請求項１１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２０１４年９月４日出願の米国仮特許出願第６２／０４６，０５１号の利益を主張する。
【０００２】
本開示の実施形態は、概して、電気化学デバイス及びその製造方法、より具体的には、独占的でないが、レーザパターニングされた薄膜バッテリに関する。
【背景技術】
【０００３】
薄膜バッテリ（ＴＦＢ）は、集電体、カソード（正極）、固体状電解質及びアノード（負極）を含む層の薄膜スタックを備え得る。最高の特性を有するＴＦＢは、この数年以内にμエネルギー応用の分野で優位に立つものと予測されている。しかしながら、ＴＦＢを高い費用対効果で大量生産（ＨＶＭ）できるようにするためには、克服しなければならない課題がある。最も重要なのは、デバイス層の堆積中に使用される現在最先端のＴＦＢデバイスパターニング技術、即ちシャドウマスクに代わるものが必要とされることである。ＨＶＭでのシャドウマスク処理使用に関して、かなりの複雑さとコストが伴われる。（１）マスク、特に大面積基板の管理、精密な位置合わせ及び洗浄のための設備にかなりの資本投資を要する；（２）シャドウマスクエッジの下の堆積を収容する必要があるため、基板エリアの利用が不十分である；（３）熱膨張に起因する位置合わせ問題を回避するために、ＰＶＤプロセス（低電力及び温度）に制約がある。
【０００４】
シャドウマスクを交換する一般的な手法の１つは、リソグラフィ技術を使用することであるが、これはコストを大幅に増加させるだけでなく、ＴＦＢ製造フローに望ましくない湿式化学物質、並びにＴＦＢ層材料及びリソグラフィ化学物質、湿式化学物質、エッチング及び乾燥灰の処理の間での化学的及び物理的相互作用からデバイス性能の低下をもたらす。
【０００５】
明らかに、簡素化されたより多くのＨＶＭ互換ＴＦＢ処理技術を可能にすることで、ＴＦＢのＨＶＭコストを大幅に削減できるＴＦＢ構造及び製造方法が必要とされる。
【発明の概要】
【０００６】
本開示の幾つかの実施形態は、薄膜バッテリ（ＴＦＢ）などの電気化学デバイス、その製造方法、及びその方法を実行するように構成されたツールに関する。
【０００７】
幾つかの実施形態によれば、薄膜バッテリは、基板と；基板の上のカソード集電体層及びアノード集電体層であって、互いから電気的に絶縁されているカソード集電体層及びアノード集電体層と；カソード集電体層の上のカソード層であって、カソード集電体層のコンタクトエリアがカソード層によって覆われていない、カソード層と；カソード層の上面を完全に覆っておりかつアノード集電体層の一部を覆っている電解質層であって、アノード集電体の覆われていない部分がアノード集電体のコンタクトエリアである、電解質層と；電解質層及びアノード集電体の上のアノード層であって、アノード集電体のアノードコンタクトエリアの一部がアノード層によって覆われておらず、カソード集電体のコンタクトエリアに隣接したカソード層のエッジをアノード層のエッジから電気的に絶縁するための電解質層の中の電気的に絶縁するバッファエリアが、アノード層によって覆われておらず、電気的に絶縁するバッファエリアがカソード集電体層のコンタクトエリアとアノード層との間にある、アノード層とを備え得る。
【０００８】
幾つかの実施形態によれば、薄膜バッテリを製造する方法は、基板の上に集電体層及びカソード層をブランケット堆積させることと；カソード集電体及びアノード集電体を形成するように集電体層及びカソード層をレーザダイパターニングし、カソード集電体のコンタクトエリアを出現させてアノード集電体のすべてを露出するようにカソード層の部分にレーザアブレーションを施して、第１のパターニングされたスタックを形成することと；第１のパターニングされたスタックの上に電解質層をブランケット堆積させることと；アノード集電体のコンタクトエリアを露出するように電解質層の一部にレーザアブレーションを施して、第２のパターニングされたスタックを形成することと；第２のパターニングされたスタックの上にアノード層及び最初の保護層をブランケット堆積させることと；集電体層及びカソード層のレーザダイパターニングのダイパターン内で電解質層、アノード層及び最初の保護層をレーザダイパターニングすることと；カソード集電体のコンタクトエリアを出現させるように、最初の保護層、アノード層及び電解質層の部分にレーザアブレーションを施し、電解質層の中に電気的に絶縁するバッファエリアを形成して、カソード集電体のコンタクトエリアに隣接したカソード層のレーザ切断エッジをパターニングされたアノードのレーザ切断エッジから電気的に絶縁するように、最初の保護層、アノード層及び電解質層の厚さの一部にレーザアブレーションを施し、アノード集電体のコンタクトエリアを出現させるように最初の保護層及び電解質層の一部にレーザアブレーションを施して、第３のデバイススタックを形成することとを含み得る。
【０００９】
幾つかの実施形態によれば、基板の上に薄膜バッテリを製造するための装置は、基板の上に集電体層及びカソード層をブランケット堆積させ、カソード集電体及びアノード集電体を形成するように集電体層及びカソード層をレーザダイパターニングし、カソード集電体のコンタクトエリアを出現させてアノード集電体のすべてを露出するようにカソード層の部分にレーザアブレーションを施して、第１のパターニングされたスタックを形成するための第１のシステムと；第１のパターニングされたスタックの上に電解質層をブランケット堆積させ、アノード集電体のコンタクトエリアを露出するように電解質層の一部にレーザアブレーションを施して、第２のパターニングされたスタックを形成するための第２のシステムと；第２のパターニングされたスタックの上にアノード層及び最初の保護層をブランケット堆積させ、集電体層及びカソード層のレーザダイパターニングのダイパターン内で電解質層、アノード層及び最初の保護層をレーザダイパターニングし、カソード集電体のコンタクトエリアを出現させるように、最初の保護層、アノード層及び電解質層の部分にレーザアブレーションを施し、電解質層の中に電気的に絶縁するバッファエリアを形成して、カソード集電体のコンタクトエリアに隣接したカソード層のレーザ切断エッジをパターニングされたアノードのレーザ切断エッジから電気的に絶縁するように、最初の保護層、アノード層及び電解質層の厚さの一部にレーザアブレーションを施し、アノード集電体のコンタクトエリアを出現させるように最初の保護層及び電解質層の一部にレーザアブレーションを施して、第３のデバイススタックを形成するための第３のシステムとを備え得る。
【００１０】
本開示の上記及びその他の態様と特徴は、添付の図と併せて特定の実施形態の下記の説明を読むことで、当業者には明らかになるであろう。
【図面の簡単な説明】
【００１１】
【図１】薄膜バッテリ用のデバイス層のスタックの断面図である。
【図２】従来のレーザダイパターニング後の図１の薄膜バッテリの断面図である。
【図３】デバイス側の電気コンタクトを形成するためのカソード集電体を出現させるための従来のレーザ処理後の図２の薄膜バッテリの断面図である。
【図４】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第１の処理フローにおける連続的ステップのうちの１つの断面図である。
【図５】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第１の処理フローにおける連続的ステップのうちの１つの断面図である。
【図６】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第１の処理フローにおける連続的ステップのうちの１つの断面図である。
【図７】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第１の処理フローにおける連続的ステップのうちの１つの断面図である。
【図８】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第１の処理フローにおける連続的ステップのうちの１つの断面図である。
【図９】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第１の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１０】更なる実施形態による非導電基板を含むＴＦＢ製造のための第２の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１１】更なる実施形態による非導電基板を含むＴＦＢ製造のための第２の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１２】更なる実施形態による非導電基板を含むＴＦＢ製造のための第２の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１３】更なる実施形態による非導電基板を含むＴＦＢ製造のための第２の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１４】更なる実施形態による非導電基板を含むＴＦＢ製造のための第２の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１５】更なる実施形態による非導電基板を含むＴＦＢ製造のための第２の処理フローにおける連続的ステップのうちの１つの断面図である。
【図１６】幾つかの実施形態による導電基板を含むＴＦＢ製造のための処理フローにおける連続的ステップのうちの１つの断面図である。
【図１７】幾つかの実施形態による導電基板を含むＴＦＢ製造のための処理フローにおける連続的ステップのうちの１つの断面図である。
【図１８】幾つかの実施形態による導電基板を含むＴＦＢ製造のための処理フローにおける連続的ステップのうちの１つの断面図である。
【図１９】幾つかの実施形態による導電基板を含むＴＦＢ製造のための処理フローにおける連続的ステップのうちの１つの断面図である。
【図２０】幾つかの実施形態による導電基板を含むＴＦＢ製造のための処理フローにおける連続的ステップのうちの１つの断面図である。
【図２１】幾つかの実施形態による導電基板を含むＴＦＢ製造のための処理フローにおける連続的ステップのうちの１つの断面図である。
【図２２】幾つかの実施形態による、カソードエリアがＴＦＢ設置面積（デバイスエリア）の９０％を超えたＴＦＢを示し、かつ図４から図９及び図１０から図１５の処理フローに対応する例示的ＴＦＢ構成を示す、ダイシング前の１２のＴＦＢを含む基板の平面図である。
【図２３】ＬｉＰＯＮ材料の光学定数のグラフである。
【図２４】Ａ及びＢは、それぞれ、２４８ｎｍレーザによる１．５ミクロンのＬｉＰＯＮ及び５１３ｎｍｆｓレーザによる０．７／１．８ミクロンのＣｕ／ＬｉＰＯＮのアブレーションに対するレーザフルエンスの関数としてのアブレーション深さのグラフである。
【図２５】幾つかの実施形態による選択的レーザパターニングツールの概略図である。
【図２６】幾つかの実施形態によるＴＦＢ製造用の薄膜堆積クラスタツールの概略図である。
【図２７】幾つかの実施形態によるＴＦＢ製造用の複数のインラインツールを含む薄膜堆積システムの電気化学デバイス製造のための複数のインラインツールを有する薄膜堆積システムの図である。
【図２８】幾つかの実施形態によるＴＦＢ製造用のインライン堆積ツールの図である。
【図２９】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３０】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３１】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３２】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３３】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３４】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３５】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３６】幾つかの実施形態による非導電基板を含むＴＦＢ製造のための第３の処理フローにおける連続的ステップのうちの１つの断面図である。
【図３７】幾つかの実施形態による、図２９から図３６の処理フローに対応する例示的ＴＦＢ構成を示す、ダイシング前の１２の同一平面上のＴＦＢを含む基板の平面図である。
【図３８】幾つかの実施形態による、図１６から図２１の処理フローに対応する例示的ＴＦＢ構成を示す、ダイシング前の１２のＴＦＢを含む基板の平面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施形態について、当業者が本開示を実施できるように本開示の実施例として提供される図面を参照して、詳細に説明する。とりわけ、図及び以下の例は、本開示の範囲を単一の実施形態に限定することを意図するものではなく、説明又は図示する要素の一部又は全てを入れ替えることによって、他の実施形態も可能になる。更に、既知の構成要素を使用して、本開示のある要素が部分的に又は完全に実施可能である場合、かかる既知の構成要素のうちの、本開示の理解に必要な部分のみを説明し、かかる既知の構成要素の他の部分の詳細な説明は、本開示を曖昧にしないように省略する。本明細書では、単数の構成要素を示す実施形態を限定的と見なすべきではなく、むしろ、本開示は、本書に別段の明示的な記載がない限り、複数の同一の構成要素を含む他の実施形態を包含することが意図されており、その逆も同様である。更に、本開示のいかなる用語も、そのように明示的に記載されない限り、一般的でない意味又は特殊な意味と見なされることを意図していない。更に、本開示は、本書で例示のために言及される既知の構成要素の、現在既知の均等物及び将来知られることになる均等物も包含する。
【００１３】
図１は、ブランケット堆積された集電体層１０２（例えば、Ｔｉ／Ａｕ）、カソード層１０３（例えば、ＬｉＣｏＯ２）、電解質層１０４（例えば、ＬｉＰＯＮ）、アノード層１０５（例えば、Ｌｉ、Ｓｉ）及びＡＣＣ／最初の保護層１０６（例えば、Ｃｕ、Ｔｉ／Ｃｕ）を含む基板１０１に形成されたＴＦＢのためのデバイス層の従来のスタックを示す。従来の処理によれば、図１のスタックは、次いでレーザダイパターニングを受け、図２に示される構造を形成し、層２０２−２０６は、それぞれ層１０２−１０６のパターニングされた同等物である。しかしながら、図２に示されるように、レーザダイパターニングされた側壁に沿って、カソード／ＣＣＣ２０２／２０３とアノード／ＡＣＣ２０５／２０６との間に電気的短絡経路２１０を有する見込みが高く、これは製造歩留りに著しい影響を与える。次に、従来の処理によれば、スタックは、更に処理され、図３に示されるように、電気接触を形成するためにＣＣＣ層３０２を露出し、層３０２−３０６は、それぞれ層２０２−２０６のパターニングされた同等物である；この処理は、走査速度（スポットレーザ）／ショットの数（エリアレーザ）及びフルエンスを制御することによって、制御されるレーザ露出を利用し、スタックをＣＣＣ層３０２に除去し、よってステップが形成される。更に前述の潜在的短絡問題に対して、図３に示されたように、同じくＣＣＣパターニング側壁に沿って、カソード／ＣＣＣ３０２／３０３とアノード／ＡＣＣ３０５／３０６との間に短絡経路を有する見込みが高く、これもまた製造歩留りに著しい影響を与える。
【００１４】
図１から図３を参照して先ほど述べられたように、１ステップのレーザダイパターニング処理は、カソード／ＣＣＣ及びアノード／ＡＣＣの側壁に沿って電気的短絡経路を形成する傾向があり、バッテリ性能及び歩留りを劇的に低下させる。しかしながら、カソード／ＣＣＣは、第１の第パターニング処理中に既に除去されており、アノード／ＡＣＣがパターニングされる第２のダイパターニング処理中にアブレートされないので、本明細書で開示される２ステップのダイパターニング処理を使用することによって、カソード／ＣＣＣ及びアノード／ＡＣＣの側壁に沿った電気的短絡経路が形成される可能性は低い。これは、製造歩留りを著しく増加させ、レーザダイパターニング処理から生じるバッテリ漏れを低下させる。レーザアブレーションによるＣＣＣ層露出／出現処理に関して、ＡＣＣ層、アノード層及び電解質層は、ＣＣＣコンタクトエリアを露出／出現させるために完全に除去される。概して、ＡＣＣ層及びアノード層は、導電材料又は半導電材料であり、これらの層のある程度の残余は、たとえフェムト秒レーザがアブレーション処理に使用されたとしてもアブレーションエリアの表面に残る。これらのＡＣＣ残余及びアノード残余は、レーザカット側壁に沿って、ＡＣＣ／アノードからカソード／ＣＣＣへの電気的短絡経路を作り出す可能性が高い。しかしながら、レーザアブレーション処理が絶縁電解質層の厚さを通して途中で停止するＴＦＢデバイスレイアウトに狭いバッファエリアを含むことによって、ＣＣＣ／カソードとアノード／ＡＣＣとの間の電気的短絡の見込みが著しく低下し又は除去さえされ、よって、レーザアブレーションパターニング処理によるＴＦＢデバイスの製造を実行可能な製造案にする。ＴＦＢのブランケット堆積及びエクスシトゥレーザパターニングは、実際、パターン精度、歩留り及び基板／材料利用を改善し、ＴＦＢの製造コストを抑えるための大きな可能性を有している。
【００１５】
より詳しくは、本開示のＴＦＢの幾つかの実施形態は、前述の先行技術のデバイスの欠陥を回避する製造処理を有し、これらの処理は：レーザカット側壁に沿ってＣＣＣ／カソードとアノード／ＡＣＣとの間に電気的短絡経路を形成する可能性を著しく低減する２ステップのダイパターニング処理であって、ＣＣＣ及びカソード堆積後に実行される第１のダイパターニング処理、及び全てのアクティブ層堆積完了後に第１のダイパターニングエリア内部で実行される第２のダイパターニング処理を含む２ステップ処理と；ある実施形態においてレーザカットエッジが極接近する場合に、パターニングされたＣＣＣ／カソードのレーザカットエッジをパターニングされたアノード／ＡＣＣのレーザカットエッジから電気的に絶縁する電気的に絶縁する電解質バッファエリアを形成する（レーザカット側壁に沿って、ＣＣＣ／カソードとアノード／ＡＣＣとの間での電気的短絡の傾向を著しく低下させる）ために、ナノ秒／ピコ秒レーザ又はフェムト秒レーザ（これらレーザのすべてに対するＵＶ波長を含む）の利用も含み得る。更に、幾つかの実施形態では、ダイパターニング処理は、カソードがアニールされる前に、カソード層がパターニングでき−ＣＣＣが下に現れるよう除去できるように構成され得る。高温（６００℃以上）でのアニール後に、ＣＣＣ材料−典型的には、Ｔｉ及びＡｕ−は、まとめて混合／合金され、基板へのＣＣＣの接着を低減するだけではなく、レーザアブレーション処理に使用されるレーザ波長で光学反射率を低下させることにも留意されたい。これら２つの効果により、ＣＣＣを著しく損傷せずに、ＣＣＣからＬｉＣｏＯ２を選択的にアブレートする困難さが生じる。加えて、高温アニール後のＬｉＣｏＯ２層は、アニール前のアブレーションと比べて、層をアブレートするためにより高いレーザフルエンスを必要とする。結果的に、カソードがパターニング後にアニールされる処理フローは、基板への良好なＣＣＣ接着を維持し、またより容易なアブレーション処理を可能にする見通しにより有利である。
【００１６】
更に、本明細書に記載の実施形態のレーザ処理及びアブレーションパターンは、マスクを使用して製造されたデバイス構造と非常に似ているデバイス構造でＴＦＢを形成するように設計され得るが、より精密なエッジ配置が、より高いデバイス密度及び他の設計改善を提供し得る。ＴＦＢ製造プロセスにおけるシャドウマスクの使用は、欠陥を消滅させる歩留りの可能性が高い源であり、シャドウマスクを除去することによりこれらの欠陥が除去され得るため、処理の幾つかの実施形態については、ＴＦＢの歩留り及びデバイス密度が現在のシャドウマスク製造処理より高くなると予想される。処理の幾つかの実施形態が、シャドウマスク処理に対してよりも良好なパターニング精度を提供し、基板上でより高いＴＦＢデバイス密度が可能になるだろう。更に、処理の幾つかの実施形態は、潜在的熱膨張が誘導するシャドウマスクの位置合わせ問題によって引き起こされるＰＶＤ処理の制約（シャドウマスク堆積処理では低い電力及び温度に限定される）を緩和すると予想される。更に、シャドウマスクのＴＦＢ製造処理からの除去は、マスクアライナ、マスク管理システム、及びマスク洗浄の除去；ＣｏＣ（消耗コスト）の削減；並びにシリコン集積回路及びディスプレイ産業による業界が認めた処理を使用可能にすることにより、新たな製造処理開発コストを削減し得る。ブランケット層堆積及びＴＦＢのエクスシトゥレーザパターニングは、ＴＦＢ製造コストを引き下げるのに十分に、恐らく２０１４年の推定コストを１０倍以上下回ることさえあるのだがが（ｐｅｒｈａｐｓ  ｅｖｅｎ  ａ  ｆａｃｔｏｒ  ｏｆ  １０  ｏｒ  ｍｏｒｅ  ｌｅｓｓ  ｔｈａｎ  ２０１４  ｅｓｔｉｍａｔｅｄ  ｃｏｓｔｓ）、パターン精度、歩留まり及び基板／材料の使用を改善し得る。
【００１７】
従来のＴＦＢ製造では、すべての層が、サブキャリア、裏側磁石などによってデバイス基板に固定されるインシトゥシャドウマスクを使用してパターン化される。本開示では、インシトゥパターン化された堆積の代わりに、ＴＦＢ製造プロセスのすべての層（図４から図９、図１０から図１５、図１６から図２１、及び図２９から図３６を参照）、又は集電体、カソード、電解質及びアノードのうちの一又は複数などの特定の層に対して、シャドウマスクを全く含まないブランケット堆積が提案される。フローはまた、結合、カプセル化及び／又は保護コーティングの処理を包含し得る。ブランケット層のパターニングは、（１）すべての層を基板まで除去するレーザアブレーション処理、及び／又は（２）選択的レーザアブレーション処理によるものであり、レーザパターニング処理は、層を少なくとも部分的に損傷なく下方に維持しつつ、複数の層の１つの層又はスタックを除去する。例えば、幾つかの実施形態によれば、カソード集電体及びカソードは、まず基板の上にブランケット堆積される。次いで、レーザプロセスは、全体的にブランケットコーティングされた基板を個々のダイにパターニングするために使用される。電解質、アノード及びアノード集電体の堆積が、第１のレーザパターニング後にダイパターニングされた層の上で行われる。次いで、基板は、レーザアブレーションシステム内に再び載せされ、ダイパターニング及びＣＣＣ露出が実行され、第２のダイパターニングは、第１のダイパターニングエリア内部で行われ、要するに、第１のダイパターニングは、ダイシングアレイに沿ってＣＣＣ／カソード材料を完全に除去し、第２のダイパターニングは、第１のダイシングエリア内部で、電極、アノード及びＡＣＣを完全に除去することになる。ＣＣＣ露出／出現は、カソードエリア、更には基板エリアの利用を最大化するために、各ＴＦＢダイの１つのコーナーで実行される（図２２を参照）。フルエンス及びショット数などのレーザ処理パラメータを調節することによって、ＡＣＣ、アノード、電解質及びカソードは選択的に除去され、ＣＣＣコンタクトエリアの露出／出現が実行される。ＣＣＣ／カソードとＡＣＣ／アノードとの間での電気的短絡経路を回避するために、ＣＣＣ露出／出現エリアとＡＣＣ／アノードエリアとの間に狭いバッファエリアが使用され得る。この狭いバッファエリアにおいて、レーザアブレーション処理は、ＡＣＣ、アノード及び電極の小さな部分を除去することをだけを目的とする。ＴＦＢについて、ＬｉＰＯＮは、典型的には電解質として使用され、ＵＶから長可視波長までほぼ透明であるので、ＬｉＰＯＮ層の中央でレーザアブレーション処理を停止させるために、ナノ秒／ピコ秒又はフェムト秒レーザ（これらレーザのすべてに対するＵＶ波長）が使用されることに留意されたい。狭いバッファ領域の幅は、典型的には、約３０ミクロンから約２００ミクロンの範囲である。
【００１８】
ＴＦＢについて、カソード層の例は、ＬｉＣｏＯ２層（例えば、ＲＦスパッタリング、パルスＤＣスパッタリングなどによって堆積する）であり、アノード層の例は、Ｌｉ金属層（例えば、蒸発、スパッタリングなどによって堆積する）であり、電解質層の例は、ＬｉＰＯＮ層（例えば、ＲＦスパッタリングなどによって堆積する）である。しかしながら、本開示は、異なる材料を含むより広い範囲のＴＦＢに適用され得ることが期待される。更に、これらの層に対する堆積技術は、所望の組成、相および結晶性を提供することができる任意の堆積技術であり、ＰＶＤ、ＰＥＣＶＤ、反応性スパッタリング、非反応性スパッタリング、ＲＦスパッタリング、マルチ周波数スパッタリング、電子及びイオンビーム蒸発、熱蒸発、ＣＶＤ、ＡＬＤなどの堆積技術が含まれ得る。堆積方法は、プラズマスプレー、スプレー熱分解、スロットダイコーティング、スクリーン印刷などの非真空ベースのものとすることもできる。ＰＶＤスパッタ堆積プロセスについて、プロセスは、ＡＣ、ＤＣ、パルスＤＣ、ＲＦ、ＨＦ（例えば、マイクロ波）など、又はこれらの組み合わせであり得る。ＴＦＢの異なる構成要素層のための材料の例は、以下の一又は複数を含み得る。基板はケイ素、Ｓｉ上の窒化ケイ素、ガラス、ＰＥＴ（ポリエチレンテレフタレート）、雲母、銅などの金属箔などであり得る。ＡＣＣ及びＣＣＣは、異なる材料の複数の層に合金化され及び／若しくは存在してもよく、並びに／又はＴｉ接着層などを含んでいてもよい、Ａｇ、Ａｌ、Ａｕ、Ｃａ、Ｃｕ、Ｃｏ、Ｓｎ、Ｐｄ、Ｚｎ及びＰｔの一又は複数であり得る。カソードは、ＬｉＣｏＯ２、Ｖ２Ｏ５、ＬｉＭｎＯ２、Ｌｉ５ＦｅＯ４、ＮＭＣ（ＮｉＭｎＣｏ酸化物）、ＮＣＡ（ＮｉＣｏＡｌ酸化物）、ＬＭＯ（ＬｉｘＭｎＯ２）、ＬＦＰ（ＬｉｘＦｅＰＯ４）、ＬｉＭｎスピネルなどであってもよい。固体電解質は、ＬｉＰＯＮ、ＬｉＩ／Ａｌ２Ｏ３混合物、ＬＬＺＯ（ＬｉＬａＺｒ酸化物）、ＬｉＳｉＣＯＮ、Ｔａ２Ｏ５などの材料を含むリチウム導電性電解質材料であってもよい。アノードは、Ｌｉ、Ｓｉ、ケイ素−リチウム合金、リチウム硫化ケイ素、Ａｌ、Ｓｎ、Ｃなどであってもよい。
【００１９】
アノード／負極層は、純リチウム金属であってもよく、又は、Ｌｉ合金であってもよく、Ｌｉは、例えば、スズのような金属若しくはケイ素のような半導体と合金される。Ｌｉ層は、約３μｍの厚さ（カソード及び容量の釣り合いに適切として）とすることができ、カプセル化層は、３μｍ以上の厚さとすることができる。カプセル化層は、パリレン並びに金属及び／又は誘電体の多層とすることができる。Ｌｉ層及びカプセル化層の形成の間に、その部分は、アルゴンガスなどの不活性環境の中で維持されなければならないが、ブランケットカプセル化層堆積後に、不活性環境の必要性は緩められであろうことに留意されたい。ＡＣＣは、真空の外側でのレーザアブレーションを可能にするＬｉ層を保護するために使用され、不活性環境の必要性が緩められ得る。
【００２０】
更に、カソード及びアノード両側の金属集電体は、左右に動くリチウムイオンに対する保護バリアとして機能する必要があろう。加えて、アノード集電体は、周囲からの酸化体（例えば、Ｈ２Ｏ、Ｏ２、Ｎ２など）へのバリアとして機能する必要があろう。したがって、選択する一又は複数の材料は、「双方向」にリチウムと接触する際に−即ち、Ｌｉが金属集電体内に移動して固溶体を形成する、逆もまた同様−最小の反応性又は混和性を有すべきである。加えて、金属集電体の材料選択は、これらの酸化体に対して低い反応性及び拡散率を有すべきである。公開されたバイナリ位相図に基づき、第１の要件の幾つかの潜在的な候補は、Ａｇ、Ａｌ、Ａｕ、Ｃａ、Ｃｕ、Ｃｏ、Ｓｎ、Ｐｄ、Ｚｎ及びＰｔである。いくつかの材料により、金属層の間に反応／拡散を確実になくすように、熱収支を管理する必要があり得る。単一の金属要素が両方の要件を満たすことができない場合、次に合金が考慮され得る。また、単一の層が両方の要件を満たすことができない場合、次に二（複数）層が使用され得る。更に、また上述の耐火層及び非酸化層−例えば、Ａｕと組み合わせたＴｉ接着層−のうちの１つの層と組み合わせて、接着層が使用され得る。集電体は、金属ターゲットの（パルス）ＤＣスパッタリングによって堆積され（およそ３００ｎｍ）層を形成する（例えば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ及びＡｕなどの金属、金属合金、メタロイド又はカーボンブラック）。更に、誘電体層などの、左右に動くリチウムイオンに対する保護バリアを形成するための他のオプションがある。
【００２１】
図４から図９は、幾つかの実施形態によるＴＦＢの製造処理を示しており、これは、非導電基板に対する第１の処理フローである。処理フローは、図４で、集電体層４０２（例えば、Ｔｉ／Ａｕ）及びカソード層４０３（例えば、ＬｉＣｏＯ２）の基板４０１上でのブランケット堆積で開始する。非導電基板は、ガラス、セラミック、剛性材料、フレキシブル材料、プラスチック／ポリマーなどであり得る；更に、レーザパターニングがＴＦＢの基板側から行われる実施形態では、基板はまた、レーザ処理の透明要件を満たすことも必要となるだろう。図５は、以下の処理後の図４の構造を示す：（１）基板又は薄膜側からのレーザダイパターニング；（２）層５０２及び５０３が、それぞれ処理された集電体及びカソード層である結晶性構造を開発するために、ＬｉＣｏＯ２に対して、例えば、６００℃以上で２時間以上アニールされ得るカソードアニール。図６は、電解質（例えば、ＬｉＰＯＮ）層６０４及びアノード（例えば、Ｌｉ、Ｓｉ）層６０５、及びＡＣＣ／最初の保護（例えば、Ｔｉ／Ｃｕ）層６０６のブランケット堆積後の図５の構造を示す。また、処理においてこの時点で必要であれば−例えば、セルが、個々に堆積したＬｉアノードがなくても元のカソードからの電荷キャリアを使用する、非Ｌｉアノードセルを製造する際など−電解質堆積前に、乾燥リチオ化を行うことができる。図７は、以下の更なる処理後の図６の構造を示す：（１）レーザパターニング処理を使用した第２のダイパターニング及び（２）サブＵＶレーザ（例えば、２４８ｎｍ若しくは２６６ｎｍ）又はｆｓレーザを使用して形成され得、電気的短絡経路の長さを増加させ、よってレーザカット側壁に沿ってＣＣＣ／カソードとアノード／ＡＣＣとの間で、短絡発生の可能性を低下させる、レーザアブレーションが絶縁した電解質層で停止するバッファエリア７２０を形成することを含むＣＣＣ露出。層７０４、７０５及び７０６は、それぞれ処理された層６０４、６０５及び６０６であり、層７１０は、ＣＣＣ電気コンタクトエリアである。図８は、ブランケットカプセル化（例えば、ポリマー誘電体層）層８０７堆積後の図７の構造を示し、複数の層は、例えば、ポリマー／誘電体材料の複数の層など、必要なデバイス寿命を提供することが必要とされる場合、複数の層が堆積され得る。図９は、電気的コンタクトがＴＦＢ電極−ＡＣＣ及びＣＣＣの両方−で実行可能となるまで開放されている、ＣＣＣコンタクトエリア及びＡＣＣコンタクトエリアを露出するためのレーザアブレーション後の図８の構造を示す。層９０７は、処理された層８０７であり、９０１は、単一ＴＦＢのための基板である。更に、幾つかの実施形態では、図８及び図９に示されるようなカプセル化層の堆積及びパターニングは、同一の又は異なるカプセル化材料を使用して一回又は複数回繰り返され得る。レーザアブレーションはまた、ダイシンギュレーションに使用されてもよい。
【００２２】
図１０から図１５は、幾つかの実施形態によるＴＦＢの製造処理を示しており、これは、非導電基板１００１に対する第２の処理フローである。処理フローは、図１０で、集電体（例えば、Ｔｉ／Ａｕ）層１００２及びカソード（例えば、ＬｉＣｏＯ２）層１００３の基板１００１上でのブランケット堆積で開始する。非導電基板は、ガラス、セラミック、剛性材料、フレキシブル材料、プラスチック／ポリマーなどであり得る；更に、レーザパターニングがＴＦＢの基板側から行われる実施形態では、基板はまた、レーザ処理の透明要件を満たすことも必要となるだろう。図１１は、以下の処理後の図１０の構造を示す：（１）基板又は薄膜側からのレーザダイパターニング；（２）カソードアニールする前のＣＣＣ層露出／出現（この処理シーケンスの理由は、アニールされていないカソードのレーザアブレーションは、一般的により良好なアブレーション表面（より高い導電性及びより滑らかな表面形態）を生成する（上記も参照）ことである）；（３）結晶性の構造を開発するために、ＬｉＣｏＯ２について、例えば、６００℃以上で２時間以上のアニールであり得る、カソードアニール。層１１０２及び１１０３は、それぞれ処理された集電体及びカソード層であり、１１１０は、ＣＣＣ電気コンタクトエリアである。図１２は、電解質（例えば、ＬｉＰＯＮ）層１２０４及びアノード（例えば、Ｌｉ、Ｓｉ）層１２０５、及びＡＣＣ／最初の保護（例えば、Ｔｉ／Ｃｕ）層１２０６のブランケット堆積後の図１１の構造を示す。また、処理においてこの時点で必要であれば−例えば、セルが、個々に堆積したＬｉアノードがなくても元のカソードからの電荷キャリアを使用する、非Ｌｉアノードセルを製造する際など−電解質堆積前に、乾燥リチオ化を行うことができる。図１３は、以下の更なる処理後の図１２の構造を示す：（１）レーザパターニング処理を使用した第２のダイパターニング及び（２）サブＵＶレーザ（例えば、２４８ｎｍ若しくは２６６ｎｍ）又はｆｓレーザを使用して形成され得、潜在的な電気的短絡経路の長さを増加させ、よってレーザカット側壁に沿ってＣＣＣ／カソードとアノード／ＡＣＣとの間で、短絡発生の可能性を低下させる、レーザアブレーションが絶縁した電解質層で停止するバッファエリア１３２０を形成することを含むＣＣＣステップ露出／出現。層１３０４、１３０５及び１３０６は、それぞれ処理された層１２０４、１２０５及び１２０６である。図１４は、ブランケットカプセル化（例えば、ポリマー誘電体層）層１４０７堆積後の図１３の構造を示し、複数の層は、例えば、ポリマー／誘電体材料の複数の層など、必要なデバイス寿命を提供することが必要とされる場合、複数の層が堆積され得る。図１５は、電気的コンタクトがＴＦＢ電極−ＡＣＣ及びＣＣＣの両方−で実行可能となるまで開放されている、ＣＣＣコンタクトエリア及びＡＣＣコンタクトエリアを露出するためのレーザアブレーション後の図１４の構造を示す。層１５０７は、処理された層１４０７であり、１５０１は、単一ＴＦＢのための基板である。更に、幾つかの実施形態では、図１４及び図１５に示されるようなカプセル化層の堆積及びパターニングは、同一の又は異なるカプセル化材料を使用して一回又は複数回繰り返され得る。レーザアブレーションはまた、ダイシンギュレーションに使用されてもよい。
【００２３】
図２２は、カソードエリアがＴＦＢ設置面積（デバイスエリア）の９０％を超えたＴＦＢを示す、ダイシング前の１２のＴＦＢを含む基板２４０１の平面図であり、更にアノードがカソードと等しい又は僅かに大きいことに留意されたい。図は、アノード２４０２、ＣＣＣの露出部分２４０３、及び電解質バッファエリア２４０４を示し、バッファエリアは、ＬｉＰＯＮ層の中間でレーザアブレーション処理を停止することによって形成されている。コンタクトエリア２４０３は、図示されたコーナーに制限されず、ＣＣＣの他の位置に配置されてもよく、コンタクトエリアは、カプセル化層を通して、ＡＣＣの表面のどこかのＡＣＣに開放され得ることに留意されたい。図２２の構成は、図４から図９及び図１０から図１５の製造処理からもたらされたデバイスの幾つかの実施形態のデバイス構成の例である。
【００２４】
図９、図１５及び図２２に示される幾つかの実施形態によれば、薄膜バッテリは、基板と；基板の上のカソード集電体層及びアノード集電体層と；カソード集電体層の上のカソード層であって、カソード集電体層のコンタクトエリアがカソード層によって覆われていない、カソード層と；カソード層の上面を完全に覆っている電解質層であって、カソード集電体層のコンタクトエリアが電解質層によって覆われていない、電解質層と；電解質層の上のアノード層であって、カソード集電体層のコンタクトエリアがアノード層によって覆われておらず、カソード集電体のコンタクトエリアに隣接したカソード層のエッジをアノード層のエッジから電気的に絶縁するための電解質層の中の電気的に絶縁するバッファエリアが、アノード層によって覆われておらず、電気的に絶縁するバッファエリアがカソード集電体層のコンタクトエリアとアノード層との間にある、アノード層とを備え得る。薄膜バッテリは、アノード層の表面にアノード集電体層を更に備え得、カソード集電体層のコンタクトエリア及び電気的に絶縁するバッファエリアは、アノード集電体層によって覆われていない。更に、カソード集電体のコンタクトエリアは、カソード集電体層の上面のコーナー部分であり得る。薄膜バッテリは、アノード集電体層の上面にあるカプセル化層であって、アノード集電体コンタクトエリアから離れて、アノード集電体層の上面すべてを覆うカプセル化層であって、電気的に絶縁するバッファエリア及びカソード集電体層のコンタクトエリアの一部を更に覆う、カプセル化層を更に備え得る。
【００２５】
図４から９及び図２２に示される実施形態によれば、薄膜バッテリを製造する方法は、基板の上でカソード集電体層及びその後に続くカソード層をブランケット堆積させることと；カソード集電体層及びカソード層をレーザダイパターニングして、カソード集電体の上面を覆うカソードを含む第１のパターニングされたスタックを形成することと；第１のパターニングされたスタックの上に電解質層、アノード層及びアノード集電体層をブランケット堆積させることと；アノード集電体層、アノード層、電解質層及びアノード集電体層のレーザアブレーション部分をレーザダイパターニングすることであって、アノード層及び電解質層が第３のスタックを形成し、第３のスタックが、アノード、カソード集電体の出現したコンタクトエリア及び電解質層の中に出現した電気的に絶縁するバッファエリアを覆い、カソード集電体のコンタクトエリアに隣接したカソードのレーザカットエッジをアノードのレーザカットエッジから電気的に絶縁する、アノード集電体を備え、電解質層の厚さの一部にアブレーションが施され、電気的に絶縁するバッファエリアを形成する、レーザダイパターニングすることとを含み得る。方法は、カソード集電体層及びカソード層のレーザアブレーション後にカソードをアニールすることを更に含み得る。方法は、第３のスタックの上にカプセル化層をブランケット堆積させることと、カプセル化層にレーザアブレーションを施し、カソード集電体のコンタクトエリアの一部とアノード集電体のコンタクトエリアとを出現させ、第４のデバイス構造を形成することとを更に含み得る。方法は、第４のデバイススタックの上に第２のカプセル化層をブランケット堆積させることと、第２のカプセル化層にレーザアブレーションを施し、カソード集電体のコンタクトエリアの第２の部分であって第１の部分より小さい第２の部分と、アノード集電体のコンタクトエリアの一部とを出現させることとを更に含み得る。更に、電解質層の中の電気的に絶縁するバッファエリアを形成するために電解質層にレーザアブレーションを施すことは、フェムト秒ＵＶレーザを利用し得る。
【００２６】
図１０から１５及び図２２に示される実施形態によれば、薄膜バッテリを製造する方法は、基板の上でカソード集電体層及びカソード層をブランケット堆積させることと；カソード集電体層及び当該カソード層をレーザダイパターニングしてレーザアブレーションを施し、カソード集電体の上面及びカソード層のレーザアブレーション部分にカソードを形成し、カソード集電体のコンタクトエリアを出現させ、第１のパターニングされたスタックを形成することと；第１のパターニングされたスタックの上に電解質層、アノード層及びアノード集電体層をブランケット堆積させることと；アノード集電体層、アノード層、電解質層及びアノード集電体層のレーザアブレーション部分をレーザダイパターニングすることであって、アノード層及び電解質層が第３のスタックを形成し、第３のスタックが、アノードの上面を覆うアノード集電体と、カソード集電体の出現したコンタクトエリアと、カソード集電体のコンタクトエリアに隣接したカソードのレーザカットエッジをアノードのレーザカットエッジから電気的に絶縁するための、電解質層の中の出現した電気的に絶縁するバッファエリアとを備え、電解質層の厚さの一部に、電気的に絶縁するバッファエリアを形成するためにアブレーションが施される、レーザダイパターニングすることとを含み得る。方法は、カソード集電体層及びカソード層のレーザアブレーション後にカソードをアニールすることを更に含み得る。方法は、第３のスタックの上にカプセル化層をブランケット堆積させることと、カプセル化層にレーザアブレーションを施し、カソード集電体のコンタクトエリアの一部とアノード集電体のコンタクトエリアとを出現させ、第４のデバイス構造を形成することとを更に含み得る。方法は、第４のデバイススタックの上に第２のカプセル化層をブランケット堆積させることと、第２のカプセル化層にレーザアブレーションを施し、カソード集電体のコンタクトエリアの第２の部分であって第１の部分より小さい第２の部分と、アノード集電体のコンタクトエリアの一部とを出現させることとを更に含み得る。更に、電解質層の中の電気的に絶縁するバッファエリアを形成するために電解質層にレーザアブレーションを施すことは、フェムト秒ＵＶレーザを利用し得る。
【００２７】
図２９から図３６は、幾つかの実施形態によるＴＦＢの製造処理を示しており、これは、非導電基板２９０１に対する第３の処理フローである。処理フローは、図２９で、集電体層４０２（例えば、Ｔｉ／Ａｕ）層２９０２及びカソード（例えば、ＬｉＣｏＯ２）層２９０３の基板２９０１上でのブランケット堆積で開始する。非導電基板は、ガラス、セラミック、剛性材料、フレキシブル材料、プラスチック／ポリマーなどであり得る；更に、レーザパターニングがＴＦＢの基板側から行われる実施形態では、基板はまた、レーザ処理の透明要件を満たすことも必要となるだろう。図３０は、以下の処理後の図２９の構造を示す：（１）基板又は薄膜側からのレーザダイパターニング；（２）カソードアニールする前のＣＣＣ層及びＡＣＣ露出／出現（この処理シーケンスの理由は、アニールされていないカソードのレーザアブレーションは、一般的により良好なアブレーション表面（より高い導電性及びより滑らかな表面形態）を生成する（上記も参照）ことである）；（３）結晶性の構造を開発するために、ＬｉＣｏＯ２について、例えば、６００℃以上で２時間以上のアニールであり得る、カソードアニール。それぞれＣＣＣ層とＡＣＣ層である層３００２Ａと３００２Ｂは、処理された層２９０２であり、３００３は、処理されたカソード層であり、３０１０は、ＣＣＣ電気コンタクトエリアである。図３１は、電解質（例えば、ＬｉＰＯＮ）層３１０４のブランケット堆積後の図３０の構造を示す。また、処理においてこの時点で必要であれば−例えば、セルが、個々に堆積したＬｉアノードがなくても元のカソードからの電荷キャリアを使用する、非Ｌｉアノードセルを製造する際など−電解質堆積前に、乾燥リチオ化を行うことができる。図３２は、ＡＣＣの表面の大部分から電解質材料をレーザ除去した後の図３１の構造を示す。レーザ３２０４は、処理された層３１０４である。図３３は、アノード（例えば、Ｌｉ、Ｓｉ）層３３０５最初の保護（例えば、Ｔｉ／Ｃｕ）層３３０６ブランケット堆積後の図３２の構造を示す。図３４は、以下の更なる処理後の図３３の構造を示す：（１）レーザパターニング処理を使用した第２のダイパターニング及び（２）サブＵＶレーザ（例えば、２４８ｎｍ若しくは２６６ｎｍ）又はｆｓレーザを使用して形成され得、潜在的な電気的短絡経路の長さを増加させ、よってレーザカット側壁に沿ってＣＣＣ／カソードとアノード／ＡＣＣとの間で、短絡発生の可能性を低下させる、レーザアブレーションが絶縁した電解質層で停止するバッファエリア３４２０を形成することを含むＣＣＣステップ露出／出現。層３４０５及び３４０６は、それぞれ処理された層３３０５、３３０６である。図３５は、ブランケットカプセル化（例えば、ポリマー誘電体層）層３５０７堆積後の図３４の構造を示し、複数の層は、例えば、ポリマー／誘電体材料の複数の層など、必要なデバイス寿命を提供することが必要とされる場合、複数の層が堆積され得る。図３６は、電気的コンタクトがＴＦＢ電極−ＡＣＣ及びＣＣＣの両方−で実行可能となるまで開放されている、ＣＣＣコンタクトエリア及びＡＣＣコンタクトエリアを露出するためのレーザアブレーション後の図３５の構造を示す。層３６０７は、処理された層３５０７であり、３６０１は、単一ＴＦＢのための基板である。更に、幾つかの実施形態では、図３５及び図３６に示されるようなカプセル化層の堆積及びパターニングは、同一の又は異なるカプセル化材料を使用して一回又は複数回繰り返され得る。レーザアブレーションはまた、ダイシンギュレーションに使用されてもよい。
【００２８】
図３７は、アノードエリアがＴＦＢ設置面積（デバイスエリア）の９０％を超えるＴＦＢを示す、ダイシング前の１２の同一平面上のＴＦＢを含む基板３７０１の平面図である。この図は、アノード３７０２（最初の保護層及びカプセル化層の下）、ＣＣＣの露出部分３７０３、ＬｉＰＯＮ層の中間部でレーザアブレーション処理を停止することによってバッファエリアが形成されている電解質バッファエリア３７０４（カプセル化層の下）、及びＡＣＣの露出部分３７０５の広がりを示す。コンタクトエリア３７０３及び３７０５は、図に示されたようにコーナーに限定されていないが、対応する集電体の他の位置に配置され得ることに留意されたい。図３７の構成は、図２９から図３６の製造処理からもたらされたデバイスの幾つかの実施形態のデバイス構成の例である。
【００２９】
図３６及び図３７に示される実施形態によれば、薄膜バッテリは、基板と；基板の上のカソード集電体層及びアノード集電体層であって、互いから電気的に絶縁されているカソード集電体層及びアノード集電体層と；カソード集電体層の上のカソード層であって、カソード集電体層のコンタクトエリアがカソード層によって覆われていない、カソード層と；カソード層の上面を完全に覆っておりかつアノード集電体層の一部を覆っている電解質層であって、アノード集電体の覆われていない部分がアノード集電体のコンタクトエリアである、電解質層と；電解質層及びアノード集電体の上のアノード層であって、アノード集電体のアノードコンタクトエリアの一部がアノード層によって覆われておらず、カソード集電体のコンタクトエリアに隣接したカソード層のエッジをアノード層のエッジから電気的に絶縁するための電解質層の中の電気的に絶縁するバッファエリアが、アノード層によって覆われておらず、電気的に絶縁するバッファエリアがカソード集電体層のコンタクトエリアとアノード層との間にある、アノード層とを備え得る。更に、カソード集電体のコンタクトエリアは、カソード集電体の上面のコーナー部分であり得る。更に、アノード集電体のコンタクトエリアは、アノード集電体の上面のコーナー部分であり得る。薄膜バッテリは、アノード層の上面にある最初の保護層であって、アノード層のエッジを越えて延びることなくアノード層の上面すべてを覆っている最初の保護層を更に備え得る。薄膜バッテリは、最初の保護層、アノード層、電解質層、及びカソード層を完全に覆っているカプセル化層を更に備え得る。
【００３０】
図２９から図３６及び図３７に示される幾つかの実施形態によれば、薄膜バッテリを製造する方法は、基板の上に集電体層及びカソード層をブランケット堆積させることと；第１のパターニングされたスタックを形成するために、カソード集電体及びアノード集電体を形成するように集電体層及びカソード層をレーザダイパターニングすること、並びにカソード集電体のコンタクトエリアを出現させてアノード集電体のすべてを露出するようにカソード層の部分にレーザアブレーションを施すことと；第１のパターニングされたスタックの上に電解質層をブランケット堆積させることと；第２のパターニングされたスタックを形成するために、アノード集電体のコンタクトエリアを露出するように電解質層の一部にレーザアブレーションを施すことと；第２のパターニングされたスタックの上にアノード層及び最初の保護層をブランケット堆積させることと；集電体層及びカソード層のレーザダイパターニングのダイパターン内で電解質層、アノード層及び最初の保護層をレーザダイパターニングすることと；第３のデバイススタックを形成するために、カソード集電体のコンタクトエリアを出現させるように、最初の保護層、アノード層及び電解質層の部分にレーザアブレーションを施すこと、電解質層の中に電気的に絶縁するバッファエリアを形成して、カソード集電体のコンタクトエリアに隣接したカソード層のレーザ切断エッジをパターニングされたアノードのレーザ切断エッジから電気的に絶縁するように、最初の保護層、アノード層及び電解質層の厚さの一部にレーザアブレーションを施すこと、並びにアノード集電体のコンタクトエリアを出現させるように最初の保護層及び電解質層の一部にレーザアブレーションを施すこととを含み得る。更に、カソード層は、集電体層及びカソード層のレーザダイパターニングと、カソード層の部分のレーザアブレーションとの後に、アニールされ得る。更に、カプセル化層を第３のデバイススタック上にブランケット堆積させることができ、カプセル化層にレーザアブレーションを施して、カソード集電体のコンタクトエリアの一部及びアノード集電体のコンタクトエリアの一部を出現させ、第４デバイス構造が形成され得る。更に、第２のカプセル化層を第４デバイススタック上にブランケット堆積させ、第２のカプセル化層にレーザアブレーションを施して、カソード集電体のコンタクトエリアの第２部分及びアノード集電体のコンタクト部分の第２部分を出現させることができ、この場合、第２の部分は、第１の部分よりも小さい。更に、電解質層の中の電気的に絶縁するバッファエリアを形成するために電解質層にレーザアブレーションを施すことは、フェムト秒ＵＶレーザを利用し得る。
【００３１】
図１６から図２１は、幾つかの実施形態によるＴＦＢの製造処理を示しており、これは、導電基板１６０１に対する処理フローである。処理フローは、図１６で、集電体（例えば、Ｔｉ／Ａｕ）層１６０２及びカソード（例えば、ＬｉＣｏＯ２）層１６０３の基板１６０１上でのブランケット堆積で開始する。導電基板は、ガラス、ケイ素、雲母、導電性セラミック、金属、剛性材料、フレキシブル材料、プラスチック／ポリマーなどであり得る；更に、レーザパターニングがＴＦＢの基板側から行われる実施形態では、基板はまた、レーザ処理の透明要件を満たすことも必要となるだろう。図１７は、以下の処理後の図１６の構造を示す：（１）基板又は薄膜側からのレーザダイパターニング；（２）結晶性構造を開発するために、ＬｉＣｏＯ２に対して、例えば、６００℃以上で２時間以上アニールされ得るカソードアニール。（注意：代替的には、この構造は、単一のシャドウマスクによって形成することができる。）層１７０２及び１７０３は、それぞれ処理された層１６０２、１６０３である。図１８は、電解質（例えば、ＬｉＰＯＮ）層１８０４及びアノード（例えば、Ｌｉ、Ｓｉ）層１８０５、及びＡＣＣ／最初の保護（例えば、Ｔｉ／Ｃｕ）層１８０６のブランケット堆積後の図１７の構造を示す。また、処理においてこの時点で必要であれば−例えば、セルが、個々に堆積したＬｉアノードがなくても元のカソードからの電荷キャリアを使用する、非Ｌｉアノードセルを製造する際など−電解質堆積前に、乾燥リチオ化を行うことができる。図１９は、ダイパターニング後の図１８の構造を示す（一部の領域では、レーザ切断側壁に沿って、導電性基板とアノード／ＡＣＣとの間の短経路の可能性を低減するために、サブＵＶレーザ（例えば、２４８ｎｍ若しくは２６６ｎｍ）又はｆｓレーザを使用することによって行うことができる絶縁された電解質層でレーザアブレーションが停止する）。層１９０４、１９０５、１９０６は、それぞれ処理された層１８０４、１８０５、１８０６であり、１９２０は、絶縁電解質層１９０４内に形成されたバッファゾーンである。図２０は、ブランケットカプセル化（例えば、ポリマー誘電体層）層２００７堆積後の図１９の構造を示し、複数の層は、例えば、ポリマー／誘電体材料の複数の層など、必要なデバイス寿命を提供することが必要な場合、複数の層が堆積され得る。図２１は、最上部からＴＦＢへの電気コンタクト（導電性基板の背面からのＴＦＢスタック底部へのコンタクト）、及びダイシンギュレーションを実行可能にするために開放されたＡＣＣコンタクトエリアを露出するためのレーザアブレーション後の図２０の構造を示す。層２１０７は、処理された層２００７であり、２１０１は、単一ＴＦＢのための基板である。更に、幾つかの実施形態では、図２０及び図２１に示されるようなカプセル化層の堆積及びパターニングは、同一の又は異なるカプセル化材料を使用して一回又は複数回繰り返され得る。図２１のデバイス構造と図９及び図１５のデバイス構造とを比較すると、導電性基板の場合に構造がどのように変更されているかが明らかである−基板２１０１とアノード／ＡＣＣ１９０５／１９０６との間での短絡の機会を低減するために、バッファゾーン１９２０が形成されている。
【００３２】
図３８は、アノードエリアがＴＦＢ設置面積（デバイスエリア）の９０％を超えるＴＦＢを示す、ダイシング前の１２のＴＦＢを含む基板３８０１の平面図である。この図は、アノード３８０３（最初の保護／ＡＣＣ層及びカプセル化層の下）、ＡＣＣの露出部分３８０４、ＬｉＰＯＮ層の中間部でレーザアブレーション処理を停止することによってバッファエリアが形成されている、電解質バッファゾーン３８０２（カプセル化層の下）の広がりを示す。ＣＣＣへの電気コンタクトが基板３８０１を介して行われ、ＡＣＣコンタクトエリア３８０４の位置がＡＣＣの任意の場所に置かれ得ることに留意されたい。図３８の構成は、図１６から図２１の製造処理からもたらされたデバイスの幾つかの実施形態のデバイス構成の例である。
【００３３】
図２１及び図３８に示されるような幾つかの実施形態によれば、薄膜バッテリは、導電基板と；基板上のカソード集電体層と；カソード集電体層の上のカソード層と；カソード層及びカソード集電体層を完全に覆う電解質層と；電解質層の上のアノード層とアノード層の上のアノード集電体層とを含み得、導電基板をアノード層のエッジから電気的に絶縁するための、電解質層の中の電気的に絶縁するバッファエリアが、アノード層又はアノード集電体層によって覆われておらず、電気的に絶縁するバッファエリアがアノード及びアノード集電体を完全に包囲している。薄膜バッテリは、アノード集電体層の上面にあるカプセル化層であって、アノード集電体コンタクトエリアから離れて、アノード集電体層の上面すべてを覆うカプセル化層であって、電気的に絶縁するバッファエリアを更に覆う、カプセル化層を更に備え得る。
【００３４】
図１６から図２１及び図３８に示される実施形態によれば、薄膜バッテリを製造する方法は、導電基板の上でカソード集電体層及びその後に続くカソード層をブランケット堆積させることと；カソード集電体層及びカソード層をレーザダイパターニングして、カソード集電体の上面を覆うカソードを含む第１のパターニングされたスタックを形成することと；第１のパターニングされたスタックの上に電解質層、アノード層及びアノード集電体層をブランケット堆積させることと；アノード集電体層、アノード層、電解質層及びアノード集電体層のレーザアブレーション部分をレーザダイパターニングすることであって、アノード層及び電解質層が第３のスタックを形成し、第３のスタックが、アノードの上面を覆うアノード集電体と、導電基板をアノードのレーザカットエッジから電気的に絶縁するための、電解質層の中の出現した電気的に絶縁するバッファエリアとを含み、電気的に絶縁するバッファエリアがアノード及びアノード集電体を完全に包囲し、電解質層の厚さの一部に、電気的に絶縁するバッファエリアを形成するためにアブレーションが施される、レーザダイパターニングすることとを含み得る。方法は、カソード集電体層及びカソード層のレーザダイパターニング後にカソードをアニールすることを更に含み得る。方法は、第３のスタックの上にカプセル化層をブランケット堆積させることと、カプセル化層にレーザアブレーションを施し、アノード集電体のコンタクトエリアを出現させ、第４のデバイス構造を形成することとを更に含み得る。方法は、第４のデバイススタックの上に第２のカプセル化層をブランケット堆積させることと、第２のカプセル化層の部分にレーザアブレーションを施し、アノード集電体のコンタクトエリアの一部を出現させることとを更に含み得る。更に、電解質層の中の電気的に絶縁するバッファエリアを形成するために電解質層にレーザアブレーションを施すことは、フェムト秒ＵＶレーザを利用し得る。
【００３５】
図２３は、典型的なＬｉＰＯＮ材料の光学定数を示しており、ガラス基板上に堆積した１．５ミクロンのＲＦスパッタされたＬｉＰＯＮは、分光偏光解析法を用いて特徴付けられた。これらの光学特性は、例えば、２００ｎｍから４００ｎｍの範囲のレーザ波長を有するＵＶレーザ又はフェムト秒レーザ（フェムト秒ＵＶレーザを含む）が、ＬｉＰＯＮに選択的にアブレーションを施す際に、即ち、ＬｉＰＯＮ層の中央で停止するように容易に制御することができるレーザアブレーション処理に有効であろうことを示している。（低温プラズマが  この波長でアブレーション処理を支配するので、ピコ秒、ナノ秒又はマイクロ秒のレーザでは、ＬｉＰＯＮ膜によるフェムト秒レーザエネルギーの吸収は不要であるが、ＬｉＰＯＮ膜は、アブレーション処理を誘発するためにレーザエネルギーのいくらかを吸収する必要があろうことに留意されたい。）
【００３６】
図２４Ａ及び図２４Ｂは、ＬｉＰＯＮなどの電解質材料の選択的アブレーションに使用され得るレーザの種類及びパラメータ範囲の例として提供される。図２４Ａは、２４８ｎｍレーザによるＬｉＰＯＮの１．５ミクロン厚の層のアブレーションに関するレーザフルエンスの関数としてアブレーション深さのグラフを示し、レーザパルス幅は、２４８ｎｍレーザなどのサブＵＶレーザに対してナノ秒からピコ秒の範囲にある。この予備的データは、２４８ｎｍレーザがＬｉＰＯＮに選択的にアブレーションを施すことができることを示しており、即ち、アブレーションの深さはレーザ出力とともに増加すると見られ、これは十分なレーザエネルギーがＬｉＰＯＮ膜の部分に堆積されて、例えば、下にあるカソード層に対して選択的アブレーションを実出現させることを示している。更に、選択的アブレーションはまた、２６６ｎｍレーザを使用して実現できると予想される。図２４Ｂは、５１３ｎｍレーザによるＣｕ／ＬｉＰＯＮの０．７／１．８ミクロンのアブレーションに関するレーザフルエンスの関数としてアブレーション深さのグラフを示し、レーザパルス幅は、５１３ｎｍレーザなどのフェムト秒レーザに対して１０００フェムト秒未満である。この予備的データは、５１３ｎｍのレーザがＬｉＰＯＮを選択的にアブレートできることを示す。
【００３７】
従来のレーザスクライブ技術又はレーザプロジェクション技術は、本実施形態のレーザパターニング処理に使用され得る。レーザの数は、１つ、例えば、ピコ秒又はフェムト秒パルス幅を有するＵＶ／ＶＩＳレーザであっても（レーザフルエンス／量によって選択的に制御される）；２つ、例えば、ＵＶ／ＶＩＳレーザ及びＩＲレーザの組み合わせであっても（レーザ波長／フルエンス／量によって選択的に制御される）；複数であっても（レーザ波長／フルエンス／量によって選択的に制御される）よい。レーザスクライブシステムの走査方法は、検流計による段階移動、ビーム移動又はその両方であり得る。レーザスクライブシステムのレーザスポットサイズは、直径１０ミクロン（主にダイパターニング用）から１ｃｍまで調節され得る。レーザプロジェクションシステムの基板におけるレーザエリアは、０．１ｍｍ２以上であり得る。更に、他のレーザ種類及び構成が使用されてもよい。本明細書に記載されるレーザパターニング処理は、レーザアブレーション処理であり、レーザアブレーションは、スポットレーザに対するレーザ走査速度及びフルエンス、又はエリアレーザに対するショットの数及びフルエンスを制御することによって実現される。レーザパターニングが透明な基板を介して実施されるとき、レーザ及び基板材料は、基板内部でレーザエネルギーの任意の著しい吸収を回避するために適合する必要があり、アブレート対象である層によってレーザエネルギーの吸収がなおもよいだろう。
【００３８】
図２５は、実施形態による、選択的レーザパターニングツール２５００の概略図である。ツール２５００は、基板２５０４上のパターニングデバイス２５０３用のレーザ２５０１を含む。更に、基板２５０４を通るパターニング用のレーザ２５０２も示されているが、基板が反転されるときには、基板２５０４を通るパターニング用にレーザ２５０１が使用されてもよい。基板ホルダ／ステージ２５０５は、基板２５０４の保持及び／又は移動のために提供される。ステージ２５０５は、基板を通るレーザパターニングを収容する開口を有してもよい。ツール２５００は、レーザアブレーション中又は移動中に、基板が固定されるように構成されてもよく、レーザ２５０１／２５０２はまた、固定式又は可動式でもよく、幾つかの実施形態では、基板とレーザは共に運動が制御システムによって連携されている場合には、可動式であってもよい。ＳＭＦなどの前端インターフェース、更にグローブボックス及びアンテチャンバを含むスタンドアロン版のツール２５００が図２５に示される。図２５に示す実施形態は、本発明によるツールの１つの実施例であるが、本ツールの他の構成も数多く想定され、例えば、リチウムフリーＴＦＢの場合には、必ずしもグローブボックスは必要ではない。更に、ツール２５００は、リチウム箔製造で使用される乾燥室のような、好適な環境を有する部屋に配置されてもよく、クローブボックスを必要としないこともある。
【００３９】
図２６は、幾つか実施形態によるＴＦＢを製造するため処理システム２６００の概略図である。処理システム２６００は、上述した処理ステップで利用されうる、反応性プラズマ洗浄（ＲＰＣ）チャンバ２６０２及び処理チャンバＣ１−Ｃ４（２６１１−２６１４）を備えるクラスタツール２６０１／２６１０に対する標準の機械インターフェース（ＳＭＩＦ）を含む。クラスタツールには、グローブボックス２６０４を取り付けることもできる。グローブボックスは、不活性環境内で（例えばＨｅ、Ｎｅ、又はＡｒなどの希ガス下で）基板を保存することが可能であり、これは、アルカリ金属／アルカリ土類金属の堆積後に有用である。必要であれば、グローブボックスへのアンテチャンバ２６０５が使用されるのであるが、アンテチャンバは、グローブボックス内の不活性環境を汚染することなく、グローブボックスとの間で基板を出し入れすることを可能にする、ガス交換チャンバ（不活性ガスから空気へ、及びその逆）である。（グローブボックスは、リチウム箔の製造者によって使用されるのに十分なほど露点が低い乾燥室雰囲気に置換可能であることに留意されたい。）チャンバＣ１からＣ４は、例えば、カソード層の堆積（例えば、ＲＦスパッタリングによるＬｉＣｏＯ２）；電解質層の堆積（例えば、Ｎ２中のＲＦスパッタリングによるＬｉ３ＰＯ４）；アルカリ金属又はアルカリ土類金属の堆積；上記のようなブランケット層の選択的レーザパターニングを含み得る、ＴＦＢ製造用の処理ステップのために構成することができる。（レーザパターニングは、本明細書に記載されているクラスタツールで行われてもよく、又はスタンドアロンツールで行われてもよいことに留意されたい）。処理システム５００に対するクラスタ構成が示されているが、基板が１つのチャンバから次のチャンバへ連続的に移動するように、処理チャンバが、移送チャンバなしで直線状に配設される、線形システムが利用され得ると理解されたい。
【００４０】
図２７は、幾つかの実施形態による、ツール２７３０、２７４０、２７５０を含む、２７０１から２７９９までの複数のインラインツールを備えたインライン製造システム２７００の表示である。インラインツールは、ＴＦＢの層のすべてを堆積させるためのツール、及び基板及びＣＣＣの１つの表面を３次元的に制限するためのツールを含み得る。更に、インラインツールは、事前調整チャンバ及び事後調整チャンバを含み得る。例えば、ツール２７０１は、基板が真空エアロック２７０２を通って堆積ツール内へと移動することに先立って真空を確立するための、ポンプダウンチャンバであり得る。インラインツールの一部又は全ては、真空エアロックによって分離された真空ツールでありうる。プロセスライン内のプロセスツール及び特定のプロセスツールの順序は、例えば、上述の処理フローで特定されるような、使用されている特定のＴＦＢ製造方法によって決定されることに留意されたい。更に、基板は、水平又は垂直のいずれかに配向されたインライン製造システムを通って移動させることができる。また更に、選択的レーザパターニングモジュールは、レーザアブレーション中又は移動中に基板が固定するように構成されてもよい。
【００４１】
図２７及び図２８に示すような、インライン製造システムを通る基板の移動を示すために、ただ１つのインラインツール２７３０を適所に備えた基板コンベヤ２８０１が示されている。図のように、基板２８０３を包含する基板ホルダ２８０２（基板ホルダは、基板が見えるように部分的に切り取られて示されている）が、ホルダと基板がインラインツール２７３０を通って移動するために、コンベヤ２８０１、又は同等のデバイス上に装着される。
【００４２】
本開示の実施形態による薄膜バッテリを形成するための第１の装置は、集電体層及びカソード層を基板の上にブランケット堆積させレーザダイパターニングし、第１のパターニングされたスタックを形成するための第１のシステムと；第１のパターニングされたスタックの上で電解質層、アノード層及びＡＣＣをブランケット堆積させ、次に（１）第１のダイパターン内部でのレーザダイパターニング、（２）カソードの部分にアブレーションを施すことによって、ＣＣＣのコンタクトエリアを出現させ、レーザカットエッジが極接近する場合に、電気的に絶縁するバッファエリアを電解質層に形成し、パターニングされたＣＣＣ／カソードのレーザカットエッジをパターニングされたアノード／ＡＣＣのレーザカットエッジから電気的に絶縁する電気的に絶縁するバッファエリアを形成する、レーザパターニングが続く第２のシステムとを含み得る。システムは、クラスタツール、インラインツール、スタンドアロンツール、又は前述のツールの一又は複数の組み合わせであり得る。更に、システムは、他のシステムの一又は複数に共通する幾つかのツールを含み得る。また更に、装置は、レーザダイパターニング及びレーザパターニング後にカソード層をアニールするための第３のシステムを備え得る。
【００４３】
本開示の実施形態による薄膜バッテリを形成するための第２の装置は、集電体層及びカソード層を基板の上にブランケット堆積させレーザダイパターニングし、第１のパターニングされたスタックを形成するための第１のシステムであって、ＣＣＣのコンタクトエリアがカソードの一部のアブレーションによって現れる、第１のシステムと；第１のパターニングされたスタックの上で電解質層、アノード層及びＡＣＣをブランケット堆積させ、次に（１）第１のダイパターン内部でのレーザダイパターニング、（２）ＣＣＣのコンタクトエリアを出現させ（更なるカソード材料アブレーションを必要とせずに）、レーザカットエッジが極接近する場合に、電気的に絶縁するバッファエリアを電解質層に形成し、パターニングされたＣＣＣ／カソードのレーザカットエッジをパターニングされたアノード／ＡＣＣのレーザカットエッジから電気的に絶縁する電気的に絶縁するバッファエリアを形成する、レーザパターニングが続く第２のシステムとを含み得る。システムは、クラスタツール、インラインツール、スタンドアロンツール、又は前述のツールの一又は複数の組み合わせであり得る。更に、システムは、他のシステムの一又は複数に共通する幾つかのツールを含み得る。また更に、装置は、レーザダイパターニング及びレーザパターニング後にカソード層をアニールするための第３のシステムを備え得る。
【００４４】
本開示の実施形態による薄膜バッテリを形成するための第３の装置は、集電体層及びカソード層を基板の上にブランケット堆積させレーザダイパターニングし、第１のパターニングされたスタックを形成するための第１のシステムであって、ＣＣＣのコンタクトエリアがカソードの一部のアブレーションによって現れ、ＡＣＣすべてが露出される、第１のシステムと；第１のパターニングされたスタックの上で電解質層をブランケット堆積させ、電解質層の一部にレーザアブレーションを施し、ＡＣＣの大部分を露出することで、第２のパターニングされたスタックを形成するための第２のシステムと；第２のパターニングされたスタックの上にアノード層及び最初の保護層をブランケット堆積させるための第３のシステムであって、第１のダイパターン内部に電解質層、アノード層及び最初の保護層をレーザダイパターニングし、最初の保護層、アノード層、及び電解質層の部分にレーザアブレーションを施し、ＣＣＣのコンタクトエリアを出現させ、最初の保護層、アノード層及び電解質の厚さの部分にレーザアブレーションを施し、電解質層の中に電気的に絶縁するバッファエリアを形成して、レーザカットエッジが極めて近接するパターニングされたアノードのレーザカットエッジから、パターニングされたＣＣＣ／カソードのレーザカットエッジを電気的に絶縁し、最初の保護層及び電解質層の一部にレーザアブレーションを施し、ＡＣＣのコンタクトエリアを現すための第３のシステムとを備え得る。システムは、クラスタツール、インラインツール、スタンドアロンツール、又は前述のツールの一又は複数の組み合わせであり得る。更に、システムは、他のシステムの一又は複数に共通する幾つかのツールを含み得る。また更に、装置は、第１のレーザダイパターニング及びカソードパターニング後にカソード層をアニールするための第４のシステムを備え得る。
【００４５】
本開示の実施形態による導電基板の上に薄膜バッテリを形成するための第４の装置は、集電体層及びカソード層を基板の上にブランケット堆積させレーザダイパターニングし、第１のパターニングされたスタックを形成するための第１のシステムと；第１のパターニングされたスタックの上で電解質層、アノード層及びＡＣＣをブランケット堆積させ、次に第１のダイ第パターン内部でレーザダイパターニングを行うための第２のシステムとを備え得る。システムは、クラスタツール、インラインツール、スタンドアロンツール、又は前述のツールの一又は複数の組み合わせであり得る。更に、システムは、他のシステムの一又は複数に共通する幾つかのツールを含み得る。また更に、装置は、集電体層及びカソード層のレーザダイパターニング後にカソード層をアニールするための第３のシステムを備え得る。
【００４６】
本開示の実施形態は、ＴＦＢデバイス、処理フロー及び製造装置の特定の例を参照して本明細書で説明されているが、本開示の教示及び原理は、より広い範囲のＴＦＢデバイス、処理フロー及び製造装置に適用され得る。例えば、本明細書で先ほど説明したものとは逆のＴＦＢスタック、即ち、基板上にＡＣＣ及びアノードを有し、固体電解質、カソード、ＣＣＣ及びカプセル化層が続く反転されたスタックのためのデバイス、処理フロー及び製造装置が想定される。更に、当業者であれば、広範囲のデバイス、処理フロー及び製造装置を生成するために、本開示の教示及び原理をどのように適用するかを理解するであろう。
【００４７】
本開示の実施形態は、ＴＦＢを参照して本明細書に記載されているが、本開示の教示及び原理は、電気化学デバイスを含む他の電気化学デバイスを製造するための改良されたデバイス、処理フロー及び製造装置にも適用され得る。当業者は、他の電気化学デバイスに特有のデバイス、処理フロー及び製造装置を生成するために、本開示の教示及び原理をどのように適用するかを理解するだろう。
【００４８】
本開示の実施形態は、バッファ層を形成してＬｉＰＯＮにアブレーションを施すためのフェムト秒レーザ（フェムト秒ＵＶレーザを含む）の使用を参照し本明細書で説明されたが、材料の光吸収特性に応じて、フェムト秒レーザは、一般に、ダイパターニングを含む、本明細書に記載の処理フローにおけるレーザアブレーションに使用され得る。
【００４９】
本開示の実施形態は、特に本開示のある実施形態を参照して説明されているが、本開示の精神及び範囲から逸脱することなく、形態及び詳細に変更及び修正を加え得ることは、当業者には容易に明らかになるはずである。
【図１】
2017526143.tif 000003
【図２】
2017526143.tif 000004
【図３】
2017526143.tif 000005
【図４】
2017526143.tif 000006
【図５】
2017526143.tif 000007
【図６】
2017526143.tif 000008
【図７】
2017526143.tif 000009
【図８】
2017526143.tif 000010
【図９】
2017526143.tif 000011
【図１０】
2017526143.tif 000012
【図１１】
2017526143.tif 000013
【図１２】
2017526143.tif 000014
【図１３】
2017526143.tif 000015
【図１４】
2017526143.tif 000016
【図１５】
2017526143.tif 000017
【図１６】
2017526143.tif 000018
【図１７】
2017526143.tif 000019
【図１８】
2017526143.tif 000020
【図１９】
2017526143.tif 000021
【図２０】
2017526143.tif 000022
【図２１】
2017526143.tif 000023
【図２２】
2017526143.tif 000024
【図２３】
2017526143.tif 000025
【図２４】
2017526143.tif 000026
【図２５】
2017526143.tif 000027
【図２６】
2017526143.tif 000028
【図２７】
2017526143.tif 000029
【図２８】
2017526143.tif 000030
【図２９】
2017526143.tif 000031
【図３０】
2017526143.tif 000032
【図３１】
2017526143.tif 000033
【図３２】
2017526143.tif 000034
【図３３】
2017526143.tif 000035
【図３４】
2017526143.tif 000036
【図３５】
2017526143.tif 000037
【図３６】
2017526143.tif 000038
【図３７】
2017526143.tif 000039
【図３８】
2017526143.tif 000040
【国際調査報告】
2017526143.tif 000041
2017526143.tif 000042