(57)【要約】  電気インターコネクト（１０）は、両端側に第１の端部（１０）および第２の端部（１８）を有する非平面セラミック基板（１２，１４）を有する。対向する第１の面（２２）および第２の面（２４）を有する第１の導電層（２０）が、セラミック基板（１２，１４）内に配置され、対向する第１の面（２２）および第２の面（２４）のうちの一方が第１の端部（１６）で露出し、対向する第１の面（２２）および第２の面（２４）のうちの一方が第２の端部（１８）で露出する。この電気インターコネクト（１０）は、高周波通信用途において、集積回路内のハイブリッドパッケージを回路基板に取り付けるために有用である。
2017527103.tif 000002
【特許請求の範囲】
【請求項１】
電気インターコネクト（１０）であって、
両端側に第１の端部（１６）および第２の端部（１８）を有する非平面セラミック基板（１２，１４）と、
対向する第１の面（２２）および第２の面（２４）を有する、前記セラミック基板（１２，１４）内に配置された第１の導電層（２０）であって、前記対向する第１の面（２２）および第２の面（２４）のうちの一方が第１の端部（１６）で露出し、前記対向する第１の面（２２）および第２の面（２４）のうちの一方が前記第２の端部（１８）で露出する、第１の導電層（２０）と
を特徴とする、電気インターコネクト。
【請求項２】
前記非平面セラミック基板（１２，１４）の前記第１の端部（１６）および前記第２の端部（１８）が、同一平面にあることを特徴とする、請求項１に記載された電気インターコネクト。
【請求項３】
前記非平面セラミック基板（１２，１４）の中間部（２３）が、前記第１の端部（１６）および前記第２の端部（１８）の両方に略垂直であることを特徴とする、請求項２に記載された電気インターコネクト。
【請求項４】
前記非平面セラミック基板（１２，１４）の対向する第１の表面および第２の表面が、導電性材料（２８，３０）により被覆されていることを特徴とする、請求項２に記載された電気インターコネクト。
【請求項５】
前記第１の導電層（２０）に加えて、前記第１の導電層（２０）と同一平面にある１つまたは複数の追加の導電層（２８，３０）が、前記セラミック基板（１２，１４）内に配置され、
前記１つまたは複数の追加の導電層（２８，３０）の各々は、対向する第１の面および第２の面のうちの一方が第１の端部で露出し、対向する第１の面および第２の面のうちの一方が第２の端部で露出することを特徴とする、請求項４に記載された電気インターコネクト。
【請求項６】
複数の導電性ビア（３２）が、前記第１の導電層（２８）から前記第２の導電層（３０）まで延在し、
前記導電性ビア（３２）が、前記第１の導電層（２０）と前記１つまたは複数の追加の導電層（２８，３０）の各々の２つの対向する端縁に沿って延びることを特徴とする、請求項５に記載された電気インターコネクト。
【請求項７】
複数の導電性ビア（３２）が、前記第１の導電層（２８）から前記第２の導電層（３０）まで延びて、
導電性ビア（３２）が、前記第１の導電層（２０）の一つの縁、および前記１つまたは複数の追加の導電層（２０’）のうちの１つ層の一つの縁に沿って延び、
前記第１の導電層（２０）と前記１つまたは複数の追加の導電層（２０’）のうちの隣接する層との間に導電性ビア（３２）が配置されないことを特徴とする、請求項５に記載された電気インターコネクト。
【請求項８】
前記第１の導電層（２２）および前記１つまたは複数の追加の導電層（２８）の前記第１の面（１６）が、前記セラミック導体（１２，１４）の前記第１の端部で露出し、
前記第１の導電層（２２）および前記１つまたは複数の追加の導電層（２４）の前記第２の面（１８）が、前記セラミック導体（１２，１４）の前記第２の端部で露出することを特徴とする、請求項５に記載された電気インターコネクト。
【請求項９】
前記電気導体（１０）を集積回路に電気的に接続するために有効なボンディングワイヤ（２７）が、前記第１の導電層（２２）の前記第１の面（１６）に接合されていることを特徴とする、請求項８に記載された電気インターコネクト。
【請求項１０】
前記電気導体（１０）を回路基板に電気的に接続するために有効な導電性材料（２６）が、前記第１の導電層（２２）の前記第２の面（１８）に接合されていることを特徴とする、請求項８に記載された電気インターコネクト。
【請求項１１】
前記電気導体（１０）を回路基板に電気的に接続するために有効な導電性材料（２６）が、前記第１の導電層（２２）の前記第２の面（１８）に接合されていることを特徴とする、請求項９に記載された電気インターコネクト。
【請求項１２】
前記非平面セラミック基板（１２，１４）の前記第１の端部（１６）と前記中間部（２３）との間の曲率半径（１７）が、前記非平面セラミック基板（１２，１４）の前記中間部（２３）と前記第２の端部（１８）との間の曲率半径（１５）に略同じであることを特徴とする、請求項１１に記載された電気インターコネクト。
【請求項１３】
電気インターコネクト（１０）を製造する方法であって、
ａ）第１の未焼結セラミック圧粉体（４０）を形成し、前記第１の未焼結セラミック圧粉体（４０）上に複数の導電性ストリップ（４２）を互いに平行であり互いに電気的に絶縁させて配置するステップと、
ｂ）第２の未焼結セラミック圧粉体（４４）を、前記第１の未焼結セラミック圧粉体（４０）の表面上に、前記複数の導電性ストリップ（４２）が間に配置されるように載せるステップであって、前記複数の導電性ストリップ（４２）の対向する第１の面（２２）の１つが、前記第１の未焼結セラミック圧粉体（４０）により支持され、前記第２の未焼結セラミック圧粉体（４４）により被覆されておらず、
前記複数の導電性ストリップ（４２）の対向する第２の面（２４）が、前記第２の圧粉体（４４）により支持され、前記第１の圧粉体（４０）により被覆されていないように、第２の未焼結セラミック圧粉体（４４）を載せるステップと、
ｃ）ステップ（ｂ）で形成された組立体を所望の形状に成形するステップと、
ｄ）前記第１の圧粉体（４０）を第２の圧粉体（４４）に融合させるのに有効な温度および時間で、前記組立体を加熱するステップと
を特徴とする方法。
【請求項１４】
ステップ（ｄ）よりも前に、第１の金属層（２８）を前記第１の圧粉体（４０）の外面上に被着させ、第２の金属層（３０）を前記第２の圧粉体（４４）の外面上に被着させることを特徴とする、請求項１４に記載された方法。
【請求項１５】
前記第１の金属層（２８）から前記第２の金属層（３０）まで延びる１つまたは複数の導電性ビア（３２）を形成することを特徴とする、請求項１４に記載された方法。
【請求項１６】
ステップ（ｃ）において、前記複数の導電性ストリップ（１６）の前記対向する第１の面が、前記複数の導電性ストリップ（２２，２４）の前記対向する第２の面（１８）と同一平面にあるように、前記組立体を成形することを特徴とする、請求項１４に記載された方法。
【請求項１７】
ステップ（ｃ）において、前記複数の導電性ストリップ（２２，２４）の中間部（２３）が、前記複数の導電性ストリップ（２２，２４）の前記対向する第２の面（１８）と同一平面にある前記複数の導電性ストリップの前記対向する第１の面（１６）に、略垂直であるように、前記組立体を成形することを特徴とする、請求項１６に記載された方法。
【請求項１８】
ステップ（ｃ）において、前記複数の導電性ストリップ（２２，２４）の前記中間部（２３）と、前記複数の導電性ストリップ（２２，２４）の前記対向する第１の面（１６）との間の曲率半径（１７）が、前記導電性ストリップ（２２，２４）の前記中間部（２３）と、前記複数の導電性ストリップ（２２，２４）の前記対向する第２の面１８との間の曲率半径（１５）に略同じになるように、前記組立体を成形することを特徴とする、請求項１７に記載された方法。
【請求項１９】
前記加熱ステップが、還元雰囲気で１４００℃〜１６００℃の温度に３０分〜６時間加熱することを含むことを特徴とする、請求項１４に記載された方法。
【請求項２０】
前記加熱ステップが、酸化雰囲気で４００℃〜８５０℃の温度に１０分〜１時間加熱することを含むことを特徴とする、請求項１４に記載された方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、高周波信号伝送装置で使用するためのセラミック・フィードスルーに関するものである。より詳細には、ストリップライン伝送線路がセラミック部に囲まれている。そしてこのセラミック部は、接地金属化処理により被覆されている。
【背景技術】
【０００２】
高周波電子パッケージは、複数のデバイスを含むハイブリッドパッケージであることが多い。ハイブリッドパッケージは、高データレート通信システムで使用するために回路基板に半田付けされる。ハイブリッドパッケージを回路基板に取り付けるインターコネクトには、多くの要件が課される。第１に、インターコネクトは、ハイブリッドパッケージのハウジング内の集積回路の位置から、回路基板に接触する下層へ電気信号を送ることができなければならない。集積回路から回路基板への信号経路は、良好な信号品質、回路基板への半田付け可能な接続を同時に提供しなければならず、かつ必要な距離を横断しなければならない。
【０００３】
第２に、ハイブリッドパッケージは、名目上０〜５０ＧＨｚで、あるいは８０ＧＨｚでも、非常に広い周波数帯域幅にわたって有効な性能を有する電気インターコネクトを必要とする。この広帯域性能は、電気インターコネクトに沿って運ばれる情報の信号品質を維持する必要がある。信号品質が維持されない場合には、電気インターコネクトにより運ばれる情報は使用不能になり、情報が失われる可能性がある。
【０００４】
第３に、インターコネクトは、標準的な表面実装方法を用いた回路基板への取り付けに使用される半田と親和性がなければならない。半田付けにより、基板レベルのシステムインテグレータは、プロセスが柔軟性になり、低コストの製造方法を用いることができるので重要である。
【０００５】
信号品質の重要性を示すため、性能の貧弱なインターコネクトの影響を考察する。この影響は、電気インターコネクトを通る信号のアイ（Ｅｙｅ）性能結果によって説明できる。電気通信において、アイダイアグラムは、繰り返しサンプリングされたデジタルデータ信号を示すオシロスコープ表示である。アイダイアグラムと呼ばれる理由は、いくつかのタイプのコーディングでは、パターンが１対のレール間で連続した目のように見えるためである。これは、複合影響の評価に用いられる経験的方法である。これは、信号の質を示すものとして、高速通信信号に一般的に用いられる。インターコネクトでは、アイダイアグラムは、信号性能を低下させるインターコネクトの好ましくない影響を示す。
【０００６】
アイダイアグラムを分析することにより、いくつかの信号性能測定を得ることができる。信号が、長すぎる、短すぎる、システムクロックと同期不良である、高すぎる、低すぎる、ノイズが多すぎる、変化が遅すぎる、またはアンダーシュートもしくはオーバーシュートが過剰な場合は、アイダイアグラムから観測することができる。開いたアイパターンは、最小信号歪みに相当する。符号間干渉およびノイズによる信号波形の歪みは、閉じたアイパターンとして現れる。良好な性能の例示的なアイダイアグラムを図１に示す。アイ２は対称性を有し、形状が均一である。
【０００７】
図２に示すアイダイアグラムは、伝送線路分散の影響、アイ性能を低下させる電気インターコネクトの影響を示す。分散によって、伝送線路伝搬定数が周波数に対して非線形になり、線路インピーダンスが周波数の関数として変化する。アイ４は対称性を欠き、形状が均一ではなくなる。アイダイアグラム性能を低下させる他の影響には、電気インターコネクトの一部として、浮遊誘導または浮遊容量による寄生振動が含まれる。
【０００８】
１つの従来の高速インターコネクトとして、高品質の同軸コネクタを有する金属製ボックスがある。コネクタは、約１２．７ｍｍ×１２．７ｍｍ×６．３５ｍｍ（０．５インチ×０．５インチ×０．２５インチ）であり、接続用同軸ケーブルを必要とする。これらの接続部品は、非常に広い周波数範囲にわたって高品質のインターコネクト性能を提供することができるが、表面実装が可能ではない。コネクタは、大きすぎてコンパクトな電気通信機器ボックスと効果的に一体化することができない。
【０００９】
Ｏｋｕｍｉｃｈｉらによる「Ｈｉｇｈ‐Ｆｒｅｑｕｅｎｃｙ  Ｔｒａｎｓｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ（高周波伝送装置）」の名称の米国特許第８，９３３，４５０号には、高速インターコネクトが開示されている。米国特許第８，９３３，４５０号の図１Ａ〜図１Ｄには、最上層から最下層までの垂直移行を形成するマイクロストリップ伝送線路または共面導波管伝送線路が示されている。このアプローチは、集積回路を有する層から回路基板と接触する層までの電気信号の移行を可能にする同軸部を利用する。この同軸部は、中心導体ビアと、電気接地接触を形成する一連のビアとを用いて形成される。これは、通常は５０オームである必要なシステムインピーダンスに整合した、またはほぼ整合した伝送線路を介して信号が移動することを可能にする。このアプローチの欠点は、電気システムに少なくとも２箇所で急激な９０°曲がりを作ることが求められ、これが電気的性能を低下させることである。９０°曲がりは、セラミック積層体の上下の移行点で起こる。この欠点を解決する１つの試みは、米国特許第８，９３３，４５０号に記載された階段状ビア構造を用いることである。このアプローチは、補償されなければならず、電気的性能を低下させる更なる移行不連続をもたらす。別の欠点は、共面導波路（ＣＰＷ）伝送線路またはマイクロストリップ伝送線路から同軸伝送への移行を、２箇所で必要とするということである。水平なＣＰＷまたはマイクロストリップと、垂直な同軸線路との間では、電界分布が全く異なるので、この移行は電気的性能をさらに低下させる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第８，９３３，４５０号明細書
【発明の概要】
【課題を解決するための手段】
【００１１】
電気インターコネクトは、両端側に第１の端部および第２の端部を有する非平面セラミック基板を有する。対向する第１の面および第２の面を有する第１の導電層が、セラミック基板内に配置され、対向する第１の面および第２の面のうちの一方が第１の端部で露出し、対向する第１の面および第２の面のうちの一方が第２の端部で露出する。本発明の電気インターコネクトは、高周波通信用途において、ハイブリッドパッケージ内の集積回路を回路基板に取り付けるために有用である。
【図面の簡単な説明】
【００１２】
【図１】電気インターコネクトによる良好な性能を示すアイダイアグラム。
【図２】電気インターコネクトによる貧弱な性能を示すアイダイアグラム。
【図３】本明細書で開示するＳ字型セラミック・フィードスルーの断面図。
【図４】図３のＳ字型セラミック・フィードスルーの第１の具体例の断面図。
【図５】図３のＳ字型セラミック・フィードスルーの第２の具体例の断面図。
【図６】図３のＳ字型セラミック・フィードスルーの第３の具体例の断面図。
【図７】第１の増幅回路とともに使用するための結合伝送線路を概略的に示す図。
【図８】第２の増幅回路とともに使用するための結合伝送線路を概略的に示す図。
【図９】図３のＳ字型セラミック・フィードスルーの製造に用いられる第１の段階を示す図。
【図１０】図３のＳ字型セラミック・フィードスルーの製造に用いられる第２の段階を示す図。
【図１１】図３のＳ字型セラミック・フィードスルーの製造に用いられる第３の段階を示す図。
【発明を実施するための形態】
【００１３】
上記図面中の同じ符号および記号は、同じ要素を示した。
【００１４】
Ｓ字型セラミック・フィードスルー１０の例示的な形状を有する電気インターコネクトを、断面表示で図３に示す。Ｓ字型セラミック・フィードスルー１０は、構造的支持体となる非平面セラミック基板部を有する。このセラミック部は、後述するように融合された第１の層１２および第２の層１４を有する。融合された第１の層１２および第２の層１４はＳ字型であり、第１の曲率半径１５が第２の曲率半径１７と略同じであり、パッケージ接続部１６から基板接続部１８へ電気信号をスムーズに伝送させる。第１の層１２と第２の層１４との間に、導電性ストリップライン２０が配置される。第１のマイクロストリップ２２が、ストリップライン２０から延び、第１の層１２のパッケージ接続部１６に支持される。第１のマイクロストリップ２２は、ワイヤボンディング２７などによって、ハイブリッドパッケージに含まれる集積回路へ電気接続するためのものである。反対側の第２のマイクロストリップ２４は、ストリップライン２０から延び、第２の層１４の基板接続部１８に支持されており、回路基板または同様の構造体に電気接続するためのものである。第１のマイクロストリップ２２および第２のマイクロストリップ２４は、投影線１９，２１によって示されるように、本質的に同一平面上にあり、投影線２５によって示されるように、中間部２３に略垂直である。金属リード２６または半田ボール（図示せず）により、第２のマイクロストリップ２４と回路基板との電気的接続を容易にすることができる。接地金属化処理体２８，３０により、セラミック部の融合された第１の層１２および第２の層１４の外面が被覆される。
【００１５】
第１のマイクロストリップ２２は、セラミック部の第１の層１２に支持される。これにより、ハイブリッドパッケージハウジング内の集積回路にワイヤボンディングするための硬質表面が得られる。接地金属化処理体２８，３０は、他の回路への電気信号放射を最小限にするために絶縁を形成し、伝送線路に対し接地基準を提供する。接地金属化処理体２８，３０は、さらにハイブリッドパッケージの金属ハウジングへのろう付け用表面を提供し、これにより気密封止がもたらされる。Ｓ字型セラミック・フィードスルー１０の第２のマイクロストリップ２４の成形リード２６は、回路基板への接続用の半田付け可能面、およびセラミック系フィードスルー１０と例えば高分子系プリント回路基板との間の応力緩和を提供する。第１のマイクロストリップ２２は、滑らかな曲がり移行部のために、ストリップライン２０と互換性があり同一平面上にある、電界と整合した伝送線路である。
【００１６】
特に有益なのは、高速電気経路が、マイクロストリップ層２２から回路基板接続点２４まで通過することである。この通過は、ストリップライン伝送線路の使用により実施される。伝送線路は、最終セラミック焼成よりも前に電気信号の伝送に必要な形状に成形された、セラミック内の連続した１つのストリップラインである。このようにして、この通過により、いくつかの従来実装の特徴である垂直ビアの使用および急激な信号移行が回避される。
【００１７】
第１のマイクロストリップ２２は、集積回路と接触するマイクロストリップ線路の一部分を有する。第２のマイクロストリップ２４は、回路基板とＳ字型セラミック・フィードスルー１０とを接触させる取り付けられたリード２６を有する。第１のマイクロストリップ２２と第２のマイクロストリップ２４との間に、必要な形状に成形された連続したストリップライン伝送線路２０の一部分が配置される。同時焼成セラミック材料は、最終焼成よりも前には、剛性が大きくなく成形可能であるので、セラミック・フィードスルーは所望の形状に曲げて通過部を形成することができる。全ての伝送線路は、電気信号が高品質を維持するように、５０オームまたは他の必要なシステムインピーダンスに最適化される。ストリップライン伝送線路部２０を囲むセラミックは、接地金属化処理体により被覆されている。図６を参照すると、上側の接地金属化処理体２８を下側の接地金属被覆３０に接続するビア３２があってもよい。ビア３２は、セラミックの上側および下側の接地金属化処理体２８，３０と接触する。ビア３２は、接地金属化処理体２８，３０どうしの間の電気的接続を維持して高次モード伝搬を回避するので有用である。
【００１８】
Ｓ字型セラミック・フィードスルー内の伝送ストリップライン２０は、複数の伝送線路または結合伝送線路であってもよい。図４〜図６は、図３の参考線（Ａ−Ａ）に沿った断面におけるセラミック・フィードスルーを示す。図４は、単一のストリップライン２０を示す。図５は、２つのストリップライン２０，２０’を示す。複数の伝送線路がある場合、上部金属化処理体２８および下部金属被覆３０に接触するビア３２が、別個の伝送ストリップライン２０，２０’どうしの間を電気信号絶縁するという追加機能を有する。容量性または誘導性エネルギー移動がある場合、回路間に好ましくない結合が起こり、信号品質に悪影響を及ぼす可能性がある。低周波数では、伝送線路間の結合は、周波数および線路の長さに対して線形の効果として扱われる。低周波数では、これは多くの伝送線路にとって数パーセント以内の完全に有効なアプローチである。より的確なアプローチは、結合線路を、伝送線路の長さに比例するキャパシタンスとして近似することである。しかし、周波数が増加するにつれて、伝送線路間の結合は、線形関数で近似すること、または単純なキャパシタでモデル化することができなくなり、代わりに、結合伝送線路としてモデル化される。結合が好ましくない場合には、伝送ストリップライン２０，２０’どうしの間の絶縁ビア３２は、伝送線路間の容量結合がなくなる（または最小にする）。２つの伝送ストリップラインのみが図５に示してあるが、２つを超える伝送ストリップラインが、セラミック内に並んでまたは積層されて、同じ構造内にあることが可能である。
【００１９】
図６に示す別の方法は、結合伝送ストリップライン２０，２０’である。結合伝送ストリップラインは、結合差動伝送線路を必要とするある種の用途において、信号品質を維持するのに有用である。結合伝送線路の使用には多くの理由がある。一例は、伝送ストリップライン２０，２０’が、差動信号を必要とする増幅器３６内に終端する場合である。結合ストリップライン２０，２０’をモデル化する１つの方法は、偶モードインピーダンおよび奇モードインピーダンスを用いることである。セラミック通過部を用いて、これらのタイプの回路に重要な結合伝送線路２０，２０’を実現することができる。図７を参照すると、
Ｚｅｖｅｎ＝∞
である。
【００２０】
図８を参照すると、
（１）偶モードインピーダンス整合
ＲＢ＝Ｚｅｖｅｎ
であり、
（２）奇モードインピーダンス整合
2017527103.tif 000003
である。
【００２１】
図９は、Ｓ字型セラミック・フィードスルーの製造に用いられる第１の段階を示す。第１のセラミック基板４０は、セラミック材料の圧粉体である。圧粉体とは、セラミックが圧縮はされたが焼成はされていないことを意味する。したがって、これは可撓性があり、崩れることなく成形することができる。好適なセラミックは、機械的要求に対応できること、圧粉体（未焼結）状態で成形できること、均質（またはほぼ均質）品に焼成（焼結）できること、および適切な誘電率を含む高周波電気信号送信への適合性があることを特徴とする。１つの好適なセラミックは、９０〜９５重量％の酸化アルミニウムの組成を有する（高温同時焼成セラミック技術）。しかし、他のガラス組成物およびセラミック組成物を使用してもよい（すなわち、低温同時焼成セラミック技術）。導電性ストリップライン４２が、第１のセラミック基板上に置かれる。ストリップライン４２の数およびその間隔は、完成したフィードスルーのリード構造に依存する。
【００２２】
図１０に示す第２の段階として、同様にセラミック材料の圧粉体である第２のセラミック基板４４が、ストリップライン４２上に置かれ、圧縮されて第１のセラミック基板４０に当接させられる。第１のセラミック基板４０および第２のセラミック基板４４は、寸法決めおよび位置合わせされて、それぞれ第１のマイクロストリップ２２および第２のマイクロストリップ２４を形成する（図３参照）。
【００２３】
図１１に示す第３の段階として、第１のセラミック基板および第２のセラミック基板の組み合わせにより形成された構造体が、金型内に置かれ、所望の長さで上部、下部および中間部で適切な曲線を有する通過部４６を有する所望の形状に成形される。セラミック基板はこの時点では圧粉体であるため、曲線および長さの正確な制御が容易に実現される。次に、この構造体は加熱されてセラミック部品を融かす。高温同時焼成セラミックを焼結するための通常の熱サイクルは、水素−窒素（還元）雰囲気で、または真空で、１４００℃〜１６００℃の温度で３０分〜６時間加熱し、次いで室温まで冷却する。低温同時焼成セラミックを焼結するための通常の熱サイクルは、空気（酸化）雰囲気で、４００℃〜８５０℃の温度で、または１０分〜１時間加熱し、次いで室温まで冷却する。次に、融合された構造体は、矢形４８の方向に沿って磨かれ研磨され、さらに線５０に沿って切断されて、Ｓ字型セラミック・フィードスルーが完成する。
【００２４】
本発明の１つまたは複数の具体例について説明した。しかし、本発明の原理および範囲から逸脱することなく、様々な変更を行うことができることが理解されるであろう。例えば、セラミック部品は、パッケージから上方に曲げて、パッケージの反対側のマザーボードへの接触を行う通過部を形成することができる。このアプローチは、電子機器の熱経路および電子信号経路が、パッケージの両側にある場合に有用である。別の例は、電気信号が、金属パッケージの１つの層からパッケージ内の別個の信号層に通過する場合である。本発明のこの変更では、この通過によって、パッケージ内の電子機器が異なる層にある場合に、金属パッケージ内での高品質の信号伝送が可能となる。別の変更は、通過部を用いて金属パッケージの外部に通過させる場合であり、パッケージの端部よりもパッケージ内で通過させることができ、パッケージの実装面積を拡大せずに、外部信号がパッケージを出ることが可能となる。このアプローチは、非常にコンパクトなパッケージが必要な場合に有用である。
【図１】
2017527103.tif 000004
【図２】
2017527103.tif 000005
【図３】
2017527103.tif 000006
【図４】
2017527103.tif 000007
【図５】
2017527103.tif 000008
【図６】
2017527103.tif 000009
【図７】
2017527103.tif 000010
【図８】
2017527103.tif 000011
【図９】
2017527103.tif 000012
【図１０】
2017527103.tif 000013
【図１１】
2017527103.tif 000014
【国際調査報告】
2017527103.tif 000015
2017527103.tif 000016
2017527103.tif 000017