(57)【要約】  自己整合ゲートを有するＩＩＩ−Ｎトランジスタ、かかるトランジスタを組み入れるシステム、および、それらを形成するための方法に関連した技法が論述される。かかるトランジスタは、隆起型ソースと隆起型ドレインとの間の分極層と、該ソースと該ドレインとの間にかつ分極層の上方にあるゲートと、該ソースおよび該ドレインの上方にあり、かつ、分極層に隣接するゲートの少なくとも一部分が開口部と整合されるように間に開口部を有する横方向エピタキシャル過成長とを含む。
2017527988.tif 000002
【特許請求の範囲】
【請求項１】
デバイス層の上方に配設される分極層と、
隆起型ソースと、
隆起型ドレインと、
前記隆起型ソースと前記隆起型ドレインとの間のゲートと、
前記隆起型ソースの上方に配設され、前記ゲートの方へ横方向に延在する第１の部分を有する第１の横方向エピタキシャル過成長と、
前記隆起型ドレインの上方にあり、前記ゲートの方へ横方向に延在する第２の部分を有する第２の横方向エピタキシャル過成長と
を備え、
前記分極層は、前記隆起型ソースと前記隆起型ドレインとの間にあり、
前記ゲートは、前記分極層の上方に配設されており、
前記第１の横方向過成長および前記第２の横方向過成長は、前記第１の部分と前記第２の部分との間に開口部を有し、
前記分極層に隣接する前記ゲートの少なくとも一部分は、前記開口部と整合される、
トランジスタ。
【請求項２】
前記ゲートの最上部は、前記第１の横方向エピタキシャル過成長の最上部より下にある、
請求項１に記載のトランジスタ。
【請求項３】
前記ゲートと前記第１の横方向エピタキシャル過成長との間の第１のギャップ、および、前記ゲートと前記第２の横方向エピタキシャル過成長との間の第２のギャップをさらに備える、
請求項２に記載のトランジスタ。
【請求項４】
前記ゲートの第２の部分は、前記第１の横方向エピタキシャル過成長の最上部よりも上であって、その上方に延在する、
請求項１から３のいずれか一項に記載のトランジスタ。
【請求項５】
前記第１の横方向エピタキシャル過成長および前記第２の横方向エピタキシャル過成長は、ワイドバンドギャップ半導体材料を含む、
請求項１から４のいずれか一項に記載のトランジスタ。
【請求項６】
前記第１の横方向エピタキシャル過成長および前記第２の横方向エピタキシャル過成長は、窒化ガリウムまたは窒化アルミニウムガリウムのうちの少なくとも１つを含む、
請求項１から５のいずれか一項に記載のトランジスタ。
【請求項７】
前記分極層と、前記分極層に隣接する前記ゲートの前記一部分との間にゲート誘電体をさらに備える、
請求項１から６のいずれか一項に記載のトランジスタ。
【請求項８】
前記ゲート誘電体は、前記分極層と、前記第１の横方向エピタキシャル過成長の少なくとも一部分との上方に延在する、
請求項７に記載のトランジスタ。
【請求項９】
前記分極層は、前記開口部と整合されたゲートリセスを含む、
請求項１から８のいずれか一項に記載のトランジスタ。
【請求項１０】
前記分極層に隣接する前記ゲートの前記一部分の幅は、前記開口部の幅より広くない、
請求項１から９のいずれか一項に記載のトランジスタ。
【請求項１１】
前記第１の横方向エピタキシャル過成長および前記第２の横方向エピタキシャル過成長は、前記ゲートの中央線に対して対称的である、
請求項１から１０のいずれか一項に記載のトランジスタ。
【請求項１２】
前記デバイス層、前記第１の横方向エピタキシャル過成長、および前記第２の横方向エピタキシャル過成長は窒化ガリウムを含み、前記隆起型ソースおよび前記隆起型ドレインは窒化インジウムガリウムを含み、前記分極層は窒化アルミニウムインジウムを含む、
請求項１から１１のいずれか一項に記載のトランジスタ。
【請求項１３】
トランジスタを製作するための方法であって、
分極層をデバイス層の上方に配設する段階と、
隆起型ソースおよび隆起型ドレインを形成する段階と、
前記隆起型ソースの上方に第１の横方向エピタキシャル過成長を形成し、前記隆起型ドレインの上方に第２の横方向エピタキシャル過成長を形成する段階と、
前記隆起型ソースと前記隆起型ドレインとの間であって、前記分極層の上方にゲートを配設する段階と
を備え、
前記分極層は、前記隆起型ソースと前記隆起型ドレインとの間にあり、
前記第１の横方向エピタキシャル過成長および前記第２の横方向エピタキシャル過成長は、前記第１の横方向エピタキシャル過成長の横方向に延在する第１の部分と、前記第２の横方向エピタキシャル過成長の横方向に延在する第２の部分との間に開口部を有し、
前記分極層に隣接する前記ゲートの少なくとも一部分は、前記開口部と整合される、
方法。
【請求項１４】
前記第１の横方向エピタキシャル過成長および前記第２の横方向エピタキシャル過成長を形成する段階は、
犠牲パターンハードマスクの少なくとも第１の部分の上方で、前記隆起型ソースから前記第１の横方向エピタキシャル過成長をエピタキシャルに成長させる段階と、
前記犠牲パターンハードマスクの少なくとも第２の部分の上方で、前記隆起型ドレインから前記第２の横方向エピタキシャル過成長をエピタキシャルに成長させる段階と
を含む、請求項１３に記載の方法。
【請求項１５】
前記犠牲パターンハードマスクは、窒化ケイ素を含むハードマスクスタックを含む、
請求項１４に記載の方法。
【請求項１６】
前記犠牲パターンハードマスクを形成する段階は、ハードマスクスタックをパターン化する段階を含み、
前記隆起型ソースおよび前記隆起型ドレインを形成する段階は、
前記パターンハードマスクを使用して前記デバイス層をエッチングし、複数のトレンチを形成する段階と、
前記複数のトレンチから前記隆起型ソースおよび前記隆起型ドレインをエピタキシャルに成長させる段階と
を含む、請求項１４または１５に記載の方法。
【請求項１７】
前記ゲートを配設する前に前記分極層においてゲートリセスを形成することをさらに含み、前記開口部は前記ゲートリセスを形成するために自己整合ゲートマスクを設ける、請求項１３から１６のいずれか一項に記載の方法。
【請求項１８】
前記ゲートを配設する前に、少なくとも前記分極層の上方にゲート誘電体を形成することをさらに含む、請求項１３から１７のいずれか一項に記載の方法。
【請求項１９】
前記ゲートを配設する段階は、
前記第１の横方向エピタキシャル過成長の最上部より下に前記ゲートの最上部を形成する段階と、
前記ゲートと前記第１の横方向エピタキシャル過成長との間にギャップを設ける段階と
を含む、請求項１３から１８のいずれか一項に記載の方法。
【請求項２０】
前記ゲートを配設する段階は、
前記第１の横方向エピタキシャル過成長の前記第１の部分の少なくとも一部よりも上であって、その上方に延在する前記ゲートの第２の部分を形成する段階
を含む、請求項１３から１９のいずれか一項に記載の方法。
【請求項２１】
電源管理用集積回路を備えるシステムであって、
前記電源管理用集積回路はさらに、
デバイス層の上方に配設される分極層と、
隆起型ソースと、
隆起型ドレインと、
前記隆起型ソースと前記隆起型ドレインとの間のゲートと、
前記隆起型ソースの上方に配設され、前記ゲートの方へ横方向に延在する第１の部分を有する第１の横方向エピタキシャル過成長と、
前記隆起型ドレインの上方にあり、前記ゲートの方へ横方向に延在する第２の部分を有する第２の横方向エピタキシャル過成長と
を含むトランジスタを有し、
前記分極層は、前記隆起型ソースと前記隆起型ドレインとの間にあり、
前記ゲートは、前記分極層の上方に配設されており、
前記第１の横方向過成長および前記第２の横方向過成長は、前記第１の部分と前記第２の部分との間に開口部を有し、
前記分極層に隣接する前記ゲートの少なくとも一部分は、前記開口部と整合される、
システム。
【請求項２２】
前記ゲートの最上部は、前記第１の横方向エピタキシャル過成長の最上部より下にあり、
前記トランジスタは、前記ゲートと前記第１の横方向エピタキシャル過成長との間の第１のギャップをさらに含む、
請求項２１に記載のシステム。
【請求項２３】
前記ゲートは、前記第１の横方向エピタキシャル過成長の前記第１の部分の少なくとも一部よりも上であって、その上方に延在する第２の部分を含む、
請求項２１または２２に記載のシステム。
【請求項２４】
前記トランジスタは、前記分極層と、前記分極層に隣接する前記ゲートの一部分との間にゲート誘電体をさらに含み、
前記分極層は、前記開口部と整合されたゲートリセスを含む、
請求項２１から２３のいずれか一項に記載のシステム。
【請求項２５】
前記デバイス層、前記第１の横方向エピタキシャル過成長、および前記第２の横方向エピタキシャル過成長は窒化ガリウムを含み、前記隆起型ソースおよび前記隆起型ドレインは窒化インジウムガリウムを含み、前記分極層は窒化アルミニウムインジウムを含む、
請求項２１から２４のいずれか一項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般的に、ＩＩＩ−Ｎ半導体トランジスタに関し、より詳細には、自己整合ゲートを有するＩＩＩ−Ｎトランジスタ、デバイス、および製造技法に関する。
【背景技術】
【０００２】
いくつかの実装形態では、窒化ガリウム（ＧａＮ）ベースのトランジスタなどのＩＩＩ−Ｎ材料ベースのトランジスタは、高電圧および／または高周波数用途に使用可能である。例えば、電源管理用集積回路（ＰＭＩＣ）および無線周波数集積回路（ＲＦＩＣ）は、システムオンチップ（ＳｏＣ）実装形態におけるシステムにおいてクリティカルな機能ブロックであってよい。かかるＳｏＣ実装形態は、スマートフォン、タブレット、ラップトップ、およびネットブックなどのモバイルコンピューティングプラットフォームにおいて見出される場合がある。かかる実装形態では、ＰＭＩＣおよびＲＦＩＣは電力効率および形状因子にとって重要な因子である（および、論理回路およびメモリ回路と同等にもしくはこれより重要になり得る）。
【０００３】
窒化ガリウムベースのデバイスは、シリコン（Ｓｉ；〜１．１ｅＶ）と比較するとＧａＮはワイドバンドギャップ（〜３．４ｅＶ）を有するため、いくつかの例では有利となり得る。ワイドバンドギャップによって、同様の寸法のＳｉトランジスタと比較すると、ＧａＮトランジスタが故障に見舞われる前により大きい電界（例えば、印加電圧ＶＤＤ）に耐えることができるようにすることができる。さらに、ＧａＮトランジスタは、そのトランスポートチャネルとして２Ｄ電子ガス（例えば、２Ｄシート電荷）を用いることができる。例えば、２Ｄシート電荷は、ＧａＮ上において、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または窒化アルミニウムインジウム（ＡｌＩｎＮ）などのより大きい自発および圧電分極を有する電荷誘導膜のエピタキシャル蒸着によって形成される急峻なヘテロ界面において形成される場合がある。ｃｍ２当たり最高２×１０１３までの非常に高い電荷密度は、例えば、１０００ｃｍ２／（Ｖｓ）を上回る高移動度を可能にする不純物ドーパントのないような機構によって形成可能である。
【０００４】
電源管理および無線周波数（ＲＦ）増幅に対して、トランジスタは、（例えば１Ａを上回る）大電流および（例えば＞１Ｗの）大電力を送出するための（例えば１ｍｍを上回る）広幅を必要とする場合がある。また、論述したＧａＮの性質を十分利用するために、ＧａＮトランジスタは典型的には、ＧａＮトランジスタがＳｉＣＭＯＳデバイスにごく接近して位置することができるように、Ｓｉ基板上に不均一に組み込まれる。このように位置付けることによって、連系損失を最小化することができ、全体のフットプリントを小さくすることができ、スケーリングを有利にすることができる。
【０００５】
いくつかの現在の実装形態において、ゲート不整合が一般化している。かかるゲート不整合は、隆起型ソースおよび隆起型ドレインに対して不整合となるゲートリセスと、ゲートリセス、隆起型ソースおよび隆起型ドレインに対して不整合となるゲート電極、またはその両方を含む場合がある。かかる不整合は、誤標的にされたデバイスの破壊電圧またはデバイス故障を生じさせる場合がある。
【０００６】
このように、既存の技法では、整合ゲートおよび／またはゲートリセスを有するトランジスタが提供されることはない。このような問題は、大電圧での取り扱い（例えば、直接的なバッテリ接続、入力／出力、ユニバーサルシリアルバス）などの際に、ＰＭＩＣまたはＲＦＩＣ実装形態においてクリティカルになる場合がある。
【図面の簡単な説明】
【０００７】
本明細書に記載される材料は、添付の図において、限定としてではなく例として示されている。説明を簡単かつ明瞭にするために、図に示される要素は、必ずしも一定の縮尺で描かれているわけではない。例えば、いくつかの要素の寸法は、明瞭にするために、他の要素に対して誇張されている場合がある。また、適切と考えられる場合、対応する要素または類似の要素を示すために、参照符号が図の間で繰り返されている。
【０００８】
【図１】自己整合ゲートを有するトランジスタの例を含むトランジスタ構造の例の側面図である。
【図２】自己整合ゲートを有するトランジスタの例を含むトランジスタ構造の例の側面図である。
【図３】自己整合ゲートを有するトランジスタの例を含むトランジスタ構造の例の側面図である。
【図４】自己整合ゲートを有するトランジスタを形成するためのプロセスの例を示すフロー図である。
【図５Ａ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｂ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｃ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｄ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｅ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｆ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｇ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｈ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｉ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｊ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図５Ｋ】特定の製作作業が行われる際のトランジスタ構造の例の側面図である。
【図６】自己整合ゲートを有する１つ又は複数のトランジスタを有する集積回路を用いるモバイルコンピューティングプラットフォームの説明図である。
【図７】全てが本開示の少なくともいくつかの実装形態に従って配置されるコンピューティングデバイスの機能ブロック図である。
【発明を実施するための形態】
【０００９】
ここで、同封された図を参照して１つまたは複数の実施形態もしくは実装形態について説明する。特定の構成および配置構成が論述されるが、これは、例示の目的でのみなされていることは理解されるべきである。当業者であれば、この説明の趣旨および範囲から逸脱することなく他の構成および配置構成も用いることが可能であることを認識するであろう。本明細書において説明される技法および／または配置構成は、本明細書において説明されるもの以外の他のさまざまなシステムおよびアプリケーションにおいても用いることができることは、当業者には明らかとなろう。
【００１０】
以下の詳細な説明において、本明細書の一部を形成する添付の図面を参照する。該図面では、同様の数表示は対応するまたは類似の要素を指示するために全体を通して同様の一部を指定する場合がある。説明を簡単におよび／または明瞭にするために、図に示される要素は、必ずしも一定の縮尺で描かれているわけではないことは理解されるであろう。例えば、要素のいくつかの寸法は、明瞭にするために、他の要素に対して誇張されている場合がある。さらに、他の実施形態が利用可能であり、特許請求された主題の範囲から逸脱することなく構造的な変更および／または論理的な変更を行うことができることは理解されたい。また、例えば、上、下、上部、下部、上方、および下方などの方向および基準は、図面および実施形態の論述を容易にするために使用されてよく、特許請求された主題の適用を制限することは意図されていないことも留意されるべきである。従って、以下の詳細な説明は、限定的意味で解釈されるべきでなく、特許請求された主題の範囲は、添付の特許請求の範囲およびそれらの等価物によって定められる。
【００１１】
以下の説明において、多数の詳細が述べられる。しかしながら、本発明がこれらの具体的な詳細なく実践できることは当業者には明らかとなろう。いくつかの事例において、周知の方法およびデバイスは、本発明を不明瞭にすることを避けるべく、詳細にではなくブロック図の形で示される。本明細書全体を通して「ある実施形態」または「一実施形態」への言及は、実施形態に関連して説明される特定の特徴、構造、機能、または特性が、本発明の少なくとも一実施形態において含まれることを意味する。よって、本明細書全体を通してさまざまな場所において「ある実施形態において」または「一実施形態において」という文言が現れるが、それは必ずしも本発明の同じ実施形態に言及しているわけではない。さらに、特定の特徴、構造、機能、または特性は、１つまたは複数の実施形態において任意の適したやり方で組み合わせられてよい。例えば、第１の実施形態は、第１および第２の実施形態に関連付けられる特定の特徴、構造、機能、または特性が互いに排他的でない場合はどこにおいても第２の実施形態と組み合わせられてよい。
【００１２】
本発明の説明、および添付の特許請求の範囲において使用されるように、単数形の「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈において明確に別段の指示がない限り、複数形も同様に含むことが意図される。本明細書において使用されるような「および／または」という用語は、関連する列挙された項目の１つまたは複数のありとあらゆる可能な組み合わせに言及しかつ包含することも理解されるであろう。
【００１３】
「連結」および「接続」という用語、ならびにそれらの派生語は、構成要素間の構造的関係を説明するために本明細書において使用されてよい。これらの用語が互いに同義語として意図されていないことは理解されるべきである。より正確に言えば、特定の実施形態において、「接続」は、２つまたはそれ以上の要素が、互いに直接的な、物理的接触または電気的接触の状態にあることを指示するために使用されてよい。「連結」は、２つまたはそれ以上の要素が、互いに直接的または（それらの間の他の介在要素を有して）間接的な物理的接触または電気的接触のいずれかの状態にあること、および／または、２つまたはそれ以上の要素が、（例えば、因果関係に見られるように）互いに協働するまたは相互作用することを指示するために使用されてよい。
【００１４】
「上方」、「下方」、「間」、「上」、および／または類似の用語は、本明細書において使用されるように、他の層または構成要素に対する一材料の層または構成要素の相対的位置に言及する。例えば、別の層の上方または下方に配設される１つの層は、他の層と直接接触していてよい、または１つまたは複数の介在層を有してよい。さらに、２つの層の間に配設される１つの層は、間接的に２つの層と接触していてよい、または１つまたは複数の介在層を有してよい。その一方、第２の層「上」の第１の層は、その第２の層と直接接触している。同様に、別段明示的に述べられていない限り、２つの特徴間に配設される１つの特徴は、隣接する特徴と直接接触していてよい、または、１つまたは複数の介在する特徴を有してよい。
【００１５】
本明細書全体を通して、および特許請求の範囲において使用されるように、「〜のうちの少なくとも１つ」または「〜のうちの１つまたは複数」という用語によって結び付けられる項目のリストは、その列挙された項目の任意の組み合わせを意味する可能性がある。例えば、「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という文言は、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、または、Ａ、ＢおよびＣを意味することができる。
【００１６】
自己整合ゲートを有するトランジスタに関連したトランジスタ、デバイス、装置、コンピューティングプラットフォーム、および方法について以下で説明する。
【００１７】
上記のように、誤標的にされたデバイスの破壊電圧またはデバイス故障を引き起こす場合があるゲート不整合を低減することは利点となり得る。本明細書に説明されるような一実施形態では、窒化ガリウム（ＧａＮ）トランジスタは自己整合ゲートを含むことができる。例えば、自己整合ゲートは、間にスペーサー構造の開口部を有する複数の横方向エピタキシャル過成長を含む該開口部に整合されることができる。複数の横方向エピタキシャル過成長は、隆起型ソースおよび隆起型ドレインの上方に形成可能である。これにより、複数の横方向エピタキシャル過成長は、互いに向かって延在するが、論じられるように、それらの間に開口部を有する。いくつかの例では、複数の横方向エピタキシャル過成長は、犠牲パターンハードマスクの上方に形成されてよい。複数の横方向エピタキシャル過成長間の開口部は、隆起型ソースと隆起型ドレインとの間の分極層においてオプションのゲートリセスを整合するために、および／または、ゲートを整合するために使用可能である。本明細書においてさらに論述されるように、分極層は、デバイス層の上方に配設されてよく、トランスポートチャネルとしてのデバイス層において２Ｄ電子ガスを生じさせることができる。分極層に隣接するゲート、または当該ゲートの少なくとも一部分は、開口部に整合されることができ、いくつかの例では、ゲート、またはゲートの少なくとも一部分は、開口部の幅より広くない幅を有することができる。
【００１８】
いくつかの例では、ゲートの最上部が横方向エピタキシャル過成長の上面より下になるように、および、ゲートと横方向エピタキシャル過成長との間にギャップが形成されるように、ゲートは形成可能である。このようなギャップは、寄生ゲートリーク（例えば、ゲートからソースまたはドレインまでのリーク）を低減または排除することができる。他の例では、ゲートの最上部が横方向エピタキシャル過成長の最上部よりも上であって（例えば鉛直方向に）、その上方に（例えば横方向に）延在するように、ゲートは形成可能である。かかる例では、横方向エピタキシャル過成長の材料によって、寄生ゲートリークを低減または排除することができる。例えば、ギャップが設けられるか否かに関わらず、横方向エピタキシャル過成長の材料は、窒化ガリウムまたは窒化アルミニウムガリウムなどのワイドバンドギャップ半導体材料を含むことができる。かかる材料は、例えば寄生ゲートリークを低減するまたは排除することができる。本明細書において使用されるように、半導体材料は、導体の導電率と絶縁体の導電率との間の導電率を有する任意の材料であってよく、ワイドバンドギャップ材料は、シリコン（〜１．１ｅＶ）と比較して広いバンドギャップを有する任意の材料であってよい。例えば、ワイドバンドギャップ材料は２ｅＶを上回るバンドギャップを有することができる。寄生ゲートリークをこのように排除することによって、本明細書に論述されるトランジスタの高電圧動作がもたらされ得る。また、いくつかの例では、ゲート誘電体は、分極層と、分極層に隣接するゲートの一部分との間に配設可能である。いくつかの例では、ゲート誘電体は、分極層、および横方向エピタキシャル過成長またはその一部分の上方に延在することができる。これらの実施形態は、図１、図２および図３に関して本明細書にさらに論述される。
【００１９】
図１は、本開示の少なくともいくつかの実装形態に従って配置されるトランジスタ１００の例を含むトランジスタ構造１５０の例の断面（側面）図である。図１に示されるように、トランジスタ構造１５０は、デバイス層１０１、ゲートリセス１１７を有する分極層１０４、ゲート誘電体１０５、隆起型ソース１０２、隆起型ドレイン１０３、ゲート１０６、横方向エピタキシャル過成長１０７、および横方向エピタキシャル過成長１０９を含むことができる。示されるように、開口部１１１は、横方向エピタキシャル過成長１０７の一部分１０８と横方向エピタキシャル過成長１０９の一部分１１０との間に設けられてよい。いくつかの例では、開口部１１１は、示されるように、横方向エピタキシャル過成長１０７、１０９の一部分１０８、１０９を覆うゲート誘電体１０５の部分間にあってよい。他の例では、ゲート誘電体は、図２に関して示されるように、横方向エピタキシャル過成長１０７、１０９の一部分１０８、１０９を覆わない場合がある。いくつかの例では、ゲートリセス１１７および／またはゲート１０６は開口部１１１と整合されることができる。本明細書において使用されるように、整合という用語は、記載された要素が実質的に直線（例えば、典型的には鉛直線）に沿って配置されることを指示するために使用される。例えば、本明細書において使用されるような鉛直方向は、図１〜図３に示されるようにｚ方向にあってよい。例えば、ゲートリセス１１７および開口部１１１は、実質的に、図１に示されるように中央線ＣＬに沿って整合されるように整合されることができる。いくつかの例では、記載された要素は、整合されること以外にさらなる特性を有することができる。例えば、ゲートリセス１１７の幅および開口部１１１の幅は実質的に同じである、または、ゲートリセス１１７は開口部１１１などの幅より広くない幅を有することができる。しかしながら、このような形状は、要素を本明細書において論述されるように整合させるのに必要ではない。
【００２０】
図１において続けると、示されるように、トランジスタ構造１５０はデバイス層１０１を含むことができる。デバイス層１０１は、例えば、エピタキシャルＩＩＩ−Ｎ材料などのＩＩＩ−Ｎ材料を含んでよい。デバイス層１０１は、窒化ガリウム（ＧａＮ）などの任意の適した材料を含むことができ、デバイス層１０１は任意の適した基板上（図示されない）に形成可能である。さらに、トランジスタ構造１５０は分極層１０４を含むことができる。分極層１０４は、２Ｄ電子ガス（図示されない）をデバイス層１０１にもたらすことができる１つまたは複数の任意の材料または材料スタックを含むことができる。例えば、分極層１０４は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、もしくは窒化アルミニウムガリウム（ＡｌＧａＮ）、またはそれらの組み合わせであってよい。例えば、分極層１０４は、デバイス層１０１（例えば、エピタキシャルＩＩＩ−Ｎ材料のデバイス層１０１）と分極層１０４との間の分極の差によって、デバイス層１０１において高電荷密度および高移動度の２Ｄ電子ガスを形成することができる。いくつかの例では、チャネル（図示されない）は、トランジスタ１００の動作中、実質的にゲート１０６の下にデバイス層１０１において形成されてよい。
【００２１】
図１に示されるように、分極層１０４はゲートリセス１１７を含むことができる。ゲートリセス１１７は開口部１１１と整合されることができる。例えば、ゲートリセス１１７および開口部１１１は示されるように中央線ＣＬに沿って整合されることができる。例えば、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９は、ゲート１０６の中央線および／またはゲートリセス１１７の中央線に対して対称的であるか実質的に対称的であってよい。いくつかの実施形態では、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９は、ゲート１０６および／またはゲートリセス１１７を形成するための対称マスクを設けることができる。さらに、ゲートリセス１１７は、開口部１１１（例えば、横方向エピタキシャル過成長１０７、１０９の一部１０８、１１０の間の開口部）の幅と実質的に同じである幅または長さＬＧを有することができる。いくつかの例では、ゲートリセス１１７は開口部１１１の幅より広くない幅を有してよい。いくつかの例では、長さＬＧはトランジスタ１００のゲート長を画定することができる。ゲートリセス１１７は分極層１０４内で実質的に任意の深さを有してよい。例えば、ゲートリセス１１７は分極層１０４などの深さのほぼ半分の深さを有してよい。いくつかの例では、ゲートリセス１１７（例えば、ゲートリセス１１７の深さ）はトランジスタ１００の閾値電圧ＶＴを同調させるために使用可能である。また、トランジスタ１００はゲート誘電体１０５を含むことができる。ゲート誘電体１０５は高誘電率の誘電材料などの１つまたは複数の任意の適した材料を含むことができる。例えば、ゲート誘電体１０５は高誘電率の誘電材料を含むことができ、ゲート１０６は、トランジスタ１００が高誘電率の金属ゲートトランジスタとして特徴付け可能であるような金属ゲートであってよい。いくつかの例では、図２に関して論述されるように、ゲートリセスおよび／またはゲート誘電材料は実装されない場合がある。例えば、ゲート誘電体１０５を含むトランジスタは電界効果トランジスタ（ＦＥＴ）として特徴付け可能であり、ゲート誘電体１０５を含まないトランジスタは高電子移動度トランジスタ（ＨＥＭＴ）として特徴付け可能である。
【００２２】
図１にまた示されるように、トランジスタ１００は、隆起型ソース１０２および隆起型ドレイン１０３を含むことができる。示されるように、隆起型ソース１０２および隆起型ドレイン１０３は、デバイス層１０１の複数のトレンチ内に配設されてよい。さらにまた示されるように、隆起型ソース１０２および隆起型ドレイン１０３は、分極層１０４が隆起型ソース１０２と隆起型ドレイン１０３との間に位置するように、配設可能である。隆起型ソース１０２および隆起型ドレイン１０３は、トランジスタ１００に電流ソースおよび電流ドレインをもたらすことができ、かつ、横方向エピタキシャル過成長１０７、１０９をエピタキシャルに成長させることができる１つまたは複数の任意の適した材料を含むことができる。いくつかの例では、隆起型ソース１０２および隆起型ドレイン１０３は、１つ又は複数のエピタキシャル材料を含むことができる。いくつかの例では、隆起型ソース１０２および隆起型ドレイン１０３は、Ｎ＋窒化インジウムガリウムなどの窒化インジウムガリウムを含んでよい。本明細書において隆起型ソース１０２および隆起型ドレイン１０３が示されるが、いくつかの例では、平面ソース構造および平面ドレイン構造が使用可能である。
【００２３】
図１において続けると、トランジスタ１５０は、横方向エピタキシャル過成長１０７、１０９を含むことができる。示されるように、横方向エピタキシャル過成長１０７は隆起型ソース１０２の上方に配設可能であり、横方向エピタキシャル過成長１０７はゲート１０６の方へ横方向に延在する一部分１０８を有することができる。本明細書において使用されるように、横方向という用語は、水平または略水平である方向を指示する。例えば、本明細書において使用されるような水平方向は、図１〜図３に示されるようにｘ方向にあってよい。同様に、横方向エピタキシャル過成長１０９は隆起型ドレイン１０３の上方に配設可能であり、横方向エピタキシャル過成長１０９はゲート１０６の方へ横方向に延在する一部分１１０を有することができる。示されるように、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９は、一部分１０８と一部分１１０との間に開口部１１１を有することができる。論じられるように、ゲートリセス１１７および／またはゲート１０６は、開口部１１１と整合されることができる。
【００２４】
例えば、横方向エピタキシャル過成長１０７、１０９は、スペーサー構造の開口部間の直線または平面に沿って、ゲートリセス１１７および／またはゲート１０６を整合させるためにスペーサー構造をもたらすことができる。いくつかの例では、このように整合されたゲートリセス１１７および／またはゲート１０６は、横方向エピタキシャル過成長１０７、１０９の形成後に形成可能である。このような例では、トランジスタ１００は、ゲート１０６が横方向エピタキシャル過成長１０７、１０９に対して自己整合されるように、かつ、ゲート１０６が横方向エピタキシャル過成長１０７、１０９の後に形成されるように、自己整合ゲートラストトランジスタとして特徴付け可能である。横方向エピタキシャル過成長１０７、１０９は、開口部１１１、いくつかの例では、ゲート１０６と隆起型ソース１０２との間、およびゲート１０６と隆起型ドレイン１０３との間の電気分離をもたらすことができる１つ又は複数の任意の適した材料であってよい。いくつかの実施形態では、横方向エピタキシャル過成長１０７、１０９は窒化ガリウムまたは窒化アルミニウムガリウムなどを含んでよい。ある実施形態では、横方向エピタキシャル過成長１０７、１０９は非ドープ窒化ガリウムを含む。別の実施形態では、横方向エピタキシャル過成長１０７、１０９は、アルミニウムのパーセンテージがガリウムとの釣り合いが取れた約１０％（すなわちｘ＝０．１）である（例えば、Ａｌ０．１Ｇａ０．９Ｎ）ような非ドープ窒化アルミニウムガリウム（ＡｌＸＧａ１−ＸＮ）を含む。ゲート１０６は任意の適した導電材料を有することができる。論じられるように、いくつかの例では、ゲート１０６は本明細書において論じられるような金属を含むことができる。
【００２５】
図１に示されるように、いくつかの例では、ゲート１０６の最上部１１２は、横方向エピタキシャル過成長１０７の最上部１１３、および、横方向エピタキシャル過成長１０９の最上部１１４より下にあってよい。いくつかの例では、ゲート１０６の最上部１１２はまた、示されるように、横方向エピタキシャル過成長１０７の一部分１０８、および横方向エピタキシャル過成長１０９の一部分１１０の底面（標示されていない）より下にあってよい。また、いくつかの例では、ゲート１０６と横方向エピタキシャル過成長１０７との間にギャップ１１５が設けられてよく、ゲート１０６と横方向エピタキシャル過成長１０９との間にギャップ１１６が設けられてよい。いくつかの例では、ギャップ１１５、１１６には酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮ）などの絶縁誘電体が充填されてよい。ギャップ１１５、１１６を含む例では、ギャップ１１５、１１６は、いずれの寄生ゲートリーク（例えば、ゲート１０６から隆起型ソース１０２まで、またはゲート１０６から隆起型ドレイン１０３までのリーク）が低減または排除可能であるように分離させることができる。ギャップ１１５、１１６が設けられていない例（例えば、横方向エピタキシャル過成長１０７の一部分１０８および／または横方向エピタキシャル過成長１０９の一部分１１０がゲート１０６と接触している例）では、横方向エピタキシャル過成長１０７、１０９の材料はかかる寄生ゲートリークを低減または排除するように選ばれてよい。例えば、論じられるように、横方向エピタキシャル過成長１０７、１０９は、寄生ゲートリークを低減または排除するためにＧａＮまたはＡｌＸＧａ１−ＸＮなどのワイドバンドギャップ半導体材料を含むことができる。また、いくつかの例では、示されるように、ゲート誘電体１０５は、ゲート１０６と横方向エピタキシャル過成長１０７、１０９との間にコンフォーマル絶縁誘電体を設けてよい。かかるゲート誘電体は、とりわけ有利である原子層蒸着を含む本明細書において論じられる任意の技法を使用して蒸着させることができる。ゲート誘電体１０５のこのような構成は、ゲートリークを防止するために必要とされる分離をもたらすことができる、および／または追加の分離をもたらすことができる。
【００２６】
図２は、本開示の少なくともいくつかの実装形態に従って配置されるトランジスタ２００の例を含むトランジスタ構造２５０の例の断面（側面）図である。図２に示されるように、トランジスタ構造２５０は、デバイス層１０１、分極層１０４、隆起型ソース１０２、隆起型ドレイン１０３、ゲート１０６、横方向エピタキシャル過成長１０７、および横方向エピタキシャル過成長１０９を含むことができる。さらに、開口部１１１は、本明細書において図１に関して論述されるように、横方向エピタキシャル過成長１０７の一部分１０８と横方向エピタキシャル過成長１０９の一部分１１０との間に設けられてよい。論じられるように、ゲート１０６は開口部１１１と整合されることができる。
【００２７】
図２の例では、トランジスタ２００はゲート誘電体を含まない場合がある。かかる例では、トランジスタ２００は高電子移動度トランジスタ（ＨＥＭＴ）として特徴付けることができる。このようなＨＥＭＴは、高電圧および高周波数での優れた性能などの利点をもたらすことができる。また、図２に示されるように、トランジスタ２００はゲートリセスを含まない場合がある。このようにゲートリセスを含まないことによって、例えば、製作上の簡略化をもたらすことができる。ゲートリセスおよびゲート誘電体を有するトランジスタ（例えば図１において）、および、ゲートリセスおよびゲート誘電体を有さないトランジスタ（例えば図２において）が示されるが、他の組み合わせが利用可能である。例えば、ゲート誘電体を有するがゲートリセスを有さないトランジスタ、または、ゲートリセスを有するがゲート誘電体を有さないトランジスタが形成可能である。さらに、デバイス層１０１、分極層１０４、隆起型ソース１０２、隆起型ドレイン１０３、ゲート１０６、横方向エピタキシャル過成長１０７、および横方向エピタキシャル過成長１０９などの、トランジスタ構造２５０の示される要素は、トランジスタ構造１５０に関して論述されるような任意の材料または他の特性を含むことができ、かかる詳細は、簡潔かつ明瞭に提示するために繰り返されることはない。
【００２８】
図３は、本開示の少なくともいくつかの実装形態に従って配置されるトランジスタ３００の例を含むトランジスタ構造３５０の例の断面（側面）図である。図１に示されるように、トランジスタ構造１５０は、デバイス層１０１、ゲートリセス１１７を有する分極層１０４、ゲート誘電体１０５、隆起型ソース１０２、隆起型ドレイン１０３、ゲート３０６、横方向エピタキシャル過成長１０７、および横方向エピタキシャル過成長１０９を含むことができる。示されるように、開口部１１１は、横方向エピタキシャル過成長１０７の一部分１０８と横方向エピタキシャル過成長１０９の一部分１１０との間に設けられてよい。いくつかの例では、ゲートリセス１１７および／またはゲート３０６は開口部１１１と整合されることができる。
【００２９】
示されるように、図３の例では、横方向エピタキシャル過成長１０７の最上部１１３の上（例えばその上で鉛直方向に）にかつ横方向エピタキシャル過成長１０９の最上部１１４の上に延在する一部分３０７を有するようなゲート３０６を含むことができる。また、示されるように、一部分３０７は横方向エピタキシャル過成長１０７の一部分１０８、または一部分１０８の少なくとも一部の上方に（例えばその上方で横方向に）、および、横方向エピタキシャル過成長１０９の一部分１１０、または一部分１１０の少なくとも一部の上方に延在してよい。示されるように、ゲート３０６は、横方向エピタキシャル過成長１０７の最上部１１３の上に、および横方向エピタキシャル過成長１０９の最上部１１４の上に延在する最上部３０８を有することができる。示されるように、ゲート３０６のトランジスタ構造３５０は、略Ｔ字形の断面を有することができる。ゲート１０６に関して論じられるように、ゲート３０６は開口部１１１と整合されることができる。特に、ゲート３０６の一部分３０９は論じられるように開口部１１１を介して自己整合されることができる。例えば、ゲート３０６の一部分３０９は開口部１１１と整合されることができる。いくつかの例では、ゲート３０６の一部分３０７は、バルク材料蒸着をパターン化することによって、または、図５Ｋに関して本明細書にさらに論じられるようなリフトオフ法によって形成されてよい。かかる例では、ゲート３０６の一部分３０７はパターン化可能であるため、開口部１１１に対して自己整合されることはできない。しかしながら、ゲート３０６の一部分３０９は、横方向エピタキシャル過成長１０７、１０９によって加えられる拘束によって開口部１１１に対して自己整合可能である。
【００３０】
トランジスタ構造１５０、２５０、３５０および／またはトランジスタ１００、２００、３００の記載される特徴に関連付けられる追加の詳細は、図５Ａ〜図５Ｋに関して本明細書において提供される。ここでは、トランジスタ構造１５０、２５０、３５０および／またはトランジスタ１００、２００、３００の形成、ならびに、図５Ｊに関して論じられるような、トランジスタ構造５２３およびトランジスタ５２４の形成について論じる。
【００３１】
また、トランジスタ構造１５０、２５０、３５０、５２３および／またはトランジスタ１００、２００、３００、５２４は、システムオンチップを含む電子デバイス構造において実装されてよい。例えば、構造は、基板上に実装される、シリコン相補型金属酸化膜半導体（ＣＭＯＳ）回路部分、ＩＩＩ−Ｎ材料ベースのデバイス部分、および／または他のデバイス部分を含むことができる。ＩＩＩ−Ｎ材料ベースのデバイス（例えば、トランジスタ１００、２００、３００、５２４のいずれか、いくつか、または全て）は、基板上に、基板の上方に、または基板内に形成されるＩＩＩ−Ｎ材料領域上に形成されてよい。例えば、基板は本明細書に論じられるようにシリコンであってよい。ＩＩＩ−Ｎ材料領域は、例えば、デバイス要件に基づいてＣＭＯＳ回路部分に隣接して形成されてよい。
【００３２】
横方向および／または平面チャネルを有する構造に関して示されるが、本明細書において論述される技法は、鉛直に配向されたＭＯＳＦＥＴデバイス、またはトンネル電界効果トランジスタ（ＴＦＥＴ）などにまで及ぶ場合がある。かかる実装形態は、例えば同様のデバイス形状を使用した追加のチャネル容量の利点を有することができる。
【００３３】
図４は、本開示の少なくともいくつかの実装形態に従って配置される自己整合ゲートを有するトランジスタを形成するための例示のプロセス４００を示すフロー図である。例えば、プロセス４００は、本明細書において論じられるように、トランジスタ１００、２００、３００、５２４のいずれかを製作するために実装可能である。示される実装形態では、プロセス４００は動作４０１〜４０４によって示されるような１つまたは複数の動作を含むことができる。しかしながら、本明細書における実施形態は、追加の動作、省略されるある特定の動作、または提供される順序以外で行われる動作を含むことができる。
【００３４】
プロセス４００は、分極層がデバイス層の上方に配設可能である「分極層をデバイス層の上方に配設する」という動作４０１で開始できる。ある実施形態では、分極層１０４は、図５Ａおよび本明細書の他の箇所に関してさらに論じられるように、デバイス層１０１の上方に形成可能である。ある実施形態では、分極層１０４は窒化アルミニウムインジウムを含むことができ、デバイス層１０１は窒化ガリウムを含むことができる。
【００３５】
プロセス４００は、「分極層がソースとドレインとの間にあるようにソースおよびドレインを形成する」という動作４０２に続くことができる。ソースおよびドレインは、分極層がソースとドレインとの間にあるように形成可能である。ある実施形態では、隆起型ソース１０２などの隆起型ソースおよび隆起型ドレイン１０３などの隆起型ドレインは、図５Ｂ〜図５Ｅおよび本明細書の他の箇所に関してさらに本明細書において述べられるように、デバイス層１０１の複数のトレンチによって形成されてよい。ある実施形態では、隆起型ソース１０２および隆起型ドレイン１０３はＮ＋窒化インジウムガリウムを含むことができる。
【００３６】
プロセス４００は、「横方向エピタキシャル過成長をその間に開口部を有するようにソースおよびドレインの上方で形成する」という動作４０３に続くことができる。横方向エピタキシャル過成長は、ソースおよびドレインの上方に形成可能である。例えば、第１の横方向エピタキシャル過成長は隆起型ソースの上方に形成されてよく、第２の横方向エピタキシャル過成長は隆起型ドレインの上方に形成されてよい。それによって、図５Ｆ〜図５Ｈおよび本明細書の他の箇所に関してさらに本明細書において述べられるように、第１および第２の横方向エピタキシャル過成長は、第１の横方向エピタキシャル過成長の横方向に延在する第１の部分と第２の横方向エピタキシャル過成長の横方向に延在する第２の部分との間に開口部を有する。ある実施形態では、横方向エピタキシャル過成長１０７は隆起型ソース１０２の上方に形成可能であり、横方向エピタキシャル過成長１０９は隆起型ソース１０４の上方に形成可能であり、それによって、横方向エピタキシャル過成長１０７の一部分１０８と横方向エピタキシャル過成長１０９の一部分１１０との間に開口部１１１が設けられる。ある実施形態では、横方向エピタキシャル過成長１０７、１０９は非ドープ窒化ガリウムを含むことができる。
【００３７】
プロセス４００は、「ソースとドレインとの間にかつ分極層の上方に自己整合ゲートを配設する」という動作４０４に続くことができる。自己整合ゲートは、ソースとドレインとの間であって、分極層の上方に配設可能である。ある実施形態では、ゲート１０６は、図５Ｊおよび本明細書の他の箇所に関してさらに論じられるように、隆起型ソース１０２と隆起型ドレイン１０３との間に、かつ、分極層１０４の上方に配設されてよい。ある実施形態では、ゲート３０６は、図５Ｋおよび本明細書の他の箇所に関してさらに論じられるように、隆起型ソース１０２と隆起型ドレイン１０３との間に、かつ、分極層１０４の上方に配設されてよい。いくつかの例では、ゲートの少なくとも一部分は、開口部１１１と整合されることができる（例えば、ゲートの中央線は開口部１１１の中央線と整合させることができる）。ある実施形態では、ゲート１０６は、開口部１１１と整合されることができる。別の実施形態では、ゲート３０６の一部分３０９は、開口部３１１と整合されることができる。
【００３８】
論じられるように、プロセス４００は、トランジスタ１００、２００、３００、５２４のいずれかを製作するために移植可能である。かかる製作技法に関連付けられるさらなる詳細は、本明細書において、特に図５Ａ〜図５Ｋに関して論述される。プロセス４００の動作（または図５Ａ〜図５Ｋに関して本明細書において論じられる動作）のうちの１つまたは複数のいずれも、１つまたは複数のコンピュータプログラム製品によって提供される命令に応答して行われてよい。かかるプログラム製品は、例えば、プロセッサによって実行される時、本明細書に記載される機能性を提供することができる命令を提供する信号担持媒体を含むことができる。コンピュータプログラム製品は、コンピュータ可読媒体の任意の形式で提供されてよい。よって、例えば、１つまたは複数のプロセッサコアを含むプロセッサは、コンピュータ可読媒体によってプロセッサに伝達される命令に応答して、記載される動作のうちの１つまたは複数を行うことができる。
【００３９】
図５Ａ〜図５Ｋは、本開示の少なくともいくつかの実装形態に従って配置される、特定の製作作業が行われる際のトランジスタ構造の例の側面図である。図５Ａに示されるように、トランジスタ構造５００は、デバイス層１０１の上方に形成される分極層１０４を含む。いくつかの例では、デバイス層１０１は、基板の上方（図示されない）に配設されてよい。例えば、基板は、所定の結晶方位に沿って実質的に整合される基板であってよい（例えば、（１００）、（１１１）、または（１１０）など）。いくつかの例では、基板は、単結晶シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ＩＩＩ−Ｖ材料ベースの材料（例えばガリウムヒ素（ＧａＡｓ））、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、またはそれらの任意の組み合わせなどの半導体材料を含むことができる。いくつかの例では、基板１０１は、（４度〜６度がとりわけ有利である）４度〜１１度のミスカットを有する（１００）結晶方位を有するシリコンを含んでよい。（１１０）の結晶方位を有するシリコン基板を使用する例は、後にエピタキシャルに成長させるために不整合が小さくなるという利点をもたらすことができる。さまざまな例では、基板は、トランジスタ、メモリ、コンデンサ、抵抗器、光電子デバイス、スイッチ、または、例えば、層間絶縁膜またはトレンチ状絶縁層などの電気絶縁層によって区分される任意の他の能動電子デバイスもしくは受動電子デバイスなどの集積回路または電子デバイスに対するメタライゼーション相互接続層を含むことができる。
【００４０】
デバイス層１０１は、１つまたは複数の任意の適した技法を使用して形成されてよい。例えば、デバイス層１０１は、化学蒸着（ＣＶＤ）、有機金属化学蒸着（ＭＯＣＶＤ）、原子層蒸着（ＡＬＤ）によるエピタキシャル成長、または任意の他のエピタキシャル成長などの任意の適したエピタキシャル成長技法を使用して形成されてよいが、ＭＯＣＶＤはとりわけ有利である。いくつかの例では、デバイス層１０１の形成は、欠陥トラッピング技法を含むことができる。いくつかの実施形態では、デバイスは、材料の孤立したもののような、デバイス層１０１の欠陥のない領域において形成可能である。また、デバイス層１０１は、例えばエピタキシャルＩＩＩ−Ｎ材料などの任意の適したＩＩＩ−Ｎ材料を含むことができる。ある実施形態では、デバイス層１０１は窒化ガリウムである。デバイス層１０１は、例えば１００〜５００ｎｍまたはそれ以上といった任意の適した厚さであってよい。
【００４１】
図５Ａにまた示されるように、分極層１０４はデバイス層１０１の上方に形成されてよい。分極層１０４は１つまたは複数の任意の適した技法を使用して形成されてよい。いくつかの例では、分極層１０４は、化学蒸着、有機金属化学蒸着、または原子層蒸着などによるエピタキシャル成長などのエピタキシャル成長技法によってなされてよい。分極層１０４は、デバイス層１０１において２Ｄ電子ガスをもたらすことができる任意の材料または材料スタックを含むことができる。例えば、分極層１０４は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、またはそれらの任意の組み合わせであってよい。分極層１０４は任意の適した厚さを有することができる。いくつかの例では、分極層１０４は６〜１０ｎｍの厚さを有することができる。
【００４２】
図５Ｂは、ハードマスクスタック５０５の形成およびパターン層５０６の形成後の、トランジスタ構造５００と同様のトランジスタ構造５０１を示す。示されるように、いくつかの例では、ハードマスクスタック５０５は、ハードマスク層５０２、ハードマスク層５０３、およびハードマスク層５０４を含む３つの層を含むことができる。しかしながら、１つ、２つ、３つ、４つ、またはそれ以上といった任意の数のハードマスク層が使用可能である。さらに、ハードマスクスタック５０５は、分極層１０４およびデバイス層１０１におけるトレンチまたはリセスの後の形成のためのマスクをもたらす１つまたは複数の任意の適した材料を含むことができ、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または酸化アルミニウムなどの後に形成される隆起型ソース１０２および隆起型ドレイン１０３（例えばエピタキシャルＩＩＩ−Ｎ材料）に対して選択性があってよい。ある実施形態では、ハードマスク層５０２は酸化アルミニウム（Ａｌ２Ｏ３）であり、ハードマスク層５０３は窒化ケイ素（ＳｉＮ）であり、ハードマスク層５０４は酸化アルミニウムである。ハードマスクスタック５０５の層は１つまたは複数の任意の適した技法を使用して形成されてよい。例えば、ハードマスク層５０２〜５０４などは、化学蒸着、プラズマ増強化学蒸着、物理蒸着、分子線エピタキシ、有機金属化学蒸着、または原子層蒸着などのブランケット蒸着技法を使用して蒸着させてよい。
【００４３】
ハードマスクスタック５０５は任意の適した厚さを有することができる。いくつかの例では、エッチング処理などの後続処理において、ハードマスクスタック５０５のサイズを後続処理のための所望の高さに低減することができるようなハードマスクスタック５０５の厚さが提供可能である。例えば、さらに後述されるように、パターン化されたエッチング後のハードマスクは、横方向エピタキシャル過成長１０７、１０９の形成のための犠牲層として使用されてよい。かかる例では、パターン化されたエッチング後のハードマスクの厚さが横方向エピタキシャル過成長１０７、１０９の形成のための所望の厚さを有することができるようなハードマスクスタック５０５の厚さが提供可能である。いくつかの例では、ハードマスクスタック５０５は約１２０〜２００ｎｍの厚さを有することができる。ある実施形態では、ハードマスク層５０２は約１０ｎｍの厚さを有し、ハードマスク層５０３は約１２０ｎｍの厚さを有し、ハードマスク層５０４は約１０ｎｍの厚さを有する。
【００４４】
パターン層５０６は、レジストなど、ハードマスクスタック５０５をパターン化するための任意の適した材料を含むことができ、パターン層５０６は、フォトリソグラフィ技法などの任意の適した技法を使用して形成されてよい。
【００４５】
図５Ｃは、パターンハードマスクスタック５０８を形成するためにハードマスクスタック５０５をパターン化後の、トランジスタ構造５０１と同様のトランジスタ構造５０７を示す。図５Ｃに示されるように、いくつかの例では、パターンハードマスクスタック５０８はテーパ状側壁５０９を有することができる。ハードマスクスタック５０５は、パターンハードマスクスタック５０８を形成するために１つまたは複数の任意の適した技法を使用してパターン化されてよい。いくつかの例では、ハードマスクスタック５０８はエッチング処理を使用してパターン化される。パターンハードマスクスタック５０８は、１２０〜３００ｎｍの幅などの任意の適した幅ＷＨＭを有することができる。
【００４６】
図５Ｄは、トレンチ５１４、５１５を形成するために、かつ、犠牲パターンハードマスク５１３を形成するために、分極層１０４およびデバイス層１０１のパターン化後の、トランジスタ構造５０７と同様のトランジスタ構造５１０を示す。分極層１０４およびデバイス層１０１は、１つまたは複数の任意の適した技法を使用してトレンチ５１４、５１５を形成するためにパターン化されてよい。いくつかの例では、トレンチ５１４、５１５はエッチング処理を使用してパターン化されてよい。例えば、トレンチ５１４、５１５はパターンハードマスクスタック５０８を使用してエッチングするハードマスクによって形成されてよい。かかるエッチング処理はまた、犠牲パターンハードマスク５１３を形成するためにパターンハードマスクのマスクスタック５０８を腐食させることができる。示されるように、犠牲パターンハードマスクは残り２つのハードマスク層を含むことができる。いくつかの例では、パターン層５０６はかかるエッチング処理において消耗される場合もあり、他の例では、パターン層５０６は、例えばドライエッチングプロセスによるエッチング処理などの前に除去されてよい。示されるように、いくつかの例では、エッチング処理は、ノッチ５１１、５１２が形成できるように、ハードマスク層５０２より迅速にハードマスク層５０３をエッチングすることができる。犠牲パターンハードマスク５１３は約７０〜２５０ｎｍの厚さといった任意の適した厚さを有することができる。
【００４７】
図５Ｅは、隆起型ソース１０２および隆起型ドレイン１０３の形成後の、トランジスタ構造５１０と同様のトランジスタ構造５１６を示す。隆起型ソース１０２および隆起型ドレイン１０３は１つまたは複数の任意の適した技法を使用して形成可能である。いくつかの例では、隆起型ソース１０２および隆起型ドレイン１０３は、化学蒸着、有機金属化学蒸着、または原子層蒸着などによるエピタキシャル成長などのエピタキシャル成長技法によって形成されてよい。隆起型ソース１０２および隆起型ドレイン１０３は１つまたは複数の任意の適した材料を含むことができる。いくつかの例では、隆起型ソース１０２および隆起型ドレイン１０３はＮ＋材料を含む。いくつかの実施形態では、隆起型ソース１０２および隆起型ドレイン１０３は窒化インジウムガリウムを含む。さらに、隆起型ソース１０２および隆起型ドレイン１０３は、約１００ｎｍの厚さといった任意の適した厚さを有することができる。示されるように、いくつかの例では、隆起型ソース１０２はノッチ５１７を含むことができ、隆起型ドレイン１０３はノッチ５１８を含むことができる。
【００４８】
図５Ｆは、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９の形成後の、トランジスタ構造５１６と同様のトランジスタ構造５１９を示す。横方向エピタキシャル過成長１０７、１０９は１つまたは複数の任意の適した技法を使用して形成可能である。いくつかの例では、横方向エピタキシャル過成長１０７、１０９は、化学蒸着、有機金属化学蒸着、または原子層蒸着などによるエピタキシャル成長などのエピタキシャル成長技法によって形成されてよい。横方向エピタキシャル過成長１０７、１０９は１つまたは複数の任意の適した材料を含むことができる。いくつかの例では、横方向エピタキシャル過成長１０７、１０９は、非ドープ窒化ガリウムまたは窒化アルミニウムガリウムなどのワイドバンドギャップ半導体材料を含む。横方向エピタキシャル過成長１０７、１０９は、約１００ｎｍの厚さといった、犠牲パターンハードマスク５１３の最上部を超える任意の適した厚さを有することができる。図５Ｆに示されるように、横方向エピタキシャル過成長１０７、１０９は、それぞれ、隆起型ソース１０２および隆起型ドレイン１０３からエピタキシャルに成長できる。さらに、横方向エピタキシャル過成長１０７は犠牲パターンハードマスク５１３の一部または一部分の上方で成長でき、横方向エピタキシャル過成長１０９は犠牲パターンハードマスク５１３の別の一部または一部分の上方で成長でき、それによって、開口部１１１が横方向エピタキシャル過成長１０７、１０９間に形成されるようにする。例えば、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９は横方向に延在する部分１０８、１１０間に開口部１１１を有することができる。開口部１１１は任意の適した技法を使用して形成されてよい。例えば、横方向エピタキシャル過成長１０７、１０９のエピタキシャル過成長は、開口部１１１を設けるためにさまざまなプロセスパラメータによって時限にしてよい、または制御されてよい。開口部１１１は、例えば所定のチャネル長によって必要とされるように、８０ｎｍ幅、１００ｎｍ幅、または１２０ｎｍ幅などの任意の適した幅を有することができる。
【００４９】
図５Ｇは、犠牲パターンハードマスク５１３の除去後の、トランジスタ構造５１９と同様のトランジスタ構造５２０を示す。犠牲パターンハードマスク５１３はエッチング処理技法などの１つまたは複数の任意の適した技法を使用して除去可能である。例えば、犠牲パターンハードマスク５１３の１つまたは複数の材料に対して選択的な、および、横方向エピタキシャル過成長１０７、１０９、隆起型ソース１０２、隆起型ドレイン１０３、および分極層１０４の材料に対して選択的でないエッチングは、犠牲パターンハードマスク５１３を除去するために使用されてよい。
【００５０】
図５Ｈは、ゲートリセス１１７の形成後の、トランジスタ構造５２０と同様のトランジスタ構造５２１を示す。ゲートリセス１１７は１つまたは複数の任意の適した技法を使用して形成可能である。例えば、ゲートリセス１１７は、自己整合マスクとして横方向エピタキシャル過成長１０７、１０９の間の開口部１１１を使用した方向性エッチングによって形成されてよい。例えば、ゲートリセス１１７の幅は、トランジスタ構造５２１、および本明細書に論じられるように製作されたトランジスタのチャネル長を画定することができる。例えば、図１に関して論じられるように、ゲートリセス１１７は開口部１１１と整合されることができる。さらに、いくつかの例では、ゲートリセス１１７は開口部１１１の幅と実質的に同じ幅を有することができる。いくつかの例では、横方向エピタキシャル過成長１０７、１０９の一部分は、ゲートリセス１１７の形成中に消耗される場合がある。いくつかの例では、ゲートリセス１１７はトランジスタの閾値電圧を同調させるために使用可能である。論じられるように、いくつかの実施形態では、ゲートリセス１１７が設けられてよい。図２に関して論述される実施形態といった他の実施形態では、ゲートリセスは使用されなくてよい。
【００５１】
図５Ｉは、ゲート誘電体１０５の形成後の、トランジスタ構造５２１と同様のトランジスタ構造５２２を示す。ゲート誘電体１０５は任意の適した材料または材料スタックを含むことができる。いくつかの例では、ゲート誘電体１０５は１つまたは複数の高誘電率の誘電材料を含むことができる。ゲート誘電体１０５は１つまたは複数の任意の適した技法を使用して形成可能である。例えば、ゲート誘電体１０５は、化学蒸着、プラズマ増強化学蒸着、物理蒸着、分子線エピタキシ、有機金属化学蒸着、または原子層蒸着などのブランケット蒸着技法を使用して蒸着させてよいが、原子層蒸着がとりわけ有利である。示されるように、いくつかの例では、ゲート誘電体１０５は、横方向エピタキシャル過成長１０７、１０９、隆起型ソース１０２、隆起型ドレイン、および分極層１０４の露出部分を覆うことができる。さらに、いくつかの例では、ゲート誘電体１０５は、図５Ｊおよび図５Ｋに関して示されるように、横方向エピタキシャル過成長１０７、１０９、隆起型ソース１０２、隆起型ドレイン、および分極層１０４の露出部分の上方に残留させることができる。他の例では、ゲート誘電体１０５の一部分は図１に示されるような構造を設けるために除去可能である。他の例では、ゲート誘電体の一部分は横方向エピタキシャル過成長１０７、１０９の上面から除去可能である。論述されるように、いくつかの実施形態ではゲート誘電体が設けられてよい。かかる実施形態では、結果として生じるトランジスタは電界効果トランジスタ（ＦＥＴ）として特徴付けられてよい。図２に関して論じられる実施形態といった他の実施形態では、ゲート誘電体は使用されなくてよい。かかる実施形態では、結果として生じるトランジスタは、ショットキーゲート高電子移動度トランジスタ（ＨＥＭＴ）として特徴付けられてよい。
【００５２】
図５Ｊは、ゲート１０６の形成後の、トランジスタ構造５２２と同様のトランジスタ構造５２３を示す。ゲート１０６は１つまたは複数の任意の適した技法を使用して形成可能である。いくつかの例では、ゲート１０６は金属であってよい。例えば、ゲート１０６は蒸着またはスパッタリングなどによって形成されてよい。論述されるように、いくつかの例では、ゲート誘電体１０５は１つまたは複数の高誘電率材料であってよく、かかる例では、結果として生じるトランジスタは高誘電率金属ゲートトランジスタとして特徴付けられてよい。示されるように、いくつかの例では、ゲート１０６の形成は、余材５２５および余材５２６を形成させる場合もある。余材５２５および余材５２６は、例えば開口部１１１によってゲート１０６に隣接する領域に侵入不可能である。さらに、余材５２５および余材５２６のサイズは、ソースおよびドレイン（図示されない）の接触が余材５２５および余材５２６によって少ししか接触できないようなことはないように限定可能である（例えば、余材５２５および余材５２６は横方向エピタキシャル過成長１０７、１０９の上方でさらに横方向に延在できない）。余材５２５および余材５２６のサイズは、例えば、マスキングステップおよびエッチングステップによって（例えば、余材５２５および余材５２６のみを残すようにバルク層の一部分を除去することによって）、または、ゲート１０６の材料をパターンマスクに施し、かつ、余材５２５および余材５２６などのみを残すためにリフトオフ法を利用することによって、限定できる。さらに、いくつかの例では、余材５２５および余材５２６は最終デバイス構造に残留させることができる。図１および図２に関して論じられる例といった他の例では、余材５２５および余材５２６は除去可能である。
【００５３】
トランジスタ構造５２３はトランジスタ５２４を含むことができる。図５Ｊに示されるように、トランジスタ５２４は開口部１１１と整合されるゲート１０６を含むことができる（例えば、ゲート１０６の中央線は本明細書において論じられるように開口部１１１の中央線と整合される）。トランジスタ５２４は、本明細書において論じられるようにトランジスタ１００と同様であってよいが、ゲート誘電体１０５が横方向エピタキシャル過成長１０７、１０９の一部分、ならびに隆起型ソース１０２および隆起型ドレイン１０３の追加の一部分を覆うことができることを除く（図１を参照されたい）。さらに、トランジスタ構造５２３は論じられるように余材５２５および余材５２６を含むことができる。図１に示されるように、いくつかの例では、トランジスタ構造１５０は余材５２５および余材５２６と類似の余材を含まない場合がある。しかしながら、いくつかの例では、トランジスタ構造１５０はかかる余材を含むことができる。トランジスタ５２４は図１に関して論じられるようないずれの特徴または材料も含むことができ、かかる詳細は、簡潔かつ明瞭に提示するために繰り返されることはない。
【００５４】
図５Ｋは、ゲート３０６の形成後の、トランジスタ構造５２２と同様のトランジスタ構造５２７を示す。ゲート３０６は１つまたは複数の任意の適した技法を使用して形成可能である。いくつかの例では、ゲート３０６は金属であってよい。例えば、ゲート３０６は蒸着またはスパッタリングなどによって形成されてよい。論述されるように、いくつかの例では、ゲート誘電体１０５は１つまたは複数の高誘電率材料であってよく、かかる例では、結果として生じるトランジスタは高誘電率金属ゲートトランジスタとして特徴付けられてよい。示されるように、いくつかの例では、ゲート３０６の形成は、ゲート３０６がパターン化されるような側壁５２８、５２９を形成させることもできる。ゲート３０６は１つまたは複数の任意の適した技法を使用して側壁５２８、５２９を含むようにパターン化されてよい。例えば、ゲート３０６は、マスキングステップおよびエッチングステップによって（例えば、ゲート３０６のみを残すようにバルク層の一部分を除去することによって）、または、ゲート３０６の材料をパターンマスクに施し、かつ、ゲート３０６のみなどを残すためにリフトオフ法を利用することによるものである。
【００５５】
示されるように、トランジスタ構造５２７は図３に関して上述されるようなトランジスタ３００を含むことができる。論じられるように、分極層１０４に隣接するゲート３０６の一部分３０９（図３も参照されたい）は、開口部１１１と整合されることができる。例えば、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９は、本明細書において論じられるように、ゲート３０６の一部分３０９の中央線および／またはゲートリセス１１７の中央線に対して対称的であってよい。いくつかの実施形態では、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９は、ゲート３０６および／またはゲートリセス１１７を形成するために対称マスクを設けることができる。
【００５６】
後続処理によって、隆起型ソース１０２および隆起型ドレイン１０３への接触、ゲート１０６またはゲート３０６への接触、ならびにメタライゼーション層などをもたらすことができる。（標示されない）示されたギャップは、エアギャップとして残されてよい、または、１つまたは複数の誘電材料を使用して充填し戻されてよい。隆起型ソース１０２および隆起型ドレイン１０３への接触は、例えば、横方向エピタキシャル過成長１０７および横方向エピタキシャル過成長１０９のパターン化されたエッチング、および金属充填によってなされてよい。ゲート１０６への接触および／またはゲート３０６への接触は、ゲート接触させるための追加の範囲を提供することができる専用ランディングパッド（図示されない）によってなされてよい。例えば、トップダウンの視点から、ゲート１０６および３０６はドッグボーン形を有することができる。このような構成は、接触するゲート１０６に関してとりわけ有利である場合がある。
【００５７】
本明細書において論じられるトランジスタ構造およびプロセスは、ゲート（例えば、ゲート１０６またはゲート３０６）整合許容差の緩和を可能にする利点をもたらすことができる。また、トランジスタの破壊電圧を犠牲にすることなく、高い最大周波数ＦＭＡＸおよび低雑音を実現するために有益となり得るように、ゲート抵抗が低減される。
【００５８】
図６は、本開示の少なくともいくつかの実装形態に従って配置される、自己整合ゲートを有する１つまたは複数のトランジスタを有するＩＣを用いるモバイルコンピューティングプラットフォーム６００の説明図である。自己整合ゲートおよび／または自己整合ゲートリセスを有するトランジスタは、トランジスタ１００、トランジスタ２００、またはトランジスタ３００といった本明細書において論じられるようないずれのトランジスタであってよい。モバイルコンピューティングプラットフォーム６００は、電子データディスプレイ、電子データ処理、または無線電子データ伝送などのそれぞれについて構成された任意のポータブルデバイスであってよい。例えば、モバイルコンピューティングプラットフォーム６００は、タブレット、スマートフォン、ネットブック、ノートブックコンピュータ、ラップトップコンピュータなどのいずれかであってよく、例示の実施形態において、タッチスクリーン（例えば、容量性、誘電性、抵抗膜方式などのタッチスクリーン）、チップレベルの（ＳｏＣ）またはパッケージレベルの集積システム６１０であるディスプレイスクリーン６０５、およびバッテリ６１５を含むことができる。
【００５９】
集積システム６１０は拡大図６２０においてさらに示される。例示の実施形態では、（図６において「メモリ／プロセッサ」と標示された）パッケージデバイス６５０は、少なくとも１つのメモリチップ（例えばＲＡＭ）、および／または、少なくとも１つのプロセッサチップ（例えば、マイクロプロセッサ、マルチコアマイクロプロセッサ、またはグラフィックプロセッサなど）を含む。ある実施形態では、パッケージデバイス６５０は、ＳＲＡＭキャッシュメモリを含むマイクロプロセッサである。パッケージデバイス６５０は、電源管理用集積回路（ＰＭＩＣ）６３０、広帯域ＲＦ（無線）送信機および／または受信機（ＴＸ／ＲＸ）を含む（例えば、デジタルベースバンドと、伝送路上に電力増幅器を、および受信路上に低雑音増幅器をさらに含むアナログフロントエンドモジュールとを含む）ＲＦ（無線）集積回路（ＲＦＩＣ）６２５、およびそれらのコントローラ６３５のうちの１つまたは複数と共に、制御盤、基板、またはインターポーザー６６０にさらに連結（例えば、通信可能に連結）されてよい。一般に、パッケージデバイス６５０はまた、ディスプレイスクリーン６０５に連結（例えば通信可能に連結）可能である。示されるように、ＰＭＩＣ６３０およびＲＦＩＣ６２５のうちの１つまたは両方は、自己整合ゲートＧａＮトランジスタなどの自己整合ゲートを有するトランジスタを用いることができる。示されるように、いくつかの実施形態では、ＧａＮトランジスタが設けられてよい。しかしながら、該トランジスタは、１つまたは複数の任意の適した材料および／またはＩＩＩ−Ｎデバイス層などのデバイス層を含むことができる。例えば、システム（例えば、本明細書において論じられるような任意のプラットフォーム、デバイス、またはシステム）に組み入れられるトランジスタは、デバイス層の上方に配設される分極層、隆起型ソース、隆起型ドレイン、分極層が隆起型ソースと隆起型ドレインとの間にあるような、かつ、ゲートが分極層の上方に配設されるような、隆起型ソースと隆起型ドレインとの間のゲート、および／または、隆起型ソースの上方に配設され、かつ、ゲートの方へ横方向に延在する第１の部分を有する第１の横方向エピタキシャル過成長、および、隆起型ドレインの上方にあり、かつ、ゲートの方へ横方向に延在する第２の部分を有する第２の横方向エピタキシャル過成長であって、第１の横方向過成長および第２の横方向過成長が第１の部分と第２の部分との間に開口部を有するように、かつ、分極層に隣接するゲートの少なくとも一部分が開口部と整合されるようにされる第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長、または、本明細書に論じられるような１つまたは複数の任意の他の特徴を含むことができる。
【００６０】
機能的に、ＰＭＩＣ６３０は、バッテリ電源調整、直流／直流電圧変換などを行うことができるため、バッテリ６１５に連結される入力を有し、出力は他の機能モジュールに電流源をもたらす。ある実施形態では、ＰＭＩＣ６３０は高電圧動作を行うことができる。さらに示されるように、例示の実施形態では、ＲＦＩＣ６２５は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物、ならびに、３Ｇ、４Ｇ、５Ｇおよび以降に指定された任意の他の無線プロトコルを含むがこれらに限定されない、複数の無線規格または無線プロトコルのいずれかを実装するためにアンテナ（図示されない）に連結される出力を有する。代替的な実装形態では、これらの制御盤レベルのモジュールのそれぞれは、パッケージデバイス６５０のパッケージ基板に連結される別個のＩＣ上へ、または、パッケージデバイス６５０のパッケージ基板に連結される単一ＩＣ（ＳｏＣ）内に組み込まれてよい。
【００６１】
図７は、本開示の少なくともいくつかの実装形態に従って配置されるコンピューティングデバイス７００の機能ブロック図である。コンピューティングデバイス７００は例えばプラットフォーム６００内で見出されてよく、限定はされないが、プロセッサ７０１（例えばアプリケーションプロセッサ）および１つまたは複数の通信チップ７０４、７０５などの複数の構成要素をホストとして処理するマザーボード７０２をさらに含む。プロセッサ７０１は、マザーボード７０２に物理的におよび／または電気的に連結されてよい。いくつかの例では、プロセッサ７０１はプロセッサ７０１内にパッケージ化された集積回路ダイを含む。一般に、「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理して、その電子データを、レジスタおよび／またはメモリに記憶可能な他の電子データに変換する任意のデバイスまたはデバイスの一部分に言及することができる。
【００６２】
さまざまな例では、１つまたは複数の通信チップ７０４、７０５は、マザーボード７０２に物理的におよび／または電気的に連結されてもよい。さらなる実装形態では、通信チップ７０４はプロセッサ７０１の一部であってよい。その用途によっては、コンピューティングデバイス７００は、マザーボード７０２に物理的におよび／または電気的に連結できるまたは連結できない他の構成要素を含むことができる。これらの他の構成要素は、示されるような、揮発性メモリ（例えばＤＲＡＭ）７０７、７０８、不揮発性メモリ（例えばＲＯＭ）７１０、グラフィックプロセッサ７１２、フラッシュメモリ、全地球測位システム（ＧＰＳ）デバイス７１３、コンパス７１４、チップセット７０６、アンテナ７１６、電力増幅器７０９、タッチスクリーンコントローラ７１１、タッチスクリーンディスプレイ７１７、スピーカ７１５、カメラ７０３、およびバッテリ７１８、ならびに、デジタル信号プロセッサ、暗号プロセッサ、オーディオコーデック、ビデオコーデック、加速度計、ジャイロスコープ、および大容量記憶デバイス（ハードディスクドライブ、ソリッドステートドライブ（ＳＳＤ）、コンパクトディスク（ＣＤ）、およびデジタル多目的ディスク（ＤＶＤ）など）などの他の構成要素を含むことができるがこれらに限定されない。
【００６３】
通信チップ７０４、７０５は、コンピューティングデバイス７００に対するデータの転送のための無線通信を可能にすることができる。「無線」という用語およびその派生語は、非固体媒体を通して変調電磁放射線を使用することによってデータを通信することができる回路、デバイス、システム、方法、技法、通信チャネルなどを説明するために使用されてよい。この用語は、関連デバイスがいずれの有線も含まないことを暗示してはいないが、いくつかの実施形態においては含まない場合がある。通信チップ７０４、７０５は、本明細書のどこか他の箇所に記載されるものを含むがこれらに限定されない、複数の無線規格または無線プロトコルのいずれかを実装することができる。論じられるように、コンピューティングデバイス７００は複数の通信チップ７０４、７０５を含むことができる。例えば、第１の通信チップは、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）などの近距離無線通信専用のものであってよく、第２の通信チップは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯおよびその他などの長距離無線通信専用のものであってよい。
【００６４】
論じられるように、本明細書において論じられるトランジスタは、コンピューティングデバイスにおけるＳｏＣ実装形態などにおけるＰＭＩＣおよび／またはＲＦＩＣによって実装可能である。他の実装形態では、本明細書において論じられるトランジスタは、基地局無線モジュールもしくはシステムを介して、電力伝送ネットワークにおける電力変換モジュールを介して、または電気自動車用の電力変換モジュールなどを介して実装可能である。
【００６５】
本明細書において論じられる任意の実装形態において使用されるように、「モジュール」という用語は、本明細書に記載される機能性を提供するように構成されるソフトウェア、ファームウェア、および／またはハードウェアの任意の組み合わせに言及する。ソフトウェアは、ソフトウェアパッケージ、コード、および／または命令セットもしくは命令として具現化されてよく、本明細書に記載される任意の実装形態において使用されるような「ハードウェア」は、例えば、配線回路構成、プログラマブル回路構成、ステートマシン回路構成、および／または、プログラマブル回路構成によって実行される命令を記憶するファームウェアを、個々にまたは任意の組み合わせで含むことができる。モジュールは、大型システムの一部を形成する回路構成、例えば、集積回路（ＩＣ）およびシステムオンチップ（ＳｏＣ）などとして、集合的にまたは個別に具現化されてよい。
【００６６】
本明細書に示されるある特定の特徴がさまざまな実装形態を参照して説明されているが、この説明は限定の意味で解釈されることを意図していない。それ故に、本明細書に記載される実装形態、および本開示が関係する当業者には明らかである他の実装形態のさまざまな修正は、本開示の趣旨および範囲内にあると見なされる。
【００６７】
以下の例はさらなる実施形態に関係する。
【００６８】
１つまたは複数の第１の実施形態では、トランジスタは、デバイス層の上方に配設される分極層と、隆起型ソースと、隆起型ドレインと、隆起型ソースと隆起型ドレインとの間のゲートと、隆起型ソースの上方に配設され、ゲートの方へ横方向に延在する第１の部分を有する第１の横方向エピタキシャル過成長と、隆起型ドレインの上方にあり、ゲートの方へ横方向に延在する第２の部分を有する第２の横方向エピタキシャル過成長とを備え、分極層は、隆起型ソースと隆起型ドレインとの間にあり、ゲートは、分極層の上方に配設されており、第１の横方向過成長および第２の横方向過成長は、第１の部分と第２の部分との間に開口部を有し、分極層に隣接するゲートの少なくとも一部分は、開口部と整合される。
【００６９】
第１の実施形態に付け加えて、ゲートの最上部は第１の横方向エピタキシャル過成長の最上部より下にある。
【００７０】
第１の実施形態に付け加えて、ゲートの最上部は第１の横方向エピタキシャル過成長の最上部より下にあり、トランジスタは、ゲートと第１の横方向エピタキシャル過成長との間の第１のギャップ、および、ゲートと第２の横方向エピタキシャル過成長との間の第２のギャップをさらに備える。
【００７１】
第１の実施形態に付け加えて、ゲートの最上部は第１の横方向エピタキシャル過成長の最上部より下にある、および／または、トランジスタは、ゲートと第１の横方向エピタキシャル過成長との間の第１のギャップ、および、ゲートと第２の横方向エピタキシャル過成長との間の第２のギャップをさらに備える。
【００７２】
第１の実施形態に付け加えて、ゲートの第２の部分は、第１の横方向エピタキシャル過成長の最上部よりも上であって、その上方に延在する。
【００７３】
第１の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、ワイドバンドギャップ半導体材料を含む。
【００７４】
第１の実施形態に付け加えて、ゲートの第２の部分は、第１の横方向エピタキシャル過成長の最上部よりも上であって、その上方に延在する、および／または、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長はワイドバンドギャップ半導体材料を含む。
【００７５】
第１の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、窒化ガリウムまたは窒化アルミニウムガリウムのうちの少なくとも１つを含む。
【００７６】
第１の実施形態に付け加えて、トランジスタは、分極層と、分極層に隣接するゲートの一部分との間にゲート誘電体をさらに備える。
【００７７】
第１の実施形態に付け加えて、トランジスタは、分極層と、分極層に隣接するゲートの一部分との間にゲート誘電体をさらに備え、ゲート誘電体は、分極層と、第１の横方向エピタキシャル過成長の少なくとも一部分との上方に延在する。
【００７８】
第１の実施形態に付け加えて、分極層は、開口部と整合されたゲートリセスを含む。
【００７９】
第１の実施形態に付け加えて、分極層に隣接するゲートの一部分の幅は、開口部の幅より広くない。
【００８０】
第１の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、ゲートの中央線に対して対称的である。
【００８１】
第１の実施形態に付け加えて、デバイス層、第１の横方向エピタキシャル過成長、および第２の横方向エピタキシャル過成長は窒化ガリウムを含み、隆起型ソースおよび隆起型ドレインは窒化インジウムガリウムを含み、分極層は窒化アルミニウムインジウムを含む。
【００８２】
１つまたは複数の第２の実施形態では、トランジスタを製作するための方法は、分極層をデバイス層の上方に配設する段階と、隆起型ソースおよび隆起型ドレインを形成する段階と、隆起型ソースの上方に第１の横方向エピタキシャル過成長を形成し、隆起型ドレインの上方に第２の横方向エピタキシャル過成長を形成する段階と、隆起型ソースと隆起型ドレインとの間であって、分極層の上方にゲートを配設する段階とを備え、分極層は、隆起型ソースと隆起型ドレインとの間にあり、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、第１の横方向エピタキシャル過成長の横方向に延在する第１の部分と、第２の横方向エピタキシャル過成長の横方向に延在する第２の部分との間に開口部を有し、分極層に隣接するゲートの少なくとも一部分は、開口部と整合される。
【００８３】
第２の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長を形成する段階は、犠牲パターンハードマスクの少なくとも第１の部分の上方で、隆起型ソースから第１の横方向エピタキシャル過成長をエピタキシャルに成長させる段階と、犠牲パターンハードマスクの少なくとも第２の部分の上方で、隆起型ドレインから第２の横方向エピタキシャル過成長をエピタキシャルに成長させる段階とを含む。
【００８４】
第２の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長を形成する段階は、犠牲パターンハードマスクの少なくとも第１の部分の上方で、隆起型ソースから第１の横方向エピタキシャル過成長をエピタキシャルに成長させる段階と、犠牲パターンハードマスクの少なくとも第２の部分の上方で、隆起型ドレインから第２の横方向エピタキシャル過成長をエピタキシャルに成長させる段階とを含み、犠牲パターンハードマスクは、窒化ケイ素を含むハードマスクスタックを含む。
【００８５】
第２の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長を形成する段階は、犠牲パターンハードマスクの少なくとも第１の部分の上方で、隆起型ソースから第１の横方向エピタキシャル過成長をエピタキシャルに成長させる段階と、犠牲パターンハードマスクの少なくとも第２の部分の上方で、隆起型ドレインから第２の横方向エピタキシャル過成長をエピタキシャルに成長させる段階とを含み、犠牲パターンハードマスクを形成する段階は、ハードマスクスタックをパターン化する段階を含み、隆起型ソースおよび隆起型ドレインを形成する段階は、パターンハードマスクを使用してデバイス層をエッチングし、複数のトレンチを形成する段階と、複数のトレンチから隆起型ソースおよび隆起型ドレインをエピタキシャルに成長させる段階とを含む。
【００８６】
第２の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長を形成する段階は、犠牲パターンハードマスクの少なくとも第１の部分の上方で、隆起型ソースから第１の横方向エピタキシャル過成長をエピタキシャルに成長させる段階と、犠牲パターンハードマスクの少なくとも第２の部分の上方で、隆起型ドレインから第２の横方向エピタキシャル過成長をエピタキシャルに成長させる段階とを含む、および／または、犠牲パターンハードマスクは、窒化ケイ素を含むハードマスクスタックを含む。
【００８７】
第２の実施形態に付け加えて、方法は、ゲートを配設する前に分極層においてゲートリセスを形成することをさらに含み、開口部はゲートリセスを形成するために自己整合ゲートマスクを設ける。
【００８８】
第２の実施形態に付け加えて、方法は、ゲートを配設する前に、少なくとも分極層の上方にゲート誘電体を形成することをさらに含む。
【００８９】
第２の実施形態に付け加えて、方法は、ゲートを配設する前に分極層においてゲートリセスを形成することをさらに含み、開口部はゲートリセスを形成する、および／または、ゲートを配設する前に、少なくとも分極層の上方にゲート誘電体を形成するために自己整合マスクを設ける。
【００９０】
第２の実施形態に付け加えて、ゲートを配設することは、第１の横方向エピタキシャル過成長の最上部より下にゲートの最上部を形成する段階と、ゲートと第１の横方向エピタキシャル過成長との間にギャップを設ける段階とを含む。
【００９１】
第２の実施形態に付け加えて、ゲートを配設する段階は、第１の横方向エピタキシャル過成長の第１の部分の少なくとも一部よりも上であって、その上方に延在するゲートの第２の部分を形成する段階を含む。
【００９２】
第２の実施形態に付け加えて、ゲートを配設する段階は、第１の横方向エピタキシャル過成長の最上部より下にゲートの最上部を形成する段階と、ゲートと第１の横方向エピタキシャル過成長との間にギャップを設ける段階とを含む、または、ゲートを配設する段階は、第１の横方向エピタキシャル過成長の第１の部分の少なくとも一部よりも上であって、その上方に延在するゲートの第２の部分を形成する段階を含む。
【００９３】
１つまたは複数の第３の実施形態では、システムは、電源管理用集積回路を備え、電源管理用集積回路はさらに、デバイス層の上方に配設される分極層と、隆起型ソースと、隆起型ドレインと、隆起型ソースと隆起型ドレインとの間のゲートと、隆起型ソースの上方に配設され、ゲートの方へ横方向に延在する第１の部分を有する第１の横方向エピタキシャル過成長と、隆起型ドレインの上方にあり、ゲートの方へ横方向に延在する第２の部分を有する第２の横方向エピタキシャル過成長とを含むトランジスタを有し、分極層は、隆起型ソースと隆起型ドレインとの間にあり、ゲートは、分極層の上方に配設されており、第１の横方向過成長および第２の横方向過成長は、第１の部分と第２の部分との間に開口部を有し、分極層に隣接するゲートの少なくとも一部分は、開口部と整合される。
【００９４】
第３の実施形態に付け加えて、ゲートの最上部は、第１の横方向エピタキシャル過成長の最上部より下にあり、トランジスタは、ゲートと第１の横方向エピタキシャル過成長との間の第１のギャップをさらに含む。
【００９５】
第３の実施形態に付け加えて、ゲートは、第１の横方向エピタキシャル過成長の第１の部分の少なくとも一部よりも上であって、その上方に延在する第２の部分を含む。
【００９６】
第３の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、ワイドバンドギャップ半導体材料を含む。
【００９７】
第３の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、窒化ガリウムまたは窒化アルミニウムガリウムのうちの少なくとも１つを含む。
【００９８】
第３の実施形態に付け加えて、トランジスタは、分極層と、分極層に隣接するゲートの一部分との間にゲート誘電体をさらに含み、分極層は、開口部と整合されたゲートリセスを含む。
【００９９】
第３の実施形態に付け加えて、トランジスタは、分極層と、分極層に隣接するゲートの一部分との間にゲート誘電体をさらに含み、分極層は、開口部と整合されたゲートリセスを含み、ゲート誘電体は、分極層、および第１の横方向エピタキシャル過成長の少なくとも一部分の上方に延在する。
【０１００】
第３の実施形態に付け加えて、分極層に隣接するゲートの一部分の幅は、開口部の幅より広くない。
【０１０１】
第３の実施形態に付け加えて、第１の横方向エピタキシャル過成長および第２の横方向エピタキシャル過成長は、ゲートの中央線に対して対称的である。
【０１０２】
第３の実施形態に付け加えて、デバイス層、第１の横方向エピタキシャル過成長、および第２の横方向エピタキシャル過成長は窒化ガリウムを含み、隆起型ソースおよび隆起型ドレインは窒化インジウムガリウムを含み、分極層は窒化アルミニウムインジウムを含む。
【０１０３】
本発明がこのように説明される実施形態に限定されず、添付の特許請求の範囲から逸脱することなく修正および入れ替えを行って実践できることは認識されるであろう。例えば、上記の実施形態は、特徴の特有な組み合わせを含むことができる。しかしながら、上記の実施形態は、この観点に限定されず、さまざまな実装形態において、上記の実施形態は、そのような特徴の一部のみの実施、そのような特徴の異なる順序での実施、そのような特徴の異なる組み合わせの実施、および／または明示的に列挙されたそれらの特徴に対して追加的な特徴の実施を含むことができる。従って、本発明の範囲は、添付の特許請求の範囲を参照して、かかる特許請求の範囲が権利付与される対象となる全範囲の等価物と併せて判断されるべきである。
【図１】
2017527988.tif 000003
【図２】
2017527988.tif 000004
【図３】
2017527988.tif 000005
【図４】
2017527988.tif 000006
【図５Ａ】
2017527988.tif 000007
【図５Ｂ】
2017527988.tif 000008
【図５Ｃ】
2017527988.tif 000009
【図５Ｄ】
2017527988.tif 000010
【図５Ｅ】
2017527988.tif 000011
【図５Ｆ】
2017527988.tif 000012
【図５Ｇ】
2017527988.tif 000013
【図５Ｈ】
2017527988.tif 000014
【図５Ｉ】
2017527988.tif 000015
【図５Ｊ】
2017527988.tif 000016
【図５Ｋ】
2017527988.tif 000017
【図６】
2017527988.tif 000018
【図７】
2017527988.tif 000019
【国際調査報告】
2017527988.tif 000020
2017527988.tif 000021