(57)【要約】  本開示の複数の実施形態は、相変化メモリ（ＰＣＭ）アレイ用ライナ、関連技術及び構成を説明する。実施形態において、基板と、基板上に配置される複数の相変化メモリ（ＰＣＭ）エレメントのアレイであって、複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、アレイと、個々のＰＣＭエレメントの複数の側壁面上に配置されるライナと、が説明され、ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む。複数の他の実施形態が、説明され、及び／又は、特許請求の範囲に記載されてよい。
2017503337.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置される複数の相変化メモリエレメント（複数のＰＣＭエレメント）のアレイであって、前記複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、アレイと、
前記個々のＰＣＭエレメントの複数の側壁面上に配置されるライナと、を備え、
前記ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む、装置。
【請求項２】
前記ライナは、アルミニウム酸化ケイ素（ＡｌｘＳｉｙＯ）を含み、
ｘ及びｙはそれぞれ、Ａｌ、Ｓｉ及びＯの相対量を表す、請求項１に記載の装置。
【請求項３】
ｙ／（ｘ＋ｙ）は、０．０５から０．６の値に等しい、請求項２に記載の装置。
【請求項４】
前記ライナは、
前記カルコゲニド材料上に直接配置され、
前記複数の側壁面を完全に被覆し、
実質的に均一な厚さを有する、請求項１から３のいずれか１項に記載の装置。
【請求項５】
前記ライナは、前記個々のＰＣＭエレメントの複数の上面を被覆する、請求項４に記載の装置。
【請求項６】
前記基板上に配置されるワードライン層をさらに備え、
前記個々のＰＣＭエレメントは、前記ワードライン層上に配置される、請求項１から３のいずれか１項に記載の装置。
【請求項７】
前記ライナは、前記個々のＰＣＭエレメント間の前記ワードライン層上に配置される、請求項６に記載の装置。
【請求項８】
前記個々のＰＣＭエレメントの各々は、
前記ワードライン層上に配置される、炭素を含む第１の層と、
前記第１の層上に配置される、第１のカルコゲニド材料を含む第２の層と、
前記第２の層上に配置される、炭素を含む第３の層と、
前記第３の層上に配置される、第２のカルコゲニド材料を含む第４の層と、
前記第４の層上に配置される、炭素を含む第５の層と、を含む、請求項６に記載の装置。
【請求項９】
前記ライナ上に配置されるシード層をさらに備える、請求項１から３のいずれか１項に記載の装置。
【請求項１０】
前記シード層上に配置され、前記個々のＰＣＭエレメント間の複数の領域を充填する充填材料をさらに備える、請求項９に記載の装置。
【請求項１１】
基板を提供する段階と、
複数の相変化メモリエレメント（複数のＰＣＭエレメント）のアレイを前記基板上に形成する段階であって、前記複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、段階と、
前記個々のＰＣＭエレメントの複数の側壁面上にライナを形成する段階と、
を備え、
前記ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む、方法。
【請求項１２】
前記ライナを形成する段階は、アルミニウム酸化ケイ素を堆積させる段階を含み、前記ライナは、原子層堆積（ＡＬＤ）又は化学的気相成長（ＣＶＤ）によってアルミニウム酸化ケイ素（ＡｌｘＳｉｙＯ）を含み、ｘ及びｙはそれぞれ、Ａｌ、Ｓｉ及びＯの相対量を表す、請求項１１に記載の方法。
【請求項１３】
前記ライナを形成する段階は、ＡＬＤによってＡｌｘＳｉｙＯを堆積させる段階を含む、請求項１２に記載の方法。
【請求項１４】
前記ＡＬＤによる処理は、２５０℃より低温で実行される水ベースの処理である、請求項１３に記載の方法。
【請求項１５】
前記ライナを形成する段階は、Ａｌ、Ｓｉ及びＯを含む材料を、前記カルコゲニド材料上に直接堆積させる段階を含み、
前記材料は、実質的に均一な厚さで、前記複数の側壁面を完全に被覆する、請求項１１から１４のいずれか１項に記載の方法。
【請求項１６】
前記材料は、前記個々のＰＣＭエレメントの複数の上面を被覆する、請求項１５に記載の方法。
【請求項１７】
前記複数のＰＣＭエレメントのアレイを形成する段階は、
炭素を含む第１の層を、前記基板上に配置されるワードライン層に堆積させる段階と、
第１のカルコゲニド材料を含む第２の層を、前記第１の層上に堆積させる段階と、
炭素を含む第３の層を、前記第２の層上に堆積させる段階と、
第２のカルコゲニド材料を含む第４の層を、前記第３の層上に堆積させる段階と、
炭素を含む第５の層を、前記第４の層上に堆積させる段階と、
を含む、請求項１１から１４のいずれか１項に記載の方法。
【請求項１８】
シード層を前記ライナ上に堆積させる段階をさらに備える、請求項１１から１４のいずれか１項に記載の方法。
【請求項１９】
前記個々のＰＣＭエレメント間の複数の領域を充填すべく、充填材料を前記シード層上に堆積させる段階をさらに備える、請求項１８に記載の方法。
【請求項２０】
回路基板と、
前記回路基板に連結されるダイと、を含み、
前記ダイは、基板と、基板上に配置される複数の相変化メモリ（ＰＣＭ）エレメントのアレイであって、複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、アレイと、前記個々のＰＣＭエレメントの複数の側壁面上に配置されるライナと、を含み、前記ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む、システム。
【請求項２１】
前記回路基板に連結されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、又はカメラの１つ又は複数を含むモバイルコンピューティングデバイスである、請求項２０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願への相互参照］
本願は、２０１３年１２月２０日に出願された発明の名称を「相変化メモリ（ＰＣＭ）アレイ用ライナ、関連技術及び構成（ＬＩＮＥＲ  ＦＯＲ  ＰＨＡＳＥ  ＣＨＡＮＧＥ  ＭＥＭＯＲＹ  （ＰＣＭ）  ＡＲＲＡＹ  ＡＮＤ  ＡＳＳＯＣＩＡＴＥＤ  ＴＥＣＨＮＩＱＵＥＳ  ＡＮＤ  ＣＯＮＦＩＧＵＲＡＴＩＯＮＳ）」とする米国出願第１４／１３７，８６４号に対する優先権を主張し、その開示全体は、ここに参照により組み込まれる。本開示の複数の実施形態は、概して、集積回路分野に関し、より詳細には、相変化メモリ（ＰＣＭ）アレイ用ライナ、関連技術及び構成に関する。
【背景技術】
【０００２】
マルチスタッククロスポイントＰＣＭのような相変化メモリ（ＰＣＭ）技術は、他の不揮発性メモリ（ＮＶＭ）技術の代替的な技術として期待されている。現在、クロスポイントアレイアーキテクチャにおいて、アレイスタックの複数のＰＣＭエレメント上に保護ライナが形成されてよく、これにより、複数のＰＣＭエレメント間のエリアを充填するために堆積される充填材料のような他の複数の材料を後で堆積させる間に生じ得る、複数のＰＣＭエレメントへの損傷を防止する。しかしながら、現在の保護ライナ形成技術が提供可能なライナは、その後の処理によって損傷を受けやすく、複数のＰＣＭエレメント間に材料を充填する妨げとなり、複数の材料を後で堆積させるために十分な接着を与えられず、複数のＰＣＭエレメントから複数の材料の熱拡散を防止するために十分なバリア特性を提供することができず、及び／又は、ライナ形成の上で有害な堆積処理のような他の欠点（例えば、高温）の悪影響を受ける可能性がある。
【図面の簡単な説明】
【０００３】
以下の詳細な説明を参照することによって、複数の添付図面と共に複数の実施形態が、容易に理解されるであろう。この説明を容易にすべく、同様の参照番号は、同様の構造的要素を示す。複数の実施形態は、複数の添付図面の複数の図において、例として示されるものであり、限定として示されるものではない。
【図１】いくつかの実施形態に係るウェハ形及びシンギュレーション形の例示的なダイの平面図を模式的に示す。
【図２】いくつかの実施形態に係る集積回路（ＩＣ）アセンブリの側断面図を模式的に示す。
【図３】いくつかの実施形態に係る製造の様々な段階における相変化メモリ（ＰＣＭ）デバイスの側断面図を模式的に示す。
【図４】いくつかの実施形態に係るＰＣＭデバイスの製造方法のフロー図である。
【図５】本明細書で説明される様々な実施形態に係るＰＣＭデバイスを含む例示的なシステムを模式的に示す。
【発明を実施するための形態】
【０００４】
本開示の複数の実施形態は、相変化メモリ（ＰＣＭ）アレイ用ライナ、関連技術及び構成を説明する。以下の詳細な説明では、本明細書の一部を形成する複数の添付図面に対して参照がなされ、全体において、同様の番号が同様の部分を示し、本開示の主題を実施可能な複数の実施形態が、例示として示される。複数の他の実施形態が利用可能であり、本開示の範囲を逸脱することなく、構造的又は論理的な複数の変更を加えることが可能であることを理解すべきである。従って、以下の詳細な説明は、限定的な意味で受け取られるべきではなく、複数の実施形態の範囲は、添付された特許請求の範囲及びこれらの均等物によって定義される。
【０００５】
様々な動作が、特許請求の範囲に記載された主題を理解する上で最も有用な態様で、複数の別個の動作として、順に説明される。
【０００６】
しかしながら、説明の順序は、これらの動作が必ず順序に従うことを示唆するものとして解釈されてはならない。具体的には、これらの動作は、説明された順序で実行されなくてよい。説明される複数の動作は、説明された実施形態と異なる順序で実行されてよい。様々な追加の動作が実行されてよく、及び／又は、説明される複数の動作は、追加の複数の実施形態において省略されてよい。
【０００７】
本開示の目的のために、「Ａ及び／又はＢ」という語句は、（Ａ）、（Ｂ）又は（Ａ及びＢ）を意味する。本開示の目的のために、「Ａ、Ｂ及び／又はＣ」という語句は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）又は（Ａ、Ｂ及びＣ）を意味する。
【０００８】
説明は、「実施形態において」又は「複数の実施形態において」という語句を用いることがあり、これらは各々、同じ又は異なる複数の実施形態のうち１つ又は複数を指してよい。さらに、「備える」、「含む」、「有する」等の用語は、本開示の複数の実施形態に関して用いられるように、同義語である。「連結」という用語は、直接的な接続、間接的な接続、又は間接的な通信のことを指してよい。
【０００９】
本明細書において用いられるように、「モジュール」という用語は、特定用途集積回路（ＡＳＩＣ）、電子回路、１つ又は複数のソフトウェア又はファームウェアプログラムを実行するプロセッサ（共有、専用、又はグループ）及び／又はメモリ（共有、専用、又はグループ）、論理回路の組み合わせ、ステートマシン、及び／又は説明される機能を提供する他の適切な複数のコンポーネントを指してよく、これらの一部であってよく、又はこれらを含んでよい。
【００１０】
図１は、いくつかの実施形態に係るウェハ形１０及びシンギュレーション形１００の例示的なダイ１０２の平面図を模式的に示す。いくつかの実施形態において、ダイ１０２は、例えば、シリコン又は他の適切な材料のような半導体材料で構成されるウェハ１１の複数のダイ（例えば、ダイ１０２、１０２ａ、１０２ｂ）の１つであってよい。複数のダイは、ウェハ１１の表面に形成されてよい。複数のダイの各々は、本明細書において説明されるように、ライナを有する相変化メモリ（ＰＣＭ）エレメントを含む半導体製品の反復的な単位であってよい。例えば、ダイ１０２は、いくつかの実施形態に係るＰＣＭデバイスの回路１０３を含んでよい。様々な実施形態によれば、回路１０３は、１つ又は複数のＰＣＭエレメント（例えば、複数のセル）を含んでよく、これらは、アレイとなるように構成されてよい。複数のＰＣＭエレメントは、例えば、カルコゲニドガラスのような相変化材料を含んでよく、これは、電流によって生成される熱が付加されることにより、結晶状態と非晶質状態との間で切り替わることができる。相変化材料の状態（例えば、結晶／非晶質）は、複数のＰＣＭエレメントの論理値（例えば、１又は０）に対応してよい。回路１０３は、いくつかの実施形態において、ＰＣＭ及びスイッチ（ＰＣＭＳ）デバイスの一部であってよい。すなわち、複数のＰＣＭエレメントは、例えば、複数のＰＣＭエレメントの動作を選択／プログラミングする際に用いられるように構成されるオボニック閾値スイッチ（ＯＴＳ）のようなスイッチを含んでよい。
【００１１】
回路１０３は、複数のＰＣＭエレメントに連結される１つ又は複数のビットライン及び１つ又は複数のワードラインをさらに含んでよい。複数のビットライン及び複数のワードラインは、いくつかの実施形態において、複数のＰＣＭエレメントの各々が個々のビットライン及びワードラインの各々の交点に配置されるように構成されてよい。電圧又はバイアスが、複数のワードライン及び複数のビットラインを用いて、複数のＰＣＭエレメントのターゲットＰＣＭエレメントに付加されてもよく、これにより、読み出し又は書き込み動作のためにターゲットセルを選択する。複数のビットラインドライバは、複数のビットラインに連結されてよく、複数のワードラインドライバは、複数のワードラインに連結されてよく、これにより、複数のＰＣＭエレメントのデコード／選択が容易になる。複数のキャパシタ及び複数のレジスタが、複数のビットライン及び複数のワードラインに連結されてよい。回路１０３は、いくつかの実施形態において、他の適切な複数のデバイス及び複数の構成を含んでよい。例えば、回路１０３は、１つ又は複数のモジュールを含んでよく、これらは、読み出し、プログラム、検証及び／又は分析動作を実行するように構成される。
【００１２】
いくつかの実施形態において、回路１０３は、複数のＰＣＭ製造技術及び／又は他の適切な複数の半導体製造技術を用いて形成されてよい。回路１０３は、図１において模式的に示されるに過ぎず、例えば、読み出し、プログラム、検証及び／又は分析動作のような動作を実行するように構成される回路及び／又は複数の命令をストレージに含む１つ又は複数のステートマシン（例えば、ファームウェア又はソフトウェア）を含む回路の形で、多様かつ適切なロジック又はメモリを表してよいことに留意されたい。
【００１３】
半導体製品の製造処理完了後、ウェハ１１は、シンギュレーション処理を施されてよく、ここで、複数のダイの各々（例えば、ダイ１０２、１０２ａ、１０２ｂ）は、互いから分離され、半導体製品の別個の「チップ」を提供する。ウェハ１１は、様々な寸法のいずれかであってよい。いくつかの実施形態において、ウェハ１１は、約２５．４ｍｍから約４５０ｍｍにわたる直径を有する。ウェハ１１は、他の複数の実施形態において、他の寸法及び／又は他の形状を含んでよい。様々な実施形態によれば、回路１０３は、ウェハ形１０又はシンギュレーション形１００の半導体基板上に配置されてよい。いくつかの実施形態において、ダイ１０２は、ロジックもしくはメモリ、又はそれらの組み合わせを含んでよい。
【００１４】
図２は、いくつかの実施形態に係る集積回路（ＩＣ）アセンブリ２００の側断面図を模式的に示す。いくつかの実施形態において、ＩＣアセンブリ２００は、電気的に及び／又は物理的にパッケージ基板１２１に連結される１つ又は複数のダイ（以下、「ダイ１０２」）を含んでよい。ダイ１０２は、本明細書において説明されるように、ライナを有する複数のＰＣＭエレメントを含む回路（例えば、図１の回路１０３）を含んでよい。いくつかの実施形態において、パッケージ基板１２１は、図から明らかなように、回路基板１２２に電気的に連結されてよい。
【００１５】
ダイ１０２は、ＰＣＭデバイスの形成に関連して用いられる薄膜堆積、リソグラフィ、エッチング等のような半導体製造技術を用いて半導体材料（例えば、シリコン）から製造される別個の製品を表してよい。いくつかの実施形態において、ダイ１０２は、プロセッサ、メモリ、システムオンチップ（ＳｏＣ）又はＡＳＩＣであってよく、これらを含んでよく、又は、これらの一部であってよい。いくつかの実施形態において、例えば、成形材料又はアンダーフィル材料（不図示）のような電気的絶縁性材料は、ダイ１０２及び／又はダイレベルの相互接続構造１０６の少なくとも一部を封入してよい。
【００１６】
ダイ１０２は、多様かつ適切な構成によって、パッケージ基板１２１に取り付けられてよく、かかる構成は、例えば、図示されるように、フリップチップ構成のパッケージ基板１２１に直接連結される構成を含む。フリップチップ構成において、アクティブな回路を含むダイ１０２のアクティブ面Ｓ１は、ダイ１０２をパッケージ基板１２１に電気的に連結することもできる複数のバンプ、複数のピラー、又は他の適切な複数の構造のようなダイレベルの相互接続構造１０６を用いて、パッケージ基板１２１の面に取り付けられる。ダイ１０２のアクティブ面Ｓ１は、例えば、複数のＰＣＭエレメントのような回路を含んでよい。非アクティブ面Ｓ２は、図から明らかなように、アクティブ面Ｓ１に対向して配置されてよい。他の複数の実施形態において、ダイ１０２は、様々な適切な積層ダイ構成のいずれかのパッケージ基板１２１に連結される他のダイ上に配置されてよい。例えば、プロセッサダイは、フリップチップ構成のパッケージ基板１２１に連結されてよく、ダイ１０２は、フリップチップ構成のプロセッサダイ上に取り付けられ、プロセッサダイを通して形成された複数のスルーシリコンビア（ＴＳＶ）を用いてパッケージ基板に電気的に連結されてよい。さらに他の複数の実施形態において、ダイ１０２は、パッケージ基板１２１に組み込まれてよく、又は、パッケージ基板１２１に組み込まれたダイに連結されてよい。他の複数のダイは、他の複数の実施形態において、ダイ１０２と隣り合わせの構成であるパッケージ基板１２１に連結されてよい。
【００１７】
いくつかの実施形態において、ダイレベルの相互接続構造１０６は、複数の電気信号をダイ１０２とパッケージ基板１２１との間でルーティングするように構成されてよい。複数の電気信号は、例えば、ダイの動作に関連して用いられる複数の入力／出力（Ｉ／Ｏ）信号及び／又は複数のパワー／グランド信号を含んでよい。ダイレベルの相互接続構造１０６は、ダイ１０２のアクティブ面Ｓ１上に配置された複数の対応するダイ接触部及びパッケージ基板１２１上に配置された複数の対応するパッケージ接触部に連結されてよい。複数のダイ接触部及び／又はパッケージ接触部は、例えば、パッド、ビア、トレンチ、トレース及び／又は他の適切な接触構造を含んでよい。
【００１８】
いくつかの実施形態において、パッケージ基板１２１は、例えば、味の素ビルドアップフィルム（ＡＢＦ）基板のようなコア及び／又は複数のビルドアップ層を有するエポキシベース積層基板である。パッケージ基板１２１は、他の複数の実施形態において、例えば、ガラス、セラミック又は半導体材料から形成された複数の基板を含む他の適切な複数のタイプの基板を含んでよい。
【００１９】
パッケージ基板１２１は、ダイ１０２への複数の電気信号又はダイ１０２からの複数の電気信号をルーティングするように構成される複数の電気的ルーティング機構を含んでよい。複数の電気的ルーティング機構は、例えば、パッケージ基板１２１の１つ又は複数の面上に配置された複数のパッケージ接触部（例えば、パッド１１０）、及び／又は、例えば、トレンチ、ビア又は、パッケージ基板１２１を介して複数の電気信号をルーティングする他の相互接続構造のような複数の内部ルーティング機構（不図示）を含んでよい。
【００２０】
回路基板１２２は、エポキシ積層のような電気的絶縁材料で構成されるプリント回路基板（ＰＣＢ）であってよい。例えば、回路基板１２２は、例えば、難燃材４（ＦＲ−４）、ＦＲ−１のようなポリテトラフルオロエチレンフェノールコットンペーパー材料、ＣＥＭ−１もしくはＣＥＭ−３のようなコットンペーパーエポキシ材料、又はエポキシ樹脂プリプレグ材料を用いて共に積層される織布ガラス材料のような材料から構成される複数の電気的絶縁層を含んでよい。トレース、トレンチ、ビアのような相互接続構造（不図示）は、回路基板１２２を介してダイ１０２の複数の電気信号をルーティングすべく、複数の電気的絶縁層によって形成されてよい。他の複数の実施形態において、回路基板１２２は、複数の他の適切な材料から構成されてよい。いくつかの実施形態において、回路基板１２２は、マザーボード（例えば、図５のマザーボード５０２）である。
【００２１】
例えば、はんだボール１１２のような複数のパッケージレベル相互接続は、パッケージ基板１２１上及び／又は回路基板１２２上の複数のパッド１１０に連結されてよく、これにより、パッケージ基板１２１と回路基板１２２との間で複数の電気信号をさらにルーティングするように構成される複数の対応するはんだ接合を形成する。複数のパッド１１０は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、及びそれらの組み合わせを含む金属のような任意の適切な電気的導電性材料から構成されてよい。パッケージレベルの相互接続は、例えば、ランドグリッドアレイ（ＬＧＡ）構造等を含む複数の他の構造体及び／又は構成を含んでよい。
【００２２】
他の複数の実施形態において、ＩＣアセンブリ２００は、例えば、フリップチップ及び／又はワイヤボンディング構成、インターポーザ、システムインパッケージ（ＳｉＰ）構成及び／又はパッケージオンパッケージ（ＰｏＰ）構成を含むマルチチップパッケージ構成の適切な組み合わせを含む、多様な他の適切な構成を含んでよい。いくつかの実施形態において、ダイ１０２とＩＣアセンブリ２００の複数の他のコンポーネントとの間で複数の電気信号をルーティングすべく、複数の他の適切な技術が用いられてよい。
【００２３】
図３は、いくつかの実施形態に係る製造の様々な段階におけるＰＣＭデバイスの側断面図を模式的に示す。
【００２４】
様々な実施形態によれば、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃのアレイを、例えば、ワードライン（ＷＬ）層３３０のような下層上に形成した後のＰＣＭデバイス３００ａが示される。ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃは、他の複数の実施形態において、例えばビットライン層のような、他の適切な下層上に形成されてよい。ＰＣＭデバイス３００ａは、例えば半導体基板（例えば、ダイ１０２の半導体基板）のような基板上に形成されてよい。図示されていないが、１つ又は複数の他の構造体及び／又は層は、ＰＣＭデバイス３３０ａと基板との間に配置されてよい。ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃは、複数のＰＣＭセルを表してよい。図３には、３つのＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃのみが示されるが、様々な実施形態において、ＰＣＭデバイス３００ａは、他の適切な数のＰＣＭエレメントを含んでよい。
【００２５】
いくつかの実施形態において、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの各々は、複数の層のスタック３１４から構成される。例えば、複数の層のスタック３１４は、第１の層３３２、第２の層３３４、第３の層３３６、第４の層３３８及び第５の層３４０を含んでよい。第１の層３３２、第３の層３３６及び第５の層３４０の各々は、炭素を含んでよく、「炭素層」と称されてよい。第１の層３３２、第３の層３３６及び第５の層３４０は、様々な実施形態において、複数の電極として機能してよく、例えば、白金（Ｐｔ）、金（Ａｕ）等のような追加の材料を含んでよい。第２の層３３４及び第４の層３３８の各々は、カルコゲニド材料を含んでよく、「カルコゲニド層」と称されてよい。いくつかの実施形態において、第２の層３３４及び第４の層３３８のカルコゲニド材料は、化学的に異なってよい。いくつかの実施形態において、複数の層のスタック３１４は、例えば、ハードマスクレイヤのような第６の層３４２を含んでよく、これは、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃのアレイの個々のＰＣＭエレメントを提供すべく、複数の層のスタック３１４をパターニングするために用いられる。様々な実施形態によれば、ハードマスクレイヤは、窒化ケイ素又は任意の他の適切なパターニング層を含んでよい。複数の層のスタック３１４は、いくつかの実施形態において、より多くのもしくはより少ない層を含んでよく、又は、層３３２、３３４、３３６、３３８、３４０、３４２の間に複数の追加的な介在層を含んでよい。
【００２６】
ＰＣＭデバイス３００ｂは、ライナ３４４をＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃ上に形成した後のＰＣＭデバイス３００ａを表してよい。様々な実施形態によれば、ライナ３４４は、ＰＣＭエレメント３１６、３１６ｂ、３１６ｃの保護バリアとして、及び／又は、ライナ３４４上にその後堆積される複数の材料を容易に接着するための接着層として機能してよい。例えば、ライナ３４４は、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの層３３２、３３４、３３６、３３８、３４０、３４２からの複数の材料の熱拡散を防止してよい。
【００２７】
図から明らかなように、ライナ３４４は、いくつかの実施形態において、個々のＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの複数の側壁面３５０上に（例えば、層３３２、３３４、３３６、３３８、３４０、３４２の材料上に直接）配置されてよく、複数の側壁面３５０を完全に被覆するように構成されてよい。いくつかの実施形態において、ライナ３４４は、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの上面３５２を被覆するように、上面３５２にさらに配置されてよい。ライナ３４４は、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの複数の面及びＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃ間のワードライン層３３０の複数の面のような、ＰＣＭデバイス３００ｂの露出した複数の面上にコンフォーマルに堆積されてよい。いくつかの実施形態において、ライナ３４４は、実質的に均一な厚さを有してよい。
【００２８】
いくつかの実施形態において、ライナ３４４は、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む。例えば、ライナ３４４は、アルミニウム酸化ケイ素（ＡｌｘＳｉｙＯｚ）から構成されてよく、ここで、ｘ、ｙ及びｚはそれぞれ、Ａｌ、Ｓｉ及びＯの適切な相対量を表す。いくつかの実施形態において、ｙ／（ｘ＋ｙ）は、０．０５から０．６の値を有する。ｚの値は、いくつかの実施形態において、ｚ＝１．５ｘ＋２ｙによって算出されてよい。他の適切な材料及び／又はｘ、ｙ及びｚの範囲が、他の複数の実施形態において用いられてよい。例えば、いくつかの実施形態において、堆積されたＡｌ、Ｓｉ及びＯは、例えば、炭素（Ｃ）又は窒素（Ｎ）のような他の適切な要素とさらに組み合わせられてよく、これにより、ＡｌＳｉＯＣ及び／又はＡｌＳｉＯＮ、又はそれらの組み合わせ等を形成する。
【００２９】
ライナ３４４は、例えば、原子層堆積（ＡＬＤ）又は化学的気相成長（ＣＶＤ）を用いて堆積されてよい。いくつかの実施形態において、アルミニウム酸化ケイ素（ＡｌｘＳｉｙＯｚ）を含むライナ３４４は、２５０℃より低温で実行される水（例えば、酸化剤として用いられる水）ベースのＡＬＤ処理によって堆積されてよい。２５０℃未満の温度でライナ３４４を形成することにより、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃのカルコゲニド材料への上昇した温度で生じ得る損傷を低減又は防止し得る。水ベースの処理を用いることにより、ライナ３４４及び他の露出した材料に対して、オゾン又は他の水より強い酸化剤によって引き起こされ得る損傷を低減又は防止し得る。他の複数の実施形態において、２５０℃未満でのＣＶＤ処理は、例えば、直接又は遠隔プラズマを用いて、ライナ３４４を形成すべく実行されてよい。
【００３０】
例えば、ＴＭＡ  ｐｕｒｇｅ／Ｈ２Ｏ／ｐｕｒｇｅ（ＴＭＡ＝トリメチルアルミニウム）ＡＬＤ処理は、下記の式１から４で説明される複数の反応に従ってライナ３４４を形成する３ＤＭＡＳ／ｐｕｒｇｅ／Ｈ２Ｏ／ｐｕｒｇｅ（３ＤＭＡＳ＝トリスジメチルアミンシラン）処理を促進し得る。下記の式において、＊は、表面官能基を示す。３ＤＭＡＳは、Ｓｉ前駆体であってよい。その複数の反応において、ＴＭＡ  Ｈ２Ｏは、Ａｌ−Ｏ−Ｓｉ−Ｎ（ＣＨ３）２＊表面種を形成する３ＤＭＡＳ化学吸着を促進すべく、ヒドロキシル化されたシード層（例えばＡｌ−ＯＨ＊）を形成するために用いられる。これらの表面種のいくつか又は全ては、複数の追加的な表面ヒドロキシル基（Ｓｉ−ＯＨ＊）を形成すべく、次に、その後のＨ２Ｏ表面露出と反応してよい。
【００３１】
−Ａｌ−ＯＨ＊＋Ａｌ（ＣＨ３）３→−Ａｌ−Ｏ−Ａｌ（ＣＨ３）２＊＋ＣＨ４    ［１ａ］
−Ｓｉ−ＯＨ＊＋Ａｌ（ＣＨ３）３→−Ｓｉ−Ｏ−Ａｌ（ＣＨ３）２＊＋ＣＨ４    ［１ｂ］−Ａｌ−ＯＨ＊＋ＨＳｉ［Ｎ（ＣＨ３）２］３→−Ａｌ−Ｏ−Ｓｉ（Ｈ）［Ｎ（ＣＨ３）２］２＊＋ＨＮ（ＣＨ３）２        ［２ａ］
−Ｓｉ−ＯＨ＊＋ＨＳｉ［Ｎ（ＣＨ３）２］３→−Ｓｉ−Ｏ−Ｓｉ（Ｈ）［Ｎ（ＣＨ３）２］２＊＋ＨＮ（ＣＨ３）２        ［２ｂ］
−Ａｌ−ＯＨ＊＋ＨＳｉ［Ｎ（ＣＨ３）２］３→−Ａｌ−Ｏ−Ｓｉ［Ｎ（ＣＨ３）２］３＊＋Ｈ２        ［２ｃ］
−Ｓｉ−ＯＨ＊＋ＨＳｉ［Ｎ（ＣＨ３）２］３→−Ｓｉ−Ｏ−Ｓｉ［Ｎ（ＣＨ３）２］３＊＋Ｈ２        ［２ｄ］
−Ｏ−Ａｌ−ＣＨ３＊＋Ｈ２Ｏ→−Ｏ−Ａｌ−ＯＨ＊＋ＣＨ４        ［３ａ］
−Ｏ−Ｓｉ−Ｎ（ＣＨ３）２＊＋Ｈ２Ｏ→−Ｏ−Ｓｉ−ＯＨ＊＋ＨＮ（ＣＨ３）２    ［３ｂ］
−Ｏ−Ｓｉ−Ｈ＊＋Ｈ２Ｏ→−Ｏ−Ｓｉ−ＯＨ＊＋Ｈ２        ［３ｃ］
−Ｏ−Ｓｉ−Ｈ＊＋Ａｌ（ＣＨ３）３→−Ｏ−Ｓｉ−ＣＨ３＊＋ＨＡｌ（ＣＨ３）２    ［４ａ］
−Ｏ−Ｓｉ−Ｈ＊＋ＨＳｉ［Ｎ（ＣＨ３）２］３→−Ｏ−Ｓｉ［Ｎ（ＣＨ３）２］３＊＋Ｈ２Ｓｉ［Ｎ（ＣＨ３）２］        ［４ｂ］
【００３２】
利用される正確な化学的性質に関わらず、混合材料のＡＬＤサイクルは、様々な実施形態に係るライナ３４４形成に利用可能である。例えば、ＡＬＤは、式［５］に従って実行可能であり、ここでＮ、ｎ、ｍは、ライナの合計厚さ及び組成に影響を及ぼすように調整可能な整数の変数である。
Ｎ［ｎ（ＴＭＡ  ｐｕｒｇｅ／Ｈ２Ｏ／ｐｕｒｇｅ）＋ｍ（３ＤＭＡＳ／ｐｕｒｇｅ／Ｈ２Ｏ／ｐｕｒｇｅ）        ［５］
【００３３】
式１から４の反応のいくつか又は全てによれば、ライナ３４４のケイ素含有量がより高いと、ライナ３４４の堆積速度は減少することがあり、この現象は、その後のＴＭＡ又は３ＤＭＡＳ表面露出の−Ａｌ−ＯＨ又は−Ｓｉ−ＯＨ表面官能基より反応性の低い−Ｓｉ−Ｏ−Ｓｉ−又は−Ｏ−Ｓｉ−Ｈ表面官能基の蓄積による「被毒効果」によって引き起こされる可能性があり、これにより、純粋なＳｉＯ２の連続的なＡＬＤ膜を妨げ得る。ＴＭＡ−３ＤＭＡＳ−Ｈ２ＯのようなＡＬＤ金属−金属−酸化剤（ＭＭＯ）スキームの適用により、ライナ３４４の堆積速度を、より高いケイ素含有量でより高めることを促進し得る。いくつかの実施形態において、これらの技術によって形成されたライナ３４４は、ライナ３４４のエッチング速度を、複数の他のライナ材料のエッチング速度と比べて増加（例えば、倍加）させ得る。さらに、ライナ３４４は、複数の他のライナ材料と比べてより低い誘電定数を有してよく、これにより、例えばＷＬ−ＷＬ寄生容量のような寄生リークを低減し得る。ＡＬＤによって形成されたアルミニウム酸化ケイ素（ＡｌｘＳｉｙＯｚ）を含むライナ３４４のケイ素含有量は、ＡＬＤサイクル比率を調整することによって調節可能である。いくつかの実施形態において、ＡＬＤのサイクル比率ｎ：ｍは、１：３であってよい（式５では、ｎはＴＭＡ  ｐｕｒｇｅ／Ｈ２Ｏ／ｐｕｒｇｅサイクルの数を表し、ｍは、３ＤＭＡＳ／ｐｕｒｇｅ／Ｈ２Ｏ／ｐｕｒｇｅサイクルの数を表す）。いくつかの実施形態において、ＡＬＤのサイクル比率ｎ：ｍは、１：３より大きくても１：３より小さくてもよい。他の適切な反応又は材料が、他の複数の実施形態において、ライナ３４４を形成するために用いられてよい。例えば、いくつかの実施形態において、ケイ素前駆体は、４ＤＭＡＳ（テトラジメチルアミノシラン）、２ＤＭＡＳ（ビスジメチルアミノシラン）、他の複数のアミドベースのシラン前駆体（例えば、ビスジエチルアミノシラン）又は他の適切な複数の前駆体を含んでよい。ライナ３４４は、他の複数の実施形態において、複数の他の適切な技術を用いて堆積されてよい。いくつかの実施形態において、ライナ３４４の材料は、ＰＣＭデバイス３００ｃおよび３００ｄに関連して示されるシード層３４６及び充填材料３４８によって占められた複数のエリアを充填するように堆積されてよい。
【００３４】
ＰＣＭデバイス３００ｃは、ライナ３４４上にシード層３４６を形成した後のＰＣＭデバイス３００ｂを表してよい。様々な実施形態によれば、シード層３４６は、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの上及びこれらの間における充填材料３４８の堆積を容易にすることができる。いくつかの実施形態において、シード層３４６は、例えば、酸化ケイ素（ＳｉＯｘ）のような誘電材料から構成されてよく、ここで、ｘは、ケイ素に対する酸素の適切な相対量を表す。いくつかの実施形態において、シード層３４６は、プラズマ高速ＡＬＤ（ＰＥＡＬＤ）によって堆積されてよい。シード層３４６は、他の複数の実施形態において、複数の他の適切な材料から構成されてよく、及び／又は、複数の他の適切な技術を用いて堆積されてよい。
【００３５】
様々な実施形態によれば、ライナ３４４は、シード層３４６のＰＥＡＬＤ堆積に関連して用いられるオゾン又は他の同様の強酸化剤によって別途引き起こされ得る損傷から、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃを保護し得る。例えば、他の複数のライナは、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの複数の側壁を十分に被覆することが完全にできない可能性があり、そのため、オゾンがＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃを損傷させ、及び／又は、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃ間（例えば、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの間のワードライン層３３０付近の領域）に複数の空隙の形成を引き起こし得る。一方でライナ３４４は、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃの各々の側壁面全体を被覆し、例えばシード層３４６のような、後で堆積させる複数の材料を十分に接着させるように構成されてよい。
【００３６】
ＰＣＭデバイス３００ｄは、シード層３４６上に充填材料３４８を堆積させることにより、ＰＣＭエレメント３１６ａ、３１６ｂ、３１６ｃ間の複数の領域を充填した後のＰＣＭデバイス３００ｃを表してよい。様々な実施形態によれば、充填材料３４８は、例えば、酸化ケイ素又は他の適切な材料のような電気的絶縁材料から構成されてよい。充填材料３４８は、例えばＣＶＤを含む任意の適切な技術（例えば、ＴＥＯＳ（オルトケイ酸テトラエチル又はテトラエトキシラン）＋Ｏ３又はＴＥＯＳ＋Ｏ２プラズマ）を用いて堆積されてよい。
【００３７】
図４は、いくつかの実施形態に係るＰＣＭデバイス（例えば、図３のＰＣＭデバイス３００ａ−ｄ）の製造方法４００のフロー図である。方法４００は、図３に関連して説明された複数の実施形態に適合してよく、逆の場合も同じであってよい。
【００３８】
４０２において、方法４００は、基板を提供する段階を含んでよい。基板は、例えばケイ素基板のような、例えばダイの半導体基板を含んでよい。
【００３９】
４０４において、方法４００は、複数の相変化メモリ（ＰＣＭ）エレメント（例えば、図３のＰＣＭエレメント３１６ａ−ｃ）のアレイを基板上に形成する段階を含んでよい。いくつかの実施形態において、複数の介在構造及び／又は層が、ＰＣＭエレメントと基板との間に形成されてよい。例えば、一実施形態において、ワードライン層（例えば、図３のワードライン層３３０）が、基板上に形成されてよく、複数のＰＣＭエレメントは、ワードライン層上に形成されてよい。
【００４０】
複数のＰＣＭエレメントは、複数の層のスタックを堆積させ、これらをパターニングすることによって形成されてよい。例えば、いくつかの実施形態において、複数の層のスタックは、炭素を含む第１の層（例えば、図３の第１の層３３２）をワードライン層（又は基板上の他の適切な下層）上に堆積させ、カルコゲニド材料を含む第２の層（例えば、図３の第２の層３３４）を第１の層上に堆積させ、炭素を含む第３の層（例えば、図３の第３の層３３６）を第２の層上に堆積させ、カルコゲニド材料を含む第４の層（例えば、図３の第４の層３３８）を第３の層上に堆積させ、炭素を含む第５の層（例えば、図３の第５の層３４０）を第４の層上に堆積させることによって形成されてよい。いくつかの実施形態において、ハードマスク材料を含む第６の層（例えば、図３の第６の層３４２）は、別個のＰＣＭエレメントを形成する複数の層のスタックを容易にパターニングすべく、第５の層上に形成されてよい。
【００４１】
４０６において、方法４００は、ライナ（例えば、図３のライナ３４４）を、複数のＰＣＭエレメントの個々のエレメントの複数の側壁面上に形成する段階を含んでよい。ライナは、図３のＰＣＭデバイス３００ｂに関連して説明された複数の技術によって形成されてよい。いくつかの実施形態において、ライナは、少なくともアルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む。例えば、いくつかの実施形態において、ライナを形成する段階は、ＡＬＤ又はＣＶＤによってアルミニウム酸化ケイ素（ＡｌｘＳｉｙＯｚ）を堆積させる段階を含んでよく、ここで、ｘ、ｙ及びｚはそれぞれ、Ａｌ、Ｓｉ及びＯの適切な相対量を表す。一実施形態において、ライナは、例えば、２５０℃より低温で実行される水ベースの処理のようなＡＬＤによって堆積されてよい。
【００４２】
いくつかの実施形態において、ライナは、個々のＰＣＭエレメントの複数の側壁面及び／又は複数の上面を完全に被覆するように形成されてよく、ライナは、均一な厚さを有してよい。いくつかの実施形態において、ライナは、個々のＰＣＭエレメントのカルコゲニド材料上に直接堆積されてよい。
【００４３】
４０８において、方法４００は、個々のＰＣＭエレメント間の複数の領域を充填すべく、充填材料（例えば、図３の充填材料３４８）を堆積させる段階をさらに含んでよい。いくつかの実施形態において、シード層（例えば、図３のシード層３４６）は、充填材料を容易に堆積させるように、ライナ上に堆積されてよい。他の複数の実施形態において、充填材料は、ライナ上に直接堆積されてよい。さらに他の複数の実施形態において、ライナ材料は、充填材料を提供し、個々のＰＣＭエレメント間の複数の領域を充填するように堆積されてよい。
【００４４】
本開示の複数の実施形態は、所望の構成にすべく、任意の適切なハードウェア及び／又はソフトウェアを用いて、システムに実装されてよい。図５は、本明細書において説明される様々な実施形態に係るＰＣＭデバイス５０８（例えば。図３のＰＣＭデバイス３００）を含む例示的なシステム（例えば、コンピューティングデバイス５００）を模式的に示す。コンピューティングデバイス５００は、マザーボード５０２のような盤を収容してよい。マザーボード５０２は、限定されるものではないが、プロセッサ５０４及び少なくとも１つの通信チップ５０６を含む多数のコンポーネントを含んでよい。プロセッサ５０４は、マザーボード５０２に物理的及び電気的に連結されてよい。いくつかの実装において、少なくとも１つの通信チップ５０６も、物理的及び電気的にマザーボード５０２に連結されてよい。複数のさらなる実装において、通信チップ５０６は、プロセッサ５０４の一部であってよい。
【００４５】
コンピューティングデバイス５００は、その用途に応じて複数の他のコンポーネントを含んでよく、これらは、マザーボード５０２に物理的及び電気的に連結されてもよく、又は連結されなくてもよい。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＰＣＭ（ＰＣＭ５０８）又はＲＯＭ）、フラッシュメモリ、グラフィクスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量ストレージデバイスを含んでよい。
【００４６】
様々な実施形態によれば、ＰＣＭ５０８は、本明細書において説明される複数の実施形態に適合してよい。例えば、ＰＣＭ５０８は、本明細書において説明されるように、ライナ（例えば、図３のライナ３４４）を含んでよい。
【００４７】
通信チップ５０６は、コンピューティングデバイス５００への及びコンピューティングデバイス５００からのデータ転送用の無線通信を可能にしてよい。「無線」という用語及びその複数の派生語は、非固体媒体を介して変調された電磁放射線を用いたデータ通信を行うことが可能な回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられてよい。当該用語は、関連付けられた複数のデバイスが有線を何ら含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ５０６は、限定されるものではないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、ロングタームエボリューション（ＬＴＥ）プロジェクト及びあらゆる修正、更新、及び／又は改訂（例えば、次世代ＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）等）を含む電気電子技術者協会（ＩＥＥＥ）規格を含む多数の無線規格又はプロトコルのいずれかを実装してよい。ＩＥＥＥ８０２．１６準拠ＢＷＡネットワークは、概して、ＷｉＭＡＸ（登録商標）ネットワークと称されるが、これは、ＩＥＥＥ８０２．１６規格の適合性及び相互運用性テストに合格した製品の認証マークであるＷｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓを表す頭字語である。通信チップ５０６は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作してよい。通信チップ５０６は、ＧＳＭ（登録商標）進化型高速データ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、又は進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してよい。通信チップ５０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタルエンハンスドコードレス電話（ＤＥＣＴ）、進化型データ最適化（ＥＶ−ＤＯ）、それらの派生、及び３Ｇ、４Ｇ、５Ｇならびにそれ以降の世代として指定された任意の他の無線プロトコルに従って動作してよい。通信チップ５０６は、他の複数の実施形態において、他の無線プロトコルに従って動作してよい。コンピューティングデバイス５００は、複数の通信チップ５０６を含んでよい。例えば、第１の通信チップ５０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような短距離無線通信専用であってよく、第２の通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等のような長距離無線通信専用であってよい。
【００４８】
様々な実装において、コンピューティングデバイス５００は、モバイルコンピューティングデバイス、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテインメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー、又はデジタルビデオレコーダであってよい。複数のさらなる実装において、コンピューティングデバイス５００は、データを処理する任意の他の電子デバイスであってよい。
【実施例】
【００４９】
様々な実施形態によれば、本開示は、装置を説明する。装置の例１は、基板と、基板上に配置される複数の相変化メモリ（ＰＣＭ）エレメントのアレイであって、複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、アレイと、個々のＰＣＭエレメントの複数の側壁面上に配置されるライナと、を含み、ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む。例２は、例１に記載の装置を含んでよく、ライナは、アルミニウム酸化ケイ素（ＡｌｘＳｉｙＯ）を含み、ｘ及びｙはそれぞれ、Ａｌ、Ｓｉ及びＯの相対量を表す。例３は、例２に記載の装置を含んでよく、ｙ／（ｘ＋ｙ）は、０．０５から０．６の値に等しい。例４は、例１から３のいずれかに記載の装置を含んでよく、ライナは、カルコゲニド材料上に直接配置され、複数の側壁面を完全に被覆し、実質的に均一な厚さを有する。例５は、例４に記載の装置を含んでよく、ライナは、個々のＰＣＭエレメントの複数の上面を被覆する。例６は、例１から３のいずれかに記載の装置を含んでよく、装置は、基板上に配置されるワードライン層をさらに含み、個々のＰＣＭエレメントは、ワードライン層上に配置される。例７は、例６に記載の装置を含んでよく、ライナは、個々のＰＣＭエレメント間のワードライン層上に配置される。例８は、例６に記載の装置を含んでよく、個々のＰＣＭエレメントの各々は、ワードライン層上に配置される、炭素を含む第１の層と、第１の層上に配置される、第１のカルコゲニド材料を含む第２の層と、第２の層上に配置される、炭素を含む第３の層と、第３の層上に配置される、第２のカルコゲニド材料を含む第４の層と、第４の層上に配置される、炭素を含む第５の層と、を含む。例９は、例１から３のいずれかに記載の装置を含んでよく、装置は、ライナ上に配置されるシード層をさらに含む。例１０は、例９に記載の装置を含んでよく、装置は、シード層上に配置され、個々のＰＣＭエレメント間の複数の領域を充填するように構成される充填材料をさらに含む。
【００５０】
様々な実施形態によれば、本開示は、方法を説明する。方法の例１１は、基板を提供する段階と、複数の相変化メモリ（ＰＣＭ）エレメントのアレイを基板上に形成する段階であって、複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、段階と、個々のＰＣＭエレメントの複数の側壁面上にライナを形成する段階と、を含み、ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む。例１２は、例１１に記載の方法を含んでよく、ライナを形成する段階は、アルミニウム酸化ケイ素を堆積させる段階を含み、ライナは、原子層堆積（ＡＬＤ）又は化学的気相成長（ＣＶＤ）によってアルミニウム酸化ケイ素（ＡｌｘＳｉｙＯ）を含み、ｘ及びｙはそれぞれ、Ａｌ、Ｓｉ及びＯの相対量を表す。例１３は、例１２に記載の方法を含んでよく、ライナを形成する段階は、ＡＬＤによってＡｌｘＳｉｙＯを堆積させる段階を含む。例１４は、例１３に記載の方法を含んでよく、ＡＬＤによる処理は、２５０℃より低温で実行される水ベースの処理である。例１５は、例１１から１４のいずれかに記載の方法を含んでよく、ライナを形成する段階は、Ａｌ、Ｓｉ及びＯを含む材料を、カルコゲニド材料上に直接堆積させる段階を含み、材料は、実質的に均一な厚さで、複数の側壁面を完全に被覆する。例１６は、例１５に記載の方法を含んでよく、材料は、個々のＰＣＭエレメントの複数の上面を被覆する。例１７は、例１１から１４のいずれかに記載の方法を含んでよく、複数のＰＣＭエレメントのアレイを形成する段階は、炭素を含む第１の層を、基板上に配置されるワードライン層に堆積させる段階と、第１のカルコゲニド材料を含む第２の層を、第１の層上に堆積させる段階と、炭素を含む第３の層を、第２の層上に堆積させる段階と、第２のカルコゲニド材料を含む第４の層を、第３の層上に堆積させる段階と、炭素を含む第５の層を、第４の層上に堆積させる段階と、を含む。例１８は、例１１から１４のいずれかに記載の方法を含んでよく、方法は、シード層をライナ上に堆積させる段階をさらに備える。例１９は、例１８に記載の方法を含んでよく、方法は、個々のＰＣＭエレメント間の複数の領域を充填すべく、充填材料をシード層上に堆積させる段階をさらに備える。
【００５１】
様々な実施形態によれば、本開示は、システム（例えば、コンピューティングデバイス）を説明した。システムの例２０は、回路基板と、回路基板に連結されるダイとを含み、ダイは、基板と、基板上に配置される複数の相変化メモリ（ＰＣＭ）エレメントのアレイであって、複数のＰＣＭエレメントのアレイの個々のＰＣＭエレメントは、カルコゲニド材料を含む、アレイと、個々のＰＣＭエレメントの複数の側壁面上に配置されるライナと、を含み、ライナは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）及び酸素（Ｏ）を含む。例２１は、例２０に記載のシステムを含んでよく、システムは、回路基板に連結されるアンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、音声コーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、又はカメラの１つ又は複数を含むモバイルコンピューティングデバイスである。
【００５２】
様々な実施形態は、上述の連結的な形（及び）で説明される複数の実施形態のうち、代替的な（又は）複数の実施形態を含む（例えば、「及び」は、「及び／又は」であってよい）、複数の上述された実施形態の任意の適切な組み合わせを含んでよい。さらに、いくつかの実施形態は、実行された場合に、複数の上述された実施形態のいずれかの動作になる、格納された複数の命令を有する１つ又は複数の製造物（例えば、非一時的コンピュータ可読媒体）を含んでよい。その上、いくつかの実施形態は、複数の上述された実施形態の様様々な動作を実行する任意の適切な手段を有する複数の装置又は複数のシステムを含んでよい。
【００５３】
図示された複数の実装の上述の説明は、要約書に説明されるものを含み、本開示の複数の実施形態を包括的なものとすることを意図するものではなく、又は、開示された厳密な形に限定することを意図するものでもない。特定の実装及び例が例示的な目的で本明細書において説明されるが、当業者であれば、様々な均等物への変更が本開示の範囲内で可能であることを理解するであろう。
【００５４】
これらの変更は、上述の詳細な説明を考慮して、本開示の複数の実施形態に施されてよい。以下の特許請求の範囲において用いられる用語は、本開示の様々な実施形態を、明細書及び特許請求の範囲に開示された特定の実装に限定するものとして解釈されるべきでない。むしろ、その範囲は、以下の特許請求の範囲によってのみ決定され、特許請求の範囲の解釈として確立された原則に従って解釈されるべきである。
【図１】
2017503337.tif 000003
【図２】
2017503337.tif 000004
【図３】
2017503337.tif 000005
【図４】
2017503337.tif 000006
【図５】
2017503337.tif 000007
【国際調査報告】
2017503337.tif 000008
2017503337.tif 000009