(57)【要約】【課題】スキャンドライバ及びこのスキャンドライバを使用した有機発光ディスプレイを提供する。【解決手段】このスキャンドライバは、逆位相を有する第１タイミングクロックラインの信号と第２タイミングクロックラインの信号を受信し、複数のカスケード構造を含み、カスケード構造は順次に出力信号、即ちスキャン信号を発生し、各カスケード構造は、開始信号線または前のカスケード構造のスキャン出力線に接続された第１トランジスタと、第２タイミングクロックライン及びスキャン出力線に接続された第２トランジスタと、電源高レベルＶＧＨに接続された第３トランジスタと、電源低レベルＶＧＬに接続された第４トランジスタと、電源高レベルＶＧＨ及びスキャン出力線に接続された第５トランジスタと、第１トランジスタの出力端子とスキャン出力線の間に接続された第１コンデンサと、を含む。Ｍ１の出力端子とスキャン出力線の間に第１コンデンサＣ１を追加することにより、Ｍ２のマイクロオンを阻止するため、スキャンドライバの逆電流が減少され、消費電力が減少された。【選択図】図４
2017503217.tif 000002
【特許請求の範囲】
【請求項１】
逆位相を有する第１タイミングクロックラインの信号と第２タイミングクロックラインの信号を受信し、複数のカスケード構造を含み、前記カスケード構造は順次にスキャン信号を発生し、
前記カスケード構造は、
前記第１タイミングクロックラインに接続されたゲートを有し、開始信号線または前の前記カスケード構造のスキャン出力線に接続された第１トランジスタと、
前記第１トランジスタの出力端子に接続されたゲートを有し、第２タイミングクロックライン及び前記スキャン出力線に接続された第２トランジスタと、
前記第２トランジスタの出力端子に接続されたゲートを有し、電源高レベルＶＧＨに接続された第３トランジスタと、
前記第１タイミングクロックラインに接続されたゲートを有し、電源低レベルＶＧＬ及び第３トランジスタの出力端子に接続された第４トランジスタと、
前記第４トランジスタの出力端子及び第３トランジスタの出力端子に接続されたゲートを有し、電源高レベルＶＧＨ及びスキャン出力線に接続された第５トランジスタと、
前記第１トランジスタの出力端子と前記スキャン出力線の間に接続された第１コンデンサと、を含むスキャンドライバ。
【請求項２】
各カスケード構造は、さらに前記第１トランジスタの出力端子と固定電位の間に接続された第２コンデンサを含むことを特徴とする請求項１に記載のスキャンドライバ。
【請求項３】
前記固定電位は電源低レベルＶＧＬであることを特徴とする請求項２に記載のスキャンドライバ。
【請求項４】
前記固定電位は電源高レベルＶＧＨであることを特徴とする請求項２に記載のスキャンドライバ。
【請求項５】
奇数の前記カスケード構造は、第１クロック端子が前記第１タイミングクロックラインに接続され、第２クロック端子が前記第２タイミングクロックラインに接続され、偶数の前記カスケード構造は、第１クロック端子が前記第２タイミングクロックラインに接続し、第２クロック端子が前記第１タイミングクロックラインに接続されることを特徴とする請求項１に記載のスキャンドライバ。
【請求項６】
トランジスタは双方向ＰＭＯＳチューブまたは双方向Ｐ型薄膜電界効果トランジスタであることを特徴とする請求項１〜請求項５のいずれか一項に記載のスキャンドライバ。
【請求項７】
データケーブルとスキャン出力線に接続された画素配列と、
前記データケーブルにデータ信号を提供するデータドライバと、
スキャン出力線にスキャン信号を提供する請求項１〜請求項６のいずれか一項に記載のスキャンドライバと、
前記スキャンドライバにタイミング信号、電源高レベルＶＧＨ及び電源低レベルＶＧＬを提供するタイミング制御器と、を含む有機発光ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機発光管ディスプレイに関し、特にスキャンドライバの消費電力を減少できるスキャンドライバ及びこのスキャンドライバを使用した有機発光ディスプレイに関する。
【背景技術】
【０００２】
有機発光ディスプレイに使用された発光素子は有機発光ダイオード（Organic Light-Emitting Diode、ＯＬＥＤと略称する）である。従来の主流のフラットパネルディスプレイ技術の薄膜トランジスタ（Thin Film Transistor、ＴＦＴと略称する）液晶ディスプレイに比較して、ＯＬＥＤは高コントラスト、広視野角、低消費電力、より薄い体積などの長所があり、ＬＣＤに続いて次世代のプラットパネルディスプレイ技術になる見込みがあり、現在のフラットパネルディスプレイ技術の中に最も注目されている技術の一つである。
【０００３】
従来のスキャンドライバ回路は複数のトランジスタ、開始信号線ＩＮ、タイミングクロックラインＣＬＫ１、ＣＬＫ２、電源高レベルＶＧＨ及び電源低レベルＶＧＬからなる。タイミングクロックラインＣＬＫ１、ＣＬＫ２がホッピングする時、トランジスタに浮遊容量が存在しているので、この回路に微弱な逆電流が発生される。そのため、画面全体のＮ行が共に作動する時、何ミリアンペアひいてはより高い逆電流が発生され、画面表示ムラになり、消費電力が高くなる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術に存在しているスキャンドライバの消費電力が高すぎるという問題に対して、ＯＬＥＤディスプレイのスキャンドライバの逆電流を減少させる装置を提供する。
【課題を解決するための手段】
【０００５】
上記の技術的課題を解決するために、本発明に係るスキャンドライバは、逆位相を有する第１タイミングクロックラインの信号と第２タイミングクロックラインの信号を受信し、複数のカスケード構造を含み、カスケード構造は順次にスキャン信号を発生し、カスケード構造は、第１タイミングクロックラインに接続されたゲートを有し、開始信号線または前のカスケード構造のスキャン出力線に接続された第１トランジスタと、第１トランジスタの出力端子に接続されたゲートを有し、第２タイミングクロックライン及びスキャン出力線に接続された第２トランジスタと、第２トランジスタの出力端子に接続されたゲートを有し、電源高レベルＶＧＨに接続された第３トランジスタと、第１タイミングクロックラインに接続されたゲートを有し、電源低レベルＶＧＬ及び第３トランジスタの出力端子に接続された第４トランジスタと、第４トランジスタの出力端子及び第３トランジスタの出力端子に接続されたゲートを有し、電源高レベルＶＧＨ及びスキャン出力線に接続された第５トランジスタと、第１トランジスタの出力端子とスキャン出力線の間に接続された第１コンデンサと、を含む。
【０００６】
各カスケード構造は、さらに前記第１トランジスタの出力端子と固定電位の間に接続された第２コンデンサを含むことが好ましい。
【０００７】
固定電位は電源低レベルＶＧＬであることが好ましい。
【０００８】
固定電位は電源高レベルＶＧＨであることが好ましい。
【０００９】
奇数のカスケード構造は、第１クロック端子が第１タイミングクロックラインに接続され、第２クロック端子が第２タイミングクロックラインに接続され、偶数のカスケード構造は、第１クロック端子が第２タイミングクロックラインに接続し、第２クロック端子が第１タイミングクロックラインに接続されることが好ましい。
【００１０】
トランジスタは双方向ＰＭＯＳチューブまたは双方向Ｐ型薄膜電界効果トランジスタであることが好ましい。
【００１１】
本発明に係る有機発光ディスプレイは、さらに、データケーブルとスキャン出力線に接続された画素配列と、データケーブルにデータ信号を提供するデータドライバと、スキャン出力線にスキャン信号を提供するスキャンドライバと、スキャンドライバにタイミング信号、電源高レベルＶＧＨ及び電源低レベルＶＧＬを提供するタイミング制御器と、を含む。
【発明の効果】
【００１２】
本発明は下記の効果がある。Ｍ１の出力端子とスキャン出力線の間に第１コンデンサＣ１を追加することにより、第１コンデンサＣ１は、第２タイミングクロックラインがホッピングする時にＭ２のマイクロオンを阻止するため、スキャンドライバの逆電流が減少され、消費電力が減少され、画面の表示品質が改善された。
【図面の簡単な説明】
【００１３】
【図１】本発明の有機発光ディスプレイの実施例の回路図である。
【図２】有機発光ディスプレイの画素表示ユニットの回路図である。
【図３】本発明のスキャンドライバの回路図である。
【図４】図３のカスケード構造１の第１実施例の回路図である。
【図５】１フレーム内の図４のカスケード構造１の回路タイムチャートである。
【図６】図３のカスケード構造１の第２実施例の回路図である。
【図７】図３のカスケード構造１の第２実施例の回路図である。
【発明を実施するための形態】
【００１４】
図１は本発明の有機発光ディスプレイの実施例の回路図であり、図１に示すように、この有機発光ディスプレイは、データケーブルにデータ信号を提供するデータドライバ１１０と、スキャン出力線にスキャン信号を順次に提供するスキャンドライバ１１１と、スキャンドライバ１１１にタイミング信号、電源高レベルＶＧＨ及び電源低レベルＶＧＬを提供するタイミング制御器１１２と、複数の画素の表示ユニット１１３を含む。スキャンドライバ回路は順次に表示パネルに提供されるスキャン信号を発生し、表示パネルの画素を駆動する機能を有する。
【００１５】
図２は有機発光ディプレイの画素表示ユニットの回路図である。図２に示すように、この画素回路は、トランジスタＴ１、トランジスタＴ２、コンデンサＣ０を含む。トランジスタＴ１のゲートはスキャンドライバのスキャン出力線に接続され、トランジスタＴ１のソースはデータドライバのデータケーブルに接続される。コンデンサＣ０は一端が固定電源に接続され、他端がトランジスタＴ１のドレインに接続される。トランジスタＴ２はゲートがトランジスタＴ１のドレインに接続され、ソースが固定電源に接続される、ドレインがＯＬＥＤに接続される。
【００１６】
この回路の作動原理は、スキャンドライバがスキャン出力線によってトランジスタＴ１にスキャン信号を提供し、データドライバがトランジスタＴ１にデータ信号を提供し、トランジスタＴ１がオンされると、データ電圧がトランジスタＴ２のゲートに伝送され、ＴＦＴトランジスタＴ２で相応な電流が発生され、ＯＬＥＤへ流れて、ＯＬＥＤを発光させることである。
【００１７】
スキャンドライバ１１１は以下の実施例に係るスキャンドライバを採用する。
【００１８】
図３は本発明のスキャンドライバの回路図であり、図３に示すように、スキャンドライバは、複数のカスケード構造を含み、各カスケード構造はいずれも逆位相を有するタイミングクロックラインＣＬＫ１、ＣＬＫ２に接続され、各カスケード構造は、順次に出力信号、即ちスキャン信号を発生し、スキャン出力線Ｓ１〜ＳＮに提供する。
【００１９】
奇数のカスケード構造は、第１クロック端子が第１タイミングクロックラインに接続され、第２クロック端子が第２タイミングクロックラインに接続され、偶数のカスケード構造は、第１クロック端子が第２タイミングクロックラインに接続し、第２クロック端子が第１タイミングクロックラインに接続されることが好ましい。
【００２０】
あるいは、奇数のカスケード構造は、第１クロック端子が第２タイミングクロックラインに接続され、第２クロック端子が第１タイミングクロックラインに接続され、偶数のカスケード構造は、第１クロック端子が第１タイミングクロックラインに接続し、第２クロック端子が第２タイミングクロックラインに接続される。
【実施例１】
【００２１】
図４は図３のカスケード構造１の第１実施例の回路図であり、図４に示すように、カスケード構造１は、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５、第１コンデンサＣ１、開始信号線ＩＮ、第１タイミングクロックラインＣＬＫ１、第２タイミングクロックラインＣＬＫ２、電源高レベルＶＧＨ及び電源低レベルＶＧＬを含む。
【００２２】
その中に、第１トランジスタＭ１のゲートが第１タイミングクロックラインＣＬＫ１に接続され、第１トランジスタＭ１のソースが開始信号線ＩＮに接続され、ドレインが第２トランジスタＭ２のゲートに接続される。第２トランジスタＭ２のソースが第２タイミングブロックラインＣＬＫ２に接続され、ドレインがスキャン出力線に接続される。第３トランジスタＭ３のゲートが第２トランジスタのドレインに接続され、ソースが電源高レベルＶＧＨに接続され、ドレインが第４トランジスタＭ４のソースに接続される。第４トランジスタＭ４のゲートが第１タイミングブロックラインＣＬＫ１に接続され、ソースが第３トランジスタＭ３のドレインに接続され、第４トランジスタＭ４のドレインが電源低レベルＶＧＬに接続される。第５トランジスタＭ５のゲートが第４トランジスタＭ４のソースに接続され、第５トランジスタＭ５のソースが電源高レベルＶＧＨに接続され、第５トランジスタＭ５のドレインがスキャン出力線に接続される。第１コンデンサＣ１は、一端が第１トランジスタＭ１のドレインに接続され、他端がスキャン出力線に接続される。
【００２３】
トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５は双方向ＰＭＯＳチューブまたは双方向Ｐ型薄膜電界効果トランジスタを採用し、そのソースとドレインが交換可能であることが好ましい。
【００２４】
図５は１フレーム内の図４のカスケード構造１の回路タイムチャートであり、図５に示すように、ＩＮは開始信号線のタイムチャートであり、ＣＬＫ１は第１タイミングクロックラインのタイムチャートであり、ＣＬＫ２は第２タイミングクロックラインのタイムチャートであり、Ｎ１はトランジスタＭ１の出力端子のタイムチャートであり、Ｓ１〜ＳＮはそれぞれにカスケード構造１〜カスケード構造ｎのスキャン出力線のタイムチャートである。カスケード構造１の回路の作動原理は、下記のようである。
【００２５】
開始信号線ＩＮ信号が低レベルにホッピングされ、第１タイミングクロックラインＣＬＫ１が低レベルになり、第２タイミングクロックラインＣＬＫ２が高レベルになる場合、第１トランジスタＭ１がオンされ、その出力電圧Ｎ１が電源低レベルＶＧＬ＋Ｖｔｈ（Ｖｔｈが第１トランジスタＭ１の閾値電圧絶対値である）になる。コンデンサＣ１が充電される。第２トランジスタＭ２のゲートが低レベルになり、ソースが高レベルになるため、第２トランジスタＭ２がオンされることで、スキャン出力線Ｓ１が高レベルを出力する。同時に、第１タイミングクロックラインＣＬＫ１が低レベルになり、第４トランジスタＭ４もオンされ、第５トランジスタＭ５のゲートに低レベルを出力して、第５トランジスタＭ５がオンされるため、第５トランジスタＭ５がスキャン出力線Ｓ１に電源高レベルＶＧＨを出力する。
【００２６】
開始信号線ＩＮ信号が高レベルにホッピングされ、第１タイミングクロックラインＣＬＫ１が高レベルになり、第２タイミングクロックラインＣＬＫ２が低レベルになる場合、第１トランジスタＭ１がオフされる。第２タイミングクロックラインＣＬＫ２が高レベルになる場合、出力電圧Ｎ１は、コンデンサＣ１の放電により一応電源低レベルＶＧＬ＋Ｖｔｈ（Ｖｔｈが第１トランジスタＭ１の閾値電圧絶対値である）に維持され、第２トランジスタＭ２がオン状態を保持する。第２タイミングクロックラインＣＬＫ２が高レベルから低レベルになると、コンデンサＣ１の結合作用により出力電圧Ｎ１端子側の電圧は電源低レベルＶＧＬ＋Ｖｔｈから２ＶＧＬ＋Ｖｔｈ（Ｖｔｈが第１トランジスタＭ１の閾値電圧絶対値である）に下がり、第２トランジスタＭ２が依然にオン状態を保持するため、第２トランジスタＭ２のドレインがスキャン出力線Ｓ１に低レベルを出力する。第３トランジスタＭ３のゲートが低レベルになり、ソースが電源高レベルＶＧＨになるため、第３トランジスタＭ３がオンされ、高レベルを出力する。そのため、第５トランジスタＭ５のゲートが高レベルになり、オフされる。これにより、スキャン出力線Ｓ１が安定の低レベルを出力するように保持できる。
【００２７】
開始信号線ＩＮが高レベルを継続的に保持し、第１タイミングクロックラインＣＬＫ１が低レベルになり、第２タイミングクロックラインＣＬＫ２が高レベルになる場合、第１トランジスタＭ１がオンされ、出力電圧Ｎ１端子が高レベルになり、コンデンサＣ１が再び充電される。第２トランジスタＭ２のゲートが高レベルになり、オフされる。だが、第４トランジスタＭ４は第１タイミングクロックラインＣＬＫ１が低レベルになることでオンされ、第５トランジスタＭ５のゲートに低レベルを出力する。第５トランジスタＭ５がオンされ、スキャン出力線Ｓ１に電源高レベルＶＧＨを出力する。第１タイミングクロックラインＣＬＫ１が高レベル、第２タイミングクロックラインＣＬＫ２が低レベルになると、第１トランジスタＭ１がオフされ、出力電圧Ｎ１端子が高レベルを保持するため、第２トランジスタＭ２もオフされる。また、コンデンサＣ１の放電により第２トランジスタＭ２のマイクロオンが阻止された。第１タイミングクロックラインＣＬＫ１が高レベルになり、第４トランジスタＭ４がオフされる。第４トランジスタＭ４のドレインが低レベルを保持するため、第５トランジスタＭ５が継続的にオン状態を保持し、スキャン出力線Ｓ１が継続的に高レベルを出力する。
【００２８】
これにより、開始信号線ＩＮが１フレーム内に高レベルを保持すると、スキャン出力線Ｓ１が継続的に高レベルを出力する。
【００２９】
コンデンサＣ１が存在しないと、第１タイミングクロックラインＣＬＫ１が高レベルになった後、第１トランジスタＭ１がオフされ、出力電圧Ｎ１端子側の電圧が速く下がる。第２トランジスタＭ２に浮遊容量があるため、第２タイミングクロックラインＣＬＫ２が高レベルから低レベルになる期間、第２トランジスタＭ２がマイクロオンされ、第５トランジスタＭ５がもともとオンされたので、電源高レベルＶＧＨからＯＵＴ端子まで、さらにＯＵＴ端子から第２タイミングクロックラインＣＬＫ２までの逆電流が発生される。複数のカスケード構造が共に作動すると、何ミリアンベアひいてはより高い逆電流が発生され、第２タイミングクロックラインＣＬＫ２と第１タイミングクロックラインＣＬＫ１の低電位が高くなり、スキャンドライバの消費電力が過大になり、画面表示ムラになって、画面の表示品質に劣悪な影響を与える。
【００３０】
コンデンサＣ１が存在していると、第１トランジスタＭ１がオフされた後、コンデンサＣ１が出力電圧Ｎ１端子の元の高電位を維持できるため、第２トランジスタＭ２がマイクロオンされることが阻止され、スキャンドライバの消費電力を減少させ、画面の表示品質が改善された。
【００３１】
トランジスタは双方向ＰＭＯＳチューブまたは双方向Ｐ型薄膜電界効果トランジスタであることが好ましい。
【００３２】
同様に、カスケード構造２〜カスケード構造ｎは順次に前のカスケード構造のスキャン出力線の信号を受信し、そのタイムチャートは図５に示すような状況にホッピングされる。
【００３３】
本実施例の技術案に、第１トランジスタＭ１の出力端子とスキャン出力線の間に第１コンデンサＣ１を追加することにより、第１コンデンサＣ１は、第２タイミングクロックラインがホッピングする時に第２トランジスタＭ２のマイクロオンを阻止するため、スキャンドライバの逆電流が減少され、消費電力が減少され、画面の表示品質が改善された。
【実施例２】
【００３４】
図６は図３のカスケード構造１の第２実施例の回路図であり、この回路は、さらに第１トランジスタＭ１の出力端子と固定電位の間に接続された第２コンデンサＣ２を含む。
【００３５】
この固定電位は電源低レベルＶＧＬである。
【００３６】
本実施例の技術案に、第２コンデンサＣ２は、さらに出力電圧Ｎ１端子の電圧を安定的に保持し、第１コンデンサＣ１の電圧差を最小にし、リーク電流量を最少にすることができる。
【実施例３】
【００３７】
図７は図３のカスケード構造１の第３実施例の回路図であり、この回路はさらに第１トランジスタＭ１の出力端子と固定電位の間に接続された第２コンデンサＣ２を含む。
【００３８】
この固定電位は電源高レベルＶＧＨである。
【００３９】
本実施例の技術案に、第２コンデンサＣ２は、さらに出力電圧Ｎ１端子の電圧を安定的に保持し、第１コンデンサＣ１の電圧差を最小にし、リーク電流量を最少にすることができる。
【実施例４】
【００４０】
本発明の有機発光ディスプレイのもう一つの実施例に、この有機発光ディスプレイは、データケーブルにデータ信号を提供するデータドライバと、スキャン出力線にスキャン信号を順次に提供するスキャンドライバと、スキャンドライバにタイミング信号、電源高レベルＶＧＨ及び電源低レベルＶＧＬを提供するタイミング制御器と、複数の画素の表示ユニットを含む。スキャンドライバ回路は順次に表示パネルに提供されるスキャン信号を発生し、表示パネルの画素を駆動する機能を有する。
【００４１】
その中に、スキャンドライバは、複数のカスケード構造を含み、各カスケード構造はいずれも逆位相を有するタイミングクロックラインＣＬＫ１、ＣＬＫ２に接続され、各カスケード構造は、順次に出力信号、即ちスキャン信号を発生し、スキャン出力線Ｓ１〜ＳＮに提供する。
【００４２】
その中に、各カスケード構造は、具体的に第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５、第１コンデンサＣ１、開始信号線ＩＮ、第１タイミングクロックラインＣＬＫ１、第２タイミングクロックラインＣＬＫ２、電源高レベルＶＧＨ及び電源低レベルＶＧＬを含む。
【００４３】
奇数のカスケード構造の第１クロック端子が第１タイミングクロックラインに接続され、第２クロック端子が第２タイミングクロックラインに接続され、偶数のカスケード構造の第１クロック端子が第２タイミングクロックラインに接続し、第２クロック端子が第１タイミングクロックラインに接続されることが好ましい。
【００４４】
トランジスタは双方向ＰＭＯＳチューブまたは双方向Ｐ型薄膜電界効果トランジスタであることが好ましい。
【００４５】
具体的な回路構造は上記の実施例と同じであり、ここで説明が省略される。
【００４６】
本実施例の技術案に、第１トランジスタＭ１の出力端子とスキャン出力線の間に第１コンデンサＣ１を追加することにより、第１コンデンサＣ１は、第２タイミングクロックラインがホッピングする時に第２トランジスタＭ２のマイクロオンを阻止するため、スキャンドライバの逆電流が減少され、消費電力が減少され、画面の表示品質が改善された。
【実施例５】
【００４７】
本発明の有機発光ディスプレイのもう一つの実施例に、この有機発光ディスプレイは、データケーブルにデータ信号を提供するデータドライバと、スキャン出力線にスキャン信号を順次に提供するスキャンドライバと、スキャンドライバにタイミング信号、電源高レベルＶＧＨ及び電源低レベルＶＧＬを提供するタイミング制御器と、複数の画素の表示ユニットを含む。スキャンドライバ回路は順次に表示パネルに提供されるスキャン信号を発生し、表示パネルの画素を駆動する機能を有する。
【００４８】
その中に、スキャンドライバは、複数のカスケード構造を含み、各カスケード構造はいずれも逆位相を有するタイミングクロックラインＣＬＫ１、ＣＬＫ２に接続され、各カスケード構造は、順次に出力信号、即ちスキャン信号を発生し、スキャン出力線Ｓ１〜ＳＮに提供する。
【００４９】
その中に、各カスケード構造は、具体的に第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５、第１コンデンサＣ１、開始信号線ＩＮ、第１タイミングクロックラインＣＬＫ１、第２タイミングクロックラインＣＬＫ２、電源高レベルＶＧＨ及び電源低レベルＶＧＬを含む。この回路は、さらに第１トランジスタＭ１の出力端子と固定電位の間に接続された第２コンデンサＣ２を含む。この固定電位は電源低レベルＶＧＬである。
【００５０】
具体的な回路構造は上記の実施例と同じであり、ここで説明が省略される。
【００５１】
本実施例の技術案に、第２コンデンサＣ２は、さらに出力電圧Ｎ１端子の電圧を安定的に保持し、第１コンデンサＣ１の電圧差を最小にし、リーク電流量を最少にすることができる。
【実施例６】
【００５２】
本発明の有機発光ディスプレイのもう一つの実施例に、この有機発光ディスプレイは、データケーブルにデータ信号を提供するデータドライバと、スキャン出力線にスキャン信号を順次に提供するスキャンドライバと、スキャンドライバにタイミング信号、電源高レベルＶＧＨ及び電源低レベルＶＧＬを提供するタイミング制御器と、複数の画素の表示ユニットを含む。スキャンドライバ回路は順次に表示パネルに提供されるスキャン信号を発生し、表示パネルの画素を駆動する機能を有する。
【００５３】
その中に、スキャンドライバは、複数のカスケード構造を含み、各カスケード構造はいずれも逆位相を有するタイミングクロックラインＣＬＫ１、ＣＬＫ２に接続され、各カスケード構造は、順次に出力信号、即ちスキャン信号を発生し、スキャン出力線Ｓ１〜ＳＮに提供する。
【００５４】
その中に、各カスケード構造は、具体的に第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５、第１コンデンサＣ１、開始信号線ＩＮ、第１タイミングクロックラインＣＬＫ１、第２タイミングクロックラインＣＬＫ２、電源高レベルＶＧＨ及び電源低レベルＶＧＬを含む。この回路は、さらに第１トランジスタＭ１の出力端子と固定電位の間に接続された第２コンデンサＣ２を含む。この固定電位は電源高レベルＶＧＨである。
【００５５】
具体的な回路構造は上記の実施例と同じであり、ここで説明が省略される。
【００５６】
本実施例の技術案に、第２コンデンサＣ２は、さらに出力電圧Ｎ１端子の電圧を安定的に保持し、第１コンデンサＣ１の電圧差を最小にし、リーク電流量を最少にすることができる。
【００５７】
ここで下記のことを説明すべきである。即ち、以上の実施例は本発明を説明するためのものに過ぎず、限定するものではなく、本発明は上記の例に限定されず、本発明の主旨と範囲を逸脱しない技術案及びその改良はすべて本発明の請求の範囲に含まれている。
【図１】
2017503217.tif 000003
【図２】
2017503217.tif 000004
【図３】
2017503217.tif 000005
【図４】
2017503217.tif 000006
【図５】
2017503217.tif 000007
【図６】
2017503217.tif 000008
【図７】
2017503217.tif 000009
【国際調査報告】
2017503217.tif 000010
2017503217.tif 000011
2017503217.tif 000012
2017503217.tif 000013
2017503217.tif 000014
2017503217.tif 000015