(57)【要約】  演算増幅器は、差動入力信号１８、２０を受信して増幅することによって第一差動出力信号２２、２４を提供するように設けられた第一差動対トランジスタ８、１０を備えた第一増幅段４と、第一差動出力信号２２、２４を受信して増幅することによって第二差動出力信号３８、４０を提供するように設けられた第二差動対トランジスタ２６、２８を備えた第二増幅段６と、を備える。【選択図】図１
2017538364.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号を受信して増幅することによって第一差動出力信号を提供するように設けられた第一差動対トランジスタを備えた第一の増幅段と、
前記第一差動出力信号を受信して増幅することによって第二差動出力信号を提供するように設けられた第二差動対トランジスタを備えた第二増幅段と、を備える
ことを特徴とする演算増幅器。
【請求項２】
前記第二増幅段は、追加の極を前記演算増幅器の伝達関数に発生させるように設けられた一つ以上のコンポーネントを備える
ことを特徴とする、請求項１に記載の演算増幅器。
【請求項３】
前記第二増幅段が、少なくとも一つのコンデンサを備えた受動部を備える
ことを特徴とする、請求項１または２に記載の演算増幅器。
【請求項４】
前記第一増幅段または前記第二増幅段のいずれかは、または両方とも、ロングテール対トランジスタ構成を備える
ことを特徴とする、請求項１乃至請求項３のいずれかに記載の演算増幅器。
【請求項５】
前記ロングテール対トランジスタ構成は、テールトランジスタを備える
ことを特徴とする、請求項４に記載の演算増幅器。
【請求項６】
前記第一増幅段および前記第二増幅段のいずれかは、または両方とも、抵抗を通して電源に接続される
ことを特徴とする、請求項１乃至請求項５のいずれかに記載の演算増幅器。
【請求項７】
前記第一差動出力信号および前記第二差動出力信号の少なくともいずれかの同相電圧は、前記第一増幅段および前記第二増幅段のいずれかのトポロジを反映する複製回路によって制御される
ことを特徴とする、請求項１乃至請求項６のいずれかに記載の演算増幅器。
【請求項８】
前記複製回路は、前記第一増幅段および前記第二増幅段を含む複数の増幅段における前記同相電圧を制御する
ことを特徴とする、請求項７に記載の演算増幅器。
【請求項９】
前記第一増幅段の前記トランジスタは、前記第二増幅段の前記トランジスタとは異なる
ことを特徴とする、請求項１乃至請求項８のいずれかに記載の演算増幅器。
【請求項１０】
前記第一増幅段および前記第二増幅段は、複数の抵抗を備えており、前記第一増幅段の複数の前記抵抗は、前記第二増幅段の複数の前記抵抗とは異なる
ことを特徴とする、請求項１乃至請求項９のいずれかに記載の演算増幅器。
【請求項１１】
完全差動増幅器として構成される
ことを特徴とする、請求項１乃至請求項１０のいずれかに記載の演算増幅器。
【請求項１２】
複数の電界効果トランジスタを備える
ことを特徴とする、請求項１乃至請求項１１のいずれかに記載の演算増幅器。
【請求項１３】
請求項１乃至請求項１２のいずれかに記載の演算増幅器を備える、電池式集積回路。
【請求項１４】
差動入力信号を受信して増幅することによって第一差動出力信号を提供するように設けられた第一差動対トランジスタを備えた第一増幅段と、
前記第一差動出力信号を受信して増幅することによって第二差動出力信号を提供するように設けられた第二差動対トランジスタを備えた第二増幅段と、を備えた演算増幅器を備える
ことを特徴とする、能動ＲＣフィルタ。
【請求項１５】
前記演算増幅器は、請求項１乃至請求項１２のいずれかの特徴を備える
ことを特徴とする、請求項１４に記載の能動ＲＣフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器、特に、能動抵抗コンデンサ（ＲＣ）フィルタに使用するのに適したものに関する。
【背景技術】
【０００２】
通常、演算増幅器つまりオペアンプに実装される能動ＲＣフィルタは、特に、集積回路に実装されるときに、一般にアナログフィルタとして使用される。そのようなフィルタは、一般的に、優れた線形性を示し、大振幅をもつ信号に利用される。しかしながら、これらのフィルタは、多くの場合、オペアンプに伴う固有の伝搬遅延が存在するので、性能が制限される。
【０００３】
オペアンプを安定させるために、多くの場合、周波数補償として公知の技術が使用されている。周波数補償は、フィードバックを使用することによって、次の最高周波数の極に関係付けられた周波数よりも少しだけ低い周波数において支配極をシステムの伝達関数に導入する。この支配極は、入力周波数が既存の極の周波数に近いときに既存の極が大きな振動およびシステムの不安定さを引き起こさないユニティ利得まで増幅器の利得を低減するように作用する。しかしながら、この周波数補償技術は、信号がデバイスを通過して伝搬するときに受ける遅延に影響を及ぼす。
【０００４】
フィードバックループは、かなりの電力を必要とする傾向もあるので、電池式のポータブルデバイスなどの低電力用途には適さない。そのような増幅器は、増幅器が飽和状態になると発生する長い起動時間および長い復旧期間という問題も抱える。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、代替的手法の提供を試みるものである。
【課題を解決するための手段】
【０００６】
本発明は、第一の態様からみると、
差動入力信号を受信して増幅することによって第一差動出力信号を提供するように設けられた第一差動対トランジスタを備えた第一増幅段と、
前記第一差動出力信号を受信して増幅することによって第二差動出力信号を提供するように設けられた第二差動対トランジスタを備えた第二増幅段と、を備える演算増幅器を提供する。
【０００７】
したがって、本発明は、固有の利得および帯域幅特性を各々が有するカスケード接続された増幅段を備え、能動ＲＣフィルタに使用するのに特に適した演算増幅器を提供することが当業者であれば理解できるであろう。この演算増幅器は、伝搬遅延が少ない能動ＲＣフィルタを提供することができ、所望の伝達関数および低電力要求を実現できるので好都合である。この設置によって、従来の演算増幅器を用いた能動ＲＣフィルタを実装する場合に必要となる同相フィードバックもなくすことができるので、このようなフィルタは、既存のフィルタを用いた場合に予期されるよりも速く、クリッピング（すなわち、入力信号が最大出力振幅よりも大きい振幅に増幅したとき）から復旧し起動することができるので好都合である。
【０００８】
本発明に係り記載されるカスケード接続差動対は、利得の低減につながり、増幅段の各々が９０度の位相シフトを発生させるので二つの差動対をカスケード接続すると１８０度の位相シフトとなり結果として望ましくないフィードバックが行われる可能性があるので、通常は、システムが不安定になるリスクが予期されることから、当技術分野においてよく使われる技術ではない。しかしながら、出願人は、能動ＲＣフィルタ用途を再検討する中で、高利得が常に必須ではないことを認識するに至った。出願人は、さらに、いくつかの状況において、潜在的な不安定性に対処できるかそれに耐えることができることを認識するに至った。したがって、出願人は、前述の欠点があり得るにもかかわらず、本発明に伴う利益が、特に、伝搬遅延が少なくなり消費電力も低くなる可能性に関して、これらの欠点に勝ることを理解するに至った。
【０００９】
本発明に従う構成は、演算増幅器を最小限のコンポーネントで実装できるので、集積回路上に当該演算増幅器を組み立てるのに必要な物理的面積を減少することができ好都合である。本発明は、動作するのに大量の電力を必要としないコンポーネントの使用も可能になる。
【００１０】
一連の実施形態において、前記第二増幅段は、追加の極を前記演算増幅器の伝達関数に発生させるように設けられた一つ以上のコンポーネントを備える。出願人は、この周波数補償を前記第二差動対に追加し、極同士の間を「広げ」重ならないことを保証することによって、補償がない場合の前記第二差動対と関係付けられた、最低周波数極の周波数をより低くできることを理解するに至った。いくつかの一連の実施形態において、第二増幅段は、少なくとも一つのコンデンサを備えた受動部を備える。前記コンデンサは、周波数依存インピーダンスを有するので、前記第一増幅段と関係付けられた最低周波数極よりも低い周波数で極を発生させることが望ましい。前記コンデンサは、前記第二増幅段の帯域幅を減少させるが、安定性は増加する。前記受動部は、単一のコンデンサを備えてもよいし、状況次第で、より複雑な受動回路網を使用することが好都合である場合がある。前記受動部は、リード・ラグ補償を行い、新たに発生させた極よりも低い周波数で利得をゼロにしてもよい。前記受動部は、第二増幅段に、集積回路上に収容するのに要する追加面積を正当化することができる、追加の帯域幅をもたせることができる。受動回路網は、例えば、コンデンサと直列に抵抗を、または、あるコンデンサと並列に別のコンデンサおよび抵抗を備えてもよい。
【００１１】
いくつかの一連の実施形態において、前記第一増幅段および前記第二増幅段のいずれかは、または両方とも、ロングテール対トランジスタ構成を備える。それ自体が当技術分野において公知のロングテール対トランジスタ構成を利用することによって、少なくとも一つの差動増幅段を提供することは好都合である。ロングテール対増幅器は、通常、エミッタ同士（バイポーラ接合トランジスタまたはＢＪＴの場合）またはソース同士（電界効果トランジスタまたはＦＥＴの場合）が接続され、その後、定電流源として作用するテール抵抗を介して接地または負電源の回路線に接続されるように構成された、差動対トランジスタからなる。差動対トランジスタのいずれかは、または両方とも、一つ以上の電流源を介して接地または負電源の回路線に接続されてもよい。しかしながら、いくつかの一連の実施形態において、前記ロングテール対トランジスタ構成（単数、複数可）は、テールトランジスタを備える。出願人は、テールトランジスタを用いればロングテール対を通過する電流を制御できるので、ロングテール対の出力に存在する任意の同相電圧をある程度は制御できることから、状況次第でテール抵抗の代わりにテールトランジスタを利用することが好都合であると理解するに至った。
【００１２】
前記第一増幅段は、負荷を介して電源電圧に接続されてもよい。従来の差動増幅器構成では、前述の負荷は、一般的に、トランジスタを備える能動負荷である。しかしながら、出願人は、状況次第でトランジスタを抵抗に置き換えることが好都合であると理解するに至った。この行為は、抵抗が利得および駆動強度を低減するので、増幅器構成において一般的ではないであろう。しかしながら、フィルタ用途における回路の使用を再検討する中で、高利得は必須ではなく、固定抵抗によって、制御された電流と前記第一増幅段の出力に存在する同相電圧との間が線形関係になると判明した。したがって、いくつかの一連の実施形態において、前記第一増幅段および前記第二増幅段のいずれかは、または両方とも、抵抗を通して電源に接続される。
【００１３】
一連の実施形態によれば、フィードバックを使用せずに増幅段の出力に存在する同相電圧を制御するには、同相電圧の局所複製を有することが望ましい。複製回路は、複製するように設計された回路のコンポーネントと同様に（ただし、同一とは限らない）設けられたコンポーネントを備え、増幅段に存在する同相出力電圧を前記増幅段の外部に発生させ前記同相出力電圧を所望のレベルにするフィードフォワード制御を行うことができるようにする。この複製回路は、できれば必要な電流を低減するために縮小したコンポーネントを使用して、多数の増幅段における同相電圧を同時に制御することができる。いくつかの一連の実施形態において、前記第一差動出力信号および前記第二差動出力信号の少なくともいずれかの同相電圧は、前記第一増幅段および前記第二増幅段のいずれかのトポロジを反映する複製回路によって制御される。一連の実施形態において、前記複製回路は、前記第一増幅段および前記第二増幅段を含む複数の増幅段における前記同相電圧を制御する。
【００１４】
いくつかの一連の実施形態において、前記第一増幅段の前記トランジスタは、前記第二増幅段の前記トランジスタとは異なる。
【００１５】
いくつかの一連の実施形態において、前記第一増幅段および前記第二増幅段は、複数の抵抗を備える。いくつかの別の一連の実施形態では、前記第一増幅段の複数の前記抵抗は、前記第二増幅段の複数の前記抵抗とは異なる。
【００１６】
差動増幅器を構成する多くの手法がある。一例ではシングルエンド出力が提供されるが、該出力は、二つの入力信号間の差異を増幅したものであり、所定値、多くの場合、接地に対して相対的な値である。これは、当技術分野においてシングルエンド増幅器として公知である。しかしながら、多くの場合、該出力は二つの入力信号間の差異を増幅したものであるが、所定ではない値の前後を変動するような差動増幅器を構成することが望ましい。これは、当技術分野において完全差動増幅器として公知である。完全差動増幅器は、多くの場合、次に後続の差動対へのダブルエンド入力として使用される該増幅器のダブルエンド出力を出力できるので、有用である。完全差動増幅器は、シングルエンド増幅器の場合に同様の利得を提供するのに必要となる電流ミラーなどの追加回路を必要とせずに、シングルエンド増幅器の２倍の利得を提供することもできる。いくつかの一連の実施形態において、演算増幅器ＲＣフィルタは、完全差動増幅器として構成される。
【００１７】
半導体デバイスの製作に使用できる多くの異なるトランジスタ技術がある。しかしながら、低電力用途では、電界効果トランジスタ（ＦＥＴ）が、低電流動作要件の理由から最も適切な技術である。いくつかの一連の実施形態において、前記差動増幅器は、電界効果トランジスタを備える。したがって、本発明は、第二の態様からみると、前述のような演算増幅器を実装する電池式集積回路を提供する。
【００１８】
当業者は、本発明の演算増幅器が、伝搬遅延および消費電力の両方を最小にすることが重要である能動ＲＣフィルタにおいて使用するのに特に適することを理解するであろう。したがって、本発明は、第三の態様からみると、
差動入力信号を受信して増幅することによって第一差動出力信号を提供するように設けられた第一差動対トランジスタを備えた第一増幅段と、
前記第一差動出力信号を受信して増幅することによって第二差動出力信号を提供するように設けられた第二差動対トランジスタを備えた第二増幅段と、を備えた演算増幅器を備える能動ＲＣフィルタを提供する。
【００１９】
フィルタなるものを使用することによって、デジタルパケット無線受信機などの無線受信機において受信信号をフィルタリングすることができる。当業者であれば、このようなフィルタが、所望のフィルタリング伝達関数を有する前記能動ＲＣフィルタを提供するように設けられた抵抗および／または受動コンポーネントの回路網を備えることを理解するであろう。例えば、前記演算増幅器には、少なくとも一つのコンデンサが前記第一増幅段の入力と前記第二増幅段の出力との間に接続されてもよい。
【００２０】
次に、以下の添付の図面を参照しながら、ほんの一例として本発明の実施形態を説明する。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一の代表的な実施形態の回路図である。
【図２】本発明の第二の代表的な実施形態の回路図である。
【発明を実施するための形態】
【００２２】
図１は、能動ＲＣフィルタに使用する、本発明に係る演算増幅器２の第一の代表的な実施形態の回路図を示す。演算増幅器２は、第一増幅段４と、第二増幅段６と、を備える。
【００２３】
第一増幅段４は、差動対であるＮチャネル電界効果トランジスタ８、１０と、テールトランジスタ１２と、を備えた、ロングテール対トランジスタ構成を備える。差動対トランジスタ８、１０は、それぞれのソースリード線を介して接続され、テールトランジスタ１２を介して接地４４に接続される。各々の差動対トランジスタ８、１０は、ドレインリード線によって、抵抗１４、１６を介し正電源４２にも接続される。
【００２４】
第二増幅段６も、差動対であるＮチャネル電界効果トランジスタ２６、２８と、テールトランジスタ３０と、を備えた、ロングテール対トランジスタ構成を備える。差動対トランジスタ２６、２８は、それぞれのソースリード線を介して接続され、テールトランジスタ３０を介して接地４４に接続される。各々の差動対トランジスタ２６、２８は、ドレインリード線によって、抵抗３２、３４を介し正電源４２にも接続される。トランジスタ２６、２８のドレインリード線は、コンデンサ３６を介して互いに接続される。
【００２５】
差動入力１８、２０が差動対トランジスタ８、１０の各々のゲートリード線に印加されると差動対を駆動し、当業者にはいわば公知である手法で、増幅された差動出力２２、２４を生成する。この差動出力２２、２４は、次に、第二増幅段６への入力として供給される。
【００２６】
第二増幅段６への差動入力２２、２４は、差動対トランジスタ２６、２８の各々のゲートリード線に印加されると、同様にして差動対を駆動し、増幅された差動出力３８、４０を生成する。コンデンサ３６は、第二増幅段６にローパスフィルタとしての伝達関数を提供するように作用する。周波数が増大するにつれてコンデンサ３６のインピーダンスが減少し、第二差動出力信号３８、４０の振幅が減少する。
【００２７】
テールトランジスタ１２、３０は、定電流源として作用する。テールトランジスタ１２、３０の各々のソースリード線は接地４４に接続され、それぞれのゲートリードはバイアス電圧４６に接続される。このバイアス電圧４６は、増幅段４、６の各々を通って流れる電流を変化させることができるように可変である。この電流によって、抵抗１４、１６、３２、３４の結果として増幅段４、６の各々の出力２２、２４、３８、４０に存在する同相電圧が決まる。
【００２８】
カスケード接続増幅段は、差動信号入力が第一増幅段４によって最初に増幅されることによって、増幅された差動出力信号を生成するように動作する。増幅された差動出力信号は、差動入力信号と同じ周波数および同じ一般波形を有するが、振幅は、所定のファクタまたは利得によって増減する。利得を乗じた振幅が（主として電源に影響される）第一増幅段の最大出力振幅を超過するほど差動信号入力の振幅が過度に大きい場合には、クリッピングが発生し、結果として生じる、この限界値を超過するすべての出力振幅は、本来の振幅ではなくその限界値で出力される結果、波形の上部が「切り取られる」。入力信号振幅が出力振幅限界を超過する増幅信号を生じないレベルに戻るとすぐに、出力信号は、差動入力信号の波形を辿る状態に戻る。
【００２９】
前述の信号は次に第二増幅段６に入力され、第二増幅段６は、増幅された差動出力信号をフィルタリングすることによって、フィルタリングされ増幅された差動出力信号を生成する。第二増幅段は、特定の範囲内の信号は別の周波数範囲内の信号よりも大きい振幅を有するように、第一増幅段からの増幅された差動出力信号をある係数または利得で増減し、信号の周波数に依存する振幅を有する、フィルタリングされ増幅された出力信号を生成する。
【００３０】
図２は、能動ＲＣフィルタ１００内に実装された、本発明の第二の代表的な実施形態の回路図を示す。能動ＲＣフィルタ１００は、前述の図１を参照しながら記載した四つの演算増幅器２Ａ、２Ｂ、２Ｃ、２Ｄを備える。
【００３１】
能動ＲＣフィルタ１００は、二つの入力端子１０２、１０４にわたる差動入力を受け入れ、二つの出力端子１０６、１０８にわたる差動出力を提供する４次リープフロッグフィルタを実装する。一連の抵抗およびコンデンサは、演算増幅器２Ａ、２Ｂ、２Ｃ、２Ｄの周囲でフィードバックループを提供することによって所望のフィルタ伝達関数を提供するように設けられる。これは一つのフィルタトポロジにすぎず、本発明の範囲内において多くの変更および変形が可能であることが当業者であれば理解できるであろう。
【００３２】
したがって、カスケード接続増幅段を備えた、能動ＲＣフィルタ内で使用するのに特に適した演算増幅器について記載されたことがわかるであろう。特定の実施形態について詳細に記載したが、本発明の範囲内において多くの変更および変形が可能である。
【図１】
2017538364.tif 000003
【図２】
2017538364.tif 000004
【国際調査報告】
2017538364.tif 000005
2017538364.tif 000006
2017538364.tif 000007