(57)【要約】  基板上に少なくとも１つの受動構造体をビルドアップ工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、前記少なくとも１つの受動構造体上及び前記１つまたは複数の集積回路チップ上にモールディングコンパウンドを導入する段階とを含む方法。基板上に少なくとも１つの受動構造体を３次元プリント工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、少なくとも１つの受動構造体及び１つまたは複数の集積回路チップをモールディングコンパウンドに埋め込む段階とを含む方法。少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップを有するパッケージ基板を備え、少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップはモールド材料に埋め込まれる装置。
2017505547.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも１つの受動構造体をビルドアップ工程によって形成する段階と、
前記基板上に１つまたは複数の集積回路チップを導入する段階と、
前記少なくとも１つの受動構造体上及び前記１つまたは複数の集積回路チップ上にモールディングコンパウンドを導入する段階と
を含む方法。
【請求項２】
前記基板は犠牲基板を有し、
前記モールディングコンパウンドを導入する段階の後に前記犠牲基板を除去する段階を含む
請求項１に記載の方法。
【請求項３】
前記少なくとも１つの受動構造体の各々及び前記１つまたは複数の集積回路チップは複数の接触点を含み、
前記犠牲基板を除去することによって、前記複数の接触点を露出させ、
再配線層を前記複数の接触点に結合する段階を更に含む
請求項２に記載の方法。
【請求項４】
前記１つまたは複数の集積回路チップを導入する段階は、前記１つまたは複数の集積回路チップの複数の接触点を前記基板の複数の接触点に結合する段階を含む
請求項１から３の何れか一項に記載の方法。
【請求項５】
前記１つまたは複数の集積回路チップは、複数の半田接続を介して前記基板に結合される
請求項４に記載の方法。
【請求項６】
前記基板上に前記少なくとも１つの受動構造体を形成する段階は、前記少なくとも１つの受動構造体を前記基板の１つまたは複数の接触点のそれぞれに結合する段階を含む
請求項４または５に記載の方法。
【請求項７】
前記ビルドアップ工程は、
前記基板上に導電性粉末の層を繰り返し堆積する段階と、
前記堆積された層の前記導電性粉末を選択的に溶融する段階と
を含む
請求項１から６までの何れか一項に記載の方法。
【請求項８】
前記ビルドアップ工程はステレオリソグラフィーを含む
請求項１から７の何れか一項に記載の方法。
【請求項９】
前記少なくとも１つの受動構造体は、コイルを含む
請求項１から８の何れか一項に記載の方法。
【請求項１０】
前記少なくとも１つの受動構造体は、アンテナ、レジスタまたはシールドの少なくとも１つを含む
請求項１から９の何れか一項に記載の方法。
【請求項１１】
請求項１から１０の何れか一項に記載の方法によって製造される
パッケージ基板。
【請求項１２】
基板上に少なくとも１つの受動構造体を３次元プリント工程によって形成する段階と、
前記基板上に１つまたは複数の集積回路チップを導入する段階と、
前記少なくとも１つの受動構造体及び前記１つまたは複数の集積回路チップをモールディングコンパウンドに埋め込む段階と
を含む方法。
【請求項１３】
前記基板は犠牲基板を有し、
前記少なくとも１つの受動構造体及び前記１つまたは複数の集積回路チップを前記モールディングコンパウンドに埋め込む段階の後に、前記犠牲基板を除去する段階を含む
請求項１２に記載の方法。
【請求項１４】
前記少なくとも１つの受動構造体の各々及び前記１つまたは複数の集積回路チップは、複数の接触点を含み、
前記犠牲基板を除去することによって、前記複数の接触点を露出させ、
金属被膜層を前記複数の接触点に結合する段階を更に含む
請求項１３に記載の方法。
【請求項１５】
前記１つまたは複数の集積回路チップを導入する段階は、前記１つまたは複数の集積回路チップの複数の接触点を前記基板の複数の接触点に結合する段階を含む
請求項１２から１４の何れか一項に記載の方法。
【請求項１６】
前記１つまたは複数の集積回路チップは複数の半田接続を介して前記基板に結合される
請求項１５に記載の方法。
【請求項１７】
前記基板上に前記少なくとも１つの受動構造体を形成する段階は、前記少なくとも１つの受動構造体を前記基板の１つまたは複数の接触点のそれぞれに結合する段階を含む
請求項１５または１６に記載の方法。
【請求項１８】
前記３次元プリント工程は、
前記基板上に導電性粉末の層を繰り返し堆積する段階と、
前記堆積された層の前記導電性粉末を選択的に溶融する段階とを含む
請求項１２から１７の何れか一項に記載の方法。
【請求項１９】
前記３次元プリント工程は、ステレオリソグラフィーを含む
請求項１２から１８の何れか一項に記載の方法。
【請求項２０】
請求項１２から１９の何れか一項に記載の方法によって製造される
パッケージ基板。
【請求項２１】
少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップを有するパッケージ基板を備え、
前記少なくとも１つの３次元プリントされた受動構造体及び前記１つまたは複数の集積回路チップはモールド材料に埋め込まれる
装置。
【請求項２２】
前記少なくとも１つの受動構造体は、アンテナ、レジスタ、コイルまたはシールドの少なくとも１つを含む
請求項２１に記載の装置。
【請求項２３】
前記パッケージ基板は、複数の接触点を上に含む基板を更に有し、
前記少なくとも１つの受動構造体及び前記１つまたは複数の集積回路チップは前記基板の前記複数の接触点のそれぞれに結合される
請求項２１または２２に記載の装置。
【請求項２４】
前記１つまたは複数の集積回路チップは、複数の半田接続を介して前記基板の前記複数の接触点のそれぞれに結合される
請求項２３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路パッケージングに関する。
【背景技術】
【０００２】
より高い集積度、及び、より低いコストに対する要求によって、システムインパッケージ（ＳｉＰ）ソリューションのような、コンポーネントの集積化が駆り立てられている。この点について、主に、サイズ及びコストの低下と、機能性の増大とによって、駆り立てられている。
【図面の簡単な説明】
【０００３】
【図１】接着層と接着層上の複数の接触点とを含む犠牲キャリアの断面図を示している。
【図２】図１の構造体が、続いて、接着層上で複数の接触点と接続される複数の受動構造体を形成された状態を示している。
【図３】図２の構造体が、続いて、接着層上に２つの集積回路チップを導入された状態を示している。
【図４】図３の構造体が、続いて、複数の受動構造体及び複数の集積回路チップを埋め込むべく、接着層上にモールディング材料を導入された状態を示している。
【図５】図４の構造体が、続いて、モールディング材料に埋め込まれた複数の構造体をキャリアから外された状態を示している。
【図６】図５の構造体が、続いて、金属被膜層及び複数の接触点を含むべく更にウェハレベル処理され、複数の接触点上に複数の半田接続を配置された状態を示している。
【図７】フリップチップ構成において、基板上の複数の接触点に接続された集積回路チップを示している。
【図８】図７の構造体が、続いて、基板上に粉末材料を導入され、受動構造体を形成するビルドアップ処理又は付加処理をされた状態を示している
【図９】図８の構造体が、続いて、付加処理又はビルドアップ処理によって受動構造体を完成された状態を示している。
【図１０】図９の構造体が、続いて、受動構造体を形成すべく、電磁放射によって溶融されなかった粉末を除去された状態を示している。
【図１１】図１０の構造体が、続いて、集積回路チップ及び受動構造体をモールディング材料に埋め込むべく、基板の面上にモールディング材料を導入された状態を示している。
【図１２】図１１の構造体が、続いて、基板の第２面上の複数の接触点に複数の半田接続を導入された状態を示している。
【図１３】集積回路チップと鉛直コイルの受動構造体とを集積したパッケージを示す図である。
【図１４】集積回路チップ及び並設マルチコイルにおけるマルチコイル構成の複数のコイルとを集積したパッケージ構造体を示す図である。
【図１５】集積回路チップと複数巻線コイル水平構成の複数のコイルとを集積したパッケージ基板を示す図である。
【図１６】複数巻線コイル鉛直構成における集積回路チップと複数のコイルを集積したパッケージ構造体を示す図である。
【図１７】集積回路チップを、例えば複数のコイル間に配置された磁性体のコアを含む並設マルチコイル構成の複数の受動コイルと集積させたパッケージ構造体を示す図である。
【図１８】集積回路チップと、コイルを貫通する磁性体のコアを有する鉛直複数巻線コイル構成の複数の受動コイルと、コイルを貫通する磁気コアを有する水平複数巻線コイル構成の複数のコイルとを集積したパッケージ構造体を示す図である。
【図１９】集積回路チップと、それぞれがインターコネクトである、とりわけ、例えば銅材の貫通モールド導電性ビアである複数の受動構造体を集積したパッケージ基板を示す図である。
【図２０】集積回路チップを、接地したシールドの受動構造体と集積させたパッケージ基板を示す図である。
【図２１】集積回路チップを、アンテナの受動構造体と集積させたパッケージ基板を示す図である。
【図２２】コンピューティングデバイスの一実施形態を例示する図である。
【発明を実施するための形態】
【０００４】
複数の受動コンポーネントと、集積回路チップ又はパッケージ内の複数のチップなどの能動回路コンポーネントとを集積する方法について説明する。能動回路コンポーネントは、電子流を電気的に制御する能力を有する任意のタイプの回路コンポーネントである。本明細書に係る受動コンポーネントまたは構造体は、電気信号によって電流を制御できないコンポーネントまたは構造体である。受動コンポーネントまたは構造体の複数の例には、レジスタ、キャパシタ、インダクタ、フィルタ、バラン、トランシーバ、レシーバ並びに／若しくはインターコネクト、アンテナ、及びシールドが含まれる。一実施形態において、かかる方法は、基板上に受動コンポーネントまたは構造体を形成する段階と、１つまたは複数の能動回路コンポーネント（例えば、１つまたは複数の集積回路チップ）を基板上に導入する段階と、その後に、その少なくとも１つの受動構造体、及び１つまたは複数の能動コンポーネント上にモールディングコンパウンドを導入する段階とを含む。一実施形態においては、基板上に受動構造体を形成する段階はビルドアップ工程または付加工程によって行われる。代表的な例として、３次元付加工程（例えば、３次元プリント工程）は、複数の受動構造体を生成すべく用いられる。３次元付加工程の代表的な例としては、選択的レーザ溶融システムや、例えば、液体を選択的に固化すべく、液体フォトポリマを電磁エネルギーに露出するステレオリソグラフィー工程などの、選択的溶融又は焼結工程がある。パッケージング工程の前または進行中に、ビルドアップ工程または付加工程で（例えば、層ごとに）複数の受動構造体をビルドすることによって、コイル、アンテナ、レジスタまたはシールドのような簡単なまたは複雑な複数の３次元構造体を生成することができる。更に、パッケージモジュールの機能性及び／または性能を向上させる複数の付加的コンポーネントを配置して生成すべく、パッケージ容量の全体を用いることができる。複数の能動及び受動構造体に対してパッケージ容量の全体を利用可能にする方法を用いることによって、複数の２次元受動構造体では達成できない方法で複数の受動構造体の複数の電気的特性を改善することが更に可能になる。最後に、パッケージの全容量内に複数の受動コンポーネントまたは構造体を実装することによって、プリント回路基板上に並んで取り付けられるそのような複数の受動構造体を有するパッケージに対し、パッケージの占有面積を比較的小さくできる。
【０００５】
図１〜６は、パッケージの容量内に埋め込まれた少なくとも１つの受動構造体及び１つまたは複数の能動回路コンポーネント（例えば、１つまたは複数の集積回路チップ）の集積化を含む、パッケージの生成の工程フローの実施形態を例示する。本実施形態の工程フローは、ファンアウトウエファレベルボンディング技術を用いる。最終パッケージに埋め込まれる受動構造体は、コイルである。図１は、犠牲キャリアの断面図を示している。キャリア１１０は、例えば、金属、ポリマー、またはセラミック材であり、次の複数の処理操作に機能性を提供するのに十分な代表厚み（例えば、ミリメートルオーダーの厚み）を有する。構造体１００のキャリア１１０の面上（図示のように、上面）に、接着層１１５が配置される。一実施形態において、接着層１１５は、キャリア１１０に積層された両面粘着フォイルである。一実施形態において、接着層１１５上に、複数の金属パッド／ランディングのような、構造体上に形成される複数のデバイス用の任意の複数の接触点が配置される。
【０００６】
図２は、図１の構造体が、続いて、接着層１１５上に複数の受動構造体を形成された状態を示し、この実施形態において、複数の受動構造体は複数の接触点１２０に接続される。一実施形態において、受動構造体１３０Ａ、受動構造体１３０Ｂ及び受動構造体１３０Ｃの各々は、ビルドアップまたは付加工程（例えば、３次元プリント工程）によって形成された３次元受動構造体である。図２は、水平方向に配置されたコイルとしての受動構造体１３０Ａ及び受動構造体１３０Ｂと、鉛直に配置されたコイルとしての受動構造体１３０Ｃとを示す図である。複数のコイルは、３次元プリント工程などのビルドアップ工程または付加工程によってビルドされてもよい構造体の一例であることを理解されたい。他の複数の構造体は、想定される他の複数の受動構造体を含む。
【０００７】
図３は、図２の構造体が、続いて、構造体上に２つの集積回路チップを導入された状態を示している。図３は、接着層１１５に取り付けられた集積回路チップ１４０Ａ及び集積回路チップ１４０Ｂを示す。集積回路チップ１４０Ａ及び集積回路チップ１４０Ｂは、接着層１１５の受動構造体１３０Ａ〜１３０Ｃに占められていない（例えば、それらの間の）複数の領域上に配置される。図３は、受動構造体１３０Ａと受動構造体１３０Ｃとの間に配置された集積回路チップ１４０Ａ、及び、集積回路チップ１３０Ｂと集積回路チップ１３０Ｃとの間に配置された集積回路チップ１４０Ｂを具体的に示す。一実施形態において、集積回路チップ１４０Ａ及び集積回路チップ１４０Ｂのそれぞれは、デバイス側が接着層１１５に向くように配置される（図示のように、デバイス側を下にする）。別の実施形態において、複数のチップやダイが受動構造体１３０Ａ及び１３０Ｂの間、及び／または１３０Ｂ及び１３０Ｃの間に配置されることができる。
【０００８】
図４は、図３の構造体が、続いて、複数の受動構造体及び複数の集積回路チップを埋め込むべく、接着層上にモールディング材料を導入された状態を示している。図４は、接着層１１５上に配置され、受動構造体１３０Ａ〜１３０Ｃと集積回路チップ１４０Ａ〜１４０Ｂとを埋め込むべく、ある厚みまで導入されたモールド材料１５０を示す。一実施形態において、モールド材料１５０に適する材料は、ＫＥ−Ｇ１２５０ＦＣ−２０ＣＵまたは充填エポキシ系モールドコンパウンドなどのモールドコンパウンドである。
【０００９】
図５は、図４の構造体が、続いて、モールディング材料１５０に埋め込まれた複数の構造体をキャリアから外された状態を示している。一実施形態において、キャリアは、熱エネルギー、化学エネルギー、または任意の他の形態のエネルギーの添加によって、外される（分離される）。図５は、基板１１０と接着層１１５が外された後の、モールド材料１５０に埋め込まれた受動構造体１３０Ａ〜１３０Ｃ及び集積回路チップ１４０Ａ〜１４０Ｂを含む構造体１００を示す。
【００１０】
図６は、図５の構造体が、続いて、更にウェハレベル処理された状態を示している。そのような工程は、代表的に、露出された表面（キャリア１１０が外されたことによって露出された表面）の掃除、例えば、ポリイミド、エポキシ、ポリベンゾオキサゾール、それらの混合物または同様の材料などの誘電体層１６０の導入、複数のチップや受動構造体の複数の接触点へ複数の開口又はビアの形成、再配線層１７０の設置、メッキ及びパターニング、半田停止材１８０の導入を含む。図６は、再配線層１９０の複数の接触点への、複数の予備成形ボールとしてプリントされた又は配置された複数の半田接続（半田ボール）も示す。
【００１１】
図７〜１２は、フリップチップパッケージ用の、３次元受動構造体と１つまたは複数の集積回路チップとの組込工程フローの実施形態を示す。図７は、フリップチップ構成において、基板（パッケージまたはボード）上の複数の接触点に接続されたマイクロプロセッサのような集積回路チップを示している。構造体２００は基板２１０を含む。基板２１０は、例えば、コアレス、又は、コア構造体を含む基板であるが、成型されたインターコネクト基板（ＭＩＳ）、又は、セラミック基板であってもよい。基板２１０は、第１側上にある複数の接触点２２０と、その反対側の第２側上にある複数の接触点２２５とを含む。基板２１０上に配置され、複数の接触点２２０と接触するのが集積回路チップ２３０である。チップ２３０は、一実施形態において、複数の半田接続（半田バンプ）または複数の銅ピラーを介して、基板２１０上の複数の接触点２２０に接続される。そのようなチップは、一括リフローや圧着ボンディングにより取り付けられてよい。フリップチップ構成において、チップ２３０は、デバイス側を下にして、または基板２１０に向けて、基板２１０に取り付けられる。集積回路チップ２３０の基板２１０への接続はアンダーフィリングされてよい。図７は、例えばポリマー材などのアンダーフィリングされた材料２３５を示す。
【００１２】
図８は、図７の構造体が、続いて、集積回路チップ２３０に隣接する領域に基板２１０上に粉末材料を導入され、受動構造体を形成するビルドアップ処理又は付加処理をされた状態を示している。図８を参照すると、一実施形態において、受動構造体は、粉末材料（粒子材料）を連続的に導入し、選択的電磁放射溶融原理を利用して粉末を加熱し所望の箇所の粉末を溶融（焼結）することによって形成される。図８は、基板２１０上に一層ごとに導入された粉末２４０を示している。代表的に、そのような導入は、基板２１０の表面と一列に並べられたローラを用いて、粉末源から粉末（例えば導電性粒子）を移動することによって行われてもよい。一旦１つの粉末層が導入されると、電磁源が活性化され、電磁放射が所望の箇所の粉末上に与えられる。図８は、粉末材料２４０の所望の粒子上に電磁放射２６０を与えるスキャナ２５５を含む電磁源２５０を示す。  一実施形態において、スキャナ２５５は、複数の非一時的機械可読命令を含むコントローラによって制御される。非一時的機械可読命令が実行された場合、スキャナ２５５は、基板２１０における粉末を含有する領域に亘って、少なくとも２次元平面（ｘ方向及びｙ方向）に移動される。スキャナ２５５は、予め定められた複数の場所で電磁放射を与える。
【００１３】
図９は、図８の構造体が、続いて、受動構造体を形成すべく、導入の完了及び粉末２４０を溶融した状態を示している。図９は水平コイルの受動構造体２４５を示す。図９に例示されるように、水平コイル及び集積回路チップ２３０は、粉末２４０によって埋め込まれ、または囲まれる。
【００１４】
図１０は、図９の構造体が、続いて、受動構造体を形成すべく、電磁放射によって溶融されなかった粉末２４０を除去された状態を示している。図１０は、基板２１０上に配置され、基板の面上の複数の接触点２２０に接続された（電気的に基板２１０と接続された）水平コイルである受動構造体２４５を示す。図１１は、図１０の構造体が、続いて、集積回路チップ２３０及び受動構造体２４５をモールディング材料に埋め込むべく、基板２１０の面上にモールディング又はグロブトップ材料を導入された状態を示している。
【００１５】
図１２は、図１１の構造体が、続いて、基板２１０の第２面上の複数の接触点２２５に複数の半田接続を導入された状態を示している。図１２は、複数の接触点２２５に接続された複数の半田接続２６０（半田バンプ）を示す。
【００１６】
上述の実施形態において、受動構造体は、基板上にチップを導入または配置した後に、パッケージ基板上に形成された。別の実施形態において、受動構造体は、パッケージ基板上にチップを配置または導入する前に形成されてよい。
【００１７】
図１３〜２１は、１つまたは複数の集積回路チップを有するパッケージの中に集積された複数の受動構造体の異なる複数の実施形態を示す。フリップチップパッケージは、様々な受動構造体を例示する典型的な実施形態として、用いられる。図１３は、集積回路チップ３３０と鉛直コイルの受動構造体３４５とを集積したパッケージ３００を示している。図１４は、集積回路チップ４３０と並設マルチコイル構成におけるマルチコイル構成のコイル４４５Ａ及び４４５Ｂを集積したパッケージ構造体４００を示す。図１５は、集積回路チップ５３０と複数巻線コイル水平構成のコイル５４５Ａ及びコイル５４５Ｂを集積したパッケージ基板５００を示す。図１６は、集積回路チップ６３０と複数巻線コイル鉛直構成のコイル６４５Ａ及びコイル６４５Ｂを集積したパッケージ構造体６００を示す。
【００１８】
図１７は、集積回路チップ７３０を、例えば複数のコイル間に配置された磁性体のコア７５０を含む並設マルチコイル構成の受動コイル７４５Ａ及び受動コイル７４５Ｂと集積させたパッケージ構造体７００を示す。図１８は、集積回路チップ８３０と、コイル内を貫通する磁性体のコア８５０Ａを有する鉛直複数巻線コイル構成の受動コイル８４５Ａ及び受動コイル８４５Ｂと、コイルを貫通する磁気コア８５０Ｂを有する水平複数巻線コイル構成のコイル８４５Ｃ及びコイル８４５Ｄを集積させたパッケージ構造体８００を示す。
【００１９】
図１９は、集積回路チップ９３０と、それぞれがインターコネクトである、とりわけ、例えば銅材の貫通モールド導電性ビアである受動構造体９４５Ａ と、受動構造体 ９４５Ｂと、受動構造体 ９４５Ｃとを集積したパッケージ基板９００を示す。そのような複数の貫通モールドビアは、基板９１０上の複数の接触点に、個々に接続されてもよい。
【００２０】
図２０は、集積回路チップ１０３０を、接地されたシールドの受動構造体１０４５と集積させたパッケージ基板１０００を示す。
【００２１】
図２１は、集積回路チップ１１３０をアンテナの受動構造体１１４５と集積させたパッケージ基板１１００を示す。
【００２２】
図２２は、一実装に従ったコンピューティングデバイス１２００を例示する。コンピューティングデバイス１２００は、ボード１２０２を収容する。ボード１２０２は、プロセッサ１２０４と、少なくとも１つの通信チップ１２０６とを含む、いくつかのコンポーネントを含んでもよいが、これらに限定されない。プロセッサ１２０４は、物理的に及び電気的にボード１２０２に結合される。いくつかの実装において、少なくとも１つの通信チップ１２０６も物理的に及び電気的にボード１２０２に結合される。更なる実装においては、通信チップ１２０６はプロセッサ１２０４の一部である。
【００２３】
その用途に応じて、コンピューティングデバイス１２００は、物理的に及び電気的にボード１２０２と結合させられても結合させられなくてもよい複数の他のコンポーネントを含んでよい。これら他のコンポーネントは、以下を含むが、以下に限定されない：揮発性メモリ（例えば、ＤＲＡＭ）や非揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、グローバルポジショニングシステム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）。
【００２４】
通信チップ１２０６がコンピューティングデバイス１２００から及びコンピューティングデバイス１２００へのデータ転送用無線通信を可能にする。「無線」という用語及びその派生語は、非固体媒体を介して変調電磁放射の使用によってデータ通信をしてよい回路やデバイス、システム、方法、技術、通信チャネルなどを説明するときに用いてよい。いくつかの実施形態において互いに関連する複数のデバイスが何らの線材を含有しない場合はあるが、これらの用語は、そのようなことを示唆しない。通信チップ１２０６は、以下を含む任意の数の無線規格やプロトコルを実装してよいが、それらに限定されない：Ｗｉ−Ｆｉ（ＩＥＥＥ８０２.１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２.１６ファミリー）、ＩＥＥＥ８０２.２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、またはこれらの派生語、及び、任意の他の３Ｇ、４Ｇ、５Ｇ認定とそれ以降の無線プロトコル。コンピューティングデバイス１２００は、複数の通信チップ１２０６を含んでよい。例えば、第１通信チップ１２０６は、Ｗｉ−ＦｉやＢｌｕｅｔｏｏｔｈ（登録商標）などの比較的に短い距離の無線通信専用であってよく、第２通信チップ１２０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯなどの比較的に長い距離の無線通信専用であってよい。
【００２５】
コンピューティングデバイス１２００のプロセッサ１２０４は、プロセッサ１２０４内にパッケージされた集積回路ダイを含む。「プロセッサ」という用語は、レジスタ及び／またはメモリからの電子データを処理して、レジスタ及び／またはメモリに保存してよい他の電子データに変換する任意のデバイスやデバイスのの一部を指してよい。いくつかの実装において、集積回路ダイは、上述の教示に従ってパッケージ内の受動構造体と集積されてもよい。
【００２６】
通信チップ１２０６もまた、通信チップ１２０６内にパッケージされた集積回路ダイを含んでよい。いくつかの実装において、集積回路ダイは、上述の教示に従ってパッケージ内の受動構造体と集積されてもよい。
【００２７】
更なる実装においては、コンピューティングデバイス１２００内にハウジングされた別のコンポーネントは、トランジスタや金属インターコネクトなどの１つまたは複数のデバイスを含む集積回路ダイを含んでよい。いくつかの実装において、集積回路ダイは、上述の教示に従ってパッケージ内の受動構造体と集積されてもよい。
【００２８】
様々な実装において、コンピューティングデバイス１２００は、以下のものであってよい：ラップトップやネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、携帯式音楽プレーヤ、デジタルビデオレコーダなど。更なる実装においては、コンピューティングデバイス１２００は、データを処理するその他の電子デバイスであってよい。
【００２９】
実施例
【００３０】
例１は、基板上に少なくとも１つの受動構造体をビルドアップ工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、少なくとも１つの受動構造体上及び１つまたは複数の集積回路チップ上にモールディングコンパウンドを導入する段階とを方法である。
【００３１】
例２において、例１の方法に係る基板は、犠牲基板を有し、モールディングコンパウンドを導入する段階の後に、犠牲基板を除去する段階を含む方法である。
【００３２】
例３において、例２の方法に係る少なくとも１つの受動構造体の各々及び１つまたは複数の集積回路チップは複数の接触点を含み、犠牲基板の除去することによって複数の接触点を露出させ、再配線層を複数の接触点と結合する段階を更に含む方法である。
【００３３】
例４において、例１の方法に係る１つまたは複数のチップを導入する段階は、１つまたは複数のチップの複数の接触点を基板の複数の接触点に結合する段階を含む方法である。
【００３４】
例５において、例４の方法に係る１つまたは複数のチップは、複数の半田接続を介して基板に結合される方法である。
【００３５】
例６において、例４の方法に係る基板上に少なくとも１つの受動構造体を形成する段階は、少なくとも１つの受動構造体を基板の１つまたは複数の接触点のそれぞれに結合する段階を含む方法である。
【００３６】
例７において、例１の方法に係るビルドアップ工程は、基板上に導電性粉末の層を繰り返し堆積する段階と、堆積された層の導電性粉末を選択的に溶融する段階を含む方法である。
【００３７】
例８において、例１の方法に係るビルドアップ工程はステレオリソグラフィーを含む方法である。
【００３８】
例９において、例１の方法に係る少なくとも１つの受動構造体はコイルを含む方法である。
【００３９】
例１０において、例１の方法に係る少なくとも１つの受動構造体は、アンテナ、レジスタまたはシールドの少なくとも１つを含む方法である。
【００４０】
例１１において、例１〜１０の方法の何れか一つの方法によってパッケージ基板が製造される。
【００４１】
例１２は、基板上に少なくとも１つの受動構造体を３次元プリント工程によって形成する段階と、基板上に１つまたは複数の集積回路チップを導入する段階と、少なくとも１つの受動構造体及び１つまたは複数の集積回路チップをモールディングコンパウンドに埋め込む段階を含む方法である。
【００４２】
例１３において、例１２の方法に係る基板は犠牲基板を有し、少なくとも１つの受動構造体及び１つまたは複数の集積回路をモールディングコンパウンドに埋め込む段階の後に、犠牲基板を除去する段階を含む方法である。
【００４３】
例１４において、例１３の方法に係る少なくとも１つの受動構造体の各々及び１つまたは複数の集積回路チップは、複数の接触点を含み、犠牲基板を除去することによって、複数の接触点を露出させ、金属被膜層を複数の接触点に結合する段階を更に含む方法である。
【００４４】
例１５において、例１２の方法に係る１つまたは複数のチップを導入する段階は、１つまたは複数のチップの複数の接触点を基板の複数の接触点に結合する段階を含む方法である。
【００４５】
例１６において、例１５の方法に係る１つまたは複数のチップは、複数の半田接続を介して基板に結合される段階を含む方法である。
【００４６】
例１７において、例１５の方法に係る基板上に少なくとも１つの受動構造体を形成する段階は、少なくとも１つの受動構造体を基板の１つまたは複数の接触点のそれぞれに結合する段階を含む方法である。
【００４７】
例１８において、例１２の方法に係る３次元プリント工程は、基板上に導電性粉末の層を繰り返し堆積する段階と、堆積された層の導電性粉末を選択的に溶融する段階を含む方法である。
【００４８】
例１９において、例１２の方法に係る３次元プリント工程は、ステレオリソグラフィーを含む方法である。
【００４９】
例２０において、例１２〜１９の方法の何れか１つの方法によってパッケージ基板が製造される。
【００５０】
例２１は、少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップを有するパッケージ基板を備え、少なくとも１つの３次元プリントされた受動構造体及び１つまたは複数の集積回路チップは、モールド材料に埋め込まれる装置である。
【００５１】
例２２において、例２１の装置に係る少なくとも１つの受動構造体は、アンテナ、レジスタ、コイルまたはシールドの少なくとも１つを含む装置である。
【００５２】
例２３において、例２１の装置に係るパッケージは、複数の接触点を上に含む基板を更に有し、少なくとも１つの受動構造体及び１つまたは複数の集積回路チップは基板の複数の接触点のそれぞれに結合される装置である。
【００５３】
例２４において、例２３の装置に係る１つまたは複数の集積回路チップは、複数の半田接続を介して基板の複数の接触点のそれぞれに結合される装置である。
【００５４】
例示した複数の実装の上記説明は、要約に説明されている内容を含めて、網羅的であることを意図されておらず、又は、本発明を開示した通りの複数の形態に限定することを意図されていない。本発明に係る複数の特定の実装及び実施例は、例示的な目的でここに説明されたものであり、当業者が理解する様々な同等な変更例は範囲内であれば可能である。
【００５５】
これらの変更例は、上述の詳細な説明を考慮した上、本発明に対して行ってよい。以下の特許請求の範囲に用いられている複数の用語は、本発明を明細書及び特許請求の範囲で開示した複数の特定の実装に限定するものと解釈されるべきではない。むしろ、発明の範囲は、クレームの解釈の確立された原則に従って解釈される以下の特許請求の範囲によって全体的に決められるものである。
【図１】
2017505547.tif 000003
【図２】
2017505547.tif 000004
【図３】
2017505547.tif 000005
【図４】
2017505547.tif 000006
【図５】
2017505547.tif 000007
【図６】
2017505547.tif 000008
【図７】
2017505547.tif 000009
【図８】
2017505547.tif 000010
【図９】
2017505547.tif 000011
【図１０】
2017505547.tif 000012
【図１１】
2017505547.tif 000013
【図１２】
2017505547.tif 000014
【図１３】
2017505547.tif 000015
【図１４】
2017505547.tif 000016
【図１５】
2017505547.tif 000017
【図１６】
2017505547.tif 000018
【図１７】
2017505547.tif 000019
【図１８】
2017505547.tif 000020
【図１９】
2017505547.tif 000021
【図２０】
2017505547.tif 000022
【図２１】
2017505547.tif 000023
【図２２】
2017505547.tif 000024
【国際調査報告】
2017505547.tif 000025
2017505547.tif 000026