(57)【要約】本発明は、それぞれ幅及び深さを有しダイオード（４）を形成する少なくとも２つの穴（１８、２０）が基板（６）に形成された半導体デバイスに関する。基板（６）は、所定の種類のドーピングを有し、各穴（１８、２０）の内壁部には、基板（６）のドーピングと異なる種類のドーピングが施され、各穴（１８、２０）の幅及び／又は深さは、隣り合う穴の幅及び／又は深さと異なる。【選択図】図１
2017533581.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ幅及び深さを有しダイオード（４）を形成する少なくとも２つの穴（１８、２０）が基板（６）に形成された半導体デバイスであって、
前記基板（６）は、所定の種類のドーピングを有し、
各穴（１８、２０）の内壁部には、前記基板（６）の前記ドーピングとは異なる種類のドーピングが施され、
各穴（１８、２０）の幅及び／又は深さは、隣り合う穴の幅及び／又は深さと異なることを特徴とする、半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスにおいて、各穴（１８、２０）は円形の穴であり、各穴の幅はそれぞれの直径と一致することを特徴とする、半導体デバイス。
【請求項３】
請求項１又は２に記載の半導体デバイスにおいて、前記ダイオード（４）は、少なくとも２本の穴線（２４、２６）を備え、各穴線（２４、２６）は他の穴線と平行であり、
同じ穴線上の穴はそれぞれ幅及び深さが等しく、
各穴の深さ及び／又は幅は、ある穴線から隣り合う穴線へと一方向に大きくなることを特徴とする、半導体デバイス。
【請求項４】
請求項１に記載の半導体デバイスにおいて、各穴（１８、２０）はトレンチ（３８、４０）であることを特徴とする、半導体デバイス。
【請求項５】
請求項４に記載の半導体デバイスにおいて、各トレンチ（３８、４０）は他のトレンチ（３８、４０）と平行であり、
各トレンチ（３８、４０）の深さ及び／又は幅は、あるトレンチから隣り合うトレンチへと一方向に大きくなることを特徴とする、半導体デバイス。
【請求項６】
請求項５に記載の半導体デバイスにおいて、各トレンチ（３８、４０）は長さを有し、
各トレンチの前記長さは、あるトレンチから隣り合うトレンチに前記一方向に大きくなることを特徴とする、半導体デバイス。
【請求項７】
請求項１〜６のいずれか一項に記載の半導体デバイスにおいて、各穴（１８、２０）は平行に結合されることを特徴とする、半導体デバイス。
【請求項８】
静電放電デバイスであって、請求項１〜７のいずれか一項に記載の２つのダイオード（４、４１）を備えることを特徴とする、静電放電デバイス。
【請求項９】
請求項８に記載の静電放電デバイスにおいて、各ダイオード（４、４１）は、２本の穴線を備え、第１ダイオード（４）の穴線（２４、２６）と第２ダイオード（４１）の穴線とが平行であることを特徴とする、静電放電デバイス。
【請求項１０】
請求項８に記載の静電放電デバイスにおいて、各ダイオード（４、４１）は、トレンチを備え、第１ダイオード（４）のトレンチ（３８、４０）と第２ダイオード（４１）のトレンチとが平行であることを特徴とする、静電放電デバイス。
【請求項１１】
請求項８〜１０のいずれか一項に記載の静電放電デバイスにおいて、第１ダイオード（４）及び第２ダイオード（４１）はバック・ツー・バック位置で結合されることを特徴とする、静電放電デバイス。
【請求項１２】
請求項８〜１１のいずれか一項に記載の静電放電デバイスにおいて、互いに積層された少なくとも２つの半導体デバイス（２）を備えることを特徴とする、静電放電デバイス。
【請求項１３】
請求項８〜１２のいずれか一項に記載の静電放電システムにおいて、能動電子部品及び／又は受動電子部品と結合されることを特徴とする、静電放電システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードを備える半導体デバイスに関し、より具体的には、静電放電（ＥＳＤ）保護デバイスに関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）の集積は、信号等の用途又は家庭照明にとって近年大きな関心事である。実際、ＬＥＤ、より具体的には高輝度ＬＥＤは、数年以内に照明用途における従来のランプに取って代わることが期待されている。
【０００３】
一般に、これらの高輝度ＬＥＤは、絶縁体であるサファイア基板上で成長するＩｎＧａＮ（ガリウム‐インジウム）系材料で開発されてきた。かかる基板の使用によって、高輝度ＬＥＤは静電放電に対して高い感度を示す。
【０００４】
静電放電及び静電気損傷は、製造時と現場使用時のいずれにおいても起こりうる。これは、デバイスが非制御環境下で扱われ、ＥＳＤ管理体制が不適切であることに起因する。例えば、順方向バイアスＥＳＤパルスは、ＬＥＤを支障なく通過するが、逆方向バイアスＥＳＤパルスは、破局故障を発生させる。
【０００５】
ＩｎＧａＮ  ＬＥＤダイは、米国軍用規格「ＭＩＬ‐ＳＴＤ‐１６８６ｃ」（静電気放電管理）では一般に「クラス１」デバイスと考えられている。「クラス１」とされるには、構成部品は２０Ｖ相当の電圧バイアスに対して耐久する必要があり、また、人体モデル試験（Human Body Model Testing）における１３０Ｖ相当の電圧に対しても耐久する必要がある。ＥＳＤ放電による信頼性の問題を回避するため、ＬＥＤ製造業者は、多くの電子デバイスを利用することができる。最も一般的なものは、セラミック・コンデンサ、ツェナー・ダイオード、過渡電圧サプレッサ（ＴＶＳ）ダイオード、及び、ショットキー・ダイオードである。
【０００６】
これらのデバイスの中で、ツェナー・ダイオードは、低コストで製作できるため世界中の設計エンジニアに幅広く使用されている。また、オーバーシュート電圧に対する保護性能が高いため、セラミック・コンデンサより高効率である。更に、クランプ比（インパルス・クランプ電圧とＤＣ降伏電圧との比）も高く、クランプ電圧レベルを増加させるＥＳＤ放熱速度は遅い。
【０００７】
正しい定格のツェナー・ダイオードをＬＥＤと並列に逆バイアスすることによって、ＬＥＤを損傷することなく回路の双方向に電圧スパイクを通過させることが可能となる。入力信号を平滑化するコンデンサを追加することは、静電気的オーバーストレス（electrostatic overstress：ＥＯＳ）故障を防ぐ適切な対処法である。このように、信頼性のある光源を得るために、セラミック・キャリア上でＬＥＤと並列に逆バイアスしたツェナー・ダイオードを使用することが一般的である。
【０００８】
ＬＥＤ製造業者の中には、ＥＳＤ保護用のバック・ツー・バック（back to back：ＢＴＢ）ツェナー・ダイオードを好む製造業者もある。目的は、対称デバイスを得るため、及び、ツェナー・ダイオードをサブマウント上に組み立てた後にＬＥＤの漏れ電流を測定することができるようにするためである。この解決方法の欠点は、ＬＥＤ部品が複雑になり、コストがかかることである。近年の非常に競争の激しい環境下ではＬＥＤ価格を下げる必要があるため、この点が課題となっている。このように、ＥＳＤダイオード保護価格の下げ圧力は非常に大きなものとなっている。
【０００９】
ＥＳＤ保護価格を下げるため、同じＥＳＤ耐性を保持しながらツェナー・ダイオードを小型化する必要がある。この課題を解決するため、特許文献１（米国特許第２００７／０１４５４１１号明細書）は、トレンチ・ポリシリコン・ダイオードの製造方法を提案している。この方法は、Ｎ＋（Ｐ＋）型基板上にＮ−（Ｐ−）型エピタキシャル領域を形成するステップと、Ｎ−（Ｐ−）型エピタキシャル領域においてトレンチを形成するステップとを含む。この方法は、トレンチに絶縁層を形成するステップと、トレンチにポリシリコンを充填してトレンチの上面を形成するステップとを更に含む。この方法は、Ｐ＋（Ｎ＋）型ドープしたポリシリコン領域及びＮ＋（Ｐ＋）型ドープしたポリシリコン領域をトレンチに形成するステップと、トレンチにダイオードを形成するステップとを更に含み、ダイオードの一部がトレンチの上面よりも低くなる。この構造は、１ｍｍ２当たりのシリコン片の利用可能率を高めることによって実現することができる。トレンチ・ダイオードには、シリコンの全体積が利用でき、大きいＰ／Ｎ接合面積が確保できる利点がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第２００７／０１４５４１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、ダイオードの保持電流を増加させるための代替の解決方法を提供することを目的とする。本発明の他の目的は、ＥＳＤ保護のための双方向ツェナー・ダイオードの小型化である。本明細書で提案する構造体は、有利には、ＬＥＤの保護にも他のデバイスの保護にも利用可能である。
【００１２】
本発明の第１態様では、それぞれ幅及び深さを有しダイオードを形成する少なくとも２つの穴が基板に形成された半導体デバイスであって、
前記基板は、所定の種類のドーピングを有し、
各穴の内壁部には、前記基板の前記ドーピングとは異なる種類のドーピングが施され、
各穴の幅及び／又は深さは、隣り合う穴の幅及び／又は深さと異なることを特徴とする半導体デバイスを提案する。
【００１３】
この新しいダイオード構造によれば、ダイオードに流れ込む電流が増加する。本発明者らは、ダイオードによる駆動電流がダイオードの（同じ）穴又はピラーの数に対して線形には増加しないことを観察した。実験から、電流は最初の穴（又はピラー）のラインに集中することが示された。そのため、従来のダイオードはサイズを大きくしてもデバイスのＥＳＤ耐性が大きく高まることはなかった。本明細書で提案する新しいダイオード構造によれば、構造内の電流の再分配が改善され、したがって、ダイオードのサイズを大きくすることでダイオードによる駆動電流を増加させることができる。
【００１４】
第１実施形態において、各穴は円形の穴であり、各穴の幅はそれぞれの直径と一致し、それによって、ダイオードのサイズ及び寸法を制御することができる。
【００１５】
本明細書で提案するダイオードの他の例示的な一実施形態において、ダイオードは、穴を通る少なくとも２本の穴線を備え、各穴線は他の穴線と平行であり、同じ穴線上の穴はそれぞれ幅及び深さが等しく、穴の深さ及び／又は幅は、ある穴線から隣り合う穴線へと一方向に大きくなる。このようにして、ダイオード内の電流ラインの分配が制御される。
【００１６】
本明細書で提案するダイオードの好ましい一実施形態において、各穴はトレンチであり、それによってダイオードの漏れ電流を減少させることができる。
【００１７】
有利には、各トレンチは他のトレンチと平行であり、各トレンチの深さ及び／又は幅は、あるトレンチから隣り合うトレンチへと一方向に大きくなる。従って、ダイオードにおける電流を制御して、過熱を減らすことができる。
【００１８】
トレンチは、有利には、あるトレンチから隣り合うトレンチへと一方向に大きくなる長さを有する。このようにして、ダイオードの保持電流が増加する。
【００１９】
有利には、ダイオードの基板内で電流ラインを分配し、単極のＥＳＤ保護を可能にするために、本明細書で提案するダイオードの穴は平行に結合される。
【００２０】
本発明は、上述したダイオードを２つ備える静電放電デバイスに関するものでもある。このデバイスによって、最適なＥＳＤ保護が可能となる。
【００２１】
この静電放電デバイスの例示的な一実施形態において、各ダイオードは穴線を備え、第１ダイオードの穴線と第２ダイオードの穴線とは平行である。従って、ダイードの集積が最適化される。
【００２２】
好ましい実施形態において、各ダイオードはトレンチを備え、第１ダイオードのトレンチと第２ダイオードのトレンチとは平行である。
【００２３】
双方向のＥＳＤ保護を実現するため、第１ダイオードと第２ダイオードはバック・ツー・バック（ＢＴＢ）位置で結合される。
【００２４】
例示的な一実施形態において、静電放電デバイスは、互いに積層された少なくとも２つの半導体デバイスを備え、それによってダイオードの集積を最適化することができる。
【００２５】
例示的な一実施形態において、静電放電デバイスは、効率的なＥＳＤ保護のために能動電子部品及び／又は受動電子部品と結合される。
【００２６】
本発明の諸実施形態は、実施例を用いて説明するが限定的なものではなく、添付図面において同様の参照符号は同様の要素を示す。
【図面の簡単な説明】
【００２７】
【図１】幾つかの実施形態に従ったダイオードの概略断面図である。
【図２】図１のダイオードを製造する一工程段階の概略断面図である。
【図３】図１のダイオードを製造する更なる工程段階の概略断面図である。
【図４】ダイオードの第１実施形態に関する図３に対応する部分等角図である。
【図５】第２実施形態に関する図３に対応する部分等角図である。
【図６】第３実施形態に関する図３に対応する部分等角図である。
【図７】ダイオードを形成するのに使用するトレンチの概略的な等角図である。
【図８】図１のダイオードを製造する更なる工程段階の断面図である。
【図９】図１のダイオードの一代替実施形態の断面図である。
【図１０】図９に従った、バック・ツー・バック（ＢＴＢ）位置における２つのダイオードの断面図である。
【図１１】図１０に従ったダイオード及び従来技術のダイオードに対応する実験曲線を示す図である。
【図１２】回路に結合した図１１のダイオードの断面図である。
【図１３】図１２に示した構造の等価電気回路である。
【発明を実施するための形態】
【００２８】
図１は、半導体デバイスにおいて集積したダイオード４の概略断面図を示す。ダイオード４は、シリコン基板等の基板６に形成される。本明細書において、基板６は、所定のドーピング値のＰ型ドーピング基板とする。更に、キャリアの種類やキャリア濃度の値等のドーピング特性としては、ダイオード４の漏れ電流が減少するものを採用する。基板６のドーピングレベルは、ダイオードの降伏電圧を定義するものであるため注意深く選択する必要がある。キャリア濃度の値は、１×１０１８ｃｍ−３と等しくすることができる（単なる一例であって限定的なものではない）。本明細書に示す他の値も全て一例に過ぎず限定的なものではない。
【００２９】
ドーピング工程は当業者には既知であるので本明細書では詳述しない。
【００３０】
代替として、ＳＯＩ（シリコン・オン・インシュレータ）基板を使用することができる。
【００３１】
基板６は、第１側面８と、第１側面８と反対側の第２側面１０と、上面１２と、上面１２と反対側の底面１４とを備え、所定の厚さを有する。基板６の厚さとしては、ダイオード４の集積ダイオード濃度の値が改善するものを採用する。基板６の厚さは、例えば、１００μｍ（１μｍ＝１×１０−６ｍ）とほぼ等しくすることができる。
【００３２】
図１に示すように、ダイオード４は、基板６においてエッチングされた少なくとも３つの穴を備える。各穴は、Ｎ型にドープした壁部（上述のとおり基板はＰ型ドープとする）を有する。即ち、壁部に対しては、基板のドーピングとは異なる種類のドーピングが施される。各穴にはポリシリコンが充填され、ポリシリコンは、全ての穴がポリシリコンによって接続されるように上面１２側全体に広がる。電極は、ポリシリコンの上部に形成される。
【００３３】
図１に示すように、基板６には様々な穴が作成される。図１に示した好ましい実施形態において、穴は異なる幅及び深さを有する。図１の実施形態において、各穴の幅及び深さは、第１側面８から第２側面１０に向かって減少していくことがわかる。
【００３４】
図１は断面図なので穴の形状は示していない。図１に従ったダイオードの製造プロセスに関する以下の説明を読めば、図示の穴は異なる形状を有し得ることが分かるであろう。
【００３５】
ダイオード４を製造する第１ステップとして、基板６の上面１２に保護層１６を成膜させる。この工程段階を図２に示す。保護層１６は、基板６のエッチング・ステップに耐えるように適合される。以下、エッチング・ステップについて説明する。例えば、保護層１６は、基板６の酸化ステップによって得られる酸化ケイ素（ＳｉＯ２）を含む。酸化ステップは、湿式酸化ステップ又は乾式酸化ステップによって実施する。これらの酸化ステップは当業者には既知であるので本明細書では詳述しない。例えば、保護層１６は、１μｍとほぼ等しい厚さを有する。
【００３６】
基板６に穴を形成するために、保護層１６上にフォトレジスト層（図示せず）を充填するフォトリソグラフィー・ステップを実施し、エッチングする穴のサイズ及び形状を決定する。
【００３７】
基板６は、保護層１６に形成した穴を介してエッチングされる。この工程段階を図３に示す。穴は、基板６の上面１２をエッチングする少なくとも１つのステップによって形成する。エッチング・ステップは、例えば、ウェット・エッチング・ステップ若しくはドライ・エッチング・ステップ、又は、ウェット・エッチング・ステップ後にドライ・エッチングを組み合わせることによって実施する。従って、穴の壁部の粗度を制御できる。
【００３８】
上述したように、穴は異なる形状を有することができる。図４は、基板６において３つの穴をエッッチングする第１実施形態を示し、３つの穴は、第１穴１８、第２穴２０及び第３穴２２であり、円形の穴である。穴は互いに所定の距離だけ離間される。第１穴１８は、基板６の第１側面８に最も近い穴であり、第３穴２２は、基板６の第２側面１０に最も近い。第２穴２０は、第１穴１８と第３穴２２の間に設置される。一例において、２つの穴の間の距離は２μｍに等しい。穴の直径及び深さは、基板６の第１側面８から第２側面１０に向かって減少する。穴の直径は、例えば、１μｍ〜２μｍとし、穴の深さは、例えば、２０μｍ〜６０μｍとする。
【００３９】
図５は、ダイオード４が穴線を備える他の例を示す。図５には、ダイオード４が穴線を３本だけ備え、各穴線が穴を２つだけ備える場合が示されている。従って、ダイオード４は、第１穴１８を通る第１穴線２４、第２穴２０を通る第２穴線２６、及び第３穴２２を通る第３穴線２８を備える。
【００４０】
穴線は互いに平行である。穴の深さ及び幅は、第２側面１０から第１側面８の方向に、ある穴線から隣り合う穴線に向かって大きくなる。穴線２４、２６、２８は、基板６の第１側面８に平行であり、穴の深さ及び幅は、穴線に垂直な方向に大きくなる。
【００４１】
本実施形態は一般化することができ、所定の本数Ｎの穴線が実現可能であることが当業者には理解されるであろう。また、穴線当たりの穴数は２つに限らず、そうでない場合が多いであろう。また、穴線当たりの穴数は穴線毎に異なるようにしてもよい。例えば、第１穴線２４から最後の穴線（図５では第３穴線２８）に向かって穴数が減少するようにする。穴線上の穴は、穴線に垂直な対称面に対して分布させることが好ましい。
【００４２】
有利には、前述のパラメータのいずれか１つの変動を他のパラメータと組み合わせることができる。例えば、穴線の数の変動と、穴線上の穴の直径の変動とを組み合わせてもよい。
【００４３】
好ましい具体例において、各穴はトレンチの形状を有する。図６は、この実施形態の第１例を示し、ダイオード４は３つのトレンチ３８、４０、４２を備える。各トレンチ３８、４０、４２は、所定の深さ及び幅を有し、基板６の第１側面８に平行である。ダイオード４における電流ラインの分布を最適化するため、トレンチの深さ及び幅は、あるトレンチから隣り合うトレンチへと一方向に大きくなる。トレンチ３８、４０、４２は、基板６の第２側面１０に平行である。トレンチの数は変更可能であることに留意されたい。
【００４４】
２つの隣り合うトレンチ間の距離は、全てのトレンチについて同じとすることができ、例えば１０μｍであってもよい。ただし、２つの隣り合うトレンチ間の距離も変更可能である。
【００４５】
例示的な一実施形態では、トレンチ３８、４０、４２の長さも異なる。従って、例えば、トレンチの長さは、図７に示すように第１トレンチ３８から第３トレンチ４２の方向に長くなる。
【００４６】
穴をエッチングした後、穴の内側におけるドーピング・ステップが予測される（図８）。このドーピング・ステップは、例えば、シリコン基板６内へのキャリアの拡散によって実施する。有利には、保護層１６の存在により、キャリアの拡散は穴の壁部上だけで起こるようになる。ここでは基板６をＰ型ドープするという想定であるので、ドーピングで使用するキャリアはＮ型キャリアとなる。キャリア注入ステップは、蒸気蒸着又はイオン注入ステップによって実施することができる。
【００４７】
穴間の距離をドーパント（例えばリン）の拡散距離未満とすると、穴は深く均一なＰＮ接合と同様であるが、穴間の距離を長くすると、複数の平行なダイオードが得られる。後者が好ましく、本明細書では後者を選択する。
【００４８】
成膜及び拡散ステップは、当業者には既知であるので本明細書では詳述しない。有利には、穴の壁部上にドーピングすることにより、ダイオード４の直列抵抗率は低くなる。
【００４９】
その後、ポリシリコン層４６を穴の内側に成膜させる（図８）。ポリシリコン層４６は、例えば、減圧化学気相成長（ＬＰＣＶＤ）によって成膜させる。ポリシリコン層４６は、有利には、ダイオードの接触抵抗を下げるのを助けるためＮ型ドープしたポリシリコンとするが、アモルファスシリコンも使用することができる。有利には、ポリシリコン層４６を穴に充填し、全ての穴が互いに接続されるように基板６の上面１２上の所定の領域を覆うようにする。本発明の好ましい実施形態において、ポリシリコン層４６は、少なくとも１μｍの保護層を越えて延在する。その後パターニングを行う。
【００５０】
パッシベーション層４８（図９）は、ポリシリコン層４６の過剰部分に対応する所定の領域を除いて、基板６の上面１２上に成膜させる。本例ではパッシベーション層４８である。
【００５１】
第１電極４４、及び、例えば酸化ケイ素（ＳｉＯ２）層又は窒化ケイ素層は、ポリシリコン層４６の過剰部分の厚さよりも厚い。不動態化は当業者には既知であるので詳述しないが、アルミニウム（Ａｌ）や他の種類の金属等の導電層のスパッタリング法によって第２電極５０を形成し、その後パターニングする。成膜ステップは当業者には既知であるので本明細書では詳述しない。第１電極４４は、基板６に電気的に結合され、第２電極５０は、ポリシリコン層４６に結合される。有利には、ダイオード４の第１電極４４及び第２電極５０は基板６の上面１２上に形成されるため、ダイオードの集積値が高くなる。
【００５２】
電流駆動能力を向上するため、ダイオード４の穴は平行に配置される。
【００５３】
ダイオード４は、１つ（又は複数）の受動及び／若しくは能動部品、又は部品群に結合可能である。
【００５４】
有利には、ダイオード４は、静電放電（ＥＳＤ）保護に使用される。例えば、ダイオード４は、コンデンサの入力又はトレンチ・コンデンサに結合することができる。なお、ダイオード４の第１電極４４及び第２電極５０は、ダイオード４の極性を考慮して保護対象の構成部品に結合される。
【００５５】
従って、例えば、回路の入力におけるＥＳＤ正極性保護をダイオード４で実現する場合は、ダイオード４の第２電極５０を電源端子に結合し、第１電極４４を前記回路の入力に結合する。
【００５６】
ＥＳＤ負極性保護もダイオード４によって実現することができる。
【００５７】
双極のＥＳＤ保護を実現するため、２つのダイオードを備える静電放電保護デバイスを提案する。図１０は、ダイオード４及び第２ダイオード４１を備える静電放電保護デバイスを示す。有利には、第２ダイオード４１はダイオード４と同じ特性を有し、ダイオード４と対称である。更に、第２ダイオード４１は、ダイオード４と同じ製造プロセスによって得ることができる。
【００５８】
第２ダイオード４１及びダイオード４は、同じ基板６上に作製される。従って、静電放電保護デバイスの集積密度を最適化できる。
【００５９】
図１０の第２ダイオード４１は、３つの穴、即ち、第１穴６２、第２穴６０、及び第３穴５８を有する。第２ダイオード４１はダイオード４と対称であるため、その穴の深さ及び幅は、第２側面１０から第１側面８に向かって小さくなる。第２ダイオード４１は、第１穴６２が基板６の第１側面８の側となるように配置される。第２ダイオード４１の第１穴６２は、ダイオード４の第１穴１８から所定の距離だけ離間される。例えば、第２ダイオード４１の第１穴６２とダイオード４の第１穴１８との間の距離は７５μｍに等しい。
【００６０】
１つ（又は複数）の回路を保護するため、ダイオード４は、有利には、第２ダイオード４１と直列に結合され、より具体的には、ダイオード４及び第２ダイオード４１は、バック・ツー・バック（ＢＴＢ）位置で結合される。この独自の構造によって、保護回路の通常の操作モードにおける正及び負パルスをサポートする最適なＥＳＤ保護を実現することができる。
【００６１】
この構造によれば、ダイオード４及びダイオード４１を備える静電放電保護デバイスによって、双方向ＥＳＤで１つ（又は複数）の回路を保護でき、基板６内の電流分布が改善される。
【００６２】
本明細書で提案する新しい構造の利点を示すため、２つの構造のＥＳＤ耐性の比較をした。同じ設置面積（構造全体で２４，０００μｍ２）を有する２つのＢＴＢダイオードを比較した。
【００６３】
第１構造は、幅、深さ及び長さが同じトレンチを有する３Ｄダイオードを備える。ダイオードはＢＴＢ位置に配置され、ダイオード間の距離は７５μｍである。各ダイオードは、６つのトレンチの幅を互いに等しく１μｍとして形成される。ダイオードの面積は、（１８×２２４）μｍ２＝４，０３２μｍ２である。構造全体の面積は２４，０００μｍ２である。
【００６４】
第２構造は、それぞれ長さは同じであるが、ダイオードの正面から背面に向かって幅及び深さが大きくなるトレンチを有する３Ｄダイオードを備える。ダイオードの最も小さいトレンチは、他のダイオードの最も小さいトレンチの前に配置される。ダイオードはＢＴＢ位置に配置され、ダイオード間（最小トレンチ間）の距離は７５μｍである。各ダイオードは、６つのトレンチの幅を１μｍ〜２．２μｍとして形成される。ダイオードの面積は、（１８×２２４）μｍ２＝４，０３２μｍ２であり、構造全体の面積は２４，０００μｍ２である。
【００６５】
図１１は、測定実験結果を表す曲線を示す。この図には４本の曲線が示されているが、第１曲線Ａ１（漏れ電流を示す）、第２曲線Ａ２（電流‐電圧（Ｉ‐Ｖ）を示す）は、互いに幅及び深さが同じトレンチを有する、従来技術のＢＴＢダイオードに対応する。残りの２本の曲線、即ち、曲線Ｂ１（漏れ電流を示す）及び曲線Ｂ２（電流‐電圧（Ｉ‐Ｖ）を示す）は、互いに幅及び深さが異なるトレンチを有するＢＴＢダイオード（６つのトレンチを有するダイオード４、４１）に対応する。
【００６６】
ダイオードのＥＳＤ耐性は、有効な分析ツールである伝送線路パルス（ＴＬＰ）システムを使用して確認した。このシステムは、１ｍＡから２０Ａまで１００ｎｓの持続時間の電流パルスを生成する。各パルス後の直流（ＤＣ）漏れを測定し、サンプルの損傷を検出することができる。損傷がなければダイオードを通過する電流は強くなり、ＥＳＤ耐性も高くなる。トレンチの幅及び深さが異なるため、ＢＴＢダイオード４、４１を循環するＴＬＰ電流は、従来技術のＢＴＢダイオードにおけるＴＬＰ電流よりも大きくなる。従って、同じ構造面積を有し１９Ｖの同じツェナー電圧を有する従来技術のＢＴＢダイオードは約１１Ａの電流パルスしか持続できないが、本例のＢＴＢダイオード４、４１は、最大約１３Ａの電流パルスを持続することができる。従って、ＢＴＢダイオード４、４１のＴＬＰ性能は、従来技術のＢＴＢダイオード構造より２０％高い。
【００６７】
更に、より低い直列抵抗を有する独自構造のダイオード４、４１により、基板を通る電流分布が改善され、良好なＥＳＤ耐性を有する高いＥＳＤ保護レベルを得ることができる。
【００６８】
図１２は、インダクタ７０及び高値コンデンサ７２を備える能動回路に結合された２個のダイオード４、４１を備える静電放電デバイスの集積例を示す。
【００６９】
図１３は、かかるデバイスの概略的な電気回路を示す。図１３に示した場合において、図１２の高値コンデンサ７２及びインダクタ７０は、入力７６を有する回路７４によって記号化されている。
【００７０】
ダイオード４の第１電極４４は電気接地に結合され、ダイオード４の第２電極５０はダイオード４１の第２電極５５に結合される。ダイオード４１の第１電極５４は、入力７６に結合される。保護回路７４の入力７６は、例えば信号（図示せず）を受信するように適合される。
【００７１】
静電放電保護デバイスのお陰で、双方向の外乱を回避することができる。従って、入力７６は、正の外乱に対してはグランドＧＮＤに結合され、負の外乱に対してはＶＣＣに結合される。他の種類の結合も可能である。
【００７２】
更に、本発明の有利な実施形態において、ダイオード４は、他のダイオードに積み重ねることができる。更に、少なくとも２つのダイオード４、４１を備える静電放電保護デバイスは、他の静電放電保護デバイスに積み重ねて回路の複数の入力を保護することもできる。
【００７３】
静電放電保護デバイスは、能動回路及び／又は受動回路に結合することができることに留意されたい。また、静電放電保護デバイスは、インダクタや高値コンデンサ等、他の種類の構成部品又は回路に結合することもできる。
【００７４】
本発明は、製造が容易なダイオードを提供する。本発明はまた、集積密度値及びＴＬＰ電流値が高い、直列に結合された２つのダイオードを備える静電放電保護デバイスも提供する。
【００７５】
上述した構造によって、この構造の後部の穴（好ましくはトレンチ）の電気抵抗を下げることによって、電流のより良い拡散が得られることが企図される。このことは、ダイオード構造の後部にある穴（トレンチ）の幅及び／又は深さを大きくすることによって達成される。
【００７６】
第１の物理的効果は、ダイオードの正面からダイオードの背面まで穴の幅を大きくすることによって得られる。ダイオードの背面の穴の幅が広い場合は、ダイオードの正面の穴と比較して直列抵抗が低くなる。このため、デバイスに流れる電流の均一性が向上する。所与の印加電流に対して、（大きさが同じで類似の穴を備える従来技術のダイオードと比較すると）電流密度は正面側の穴で低くなり、シリコン内にホットスポットは殆ど存在しなくなる。従って、本発明のデバイスはＥＳＤ耐性が優れている。
【００７７】
第２の物理的効果は、穴の成長深さによって得られる。ダイオードの背面の穴の深さを大きくすると、シリコンのより大きい部分が利用できるため、シリコンの使用率が改善されるからである。従って、ＥＳＤ事象の発生中も基板上の電流分布が改善される。
【００７８】
以上、図面を参照しながら本発明について詳細に説明してきたが、図面及び本明細書の説明は例示的なものであって限定的なものではなく、本発明は開示の実施形態に限定されるものではない。図面、明細書、及び特許請求の範囲の記載を読めば、本発明を実施する当業者には、開示の実施形態に対して様々な変更を加えることができることが理解されるであろう。
【図１】
2017533581.tif 000003
【図２】
2017533581.tif 000004
【図３】
2017533581.tif 000005
【図４】
2017533581.tif 000006
【図５】
2017533581.tif 000007
【図６】
2017533581.tif 000008
【図７】
2017533581.tif 000009
【図８】
2017533581.tif 000010
【図９】
2017533581.tif 000011
【図１０】
2017533581.tif 000012
【図１１】
2017533581.tif 000013
【図１２】
2017533581.tif 000014
【図１３】
2017533581.tif 000015
【国際調査報告】
2017533581.tif 000016
2017533581.tif 000017
2017533581.tif 000018