(57)【要約】  本発明は、半導体基板、半導体デバイス、および半導体基板の製造方法を開示している。ここで、半導体基板（１）は、第１半導体層（１１）と、第１半導体層上に位置する第２半導体層（１２）と、を含み、第１半導体層および第２半導体層、並びに、それぞれをその結晶格子対称性に応じて回転させたものは、全て、垂直方向に異なる劈開面を有する。半導体基板を複合型基板構造にすることにより、同様な基板の厚さの条件で、半導体エピタキシャル層から加えられる応力による半導体基板へのダメージを減少することができ、半導体基板の破砕の確率を減少するとともに、プロセスの難しさを低減し、半導体デバイスの信頼性を強めることができる。
2017507478.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板であって、第１半導体層と、前記第１半導体層上に位置する第２半導体層と、を含み、ここで、前記第１半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有し、または、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有する、ことを特徴とする半導体基板。
【請求項２】
前記第１半導体層と前記第２半導体層とは、材料が同じまたは異なる、ことを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記第１半導体層と前記第２半導体層とは、同じ結晶格子構造を有し、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重ならない、ことを特徴とする請求項２に記載の半導体基板。
【請求項４】
前記第１半導体層と前記第２半導体層とは、結晶構造が異なり、水平方向における結晶方位が重ならない、ことを特徴とする請求項２に記載の半導体基板。
【請求項５】
前記第１半導体層の材料形態は、結晶状態、非晶質状態、および無定形状態の１つまたは複数の組み合わせを含む、ことを特徴とする請求項１に記載の半導体基板。
【請求項６】
前記第１半導体層の材料は、無定形状態の材料であり、前記無定形状態の材料は、非半導体材料を含み、前記非半導体材料は、窒化アルミニウム、多結晶炭化ケイ素、セラミック、および石英を含む、ことを特徴とする請求項５に記載の半導体基板。
【請求項７】
前記第１半導体層は、無定形状態の材料であり、第１半導体層と第２半導体層とのボンディング方向が制限されない、ことを特徴とする請求項５に記載の半導体基板。
【請求項８】
前記第２半導体層が結晶層である、ことを特徴とする請求項１に記載の半導体基板。
【請求項９】
前記第１半導体層および前記第２半導体層が順次交替して、３層以上の積層構造が形成される、ことを特徴とする請求項１に記載の半導体基板。
【請求項１０】
前記積層構造は、前記第１半導体層と前記第２半導体層との間に位置する誘電体層を含む、ことを特徴とする請求項９に記載の半導体基板。
【請求項１１】
前記誘電体層とその隣接の前記第１半導体層とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならず、
および／または、
前記誘電体層とその隣接の前記第２半導体層とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならない、
ことを特徴とする請求項１０に記載の半導体基板。
【請求項１２】
前記誘電体層と隣接の前記第１半導体層とは、結晶構造が異なり、水平方向において結晶方位が重ならず、
および／または、
前記誘電体層と隣接の前記第２半導体層とは、結晶構造が異なり、水平方向において結晶方位が重ならない、
ことを特徴とする請求項１０に記載の半導体基板。
【請求項１３】
請求項１〜１２のいずれか１項に記載の半導体基板と、前記半導体基板上に位置する半導体エピタキシャル層と、を含むことを特徴とする半導体デバイス。
【請求項１４】
前記半導体エピタキシャル層は、シリコン、ヒ化ガリウム、窒化ガリウム、窒化アルミニウムガリウム、インジウム窒化ガリウム、窒化アルミニウムインジウムガリウムの１つまたは複数の組み合わせを含む、ことを特徴とする請求項１３に記載の半導体デバイス。
【請求項１５】
発光ダイオード、レーザダイオード、高電子移動度トランジスタ、電界効果トランジスタ、ショットキーダイオード、ＰＩＮダイオード、または太陽電池を含む、ことを特徴とする請求項１３に記載の半導体デバイス。
【請求項１６】
半導体基板の製造方法であって、
第１半導体層を提供するステップＳ１と、
前記第１半導体層上に第２半導体層を作製するステップＳ２と、を含み、
ここで、前記第１半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有し、または、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有する、
ことを特徴とする製造方法。
【請求項１７】
前記ステップＳ２の後に、
前記第２半導体層上に半導体エピタキシャル層を作製する、
ことをさらに含む、ことを特徴とする請求項１６に記載の製造方法。
【請求項１８】
前記第１半導体層および前記第２半導体層の作製方法は、チョクラルスキー法、フローティングゾーン法、物理気相成長、および化学気相成長の１つまたは複数の組み合わせを含む、ことを特徴とする請求項１６に記載の製造方法。
【請求項１９】
前記ステップＳ２において前記第１半導体層上に第２半導体層を作製する方法は、ウェハボンディングを含む、ことを特徴とする請求項１６に記載の製造方法。
【請求項２０】
半導体エピタキシャル層の作製方法は、有機金属化学気相成長、分子線エピタキシー、水素化物気相エピタキシーの１つまたは複数の組み合わせを含む、ことを特徴とする請求項１６に記載の製造方法。
【請求項２１】
前記ステップＳ２の後に、
前記第２半導体層上に前記第１半導体層を作製して、３層構造の積層構造を形成し、
または、前記第２半導体層上に前記第１半導体層および前記第２半導体層を順次交互に作製して、３層を超える構造の積層構造を形成する、
ことをさらに含む、ことを特徴とする請求項１６に記載の製造方法。
【請求項２２】
前記第１半導体層と前記第２半導体層との間に誘電体層を成長させる、
ことをさらに含む、ことを特徴とする請求項２１に記載の製造方法。
【請求項２３】
誘電体層は、堆積、熱酸化、または窒化によって作製され、前記堆積の方法は、ＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、ＲＴＣＶＤ、ＭＯＣＶＤ、ＭＢＥ、ＡＬＤの１つまたは複数の組み合わせを含む、ことを特徴とする請求項２２に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１４年０１月０７日に中国専利局に提出された、出願番号が２０１４１０００６５６８．４であり、発明の名称が「半導体基板、半導体デバイス、および半導体基板の製造方法」である中国特許出願の優先権を主張し、その全ての内容は参照することにより本願に組み込まれる。
【０００２】
本発明は、マイクロエレクトロニクス技術分野に関し、特に半導体基板、半導体デバイス、および半導体基板の製造方法に関する。
【背景技術】
【０００３】
窒化ガリウムを代表とするＩＩＩ族窒化物がますます重視されている。これは、ＩＩＩ族窒化物が半導体照明の発光ダイオード（ＬＥＤ）およびハイパワー電子デバイスとして幅広く使用できるからである。真性基板の欠乏に起因して、窒化ガリウムデバイスは、普通、例えば、サファイア、炭化ケイ素、およびシリコンなどのヘテロ基板上に作製される。シリコン基板は、その広い適用性によって、上記のいくつかの基板材料のうち、サイズおよび品質の両方が最も優れたものである。現在、相補型金属酸化膜半導体（ＣＭＯＳ）の主流技術は、１２インチのシリコン基板に基づいたものであり、かつ、シリコンの価格も他のいくつかの材料の匹敵しえないものである。このため、大きいサイズのシリコン基板上に窒化ガリウム材料を作製することが、窒化ガリウム基デバイスのコストを低減させる最適な方法である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、窒化ガリウムとシリコンとの間に巨大な格子不整合および熱的不整合が存在しているため、作製および冷却の過程で大量の応力が導入される。この応力は、エピタキシャルウェハの反りおよびエピタキシャル膜のクラックを引き起こす恐れがあり、また、シリコン基板自体にも大きなダメージを与える。シリコン基板における残余の応力に起因して、プロセス中にシリコン上の窒化ガリウムエピタキシャルウェハが破砕して巨大な損失を引き起こす恐れがある。
このような状況を回避するために、通常の方法は、厚いシリコン基板を採用することであるが、プロセスラインは、いずれも、基板の厚さに対して、上限が存在する。シリコン基板の厚さが一定の閾値を超えると、プロセス機器は処理できなくなり、例えば、リソグラフィマシンが集光・アライメントできなくなり、プロセスが実現できなくなる。
【０００５】
そこで、上記の技術的課題および改良方法に対して、半導体基板、半導体デバイス、および半導体基板の製造方法を提供する必要がある。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明は、複合基板構造という概念を提案している。通常、対称性のために、窒化ガリウムエピタキシャルウェハは、作製されるエピタキシャル膜が良い結晶品質、電気的特性および光学的特性を有するように、Ｓｉ（１１１）基板上に作製したほうがよい。窒化ガリウムの結晶格子構造は、六方対称特性を有し、応力のリリース時にも同じ関係に従う。Ｓｉ（１１１）の劈開面も三方対称特性を有し、シリコン基板は、応力を受けることによるダメージ時に三方対称である。対称整合の関係で、Ｓｉ（１１１）上に作製される窒化ガリウムは、結晶品質が最も良いが、相応に、応力を受ける時に最も破砕しやすいものでもある。
このような状況を回避するために、本発明は、シリコン非対称複合基板を用いて窒化ガリウムエピタキシャル層を作製することを提案している。
【０００７】
シリコン半導体内の応力は、同一の結晶方位のシリコンの厚さの増加につれて蓄積し続けるが、同一の結晶方位のシリコンの表面が他の結晶方位のシリコンと接触すると、応力は、蓄積することなく減少する。本発明は、相互に接触するＳｉ（１１１）半導体層の劈開面が重ならないように、２層または多層の異なる結晶方位のＳｉ（１１１）を導入することにより、応力がシリコン基板を通過することによるダメージを低減させ、シリコン基板のクラックによる窒化ガリウム半導体層の破裂を防止し、窒化ガリウム半導体層の堅固性および信頼性を向上させる目的を達成する。
【０００８】
上記複合基板は、２種類の異なる結晶方位のシリコン半導体層を結合することにより形成してもよい。例えば、Ｓｉ（１１１）半導体層およびＳｉ（１００）半導体層を結合して、複合基板構造を形成する。シリコンウェハのボンディング時の角度を制御することにより、Ｓｉ（１１１）半導体層とＳｉ（１００）半導体層との劈開面が重ならないようにすることができるので、窒化ガリウムエピタキシャル層による欠陥がそのうちの一方のシリコン半導体層上に伝えられた時に大幅に減少する。これにより、他方のシリコン半導体層まで続くことを避け、窒化ガリウムエピタキシャル層の応力による基板の破砕の確率を減少し、基板の堅固性および信頼性を強める。
【０００９】
上述した複合型基板の製造は、ウェハボンディングによって完成してもよい。例えば、２枚の薄い基板を異なる結晶方位に応じて一定の角度だけずらしてボンディングすることにより、複合基板を生成してもよい。
【００１０】
上記の目的を達成するために、本発明の実施例で提供される解決手段は、以下の通りである。
半導体基板であって、第１半導体層と、前記第１半導体層上に位置する第２半導体層と、を含み、ここで、前記第１半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有し、または、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有する。
【００１１】
本発明の更なる改良として、前記第１半導体層と前記第２半導体層とは、材料が同じまたは異なる。
【００１２】
本発明の更なる改良として、前記第１半導体層と前記第２半導体層とは、同じ結晶格子構造を有し、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重ならない。
【００１３】
本発明の更なる改良として、前記第１半導体層と前記第２半導体層とは、結晶構造が異なり、水平方向における結晶方位が重ならない。
【００１４】
本発明の更なる改良として、前記第１半導体層の材料形態は、結晶状態、非晶質状態、および無定形状態の１つまたは複数の組み合わせを含む。
【００１５】
本発明の更なる改良として、前記第１半導体層の材料は、無定形状態の材料であり、前記無定形状態の材料は、非半導体材料を含み、前記非半導体材料は、窒化アルミニウム、多結晶炭化ケイ素、セラミック、および石英を含む。
【００１６】
本発明の更なる改良として、前記第１半導体層は、無定形状態の材料であり、第１半導体層と第２半導体層とのボンディング方向が制限されない。
【００１７】
本発明の更なる改良として、前記第２半導体層が結晶層である。
本発明の更なる改良として、前記第１半導体層および第２半導体層が順次交替して、３層以上の積層構造が形成される。ｆ
【００１８】
本発明の更なる改良として、前記積層構造は、第１半導体層と前記第２半導体層との間に位置する誘電体層を含む。
【００１９】
本発明の更なる改良として、前記誘電体層とその隣接の前記第１半導体層とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならず、
および／または、
前記誘電体層とその隣接の前記第２半導体層とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならない。
【００２０】
本発明の更なる改良として、前記誘電体層と隣接の前記第１半導体層とは、結晶構造が異なり、水平方向において結晶方位が重ならず、
および／または、
前記誘電体層と隣接の前記第２半導体層とは、結晶構造が異なり、水平方向において結晶方位が重ならない。
【００２１】
上記に相応して、半導体デバイスであって、上記のいずれかの実施形態に記載の半導体基板と、前記半導体基板上に位置する半導体エピタキシャル層と、を含む。
【００２２】
本発明の更なる改良として、前記半導体エピタキシャル層は、シリコン、ヒ化ガリウム、窒化ガリウム、窒化アルミニウムガリウム、インジウム窒化ガリウム、窒化アルミニウムインジウムガリウムの１つまたは複数の組み合わせを含む。
【００２３】
本発明の更なる改良として、前記半導体デバイスは、発光ダイオード、レーザダイオード、高電子移動度トランジスタ、電界効果トランジスタ、ショットキーダイオード、ＰＩＮダイオード、または太陽電池を含む。
【００２４】
上記に応じて、半導体基板の製造方法であって、
第１半導体層を提供するステップＳ１と、
前記第１半導体層上に第２半導体層を作製するステップＳ２と、を含み、
ここで、前記第１半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有し、または、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有する。
【００２５】
本発明の更なる改良として、前記ステップＳ２の後に、
前記第２半導体層上に半導体エピタキシャル層を作製する、ことをさらに含む。
【００２６】
本発明の更なる改良として、前記第１半導体層および前記第２半導体層の作製方法は、チョクラルスキー法、フローティングゾーン法、物理気相成長、および化学気相成長の１つまたは複数の組み合わせを含む。
【００２７】
本発明の更なる改良として、前記ステップＳ２において前記第１半導体層上に第２半導体層を作製する方法は、ウェハボンディングを含む。
【００２８】
本発明の更なる改良として、前記半導体エピタキシャル層の作製方法は、有機金属化学気相成長、分子線エピタキシー、水素化物気相エピタキシーの１つまたは複数の組み合わせを含む。
【００２９】
本発明の更なる改良として、前記ステップＳ２の後に、
前記第２半導体層上に前記第１半導体層を作製して、３層構造の積層構造を形成し、
または、前記第２半導体層上に前記第１半導体層および前記第２半導体層を順次交互に作製して、３層を超える構造の積層構造を形成する、ことをさらに含む。
【００３０】
本発明の更なる改良として、前記方法は、
前記第１半導体層と前記第２半導体層との間に誘電体層を成長させる、ことをさらに含む。
【００３１】
本発明の更なる改良として、誘電体層は、堆積、熱酸化、または窒化によって作製され、前記堆積の方法は、ＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、ＲＴＣＶＤ、ＭＯＣＶＤ、ＭＢＥ、ＡＬＤの１つまたは複数の組み合わせを含む。
【発明の効果】
【００３２】
本発明で提供された半導体基板、半導体デバイス、および半導体基板の製造方法によれば、半導体基板が特別な結晶格子構造および力学的構造を有するようになっている。半導体基板を複合型基板構造にすることにより、同様な基板の厚さの条件で、半導体エピタキシャル層から加えられる応力によるシリコン基板へのダメージを減少することができ、シリコン基板の破砕の確率を減少するとともに、プロセスの難しさを低減し、半導体デバイスの信頼性を強めることができる。
【図面の簡単な説明】
【００３３】
本発明の実施例または従来技術の構成をさらに明確に説明するために、以下、実施例または従来技術の説明に使用すべき図面を簡単に紹介する。明らかに、以下の説明における図面は、本発明に記載された若干の実施例にすぎず、当業者にとっては、創造的な労働をしない前提で、これらの図面から他の図面を得ることもできる。
【図１】本発明に係るシリコンの各結晶方位の模式図である。
【図２】本発明の第１実施形態における上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１１１）の＜１−１０＞方向とが平行である半導体基板の構成図である。
【図３】本発明の第２実施形態における上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１１１）の＜−１０１＞方向とが平行である半導体基板の構成図である。
【図４（ａ）】本発明の第３実施形態における上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１１１）の＜−２１１＞方向との間に角度がある半導体基板の構成図である。
【図４（ｂ）】上位層Ｓｉ（１１１）の平面図である。
【図４（ｃ）】下位層Ｓｉ（１１１）の平面図である。
【図５（ａ）】本発明の第４実施形態における上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１００）の＜−１１０＞方向との間に角度がある半導体基板の構成図である。
【図５（ｂ）】上位層Ｓｉ（１１１）の平面図である。
【図５（ｃ）】下位層Ｓｉ（１００）の平面図である。
【図６】本発明の第５実施形態におけるＳｉ（１１１）層およびＳｉ（１００）層の交互複合基板構造を有する半導体基板の構成図である。
【図７】本発明の第６実施形態におけるＳｉ（１１０）層およびＳｉ（１００）層の交互複合基板構造を有する半導体基板の構成図である。
【図８】本発明の第７実施形態におけるＳｉ（１１１）層およびＳｉ（１１０）層の交互複合基板構造を有する半導体基板の構成図である。
【符号の説明】
【００３４】
１  半導体基板
２  半導体エピタキシャル層
１１  第１半導体層
１２  第２半導体層
１３  第１半導体層
【発明を実施するための形態】
【００３５】
以下、図面に示す具体的な実施形態を参照しながら、本発明を詳しく説明する。しかし、これらの実施形態は、本発明を制限するものではなく、当業者がこれらの実施形態に基づいて行った、構成、方法、または機能上の変換は、全て、本発明の保護範囲に含まれる。
【００３６】
また、異なる実施例において、重複する符号またはマーキングを使用する可能性がある。これらの重複するのは、簡単で明確に本発明を説明するためのものにすぎず、係る異なる実施例および／または構成の間に何らかの関連性があることを意味するものではない。
【００３７】
図１に示されたのは、本発明に係るシリコンの各結晶方位の模式図である。以下、図１を参照しながら、異なる実施形態について、本発明をさらに説明する。
【００３８】
図２は、本発明の第１実施形態における半導体基板の構成の模式図であり、即ち、上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１１１）の＜１−１０＞方向とが平行である半導体基板の構成図である。本実施形態では、半導体基板１は、第１半導体層１１と、第１半導体層１１上に位置する第２半導体層１２と、を含み、第２半導体層１２は、半導体エピタキシャル層２の作製に用いられてもよい。ここで、第１半導体層１１と第２半導体層１２とは、垂直方向に異なる劈開面を有する。
【００３９】
好ましくは、第１半導体層１１は、半導体材料、無定形材料、および結晶体の１つまたは複数の組み合わせであってもよい。第１半導体層１１に使用可能な半導体材料は、Ｓｉ、ＧａＮ、ＡｌＮ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ダイヤモンドの１つまたは複数を含む。無定形材料は、窒化アルミニウム、セラミック、および石英などを含む。第１半導体層１１が無定形材料である場合、第１半導体層１１と第２半導体層１２とのボンディング方向が制限されない。
【００４０】
第２半導体層１２は結晶層であってもよい。第２半導体層１２に使用可能な半導体材料は、Ｓｉ、ＧａＮ、ＡｌＮ、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ダイヤモンドの１つまたは複数を含む。第１半導体層１１と第２半導体層１２とは、材料が同じまたは異なってもよいが、異なる結晶方位を採用する。例えば、第１半導体層と第２半導体層とは、同じ結晶格子構造を有し、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重ならない。または、第１半導体層と第２半導体層とは、結晶構造が異なり、水平方向における結晶方位が重ならない。
【００４１】
本実施形態では、第１半導体層１１と第２半導体層１２とは、同じ結晶格子構造Ｓｉ（１１１）を有し、垂直方向に同じ結晶方位を有するが、水平方向における結晶対称性が異なるようにしてもよい。
【００４２】
上記半導体エピタキシャル層２は、シリコン、ヒ化ガリウム、窒化ガリウム、窒化アルミニウムガリウム、インジウム窒化ガリウム、窒化アルミニウムインジウムガリウムの１つまたは複数の組み合わせを含んでもよい。半導体エピタキシャル層は、窒化物である場合、発光ダイオード（ＬＥＤ）、レーザダイオード、高電子移動度トランジスタ（ＨＥＭＴ）、電界効果トランジスタ（ＦＥＴ）、ショットキーダイオード、ＰＩＮダイオード、および太陽電池などを含む複数種類のデバイス構造の作製に用いられてもよい。
【００４３】
本実施形態では、上記半導体基板１の製造方法も提供している。この方法は、下記のステップを含む。
ステップＳ１で、第１半導体層１１を提供する。
【００４４】
ステップＳ２で、前記第１半導体層１１上に第２半導体層１２を作製する。第１半導体層１１と第２半導体層１２とは、垂直方向に異なる劈開面を有する。
【００４５】
さらに、ステップＳ２の後に、第２半導体層１２上に半導体エピタキシャル層２を作製する、ことをさらに含む。
【００４６】
本発明の一実施例として、製造される半導体基板に３層の半導体層からなる積層構造を含ませるために、上記のステップＳ２の後に、
前記第２半導体層１２上に第１半導体層１３を作製して、３層構造の積層構造を形成する、ことを含んでもよい。説明すべきものとして、本発明の実施例では、形成された第１半導体層１３と第１半導体層１１とは、同じ結晶格子構造を有し、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重なってもよいし、重ならなくてもよい。
【００４７】
さらに、本発明の他の実施例として、製造される半導体基板に３層を超える半導体層からなる積層構造を含ませるために、上記のステップＳ２の後に、
前記第２半導体層１２上に第１半導体層１３および第２半導体層を順次交互に作製して、３層を超える構造の積層構造を形成する、ことをさらに含んでもよい。
【００４８】
本実施形態では、第１半導体層１１および第２半導体層１２は、いずれも、Ｓｉ（１１１）半導体層を含む。ここで、第２半導体層１２、即ち、上位層Ｓｉ（１１１）半導体層の＜−２１１＞方向と、第１半導体層１１、即ち、下位層Ｓｉ（１１１）半導体層の＜１−１０＞方向とは、相互に平行である。もちろん、他の実施形態では、第２半導体層１２の＜−２１１＞方向と第１半導体層１１の＜１−１０＞方向との間に角度を設けてもよい。例えば、この角度は、１０°、２０°、または３０°などであってもよい。第１半導体層１１および第２半導体層１２は、交互積層によって複合構造を形成してもよい。これにより、上位層Ｓｉ（１１１）半導体層および下位層Ｓｉ（１１１）半導体層の劈開面は、相互にずれる。単一のシリコン半導体層に比較して、このような方法は、上位層Ｓｉ（１１１）半導体層と下位層Ｓｉ（１１１）半導体層との界面において応力の蓄積を減少することができ、シリコン半導体層の局所的な応力がシリコン半導体層全体まで蓄積することに起因してシリコン基板全体にクラックが発生することを避けることができる。
【００４９】
図３は、本発明の第２実施形態における半導体基板の構成の模式図であり、即ち、上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１１１）の＜−１０１＞方向とが平行である半導体基板の構成図である。本実施形態では、半導体基板１は、第１半導体層１１と、第１半導体層１１上に位置する第２半導体層１２と、を含み、第２半導体層１２は、半導体エピタキシャル層２の作製に用いられてもよい。
【００５０】
第１半導体層１１は、下位層Ｓｉ（１１１）半導体層を含み、第２半導体層１２は、上位層Ｓｉ（１１１）半導体層を含み、上位層Ｓｉ（１１１）半導体層の＜−２１１＞方向と下位層Ｓｉ（１１１）層の＜−１０１＞方向とは、相互に平行である。好ましくは、第１半導体層１１および第２半導体層１２は、交互積層によって複合構造を形成してもよい。このように、上位層Ｓｉ（１１１）半導体層と下位層Ｓｉ（１１１）半導体層とが有する劈開面は同一の方向にないことを保証することができる。これにより、応力の蓄積によるシリコン基板のクラックを避け、シリコン基板の信頼性を大幅に向上させることができる。
【００５１】
図４（ａ）、図４（ｂ）、および図４（ｃ）は、本発明の第３実施形態における半導体基板の構成の模式図であり、即ち、上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１１１）の＜−２１１＞方向との間に角度がある半導体基板の構成図である。ここで、図４（ａ）は、この構成の断面模式図であり、図４（ｂ）および図４（ｃ）は、それぞれ、上位層Ｓｉ（１１１）および下位層Ｓｉ（１１１）の平面図である。本実施形態では、半導体基板１は、第１半導体層１１と、第１半導体層１１上に位置する第２半導体層１２と、を含み、第２半導体層１２は、半導体エピタキシャル層２の作製に用いられてもよい。
【００５２】
第１半導体層１１は、下位層Ｓｉ（１１１）半導体層を含み、第２半導体層１２は、上位層Ｓｉ（１１１）半導体層を含み、上位層Ｓｉ（１１１）半導体層の＜−２１１＞方向と下位層Ｓｉ（１１１）層の＜−２１１＞方向との間に角度があり、この角度の大きさは、６０°または６０°の整数倍に等しくない。好ましくは、第１半導体層１１および第２半導体層１２は、交互積層によって複合構造を形成してもよい。このように、上位層Ｓｉ（１１１）半導体層と下位層Ｓｉ（１１１）半導体層とが有する劈開面は同一の方向にないことを保証することができる。これにより、応力の蓄積によるシリコン基板のクラックを避け、シリコン基板の信頼性を大幅に向上させることができる。
【００５３】
図５（ａ）、図５（ｂ）、および図５（ｃ）は、本発明の第４実施形態における半導体基板の構成の模式図であり、即ち、上位層Ｓｉ（１１１）の＜−２１１＞方向と下位層Ｓｉ（１００）の＜−１１０＞方向との間に角度がある半導体基板の構成図である。ここで、図５（ａ）は、この構成の断面模式図であり、図５（ｂ）および図５（ｃ）は、それぞれ、上位層Ｓｉ（１１１）および下位層Ｓｉ（１００）の平面図である。半導体基板１は、第１半導体層１１と、第１半導体層１１上に位置する第２半導体層１２と、を含み、第２半導体層１２は、半導体エピタキシャル層２の作製に用いられてもよい。本実施形態では、第１半導体層１１と第２半導体層１２とは、結晶構造が異なり、水平方向における結晶方位が重ならない。
【００５４】
第１半導体層１１は、下位層Ｓｉ（１００）半導体層を含み、第２半導体層１２は、上位層Ｓｉ（１１１）半導体層を含み、上位層Ｓｉ（１１１）半導体層の＜−２１１＞方向と下位層Ｓｉ（１００）層の＜−１１０＞方向との間に角度があり、この角度の大きさは、９０°または９０°の整数倍に等しくない。好ましくは、第１半導体層および第２半導体層は、交互積層によって複合構造を形成してもよい。このように、上位層Ｓｉ（１１１）半導体層と下位層Ｓｉ（１００）半導体層とが有する劈開面は同一の方向にないことを保証することができる。これにより、応力の蓄積によるシリコン基板のクラックを避け、シリコン基板の信頼性を大幅に向上させることができる。
【００５５】
説明すべきものとして、本実施形態では、半導体基板１は、３層以上の半導体層の積層によって形成されてもよい。半導体基板１上には、半導体エピタキシャル層２が作製されている。ここで、半導体層は、第１半導体層１１と第２半導体層１２とを含む。説明すべきものとして、半導体基板に２層以上の第１半導体層が含まれる場合、該複数の第１半導体層は、いずれも、同じ結晶格子構造を有するとともに、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重なってもよいし、重ならなくてもよい。同様に、半導体基板に２層以上の第２半導体層が含まれる場合、該複数の第２半導体層は、いずれも、同じ結晶格子構造を有するとともに、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重なってもよいし、重ならなくてもよい。
【００５６】
図６は、本発明の第５実施形態における半導体基板の構成の模式図である。例として、図６に示す複合基板は、下から上へ順次に、それぞれ、第１半導体層１１、第２半導体層１２、および第１半導体層１３である３層の半導体層を含む。ここで、第１半導体層１１と第２半導体層とは、同じ結晶格子構造を有するとともに、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重なってもよいし、重ならなくてもよい。
【００５７】
第１半導体層および第２半導体層が順次交替して、３層の半導体層からなる積層構造が形成される。本発明の実施例では、第１半導体層１１は、下位層Ｓｉ（１１１）半導体層を含み、第２半導体層１２は、上位層Ｓｉ（１００）半導体層を含む。
【００５８】
説明すべきものとして、第１半導体層１１および第２半導体層１２を順次に交互積層することにより形成された半導体基板は、図６に示す３層構造に限らない。実際的に、本発明の実施例の拡張として、第１半導体層１１および第２半導体層１２の交互積層によって、３層を超える積層構造を形成することもできる。
【００５９】
第１半導体層１１がＳｉ（１１１）であって、第２半導体層１２がＳｉ（１００）である場合、本発明の実施例では、第１半導体層１１および第２半導体層１２を順次に交互積層することにより、Ｓｉ（１１１）、Ｓｉ（１００）、Ｓｉ（１１１）、およびＳｉ（１００）の複合基板構造を形成することができる。このような方法は、同様に、各シリコン半導体層が有する劈開面は同一の方向にないことを保証することができる。これにより、応力の蓄積によるシリコン基板のクラックを避け、シリコン基板の信頼性を大幅に向上させることができる。
【００６０】
さらに、第１半導体層１１および第２半導体層１２が順次交替して形成された３層以上の積層構造は、第１半導体層１１と第２半導体層１２との間に位置する誘電体層（図６に図示されない）を含んでもよい。誘電体層材料は、ＳｉＯ２、ＳｉＮ、ＡｌＮなどを含む。
【００６１】
前記誘電体層とその隣接の前記第１半導体層１１とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならず、および／または、前記誘電体層とその隣接の前記第２半導体層１２とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならない。
【００６２】
誘電体層の材料は、無定形状態であってもよく、基板材料のバッファ層として、応力の蓄積を減少する。一方、誘電体層の材料は、高い誘電率（例えば、ＳｉＯ２の誘電率は３．９であり、ＳｉＮの誘電率は７．０であり、ＡｌＮの誘電率は８．５である）および臨界破壊電界を有し、基板が十分な破壊電圧に耐えることを保証する前提で、十分な厚さの誘電体材料を保有することができ、誘電体材料の品質を保証し、基板材料の堅固性および信頼性を増大させることができる。
【００６３】
図７は、本発明の第６実施形態における半導体基板の構成の模式図である。この半導体基板は、Ｓｉ（１１０）層およびＳｉ（１００）層の交互積層によって形成された複合基板である。本実施形態では、半導体基板１は、３層以上の半導体層の交互積層によって形成されてもよい。半導体基板１上には、半導体エピタキシャル層２が作製されている。ここで、半導体層は、第１半導体層１１と第２半導体層１２とを含む。
【００６４】
例として、図７に示す複合基板は、下から上へ順次に、それぞれ、第１半導体層１１、第２半導体層１２、および第１半導体層１３である３層の半導体層を含む。第１半導体層１１と第２半導体層とは、同じ結晶格子構造を有するとともに、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重なってもよいし、重ならなくてもよい。本発明の実施例では、第１半導体層１１は、下位層Ｓｉ（１１０）半導体層を含み、第２半導体層１２は、上位層Ｓｉ（１００）半導体層を含む。
【００６５】
本発明の実施例では、第１半導体層１１および第２半導体層１２を順次に交互積層することにより、Ｓｉ（１１０）、Ｓｉ（１００）、Ｓｉ（１１０）、およびＳｉ（１００）の複合基板構造を形成することができる。この複合基板構造は、３層以上の積層構造を含んでもよい。このような方法は、同様に、各シリコン半導体層が有する劈開面は同一の方向にないことを保証することができる。これにより、応力の蓄積によるシリコン基板のクラックを避け、シリコン基板の信頼性を大幅に向上させることができる。
【００６６】
さらに、積層構造は、第１半導体層１１と第２半導体層１２との間に位置する誘電体層（図７に図示されない）を含む。誘電体層材料は、ＳｉＯ２、ＳｉＮ、ＡｌＮなどを含む。誘電体層と隣接の第１半導体層１１および／または第２半導体層１２とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならず、或いは、誘電体層と隣接の第１半導体層１１および／または第２半導体層１２とは、結晶構造が異なり、水平方向において結晶方位が重ならない。誘電体層は、基板材料のバッファ層として、応力の蓄積を減少することができる。一方、誘電体層は、高い誘電率（例えば、ＳｉＯ２の誘電率は３．９であり、ＳｉＮの誘電率は７．０であり、ＡｌＮの誘電率は８．５である）を有し、基板が十分な破壊電圧に耐えることを保証する前提で、十分な厚さの誘電体材料を保有することができ、誘電体の品質を保証し、基板の堅固性および信頼性を増大させることができる。
【００６７】
図８は、本発明の第７実施形態における半導体基板の構成の模式図である。この半導体基板は、Ｓｉ（１１１）層およびＳｉ（１１０）層が交替して形成された複合基板である。本実施形態では、半導体基板１は、３層以上の半導体層の交互積層によって形成されてもよい。半導体基板１上には、半導体エピタキシャル層２が作製されている。ここで、半導体層は、第１半導体層１１と第２半導体層１２とを含む。
【００６８】
図８に示す複合基板は、下から上へ順次に、それぞれ、第１半導体層１１、第２半導体層１２、および第１半導体層１３である３層の半導体層を含む。第１半導体層１１と第２半導体層とは、同じ結晶格子構造を有するとともに、垂直方向に同じ結晶方位を有し、水平方向における結晶方位が重なってもよいし、重ならなくてもよい。ここで、第１半導体層および第２半導体層が順次交替して、３層以上の積層構造が形成される。本発明の実施例では、第１半導体層１１は、下位層Ｓｉ（１１１）半導体層を含み、第２半導体層１２は、上位層Ｓｉ（１１０）半導体層を含む。２種類の半導体層の積層によって、Ｓｉ（１１１）、Ｓｉ（１１０）、Ｓｉ（１１１）、およびＳｉ（１１０）の複合基板構造が形成される。このような方法は、同様に、各シリコン半導体層が有する劈開面は同一の方向にないことを保証することができる。これにより、応力の蓄積によるシリコン基板のクラックを避け、シリコン基板の信頼性を大幅に向上させることができる。
【００６９】
さらに、積層構造は、第１半導体層と第２半導体層との間に位置する誘電体層を含む。誘電体層材料は、ＳｉＯ２、ＳｉＮ、ＡｌＮなどを含む。誘電体層と隣接の第１半導体層および／または第２半導体層とは、垂直方向に同じ結晶方位を有し、水平方向において結晶方位が重ならず、或いは、誘電体層と隣接の第１半導体層および／または第２半導体層とは、結晶構造が異なり、水平方向において結晶方位が重ならない。誘電体層の材料は、無定形状態であってもよく、基板材料のバッファ層として、応力の蓄積を減少する。一方、誘電体層の材料は、高い誘電率（例えば、ＳｉＯ２の誘電率は３．９であり、ＳｉＮの誘電率は７．０であり、ＡｌＮの誘電率は８．５である）および臨界破壊電界を有し、基板が十分な破壊電圧に耐えることを保証する前提で、十分な厚さの誘電体層を保有することができ、誘電体の品質を保証し、基板の堅固性および信頼性を増大させることができる。
【００７０】
上記をまとめると、基板における第１半導体層および第２半導体層、或いは、それぞれをその結晶格子対称性に応じて回転させたものは、垂直方向に異なる劈開面を有すれば、第１半導体層と第２半導体層との界面において応力の蓄積を減少することができ、第２半導体層の局所的な応力が半導体層全体まで蓄積することに起因して基板全体にクラックが発生することを避けることができる。具体的に、ここで、前記第１半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層とは、垂直方向に異なる劈開面を有し、前記第１半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有し、または、前記第１半導体層を前記第１半導体層の結晶格子対称性に応じて回転させて得られた半導体層と前記第２半導体層を前記第２半導体層の結晶格子対称性に応じて回転させて得られた半導体層とは、垂直方向に異なる劈開面を有する。
【００７１】
上記の構成から分かるように、本発明で提供された半導体基板、半導体デバイス、および半導体基板の製造方法によれば、半導体基板が特別な結晶格子構造および力学的構造を有するようになっている。半導体基板を複合型基板構造にすることにより、同様な基板の厚さの条件で、半導体エピタキシャル層から加えられる応力によるシリコン基板へのダメージを減少することができ、シリコン基板の破砕の確率を減少するとともに、プロセスの難しさを低減し、半導体デバイスの信頼性を強めることができる。
【００７２】
当業者にとって明らかなように、本発明は、上記の模範的実施例の細部に限られるものではなく、かつ、本発明の精神または基本的な特徴から乖離しない場合に、他の具体的な形式で本発明を実現することが可能である。従って、いずれにしても、実施例を模範的で非制限的なものと見なすべきであり、本発明の範囲は、上述した説明によって限定されることなく、付加される請求の範囲によって限定されるので、請求の範囲と同等な要件の意味および範囲内にある全ての変化を本発明に含ませることを旨とする。請求項におけるいかなる符号についても、係る請求項を制限するものと見なしてはならない。
【００７３】
また、理解すべきものとして、本明細書では実施形態ごとに説明しているが、各実施形態それぞれに１つのみの独立した構成が含まれることではなく、明細書のこのような説明方式は、明確にするためのものにすぎず、当業者は、明細書を１つの全体とすべきであり、各実施例における構成は、適宜組み合わせられて、当業者に理解できる他の実施形態とされることもできる。
【図１】
2017507478.tif 000003
【図２】
2017507478.tif 000004
【図３】
2017507478.tif 000005
【図４（ａ）】
2017507478.tif 000006
【図４（ｂ）】
2017507478.tif 000007
【図４（ｃ）】
2017507478.tif 000008
【図５（ａ）】
2017507478.tif 000009
【図５（ｂ）】
2017507478.tif 000010
【図５（ｃ）】
2017507478.tif 000011
【図６】
2017507478.tif 000012
【図７】
2017507478.tif 000013
【図８】
2017507478.tif 000014
【国際調査報告】
2017507478.tif 000015
2017507478.tif 000016
2017507478.tif 000017
2017507478.tif 000018