(57)【要約】  複数のマイクロ電子基板は、複数のマイクロ電子基板を形成するのに用いられる複数のコンポーネントの異なる熱膨張係数に起因する反りを低減する複数の銅合金導電性経路を備える。一実施形態において、マイクロ電子基板の複数の導電性経路は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、の合金を含んでよい。別の実施形態において、マイクロ電子基板の複数の導電性経路は、銅の合金と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、ニッケル、コバルト、鉄、またはそれらの組み合わせの共堆積金属と、を含んでよい。更に別の実施形態において、複数の銅合金導電性経路は、複数の銅合金導電性経路を形成するのに用いられる減法エッチング工程中により良いパターンの形成を可能にし得るそれらを貫通して傾斜がつけられる複数の銅濃度を有してよい。
2017505546.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの誘電体層と、
前記誘電体層に隣接する第１面、及び、反対側の第２面、を有する少なくとも１つの銅合金導電性経路と、
を備え、
前記少なくとも１つの銅合金導電性経路は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、を含む、
マイクロ電子基板。
【請求項２】
前記少なくとも１つの銅合金導電性経路は、約２０％から６０％の間の銅を含み、残りは前記合金化金属である、
請求項１に記載のマイクロ電子基板。
【請求項３】
前記少なくとも１つの銅合金導電性経路は、少なくとも１つの傾斜銅合金導電性経路を含み、
前記少なくとも１つの傾斜銅合金導電性経路は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の銅とを含む
請求項１に記載のマイクロ電子基板。
【請求項４】
前記少なくとも１つの銅合金導電性経路は、共堆積金属をさらに含む、
請求項１に記載のマイクロ電子基板。
【請求項５】
前記共堆積金属は、ニッケル、コバルト、鉄、またはそれらの組み合わせを含む、
請求項４に記載のマイクロ電子基板。
【請求項６】
前記少なくとも１つの銅合金導電性経路は、約２０％から６０％の間の銅を含み、残りは前記合金化金属及び前記共堆積金属である、
請求項４に記載のマイクロ電子基板。
【請求項７】
前記少なくとも１つの銅合金導電性経路は、少なくとも１つの傾斜銅合金導電性経路を含み、
前記少なくとも１つの傾斜銅合金導電性経路は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の銅とを含む、
請求項４に記載のマイクロ電子基板。
【請求項８】
前記少なくとも１つの傾斜銅合金導電性経路は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の濃度の銅を含み、残りは前記合金化金属及び約複数の微量レベルから１０％の間の濃度を有する前記共堆積金属であり、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の濃度の銅を含み、残りは前記合金化金属及び約複数の微量レベルから１０％の間の濃度を有する前記共堆積金属である、
請求項４に記載のマイクロ電子基板。
【請求項９】
前記少なくとも１つの傾斜銅合金導電性経路の前記銅は、実質的線形濃度傾斜度を有する、
請求項３、７、及び８の何れか一項に記載のマイクロ電子基板。
【請求項１０】
第１面を有する誘電体層を形成する段階と、
前記誘電体層の前記第１面上に金属被膜層を形成する段階と、
前記金属被膜層を電着溶液に接触させる段階と、
前記電着溶液と前記誘電体層との間の電位を誘導することによって、前記金属被膜層から銅合金層を形成する段階と、
を備える
マイクロ電子基板を製造する方法であって、
前記銅合金層は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、ニッケル、コバルト、鉄、またはそれらの組み合わせの共堆積金属と、を含み、
前記銅合金層は、前記誘電体層に隣接する第１面、及び、反対側の第２面と、を含む、
マイクロ電子基板を製造する方法。
【請求項１１】
少なくとも１つの銅合金導電性経路を形成すべく前記銅合金層をエッチングする段階、
をさらに備える
請求項１０に記載の方法。
【請求項１２】
前記電着溶液と前記誘電体層との間の電位を誘導することによって前記誘電体層の前記第１面上に銅合金層を形成する前記段階は、前記電着溶液と前記誘電体層との間の前記電位を変化させることによって傾斜銅合金層を形成する段階を含む、
請求項１０に記載の方法。
【請求項１３】
前記傾斜銅合金層を形成する前記段階は、前記傾斜銅合金層の第１面と前記傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の銅と、を含む前記傾斜銅合金層を形成する段階を含む、
請求項１２に記載の方法。
【請求項１４】
前記傾斜銅合金層を形成する前記段階は、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの一方に近接する約９０％から１００％の間の濃度の銅を含み、残りは前記合金化金属及び約複数の微量レベルから１０％の間の濃度を有する共堆積金属であり、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の濃度の銅を含み、残りは前記合金化金属及び約複数の微量レベルから１０％の間の濃度を有する共堆積金属を含む前記傾斜銅合金層を形成する段階を含む、
請求項１２に記載の方法。
【請求項１５】
少なくとも１つの傾斜銅合金導電性経路を形成する前記傾斜銅合金層をエッチングする段階、
をさらに備える
請求項１２に記載の方法。
【請求項１６】
前記傾斜銅合金層の前記銅は、実質的線形濃度傾斜度を有する、
請求項１２、１３、１４、及び１５の何れか一項に記載の方法。
【請求項１７】
ボードと、
前記ボードに取り付けられるマイクロ電子コンポーネントと、
を備え、
前記マイクロ電子コンポーネントは、少なくとも１つの誘電体層と、前記誘電体層に隣接する第１面及び反対側の第２面を含む少なくとも１つの銅合金導電性経路と、を含むマイクロ電子基板を有し、
前記少なくとも１つの銅合金導電性経路は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属とを含む、
コンピューティングデバイス。
【請求項１８】
前記少なくとも１つの銅合金導電性経路は、約２０％から６０％の間の銅を含み、残りは前記合金化金属である、
請求項１７に記載のコンピューティングデバイス。
【請求項１９】
前記少なくとも１つの銅合金導電性経路は、少なくとも１つの傾斜銅合金導電性経路を含み、
前記少なくとも１つの傾斜銅合金導電性経路は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅を含み、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の銅を含む、
請求項１７に記載のコンピューティングデバイス。
【請求項２０】
前記少なくとも１つの銅合金導電性経路は、共堆積金属をさらに含む、
請求項１７に記載のコンピューティングデバイス。
【請求項２１】
前記共堆積金属は、ニッケル、コバルト、鉄、またはそれらの組み合わせを含む、
請求項２０に記載のコンピューティングデバイス。
【請求項２２】
前記少なくとも１つの銅合金導電性経路は、約２０％から６０％の間の銅を含み、残りは前記合金化金属及び前記共堆積金属である、
請求項２０に記載のコンピューティングデバイス。
【請求項２３】
前記少なくとも１つの銅合金導電性経路は、少なくとも１つの傾斜銅合金導電性経路を含み、
前記少なくとも１つの傾斜銅合金導電性経路は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅を含み、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の銅を含む、
請求項２０に記載のコンピューティングデバイス。
【請求項２４】
前記少なくとも１つの傾斜銅合金導電性経路は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の濃度の銅を含み、残りは前記合金化金属及び約微量レベルから１０％の間の濃度を有する前記共堆積金属であり、前記傾斜銅合金層の前記第１面と前記傾斜銅合金層の前記第２面とのうちの他方に近接する約０％から１０％の間の濃度の銅を含み、残りは前記合金化金属と約微量レベルから１０％の間の濃度を有する前記共堆積金属である、
請求項２０に記載のコンピューティングデバイス。
【請求項２５】
前記少なくとも１つの傾斜銅合金導電性経路の前記銅は、実質的線形濃度傾斜度を有する、
請求項１９、２３、及び２４の何れか一項に記載のコンピューティングデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書の複数の実施形態は、概して、複数のマイクロ電子基板の分野に関し、より具体的には、複数のマイクロ電子基板内に複数の銅合金導電性経路構造体を用いてそれらの反りを低減し、傾斜組成の複数の銅合金構造体を用いてサイズスケーリングのエッチング性能を高める複数のマイクロ電子基板の分野に関する。
【背景技術】
【０００２】
マイクロ電子工業は、例えば複数のポータブルコンピュータ、複数の電子タブレット、複数の携帯電話、複数のデジタルカメラなどの複数のコンピュータサーバ製品及び複数のポータブル製品を含むがこれらに限定されない様々な電子製品に使用する、より高速かつより小さい複数のマイクロ電子パッケージを生産することに間断なく取り組んでいる。これら複数の目標が達成されれば、複数のマイクロ電子パッケージの製造はより重要な課題になる。これら複数の重要な課題は、複数のマイクロ電子パッケージの製造に用いられる複数のマイクロ電子基板の反りに関し得る。
【０００３】
複数のマイクロ電子基板は、概して、誘電材料（例えば複数の有機材料）と、複数の導電性経路を形成するようにパターン化される金属（例えば銅）と、の複数の交互層からなる。マイクロ電子基板における複数の導電性経路がマイクロ電子ダイの集積回路に及びから複数の電子信号を適切に特定のルートで送るように、その中に形成される集積回路を有するシリコンダイのような少なくとも１つのマイクロ電子ダイは、物理的にかつ電気的にマイクロ電子基板に取り付けられてよい。しかしながら、マイクロ電子基板の複数のコンポーネントは、複数の異なる熱膨張係数を有する。例えば、室温（例えば、約２５℃）で、シリカ充填エポキシ（例えば、日本２１０−０８０１川崎市川崎区鈴木町１番２号味の素ファインテクノ株式会社より入手可能な複数の材料（例えば、味の素ＡＢＦ  ＧＸ−９２））のような有機誘電材料は、約３９ｐｐｍ／℃の熱膨張係数を有し、銅のような複数の導電性経路用の金属は、約１７ｐｐｍ／℃の熱膨張係数を有し、シリコンのようなマイクロ電子ダイは、約２．６ｐｐｍ／℃の熱膨張係数を有する。これら複数のコンポーネントの熱膨張の複数な基本的な相違点は、温度依存変形またはマイクロ電子基板の反りをもたらし得る。この反りは、マイクロ電子ダイ、そのような複数の非湿開口及び半田バンプ架橋の取り付け中において複数の重要な課題を引き起こし得る。この反りは、マイクロ電子基板の中心で厚い「コア」材料を利用することによって軽減され得る。このコア材料は、概して、高いガラス転移温度と低い熱膨張係数を有し、マイクロ電子基板の熱膨張の複合係数を低くする。しかし、コア材料の熱膨張係数は既に４ｐｐｍ／℃以下に低減されているので、さらに低減するのはますます難しくなる。さらに、複数のマイクロ電子パッケージの全高または厚さを低減する顕著な要求がある。この低減の多くは、コア材料の薄層化によって達成され、同様に、反りに関してより少ない影響をコア材料に与える。これら複数の要因を踏まえ、複数の携帯電話と複数の電子タブレットに使われるもののような特に高さ／厚さの制限される複数のマイクロ電子パッケージ用に、複数の新たな反り制御方法論を開発することが重要である。
【図面の簡単な説明】
【０００４】
本開示の主題は、明細書の結論部分において特に示され、かつ、明確に特許請求される。本開示の前述及び複数の他の特徴は、添付の複数の図と併せて、以下の説明及び添付の特許請求の範囲からより完全に明らかになるであろう。添付の複数の図は、本開示による単にいくつかの実施形態を図示しており、従って、それの範囲を限定するものとみなされないことが理解される。本開示の複数の利点がより容易に確かめられ得るように、添付の複数の図を用いることにより、本開示が追加の特殊性及び詳細と共に説明されるであろう。
【図１】本明細書の一実施形態に係るマイクロ電子パッケージの断面図を示す。
【図２】本明細書の一実施形態に係るマイクロ電子基板用の無傾斜銅合金導電性経路の断面図を示す。
【図３】本明細書の別の実施形態に係るマイクロ電子基板用の傾斜銅合金導電性経路の断面図を示す。
【図４】本明細書の一実施形態に係るマイクロ電子基板用の銅合金導電性経路を製造する工程の断面図を示す。
【図５】本明細書の一実施形態に係るマイクロ電子基板用の銅合金導電性経路を製造する工程の断面図を示す。
【図６】本明細書の一実施形態に係るマイクロ電子基板用の銅合金導電性経路を製造する工程の断面図を示す。
【図７】本明細書の一実施形態に係るマイクロ電子基板用の銅合金導電性経路を製造する工程の断面図を示す。
【図８】本明細書の一実施形態に係るマイクロ電子基板を製造する工程のフローチャートである。
【図９】本明細書の一実施例に係るコンピューティングデバイスを示す。
【発明を実施するための形態】
【０００５】
以下の詳細な説明において、特許請求される主題が実施され得る複数の特定の実施形態を例示として示す添付の複数の図が参照される。これら複数の実施形態は、当業者が主題を実施することを可能にするのに十分詳細に説明される。様々な実施形態は、異なっているが、必ずしも相互に排他的ではないことが理解されるであろう。例えば、本明細書において説明される、一実施形態に関連する、特定の特徴、構造、または特性は、特許請求される主題の趣旨及び範囲から逸脱せずに、複数の他の実施形態の中で実装され得る。本明細書の中で「一実施形態」または「実施形態」に対する複数の参照は、その実施形態に関連して説明される特定の特徴、構造、または特性が、本明細書の中に包含される少なくとも１つの実施例に含まれることを意味する。従って、「一実施形態」または「実施形態において」という表現の使用は、必ずしも同一の実施形態を参照していない。さらに、各開示される実施形態の中の複数の個々のエレメントの位置または配置は、特許請求される主題の趣旨及び範囲から逸脱せずに、修正され得ることが理解されるであろう。従って、以下の詳細な説明は、意味を限定する際に用いられることを予定されていない。主題の範囲は、添付の特許請求の範囲が権利を与えられる複数の同等物の最大範囲と共に、適切に解釈される添付の特許請求の範囲によってのみ定義される。複数の図において、同様の数字は、いくつかの図を通して複数の同一または類似のエレメントまたは機能性を参照する。複数の図の中で図示されている複数のエレメントは、必ずしも互いに同縮尺で描かれていない。むしろ、複数の個々のエレメントは、本明細書の文脈の中で複数のエレメントをより容易に理解すべく、拡大され得、または縮小され得る。
【０００６】
本明細書において用いられる「〜の上方に」、「〜に対して」、「〜の間」及び「〜上に」という複数の用語は、１つの層が複数の他の層に対する相対位置を参照する場合がある。別の層「の上方に」または「上に」ある、あるいは別の層「に対して」接着される１つの層は、その他の層に直接に接触し得、または１つ又は複数の介在層を有し得る。複数の層「の間」の１つの層は、その複数の層に直接に接触し得、または１つ又は複数の介在層を有し得る。
【０００７】
本明細書の複数の実施形態は、複数のマイクロ電子基板を形成するのに用いられる複数のコンポーネントの異なる熱膨張係数に起因する反りを低減する複数の銅合金導電性経路、を有する複数のマイクロ電子基板を含む。一実施形態において、マイクロ電子基板の複数の複数の導電性経路は、銅の合金と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、を含んでよい。別の実施形態において、マイクロ電子基板の複数の導電性経路は、銅の合金と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、ニッケル、コバルト、鉄、またはそれらの組み合わせの共堆積金属と、を含んでよい。さらに別の実施形態において、複数の銅合金導電性経路は、貫通して傾斜がつけられた複数の銅濃度を有してよく、複数の銅合金導電性経路を形成するのに用いられる減法エッチング工程中においてより良いパターン形成を可能にし得る。
【０００８】
図１において、マイクロ電子パッケージ１００は、複数の相互接続１２０を通じて、インタポーザのように、マイクロ電子基板１３０に取り付けられ、マイクロプロセッサ、チップセット、グラフィックスデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路などのような、少なくとも１つのマイクロ電子ダイ１１０を有し形成され得る。複数の相互接続１２０は、マイクロ電子ダイ１１０の活性面１１２における複数のボンドパッド１１８と、マイクロ電子基板１３０の第１面１３２における複数のミラー画像ボンドパッド１２４との間に延伸し得る。複数のマイクロ電子ダイボンドパッド１１８は、マイクロ電子ダイ１１０内で集積回路（図示せず）と電気的通信を行い得る。複数のマイクロ電子基板ボンドパッド１２４は、マイクロ電子基板１３０内で複数の導電性経路１４０と電気的通信を行い得る。複数の導電性経路１４０は、マイクロ電子基板１３０におけるマイクロ電子ダイ１１０と複数の他のコンポーネント（図示せず）との間に、またはその複数の他のコンポーネントへの、複数の電気的通信経路を提供し得、複数の取り付けランド１５６を通じて、マイクロ電子ボード（図示せず）に取り付けられるマイクロ電子基板１３０の第２面１３６に近接する複数の外部相互接続１５４に、複数の電気的通信経路を提供し得る。マイクロ電子基板１３０は、複数のメッキスルーホールビアのような、複数の導電性貫通ビア１５２を有するコア層１５０をさらに含み得る。複数の導電性貫通ビア１５２は、コア層１５０の複数の反対面における複数の導電性経路１４０の間に複数の電気的経路を提供する。
【０００９】
図１にも示されるように、エポキシ材料のような電気絶縁アンダーフィル材料１２２は、マイクロ電子ダイ１１０及びマイクロ電子基板１３０の間に並びに複数の相互接続１２０の周囲に配置され得、それらの信頼性を高める。
【００１０】
マイクロ電子ダイ１１０は、シリコン、ゲルマニウム、シリコン‐ゲルマニウム、及びＩＩＩ−Ｖ族化合物の複数の半導体材料を含むがこれらに限定されない、任意の適切な半導電性材料を含んでよい。
【００１１】
複数の相互接続１２０及び／または複数の外部相互接続１５４は、複数の半田及び複数の導電性充填エポキシを含むがこれらに限定されない、任意の適切な導電性材料によって作製され得る。複数の半田材料は、６３％錫／３７％鉛の半田のような複数の鉛／錫の合金、または錫／ビスマス、共晶錫／銀、三元錫／銀／銅、共晶錫／銅、及び複数の類似の合金のような純錫または高い錫含有量の複数の合金（例えば、９０％またはそれより高い錫）などの複数の無鉛の半田を含むがこれらに限定されない、任意の適切な材料であってよい。マイクロ電子ダイ１１０が半田からなる複数の相互接続１２０によってマイクロ電子基板１３０に取り付けられた場合、複数のマイクロ電子ダイボンドパッド１１８及び複数のマイクロ電子基板ボンドパッド１２４の間の半田を守るように、半田は、熱エネルギ、圧力、及び／または音波エネルギのうちの何れかによってリフローされる。
【００１２】
マイクロ電子基板１３０は、主に複数の誘電体層（エレメント１３４１、１３４２、１３４３、１３４４及び１３４５として示される）からなり得る。誘電体層１３４１から１３４５は、液晶ポリマ、エポキシ樹脂、ビスマレイミントリアジン樹脂、ポリベンゾオキサゾール、ポリイミド材料、シリカ充填エポキシ（例えば、日本２１０−０８０１川崎市川崎区鈴木町１番２号味の素ファインテクノ株式会社より入手可能な複数の材料（例えば、味の素ＡＢＦ‐ＧＸ１３及び味の素ＡＢＦ‐ＧＸ９２））などを含むがこれらに限定されない、複数の任意の適切な材料から作製され得る。
【００１３】
図１に示されるよう、少なくとも１つの導電性経路１４０は、誘電体層１３４１から１３４５のうち少なくとも１つにおいて形成される少なくとも１つの導電配線部１４２と、誘電体層１３４１から１３４５のうち少なくとも１つを通じて形成される少なくとも１つの導電ビア部１４４と、を含んでよい。当業者に理解されるように、複数の導電配線部１４２と複数の導電ビア部１４４は、複数の別個の工程または単一の工程において形成され得る。概して、複数の導電性経路１４０は、実質的に純粋な銅から作製される。しかし、本明細書の複数の銅合金は、単独の銅に比較した場合より低い熱膨張係数と増加した率を有する複数の導電性経路１４０を形成するのに用いられ得、マイクロ電子基板１３０の反りを低減し得る。例えば、銅は、約１７ｐｐｍ／℃の熱膨張係数、約１．７μΩ／ｃｍの抵抗率及び約１２０ＧＰａのヤング率を有する。比較すると、Ｃｕ０．２５Ｗ０．７５の銅／タングステンの合金は、約１０ｐｐｍ／℃の熱膨張係数、約３．５μΩ／ｃｍの抵抗率、及び約２８０ＧＰａのヤング率を有する。
【００１４】
本明細書の複数の実施形態において、複数の導電性経路１４０は、銅がモリブデン及び／またはタングステンと合金化される、無傾斜の銅合金（以下、無傾斜銅合金導電性経路１６０と称される）を含み得る。一実施形態において、図２（図１の挿入部Ａ）に示されるように、銅とモリブデン及び／またはタングステンの濃度は、無傾斜銅合金導電性経路１６０の（誘電材料１３４１に隣接する）第１面１６２から無傾斜銅合金導電性経路１６０の第２面１６４にかけて、実質的に均一であってよい（無傾斜の性質は、無傾斜銅合金導電性経路１６０内の均一な影で表されている）。本明細書の実施形態において、無傾斜銅合金導電性経路１６０の銅の濃度は、約２０％から６０％の間であってよく、その残りは、合金化金属（すなわち、モリブデン及び／またはタングステン）である。当業者によく理解されているように、引用される範囲において選択される複数の値は、導電性と（熱膨張係数及び率のような）複数の反り防止パラメータの合理的トレードオフを表してよいが、任意の組み合わせは、特定的用途の複数のパラメータを踏まえて選択され得る。任意の適切な周知技術は、無傾斜銅合金導電性経路１６０を形成するのに用いられてよい。一実施形態において、製造技術は、銅合金層をシート状に形成する段階と、誘電体層１３４１に銅合金層を積層する段階と、複数の無傾斜銅合金導電性経路１６０を形成すべく銅合金層をエッチングする段階と、を含んでよい。別の実施形態において、製造技術は、銅合金層を誘電体層１３４１上に電着する段階と、複数の無傾斜銅合金導電性経路１６０を形成すべく銅合金層をエッチングする段階と、を含んでよい。しかし、電着において、モリブデン及びタングステンは、ニッケル、コバルト、及び／または鉄の共堆積物によってのみ電着され得る。従って、電着の実施形態において、無傾斜銅合金導電性経路１６０における銅の濃度は、約２０％から６０％の間であってよく、合金化金属（すなわち、モリブデン及び／またはタングステン）の濃度は、約４０％から８０％の間であってよく、共堆積金属（すなわち、ニッケル、コバルト、及び／または鉄）の濃度は、複数の（０％に近い）微量レベルから約１０％であってよい。共堆積金属の量は、それらの複数の性質が概して銅、モリブデン、またはタングステンのように望ましくないので、概して、なるべく実用的に最小化にされるべきである。
【００１５】
別の実施形態において、図３（図１の挿入部Ａ）に示されるように、図１の複数の導電性経路１４０は、傾斜がつけられてよく（以下、傾斜銅合金導電性経路１７０と称される）、図示されるように、傾斜は淡から濃の影で示される。第１の実施形態において、影が濃ければ濃いほど、モリブデン及び／またはタングステンの濃度はより高い。従って、第１の実施形態において、傾斜銅合金導電性経路１７０の（誘電材料１３４１に隣接する）第１面１７２に近接する、傾斜銅合金導電性経路１７０における銅の濃度は、約９０％から１００％の間であってよく、残りがあった場合、その残りは、合金化金属（すなわち、モリブデン及び／またはタングステン）であり、傾斜銅合金導電性経路１７０の第２面１７４に近接する銅の濃度は、約０％から１０％の間であってよく、残りは合金化金属（すなわち、モリブデン及び／またはタングステン）である。任意の適切な周知技術は、傾斜銅合金導電性経路１７０を形成するのに用いられてよい。しかし、前に説明されたように、電着においては、モリブデン及びタングステンは、ニッケル、コバルト、及び／または鉄の共堆積物によってのみ電着されてよい。従って、第１の実施形態の電着の実施形態において、共堆積金属（すなわち、ニッケル、コバルト、及び／または鉄）の濃度は、約複数の微量レベルから約１０％の間であってよい。
【００１６】
第２の実施形態において、図３の影が濃ければ濃いほど、モリブデン及び／またはタングステンの濃度はより高い。従って、第２の実施形態において、傾斜銅合金導電性経路１７０の（誘電材料１３４１に隣接する）第１面１７２に近接する、傾斜銅合金導電性経路１７０における銅の濃度は、約０％から１０％の間であってよく、残りがあった場合、その残りは、合金化金属（すなわち、モリブデン及び／またはタングステン）及び共堆積金属であり、傾斜銅合金導電性経路１７０の第２面１７４に近接する、傾斜銅合金導電性経路１７０の銅は約９０％から１００％の間であってよく、残りは、合金化金属（すなわち、モリブデン及び／またはタングステン）及び共堆積金属である。第２の実施形態の電着実施形態において、共堆積金属（すなわち、ニッケル、コバルト、及び／または鉄）の濃度は、約複数の微量レベルから約１０％の間であってよい。
【００１７】
本明細書の複数の傾斜実施形態において、傾斜銅合金導電性経路１７０における銅の濃度の傾斜度は、傾斜銅合金導電性経路の第１面１７２から傾斜銅合金導電性経路の第２面１７４にかけて実質的に線形であってよい。
【００１８】
図４から７は、誘電体層１３４（例えば、誘電体層１３４１から１３４５のうちの１つ）上に図３の傾斜銅合金導電性経路１７０を形成する電着工程を示す。図４に示されるように、誘電体層の第１面１３８は、金属被膜またはそこに形成されるシード層１６８を有してよい。複数の金属材料は、概して、複数の誘電材料上に直接にメッキされず、従って、金属被膜層１６８は、メッキ工程を開始するように形成されてよい。金属被膜層１６８は、任意の適切な金属であってよく、通常、銅であり、金属箔を積層する段階、金属を無電解メッキする段階、及び金属をスパッタ堆積する段階などの段階を含むがこれらに限定されない、任意の適切な工程によって形成されてよい。さらに図４に示めされるように、金属被膜層１６８は、電着溶液１８０に接触配置されてよく、電位１８２は、電着溶液１８０（すなわち、陽極「＋」）と誘電体層１３４（すなわち、陰極「−」）の間に印加されてよい。従って、当業者に理解されるように、電着溶液内の複数の溶解した金属塩１８４は、そこに金属をメッキするように電着溶液１８０と誘電体層１３４との間の界面において低減される。従って、図５に示されるように、傾斜銅合金層１９０を形成するように、電着溶液１８０は、銅の、モリブデン及び／またはタングステンの合金化金属の、並びに、ニッケル、コバルト、及び／または鉄の共堆積金属の、適切な金属塩濃度を有する。図４の金属被膜層１６８は、図５に表されないが、このような複数の金属被膜層は、概して、堆積工程中に傾斜銅合金層１９０に包含されることに留意されたい。
【００１９】
傾斜銅合金層１９０の組成が（ポテンシオスタットを通じて直接に制御されるかまたは定電流制御で電流を変化させるかの何れかによって）印加される電位１８２の機能であり得るように、傾斜銅合金層１９０の形成中に複数の異なる電位１８２の印加は、傾斜銅合金層の第１面１９２から傾斜銅合金層の第２面１９４に傾斜プロファイルをもたらし得、単一の電着溶液１８０が用いられ得る。特定の実施形態において、一連の複数の独立に制御される陽極を有する複数の水平メッキ線を含む水平電気鍍金器（図示せず）は、利用され得る。従って、誘電体層１３４は、例えばコンベアによって、単一の電着溶液１８０を通じて搬送されるので、傾斜銅合金層１９０は、水平電気鍍金器の各陽極に複数の異なる電位を印加することによって、形成され得る。水平電気鍍金器の複数の特定のコンポーネントと複数の動作は、当業者には周知であり、簡潔さ及び明解さにすべく、本明細書において説明または図示されない。
【００２０】
図６に示されるように、傾斜銅合金層１９０の形成及び電着溶液１８０からそれらの除去（図５を参照）後、フォトレジストマスク１９６は、傾斜銅合金層の第２面１９４上にパターン化されてよい。図７に示されるように、傾斜銅合金層１９０（図６を参照）は、エッチングされてよく、フォトレジストマスク１９６は、傾斜銅合金導電性経路１７０（誘電体層１３４１の存在を除き、図３の線６‐６に沿って参照）を形成するように除去される。傾斜銅合金層１９０（図６を参照）は、概して、複数の導電性経路の形成に有益であり得る。当業者に理解されるように、複数の金属をエッチングするのに用いられるウェットエッチング工程は等方性であり、エッチング溶液は水平方向Ｈと鉛直方向Ｖの両方にエッチングし、図７に示されるように、傾斜銅合金導電性経路１７０を断面において実質的に台形にする。従って、傾斜銅合金層１９０（図６を参照）において、ウェットエッチング工程は、図６の傾斜銅合金層の第２面１９４に近接する材料を、図６の傾斜銅合金層の第１面１９２に近接する材料より遅くエッチングするように合わせ得る。また、その逆も同様である。これは、等方性エッチングを駆け立てる「エッチング要因」を増大し、図７に示されるように、傾斜銅合金導電性経路１７０の「より正方形」の断面形状（すなわち、より小さいエッチング角度α）をもたらし得る。当業者に理解されるように、このより正方形の形状は、各導電配線によって取られるスペースを減少し得、より密なピッチスケーリングを可能にする。複数のウェットエッチング金属の複数の特定のエッチング液及び技術は、当業者には周知であり、簡潔さ及び明解さにすべく、本明細書においては説明または図示されない。
【００２１】
説明された電着工程は、無傾斜導電性配線１６０の形成中に電着溶液１８０と誘電体層１３４の間の実質的に均一の電位１８２を単に維持することによって、図２の無傾斜導電性配線１６０を形成するのに用いられてよいことが理解される。
【００２２】
図８は、本明細書の実施形態に係るマイクロ電子基板を製造する工程２００のフローチャートである。ブロック２０２に記載のように、第１面を有する誘電体層は形成され得る。ブロック２０４に記載のように、金属被膜層は、誘電体層の第１面上に形成され得る。ブロック２０６に記載のように、誘電体層の第１面は、電着溶液に接触配置されてよい。ブロック２０８に記載のように、銅合金層は、電着溶液と誘電体層との間の電位を誘導することによって誘電体層の第１面上に形成され得る。銅合金層は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、ニッケル、コバルト、鉄、またはそれらの組み合わせの共堆積金属とを含む。ブロック２１０に記載のように、銅合金層は、次に、少なくとも１つの銅合金導電性経路を形成するようにエッチングされてよい。
【００２３】
図９は、本明細書の一実施例に係る電子またはコンピューティングデバイスを示す。コンピューティングデバイスは、ボードを搭載する。ボードは、多数のマイクロ電子コンポーネントを含んでよく、プロセッサ、少なくとも１つの通信チップ、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタルシグナルプロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えばハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）など）を含むが、これらに限定されない。複数のマイクロ電子コンポーネントのうちの何れかは、ボードに物理的にかつ電気的に連結され得る。いくつかの実施例において、少なくとも１つのマイクロ電子コンポーネントは、プロセッサの一部であってよい。
【００２４】
通信チップは、コンピューティングデバイスから及びへのデータ転送用の複数の無線通信を可能にする。「無線」という用語及びそれの複数の派生形は、非固体媒体を介して変調電磁放射の使用を通じデータを通信し得る、複数の回路、複数のデバイス、複数のシステム、複数の方法、複数の技術、複数の通信チャネルなどを説明すべく、用いられ得る。用語は、関連付けられた複数のデバイスが任意の複数の有線を含まないことを含意するものではないが、いくつかの実施形態においては、含まないことがある。通信チップは、以下を含む多数の複数の無線規格または複数のプロトコルのうちの何れかを実装し得るが、これらに限定されるものではない：Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１系統）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６系統）、ＩＥＥＥ８０２．２０、Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの複数の派生形、また３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定される任意の他の複数の無線プロトコル。コンピューティングデバイスは、複数の通信チップを含んでよい。例えば、第１通信チップは、Ｗｉ−Ｆｉ及びＢｌｕｅｔｏｏｔｈ（登録商標）のような複数の近距離無線通信に専用されてよく、第２通信チップは、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯなどの複数の長距離無線通信に専用されてよい。
【００２５】
「プロセッサ」という用語は、複数のレジスタ及び／またはメモリから電子データを処理し、当該電子データを、複数のレジスタ及び／またはメモリに格納され得る他の電子データに変換する、任意のデバイスまたはデバイスの一部を参照してよい。
【００２６】
複数のマイクロ電子コンポーネントのうちの何れかは、上述のような複数の銅合金導電性経路を有するマイクロ電子基板を含んでよい。
【００２７】
様々な実装において、コンピューティングデバイスは、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメントコントロールユニット、デジタルカメラ、ポータブルミュージックプ層、またはデジタルビデオレコーダであってよい。更なる複数の実施例において、コンピューティングデバイスは、データを処理する任意の他の電子デバイスであってよい。
【００２８】
本明細書の主題は、必ずしも図１から９に示されている複数の特定用途に限定されるものではないことが理解される。当業者に理解されるように、主題は、複数の他のマイクロ電子デバイス及び複数のアセンブリ用途、並びに任意の適切な電子用途に適用されてよい。
【００２９】
以下の複数の例は、更なる複数の実施形態に関連する。例１は、少なくとも１つの誘電体層と、誘電体層に隣接する第１面及び反対側の第２面を含む少なくとも１つの銅合金導電性経路と、を備えるマイクロ電子基板であり、少なくとも１つの銅合金導電性経路は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、を含む。
【００３０】
例２において、例１の主題は、約２０％から６０％の間の銅と残りは合金化金属とを含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００３１】
例３において、例１の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の銅とを含む少なくとも1つの傾斜銅合金導電性経路を含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００３２】
例４において、例１の主題は、共堆積金属をさらに含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００３３】
例５において、例４の主題は、ニッケル、コバルト、鉄、またはそれらの組み合わせを含む共堆積金属を任意に含み得る。
【００３４】
例６において、例４の主題は、約２０％から６０％の間の銅と残りは合金化金属と共堆積金属とを含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００３５】
例７において、例４の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の銅とを含む少なくとも１つの傾斜銅合金導電性経路を含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００３６】
例８において、例４の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の濃度の銅と、残りは合金化金属と約複数の微量レベルから１０％の間の濃度を有する共堆積金属とを含み、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の濃度の銅と、残りは合金化金属と約複数の微量レベルから１０％の間の濃度を有する共堆積金属とを含む、少なくとも１つの傾斜銅合金導電性経路を任意に含み得る。
【００３７】
例９において、例３、７及び８のうちの何れかの主題は、実質的線形濃度傾斜度を有する少なくとも１つの傾斜銅合金導電性経路の銅を任意に含み得る。
【００３８】
以下の複数の例は、更なる複数の実施形態に関連する。例１０は、第１面を有する誘電体層を形成する段階と、誘電体層の第１面上に金属被膜層を形成する段階と、金属被膜層を電着溶液に接触させる段階と、電着溶液と誘電体層との間の電位を誘導することによって金属被膜層から銅合金層を形成する段階とを含む、マイクロ電子基板を製造する方法である。当該銅合金層は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属と、ニッケル、コバルト、鉄、またはそれらの組み合わせの共堆積金属とを含み、当該銅合金層は、誘電体層に隣接する第１面と、反対側の第２面とを有する。
【００３９】
例１１において、例１０の主題は、少なくとも１つの銅合金導電性経路を形成する銅合金層をエッチングする段階を任意に含み得る。
【００４０】
例１２において、例１０の主題は、電着溶液と誘電体層との間の電位を変化させることによって傾斜銅合金層を形成する段階を含む、電着溶液と誘電体層との間の電位を誘導することによって誘電体層の第１面上に銅合金層を形成する段階、を任意に含み得る。
【００４１】
例１３において、例１２の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の銅とを有する傾斜銅合金層を形成する段階を含む、傾斜銅合金層を形成する段階を任意に含み得る。
【００４２】
例１４において、例１２の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の濃度の銅と残りは合金化金属と約複数の微量レベルから１０％の間の濃度を有する共堆積金属とを含み、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の濃度の銅と残りは合金化金属と約複数の微量レベルから１０％の間の濃度を有する共堆積金属とを含む傾斜銅合金層を形成する段階を含む、傾斜銅合金層を形成する段階を任意に含み得る。
【００４３】
例１５において、例１２の主題は、少なくとも１つの傾斜銅合金導電性経路を形成する傾斜銅合金層をエッチングする段階を任意に含み得る。
【００４４】
例１６において、例１２、１３、１４及び１５のうちの何れかの主題は、実質的線形濃度傾斜度を有する傾斜銅合金層の銅を任意に含み得る。
【００４５】
以下の複数の例は更なる複数の実施形態に関連する。例１７は、ボードと、ボードに取り付けられるマイクロ電子コンポーネントと、を備えるコンピューティングデバイスである。マイクロ電子コンポーネントは、少なくとも１つの誘電体層と、誘電体層に隣接する第１面及び反対側の第２面を含む少なくとも１つの銅合金導電性経路と、を含むマイクロ電子基板を有し、少なくとも１つの銅合金導電性経路は、銅と、タングステン、モリブデン、またはそれらの組み合わせの合金化金属とを含む。
【００４６】
例１８において、例１７の主題は、約２０％から６０％の間の銅と残りは合金化金属を含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００４７】
例１９において、例１７の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の銅と、を含む傾斜銅合金導電性経路を含む、少なくとも１つの少なくとも１つの銅合金導電性経路を任意に含み得る。
【００４８】
例２０において、例１７の主題は、共堆積金属をさらに含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００４９】
例２１において、例２０の主題は、ニッケル、コバルト、鉄、またはそれらの組み合わせを含む共堆積金属を任意に含み得る。
【００５０】
例２２において、例２０の主題は、約２０％から６０％の間の銅と残りは合金化金属及び共堆積金属を含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００５１】
例２３において、例２０の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の銅と傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の銅とを含む少なくとも１つの傾斜銅合金導電性経路を含む、少なくとも１つの銅合金導電性経路を任意に含み得る。
【００５２】
例２４において、例２０の主題は、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの一方に近接する約９０％から１００％の間の濃度の銅と残りは合金化金属及び約複数の微量レベルから１０％の間の濃度を有する共堆積金属を含み、傾斜銅合金層の第１面と傾斜銅合金層の第２面とのうちの他方に近接する約０％から１０％の間の濃度の銅と残りは合金化金属及び約複数の微量レベルから１０％の間の濃度を有する共堆積金属を含む、少なくとも１つの傾斜銅合金導電性経路を任意に含み得る。
【００５３】
例２５において、例１９、２３及び２４のうちの何れかの主題は、実質的線形濃度傾斜度を有する少なくとも１つの傾斜銅合金導電性経路の銅を任意に含み得る。
【００５４】
このように本明細書の複数の実施形態が詳細に説明されたが、添付の特許請求の範囲により定義される本明細書は、上述の説明に記載された特定の詳細により限定されるものではないことを理解されたい。それらの多くの明確な変形例が、それらの趣旨または範囲を逸脱せずに可能であるからである。
【図１】
2017505546.tif 000003
【図２】
2017505546.tif 000004
【図３】
2017505546.tif 000005
【図４】
2017505546.tif 000006
【図５】
2017505546.tif 000007
【図６】
2017505546.tif 000008
【図７】
2017505546.tif 000009
【図８】
2017505546.tif 000010
【図９】
2017505546.tif 000011
【国際調査報告】
2017505546.tif 000012
2017505546.tif 000013