(57)【要約】  本発明においては、ＬＥＤテレビ用のデータ処理方法、装置及びＬＥＤテレビが開示される。該データ処理装置は、受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための信号処理チップと、第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得てＬＥＤディスプレイへ出力するための、信号処理チップに接続されたビデオ処理チップと、を備える。本発明によると、従来技術においてＬＥＤテレビが単一方式のテレビ信号しか表示できない問題を解決し、ＬＥＤテレビがビデオを複数方式、複数フォーマットで表示可能である効果を達成している。【選択図】図２
2017520939.tif 000002
【特許請求の範囲】
【請求項１】
受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための信号処理チップと、
前記第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得てＬＥＤディスプレイへ出力するための、前記信号処理チップに接続されたビデオ処理チップと、
を備えることを特徴とするＬＥＤテレビ用のデータ処理装置。
【請求項２】
前記信号処理チップは、ビデオの解像度の大きさに従って前記第１のビデオ信号を、２チャネルの差動データストリームを含む第１の低電圧差動ビデオストリームと、第２の低電圧差動ビデオストリームとに分けて、前記第１の低電圧差動ビデオストリームと前記第２の低電圧差動ビデオストリームとを前記ビデオ処理チップへ伝送するための低電圧差動インターフェースによって、前記第１のビデオ信号を前記ビデオ処理チップへ伝送する
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記ビデオ処理チップは、
前記第１の低電圧差動ビデオストリームを復号化して２チャネルのビデオ信号を得るとともに、前記第２の低電圧差動ビデオストリームを復号化して第３のビデオ信号を得るための、前記信号処理チップに接続された復号器と、
前記２チャネルのビデオ信号と前記第３のビデオ信号に対するクロック同期処理を行って前記第２のビデオ信号を得るための、前記復号器に接続されたクロック処理器と、を含む
ことを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記クロック処理器は、前記２チャネルのビデオ信号を第４のビデオ信号に併合するための、前記復号器に接続されたビデオ併合器を含み、
前記クロック処理器は、前記第３のビデオ信号と前記第４のビデオ信号に対するクロック同期処理を行って前記第２のビデオ信号を得ることに用いられる
ことを特徴とする請求項３に記載のデータ処理装置。
【請求項５】
前記ビデオ併合器は、
前記２チャネルのビデオ信号における２つのデータ通信路のビデオストリームがそれぞれ対応して出力される、それぞれ前記復号器に接続された２つのラインバッファーと、
倍増されたクロック周波数に従って２つの前記ラインバッファーへのデータ読取操作によって前記第４のビデオ信号を得るための、前記２つのラインバッファーに接続された第１のデータリーダと、を含む
ことを特徴とする請求項４に記載のデータ処理装置。
【請求項６】
前記ビデオ処理チップは、前記第２のビデオ信号を予め設定された数のサブビデオに分割し、前記サブビデオを前記ＬＥＤディプレイに対応する表示ユニットに出力して表示させるための、前記信号処理チップに接続されたビデオ出力ポートをさらに含む
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項７】
決められた予め設定された座標を前記ビデオ出力ポートへ送信するための制御チップをさらに備え、
前記ビデオ出力ポートは、前記予め設定された座標に従って、前記サブビデオを対応する前記表示ユニットに出力するように確定する
ことを特徴とする請求項６に記載のデータ処理装置。
【請求項８】
前記ビデオ出力ポートは、
前記予め設定された数のサブポートを含み、前記第２のビデオ信号を記憶するためのフレームメモリと、
予め設定された読取ルールに従って前記サブポートからビデオデータをポーリングして読み取るための、前記フレームメモリに接続された第２のリーダと、
読み取った１チャネル当たりの前記ビデオデータをバッファリングし、１チャネル当たりの前記ビデオデータのクロックドメイン交換を行って前記予め設定された数のサブビデオを得るためのバッファーと、
前記予め設定された数のサブビデオを時分割多重化方式で出力するための、前記バッファーに接続された出力インターフェースと、を含む
ことを特徴とする請求項６に記載のデータ処理装置。
【請求項９】
請求項１乃至８のうち何れか一項に記載のデータ処理装置を備えることを特徴とするＬＥＤテレビ。
【請求項１０】
受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るステップと、
前記第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得るステップと、
前記第２のビデオ信号を予め設定された数のサブビデオに分割するステップと、
前記サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるステップと、
を含むことを特徴とするＬＥＤテレビ用のデータ処理方法。
【請求項１１】
受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための変換モジュールと、
前記第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得るためのクロック処理モジュールと、
前記第２のビデオ信号を予め設定された数のサブビデオに分割するための分割モジュールと、
前記サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるための出力モジュールと、
を備えることを特徴とするＬＥＤテレビ用のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ分野に関し、具体的には、ＬＥＤテレビ用のデータ処理方法、装置及びＬＥＤテレビに関するものである。
【背景技術】
【０００２】
現在、自発光するＬＥＤテレビは、ＬＥＤ表示技術の発展に伴って最近現れた表示機器製品であり、高画質かつ自発光のＬＥＤ表示パネルにおいて超小ドットピッチ、高画質物理解像度などの機能が実現されることができるとともに、色彩表現力が強く、グレースケール及びコントラストの優位性が目立っており、信号や画像を様々なビデオインターフェース形式で表示することに適応している。しかし、従来のＬＥＤテレビにおけるビデオインターフェース形式が単一である一方、受信したテレビ信号をＬＥＤ表示パネルに直接表示させるため、表示した画面の効果が悪く、ユーザの視覚的効果も劣っている。
【０００３】
具体的には、従来のＬＥＤ表示技術は主に表示パネルの形式で現れたものであり、一般、単一のビデオインターフェースによるアクセス形式（例えば、ＶＧＡ又はＤＶＩ等）のものであり、そして、アクセスしたビデオ信号を何らの処理も行わずにスクリーンに直接表示させ、即ち、従来のＬＥＤテレビはいつも表示パネルとしてしか機能せず、テレビの機能を備えていないため、表示した画質が劣っている。
【０００４】
従来技術において、ＬＥＤテレビが単一方式のテレビ信号しか表示できない問題について、未だに有効な対応策が提示されていない。
【発明の概要】
【０００５】
関連技術において、ＬＥＤテレビが単一方式のテレビ信号しか表示できない問題について、未だに有効な対応策が提示されていないことに対して、本発明は、上記問題を解決できるＬＥＤテレビ用のデータ処理方法、装置及びＬＥＤテレビを提供することを主な目的とする。
【０００６】
上記目的を達成するために、本発明の実施例の一態様によれば、受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための信号処理チップと、第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得てＬＥＤディスプレイへ出力するための、信号処理チップに接続されたビデオ処理チップと、を備えるＬＥＤテレビ用のデータ処理装置が提供される。
【０００７】
さらに、信号処理チップは、ビデオの解像度の大きさに従って第１のビデオ信号を、２チャネルの差動データストリームを含む第１の低電圧差動ビデオストリームと、第２の低電圧差動ビデオストリームとに分けて、第１の低電圧差動ビデオストリームと第２の低電圧差動ビデオストリームとをビデオ処理チップへ伝送するための低電圧差動インターフェースによって、第１のビデオ信号をビデオ処理チップへ伝送する。
【０００８】
さらに、ビデオ処理チップは、第１の低電圧差動ビデオストリームを復号化して２チャネルのビデオ信号を得るとともに、第２の低電圧差動ビデオストリームを復号化して第３のビデオ信号を得るための、信号処理チップに接続された復号器と、２チャネルのビデオ信号と第３のビデオ信号に対するクロック同期処理を行って第２のビデオ信号を得るための、復号器に接続されたクロック処理器と、を含む。
【０００９】
さらに、クロック処理器は、２チャネルのビデオ信号を第４のビデオ信号に併合するための、復号器に接続されたビデオ併合器を含み、クロック処理器は、第３のビデオ信号と第４のビデオ信号に対するクロック同期処理を行って第２のビデオ信号を得ることに用いられる。
【００１０】
さらに、ビデオ併合器は、２チャネルのビデオ信号における２つのデータ通信路でのビデオストリームがそれぞれ対応して出力される、それぞれ復号器に接続された２つのラインバッファーと、倍増されたクロック周波数に従って２つのラインバッファーへのデータ読取操作によって第４のビデオ信号を得るための、２つのラインバッファーに接続された第１のデータリーダと、を含む。
【００１１】
さらに、ビデオ処理チップは、第２のビデオ信号を予め設定された数のサブビデオに分割し、サブビデオをＬＥＤディプレイに対応する表示ユニットに出力して表示させるための、信号処理チップに接続されたビデオ出力ポートをさらに含む。
【００１２】
さらに、データ処理装置は、決められた予め設定された座標をビデオ出力ポートへ送信するための制御チップをさらに備え、ビデオ出力ポートは、予め設定された座標に従って、サブビデオを対応する表示ユニットに出力するように確定する。
【００１３】
さらに、ビデオ出力ポートは、予め設定された数のサブポートを含み、第２のビデオ信号を記憶するためのフレームメモリと、予め設定された読取ルールに従ってサブポートからビデオデータをポーリングして読み取るための、フレームメモリに接続された第２のリーダと、読み取った１チャネル当たりのビデオデータをバッファリングし、１チャネル当たりのビデオデータのクロックドメイン交換を行って予め設定された数のサブビデオを得るためのバッファーと、予め設定された数のサブビデオを時分割多重化方式で出力するための、バッファーに接続された出力インターフェースと、を含む。
【００１４】
上記目的を達成するために、本発明の実施例の一態様によれば、データ処理装置を備えるＬＥＤテレビが提供される。
【００１５】
上記目的を達成するために、本発明の実施例の一態様によれば、受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るステップと、第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得るステップと、第２のビデオ信号を予め設定された数のサブビデオに分割するステップと、サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるステップと、を含むＬＥＤテレビ用のデータ処理方法が提供される。
【００１６】
上記目的を達成するために、本発明の実施例の一態様によれば、受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための変換モジュールと、第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得るためのクロック処理モジュールと、第２のビデオ信号を予め設定された数のサブビデオに分割するための分割モジュールと、サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるための出力モジュールと、を備えるＬＥＤテレビ用のデータ処理装置が提供される。
【００１７】
本発明によると、信号処理チップが、受信したテレビ信号を予め設定された方式のビデオ信号に変換し、ビデオ処理チップが、これを処理してＬＥＤディスプレイへ出力することにより、従来技術においてＬＥＤテレビが単一方式のテレビ信号しか表示できない問題を解決し、ＬＥＤテレビがビデオを複数方式、複数フォーマットで表示可能である効果を達成している。
【図面の簡単な説明】
【００１８】
ここで説明した図面は、本発明をさらに理解させるためのものであり、本願の一部を構成する。本発明における模式的実施例及びその説明は本発明を説明するものであり、本発明を不当に限定するものではない。図面において、
【図１】本発明の実施例によるＬＥＤテレビ用のデータ処理装置の構造を示す図である。
【図２】本発明の実施例によるオプションとしてのＬＥＤテレビ用のデータ処理装置の構造を示す図である。
【図３】本発明の実施例による第４のビデオ信号を取得するタイミングチャートである。
【図４】本発明の実施例による表示ユニットの領域の決定を示す図である。
【図５】本発明の実施例によるサブビデオの読み取り方法のタイミングチャートである。
【図６】本発明の実施例によるＬＥＤテレビ用のデータ処理方法のフローチャートである。
【図７】本発明の実施例によるＬＥＤテレビ用のデータ処理装置を示す図である。
【発明を実施するための形態】
【００１９】
まず、本発明の実施例の説明に出た一部の名詞又は用語を以下のように説明する。
【００２０】
ＬＥＤ：発光ダイオード。
【００２１】
ＬＥＤ自発光とは、ＬＥＤデバイスが電気又は他のエネルギーに励起されて自発的に発光可能であり、液晶自体が発光せず、光を透過させるのみであることを指す。
【００２２】
当業者に本発明の構成をよりよく理解してもらうように、以下、本発明の実施例の図面を併用して本発明の技術案を明瞭かつ完全に説明する。説明した実施例は本発明の実施例の一部に過ぎず、全部ではないことは、言うまでもないことである。当業者が本発明の実施例に基づいて、創造的な工夫無しに得られた他の実施例も、全て本発明の保護範囲内に含まれるべきである。
【００２３】
なお、本発明の明細書及び特許請求の範囲並びに上記図面に言及された「第１」、「第２」等の用語は、類似した対象を区別するためのものであり、特定の順番又は前後順序を説明するためのものではない。ここで説明した本発明の実施例をここで示した又は説明した順番以外の順番で実施可能なものにするために、このように使用された数字は適した場合であれば互いに取り替え可能なことは、理解されるべきである。また、用語である「含む」、「有する」及びそれらの如何なる変形は、排他的にならずに含まれたものをカバーすることがその意図であり、例えば、一連のステップ又はユニットを含めたプロセス、方法、システム、製品又は機器は、明確に示したステップ又はユニットに限定される必要がなく、これらのプロセス、方法、製品又は機器に対して明確に示していなかったり、固有であったりする他のステップ又はユニットを含むことができる。
【００２４】
図１は、本発明の実施例によるＬＥＤテレビ用のデータ処理装置の構造を示す図である。図２は、本発明の実施例によるオプションとしてのＬＥＤテレビ用のデータ処理装置の構造を示す図である。
【００２５】
図１と図２に示すように、該装置は、受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための信号処理チップ１０と、第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得てＬＥＤディスプレイ４０へ出力するための、信号処理チップ１０に接続されたビデオ処理チップ２０と、を備えることができる。
【００２６】
ここで、上記実施例における信号処理チップ１０は、例えば、Ｐｉｘｅｌｗｏｒｋｓ（アメリカトップレベルの画像表示チップメーカー）、Ｍｓｔａｒ（内蔵型ＩＣチップ）といったテレビ処理チップであってもよく、ビデオ処理チップ２０は、プログラマブルロジックアレイＦＰＧＡを用いることができる。具体的には、信号処理チップ１０とビデオ処理チップ２０それぞれが、１２８Ｍｂｉｔを超えた記憶容量のメモリ（例えば、フレームメモリＳＤＲＡＭ、ＤＤＲ）を一枚備えることができ、信号処理チップはアクセスされたＴＶテレビ信号（低雑音ブロックを含む）によってテレビの方式変換、画像増強及び拡大縮小処理を行い、さらに、信号処理チップはアクセスされた他の信号ＨＤＭＩ（デジタルインターフェースである高精細度マルチメディアインターフェース）、ＵＳＢ（ユニバーサル・シリアル・バス）及びＹＰｒＰｂ（コンポーネント端子）等に対して信号処理を行うこともできる。ここで、ＳＤＲＡＭがシンクロナス・ダイナミック・ランダム・アクセス・メモリで、ＤＤＲがダブルデータレート・シンクロナス・ダイナミック・ランダム・アクセス・メモリで、ＩＣチップが集積回路である。
【００２７】
上記実施例におけるＬＥＤテレビ用のデータ処理装置はＬＥＤテレビに内蔵されることができる。
【００２８】
本発明によると、信号処理チップが、受信したテレビ信号を予め設定された方式のビデオ信号に変換し、ビデオ処理チップが、これを処理してＬＥＤディスプレイへ出力することにより、従来技術においてＬＥＤテレビが単一方式のテレビ信号しか表示できない問題を解決し、ＬＥＤテレビがビデオを複数方式、複数フォーマットで表示可能である効果を達成している。
【００２９】
具体的には、上記実施例において、テレビ処理チップがテレビ信号の方式変換、複数のインターフェースでのビデオ復号化及び解読、画像拡大縮小、画像品質増強及びリモコン機能を発揮する。上記実施例において、テレビ処理チップ１０によって得られた第１のビデオ信号は一定解像度のビデオストリームであり、このようなビデオストリームはＬＶＤＳ（低電圧差動信号技術インターフェース）のプロトコル形式でビデオ処理チップへ出力され、ビデオ処理チップは、プログラマブルロジックアレイを用いて、テレビ処理チップに入力するビデオストリームをプログラマブルロジックチップによって処理する。
【００３０】
本発明の上記実施例において、信号処理チップは、ビデオの解像度の大きさに従って第１のビデオ信号を、２チャネルの差動データストリームを含む第１の低電圧差動ビデオストリームと、第２の低電圧差動ビデオストリームとに分けて、第１の低電圧差動ビデオストリームと第２の低電圧差動ビデオストリームとをビデオ処理チップへ伝送するための低電圧差動インターフェースによって、第１のビデオ信号をビデオ処理チップへ伝送する。
【００３１】
具体的には、テレビ処理チップで処理された第１のビデオ信号のビデオストリームを、ビデオの解像度の大きさに従って１グループ又は２グループのＬＶＤＳビデオに分けてプログラマブルロジックチップ（即ち、ビデオ処理チップ）へ出力することができ、グループごとのＬＶＤＳは、一般的に、１対の差動クロックと、３対又は４対の差動データストリームとを含む。より具体的には、高解像度のビデオ信号（即ち第１の低電圧差動ビデオストリーム、例えば、１０８０Ｐの解像度）の場合、一般的に、２グループのＬＶＤＳでビデオ処理チップへ出力し、低解像度のビデオ信号（即ち第２の低電圧差動ビデオストリーム、例えば、１３６６＊７６８及びその以下のビデオ解像度）の場合、一般的に、１グループのＬＶＤＳでビデオ処理チップへ出力する。
【００３２】
本発明の上記実施例によれば、ビデオ処理チップ２０は、第１の低電圧差動ビデオストリームを復号化して２チャネルのビデオ信号を得るとともに、第２の低電圧差動ビデオストリームを復号化して第３のビデオ信号を得るための、信号処理チップに接続された復号器と、２チャネルのビデオ信号と第３のビデオ信号に対するクロック同期処理を行って第２のビデオ信号を得るための、復号器に接続されたクロック処理器と、を含むことができる。
【００３３】
具体的には、ビデオ処理チップは第１の低電圧差動ビデオストリームと第２の低電圧差動ビデオストリームとを受信した後、それらに対してまずＬＶＤＳのビデオストリームの復号化を行い、復号化の際に、復号化されたデータに対してデータのクロック同期を行う必要がある。上記処理過程において、２グループのＬＶＤＳで伝送された高解像度のビデオストリーム（即ち、第１の低電圧差動ビデオストリーム）に対して、ビデオ処理チップは、復号化後に、第１の低電圧差動ビデオストリームにおける２チャネルのビデオ信号を併合する必要がある。
【００３４】
具体的には、クロック処理器は、２チャネルのビデオ信号を第４のビデオ信号に併合するための、復号器に接続されたビデオ併合器を含むことができ、このクロック処理部は、第３のビデオ信号と第４のビデオ信号に対するクロック同期処理を行って第２のビデオ信号を得ることに用いられる。
【００３５】
本発明の上記実施例によれば、ビデオ併合器は、２チャネルのビデオ信号における２つのデータ通信路のビデオストリームがそれぞれ対応して出力される、それぞれ復号器に接続された２つのラインバッファーと、倍増されたクロック周波数に従って２つのラインバッファーへのデータ読取操作によって第４のビデオ信号を得るための、２つのラインバッファーに接続された第１のデータリーダと、を含むことができる。
【００３６】
図３に示すように、２チャネルのビデオ信号（一方はデータ通信路１におけるデータＯ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６，Ｏ７，・・・のビデオ信号であり、他方は、データ通信路２におけるデータＥ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６，Ｅ７，・・・のビデオ信号である）を併合する処理方法として、２チャネルのデータを１チャネルのデータにインターリーブし、即ち、データイネーブルメントによって、データ通信路１における１つのデータを出力してから、データ通信路２における１つのデータを出力するように、２つの通信路におけるデータを順番に交互に繰り返して出力することである。ライン有効期間の時間が変わらないため、併合された画素データのクロック周波数が倍増される。本発明の上記実施例において、２つのラインバッファーを用い、２つのデータ通信路におけるビデオストリームをそれぞれのラインバッファーに入力し、倍増されたクロック周波数のクロックによって２つのラインバッファーへのデータ読取操作を行い、即ち、ラインバッファー１から１つのデータを読み取ってから、他のキャッシュから他のデータを１つ読み取るように順番に交互に行って、図３に示すＯ１，Ｅ１，Ｏ２，Ｅ２，Ｏ３，Ｅ３，Ｏ４，Ｅ４，Ｏ５，Ｅ５，Ｏ６，Ｅ６，Ｏ７，Ｅ７，・・・のような第４のビデオ信号を得る。低解像度のビデオストリーム（即ち、第２の低電圧差動ビデオストリーム）は、１グループのＬＶＤＳのみあるため、ビデオデータの併合処理の必要がない。
【００３７】
本発明の上記実施例において、ビデオ処理チップは、第２のビデオ信号を予め設定された数のサブビデオに分割し、サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるための、信号処理チップに接続されたビデオ出力ポートをさらに含むことができる。
【００３８】
ＬＥＤ高画質テレビパネルは、表示ユニットを一体化した表示パネルに接合する構成とするため、ビデオ処理チップからＬＥＤディスプレイヘ伝送されたデータストリームは、複数チャネルの並行データストリームの方式で伝送されることができ、具体的には、ＬＥＤパネルへ出力されたデータストリームをｎチャネルとすると、ビデオ画像の全フレームの画面をｎ枚のサブ画面（ｎ枚の画像で１フレームの完全たる画像に接合可能）に分割し、チャネルごとのビデオを、適応したサブ画面に対応して対応する表示ユニットに出力して表示させることができ、このように、シーンごとの時間を一定とする場合、伝送速度が大幅に減少される。ここで、ｎが自然数であり、予め設定された数を表す。
【００３９】
上記実施例によって、シーンずつのサイクルにおいて、元より約１／ｎの伝送速度で元の画像の１／ｎのデータ量を伝送することにより、ビデオ伝送の確実性を向上させる。
【００４０】
本発明の上記実施例によれば、データ処理装置は、決められた予め設定された座標をビデオ出力ポートへ送信するための、図２に示す制御チップ３０をさらに備えることができ、ビデオ出力ポートは、予め設定された座標に従って、サブビデオを対応する表示ユニットへ出力するように決定する。
【００４１】
制御チップは、マイクロコントローラＭＣＵにより実現され得る。上記実施例において、テレビ処理チップ、ビデオ処理チップ及び制御チップを結合した設計でＬＥＤ高画質テレビ処理システムを実現することにより、ビデオ伝送の確実性を向上させるとともに、ビデオへの制御の柔軟性を向上させることができる。
【００４２】
チャネルごとの画像伝送の柔軟性を向上させるために、チャネルごとに具体的に伝送される画像の領域の範囲を柔軟に設定可能な構成とすることができる。具体的には、サブビデオを対応する表示ユニットへ出力するように、制御チップで決められた予め設定された座標によって、伝送画像の範囲を決定する。例えば、チャネルごとに伝送される画像の領域は、全フレームの画像における当該画像の領域の左上角の位置（Ｘ，Ｙ）を設定することで決定される。
【００４３】
図４に示すように、４チャネルのサブビデオがＬＥＤ表示パネルへ出力され、４チャネルのサブビデオに対応する表示ユニットがそれぞれ領域１，領域２，領域３，及び領域４であり、各表示ユニットの領域を決定するには、左上角の座標（ｘ，ｙ）から全フレームの画像における位置を決定し、図４に示すような４つの座標である（ｘ１，ｙ１）、（ｘ２，ｙ２）、（ｘ３，ｙ３）、及び（ｘ４，ｙ４）から領域１乃至領域４の表示位置（又は表示ユニット）を決定することができる。オプションとして、Ｘ，Ｙの座標（即ち、予め設定された座標）を設定することで、それぞれの領域の位置を調整してもよい。上記実施例において、マイクロプロセッサー（即ち、制御チップ）により予め設定された座標を取得し、図２に示すように、ネットワーク又はシリアルインターフェースの形式で制御チップへの命令を設定することで予め設定された座標を取得してもよい。サブビデオを出力する前に、各チャネルのサブビデオに対して再びＬＶＤＳの符号化を行ってからＬＥＤパネルに出力して表示させてもよい。
【００４４】
なお、ビデオ出力ポートは、予め設定された数のサブポートを含み、第２のビデオ信号を記憶するためのフレームメモリと、予め設定された読取ルールに従ってサブポートからビデオデータをポーリングして読み取るための、フレームメモリに接続された第２のリーダと、読み取った１チャネル当たりのビデオデータをバッファリングし、１チャネル当たりのビデオデータのクロックドメイン交換を行って予め設定された数のサブビデオを得るためのバッファーと、予め設定された数のサブビデオを時分割多重化方式で出力するための、バッファーに接続された出力インターフェースと、を含むことができる。
【００４５】
具体的には、何れか１チャネルのサブビデオの設定は、まず、フレームメモリに記憶され、それから予め設定された読取ルールに従ってビデオデータを読み取ることにより実現することができる。図５に示すように、読み取りの際に、４回起動する（毎回データを２５６個読み取る）過程は１サイクルとなり、即ち、サイクルごとに、１回目に読み取った２５６個の画素データ（起動するたびに２５６個のデータを読み取る）は、ポート０からのデータであり、２回目はポート１から２５６個の画素データを読み取り、３回目はポート２から２５６個の画素データを読み取り、４回目はポート３から２５６個の画素データを読み取るように４つのポートからポーリングして読み取ってから、クロックドメイン交換のために、チャネルごとにビデオデータのバッファリングを行い、バッファーへの書き込み時のクロック周波数は、読み取り周波数の略４倍であり、このように読み取ったデータストリームは連続性を持つようになる。本発明におけるこのような複数チャネルでの出力方式によって、４チャネルのビデオを厳密に同期して出力することが保証され、ＬＥＤの高リフレッシュレートによって全画面表示動きの激しい画像が非同期で引き裂かれたように感じることはない。
【００４６】
本発明において、上記実施例における何れかのデータ処理装置を含み得るＬＥＤ表示装置がさらに提供される。
【００４７】
本発明によると、信号処理チップが、受信したテレビ信号を予め設定された方式のビデオ信号に変換し、ビデオ処理チップが、これを処理してＬＥＤディスプレイへ出力することにより、従来技術においてＬＥＤテレビが単一方式のテレビ信号しか表示できない問題を解決し、ＬＥＤテレビがビデオを複数方式、複数フォーマットで表示可能である効果を達成している。
【００４８】
本発明によれば、ＬＥＤテレビにおけるヘッドエンドの全体ソリューションを実現し、画像の表示処理を実施し、標準画質画像の入力表示にしても高画質画像の入力表示にしても、システムの高確実性を保証することができる。
【００４９】
図６は、本発明の実施例によるＬＥＤテレビ用のデータ処理方法のフローチャートである。図６に示すように、該方法は、以下のステップＳ６０２〜Ｓ６０８により実現することができる。
【００５０】
ステップＳ６０２：受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得る。
【００５１】
ステップＳ６０４：第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得る。
【００５２】
ステップＳ６０６：第２のビデオ信号を予め設定された数のサブビデオに分割する。
【００５３】
ステップＳ６０８：サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させる。
【００５４】
本発明によると、信号処理チップが、受信したテレビ信号を予め設定された方式のビデオ信号に変換し、ビデオ処理チップが、これを処理してＬＥＤディスプレイへ出力することにより、従来技術においてＬＥＤテレビが単一方式のテレビ信号しか表示できない問題を解決し、ＬＥＤテレビがビデオを複数方式、複数フォーマットで表示可能である効果を達成している。さらに、第２のビデオ信号を予め設定された数のサブビデオに分割してから、サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるため、ビデオ伝送の確実性を向上させるとともに、ビデオ制御の柔軟性を向上させることができる。
【００５５】
本発明の該実施例におけるデータ処理方法は、上記実施例における各チップによるビデオデータの処理方法によって実現することができる。
【００５６】
なお、図面のフローチャートに示したステップは、例えば、コンピュータが実行可能な１グループのコマンドのコンピュータシステムによって実行することができ、そして、フローチャートに論理的順序が示されているが、場合によって、示した又は説明したステップをここでの順序とは異なり実行することもできる。
【００５７】
図７は、本発明の実施例によるＬＥＤテレビ用のデータ処理装置を示す図である。図７に示すように、該データ処理装置は、受信したテレビ信号の方式変換を行って予め設定された方式の第１のビデオ信号を得るための変換モジュール５０と、第１のビデオ信号のクロック同期処理を行って第２のビデオ信号を得るためのクロック処理モジュール６０と、第２のビデオ信号を予め設定された数のサブビデオに分割するための分割モジュール７０と、サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるための出力モジュール８０と、を備えることができる。
【００５８】
本発明によると、信号処理チップが、受信したテレビ信号を予め設定された方式のビデオ信号に変換し、ビデオ処理チップが、これを処理してＬＥＤディスプレイへ出力することにより、従来技術においてＬＥＤテレビが単一方式のテレビ信号しか表示できない問題を解決し、ＬＥＤテレビがビデオを複数方式、複数フォーマットで表示可能である効果を達成している。さらに、第２のビデオ信号を予め設定された数のサブビデオに分割してから、サブビデオをＬＥＤディスプレイに対応する表示ユニットに出力して表示させるため、ビデオ伝送の確実性を向上させるとともに、ビデオ制御の柔軟性を向上させることができる。
【００５９】
本発明の該実施例におけるデータ処理装置は、上述の方法実施例における各チップによるビデオデータの処理方法によって実現することができる。
【００６０】
本発明によれば、ＬＥＤ自発光テレビにおけるテレビ信号アクセス、信号増強、リモコン等の機能を実現することができ、テレビ信号及び様々なビデオ信号を処理することで、ＬＥＤ高画質テレビシステムの表示機能に適応させる。
【００６１】
以上の説明から分かるように、本発明は以下の技術的効果を達成している。
【００６２】
本発明により、高画質ＬＥＤテレビにおけるテレビ信号及び様々なビデオ信号のアクセス、処理及び表示を実現することができるとともに、ビデオ処理チップによるビデオストリームの併合同期処理、ＬＥＤ表示方式に適した複数チャネルのビデオの柔軟な設定出力、及び時分割多重化による複数チャネルのビデオの厳格な同期出力の処理方法により、画像表示の品質と共に信号伝送の確実性を向上させている。
【００６３】
当業者にとって、上述の本発明の各モジュール又は各ステップは汎用の計算装置によって実現することができ、単独の計算装置に集成させることができれば、複数の計算装置から構成されるネットワークに分布させることもでき、さらに計算装置で実行可能なプログラムのコードによって実現してもよいので、それらを記憶装置に格納して計算装置によって実行することができ、それぞれ集積回路モジュールに製作したり、これらのうち複数のモジュール又はステップを単独の集積回路モジュールに製作したりして実現することができることは、明らかなことである。このように、本発明は、如何なる特定のハードウェアとソフトウェアの結合にも限定されない。
【００６４】
以上は、本発明の好適な実施例に過ぎず、本発明を限定することは意図していない。当業者であれば、本発明に様々な変更や変形が可能である。本発明の思想や原則内の如何なる修正、均等の置き換え、改良なども、本発明の保護範囲内に含まれるべきである。
【図１】
2017520939.tif 000003
【図２】
2017520939.tif 000004
【図３】
2017520939.tif 000005
【図４】
2017520939.tif 000006
【図５】
2017520939.tif 000007
【図６】
2017520939.tif 000008
【図７】
2017520939.tif 000009
【国際調査報告】
2017520939.tif 000010
2017520939.tif 000011
2017520939.tif 000012
2017520939.tif 000013