(57)【要約】  本発明の範囲内において、書込電圧の印加により、抵抗値が高い方の安定状態（ｈｉｇｈ  ｒｅｓｉｓｔｉｖｅ  ｓｔａｔｅ、ＨＲＳ）から抵抗値が低い方の安定状態（ｌｏｗ  ｒｅｓｉｓｔｉｖｅ  ｓｔａｔｅ、ＬＲＳ）に移行することができる、イオン伝導性抵抗変化材料を介して互いに間隔を開けて配置された二つの電極を有する抵抗変化型メモリセルの読出方法を開発した。本発明では、読み出しのために、読出電圧が読出パルスとして印加され、このパルスの間にイオン伝導性抵抗変化材料を通して駆動されるイオンの数が、このパルスの高さと継続時間によって、初期状態から、イオン伝導性抵抗変化材料を通過する導電性パスを形成して、少なくともこのパスを流れる電流フローを始動するには十分であるが、そのため、低下した抵抗値と状態ＨＲＳに復帰するための所定の緩和時間とを有する準安定状態ＶＲＳ（ｖｏｌａｔｉｌｅ  ｒｅｓｉｓｔａｎｃｅ  ｓｔａｔｅ）に移行させるには十分であるが、状態ＬＲＳに移行させるには十分でないように設定される。このようにして、メモリセルが如何なる場合でも読出後に再び読出前と同じ状態に有ることが保証される。これは、特に、これらのメモリ素子から成る大きな配列を実現する可能性を狭めること無く、二つのメモリセルの逆直列接続から構成される、非破壊的読み出し可能なメモリ素子を作り出す。
2017505504.tif 000002
【特許請求の範囲】
【請求項１】
イオン伝導性抵抗変化材料を介して互いに間隔を開けて配置された二つの電極を有する抵抗変化型メモリセルの読出方法であって、このメモリセルは、書込電圧の印加により、この書込電圧がイオン伝導性抵抗変化材料を通るイオンの移動を駆動して、この移動経路に沿って、イオン伝導性抵抗変化材料を通過する導電性パスが形成されることによって、抵抗値が高い方の安定状態ＨＲＳから抵抗値が低い方の安定状態ＬＲＳに移行することができ、読み出しのために、書込電圧と同じ極性の読出電圧が印加されて、このメモリセルを流れる電流が評価される方法において、
この読出電圧が読出パルスとして印加され、このパルスの間にイオン伝導性抵抗変化材料を通して駆動されるイオンの数が、このパルスの高さと継続時間によって、状態ＨＲＳの初期状態から、少なくとも導電性パスを流れる電流フローを始動するまでにイオン伝導性抵抗変化材料を通過する導電性パスを形成するには十分であるが、従って、低下した抵抗値と状態ＨＲＳに復帰するための所定の緩和時間とを有する準安定状態ＶＲＳに移行させるには十分であるが、状態ＬＲＳに移行させるには十分でないように設定されることを特徴とする方法。
【請求項２】
当該のパスを形成するために、一方の電極の材料のイオン又はイオン伝導性抵抗変化材料の酸素イオンがイオン伝導性抵抗変化材料を通して駆動されることを特徴とする請求項１に記載の方法。
【請求項３】
当該の導電性パスがトンネル障壁を有する間に、読出パルスが終了することを特徴とする請求項１又は２に記載の方法。
【請求項４】
当該の緩和時間の経過後に、抵抗値が別のパルスを用いて測定され、そのパルスの高さと継続時間が、ＨＲＳからＶＲＳへの移行にも、ＬＲＳからＨＲＳへの移行にも十分でないように選定されることを特徴とする請求項１から３までのいずれか一つに記載の方法。
【請求項５】
抵抗値が状態ＨＲＳとＬＲＳの抵抗値の間に有る状態ＶＲＳが選定されることを特徴とする請求項１から４までのいずれか一つに記載の方法。
【請求項６】
極性を反転させた第二の書込電圧によって、安定状態ＬＲＳから安定状態ＨＲＳに移行させることが可能なメモリセルが選定されることを特徴とする請求項１から５までのいずれか一つに記載の方法。
【請求項７】
別のメモリセルとの逆直列による直列接続部が有るメモリセルが選定されることと、当該の読出パルスが、この直列接続部を介して印加されることとを特徴とする請求項１から６までのいずれか一つに記載の方法。
【請求項８】
１０秒以内の緩和時間が選定されることを特徴とする請求項１から７までのいずれか一つに記載の方法。
【請求項９】
１０−１０秒〜１０−５秒、有利には、１０−９秒〜１０−６秒の緩和時間が選定されることを特徴とする請求項８に記載の方法。
【請求項１０】
二つの電極と、これらの電極の間に接続された、電気抵抗が低い方の安定状態ＬＲＳと電気抵抗が高い方の安定状態ＨＲＳを有する抵抗変化型メモリ材料とを備えた、請求項１から９までのいずれか一つに記載の方法を実施するメモリセルにおいて、
このメモリ材料は、抵抗値が状態ＨＲＳの抵抗値の高々１０分の１である第三の準安定状態ＶＲＳに移行することが可能であり、このメモリ材料が、この状態ＶＲＳの初期状態から、所定の緩和時間の経過後に状態ＨＲＳに移行することを特徴とするメモリセル。
【請求項１１】
当該のメモリ材料がイオン伝導性抵抗変化材料であり、状態ＬＲＳでは、二つの電極の間の導電性パスが、この材料を通過して延びることを特徴とする請求項１０に記載のメモリセル。
【請求項１２】
状態ＶＲＳの抵抗値が、状態ＬＲＳの抵抗値の少なくとも２倍の高さ、有利には、少なくとも５倍の高さ、全く特に有利には、少なくとも１０倍の高さであることを特徴とする請求項１０又は１１に記載のメモリセル。
【請求項１３】
状態ＶＲＳの抵抗値が１０ｋΩ〜１５ｋΩ、有利には、１２．５ｋΩ〜１３．５ｋΩであることを特徴とする請求項１０から１２までのいずれか一つに記載のメモリセル。
【請求項１４】
状態ＬＲＳの抵抗値が５ｋΩ以内、有利には、２ｋΩ以内、全く特に有利には、１ｋΩ以内であることを特徴とする請求項１０から１３までのいずれか一つに記載のメモリセル。
【請求項１５】
メモリ材料が、状態ＨＲＳから状態ＬＲＳへの切り換え時に少なくとも一つの電極材料により電気化学的に金属薄膜化されるイオン伝導性抵抗変化材料であることを特徴とする請求項１０から１４までのいずれか一つに記載のメモリセル。
【請求項１６】
メモリ材料が半導体を含有することと、電極の中の少なくとも一方が貴金属を含有することとを特徴とする請求項１５に記載のメモリセル。
【請求項１７】
半導体としてゲルマニウム又は珪素を含有することを特徴とする請求項１６に記載のメモリセル。
【請求項１８】
メモリ材料が半導体と硫黄、セレン又はテルルとの化合物を含有することを特徴とする請求項１６又は１７に記載のメモリセル。
【請求項１９】
貴金属として、銀を含有することを特徴とする請求項１６から１８までのいずれか一つに記載のメモリセル。
【請求項２０】
メモリ材料が、少なくとも一方の電極にも含有される少なくとも一つの金属の化合物を含有することを特徴とする請求項１５から１９までのいずれか一つに記載のメモリセル。
【請求項２１】
当該の金属が銅又は銀であることを特徴とする請求項２０に記載のメモリセル。
【請求項２２】
当該の化合物が硫黄、セレン又はテルルを含有することを特徴とする請求項２０又は２１に記載のメモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型メモリセルの読出方法とその方法を実施する抵抗変化型メモリセルに関する。
【背景技術】
【０００２】
特許文献１による二つの抵抗変化型メモリセルの逆直列接続から成る抵抗変化型メモリ素子は、ＤＲＡＭワークメモリの高速アクセスタイムとフラッシュメモリの不揮発性を一体化したものであり、そのため、コンピュータ技術においてワークメモリと大容量メモリを統合するのに適している。そこでは、デジタル情報が二つの安定状態０と１で符号化され、メモリ素子は、それらの状態において、それぞれ一つの高さの全体抵抗を有する。それによって、多数のメモリ素子から成る大きな配列において、個々のメモリ素子の読み出し時に発生する信号に重なり合う寄生電流が最小化されている。
【０００３】
読み出し時に、それらの二つの状態を大きな信号偏差により互いに区別できるように、メモリ素子は、状態１の初期状態からは全体抵抗が低い状態ＯＮに移行するが、状態０の初期状態からは移行しないように、読出電圧により駆動されている。その欠点は、読み出しが破壊的であること、即ち、当初存在した１が失われて、新たにメモリ素子に書き込まなければならないことである。そのことは、時間とエネルギーを消費して、更に、書き込み毎に活性物質が僅かな量だけ劣化し、メモリは通常書き込みよりも読み出しの方がずっと頻繁に行なわれるので、メモリ素子の寿命を短くしている。
【０００４】
特許文献２により、状態０と１において異なる容量を有し、読み出し時に、その違いを非破壊的に検出するように抵抗変化型メモリ素子を設計することが知られている。多数のメモリ素子から成る配列において利用可能な信号偏差が配列の規模が大きくなるにつれて非常に速く低下しまうことによって、その利点を獲得しなければならないことが欠点である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ドイツ特許公開第１０２００９０２３１５３号明細書
【特許文献２】ドイツ特許公開第１０２０１１０１２７３８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、多数のメモリ素子から成る配列において、非破壊読み出しと大きな信号偏差の相反する目標を解消できるメモリセルの読出方法を提供することである。
【課題を解決するための手段】
【０００７】
本課題は、本発明よる主請求項に基づく方法によって解決される。別の有利な実施形態は、それを参照する従属請求項から明らかとなる。
【０００８】
本発明の範囲内において、イオン伝導性抵抗変化材料を介して互いに間隔を開けて配置された二つの電極を備え、書込電圧の印加によって、抵抗値が高い方の安定状態（高抵抗状態、ＨＲＳ）から抵抗値が低い方の安定状態（低抵抗状態、ＬＲＳ）に移行することができる抵抗変化型メモリセルの読出方法を開発した。本方法は、書込電圧がイオン伝導性抵抗変化材料を通るイオンの移動を駆動して、この移動経路に沿ってイオン伝導性抵抗変化材料を通過する導電性パスを形成するメモリセルを前提としている。読み出しのために、書込電圧と同じ極性の読出電圧が印加され、メモリセルを流れる電流がメモリセルの抵抗値に関する尺度として評価される。
【０００９】
このイオン伝導性抵抗変化材料は、例えば、専らイオンを伝導し、電子を分離することができる。しかし、この材料は、電子材料、例えば、半導体とすることもできる。ＨＲＳ及びＬＲＳの抵抗値と、特に、これらの抵抗値の間の利用可能な偏差とは、この電子伝導率に依存する。この材料は、特に、固定電解質とすることができる。このイオン伝導性は、導電性パスを形成するイオンの移動に必要である。
【００１０】
これらのイオンは、例えば、一方の電極の材料のイオンとすることができる。その場合、「電気化学金属析出」メモリセル（ＥＣＭ）と呼ばれる。しかし、これらのイオンは、例えば、イオン伝導性抵抗変化材料を通して駆動されるイオン伝導性抵抗変化材料の酸素イオンとすることもできる。その場合、「原子価変化メカニズム」メモリセル（ＶＣＭ）と呼ばれる。
【００１１】
本発明では、読出電圧は、読出パルスとして印加され、このパルスの間にイオン伝導性抵抗変化材料を通して駆動されるイオンの数は、初期状態から、少なくとも導電性パスを流れる電流を始動させるまでにイオン伝導性抵抗変化材料を通過する導電性パスを形成するには十分であるが、従って、低下した抵抗値と状態ＨＲＳに復帰するための所定の緩和時間とを有する準安定状態（揮発抵抗状態）ＶＲＳに移行させるためには十分であるが、状態ＬＲＳに移行させるためには十分でないように、このパルスの高さと継続時間によって設定される。
【００１２】
状態ＨＲＳから状態ＬＲＳに移行させる場合の導電性パスの形成は、イオン伝導性抵抗変化材料を通して駆動されるイオンの供給量によって速度と進行度が決まる漸進的なプロセスであることが分かった。そのため、導電性パスの状態設定と安定性は、イオン伝導性抵抗変化材料を通して駆動されるイオンの数によって正確に定量化することができる。抵抗値が高い方の状態の初期状態からは、一方の電極から出発して他方の電極の方向にどんどん先へ運搬されるイオンの数が増加する程、このパスは、トンネル接点がこのパスを流れる電流を許容する第一の接点となる状態にまで成長する。このトンネル接点を流れる電流は、トンネル障壁の幅に指数関数的に依存する。この幅が電子の直径分だけ変化しても、トンネル電流は三桁も変化する。そのため、このトンネル接点の安定性は、トンネル電流が如何に多くの原子により運ばれるかに決定的に依存する。接点内に一つの原子が有り、それを通って、ほぼトンネル電流全体が流れる場合、その電流が原子を迂回して拡がるか、或いは別の熱的又は化学的に許容されるプロセスによりトンネル接点から遠ざかると、この接点は実質的に崩壊する。即ち、トンネル接点がちょうど当初の状態で出現するような正に多くのイオンがイオン伝導性抵抗変化材料を通して駆動されると、この接点は非常に不安定になる。ここで、更に別のイオンが駆動されると、初めて未だ脆いトンネル接点が解体される。このパス、特に、パスの先端をより広く、より厚くすることによって、トンネル電流が複数の原子に広がる。それと同時に、このパスが他方の電極の方向に更に成長することによって、イオン伝導性抵抗変化材料によるトンネル障壁がより低くなる。極端なケースでは、完全にイオン伝導性抵抗変化材料を通過する導電性パスが出現し、そのため、トンネル障壁が完全に消失する。イオン伝導性抵抗変化材料を通して駆動される如何なる更なるイオンによっても、このパスの寿命は、動作温度において、最終的に抵抗値が低い方の安定状態に達するまで、より長くなる。このパスの寿命は、動作温度において、その崩壊に関する緩和時間又はその崩壊に必要な活性化エネルギーと同等である。
【００１３】
正にトンネル接点は、少ない活性化エネルギーにより、そのため、短い緩和時間でも再び崩壊できる程不安定になる。それにより、読み出しをより速く行なうことができる。従って、本発明の特に有利な実施形態では、導電性パスがトンネル障壁を有する間に、読出パルスが終了する。
【００１４】
このメモリセルが、読出パルスの開始前に、既にＬＲＳ状態に有る場合、その抵抗値は変わらない。それに対して、読出パルスの開始前にＨＲＳの状態に有る場合、単に準安定であり、読出パルスの終了から、そのパルスの高さと継続時間によって、即ち、駆動されるイオンの数によって設定可能な緩和時間の経過後に、自発的に崩壊する導電性パスが、イオン伝導性抵抗変化材料を通って形成される。即ち、読出パルスは、抵抗値が低下した第三の準安定状態（揮発抵抗状態、ＶＲＳ）への短時間の移行を引き起こすが、所定の緩和時間の経過後には再び抵抗値が高い方の元の状態ＨＲＳに有る。
【００１５】
そのため、このＶＲＳは、メモリセルが読み出している間は如何なる場合でも状態ＨＲＳに向かって低下する抵抗値を有し、それにも関わらず、読み出し終了後に元の状態（ＬＲＳ又はＨＲＳ）を保持したままであるように、メモリセルを読み出すために活用することができる。即ち、本発明による読み出しは、非破壊的である。この機能性は「セレクタ」とも呼ばれる。
【００１６】
一つのパルスがメモリセルをＨＲＳからＶＲＳに向かって切り換える読出パルスであるか、或いは引き続きＨＲＳからＬＲＳに向かって切り換える書込パルスであるかを区別するためには、パルスによりイオン伝導性抵抗変化材料を通して駆動されるイオンの数だけが重要である。即ち、一つのパルスは、書込パルスと比べて高さを低減すること、書込パルスと比べて継続時間を短くすること、或いはこれら二つの措置の組合せを適用することによって、書込パルスから読出パルスに変えることができる。読出パルスの継続時間を短くする方が、その場合には読み出しが、より速く動作し、更に、駆動回路に読出パルス用の追加の電圧レベルが不要となるので有利である。
【００１７】
準安定状態ＶＲＳでの抵抗値は、安定状態ＬＲＳでも採用されるのと同じ抵抗値とすることができる。そして、本発明の有利な実施形態では、例えば、緩和時間の経過後に、ＨＲＳからＶＲＳへの移行に対しても、ＬＲＳからＨＲＳへの移行に対しても十分でないような高さと継続時間を選定した別のパルスを用いて、抵抗値を測定することによって、二つの状態を依然として非破壊的に互いに区別することができる。メモリセルが第一のパルスの前に状態ＨＲＳに有る場合、第一のパルスは、緩和時間の経過後に再び消失する状態ＶＲＳにメモリセルを移行させる。そのため、第二のパルスは、再び高い抵抗値を記録する。これに対して、メモリセルが第一のパルスの前に状態ＬＲＳに有る場合、この状態は持続する、従って、緩和時間の経過後も依然として存在する。そのため、第二のパルスは低い抵抗値を記録する。
【００１８】
本発明の特に有利な実施形態では、抵抗値が状態ＨＲＳとＬＲＳの抵抗値の間に有る状態ＶＲＳが選定される。その場合、メモリセルがパルスの開始前に状態ＨＲＳに有ったのか、或いは状態ＬＲＳに有ったのかを一義的に決定するためには、単一の読出パルスの間に電流を測定すれば、それで十分である。この状態ＶＲＳの抵抗値は、メモリセルの具体的な構成（材料と幾何学形状）と読出パルスの継続時間及び高さとの相互作用によって決定される。
【００１９】
状態ＶＲＳの緩和時間の長さは、少なくとも、この状態への切換が、イオン伝導性抵抗変化材料の僅かな劣化をそれぞれ引き起こす、ＨＲＳからＶＲＳへの多数回の移行及びその逆の多数回の移行後でも、或いはＨＲＳとＬＲＳの間の多数回の書込プロセス後でも依然として確実に動作するような長さとする。別の側面では、それはメモリセルの読み出し時の動作速度を決める。１０ｎｓ〜１０μｓの範囲内の緩和時間が有利な妥協案であることが分かった。メモリセルの目標とする記憶時間は、緩和時間の少なくとも１，０００倍の長さであるのが有利であることも分かった。
【００２０】
本発明の特に有利な実施形態では、極性を逆にした第二の書込電圧により安定状態ＬＲＳから安定状態ＨＲＳに移行することが可能なメモリセルが選定される。このメモリセルは、特に、絶対値に関してユニポーラ式メモリセルよりも低い書込電圧を必要とするバイポーラ切換式メモリセルとすることができる。揮発状態ＶＲＳは、ＨＲＳからＬＲＳへの行程上でのみ出現するが、通常ＬＲＳからＨＲＳへの逆の行程では出現しない。そのためには、ちょうど緩和時間の経過後に自ら元の状態に戻るような広さに導電性パスを拡げる必要が有る。しかし、この熱的に活性化するプロセスは、基本的に系を駆動して、より高いエントロピー状態にし、導電性パスの存在時に生じる秩序を崩壊させる方向に動作する。従って、ＨＲＳからＬＲＳへの行程上で利用可能な中間揮発状態を形成することが、ＬＲＳからＨＲＳへの行程上でそのような状態を形成するよりも有利である。
【００２１】
本発明の特に有利な実施形態では、別のメモリセルとの逆直列による直列接続形態に有るメモリセルが選定される。それと同時に、読出パルスが、この直列接続部を介して印加される。特に、特許文献１に基づき抵抗変化型複式セルとして構成されたメモリ素子を選定することができる。そのようなメモリ素子は、状態の組合せＨＲＳ／ＬＲＳ又はＬＲＳ／ＨＲＳにより符号化された互いに異なる二つの状態０と１を有する。このメモリ素子は、二つの状態において高い抵抗値を有し、そのため、多数のメモリ素子から成る配列では、アドレス指定されていないメモリ素子を流れる如何なる寄生電流パスも少なくとも一つの箇所で中断される。それによって、個々のメモリ素子は、大きな配列においても十分に強い信号で読み出すこともできる。
【００２２】
そのようなメモリ素子を本発明による方法で非破壊的に読み出させることが分かった。逆直列接続部によって、このメモリ素子の二つのメモリセルの書込電圧は異なる符号を有する。そのことは、直列接続部を介して印加される書込電圧が常に二つのメモリセルの中の一つだけに作用できることを意味する。この読出パルスは、普遍性を制限すること無く、第一のメモリセルが安定状態ＨＲＳから準安定状態ＶＲＳに移行できる極性により印加される。
【００２３】
このメモリ素子が読出パルスの前に状態ＨＲＳ／ＬＲＳに有る場合、第一のメモリセルが読出パルスにより状態ＶＲＳに移行する一方、第二のメモリセルが状態ＬＲＳに留まる。即ち、読出パルスの間に、抵抗値が低下した状態の組合せＶＲＳ／ＬＲＳが出現し、そのため、良好に検出可能な読出電流が流れる。緩和時間の経過後に、第一のメモリセルが再び状態ＨＲＳに復帰し、そのため、元の状態の組合せＨＲＳ／ＬＲＳが再び作り出される。
【００２４】
このメモリ素子が読出パルスの前に状態ＬＲＳ／ＨＲＳに有る場合、切り換えのためには、読出パルスの極性と逆の極性をそれぞれ必要とするので、二つのメモリセルの中の何れも切り換わらない。そのため、このメモリ素子は、抵抗値が高い方の状態に留まり、読出パルスは、メモリ素子を流れる非常に少ない電流しか駆動しない。
【００２５】
特許文献２による従来技術では、相応の設計により二つの状態ＨＲＳ／ＬＲＳとＬＲＳ／ＨＲＳにおいて異なる容量を有するメモリ素子は、容量測定によって非破壊的に読み出すことができる。その場合に実現可能な容量の違いは、メモリ素子の真に望ましい絶対的に対称的な構造からの部分的な逸脱によってしか実現できないので、現在１０倍の規模でしかない。並列に接続されたメモリ素子の同じビットラインにおいて実際にアドレス指定された全てのメモリ素子が大きな寄生容量を発生させるので、多数のメモリ素子から成る配列では、二つの状態ＨＲＳ／ＬＲＳとＬＲＳ／ＨＲＳの間のそれによって既に比較的小さい信号偏差が、より一層低下する。現在、４０×４０の配列規模のメモリ素子が現実的である。
【００２６】
それに対して、本発明による読出方法は、メモリ素子の各メモリセルが状態ＨＲＳとＬＲＳの間の移行時に受ける、抵抗値における著しくより大きな飛躍を利用している。この飛躍は１０６〜１０８倍の規模とすることができる。単一のメモリ素子がアドレス指定されて、一時的に抵抗値が低下した状態に移行した場合、それにより引き起こされる読出電流は、同じビットラインにおいて並列に接続されたアドレス指定されていないメモリ素子を流れる寄生電流よりも著しく大きい。即ち、本発明による読出方法の作用は、最早、利用可能な配列規模の劇的な縮小によってメモリ素子の非破壊的読み出しを獲得する必要が無いようにすることである。
【００２７】
有利には、１０秒以内の緩和時間を選定する。それは、状態ＨＲＳに復帰すること、或いは状態ＬＲＳに留まることを尚も実際に制御可能な範囲を表す。
【００２８】
本発明の特に有利な実施形態では、１０−１０秒〜１０−５秒の間、有利には、１０−９秒〜１０−６秒の間の緩和時間を選定する。これらの時間は、ＤＲＡＭメモリ又は大容量メモリ（フラッシュメモリ又はハードディスク）のアクセス時間の範囲をカバーする。抵抗変化型メモリの開発目標は、これまで分かれていたワークメモリと大容量メモリを一体化したユニバーサルメモリである。ここで規定した範囲の緩和時間は、例えば、状態ＬＲＳの抵抗値が１０ｋΩ〜１５ｋΩ、有利には、１２．５ｋΩ〜１３．５ｋΩの場合に、特に、状態ＶＲＳがトンネル接点内の一つ又は幾つかの原子により設定される、抵抗値が１２．９ｋΩの場合に得られる。基本的に、状態ＶＲＳの高い抵抗値は短い緩和時間と共に生じる一方、それと逆に低い抵抗値は長い緩和時間と共に生じる。その正確な関係は材料及び条件に特有なものである。
【００２９】
当業者の従来の考えでは、強度が十分でないとの理由で書込パルスがメモリセルを状態ＨＲＳの初期状態から、安定状態ＬＲＳではなく準安定状態ＶＲＳに移行させ得ることが欠点であった。緩和時間に応じて、情報が確実に記憶される一方、実際には短い時間後に消失してしまうとの誤った考えがユーザに想起される場合が有った。従って、これまでは記憶の信頼性のために、メモリセルでの準安定状態ＶＲＳの出現を抑制しようと努めてきた。しかし、少なくとも、メモリセルのデジタル読出時に尚もＨＲＳとして記録されるようにするために、そのような状態ＶＲＳの抵抗値を出来る限り状態ＨＲＳの抵抗値に近付けることを追求していた。メモリセルを用いた別のデータ処理では、状態ＶＲＳの初期状態からは、メモリセルが安定状態ＬＲＳに切り換わらない（安定状態ＨＲＳから短時間で離脱したとの情報だけが失われる）ように、少なくとも正しい情報が再処理されていた。それによって、状態ＶＲＳが誤って状態ＬＲＳとして記録される場合よりも少ないエラーが発生していた。
【００３０】
従って、本発明による方法を実施するために、従来の評価基準では安定性が無いために劣ると見做されていたメモリセルを正に使用することができる。そのため、本発明は、本発明による方法を実施するメモリセルにも関する。このメモリセルは、二つの電極と、これらの電極の間に接続された、電気抵抗が低い方の安定状態ＬＲＳと電気抵抗が高い方の安定状態ＨＲＳを有する抵抗変化メモリ材料とを備えている。
【００３１】
本発明では、このメモリ材料は、抵抗値が状態ＨＲＳの抵抗値の高々１０分の１である第三の準安定状態ＶＲＳに移行することが可能であり、このメモリ材料は、この状態ＶＲＳの初期状態から、所定の緩和時間の経過後に状態ＨＲＳに移行する。この準安定状態に移行させるために、例えば、メモリ材料を通過する導電性パスを形成することを目的として、メモリ材料の酸素イオンを駆動することによって、例えば、メモリ材料自体を変化させることができる。しかし、例えば、そのような導電性パスを形成することを目的として、電極の中の一方の材料のイオンをメモリ材料を通して駆動することができる。
【００３２】
ここで規定した通り抵抗値を状態ＨＲＳの抵抗値から離すことによって、これまでの従来技術では望ましくない状態ＶＲＳを技術的に確実に状態ＨＲＳから区別可能な状態に変更できることが分かった。その場合、本発明による方法と関連して、それは、最早望ましくない効果ではなくなり、メモリセルに非破壊的な読み出し手法を取得させる。特に、そのような二つのメモリセルを一つのメモリ素子として逆直列に接続することは、それによって、それらのメモリ素子から成る大きな配列を実現する可能性を狭めること無く、非破壊的に読出可能にすることができる。
【００３３】
有利には、このメモリ材料は、イオン伝導性抵抗変化材料であり、状態ＬＲＳにおいて、その材料を通過して、二つの電極の間に導電性パスが延びる。そのようなパスは、通常徐々に成長し、そのため、特に、メモリセルに印加される電気パルスの高さと継続時間によって、状態ＨＲＳの初期状態から、状態ＶＲＳに到達させるのか、或いは状態ＬＲＳに到達させるのかを制御することが可能である。
【００３４】
状態ＶＲＳの抵抗値は、状態ＬＲＳの抵抗値と一致させることができる。それにも関わらず、緩和時間の終了を待つことによって、状態ＬＲＳと区別することができる。緩和時間の経過後に状態が再び状態ＨＲＳに戻った場合、状態はＶＲＳであり、緩和時間の経過後も留まっている場合、状態は安定状態ＬＲＳである。しかし、通常、状態ＶＲＳの抵抗値は、状態ＶＲＳの不安定さのために、状態ＬＲＳの抵抗値よりも高い。
【００３５】
有利には、状態ＶＲＳの抵抗値は、状態ＬＲＳの抵抗値の少なくとも２倍の高さ、有利には、少なくとも５倍の高さ、全く特に有利には、少なくとも１０倍の高さである。その場合、これら二つの状態は、緩和時間の経過前に技術的に確実に区別することができる。
【００３６】
本発明の特に有利な実施形態では、状態ＶＲＳの抵抗値は、１０ｋΩ〜１５ｋΩ、有利には、１２．５ｋΩ〜１３．５ｋΩである。現在のＤＲＡＭのアクセス時間規模の緩和時間で状態ＨＲＳに復帰する状態ＶＲＳは、二つの電極の間に不安定な導電性パスが延びるイオン伝導性抵抗変化材料をメモリ材料として用いて特に簡単に実現することができる。そのようなパスは、そのパスと電極の中の少なくとも一方の間の接触が一つ又は幾つかの並列トンネルパスだけから構成される、或いはそれどころかその接触が一つの原子だけから形成される場合、特に不安定である。量子物理学によると、一つの原子は、ｅ２／ｈの量子伝導率又は１２．９ｋΩの抵抗値を有する。従って、ここで規定した範囲の抵抗値では、安定状態ＬＲＳではなく、パスに作用する分解性の物理的な力及び／又は化学的な力のために不安定となる状態ＶＲＳが出現することを出発点とする。
【００３７】
有利には、状態ＬＲＳの抵抗値は、５ｋΩ以内、有利には、２ｋΩ以内、全く特に有利には、１ｋΩ以内である。その場合、一方で、その状態が状態ＶＲＳから特に良好に区別され、他方で、低い読出電圧が良好に検出可能な読出電流をも生じさせる。
【００３８】
本発明の特に有利な実施形態では、メモリ材料は、状態ＨＲＳから状態ＬＲＳへの切り換え時に少なくとも一つの電極材料により電気化学的に金属薄膜化されるイオン伝導性抵抗変化材料である。そのような系では、導電性パスに作用する分解性の物理的な力及び化学的な力が特に大きくなり、そのため、短い緩和時間を実現することができる。特に、このメモリ材料内では、大きな起電力（ＥＭＫ）が分解プロセスを強く駆動する力を発生させる。
【００３９】
例えば、このメモリ材料が半導体を含有し、これらの電極の中の一方が貴金属を含有することができる。その場合、メモリ素子は、半導体が貴金属と反応してメモリ素子を通過する導電性パスを形成することによって、状態ＬＲＳ（又はＶＲＳ）に移行する。この半導体は、例えば、ゲルマニウム又は珪素とすることができ、この貴金属は、例えば、銀とすることができる。本発明の特に有利な実施形態では、メモリ材料は、半導体と硫黄、セレン又はテルルとの化合物を含有する。特に、この化合物は、硫化ゲルマニウム（ＧｅＳｘ）又はセレン化ゲルマニウム（ＧｅＳｅｘ）とすることができる。その場合、その化合物の化学量論によって、如何なる強さで半導体を化合物内で結合させるのか、半導体の如何なる量の材料を導電性パスの形成に利用するのかを設定することができる。半導体の供給量が多くなる程、より速く導電性パスの安定性が増す。
【００４０】
同様の作用は、少なくとも一方の電極にも含有される少なくとも一つの金属の化合物を含有するメモリ材料を用いて実現することができる。その場合、その金属は、特に、銅又は銀とすることができ、その化合物は、別の元素として、特に、硫黄、セレン又はテルルを含有することができる。例えば、その化合物は、ＡｇｘＳ、ＣｕｘＳ、ＡｇｘＳｅ、ＣｕｘＳｅ又はＣｕｘＴｅとすることができる。
【００４１】
本方法に関して示した全ての開示は、明らかにメモリ素子に対しても有効であり、その逆も有効である。
【００４２】
以下において、図面に基づき本発明の対象を説明するが、それにより本発明の対象は制限されない。
【図面の簡単な説明】
【００４３】
【図１ａ】本発明による方法の一つの実施例に基づく読み出し時の電圧と電流の時間変化図
【図１ｂ】本発明による方法の一つの実施例に基づく読み出し時の電圧と電流の時間変化図
【発明を実施するための形態】
【００４４】
図１ａと１ｂは、本発明による方法を用いた二つのメモリセルＡとＢから成る抵抗変化型メモリ素子の非破壊的な読み出しを図解している。図１ａでは、読出パルスＲは、その高さが低減されていることが同じ極性の書込パルスＷと異なるが、継続時間は書込パルスＷと全く同じである。図１ｂでは、読出パルスＲは、その継続時間が短縮されていることが同じ極性の書込パルスＷと異なるが、高さは全く同じである。上方の曲線には、それぞれメモリ素子に印加される電圧Ｕの時間変化（時間ｔに対するＵ）がプロットされ、下方の曲線には、メモリ素子を介して駆動される電流Ｉの時間変化（時間ｔに対するＩ）がプロットされている。図１ａと１ｂの下には、それぞれメモリ素子において直列に接続されたメモリセルＡとＢが置かれている状態が表示されている。このメモリ素子は、正の読出電圧又は書込電圧がメモリセルＡを状態ＨＲＳからＶＲＳ又はＬＲＳに向かって移行させることができるように電極に接続されている。
【００４５】
最初、メモリ素子は状態ＬＲＳ／ＨＲＳ（０）に有る。正の読出パルス（工程１）は、この状態を何ら変えず、そのため、メモリ素子の全体抵抗は高いままであり、メモリ素子を流れる特記すべき電流は駆動されない。負の書込パルス（工程２）は、メモリ素子を状態ＨＲＳ／ＬＲＳ（１）に切り換える。その場合、高抵抗のままであり、そのため、依然として特記すべき電流は流れない。ここで、新たに正の読出パルスが印加される（工程３）と、メモリセルＡがＨＲＳからＶＲＳに向かって切り換わり、メモリ素子の全体抵抗が低下する。良好に検出可能な読出電流が流れる。読出パルスの終了後、メモリセルＡは緩和して再び状態ＨＲＳに戻り、そのため、メモリ素子は、全体として再び読出パルスの開始前に有った状態に有る。図１では、この緩和が起こる時間スケールが大きく誇張されて図示されている。工程４では、メモリ素子は、最終的に正の書込パルスによって、引き続き状態ＬＲＳ／ＨＲＳ（０）に移行されている。
【図１ａ】
2017505504.tif 000003
【図１ｂ】
2017505504.tif 000004
【国際調査報告】
2017505504.tif 000005
2017505504.tif 000006
2017505504.tif 000007
2017505504.tif 000008
2017505504.tif 000009
2017505504.tif 000010