(57)【要約】  ＣＤＡＣの基準電圧についての信号依存性を低減することが、減結合キャパシタを、減結合キャパシタのサイズよりもサイズが小さい複数のキャパシタに分割することと、変換段階中に、複数のキャパシタのうちの少なくとも１つを、基準電圧に結合されたサンプリングバッファから分離することと、各変換ステップの各コード変化について、ＣＤＡＣの得られた構成が実質的に同様の電荷量を引き出すように、ＣＤＡＣにダミー電荷をポンピングするためのチャージポンプを使用して、各変換ステップにおいてＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給することとを含む。
2017530608.tif 000002
【特許請求の範囲】
【請求項１】
ＣＤＡＣの基準電圧についての信号依存性を低減するための方法であって、前記方法は、
減結合キャパシタを、前記減結合キャパシタのサイズよりもサイズが小さい複数のキャパシタに分割することと、
変換段階中に、前記複数のキャパシタのうちの少なくとも１つを、前記基準電圧に結合されたサンプリングバッファから分離することと、
各変換ステップの各コード変化について、前記ＣＤＡＣの得られた構成が実質的に同様の電荷量を引き出すように、前記ＣＤＡＣにダミー電荷をポンピングするためのチャージポンプを使用して、前記各変換ステップにおいて前記ＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給することと
を備える、方法。
【請求項２】
前記複数のキャパシタの各キャパシタの前記サイズが実質的に同様である、請求項１に記載の方法。
【請求項３】
前記複数のキャパシタの各キャパシタの前記サイズが実質的に異なる、請求項１に記載の方法。
【請求項４】
前記複数のキャパシタが、第１のキャパシタと第２のキャパシタとを含むキャパシタのペアである、請求項１に記載の方法。
【請求項５】
前記複数のキャパシタのうちの少なくとも１つを分離することが、
前記第１のキャパシタを前記サンプリングバッファに結合することと、
分離スイッチを使用して、前記第２のキャパシタを前記サンプリングバッファから分離することと
を備える、請求項４に記載の方法。
【請求項６】
前記分離スイッチが、キャパシタの前記ペアを接続するためにサンプリング段階中に閉じられている、請求項５に記載の方法。
【請求項７】
前記分離スイッチは、前記サンプリングバッファが前記ＣＤＡＣの前記基準電圧に電荷をポンピングすることを防ぐために前記変換段階中に開かれている、請求項５に記載の方法。
【請求項８】
前記ＣＤＡＣにポンピングされる前記ダミー電荷のサイズが、最高電圧をもつ前記得られた構成と最低電圧をもつ前記得られた構成との間の差に等しい、請求項１に記載の方法。
【請求項９】
ＣＤＡＣの基準電圧についての信号依存性を低減するための装置であって、前記装置は、
減結合キャパシタ機能を複数のキャパシタに与えるための手段と、
変換段階中に、前記複数のキャパシタのうちの少なくとも１つを、前記基準電圧に結合されたサンプリングバッファから分離するための手段と、
各変換ステップの各コード変化について、前記ＣＤＡＣの得られた構成が実質的に同様の電荷量を引き出すように、前記ＣＤＡＣにダミー電荷をポンピングすることによって、前記各変換ステップにおいて前記ＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給するための手段と
を備える、装置。
【請求項１０】
前記複数のキャパシタの各キャパシタのサイズが実質的に同様である、請求項９に記載の装置。
【請求項１１】
前記複数のキャパシタが、第１のキャパシタと第２のキャパシタとを含むキャパシタのペアである、請求項９に記載の装置。
【請求項１２】
前記複数のキャパシタのうちの少なくとも１つを分離するための手段が、
前記第２のキャパシタを前記サンプリングバッファから分離するための手段
を備える、請求項１１に記載の装置。
【請求項１３】
前記第２のキャパシタを分離するための前記手段は、前記サンプリングバッファが前記ＣＤＡＣの前記基準電圧に電荷をポンピングすることを防ぐために前記変換段階中にアクティブにされる、請求項１２に記載の装置。
【請求項１４】
前記第２のキャパシタを分離するための前記手段が、キャパシタの前記ペアを接続するためにサンプリング段階中に非アクティブにされる、請求項１２に記載の装置。
【請求項１５】
ＣＤＡＣの基準電圧についての信号依存性を低減するための回路であって、前記回路は、
減結合キャパシタ機能を与えるように構成された複数のキャパシタと、
変換段階中に、前記複数のキャパシタのうちの少なくとも１つを、前記基準電圧に結合されたサンプリングバッファから分離するように構成された分離スイッチと、
各変換ステップの各コード変化について、前記ＣＤＡＣの得られた構成が実質的に同様の電荷量を引き出すように、前記ＣＤＡＣにダミー電荷をポンピングすることによって、前記各変換ステップにおいて前記ＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給するように構成されたチャージポンプと
を備える、回路。
【請求項１６】
前記複数のキャパシタの各キャパシタのサイズが実質的に同様である、請求項１５に記載の回路。
【請求項１７】
前記複数のキャパシタが、第１のキャパシタと第２のキャパシタとを含むキャパシタのペアである、請求項１５に記載の回路。
【請求項１８】
前記分離スイッチが、前記第２のキャパシタを前記サンプリングバッファから分離する、請求項１７に記載の回路。
【請求項１９】
前記分離スイッチは、前記サンプリングバッファが前記ＣＤＡＣの前記基準電圧に電荷をポンピングすることを防ぐために前記変換段階中に開かれている、請求項１７に記載の回路。
【請求項２０】
前記分離スイッチが、キャパシタのペアを接続するためにサンプリング段階中に閉じられている、請求項１５に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本発明は基準電圧に関し、より詳細には、基準電圧についての信号依存性（signal dependence）を低減することに関する。
【背景技術】
【０００２】
[0002]逐次近似レジスタ・アナログデジタル変換器（ＳＡＲ−ＡＤＣ：successive approximation register analog-to-digital converter）では、基準電圧は、変換サイクル中に安定しているべきである。その上、ＡＤＣ内のデジタルアナログ変換器（ＤＡＣ）が容量性（capacitive）（すなわち、ＣＤＡＣ）である場合、ＡＤＣの変換サイクル中のあらゆる電圧変化において、いくらかの電荷が基準電圧からＣＤＡＣに引き出されることが必要とされる。１つの従来のソリューションでは、短い時間期間においてＤＡＣのために必要とされる大量の電荷の場合でも基準電圧を一定に保つために、基準電圧源の出力インピーダンスが十分に低くとどまるように、減結合キャパシタ（decoupling capacitor）のサイズが増加させられる。しかしながら、これは、極めて大きいエリアオーバーヘッドを生じる。
【０００３】
[0003]図１は、従来のＣＤＡＣの基準電圧対変換ステップを示すグラフ１００である。この図では、ステップ１（１１０）において入力がサンプリングされ、ステップ２（１１２）において最上位ビット（ＭＳＢ：a most-significant bit）決定が行われ、ステップ３（１１４）においてＭＳＢ−１決定が行われ、ステップ４〜１１（１２０）において他の逐次決定が行われ、ステップ１１において１０ビットＡＤＣのための最下位ビット（ＬＳＢ：a least-significant bit）決定が行われる。図１に示されているように、基準電圧は、有限キャパシタの放電により、一定のままであるのではなく、ＭＳＢ変換ステップについて降下する。ＭＳＢステップにおいて、ＣＤＡＣ上で必要とされる電圧変化が最も大きく、（スイッチングされている）ＣＤＡＣ中の総キャパシタンスも最も大きい。したがって、減結合キャパシタから引き出される電荷があまりに高く、キャパシタの両端間の電圧が降下する（図１におけるステップ２〜５参照）。バッファがいくらかの電荷を減結合キャパシタに与えることを試みるが、バッファによって与えられる総電荷は、それのバンド幅が限られ、変換ステップが時間的に極めて短いので、ＣＤＡＣによって引き出される電荷を補償することができない。基準電圧の降下が（たとえば、第１のＭＳＢ変換における）決定に依存しない場合、それはＡＤＣ特性曲線における微分非直線性（ＤＮＬ：differential nonlinearity）につながる（translate）。
【０００４】
[0004]ステップ５〜６辺りの後、スイッチングするＣＤＡＣによる降下がはるかにより小さくなり、バッファが、いくらかの過剰電荷を減結合キャパシタに与え、これが、基準電圧の上昇（climb）または緩やかな増加を生じることがわかり得る。この上昇は、ＬＳＢ変換における非直線性につながる。ＬＳＢにおける非直線性のサイズは、上昇の傾斜に依存し、特性上の出現（appearances）の数は、傾斜が最も急であることを引き起こすＬＳＢに依存する。
【０００５】
[0005]第２のＭＳＢ決定（すなわち、図１におけるステップ３）の後、降下は、異なる場合について等しくない（not equal for different cases）。たとえば、ステップ３までの比較器決定が００である場合、ステップ３についての基準電圧の降下は、０１についての場合よりも小さい。基準電圧のこれらのコード／入力依存降下（code/input dependent drops）は、ＡＤＣの特性における積分非直線性（ＩＮＬ：integral nonlinearity）を生じることがある。
【発明の概要】
【０００６】
[0006]本発明は、ＣＤＡＣ基準電圧についての信号依存性を低減することを提供し、それは、電圧基準減結合キャパシタのサイズを低減する。
【０００７】
[0007]一実施形態では、ＣＤＡＣの基準電圧についての信号依存性（signal dependence）を低減するための方法が開示される。本方法は、減結合キャパシタを、減結合キャパシタのサイズよりもサイズが小さい複数のキャパシタに分割すること（splitting）と、変換段階中に、複数のキャパシタのうちの少なくとも１つを、基準電圧に結合されたサンプリングバッファから分離すること（isolating）と、各変換ステップの各コード変化について（for each code change）、ＣＤＡＣの得られた構成が実質的に同様の電荷量（amount of charge）を引き出すように、ＣＤＡＣにダミー電荷（dummy charge）をポンピングする（pump in）ためのチャージポンプ（charge pump）を使用して、各変換ステップにおいてＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給することとを含む。
【０００８】
[0008]別の実施形態では、ＣＤＡＣの基準電圧についての信号依存性を低減するための装置が開示される。本装置は、減結合キャパシタ機能を複数のキャパシタに与えるための手段と、変換段階中に、複数のキャパシタのうちの少なくとも１つを、基準電圧に結合されたサンプリングバッファから分離するための手段と、各変換ステップの各コード変化について、ＣＤＡＣの得られた構成が実質的に同様の電荷量を引き出すように、ＣＤＡＣにダミー電荷をポンピングすることによって、各変換ステップにおいてＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給するための手段とを含む。
【０００９】
[0009]また別の実施形態では、ＣＤＡＣの基準電圧についての信号依存性を低減するための回路が開示される。本回路は、減結合キャパシタ機能を与えるように構成された複数のキャパシタと、変換段階中に、複数のキャパシタのうちの少なくとも１つを、基準電圧に結合されたサンプリングバッファから分離するように構成された分離スイッチ（isolation switch）と、各変換ステップの各コード変化について、ＣＤＡＣの得られた構成が実質的に同様の電荷量を引き出すように、ＣＤＡＣにダミー電荷をポンピングすることによって、各変換ステップにおいてＣＤＡＣ中のキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給するように構成されたチャージポンプとを含む。
【００１０】
[0010]本発明の他の特徴および利点は、例として、本発明の態様を示す本明細書から明らかであろう。
【００１１】
[0011]本発明の詳細は、それの構造と動作の両方について、添付のさらなる図面の検討によって部分的に収集され得、同様の参照番号は同様の部分を指す。
【図面の簡単な説明】
【００１２】
【図１】[0012]従来のＣＤＡＣの基準電圧対変換ステップを示すグラフ。
【図２】[0013]本発明の一実施形態による、ＬＳＢ変換ステップに向かう基準電圧の一定した上昇に対処するように構成された回路の概略図。
【図３】[0014]上記で説明し、図２に示されている、減結合キャパシタ設計を分割することと、変換サイクル中に減結合キャパシタをサンプリングバッファから切断／分離することとの結果としての基準電圧対変換ステップを示すグラフ。
【図４】[0015]ステップ３の終了時に、ＣＤＡＣ電圧が３／４になることを仮定するＣＤＡＣキャパシタ構成を示す図。
【図５】[0016]第１の構成と第２の構成とに変化することができるＣＤＡＣ構成を示す図。
【図６】[0017]第１の構成と第２の構成とに変化することができるが、変化された構成は、第１の構成と第２の構成とがコード変化について等しい電荷量を引き出すようなダミー電荷を含む、ＣＤＡＣ構成を示す図。
【図７】[0018]電荷をＣＤＡＣに供給するための複数の補償キャパシタ（Ｃcomp[0]．．．Ｃcomp[n]）を含むチャージポンプの概略図。
【図８】[0019]コード変化の後に、引き出された電荷の差を補償した後の基準電圧対変換ステップを示すグラフ。
【詳細な説明】
【００１３】
[0020]上記で説明したように、基準電圧は、容量性デジタルアナログ変換器（ＣＤＡＣ：capacitive digital-to-analog converter）の変換サイクル中に変動する（fluctuate）。たとえば、基準電圧は、有限キャパシタの放電により、ＭＳＢ変換ステップについて降下する。しかしながら、バッファが過剰電荷を減結合キャパシタに与えるので、ＬＳＢ変換ステップに向かって、基準電圧は緩やかに増加する。
【００１４】
[0021]本明細書で説明するいくつかの実施形態は、ＣＤＡＣ基準電圧についての信号依存性を低減することを与え、それは、電圧基準減結合キャパシタのサイズを低減する。本明細書を読めば、様々な実装形態および適用例において本発明をどのように実装すべきかが明らかになろう。本発明の様々な実装形態について本明細書で説明するが、これらの実装形態は、限定ではなく、例としてのみ提示されることを理解されたい。したがって、様々な実装形態のこの詳細な説明は、本発明の範囲または広さを制限するものと解釈されるべきでない。
【００１５】
[0022]図２は、本発明の一実施形態による、ＬＳＢ変換ステップに向かう基準電圧の上昇に対処するように構成された回路２００の概略図である。図２の図示の実施形態では、基準バッファとＣＤＡＣとの間の減結合キャパシタは、より小さいサイズの２つのキャパシタに分割される。一実施形態では、２つのより小さいキャパシタは、サイズがほぼ等しい（すなわち、比率が５０対５０）。別の実施形態では、減結合キャパシタは、異なるサイズ、たとえば、比率が７０対３０の２つのキャパシタに分割される。別の実施形態では、減結合キャパシタは、より小さいサイズの複数のキャパシタ（すなわち、３つ以上）に分割される。
【００１６】
[0023]図２の図示の実施形態では、減結合キャパシタは、２つのキャパシタ２１０、２１２に分割され、それらのキャパシタは、変動する基準電圧による積分非直線性（ＩＮＬ）を実質的に低減するために、スイッチ２３０を使用して、変換サイクル中にサンプリングバッファ２２０から切断される。ＩＮＬという用語は、ＤＡＣの理想の出力レベルと実際の出力レベルとの間の最大偏差を意味する。第１の減結合キャパシタ２１０は、基準バッファ２２０に接続される。第２の減結合キャパシタ２１２は、ＣＤＡＣ側に接続される。２つの減結合キャパシタ２１０、２１２は、基準バッファ２２０が減結合キャパシタ２１０、２１２を充電し、リセットすることを可能にするために、分離スイッチ２３０を使用して、ＡＤＣのサンプリング段階中にのみ互いに接続される。変換段階中に、基準バッファ２２０が、ＣＤＡＣに接続される基準電圧に任意の電荷をポンピングすること（それは、ＬＳＢ決定中に基準電圧の上昇を生じる）を防ぐために、スイッチ２３０がオフにされる（すなわち、スイッチが開かれている）。したがって、少なくとも１つの減結合キャパシタ２１０を基準バッファ２２０に常に接続させることは、変換段階中の基準バッファ２２０からの充電電流の収集（collection）と、サンプリング段階中の減結合キャパシタ２１０、２１２の充電とを可能にする。キャパシタ２１０は、いくつかのバッファアーキテクチャのためのバッファ２２０のための補償キャパシタとしても使用され得る。代替として、分離スイッチ２３０の機能は、電界効果トランジスタ（ＦＥＴ）など、他の手段によって与えられ得る。
【００１７】
[0024]図３は、上記で説明し、図２に示されている、減結合キャパシタ設計を分割することと、変換サイクル中に減結合キャパシタをサンプリングバッファから切断／分離することとの結果としての基準電圧対変換ステップを示すグラフ３００である。グラフ３００は、１２０において一定した増加を示す、図１に示されたグラフ１００とは対照的に、ステップ５〜６辺りの後（３１０）、基準電圧の上昇を示さない（すなわち、一定した増加を示さない）。
【００１８】
[0025]有限キャパシタの放電による、ＭＳＢ変換ステップ中の基準電圧の降下に関して、その降下は、（ノード３２０の周囲における）第２のＭＳＢ決定の後に生じる。その上、上述のように、ノード３２０辺りの後、基準電圧の降下はコード依存になり、ＡＤＣ特性におけるＩＮＬを生じ得る。したがって、基準電圧のこれらのコード依存降下（code dependent drops）は、誤差を１つのサンプルから次のサンプルに伝搬させることがある。
【００１９】
[0026]図３に関するコード依存降下の一例として、１０ビット分割されたキャパシタＣＤＡＣが考慮される（図４参照）。ステップ１（たとえば、図３におけるノード３３０、すなわち、サンプリング段階）において、入力がＣＤＡＣのすべてのキャパシタ上でサンプリングされる。ステップ２（たとえば、図３におけるノード３３２）において、電圧１／２を生成するために、キャパシタの一方の半分が基準電圧（Ｖref_cdac）に接続され、キャパシタの他方の半分が接地に接続される。したがって、この時点で、基準電圧からの電荷降下は入力に依存しない。しかしながらステップ３（たとえば、図３におけるノード３２０）において、比較器の出力に応じて、ＣＤＡＣの電圧は、ＭＳＢキャパシタが接地にスイッチングされ、１／４に減少し得るか、またはＭＳＢキャパシタがＶref_cdacにスイッチングされ、３／４に増加し得る。いずれの場合も、減結合キャパシタから必要とされる電荷は同じである（１／４＊５１２ＣＶ＝１２８ＣＶ）。図４に、ステップ３の終了時に、ＣＤＡＣ電圧が３／４になることを仮定するＣＤＡＣキャパシタ構成４００を示す。次いで、ステップ４（たとえば、図３におけるノード３３４）において、ＣＤＡＣ構成は、２つの構成のうちの１つに変化することができる。
【００２０】
[0027]図５に、第１の構成５１０と第２の構成５２０とに変化することができるＣＤＡＣ構成４００を示す。図５の図示の実施形態では、ＣＤＡＣ電圧が７／８に増加する第１の構成５１０は、減結合キャパシタからの１／８＊２５６＝３２ＣＶ単位の電荷を必要とする。さらに、ＣＤＡＣ電圧が５／８に減少する第２の構成５２０は、減結合キャパシタからの１／８＊１２８０＝１６０ＣＶ単位の電荷を必要とする。したがって、これらの２つの構成に、同じ電荷量を減結合キャパシタから引き出させるために、図６に示されているように、主要なＣＤＡＣ構成とは別個である補助キャパシタをスイッチングすることによって、追加の差電荷（difference charge）（１６０−３２＝１２８ＣＶ）が、第１の構成５１０のための基準バッファから故意に引き出される。
【００２１】
[0028]図６に、第１の構成６１０と第２の構成６２０とに変化することができるが、変化された構成が、第１の構成６１０と第２の構成６２０とがコード変化について等しい電荷量を引き出すようなダミー電荷を含む、ＣＤＡＣ構成４００を示す。したがって、図６の例では、第１の構成６１０のために１２８ＣＶのダミー電荷を追加することによって、両方の構成は、１６０ＣＶにおいて等しい電荷量を引き出す。コード変化について等しい電荷量を引き出す概念が、次のステップのために図６から拡張され得る。
【００２２】
[0029]再び図２を参照すると、変換段階中に、スイッチ２３０は開かれている。したがって、ＣＤＡＣにおける各変換ステップにおいて行われる決定に応じて、ＣＤＡＣ中のスイッチングキャパシタによって基準電圧から引き出される電荷が、第２の減結合キャパシタ２１２によって補充される必要がある。ただし、減結合キャパシタを小さく保つために、図７に示されているように、複数の補償キャパシタ（Ｃcomp[0]．．．Ｃcomp[n]）を含むチャージポンプによって電荷が供給され得る。図７におけるポイントＡは、図２におけるポイントＡと共通である。したがって、チャージポンプは、各変換ステップにおいてキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給する。代替として、チャージポンプ以外の回路が、電荷をＣＤＡＣにポンピングするために使用され得る。たとえば、プログラマブルパルス幅によって制御される電流源が、所定の電荷を減結合キャパシタに注入するために使用され得る。各変換ステップにおいてキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量について、図５〜図７に関する説明において上記で説明した。したがって、減結合キャパシタは、小さくなるように構成され得る。
【００２３】
[0030]図８は、コード変化の後に、引き出された電荷の差を補償した後の基準電圧対変換ステップを示すグラフ８００である。基準電圧の降下（０．７７５Ｖを下回る降下（図８における８１０））が、図３に示されている事例（降下の大部分が０．７８０Ｖから０．７７５Ｖの間である（図３における３４０））よりも多いが、それはコード／入力に依存しない（code/input independent）ので、降下は非直線性を生じない。図８に見られ得るように、上記で説明した２つの技法を使用した後、基準電圧における唯一の非理想性は、第１のＭＳＢステップにおける大きい入力非依存電圧降下（large input-independent voltage drop）である。繰り返すが、上記で説明した２つの技法は、（１）減結合キャパシタを２つのキャパシタに分割することと、変換サイクル中に減結合キャパシタをサンプリングバッファから切断／分離することと、（２）最高電圧をもつ得られた構成と最低電圧をもつ得られた構成との間の差のダミー電荷を、最低電圧の得られた構成をもつ構成にポンピングするためのチャージポンプを使用して、各変換ステップにおいてキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給することとを含む。各変換ステップにおいてキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量について、図５〜図７に関する説明において上記で説明した。さらに、２つの技法を使用して、減結合キャパシタが小さくなるように構成され得る。
【００２４】
[0031]最初のＭＳＢステップにおける大きい電圧降下は、ＭＳＢ比較が行われた基準電圧が、終了時（ＬＳＢ比較）における基準電圧とは異なることを意味する。変換の終了時における基準電圧がＡＤＣの実際の基準であるので、ＭＳＢ比較のためのこの異なる値は、それらの決定における一時的な誤差につながる。たとえば、第２のＭＳＢ決定（図８におけるステップ３）における基準電圧が変換の終了時における基準電圧よりも大きい場合、この時点（すなわち、ステップ３）で基準電圧の３／４と比較する代わりに、３／４よりもわずかに高い電圧との比較が行われる。１つのソリューションは、最初の一組のステップ中に（図７に示されているようにチャージポンプを使用して）いくらかの電荷を減結合キャパシタにポンピングすることである。
【００２５】
[0032]本発明のいくつかの実施形態について上記で説明したが、本発明の多くの変形形態が可能である。たとえば、図示の実施形態は、各変換ステップにおいてキャパシタによって引き出される電荷を補充するために必要とされる適切な電荷量を供給するチャージポンプを示すが、キャパシタを選択するためのスイッチングデバイスで電源電圧に接続されたキャパシタのバンクをもつ任意の回路が使用され得る。さらに、様々な実施形態の特徴は、上記で説明した組合せとは異なる組合せで組み合わせられ得る。その上、明瞭なおよび簡単な説明のために、システムおよび方法の多くの説明が簡略化されている。多くの説明は、特定の規格の用語および構造を使用する。しかしながら、開示されるシステムおよび方法は、より広く適用可能である。
【００２６】
[0033]当業者は、本明細書で開示する実施形態に関して説明した様々な例示的なブロックおよびモジュールが様々な形態で実装され得ることを諒解されよう。いくつかのブロックおよびモジュールについて、概してそれらの機能に関して上記で説明した。そのような機能がどのように実装されるかは、全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈されるべきではない。さらに、モジュール、ブロック、またはステップ内の機能のグループ化は、説明を簡単にするためのものである。本発明から逸脱することなく、特定の機能またはステップが１つのモジュールまたはブロックから移され得る。
【００２７】
[0034]本明細書で開示する実施形態に関して説明した様々な例示的な論理ブロック、ユニット、ステップ、構成要素、およびモジュールは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素などのプロセッサ、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。さらに、本明細書で説明した実施形態および機能ブロックおよびモジュールを実装する回路は、様々なトランジスタタイプ、論理ファミリーおよび設計方法を使用して実現され得る。
【００２８】
[0035]開示した実施形態の上記の説明は、当業者が本発明を製作または使用できるように与えられた。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本発明の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本発明の現在好ましい実施形態を表し、したがって、本発明によって広く企図される主題を表すことを理解されたい。本発明の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本発明の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
【図１】
2017530608.tif 000003
【図２】
2017530608.tif 000004
【図３】
2017530608.tif 000005
【図４】
2017530608.tif 000006
【図５】
2017530608.tif 000007
【図６】
2017530608.tif 000008
【図７】
2017530608.tif 000009
【図８】
2017530608.tif 000010
【国際調査報告】
2017530608.tif 000011
2017530608.tif 000012