(57)【要約】  無線周波数（ＲＦ）信号を切り替えるためのデバイスは、スタックドまたはチェーントポロジーにおける２つまたはそれ以上の電界効果トランジスタ（ＦＥＴ）単位セルと、ＲＦ等電位ノードを維持するゲートまたはボディノードフィルタ処理回路とを含む。フィルタ処理回路は、容量性または抵抗容量性であり得る。フィルタ処理回路は、デバイスの各単位セル中に、またはデバイス中のすべての単位セルに共通するゲートまたはボディバイアスネットワーク中に含まれ得る。
2017519430.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタ（ＦＥＴ）スタックとして構成された複数のＦＥＴ単位セル回路と、各ＦＥＴ単位セル回路がＦＥＴを備え、
前記ＦＥＴスタックに結合されたバイアスネットワーク回路と、
前記バイアスネットワーク回路または前記複数のＦＥＴ単位セル回路中に含まれるフィルタ処理回路と、前記フィルタ処理回路がキャパシタンスを含み、
を備える、無線周波数（ＲＦ）信号を切り替えるためのデバイス。
【請求項２】
各ＦＥＴ単位セル回路が、少なくとも、ボディフィルタまたはゲートフィルタを含み、前記ボディフィルタが、前記ＦＥＴのボディノードに結合されたボディフィルタキャパシタンスを含み、前記ゲートフィルタが、前記ＦＥＴの前記ゲートノードに結合されたゲートフィルタキャパシタンスを含む、請求項１に記載のデバイス。
【請求項３】
前記ゲートフィルタがドレインソース回路を含み、前記ドレインソース回路が、第２の抵抗と直列の第１の抵抗を有する分割器回路を備え、前記分割器回路が、前記第１の抵抗と前記第２の抵抗との間の仮想ノードを定義し、前記ゲートフィルタキャパシタンスが、前記仮想ノードに結合された、請求項２に記載のデバイス。
【請求項４】
前記ＦＥＴの前記ボディノードと、前記仮想ノードとの間のボディフィルタキャパシタンスをさらに備える、請求項３に記載のデバイス。
【請求項５】
前記ゲートフィルタがドレインソース回路を含み、前記ドレインソース回路が、第２のキャパシタンスと直列の第１のキャパシタンスを有する分割器回路を備え、前記分割器回路が、前記第１のキャパシタンスと前記第２のキャパシタンスとの間の仮想ノードを定義し、前記ゲートフィルタが、前記仮想ノードと、前記ＦＥＴの前記ゲートノードとの間に結合されたゲートフィルタ抵抗を備える、請求項２に記載のデバイス。
【請求項６】
前記ＦＥＴの前記ボディノードと、前記仮想ノードとの間のボディフィルタキャパシタンスをさらに備える、請求項５に記載のデバイス。
【請求項７】
前記複数のＦＥＴ単位セル回路の各ＦＥＴ単位セル回路が、第１のＦＥＴと第２のＦＥＴとを備え、前記デバイスが、
前記第１のＦＥＴのボディノードと、前記第１のＦＥＴのゲートノードとの間に結合された第１のボディフィルタキャパシタンスを有する第１のボディフィルタと、
前記第２のＦＥＴのボディノードと、前記第２のＦＥＴのゲートノードとの間に結合された第２のボディフィルタキャパシタンスを有する第２のボディフィルタと
をさらに備える、請求項２に記載のデバイス。
【請求項８】
前記第１のＦＥＴのソースノードと、前記第１のＦＥＴの前記ボディノードとの間に結合され、前記第２のＦＥＴのドレインノードと、前記第２のＦＥＴの前記ボディノードとの間に結合された共有ボディフィルタキャパシタンスをさらに備える、請求項７に記載のデバイス。
【請求項９】
前記複数のＦＥＴ単位セル回路が、シリコンオンインシュレータ（ＳＯＩ）基板上に形成された、請求項１に記載のデバイス。
【請求項１０】
前記バイアスネットワーク回路が、少なくとも、ゲートバイアスネットワークフィルタ回路またはボディバイアスネットワークフィルタ回路を備え、前記ゲートバイアスネットワークフィルタ回路が、各ＦＥＴ単位セル回路の前記ゲートノードに結合され、前記ボディバイアスネットワークフィルタ回路が、各ＦＥＴ単位セル回路の前記ボディノードに結合され、前記ボディバイアスネットワークフィルタ回路が、連続するＦＥＴ単位セル回路のペア間の少なくとも１つのドレインソースノードに結合された中間ノードを有し、前記ボディバイアスネットワークフィルタ回路が、前記中間ノードと、各ＦＥＴ単位セル回路の前記ボディノードとの間に結合されたボディバイアスネットワークフィルタキャパシタンスを有し、前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、各ＦＥＴ単位セル回路の前記ゲートノードとの間に結合されたゲートバイアスネットワークフィルタキャパシタンスを有する、請求項１に記載のデバイス。
【請求項１１】
前記ボディバイアスネットワークフィルタ回路が、共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続された、請求項１０に記載のデバイス。
【請求項１２】
前記ボディバイアスネットワークフィルタ回路が、互いに直列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合された、請求項１０に記載のデバイス。
【請求項１３】
前記ゲートバイアスネットワークフィルタ回路が、共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗を備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ゲートノードとの間に接続された、請求項１０に記載のデバイス。
【請求項１４】
前記ゲートバイアスネットワークフィルタ回路が、互いに直列の複数のゲートバイアスネットワーク抵抗を備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ゲートノード間に結合された、請求項１０に記載のデバイス。
【請求項１５】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワークフィルタ抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、前記ゲートバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ゲートノードとの間に接続され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
請求項１０に記載のデバイス。
【請求項１６】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、互いに直列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ゲートノード間に結合され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
請求項１０に記載のデバイス。
【請求項１７】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、前記ゲートバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ゲートノードとの間に接続され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
請求項１０に記載のデバイス。
【請求項１８】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、互いに直列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ゲートノード間に結合され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
請求項１０に記載のデバイス。
【請求項１９】
無線周波数信号を切り替えるための手段と、
切り替えるための前記手段をバイアスするための手段と、
切り替えるための前記手段またはバイアスするための前記手段中に含まれるフィルタ処理するための手段と、フィルタ処理するための前記手段がキャパシタンスを含む、
を備える、デバイス。
【請求項２０】
フィルタ処理するための前記手段が、ＦＥＴゲートノード信号をフィルタ処理するための手段、またはＦＥＴボディノード信号をフィルタ処理するための手段を備える、請求項１９に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示は、一般に無線周波数（ＲＦ）切替えに関し、より詳細には、トランジスタベースＲＦスイッチスタックに関する。
【背景技術】
【０００２】
[0002]電子スイッチは、通常、電界効果トランジスタ（ＦＥＴ）など、トランジスタに基づく。高いＲＦ送信出力電力を有する、モバイルフォンなど、ＲＦ適用例では、ＲＦ電圧スイングは、単一のＦＥＴが扱うことができる最大電圧よりも高いことがある。図１に示されているように、ＲＦ信号を切り替えるための従来のデバイス１０は、ＦＥＴのソース端子がチェーン中の隣接するＦＥＴのドレイン端子に直接接続されるスタックまたはチェーントポロジーで接続された、２つまたはそれ以上のＦＥＴ１２、１４、１６、１８などを含む。図１では、明快のために図示されていない、ＦＥＴ１６とＦＥＴ１８との間のチェーン中のさらなるＦＥＴが、省略記号（「．．．」）によって示されている。ＦＥＴ１２〜１８などの各々のゲートノードは、入力としてスイッチ制御信号をも受信するゲートバイアスネットワーク２０に接続される。スイッチ制御信号に応答して、デバイス１０は、チェーン中の最後のＦＥＴ１８のソースノードによって定義される第１のＲＦ信号ノード（「ＲＦ１」）と、チェーン中の最初のＦＥＴ１２のドレインノードによって定義される第２のＲＦ信号ノード（「ＲＦ２」）との間の回路を開くまたは閉じる。デバイス１０は、一般に、「スイッチスタック」または「ＦＥＴスタック」と呼ばれる。
【０００３】
[0003]図２に示されているように、上記で説明したデバイス１０と同様の従来のデバイス２２は、上記で説明したスタックまたはチェーントポロジーで接続された２つまたはそれ以上のＦＥＴ２４、２６、２８、３０などを含む。ＦＥＴ２４〜３０などのゲートノードは、上記で説明したゲートバイアスネットワーク２０と同様のゲートバイアスネットワーク３２に接続される。ＦＥＴ２４、２６、２８、３０などの各々はまた、ボディバイアスネットワーク３４に接続されたボディノードを含む。当業者によって理解されるように、部分空乏型シリコンオンインシュレータ（「ＳＯＩ」）など、いくつかの半導体技術はそのようなボディノードを与え、ガリウムヒ素（「ＧａＡｓ」）擬似格子整合高電子移動度トランジスタ（「ｐＨＥＭＴ：pseudomorphic high-electron mobility transistor」）ならびに浮動ボディおよび完全空乏型ＳＯＩなど、他のものはそのようなボディノードを与えない。ＦＥＴボディノードを与えるデバイスは、通常、ボディコンタクトデバイスと呼ばれる。図示されていないが、ＦＥＴ２４、２６、２８、３０などの各々のドレインノードとソースノードとの間の抵抗器など、ドレインソースバイアスネットワークも、通常含まれ、ゲートバイアスネットワーク３２またはボディバイアスネットワーク３４の一部と見なされ得る。
【０００４】
[0004]受信／送信（「Ｒｘ／Ｔｘ」）スイッチなど、モバイルフォンＲＦフロントエンド回路におけるスイッチスタックの性能は、不十分な線形性によって悪影響を及ぼされる。スイッチスタックの線形性、ならびに電力処理能力は、スタックまたはチェーンにおけるＦＥＴの数を増加させることによって増加させられ得る。しかしながら、ＦＥＴの数を増加させることは、ＲＦ損失を増加させ、製造経済性を減少させることがある。
【０００５】
[0005]図において、別段に規定されていない限り、様々な図の全体を通して、同様の参照番号は同様の部分を指す。「１０２ａ」または「１０２ｂ」などの英文字名称をもつ参照番号について、英文字名称は、同じ図中に存在する２つの同様の部分または要素を区別し得る。参照番号が、すべての図において同じ参照番号を有するすべての部分を包含するものとする場合、参照番号に対する英文字名称は省略され得る。
【図面の簡単な説明】
【０００６】
【図１】[0006]従来技術による、スイッチスタックデバイスを示す回路図。
【図２】[0007]従来技術による、別のスイッチスタックデバイスを示す回路図。
【図３】[0008]第１の例示的な実施形態による、キャパシタンスベース（capacitance-based）（「Ｃベース」）ボディフィルタをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図４】[0009]第２の例示的な実施形態による、抵抗キャパシタンスベース（resistance-capacitance-based）（「ＲＣベース」）ボディフィルタをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図５】[0010]第３の例示的な実施形態による、ＣベースゲートフィルタをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図６】[0011]第４の例示的な実施形態による、ＲＣベースゲートフィルタをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図７】[0012]第５の例示的な実施形態による、ＲＣベースゲートフィルタをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図８】[0013]第６の例示的な実施形態による、ＲＣベースゲートフィルタとＣベースボディフィルタとをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図９】[0014]第７の例示的な実施形態による、ＲＣベースゲートフィルタとＲＣベースボディフィルタとをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図１０】[0015]第８の例示的な実施形態による、ＲＣベースゲートフィルタとＣベースボディフィルタとをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図１１】[0016]第９の例示的な実施形態による、ＲＣベースゲートフィルタとＲＣベースボディフィルタとをもつＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図１２】[0017]第１０の例示的な実施形態による、ＲＣベースゲートフィルタとＲＣベースボディフィルタとをもつデュアルＦＥＴ単位セル回路を有するスイッチスタックデバイスを示す回路図。
【図１３】[0018]第１１の例示的な実施形態による、偶数個のＦＥＴ単位セル回路とＣベースボディバイアスネットワークフィルタ回路とを有し、並列ボディバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図１４】[0019]第１２の例示的な実施形態による、偶数個のＦＥＴ単位セル回路とＲＣベースボディバイアスネットワークフィルタ回路とを有し、並列ボディバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図１５】[0020]第１３の例示的な実施形態による、奇数個のＦＥＴ単位セル回路とＲＣベースボディバイアスネットワークフィルタ回路とを有し、並列ボディバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図１６】[0021]第１４の例示的な実施形態による、偶数個のＦＥＴ単位セル回路とＲＣベースボディバイアスネットワークフィルタ回路とを有し、直列ボディバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図１７】[0022]第１５の例示的な実施形態による、奇数個のＦＥＴ単位セル回路とＲＣベースボディバイアスネットワークフィルタ回路とを有し、直列ボディバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図１８】[0023]第１６の例示的な実施形態による、偶数個のＦＥＴ単位セル回路とＣベースゲートバイアスネットワークフィルタ回路とを有し、並列ゲートバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図１９】[0024]第１７の例示的な実施形態による、偶数個のＦＥＴ単位セル回路とＲＣベースゲートバイアスネットワークフィルタ回路とを有し、並列ゲートバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図２０】[0025]第１８の例示的な実施形態による、奇数個のＦＥＴ単位セル回路とＲＣベースゲートバイアスネットワークフィルタ回路とを有し、並列ゲートバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図２１】[0026]第１９の例示的な実施形態による、奇数個のＦＥＴ単位セル回路とＣベースゲートバイアスネットワークフィルタ回路とを有し、直列ゲートバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図２２】[0027]第２０の例示的な実施形態による、奇数個のＦＥＴ単位セル回路とＲＣベースゲートバイアスネットワークフィルタ回路とを有し、直列ゲートバイアス抵抗を有するスイッチスタックデバイスを示す回路図。
【図２３】[0028]偶数個のＦＥＴ単位セル回路と、ＲＣベースゲートバイアスネットワークフィルタ回路と、並列ゲートバイアス抵抗と、ＲＣベースボディバイアスネットワークフィルタ回路と、並列ボディバイアス抵抗とを有するスイッチスタックデバイスの一例を示す回路図。
【図２４】[0029]偶数個のＦＥＴ単位セル回路と、ＲＣベースゲートバイアスネットワークフィルタ回路と、並列ゲートバイアス抵抗と、ＲＣベースボディバイアスネットワークフィルタ回路と、直列ボディバイアス抵抗とを有するスイッチスタックデバイスの一例を示す回路図。
【図２５】[0030]偶数個のＦＥＴ単位セル回路と、ＲＣベースゲートバイアスネットワークフィルタ回路と、直列ゲートバイアス抵抗と、ＲＣベースボディバイアスネットワークフィルタ回路と、並列ボディバイアス抵抗とを有するスイッチスタックデバイスの一例を示す回路図。
【図２６】[0031]偶数個のＦＥＴ単位セル回路と、ＲＣベースゲートバイアスネットワークフィルタ回路と、直列ゲートバイアス抵抗と、ＲＣベースボディバイアスネットワークフィルタ回路と、直列ボディバイアス抵抗とを有するスイッチスタックデバイスの一例を示す回路図。
【発明を実施するための形態】
【０００７】
[0032]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利なものと解釈されるべきであるとは限らない。２つの要素に関して「結合される」という用語は、本明細書では０個以上の中間要素が２つの要素間の電気回路中に挿入されることを意味するために使用する。０個の中間要素を介して互いに結合された２つの要素は、互いに直接接続される。
【０００８】
[0033]本開示の例示的な実施形態は、等電位ノード間の電圧不平衡、等電位ノード間のキャパシタンス不平衡、またはその両方の最小化を促進することによって高線形性を促進するスイッチスタックデバイスを対象とする。当業者によって理解されるように、および例示的な実施形態に関して以下でさらに説明するように、等電位ノードは「理想的な場合」では互いと同じＲＦ電圧を有する。本開示では、「理想的な場合」は、最大線形性を有するスイッチスタックデバイスを指す。電圧不平衡が、バイアスネットワークによってもたらされ得、寄生キャパシタンスと、バイアス抵抗を通るコモンモード電流との複合効果によって引き起こされ得る。寄生キャパシタンスによってキャパシタンス不平衡が引き起こされ得る。以下で説明する例示的な実施形態は、ＲＦ等電位ノードの維持を促進するゲートノードまたはボディノードフィルタ処理回路を含む。以下で説明する様々な例示的な実施形態を通して示されるように、そのようなフィルタ処理回路は、容量ベース（capacitive-based）（「Ｃベース」）または抵抗容量ベース（resistive-capacitive-based）（「ＲＣベース」）であり得る。以下で説明する様々な例示的な実施形態を通して示されるように、フィルタ処理回路は、デバイスの各単位セル中に、またはデバイスのすべての単位セルに共通するゲートまたはボディバイアスネットワーク中に含まれ得る。寄生キャパシタンスなど、ＦＥＴ中に本質的に存在し得るものに加えて、以下で説明するフィルタ処理回路のキャパシタンスがあることを理解されたい。
【０００９】
[0034]図３に示されているように、第１の例示的な実施形態では、スイッチスタックデバイス３６は、チェーン中の連続するＦＥＴ単位セル回路のペアのうちの一方のセルソースノード（「Ｓ」）が、チェーン中の連続するＦＥＴ単位セル回路のペアのうちの他方のセルドレインノード（「Ｄ」）に直接接続されるスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路３８、第２のＦＥＴ単位セル回路４０など〜第ＮのＦＥＴ単位セル回路４２を含む。たとえば、第１のＦＥＴ単位セル回路３８のセルソースノードは、第２のＦＥＴ単位セル回路４０のセルドレインノードに直接接続される。明快のために図示されていない、第２のＦＥＴ単位セル回路４０と第ＮのＦＥＴ単位セル回路４２との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。第ＮのＦＥＴ単位セル回路４２のセルソースノードは第１のＲＦ信号ノード（「ＲＦ１」）に接続され、第１のＦＥＴ単位セル回路３８のセルドレインノードは第２のＲＦ信号ノード（「ＲＦ２」）に接続される。ＦＥＴ単位セル回路３８〜４２の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス３６は、シリコンオンインシュレータ（ＳＯＩ）基板上か、または他の好適な様式で形成され得る。
【００１０】
[0035]ＦＥＴ用語に関して、本明細書で説明する例示的な実施形態では、第１のＲＦ信号ノードにより近いＦＥＴノードが「ソース」と呼ばれ、反対のノードが「ドレイン」と呼ばれるが、これは要件でない。当業者によって理解されるように、ＦＥＴは、様々な設計および極性（たとえば、ＮチャネルＦＥＴおよびＰチャネルＦＥＴ、拡張およびデプレッションモード、様々なしきい値電圧など）において実装され得る。さらに、ＦＥＴが採用される回路は、本明細書で従うものとは異なる記号規則を使用して示され得る。いくつかの事例におけるＦＥＴ極性およびドレインソースノード配向は、回路の動作原理を著しく変更することなしに交換され得る。例示規則、ＦＥＴ極性、およびＦＥＴ設計の多数の可能な置換を示すのではなく、本明細書で示す例示的な説明および図は、すべてのそのような代替回路記述および等価デバイス設計を包含することが当業者によって理解されるべきである。ＦＥＴ回路接続に関する「ドレインノード」という用語は、それの意味の範囲内にソースノードをも含み、ＦＥＴ回路接続に関する「ソースノード」という用語は、それの意味の範囲内にドレインノードをも含むことが特に理解されるべきである。
【００１１】
[0036]図３に示されている例示的な実施形態では、ＦＥＴ単位セル回路３８〜４２の各々のセルゲートノード（「Ｇ」）は、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路４４に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。
【００１２】
[0037]ゲートバイアスネットワークフィルタ回路４４はまた、入力として従来のスイッチ制御信号を受信し、図示されていないが、１つまたは複数の従来のバイアス電圧のソースに接続される。スイッチ制御信号に応答して、スイッチスタックデバイス３６は、ＲＦ１とＲＦ２との間の回路を開くまたは閉じる。そのようなスイッチ制御信号が、そのような切替え機能を与えるために、ゲートバイアス回路に結合され得る様式は、当業者によってよく知られているので、この従来の態様について本明細書でさらに詳細に説明しない。
【００１３】
[0038]図３に示されている例示的な実施形態では、ＦＥＴ単位セル回路３８〜４２の各々のセルボディノード（「Ｂ」）は、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路４６に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路４６は、１つまたは複数のバイアス電圧のソースにも接続される。
【００１４】
[0039]ＦＥＴ単位セル回路３８は、ＦＥＴ４８とボディフィルタとを含む。ボディフィルタはボディフィルタキャパシタンス５０を含む。ボディフィルタキャパシタンス５０は、ＦＥＴ４８のボディノードとゲートノードとの間に結合される。ＦＥＴ４８のドレインノードは、ＦＥＴ単位セル回路３８のセルドレインノード、すなわち、それがＦＥＴ４８のドレインノードであるかのように同じ様式でＦＥＴ単位セル回路３８の外部の回路に接続され得るノードを定義することに留意されたい。同様に、ＦＥＴ４８のソースノードは、ＦＥＴ単位セル回路３８のセルソースノード、すなわち、それがＦＥＴ４８のソースノードであるかのように同じ様式でＦＥＴ単位セル回路３８の外部の回路に接続され得るノードを定義する。同じく、ＦＥＴ４８のゲートノードは、ＦＥＴ単位セル回路３８のセルゲートノード、すなわち、それがＦＥＴ４８のゲートノードであるかのように同じ様式でＦＥＴ単位セル回路３８の外部の回路に接続され得るノードを定義する。また、ＦＥＴ４８のボディノードは、ＦＥＴ単位セル回路３８のセルボディノード、すなわち、それがＦＥＴ４８のボディノードであるかのように同じ様式でＦＥＴ単位セル回路３８の外部の回路に接続され得るノードを定義する。スイッチスタックデバイス３６の線形性を促進する本明細書で説明するフィルタ処理効果を別にすれば、ＦＥＴ単位セル回路３８〜４２の各々は、従来のＦＥＴと同様の様式で挙動する。
【００１５】
[0040]ＦＥＴ単位セル回路３８の上記で説明した構造は、以下の様式で線形動作を促進する。ＦＥＴ４８のボディノードは、ＦＥＴ４８のゲートノードと比較して極めて高いインピーダントであり、また、極めて非線形である。理想的な場合では、すなわち、最大線形性を促進するために、ボディノードとゲートノードの両方は、容量性電圧分割により、まったく同じＲＦ電圧を有する。理想的な場合では、ＦＥＴ４８のボディノードおよびゲートノードは同じＲＦ電圧電位を有し、すなわち、それらはＲＦ周波数において等電位ノードである。そのような等電位ノード間にボディフィルタキャパシタンス５０を結合することは、この等電位関係の維持を促進する。ボディフィルタキャパシタンス５０は、ＦＥＴ４８のボディノードとソースノードとの間の内部または固有のキャパシタンスに関して、およびＦＥＴ４８のボディノードとドレインノードとの間の内部または固有のキャパシタンスに関して低インピーダントであるので、ボディフィルタキャパシタンス５０は、ゲートノード電圧の使用によってボディノード電圧をフィルタ処理する。ボディバイアスネットワークフィルタ回路４６を通るＲＦ電流（コモンモードおよび差動モード）の主要部は、ＦＥＴゲートノードが特徴的にＦＥＴボディノードよりもはるかに低インピーダントであるので、ＦＥＴ４８のゲートノードから供給される。さらに、ゲートノード（および、したがって、ゲート接合）は、ボディ接合よりも線形であり、それにより、ＦＥＴ単位セル回路３８の線形挙動を促進する。
【００１６】
[0041]残りのＮ−１個のＦＥＴ単位セル回路４０〜４２の各々は、上記で説明したＦＥＴ単位セル回路３８のものと同等の構造を有するので、ＦＥＴ単位セル回路４０〜４２について同様に詳細には説明しない。ＦＥＴ単位セル回路４０は、それぞれ、上記で説明したＦＥＴ４８およびボディフィルタキャパシタンス５０と同等である、ＦＥＴ５２およびボディフィルタキャパシタンス５４を含むことに留意されたい。同様に、ＦＥＴ単位セル回路４２は、それぞれ、上記で説明したＦＥＴ４８およびボディフィルタキャパシタンス５０と同等である、ＦＥＴ５６およびボディフィルタキャパシタンス５８を含む。
【００１７】
[0042]図４に示されているように、第２の例示的な実施形態では、スイッチスタックデバイス６０は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路６２、第２のＦＥＴ単位セル回路６４など〜第ＮのＦＥＴ単位セル回路６６を含む。明快のために図示されていない、第２のＦＥＴ単位セル回路６４と第ＮのＦＥＴ単位セル回路６６との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路６２〜６６の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス６０は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００１８】
[0043]図４に示されている例示的な実施形態では、ＦＥＴ単位セル回路６２〜６６の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路６８に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路６８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス６０を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路６８は、１つまたは複数のバイアス電圧のソースにも接続される。
【００１９】
[0044]図４に示されている例示的な実施形態では、ＦＥＴ単位セル回路６２〜６６の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路７０に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路７０は、１つまたは複数のバイアス電圧のソースに接続される。
【００２０】
[0045]ＦＥＴ単位セル回路６２は、ＦＥＴ７２とボディフィルタとを含む。ボディフィルタは、ボディフィルタキャパシタンス７４とボディフィルタ抵抗７６とを含む。ボディフィルタキャパシタンス７４およびボディフィルタ抵抗７６は、互いに直列であり、ＦＥＴ７２のボディノードとゲートノードとの間に結合される。ＦＥＴ７２のドレインノードはＦＥＴ単位セル回路６２のセルドレインノードを定義し、ＦＥＴ７２のソースノードはＦＥＴ単位セル回路３８のセルソースノードを定義し、ＦＥＴ７２のゲートノードはＦＥＴ単位セル回路６２のセルゲートノードを定義することに留意されたい。しかしながら、ＦＥＴ単位セル回路６２のセルボディノードは、ＦＥＴ７２のボディノードによってではなく、ボディフィルタキャパシタンス７４とボディフィルタ抵抗７６との間の仮想ノード（Ｂ’）によって定義される。
【００２１】
[0046]ＦＥＴ単位セル回路３８の上記で説明した構造は、図３に示されている実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。より詳細には、ボディフィルタキャパシタンス７４とボディフィルタ抵抗７６とを備えるＲＣベースボディフィルタは、図３に示されている実施形態におけるボディフィルタキャパシタンス５０を備えるＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００２２】
[0047]残りのＮ−１個のＦＥＴ単位セル回路６４〜６６の各々は、上記で説明したＦＥＴ単位セル回路６２のものと同等の構造を有するので、ＦＥＴ単位セル回路６４〜６６について同様に詳細には説明しない。ＦＥＴ単位セル回路６４は、それぞれ、上記で説明したＦＥＴ７２、ボディフィルタキャパシタンス７４、およびボディフィルタ抵抗７６と同等である、ＦＥＴ７８、ボディフィルタキャパシタンス８０、およびボディフィルタ抵抗８２を含むことに留意されたい。同様に、ＦＥＴ単位セル回路６６は、それぞれ、上記で説明したＦＥＴ７２、ボディフィルタキャパシタンス７４、およびボディフィルタ抵抗７６と同等である、ＦＥＴ８４、ボディフィルタキャパシタンス８６、およびボディフィルタ抵抗８８を含む。
【００２３】
[0048]図５に示されているように、第３の例示的な実施形態では、スイッチスタックデバイス９０は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路９２〜第ＮのＦＥＴ単位セル回路９４を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路９２と第ＮのＦＥＴ単位セル回路９４との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路９２〜９４の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス９０は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００２４】
[0049]図５に示されている例示的な実施形態では、ＦＥＴ単位セル回路９２〜９４の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路９６に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路９６はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス９０を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路９６は、１つまたは複数のバイアス電圧のソースにも接続される。
【００２５】
[0050]図５に示されている例示的な実施形態では、ＦＥＴ単位セル回路９２〜９４の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路９８に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路９８は、１つまたは複数のバイアス電圧のソースに接続される。
【００２６】
[0051]ＦＥＴ単位セル回路９２は、ＦＥＴ１００とゲートフィルタとを含む。ゲートフィルタは、ゲートフィルタキャパシタンス１０２とドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ１００のドレインノードとソースノードとの間に接続され、第２の抵抗１０６と直列の第１の抵抗１０４を有する抵抗性分割器回路を備える。抵抗性分割器回路は、第１の抵抗１０４と第２の抵抗１０６との間の仮想ノード（「Ｖ」）を定義する。ゲートフィルタキャパシタンス１０２は、ＦＥＴ１００のゲートノードとこの仮想ノードＶとの間に結合される。
【００２７】
[0052]ＦＥＴ１００のドレインノードはＦＥＴ単位セル回路９２のセルドレインノードを定義し、ＦＥＴ１００のソースノードはＦＥＴ単位セル回路９２のセルソースノードを定義し、ＦＥＴ１００のゲートノードはＦＥＴ単位セル回路９２のセルゲートノードを定義し、ＦＥＴ１００のボディノードはＦＥＴ単位セル回路９２のセルボディノードを定義することに留意されたい。（ＦＥＴ１００のボディノード、およびそれとＦＥＴ単位セル回路９２のセルボディノードとの間の接続は、明快のために図示されていない。）そのようなＦＥＴがボディノードを含まない実施形態（図示せず）では、ボディバイアスネットワークフィルタ回路９８も他のボディバイアスネットワークも含まれる必要がないことに留意されたい。したがって、ＦＥＴ単位セル回路９２〜９４は、ＦＥＴ技術がボディノードを与えない実施形態にも好適である。
【００２８】
[0053]ＦＥＴ単位セル回路９２の上記で説明した構造は、図５に示されている実施形態ではフィルタ処理がＦＥＴゲートノードに適用されるが、図３〜図４に示されている実施形態ではフィルタ処理がＦＥＴボディノードに適用されることを除いて、図３〜図４に示されている実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ゲートフィルタキャパシタンス１０２を備えるＣベースゲートフィルタは、それぞれ、図３および図４に示されている実施形態におけるＣベースボディフィルタおよびＲＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００２９】
[0054]残りのＮ−１個のＦＥＴ単位セル回路９４などの各々は、上記で説明したＦＥＴ単位セル回路９２のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路９４は、それぞれ、上記で説明したＦＥＴ１００、ゲートフィルタキャパシタンス１０２、ならびに抵抗１０４および抵抗１０６と同等である、ＦＥＴ１０８、ゲートフィルタキャパシタンス１１０、および第１の抵抗１１２と第２の抵抗１１４とを備えるドレインソースバイアス回路を含むことに留意されたい。
【００３０】
[0055]図６に示されているように、第４の例示的な実施形態では、スイッチスタックデバイス１１６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路１１８〜第ＮのＦＥＴ単位セル回路１２０を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路１１８と第ＮのＦＥＴ単位セル回路１２０との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路１１８〜１２０の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス１１６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００３１】
[0056]図６に示されている例示的な実施形態では、ＦＥＴ単位セル回路１１８〜１２０の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路１２２に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路１２２はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス１１６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路１２２は、１つまたは複数のバイアス電圧のソースにも接続される。
【００３２】
[0057]図６に示されている例示的な実施形態では、ＦＥＴ単位セル回路１１８〜１２０の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路１２４に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路１２４は、１つまたは複数のバイアス電圧のソースに接続される。
【００３３】
[0058]ＦＥＴ単位セル回路１１８は、ＦＥＴ１２６とゲートフィルタとを含む。ゲートフィルタは、ゲートフィルタキャパシタンス１２８と、ゲートフィルタ抵抗１３０と、ドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ１２６のドレインノードとソースノードとの間に接続され、第２の抵抗１３４と直列の第１の抵抗１３２を有する抵抗性分割器回路を備える。抵抗性分割器回路は、第１の抵抗１３２と第２の抵抗１３４との間の仮想ノードＶを定義する。ゲートフィルタキャパシタンス１２８およびゲートフィルタ抵抗１３０は、互いに直列であり、ＦＥＴ１２６のゲートノードと、この仮想ノードＶとの間に結合される。
【００３４】
[0059]ＦＥＴ１２６のドレインノードはＦＥＴ単位セル回路１１８のセルドレインノードを定義し、ＦＥＴ１２６のソースノードはＦＥＴ単位セル回路１１８のセルソースノードを定義し、ＦＥＴ１２６のボディノードはＦＥＴ単位セル回路１１８のセルボディノードを定義することに留意されたい。（ＦＥＴ１２６のボディノード、およびそれとＦＥＴ単位セル回路１１８のセルボディノードとの間の接続は、明快のために図示されていない。）しかしながら、ＦＥＴ単位セル回路１１８のセルゲートノード（Ｇ’）は、ＦＥＴ１２６のゲートノードによってではなく、ゲートフィルタキャパシタンス１２８とゲートフィルタ抵抗１３０との間の別の仮想（ゲート）ノードによって定義される。そのようなＦＥＴがボディノードを含まない実施形態（図示せず）では、ボディバイアスネットワークフィルタ回路１２４も他のボディバイアスネットワークも含まれる必要がないことに留意されたい。したがって、ＦＥＴ単位セル回路１１８〜１２０は、ＦＥＴ技術がボディノードを与えない実施形態にも好適である。
【００３５】
[0060]ＦＥＴ単位セル回路１１８の上記で説明した構造は、図５に示されている実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ゲートフィルタキャパシタンス１２８とゲートフィルタ抵抗１３０とを備えるＲＣベースゲートフィルタは、図５に示されている実施形態におけるＣベースゲートフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００３６】
[0061]残りのＮ−１個のＦＥＴ単位セル回路１２０などの各々は、上記で説明したＦＥＴ単位セル回路１１８のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路１２０は、それぞれ、上記で説明したＦＥＴ１２６、ゲートフィルタキャパシタンス１２８、ゲートフィルタ抵抗１３０、ならびに抵抗１３２および抵抗１３４と同等である、ＦＥＴ１３６、ゲートフィルタキャパシタンス１３８、ゲートフィルタ抵抗１４０、および第１の抵抗１４２と第２の抵抗１４４とを備えるドレインソースバイアス回路を含むことに留意されたい。
【００３７】
[0062]図７に示されているように、第５の例示的な実施形態では、スイッチスタックデバイス１４６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路１４８〜第ＮのＦＥＴ単位セル回路１５０を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路１４８と第ＮのＦＥＴ単位セル回路１５０との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路１４８〜１５０の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス１４６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００３８】
[0063]図７に示されている例示的な実施形態では、ＦＥＴ単位セル回路１４８〜１５０の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路１５２に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路１５２はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス１４６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路１５２は、１つまたは複数のバイアス電圧のソースにも接続される。
【００３９】
[0064]ＦＥＴ単位セル回路１４８〜１５０の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路１５４に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路１５４は、１つまたは複数のバイアス電圧のソースに接続される。
【００４０】
[0065]ＦＥＴ単位セル回路１４８は、ＦＥＴ１５６とゲートフィルタとを含む。ゲートフィルタは、ゲートフィルタ抵抗１５８とドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ１５６のドレインノードとソースノードとの間に接続され、第２のゲートフィルタキャパシタンス１６２と直列の第１のゲートフィルタキャパシタンス１６０を備える。このドレインソース回路は、第１のゲートフィルタキャパシタンス１６０と第２のゲートフィルタキャパシタンス１６２との間の仮想ノードＶを定義する。ゲートフィルタ抵抗１５８は、ＦＥＴ１５６のゲートノードとこの仮想ノードＶとの間に結合される。
【００４１】
[0066]ＦＥＴ１５６のドレインノードはＦＥＴ単位セル回路１４８のセルドレインノードを定義し、ＦＥＴ１５６のソースノードはＦＥＴ単位セル回路１４８のセルソースノードを定義し、ＦＥＴ１５６のボディノードはＦＥＴ単位セル回路１４８のセルボディノードを定義することに留意されたい。（ＦＥＴ１５６のボディノード、およびそれとＦＥＴ単位セル回路１４８のセルボディノードとの間の接続は、明快のために図示されていない。）しかしながら、ＦＥＴ単位セル回路１４８のセルゲートノード（Ｇ’）は、ＦＥＴ１５６のゲートノードによってではなく、ゲートフィルタ抵抗１５８と、ゲートフィルタキャパシタンス１６０および１６２を備えるドレインソース回路との間の別の仮想（ゲート）ノードによって定義される。そのようなＦＥＴがボディノードを含まない実施形態（図示せず）では、ボディバイアスネットワークフィルタ回路１５４も他のボディバイアスネットワークも含まれる必要がないことに留意されたい。したがって、ＦＥＴ単位セル回路１４８〜１５０は、ＦＥＴ技術がボディノードを与えない実施形態にも好適である。
【００４２】
[0067]ＦＥＴ単位セル回路１４８の上記で説明した構造は、図６に示されている実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ゲートフィルタ抵抗１５８と、ゲートフィルタキャパシタンス１６０と、ゲートフィルタキャパシタンス１６２とを備えるＲＣベースゲートフィルタは、図６に示されている実施形態におけるＲＣベースゲートフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００４３】
[0068]残りのＮ−１個のＦＥＴ単位セル回路１５０などの各々は、上記で説明したＦＥＴ単位セル回路１４８のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路１５０は、それぞれ、上記で説明したＦＥＴ１５６、ゲートフィルタ抵抗１５８、第１のゲートフィルタキャパシタンス１６０、および第２のゲートフィルタキャパシタンス１６２と同等である、ＦＥＴ１６４、ゲートフィルタ抵抗１６６、および第１のゲートフィルタキャパシタンス１６８と第２のゲートフィルタキャパシタンス１７０とを備えるドレインソースバイアス回路を含むことに留意されたい。
【００４４】
[0069]図８に示されているように、第６の例示的な実施形態では、スイッチスタックデバイス１７２は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路１７４〜第ＮのＦＥＴ単位セル回路１７６を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路１７４と第ＮのＦＥＴ単位セル回路１７６との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路１７４〜１７６の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス１７２は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００４５】
[0070]図８に示されている例示的な実施形態では、ＦＥＴ単位セル回路１７４〜１７６の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路１７８に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路１７８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス１７２を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路１７８は、１つまたは複数のバイアス電圧のソースにも接続される。
【００４６】
[0071]ＦＥＴ単位セル回路１７４〜１７６の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路１８０に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路１８０は、１つまたは複数のバイアス電圧のソースに接続される。
【００４７】
[0072]ＦＥＴ単位セル回路１７４は、ＦＥＴ１８２と、ゲートフィルタと、ボディフィルタとを含む。ゲートフィルタは、ゲートフィルタキャパシタンス１８４と、ゲートフィルタ抵抗１８６と、ドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ１８２のドレインノードとソースノードとの間に接続され、第２の抵抗１９０と直列の第１の抵抗１８８を有する抵抗性分割器回路を備える。このドレインソース回路は、第１の抵抗１８８と第２の抵抗１９０との間の仮想ノードＶを定義する。ゲートフィルタキャパシタンス１８４およびゲートフィルタ抵抗１８６は、互いに直列であり、ＦＥＴ１８２のゲートノードと、仮想ノードＶとの間に結合される。ボディフィルタは、ＦＥＴ１８２のボディノードと、仮想ノードＶとの間に結合された（および、したがって、ＦＥＴ１８２のボディノードと、ＦＥＴ１８２のゲートノードとの間にも結合された）ボディフィルタキャパシタンス１９２を含む。
【００４８】
[0073]ＦＥＴ１８２のドレインノードはＦＥＴ単位セル回路１７４のセルドレインノードを定義し、ＦＥＴ１８２のソースノードはＦＥＴ単位セル回路１７４のセルソースノードを定義し、ＦＥＴ１８２のボディノードはＦＥＴ単位セル回路１７４のセルボディノードを定義することに留意されたい。（ＦＥＴ１８２のボディノードとＦＥＴ単位セル回路１７４のセルボディノードとは同じノードＢであるが、接続は、明快のために明示的に図示されていないことを理解されたい。）しかしながら、ＦＥＴ単位セル回路１７４のセルゲートノード（Ｇ’）は、ＦＥＴ１８２のゲートノードによってではなく、ゲートフィルタキャパシタンス１８４とゲートフィルタ抵抗１８６との間の別の仮想（ゲート）ノードによって定義される。
【００４９】
[0074]ＦＥＴ単位セル回路１７４の構造は、他の実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ＲＣベースゲートフィルタとＲＣベースボディフィルタとの組合せは、上記で説明した他の実施形態におけるＲＣベースゲートフィルタおよびＲＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００５０】
[0075]残りのＮ−１個のＦＥＴ単位セル回路１７６などの各々は、上記で説明したＦＥＴ単位セル回路１７４のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路１７６は、それぞれ、上記で説明したＦＥＴ１８２、ゲートフィルタキャパシタンス１８４、ゲートフィルタ抵抗１８６、第１の抵抗１８８および第２の抵抗１９０、ならびにボディフィルタキャパシタンス１９２と同等である、ＦＥＴ１９４、ゲートフィルタキャパシタンス１９６、ゲートフィルタ抵抗１９８、第１の抵抗２００と第２の抵抗２０２とを備えるドレインソースバイアス回路、およびボディフィルタキャパシタンス２０４を含むことに留意されたい。
【００５１】
[0076]図９に示されているように、第７の例示的な実施形態では、スイッチスタックデバイス２０５は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路２０６〜第ＮのＦＥＴ単位セル回路２０８を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路２０６と第ＮのＦＥＴ単位セル回路２０８との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路２０６〜２０８の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス２０５は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００５２】
[0077]図９に示されている例示的な実施形態では、ＦＥＴ単位セル回路２０６〜２０８の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路２１０に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路２１０はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス２０６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路２１０は、１つまたは複数のバイアス電圧のソースに接続される。
【００５３】
[0078]ＦＥＴ単位セル回路２０６〜２０８の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路２１２に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路２１２は、１つまたは複数のバイアス電圧のソースに接続される。
【００５４】
[0079]ＦＥＴ単位セル回路２０６は、ＦＥＴ２１４と、ゲートフィルタと、ボディフィルタとを含む。ゲートフィルタは、ゲートフィルタキャパシタンス２１６と、ゲートフィルタ抵抗２１８と、ドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ２１４のドレインノードとソースノードとの間に接続され、第２の抵抗２２２と直列の第１の抵抗２２０を有する抵抗性分割器回路を備える。このドレインソース回路は、第１の抵抗２２０と第２の抵抗２２２との間の仮想ノードＶを定義する。ゲートフィルタキャパシタンス２１６およびゲートフィルタ抵抗２１８は、互いに直列であり、ＦＥＴ２１４のゲートノードと、仮想ノードＶとの間に結合される。ボディフィルタは、ＦＥＴ２１４のボディノードと、仮想ノードＶとの間に結合された（および、したがって、ＦＥＴ２１４のボディノードと、ＦＥＴ２１４のゲートノードとの間にも結合された）ボディフィルタキャパシタンス２２４とボディフィルタ抵抗２２６とを含む。
【００５５】
[0080]ＦＥＴ２１４のドレインノードはＦＥＴ単位セル回路２０６のセルドレインノードを定義し、ＦＥＴ２１４のソースノードはＦＥＴ単位セル回路２０６のセルソースノードを定義することに留意されたい。しかしながら、ＦＥＴ単位セル回路１７４のセルゲートノード（Ｇ’）は、ＦＥＴ２１４のゲートノードによってではなく、ゲートフィルタキャパシタンス２１６とゲートフィルタ抵抗２１８との間の別の仮想（ゲート）ノードによって定義される。また、ＦＥＴ単位セル回路２０６のセルボディノード（Ｂ’）は、ＦＥＴ２１４のボディノードによってではなく、ボディフィルタ抵抗２２６とボディフィルタキャパシタンス２２４との間の仮想（ボディ）ノードＢ’によって定義される。
【００５６】
[0081]ＦＥＴ単位セル回路２０６の構造は、他の実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ＲＣベースゲートフィルタとＲＣベースボディフィルタとの組合せは、上記で説明した他の実施形態におけるＲＣベースゲートフィルタおよびＲＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００５７】
[0082]残りのＮ−１個のＦＥＴ単位セル回路２０８などの各々は、上記で説明したＦＥＴ単位セル回路２０６のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路２０８は、それぞれ、上記で説明したＦＥＴ２１４、ゲートフィルタキャパシタンス２１６、ゲートフィルタ抵抗２１８、第１の抵抗２２０および第２の抵抗２２、ボディフィルタキャパシタンス２２４、ならびにボディフィルタ抵抗２２６と同等である、ＦＥＴ２２８、ゲートフィルタキャパシタンス２３０、ゲートフィルタ抵抗２３２、第１の抵抗２３４と第２の抵抗２３６とを備えるドレインソースバイアス回路、ボディフィルタキャパシタンス２３８、およびボディフィルタ抵抗２４０を含むことに留意されたい。
【００５８】
[0083]図１０に示されているように、第８の例示的な実施形態では、スイッチスタックデバイス２４２は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路２４４〜第ＮのＦＥＴ単位セル回路２４６を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路２４４と第ＮのＦＥＴ単位セル回路２４６との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路２４４〜２４６の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス２４２は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００５９】
[0084]図１０に示されている例示的な実施形態では、ＦＥＴ単位セル回路２４４〜２４６の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路２４８に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路２４８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス２４８を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路２４８は、１つまたは複数のバイアス電圧のソースにも接続される。
【００６０】
[0085]ＦＥＴ単位セル回路２４４〜２４６の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路２５０に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路２５０は、１つまたは複数のバイアス電圧のソースに接続される。
【００６１】
[0086]ＦＥＴ単位セル回路２４４は、ＦＥＴ２５２と、ゲートフィルタと、ボディフィルタとを含む。ゲートフィルタは、ゲートフィルタ抵抗２５４とドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ２５２のドレインノードとソースノードとの間に接続され、第２のキャパシタンス２５８と直列の第１のキャパシタンス２５６を有する容量性分割器回路を備える。このドレインソース回路は、第１のキャパシタンス２５６と第２のキャパシタンス２５８との間の仮想ノードＶを定義する。ゲートフィルタ抵抗２５４は、ＦＥＴ２５２のゲートノードと、仮想ノードＶとの間に結合される。ボディフィルタは、ＦＥＴ２５２のボディノードと、仮想ノードＶとの間に結合された（および、したがって、ＦＥＴ２５２のボディノードと、ＦＥＴ２５２のゲートノードとの間にも結合された）ボディフィルタキャパシタンス２６０を含む。
【００６２】
[0087]ＦＥＴ２５２のドレインノードはＦＥＴ単位セル回路２４４のセルドレインノードを定義し、ＦＥＴ２５２のソースノードはＦＥＴ単位セル回路２４４のセルソースノードを定義し、ＦＥＴ２５２のボディノードはＦＥＴ単位セル回路２４４のセルボディノードを定義することに留意されたい。（ＦＥＴ２５２のボディノードとＦＥＴ単位セル回路２４４のセルボディノードとは同じノードＢであるが、接続は、明快のために明示的に図示されていないことを理解されたい。）しかしながら、ＦＥＴ単位セル回路２４４のセルゲートノード（Ｇ’）は、ＦＥＴ２５２のゲートノードによってではなく、ゲートフィルタ抵抗２５４と仮想ノードＶとの間の別の仮想（ゲート）ノードによって定義される。
【００６３】
[0088]ＦＥＴ単位セル回路２４４の構造は、他の実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ＲＣベースゲートフィルタとＣベースボディフィルタとの組合せは、上記で説明した他の実施形態におけるＲＣベースゲートフィルタおよびＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００６４】
[0089]残りのＮ−１個のＦＥＴ単位セル回路２４６などの各々は、上記で説明したＦＥＴ単位セル回路２４４のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路２４６は、それぞれ、上記で説明したＦＥＴ２５２、ゲートフィルタ抵抗２５４、第１のキャパシタンス２５６および第２のキャパシタンス２５８、ならびにボディフィルタキャパシタンス２６０と同等である、ＦＥＴ２６２、ゲートフィルタ抵抗２６４、第１のキャパシタンス２６６と第２のキャパシタンス２６８とを備えるドレインソース回路、およびボディフィルタキャパシタンス２７０を含むことに留意されたい。
【００６５】
[0090]図１１に示されているように、第９の例示的な実施形態では、スイッチスタックデバイス２７２は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路２７４〜第ＮのＦＥＴ単位セル回路２７６を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路２７４と第ＮのＦＥＴ単位セル回路２７６との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路２７４〜２７６の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス２７２は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００６６】
[0091]図１１に示されている例示的な実施形態では、ＦＥＴ単位セル回路２７４〜２７６の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路２７８に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路２７８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス２７２を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路２７８は、１つまたは複数のバイアス電圧のソースにも接続される。
【００６７】
[0092]ＦＥＴ単位セル回路２７４〜２７６の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路２８０に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路２８０は、１つまたは複数のバイアス電圧のソースに接続される。
【００６８】
[0093]ＦＥＴ単位セル回路２７４は、ＦＥＴ２８２と、ゲートフィルタと、ボディフィルタとを含む。ゲートフィルタは、ゲートフィルタ抵抗２８４とドレインソース回路とを含む。ドレインソース回路は、ＦＥＴ２８２のドレインノードとソースノードとの間に接続され、第２のキャパシタンス２８８と直列の第１のキャパシタンス２８６を有する容量性分割器回路を備える。このドレインソース回路は、第１のキャパシタンス２８６と第２のキャパシタンス２８８との間の仮想ノードＶを定義する。ゲートフィルタ抵抗２８４は、ＦＥＴ２８２のゲートノードと、仮想ノードＶとの間に結合される。ボディフィルタは、ＦＥＴ２８２のボディノードと、仮想ノードＶとの間に結合された（および、したがって、ＦＥＴ２８２のボディノードと、ＦＥＴ２８２のゲートノードとの間にも結合された）ボディフィルタキャパシタンス２９０とボディフィルタ抵抗２９２とを含む。
【００６９】
[0094]ＦＥＴ２８２のドレインノードはＦＥＴ単位セル回路２７４のセルドレインノードを定義し、ＦＥＴ２８２のソースノードはＦＥＴ単位セル回路２７４のセルソースノードを定義することに留意されたい。しかしながら、ＦＥＴ単位セル回路２７４のセルゲートノード（Ｇ’）は、ＦＥＴ２８２のゲートノードによってではなく、ゲートフィルタ抵抗２８４と仮想ノードＶとの間の別の仮想（ゲート）ノードによって定義される。また、ＦＥＴ単位セル回路２７４のセルボディノード（Ｂ’）は、ＦＥＴ２８２のボディノードによってではなく、ボディフィルタ抵抗２９２とボディフィルタキャパシタンス２９０との間の仮想（ボディ）ノードＢ’によって定義される。
【００７０】
[0095]ＦＥＴ単位セル回路２７４の構造は、他の実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。ＲＣベースゲートフィルタとＲＣベースボディフィルタとの組合せは、上記で説明した他の実施形態におけるＲＣベースゲートフィルタおよびＲＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００７１】
[0096]残りのＮ−１個のＦＥＴ単位セル回路２７６などの各々は、上記で説明したＦＥＴ単位セル回路２７４のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路２７６は、それぞれ、上記で説明したＦＥＴ２８２、ゲートフィルタ抵抗２８４、第１のキャパシタンス２８６および第２のキャパシタンス２８８、ボディフィルタキャパシタンス２９０、ならびにボディフィルタ抵抗２９２と同等である、ＦＥＴ２９４、ゲートフィルタ抵抗２９６、第１のキャパシタンス２９８と第２のキャパシタンス３００とを備えるドレインソース回路、ボディフィルタキャパシタンス３０２、およびボディフィルタ抵抗３０４を含むことに留意されたい。
【００７２】
[0097]図１２に示されているように、第１０の例示的な実施形態では、スイッチスタックデバイス３０６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路３０８〜第ＮのＦＥＴ単位セル回路３１０を含む。明快のために図示されていない、第１のＦＥＴ単位セル回路３０８と第ＮのＦＥＴ単位セル回路３１０との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路３０８〜３１０の数Ｎは、１よりも大きい任意の数であり得る。スイッチスタックデバイス３０６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００７３】
[0098]図１２に示されている例示的な実施形態では、ＦＥＴ単位セル回路３０８〜３１０の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路３１２に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路３１２はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス３０６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路３１２は、１つまたは複数のバイアス電圧のソースにも接続される。
【００７４】
[0099]ＦＥＴ単位セル回路３０８〜３１０の各々のセルボディノードは、図１３〜図１７に関して以下で説明する様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路３１４に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。図示されていないが、ボディバイアスネットワークフィルタ回路３１４は、１つまたは複数のバイアス電圧のソースに接続される。
【００７５】
[00100]ＦＥＴ単位セル回路３０８は、２つのＦＥＴ３１６および３１８を含む。さらに他の実施形態（図示せず）では、同様のＦＥＴ単位セルは、３つ以上のＦＥＴを含むことができる。図１２に示されているデュアルＦＥＴ実施形態では、ＦＥＴ単位セル回路３０８はまた、ＦＥＴ３１６に関連付けられたゲートフィルタ、ＦＥＴ３１６に関連付けられたゲートボディフィルタ（gate-and-body filter）、およびＦＥＴ３１６に関連付けられたボディフィルタ、ならびにＦＥＴ３１８に関連付けられたゲートフィルタ、ＦＥＴ３１８に関連付けられたゲートボディフィルタ、およびＦＥＴ３１８に関連付けられたボディフィルタを含む。
【００７６】
[00101]ＦＥＴ３１６に関連付けられたゲートフィルタは、共有ゲートフィルタキャパシタンス３２０とゲート抵抗３２２とを含む。ドレインソース回路は、ＦＥＴ３１６のドレインノードとソースノードとの間に接続された抵抗３２４を備える。ＦＥＴ３１６に関連付けられたゲートボディフィルタは、ゲートフィルタとボディフィルタの両方として働き、キャパシタンス３２６と、抵抗３２８と、抵抗３３０とを含む。ＦＥＴ３１６に関連付けられたボディフィルタは、共有キャパシタンス３３２と、抵抗３２８と、抵抗３３０とを含む。仮想ノードＶは、キャパシタンス３２０とキャパシタンス３３２とＦＥＴ３１６のソースノードとの間に定義される。
【００７７】
[00102]ＦＥＴ３１８に関連付けられたゲートフィルタは、共有ゲートフィルタキャパシタンス３２０とゲート抵抗３３４とを含む。ドレインソース回路は、ＦＥＴ３１８のドレインノードとソースノードとの間に接続された抵抗３３６を備える。仮想ノードＶは、抵抗３２４と抵抗３３６との間にあることに留意されたい。ＦＥＴ３１８に関連付けられたゲートボディフィルタは、ゲートフィルタとボディフィルタの両方として働き、キャパシタンス３３８と、抵抗３４０と、抵抗３４２とを含む。ＦＥＴ３１８に関連付けられたボディフィルタは、共有キャパシタンス３３２と、抵抗３４０と、抵抗３４２とを含む。
【００７８】
[00103]ＦＥＴ３１６のドレインノードはＦＥＴ単位セル回路３０８のセルドレインノードを定義し、ＦＥＴ３１８のソースノードはＦＥＴ単位セル回路３０８のセルソースノードを定義することに留意されたい。ＦＥＴ単位セル回路３０８のセルゲートノード（Ｇ’）は、抵抗３２２と抵抗３３４との間の仮想（ゲート）ノードによって定義される。ＦＥＴ単位セル回路３０８のセルボディノード（Ｂ’）は、抵抗３３０と抵抗３４２との間の仮想（ボディ）ノードによって定義される。
【００７９】
[00104]ＦＥＴ単位セル回路３０８の構造は、他の実施形態に関して上記で説明したものと同様の様式で線形動作を促進する。２つのＲＣベースゲートフィルタ、および、事実上３つのＲＣベースボディフィルタの組合せは、上記で説明した他の実施形態におけるＲＣベースゲートフィルタおよびＲＣベースボディフィルタによって与えられる上記で説明した効果と同様である効果を与える。
【００８０】
[00105]残りのＮ−１個のＦＥＴ単位セル回路３１０などの各々は、上記で説明したＦＥＴ単位セル回路３０８のものと同等の構造を有するので、それらについて同様に詳細には説明しない。ＦＥＴ単位セル回路３１０は、それぞれ、上記で説明したＦＥＴ３１６および３１８、ゲート抵抗３２２および３３４、ドレインソースバイアス抵抗３２４および３３６、ゲートボディフィルタキャパシタンス３２６および３３８、ならびにボディ抵抗３２８、３３０、３４０、および３４２と同等である、２つのＦＥＴ３４４および３４６、ゲート抵抗３５０および３６２、ドレインソースバイアス抵抗３５２および３６４、ゲートボディフィルタキャパシタンス３５４および３６６、ならびにボディ抵抗３５６、３５８、３６８、および３７０を含むことに留意されたい。
【００８１】
[00106]図１３に示されているように、第１１の例示的な実施形態では、スイッチスタックデバイス３７２は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路３７４〜第ＮのＦＥＴ単位セル回路３８０を含む。図１３に示されている実施形態では、ＦＥＴ単位セル回路３７４〜３８０の総数Ｎは偶数である。したがって、ＦＥＴ単位セル回路３７４〜３８０の総数Ｎの半分（またはＮ／２）は、第１のＦＥＴ単位セル回路３７４〜第（Ｎ／２）のＦＥＴ単位セル回路３７６からなり、ＦＥＴ単位セル回路３７４〜３８０の総数Ｎの他方の半分（またはＮ／２）は、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路３７８〜第ＮのＦＥＴ単位セル回路３８０からなる。言い換えれば、第（Ｎ／２）のＦＥＴ単位セル回路３７６および第（Ｎ／２）＋１）のＦＥＴ単位セル回路３７８は、チェーンの中央にある連続するＦＥＴ単位セル回路のペアである。明快のために図示されていない、第１のＦＥＴ単位セル回路３７４と第（Ｎ／２）のＦＥＴ単位セル回路３７６との間の、および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路３７８と第ＮのＦＥＴ単位セル回路３８０との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路３７４〜３８０の数Ｎは、１よりも大きい任意の偶数であり得る。スイッチスタックデバイス３７２は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００８２】
[00107]ＦＥＴ単位セル回路３７４〜３８０は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路３７４〜３８０は従来のタイプのものであり得る。
【００８３】
[00108]ＦＥＴ単位セル回路３７４〜３８０の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路３８２に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路３８２はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス３７２を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路３８２は、１つまたは複数のバイアス電圧のソースにも接続される。
【００８４】
[00109]ＦＥＴ単位セル回路３７４〜３８０の各々のセルボディノードは、以下の様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路３８４に接続される。ボディバイアスネットワークフィルタ回路３８４は、共通ノード３９４に関して互いに並列のＮ個のボディバイアスネットワーク抵抗３８６〜３９２を含む。すなわち、ボディバイアスネットワーク抵抗３８６〜３９２の各々は、共通ノード３９４に接続される。ボディバイアスネットワーク抵抗３８６〜３９２の各々は、ＦＥＴ単位セル回路３７４〜３８０のうちの１つに対応し、ＦＥＴ単位セル回路３７４〜３８０のうちのその対応する１つのセルボディノードに接続される。したがって、ボディバイアスネットワーク抵抗３８６〜３９２の各々は、ＦＥＴ単位セル回路３７４〜３８０のうちのそれの対応する１つのセルボディノードと、共通ノード３９４との間に接続される。
【００８５】
[00110]ボディバイアスネットワークフィルタキャパシタンス３９６は、第（Ｎ／２）のＦＥＴ単位セル回路３７６と第（（Ｎ／２）＋１）のＦＥＴ単位セル回路３７８との間のドレインソース接続によって定義される中間ノード３９８に接続される。ボディバイアスネットワークフィルタキャパシタンス３９６は、中間ノード３９８と共通ノード３９４との間に接続される。したがって、ボディバイアスネットワークフィルタキャパシタンス３９６は、共通ノード３９４を介して、中間ノード３９８と、ＦＥＴ単位セル回路３７４〜３８０の各々のセルボディノードとの間に結合される。共通ノード３９４は、共通抵抗４００を介して、ボディバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードに結合される。
【００８６】
[00111]ボディバイアスネットワークフィルタキャパシタンス３９６は、ＦＥＴ単位セル回路３７４〜３８０の各々のセルボディノード電圧をフィルタ処理するＣベースフィルタを定義する。したがって、このＣベースボディバイアスネットワークフィルタ回路３８４は、スイッチスタックデバイス３７２の線形動作を促進する。
【００８７】
[00112]図１４に示されているように、第１２の例示的な実施形態では、スイッチスタックデバイス４０２は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路４０４〜第ＮのＦＥＴ単位セル回路４１０を含む。図１４に示されている実施形態では、ＦＥＴ単位セル回路４０４〜４１０の総数Ｎは偶数である。したがって、ＦＥＴ単位セル回路４０４〜４１０の総数Ｎの半分（またはＮ／２）は、第１のＦＥＴ単位セル回路４０４〜第（Ｎ／２）のＦＥＴ単位セル回路４０６からなり、ＦＥＴ単位セル回路４０４〜４１０の総数Ｎの他方の半分（またはＮ／２）は、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４０８〜第ＮのＦＥＴ単位セル回路４１０からなる。言い換えれば、第（Ｎ／２）のＦＥＴ単位セル回路４０６および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４０８は、チェーンの中央にある連続するＦＥＴ単位セル回路のペアである。明快のために図示されていない、第１のＦＥＴ単位セル回路４０４と第（Ｎ／２）のＦＥＴ単位セル回路４０６との間の、および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４０８と第ＮのＦＥＴ単位セル回路４１０との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路４０４〜４１０の数Ｎは、１よりも大きい任意の偶数であり得る。
【００８８】
[00113]ＦＥＴ単位セル回路４０４〜４１０は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路４０４〜４１０は従来のタイプのものであり得る。スイッチスタックデバイス４０２は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００８９】
[00114]ＦＥＴ単位セル回路４０４〜４１０の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路４１２に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路４１２はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス４０２を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路４１２は、１つまたは複数のバイアス電圧のソースにも接続される。
【００９０】
[00115]ＦＥＴ単位セル回路４０４〜４１０の各々のセルボディノードは、以下の様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路４１４に接続される。ボディバイアスネットワークフィルタ回路４１４は、共通ノード４２４に関して互いに並列のＮ個のボディバイアスネットワーク抵抗４１６〜４２２を含む。すなわち、ボディバイアスネットワーク抵抗４１６〜４２２の各々は、共通ノード４２４に接続される。ボディバイアスネットワークフィルタ抵抗４１６〜４２２の各々は、ＦＥＴ単位セル回路４０４〜４１０のうちの１つに対応し、ＦＥＴ単位セル回路４０４〜４１０のうちのその対応する１つのセルボディノードに接続される。したがって、ボディバイアスネットワーク抵抗４１６〜４２２の各々は、ＦＥＴ単位セル回路４０４〜４１０のうちのそれの対応する１つのセルボディノードと、共通ノード４２４との間に接続される。
【００９１】
[00116]ボディバイアスネットワークフィルタ回路４１４はまた、ボディバイアスネットワークフィルタキャパシタンス４２６とボディバイアスネットワークフィルタ共通抵抗４３０とを含む。ボディバイアスネットワークフィルタキャパシタンス４２６は、第（Ｎ／２）のＦＥＴ単位セル回路４０６と第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４０８との間のドレインソース接続によって定義される中間ノード４２８に接続される。ボディバイアスネットワークフィルタキャパシタンス４２６は、ボディバイアスネットワークフィルタ共通抵抗４３０を介して、共通ノード４２４に結合される。したがって、ボディバイアスネットワークフィルタキャパシタンス４２６およびボディバイアスネットワークフィルタ共通抵抗４３０は、互いに直列であり、共通ノード４２４を介して、中間ノード４２８と、ＦＥＴ単位セル回路４０４〜４１０の各々のセルボディノードとの間に結合される。共通抵抗４３２は、ボディバイアスネットワークフィルタキャパシタンス４２６とボディバイアスネットワークフィルタ共通抵抗４３０との間のノード４３４にボディバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード４２４は、抵抗４３０および抵抗４３２を介して、Ｖ＿ＢＩＡＳノードに結合される。
【００９２】
[00117]ボディバイアスネットワークフィルタキャパシタンス４２６およびボディバイアスネットワークフィルタ共通抵抗４３０は、一緒に、ＦＥＴ単位セル回路４０４〜４１０の各々のセルボディノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースボディバイアスネットワークフィルタ回路４１４は、したがって、スイッチスタックデバイス４０２の線形動作を促進する。
【００９３】
[00118]図１５に示されているように、第１３の例示的な実施形態では、スイッチスタックデバイス４３６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路４３８〜第ＮのＦＥＴ単位セル回路４４６を含む。したがって、チェーンは、第２のＦＥＴ単位セル回路４４０のセルドレインノードに接続された第１のＦＥＴ単位セル回路４３８のセルソースノードから始まり、第ＮのＦＥＴ単位セル回路４４６のセルドレインノードに接続された第（Ｎ−１）のＦＥＴ単位セル回路４４４のセルソースノードまで続く。図１５に示されている実施形態では、ＦＥＴ単位セル回路４３８〜４４６の総数Ｎは奇数である。したがって、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２は、チェーンの中央にある。明快のために図示されていない、第２のＦＥＴ単位セル回路４４０と第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２との間の、および第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２と第（Ｎ−１）のＦＥＴ単位セル回路４４４との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路４３８〜４４６の数Ｎは、１よりも大きい任意の奇数であり得る。スイッチスタックデバイス４３６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【００９４】
[00119]ＦＥＴ単位セル回路４３８〜４４６は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路４３８〜４４６は従来のタイプのものであり得る。
【００９５】
[00120]ＦＥＴ単位セル回路４３８〜４４６の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路４４８に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路４４８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス４３６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路４４８は、１つまたは複数のバイアス電圧のソースにも接続される。
【００９６】
[00121]ＦＥＴ単位セル回路４３８〜４４６の各々のセルボディノードは、以下の様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路４５０に接続される。ボディバイアスネットワークフィルタ回路４５０は、共通ノード４６２に関して互いに並列のＮ個のボディバイアスネットワーク抵抗４５２〜４６０を含む。すなわち、ボディバイアスネットワーク抵抗４５２〜４６０の各々は、共通ノード４６２に接続される。ボディバイアスネットワーク抵抗４５２〜４６０の各々は、ＦＥＴ単位セル回路４３８〜４４６のうちの１つに対応し、ＦＥＴ単位セル回路４３８〜４４６のうちのその対応する１つのセルボディノードに接続される。したがって、第１のボディバイアスネットワーク抵抗４５２は、第１のＦＥＴ単位セル回路４３８のセルボディノードに接続され、第２のボディバイアスネットワーク抵抗４５４は、第２のＦＥＴ単位セル回路４４０のセルボディノードに接続され、以下、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２のセルボディノードに接続された第（（Ｎ＋１）／２）のボディバイアスネットワーク抵抗４５６まで同様であり、以下、ＦＥＴ単位セル回路４４４のセルボディノードに接続された第（Ｎ−１）のボディバイアス抵抗４５８まで同様であり、最後に、第ＮのＦＥＴ単位セル回路４４６のセルボディノードに接続された第Ｎのボディバイアスネットワーク抵抗４６０である。ボディバイアスネットワーク抵抗４５２〜４６０の各々は、ＦＥＴ単位セル回路４３８〜４４６のうちのそれの対応する１つのセルボディノードと、共通ノード４６２との間に接続される。
【００９７】
[00122]ボディバイアスネットワークフィルタ回路４５０はまた、互いに直列に接続されたＮ＋１個のドレインソース抵抗４６４〜４７４を含む。ドレインソース抵抗４６４〜４７４の各々は、ＦＥＴ単位セル回路４３８〜４４６のうちの１つに対応し、ＦＥＴ単位セル回路４３８〜４４６のうちのそれの対応する１つのセルドレインノードとセルソースノードとの間に接続される。したがって、第１のドレインソース抵抗４６４は、ＦＥＴ単位セル回路４３８のセルドレインノードとセルソースノードとの間に接続され、第２のドレインソース抵抗４６６は、第２のＦＥＴ単位セル回路４４０のセルドレインノードとセルソースノードとの間に接続され、以下、第（Ｎ−１）のＦＥＴ単位セル回路４４４のセルドレインノードとセルソースノードとの間に接続された第Ｎのドレインソース抵抗４７２まで同様であり、最後に、第ＮのＦＥＴ単位セル回路４４６のセルドレインノードとセルソースノードとの間に接続された第（Ｎ＋１）のドレインソース抵抗４７４である。この実施形態では、中間ノード４７６（すなわち、仮想ノードＶ）は、第（（Ｎ＋１）／２）のドレインソース抵抗４６８と第（（Ｎ＋１）／２＋１）のドレインソース抵抗４７０との間に定義される。第（（Ｎ＋１）／２）のドレインソース抵抗４６８および第（（Ｎ＋１）／２＋１）のドレインソース抵抗４７０は、互いに直列であり、チェーンの中央の第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２のセルドレインノードとセルソースノードとの間に接続される。第（（Ｎ＋１）／２）のドレインソース抵抗４６８および第（（Ｎ＋１）／２＋１）のドレインソース抵抗４７０は、両方とも、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２に対応する。言い換えれば、直列のドレインソース抵抗４６８およびドレインソース抵抗４７０によって接続された第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２のセルドレインノードおよびセルソースノードを除いて、各対応するＦＥＴ単位セル回路のセルドレインノードとセルソースノードとの間に、単一のドレインソース抵抗のみが接続される。中間ノード４７６も、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路４４２のセルドレインノードとセルソースノードとの間にあることに留意されたい。また、中間ノード４７６は、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第１の直列接続グループ４６４〜４６８と、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第２の直列接続グループ４７０〜４７４との間にあることに留意されたい。
【００９８】
[00123]ボディバイアスネットワークフィルタ回路４５０はまた、ボディバイアスネットワークフィルタキャパシタンス４７８とボディバイアスネットワークフィルタ共通抵抗４８０とを含む。ボディバイアスネットワークフィルタキャパシタンス４７８は、中間ノード４７６に接続され、ボディバイアスネットワークフィルタ共通抵抗４８０を介して、共通ノード４６２に結合される。したがって、ボディバイアスネットワークフィルタキャパシタンス４７８およびボディバイアスネットワークフィルタ共通抵抗４８０は、互いに直列であり、共通ノード４７６を介して、中間ノード４７６と、ＦＥＴ単位セル回路４３８〜４４６の各々のセルボディノードとの間に結合される。共通抵抗４８２は、ボディバイアスネットワークフィルタキャパシタンス４７８とボディバイアスネットワークフィルタ共通抵抗４８０との間のノード４８４にボディバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード４６２は、抵抗４８０および抵抗４８２を介して、Ｖ＿ＢＩＡＳノードに結合される。
【００９９】
[00124]ボディバイアスネットワークフィルタキャパシタンス４７８およびボディバイアスネットワークフィルタ共通抵抗４８０は、一緒に、ＦＥＴ単位セル回路４３８〜４４６の各々のセルボディノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースボディバイアスネットワークフィルタ回路４５０は、したがって、スイッチスタックデバイス４３６の線形動作を促進する。
【０１００】
[00125]図１６に示されているように、第１４の例示的な実施形態では、スイッチスタックデバイス４８６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路４８８〜第ＮのＦＥＴ単位セル回路４９６を含む。図１６に示されている実施形態では、ＦＥＴ単位セル回路４８８〜４９６の総数Ｎは偶数である。したがって、ＦＥＴ単位セル回路４８８〜４９６の総数Ｎの半分（またはＮ／２）は、第１のＦＥＴ単位セル回路４８８、第２のＦＥＴ単位セル回路４９０など〜第（Ｎ／２）のＦＥＴ単位セル回路４９２からなり、ＦＥＴ単位セル回路４８８〜４９６の総数Ｎの他方の半分（またはＮ／２）は、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４９４〜第ＮのＦＥＴ単位セル回路４９６からなる。言い換えれば、第（Ｎ／２）のＦＥＴ単位セル回路４９２および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４９４は、チェーンの中央にある連続するＦＥＴ単位セル回路のペアである。中間ノード４９８は、第（Ｎ／２）のＦＥＴ単位セル回路４９２のセルソースノードと、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４９４のセルドレインノードとの間のドレインソース接続によって定義される。明快のために図示されていない、第２のＦＥＴ単位セル回路４９０と第（Ｎ／２）のＦＥＴ単位セル回路４９２との間の、および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４９４と第ＮのＦＥＴ単位セル回路４９６との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路４８８〜４９６の数Ｎは、１よりも大きい任意の偶数であり得る。スイッチスタックデバイス４８６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１０１】
[00126]ＦＥＴ単位セル回路４８８〜４９６は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路４８８〜４９６は従来のタイプのものであり得る。
【０１０２】
[00127]ＦＥＴ単位セル回路４８８〜４９６の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路５００に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路５００はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス４８６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路４８６は、１つまたは複数のバイアス電圧のソースにも接続される。
【０１０３】
[00128]ＦＥＴ単位セル回路４８８〜４９６の各々のセルボディノードは、以下の様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路５０２に接続される。ボディバイアスネットワークフィルタ回路５０２は、互いに直列のＮ個のボディバイアスネットワーク抵抗５０４〜５１０を含む。ボディバイアスネットワーク抵抗５０４〜５１０の各々は、チェーン中の連続するＦＥＴ単位セル回路のペアのボディノード間に結合される。たとえば、第１のボディバイアスネットワーク抵抗５０４は、第１のＦＥＴ単位セル回路４８８のセルボディノードと第２のＦＥＴ単位セル回路４９０のセルボディノードとの間に接続される。この実施形態では、共通ノード５１２（すなわち、仮想ノードＶ）は、第（Ｎ／２）のボディバイアスネットワーク抵抗５０６と第（（Ｎ／２）＋１）のボディバイアスネットワーク抵抗５０８との間に定義される。第（Ｎ／２）のボディバイアスネットワーク抵抗５０６および第（（Ｎ／２）＋１）のボディバイアスネットワーク抵抗５０８は、互いに直列であり、第（Ｎ／２）のＦＥＴ単位セル回路４９２のセルボディノードと、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４９４のセルボディノードとの間に接続される。直列のボディバイアスネットワーク抵抗５０６およびボディバイアスネットワーク抵抗５０８によって接続された、第（Ｎ／２）のＦＥＴ単位セル回路４９２および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路４９４からなる連続するＦＥＴ単位回路セルペアを除いて、各連続するＦＥＴ単位セル回路ペア間に、単一のボディバイアスネットワーク抵抗のみが接続される。共通ノード５１２は、ボディバイアスネットワーク抵抗のうちのＮ／２個の第１の直列接続グループ５０４〜５０６と、ボディバイアスネットワーク抵抗のうちのＮ／２個の第２の直列接続グループ５０８〜５１０との間にあることに留意されたい。
【０１０４】
[00129]ボディバイアスネットワークフィルタ回路５０２はまた、ボディバイアスネットワークフィルタキャパシタンス５１４とボディバイアスネットワーク共通抵抗５１６とを含む。ボディバイアスネットワークフィルタキャパシタンス５１４は、ボディバイアスネットワークフィルタ共通抵抗５１６を介して、中間ノード４９８と共通ノード５１２との間に結合される。したがって、ボディバイアスネットワークフィルタキャパシタンス５１４およびボディバイアスネットワーク共通抵抗５１６は、互いに直列であり、共通ノード５１２を介して、中間ノード４９８と、ＦＥＴ単位セル回路４８８〜４９６の各々のセルボディノードとの間に結合される。共通抵抗５１８は、ボディバイアスネットワークフィルタキャパシタンス５１４とボディバイアスネットワーク共通抵抗５１６との間のノード５２０にボディバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード５１２は、抵抗５１６および抵抗５１８を介して、Ｖ＿ＢＩＡＳノードに結合される。
【０１０５】
[00130]ボディバイアスネットワークフィルタキャパシタンス５１４およびボディバイアスネットワーク共通抵抗５１６は、一緒に、ＦＥＴ単位セル回路４８８〜４９６の各々のセルボディノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースボディバイアスネットワークフィルタ回路５０２は、したがって、スイッチスタックデバイス４８６の線形動作を促進する。
【０１０６】
[00131]図１７に示されているように、第１５の例示的な実施形態では、スイッチスタックデバイス５２２は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路５２４〜第ＮのＦＥＴ単位セル回路５３２を含む。したがって、チェーンは、第２のＦＥＴ単位セル回路５２６のセルドレインノードに接続された第１のＦＥＴ単位セル回路５２４のセルソースノードから始まり、第ＮのＦＥＴ単位セル回路５３２のセルドレインノードに接続された第（Ｎ−１）のＦＥＴ単位セル回路５３０のセルソースノードまで続く。図１７に示されている実施形態では、ＦＥＴ単位セル回路５２４〜５３２の総数Ｎは奇数である。したがって、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８は、チェーンの中央にある。明快のために図示されていない、第２のＦＥＴ単位セル回路５２６と第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８との間の、および第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８と第（Ｎ−１）のＦＥＴ単位セル回路５３０との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路５２４〜５３２の数Ｎは、１よりも大きい任意の奇数であり得る。スイッチスタックデバイス５２２は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１０７】
[00132]ＦＥＴ単位セル回路５２４〜５３２は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路５２４〜５３２は従来のタイプのものであり得る。
【０１０８】
[00133]ＦＥＴ単位セル回路５２４〜５３２の各々のセルゲートノードは、図１８〜図２２に関して以下で説明する様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路５３４に接続される。しかしながら、他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルゲートノードは、フィルタ処理を行わないものなど、他のタイプのゲートバイアスネットワークに接続され得る。ゲートバイアスネットワークフィルタ回路５３４はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス５２２を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。図示されていないが、ゲートバイアスネットワークフィルタ回路５３４は、１つまたは複数のバイアス電圧のソースにも接続される。
【０１０９】
[00134]ＦＥＴ単位セル回路５２４〜５３２の各々のセルボディノードは、以下の様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路５３６に接続される。ボディバイアスネットワークフィルタ回路５３６は、互いに直列のＮ個のボディバイアスネットワーク抵抗５３８〜５４０を含む。ボディバイアスネットワーク抵抗５３８〜５４０の各々は、チェーン中の連続するＦＥＴ単位セル回路のペアのボディノード間に結合される。たとえば、第１のボディバイアスネットワーク抵抗５３８は、第１のＦＥＴ単位セル回路５２４のセルボディノードと、第２のＦＥＴ単位セル回路５２６のセルボディノードとの間に接続され、第Ｎのボディバイアスネットワーク抵抗５４０は、第（Ｎ−１）のＦＥＴ単位セル回路５３０のセルボディノードと、第ＮのＦＥＴ単位セル回路５３２のセルボディノードとの間に接続される。この実施形態では、共通ノード５４２は、チェーンの中央の第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８のセルボディノードによって定義される。共通ノード５４２は、したがって、ボディバイアスネットワーク抵抗のうちの（Ｎ−１）／２個の第１の直列接続グループと、ボディバイアスネットワーク抵抗のうちの（Ｎ−１）／２個の第２の直列接続グループとの間にある。
【０１１０】
[00135]ボディバイアスネットワークフィルタ回路５３６はまた、互いに直列に接続されたＮ＋１個のドレインソース抵抗５４４〜５５４を含む。ドレインソース抵抗５４４〜５５４の各々は、ＦＥＴ単位セル回路５２４〜５３２のうちの１つに対応し、ＦＥＴ単位セル回路５２４〜５３２のうちのそれの対応する１つのセルドレインノードとセルソースノードとの間に接続される。したがって、たとえば、第１のドレインソース抵抗５４４は、ＦＥＴ単位セル回路５２４のセルドレインノードとセルソースノードとの間に接続され、第２のドレインソース抵抗５４６は、第２のＦＥＴ単位セル回路５２６のセルドレインノードとセルソースノードとの間に接続され、以下、第（Ｎ−１）のＦＥＴ単位セル回路５３０のセルドレインノードとセルソースノードとの間に接続された第Ｎのドレインソース抵抗５５２まで同様であり、最後に、第ＮのＦＥＴ単位セル回路５３２のセルドレインノードとセルソースノードとの間に接続された第（Ｎ＋１）のドレインソース抵抗５５４である。この実施形態では、中間ノード５５６（すなわち、仮想ノードＶ）は、第（（Ｎ＋１）／２）のドレインソース抵抗５４８と第（（Ｎ＋１）／２）＋１）のドレインソース抵抗５５０との間に定義される。第（（Ｎ＋１）／２）のドレインソース抵抗５４８および第（（Ｎ＋１）／２）＋１）のドレインソース抵抗５５０は、互いに直列であり、チェーンの中央の第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８のセルドレインノードとセルソースノードとの間に接続される。第（Ｎ／２）のドレインソース抵抗５４８および第（（Ｎ＋１）／２）＋１）のドレインソース抵抗５５０は、両方とも、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８に対応する。言い換えれば、直列のドレインソース抵抗５４８およびドレインソース抵抗５５０によって接続されたＦＥＴ単位セル回路５２８のセルドレインノードおよびセルソースノードを除いて、各対応するＦＥＴ単位セル回路のセルドレインノードとセルソースノードとの間に、単一のドレインソース抵抗のみが接続される。中間ノード５５６も、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８のセルドレインノードとセルソースノードとの間にあることに留意されたい。また、中間ノード５５６は、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第１の直列接続グループ５４４〜５４８と、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第２の直列接続グループ５５０〜５５４との間にあることに留意されたい。
【０１１１】
[00136]ボディバイアスネットワークフィルタ回路５３６はまた、ボディバイアスネットワークフィルタキャパシタンス５５８とボディバイアスネットワーク共通抵抗５６０とを含む。ボディバイアスネットワークフィルタキャパシタンス５５８は、中間ノード５５６に接続され、ボディバイアスネットワーク共通抵抗５６０を介して、共通ノード５４２に結合される。したがって、ボディバイアスネットワークフィルタキャパシタンス５５８およびボディバイアスネットワークフィルタ共通抵抗５６０は、互いに直列であり、共通ノード５４２を介して、中間ノード５５６と、ＦＥＴ単位セル回路５２４〜５３２の各々のセルボディノードとの間に結合される。共通抵抗５６２は、ボディバイアスネットワークフィルタキャパシタンス５５８とボディバイアスネットワーク共通抵抗５６０との間のノード５６４にボディバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード５４２は、抵抗５６０および抵抗５６２を介して、Ｖ＿ＢＩＡＳノードに結合される。
【０１１２】
[00137]ボディバイアスネットワークフィルタキャパシタンス５５８およびボディバイアスネットワークフィルタ共通抵抗５６０は、一緒に、ＦＥＴ単位セル回路５２４〜５３２の各々のセルボディノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースボディバイアスネットワークフィルタ回路５３６は、したがって、スイッチスタックデバイス５２２の線形動作を促進する。
【０１１３】
[00138]図１８に示されているように、第１６の例示的な実施形態では、スイッチスタックデバイス５６６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路５６８〜第ＮのＦＥＴ単位セル回路５７４を含む。図１８に示されている実施形態では、ＦＥＴ単位セル回路５６８〜５７４の総数Ｎは偶数である。したがって、ＦＥＴ単位セル回路５６８〜５７４の総数Ｎの半分（またはＮ／２）は、第１のＦＥＴ単位セル回路５６８〜第（Ｎ／２）のＦＥＴ単位セル回路５７０からなり、ＦＥＴ単位セル回路５６８〜５７４の総数Ｎの他方の半分（またはＮ／２）は、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路５７２〜第ＮのＦＥＴ単位セル回路５７４からなる。言い換えれば、第（Ｎ／２）のＦＥＴ単位セル回路５７０および第（Ｎ／２）＋１）のＦＥＴ単位セル回路５７２は、チェーンの中央にある連続するＦＥＴ単位セル回路のペアである。明快のために図示されていない、第１のＦＥＴ単位セル回路５６８と第（Ｎ／２）のＦＥＴ単位セル回路５７０との間の、および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路５７２と第ＮのＦＥＴ単位セル回路５７４との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路５６８〜５７４の数Ｎは、１よりも大きい任意の偶数であり得る。
【０１１４】
[00139]ＦＥＴ単位セル回路５６８〜５７４は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路５６８〜５７４は従来のタイプのものであり得る。スイッチスタックデバイス５６６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１１５】
[00140]ＦＥＴ単位セル回路５６８〜５７４の各々のセルボディノードは、図１３〜図１７に関して上記で説明した様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路５７６に接続される。すなわち、ボディバイアスネットワークフィルタ回路５７６は、上記で説明したボディバイアスネットワークフィルタ回路３８４、４１４、４５０、５０２および５３６のいずれかを備えることができる。さらに他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。
【０１１６】
[00141]ＦＥＴ単位セル回路５６８〜５７４の各々のセルゲートノードは、以下の様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路５７８に接続される。ゲートバイアスネットワークフィルタ回路５７８は、共通ノード５８８に関して互いに並列のＮ個のゲートバイアスネットワーク抵抗５８０〜５８６を含む。すなわち、ゲートバイアスネットワーク抵抗５８０〜５８６の各々は、共通ノード５８８に接続される。ゲートバイアスネットワーク抵抗５８０〜５８６の各々は、ＦＥＴ単位セル回路５６８〜５７４のうちの１つに対応し、ＦＥＴ単位セル回路５６８〜５７４のうちのその対応する１つのセルゲートノードに接続される。したがって、ゲートバイアスネットワーク抵抗５８０〜５８６の各々は、ＦＥＴ単位セル回路５６８〜５７４のうちのそれの対応する１つのセルゲートノードと、共通ノード５８８との間に接続される。
【０１１７】
[00142]ゲートバイアスネットワークフィルタキャパシタンス５９０は、第（Ｎ／２）のＦＥＴ単位セル回路５７０と第（（Ｎ／２）＋１）のＦＥＴ単位セル回路５７２との間のドレインソース接続によって定義される中間ノード５９２に接続される。ゲートバイアスネットワークフィルタキャパシタンス５９０は、中間ノード５９２と共通ノード５８８との間に接続される。したがって、ゲートバイアスネットワークフィルタキャパシタンス５９０は、共通ノード５８８を介して、中間ノード５９２と、ＦＥＴ単位セル回路５６８〜５７４の各々のセルゲートノードとの間に結合される。共通ノード５８８は、共通抵抗５９４を介して、ゲートバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードに結合される。
【０１１８】
[00143]ゲートバイアスネットワークフィルタ回路５７８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス５６６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。
【０１１９】
[00144]ゲートバイアスネットワークフィルタキャパシタンス５９０は、ＦＥＴ単位セル回路５６８〜５７４の各々のセルゲートノード電圧をフィルタ処理するキャパシタンスベースまたはＣベースフィルタを定義する。したがって、このＣベースゲートバイアスネットワークフィルタ回路５７８は、スイッチスタックデバイス５６６の線形動作を促進する。
【０１２０】
[00145]図１９に示されているように、第１７の例示的な実施形態では、スイッチスタックデバイス５９６は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路５９８〜第ＮのＦＥＴ単位セル回路６０４を含む。図１９に示されている実施形態では、ＦＥＴ単位セル回路５９８〜６０４の総数Ｎは偶数である。したがって、ＦＥＴ単位セル回路５９８〜６０４の総数Ｎの半分（またはＮ／２）は、第１のＦＥＴ単位セル回路５９８〜第（Ｎ／２）のＦＥＴ単位セル回路６００からなり、ＦＥＴ単位セル回路５９８〜６０４の総数Ｎの他方の半分（またはＮ／２）は、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６０２〜第ＮのＦＥＴ単位セル回路６０４からなる。言い換えれば、第（Ｎ／２）のＦＥＴ単位セル回路６００および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６０２は、チェーンの中央にある連続するＦＥＴ単位セル回路のペアである。明快のために図示されていない、第１のＦＥＴ単位セル回路５９８と第（Ｎ／２）のＦＥＴ単位セル回路６００との間の、および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６０２と第ＮのＦＥＴ単位セル回路６０４との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路５９８〜６０４の数Ｎは、１よりも大きい任意の偶数であり得る。スイッチスタックデバイス５９６は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１２１】
[00146]ＦＥＴ単位セル回路５９８〜６０４は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路５９８〜６０４は従来のタイプのものであり得る。
【０１２２】
[00147]ＦＥＴ単位セル回路５９８〜６０４の各々のセルボディノードは、図１３〜図１７に関して上記で説明した様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路６０６に接続される。すなわち、ボディバイアスネットワークフィルタ回路６０８は、上記で説明したボディバイアスネットワークフィルタ回路３８４、４１４、４５０、５０２および５３６のいずれかを備えることができる。さらに他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。
【０１２３】
[00148]ＦＥＴ単位セル回路５９８〜６０４の各々のセルゲートノードは、以下の様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路６０８に接続される。ゲートバイアスネットワークフィルタ回路６０８は、共通ノード６１８に関して互いに並列のＮ個のゲートバイアスネットワーク抵抗６１０〜６１６を含む。すなわち、ゲートバイアスネットワーク抵抗６１０〜６１６の各々は、共通ノード６１８に接続される。ゲートバイアスネットワーク抵抗６１０〜６１６の各々は、ＦＥＴ単位セル回路５９８〜６０４のうちの１つに対応し、ＦＥＴ単位セル回路５９８〜６０４のうちのその対応する１つのセルゲートノードに接続される。したがって、ゲートバイアスネットワーク抵抗６１０〜６１６の各々は、ＦＥＴ単位セル回路５９８〜６０４のうちのそれの対応する１つのセルゲートノードと、共通ノード６１８との間に接続される。
【０１２４】
[00149]ゲートバイアスネットワークフィルタ回路６０８はまた、ゲートバイアスネットワークフィルタキャパシタンス６２０とゲートバイアスネットワーク共通抵抗６２２とを含む。ゲートバイアスネットワークフィルタキャパシタンス６２０は、第（Ｎ／２）のＦＥＴ単位セル回路６００と第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６０２との間のドレインソース接続によって定義される中間ノード６２４に接続される。ゲートバイアスネットワークフィルタキャパシタンス６２０は、ゲートバイアスネットワークフィルタ共通抵抗６２２を介して、共通ノード６１８に結合される。したがって、ゲートバイアスネットワークフィルタキャパシタンス６２０およびゲートバイアスネットワーク共通抵抗６２２は、互いに直列であり、共通ノード６１８を介して、中間ノード６２４と、ＦＥＴ単位セル回路５９８〜６０４の各々のセルゲートノードとの間に結合される。共通抵抗６２６は、ゲートバイアスネットワークフィルタキャパシタンス６２０とゲートバイアスネットワーク共通抵抗６２２との間のノード６２８にゲートバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード６１８は、抵抗６２２および抵抗６２６を介して、Ｖ＿ＢＩＡＳノードに結合される。
【０１２５】
[00150]ゲートバイアスネットワークフィルタ回路６０８はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス５９６を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。
【０１２６】
[00151]ゲートバイアスネットワークフィルタキャパシタンス６２０およびゲートバイアスネットワークフィルタ共通抵抗６２２は、一緒に、ＦＥＴ単位セル回路５９８〜６０４の各々のセルボディノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースゲートバイアスネットワークフィルタ回路６０８は、したがって、スイッチスタックデバイス５９６の線形動作を促進する。
【０１２７】
[00152]図２０に示されているように、第１８の例示的な実施形態では、スイッチスタックデバイス６３０は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路６３２〜第ＮのＦＥＴ単位セル回路６４０を含む。したがって、チェーンは、第２のＦＥＴ単位セル回路６３４のセルドレインノードに接続された第１のＦＥＴ単位セル回路６３２のセルソースノードから始まり、第ＮのＦＥＴ単位セル回路６４０のセルドレインノードに接続された第（Ｎ−１）のＦＥＴ単位セル回路６３８のセルソースノードまで続く。図２０に示されている実施形態では、ＦＥＴ単位セル回路６３２〜６４０の総数Ｎは奇数である。したがって、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６は、チェーンの中央にある。明快のために図示されていない、第２のＦＥＴ単位セル回路６３４と第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６との間の、および第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６と第（Ｎ−１）のＦＥＴ単位セル回路６３８との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路６３２〜６４０の数Ｎは、１よりも大きい任意の奇数であり得る。スイッチスタックデバイス６３０は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１２８】
[00153]ＦＥＴ単位セル回路６３２〜６４０は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路６３２〜６４０は従来のタイプのものであり得る。
【０１２９】
[00154]ＦＥＴ単位セル回路４３８〜４４６の各々のセルボディは、図１３〜図１７に関して上記で説明した様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路６４２に接続される。すなわち、ボディバイアスネットワークフィルタ回路６４２は、上記で説明したボディバイアスネットワークフィルタ回路３８４、４１４、４５０、５０２および５３６のいずれかを備えることができる。さらに他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。
【０１３０】
[00155]ＦＥＴ単位セル回路６３２〜６４０の各々のセルゲートノードは、以下の様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路６４４に接続される。ゲートバイアスネットワークフィルタ回路６４４は、共通ノード６７６に関して互いに並列のＮ個のゲートバイアスネットワーク抵抗６４６〜６５４を含む。すなわち、ゲートバイアスネットワーク抵抗６４６〜６５４の各々は、共通ノード６７６に接続される。ゲートバイアスネットワーク抵抗６４６〜６５４の各々は、ＦＥＴ単位セル回路６３２〜６４０のうちの１つに対応し、ＦＥＴ単位セル回路６３２〜６４０のうちのその対応する１つのセルゲートノードに接続される。したがって、第１のゲートバイアスネットワーク抵抗６４６は、第１のＦＥＴ単位セル回路６３２のセルゲートノードに接続され、第２のゲートバイアスネットワーク抵抗６４８は、第２のＦＥＴ単位セル回路６３４のセルゲートノードに接続され、以下、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６のセルゲートノードに接続された第（（Ｎ＋１）／２）のゲートバイアスネットワーク抵抗６５０まで同様であり、以下、第（Ｎ−１）のＦＥＴ単位セル回路６３８のセルゲートノードに接続された第（Ｎ−１）のゲートバイアスネットワーク抵抗６５２まで同様であり、最後に、第ＮのＦＥＴ単位セル回路６４０のセルゲートノードに接続された第Ｎのゲートバイアスネットワーク抵抗６５４である。ゲートバイアスネットワーク抵抗６４６〜６５４の各々は、ＦＥＴ単位セル回路６３２〜６４０のうちのそれの対応する１つのセルゲートノードと、共通ノード６７６との間に接続される。
【０１３１】
[00156]ゲートバイアスネットワークフィルタ回路６４４はまた、互いに直列に接続されたＮ＋１個のドレインソース抵抗６５６〜６６６を含む。ドレインソース抵抗６５６〜６６６の各々は、ＦＥＴ単位セル回路６３２〜６４０のうちの１つに対応し、ＦＥＴ単位セル回路６３２〜６４０のうちのそれの対応する１つのセルドレインノードとセルソースノードとの間に接続される。したがって、第１のドレインソース抵抗６５６は、ＦＥＴ単位セル回路６３２のセルドレインノードとセルソースノードとの間に接続され、第２のドレインソース抵抗６５８は、第２のＦＥＴ単位セル回路６３４のセルドレインノードとセルソースノードとの間に接続され、以下、第（Ｎ−１）のＦＥＴ単位セル回路６３８のセルドレインノードとセルソースノードとの間に接続された第Ｎのドレインソース抵抗６６４まで同様であり、最後に、第ＮのＦＥＴ単位セル回路６４０のセルドレインノードとセルソースノードとの間に接続された第（Ｎ＋１）のドレインソース抵抗６６６である。この実施形態では、中間ノード６６８（すなわち、仮想ノードＶ）は、第（Ｎ／２）のドレインソース抵抗６６０と第（（Ｎ／２）＋１）のドレインソース抵抗６６２との間に定義される。第（Ｎ／２）のドレインソース抵抗６６０および第（（Ｎ／２）＋１）のドレインソース抵抗６６２は、互いに直列であり、チェーンの中央の第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６のセルドレインノードとセルソースノードとの間に接続される。第（Ｎ／２）のドレインソース抵抗６６０および第（（Ｎ＋１）／２＋１）のドレインソース抵抗６６２は、両方とも、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６に対応する。言い換えれば、直列のドレインソース抵抗６６０およびドレインソース抵抗６６２によって接続された第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６のセルドレインノードおよびセルソースノードを除いて、各対応するＦＥＴ単位セル回路のセルドレインノードとセルソースノードとの間に、単一のドレインソース抵抗のみが接続される。中間ノード６６８も、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路６３６のセルドレインノードとセルソースノードとの間にあることに留意されたい。また、中間ノード６６８は、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第１の直列接続グループ６５６〜６６０と、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第２の直列接続グループ６６２〜６６６との間にあることに留意されたい。
【０１３２】
[00157]ゲートバイアスネットワークフィルタ回路６４４はまた、ゲートバイアスネットワークフィルタキャパシタンス６７０とゲートバイアスネットワーク共通抵抗６７２とを含む。ゲートバイアスネットワークフィルタキャパシタンス６７０は、中間ノード６６８に接続され、ゲートバイアスネットワーク共通抵抗６７２を介して、共通ノード６５６に結合される。したがって、ゲートバイアスネットワークフィルタキャパシタンス６７０およびゲートバイアスネットワーク共通抵抗６７２は、互いに直列であり、共通ノード６５６を介して、中間ノード６６８と、ＦＥＴ単位セル回路６３２〜６４０の各々のセルゲートノードとの間に結合される。共通抵抗６７４は、ゲートバイアスネットワークフィルタキャパシタンス６７０とゲートバイアスネットワーク共通抵抗６７２との間のノード６７６にゲートバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード６５６は、抵抗６７２および抵抗６７４を介して、Ｖ＿ＢＩＡＳノードに結合される。
【０１３３】
[00158]ゲートバイアスネットワークフィルタ回路６４４はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス６３０を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。
【０１３４】
[00159]ゲートバイアスネットワークフィルタキャパシタンス６７０およびゲートバイアスネットワークフィルタ共通抵抗６７２は、一緒に、ＦＥＴ単位セル回路６３２〜６４０の各々のセルゲートノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースゲートバイアスネットワークフィルタ回路６４４は、したがって、スイッチスタックデバイス６３０の線形動作を促進する。
【０１３５】
[00160]図２１に示されているように、第１９の例示的な実施形態では、スイッチスタックデバイス６７８は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路６８０〜第ＮのＦＥＴ単位セル回路６８８を含む。図２１に示されている実施形態では、ＦＥＴ単位セル回路６８０〜６８８の総数Ｎは偶数である。したがって、ＦＥＴ単位セル回路６８０〜６８８の総数Ｎの半分（またはＮ／２）は、第１のＦＥＴ単位セル回路６８０、第２のＦＥＴ単位セル回路６８２など〜第（Ｎ／２）のＦＥＴ単位セル回路６８４からなり、ＦＥＴ単位セル回路６８０〜６８８の総数Ｎの他方の半分（またはＮ／２）は、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６８６〜第ＮのＦＥＴ単位セル回路６８８からなる。言い換えれば、第（Ｎ／２）のＦＥＴ単位セル回路６８４および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６８６は、チェーンの中央にある連続するＦＥＴ単位セル回路のペアである。中間ノード６９０は、第（Ｎ／２）のＦＥＴ単位セル回路６８４のセルソースノードと、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６８６のセルドレインノードとの間のドレインソース接続によって定義される。明快のために図示されていない、第２のＦＥＴ単位セル回路６８２と第（Ｎ／２）のＦＥＴ単位セル回路６８４との間の、および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６８６と第ＮのＦＥＴ単位セル回路６８８との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路６８０〜６８８の数Ｎは、１よりも大きい任意の偶数であり得る。スイッチスタックデバイス６７８は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１３６】
[00161]ＦＥＴ単位セル回路６８０〜６８８は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路６８０〜６８８は従来のタイプのものであり得る。
【０１３７】
[00162]ＦＥＴ単位セル回路６８０〜６８８の各々のセルボディノードは、図１３〜図１７に関して上記で説明した様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路６９２に接続される。すなわち、ボディバイアスネットワークフィルタ回路６９２は、上記で説明したボディバイアスネットワークフィルタ回路３８４、４１４、４５０、５０２および５３６のいずれかを備えることができる。さらに他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。
【０１３８】
[00163]ＦＥＴ単位セル回路６８０〜６８８の各々のセルゲートノードは、以下の様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路６９４に接続される。ゲートバイアスネットワークフィルタ回路６９４は、互いに直列のＮ個のゲートバイアスネットワーク抵抗６９６〜７０２を含む。ゲートバイアスネットワーク抵抗６９６〜７０２の各々は、チェーン中の連続するＦＥＴ単位セル回路のペアのセルゲートノード間に結合される。たとえば、第１のゲートバイアスネットワーク抵抗６９６は、第１のＦＥＴ単位セル回路６８０のセルゲートノードと第２のＦＥＴ単位セル回路６８２のセルゲートノードとの間に接続される。この実施形態では、共通ノード７０４（すなわち、仮想ノードＶ）は、第（Ｎ／２）のゲートバイアスネットワーク抵抗６９８と第（（Ｎ／２）＋１）のゲートバイアスネットワーク抵抗７００との間に定義される。第（Ｎ／２）のゲートバイアスネットワーク抵抗６９８および第（（Ｎ／２）＋１）のゲートバイアスネットワーク抵抗７００は、互いに直列であり、第（Ｎ／２）のＦＥＴ単位セル回路６８４のセルゲートノードと、第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６８６との間に接続される。直列のゲートバイアスネットワーク抵抗６９８およびゲートバイアスネットワーク抵抗７００によって接続された、第（Ｎ／２）のＦＥＴ単位セル回路６８４および第（（Ｎ／２）＋１）のＦＥＴ単位セル回路６８６からなる連続するＦＥＴ単位セル回路ペアを除いて、各連続するＦＥＴ単位セル回路ペア間に、単一のゲートバイアスネットワーク抵抗のみが接続される。共通ノード７０４は、ゲートバイアスネットワーク抵抗のうちのＮ／２個の第１の直列接続グループ６９６〜６９８と、ゲートバイアスネットワーク抵抗のうちのＮ／２個の第２の直列接続グループ７００〜７０２との間にあることに留意されたい。
【０１３９】
[00164]ゲートバイアスネットワークフィルタ回路６９４はまた、ゲートバイアスネットワークフィルタキャパシタンス７０６を含む。ゲートバイアスネットワークフィルタキャパシタンス７０６は、中間ノード６９０と共通ノード７０４との間に結合される。共通抵抗７０８は、抵抗６９８と抵抗７００との間の共通ノード７０４と、ゲートバイアスネットワークフィルタキャパシタンス７０６とにゲートバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。
【０１４０】
[00165]ゲートバイアスネットワークフィルタ回路６９４はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス６７８を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。
【０１４１】
[00166]ゲートバイアスネットワークフィルタキャパシタンス７０６および抵抗６９８および抵抗７００は、一緒に、ＦＥＴ単位セル回路６８０〜６８８の各々のセルゲートノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースゲートバイアスネットワークフィルタ回路６９４は、したがって、スイッチスタックデバイス６７８の線形動作を促進する。
【０１４２】
[00167]図２２に示されているように、第２０の例示的な実施形態では、スイッチスタックデバイス７１０は、他の実施形態に関して上記で説明したのと同じ様式でスタックまたはチェーントポロジーで接続された、第１のＦＥＴ単位セル回路７１２〜第ＮのＦＥＴ単位セル回路７２０を含む。したがって、チェーンは、第２のＦＥＴ単位セル回路７１４のセルドレインノードに接続された第１のＦＥＴ単位セル回路７１２のセルソースノードから始まり、第ＮのＦＥＴ単位セル回路７２０のセルドレインノードに接続された第（Ｎ−１）のＦＥＴ単位セル回路７１８のセルソースノードまで続く。図２２に示されている実施形態では、ＦＥＴ単位セル回路７１２〜７２０の総数Ｎは奇数である。したがって、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路７１６は、チェーンの中央にある。明快のために図示されていない、第２のＦＥＴ単位セル回路７１４と第（（Ｎ＋１）／２）のＦＥＴ単位セル回路７１６との間の、および第（（Ｎ＋１）／２）のＦＥＴ単位セル回路７１６と第（Ｎ−１）のＦＥＴ単位セル回路７１８との間のチェーン中のさらなるＦＥＴ単位セル回路が、省略記号（「．．．」）によって示されている。ＦＥＴ単位セル回路７１２〜７２０の数Ｎは、１よりも大きい任意の奇数であり得る。スイッチスタックデバイス７１０は、ＳＯＩ基板上か、または他の好適な様式で形成され得る。
【０１４３】
[00168]ＦＥＴ単位セル回路７１２〜７２０は、図３〜図１２に示されている実施形態に関して上記で説明した様々なタイプのいずれかのものであり得る。代替的に、ＦＥＴ単位セル回路７１２〜７２０は従来のタイプのものであり得る。
【０１４４】
[00169]ＦＥＴ単位セル回路７１２〜７２０の各々のセルボディノードは、図１３〜図１７に関して上記で説明した様式で、セルボディノードをバイアスし、ならびにフィルタ処理を行うボディバイアスネットワークフィルタ回路７２２に接続される。すなわち、ボディバイアスネットワークフィルタ回路７２２は、上記で説明したボディバイアスネットワークフィルタ回路３８４、４１４、４５０、５０２および５３６のいずれかを備えることができる。さらに他の実施形態（図示せず）では、そのようなＦＥＴ単位セル回路のセルボディノードは、フィルタ処理を行わないものなど、他のタイプのボディバイアスネットワークに接続され得る。
【０１４５】
[00170]ＦＥＴ単位セル回路７１２〜７２０の各々のセルゲートノードは、以下の様式で、セルゲートノードをバイアスし、ならびにフィルタ処理を行うゲートバイアスネットワークフィルタ回路７２４に接続される。ゲートバイアスネットワークフィルタ回路７２４は、互いに直列のＮ個のゲートバイアスネットワークフィルタ抵抗７２６〜７２８を含む。ゲートバイアスネットワーク抵抗７２６〜７２８の各々は、チェーン中の連続するＦＥＴ単位セル回路のペアのセルゲートノード間に結合される。たとえば、第１のゲートバイアスネットワーク抵抗７２６は、第１のＦＥＴ単位セル回路７１２のセルゲートノードと、第２のＦＥＴ単位セル回路７１４のセルゲートノードとの間に接続され、第Ｎのゲートバイアスネットワーク抵抗７２８は、第（Ｎ−１）のＦＥＴ単位セル回路７１８のセルゲートノードと、第ＮのＦＥＴ単位セル回路７２０のセルゲートノードとの間に接続される。この実施形態では、共通ノード７３０は、チェーンの中央の第（（Ｎ＋１）／２）のＦＥＴ単位セル回路７１６のセルゲートノードによって定義される。共通ノード７３０は、したがって、ゲートバイアスネットワーク抵抗のうちの（Ｎ−１）／２個の第１の直列接続グループと、ゲートバイアスネットワーク抵抗のうちの（Ｎ−１）／２個の第２の直列接続グループとの間にある。
【０１４６】
[00171]ゲートバイアスネットワークフィルタ回路７２４はまた、互いに直列に接続されたＮ＋１個のドレインソース抵抗７３２〜７４２を含む。ドレインソース抵抗７３２〜７４２の各々は、ＦＥＴ単位セル回路７１２〜７２０のうちの１つに対応し、ＦＥＴ単位セル回路７１２〜７２０のうちのそれの対応する１つのセルドレインノードとセルソースノードとの間に接続される。したがって、第１のドレインソース抵抗７３２は、第１のＦＥＴ単位セル回路７１２のセルドレインノードとセルソースノードとの間に接続され、第２のドレインソース抵抗７３４は、第２のＦＥＴ単位セル回路７１４のセルドレインノードとセルソースノードとの間に接続され、以下、第（Ｎ−１）のＦＥＴ単位セル回路７１８のセルドレインノードとセルソースノードとの間に接続された第Ｎのドレインソース抵抗７４０まで同様であり、最後に、第ＮのＦＥＴ単位セル回路７２０のセルドレインノードとセルソースノードとの間に接続された第（Ｎ＋１）のドレインソース抵抗７４２である。この実施形態では、中間ノード７４４（すなわち、仮想ノードＶ）は、第（Ｎ／２）のドレインソース抵抗７３６と第（（Ｎ／２）＋１）のドレインソース抵抗７３８との間に定義される。第（Ｎ／２）のドレインソース抵抗７３６および第（（Ｎ／２）＋１）のドレインソース抵抗７３８は、互いに直列であり、チェーンの中央の第（（Ｎ＋１）／２）のＦＥＴ単位セル回路５２８のセルドレインノードとセルソースノードとの間に接続される。第（Ｎ／２）のドレインソース抵抗７３６および第（（Ｎ／２）＋１）のドレインソース抵抗７３８は、両方とも、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路７１６に対応する。言い換えれば、直列のドレインソース抵抗７３６およびドレインソース抵抗７３８によって接続されたＦＥＴ単位セル回路７１６のセルドレインノードおよびセルソースノードを除いて、各対応するＦＥＴ単位セル回路のセルドレインノードとセルソースノードとの間に、単一のドレインソース抵抗のみが接続される。中間ノード７４４も、第（（Ｎ＋１）／２）のＦＥＴ単位セル回路７１６のセルドレインノードとセルソースノードとの間にあることに留意されたい。また、中間ノード７４４は、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第１の直列接続グループ７３２〜７３６と、ドレインソース抵抗のうちの（Ｎ＋１）／２個の第２の直列接続グループ７３８〜７４２との間にあることに留意されたい。
【０１４７】
[00172]ゲートバイアスネットワークフィルタ回路７２４はまた、ゲートバイアスネットワークフィルタキャパシタンス７４６とゲートバイアスネットワークフィルタ共通抵抗７４８とを含む。ゲートバイアスネットワークフィルタキャパシタンス７４６は、中間ノード７４４に接続され、ゲートバイアスネットワークフィルタ共通抵抗７４８を介して、共通ノード７３０に結合される。したがって、ゲートバイアスネットワークフィルタキャパシタンス７４６およびゲートバイアスネットワークフィルタ共通抵抗７４８は、互いに直列であり、共通ノード７３０を介して、中間ノード７４４と、ＦＥＴ単位セル回路７１２〜７２０の各々のセルゲートノードとの間に結合される。共通抵抗７５０は、ゲートバイアスネットワークフィルタキャパシタンス７４６とゲートバイアスネットワークフィルタ共通抵抗７４８との間のノード７５２にゲートバイアス電圧（「Ｖ＿ＢＩＡＳ」）ノードを結合する。したがって、共通ノード７３０は、抵抗７４８および抵抗７５０を介して、Ｖ＿ＢＩＡＳノードに結合される。
【０１４８】
[00173]ゲートバイアスネットワークフィルタ回路７２４はまた、他の実施形態に関して上記で説明した様式でスイッチスタックデバイス７１０を動作させるために使用され得る入力として、従来のスイッチ制御信号を受信する。
【０１４９】
[00174]ゲートバイアスネットワークフィルタキャパシタンス７４６およびゲートバイアスネットワークフィルタ共通抵抗７４８は、一緒に、ＦＥＴ単位セル回路７１２〜７２０の各々のセルゲートノード電圧をフィルタ処理するＲＣベースフィルタを定義する。このＲＣベースゲートバイアスネットワークフィルタ回路７２４は、したがって、スイッチスタックデバイス７１０の線形動作を促進する。
【０１５０】
[00175]上記の実施形態は、様々な方法で組み合わせられ得る。図２３に示されているように、スイッチスタックデバイス７５４は、従来のタイプのＦＥＴ単位セル回路が、図１９に関して上記で説明した並列抵抗タイプのゲートバイアスネットワークフィルタ回路７５６、および図１４に関して上記で説明した並列抵抗タイプのボディバイアスネットワークフィルタ回路７５８と組み合わせられた例を表す。スイッチスタックデバイス７５４は、図１３、図１４、図１６、図１８、図１９および図２１に関して上記で説明したのと同じ様式で接続された偶数個のＦＥＴ単位セル回路７６０〜７６２および７６４〜７６６を含む。ＦＥＴ単位セル回路７６０〜７６６の各々は、従来の構造のものであり、それぞれ、ＦＥＴ７６８〜７７０および７７２〜７７４と、それぞれ、ドレインソースバイアス抵抗７７６〜７７８および７８０〜７８２とを備える。ＦＥＴ単位セル回路７６０〜７６６の各々は、他の実施形態に関して上記で説明した様式で、ゲートバイアスネットワークフィルタ回路７５６およびボディバイアスネットワークフィルタ回路７５８に接続される。ゲートバイアスネットワークフィルタ回路７５６は、図１９に関して上記で説明したゲートバイアスネットワークフィルタ回路６０８と同等であるので、ゲートバイアスネットワークフィルタ回路７５６は、互いに並列のＮ個のゲートバイアスネットワーク抵抗７８４〜７８６および７８８〜７９０と、ゲートバイアスネットワークフィルタキャパシタンス７９２と、ゲートバイアスネットワークフィルタ共通抵抗７９４と、共通抵抗７９６とを含むことに留意されたい。ボディバイアスネットワークフィルタ回路７５８は、図１４に関して上記で説明したボディバイアスネットワークフィルタ回路４１４と同等であるので、ボディバイアスネットワークフィルタ回路７５８は、互いに並列のＮ個のボディバイアスネットワークフィルタ抵抗７９８〜８００および８０２〜８０４と、ボディバイアスネットワークフィルタキャパシタンス８０６と、ボディバイアスネットワークフィルタ共通抵抗８０８と、共通抵抗８１０とを含むことに留意されたい。
【０１５１】
[00176]図２４に示されているように、スイッチスタックデバイス８１２は、図４に関して上記で説明したタイプのＦＥＴ単位セル回路が、図１９に関して上記で説明した並列抵抗タイプのゲートバイアスネットワークフィルタ回路８１４、および図１６に関して上記で説明した直列抵抗タイプのボディバイアスネットワークフィルタ回路８１６と組み合わせられた例を表す。スイッチスタックデバイス８１２は、図１３、図１４、図１６、図１８、図１９および図２１に関して上記で説明したのと同じ様式で接続された偶数個のＦＥＴ単位セル回路８１８〜８２０および８２２〜８２４を含む。ＦＥＴ単位セル回路８１８〜８２４の各々は、図４に関して上記で説明したＦＥＴ単位セル回路６２〜６６と同等である。ＦＥＴ単位セル回路８１８〜８２４の各々は、他の実施形態に関して上記で説明した様式で、ゲートバイアスネットワークフィルタ回路８１４およびボディバイアスネットワークフィルタ回路８１６に接続される。ゲートバイアスネットワークフィルタ回路８１４は、図１９に関して上記で説明したゲートバイアスネットワークフィルタ回路６０８と同等であるので、ゲートバイアスネットワークフィルタ回路８１４は、互いに並列のＮ個のゲートバイアスネットワーク抵抗８２６〜８２８および８３０〜８３２と、ゲートバイアスネットワークフィルタキャパシタンス８３４と、ゲートバイアスネットワークフィルタ共通抵抗８３６と、共通抵抗８３８とを含むことに留意されたい。ボディバイアスネットワークフィルタ回路８１６は、図１６に関して上記で説明したボディバイアスネットワークフィルタ回路５０２と同等であるので、ボディバイアスネットワークフィルタ回路８１６は、互いに直列のＮ個のボディバイアスネットワーク抵抗８４０〜８４２および８４４〜８４６と、ボディバイアスネットワークフィルタキャパシタンス８４８と、ボディバイアスネットワークフィルタ共通抵抗８５０と、共通抵抗８５２とを含むことに留意されたい。
【０１５２】
[00177]図２５に示されているように、スイッチスタックデバイス８５４は、図８に関して上記で説明したタイプのＦＥＴ単位セル回路が、図２２に関して上記で説明した直列抵抗タイプのゲートバイアスネットワークフィルタ回路８５６、および図１４に関して上記で説明した並列抵抗タイプのボディバイアスネットワークフィルタ回路８５８と組み合わせられた例を表す。スイッチスタックデバイス８５４は、図１３、図１４、図１６、図１８、図１９および図２１に関して上記で説明したのと同じ様式で接続された偶数個のＦＥＴ単位セル回路８６０〜８６２および８６４〜８６６を含む。ＦＥＴ単位セル回路８６０〜８６６の各々は、図８に関して上記で説明したＦＥＴ単位セル回路１７４〜１７６と同等である。ＦＥＴ単位セル回路８６０〜８６６の各々は、他の実施形態に関して上記で説明した様式で、ゲートバイアスネットワークフィルタ回路８５６およびボディバイアスネットワークフィルタ回路８５８に接続される。ゲートバイアスネットワークフィルタ回路８５６は、図２２に関して上記で説明したゲートバイアスネットワークフィルタ回路７２４と同様であるので、ゲートバイアスネットワークフィルタ回路８５６は、互いに直列のＮ個のゲートバイアスネットワーク抵抗８６８〜８７０および８７２〜８７４と、ゲートバイアスネットワークフィルタキャパシタンス８７６と、ゲートバイアスネットワークフィルタ共通抵抗８７８と、共通抵抗８８０とを含むことに留意されたい。ボディバイアスネットワークフィルタ回路８５８は、図１４に関して上記で説明したボディバイアスネットワークフィルタ回路４１４と同等であるので、ボディバイアスネットワークフィルタ回路８５８は、互いに直列のＮ個のボディバイアスネットワーク抵抗８８２〜８８４および８８６〜８８８と、ボディバイアスネットワークフィルタキャパシタンス８９０と、ボディバイアスネットワークフィルタ共通抵抗８９２と、共通抵抗８９４とを含むことに留意されたい。
【０１５３】
[00178]図２６に示されているように、スイッチスタックデバイス８９６は、図１２に関して上記で説明したタイプのＦＥＴ単位セル回路が、図２２に関して上記で説明した直列抵抗タイプのゲートバイアスネットワークフィルタ回路８９８、および図１６に関して上記で説明した直列抵抗タイプのボディバイアスネットワークフィルタ回路９００と組み合わせられた例を表す。スイッチスタックデバイス８９６は、図１３、図１４、図１６、図１８、図１９および図２１に関して上記で説明したのと同じ様式で接続された偶数個のＦＥＴ単位セル回路９０２〜９０４および９０６〜９０８を含む。ＦＥＴ単位セル回路９０２〜９０８の各々は、図１２に関して上記で説明したＦＥＴ単位セル回路３０８〜３１０と同等である。ＦＥＴ単位セル回路９０２〜９０８の各々は、他の実施形態に関して上記で説明した様式で、ゲートバイアスネットワークフィルタ回路８９８およびボディバイアスネットワークフィルタ回路９００に接続される。ゲートバイアスネットワークフィルタ回路８９８は、図２２に関して上記で説明したゲートバイアスネットワークフィルタ回路７２４と同様であるので、ゲートバイアスネットワークフィルタ回路８９８は、互いに直列のＮ個のゲートバイアスネットワーク抵抗９１０〜９１２および９１４〜９１６と、ゲートバイアスネットワークフィルタキャパシタンス９１８と、ゲートバイアスネットワークフィルタ共通抵抗９２０と、抵抗９２２とを含むことに留意されたい。ボディバイアスネットワークフィルタ回路９００は、図１６に関して上記で説明したボディバイアスネットワークフィルタ回路５０２と同等であるので、ボディバイアスネットワークフィルタ回路９００は、互いに直列のＮ個のボディバイアスネットワーク抵抗９２４〜９２６および９２８〜９３０と、ボディバイアスネットワークフィルタキャパシタンス９３２と、ボディバイアスネットワークフィルタ共通抵抗９３４と、抵抗９３６とを含むことに留意されたい。
【０１５４】
[00179]図２３〜図２６に示されている例は、当業者が可能であると認識するであろう、上記で説明したタイプのＦＥＴ単位セル回路と、ゲートバイアスネットワークフィルタ回路と、ボディバイアスネットワークフィルタ回路との様々な組合せの一部分のみを表す。本明細書での説明に鑑みて、他のそのような組合せは、当業者にとって容易に思い付くものであろう。
【０１５５】
[00180]選択された態様について詳細に図示および説明したが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、様々な置換および改変を本明細書で行い得ることを理解されよう。
【図１】
2017519430.tif 000003
【図２】
2017519430.tif 000004
【図３】
2017519430.tif 000005
【図４】
2017519430.tif 000006
【図５】
2017519430.tif 000007
【図６】
2017519430.tif 000008
【図７】
2017519430.tif 000009
【図８】
2017519430.tif 000010
【図９】
2017519430.tif 000011
【図１０】
2017519430.tif 000012
【図１１】
2017519430.tif 000013
【図１２】
2017519430.tif 000014
【図１３】
2017519430.tif 000015
【図１４】
2017519430.tif 000016
【図１５】
2017519430.tif 000017
【図１６】
2017519430.tif 000018
【図１７】
2017519430.tif 000019
【図１８】
2017519430.tif 000020
【図１９】
2017519430.tif 000021
【図２０】
2017519430.tif 000022
【図２１】
2017519430.tif 000023
【図２２】
2017519430.tif 000024
【図２３】
2017519430.tif 000025
【図２４】
2017519430.tif 000026
【図２５】
2017519430.tif 000027
【図２６】
2017519430.tif 000028
【手続補正書】
【提出日】平成29年2月2日(2017.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電界効果トランジスタ（ＦＥＴ）スタックとして構成された複数のＦＥＴ単位セル回路と、各ＦＥＴ単位セル回路がＦＥＴを備え、
前記ＦＥＴスタックに結合されたバイアスネットワーク回路と、
前記複数のＦＥＴ単位セル回路中に含まれるボディフィルタと、前記ボディフィルタが、ドレインソース回路を有し、前記ドレインソース回路が、仮想ノードを定義する分割器回路を備え、前記ボディフィルタが、前記ＦＥＴのボディノードと前記仮想ノードとの間のボディフィルタキャパシタンスを含み、
を備える、無線周波数（ＲＦ）信号を切り替えるためのデバイス。
【請求項２】
前記仮想ノードに結合されたゲートフィルタキャパシタンスを有するゲートフィルタをさらに備える、請求項１に記載のデバイス。
【請求項３】
前記分割器回路が、第２のキャパシタンスと直列の第１のキャパシタンスを備え、前記仮想ノードが、前記第１のキャパシタンスと前記第２のキャパシタンスとの間で定義され、前記ゲートフィルタが、前記仮想ノードと、前記ＦＥＴのゲートノードとの間に結合されたゲートフィルタ抵抗を備える、請求項２に記載のデバイス。
【請求項４】
前記複数のＦＥＴ単位セル回路の各ＦＥＴ単位セル回路が、第１のＦＥＴと第２のＦＥＴとを備え、前記デバイスが、
前記第１のＦＥＴのボディノードと、前記第１のＦＥＴのゲートノードとの間に結合された第１のボディフィルタキャパシタンスを有する第１のボディフィルタと、
前記第２のＦＥＴのボディノードと、前記第２のＦＥＴのゲートノードとの間に結合された第２のボディフィルタキャパシタンスを有する第２のボディフィルタとをさらに備える、請求項１に記載のデバイス。
【請求項５】
前記第１のＦＥＴのソースノードと、前記第１のＦＥＴの前記ボディノードとの間に結合され、前記第２のＦＥＴのドレインノードと、前記第２のＦＥＴの前記ボディノードとの間に結合された共有ボディフィルタキャパシタンスをさらに備える、請求項４に記載のデバイス。
【請求項６】
前記複数のＦＥＴ単位セル回路が、シリコンオンインシュレータ（ＳＯＩ）基板上に形成された、請求項１に記載のデバイス。
【請求項７】
電界効果トランジスタ（ＦＥＴ）スタックとして構成された複数のＦＥＴ単位セル回路と、各ＦＥＴ単位セル回路がＦＥＴを備え、
各ＦＥＴ単位セル回路のボディノードに結合されたボディバイアスネットワークフィルタ回路と、前記ボディバイアスネットワークフィルタ回路が、連続するＦＥＴ単位セル回路のペア間の少なくとも１つのドレインソースノードに結合された中間ノードを有し、前記ボディバイアスネットワークフィルタ回路が、前記中間ノードと、各ＦＥＴ単位セル回路の前記ボディノードとの間に結合されたボディバイアスネットワークフィルタキャパシタンスを有する、
を備える、無線周波数（ＲＦ）信号を切り替えるためのデバイス。
【請求項８】
前記ボディバイアスネットワークフィルタ回路が、共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続された、請求項７に記載のデバイス。
【請求項９】
前記ボディバイアスネットワークフィルタ回路が、互いに直列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合された、請求項７に記載のデバイス。
【請求項１０】
共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗を有するゲートバイアスネットワークフィルタ回路をさらに備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路のゲートノードとの間に接続された、請求項７に記載のデバイス。
【請求項１１】
互いに直列の複数のゲートバイアスネットワーク抵抗を有するゲートバイアスネットワークフィルタ回路をさらに備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアのゲートノード間に結合された、請求項７に記載のデバイス。
【請求項１２】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１０に記載のデバイス。
【請求項１３】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１０に記載のデバイス。
【請求項１４】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１０に記載のデバイス。
【請求項１５】
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合されたゲートバイアスネットワークキャパシタを備えた、請求項１１に記載のデバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
[00180]選択された態様について詳細に図示および説明したが、以下の特許請求の範囲によって定義されるように、本発明の趣旨および範囲から逸脱することなく、様々な置換および改変を本明細書で行い得ることを理解されよう。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
電界効果トランジスタ（ＦＥＴ）スタックとして構成された複数のＦＥＴ単位セル回路と、各ＦＥＴ単位セル回路がＦＥＴを備え、
前記ＦＥＴスタックに結合されたバイアスネットワーク回路と、
前記バイアスネットワーク回路または前記複数のＦＥＴ単位セル回路中に含まれるフィルタ処理回路と、前記フィルタ処理回路がキャパシタンスを含み、を備える、無線周波数（ＲＦ）信号を切り替えるためのデバイス。
［Ｃ２］
各ＦＥＴ単位セル回路が、少なくとも、ボディフィルタまたはゲートフィルタを含み、前記ボディフィルタが、前記ＦＥＴのボディノードに結合されたボディフィルタキャパシタンスを含み、前記ゲートフィルタが、前記ＦＥＴの前記ゲートノードに結合されたゲートフィルタキャパシタンスを含む、Ｃ１に記載のデバイス。
［Ｃ３］
前記ゲートフィルタがドレインソース回路を含み、前記ドレインソース回路が、第２の抵抗と直列の第１の抵抗を有する分割器回路を備え、前記分割器回路が、前記第１の抵抗と前記第２の抵抗との間の仮想ノードを定義し、前記ゲートフィルタキャパシタンスが、前記仮想ノードに結合された、Ｃ２に記載のデバイス。
［Ｃ４］
前記ＦＥＴの前記ボディノードと、前記仮想ノードとの間のボディフィルタキャパシタンスをさらに備える、Ｃ３に記載のデバイス。
［Ｃ５］
前記ゲートフィルタがドレインソース回路を含み、前記ドレインソース回路が、第２のキャパシタンスと直列の第１のキャパシタンスを有する分割器回路を備え、前記分割器回路が、前記第１のキャパシタンスと前記第２のキャパシタンスとの間の仮想ノードを定義し、前記ゲートフィルタが、前記仮想ノードと、前記ＦＥＴの前記ゲートノードとの間に結合されたゲートフィルタ抵抗を備える、Ｃ２に記載のデバイス。
［Ｃ６］
前記ＦＥＴの前記ボディノードと、前記仮想ノードとの間のボディフィルタキャパシタンスをさらに備える、Ｃ５に記載のデバイス。
［Ｃ７］
前記複数のＦＥＴ単位セル回路の各ＦＥＴ単位セル回路が、第１のＦＥＴと第２のＦＥＴとを備え、前記デバイスが、
前記第１のＦＥＴのボディノードと、前記第１のＦＥＴのゲートノードとの間に結合された第１のボディフィルタキャパシタンスを有する第１のボディフィルタと、
前記第２のＦＥＴのボディノードと、前記第２のＦＥＴのゲートノードとの間に結合された第２のボディフィルタキャパシタンスを有する第２のボディフィルタとをさらに備える、Ｃ２に記載のデバイス。
［Ｃ８］
前記第１のＦＥＴのソースノードと、前記第１のＦＥＴの前記ボディノードとの間に結合され、前記第２のＦＥＴのドレインノードと、前記第２のＦＥＴの前記ボディノードとの間に結合された共有ボディフィルタキャパシタンスをさらに備える、Ｃ７に記載のデバイス。
［Ｃ９］
前記複数のＦＥＴ単位セル回路が、シリコンオンインシュレータ（ＳＯＩ）基板上に形成された、Ｃ１に記載のデバイス。
［Ｃ１０］
前記バイアスネットワーク回路が、少なくとも、ゲートバイアスネットワークフィルタ回路またはボディバイアスネットワークフィルタ回路を備え、前記ゲートバイアスネットワークフィルタ回路が、各ＦＥＴ単位セル回路の前記ゲートノードに結合され、前記ボディバイアスネットワークフィルタ回路が、各ＦＥＴ単位セル回路の前記ボディノードに結合され、前記ボディバイアスネットワークフィルタ回路が、連続するＦＥＴ単位セル回路のペア間の少なくとも１つのドレインソースノードに結合された中間ノードを有し、前記ボディバイアスネットワークフィルタ回路が、前記中間ノードと、各ＦＥＴ単位セル回路の前記ボディノードとの間に結合されたボディバイアスネットワークフィルタキャパシタンスを有し、前記ゲートバイアスネットワークフィルタ回路が、前記中間ノードと、各ＦＥＴ単位セル回路の前記ゲートノードとの間に結合されたゲートバイアスネットワークフィルタキャパシタンスを有する、Ｃ１に記載のデバイス。
［Ｃ１１］
前記ボディバイアスネットワークフィルタ回路が、共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続された、Ｃ１０に記載のデバイス。
［Ｃ１２］
前記ボディバイアスネットワークフィルタ回路が、互いに直列の複数のボディバイアスネットワーク抵抗を備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合された、Ｃ１０に記載のデバイス。
［Ｃ１３］
前記ゲートバイアスネットワークフィルタ回路が、共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗を備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ゲートノードとの間に接続された、Ｃ１０に記載のデバイス。
［Ｃ１４］
前記ゲートバイアスネットワークフィルタ回路が、互いに直列の複数のゲートバイアスネットワーク抵抗を備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ゲートノード間に結合された、Ｃ１０に記載のデバイス。
［Ｃ１５］
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワークフィルタ抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、前記ゲートバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ゲートノードとの間に接続され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、Ｃ１０に記載のデバイス。
［Ｃ１６］
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、前記ボディバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ボディバイアスネットワーク抵抗が、前記ボディバイアスネットワークフィルタ回路の前記共通ノードと、対応するＦＥＴ単位セル回路の前記ボディノードとの間に接続され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、互いに直列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ゲートノード間に結合され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合された、Ｃ１０に記載のデバイス。
［Ｃ１７］
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、前記ゲートバイアスネットワークフィルタ回路の共通ノードに関して互いに並列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、前記複数のＦＥＴ単位セル回路のうちの１つに対応し、各ゲートバイアスネットワーク抵抗が、前記共通ノードと、対応するＦＥＴ単位セル回路の前記ゲートノードとの間に接続され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の前記共通ノードとの間に結合された、Ｃ１０に記載のデバイス。
［Ｃ１８］
前記ボディバイアスネットワークフィルタ回路が、ボディバイアスネットワークキャパシタと、互いに直列の複数のボディバイアスネットワーク抵抗とを備え、各ボディバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ボディノード間に結合され、前記ボディバイアスネットワークキャパシタが、前記中間ノードと、前記ボディバイアスネットワークフィルタ回路の共通ノードとの間に結合された、
前記ゲートバイアスネットワークフィルタ回路が、ゲートバイアスネットワークキャパシタと、互いに直列の複数のゲートバイアスネットワーク抵抗とを備え、各ゲートバイアスネットワーク抵抗が、連続するＦＥＴ単位セル回路のペアの前記ゲートノード間に結合され、前記ゲートバイアスネットワークキャパシタが、前記中間ノードと、前記ゲートバイアスネットワークフィルタ回路の共通ノードとの間に結合された、Ｃ１０に記載のデバイス。
［Ｃ１９］
無線周波数信号を切り替えるための手段と、
切り替えるための前記手段をバイアスするための手段と、
切り替えるための前記手段またはバイアスするための前記手段中に含まれるフィルタ処理するための手段と、フィルタ処理するための前記手段がキャパシタンスを含む、を備える、デバイス。
［Ｃ２０］
フィルタ処理するための前記手段が、ＦＥＴゲートノード信号をフィルタ処理するための手段、またはＦＥＴボディノード信号をフィルタ処理するための手段を備える、Ｃ１９に記載のデバイス。
【国際調査報告】
2017519430.tif 000029
2017519430.tif 000030
2017519430.tif 000031