(57)【要約】  少なくとも第１の電流信号と第２の電流信号とを含む相補電流信号のペアの共通モード電圧を生成することと、生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力することと、差分電圧に基づいて、第１の電流信号と第２の電流信号とから共通モード電流の少なくとも一部分を除去することとを含む、相補電流信号のペアから共通モード電流を除去すること。【選択図】図３Ａ
2017517212.tif 000002
【特許請求の範囲】
【請求項１】
相補電流信号のペアから共通モード電流を除去するための回路であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成するように構成された生成器ユニットと、
前記第１の電流信号と前記第２の電流信号とから前記共通モード電流を除去するように構成された差分電圧を測定し、出力するように構成された測定ユニット、ここにおいて、前記差分電圧は、前記生成器ユニットによって生成された前記共通モード電圧と共通モード基準電圧との間の差分に基づく、と
を備える、回路。
【請求項２】
第１の電流除去ユニットと第２の電流除去ユニットと
をさらに備え、
前記測定ユニットの前記差分電圧は、前記第１の電流信号から前記共通モード電流を除去するために前記第１の電流除去ユニットを駆動することと、前記第２の電流信号から前記共通モード電流を除去するために前記第２の電流除去ユニットを駆動することとを行うように構成される、
請求項１に記載の回路。
【請求項３】
前記第１の電流除去ユニットおよび前記第２の電流除去ユニットは、第１のトランジスタおよび第２のトランジスタを備える、
請求項２に記載の回路。
【請求項４】
前記測定ユニットは、演算増幅器を備える、
請求項３に記載の回路。
【請求項５】
前記演算増幅器の出力は、前記第１および第２のトランジスタのゲート端子に結合される、
請求項４に記載の回路。
【請求項６】
前記生成器ユニットは、前記相補電流信号のペアの直列に接続された抵抗器のペアを備える、
請求項１に記載の回路。
【請求項７】
前記生成された共通モード電圧は、前記抵抗器のペア間に配設されたノードからタップされる、
請求項６に記載の回路。
【請求項８】
前記測定ユニットは、第１の入力端子において前記生成された共通モード電圧を受信することと、第２の入力端子において前記共通モード基準電圧を受信することと、前記差分電圧を出力することとを行うように構成された演算増幅器を備える、
請求項１に記載の回路。
【請求項９】
前記第１の入力端子は、正端子を備え、前記第２の入力端子は、負端子を備える、
請求項８に記載の回路。
【請求項１０】
前記相補電流信号のペアは、デジタルアナログ変換器（ＤＡＣ）からの出力であり、ベースバンドフィルタへの入力である、
請求項１に記載の回路。
【請求項１１】
相補電流信号のペアから共通モード電流を除去するための方法であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成することと、
前記生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力することと、
前記差分電圧に基づいて、前記第１の電流信号と前記第２の電流信号とから前記共通モード電流の少なくとも一部分を除去することと
を備える、方法。
【請求項１２】
前記第１の電流信号と前記第２の電流信号とから前記共通モード電流の少なくとも一部分を前記除去することは、
前記差分電圧を使用して前記第１の電流信号から前記共通モード電流を除去するために第１の電流除去ユニットを駆動することと、
前記差分電圧を使用して前記第２の電流信号から前記共通モード電流を除去するために第２の電流除去ユニットを駆動することと
を備える、請求項１１に記載の方法。
【請求項１３】
前記第１の電流除去ユニットは、第１のトランジスタを備え、前記第２の電流除去ユニットは、第２のトランジスタを備える、
請求項１２に記載の方法。
【請求項１４】
共通モード電圧を生成することは、
抵抗器のペアを前記相補電流信号のペアに直列に接続することと、
前記共通モード電圧を出力するために、前記抵抗器のペア間に配設されたノードからタップすることと
を備える、請求項１１に記載の方法。
【請求項１５】
差分電圧を測定し、出力することは、
演算増幅器の第１の入力において前記生成された共通モード電圧を受信することと、
前記演算増幅器の第２の入力において前記共通モード基準電圧を受信することと、
前記演算増幅器の出力において前記差分電圧を出力することと
を備える、請求項１１に記載の方法。
【請求項１６】
相補電流信号のペアから共通モード電流を除去するための装置であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成するための手段と、
前記生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力するための手段と、
前記差分電圧に基づいて、前記第１の電流信号と前記第２の電流信号とから前記共通モード電流を除去するための手段と
を備える、装置。
【請求項１７】
前記共通モード電流を前記除去するための手段は、
前記差分電圧を使用して前記第１の電流信号から前記共通モード電流を除去するために第１の電流除去ユニットを駆動するための手段と、
前記差分電圧を使用して前記第２の電流信号から前記共通モード電流を除去するために第２の電流除去ユニットを駆動するための手段と
を備える、請求項１６に記載の装置。
【請求項１８】
共通モード電圧を生成するための手段は、
抵抗器のペアを前記相補電流信号のペアに直列に接続するための手段と、
前記共通モード電圧を出力するために、前記抵抗器のペア間に配設されたノードからタップするための手段と
を備える、請求項１６に記載の装置。
【請求項１９】
差分電圧を測定し、出力するための手段は、
演算増幅器の第１の入力において前記生成された共通モード電圧を受信するための手段と、
前記演算増幅器の第２の入力において前記共通モード基準電圧を受信するための手段と、
前記演算増幅器の出力において前記差分電圧を出力するための手段と
を備える、請求項１６に記載の装置。
【請求項２０】
送信機の、デジタルアナログ変換器（ＤＡＣ）から受信され、ベースバンドフィルタ（ＢＢＦ）に送られた相補電流信号のペアから共通モード電流を除去するための回路であって、
前記ＤＡＣから前記相補電流信号のペアのうちの第１の電流信号を受信するための第１のノード、前記第１のノードが、前記ＢＢＦ中で演算増幅器の正端子に結合される、と、
前記ＤＡＣから前記相補電流信号のペアのうちの第２の電流信号を受信するための第２のノード、前記第２のノードが、前記ＢＢＦ中で前記演算増幅器の負端子に結合される、と、
前記第１の電流信号から前記共通モード電流を除去するために前記第１のノードに結合された第１の抵抗器と、
前記第２の電流信号から前記共通モード電流を除去するために前記第２のノードに結合された第２の抵抗器と
を備える、回路。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示は、一般にインターフェースに関し、より詳細には、送信機デジタルアナログ変換器（ＤＡＣ）−ベースバンドフィルタ（ＢＢＦ）共通モードインターフェースに関する。
【背景技術】
【０００２】
[0002]高速デジタルアナログ変換器（ＤＡＣ）は、通常、相補電流信号を用いて実装される。ある場合には、送信機ＤＡＣが、フルスケールで０ｍＡから２ｍＡに（または０．４ｍＡから２．４ｍＡに）及ぶ相補電流を送信機アナログベースバンドフィルタ（ＢＢＦ）に供給するように構成され得る。相補電流は共通モード（common-mode）電流と差動モード（differential-mode）電流とを含む。とはいえ、共通モード電流がＢＢＦに流れ込むのを防ぐことが望ましい。
【発明の概要】
【０００３】
[0003]本開示は、ＤＡＣ相補電流信号から共通モード電流を除去することと、適切な演算増幅器入力バイアス電圧および線形性を維持することとを提供する。
【０００４】
[0004]一実施形態では、相補電流信号のペアから共通モード電流を除去するための回路が開示される。本回路は、少なくとも第１の電流信号と第２の電流信号とを含む相補電流信号のペアの共通モード電圧を生成するように構成された生成器ユニットと、第１の電流信号と第２の電流信号とから共通モード電流を除去するように構成された差分電圧を測定し、出力するように構成された測定ユニットと、ここにおいて、差分電圧が、生成器ユニットによって生成された共通モード電圧と共通モード基準電圧との間の差分に基づく、を含む。
【０００５】
[0005]別の実施形態では、相補電流信号のペアから共通モード電流を除去するための方法が開示される。本方法は、少なくとも第１の電流信号と第２の電流信号とを備える相補電流信号のペアの共通モード電圧を生成することと、生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力することと、差分電圧に基づいて、第１の電流信号と第２の電流信号とから共通モード電流の少なくとも一部分を除去することとを含む。
【０００６】
[0006]別の実施形態では、相補電流信号のペアから共通モード電流を除去するための装置が開示される。本装置は、少なくとも第１の電流信号と第２の電流信号とを備える相補電流信号のペアの共通モード電圧を生成するための手段と、生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力するための手段と、差分電圧に基づいて、第１の電流信号と第２の電流信号とから共通モード電流を除去するための手段とを含む。
【０００７】
[0007]また別の実施形態では、送信機の、デジタルアナログ変換器（ＤＡＣ）から受信され、ベースバンドフィルタ（ＢＢＦ）に送られた相補電流信号のペアから共通モード電流を除去するための回路が開示される。本回路は、ＤＡＣから相補電流信号のペアのうちの第１の電流信号を受信するための第１のノードと、第１のノードが、ＢＢＦ中で演算増幅器の正端子に結合された、ＤＡＣから相補電流信号のペアのうちの第２の電流信号を受信するための第２のノードと、第２のノードが、ＢＢＦ中で演算増幅器の負端子に結合された、第１の電流信号から共通モード電流を除去するために第１のノードに結合された第１の抵抗器と、第２の電流信号から共通モード電流を除去するために第２のノードに結合された第２の抵抗器とを含む。
【０００８】
[0008]本開示の他の特徴および利点は、例として、本開示の態様を示す本明細書から明らかであろう。
【図面の簡単な説明】
【０００９】
[0009]本開示の詳細は、それの構造と動作の両方について、添付のさらなる図面の検討によって部分的に収集され得、同様の参照番号は同様の部分を指す。
【図１】ワイヤレス通信システムと通信する例示的なワイヤレスデバイスの図。
【図２】図１のワイヤレスデバイスの一実施形態であるワイヤレスデバイスの例示的な設計のブロック図。
【図３Ａ】本開示の一実施形態による、ＤＡＣから相補ＤＡＣ電流を受信するベースバンドフィルタ（ＢＢＦ）に結合された共通モード電流除去ユニットの詳細な概略図。
【図３Ｂ】本開示の一実施形態による、共通モード電流除去ユニットの詳細な概略図。
【図４】本開示の別の実施形態による、ＤＡＣから相補ＤＡＣ電流を受信するベースバンドフィルタ（ＢＢＦ）に結合された共通モード電流除去ユニットの詳細な概略図。
【発明を実施するための形態】
【００１０】
[0015]デジタルアナログ変換器（ＤＡＣ）の相補出力電流の範囲が可変であるので、出力電流は、送信機信号経路の利得を制御するために使用され得る。上記で説明したように、相補ＤＡＣ電流（Ｉ＋／Ｉ−またはＱ＋／Ｑ−）は共通モード電流と差動モード電流とを含み、これらは以下のように表され得る。
【００１１】
Ｉ+＝Ｉcm＋Ｉdm            （１）
Ｉ-＝Ｉcm−Ｉdm            （２）
Ｑ+＝Ｑcm＋Ｑdm            （３）
Ｑ-＝Ｑcm−Ｑdm            （４）
[0016]さらに、差動モード電流は、これらの電流が変調情報を搬送するので、ベースバンドフィルタ（ＢＢＦ）に流れ込み、有用な信号電圧を生成する。しかしながら、共通モード電流がＢＢＦフィードバック抵抗器に流れ込むことにより、入力共通モード電圧が出力共通モード電圧とは異なることがある。したがって、ＤＡＣ共通モード電流が、ＢＢＦに流れ込み、ＢＢＦ入力において高い電圧を潜在的に引き起こすのを防ぐことが望ましい。
【００１２】
[0017]本明細書で説明するいくつかの実施形態は、ＤＡＣ相補電流信号から共通モード電流を除去することと、適切な演算増幅器入力バイアス電圧および線形性を維持することとを提供する。本明細書を読めば、様々な実装形態および適用例において本開示をどのように実装すべきかが明らかになろう。本開示の様々な実装形態について本明細書で説明するが、これらの実装形態は、限定ではなく、例としてのみ提示されることを理解されたい。したがって、様々な実装形態のこの詳細な説明は、本開示の範囲または広さを制限するものと解釈されるべきでない。
【００１３】
[0018]図１は、ワイヤレス通信システム１００と通信する例示的なワイヤレスデバイス１１０である。ワイヤレスシステム１００は、ロングタームエボリューション（ＬＴＥ（登録商標）：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、グローバルシステムフォーモバイル通信（ＧＳＭ（登録商標））システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ  １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１Ａは、２つの基地局１０２および１０４と１つのシステムコントローラ１０６とを含むワイヤレスシステム１００を示している。概して、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。
【００１４】
[0019]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレスシステム１００と通信し得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１０８）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ）中の衛星（たとえば、衛星１１２）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ  １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
【００１５】
[0020]図２は、図１のワイヤレスデバイス１１０の一実施形態であるワイヤレスデバイス２００の例示的な設計のブロック図である。この例示的な設計では、ワイヤレスデバイス２００は、アンテナ２２２に結合されたトランシーバ２２８と、データプロセッサ／コントローラ２２４とを含む。トランシーバ２２８は、アンテナインターフェース回路２５４と、受信機経路２３０と、送信機経路２４０とを含む。アンテナインターフェース回路２５４は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路などを含み得る。データプロセッサ／コントローラ２２４は、ワイヤレスデバイス２００のための様々な機能を実行し得る。たとえば、データプロセッサ／コントローラ２２４は、受信機経路２３０を介して受信されているデータおよび送信機経路２４０を介して送信されているデータのための処理を実行し得る。データプロセッサ／コントローラ２２４は、トランシーバ２２８内の様々な回路の動作を制御し得る。メモリ２２６は、データプロセッサ／コントローラ２２４のためのプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ２２４は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。受信機経路２３０は、低雑音増幅器（ＬＮＡ）２３２と、ミキサ２３４と、位相ロックループ（ＰＬＬ）２３６と、ベースバンドフィルタ２３８とを含む。ベースバンド信号をデジタル化するために、ベースバンドフィルタ２３８の後にアナログデジタル変換器（ＡＤＣ）２５０が配置される。送信機経路２４０は、ベースバンドフィルタ２４８と、ＰＬＬ２４６と、ミキサ２４４と、ドライバ増幅器（ＤＡ）２５６と、電力増幅器（ＰＡ）２４２とを含む。デジタルデータをアナログベースバンド信号に変換するために、データプロセッサ／コントローラ２２４とベースバンドフィルタ２４８との間にデジタルアナログ変換器（ＤＡＣ）２５２が配置される。図２の図示の実施形態では、ミキサ２３４、２４４に局部発振器信号を与えるために、受信機経路２３０はＰＬＬ２３６を含み、送信機経路２４０はＰＬＬ２４６を含む。ただし、他の実施形態では、受信機経路２３０と送信機経路２４０の両方が単一の共通のＰＬＬを使用することができる。一実施形態では、ベースバンドフィルタ２３８、２４８はローパスフィルタである。
【００１６】
[0021]データ受信では、アンテナ２２２は、基地局および／または他の送信機局から信号を受信し、受信無線周波数（ＲＦ）信号を与え、その受信ＲＦ信号は、アンテナインターフェース回路２５４を通してルーティングされ、受信機経路２３０に入力ＲＦ信号として提示される。受信機経路２３０内で、ＬＮＡ２３２は、入力ＲＦ信号を増幅し、ミキサ２３４に出力ＲＦ信号を与える。ＰＬＬ２３６は局部発振器信号を生成する。ミキサ２３４は、ＲＦからベースバンドに出力ＲＦ信号をダウンコンバートするために、出力ＲＦ信号をＰＬＬ生成局部発振器信号と混合する。ベースバンドフィルタ２３８は、ＡＤＣ２５０にアナログ入力信号を与えるために、ダウンコンバートされた信号をフィルタ処理し、ＡＤＣ２５０は、アナログ入力信号をデジタルデータに変換し、デジタルデータをデータプロセッサ／コントローラ２２４に与える。受信機経路２３０は、整合回路、発振器など、他の要素を含み得る。
【００１７】
[0022]データ送信では、データプロセッサ／コントローラ２２４は、送信されるべきデータを処理（たとえば、符号化および変調）し、デジタルデータをＤＡＣ２５２に与え、ＤＡＣ２５２は、デジタルデータをアナログ出力信号に変換し、変換されたアナログ出力信号を送信機経路２４０に与える。送信機経路２４０内で、ベースバンドフィルタ２４８は、アナログ出力信号を増幅し、フィルタ処理する。ＰＬＬ２４６は局部発振器信号を生成する。ミキサ２４４は、ベースバンドからＲＦに、フィルタ処理されたアナログ出力信号をアップコンバートし、被変調ＲＦ信号を与えるために、フィルタ処理されたアナログ出力信号をＰＬＬ生成局部発振器信号と混合する。送信機経路２４０は、整合回路、発振器など、他の要素を含み得る。ＤＡ２５６およびＰＡ２４２は、被変調ＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する送信ＲＦ信号を与える。送信ＲＦ信号は、アンテナインターフェース回路２５４を通してルーティングされ、アンテナ２２２を介して送信される。
【００１８】
[0023]図３Ａは、本開示の一実施形態による、ＤＡＣ３３０から相補ＤＡＣ電流を受信するベースバンドフィルタ（ＢＢＦ）３２０に結合された共通モード電流除去ユニット３１０の詳細な概略図である。図３Ａの図示の実施形態では、図は、ＤＡＣ３３０と、ＢＢＦ３２０と、共通モード電流除去ユニット３１０とを含む。動作中、ＤＡＣ３３０は相補電流（たとえば、Ｉ+およびＩ-）を供給し、それらの各々は共通モード電流（Ｉcm）と差動モード電流（Ｉdm）とを含む（上記に示した式（１）および式（２）参照）。ＢＢＦ３２０は、オペアンプ３２２と、フィードバック抵抗器３２６、３２８と、フィードバックキャパシタ３６０、３６２とを含む。オペアンプ３２２は、（各々が値Ｒcmを有する共通モード抵抗器３５０、３５２によって与えられた）出力共通モード電圧と共通モード基準電圧（Ｖcm_ref）との間の差分を測定する組込み共通モードフィードバックセンサー３２４を含む。
【００１９】
[0024]図３Ａの図示の実施形態では、共通モード電流除去ユニット３１０は、相補ＤＡＣ電流（たとえば、Ｉ+およびＩ-）の各々から共通モード電流を除去するように構成される。共通モード電流除去ユニット３１０は、生成器ユニット３４０と、電流除去ユニット３１４、３１６のペアと、演算増幅器（オペアンプ）３１２で構成された測定ユニットとを含む。図３Ａに示されている一実施形態では、生成器ユニット３４０は、相補電流信号のペアの共通モード電圧を生成するように構成された抵抗器３４２、３４４のペアを含む。動作中、オペアンプ３１２は、（各々が値Ｒcmを有する）共通モード抵抗器３４２、３４４によってオペアンプ３１２の正入力端子において与えられた入力共通モード電圧（Ｖcm_input）とオペアンプ３１２の負入力端子において与えられた共通モード基準電圧（Ｖcm_ref）との間の差分を測定する。オペアンプ３１２は、次いで、それぞれ、相補ＤＡＣ電流Ｉ+およびＩ-の各々から共通モード電流（Ｉcm）を除去またはシンクするために、電流除去ユニット３１４、３１６のペアを駆動する。
【００２０】
[0025]一実施形態では、共通モード電流除去ユニット３１０は、相補電流信号のペアから共通モード電流を除去するための回路として一般化され得、それは、生成器ユニット３４０と、第１の電流除去ユニット３１４と第２の電流除去ユニット３１６とのペアと、測定ユニット３１２とを含む。生成器ユニット３４０は、フィルタ（たとえばＢＢＦ３２０）に入力される（第１の（Ｉ+）電流信号と第２の（Ｉ-）電流信号とを含む）相補電流信号のペアの共通モード電圧を生成するように構成される。測定ユニット３１２は、生成器ユニット３４０によって生成された共通モード電圧（Ｖcm_input）と共通モード基準電圧（Ｖcm_ref）との間の差分信号を測定し、出力するように構成される。測定ユニット３１２の出力における差分信号は、第１の電流信号（Ｉ+）から共通モード電流を除去するために第１の電流除去ユニット３１４を駆動し、第２の電流信号（Ｉ-）から共通モード電流を除去するために第２の電流除去ユニット３１６を駆動する。
【００２１】
[0026]図３Ｂは、本開示の一実施形態による、共通モード電流除去ユニット３１０の詳細な概略図である。図３Ｂの図示の実施形態では、抵抗器３４２、３４４を含む生成器ユニット３４０は、相補電流信号（Ｉ+およびＩ-）のペアの共通モード入力電圧（Ｖcm_input）を生成する。他の実施形態では、生成器ユニット３４０は、電界効果トランジスタ（ＦＥＴ）抵抗器などの抵抗器、インダクタ、またはキャパシタ以外の要素で構成される。オペアンプ３１２として構成された測定ユニットは、入力共通モード電圧（Ｖcm_input）と共通モード基準電圧（Ｖcm_ref）との間の差分を測定する。代替実施形態では、オペアンプ３１２は、入力共通モード電圧と共通モード基準電圧との間の差分を測定することが可能である（１つまたは複数の）要素と置き換えられ得る。したがって、一例では、差分を測定するために、トランジスタベースの比較器が使用され得る。
【００２２】
[0027]図３Ｂでは、オペアンプ３１２は、それぞれ、相補電流信号Ｉ+およびＩ-の各々から共通モード電流（Ｉcm）を除去またはシンクするために、電界効果トランジスタ３１４および３１６を駆動する。したがって、相補信号線上の共通モード電圧と共通モード基準電圧との間の差分信号を用いてトランジスタ３１４、３１６のゲートを駆動することによって、トランジスタ３１４、３１６によって除去された電流は差分信号に比例する。したがって、除去された電流の量は、相補電流信号中の共通モード電流（Ｉcm）に実質的に等しい。
【００２３】
[0028]図４は、本開示の別の実施形態による、ＤＡＣ４３０から相補ＤＡＣ電流を受信するベースバンドフィルタ（ＢＢＦ）４２０に結合された共通モード電流除去ユニット４１０の詳細な概略図である。図４の図示の実施形態では、図は、ＤＡＣ４３０と、ＢＢＦ４２０と、共通モード電流除去ユニット４１０とを含む。ＤＡＣ４３０は相補電流（たとえば、Ｉ+およびＩ-）を供給し、それらの各々は共通モード電流と差動モード電流とを含む（式（１）および式（２）参照）。ＢＢＦ４２０は、オペアンプ４２２と、フィードバック抵抗器４２６、４２８と、フィードバックキャパシタ４６０、４６２とを含む。オペアンプ４２２は、（各々が値Ｒcmを有する共通モード抵抗器４５０、４５２によって与えられた）出力共通モード電圧と共通モード基準電圧（Ｖcm_ref）との間の差分を測定する組込み共通モードフィードバックセンサー４２４を含む。
【００２４】
[0029]図４の図示の実施形態では、共通モード電流除去ユニット４１０は、相補ＤＡＣ電流（たとえば、Ｉ+およびＩ-）の各々から共通モード電流を除去するように構成される。共通モード電流除去ユニット４１０では、（各々が同じ値Ｒcmを有する）２つの抵抗器２１２および２１４は、それぞれ、相補ＤＡＣ電流Ｉ+およびＩ-の各々から共通モード電流（Ｉcm）を除去またはシンクするように構成される。したがって、抵抗器４１２は、ＤＡＣ電流Ｉ+から共通モード電流Ｉcmをシンクするように構成され、抵抗器４１４は、ＤＡＣ電流Ｉ-から共通モード電流Ｉcmをシンクするように構成される。抵抗器４１２、４１４の値は、ＤＡＣ電流から所望の量の共通モード電流を引き出すために、共通モード基準電圧に基づいて選択される。
【００２５】
[0030]上記で説明した共通モード電流除去ユニット３１０、４１０の構成はいくつかの利点を与える。たとえば、構成は、フレキシブルなＤＡＣ出力電流範囲を与え、ベースバンドフィルタのオペアンプのための理想的なバイアス電圧を保ち、高ＤＡＣ共通モードＤＣ電流の存在下で送信機信号経路電流を節約し、送信機利得制御のための大きいＤＡＣ電流変動を許容し、フィルタ中の高調波ひずみを改善する。
【００２６】
[0031]本開示のいくつかの実施形態について上記で説明したが、本開示の多くの変形形態が可能である。さらに、様々な実施形態の特徴は、上記で説明した組合せとは異なる組合せで組み合わせられ得る。その上、明瞭なおよび簡単な説明のために、システムおよび方法の多くの説明が簡略化されている。多くの説明は、特定の規格の用語および構造を使用する。しかしながら、開示するシステムおよび方法は、より広く適用可能である。
【００２７】
[0032]当業者は、本明細書で開示する実施形態に関して説明した様々な例示的なブロックおよびモジュールが様々な形態で実装され得ることを諒解されよう。いくつかのブロックおよびモジュールについて、概してそれらの機能に関して上記で説明した。そのような機能がどのように実装されるかは、全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈されるべきではない。さらに、モジュール、ブロック、またはステップ内の機能のグループ化は、説明を簡単にするためのものである。本開示から逸脱することなく、特定の機能またはステップが１つのモジュールまたはブロックから移され得る。
【００２８】
[0033]本明細書で開示する実施形態に関して説明した様々な例示的な論理ブロック、ユニット、ステップ、構成要素、およびモジュールは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素などのプロセッサ、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。さらに、本明細書で説明した実施形態および機能ブロックおよびモジュールを実装する回路は、様々なトランジスタタイプ、論理ファミリーおよび設計方法を使用して実現され得る。
【００２９】
[0034]開示する実施形態の上記の説明は、当業者が本開示を製作または使用できるように提供したものである。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本開示の現在好ましい実施形態を表し、したがって、本開示によって広く企図される主題を表すことを理解されたい。本開示の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本開示の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
【図１】
2017517212.tif 000003
【図２】
2017517212.tif 000004
【図３Ａ】
2017517212.tif 000005
【図３Ｂ】
2017517212.tif 000006
【図４】
2017517212.tif 000007
【手続補正書】
【提出日】平成29年1月24日(2017.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタルアナログ変換器（ＤＡＣ）からの相補電流信号のペアから共通モード電流を除去するための送信機のインターフェース回路であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成するように構成された生成器ユニットと、
差分電圧を測定し、出力するように構成された測定ユニットと、
前記送信機の前記ＤＡＣの出力に直接結合された第１の電流除去ユニットおよび第２の電流除去ユニット、前記第１の電流除去ユニットおよび前記第２の電流除去ユニットは、前記ＤＡＣからの前記第１の電流信号および前記第２の電流信号の出力のうちのそれぞれ１つを受信するように構成される、と
を備え、
ここにおいて、前記差分電圧は、前記生成器ユニットによって生成された前記共通モード電圧と共通モード基準電圧との間の差分に基づく、回路。
【請求項２】
前記第１の電流除去ユニットおよび前記第２の電流除去ユニットは、前記ＤＡＣからの前記第１の電流信号および前記第２の電流信号の出力から前記共通モード電流を除去するように構成され、
前記測定ユニットの前記差分電圧は、前記第１の電流信号から前記共通モード電流を除去するために前記第１の電流除去ユニットを駆動することと、前記第２の電流信号から前記共通モード電流を除去するために前記第２の電流除去ユニットを駆動することとを行うように構成される、
請求項１に記載の回路。
【請求項３】
前記第１の電流除去ユニットおよび前記第２の電流除去ユニットは、第１のトランジスタおよび第２のトランジスタを備える、
請求項２に記載の回路。
【請求項４】
前記測定ユニットは、演算増幅器を備える、
請求項３に記載の回路。
【請求項５】
前記演算増幅器の出力は、前記第１のトランジスタおよび前記第２のトランジスタのゲート端子に結合される、
請求項４に記載の回路。
【請求項６】
前記生成器ユニットは、前記相補電流信号のペアの直列に接続された抵抗器のペアを備える、
請求項１に記載の回路。
【請求項７】
前記生成された共通モード電圧は、前記抵抗器のペア間に配設されたノードからタップされる、
請求項６に記載の回路。
【請求項８】
前記測定ユニットは、第１の入力端子において前記生成された共通モード電圧を受信することと、第２の入力端子において前記共通モード基準電圧を受信することと、前記差分電圧を出力することとを行うように構成された演算増幅器を備える、
請求項１に記載の回路。
【請求項９】
前記第１の入力端子は、正端子を備え、前記第２の入力端子は、負端子を備える、
請求項８に記載の回路。
【請求項１０】
前記相補電流信号のペアは、デジタルアナログ変換器（ＤＡＣ）からの出力であり、ベースバンドフィルタへの入力である、
請求項１に記載の回路。
【請求項１１】
送信機においてＤＡＣからの相補電流信号のペアから共通モード電流を除去するための方法であって、
前記送信機の前記ＤＡＣからの少なくとも第１の電流信号および第２の電流信号の出力を備える前記相補電流信号のペアの共通モード電圧を生成することと、
前記生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力することと、
前記差分電圧に基づいて、ＤＡＣの出力から直接、前記第１の電流信号と前記第２の電流信号とから前記共通モード電流の少なくとも一部分を除去することと
を備える、方法。
【請求項１２】
前記第１の電流信号と前記第２の電流信号とから前記共通モード電流の少なくとも一部分を前記除去することは、
前記差分電圧を使用して前記第１の電流信号から前記共通モード電流を除去するために第１の電流除去ユニットを駆動することと、
前記差分電圧を使用して前記第２の電流信号から前記共通モード電流を除去するために第２の電流除去ユニットを駆動することと
を備える、請求項１１に記載の方法。
【請求項１３】
前記第１の電流除去ユニットは、第１のトランジスタを備え、前記第２の電流除去ユニットは、第２のトランジスタを備える、
請求項１２に記載の方法。
【請求項１４】
共通モード電圧を生成することは、
抵抗器のペアを前記相補電流信号のペアに直列に接続することと、
前記共通モード電圧を出力するために、前記抵抗器のペア間に配設されたノードからタップすることと
を備える、請求項１１に記載の方法。
【請求項１５】
差分電圧を測定し、出力することは、
演算増幅器の第１の入力において前記生成された共通モード電圧を受信することと、
前記演算増幅器の第２の入力において前記共通モード基準電圧を受信することと、
前記演算増幅器の出力において前記差分電圧を出力することと
を備える、請求項１１に記載の方法。
【請求項１６】
ＤＡＣからの相補電流信号のペアから共通モード電流を除去するための送信機のための装置であって、
前記送信機の前記ＤＡＣからの少なくとも第１の電流信号および第２の電流信号の出力を備える前記相補電流信号のペアの共通モード電圧を生成するための手段と、
前記生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力するための手段と、
前記差分電圧に基づいて、前記ＤＡＣの出力から直接、前記第１の電流信号と前記第２の電流信号とから前記共通モード電流を除去するための手段と
を備える、装置。
【請求項１７】
前記共通モード電流を前記除去するための手段は、
前記差分電圧を使用して前記第１の電流信号から前記共通モード電流を除去するために第１の電流除去ユニットを駆動するための手段と、
前記差分電圧を使用して前記第２の電流信号から前記共通モード電流を除去するために第２の電流除去ユニットを駆動するための手段と
を備える、請求項１６に記載の装置。
【請求項１８】
共通モード電圧を生成するための手段は、
抵抗器のペアを前記相補電流信号のペアに直列に接続するための手段と、
前記共通モード電圧を出力するために、前記抵抗器のペア間に配設されたノードからタップするための手段と
を備える、請求項１６に記載の装置。
【請求項１９】
差分電圧を測定し、出力するための手段は、
演算増幅器の第１の入力において前記生成された共通モード電圧を受信するための手段と、
前記演算増幅器の第２の入力において前記共通モード基準電圧を受信するための手段と、
前記演算増幅器の出力において前記差分電圧を出力するための手段と
を備える、請求項１６に記載の装置。
【請求項２０】
送信機の、デジタルアナログ変換器（ＤＡＣ）から受信され、ベースバンドフィルタ（ＢＢＦ）に送られた相補電流信号のペアから共通モード電流を除去するための送信機のインターフェース回路であって、
前記ＤＡＣから前記相補電流信号のペアのうちの第１の電流信号を受信するように構成された第１のノード、前記第１のノードは、前記ＢＢＦ中で第１の演算増幅器の正端子に結合される、と、
前記ＤＡＣから前記相補電流信号のペアのうちの第２の電流信号を受信するように構成された第２のノード、前記第２のノードは、前記ＢＢＦ中で前記第１の演算増幅器の負端子に結合される、と、
前記第１のノードと前記第２のノードとを介して直列に結合された第１の抵抗器および第２の抵抗器と、
前記第１の抵抗器と前記第２の抵抗器との間に配設され、共通モード電圧を出力する第３のノードと、
前記共通モード電圧および共通モード基準電圧を受信することと、出力端子において差分電圧を出力することとを行うように構成された第２の演算増幅器と、
第１のトランジスタおよび第２のトランジスタ、前記第１のトランジスタおよび前記第２のトランジスタのドレイン端子は、前記第１のノードおよび第２のノードにそれぞれ結合され、前記第１のトランジスタおよび第２のトランジスタのゲート端子は、前記第２の演算増幅器の前記出力端子に結合される、と
を備える、回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
[0034]開示する実施形態の上記の説明は、当業者が本開示を製作または使用できるように提供したものである。これらの実施形態への様々な修正は当業者には容易に明らかであり、本明細書で説明した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本明細書で提示する説明および図面は、本開示の現在好ましい実施形態を表し、したがって、本開示によって広く企図される主題を表すことを理解されたい。本開示の範囲は、当業者に明らかになり得る他の実施形態を完全に包含することと、したがって、本開示の範囲は、添付の特許請求の範囲以外のものによって限定されないこととをさらに理解されたい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
相補電流信号のペアから共通モード電流を除去するための回路であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成するように構成された生成器ユニットと、
前記第１の電流信号と前記第２の電流信号とから前記共通モード電流を除去するように構成された差分電圧を測定し、出力するように構成された測定ユニット、ここにおいて、前記差分電圧は、前記生成器ユニットによって生成された前記共通モード電圧と共通モード基準電圧との間の差分に基づく、と
を備える、回路。
［Ｃ２］
第１の電流除去ユニットと第２の電流除去ユニットと
をさらに備え、
前記測定ユニットの前記差分電圧は、前記第１の電流信号から前記共通モード電流を除去するために前記第１の電流除去ユニットを駆動することと、前記第２の電流信号から前記共通モード電流を除去するために前記第２の電流除去ユニットを駆動することとを行うように構成される、
Ｃ１に記載の回路。
［Ｃ３］
前記第１の電流除去ユニットおよび前記第２の電流除去ユニットは、第１のトランジスタおよび第２のトランジスタを備える、
Ｃ２に記載の回路。
［Ｃ４］
前記測定ユニットは、演算増幅器を備える、
Ｃ３に記載の回路。
［Ｃ５］
前記演算増幅器の出力は、前記第１および第２のトランジスタのゲート端子に結合される、
Ｃ４に記載の回路。
［Ｃ６］
前記生成器ユニットは、前記相補電流信号のペアの直列に接続された抵抗器のペアを備える、
Ｃ１に記載の回路。
［Ｃ７］
前記生成された共通モード電圧は、前記抵抗器のペア間に配設されたノードからタップされる、
Ｃ６に記載の回路。
［Ｃ８］
前記測定ユニットは、第１の入力端子において前記生成された共通モード電圧を受信することと、第２の入力端子において前記共通モード基準電圧を受信することと、前記差分電圧を出力することとを行うように構成された演算増幅器を備える、
Ｃ１に記載の回路。
［Ｃ９］
前記第１の入力端子は、正端子を備え、前記第２の入力端子は、負端子を備える、
Ｃ８に記載の回路。
［Ｃ１０］
前記相補電流信号のペアは、デジタルアナログ変換器（ＤＡＣ）からの出力であり、ベースバンドフィルタへの入力である、
Ｃ１に記載の回路。
［Ｃ１１］
相補電流信号のペアから共通モード電流を除去するための方法であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成することと、
前記生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力することと、
前記差分電圧に基づいて、前記第１の電流信号と前記第２の電流信号とから前記共通モード電流の少なくとも一部分を除去することと
を備える、方法。
［Ｃ１２］
前記第１の電流信号と前記第２の電流信号とから前記共通モード電流の少なくとも一部分を前記除去することは、
前記差分電圧を使用して前記第１の電流信号から前記共通モード電流を除去するために第１の電流除去ユニットを駆動することと、
前記差分電圧を使用して前記第２の電流信号から前記共通モード電流を除去するために第２の電流除去ユニットを駆動することと
を備える、Ｃ１１に記載の方法。
［Ｃ１３］
前記第１の電流除去ユニットは、第１のトランジスタを備え、前記第２の電流除去ユニットは、第２のトランジスタを備える、
Ｃ１２に記載の方法。
［Ｃ１４］
共通モード電圧を生成することは、
抵抗器のペアを前記相補電流信号のペアに直列に接続することと、
前記共通モード電圧を出力するために、前記抵抗器のペア間に配設されたノードからタップすることと
を備える、Ｃ１１に記載の方法。
［Ｃ１５］
差分電圧を測定し、出力することは、
演算増幅器の第１の入力において前記生成された共通モード電圧を受信することと、
前記演算増幅器の第２の入力において前記共通モード基準電圧を受信することと、
前記演算増幅器の出力において前記差分電圧を出力することと
を備える、Ｃ１１に記載の方法。
［Ｃ１６］
相補電流信号のペアから共通モード電流を除去するための装置であって、
少なくとも第１の電流信号と第２の電流信号とを備える前記相補電流信号のペアの共通モード電圧を生成するための手段と、
前記生成された共通モード電圧と共通モード基準電圧との間の差分電圧を測定し、出力するための手段と、
前記差分電圧に基づいて、前記第１の電流信号と前記第２の電流信号とから前記共通モード電流を除去するための手段と
を備える、装置。
［Ｃ１７］
前記共通モード電流を前記除去するための手段は、
前記差分電圧を使用して前記第１の電流信号から前記共通モード電流を除去するために第１の電流除去ユニットを駆動するための手段と、
前記差分電圧を使用して前記第２の電流信号から前記共通モード電流を除去するために第２の電流除去ユニットを駆動するための手段と
を備える、Ｃ１６に記載の装置。
［Ｃ１８］
共通モード電圧を生成するための手段は、
抵抗器のペアを前記相補電流信号のペアに直列に接続するための手段と、
前記共通モード電圧を出力するために、前記抵抗器のペア間に配設されたノードからタップするための手段と
を備える、Ｃ１６に記載の装置。
［Ｃ１９］
差分電圧を測定し、出力するための手段は、
演算増幅器の第１の入力において前記生成された共通モード電圧を受信するための手段と、
前記演算増幅器の第２の入力において前記共通モード基準電圧を受信するための手段と、
前記演算増幅器の出力において前記差分電圧を出力するための手段と
を備える、Ｃ１６に記載の装置。
［Ｃ２０］
送信機の、デジタルアナログ変換器（ＤＡＣ）から受信され、ベースバンドフィルタ（ＢＢＦ）に送られた相補電流信号のペアから共通モード電流を除去するための回路であって、
前記ＤＡＣから前記相補電流信号のペアのうちの第１の電流信号を受信するための第１のノード、前記第１のノードが、前記ＢＢＦ中で演算増幅器の正端子に結合される、と、
前記ＤＡＣから前記相補電流信号のペアのうちの第２の電流信号を受信するための第２のノード、前記第２のノードが、前記ＢＢＦ中で前記演算増幅器の負端子に結合される、と、
前記第１の電流信号から前記共通モード電流を除去するために前記第１のノードに結合された第１の抵抗器と、
前記第２の電流信号から前記共通モード電流を除去するために前記第２のノードに結合された第２の抵抗器と
を備える、回路。
【国際調査報告】
2017517212.tif 000008
2017517212.tif 000009
2017517212.tif 000010