(57)【要約】  本開示は、正極及び負極の２つ以上の電圧を出力ノードにおいて供給するための、カスコードドライバ回路を提供するためのシステム、方法及び装置を提供する。カスコードドライバ回路によって供給される電圧は、表示装置の様々な相互接続部及び端子に電圧を供給するために使用され得る。カスコードドライバ回路は、正極の２つ以上の電圧を、カスコードトランジスタの第１のセットを介して出力ノードに供給するための第１の回路と、負極の２つ以上の電圧を、カスコードトランジスタの第２のセットを介して供給するための第２の回路とを含む。ドライバ回路は、ドライバ回路の性能へのボディー効果の影響を低減するための、ボディー効果軽減回路を含む。ドライバ回路はまた、基板漏れ電流を低減するための回路を含む。
2017509008.tif 000002
【特許請求の範囲】
【請求項１】
出力ノードと、
カスコードトランジスタの第１のセットを含み、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの前記第１のセットを介して前記出力ノードに選択的に供給することができる第１の回路及び
カスコードトランジスタの第２のセットを含み、前記第１の極性とは反対の第２の極性である前記少なくとも２つの電圧レベルの各々を、カスコードトランジスタの前記第２のセットを介して前記出力ノードに選択的に供給することができる第２の回路
を含む、前記出力ノードに結合されたドライバ回路と
を備える装置。
【請求項２】
前記第１の回路が、カスコードトランジスタの前記第１のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合することができる第１のスイッチを含む、請求項１に記載の装置。
【請求項３】
カスコードトランジスタの前記第１のセットのうちの前記少なくとも１つの前記ソース端子における前記電圧が、前記第１の極性を有する前記少なくとも２つの電圧レベルのうちの１つに実質的に等しい、請求項２に記載の装置。
【請求項４】
前記第２の回路が、カスコードトランジスタの前記第２のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合することができる第２のスイッチを含む、請求項１に記載の装置。
【請求項５】
カスコードトランジスタの前記第２のセットのうちの前記少なくとも１つの前記ソース端子における前記電圧が、前記第２の極性を有する前記少なくとも２つの電圧レベルのうちの前記１つに実質的に等しい、請求項４に記載の装置。
【請求項６】
前記第１の回路は、前記第２の回路が前記第２の極性の前記少なくとも２つの電圧レベルのうちの１つを前記出力ノードに供給しているとき、カスコードトランジスタの前記第１のセットのうちの１つのバルク端子とソース端子の両方を、相対的に絶対値が小さい電圧に結合することができるスイッチを含む、請求項１に記載の装置。
【請求項７】
カスコードトランジスタの前記第１のセットのうちの１つ及び前記カスコードトランジスタの前記第２のセットのうちの１つが、前記出力ノードに直接結合される、請求項１に記載の装置。
【請求項８】
カスコードトランジスタの前記第１のセットがｐ型金属酸化物半導体トランジスタであり、カスコードトランジスタの前記第２のセットがｎ型金属酸化物半導体トランジスタである、請求項１に記載の装置。
【請求項９】
表示器を更に備え、前記表示器が、
表示素子のアレイと、１つ又は複数のドライバ回路と、
前記表示器と通信することができるプロセッサと、前記プロセッサは画像データを処理することができ、
前記プロセッサと通信することができるメモリ機器と
を含む、請求項１に記載の装置。
【請求項１０】
前記表示器が、
少なくとも１つの信号を前記表示器へ送ることができるドライバ回路と、
前記画像データの少なくとも一部分を前記ドライバ回路へ送ることができるコントローラと
を更に含む、請求項９に記載の装置。
【請求項１１】
前記画像データを前記プロセッサへ送ることができる画像供給源モジュールを更に含み、前記画像供給源モジュールが、受信機、トランシーバ及び送信機のうちの少なくとも１つを備える、
請求項９に記載の装置。
【請求項１２】
前記表示装置が、
入力データを受信することができ、前記入力データを前記プロセッサへ通信するための入力機器を更に含む、
請求項９に記載の装置。
【請求項１３】
出力ノードにおいて電圧を供給するための方法であって、
第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して前記出力ノードに選択的に供給することと、
前記第１の極性とは反対の第２の極性である前記少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して前記出力ノードに選択的に供給することと
を備える方法。
【請求項１４】
第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して前記出力ノードに選択的に供給することが、カスコードトランジスタの前記第１のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合することを含む、請求項１３に記載の方法。
【請求項１５】
前記第１の極性とは反対の第２の極性である前記少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して前記出力ノードに選択的に供給することが、カスコードトランジスタの前記第２のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合することを含む、請求項１３に記載の方法。
【請求項１６】
前記第１の極性とは反対の第２の極性である前記少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して前記出力ノードに選択的に供給することが、カスコードトランジスタの前記第１のセットのうちの１つのバルク端子及びソース端子を、相対的に絶対値が小さい電圧に結合することを含む、請求項１３に記載の方法。
【請求項１７】
複数の電圧を表示素子のアレイに供給するためのドライバ回路であって、
第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給するための第１の手段と、
前記第１の極性とは反対の第２の極性である前記少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して前記出力ノードに選択的に供給するための第２の手段と
を備えるドライバ回路。
【請求項１８】
前記第１及び第２の手段が、それぞれ、１つ又は複数のトランジスタを含み、前記ドライバ回路が、前記１つ以上のトランジスタのボディー効果の影響を低減するための手段を更に備える、請求項１７に記載のドライバ回路。
【請求項１９】
前記第１の手段がその上に備わっている基板と、
前記第１の手段の基板漏れ電流を低減するための手段と
を更に備える請求項１７に記載のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本特許出願は、２０１４年２月４日に出願された「ＣＡＳＣＯＤＥ  ＤＲＩＶＥＲ  ＣＩＲＣＵＩＴ」と題する米国非仮出願第１４／１７２，４２５号及び２０１４年１月３日に出願された「ＣＡＳＣＯＤＥ  ＤＲＩＶＥＲ  ＣＩＲＣＵＩＴ」と題する米国仮出願第６１／９２３，５７２号の優先権を主張する。上述の出願の各々は本出願の譲受人に譲渡され、これによって参照により明白に本明細書に組み込まれる。
【０００２】
[0002]本開示は、画像表示の分野に関し、詳細には、表示素子のためのドライバ回路に関する。
【背景技術】
【０００３】
[0003]電気機械システム（ＥＭＳ）機器は、アクチュエータ、（ミラー、シャッター及び／又は光学フィルム層などの）光学的構成要素及び電子装置などの、電気的及び機械的素子とを有する機器を含む。ＥＭＳ機器は、限定はしないが、マイクロスケールとナノスケールとを含む、様々なスケールで製造され得る。例えば、マイクロ電気機械システム（ＭＥＭＳ）機器は、約１ミクロンから数百ミクロン以上の範囲のサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ）機器は、例えば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気機械素子は、電気機器と電気機械機器とを形成するために、堆積、エッチング、リソグラフィ及び／又は、堆積材料層の一部をエッチング除去するか、若しくは層を追加する、他のマイクロマシニングプロセスを使用して作成され得る。
【０００４】
[0004]遮光層を貫通して画定される開口を通る光路の内外に遮光構成要素を選択的に移動させることによって光を変調する表示素子を含む、ＥＭＳベースの表示装置が提案されている。そうすることにより、画像を形成するために、バックライトからの光を選択的に通過させるか又は周囲光若しくはフロントライトからの光を反射する。
【発明の概要】
【０００５】
[0005]本開示のシステム、方法及び機器はそれぞれ、幾つかの革新的態様を有し、それらのうちの単一の態様だけが、本明細書で開示される望ましい属性に関与するとは限らない。
【０００６】
[0006]本開示で説明する主題の１つの革新的態様は、出力ノードと、出力ノードに結合されたドライバ回路とを含む装置に実装され得る。ドライバ回路は、カスコードトランジスタの第１のセットを含み、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給するための第１の回路と、カスコードトランジスタの第２のセットを含み、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給するための第２の回路とを含む。
【０００７】
[0007]幾つかの実装形態では、第１の回路は、カスコードトランジスタの第１のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合するように構成された第１のスイッチを含む。幾つかのそのような実装形態では、カスコードトランジスタの第１のセットのうちの少なくとも１つのソース端子における電圧が、第１の極性を有する少なくとも２つの電圧レベルのうちの１つに実質的に等しい。
【０００８】
[0008]幾つかの実装形態では、第２の回路は、カスコードトランジスタの第２のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合するように構成された第２のスイッチを含む。幾つかのそのような実装形態では、カスコードトランジスタの第２のセットのうちの少なくとも１つのソース端子における電圧が、第２の極性を有する少なくとも２つの電圧レベルのうちの１つに実質的に等しい。
【０００９】
[0009]幾つかの実装形態では、第１の回路は、第２の回路が第２の極性の少なくとも２つの電圧レベルのうちの１つを出力ノードに供給しているとき、カスコードトランジスタの第１のセットのうちの１つのバルク端子とソース端子の両方を、相対的に絶対値が小さい電圧に結合するように構成されたスイッチを含む。幾つかの実装形態では、カスコードトランジスタの第１のセットのうちの１つ及びカスコードトランジスタの第２のセットのうちの１つが、出力ノードに直接結合される。幾つかの実装形態では、カスコードトランジスタの第１のセットがｐ型金属酸化物半導体トランジスタであり、カスコードトランジスタの第２のセットがｎ型金属酸化物半導体トランジスタである。
【００１０】
[0010]幾つかの実装形態では、装置は、表示素子のアレイと、１つ又は複数のドライバ回路と、表示器と通信することができるプロセッサと、プロセッサは画像データを処理することができる、プロセッサと通信することができるメモリ装置とを含む表示器を更に含む。幾つかのそのような実装形態では、表示器は、表示器に少なくとも１つの信号を送ることができるドライバ回路と、ドライバ回路に画像データの少なくとも一部分を送ることができるコントローラとを更に含む。幾つかの他のそのような実装形態では、装置は、画像データをプロセッサへ送ることができる画像供給源モジュールを更に含み、画像供給源モジュールは、受信機、トランシーバ及び送信機のうちの少なくとも１つを含む。幾つかの他のそのような実装形態では、表示装置は、入力データを受信することができ、プロセッサに入力データを通信するための入力機器を更に含む。
【００１１】
[0011]本開示で説明する手段の別の革新的態様は、出力ノードにおいて電圧を供給するための方法で実施され得、方法は、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給することと、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給することとを含む。
【００１２】
[0012]幾つかの実装形態では、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給することが、カスコードトランジスタの第１のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合することを含む。幾つかの実装形態では、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給することが、カスコードトランジスタの第２のセットのうちの少なくとも１つのバルク端子を、そのソース端子の電圧と実質的に同じ電圧に選択的に結合することを含む。幾つかの実装形態では、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給することが、カスコードトランジスタの第１のセットのうちの１つのバルク端子及びソース端子を、相対的に絶対値が小さい電圧に結合することを含む。
【００１３】
[0013]本開示で説明する手段の別の革新的態様は、複数の電圧を表示素子のアレイに供給するためのドライバ回路で実施され得る。ドライバ回路は、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給するための第１の手段と、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給するための第２の手段とを含む。
【００１４】
[0014]幾つかの実装形態では、第１及び第２の手段が、それぞれ、１つ又は複数のトランジスタを含み、ドライバ回路が、１つ又は複数のトランジスタのボディー効果（body-effect）の影響を低減するための手段を更に含む。幾つかの他の実装形態では、ドライバ回路は、第１の手段がその上に備わっている基板と、第１の手段の基板漏れ電流を低減するための手段とを更に含む。
【００１５】
[0015]本明細書で説明する主題の１つ又は複数の実装形態の詳細は、添付の図面及び以下の説明に示されている。本概要で提供する例は主に、電気機械システム（ＥＭＳ）ベースの表示器に関して説明されるが、本明細書で提供する概念は、液晶表示器（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）表示器、電気泳動表示器及び電界放出表示器などの他のタイプの表示器並びにＥＭＳマイクロフォン、センサー及び光スイッチなどの他の非表示器ＥＭＳ機器に適用され得る。他の特徴、態様及び利点は、説明、図面及び特許請求の範囲から明らかになろう。以下の図の相対的な寸法は、一定の縮尺で描かれていない場合があることに留意されたい。
【図面の簡単な説明】
【００１６】
【図１Ａ】[0016]例示的な直視型マイクロ電気機械システム（ＭＥＭＳ）ベースの表示装置の概略図。
【図１Ｂ】[0017]例示的なホスト機器のブロック図。
【図２】[0018]例示的なシャッターベースの光変調器２００の上面図。
【図３】[0019]光変調器を制御するために実装され得る例示的な画素回路３００を示す図。
【図４】[0020]駆動電圧を表示装置に供給するための例示的なカスコードドライバ回路を示す図。
【図５】[0021]ボディー効果軽減回路を有する例示的なカスコードドライバ回路を示す図。
【図６】[0022]図５に示すカスコードドライバ回路についての例示的な電圧波形を示す図。
【図７】[0023]基板漏れ電流を低減するための回路を有する例示的なカスコードドライバ回路を示す図。
【図８】[0024]出力ノードにおいて電圧を供給するためのプロセスの例示的なフロー図。
【図９Ａ】[0025]複数の表示要素を含む例示的な表示装置のシステムブロック図。
【図９Ｂ】複数の表示要素を含む例示的な表示装置のシステムブロック図。
【発明を実施するための形態】
【００１７】
[0026]様々な図面における同様の参照番号及び記号は、同様の要素を示す。
【００１８】
[0027]以下の説明は、本開示の革新的態様を説明する目的で、幾つかの実装態様を対象とする。しかしながら、本明細書の教示が多数の異なる方法で適用され得ることを、当業者は容易に認識されよう。説明する実装形態は、動いていようと（ビデオなど）、静止していようと（静止画像など）及びテキスト、グラフィック又は絵であろうと、画像を表示するように構成され得る、任意の機器、装置又はシステムにおいて実装され得る。より具体的には、記載される実装形態は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレス機器、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）機器、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドコンピュータ又はポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリ機器、全地球測位システム（ＧＰＳ）受信機／ナビゲータ、カメラ、（ＭＰ３プレーヤなどの）デジタルメディアプレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビジョンモニタ、フラットパネル表示器、電子リーディング機器（例えば、電子リーダ）、コンピュータモニタ、（走行距離計表示器及び速度計表示器などを含む）自動車用表示器、コックピットコントロール及び／又は表示器、（車両内の後部ビューカメラの表示器などの）カメラビュー表示器、電子写真、電子広告板又は電子掲示板、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダ又はカセットプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメータ、（マイクロ電気機械システム（ＭＥＭＳ）適用例を含む電気機械システム（ＥＭＳ）適用例並びに非ＥＭＳ適用例などにおける）パッケージング、（宝飾品又は衣類上の画像の表示器などの）美的構造物及び様々なＥＭＳ機器などの、様々な電子機器に含まれるか又はそれらに関連付けられる場合があると考えられる。本明細書の教示はまた、限定はしないが、電子スイッチング機器、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、動き検知機器、磁力計、コンシューマエレクトロニクスのための慣性構成要素、コンシューマエレクトロニクス製品の部品、バラクタ、液晶機器、電気泳動機器、駆動方式、製造プロセス及び電子テスト機器などの、非表示器適用例において使用され得る。従って、本教示は、単に図に描写される実装形態に限定されるものではなく、代わりに、当業者に容易に明らかになるであろう広い適用性を有する。
【００１９】
[0028]表示装置は、正極及び負極の２つ以上の電圧を出力ノードにおいて供給するための、カスコードドライバ回路を含む。カスコードドライバ回路によって供給される電圧は、表示装置の様々な相互接続部及び端子に電圧を供給するために使用され得る。カスコードドライバ回路は、正極の２つ以上の電圧を出力ノードに、カスコードトランジスタの第１のセットを介して供給するための第１の回路を含む。カスコードドライバ回路はまた、負極の２つ以上の電圧を出力ノードに、カスコードトランジスタの第２のセットを介して供給するための第２の回路を含む。
【００２０】
[0029]幾つかの実装形態では、第１及び第２の回路は、ドライバ回路の性能へのボディー効果の影響を低減するための、ボディー効果軽減回路を含む。ボディー効果軽減回路は、ボディー効果を低減するために、カスコードドライバ回路の１つ又は複数のトランジスタのソース端子とバルク端子との間の電圧差を選択的に低減することができる。
【００２１】
[0030]幾つかの実装形態では、カスコードドライバ回路は、基板漏れ電流を低減するための回路を含むことができる。回路は、カスコードトランジスタの第１のセットのうちの１つのゲート端子を、そのカスコードトランジスタを介する基板漏れ電流が低減されるように駆動することができる。
【００２２】
[0031]本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの１つ又は複数を実現するために実装され得る。正極及び負極の２つ以上の電圧を出力ノードにおいて供給するように構成された駆動回路の中にカスコードトランジスタを含めることによって、駆動回路は、コストを低減する低電圧プロセスを使用して製作され得る。幾つかの実装形態では、ドライバ回路の中で利用されるトランジスタは、ドライバ回路のスイッチング速度を改善できるボディー効果軽減回路を含むことができる。幾つかの実装形態では、ドライバ回路は、ドライバ回路内の基板漏れ電流を低減するための回路を含むことができる。基板漏れ電流を低減することによって、ドライバ回路の電力消費が低減され得る。
【００２３】
[0032]図１Ａは、例示的な直視型ＭＥＭＳベースの表示装置１００の概略図を示す。表示装置１００は、行及び列に配列された複数の光変調器１０２ａ〜１０２ｄ（全体として、光変調器１０２）を含む。表示装置１００において、光変調器１０２ａ及び１０２ｄは開状態にあり、光を通させる。光変調器１０２ｂ及び１０２ｃは閉状態にあり、光の通過を妨げる。光変調器１０２ａ〜１０２ｄの状態を選択的に設定することによって、表示装置１００は、１つ又は複数のランプ１０５によって照明された場合、バックライト付き表示器用の画像１０４を形成するために利用され得る。別の実装形態では、装置１００は、装置の前面から発する周辺光の反射によって、画像を形成し得る。別の実装形態では、装置１００は、表示器の前面に配置された１つ又は複数のランプからの光の反射によって、即ちフロントライトの使用によって、画像を形成し得る。
【００２４】
[0033]幾つかの実装形態では、各光変調器１０２は、画像１０４の中の画素１０６に対応する。幾つかの他の実装形態では、表示装置１００は、画像１０４の中の画素１０６を形成するために、複数の光変調器を利用し得る。例えば、表示装置１００は、３つの色固有光変調器１０２を含み得る。特定の画素１０６に対応する色固有光変調器１０２のうちの１つ又は複数を選択的に開くことによって、表示装置１００は、画像１０４の中のカラー画素１０６を生成することができる。別の例では、表示装置１００は、画像１０４の中のルミナンスレベルを形成するために、画素１０６当たり２つ以上の光変調器１０２を含む。画像に関して、画素は、画像の解像度によって規定された最も小さい画素に対応する。表示装置１００の構造構成要素に関して、画素という用語は、画像の単一画素を形成する光を変調するために利用される、組み合わされた機械的及び電気的な構成要素を指す。
【００２５】
[0034]表示装置１００は、投影用途で通常見出される結像光学素子を含まないことがあるという点で、直視型表示器である。投影型表示器では、表示装置の表面に形成される画像は、スクリーンの上に又は壁の上に投影される。表示装置は、投影画像よりもかなり小さい。直視型表示器では、光変調器を含み、場合によっては表示器上で見られる輝度及び／又はコントラストを増強するためのバックライト又はフロントライトを含む表示装置を直接見ることによって、ユーザは画像を見る。
【００２６】
[0035]直視型表示器は、透過モード又は反射モードのいずれかで動作し得る。透過型表示器では、光変調器は、表示器の後ろに配置された１つ又は複数のランプから発する光をフィルタ処理するか又は選択的に遮断する。ランプからの光は、各画素が一様に照明され得るように、場合によってはライトガイド又はバックライトに注入される。透過型直視型表示器は、光変調器を含む１つの基板がバックライトの上方に配置されるサンドイッチアセンブリ配列を容易にするために、透明基板又はガラス基板上にしばしば構築される。
【００２７】
[0036]各光変調器１０２は、シャッター１０８と、開口１０９とを含むことができる。画像１０４の中の画素１０６を照明するために、シャッター１０８は、見ている人に向かって光が開口１０９を通過することが可能になるように配置される。画素１０６を未点灯のまま保つために、シャッター１０８は、開口１０９を通る光の通路を妨げるように配置される。開口１０９は、各光変調器１０２の中の反射材料又は光吸収材料を貫通してパターニングされた開口によって画定される。
【００２８】
[0037]表示装置は、シャッターの移動を制御するための、基板及び光変調器に接続された制御マトリクスも含む。制御マトリクスは、画素の行当たり少なくとも１つの書込み許可相互接続部１１０（走査線相互接続部とも呼ばれる）と、画素の列に対して１つのデータ相互接続部１１２と、全ての画素に又は少なくとも表示装置１００の中の複数の列と複数の行の両方からの画素に共通電圧を供給する１つの共通相互接続部１１４とを含む、（相互接続部１１０、１１２及び１１４などの）一連の電気相互接続部を含む。適切な電圧（書込みイネーブル電圧、ＶWE）の印加に応答して、画素の所与の行に対する書込み許可相互接続部１１０は、新しいシャッター移動命令を受け入れるように行の中の画素を準備する。データ相互接続部１１２は、データ電圧パルスの形態で新しい移動命令を通信する。データ相互接続部１１２に印加されるデータ電圧パルスは、幾つかの実装形態では、シャッターの静電移動に直接寄与する。幾つかの他の実装形態では、データ電圧パルスは、通常、データ電圧よりも絶対値が大きい別個の作動電圧を光変調器１０２に印加することを制御する、トランジスタ又は他の非線形回路要素などのスイッチを制御する。次いで、これらの作動電圧を印加した結果、シャッター１０８の静電駆動移動が生じる。
【００２９】
[0038]図１Ｂは、例示的なホスト機器１２０（即ち、携帯電話、スマートフォン、ＰＤＡ、ＭＰ３プレーヤ、タブレット、電子リーダ、ネットブック、ノートブック、腕時計など）のブロック図を示す。ホスト機器１２０は、表示装置１２８と、ホストプロセッサ１２２と、環境センサー１２４と、ユーザ入力モジュール１２６と、電源とを含む。
【００３０】
[0039]表示装置１２８は、複数のスキャンドライバ１３０（書込みイネーブル電圧源とも呼ばれる）と、複数のデータドライバ１３２（データ電圧源とも呼ばれる）と、コントローラ１３４と、共通ドライバ１３８と、ランプ１４０〜１４６と、ランプドライバ１４８と、図１Ａに示された光変調器１０２などの表示素子のアレイ１５０とを含む。スキャンドライバ１３０は、走査線相互接続部１１０に書込みイネーブル電圧を印加する。データドライバ１３２は、データ相互接続部１１２にデータ電圧を印加する。
【００３１】
[0040]表示装置の幾つかの実装形態では、データドライバ１３２は、画像１０４のルミナンスレベルがアナログ方式で導出されるべきである場合は特に、表示素子のアレイ１５０にアナログデータ電圧を供給するように構成される。アナログ動作では、光変調器１０２は、ある範囲の中間の電圧がデータ相互接続部１１２を通して印加されると、シャッター１０８においてある範囲の中間の開状態が生じ、従って、画像１０４においてある範囲の中間の照明状態又はルミナンスレベルが生じるように設計される。他の場合には、データドライバ１３２は、２つ、３つ又は４つのデジタル電圧レベルの縮小セットのみをデータ相互接続部１１２に印加するように構成される。これらの電圧レベルは、デジタル方式で、シャッター１０８の各々に対して、開状態、閉状態又は他の不連続状態を設定するように設計される。
【００３２】
[0041]スキャンドライバ１３０及びデータドライバ１３２は、デジタルコントローラ回路１３４（コントローラ１３４とも呼ばれる）に接続される。コントローラは、幾つかの実装形態では、予め決定され得るとともに、行によって、また画像フレームによってグループ化され得るシーケンスに編成されたデータを、大抵はシリアル方式でデータドライバ１３２へ送る。データドライバ１３２は、直列並列データコンバータと、レベルシフティングと、適用例によってはデジタルアナログ電圧コンバータとを含むことができる。
【００３３】
[0042]表示装置は、場合によっては、共通電圧源とも呼ばれる１組の共通ドライバ１３８を含む。幾つかの実装形態では、共通ドライバ１３８は、例えば、一連の共通相互接続部１１４に電圧を供給することによって、表示素子のアレイ１５０内の全ての表示素子にＤＣ共通電位を与える。幾つかの他の実装形態では、共通ドライバ１３８は、コントローラ１３４からのコマンドに従って、表示素子のアレイ１５０に、電圧パルス又は信号、例えば、アレイ１５０の複数の行及び列の中の全ての表示素子の同時作動を駆動及び／又は開始することが可能なグローバル作動パルスを発する。
【００３４】
[0043]様々な表示機能のためのドライバ（スキャンドライバ１３０、データドライバ１３２及び共通ドライバ１３８などの）の全ては、コントローラ１３４によって時間同期される。コントローラからのタイミングコマンドは、ランプドライバ１４８を介した赤、緑、青及び白のランプ（それぞれ、１４０、１４２、１４４及び１４６）の照明と、表示素子のアレイ１５０内の特定の行の書込み許可及びシーケンシングと、データドライバ１３２からの電圧の出力と、表示素子の作動をもたらす電圧の出力とを調整する。幾つかの実装形態では、ランプは発光ダイオード（ＬＥＤ）である。
【００３５】
[0044]コントローラ１３４は、それによってシャッター１０８の各々が新しい画像１０４に適した照明レベルに再設定され得る、シーケンシング方式又はアドレス指定方式を決定する。新しい画像１０４は、周期的間隔で設定され得る。例えば、ビデオ表示器の場合、ビデオのカラー画像１０４又はフレームは、１０〜３００ヘルツ（Ｈｚ）の範囲の周波数でリフレッシュされる。幾つかの実装形態では、アレイ１５０に対する画像フレームの設定は、交互の画像フレームが、赤、緑、青及び白などの交互の一連の色で照明されるように、ランプ１４０、１４２、１４４及び１４６の照明と同期される。各それぞれの色に対する画像フレームは、カラーサブフレームと呼ばれる。フィールド順次式カラー方法と呼ばれるこの方法では、カラーサブフレームが、２０Ｈｚを上回る周波数で交互に現れる場合、人間の脳は、交互のフレーム画像を、広い連続する範囲の色を有する画像の知覚に平均する。代替実装形態では、原色を有する４つ以上のランプが、赤、緑、青及び白以外の原色を利用する表示装置１００において利用され得る。
【００３６】
[0045]幾つかの実装形態では、表示装置１００が開状態と閉状態との間のシャッター１０８のデジタル切替えのために設計される場合、コントローラ１３４は、前に説明したように、時分割グレースケールの方法によって画像を形成する。幾つかの他の実装形態では、表示装置１００は、画素当たり複数のシャッター１０８の使用を通じて、グレースケールを形成することができる。
【００３７】
[0046]幾つかの実装形態では、画像１０４の状態についてのデータは、走査線とも呼ばれる個々の行の順次アドレス指定により、コントローラ１３４によって表示素子アレイ１５０にロードされる。シーケンスの中の行又は走査線ごとに、スキャンドライバ１３０は、アレイ１５０のその行に対する書込み許可相互接続部１１０に書込みイネーブル電圧を印加し、その後、データドライバ１３２は、選択された行の中の列ごとに、所望のシャッター状態に対応するデータ電圧を供給する。このプロセスは、アレイ１５０の中の全ての行に対してデータがロードされるまで反復する。幾つかの実装形態では、データローディングのために選択される行のシーケンスは線形であり、アレイ１５０の中で上から下へ進む。幾つかの他の実装形態では、選択される行のシーケンスは、視覚的アーティファクトを最小限に抑えるために擬似ランダム化される。また、幾つかの他の実装形態では、シーケンシングはブロックによって編成され、ここで、あるブロックに対して、画像１０４の状態のある部分のみに対するデータが、例えば、シーケンスの中のアレイ１５０の５つごとの行のみをアドレス指定することによって、アレイ１５０にロードされる。
【００３８】
[0047]幾つかの実装形態では、画像データをアレイ１５０にロードするためのプロセスは、アレイ１５０の中の表示素子を作動させるプロセスから時間的に分離される。これらの実装形態では、表示素子アレイ１５０は、アレイ１５０の中の表示素子ごとにデータメモリ要素を含み得、制御マトリクスは、メモリ要素に記憶されたデータに従って、共通ドライバ１３８からシャッター１０８の同時作動を開始するトリガ信号を搬送するためのグローバル作動相互接続部を含み得る。
【００３９】
[0048]代替実装形態では、表示素子のアレイ１５０及び表示素子を制御する制御マトリクスは、矩形の行及び列以外の構成で配列されてよい。例えば、表示素子は、六角形アレイ又は曲線をなす行及び列に配列されてよい。一般に、本明細書で使用する走査線という用語は、書込み許可相互接続部を共有する、任意の複数の表示素子を指すものとする。
【００４０】
[0049]ホストプロセッサ１２２は、一般に、ホストの動作を制御する。例えば、ホストプロセッサ１２２は、ポータブル電子機器を制御するための汎用プロセッサ又は専用プロセッサであり得る。ホスト機器１２０内に含まれる表示装置１２８に関して、ホストプロセッサ１２２は、画像データ及びホストについての追加データを出力する。そのような情報は、周辺光又は温度などの環境センサーからのデータ、例えばホストの動作モード若しくはホストの電源に残っている電力の量を含むホストについての情報、画像データのコンテンツについての情報、画像データのタイプについての情報及び／又は結像モードを選択する際に使用するための表示装置に対する命令を含んでよい。
【００４１】
[0050]ユーザ入力モジュール１２６は、直接又はホストプロセッサ１２２を介してのいずれかで、ユーザの個人的な選好をコントローラ１３４に伝える。幾つかの実装形態では、ユーザ入力モジュール１２６は、ユーザが、色をより濃くする、コントラストをより良好にする、低電力にする、輝度を高める、スポーツ、動画又はアニメーションなどの個人的な選好をプログラムするソフトウェアによって制御される。幾つかの他の実装形態では、これらの選好は、スイッチ又はダイヤルなどのハードウェアを使用して、ホストに入力される。コントローラ１３４への複数のデータ入力は、最適な結像特性に対応する様々なドライバ１３０、１３２、１３８及び１４８にデータを供給するようにコントローラに指示する。
【００４２】
[0051]環境センサーモジュール１２４はまた、ホスト機器１２０の一部として含まれ得る。環境センサーモジュール１２４は、温度及び又は周辺光の状態などの周辺環境についてのデータを受信する。センサーモジュール１２４は、機器が屋内又はオフィス環境で動作しているのか、明るい昼光の中の屋外環境で動作しているのか、夜間の屋外環境で動作しているのかを区別するようにプログラムされ得る。センサーモジュール１２４は、コントローラ１３４が周辺環境に応答して視聴状態を最適化することができるように、この情報を表示器コントローラ１３４に通信する。
【００４３】
[0052]図２は、例示的なシャッターベースの光変調器２００の上面図を示す。具体的には、図２は、それぞれ２対の弾性ビームを含むアクチュエータを有する光変調器２００を示す。光変調器２００は、シャッターを反対方向に動かすためのデュアルアクチュエータを含むことができる。光変調器２００は、光変調器１０２として図１Ａの直視型ＭＥＭＳベースの表示装置１００への組込み向けに好適であり得る。
【００４４】
[0053]光変調器２００は、シャッタークローズアクチュエータ２０４及びシャッターオープンアクチュエータ２０６（「アクチュエータ２０４及び２０６」とまとめて呼ばれる）に結合されたシャッター２０２を含む。シャッター２０２は、光がそこを通って通過することができるシャッター開口２０８を含む。シャッター開口２０８をその下にある開口レイヤの中の開口２１０に整合又は不整合させることによって、シャッター２０２は、開口２１０から発散する光を送信することができ又はそうした光が見ている人に到達することを妨げることができる。シャッター開口２０８が開口２０８に整合されるとき、シャッター２０２は開位置にあると言われる。開位置では、シャッター２０２は、開口２０１から発散する実質的に全ての光が、見ている人に向かって通過することを可能にする。一方、シャッター開口が開口２１０に不整合されるとき、シャッター２０２は閉位置にあると言われる。閉位置では、シャッター２０２は、実質的に全ての開口２１０から発散する光が、見ている人に到達することを妨げる。幾つかの実装形態では、シャッター２０２はまた、シャッター開口２０８が部分的に開口２１０に不整合される部分的な閉位置に配置され得る。部分的な閉位置では、シャッター２０２は、開口２１０から発散する光の一部分だけが、見ている人に到達することを可能にする。一例として、図２は、閉位置でのシャッター２０２を示す。即ち、シャッター開口２０８は、開口２１０に不整合される。
【００４５】
[0054]シャッター２０２は、シャッターオープンアクチュエータ２０６とシャッタークローズアクチュエータ２０４とを作動させることによって、開位置と閉位置との間で移動され得る。シャッターオープンアクチュエータ２０６の作動がシャッター２０２を開位置に配置させ、シャッタークローズアクチュエータ２０４の作動がシャッター２０２を閉位置に配置させるように、シャッターオープンアクチュエータ２０６及びシャッタークローズアクチュエータ２０４は、シャッター２０２の対向する端部上に配置される。シャッター２０２がその上方に懸架されている開口レイヤに対して実質的に平行な平面にあるシャッター２０２を引っ張ることによって、アクチュエータ２０４及び２０６はシャッター２０２を開閉する。シャッター２０２は、アクチュエータ２０４及び２０６に取り付けられた負荷アンカー２１２によって、開口レイヤの上方の短い距離に懸架される。シャッター２０２の移動軸に沿って、シャッター２０２の両端に取り付けられた支持体を含むことにより、シャッター２０２の面外運動が低減され、開口レイヤに対して実質的に平行な平面への運動が制限される。
【００４６】
[0055]上述のように、シャッタークローズアクチュエータ２０４及びシャッターオープンアクチュエータ２０６はそれぞれ、２対の弾性ビームを含む。例えば、アクチュエータ２０４及び２０６の各々は、１対の弾性負荷ビーム２１４と１対の弾性駆動ビーム２１６とを含む。弾性負荷ビーム２１４の各々の一方の端部はシャッター２０２に結合され、弾性負荷ビーム２１４の各々の他方の端部は負荷アンカー２１２に結合されている。駆動ビーム２１６の各々の一方の端部は駆動アンカー２１８に結合され、駆動ビーム２１６の各々の他方の端部は対向する負荷ビーム２１４の近傍に懸架されている。
【００４７】
[0056]弾性負荷ビーム２１４と弾性駆動ビーム２１６との間の作動電圧を印加又は除去することによって、アクチュエータ２０４及び２０６は作動又は停止させられる。例えば、シャッタークローズアクチュエータ２０４を作動させるために、シャッタークローズアクチュエータ２０４の弾性負荷ビーム２１４と弾性駆動ビーム２１６との間に、作動電圧に等しい電圧差が生成される。作動電圧の印加は、弾性負荷ビーム２１４と対応する弾性駆動ビーム２１６との間に静電力の生成をもたらす。静電力は、弾性負荷ビーム２１４を駆動ビーム２１６に向かって移動させ、次にシャッター２０２を駆動ビーム２１６に向かって移動させる。その結果、シャッター２０２は閉状態に配置される。シャッタークローズアクチュエータ２０４が作動させられると、その弾性負荷ビーム２１４と弾性駆動ビーム２１６との間の電圧差が、低い維持電圧に低減され得、低い維持電圧は、シャッターオープンアクチュエータ２０６に印加されている対向する大きい電圧の存在の上方にシャッターの位置を維持することができる。
【００４８】
[0057]シャッターオープンアクチュエータ２０６は、シャッタークローズアクチュエータ２０４に関して上記で説明したものと類似の方式で作動させられ得る。例えば、シャッタークローズアクチュエータ２０４上の電圧が上記で参照された維持電圧よりも小さいと仮定すると、シャッターオープンアクチュエータ２０６は、その弾性負荷ビーム２１４と弾性駆動ビーム２１６との間の作動電圧を印加することによって作動させられ得る。この場合、シャッター２０２は、シャッター２０２を開位置へ移動させる反対方向に引っ張られる。作動の後、シャッターオープンアクチュエータ２０６の弾性負荷ビーム２１４と弾性駆動ビーム２１６との間の電圧差は、維持電圧に低減され得る。
【００４９】
[0058]幾つかの実装形態では、弾性負荷ビーム２１４に印加される電圧が一定に保たれ、次にシャッター２０２に印加される電圧が一定に保たれる。そのような実装形態では、アクチュエータ２０４及び２０６のうちのどちらが作動させられるべきであるのかに基づいて、適切な電圧がアクチュエータ２０４及び２０６のそれぞれの弾性駆動ビーム２１６に印加され得る。例えば、シャッタークローズアクチュエータ２０４を作動させるために、弾性負荷ビーム２１４及びシャッター２０２における電圧は０ボルトに維持され得、シャッタークローズアクチュエータ２０４の弾性駆動ビーム２１４における電圧は作動電圧に引き上げられ得る。
【００５０】
[0059]幾つかの他の実装形態では、アクチュエータ２０４と２０６の両方の弾性駆動ビーム２１６に印加される電圧は、一定であるが相異なる電圧（高電圧及び低電圧のような）に維持される。そのような実装形態では、第１のアクチュエータ２０４及び２０６のうちの１つを作動させるために、適切な電圧が弾性負荷ビーム２１４及びシャッター２０２に印加される。
【００５１】
[0060]図３は、光変調器を制御するために実装され得る例示的な画素回路３００を示す。具体的には、画素回路３００は、図２に示す光変調器２００などのデュアルアクチュエータ光変調器を制御するために使用され得る。画素回路は、光変調器２００と類似の光変調器を組み込む、画素のアレイを制御する制御マトリクスの一部であり得る。
【００５２】
[0061]画素回路３００は、作動回路３０６に結合されたデータローディング回路３０４を含む。データローディング回路３０４は、画素と関連したデータを受信及び記憶し、作動回路３０６は、データローディング回路３０４によって記憶されるデータに基づいて、光変調器３０２を作動させる。幾つかの実装形態では、画素回路３００の様々な構成要素は、薄膜トランジスタ（ＴＦＴ）を使用して実装される。幾つかの実装形態では、アモルファスシリコン、インジウムガリウム酸化亜鉛（又は、他の導電性酸化物）又は多結晶シリコンなどの材料を使用して製造されるＴＦＴが使用され得る。幾つかの他の実装形態では、画素回路３００の様々な構成要素は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を使用して実装される。当業者によって容易に理解されるように、ＴＦＴはゲート端子と、ソース端子と、ドレイン端子とを有する３端子トランジスタである。ゲート端子は、ゲート端子に印加されたソース端子に対する電圧がＴＦＴをオン又はオフに切り替えることができるような、制御端子として働くことができる。ｎ型ＴＦＴの場合、ゲート端子における電圧がソース端子における電圧をしきい値電圧だけ上回る場合、ｎ型ＴＦＴはオンに切り替わることになる。一方、ｐ型ＴＦＴの場合、ゲート端子における電圧がソース端子における電圧よりもｐ型ＴＦＴのしきい値電圧だけ小さい場合、ｐ型ＴＦＴはオンに切り替わることになる。オン状態では、ＴＦＴ（ｎ型又はｐ型）は、そのソース端子とドレイン端子との間を電流が流れることを可能にする。しかしながら、オフ状態では、ＴＦＴ（ｎ型又はｐ型）は、そのソース端子とドレイン端子との間のいかなる電流フローも実質的に妨げる。但し、画素回路３００の実装形態はＴＦＴ又はＭＯＳＦＥＴに限定されず、バイポーラ接合トランジスタなどの他のトランジスタも利用され得る。
【００５３】
[0062]上述のように、データローディング回路３０４は、画素と関連したデータをロードするために使用される。具体的には、データローディング回路３０４は、画素のアレイの同じ列の中の全ての画素に対して共通である、データ相互接続部（ＤＩ）３０８に結合されている。データ相互接続部３０８は、画素にロードされるべきデータに対応するデータ電圧を用いて通電される。幾つかの実装形態では、データ電圧は、接地などの最小データ電圧と最大データ電圧との間の電圧であり得る。幾つかのそのような実装形態では、最小データ電圧及び最大データ電圧は、デジタルデータの１ビット、即ち、「０」又は「１」を表すことができる。幾つかの実装形態では、データ電圧は、その画素に対応する画素強度値の関数であり得る。
【００５４】
[0063]データローディング回路３０４はまた、画素回路３００に関連付けられた画素と同じアレイの行の中の全ての画素に対して共通である、書込み許可相互接続部（ＷＥＩ）３１０に結合されている。書込み許可相互接続部３１０が書込みイネーブル電圧を用いて通電されるとき、データローディング回路３０４は、データ相互接続部３０８上で提供されたデータを受け入れる。
【００５５】
[0064]データローディング機能を果たすために、データローディング回路３０４は、書込み許可トランジスタ３１２とデータ記憶キャパシタ３１４とを含む。書込み許可トランジスタ３１２は、制御可能なトランジスタスイッチであり得、その動作は書込み許可相互接続部３１０上の書込みイネーブル電圧によって制御され得る。書込み許可トランジスタ３１２の第１の端子、即ちゲート端子は、書込み許可相互接続部３１０に結合され得る。書込み許可トランジスタ３１２の第２の端子（ドレイン端子／ソース端子）はデータ相互接続部３０８に結合され得、第３の端子（ドレイン端子／ソース端子）はデータ記憶キャパシタ３１４に結合され得る。データ記憶キャパシタ３１４は、データ相互接続部３０８によって提供されるデータを表すデータ電圧を記憶するために使用され得る。データ記憶キャパシタ３１４の一方の端子は書込み許可トランジスタ３１２に結合され、データ記憶キャパシタ３１４の他方の端子は共通相互接続部（ＣＯＭ）３１６に結合されている。共通相互接続部３１６は、表示装置の複数の行及び列の中の画素に、共通接地電圧又は何らかの他の基準電圧を供給する。
【００５６】
[0065]上述のように、データローディング回路３０４は、作動回路３０６に結合されている。具体的には、データローディング回路３０４のデータ記憶キャパシタ３１４が、作動回路３０６の放電トランジスタ３１８のゲート端子に結合されている。作動回路３０６は、充電経路と放電経路とを含む。充電経路はプリチャージトランジスタ３２０を含み、放電経路は放電トランジスタ３１８を含む。充電経路及び放電経路は、光変調器３０２のシャッター端子３２２に印加された電圧を充電するために使用される。プリチャージトランジスタ３２０のゲート端子はプリチャージ相互接続部（ＰＣＨ）３２４に結合され、プリチャージトランジスタ３２０の他の２つの（ソース／ドレイン）端子は作動相互接続部（ＡＣＴ）３２６及び光変調器３０２のシャッター端子３２２に結合されている。プリチャージ電圧がプリチャージ相互接続部３２４に印加されると、プリチャージトランジスタはオンに切り替わり、シャッター端子３２２を作動相互接続部３２６上で維持される作動電圧への充電にさせる。
【００５７】
[0066]放電トランジスタ３１８のソース端子／ドレイン端子のうちの一方は光変調器３０２のシャッター端子３２２に結合され、ソース端子／ドレイン端子の他方は更新相互接続部（ＵＰＤＡＴＥ）３２８に結合されている。更新相互接続部３２８上の電圧が下げられると、放電トランジスタ３１８は、データ記憶キャパシタ３１４に記憶されているデータ電圧に基づいて、シャッター端子３２２を放電する。例えば、データ電圧キャパシタに記憶されているデータ電圧が高い場合、放電トランジスタ３１８はオンに切り替わることができ、シャッター端子３２２を放電することができる。一方、データ電圧が低い（即ち、放電トランジスタ３１８のしきい値電圧よりも下にある）場合、放電トランジスタ３１８はオフに切り替えられ得る。
【００５８】
[0067]シャッター端子３２２に加えて、光変調器３０２はまた、シャッタークローズアクチュエータ端子３３０とシャッターオープンアクチュエータ端子３３２とを含む。シャッタークローズアクチュエータ端子３３０及びシャッターオープンアクチュエータ端子３３２は、デュアルアクチュエータ光変調器のデュアルアクチュエータに結合され得る。例えば、図２に示すデュアルアクチュエータ光変調器２００を参照すると、シャッタークローズアクチュエータ端子３３０及びシャッターオープンアクチュエータ端子３３２は、それぞれ、第１のシャッタークローズアクチュエータ２０４及び第１のシャッターオープンアクチュエータ２０６の駆動ビーム２１６に電気的に結合され得る。更に、シャッター端子３２２は、負荷ビーム２１４及びシャッター２０２に結合され得る。
【００５９】
[0068]シャッタークローズアクチュエータ端子３３０及びシャッターオープンアクチュエータ端子３３２は、実質的に一定であるが相異なる電圧に維持され得る。例えば、シャッタークローズアクチュエータ端子３３０はＶcの一定の電圧に維持され得、シャッターオープンアクチュエータ端子３３２はＶoの一定の電圧に維持され得る。データ電圧に基づいて画素回路３００によって決定されるシャッター端子３２２上の電圧は、光変調器のシャッタークローズアクチュエータ及びシャッターオープンアクチュエータのうちのどちらが作動させられるのかを決定する。幾つかの実装形態では、シャッター端子３２２とシャッタークローズアクチュエータ端子３３０との間の電圧差が作動電圧に実質的に等しい場合、シャッタークローズアクチュエータが作動させられ、シャッターは閉位置へ移動させられる。一方、シャッター端子３２２とシャッターオープンアクチュエータ端子３３２との間の電圧差が作動電圧に実質的に等しい場合、シャッターオープンアクチュエータが作動させられ、シャッターが開位置へ移動させられる。幾つかの実装形態では、電圧Ｖcは作動電圧に等しい電圧に維持され得、電圧Ｖoは接地即ち０ボルトに維持される。幾つかの他の実装形態では、電圧Ｖcは０ボルトに維持され得、電圧Ｖoは作動電圧に等しい電圧に維持され得る。幾つかの他の実装形態では、電圧Ｖc及びＶoは、反対の極性に維持され得る。
【００６０】
[0069]動作の間、作動相互接続部３２６は作動電圧に維持され得る。フレーム期間（その間に画像フレームが表示される）の開始において、更新相互接続部３２８は、放電トランジスタ３１８のゲート端子における電圧とは無関係に放電トランジスタ３１８をオフ状態に維持するのに十分な高電圧に導かれる。その後、データ相互接続部３０８は、画素回路にロードされるべきデータに対応するデータ電圧に導かれ、書込み許可相互接続部３１０は、書込み許可トランジスタ３１２をオンに切り替えるのに十分な電圧を用いて通電される。このことは、データ記憶キャパシタ３１４上の電圧がデータ電圧に実質的に等しくなるように、データ記憶キャパシタ３１４を充電又は放電させる。
【００６１】
[0070]データをロードした後、プリチャージ相互接続部３２４上の電圧は、プリチャージトランジスタ３２０をオンに切り替えるのに十分高く導かれる。このことは、作動電圧に実質的に等しい電圧にシャッター端子３２２を充電させる。シャッターオープンアクチュエータ端子３３２における電圧Ｖoが０ボルトに維持される場合、シャッターオープンアクチュエータが作動させられることになり、シャッターが開位置へ移動させられることになる。一方、代わりにシャッタークローズアクチュエータ端子３３０の電圧Ｖcが０ボルトに維持される場合、シャッタークローズアクチュエータが作動させられることになり、シャッターが閉位置へ移動させられることになる。その後、プリチャージ相互接続部３２４上の電圧は、プリチャージトランジスタ３２０をオフに切り替えるのに十分低く導かれる。幾つかの実装形態では、この電圧はほぼ接地電圧であり得る。
【００６２】
[0071]更新相互接続部３２８上の電圧が低レベル（通常、接地電圧よりも低い）に導かれると、放電トランジスタ３１８は、データ記憶キャパシタ３１４に記憶されているデータ電圧に基づいて状態を想定することができる。データ電圧が放電トランジスタをオンに切り替えるのに十分に高い場合、前に作動電圧にプリチャージされたシャッター端子３２２は、放電トランジスタ３１８を介して放電される。このことは、シャッター端子３２２上の電圧を低く引き込ませる（pull）。上述のように、シャッター端子３２２とシャッターオープンアクチュエータ端子３３０及びシャッタークローズアクチュエータ端子３３２の各々との間の電圧差が、光変調器のデュアルアクチュエータのうちのどちらが作動させられるのかを決定する。従って、例えば、シャッター電圧が低くに引き込まされておりＶcが作動電圧に維持されている場合、シャッター端子３２２とシャッタークローズ端子３３０との間の電圧差は、作動電圧に等しくなる。その結果、シャッタークローズ作動が作動させられることになり、シャッターを閉位置に移動させる。
【００６３】
[0072]幾つかの実装形態では、アクチュエータにおける電荷蓄積を低減するために、シャッタークローズアクチュエータ端子３２２上及びシャッターオープンアクチュエータ端子３３０上の電圧Ｖc及びＶoの絶対値は、周期的に逆転させられ得る。例えば、Ｖcは接地電圧の近くに維持され得、Ｖoは作動電圧に維持され得る。従って、シャッター電圧が低く引き込まされている場合、シャッターオープンアクチュエータが作動させられることになり、シャッターを開位置へ移動させる。シャッタークローズアクチュエータ端子３２２上及びシャッターオープンアクチュエータ端子３３０上の電圧が逆転されるときにデータ入力とシャッターの位置との間の関係を維持するために、データ相互接続部３０８上のデータ電圧は、データローディング回路３０４に印加される前に反転され得る。電圧Ｖc及びＶoが反対の極性に維持される幾つかの実装形態では、電荷蓄積を低減するために電圧の極性が周期的に逆転され得る。
【００６４】
[0073]図３はｎ型トランジスタだけを含む画素回路３００を示すが、幾つかの他の実装形態では、画素回路３００の１つ又は複数のトランジスタがｐ型トランジスタであってよい。幾つかの実装形態では、画素回路３００の全てのトランジスタがｐ型トランジスタであってよい。幾つかの他の実装形態では、画素回路３００に供給される電圧のうちの１つ又は複数が負電圧であり得るように、画素回路３００が構成されてよい。例えば、作動相互接続部３２６における作動電圧、更新相互接続部３２８における電圧、書込み許可相互接続部３１０における電圧及び共通相互接続部における電圧が、負であってよい。幾つかの実装形態では、表示装置は、正極電圧を用いて動作するように構成されている画素回路と、負極電圧を用いて動作するように構成されている画素回路とを採用してよい。従って、表示装置１００は、画素回路３００の様々な構成の動作のために使用される正極と負極の両方の電圧を供給する必要があることになる。
【００６５】
[0074]図４は、駆動電圧を表示装置に供給するためのカスコードドライバ回路４００を示す。例えば、カスコードドライバ回路４００は、図１に示す表示装置１２０の動作のために使用される様々な駆動電圧を供給するために利用され得る。幾つかの実装形態では、カスコードドライバ回路４００は、上述の画素回路３００などの画素回路の動作のために必要とされる正極及び負極電圧を供給するために利用され得る。カスコードドライバ回路４００は、様々な電圧レベルをその出力ノード４０１において選択的に供給することができる。例えば、カスコードドライバ回路４００は、正極及び負極の作動電圧ＶＡＣＴ、接地電圧ＶＧＮＤ及び書込みイネーブル電圧ＶＷＥの各々を、出力ノード４０１において供給することができる。幾つかの実装形態では、正極及び負極の追加の電圧も、カスコードドライバ回路４００によって供給され得る。
【００６６】
[0075]幾つかの実装形態では、表示装置１２８（図１Ｂに示す）のコントローラ１３４は、任意の所与の時間において出力ノード４０１を様々な相互接続部に、所望の電圧をその相互接続部に供給するために選択的に結合し得る。例えば、出力ノード４０１は、正極又は負極の電圧ＶＡＣＴを作動相互接続部３２６に供給するために、画素回路３２６の作動相互接続部３２６に選択的に結合され得る。幾つかの他の事例において、出力ノード４０１は、正極又は負極の電圧ＶＷＥを書込み許可相互接続部３１０に供給するために、画素回路の書込み許可相互接続部３１０に選択的に結合され得る。幾つかの実装形態では、表示装置１２８は、正極及び負極の様々な電圧を幾つかの相互接続部に供給するために、２つ以上のカスコードドライバ回路４００を利用し得る。
【００６７】
[0076]カスコードドライバ回路４００は、正極の１つ又は複数のソース電圧を出力ノード４０１に供給するための第１の回路４０２を含む。縦続ドライバ４００はまた、負極の１つ又は複数のソース電圧を出力ノード４０１に供給するための第２の回路４０４を含む。ソース電圧は、例えば、作動電圧、接地電圧、書込みイネーブル電圧などを含むことができる。幾つかの実装形態では、第１の回路４０２及び第２の回路４０４は、任意の所与の時間において、ただ１つのソース電圧が出力ノード４０１において供給されるような方式で動作させられ得る。図４に示すもののような幾つかの実装形態では、カスコードドライバ回路４００は、正の書込みイネーブル電圧（ＶＷＥ）、正の作動電圧（ＶＡＣＴ）及び正の接地電圧（ＶＧＮＤ）、並びに負の書込みイネーブル電圧（ＶＷＥ−）、負の作動電圧（ＶＡＣＴ−）及び負の接地電圧（ＶＧＮＤ−）を、出力ノード４０１において供給することができる。しかしながら、負極、正極又は負極と正極の両方を有する追加のソース電圧がカスコードドライバ回路４００によって供給され得ることが理解される。
【００６８】
[0077]第１の回路４０２及び第２の回路４０４は、所望の正極ソース電圧を出力ノード４０１において供給するためのスイッチを採用する。例えば、第１の回路４０２は、第１の書込みイネーブル電圧トランジスタ（「ＶＷＥトランジスタ」）４０６を含む。ＶＷＥトランジスタ４０６は、そのソース端子が正の書込みイネーブル電圧（ＶＷＥ）ソース４０８に結合されて、スイッチとして動作する。第１の回路４０２は、同様にスイッチとして動作する第１の作動／接地電圧トランジスタ（「ＶＡＣＴ／ＶＧＮＤトランジスタ」）４１０を更に含む。ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のソース端子は、正の作動／接地電圧（ＶＡＣＴ／ＶＧＮＤ）ソース４１２に結合されている。ＶＡＣＴ／ＶＧＮＤ電圧源４１２は、任意の所与の時間において、正の作動電圧ＶＡＣＴ又は正の接地電圧ＶＧＮＤのいずれかを供給することができる。幾つかの実装形態では、第１の回路４０２は、別個のＶＡＣＴ及びＶＧＮＤ電圧源に結合され得る。幾つかのそのような実装形態では、第１の回路４０２は、ＶＡＣＴ及びＶＧＮＤ電圧源にそれぞれ結合された、別個のＶＡＣＴ及びＶＧＮＤトランジスタを含むことができる。
【００６９】
[0078]幾つかの実装形態では、第１の回路４０２は、追加の電圧源に結合されている追加のトランジスタを含み得る。例えば、第１の回路４０２は、正のプリチャージ電圧源に結合された追加の正のプリチャージトランジスタを含み得る。追加の正の電圧源への接続性を提供することによって、ドライバ回路３００は、これらの追加の正極電圧を出力ノード４０１において選択的に供給することができる。
【００７０】
[0079]ＶＷＥトランジスタ４０６とＶＡＣＴ／ＶＧＮＤトランジスタ４１０の両方（及び、任意の追加の電圧源に結合された任意の追加のトランジスタ）のドレイン端子は、第１のカスコードノード４５０において第１のカスコードトランジスタ４１４のソース端子に結合されている。第１のカスコードトランジスタ４１４のドレイン端子は、出力ノード４０１に結合されている。以下で更に説明するように、第１のカスコードトランジスタ４１４は、ＶＷＥトランジスタ４０６及びＶＡＣＴ／ＶＧＮＤトランジスタ４１０の両端間の電圧降下を低減する。電圧降下のこの低減は、低電圧トランジスタ製造プロセスを使用してカスコードドライバ回路４００の製造を可能にする。
【００７１】
[0080]幾つかの実装形態では、第１の回路４０２の中で採用されるトランジスタのうちの１つ又は複数は、ｐ型ＭＯＳＦＥＴであり得る。幾つかの実装形態では、第１の回路４０２の中の全てのトランジスタは、ｐ型ＭＯＳＦＥＴであり得る。
【００７２】
[0081]第１の回路４０２の中のトランジスタは、出力ノード４０１において望まれる電圧に基づいて、オン又はオフに選択的に切り替えられ得る。
【００７３】
【数１】
2017509008.tif 000003
更に、第１のカスコードトランジスタ４１４のゲート端子は、第１のカスコードトランジスタ４１４が概してオン状態に維持されるような一定の電圧ＶＳＳ＿ＣＬＡＭＰに維持される。
【００７４】
【数２】
2017509008.tif 000004
ＶＷＥトランジスタ４０６をオンに切り替えさせ、第１のカスコードノード４５０をＶＷＥ電圧に引き込まされるようにさせる。第１のカスコードトランジスタもオンに切り替えられるので、出力ノードもＶＷＥ電圧に引き込まされる。
【００７５】
【数３】
2017509008.tif 000005
【００７６】
【数４】
2017509008.tif 000006
このことは、次に第１のカスコードノード４５０をＶＡＣＴ／ＶＧＮＤ電圧に引き込ませ、その結果として出力ノード４０１をＶＡＣＴ／ＶＧＮＤ電圧に引き込ませる。
【００７７】
[0083]第１の回路４０２と類似の第２の回路４０４は、所望の負極電圧を出力ノード４０１において供給するためのスイッチを採用する。例えば、第２の回路は、第２の書込みイネーブル電圧トランジスタ（「ＶＷＥ−トランジスタ」）４１６を含む。ＶＷＥ−トランジスタ４１６は、そのソース端子が負の書込みイネーブル電圧（ＶＷＥ−）供給源４１８に結合されて、スイッチとして動作する。第２の回路４０４は、同様にスイッチとして動作する第２の作動／接地電圧トランジスタ（「ＶＡＣＴ−／ＶＷＥ−トランジスタ」）４２０を更に含む。ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のソース端子は、負の作動／接地電圧（ＶＡＣＴ−／ＶＧＮＤ−）供給源４２２に結合されている。ＶＡＣＴ−／ＶＧＮＤ−電圧源４２２は、任意の所与の時間において、負の作動電圧ＶＡＣＴ−又は負の接地電圧ＶＧＮＤ−のいずれかを供給することができる。幾つかの実装形態では、第２の回路４０４は、別個のＶＡＣＴ−及びＶＧＮＤ−電圧源に結合され得る。幾つかのそのような実装形態では、第２の回路４０４は、別個のＶＡＣＴ−及びＶＧＮＤ−電圧源にそれぞれ結合された、別個のＶＡＣＴ−及びＶＧＮＤ−トランジスタを含むことができる。
【００７８】
[0084]第１の回路４０２に関して上述したように、幾つかの実装形態では、第２の回路４０４は、追加の電圧源に結合されている追加のトランジスタを含み得る。例えば、第２の回路４０４は、負のプリチャージ電圧源に結合された追加の負のプリチャージトランジスタを含み得る。追加の負の電圧源への接続性を提供することによって、ドライバ回路３００は、これらの追加の負極電圧を出力ノード４０１において選択的に供給することができる。
【００７９】
[0085]ＶＷＥ−トランジスタ４１６とＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両方の（及び任意の追加の電圧源に結合された任意の追加のトランジスタの）ドレイン端子は、第２のカスコードノード４５２において第２のカスコードトランジスタ４２４のソース端子に結合されている。第２のカスコードトランジスタ４２４のドレイン端子は、出力ノード４０１に結合されている。ＶＷＥトランジスタ４０６及びＶＡＣＴ／ＶＧＮＤトランジスタ４１０の両端間の電圧降下を低減する第１のカスコードトランジスタ４１４と同様に、第２のカスコードトランジスタ４２４は、ＶＷＥ−トランジスタ４１６及びＶＡＣＴ−ＶＧＮＤ−トランジスタ４２０の両端間の電圧降下を低減する。
【００８０】
[0086]幾つかの実装形態では、第２の回路４０４採用されるトランジスタのうちの１つ又は複数は、ｎ型ＭＯＳＦＥＴであり得る。幾つかの実装形態では、第２の回路４０４の中の全てのトランジスタは、ｎ型ＭＯＳＦＥＴであり得る。
【００８１】
[0087]第２の回路４０４の中のトランジスタは、出力ノード４０１において望まれる電圧に基づいて、オン又はオフに選択的に切り替えられ得る。ＶＷＥ−トランジスタ４１６のゲート端子は、第２の書込みイネーブル信号ｗｅｎによって駆動され、−ＶＡＣＴ／−ＶＧＮＤトランジスタ４２０のゲート端子は、第２の作動信号ａｃｔｎによって駆動される。第２のカスコードトランジスタ４２４のゲート端子は、第２のカスコードトランジスタ４２４がオン状態に維持されるような一定の電圧ＶＤＤ＿ＣＬＡＭＰに維持される。
【００８２】
[0088]ＶＷＥ−トランジスタ４１６のゲート端子において高電圧を印加することは（即ち、第２の書込みイネーブル信号ｗｅｎを高電圧に駆動することは）、ＶＷＥ−トランジスタ４１６をオンに切り替えさせ、そのことが第２のカスコードノード４５２及び出力ノード４０１を電圧ＶＷＥ−に引き込ませる。ＶＡＣＴ−／ＶＧＮＤ−電圧が出力ノード４０１において望まれる場合、ＶＡＣＴ−／ＶＧＮＤ−トランジスタのゲート端子が高電圧に引き込まされる（即ち、第２の作動信号ａｃｔｎを高電圧に駆動する）。このことは、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０をオンに切り替えさせ、第２のカスコードノード４５２及び出力ノード４０１をＶＡＣＴ−／ＶＧＮＤ−電圧に引き込ませる。
【００８３】
[0089]上述のように、第１のカスコードトランジスタ４１４及び第２のカスコードトランジスタ４２４は、トランジスタの両端間の電圧降下を低減するために使用され得る。例えば、第２の回路４０４を参照すると、第２のカスコードトランジスタ４２４は、ＶＷＥ−トランジスタ４１６及びＶＡＣＴ−／ＶＧＮＤトランジスタ４２０の両端間の電圧降下を低減することができる。第２のカスコードトランジスタ４２４の利点は、第２のカスコードトランジスタ４２４がない場合のＶＷＥ−トランジスタ４１６及びＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間の電圧降下を最初に論証し、次いで、第２のカスコードトランジスタ４２４がある場合のこれらのトランジスタの両端間の電圧降下の低減を示すことによって、説明され得る。
【００８４】
[0090]第２のカスコードトランジスタ４２４がなければ、第２のカスコードノード４５２は出力ノード４０１に直接結合されることになる。即ち、ＶＷＥ−トランジスタ４１６とＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両方のドレイン端子は、出力ノード４０１に直接結合されることになる。ここで、出力ノード４０１が、第１の回路４０２によって供給される正電圧のうちの１つに結合されていると仮定する。例えば、出力ノード４０１がＶＡＣＴに結合されていると仮定する。出力ノード４０１がＶＡＣＴに結合されている間、ＶＷＥ−トランジスタ４１６及びＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０は、第２の書込みイネーブル信号ｗｅｎ及び第２の作動信号ａｃｔｎを低電圧に引き込ますことによってオフに切り替えられることになる。従って、ＶＷＥ−トランジスタ４１６及びＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のドレイン端子は、ＶＡＣＴにあることになる。このことは、ＶＷＥ−トランジスタ４１６の両端間に現れ得る最大電圧がＶＡＣＴ＋ＶＷＥに等しいはずであり、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間に現れ得る最大電圧がＶＡＣＴ＋ＶＡＣＴに等しいはずであることを意味する。
【００８５】
[0091]ＶＡＣＴの絶対値がＶＷＥの絶対値よりも大きいと仮定すると、第２の回路４０４の中の任意のトランジスタの両端間に現れ得る最大電圧は、ＶＡＣＴ＋ＶＡＣＴに等しいことになる。このことは、それらのソース端子とドレイン端子との間に少なくとも２×ＶＡＣＴボルトでの電圧降下を伴って動作することができるトランジスタを形成する技術を使用して、第２の回路４０４（従って、カスコードドライバ回路４００）が製作されなければならないはずであることを意味する。例えば、幾つかの実装形態では、作動電圧ＶＡＣＴの絶対値は、２０Ｖに等しくあり得る。このことは、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間の最大電圧が約４０Ｖであり得ることを意味する。従って、第２のカスコードトランジスタ４２４がない回路４００は、少なくとも４０Ｖの製作プロセスで製作されなければならないことになる。
【００８６】
[0092]しかしながら、第２のカスコードノード４５２と出力ノード４０１との間に第２のカスコードトランジスタ４２４を導入することによれば、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間に現れる最大電圧は低減され得る。図４に示すように、第２のカスコードトランジスタ４２４のソース端子は、第２のカスコードノード４５２においてＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のドレイン端子に結合されている。第２のカスコードトランジスタ４２４のゲート端子は、ＶＤＤ＿ＣＬＡＭＰの一定の電圧に維持される。このことは、第２のカスコードノード４５２での電圧とＶＤＤ＿ＣＬＡＭＰとの間の差がそこにおいて第２のカスコードトランジスタ４２４のしきい値電圧よりも下になるレベルまで第２のカスコードノード４５２での電圧が増大する場合、第２のカスコードトランジスタ４２４がオフに切り替わるはずであることを意味する。例えば、ＶＤＤ＿ＣＬＡＭＰが１Ｖの電圧に維持され、出力ノードにおける電圧が０Ｖの初期電圧から２０Ｖまで（即ち、ＶＡＣＴまで）増大すると仮定する。第２のカスコードトランジスタ４２４のソース端子における電圧が０Ｖよりも小さいので、第２のカスコードトランジスタ４２４はオンに切り替えられる。このことは、第２のカスコードノード４５２における電圧が、出力ノード４０１における電圧に実質的に等しくなるように引き込まされるはずであることを意味する。
【００８７】
[0093]出力ノード４０１における電圧が増大するので、第２のカスコードノード４５２における電圧も増大する。しかしながら、第２のカスコードノード４５２における電圧が、（例えば、１Ｖに等しいと上記で仮定された）ＶＤＤ＿ＣＬＡＭＰからの（第２のカスコードトランジスタ４２４の）しきい値電圧内まで増大するので、第２のカスコードトランジスタ４２４はオフに切り替わる。第２のカスコードトランジスタ４２４がオフに切り替えられるので、第２のカスコードノード４５２は出力ノード４０１から減結合される。従って、出力ノード４０１上でのこれ以上の増大は、第２のカスコードノード４５２上の電圧に影響を及ぼさない。言い換えれば、第２のカスコードノード４５２における電圧は、ＶＤＤ＿ＣＬＡＭＰ−Ｖthnの最大電圧においてクランプされる（但し、Ｖthnは第２のカスコードトランジスタ４２４のしきい値電圧である）。出力ノード４０１における電圧のこれ以上の増大は、第２のカスコードトランジスタ４２４の両端間に現れる。
【００８８】
[0094]従って、第２のカスコードトランジスタ４２４を採用することによって、ＶＷＥ−トランジスタ４１６又はＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のいずれかのドレインによって得られる最大電圧は、ＶＤＤ＿ＣＬＡＭＰ−Ｖthnである。ＶＷＥ−トランジスタの両端間に現れる最大電圧降下はＶＤＤ＿ＣＬＡＭＰ−Ｖthn＋ＶＷＥであることになり、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間に現れる最大電圧降下はＶＤＤ＿ＣＬＡＭＰ−Ｖthn＋ＶＡＣＴであることになる。
【００８９】
[0095]上記で説明したように、第２のカスコードトランジスタ４２４を伴わないＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間の最大電圧降下は、約２×ＶＡＣＴに等しくあり得る。しかしながら、第２のカスコードトランジスタ４２４を採用することによって、ＶＡＣＴ−／ＶＧＮＤ−トランジスタの両端間の電圧降下は、わずか約ＶＤＤ＿ＣＬＡＭＰ−Ｖthn＋ＶＡＣＴに等しくなるはずである。ＶＤＤ＿ＣＬＡＭＰ及びＶＡＣＴとして前に仮定された、それぞれ、１Ｖ及び２０Ｖである例示的な値を使用すると、ＶＡＣＴ−／ＶＧＮＤトランジスタ４２０の両端間に現れる最大電圧降下は、２１Ｖ−Ｖthnであり得る。第２のカスコードトランジスタのしきい値電圧Ｖthnが、通常、１Ｖよりも小さいので、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間の最大電圧降下は、約２０Ｖであることになる。従って、第２のカスコードトランジスタ４２４がないと４０Ｖと同じくらい大きくなり得るＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の両端間の電圧降下は、約２０Ｖに低減される。従って、カスコードドライバ回路４００は、４０Ｖプロセスでの製作を必要とするのではなく、代わりに、２０Ｖプロセスで製作され得る。
【００９０】
[0096]第１のカスコードトランジスタ４１４はまた、第２のカスコードトランジスタ４２４と類似の方式で、ＶＷＥトランジスタ４０６及びＶＡＣＴ／ＶＧＮＤトランジスタ４１０の両端間の最大電圧降下を低減する。具体的には、第１のカスコードトランジスタ４１４は、第１のカスコードノード４５０における電圧がＶＳＳ＿ＣＬＡＭＰ＋Ｖthpよりも低くならないようにさせ、ここで、Ｖthpは第１のカスコードトランジスタ４１４のしきい値電圧である。
【００９１】
[0097]上述のように、幾つかの実装形態では、ドライバ回路３００の中に含まれる全てのトランジスタは、ＭＯＳＦＥＴであり得る。例えば、第１の回路４０２の中の全てのトランジスタはｐ型ＭＯＳＦＥＴであり得、第２の回路４０４の中の全てのトランジスタはｎ型ＭＯＳＦＥＴであり得る。幾つかの実装形態では、第１の回路４０２の中の全てのｐ型トランジスタのバルク端子は正の電源電圧（ＶＤＤ）４２６に結合されており、第２の回路４０４の中の全てのｎ型トランジスタのバルク端子は負の電源電圧（ＶＳＳ）４２８に結合されている。
【００９２】
[0098]幾つかの実装形態では、ドライバ回路４００の性能は、第１の極性を有する電圧を供給することから、その後、反対の極性を有する電圧を供給することへの、ドライバ回路４００の比較的遅い遷移によって悪影響を及ぼされ得る。例えば、出力ノード４０１にＶＡＣＴ−電圧を供給することから、その後、ＶＡＣＴ電圧を供給することへ又はその逆に切り替わるとき、カスコードドライバ回路４００は遅い遷移を受けることがある。幾つかの実装形態では、これらの遅い遷移は、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０及びＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の高い出力インピーダンスによって引き起こされ得る。高い出力インピーダンスは、ボディー効果に起因して引き起こされ得る。
【００９３】
[0099]一般に、ボディー効果は、トランジスタのバルク端子とソース端子との間に電圧差が存在することの結果として生じる。上述のように、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のバルク端子は、ＶＤＤソース４２６につながれている。しかしながら、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のソース端子は、ＶＡＣＴ／ＶＧＮＤソース４１２に結合されている。従って、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のソース端子とバルク端子との間に電圧差が存在する。この電圧差が、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０の中でボディー効果を引き起こし得る。同様に、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０も、そのバルク端子（ＶＳＳソース４２８に結合されている）とそのソース端子（ＶＡＣＴ−／ＶＧＮＤ−４２２に結合されている）との間の電圧差に起因して、ボディー効果を受けることがある。同様の方式では、ボディー効果はまた、ＶＷＥトランジスタ４０６及びＶＷＥ−トランジスタ４１６の性能に影響を及ぼし得る。
【００９４】
[0100]図５は、ボディー効果軽減回路を有するカスコードドライバ回路５００を示す。具体的には、第１の回路４０２は、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０の動作においてボディー効果の影響を軽減するための、第１及び第２のボディー効果トランジスタ４３０及び４３２を含む。加えて、第２の回路４０４は、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０の動作においてボディー効果の影響を軽減するための、第３及び第４のボディー効果トランジスタ４３４及び４３６を含む。第１及び第２のボディー効果トランジスタ４３０及び４３２の両方のドレイン端子は、第１のバルクノード４５４において、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のバルク端子及び第１のカスコードトランジスタ４１４のバルク端子に結合されている。第１のボディー効果トランジスタ４３０のソース端子はＶＡＣＴ／ＶＧＮＤソース４１２に結合されており、第２のボディー効果トランジスタ４３２のソース端子はＶＤＤソース４１２に結合されている。第３及び第４のボディー効果トランジスタ４３４及び４３６のドレイン端子は、第２のバルクノード４５６において、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のバルク端子と第２のカスコードトランジスタ４２４のバルク端子の両方に結合されている。第３のボディー効果トランジスタ４３４のソース端子はＶＡＣＴ−／ＶＧＮＤ−供給源４２２に結合されており、第４のボディー効果トランジスタ４３６のソース端子はＶＳＳ供給源４２８に結合されている。
【００９５】
【数５】
2017509008.tif 000007
その結果、第１及び第２のボディー効果トランジスタ４３０及び４３２のうちの一方だけが同時にオンに切り替えられる。
【００９６】
【数６】
2017509008.tif 000008
従って、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０がオンに切り替わると、第１のボディー効果トランジスタ４３０がオンに切り替わる。
【００９７】
【数７】
2017509008.tif 000009
加えて、第３のボディー効果トランジスタ４３４は、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のゲート端子を駆動する同じ信号ａｃｔｎによって駆動される。
【００９８】
[0102]動作の間、例えば、出力ノード４０１に負の書込みイネーブル電圧ＶＷＥ−を供給することから正の作動電圧ＶＡＣＴを供給することへ、ドライバ回路５００が遷移すると、ＶＷＥ−トランジスタ４１６がオフに切り替えられ、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０がオンに切り替えられる。
【００９９】
【数８】
2017509008.tif 000010
このことは、第１のバルクノード４５４をＶＡＣＴに実質的に等しい電圧に引き込ませる。このことは、次にＶＡＣＴ／ＶＧＮＤトランジスタ４１０のバルク端子をＶＡＣＴに実質的に等しい電圧に引き込ませる。ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のソース端子もＶＡＣＴ／ＶＧＮＤ４１２に結合されているので、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０のソース端子とバルク端子との間の電圧差は、実質的に０ボルトに低減される。このことは、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０上のボディー効果及びＶＡＣＴ／ＶＧＮＤトランジスタ４１０の出力インピーダンスを低減する。出力インピーダンスのこの低減は、カスコードドライバ回路５００の遷移の速度を増大させる。
【０１００】
[0103]同様の方式で、第１のカスコードトランジスタ４１４のバルク端子も、ＶＡＣＴに実質的に等しい電圧に引き込ませる。第１のカスコードトランジスタ４１４のソース端子も、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０がオンに切り替わることに起因してＶＡＣＴに引き込まされる。従って、第１のカスコードトランジスタ４１４のソース端子とバルク端子との間の電圧差は、実質的に０に低減される。その結果、第１のカスコードトランジスタ４１４上のボディー効果及び第１のカスコードトランジスタ４１４の出力インピーダンスが低減される。カスコードトランジスタ４１４の出力インピーダンスのこの低減は、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０の出力インピーダンスの低減と組み合わせて、カスコードドライバ回路５００の遷移の速度を更に改善する。
【０１０１】
[0104]ＶＡＣＴ／ＶＧＮＤトランジスタ４１０がオフに切り替えられているとき、第１のボディー効果トランジスタ４３０もオフに切り替えられ、第２のボディー効果トランジスタ４３２はオンに切り替えられ、ＶＡＣＴトランジスタ４１０のバルク端子をＶＤＤ相互接続部４２６に元通り結合する。
【０１０２】
[0105]第３及び第４のボディー効果トランジスタ４３４及び４３６は、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０上及び第２のカスコードトランジスタ４２４上のボディー効果を低減する。第３及び第４のボディー効果トランジスタ４３４及び４３６は、第３及び第４のボディー効果トランジスタのうちの１つだけが同時にオンに切り替えられるような相補信号によって駆動される。
【０１０３】
【数９】
2017509008.tif 000011
【０１０４】
[0106]例えば、正の書込みイネーブル電圧ＶＷＥを出力ノード４０１に供給することから負の作動電圧ＶＡＣＴ−を供給することへ、カスコードドライバ回路５００が遷移すると、ＶＷＥトランジスタ４０６はオフに切り替えられ、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０は、信号ａｃｔｎを高い値に引き込むことによってオンに切り替えられる。信号ａｃｔｎも第３のボディー効果トランジスタ４３４のゲート端子に結合されているので、第３のボディー効果トランジスタ４３４もオンに切り替わり、第２のバルクノード４５６をＶＡＣＴ−に引き込む。
【０１０５】
【数１０】
2017509008.tif 000012
このことは、第４のボディー効果トランジスタ４３６をオフに切り替えさせる。従って、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０と第２のカスコードトランジスタ４２４の両方のバルク端子が、ＶＡＣＴ−に引き込まされる。これらのトランジスタの両方のソース端子もＶＡＣＴ−にあるので、それらのバルク端子とソース端子との間の差は、実質的に０に低減される。その結果、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０上及び第２のカスコードトランジスタ４２４上のボディー効果は低減され、そのことはまた、それらの出力インピーダンスを低減する。従って、出力ノードにＶＷＥを供給することからＶＡＣＴ−を供給することへ、カスコードドライバ回路５００が遷移すると、遷移の速度が改善される。
【０１０６】
[0107]図６は、図５に示すカスコードドライバ回路５００についての例示的な電圧波形を示す。具体的には、図６は、出力ノード４０１にＶＷＥ−を供給することからＶＡＣＴを供給することへ、カスコードドライバ回路５００が遷移するときの、第１のバルクノード４５４における電圧Ｖbulk1６０２と、出力ノード４０１における出力電圧ＶＯＵＴ６０４とを示す。ボディー効果軽減回路の利点を示すために、図６はまた、カスコードドライバ回路５００がいかなるボディー効果軽減回路も含まないとする場合の、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０及び第１のカスコードトランジスタ４１４のバルク端子における電圧６０２ａと、出力ノード４０１における電圧６０４ａとを（破線を使用して）示す。図６に示す相対的な電圧レベル及び時間期間は、単に説明のためであり、一定の縮尺で描かれていない。
【０１０７】
[0108]時間ｔ1において、出力ノード４０１にＶＷＥ−を供給することからＶＡＣＴを供給することへ、カスコードドライバ回路５００が遷移する。ボディー効果軽減回路がなければ、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０及び第１のカスコードトランジスタ４１４のバルク端子における電圧６０２ａは、ＶＤＤに維持されることになる。上記で説明したように、このことは、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０及び第１のカスコードトランジスタ４１４の出力インピーダンスの増大をもたらし、そうした増大が出力ノード４０１における出力電圧ＶＯＵＴのＶＷＥ−からＶＡＣＴへの遷移を遅くする。電圧６０４ａは、いかなるボディー効果軽減回路も伴わない出力電圧ＶＯＵＴのＶＷＥ−からＶＡＣＴへの遷移がｔ2秒を要することを示す。
【０１０８】
[0109]しかしながら、図５に示すボディー効果軽減回路が利用される場合、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０がオンに切り替えられる時に、第１のボディー効果トランジスタ４３０はオンに切り替えられる。このことは、第１のバルクノード４５４における電圧Ｖbulk1６０２を、ＶＤＤからＶＡＣＴに引き込ませる。上記で説明したように、このことは、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０上及び第１のカスコードトランジスタ４１４上のボディー効果を低減し、そのことがこれらのトランジスタの出力インピーダンスを低減する。その結果、出力ノードのＶＷＥ−からＶＡＣＴへの遷移は比較的速い。図６に示すように、この遷移はｔ3秒を要し、それはボディー効果軽減回路が採用されないときの遷移に関連した継続時間ｔ2よりも短い。
【０１０９】
[0110]図５に示さないが、幾つかの実装形態では、カスコードドライバ回路５００は、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０及びＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０のために採用される軽減回路と類似の、ＶＷＥトランジスタ４０６及びＶＷＥ−トランジスタ４１６のためのボディー効果軽減回路を更に含み得る。それぞれのトランジスタスイッチ上のボディー効果が無視できるような、ソース電圧（例えば、ＶＷＥ、ＶＡＣＴ及びＶＧＮＤ）とソース電圧（例えば、ＶＤＤ）との間の差が比較的小さい幾つかの実装形態では、ボディー効果軽減回路が採用されなくてよい。
【０１１０】
[0111]幾つかの実装形態では、図４に示すカスコードドライバ回路４００又は図５に示すカスコードドライバ回路５００は、ｎウェル／ｐウェル破壊が比較的低い製作プロセスを使用して製造され得る。そのような実装形態では、信頼性を改善するために、第１及び第２のカスコードトランジスタ４１４及び４２４のバルク端子は、それぞれＶＤＤ相互接続部４２６及びＶＳＳ相互接続部４２８に結合される代わりに、それらそれぞれのソース端子に結合され得る。しかしながら、バルク端子をソース端子に接続することは、第１のカスコードトランジスタ４１４の基板からＶＷＥ−相互接続部４１８又はＶＡＣＴ−／ＶＧＮＤ−相互接続部４２２への漏れ電流経路をもたらすことがある。
【０１１１】
[0112]図７は、基板漏れ電流を低減するための回路を有するカスコードドライバ回路７００を示す。具体的には、ドライバ回路７００は、第１のカスコードトランジスタ４１４のゲート端子に結合された、第１のゲートトランジスタ４４０と第２のゲートトランジスタ４４２とを含む。図４はまた、第１のｐ型カスコードトランジスタ４１４のｎウェル及び基板によって形成され得る固有ダイオード４４６を示す。ダイオード４４６のアノードは接地端子（約０Ｖ）に結合されており、カソードは第１のカスコードトランジスタ４１４のバルク端子に結合されている。通常、第１のカスコードトランジスタ４１４のゲート端子は、負電圧であるＶＳＳ＿ＣＬＡＭＰに維持される（例えば、ＶＳＳ＿ＣＬＡＭＰ＝−１Ｖ）。電圧ＶＡＣＴ−、ＶＧＮＤ−又はＶＷＥ−を出力ノード４０１に供給するように第２の回路４０４が活動化されると、ダイオードのアノード端子から第１のカスコードトランジスタ４１４のドレイン端子を介し、第２の回路４０４を介する電流経路が形成され得る。この漏れ電流は、ドライバ回路７００の電力消費を望ましくなく増大させることがあり及び／又はドライバ回路７００の信頼性を低減することがある。
【０１１２】
[0113]第１及び第２のゲートトランジスタ４４０及び４４２は、上述の電流漏れ経路の形成を軽減するために使用される。
【０１１３】
【数１１】
2017509008.tif 000013
その結果、第１のカスコードトランジスタ４１４のゲート端子は、電圧ＶＳＳ＿ＣＬＡＭＰ又はＶＬによって選択的に駆動され得る。第２の回路４０４が活動化されると（即ち、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０又はＶＷＥ−トランジスタ４１６のいずれかがオンに切り替えられると）、第１のゲートトランジスタ４４０もオンに切り替えられる。このことは、第１のカスコードトランジスタ４１４のゲート端子を電圧ＶＬにプルアップさせる。通常、電圧ＶＬはＶＳＳ＿ＣＬＡＭＰよりも大きい。幾つかの実装形態では、電圧ＶＬは０ボルトであり得る。第１のカスコードトランジスタ４１４のゲート端子を比較的小さい負電圧を用いて駆動することによって、電流漏れ経路が軽減される。
【０１１４】
[0114]図８は、出力ノードにおいて電圧を供給するためのプロセス８００の例示的なフロー図を示す。具体的には、プロセス８００は、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給することと（段階８０２）、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給することと（段階８０２）を含む。
【０１１５】
[0115]プロセス８００は、第１の極性を有する少なくとも２つの電圧レベルを、カスコードトランジスタの第１のセットを介して出力ノードに選択的に供給すること（段階８０２）を含む。このプロセス段階の一例は、図４〜図７に関して上記で説明されている。具体的には、図４〜図７は、正極の書込みイネーブル電圧ＶＷＥと、作動電圧ＶＡＣＴと、接地電圧ＶＧＮＤとを供給するための第１の回路４０２を示す。正極の電圧ＶＷＥは、例えば、ＶＷＥトランジスタ４０６と第１のカスコードトランジスタ４１４とをオンに切り替えることによって、出力ノード４０１に供給される。従って、正極の書込みイネーブル電圧ＶＷＥは、ＶＷＥトランジスタ４０６と第１のカスコードトランジスタ４１４のカスコードペアを介して、出力ノードに供給される。同様に、ＶＡＣＴ及びＶＧＮＤ電圧が、ＶＡＣＴ／ＶＧＮＤトランジスタ４１０と第１のカスコードトランジスタ４１４のカスコードペアを介して、出力ノード４０１に供給される。
【０１１６】
[0116]プロセス８００はまた、第１の極性とは反対の第２の極性である少なくとも２つの電圧レベルの各々を、カスコードトランジスタの第２のセットを介して出力ノードに選択的に供給すること（段階８０２）を含む。このプロセス段階の一例は、図４〜図７に関して上記で説明されている。具体的には、図４〜図７は、負極の書込みイネーブル電圧（ＶＷＥ−）と、作動電圧（ＶＡＣＴ−）と、接地電圧（ＶＧＮＤ−）とを供給するための第２の回路４０４を示す。ＶＷＥ−電圧は、例えば、ＶＷＥ−トランジスタ４１６及び第２のカスコードトランジスタ４２４を介して供給され、ＶＡＣＴ−及びＶＧＮＤ−電圧は、ＶＡＣＴ−／ＶＧＮＤ−トランジスタ４２０及び第２のカスコードトランジスタ４１４を介して供給される。
【０１１７】
[0117]図９Ａ及び図９Ｂは、複数の表示素子を含む例示的な表示装置４０のシステムブロック図を示す。表示装置４０は、例えば、スマートフォン、携帯電話又はモバイル電話であり得る。しかしながら、表示装置４０の同じ構成要素又はそのわずかな変形形態は、テレビジョン、コンピュータ、タブレット、電子リーダ、ハンドヘルド機器及びポータブルメディア機器などの、様々なタイプの表示装置も示す。
【０１１８】
[0118]表示装置４０は、ハウジング４１と、表示器３０と、アンテナ４３と、スピーカー４５と、入力機器４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形及び真空成形を含む、様々な製造プロセスのうちのいずれかから形成され得る。加えて、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム及びセラミック又はそれらの組合せを含む、様々な材料のうちのいずれかから作成され得る。ハウジング４１は、異なる色の又は異なるロゴ、ピクチャ、若しくはシンボルを含む、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含むことができる。
【０１１９】
[0119]表示器３０は、本明細書で説明するような、双安定表示器又はアナログ表示器を含む、様々な表示器のうちのいずれかであり得る。表示器３０はまた、プラズマ、エレクトロルミネセント（ＥＬ）表示器、ＯＬＥＤ、超ねじれネマチック（ＳＴＮ）表示器、ＬＣＤ、又は薄膜トランジスタ（ＴＦＴ）ＬＣＤなどのフラットパネル表示器若しくは陰極線管（ＣＲＴ）又は他のチューブ機器などの非フラットパネル表示器を含むように構成され得る。加えて、表示器３０は、本明細書で説明するような、機械的な光変調器ベースの表示器を含むことができる。
【０１２０】
[0120]表示装置４０の構成要素が、図９Ｂに概略的に示される。表示装置４０は、ハウジング４１を含み、その中に少なくとも部分的に封入された追加の構成要素を含むことができる。例えば、表示装置４０は、トランシーバ４７に結合され得るアンテナ４３を含む、ネットワークインターフェース２７を含む。ネットワークインターフェース２７は、表示装置４０上に表示され得る画像データのための供給源であり得る。従って、ネットワークインターフェース２７は画像供給源モジュールの一例であるが、プロセッサ２１及び入力機器４８も画像供給源モジュールとして働き得る。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続されている。調整ハードウェア５２は、（信号をフィルタ処理又は他の方法で操作するような）信号を調整するように構成され得る。調整ハードウェア５２は、スピーカー４５及びマイクロフォン４６に接続され得る。プロセッサ２１はまた、入力機器４８及びドライバコントローラ２９に接続され得る。ドライバコントローラ２９は、フレームバッファ２８及びアレイドライバ２２に結合され得、アレイドライバ２２は、ディスプレイアレイ３０に結合され得る。図９Ａに特に示されていない要素を含む、表示装置４０中の１つ又は複数の要素が、メモリ装置として機能するように構成され得、プロセッサ２１と通信するように構成され得る。幾つかの実装形態では、電源５０は、特定の表示装置４０の設計では、実質的に全ての構成要素に電力を供給することができる。
【０１２１】
[0121]ネットワークインターフェース２７は、表示装置４０がネットワークを介して１つ又は複数の機器と通信することができるように、アンテナ４３と、トランシーバ４７とを含む。ネットワークインターフェース２７はまた、例えば、プロセッサ２１のデータ処理要件を緩和するための、何らかの処理能力を有し得る。アンテナ４３は、信号を送信及び受信することができる。幾つかの実装形態では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）又は（ｇ）を含むＩＥＥＥ１６．１１規格若しくはＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎ及びそれらのさらなる実装形態を含むＩＥＥＥ８０２．１１規格に従って、ＲＦ信号を送信及び受信する。幾つかの他の実装形態では、アンテナ４３は、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格に従ってＲＦ信号を送信及び受信する。携帯電話の場合、アンテナ４３は、３Ｇ、４Ｇ又は５Ｇの技術を利用するシステムなどの、ワイヤレスネットワーク内で通信するために使用される、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））、ＧＳＭ／汎用パケット無線サービス（ＧＰＲＳ）、拡張データＧＳＭ環境（ＥＤＧＥ）、地上基盤無線（ＴＥＴＲＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ（登録商標））、エボリューションデータオプティマイズド（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ  ＲｅｖＡ、ＥＶ−ＤＯ  ＲｅｖＢ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、ロングタームエボリューション（ＬＴＥ（登録商標））、ＡＭＰＳ又は他の知られている信号を受信するように設計され得る。トランシーバ４７は、アンテナ４３から受信された信号がプロセッサ２１によって受信され、更に操作され得るように、それらの信号を前処理することができる。トランシーバ４７は、プロセッサ２１から受信された信号がアンテナ４３を介して表示装置４０から送信され得るように、それらの信号を処理することもできる。
【０１２２】
[0122]幾つかの実装形態では、トランシーバ４７は、受信機によって置き換えられ得る。加えて、幾つかの実装形態では、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶又は生成することができる、画像供給源よって置き換えられ得る。プロセッサ２１は、表示装置４０の全体的な動作を制御することができる。プロセッサ２１は、ネットワークインターフェース２７又は画像供給源から圧縮された画像データなどのデータを受信し、そのデータを生画像データに又は生画像データに容易に処理され得るフォーマットに、処理する。プロセッサ２１は、処理されたデータを、ドライバコントローラ２９に又は記憶のためにフレームバッファ２８に、送ることができる。生データは、通常、画像内の各位置において画像特性を識別する情報を指す。例えば、そのような画像特性は、色、飽和及びグレースケールレベルを含むことができる。
【０１２３】
[0123]プロセッサ２１は、表示装置４０の動作を制御するための、マイクロコントローラ、ＣＰＵ又は論理ユニットを含むことができる。調整ハードウェア５２は、スピーカー４５に信号を送信するための及びマイクロフォン４６から信号を受信するための、増幅器とフィルタとを含み得る。調整ハードウェア５２は、表示装置４０内の個別構成要素であり得るか又はプロセッサ２１若しくは他の構成要素内に組み込まれ得る。
【０１２４】
[0124]ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データを、プロセッサ２１から直接又はフレームバッファ２８からのいずれかで取得することができ、アレイドライバ２２への高速送信のために適切に生画像データを再フォーマットすることができる。幾つかの実装形態では、ドライバコントローラ２９は、ラスタ様フォーマットを有するデータフローに生画像データを再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに適した時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実装され得る。例えば、コントローラは、ハードウェアとしてプロセッサ２１に埋め込まれるか、ソフトウェアとしてプロセッサ２１に埋め込まれるか又はアレイドライバ２２とハードウェアの中で完全に一体化されてよい。
【０１２５】
[0125]アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、表示素子の表示器のｘ−ｙ行列から来る、数百及び時には数千（又はより多く）のリード線に毎秒何回も印加される波形の並列セットに、ビデオデータを再フォーマットすることができる。幾つかの実装形態では、アレイドライバ２２及びディスプレイアレイ３０は、ディスプレイモジュールの一部である。幾つかの実装形態では、ドライバコントローラ２９、アレイドライバ２２及びディスプレイアレイ３０は、ディスプレイモジュールの一部である。
【０１２６】
[0126]幾つかの実装形態では、ドライバコントローラ２９、アレイドライバ２２及びディスプレイアレイ３０は、本明細書で説明するタイプの表示器のうちのいずれにも適している。例えば、ドライバコントローラ２９は、従来のディスプレイコントローラ又は双安定ディスプレイコントローラ（機械的光変調器表示素子コントローラなどの）であり得る。加えて、アレイドライバ２２は、従来のドライバ又は双安定ディスプレイドライバ（機械的光変調器表示素子コントローラなどの）であり得る。その上、ディスプレイアレイ３０は、従来のディスプレイアレイ又は双安定ディスプレイアレイ（機械的光変調器表示素子のアレイを含む表示器などの）であり得る。幾つかの実装形態では、ドライバコントローラ２９は、アレイドライバ２２と一体化され得る。そのような実装形態は、高集積システム、例えば、モバイルフォン、ポータブル電子機器、腕時計、小エリア表示器において有用であり得る。
【０１２７】
[0127]幾つかの実装形態では、入力機器４８は、例えば、ユーザが表示装置４０の動作を制御することが可能になるように構成され得る。入力機器４８は、ＱＷＥＲＴＹキーボード又は電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ３０と一体化されたタッチセンシティブスクリーン又は感圧膜若しくは感熱膜を含むことができる。マイクロフォン４６は、表示装置４０用の入力機器として構成され得る。幾つかの実装形態では、マイクロフォン４６を通した音声コマンドが、表示装置４０の動作を制御するために使用され得る。
【０１２８】
[0128]電源５０は、様々なエネルギー蓄積機器を含むことができる。例えば、電源５０は、ニッケルカドミウム電池又はリチウムイオン電池などの充電式バッテリーであり得る。充電式バッテリーを使用する実装形態では、充電式バッテリーは、例えば、壁ソケット又は光起電性機器又はアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーは、ワイヤレス充電可能であり得る。電源５０はまた、再生可能エネルギー源、キャパシタ又はプラスチック太陽電池若しくは太陽電池塗料を含む太陽電池であり得る。電源５０はまた、壁コンセントから電力を受け取るように構成され得る。
【０１２９】
[0129]幾つかの実装形態では、制御プログラマビリティはドライバコントローラ２９の中に存在し、ドライバコントローラ２９は電子ディスプレイシステムの中の幾つかの場所に位置し得る。幾つかの他の実装形態では、制御プログラマビリティはアレイドライバ２２の中に存在する。上述された最適化は、任意の数のハードウェア構成要素及び／又はソフトウェア構成要素において、並びに様々な構成において実装されてよい。
【０１３０】
[0130]本明細書で使用される項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ又はｃのうちの少なくとも１つ」は、ａと、ｂと、ｃと、ａ〜ｂと、ａ〜ｃと、ｂ〜ｃと、ａ〜ｂ〜ｃとを包含するものとする。
【０１３１】
[0131]本明細書で開示する実装形態に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路及びアルゴリズムプロセスは、電子ハードウェア、コンピュータソフトウェア又は両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上述された様々な例示的な構成要素、ブロック、モジュール、回路及びプロセスにおいて示されている。そのような機能がハードウェアで実装されるか、ソフトウェアで実装されるかは、特定の適用例及び全体的なシステムに課された設計制約に依存する。
【０１３２】
[0132]本明細書で開示する態様に関して説明した様々な例示的な論理回路、論理ブロック、モジュール及び回路を実装するために使用されるハードウェア及びデータ処理装置は、本明細書で説明した機能を実行するように設計された、汎用シングルチッププロセッサもしくは汎用マルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブル論理機器、個別ゲート若しくはトランジスタ論理回路、個別ハードウェア構成要素又はそれらの任意の組合せによって実装又は実行され得る。汎用プロセッサは、マイクロプロセッサ又は任意の従来のプロセッサ、コントローラ、マイクロコントローラ若しくはステートマシンであり得る。プロセッサはまた、コンピュータ機器の組合せ、例えば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つ以上のマイクロプロセッサ又は任意の他のそのような構成として実装され得る。幾つかの実装形態では、特定のプロセス及び方法が、所与の機能に固有の回路によって実行され得る。
【０１３３】
[0133]本開示で説明した実装形態への様々な修正は、当業者には容易に明らかになり得、本明細書で定義された一般原理は、本開示の趣旨又は範囲から逸脱することなく、他の実装形態に適用され得る。従って、特許請求の範囲は、本明細書で示された実装形態に限定されるものではなく、本開示と、本明細書で開示された原理及び新規の特徴とに一致する、最も広い範囲を与られるべきである。
【０１３４】
[0134]加えて、「上側」及び「下側」という用語は、時々図の説明を簡単にするために使用され、適切に配向されたページ上の図の配向に対応する相対的位置を示し、実装されたときに任意の機器の適切な配向を反映しない場合があることを、当業者なら容易に諒解されよう。
【０１３５】
[0135]別個の実装形態の文脈において本明細書で説明される幾つかの特徴はまた、単一の実装形態において組合せで実装され得る。逆に、単一の実装形態の文脈で説明された様々な特徴はまた、複数の実装形態において別個に又は任意の適切な部分的組合せで実装され得る。その上、特徴が幾つかの組合せで作用するものとして上述され、更に最初にそのように請求される場合があるが、請求される組合せからの１つ又は複数の特徴は、場合によっては、その組合せから切り離され得、請求される組合せは、部分的組合せ又は部分的組合せの変形形態を対象とする場合がある。
【０１３６】
[0136]同様に、動作は特定の順序で図面に示されるが、これは、そのような動作が、望ましい結果を達成するために、示された特定の順序で、又は順番に実行されること若しくは全ての図示された動作が実行されることを必要とするものとして理解されるべきでない。更に、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。しかしながら、示されていない他の動作が、概略的に示された例示的なプロセスに組み込まれ得る。例えば、１つ又は複数のさらなる動作が、図示された動作のうちのいずれかの前に、後に、同時に又はそれらの間に実行され得る。幾つかの状況では、マルチタスキング及び並列処理が有利であり得る。その上、上述された実装形態における様々なシステム構成要素の分離は、全ての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明されたプログラム構成要素及びシステムは、概して、単一のソフトウェア製品において一緒に一体化されるか又は複数のソフトウェア製品にパッケージ化され得ることを理解されたい。加えて、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に列挙された動作は、異なる順序で実行され、依然として望ましい結果を達成することができる。
【図１Ａ】
2017509008.tif 000014
【図１Ｂ】
2017509008.tif 000015
【図２】
2017509008.tif 000016
【図３】
2017509008.tif 000017
【図４】
2017509008.tif 000018
【図５】
2017509008.tif 000019
【図６】
2017509008.tif 000020
【図７】
2017509008.tif 000021
【図８】
2017509008.tif 000022
【図９Ａ】
2017509008.tif 000023
【図９Ｂ】
2017509008.tif 000024
【国際調査報告】
2017509008.tif 000025
2017509008.tif 000026
2017509008.tif 000027