(57)【要約】  マイクロエレクトロニクス構造は、第１表面及び該第１表面から基板内に延在するキャビティを有する基板と、基板の第１表面に取り付けられた第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスと、基板のキャビティ内に配置され且つ第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスに取り付けられたブリッジとを含む。ブリッジは、ブリッジの第１表面から反対側の第２表面まで延在する複数の導電ビアを含み、導電ビアは、基板から第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスに電気信号を送り届けるように電気的に結合される。ブリッジは更に、第１マイクロエレクトロニクスデバイスと第２マイクロエレクトロニクスデバイスとの間の少なくとも１つの電気信号接続を作り出す。
2017505539.tif 000002
【特許請求の範囲】
【請求項１】
キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、
前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、
複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスと、
を有するマイクロエレクトロニクス構造。
【請求項２】
前記ブリッジはシリコン含有コンポーネントを有する、請求項１に記載のマイクロエレクトロニクス構造。
【請求項３】
前記ブリッジは受動構造を有する、請求項１に記載のマイクロエレクトロニクス構造。
【請求項４】
前記ブリッジは能動構造を有する、請求項１に記載のマイクロエレクトロニクス構造。
【請求項５】
前記ブリッジは、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジは更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有する、請求項１に記載のマイクロエレクトロニクス構造。
【請求項６】
前記マイクロエレクトロニクス基板は、前記複数の導電経路が中に形成された複数の誘電体層を有する、請求項１乃至５の何れかに記載のマイクロエレクトロニクス構造。
【請求項７】
前記導電経路は、前記複数の誘電体層のうちの少なくとも１つの上に形成された少なくとも１つの導電配線と、前記複数の誘電体層のうちの少なくとも１つを貫いて延在する少なくとも１つの導電ビアとを有する、請求項６に記載のマイクロエレクトロニクス構造。
【請求項８】
前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つは、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられている、請求項１乃至５の何れかに記載のマイクロエレクトロニクス構造。
【請求項９】
前記複数のインターコネクトのうちの少なくとも１つは、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つは、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在している、請求項８に記載のマイクロエレクトロニクス構造。
【請求項１０】
対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッド、を更に含む請求項１乃至５の何れかに記載のマイクロエレクトロニクス構造。
【請求項１１】
キャビティが中に画成されたマイクロエレクトロニクス基板を形成するステップであり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、ステップと、
ブリッジを形成するステップであり、
当該ブリッジの第１表面の上又は中に複数の信号ラインを形成することと、
当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアを形成することと
を含むステップと、
前記ブリッジを前記マイクロエレクトロニクス基板の前記キャビティ内に配置し、且つ前記複数のブリッジ貫通導電ビアを、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続するステップと、
前記マイクロエレクトロニクス基板及び前記ブリッジに複数のマイクロエレクトロニクスデバイスを取り付けるステップであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される、ステップと、
を有する方法。
【請求項１２】
前記ブリッジを形成することは、少なくとも１つのシリコン含有コンポーネントから前記ブリッジを形成することを有する、請求項１１に記載の方法。
【請求項１３】
前記ブリッジを形成することは、受動構造を形成することを有する、請求項１１に記載の方法。
【請求項１４】
前記ブリッジを形成することは、能動構造を形成することを有する、請求項１１に記載の方法。
【請求項１５】
前記ブリッジを形成することは、
相互接続層をその第１表面上に有するシリコン基板を形成し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有することと、
該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとを形成することと、
前記ブリッジ貫通導電ビアと前記シリコン基板との間に誘電体ライナーを配設することと
を有する、請求項１１に記載の方法。
【請求項１６】
前記マイクロエレクトロニクス基板を形成することは、前記複数の導電経路を中に有する複数の誘電体層を形成することを有する、請求項１２に記載の方法。
【請求項１７】
前記導電経路を形成することは、前記複数の誘電体層のうちの少なくとも１つの上に少なくとも１つの導電配線を形成することと、前記複数の誘電体層のうちの少なくとも１つを貫く少なくとも１つの導電ビアを形成することとを有する、請求項１６に記載の方法。
【請求項１８】
前記複数のマイクロエレクトロニクスデバイスを取り付けることは、複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有する、請求項１１乃至１６の何れかに記載の方法。
【請求項１９】
前記複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることは、前記複数のインターコネクトのうちの少なくとも１つを、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間に延在させ、且つ、前記複数のインターコネクトのうちの他の１つを、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間に延在させて、前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有する、請求項１８に記載の方法。
【請求項２０】
対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に複数のボンドパッドを形成することと、該複数のボンドパッドを、複数のブリッジ−基板間インターコネクトを用いて、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けることと、を更に含む請求項１１乃至１６の何れかに記載の方法。
【請求項２１】
前記複数のブリッジ貫通導電ビアのうちの少なくとも１つを介して少なくとも１つのマイクロエレクトロニクスデバイスに電力を送り届けるステップ、を更に有する請求項１１乃至１６の何れかに記載の方法。
【請求項２２】
ボードと、
前記ボードに取り付けられたマイクロエレクトロニクス装置と、
前記マイクロエレクトロニクス装置内に配置されたマイクロエレクトロニクス構造であり、
キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、
前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、
複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスと
を有するマイクロエレクトロニクス構造と、
を有するコンピューティング装置。
【請求項２３】
前記ブリッジは、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジは更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有する、請求項２２に記載のコンピューティング装置。
【請求項２４】
前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つは、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられており、前記複数のインターコネクトのうちの少なくとも１つは、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つは、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在している、請求項２２に記載のコンピューティング装置。
【請求項２５】
対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッド、を更に含む請求項２２に記載のコンピューティング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、概して、マイクロエレクトロニクスパッケージ製造の分野に関し、より具体的には、マイクロエレクトロニクスデバイス間の電気信号接続のために基板内に埋め込まれたブリッジを含むマイクロエレクトロニクス構造であって、ブリッジが、基板とマイクロエレクトロニクスデバイスとの間の電気信号接続のためにブリッジを貫いて延在する導電ビアを含む、マイクロエレクトロニクス構造に関する。
【背景技術】
【０００２】
マイクロエレクトロニクス産業は、様々なエレクトロニクス製品での使用のために、いっそう高速で小型のマイクロエレクトロニクスパッケージを生み出すよう、絶えず努力を続けている。この努力の一部として、例えばマイクロエレクトロニクスダイなどの複数のデバイスを収容するマイクロエレクトロニクスパッケージが開発されてきた。これらのマルチマイクロエレクトロニクスデバイスパッケージは、技術的に、マルチデバイスパッケージ又はマルチチップパッケージ（ＭＣＰ）と呼ばれており、低減されたコストで増大された技術的柔軟性の可能性を提供するが、適切なマイクロエレクトロニクスデバイス間インターコネクト密度が提供されるようにしてそれを行わなければならない。当業者に理解されるように、インターコネクト密度は考慮すべき重要事項である。というのは、不十分な数のマイクロエレクトロニクスデバイス接続は、影響されるマイクロエレクトロニクスデバイスインタフェースの帯域幅能力を制限し、それ故に、マイクロエレクトロニクスデバイス間での通信の効率及び能力を低減させるからである。
【図面の簡単な説明】
【０００３】
本開示に係る事項は、本明細書のまとめの部分で特定的に指摘されて明確に主張される。添付の図面とともに以下の説明及び添付の請求項を理解することによって、本開示の上述及びその他の特徴が、より完全に明らかになる。理解されるように、添付図面は、本開示に従った幾つかの実施形態を描写するのみであり、故に、その範囲を限定するように見なされるべきでない。より容易に本開示の利点が解明され得るように、以下の図を含む添付図面の使用を通じて、更なる具体性及び詳細性をもって本開示を述べる。
【図１】本開示の一実施形態に従った、基板に取り付けられたマイクロエレクトロニクスデバイスを有するマイクロエレクトロニクス構造の断面図を例示しており、基板に埋め込まれたブリッジが、基板からマイクロエレクトロニクスデバイスへの信号経路を提供するとともに、マイクロエレクトロニクスデバイス間の信号経路を提供している。
【図２Ａ】本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。
【図２Ｂ】本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。
【図２Ｃ】本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。
【図２Ｄ】本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。
【図２Ｅ】本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。
【図２Ｆ】本開示の一実施形態に従った、ブリッジの形成の断面図を例示している。
【図３Ａ】本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。
【図３Ｂ】本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。
【図３Ｃ】本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。
【図３Ｄ】本開示の実施形態に従った、マイクロエレクトロニクスデバイス及びブリッジの様々な可能な構成の上面図を例示している。
【図４】本開示の一実施形態に従った、マイクロエレクトロニクス構造を製造するプロセスのフローチャートである。
【図５】本開示の一実装例に従ったコンピューティング装置を例示している。
【発明を実施するための形態】
【０００４】
以下の詳細な説明においては、特許請求される事項が実施され得る特定の実施形態を例として示す添付図面を参照する。これらの実施形態は、それらの事項を当業者が実施することを可能にするように十分詳細に記述される。理解されるべきことには、様々な実施形態は、それらが相異なるとしても、必ずしも相互に排斥し合うものではない。例えば、１つの実施形態に関連してここに記載される特定の機構、構造、又は特性が、特許請求される事項の精神及び範囲を逸脱することなく、その他の実施形態中で実装され得る。本明細書中での“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して記載される特定の機構、構造、又は特性が、本開示内に包含される少なくとも１つの実装に含まれることを意味する。故に、“一実施形態”又は“或る実施形態において”なる言い回しの使用は、必ずしも同じ実施形態に言及するものではない。また、理解されるべきことには、開示される各実施形態内の個々の要素の位置又は配置は、特許請求される事項の精神及び範囲を逸脱することなく変更され得る。以下の詳細な説明は、故に、限定的な意味で取られるべきでなく、特許請求される事項の範囲は、適切に解釈される添付の請求項と、添付の請求項が権利を与えられるものに対する均等範囲全体とによってのみ定められるものである。図面においては、複数の図の全体を通して、同じ又は同様の要素又は機能は似通った参照符号で参照しており、そこに描写される要素は必ずしも互いに同じ縮尺ではなく、むしろ、本開示の文脈においてそれらの要素をいっそう容易に理解するために、個々の要素が拡大されたり縮小されたりすることがある。
【０００５】
用語“〜の上方”、“〜に”、“〜の間”、及び“〜の上”は、ここで使用されるとき、１つの層の別の層に対する相対的な位置を表し得る。別の層の“上方”若しくは“上”の、又は別の層“に”接合される１つの層は、その別の層に直接的に接触していてもよいし、あるいは１つ以上の介在層を有していてもよい。
【０００６】
本開示の実施形態は、第１表面及び該第１表面から基板内に延在するキャビティを有する基板と、基板の第１表面に取り付けられた第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスと、基板のキャビティ内に配置され且つ第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスに取り付けられたブリッジと、を有するマイクロエレクトロニクス構造を含む。ブリッジは、ブリッジの第１表面から反対側の第２表面まで延在する複数の導電ビアを含み、導電ビアは、基板から第１マイクロエレクトロニクスデバイス及び第２マイクロエレクトロニクスデバイスに電気信号を送り届けるように電気的に結合される。ブリッジは更に、第１マイクロエレクトロニクスデバイスと第２マイクロエレクトロニクスデバイスとの間の少なくとも１つの電気信号接続を作り出す。
【０００７】
本開示の実施形態は、マイクロエレクトロニクス基板に埋め込まれたシリコンブリッジ（又はその他の材料からなるブリッジ）を使用することによって、マイクロエレクトロニクスパッケージ内の構造の密度スケーリングを可能にし得る（これは、既存の技術世代に対する有意な改善を表し得る）。これらのブリッジは、第１マイクロエレクトロニクスデバイスエッジから第２マイクロエレクトロニクスデバイスエッジへの密なマイクロエレクトロニクスデバイス間インターコネクトと、ブリッジを貫く多数の信号ラインとを支持する。故に、得られるマイクロエレクトロニクスパッケージは、マイクロエレクトロニクス基板内の導電経路と相互接続されるのみのマイクロエレクトロニクスパッケージよりも、かなり小さくなり得る。高密度のマイクロエレクトロニクスデバイス間インターコネクト構造に起因して通信帯域幅を増大させることに加えて、本開示の実施形態はまた、シリコンプロセス技術の成熟に（少なくとも部分的に）起因して、改善されたアセンブリプロセスを可能にし得る。また、ブリッジ上の、増大された高さの密度のマイクロエレクトロニクスデバイス間インターコネクト構造は、コスト節減、モジュール性、及び／又は技術的柔軟性をもたらし得る。このような潜在的な利益の例には、マイクロエレクトロニクスデバイスのアスペクト比の最適化によるレチクル及び半導体ウエハの利用向上、様々に最適化されたシリコン（又はその他の）プロセス又は相異なる若しくは相容れない設計法を組み込んだダイを単一パッケージ内で組み合わせることができること、矩形でない又は大きい“スーパーダイ”をアセンブルすることができる可能性、相異なる高さを持つダイ又はダイスタックを組み合わせることができること、及びこれらに類することが含まれる。
【０００８】
図１は、マイクロエレクトロニクス基板１１０と、ブリッジ１５０と、複数のマイクロエレクトロニクスデバイス（第１マイクロエレクトロニクスデバイス１７０１及び第２マイクロエレクトロニクスデバイス１７０２として例示している）とを含んだマイクロエレクトロニクス構造１００を例示している。マイクロエレクトロニクス基板１１０は、その中にキャビティ（穴）１１２を含み得る。キャビティ１１２は、マイクロエレクトロニクス基板１１０の第１表面１１４からマイクロエレクトロニクス基板１１０内に延在して、マイクロエレクトロニクス基板キャビティ側壁１１６とマイクロエレクトロニクス基板キャビティ底面１１８とを形成している。マイクロエレクトロニクス基板１１０は更に、マイクロエレクトロニクス基板第１表面１１４の中又は上に形成された複数の基板ボンドパッド１２２と、マイクロエレクトロニクス基板キャビティ底面１１８の中又は上に形成された複数の基板キャビティボンドパッド１２４とを含み得る。マイクロエレクトロニクス基板キャビティ１１２は、技術的に知られた如何なる技術によって形成されてもよい（以下に限られないが、フォトリソグラフィプロセスを含む）。
【０００９】
マイクロエレクトロニクス基板１１０は、如何なる適切なマイクロエレクトロニクス基板であってもよい（以下に限られないが、インターポーザ、マザーボード、及びこれらに類するものを含む）。第１マイクロエレクトロニクスデバイス１７０１及び第２マイクロエレクトロニクスデバイス１７０２（並びに、使用され得る更なるマイクロエレクトロニクスデバイス）は、例えばマイクロエレクトロニクスダイなどの如何なる適切なマイクロエレクトロニクスデバイスであってもよい（以下に限られないが、マイクロプロセッサ、チップセット、グラフィックスデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路デバイス、及びこれらに類するものを含む）。
【００１０】
図１に更に示すように、マイクロエレクトロニクス基板１１０は、複数の誘電体層（第１誘電体層１３２１及び第２誘電体層１３２２として例示している）を有することができ、少なくとも１つの誘電体層の上に形成された（第２誘電体層１３２２上に形成されているとして例示している）導電配線１３４から複数の導電経路１４０が形成され、様々な誘電体層（第１誘電体層１３２１及び第２誘電体層１３２２として例示している）を貫いて形成された導電ビア１３６を用いて、例えば導電配線１３４、基板ボンドパッド１２２、及び基板キャビティボンドパッド１２４などの構造間に接続が形成されている。当業者に理解されるように、導電経路１４０は、パッケージ内のマイクロエレクトロニクスデバイス間の、及び／又は外部コンポーネントとの、電気通信パスを形成する。マイクロエレクトロニクス基板１１０を形成するのに使用されるプロセス及び材料は、技術的によく知られており、簡潔さのために、ここでは記載や例示は行わない。
【００１１】
図１に更に示すように、第１マイクロエレクトロニクスデバイス１７０１及び第２マイクロエレクトロニクスデバイス１７０２は、フリップチップ又はコントロールド・コラプス・チップ・コネクション（Controlled  Collapse  Chip  Connection；“Ｃ４”）構成として一般に知られる構成で、例えばリフロー可能なはんだバンプ若しくははんだボールなどの複数のインターコネクト１８２を介して、マイクロエレクトロニクス基板１１０及びブリッジ１５０に取り付けられ得る。インターコネクト１８２は、第１マイクロエレクトロニクスデバイス１７０１のアクティブ面１７２１上のボンドパッド１７４１と、対応する基板ボンドパッド１２２との間、及び第１マイクロエレクトロニクスデバイスボンドパッド１７４１と、ブリッジ１５０の第１表面１５２上の対応するボンドパッド１５６との間を延在して、これらの間の電気接続を形成し得る。インターコネクト１８２はまた、第２マイクロエレクトロニクスデバイス１７０２のアクティブ面１７２２上のボンドパッド１７４２と、対応する基板ボンドパッド１２２との間、及び第２マイクロエレクトロニクスデバイスボンドパッド１７４２と、対応するブリッジボンドパッド１５６との間を延在して、これらの間の電気接続を形成し得る。理解されるように、第１マイクロエレクトロニクスデバイスボンドパッド１７４１は、第１マイクロエレクトロニクスデバイス１７０１内の集積回路（図示せず）と電気的に連通することができ、第２マイクロエレクトロニクスデバイスボンドパッド１７４２は、第２マイクロエレクトロニクスデバイス１７０２内の集積回路（図示せず）と電気的に連通することができる。
【００１２】
図１に更に示すように、ブリッジ１５０は、ブリッジ第１表面１５２とは反対側の第２表面１５４を含み、その中又は上に複数のボンドパッド１５８が形成され得る。ブリッジ第２表面ボンドパッド１５８は、例えばリフロー可能なはんだバンプ若しくははんだボールなどの複数のブリッジ−基板間インターコネクト１８４を介して、対応する基板キャビティボンドパッド１２４に取り付けられ得る。ブリッジ１５０は、複数のブリッジ貫通導電ビア１６０を含むことができ、これら複数のブリッジ貫通導電ビア１６０の各々が、少なくとも１つのブリッジ貫通導電ビア１６０が、マイクロエレクトロニクス基板１１０から第１マイクロエレクトロニクスデバイス１７０１へと電気信号を送達するように電気的に結合されよう、且つ、少なくとも１つの別のブリッジ貫通導電ビア１６０がマイクロエレクトロニクス基板１１０から第２マイクロエレクトロニクスデバイス１７０２へと電気信号を送達するように電気的に結合されるよう、対応するブリッジ第１表面ボンドパッド１５６と、対応するブリッジ第２表面ボンドパッド１５８との間を延在し得る。一実施形態において、ブリッジ貫通導電ビア１６０は、マイクロエレクトロニクスデバイス１７０１、１７０２に電力を送達するように電気的に結合される。ブリッジ１５０は更に、第１マイクロエレクトロニクスデバイス１７０１に電気接続された１つのブリッジ第１表面ボンドパッド１５６と、第２マイクロエレクトロニクスデバイス１７０２に電気接続された別の１つのブリッジ第１表面ボンドパッド１５６との間を延在する少なくとも１つの信号ライン１６２（破線として例示している）を用いて、第１マイクロエレクトロニクスデバイス１７０１と第２マイクロエレクトロニクスデバイス１７０２との間の電気信号接続を作り出し得る。
【００１３】
一実施形態において、ブリッジ１５０は、シリコン含有コンポーネントを有し得る。当業者に理解されるように、シリコンブリッジが使用され得る。何故なら、シリコンプロセス技術は比較的進歩しており、既存のシリコンプロセス技術を用いて達成可能なインターコネクトピッチ及びライン幅は、例えばポリマー層内の銅の信号ラインに関して現在利用可能な技術を用いて可能なものよりも、かなり小さくすることができ、そしてそれ故に、いっそう密にし得る。
【００１４】
図２Ａ−２Ｆは、ブリッジ１５０を製造するための様々な実施形態を例示している。ブリッジ１５０の製造のための具体的な技術、装置、及びその処理パラメータは、技術的によく知られており、明瞭さ及び簡潔さのために、ここでは具体的な説明は行わない。
【００１５】
図２Ａに示すように、相互接続層２１２を自身の第１表面２０４上に有するシリコン基板２０２が形成され得る。相互接続層２１２は、シリコン基板第１表面２０４上に形成された、例えば二酸化シリコンなどの、少なくとも１つのインターコネクト誘電体層２１４を有し得る。インターコネクト誘電体層２１４の中又は上に、ブリッジ第１表面ボンドパッド１５６及び信号ライン１６２が形成され得る。インターコネクト誘電体層２１４上に、例えば窒化シリコンなどのソルダーレジスト層２１８が形成され、そして、ソルダーレジスト層２１８を通り抜けてブリッジ第１表面ボンドパッド１５６と接触するように、ブリッジ第１表面ボンドパッド１５６とマイクロエレクトロニクスデバイス１７０１、１７０２（図１参照）との間のインターコネクト１８２（図１参照）の形成のための、例えばはんだ材料などのインターコネクト材料２２２が、配設され得る。インターコネクト材料２２２及びソルダーレジスト層２１８が、接着層２２６を用いてキャリア２２４に接着され得る。当業者に理解されるように、キャリア２２４への取付け後、シリコン基板２０２は所望の厚さまで薄化され得る。
【００１６】
図２Ｂに示すように、シリコン基板２０２の第２表面２０６からシリコン基板第１表面２０４までシリコン基板２０２を貫いて、そして、インターコネクト誘電体層２１４を貫いて少なくとも１つのブリッジ第１表面ボンドパッド１５６の一部を露出させるように、少なくとも１つのビア２３２が形成され得る。ビア２３２は、技術的に知られた如何なる適切な技術によって形成されてもよい（以下に限られないが、フォトリソグラフィ／エッチング、レーザドリル、イオンアブレーション、及びこれらに類するものを含む）。
【００１７】
図２Ｃに示すように、例えば二酸化シリコンなどの誘電体材料のコンフォーマル堆積によって、ビア２３２の表面を覆う（ラインする）ように誘電体ライナー２３４が形成され得る。図２Ｄに示すように、ブリッジ第１表面ボンドパッド１５６に隣接する誘電体ライナー２３４の部分が、技術的に知られた何らかの適切な技術によって除去され、そして、ビア２３２（図２Ｃ参照）の中に導電材料が堆積されて、ブリッジ貫通導電ビア１６０が形成され得る。一実施形態において、ブリッジ貫通導電ビア１６０は、めっき技術によってビア２３２（図２Ｃ参照）を例えば銅などの金属で充填することによって形成され得る。ビア２３２（図２Ｃ参照）の外部の金属が、エッチング、化学機械研磨、又はこれらに類するものによって除去され得る。図２Ｅに示すように、ブリッジ貫通導電ビア１６０と接触するようにブリッジ第２表面ボンドパッド１５８が形成されて、ブリッジ１５０が形成され得る。ここで、ブリッジ１５０はキャリア２２４から取り外されることができ、接着層２２６もブリッジ１５０から除去され得る。
【００１８】
一部の実施形態において、ブリッジ１５０は、マイクロエレクトロニクスデバイス１７０１とマイクロエレクトロニクスデバイス１７０２との間の高速で高密度の信号ライン１６２を提供することと、基板１１０とマイクロエレクトロニクスデバイス１７０１及び１７０２との間の信号パス用のブリッジ貫通導電ビア１６０を提供することとの他に、機能を有しないという点で、受動（パッシブ）構造であり得る。他の実施形態において、ブリッジ１５０は、橋渡し機能とは別のそれ自身の機能を持つ能動（アクティブ）ダイを有し、故に、シリコン基板２０２の中又は上に形成された、例えばトランジスタ、抵抗、キャパシタ、及びこれらに類するものなどの、集積回路を有し得る（図２Ｆに破線２４０で概略的に示している）。更なる実施形態において、ブリッジ１５０は、例えば、マイクロエレクトロニクスデバイス１７０１、１７０２への相互接続のためのブリッジ第１表面ボンドパッド１５６と、マイクロエレクトロニクス基板第１表面１１４、又はマイクロエレクトロニクス基板第１表面１１４に取り付けられたその他のデバイス（図示せず）へのワイヤボンド接続のためのパッド（図示せず）との双方を有するなど、ハイブリッドアセンブリを可能にした設計を有していてもよい。理解されるように、シリコン基板２０２は、用語“シリコン”を用いて参照されているが、その中に集積回路２４０が形成されるとき、例えばガリウム砒素（ＧａＡｓ）、シリコンゲルマニウム（ＳｉＧｅ）、若しくはその他の好適な半導電性材料、又は複数の半導電性材料の組み合わせなどの、その他の半導電性材料を有していてもよい。また、やはり理解されるように、ブリッジ１５０は、集積回路２４０が形成されないとき、半導電性材料ではないものから形成されてもよい。
【００１９】
図２Ｆに更に示すように、ブリッジ第２表面１５４は、少なくとも１つのブリッジ第２表面ボンドパッド１５８の位置を変えるための少なくとも１つの再配線層２５０を含んでいてもよい。再配線層２５０は、少なくとも１つの再配線誘電体層２５２、及びブリッジ貫通導電ビア１６０とブリッジ第２表面ボンドパッド１５８との間に形成された再配線導電配線２５４を含み得る。
【００２０】
本開示の実施形態はまた、マイクロエレクトロニクス基板１１０に対するブリッジ１５０の精密アライメントを可能にし得る。そのようなアライメントは、信号ライン１６２を用いたマイクロエレクトロニクスデバイス１７０１及び１７０２間の高密度相互接続の作製において重要であり得る。一例において、デバイス配置（プレースメント）ツールの配置精度が、マイクロエレクトロニクス基板１１０の配置に対するブリッジ１５０に関して、並びに、ブリッジ１５０又はマイクロエレクトロニクス基板１１０の配置に対するマイクロエレクトロニクスデバイス１７０１、１７０２に関して、およそ５μｍである場合、これらを組み合わせた配置誤差の二乗平均平方根は約７μｍである。（ブリッジ１５０とマイクロエレクトロニクスデバイス１７０１、１７０２との間のインターコネクト１８２を形成するために使用される）はんだバンプの直径が、ブリッジ第１表面ボンドパッド１５６のカバレッジ（被覆率）を少なくとも半分として、信号ライン１６２のピッチの半分であると仮定すると、約２８μｍのピッチが達成され得る。
【００２１】
本開示の実施形態の更なる潜在的利点は、第１誘電体層１３２１で図１に例示したように、ブリッジ１５０が１つの誘電体層のみを消費するようにブリッジ１５０を設計することを含み得る。これは、シリコンブリッジ以外を埋め込んで使用するときには達成困難である。というのは、当業者に理解されるように、ブリッジの上に、ビア及びパッドを形成するための誘電体層が必要であるからである。
【００２２】
図１は、２つのマイクロエレクトロニクスデバイス１７０１、１７０２を示しているが、理解されるように、多数のマイクロエレクトロニクスデバイス及び構成が使用され得る。図３Ａは、２つのマイクロエレクトロニクスデバイス１７０１、１７０２の取り得る直線配置の上面図を例示している。図３Ｂは、３つのマイクロエレクトロニクスデバイス１７０１、１７０２、及び１７０３の取り得る配置の上面図を例示している。図３Ｃは、２つのマイクロエレクトロニクスデバイス１７０１、１７０２の取り得る対角線配置の上面図を例示している。図３Ｄは、４つのマイクロエレクトロニクスデバイス１７０１、１７０２、１７０３、及び１７０４の取り得る配置の上面図を例示している。
【００２３】
図４は、本開示の一実施形態に従った、マイクロエレクトロニクス構造を製造するプロセス２００のフローチャートである。ブロック２０２にて説明されるように、マイクロエレクトロニクス基板の第１表面から延在するキャビティ（穴）が中に画成されたマイクロエレクトロニクス基板が形成され得る。キャビティは、少なくとも１つの側壁と底面とを含み、マイクロエレクトロニクス基板は、基板第１表面から延在する複数の導電経路と、基板キャビティ底面から延在する複数の導電経路とを含む。ブロック２０４にて説明されるように、ブリッジが形成され得る。これは、ブリッジの第１表面の上又は中に形成される複数の信号ラインを形成することと、ブリッジ第１表面から、反対側のブリッジの第２表面まで延在するように形成される複数のブリッジ貫通導電ビアを形成することとを含み得る。ブロック２０６にて説明されるように、これら複数のブリッジ貫通導電ビアを、マイクロエレクトロニクス基板キャビティ底面から延在する複数の導電経路に電気的に接続して、ブリッジがマイクロエレクトロニクス基板キャビティ内に配置され得る。ブロック２０８にて説明されるように、マイクロエレクトロニクス基板及びブリッジに複数のマイクロエレクトロニクスデバイスが取り付けられ得る。これら複数のマイクロエレクトロニクスデバイスの各々が、基板第１表面から延在する複数の導電経路のうちの少なくとも１つと、複数のブリッジ信号ラインのうちの少なくとも１つと、複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される。
【００２４】
図５は、本開示の一実装例に従ったコンピューティング装置３００を例示している。コンピューティング装置３００は、ボード３０２を収容している。ボード３０２は、以下に限られないがプロセッサ３０４及び少なくとも１つの通信チップ３０６Ａ、３０６Ｂを含む多数のコンポーネントを含み得る。プロセッサ３０４は、ボード３０２に物理的且つ電気的に結合され得る。一部の実装例において、上記少なくとも１つの通信チップ３０６Ａ、３０６Ｂもボード３０２に物理的且つ電気的に結合される。更なる実装例において、通信チップ３０６Ａ、３０６Ｂはプロセッサ３０４の一部である。
【００２５】
コンピューティング装置３００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、ボード３０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々）を含む。
【００２６】
通信チップ３０６Ａ、３０６Ｂは、コンピューティング装置３００への、及びそれからのデータの伝送のための無線（ワイヤレス）通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。通信チップ３０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。無線規格又はプロトコルは、以下に限られないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルを含む。コンピューティング装置３００は複数の通信チップ３０６Ａ、３０６Ｂを含み得る。例えば、第１の通信チップ３０６Ａは、例えばＷｉ−Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ３０６Ｂは、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
【００２７】
コンピューティング装置３００のプロセッサ３０４は、プロセッサ３０４内にパッケージングされた複数のマイクロエレクトロニクスデバイスを含み得る。本開示の一部の実装において、プロセッサ３０４の複数のマイクロエレクトロニクスデバイスが、上述のように、ブリッジ貫通ビアを有するブリッジで互いに接続され得る。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
【００２８】
通信チップ３０６Ａ、３０６Ｂは、通信チップ３０６Ａ、３０６Ｂ内にパッケージングされた複数のマイクロエレクトロニクスデバイスを含み得る。本開示の他の一実装によれば、通信チップの複数のマイクロエレクトロニクスデバイスが、上述の実装に従って形成されたブリッジ貫通ビアを有するブリッジで互いに接続され得る。
【００２９】
様々な実装例において、コンピューティング装置３００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダとし得る。更なる実装例において、コンピューティング装置３００は、データを処理するその他の如何なる電子装置であってもよい。
【００３０】
理解されるように、本開示に係る事項は必ずしも、図１−５に例示した特定の用途に限定されない。その事項は、当業者に理解されるように、その他のマイクロエレクトロニクスデバイス及びアセンブリ用途、並びに任意の適当なエレクトロニクス用途に適用され得る。
【００３１】
以下の例は、更なる実施形態に関係する。これらの例における具体的事項は、１つ以上の実施形態内のどこで使用されてもよい。
【００３２】
例１において、マイクロエレクトロニクス構造は、キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスとを有し得る。
【００３３】
例２において、例１に係る事項はオプションで、前記ブリッジがシリコン含有コンポーネントを有することを含み得る。
【００３４】
例３において、例１乃至２の何れかに係る事項はオプションで、前記ブリッジが受動構造を有することを含み得る。
【００３５】
例４において、例１乃至２の何れかに係る事項はオプションで、前記ブリッジが能動構造を有することを含み得る。
【００３６】
例５において、例１乃至４の何れかに係る事項はオプションで、前記ブリッジが、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層が、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジが更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有することを含み得る。
【００３７】
例６において、例１乃至５の何れかに係る事項はオプションで、前記マイクロエレクトロニクス基板が、前記複数の導電経路が中に形成された複数の誘電体層を有することを含み得る。
【００３８】
例７において、例６に係る事項はオプションで、前記導電経路が、前記複数の誘電体層のうちの少なくとも１つの上に形成された少なくとも１つの導電配線と、前記複数の誘電体層のうちの少なくとも１つを貫いて延在する少なくとも１つの導電ビアとを有することを含み得る。
【００３９】
例８において、例１乃至６の何れかに係る事項はオプションで、前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つが、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられていることを含み得る。
【００４０】
例９において、例８に係る事項はオプションで、前記複数のインターコネクトのうちの少なくとも１つが、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つが、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在していることを含み得る。
【００４１】
例１０において、例１乃至９の何れかに係る事項はオプションで、対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッドを含み得る。
【００４２】
例１１において、マイクロエレクトロニクス構造を形成する方法は、キャビティが中に画成されたマイクロエレクトロニクス基板を形成するステップであり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、ステップと、ブリッジを形成するステップであり、当該ブリッジの第１表面の上又は中に複数の信号ラインを形成することと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアを形成することとを含むステップと、前記ブリッジを前記マイクロエレクトロニクス基板の前記キャビティ内に配置し、且つ前記複数のブリッジ貫通導電ビアを、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続するステップと、前記マイクロエレクトロニクス基板及び前記ブリッジに複数のマイクロエレクトロニクスデバイスを取り付けるステップであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される、ステップとを有し得る。
【００４３】
例１２において、例１１に係る事項はオプションで、少なくとも１つのシリコン含有コンポーネントから前記ブリッジを形成することを含み得る。
【００４４】
例１３において、例１１乃至１２の何れかに係る事項はオプションで、前記ブリッジを受動構造として形成することを含み得る。
【００４５】
例１４において、例１１乃至１２の何れかに係る事項はオプションで、前記ブリッジを能動構造として形成することを含み得る。
【００４６】
例１５において、例１１乃至１４の何れかに係る事項はオプションで、前記ブリッジを形成することが、相互接続層をその第１表面上に有するシリコン基板を形成し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有することと、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとを形成することと、前記ブリッジ貫通導電ビアと前記シリコン基板との間に誘電体ライナーを配設することとを有することを含み得る。
【００４７】
例１６において、例１２乃至１５の何れかに係る事項はオプションで、前記マイクロエレクトロニクス基板を形成することが、前記複数の導電経路を中に有する複数の誘電体層を形成することを有することを含み得る。
【００４８】
例１７において、例１６に係る事項はオプションで、前記導電経路を形成することが、前記複数の誘電体層のうちの少なくとも１つの上に少なくとも１つの導電配線を形成することと、前記複数の誘電体層のうちの少なくとも１つを貫く少なくとも１つの導電ビアを形成することとを有することを含み得る。
【００４９】
例１８において、例１１乃至１７の何れかに係る事項はオプションで、前記複数のマイクロエレクトロニクスデバイスを取り付けることが、複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有することを含み得る。
【００５０】
例１９において、例１８に係る事項はオプションで、前記複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることが、前記複数のインターコネクトのうちの少なくとも１つを、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間に延在させ、且つ、前記複数のインターコネクトのうちの他の１つを、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間に延在させて、前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有することを含み得る。
【００５１】
例２０において、例１１乃至１９の何れかに係る事項はオプションで、対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に複数のボンドパッドを形成することと、該複数のボンドパッドを、複数のブリッジ−基板間インターコネクトを用いて、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けることとを含み得る。
【００５２】
例２１において、例１１乃至２０の何れかに係る事項はオプションで、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つを介して少なくとも１つのマイクロエレクトロニクスデバイスに電力を送り届けることを含み得る。
【００５３】
例２２において、コンピューティング装置は、ボードと、前記ボードに取り付けられたマイクロエレクトロニクス装置と、前記マイクロエレクトロニクス装置内に配置されたマイクロエレクトロニクス構造とを有することができ、前記マイクロエレクトロニクス構造は、キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスとを有し得る。
【００５４】
例２３において、例２２に係る事項はオプションで、前記ブリッジが、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層が、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジが更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有することを含み得る。
【００５５】
例２４において、例２２乃至２３の何れかに係る事項はオプションで、前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つが、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられており、前記複数のインターコネクトのうちの少なくとも１つが、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つが、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在していることを含み得る。
【００５６】
例２５において、例２２乃至２４の何れかに係る事項はオプションで、対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッドを含み得る。
【００５７】
本開示の実施形態をこのように詳細に説明してきたが、理解されるように、本開示の実施形態の数多くの明白な変形がその精神又は範囲を逸脱することなく可能であり、添付の請求項によって定められる本開示は、以上の記載で説明された特定の細部によって限定されるべきでない。
【図１】
2017505539.tif 000003
【図２Ａ】
2017505539.tif 000004
【図２Ｂ】
2017505539.tif 000005
【図２Ｃ】
2017505539.tif 000006
【図２Ｄ】
2017505539.tif 000007
【図２Ｅ】
2017505539.tif 000008
【図２Ｆ】
2017505539.tif 000009
【図３Ａ】
2017505539.tif 000010
【図３Ｂ】
2017505539.tif 000011
2017505539.tif 000012
【図３Ｄ】
2017505539.tif 000013
【図４】
2017505539.tif 000014
【図５】
2017505539.tif 000015
【手続補正書】
【提出日】平成28年7月13日(2016.7.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、
前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、
複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスと、
を有するマイクロエレクトロニクス構造。
【請求項２】
前記ブリッジはシリコン含有コンポーネントを有する、請求項１に記載のマイクロエレクトロニクス構造。
【請求項３】
前記ブリッジは受動構造を有する、請求項１又は２に記載のマイクロエレクトロニクス構造。
【請求項４】
前記ブリッジは能動構造を有する、請求項１又は２に記載のマイクロエレクトロニクス構造。
【請求項５】
前記ブリッジは、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジは更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有する、請求項１乃至４の何れかに記載のマイクロエレクトロニクス構造。
【請求項６】
前記マイクロエレクトロニクス基板は、前記複数の導電経路が中に形成された複数の誘電体層を有する、請求項１乃至５の何れかに記載のマイクロエレクトロニクス構造。
【請求項７】
前記導電経路は、前記複数の誘電体層のうちの少なくとも１つの上に形成された少なくとも１つの導電配線と、前記複数の誘電体層のうちの少なくとも１つを貫いて延在する少なくとも１つの導電ビアとを有する、請求項６に記載のマイクロエレクトロニクス構造。
【請求項８】
前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つは、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられている、請求項１乃至６の何れかに記載のマイクロエレクトロニクス構造。
【請求項９】
前記複数のインターコネクトのうちの少なくとも１つは、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つは、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在している、請求項８に記載のマイクロエレクトロニクス構造。
【請求項１０】
対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッド、を更に含む請求項１乃至８の何れかに記載のマイクロエレクトロニクス構造。
【請求項１１】
キャビティが中に画成されたマイクロエレクトロニクス基板を形成するステップであり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、ステップと、
ブリッジを形成するステップであり、
当該ブリッジの第１表面の上又は中に複数の信号ラインを形成することと、
当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアを形成することと
を含むステップと、
前記ブリッジを前記マイクロエレクトロニクス基板の前記キャビティ内に配置し、且つ前記複数のブリッジ貫通導電ビアを、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続するステップと、
前記マイクロエレクトロニクス基板及び前記ブリッジに複数のマイクロエレクトロニクスデバイスを取り付けるステップであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続される、ステップと、
を有する方法。
【請求項１２】
前記ブリッジを形成することは、少なくとも１つのシリコン含有コンポーネントから前記ブリッジを形成することを有する、請求項１１に記載の方法。
【請求項１３】
前記ブリッジを形成することは、受動構造を形成することを有する、請求項１１又は１２に記載の方法。
【請求項１４】
前記ブリッジを形成することは、能動構造を形成することを有する、請求項１１又は１２に記載の方法。
【請求項１５】
前記ブリッジを形成することは、
相互接続層をその第１表面上に有するシリコン基板を形成し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有することと、
該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとを形成することと、
前記ブリッジ貫通導電ビアと前記シリコン基板との間に誘電体ライナーを配設することと
を有する、請求項１１乃至１４の何れかに記載の方法。
【請求項１６】
前記マイクロエレクトロニクス基板を形成することは、前記複数の導電経路を中に有する複数の誘電体層を形成することを有する、請求項１２乃至１５の何れかに記載の方法。
【請求項１７】
前記導電経路を形成することは、前記複数の誘電体層のうちの少なくとも１つの上に少なくとも１つの導電配線を形成することと、前記複数の誘電体層のうちの少なくとも１つを貫く少なくとも１つの導電ビアを形成することとを有する、請求項１６に記載の方法。
【請求項１８】
前記複数のマイクロエレクトロニクスデバイスを取り付けることは、複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有する、請求項１１乃至１７の何れかに記載の方法。
【請求項１９】
前記複数のインターコネクトを介して前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることは、前記複数のインターコネクトのうちの少なくとも１つを、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間に延在させ、且つ、前記複数のインターコネクトのうちの他の１つを、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間に延在させて、前記複数のマイクロエレクトロニクスデバイスを前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けることを有する、請求項１８に記載の方法。
【請求項２０】
対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に複数のボンドパッドを形成することと、該複数のボンドパッドを、複数のブリッジ−基板間インターコネクトを用いて、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けることと、を更に含む請求項１１乃至１９の何れかに記載の方法。
【請求項２１】
前記複数のブリッジ貫通導電ビアのうちの少なくとも１つを介して少なくとも１つのマイクロエレクトロニクスデバイスに電力を送り届けるステップ、を更に有する請求項１１乃至２０の何れかに記載の方法。
【請求項２２】
ボードと、
前記ボードに取り付けられたマイクロエレクトロニクス装置と、
前記マイクロエレクトロニクス装置内に配置されたマイクロエレクトロニクス構造であり、
キャビティが中に画成されたマイクロエレクトロニクス基板であり、前記キャビティは、当該マイクロエレクトロニクス基板の第１表面から延在し、前記キャビティは、少なくとも１つの側壁と底面とを含み、当該マイクロエレクトロニクス基板は、当該マイクロエレクトロニクス基板の前記第１表面から延在する複数の導電経路と、前記キャビティの前記底面から延在する複数の導電経路とを含む、マイクロエレクトロニクス基板と、
前記マイクロエレクトロニクス基板の前記キャビティの中に配置されたブリッジであり、当該ブリッジは、当該ブリッジの第１表面の上又は中に形成された複数の信号ラインと、当該ブリッジの前記第１表面から、反対側の当該ブリッジの第２表面まで延在する複数のブリッジ貫通導電ビアとを有し、前記複数のブリッジ貫通導電ビアは、前記マイクロエレクトロニクス基板の前記キャビティの前記底面から延在する前記複数の導電経路に電気的に接続されている、ブリッジと、
複数のマイクロエレクトロニクスデバイスであり、当該複数のマイクロエレクトロニクスデバイスの各々が、前記マイクロエレクトロニクス基板の前記第１表面から延在する前記複数の導電経路のうちの少なくとも１つと、前記複数の信号ラインのうちの少なくとも１つと、前記複数のブリッジ貫通導電ビアのうちの少なくとも１つとに電気的に接続されている、複数のマイクロエレクトロニクスデバイスと
を有するマイクロエレクトロニクス構造と、
を有するコンピューティング装置。
【請求項２３】
前記ブリッジは、相互接続層をその第１表面上に有するシリコン基板を有し、前記相互接続層は、前記シリコン基板の前記第１表面上に形成された少なくとも１つの誘電体層を有し、該誘電体層の中又は上に複数のブリッジ第１表面ボンドパッドと前記複数の信号ラインとが形成されており、前記ブリッジは更に、前記ブリッジ貫通導電ビアと前記シリコン基板との間に配置された誘電体ライナーを有する、請求項２２に記載のコンピューティング装置。
【請求項２４】
前記複数のマイクロエレクトロニクスデバイスのうちの少なくとも１つは、複数のインターコネクトを介して、前記マイクロエレクトロニクス基板と前記ブリッジとに取り付けられており、前記複数のインターコネクトのうちの少なくとも１つは、１つのマイクロエレクトロニクスデバイスのアクティブ面上の複数のボンドパッドのうちの１つと前記マイクロエレクトロニクス基板の対応するボンドパッドとの間を延在しており、前記複数のインターコネクトのうちの他の１つは、該マイクロエレクトロニクスデバイスの前記複数のボンドパッドのうちの他の１つと前記ブリッジの前記第１表面上の複数のボンドパッドのうちの対応するボンドパッドとの間を延在している、請求項２２又は２３に記載のコンピューティング装置。
【請求項２５】
対応するブリッジ貫通導電ビアと接触するように前記ブリッジの前記第２表面の中又は上に形成され、且つ、複数のブリッジ−基板間インターコネクトを介して、前記マイクロエレクトロニクス基板の前記キャビティの前記底面の中又は上に形成された対応する基板キャビティボンドパッドに取り付けられた、複数のボンドパッド、を更に含む請求項２２乃至２４の何れかに記載のコンピューティング装置。
【国際調査報告】
2017505539.tif 000016
2017505539.tif 000017