(57)【要約】【課題】半導体パッケージのＥＭＩシールド処理工法を提供すること。【解決手段】本発明に係る半導体パッケージのＥＭＩシールド処理工法は、フレームの下面にテープの縁部を付着させて前記フレームの内周に前記テープを形成するテープ付着段階と、前記テープにホールを一定の間隔で形成するテープカッティング段階と、半導体パッケージの下面に形成されたバンプが前記テープのホールに挿入されるように、前記半導体パッケージの下面縁部を前記テープの上面に配置して前記半導体パッケージを前記テープの上面に一定の間隔で接着設置する半導体パッケージ接着設置段階と、前記テープの上部でコーティング作業を施して、前記テープの上面に接着された前記半導体パッケージおよび前記テープの上面をコーティング処理するコーティング段階とを含んでなり、前記半導体パッケージの下面を除いた５面のコーティングがなされることを特徴とする。【選択図】図１
2017505993.tif 000002
【特許請求の範囲】
【請求項１】
フレーム（１）の下面にテープ（１０）の縁部を付着させて、前記フレーム（１）の内周に前記テープ（１０）を形成するテープ付着段階（Ｓ１０）と、
前記テープ（１０）にホール（１１）を一定の間隔で形成するテープカッティング段階（Ｓ１５）と、
半導体パッケージ（２０）の下面に形成されたバンプ（２１）が前記テープ（１０）の前記ホール（１１）に挿入されるように、前記半導体パッケージ（２０）の下面縁部を前記テープ（１０）の上面に配置して前記半導体パッケージ（２０）を前記テープ（１０）の上面に一定の間隔で接着設置する半導体パッケージ接着設置段階（Ｓ２０）と、
前記テープ（１０）の上部でコーティング作業を施して、前記テープ（１０）の上面に接着された前記半導体パッケージ（２０）および前記テープ（１０）の上面をコーティング（３０）処理するコーティング段階（Ｓ３０）とを含み、
前記半導体パッケージ（２０）の下面を除いた５面のコーティング（３０）がなされる
ことを特徴とする半導体パッケージのＥＭＩシールド処理工法。
【請求項２】
前記テープカッティング段階（Ｓ１５）で、前記ホール（１１）はレーザーカッティングまたはパンチング加工で形成され、前記ホール（１１）の大きさは前記バンプ（２１）が形成された分布広さ（Ｄ１）よりは広く、前記半導体パッケージ（２０）の広さ（Ｄ２）よりは狭い
請求項１に記載の半導体パッケージのＥＭＩシールド処理工法。
【請求項３】
前記コーティング段階（Ｓ３０）におけるコーティング（３０）処理は真空蒸着または無電解メッキで行われる
請求項１に記載の半導体パッケージのＥＭＩシールド処理工法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージのＥＭＩ（ｅｌｅｃｔｒｏ  ｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド処理工法に係り、より具体的には、一回のコーティング作業で、テープの上面に一定の間隔で多数取り付けられている半導体パッケージを同時にコーティング処理することができるだけでなく、半導体パッケージの下面にバンプが形成されているとしても、半導体パッケージの下面縁部がテープに接着されてバンプがホールに挿設されるようにすることにより、コーティング処理の際に、バンプ付き半導体パッケージの下面を除いた５面のコーティング処理を同時に行うことができ、これにより、製造コストの削減だけでなく、生産性の向上を図ることができる、半導体パッケージのＥＭＩシールド処理工法に関する。
【背景技術】
【０００２】
一般に、最近の電子機器は、小型化、薄型化、多機能化に伴い、大量の情報を短時間で処理することが可能な高集積化半導体チップが求められている。最近、このような問題を解決することが可能なＢＧＡ半導体パッケージが出現している。
【０００３】
このようなＢＧＡ半導体パッケージは、ファインピッチ表面実装技術と高集積化の限界に対する機能と品質を補完するために、既存のリード（Ｌｅａｄ）の損傷防止、体積およびサイズの最小化、電気的機能特性および熱的特性の優秀性、パッケージの歩留まり向上、基板組立の歩留まり向上、その他のマルチチップモジュールの拡張、並びに迅速なデザインから生産までのサイクルの最小化を図ることができるという長所を持つように開発されている。
また、高集積化されたＢＧＡ半導体パッケージの品質信頼度が向上することにより、利用の多様性が高く、超小型化が要求される各種電子周辺機械への適用が容易であり、価格競争力が高いため、高付加価値を得ることができるという利点を持っている。
【０００４】
このようなＢＧＡ半導体パッケージは、より多くの高集積化回路を持つために、回路基板上に回路パターンと半導体チップが取り付けられるチップ搭載部を備え、半導体チップの回路と回路基板の回路パターンにはワイヤーを連結させてボンディングし、半導体チップとワイヤーと回路パターンの一部を含む領域のパッケージ成形部にコンパウンド材のパッケージを成形し、回路基板の金属層にはボールを融着固定させることにより、半導体チップの回路がボールと接続されるようにする基本構成を成している。
前記回路基板は、内部にプレーン層（Ｐｌａｎｅ  Ｌａｙｅｒ）、該プレーン層の外側にはエポキシ層、エポキシ層の外側にはシグナル層、シグナル層の外側には半田マスク層をそれぞれ備えて、厚さの薄い薄板形状を成している。
【０００５】
一方、最近では、電子製品のユーザーを、使用中に発生する電磁波から保護するために、それぞれの国ごとに半導体電子装置のＥＭＩ（ｅｌｅｃｔｒｏ  ｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールドをお勧めまたは義務付けしており、このようなＥＭＩシールドを用いた電磁波遮蔽構成は、特許文献１の「半導体パッケージ」から確認することができる。
【０００６】
しかし、前述したような従来のＥＭＩシールドは、開放部が形成された遮蔽手段にコンパウンド材を充填させて設置する構成であって、小さく形成される半導体パッケージにいちいち適用することは困難であるという問題だけでなく、低い生産性および高い工程コストの問題もあったうえ、ＥＭＩ遮蔽効果も不十分であるという欠点があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国登録特許公報第１０−０２５８３５１号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、半導体パッケージにＥＭＩシールドをより容易に実現することができるようにする、半導体パッケージのＥＭＩシールド処理工法を開発することを課題とする。
【課題を解決するための手段】
【０００９】
本発明は、一回のコーティング作業で、テープの上面に一定の間隔で多数取り付けられている半導体パッケージを同時にコーティング処理することができるだけでなく、半導体パッケージの下面にバンプが形成されているとしても、半導体パッケージの下面縁部がテープに接着された状態でバンプがホールに挿設されるようにすることにより、コーティング処理の際に、バンプ付き半導体パッケージの下面を除いた５面のコーティング処理を同時に行うことができ、これにより、製造コストの削減だけでなく、生産性の向上を図ることができる、半導体パッケージのＥＭＩシールド処理工法を提供する。
【００１０】
上記目的を達成するための本発明は、フレームの下面にテープの縁部を付着させてフレームの内周にテープを形成するテープ付着段階と、前記テープにホールを一定の間隔で形成するテープカッティング段階と、半導体パッケージの下面に形成されたバンプがテープのホールに挿設されるように、半導体パッケージの下面縁部をテープの上面に配置して前記半導体パッケージをテープの上面に一定の間隔で接着設置する半導体パッケージ接着設置段階と、前記テープの上部でコーティング作業を施して、テープの上面に接着された半導体パッケージおよびテープの上面をコーティング処理するコーティング段階とを含んでなり、半導体パッケージの下面を除いた５面のコーティングがなされることを特徴とする、半導体パッケージのＥＭＩシールド処理工法を提供する。
【発明の効果】
【００１１】
本発明の半導体パッケージのＥＭＩシールド処理工法は、一回のコーティング作業で、テープの上面に一定の間隔で多数取り付けられている半導体パッケージを同時にコーティング処理することができるだけでなく、半導体パッケージの下面にバンプが形成されているとしても、テープに形成されたホールに半導体パッケージのバンプが挿入された状態で半導体パッケージの下面縁部がテープに接着されて設置されるので、コーティング処理の際に、バンプ付き半導体パッケージの下面を除いた５面のコーティング処理を同時に行うことができ、これにより、製造コストの削減だけでなく、生産性の向上を図ることができる有用な発明である。
【図面の簡単な説明】
【００１２】
【図１】本発明の半導体パッケージのＥＭＩシールド処理工法を示すフローチャート
【図２】本発明のテープ付着段階を示す斜視図
【図３】本発明の半導体パッケージ接着段階を示す斜視図
【図４】本発明のコーティング段階を示す断面図
【図５】図４のＡ部分の拡大図
【図６】図４のＢ部分の拡大図
【図７】本発明のテープカッティング段階を示す斜視図
【図８】本発明のホール付きテープにバンプ付き半導体パッケージを接着させる半導体パッケージ接着段階を下方から見た斜視図
【図９】本発明のバンプ付き半導体パッケージをコーティング処理するコーティング段階を示す断面図
【図１０】図９のＡ部分の拡大図
【図１１】図９のＢ部分の拡大図
【発明を実施するための形態】
【００１３】
以下、上述した問題点を解決するための本発明の構成について説明する。
本発明は、図１〜１１に示すように、半導体パッケージにコーティング処理を施すことにより、ＥＭＩ（ｅｌｅｃｔｒｏ  ｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）シールド処理をなす半導体パッケージのＥＭＩシールド処理工法であって、フレーム１の下面にテープ１０の縁部を付着させてフレーム１の内周にテープ１０を形成するテープ付着段階（Ｓ１０）と、半導体パッケージ２０をテープ１０の上面に一定の間隔で接着設置する半導体パッケージ接着設置段階（Ｓ２０）と、前記テープ１０の上部でコーティング作業を施し、テープ１０の上面に接着された半導体パッケージ２０およびテープ１０の上面をコーティング３０処理するコーティング段階（Ｓ３０）とを含んでなり、半導体パッケージ２０の下面を除いた５面のコーティング３０をなすことを特徴とし、以下でより詳細に説明する。
【００１４】
第一に、テープ付着段階（Ｓ１０）は、図１および２に示すように、内部にホールが形成されるように中空状に形成されたフレーム１にテープ１０を付着させて前記フレーム１の内周にテープ１０を形成する段階であって、フレーム１の下面にテープ１０の縁部を付着させることにより完了する。
ここで、前記テープ１０は、テープ１０をフレーム１に対応する大きさに予め切断し、位置に合わせて付着させてもよいが、テープ１０がフレーム１の内周を埋めるように付着させた状態で、フレーム１の大きさに合わせてテープ１０の外郭を切断処理することが好ましい。
【００１５】
第二に、半導体パッケージ接着設置段階（Ｓ２０）は、図１または３に示すように、半導体パッケージ２０をテープ１０に一定の間隔で装着させることにより、半導体パッケージ２０の下面をテープ１０の上面に接着設置する段階であって、通常の移送装置（図示せず）、たとえば公知のピッカーなどを介して一定の間隔で自動配置することが好ましい。
【００１６】
第三に、コーティング段階（Ｓ３０）は、図１、４〜６に示すように、テープ１０の上面に接着されている半導体パッケージ２０をコーティング３０処理する段階であって、テープ１０の上部でコーティング作業を行う。
【００１７】
したがって、前記コーティング段階（Ｓ３０）によれば、テープ１０の上面だけでなく、半導体パッケージ２０の前面、後面、左面、右面、上面の５面全体でコーティング３０が行われ、フレーム１の一部または全体にもコーティング３０が行われ得る。つまり、テープ１０に接着されている半導体パッケージ２０の下面を除くすべての面をコーティングすることができる。
併せて、前記コーティング段階（Ｓ３０）でのコーティング３０は、通常の蒸着、例えば真空蒸着などによって行うことが好ましいが、浸漬や無電解メッキのようなメッキなどの様々な方法によって行うこともできる。
本発明を用いてコーティングを行うと、一回のコーティングで全体部位をコーティング３０することができるので、ＥＭＩシールド処理された半導体パッケージ２０の製造が容易となり、製造コストの削減だけでなく、生産性の向上を実現することができるというメリットがある。
【００１８】
一方、本発明によれば、下面にバンプ２１が形成されている半導体パッケージ２０のコーティングを実現することもできるが、この際には、図１または７に示すように、バンプ２１が挿入されるホール１１をテープ１０に一定の間隔で形成するテープカッティング段階（Ｓ１５）が、前記テープ付着段階（Ｓ１０）と、半導体パッケージ接着設置段階（Ｓ２０）との間にさらに含んで構成されなければならない。
このときの半導体パッケージ接着設置段階（Ｓ２０）は、図８に示すように、通常の移送装置（図示せず）、例えば公知のピッカーなどを介してバンプ２１がテープ１０のホール１１に挿設されるように、半導体パッケージ２０の下面縁部をテープ１０の上面に自動配置することが好ましく、上述のように半導体パッケージ２０が所定の位置に配置されると、テープ１０の上面の接着性質によって、前記テープ１０に密接している半導体パッケージ２０の縁部がテープ１０に接着されて設置される。
【００１９】
したがって、図９〜１１に示すように、前記テープ１０の上部でコーティング作業を行うと、テープ１０の上面だけでなく、半導体パッケージ２０の前面、後面、左面、右面、上面の５面が全てコーティング３０されるので、バンプ２１付き半導体パッケージ２０の下面を除いた５面のコーティングがなされる。
【００２０】
また、上述したテープカッティング段階（Ｓ１５）は、図１または７に示すように、半導体パッケージ２０の下面に突設されたバンプ２１を挿入することができるようにするホール１１を形成する段階であって、移動装置（図示せず）、例えば公知のピッカーを介して一定の間隔で移動配置される半導体パッケージ２０の容易な接着設置のために一定の間隔で離隔して形成され、半導体パッケージ２０の大きさや形状に応じて多様に形成される。
併せて、前記ホール１１は、より容易かつ正確に形成されるようにレーザーカッティングによって加工されることが好ましいが、この他にも、金型などを用いたパンチング加工で形成されてもよい。
【００２１】
加えて、図１０に示すように、前記ホール１１の大きさは、半導体パッケージ２０の下側縁部がテープ１０の上面に接着設置されるように、半導体パッケージ２０の下部に形成されるバンプ２１の分布広さＤ１よりは広く、半導体パッケージ２０の広さＤ２よりは狭くされるべきである。
前記半導体パッケージ２０の下部には、バンプ２１ではなく、ボール（図示せず）が接着されて設置されてもよいが、前述のように、半導体パッケージ２０の下部にボールが設置されているときでも、同じ工法を使用することができるので、本発明で説明されるバンプ２１は、半導体パッケージ２０の下側へ突出できる構成を意味する。
【００２２】
以上で説明したように、本発明の半導体パッケージのＥＭＩシールド処理工法を用いると、半導体パッケージ２０を、下面を除く前面、後面、左面、右面、上面の５面のコーティングを同時に実現することができるだけでなく、テープ１０の上面に接着されている全ての半導体パッケージ２０を一回のコーティング作業で完了することができるので、製造コストの削減および生産性の向上を図ることができる。
【符号の説明】
【００２３】
Ｄ１、Ｄ２    広さ
１    フレーム
１０    テープ
１１    ホール
２０    半導体パッケージ
２１    バンプ
３０    コーティング
【図１】
2017505993.tif 000003
【図２】
2017505993.tif 000004
【図３】
2017505993.tif 000005
【図４】
2017505993.tif 000006
【図５】
2017505993.tif 000007
【図６】
2017505993.tif 000008
【図７】
2017505993.tif 000009
【図８】
2017505993.tif 000010
【図９】
2017505993.tif 000011
【図１０】
2017505993.tif 000012
【図１１】
2017505993.tif 000013
【国際調査報告】
2017505993.tif 000014
2017505993.tif 000015
2017505993.tif 000016
2017505993.tif 000017