(57)【要約】  差動入力増幅段回路(100)は、電圧ユニット(10)、第1及び第2のバルク駆動トランジスタ(20、30)、第1及び第2のミラー電流源(40、50)、及び差動増幅器ユニット(60)を含む。電圧ユニット(10)は、第1乃至第3の電圧出力端(11、12、13)を含む。第1の電圧出力端(11)は、第1及び第2のバルク駆動トランジスタ(20、30)に接続され、第1及び第2のバルク駆動トランジスタ(20、30)は、それぞれ、第1及び第2の入力電圧を受信し、第1及び第2の入力電圧を第1及び第2の出力電流に変換し、差動増幅器ユニット(60)は、第1乃至第3の電圧出力端(11、12、13)の電圧の作用にしたがって、第1及び第2の調整電流を個別に出力し、第1及び第2のミラー電流源(40、50)は、第1の出力電流と第1の調整電流とにしたがって、及び第2の出力電流と第2の調整電流とにしたがって、それぞれ、第1及び第2のあらかじめ定められた電流(Iout+、Iout-)を出力し、差動入力増幅段回路(100)の相互コンダクタンスの不変性を維持する。したがって、出力の安定性を改善することができる。加えて、出力段回路(200)及び超低動作電圧レール・トゥ・レール輸送増幅器回路(300)がさらに提供される。
2017533666.tif 000002
【特許請求の範囲】
【請求項１】
出力段回路に接続し、受信した第1の入力電圧及び受信した第2の入力電圧に差動増幅を実行した後に、前記出力段回路に前記増幅された第1の入力電圧及び前記増幅された第2の入力電圧を出力するように構成される差動入力増幅段回路であって、当該差動入力増幅段回路は、電圧ユニット、第1のバルク駆動トランジスタ、第2のバルク駆動トランジスタ、第1のミラー電流源、第2のミラー電流源、及び差動増幅器ユニットを含み、前記電圧ユニットは、第1の電圧出力端、第2の電圧出力端、及び第3の電圧出力端を含み、前記第1の電圧出力端は、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに接続されて、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに制御電圧を出力し、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタは、それぞれ、前記第1の入力電圧及び前記第2の入力電圧を受信し、前記第1の入力電圧及び前記第2の入力電圧を、それぞれ、第1の出力電流及び第2の出力電流に変換し、前記第1のミラー電流源は、前記第1のバルク駆動トランジスタに接続されて、前記第1の出力電流を受信し、前記第2のミラー電流源は、前記第2のバルク駆動トランジスタに接続されて、前記第2の出力電流を受信し、前記差動増幅器ユニットは、前記第1の電圧出力端乃至前記第3の電圧出力端に接続されて、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力された電圧の作用にしたがって、前記第1のミラー電流源に第1の調整電流を出力するとともに前記第2のミラー電流源に第2の調整電流を出力し、前記第1のミラー電流源及び前記第2のミラー電流源は、それぞれ、前記第2の電圧出力端及び前記第3の電圧出力端に接続され、前記制御電圧を受信し、前記第1のミラー電流源は、前記第1の出力電流及び前記第1の調整電流にしたがって、前記出力段回路に第1のあらかじめ定められた電流を出力し、前記第2のミラー電流源は、前記第2の出力電流及び前記第2の調整電流にしたがって、前記出力段回路に第2のあらかじめ定められた電流を出力し、当該差動入力増幅段回路の相互コンダクタンスの不変性を維持する、
差動入力増幅段回路。
【請求項２】
前記第1のバルク駆動トランジスタの制御端は接地され、前記第1のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第1のバルク駆動トランジスタのバルクは、前記第1の入力電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第1のミラー電流源に接続され、前記第1のミラー・トランジスタに前記第1の出力電流を出力し、前記第2のバルク駆動トランジスタの制御端は接地され、前記第2のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第2のバルク駆動トランジスタのバルクは、前記第2の入力電圧を受信し、前記第2のバルク駆動トランジスタの第2の端は、前記第2のミラー電流源に接続され、前記第2のミラー・トランジスタに前記第2の出力電流を出力する、請求項１に記載の差動入力増幅段回路。
【請求項３】
前記電圧ユニットは、第3のバルク駆動トランジスタ、第4のバルク駆動トランジスタ、及び第1のトランジスタを含み、前記第3のバルク駆動トランジスタの制御端は、第1のバイアス電圧を受信して、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力される前記電圧を制御し、前記第3のバルク駆動トランジスタの第1の端は、動作電圧を受信し、前記第3のバルク駆動トランジスタの第2の端は、前記第2の電圧出力端として機能し、前記第3のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの制御端に接続され、前記第4のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第4のバルク駆動トランジスタの第2の端は、前記第1の電圧出力端として機能し、前記第4のバルク駆動トランジスタのバルクは、前記第1のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3の電圧出力端として機能する、請求項２に記載の差動入力増幅段回路。
【請求項４】
前記差動増幅器ユニットは、第5のバルク駆動トランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、及び第6のトランジスタを含み、前記第5のバルク駆動トランジスタの制御端は、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第5のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第5のバルク駆動トランジスタの第2の端は、前記第2のトランジスタの第1の端に接続され、前記第5のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第2のトランジスタの制御端は、前記第2のトランジスタの第2の端に接続され、前記第2のトランジスタの前記第1の端は、さらに、前記第3のトランジスタの第1の端に接続され、前記第3のトランジスタの第2の端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第3のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続され、前記第4のトランジスタの制御端は、前記第3の電圧出力端に接続され、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記第1のミラー電流源に接続されて、前記第1のミラー電流源に前記第1の調整電流を出力し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの第2の端は、前記第2のトランジスタの前記第2の端及び前記第2のミラー電流源に接続されて、前記第2のミラー電流源に前記第2の調整電流を出力し、前記第5のバルク駆動トランジスタの前記制御端は、さらに、前記第2の電圧出力端に接続され、前記第6のトランジスタの制御端は、前記バイアス電圧を受信し、前記第6のトランジスタの第1の端は、前記動作電圧を受信し、前記第6のトランジスタの第2の端は、前記第3のトランジスタの前記第1の端に接続される、請求項３に記載の磁気メモリ。
【請求項５】
前記第1のミラー電流源は、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第7のトランジスタの制御端は、前記動作電圧を受信し、前記第7のトランジスタの第1の端は、前記第8のトランジスタの第2の端に接続されて、前記第1の出力電流及び前記第1の調整電流を受信し、前記第7のトランジスタの第2の端は、前記第2の電圧出力端に接続されるとともに前記第8のトランジスタの制御端に接続され、前記第8のトランジスタの前記制御端は、さらに、前記第9のトランジスタの制御端に接続され、前記第8のトランジスタの第1の端は接地され、前記第9のトランジスタの第1の端は接地され、前記第9のトランジスタの第2の端は、前記出力段回路に前記第1のあらかじめ定められた電流を出力するために、前記出力段回路に接続される、請求項４に記載の磁気メモリ。
【請求項６】
前記第2のミラー電流源は、第10のトランジスタ、第11のトランジスタ、及び第12のトランジスタを含み、前記第10のトランジスタの制御端は、前記動作電圧を受信し、前記第10のトランジスタの第1の端は、前記第11のトランジスタの第2の端に接続されて、前記第2の出力電流及び前記第2の調整電流を受信し、前記第10のトランジスタの第2の端は、前記第3の電圧出力端に接続されるとともに前記第11のトランジスタの制御端に接続され、前記第11のトランジスタの前記制御端は、さらに、前記第12のトランジスタの制御端に接続され、前記第11のトランジスタの第1の端は接地され、前記第12のトランジスタの第1の端は接地され、前記第12のトランジスタの第2の端は、前記出力段回路に前記第2のあらかじめ定められた電流を出力するために、前記出力段回路に接続される、請求項５に記載の磁気メモリ。
【請求項７】
前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタは、N型バルク駆動トランジスタであり、前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型バルク駆動トランジスタのゲート、ソース、及びドレインであり、前記第1のトランジスタ乃至前記第3のトランジスタは、N型トランジスタであり、前記第1のトランジスタ乃至前記第3のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第4のトランジスタ乃至前記第12のトランジスタは、P型トランジスタであり、前記第4のトランジスタ乃至前記第12のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記第4のトランジスタ乃至前記第12のトランジスタのゲート、ソース、及びドレインである、請求項６に記載の磁気メモリ。
【請求項８】
差動入力増幅段回路に接続して、第1のあらかじめ定められた電流及び第2のあらかじめ定められた電流を受信するように構成される出力段回路であって、当該出力段回路は、増幅器ユニット及び出力ユニットを含み、前記増幅器ユニットは、前記差動入力増幅段回路に接続されて、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を受信し、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を増幅し、第1の増幅された電流及び第2の増幅された電流を出力し、前記出力ユニットは、前記増幅器ユニットに接続され、前記第1の増幅された電流及び前記第2の増幅された電流を受信し、前記第1の増幅された電流及び前記第2の増幅された電流に差分処理及び位相反転を実行し、前記第1の増幅された電流及び前記第2の増幅された電流を出力電圧に変換し、それによって、前記出力電圧が、前記動作電圧と0ボルトとの間に位置するようにする、
出力段回路。
【請求項９】
前記増幅器ユニットは、第1のトランジスタ乃至第4のトランジスタを含み、前記第1のトランジスタの制御端は、前記第2のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3のトランジスタの第2の端に接続され、前記第1のトランジスタの前記第2の端は、さらに、前記出力ユニットに接続されて、第1の増幅された電流を出力し、前記第2のトランジスタの前記制御端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第2のトランジスタの第1の端は、前記動作電圧を受信し、前記第2のトランジスタの第2の端は、前記第4のトランジスタの前記第2の端に接続され、前記第3のトランジスタの制御端は、第1のバイアス電圧を受信し、前記第3のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第1のあらかじめ定められた電流を受信し、前記第4のトランジスタの制御端は、前記第1のバイアス電圧を受信し、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第2のあらかじめ定められた電流を受信し、前記第3のダイオードの前記第2の端は、さらに、前記出力ユニットに接続されて、前記第2の増幅された電流を出力し、それによって、前記出力ユニットは、前記第1の増幅された回路及び前記第2の増幅された回路に差分処理及び位相反転を実行し、前記第1の増幅された回路及び前記第2の増幅された回路を前記出力電圧に変換する、請求項８に記載の出力段回路。
【請求項１０】
前記出力ユニットは、バルク駆動トランジスタ及び第5のトランジスタを含み、前記第1のバルク駆動トランジスタの制御端は、前記第1のトランジスタの前記第2の端に接続されて、前記第1の増幅された電流を受信し、前記第1のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第5のトランジスタの第2の端に接続され、前記バルク駆動トランジスタのバルクは、第2のバイアス電圧を受信し、
前記第5のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続されて、前記第2の増幅された電流を受信し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの前記第2の端は、前記出力電圧を出力する、請求項９に記載の出力段回路。
【請求項１１】
前記出力ユニットは、第1の抵抗器、第2の抵抗器、第1のコンデンサ、及び第2のコンデンサを含み、前記第1の抵抗器及び前記第1のコンデンサは、前記バルク駆動トランジスタの前記制御端と前記バルク駆動トランジスタの前記第2の端との間で直列に接続され、前記第2の抵抗器及び前記第2のコンデンサは、前記第5のトランジスタの前記制御端と前記第5のトランジスタの前記第2の端との間で直列に接続される、請求項１０に記載の出力段回路。
【請求項１２】
前記増幅器ユニットは、第6のトランジスタ、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第1のトランジスタの前記第2の端は、前記第6のトランジスタ及び前記第7のトランジスタを使用することにより、前記第3のトランジスタの前記第2の端に接続され、前記第2のトランジスタの前記第2の端は、前記第7のトランジスタ及び前記第8のトランジスタを使用することにより、前記第4のトランジスタの前記第2の端に接続され、前記第6のトランジスタの制御端は、前記動作電圧を受信し、前記第6のトランジスタの第1の端は、前記第7のトランジスタの第2の端に接続され、前記第6のトランジスタの第2の端は、前記第7のトランジスタの第1の端に接続され、前記第7のトランジスタの制御端は接地され、前記第8のトランジスタの制御端は接地され、前記第8のトランジスタの第1の端は、前記第9のトランジスタの第2の端に接続され、前記第8のトランジスタの第2の端は、前記第9のトランジスタの第1の端に接続され、前記第9のトランジスタの制御端は、前記動作電圧を受信する、請求項９に記載の出力段回路。
【請求項１３】
前記第1のトランジスタ、前記第2のトランジスタ、前記第7のトランジスタ、及び前記第8のトランジスタは、N型トランジスタであり、前記第1のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタは、P型トランジスタであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記P型トランジスタのゲート、ソース、及びドレインである、請求項１２に記載の出力段回路。
【請求項１４】
超低動作電圧レール・トゥ・レール演算増幅器であって、請求項１乃至７のいずれか１項に記載の前記差動入力増幅段回路及び請求項８乃至１３のいずれか１項に記載の前記出力段回路を含み、前記差動入力増幅段回路は、前記出力段回路に接続される、
超低動作電圧レール・トゥ・レール演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
[関連出願の相互参照]
この出願は、2014年10月30日付けで中国特許庁に出願された"超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路"と題する中国特許出願第201410603919.X号に基づく優先権を主張し、中国特許出願第201410603919.X号の内容のすべては、本願の参照として取り入れられる。
【０００２】
[技術分野]
本発明は、エレクトロニクス技術の分野に関し、特に、超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路に関する。
【背景技術】
【０００３】
今日の半導体技術の急速な発展に伴って、アナログ・デバイスの従来の設計は、より多くの課題に直面している。供給電圧が持続的に減少するにつれて、供給電圧は、より小さいことそしてより高いインテグリティを有することを要求されている。さらに、トランジスタのサイズが変化するにしたがって、相補型金属酸化膜半導体の閾値電圧は、相対的に直線的には変化しない。このようにして、特に、アナログ・デバイスの電源が1ボルトを下回る電力供給の場合に、アナログ・デバイスの従来の設計の際の調整電圧の余地は、より小さくなっている。演算増幅器は、アナログ・デバイスにおいて最も頻繁に使用されるデバイスのうちの1つであり、また、主要なデバイスである。電源が超低電圧を有することに伴い、演算増幅器の解決されるべき差し迫った問題は、広い範囲の動作電圧及び出力電圧の安定性である。
【０００４】
超低電圧バルク駆動演算増幅器について、差動入力段の相互コンダクタンスは、バルク駆動トランジスタの閾値電圧及び等価チャネル長の変化によって異なり、それらの変化は、実際の動作状態における技術上の物理的要因又は雑音要因によって引き起こされる、すなわち、増幅段に入力される電流は、対応する非線形の変化を生成する可能性がある。結果として、その演算増幅器は、不安定となる。さらに、その演算増幅器は、超低電圧状態で動作し、既存のレール・トゥ・レール出力回路は、きわめて複雑であり、コストは、比較的高くなる。
【発明の概要】
【０００５】
本発明の複数の実施形態は、超低動作電圧レール・トゥ・レール演算増幅器及びその演算増幅器の差動入力増幅段回路を提供し、異なる雑音環境下でのその超低動作電圧レール・トゥ・レール演算増幅器の安定性を改善する。
【０００６】
本発明は、さらに、出力段回路を提供し、その超低動作電圧レール・トゥ・レール演算増幅器のコストを低減する。
【０００７】
本発明の第1の態様は、差動入力増幅段回路を提供し、当該差動入力増幅段回路は、出力段回路に接続し、受信した第1の入力電圧及び受信した第2の入力電圧に差動増幅を実行した後に、前記出力段回路に前記増幅された第1の入力電圧及び前記増幅された第2の入力電圧を出力するように構成され、当該差動入力増幅段回路は、電圧ユニット、第1のバルク駆動トランジスタ、第2のバルク駆動トランジスタ、第1のミラー電流源、第2のミラー電流源、及び差動増幅器ユニットを含み、前記電圧ユニットは、第1の電圧出力端、第2の電圧出力端、及び第3の電圧出力端を含み、前記第1の電圧出力端は、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに接続されて、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに制御電圧を出力し、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタは、それぞれ、前記第1の入力電圧及び前記第2の入力電圧を受信し、前記第1の入力電圧及び前記第2の入力電圧を、それぞれ、第1の出力電流及び第2の出力電流に変換し、前記第1のミラー電流源は、前記第1のバルク駆動トランジスタに接続されて、前記第1の出力電流を受信し、前記第2のミラー電流源は、前記第2のバルク駆動トランジスタに接続されて、前記第2の出力電流を受信し、前記差動増幅器ユニットは、前記第1の電圧出力端乃至前記第3の電圧出力端に接続されて、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力された電圧の作用にしたがって、前記第1のミラー電流源に第1の調整電流を出力するとともに前記第2のミラー電流源に第2の調整電流を出力し、前記第1のミラー電流源及び前記第2のミラー電流源は、それぞれ、前記第2の電圧出力端及び前記第3の電圧出力端に接続されて、前記制御電圧を受信し、前記第1のミラー電流源は、前記第1の出力電流及び前記第1の調整電流にしたがって、前記出力段回路に第1のあらかじめ定められた電流を出力し、前記第2のミラー電流源は、前記第2の出力電流及び前記第2の調整電流にしたがって、前記出力段回路に第2のあらかじめ定められた電流を出力し、当該差動入力増幅段回路の相互コンダクタンスの不変性を維持する。
【０００８】
第1の態様の第1の可能な実装方法において、前記第1のバルク駆動トランジスタの制御端は接地され、前記第1のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第1のバルク駆動トランジスタのバルクは、前記第1の入力電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第1のミラー電流源に接続されて、前記第1のミラー・トランジスタに前記第1の出力電流を出力し、前記第2のバルク駆動トランジスタの制御端は接地され、前記第2のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第2のバルク駆動トランジスタのバルクは、前記第2の入力電圧を受信し、前記第2のバルク駆動トランジスタの第2の端は、前記第2のミラー電流源に接続されて、前記第2のミラー・トランジスタに前記第2の出力電流を出力する。
【０００９】
第1の態様の第1の可能な実装方法に関して、第2の可能な実装方法において、前記電圧ユニットは、第3のバルク駆動トランジスタ、第4のバルク駆動トランジスタ、及び第1のトランジスタを含み、前記第3のバルク駆動トランジスタの制御端は、第1のバイアス電圧を受信して、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力される前記電圧を制御し、前記第3のバルク駆動トランジスタの第1の端は、動作電圧を受信し、前記第3のバルク駆動トランジスタの第2の端は、前記第2の電圧出力端として機能し、前記第3のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの制御端に接続され、前記第4のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第4のバルク駆動トランジスタの第2の端は、前記第1の電圧出力端として機能し、前記第4のバルク駆動トランジスタのバルクは、前記第1のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3の電圧出力端として機能する。
【００１０】
第1の態様の第2の可能な実装方法に関して、第3の可能な実装方法において、前記差動増幅器ユニットは、第5のバルク駆動トランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、及び第6のトランジスタを含み、前記第5のバルク駆動トランジスタの制御端は、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第5のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第5のバルク駆動トランジスタの第2の端は、前記第2のトランジスタの第1の端に接続され、前記第5のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第2のトランジスタの制御端は、前記第2のトランジスタの第2の端に接続され、前記第2のトランジスタの前記第1の端は、さらに、前記第3のトランジスタの第1の端に接続され、前記第3のトランジスタの第2の端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第3のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続され、前記第4のトランジスタの制御端は、前記第3の電圧出力端に接続され、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記第1のミラー電流源に接続されて、前記第1のミラー電流源に前記第1の調整電流を出力し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの第2の端は、前記第2のトランジスタの前記第2の端及び前記第2のミラー電流源に接続されて、前記第2のミラー電流源に前記第2の調整電流を出力し、前記第5のバルク駆動トランジスタの前記制御端は、さらに、前記第2の電圧出力端に接続され、前記第6のトランジスタの制御端は、前記バイアス電圧を受信し、前記第6のトランジスタの第1の端は、前記動作電圧を受信し、前記第6のトランジスタの第2の端は、前記第3のトランジスタの前記第1の端に接続される。
【００１１】
第1の態様の第3の可能な実装方法に関して、第4の可能な実装方法において、前記第1のミラー電流源は、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第7のトランジスタの制御端は、前記動作電圧を受信し、前記第7のトランジスタの第1の端は、前記第8のトランジスタの第2の端に接続されて、前記第1の出力電流及び前記第1の調整電流を受信し、前記第7のトランジスタの第2の端は、前記第2の電圧出力端に接続されるとともに前記第8のトランジスタの制御端に接続され、前記第8のトランジスタの前記制御端は、さらに、前記第9のトランジスタの制御端に接続され、前記第8のトランジスタの第1の端は接地され、前記第9のトランジスタの第1の端は接地され、前記第9のトランジスタの第2の端は、前記出力段回路に前記第1のあらかじめ定められた電流を出力するために、前記出力段回路に接続される。
【００１２】
第1の態様の第4の可能な実装方法に関して、第5の可能な実装方法において、前記第2のミラー電流源は、第10のトランジスタ、第11のトランジスタ、及び第12のトランジスタを含み、前記第10のトランジスタの制御端は、前記動作電圧を受信し、前記第10のトランジスタの第1の端は、前記第11のトランジスタの第2の端に接続されて、前記第2の出力電流及び前記第2の調整電流を受信し、前記第10のトランジスタの第2の端は、前記第3の電圧出力端に接続されるとともに前記第11のトランジスタの制御端に接続され、前記第11のトランジスタの前記制御端は、さらに、前記第12のトランジスタの制御端に接続され、前記第11のトランジスタの第1の端は接地され、前記第12のトランジスタの第1の端は接地され、前記第12のトランジスタの第2の端は、前記出力段回路に前記第2のあらかじめ定められた電流を出力するために、前記出力段回路に接続される。
【００１３】
第1の態様の第5の可能な実装方法に関して、第6の可能な実装方法において、前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタは、N型バルク駆動トランジスタであり、前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型バルク駆動トランジスタのゲート、ソース、及びドレインであり、
前記第1のトランジスタ乃至前記第3のトランジスタは、N型トランジスタであり、前記第1のトランジスタ乃至前記第3のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第4のトランジスタ乃至前記第12のトランジスタは、P型トランジスタであり、前記第4のトランジスタ乃至前記第12のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記第4のトランジスタ乃至前記第12のトランジスタのゲート、ソース、及びドレインである。
【００１４】
第2の態様によれば、出力段回路が提供され、当該出力段回路は、差動入力増幅段回路に接続して、第1のあらかじめ定められた電流及び第2のあらかじめ定められた電流を受信するように構成され、当該出力段回路は、増幅器ユニット及び出力ユニットを含み、前記増幅器ユニットは、前記差動入力増幅段回路に接続され、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を受信し、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を増幅し、第1の増幅された電流及び第2の増幅された電流を出力し、前記出力ユニットは、前記増幅器ユニットに接続され、前記第1の増幅された電流及び前記第2の増幅された電流を受信し、前記第1の増幅された電流及び前記第2の増幅された電流に差分処理及び位相反転を実行し、前記第1の増幅された電流及び前記第2の増幅された電流を出力電圧に変換し、それによって、前記出力電圧が、前記動作電圧と0ボルトとの間に位置するようにする。
【００１５】
第2の態様の第1の可能な実装方法において、前記増幅器ユニットは、第1のトランジスタ乃至第4のトランジスタを含み、前記第1のトランジスタの制御端は、前記第2のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3のトランジスタの第2の端に接続され、前記第1のトランジスタの前記第2の端は、さらに、前記出力ユニットに接続されて、第1の増幅された電流を出力し、前記第2のトランジスタの前記制御端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第2のトランジスタの第1の端は、前記動作電圧を受信し、前記第2のトランジスタの前記第2の端は、前記第4のトランジスタの前記第2の端に接続され、前記第3のトランジスタの制御端は、第1のバイアス電圧を受信し、前記第3のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第1のあらかじめ定められた電流を受信し、前記第4のトランジスタの制御端は、前記第1のバイアス電圧を受信し、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第2のあらかじめ定められた電流を受信し、前記第3のダイオードの前記第2の端は、さらに、前記出力ユニットに接続されて、前記第2の増幅された電流を出力し、それによって、前記出力ユニットは、前記第1の増幅された回路及び前記第2の増幅された回路に差分処理及び位相反転を実行し、前記第1の増幅された回路及び前記第2の増幅された回路を前記出力電圧に変換する。
【００１６】
第2の態様の第1の可能な実装方法に関して、第2の可能な実装方法において、前記出力ユニットは、バルク駆動トランジスタ及び第5のトランジスタを含み、前記第1のバルク駆動トランジスタの制御端は、前記第1のトランジスタの前記第2の端に接続されて、前記第1の増幅された電流を受信し、前記第1のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第5のトランジスタの第2の端に接続され、前記バルク駆動トランジスタのバルクは、第2のバイアス電圧を受信し、前記第5のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続されて、前記第2の増幅された電流を受信し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの前記第2の端は、前記出力電圧を出力する。
【００１７】
第2の態様の第2の可能な実装方法に関して、第3の可能な実装方法において、前記出力ユニットは、第1の抵抗器、第2の抵抗器、第1のコンデンサ、及び第2のコンデンサを含み、前記第1の抵抗器及び前記第1のコンデンサは、前記バルク駆動トランジスタの前記制御端と前記バルク駆動トランジスタの前記第2の端との間で直列に接続され、前記第2の抵抗器及び前記第2のコンデンサは、前記第5のトランジスタの前記制御端と前記第5のトランジスタの前記第2の端との間で直列に接続される。
【００１８】
第2の態様の第1の可能な実装方法に関して、第4の可能な実装方法において、前記増幅器ユニットは、第6のトランジスタ、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第1のトランジスタの前記第2の端は、前記第6のトランジスタ及び前記第7のトランジスタを使用することにより、前記第3のトランジスタの前記第2の端に接続され、前記第2のトランジスタの前記第2の端は、前記第7のトランジスタ及び前記第8のトランジスタを使用することにより、前記第4のトランジスタの前記第2の端に接続され、前記第6のトランジスタの制御端は、前記動作電圧を受信し、前記第6のトランジスタの第1の端は、前記第7のトランジスタの第2の端に接続され、前記第6のトランジスタの第2の端は、前記第7のトランジスタの第1の端に接続され、前記第7のトランジスタの制御端は接地され、前記第8のトランジスタの制御端は接地され、前記第8のトランジスタの第1の端は、前記第9のトランジスタの第2の端に接続され、前記第8のトランジスタの第2の端は、前記第9のトランジスタの第1の端に接続され、前記第9のトランジスタの制御端は、前記動作電圧を受信する。
【００１９】
第2の態様の第4の可能な実装方法に関して、第5の可能な実装方法において、前記第1のトランジスタ、前記第2のトランジスタ、前記第7のトランジスタ、及び前記第8のトランジスタは、N型トランジスタであり、前記第1のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタは、P型トランジスタであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記P型トランジスタのゲート、ソース、及びドレインである。
【００２０】
第4の態様によれば、超低動作電圧レール・トゥ・レール演算増幅器が提供され、当該超低動作電圧レール・トゥ・レール演算増幅器は、上記の可能な実装方法のうちのいずれか1つにしたがった差動入力増幅段回路及び上記の可能な実装方法のうちのいずれか1つにしたがった出力段回路を含み、前記差動入力増幅段回路は、前記出力段回路に接続される。
【００２１】
本発明の複数の実施形態にしたがって提供される差動入力増幅段回路が差動増幅器ユニットを含むということを、上記の複数の技術的解決方法から理解することができる。その差動増幅器ユニットは、第1乃至第3の電圧出力端によって出力された制御電圧の作用にしたがって、それぞれ、第1のミラー電流源及び第2のミラー電流源に第1の調整電流及び第2の調整電流を出力し、それによって、第1のミラー電流源が、第1の出力電流及び第1の調整電流に従って第1のあらかじめ定められた電流を出力し、第2のミラー電流源が、第2の出力電流及び第2の調整電流に従って第2のあらかじめ定められた電流を出力し、その結果、差動入力増幅段回路の相互コンダクタンスの不変性を維持する。したがって、差動入力増幅段回路は、正確で安定した電流値を出力して、差動入力増幅段回路の出力の安定性を改善することが可能であり、それによって、上記の差動入力増幅段回路を有する超低動作電圧レール・トゥ・レール演算増幅器は、良好な安定性を有する。
【図面の簡単な説明】
【００２２】
本発明の複数の実施形態にしたがった複数の技術的解決方法をより明確に説明するために、以下の記載では、それらの複数の実施形態を説明するのに必要となる複数の添付の図面を簡潔に説明する。明らかなことではあるが、以下の説明中の添付の図面は、本発明の実施形態のうちのいくつかを示しているにすぎず、当業者は、創造的な努力なくして、これらの添付の図面とは異なる図面をさらに導き出すこともできる。
【００２３】
【図１】本発明の第1の解決方法の1つの実施形態にしたがった差動入力増幅段回路のブロック図である。
【図２】図1の回路図である。
【図３】本発明の第2の解決方法の1つの実施形態にしたがった出力段回路のブロック図である。
【図４】図3の回路図である。
【図５】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器のブロック図である。
【図６】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器の第1のシミュレーションの図表である。
【図７】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器の第2のシミュレーションの図表である。
【図８】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器の第3のシミュレーションの図表である。
【発明を実施するための形態】
【００２４】
本発明の複数の実施形態は、超低動作電圧レール・トゥ・レール演算増幅器並びにその演算増幅器の差動入力増幅段回路及び出力段回路を提供し、超低動作電圧レール・トゥ・レール演算増幅器の安定性を改善するとともに超低動作電圧レール・トゥ・レール演算増幅器のコストを低減する。
【００２５】
本発明の発明目的、特徴、及び利点をより明確かつ分かりやすくするために、以下の記載は、本発明の複数の実施形態の中で複数の添付の図面を参照して本発明の複数の実施形態における複数の技術的解決方法をより明確かつ完全に説明する。明らかなことではあるが、以下の記載の中で説明される実施形態は、本発明の複数の実施形態のうちのすべてではなく一部にすぎない。当業者が創造的な努力なくして本発明の複数の実施形態から得ることができる他のすべての実施形態は、本発明の保護の範囲に属するものとする。
【００２６】
本発明の明細書、特許請求の範囲、及び図面において、"第1の"、"第2の"、"第3の"、及び"第4の"等の語は、(存在する場合には)複数の同様の対象の間での判別を行うことを意図しており、必ずしもある特定の順序又はシーケンスを示すものではない。そのような方法で示されるデータは、適切な状況下では相互に交換可能であり、その結果、本明細書で図示され説明される順序以外の順序で、本明細書で説明される本発明の複数の実施形態を実装してもよいということを理解すべきである。さらに、"含む"、"包含する"、及びそれらの派生語は、非除外的な包含を意味する。例えば、列記されたステップ又はユニットを含むプロセス、方法、システム、製品、又はデバイスは、必ずしも、それらのステップ又はユニットに限定されず、むしろ、明示的には列挙されていない或いはそのようなプロセス、方法、システム、製品、又はデバイスには固有のものではない他のステップ又はユニットを含んでもよい。
【００２７】
以下の記載は、複数の特定の実施形態により詳細な説明を個別に提供する。
【００２８】
図1及び図2を参照すると、本発明の第1の実施形態は、差動入力増幅段回路100を提供する。差動入力増幅段回路100は、出力段回路200に接続し、受信した第1の入力電圧Vin-及び受信した第2の入力電圧Vin+に差動増幅を実行した後に、出力段回路200に増幅された第1の入力電圧Vin-及び増幅された第2の入力電圧Vin+を出力するように構成される。差動入力増幅段回路100は、電圧ユニット10、第1のバルク駆動トランジスタ20、第2のバルク駆動トランジスタ30、第1のミラー電流源40、第2のミラー電流源50、及び差動増幅器ユニット60を含む。電圧ユニット10は、第1の電圧出力端11、第2の電圧出力端12、及び第3の電圧出力端13を含む。第1の電圧出力端11は、第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30に接続されて、第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30に制御電圧Vsを出力する。第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30は、それぞれ、第1の入力電圧Vin-及び第2の入力電圧Vin+を受信し、第1の入力電圧Vin-及び第2の入力電圧Vin+を、それぞれ、第1の出力電流及び第2の出力電流に変換する。第1のミラー電流源40は、第1のバルク駆動トランジスタ20に接続されて、第1の出力電流を受信する。第2のミラー電流源50は、第2のバルク駆動トランジスタ30に接続されて、第2の出力電流を受信する。差動増幅器ユニット60は、第1の電圧出力端11乃至第3の電圧出力端13に接続されて、第1の電圧出力端11乃至第3の電圧出力端13によって出力された電圧の作用にしたがって、第1のミラー電流源40に第1の調整電流を出力するとともに第2のミラー電流源50に第2の調整電流を出力する。第1のミラー電流源40及び第2のミラー電流源50は、それぞれ、第2の電圧出力端12及び第3の電圧出力端13に接続されて、制御電圧を受信する。第1のミラー電流源40は、第1の出力電流及び第1の調整電流にしたがって、出力段回路200に第1のあらかじめ定められた電流Iout+を出力し、第2のミラー電流源50は、第2の出力電流及び第2の調整電流にしたがって、出力段回路200に第2のあらかじめ定められた電流Iout-を出力し、差動入力増幅段回路100の相互コンダクタンスを一定にする。
【００２９】
具体的には、第1のバルク駆動トランジスタ20の制御端は接地される。第1のバルク駆動トランジスタ20の第1の端は、第1の電圧出力端11に接続されて、制御電圧Vsを受信する。第1のバルク駆動トランジスタ20のバルクは、第1の入力電圧Vin-を受信する。第1のバルク駆動トランジスタ30の第2の端は、第1のミラー電流源40に接続され、第1のミラー・トランジスタ40に第1の出力電流を出力する。第2のバルク駆動トランジスタの制御端は接地され、第2のバルク駆動トランジスタ30の第1の端は、第1の電圧出力端11に接続されて、制御電圧Vsを受信し、第2のバルク駆動トランジスタ30のバルクは、第2の入力電圧Vin+を受信し、第2のバルク駆動トランジスタ30の第2の端は、第2のミラー電流源50に接続されて、第2のミラー・トランジスタ50に第2の出力電流を出力する。
【００３０】
既存の差動入力増幅段回路においては、実際の動作状態における技術上の物理的要因又は(温度変化、動作電圧の変動、及びデバイスの寄生抵抗/寄生容量を含む)雑音要因等の不安定要因が存在するため、差動入力増幅段回路は、正確な電流を出力することができないということに留意すべきである。本発明の解決方法では、差動入力増幅段回路100は、差動増幅器ユニット60を含む。差動増幅器ユニット50は、第1の電圧出力端11乃至第3の電圧出力端13によって出力された制御電圧の作用にしたがって、第1のミラー電流源40及び第2のミラー電流源50に、それぞれ、第1の調整電流及び第2の調整電流を出力し、それによって、第1のミラー電流源40は、第1の出力電流及び第1の調整電流にしたがって、第1のあらかじめ定められた電流Iout+を出力し、第2のミラー電流源50は、第2の出力電流及び第2の調整電流にしたがって、第2のあらかじめ定められた電流Iout-を出力し、差動入力増幅段回路100の相互コンダクタンスの不変性を維持する。したがって、差動入力増幅段回路100は、正確で安定した電流値を出力して、差動入力増幅段回路100の出力の安定性を改善することが可能であり、それによって、上記の差動入力増幅段回路100を有する超低動作電圧レール・トゥ・レール演算増幅器は、良好な安定性を有する。
【００３１】
したがって、超低動作電圧レール・トゥ・レール演算増幅器が、技術上の要因、閾値電圧、又は等価通信等の不確定要因の影響を受ける場合であっても、このような状況での上記の差動入力増幅段回路100の出力電流は、正確かつ一定のレベルに常に維持され、それによって、上記の差動入力増幅段回路100を有する超低動作電圧レール・トゥ・レール演算増幅器は、異なる雑音環境下で良好な安定性を有する。
【００３２】
再び図2を参照すると、特に、電圧ユニット10は、第3のバルク駆動トランジスタMB1、第4のバルク駆動トランジスタMB、及び第1のトランジスタMB11を含む。第3のバルク駆動トランジスタMB1の制御端は、第1のバイアス電圧Vbを受信して、第1の電圧出力端11乃至第3の電圧出力端13によって出力される電圧を制御する。第3のバルク駆動トランジスタMB1の第1の端は、動作電圧を受信し、第3のバルク駆動トランジスタMB1の第2の端は、第2の電圧出力端12として機能する。第3のバルク駆動トランジスタMB1のバルクは、第4のバルク駆動トランジスタMBの制御端に接続される。第4のバルク駆動トランジスタMBの第1の端は、動作電圧を受信し、第4のバルク駆動トランジスタMBの第2の端は、第1の電圧出力端11として機能する。第4のバルク駆動トランジスタMBのバルクは、第1のトランジスタMB11の制御端に接続される。第1のトランジスタMB11の第1の端は、動作電圧を受信し、第1のトランジスタMB11の第2の端は、第3の電圧出力端13として機能する。
【００３３】
差動増幅器ユニット60は、第5のバルク駆動トランジスタMP4、第2のトランジスタMP2、第3のトランジスタMP21、第4のトランジスタMN2、第5のトランジスタMN21、及び第6のトランジスタMP3を含む。第5のバルク駆動トランジスタMP4の制御端は、第4のバルク駆動トランジスタMBの第2の端に接続される。第5のバルク駆動トランジスタMP4の第1の端は、動作電圧を受信する。第5のバルク駆動トランジスタMP4の第2の端は、第2のトランジスタMP2の第1の端に接続される。第5のバルク駆動トランジスタMP4のバルクは、第4のバルク駆動トランジスタMBの第2の端に接続される。第2のトランジスタMP2の制御端は、第2のトランジスタMP2の第2の端に接続され、第2のトランジスタMP2の第1の端は、さらに、第3のトランジスタMP21の第1の端に接続される。第3のトランジスタMP21の第2の端は、さらに、第4のトランジスタMN2の第2の端に接続され、第3のトランジスタMP21の制御端は、第3のトランジスタMP21の第2の端に接続される。第4のトランジスタMN2の制御端は、第3の電圧出力端13に接続される。第4のトランジスタMN2の第1の端は接地され、第4のトランジスタMN2の第2の端は、第1のミラー電流源40に接続されて、第1のミラー電流源40に第1の調整電流を出力する。第5のトランジスタMN21の第1の端は接地され、第5のトランジスタMN21の第2の端は、第2のトランジスタMP2の第2の端及び第2のミラー電流源50に接続されて、第2のミラー電流源50に第2の調整電流を出力する。第5のバルク駆動トランジスタMP4の制御端は、さらに、第2の電圧出力端12に接続される。第6のトランジスタMP3の制御端は、バイアス電圧Vbを受信する。第6のトランジスタMP3の第1の端は、動作電圧を受信する。第6のトランジスタMP3の第2の端は、第3のトランジスタMP21の第1の端に接続される。
【００３４】
第1の電圧出力端11は、第5のバルク駆動トランジスタMP4の制御端及びバルクに接続されており、第5のバルク駆動トランジスタMP4の制御端及びバルクの電圧(すなわち、バックバイアス電圧)を制御するということに留意すべきである。この場合には、第5のバルク駆動トランジスタMP4の第1の端の電圧は、動作電圧である。したがって、第1の電圧出力端11を使用して、第5のバルク駆動トランジスタMP4のバルクの電圧を制御することにより、第5のバルク駆動トランジスタMP4は、第5のバルク駆動トランジスタMP4のコンダクタンス及び第5のバルク駆動トランジスタMP4の第2の端の出力電流を変化させる。さらに、第1の電圧出力端11によって出力される電圧Vsは、適応的である、すなわち、第1の電圧出力端11によって出力される電圧Vsは、バイアス電圧Vbの変化に自身を適用させる。同様に、第2の電圧出力端12及び第3の電圧出力端13によって出力される電圧も、また、適応的である、すなわち、第2の電圧出力端及び第3の電圧出力端によって出力される電圧は、バイアス電圧の変化にそれら自身を適応させる。したがって、差動入力増幅段回路100は、適応的メカニズムを使用する。
【００３５】
第1のミラー電流源40は、第7のトランジスタMN4、第8のトランジスタMN1、及び第9のトランジスタMN3を含む。第7のトランジスタMN4の制御端は、動作電圧を受信する。第7のトランジスタMN4の第1の端は、第8のトランジスタMN1の第2の端に接続されて、第1の出力電流及び第1の調整電流を受信する。第7のトランジスタMN4の第2の端は、第2の電圧出力端12に接続されるとともに第8のトランジスタMN1の制御端に接続される。第8のトランジスタMN1の制御端は、さらに、第9のトランジスタMN3の制御端に接続される。第8のトランジスタMN1の第1の端は接地される。第9のトランジスタMN3の第1の端は接地され、第9のトランジスタMN3の第2の端は、出力段回路200に第1のあらかじめ定められた電流Iout+を出力するために、出力段回路200に接続される。
【００３６】
第2のミラー電流源50は、第10のトランジスタMN41、第11のトランジスタMN11、及び第12のトランジスタMN31を含む。第10のトランジスタMN41の制御端は、動作電圧を受信する。第10のトランジスタMN41の第1の端は、第11のトランジスタMN11の第2の端に接続されて、第2の出力電流及び第2の調整電流を受信する。第10のトランジスタMN41の第2の端は、第3の電圧出力端13に接続されるとともに第11のトランジスタMN11の制御端に接続される。第11のトランジスタMN11の制御端は、さらに、第12のトランジスタMN31の制御端に接続される。第11のトランジスタMN11の第1の端は接地される。第12のトランジスタMN31の第1の端は接地され、第12のトランジスタMN31の第2の端は、出力段回路200に第2のあらかじめ定められた電流Iout-を出力するために、出力段回路200に接続される。
【００３７】
上記の実装方法においては、差動入力増幅段回路100は、超低動作電圧レール・トゥ・レール演算増幅器に使用される。第1のバルク駆動トランジスタ20、第2のバルク駆動トランジスタ30、第3のバルク駆動トランジスタMB1、第4のバルク駆動トランジスタMB、及び第5のバルク駆動トランジスタMP4は、N型バルク駆動トランジスタである。第1のバルク駆動トランジスタ20、第2のバルク駆動トランジスタ30、第3のバルク駆動トランジスタMB1、第4のバルク駆動トランジスタMB、及び第5のバルク駆動トランジスタMP4の制御端、第1の端、及び第2の端は、それぞれ、N型バルク駆動トランジスタのゲート、ソース、及びドレインである。第1のトランジスタMB11、第2のトランジスタMP2、及び第3のトランジスタMP21は、N型トランジスタである。第1のトランジスタMB11、第2のトランジスタMP2、及び第3のトランジスタMP21の制御端、第1の端、及び第2の端は、それぞれ、N型トランジスタのゲート、ソース、及びドレインである。第4のトランジスタMN2、第5のトランジスタMN21、第6のトランジスタMP3、第7のトランジスタMN4、第8のトランジスタMN1、第9のトランジスタMN3、第10のトランジスタMN41、第11のトランジスタMN11、及び第12のトランジスタMN31は、P型トランジスタであり、第4のトランジスタMN2、第5のトランジスタMN21、第6のトランジスタMP3、第7のトランジスタMN4、第8のトランジスタMN1、第9のトランジスタMN3、第10のトランジスタMN41、第11のトランジスタMN11、及び第12のトランジスタMN31の制御端、第1の端、及び第2の端は、それぞれ、P型トランジスタのゲート、ソース、及びドレインである。
【００３８】
第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30は、同一のバルク駆動トランジスタである等いうことに留意すべきである。第2のトランジスタMP2及び第3のトランジスタMP21は、同一のトランジスタである。第4のトランジスタMN2及び第3のトランジスタMP21は、同一のトランジスタである。第7のトランジスタMN4及び第10のトランジスタMN41は、同一のトランジスタである。第8のトランジスタMN1及び第11のトランジスタMN11は、同一のトランジスタである。第9のトランジスタMN3及び第12のトランジスタMN31は、同一のトランジスタである。
【００３９】
図2及び差動入力増幅段回路100の上記の回路構造によれば、差動入力増幅段回路100の相互コンダクタンスは、
（外１）
2017533666.tif 000003
となり、上記の式で、gmn1は、第8のトランジスタMN1及び第11のトランジスタMN11の相互コンダクタンスであり、gmn2は、第4のトランジスタMN2及び第3のトランジスタMN21の相互コンダクタンスであり、gmp2は、第2のトランジスタMP2及び第3のトランジスタMP21の相互コンダクタンスであり、gmp2は、第4のバルク駆動トランジスタMBの相互コンダクタンスであるということを決定することができる。
【００４０】
差動入力増幅段回路の中の各々の対応するトランジスタの相互コンダクタンスを上記の式に代入することにより、以下の式、
（外２）
2017533666.tif 000004
を得ることができ、得られた式で、VDDは、動作電圧であり、Vsは、第1の電圧出力端11によって出力される電圧であり、βは、MN3のMN1に対するスケーリングの比率及びMN31のMN11に対するスケーリングの比率であり、Vb及びVsは、適応的なバイアス電圧であり、γはバルク効果の効率であり、Kmp2＝μpCox(W/L)mp2及びKmp4＝μpCox(W/L)mp4であり、μpは、キャリアの実効的な電子移動度であり、Coxは、ゲート酸化物の単位当たりの静電容量であり、Wは、トランジスタのチャネルの幅であり、Lは、トランジスタのチャネルの長さであり、Φは、バルクのフェルミ・レベル係数であり、Vcmは、入力電圧の値であり、Imp3は、トランジスタMP3のドレイン電流である。
【００４１】
いくつかの実験は、第6のトランジスタMP3の第5のバルク駆動トランジスタMP4に対するスケーリングの比率があらかじめ設定された比率である場合には、差動入力増幅段回路100の相互コンダクタンスGmが、全動作電圧範囲の中で一定値に維持されるということを証明している。すなわち、技術上の不確定要素、閾値電圧、又は等価通信等の不確定要因により、差動入力増幅段回路100を流れる出力電圧は、常に一定のレベルに維持され、それによって、異なる雑音環境下で、差動入力増幅段回路100を有する超低動作電圧レール・トゥ・レール演算増幅器の安定性を改善する。
【００４２】
図3及び図4を参照すると、本発明の第2の解決方法の1つの実施形態は、出力段回路200を提供し、出力段回路200は、差動入力増幅段回路100に接続して、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-を受信するように構成される。出力段回路200は、増幅器ユニット210及び出力ユニット220を含む。増幅器ユニット210は、差動入力増幅段回路100に接続されて、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-を受信し、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-を増幅し、第1の増幅された電流及び第2の増幅された電流を出力する。出力ユニット220は、増幅器ユニット210に接続されて、第1の増幅された電流及び第2の増幅された電流を受信し、第1の増幅された電流及び第2の増幅された電流に差分処理及び位相反転を実行し、第1の増幅された電流及び第2の増幅された電流を出力電圧Voutに変換し、それによって、出力電圧Voutが、動作電圧と0ボルトとの間に位置するようにする。
【００４３】
具体的には、増幅器ユニット210は、第1のトランジスタMP5、第2のトランジスタMP51、第3のトランジスタMP7、及び第4のトランジスタMP71を含む。第1のトランジスタMP5の制御端は、第2のトランジスタMP51の制御端に接続され、第1のトランジスタMP5の第1の端は、動作電圧を受信する。第1のトランジスタMP5の第2の端は、第3のトランジスタMP7の第2の端に接続される。第1のトランジスタMP5の第2の端は、出力ユニット220に接続されて、第1の増幅された電流を出力する。第2のトランジスタMP51の制御端は、さらに、第4のトランジスタMP71の第2の端に接続される。第2のトランジスタMP51の第1の端は、動作電圧を受信する。第2のトランジスタMP51の第2の端は、第4のトランジスタMP71の第2の端に接続される。第3のトランジスタMP7の制御端は、第1のバイアス電圧Vbnを受信する。第3のトランジスタMP7の第2の端は、差動入力増幅段回路に接続されて、第1のあらかじめ定められた電流Iout+を受信する。第4のトランジスタMP71の制御端は、第1のバイアス電圧Vbnを受信する。第4のトランジスタMP71の第1の端は接地され、第4のトランジスタMP71の第2の端は、差動入力増幅段回路100に接続されて、第2のあらかじめ定められた電流Iout-を受信する。第3のダイオードMP7の第2の端は、さらに、出力ユニット220に接続されて、第2の増幅された電流を出力し、それによって、出力ユニット220は、第1の増幅された回路及び第2の増幅された回路に差分処理及び位相反転を実行し、第1の増幅された回路及び第2の増幅された回路を出力電圧Voutに変換する。
【００４４】
第3のトランジスタMN71及び第4のトランジスタMN71は、一方のミラー電流源を形成し、それによって、そのミラー電流源は、第1のバイアス電圧Vbnの調整により、第1のトランジスタMP51及び第2のトランジスタMP5によって形成される他方のミラー電流源にバイアスをかける役割を担い、その結果、安定化の役割を担うということに留意すべきである。すなわち、第1のトランジスタMP51及び第2のトランジスタMP5によって形成されるミラー電流源は、動作電圧によって制御されて、電流源の役割を担う。第1のトランジスタMP51と第2のトランジスタMP5とによって形成されるミラー電流源及び第3のトランジスタMN71と第4のトランジスタMN7とによって形成されるミラー電流源は、極めて小さな電流(すなわち、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-)が入力された場合であっても、出力段回路が通常の電流増幅機能を依然として保証することが可能であるということを約束し、そして、さらに、出力の安定性を保証する。
【００４５】
出力ユニット220は、バルク駆動トランジスタMPO及び第5のトランジスタMNOを含む。第1のバルク駆動トランジスタMPOの制御端は、第1のトランジスタMP5の第2の端に接続されて、第1の増幅された電流を受信する。第1のバルク駆動トランジスタMPOの第1の端は、動作電圧を受信する。第1のバルク駆動トランジスタMPOの第2の端は、第5のトランジスタMNOの第2の端に接続される。バルク駆動トランジスタMPOのバルクは、第2のバイアス電圧Vbpを受信する。第5のトランジスタMNOの制御端は、第3のトランジスタMP7の第2の端に接続されて、第2の増幅された電流を受信し、第5のトランジスタMNOの第1の端は接地される。第5のトランジスタMNOの第2の端は、出力電圧Voutを出力する。
【００４６】
さらに、出力ユニット220は、第1の抵抗器R1、第2の抵抗器R2、第1のコンデンサC1、及び第2のコンデンサC2を含む。第1の抵抗器R1及び第1のコンデンサC1は、バルク駆動トランジスタMPOの制御端とバルク駆動トランジスタMPOの第2の端との間で直列に接続され、第2の抵抗器R2及び第2のコンデンサC2は、第5のトランジスタMNOの制御端と第5のトランジスタMNOの第2の端との間で直列に接続される。
【００４７】
第1の抵抗器R1及び第1のコンデンサC1は、第1のフィルタ回路を形成して、増幅器ユニット210によって出力される第1の増幅された電流をフィルタリングし、それによって、出力段回路200の安定性を提供するということに留意すべきである。同様に、第2の抵抗器R1及び第2のコンデンサC1は、第1のフィルタ回路を形成して、増幅器ユニット210によって出力される第2の増幅された電流をフィルタリングし、それによって、出力段回路200の安定性を提供する。
【００４８】
さらに、増幅器ユニット210は、第6のトランジスタMN4、第7のトランジスタMP6、第8のトランジスタMP61、及び第9のトランジスタMN41を含む。第1のトランジスタMP5の第2の端は、第6のトランジスタMN4及び第7のトランジスタMP6を使用することにより、第3のトランジスタMN7の第2の端に接続される。第2のトランジスタMP51の第2の端は、第7のトランジスタMP61及び第8のトランジスタMN41を使用することにより、第4のトランジスタMN71の第2の端に接続される。第6のトランジスタMN4の制御端は、動作電圧を受信する。第6のトランジスタMN4の第1の端は、第7のトランジスタMP6の第2の端に接続される。第6のトランジスタMN4の第2の端は、第7のトランジスタMP6の第1の端に接続される。第7のトランジスタMP6の制御端は接地される。第8のトランジスタMP61の制御端は接地される。第8のトランジスタMP61の第1の端は、第9のトランジスタMN41の第2の端に接続される。第8のトランジスタMP61の第2の端は、第9のトランジスタMN41の第1の端に接続される。第9のトランジスタMN41の制御端は、動作電圧を受信する。
【００４９】
第7のトランジスタMP6及び第8のトランジスタMP61の制御端は接地され、第6のトランジスタMN4及び第9のトランジスタMN4の制御端は動作電圧を受信し、通常開放状態を維持するということに留意すべきである。したがって、第7のトランジスタMP6、第8のトランジスタMP61、第6のトランジスタMN4、第9のトランジスタMN4は、第7のトランジスタMP6、第8のトランジスタMP61、第6のトランジスタMN4、及び第9のトランジスタMN4を通って流れる電流を増幅する役割を担う。
【００５０】
本実施形態においては、第1のトランジスタMP5、第2のトランジスタMP51、第7のトランジスタMP6、及び第8のトランジスタMP61は、N型トランジスタである。第1のトランジスタMP5の制御端、第1の端、及び第2の端は、それぞれ、N型トランジスタのゲート、ソース、及びドレインである。第3のトランジスタMP7、第4のトランジスタMP71、第5のトランジスタMNO、第6のトランジスタMN4、及び第9のトランジスタMN41は、P型トランジスタである。第3のトランジスタMP7、第4のトランジスタMP71、第5のトランジスタMNO、第6のトランジスタMN4、及び第9のトランジスタMN41の制御端、第1の端、及び第2の端は、それぞれ、P型トランジスタのゲート、ソース、及びドレインである。
【００５１】
本実施形態においては、出力段回路200は、10個のトランジスタのみを使用することにより、超低動作電圧レール・トゥ・レール演算増幅器のレール・トゥ・レール出力段の機能を実装する。既存の複雑なレール・トゥ・レール出力段回路と比較して、レール・トゥ・レール出力段を簡素化するという目的を達成することができ、それによって、超低動作電圧レール・トゥ・レール演算増幅器のコストを低減する。
【００５２】
図5を参照すると、本発明の第3の解決方法の1つの実施形態は、超低動作電圧レール・トゥ・レール演算増幅器300を提供する。超低動作電圧レール・トゥ・レール演算増幅器300は、第1の解決方法の実施形態にしたがって提供される差動入力増幅段回路100及び第2の解決方法の実施形態にしたがって提供される出力段回路200を含む。差動入力増幅段回路は、出力段回路に接続される。差動入力増幅段回路100及び出力段回路200は、すでに、第1の解決方法の実施形態及び第2の解決方法の実施形態において詳細に説明されており、したがって、それらの細部は、本明細書では再び説明されない。
【００５３】
本発明の解決方法では、超低動作電圧レール・トゥ・レール演算増幅器300は、差動入力増幅段回路100を含む。差動入力増幅段回路100は、差動増幅器ユニット60を含む。差動増幅器ユニット50は、第1の電圧出力端乃至第3の電圧出力端によって出力された制御電圧の作用にしたがって、第1のミラー電流源40及び第2のミラー電流源50に、それぞれ、第1の調整電流及び第2の調整電流を出力し、それによって、第1のミラー電流源40は、第1の出力電流及び第1の調整電流にしたがって、第1のあらかじめ定められた電流Iout+を出力し、第2のミラー電流源50は、第2の出力電流及び第2の調整電流にしたがって、第2のあらかじめ定められた電流Iout-を出力し、差動入力増幅段回路100の相互コンダクタンスの不変性を維持する。したがって、超低動作電圧レール・トゥ・レール演算増幅器は、異なる雑音環境下で良好な安定性を有する。さらに、超低動作電圧レール・トゥ・レール演算増幅器300は、出力段回路200を含む。出力段回路200は、10個のトランジスタのみを使用することにより、超低動作電圧レール・トゥ・レール演算増幅器300のレール・トゥ・レール出力段の機能を実装する。既存の複雑なレール・トゥ・レール出力段回路と比較して、レール・トゥ・レール出力段を簡素化するという目的を達成することができ、それによって、超低動作電圧レール・トゥ・レール演算増幅器300のコストを低減する。
【００５４】
図6を参照すると、図6は、超低動作電圧レール・トゥ・レール演算増幅器300についてのシミュレーションを実行するシミュレーション図表である。図6は、超低動作電圧レール・トゥ・レール演算増幅器300の入力電圧が変化する際の、超低動作電圧レール・トゥ・レール演算増幅器300の出力電圧Voutの状態及びバイアス電圧の値を示している。負荷は、それぞれ、17[pF]及び50[pF]であり、Voutは、出力電圧であり、Vinは、入力電圧であり、そして、オフセットは、バイアス電圧である。図6からは、出力電圧Voutは、概ね、直線的な形態となり、出力電圧Voutが、レール・トゥ・レール出力電圧に達することができるということを知ることができる。レール・トゥ・レール出力電圧は、0[V]から900[mV]までの範囲に位置しており、その範囲は、動作電圧の範囲である。Vin=200[mV]からVin=800[mV]までの範囲においては、バイアス電圧は、変化のない状態に維持される。したがって、動作電圧の主要な範囲においては、バイアス電圧は、変化のない状態に維持される。したがって、超低動作電圧レール・トゥ・レール演算増幅器300の出力は安定しているということがわかる。
【００５５】
図7を参照すると、図7は、超低動作電圧レール・トゥ・レール演算増幅器300についてのシミュレーションを実行するシミュレーション図表である。図7は、超低動作電圧レール・トゥ・レール演算増幅器300が適応的メカニズムを使用する場合と使用しない場合とについて、超低動作電圧レール・トゥ・レール演算増幅器の差動入力増幅段の相互コンダクタンスの変化を示している。図7からは、超低動作電圧レール・トゥ・レール演算増幅器300が適応的メカニズムを使用するときは、差動入力電圧が異なる値をとる場合であっても、差動入力増幅段回路の相互コンダクタンスは、概ね、変化のない状態に維持されるということを知ることができる。本発明の解決方法では、超低動作電圧レール・トゥ・レール演算演算増幅器300は適応的メカニズムを使用するので、本発明の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器300の差動入力増幅段回路100の相互コンダクタンスは、概ね、変化のない状態に維持される、すなわち、概ね、出力電流の不変性を保ち、それによって、超低動作電圧レール・トゥ・レール演算増幅器300の動作状態についての(温度変化、又は寄生抵抗の影響等の)他の不確定要因の影響に対する耐性を有する。
【００５６】
図8を参照すると、図8は、超低動作電圧レール・トゥ・レール演算増幅器300についてのシミュレーションを実行するシミュレーション図表である。図8は、入力電圧が動作電圧の範囲内で変化する際の複数の異なる場合の全高調波ひずみ(THD)を示している。上記の場合では、周波数は、10[kHZ]及び100[kHZ]であり、出力負荷は、それぞれ、17[pF]及び50[pF]である。出力の全高調波ひずみは、超低動作電圧レール・トゥ・レール演算増幅器の雑音の大きさを測るのに使用される指標である。図8からは、超低動作電圧レール・トゥ・レール演算増幅器300のひずみが、概ね、−50[db]に維持されるということを知ることができる。したがって、超低動作電圧レール・トゥ・レール演算増幅器300の出力雑音を大きく低減することができる。
【００５７】
説明上の都合及び説明の簡潔さの目的のために、上記のシステム、装置、及びユニットに関する詳細な動作プロセスについては、上記の方法の実施形態の中の対応するプロセスを参照してもよいということを当業者は明確に理解することができ、それらの詳細は、本明細書においては再び説明されない。
【００５８】
上記の説明は、本発明にしたがって提供される記憶ユニット、メモリ、記憶ユニットを制御する方法を詳細に説明している。当業者であれば、本発明の複数の実施形態の着想にしたがって、特定の実施形態及び適用の範囲を変化させることが可能である。結論として、本明細書の記載内容は、本発明に対する限定として解釈されるべきではない。
【図１】
2017533666.tif 000005
【図２】
2017533666.tif 000006
【図３】
2017533666.tif 000007
【図４】
2017533666.tif 000008
【図５】
2017533666.tif 000009
【図６】
2017533666.tif 000010
【図７】
2017533666.tif 000011
【図８】
2017533666.tif 000012
【手続補正書】
【提出日】平成29年6月21日(2017.6.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
[関連出願の相互参照]
この出願は、2014年10月30日付けで中国特許庁に出願された"超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路"と題する中国特許出願第201410603919.X号に基づく優先権を主張し、中国特許出願第201410603919.X号の内容のすべては、本願の参照として取り入れられる。
【０００２】
[技術分野]
本発明は、エレクトロニクス技術の分野に関し、特に、超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路に関する。
【背景技術】
【０００３】
今日の半導体技術の急速な発展に伴って、アナログ・デバイスの従来の設計は、より多くの課題に直面している。供給電圧が持続的に減少するにつれて、供給電圧は、より小さいことそしてより高いインテグリティを有することを要求されている。さらに、トランジスタのサイズが変化するにしたがって、相補型金属酸化膜半導体の閾値電圧は、相対的に直線的には変化しない。このようにして、特に、アナログ・デバイスの供給電圧が1ボルトを下回る電力供給の場合に、アナログ・デバイスの従来の設計の際の調整電圧の余地は、より小さくなっている。演算増幅器は、アナログ・デバイスにおいて最も頻繁に使用されるデバイスのうちの1つであり、また、主要なデバイスである。電源が超低電圧を有することに伴い、演算増幅器の解決されるべき差し迫った問題は、広い範囲の動作電圧及び出力電圧の安定性である。
【０００４】
超低電圧バルク駆動演算増幅器について、差動入力段の相互コンダクタンスは、バルク駆動トランジスタの閾値電圧及び等価チャネル長の変化によって異なり、それらの変化は、実際の動作状態における技術上の物理的要因又は雑音要因によって引き起こされる、すなわち、増幅段に入力される電流は、対応する非線形の変化を生成する可能性がある。結果として、その演算増幅器は、不安定となる。さらに、その演算増幅器は、超低電圧状態で動作し、既存のレール・トゥ・レール出力回路は、きわめて複雑であり、コストは、比較的高くなる。
【発明の概要】
【０００５】
本発明の複数の実施形態は、超低動作電圧レール・トゥ・レール演算増幅器及びその演算増幅器の差動入力増幅段回路を提供し、異なる雑音環境下でのその超低動作電圧レール・トゥ・レール演算増幅器の安定性を改善する。
【０００６】
本発明は、さらに、出力段回路を提供し、その超低動作電圧レール・トゥ・レール演算増幅器のコストを低減する。
【０００７】
本発明の第1の態様は、差動入力増幅段回路が提供され、当該差動入力増幅段回路は、出力段回路に接続し、受信した第1の入力電圧及び受信した第2の入力電圧に差動増幅を実行した後に、前記出力段回路に増幅された第1の入力電圧及び増幅された第2の入力電圧を出力するように構成され、当該差動入力増幅段回路は、電圧ユニット、第1のバルク駆動トランジスタ、第2のバルク駆動トランジスタ、第1のミラー電流源、第2のミラー電流源、及び差動増幅器ユニットを含み、前記電圧ユニットは、第1の電圧出力端、第2の電圧出力端、及び第3の電圧出力端を含み、前記第1の電圧出力端は、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに接続されて、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに制御電圧を出力し、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタは、それぞれ、前記第1の入力電圧及び前記第2の入力電圧を受信し、前記第1の入力電圧及び前記第2の入力電圧を、それぞれ、第1の出力電流及び第2の出力電流に変換し、前記第1のミラー電流源は、前記第1のバルク駆動トランジスタに接続されて、前記第1の出力電流を受信し、前記第2のミラー電流源は、前記第2のバルク駆動トランジスタに接続されて、前記第2の出力電流を受信し、前記差動増幅器ユニットは、前記第1の電圧出力端乃至前記第3の電圧出力端に接続されて、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力された電圧の作用にしたがって、前記第1のミラー電流源に第1の調整電流を出力するとともに前記第2のミラー電流源に第2の調整電流を出力し、前記第1のミラー電流源及び前記第2のミラー電流源は、それぞれ、前記第2の電圧出力端及び前記第3の電圧出力端に接続されて、前記制御電圧を受信し、前記第1のミラー電流源は、前記第1の出力電流及び前記第1の調整電流にしたがって、前記出力段回路に第1のあらかじめ定められた電流を出力し、前記第2のミラー電流源は、前記第2の出力電流及び前記第2の調整電流にしたがって、前記出力段回路に第2のあらかじめ定められた電流を出力し、当該差動入力増幅段回路の相互コンダクタンスの不変性を維持する。
【０００８】
第1の態様の第1の可能な実装方法において、前記第1のバルク駆動トランジスタの制御端は接地され、前記第1のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第1のバルク駆動トランジスタのバルクは、前記第1の入力電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第1のミラー電流源に接続されて、前記第1のミラー電流源に前記第1の出力電流を出力し、前記第2のバルク駆動トランジスタの制御端は接地され、前記第2のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第2のバルク駆動トランジスタのバルクは、前記第2の入力電圧を受信し、前記第2のバルク駆動トランジスタの第2の端は、前記第2のミラー電流源に接続されて、前記第2のミラー電流源に前記第2の出力電流を出力する。
【０００９】
第1の態様の第1の可能な実装方法に関して、第2の可能な実装方法において、前記電圧ユニットは、第3のバルク駆動トランジスタ、第4のバルク駆動トランジスタ、及び第1のトランジスタを含み、前記第3のバルク駆動トランジスタの制御端は、第1のバイアス電圧を受信して、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力される前記電圧を制御し、前記第3のバルク駆動トランジスタの第1の端は、動作電圧を受信し、前記第3のバルク駆動トランジスタの第2の端は、前記第2の電圧出力端として機能し、前記第3のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの制御端に接続され、前記第4のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第4のバルク駆動トランジスタの第2の端は、前記第1の電圧出力端として機能し、前記第4のバルク駆動トランジスタのバルクは、前記第1のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3の電圧出力端として機能する。
【００１０】
第1の態様の第2の可能な実装方法に関して、第3の可能な実装方法において、前記差動増幅器ユニットは、第5のバルク駆動トランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、及び第6のトランジスタを含み、前記第5のバルク駆動トランジスタの制御端は、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第5のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第5のバルク駆動トランジスタの第2の端は、前記第2のトランジスタの第1の端に接続され、前記第5のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第2のトランジスタの制御端は、前記第2のトランジスタの第2の端に接続され、前記第2のトランジスタの前記第1の端は、さらに、前記第3のトランジスタの第1の端に接続され、前記第3のトランジスタの第2の端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第3のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続され、前記第4のトランジスタの制御端は、前記第3の電圧出力端に接続され、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記第1のミラー電流源に接続されて、前記第1のミラー電流源に前記第1の調整電流を出力し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの第2の端は、前記第2のトランジスタの前記第2の端及び前記第2のミラー電流源に接続されて、前記第2のミラー電流源に前記第2の調整電流を出力し、前記第5のバルク駆動トランジスタの前記制御端は、さらに、前記第2の電圧出力端に接続され、前記第6のトランジスタの制御端は、前記第1のバイアス電圧を受信し、前記第6のトランジスタの第1の端は、前記動作電圧を受信し、前記第6のトランジスタの第2の端は、前記第3のトランジスタの前記第1の端に接続される。
【００１１】
第1の態様の第3の可能な実装方法に関して、第4の可能な実装方法において、前記第1のミラー電流源は、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第7のトランジスタの制御端は、前記動作電圧を受信し、前記第7のトランジスタの第1の端は、前記第8のトランジスタの第2の端に接続されて、前記第1の出力電流及び前記第1の調整電流を受信し、前記第7のトランジスタの第2の端は、前記第2の電圧出力端に接続されるとともに前記第8のトランジスタの制御端に接続され、前記第8のトランジスタの前記制御端は、さらに、前記第9のトランジスタの制御端に接続され、前記第8のトランジスタの第1の端は接地され、前記第9のトランジスタの第1の端は接地され、前記第9のトランジスタの第2の端は、前記出力段回路に前記第1のあらかじめ定められた電流を出力するために、前記出力段回路に接続される。
【００１２】
第1の態様の第4の可能な実装方法に関して、第5の可能な実装方法において、前記第2のミラー電流源は、第10のトランジスタ、第11のトランジスタ、及び第12のトランジスタを含み、前記第10のトランジスタの制御端は、前記動作電圧を受信し、前記第10のトランジスタの第1の端は、前記第11のトランジスタの第2の端に接続されて、前記第2の出力電流及び前記第2の調整電流を受信し、前記第10のトランジスタの第2の端は、前記第3の電圧出力端に接続されるとともに前記第11のトランジスタの制御端に接続され、前記第11のトランジスタの前記制御端は、さらに、前記第12のトランジスタの制御端に接続され、前記第11のトランジスタの第1の端は接地され、前記第12のトランジスタの第1の端は接地され、前記第12のトランジスタの第2の端は、前記出力段回路に前記第2のあらかじめ定められた電流を出力するために、前記出力段回路に接続される。
【００１３】
第1の態様の第5の可能な実装方法に関して、第6の可能な実装方法において、前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタは、N型バルク駆動トランジスタであり、前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型バルク駆動トランジスタのゲート、ソース、及びドレインであり、前記第1のトランジスタ乃至前記第3のトランジスタは、N型トランジスタであり、前記第1のトランジスタ乃至前記第3のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第4のトランジスタ乃至前記第12のトランジスタは、P型トランジスタであり、前記第4のトランジスタ乃至前記第12のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記P型トランジスタのゲート、ソース、及びドレインである。
【００１４】
第2の態様によれば、出力段回路が提供され、当該出力段回路は、差動入力増幅段回路に接続して、第1のあらかじめ定められた電流及び第2のあらかじめ定められた電流を受信するように構成され、当該出力段回路は、増幅器ユニット及び出力ユニットを含み、前記増幅器ユニットは、前記差動入力増幅段回路に接続され、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を受信し、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を増幅し、第1の増幅された電流及び第2の増幅された電流を出力し、前記出力ユニットは、前記増幅器ユニットに接続され、前記第1の増幅された電流及び前記第2の増幅された電流を受信し、前記第1の増幅された電流及び前記第2の増幅された電流に差分処理及び位相反転を実行し、前記第1の増幅された電流及び前記第2の増幅された電流を出力電圧に変換し、それによって、前記出力電圧が、動作電圧と0ボルトとの間に位置するようにする。
【００１５】
第2の態様の第1の可能な実装方法において、前記増幅器ユニットは、第1のトランジスタ乃至第4のトランジスタを含み、前記第1のトランジスタの制御端は、前記第2のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3のトランジスタの第2の端に接続され、前記第1のトランジスタの前記第2の端は、さらに、前記出力ユニットに接続されて、第1の増幅された電流を出力し、前記第2のトランジスタの前記制御端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第2のトランジスタの第1の端は、前記動作電圧を受信し、前記第2のトランジスタの前記第2の端は、前記第4のトランジスタの前記第2の端に接続され、前記第3のトランジスタの制御端は、第1のバイアス電圧を受信し、前記第3のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第1のあらかじめ定められた電流を受信し、前記第4のトランジスタの制御端は、前記第1のバイアス電圧を受信し、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第2のあらかじめ定められた電流を受信し、前記第3のトランジスタの前記第2の端は、さらに、前記出力ユニットに接続されて、前記第2の増幅された電流を出力し、それによって、前記出力ユニットは、前記第1の増幅された電流及び前記第2の増幅された電流に差分処理及び位相反転を実行し、前記第1の増幅された電流及び前記第2の増幅された電流を前記出力電圧に変換する。
【００１６】
第2の態様の第1の可能な実装方法に関して、第2の可能な実装方法において、前記出力ユニットは、バルク駆動トランジスタ及び第5のトランジスタを含み、前記バルク駆動トランジスタの制御端は、前記第1のトランジスタの前記第2の端に接続されて、前記第1の増幅された電流を受信し、前記バルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記バルク駆動トランジスタの第2の端は、前記第5のトランジスタの第2の端に接続され、前記バルク駆動トランジスタのバルクは、第2のバイアス電圧を受信し、前記第5のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続されて、前記第2の増幅された電流を受信し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの前記第2の端は、前記出力電圧を出力する。
【００１７】
第2の態様の第2の可能な実装方法に関して、第3の可能な実装方法において、前記出力ユニットは、第1の抵抗器、第2の抵抗器、第1のコンデンサ、及び第2のコンデンサを含み、前記第1の抵抗器及び前記第1のコンデンサは、前記バルク駆動トランジスタの前記制御端と前記バルク駆動トランジスタの前記第2の端との間で直列に接続され、前記第2の抵抗器及び前記第2のコンデンサは、前記第5のトランジスタの前記制御端と前記第5のトランジスタの前記第2の端との間で直列に接続される。
【００１８】
第2の態様の第1の可能な実装方法に関して、第4の可能な実装方法において、前記増幅器ユニットは、第6のトランジスタ、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第1のトランジスタの前記第2の端は、前記第6のトランジスタ及び前記第7のトランジスタを使用することにより、前記第3のトランジスタの前記第2の端に接続され、前記第2のトランジスタの前記第2の端は、前記第7のトランジスタ及び前記第8のトランジスタを使用することにより、前記第4のトランジスタの前記第2の端に接続され、前記第6のトランジスタの制御端は、前記動作電圧を受信し、前記第6のトランジスタの第1の端は、前記第7のトランジスタの第2の端に接続され、前記第6のトランジスタの第2の端は、前記第7のトランジスタの第1の端に接続され、前記第7のトランジスタの制御端は接地され、前記第8のトランジスタの制御端は接地され、前記第8のトランジスタの第1の端は、前記第9のトランジスタの第2の端に接続され、前記第8のトランジスタの第2の端は、前記第9のトランジスタの第1の端に接続され、前記第9のトランジスタの制御端は、前記動作電圧を受信する。
【００１９】
第2の態様の第4の可能な実装方法に関して、第5の可能な実装方法において、前記第1のトランジスタ、前記第2のトランジスタ、前記第7のトランジスタ、及び前記第8のトランジスタは、N型トランジスタであり、前記第1のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタは、P型トランジスタであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記P型トランジスタのゲート、ソース、及びドレインである。
【００２０】
第3の態様によれば、超低動作電圧レール・トゥ・レール演算増幅器が提供され、当該超低動作電圧レール・トゥ・レール演算増幅器は、上記の可能な実装方法のうちのいずれか1つにしたがった差動入力増幅段回路及び上記の可能な実装方法のうちのいずれか1つにしたがった出力段回路を含み、前記差動入力増幅段回路は、前記出力段回路に接続される。
【００２１】
本発明の複数の実施形態にしたがって提供される差動入力増幅段回路が差動増幅器ユニットを含むということを、上記の複数の技術的解決方法から理解することができる。その差動増幅器ユニットは、第1乃至第3の電圧出力端によって出力された制御電圧の作用にしたがって、それぞれ、第1のミラー電流源及び第2のミラー電流源に第1の調整電流及び第2の調整電流を出力し、それによって、第1のミラー電流源が、第1の出力電流及び第1の調整電流に従って第1のあらかじめ定められた電流を出力し、第2のミラー電流源が、第2の出力電流及び第2の調整電流に従って第2のあらかじめ定められた電流を出力し、その結果、差動入力増幅段回路の相互コンダクタンスの不変性を維持する。したがって、差動入力増幅段回路は、正確で安定した電流値を出力して、差動入力増幅段回路の出力の安定性を改善することが可能であり、それによって、上記の差動入力増幅段回路を有する超低動作電圧レール・トゥ・レール演算増幅器は、良好な安定性を有する。
【図面の簡単な説明】
【００２２】
本発明の複数の実施形態にしたがった複数の技術的解決方法をより明確に説明するために、以下の記載では、それらの複数の実施形態を説明するのに必要となる複数の添付の図面を簡潔に説明する。明らかなことではあるが、以下の説明中の添付の図面は、本発明の実施形態のうちのいくつかを示しているにすぎず、当業者は、創造的な努力なくして、これらの添付の図面とは異なる図面をさらに導き出すこともできる。
【００２３】
【図１】本発明の第1の解決方法の1つの実施形態にしたがった差動入力増幅段回路のブロック図である。
【図２】図1の回路図である。
【図３】本発明の第2の解決方法の1つの実施形態にしたがった出力段回路のブロック図である。
【図４】図3の回路図である。
【図５】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器のブロック図である。
【図６】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器の第1のシミュレーションの図表である。
【図７】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器の第2のシミュレーションの図表である。
【図８】本発明の第3の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器の第3のシミュレーションの図表である。
【発明を実施するための形態】
【００２４】
本発明の複数の実施形態は、超低動作電圧レール・トゥ・レール演算増幅器並びにその演算増幅器の差動入力増幅段回路及び出力段回路を提供し、超低動作電圧レール・トゥ・レール演算増幅器の安定性を改善するとともに超低動作電圧レール・トゥ・レール演算増幅器のコストを低減する。
【００２５】
本発明の発明目的、特徴、及び利点をより明確かつ分かりやすくするために、以下の記載は、本発明の複数の実施形態の中で複数の添付の図面を参照して本発明の複数の実施形態における複数の技術的解決方法をより明確かつ完全に説明する。明らかなことではあるが、以下の記載の中で説明される実施形態は、本発明の複数の実施形態のうちのすべてではなく一部にすぎない。当業者が創造的な努力なくして本発明の複数の実施形態から得ることができる他のすべての実施形態は、本発明の保護の範囲に属するものとする。
【００２６】
本発明の明細書、特許請求の範囲、及び図面において、"第1の"、"第2の"、"第3の"、及び"第4の"等の語は、(存在する場合には)複数の同様の対象の間での判別を行うことを意図しており、必ずしもある特定の順序又はシーケンスを示すものではない。そのような方法で使用される語は、適切な状況下では相互に交換可能であり、その結果、本明細書で図示され説明される順序以外の順序で、本明細書で説明される本発明の複数の実施形態を実装してもよいということを理解すべきである。さらに、"含む"、"包含する"、及びそれらの派生語は、非除外的な包含を意味する。例えば、列記されたステップ又はユニットを含むプロセス、方法、システム、製品、又はデバイスは、必ずしも、それらのステップ又はユニットに限定されず、むしろ、明示的には列挙されていない或いはそのようなプロセス、方法、システム、製品、又はデバイスには固有のものではない他のステップ又はユニットを含んでもよい。
【００２７】
以下の記載は、複数の特定の実施形態により詳細な説明を個別に提供する。
【００２８】
図1及び図2を参照すると、本発明の第1の実施形態は、差動入力増幅段回路100を提供する。差動入力増幅段回路100は、出力段回路200に接続し、受信した第1の入力電圧Vin-及び受信した第2の入力電圧Vin+に差動増幅を実行した後に、出力段回路200に増幅された第1の入力電圧Vin-及び増幅された第2の入力電圧Vin+を出力するように構成される。差動入力増幅段回路100は、電圧ユニット10、第1のバルク駆動トランジスタ20、第2のバルク駆動トランジスタ30、第1のミラー電流源40、第2のミラー電流源50、及び差動増幅器ユニット60を含む。電圧ユニット10は、第1の電圧出力端11、第2の電圧出力端12、及び第3の電圧出力端13を含む。第1の電圧出力端11は、第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30に接続されて、第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30に制御電圧Vsを出力する。第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30は、それぞれ、第1の入力電圧Vin-及び第2の入力電圧Vin+を受信し、第1の入力電圧Vin-及び第2の入力電圧Vin+を、それぞれ、第1の出力電流及び第2の出力電流に変換する。第1のミラー電流源40は、第1のバルク駆動トランジスタ20に接続されて、第1の出力電流を受信する。第2のミラー電流源50は、第2のバルク駆動トランジスタ30に接続されて、第2の出力電流を受信する。差動増幅器ユニット60は、第1の電圧出力端11乃至第3の電圧出力端13に接続されて、第1の電圧出力端11乃至第3の電圧出力端13によって出力された電圧の作用にしたがって、第1のミラー電流源40に第1の調整電流を出力するとともに第2のミラー電流源50に第2の調整電流を出力する。第1のミラー電流源40及び第2のミラー電流源50は、それぞれ、第2の電圧出力端12及び第3の電圧出力端13に接続されて、制御電圧を受信する。第1のミラー電流源40は、第1の出力電流及び第1の調整電流にしたがって、出力段回路200に第1のあらかじめ定められた電流Iout+を出力し、第2のミラー電流源50は、第2の出力電流及び第2の調整電流にしたがって、出力段回路200に第2のあらかじめ定められた電流Iout-を出力し、差動入力増幅段回路100の相互コンダクタンスを一定にする。
【００２９】
具体的には、第1のバルク駆動トランジスタ20の制御端は接地される。第1のバルク駆動トランジスタ20の第1の端は、第1の電圧出力端11に接続されて、制御電圧Vsを受信する。第1のバルク駆動トランジスタ20のバルクは、第1の入力電圧Vin-を受信する。第1のバルク駆動トランジスタ30の第2の端は、第1のミラー電流源40に接続され、第1のミラー電流源40に第1の出力電流を出力する。第2のバルク駆動トランジスタの制御端は接地され、第2のバルク駆動トランジスタ30の第1の端は、第1の電圧出力端11に接続されて、制御電圧Vsを受信し、第2のバルク駆動トランジスタ30のバルクは、第2の入力電圧Vin+を受信し、第2のバルク駆動トランジスタ30の第2の端は、第2のミラー電流源50に接続されて、第2のミラー電流源50に第2の出力電流を出力する。
【００３０】
既存の差動入力増幅段回路においては、実際の動作状態における技術上の物理的要因又は(温度変化、動作電圧の変動、及びデバイスの寄生抵抗/寄生容量を含む)雑音要因等の不安定要因が存在するため、差動入力増幅段回路は、正確な電流を出力することができないということに留意すべきである。本発明の解決方法では、差動入力増幅段回路100は、差動増幅器ユニット60を含む。差動増幅器ユニット60は、第1の電圧出力端11乃至第3の電圧出力端13によって出力された制御電圧の作用にしたがって、第1のミラー電流源40及び第2のミラー電流源50に、それぞれ、第1の調整電流及び第2の調整電流を出力し、それによって、第1のミラー電流源40は、第1の出力電流及び第1の調整電流にしたがって、第1のあらかじめ定められた電流Iout+を出力し、第2のミラー電流源50は、第2の出力電流及び第2の調整電流にしたがって、第2のあらかじめ定められた電流Iout-を出力し、差動入力増幅段回路100の相互コンダクタンスの不変性を維持する。したがって、差動入力増幅段回路100は、正確で安定した電流値を出力して、差動入力増幅段回路100の出力の安定性を改善することが可能であり、それによって、上記の差動入力増幅段回路100を有する超低動作電圧レール・トゥ・レール演算増幅器は、良好な安定性を有する。
【００３１】
したがって、超低動作電圧レール・トゥ・レール演算増幅器が、技術上の要因、閾値電圧、又は等価チャネル長等の不確定要因の影響を受ける場合であっても、このような状況での上記の差動入力増幅段回路100の出力電流は、正確かつ一定のレベルに常に維持され、それによって、上記の差動入力増幅段回路100を有する超低動作電圧レール・トゥ・レール演算増幅器は、異なる雑音環境下で良好な安定性を有する。
【００３２】
再び図2を参照すると、特に、電圧ユニット10は、第3のバルク駆動トランジスタMB1、第4のバルク駆動トランジスタMB、及び第1のトランジスタMB11を含む。第3のバルク駆動トランジスタMB1の制御端は、第1のバイアス電圧Vbを受信して、第1の電圧出力端11乃至第3の電圧出力端13によって出力される電圧を制御する。第3のバルク駆動トランジスタMB1の第1の端は、動作電圧を受信し、第3のバルク駆動トランジスタMB1の第2の端は、第2の電圧出力端12として機能する。第3のバルク駆動トランジスタMB1のバルクは、第4のバルク駆動トランジスタMBの制御端に接続される。第4のバルク駆動トランジスタMBの第1の端は、動作電圧を受信し、第4のバルク駆動トランジスタMBの第2の端は、第1の電圧出力端11として機能する。第4のバルク駆動トランジスタMBのバルクは、第1のトランジスタMB11の制御端に接続される。第1のトランジスタMB11の第1の端は、動作電圧を受信し、第1のトランジスタMB11の第2の端は、第3の電圧出力端13として機能する。
【００３３】
差動増幅器ユニット60は、第5のバルク駆動トランジスタMP4、第2のトランジスタMP2、第3のトランジスタMP21、第4のトランジスタMN2、第5のトランジスタMN21、及び第6のトランジスタMP3を含む。第5のバルク駆動トランジスタMP4の制御端は、第4のバルク駆動トランジスタMBの第2の端に接続される。第5のバルク駆動トランジスタMP4の第1の端は、動作電圧を受信する。第5のバルク駆動トランジスタMP4の第2の端は、第2のトランジスタMP2の第1の端に接続される。第5のバルク駆動トランジスタMP4のバルクは、第4のバルク駆動トランジスタMBの第2の端に接続される。第2のトランジスタMP2の制御端は、第2のトランジスタMP2の第2の端に接続され、第2のトランジスタMP2の第1の端は、さらに、第3のトランジスタMP21の第1の端に接続される。第3のトランジスタMP21の第2の端は、さらに、第4のトランジスタMN2の第2の端に接続され、第3のトランジスタMP21の制御端は、第3のトランジスタMP21の第2の端に接続される。第4のトランジスタMN2の制御端は、第3の電圧出力端13に接続される。第4のトランジスタMN2の第1の端は接地され、第4のトランジスタMN2の第2の端は、第1のミラー電流源40に接続されて、第1のミラー電流源40に第1の調整電流を出力する。第5のトランジスタMN21の第1の端は接地され、第5のトランジスタMN21の第2の端は、第2のトランジスタMP2の第2の端及び第2のミラー電流源50に接続されて、第2のミラー電流源50に第2の調整電流を出力する。第5のバルク駆動トランジスタMP4の制御端は、さらに、第2の電圧出力端12に接続される。第6のトランジスタMP3の制御端は、第1のバイアス電圧Vbを受信する。第6のトランジスタMP3の第1の端は、動作電圧を受信する。第6のトランジスタMP3の第2の端は、第3のトランジスタMP21の第1の端に接続される。
【００３４】
第1の電圧出力端11は、第5のバルク駆動トランジスタMP4の制御端及びバルクに接続されており、第5のバルク駆動トランジスタMP4の制御端及びバルクの電圧(すなわち、バックバイアス電圧)を制御するということに留意すべきである。この場合には、第5のバルク駆動トランジスタMP4の第1の端の電圧は、動作電圧である。したがって、第1の電圧出力端11を使用して、第5のバルク駆動トランジスタMP4のバルクの電圧を制御することにより、第5のバルク駆動トランジスタMP4は、第5のバルク駆動トランジスタMP4のコンダクタンス及び第5のバルク駆動トランジスタMP4の第2の端の出力電流を変化させる。さらに、第1の電圧出力端11によって出力される電圧Vsは、適応的である、すなわち、第1の電圧出力端11によって出力される電圧Vsは、バイアス電圧Vbの変化に自身を適用させる。同様に、第2の電圧出力端12及び第3の電圧出力端13によって出力される電圧も、また、適応的である、すなわち、第2の電圧出力端及び第3の電圧出力端によって出力される電圧は、バイアス電圧の変化にそれら自身を適応させる。したがって、差動入力増幅段回路100は、適応的メカニズムを使用する。
【００３５】
第1のミラー電流源40は、第7のトランジスタMN4、第8のトランジスタMN1、及び第9のトランジスタMN3を含む。第7のトランジスタMN4の制御端は、動作電圧を受信する。第7のトランジスタMN4の第1の端は、第8のトランジスタMN1の第2の端に接続されて、第1の出力電流及び第1の調整電流を受信する。第7のトランジスタMN4の第2の端は、第2の電圧出力端12に接続されるとともに第8のトランジスタMN1の制御端に接続される。第8のトランジスタMN1の制御端は、さらに、第9のトランジスタMN3の制御端に接続される。第8のトランジスタMN1の第1の端は接地される。第9のトランジスタMN3の第1の端は接地され、第9のトランジスタMN3の第2の端は、出力段回路200に第1のあらかじめ定められた電流Iout+を出力するために、出力段回路200に接続される。
【００３６】
第2のミラー電流源50は、第10のトランジスタMN41、第11のトランジスタMN11、及び第12のトランジスタMN31を含む。第10のトランジスタMN41の制御端は、動作電圧を受信する。第10のトランジスタMN41の第1の端は、第11のトランジスタMN11の第2の端に接続されて、第2の出力電流及び第2の調整電流を受信する。第10のトランジスタMN41の第2の端は、第3の電圧出力端13に接続されるとともに第11のトランジスタMN11の制御端に接続される。第11のトランジスタMN11の制御端は、さらに、第12のトランジスタMN31の制御端に接続される。第11のトランジスタMN11の第1の端は接地される。第12のトランジスタMN31の第1の端は接地され、第12のトランジスタMN31の第2の端は、出力段回路200に第2のあらかじめ定められた電流Iout-を出力するために、出力段回路200に接続される。
【００３７】
上記の実装方法においては、差動入力増幅段回路100は、超低動作電圧レール・トゥ・レール演算増幅器に使用される。第1のバルク駆動トランジスタ20、第2のバルク駆動トランジスタ30、第3のバルク駆動トランジスタMB1、第4のバルク駆動トランジスタMB、及び第5のバルク駆動トランジスタMP4は、N型バルク駆動トランジスタである。第1のバルク駆動トランジスタ20、第2のバルク駆動トランジスタ30、第3のバルク駆動トランジスタMB1、第4のバルク駆動トランジスタMB、及び第5のバルク駆動トランジスタMP4の制御端、第1の端、及び第2の端は、それぞれ、N型バルク駆動トランジスタのゲート、ソース、及びドレインである。第1のトランジスタMB11、第2のトランジスタMP2、及び第3のトランジスタMP21は、N型トランジスタである。第1のトランジスタMB11、第2のトランジスタMP2、及び第3のトランジスタMP21の制御端、第1の端、及び第2の端は、それぞれ、N型トランジスタのゲート、ソース、及びドレインである。第4のトランジスタMN2、第5のトランジスタMN21、第6のトランジスタMP3、第7のトランジスタMN4、第8のトランジスタMN1、第9のトランジスタMN3、第10のトランジスタMN41、第11のトランジスタMN11、及び第12のトランジスタMN31は、P型トランジスタであり、第4のトランジスタMN2、第5のトランジスタMN21、第6のトランジスタMP3、第7のトランジスタMN4、第8のトランジスタMN1、第9のトランジスタMN3、第10のトランジスタMN41、第11のトランジスタMN11、及び第12のトランジスタMN31の制御端、第1の端、及び第2の端は、それぞれ、P型トランジスタのゲート、ソース、及びドレインである。
【００３８】
第1のバルク駆動トランジスタ20及び第2のバルク駆動トランジスタ30は、同一のバルク駆動トランジスタである等いうことに留意すべきである。第2のトランジスタMP2及び第3のトランジスタMP21は、同一のトランジスタである。第4のトランジスタMN2及び第3のトランジスタMP21は、同一のトランジスタである。第7のトランジスタMN4及び第10のトランジスタMN41は、同一のトランジスタである。第8のトランジスタMN1及び第11のトランジスタMN11は、同一のトランジスタである。第9のトランジスタMN3及び第12のトランジスタMN31は、同一のトランジスタである。
【００３９】
図2及び差動入力増幅段回路100の上記の回路構造によれば、差動入力増幅段回路100の相互コンダクタンスは、
（外１）
2017533666.tif 000013
となり、上記の式で、gmn1は、第8のトランジスタMN1及び第11のトランジスタMN11の相互コンダクタンスであり、gmn2は、第4のトランジスタMN2及び第3のトランジスタMN21の相互コンダクタンスであり、gmp2は、第2のトランジスタMP2及び第3のトランジスタMP21の相互コンダクタンスであり、gmp2は、第4のバルク駆動トランジスタMBの相互コンダクタンスであるということを決定することができる。
【００４０】
差動入力増幅段回路の中の各々の対応するトランジスタの相互コンダクタンスを上記の式に代入することにより、以下の式、
（外２）
2017533666.tif 000014
を得ることができ、得られた式で、VDDは、動作電圧であり、Vsは、第1の電圧出力端11によって出力される電圧であり、βは、MN3のMN1に対するスケーリングの比率及びMN31のMN11に対するスケーリングの比率であり、Vb及びVsは、適応的なバイアス電圧であり、γはバルク効果の効率であり、Kmp2＝μpCox(W/L)mp2及びKmp4＝μpCox(W/L)mp4であり、μpは、キャリアの実効的な電子移動度であり、Coxは、ゲート酸化物の単位当たりの静電容量であり、Wは、トランジスタのチャネルの幅であり、Lは、トランジスタのチャネルの長さであり、Φは、バルクのフェルミ・レベル係数であり、Vcmは、入力電圧の値であり、Imp3は、トランジスタMP3のドレイン電流である。
【００４１】
いくつかの実験は、第6のトランジスタMP3の第5のバルク駆動トランジスタMP4に対するスケーリングの比率があらかじめ設定された比率である場合には、差動入力増幅段回路100の相互コンダクタンスGmが、全動作電圧範囲の中で一定値に維持されるということを証明している。すなわち、技術上の不確定要素、閾値電圧、又は等価チャネル長等の不確定要因により、差動入力増幅段回路100を流れる出力電圧は、常に一定のレベルに維持され、それによって、異なる雑音環境下で、差動入力増幅段回路100を有する超低動作電圧レール・トゥ・レール演算増幅器の安定性を改善する。
【００４２】
図3及び図4を参照すると、本発明の第2の解決方法の1つの実施形態は、出力段回路200を提供し、出力段回路200は、差動入力増幅段回路100に接続して、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-を受信するように構成される。出力段回路200は、増幅器ユニット210及び出力ユニット220を含む。増幅器ユニット210は、差動入力増幅段回路100に接続されて、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-を受信し、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-を増幅し、第1の増幅された電流及び第2の増幅された電流を出力する。出力ユニット220は、増幅器ユニット210に接続されて、第1の増幅された電流及び第2の増幅された電流を受信し、第1の増幅された電流及び第2の増幅された電流に差分処理及び位相反転を実行し、第1の増幅された電流及び第2の増幅された電流を出力電圧Voutに変換し、それによって、出力電圧Voutが、動作電圧と0ボルトとの間に位置するようにする。
【００４３】
具体的には、増幅器ユニット210は、第1のトランジスタMP5、第2のトランジスタMP51、第3のトランジスタMN7、及び第4のトランジスタMN71を含む。第1のトランジスタMP5の制御端は、第2のトランジスタMP51の制御端に接続され、第1のトランジスタMP5の第1の端は、動作電圧を受信する。第1のトランジスタMP5の第2の端は、第3のトランジスタMN7の第2の端に接続される。第1のトランジスタMP5の第2の端は、出力ユニット220に接続されて、第1の増幅された電流を出力する。第2のトランジスタMP51の制御端は、さらに、第4のトランジスタMN71の第2の端に接続される。第2のトランジスタMP51の第1の端は、動作電圧を受信する。第2のトランジスタMP51の第2の端は、第4のトランジスタMN71の第2の端に接続される。第3のトランジスタMN7の制御端は、第1のバイアス電圧Vbnを受信する。第3のトランジスタMN7の第2の端は、差動入力増幅段回路に接続されて、第1のあらかじめ定められた電流Iout+を受信する。第4のトランジスタMN71の制御端は、第1のバイアス電圧Vbnを受信する。第4のトランジスタMN71の第1の端は接地され、第4のトランジスタMN71の第2の端は、差動入力増幅段回路100に接続されて、第2のあらかじめ定められた電流Iout-を受信する。第3のトランジスタMN7の第2の端は、さらに、出力ユニット220に接続されて、第2の増幅された電流を出力し、それによって、出力ユニット220は、第1の増幅された電流及び第2の増幅された電流に差分処理及び位相反転を実行し、第1の増幅された電流及び第2の増幅された電流を出力電圧Voutに変換する。
【００４４】
第3のトランジスタMN7及び第4のトランジスタMN71は、一方のミラー電流源を形成し、それによって、そのミラー電流源は、第1のバイアス電圧Vbnの調整により、第1のトランジスタMP5及び第2のトランジスタMP51によって形成される他方のミラー電流源にバイアスをかける役割を担い、その結果、安定化の役割を担うということに留意すべきである。すなわち、第1のトランジスタMP5及び第2のトランジスタMP51によって形成されるミラー電流源は、動作電圧によって制御されて、電流源の役割を担う。第1のトランジスタMP5と第2のトランジスタMP51とによって形成されるミラー電流源及び第3のトランジスタMN7と第4のトランジスタMN71とによって形成されるミラー電流源は、極めて小さな電流(すなわち、第1のあらかじめ定められた電流Iout+及び第2のあらかじめ定められた電流Iout-)が入力された場合であっても、出力段回路が通常の電流増幅機能を依然として保証することが可能であるということを約束し、そして、さらに、出力の安定性を保証する。
【００４５】
出力ユニット220は、バルク駆動トランジスタMPO及び第5のトランジスタMNOを含む。バルク駆動トランジスタMPOの制御端は、第1のトランジスタMP5の第2の端に接続されて、第1の増幅された電流を受信する。第1のバルク駆動トランジスタMPOの第1の端は、動作電圧を受信する。第1のバルク駆動トランジスタMPOの第2の端は、第5のトランジスタMNOの第2の端に接続される。バルク駆動トランジスタMPOのバルクは、第2のバイアス電圧Vbpを受信する。第5のトランジスタMNOの制御端は、第3のトランジスタMN7の第2の端に接続されて、第2の増幅された電流を受信し、第5のトランジスタMNOの第1の端は接地される。第5のトランジスタMNOの第2の端は、出力電圧Voutを出力する。
【００４６】
さらに、出力ユニット220は、第1の抵抗器R1、第2の抵抗器R2、第1のコンデンサC1、及び第2のコンデンサC2を含む。第1の抵抗器R1及び第1のコンデンサC1は、バルク駆動トランジスタMPOの制御端とバルク駆動トランジスタMPOの第2の端との間で直列に接続され、第2の抵抗器R2及び第2のコンデンサC2は、第5のトランジスタMNOの制御端と第5のトランジスタMNOの第2の端との間で直列に接続される。
【００４７】
第1の抵抗器R1及び第1のコンデンサC1は、第1のフィルタ回路を形成して、増幅器ユニット210によって出力される第1の増幅された電流をフィルタリングし、それによって、出力段回路200の安定性を提供するということに留意すべきである。同様に、第2の抵抗器R2及び第2のコンデンサC1は、第2のフィルタ回路を形成して、増幅器ユニット210によって出力される第2の増幅された電流をフィルタリングし、それによって、出力段回路200の安定性を提供する。
【００４８】
さらに、増幅器ユニット210は、第6のトランジスタMN4、第7のトランジスタMP6、第8のトランジスタMP61、及び第9のトランジスタMN41を含む。第1のトランジスタMP5の第2の端は、第6のトランジスタMN4及び第7のトランジスタMP6を使用することにより、第3のトランジスタMN7の第2の端に接続される。第2のトランジスタMP51の第2の端は、第7のトランジスタMP6及び第8のトランジスタMP61を使用することにより、第4のトランジスタMN71の第2の端に接続される。第6のトランジスタMN4の制御端は、動作電圧を受信する。第6のトランジスタMN4の第1の端は、第7のトランジスタMP6の第2の端に接続される。第6のトランジスタMN4の第2の端は、第7のトランジスタMP6の第1の端に接続される。第7のトランジスタMP6の制御端は接地される。第8のトランジスタMP61の制御端は接地される。第8のトランジスタMP61の第1の端は、第9のトランジスタMN41の第2の端に接続される。第8のトランジスタMP61の第2の端は、第9のトランジスタMN41の第1の端に接続される。第9のトランジスタMN41の制御端は、動作電圧を受信する。
【００４９】
第7のトランジスタMP6及び第8のトランジスタMP61の制御端は接地され、第6のトランジスタMN4及び第9のトランジスタMN41の制御端は動作電圧を受信し、通常開放状態を維持するということに留意すべきである。したがって、第7のトランジスタMP6、第8のトランジスタMP61、第6のトランジスタMN4、第9のトランジスタMN41は、第7のトランジスタMP6、第8のトランジスタMP61、第6のトランジスタMN4、及び第9のトランジスタMN41を通って流れる電流を増幅する役割を担う。
【００５０】
本実施形態においては、第1のトランジスタMP5、第2のトランジスタMP51、第7のトランジスタMP6、及び第8のトランジスタMP61は、N型トランジスタである。第1のトランジスタMP5の制御端、第1の端、及び第2の端は、それぞれ、N型トランジスタのゲート、ソース、及びドレインである。第3のトランジスタMN7、第4のトランジスタMN71、第5のトランジスタMNO、第6のトランジスタMN4、及び第9のトランジスタMN41は、P型トランジスタである。第3のトランジスタMN7、第4のトランジスタMN71、第5のトランジスタMNO、第6のトランジスタMN4、及び第9のトランジスタMN41の制御端、第1の端、及び第2の端は、それぞれ、P型トランジスタのゲート、ソース、及びドレインである。
【００５１】
本実施形態においては、出力段回路200は、10個のトランジスタのみを使用することにより、超低動作電圧レール・トゥ・レール演算増幅器のレール・トゥ・レール出力段の機能を実装する。既存の複雑なレール・トゥ・レール出力段回路と比較して、レール・トゥ・レール出力段を簡素化するという目的を達成することができ、それによって、超低動作電圧レール・トゥ・レール演算増幅器のコストを低減する。
【００５２】
図5を参照すると、本発明の第3の解決方法の1つの実施形態は、超低動作電圧レール・トゥ・レール演算増幅器300を提供する。超低動作電圧レール・トゥ・レール演算増幅器300は、第1の解決方法の実施形態にしたがって提供される差動入力増幅段回路100及び第2の解決方法の実施形態にしたがって提供される出力段回路200を含む。差動入力増幅段回路は、出力段回路に接続される。差動入力増幅段回路100及び出力段回路200は、すでに、第1の解決方法の実施形態及び第2の解決方法の実施形態において詳細に説明されており、したがって、それらの細部は、本明細書では再び説明されない。
【００５３】
本発明の解決方法では、超低動作電圧レール・トゥ・レール演算増幅器300は、差動入力増幅段回路100を含む。差動入力増幅段回路100は、差動増幅器ユニット60を含む。差動増幅器ユニット60は、第1の電圧出力端乃至第3の電圧出力端によって出力された制御電圧の作用にしたがって、第1のミラー電流源40及び第2のミラー電流源50に、それぞれ、第1の調整電流及び第2の調整電流を出力し、それによって、第1のミラー電流源40は、第1の出力電流及び第1の調整電流にしたがって、第1のあらかじめ定められた電流Iout+を出力し、第2のミラー電流源50は、第2の出力電流及び第2の調整電流にしたがって、第2のあらかじめ定められた電流Iout-を出力し、差動入力増幅段回路100の相互コンダクタンスの不変性を維持する。したがって、超低動作電圧レール・トゥ・レール演算増幅器は、異なる雑音環境下で良好な安定性を有する。さらに、超低動作電圧レール・トゥ・レール演算増幅器300は、出力段回路200を含む。出力段回路200は、10個のトランジスタのみを使用することにより、超低動作電圧レール・トゥ・レール演算増幅器300のレール・トゥ・レール出力段の機能を実装する。既存の複雑なレール・トゥ・レール出力段回路と比較して、レール・トゥ・レール出力段を簡素化するという目的を達成することができ、それによって、超低動作電圧レール・トゥ・レール演算増幅器300のコストを低減する。
【００５４】
図6を参照すると、図6は、超低動作電圧レール・トゥ・レール演算増幅器300についてのシミュレーションを実行するシミュレーション図表である。図6は、超低動作電圧レール・トゥ・レール演算増幅器300の入力電圧が変化する際の、超低動作電圧レール・トゥ・レール演算増幅器300の出力電圧Voutの状態及びバイアス電圧の値を示している。負荷は、それぞれ、17[pF]及び50[pF]であり、Voutは、出力電圧であり、Vinは、入力電圧であり、そして、オフセットは、バイアス電圧である。図6からは、出力電圧Voutは、概ね、直線的な形態となり、出力電圧Voutが、レール・トゥ・レール出力電圧に達することができるということを知ることができる。レール・トゥ・レール出力電圧は、0[V]から900[mV]までの範囲に位置しており、その範囲は、動作電圧の範囲である。Vin=200[mV]からVin=800[mV]までの範囲においては、バイアス電圧は、変化のない状態に維持される。したがって、動作電圧の主要な範囲においては、バイアス電圧は、変化のない状態に維持される。したがって、超低動作電圧レール・トゥ・レール演算増幅器300の出力は安定しているということがわかる。
【００５５】
図7を参照すると、図7は、超低動作電圧レール・トゥ・レール演算増幅器300についてのシミュレーションを実行するシミュレーション図表である。図7は、超低動作電圧レール・トゥ・レール演算増幅器300が適応的メカニズムを使用する場合と使用しない場合とについて、超低動作電圧レール・トゥ・レール演算増幅器の差動入力増幅段回路の相互コンダクタンスの変化を示している。図7からは、超低動作電圧レール・トゥ・レール演算増幅器300が適応的メカニズムを使用するときは、差動入力電圧が異なる値をとる場合であっても、差動入力増幅段回路の相互コンダクタンスは、概ね、変化のない状態に維持されるということを知ることができる。本発明の解決方法では、超低動作電圧レール・トゥ・レール演算演算増幅器300は適応的メカニズムを使用するので、本発明の解決方法にしたがった超低動作電圧レール・トゥ・レール演算増幅器300の差動入力増幅段回路100の相互コンダクタンスは、概ね、変化のない状態に維持される、すなわち、概ね、出力電流の不変性を保ち、それによって、超低動作電圧レール・トゥ・レール演算増幅器300の動作状態についての(温度変化、又は寄生抵抗の影響等の)他の不確定要因の影響に対する耐性を有する。
【００５６】
図8を参照すると、図8は、超低動作電圧レール・トゥ・レール演算増幅器300についてのシミュレーションを実行するシミュレーション図表である。図8は、入力電圧が動作電圧の範囲内で変化する際の複数の異なる場合の全高調波ひずみ(THD)を示している。上記の場合では、周波数は、10[kHz]及び100[kHz]であり、出力負荷は、それぞれ、17[pF]及び50[pF]である。出力の全高調波ひずみは、超低動作電圧レール・トゥ・レール演算増幅器の雑音の大きさを測るのに使用される指標である。図8からは、超低動作電圧レール・トゥ・レール演算増幅器300のひずみが、概ね、−50[db]に維持されるということを知ることができる。したがって、超低動作電圧レール・トゥ・レール演算増幅器300の出力雑音を大きく低減することができる。
【００５７】
説明上の都合及び説明の簡潔さの目的のために、上記のシステム、装置、及びユニットに関する詳細な動作プロセスについては、上記の方法の実施形態の中の対応するプロセスを参照してもよいということを当業者は明確に理解することができ、それらの詳細は、本明細書においては再び説明されない。
【００５８】
上記の説明は、本発明にしたがって提供される超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路を詳細に説明している。当業者であれば、本発明の複数の実施形態の着想にしたがって、特定の実施形態及び適用の範囲を変化させることが可能である。結論として、本明細書の記載内容は、本発明に対する限定として解釈されるべきではない。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
出力段回路に接続し、受信した第1の入力電圧及び受信した第2の入力電圧に差動増幅を実行した後に、前記出力段回路に増幅された第1の入力電圧及び増幅された第2の入力電圧を出力するように構成される差動入力増幅段回路であって、当該差動入力増幅段回路は、電圧ユニット、第1のバルク駆動トランジスタ、第2のバルク駆動トランジスタ、第1のミラー電流源、第2のミラー電流源、及び差動増幅器ユニットを含み、前記電圧ユニットは、第1の電圧出力端、第2の電圧出力端、及び第3の電圧出力端を含み、前記第1の電圧出力端は、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに接続されて、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタに制御電圧を出力し、前記第1のバルク駆動トランジスタ及び前記第2のバルク駆動トランジスタは、それぞれ、前記第1の入力電圧及び前記第2の入力電圧を受信し、前記第1の入力電圧及び前記第2の入力電圧を、それぞれ、第1の出力電流及び第2の出力電流に変換し、前記第1のミラー電流源は、前記第1のバルク駆動トランジスタに接続されて、前記第1の出力電流を受信し、前記第2のミラー電流源は、前記第2のバルク駆動トランジスタに接続されて、前記第2の出力電流を受信し、前記差動増幅器ユニットは、前記第1の電圧出力端乃至前記第3の電圧出力端に接続されて、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力された電圧の作用にしたがって、前記第1のミラー電流源に第1の調整電流を出力するとともに前記第2のミラー電流源に第2の調整電流を出力し、前記第1のミラー電流源及び前記第2のミラー電流源は、それぞれ、前記第2の電圧出力端及び前記第3の電圧出力端に接続され、前記制御電圧を受信し、前記第1のミラー電流源は、前記第1の出力電流及び前記第1の調整電流にしたがって、前記出力段回路に第1のあらかじめ定められた電流を出力し、前記第2のミラー電流源は、前記第2の出力電流及び前記第2の調整電流にしたがって、前記出力段回路に第2のあらかじめ定められた電流を出力し、当該差動入力増幅段回路の相互コンダクタンスの不変性を維持する、
差動入力増幅段回路。
【請求項２】
前記第1のバルク駆動トランジスタの制御端は接地され、前記第1のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第1のバルク駆動トランジスタのバルクは、前記第1の入力電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第1のミラー電流源に接続され、前記第1のミラー電流源に前記第1の出力電流を出力し、前記第2のバルク駆動トランジスタの制御端は接地され、前記第2のバルク駆動トランジスタの第1の端は、前記第1の電圧出力端に接続されて、前記制御電圧を受信し、前記第2のバルク駆動トランジスタのバルクは、前記第2の入力電圧を受信し、前記第2のバルク駆動トランジスタの第2の端は、前記第2のミラー電流源に接続され、前記第2のミラー電流源に前記第2の出力電流を出力する、請求項１に記載の差動入力増幅段回路。
【請求項３】
前記電圧ユニットは、第3のバルク駆動トランジスタ、第4のバルク駆動トランジスタ、及び第1のトランジスタを含み、前記第3のバルク駆動トランジスタの制御端は、第1のバイアス電圧を受信して、前記第1の電圧出力端乃至前記第3の電圧出力端によって出力される前記電圧を制御し、前記第3のバルク駆動トランジスタの第1の端は、動作電圧を受信し、前記第3のバルク駆動トランジスタの第2の端は、前記第2の電圧出力端として機能し、前記第3のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの制御端に接続され、前記第4のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第4のバルク駆動トランジスタの第2の端は、前記第1の電圧出力端として機能し、前記第4のバルク駆動トランジスタのバルクは、前記第1のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3の電圧出力端として機能する、請求項２に記載の差動入力増幅段回路。
【請求項４】
前記差動増幅器ユニットは、第5のバルク駆動トランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、及び第6のトランジスタを含み、前記第5のバルク駆動トランジスタの制御端は、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第5のバルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第5のバルク駆動トランジスタの第2の端は、前記第2のトランジスタの第1の端に接続され、前記第5のバルク駆動トランジスタのバルクは、前記第4のバルク駆動トランジスタの前記第2の端に接続され、前記第2のトランジスタの制御端は、前記第2のトランジスタの第2の端に接続され、前記第2のトランジスタの前記第1の端は、さらに、前記第3のトランジスタの第1の端に接続され、前記第3のトランジスタの第2の端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第3のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続され、前記第4のトランジスタの制御端は、前記第3の電圧出力端に接続され、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記第1のミラー電流源に接続されて、前記第1のミラー電流源に前記第1の調整電流を出力し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの第2の端は、前記第2のトランジスタの前記第2の端及び前記第2のミラー電流源に接続されて、前記第2のミラー電流源に前記第2の調整電流を出力し、前記第5のバルク駆動トランジスタの前記制御端は、さらに、前記第2の電圧出力端に接続され、前記第6のトランジスタの制御端は、前記第1のバイアス電圧を受信し、前記第6のトランジスタの第1の端は、前記動作電圧を受信し、前記第6のトランジスタの第2の端は、前記第3のトランジスタの前記第1の端に接続される、請求項３に記載の差動入力増幅段回路。
【請求項５】
前記第1のミラー電流源は、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第7のトランジスタの制御端は、前記動作電圧を受信し、前記第7のトランジスタの第1の端は、前記第8のトランジスタの第2の端に接続されて、前記第1の出力電流及び前記第1の調整電流を受信し、前記第7のトランジスタの第2の端は、前記第2の電圧出力端に接続されるとともに前記第8のトランジスタの制御端に接続され、前記第8のトランジスタの前記制御端は、さらに、前記第9のトランジスタの制御端に接続され、前記第8のトランジスタの第1の端は接地され、前記第9のトランジスタの第1の端は接地され、前記第9のトランジスタの第2の端は、前記出力段回路に前記第1のあらかじめ定められた電流を出力するために、前記出力段回路に接続される、請求項４に記載の差動入力増幅段回路。
【請求項６】
前記第2のミラー電流源は、第10のトランジスタ、第11のトランジスタ、及び第12のトランジスタを含み、前記第10のトランジスタの制御端は、前記動作電圧を受信し、前記第10のトランジスタの第1の端は、前記第11のトランジスタの第2の端に接続されて、前記第2の出力電流及び前記第2の調整電流を受信し、前記第10のトランジスタの第2の端は、前記第3の電圧出力端に接続されるとともに前記第11のトランジスタの制御端に接続され、前記第11のトランジスタの前記制御端は、さらに、前記第12のトランジスタの制御端に接続され、前記第11のトランジスタの第1の端は接地され、前記第12のトランジスタの第1の端は接地され、前記第12のトランジスタの第2の端は、前記出力段回路に前記第2のあらかじめ定められた電流を出力するために、前記出力段回路に接続される、請求項５に記載の差動入力増幅段回路。
【請求項７】
前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタは、N型バルク駆動トランジスタであり、前記第1のバルク駆動トランジスタ乃至前記第5のバルク駆動トランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型バルク駆動トランジスタのゲート、ソース、及びドレインであり、前記第1のトランジスタ乃至前記第3のトランジスタは、N型トランジスタであり、前記第1のトランジスタ乃至前記第3のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第4のトランジスタ乃至前記第12のトランジスタは、P型トランジスタであり、前記第4のトランジスタ乃至前記第12のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記第P型トランジスタのゲート、ソース、及びドレインである、請求項６に記載の差動入力増幅段回路。
【請求項８】
差動入力増幅段回路に接続して、第1のあらかじめ定められた電流及び第2のあらかじめ定められた電流を受信するように構成される出力段回路であって、当該出力段回路は、増幅器ユニット及び出力ユニットを含み、前記増幅器ユニットは、前記差動入力増幅段回路に接続されて、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を受信し、前記第1のあらかじめ定められた電流及び前記第2のあらかじめ定められた電流を増幅し、第1の増幅された電流及び第2の増幅された電流を出力し、前記出力ユニットは、前記増幅器ユニットに接続され、前記第1の増幅された電流及び前記第2の増幅された電流を受信し、前記第1の増幅された電流及び前記第2の増幅された電流に差分処理及び位相反転を実行し、前記第1の増幅された電流及び前記第2の増幅された電流を出力電圧に変換し、それによって、前記出力電圧が、前記動作電圧と0ボルトとの間に位置するようにする、
出力段回路。
【請求項９】
前記増幅器ユニットは、第1のトランジスタ乃至第4のトランジスタを含み、前記第1のトランジスタの制御端は、前記第2のトランジスタの制御端に接続され、前記第1のトランジスタの第1の端は、前記動作電圧を受信し、前記第1のトランジスタの第2の端は、前記第3のトランジスタの第2の端に接続され、前記第1のトランジスタの前記第2の端は、さらに、前記出力ユニットに接続されて、第1の増幅された電流を出力し、前記第2のトランジスタの前記制御端は、さらに、前記第4のトランジスタの第2の端に接続され、前記第2のトランジスタの第1の端は、前記動作電圧を受信し、前記第2のトランジスタの第2の端は、前記第4のトランジスタの前記第2の端に接続され、前記第3のトランジスタの制御端は、第1のバイアス電圧を受信し、前記第3のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第1のあらかじめ定められた電流を受信し、前記第4のトランジスタの制御端は、前記第1のバイアス電圧を受信し、前記第4のトランジスタの第1の端は接地され、前記第4のトランジスタの前記第2の端は、前記差動入力増幅段回路に接続されて、前記第2のあらかじめ定められた電流を受信し、前記第3のトランジスタの前記第2の端は、さらに、前記出力ユニットに接続されて、前記第2の増幅された電流を出力し、それによって、前記出力ユニットは、前記第1の増幅された電流及び前記第2の増幅された電流に差分処理及び位相反転を実行し、前記第1の増幅された電流及び前記第2の増幅された電流を前記出力電圧に変換する、請求項８に記載の出力段回路。
【請求項１０】
前記出力ユニットは、バルク駆動トランジスタ及び第5のトランジスタを含み、前記第1のバルク駆動トランジスタの制御端は、前記第1のトランジスタの前記第2の端に接続されて、前記第1の増幅された電流を受信し、前記バルク駆動トランジスタの第1の端は、前記動作電圧を受信し、前記第1のバルク駆動トランジスタの第2の端は、前記第5のトランジスタの第2の端に接続され、前記バルク駆動トランジスタのバルクは、第2のバイアス電圧を受信し、前記第5のトランジスタの制御端は、前記第3のトランジスタの前記第2の端に接続されて、前記第2の増幅された電流を受信し、前記第5のトランジスタの第1の端は接地され、前記第5のトランジスタの前記第2の端は、前記出力電圧を出力する、請求項９に記載の出力段回路。
【請求項１１】
前記出力ユニットは、第1の抵抗器、第2の抵抗器、第1のコンデンサ、及び第2のコンデンサを含み、前記第1の抵抗器及び前記第1のコンデンサは、前記バルク駆動トランジスタの前記制御端と前記バルク駆動トランジスタの前記第2の端との間で直列に接続され、前記第2の抵抗器及び前記第2のコンデンサは、前記第5のトランジスタの前記制御端と前記第5のトランジスタの前記第2の端との間で直列に接続される、請求項１０に記載の出力段回路。
【請求項１２】
前記増幅器ユニットは、第6のトランジスタ、第7のトランジスタ、第8のトランジスタ、及び第9のトランジスタを含み、前記第1のトランジスタの前記第2の端は、前記第6のトランジスタ及び前記第7のトランジスタを使用することにより、前記第3のトランジスタの前記第2の端に接続され、前記第2のトランジスタの前記第2の端は、前記第7のトランジスタ及び前記第8のトランジスタを使用することにより、前記第4のトランジスタの前記第2の端に接続され、前記第6のトランジスタの制御端は、前記動作電圧を受信し、前記第6のトランジスタの第1の端は、前記第7のトランジスタの第2の端に接続され、前記第6のトランジスタの第2の端は、前記第7のトランジスタの第1の端に接続され、前記第7のトランジスタの制御端は接地され、前記第8のトランジスタの制御端は接地され、前記第8のトランジスタの第1の端は、前記第9のトランジスタの第2の端に接続され、前記第8のトランジスタの第2の端は、前記第9のトランジスタの第1の端に接続され、前記第9のトランジスタの制御端は、前記動作電圧を受信する、請求項９に記載の出力段回路。
【請求項１３】
前記第1のトランジスタ、前記第2のトランジスタ、前記第7のトランジスタ、及び前記第8のトランジスタは、N型トランジスタであり、前記第1のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記N型トランジスタのゲート、ソース、及びドレインであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタは、P型トランジスタであり、前記第3のトランジスタ、前記第4のトランジスタ、前記第5のトランジスタ、前記第6のトランジスタ、及び前記第9のトランジスタの前記制御端、前記第1の端、及び前記第2の端は、それぞれ、前記P型トランジスタのゲート、ソース、及びドレインである、請求項１２に記載の出力段回路。
【請求項１４】
超低動作電圧レール・トゥ・レール演算増幅器であって、請求項１乃至７のいずれか１項に記載の前記差動入力増幅段回路及び請求項８乃至１３のいずれか１項に記載の前記出力段回路を含み、前記差動入力増幅段回路は、前記出力段回路に接続される、
超低動作電圧レール・トゥ・レール演算増幅器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2017533666.tif 000015
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2017533666.tif 000016
【国際調査報告】
2017533666.tif 000017
2017533666.tif 000018
2017533666.tif 000019
2017533666.tif 000020