(57)【要約】  本発明は、被供給装置によって要求されるパフォーマンスにしたがって調整された供給電圧を生成する電力変換装置に関する。前記被供給装置は、この被供給装置によって要求される供給電圧、すなわち基準供給電圧をこの電力変換装置に伝達する。前記装置のエネルギー消費が、この電力変換装置に伝達される要求された前記供給電圧とこの電力変換装置によって生成される調整された供給電圧とによって最適化される。
2017509305.tif 000002
【特許請求の範囲】
【請求項１】
被供給装置の供給領域に電力供給するための出力電圧を生成するための切り替え可能なパワーステージを有する電力変換装置であって、前記切り替え可能なパワーステージは、基準供給電圧にしたがって前記切り替え可能なパワーステージを駆動するためのスイッチング信号を生成する制御装置によって制御されるドライバによって駆動される当該電力変換装置において、
前記基準供給電圧が、前記被供給装置によって前記制御装置に伝達されることを特徴とする電力変換装置。
【請求項２】
前記被供給装置は、ＰＷＭ発生装置を有するか又はＰＷＭ発生装置に接続されていて、
前記基準供給電圧は、前記ＰＷＭ発生装置によって生成され、前記基準供給電圧に相当するＰＷＭ信号によって前記制御装置に伝達され、
前記被供給装置は、前記ＰＷＭ信号を前記制御装置に伝達し、
前記制御装置は、前記ＰＷＭ信号を前記基準供給電圧にマッピングする請求項１に記載の電力変換装置。
【請求項３】
前記ＰＷＭ信号は、前記制御装置のＡＤＣによって読み取られるＡＤＣ入力電圧を生成するためにフィルタによってフィルタリングされ、前記制御装置が、前記ＡＤＣ入力電圧を前記基準供給電圧にマッピングする請求項２に記載の電力変換装置。
【請求項４】
前記ＰＷＭ信号の最大で１００％のデューティー比が、前記ＡＤＣによって読み取られ得る最大ＡＤＣ入力電圧に相当するように、前記ＰＷＭ信号のデューティー比が制限され、
前記ＡＤＣ入力電圧のダイナミックレンジが、前記基準供給電圧のダイナミックレンジに相当するように、前記ＡＤＣ入力電圧が、前記基準供給電圧にマッピングされる請求項３に記載の電力変換装置。
【請求項５】
前記ＡＤＣ入力電圧が、前記ＡＤＣによって読み取られ得る最大ＡＣＤ入力電圧に制限されるように、前記フィルタは、前記ＰＷＭ信号をフィルタリングするために抵抗分割器から構成される請求項３に記載の電力変換装置。
【請求項６】
Ｖｓｕｐ，ｒｅｆ＝Ｖｍｉｎ＋（Ｖｍａｘ−Ｖｍｉｎ）＊（Ｖｉｎ−Ｖｉｎ，ｍｉｎ）／（Ｖｉｎ，ｍａｘ−Ｖｉｎ，ｍｉｎ），
であるように、制御装置が、前記ＡＤＣ入力電圧Ｖｉｎを前記基準供給電圧Ｖｓｕｐ，ｒｅｆにマッピングするように構成されていて、
Ｖｍｉｎは、最小基準供給電圧であり、Ｖｍａｘは、最大供給電圧であり、Ｖｍａｘ−Ｖｍｉｎは、基準供給電圧のダイナミックレンジであり、Ｖｉｎ，ｍｉｎは、最小ＡＤＣ入力電圧であり、Ｖｉｎ，ｍａｘは、最大ＡＤＣ入力電圧であり、Ｖｉｎ，ｍａｘ−Ｖｉｎ，ｍｉｎは、ＡＤＣ入力電圧のダイナミックレンジである請求項４又は５に記載の電力変換装置。
【請求項７】
前記制御装置は、Ｖｉｎ，ｍｉｎ、Ｖｉｎ，ｍａｘ、Ｖｍｉｎ及びＶｍａｘに対する値を記憶するように構成されたメモリを有する請求項５又は６に記載の電力変換装置。
【請求項８】
前記抵抗分割器は、第１抵抗Ｒ１及び第２抵抗Ｒ２を有し、
Ｒ２／（Ｒ２−Ｒ１）が、（Ｖｉｎ，ｍａｘ−Ｖｉｎ，ｍｉｎ）／（Ｖｍａｘ−Ｖｍｉｎ）に等しいように、前記Ｒ２／（Ｒ２−Ｒ１）は選択されている請求項５〜７のいずれか１項に記載の電力変換装置。
【請求項９】
前記フィルタは、ローパスフィルタから構成される請求項３〜８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記被供給装置のＰＷＭ発生装置が、デューティーサイクルの分解能と最大デューティー比と最小デューティー比とのビット数に対して構成可能である請求項１〜９のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイナミック電圧スケーリング（ＤＶＳ；Ｄｙｎａｍｉｃ  ＶｏｌｔａｇｅＳｃａｌｉｎｇ）を有する電力変換装置に関する。特に、本発明は、ダイナミック電圧スケーリングを有する標準ＤＣＤＣパワーコンバータ（電力変換装置）に関する。
【背景技術】
【０００２】
スイッチングＤＣＤＣパワーコンバータは、装置として、負荷点に電力を供給するために広く採用されている。一般に、マイクロプロセッサ、ＦＰＧＡ又はその他のデジタル回路のような被供給装置は、特定の電圧範囲にわたって稼働し得る。デジタル回路の供給電圧が高い程、当該装置のパフォーマンスがより良好である。しかしながら、被供給装置が、そのパフォーマンスに対して要求されるよりも高い電圧で稼働している場合、エネルギーが浪費される。
【０００３】
さらに、多くのアプリケーションでは、被供給装置は、いわゆる軽負荷又は中負荷の状態で特定の重要な時点で稼働している。このような状態の下では、当該装置は、可能な最高供給電圧で稼働する必要がない。しかしながら、被供給装置が、軽負荷又は中負荷の状態の下で可能な最高供給電圧で稼働している場合、当該被供給装置のエネルギー消費は、必要よりも高い。この代わりに、供給電圧が低下され得ると、したがってエネルギー消費も低下され得る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】中国特許出願公開第１０２９３１８４２号明細書
【特許文献２】米国特許出願公開第２００９０３９８４２号明細書
【特許文献３】欧州特許出願公開第１９６５４９６号明細書
【特許文献４】欧州特許出願公開第０７３５６５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
それ故に、本発明の課題は、被供給装置のエネルギー消費を最適化するように構成された電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、被供給装置によって要求されるパフォーマンスにしたがって調整された供給電圧を生成する電力変換装置に関する。当該被供給装置は、この被供給装置によって要求される供給電圧、すなわち基準供給電圧をこの電力変換装置に伝達する。当該装置のエネルギー消費が、この電力変換装置に伝達される要求された当該供給電圧とこの電力変換装置によって生成される調整された供給電圧とによって最適化される。
【０００７】
以下に、本発明を添付図面に基づいて説明する。
【図面の簡単な説明】
【０００８】
【図１】電力変換装置と、被供給装置によって要求される供給電圧を、ローパスフィルタを使用してこの電力変換装置に伝達するこの被供給装置とのブロック図である。
【図２】被供給装置の入力出力電圧（Ｖ＿ＩＯ）と、要求される供給電圧を伝達するために使用されるＰＷＭ信号のデューティー比と、アナログデジタルコンバータ（ＡＤＣ）の入力電圧Ｖｉｎとの間の関係を示す。
【図３】ＰＷＭ信号のデューティー比のための選択手順と最大ＡＤＣ入力電圧とを示す。
【図４】基準供給電圧に対するＡＤＣ入力電圧のマッピングを示す。
【図５】ＰＷＭ発生装置をプログラミングするためのブロック図である。
【図６】電力変換装置と、被供給装置によって要求される供給電圧を抵抗分圧器を使用してこの電力変換装置に伝達するこの被供給装置とのブロック図である。
【図７】電力変換装置と、被供給装置によって要求される供給電圧を結合された抵抗分圧器とローパスフィルタとを使用してこの電力変換装置に伝達する被供給装置とのブロック図である。
【図８】ＡＤＣ入力電圧と基準供給電圧との間の関係を示す。
【図９】ＰＷＭ発生装置をプログラミングするための別のブロック図である。
【図１０】被供給装置及び電力変換装置内のタスクフローを示すフローチャートである。
【発明を実施するための形態】
【０００９】
図１は、電力変換装置１１と、被供給装置１２によって要求される供給電圧をこの電力変換装置１１に伝達する被供給装置１２とのブロック図である。電力変換装置１１は、被供給装置１２の供給領域に電力供給するための出力電圧を生成するための切り替え可能なパワーステージ１５を有する。この場合、切り替え可能なパワーステージ１５は、基準供給電圧にしたがって切り替え可能なパワーステージ１５を駆動するためのスイッチング信号を生成する制御装置１７によって制御されるドライバ１６によって駆動される。当該電力変換装置は、図１に示されたように高圧型コンバータでもよい。したがって、切り替え可能なパワーステージ１５は、ハイサイドスイッチ１８、ローサイドスイッチ１９、インダクタ１１０及びコンデンサ１１１から構成される。電力変換装置１１の制御装置１７のＡＤコンバータ（ＡＤＣ）１１２が、通信インタフェースとして使用される。当該被供給装置が、アナログ電圧を出力できない場合、ＰＷＭ発生装置１３によって生成されるパルス幅変調（ＰＷＭ）信号が、ローパスフィルタ１４によってアナログ値を生成するために使用され得る。
【００１０】
このとき、ローパスフィルタリングされた信号Ｖｉｎが、制御装置１７のＡＤＣ１１２によって読み取られ、制御装置１７の基準供給電圧Ｖｓｕｐにマッピングされる。
【００１１】
特に、ＡＤＣ入力電圧Ｖｉｎが、方程式：
【００１２】
【数１】
2017509305.tif 000003
にしたがって基準供給電圧Ｖｓｕｐに変換され得る。
【００１３】
この場合、Ｖｍｉｎは、最小基準供給電圧であり、Ｖｍａｘは、最大供給電圧であり、Ｖｉｎ，ｍａｘは、最大ＡＤＣ入力電圧である。
【００１４】
この方程式は、図４に図解されている。
【００１５】
Ｖｍａｘ、Ｖｍｉｎ及びＶｉｎ，ｍａｘ並びに最小ＡＤＣ入力電圧Ｖｉｎ，ｍｉｎは、ＤＣＤＣ制御装置のメモリ内に記憶されてもよい。
【００１６】
当該被供給装置のＩＯ電圧（Ｖ＿ＩＯ）が、最大ＡＤＣ電圧（ＶＡＤＣｍａｘ）よりも低い場合、この被供給装置は、０％〜１００％のＰＷＭ値を有し、Ｖｉｎｍａｘは、この被供給装置のＩＯ電圧に等しい。０％のＰＷＭに対しては、ＡＤＣの入力電圧は、０であり、１００％のＰＷＭ値に対しては、Ｖｉｎ＝Ｖ＿ＩＯ＝Ｖｉｎｍａｘである。
【００１７】
当該被供給装置のＩＯ電圧が、ＶＡＤＣｍａｘよりも高い場合、ＡＤＣの電圧リミットを超えることを回避するため、ＰＷＭが、ＶＡＤＣｍａｘ／Ｖ＿ＩＯ＊１００％に制限される必要がある。
【００１８】
Ｖ＿ＩＯとＰＷＭとＶｉｎｍａｘとの間の関係が、図２に示されている。ＶｉｎｍａｘとＰＷＭとに対する最大可能値又は最大許容値がある。図２のグラフの、左側の直線より下と右側の双曲線より下との任意の値が、ＰＷＭとＶｉｎｍａｘとに対する最大値として選択され得る。ＰＷＭとＶｉｎｍａｘとに対する選択手順が、図３に図解されている。
【００１９】
ＰＷＭ発生装置５３は、ユーザアプリケーション５１の要求に応じて、図５に示されたような任意のデジタル装置内に容易にプログラミングされ得る。当該ＰＷＭ発生装置５３は、ソフトウェア又はハードウェアでプログラミングされ得る。当該ＰＷＭ発生装置５３は、予め規定されているモジュール５２に基づいてもよく、このときに、ベリログ（Ｖｅｒｉｌｏｇ）又はＶＨＤＬのようなＨＤＬ（ハードウェア記述言語）に基づくネットリスト又はモジュールとしてのデジタル装置内にインスタンス生成（ｉｎｓｔａｎｔｉａｔｅ）される。こうして、当該ＰＷＭ発生装置５３が、ＦＰＧＡ、ＡＳＩＣ、マイクロコンピュータμＣ又はマイクロプロセッサμＰのような任意の装置内に組み込まれ得る。
【００２０】
ＨＤＬコード又はネットリスト５２は、当該被供給装置のアプリケーションから独立して開発され得る。ＰＷＭ発生装置５３に対するインタフェースだけが仕様指定される必要がある。ＰＷＭ発生装置５３用の入力部が、希望するＰＷＭデューティーサイクルとクロックとを規定するシリアル又はパラレルインタフェースである。当該ＰＷＭ発生装置の出力部は、ＰＷＭ信号をドライブする１つの外部ピンである。最高の柔軟性が、ＨＤＬレベル上のソフトＩＰによって達成され得る。こうして、当該ＰＷＭデューティーサイクルの分解能に対して要求されるビット数が、当該ユーザアプリケーションの設計段階中に特定され得る。或るプロセスに特化したレイアウトに基づくハードＩＰを使用することも可能である。当該ハードＩＰの場合には、ＰＷＭデューティーサイクルの分解能に対する柔軟性が失われる。当該ＩＰに基づくアプローチを使用することが必須ではない。当該ＰＷＭの機能性は、ソフトウェア若しくは状態機械中にプログラミングされてもよく、又は被供給装置が内蔵している他の任意のハードウェアと一緒にプログラミングされてもよい。
【００２１】
１ビットのＰＷＭ分解能の場合、ローパスフィルタが省略され得る。何故なら、当該ＰＷＭ出力は、論理Ｌ又は論理Ｈだからである、すなわち、当該ＰＷＭ出力は、ＤＣ値であるからである。Ｖ＿ＩＯ＞ＶＡＤＣｍａｘに対しては、当該ローパスフィルタの代わりに、抵抗分割器が、ＡＤＣ入力電圧をＶＡＤＣｍａｘに制限するために必要とされる。Ｖ＿ＩＯ＜ＶＡＤＣｍａｘに対しては、Ｖｉｎｍａｘが、Ｖ＿ＩＯに設定される必要がある。図６には、図１のようにアナログ基準信号を有する変更されたブロック図が示されている。当該ローパスフィルタが、抵抗分割器６４に置き換えられてある。このアプリケーションでは、Ｖｓｕｐが、２つの値だけを有し得る。これらの値は、幾つかのアプリケーションにおいては十分である。
【００２２】
図１のシステムで許容される最大ＰＷＭの制限を克服するため、図６及び７に示されたような追加の抵抗Ｒ２が設けられ得る。図６及び７の抵抗分割器Ｒ１／Ｒ２が、ＡＤＣの入力電圧をＶＡＤＣｍａｘに制限する。したがって、１００％のＰＷＭ出力に対して、Ｒ２／（Ｒ１＋Ｒ２）＜＝ＶＡＤＣｍａｘ／Ｖ＿ＩＯであることが保証される必要がある。ＡＤＣの全入力範囲を使用するためには、Ｒ２／（Ｒ１＋Ｒ２）は、ＶＡＤＣｍａｘ／Ｖ＿ＩＯである必要がある。
【００２３】
ＤＶＳを実行するための柔軟な解決策が、図１中と同様なアナログ基準信号を有するブロック図を示す図７、図８及び図９を使用して記載され得る。フィルタ７４が、ローパスフィルタと抵抗分割器とから構成される。
【００２４】
制御装置７７が、その（揮発性又は不揮発性の）メモリ内にＶｉｎｍｉｎ、Ｖｉｎｍａｘ、Ｖｍｉｎ及びＶｍａｘに対する値を保持し、図８に示された方程式：
【００２５】
【数２】
2017509305.tif 000004
にしたがってＶｓｕｐを調整する。
【００２６】
Ｖｍａｘ−Ｖｍｉｎは、基準供給電圧のダイナミックレンジであり、Ｖｉｎ，ｍａｘ−Ｖｉｎ，ｍｉｎは、ＡＤＣの入力電圧のダイナミックレンジである。
【００２７】
したがって、ＰＷＭ信号の最大で１００％のデューティー比が、ＡＤＣによって読み取られ得る最大ＡＤＣ入力電圧に相当するように、ＰＷＭ信号のデューティー比が制限され、この場合に、ＡＤＣ入力電圧のダイナミックレンジが、基準供給電圧のダイナミックレンジに相当するように、当該ＡＤＣ入力電圧が、当該基準供給電圧にマッピング（ｍａｐ）される。
【００２８】
ＰＷＭ発生装置７３が、ＰＷＭｍｉｎとＰＷＭｍａｘとの間のｎビットの線形分解能を有するＰＷＭ出力を生成する。これに加えて、Ｖｉｎの動作範囲が、抵抗Ｒ１及びＲ２を通じて影響され得、ローパスフィルタが、ＰＷＭ信号からＤＣ値を生成するためにＣｌｐ並びにＲ１及びＲ２によって構成されている。図９は、ＰＷＭ発生装置９３をプログラミングするための別のブロック図である。当該ＰＷＭ発生装置は、クロック及び入力としてのＰＷＭｄｉｇ信号並びにパラメータとしてのＰＷＭｍａｘ及びＰＷＭｍｉｎを有するＨＤＬモジュールである。このＩＰは、ユーザアプリケーション９１にしたがって、レイアウト又はネットリストＩＰ９２として設けられてもよい。この場合には、ＰＷＭｄｉｇの幅並びにパラメータのＰＷＭｍｉｎ及びＰＷＭｍａｘを特定するための柔軟性が失われる。当該ＰＷＭ発生器は、被供給装置の一部である。
【００２９】
システム内部の標準ＤＣＤＣ制御装置内のＤＶＳを実行するために提供される特徴の概要が、以下に示されている。
【００３０】
【表１】
2017509305.tif 000005
【００３１】
図１０は、被供給装置内とＤＣＤＣ制御装置内とのフローを示す。
【００３２】
上記の全ての構成が、オープンループで実行される。当該通信は、被供給装置からＤＣＤＣ制御装置への単方向通信である。このことは、ＤＶＳ信号（ＰＷＭ変化）を送り出してから当該出力電圧がその希望する値に達する時間までの最大期間がシステム設計中に計算される必要があり、待ち時間が当該出力電圧の変化の完了を待つために実装される必要があることを意味する。このことは、ハイパフォーマンスモード、すなわち高出力電圧、から低出力電圧に移行する状況に対しては重要でない。しかし、低出力モードから高出力モードに移行するときは重要である。何故なら、当該被供給装置が、このハイパフォーマンスモード、すなわち高出力モードに移行するための当該計算された最大期間を待つ必要があるからである。
【符号の説明】
【００３３】
１１  電力変換装置（パワーコンバータ）
１２  被供給装置
１３  ＰＷＭ発生装置
１４  ローパスフィルタ
１５  パワーステージ
１６  ドライバ
１７  制御装置
１８  ハイサイドスイッチ
１９  ローサイドスイッチ
１１０  インダクタ
１１１  コンデンサ
１１２  ＡＤコンバータ
５１  ユーザアプリケーション
５２  モジュール又はネットリスト
５３  ＰＷＭ発生器
６１  電力変換装置
６２  被供給装置
６３  ＰＷＭ発生装置
６４  抵抗分割器
６５  パワーステージ
６６  ドライバ
６７  制御装置
６８  ハイサイドスイッチ
６９  ローサイドスイッチ
６１０  インダクタ
６１１  コンデンサ
６１２  ＡＤコンバータ
７１  電力変換装置
７２  被供給装置
７３  ＰＷＭ発生装置
７４  フィルタ
７５  パワーステージ
７６  ドライバ
７７  制御装置
７８  ハイサイドスイッチ
７９  ローサイドスイッチ
７１０  インダクタ
７１１  コンデンサ
７１２  ＡＤコンバータ
９１  ユーザアプリケーション
９２  モジュール
９３  ＰＷＭ発生装置
【図１】
2017509305.tif 000006
【図２】
2017509305.tif 000007
【図３】
2017509305.tif 000008
【図４】
2017509305.tif 000009
【図５】
2017509305.tif 000010
【図６】
2017509305.tif 000011
【図７】
2017509305.tif 000012
【図８】
2017509305.tif 000013
【図９】
2017509305.tif 000014
【図１０】
2017509305.tif 000015
【国際調査報告】
2017509305.tif 000016
2017509305.tif 000017
2017509305.tif 000018