(57)【要約】増幅器構成は、正及び負の駆動電圧がそれぞれ印加されるドレイン、及び入力信号が供給されるゲートを有する第１及び第２の電力増幅器（Ｔ１，Ｔ２）を備える。増幅器構成は、第１及び第２の電力増幅器からの第１及び第２のドレイン電流を検出する第１及び第２の電流検出器（１，２）と、最も小さなドレイン電流を特定するように構成された処理回路（３）と、入力信号と、第１及び第２の電力増幅器のうちの非活性化の電力増幅器のゲートとの間に結合された抵抗に流れるバイアス電流をフィードバック信号に応じて駆動するフィードバック制御ループ及び手段と、をさらに備える。フィードバック制御ループは、最も低い電流を有するトランジスタ（非活性化のトランジスタ）のアイドル電流を一定に維持して、電流を負荷に供給しないトランジスタに流れる電流が、所望の値に固定される。
2017519437.tif 000002
【特許請求の範囲】
【請求項１】
増幅器構成であって、
正の駆動電圧が印加されるドレイン、及び入力信号が供給されるゲートを有する第１の電力増幅器（Ｔ１）と、
負の駆動電圧が印加されるドレイン、及び前記入力信号が供給されるゲートを有する第２の電力増幅器（Ｔ２）であって、前記第１の電力増幅器のソース及び前記第２の電力増幅器のソースの両方が、負荷（ＲＬ）に接続されている、前記第２の電力増幅器（Ｔ２）と、
前記第１の電力増幅器からの第１のドレイン電流を検出する第１の電流検出器（１）と、
前記第２の電力増幅器からの第２のドレイン電流を検出する第２の電流検出器（２）と、
前記第１及び第２のドレイン電流のうちの最も小さな電流としてアイドル電流を特定するように構成された処理回路（３）と、
前記アイドル電流を、事前に設定されたアイドル電流の設定値と比較して誤差信号を生成する比較器（４）と、
前記誤差信号に基づいてフィードバック信号を生成するバイアス制御ループ（５）と、
非活性化の電力増幅器からのドレイン電流が前記事前に設定されたアイドル電流と等しいことを補償するように、前記入力信号と、前記第１及び第２の電力増幅器のうちの非活性化の電力増幅器のゲートとの間に結合された抵抗に流れるバイアス電流を前記フィードバック信号に応じて駆動する手段と、を備える、増幅器構成。
【請求項２】
前記バイアス電流を駆動する手段は、
第１の抵抗に流れるバイアス電流を駆動して前記フィードバック信号に応じて前記第１の電力増幅器のゲートに第１のバイアス電圧を生成するように接続された第１の電流源（Ｃ１）と、
第２の抵抗に流れるバイアス電流を駆動して前記フィードバック信号に応じて前記第２の電力増幅器のゲートに第２のバイアス電圧を生成するように接続された第２の電流源（Ｃ２）と、を含む、請求項１に記載の増幅器構成。
【請求項３】
前記処理回路は、アナログ回路として具体化される、請求項１に記載の増幅器構成。
【請求項４】
前記処理回路は、デジタルプロセッサを含む、請求項１に記載の増幅器構成。
【請求項５】
第１及び第２の電力増幅器、前記第１の電力増幅器のドレインに印加された正の駆動電圧と、前記第２の電力増幅器のドレインに印加された負の駆動電圧と、各電力増幅器のゲートに供給された入力信号と、を備える増幅器構成であって、前記第１の電力増幅器のソース及び前記第２の電力増幅器のソースの両方が、負荷（ＲＬ）に接続されている、前記増幅器構成のアイドル電流を制御する方法であって、
前記第１の電力増幅器からの第１のドレイン電流を検出すること、
前記第２の電力増幅器からの第２のドレイン電流を検出すること、
前記第１及び第２のドレイン電流のうちの最も小さな電流としてアイドル電流を特定すること、
前記アイドル電流を、事前に設定されたアイドル電流の設定値と比較して誤差信号を生成すること、
前記誤差信号をバイアス制御ループに供給してフィードバック信号を生成すること、
前記入力信号と、前記第１及び第２の電力増幅器のうちの非活性化の電力増幅器のゲートとの間に結合された抵抗に流れるバイアス電流を前記フィードバック信号に応じて駆動することを備えて、非活性化の電力増幅器からのドレイン電流が前記事前に設定されたアイドル電流と等しいことを補償する、方法。
【請求項６】
前記フィードバック信号を、前記バイアス電流を駆動するように構成された電流源に供給することをさらに備える請求項５に記載の方法。
【請求項７】
前記フィードバック信号が、
第１の抵抗に流れる電流を駆動して前記第１の電力増幅器のゲートに第１のバイアス電圧を生成するように接続された第１の電流源（Ｃ１）と、
第２の抵抗に流れる電流を駆動して前記第２の電力増幅器のゲートに第２のバイアス電圧を生成するように接続された第２の電流源（Ｃ２）と、に供給される、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動バイアスＡＢ級増幅器に関する。
【背景技術】
【０００２】
ＡＢ級増幅器では、信号がない場合に両方のトランジスタに流れる定常電流（standing current）は、アイドル電流と呼称される。アイドル電流（idle current）は、（一方の増幅器から他方の増幅器に切り替わる）クロスオーバ領域のひずみを低減する。しかし、アイドル状態では、同時に電力消費が増加するという欠点があった。他には、アイドル電流を設定するために供給されるバイアス電流は、温度に応じて調整しなくてはならないという欠点があった。
【０００３】
種々の試みは、高忠実度を犠牲にすること無しにアイドル電力消費を向上させている。例えば、特許文献１は、入力がない場合にバイアス電流が調整（低下）されるシステムを開示する。
【０００４】
これら問題を解決するための試みは、非特許文献１に示されている。この手法を備えることで、特定タイプの出力トランジスタを用いて出力トランジスタを駆動する電流によって高い線形性が達成される。しかし、出力がＡ級状態を脱すると、電流を供給しない分岐の電流が、完全にオフされ、つまり完全にＢ級動作が実行される。
【０００５】
複数の試みでは、各電力トランジスタを動的にモニターして制御することがなされていた。例えば、特許文献２，３では、電流は、アイドル電流が小さい場合に特に問題の原因となるエミッタ抵抗の両端にかかる電圧を測定することによりモニターされる。
【０００６】
解決手段は、特許文献４に示されている。この解決手段では、出力を供給しないトランジスタが、依然として活性化状態を維持することになる。このことは、トランジスタの寄生電圧依存電流（parasitic voltage dependent current）により非平衡（misbalanced）となってアイドル電流が流れることを維持する制御ループにより達成される。しかしながら、この解決手段は、ロバストではない。アーリー電圧と呼称される電圧依存電流は、寄生成分であり、通常、大きなばらつきを有するパラメータである。オーディオ信号の局所的なフィードバックを有する制御回路は、出力トランジスタに到達する前に幾つかのトランジスタを通過する必要があることをさらに意味する。このフィードバックループは、トランジスタのエミッタで低インピーダンスを確立する。この点では、アイドル電流を測定するために２つのエミッタ抵抗が存在する。これらトランジスタ間で十分な電圧を有するために、エミッタ抵抗は、１オームの範囲内である必要があり、これにより、出力段が実質的に１オームの出力インピーダンスを有することになる。良好な増幅器では、出力インピーダンスは、少なくとも１００分の１でなければならない。これにより、無効負荷（reactive load）と組み合わされた１オームの出力抵抗が、位相シフト及び発振に起因する場合の内部フィードバック制御により達成されるだけである。 
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第４，０７７，０１３号明細書
【特許文献２】米国特許第３，９９５，２２８号明細書
【特許文献３】米国特許第４，１６０，２１６号明細書
【特許文献４】米国特許第４，５９５，８８３号明細書
【非特許文献】
【０００８】
【非特許文献１】ホークスフォード（Hawksford），「エラー訂正及び非スイッチング電力増幅器出力段（Error correction and Non-Switching Power Amplifier Output Stages）」，第１０２回ＡＥＤコンベンション，１９９７年３月２２−２５日
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明の目的は、低歪み及び改良された線形性を示す制御バイアスを有するＡＢ級増幅器を提供する先行技術に対する代替的な解決手段を提供することである。
本発明によれば、この目的及び他の目的が第１及び第２の電力増幅器、第１の電力増幅器のドレインに印加される正の電圧、第２の電力増幅器のドレインに印加される負の電圧、及び各電力増幅器のゲートに供給される入力信号を有する増幅器構成におけるアイドル電流を制御するための方法により達成される。第１の電力増幅器のソース及び第２の電力増幅器のソースの両方は、負荷に接続される。方法は、第１の電力増幅器からの第１のドレイン電流を検出すること、第２の電力増幅器からの第２のドレイン電流を検出すること、第１及び第２のドレイン電流のうちの最も小さなドレイン電流をアイドル電流として特定すること、アイドル電流を、事前に設定されたアイドル電流の設定値と比較して誤差信号を生成すること、誤差信号をバイアス制御ループに供給してフィードバック信号を生成すること、入力信号と、第１及び第２の電力増幅器のうちの非活性化の電力増幅器のゲートとの間に結合された抵抗に流れるバイアス電流をフィードバック信号と比例して駆動することにより、フィードバック信号は、非活性化の電力増幅器からのドレイン電流が事前に設定されたアイドル電流と等しいことを補償するようにゲートのバイアス電圧を制御する。
【００１０】
また目的は、正の駆動電圧が印加されるドレイン、及び入力信号が供給されるゲートを有する第１の電力増幅器と、負の駆動電圧が印加されるドレイン及び入力信号が供給されるゲートを有する第２の電力増幅器であって、第１の電力増幅器のソース及び第２の電力増幅器のソースの両方が、負荷に接続されている、前記第２の電力増幅器と、第１の電力増幅器からの第１のドレイン電流を検出する第１の電流検出器と、第２の電力増幅器からの第２のドレイン電流を検出する第２の電流検出器と、第１及び第２のドレイン電流のうちの最も小さなドレイン電流をアイドル電流として特定するように構成された処理回路と、アイドル電流を、事前に設定されたアイドル電流の設定値と比較して誤差信号を生成する比較器と、誤差信号に基づいてフィードバック信号を生成するバイアス制御ループと、非活性化の電力増幅器からのドレイン電流が事前に設定されたアイドル電流と等しいことを補償するために、入力信号と、第１及び第２の電力増幅器のうちの非活性化の電力増幅器のゲートとの間に結合された抵抗に流れるバイアス電流をフィードバック信号に依存して駆動する手段と、を備える増幅器構成により取得される。
【００１１】
本発明によれば、バイアス制御ループは、最も小さな電流を有するトランジスタ（非活性化のトランジスタ）において一定のアイドル電流を維持する。これにより、負荷に電流を駆動しないトランジスタにおいて流れる電流が所望の値に固定される。その値は、Ｖｉｎ，Ｖｏｕｔの値、出力電流、又は可能性がある誘導負荷に関係無く、全ての動作及び生じる可能性がある信号状態に対して固定される。
【００１２】
本発明によれば、オーディオ性能は、より低いアイドル電流に維持されることにより、アイドルの場合に電力消費の大幅な低減に導くことができる。代替的には、改良されたオーディオ性能は、アイドル電流を増大させること無しに達成することができる。
【００１３】
従来のＡＢ級増幅器と比較して、非活性化のトランジスタは、依然として活性化しており、このため、本発明に従った増幅器は、ＡＢＡ級増幅器と呼称され得る。
「ドレイン」という用語は、トランジスタがＭＯＳトランジスタであることを示唆する。しかし、本発明は、バイポーラトランジスタを用いて具体化され得る。この場合、コレクタ電流が検出され、バイアス電圧がベースに印加される。
【００１４】
処理回路は、アナログ回路により具体化されるか、又は好適なサンプリングを有するデジタルプロセッサを用いて具体化されてもよい。
好適な実施形態によれば、バイアス電流は、両方のトランジスタに印加される。このことは、増幅器の線形性効果を有し、非線形要素が５０％だけ低減されることを示す。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に従った増幅器の回路ブロック図。
【図２】本発明の実施形態に従った方法のフローチャート。
【図３】本発明の実施形態の増幅器のより詳細な回路図。
【図４】図３の回路の２つの分岐の出力電流のダイヤグラム。
【発明を実施するための形態】
【００１６】
本発明は、本発明の現在のところ好適な実施形態を示す添付の図面を参照してより詳細に記載される。
図１は、負荷ＲＬに電圧Ｖｏｕｔを供給する上部トランジスタＴ１及び下部トランジスタＴ２を含む２つのＭＯＳＦＥＴトランジスタを備えた本発明の実施形態に従った増幅器構成を示す。上部トランジスタＴ１には、正の駆動電圧が印加され、そのゲートには、抵抗Ｒ１を介して入力電圧が印加される。下部トランジスタＴ２には、負の駆動電圧が印加され、そのゲートには、抵抗Ｒ２を介して入力電圧が印加される。上部トランジスタＴ１のドレイン電流は、「ｉ１」と呼称され、下部トランジスタＴ２のドレイン電流は、「ｉ２」と呼称される。トランジスタＴ１，Ｔ２のドレインは、電流検出器１，２にそれぞれ接続され、電流検出器１，２は、２つのドレイン電流ｉ１，ｉ２をそれぞれ検出するように構成されている。
【００１７】
増幅器構成は、電流検出器１，２からの信号を整流し（ｒｅｃｔｉｆｙ）、ｉ１，ｉ２のうちの最も小さな電流を特定するように構成された処理回路をさらに備える。この最も小さな電流ｉｒは、出力負荷ＲＬに電流を供給しない分岐（ｂｒａｎｃｈ）に流れるアイドル電流を示す。バイアス制御ループは、最も小さな電流ｉｒの値を所望のアイドル電流ｉｑを示す値と比較するように構成されている。制御ループは、２つの電流源Ｃ１，Ｃ２に接続されたループゲイン（ｌｏｏｐ  ｇａｉｎ）５をさらに備える。これら電流源は、抵抗Ｒ１，Ｒ２にそれぞれ接続されている。
【００１８】
以下、図２を参照して図１の増幅器構成の動作を簡単に説明する。まずステップＳ１において、２つのドレイン電流ｉ１，ｉ２は、電流検出器１，２により検出され、検出された電流を示す信号が処理回路３に供給される。ステップＳ２において、ｉ１，ｉ２のうちの最も小さな電流が、処理回路３により特定される。ステップＳ３において、フィードバック信号は、特定された最も小さい電流ｉｒを所望のアイドル電流と比較し、定ゲイン（ｃｏｎｓｔａｎｔ  ｇａｉｎ）により結果として生成される誤差ｉｅを増幅することにより形成される。ステップＳ４では、フィードバック信号は、電流源Ｃ１，Ｃ２を制御してバイアス電流を抵抗Ｒ１，Ｒ２に流すように用いられ、抵抗Ｒ１，Ｒ２間のバイアス電圧に作用させる。ドレイン電流のフィードバックは、バイアス制御ループとして機能し、ｉ１，ｉ２のうちの最も小さな電流がｉｑよりも小さい場合、Ｒ１又はＲ２に流れる電流は、最も小さな電流がｉｑと等しくなるまで増加する。これにより、トランジスタＴ１，Ｔ２が非活性化する場合にトランジスタＴ１，Ｔ２に流れるｉｑと等しい一定のアイドル電流を補償する。
【００１９】
さらに、上記したフィードバックは、以下に説明されるように線形性効果（ｌｉｎｅａｒｉｚｉｎｇ  ｅｆｆｅｃｔ）を提供する。
図１は、ユニティゲイン・ボルテージフォロア（ｕｎｉｔｙ  ｇａｉｎ  ｖｏｌｔａｇｅ  ｆｏｌｌｏｗｅｒ）として見ることができる。その関係は、理想的には、Ｖｏｕｔ＝Ｖｉｎである。一方、ドレイン電流と、ゲート・ソース間電圧との関係は、非線形である。
【００２０】
トランジスタＴ１，Ｔ２が好適に適合された場合、ゲート・ソース間電圧は、同じドレイン電流及び同じドレイン・ソース間電圧のためにＶＧＳ１＝ＶＧＳ２である。解りやすくするために、Ｒ１は、Ｒ２と等しくなるように構成されている。このような構成では、以下の関係を維持する。
【００２１】
【数１】
2017519437.tif 000003
ここで、Ｖｉｎは入力信号であり、Ｖｏｕｔは出力電圧であり、ｉｂ＊Ｒ１は、バイアス電圧であり、ＶＧＳｘは、ゲート・ソース間電圧である。Ｖｉｎ＝０である場合、Ｖｏｕｔ＝０であり且つＶＧＳ＝ＶＧＳ１＝ＶＱ＝ｉｂｑ＊Ｒ１となり、ｉｂｑはＲ１に流れるバイアス電流である。従来のシステムでは、ＶＧ１とＶＧ２との間の電圧差は、一定に維持される。図１では、このことは、制御ループの遮断（ｂｒｅａｋｉｎｇ）に対応してバイアス電流ｉｂを一定とみなし、従って、ＶＧ１−ＶＧ２＝ｉｂｑ＊（Ｒ１＋Ｒ１）となる。Ｖｉｎが正である場合、上部トランジスタＴ１は、負荷ＲＬへの出力電流を増加させる。このことは、ＶＧＳ１がある程度だけ増加することを意味する。従って、ＶＧＳ１＝ＶＱ＋ΔＶＧＳ１となり、ここで、追加された値は、トランジスタの非線形パラメータに依存する。式１は、以下のようになる。
【００２２】
【数２】
2017519437.tif 000004
説明したように図１に例示された本発明の実施形態に従ったシステムでは、バイアス制御ループは、最も小さな電流を有する分岐における一定のアイドル電流を維持する。従って、この場合、上部トランジスタＴ１が負荷を駆動する場合、制御ループは、所望のアイドル電流が下部トランジスタＴ２を介して取得されるまでｉｂを増加させる。
【００２３】
簡易化のため、ＶＳＤ２の変化に起因する電流の極めて小さな変化を除外することを選択し、これにより、下部トランジスタＴ２の電流は、単にＶＳＧ２に依存することになる。その結果、下部トランジスタＴ２のゲート・ソース間電圧は変化せずに、ＶＳＧ２＝ＶＱとなる。式１，２は、
【００２４】
【数３】
2017519437.tif 000005
となる。
【００２５】
２つの式を追加すること及び「２」で割ることにより、
【００２６】
【数４】
2017519437.tif 000006
となる。
【００２７】
研究が負の電圧入力に関して実施された場合には同じ結果が生じる。明らかに、本発明の実施形態に従った増幅器では、非線形要素が、従来のシステムと比較して値を半分にするように低下される。ＭＯＳＦＥＴを、バイポーラトランジスタの相補なセットで置き換えた場合には、同じように改良された性能を理解することになる。
【００２８】
図３は、アナログ回路により具体化された処理回路３を有する図１の回路図の回路具体化例を示す。図１の同じ要素に対応する図３の要素には、任意の識別参照符号が付与されている。
【００２９】
出力トランジスタＴ１，Ｔ２は、ここでは共通ソースＶｉｎに対して相補的なＭＯＳＦＥＴトランジスタである。抵抗Ｒ１，Ｒ２間の電圧降下は、これらトランジスタＴ１，Ｔ２からゲート・ソース間電圧を生成するバイアス電圧を形成する。Ｃ１とＣ２は、回路が平衡となるように出力される同じ電流を追跡して入力する２つの電流生成器である。
【００３０】
出力トランジスタＴ１，Ｔ２のドレイン電流は、以下の手法により測定される。ダイオード１１，１２は、各ドレインの順方向（ｆｏｒｗａｒｄ  ｄｉｒｅｃｔｉｏｎ）に設けられる。ダイオード１１，１２は、抵抗１３，１４と並列である。抵抗１３，１４は、ダイオード１１，１２の順方向電圧によってではなく、抵抗の端子間の電圧降下が所望のバイアス電流により決定されることを補償する値を有する。例えば、１０ｍＡで抵抗１３の端子間にかかる約１００ｍＶの電圧は、ダイオード１１，１２の順方向電圧よりも十分に低い。出力が多くの電流を流す場合、ダイオード１１，１２は、供給電圧よりも低いダイオードの順方向電圧を有するだけで出力段が機能を継続することを引き継いで補償する。
【００３１】
抵抗１３の端子間の電圧降下が、トランジスタＴ４，Ｔ５の手段により検出され、その値が電流として供給される。他の分岐に対して同様に、トランジスタＴ６，Ｔ７は、抵抗１４の端子間にかかる電圧を検出する。より低い分岐（ｌｏｗｅｒ  ｂｒａｎｃｈ）では、電流信号が、カレントミラー１５により反転される（ｒｅｖｅｒｓｅｄ）。抵抗１６の端子間にかかる電圧は、より低い分岐の電流を示し、抵抗１７の端子間にかかる電圧は、より高い分岐の電流を示す。
【００３２】
ダイオード１８，１９を用いて、２つの電圧のうちのより低い電圧が検出され、このことは、本発明に従って値が一定に維持されることを示す。この信号は、ローパスフィルタを導入してフィードバックシステムが好適である事を補償するために、実質的に低い周波数でフィルタリングされるエミッタフォロア２０を通過する。
【００３３】
フィルタリングされた信号が、トランジスタ２２，２３を含む誤差増幅器２１に供給される。トランジスタ２３には、所望の最も小さなアイドル電流、例えば１ボルトに対応するＤＣ信号が供給される。
【００３４】
誤差増幅器２１は、トランジスタ２５，２６，２７，２８を含む増幅器２４に接続された出力を有する。増幅器２４は、誤差増幅器２１から抵抗Ｒ１，Ｒ２間の電圧降下を提供する２つの電流生成器Ｃ１，Ｃ２への出力電流を変換するように構成されている。
【００３５】
回路は、システムを高速化及び安定化させるために多くのＲＣ要素を含む。また機能とは無関係である幾つかの挿入された１Ｍオームの抵抗がある。これらは、回路のシミュレーションにおいて測定抵抗を提供するように機能するだけである。
【００３６】
図４は、図３の回路における電流のシミュレーションを示し、上部及び下部トランジスタＴ１，Ｔ２に流れる電流を示す。約８ｍＡの場合に、出力トランジスタＴ１，Ｔ２が安定的に電流を出力し、最も小さな電流の流れが常時維持されることが明らかである。
【００３７】
当業者であれば、本発明が決して上記した好適な実施形態に制限されないことを理解する。反対に、多くの修正及び変更が、添付された特許請求の範囲において可能である。例えば、上記した説明は、ＭＯＳＦＥＴトランジスタに関するが、バイポーラトランジスタを用いた具体化も可能である。さらに回路具体化の詳細は、図３に示す回路具体化とは異なっていてもよく、例えば追加のフィルタ又はフィードバック制御を含んでもよい。
【００３８】
アナログ回路で例示された処理回路３は、デジタルプロセッサによって具体化されてもよい。この具体化は、好適なサンプリングを必要とし、例えば２０ＭＨｚのサンプリングレートを有する１０ビットＡ／Ｄ及びＤ／Ａコンバータを用いる。実施可能な実施形態は、ＳＡＲコンバータ又はフラッシュコンバータを含む。
【図１】
2017519437.tif 000007
【図２】
2017519437.tif 000008
【図３】
2017519437.tif 000009
【図４】
2017519437.tif 000010
【国際調査報告】
2017519437.tif 000011
2017519437.tif 000012
2017519437.tif 000013