(57)【要約】  アクティブピクセル型撮像素子は、中型から大型サイズの画素に対し低いピンニング電圧で、高い近赤外線変調伝達関数及び高い量子効率を可能にする、フォトダイオード構造を含む。フォトダイオードは、両方とも第１のドーパント型で、浅いフォトダイオード領域の長さが、深いフォトダイオード領域の長さより長い、浅いフォトダイオード領域及び深いフォトダイオード領域と、両方とも第２のドーパント型の浅い空乏領域及び深い空乏領域と、を含む。深い空乏領域は、少なくとも２つの対称側において深いフォトダイオード領域を取り囲む。【選択図】図５
2017520105.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオード領域が、浅いフォトダイオード領域及び第１の深いフォトダイオード領域を含み、前記浅いフォトダイオード領域の長さが、前記第１の深いフォトダイオード領域の長さよりも長い、第１のドーパント型のフォトダイオード領域と、
空乏領域が、浅い空乏領域及び深い空乏領域を含み、前記深い空乏領域が、少なくとも２つの対称側において前記第１の深いフォトダイオード領域を取り囲む、第２のドーパント型の空乏領域と、を備え、
前記第２のドーパント型は、前記第１のドーパント型と反対のドーパント型である、撮像装置。
【請求項２】
前記フォトダイオード領域の全体は、フォトダイオードリセットの間に、キャリアが完全に空乏化されるように構成される、請求項１に記載の撮像装置。
【請求項３】
前記第１の深いフォトダイオード領域の深さは、前記深い空乏領域の深さと実質的に等しい、請求項１に記載の撮像装置。
【請求項４】
前記フォトダイオード領域は、第２の深いフォトダイオード領域をさらに含み、前記第２の深いフォトダイオード領域の長さは、前記第１の深いフォトダイオード領域の前記長さよりも長い、請求項１に記載の撮像装置。
【請求項５】
前記第２の深いフォトダイオード領域は、前記深い空乏領域よりも深い、請求項４に記載の撮像装置。
【請求項６】
ゲート酸化物層をさらに備える、請求項１に記載の撮像装置。
【請求項７】
前記第１の深いフォトダイオード領域及び前記深い空乏領域は、前記ゲート酸化物層より前に形成される、請求項６に記載の撮像装置。
【請求項８】
前記フォトダイオード領域は、前記ゲート酸化物層より前に形成され、前記空乏領域は、前記ゲート酸化物層より後に形成される、請求項６に記載の撮像装置。
【請求項９】
前記空乏領域は、前記ゲート酸化物層より前に形成され、前記フォトダイオード領域は、前記ゲート酸化物層より後に形成される、請求項６に記載の撮像装置。
【請求項１０】
前記撮像装置は、裏面照射型撮像装置として構成される、請求項１に記載の撮像装置。
【請求項１１】
光学系と、
前記光学系から入射光を受光するように構成される撮像装置であって、前記撮像装置は、請求項１に記載の撮像装置である撮像装置と、
前記撮像装置から信号を受信し、データを出力するように構成される、信号プロセッサと、
を備える電子機器。
【請求項１２】
フォトダイオード領域が、浅いフォトダイオード領域及び第１の深いフォトダイオード領域を含み、前記浅いフォトダイオード領域の長さが、前記第１の深いフォトダイオード領域の長さよりも長い、第１のドーパント型のフォトダイオード領域を形成することと、
空乏領域が、浅い空乏領域及び深い空乏領域を含み、前記深い空乏領域が、少なくとも２つの対称側において前記第１の深いフォトダイオード領域を取り囲む、第２のドーパント型の空乏領域を形成することと、を含み、
前記第２のドーパント型は、前記第１のドーパント型と反対のドーパント型である、撮像装置の製造方法。
【請求項１３】
前記フォトダイオード領域の全体は、フォトダイオードリセットの間に、キャリアが完全に空乏化されるように構成される、請求項１２に記載の撮像装置の製造方法。
【請求項１４】
前記第１の深いフォトダイオード領域の深さは、前記深い空乏領域の深さと実質的に等しい、請求項１２に記載の撮像装置の製造方法。
【請求項１５】
前記フォトダイオード領域は、第２の深いフォトダイオード領域をさらに含み、前記第２の深いフォトダイオード領域の長さは、前記第１の深いフォトダイオード領域の前記長さよりも長い、請求項１２に記載の撮像装置の製造方法。
【請求項１６】
前記第２の深いフォトダイオード領域は、前記深い空乏領域よりも深い、請求項１５に記載の撮像装置の製造方法。
【請求項１７】
ゲート酸化物層を形成することをさらに含む、請求項１２に記載の撮像装置の製造方法。
【請求項１８】
前記ゲート酸化物層を形成する前に、前記第１の深いフォトダイオード領域及び前記深い空乏領域を形成することをさらに含む、請求項１７に記載の撮像装置の製造方法。
【請求項１９】
前記ゲート酸化物層を形成する前に、前記フォトダイオード領域を形成することと、前記ゲート酸化物層を形成した後に、前記空乏領域を形成することと、をさらに含む、請求項１７に記載の撮像装置の製造方法。
【請求項２０】
前記ゲート酸化物層を形成する前に、前記空乏領域を形成することと、前記ゲート酸化物層を形成した後に、前記フォトダイオード領域を形成することと、をさらに含む、請求項１７に記載の撮像装置の製造方法。
【請求項２１】
前記撮像装置は、裏面照射型撮像装置として構成される、請求項１２に記載の撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、デジタル撮像素子に関し、より詳細には、近赤外線（ＮＩＲ：ｎｅａｒ−ｉｎｆｒａｒｅｄ）スペクトル領域において、良好な感度を有する撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子は、入射光子を電子−正孔対に変換することにより動作する。撮像素子は、典型的には、“画素”と呼ばれる光感知素子の２次元アレイを含む。電子又は正孔のいずれかは、次いでセンサによって収集され、各画素又は画素群のための出力信号に変換される。光子変換が起こる深さは、検出する物質の吸収係数によって決まる。吸収係数は、物質によって変化するが、所与の物質についての波長が長いほど減少する。吸収係数が減少するにつれて、光は検出する物質中のより深くに浸透する。
【０００３】
シリコンベースの光検出器は、典型的には、３５０−１１００ｎｍの波長の範囲にある光を感知する。短波長光は、シリコンの表面付近で検出され、長波長光は、電子−正孔対を生成することなく、より厚いシリコンを通過し得る。例えば、８５０ｎｍ（ＮＩＲスペクトル領域における波長）では、シリコンベースの光検出器に対する吸収の深さは、約１２μｍとなる。
【０００４】
シリコンベースの撮像素子の設計は、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅｓ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどを含む。ＣＭＯＳイメージセンサは、電力消費がより少ないという利点を有し、デジタル出力画素値を提供する内蔵アナログ−デジタルコンバータを含む。
【０００５】
基本的なＣＭＯＳイメージセンサの画素は、フォトダイオードなどの光検出器、読み出しトランジスタ、フローティングディフュージョン（ＦＤ：ｆｌｏａｔｉｎｇ  ｄｉｆｆｕｓｉｏｎ）、及び出力ノードからなる。ＣＭＯＳイメージセンサにおける画素の動作の主要な側面は、フォトダイオードのピンニング電圧Ｖｐｉｎである。典型的には、フォトダイオードは、所定の電圧でその厚み全体にわたって空乏化されるように、設計される。フォトダイオードが完全に空乏化されるこの電圧は、ピンニング電圧として知られる。完全空乏化を達成するために、フォトダイオードは、反対のドーピング型の浅い高ドープ領域と、反対のドーピング型のエピタキシャル領域との間に挟まれる。フォトダイオードにおけるドーピング濃度を増加させることによって、フォトダイオードをより厚くすることによって、又は、浅い表面インプラントのドーパント濃度を減少されることによって、ピンニング電圧は増加され得る。Ｖｐｉｎを増加させることは、典型的には、フォトダイオードによって収集され得る電荷を増加させ、画素のダイナミックレンジを増加させる。
【０００６】
一方、フローティングディフュージョンは、フォトダイオードによって収集される電荷の全てを保持しなければならず、そのため、フローティングディフュージョンの電荷容量は、フォトダイオードの容量よりもわずかに大きくあるべきである。フローティングディフュージョンの電荷容量は、その最大電圧スイングに正比例する。フローティングディフュージョンにおける電圧は、最小フォトダイオード電位よりもわずかに高いままでなければならず、したがって、最大フローティングディフュージョン電圧スイングは、大まかには、そのリセット電圧からフォトダイオードＶｐｉｎを引いて与えられる。したがって、画素信号がもはやそれ以上に増加しない最大Ｖｐｉｎがあるが、遅れの問題が増加し続ける。さらに、Ｖｐｉｎの増加は、典型的には、暗電流の増加及び熱欠陥画素を引き起こす
【０００７】
深く浸透するＮＩＲ光を捉えるために、ＣＭＯＳセンサは、深い電荷収集領域を必要とする。しかしながら、ＣＭＯＳセンサは、概して、典型的なＣＭＯＳプロセスステップを用いて製作されるため、フォトダイオード領域は、浅くなりやすい。これは、生成される電荷が、フォトダイオードに対して長距離移動をしなければならないことを意味し、それは、画素のクロストークの増加、並びに量子効率（ＱＥ：ｑｕａｎｔｕｍ  ｅｆｆｉｃｉｅｎｃｙ）及び変調伝達関数（ＭＴＦ：ｍｏｄｕｌａｔｉｏｎ  ｔｒａｎｓｆｅｒ  ｆｕｎｃｔｉｏｎ）の低下をもたらす。ＭＴＦを改善するために、フォトダイオードはより深くに注入され得る。しかしながら、上で説明したように、フォトダイオードの厚さが増加すると、Ｖｐｉｎが高くなり過ぎてフォトダイオードが正しく機能しなくなる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、ダイナミックレンジの要求を依然として満たしながらも、Ｖｐｉｎが可能な限り低く保たれる、撮像素子及びフォトダイオードが必要とされている。
【課題を解決するための手段】
【０００９】
本開示は、フォトダイオード、撮像装置、及び電子機器を目的とする。本開示の一態様では、撮像装置は、フォトダイオード領域が、浅いフォトダイオード領域及び第１の深いフォトダイオード領域を含み、浅いフォトダイオード領域の長さが、第１の深いフォトダイオード領域の長さよりも長い、第１のドーパント型のフォトダイオード領域と、空乏領域が、浅い空乏領域及び深い空乏領域を含み、深い空乏領域が、少なくとも２つの対称側において第１の深いフォトダイオード領域を取り囲む、第２のドーパント型の空乏領域と、エピタキシャル層と、を備え、第２のドーパント型は、第１のドーパント型と反対のドーパント型である。
【００１０】
本開示の別の態様では、フォトダイオード領域は、第２の深いフォトダイオード領域をさらに含み、第２の深いフォトダイオード領域の長さは、第１の深いフォトダイオード領域の長さよりも長い。
【００１１】
本開示の別の態様では、撮像装置の製造方法は、フォトダイオード領域が、浅いフォトダイオード領域及び第１の深いフォトダイオード領域を含み、浅いフォトダイオード領域の長さが、第１の深いフォトダイオード領域の長さよりも長い、第１のドーパント型のフォトダイオード領域を形成することと、空乏領域が、浅い空乏領域及び深い空乏領域を含み、深い空乏領域が少なくとも２つの対称側において第１の深いフォトダイオード領域を取り囲む、第２のドーパント型の空乏領域を形成することと、エピタキシャル層を形成することと、を含み、第２のドーパント型は、第１のドーパント型と反対のドーパント型である。
【００１２】
本開示は、以下の詳細な説明及び添付図面を考慮して、よりよく理解され得る。
【図面の簡単な説明】
【００１３】
【図１】本開示の態様で使用する、例示的な撮像素子である。
【図２】本開示の態様で使用する、例示的な撮像素子である。
【図３】本開示の態様で使用する、例示的な画素回路である。
【図４】比較となるフォトダイオードの断面図である。
【図５】本開示の態様による、例示的なフォトダイオードの断面図である。
【図６】本開示の態様による、別の例示的なフォトダイオードの断面図である。
【図７】本開示の態様による、さらに別の例示的なフォトダイオードの断面図である。
【図８】本開示の態様による、さらに別の例示的なフォトダイオードの断面図である。
【図９】本開示の態様による、処理フロー図である。
【図１０】本開示の態様による、例示的な電子機器である。
【発明を実施するための形態】
【００１４】
[撮像装置−全体構成]
図１は、例示的な撮像素子１０を示す。撮像素子１０は、半導体基板、例えば、以下でより詳細に説明するシリコン基板上に形成される。撮像素子１０は、画素アレイ部１１を含み、画素アレイ部１１には、複数の画素１１０が、ｎ行ｍ列を有するｎ×ｍ行列に配置される。画素アレイ部１１は、有効画素領域、及びオプティカルブラック画素領域（図示せず）を含んでもよい。有効領域内の画素１１０は、撮像素子によって生成される画像のビット（ドット又は画素ともいう）に対応する、画素信号を出力するように構成される。一方、オプティカルブラック領域内の画素は、各種のノイズ除去技術のための基準として用いられる、黒レベル信号を出力するように構成される。オプティカルブラック領域内の画素は、それらが入射光から遮蔽されているという点を除いては、有効画素領域内の画素１１０と構造的には同じである。オプティカルブラック領域は、好ましくは、画素アレイ部１１の１つ以上の縁に沿って、有効画素領域の周縁に位置する。画素アレイ部１１は、各種の機能を実行するように構成されるが、出力画像内のビットには対応しない、ダミー画素も含んでもよい。以下、“画素１１０”という用語は、明示的に別段の指示がない限り、撮像素子によって生成される画像のビットに対応する画像信号を出力する画素をいう。各画素１１０は、光電変換機能を有する受光素子であるフォトダイオードと、以下で詳細に説明する、ＭＯＳトランジスタとを備える。
【００１５】
撮像素子は、好ましくは画素アレイ部１１の周縁の周りに配置された、各種の駆動部を含む。これらの駆動部は、撮像素子の動作を制御し、個々の構成要素を区別する必要がないときには、まとめて“制御部”と呼ばれ得る。画素１１０の動作は、垂直駆動部１２によって制御され、垂直駆動部１２は、それぞれの画素行に接続された制御線１６に信号を印加するように構成される。垂直駆動部１２は、制御パルスを生成するために、当技術分野においてよく知られるアドレスデコーダ、シフトレジスタなどを含んでもよい。画素１１０から信号を読み出す動作は、カラム処理部１３を介して実行され、カラム処理部１３は、カラム読み出し線１７を介してそれぞれの画素列に接続される。水平駆動部１４は、カラム処理部１３の読み出し動作を制御し、当技術分野においてよく知られるシフトレジスタなどを含んでもよい。システム制御部１５は、例えば、各種のクロックパルス及び制御パルスを生成することによって、垂直駆動部１２、カラム処理部１３、及び水平駆動部１４を制御するために提供される。カラム処理回路１３によって読み出される信号は、水平出力線１９を介して信号処理部１８に出力され、信号処理部１８は、信号を受信し、各種の信号処理機能を実行し、画像データを出力するように構成される。
【００１６】
上述した全体構成は、単に例示にすぎず、代替の構成も実装可能であると理解されるであろう。例えば、それぞれの列からの画像信号が、並列に信号処理を受けるように、信号処理部１８及び／又は記憶部（図示せず）は、カラム処理部１３と同様にカラム並列型で構成され得る。別の例として、信号処理部１８及び／又は記憶部（図示せず）は、画素アレイ部１１と同じ集積回路に含まれることができ、又は、画素アレイ部１１と一体ではなく、別個の回路で提供されてもよい。
【００１７】
図２は、図１の撮像素子をより詳細に示す。図２に示すように、カラム処理部１３は、好ましくは、各カラム１、２、．．．、ｍ毎にアナログ−デジタル（“Ａ／Ｄ”：ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ）コンバータ２３−１、２３−２、．．．、２３−ｍを含む。以下、“Ａ／Ｄコンバータ２３”という用語は、それぞれの列にある個々のＡ／Ｄコンバータを区別する必要がないときに用いられるものとする。Ａ／Ｄコンバータ２３によって、画素信号は一度に１つの行から読み出されるため、Ａ／Ｄ変換はカラム並列型で行われる。具体的には、垂直駆動部１２は、読み出しのために１度に１つの行を選択し、選択された行内のそれぞれの画素１１０は、接続されているそれぞれのカラム読み出し線１７に信号を出力する。各列のためのＡ／Ｄコンバータ２３は、信号に対するＡ／Ｄ変換を並列に実行する。その後、水平駆動部１４は、Ａ／Ｄコンバータ２３に、連続的に（即ち、１度に１つ）デジタル信号を水平出力線１９へ出力させる。
【００１８】
Ａ／Ｄコンバータ２３は、好ましくは、コンパレータ３１、カウンタ３２、スイッチ３３、及びメモリ（ラッチ）３４を含む。コンパレータ３１は、それぞれのカラム読み出し線１７に接続される１つの入力と、基準信号生成部２０によって生成される基準電圧Ｖｒｅｆに接続される他の入力とを有する。基準信号生成部２０は、システム制御部１５とは分離しているように示されているが、基準信号生成部２０は、システム制御部１５と一体であってもよい。コンパレータ３１の出力は、カウンタ３２に接続され、カウンタ３２の出力は、スイッチ３３を介してメモリ３４に接続される。読み出し動作の間、基準信号生成部２０は、初期時刻ｔ０に開始する電圧Ｖｒｅｆに、設定比率で時間にほぼ比例して大きさが変化する、ランプ電圧の形式をとらせる。カウンタ３２は、時刻ｔ０にカウントを開始し、電圧Ｖｒｅｆが、カラム読み出し線１７上で保持している電位と等しくなるとき（例えば、時刻ｔ１）、コンパレータ３１は、その出力を反転させてカウンタにカウントを停止させる。したがって、カウンタ２３のカウント値は、時刻ｔ０（Ｖｒｅｆの大きさが変化し始めたとき）と、時刻ｔ１（Ｖｒｅｆがカラム読み出し線１７の電位と等しくなるとき）との間の時間量に対応する。Ｖｒｅｆの変化の比率は、既知であるため、時刻ｔ０とｔ１との間の時間は、カラム読み出し線１７の電位の大きさに対応する。よって、カラム読み出し線１７のアナログ電位は、カウンタ２３によって出力されるデジタル値に変換される。デジタル値は、カウンタ２３によって、スイッチ３３を介してメモリ３４に出力され、メモリ３４では、水平駆動部１４が、メモリに水平出力線１９を介して値を出力させるまで、デジタル値が保持される。画素にわたるリセットレベルと時間との間のいかなる変動も相殺するように、リセットレベルが画素信号から差し引かれる、相関二重サンプリング（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）技術が採用されてもよい。
【００１９】
システム制御部１５は、好ましくは、システム制御部１５へ入力されるマスタクロック信号ＭＣＫに基づいて、クロック信号ＣＫ並びに制御信号ＣＳ１、ＣＳ２及びＣＳ３などの、他の各種の部分を制御するためのクロック信号及び制御信号を生成してもよい。マスタクロック信号ＭＣＫは、例えば、画素アレイ部１１が含まれる集積回路以外の回路からの、例えば、撮像素子が取り付けられている装置のプロセッサからの入力であってもよい。
【００２０】
制御線１６及びカラム読み出し線１７は、好ましくは、間に層間絶縁膜を有する、互いの表面上に積層された複数の配線層に形成される。配線層は、好ましくは、表面照射型画素については半導体基板の表面側、裏面照射型画素については半導体基板の裏面側の、画素の面上に形成される。
【００２１】
［画素回路−全体構成及び動作］
図３は、例示的なＣＭＯＳイメージセンサ画素１１０ａを示す。図３は、いわゆる５Ｔ（ｆｉｖｅ  ｔｒａｎｓｉｓｔｏｒ）画素を示しているが、本開示は、この点について特に限定されない。例えば、例示的なＣＭＯＳイメージセンサ画素は、３Ｔ、４Ｔ、又は６Ｔ構成など、より多くの又はより少ないトランジスタを含んでもよい。さらに、コンデンサ及び／又は抵抗器を含む、他の能動回路素子又は受動回路素子が、本開示による画素に含まれてもよい。さらに、図３には示されていないが、各種のトランジスタが、隣接する画素間で共有されてもよい。
【００２２】
図３に示される特定のＣＭＯＳイメージセンサ画素１１０ａは、フォトダイオードＰＤ、いくつかの読み出しトランジスタＭ１−Ｍ５、フローティングディフュージョンＦＤ、及び出力ノードＯＵＴを備える。例示的な画素の動作は、フォトダイオード及びフローティングディフュージョンのリセット動作で開始する。この動作では、リセットトランジスタＭ１及び転送トランジスタＭ２は、それぞれリセット信号ＲＳＧ及び転送信号ＴＧをハイ（ｈｉｇｈ）にセットすることによってオンになり、それによって、上述のように、フローティングディフュージョンＦＤに電源電圧Ｖｄｄが、フォトダイオードにピンニング電圧Ｖｐｉｎがセットされる。リセット信号ＲＳＧ及び転送信号ＴＧをロー（ｌｏｗ）にセットすることによって、それぞれリセットトランジスタＭ１及び転送トランジスタＭ２がオフになるとき、リセット動作は完了し、露光時間が開始する。露光時間の終わりに、転送信号ＴＧを再びハイにセットすることによって、転送トランジスタＭ２はオンになり、転送トランジスタＭ２は、フォトダイオードに蓄積された電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤにおける電圧は、ソースフォロワトランジスタＭ３上のゲート電圧を制御する。画素出力は、行選択トランジスタＭ４がオンになるように、行選択信号ＲＯＳをハイにセットすることによって可能となる。行選択トランジスタがオンにセットされないとき、出力電圧Ｖｏｕｔは、ソースフォロワトランジスタ上の電圧、及び最終的には、フローティングディフュージョン電圧に従って制御される。
【００２３】
本明細書で示される例示的な５Ｔ構成では、フォトダイオードのみのリセット動作は、単にグローバルシャッタ（ｇｌｏｂａｌ  ｓｈｕｔｔｅｒ）信号ＡＢをハイにセットすること、及び、それによってグローバルシャッタトランジスタＭ５をオンにすることによって達成され得る。これは、リセットトランジスタＭ１及び転送トランジスタＭ２の双方を一緒にオンにする必要がある、上述のフォトダイオード及びフローティングディフュージョンのリセット動作とは対照的である。フォトダイオードのみのリセット動作によって、フォトダイオードＰＤが、フローティングディフュージョンＦＤ上に保持されている電荷に影響を及ぼすことなく、肯定的にリセットされることが可能となる。
【００２４】
［フォトダイオードの構造−比較例］
上述したように、本開示の画素１１０は、その全体構成に関わらず、入射光を電気信号に変換するように構成されるフォトダイオードを含む。本開示の態様の様々な利点は、フォトダイオードの構造に関係する。これらの利点を理解する助けとするために、比較例は、まず、フォトダイオードが本開示の態様のものとは異なる構造を有するものについて考えるものとする。
【００２５】
図４は、比較となるフォトダイオード４００の構造を示す。比較例では、フォトダイオード４００は、基板の表面にある浅いｐ型フォトダイオードインプラント４０１と、基板の表面の下方の浅い位置にある浅いｎ型フォトダイオードインプラント４０２とを含む、基板４０８を備える。フォトダイオードインプラントは、浅いトレンチインプラント（ＳＴＩ：ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｍｐｌａｎｔ）４０６によって、隣接素子から分離されている。
【００２６】
［フォトダイオードの構造−例示的な実施形態］
本開示の原理によれば、アクティブピクセル型ＣＭＯＳイメージセンサは、改善された長波長の性能を示すフォトダイオードを実装する。例示的なフォトダイオードは、浅いフォトダイオード領域及び深いフォトダイオード領域を含む。例示的なフォトダイオードの全ての領域が、フォトダイオードリセット動作の間にキャリアを完全に空乏化される。即ち、中性領域は全く残らない。
【００２７】
例示的なフォトダイオードは、好ましくは、中間ドーズ量の浅い幅広のフォトダイオード領域と、より低ドーズ量の深い狭ストライプフォトダイオード領域とを含み、フォトダイオード領域は、第１の（即ち、ｐ又はｎ）ドーパント型を有する。例示的なフォトダイオードは、また、フォトダイオードの上面を空乏化した、反対のドーパント型の浅い高ドーズ量の空乏領域と、ストライプ側を空乏化した、反対のドーパント型の深い低ドーズ量の空乏領域と、を含む。深いフォトダイオード領域は、深く生成されたキャリアの収集を容易にするために、浅いフォトダイオード領域に連結している。
【００２８】
深い空乏領域は、深いフォトダイオード領域とほぼ同じ深さに形成され、少なくとも２つの側において深いフォトダイオード領域を取り囲む。深い空乏領域は、好ましくは、深いフォトダイオード領域の空乏化を容易にするために、深いフォトダイオード領域よりも高いドーズ量で行われる。深い空乏領域が浅いフォトダイオード領域を不必要に補償し、それによって電荷収集効率を低下させることを防止するために、深い空乏領域は、浅いフォトダイオード領域の下方の十分深い位置に配置される。
【００２９】
図５は、本開示の態様による、例示的なフォトダイオード５００の構造を示す。フォトダイオード５００は、“Ｔ型ウェル”構造を有し、浅い空乏インプラント（ｄｅｐｌｅｔｉｎｇ  ｉｍｐｌａｎｔ）５０１、浅いフォトダイオードインプラント５０２、深いフォトダイオードインプラント５０３、及び深い空乏インプラント５０５を含む。フォトダイオードインプラントは、ＳＴＩ５０６によって隣接素子から分離されている。フォトダイオードインプラント５０１〜５０３及び５０５は、エピタキシャル層５０７内に形成されてもよく、及び／又は基板５０８上に形成されてもよい。さらに、フォトダイオード５００は、ゲート酸化物層５０９を含んでもよい。図５に示すように、浅いフォトダイオードインプラント５０２及び深いフォトダイオードインプラント５０３は、“Ｔ”型を形成するように連結され、“Ｔ”の上部及び腕部は、浅いフォトダイオードインプラント５０２によって形成され、“Ｔ”の足は、深いフォトダイオードインプラント５０３によって形成される。
【００３０】
図５に示すように、浅い空乏インプラント５０１は、フォトダイオード５００の幅を横切って伸び、浅いフォトダイオードインプラント５０２は、フォトダイオード５００の幅の大部分を横切って延びる。深いフォトダイオードインプラント５０３は、浅いフォトダイオードインプラント５０２と比べて小さい幅を有し、深い空乏インプラント５０５によって少なくとも２つの対称側において囲まれる。言い換えると、浅いフォトダイオードインプラント５０２の長さは、深いフォトダイオードインプラント５０３の長さよりも長い。深いフォトダイオードインプラント５０３は、深い空乏インプラント５０５と実質的に同じ深さを有する。
【００３１】
フォトダイオード５００では、フォトダイオードインプラント５０２、５０３は、第１のドーパント型で形成され、空乏インプラント５０１、５０５は、第２のドーパント型で形成される。ｐ−ｎ接合を提供するために、第１のドーパント型及び第２のドーパント型は、互いに反対のドーパント型である。
【００３２】
図６は、本開示の別の態様による、例示的なフォトダイオード６００を示す。フォトダイオード６００は、“Ｈ型ウェル”構造を有し、浅い空乏インプラント６０１、浅いフォトダイオードインプラント６０２、第１の深いフォトダイオードインプラント６０３、第２の深いフォトダイオードインプラント６０４、及び深い空乏インプラント６０５を含む。フォトダイオードインプラントは、ＳＴＩ６０６によって隣接素子から分離されている。フォトダイオードインプラント６０１〜６０５は、エピタキシャル層６０７内に形成されてもよく、及び／又は基板６０８上に形成されてもよい。さらに、フォトダイオード６００は、ゲート酸化物層６０９を含んでもよい。図６に示すように、浅いフォトダイオードインプラント６０２、第１の深いフォトダイオードインプラント６０３、及び第２の深いインプラント６０４は、“Ｈ”型の側方を形成するように連結され、“Ｈ”の側方の上部及び下部の腕部が浅いフォトダイオードインプラント６０２及び第２の深いフォトダイオードインプラント６０４によってそれぞれ形成される。“Ｈ”の中間接続部分は、第１の深いフォトダイオードインプラント６０３によって形成される。
【００３３】
図６に示すように、浅い空乏インプラント６０１は、フォトダイオード６００の幅を横切って延び、浅いフォトダイオードインプラント６０２は、フォトダイオード６００の幅の大部分を横切って延びる。第１の深いフォトダイオードインプラント６０３は、より小さくした幅を有し、深い空乏インプラント６０５によって少なくとも２つの対称側において囲まれる。言い換えると、浅いフォトダイオードインプラント６０２の長さは、第１の深いフォトダイオードインプラント６０３の長さよりも長い。第１の深いフォトダイオードインプラント６０３は、深い空乏インプラント６０５と実質的に同じ深さを有する。さらに、第２の深いフォトダイオードインプラント６０４は、第１の深いフォトダイオードインプラント６０３と比べて大きな幅を有する。言い換えると、第２の深いフォトダイオード領域６０４の長さは、深いフォトダイオード領域６０３の長さよりも長く、好ましくは、浅いフォトダイオード領域６０２の長さと等しくてもよい。第２の深いフォトダイオード領域６０４は、深い空乏領域６０５よりも深い。第２の深いフォトダイオード領域６０４は、フォトダイオード６００の標準的な電圧リセットの間にキャリアを完全に空乏化させるのに十分な薄さで、十分低いドーピングである。
【００３４】
フォトダイオード６００では、フォトダイオードインプラント６０２〜６０４は、第１のドーパント型で形成され、空乏インプラント６０１、６０５は、第２のドーパント型で形成される。ｐ−ｎ接合を提供するために、第１のドーパント型及び第２のドーパント型は、互いに反対のドーパント型である。
【００３５】
フォトダイオード６００は、十分に低いピンニング電圧を達成するために、その形成中により複雑な処理を必要とする可能性があるが、フォトダイオード領域の広い領域が、ＱＥ及びＭＴＦの改善をもたらす。
【００３６】
図７〜８は、裏面照射構成における例示的なフォトダイオード７００、８００を示す。具体的には、図７は、フォトダイオード７００が裏面照射用に構成されることを除いては、フォトダイオード５００と類似の構造を有するフォトダイオード７００を示し、一方、図８は、フォトダイオード８００が裏面照射用に構成されることを除いては、フォトダイオード６００と類似の構造を有するフォトダイオード８００を示す。
【００３７】
図７では、基板５０８のような基板を含むのではなく、フォトダイオード７００は、受光面として作動する裏面誘導体７０８を含む。同様に、図８では、基板６０８のような基盤を含むのではなく、フォトダイオード８００は、受光面として作動する裏面誘導体８０８を含む。
【００３８】
図７〜８は、裏面照射構成を有するそれぞれのフォトダイオードの特定の実装を示しているが、本開示は、図示された構造そのものに限定されない。他の裏面照射の変化形（例えば、センサの厚さ、光学スタック等の変化形）について、当業者によって容易に理解されるであろう。
【００３９】
上記の好ましいフォトダイオードにおけるフォトダイオード領域は、“インプラント（ｉｍｐｌａｎｔ）”と呼ばれるが、本開示は、実装方法によって形成される領域に限定されない。本開示の様々な態様では、フォトダイオード領域は、エピタキシャル成長、イオン注入、ドーパント拡散、又は半導体ｐ−ｎ接合を形成する他の任意の既知の方法によって、形成され得る。
【００４０】
図５〜８に示す深いフォトダイオードは、比較となるフォトダイオードと比べて、ＮＩＲ照射に対する高い感度及び高いＭＴＦを有するだけでなく、良好な画素の動作のための十分低いピンニング電圧をも有する。この利点及び他の利点は、キャリアがフォトダイオードによって収集されるように拡散されなければならないことを、少なくとも減少された距離の結果として実現される。一方、低いピンニング電圧は、複数の側面から深いフォトダイオードインプラントを空乏化する深い空乏インプラントの結果として実現される。
【００４１】
［フォトダイオード製造プロセス］
好ましくは、深いフォトダイオード及び空乏インプラントは、製造プロセスの初期、即ち、ゲート酸化物の形成より前に実行される。この方法では、追加のサーマルバジェットは、フォトダイオードインプラントを深くすることの助けとなり、さらに、ＭＴＦ性能を改善する。さらに、この方法では、インプラント障害は、よりよく防止され、及び／又はアニールアウトされ得る。あるいは、深いフォトダイオード及び／又は深い空乏インプラントのいずれかが、ゲート形成の後に行われ得る。この方法では、よりはっきりしたｐ−ｎ接合が実現される可能性があるが、インプラントは深く拡散されない可能性があり、それによって、ＮＩＲ改善がより小さくなる。
【００４２】
図９は、本開示の様々な態様による、撮像素子製造のための例示的な処理を示す。
【００４３】
ステップＳ９０１で、ＳＴＩ分離領域が形成される。ステップＳ９０２で、周縁におけるフォトダイオード分離及び／又はウェル形成のためのｐウェルインプラントが形成され、又は与えられる。ステップＳ９０３で、（例えば、周縁におけるｎウェル形成のための）ｎウェルインプラントが形成される。ステップＳ９０４で、深いｐ型インプラントが形成される（例えば、深い空乏インプラント）。ステップＳ９０５で、深いｎ型インプラントが形成される（例えば、深いフォトダイオードインプラント、又は第１の及び第２の深いフォトダイオードインプラント）。ステップＳ９０６で、ゲートスタックが（例えば、ゲート酸化物層を含んで）形成される。ステップＳ９０７で、浅いｐ型及びｎ型インプラントが形成される（例えば、浅いフォトダイオードインプラント及び浅い空乏インプラント）。ステップＳ９０８で、ＮＦＥＴ低濃度ドレイン（ＬＤＤ：ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）インプラントが（例えば、トランジスタＭ１〜Ｍ５のＮＭＯＳトランジスタに対応して）形成される。ステップＳ９０９で、ＰＦＥＴ  ＬＤＤインプラントが、（例えば、トランジスタＭ１〜Ｍ５のＰＭＯＳトランジスタに対応して）形成される。ステップＳ９１０で、スペーサ素子が形成される。ステップＳ９１１で、ｎ型ソース／ドレインインプラント（ＳＤＮ）及びｐ型ソース／ドレインインプラント（ＳＤＰ）が、（例えば、トランジスタＭ１〜Ｍ５に対応して）形成される。
【００４４】
［電子機器］
電子機器は、上述した撮像素子１０を含むように構成され得る。例えば、電子機器は、デジタルカメラ（静止画を撮るように構成されるカメラ、及び動画を撮るように構成されるカメラの両方を含む）、携帯電話、スマートフォン、タブレット装置、携帯情報端末（ＰＤＡ：ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ラップトップコンピュータ、デスクトップコンピュータ、ウェブカメラ、望遠鏡、科学実験用センサ、並びに、光を検知し、及び／又は画像をキャプチャするのに有利であり得る任意の電子機器を含み得る。
【００４５】
例示的な電子機器を、デジタルカメラの形態で図１０に示し、以下でより詳細に説明する。一方、撮像素子１０が、図１０に示すカメラの特徴と類似の特徴を有する別の電子機器において提供され得ること、並びに、電子機器が、図１０に示していない追加的な特徴を含んでもよく、及び／又は図１０に示すある特徴を、必要に応じて省いてもよいことを、当業者であれば理解するであろう。
【００４６】
図１０は、撮像素子１０１０に光を導くように構成される光学系１００１を備えるカメラ１０００を示す。撮像素子１０１０は、好ましくは、図１〜３及び図５〜８に関して上述した種類の撮像素子である。特に、光学系１００１は、好ましくは、撮像素子１０１０の入射光側付近の焦点で、入射光の焦点を合わせるように構成される、対物レンズ（図示せず）を含んでもよい。対物レンズは、単一のレンズ、１つのレンズ群、又は複数のレンズ群を含んでもよい。例えば、ズームイン又はズームアウトするために、その中の複数のレンズ群が互いに対し移動可能であるズームレンズが提供されてもよい。さらに、例えば、対物レンズ及び／又は撮像素子１０１０を互いに対して移動することによって、カメラに焦点調整機能を提供するように、焦点調整機構が提供されてもよい。
【００４７】
さらに、デジタル信号処理部（ＤＳＰ：ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｉｎｇ）１００２は、撮像素子１０１０から受信する信号に対して信号処理を実行するために（例えば、撮像素子１０１０からの信号及び出力データを受信するために）提供され得る。記憶部１００３は、撮像素子１０１０によって生成されるデータを記憶するために提供され得る。制御部１００４は、撮像素子１０１０の動作を制御するために提供され得る。電源部１００５は、撮像素子１０１０に電源を供給するために提供され得る。出力部１００５は、キャプチャされた画像データを出力するために提供され得る。個々の部分は、１つ以上の他の部分と連携してもよく、又は、個々の部分はそれぞれ別の集積回路であってもよい。個々の部分は、有線又は無線接続を含むバス１００９を介して互いに接続されてもよい。制御部１００４は、非一時的なコンピュータ可読媒体、例えば、記憶部１００３に含まれるメモリ上に記憶されている命令を実行するプロセッサを含んでもよい。出力部１００６は、記憶されたデータの外部装置への送信を容易にするため、及び／又は、記憶されたデータを画像として表示装置に表示するためのインタフェースであってもよい。表示装置は、カメラ１０００から分離して提供されてもよく、又は、カメラ１０００と一体で提供されてもよい。
【００４８】
撮像素子１０１０自体は、画素アレイによって生成される画素信号の信号処理を実行するために各種の部分をその中に含んでもよく、及び／又は信号処理部は、撮像素子１０１０とは別の電子機器において提供されてもよい。好ましくは、撮像素子１０１０自体は、少なくともいくつかの信号処理機能、特に、Ａ／Ｄ変換及びＣＤＳノイズ除去を実行する。電子機器はまた、好ましくは、例えば、プロセッサを介して、及び／又はビデオエンコーダ／デコーダユニットなどの専用信号処理部を介して、撮像素子１０１０からの生データを画像／映像記憶フォーマット（例えば、ＭＰＥＧ−４又は任意の既知のフォーマット）に変換する、いくつかの信号処理機能を実行してもよい。
【００４９】
概して、上述の電子機器のうちのいくつかのようなコンピューティングシステム及び／又はコンピューティングデバイスは、マイクロソフトウィンドウズ（Ｍｉｃｒｏｓｏｆｔ  Ｗｉｎｄｏｗｓ（Ｒ））オペレーティングシステム、Ｕｎｉｘ（登録商標）オペレーティングシステム（例えば、Ｃａｌｉｆｏｒｎｉａ州Ｒｅｄｗｏｏｄ  Ｓｈｏｒｅｓのオラクル社（Ｏｒａｃｌｅ  Ｃｏｒｐｏｒａｔｉｏｎ）によって供給されているＳｏｌａｒｉｓ（Ｒ）オペレーティングシステム）、Ｎｅｗ  Ｙｏｒｋ州ＡｒｍｏｎｋのＩＢＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｂｕｓｉｎｅｓｓ  Ｍａｃｈｉｎｅｓ）によって供給されているＡＩＸ  ＵＮＩＸ（登録商標）オペレーティングシステム、Ｌｉｎｕｘ（登録商標）オペレーティングシステム、Ｃａｌｉｆｏｒｎｉａ州Ｃｕｐｅｒｔｉｎｏのアップル社（Ａｐｐｌｅ  Ｉｎｃ．）によって供給されているＭａｃ  ＯＳＸ及びｉＯＳオペレーティングシステム、カナダ  ＷａｔｅｒｌｏｏのＲＩＭ（Ｒｅｓｅａｒｃｈ  Ｉｎ  Ｍｏｔｉｏｎ）によって供給されているＢｌａｃｋＢｅｒｒｙ  ＯＳ、並びにオープン・ハンドセット・アライアンス（Ｏｐｅｎ  Ｈａｎｄｓｅｔ  Ａｌｌｉａｎｃｅ）によって供給されているＡｎｄｒｏｉｄオペレーティングシステムのバージョン及び／又は種類を含むが、限定されるものではない、いくつかのコンピュータオペレーティングシステムのうちのいずれかを採用することができる。
【００５０】
コンピューティングデバイスは、概して、コンピュータ実行可能な命令を含み、命令は、上記で掲げたもののように、１つ以上のコンピューティングデバイスによって実行可能であり得る。コンピュータ実行可能な命令は、Ｊａｖａ（ＴＭ）、Ｃ、Ｃ＋＋、Ｃ＃、Ｏｂｊｅｃｔｉｖｅ  Ｃ、Ｖｉｓｕａｌ  Ｂａｓｉｃ、Ｊａｖａ  Ｓｃｒｉｐｔ（登録商標）、Ｐｅｒｌなどの単独の又は組み合わせのいずれかを含むが限定はされない、様々なプログラミング言語及び／又はプログラミング技術を用いて生成されるコンピュータプログラムからコンパイルされ、又は解釈実行され得る。概して、プロセッサ（例えば、マイクロプロセッサ）は、例えば、メモリ、コンピュータ可読媒体などから命令を受信し、それらの命令を実行し、それによって、本明細書で説明したプロセスのうち１つ以上を含む、１つ以上のプロセスを実行する。そのような命令及び他のデータは、様々なコンピュータ可読媒体を用いて記憶され送信され得る。
【００５１】
コンピュータ可読媒体（プロセッサ可読媒体ともいう）は、コンピュータによって（例えば、コンピュータのプロセッサによって）読まれることができるデータ（例えば、命令）の提供に関与する、任意の非一時的（例えば、有形の）媒体を含む。そのような媒体は、不揮発性媒体及び揮発性媒体を含むが限定はされない、多くの形式をとることができる。不揮発性媒体は、例えば、光ディスク又は磁気ディスク、及び他の永続メモリを含み得る。揮発性媒体は、例えば、典型的にメインメモリを構成する、ＤＲＡＭ（ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）を含み得る。そのような命令は、コンピュータのプロセッサに連結されるシステムバスを備えるケーブルを含む、同軸ケーブル、銅線及びファイバオプティクスを含む、１つ以上の送信媒体によって送信され得る。コンピュータ可読媒体の共通の形式は、例えば、フロッピーディスク、フレキシブルディスク、ハードディスク、磁気テープ、他の任意の磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤ、他の任意の光媒体、パンチカード、紙テープ、穴のパターンを有する他の任意の物理的媒体、ＲＡＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＦＬＡＳＨ−ＥＥＰＲＯＭ、他の任意のメモリチップ、若しくはメモリカートリッジ、又はコンピュータが読み取ることができる他の任意の媒体を含む。
【００５２】
本明細書で述べたプロセス、システム、方法、発見的教授法などに関して、そのようなプロセスなどのステップは、ある順序付けされたシーケンスにしたがって発生するものとして説明されたが、そのようなプロセスは、本明細書で述べた順序ではない順序で実行される、説明済みのステップで実施され得ると理解すべきである。あるステップは、同時に実行されることができ、他のステップが追加されることができ、又は、本明細書で述べたあるステップは省略され得ると、さらに理解すべきである。言い換えると、本明細書中のプロセスの説明は、ある実施形態を説明する目的で提供され、決して特許請求の範囲を限定するように解釈されるべきではない。
【００５３】
したがって、上記説明は、説明を意図するものであって、限定を意図したものではないと理解されるべきである。提供された例ではない多くの実施形態及び適用は、上記説明を読むと明らかであろう。範囲は、上記説明を参照することなく決定されるべきであるが、むしろ、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに、決定されるべきである。本明細書で論じられた技術において今後の発展が起こるであろうということ、及び開示されたシステム及び方法が、そのような今後の実施形態に組み込まれるであろうということが、期待され予定される。要するに、本出願は、修正及び変更可能であると理解されるべきである。
【００５４】
特許請求の範囲において使用される全ての用語は、本明細書において明示的に逆の指示が行われない限り、本明細書に記載の技術における知識を有する者によって理解される、その最も広範囲な合理的構成と、その通常の意味を与えられると意図される。特に、“ａ”、“ｔｈｅ”、“ｓａｉｄ”などの単数冠詞の使用は、特許請求の範囲が、逆に明示的な制限を列挙しない限り、示された要素のうちの１つ又は複数を列挙するように読まれるべきである。
【００５５】
開示の要約は、読者が技術的開示の性質をすぐに確認できるようにするために提供される。それは、特許請求の範囲又は意味を解釈するため、又は限定するために使用されるものではないという理解で提示される。さらに、前述の詳細な説明では、様々な特徴が、開示を合理化する目的で、様々な実施形態において互いにグループ化されていることが分かる。この開示の方法は、クレームされる実施形態が、各請求項に明示的に列挙されているよりも多くの特徴を必要とするという意図を反映するものとして、解釈されるべきではない。むしろ、以下の請求項に反映されるように、発明の主題は、単一の開示された実施形態の全ての特徴よりも少ないことにある。したがって、以下の請求項は、別々に請求される主題として各請求項が独立して、詳細な説明に組み込まれる。
【図１】
2017520105.tif 000003
【図２】
2017520105.tif 000004
【図３】
2017520105.tif 000005
【図４】
2017520105.tif 000006
【図５】
2017520105.tif 000007
【図６】
2017520105.tif 000008
【図７】
2017520105.tif 000009
【図８】
2017520105.tif 000010
【図９】
2017520105.tif 000011
【図１０】
2017520105.tif 000012
【国際調査報告】
2017520105.tif 000013