(57)【要約】  本発明は、チャネル境界検出方法、基地局及びユーザ機器を提供する。本チャネル境界検出方法は、ネットワーク側から配信されたセルタイミング情報を非時間基準セルの基地局で受信し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報を非時間基準セルの基地局によって算出し、HS−SCCHの境界情報に応じて、非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。本発明は、HS−DPCCHの境界を正確に検出でき、これにより非時間基準セルは正確なデータ伝送フィードバック情報及びCQI情報を知るので、下りデータ伝送の信頼性を改善できる。
2017517959.tif 000002
【特許請求の範囲】
【請求項１】
チャネル境界検出方法であって、
ネットワーク側から配信されるセルタイミング情報を非時間基準セルの基地局によって受信するステップであって、前記セルタイミング情報が非時間基準パラメータを含み、前記非時間基準パラメータNon−time  Referenceが時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する、ステップと、
前記非時間基準パラメータに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの前記基地局によって算出するステップと、
前記HS−SCCHの前記境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの前記基地局によって取得するステップと
を含む、方法。
【請求項２】
前記非時間基準パラメータに応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップをさらに含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１】
2017517959.tif 000135
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は前記Non−time  Referenceに等しい、請求項1に記載の方法。
【請求項３】
前記非時間基準パラメータに応じて、前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップをさらに含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数２】
2017517959.tif 000136
であり、
TTX＿diff1は前記Non−time  Referenceに等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および前記Non−time  Referenceに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項1に記載の方法。
【請求項４】
前記非時間基準パラメータに応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップをさらに含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３】
2017517959.tif 000137
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は前記Non−time  Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えた前記Non−time  Referenceに等しく、
TTX＿diff3は、非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および前記Non−time  Referenceに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項1に記載の方法。
【請求項５】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
をさらに含む、請求項2から4のいずれか一項に記載の方法。
【請求項６】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
ユーザ機器（UE）が多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
をさらに含む、請求項2から4のいずれか一項に記載の方法。
【請求項７】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
をさらに含む、請求項2から4のいずれか一項に記載の方法。
【請求項８】
チャネル境界検出方法であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
前記HS−SCCHの前記境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの前記基地局によって取得するステップと
を含む、方法。
【請求項９】
非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差TTX＿diff、および時間基準セルの前記HS−PDSCHサブフレームと非時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差τDIFFに応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップをさらに含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数４】
2017517959.tif 000138
【数５】
2017517959.tif 000139
【数６】
2017517959.tif 000140
【数７】
2017517959.tif 000141
【数８】
2017517959.tif 000142
または、
【数９】
2017517959.tif 000143
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成され、かつ前記UEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１０】
2017517959.tif 000144
【数１１】
2017517959.tif 000145
【数１２】
2017517959.tif 000146
【数１３】
2017517959.tif 000147
【数１４】
2017517959.tif 000148
または、
【数１５】
2017517959.tif 000149
である、請求項8に記載の方法。
【請求項１０】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
をさらに含む、請求項8または9に記載の方法。
【請求項１１】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
をさらに含む、請求項8または9に記載の方法。
【請求項１２】
チャネル境界検出方法であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
前記HS−SCCHの前記境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの前記基地局によって取得するステップと
を含む、方法。
【請求項１３】
非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差TTX＿diff，B、および時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差TTX＿diff，Aに応じて、前記高速共有制御チャネル（HS−SCCH）の前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１６】
2017517959.tif 000150
であり、TTX＿diff，Bに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680または｜TTX＿diff，B−TTX＿diff，A｜≦3840である、請求項12に記載の方法。
【請求項１４】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項12または13に記載の方法。
【請求項１５】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
ユーザ機器（UE）が多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項12または13に記載の方法。
【請求項１６】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項12または13に記載の方法。
【請求項１７】
チャネル境界検出方法であって、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を前記UEによって取得するステップと
を含む、方法。
【請求項１８】
時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、and τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１７】
2017517959.tif 000151
であり、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しい、請求項17に記載の方法。
【請求項１９】
時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１８】
2017517959.tif 000152
であり、
TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するHARQ−ACKフィールド、およびTTX＿diff1に対応する前記HS−PDSCHサブフレームに対応するHARQ−ACKフィールドは、同一のHS−DPCCHサブフレーム内にある、請求項17に記載の方法。
【請求項２０】
時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  n）を算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり
DRX＿OFFSETは、
【数１９】
2017517959.tif 000153
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差を加えた7680に等しく、
TTX＿diff3は、非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するHARQ−ACKフィールド、および時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に対応する前記HS−PDSCHサブフレームに対応するHARQ−ACKフィールドは、同一のHS−DPCCHサブフレーム内にある、請求項17に記載の方法。
【請求項２１】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項18から20のいずれか一項に記載の方法。
【請求項２２】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項18から20のいずれか一項に記載の方法。
【請求項２３】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項18から20のいずれか一項に記載の方法。
【請求項２４】
チャネル境界検出方法であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
前記HS−SCCHの前記境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を前記UEによって取得するステップと
を含む、方法。
【請求項２５】
非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差TTX＿diff、および時間基準セルの前記HS−PDSCHサブフレームと非時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差τDIFFに応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数２０】
2017517959.tif 000154
【数２１】
2017517959.tif 000155
【数２２】
2017517959.tif 000156
【数２３】
2017517959.tif 000157
【数２４】
2017517959.tif 000158
または、
【数２５】
2017517959.tif 000159
であり、または、
前記UEが多入力多出力モードで構成され、かつ前記UEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数２６】
2017517959.tif 000160
【数２７】
2017517959.tif 000161
【数２８】
2017517959.tif 000162
【数２９】
2017517959.tif 000163
【数３０】
2017517959.tif 000164
または、
【数３１】
2017517959.tif 000165
である、請求項24に記載の方法。
【請求項２６】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項24または25に記載の方法。
【請求項２７】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項24または25に記載の方法。
【請求項２８】
チャネル境界検出方法であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
前記HS−SCCHの前記境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を前記UEによって取得するステップと
を含む、方法。
【請求項２９】
非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差TTX＿diff，B、および時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記タイミング差TTX＿diff，Aに応じて、前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３２】
2017517959.tif 000166
であり、TTX＿diff，Bに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680または｜TTX＿diff，B−TTX＿diff，A｜≦3840である、請求項28に記載の方法。
【請求項３０】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項28または29に記載の方法。
【請求項３１】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項28または29に記載の方法。
【請求項３２】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項28または29に記載の方法。
【請求項３３】
基地局であって、
ネットワーク側から配信されるセルタイミング情報を受信するように構成された受信モジュールであって、前記セルタイミング情報が非時間基準パラメータを含み、前記非時間基準パラメータNon−time  Referenceが時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する、受信モジュールと、
前記非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された処理モジュールとを含み、
前記処理モジュールは、前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するようにさらに構成される、基地局。
【請求項３４】
前記処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３３】
2017517959.tif 000167
であり、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は前記Non−time  Referenceに等しい、請求項33に記載の基地局。
【請求項３５】
前記処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３４】
2017517959.tif 000168
であり、
TTX＿diff1は前記Non−time  Referenceに等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および前記Non−time  Referenceに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項33に記載の基地局。
【請求項３６】
前記処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３５】
2017517959.tif 000169
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は前記Non−time  Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えた前記Non−time  Referenceに等しく、
TTX＿diff3は、非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および前記Non−time  Referenceに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項33に記載の基地局。
【請求項３７】
前記処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項34から36のいずれか一項に記載の基地局。
【請求項３８】
前記処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項34から36のいずれか一項に記載の基地局。
【請求項３９】
前記処理モジュールは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項34から36のいずれか一項に記載の基地局。
【請求項４０】
基地局であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む、基地局。
【請求項４１】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数３６】
2017517959.tif 000170
【数３７】
2017517959.tif 000171
【数３８】
2017517959.tif 000172
【数３９】
2017517959.tif 000173
【数４０】
2017517959.tif 000174
または、
【数４１】
2017517959.tif 000175
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成され、かつ前記UEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数４２】
2017517959.tif 000176
【数４３】
2017517959.tif 000177
【数４４】
2017517959.tif 000178
【数４５】
2017517959.tif 000179
【数４６】
2017517959.tif 000180
または、
【数４７】
2017517959.tif 000181
である、請求項40に記載の基地局。
【請求項４２】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項40または41に記載の基地局。
【請求項４３】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項40または41に記載の基地局。
【請求項４４】
基地局であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む、基地局。
【請求項４５】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４８】
2017517959.tif 000182
であり、TTX＿diff，Bに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680または｜TTX＿diff，B−TTX＿diff，A｜≦3840である、請求項44に記載の基地局。
【請求項４６】
前記処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項44または45に記載の基地局。
【請求項４７】
前記処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項44または45に記載の基地局。
【請求項４８】
前記処理モジュールは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項44または45に記載の基地局。
【請求項４９】
ユーザ機器（UE）であって、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む、ユーザ機器（UE）。
【請求項５０】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４９】
2017517959.tif 000183
であり、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しい、請求項49に記載のUE。
【請求項５１】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数５０】
2017517959.tif 000184
であり、
TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項49に記載のUE。
【請求項５２】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり
DRX＿OFFSETは、
【数５１】
2017517959.tif 000185
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差を加えた7680に等しく、
TTX＿diff3は、非時間基準セルの前記下りリンクF−DPCHフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項49に記載のUE。
【請求項５３】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項50から52のいずれか一項に記載のUE。
【請求項５４】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項50から52のいずれか一項に記載のUE。
【請求項５５】
前記処理モジュールは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項50から52のいずれか一項に記載のUE。
【請求項５６】
ユーザ機器（UE）であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルの前記HS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む、ユーザ機器（UE）。
【請求項５７】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数５２】
2017517959.tif 000186
【数５３】
2017517959.tif 000187
【数５４】
2017517959.tif 000188
【数５５】
2017517959.tif 000189
【数５６】
2017517959.tif 000190
または、
【数５７】
2017517959.tif 000191
であり、または、
前記UEが多入力多出力モードで構成され、かつ前記UEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数５８】
2017517959.tif 000192
【数５９】
2017517959.tif 000193
【数６０】
2017517959.tif 000194
【数６１】
2017517959.tif 000195
【数６２】
2017517959.tif 000196
または、
【数６３】
2017517959.tif 000197
である、請求項56に記載のUE。
【請求項５８】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項56または57に記載のUE。
【請求項５９】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項56または57に記載のUE。
【請求項６０】
ユーザ機器（UE）であって、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む、ユーザ機器（UE）。
【請求項６１】
前記前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６４】
2017517959.tif 000198
であり、TTX＿diff，Bに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680または｜TTX＿diff，B−TTX＿diff，A｜≦3840である、請求項60に記載のUE。
【請求項６２】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されない場合、または、前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要としないことを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項60または61に記載のUE。
【請求項６３】
前記処理モジュールは、
前記UEが多入力多出力モードで構成されかつ前記UEがより長いHARQ処理時間を必要とすることを示している場合に、前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項60または61に記載のUE。
【請求項６４】
前記処理モジュールは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項60または61に記載のUE。
【請求項６５】
メモリとプロセッサとを含む基地局であって、前記メモリは前記プロセッサに接続され、
前記メモリは実行指示を記憶し、前記基地局が動作しているとき、前記プロセッサは前記メモリと通信し、前記プロセッサは、前記基地局が請求項1から16のいずれか一項による前記方法を実行するように前記実行指示を実行する、基地局。
【請求項６６】
メモリとプロセッサとを含むユーザ機器（UE）であって、前記メモリは前記プロセッサに接続され、
前記メモリは実行指示を記憶し、前記基地局が動作しているとき、前記プロセッサは前記メモリと通信し、前記プロセッサは、前記基地局が請求項17から32のいずれか一項による前記方法を実行するように前記実行指示を実行する、ユーザ機器（UE）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は通信技術分野に関し、特に、チャネル境界検出方法、基地局、およびユーザ機器に関する。
【背景技術】
【０００２】
ユニバーサル移動体通信システム（Universal  Mobile  Telecommunications  System、略してUMTS）技術がRelease  Rel−11へ進化すると、マルチフロー伝送（Multiflow）機能が導入される。この機能は、周波数内または周波数間の複数のセルをユーザ機器（User  Equipment、略してUE）の高速下りリンク共有チャネル（High−Speed  Downlink  Shared  Channel、略してHS−DSCH）サービングセルとして構成することを可能にし、ユーザ体験を明らかに向上させる。UMTS  Rel−7では、下りリンク不連続受信（Discontinuous  Reception、略してDRX）機能が導入され、UEが下りデータを不連続的に受信することを可能にし、これにより、UEの電力消費を低減することができる。Multiflowでは、複数の周波数内HS−DSCHサービングセルの下りリンク共通チャネル間に特定のタイミング差が存在することがあり、このタイミング差は、セルに対応する基地局のクロックタイミング、セルのタイミングオフセット（Tcell）、およびエアインタフェース伝送から発生するタイミング差（Tp）によって主に引き起こされる。
【０００３】
HS−DSCHサービングセル間のタイミング関係は、具体的には高速共有制御チャネル（High  Speed−Shared  Control  Channel、略してHS−SCCH）、高速物理下りリンク共有チャネル（High  Speed−Physical  Downlink  Shared  Channel、略してHS−PDSCH）、高速専用物理制御チャネル（High  Speed−Dedicated  Physical  Control  Channel、略してHS−DPCCH）、および部分専用物理チャネル（Fractional  Dedicated  Physical  Channel、略してF−DPCH）を含んでもよく、HS−PDSCHはHSDPAデータ伝送を示すチャネルであり、HS−SCCHはデータ表示情報、例えばUEをスケジューリングする識別子を搬送し、HS−PDSCHは特定のデータ情報を搬送し、HS−DPCCHは下りリンクデータのフィードバック表示情報、例えばチャネル状態表示およびデータ受信フィードバック表示情報を搬送し、F−DPCHチャネルは専用チャネルであり、専用チャネルの電力制御を行うため、およびUEの上りリンクのデータ伝送電力の制御を行うために用いられる。これらのチャネルは一定のタイミング関係を有している。セル側から見ると、上りリンクデータを受信するためにHS−DPCCHの開始点を検出する必要があり、プロトコル仕様によれば、セルは、HS−SCCH開始点に応じて、1280chipに最も近いHS−DPCCH境界を境界として後方から検出する必要がある。
【０００４】
単一周波数デュアルセル（Single  Frequency  Dual  Cell、略してSF−DC）機能を一例として用いて、SF−DC機能の場合、2つのサービングセルが存在する。セル内の下りリンク共通チャネル間にはセルの特定のタイミング差があり、2つのセルは同一の基地局または異なる基地局に属してもよい。SF−DCの場合、UEは下りリンク方向の2つのセルにおいてデータを受信する必要があるが、一方のセルにおいて送信を行うだけでよく、他方のセルも（基地局間SF−DCシナリオにおいて）データを復調する必要がある。これには、下りリンクデータを受信するためにUE側がサブフレーム間の整合関係を特定する必要がある。UEの2つのセルは、時間基準セルおよび非時間基準セルとして個別に定義されてもよく、時間基準セルとUEとのチャネルのタイミングはRel−5  HSDPAで特定されたチャネルのタイミングと同一であり、その他のセルは非時間基準セルである。例えば、UEの時間基準セル内のHS−SCCH  S＿DRX＝0が非時間基準セル内のHS−SCCH  S＿DRX＝0と整合されると、UEが2つのサブフレームのデータを受信した後、UEは、時間基準セルにおいて既存のタイミング規定に応じてHS−DPCCHに対してフィードバックを行い、ここで、HS−DPCCHとHS−SCCHとの間には一定のタイミング関係が存在する。非時間基準セルについては、HS−DPCCHの境界もまたプロトコルに応じて探索される。しかし、セルの下りリンク共通チャネル間のタイミング差のために、UEまたは非時間基準セルがHS−DPCCHの境界を探索するときに誤差が発生することがある。UE側は2つのセルのHS−SCCH  S＿DRX＝0を同時に受信し、1つのHS−DPCCHを介してフィードバックを行うため、UEまたは非時間基準セルはHS−DPCCH境界を誤って検出することがあり、最終的に下りデータ伝送性能に影響を及ぼす。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の実施例は、チャネル境界検出方法、基地局およびユーザ機器を提供して、非時間基準セルがHS−DPCCH境界を誤って検出して最終的には下りデータ伝送の性能に影響を及ぼすという先行技術の問題に対処する。
【０００６】
第1の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
ネットワーク側から配信されたセルタイミング情報を非時間基準セルの基地局によって受信するステップを含み、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータNon−time  Referenceは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、
非時間基準パラメータに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの基地局によって取得するステップと
を含む。
【０００７】
第1の態様を参照して、第1の態様の第1の実施態様では、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１】
2017517959.tif 000003
であり、
TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time  Referenceに等しい。
【０００８】
第1の態様を参照して、第1の態様の第2の実施態様では、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数２】
2017517959.tif 000004
であり、
TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０００９】
第1の態様を参照して、第1の態様の第3の実施態様では、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３】
2017517959.tif 000005
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time  Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００１０】
第1の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第1の態様の第4の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１１】
第1の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第1の態様の第5の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１２】
第1の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第1の態様の第6の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１３】
第2の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの基地局によって取得するステップと
を含む。
【００１４】
第2の態様を参照して、第2の態様の第1の実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数４】
2017517959.tif 000006
【数５】
2017517959.tif 000007
【数６】
2017517959.tif 000008
【数７】
2017517959.tif 000009
【数８】
2017517959.tif 000010
または
【数９】
2017517959.tif 000011
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１０】
2017517959.tif 000012
【数１１】
2017517959.tif 000013
【数１２】
2017517959.tif 000014
【数１３】
2017517959.tif 000015
【数１４】
2017517959.tif 000016
または
【数１５】
2017517959.tif 000017
である。
【００１５】
第2の態様または第2の態様の第1の実施態様を参照して、第2の態様の第2の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１６】
第2の態様または第2の態様の第1の実施態様を参照して、第2の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１７】
第3の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの基地局によって取得するステップと
を含む。
【００１８】
第3の態様を参照して、第3の態様の第1の実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１６】
2017517959.tif 000018
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００１９】
第3の態様または第3の態様の第1の実施態様を参照して、第3の態様の第2の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２０】
第3の態様または第3の態様の第1の実施態様を参照して、第3の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２１】
第3の態様または第3の態様の第1の実施態様を参照して、第3の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２２】
第4の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報をUEによって取得するステップと
を含む。
【００２３】
第4の態様を参照して、第4の態様の第1の実施態様では、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり
DRX＿OFFSETは、
【数１７】
2017517959.tif 000019
であり、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【００２４】
第4の態様を参照して、第4の態様の第2の実施態様では、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１８】
2017517959.tif 000020
であり、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００２５】
第4の態様を参照して、第4の態様の第3の実施態様では、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１９】
2017517959.tif 000021
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差であり、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００２６】
第4の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第4の態様の第4の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２７】
第3の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第3の態様の第5の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２８】
第3の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第3の態様の第6の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２９】
第5の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報をUEによって取得するステップと
を含む。
【００３０】
第5の態様を参照して、第5の態様の第1の実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数２０】
2017517959.tif 000022
【数２１】
2017517959.tif 000023
【数２２】
2017517959.tif 000024
【数２３】
2017517959.tif 000025
【数２４】
2017517959.tif 000026
または
【数２５】
2017517959.tif 000027
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数２６】
2017517959.tif 000028
【数２７】
2017517959.tif 000029
【数２８】
2017517959.tif 000030
【数２９】
2017517959.tif 000031
【数３０】
2017517959.tif 000032
または
【数３１】
2017517959.tif 000033
である。
【００３１】
第5の態様または第5の態様の第1の実施態様を参照して、第5の態様の第2の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３２】
第5の態様または第5の態様の第1の実施態様を参照して、第5の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３３】
第6の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報をUEによって取得するステップと
を含む。
【００３４】
第6の態様を参照して、第6の態様の第1の可能な実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、T0はHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３２】
2017517959.tif 000034
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００３５】
第6の態様または第6の態様の第1の可能な実施態様を参照して、第6の態様の第2の可能な実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３６】
第6の態様または第6の態様の第1の可能な実施態様を参照して、第6の態様の第3の可能な実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３７】
第6の態様または第6の態様の第1の可能な実施態様を参照して、第6の態様の第4の可能な実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３８】
第7の態様によれば、本発明の一実施例は基地局を提供し、基地局は、
ネットワーク側から配信されたセルタイミング情報を受信するように構成された受信モジュールを含み、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータNon−time  Referenceは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、
非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された処理モジュールを含み、ここで、処理モジュールは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するようにさらに構成される。
【００３９】
第7の態様を参照して、第7の態様の第1の実施態様では、
処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３３】
2017517959.tif 000035
であり、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1はNon−time  Referenceに等しい。
【００４０】
第7の態様を参照して、第7の態様の第2の実施態様では、
処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３４】
2017517959.tif 000036
であり、TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００４１】
第7の態様を参照して、第7の態様の第3の実施態様では、
処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３５】
2017517959.tif 000037
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００４２】
第7の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第4の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４３】
第7の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第5の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４４】
第7の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第6の実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４５】
第8の態様によれば、本発明の一実施例は基地局を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００４６】
第8の態様を参照して、第8の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数３６】
2017517959.tif 000038
【数３７】
2017517959.tif 000039
【数３８】
2017517959.tif 000040
【数３９】
2017517959.tif 000041
【数４０】
2017517959.tif 000042
または
【数４１】
2017517959.tif 000043
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数４２】
2017517959.tif 000044
【数４３】
2017517959.tif 000045
【数４４】
2017517959.tif 000046
【数４５】
2017517959.tif 000047
【数４６】
2017517959.tif 000048
または
【数４７】
2017517959.tif 000049
である。
【００４７】
第8の態様または第8の態様の第1の実施態様を参照して、第8の態様の第2の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４８】
第8の態様または第8の態様の第1の実施態様を参照して、第8の態様の第3の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４９】
第9の態様によれば、本発明の一実施例は基地局を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００５０】
第9の態様を参照して、第9の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４８】
2017517959.tif 000050
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および、TTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００５１】
第9の態様または第9の態様の第1の実施態様を参照して、第9の態様の第2の実施態様では、処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５２】
第9の態様または第9の態様の第1の実施態様を参照して、第9の態様の第3の実施態様では、処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５３】
第9の態様または第9の態様の第1の実施態様を参照して、第9の態様の第4の実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５４】
第10の態様によれば、本発明の一実施例はユーザ機器（UE）を提供し、ユーザ機器（UE）は、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００５５】
第10の態様を参照して、第10の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４９】
2017517959.tif 000051
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【００５６】
第10の態様を参照して、第10の態様の第2の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数５０】
2017517959.tif 000052
であり、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００５７】
第10の態様を参照して、第10の態様の第3の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数５１】
2017517959.tif 000053
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００５８】
第10の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第4の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５９】
第10の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第5の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６０】
第10の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第6の実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６１】
第11の態様によれば、本発明の一実施例はユーザ機器（UE）を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００６２】
第11の態様を参照して、第11の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数５２】
2017517959.tif 000054
【数５３】
2017517959.tif 000055
【数５４】
2017517959.tif 000056
【数５５】
2017517959.tif 000057
【数５６】
2017517959.tif 000058
または
【数５７】
2017517959.tif 000059
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数５８】
2017517959.tif 000060
【数５９】
2017517959.tif 000061
【数６０】
2017517959.tif 000062
【数６１】
2017517959.tif 000063
【数６２】
2017517959.tif 000064
または
【数６３】
2017517959.tif 000065
である。
【００６３】
第11の態様または第11の態様の第1の実施態様を参照して、第11の態様の第2の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６４】
第11の態様または第11の態様の第1の実施態様を参照して、第11の態様の第3の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６５】
第12の態様によれば、本発明の一実施例はユーザ機器（UE）を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００６６】
第12の態様を参照して、第12の態様の第1の可能な実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６４】
2017517959.tif 000066
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および、TTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００６７】
第12の態様または第12の態様の第1の可能な実施態様を参照して、第12の態様の第2の可能な実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６８】
第12の態様または第12の態様の第1の可能な実施態様を参照して、第12の態様の第3の可能な実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６９】
第12の態様または第12の態様の第1の可能な実施態様を参照して、第12の態様の第4の可能な実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００７０】
第13の態様によれば、本発明の一実施例はメモリとプロセッサとを含む基地局を提供し、ここで、メモリはプロセッサに接続され、
メモリは実行指示を記憶し、基地局が動作しているとき、プロセッサはメモリと通信し、プロセッサは、基地局が第1の態様のいずれか1つによる方法を実行するように実行指示を実行する。
【００７１】
第14の態様によれば、本発明の一実施例はメモリとプロセッサとを含むユーザ機器（UE）を提供し、ここで、メモリはプロセッサに接続され、
メモリは実行指示を記憶し、基地局が動作しているとき、プロセッサはメモリと通信し、プロセッサは、基地局が第2の態様および第3の態様のいずれか1つによる方法を実行するように実行指示を実行する。
【００７２】
本発明の実施例で提供されるチャネル境界検出方法、基地局およびユーザ機器によれば、非時間基準セルはネットワーク側から配信されたセルタイミング情報を受信し、非時間基準セルのHS−DPCCH境界を調整し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する。これは、非時間基準セルがHS−DPCCH境界を正確に検出することを実現し、これにより、非時間基準セルが正確なデータ伝送フィードバック情報およびCQI情報を知ることができ、下りデータ伝送の信頼性を改善し、非時間基準セルがHS−DPCCH境界を誤って検出して最終的には下りデータ伝送の性能に影響を及ぼすという先行技術の問題を解決する。
【００７３】
本発明の実施例または先行技術における技術的解決法を、より明確に説明するために、本実施例または先行技術を説明するために必要な添付の図面を、以下に簡単に紹介する。明らかに、以下の説明における添付の図面は、いくつかの本発明の実施例を示しており、当業者たちは、依然として、想像的な努力をすることなく、これらの添付の図面からその他の図面を導き出すことができる。
【図面の簡単な説明】
【００７４】
【図１】本発明によるチャネル境界検出方法の実施例1のフローチャートである。
【図１Ａ】本発明によるチャネル境界検出方法の実施例1におけるタイミング差の第1概略図である。
【図１Ｂ】本発明によるチャネル境界検出方法の実施例1におけるタイミング差の第2概略図である。
【図２】本発明によるチャネル境界検出方法の実施例2のフローチャートである。
【図３】本発明によるチャネル境界検出方法の実施例3のフローチャートである。
【図４】本発明によるチャネル境界検出方法の実施例4のフローチャートである。
【図５】本発明によるチャネル境界検出方法の実施例4のフローチャートである。
【図６】本発明によるチャネル境界検出方法の実施例4のフローチャートである。
【図７】本発明による基地局の実施例1の概略構成図である。
【図８】本発明による基地局の実施例2の概略構成図である。
【図９】本発明によるユーザ機器（UE）の実施例1の概略構成図である。
【図１０】本発明による基地局の実施例3の概略構成図である。
【図１１】本発明によるユーザ機器（UE）の実施例2の概略構成図である。
【発明を実施するための形態】
【００７５】
本発明の実施例の目的、技術的解決法および利点をより明確にするために、本発明の実施例における添付の図面を参照して、本発明の実施例における技術的解決法を、以下に明確かつ完全に説明する。明らかに、記載の実施例は、本発明の実施例の全てではなく、一部に過ぎない。創造的な努力をすることなく本発明の実施例に基づいて当業者たちが得るその他の全ての実施例は、本発明の保護範囲内にあるものとする。
【００７６】
なお、本発明における
【数６５】
2017517959.tif 000067
は、それぞれ切り上げおよび切り捨てを表す記号であり、round（）の関数は四捨五入の関数である。
【００７７】
図1は、本発明によるチャネル境界検出方法の実施例1のフローチャートである。この実施例は基地局によって実行され、基地局は非時間基準セルの基地局であってもよく、ソフトウェアおよび／またはハードウェアを用いて基地局を実現してもよい。図1に示す通り、この実施例による方法は、以下のステップを含む。
ステップ101：非時間基準セルの基地局は、ネットワーク側から配信されるセルタイミング情報を受信し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータNon−time  Referenceは、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する。
【００７８】
ステップ102：非時間基準セルの基地局は、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【００７９】
ステップ103：非時間基準セルの基地局は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【００８０】
具体的には、非時間基準セルの基地局は、ネットワーク側から配信されたセルタイミング情報を受信し、ここで、セルタイミング情報は非時間基準パラメータNon−time  Referenceを含み、Non−time  Referenceは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差、すなわち最小TTX＿diffを指し、非時間基準パラメータに応じてHS−SCCHの境界情報を算出し、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を最終的に取得する。
【００８１】
必要に応じて、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840を満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６６】
2017517959.tif 000068
であり、
TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time  Referenceに等しい。
【００８２】
具体的には、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nはHS−SCCHサブフレームの開始時間に開始し、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間後のτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840を満たし、T0は1024chipsであり、
DRX＿OFFSETは、
【数６７】
2017517959.tif 000069
であり、
TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time  Referenceに等しい。
【００８３】
必要に応じて、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６８】
2017517959.tif 000070
であり、
TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００８４】
具体的には、TTX＿diff3に対応するHS−PDSCHサブフレームは、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差を算出するために使用されるHS−PDSCHサブフレームであり、HS−PDSCHサブフレームに対応するHARQ−ACKフィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するHARQ−ACKフィールドは、同一のHS−DPCCHサブフレーム内にある。
【００８５】
必要に応じて、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６９】
2017517959.tif 000071
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００８６】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００８７】
具体的には、UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHの境界情報サブフレームがHS−DPCCHの境界情報として決定され、この場合、TTX＿diff1はTTX＿diff2よりも小さい。
【００８８】
なお、1280−｜TTX＿diff2−TTX＿diff1｜chipsが正の値である場合、計算はHS−SCCH  CFN＿DRX  nの開始時間から逆に行われ、1280−｜TTX＿diff2−TTX＿diff1｜chipsが負の値である場合、計算はHS−SCCH  CFN＿DRX  nの開始時間から順に行われる。
【００８９】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００９０】
具体的には、UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHの境界情報サブフレームはHS−DPCCHの境界情報として決定され、この場合、TTX＿diff1はTTX＿diff2よりも大きい。
【００９１】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００９２】
具体的には、TTX＿diff1およびTTX＿diff2の値は、UEが構成されている異なるモードに応じて異なり、かつ、より長いHARQ処理時間を必要とするかどうかによって異なるため、UEがどのモードで構成されているかを絶対値を用いることなく示すことができ、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHの境界情報サブフレームをHS−DPCCHの境界情報として直接決定することができる。
【００９３】
本発明のこの実施例では、時間基準セルおよび非時間基準セルのF−DPCHフレームが互いに整列している場合および互いに整列していない場合のいずれにおいても、上述の方法を用いてDRX＿OFFSETを算出することができる。したがって、F−DPCHフレームが互いに整列している場合および互いに整列していない場合のいずれにおいてもHS−SCCHの正確な境界情報を得ることができ、これにより、HS−DPCCHの正確な境界情報を得ることができる。図1Aは、本発明によるチャネル境界検出方法の実施例1におけるタイミング差の第1概略図であり、図1Bは、本発明によるチャネル境界検出方法の実施例1のタイミング差の第2概略図である。図1Aに示すように、時間基準セルおよび非時間基準セルのF−DPCHフレームは互いに整列している。図において、HS−DPCCH1およびF−DPCH1は、時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表し、HS−DPCCH2およびF−DPCH2は、非時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表している。
【００９４】
図1Aに示すように、TTX＿diff1＝TTX＿diff2±τDIFFであり、τDIFFは時間基準セルおよび非時間基準セルの整合HS−PDSCHサブフレーム間のタイミング差であり、
DRX＿OFFSETは、
【数７０】
2017517959.tif 000072
であり、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−／＋｜TTX＿diff2−TTX＿diff1｜または1280＋TTX＿diff2−TTX＿diff1chipsに最も近いHS−DPCCHの境界情報が、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定される。
【００９５】
図1Bに示すように、時間基準セルおよび非時間基準セルのF−DPCHフレームは互いに整列していない。図において、HS−DPCCH1およびF−DPCH1は、時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表し、HS−DPCCH2およびF−DPCH2は、非時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表している。
【００９６】
TTX＿diff1＝TTX＿diff2±τDIFF＋（τF−DPCH2−τF−DPCH1）（1）であり、式中、τF−DPCH1およびτF−DPCH2は時間基準セルおよび非時間基準セルのF−DPCHのタイミングをそれぞれ表し、
DRX＿OFFSETは、
【数７１】
2017517959.tif 000073
である。
【００９７】
式（1）によれば、
｜TTX＿diff2−TTX＿diff1｜−｜τF−DPCH2−τF−DPCH1｜≦｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜≦｜TTX＿diff2−TTX＿diff1｜＋｜τF−DPCH2−τF−DPCH1｜であるので、
τDIFF＝｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜を得ることができ、｜τF−DPCH2−τF−DPCH1｜の最大値は128chipsに等しい。
【００９８】
したがって、｜TTX＿diff2−TTX＿diff1｜−128≦｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜≦｜TTX＿diff2−TTX＿diff1｜＋128であり、すなわち｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜および｜TTX＿diff2−TTX＿diff1｜は最大で128chipsだけ異なり、ここで、128chipsはサブフレームの半分の長さよりもはるかに短い。
【００９９】
実際には、τDIFFの正確な値を容易に得ることはできず、HS−DPCCH  CFN＿DRXは本説明において“時間的に最も近いサブフレーム”として定義されるため、式（1）で算出されたτDIFFと置き換えるために｜TTX＿diff2−TTX＿diff1｜を用いてもよい。すなわち、1280−／＋｜TTX＿diff2−TTX＿diff1｜または1280＋TTX＿diff1−TTX＿diff2がHS−DPCCH  CFN＿DRXにおいて使用され、これにより、境界誤差は発生せず、HS−DPCCHの極めて正確な境界情報を得ることができる。
【０１００】
この実施例では、非時間基準セルはネットワーク側から配信されたセルタイミング情報を受信して非時間基準セルのHS−DPCCH境界を調整し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する。これは、非時間基準セルがHS−DPCCH境界を正確に検出することを実現し、これにより、非時間基準セルが正確なデータ伝送フィードバック情報およびCQI情報を知ることができ、下りデータ伝送の信頼性を改善し、非時間基準セルがHS−DPCCH境界を誤って検出して最終的には下りデータ伝送の性能に影響を及ぼすという先行技術の問題を解決する。
【０１０１】
図2は、本発明によるチャネル境界検出方法の実施例2のフローチャートである。この実施例は基地局によって実行され、基地局は非時間基準セルの基地局であってもよく、ソフトウェアおよび／またはハードウェアを用いて基地局を実現してもよい。図2に示す通り、この実施例による方法は、以下のステップを含む。
ステップ201：非時間基準セルの基地局は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１０２】
ステップ202：非時間基準セルの基地局は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１０３】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数７２】
2017517959.tif 000074
【数７３】
2017517959.tif 000075
【数７４】
2017517959.tif 000076
【数７５】
2017517959.tif 000077
【数７６】
2017517959.tif 000078
または
【数７７】
2017517959.tif 000079
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数７８】
2017517959.tif 000080
【数７９】
2017517959.tif 000081
【数８０】
2017517959.tif 000082
【数８１】
2017517959.tif 000083
【数８２】
2017517959.tif 000084
または
【数８３】
2017517959.tif 000085
である。
【０１０４】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、または、UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１０５】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１０６】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１０７】
図3は、本発明によるチャネル境界検出方法の実施例3のフローチャートである。この実施例は基地局によって実行され、基地局は非時間基準セルの基地局であってもよく、ソフトウェアおよび／またはハードウェアを用いて基地局を実現してもよい。図3に示す通り、この実施例による方法は、以下のステップを含む。
ステップ301：非時間基準セルの基地局は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１０８】
ステップ302：非時間基準セルの基地局は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１０９】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８４】
2017517959.tif 000086
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１１０】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１１１】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１１２】
必要に応じて、 HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１１３】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１１４】
図4は、本発明によるチャネル境界検出方法の実施例4のフローチャートである。この実施例はユーザ機器（UE）によって実行され、ソフトウェアおよび／またはハードウェアを用いてUEを実現してもよい。図4に示す通り、この実施例による方法は、以下のステップを含む。
ステップ401：ユーザ機器（UE）は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１１５】
ステップ402：UEは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１１６】
必要に応じて、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８５】
2017517959.tif 000087
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【０１１７】
必要に応じて、 時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８６】
2017517959.tif 000088
であり、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１１８】
必要に応じて、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８７】
2017517959.tif 000089
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１１９】
必要に応じて、HS−SCCHの境界情報に応じて非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２０】
必要に応じて、HS−SCCHの境界情報に応じて非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２１】
必要に応じて、HS−SCCHの境界情報に応じて非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２２】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１２３】
図5は、本発明によるチャネル境界検出方法の実施例5のフローチャートである。この実施例はユーザ機器（UE）によって実行され、ソフトウェアおよび／またはハードウェアを用いてUEを実現してもよい。図5に示す通り、この実施例による方法は、以下のステップを含む。
ステップ501：ユーザ機器（UE）は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルの整合HS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１２４】
ステップ502：UEは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１２５】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルの整合HS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数８８】
2017517959.tif 000090
【数８９】
2017517959.tif 000091
【数９０】
2017517959.tif 000092
【数９１】
2017517959.tif 000093
【数９２】
2017517959.tif 000094
または
【数９３】
2017517959.tif 000095
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数９４】
2017517959.tif 000096
【数９５】
2017517959.tif 000097
【数９６】
2017517959.tif 000098
【数９７】
2017517959.tif 000099
【数９８】
2017517959.tif 000100
または
【数９９】
2017517959.tif 000101
である。
【０１２６】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、または、UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２７】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２８】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１２９】
図6は、本発明によるチャネル境界検出方法の実施例5のフローチャートである。この実施例はユーザ機器（UE）によって実行され、ソフトウェアおよび／またはハードウェアを用いてUEを実現してもよい。図6に示す通り、この実施例による方法は、以下のステップを含む。
ステップ601：ユーザ機器（UE）は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１３０】
ステップ602：UEは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１３１】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１００】
2017517959.tif 000102
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１３２】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１３３】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１３４】
必要に応じて、 HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１３５】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１３６】
図7は、本発明による基地局の実施例1の概略構成図である。図7に示すように、本実施例の基地局70は受信モジュール701と処理モジュール702とを含み、ここで、受信モジュール701はネットワーク側から配信されたセルタイミング情報を受信するように構成され、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータNon−time  Referenceは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、処理モジュール502は、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール502は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するようにさらに構成される。
【０１３７】
必要に応じて、処理モジュール702は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１０１】
2017517959.tif 000103
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time Referenceに等しい。
【０１３８】
必要に応じて、処理モジュール702は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１０２】
2017517959.tif 000104
であり、
TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１３９】
必要に応じて、処理モジュール702は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１０３】
2017517959.tif 000105
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１４０】
必要に応じて、処理モジュール702は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４１】
必要に応じて、処理モジュール702は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４２】
必要に応じて、処理モジュール702は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４３】
図1に示す方法の実施例の技術的解決策を実施するために、本実施例による基地局を使用してもよく、実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１４４】
図8は、本発明による基地局の実施例2の概略構成図である。図8に示すように、本実施例の基地局80は前処理モジュール801と処理モジュール802とを含み、ここで、前処理モジュール801は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール802は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１４５】
必要に応じて、前処理モジュール801は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数１０４】
2017517959.tif 000106
【数１０５】
2017517959.tif 000107
【数１０６】
2017517959.tif 000108
【数１０７】
2017517959.tif 000109
【数１０８】
2017517959.tif 000110
または
【数１０９】
2017517959.tif 000111
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１１０】
2017517959.tif 000112
【数１１１】
2017517959.tif 000113
【数１１２】
2017517959.tif 000114
【数１１３】
2017517959.tif 000115
【数１１４】
2017517959.tif 000116
または
【数１１５】
2017517959.tif 000117
である。
【０１４６】
必要に応じて、処理モジュール802は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４７】
必要に応じて、処理モジュール802は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４８】
必要に応じて、前処理モジュール801は、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール802は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１４９】
必要に応じて、前処理モジュール801は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１６】
2017517959.tif 000118
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１５０】
必要に応じて、処理モジュール802は、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５１】
必要に応じて、処理モジュール802は、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５２】
必要に応じて、処理モジュール802は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５３】
図2または図3に示す方法の実施例の技術的解決策を実施するために、本実施例による基地局を使用してもよく、実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１５４】
図9は、本発明によるユーザ機器（UE）の実施例1の概略構成図である。図7に示すように、本実施例のUE90は前処理モジュール901と処理モジュール902とを含み、ここで、前処理モジュール901は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール902は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１５５】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１７】
2017517959.tif 000119
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【０１５６】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１８】
2017517959.tif 000120
であり、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１５７】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１９】
2017517959.tif 000121
であり、
TTX＿diff3が7680×1．5以下、7680×2以下、または7680×2．5以下である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１５８】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５９】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６０】
必要に応じて、処理モジュール902は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６１】
必要に応じて、前処理モジュール901は、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および整合HS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール902は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１６２】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数１２０】
2017517959.tif 000122
【数１２１】
2017517959.tif 000123
【数１２２】
2017517959.tif 000124
【数１２３】
2017517959.tif 000125
【数１２４】
2017517959.tif 000126
または
【数１２５】
2017517959.tif 000127
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１２６】
2017517959.tif 000128
【数１２７】
2017517959.tif 000129
【数１２８】
2017517959.tif 000130
【数１２９】
2017517959.tif 000131
【数１３０】
2017517959.tif 000132
または
【数１３１】
2017517959.tif 000133
である。
【０１６３】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６４】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６５】
必要に応じて、前処理モジュール901は、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール902は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１６６】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１３２】
2017517959.tif 000134
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１６７】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６８】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６９】
必要に応じて、処理モジュール902は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１７０】
図4から図6に示す方法の実施例の技術的解決策を実施するために、本実施例によるUEを使用してもよく、実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１７１】
図10は、本発明による基地局の実施例3の概略構成図である。  図10に示すように、本実施例で提供される基地局100はメモリ1001とプロセッサ1002とを含み、ここで、メモリ1001はプロセッサ1002に接続される。
【０１７２】
メモリ1001は実行指示を記憶し、基地局100が動作しているとき、プロセッサ1002はメモリ1001と通信し、プロセッサ1002は、メモリ1001内の実行指示を呼び出して図1から図3に示す方法の実施例において技術的解決策を実行する。実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１７３】
図１１は、本発明によるユーザ機器（UE）の実施例2の概略構成図である。図11に示すように、本実施例で提供されるUE110はメモリ1101とプロセッサ1102とを含み、ここで、メモリ1101はプロセッサ1102に接続される。メモリ1101は実行指示を記憶し、UE110が動作しているとき、プロセッサ1102はメモリ1101と通信し、プロセッサ1102は、メモリ1101内の実行指示を呼び出して図4から図6に示す方法の実施例において技術的解決策を実行する。実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１７４】
本明細書に提供されたいくつかの実施例では、開示されたデバイスおよび方法は、その他の方法で実現されてもよいことが理解されるべきである。例えば、記載のデバイスの実施例は、単なる例示である。例えば、モジュールまたはユニットの分割は、単なる論理機能の分割であり、実際の実施におけるその他の分割であってもよい。例えば、複数のユニットまたはモジュールを、組み合わせるか、または他のシステムに統合してもよく、あるいは、いくつかの機能を無視するか行わなくてもよい。さらに、表示または説明した相互結合、または直接的な結合または通信接続は、いくつかのインタフェースを介して実施されてもよい。装置またはモジュール間の間接的な結合または通信接続は、電子的、機械的またはその他の形態で実施されてもよい。
【０１７５】
別個の部品として説明されたモジュールは、物理的に分離してもよいし、物理的に分離していなくてもよく、モジュールとして表示された部品は、物理的なモジュールであってもよいし、物理的なモジュールでなくてもよく、1つの位置に配置されてもよく、あるいは、複数のネットワークユニットに分散されてもよい。モジュールの一部または全てを、実際の必要性に応じて選択して、本実施例の解決法の目的を達成することができる。
【０１７６】
当業者たちは、関連するハードウェアに命令するプログラムによって、方法の実施例のステップの全部または一部を実施してもよいことを理解することができる。プログラムは、コンピュータ可読記憶媒体に記憶されてもよい。プログラムを実行すると、方法の実施例のステップが行われる。上述の記憶媒体は、ROM、RAM、磁気ディスクまたは光ディスクなどのプログラムコードを記憶することができる任意の媒体を含む。
【０１７７】
最後に、なお、上述の実施例は、本発明の技術的解決策を説明するものに過ぎず、本発明を限定するものではない。上述の実施例を参照して本発明を詳細に説明したが、上述の実施例で説明した技術的解決策をさらに変更することができるか、または、本発明の実施例の技術的解決策の範囲を逸脱することなく、その技術的解決策の一部または全部に同等の置換を行うことができることを、当業者は理解すべきである。
【符号の説明】
【０１７８】
70  基地局
80  基地局
90  UE
100  基地局
110  UE
502  処理モジュール
701  受信モジュール
702  処理モジュール
801  前処理モジュール
802  処理モジュール
901  前処理モジュール
902  処理モジュール
1001  メモリ
1002  プロセッサ
1101  メモリ
1102  プロセッサ
【図１】
2017517959.tif 000199
【図１Ａ】
2017517959.tif 000200
【図１Ｂ】
2017517959.tif 000201
【図２】
2017517959.tif 000202
【図３】
2017517959.tif 000203
【図４】
2017517959.tif 000204
【図５】
2017517959.tif 000205
【図６】
2017517959.tif 000206
【図７】
2017517959.tif 000207
【図８】
2017517959.tif 000208
【図９】
2017517959.tif 000209
【図１０】
2017517959.tif 000210
【図１１】
2017517959.tif 000211
【手続補正書】
【提出日】平成28年12月28日(2016.12.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は通信技術分野に関し、特に、チャネル境界検出方法、基地局、およびユーザ機器に関する。
【背景技術】
【０００２】
ユニバーサル移動体通信システム（Universal  Mobile  Telecommunications  System、略してUMTS）技術がRelease  Rel−11へ進化すると、マルチフロー伝送（Multiflow）機能が導入される。この機能は、周波数内または周波数間の複数のセルをユーザ機器（User  Equipment、略してUE）の高速下りリンク共有チャネル（High−Speed  Downlink  Shared  Channel、略してHS−DSCH）サービングセルとして構成することを可能にし、ユーザ体験を明らかに向上させる。UMTS  Rel−7では、下りリンク不連続受信（Discontinuous  Reception、略してDRX）機能が導入され、UEが下りデータを不連続的に受信することを可能にし、これにより、UEの電力消費を低減することができる。Multiflowでは、複数の周波数内HS−DSCHサービングセルの下りリンク共通チャネル間に特定のタイミング差が存在することがあり、このタイミング差は、セルに対応する基地局のクロックタイミング、セルのタイミングオフセット（Tcell）、およびエアインタフェース伝送から発生するタイミング差（Tp）によって主に引き起こされる。
【０００３】
HS−DSCHサービングセル間のタイミング関係は、具体的には高速共有制御チャネル（High  Speed−Shared  Control  Channel、略してHS−SCCH）、高速物理下りリンク共有チャネル（High  Speed−Physical  Downlink  Shared  Channel、略してHS−PDSCH）、高速専用物理制御チャネル（High  Speed−Dedicated  Physical  Control  Channel、略してHS−DPCCH）、および部分専用物理チャネル（Fractional  Dedicated  Physical  Channel、略してF−DPCH）を含んでもよく、HS−PDSCHはHSDPAデータ伝送を示すチャネルであり、HS−SCCHはデータ表示情報、例えばUEをスケジューリングする識別子を搬送し、HS−PDSCHは特定のデータ情報を搬送し、HS−DPCCHは下りリンクデータのフィードバック表示情報、例えばチャネル状態表示およびデータ受信フィードバック表示情報を搬送し、F−DPCHチャネルは専用チャネルであり、専用チャネルの電力制御を行うため、およびUEの上りリンクのデータ伝送電力の制御を行うために用いられる。これらのチャネルは一定のタイミング関係を有している。セル側から見ると、上りリンクデータを受信するためにHS−DPCCHの開始点を検出する必要があり、プロトコル仕様によれば、セルは、HS−SCCH開始点に応じて、1280chipに最も近いHS−DPCCH境界を境界として後方から検出する必要がある。
【０００４】
単一周波数デュアルセル（Single  Frequency  Dual  Cell、略してSF−DC）機能を一例として用いて、SF−DC機能の場合、2つのサービングセルが存在する。セル内の下りリンク共通チャネル間にはセルの特定のタイミング差があり、2つのセルは同一の基地局または異なる基地局に属してもよい。SF−DCの場合、UEは下りリンク方向の2つのセルにおいてデータを受信する必要があるが、一方のセルにおいて送信を行うだけでよく、他方のセルも（基地局間SF−DCシナリオにおいて）データを復調する必要がある。これには、下りリンクデータを受信するためにUE側がサブフレーム間の整合関係を特定する必要がある。UEの2つのセルは、時間基準セルおよび非時間基準セルとして個別に定義されてもよく、時間基準セルとUEとのチャネルのタイミングはRel−5  HSDPAで特定されたチャネルのタイミングと同一であり、その他のセルは非時間基準セルである。例えば、UEの時間基準セル内のHS−SCCH  S＿DRX＝0が非時間基準セル内のHS−SCCH  S＿DRX＝0と整合されると、UEが2つのサブフレームのデータを受信した後、UEは、時間基準セルにおいて既存のタイミング規定に応じてHS−DPCCHに対してフィードバックを行い、ここで、HS−DPCCHとHS−SCCHとの間には一定のタイミング関係が存在する。非時間基準セルについては、HS−DPCCHの境界もまたプロトコルに応じて探索される。しかし、セルの下りリンク共通チャネル間のタイミング差のために、UEまたは非時間基準セルがHS−DPCCHの境界を探索するときに誤差が発生することがある。UE側は2つのセルのHS−SCCH  S＿DRX＝0を同時に受信し、1つのHS−DPCCHを介してフィードバックを行うため、UEまたは非時間基準セルはHS−DPCCH境界を誤って検出することがあり、最終的に下りデータ伝送性能に影響を及ぼす。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の実施例は、チャネル境界検出方法、基地局およびユーザ機器を提供して、非時間基準セルがHS−DPCCH境界を誤って検出して最終的には下りデータ伝送の性能に影響を及ぼすという先行技術の問題に対処する。
【０００６】
第1の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
ネットワークから配信されたセルタイミング情報を非時間基準セルの基地局によって受信するステップを含み、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、
非時間基準パラメータに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの基地局によって取得するステップと
を含む。
【０００７】
第1の態様を参照して、第1の態様の第1の実施態様では、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１】
2017517959.tif 000212
であり、
TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time  Referenceに等しい。
【０００８】
第1の態様を参照して、第1の態様の第2の実施態様では、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数２】
2017517959.tif 000213
であり、
TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０００９】
第1の態様を参照して、第1の態様の第3の実施態様では、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３】
2017517959.tif 000214
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time  Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００１０】
第1の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第1の態様の第4の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１１】
第1の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第1の態様の第5の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１２】
第1の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第1の態様の第6の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１３】
第2の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの基地局によって取得するステップと
を含む。
【００１４】
第2の態様を参照して、第2の態様の第1の実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数４】
2017517959.tif 000215
【数５】
2017517959.tif 000216
【数６】
2017517959.tif 000217
【数７】
2017517959.tif 000218
【数８】
2017517959.tif 000219
または
【数９】
2017517959.tif 000220
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１０】
2017517959.tif 000221
【数１１】
2017517959.tif 000222
【数１２】
2017517959.tif 000223
【数１３】
2017517959.tif 000224
【数１４】
2017517959.tif 000225
または
【数１５】
2017517959.tif 000226
である。
【００１５】
第2の態様または第2の態様の第1の実施態様を参照して、第2の態様の第2の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１６】
第2の態様または第2の態様の第1の実施態様を参照して、第2の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００１７】
第3の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの基地局によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの基地局によって取得するステップと
を含む。
【００１８】
第3の態様を参照して、第3の態様の第1の実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１６】
2017517959.tif 000227
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００１９】
第3の態様または第3の態様の第1の実施態様を参照して、第3の態様の第2の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２０】
第3の態様または第3の態様の第1の実施態様を参照して、第3の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２１】
第3の態様または第3の態様の第1の実施態様を参照して、第3の態様の第4の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２２】
第4の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報をUEによって取得するステップと
を含む。
【００２３】
第4の態様を参照して、第4の態様の第1の実施態様では、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり
DRX＿OFFSETは、
【数１７】
2017517959.tif 000228
であり、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【００２４】
第4の態様を参照して、第4の態様の第2の実施態様では、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１８】
2017517959.tif 000229
であり、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００２５】
第4の態様を参照して、第4の態様の第3の実施態様では、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１９】
2017517959.tif 000230
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差であり、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００２６】
第4の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第4の態様の第4の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２７】
第4の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第4の態様の第5の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２８】
第4の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第4の態様の第6の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００２９】
第5の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報をUEによって取得するステップと
を含む。
【００３０】
第5の態様を参照して、第5の態様の第1の実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数２０】
2017517959.tif 000231
【数２１】
2017517959.tif 000232
【数２２】
2017517959.tif 000233
【数２３】
2017517959.tif 000234
【数２４】
2017517959.tif 000235
または
【数２５】
2017517959.tif 000236
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数２６】
2017517959.tif 000237
【数２７】
2017517959.tif 000238
【数２８】
2017517959.tif 000239
【数２９】
2017517959.tif 000240
【数３０】
2017517959.tif 000241
または
【数３１】
2017517959.tif 000242
である。
【００３１】
第5の態様または第5の態様の第1の実施態様を参照して、第5の態様の第2の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３２】
第5の態様または第5の態様の第1の実施態様を参照して、第5の態様の第3の実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３３】
第6の態様によれば、本発明の一実施例はチャネル境界検出方法を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップと、
HS−SCCHの境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報をUEによって取得するステップと
を含む。
【００３４】
第6の態様を参照して、第6の態様の第1の可能な実施態様では、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、T0はHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３２】
2017517959.tif 000243
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００３５】
第6の態様または第6の態様の第1の可能な実施態様を参照して、第6の態様の第2の可能な実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３６】
第6の態様または第6の態様の第1の可能な実施態様を参照して、第6の態様の第3の可能な実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３７】
第6の態様または第6の態様の第1の可能な実施態様を参照して、第6の態様の第4の可能な実施態様では、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００３８】
第7の態様によれば、本発明の一実施例は基地局を提供し、基地局は、
ネットワークから配信されたセルタイミング情報を受信するように構成された受信モジュールを含み、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、
非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された処理モジュールを含み、ここで、処理モジュールは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するようにさらに構成される。
【００３９】
第7の態様を参照して、第7の態様の第1の実施態様では、
処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３３】
2017517959.tif 000244
であり、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1はNon−time  Referenceに等しい。
【００４０】
第7の態様を参照して、第7の態様の第2の実施態様では、
処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３４】
2017517959.tif 000245
であり、TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００４１】
第7の態様を参照して、第7の態様の第3の実施態様では、
処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３５】
2017517959.tif 000246
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００４２】
第7の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第4の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４３】
第7の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第5の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４４】
第7の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第7の態様の第6の実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４５】
第8の態様によれば、本発明の一実施例は基地局を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００４６】
第8の態様を参照して、第8の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数３６】
2017517959.tif 000247
【数３７】
2017517959.tif 000248
【数３８】
2017517959.tif 000249
【数３９】
2017517959.tif 000250
【数４０】
2017517959.tif 000251
または
【数４１】
2017517959.tif 000252
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数４２】
2017517959.tif 000253
【数４３】
2017517959.tif 000254
【数４４】
2017517959.tif 000255
【数４５】
2017517959.tif 000256
【数４６】
2017517959.tif 000257
または
【数４７】
2017517959.tif 000258
である。
【００４７】
第8の態様または第8の態様の第1の実施態様を参照して、第8の態様の第2の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４８】
第8の態様または第8の態様の第1の実施態様を参照して、第8の態様の第3の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００４９】
第9の態様によれば、本発明の一実施例は基地局を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００５０】
第9の態様を参照して、第9の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４８】
2017517959.tif 000259
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および、TTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００５１】
第9の態様または第9の態様の第1の実施態様を参照して、第9の態様の第2の実施態様では、処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５２】
第9の態様または第9の態様の第1の実施態様を参照して、第9の態様の第3の実施態様では、処理モジュールは、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５３】
第9の態様または第9の態様の第1の実施態様を参照して、第9の態様の第4の実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５４】
第10の態様によれば、本発明の一実施例はユーザ機器（UE）を提供し、ユーザ機器（UE）は、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００５５】
第10の態様を参照して、第10の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４９】
2017517959.tif 000260
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【００５６】
第10の態様を参照して、第10の態様の第2の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数５０】
2017517959.tif 000261
であり、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００５７】
第10の態様を参照して、第10の態様の第3の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数５１】
2017517959.tif 000262
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００５８】
第10の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第10の態様の第4の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００５９】
第10の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第10の態様の第5の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６０】
第10の態様の第1の実施態様から第3の実施態様のうちいずれか1つを参照して、第10の態様の第6の実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６１】
第11の態様によれば、本発明の一実施例はユーザ機器（UE）を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００６２】
第11の態様を参照して、第11の態様の第1の実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数５２】
2017517959.tif 000263
【数５３】
2017517959.tif 000264
【数５４】
2017517959.tif 000265
【数５５】
2017517959.tif 000266
【数５６】
2017517959.tif 000267
または
【数５７】
2017517959.tif 000268
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数５８】
2017517959.tif 000269
【数５９】
2017517959.tif 000270
【数６０】
2017517959.tif 000271
【数６１】
2017517959.tif 000272
【数６２】
2017517959.tif 000273
または
【数６３】
2017517959.tif 000274
である。
【００６３】
第11の態様または第11の態様の第1の実施態様を参照して、第11の態様の第2の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６４】
第11の態様または第11の態様の第1の実施態様を参照して、第11の態様の第3の実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６５】
第12の態様によれば、本発明の一実施例はユーザ機器（UE）を提供し、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュールと、
HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュールと
を含む。
【００６６】
第12の態様を参照して、第12の態様の第1の可能な実施態様では、前処理モジュールは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６４】
2017517959.tif 000275
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および、TTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【００６７】
第12の態様または第12の態様の第1の可能な実施態様を参照して、第12の態様の第2の可能な実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６８】
第12の態様または第12の態様の第1の可能な実施態様を参照して、第12の態様の第3の可能な実施態様では、処理モジュールは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００６９】
第12の態様または第12の態様の第1の可能な実施態様を参照して、第12の態様の第4の可能な実施態様では、処理モジュールは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００７０】
第13の態様によれば、本発明の一実施例はメモリとプロセッサとを含む基地局を提供し、ここで、メモリはプロセッサに接続され、
メモリは実行指示を記憶し、基地局が動作しているとき、プロセッサはメモリと通信し、プロセッサは、基地局が第1から第3の態様のいずれか1つによる方法を実行するように実行指示を実行する。
【００７１】
第14の態様によれば、本発明の一実施例はメモリとプロセッサとを含むユーザ機器（UE）を提供し、ここで、メモリはプロセッサに接続され、
メモリは実行指示を記憶し、UEが動作しているとき、プロセッサはメモリと通信し、プロセッサは、UEが第4の態様から第6の態様のいずれか1つによる方法を実行するように実行指示を実行する。
【００７２】
本発明の実施例で提供されるチャネル境界検出方法、基地局およびユーザ機器によれば、非時間基準セルはネットワークから配信されたセルタイミング情報を受信し、非時間基準セルのHS−DPCCH境界を調整し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する。これは、非時間基準セルがHS−DPCCH境界を正確に検出することを実現し、これにより、非時間基準セルが正確なデータ伝送フィードバック情報およびCQI情報を知ることができ、下りデータ伝送の信頼性を改善し、非時間基準セルがHS−DPCCH境界を誤って検出して最終的には下りデータ伝送の性能に影響を及ぼすという先行技術の問題を解決する。
【００７３】
本発明の実施例における技術的解決法を、より明確に説明するために、本実施例または先行技術を説明するために必要な添付の図面を、以下に簡単に紹介する。明らかに、以下の説明における添付の図面は、いくつかの本発明の実施例を示しており、当業者たちは、依然として、想像的な努力をすることなく、これらの添付の図面からその他の図面を導き出すことができる。
【図面の簡単な説明】
【００７４】
【図１】本発明によるチャネル境界検出方法の実施例1のフローチャートである。
【図１Ａ】本発明によるチャネル境界検出方法の実施例1におけるタイミング差の第1概略図である。
【図１Ｂ】本発明によるチャネル境界検出方法の実施例1におけるタイミング差の第2概略図である。
【図２】本発明によるチャネル境界検出方法の実施例2のフローチャートである。
【図３】本発明によるチャネル境界検出方法の実施例3のフローチャートである。
【図４】本発明によるチャネル境界検出方法の実施例4のフローチャートである。
【図５】本発明によるチャネル境界検出方法の実施例5のフローチャートである。
【図６】本発明によるチャネル境界検出方法の実施例6のフローチャートである。
【図７】本発明による基地局の実施例1の概略構成図である。
【図８】本発明による基地局の実施例2の概略構成図である。
【図９】本発明によるユーザ機器（UE）の実施例1の概略構成図である。
【図１０】本発明による基地局の実施例3の概略構成図である。
【図１１】本発明によるユーザ機器（UE）の実施例2の概略構成図である。
【発明を実施するための形態】
【００７５】
本発明の実施例の目的、技術的解決法および利点をより明確にするために、本発明の実施例における添付の図面を参照して、本発明の実施例における技術的解決法を、以下に明確に説明する。明らかに、記載の実施例は、本発明の実施例の全てではなく、一部に過ぎない。創造的な努力をすることなく本発明の実施例に基づいて当業者たちが得るその他の全ての実施例は、本発明の保護範囲内にあるものとする。
【００７６】
なお、本発明における
【数６５】
2017517959.tif 000276
は、それぞれ切り上げおよび切り捨てを表す記号であり、round（）の関数は四捨五入の関数である。
【００７７】
図1は、本発明によるチャネル境界検出方法の実施例1のフローチャートである。この実施例は基地局によって実行され、基地局は非時間基準セルの基地局であってもよく、ソフトウェアおよび／またはハードウェアを用いて基地局を実現してもよい。図1に示す通り、この実施例による方法は、以下のステップを含む。
ステップ101：非時間基準セルの基地局は、ネットワークから配信されるセルタイミング情報を受信し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する。
【００７８】
ステップ102：非時間基準セルの基地局は、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【００７９】
ステップ103：非時間基準セルの基地局は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【００８０】
具体的には、非時間基準セルの基地局は、ネットワークから配信されたセルタイミング情報を受信し、ここで、セルタイミング情報は非時間基準パラメータを含み、Non−time  Referenceは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差、すなわち最小TTX＿diffを指し、非時間基準パラメータに応じてHS−SCCHの境界情報を算出し、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を最終的に取得する。
【００８１】
必要に応じて、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840を満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６６】
2017517959.tif 000277
であり、
TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time  Referenceに等しい。
【００８２】
具体的には、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nはHS−SCCHサブフレームの開始時間に開始し、ここで、HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間後のτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840を満たし、T0は1024chipsであり、
DRX＿OFFSETは、
【数６７】
2017517959.tif 000278
であり、
TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time  Referenceに等しい。
【００８３】
必要に応じて、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６８】
2017517959.tif 000279
であり、
TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００８４】
具体的には、TTX＿diff3に対応するHS−PDSCHサブフレームは、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差を算出するために使用されるHS−PDSCHサブフレームであり、HS−PDSCHサブフレームに対応するHARQ−ACKフィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するHARQ−ACKフィールドは、同一のHS−DPCCHサブフレーム内にある。
【００８５】
必要に応じて、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数６９】
2017517959.tif 000280
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【００８６】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００８７】
具体的には、UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHの境界情報サブフレームがHS−DPCCHの境界情報として決定され、この場合、TTX＿diff1はTTX＿diff2よりも小さい。
【００８８】
なお、1280−｜TTX＿diff2−TTX＿diff1｜chipsが正の値である場合、計算はHS−SCCH  CFN＿DRX  nの開始時間から逆に行われ、1280−｜TTX＿diff2−TTX＿diff1｜chipsが負の値である場合、計算はHS−SCCH  CFN＿DRX  nの開始時間から順に行われる。
【００８９】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００９０】
具体的には、UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHの境界情報サブフレームはHS−DPCCHの境界情報として決定され、この場合、TTX＿diff1はTTX＿diff2よりも大きい。
【００９１】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【００９２】
具体的には、TTX＿diff1およびTTX＿diff2の値は、UEが構成されている異なるモードに応じて異なり、かつ、より長いHARQ処理時間を必要とするかどうかによって異なるため、UEがどのモードで構成されているかを絶対値を用いることなく示すことができ、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHの境界情報サブフレームをHS−DPCCHの境界情報として直接決定することができる。
【００９３】
本発明のこの実施例では、時間基準セルおよび非時間基準セルのF−DPCHフレームが互いに整列している場合および互いに整列していない場合のいずれにおいても、上述の方法を用いてDRX＿OFFSETを算出することができる。したがって、F−DPCHフレームが互いに整列している場合および互いに整列していない場合のいずれにおいてもHS−SCCHの正確な境界情報を得ることができ、これにより、HS−DPCCHの正確な境界情報を得ることができる。図1Aは、本発明によるチャネル境界検出方法の実施例1におけるタイミング差の第1概略図であり、図1Bは、本発明によるチャネル境界検出方法の実施例1のタイミング差の第2概略図である。図1Aに示すように、時間基準セルおよび非時間基準セルのF−DPCHフレームは互いに整列している。図において、HS−DPCCH1およびF−DPCH1は、時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表し、HS−DPCCH2およびF−DPCH2は、非時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表している。
【００９４】
図1Aに示すように、TTX＿diff1＝TTX＿diff2±τDIFFであり、τDIFFは時間基準セルおよび非時間基準セルの整合HS−PDSCHサブフレーム間のタイミング差であり、
DRX＿OFFSETは、
【数７０】
2017517959.tif 000281
であり、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−／＋｜TTX＿diff2−TTX＿diff1｜または1280＋TTX＿diff2−TTX＿diff1chipsに最も近いHS−DPCCHの境界情報が、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定される。
【００９５】
図1Bに示すように、時間基準セルおよび非時間基準セルのF−DPCHフレームは互いに整列していない。図において、HS−DPCCH1およびF−DPCH1は、時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表し、HS−DPCCH2およびF−DPCH2は、非時間基準セルのHS−DPCCHおよびF−DPCHをそれぞれ表している。
【００９６】
TTX＿diff1＝TTX＿diff2±τDIFF＋（τF−DPCH2−τF−DPCH1）（1）であり、式中、τF−DPCH1およびτF−DPCH2は時間基準セルおよび非時間基準セルのF−DPCHのタイミングをそれぞれ表し、
DRX＿OFFSETは、
【数７１】
2017517959.tif 000282
である。
【００９７】
式（1）によれば、
｜TTX＿diff2−TTX＿diff1｜−｜τF−DPCH2−τF−DPCH1｜≦｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜≦｜TTX＿diff2−TTX＿diff1｜＋｜τF−DPCH2−τF−DPCH1｜であるので、
τDIFF＝｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜を得ることができ、｜τF−DPCH2−τF−DPCH1｜の最大値は128chipsに等しい。
【００９８】
したがって、｜TTX＿diff2−TTX＿diff1｜−128≦｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜≦｜TTX＿diff2−TTX＿diff1｜＋128であり、すなわち｜TTX＿diff2−TTX＿diff1＋τF−DPCH2−τF−DPCH1｜および｜TTX＿diff2−TTX＿diff1｜は最大で128chipsだけ異なり、ここで、128chipsはサブフレームの半分の長さよりもはるかに短い。
【００９９】
実際には、τDIFFの正確な値を容易に得ることはできず、HS−DPCCH  CFN＿DRXは本説明において“時間的に最も近いサブフレーム”として定義されるため、式（1）で算出されたτDIFFと置き換えるために｜TTX＿diff2−TTX＿diff1｜を用いてもよい。すなわち、1280−／＋｜TTX＿diff2−TTX＿diff1｜または1280＋TTX＿diff1−TTX＿diff2がHS−DPCCH  CFN＿DRXにおいて使用され、これにより、境界誤差は発生せず、HS−DPCCHの極めて正確な境界情報を得ることができる。
【０１００】
この実施例では、非時間基準セルはネットワークから配信されたセルタイミング情報を受信して非時間基準セルのHS−DPCCH境界を調整し、ここで、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する。これは、非時間基準セルがHS−DPCCH境界を正確に検出することを実現し、これにより、非時間基準セルが正確なデータ伝送フィードバック情報およびCQI情報を知ることができ、下りデータ伝送の信頼性を改善し、非時間基準セルがHS−DPCCH境界を誤って検出して最終的には下りデータ伝送の性能に影響を及ぼすという先行技術の問題を解決する。
【０１０１】
図2は、本発明によるチャネル境界検出方法の実施例2のフローチャートである。この実施例は基地局によって実行され、基地局は非時間基準セルの基地局であってもよく、ソフトウェアおよび／またはハードウェアを用いて基地局を実現してもよい。図2に示す通り、この実施例による方法は、以下のステップを含む。
ステップ201：非時間基準セルの基地局は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１０２】
ステップ202：非時間基準セルの基地局は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１０３】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数７２】
2017517959.tif 000283
【数７３】
2017517959.tif 000284
【数７４】
2017517959.tif 000285
【数７５】
2017517959.tif 000286
【数７６】
2017517959.tif 000287
または
【数７７】
2017517959.tif 000288
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数７８】
2017517959.tif 000289
【数７９】
2017517959.tif 000290
【数８０】
2017517959.tif 000291
【数８１】
2017517959.tif 000292
【数８２】
2017517959.tif 000293
または
【数８３】
2017517959.tif 000294
である。
【０１０４】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、または、UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１０５】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１０６】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１０７】
図3は、本発明によるチャネル境界検出方法の実施例3のフローチャートである。この実施例は基地局によって実行され、基地局は非時間基準セルの基地局であってもよく、ソフトウェアおよび／またはハードウェアを用いて基地局を実現してもよい。図3に示す通り、この実施例による方法は、以下のステップを含む。
ステップ301：非時間基準セルの基地局は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１０８】
ステップ302：非時間基準セルの基地局は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１０９】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８４】
2017517959.tif 000295
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１１０】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１１１】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１１２】
必要に応じて、 HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１１３】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１１４】
図4は、本発明によるチャネル境界検出方法の実施例4のフローチャートである。この実施例はユーザ機器（UE）によって実行され、ソフトウェアおよび／またはハードウェアを用いてUEを実現してもよい。図4に示す通り、この実施例による方法は、以下のステップを含む。
ステップ401：ユーザ機器（UE）は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１１５】
ステップ402：UEは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１１６】
必要に応じて、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８５】
2017517959.tif 000296
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【０１１７】
必要に応じて、 時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８６】
2017517959.tif 000297
であり、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１１８】
必要に応じて、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数８７】
2017517959.tif 000298
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１１９】
必要に応じて、HS−SCCHの境界情報に応じて非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２０】
必要に応じて、HS−SCCHの境界情報に応じて非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２１】
必要に応じて、HS−SCCHの境界情報に応じて非時間基準セルの高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するステップは、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２２】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１２３】
図5は、本発明によるチャネル境界検出方法の実施例5のフローチャートである。この実施例はユーザ機器（UE）によって実行され、ソフトウェアおよび／またはハードウェアを用いてUEを実現してもよい。図5に示す通り、この実施例による方法は、以下のステップを含む。
ステップ501：ユーザ機器（UE）は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルの整合HS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１２４】
ステップ502：UEは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１２５】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルの整合HS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数８８】
2017517959.tif 000299
【数８９】
2017517959.tif 000300
【数９０】
2017517959.tif 000301
【数９１】
2017517959.tif 000302
【数９２】
2017517959.tif 000303
または
【数９３】
2017517959.tif 000304
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数９４】
2017517959.tif 000305
【数９５】
2017517959.tif 000306
【数９６】
2017517959.tif 000307
【数９７】
2017517959.tif 000308
【数９８】
2017517959.tif 000309
または
【数９９】
2017517959.tif 000310
である。
【０１２６】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、または、UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２７】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１２８】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１２９】
図6は、本発明によるチャネル境界検出方法の実施例6のフローチャートである。この実施例はユーザ機器（UE）によって実行され、ソフトウェアおよび／またはハードウェアを用いてUEを実現してもよい。図6に示す通り、この実施例による方法は、以下のステップを含む。
ステップ601：ユーザ機器（UE）は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出する。
【０１３０】
ステップ602：UEは、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得する。
【０１３１】
必要に応じて、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップを含み、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１００】
2017517959.tif 000311
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１３２】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１３３】
必要に応じて、HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１３４】
必要に応じて、 HS−SCCHの境界情報に応じてHS−DPCCHの境界情報を取得するステップは、
HS−SCCHの境界情報、すなわち、HS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報を、HS−DPCCHの境界情報、すなわち、HS−DPCCH  CFN＿DRX  nとして決定するステップを含み、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１３５】
この実施例では、実装の原則および技術的効果は本方法の実施例1のものと類似しており、この実施例では繰り返し説明しない。
【０１３６】
図7は、本発明による基地局の実施例1の概略構成図である。図7に示すように、本実施例の基地局70は受信モジュール701と処理モジュール702とを含み、ここで、受信モジュール701はネットワークから配信されたセルタイミング情報を受信するように構成され、セルタイミング情報は非時間基準パラメータを含み、非時間基準パラメータは時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応し、処理モジュール702は、非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール702は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するようにさらに構成される。
【０１３７】
必要に応じて、処理モジュール702は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１０１】
2017517959.tif 000312
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1はNon−time Referenceに等しい。
【０１３８】
必要に応じて、処理モジュール702は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１０２】
2017517959.tif 000313
であり、
TTX＿diff1はNon−time  Referenceに等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、かつ、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１３９】
必要に応じて、処理モジュール702は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１０３】
2017517959.tif 000314
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1はNon−time Referenceに等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は7680を加えたNon−time  Referenceに等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびNon−time  Referenceに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１４０】
必要に応じて、処理モジュール702は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４１】
必要に応じて、処理モジュール702は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４２】
必要に応じて、処理モジュール702は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４３】
図1に示す方法の実施例の技術的解決策を実施するために、本実施例による基地局を使用してもよく、実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１４４】
図8は、本発明による基地局の実施例2の概略構成図である。図8に示すように、本実施例の基地局80は前処理モジュール801と処理モジュール802とを含み、ここで、前処理モジュール801は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および時間基準セルのHS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール802は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１４５】
必要に応じて、前処理モジュール801は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数１０４】
2017517959.tif 000315
【数１０５】
2017517959.tif 000316
【数１０６】
2017517959.tif 000317
【数１０７】
2017517959.tif 000318
【数１０８】
2017517959.tif 000319
または
【数１０９】
2017517959.tif 000320
であり、または、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１１０】
2017517959.tif 000321
【数１１１】
2017517959.tif 000322
【数１１２】
2017517959.tif 000323
【数１１３】
2017517959.tif 000324
【数１１４】
2017517959.tif 000325
または
【数１１５】
2017517959.tif 000326
である。
【０１４６】
必要に応じて、処理モジュール802は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４７】
必要に応じて、処理モジュール802は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１４８】
必要に応じて、前処理モジュール801は、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール802は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１４９】
必要に応じて、前処理モジュール801は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１６】
2017517959.tif 000327
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１５０】
必要に応じて、処理モジュール802は、
ユーザ機器（UE）が多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５１】
必要に応じて、処理モジュール802は、
ユーザ機器（UE）が多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５２】
必要に応じて、処理モジュール802は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５３】
図2または図3に示す方法の実施例の技術的解決策を実施するために、本実施例による基地局を使用してもよく、実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１５４】
図9は、本発明によるユーザ機器（UE）の実施例1の概略構成図である。図9に示すように、本実施例のUE90は前処理モジュール901と処理モジュール902とを含み、ここで、前処理モジュール901は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール902は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１５５】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１７】
2017517959.tif 000328
であり、
TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しい。
【０１５６】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１８】
2017517959.tif 000329
であり、
TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１５７】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１１９】
2017517959.tif 000330
であり、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に等しく、TTX＿diff1は、時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差を加えた7680に等しく、
TTX＿diff3は非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある。
【０１５８】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１５９】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff2−TTX＿diff1｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６０】
必要に応じて、処理モジュール902は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６１】
必要に応じて、前処理モジュール901は、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff、および整合HS−PDSCHサブフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差τDIFFに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール902は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１６２】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合、DRX＿OFFSETは、
【数１２０】
2017517959.tif 000331
【数１２１】
2017517959.tif 000332
【数１２２】
2017517959.tif 000333
【数１２３】
2017517959.tif 000334
【数１２４】
2017517959.tif 000335
または
【数１２５】
2017517959.tif 000336
であり、または、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合、DRX＿OFFSETは、
【数１２６】
2017517959.tif 000337
【数１２７】
2017517959.tif 000338
【数１２８】
2017517959.tif 000339
【数１２９】
2017517959.tif 000340
【数１３０】
2017517959.tif 000341
または
【数１３１】
2017517959.tif 000342
である。
【０１６３】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６４】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋τDIFFchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６５】
必要に応じて、前処理モジュール901は、
非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，B、および時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとのタイミング差TTX＿diff，Aに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成され、処理モジュール902は、HS−SCCHの境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成される。
【０１６６】
必要に応じて、前処理モジュール901は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、ここで、HS−SCCHサブフレームは、F−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET＜3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１３２】
2017517959.tif 000343
であり、TTX＿diff，Bに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff，Aに対応するHS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にあり、｜TTX＿diff，B−TTX＿diff，A｜＜7680、または｜TTX＿diff，B−TTX＿diff，A｜≦3840である。
【０１６７】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されない場合、またはUEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要としないことを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280−｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６８】
必要に応じて、処理モジュール902は、
UEが多入力多出力モードで構成されかつUEがより長いHARQ処理時間を必要とすることを示している場合に、HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋｜TTX＿diff，B−TTX＿diff，A｜chipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１６９】
必要に応じて、処理モジュール902は、
HS−SCCHの境界情報、すなわちHS−SCCH  CFN＿DRX  nの開始時間後の時間が1280＋TTX＿diff，A−TTX＿diff，Bchipsに最も近いHS−DPCCHサブフレームの境界情報をHS−DPCCHの境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、ここで、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である。
【０１７０】
図4から図6に示す方法の実施例の技術的解決策を実施するために、本実施例によるUEを使用してもよく、実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１７１】
図10は、本発明による基地局の実施例3の概略構成図である。  図10に示すように、本実施例で提供される基地局100はメモリ1001とプロセッサ1002とを含み、ここで、メモリ1001はプロセッサ1002に接続される。
【０１７２】
メモリ1001は実行指示を記憶し、基地局100が動作しているとき、プロセッサ1002はメモリ1001と通信し、プロセッサ1002は、メモリ1001内の実行指示を呼び出して図1から図3に示す方法の実施例において技術的解決策を実行する。実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１７３】
図１１は、本発明によるユーザ機器（UE）の実施例2の概略構成図である。図11に示すように、本実施例で提供されるUE110はメモリ1101とプロセッサ1102とを含み、ここで、メモリ1101はプロセッサ1102に接続される。メモリ1101は実行指示を記憶し、UE110が動作しているとき、プロセッサ1102はメモリ1101と通信し、プロセッサ1102は、メモリ1101内の実行指示を呼び出して図4から図6に示す方法の実施例において技術的解決策を実行する。実施の原則およびその技術的効果は類似しており、詳細についてこの実施例では繰り返し説明しない。
【０１７４】
本明細書に提供されたいくつかの実施例では、開示されたデバイスおよび方法は、その他の方法で実現されてもよいことが理解されるべきである。例えば、記載のデバイスの実施例は、単なる例示である。例えば、モジュールまたはユニットの分割は、単なる論理機能の分割であり、実際の実施におけるその他の分割であってもよい。例えば、複数のユニットまたはモジュールを、組み合わせるか、または他のシステムに統合してもよく、あるいは、いくつかの機能を無視するか行わなくてもよい。さらに、表示または説明した相互結合、または直接的な結合または通信接続は、いくつかのインタフェースを介して実施されてもよい。装置またはモジュール間の間接的な結合または通信接続は、電子的、機械的またはその他の形態で実施されてもよい。
【０１７５】
別個の部品として説明されたモジュールは、物理的に分離してもよいし、物理的に分離していなくてもよく、モジュールとして表示された部品は、物理的なモジュールであってもよいし、物理的なモジュールでなくてもよく、1つの位置に配置されてもよく、あるいは、複数のネットワークユニットに分散されてもよい。モジュールの一部または全てを、実際の必要性に応じて選択して、本実施例の解決法の目的を達成することができる。
【０１７６】
当業者たちは、関連するハードウェアに命令するプログラムによって、方法の実施例のステップの全部または一部を実施してもよいことを理解することができる。プログラムは、コンピュータ可読記憶媒体に記憶されてもよい。プログラムを実行すると、方法の実施例のステップが行われる。上述の記憶媒体は、ROM、RAM、磁気ディスクまたは光ディスクなどのプログラムコードを記憶することができる任意の媒体を含む。
【０１７７】
最後に、なお、上述の実施例は、本発明の技術的解決策を説明するものに過ぎず、本発明を限定するものではない。上述の実施例を参照して本発明を詳細に説明したが、上述の実施例で説明した技術的解決策をさらに変更することができるか、または、本発明の実施例の技術的解決策の範囲を逸脱することなく、その技術的解決策の一部または全部に同等の置換を行うことができることを、当業者は理解すべきである。
【符号の説明】
【０１７８】
70  基地局
80  基地局
90  UE
100  基地局
110  UE
502  処理モジュール
701  受信モジュール
702  処理モジュール
801  前処理モジュール
802  処理モジュール
901  前処理モジュール
902  処理モジュール
1001  メモリ
1002  プロセッサ
1101  メモリ
1102  プロセッサ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネル境界検出方法であって、
ネットワークから配信されるセルタイミング情報を非時間基準セルの基地局によって受信するステップ(101)であって、前記セルタイミング情報が非時間基準パラメータを含み、前記非時間基準パラメータが時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する、ステップと、
前記非時間基準パラメータに応じて、高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを非時間基準セルの前記基地局によって算出するステップ(102)と、
前記HS−SCCHの前記境界情報に応じて、高速専用物理制御チャネル（HS−DPCCH）の境界情報を非時間基準セルの前記基地局によって取得するステップ(103)と
を含むことを特徴とする、方法。
【請求項２】
前記非時間基準パラメータに応じて、前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップをさらに含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数１】
2017517959.tif 000344
であり、
TTX＿diff1は前記非時間基準パラメータに等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および前記非時間基準パラメータに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項1に記載の方法。
【請求項３】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2｜chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
をさらに含む、請求項2に記載の方法。
【請求項４】
チャネル境界検出方法であって、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nをユーザ機器（UE）によって算出するステップ(401)と、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を前記UEによって取得するステップ(402)と
を含むことを特徴とする、方法。
【請求項５】
時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に応じて前記HS−SCCHの前記境界情報HS−SCCH  CFN＿DRX  nを算出する前記ステップは、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるステップであって、前記HS−SCCHサブフレームがF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXが−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0が1024chipsである、ステップを含み、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数２】
2017517959.tif 000345
であり、
TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するHARQ−ACKフィールド、およびTTX＿diff1に対応する前記HS−PDSCHサブフレームに対応するHARQ−ACKフィールドは、同一のHS−DPCCHサブフレーム内にある、請求項4に記載の方法。
【請求項６】
前記HS−SCCHの前記境界情報に応じて前記HS−DPCCHの前記境界情報を取得する前記ステップは、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するステップであって、HS−SCCH  CFN＿DRX  nにおいてnがHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnがHS−DPCCH  CFN＿DRXのシリアル番号である、ステップ
を含む、請求項5に記載の方法。
【請求項７】
基地局であって、
ネットワークから配信されるセルタイミング情報を受信するように構成された受信モジュール(701)であって、前記セルタイミング情報が非時間基準パラメータを含み、前記非時間基準パラメータが時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に対応する、受信モジュールと、
前記非時間基準パラメータに応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された処理モジュール(702)とを含み、
前記処理モジュール(702)は、前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するようにさらに構成される、基地局。
【請求項８】
前記処理モジュール(702)は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数３】
2017517959.tif 000346
であり、
TTX＿diff1は前記非時間基準パラメータに等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差に等しく、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、および前記非時間基準パラメータに対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項7に記載の基地局。
【請求項９】
前記処理モジュール(702)は、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項8に記載の基地局。
【請求項１０】
ユーザ機器（UE）であって、
時間基準セルの下りリンクF−DPCHフレームと時間基準セルのHS−PDSCHサブフレームとの最小タイミング差に応じて高速共有制御チャネル（HS−SCCH）の境界情報HS−SCCH  CFN＿DRX  nを算出するように構成された前処理モジュール(901)と、
前記HS−SCCHの前記境界情報に応じて高速専用物理制御チャネル（HS−DPCCH）の境界情報を取得するように構成された処理モジュール(902)と
を含むことを特徴とする、ユーザ機器（UE）。
【請求項１１】
前記前処理モジュール(901)は、
HS−SCCH  CFN＿DRX  nの開始時間とHS−SCCHサブフレームの開始時間とを整合させるようにさらに構成され、前記HS−SCCHサブフレームはF−DPCH  CFN  nの開始時間においてτDRXチップに続くHS−SCCHサブフレームであり、τDRXは−3840chips≦τDRX−T0−7680＊DRX＿OFFSET≦3840chipsを満たし、T0は1024chipsであり、
CFN＿DRXは不連続受信（DRX）状態における接続フレーム番号であり、CFN＿DRX  nにおいてnはCFN＿DRXのシリアル番号であり、F−DPCH  CFNはF−DPCHの接続フレーム番号であり、CFN  nにおいてnはCFNのシリアル番号であり、DRX＿OFFSETは不連続受信（DRX）のオフセットであり、τDRXはHS−SCCH  CFN＿DRX  nとF−DPCH  CFN  nとのタイミング差であり、
DRX＿OFFSETは、
【数４】
2017517959.tif 000347
であり、
TTX＿diff1は時間基準セルの前記下りリンクF−DPCHフレームと時間基準セルの前記HS−PDSCHサブフレームとの前記最小タイミング差に等しく、
TTX＿diff3が7680×1．5未満、7680×2未満、または7680×2．5未満である場合、TTX＿diff2はTTX＿diff3に等しく、TTX＿diff3が7680×1．5以上、7680×2以上、または7680×2．5以上である場合、TTX＿diff2はTTX＿diff3−38400に等しく、
TTX＿diff3は、非時間基準セルの下りリンクF−DPCHフレームと非時間基準セルのHS−PDSCHサブフレームとのタイミング差であり、TTX＿diff3に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールド、およびTTX＿diff1に対応する前記HS−PDSCHサブフレームに対応するハイブリッド自動再送要求肯定応答（HARQ−ACK）フィールドは、同一のHS−DPCCHサブフレーム内にある、請求項10に記載のUE。
【請求項１２】
前記処理モジュール(902)は、
前記HS−SCCHの前記境界情報、すなわちHS−SCCH  CFN＿DRX  nの前記開始時間後の時間が1280＋TTX＿diff1−TTX＿diff2chipsに最も近いHS−DPCCHサブフレームの境界情報を、前記HS−DPCCHの前記境界情報、すなわちHS−DPCCH  CFN＿DRX  nとして決定するようにさらに構成され、HS−SCCH  CFN＿DRX  nにおいてnはHS−SCCH  CFN＿DRXのシリアル番号であり、HS−DPCCH  CFN＿DRX  nにおいてnはHS−DPCCH  CFN＿DRXのシリアル番号である、請求項11に記載のUE。
【請求項１３】
メモリとプロセッサとを含む基地局であって、前記メモリは前記プロセッサに接続され、
前記メモリは実行指示を記憶し、前記基地局が動作しているとき、前記プロセッサは前記メモリと通信し、前記プロセッサは、前記基地局が請求項1から3のいずれか一項による前記方法を実行するように前記実行指示を実行する、基地局。
【請求項１４】
メモリとプロセッサとを含むユーザ機器（UE）であって、前記メモリは前記プロセッサに接続され、
前記メモリは実行指示を記憶し、前記UEが動作しているとき、前記プロセッサは前記メモリと通信し、前記プロセッサは、前記UEが請求項4から6のいずれか一項による前記方法を実行するように前記実行指示を実行する、ユーザ機器（UE）。
【国際調査報告】
2017517959.tif 000348
2017517959.tif 000349
2017517959.tif 000350
2017517959.tif 000351