(57)【要約】キャリブレーション測定のための回路は、電流出力を提供する様に構成された第１及び第２電流源と、第１電流源と基準電圧との間に接続された抵抗と、第２電流源及び基準電圧との間に接続されたキャパシタと、キャパシタと並列に接続され、キャパシタを選択的に放電する様に構成された放電スイッチと、抵抗の電圧とキャパシタの電圧とを比較し、キャパシタの電圧が抵抗の電圧に達したときに信号を出力する様に構成された比較器回路と、クロック信号の入力部を有し、前記比較器回路の出力部に接続されたコントローラと、を備えている。コントローラは、キャパシタを放電するために放電スイッチを制御し、キャパシタの充電を可能にする様に放電スイッチの状態を変化させ、キャパシタの電圧が抵抗の電圧に達したときに比較器が信号を出力するまでクロック信号のパルスをカウントする様に構成され、コントローラは、クロック信号のパルスのカウント数からキャリブレーション測定値を決定する様に構成されている。方法、コンピュータプログラム及び電子デバイスも開示される。
2017505424.tif 000002
【特許請求の範囲】
【請求項１】
キャリブレーション測定のための回路（２００、３００、４００、５００、６０２）であって、
電流出力を提供する様に構成された第１電流源及び第２電流源（２０２、２０３、３０２、３０３、４０２、４０３、５０２）と、
前記第１電流源と基準電圧との間に接続された抵抗（２０４、３０４、４０４、５０４）と、
前記第２電流源及び前記基準電圧との間に接続されたキャパシタ（２０５、３０５、４０５、５０５）と、
前記キャパシタと並列に接続され、前記キャパシタを選択的に放電する様に構成された放電スイッチ（２０７、３０７、４０７、５０７）と、
前記抵抗の電圧と前記キャパシタの電圧とを比較し、前記キャパシタの電圧が前記抵抗の前記電圧に達したときに信号を出力する様に構成された比較器回路（２０６、３０６、４０６、５０６）と、
クロック信号の入力部を有し、前記比較器回路の出力部に接続されたコントローラ（２０８、３０８、４０８、６００、６０６、６０８）と、を備え、
前記コントローラは、前記キャパシタを放電するために前記放電スイッチを制御し、前記キャパシタの充電を可能にする様に前記放電スイッチの状態を変化させ、前記キャパシタの電圧が前記抵抗の前記電圧に達したときに前記比較器が前記信号を出力するまでクロック信号のパルスをカウントする様に構成され、
前記コントローラは、クロック信号のパルスのカウント数からキャリブレーション測定値を決定する様に構成されている、回路。
【請求項２】
前記第２電流源が代わりに前記抵抗に選択的に接続され、前記第１電流源が代わりに前記キャパシタに選択的に接続されることを含む、別の接続を可能にするスイッチ構成（３１０、４１０、５１０）をさらに備えており、
前記コントローラは、前記別の接続を可能に制御し、前記別の接続でカウントされたクロック信号の第２判定を行う様にさらに構成され、
前記キャリブレーション測定値は、クロック信号のパルスの前記２つのカウントから決定される、請求項１に記載の回路。
【請求項３】
前記スイッチ構成（３１０、４１０、５１０）は、
前記第１電流源に接続される入力部を有し、前記抵抗の第１端子及び前記比較器の第１入力部に接続される第１ノードと、前記キャパシタの第１端子及び前記比較器の第２入力部に接続される第２ノードとのいずれかに前記第１電流源を選択的に接続する様に構成された第１スイッチ（３１２、４１２）と、
前記第２電流源に接続される入力部を有し、前記第１ノードと、前記第２ノードとのいずれかに前記第２電流源を選択的に接続する様に構成された第２スイッチ（３１３、４１３）と、を備えている、請求項２に記載の回路。
【請求項４】
前記スイッチ構成（４１０、５１０）は、前記比較器の入力を互いに入れ替えることが可能な様に構成されている、請求項２に記載の回路。
【請求項５】
前記スイッチ構成は、
前記第１電流源及び前記比較器の第１入力部に接続される入力部を有し、前記抵抗の第１端子に接続される第１ノードと、前記キャパシタの第１端子に接続される第２ノードとのいずれかに前記第１電流源を選択的に接続する様に構成された第１スイッチ（４１２）と、
前記第２電流源及び前記比較器の第２入力部に接続される入力部を有し、前記第１ノードと、前記第２ノードとのいずれかに前記第２電流源を選択的に接続する様に構成された第２スイッチ（４１３）と、を備えている、請求項４に記載の回路。
【請求項６】
前記抵抗と並列に接続され、前記抵抗により生じるノイズのローパスフィルタを行う様に構成されたフィルタキャパシタ（２０９、３０９、４０９、５０９）をさらに備えている、請求項１から５のいずれか１項に記載の回路。
【請求項７】
キャリブレーション値が、キャリブレーション測定値とキャリブレーション値とをマッピングするルックアップテーブルを介して、前記キャリブレーション測定値から決定される、請求項１から６のいずれか１項に記載の回路。
【請求項８】
キャリブレーション値が、クロックのパルスの前記カウント数と、抵抗値及びキャパシタンス値の所望の組み合わせに関連付けられたクロックのパルス数を示す値との比を計算する様に構成された計算構成（６０８、８００、１２０２）により、前記キャリブレーション測定値から決定される請求項１から６のいずれか１項に記載の回路。
【請求項９】
前記回路のシステマティック遅延の補償値が提供され（８０８）、前記比の分母は、クロックパルスの前記カウント数と前記補償値との差を含む、請求項８に記載の回路。
【請求項１０】
前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、或いは、前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、かつ、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、
前記計算構成は、キャリブレーション測定で、抵抗制御値、キャパシタンス制御値、又は、抵抗制御値とキャパシタンス制御値を設定する前記キャリブレーション値を調整する（８０４）様に構成されている、請求項８又は９に記載の回路。
【請求項１１】
前記計算構成による計算は、複数のプログラム可能な抵抗値又はキャパシタ値に対して行われて各プロクラム可能値（８１０）が保存され、前記抵抗値又はキャパシタンス値は、前記比の前記分母に含まれる、請求項８から１０のいずれか１項に記載の回路。
【請求項１２】
請求項１から１１のいずれか１項に記載のキャリブレーション測定のための回路における方法であって、
前記キャパシタを放電する前記放電スイッチを制御する（９００）ことと、
カウンタをクリアする（９０２）ことと、
前記キャパシタの充電を可能にする様に前記放電スイッチの状態を変更する（９０４）ことと、
前記キャパシタの電圧が前記抵抗の前記電圧に達したときに前記比較器が前記信号を提供する（９０８）まで、クロック信号のパルスをカウントする（９０６）ことと、
クロック信号のパルスの前記カウント数からキャリブレーション測定値を決定する（９１０）ことと、を含む方法。
【請求項１３】
前記第２電流源が代わりに前記抵抗に接続され、前記第１電流源が代わりに前記キャパシタに接続されることを含む、別の接続を形成する（１０１４）ことと、
前記別の接続でカウントされたクロック信号の第２判定を行う（１００４、１００６、１００８）ことと、をさらに含み、
前記キャリブレーション測定値は、クロック信号のパルスの前記２つのカウントから決定される（１０１６）、請求項１２に記載の方法。
【請求項１４】
前記別の接続を形成することは、前記比較器の入力を互いに入れ替えることを含む、請求項１３に記載の方法。
【請求項１５】
キャリブレーション測定値とキャリブレーション値とをマッピングするルックアップテーブルを介して、前記キャリブレーション測定値からキャリブレーション値を決定することを含む、請求項１２から１４のいずれか１項に記載の方法。
【請求項１６】
クロックのパルスの前記カウント数と、抵抗値及びキャパシタ値の所望の組み合わせに関連付けられたクロックのパルス数を示す値との比を計算することより、前記キャリブレーション測定値からキャリブレーション値を決定することを含む、請求項１２から１４のいずれか１項に記載の方法。
【請求項１７】
前記回路のシステマティック遅延の補償値を提供することを含み、前記比の分母は、クロックのパルスの前記カウント数と前記補償値との差を含む、請求項１６に記載の方法。
【請求項１８】
前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、或いは、前記抵抗が抵抗制御値により制御されるプログラム可能抵抗値を有し、かつ、前記キャパシタがキャパシタンス制御値により制御されるプログラム可能キャパシタンス値を有し、
前記方法は、キャリブレーション測定での抵抗制御値、キャパシタンス制御値、又は、抵抗制御値とキャパシタンス制御値の設定のために前記キャリブレーション値を調整することを含む、請求項１６又は１７に記載の方法。
【請求項１９】
複数のプログラム可能な抵抗値又はキャパシタンス値に対するキャリブレーション値を計算することと、
各プロクラム可能値につて前記計算されたキャリブレーション値を保存することと、を含み、
前記抵抗値又はキャパシタンス値は、前記比の前記分母に含まれる、請求項１６から１８のいずれか１項に記載の方法。
【請求項２０】
キャリブレーション測定を実行する電子回路のプログム可能コントローラ（１２０８、１４０２）で実行されると、前記コントローラに請求項１２から１９のいずれか１項に記載の方法を実行させる、コンピュータ実行可能な命令を含む、コンピュータプログラム。
【請求項２１】
請求項１から１１のいずれか１項に記載の回路を含む電子デバイス（１１００）。
【請求項２２】
通信装置である請求項２１に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、キャリブレーション測定のための回路、方法、コンピュータプログラム及びキャリブレーション測定のための回路を含む電子デバイスに関する。
【背景技術】
【０００２】
抵抗−キャパシタ（ＲＣ）フィルタ又はＲＣネットワークといったＲＣ回路は、電圧又は電流信号源によって駆動される、抵抗及びキャパシタで構成される電子回路である。１次ＲＣ回路は、直列に接続された１つの抵抗及び１つのキャパシタで構成され、抵抗値及びキャパシタンス値の積は、通常、時定数として参照される。ＲＣ回路は、所定の周波数をブロックし、他の周波数を通過させることにより、信号のフィルタとして使用され得る。３つの最も一般的なＲＣフィルタは、ハイパスフィルタ、ローパスフィルタ及びバンドパスフィルタである。
【０００３】
ＲＣ時定数は、時間を単位として測定され、抵抗を介してキャパシタを０からフル充電の約６３．２％まで充電するのに必要な時間量を示す値である。例えば、積分回路といった種々の回路にとって、ＲＣ時定数は、種々の回路内の動作に影響する大変重要なパラメータであり得る。例えば、ＲＣ時定数は、デジタル回路を第１状態から第２状態に切り替えるのに必要な時間量を決定し、種々の回路の切替時間に影響を与え得る。ＲＣ時定数は、ＲＣフィルタの周波数プロパティにも影響を与える。
【０００４】
ＲＣ回路の正しい時定数は、通信装置において特に重要である。必要な周波数選択性を達成するために、無線ユーザ装置（ＵＥ）は、必要な信号、つまり、インバンドでは略フラットな周波数応答を有し、不要な信号、つまり、アウトバンドでは強い減衰を持たせるべきである。零ＩＦ（中間周波数）受信機において、所望信号は、ＤＣ（直流、つまり、周波数零）付近に位置するので、周波数選択性は、可変帯域ＬＰＦ（ＶＢＷＬＰＦ）により達成される。
【０００５】
２Ｇ、３Ｇ、４Ｇ可能なＵＥでは、ＬＰＦカットオフ周波数は、広範囲の周波数に渡り構成可能である必要がある。例えば、チャネル帯域は、例えばＧＳＭでの１００ｋＨｚから、例えば２×ＬＴＥ２０の３６ＭＨｚまでの範囲であり、１０以上の異なる動作モードがあり得る。
【０００６】
ＬＰＦカットオフ周波数の精度も重要である。ＬＰＦカットオフ周波数が広すぎると、不要な干渉がフィルタを圧迫し、ＬＰＦカットオフ周波数が狭すぎるとインバンド信号がフィルタされ得る。両方の場合において、所望信号の信号対雑音比（ＳＮＲ）が劣化する。集積化されたアクティブＲＣ  ＬＰＦのポール位置は、チップ上の抵抗及びキャパシタのＲＣ時定数で決定される。例えば、製造誤差や温度変動により、カットオフ周波数は、実際、その通常値（設計値）から４０％程度変動し得る。精度の良いカットオフ周波数を達成するために、一般的には、ＲＣキャリブレーション回路を使用する。ＲＣキャリブレーション回路は、所望のポール位置を達成するために、ＬＰＦのデジタル的に調整可能な抵抗及び／又はキャパシタを調整するために使用されるデジタル制御信号を生成する。
【０００７】
例えば、集積回路のチップといった、回路のＲＣ時定数を求める１つの方法は、ＲＣ発振器のＲＣ時定数を、その発振周波数が正確な周波数基準に等しくなるまで調整することである。その様な技術の例が、発振器に適したＲＣキャリブレーション回路を記述する特許文献１に開示されている。チョッピングを使用することで、比較器のオフセット及び電流源のミスマッチが補償され得る。しかしながら、放電期間への切替時間が無視されており、測定誤差に繋がる。また、キャリブレーション方法は、結果を得るまで多くのサイクルを必要とする。発振器に基づくキャリブレーションは、結果を得るまでに長時間かかり、結果は、キャパシタの完全な充電／放電のための切替デバイスがとる時間に依存し、切替デバイスの速度は温度に依存するので、結果が温度の影響を受けやすくなる。
【０００８】
別のアプローチは、図１に示す様なキャリブレーション回路を代わりに使用することである。図１のキャリブレーション回路も、正確な周波数基準にＲＣ時定数をロックするが、発振器を必要としない。代わりに、図１のキャリブレーション回路は、比較器と電流源のペアを有し、一方の電流源は、デジタル的に調整可能な抵抗Ｒに接続され、他方は、スイッチドキャパシタＣによって形成された等価動的抵抗Ｒｅｑに接続される。（正確な）切替周波数を、ここでｆｓｗとすると、等価動的抵抗値Ｒｅｑは、ｆｓｗ・Ｃとなる。デジタル的に調整可能な抵抗と等価動的抵抗の電圧が等しくなる様にＲを調整すると、時定数はＲＣ＝１／ｆｓｗで与えられる。正しいＲの設定は、まず、デジタル制御値を最小値に設定することで、Ｒを最小値に設定し、その後、デジタル制御値を増加させ、これにより、比較器の出力ＤＡＴＡ＿ＲＥＡＤが切り替わるまでＲを順に増加させることで得られる。ローパスフィルタ（ＬＰＦ）の抵抗がキャリブレーション回路の抵抗と同じ種類であると、Ｒのデジタル制御値は、更なる処理を必要とせず、ＬＰＦに直接使用できる。３つのキャパシタ、ここでは２ｐＦと、２つの抵抗、ここでは、２０ｋΩで構成されるフィルタは、好ましくは、スイッチドキャパシタからのスイッチングノイズを低減させることで回路の精度を改善するために、比較器入力で接続され、比較器からのキックバック効果を低減させる。比較器の入力電圧を安定させるため、Ｒの更新は、スイッチング周波数より遅いペースで行わなければならない。スイッチドキャパシタのスイッチングノイズは、比較的大きなキャパシタＣｂｉｇによりフィルタされる。電流源をより良くマッチさせ、かつ、比較器のオフセットを低減させるためには、比較的大きなトランジスタが必要になる。温度ノイズを低く保つため、Ｒは小さくなければならない、或いは、比較器入力でのフィルタの時定数は、大きくなければならない。小さい切替抵抗は、大きな切替デバイスを意味し、小さい切替デバイスを意味する小さな寄生キャパシタの要求と相反する。高い時定数と大きな切替デバイスにより、キャリブレーション時間は、約１０μｓと、むしろ長くなる。
【０００９】
自動平均化ＲＣ時定数キャリブレーションに関する特許文献２は、ＲＣ時定数測定を行うための、２つのキャパシタ及び２つのスイッチドキャパシタを使用するＲＣ時定数キャリブレーション回路を開示している。２つのキャパシタ／比較器を使用する理由は、キャパシタを交互に充電することで、放電期間の影響を取り除くためである。比較器のオフセット効果は考慮されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許出願公開第２０１３／００８２７２０号明細書
【特許文献２】米国特許出願公開第２００９／０１４０７０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
この様に、現在の発振器に基づくＲＣキャリブレーションの解決法の幾つかは、温度の影響を受けやすく、かつ、長い切替時間を必要とする。ＲＣキャリブレーションの他の解決法は、以下の様な他の欠点を有する。
【００１２】
・精度  電流源と比較器のミスマッチは、無視できないある誤差を引き起こし、精度が制限される。デジタル的に調整される抵抗は、比較的低い電流消費を達成するために、好ましくは、比較的高い抵抗を有するべきである。しかしながら、これは、比較的高い電圧ノイズを生じさせる。
【００１３】
・速度  デジタル制御は、デジタル的に調整可能な抵抗及び等価動的抵抗の電圧が等しくなるまで、可変キャパシタ又は抵抗の設定変更を必要とする試験手順により行われる。それは、最悪の場合、総ての設定が試験されなければならないことを意味する。比較器入力のアナログフィルタにより、設定時間は長く、回路を遅くする。
【００１４】
・コスト  大きな面積の部品によりマッチングがより良くなるため、比較的大きなキャパシタＣｂｉｇ、比較器入力でのフィルタ、よくマッチした電流源、及び、低オフセット比較器といったアナログ回路要素は、チップの大部分を占有する。
【００１５】
よって、ＲＣキャリブレーション測定の他の方法が望まれている。
【課題を解決するための手段】
【００１６】
第１の側面によると、電流出力を提供する様に構成された第１電流源及び第２電流源と、前記第１電流源と基準電圧との間に接続された抵抗と、前記第２電流源及び前記基準電圧との間に接続されたキャパシタと、前記キャパシタと並列に接続され、前記キャパシタを選択的に放電する様に構成された放電スイッチと、前記抵抗の電圧と前記キャパシタの電圧とを比較し、前記キャパシタの電圧が前記抵抗の電圧に達したときに信号を出力する様に構成された比較器回路と、クロック信号の入力部を有し、前記比較器回路の出力部に接続されたコントローラと、を備えたキャリブレーション測定のための回路が提供される。前記コントローラは、前記キャパシタを放電するために前記放電スイッチを制御し、前記キャパシタの充電を可能にする様に前記放電スイッチの状態を変化させ、前記キャパシタの電圧が前記抵抗の電圧に達したときに前記比較器が前記信号を出力するまでクロック信号のパルスをカウントする様に構成され、前記コントローラは、クロック信号のパルスのカウント数からキャリブレーション測定値を決定する様に構成されている。
【００１７】
回路は、前記第２電流源が代わりに前記抵抗に選択的に接続され、前記第１電流源が代わりに前記キャパシタに選択的に接続される、別の接続を可能にするスイッチ構成をさらに備えることができ、前記コントローラは、前記別の接続を可能に制御し、前記別の接続でカウントされたクロック信号の第２判定を行う様にさらに構成され、前記キャリブレーション測定値は、クロック信号のパルスの２つのカウントから判定される。前記スイッチ構成は、前記第１電流源に接続される入力部を有し、前記抵抗の第１端子及び前記比較器の第１入力部に接続される第１ノードと、前記キャパシタの第１端子及び前記比較器の第２入力部に接続される第２ノードとのいずれかに前記第１電流源を選択的に接続する様に構成された第１スイッチと、前記第２電流源に接続される入力部を有し、前記第１ノードと、前記第２ノードとのいずれかに前記第２電流源を選択的に接続する様に構成された第２スイッチと、を備えることもできる。代わりに、前記スイッチ構成は、前記比較器の入力を互いに入れ替えることが可能な様に構成され得る。前記スイッチ構成は、前記第１電流源及び前記比較器の第１入力部に接続される入力部を有し、前記抵抗の第１端子に接続される第１ノードと、前記キャパシタの第１端子に接続された第２ノードとのいずれかに前記第１電流源を選択的に接続する様に構成された第１スイッチと、前記第２電流源及び前記比較器の第２入力部に接続される入力部を有し、前記第１ノードと、前記第２ノードとのいずれかに前記第２電流源を選択的に接続する様に構成された第２スイッチと、を備え得る。
【００１８】
前記回路は、前記抵抗と並列に接続され、前記抵抗により生じるノイズのローパスフィルタを行う様に構成されたフィルタキャパシタをさらに備え得る。
【００１９】
キャリブレーション値が、キャリブレーション測定値とキャリブレーション値とをマッピングするルックアップテーブルを介して、前記キャリブレーション測定値から判定され得る。
【００２０】
キャリブレーション値は、前記カウントされたクロックパルスの数と、抵抗値及びキャパシタンス値の所望の組み合わせに関連づけられたクロックパルスの数を示す値との比を計算する様に構成された計算構成により、前記キャリブレーション測定値から判定され得る。前記回路のシステマティック遅延の補償値が提供され、前記比の分母は、前記カウントされたクロックパルスの数及び前記補償値との差を含み得る。前記抵抗は、抵抗制御値により制御される、プログラム可能抵抗値を有し、及び／又は、前記キャパシタは、キャパシタンス制御値により制御される、プログラム可能キャパシタンス値を有し、前記計算構成は、前記キャリブレーション測定値での抵抗制御値、及び／又は、キャパシタンス制御値の設定のために前記キャリブレーション値を調整する様に構成され得る。前記計算構成による計算は、複数のプログラム可能な抵抗値又はキャパシタンス値に対して行われて各プロクラム値が保存され、前記抵抗値又はキャパシタンス値は、前記比の分母で構成され得る。
【００２１】
第２の側面によると、前記第１の側面によるキャリブレーション測定回路における方法が提供される。前記方法は、前記キャパシタを放電する前記放電スイッチを制御することと、カウンタをクリアすることと、前記キャパシタの充電を可能にするために前記スイッチの状態を変更することと、前記キャパシタの電圧が前記抵抗の電圧に達したときに前記比較器が前記信号を提供するまで、クロック信号のパルスをカウントすることと、クロック信号のパルスの前記カウントされた数からキャリブレーション測定値を決定することと、を含む。
【００２２】
前記方法は、前記第２電流源が代わりに前記抵抗に接続され、前記第１電流源が代わりに前記キャパシタに接続される、別の接続を形成することと、前記別の接続でカウントされたクロック信号の第２判定を行うことと、をさらに含み、前記キャリブレーション測定値は、クロック信号のパルスの２つのカウントから判定され得る。前記別の接続を形成することは、前記比較器の入力を互いに入れ替えることを含み得る。
【００２３】
前記方法は、キャリブレーション測定値とキャリブレーション値とをマッピングするルックアップテーブルを介して、前記キャリブレーション測定値から判定することを含み得る。
【００２４】
前記方法は、前記カウントされたクロックパルスの数と、抵抗値及びキャパシタンス値の所望の組み合わせに関連付けられたクロックパルスの数を示す値との比を計算することより、前記キャリブレーション測定値からキャリブレーション値を判定することを含み得る。前記方法は、前記回路のシステマティツク遅延の補償値を提供することを含み、前記比の分母は、前記カウントされたクロックパルスの数及び前記補償値との差を含み得る。前記抵抗は、抵抗制御値により制御されるプログラム可能抵抗値を有し、及び／又は、前記キャパシタは、キャパシタンス制御値により制御される、プログラム可能キャパシタンス値を有し、前記方法は、前記キャリブレーション測定での抵抗制御値、及び／又は、キャパシタンス制御値の設定のために前記キャリブレーション値を調整することを含み得る。複数のプログラム可能な抵抗又はキャパシタンス値に対するキャリブレーション値を計算することと、各プロクラム値に対する前記計算されたキャリブレーション値を保存することと、を含み、前記抵抗又はキャパシタンス値は、前記比の分母で構成され得る。
【００２５】
第３の側面によると、キャリブレーション測定を実行する電子回路のプログラマブルコントローラで実行されると、前記コントローラに前記第２の側面による方法を実行させる、コンピュータ実行可能な命令を含む、コンピュータプログラムが提供される。
【００２６】
第４の側面によると、前記第１の側面による回路を含む電子デバイスが提供される。前記電子デバイスは通信装置であり得る。
【００２７】
本発明の他の目的、特徴及び利点は、添付の図面、添付の従属請求項、以下の詳細な説明により明らかになる。一般的に、ここで明示的に定義しない限り、特許請求の範囲で使用される用語は、その技術分野での一般的な意味に解釈される。要素、デバイス、部品、手段、ステップ等は、明示的に述べない限り、その要素、デバイス、部品、手段、ステップの少なくとも１つの例を参照していると解釈される。ここで開示する方法のステップは、明示的に述べない限り、正確に開示された順番で実行される必要はない。
【００２８】
本発明の付加的な目的、特徴、利点は、添付の図面を参照した、本発明の好ましい実施形態に関する、限定しない詳細な説明を通してより良く理解される。
【図面の簡単な説明】
【００２９】
【図１】従来のキャリブレーション回路の例を示す図。
【図２】一実施形態によるキャリブレーション測定回路を示す図。
【図３】一実施形態によるキャリブレーション測定回路を示す図。
【図４】一実施形態によるキャリブレーション測定回路を示す図。
【図５】一実施形態によるキャリブレーション測定回路を示す図。
【図６】タイミング図及びブロック図。
【図７】２つの測定を使用する測定のタイミング図。
【図８】計算構成を示すブロック図。
【図９】一実施形態による方法を示すフローチャート。
【図１０】一実施形態による方法を示すフローチャート。
【図１１】一実施形態による通信デバイス１１００のブロック図。
【図１２】コンピュータ可読記憶媒体及び処理装置を示す図。
【発明を実施するための形態】
【００３０】
本発明の実施形態は以下の原理に基づく。
【００３１】
一端が接地され、抵抗値Ｒの抵抗に電流ＩＲが供給されると、抵抗に生じる電圧ＶＲ＝ＩＲ・Ｒとなる。初期状態では放電され、一端が接地されたキャパシタンス値Ｃのキャパシタに定常電流ＩＣが供給されると、キャパシタの電圧はＶＣ＝（ＩＣ・ｔ）／Ｃであり、ここでｔは、キャパシタの充電が開始されてからの時間である。ＩＲ＝ｋ・ＩＣのとき、ＶＲ＝ＶＣの時間ｔは、スケーリングファクタｋでスケールされた時定数ｋ・Ｒ・Ｃに等しいとして容易に導出することができる。ｋ＝１であると、この時間はＲＣ時定数に等しい。この様に、ＲＣ時定数は、キャパシタがＶＣ＝ＶＲに充電されるまでの時間を測定することで測定できる。この時間の測定は、水晶発振器から（例えば、位相ロックループを使用して）直接的に或いは間接的に導出されたクロック信号の様な、良く調整された周波数の基準クロック信号のクロックパルスをカウントするカウント回路により例えば行うことができる。ＶＲ＝ＶＣのイベント検出は、カウントの停止をカウンタに指示するためにその出力が使用される、電圧比較器で行われる。原理的に、ＲＣ時定数は、キャパシタの充電／放電の単一サイクルで測定され得るので、これはＲＣ時定数の測定の比較的はやい方法である。（なお、以下に示す実施形態の幾つかは、例えば、オフセット誤差及び／又は電流ミスマッチを補償するために２つのサイクルを使用する）。製造の不正確により、集積化されたＲＣ回路の実際のＲＣの値は通常値から比較的大きく変動するが、同じ集積回路チップに集積された（同じ種類の抵抗及びキャパシタを使用している）ＲＣ回路の変動には（異なる集積回路チップに集積されたＲＣ回路とは反対に）強い相関がある。この様に、（例えば、上述した原理により）１つのチップの基準ＲＣ回路のＲＣ時定数が測定されると、この測定したＲＣ時定数は、同じチップの他のＲＣ回路のＲＣ時定数を比較的に精度良く調整するために使用できる。
【００３２】
実施形態によると、電流ＩＲ及びＩＣは等しくされ得る。"等しい"は、実際的な技術的な実装を念頭に置いて解釈され、例えば、製造プロセスの精度、温度変動等によりある程度の変動は生じ得る。原理の簡易な理解のため、図を参照して説明される実施形態は、電流ＩＲ及びＩＣが等しいことを想定する。他の実施形態によると、ＩＲ及びＩＣはファクタｋでスケールされ、計算はこのスケールを考慮して行われる。他の場合において、以下に説明する特徴は、この他の実施形態に適用される。
【００３３】
図２は、一実施形態によるキャリブレーション測定のための回路２００を示している。第１電流源２０２及び第２電流源２０３は、等しい電流出力を提供する様に構成される。ここで、"等しい"は、技術的な文脈で理解され、２つの電流源２０２及び２０３は、実際的な手段で可能な限り等しい出力を提供する様に構成される。以下に述べる様に、電流ミラーリング技術がこのために使用され得る。出力電流を可能な限り等しくする他の方法ももちろん可能である。第１電流源２０２は、その電流を抵抗２０４の第１端子に出力し、抵抗２０４の第２端子は基準電圧、例えば、グラウンドに接続される。同様に、第２電流源２０３は、その電流をキャパシタ２０５の第１端子に出力し、キャパシタ２０５の第２端子は基準電圧に接続される。
【００３４】
この様に、第１電流源２０２は抵抗２０４を介する電流を供給し、抵抗２０４には電圧が生じる。第２電流源２０３はキャパシタ２０５を充電し、キャパシタ２０５の電圧を増加させる。しばらくすると、キャパシタ２０５の電圧は、抵抗２０４の電圧レベルに達する。この状態に達するまでの時間が、キャリブレーション測定に使用される。
【００３５】
比較器回路２０６は、抵抗２０４及びキャパシタ２０５それぞれの電圧が存在する各ノードに接続される。よって、比較器回路２０６は、キャパシタ２０５の電圧が抵抗２０４と同じ電圧に達したときを示す出力信号を提供できる。第２電流源２０３による充電が開始されるときキャパシタが放電されていることを確実にするため、放電スイッチ２０７がキャパシタ２０５と並列に設けられる。スイッチ２０７は、コントローラ２０８により制御される。コントローラ２０８は、比較器回路２０６からの出力及びクロック信号も受信する。コントローラ２０８は、この様に、スイッチ２０７を閉じることでキャパシタ２０５を放電し、キャパシタ２０５の充電を可能にするためにスイッチ２０７をオープンにし、コントローラがキャパシタの電圧が抵抗の電圧に達したことを示す信号を比較器回路２０６から受信するまで、クロック信号のクロックパルスのカウントを行う。キャリブレーション値は、カウントされたクロックパルスの数に基づき計算され得る。以下に述べる様に、計算は、簡単な算術演算により実行されるが、予め計算もでき、その場合、キャリブレーション値は、カウントされたクロックパルスの数に基づきルックアップテーブルから読み出される。また、以下に述べる様に、キャリブレーション値は、キャリブレーション対象のＲＣ回路の異なる設定のため、ベクトル又は行列であり得る。
【００３６】
キャリブレーション値は、１測定期間の後、つまり、１回の放電と、キャパシタの抵抗電圧への充電、及び、その後の算術演算／ルックアップテーブルへのアクセスにより取得できるので、本アプローチは、背景技術で述べたアプローチの幾つかよりも大変短い時間で、素早く結果を提供することができる。以下では、比較器オフセット及び／又は電流ミスマッチを補償するために２つの連続した測定期間を使用する実施形態について説明するが、例えば、２倍となってもキャパシタの放電及び充電が比較的短いため、依然、比較的早く結果を提供する。
【００３７】
抵抗を流れる電流はノイズを生成する。比較器２０６の入力部でのノイズを避けるため、或いは、そのノイズによる影響を緩和するため、フィルタキャパシタ２０９が、付加的に、抵抗２０４と並列に接続され、フィルタキャシタ２０９は、比較器２０６の入力部でのノイズの寄与をローパスフィルタする。
【００３８】
図３は、一実施形態によるキャリブレーション測定のための回路３００を示している。第１電流源３０２及び第２電流源３０３は、等しい電流出力を提供する様に構成される。２つの電流源は、等しい電流出力を提供する様に構成されるが、各電流に少しの違いが有り得る。スイッチ構成３１０は、よって、抵抗３０４が電流源３０２、３０３の何れの対象にもなる様に、２つの電流源３０２、３０３の入れ替えを可能にするために設けられ、同様に、キャパシタ３０５は、電流源３０２、３０３の何れの対象にもなり得る。測定は、この様に、２回（第１測定、第２測定として以下参照する。）、つまり、抵抗３０４及びキャパシタ３０５に対する各電流源３０２、３０３の１つの組み合わせで１回、及び、抵抗３０４及びキャパシタ３０５に対する各電流源３０２、３０３の他の組み合わせで１回、実施される。例えば、第１測定で、第１電流源３０２がその電流出力を抵抗３０４の第１端子に供給し、抵抗３０４の第２端子は、基準電圧、例えば、グラウンドに接続される。これは、スイッチ構成３１０のスイッチ３１２で提供される。第２電流源３０３は、同時にその電流出力をキャパシタ３０５の第１端子に供給し、キャパシタ３０５の第２端子は、基準電圧に接続される。これは、スイッチ構成３１０のスイッチ３１３で提供される。第１測定は、図２で説明したのと同様に提供、つまり、コントローラ３０８がスイッチ３０７を閉じることでキャパシタ３０５を放電し、キャパシタ３０５の充電を可能にするためスイッチ３０７をオープンにし、コントローラがキャパシタの電圧が抵抗の電圧に達したことを示す信号を比較器回路３０６から受信するまで、クロック信号のクロックパルスのカウントを行う。第２測定では、スイッチ構成のスイッチ３１２、３１２は、切り替えられ、測定手順がもう一度実行される。この様に、第２測定では、第１電流源３０２がその電流出力をキャパシタ３０５の第１端子に供給し、第２電流源３０３がその電流出力を抵抗３０４の第１端子に供給する。キャリブレーション値は、クロックパルスのカント数に基づき計算され得る。クロックパルスの数は、カウントされたクロックパルスの統合値又は２つのカウントの平均値であり、２進表現では、統合カウントのビットシフト、つまり２での除算により実際には得られる。
【００３９】
付加的なフィルタキャパシタ３０９は、図２で説明したのと同様であり、抵抗３０４と並列に接続される。フィルタキャパシタ３０９は、高周波ノイズをフィルタし、及び／又は、比較器のキックバック効果を低減する様に構成される。
【００４０】
更なる問題は、比較器が入力部の間に固有のオフセットを有するかもしれないことである。これは、比較器の入力を入れ替え、異なる構成で測定することで解決できる。これは、入れ替えのためのスイッチを追加することでなされる。しかしながら、これは、追加のスイッチにより複雑性が増加し、適切に構成されないと、不要な他の効果が生じ得る。以下に説明する様に、図３を参照して説明した解決策と比較し、複雑さを増加させないアプローチが使用され得るが、比較器入力の入れ替えが提供される。
【００４１】
図４は、一実施形態によるキャリブレーション測定のための回路４００を示している。図３を参照して説明した実施形態と同様に、図４の実施形態は、第１電流源４０２と、第２電流源４０３と、抵抗４０４と、キャパシタ４０５と、比較器４０６と、放電スイッチ４０７と、コントローラ４０８と、スイッチ構成４１０とを有する。スイッチ構成４１０は、第１スイッチ４１２と、第２スイッチ４１３とを有する。第１スイッチ４１２は、第１電流源４０２及び比較器４０６の第１入力部に接続される入力部を有し、抵抗４０４の第１端子に接続される第１ノードと、キャパシタ４０５の第１端子に接続される第２ノードのいずれかに、第１電流源４０２及び比較器４０６の第１入力部を選択的に接続する様に構成される。第２スイッチ４１３は、第２電流源４０３及び比較器４０６の第２入力部に接続される入力部を有し、第２ノードと第１ノードのいずれかに、第２電流源４０３及び比較器４０６の第２入力部を選択的に接続する様に構成される。抵抗４０４及びキャパシタ４０５と、比較器４０６の各入力への接続ノードとの間にスイッチ構成４１０を配置することで、比較器４０６の入力が入れ替えられる。よって、図３を参照して説明した解決策と比較し、複雑さを増加させることなく、電流源４０２、４０３間の任意のオフセットと同時に、比較器の任意のオフセットが考慮される。
【００４２】
図２を参照して説明したのと同様、付加的なフィルタキャパシタ４０９が抵抗４０４と並列に接続され得る。
【００４３】
図５は、一実施形態によるキャリブレーション測定のための回路５００を示している。トグルド・サンプルＲＣ時定数測定のための例示的な回路５００は、測定のための２つの電流ブランチを形成する６つのｐＦＥＴトランジスタを有する電流源構成５０２を備えている。比較器５０６は、ノードＶ１及びノードＶ２の入力を比較する。放電スイッチ５０７は、サンプルキャパシタ５０５を放電するためのスイッチであり、放電後、キャパシタ５０５は、零電位レベルから充電される。サンプル抵抗５０４は、抵抗値Ｒｎを有し、サンプルキャパシタ５０５は、キャパシタンス値Ｃｍを有し、値Ｃｍ及びＲｎは、固定値又はプログラム可能な値である。
【００４４】
電流ｉ（ｔ）で充電されるキャパシタ５０５の電位は、
【００４５】
【数１】
2017505424.tif 000003
である。
【００４６】
充電電流ｉ（ｔ）が一定値ｉであると、充電は、ｔ＝０から、
ＶＣ＝ｉ・ｔ／Ｃｍ
である。
【００４７】
抵抗５０４の電圧ＶＲがｉＲｎである間、ＶＲ＝ＶＣのときにｔ＝ＲｎＣｍである。これは、充電電流ｉ（ｔ）が一定であるときに成り立つ。実際、電流が一定である限り、ＲＣ測定は、電流強度と無関係である。しかしながら、図５に示す様に、実際の実装では、ｉ（ｔ）は、ＶＲが供給電圧の小さな部分であり、６つのトランジスタにより形成される電流源５０２の電流は、一定値に近い電流を供給する電圧範囲で動作される。"Ｍｅａｓ"と示す信号は、測定開始信号であり、"Ｓｔｏｐ１"及び"Ｓｔｏｐ２"と示す信号は、２つの測定期間においてＶ２がＶ１と等しくなるときに測定を終了させるために使用される。通常、２つの測定期間は、その様な構成の多くの回路デザイン要求に対して十分に正確である。しかし、偶数Ｍの期間に対する測定も、精度の更なる改良に使用され得る。
【００４８】
図６は、キャリブレーション測定の原理を理解するためのタイミング図及びブロック図である。ブロック図は、上述した回路３００、４００、５００のいずれかと、以下に述べる事項を考慮した際の回路２００であり得るサンプルＲＣ時定数測定回路６０２に制御信号を供給するコントローラ６００を示している。コントローラ６００は、サンプルＲＣ時定数測定回路６０２から状態信号も受信する。ゲート６０４は、クロック信号と、回路６０２のキャパシタの充電開始から、回路６０２の抵抗電圧がキャパシタ電圧に達するまでの間、ゲートをオープンさせるゲーティングに使用される信号と、を受信する。キャパシタ電圧が抵抗電圧に達するのに要する時間、つまり、ＲＣ時定数を示すゲートパルス信号ｇｐがこの様に提供される。ゲートパルス信号のパルスは、カウンタ６０６によりカウントされ、カウント値は、キャリブレーション対象のＲＣ回路を含む回路６１０のキャリブレーションを行う計算構成６０８に提供される。回路６１０は、図６に示す可変帯域ローパスフィルタの様な、フィルタであり得るが、所望の時定数にキャリブレーションされる必要があるＲＣ回路を含む、任意の他のフィルタや回路であり得る。キャリブレーションは、所望の設定のための制御値を示す制御ワードで構成され、制御ワードは、カウンタ６０６からのカウント値といった、測定時間から計算構成６０８により計算され、各設定のための目標時定数についての情報が提供される。計算構成は、この様に、種々の設定のための制御ワードのベクトル又は行列を提供する。
【００４９】
タイミング図は、ゲート信号が、第１測定においいてまずハイになり、その後、第２測定でハイになる、２つの測定期間の動作を示している。図２を参照して説明した回路２００に適用できる、１つの測定期間のみを使用する原理も、容易に理解され、ゲート信号の最初の部分のみが使用される。
【００５０】
測定精度を高めるため、フィルタキャパシタＣｆは、比較の間、温度ノイズを低減するために使用され得る。ブランチの電流は小さく、抵抗値Ｒｎは大きいため、大きな電圧ノイズが生じ得る。温度ノイズ以外に、ある比較器は、しばしば、比較器が出力を変化させるときに、キックバック効果を生じさせ、測定誤差を増加させる。フィルタキャパシタの助けにより、温度ノイズはローパスフィルタされ、比較器によりもたらされるキックバック効果は低減され、これにより、測定精度が改良される。
【００５１】
比較器の入力は、プロセスミスマッチにより生じるオフセットを有し得る。加えて、電流源のブランチもミスマッチを有し得る。高い測定精度を達成するためにこのミスマッチを緩和する１つの方法は、比較器及び電流源のデバイスサイズを増加させることであるが、回路が遅くなり、大きな寄生容量をもたらし、結果として測定誤差に繋がる。上述した解決策は、比較器の接続ノードと、Ｒ及びＣブランチとの接続を入れ替えるためにスイッチ構成を使用する、２期間測定であり、比較器及び電流源のミスマッチによる入力オフセットを効果的に相殺することができる。この解決策は、上述したフィルタキャパシタの使用と組み合わせることができる。
【００５２】
図７は、例えば、図４及び図５を参照して提案した、２つの測定を使用する測定を説明するタイミング図である。図２を参照して提案した様な１回の測定の対応原理は、図６及び対応する開示から容易に理解され得る。"Ｓｔａｒｔ"信号は、キャパシタＣｍの放電で開始するキャリブレーション処理を可能にし、開始により、制御信号"Ｄｉｓｃｈ"は、放電スイッチを、キャパシタをショートする状態に動作させ、極性信号"Ｐｏｌａｒ"は、スイッチ構成による接続の１つを設定する第１の値に設定され、カウンタクリア信号"Ｃｌｒ"は、カウンタをクリアする様に設定される。この処理が終わると、放電及びクリア信号は、それぞれ、他の状態に設定が戻され、パルス"ｐ２"の第１立ち上がりエッジで開始する、第１測定期間が実行される。比較器は、ノード電圧Ｖ１及びＶ２の差を検知し、Ｖ１＝Ｖ２になるとその出力を変化させ、これにより、"ｐ２"のリセットが引き起こされ、極性信号"Ｐｏｌａｒ"が変化し、制御信号"Ｄｉｓｔｃｈ"を再度、放電状態に設定することで、第２測定期間のためのキャパシタＣｍの放電が開始される。その後、制御信号"Ｄｉｓｃｈ"は、他の状態に戻され、第２測定期間が開始され、比較器は、再度、入力ノード電圧Ｖ１及びＶ２の差を検知する。Ｖ１＝Ｖ２になると、比較器は出力を変化させ、これにより、第２回目の"ｐ２"のリセットが生じる。Ｖ１／Ｖ２の波形は、充電スロープの直線、或いは、指数応答を有する１次ＲＣ回路の曲線である。フィルタキャパシタを使用するとき、フィルタキャパシタＣｆは、キャパシタ充電ブランチより非常に早く充電される様に選択されるべきである。カウンタは、ｐ２がハイである間、システムクロックをカウントし、２つの測定期間が終了すると、ゲートパルス信号"ｇｐ"、つまり、ｐ２によりゲートされたシステムクロックのクロックパルスの合計数を積算する。合計数は、サンプルＲＣ成分の時定数の２倍（図６の表現を考慮すると２・Ｎｍｎ）に対応する。上述した様に、時定数に対応する合計数は、２での除算のため、最下位ビット（ＬＳＢ）を単に切り捨てることで得られる。より良い精度のため、ＬＳＢは、更なる処理の計算のために保存することができ、除算は、総ての制御ワードが得られた後に実行され得る。２つの期間の測定は、結果に生じるミスマッチの影響を除き、測定における温度変動の影響を少なくする。１つの期間の測定は、図の左半分に対応し、極性信号"Ｐｏｌａｒ"はなくても良い。
【００５３】
２つの期間の測定後、信号"ＣＣＫ"でクロックパルスの設定がコントローラにより作成され、計算構成がオンチップハードウェアに実装されている場合、計算構成は、可変帯域ローパスフィルタＶＢＷＬＰＦの必要な制御ワードを計算するために、これらパルスを使用し得る。
【００５４】
図８は、一実施形態による制御ワードの計算構成８００のブロック図である。制御ワード、或いは、制御ワードのベクトル若しくはアレイは、例えば、図６を参照して説明したのと同様のフィルタ又は回路で使用され得る。
【００５５】
キャリブレーションされる回路の抵抗は、プログラマブル制御ワードで、ある範囲内で線形的に調整され、例えば、固定部Ｒ０とプラグラム可能部Ｒｐとを直列に接続した抵抗で、単位抵抗値ｒ０を実現可能なアプローチの説明に使用する。固定部は、例えば、ｒ０・ａ０である抵抗値Ｒ０を有し、プログラム可能部は、ｒ０・ｐである抵抗値Ｒｐを有し、ここで、ａ０及びｐは整数である。合計の抵抗値Ｒａは、
Ｒａ＝Ｒ０＋Ｒｐ＝ｒ０・ａ０＋ｒ０・ｐ＝ｒ０（ａ０＋ｐ）＝ｒ０・ａ
である。ここで、ａは整数であり、ａｍａｘ≧ａ≧ａ０であり、ａｍａｘは、最大抵抗値を示し、ａ＝ａ０＋ｐである。
【００５６】
同様に、プログラム可能な単位セルの並列接続で構成されたキャパシタは、
Ｃｂ＝ｃ０・ｂ
と表現され得る。ここで、ｂｍａｘ≧ｂ≧ｂ０であり、ｂも整数であり、ｂｍａｘは、最大キャパシタンス値を示している。
【００５７】
キャリブレーションの目標時定数Ｔｔは
Ｔｔ≡Ｒａ・Ｃｂ＝ｒ０・ｃ０・ａ・ｂ＝ｔ０・ａ・ｂ
と表現され得る。ここで、ｔ０は単位セルの時定数である。
【００５８】
サンプルＲＣ時定数測定（ＳＲＣＭ）回路のサンプル抵抗及びキャパシタは、同様に設計され、
Ｒｎ＝ｒ０・ｎ
Ｃｍ＝ｃ０・ｍ
である。ここで、ｎ及びｍは整数である。Ｒｎ及びＣｍはプログラム可能であるか、固定数の直列又は並列のユニット、つまり、それぞれ、ｎ及びｍで構成され得る。キャリブレーションされる回路について、ＲＣ単位セルの単位セル時定数をｔ０、つまり、ｔ０≡ｒ０・ｃ０とする。この場合、サンプリングＲＣ成分の時定数は、
Ｔｍｎ≡Ｒｎ・Ｃｍ＝ｔ０・ｍ・ｎ
と表現され得る。
【００５９】
実際、抵抗及びキャパシタ成分は、マッチング精度を十分にするため、比較的大きな領域を占有し得る。しかしながら、ＲＣユニットの単位セル時定数ｔ０は、処理に依存し、最大±２５％の誤差を生じさせ得る。キャリブレーション作業は、例えば、ＲＣに基づくローパスフィルタデザインの目標時定数のための２値フォーマットでの制御ワードで表現される、適切な制御値を見つけること、つまり、Ｒ及びＣの両方がプログラム可能であるとａ及びｂの値、Ｃのみがプログラム可能であるとｂの値、Ｒのみがプログラム可能であるとａの値を見つけることを目的とする。
【００６０】
例えば、ＶＢＥＬＰＦをキャリブレーションするためのタスクは、さらに、複数の時定数Ｔｔ１、Ｔｔ２、・・・、Ｔｔｎを見けることである。ｉ番目の目標時定数Ｔｔｉは、
Ｔｔｉ＝ｔ０・ａｉ・ｂｉ＝ｔ０・Ｍｉ
であり、Ｍｉは、制御数の積である。
ｔ０＝Ｔｔｉ／（ａｉ・ｂｉ）＝Ｔｍｎ／（ｍ・ｎ）
なので、
Ｍｉ＝ａｉ・ｂｉ＝Ｔｔｉ・ｍ・ｎ／Ｔｍｎ
となる。
【００６１】
Ｔｍｎを、システムクロック周波数ｆｃｋｓで動作するカウンタのカウント時間とすると、最後のカウント数Ｎｍｎ＝Ｔｍｎ・ｆｃｋｓであり、目標時定数は、ｆｃｋｓのサイクルでカウントされた数に変換することができ、Ｎｔｉ＝Ｔｔｉ・ｆｃｋｓである。ＶＢＷＬＰＦのＩｎ時定数があると想定すると、ｉ＝１、２、...、Ｉｎについて制御値Ｍｉを、
Ｍｉ＝ａｉ・ｂｉ＝Ｔｔｉ・ｆｃｋｓ・ｍ・ｎ／（Ｔｍｎ・ｆｃｋｓ）
＝Ｎｔｉ・ｍ・ｎ／（Ｎｍｎ・ａｉ）
として得ることができる。
【００６２】
時定数を設定するため、パラメータａｉ又はｂｉの１つを最初に固定する。例えば、ａｉを固定、つまり、固定抵抗Ｒａｉ＝ｒ０・ａｉを使用すると、ｂｉは、
ｂｉ＝Ｔｔｉ・ｆｃｋｓ・ｍ・ｎ／（Ｔｍｎ・ｆｃｋｓ・ａｉ）＝Ｎｔｉ・ｍ・ｎ／（Ｎｍｎ・ａｉ）
で計算され、ｂｉは、二値制御ワードに変換され、フィルタはキャリブレーションされ、零及びポールはプロセス変動、つまり、単位時定数ｔ０の変化と無関係になる。
【００６３】
一般的に、比較器及び制御ロジックにより導入される回路遅延により、Ｔｍｎに対して測定された時定数は、実際の値より少し大きくなり得る。それは、一定の正の誤差であるので、
ｂｉ＝Ｎｔｉ・ｍ・ｎ／（（Ｎｍｎ−ｎｃ）・ａｉ）
として補償され得る。ここで、ｎｃは、通常は非常に小さい補償項であり、ｂｉは制御ワードにより表現される制御値である。
【００６４】
ＶＢＷＬＰＦの複数のＲＣ成分パラメータのキャリブレーションのため、制御ワードは、マイクロコントローラにより、ハードウェアで実装されるオンチップのパラメータ計算構成により、或いは、予め定義されたルックアップテーブルから得られる。アプリケーション特定ハードウェアで実装された計算構成８００の一実施形態が図８に示され、ここでは、デジタルディバイダ８０２、第１乗算器８０４、第２乗算器８０６、付加的な加算器８０８が含まれ、制御ワードＣＷｉとして上述したｂｉの数学的な計算を実行し、それは、特定の設定Ｎｔｉ及びａｉでキャリブレーションされるＲＣ回路にそれぞれの制御ワードＣｔｒｌＷｏｒｄｉを提供するため、レジスタアレイ８１０に格納され得る。同様のアプローチが特定の設定Ｎｔｉ及びｂｉや、特定の設定Ｎｔｉ、ａｉ及びｂｉに適用でき、行列値がａｉ及びｂｉの各組み合わせに対して計算される。
【００６５】
図９は、一実施形態による方法を示すフローチャートである。方法は、キャパシタを放電する放電スイッチを制御すること９００と、カウンタをクリアすること９０２を含んでいる。回路はこれで測定開始の準備が整い、スイッチの状態はキャパシタの充電が可能になる様に変更され９０４、キャパシタの電圧が抵抗の電圧に達するときに比較器が信号を提供する９０８まで、クロック信号のパルスがカウントされる９０６。上述したパラメータＮｍｎは、これにより決定される。計算又はルックアップテーブルの検査が、クロック信号パルスのカウント数からキャリブレーション測定値を決定９１０するために行われる。
【００６６】
図１０は、例えば、図３、４又は５を参照して説明した回路に適切な、一実施形態による方法のフローチャートである。特に、方法はＲＣ回路のキャリブレーション測定のためである。スイッチ構成が第１代替接続に設定１０００され、カウンタがクリア１００２され、キャパシタが放電１００４される。回路はこれで測定開始の準備が整い、スイッチの状態は、キャパシタの充電が可能になる様に変更１００６され、キャパシタの電圧が抵抗の電圧に達するときに比較器が信号を提供１０１０するまで、クロック信号のパルスがカウント１００８される。両方の代替接続で実行されたかが検査１０１２され、この例ではまだ実行されていないので、手順は、スイッチ構成を第２代替接続に設定１０１４することで続けられ、第２代替接続でステップ１００４から１０１２が繰り返される。両方の代替接続で測定されたかが検査１０１２され、手順は、クロック信号パルスのカウント数からキャリブレーション測定値を決定１０１６するため、計算又はルックアップテーブルの検査を行う。オプションとして、２つの測定の間にカウンタがクリアされ、この場合クリアの前にカウント値が保存されるが、上述した様に、平均値を得るためにカウントを統合でき、第２代替接続の設定１０１４の後に、ステップ１００４に進むことが好ましい。
【００６７】
図１１は、一実施形態による通信デバイス１１００のブロック図である。通信デバイス１１００は、上述した様に、１つ以上のフィルタといった１つ以上のＲＣ回路１１１０を備えた、受信機及び送信機、或いは、送受信機構成１１０２を有する。１つ以上のＲＣ回路１１１０は、図２から図５を参照して説明した様に、キャリブレーション測定ＲＣ回路も備えている。受信機及び送信機、或いは、送受信機構成１１０２は、そのアンテナポートを介してアンテナ１１０４に接続される。通信デバイス１１００は、ユーザ及び／又は他の回路、機器、メモリ、プロセッサ等とのインタフェースの様な、他の回路１１０６も備えている。通信デバイス１１００は、スマートフォン、セルフォン、コンピュータ内若しくはコンピュータ向けの通信カード、機器に組み込まれた通信デバイス等であり得る。通信デバイス１１００は、セルラ通信、ポイント・トゥ・ポイント通信、無線又は有線ネットワークの通信のために構成され得る。
【００６８】
上述したアンテナポートは、必ずしもアンテナに接続される必要はなく、無線周波数信号を搬送する有線に接続され得る。この様に、図１１を参照して説明した通信デバイス１１００は、アンテナを含む必要はなく、代わりに、通信デバイスは、無線周波数信号を搬送する有線に接続され得る。
【００６９】
受信機又は送受信機構成１１０２は、受信機、送信機又は送受信機構成１１０２の動作を制御するコントローラ１１０８を含み得る。コントローラ１１０８は、例えば、制御、計算、ルックアップテーブルへのアクセス等の上述したキャリブレーション測定動作を実行する様に構成され得る。キャリブレーション測定は、ＲＣ回路のキャリブレーション測定である。
【００７０】
本発明による方法は、コンピュータ及び／又はプロセッサの様な処理手段の助けにより実装するのに適しており、特に、例えば、ベースバンドプロセッサが、制御及び計算に使用される、或いは、キャリブレーション対象の回路に接続されて使用されるコントローラの場合に適している。よって、処理手段、プロセッサ、又は、コンピュータに、図９又は１０を参照して説明した任意の実施形態による方法の任意のステップを実行させる様に構成された命令を含むコンピュータプログラムが提供される。コンピュータプログラムは、好ましくは、図１２に示すコンピュータ可読記憶媒体１２００に格納されたプログラムコードを含み、処理手段、プロセッサ、又は、コンピュータ１２０２にロード・実行され、これにより、好ましくは、図９又は１０を参照して説明した実施形態といった、本発明の実施形態による方法を実行する。コンピュータ１２０２及びコンピュータプログラム１２００は、プログラムコードを順に実行する様に構成され、方法の任意の処理が順に実行される。処理手段、プロセッサ、コンピュータ１２０２は、好ましくは、組み込みシステムとして通常参照される。この様に、図１２に示すコンピュータ可読記憶媒体１２００及びコンピュータ１２０２は、原理の理解のために示され、各要素の直接的な形態を示すものではない。
【００７１】
本発明について、主に、幾つかの実施形態を参照して説明した。しかしながら、当業者には容易に理解される様に、上述したのとは異なる他の実施形態も、添付の特許請求の範囲で定義される様に、本発明の範囲に含まれ得る。
【図１】
2017505424.tif 000004
【図２】
2017505424.tif 000005
【図３】
2017505424.tif 000006
【図４】
2017505424.tif 000007
【図５】
2017505424.tif 000008
【図６】
2017505424.tif 000009
【図７】
2017505424.tif 000010
【図８】
2017505424.tif 000011
【図９】
2017505424.tif 000012
【図１０】
2017505424.tif 000013
【図１１】
2017505424.tif 000014
【図１２】
2017505424.tif 000015
【国際調査報告】
2017505424.tif 000016
2017505424.tif 000017
2017505424.tif 000018
2017505424.tif 000019