(57)【要約】  ローカライズされたフィードバックを有する一列の電流リピータが提供される。その列における後続の電流リピータに先行する各電流は、その後続の電流リピータからフィードバック電流を受け取り、その結果、そうでなければ差動増幅器におけるオフセット電圧から結果として生じることになる電流繰り返しエラーを低減するように、差動増幅器を用いてエラー信号を生成するように構成される。【選択図】図１
2017519272.tif 000002
【特許請求の範囲】
【請求項１】
一列の電流リピータにおける電流リピータであって、
複数の第１のトランジスタの前記ゲートにおいて基準電圧を生成するように、内部基準電流を共有するために並列に結合された前記第１のトランジスタと、
前記列における次に続く電流リピータからのフィードバック基準電流を共有するために並列に結合された複数の第２のトランジスタ、ここにおいて、前記基準電圧は、前記第１のトランジスタの前記ゲートおよび前記第２のトランジスタの大多数に関する前記ゲートに結合され、前記第２のトランジスタの残りのものの前記ゲートは、フィードバック電圧を生成するように構成される、と、
エラー信号を生成するために、前記基準電圧を前記フィードバック電圧と比較するように構成されるエラー増幅器と、
前記エラー信号に応答してフォワーディングされる基準電流を前記次に続く電流リピータへドライブするように構成される第１の電流ソースと
を備える、電流リピータ。
【請求項２】
前記列における前の電流リピータから受け取られた基準電流に応答して、第１のバイアス電圧を生成するように構成されるバイアス回路と、
前記第１のバイアス電圧に応答して、ローカル基準電流を、前記ローカル基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第２の電流ソースと
をさらに備える、請求項１に記載の電流リピータ。
【請求項３】
前記第１のバイアス電圧に応答して、前記内部基準電流を、前記内部基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第３の電流ソースをさらに備える、
請求項２に記載の電流リピータ。
【請求項４】
前記複数の第１のトランジスタに対応する複数の第１のカスコードトランジスタをさらに備え、各第１のカスコードトランジスタは、前記対応する第１のトランジスタと直列に存在し、且つ前記第３の電流ソースに結合される、
請求項３に記載の電流リピータ。
【請求項５】
前記複数の第２のトランジスタに対応する複数の第２のカスコードトランジスタをさらに備え、各第２のカスコードトランジスタは、前記対応する第２のトランジスタと直列に存在し、且つ前記フィードバック基準電流を搬送するノードに結合される、
請求項４に記載の電流リピータ。
【請求項６】
前記バイアス回路は、前記受け取られた基準電流に応答して第２のバイアス電圧を生成するようにさらに構成され、前記第１のカスコードトランジスタの前記ゲートおよび前記第２のカスコードトランジスタの前記ゲートは、すべて前記第２のバイアス電圧に結合される、
請求項５に記載の電流リピータ。
【請求項７】
前記第１のトランジスタの前記ゲートは、前記第１のカスコードトランジスタに関する前記ドレインに結合され、前記第２のトランジスタの前記残りのものの前記ゲートは、前記第２のカスコードトランジスタの前記ドレインに結合される、
請求項６に記載の電流リピータ。
【請求項８】
前記第１のバイアス電圧に応答して、ローカルフィードバック基準電流を、前記列における前記前の電流リピータへドライブするように構成される第４の電流ソースをさらに備え、ここにおいて、前記ローカルフィードバック基準電流は、前記受け取られた基準電流の複製物である、請求項３に記載の電流リピータ。
【請求項９】
前記第１の電流ソースは、ＰＭＯＳトランジスタを備える、請求項１に記載の電流リピータ。
【請求項１０】
前記ローカル基準電流を受け取るように構成されるローカル回路をさらに備え、ここにおいて、前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、請求項２に記載の電流リピータ。
【請求項１１】
一列の電流リピータにおける電流リピータのための方法であって、
内部基準電流を、各第１のトランジスタを通して前記内部基準電流の一部をドライブするように、並列に結合された複数の第１のトランジスタへドライブすることと、
前記列における後続の電流リピータからのフィードバック基準電流を、各第２のトランジスタを通して前記フィードバック基準電流の一部をドライブするように、並列に結合された複数の第２のトランジスタへドライブすることと、
各第１のトランジスタの前記ゲートに、および前記第２のトランジスタの大多数の前記ゲートに生じる基準電圧と、前記第２のトランジスタのうちの残りの少数の前記ゲートに生じるフィードバック電圧との間の差に応答して、エラー信号を生成することと、
前記エラー信号に応答してフォワーディングされる基準電流を生成することと、
前記フォワーディングされる基準電流を前記列における後続の電流リピータへドライブすることと
を備える、方法。
【請求項１２】
前記列における前の電流リピータからローカルのフォワーディングされる基準電流を受け取ることと、
前記内部基準電流を形成するために、前記受け取られたローカルのフォワーディングされる基準電流を複製することと
をさらに備える、請求項１１に記載の方法。
【請求項１３】
前記エラー信号を生成することは、差動増幅器において前記差を増幅することを備える、
請求項１１に記載の方法。
【請求項１４】
ローカル基準電流を形成するために前記ローカルのフォワーディングされる基準電流を複製することと、
前記ローカル基準電流を、前記ローカル基準電流を受け取るように構成されたローカル回路へドライブすることと
をさらに備える、請求項１２に記載の方法。
【請求項１５】
前記内部基準電流を前記複数の第１のトランジスタへドライブすることは、各第１のカスコードトランジスタを通して前記内部基準電流の一部をドライブするように、前記内部基準電流を複数の第１のカスコードトランジスタへドライブすることをさらに備える、
請求項１１に記載の方法。
【請求項１６】
前記フィードバック基準電流を前記複数の第２のトランジスタへドライブすることは、各第２のカスコードトランジスタを通して前記フィードバック基準電流の一部をドライブするように、前記フィードバック基準電流を複数の第２のカスコードトランジスタへドライブすることをさらに備える、
請求項１５に記載の方法。
【請求項１７】
一列の電流リピータにおける電流リピータであって、
エラー信号に応答して、前記列における後続の電流リピータのためのフォワーディングされる基準電流を生成するように構成される第１の電流ソースと、
前記エラー信号を生成するために、基準電圧とフィードバック電圧との間の差を増幅するように構成される差動増幅器、前記差動増幅器は、オフセット電圧を有する、と、
前記フォワーディングされる基準電流と前記列における前の電流リピータから受け取られた基準電流との間の差に対する前記オフセット電圧の影響を低減するように、前記基準電圧および前記フィードバック電圧を生成するための手段と
を備える、電流リピータ。
【請求項１８】
前記受け取られた基準電流をローカル基準電流へと複製するように構成される第２の電流ソースと、
前記ローカル基準電流を受け取るように構成されるローカル回路と
をさらに備える、請求項１７に記載の電流リピータ。
【請求項１９】
前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、
請求項１８に記載の電流リピータ。
【請求項２０】
前記受け取られた基準電流をローカルフィードバック電流へと複製し、前記ローカルフィードバック電流を前記列における前記前の電流リピータへドライブするように構成される第３の電流ソースをさらに備える、
請求項１８に記載の電流リピータ。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]  本出願は、２０１４年４月１６日に出願された米国非仮出願第１４／２５４，２７９号に優先権を主張し、それは参照により全体が本明細書に組み込まれる。
【技術分野】
【０００２】
[0002]  本出願は、リピータに関し、より具体的には、バンドギャップ電流リピータに関する。
【背景技術】
【０００３】
[0003]  システムオンチップ（ＳｏＣ）は、典型的には、いくつかの異なる回路ブロックを含む。例えば、ＳｏＣは、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、アナログデジタルコンバータ（ＡＤＣ）等を含む可能性がある。そのような回路ブロックは、プロセス、電圧、および温度（ＰＶＴ）の変化とは無関係のバンドギャップ基準信号を提供するために、それら自身のバンドギャップ回路をしばしば必要とする。しかし、各バンドギャップ基準回路はそれ自身のオフチップ抵抗、ダイスペース、および電力を要求するので、各回路ブロックにバンドギャップ基準回路を提供すると、費用がかかる。
【０００４】
[0004]  電力を節約し、且つ費用を抑えるために、代替のアプローチが、共通のバンドギャップ基準回路から回路ブロックへバンドギャップ基準信号を分配することになる。例えば、リピータを用いないオープンループアーキテクチャでは、回路ブロックのグループによって共有されるバンドギャップ基準回路は、それのバンドギャップ基準信号を、対応するトレースまたはリードを通して回路ブロックに分配する。しかし、各回路ブロックによって受信するバンドギャップ基準信号の振幅は、対応するリードにおける抵抗損失に依存して変わるので、バンドギャップ基準信号の精密な分配のためには、そのようなアプローチは明らかに不十分である。この損失が原因で、ダイ上でバンドギャップ基準回路からより遠い回路ブロックは、ダイ上で共通のバンドギャップ基準回路により近い回路ブロックとは対照的に、より弱いバンドギャップ基準信号を受け取ることになる。バンドギャップ基準電流が一列のリピータを通して分配されるオープンループアーキテクチャは、振幅におけるこの抵抗損失に対処する。一列の電流リピータにおいて、基準電流は、電流リピータから後続の電流リピータへと連続的に繰り返される。しかし各リピータは、その後その列における後続のリピータを通して伝播されることになる、あるレベルのエラーを導入する。例えば、一列の５つのリピータにおける各リピータがそれの繰り返されたバンドギャップ基準信号に５％のエラーを導入する場合、その列における第５の且つ最終のリピータからの繰り返されたバンドギャップ基準信号は、共通のバンドギャップ基準信号からその列における第１のリピータへ分配された元のバンドギャップ基準信号と比べて２７％のエラーを有し得る。
【０００５】
[0005]  さもなければ一列のリピータにおいて築かれ（build-up）てしまうことになるエラーに対処するために、一列の電流リピータにおける最終のリピータからの繰り返されたバンドギャップ基準信号を、バンドギャップ基準電流をその列における第１の電流リピータへドライブするバンドギャップ電流ソースへ、フィードバックすることが知られている。するとバンドギャップ電流ソースは、最終のリピータにおけるエラーが最小化されるように、フィードバックに応答してバンドギャップ基準電流を調節し得る。そのようなフィードバックスキームは、最終の電流リピータからのフィードバックがその列におけるすべてのリピータに適用される点で、グローバルフィードバックと表され得る。しかしグローバルフィードバックのこの使用は、最終の電流リピータより前のその列における様々なリピータにおけるローカルエラーを制御しない。例えば、最終の電流リピータに関するエラーはバンドギャップ基準回路へのグローバルフィードバックによって制御されているにも関わらず、その列の中間にある電流リピータについて、エラーは受け入れ難い程高い可能性がある。
【０００６】
[0006]  よって、当該技術では、改善されたバンドギャップ基準信号分配アーキテクチャが必要とされる。
【発明の概要】
【０００７】
[0007]  一列の電流リピータにローカライズされたフィードバックが提供される。その列は、最初の電流リピータから最終の電流リピータへと伸びる。最終の電流リピータより前であり且つ最初の電流リピータに後続する各電流リピータは、その列における前の電流リピータと後続の電流リピータとの間に存在するものと考えられ得る。例えば、第１の電流リピータから最終の第５の電流リピータへと伸びる一列の５つの電流リピータを考察してみる。そのような列における第２の電流リピータは、その列における第３の電流リピータに対しては前の電流リピータであるが、第１の電流リピータに対しては後続の電流リピータである。同様に、第３の電流リピータは、第４の電流リピータに対しては前の電流リピータであるが、第２の電流リピータに対しては後続の電流リピータである。よって、「前の電流リピータ」および「後続の電流リピータ」という指定は、所与の電流リピータがその列のどこに位置するかによって決まる、最初の電流リピータと最終の電流リピータとの間の任意の所与の電流リピータに関する、相対的な用語であることが認識されるだろう。
【０００８】
[0008]  最初の電流リピータはもちろん、その列において前の電流リピータに後続していない。同様に、最終の電流リピータは、如何なる他の電流リピータに対しても前の電流リピータではない。それらの開始または最終のポジションのせいで、最初のおよび最終の電流リピータは、その列における他の電流リピータとは異なる挙動を有する。しかしながら、これから本明細書でさらに説明されるように、その列におけるすべての電流リピータは、回路の単純さを増加させ且つ費用を抑えるために、汎用構造を有し得る。しかし、それらの異なる機能のせいで、以下の説明では、さらなる限定のない「電流リピータ」という用語は、最初の電流リピータと最終の電流リピータとの間にある、その列における中間の電流リピータを指しているものとみなす。
【０００９】
[0009]  これらの定義を前提として、各電流リピータは、その列におけるそれの前の電流リピータからフォワーディングされる基準電流を受け取り、ローカルのフォワーディングされる基準電流を、その列におけるそれの後続の電流リピータへドライブされる別のフォワーディングされる基準電流へと複製すると考えられ得る。同様に、各電流リピータは、それがそれの前の電流リピータから受け取るフォワーディングされる基準電流を、この、前の電流リピータへドライブされ返されるフィードバック基準電流へと、複製する。
【００１０】
[0010]  各電流リピータは、それがその列におけるそれの前の電流リピータから受け取るフォワーディングされる基準電流を、内部基準電流へと複製する。それの内部基準電流とそれのフィードバック基準電流とに基づいて、各電流リピータは、オフセット電圧を有する差動増幅器からのエラー信号を生成する。各電流リピータは、それの後続の電流リピータへドライブされるフォワーディングされる基準電流を生成する電流ソースを含む。各電流リピータにおいて正確な電流の繰り返しを有するために、それの後続の電流リピータへドライブされるこのフォワーディングされる基準電流は、それの前の電流リピータから受け取られるフォワーディングされる基準電流の正確な複製であるべきである。しかしながら、電流リピータの差動増幅器に関する有限利得およびオフセット電圧は、望ましくないエラーをこの電流複製に導入する傾向があるだろう。ここでこれからさらに説明することになるように、各電流リピータは、有限利得およびオフセット電圧の影響を急減させるようなやり方で、それのエラー信号を有益に生成する。各電流リピータにおけるローカライズされたフィードバックは、よって、その列全体を通して正確な電流の繰り返しを提供する。これらのおよび他の利点は、以下の詳細な説明によってより良く認識され得る。
【図面の簡単な説明】
【００１１】
【図１】図１は、本開示の実施形態による、ローカライズされたフィードバックを有する一列の電流リピータのブロック図である。
【図２】図２は、図１の列における２つのリピータの回路図である。
【図３】図３は、図２のリピータのうちの何れかのエラー信号生成器の一部の回路図である。
【図４】図４は、図１の列における電流リピータのための動作の例示的な方法のフローチャートである。
【詳細な説明】
【００１２】
[0015]  一列の電流リピータを通した繰り返しにも関わらず正確な電流基準を提供するために、ローカライズされたフィードバックアーキテクチャが使用される。上で説明されたグローバルフィードバックスキームとは対照的に、ローカライズされたフィードバックは、一列の電流リピータにおける各電流リピータがそれ自身のフィードバック電流を生成することを意味する。ローカライズされたフィードバックを有する電流リピータの例示的な列１００が、図１に示される。列１００は、最初のまたは第１の電流リピータ１１０から最終のまたは最後の電流リピータ１４０に伸びる。一般に、列１００には合計Ｎ個の電流リピータがある（Ｎは、２よりも大きい整数である）。最終の電流リピータ１４０はよって、列１００におけるＮ番目の電流リピータである。
【００１３】
[0016]  最初の電流リピータ１１０および最終の電流リピータ１４０を例外として、列１００における各電流リピータは、前の電流リピータと後続の電流リピータとの間にある。例えば、列１００における第２の電流リピータ１２０は、最初の電流リピータ１１０にとっては後続の電流リピータであるが、列１００における第３の電流リピータ（示されていない）にとっては前の電流リピータであることになる。同様に、第３の電流リピータは、後続の電流リピータ第２の電流リピータ１２０であるが、第４の電流リピータ（示されていない）にとっては前の電流リピータであることになる。（Ｎ−１）番目の電流リピータ１３０は、列１００における最後から１つ手前の電流リピータである。第２の電流リピータ１２０から最後から１つ手前の電流リピータ１３０の機能は、すべて類似している。これらの電流リピータの各々は、前の電流リピータと後続の電流リピータとの間にある。よって、ｉを列１００についての２から（Ｎ−１）の整数として、一般的に「ｉ番目の」電流リピータ、と称することができる。
【００１４】
[0017]  各ｉ番目の電流リピータは、それが次にローカルのフォワーディングされる基準電流、ローカル基準電流、およびローカルフィードバック電流へと複製するそれの前の電流リピータからのフォワーディングされる基準電流を、受け取る。ローカルのフォワーディングされる基準電流が後続の電流リピータへドライブされるのに対して、ローカルフィードバック電流は、前の電流リピータへドライブされる。ローカル基準電流は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、アナログデジタルコンバータ（ＡＤＣ）等のような基準電流を必要とするように構成されるローカル回路へ、ドライブされる。よって各ｉ番目の電流リピータは、少なくとも２つ電流：後続の電流リピータ（この場合、（ｉ＋１）番目の電流リピータ）からのフィードバック電流、および前の（ｉ−１）番目の電流リピータからのフォワーディングされる基準電流を、受け取る。同様に、各ｉ番目の電流リピータは、少なくとも３つの電流：基準電流、ローカルのフォワーディングされる基準電流、およびローカルフィードバック電流を、生成する。
【００１５】
[0018]  最初の電流リピータ１１０は、それが、それのローカルフィードバック電流を受け取るための後続の電流リピータを有さない点で、異なる。同様に、最終の（Ｎ番目の）電流リピータ１４０は、それのローカルのフォワーディングされる基準電流を受け取ることができる後続の電流リピータを有さない。対照的に、ｉ番目の電流リピータ（ｉは、ここでもまた２から（Ｎ−１）までの整数である）は、後続のおよび前の電流リピータの両方を有することになる。例えば、（Ｎ−１）番目の電流リピータは、それのローカルフィードバック基準電流ＩＦＥＥＤＢＫ（Ｎ−２）を前の電流リピータへ送ることができ、それはこの場合、（Ｎ−２）番目の電流リピータ（示されていない）であることになる。同様に、（Ｎ−１）番目の電流リピータ１３０は、それのローカルのフォワーディングされる基準電流ＩＦＯＲ（Ｎ−１）をそれの後続の電流リピータに送ることができ、それはこの場合、最終の（Ｎ番目の）電流リピータ１４０であることになる。しかしながら、設計の単純さおよび費用を軽減するために、列１００における各電流リピータは、汎用構造を有し得る。例えば、最初の電流リピータ１１０は、ローカルフィードバック電流を生成するための電流ソースを含み得るが、単にそれの機能をディセーブルするかまたはそのような電流を接地に短絡させ得る。しかしながら、代替の実施形態では、カスタマイズされた実施形態が、最初の電流リピータ１１０および最終の電流リピータ１４０のために使用され得る。
【００１６】
[0019]  これらの概念を念頭に置いて、列１００における様々な電流リピータに関する機能が、これより、より詳細に説明される。基準電流ソース１０５は、基準電流ＩＲＥＦを第１の電流リピータ（ＲＰＴ）１１０へドライブする。基準電流ソース１０５のために都合が良い実施形態は、バンドギャップ電流回路であるが、列１００において繰り返される基準電流を他のタイプの電流ソースが提供し得ることは認識されるだろう。第１の電流リピータ１１０は、基準電流ＩＲＥＦを第１のローカル基準電流（ＩＬＯＣ１）および第１のローカルのフォワーディングされる基準電流（ＩＦＯＲ１）へと繰り返す。第１の電流リピータ１１０は、ＩＬＯＣ１を第１のローカル回路１１５へドライブし、および第１のフォワーディングされる基準電流ＩＦＯＲ１を列１００における第２の電流リピータ１２０へドライブする。上述したように、第１のローカル基準電流ＩＬＯＣ１のような複製された基準電流は、ＳＥＲＤＥＳ、ＰＬＬ、ＡＤＣ等のような多種多様な回路によって使用され得る。第１のローカル回路１１５は、基準電流の使用を必要とする如何なるそのような回路も備え得る。第１のローカル回路１１５は、基準電流を使用する如何なる数の回路にも汎用であるので、それはまた、ここでインテレクチュアルプロパティブロック（ＩＰ１）１１５とも表されることになる。
【００１７】
[0020]  ここにさらに説明されることになるように、第１の電流リピータ１１０は、複数の電流ソース（図１には示されていない）を使用して、繰り返された電流を生成し得る。例えば、第２の電流ソースは第１のフォワーディングされる基準電流ＩＦＯＲ１を生成し得るのに対して、第１の電流リピータ１１０における第１の電流ソースは、第１のローカル基準電流ＩＬＯＣ１を生成し得る。第１の電流リピータ１１０は、追加的なＩＰブロック（示されていない）のための追加的なローカル電流を生成するために、追加的な電流ソースを含み得る。その上、第１の電流リピータ１１０は、ＩＬＯＣ１が基準電流ＩＲＥＦ１の比較的正確なコピーであるようにＩＬＯＣ１を生成する電流ソースを制御するバイアス信号を生成するために、基準電流ＩＲＥＦによってドライブされるバイアス回路（示されていない）を含み得る。第１のフォワーディングされる基準電流ＩＦＯＲ１を生成する電流ソースは、以下にさらに説明されるように、フィードバック回路によって制御される。第１の電流リピータ１１０における様々な電流ソースは、基準電流ＩＲＥＦの正確な複製を支援するために、すべて互いにマッチされ得る。
【００１８】
[0021]  ダイにわたるプロセス、電圧、および温度変化のような実際の環境の不正確さが原因で、第１の電流リピータ１１０におけるマッチされた電流ソースでさえも、基準電流ＩＲＥＦの完璧な複製を生成することはない。例えば、第１のフォワーディングされる基準電流ＩＲＥＦ１は典型的には、基準電流ＩＲＥＦの完璧なレプリカにはならない。ここで使用される場合、電流が「複製された」と言われるとき、これらの実際の環境の不正確さを含むよう理解されることになる。これらの避けられない不正確さを最小化するために、列１００における第２の電流リピータ１２０のような各後続の電流リピータは、フィードバック電流をそれの前の電流リピータへドライブし返す。第１の電流リピータ１１０と類似して、第２の電流リピータ１２０は、第１のフォワーディングされる基準電流ＩＦＯＲ１によってドライブされるバイアス回路（示されていない）からのバイアス信号によって制御される、複数の電流ソース（示されていない）を含む。第２の電流リピータ１２０における１つの電流ソースは、第１のフォワード基準電流ＩＦＯＲ１を第２のＩＰブロック１２５によって受け取られる第２のローカル基準電流（ＩＬＯＣ２）へと複製する。第２の電流リピータ１２０における別の電流ソースは、第１のフォワーディングされる基準電流ＩＦＯＲ１を第１のローカルフィードバック電流ＩＦＥＥＤＢＫ１へと繰り返す。第１の電流リピータ１１０におけるフィードバック回路は、フィードバック電流ＩＦＥＥＤＢＫ１を受け取り、エラー信号を生成するために、ＩＦＥＥＤＢＫ１をそれの基準電流ＩＲＥＦの繰り返されたバージョンと比較する。このエラー信号は、第１のフォワーディングされるローカル基準ＩＦＯＲ１を発生させる第１の電流リピータ１１０における電流ソースを制御する。列１００における各電流リピータにおけるそのようなローカライズされたフィードバックは、各電流リピータが基準電流ＩＲＥＦの繰り返されたバージョンを列１００における後続の電流リピータに正確にフォワーディングすることを可能にする。
【００１９】
[0022]  列１００は、複数Ｎ個の電流リピータを含む。例示の明確さのために、初めの２つの電流リピータ１１０および１２０のみと、最終のＮ番目の電流リピータ１４０および最後から１つ手前の（Ｎ−１）番目の電流リピータ１３０のみが示される。第１の電流リピータ１１０を例外として、列１００における各々に続く電流リピータは、前の電流リピータからフォワーディングされる基準電流を受け取り、フィードバック電流を前の電流リピータへドライブする。加えて、最終の電流リピータ１４０を除くすべての電流リピータは、フォワーディングされる基準電流を列１００における後続の電流リピータへドライブする。その際、汎用ストラクチャが、各電流リピータに共有され得ることに留意されたい。第１の電流リピータ１１０は、よって、フィードバック電流を生成するための電気回路を有し得るが、単にそれは列１００における第１のリピータなので、この電気回路を使用しない。同様に、最終の電流リピータ１１０は、フォワーディングされる基準電流を生成することが可能であり得るが、それは列１００における最終のリピータであるため、それを行わない。
【００２０】
[0023]  第２の電流リピータ１２０と類似して、最後から１つ手前の電流リピータ１３０もまた、列１００における前の（Ｎ−２）番目の電流リピータ（示されていない）からの（Ｎ−２）番目のフォワーディングされる基準電流ＩＦＯＲ（Ｎ−２）を、（Ｎ−１）番目のＩＰブロック１３５によって受け取られる（Ｎ−１）番目のローカル基準電流ＩＬＯＣ（Ｎ−１）へと複製または繰り返す。同様に、最後から１つ手前の電流リピータ１３０は、基準電流ＩＦＯＲ（Ｎ−２）を後続の（Ｎ−２）番目の電流リピータへドライブされる（Ｎ−２）番目のローカルフィードバック電流ＩＦＥＥＤＢＫ（Ｎ−２）へと複製する。
【００２１】
[0024]  後続の電流リピータへのローカルのフォワーディングされる基準電流を生成する列１００におけるすべての電流リピータは、後続の電流リピータへフォワーディングされる基準電流と後続の電流リピータからのフィードバック電流との間の差を表すエラー信号に応答して、フォワーディングされる基準電流を生成する。したがって、最後から１つ手前の（Ｎ−１）番目の電流リピータ１３０は、このようにして、最後の電流リピータ１４０へドライブされる（Ｎ−１）番目のフォワーディングされる基準電流ＩＦＯＲ（Ｎ−１）を形成する。
【００２２】
[0025]  最後の電流リピータ１４０はエラー信号生成を実行する必要はないが、各電流リピータが汎用ストラクチャを共有する場合は、それを行う手段を有し得る。そのような汎用ストラクチャを有することは、都合が良く、且つ設計複雑性を軽減するので、以下の説明は、特殊化された（specialized）第１のおよび最後の電流リピータがまた代替の実施形態で実現されることも可能であるという点で普遍性を失うことなく、汎用の電流リピータの実施形態を対象とすることになる。最後の電流リピータ１４０は、フォワーディングされる基準電流ＩＦＯＲ（Ｎ−１）をＮ番目のＩＰブロック１４５のためのｎ番目のローカル電流ＩＬＯＣＮへと繰り返すことのみ必要とする。同様に、最後の電流リピータ１４０は、フォワーディングされる基準電流ＩＦＯＲ（Ｎ−１）を、（Ｎ−１）番目の電流リピータ１３０へとフィードバックされる（Ｎ−１）番目のフィードバック電流ＩＦＥＥＤＢＫ（Ｎ−１）へと複製または繰り返す。
【００２３】
[0026]  ２つの連続した電流リピータのための汎用のリピータストラクチャが、図２により詳細に示される。ｊ番目の電流リピータ２００は、一列のそのようなリピータにおけるｊ番目の連続したリピータであり、ｊは１よりも大きい整数である。ｊは１よりも大きいので、ｊ番目の電流リピータ２００は、（ｊ−１）番目のフィードバック電流を、ｊ番目の電流リピータ２００を含むその列における（ｊ−１）番目の電流リピータであることになる前の電流リピータ（示されていない）にフィードバックし返す。ｊ番目の電流リピータ２００が一列のそのような汎用の電流リピータにおける第１の電流リピータであれば、このフィードバック電流は、代わりに何らかの方法でディセーブルされるか接地にシャントされるであろう。（ｊ−１）番目の電流リピータは、（ｊ−１）番目のフォワーディングされる基準電流ＩＦＯＲ（ｊ−１）をｊ番目の電流リピータ２００へドライブする。同様に、ｊ番目の電流リピータ２００は、ｊ番目のフォワーディングされる基準電流ＩＦＯＲｊをその列における後続の（ｊ＋１）番目の電流リピータ２０５にフォワーディングする。同様に、（ｊ＋１）番目の電流リピータ２０５は、（ｊ＋１）番目の基準電流ＩＦＯＲ（ｊ＋１）を、その列におけるそれの後続の電流リピータ（示されていない）にフォワーディングする。もし（ｊ＋１）番目の電流リピータが代わりにその列における最終の電流リピータであれば、基準電流ＩＦＯＲ（ｊ＋１）は、代わりにディセーブルされるか接地にシャントされるであろう。
【００２４】
[0027]  フォワーディングされる基準電流ＩＦＯＲ（ｊ−１）を複製するために、ｊ番目の電流リピータ２００は、バイアス回路２１０においてフォワーディングされる基準電流ＩＦＯＲ（ｊ−１）を受け取る。バイアス回路２１０は、フォワーディングされる基準電流ＩＦＯＲ（ｊ−１）をローカルフィードバック電流ＩＦＥＥＤＢＫ（ｊ−１）へと複製する電流ソース２１５を制御するための、バイアス電圧Ｖ１のようなバイアス信号を生成する。そのような電流の複製または繰り返しは、リピータの技術において周知であるので、バイアス回路２１０内の回路の詳細は、ここではさらに説明されることはない。電流ソース２１５は、例えば、電力供給電圧ＶＤＤを提供する電力供給ノード２２０によって電力供給されるＰＭＯＳトランジスタ（示されていない）のようなトランジスタを備え得る。バイアス電圧Ｖ１はまた、電流ソース２２５および電流ソース２３０のような他の電流ソースも制御する。電流ソース２２５および２３０は、電流ソース２１５にマッチされ得る。電流ソース２２５は、フォワーディングされる基準電流ＩＦＯＲ（ｊ−１）を、ｊ番目のＩＰブロック２３５をドライブするｊ番目のローカル基準電流ＩＬＯＣｊへと複製する。別の電流ソース２４０は、エラー信号生成器２４５における差動増幅器２４２からのエラー信号２４１に応答して、ローカルのフォワーディングされる基準電流ＩＦＯＲｊを生成する。電流ソース２１５と類似して、電流ソース２３０および２２５はまた、バイアス電圧Ｖ１によって制御されるそれらのゲートを有し、電力供給電圧ＶＤＤを提供する電力供給ノード２２０によって電力供給されるＰＭＯＳトランジスタのようなトランジスタを各々備え得る。
【００２５】
[0028]  エラー信号生成器２４５は、ＮＭＯＳトランジスタ２０２および２０３のような差動トランジスタのペアを含む。電流ソース２３０は、フォワーディングされる基準電流ＩＦＯＲ（ｊ−１）を、ＮＭＯＳトランジスタ２０２を通してドライブされる内部のｊ番目の基準電流ＩＲＥＦｊへと複製し、それのゲートにおいて基準電圧ＶＲＥＦｊを生成する。対照的に、後続の電流リピータ２０５からのｊ番目のフィードバック電流ＩＦＥＥＤＢＫｊは、ＮＭＯＳトランジスタ２０３を通してドライブし、それのゲートにおいてフィードバック電圧ＶＦＢＫｊを生成する。理想的には、差動増幅器２４２は、フィードバック電圧ＶＦＢＫｊを基準電圧ＶＲＥＦｊと等しく保つように機能する。ＮＭＯＳトランジスタ２０２および２０３のソースは、各トランジスタが同じゲートソース間電圧を有することになるように接地につながれ、フィードバック電流ＩＦＥＥＤＢＣＫｊが内部基準電流ＩＲＥＦｊと等しくなることを確実にする。今度は、そのような等しさによって、ローカルのフォワーディングされる基準電流ＩＦＯＲｊがフォワーディングされる基準電流ＩＦＯＲ（ｊ−１）と等しくなり、それはもちろん望ましいことである。しかしここでさらに説明されることになるように、差動増幅器２４２におけるオフセット電圧は、ローカルのフォワーディングされる基準電流ＩＦＯＲｊがフォワーディングされる基準電流ＩＦＯＲ（ｊ−１）と全く等しくはないという具合に、この理想的な挙動を可能にしない。
【００２６】
[0029]  エラー信号生成器２４５は、ＮＭＯＳトランジスタ２０４および２０６のようなカスコードトランジスタのペアを含み得る。カスコードトランジスタ２０４は、トランジスタ２０２のドレインに結合されたそれのソースと、電流ソース２３０によってドライブされるそれのドレインとを有する。同様に、カスコードトランジスタ２０６は、トランジスタ２０３のドレインに結合されたそれのソースと、ＩＦＥＥＤＢＫｊによってドライブされるそれのドレインとを有する。バイアス回路２１０は、第２のバイアス電圧Ｖ２でカスコードトランジスタ２０４および２０６のゲートをドライブする。
【００２７】
[0030]  電流リピータ２００および２０５に関する汎用構造が原因で、（ｊ＋１）番目の電流リピータ２０５は、ｊ番目の電流リピータ２００に関して説明されたのと同じ要素を有する。例えば、電流リピータ２０５は、電流ソース２１５、２２５、２３０、および２４０、エラー信号生成器２４２等を含む。電流リピータ２００および２０５のような電流リピータによってイネーブルされるローカライズされたフィードバックは、非常に有益であるが、差動増幅器２４２は、それの入力電圧に関して、本質的に何らかの有限電圧オフセットを有することになることに留意されたい。例えば、電流リピータ２００中の差動増幅器２４２は、フィードバック電圧ＶＦＢＫｊが基準電圧ＶＲＥＦｊに等しい場合、釣り合っているはずである。一般に、増幅器２４２のような差動増幅器は、入力電圧のうちの１つが他のものよりも若干高い場合、それがそれの出力電圧をどの入力電圧がより高いものであるかに依存して高いか低いかのどちらかにスイングすることになるように、高い利得を有する。しかし内部オフセット電圧が原因で、差動増幅器２４２は、入力電圧が等しいにも関わらず電力供給電圧ＶＤＤまたは接地へ、エラー信号２４１をバイアスすることになる。任意の実際の環境の増幅器からの有限利得と組み合わされたこのオフセット電圧エラーは、フォワーディングされる基準電流ＩＦＯＲｊがローカライズされたフィードバックの使用にも関わらずフィードバック電圧ＩＦＥＥＤＢＫｊと等しくならないことを意味する。その結果、エラーが一列のそのような電流リピータを通して伝播される可能性があり、連続的に望ましくないレベルまで大きくなる。
【００２８】
[0031]  差動増幅器２４２におけるオフセット電圧および有限利得に対抗するために、トランジスタ２０２および２０３の差動ペアならびにそれらの対応するカスコードトランジスタ２０４および２０６は、図３に示されるように構成され得る。各トランジスタは、並列配列のＭ個のマッチされたトランジスタを備える。例えば、トランジスタ２０２は、第１のトランジスタ２０２１からＭ番目のトランジスタ２０２ＭまでのＭ個のトランジスタを備える。それらのソースは、すべて接地に並列に結合する。同様にカスコードトランジスタ２０４は、第１のカスコードトランジスタ２０４１からＭ番目のカスコードトランジスタ２０４ＭまでのＭ個のトランジスタを備える。各カスコードトランジスタ２０４は、基準電流ＩＲＥＦを共有するように電流ソース２３０（図３には示されていない）に並列に結合するそれのドレインを有する。カスコードトランジスタ２０４のソースは、対応するトランジスタ２０２のドレインに結合する。例えば、カスコードトランジスタ２０４１のソースは、トランジスタ２０２１のドレインに結合する、等である。トランジスタ２０２のゲートは、すべてカスコードトランジスタ２０４のドレインに結合する。この並列配列を前提とすると、基準電流ＩＲＥＦは、トランジスタ２０２（ならびにそれらの対応するカスコードトランジスタ２０４）を通して等しく分割される。
【００２９】
[0032]  カスコードトランジスタ２０６はまた、第１のトランジスタ２０６１からＭ番目のトランジスタ２０６Ｍまでの並列配列のＭ個のトランジスタを備える。カスコードトランジスタ２０６に関するドレインは、並行してフィードバック電流ＩＦＥＥＤＢＫを受け取るためにすべてまとめて結合され、および第２のバイアス電圧Ｖ２によってドライブされるそれらのゲートを有する。トランジスタ２０３は同様に、第１のトランジスタ２０３１からＭ番目のトランジスタ２０３Ｍまでの並列配列のＭ個のトランジスタを備える。トランジスタ２０３のソースは、すべてまとめて接地に結合する。しかし、トランジスタ２０３に関するゲートは、同様に結合されない。代わりに、トランジスタ２０３のサブセットは、カスコードトランジスタ２０６のドレインに結合されたそれらのゲートを有する。対照的に、トランジスタ２０３の大多数は、カスコードトランジスタ２０４のドレインに結合されたそれらのゲートを有し、よって基準電圧ＶＲＥＦによってドライブされる。１つの実施形態では、トランジスタ２０３１から（Ｍ−１）番目のトランジスタ２０３Ｍ−１はすべて、カスコードトランジスタ２０４のドレインに結合されたそれらのゲートを有し得る。例えば、Ｍが６４に等しい場合、そのような実施形態は、フィードバック電圧ＶＦＢＫを発生させるそれのゲートを有する１つのトランジスタ２０４Ｍのみを有することになる。残りの６３個のトランジスタ２０３は、代わりに基準電圧ＶＲＥＦによってドライブされるそれらのゲートを有することになる。
【００３０】
[0033]  オフセット電圧からのエラーはトランジスタ２０３に関するサブセット対大多数の比によって低減されるので、結果として生じるフィードバック制御は、非常に有益である。その際、図２の電流リピータ２００および２０５の一方における差動増幅器２４２における電圧オフセットからの未知の誤差項は、変数Ｘによって表されると仮定する。図２に示されるようにトランジスタ２０２および２０３の差動ペアのバランスが保たれる（すべてのトランジスタ２０３がフィードバック電圧ＶＦＢＫにつながれるそれらのゲートを有する）場合、するとエラーＸは、ローカルのフォワーディングされる基準電流ＩＦＯＲとフィードバック電流ＩＦＥＥＤＢＫとの間の、結果として生じる差で完全に表される。対照的に、誤差項は、Ｍが６４に等しい図３に示された実施形態においては、ちょうどＸ／６４であるだろう。誤差項はよって、ほぼ２桁分低減される。
【００３１】
[0034]  この低減は、基準電流ＩＲＥＦが残りのトランジスタ２０３１から２０３Ｍ−１を制御する一方で、差動増幅器を通したフィードバックがトランジスタ２０３Ｍのみを制御することに起因する。トランジスタ２０２１から２０２Ｍは、すべて同じゲートソース間フィードバック電圧、すなわち基準電圧ＶＲＥＦを有することに留意されたい。これらのトランジスタはよって、各々が基準電流ＩＲＥＦの１／Ｍを伝導することになる。同様に、トランジスタ２０３１から２０３Ｍ−１もまた、基準電圧ＶＲＥＦに等しいこの同じゲートソース間電圧を有する。これらのトランジスタは、トランジスタ２０２１から２０２Ｍにマッチされるので、トランジスタ２０３１から２０３Ｍ−１は、各々基準電流ＩＲＥＦの１／Ｍに等しい電流を伝導することになる。それは、トランジスタ２０３Ｍへと流れ込むフィードバック電流ＩＦＥＥＤＢＫの残りの部分が、フィードバック電流ＩＦＥＥＤＢＫ−（（Ｍ−１／Ｍ）＊ＩＲＥＦ）であることを意味する。基準電流ＩＲＥＦとフィードバック電流ＩＦＥＥＤＢＫとが（理想的なケースで）互いに等しいと考えれば、トランジスタ２０３Ｍを通って流れる電流は、おおよそ基準電流ＩＲＥＦの１／Ｍに等しい。フィードバック電流ＩＦＥＥＤＢＫの大部分はこのように、トランジスタ２０３１から２０３Ｍ−１を通って流れ、したがって、フィードバック制御下にない。これは、差動増幅器２４２からのフィードバックに応答するトランジスタ２０３Ｍを通して流れるフィードバック電流ＩＦＥＥＤＢＫのおおよそ１／Ｍ部分に過ぎない。差動増幅器からのオフセット電圧エラーはよって、フィードバック電流ＩＦＥＥＤＢＫの比較的少ない量だけに影響する。
【００３２】
[0035]  再び図２を参照すると、電流ソース２４０は、バイアス電圧Ｖ１によって制御されるそれのゲートを有するＰＭＯＳトランジスタのようなトランジスタを備え得る。このトランジスタは、電流ソース２２５、２３０、および２１５における対応するトランジスタにマッチされる。トランジスタ間の避けられないミスマッチは、フォワーディングされる電流ＩＦＯＲｊがローカル電流ＩＬＯＣｊのような他の繰り返された電流と全く等しくはないことを意味する。このエラーを適応させるために、電流ソース２４０はまた、エラー信号２４１によって制御されるそれのゲートを有するＰＭＯＳトランジスタのような追加的なトランジスタを備え得る。この追加的なトランジスタは次いで、基準電圧ＶＲＥＦをフィードバック電圧ＶＦＢＫｊに比較する際に差動増幅器２４２によって決定される、必要である追加的な量の電流がどれだけでも、それでフォワーディングされる電流ＩＦＯＲｊを「調整（「tune」）」することができる。その際、フォワーディングされる電流ＩＦＯＲｊのこの調節された部分は、上述したようなすべてのトランジスタ２０３がフィードバック電圧を発生させる一因となった場合に、結果としてもたらされたであろうエラーの、１／Ｍのみの影響を受ける。
【００３３】
[0036]  各差動増幅器２４２からの誤差項はこのように効率的に除去されるので、差動増幅器のための設計要件は、より高価でない（より少ないトランジスタを有しおよびより小さいダイエリアを要求する）差動増幅器２４２が使用され得るように、結果的に緩められ得る。この結果、その達成は比較的簡潔な且つそれによってより高価でない回路を使用し得るにも関わらず、上で説明された従来技法よりも格段により正確に、電流の繰り返しが達成される。
【００３４】
[0037]  １つの実施形態では、トランジスタ２０２、２０３、２０４、および２０６は、フォワーディングされる基準電流ＩＦＯＲと受け取られたフィードバック電流ＩＦＥＥＤＢＫとの間の差に対する差動増幅器２４２におけるオフセット電圧の影響を低減するように、基準電圧ＶＲＥＦおよびフィードバック電圧ＶＦＢＫを生成するための手段を備えると考えられ得る。動作の例示的な方法がこれから説明される。
【００３５】
[0038]  図４は、本開示の実施形態による、一列の電流リピータにおける１つの電流リピータに関する電流の繰り返しの例示的な方法に関するフローチャートである。第１のステップ４００は、各第１のトランジスタを通して内部基準電流の一部をドライブするように、並列に結合された複数の第１のトランジスタを通して内部基準電流をドライブすることを備える。トランジスタ２０２を通してドライブする内部基準電流ＩＲＥＦは、そのようなステップの例である。この方法はまた、各第２のトランジスタを通してフィードバック基準電流の一部をドライブするように、並列に結合された複数の第２のトランジスタを通してフィードバック基準電流をドライブするステップ４０５を含む。トランジスタ２０３によって共有されているフィードバック基準電流ＩＦＥＥＤＢＫは、そのようなステップの例である。
【００３６】
[0039]  この方法はまた、各第１のトランジスタのゲートにおよび第２のトランジスタの大多数のゲートに生じる基準電圧と、第２のトランジスタの残りの少数のゲートに生じるフィードバック電圧との間の差に応答してエラー信号を生成するステップ４１０を含む。エラー信号２４１を生成する差動増幅器２４２は、そのようなステップの例である。加えて、この方法は、エラー信号に応答してフォワーディングされる基準電流を生成するアクト（act）４１５を含む。フォワーディングされる基準電流ＩＦＯＲを生成する電流ソース２４０は、そのようなアクトの例である。最後に、この方法は、電流ソース２４０によっても実行されるような、フォワーディングされる基準電流をその列における後続の電流リピータへドライブするアクト４２０を含む。
【００３７】
[0040]  これより当業者が認識することとなるように、そして間近の特定の用途に応じて、多くの修正、置換え、バリエーションが、本開示の精神および範囲から逸脱することなく、本開示のデバイスの使用の方法、構成、装置、素材に対して、およびそれらにおいて、成されることができる。この点から、ここに例示および説明された特定の実施形態の範囲は本開示の範囲の単なるいくつかの例であるので、本開示の範囲はそれらに限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的な同等物の範囲に完全に見合うべきである。
【図１】
2017519272.tif 000003
【図２】
2017519272.tif 000004
【図３】
2017519272.tif 000005
【図４】
2017519272.tif 000006
【手続補正書】
【提出日】平成28年12月15日(2016.12.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流リピータであって、
複数の第１のカスコードトランジスタ、各第１のカスコードトランジスタは、基準電圧を供給するおよび内部基準電流を搬送する内部基準電流ノードに結合された第１の端子を有し、且つバイアス電圧ソースに結合されたゲートを有する、と、
前記複数の第１のカスコードトランジスタと１対１で対応する複数の第１のトランジスタ、各第１の複数のトランジスタは、前記対応する第１のカスコードトランジスタの第２の端子に結合された端子を有し、且つ前記内部基準電流ノードに結合されたゲートを有する、と、
複数の第２のカスコードトランジスタ、各第２のトランジスタは、次に続く電流リピータからのフィードバック基準電流を搬送するフィードバック基準電流ノードに結合された第１の端子を有し、且つ前記バイアス電圧ソースに結合されたゲートを有する、と、
前記複数の第２のカスコードトランジスタと１対１で対応する複数の第２のトランジスタ、各第２のトランジスタは、前記対応する第２のカスコードトランジスタの第２の端子に結合された端子を有し、前記複数の第２のトランジスタは、前記第２のトランジスタの大多数のセットと、前記第２のトランジスタの残りのセットとに分割され、ここにおいて、前記大多数のセットは前記の残りのセットよりも大きく、前記基準電流ノードは、前記大多数のセット中の各第２のトランジスタのゲートに結合され、前記残りのセット中の各第２のトランジスタのゲートは、フィードバック電圧を生成するように構成される、と、
エラー信号を生成するために、前記基準電圧を前記フィードバック電圧と比較するように構成されるエラー増幅器と、
前記エラー信号に応答してフォワーディングされる基準電流を前記次に続く電流リピータへドライブするように構成される第１の電流ソースと
を備える、電流リピータ。
【請求項２】
前の電流リピータから受け取られた基準電流に応答して、第１のバイアス電圧を生成するように構成されるバイアス回路と、
前記第１のバイアス電圧に応答して、ローカル基準電流を、前記ローカル基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第２の電流ソースと
をさらに備える、請求項１に記載の電流リピータ。
【請求項３】
前記第１のバイアス電圧に応答して、前記内部基準電流を、前記内部基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第３の電流ソースをさらに備える、
請求項２に記載の電流リピータ。
【請求項４】
各第１のカスコードトランジスタは、前記第３の電流ソースに結合される、
請求項３に記載の電流リピータ。
【請求項５】
前記バイアス回路は、前記受け取られた基準電流に応答して第２のバイアス電圧を生成するようにさらに構成され、前記第１のカスコードトランジスタの前記ゲートおよび前記第２のカスコードトランジスタの前記ゲートは、すべて前記第２のバイアス電圧に結合される、
請求項２に記載の電流リピータ。
【請求項６】
前記第１のバイアス電圧に応答して、ローカルフィードバック基準電流を、前記前の電流リピータへドライブするように構成される第４の電流ソースをさらに備え、ここにおいて、前記ローカルフィードバック基準電流は、前記受け取られた基準電流の複製物である、請求項３に記載の電流リピータ。
【請求項７】
前記第１の電流ソースは、ＰＭＯＳトランジスタを備える、請求項１に記載の電流リピータ。
【請求項８】
前記ローカル基準電流を受け取るように構成されるローカル回路をさらに備え、ここにおいて、前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、請求項２に記載の電流リピータ。
【請求項９】
一列の電流リピータにおける電流リピータのための方法であって、
内部基準電流を、各第１のトランジスタを通して前記内部基準電流の一部をドライブするように、複数の第１のトランジスタへドライブすることと、
前記列における後続の電流リピータからのフィードバック基準電流を、各第２のトランジスタを通して前記フィードバック基準電流の一部をドライブするように、複数の第２のトランジスタへドライブすること、ここにおいて、前記複数の第２のトランジスタは、第２のトランジスタの大多数のセットと、第２のトランジスタの残りのセットとを備え、前記大多数のセットは前記残りのセットよりも大きい、と、
各第１のトランジスタの前記ゲートに、および前記大多数のセット中の各第２のトランジスタの前記ゲートに生じる基準電圧と、前記残りのセット中の各第２のトランジスタの前記ゲートに生じるフィードバック電圧との間の差に応答して、エラー信号を生成することと、
前記エラー信号に応答してフォワーディングされる基準電流を生成することと、
前記フォワーディングされる基準電流を前記列における後続の電流リピータへドライブすることと
を備える、方法。
【請求項１０】
前記列における前の電流リピータからローカルのフォワーディングされる基準電流を受け取ることと、
前記内部基準電流を形成するために、前記受け取られたローカルのフォワーディングされる基準電流を複製することと
をさらに備える、請求項９に記載の方法。
【請求項１１】
前記エラー信号を生成することは、差動増幅器において前記差を増幅することを備える、
請求項９に記載の方法。
【請求項１２】
ローカル基準電流を形成するために前記ローカルのフォワーディングされる基準電流を複製することと、
前記ローカル基準電流を、前記ローカル基準電流を受け取るように構成されたローカル回路へドライブすることと
をさらに備える、請求項１０に記載の方法。
【請求項１３】
前記内部基準電流を前記複数の第１のトランジスタへドライブすることは、各第１のカスコードトランジスタを通して前記内部基準電流の一部をドライブするように、前記内部基準電流を複数の第１のカスコードトランジスタへドライブすることをさらに備える、
請求項９に記載の方法。
【請求項１４】
前記フィードバック基準電流を前記複数の第２のトランジスタへドライブすることは、各第２のカスコードトランジスタを通して前記フィードバック基準電流の一部をドライブするように、前記フィードバック基準電流を複数の第２のカスコードトランジスタへドライブすることをさらに備える、
請求項１３に記載の方法。
【請求項１５】
一列の電流リピータにおける電流リピータであって、
エラー信号に応答して、前記列における後続の電流リピータのためのフォワーディングされる基準電流を生成するように構成される第１の電流ソースと、
前記エラー信号を生成するために、基準電圧とフィードバック電圧との間の差を増幅するように構成される差動増幅器、前記差動増幅器は、オフセット電圧を有する、と、
前記フォワーディングされる基準電流と前記列における前の電流リピータから受け取られた基準電流との間の差に対する前記オフセット電圧の影響を低減するように、前記基準電圧および前記フィードバック電圧を生成するための手段と
を備える、電流リピータ。
【請求項１６】
前記受け取られた基準電流をローカル基準電流へと複製するように構成される第２の電流ソースと、
前記ローカル基準電流を受け取るように構成されるローカル回路と
をさらに備える、請求項１５に記載の電流リピータ。
【請求項１７】
前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、
請求項１６に記載の電流リピータ。
【請求項１８】
前記受け取られた基準電流をローカルフィードバック電流へと複製し、前記ローカルフィードバック電流を前記列における前記前の電流リピータへドライブするように構成される第３の電流ソースをさらに備える、
請求項１６に記載の電流リピータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
[0040]  これより当業者が認識することとなるように、そして間近の特定の用途に応じて、多くの修正、置換え、バリエーションが、本開示の範囲から逸脱することなく、本開示のデバイスの使用の方法、構成、装置、素材に対して、およびそれらにおいて、成されることができる。この点から、ここに例示および説明された特定の実施形態の範囲は本開示の範囲の単なるいくつかの例であるので、本開示の範囲はそれらに限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的な同等物の範囲に完全に見合うべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]  一列の電流リピータにおける電流リピータであって、
複数の第１のトランジスタの前記ゲートにおいて基準電圧を生成するように、内部基準電流を共有するために並列に結合された前記第１のトランジスタと、
前記列における次に続く電流リピータからのフィードバック基準電流を共有するために並列に結合された複数の第２のトランジスタ、ここにおいて、前記基準電圧は、前記第１のトランジスタの前記ゲートおよび前記第２のトランジスタの大多数に関する前記ゲートに結合され、前記第２のトランジスタの残りのものの前記ゲートは、フィードバック電圧を生成するように構成される、と、
エラー信号を生成するために、前記基準電圧を前記フィードバック電圧と比較するように構成されるエラー増幅器と、
前記エラー信号に応答してフォワーディングされる基準電流を前記次に続く電流リピータへドライブするように構成される第１の電流ソースと
を備える、電流リピータ。
[Ｃ２]  前記列における前の電流リピータから受け取られた基準電流に応答して、第１のバイアス電圧を生成するように構成されるバイアス回路と、
前記第１のバイアス電圧に応答して、ローカル基準電流を、前記ローカル基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第２の電流ソースと
をさらに備える、Ｃ１に記載の電流リピータ。
[Ｃ３]  前記第１のバイアス電圧に応答して、前記内部基準電流を、前記内部基準電流が前記受け取られた基準電流の複製物であるように、生成するように構成される第３の電流ソースをさらに備える、
Ｃ２に記載の電流リピータ。
[Ｃ４]  前記複数の第１のトランジスタに対応する複数の第１のカスコードトランジスタをさらに備え、各第１のカスコードトランジスタは、前記対応する第１のトランジスタと直列に存在し、且つ前記第３の電流ソースに結合される、
Ｃ３に記載の電流リピータ。
[Ｃ５]  前記複数の第２のトランジスタに対応する複数の第２のカスコードトランジスタをさらに備え、各第２のカスコードトランジスタは、前記対応する第２のトランジスタと直列に存在し、且つ前記フィードバック基準電流を搬送するノードに結合される、
Ｃ４に記載の電流リピータ。
[Ｃ６]  前記バイアス回路は、前記受け取られた基準電流に応答して第２のバイアス電圧を生成するようにさらに構成され、前記第１のカスコードトランジスタの前記ゲートおよび前記第２のカスコードトランジスタの前記ゲートは、すべて前記第２のバイアス電圧に結合される、
Ｃ５に記載の電流リピータ。
[Ｃ７]  前記第１のトランジスタの前記ゲートは、前記第１のカスコードトランジスタに関する前記ドレインに結合され、前記第２のトランジスタの前記残りのものの前記ゲートは、前記第２のカスコードトランジスタの前記ドレインに結合される、
Ｃ６に記載の電流リピータ。
[Ｃ８]  前記第１のバイアス電圧に応答して、ローカルフィードバック基準電流を、前記列における前記前の電流リピータへドライブするように構成される第４の電流ソースをさらに備え、ここにおいて、前記ローカルフィードバック基準電流は、前記受け取られた基準電流の複製物である、Ｃ３に記載の電流リピータ。
[Ｃ９]  前記第１の電流ソースは、ＰＭＯＳトランジスタを備える、Ｃ１に記載の電流リピータ。
[Ｃ１０]  前記ローカル基準電流を受け取るように構成されるローカル回路をさらに備え、ここにおいて、前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、Ｃ２に記載の電流リピータ。
[Ｃ１１]  一列の電流リピータにおける電流リピータのための方法であって、
内部基準電流を、各第１のトランジスタを通して前記内部基準電流の一部をドライブするように、並列に結合された複数の第１のトランジスタへドライブすることと、
前記列における後続の電流リピータからのフィードバック基準電流を、各第２のトランジスタを通して前記フィードバック基準電流の一部をドライブするように、並列に結合された複数の第２のトランジスタへドライブすることと、
各第１のトランジスタの前記ゲートに、および前記第２のトランジスタの大多数の前記ゲートに生じる基準電圧と、前記第２のトランジスタのうちの残りの少数の前記ゲートに生じるフィードバック電圧との間の差に応答して、エラー信号を生成することと、
前記エラー信号に応答してフォワーディングされる基準電流を生成することと、
前記フォワーディングされる基準電流を前記列における後続の電流リピータへドライブすることと
を備える、方法。
[Ｃ１２]  前記列における前の電流リピータからローカルのフォワーディングされる基準電流を受け取ることと、
前記内部基準電流を形成するために、前記受け取られたローカルのフォワーディングされる基準電流を複製することと
をさらに備える、Ｃ１１に記載の方法。
[Ｃ１３]  前記エラー信号を生成することは、差動増幅器において前記差を増幅することを備える、
Ｃ１１に記載の方法。
[Ｃ１４]  ローカル基準電流を形成するために前記ローカルのフォワーディングされる基準電流を複製することと、
前記ローカル基準電流を、前記ローカル基準電流を受け取るように構成されたローカル回路へドライブすることと
をさらに備える、Ｃ１２に記載の方法。
[Ｃ１５]  前記内部基準電流を前記複数の第１のトランジスタへドライブすることは、各第１のカスコードトランジスタを通して前記内部基準電流の一部をドライブするように、前記内部基準電流を複数の第１のカスコードトランジスタへドライブすることをさらに備える、
Ｃ１１に記載の方法。
[Ｃ１６]  前記フィードバック基準電流を前記複数の第２のトランジスタへドライブすることは、各第２のカスコードトランジスタを通して前記フィードバック基準電流の一部をドライブするように、前記フィードバック基準電流を複数の第２のカスコードトランジスタへドライブすることをさらに備える、
Ｃ１５に記載の方法。
[Ｃ１７]  一列の電流リピータにおける電流リピータであって、
エラー信号に応答して、前記列における後続の電流リピータのためのフォワーディングされる基準電流を生成するように構成される第１の電流ソースと、
前記エラー信号を生成するために、基準電圧とフィードバック電圧との間の差を増幅するように構成される差動増幅器、前記差動増幅器は、オフセット電圧を有する、と、
前記フォワーディングされる基準電流と前記列における前の電流リピータから受け取られた基準電流との間の差に対する前記オフセット電圧の影響を低減するように、前記基準電圧および前記フィードバック電圧を生成するための手段と
を備える、電流リピータ。
[Ｃ１８]  前記受け取られた基準電流をローカル基準電流へと複製するように構成される第２の電流ソースと、
前記ローカル基準電流を受け取るように構成されるローカル回路と
をさらに備える、Ｃ１７に記載の電流リピータ。
[Ｃ１９]  前記ローカル回路は、ＳＥＲＤＥＳ、位相ロックループ（ＰＬＬ）、およびアナログデジタルコンバータ（ＡＤＣ）から成るグループから選択される、
Ｃ１８に記載の電流リピータ。
[Ｃ２０]  前記受け取られた基準電流をローカルフィードバック電流へと複製し、前記ローカルフィードバック電流を前記列における前記前の電流リピータへドライブするように構成される第３の電流ソースをさらに備える、
Ｃ１８に記載の電流リピータ。
【国際調査報告】
2017519272.tif 000007
2017519272.tif 000008