(57)【要約】  本開示の実施形態は、複数の異なるパッケージ構成に適応することが可能なダイを設計し組み立てる技術及び構成に関している。１つの実施形態においては、集積回路（ＩＣ）ダイは半導体基板を含んでいてもよい。ダイは、半導体基板の上に配置されている電気的絶縁材料と、電気的絶縁材料の中に配置され、電気的絶縁材料を介して電気信号をルーティングする複数の電気的ルーティング特徴と、電気的絶縁材料の表面に配置されている複数の金属特徴とを含んでいてもよい。いくつかの実施形態においては、複数の金属特徴は、複数の電気的ルーティング特徴と電気的に結合されていてもよい。さらに、複数の金属特徴は、入力／出力（Ｉ／Ｏ）密度を有し、入力／出力（Ｉ／Ｏ）密度は、ダイが複数の異なるパッケージ構成を使用して集積されることが可能であるように設計されていてもよい。他の実施形態は明細書において説明され、特許請求の範囲に記載される。
2017519372.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）ダイであって、
半導体基板と、
前記半導体基板に配置されている電気的絶縁材料と、
前記電気的絶縁材料の中に配置され、前記電気的絶縁材料を介して電気信号をルーティングする複数の電気的ルーティング特徴と、
前記複数の電気的ルーティング特徴と結合されている複数の金属特徴とを含み、
前記複数の金属特徴は入力／出力（Ｉ／Ｏ）密度を有し、該入力／出力（Ｉ／Ｏ）密度は、当該集積回路（ＩＣ）ダイが複数の異なるパッケージ構成に一体化されることが可能であるように設計されている、
集積回路（ＩＣ）ダイ。
【請求項２】
前記半導体基板と前記電気的絶縁材料との間に配置されているトランジスタ層をさらに含み、前記トランジスタ層は１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを形成し、前記複数の電気的ルーティング特徴はＨＩＰルーティング特徴であり、前記ＨＩＰルーティング特徴は、前記複数の金属特徴から前記電気的絶縁材料を介して前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックに電気信号をルーティングする、請求項１に記載の集積回路（ＩＣ）ダイ。
【請求項３】
前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックはそれぞれの論理回路を含む、請求項２に記載の集積回路（ＩＣ）ダイ。
【請求項４】
前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックは前記入力／出力（Ｉ／Ｏ）密度と整合するように設計されている、請求項２に記載の集積回路（ＩＣ）ダイ。
【請求項５】
前記入力／出力（Ｉ／Ｏ）密度は、前記複数の異なるパッケージ構成の各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件に少なくとも部分的に基づいている、請求項１乃至４のいずれか１項に記載の集積回路（ＩＣ）ダイ。
【請求項６】
前記集積回路（ＩＣ）ダイに配置されている複数の相互接続構造をさらに含み、前記複数の相互接続構造は前記複数の金属特徴と結合されており、前記複数の相互接続構造は当該集積回路（ＩＣ）ダイを前記複数の異なるパッケージ構成のうちの選択されたパッケージ構成に電気的に結合させるためである、請求項１乃至４のいずれか１項に記載の集積回路（ＩＣ）ダイ。
【請求項７】
前記複数の相互接続構造は１つ又は複数の再分配層（ＲＤＬ）と結合されており、前記再分配層（ＲＤＬ）は前記複数の相互接続構造を前記複数の金属特徴と電気的に結合する、請求項６に記載の集積回路（ＩＣ）ダイ。
【請求項８】
前記複数の相互接続構造は、支柱、バンプ又ははんだボールの１つ又は複数を含む、請求項６に記載の集積回路（ＩＣ）ダイ。
【請求項９】
前記複数の異なるパッケージ構成は１つ又は複数のダイレクトチップ取り付け（ＤＣＡ）回路基板構成を含む、請求項１乃至４のいずれか１項に記載の集積回路（ＩＣ）ダイ。
【請求項１０】
前記複数の異なるパッケージ構成のうちの個々のパッケージ構成の各々は、前記個々のパッケージ構成の関連する入力／出力（Ｉ／Ｏ）密度を有し、前記個々のパッケージ構成の前記関連する入力／出力（Ｉ／Ｏ）密度は変化する、請求項１乃至４のいずれか１項に記載の集積回路（ＩＣ）ダイ。
【請求項１１】
集積回路（ＩＣ）ダイを組み立てる方法であって、
半導体基板を提供するステップと、
前記半導体基板に電気的絶縁材料を堆積させるステップと、
前記電気的絶縁材料を介して電気信号をルーティングする複数の電気的ルーティング特徴を、前記電気的絶縁材料の中に形成するステップと、前記電気的ルーティング特徴と結合される複数の金属特徴を形成するステップとを含み、
前記複数の金属特徴は入力／出力（Ｉ／Ｏ）密度を有し、該入力／出力（Ｉ／Ｏ）密度は、当該集積回路（ＩＣ）ダイが複数の異なるパッケージ構成に一体化されることが可能であるように設計される、
集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１２】
前記電気的絶縁材料を堆積させるステップの前に、前記半導体基板にトランジスタの層を形成することにより１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックを形成するステップをさらに含み、前記複数の電気的ルーティング特徴は、前記複数の金属特徴から前記電気的絶縁材料を介して前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックに電気信号をルーティングする、請求項１１に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１３】
前記入力／出力（Ｉ／Ｏ）密度と整合するように前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックを設計するステップをさらに含む、請求項１２に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１４】
前記複数の異なるパッケージ構成のうちの各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件を算出するステップをさらに含み、前記入力／出力（Ｉ／Ｏ）密度は、前記複数の異なるパッケージ構成の各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件に少なくとも部分的に基づいている、請求項１２に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１５】
前記各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件を算出するステップは、前記複数の異なるパッケージ構成のうちの各パッケージ構成と関連する１つ又は複数の設計ルールに基づいている、請求項１４に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１６】
前記設計ルールは、バンプピッチ、線間隔又は層数の少なくとも１つ又は複数を含む、請求項１５に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１７】
前記集積回路（ＩＣ）ダイの表面に複数の相互接続構造を堆積させるステップをさらに含み、前記複数の相互接続構造は前記複数の金属特徴と結合されており、前記複数の相互接続構造は当該集積回路（ＩＣ）ダイを前記複数の異なるパッケージ構成のうちの選択されるパッケージ構成と電気的に結合する、請求項１１乃至１６のいずれか１項に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１８】
前記複数の相互接続構造を堆積させるステップは１つ又は複数の再分配層（ＲＤＬ）を堆積させるステップをさらに含み、前記１つ又は複数の再分配層（ＲＤＬ）は前記複数の相互接続構造と電気的に結合される、請求項１７に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項１９】
前記複数の異なるパッケージ構成は１つ又は複数のダイレクトチップ取り付け（ＤＣＡ）回路基板構成を含む、請求項１１乃至１６のいずれか１項に記載の集積回路（ＩＣ）ダイを組み立てる方法。
【請求項２０】
パッケージアセンブリであって、
パッケージ基板と、
集積回路（ＩＣ）ダイとを含み、該集積回路（ＩＣ）ダイは、
半導体基板と、
前記半導体基板に配置され、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックを形成するトランジスタ層と、
前記トランジスタ層に配置されている電気的絶縁材料と、
前記電気的絶縁材料の中に配置され、前記電気的絶縁材料を介して前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックへの電気信号及び前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックからの電気信号をルーティングする複数の電気的ルーティング特徴と、
前記複数の電気的ルーティング特徴と結合され、入力／出力（Ｉ／Ｏ）密度を有する複数の金属特徴であって、前記入力／出力（Ｉ／Ｏ）密度は、前記集積回路（ＩＣ）ダイが複数の異なるパッケージ構成に一体化されることが可能であるように設計され、前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックは前記入力／出力（Ｉ／Ｏ）密度と整合するように設計されている、複数の金属特徴と、
前記集積回路（ＩＣ）ダイの上に配置され、前期複数の金属特徴と結合されて、前記集積回路（ＩＣ）ダイを前記パッケージ基板と結合する複数の相互接続構造とを含む、
パッケージアセンブリ。
【請求項２１】
前記集積回路（ＩＣ）ダイはプロセッサである、請求項２０に記載のパッケージアセンブリ。
【請求項２２】
回路基板に接続されている、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーデック、電力増幅器、全地球的測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカー、又はカメラをさらに含み、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルディジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、ディジタルカメラ、ポータブルミュージックプレイヤー、又はディジタルビデオレコーダーの一部となっている、請求項２０に記載のパッケージアセンブリ。
【請求項２３】
複数の命令を含むコンピュータプログラムであって、前記複数の命令は、コンピューティングデバイスのプロセッサによって実行されると、前記コンピューティングデバイスが、
前記コンピューティングデバイスのユーザからの入力を受け付け、前記入力は、集積回路（ＩＣ）ダイのための複数の異なるパッケージ構成を示し、
前記複数の異なるパッケージ構成の各パッケージ構成と関連するそれぞれの設計ルールに少なくとも部分的に基づいて、前記複数の異なるパッケージ構成の各々について１つ又は複数の境界条件を算出し、
各パッケージアセンブリについて入力／出力（Ｉ／Ｏ）密度を決定するようにする、コンピュータプログラム。
【請求項２４】
前記設計ルールは、バンプピッチ、線間隔又は行数の１つ又は複数を含む、請求項２３に記載のコンピュータプログラム。
【請求項２５】
前記複数の命令は、前記コンピューティングデバイスのプロセッサによって実行されると、前記コンピューティングデバイスが、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）ブロックを定義するようにし、前記１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／Ｏブロックは前記入力／出力（Ｉ／Ｏ）密度と整合する、請求項２３に記載のコンピュータプログラム。
【請求項２６】
請求項２３乃至２５のいずれか１項に記載のコンピュータプログラムを格納しているコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的には、集積回路の分野に関するが、より具体的には、異なるパッケージ構成を有する１つのダイを集積するための技術及び構成に関する。
【背景技術】
【０００２】
多くの場合において、１つの集積回路（ＩＣ）ダイのデザインは複数の市場区分にまたがって使用されてもよい。これらの市場区分の各々は、当該市場区分と関連付けられた異なるコスト目標を有している。しかしながら、その技術の現在の状況の下では、ＩＣダイは単一のパッケージ又は単一の回路基板構成とともに使用するように制限される場合がある。ＩＣダイは単一のパッケージ構成又は単一の回路基板構成に限定される可能性があるので、複数の市場区分でそのようなダイを利用することに関連するコストは、パッケージ構成又は回路基板構成を利用するコストを必然的に伴い、この場合、ダイは、上記のパッケージ構成又は回路基板構成用にデザインされることとなる。結果として、低コストの市場区分の利幅を満たすことは困難となりうる。
【０００３】
本明細書に記載される背景技術の記載は、本開示の文脈を一般的に示す目的で提示される。本明細書で異なる記載がされない限り、この背景技術の項に記載される内容は、本願の特許請求の範囲の先行技術ではなく、また、この項に含まれていることにより先行技術であることを許容するものでもない。
【図面の簡単な説明】
【０００４】
添付の図面とともに以下の詳細な説明を参照することにより実施形態が容易に理解される。ここでの説明を容易にするため、同様の構成要素は似通った参照符号で指し示す。実施形態は、添付の図面の図への限定としてではなく、例として示されるものである。
【図１】本開示のさまざまな実施形態に従った例示的な集積回路（ＩＣ）アセンブリの概略的な側断面図である。
【図２】本開示のさまざまな実施形態に従ったＩＣダイの設計プロセスの一部の例示的なフローチャートである。
【図３】本開示のさまざまな実施形態に従ったさまざまな構成として実現された単一のダイを示す図である。
【図４】本開示のさまざまな実施形態に従ったダイ組み立てプロセスのフローチャートである。
【図５】本開示のさまざまな実施形態に従ったダイ組み立てプロセスの選択された複数の手順の側断面図である。
【図６】例示的なパッケージ構成に適合したダイの側断面図である。
【図７】本開示の１つの実施形態に従ったダイを使用する組み立てプロセスのフローチャートである。
【図８】いくつかの実施形態に従った二重表面仕上げを行ったパッケージ基板を含むコンピューティングデバイスを示す図である。
【０００５】
本開示の実施形態は、複数の異なるパッケージ構成に適合可能な集積回路ダイを組み立てる複数の技術及び構成を説明する。以下の記載では、本発明の内容を他の当業者に伝えるために、例示的な実装のさまざまな態様が、当業者が共通に使用する用語を用いて説明される。しかしながら、当業者であれば、本開示の実施形態が、説明された複数の態様の一部のみを用いて実装されうるということを理解することができるであろう。説明の目的のため、複数の固有の番号、材料、及び構成が、例示的な実装の完全な理解を促すように説明される。しかしながら、当業者であれば、本開示の複数の実施形態が、特定の細部を用いることなく実用化されうるということを理解するであろう。他の例では、よく知られた特徴は、例示的な実装を不明瞭にしないように省略され又は単純化される。
【０００６】
以下の詳細な説明では、その詳細な説明の一部をなす複数の図面が参照され、それらの図面においては、同様の数字は一貫して同様の構成要素を示し、詳細な説明は複数の例示的な実施形態を用いて示され、それらの例示的な実施形態に従って、本開示の主題が実装されうる。他の実施形態を利用することも可能であり、また、本開示の範囲内で構造的な変更又は論理的な変更がなされうるということが理解されるべきである。したがって、以下の詳細な説明は、限定的なものとして解釈されるべきではなく、実施形態の範囲は、添付の特許請求の範囲及びそれと均等な範囲によって定義される。
【０００７】
本開示においては、「Ａ及び／又はＢ」という表現は、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味し、「Ａ、Ｂ、及び／又はＣ」という表現は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ、及びＣ）を意味する。
【０００８】
詳細な説明においては、頂部／底部、中／外、及び上／下といった視点を表す記載を使用することができる。そのような説明は、議論を容易にするために使用されるにすぎず、ここで説明される実施形態の用途をいずれかの特定の方向に制限することを意図したものではない。
【０００９】
詳細な説明においては、「ある実施形態において」又は「複数の実施形態において」という表現を用いることができ、複数の実施形態は、各々が同一の又は異なる実施形態のうちの１つ又は複数を指してもよい。さらに、本開示に関連して使用される「含む」、「からなる」、「備える」、及び「有する」等の語は、類義語である。
【００１０】
「と結合される」という語は、その派生語とともに本実施形態において使用されてもよい。「結合される」は、以下の１つ又は複数を意味する。「結合される」は、２つ又はそれ以上の要素が、直接物理的に又は直接電気的に接触しているということを意味していてもよい。加えて、「結合された」は、２つ又はそれ以上の要素が互いに間接的に接触しているが、互いに協働し又は相互作用を及ぼしあうことを意味してもよく、また、１つ又は複数の他の要素が、互いに結合されると記載される複数の要素の間で結合され又は接続されることを意味していてもよい。
【００１１】
さまざまな実施形態において、「第２の特徴の上に形成される、堆積される、又は配置される第１の特徴」といった表現は、第１の特徴が、第２の特徴を覆って形成され、堆積され、又は配置されることを意味してもよく、また、第１の特徴の少なくとも一部が、第２の特徴の少なくとも一部と、（例えば、直接物理的に接触している又は電気的に接触しているといった）直接接続状態にあってもよく、（例えば、第１の特徴と第２の特徴との間に１つ又は複数の他の特徴を有しているといった）間接接触状態にあってもよいものとする。
【００１２】
本明細書において使用されるように、「モジュール」という語は、１つ又は複数のソフトウェアプログラム又はファームウェアプログラムを実行する特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ（ＡＳＩＣ））、電子回路、システムオンチップ（ＳｏＣ）、（共有プロセッサ、専用プロセッサ、プロセッサグループ等の）プロセッサ及び／又は（共有メモリ、専用メモリ、メモリグループ等の）メモリ、組合せ論理回路及び／又は他の適切な構成素子を指し、これらの要素の部分となり又はこれらの要素を含み、これらの構成要素は、以下で説明される機能を提供する。
【００１３】
図１は、例示的な集積回路（ＩＣ）アセンブリ１００の側断面図を図示している。いくつかの実施形態においては、図から理解できるように、ＩＣアセンブリ１００は、パッケージ基板１０４と電気的に及び／又は物理的に結合された（ＩＣダイ１０２等の）１つ又は複数のダイを含んでもよい。パッケージ基板１０４は、図から理解できるように回路基板１２２に電気的に結合されていてもよい。
【００１４】
ダイ１０２は、シリコン基板から複数のパッケージング技術に共通の最終層と整合する複数の層１１６を含んでいてもよく、最終層は、それらのパッケージング技術のうちの選択された１つにダイ１０２を適合させることを可能としてもよい。上記のことを達成するために、パッケージ基板１０４等の複数のパッケージング技術のうちの選択された１つにダイ１０２を適合させるように構成された１つ又は複数の分配層１１８が、複数の層１１６に接するように配置される。ダイ１０２は、図に示されているように、例えば、パッケージ基板１０４内で具現化されている又はワイヤーボンディング構成の中で構成されているフリップチップ構成及びその他の構成を含むさまざまな適切な構成に従ってパッケージ基板１０４に取り付けられてもよい。フリップチップ構成によれば、ダイ１０２は、バンプ、支柱、又はその他の適切な構造等のダイ相互接続構造１０６によりパッケージ基板１０４の１つの表面に取り付けられてもよく、上記のダイ相互接続構造１０６は、ダイ１０２とパッケージ基板１０４とを結合してもよい。
【００１５】
ダイ１０２は、いくつかの実施形態においては、半導体材料から作成された個別のチップを表していてもよく、プロセッサ、メモリ、又は特定用途向け集積回路（ＡＳＩＣ）を含み、又はこれらの一部であってもよい。いくつかの実施形態において、例えば、（図示されていない）成形材料又はアンダーフィル材料等の電気的絶縁材料は、ダイ１０２及び／又はダイ相互接続構造１０６の一部をカプセル化してもよい。ダイ相互接続構造１０６は、ダイ１０２とパッケージ基板１０４との間で電気信号をルーティングするように構成されてもよい。
【００１６】
パッケージ基板１０４は、ダイ１０２への電気信号又はダイ１０２からの電気信号をルーティングするように構成されている複数の電気的ルーティング特徴を含んでいてもよい。それらの電気的ルーティング特徴は、パッケージ基板１０４を介して電気信号をルーティングするための、パッケージ基板１０４の１つ又は複数の表面の上に配置された複数の配線、及び／又は、例えば、トレンチ、ビア、又はその他の相互接続構造等の内部ルーティング特徴を含んでもよい。例えば、いくつかの実施形態において、パッケージ基板１０４は、ダイ相互接続構造１０６を受けて、ダイ１０２とパッケージ基板１０４との間で電気信号をルーティングするように構成された（ダイ接着パッド１０８等の）電気的ルーティング特徴を含んでいてもよい。
【００１７】
いくつかの実施形態において、パッケージ基板１０４は、例えば、味の素ビルドアップフィルム（ＡＢＦ）基板等の集積層及び／又はコアを有するエポキシベースの積層基板であってもよい。パッケージ基板１０４は、他の実施形態において、例えば、ガラス、セラミック、又は半導体材料から形成された基板を含む他の適切なタイプの基板を含んでもよい。
【００１８】
回路基板１２２は、エポキシ積層体等の電気的絶縁材料からなるプリント回路基板（ＰＣＢ）であってもよい。例えば、回路基板１２２は、ポリテトラフルオロエチレン等の材料、難燃剤４（ＦＲ−４）、ＦＲ−１及びコットン紙等のフェノール性コットン紙材料、並びにＣＥＭ−１若しくはＣＥＭ−３等のエポキシ材料、又はエポキシ樹脂プリプレグ材料を使用して積層されたガラス織物材料等の材料を含む電気絶縁層を含んでもよい。例えば、ビア等の（図示されてない）構造は、電気絶縁層を貫いて形成されてもよく、回路基板１２２に至るまでダイ１０２の電気信号をルーティングしてもよい。他の実施形態においては、回路基板１２２は、他の適切な材料によって構成されてもよい。いくつかの実施形態において、回路基板１２２は、マザーボード（図８のマザーボード８０２）であってもよい。
【００１９】
例えば、はんだボール１１２等のパッケージレベルの相互接続構造は、パッケージ基板１０４の上の（ランド１１０等の）１つ又は複数のランド及び回路基板１２２の上の１つ又は複数のパッド１１４と結合されてもよく、対応する複数のはんだ接合部を形成し、対応する複数のはんだ接合部は、パッケージ基板１０４と回路基板１２２との間で電気信号をさらにルーティングするように構成されてもよい。パッケージ基板１０４を回路基板１２２に物理的に及び／又は電気的に結合する他の適切な技術は、他の実施形態で使用されてもよい。
【００２０】
図２は、本開示のさまざまな実施形態に従ったダイ設計プロセスの一部の例示的なフローチャートである。プロセス２００はブロック２０１で開始してもよく、ブロック２０１では、ＩＣダイを集積するための異なる複数のパッケージング技術が選択されてもよい。本明細書で使用されているように、パッケージング技術及びパッケージ構成は、文脈が明らかに異なるものを示す場合を除き、同義語として使用されてもよい。例示的なパッケージング技術に適合したダイが、図３のブロック３０２乃至３１０で示されるが、本開示の範囲は、本明細書で示されるパッケージング技術のみに限定されるべきではない。フリップチップパッケージング、ファンイン若しくはファンアウトウェハレベルパッケージング、ダイレクトチップ取り付けパッケージング、又は他の適切なパッケージング技術を含むいずれかのパッケージング技術が、本開示によって考慮される。
【００２１】
その後、プロセス２００はブロック２０３に進んでもよく、ブロック２０３では、選択されたパッケージング技術と関連する複数の設計ルールが収集されてもよい。いくつかの実施形態において、これらの設計ルールは、バンプピッチ、線／間隔、及び／又は層数を含んでもよい。ブロック２０５において、複数の設計ルールは、選択されたパッケージング技術のための複数の境界条件を算出するのに使用されてもよい。いくつかの実施形態において、これらの境界条件は、そのパッケージング技術が達成することができる入力/出力（Ｉ／Ｏ）密度を定義していてもよい。ブロック２０７において、複数のパッケージング技術の各々の境界条件の中にあるＩ／Ｏ密度を決定してもよい。いくつかの実施形態において、決定されるＩ／Ｏ密度はすべてのパッケージング技術に利用されるべき単一のＩ／Ｏ密度であってもよい。他の実施形態においては、あるＩ／Ｏ密度は、そのＩ／Ｏ密度の倍数が複数のパッケージング技術の各々のために利用されうるように選択されてもよい。例えば、ミリメーター［ｍｍ］ごとに１２．５Ｉ／ＯのＩ／Ｏ密度が、ｍｍごとに２５Ｉ／Ｏ、ｍｍごとに３７．５Ｉ／Ｏ等に適応させられてもよい。上記のより大きなＩ／Ｏ密度は、複数のハードインテレクチュアルプロパティ（ＨＩＰ）Ｉ／ＯブロックをＩＣダイの中に集積することによって達成することが可能である。ＨＩＰ  Ｉ／Ｏブロックは以下でさらに議論される。複数の境界条件及び結果として生じるＩ／Ｏ密度は選択されたパッケージング技術と関連する設計ルールに基づいているので、ＩＣダイは、パッケージング技術の複数の設計ルール又は製造可能性にいかなる変更も加えることなく、各パッケージング技術又は構成に適応させられることが可能である。
【００２２】
いったんＩ／Ｏ密度が決定されると、プロセス２００はブロック２０９に進んでもよく、ブロック２０９では、ＨＩＰ  Ｉ／Ｏブロックが、決定されたＩ／Ｏ密度と整合するように定義されてもよい。本明細書で使用されているように、ＨＩＰ  Ｉ／Ｏブロックは、ＩＣダイのトランジスタの層において実装されるアナログ回路、Ｉ／Ｏ回路、又は論理回路を指してもよい。ＨＩＰ  Ｉ／Ｏブロックは、また、産業界において、ハードＩＰコアと称されていてもよい。ＨＩＰ  Ｉ／Ｏブロックは、複数の論理回路を含んでいてもよく、そのような複数の論理回路は、ダイの上の論理的配置の設計に関する有効性が実証されており、そのダイの上の論理的配置を設計するのに使用されてもよい。ＨＩＰ  Ｉ／Ｏブロックは、ＨＩＰ  Ｉ／Ｏブロックのカタログ又はライブラリに格納されていてもよい。ブロック２１１において、複数のＨＩＰ分配層が、選択された複数のパッケージング技術に共通の最終層に合致するように設計されてもよい。複数のＨＩＰ分配層は、ダイを通ってＨＩＰ  Ｉ／Ｏブロックまで及びＨＩＰ  Ｉ／Ｏブロックからダイを通って信号をルーティングするように構成されてもよい。ブロック２１３において、複数の追加の分配層が設計されてもよく、複数の追加の分配層は、選択された複数のパッケージング技術に共通の最終層の上に配置されたときに、複数のパッケージング技術のうちの選択された１つのパッケージング技術を使用して集積されるようにダイを適応させる。結果として、選択された複数のパッケージング技術に共通の最終層と整合するダイは、選択された複数のパッケージング技術のための複数の追加の分配層のみを付加して、選択された複数のパッケージング技術の間で使用されてもよい。
【００２３】
いくつかの実施形態において、決定されたＩ／Ｏ密度と整合するように定義されたＨＩＰ  Ｉ／Ｏブロックは、同様に定義されたＩ／Ｏ密度を有する他の複数のＨＩＰ  Ｉ／Ｏブロックとともに複数の異なるＩＣダイ構成の中に集積されてもよい。このような方法で、決定されたＩ／Ｏ密度と整合するように定義された１つのＨＩＰ  Ｉ／Ｏブロックは、同様に定義されたＩ／Ｏ密度を有する他の複数のＨＩＰ  Ｉ／Ｏブロックと相互に交換可能であってもよい。例えば、ｍｍごとに２５Ｉ／ＯのＩ／Ｏ密度と整合するように規定されているＨＩＰ  Ｉ／Ｏブロックは、一方のＩＣダイの中で１つのセットのＨＩＰ  Ｉ／Ｏブロックを用いて集積されてもよく、他方のＩＣダイの中で異なるセットのＨＩＰ  Ｉ／Ｏブロックを用いて集積されてもよく、上記の１つのセットのＨＩＰ  Ｉ／Ｏブロック及び異なるセットのＨＩＰ  Ｉ／Ｏブロックは、ｍｍごとに２５Ｉ／ＯのＩ／Ｏ密度と整合するように定義されている。このようにして、一方のＩＣダイと他方のＩＣダイは、選択された複数のパッケージング技術の設計ルールを満たすことができる。
【００２４】
図３は、本開示のさまざまな実施形態に従ったさまざまなパッケージ構成に適合させられているダイの中で実装されたＨＩＰブロック３１２の例示的な図である。図示されているように、ＨＩＰブロック３１２は、図２を参照して説明されたように、１つ又は複数のＨＩＰ  Ｉ／Ｏブロック及び複数のＨＩＰ分配層を含んでいてもよい。図示されているように、ＨＩＰブロック３１２はｍｍごとに２５Ｉ／ＯのＩ／Ｏ密度を提供するように構成されてもよい。上記のＩ／Ｏ密度は、図２を参照して説明された方法で決定することができるＩ／Ｏ密度の一例に過ぎない。本開示の範囲内でどのようなＩ／Ｏ密度も利用することが可能である。さらに、ＨＩＰ  Ｉ／Ｏブロック及び複数のＨＩＰ分配層は、図２を参照して説明されたように定義され及び設計されてもよい。
【００２５】
ダイ３０２乃至３１０の各々は、異なるパッケージ構成に集積されるように適応されているＨＩＰブロック３１２を示している。ブロック３０２は、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）構成による集積に適応させられたＨＩＰブロック３１２を示している。上記のことはバンプ３１４乃至３１８の集積によって達成され、複数のバンプ３１４はＨＩＰブロック３１２からの信号のエスケープを提供し、一方、複数のバンプ３１８及び３１６は、それぞれ、電力及びグランドを提供する。ダイ３０４は、１つのボールグリッドアレイ構成の中で互いに結合された２つの同一のＨＩＰブロック３１２及び３２０を示している。ＨＩＰブロックの各々がｍｍごとに２５Ｉ／ＯのＩ／Ｏ密度を有しているので、２つのＨＩＰブロック３１２及び３２０を集積すると、ｍｍごとに５０Ｉ／Ｏの実効Ｉ／Ｏ密度を有するダイ３０４を提供することができる。
【００２６】
ダイ３０６は、ライン間又はボンドオンラインパッケージ構成を有するフリップチップチップスケールパッケージ（ＦＣＣＳＰ）によって集積されるように適応されるＨＩＰブロック３１２を示しており、ダイ３０６においては、複数のバンプ３１８及び３１６が同様にＨＩＰブロックへの電力及びグランドを提供するが、ダイ３０２、３０４、３０８、及び３１０に示されているバンプ３１４ではなく、トレース３２２が信号のエスケープを提供する。ダイ３０８は、ダイ３０６に示されているトレースの代わりにバンプ３１４を使用するＦＣＣＳＰ構成により集積されるように適応されたＨＩＰブロック３１２を示している。上記のことを達成するために、再分配層（ＲＤＬ）３２４がＨＩＰブロック３１２に集積されている。最後に、ダイ３１０は、ＲＤＬ３２６の付加によりダイレクトチップ取り付け構成に適応されたＨＩＰブロック３１２を示している。
【００２７】
これらのパッケージ構成は、例示のみを意図するパッケージ構成の例である。複数のパッケージ構成のあらゆる選択及び／又は数が本開示において考慮されてもよい。
【００２８】
図４は、本開示の１つの実施形態に従って複数の異なるパッケージ構成に適応させられることが可能なダイを組み立てるダイ製造プロセス４００のフローチャートである。図５は、１つの例示的な実施形態に従った、パッケージ基板製造プロセス４００での複数の段階を示す選択された操作の側断面図を示している。
【００２９】
プロセス４００はステップ４０１の動作で開始してもよく、ステップ４０１では、（例えば、図５の半導体基板５０２等の）半導体基板が提供されてもよい。半導体基板は、シリコン、二酸化シリコン、酸化アルミニウム、サファイア、ゲルマニウム、ガリウムヒ素、シリコンとゲルマニウムの合金、及び／又はリン化インジウム等の材料を含んでもよい。
【００３０】
ステップ４０３の動作において、（例えば、図５のトランジスタ層５０４等の）トランジスタの層が半導体基板上に形成されてもよい。いくつかの実施形態において、トランジスタの上記の層は１つ又は複数のＨＩＰ  Ｉ／Ｏブロックを形成してもよい。トランジスタの層は、例えば、フォトリソグラフィープロセス等の従来のいずれの手法によっても形成することができる。
【００３１】
ステップ４０５の動作において、（例えば、図５の分配層５０６等の）複数の分配層がトランジスタの層の上に形成されてもよい。複数の分配層は、トランジスタの層への信号及びトランジスタの層からの信号をルーティングするように構成されてもよい。いくつかの実施形態において、複数の分配層は、誘電体材料又は成形材料等の（例えば、図５の絶縁材料５１０等の）電気的絶縁材料の１つ又は複数の層を堆積することにより形成されてもよい。（例えば、図５の電気的ルーティング特徴５０８等の）１つ又は複数の電気的ルーティング特徴は、電気的絶縁材料の中に形成されて、トランジスタの層への信号及びトランジスタの層からの信号をルーティングしてもよい。上記の電気的ルーティング特徴は、銅、銅の合金、又は他のいずれかの適切な導電材料を含んでいてもよい。
【００３２】
ステップ４０７の動作において、（例えば、図５の金属特徴５１６等の）複数の金属特徴が電気的絶縁材料の表面に形成されてもよい。これらの電気的ルーティング特徴は、（例えば、図５の層５１４等の）複数の異なるパッケージ構成に共通のある１つの層を構成してもよく、複数の追加の層が、ダイを個々のパッケージング技術に適応させるための上記の共通の層の頂部に配置される。上記の最終的な共通の層は、図２のように決定されたＩ／Ｏ密度等のあるＩ／Ｏ密度を有していてもよい。トランジスタの層が１つ又は複数のＨＩＰ  Ｉ／Ｏブロックを形成するいくつかの実施形態において、複数の分配層は、図２を参照して説明されたＨＩＰ分配層等の複数のＨＩＰ分配層であってもよい。
【００３３】
図６は、図４及び５を参照して説明されたプロセスにより製造され、例示的なパッケージ構成に適応させられたダイの例示的な側断面図である。記載されているように、製造プロセスによって製造されたダイは、ブロック６１２によって示されているように、複数のパッケージング技術に共通のある１つの層と整合するように製造されてもよい。上記の共通の層は、その共通の層６１２の上に形成された再分配層（ＲＤＬ）６１０等の１つ又は複数の追加の層を有していてもよく、複数の異なるパッケージング技術のうちの選択された１つのパッケージング技術にダイを適用させる。本明細書においてはＲＤＬと示されているが、これは例示を意図したものに過ぎず、ある選択されたパッケージング技術にダイを適合させるように構成されたいずれの層も、その選択されたパッケージング技術にブロック６１２を適応させるのに利用することが可能である。これらの層は、バンプ、支柱、又ははんだボール等の相互接続構造を含んでいてもよい。さらに、これらの層は、図３の第３０６を参照して説明されたトレース等の、ライン間のパッケージ構成のための複数のトレースを含んでもよい。
【００３４】
図７は、本開示に従ったＩＣダイを用いる組み立てプロセス７００の例示的なフローチャートである。そのようなＩＣダイは、図２を参照して説明された例示的な方法によって設計され、また、図４を参照して説明されるとともに図５で図示された例示的な方法によって製造されてもよい。
【００３５】
組み立てプロセス７００は、ステップ７０１の動作で開始してもよく、ステップ７０１では、複数の所定の基板接続点において露出された表面仕上げを行った（図１のパッケージ基板１０４等の）パッケージ基板を受け取る。このため、例示的な実施形態においては、パッケージ基板の表面上には、はんだレジストが存在しておらず、チップをパッケージ基板に結合する前の表面仕上げを行った表面上には、はんだが配置されていない。
【００３６】
ステップ７０２の動作では、ダイ接続点の上に配置されたはんだバンプを有するＩＣダイを受け取ってもよい。ＩＣダイは、いずれかの従来のタイプのＩＣダイであってもよいが、ＩＣダイは大きなＩ／Ｏカウントを有するマイクロプロセッサ等のプロセッサであってもよい。ステップ７１０の動作では、ＩＣダイは、表面仕上げされた基板と整列させられてもよく、このことは、はんだ付けされたＩＣダイの複数の接続点を表面仕上げされた基板の複数の接続点と整列させる。その後、ステップ７２０の動作で、ダイ側のはんだは合金にされてもよく、ダイを基板接続点に固定し、ステップ７３０で、パッケージングを完了する。
【００３７】
本開示の実施形態は、実装された結果、要求通りに構成されるいずれかの適切なハードウェア及び／又はソフトウェアを使用するシステムとなってもよい。図８は、コンピューティングデバイスを概略的に示しており、そのコンピューティングデバイスは、いくつかの実施形態に従って本明細書中で説明されたダイを含んでいる。コンピューティングデバイス８００は、マザーボード８０２等の回路基板を収容してもよい。マザーボード８０２は、これらには限定されないが、プロセッサ８０４及び少なくとも１つの通信チップ８０６を含むいくつかの構成要素を含んでいてもよい。プロセッサ８０４は、物理的かつ電気的にマザーボード８０２に結合されていてもよい。幾通りかの実装において、少なくとも１つの通信チップ８０６が、物理的かつ電気的にマザーボード８０２に結合されていてもよい。さらなる実装において、通信チップ８０６は、プロセッサ８０４の一部となっていてもよい。
【００３８】
用途により、コンピューティングデバイス８００は、マザーボード８０２に物理的にかつ電気的に接続されていても接続されていなくてもよい複数の他の構成要素を含んでもよい。これらの他の構成要素は、これらには限定されないが、（ダイナミックランダムアクセスメモリ（ＤＲＡＭ）８０８等の）揮発性メモリ、（リードオンリーメモリ（ＲＯＭ）８１０等の）不揮発性メモリ、フラッシュメモリ、グラフィックプロセッサ、ディジタルシグナルプロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーデック、電力増幅器、全地球的測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカー、カメラ、並びに（ハードディスクドライブ、コンパクトディスク（ＣＤ）、ディジタル多目的ディスク（ＤＶＤ）、及びその他のもの等の）大規模記憶デバイスを含んでいてもよい。
【００３９】
通信チップ８０６は、コンピューティングデバイス８００への及びコンピューティングデバイス８００からのデータの転送のための無線通信を可能にすることができる。「無線」という語及びその派生語は、非個体媒質を通じて、変調された電磁放射を使用することによりデータを通信することができる回路、デバイス、システム、方法、技術、通信チャネル等を説明するのに使用されてもよい。上記の用語「無線」は、関連するデバイスがいかなる配線をも含まないことを示唆するものではないが、実施形態の中には、それらのデバイスがいかなる配線をも含まないものも存在してもよい。通信チップ８０６は、これらには限定されないが、ＷｉＦｉ（アメリカ電気電子通信学会（ＩＥＥＥ）８０２．１１ファミリー）、（ＩＥＥＥ８０２．１６−２００５Ａｍｅｎｄｍｅｎｔ等の）ＩＥＥＥ８０２．１６規格、（アドバンストロングタームエボリューション（ＬＴＥ）プロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）等の）いずれかの変更、更新、及び／又は修正を伴うＬＴＥプロジェクトを含むＩＥＥＥ規格を含む複数の無線規格又は無線プロトコルのいずれかを実装してもよい。ＩＥＥＥ８０２．１６規格に適合する広帯域無線アクセス（ＢＷＡ）ネットワークは、一般的にＷｉＭＡＸネットワークと称され、その頭字語は、Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓを表し、ＷｉＭＡＸは、ＩＥＥＥ８０２．１６規格の適合性テスト及び相互運用性テストを通過した製品のための認証マークである。通信チップ８０６は、移動体通信用グローバルシステム（ＧＳＭ(登録商標)）、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、次世代ＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作してもよい。通信チップ８０６は、ＧＳＭ(登録商標)エボリューションのための拡張データレート（ＥＤＧＥ）、ＧＳＭ(登録商標)  ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサル移動体通信システム（ＵＭＴＳ）地上波無線アクセスネットワーク（ＵＴＲＡＮ）、又は次世代ユニバーサル移動体通信システム（ＵＭＴＳ）地上波無線アクセスネットワーク（Ｅ−ＵＴＲＡＮ）に従って動作してもよい。通信チップ８０６は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、ディジタルエンハンストコードレステレコミュニケーション（ＤＥＣＴ）、エボリューションデータオプティマイズド（ＥＶ−ＤＯ）、及びそれらの派生方式、のみならず３Ｇ、４Ｇ、５Ｇ、及びこれらを超える規格として指定されている他の無線プロトコルに従って動作してもよい。通信チップ８０６は、他の実施形態において、他の無線プロトコルに従って動作してもよい。
【００４０】
コンピューティングデバイス８００は、複数の通信チップ８０６を含んでいてもよい。例えば、第１の通信チップ８０６は、ＷｉＦｉ、及びブルートゥース(登録商標)等の近距離無線通信用であってもよく、第２の通信チップ８０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ−ＤＯ、及びその他のもの等の遠距離無線通信用であってもよい。
【００４１】
コンピューティングデバイス８００のプロセッサ８０４は、本願明細書において説明されたパッケージ基板を含む（図１のＩＣアセンブリ１００等の）ＩＣアセンブリ内にパッケージ化されていてもよい。例えば、図１の回路基板１２２は、マザーボード８０２であってもよく、プロセッサ８０４は、本明細書で説明されたパッケージ基板１０４の上に配置されたダイ１０２であってもよい。パッケージ基板１０４及びマザーボード８０２は、本明細書で説明された複数のパッケージレベルの相互接続を使用して一体として結合されてもよい。「プロセッサ」という語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データを他の電子データに変換し、レジスタ及び／又はメモリに他の電子データを格納するいずれかのデバイス又はデバイスのいずれかの部分を指してもよい。
【００４２】
通信チップ８０６は、本願明細書において説明された（図１のＩＣアセンブリ１００等の）ＩＣアセンブリ内にパッケージ化される（図１のダイ１０２等の）ダイを含み、ＩＣアセンブリは、本明細書で説明されたパッケージ基板１０４を含んでいてもよい。さらなる実装においては、コンピューティングデバイス８００の中に収容される（メモリデバイス又は他の集積回路デバイス等の）他の構成要素は、本願明細書において説明されたパッケージ基板１０４を含む（図１のＩＣアセンブリ１００等の）ＩＣアセンブリ内にパッケージ化される（図１のダイ１０２等の）ダイを含んでいてもよい。
【００４３】
さらに、コンピューティングデバイス８００は、ＤＲＡＭ８０８又はＲＯＭ８１０等の１つ又は複数のコンピュータ読み取り可能媒体を含んでいてもよい。これらのコンピュータ読み取り可能媒体は、複数の命令を格納していてもよく、複数の命令は、プロセッサ８０４により実行されたときに、コンピューティングデバイス８００に、図２を参照して説明されたプロセス等の本明細書中で説明されたいずれかのプロセスを実行させてもよい。
【００４４】
さまざまな実装において、コンピューティングデバイス８００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルディジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、ディジタルカメラ、ポータブルミュージックプレイヤー、又はディジタルビデオレコーダーであってもよい。さらなる実装においては、コンピューティングデバイス８００は、データを処理するいずれかの他の電子デバイスであってもよい。
例
【００４５】
さまざまな実施形態によれば、本開示は複数の例を記載する。例１は、集積回路（ＩＣ）ダイであって、半導体基板と、前記半導体基板の上に配置されている電気的絶縁材料と、前記電気的絶縁材料の中に配置されて、前記電気的絶縁材料を介して電気信号をルーティングする複数の電気的ルーティング特徴と、前記複数の電気的ルーティング特徴と結合されている複数の金属特徴とを含み、前記複数の金属特徴はある入力／出力（Ｉ／Ｏ）密度を有しており、該入力／出力（Ｉ／Ｏ）密度は、当該集積回路（ＩＣ）ダイが複数の異なるパッケージ構成に一体化されるのを可能とするように設計されている、集積回路（ＩＣ）ダイである。
【００４６】
例２は、例１の主題を含んでいてもよく、前記基板と前記電気的絶縁材料との間に配置されているトランジスタ層をさらに含み、前記トランジスタ層は、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを形成しており、前記複数の電気的ルーティング特徴は、前記複数の金属特徴から前記電気的絶縁材料を介して前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックまで電気信号をルーティングするＨＩＰルーティング特徴である、集積回路（ＩＣ）ダイである。
【００４７】
例３は、例２の主題を含んでいてもよく、前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックがそれぞれの論理回路を含んでいる、集積回路（ＩＣ）ダイである。
【００４８】
例４は、例２の主題を含んでいてもよく、前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックは前記Ｉ／Ｏ密度と整合するように設計されている、集積回路（ＩＣ）ダイである。
【００４９】
例５は、例１乃至４のいずれかの主題を含んでいてもよく、前記Ｉ／Ｏ密度は、前記複数の異なるパッケージ構成のうちの各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件に少なくとも部分的に基づいている、集積回路（ＩＣ）ダイである。
【００５０】
例６は、例１乃至４のいずれかの主題を含んでいてもよく、前記ＩＣダイに配置されている複数の相互接続構造をさらに含み、前記複数の相互接続構造は前記複数の金属特徴に結合されており、前記複数の相互接続構造は、当該ＩＣダイを前記複数の異なるパッケージ構成のうちの選択されたパッケージ構成に電気的に結合するように構成されている、集積回路（ＩＣ）ダイである。
【００５１】
例７は、例６の主題を含んでいてもよく、前記複数の相互接続構造は１つ又は複数の再分配層（ＲＤＬ）に結合され、前記１つ又は複数の再分配層（ＲＤＬ）は前記複数の相互接続構造を前記複数の金属特徴に電気的に結合する、集積回路（ＩＣ）ダイである。
【００５２】
例８は、例６の主題を含んでいてもよく、前記複数の相互接続構造は１つ又は複数の支柱、バンプ、又ははんだボールを含んでいる、集積回路（ＩＣ）ダイである。
【００５３】
例９は、例１乃至４のいずれかの主題を含んでいてもよく、前記複数の異なるパッケージ構成は１つ又は複数のダイレクトチップ取り付け（ＤＣＡ）回路基板構成を含んでいる、集積回路（ＩＣ）ダイである。
【００５４】
例１０は、例１乃至４のいずれかの主題を含んでいてもよく、前記複数の異なるパッケージ構成のうちの個々のパッケージ構成の各々は前記個々のパッケージ構成の関連するＩ／Ｏ密度を有しており、前記個々のパッケージ構成の前記関連するＩ／Ｏ密度は変化する、集積回路（ＩＣ）ダイである。
【００５５】
例１１は、集積回路（ＩＣ）ダイを組み立てる方法であって、半導体基板を提供するステップと、前記半導体基板に電気的絶縁材料を堆積させるステップと、前記電気的絶縁材料の中に該電気的絶縁材料を介して電気信号をルーティングする複数の電気的ルーティング特徴を形成するステップと、前記複数の電気的ルーティング特徴と結合される複数の金属特徴を形成するステップとを含み、前記複数の金属特徴は、当該集積回路（ＩＣ）ダイが複数の異なるパッケージ構成を使用して集積されるのを可能にするように設計される入力／出力（Ｉ／Ｏ）密度を有する、集積回路（ＩＣ）ダイを組み立てる方法である。
【００５６】
例１２は、例１１の主題を含んでいてもよく、前記電気的絶縁材料を堆積させるステップの前に、前記半導体基板にトランジスタの層を形成することにより１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを形成するステップをさらに含み、前記複数の電気的ルーティング特徴は、前記複数の金属特徴から前記電気的絶縁材料を介して前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックに電気信号をルーティングする、集積回路（ＩＣ）ダイを組み立てる方法である。
【００５７】
例１３は、例１２の主題を含んでいてもよく、前記Ｉ／Ｏ密度と整合するように前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックを設計するステップをさらに含む、集積回路（ＩＣ）ダイを組み立てる方法である。
【００５８】
例１４は、例１２の主題を含んでいてもよく、前記複数の異なるパッケージ構成のうちの各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件を算出するステップをさらに含み、前記Ｉ／Ｏ密度の設計は、前記複数の異なるパッケージ構成のうちの各パッケージ構成とそれぞれ関連する前記１つ又は複数の境界条件に少なくとも部分的に基づいている、集積回路（ＩＣ）ダイを組み立てる方法である。
【００５９】
例１５は、例１４の主題を含んでいてもよく、前記各パッケージ構成とそれぞれ関連する１つ又は複数の境界条件を算出するステップは、前記複数の異なるパッケージ構成のうちの各パッケージ構成と関連する１つ又は複数の設計ルールに基づいている、集積回路（ＩＣ）ダイを組み立てる方法である。
【００６０】
例１６は、例１５の主題を含んでいてもよく、前記設計ルールは、少なくともバンプピッチ、線間隔、又は層数のうちの１つ又は複数を含む、集積回路（ＩＣ）ダイを組み立てる方法である。
【００６１】
例１７は、例１１乃至１６のいずれかの主題を含んでいてもよく、前記集積回路（ＩＣ）ダイの表面に複数の相互接続構造を堆積させるステップをさらに含み、前記複数の相互接続構造は前記複数の金属特徴と結合され、前記複数の相互接続構造は、前記集積回路（ＩＣ）ダイを前記複数の異なるパッケージ構成のうちの各パッケージ構成のうちの選択されたパッケージ構成と電気的に結合する、集積回路（ＩＣ）ダイを組み立てる方法である。
【００６２】
例１８は、例１７の主題を含んでいてもよく、前記複数の相互接続構造を堆積させるステップは、１つ又は複数の再分配層（ＲＤＬ）を堆積させるステップをさらに含み、前記１つ又は複数のＲＤＬは前記複数の相互接続構造と電気的に結合される、集積回路（ＩＣ）ダイを組み立てる方法である。
【００６３】
例１９は、例１１乃至１６のいずれかの主題を含んでいてもよく、前記複数の異なるパッケージ構成は１つ又は複数のダイレクトチップ取り付け（ＤＣＡ）回路基板構成を含む、集積回路（ＩＣ）ダイを組み立てる方法である。
【００６４】
例２０は、パッケージアセンブリであって、パッケージ基板と、集積回路（ＩＣ）ダイとを含み、該集積回路（ＩＣ）ダイは、半導体基板と、前記半導体基板に配置され、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを形成するトランジスタ層と、前記トランジスタ層に配置されている電気的絶縁材料と、前記電気的絶縁材料の中に配置され、前記電気的絶縁材料を介して前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックへの電気信号及び前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックからの電気信号をルーティングする複数の電気的ルーティング特徴と、前記複数の電気的ルーティング特徴と結合されている複数の金属特徴とを含み、前記複数の金属特徴は、当該集積回路（ＩＣ）ダイが複数の異なるパッケージ構成に一体化されるのを可能にするように設計されている入力／出力（Ｉ／Ｏ）密度を有しており、前記ＨＩＰ  Ｉ／Ｏブロックは前記Ｉ／Ｏ密度と整合するように設計されており、前記パッケージアセンブリは、前記集積回路（ＩＣ）ダイに配置されている複数の相互接続構造を含み、前記複数の相互接続構造は前記複数の金属特徴と結合されており、前記複数の相互接続構造は当該集積回路（ＩＣ）ダイを前記パッケージ基板と結合する、パッケージアセンブリである。
【００６５】
例２１は、例２０の主題を含んでいてもよく、前記集積回路（ＩＣ）ダイはプロセッサである、パッケージアセンブリである。
【００６６】
例２２は、例２０の主題を含んでいてもよく、例２２のパッケージアセンブリは、回路基板に接続されている、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーデック、電力増幅器、全地球的測位システム（ＧＰＳ）デバイス、コンパス、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカー、又はカメラを含んでおり、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルディジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、ディジタルカメラ、ポータブルミュージックプレイヤー、又はディジタルビデオレコーダーの一部となっている、パッケージアセンブリである。
【００６７】
例２３は、格納されている複数の命令を有している１つ又は複数のコンピュータ読み取り可能な記録媒体であって、前記複数の命令は、コンピューティングデバイスのプロセッサによって実行されると、前記コンピューティングデバイスが、前記コンピューティングデバイスのユーザからの入力を受け付け、前記入力は、集積回路（ＩＣ）ダイのための複数の異なるパッケージ構成を示し、前記複数の異なるパッケージ構成の各パッケージ構成と関連するそれぞれの設計ルールに少なくとも部分的に基づいて、前記複数の異なるパッケージ構成の各々について１つ又は複数の境界条件を算出するようにする、コンピュータ読み取り可能な記録媒体である。
【００６８】
例２４は、例２３の主題を含んでいてもよく、前記設計ルールは、バンプピッチ、線間隔、又は行数のうちの１つ又は複数を含む、コンピュータ読み取り可能な記録媒体である。
【００６９】
例２５は、例２３の主題を含んでいてもよく、前記複数の命令は、前記コンピューティングデバイスのプロセッサによって実行されると、前記コンピューティングデバイスが、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを定義するようにし、前記１つ又は複数のＨＩＰ  Ｉ／Ｏブロックは、前記Ｉ／Ｏ密度と整合している、コンピュータ読み取り可能な記録媒体である。
【００７０】
例２６は、コンピューティングデバイスであって、前記コンピューティングデバイスのユーザからの入力を受け付ける手段と、前記複数の異なるパッケージ構成の各々と関連するそれぞれの設計ルールに少なくとも部分的に基づいて、前記複数の異なるパッケージ構成の各々について１つ又は複数の境界条件を算出する手段と、前記複数の異なるパッケージ構成の各々について入力／出力（Ｉ／Ｏ）密度を決定する手段とを含む、コンピューティングデバイスである。
【００７１】
例２７は、例２６の主題を含んでいてもよく、前記設計ルールは、バンプピッチ、線間隔、又は行数のうちの１つ又は複数を含む、コンピューティングデバイスである。
【００７２】
例２８は、例２６の主題を含んでいてもよく、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを定義する手段をさらに含み、前記ＨＩＰ  Ｉ／Ｏブロックは前記Ｉ／Ｏ密度と整合している、コンピューティングデバイスである。
【００７３】
例２９は、コンピュータで実装される方法であって、コンピューティングデバイスのユーザからの入力を前記コンピューティングデバイスによって受け付けるステップであって、前記入力は、集積回路（ＩＣ）ダイのための複数の異なるパッケージ構成を示す、受け付けるステップと、前記複数の異なるパッケージ構成の各々と関連するそれぞれの設計ルールに少なくとも部分的に基づいて、前記複数の異なるパッケージ構成の各々について１つ又は複数の境界条件を前記コンピューティングによって算出するステップと、各パッケージのための入力／出力（Ｉ／Ｏ）密度を前記コンピューティングによって決定するステップとを含む、コンピュータで実装される方法である。
【００７４】
例３０は、例２９の主題を含んでいてもよく、前記設計ルールは、バンプピッチ、線間隔、又は行数のうちの１つ又は複数を含む、コンピュータで実装される方法である。
【００７５】
例３１は、例２９の主題を含んでいてもよく、１つ又は複数のハードインテレクチュアルプロパティ（ＨＩＰ）入力／出力（Ｉ／Ｏ）ブロックを定義するステップであって、前記ＨＩＰ  Ｉ／Ｏブロックは前記Ｉ／Ｏ密度と整合している、定義するステップをさらに含む、コンピュータで実装される方法である。
【００７６】
さまざまな実施形態は、（「及び」を「及び／又は」としてもよい）上記の接続語形式（「及び」で示される）で記載されている複数の実施形態の代替的な（「又は」で示される）実施形態を含む実施形態のいずれかの適切な組み合わせを含んでいてもよい。さらに、実施形態のうちのいくつかは、（不揮発性コンピュータ読み取り可能媒体等に）格納されているプログラム命令を有する（不揮発性コンピュータ読み取り可能媒体等の）１つ又は複数の製品を含んでもよく、上記のプログラム命令は、実行されたときに、上記の複数の実施形態のいずれかの動作を実装する。さらに、また、複数の実施形態のいくつかは、上記の実施形態のさまざまな動作を実行するための適切な手段を有する装置又はシステムを含んでもよい。
【００７７】
説明の目的のため、コンピュータ使用可能媒体又はコンピュータ読み取り可能媒体は、命令実行システム、命令実行装置、又は命令実行デバイスによる又はこれらと関連する使用にためにプログラムを収容し、格納し、通信し、伝達し、又は転送することができるいずれかの媒体であってもよい。媒体は、電子的、磁気的、光学的、電磁的、赤外線の、若しくは半導体システム（装置若しくはデバイス）、又は伝達媒体であってもよい。コンピュータ読み取り可能媒体の複数の例は、半導体メモリ、ソリッドステイトメモリ、磁気テープ、取り外し可能コンピュータディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、高速磁気ディスク、及び光ディスクを含んでもよい。光ディスクの現状での例は、コンパクトディスク―リードオンリーメモリ（ＣＤ−ＲＯＭ）、コンパクトディスク―読み込み／書き込みメモリ（ＣＤ−Ｒ／Ｗ）、及びＤＶＤを含んでもよい。
【００７８】
要約に記載されている事項を含む、例示的な実装の上記の記載は、本開示の実施形態を開示されている厳密な形式に限定する意図を有しているものではない。本明細書では、例示的な目的で特定の実装及び例を説明しているが、関連する技術分野の当業者であれば認識することができるように、本開示の範囲内でさまざまな等価な変更が可能である。
【００７９】
上記の詳細な説明に照らして、これらの変更が本開示の実施形態に対してなされうる。以下の特許請求の範囲で使用されている用語は、本開示のさまざまな実施形態を明細書及び特許請求の範囲に開示されている特定の実装に限定するものと解釈されるべきではない。むしろ、その範囲は、以下の特許請求の範囲によって全体として決定されるべきであり、請求項に記載された発明の解釈上の確立された原理に従って解釈されるべきものである。
【図１】
2017519372.tif 000003
【図２】
2017519372.tif 000004
【図３】
2017519372.tif 000005
【図４】
2017519372.tif 000006
【図５】
2017519372.tif 000007
【図６】
2017519372.tif 000008
【図７】
2017519372.tif 000009
【図８】
2017519372.tif 000010
【国際調査報告】
2017519372.tif 000011
2017519372.tif 000012