(57)【特許請求の範囲】
【請求項１】
ユーザインターフェースを有する計算装置であって、
該計算装置は複数のプロセッサユニット（１０１、１０２）を有し、
該複数のプロセッサユニットは、それぞれ別個の内部バスシステムを使用し、
前記計算装置は、データおよび通信を伝送するためのインターフェース（１０３）を有し、並びにグラフィックユーザインターフェースを実現するためのソフトウェアを有する形式の計算装置において、
ａ）前記計算装置のハードウェアコンポーネントは３つの部分に分割されており、
前記第１の部分（１０１）はもっぱら、グラフィックユーザインターフェースの表示および機能を実現するために前記ソフトウエアを実行し、
前記第２の部分（１０２）はもっぱら、ユーザインターフェースからトリガされるアプリケーションプログラムおよびそのために必要な動作プログラムの処理を実行し、
前記第３の部分は、計算装置の他のコンポーネント（１０７、１０８、１０９、１１０）、並びに当該コンポーネントにアクセスするのに適した端末バス（１０４）またはクロスバースイッチを有し、
前記第１、第２および第３の部分は、外部端末コンポーネント（１１０）を別にして、１つの器機ユニットとして実現されており、当該器機ユニットはモジュール構成されており、
ｂ）前記第１の部分、前記第２の部分および前記第３の部分は内部タスクのために、それぞれ他方の部分とは別の固有のアクセス経路（１０５，１０６）を有し、
ｃ）前記器機ユニット内の前記第１の部分（１０１）と前記第２の部分（１０２）との間に前記インターフェース（１０３）が設けられており、
該インターフェース（１０３）は、通信およびデータの交換をサポートし、該インターフェースの接続は、前記第1の部分および第2の部分での独立した処理フローを妨げず、
ｄ）前記第１の部分および前記第２の部分に対する前記固有のアクセス経路（１０５，１０６）は、前記第３の部分において共通に使用される前記コンポーネントへの接続のために設けられており、
前記固有のアクセス経路（１０５，１０６）は、それぞれ他方の部分での独立した処理フローを妨げない、
ことを特徴とする計算装置。
【請求項２】
第１の部分（２０１）は、所属のメモリ（２１０）と、第２の部分（２０２）と共通に使用される、第３の部分のコンポーネントへのアクセス装置（２０９）とを備えた少なくとも１つの固有のプロセッサ（２１２）によって構成されている、請求項１記載の計算装置。
【請求項３】
第２の部分（２０２）は、所属のメモリ（２１４）と、第１の部分（２０１）と共通に使用される、第３の部分のコンポーネントへのアクセス装置（２１３）とを備えた少なくとも１つの固有のプロセッサ（２１６）によって構成されている、請求項１または２記載の計算装置。
【請求項４】
第１の部分と第２の部分との間のインターフェースは、割り込み信号とキューイングの適用によってデータ（２０４）および通信（２０５）の効率的交換をサポートする、請求項１から３までのいずれか１項記載の計算装置。
【請求項５】
第１の部分および/または第２の部分に対して付加的な固有のアクセス経路が設けられており、
該固有のアクセス経路は、当該部分にだけ配属された、第３の部分のコンポーネントへのアクセス経路である、請求項１から４までのいずれか１項記載の計算装置。
【請求項６】
付加的な固有の装置（２１１）が第１の部分に設けられており、
前記固有の装置は、有利にはグラフィックス構成（３５０、３５１、３５２、…）の促進、および/または種々の入/出力装置（３０９…３１３）および/またはローカル大容量メモリおよび/またはデータ（３３０、３３１、…）の圧縮/伸長のサポート（３０６、３０７、３０８）等の機能をサポートする、請求項１から５までのいずれか１項記載の計算装置。
【請求項７】
付加的な固有の装置（２１５）が第２の部分に設けられており、
前記固有の装置は、有利には数値演算機能および/またはデータ保持機能、例えばテキスト中の音声検索および/またはローカル大容量メモリのそれぞれの機能をサポートする、請求項１から６までのいずれ以下１項記載の計算装置。
【請求項８】
第１の部分および第２の部分のアクセス装置（２０９、２１３）間に接続部（２０３）が設けられており、
前記アクセス装置は、共通に使用される、第３の部分のコンポーネントへのアクセスを可能にするものであり、
前記接続部は、有利には優先制御される指示によって、共通に使用されるデータ経路での衝突を調整し、すなわち阻止し、または適切に投入する、請求項１から７までのいずれか１項記載の計算装置。
【請求項９】
前記接続部（２０３）は、優先制御される指示によって実現され、該指示は有利にはダイナミックに変化する優先権を用い、例えば特別の場合に優先権を第１の部分または第２の部分の片方に有利なように基本構成に対して変更する、請求項８記載の計算装置。
【発明の詳細な説明】
計算装置のユーザインターフェースの領域では、大容量データが取り扱われ、高い計算能力が要求される。なぜなら一方では、使用される画像システムの解像度がますます上昇し、動画やディスクトップビデオの適用では高いデータスルーレートが構造化グラフィックないし非構造化グラフィックで必要だからであり、他方では、操作構造の複雑さがまします増大するので、さらに短い応答時間がこのようなインタラクティブシステムに要求されるからである。
画像再生装置によりユーザフレンドリーな表示を行うため、計算装置のメインプロセッサの他に場合により付加的なパッシブ素子またはアクティブ素子を使用することが公知である。（Foley，van Dam，Feiner，Hughes-Computer Graphics，Principles and Practice-Second Editin，Addison-Wesley Publishing Company，Reading，Massachusetts-ISBN 0-2-1-12110-7およびサービスプロセッサに対するＥＰ０３５０９１１Ａ２明細書）刊行物Ｄ１（ＥＰ−Ａ−０５２８３９６）、３頁、２〜９行から、工業プロセス制御のネットワークでユーザインターフェースを管理するためのタスクを固有のプログラム（ユーザインターフェースサービスプログラム）に移すことが公知である。このプログラムは各ノード（クライアントターミナル）で入/出力を行うことができる。刊行物Ｄ２（ＵＳ−Ａ４５７０２２０）には、データおよび通信を交換するための複数のバスシステムと固有の装置を有する計算アーキテクチュアが記載されている。
現在のシステム構造では、ユーザインターフェースの操作機能の実現のために必要な高い要求が考慮されておらず、また将来、グラフィックサブシステムおよびメインプロセッサの外で、例えば大容量メモリ、入/出力インターフェース等により記憶され、そこで保存されなければならない大容量データについても考慮されていない。例えば、所期の１６００×１２００画素の解像度と画素毎に３２ビットのカラー濃度を有するシステムの画像メモリは約７．５Ｍバイトを占有する。表示された画像を更新するためには、毎秒２５フレームの動画の場合、約１８７Ｍバイト/秒の新たなデータをこのメモリに記憶しなければならない。しかし所期の画像反復レートが１００Ｈｚの場合には、同時に７５０Ｍバイト/秒でこのメモリから読み出し、表示しなければならない。
このことは、本来のアプリケーションを処理し、計算、データ保持等を実行しなければならない計算装置のユニットにとって大きな負荷となる。ここで計算装置のこのユニットは、グラフィックサブシステムとのデータ交換のためのデータ経路の高い負荷によって（この高い負荷はメインプロセッサまたはこれに配属された他のユニットのフリーズにつながる）、その処理能力が大きく阻害される。（これについては、マルチプロセッサシステムの例として、ＥＰ０３５０９１１Ａ２を参照。ここには、この密に結合されたマルチプロセッサシステムの共通メインメモリが主たるブレーキであることが記載されている。）さらに前記計算装置のユニットは、ユーザ入力に直ちに応答するため、または表示更新を維持するための作業フローに頻繁な中断によってその処理能力が大きく損なわれる。さらにこのアーキテクチュアでは、ユーザの問い合わせに対してシステムの使用を制限しないと、処理能力の予測を行うことができない（システムサポートプロセッサが割り込み、セマフォー等の処理によって負荷される場合にはＥＰ０３５０９１１Ａ２参照）。
本発明の課題は、本来のアプリケーションを処理する計算装置のユニットの負荷を低減し（この負荷は表示および機能におけるユーザインターフェースの実現により発生する）、これにより効率の良い計算装置を提供することである。この計算装置においては、公知のサブコンポーネントを維持した場合でも、またユーザインターフェースの品質に対する要求が上昇した場合でも、アプリケーションに使用可能な能力を大きく上昇させ、また能力の良好な予測が可能となる。
ユーザインターフェースを備えた本発明の解決手段は、複数のプロセッサユニット（１０１、１０２）を有し、別個の内部バスシステムを使用し、データおよび通信を伝送するための装置（１０３）を有し、さらにグラフィックユーザインターフェースをシステム管理するためのソフトウェアを備えており、さらに以下の特徴を有する。
ａ）計算装置のハードコンポーネントおよびソフトコンポーネントが次のように３つの部分に分けられている。第１の部分（１０１）は、もっぱら表示および機能におけるユーザインターフェースの実現のためのタスクを処理する。第２の部分（１０２）はもっぱら、ユーザインターフェースからトリガされたアプリケーションプログラムとそのために必要な動作プログラムの処理を行う。そして第３の部分（１０７、１０８、１０９、１１０）は計算装置の残りの部分と、これらコンポーネントにアクセスするのに適した接続構造体（１０４）とを含む。これらの第１、第２、第３の部分は、外部端末コンポーネント（１１０）を別にして、１つの機器ユニットとして実現され、この器機ユニットはモジュール構成される。
ｂ）第１の部分、第２の部分、第３の部分は内部タスクのために、固有の別個のデータ経路を有する。
ｃ）第１の部分（１０１）と第２の部分（１０２）との間にソフトウェアおよびハードウェアインターフェース（１０３）を設け、これらインターフェースは通信およびデータの交換をサポートする。その際に、第１の部分と第２の部分での独立した処理フローを阻害する常時の直接接続は形成されない。
ｄ）それぞれ第１の部分と第２の部分に対して、固有のアクセス経路（１０５、１０６）を、第３の部分の共通に使用される付加的装置に設ける。
本発明の構成は従属請求項に記載されている。
本発明により得られる利点は、以下のとおりである。
ユーザインターフェースを実現する第１の部分を、本来のアプリケーション処理、例えば計算、データ管理または論理結合を実行する第２の部分から分離することにより、これら領域を分離することができ、これによりさらに効率的な計算装置が得られる。例えばプロセッサによるコンテクスト交換は、今日のアーキテクチュアでは通常のことであるが、多くの場合必要ない。
第１の部分と第２の部分はそれぞれのタスクに対して、２つのタスクを１つの部分（例えばプロセッサ、メモリおよび入/出力部からなるただ１つの処理ユニット）により処理するシステムの場合よりも格段にに良好に適応することができる（請求項２、３、５、６、７参照）。
第３の部分（請求項１ａ、１ｄ、２、３、５、８、９参照）からなる共通のコンポーネントへの、第１の部分と第２の部分の専用のアクセス経路はシステムの潜在能力を向上させる。なぜなら、第１の部分が第３の部分からなるコンポーネントに、例えば動画データを大容量メモリまたはネットワークからロードするためにアクセスしている間、第２の部分はそのローカルデータ経路（請求項１ｂ、１ｃ、３、７参照）で妨害を受けずに処理することができる。今日通常のシステムではこのアクセスを、メインプロセッサ自身により実現するか、少なくともメインプロセッサのバスシステムが使用され、メインプロセッサは多少とも中断される。メインプロセッサ自身によるアクセスは、例えばプロセッサがデータを大容量メモリから読み出し、これをグラフィックカードにさらに送出することにより行われる。
第１の部分と第２の部分が、第３の部分からなる共通に使用されるコンポーネントへアクセスするための適切な同期装置を備えた本発明の構成（請求項１ｄ、８、９参照）によって、それぞれ最優先される部分の最大スループット能力を使用している場合でも最小の遅延でアクセスできることが保証される。場合により必要な同期は例えば第１の部分と第２の部分との間のソフトウェアおよびハードウェアインターフェースを介して行われる（請求項１ｃ、４参照）。または第１の部分と第２の部分のアクセスを行うコンポーネントの接続によって行われる（請求項８、９参照）。
データ表示と、ユーザインターフェースの操作機能を管轄する計算装置部分の構造的統一により広範な最適化が可能である。この最適化はこれらコンポーネントが分離している場合には不可能であろう。現在一般的なアーキテクチュアでは、なるほど表示は適切なプロセッサにより促進することができるが、ユーザへのフィードバックの実現、すなわちユーザインターフェースの機能は相変わらずメインプロセッサにより処理しなければならず、メインプロセッサはそのために連続計算等を中断し、その間停止しなければならない。例えばオブジェクト指向構造の現代のユーザインターフェースは、請求項１の新しいアーキテクチュアでさらに良好に計算器のアーキテクチュアにシミュレートすることができる。なぜなら、ユーザインターフェースのオブジェクトは一般的に表示および機能からなるからである。この表示および機能はここでは１つの同じユニットにより処理される（請求項１ａ、１ｂ、２、６参照）。
データ表示は比較的に簡単になる。なぜなら、グラフィック表示が行われる個所で直接、画面上の座標点のアクセスを行うことができるからである（請求項１ａ、１ｂ，２、６参照）。すなわち、例えばポインタの位置を個々のオブジェクトないしユーザインターフェースの構造毎に行うことができるからである。例えばこのようなオブジェクトの相互カバーの計算は１回だけ実行すればよい。
計算器のアーキテクチュアにより定義される構造は、現代のオペレーティングシステム/ユーザインターフェースコンビネーションのクライアント/サーバソフトウェア構造に似ている。ここでも通信交換とデータ伝送による分割が行われる（請求項１ｃ、４参照）。これによって、このようなシステムを新たなアーキテクチュアにとくに簡単に適合することができる。比較的に古いシステムは適切な手段によって同じようにシミュレートすることができる（請求項１ｃ参照）。これは例えばマルチウェイアクセスを備えたメモリ領域（デュアルポートメモリ）によって行われる。
例えばいわゆるＸターミナルの使用の際に見られる真のクライアント/サーバ構造とは異なり、本発明のアーキテクチュアでは、アプリケーション用の固有の計算能力を有する分散型ハードウェアの利点がすべて保持される（請求項５、６、７参照）。さらに特許ＥＰ４０１８０３等に開示された手段（複数の別個の計算ユニットの接続）とは異なり、短い接続を介して器機内でも実現される技術を使用することもできる（請求項１ａ、１ｃ，４、８、９参照）。
本発明のアーキテクチュアは、実現の上では必ずしも物理的または空間的形態で必要ない場合でも、明瞭なモジュール化を特徴とする（請求項１ａ、１ｂ、１ｃ、１ｄ、１０参照）。このことにより、能力適合、能力向上、または種々異なるプロセッサまたは素子を３つの部分に使用するため、これら部分を簡単に交換することができる。
ここに示されたモジュール化の利点および現代のオペレーティングシステムへの類似性により、このアーキテクチュアを部分コンポーネントの構成に依存しないで使用することができる。このアーキテクチュアはまた、種々異なるプロセッサおよび種々異なるオペレーティングシステム/ユーザインターフェース・コンビネーションを有するすべての公知のシステムに適用することができる（請求項１ａ、１ｃ、１ｄ、２、３参照）。
以下本発明を３つの実施例に基づいて説明する。実施例は図面に示されている。
図１は、計算装置の概略的実施例に対するアーキテクチュア、
図２は、第１の部分と２の構成を示す図、
図３は、第１の部分の構成を示す図である。
図面に使用される符号はテキスト中に説明する。
本発明を以下、３つの実施例の図面に基づいて、構成および作用について説明する。
実施例に示された詳細、例えばプロセッサ、バスシステム等は本発明の理解のためにのみ用いるものである。当業者にとって、本発明はこのような特別な詳細なしに実現可能である。図面は、本発明を不必要な詳細によって分かりにくくしないため概略的に示してある。
図１には、アーキテクチュア移植の例が示されている。第１のプロセッサユニットは例えばメモリの周辺インターフェースを備えたマイクロプロセッサからなる（請求項２参照）。この第１のプロセッサユニットの第１の部分１０１はインターフェース１０３を有する。このインターフェース１０３は、同じように構成された第２のプロセッサユニットの第２の部分１０２とのデータ通信のためのものである（請求項１ａ、１ｃ参照）。２つのプロセッサユニットの別個の外部バスシステムは図示されていない（請求項１ｂ参照）。
第３の部分は、この実施例では、付加的装置１０７（大容量メモリ）、１０８
0004106083.tif 000002
および１０９（入/出力制御部、Ｅ／Ａ）、これらの素子を接続する端末バス１０４、およびＥ／Ａ１０９に接続された外部周辺機器１１０（プリンタ、スキャナ等）により示されている（請求項１ａ参照）。
第１のプロセッサユニット１０１は固有のアクセス経路１０５を介して、第３の部分からの端末バス１０４と接続されている（請求項１ｄ参照）。相応にして第２のプロセッサユニット１０２も固有のアクセス経路１０６を介して端末バス１０４およびひいては、第３の部分の共通に使用されるコンポーネント１０７、１０８、１０９および１１０と接続されている。端末バス１０４の交互の占有は、第１のプロセッサユニット１０１と第２のプロセッサユニット１０２により、例えば衝突検出法（Ethernetで使用されるものと同様）によって実現される。
端末バス１０４による個々のコンポーネント１０７、１０８、１０９、１１０へのアクセス形式、並びにコンポーネントの選択は例として示されているだけであり、本発明の特徴ではない。これらは例えはクロスバースイッチによって実現することもできる。クロスバースイッチは、制御されるコンポーネント群が論理和結合されていれば、図示された第１および第２のプロセッサユニットが第３の部分のコンポーネントに同時にアクセスすることを可能にする。
第１および第２のプロセッサユニット（請求項１には第１の部分、第２の部分として示されている）の構成も１つの実施例である。別の発展的構成が図２に示されている。プロセッサユニットはこの図２では２０１（第１のプロセッサユニットＰＥ１）と２０２（第２のプロセッサユニットＰＥ２）により示されている。というのは、これらは別の実施例だからである（請求項１ａ、２、３、６、７参照）。
ＰＥ１、２０１は固有のアクセス経路２０７により端末バス２０６と接続されている（請求項１ｄ参照）。このアクセス経路２０７はここでは例としてＳＣＳＩバスまたはＩＥＥＥバスの形態で移植することができる。必ずしも必要ではないが、ＰＥ２、２０２も同じように２０８を介して２０６と接続されている。アクセス装置２０９（第１の端末バスコントローラ、ＰＢＫ１）および２１３（第２の端末バスコントローラ、ＰＢＫ２）として、ＳＣＳＩホストアダプタないしＩＥＥＥホストアダプタが使用されると仮定する。ＰＢＫ１とＰＢＫ２との間のデータ通信交換のための接続路２０３はオプションであり（請求項８、９参照）、例えばホストアダプタ間の付加的接続、または端末バス２０６での固有のプロトコルまたは迂回路を介して行うこともできる。迂回路はデータに対するアクセス経路２０４または通信に対するアクセス経路２０５を使用する。
ＰＢＫ１、２０９はさらに２１０（第１のメモリ、Ｓ１）と接続されている。このことはメモリＳ１へのダイレクトアクセス制御（ＤＭＡ）により実現可能である。ＰＢＫ１、２０９は２１１（第１の拡張ユニット，ＥＥ１）とも接続されている。ＥＥ１、２１１（請求項６参照）は例えば、画像出力部２１７（画像出力装置ＢＡＧ）ないし入力装置２１８（ＥＧ）に対するアダプタを有する。さらにＥＥ１はＰＢＫ１への前記の接続の他に、それぞれＳ１、２１０およびプロセッサ２１２（第１のプロセッサＰ１）への接続路を有する。このプロセッサは、Ｓ１、２１０への別のＰＥ１、２０１内部接続路を有する。これにより、ＰＥ１、２０１内の内部独立バスシステムを表す第１の部分が明らかである（請求項１ｂ参照）。
ＰＥ２、２０２の内部構成は同じである。ＰＢＫ２、２１３はＳ２、２１４（第２のメモリ，Ｓ２）およびＥＥ２、２１５（第２の拡張ユニット，ＥＥ２）と接続されている。このＥＥ２、２１５はこの実施例では数値演算コプロセッサとすることができる（請求項７参照）。Ｓ２、２１４はＰＢＫ２，２１３、ＥＥ２，２１５およびプロセッサＰ２，２１６との接続路を有する。プロセッサＰ２，２１６はＥＥ２，２１５とも接続している。Ｐ２，２１６は任意のマイクロプロセッサとすることができる。この個所では、本発明は容易に既存のアーキテクチュアに適合することができる。これは、古いアーキテクチュアが第２の部分、ここではＰＥ２，２０２を表し、この第２の部分に適切に、例えば前記の方法の１つによって第１の部分、ここではＰＥ１，２０１を補充し、これと接続することによって達成される。その際、場合により元のアーキテクチュアのコンポーネント、例えばグラフィックカードをＰＥ１，２０１で使用することができる。
Ｓ１，２１０とＳ２，２１４との間のデータに対する接続路２０４はＤＭＡ伝送により実現することができる。このＤＭＡ伝送はプロセッサＰ１，２１２とＰ２，２１６により初期化することができる。通信に対する接続路２０５は割り込み線路により実現することができる。この割り込み線路によりプロセッサは相互にイベントについて通報することができる。このイベントには場合により２０４での伝送が伴うことがある。択一的にキューイングもハードウェアに移植することができる（例えばＦＩＦＯメモリとして）（請求項１ｃ、４参照）。
接続路２０３、２０４、２０５が明瞭に定義されれば、必要に応じて、ＰＥ１，２０１を後からでも例えば図３に示した変形ＰＥ１，３０１と交換することができる。このことはもちろん反対に、ＰＥ２，２０２の他方の仮想移植に対しても当てはまる。このことは可能なモジュールコンセプトを明らかにする（請求項１０参照）。
図３のＰＥ１，３０１はその基本構造の点でＰＥ１，２０１と同じであり、基本機能の点で次の関係がある：Ｐ１、３０２はＰ１，２１２に相応する。しかしこの場合、Ｐ１はむしろ汎用プロセッサとして移植される。なぜならグラフィック機能は後で説明するよう、他のコンポーネントにより引き受けることができるからである。このプロセッサはＳ１，３０３（Ｓ１，２１０に相応する）と接続されているが、しかし他の特性データも有する。このプロセッサはさらにＰＢＫ１，３０４と接続されており、これはＰＢＫ１，２０９に相応する。Ｐ１，３０２とＳ１，３０３とＰＢＫ１，３０４はすべて、ＰＥ１の他の部分との１つまたは複数の接続路を有する。この他の部分はＥＥ１，２１１と等価である。ここでは例として、ＥＥ１，２１１の次のコンポーネントを詳しく説明する。デジタルシグナルプロセッサ（ＤＳＰ）３０８はＳ１，３０３および３１２（オーディオ入力装置ＡＥＧ）と３１３（オーディオ出力装置ＡＡＧ）へのインターフェースと接続されている。入力処理ユニットＥＰＥ３０７は１つまたは複数の入力装置ＥＧ３１１へのインターフェースを有する。ビデオ処理ユニット（ＶＰＥ）３０６は３０９（画像出力装置ＢＡＧ）と３１０（画像入力装置ＢＥＧ）へのインターフェースを有する。また数量化可能な数の画像処理ユニット（ＢＰＥ１，ＢＰＥ２，ＢＰＥ３，…）３５０、３５１、３５２、…へのアクセス部を有する。複数のＢＰＥは簡単なグラフィックプロセッサからなる小さなモジュールとすることができる。グラフィックプロセッサは場合により、ＢＩＴＢＬＴ機能、画像メモリの一部を備える。これらＢＰＥは並列にプレゼンテーションを発生し、このプレゼンテーションはＶＰＥ３０６により読み出され、ビデオ信号として出力される。ないしはビデオ信号としてＶＰＥ３０６に到来し、これにより複数ＢＰＥへ変換後に分割される。複数ＢＰＥは個別にまたは群で、圧縮伸長ユニット（ＫＤＥ１，ＫＤＥ２，…）３３０、３３１、…と接続されている。これら圧縮伸長ユニットはＰＢＫ１、３０４と種々のＫＤＥとの間でデータ流を交換し、その際これらを所望に応じて変換する。
もちろん、ＰＢＫ１も例えば複数のパラレルアクセスユニットとすることができる。これは比較的に大きな帯域幅を得るためである。
これらのコンポーネントすべてがコンフィギュレーション/通信バス３０５によって制御される。このバスを介してプロセッサＰ１，３０２はすべてを調整する。割り込み信号または非常に小さなデータ量（例えば個々の符号）もキーボードからこのバスに伝送することができる（請求項１ａ、２、６参照）。
ＰＥ１ないしＰＥ２の別の可能な固有のアクセス経路（第３の部分の固有のコンポーネントへの）は示されていない。これらは例えばモデムとすることができる。モデムはＰＥ２に対して排他的なインターフェースを介して接続される。
【図１】
0004106083.tif 000003
【図２】
0004106083.tif 000004
【図３】
0004106083.tif 000005