(57)【特許請求の範囲】
【請求項１】
第１及び第２のコンデンサと、
前記第１のコンデンサを介して第１の差動入力信号の第１信号が印加される第１の端子と、前記第２のコンデンサを介して前記第１の差動入力信号の第２信号が印加される第２の端子と、
該第１の端子と該第２の端子の間を素子導通状態で短絡し素子非導通状態で非短絡にする能動素子
を含み、該能動素子は該第１の端子及び該第２の端子の間で並列に接続される２つの能動素子であり、前記第１の差動入力信号の周波数の１／２の周波数を有する第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより前記第１信号が印加されている該第１の端子と、前記第２信号が印加されている該第２の端子との間を該第１の差動入力信号の周波数で間欠的に短絡することを特徴とするミキサ回路。
【請求項２】
該能動素子はＭＯＳトランジスタであることを特徴とする請求項１記載のミキサ回路。
【請求項３】
該能動素子はＦＥＴであることを特徴とする請求項１記載のミキサ回路。
【請求項４】
インダクタと、
低入力インピーダンスを有する負荷回路
を更に含み、該第１の端子及び該第２の端子を該インダクタを介して該負荷回路に接続することを特徴とする請求項１記載のミキサ回路。
【請求項５】
該能動素子が短絡していない期間を少なくとも部分的に含む期間において導通するゲート回路と、
低入力インピーダンスを有する負荷回路
を更に含み、該第１の端子及び該第２の端子を該ゲート回路を介して該負荷回路に接続することを特徴とする請求項１記載のミキサ回路。
【請求項６】
コンデンサによる容量結合を介して第１の差動入力信号が印加される２つの端子間を素子導通状態で短絡し素子非導通状態で非短絡にする能動素子を含み、該能動素子は該２つの端子間で並列に接続される２つの能動素子であり、前記第１の差動入力信号の周波数の１／２の周波数を有する第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより該端子間を該第１の差動入力信号の周波数で間欠的に短絡する位相比較回路と、
該端子間に現れる信号に基づいて該第１の差動入力信号を生成するフィードバック回路と、
該第１の差動入力信号に同期して該第２の差動入力信号をラッチするラッチ回路
を含むことを特徴とする受信回路。
【請求項７】
該第２の差動入力信号はＮＲＺ信号であることを特徴とする請求項６記載の受信回路。
【請求項８】
コンデンサによる容量結合を介して第１の差動入力信号が印加される２つの端子間を素子導通状態で短絡し素子非導通状態で非短絡にする第１の能動素子を含み、該第１の能動素子は該２つの端子間で並列に接続される２つの能動素子であり、前記第１の差動入力信号の周波数の１／２の周波数を有する第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより該端子間を該第１の差動入力信号の周波数で間欠的に短絡する第１の位相比較回路と、
コンデンサによる容量結合を介して前記第１の差動入力信号と同一周波数を有する第３の差動入力信号が印加される２つの端子間を素子導通状態で短絡し素子非導通状態で非短絡にする第２の能動素子を含み、該第２の能動素子は該２つの端子間で並列に接続される２つの能動素子であり、該第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより該端子間を該第１の差動入力信号の周波数で間欠的に短絡する第２の位相比較回路と、
該第１の位相比較回路の位相比較結果を遅延した後該第２の位相比較回路の位相比較結果を掛け算する掛け算回路
を含むことを特徴とする周波数比較回路。
【請求項９】
該第１の差動入力信号と該第３の差動入力信号とは同一の信号の異なる時刻における信号であることを特徴とする請求項８記載の周波数比較回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般にミキサ回路及びミキサ回路を用いた通信装置に関し、詳しくは直接検波回路及び直接検波回路を用いた通信装置に関する。
【従来の技術】
近年、ＷＣＤＭＡ（ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ  Ａｃｃｅｓｓ）等の広帯域で且つベースバンドに低周波成分を有する通信方式においては、受信器の小型化、低コスト化、低消費電力化を達成するために、外付けフィルタ部品を用いない直接検波回路を使用することが望まれる。直接検波回路においては、微弱なＲＦ信号に混入したローカルがＲＦ信号と共に検波されて、ＤＣオフセットが発生するという問題がある。
【０００２】
ダイオードを逆向きに並列接続したＡＰＤＰ（anti-parallel diode pair）を用いるサブハーモニックポンピングミキサは、低コストで小型の構成とすることが可能であり、またローカルの周波数をキャリア周波数の半分に設定すれば、直接検波が可能であると共にキャリア周波数の１／２の周波数のローカルがＲＦに漏れても、それが戻ってきてＤＣ成分になることはない。このようにサブハーモニックポンピングミキサには、原理的にＤＣオフセットが発生しないという利点があり、直接検波のミキサとして使用することが考えられている。
【０００３】
図１は、サブハーモニックポンピングミキサの構成を示す図である。
【０００４】
ダイオードＤ１及びＤ２からなるＡＰＤＰ１０に、Ｌ１及びＣ１からなるフィルタを介してＲＦが供給されると共に、ダウンコンバージョンミキサの場合にはＬ２及びＣ２からなるフィルタを介してローカルＬｏが供給される。ＡＰＤＰ１０によりＲＦが検波され、検波後の信号が、Ｌ３及びＣ３からなるローパスフィルタを介し、抵抗Ｒの端子部分に出力される。
【発明が解決しようとする課題】
図２は、図１のサブハーモニックポンピングミキサのコンバージョンゲインに関する特性を示す。図２に示されるように、コンバージョンゲインは、ローカルパワーを上昇させたところで、最大−２０ＤＢ程度が達成されるに過ぎない。
【０００５】
図３は、図１のサブハーモニックポンピングミキサの雑音指数に関する特性を示す。図３に示されるように、雑音指数の特性においては、最高でも２０ＤＢ程度が達成されるに過ぎない。
【０００６】
このように、従来のサブハーモニックポンピングミキサは、低コストで実現可能でありローカル信号の漏洩によるＤＣオフセットが生じないという利点を有するが、利得及び雑音特性に関して問題があった。
【０００７】
本発明は、小型、低コスト、低消費電力で実現可能な直接検波回路でありながら、ローカル漏洩信号によるＤＣオフセットが生じないと共に良好な利得及び雑音特性を達成するミキサ回路を提供することを目的とする。
【課題を解決するための手段】
本発明のミキサ回路は、第１及び第２のコンデンサと、前記第１のコンデンサを介して第１の差動入力信号の第１信号が印加される第１の端子と、前記第２のコンデンサを介して前記第１の差動入力信号の第２信号が印加される第２の端子と、該第１の端子と該第２の端子の間を素子導通状態で短絡し素子非導通状態で非短絡にする能動素子を含み、該能動素子は該第１の端子及び該第２の端子の間で並列に接続される２つの能動素子であり、前記第１の差動入力信号の周波数の１／２の周波数を有する第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより前記第１信号が印加されている該第１の端子と、前記第２信号が印加されている該第２の端子との間を該第１の差動入力信号の周波数で間欠的に短絡する。
【０００８】
上記の２つの能動素子は、例えばＭＯＳトランジスタであってよい。
【０００９】
上記ミキサ回路は、小型、低コスト、低消費電力で実現可能であり、また検出対象の周波数（キャリア周波数）の１／２の周波数の信号をローカルとして使用するのでローカル漏洩信号によるＤＣオフセットが生じないと共に、信号経路が常に一定以下のインピーダンスに保たれるので良好な利得及び雑音特性を達成することが出来る。
【００１０】
また本発明による受信回路は、コンデンサによる容量結合を介して第１の差動入力信号が印加される２つの端子間を素子導通状態で短絡し素子非導通状態で非短絡にする能動素子を含み、該能動素子は該２つの端子間で並列に接続される２つの能動素子であり、前記第１の差動入力信号の周波数の１／２の周波数を有する第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより該端子間を該第１の差動入力信号の周波数で間欠的に短絡する位相比較回路と、該端子間に現れる信号に基づいて該第１の差動入力信号を生成するフィードバック回路と、該第１の差動入力信号に同期して該第２の差動入力信号をラッチするラッチ回路を含む。
【００１１】
上記受信回路では、本発明のミキサ回路を位相比較回路として用いることで、小型で低ノイズの高速な位相比較回路を実現することが可能となる。
【００１２】
また本発明による周波数比較回路は、コンデンサによる容量結合を介して第１の差動入力信号が印加される２つの端子間を素子導通状態で短絡し素子非導通状態で非短絡にする第１の能動素子を含み、該第１の能動素子は該２つの端子間で並列に接続される２つの能動素子であり、前記第１の差動入力信号の周波数の１／２の周波数を有する第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより該端子間を該第１の差動入力信号の周波数で間欠的に短絡する第１の位相比較回路と、コンデンサによる容量結合を介して前記第１の差動入力信号と同一周波数を有する第３の差動入力信号が印加される２つの端子間を素子導通状態で短絡し素子非導通状態で非短絡にする第２の能動素子を含み、該第２の能動素子は該２つの端子間で並列に接続される２つの能動素子であり、該第２の差動入力信号の互いに逆相の信号で該２つの能動素子のそれぞれを駆動することにより該端子間を該第１の差動入力信号の周波数で間欠的に短絡する第２の位相比較回路と、該第１の位相比較回路の位相比較結果を遅延した後該第２の位相比較回路の位相比較結果を掛け算する掛け算回路を含む。
【００１３】
上記周波数比較回路では、本発明のミキサ回路を位相比較回路として用いることで、小型で低低消費電力の周波数比較回路を実現することが可能となる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１４】
図４は、本発明によるミキサ回路の基本的構成を示す回路図である。
【００１５】
図４のミキサ基本回路２０は、スイッチ機能を有する能動素子として働くＮＭＯＳトランジスタ２１及び２２と、コンデンサＣ１及びＣ２を含む。ミキサ基本回路２０の端子ａ＋及びａ−には、抵抗Ｒｉを介してＲＦ信号が差動信号として入力される。ＮＭＯＳトランジスタ２１のゲート端子ｂ＋には、搬送波の２倍の周期を有するローカル信号が入力され、またＮＭＯＳトランジスタ２２のゲート端子ｂ−には、ゲート端子ｂ＋に入力されるローカル信号の相補信号が入力される。ミキサ基本回路２０は、抵抗Ｒｌの両端に検波後の信号を出力する。なおここでＮＭＯＳトランジスタ２１及び２２は、特にＮＭＯＳである必要はなく、一般にＦＥＴ（電界効果トランジスタ）であってよい。
【００１６】
図４のミキサ基本回路２０では、ゲート端子ｂ＋或いはゲート端子ｂ−がＨＩＧＨとなる期間では、ＮＭＯＳトランジスタ２１或いは２２が導通して差動信号同士を短絡し、それ以外の期間ではコンデンサＣ１或いはＣ２による容量結合によりＲＦ信号の変化を出力端に伝える。
【００１７】
図５は、図４のミキサ基本回路２０の等価回路を示す回路図である。
【００１８】
図５の等価回路２０は、図４の差動信号入力を単一の信号として表現したものであり、スイッチＳ１及びＳ２とコンデンサＣｐを含む。入力端ａにはＲＦ信号が供給される。スイッチＳ１はローカル信号がＨＩＧＨの期間導通し、スイッチＳ２はローカル信号の相補信号がＨＩＧＨの期間導通する。
【００１９】
図６は、図４の等価回路の動作を示す図である。
【００２０】
図６に示すようにＲＦ信号が端子ａに供給され、ローカル信号及びその相補信号が端子ｂ＋及びｂ−に供給される。ローカル信号及びその相補信号に対して、スイッチＳ１及びＳ２が導通する閾値Ｖｔｈ（図４のＮＭＯＳトランジスタ２１及び２２の閾値に対応する）が示される。図６に示されるように、ローカル信号或いはその相補信号が閾値Ｖｔｈ以上である期間においては、導通状態のスイッチＳ１或いはＳ２により、図５の出力端子ｏがグランド電位に短絡され、出力電流ｉｏはゼロとなる。それ以外の期間においては、スイッチＳ１或いはＳ２が非導通状態となることにより、コンデンサＣｐの容量結合を介して、入力ＲＦ信号の電圧変化が出力電流ｉｏとして出力される。これにより直接検波が実現される。
【００２１】
直交デジタル変調信号Re[(I+jQ)e jωct]=Icosωct-Qsinωctを入力信号とする。周波数ωcのキャリア信号の２倍の周期を有するローカル信号は、キャリア信号の２周期に一度ＨＩＧＨになり、対応するスイッチＳ１が導通する。またローカル信号の相補信号も、キャリア信号の２周期に一度ＨＩＧＨになり、対応するスイッチＳ２が導通する。このスイッチＳ１及びＳ２の導通状態は交互に現れるので、入力信号を伝播する信号線は、キャリア信号の各周期において所定の期間グランドに短絡される。
【００２２】
負荷抵抗Ｒｌが充分に小さいとすると、スイッチが導通していない状態においては、出力端ｏに現れる瞬時電流I0-instは以下のようになる。
【００２３】
I0-inst= Cp (dVa/dt)
この瞬時電流から単位時間当たりの出力電流i0を求めると、以下のようになる。
【００２４】
【数１】
0004167852.tif 000002
なおここで、Tはキャリア周期、t0及びφ0はスイッチが導通を開始する時間及び位相、t及びφはスイッチが導通状態である期間及び位相期間である。
【００２５】
従って、φ0 = 0でかつΔφが2πより充分小さいとすると、単位時間当たりの電流は、
i0 = (CpQΔφ) / 2π
となる。またφ0 = π／2でかつΔφが2πより充分小さいとすると、単位時間当たりの電流は、
i0 = (CpIΔφ) / 2π
となる。このようにスイッチが導通を開始する時間をゼロ位相及びπ／２位相に設定することで、直交ベースバンド信号を得ることが出来る。
【００２６】
図７は、本発明によるミキサ回路の第１の実施例を示す回路図である。
【００２７】
図７のミキサ回路３０は、図４に示されるミキサ基本回路２０を２つと、ＮＭＯＳトランジスタ３１乃至３８、バイポーラトランジスタ３９乃至４４、コンデンサ４５及び４６、及び抵抗４７及び４８を含む。２つのミキサ基本回路２０には、ＲＦ信号が入力される。
【００２８】
図８は、ミキサ基本回路２０及びＮＭＯＳトランジスタ３１乃至３８に入力されるローカル信号の位相関係を示す図である。
【００２９】
図７及び図８から分かるように、ミキサ基本回路２０の一方には、ローカル信号ｌｏ０とその相補信号ｌｏ５が入力され、もう一方には、ローカル信号ｌｏ３とその相補信号ｌｏ７が入力される。ローカル信号ｌｏ０とローカル信号ｌｏ３とは、ローカル信号の周波数でみた場合に、位相が９０°ずれている。従って、キャリア信号ＲＦの周波数で考えた場合には、位相が１８０°ずれていることになる。このような２つのミキサ基本回路２０を設けることによって、一方のミキサ基本回路２０の２つの出力同士が短絡されている間は、他方のミキサ基本回路２０から検波信号を出力するように構成する。これによって、回路全体のバランスをとり、ノイズの発生を抑えることが可能になる。
【００３０】
ミキサ基本回路２０から出力される信号は、ＮＭＯＳトランジスタ３１乃至３８を介して、次段に設けられたバイポーラトランジスタ３９乃至４４からなる電流センスアンプに入力される。ここで、ＮＭＯＳトランジスタ３１乃至３８は、各ミキサ基本回路２０において検波信号が出力される期間、即ちミキサ基本回路２０内でスイッチが短絡していない期間の間、ミキサ基本回路２０の出力を電流センスアンプに供給するために設けられる。
【００３１】
バイポーラトランジスタ３９乃至４４からなる電流センスアンプは、充分に低い入力インピーダンスを有する。この電流センスアンプは、ミキサ基本回路２０からの検波信号出力を電流信号として受け取り、これを信号増幅し、電圧信号として出力する。この電圧信号出力がコンデンサ４５及び４６により積分されることで、ベースバンド信号ＢＢ＋及びＢＢ−が得られる。
【００３２】
なお直交検波を実現する場合には、図７に示される回路と同一の構成の回路を、第２の回路として設ける。この新たに設けた第２の回路には、第１の回路に入力されるローカル信号ｌｏ１、ｌｏ５、ｌｏ３、及びｌｏ７とは９０°位相のずれたローカル信号、即ちｌｏ２、ｌｏ６、ｌｏ４、及びｌｏ８を供給する。これにより、第１の回路とは９０°位相のずれた検波信号を得ることが可能となり、直交検波を実現することが出来る。
【００３３】
図９は、本発明によるミキサ回路の第２の実施例を示す回路図である。
【００３４】
図９のミキサ回路５０は、ＮＭＯＳトランジスタ５１乃至５４、トランジスタ５５乃至６２、コンデンサ６３及び６４、定電流原６５及び６６、ＮＭＯＳトランジスタ６７及び６８、抵抗６９乃至７２、及びコモンモードフィードバック回路（ＣＭＦＢ）７３を含む。
【００３５】
ＲＦ信号はトランジスタ５５乃至５８のベースに供給され、増幅された電流信号として、ＮＭＯＳトランジスタ５１及び５２とＮＭＯＳトランジスタ５３及び５４とからなる２つのスイッチ回路に供給される。各スイッチ回路は、図４において、ＮＭＯＳトランジスタ２１及び２２からなるミキサ基本回路２０のスイッチ回路に対応する。図９の第２実施例においては、コンデンサを介した容量結合を使用することなく、ＲＦ信号に対応する電流信号を直接スイッチ回路に供給している。
【００３６】
ＮＭＯＳトランジスタ５１及び５２とからなるスイッチ回路には、ローカル信号ｌｏ１及びｌｏ５がスイッチ開閉を制御する信号として入力される。またＮＭＯＳトランジスタ５３及び５４とからなるスイッチ回路には、ローカル信号ｌｏ３及びｌｏ７がスイッチ開閉を制御する信号として入力される。これらのローカル信号の位相関係は、図８に示されるものと同一である。これらのスイッチ回路の各々はキャリア信号の１周期の間に一度短絡し、２つのスイッチ回路の間で短絡状態は１８０°位相がずれていることになる。
【００３７】
一方のスイッチ回路のＲＦ＋側の出力と他方のスイッチ回路のＲＦ−側の出力とが、トランジスタ５９及び６０からなるカスコード回路に入力される。また一方のスイッチ回路のＲＦ−側の出力と他方のスイッチ回路のＲＦ＋側の出力とが、トランジスタ６１及び６２からなるカスコード回路に入力される。それぞれのカスコード回路からの電圧出力は、コンデンサ６３或いは６４によって積分されて、ベースバンド信号ＢＢ＋及びＢＢ−が得られる。
【００３８】
ここで一方のカスコード回路及びベースバンド信号出力回路部分には、上述のように、一方のスイッチ回路のＲＦ＋側の出力と他方のスイッチ回路のＲＦ−側の出力が入力される。従って、一方のスイッチ回路が短絡している状態であっても、他方のスイッチ回路から検波信号が供給される構成となっている。
【００３９】
ベースバンド信号ＢＢ＋及びＢＢ−は、ＮＭＯＳトランジスタ６７及び６８と抵抗６９及び７０を介して、コモンモードフィードバック回路７３に供給される。コモンモードフィードバック回路７３は、フィードバックされてきた信号に基づいて、抵抗７１及び７２を介してＲＦ信号の電圧を調整する。これによって、図９のミキサ回路を、適正な電圧の動作点で動作させる。従って、電源電圧が変化した時、デバイスの特性が変化した時、電源電圧にノイズがのった時等に、適切な動作を保証することが出来る。
【００４０】
図１０は、図９に示される第２の実施例のミキサ回路のコンバージョンゲインに関する特性を示す。図１０と図２とを比較すれば分かるように、従来のサブハーモニックミキサと比べて、本発明におけるミキサ回路においては、正の利得が得られており遥かに高い変換利得が達成される。
【００４１】
図１１は、図９に示される第２の実施例のミキサ回路の雑音指数に関する特性を示す。本発明におけるミキサ回路においては、最高で１０ＤＢ程度の雑音指数が達成されており、図１１と図3とを比較すれば分かるように、従来のサブハーモニックミキサと比べて遥かに良好な雑音特性が得られる。
【００４２】
図１２は、本発明によるミキサ回路を用いたＷＣＤＭＡトランシーバを示す構成図である。
【００４３】
図１２のＷＣＤＭＡトランシーバ８０は、アンテナ８１、デュプレクサ８２、ローノイズアンプ８３乃至８５、ミキサ８６及び８７、チャネルセレクションフィルタ８８及び８９、ＡＤコンバータ９０及び９１、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）９２、ポリフェーズＶＣＯ（Ｖｏｌｔｅｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）９３、及び送信部９４を含む。
【００４４】
アンテナ８１で受信された受信信号は、デュプレクサ８２で送信部９４から分離されると共に帯域フィルタリングされる。ローノイズアンプ８３乃至８５は、デュプレクサ８２から供給される受信信号を増幅すると共に利得調整する。増幅及び利得調整後の信号が、本発明のミキサ８６及び８７に入力される。２つのミキサ８６及び８７は、ポリフェーズＶＣＯ９３で発生した８相のローカル信号のうち４相ずつを受け取り、直交検波されたベースバンド信号を生成する。ベースバンド信号は、チャネルセレクションフィルタ８８及び８９により帯域外信号が抑圧され、ＡＤコンバータ９０及び９１によりデジタル信号に変換される。このデジタル信号は、ＤＳＰ９２はフィルタリング処理、ｒａｋｅ処理、コード逆拡散等の種々の処理を実行して、自局宛の信号を取り出す。
【００４５】
上述のＷＣＤＭＡトランシーバ８０においては、本発明のミキサ回路を用いることで、小型、低コスト、低消費電力な直接検波回路を使用しながらも、ローカル漏洩信号によるＤＣオフセットが生じないと共に良好な利得及び雑音特性を達成することが可能となる。
【００４６】
図１３は、本発明によるミキサ回路を応用した光受信回路を示す回路図である。
【００４７】
図１３の光受信回路は、光電変換器ＯＥ、リミッタ１０１、ミキサ基本回路１０２、ＶＣＯ１０３、電流センスアンプ１０４、ループフィルタ１０５、差動増幅器１０６、Ｄフリップフロップ１０７及び１０８、及び出力回路１０９を含む。また各回路間を接続する要素として、抵抗Ｒ１乃至Ｒ６及びインダクタＬ１及びＬ２が設けられる。
【００４８】
光入力は、光電変換器ＯＥにより電気信号に変換された後、リミッタ１０１により波形整形され、本発明のミキサ基本回路１０２に供給される。ここで光信号は、ＮＲＺ（ｎｏｎｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ）であれば２値バースト信号でもランダムパターンでもよく、クロック信号の１／２までの基本波成分を有する。
【００４９】
光受信器においては、受信した信号からクロック信号抽出して、抽出されたクロック信号を用いて受信信号を取り込む必要がある。図１３の構成では、本発明のミキサ回路のスイッチ開閉を制御する信号として、整形後の受信信号を用いる。前述のように、本発明のミキサ回路では、キャリア信号の周波数の１／２の周波数のローカル信号を用いることで、キャリア信号の周波数の位相を検出することが出来る。これを応用して、図１３の構成では、受信信号に含まれるクロック信号の１／２の基本波成分によりスイッチの開閉を制御することで、クロック信号の位相を検出する。
【００５０】
即ち、ミキサ基本回路１０２は、整形後の受信信号をローカル信号として用いることで、ＶＣＯ１０３が発信する信号から受信信号のクロック信号に相当する周波数成分の位相を検出して、電流信号として出力する。このミキサ基本回路の動作は、位相比較動作に相当する。この出力電流信号のうちで低周波成分が、インダクタＬ１及びＬ２を介して、電流センスアンプ１０４に供給される。電流センスアンプ１０４が信号を増幅した後の電圧出力は、ループフィルタ１０５及び差動増幅器１０６を介して、ＶＣＯ１０３にフィードバックされる。このフィードバック信号によりＶＣＯ１０３の発信が制御され、位相同期ループが構成される。
【００５１】
ループにより制御されるＶＣＯ１０３の出力は、受信信号中に含まれるクロック信号に同期したクロック信号となり、このクロック信号がＤフリップフロップ１０７及び１０８に供給される。Ｄフリップフロップ１０７及び１０８はマスタスレーブラッチ回路を構成し、受信データをクロックに同期してラッチする。ラッチされた信号は、出力回路１０９を介して、出力信号Ｄ＋及びＤ−として出力される。
【００５２】
光ファイバ・バイナリ通信の受信ＰＬＬに用いられる位相比較器は、基本的に位相検波器と同等である。従って、従来からギルバート・セル等の掛け算回路は、ＲＦ受信器におけるミキサ回路として使用されると共に、光受信器の位相比較器としても用いられる。ＲＦ信号が一般に微弱であるので、ＲＦミキサに必要な特性としては、低ノイズ、低位相ノイズ、高変換利得、低歪み等が挙げられる。これに対して、光受信器のＰＬＬでは、入力信号はＶＣＯ出力と充分に増幅してクリップした受信データ信号であるので、ノイズ及び変換利得に対する要求は高くない代わりに、高速で動作することが必要になる。また更に、小型化や低消費電力化に対する要求がある。本発明のミキサ回路を用いることで、小型で低消費電力でありながら、高速でかつ低位相ノイズの光受信装置を実現することが出来る。
【００５３】
図１４は、本発明のミキサ回路を応用した周波数検出器の構成を示す構成図である。図１４（ａ）乃至（ｄ）の構成を統合して、周波数検出器全体を構成する。
【００５４】
図１３の構成では、受信信号中のクロック信号成分に位相を同期させるように位相同期ループを用いたが、位相調整を行うだけでは実際には不十分である。周波数を検出して、受信信号中のクロック信号の周波数と一致するようにＶＣＯの発信周波数を制御する必要がある。図１４の回路は、そのための周波数検出器を示す図である。
【００５５】
図１４（ａ）は、本発明のミキサ基本回路２０の出力に、４分配回路１２１乃至１２４が接続される構成を示す。２つのミキサ基本回路２０には、例えば図１３の回路で検出された信号Ｄ＋及びＤ−に対応するデータ信号ｄｐ及びｄｎが、スイッチ開閉制御用のローカル信号として入力される。またインフェーズクロックｃ１とその相補クロックｃ５とが一方のミキサ基本回路２０に入力され、直交フェーズクロックｃ３及びその相補クロックｃ７とが他方のミキサ基本回路２０に入力される。これにより、時刻ｔ１における位相を検出して、直交位相信号を生成する。
【００５６】
図１４（ｂ）は、分周器１３０を示し、データ信号ｄｐ及びｄｎが入力される。分周器１３０は、データ信号ｄｐ及びｄｎを４分周し、それぞれ位相が異なる４つの分周データ信号ｄ１乃至ｄ４を生成する。またこれらの分周データ信号ｄ１乃至ｄ４と同一論理であるが、電圧がより高いレベルに設定された高電位分周データ信号ｕｄ１乃至ｕｄ４も生成する。図１５に、データ信号ｄｐ及びｄｎと分周データ信号ｄ１乃至ｄ４とを示す。
【００５７】
図１４（ａ）においては、４分配回路１２１乃至１２４に、分周データ信号ｄ１乃至ｄ４を供給することで、直交位相信号である検波後のクロック信号を４分割にインターリーブする。図１６に、４分配回路１２１乃至１２４の回路構成の一例を示す。
【００５８】
図１４（ｃ）は、電流センスアンプ１３１乃至１３８と、レベルシフタ１３９乃至１４６を示す。電流センスアンプ１３１乃至１３８には、４分配回路１２１乃至１２４で生成される４分割インターリーブ信号ｃ１１−ｃ１４、ｃ５１−ｃ５４、ｃ３１−ｃ３４、及びｃ７１−ｃ７４が供給され、これらの信号を増幅する。増幅後の電圧信号は、約１データ幅のインターリービングクロックｕｄｌ１乃至ｕｄｌ４がゲート入力されるＮＭＯＳトランジスタでリセットされる。増幅後の電圧信号は、レベルシフタ１３９乃至１４６で電圧レベルが下げられ、時刻ｔ１における直交位相信号ｓ１１−ｓ１４、ｓ３１−ｓ３４、ｓ５１−ｓ５４、及びｓ７１−ｓ７４として出力される。図１７に、電流センスアンプ１３１乃至１３８の一例の回路構成を示す。また図１８に、レベルシフタ１３９乃至１４６の一例の回路構成を示す。
【００５９】
図１４（ｄ）は、ミキサ基本回路２０、４分配回路１５１乃至１５４、掛け算器１５５乃至１５８、及び電流センスアンプ１５９及び１６０を示す。図１４（ｄ）のミキサ基本回路２０及び４分配回路１５１乃至１５４は、クロック信号ｃ１及びｃ５とクロック信号ｃ３及びｃ７とについて、時刻ｔ２においてデータ信号により検波された直交位相信号を生成する。掛け算器１５５乃至１５８は、この時刻ｔ２の直交位相信号と、時刻ｔ１の直交位相信号ｓ１１−ｓ１４、ｓ３１−ｓ３４、ｓ５１−ｓ５４、及びｓ７１−ｓ７４とについて掛け算をとり、出力を電流センスアンプ１５９及び１６０に供給する。これら２つの電流センスアンプ１５９及び１６０の出力を加算することで、周波数誤差信号ｏｐ及びｏｎを得ることが出来る。図１９に、掛け算器１５５乃至１５８の一例の回路構成を示す。
【００６０】
ここで周波数誤差feは、
fe = dφ/dt ≒ (φt2-φt1)/ΔT
であり、φt2-φt1がゼロ近傍では、
exp[j(φt2-φt1)] ≒ 1 + j(φt2-φt1)
であることを利用すると、exp[j(φt2-φt1)] /ΔTの虚数部分がfeの近似となるので、
fe ≒ (sinφt2cosφt1 - cosφt2sinφt1) / ΔT
となる。ここでΔTはデータ遷移間隔である。図１４の構成では、上記の式に従って周波数誤差feを求めている。但し図１４の構成では、データ遷移間隔ΔTが出力に含まれないが、これを実現することは容易である。また多くの場合は周波数誤差feの極性だけが問題となるので、図１４の構成を実際上使用することが出来る。なお０／１交番のバーストデータを用いる場合には、ΔTはデータ転送周期Ｔとなる。またランダムパターンの場合であっても、電流センスアンプの出力インピーダンスの抵抗成分がＲで容量成分がＣであるとすると、ΔT>>2π√RCで信号が減衰するので、上記の近似式で用いたsin(φt2-φt1)が−πからπの間でしか有効でないという問題を回避できる。
【００６１】
図２０は、図１４の構成を簡略化して構成した周波数ロックループである。図２０（ａ）はミキサ基本回路及び４分配回路（ｑｓ）を示し、図１４（ａ）の構成に対応する。図２０（ｂ）は電流センスアンプ（ｃｓａ）及びレベルシフタ（ｌｓ）を示し、図１４（ｃ）の構成に対応する。図２０（ｃ）は光信号を受信して電気信号を生成する光電変換器ＯＥと、この電気信号を波形整形するリミッタＬＭを示す。図２０（ｄ）は、ミキサ基本回路、４分配回路（ｑｓ）、掛け算器（ｑｘｓ）、及び電流センスアンプを示し、図１４（ｄ）の構成に対応する。図２０（ｅ）は、図２０（ａ）乃至（ｄ）の構成で検出された周波数誤差信号ｆ＋及びｆ−を入力として、入力に応じて周波数制御することで、クロック信号ｃ１、ｃ３、ｃ５、及びｃ７を生成する。ここで生成されたクロック信号ｃ１、ｃ３、ｃ５、及びｃ７が、図２０（ａ）及び（ｄ）の構成に入力されることで、フィードバックによる周波数ロックループを形成する。図２０（ｆ）は、クロック信号ｃ１、ｃ３、ｃ５、及びｃ７により分周信号を生成する分周器を示す。この分周器で生成された分周信号が、４分配回路（ｑｓ）の各々に供給される。
【００６２】
以下にサブハーモニックステアリングミキサとその変形について説明する。
【００６３】
図２１は、サブハーモニックステアリングミキサの回路構成を示す回路図である。
【００６４】
従来技術において差動ローカル信号で信号を導通する図２１のような回路構成が知られている。この場合にもローカル周波数としてキャリア周波数の１／２のものを用いるので、漏洩したローカルの自己検波によるＤＣオフセットの発生は小さく出来る。しかしキャリア周波数の信号が、ローカル信号が入力されるトランジスタのＣｂｅにより共通エミッタノードに発生し、これがＲＦ入力トランジスタのＣｃｂをＲＦ信号にリークすることを防ぐことは出来ない。即ち、ローカル漏洩に対する対策は不完全であり、高精度の直接検波が必要なＷＣＤＭＡ受信器に用いることは出来ない。
【００６５】
図２２は、ローカル周波数がキャリア周波数に等しい直交差動ローカル信号を用いてギルバートセルを構成したサブハーモニックトランスファミキサの回路構成を示す回路図である。
【００６６】
図２２のように、ローカル周波数がキャリア周波数に等しい直交差動ローカル信号を用いてギルバートセルを構成した回路にすれば、ローカル信号が入力されるトランジスタがＲＦ入力トランジスタのコレクタに発生するローカルの高調波は２Ｆcarrier＝４Ｆloとなるので、この問題は解決される。図２２でＣＭＦＢはコモンモードフィードバック回路、ＬＰＦ、ＣＭＰ、ＦＩＬＴはそれぞれＬＯＷパスフィルタ、コンパレータ、デジタルフィルタである。ＬＰＦ、ＣＭＰ、ＦＩＬＴ、及びＦＩＬＴ出力により制御される電流源は、ΣΔＡ／Ｄコンバータと受信フィルタ又はその一部を構成している。
【００６７】
上記説明したミキサ回路の実施例及びその応用の実施例においては、ローカル信号を得るために多相発振回路を使用することになる。以下に、そのような多相発振回路の構成例について説明する。なお以下に示すような多相発振回路を用いて低位相ノイズのローカル信号又は低タイミング・ジッタのクロックを上記ミキサ回路或いは位相／周波数検出器に供給することは、各回路の性能を確保するために好ましい構成であるが、本発明はこれらの多相発振回路の使用に限定されるものではない。
【００６８】
図２３は、多相発振回路の構成の一例を示す図である。この構成は、コルピッツ回路の各共振器を結合させることで、３相以上の多相発振器を構成した例である。
【００６９】
図２３の多相発振器２００は、複数個のコルピッツ回路２０１−１乃至２０１−ｎと、複数個のコンデンサＣｐを含む。複数個のコルピッツ回路２０１−１乃至２０１−ｎは、コンデンサＣｐを介してチェーン状に結合され、終端を先端と接続することでループを構成する。複数個のコルピッツ回路２０１−１乃至２０１−ｎは同一の構成であり、各々がＮＭＯＳトランジスタ２０２、抵抗２０３、定電流源２０４、インダクタＬ、及びコンデンサＣｆを含む。
【００７０】
隣接コルピッツ回路間の位相差が小さいと波の重なりで振幅が大きくなり、個々のコルピッツ回路の振幅制限作用が働く。従って、隣接コルピッツ回路間の発振位相差が２π／ｎより大きい場合には、ループ中の別の部位に位相差の小さい部分が生じ、その場所での振幅が制限される。このようにして、隣接コルピッツ回路間の発振位相差が２π／ｎより大きい発振或いは２π／ｎより小さい発振は、振幅が制限されて減衰する。この結果、隣接コルピッツ回路間の発振位相差が２π／ｎの波についてのみ、その振幅を隣り合ったコルピッツ回路が協調しながら成長させることになり、安定した発振が得られる。
【００７１】
図２４は、多相発振回路の構成の別の一例を示す図である。これは、コルピッツ回路をベース接地とすることで、ｎ相の多相発振器を構成した例である。
【００７２】
図２４の多相発振器２１０は、複数個のコルピッツ回路２１１−１乃至２１１−ｎと、複数個のコンデンサＣｐを含む。複数個のコルピッツ回路２１１−１乃至２１１−ｎは、コンデンサＣｐを介してチェーン状に結合され、終端を先端と接続することでループを構成する。複数個のコルピッツ回路２１１−１乃至２１１−ｎは同一の構成であり、各々がバイポーラトランジスタ２１２、抵抗２１３、インダクタＬ、及びコンデンサＣｆを含む。ここでバイポーラトランジスタ２１２は、ＮＭＯＳトランジスタであってもよい。
【００７３】
トランジスタの制御端であるベース（ＮＭＯＳトランジスタの場合はゲート）に印加されるＶｂ１乃至Ｖｂｎはバイアス電圧である。発振開始時に、このバイアス電圧Ｖｂ１乃至Ｖｂｎの一部又は全部に順次時間をずらしてバイアス電圧を印加すれば、隣接コルピッツ回路間の発振位相差の符号を決定することが出来る。図２３の発振回路において、出力はバイポーラトランジスタ２１２のコレクタ又はエミッタから取り出す。
【００７４】
多相発振回路のうちで、利用される形態で最も一般的なのは直交（４相）発振器の場合である。図２４の発振回路でコルピッツ回路の数を４つとして直交（４相）発振器を構成した場合、定常発振状態においては隣接コルピッツ回路間での位相を補正するように働く力が小さく、デバイスの選択・回路構成によっては位相誤差が大きくなる可能性がある。従ってこれに対する対策が必要となる。
【００７５】
図２５は、コルピッツ回路を用いた直交発振回路の構成の一例を示す図である。図２５において、図２４と同一の構成要素は同一の番号で参照する。図２５の直交発振器においては、安定した発振を実現するよう抵抗Ｒｄが設けられる。
【００７６】
図２５の直交発振回路２１０Ａは、複数個のコルピッツ回路２１１−１乃至２１１−４と、複数個のコンデンサＣｐと、抵抗Ｒｄを含む。抵抗Ｒｄの一端は、各コルピッツ回路２１１−１乃至２１１−４のトランジスタのベースに共通に接続され、他端にはバイアス電圧Ｖｂが印加される。
【００７７】
抵抗Ｒｄを介してバイアス電圧Ｖｂが各トランジスタのベースに供給される際に、流れる電流量に比例して抵抗Ｒｄにおいて電圧降下が発生し、ベースの電圧を降下させる働きがある。例えば、４つのコルピッツ発振回路のうちで２つの回路の発振位相が近づいた結果両者共に０°位相付近で発振していまい、更に残りの２つの回路についても発振位相が近くなり両者共に１８０°位相付近で発振してしまう場合を考える。この時、０°位相付近及び１８０°位相付近では２つのトランジスタ分のベース電流が流れるために、抵抗Ｒｄでの電圧降下が大きくなり、ベース電圧の低下が大きくなる。逆に９０°位相付近及び２７０°位相付近では殆どベース電流が流れないので、抵抗Ｒｄにおける電圧降下がなくなり、ベース電圧は低下しない。従ってこの場合、０°位相付近及び１８０°位相付近ではトランジスタがＯＮし難いように抑制効果が働く一方で、９０°位相付近及び２７０°位相付近では各トランジスタがＯＮし易いように誘導効果が働く。
【００７８】
このように抵抗Ｒｄには、複数のトランジスタが同時にＯＮすることを抑制すると共に、トランジスタが全くＯＮしない位相状態をなくすように働く効果がある。この働きにより、各コルピッツ発振回路がそれぞれ異なる位相で発振し、０°から３６０°までの全位相範囲でベース電流が略一定となるような状態が実現される。即ち、直交発振回路においては、４つのコルピッツ発振回路が９０°の位相差で順番に並んだ位相で発振する状態が定常発振状態として実現される。
【００７９】
抵抗Ｒｄの抵抗値は数オームから数十オーム程度に設定され、バイアス電圧Ｖｂの電圧源の内部抵抗がこの機能を提供する場合もある。
【００８０】
以下に、コルピッツ回路を用いた多相発振回路の発振周波数について説明する。
【００８１】
ｎ相発振回路の隣接するコルピッツ回路が位相差２π／ｎで動作するためには、注目するコルピッツ回路の発振フェーザをＡｅｉθとすると、隣接コルピッツ回路の発振フェーザはＡｅｉ（θ±２π／ｎ）となる。従って隣接コルピッツ回路間の結合に用いる容量Ｃｐを用いて、共振容量Ｃｒ
Ｃｒ＝Ｃｐ｜２ｅｉθ−ｅｉ（θ＋２π／ｎ）−ｅｉ（θ−２π／ｎ）｜
が隣接コルピッツ回路間の電荷の伝達に寄与することになる。従って発振角周波数は、
ωｏｓｃ＝（（Ｃｆ＋Ｃｒ）／（ＬＣｆＣｒ））１／２
となり、ｎ≧２で有効である。
【００８２】
図２６は、コルピッツ回路を用いた直交発振回路の構成の別の一例を示す図である。図２６において、図２５と同一の構成要素は同一の番号で参照され、その説明は省略される。
【００８３】
図２６の直交発振回路２１０Ｂは、逆位相関係にある２つのコルピッツ回路を統合して構成される発振回路２２１−１及び２２１−２と、複数個のコンデンサＣｐと、抵抗Ｒｄを含む。図に示されるように、発振回路２２１−１及び２２１−２は同一の構成を有する。発振回路２２１−１は、逆位相関係にある２つのコルピッツ回路２１１−１及び２１１−３と、コンデンサＣ１及びＣ３を含む。コルピッツ回路２１１−１のインダクタとコルピッツ回路２１１−３のインダクタとは、互いに逆巻になるようにトランス結合されて、対称結合インダクタＬｓｙｍを形成している。この対称結合インダクタＬｓｙｍの働きによって、２つのコルピッツ回路２１１−１及び２１１−３が逆相発振となるように制御される。発振回路２２１−２は、逆位相関係にある２つのコルピッツ回路２１１−２及び２１１−４と、コンデンサＣ２及びＣ４を含む。コルピッツ回路２１１−２のインダクタとコルピッツ回路２１１−４のインダクタとは、互いに逆巻になるようにトランス結合されて、対称結合インダクタＬｓｙｍを形成している。この対称結合インダクタＬｓｙｍの働きによって、２つのコルピッツ回路２１１−２及び２１１−４が逆相発振となるように制御される。なおこの構成において、抵抗Ｒｄは図２５の構成と同様の効力を発揮し、各コルピッツ発振回路がそれぞれ異なる位相で発振し、０°から３６０°までの全位相範囲でベース電流が略一定となるような状態を実現する。
【００８４】
図２７は、コルピッツ回路に基づくＲＴＷ発振器の構成を示す回路図である。ＲＴＷ（Ｒｏｔａｒｙ  Ｔｒａｖｅｌｉｎｇ−Ｗａｖｅ）発振器は、差動トランスミッションラインで多数のマルチバイブレータを連結した多相発振器であり、ディジタル回路のクロック分配を目的として開発されたものである。従来のＲＴＷ発振器のマルチバイブレータをコルピッツ回路に置き換えることで、図２７に示されるようにコルピッツＲＴＷ発振器を構成することが出来る。
【００８５】
図２７（ａ）に示されるコルピッツＲＴＷ発振器２３０は、複数のコルピッツ回路発振器２４０を連結して、最終段の出力を交差させて最前段の入力に接続することで構成される。複数のコルピッツ回路発振器２４０は同一の構成を有する。図２７（ｂ）には、１つのコルピッツ回路発振器２４０の回路構成を示す。コルピッツ回路発振器２４０は、インダクタ２３１、抵抗２３２及び２３３、コンデンサ２３４、ＮＭＯＳトランジスタ２３５、抵抗２３６、コンデンサ２３７、インダクタ２４１、抵抗２４２、２４３、コンデンサ２４４、ＮＭＯＳトランジスタ２４５、抵抗２４６、コンデンサ２４７、及び抵抗２５０を含む。コルピッツ回路発振器２４０は、２つのコルピッツ回路を並列に配置した構成となっている。
【００８６】
ＲＴＷ発振器において、差動トランスミッションラインの単位長辺りのインダクタンスＬｕは、
Ｌｕ＝（μ０／π）Ｌｏｇ（πｓ／（ω＋ｔｃ）  ＋  １）
となる。ここでｓ、ｗ、及びｔｃは、それぞれ差動トランスミッションラインの間隔、幅、及び厚さである。更に位相速度ｖｐは、
ｖｐ＝１／（ＬｕＣｌ／ＳｅｇＬｅｎ）１／２
と表される。ここでＣｌはセル当りの差動トランスミッションライン間容量であり、ＳｅｇＬｅｎは単位セル長である。上式のように表せるので発振周波数はＲｉｎｇＬｅｎを円周とすると、
ｆｃ＝ｖｐ／（２・ＲｉｎｇＬｅｎ）
となる。ここで円周ＲｉｎｇＬｅｎを消去すると、
ｆｃ＝１／（２・（ＬｔｏｔＣｔｏｔ）１／２）
となり、この回路が単一の共振器を持つ発振回路であることが分かる。ここでＬｔｏｔ及びＣｔｏｔは、それぞれ相互インダクタンスを含めた全インダクタンス（二重ループとなるので２周分のインダクタンス）、差動トランスミッションライン間の全容量である（ＧＮＤへの並列から差動・直列への変換を考慮して二周分の全浮遊容量の１／４の値になる）。従って、図２７（ｂ）においてインダクタ２３１及び２４１のインダクタンスをそれぞれＬｃ、コンデンサ２３４及び２４４の容量をそれぞれＣｆ、コンデンサ２３７及び２４７の容量をそれぞれＣｒとすると、図２７（ａ）の回路の発振周波数は、
ｆｃ＝１／４ｎ・（（Ｃｆ＋Ｃｒ）／ＬｃＣｆＣｒ）１／２
となる。
【００８７】
以下に、上述のような直交（４相）発振器を使用し、本発明によるミキサ回路を応用した光受信回路について説明する。
【００８８】
図２８（ａ）は、本発明によるミキサ回路を応用した光受信回路を示す回路図である。この回路においては、例えは図２５或いは図２６に示したような直交（４相）発振器が用いられる。
【００８９】
図２８（ａ）の光受信回路は、光電変換器ＯＥ、リミッタ３０１、ミキサ基本回路３０２−１乃至３０２−４、直交発振器であるＶＣＯ３０３、電流センスアンプ３０４−１乃至３０４−４、ループフィルタ３０５、差動増幅器３０６、出力決定回路３０７−１乃至３０７−４を含む。
【００９０】
電流センスアンプ３０４−１乃至３０４−４は同一の回路構成を有し、この回路構成が図２８（ｂ）に示される。電流センスアンプは、ＮＭＯＳトランジスタ３２１乃至３２６を含む。
【００９１】
出力決定回路３０７−１乃至３０７−４は同一の回路構成を有し、この回路構成が図２８（ｃ）に示される。この出力決定回路は、第１の高速Ｄフリップフロップ３３１及び第２の高速Ｄフリップフロップ３３２を含む。高速Ｄフリップフロップ３３１及び３３２は同一の回路構成を有し、この回路構成が図２８（ｄ）に示される。この高速Ｄフリップフロップは、ＮＭＯＳトランジスタ３４１乃至３４８と、抵抗３４９乃至３５１を含む。入力信号ｉｐ及びｉｎを信号ｔがＨＩＧＨの間追従し、信号ｌがＨＩＧＨになるとラッチする。ラッチされた信号は、ｏｐ及びｏｎとして出力される。第１の高速Ｄフリップフロップ３３１の場合にはｏｐ及びｏｎが次段のフリップフロップ３３２の入力となり、第２の高速Ｄフリップフロップ３３２の場合にはｏｐ及びｏｎが光受信器の出力となる。
【００９２】
詳しくは、信号ｔがＨＩＧＨの期間に、入力ｉｐ及びｉｎをＮＭＯＳトランジスタ３４５及び３４６のゲート容量に読み込むと共に、ＮＭＯＳトランジスタ３４３及び３４４を介して負帰還を掛けることでオフセット・キャンセルを行う。信号ｌがＨＩＧＨの期間には、入力ｉｐ及びｉｎを切離し、Ｄラッチ回路内で正帰還を行う。これらの動作によって、高速な読み込みが可能になる。
【００９３】
図２８（ａ）において、光入力は、光電変換器ＯＥにより電気信号に変換された後、リミッタ３０１により波形整形され、本発明のミキサ基本回路３０２−１乃至３０２−４に供給される。ここで光信号は、ＮＲＺ（ｎｏｎｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ）であれば２値バースト信号でもランダムパターンでもよく、クロック信号の１／２までの基本波成分を有する。
【００９４】
光受信器においては、受信した信号からクロック信号を抽出して、抽出されたクロック信号を用いて受信信号を取り込む必要がある。前述のように、本発明のミキサ回路では、キャリア信号の周波数の１／２の周波数のローカル信号を用いることで、キャリア信号の周波数の位相を検出することが出来る。図２８（ａ）の構成においては、直交発振器であるＶＣＯ３０３から４相のクロック信号を供給し、４つのミキサ回路３０２−１乃至３０２−４において各相のクロック信号と入力信号との位相を比較する。この際、ミキサ回路３０２−１乃至３０２−４の各々の内部において、ＮＭＯＳトランジスタ４００により逆相クロックに同期して信号間を短絡する。これにより同相クロックについてのみの位相比較結果を電流センスアンプ３０４−１乃至３０４−４に供給する。電流センスアンプ１０４が信号を増幅した後の電圧出力は、ループフィルタ３０５及び差動増幅器３０６を介して、ＶＣＯ３０３にフィードバックされる。このフィードバック信号によりＶＣＯ３０３の発信が制御され、位相同期ループが構成される。
【００９５】
４つのミキサ回路の各々が各同相クロックで位相比較結果を電流センスアンプに供給することで、４ｗａｙインターリーブ動作が実現される。即ち、例えば受信光信号が４０ＧＨｚの場合に、ＶＣＯ３０３が生成する４相のクロック信号の各々は１０ＧＨｚとなる。これにより１０ＧＨｚで動作する出力決定回路３０７−１乃至３０７−４を用いて、４０ＧＨｚのデータ信号を検出することが出来る。
【００９６】
ループにより制御されるＶＣＯ３０３のクロック出力は、出力決定回路３０７−１乃至３０７−４に供給される。出力決定回路３０７−１乃至３０７−４は前述のように２つの高速Ｄフリップフロップにより構成され、受信データをクロックに同期してラッチして出力信号として保持する。
【００９７】
上記実施例においては、本発明のミキサ回路を用いることで、図１３の実施例の光受信器と同様に、小型で低消費電力でありながら高速でかつ低位相ノイズの光受信装置を実現することが出来る。また直交（４相）発振回路を位相同期ループのＶＣＯとして採用することで、高速な光信号を確実且つ容易に受信して検出することが出来る。図１３及び図２８の説明から明らかなように、ＡＰＤＰのような従来のサブハーモニックミキサもＮＲＺ（ｎｏｎｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ）／ＮＲＺｉ信号の位相検出に使える。本件により、より省電力で高速、インターリーブ構成が容易になることをここで示した。
【００９８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００９９】
なお本発明は以下の内容を含むものである。
（付記１）第１の差動入力信号が印加される第１の端子及び第２の端子と、
該第１の端子と該第２の端子の間を短絡或いは非短絡にする能動素子
を含み、所定の周波数を有する第２の差動入力信号で該能動素子を駆動することにより該第１の端子及び該第２の端子の間を該所定の周波数の所定の倍数の周波数で間欠的に短絡することを特徴とするミキサ回路。
（付記２）該能動素子はＭＯＳトランジスタであることを特徴とする付記１記載のミキサ回路。
（付記３）該能動素子はＦＥＴであることを特徴とする付記１記載のミキサ回路。
（付記４）該能動素子は該第１の端子及び該第２の端子の間で並列に接続される２つの能動素子であり、該第２の差動入力信号の互いに逆送の信号で該２つの能動素子のそれぞれを駆動することを特徴とする付記１記載のミキサ回路。
（付記５）インダクタと、
低入力インピーダンスを有する負荷回路
を更に含み、該第１の端子及び該第２の端子を該インダクタを介して該負荷回路に接続することを特徴とする付記１記載のミキサ回路。
（付記６）該能動素子が短絡していない期間を少なくとも部分的に含む期間において導通するゲート回路と、
低入力インピーダンスを有する負荷回路
を更に含み、該第１の端子及び該第２の端子を該ゲート回路を介して該負荷回路に接続することを特徴とする付記１記載のミキサ回路。
（付記７）第１の差動入力信号が印加される２つの端子間を短絡或いは非短絡にする能動素子を含み、所定の周波数を有する第２の差動入力信号で該能動素子を駆動することにより該端子間を該所定の周波数の所定の倍数の周波数で間欠的に短絡する位相比較回路と、
該端子間に現れる信号に基づいて該第１の差動入力信号を生成するフィードバック回路と、
該第１の差動入力信号に同期して該第２の差動入力信号をラッチするラッチ回路
を含むことを特徴とする受信回路。
（付記８）該第２の差動入力信号はＮＲＺ信号であることを特徴とする付記７記載の受信回路。
（付記９）第１の差動入力信号が印加される２つの端子間を短絡或いは非短絡にする第１の能動素子を含み、所定の周波数を有する第２の差動入力信号で該第１の能動素子を駆動することにより該端子間を該所定の周波数の所定の倍数の周波数で間欠的に短絡する第１の位相比較回路と、
第３の差動入力信号が印加される２つの端子間を短絡或いは非短絡にする第２の能動素子を含み、該第２の差動入力信号で該第２の能動素子を駆動することにより該端子間を該所定の周波数の所定の倍数の周波数で間欠的に短絡する第２の位相比較回路と、
該第１の位相比較回路の位相比較結果と該第２の位相比較回路の位相比較結果を掛け算する掛け算回路
を含むことを特徴とする周波数比較回路。
（付記１０）該第１の差動入力信号と該第３の差動入力信号とは同一の信号の異なる時刻における信号であることを特徴とする付記９記載の周波数比較回路。
（付記１１）該所定の倍数の周波数は２倍の周波数であることを特徴とする付記１記載のミキサ回路。
（付記１２）該所定の倍数の周波数は２倍の周波数であることを特徴とする付記７記載の受信回路。
（付記１３）該所定の倍数の周波数は２倍の周波数であることを特徴とする付記９記載の周波数比較回路。
（付記１４）複数のコルピッツ回路と、
複数の容量
を含み、該複数のコルピッツ回路と該複数の容量とを交互に１つずつ配置することで該複数の容量を介して該複数のコルピッツ回路をループ状に接続した多相発振回路。
（付記１５）該複数のコルピッツ回路はそれぞれトランジスタを含み、該トランジスタの制御端をバイアス電圧に接続することを特徴とする付記１４記載の多相発振回路。
（付記１６）該複数のコルピッツ回路の該トランジスタの該制御端に共通に接続される抵抗を更に含み、該抵抗を介して該バイアス電圧が該制御端に供給されることを特徴とする付記１５記載の多相発振回路。
（付記１７）ｎ個のコルピッツ回路とｎ個の容量とを交互に１つずつ配置することで該ｎ個の容量を介して該ｎ個のコルピッツ回路をループ状に接続したｎ相発振回路と、
該ｎ相発振回路のｎ個の発振信号をそれぞれ第１の差動入力として、該第１の差動入力信号が印加される２つの端子間を短絡或いは非短絡にする能動素子を含み、所定の周波数を有する第２の差動入力信号で該能動素子を駆動することにより該端子間を該所定の周波数の所定の倍数の周波数で間欠的に短絡するｎ個の位相比較回路と、
該端子間に現れる信号に基づいて該ｎ相発振回路に該ｎ個の発振信号を生成させるフィードバック回路と、
該ｎ個の発振信号にそれぞれ同期して該第２の差動入力信号をラッチするｎ個のラッチ回路
を含むことを特徴とする受信回路。
【発明の効果】
本発明によるミキサ回路は、小型、低コスト、低消費電力で実現可能であり、また検出対象の周波数（キャリア周波数）の１／２の周波数の信号をローカルとして使用するのでローカル漏洩信号によるＤＣオフセットが生じないと共に、信号経路が常に一定以下のインピーダンスに保たれるので良好な利得及び雑音特性を達成することが出来る。
【０１００】
また本発明のミキサ回路を受信回路において位相比較回路として用いることで、小型で低ノイズの高速な位相比較回路を実現することが可能となる。
【０１０１】
また本発明のミキサ回路を位相比較回路として用いることで、小型で低消費電力の周波数比較回路を実現することが可能となる。
【図面の簡単な説明】
【図１】サブハーモニックポンピングミキサの構成を示す図である。
【図２】図１のサブハーモニックポンピングミキサのコンバージョンゲインに関する特性を示す図である。
【図３】図１のサブハーモニックポンピングミキサの雑音指数に関する特性を示す図である。
【図４】本発明によるミキサ回路の基本的構成を示す回路図である。
【図５】図４のミキサ基本回路の等価回路を示す回路図である。
【図６】図４の等価回路の動作を示す図である。
【図７】本発明によるミキサ回路の第１の実施例を示す回路図である。
【図８】図7においてミキサ基本回路及びＮＭＯＳトランジスタに入力されるローカル信号の位相関係を示す図である。
【図９】本発明によるミキサ回路の第２の実施例を示す回路図である。
【図１０】図９に示される第２の実施例のミキサ回路のコンバージョンゲインに関する特性を示す図である。
【図１１】図９に示される第２の実施例のミキサ回路の雑音指数に関する特性を示す図である。
【図１２】本発明によるミキサ回路を用いたＷＣＤＭＡトランシーバを示す構成図である。
【図１３】本発明によるミキサ回路を応用した光受信回路を示す回路図である。
【図１４】本発明のミキサ回路を応用した周波数検出器の構成を示す構成図である。
【図１５】データ信号ｄｐ及びｄｎと分周データ信号ｄ１乃至ｄ４とを示す図である。
【図１６】４分配回路の回路構成の一例を示す回路図である。
【図１７】電流センスアンプの一例の回路構成を示す回路図である。
【図１８】レベルシフタの一例の回路構成を示す回路図である。
【図１９】掛け算器の一例の回路構成を示す回路図である。
【図２０】図１４の構成を簡略化して構成した周波数ロックループを示す構成図である。
【図２１】サブハーモニックステアリングミキサの回路構成を示す回路図である。
【図２２】サブハーモニックトランスファミキサの回路構成を示す回路図である。
【図２３】多相発振回路の構成の一例を示す図である。
【図２４】多相発振回路の構成の別の一例を示す図である。
【図２５】コルピッツ回路を用いた直交発振回路の構成の一例を示す図である。
【図２６】コルピッツ回路を用いた直交発振回路の構成の別の一例を示す図である。
【図２７】コルピッツ回路に基づくＲＴＷ発振器の構成を示す回路図である。
【図２８】本発明によるミキサ回路を応用した光受信回路を示す回路図である。
【符号の説明】
２０  ミキサ基本回路
２１、２２  ＮＭＯＳトランジスタ
【図１】
0004167852.tif 000003
【図２】
0004167852.tif 000004
【図３】
0004167852.tif 000005
【図４】
0004167852.tif 000006
【図５】
0004167852.tif 000007
【図６】
0004167852.tif 000008
【図７】
0004167852.tif 000009
【図８】
0004167852.tif 000010
【図９】
0004167852.tif 000011
【図１０】
0004167852.tif 000012
【図１１】
0004167852.tif 000013
【図１２】
0004167852.tif 000014
【図１３】
0004167852.tif 000015
【図１４】
0004167852.tif 000016
【図１５】
0004167852.tif 000017
【図１６】
0004167852.tif 000018
【図１７】
0004167852.tif 000019
【図１８】
0004167852.tif 000020
【図１９】
0004167852.tif 000021
【図２０】
0004167852.tif 000022
【図２１】
0004167852.tif 000023
【図２２】
0004167852.tif 000024
【図２３】
0004167852.tif 000025
【図２４】
0004167852.tif 000026
【図２５】
0004167852.tif 000027
【図２６】
0004167852.tif 000028
【図２７】
0004167852.tif 000029
【図２８】
0004167852.tif 000030