【手続補正書】
【提出日】平成20年3月4日(2008.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同じ電源電圧で動作する複数の論理回路をまとめて共通電源論理回路ブロックとして配置し、前記共通電源論理回路ブロックの周囲に、レベルシフタ回路を形成したレベルシフタ回路ブロックを挟んで、前記共通電源論理回路ブロックと異なる電源電圧で動作する論理回路ブロックを配置した半導体装置。
【請求項２】
同じ電源電圧で動作する複数の論理回路をまとめて共通電源論理回路ブロックとして配置し、前記共通電源論理回路ブロックの周囲に、レベルシフタ回路を形成したレベルシフタ回路ブロックを挟んで、前記共通電源論理回路ブロックと異なる電源電圧で動作する論理回路ブロックを配置し、
前記レベルシフタ回路ブロックを介して前記共通電源論理回路ブロックと前記論理回路ブロックを接続した半導体装置。
【請求項３】
異なる電源電圧で動作する２つの論理回路ブロック内に、レベルシフタ回路を分割して配置し、
前記レベルシフタ回路を介して前記２つの論理回路ブロックを接続した半導体装置。
【請求項４】
異なる電源電圧で動作する２つの論理回路ブロック間の配線が、レベルシフタ回路の入力信号の非反転信号および反転信号の信号線となるように、前記レベルシフタ回路を前記２つの論理回路ブロック内に分割して配置した半導体装置。
【請求項５】
前記レベルシフタ回路は、
第１の電源電位と前記第１の電源電位より高い第２の電源電位との差を振幅とする入力信号を、前記第１の電源電位と前記第２の電源電位より高い第３の電源電位との差を振幅とする出力信号に変換するレベルシフタ回路であって、
前記入力信号の非反転信号と反転信号を入力し前記出力信号を出力する、少なくとも２つのＮチャネルＭＯＳトランジスタと少なくとも２つのＰチャネルＭＯＳトランジスタを備えたレベルシフタ回路と、
前記レベルシフタ回路を構成する少なくとも２つの前記Ｎチャネルトランジスタのソースに接続された第１のＰチャネルＭＯＳトランジスタと、
を備えていて、
前記第１のＰチャネルＭＯＳトランジスタのゲート電位が、動作モードに応じて変化する前記第３の電源電位の変化に応じて制御を行う制御回路によって制御されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項６】
前記レベルシフタ回路は、
第１の電源電位と前記第１の電源電位より高い第２の電源電位との差を振幅とする入力信号を、前記第１の電源電位と前記第２の電源電位より高い第３の電源電位との差を振幅とする出力信号に変換するレベルシフタ回路であって、
前記入力信号の非反転信号と反転信号を入力し前記出力信号を出力する、少なくとも２つのＮチャネルＭＯＳトランジスタと少なくとも２つのＰチャネルＭＯＳトランジスタを備えたレベルシフタ回路と、
前記レベルシフタ回路を構成する少なくとも２つの前記Ｎチャネルトランジスタのソースに接続された第１のＰチャネルＭＯＳトランジスタと、
を備えていて、
前記第１のＰチャネルＭＯＳトランジスタのゲート電位が、動作モードに応じて変化する前記第２の電源電位の変化に応じて制御を行う制御回路によって制御されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項７】
前記レベルシフタ回路は、
第１の電源電位と前記第１の電源電位より低い第２の電源電位との差を振幅とする入力信号を、前記第１の電源電位と前記第２の電源電位より低い第３の電源電位との差を振幅とする出力信号に変換するレベルシフタ回路であって、
前記入力信号の非反転信号と反転信号を入力し前記出力信号を出力する、少なくとも２つのＮチャネルＭＯＳトランジスタと少なくとも２つのＰチャネルＭＯＳトランジスタを備えたレベルシフタ回路と、
前記レベルシフタ回路を構成する少なくとも２つの前記Ｐチャネルトランジスタのソースに接続された第１のＮチャネルＭＯＳトランジスタと、
を備えていて、
前記第１のＮチャネルＭＯＳトランジスタのゲート電位が、動作モードに応じて変化する前記第３の電源電位の変化に応じて制御を行う制御回路によって制御されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項８】
前記レベルシフタ回路は、
第１の電源電位と前記第１の電源電位より低い第２の電源電位との差を振幅とする入力信号を、前記第１の電源電位と前記第２の電源電位より低い第３の電源電位との差を振幅とする出力信号に変換するレベルシフタ回路であって、
前記入力信号の非反転信号と反転信号を入力し前記出力信号を出力する、少なくとも２つのＮチャネルＭＯＳトランジスタと少なくとも２つのＰチャネルＭＯＳトランジスタを備えたレベルシフタ回路と、
前記レベルシフタ回路を構成する少なくとも２つの前記Ｐチャネルトランジスタのソースに接続された第１のＮチャネルＭＯＳトランジスタと、
を備えていて、
前記第１のＮチャネルＭＯＳトランジスタのゲート電位が、動作モードに応じて変化する前記第２の電源電位の変化に応じて制御を行う制御回路によって制御されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項９】
前記制御回路は、
ソースを第３の電源電位に接続した第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのドレインと第１の電源電位との間に接続した抵抗と、
プラス側入力端に前記第２のＰチャネルＭＯＳトランジスタのドレインを接続し、マイナス側入力端に参照電圧を接続し、出力端を前記第２のＰチャネルＭＯＳトランジスタのゲートに接続したカレントミラー増幅回路とからなり、
前記第２のＰチャネルＭＯＳトランジスタのゲートを第１のＰチャネルＭＯＳトランジスタのゲートに接続したことを特徴とする請求項５に記載の半導体装置。
【請求項１０】
前記制御回路は、
ソースを第３の電源電位に接続しドレインおよびゲート間を接続した第２のＰチャネルＭＯＳトランジスタと、
ドレインを前記第２のＰチャネルＭＯＳトランジスタのドレインに接続し、ソースを第１の電源電位に接続し、ゲートに飽和領域で動作する電圧を印加するようにした第１のＮチャネルＭＯＳトランジスタとからなり、
前記第２のＰチャネルＭＯＳトランジスタのゲートを第１のＰチャネルＭＯＳトランジスタのゲートに接続したことを特徴とする請求項５に記載の半導体装置。
【請求項１１】
前記制御回路は、
ソースを第２の電源電位に接続しドレインおよびゲート間を接続した第２のＰチャネルＭＯＳトランジスタと、
ドレインを前記第２のＰチャネルＭＯＳトランジスタのドレインに接続し、ソースを第１の電源電位に接続し、ゲートに飽和領域で動作する電圧を印加するようにした第１のＮチャネルＭＯＳトランジスタと、
ソースを第３の電源電位に接続しゲートを前記第２のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＰチャネルＭＯＳトランジスタと、
ドレインを前記第３のＰチャネルＭＯＳトランジスタのドレインに接続し、ソースを前記第１の電源電位に接続し、ゲートに飽和領域で動作する電圧を印加するようにした第２のＮチャネルＭＯＳトランジスタとからなり、
前記第３のＰチャネルＭＯＳトランジスタのドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続したことを特徴とする請求項６に記載の半導体装置。
【請求項１２】
前記レベルシフタ回路は、
ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＰチャネルＭＯＳトランジスタを設け、第２の電源電位の供給を停止する際に前記第３のＰチャネルＭＯＳトランジスタをオンにするとともにカレントミラー増幅回路の動作を停止させるようにしたことを特徴とする請求項９に記載の半導体装置。
【請求項１３】
前記カレントミラー増幅回路は、
ソースを前記第３の電源電位に接続し、ゲートおよびドレイン間を接続した第４のＰチャネルＭＯＳトランジスタと、
ソースを前記第３の電源電位に接続し、ゲートを前記第４のＰチャネルＭＯＳトランジスタのゲートに接続し、ドレインを前記カレントミラー増幅回路の出力端とした第５のＰチャネルＭＯＳトランジスタと、
ドレインを前記第４のＰチャネルＭＯＳトランジスタのドレインに接続し、ゲートを前記カレントミラー増幅回路のプラス側入力端とした第１のＮチャネルＭＯＳトランジスタと、
ドレインを前記第５のＰチャネルＭＯＳトランジスタのドレインに接続し、ゲートを前記カレントミラー増幅回路のマイナス側入力端とした第２のＮチャネルＭＯＳトランジスタと、
ドレインを前記第１および第２のＮチャネルＭＯＳトランジスタのソースに接続し、ソースを第１の電源電位に接続した第３のＮチャネルＭＯＳトランジスタと、
ドレインを前記第３の電源電位に接続した第４のＮチャネルＭＯＳトランジスタと、
前記第４のＮチャネルＭＯＳトランジスタのソースと前記第１の電源電位との間に接続され前記第３のＮチャネルＭＯＳトランジスタのゲートに飽和領域で動作する電圧を印加するための分圧用の抵抗とからなり、
第２の電源電位の供給を停止する際に前記第４のＮチャネルＭＯＳトランジスタをオフにして動作を停止させるようにしたことを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記レベルシフタ回路は、
ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＰチャネルＭＯＳトランジスタを設け、第２の電源電位の供給を停止する際に前記第３のＰチャネルＭＯＳトランジスタをオンにすることを特徴とする請求項１０に記載の半導体装置。
【請求項１５】
前記レベルシフタ回路は、
ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した第４のＰチャネルＭＯＳトランジスタを設け、第２の電源電位の供給を停止する際に前記第４のＰチャネルＭＯＳトランジスタをオンにすることを特徴とする請求項１１に記載の半導体装置。
【請求項１６】
ソースを第１の電源電位に接続し、ドレインをレベルシフタ回路の出力信号線に接続し、ゲートを第１のＰチャネルＭＯＳトランジスタのゲートに接続した出力固定用のＮチャネルＭＯＳトランジスタを設けたことを特徴とする請求項１２から請求項１５までのいずれか１項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
この構成によれば、論理ブロック内に複数電源を有する場合に対して、複数の電源配線を的確に配置し、電源配線の引回しによるレイアウト面積の増加を抑制することが可能となる。
本発明の第２の半導体装置は、同じ電源電圧で動作する複数の論理回路をまとめて共通電源論理回路ブロックとして配置し、共通電源論理回路ブロックの周囲に、レベルシフタ回路を形成したレベルシフタ回路ブロックを挟んで、共通電源論理回路ブロックと異なる電源電圧で動作する論理回路ブロックを配置し、レベルシフタ回路ブロックを介して共通電源論理回路ブロックと論理回路ブロックを接続している。
この構成によれば、第１の半導体装置と同様の作用効果を奏する。
本発明の第３の半導体装置は、異なる電源電圧で動作する２つの論理回路ブロック内に、レベルシフタ回路を分割して配置し、レベルシフタ回路を介して２つの論理回路ブロックを接続している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の第４の半導体装置は、異なる電源電圧で動作する２つの論理回路ブロック間の配線が、レベルシフタ回路の入力信号の非反転信号および反転信号の信号線となるように、レベルシフタ回路を２つの論理回路ブロック内に分割して配置している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
上記第１から第４の半導体装置に含まれるレベルシフタ回路の構成としては、例えば以下のようなレベルシフタ回路がある。
第１のレベルシフタ回路は、第１の電源電位と第１の電源電位より高い第２の電源電位との差を振幅とする入力信号を、第１の電源電位と第２の電源電位より高い第３の電源電位との差を振幅とする出力信号に変換するレベルシフタ回路であって、
入力信号の非反転信号と反転信号を入力し出力信号を出力する、少なくとも２つのＮチャネルＭＯＳトランジスタと少なくとも２つのＰチャネルＭＯＳトランジスタを備えたレベルシフタ回路と、
レベルシフタ回路を構成する少なくとも２つのＮチャネルトランジスタのソースに接続された第１のＰチャネルＭＯＳトランジスタと、
を備えていて、
第１のＰチャネルＭＯＳトランジスタのゲート電位が、動作モードに応じて変化する第３の電源電位の変化に応じて制御を行う制御回路によって制御される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この構成によれば、第１のＰチャネルＭＯＳトランジスタと制御回路を設け、制御回路が出力側の第３の電源電位の変化に応じて第１のＰチャネルＭＯＳトランジスタのゲート電位を制御することにより、第３の電源電位を上げた場合でも、レベルシフタ回路の少なくとも２つのＮチャネルＭＯＳトランジスタの電流駆動能力と少なくとも２つのＰチャネルＭＯＳトランジスタの電流駆動能力の引き合いをより早く完了させることができ、動作速度の低下と貫通電流の増加を抑えることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
第２のレベルシフタ回路は、第１の電源電位と第１の電源電位より高い第２の電源電位との差を振幅とする入力信号を、第１の電源電位と第２の電源電位より高い第３の電源電位との差を振幅とする出力信号に変換するレベルシフタ回路であって、
入力信号の非反転信号と反転信号を入力し出力信号を出力する、少なくとも２つのＮチャネルＭＯＳトランジスタと少なくとも２つのＰチャネルＭＯＳトランジスタを備えたレベルシフタ回路と、
レベルシフタ回路を構成する少なくとも２つのＮチャネルトランジスタのソースに接続された第１のＰチャネルＭＯＳトランジスタと、
を備えていて、
第１のＰチャネルＭＯＳトランジスタのゲート電位が、動作モードに応じて変化する第２の電源電位の変化に応じて制御を行う制御回路によって制御される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
この構成によれば、第１のＰチャネルＭＯＳトランジスタと制御回路を設け、制御回路が入力側の第２の電源電位の変化に応じて第１のＰチャネルＭＯＳトランジスタのゲート電位を制御することにより、第２の電源電位を低下させた場合でも、動作速度の低下と貫通電流の増加を抑えることができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
上記半導体装置に含まれる第１のレベルシフタ回路においては、制御回路が、ソースを第３の電源電位に接続した第２のＰチャネルＭＯＳトランジスタと、第２のＰチャネルＭＯＳトランジスタのドレインと第１の電源電位との間に接続した抵抗と、プラス側入力端に第２のＰチャネルＭＯＳトランジスタのドレインを接続し、マイナス側入力端に参照電圧を接続し、出力端を第２のＰチャネルＭＯＳトランジスタのゲートに接続したカレントミラー増幅回路とからなり、第２のＰチャネルＭＯＳトランジスタのゲートを第１のＰチャネルＭＯＳトランジスタのゲートに接続した構成であることが好ましい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
上記半導体装置に含まれる第１のレベルシフタ回路においては、制御回路が、ソースを第３の電源電位に接続しドレインおよびゲート間を接続した第２のＰチャネルＭＯＳトランジスタと、ドレインを第２のＰチャネルＭＯＳトランジスタのドレインに接続し、ソースを第１の電源電位に接続し、ゲートに飽和領域で動作する電圧を印加するようにした第１のＮチャネルＭＯＳトランジスタとからなり、第２のＰチャネルＭＯＳトランジスタのゲートを第１のＰチャネルＭＯＳトランジスタのゲートに接続した構成であってもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
上記半導体装置に含まれる第２のレベルシフタ回路においては、制御回路が、ソースを第２の電源電位に接続しドレインおよびゲート間を接続した第２のＰチャネルＭＯＳトランジスタと、ドレインを第２のＰチャネルＭＯＳトランジスタのドレインに接続し、ソースを第１の電源電位に接続し、ゲートに飽和領域で動作する電圧を印加するようにした第１のＮチャネルＭＯＳトランジスタと、ソースを第３の電源電位に接続しゲートを第２のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＰチャネルＭＯＳトランジスタと、ドレインを第３のＰチャネルＭＯＳトランジスタのドレインに接続し、ソースを第１の電源電位に接続し、ゲートに飽和領域で動作する電圧を印加するようにした第２のＮチャネルＭＯＳトランジスタとからなり、第３のＰチャネルＭＯＳトランジスタのドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した構成であることが好ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
上記カレントミラー増幅回路を有する第１のレベルシフタ回路においては、ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＰチャネルＭＯＳトランジスタを設け、第２の電源電位の供給を停止する際に第３のＰチャネルＭＯＳトランジスタをオンにするとともにカレントミラー増幅回路の動作を停止させることが好ましい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
この構成によれば、第２の電源電位の供給が停止した場合に、第３のＰチャネルＭＯＳトランジスタをオンすることにより、第１のＰチャネルＭＯＳトランジスタがオフとなり貫通電流を削減できる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
上記カレントミラー増幅回路を有する第１のレベルシフタ回路においては、カレントミラー増幅回路が、ソースを第３の電源電位に接続し、ゲートおよびドレイン間を接続した第４のＰチャネルＭＯＳトランジスタと、ソースを第３の電源電位に接続し、ゲートを第４のＰチャネルＭＯＳトランジスタのゲートに接続し、ドレインをカレントミラー増幅回路の出力端とした第５のＰチャネルＭＯＳトランジスタと、ドレインを第４のＰチャネルＭＯＳトランジスタのドレインに接続し、ゲートをカレントミラー増幅回路のプラス側入力端とした第１のＮチャネルＭＯＳトランジスタと、ドレインを第５のＰチャネルＭＯＳトランジスタのドレインに接続し、ゲートをカレントミラー増幅回路のマイナス側入力端とした第２のＮチャネルＭＯＳトランジスタと、ドレインを第１および第２のＮチャネルＭＯＳトランジスタのソースに接続し、ソースを第１の電源電位に接続した第３のＮチャネルＭＯＳトランジスタと、ドレインを第３の電源電位に接続した第４のＮチャネルＭＯＳトランジスタと、第４のＮチャネルＭＯＳトランジスタのソースと第１の電源電位との間に接続され第３のＮチャネルＭＯＳトランジスタのゲートに飽和領域で動作する電圧を印加するための分圧用の抵抗とからなり、第２の電源電位の供給を停止する際に第４のＮチャネルＭＯＳトランジスタをオフにして動作を停止させることが好ましい。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
上記第１のレベルシフタ回路においては、ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＰチャネルＭＯＳトランジスタを設け、第２の電源電位の供給を停止する際に第３のＰチャネルＭＯＳトランジスタをオンにすることが好ましい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
この構成によれば、第２の電源電位の供給が停止した場合に、第３のＰチャネルＭＯＳトランジスタをオンすることにより、第１のＰチャネルＭＯＳトランジスタがオフとなり貫通電流を削減できる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
上記第２のレベルシフタ回路においては、ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続した第４のＰチャネルＭＯＳトランジスタを設け、第２の電源電位の供給を停止する際に第４のＰチャネルＭＯＳトランジスタをオンにすることが好ましい。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
この構成によれば、第２の電源電位の供給が停止した場合に、第４のＰチャネルＭＯＳトランジスタをオンすることにより、第１のＰチャネルＭＯＳトランジスタがオフとなり貫通電流を削減できる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
上記第１または第２のレベルシフタ回路においては、ソースを第１の電源電位に接続し、ドレインをレベルシフタ回路の出力信号線に接続し、ゲートを第１のＰチャネルＭＯＳトランジスタのゲートに接続した出力固定用のＮチャネルＭＯＳトランジスタを設けることが好ましい。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
この構成によれば、第２の電源電位の供給が停止した場合に、出力固定用のＮチャネルＭＯＳトランジスタがオンとなり、出力信号を固定することができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
また、本発明によれば、第１のＰチャネルＭＯＳトランジスタと制御回路を設け、制御回路が出力側の第３の電源電位の変化に応じて第１のＰチャネルＭＯＳトランジスタのゲート電位を制御することにより、第３の電源電位を上げた場合でも、動作速度の低下と貫通電流の増加を抑えることができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
また、本発明によれば、第１のＰチャネルＭＯＳトランジスタと制御回路を設け、制御回路が入力側の第２の電源電位の変化に応じて第１のＰチャネルＭＯＳトランジスタのゲート電位を制御することにより、第２の電源電位を低下させた場合でも、動作速度の低下と貫通電流の増加を抑えることができる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
さらに、ソースを第３の電源電位に接続しドレインを第１のＰチャネルＭＯＳトランジスタのゲートに接続したＰチャネルＭＯＳトランジスタを設け、このトランジスタを第２の電源電位の供給を停止した場合にオンにすることにより、第１のＰチャネルＭＯＳトランジスタがオフとなり貫通電流を削減できる。