【手続補正書】
【提出日】平成20年9月1日(2008.9.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】  前記基準電流発生回路は、
前記第１および第２の電圧の間に電気的に並列に結合される、第１および第２のダミー磁気抵抗素子と、
前記第１および第２のダミー磁気抵抗素子をそれぞれ流れる電流の平均電流を前記基準電流として出力する電流変換回路とを含み、
前記第１および第２のダミー磁気抵抗素子の各々は、各前記トンネル磁気抵抗素子と同様の特性を有し、
前記第１および第２のダミー磁気抵抗素子は、前記第１および第２のレベルの前記記憶データをそれぞれ記憶する、請求項１１に記載の薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】  前記データ読出回路は、第１および第２のノードの間に、前記第１の入力ノードおよび前記基準電流を前記基準電流発生回路から受ける第２の入力ノードを流れる電流差に応じた電圧差を発生させるための電流センス部をさらに含み、
前記電流センス部は、
前記第１の入力ノードと前記第１のノードの間に設けられ、前記第２のノードの電圧に応じた電流経路を形成するための第１のトランジスタと、
前記第２の入力ノードと前記第２のノードの間に設けられ、前記第１のノードの電圧に応じた電流経路を形成するための第２のトランジスタとを有し、
前記駆動部は、前記データ読出開始前から、前記アクセス部がオンするタイミングに相当する第１の時刻よりも後の第２の時刻までの間、第１および第２のノードを前記第２の電圧と電気的に結合するとともに、前記第２の時刻以降において、前記第１および第２のノードを前記第２の電圧から電気的に切離すためのイコライズ動作部を有し、
前記データ読出回路は、前記第２の時刻より後の第３の時刻において、前記第１および第２のノードの電圧差に応じて、前記記憶データを読出すセンスアンプをさらに含む、請求項１５に記載の薄膜磁性体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１７
【補正方法】変更
【補正の内容】
【請求項１７】  前記第１の電圧は、接地電圧であり、
前記第２の電圧は、負電圧であり、
前記データ読出回路は、
前記データ読出開始前からデータ読出開始後の第１の時刻までの間、第１の入力ノードおよび前記基準電流発生回路から前記基準電流の供給を受ける第２の入力ノードを前記第１の電圧と電気的に結合するとともに、前記第１の時刻以降において、前記第１および第２の入力ノードを前記第１の電圧から電気的に切離すための第１のイコライズ動作部と、
前記第１の時刻以降において、第１および第２のノードの間に、前記第１および第２の入力ノードを流れる電流差に応じた電圧差を発生させるための電流センス部とをさらに含み、
前記電流センス部は、
前記第１の入力ノードと前記第１のノードの間に設けられ、前記第１の時刻以降において、前記第２のノードの電圧に応じた電流経路を形成するための第１のトランジスタと、
前記第２の入力ノードと前記第２のノードの間に設けられ、前記第１の時刻以降において、前記第１のノードの電圧に応じた電流経路を形成するための第２のトランジスタとを有し、
前記駆動部は、前記データ読出開始前から、前記第１の時刻よりも後の第２の時刻までの間、前記第１および第２のノードを前記第２の電圧と電気的に結合するとともに、前記第２の時刻以降において、前記第１および第２のノードを前記第２の電圧から電気的に切離すための第２のイコライズ動作部を有し、
前記データ読出回路は、前記第２の時刻より後の第３の時刻において、前記第１および第２のノードの電圧差に応じて、前記記憶データを読出すセンスアンプをさらに含む、請求項１５に記載の薄膜磁性体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
なお、データ読出時においても、トンネル磁気抵抗素子ＴＭＲにデータ読出電流が流れるが、データ読出電流Ｉｓは、一般的に上述したデータ書込電流よりも１〜２桁程度小さくなるように設定される。したがって、データ読出時におけるデータ読出電流Ｉｓの影響によって、ＭＴＪメモリセルの記憶データが誤って書換えられる可能性は小さい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
好ましくは、基準電流発生回路は、第１および第２の電圧の間に電気的に並列に結合される、第１および第２のダミー磁気抵抗素子と、第１および第２のダミー磁気抵抗素子をそれぞれ流れる電流の平均電流を基準電流として出力する電流変換回路とを含む。第１および第２のダミー磁気抵抗素子の各々は、各トンネル磁気抵抗素子と同様の特性を有し、第１および第２のダミー磁気抵抗素子は、第１および第２のレベルの記憶データをそれぞれ記憶する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
さらに好ましくは、データ読出回路は、第１および第２のノードの間に、第１の入力ノードおよび基準電流を基準電流発生回路から受ける第２の入力ノードを流れる電流差に応じた電圧差を発生させるための電流センス部をさらに含む。電流センス部は、第１の入力ノードと第１のノードの間に設けられ、第２のノードに応じた電流経路を形成するための第１のトランジスタと、第２の入力ノードと前記第２のノードの間に設けられ、第１のノードに応じた電流経路を形成するための第２のトランジスタとを有する。駆動部は、データ読出開始前から、アクセス部がオンするタイミングに相当する第１の時刻よりも後の第２の時刻までの間、第１および第２のノードを第２の電圧と電気的に結合するとともに、第２の時刻以降において、第１および第２のノードを第２の電圧から電気的に切離すためのイコライズ動作部を有する。データ読出回路は、第２の時刻より後の第３の時刻において、第１および第２のノードの電圧差に応じて、記憶データを読出すセンスアンプをさらに含む。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
さらに好ましくは、第１の電圧は、接地電圧であり、第２の電圧は、負電圧である。データ読出回路は、データ読出開始前からデータ読出開始後の第１の時刻までの間、第１の入力ノードおよび基準電流発生回路から基準電流の供給を受ける第２の入力ノードを第１の電圧と電気的に結合するとともに、第１の時刻以降において、第１および第２の入力ノードを第１の電圧から電気的に切離すための第１のイコライズ動作部と、第１の時刻以降において、第１および第２のノードの間に、第１および第２の入力ノードを流れる電流差に応じた電圧差を発生させるための電流センス部とをさらに含む。電流センス部は、第１の入力ノードと第１のノードの間に設けられ、第１の時刻以降において第２のノードの電圧に応じた電流経路を形成するための第１のトランジスタと、第２の入力ノードと前記第２のノードの間に設けられ、第１の時刻以降において第１のノードの電圧に応じた電流経路を形成するための第２のトランジスタとを有する。駆動部は、データ読出開始前から、第１の時刻よりも後の第２の時刻までの間、第１および第２のノードを第２の電圧と電気的に結合するとともに、第２の時刻以降において、第１および第２のノードを第２の電圧から電気的に切離すための第２のイコライズ動作部を有する。データ読出回路は、第２の時刻より後の第３の時刻において、第１および第２のノードの電圧差に応じて、記憶データを読出すセンスアンプをさらに含む。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図１においては、代表的に示される１個のＭＴＪメモリセルＭＣ（トンネル磁気抵抗素子ＴＭＲ）と、これに対応するワード線ＷＬ、ライトディジット線ＷＤＬおよびビット線ＢＬの配置が示される。ワード線ＷＬおよびライトディジット線ＷＤＬは、メモリセル行に対応して配置される。ビット線ＢＬは、メモリセル列に対応して配置される。なお、本発明の実施の形態においては、ビット線ＢＬは、メインビット線ＭＢＬとサブビット線ＳＢＬとに分割して、階層的に設けられる構成例が示される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
このようなカレントミラー構成によって、選択メモリセルと結合されたメインビット線ＭＢＬを流れるメモリセル電流Ｉｃｅｌｌに応じた検出電流Ｉｃを、ノードＮｃに発生することができる。なお、ＮチャネルＭＯＳトランジスタ６５のゲートに入力される所定電圧ＶＲＥＦを調整することによって、検出電流Ｉｃの振幅を制限して、急激な過渡電流が流れることを防止できる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
基準電流発生回路５０は、さらに、電源電圧ＶｃｃとノードＮｄ２の間に値列に結合されるトランジスタ９５および９６と、トランジスタ９５およびノードＮｒの間に設けられるトランジスタ９７とを有する。基準電流発生回路５０においては、トランジスタ９６および９７の各々は、ＰチャネルＭＯＳトランジスタで構成される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１９９
【補正方法】変更
【補正の内容】
【０１９９】
基準電流発生回路１５１は、図１３に示した基準電流発生回路１５０と同様の構成を有し、ストラップ駆動部１３０は、電源電圧ＶｃｃによってストラップＳＬを駆動することに対応して、負電圧Ｖｎｎに代えて電源電圧Ｖｃｃの供給を受けて動作する。その他の構成は、基準電流発生回路１５０と同様であるので詳細な説明は繰返さない。これにより、基準電流発生回路５０および１５０と同様の基準電流Ｉｒｅｆを、入力ノードＮｉｂから引抜くことができる。
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2003100071.tif 000001
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2003100071.tif 000002
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2003100071.tif 000003