【手続補正書】
【提出日】平成20年9月1日(2008.9.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主面、前記主面に形成された複数のパッド、前記主面と反対側に位置する裏面、及び前記裏面に形成された複数の外部接続用端子を有する配線基板と、
平面形状が矩形状から成る主面、前記主面に形成された回路形成部、前記主面の第１辺と前記回路形成部との間に配置され、前記回路形成部と電気的に接続された電源配線、前記主面の前記第１辺と前記電源配線との間に配置された複数のセル、及び前記複数のセルとそれぞれ電気的に接続された複数のボンディングパッドを有し、前記配線基板の前記主面上に搭載された半導体チップと、
を含み、
前記複数のボンディングパッドのそれぞれは、前記複数のセルのそれぞれと平面的に重なるように配置されていることを特徴とする半導体装置。
【請求項２】
主面、前記主面に形成された複数のパッド、前記主面と反対側に位置する裏面、及び前記裏面に形成された複数の外部接続用端子を有する配線基板と、
平面形状が矩形状から成る主面、前記主面に形成された回路形成部、前記主面の第１辺と前記回路形成部との間に配置され、前記回路形成部と電気的に接続された第１電源配線、前記主面の前記第１辺と前記第１電源配線との間に配置された第２電源配線、前記第１電源配線と電気的に接続された第１ボンディングパッド、及び前記第２電源配線と電気的に接続された第２ボンディングパッドを有し、前記配線基板の前記主面上に搭載された半導体チップと、
を含み、
前記第２ボンディングパッドは、前記第２電源配線と平面的に重なるように配置されていることを特徴とする半導体装置。
【請求項３】
主面、前記主面に形成された複数のパッド、前記主面と反対側に位置する裏面、及び前記裏面に形成された複数の外部接続用端子を有する配線基板と、
平面形状が矩形状から成る主面、前記主面に形成された回路形成部、前記主面の第１辺と前記回路形成部との間に配置され、前記回路形成部と電気的に接続された第１電源配線、前記主面の前記第１辺と前記第１電源配線との間に配置された複数のセル、及び前記複数のセルとそれぞれ電気的に接続された複数のボンディングパッドを有し、前記配線基板の前記主面上に搭載された半導体チップと、
を含み、
前記複数のセルは、前記第１電源配線と電気的に接続された回路用電源セルと、前記第１電源配線とは電気的に接続されない信号用セルとを有し、
前記複数のボンディングパッドは、前記回路用電源セルと電気的に接続される回路用電源パッドと、前記信号用セルと電気的に接続させる信号用パッドとを有し、
前記回路用電源パッドは、前記回路用電源セルと平面的に重なるように配置され、
前記信号用パッドは、前記信号用セルと平面的に重なるように配置されていることを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記複数のセルのそれぞれは、電界効果トランジスタを有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記半導体チップの前記主面の前記第１辺と前記電源配線との間で、かつ前記信号用セルと平面的に重なる位置には、第２電源配線が配置されており、
前記信号用セルは、前記第２電源配線と電気的に接続されていることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記半導体チップの前記複数のボンディングパッドは、複数のバンプを介して前記配線基板の前記複数のパッドとそれぞれ電気的に接続されていることを特徴とする半導体装置。
【請求項７】
主面、前記主面に形成された複数のパッド、前記主面と反対側に位置する裏面、及び前記裏面に形成された複数の外部接続用端子を有する配線基板と、
平面形状が矩形状から成る主面、前記主面に形成された回路形成部、前記主面の第１辺と前記回路形成部との間に配置され、前記回路形成部と電気的に接続された第１電源配線、前記主面の前記第１辺と前記第１電源配線との間に配置された複数のセル、及び前記複数のセルとそれぞれ電気的に接続された複数のボンディングパッドを有し、前記配線基板の前記主面上に搭載された半導体チップと、
を含み、
前記複数のセルは、前記第１電源配線と電気的に接続された回路用電源セルと、前記第１電源配線とは電気的に接続されない信号用セルとを有し、
前記複数のボンディングパッドは、前記回路用電源セルと電気的に接続される回路用電源パッドと、前記信号用セルと電気的に接続させる信号用パッドとを有し、
前記回路用電源パッドは、前記回路用電源セルと平面的に重なるように配置され、
前記信号用パッドは、前記信号用セルと平面的に重なるように配置され、
前記回路用電源パッドは、前記信号用電源パッドよりも前記回路形成部側に位置していることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記複数のセルのそれぞれは、電界効果トランジスタを有することを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記半導体チップの前記主面の前記第１辺と前記電源配線との間で、かつ前記信号用セルと平面的に重なる位置には、第２電源配線が配置されており、
前記信号用セルは、前記第２電源配線と電気的に接続されていることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記半導体チップの前記複数のボンディングパッドは、複数のバンプを介して前記配線基板の前記複数のパッドとそれぞれ電気的に接続されていることを特徴とする半導体装置。
【請求項１１】
主面、前記主面に形成された複数のパッド、前記主面と反対側に位置する裏面、及び前記裏面に形成された複数の外部接続用端子を有する配線基板と、
平面形状が矩形状から成る主面、前記主面に形成された回路形成部、前記主面の第１辺と前記回路形成部との間に配置され、前記回路形成部と電気的に接続された第１電源配線、前記主面の前記第１辺と前記第１電源配線との間に配置された複数のセル、及び前記複数のセルとそれぞれ電気的に接続された複数のボンディングパッドを有し、前記配線基板の前記主面上に搭載された半導体チップと、
を含み、
前記複数のセルは、前記第１電源配線と電気的に接続された回路用電源セルと、前記第１電源配線とは電気的に接続されない信号用セルとを有し、
前記複数のボンディングパッドは、前記回路用電源セルと電気的に接続される回路用電源パッドと、前記信号用セルと電気的に接続させる信号用パッドとを有し、
前記回路用電源パッドは、前記第１電源配線と平面的に重なるように配置され、
前記信号用パッドは、前記信号用セルと平面的に重なるように配置されていることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記複数のセルのそれぞれは、電界効果トランジスタを有することを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記半導体チップの前記主面の前記第１辺と前記電源配線との間で、かつ前記信号用セルと平面的に重なる位置には、第２電源配線が配置されており、
前記信号用セルは、前記第２電源配線と電気的に接続されていることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記半導体チップの前記複数のボンディングパッドは、複数のバンプを介して前記配線基板の前記複数のパッドとそれぞれ電気的に接続されていることを特徴とする半導体装置。