(57)【特許請求の範囲】
【請求項１】
各相電圧指令と搬送波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換するインバータの制御装置において、
前記パルス幅変調信号からインバータの出力線間電圧の変化幅を演算し、この変化幅が予め設定した所定値を超える場合に、前記各相電圧指令の少なくとも１つに予め設定したバイアスを加算してパルス幅変調信号の位相をずらし、インバータの複数相の出力電圧が同時に変化しないようにすることを特徴とするインバータの制御方法。
【請求項２】
各相電圧指令と搬送波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換するインバータの制御装置において、
インバータの出力線間電圧の変化幅が予め設定した所定値を超える場合に、前記電圧指令の少なくとも１つに、インバータの出力線間電圧の変化幅から演算したバイアスを加算してパルス幅変調信号の位相をずらし、インバータの複数相の出力電圧が同時に変化しないようにすることを特徴とするインバータの制御方法。
【請求項３】
請求項１または２記載のインバータの制御方法において、
インバータの出力線間電圧の変化幅が、予め設定した時間内に予め設定した所定値を超える場合にバイアスを加算することを特徴とするインバータの制御方法。
【請求項４】
請求項１，２または３記載のインバータの制御方法において、
インバータが一相あたり３個以上の電圧レベルを出力可能であることを特徴とするインバータの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパルス幅変調（Pulse Width Modulation：ＰＷＭ）制御されるインバータの制御装置に関する。
【０００２】
【従来の技術】
図４は、３相交流電圧を発生する一般的なインバータの主回路構成を示している。同図において、２０１は電圧の大きさがＥｄである直流電源、１１１，１１２，１１３はそれぞれＲ相アーム、Ｓ相アーム、Ｔ相アーム、４０１はインバータの負荷となる電動機、Ｃは直流平滑コンデンサ、Ｑ１〜Ｑ６は逆並列ダイオードが接続されたＩＧＢＴ等の半導体スイッチング素子、Ｐは直流電源２０１の正極端子、Ｎは直流電源２０１の負極端子である。
【０００３】
半導体スイッチング素子Ｑ１とＱ２、同じくＱ３とＱ４、同じくＱ５とＱ６の各相互接続点がＲ相、Ｓ相、Ｔ相の交流出力端子となり、これらの交流出力端子に電動機４０１が接続されている。
この方式のインバータは、一相分の電圧として正電位（＋Ｅｄ／２）と負電位（−Ｅｄ／２）との２個の電圧レベルを出力するので、２レベルインバータと呼ばれることがある。
【０００４】
図５は、図４に示す２レベルインバータの半導体スイッチング素子をオン・オフすることにより、直流電圧（直流電力）を交流電圧（交流電力）に変換するＰＷＭ制御方式の一例を示す波形図である。
このＰＷＭ制御方式は、図５（１）に示す如く、正弦波の電圧指令（交流電圧指令）ＶＲ＊，ＶＳ＊，ＶＴ＊と搬送波である三角波Ｃとを比較してＰＷＭ信号を生成し、このＰＷＭ信号によりインバータ各相の半導体スイッチング素子をオン・オフして電圧指令どおりの出力電圧を発生するものである。
【０００５】
この制御方式では、交流電圧指令が三角波より大きい場合は相電圧を正電位（＋Ｅｄ／２）とし、交流電圧指令が三角波より小さいときは相電圧を負電位（−Ｅｄ／２）とするように制御している。このような関係を基本として各相の交流電圧指令に対して演算を行えば、インバータからは図５（２）Ｒ相電圧と同（３）Ｓ相電圧に示すような相電圧ＶＲ，ＶＳが出力される。負荷となる電動機４０１には２相分の出力電圧（ここではＲ相電圧とＳ相電圧）を合成した結果として、図５（４）のようなＲＳ線間電圧ＶＲＳが印加される。
なお、同図ではＴ相電圧の図示を省略しているが、この電圧はＴ相電圧指令ＶＴ＊と三角波Ｃとの比較結果から決定される。また、ＲＳ線間電圧と同様にＳＴ線間電圧、ＴＲ線間電圧が各相電圧から合成されて電動機４０１に印加されることになる。
【０００６】
このようなＰＷＭ制御方式では、交流電圧指令の大きさを変化させることで出力電圧の大きさを制御できると共に、交流電圧指令の周期（周波数）を変化させることにより、出力電圧の周波数も制御可能である。出力電圧の大きさ及び周波数は、ＰＷＭ制御方式を実際に適用する装置の定格を超えない範囲で任意に設定することができる。
【０００７】
ここで、一般にインバータの交流出力端子と電動機等の負荷との間は各相毎にケーブルで接続されており、この部分にはケーブルの長さや配線経路で決まるインダクタンス成分がある。また、各相のケーブルの相互間にはストレイキャパシタンス成分が存在する。
このため、図６に示すように、（３）インバータ出力端子の線間電圧、例えばＲＳ線間電圧ＶＲＳに対して、（４）電動機受電端子の線間電圧は、インダクタンス成分、キャパシタンス成分や電圧の反射の影響により振動を持ったサージ電圧Ｖｓａが印加された波形となる。
【０００８】
図７は、サージ電圧（例えば図６（４）の※印）部分の時間軸を拡大した波形図である。この図から明らかなように、各相出力電圧が変化するとき、言い換えれば線間電圧が変化するときには、ケーブルの持つインダクタンス成分やキャパシタンス成分によって決まる周波数の振動を持った電圧が電動機４０１に印加されることになる。
【０００９】
なお、上述したようにインバータによって電動機を運転した場合に発生するサージ電圧については、例えば「ＰＷＭインバータのサージ伝搬と電動機電圧」（電気学会産業応用部門論文誌、vol.199−D，No.4，1999）などに詳述されている。
【００１０】
次に、一相あたりの出力電圧として３個以上の電圧レベルを出力可能なインバータの従来技術について説明する。
図８は、この種のインバータの主回路構成を示している。同図において、１１１Ａ，１１２Ａ，１１３ＡはそれぞれＲ相アーム、Ｓ相アーム、Ｔ相アーム、Ｑ１〜Ｑ１２は逆並列ダイオードが接続されたＩＧＢＴ等の半導体スイッチング素子、Ｄ１〜Ｄ６はクランプダイオード、Ｃ１，Ｃ２は直流平滑コンデンサである。他の構成要素には図４と同一の参照符号を付してある。
【００１１】
このインバータでは、半導体スイッチング素子Ｑ２とＱ３、同じくＱ６とＱ７、同じくＱ１０とＱ１１の各相互接続点がＲ相、Ｓ相、Ｔ相の交流出力端子となり、これらの交流出力端子に電動機４０１が接続されている。
上記インバータは、出力電圧を正側電位（＋Ｅｄ／２）から負側電位（−Ｅｄ／２）または負側電位（−Ｅｄ／２）から正側電位（＋Ｅｄ／２）に切り替える際に中性点の零電位を経由することができる。この結果、一相あたりでは、表１に示すようなスイッチング状態（一例としてＲ相につき示す）によって３個の電圧レベルを出力可能であることから、３レベルインバータと呼ばれることがある。
【００１２】
【表１】
0004147373.tif 000002
【００１３】
図９は、３レベルインバータの半導体スイッチング素子をスイッチングするためのＰＷＭ制御方式の一例を示す波形図である。各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊と搬送波である三角波ＴＲＩ１，ＴＲＩ２との関係から、状態１〜３及び出力相電圧が表２のように決定される（一例としてＲ相につき示す）。
【００１４】
【表２】
0004147373.tif 000003
【００１５】
このようなＰＷＭ制御方式を基本としてＲ相とＳ相の電圧指令ＶＲ＊，ＶＳ＊に対して演算を行えば、相電圧として図９（２）Ｒ相電圧、（３）Ｓ相電圧のような相電圧ＶＲ，ＶＳが出力され、負荷としての電動機４０１には、（２）と（３）が合成された結果の（４）ＲＳ線間電圧ＶＲＳが印加される。
【００１６】
図９（４）ＲＳ線間電圧ＶＲＳの波形から明らかなように、３レベルインバータでは線間電圧の１回の変化幅が直流電源電圧の半分の（Ｅｄ／２）となる。従って、直流電源電圧が同じ大きさの２レベルインバータと比較した場合には、１回あたりの電圧変化幅が小さい分だけサージ電圧も小さくすることができる。
なお、このような３レベルインバータについては、例えば特開昭５６−７４４０８８号公報に詳述されている。
【００１７】
図１０は、一相あたりの出力電圧として５個の電圧レベルを出力可能なインバータの主回路構成を示している。同図において、１１１Ｂ，１１２Ｂ，１１３ＢはそれぞれＲ相アーム、Ｓ相アーム、Ｔ相アーム、Ｑ１〜Ｑ２４は逆並列ダイオードが接続されたＩＧＢＴ等の半導体スイッチング素子、Ｄ１〜Ｄ１８はクランプダイオード、Ｃ１〜Ｃ４は直流平滑コンデンサである。
このインバータでは、半導体スイッチング素子Ｑ４とＱ５、同じくＱ１２とＱ１３、同じくＱ２０とＱ２１の各相互接続点がＲ相、Ｓ相、Ｔ相の交流出力端子となり、これらの交流出力端子に電動機４０１が接続されている。
【００１８】
各部の電位は、直流電源両端の正電位（＋Ｅｄ／２）、負電位（−Ｅｄ／２）の他に、直列接続された直流平滑コンデンサＣ１〜Ｃ４により分圧された電位として、零電位（中性点）、（＋Ｅｄ／４），（−Ｅｄ／４）があり、これら５個の電圧レベルを一相分電圧として出力できるので、５レベルインバータとなる。
表３は、一相分の出力電圧に対応する半導体スイッチング素子のスイッチング状態を示している（一例としてＲ相につき示す）。
【００１９】
【表３】
0004147373.tif 000004
【００２０】
図１１は、図１０の５レベルインバータに対するＰＷＭ制御方式の一例を示す波形図である。
この場合、各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊と４個の三角波ＴＲＩ１〜ＴＲＩ４とを比較して、表４に示す関係から状態１〜５及び出力相電圧が決定される（一例としてＲ相につき示す）。
【００２１】
【表４】
0004147373.tif 000005
【００２２】
Ｒ相電圧指令ＶＲ＊及びＳ相電圧指令ＶＳ＊から図１１の（２）Ｒ相電圧ＶＲ、（３）Ｓ相電圧ＶＳが得られ、これらを合成した結果が（４）ＲＳ線間電圧ＶＲＳとなって負荷の電動機４０１に印加される。
図１１における（４）ＲＳ線間電圧ＶＲＳの波形から明らかなように、線間電圧の１回の変化幅は直流電源電圧の４分の１の（Ｅｄ／４）となる。この場合は、直流電源電圧が同じ大きさの２レベルインバータや３レベルインバータと比較して、１回あたりの電圧変化幅が小さい分だけサージ電圧も小さくすることができる。
このような構成のマルチレベルインバータについては、例えば平成４年電気学会全国大会シンポジウム８−４などに記載されている。
【００２３】
【発明が解決しようとする課題】
上述した各種インバータでは、半導体スイッチング素子のスイッチング速度が高速であるため各相出力電圧が急激に変化し、図６（４），図７に示したようなサージ電圧が発生する。このサージ電圧がケーブルを介して電動機４０１に印加されると、電動機４０１の内部巻線に悪影響を及ぼし、最悪の場合には絶縁破壊に至ることがある。
【００２４】
通常、インバータの出力電圧は何れかの一相分のスイッチング動作によって線間電圧の大きさが変化し、この時の電圧変化分は、図４に示した２レベルインバータでは直流電源電圧Ｅｄに相当することが図５から明らかである。
【００２５】
しかし、図１２に示すように、ＰＷＭ制御方式の演算において電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊と三角波Ｃとが特定の位相関係になると、２相分（例えば、Ｒ相及びＳ相）のスイッチング動作がほぼ同時に起こり、これによって各相電圧がほぼ同時にかつ逆方向へ（例えば、ある一相が−Ｅｄから＋Ｅｄへ変化するとき、他の一相が＋Ｅｄから−Ｅｄへ）変化する場合がある。このため、図１２（４）に示す如く、ＲＳ線間電圧ＶＲＳはごく短期間の△Ｔの間に２Ｅｄも変化することになる。
【００２６】
図１３はＲ相電圧とＳ相電圧とがほぼ同時に変化した時の波形を示しており、（１）はインバータ出力端子のＲＳ線間電圧ＶＲＳ、（２）は電動機受電端子のＲＳ線間電圧ＶＲＳである。
図１３（２）の波形を図６（４）の波形と比較すれば明らかなように、ＲＳ線間電圧の変化幅は通常のほぼ２倍となり、電動機４０１に印加されるサージ電圧もほぼ２倍になることから、巻線の絶縁に対する影響が大きくなるという問題がある。なお、図１３（２）において、Ｖｓａ，Ｖｓｂはサージ電圧成分を示す。
【００２７】
ここまでの説明は図４に示した２レベルインバータについてのものであるが、図８や図１０に示した３レベル以上のインバータにおいても、スイッチング動作によって出力電圧の大きさが変化する時にはサージ電圧が発生する。これらの場合も、図１４や図１５に示すように各相電圧指令と三角波とが特定の位相関係になると、２相分のスイッチング動作がほぼ同時に起こることで線間電圧の変化幅が大きくなり、サージ電圧が増大して電動機４０１の巻線の絶縁に悪影響を及ぼすという問題が生じる。
【００２８】
上述したようなインバータのスイッチング動作に起因するサージ電圧の抑制対策としては、インバータと電動機との間にフィルタ回路を入れること等が知られているが、それによると、コストが増加したり装置全体が大型化する等の新たな問題が発生する。
そこで本発明は、フィルタ回路を追加する等の手段によることなくサージ電圧を抑制することができるインバータの制御方法を提供しようとするものである。
【００２９】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した発明は、各相電圧指令と搬送波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換するインバータの制御装置において、前記パルス幅変調信号からインバータの出力線間電圧の変化幅を演算し、この変化幅が予め設定した所定値を超える場合に、前記各相電圧指令の少なくとも１つに予め設定したバイアスを加算してパルス幅変調信号の位相をずらし、インバータの複数相の出力電圧が同時に変化しないようにするものである。
【００３０】
請求項２に記載した発明は、各相電圧指令と搬送波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換するインバータの制御装置において、インバータの出力線間電圧の変化幅が予め設定した所定値を超える場合に、前記電圧指令の少なくとも１つに、インバータの出力線間電圧の変化幅から演算したバイアスを加算してパルス幅変調信号の位相をずらし、インバータの複数相の出力電圧が同時に変化しないようにするものである。
【００３１】
請求項３に記載した発明は、請求項１または２記載のインバータの制御方法において、インバータの出力線間電圧の変化幅が、予め設定した時間内に予め設定した所定値を超える場合にバイアスを加算するようにしたものである。
【００３２】
請求項４に記載した発明は、請求項１，２または３記載のインバータの制御方法において、インバータが３レベルインバータや５レベルインバータのように一相あたり３個以上の電圧レベルを出力可能であることを特徴とする。
【００３３】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図１は、請求項１に記載した発明の実施形態を示す制御ブロック図である。同図において、１は電圧変化幅抑制演算部、１１，１２はバイアスとして出力する値を予め設定するためのバイアス設定回路、１３はインバータの出力線間電圧の変化幅と比較される設定値を出力する判定基準設定回路、４１はＰＷＭ信号ＰＵ，ＰＶ，ＰＷから求めた出力線間電圧の変化幅と判定基準設定回路１３から出力される設定値とを比較して電圧指令に対するバイアス加算の要否を判定するバイアス加算判定部、２１はバイアス加算判定部４１の出力信号によってバイアス設定回路１１，１２からのバイアスを切り替える選択回路、２は変調率指令（振幅指令）λ＊と位相指令θ＊とから各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊を演算する電圧指令発生回路、５は選択回路２１により選択されたバイアスＢ１と各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊とを加算する加算器、８は各相毎に電圧指令と搬送波としての三角波とを比較してインバータの半導体スイッチング素子に対するＰＷＭ信号ＰＵ，ＰＶ，ＰＷを出力するＰＷＭ演算部である。
【００３４】
なお、上記ＰＷＭ信号ＰＵにより例えば図４の２レベルインバータにおけるＲ相アーム１１１の半導体スイッチング素子Ｑ１，Ｑ２に対する駆動信号が、ＰＶによりＳ相アーム１１２の半導体スイッチング素子Ｑ３，Ｑ４に対する駆動信号が、ＰＷによりＴ相アーム１１３の半導体スイッチング素子Ｑ５，Ｑ６に対する駆動信号が生成される。
また、この制御装置により制御される対象は、例えば図４の２レベルインバータや図８の３レベルインバータ、図１０のマルチレベルインバータである。
【００３５】
次に、本実施形態の動作を説明する。
まず、通常の制御動作として、インバータの出力電圧や出力電流、電動機の回転数を基に制御系の演算を行い、その結果からインバータが出力するべき電圧ベクトルが決定される。この電圧ベクトルの振幅指令λ＊と位相指令θ＊とが図１の電圧指令発生回路２に入力され、以下の数式１により各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊が演算される。
【００３６】
［数１］
ＶＲ＊＝λ＊・ｓｉｎ（θ＊）
ＶＳ＊＝λ＊・ｓｉｎ（θ＊−１２０°）
ＶＴ＊＝λ＊・ｓｉｎ（θ＊−２４０°）
【００３７】
これらの電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊は各相毎に加算器５により補正値が加算されるが、最初は選択回路２１によりバイアスＢ１としてバイアス設定回路１１の「０」（バイアス補正値が０）が選択されている。このため、加算器５からは数式１で示される各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊がそのまま出力されてＰＷＭ演算部８に入力される。
ＰＷＭ演算部８では、従来技術に示したような方法でインバータの主回路構成に合わせてＰＷＭ演算すなわち三角波と電圧指令との比較を行い、その結果がＰＷＭ信号ＰＵ，ＰＶ，ＰＷとして出力されて半導体スイッチング素子を駆動する。
【００３８】
次に、電圧指令と三角波との位相関係が例えば前述の図１２のようになり、Ｒ相電圧ＶＲ、Ｓ相電圧ＶＳがほぼ同時に変化してＲＳ線間電圧ＶＲＳが短期間ΔＴの間に急激に変化するような場合について説明する。
この時、図１のバイアス加算判定部４１では、ＰＷＭ信号ＰＵ，ＰＶ，ＰＷから出力線間電圧の変化幅を演算しており、この変化幅を判定基準設定回路１３による設定値と比較している。この設定値は、例えばインバータの直流電源電圧値Ｅｄである。
【００３９】
そして、バイアス加算判定部４１によって線間電圧の変化幅が直流電源電圧値Ｅｄを超えたと判定されたときは、図１３に示したようにサージ電圧が増大するおそれがあるため、判定部４１の出力信号により選択回路２１が切替動作し、バイアス設定回路１２により設定されたバイアス「Ｂ」がバイアスＢ１として出力される。
このバイアスＢ１は図１の加算器５に入力され、前述の数式１に示される各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊に加算される。なお、バイアスＢ１は、後述するように各相出力電圧が同時に変化しないようにＰＷＭ信号の位相をずらす目的で、各相電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊の少なくとも一つ（すべての電圧指令に加える場合を含む）に加えればよい。
【００４０】
図１６はＲ相電圧ＶＲ、Ｓ相電圧ＶＳがほぼ同時に変化する場合のＲＳ線間電圧ＶＲＳを示している。従来では、図１６の＊印のタイミングでＲ相出力電圧ＶＲ、Ｓ相出力電圧ＶＳがほぼ同時に変化すると、ＲＳ線間電圧ＶＲＳは瞬時に（Δｔ＝０）直流電源電圧値Ｅｄの２倍の大きさまで変化することになり、その結果、図１３（２）のようなサージ電圧が発生する。
【００４１】
これに対し、図１に示した実施形態により電圧指令にバイアスＢ１を加算すると、ＰＷＭ信号の位相が変化して図１７に示すように一方の相の出力電圧が変化する位相が変わり、結果としてＲＳ線間電圧ＶＲＳが＋Ｅｄから−Ｅｄまで変化する間に期間Δｔ（≠０）が確保される。すなわち、インバータの出力線間電圧の１回当たりの変化幅は直流電源電圧値Ｅｄに抑制される。
これにより、負荷に加わるサージ電圧が増大するのを防ぐことができ、電動機４０１の巻線が絶縁破壊を起こすおそれもないものである。
【００４２】
次に、請求項２に記載した発明の実施形態を説明する。図２はこの実施形態の制御ブロック図であり、図１と同一の構成要素には同一の符号を付してある。
図２において、１Ａは電圧変化幅抑制演算部である。電圧指令ＶＲ＊，ＶＳ＊，ＶＴ＊と三角波との比較により演算された結果のＰＷＭ信号ＰＵ，ＰＶ，ＰＷは補正バイアス演算部４２に入力されており、この演算部４２には判定基準設定回路１３の設定値Ｅｄが入力されている。
【００４３】
補正バイアス演算部４２ではＰＷＭ信号ＰＵ，ＰＶ，ＰＷから線間電圧の変化幅を演算し、その変化幅が設定値Ｅｄを超えるときに適宜なバイアスＢ１を演算して出力する。このバイアスＢ１は、ＰＷＭ信号の位相をずらして図１７に示すように各相出力電圧が変化する位相を所定期間ΔＴだけずらすような大きさを持つ。
本実施形態においても、線間電圧の１回当たりの変化幅が直流電源電圧値Ｅｄに抑制されるので、サージ電圧の増大を防ぐことができる。
【００４４】
次いで、請求項３に記載した発明の実施形態を説明する。図３はこの実施形態を示す制御ブロック図であり、１Ｂは電圧変化幅抑制演算部である。
この演算部１Ｂは、図１の電圧変化幅抑制演算部１に時間設定回路１４を付加して構成されている。その他の構成要素は図１の実施形態と同一である。
【００４５】
図３の実施形態において、バイアス加算判定部４１では、出力電圧が変化する時に、時間設定回路１４によって設定した時間ｔ内における電圧変化幅の合計が判定基準設定回路１３による設定値Ｅｄを超えるかどうかにより補正の要否を判定し、補正が必要であると判断したときに選択回路２１に信号を送ってバイアスＢ１をバイアス設定回路１２の出力「Ｂ」に切り替える。
【００４６】
一般にサージ電圧は、図７に示したような振動を伴うので、一方の相電圧が変化した後はその振動が収まるまで他の相電圧が変化しないことが望ましい。
つまり、振動が収まる前に他の相電圧が変化すると、等価的に２相分の電圧変化がほぼ同時に起きたときと同じ程度の大きさのサージ電圧が発生するおそれがあるため、そのような事態の発生を防ぐ必要がある。
【００４７】
そこで本実施形態では、相電圧が変化したときの振動が収まる時間を考慮して時間ｔを予め設定しておき、この時間内の線間電圧の変化幅が設定値Ｅｄを超えた場合に電圧指令にバイアスＢ１を加えることにより、確実にサージ電圧を抑制するようにした。
【００４８】
なお、請求項４に記載した発明は、請求項１から３に記載した発明において、一相あたりの出力電圧のレベルが３個以上である図８，図１０のようなインバータを対象としたものである。
これらの３レベルインバータやマルチレベルインバータにおいても、図１４や図１５に示す各相電圧の変化時刻の差Δｔが大きくなるように電圧指令にバイアスを加えてＰＷＭ信号の位相をずらずことにより、サージ電圧の増大を抑制することが可能である。
【００４９】
なお、上記実施形態ではＰＷＭ演算において電圧指令と比較される搬送波として三角波を用いる場合を説明したが、台形波等の他の波形を用いる場合にも適用可能である。
【００５０】
【発明の効果】
以上述べたように本発明によれば、各相電圧指令と搬送波とが特定の位相関係になってインバータの出力線間電圧の変化幅が予め設定した値よりも大きくなる場合には、電圧指令に適切なバイアスを加算することによって各相電圧が変化する位相をずらすようにしたので、線間電圧の変化幅を小さくして負荷に印加されるサージ電圧を低減させ、絶縁破壊を未然に防止することができる。
また、本発明は、フィルタ回路を付加する等の手段によらずにソフトウェアによっても実現可能であるため、装置の大型化やコストの増加を招くおそれも少ない。
【図面の簡単な説明】
【図１】請求項１に記載した発明の実施形態を示す制御ブロック図である。
【図２】請求項２に記載した発明の実施形態を示す制御ブロック図である。
【図３】請求項３に記載した発明の実施形態を示す制御ブロック図である。
【図４】三相交流電圧を発生する一般的なインバータの主回路構成図である。
【図５】図４のインバータに対するＰＷＭ制御方式の一例を示す波形図である。
【図６】ＰＷＭ制御方式における各相出力電圧、インバータ出力端子の線間電圧、電動機受電端子の線間電圧を示す波形図である。
【図７】図６におけるサージ電圧を拡大表示した波形図である。
【図８】３レベルインバータの主回路構成図である。
【図９】図８のインバータに対するＰＷＭ制御方式の一例を示す波形図である。
【図１０】マルチレベルインバータの主回路構成図である。
【図１１】図１０のインバータに対するＰＷＭ制御方式の一例を示す波形図である。
【図１２】従来技術の問題点を説明するための波形図である。
【図１３】従来技術の問題点を説明するための波形図である。
【図１４】従来技術の問題点を説明するための波形図である。
【図１５】従来技術の問題点を説明するための波形図である。
【図１６】各相出力電圧がほぼ同時に変化する場合の線間電圧を示す波形図である。
【図１７】本発明の実施形態により各相出力電圧が変化する位相を変えた場合の線間電圧を示す波形図である。
【符号の説明】
１，１Ａ，１Ｂ  電圧変化幅抑制演算部
２  電圧指令発生回路
５  加算器
８  ＰＷＭ演算部
１１，１２  バイアス設定回路
１３  判定基準設定回路
２１  選択回路
４１  バイアス加算判定部
４２  補正バイアス演算部
１１１，１１１Ａ，１１１Ｂ  Ｒ相アーム
１１２，１１２Ａ，１１２Ｂ  Ｓ相アーム
１１３，１１３Ａ，１１３Ｂ  Ｔ相アーム
２０１  直流電源
４０１  電動機
Ｃ１〜Ｃ４  直流平滑コンデンサ
Ｄ１〜Ｄ１８  クランプダイオード
Ｑ１〜Ｄ２４  半導体スイッチング素子
【図１】
0004147373.tif 000006
【図２】
0004147373.tif 000007
【図３】
0004147373.tif 000008
【図４】
0004147373.tif 000009
【図５】
0004147373.tif 000010
【図６】
0004147373.tif 000011
【図７】
0004147373.tif 000012
【図８】
0004147373.tif 000013
【図９】
0004147373.tif 000014
【図１０】
0004147373.tif 000015
【図１１】
0004147373.tif 000016
【図１２】
0004147373.tif 000017
【図１３】
0004147373.tif 000018
【図１４】
0004147373.tif 000019
【図１５】
0004147373.tif 000020
【図１６】
0004147373.tif 000021
【図１７】
0004147373.tif 000022