【手続補正書】
【提出日】平成19年11月22日(2007.11.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層内に電流通路を構成する第１の電極層と、第２の電極層とを少なくとも有し、
前記カルコゲナイド化合物層は、非晶質状態と結晶質状態との２つの状態の相変化が可能であり、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者を含有することを特徴とするメモリ素子。
【請求項２】
前記第１の電極層がプラグ電極であることを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度に含有されることを特徴とする請求項２に記載のメモリ素子。
【請求項４】
半導体基板と、
前記半導体基板に形成されたスイッチ部と、
前記スイッチ部の上部に形成されたシリコンを含有する第１の絶縁膜と、
前記スイッチ素子に直接的或いは間接的に電気的接続がなされたカルコゲナイド化合物層を有するメモリ部と、を有し、
前記メモリ部は、
前記シリコンを含有する第１の絶縁膜の、部分的に除去された領域内に形成された第１の導体層と、
前記第１の導体層に接して形成された、テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層上に第２の導体層とを有し、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者を含有することを特徴とする半導体集積回路装置。
【請求項５】
前記半導体基板上に
シリコンを含有する第１の絶縁膜と、
シリコンを含有する第１の絶縁膜の部分的に除去された領域と、
前記第１の絶縁膜の部分的に除去された領域内に形成され且つ前記スイッチ素子に電気的に接続された第３の導体層と、
前記第１の絶縁膜上に形成された少なくとも第２の絶縁物層と、
前記第２の絶縁膜の部分的に除去された領域内に形成され且つ前記カルコゲナイド化合物層に電気的に接して形成された第１の導体層と、を有することを特徴とする請求項４に記載の半導体集積回路装置。
【請求項６】
前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度に含有されることを特徴とする請求項４に記載の半導体集積回路装置。
【請求項７】
前記カルコゲナイド膜は多結晶体であり、且つ粗大結晶粒の周りを小さな結晶粒が取り囲むようにして存在する結晶粒の集合体からなることを特徴とする請求項４に記載の半導体集積回路装置。
【請求項８】
前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度に含有されることを特徴とする請求項５に記載の半導体集積回路装置。
【請求項９】
前記第２の絶縁膜の部分的に除去された領域内に存在する第１の導体層は、前記カルコゲナイド化合物層が電気的に接する側面以外の側壁に、不純物のバリア層を有することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１０】
前記第１の導体層上に形成されるカルコゲナイド化合物層の一部が、前記第２の絶縁膜の部分的に除去された領域内に延在し、当該前記第２の絶縁膜の部分的に除去された領域内で、前記第１の導体層と前記カルコゲナイド化合物層が電気的に接することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１１】
前記第１の導体層と前記カルコゲナイド化合物層のとの界面に有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者は、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、連続層もしくは島状或いは多孔を有するカルコゲナイド化合物層の孔内に存在することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１２】
前記カルコゲナイド層に対する前記第１の導体層及び第２の導体層の相対的位置が、半導体基板の主面に沿った面内の異なる位置に存在することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１３】
シリコンを含有する絶縁膜を上部に有する半導体基板を準備する工程、
前記シリコンを含有する絶縁膜の所望領域を部分的に除去する工程、
前記部分的に除去された領域内に金属、金属化合物、及び不純物を含有するシリコンの群から選ばれた少なくとも一者の層を形成する工程、
これまでの工程によって準備された前記半導体基板上に、テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層を形成する工程、
前記カルコゲナイド化合物層上に導体層を形成する工程を有し、且つ
前記カルコゲナイド化合物層を形成する工程は、アルゴンガスに、窒素、窒素酸化物のガス、及び炭素化合物のガスの群から選ばれた少なくとも１者を含有させたアルゴンガスを用いたスパッタ法によることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
前記カルコゲナイド化合物層上に導体層を形成する工程の後、半導体集積回路装置の製造に係わる熱処理工程を有することを特徴とする請求項１３に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記カルコゲナイド化合物層を形成するに際して、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者を含有せしめて形成することを特徴とする請求項１３に記載の半導体集積回路装置の製造方法。
【請求項１６】
テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層内に電流経路を構成する第１の電極層と、第２の電極層とを少なくとも有し、
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が含有されており、
前記カルコゲナイド化合物層は、第１の領域と、前記第１の領域と前記第１の電極層との間にある第２の領域とを有し、前記第２の領域は前記第１の領域よりも、少なくとも前記酸化物、前記窒化物及び前記炭化物の１者において、高い濃度を有することを特徴とするメモリ素子。