(57)【特許請求の範囲】
【請求項１】
基準クロック信号を分周する分周回路と、この分周回路の出力信号に位相差を設定する基準フィルタと、この基準フィルタの出力信号と前記分周回路の出力信号とを乗算する乗算回路と、この乗算回路の出力に接続したローパスフィルタとからなり、ローパスフィルタからの出力電圧を基準フィルタのカットオフ周波数が実質的に一定になるように基準フィルタへ負帰還をかけた周波数調整回路において、分周回路のセレクタで分周比を変えることにより基準フィルタへ入力される信号の周波数が基準フィルタの周波数調整可能範囲の周波数になると共に、基準クロック信号に接続された周波数検出回路の出力信号により制御回路がセレクタを制御する構成とした周波数調整回路。
【請求項２】
基準クロック信号を分周する分周回路と、この分周回路の出力信号に位相差を設定する基準フィルタと、この基準フィルタの出力信号と前記分周回路の出力信号とを乗算する乗算回路と、この乗算回路の出力に接続したローパスフィルタとからなり、ローパスフィルタからの出力電圧を基準フィルタのカットオフ周波数が実質的に一定になるように基準フィルタへ負帰還をかけた周波数調整回路において、分周回路のセレクタで分周比を変えることにより基準フィルタへ入力される信号の周波数が基準フィルタの周波数調整可能範囲の周波数になると共に、基準クロック信号が分周された信号に接続された周波数検出回路の出力信号により制御回路がセレクタを制御する構成とした周波数調整回路。
【請求項３】
基準クロック信号を分周する分周回路と、この分周回路の出力信号に位相差を設定する基準フィルタと、この基準フィルタの出力信号と前記分周回路の出力信号とを乗算する乗算回路と、この乗算回路の出力に接続したローパスフィルタとからなり、ローパスフィルタからの出力電圧を基準フィルタのカットオフ周波数が実質的に一定になるように基準フィルタへ負帰還をかけた周波数調整回路において、分周回路のセレクタで分周比を変えることにより基準フィルタへ入力される信号の周波数が基準フィルタの周波数調整可能範囲の周波数になると共に、乗算回路の出力とベースバンドフィルタの間に直流電圧補正回路を接続し、異なる基準クロック信号周波数に対して直流電圧の補正を行う構成とした周波数調整回路。
【請求項４】
基準クロック信号に接続された周波数検出回路の出力信号により制御回路が直流電圧の補正量を設定する構成とした請求項３に記載の周波数調整回路。
【請求項５】
基準クロック信号が分周された信号に接続された周波数検出回路の出力信号により制御回路が直流電圧の補正量を設定する構成とした請求項３に記載の周波数調整回路。
【請求項６】
制御回路が外部から与えられたデジタル信号により直流電圧の補正量を設定する構成とした請求項３に記載の周波数調整回路。
【請求項７】
デジタル信号が携帯電話をコントロールするマイクロプロセッサから与えられる構成とした請求項６に記載の周波数調整回路。
【請求項８】
デジタル信号が制御回路の端子を電源または接地することによって与えられる構成とした請求項６に記載の周波数調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は同一半導体基板上に形成されたフィルタのばらつきに対する周波数調整を行う周波数調整回路に関するものである。
【０００２】
【従来の技術】
従来、通信機やＡＶ機器においてデジタル変調信号の復調処理を良好に行うため遮断周波数を高精度に再現性の優れたフィルタを使用している。図１３にて周波数調整回路１の構成を説明する。水晶発振器などで作られた基準クロック信号２が入力端子３を通して周波数調整回路１に入力される。周波数調整回路１はこの基準クロック信号２に対応した基準フィルタ４、乗算回路５、ローパスフィルタ６を構成し基準フィルタ４の入出力信号の位相差が一定になるようにローパスフィルタ６から出力された制御電圧を負帰還制御する位相制御ループを形成して周波数調整回路１の特性を高精度かつ再現性良く設定している。
【０００３】
この制御電圧をベースバンドフィルタ１４に印加しベースバンドアンプ１３でアンテナから受信したベースバンド周波数帯に変換されたデジタル変調信号の不要な周波数信号をベースバンドフィルタ１４で取り除きアナログデジタルコンバータ（以下ＡＤＣと称す）１５に入力してデジタル処理で信号を復調するために信号の量子化を行っている。
【０００４】
基準クロック信号２が基準クロック信号７に変化した時は周波数調整回路９を用いて基準クロック信号７に対応した基準フィルタ１０および乗算回路１１とローパスフィルタ１２を構成し基準フィルタ１０の入出力信号の位相差が一定になるようにローパスフィルタ１２から出力された制御電圧を負帰還制御し周波数調整回路９の特性を高精度かつ再現性良く設定している。
【０００５】
この制御電圧をベースバンドフィルタ１４に印加しベースバンドアンプ１３でアンテナから受信したベースバンド周波数帯に変換されたデジタル変調信号の不要な周波数信号をベースバンドフィルタ１４で取り除きＡＤＣ１５に入力してデジタル処理で信号を復調するために信号の量子化を行っている。
【０００６】
このように複数の基準クロック信号に対応した個々のフィルタの回路設計を行うことで対応していた。
【０００７】
このように、複数の基準クロック信号に対応した個別の周波数調整回路１，９を用意しなければならず構成する機器の形状も大きくなるという問題を有していた。
【０００８】
【発明が解決しようとする課題】
しかし、携帯電話で用いる基準クロック信号の周波数はメーカーや機種によって異なっており複数の基準クロック信号が存在する。そのため各社、各機種の携帯電話に専用の周波数調整回路を製造しなくてはならないという問題点があった。
【０００９】
本発明は、異なる基準クロック信号の携帯電話に内蔵してもその基準クロック信号に対応できる周波数調整回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の請求項１に記載の発明は、基準クロック信号を分周する分周回路と、この分周回路の出力信号に位相差を設定する基準フィルタと、この基準フィルタの出力信号と前記分周回路の出力信号とを乗算する乗算回路と、この乗算回路の出力に接続したローパスフィルタとからなり、ローパスフィルタからの出力電圧を基準フィルタのカットオフ周波数が実質的に一定になるように基準フィルタへ負帰還をかけた周波数調整回路において、分周回路のセレクタで分周比を変えることにより基準フィルタへ入力される信号の周波数が基準フィルタの周波数調整可能範囲の周波数になると共に、基準クロック信号に接続された周波数検出回路の出力信号により制御回路がセレクタを制御する構成とした周波数調整回路であり、複数の基準クロック信号を検出し分周比を自動設定することができる。
【００１１】
本発明の請求項２に記載の発明は、基準クロック信号を分周する分周回路と、この分周回路の出力信号に位相差を設定する基準フィルタと、この基準フィルタの出力信号と前記分周回路の出力信号とを乗算する乗算回路と、この乗算回路の出力に接続したローパスフィルタとからなり、ローパスフィルタからの出力電圧を基準フィルタのカットオフ周波数が実質的に一定になるように基準フィルタへ負帰還をかけた周波数調整回路において、分周回路のセレクタで分周比を変えることにより基準フィルタへ入力される信号の周波数が基準フィルタの周波数調整可能範囲の周波数になると共に、基準クロック信号が分周された信号に接続された周波数検出回路の出力信号により制御回路がセレクタを制御する構成とした周波数調整回路であり、周波数検出回路は、自動的に基準クロック信号周波数が分周された信号の周波数を検出しセレクタを制御するので外部からの制御なしに分周比を自動設定することができる。
【００１２】
本発明の請求項３に記載の発明は、基準クロック信号を分周する分周回路と、この分周回路の出力信号に位相差を設定する基準フィルタと、この基準フィルタの出力信号と前記分周回路の出力信号とを乗算する乗算回路と、この乗算回路の出力に接続したローパスフィルタとからなり、ローパスフィルタからの出力電圧を基準フィルタのカットオフ周波数が実質的に一定になるように基準フィルタへ負帰還をかけた周波数調整回路において、分周回路のセレクタで分周比を変えることにより基準フィルタへ入力される信号の周波数が基準フィルタの周波数調整可能範囲の周波数になると共に、乗算回路の出力とベースバンドフィルタの間に直流電圧補正回路を接続し、異なる基準クロック信号周波数に対して直流電圧の補正を行う構成とした周波数調整回路であり、直流電圧の補正を行うことによりさらに正確な周波数調整が可能になる。
【００１３】
本発明の請求項４に記載の発明は、基準クロック信号に接続された周波数検出回路の出力信号により制御回路が直流電圧の補正量を設定する構成とした請求項３に記載の周波数調整回路であり、周波数検出回路が自動的に基準クロック信号周波数を検出し直流電圧の補正量を設定するので外部からの制御なしに補正量を自動設定することができる。
【００１４】
本発明の請求項５に記載の発明は、基準クロック信号が分周された信号に接続された周波数検出回路の出力信号により制御回路が直流電圧の補正量を設定する構成とした請求項３に記載の周波数調整回路であり、周波数検出回路が自動的に基準クロック信号周波数を分周した周波数を検出し直流電圧の補正量を設定するので外部からの制御なしに補正量を自動設定することができる。
【００１５】
本発明の請求項６に記載の発明は、制御回路が外部から与えられたデジタル信号により直流電圧の補正量を設定する構成とした請求項３に記載の周波数調整回路であり、外部から与えられたデジタル信号により直流電圧の補正量を設定することができる。
【００１６】
本発明の請求項７に記載の発明は、デジタル信号が携帯電話をコントロールするマイクロプロセッサから与えられる構成とした請求項６に記載の周波数調整回路であり、携帯電話をコントロールするマイクロプロセッサによりデジタル信号が与えられるので専用のマイクロプロセッサの追加なしに直流電圧の補正量を設定することができる。
【００１７】
本発明の請求項８に記載の発明は、デジタル信号が制御回路の端子を電源または接地することによって与えられる構成とした請求項６に記載の周波数調整回路であり、電源または接地によりデジタル信号を与えるため回路の追加なしに直流電圧の補正量を設定することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１９】
（実施の形態１）
図１において、周波数調整回路２０は分周回路２８の入力端子２２に１つの携帯電話のシステム駆動のクロック周波数が１３．５ＭＨｚである基準クロック信号２１が入力される。入力された基準クロック信号２１はセレクタ２４に入り、制御回路２３の信号によりセレクタ２４が２分周器２５を選択する。そして基準クロック信号２１は２分周器２５で周波数が６．７５ＭＨｚに分周される。さらにこの分周信号は２分周器２７で周波数が３．３７５ＭＨｚに分周される。このように分周回路２８から周波数３．３７５ＭＨｚの出力信号が基準フィルタ２９に入力される。
【００２０】
この基準フィルタ２９の位相周波数特性は図２のようになっている。横軸に基準フィルタ２９の入力周波数をとり、縦軸に基準フィルタ２９の入出力位相差をとり基準フィルタ２９の周波数に対する位相特性を示している。
【００２１】
この図２よりｆ１からｆ２の周波数間に基準フィルタ２９へ入力される周波数信号があれば乗算回路３０が信号の位相差を検出できるため基準フィルタ２９の位相制御が可能となる。
【００２２】
それは、乗算回路３０の出力は、入力に位相差φをもった信号ＡｃｏｓωｔとＢｃｏｓ（ωｔ＋φ）が入力されたとき、ＡＢ［ｃｏｓ（φ）−ｃｏｓ（２ωｔ＋φ）］／２が出力される。ここでＡＢｃｏｓ（φ）／２はＤＣ電圧を表し、ＡＢｃｏｓ（２ωｔ＋φ）／２は２倍の周波数の不要なＡＣ信号である。
【００２３】
このＡＣ信号をローパスフィルタ３１で除くことにより位相差と相関のあるＤＣ電圧ＡＢｃｏｓ（φ）／２を得ることができる。
【００２４】
ｃｏｓ関数で表されるため０〜１８０°の間では一意的に位相差が検出できるため位相差を９０°にする基準フィルタ２９の位相制御が可能となる。
【００２５】
図２から明らかなように基準フィルタ２９において周波数３．３７５ＭＨｚの出力信号は、初期制御電圧においてほぼ９０度の位相差を設けた信号が生成される。この位相を設けた周波数３．３７５ＭＨｚの出力信号と分周回路２８にて分周した周波数３．３７５ＭＨｚの出力信号を乗算回路３０で乗算し位相差に対応した出力電圧を出力する。次に、この出力電圧に付帯している不要な周波数成分であるＡＣ信号をローパスフィルタ３１にて除去した制御電圧を基準フィルタ２９の制御端子に加えることにより基準フィルタ２９の位相差を９０°にする位相制御ループが形成される。この制御電圧をベースバンドフィルタ３３に印加しベースバンドアンプ３２でアンテナから受信したベースバンド周波数帯に変換されたデジタル変調信号の不要な周波数信号をベースバンドフィルタ３３で取り除きＡＤＣ３４に入力してデジタル処理で信号を復調するために信号の量子化を行う。
【００２６】
次に、システム駆動クロック周波数が１９．９９８ＭＨｚの携帯電話においてはシステム駆動クロック周波数が１９．９９８ＭＨｚである信号が基準クロック信号２１として入力される。入力された基準クロック信号２１はセレクタ２４に入り、制御回路２３の信号によりセレクタ２４が３分周器２６を選択する。そして基準クロック信号２１は３分周器２６で分周され周波数が６．６６ＭＨｚに分周され、さらに２分周器２７で周波数が３．３３ＭＨｚに分周される。この分周回路２８から周波数３．３３ＭＨｚの出力信号が基準フィルタ２９に入力される。
【００２７】
この場合、図２に示したように３．３３３ＭＨｚはｆ１とｆ２の中間にあるため基準フィルタ２９の位相差を３．３３３ＭＨｚにおいて９０°にする位相制御ループが形成される。
【００２８】
このように複数の異なったシステム駆動クロック周波数の携帯電話においてこれらのシステム駆動クロック周波数を基準クロック信号２１としてセレクタ２４と２分周器２５，２７および３分周器２６からなる分周回路２８で基準クロック信号２１を基準フィルタ２９の周波数調整可能範囲に分周することで周波数調整回路２０内に構成した基準フィルタ２９、乗算回路３０、ローパスフィルタ３１からなる負帰還ループが正常に動作し、１つの周波数調整回路２０で複数の基準クロック信号にも対応することができ所定の制御電圧をベースバンドフィルタ３３に与えることができる。
【００２９】
なお分周比は今回説明した基準フィルタ２９の位相と周波数に限ったことではなく種々のフィルタ特性に対応できることは言うまでもない。
【００３０】
図３は図１で説明した回路ブロックに周波数検出回路３５を設けた構成としている。図３において最初に基準クロック信号２１の周波数が１３．５ＭＨｚの場合について説明する。１３．５ＭＨｚが入力端子２２に入力されると、入力端子２２に接続された周波数検出回路３５が周波数を検出する。その検出結果を制御回路２３に伝える。制御回路２３から信号を受けたセレクタ２４は２分周器２５を選択し１３．５ＭＨｚの信号は２分周器２５と２分周器２７で３．３７５ＭＨｚに分周された信号が基準フィルタ２９に入力される。以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００３１】
次に基準クロック信号２１の周波数が１９．９９８ＭＨｚの場合について説明する。１９．９９８ＭＨｚが入力端子２２に入力されると、入力端子２２に接続された周波数検出回路３５が周波数を検出し、その検出結果を制御回路２３に伝える。制御回路２３から信号を受けたセレクタ２４は３分周器２６を選択するため１９．９９８ＭＨｚの信号は３分周器２６と２分周器２７で分周され３．３３３ＭＨｚの信号が基準フィルタ２９に入力される。以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００３２】
図４において周波数検出回路３５に入力がない時、制御回路２３によりセレクタ２４は２分周器２５が選択されている。基準クロック信号２１の周波数が１３．５ＭＨｚの場合について説明する。入力された１３．５ＭＨｚの信号は２分周器２５で分周され６．７５ＭＨｚの信号が周波数検出回路３５に入力される。周波数検出回路３５は周波数６．７５ＭＨｚを検出し基準クロック信号２１の周波数が１３．５ＭＨｚと判断し、その結果を制御回路２３に伝える。制御回路２３はセレクタ２４の切り替えが不要と判断して切り替え制御を行わない。その結果、１３．５ＭＨｚの信号は２分周器２５と２分周器２７で分周され３．３７５ＭＨｚの信号が基準フィルタ２９に入力される。以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００３３】
次に基準クロック信号２１の周波数が１９．９９８ＭＨｚの場合について説明する。入力された１９．９９８ＭＨｚは２分周器２５で２分周され９．９９９ＭＨｚの信号が周波数検出回路３５に入力される。周波数検出回路３５は周波数９．９９９ＭＨｚを検出し基準クロック信号の周波数が１９．９９８ＭＨｚと判断してその結果を制御回路２３に伝える。制御回路２３はセレクタ２４の切り替えが必要と判断して切り替え制御を行う。結果、制御回路２３は３分周器２６を選択するため１９．９９８ＭＨｚの信号は３分周器２６と２分周器２７で分周され３．３３３ＭＨｚの信号が基準フィルタ２９に入力される。以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００３４】
図５においてマイクロプロセッサ３６は携帯電話３７の電子回路のコントロールに用いられている。このマイクロプロセッサ３６をデジタル信号のコントロールとして使用することにより、セレクタ２４の切り替えが行える。
【００３５】
図６では１３．５ＭＨｚが基準クロック信号２１として入力される場合の例である。デジタル信号が入力される入力端子３８を接地することにより制御回路２３がセレクタ２４を制御し２分周器２５を選択する。これにより１３．５ＭＨｚの信号は２分周器２５と２分周器２７で分周され３．３７５ＭＨｚの信号が基準フィルタ２９に入力される。
【００３６】
次に１９．９９８ＭＨｚが基準クロック信号２１として入力される場合には、入力端子３８を電源側に接続しておくことにより、制御回路２３がセレクタ２４を制御し３分周器２６を選択する。
【００３７】
以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００３８】
図７において、図１に外部の制御回路４１とこの制御回路４１からの制御信号に基づいてアナログ電圧を出力するデジタル・アナログ・コンバータ（以下ＤＡＣと称す）４０と直流電圧補正回路３９を付加したものである。
【００３９】
次に周波数調整回路２０における基準フィルタ２９の入力周波数と基準フィルタ２９への制御電圧の関係の一例を図８に示す。
【００４０】
今、ベースバンドフィルタ３３はＶ０が加わったとき所望の周波数特性が得られるように設計されているので、基準フィルタ２９への入力周波数が３．３７５ＭＨｚの場合は直流電圧補正回路３９よりＶ０が出力されベースバンドフィルタ３３は所望の周波数特性が得られる。この時ＤＡＣ４０から直流電圧補正回路３９に加えられる電圧は制御回路４１により０Ｖとなっている。
【００４１】
入力周波数が３．３３３ＭＨｚの場合は直流電圧補正回路３９よりＶ０´が出力される。この時ＤＡＣ４０から直流電圧補正回路３９に加えられる電圧は制御回路４１によりＶ０−Ｖ０´が加えられるので直流電圧補正回路３９よりベースバンドフィルタ３３へＶ０が加わることにより所望の周波数特性が得られる。
【００４２】
このように基準クロック信号２１に応じて乗算回路３０とベースバンドフィルタ３３の間に直流電圧補正回路３９を入れＤＣ電圧の補正を行なうことにより正確な周波数補正が可能となる。
【００４３】
なお直流電圧補正回路３９は演算増幅器などによって容易に構成できるものである。
【００４４】
図９において最初に基準クロック信号２１の周波数が１３．５ＭＨｚの場合について説明する。１３．５ＭＨｚが入力端子２２に入力されると、入力端子２２に接続された周波数検出回路３５が周波数を検出する。その検出結果を制御回路２３に伝える。制御回路２３は２分周器２５を選択し１３．５ＭＨｚの信号は２分周器２５と２分周器２７で分周され３．３７５ＭＨｚの信号が基準フィルタ２９に入力される。以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００４５】
同時に制御回路４１はＤＡＣ４０からほぼ０Ｖの電圧を出力し直流電圧補正回路３９に入力する。直流電圧補正回路３９は周波数調整回路２０からの制御電圧Ｖ０１とＤＡＣ４０から供給されたほぼ０Ｖの電圧を加算して制御電圧Ｖ０１でベースバンドフィルタ３３を制御する。
【００４６】
次に基準クロック信号２１の周波数が１９．９９８ＭＨｚの場合について説明する。１９．９９８ＭＨｚが入力端子２２に入力されると、入力端子２２に接続された周波数検出回路３５が周波数を検出する。その検出結果を制御回路２３に伝える。制御回路２３は３分周器２６を選択するため１９．９９８ＭＨｚの信号は３分周器２６と２分周器２７で分周され３．３３３ＭＨｚの信号が基準フィルタ２９に入力される。以降は実施の形態１と同様にして基準フィルタ２９、ベースバンドフィルタ３３のカットオフ周波数調整が行われる。
【００４７】
同時に制御回路４１はＤＡＣ４０からＶ０１−Ｖ０２の電圧を出力し直流電圧補正回路３９に入力する。直流電圧補正回路３９は周波数調整回路２０からの制御電圧Ｖ０２とＤＡＣ４０から供給されたＶ０１−Ｖ０２を加算して制御電圧Ｖ０１でベースバンドフィルタ３３を制御する。従って、基準クロック信号２１が１３．５ＭＨｚ、１９．９９８ＭＨｚの両方の場合にＶ０１でベースバンドフィルタ３３のカットオフ周波を制御することができるため誤差を、ほぼ０に近くすることが可能になる。
【００４８】
図１０においてセレクタ２４は周波数検出回路３５に入力がない時、制御回路２３により２分周器２５が選択されているものとする。基準クロック信号２１の周波数が１３．５ＭＨｚの場合について説明する。入力された１３．５ＭＨｚの信号は２分周器２５で２分周され６．７５ＭＨｚの信号が周波数検出回路３５に入力される。周波数検出回路３５は周波数６．７５ＭＨｚを検出し基準クロック信号２１の周波数が１３．５ＭＨｚと判断し、その結果を制御回路４１に伝える。制御回路４１はＤＡＣ４０からほぼ０の電圧を出力し直流電圧補正回路３９に入力する。直流電圧補正回路３９は周波数調整回路２０からの制御電圧Ｖ０１とＤＡＣ４０から供給されたほぼ０Ｖの電圧を加算して制御電圧Ｖ０１でベースバンドフィルタ３３を制御する。
【００４９】
次に基準クロック信号２１の周波数が１９．９９８ＭＨｚの場合について説明する。入力された１９．９９８ＭＨｚは２分周器２５で２分周され９．９９９ＭＨｚの信号が周波数検出回路３５に入力される。周波数検出回路３５は周波数９．９９９ＭＨｚを検出し基準クロック信号２１の周波数が１９．９９８ＭＨｚと判断してその結果を制御回路４１に伝える。制御回路４１はＤＡＣ４０からＶ０１−Ｖ０２の電圧を出力し直流電圧補正回路３９に入力する。直流電圧補正回路３９は周波数調整回路２０からの制御電圧Ｖ０２とＤＡＣ４０から供給されたＶ０１−Ｖ０２の電圧を加算して制御電圧Ｖ０１でベースバンドフィルタ３３を制御する。従って、基準クロック信号２１が１３．５ＭＨｚ、１９．９９８ＭＨｚの両方の場合にＶ０１でベースバンドフィルタ３３のカットオフ周波を制御することができるため誤差を、ほぼ０に近くすることが可能になる。
【００５０】
図１１においてマイクロプロセッサ３６は携帯電話３７の電子回路のコントロールに用いられている。このマイクロプロセッサ３６からのデジタル信号を制御回路２３のコントロールに使用することにより、セレクタ２４の切り替え及びＤＡＣ４１の電圧を設定することができる。このようにして新規にマイクロプロセッサを追加することなしに基準クロック信号２１が１３．５ＭＨｚの場合も１９．９９８ＭＨｚの場合もＶ０１でベースバンドフィルタ３３のカットオフ周波を制御することができるため誤差を、ほぼ０に近くすることが可能になる。
【００５１】
図１２では１３．５ＭＨｚが基準クロック信号２１として入力される場合の例である。デジタル信号が入力される入力端子３８を接地することにより制御回路２３がセレクタ２４を制御し２分周器２５を選択し、入力端子４２を接地することによりＤＡＣ４０にはほぼ０Ｖが出力される。
【００５２】
１９．９９８ＭＨｚが基準クロック信号２１として入力される場合には、入力端子３８を電源に接続しておくことにより、制御回路２３がセレクタ２４を制御し３分周器２６を選択し入力端子４２を電源側に接続しておくことによりＤＡＣ４０にはＶ０１−Ｖ０２の電圧が出力される。従って、基準クロックが１３．５ＭＨｚ、１９．９９８ＭＨｚの両方の場合にＶ０１でベースバンドフィルタ３３のカットオフ周波を制御することができるため誤差を、ほぼ０に近くすることが可能になる。
【００５３】
【発明の効果】
以上のように本発明によれば、異なった基準信号に対応する周波数調整回路を実現し、異なった基準クロック信号を持つ携帯電話に内蔵しても動作が可能な周波数調整回路を実現することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における周波数調整回路のブロック図
【図２】  本発明の実施の形態１における周波数調整回路の位相周波数特性のグラフ
【図３】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図４】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図５】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図６】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図７】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図８】  本発明の実施の形態１における周波数調整回路の入力周波数と制御電圧を示すグラフ
【図９】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図１０】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図１１】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図１２】  本発明の実施の形態１における別の周波数調整回路のブロック図
【図１３】  従来の周波数調整回路の構成を示すブロック図
【符号の説明】
２０  周波数調整回路
２１  基準クロック信号
２２，３８，４２  入力端子
２３，４１  制御回路
２４  セレクタ
２５，２７  ２分周器
２６  ３分周器
２８  分周回路
２９  基準フィルタ
３０  乗算回路
３１  ローパスフィルタ
３２  ベースバンドアンプ
３３  ベースバンドフィルタ
３４  ＡＤＣ
３５  周波数検出回路
３６  マイクロプロセッサ
３７  携帯電話
３９  直流電圧補正回路
４０  ＤＡＣ
【図１】
0004106943.tif 000002
【図２】
0004106943.tif 000003
【図３】
0004106943.tif 000004
【図４】
0004106943.tif 000005
【図５】
0004106943.tif 000006
【図６】
0004106943.tif 000007
【図７】
0004106943.tif 000008
【図８】
0004106943.tif 000009
【図９】
0004106943.tif 000010
【図１０】
0004106943.tif 000011
【図１１】
0004106943.tif 000012
【図１２】
0004106943.tif 000013
【図１３】
0004106943.tif 000014