(57)【要約】  本開示の幾つかの態様は、概して、従来の電圧制御発振器（ＶＣＯ）と比較して低下されたまたは調整可能な負のトランスコンダクタンス（−ｇｍ）を使用するＶＣＯに関する。この−ｇｍデジェネレーション技法は、ＶＣＯのインダクタ−コンデンサ（ＬＣ）タンク内に注入される雑音を抑止し、それによって、所定のＶＣＯ電圧スイングに関するより低い信号対雑音比（ＳＮＲ）、より低い電力消費量、および低減された位相雑音を提供する。１つのＶＣＯ例は、概して、共振タンク回路と、共振タンク回路と接続された能動負トランスコンダクタンス回路と、発振信号を生成するために共振タンク回路および能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を含む。能動負トランスコンダクタンス回路は、クロス結合されたトランジスタと、クロス結合されたトランジスタと基準電圧との間に接続されたインピーダンスと、を含む。
2017512445.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器（ＶＣＯ）であって、
共振タンク回路と、
クロス結合されたトランジスタと、
前記クロス結合されたトランジスタと基準電圧との間に接続されたインピーダンスと、を備える、
前記共振タンク回路と接続された能動負トランスコンダクタンス回路と、
発振信号を生成するために前記共振タンク回路および前記能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を備える、電圧制御発振器（ＶＣＯ）。
【請求項２】
前記インピーダンスをプログラミング可能な形で分岐させるように構成されたスイッチをさらに備える、
請求項１に記載のＶＣＯ。
【請求項３】
前記クロス結合されたトランジスタは、ｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタを備える、
請求項１に記載のＶＣＯ。
【請求項４】
前記クロス結合されたトランジスタの各々のボディは、前記基準電圧と接続される、
請求項１に記載のＶＣＯ。
【請求項５】
前記インピーダンスは、可変インピーダンスを備える、
請求項１に記載のＶＣＯ。
【請求項６】
前記インピーダンスは、抵抗器である、
請求項１に記載のＶＣＯ。
【請求項７】
前記インピーダンスは、インダクタを備える、
請求項１に記載のＶＣＯ。
【請求項８】
前記能動負トランスコンダクタンス回路は、可変トランスコンダクタンスを有する、
請求項１に記載のＶＣＯ。
【請求項９】
前記可変トランスコンダクタンスは、前記能動負トランスコンダクタンス回路内のトランジスタの前記実効サイズを変えることによって調整される、
請求項８に記載のＶＣＯ。
【請求項１０】
前記クロス結合されたトランジスタは、クロス結合されたｐチャネル金属酸化膜半導体（ＰＭＯＳ）電界効果トランジスタと、クロス結合されたｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタと、を備える、
請求項１に記載のＶＣＯ。
【請求項１１】
前記インピーダンスは、前記ＮＭＯＳトランジスタと前記基準電圧との間に接続される、
請求項１０に記載のＶＣＯ。
【請求項１２】
別のインピーダンスが、前記ＰＭＯＳトランジスタと前記バイアス電流回路との間に接続される、
請求項１１に記載のＶＣＯ。
【請求項１３】
前記インピーダンスまたは前記別のインピーダンスのうちの少なくとも１つをプログラミング可能な形で分岐させるように構成された少なくとも１個のスイッチをさらに備える、請求項１２に記載のＶＣＯ。
【請求項１４】
前記バイアス電流回路は、カレントミラーを備える、
請求項１に記載のＶＣＯ。
【請求項１５】
前記共振タンク回路は、インダクタ−コンデンサ（ＬＣ）タンク回路を備える、
請求項１に記載のＶＣＯ。
【請求項１６】
前記基準電圧は、電気的グランドである、
請求項１に記載のＶＣＯ。
【請求項１７】
電圧制御発振器（ＶＣＯ）であって、
共振タンク回路と、
前記共振タンク回路と接続されおよび可変トランスコンダクタンスを有する能動負トランスコンダクタンス回路と、
発振信号を生成するために前記共振タンク回路および前記能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を備える、電圧制御発振器（ＶＣＯ）。
【請求項１８】
前記可変トランスコンダクタンスは、前記能動負トランスコンダクタンス回路内のトランジスタの前記実効サイズを変えることによって調整される、
請求項１７に記載のＶＣＯ。
【請求項１９】
前記能動負トランスコンダクタンス回路は、クロス結合されたトランジスタを備える、
請求項１７に記載のＶＣＯ。
【請求項２０】
前記トランジスタは、ｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタを備える、
請求項１９に記載のＶＣＯ。
【請求項２１】
前記トランジスタの各々のボディまたはソースのうちの少なくとも１つは、基準電圧と接続される、
請求項１９に記載のＶＣＯ。
【請求項２２】
前記クロス結合されたトランジスタは、クロス結合されたｐチャネル金属酸化膜半導体（ＰＭＯＳ）電界効果トランジスタと、クロス結合されたｎチャネル金属酸化膜半導体（ＮＭＯＳ）電界効果トランジスタと、を備える、
請求項１９に記載のＶＣＯ。
【請求項２３】
前記バイアス電流回路は、カレントミラーを備える、
請求項１７に記載のＶＣＯ。
【請求項２４】
前記共振タンク回路は、インダクタ−コンデンサ（ＬＣ）タンク回路を備える、
請求項１７に記載のＶＣＯ。
【請求項２５】
無線通信のための装置であって、
少なくとも１本のアンテナと、
前記少なくとも１本のアンテナを介して無線周波数（ＲＦ）信号を受信するように構成された受信機、または、前記少なくとも１本のアンテナを介して無線周波数（ＲＦ）信号を送信するように構成された送信機のうちの少なくとも１つと、を備え、前記受信機または前記送信機のうちの少なくとも１つは、
共振タンク回路と、
クロス結合されたトランジスタと、
前記クロス結合されたトランジスタと基準電圧との間に接続されたインピーダンスと、を備える、
前記共振タンク回路と接続された能動負トランスコンダクタンス回路と、
発振信号を生成するために前記共振タンク回路および前記能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を備える、無線通信のための装置。
【請求項２６】
前記ＶＣＯは、前記インピーダンスをプログラミング可能な形で分岐させるように構成されたスイッチをさらに備える、
請求項２５に記載の装置。
【請求項２７】
前記能動負トランスコンダクタンス回路は、前記能動負トランスコンダクタンス回路内のトランジスタの前記実効サイズを変えることによって調整される可変トランスコンダクタンスを有する、
請求項２５に記載の装置。
【請求項２８】
前記クロス結合されたトランジスタの各々のボディは、前記基準電圧と接続される、
請求項２５に記載の装置。
【請求項２９】
無線通信のための装置であって、
少なくとも１本のアンテナと、
前記少なくとも１本のアンテナを介して無線周波数（ＲＦ）信号を受信するように構成された受信機、または、前記少なくとも１本のアンテナを介して無線周波数（ＲＦ）信号を送信するように構成された送信機のうちの少なくとも１つと、を備え、前記受信機または前記送信機のうちの少なくとも１つは、
共振タンク回路と、
前記共振タンク回路と接続されおよび可変トランスコンダクタンスを有する能動負トランスコンダクタンス回路と、
発振信号を生成するために前記共振タンク回路および前記能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を備える、無線通信のための装置。
【請求項３０】
前記可変トランスコンダクタンスは、前記能動負トランスコンダクタンス回路内のトランジスタの前記実効サイズを変えることによって調整される、
請求項２９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0002]本開示の幾つかの態様は、概して、電子回路に関し、より具体的には、低下されたまたは調整可能な負のトランスコンダクタンスを有する電圧制御発振器（ＶＣＯ）回路に関する。
［３５Ｕ．Ｓ．Ｃ．§１１９に基づく優先権の主張］
【０００２】
[0001]本出願は、その利益全体が引用によって本明細書に組み込まれている、２０１４年３月１１日に出願された、米国特許出願一連番号第１４／２０４，５４２号の利益を主張する。
【背景技術】
【０００３】
[0003]テレフォニー、映像、データ、メッセージング、ブロードキャスト、などのような様々な通信サービスを提供するために無線通信ネットワークが広く展開されている。通常は多元接続ネットワークであるそのようなネットワークは、利用可能なネットワークリソースを共有することによって複数のユーザのための通信をサポートする。例えば、１つのネットワークは、ＥＶＤＯ（Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ  Ｏｐｔｉｍｉｚｅｄ）、１ｘＲＴＴ（１ｘ無線送信技術、または単に１ｘ）、Ｗ−ＣＤＭＡ（登録商標）（ワイドバンド符号分割多元接続）、ＵＭＴＳ−ＴＤＤ（ユニバーサル移動通信システム−時分割多重）、ＨＳＰＡ（高速パケットアクセス）、ＧＰＲＳ（汎用パケット無線サービス）、またはＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  Ｒａｔｅｓ  ｆｏｒ  Ｇｌｏｂａｌ  Ｅｖｏｌｕｔｉｏｎ）を含む様々な３Ｇ無線アクセス技術（ＲＡＴ）のうちの任意の１つを介してネットワークサービスを提供し得る、３Ｇ（携帯電話規格および技術の第３世代）であり得る。３Ｇネットワークは、音声呼に加えて高速インターネットアクセスおよび映像テレフォニーを組み込むために発展したワイドエリア携帯電話ネットワークである。さらに、３Ｇネットワークは、他のネットワークシステムよりもいっそう確立されてより大きいカバレッジエリアを提供し得る。そのような多元接続ネットワークはまた、符号分割多元接続（ＣＤＭＡ）システムと、時分割多元接続（ＴＤＭＡ）システムと、周波数分割多元接続（ＦＤＭＡ）システムと、直交周波数分割多元接続（ＯＦＤＭＡ）システムと、単一キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）ネットワークと、第３世代パートナーシッププロジェクト（３ＧＰＰ（登録商標））ロングタームエボリューション（ＬＴＥ（登録商標））ネットワークと、ロングタームエボリューションアドバンスト（ＬＴＥ−Ａ）ネットワークと、を含み得る。
【０００４】
[0004]無線通信ネットワークは、幾つかの移動局のための通信をサポートすることができる幾つかの基地局を含み得る。移動局（ＭＳ）は、ダウンリンクおよびアップリンクを介して基地局（ＢＳ）と通信し得る。ダウンリンク（または順方向リンク）は、基地局から移動局への通信リンクを意味し、アップリンク（または逆方向リンク）は、移動局から基地局への通信リンクを意味する。基地局は、移動局にダウンリンク上でデータおよび制御情報を送り得および／または移動局からアップリンク上でデータおよび制御情報を受け取り得る。
【発明の概要】
【０００５】
[0005]本開示の幾つかの態様は、概して、従来の電圧制御発振器（ＶＣＯ）と比較して低下されたまたは調整可能な負のトランスコンダクタンス（−ｇｍ）を使用するＶＣＯに関する。この−ｇｍデジェネレーション（ｄｅｇｅｎｅｒａｔｉｏｎ）技法は、ＶＯＣのインダクタ−コンデンサ（ＬＣ）タンク内に注入された雑音を抑止し、それにより、所定のＶＣＯ電圧スイングに関するより低い信号対雑音比（ＳＮＲ）、より低い電力消費量、および低減された位相雑音を提供する。
【０００６】
[0006]本開示の幾つかの態様は、ＶＣＯを提供する。ＶＣＯは、概して、共振タンク回路と、共振タンク回路と接続された能動負トランスコンダクタンス回路（ａｃｔｉｖｅ  ｎｅｇａｔｉｖｅ  ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  ｃｉｒｃｕｉｔ）と、発振信号を生成するために共振タンク回路および能動負トランスコンダクタンス回路を通じてバイアス電流をソース（ｓｏｕｒｃｅ）またはシンク（ｓｉｎｋ）するためのバイアス電流回路と、を含む。能動負トランスコンダクタンス回路は、クロス結合されたトランジスタと、クロス結合されたトランジスタと基準電圧との間に接続されたインピーダンスと、を含む。
【０００７】
[0007]幾つかの態様により、ＶＣＯは、インピーダンスをプログラミング可能な形で分岐させるように構成されたスイッチをさらに含み得る。幾つかの態様に関して、スイッチは、トランジスタを含み得る。
【０００８】
[0008] 幾つかの態様により、クロス結合されたトランジスタは、ｎチャネル金属酸化膜半導体電界効果トランジスタ（ｎＭＯＳＦＥＴ、ＮＭＯＳトランジスタとしても知られる）を含み得る。幾つかの態様に関して、クロス結合されたトランジスタの各々のボディは、基準電圧と接続される。
【０００９】
[0009]幾つかの態様により、インピーダンスは、可変インピーダンスである。
【００１０】
[0010]幾つかの態様により、インピーダンスは、抵抗器である。
【００１１】
[0011]幾つかの態様により、インピーダンスは、インダクタを含む。
【００１２】
[0012]幾つかの態様により、能動負トランスコンダクタンス回路は、可変トランスコンダクタンスを有する。可変トランスコンダクタンスは、能動負トランスコンダクタンス回路内のトランジスタの実効サイズを変えることによって調整され得る。
【００１３】
[0013]幾つかの態様により、クロス結合されたトランジスタは、クロス結合されたｐチャネル金属酸化膜半導体電界効果トランジスタ（ｐＭＯＳＦＥＴ、ＰＭＯＳトランジスタとしても知られる）と、クロス結合されたＮＭＯＳトランジスタと、を含む。この場合、インピーダンス（すなわち、第１のインピーダンス）は、ＮＭＯＳトランジスタと基準電圧との間に接続され得る。幾つかの態様に関して、別のインピーダンス（すなわち、第２のインピーダンス）が、ＰＭＯＳトランジスタとバイアス電流回路との間に接続され得る。幾つかの態様に関して、ＶＣＯは、インピーダンス（すなわち、第１のインピーダンス）または別のインピーダンス（すなわち、第２のインピーダンス）のうちの少なくとも１つをプログラミング可能な形で分岐させるように構成された少なくとも１つのスイッチをさらに含み得る。
【００１４】
[0014]幾つかの態様により、バイアス電流回路は、カレントミラーを含む。
[0015]幾つかの態様により、共振タンク回路は、インダクタ−コンデンサ（ＬＣ）タンク回路を含む。
[0016]幾つかの態様により、基準電圧は、電気的グランドである。
[0017]本開示の幾つかの態様は、ＶＣＯを提供する。ＶＣＯは、概して、共振タンク回路と、共振タンク回路と接続されおよび可変トランスコンダクタンスを有する能動負トランスコンダクタンス回路と、発振信号を生成するために共振タンク回路および能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を含む。
【００１５】
[0018]幾つかの態様により、可変トランスコンダクタンスは、能動負トランスコンダクタンス回路内のトランジスタの実効サイズを変えることによって調整される。
【００１６】
[0019]幾つかの態様により、能動負トランスコンダクタンス回路は、クロス結合されたトランジスタを備える。トランジスタは、幾つかの態様に関してはＮＭＯＳ電界効果トランジスタを含み得る。他の態様に関して、クロス結合されたトランジスタは、クロス結合されたＰＭＯＳトランジスタと、クロス結合されたＮＭＯＳトランジスタと、を含む。幾つかの態様に関して、トランジスタの各々のボディまたはソースのうちの少なくとも１つは、基準電圧（例えば、電気的グランド）と接続される。
【００１７】
[0020]幾つかの態様により、バイアス電流回路は、カレントミラーを含む。
【００１８】
[0021]幾つかの態様により、共振タンク回路は、ＬＣタンク回路である。
【００１９】
[0022]本開示の幾つかの態様は、無線通信のための装置を提供する。装置は、少なくとも１本のアンテナと、少なくとも１本のアンテナを介して無線周波数（ＲＦ）信号を受信するように構成された受信機、または、少なくとも１本のアンテナを介して無線周波数（ＲＦ）信号を送信するように構成された送信機のうちの少なくとも１つと、を含む。受信機または送信機のうちの少なくとも１つは、共振タンク回路と、共振タンク回路と接続された能動負トランスコンダクタンス回路と、発振信号を生成するために共振タンク回路および能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を概して含むＶＣＯを有する。能動負トランスコンダクタンス回路は、クロス結合されたトランジスタと、クロス結合されたトランジスタと基準電圧との間に接続されたインピーダンスと、を含む。
【００２０】
[0023]幾つかの態様により、ＶＣＯは、インピーダンスをプログラミング可能な形で分岐させるように構成されたスイッチをさらに含み得る。幾つかの態様に関して、スイッチは、トランジスタを含み得る。
【００２１】
[0024]幾つかの態様により、能動負トランスコンダクタンス回路は、能動負トランスコンダクタンス回路内のトランジスタの実効サイズを変えることによって調整される可変トランスコンダクタンスを有する。
【００２２】
[0025]幾つかの態様により、クロス結合されたトランジスタの各々のボディは、基準電圧と接続される。
【００２３】
[0026]本開示の幾つかの態様は、無線通信のための装置を提供する。装置は、少なくとも１本のアンテナと、少なくとも１本のアンテナを介してＲＦ信号を受信するように構成された受信機、または、少なくとも１本のアンテナを介してＲＦ信号を送信するように構成された送信機のうちの少なくとも１つと、を含む。受信機または送信機のうちの少なくとも１つは、共振タンク回路と、共振タンク回路と接続されおよび可変トランスコンダクタンスを有する能動負トランスコンダクタンス回路と、発振信号を生成するために共振タンク回路および能動負トランスコンダクタンス回路を通じてバイアス電流をソースまたはシンクするためのバイアス電流回路と、を概して含むＶＣＯを有する。
【００２４】
[0027]幾つかの態様により、可変トランスコンダクタンスは、能動負トランスコンダクタンス回路内のトランジスタの実効サイズを変えることによって調整される。
【図面の簡単な説明】
【００２５】
[0028]本開示の上記の特徴が詳細に理解されることができるように、それらのうちの幾つかが添付された図面において例示される態様を参照することによって、上において要約された説明のより具体的な説明が有され得る。しかしながら、説明は、他の等しく有効な態様も含み得るため、添付される図面は、本開示の幾つかの典型的な態様のみを例示するものであり、従って、その適用範囲を限定するものであるとはみなされるべきでないことが注記されるべきである。
【図１】[0029]図１は、本開示の幾つかの態様による無線通信ネットワーク例の概略図である。
【図２】[0030]図２は、本開示の幾つかの態様によるアクセスポイント（ＡＰ）例およびユーザ端末例のブロック図である。
【図３】[0031]図３は、本開示の幾つかの態様による、インダクタ−コンデンサ（ＬＣ）タンクを使用する電圧制御発振器（ＶＣＯ）の概略図例である。
【図４Ａ】[0032]図４Ａは、本開示の幾つかの態様による、トランスコンダクタンスを低下させるためにテールインピーダンスを使用するＶＣＯ例の概略図である。
【図４Ｂ】[0033]図４Ｂは、本開示の幾つかの態様による、トランスコンダクタンスを低下させるためにテール抵抗器を使用しおよびテール抵抗器をプログラミング可能な形で分岐させるためにスイッチを使用するＶＣＯ例の概略図である。
【図４Ｃ】[0034]図４Ｃは、本開示の幾つかの態様による、トランスコンダクタンスを調整するために可変テールインピーダンスを使用するＶＣＯ例の概略図である。
【図４Ｄ】[0035]図４Ｄは、本開示の幾つかの態様による、可変能動負トランスコンダクタンス回路を使用するＶＣＯ例の概略図である。
【図５Ａ】[0036]図５Ａは、本開示の幾つかの態様による、テール抵抗器を有するＶＣＯおよびテール抵抗器を有さないＶＣＯを比較した、位相雑音対ＶＣＯ電流のグラフ例である。
【図５Ｂ】[0037]図５Ｂは、本開示の幾つかの態様による、テール抵抗器を有するＶＣＯおよびテール抵抗器を有さないＶＣＯを比較した、位相雑音対ＶＣＯ電圧スイングのグラフ例である。
【図６】[0038]図６は、本開示の幾つかの態様による、トランスコンダクタンスを低下させるための２個の抵抗器と、当該抵抗器をプログラミング可能な形で分岐させるための２個のスイッチとを有する相補型金属酸化膜半導体（ＣＭＯＳ）能動負トランスコンダクタンス回路を使用するＶＣＯ例の概略図である。
【発明を実施するための形態】
【００２６】
[0039]本開示の様々な態様が以下において説明される。本明細書における教示は、非常に様々な形で具現化される得ることおよび本明細書において開示されている任意の特定の構造、機能、または両方は単なる代表例であることが明らかなはずである。本明細書における教示に基づき、本明細書において開示される態様は、任意の他の態様から独立して実装され得ることおよびこれらの態様のうちの２つ以上は様々な方法で組み合わされ得ることを当業者は認識すべきである。例えば、装置は、本明細書において記載される態様のうちの任意の数を使用して実装される得、方法は実行され得る。さらに、そのような装置は、本明細書において記載される態様のうちの１つまたは複数に加えてのまたは本明細書において記載される態様のうちの１つまたは複数以外の他の構造、機能、または構造と機能を使用して実装され得、そのような方法は実行され得る。さらに、態様は、請求項の少なくとも１つの要素を備え得る。
【００２７】
[0040]単語「例示的な」は、本明細書においては、「例、実例、または例証であること」を意味するために使用される。「例示的な」として本明細書において説明される任意の態様は、他の態様よりも優先されるまたは有利であるとは必ずしも解釈されるべきでない。
【００２８】
[0041]本明細書において説明される技法は、符号分割多元接続（ＣＤＭＡ）、直交周波数分割多重（ＯＦＤＭ）、時分割多元接続（ＴＤＭＡ）、空間分割多元接続（ＳＤＭＡ）、単一キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）、時分割同期符号分割多元接続（ＴＤ−ＳＣＤＭＡ）、などのような様々な無線技術と組み合わせて使用され得る。複数のユーザ端末は、異なる（１）ＣＤＭＡに関する直交符号チャネル、（２）ＴＤＭＡに関するタイムスロット、またはＯＦＤＭに関するサブバンドを介してデータを同時に送信／受信することができる。ＣＤＭＡシステムは、ＩＳ−２０００、ＩＳ−９５、ＩＳ−８５６、ワイドバンド−ＣＤＭＡ（Ｗ−ＣＤＭＡ）、または幾つかの他の規格を実装し得る。ＯＦＤＭシステムは、米国電気電子学会（ＩＥＥＥ）８０２．１１、ＩＥＥＥ８０２．１６、ロングタームエボリューション（ＬＴＥ）（例えば、ＴＤＤおよび／またはＦＤＤモード）、または幾つかの他の規格を実装し得る。ＴＤＭＡシステムは、ＧＳＭ（登録商標）または幾つかの他の規格を実装し得る。これらの様々な規格は、当業界において周知である。
無線システム例
[0042]図１は、アクセスポイントおよびユーザ端末を有する無線通信システム１００を示す。簡単のため、図１では１つのアクセスポイント１１０のみが示される。アクセスポイント（ＡＰ）は、概して、ユーザ端末と通信する固定局であり、基地局（ＢＳ）、発展型ノードＢ（ｅＮＢ）、または何らかの他の用語でも呼ばれ得る。ユーザ端末（ＵＴ）は、固定型または移動型であり得、移動局（ＭＳ）、アクセス端末、ユーザ機器（ＵＥ）、局（ＳＴＡ）、クライアント、無線デバイス、または何らかの他の用語でも呼ばれ得る。ユーザ端末は、携帯電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、無線モデム、ラップトップコンピュータ、タブレット、パーソナルコンピュータ、等、のような無線デバイスであり得る。
【００２９】
[0043]アクセスポイント１１０は、ダウンリンクおよびアップリンク上で任意の所定の時点で１つまたは複数のユーザ端末１２０と通信し得る。ダウンリンク（すなわち、順方向リンク）は、アクセスポイントからユーザ端末への通信リンクであり、アップリンク（すなわち、逆方向リンク）は、ユーザ端末からアクセスポイントへの通信リンクである。ユーザ端末はまた、別のユーザ端末とピア・ツー・ピアで通信し得る。システムコントローラ１３０は、アクセスポイントに結合し、アクセスポイントに関する連繋および制御を提供する。
【００３０】
[0044]システム１００は、ダウンリンクおよびアップリンク上でのデータ送信のために複数の送信および複数の受信アンテナを使用する。アクセスポイント１１０は、ダウンリンク送信のための送信ダイバーシティおよび／またはアップリンク送信のための受信ダイバーシティを達成するために数本Ｎａｐのアンテナが装備され得る。一組Ｎｕの選択されたユーザ端末１２０は、ダウンリンク送信を受け取り、アップリンク送信を送り得る。各々の選択されたユーザ端末は、アクセスポイントにユーザ固有データを送信しおよび／またはアクセスポイントからユーザ固有データを受信する。概して、各々の選択されたユーザ端末は、１本または複数本のアンテナ（すなわち、Ｎｕｔ≧１）が装備され得る。Ｎｕの選択されたユーザ端末は、同じまたは異なる本数のアンテナを有することができる。
【００３１】
[0045]無線システム１００は、時分割複信（ＴＤＤ）システムまたは周波数分割複信（ＦＤＤ）システムであり得る。ＴＤＤシステムの場合は、ダウンリンクおよびアップリンクは、同じ周波数帯域を共有する。ＦＤＤシステムの場合は、ダウンリンクおよびアップリンクは、異なる周波数帯域を使用する。システム１００はまた、送信のために単一のキャリアまたは複数のキャリアを利用し得る。各ユーザ端末は、（例えば、コストを下げるために）単一のアンテナがまたは（追加のコストをサポートすることができる場合は）複数本のアンテナが装備され得る。
【００３２】
[0046]図２は、無線システム１００におけるアクセスポイント１１０および２つのユーザ端末１２０ｍおよび１２０ｘのブロック図を示す。アクセスポイント１１０は、Ｎａｐ本のアンテナ２２４ａ乃至２２４ａｐが装備される。ユーザ端末１２０ｍは、Ｎｕｔ，ｍ本のアンテナ２５２ｍａ乃至２５２ｍｕが装備され、ユーザ端末１２０ｘは、Ｎｕｔ，ｘ本のアンテナ２５２ｘａ乃至２５２ｘｕが装備される。アクセスポイント１１０は、ダウンリンクに関する送信エンティティおよびアップリンクに関する受信エンティティである。各ユーザ端末１２０は、アップリンクに関する送信エンティティおよびダウンリンクに関する受信エンティティである。本明細書において使用される場合、「送信エンティティ」は、周波数チャネルを介してデータを送信することが可能な、独立して動作される装置またはデバイスであり、「受信エンティティ」は、周波数チャネルを介してデータを受信することが可能な、独立して動作される装置またはデバイスである。以下の説明では、添え字「ｄｎ」は、ダウンリンクを表し、添え字「ｕｐ」は、アップリンクを表し、Ｎｕｐのユーザ端末は、アップリンク上での同時送信のために選択され、Ｎｄｎのユーザ端末は、ダウンリンク上での同時送信のために選択され、Ｎｕｐは、Ｎｄｎに等しくまたは等しくなく、ＮｕｐおよびＮｄｎは、静的値であり得または各スケジューリング間隔に関して変化することができる。アクセスポイントおよびユーザ端末ではビームステアリングまたは何らかの他の空間処理技法が使用され得る。
【００３３】
[0047]アップリンク上において、アップリンク送信のために選択された各ユーザ端末１２０で、ＴＸデータプロセッサ２８８は、データソース２８６からトラフィックデータをおよびコントローラ２８０から制御データを受信する。ＴＸデータプロセッサ２８８は、ユーザ端末のために選択されたレートに関連するコーディングおよび変調方式に基づいてユーザ端末に関するトラフィックデータ｛ｄｕｐ｝を処理し（例えば、符号化し、インターリーブし、および変調し）、Ｎｕｔ，ｍ本のアンテナのうちの１本のためのデータシンボルストリーム｛ｓｕｐ｝を提供する。（無線周波数フロントエンド（ＲＦＦＥ）としても知られる）トランシーバフロントエンド（ＴＸ／ＲＸ）２５４は、アップリンク信号を生成するために各々のシンボルストリームを受け取って処理する（例えば、アナログに変換し、増幅し、フィルタリングし、およびアップコンバートする）。トランシーバフロントエンド２５４はた、例えば、ＲＦスイッチを介して送信ダイバーシティのためにＮｕｔ，ｍ本のアンテナのうちの１本にアップリンク信号をルーティングし得る。コントローラ２８０は、トランシーバフロントエンド２５４内でルーティングを制御し得る。
【００３４】
[0048]ユーザ端末の数Ｎｕｐは、アップリンク上での同時送信のためにスケジューリングされ得る。これらのユーザ端末の各々は、処理されたシンボルストリームの組をアップリンク上でアクセスポイントに送信する。
【００３５】
[0049]アクセスポイント１１０で、Ｎａｐ本のアンテナ２２４ａ乃至２２４ａｐは、アップリンク上で送信されるアップリンク信号をすべてのＮｕｐのユーザ端末から受信する。受信ダイバーシティのために、トランシーバフロントエンド２２２は、処理のためにアンテナ２２４のうちの１本から受信された信号を選択し得る。本開示の幾つかの態様に関して、複数のアンテナ２２４から受信された信号の組み合わせは、拡張された受信ダイバーシティのために組み合わされ得る。アクセスポイントのトランシーバフロントエンド２２２はまた、ユーザ端末のトランシーバフロントエンド２５４によって実行される処理と相補的なそれを実行し、復元されたアップリンクデータシンボルストリームを提供する。復元されたアップリンクデータシンボルストリームは、ユーザ端末によって送信されたデータシンボルストリーム｛ｓｕｐ｝の推定値である。ＲＸデータプロセッサ２４２は、復号されたデータを得るために復元されたアップリンクデータシンボルストリームのために使用されるレートに従ってそのストリームを処理する（例えば、復調し、デインターリーブし、および復号する）。各ユーザ端末に関する復号されたデータは、格納のためにデータシンク２４４におよびさらなる処理のためにコントローラ２３０に提供され得る。
【００３６】
[0050]ダウンリンク上において、アクセスポイント１１０で、ＴＸデータプロセッサ２１０は、ダウンリンク送信のためにスケジューリングされたＮｄｎのユーザ端末のためにデータソース２０８からトラフィックデータを、コントローラ２３０から制御データを、および、可能ならば、スケジューラ２３４から他のデータを受信する。様々なタイプのデータが異なるトランスポートチャネルで送信され得る。ＴＸデータプロセッサ２１０は、そのユーザ端末のために選択されたレートに基づいて各ユーザ端末に関するトラフィックデータを処理する（例えば、符号化し、インターリーブし、および変調する）。ＴＸデータプロセッサ２１０は、Ｎａｐ本のアンテナのうちの１本から送信されるべきＮｄｎのユーザ端末のうちの１つまたは複数のためのダウンリンクデータシンボルストリームを提供し得る。トランシーバフロントエンド２２２は、ダウンリンク信号を生成するためにシンボルストリームを受け取って処理する（例えば、アナログに変換し、増幅し、フィルタリングし、および周波数アップコンバートする）。トランシーバフロントエンド２２２はまた、例えば、ＲＦスイッチを介して送信ダイバーシティのためにＮａｐ本のアンテナのうちの１本または複数本にダウンリンク信号をルーティングする。コントローラ２３０は、トランシーバフロントエンド２２２内でルーティングを制御し得る。
【００３７】
[0051]各ユーザ端末１２０で、Ｎｕｔ，ｍ本のアンテナ２５２は、アクセスポイント１１０からダウンリンク信号を受信する。ユーザ端末１２０での受信ダイバーシティのために、トランシーバフロントエンド２５４は、処理のためにアンテナ２５２のうちの１本から受信された信号を選択し得る。本開示の幾つかの態様に関して、複数本のアンテナ２５２から受信された信号の組み合わせは、拡張された受信ダイバーシティのために組み合わせ得る。ユーザ端末のトランシーバフロントエンド２５４はまた、アクセスポイントのトランシーバフロントエンド２２２によって実行される処理と相補的なそれを実行し、復元されたダウンリンクデータシンボルストリームを提供する。ＲＸデータプロセッサ２７０は、ユーザ端末のための復号されたデータを得るために復元されたダウンリンクデータシンボルストリームを処理する（例えば、復調し、デインターリーブし、および復号する）。
【００３８】
[0052]本明細書において説明される技法は、概して、ＴＤＭＡ、ＳＤＭＡ、直交周波数分割多元接続（ＯＦＤＭＡ）、ＣＤＭＡ、ＳＣ−ＦＤＭＡ、およびそれらの組み合わせのような任意のタイプの多元接続方式を利用するシステムにおいて適用され得ることを当業者は認識するであろう。
電圧制御発振器例
[0053]典型的には、ミキサを使用して異なる周波数に対象となる信号を変換するために利用される信号を生成するために無線周波数フロントエンド（ＲＦＦＥ）内に局部発振器（ＬＯ）が含められる。ヘテロダイニングとして知られるこの周波数変換プロセスは、ＬＯ周波数および対象となる信号の周波数の和（ｓｕｍ）および差周波数（ｄｉｆｆｅｒｅｎｃｅ  ｆｒｅｑｕｅｎｃｙ）を生成する。和および差周波数は、ビート周波数と呼ばれる。ＬＯの出力は周波数が安定し続けることが望ましい一方で、異なる周波数に同調することは、可変周波数発振器を使用することを示し、それは、安定性と同調性との間での妥協を含む。現代のシステムは、特定の同調範囲を有する安定した、同調可能なＬＯを生成するために電圧制御発振器（ＶＣＯ）を有する周波数シンセサイザを使用する。
【００３９】
[0054]現代の通信システム（例えば、ＷＬＡＮ）において、理想的なＶＣＯは、低い雑音を有するべきであるだけでなく、低電圧で動作し、より少ない電力を消費し、および広い周波数範囲を網羅すべきである。位相雑音を低減するために、ＶＣＯ設計者は、より高い信号対雑音比（ＳＮＲ）を達成するためにノイズフロアを低下させるかまたはＶＣＯ電圧スイングレベルを増大させることができる。ほとんどの従来の設計は、（より高い電圧スイングを可能にするために）より高い電流、より高い電源電圧、および高いしきい値の電圧デバイスを使用してＶＣＯ電圧スイングを増大させることによってＳＮＲを上昇させている。従って、電力消費量は、不可避的により高い。高電圧デバイスは、より低い速度（ユニティ周波数）を共通して有するため、これらのアプローチは、典型的にはより低い周波数のＶＣＯ設計に限られる。
【００４０】
[0055]本開示の幾つかの態様は、これらの欠点を克服するＶＣＯを提供する。低電圧金属酸化膜半導体（ＭＯＳ）デバイスは、依然として、より高い速度動作をサポートするために使用されることができる。しかしながら、より高速の電圧スイングによって位相雑音を低減させる（およびＳＮＲを増大させる）代わりに、本開示の幾つかの態様は、インダクタ−コンデンサ（ＬＣ）タンク内に注入された雑音を抑止するための技法に焦点を合わせている。これは、所定の電圧スイングに関してより低いＳＮＲを提供し、従って、より低い電力消費量を提供する。
【００４１】
[0056]図３は、共振タンク回路３０４（ここでは、ＬＣタンク）、共振タンク回路と接続された能動負トランスコンダクタンス（−ｇｍ）回路３０６、および、発振信号を生成するために共振タンク回路３０４および能動負トランスコンダクタンス回路３０６を通じてバイアス電流をソース（またはシンク）するためのバイアス電流回路３０２を有する典型的なＶＣＯ３００の概略図である。図３において示されるように、共振タンク回路３０４の（寄生物に起因する）損失をキャンセルし、従って、発振メカニズムを持続させる役目をもつ能動負トランスコンダクタンス回路３０６を形成するためにＭ１およびＭ２のラベルが付された一対のＮＭＯＳデバイスがクロス結合される。共振タンク回路３０４は、ある共振周波数で発振するように設計された２個のインダクタＬ１およびＬ２（またはセンタータップインダクタ）とコンデンサＣとを含み得る。バイアス電流回路３０２は、Ｍ３およびＭ４のラベルが付された一対のＰＭＯＳを使用して形成されたカレントミラートポロジーにおける電流源を含み得、ここで、カレントミラーは、電流源の電流と等価の電流を共振タンク回路３０４にソースするために機能する。図３において示されるように、カレントミラーのバイアス分岐（ｂｉａｓ  ｂｒａｎｃｈ）内の雑音が共振タンク回路３０４に到達するのを阻止するように設計された、ＦＬＴのラベルが付されたフィルタ（例えば、ローパスＲＣフィルタ）がＰＭＯＳデバイスＭ３、Ｍ４の対の間に存在し得る。
【００４２】
[0057]ＶＣＯ位相雑音を低減させ、それによってＳＮＲを増大させることを試行する数多くの設計が存在している。上において簡単に述べられるように、ＳＮＲを上げるための最も従来の技法は、ＶＣＯ電圧スイングを増大させることである。ＳＮＲを増大させるために、従来のアプローチは、共振タンク内に流れ込む電流を増大させることによって電圧スイングを増大させることである。しかしながら、電流を増大させることは、ＮＭＯＳデバイスの利得（ｇｍ）も増大させる。それは、デバイスの雑音も増幅され、不可避的にタンク内に注入されるということになる。スイング増大は、増大された電流量に直線的に比例し、他方、雑音増大は、平方根にほぼ比例するため、全体的なＳＮＲのある程度の控えめな改善が存在する。しかしながら、（使用される所定の電流に対応する）所定の電圧スイングに関しては、このＳＮＲ改善法は、非常に効率的であるとはみなされない。
【００４３】
[0058]本開示の幾つかの態様は、同じ電圧スイングレベルで共振タンク内に注入される能動負トランスコンダクタンス回路の雑音の貢献度を低下させる。図４Ａは、本開示の態様による、ＶＣＯ４００の１つの実装例の概略図である。ここでは、能動負トランスコンダクタンス回路３０６は、２個のクロス結合されたＮＭＯＳトランジスタＭ１、Ｍ２と、ノードＸと基準電圧ノード（例えば、「ｇｎｄ」というラベルが付された電気的グランド）との間に挿入されたテールインピーダンスＺと、を含む。ＮＭＯＳデバイスＭ１およびＭ２のバルク接続は、ノードＸよりも低い電位のノードを有するノードに別々に接続され得、この場合はより低い電位のノードがグランドである。
【００４４】
[0059]インピーダンスＺは、希望されるインピーダンスＺを達成するために受動回路構成品（例えば、抵抗器、インダクタ、およびコンデンサ）の任意の適切な組み合わせから成り得る。図４ＢのＶＣＯ例４３０において示されるように、インピーダンスＺは、抵抗値のみ（すなわち、ゼロのリアクタンス）を有し得、幾つかの態様に関しては、単一のテール抵抗器Ｒ１であり得る。幾つかの態様に関して、インピーダンスＺは、グランドにノードＸをプログラミング可能な形で分岐させる（すなわち、短絡させる）ように構成されたスイッチを有し得る。図４Ｂにおいて示されるように、ＮＭＯＳデバイスＭ７は、そのようなバイパススイッチ（すなわち、分岐器）として機能し、Ｍ７のゲートを論理ハイまたはローにそれぞれ設定することによってオンまたはオフにされ得る。Ｍ７は、典型的には、低雑音動作中にオフにされる。幾つかの態様に関して、インピーダンスＺは、図４ＣのＶＣＯ例４６０において示されるように、可変インピーダンスであり得る。この場合、全体的なインピーダンスＺが調整可能であるようにするため、様々な受動回路構成品のうちのいずれかの１つまたは複数は、変化させることが可能である。
【００４５】
[0060]ＶＣＯが完全に発振するときには、各ＮＭＯＳデバイスＭ１、Ｍ２での信号スイングは、相対的に大きい。テールインピーダンスＺ（例えば、抵抗器Ｒ１）およびＮＭＯＳデバイスのうちの１つは、ソースデジェネレーション構成を有する共通モード増幅器を形成し、現在は、増幅器の実効ｇｍはより小さくなる。これは、ＮＭＯＳデバイスをより低いｇｍデバイスと交換することと同等である。現在は、デジェネレーションされた（ｄｅｇｅｎｅｒａｔｅｄ）増幅器は、より低いｇｍを有し、共振タンク回路３０４内に注入される雑音の量が低減される。ＶＣＯ電圧スイングは依然として同じであり、その一方で、現在は注入される雑音は低減されるため、従って、ＳＮＲが増大される。ＶＣＯ小信号立ち上がりモード中に、ＮＭＯＳデバイスＭ１およびＭ２は、インピーダンスＺからのノードＸを仮想グランドとして「見る」。小信号ループ−利得の低下は存在せず、これは、ＶＣＯが立ち上がるのを保証する上で依然として十分である。
【００４６】
[0061]図４ＢのＶＣＯ４３０において、カレントミラーデバイスＭ４内の電流は抵抗器Ｒ１を通って流れるため、この電流は、ノードＸにおいてＩＲ（電流＊抵抗）電圧降下を発生させる。これは、より高い電位にデバイスＭ１およびＭ２のソースを上昇させる。Ｍ１のバルク端子およびＭ２のバルク端子はグランドに接続されるため、これらのトランジスタは基板効果（ｂｏｄｙ  ｅｆｆｅｃｔ）を経験し、それは、それらのしきい電圧（ＶＴＨ）を増大させる。これは、幾つかの利益を有する。例えば、Ｍ１およびＭ２は、現在は、電流の同じ量に関してより高いＶＧＳを有し、これは、デバイスがトライオード領域に入る前に電圧スイングのための余分のヘッドルームという利点を提供する。より高いＶＧＳは、デバイスのソース電位がそのドレイン電位と比較して相対的により低くなることを意味することに注目すること。これは、ドレインの電位がトライオード領域に入らずにさらに進行するためのより大きいヘッドルームを有するのを可能にする。ドレイン電圧がトライオード領域に入るときには、共振タンク回路は、低インピーダンスを見て、それは、タンク品質係数（Ｑ）を低下させ、引き続いてＳＮＲを低下させる。別の利益として、ＮＭＯＳデバイスのドレインは以前よりも高く上昇されるため、これは、寄生バルク−ツードレインダイオード（ｐａｒａｓｉｔｉｃ  ｂｕｌｋ−ｔｏ−ｄｒａｉｎ  ｄｉｏｄｅ）がオンにされずにより大きなスイングがグランドの方に向かって進行するのを可能にする。この寄生ダイオードがオンにされた場合、タンクＱは、低下され、このため、ＳＮＲも低下されることになる。
【００４７】
[0062]幾つかの態様により、トランスコンダクタンスは、能動負トランスコンダクタンス回路３０６内のクロス結合されたトランジスタの実効サイズを変えることによって変えられ得る。図４Ｄは、本開示の幾つかの態様による、そのような可変能動負トランスコンダクタンス回路を使用するＶＣＯ例４９０の概略図である。ＶＣＯ４９０で、デバイスＭ１およびＭ２は、可変ＮＭＯＳデバイスであり得る。幾つかの態様に関して、この可変トランスコンダクタンス方式は、上述されるテールインピーダンスＺと組み合わされ得る。
【００４８】
[0063]ＩＥＥＥ８０２．１１ａ／ａｃのような幾つかの適用例に関して、動作周波数は、相対的にかなり幅が広い。ＶＣＯは、最低の周波数よりも２０％高い最高の周波数を網羅するように設計されている。希望される位相雑音は、最高の周波数で達成するのが最も困難である。低雑音動作を得るために、ＶＣＯ−ｇｍは、可能かぎり低くなるように設計され得る。しかしながら、より低い−ｇｍは、ＶＣＯが十分な立ち上がり利得を有することを保証するためにＶＣＯがより高いトランスコンダクタンスを要求するより低い周波数において問題を発生させ得る。ＶＣＯ−ｇｍが低周波数端でＶＣＯの要求に対処するために高い値を有するように設計される場合は、このトランスコンダクタンスは、高周波数端においてＬＣタンク内に過度の雑音を不必要に注入し得る。従って、２つの周波数限界におけるＶＣＯトランスコンダクタンス設計の制約は、反対である。
【００４９】
[0064]これらの反対の制約にかかわらず、本開示の幾つかの態様は、この広帯域状況にとって適切である。動作周波数内のより高い周波数において、−ｇｍは、低減された位相雑音を達成するためのデジェネレーションインピーダンス（例えば、テール抵抗器Ｒ１）の存在によって低減される。より低い周波数において、ＬＣタンクインピーダンスはより低く、これは、ＶＣＯ立ち上がり利得を低減させる。低利得を補償するために、ＶＣＯトランスコンダクタンスは、例えば、より高いテール電流の使用によってより高くブーストされるべきである。この電流は、より高いヘッドルームを含み得る。希望される場合は、Ｍ７は、Ｒ１を分岐しおよび余分のヘッドルームを提供するためにオンにされ得る。位相雑音は、Ｒ１が分岐されている状態のより低い周波数では（リーソンの式により）周波数に線形比例するため、位相雑音レベルは、依然として許容可能であり得る。
【００５０】
[0065]図５Ａは、９ＧＨｚで動作する２個の異なるＶＣＯを比較した、１００ｋＨｚにおける単位がｄＢｃ／Ｈｚの位相雑音と単位がアンペア（Ａ）のＶＣＯ電流のグラフ例５００である。トレース５０２は、テールインピーダンスを有さない（または、テールインピーダンスが迂回される）従来のＶＣＯに関する位相雑音を示し、他方、トレース５０４は、（図４ＢのＶＣＯのような）２０Ωのテール抵抗を有するＶＣＯに関する位相雑音を示す。グラフ５００で示されるように、従来のＶＣＯは、約−９６．５ｄＢｃ／Ｈｚの限度を有し、他方、テール抵抗を有するＶＣＯは、−９９ｄＢｃ／Ｈｚに低減された位相雑音を有し得る。さらに、−９６．５ｄＢｃ／Ｈｚの所定の位相雑音レベルに関して、トレース５０４におけるテール抵抗を有するＶＣＯは、トレース５０２における従来のＶＣＯの電流の約半分を消費する（すなわち、１３ｍＡ対２３ｍＡ）。
【００５１】
[0066]図５Ｂは、９ＧＨｚで動作する２個の異なるＶＣＯを比較した、１００ｋＨｚにおける単位がｄＢｃ／Ｈｚの位相雑音と単位がピーク・ツー・ピークボルト（Ｖｐｐ）のＶＣＯ電圧スイングのグラフ例５２０である。トレース５２２は、テールインピーダンスを有さない（または、テールインピーダンスが迂回される）従来のＶＣＯに関する位相雑音を示し、他方、トレース５２４は、（図４ＢのＶＣＯのような）２０Ωのテール抵抗を有するＶＣＯに関する位相雑音を示す。任意の所定の電圧スイングに関してグラフ５２０で描かれるように、テール抵抗を有するＶＣＯは、従来のＶＣＯよりも大幅に低い位相雑音を有する。例えば、１．２Ｖｐｐにおいて、従来のＶＣＯの位相雑音は、−９６．５ｄＢｃ／Ｈｚであり、他方、テール抵抗を有するＶＣＯは、−９８ｄＢｃ／Ｈｚの位相雑音を有する。
【００５２】
[0067]図６は、本開示の幾つかの態様による、相補型金属酸化膜半導体（ＣＭＯＳ）能動負トランスコンダクタンス回路を使用するＶＣＯ例６００の概略図である。ＣＭＯＳ能動負トランスコンダクタンス回路は、上述されるクロス結合されたＮＭＯＳデバイスＭ１およびＭ２と、バイアス電流回路３０２と共振タンク回路３０４との間に配置されたクロス結合されたＰＭＯＳデバイスＭ５およびＭ６と、を含む。ＮＭＯＳデバイスＭ１およびＭ２のバルクノードは、グランドに接続され、ＰＭＯＳデバイスＭ５およびＭ６のバルクノードは、カレントミラーの出力部にある共通のローカルＶｄｄと接続される。図４Ａ−Ｃのテールインピーダンス概念はここでも適用され、図６において示されるように、ＮＭＯＳデバイスのためのテール抵抗器Ｒ１およびＰＭＯＳデバイスと共通のローカルＶｄｄとの間に接続されたテール抵抗器Ｒ２を有する。テールインピーダンスはまた、上述されるように、テールインピーダンスをプログラミング可能な形で分岐させるためにバイパススイッチＭ７および／またはＭ８と結合され得る。ＣＭＯＳ−ｇｍ回路内の電流は、同じ電圧スイングに対してＮＭＯＳ−ｇｍ回路のそれのほぼ半分であるため、本開示の幾つかの態様に関するＣＭＯＳの使用は、低雑音および低電力という非常に望ましい性能をもたらす。
【００５３】
[0068]上述される様々な動作または方法は、対応する機能を実行することが可能な任意の適切な手段によって実行され得る。手段は、様々なハードウェアおよび／またはソフトウェアコンポーネントおよび／またはモジュールを含み得、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含み、ただしそれらに限定されない。概して、図において示される動作が存在する場合は、それらの動作は、同様の数字を有する対応する相手の手段−プラス−機能（ｍｅａｎｓ−ｐｌｕｓ−ｆｕｎｃｔｉｏｎ）コンポーネントを有し得る。
[0069]例えば、送信するための手段は、送信機（例えば、図２において描かれるユーザ端末１２０のトランシーバフロントエンド２５４または図２において示されるアクセスポイント１１０のトランシーバフロントエンド２２２）および／またはアンテナ（例えば、図２において描かれるユーザ端末１２０ｍのアンテナ２５２ｍａ乃至２５２ｍｕまたは図２において示されるアクセスポイント１１０のアンテナ２２４ａ乃至２２４ａｐ）を備え得る。受信するための手段は、受信機（例えば、図２において描かれるユーザ端末１２０のトランシーバフロントエンド２５４または図２において示されるアクセスポイント１１０のトランシーバフロントエンド２２２）および／またはアンテナ（例えば、図２において描かれるユーザ端末１２０ｍのアンテナ２５２ｍａ乃至２５２ｍｕまたは図２において示されるアクセスポイント１１０のアンテナ２２４ａ乃至２２４ａｐ）を備え得る。処理するための手段または決定するための手段は、処理システムを備え、それは、ＲＸデータプロセッサ２７０、ＴＸデータプロセッサ２８８、および／または図２において示されるユーザ端末１２０のコントローラ２８０のような１つまたは複数のプロセッサを含み得る。
【００５４】
[0070]本明細書で使用される場合において、用語“決定する”は、非常に様々な行動を包含する。例えば、“決定する”は、計算すること、演算すること、処理すること、導き出すこと、調査すること、検索すること（例えば、テーブル、データベース又は別のデータ構造における検索）、確認すること、および同様のことを含み得る。さらに、“決定する”は、受信すること（例えば、情報を受信すること）、アクセスすること（例えば、メモリ内のデータにアクセスすること）、および同様のことを含み得る。さらに、“決定する”は、解決すること、選抜すること、選択すること、確立すること、および同様のことを含み得る。
【００５５】
[0071]  本明細書で使用される場合において、項目のリストのうちの“少なくとも１つの”を指す句は、それらの項目の任意の組み合わせを意味し、単数を含む。一例として、“ａ、ｂ、またはｃのうちの少なくとも１つの”は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを網羅することが意図される。
【００５６】
[0072] 本開示と関係させて説明される様々な例示的な論理ブロック、モジュール、および回路は、本明細書において説明される機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、他のプログラマブル論理デバイス（ＰＬＤ）、ディスクリートゲートロジック、ディスクリートトランジスタロジック、ディスクリートハードウェアコンポーネント、またはそれらの任意の組合せ、を用いて実装又は実行され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代替においては、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組合せ、例えば、ＤＳＰと、１つのマイクロプロセッサとの組合せ、複数のマイクロプロセッサとの組合せ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサとの組合せ、またはあらゆるその他の構成、として実装され得る。
【００５７】
[0073]本明細書において開示される方法は、説明される方法を達成するための１つまたは複数のステップまたは行動を備える。方法のステップおよび／または行動は、請求項の範囲から逸脱することなしに互換され得る。換言すると、ステップまたは行動の特定の順序が指定されないかぎり、特定のステップおよび／または行動の順序および／または使用は、請求項の範囲から逸脱せずに変更され得る。
【００５８】
[0074]説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらのいずれかの組み合わせにおいて実装され得る。ハードウェアにおいて実装される場合は、ハードウェア構成例は、無線ノード内の処理システムを備え得る。処理システムは、バスアーキテクチャで実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に依存して任意の数の相互接続バスおよびブリッジを含み得る。バスは、プロセッサと、機械可読媒体と、バスインタフェースと、を含む様々な回路をまとめてリンクし得る。バスインタフェースは、とりわけ、バスを介して処理システムにネットワークアダプタを接続するために使用され得る。ネットワークアダプタは、ＰＨＹレイヤの信号処理機能を実装するために使用され得る。ユーザ端末１２０の場合（図１を参照）、ユーザインタフェース（例えば、キーパッド、ディスプレイ、マウス、ジョイスティック、等）もバスに接続され得る。バスは、タイミングソース、周辺機器、電圧調整器、電力管理回路、および同様の物のような様々な他の回路もまとめてリンクし得、それらは当業界においてよく知られており、従って、これ以上は説明されない。
【００５９】
[0075]処理システムは、すべて外部のバスアーキテクチャを通じて他の支援回路とまとめてリンクされる、プロセッサ機能を提供する１つまたは複数のマイクロプロセッサおよび機械可読媒体の少なくとも一部分を提供する外部メモリを有する汎用処理システムとして構成され得る。代替として、処理システムは、プロセッサ、バスインタフェース、ユーザインタフェース（アクセス端末の場合）、支援回路、および単一のチップ内に組み入れられた機械可読媒体の少なくとも一部分を有するＡＳＩＣ（特定用途向け集積回路）とともに、または、１つまたは複数のＦＰＧＡ（フィールドプログラマブルゲートアレイ）、ＰＬＤ（プログラマブルロジックデバイス）、コントローラ、ステートマシン、ゲーテッド（ｇａｔｅｄ）ロジック、ディスクリートハードウェアコンポーネント、または任意の他の適切な回路、または、この開示全体を通じて説明される様々な機能を実行することができる回路の任意の組み合わせとともに、実装され得る。当業者は、特定の適用例および全体的なシステムに対して課せられた全体的な設計制約に依存して処理システムに関する説明される機能を実装するための最良の方法を認識するであろう。
【００６０】
[0076]請求項は、上記の正確な構成およびコンポーネントに限定されないことが理解されるべきである。請求項の範囲から逸脱することなしに上述される方法および装置の配置、動作、および詳細の様々な修正、変更および変形が行われ得る。
【図１】
2017512445.tif 000003
【図２】
2017512445.tif 000004
【図３】
2017512445.tif 000005
【図４Ａ】
2017512445.tif 000006
【図４Ｂ】
2017512445.tif 000007
【図４Ｃ】
2017512445.tif 000008
【図４Ｄ】
2017512445.tif 000009
【図５Ａ】
2017512445.tif 000010
【図５Ｂ】
2017512445.tif 000011
【図６】
2017512445.tif 000012
【国際調査報告】
2017512445.tif 000013
2017512445.tif 000014
2017512445.tif 000015
2017512445.tif 000016
2017512445.tif 000017