【手続補正書】
【提出日】平成20年10月16日(2008.10.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタが設けられている半導体装置であって、
半導体基板と、
前記トランジスタにおいて前記半導体基板の主面よりもキャリア移動度が大きいファセット面が含まれるように、前記半導体基板の主面に成膜されているエピタキシャル成膜層と
を有し、
前記トランジスタは、前記エピタキシャル成膜層において前記半導体基板の主面よりもキャリア移動度が大きいファセット面を含む領域がチャネル領域として形成されている
半導体装置。
【請求項２】
前記トランジスタとしてｐ型トランジスタが形成されており、
前記エピタキシャル成膜層は、前記キャリア移動度として正孔移動度が前記半導体基板の主面よりも大きなファセット面が形成されており、
前記ｐ型トランジスタは、前記エピタキシャル成膜層において前記半導体基板の主面よりも正孔移動度が大きいファセット面を含む領域が、チャネル領域として形成されている
請求項１に記載の半導体装置。
【請求項３】
前記トランジスタとしてｎ型トランジスタが形成されており、
前記ｎ型トランジスタは、前記半導体基板の主面に対応する領域がチャネル領域として形成されている
請求項２に記載の半導体装置。
【請求項４】
前記半導体基板は、前記主面が（１００）面であり、
前記エピタキシャル成膜層は、前記半導体基板の（１００）面よりも正孔移動度が大きい（１１１）面が、前記ファセット面として形成されており、
前記ｐ型トランジスタは、前記エピタキシャル成膜層の前記（１１１）面を含むように、チャネル領域が形成されている
請求項３に記載の半導体装置。
【請求項５】
前記半導体基板は、前記主面が（１００）面であり、
前記エピタキシャル成膜層は、前記半導体基板の（１００）面よりも正孔移動度が大きい（３１１）面が、前記ファセット面として形成されており、
前記ｐ型トランジスタは、前記エピタキシャル成膜層の前記（３１１）面を含むように、チャネル領域が形成されている
請求項３に記載の半導体装置。
【請求項６】
前記半導体基板は、前記主面が（１００）面であり、
前記エピタキシャル成膜層は、前記半導体基板の（１００）面よりも正孔移動度が大きい（１１０）面が、前記ファセット面として形成されており、
前記ｐ型トランジスタは、前記エピタキシャル成膜層の前記（１１０）面を含むように、チャネル領域が形成されている
請求項３に記載の半導体装置。
【請求項７】
前記トランジスタとしてｎ型トランジスタが形成されており、
前記エピタキシャル成膜層は、前記キャリア移動度として電子移動度が前記半導体基板の主面よりも大きな面が前記ファセット面として形成されており、
前記ｎ型トランジスタは、前記エピタキシャル成膜層において前記半導体基板の主面よりも電子移動度が大きな前記ファセット面を含む領域が、チャネル領域として形成されている
請求項１に記載の半導体装置。
【請求項８】
前記トランジスタとしてｐ型トランジスタが形成されており、
前記ｐ型トランジスタは、前記半導体基板の主面に対応する領域がチャネル領域として形成されている
請求項７に記載の半導体装置。
【請求項９】
前記半導体基板は、前記主面が（１１０）面であり、
前記エピタキシャル成膜層は、前記半導体基板の（１１０）面よりも電子移動度が大きい（１００）面が、前記ファセット面として形成されており、
前記ｎ型トランジスタは、前記エピタキシャル成膜層の前記（１００）面を含むように、チャネル領域が形成されている
請求項８に記載の半導体装置。
【請求項１０】
トランジスタを半導体基板の主面に設けるトランジスタ形成工程を含む半導体装置の製造方法であって、
前記トランジスタ形成工程にて形成される前記トランジスタにおいて前記半導体基板の主面よりもキャリア移動度が大きいファセット面が含まれるように、前記半導体基板の主面にエピタキシャル成膜層を成膜するエピタキシャル成膜層形成工程
を有し、
前記トランジスタ形成工程においては、前記エピタキシャル成膜層形成工程によって形成された前記エピタキシャル成膜層において前記半導体基板の主面よりもキャリア移動度が大きいファセット面を含む領域がチャネル領域になるように前記トランジスタを形成する
半導体装置の製造方法。
【請求項１１】
前記エピタキシャル成膜層形成工程においては、前記キャリア移動度として正孔移動度が前記半導体基板の主面よりも大きなファセット面が含まれるように前記エピタキシャル成膜層を成膜し、
前記トランジスタ形成工程においては、前記エピタキシャル成膜層において前記半導体基板の主面よりも正孔移動度が大きいファセット面を含む領域をチャネル領域とするｐ型トランジスタを前記トランジスタとして形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記トランジスタ形成工程においては、前記半導体基板の主面に対応する領域をチャネル領域とするｎ型トランジスタを前記トランジスタとして形成する
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記エピタキシャル成膜層形成工程においては、前記主面が（１００）面である前記半導体基板に、前記半導体基板の（１００）面よりも正孔移動度が大きい（１１１）面が前記ファセット面として形成されるように前記エピタキシャル成膜層を成膜し、
前記トランジスタ形成工程においては、前記エピタキシャル成膜層の前記（１１１）面をチャネル領域が含むように前記ｐ型トランジスタを形成する
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記エピタキシャル成膜層形成工程においては、前記半導体基板の主面において第１の＜１１０＞方向に垂直であって、前記第１の＜１１０＞方向と異なった第２の＜１１０＞方向に沿って延在するように前記半導体基板の主面上にマスク層を形成した後に、前記半導体基板の主面上において前記マスク層が形成された周辺領域にてエピタキシャル成長を実施することによって、（１１１）面をファセット面として含むように前記エピタキシャル成膜層を形成する
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記エピタキシャル成膜層形成工程においては、前記主面が（１００）面である前記半導体基板に、前記半導体基板の（１００）面よりも正孔移動度が大きい（３１１）面が前記ファセット面として形成されるように前記エピタキシャル成膜層を形成し、
前記トランジスタ形成工程においては、前記エピタキシャル成膜層の前記（３１１）面をチャネル領域が含むように前記ｐ型トランジスタを形成する
請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記エピタキシャル成膜層形成工程においては、前記半導体基板の主面にて第１の＜１１０＞方向に垂直であって、前記第１の＜１１０＞方向と異なった第２の＜１１０＞方向に沿って延在するように前記半導体基板の主面上にマスク層を形成した後に、前記半導体基板の主面上において前記マスク層が形成された周辺領域にてエピタキシャル成長を実施することによって、（３１１）面をファセット面として含むように前記エピタキシャル成膜層を形成する
請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記エピタキシャル成膜層形成工程においては、前記主面が（１００）面である前記半導体基板に、前記半導体基板の（１００）面よりも正孔移動度が大きい（１１０）面が前記ファセット面として形成されるように前記エピタキシャル成膜層を形成し、
前記トランジスタ形成工程においては、前記エピタキシャル成膜層の前記（１１０）面をチャネル領域が含むように前記ｐ型トランジスタを形成する
請求項１２に記載の半導体装置の製造方法。
【請求項１８】
前記エピタキシャル成膜層形成工程においては、前記半導体基板の主面において＜１００＞方向に垂直であって＜１００＞方向に沿って延在するように前記半導体基板の主面上にマスク層を形成した後に、前記半導体基板の主面上において前記マスク層が形成された周辺領域にてエピタキシャル成長を実施することによって、（１１０）面をファセット面として含むエピタキシャル成膜層を形成する
請求項１５に記載の半導体装置の製造方法。
【請求項１９】
前記エピタキシャル成膜層形成工程においては、前記キャリア移動度として電子移動度が前記半導体基板の主面よりも大きなファセット面が含まれるように前記エピタキシャル成膜層を形成し、
前記トランジスタ形成工程においては、前記エピタキシャル成膜層において前記半導体基板の主面よりも電子移動度が大きいファセット面を含む領域をチャネル領域とするｎ型トランジスタを前記トランジスタとして形成する
請求項１０に記載の半導体装置の製造方法。