(57)【特許請求の範囲】
【請求項１】
一方の面に第１の電極を有する、高不純物濃度のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記ドリフト層と同じ導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における前記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成されたワイドギャップ半導体の活性領域生成層、
前記活性領域生成層の上に形成した第２の電極、
前記第２の電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記第２の電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記第２の電極における前記第３の電極から露出した領域とを覆うように形成した表面保護膜
を有する高耐電圧半導体装置。
【請求項２】
前記活性領域生成層は、前記ドリフト層に近い部分の不純物濃度に対して、前記ドリフト層から遠い部分の不純物濃度を高くしたことを特徴とする請求項１記載の高耐電圧半導体装置。
【請求項３】
一方の面に第１の電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の第１の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第１の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成されると共に、前記ドリフト層に近い部分の不純物濃度に対して、前記ドリフト層から遠い部分の不純物濃度を高くした、第２の導電型のワイドギャップ半導体の活性領域生成層、
前記活性領域生成層の上に形成した第２の電極、
前記第２の電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記第２の電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記第２の電極における前記第３の電極から露出した領域とを覆うように形成した表面保護膜
を有する高耐電圧半導体装置。
【請求項４】
前記ターミネーション領域の内周縁と前記第３の電極との間の前記所定の離隔距離を、前記ターミネーション領域の外周縁と前記第３の電極との間の気中放電開始電圧が、前記第１の電極と第２の電極との間の降伏電圧より高くなるように選定したことを特徴とする請求項１又は３記載の高耐電圧半導体装置。
【請求項５】
一方の面に第１の電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の前記第１の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第１の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成した、第２の導電型のワイドギャップ半導体の第１の半導体層、
前記第１の半導体層を貫通して前記ドリフト層に至るように設けられて、前記第１の半導体層および前記ドリフト層に絶縁膜を介して対向すると共に、ゲート電極として動作する第２の電極、
前記第１の半導体層の上部における前記第２の電極の近傍に形成されると共に、前記絶縁膜を介して前記第２の電極に対向した前記第１の導電型の高不純物濃度の第２の半導体領域、
前記第２の半導体領域及びこの前記第２の半導体領域の間の前記第１の半導体層の上に設けられると共に、前記第２の半導体領域と電気的にコンタクトを取るコンタクト電極、
前記コンタクト電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記コンタクト電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記コンタクト電極,前記第２の電極および前記絶縁膜が形成された前記第１の半導体層の表面における前記第３の電極から露出した領域と、を覆うように形成した表面保護膜
を有するＭＯＳ電界効果型の高電耐圧半導体装置。
【請求項６】
前記第１の電極がドレイン電極、前記第３の電極がソース電極である請求項５記載のＭＯＳ電界効果型の高耐電圧半導体装置。
【請求項７】
前記ターミネーション領域の内周縁と前記第３の電極との間の前記所定の離隔距離を、前記ターミネーション領域の外周縁と前記第３の電極との間の気中放電開始電圧が、前記第１の電極と第３の電極との間の降伏電圧より高くなるように選定したことを特徴とする請求項５記載のＭＯＳ電界効果型の高耐電圧半導体装置。
【請求項８】
一方の面に第１の電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の第２の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第２の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成した、第１の導電型のワイドギャップ半導体の第１の半導体層、
前記第１の半導体層を貫通して前記ドリフト層に至るように設けられて、前記第１の半導体層および前記ドリフト層に絶縁膜を介して対向すると共に、ゲート電極として動作する第２の電極、
前記第１の半導体層の上部における前記第２の電極の近傍に形成されると共に、前記絶縁膜を介して前記第２の電極に対向した前記第２の導電型の高不純物濃度の第２の半導体領域、
前記第２の半導体領域及びこの前記第２の半導体領域の間の前記第１の半導体層の上に設けられると共に、前記第２の半導体領域と電気的にコンタクトを取るコンタクト電極、
前記コンタクト電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記コンタクト電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記コンタクト電極,前記第２の電極および前記絶縁膜が形成された前記第１の半導体層の表面における前記第３の電極から露出した領域と、を覆うように形成した表面保護膜
を有する絶縁ゲートバイポーラ型の高耐電圧半導体装置。
【請求項９】
前記第１の電極がコレクタ電極であり、前記第３の電極がエミッタ電極である請求項８記載の高耐電圧半導体装置。
【請求項１０】
前記ターミネーション領域の内周縁と前記エミッタ電極との間の前記所定の離隔距離を、前記ターミネーション領域の外周縁と前記エミッタ電極との間の気中放電開始電圧が、前記エミッタ電極とコレクタ電極との間の降伏電圧より高くなるように選定したことを特徴とする請求項９記載の高耐電圧半導体装置。
【請求項１１】
前記第２の電極は、前記第１の半導体層を貫通して前記ドリフト層に至るように形成されたトレンチ内に設けられたことを特徴とする請求項５又は８記載の高耐圧半導体装置。
【請求項１２】
一方の面に第１の電極のアノード電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の第２の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第２の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成した、第１の導電型のワイドギャップ半導体の第１の半導体層、
前記第１の半導体層の上に形成した、第２の導電型のカソード領域、
前記第１の半導体層の上における前記カソード領域の間に形成した第２の電極のゲート電極、
前記カソード領域の上に設けられると共に、前記カソード領域と電気的にコンタクトを取るカソードコンタクト電極、
前記カソードコンタクト電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記カソードコンタクト電極と電気的に接続された第３の電極のカソード電極、及び
前記ターミネーション領域と、前記カソードコンタクト電極,前記カソード領域および前記第２の電極が形成された前記第１の半導体層の表面における前記カソード電極から露出した領域とを覆うように形成した表面保護膜
を有する高耐電圧半導体装置。
【請求項１３】
前記ターミネーション領域の内周縁と前記カソード電極との間の前記所定の離隔距離を、前記ターミネーション領域の外周縁と前記第３の電極との間の気中放電開始電圧が、前記カソード電極とアノード電極との間の降伏電圧より高くなるように選定したことを特徴とする請求項１２記載の高耐電圧半導体装置。
【請求項１４】
前記気中放電開始電圧は、六フッ化硫黄ガス及び六フッ化硫黄ガスと窒素ガスの混合ガスのいずれか一方の雰囲気中の放電開始電圧であることを特徴とする請求項４、７、１０、１３のいずれか１つに記載の高耐電圧半導体装置。
【請求項１５】
前記半導体装置を、六フッ化硫黄ガス及び六フッ化硫黄ガスと窒素ガスの混合ガスのいずれか一方のガスとを大気圧を超える圧力で封入したパッケージ内に収納したことを特徴とする請求項１、３、５、８、１２のいずれか１つに記載の高耐電圧半導体装置。
【請求項１６】
前記ターミネーション領域がメサ型であることを特徴とする請求項１、３、５、８、１２のいずれか１つに記載の高耐電圧半導体装置。
【請求項１７】
前記ターミネーション領域がプレーナ型であることを特徴とする請求項１、３、５、８、１２のいずれか１つに記載の高耐電圧半導体装置。
【請求項１８】
前記ターミネーション領域の内周縁と前記第３の電極との間の距離が、ターミネーション領域の幅の０.３倍以上であることを特徴とする請求項１、３、５、８、１２のいずれか１つに記載の高耐電圧半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は大電流を制御するパワー半導体装置に係り、特に高耐圧のパワー半導体装置に関する。
【０００２】
【従来の技術】
ワイドギャップ半導体材料の炭化珪素（ＳｉＣ）などは、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍以上高い等の優れた特性を有しており、高い耐逆電圧特性を要する高耐電圧パワー半導体装置の好適な材料として注目されている。
ＳｉＣを用いた従来例のワイドギャップ高耐電圧半導体装置としては、例えば図９の断面図に示す耐電圧約１２ｋＶのＳｉＣのｐｎダイオードが、２００１年のInternational Symposium on Power Semicondumctor Devices & ICs の予稿集の２７から３０ページに示されている。図９はＳｉＣｐｎダイオードの右半分の断面を拡大して示しており、左半分は右半分と線対称であるので図示を省略している。この従来例では、下面にカソード電極１０７を有するｎ型ＳｉＣのカソード領域１０１の上面にｎ型ドリフト層１０２を形成し、ｎ型ドリフト層１０２の中央部分にｐ型層１０３を形成している。ｐ型層１０３には良導体の薄い金属膜によるアノードコンタクト電極１０８が設けられている。アノードコンタクト電極１０８には、電気抵抗を低くするため厚くなされた金属膜のアノード電極１０９が設けられている。アノードコンタクト電極１０８には、ＳｉＣとの接着性に優れたチタン等が用いられ、アノード電極１０９には、耐蝕性のある金等が用いられる。ｐ型層１０３の端部領域にはターミネーション領域Ｔが設けられている。「ターミネーション領域」とは高耐圧半導体素子の周辺部における電界集中を抑制するために、特殊な構造にした周辺領域のことをいう。ターミネーション領域Ｔの左端部にはｐ型領域１０４が形成され、右端部には、空乏層がｎ型ドリフト層１０２の端部に拡がるのを防ぐためのｎ型チャネルストッパー領域１０５が形成されている。この高耐電圧ダイオードの表面には、アノード電極１０９の部分を除いて、厚さ約２μｍの二酸化珪素の膜のパッシベーション膜１０６が表面保護のために設けられている。
【０００３】
図１０は従来のＳｉＣのＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）の断面図である。このＭＯＳＦＥＴのチップサイズは縦及び横がともに４ｍｍ（４ｍｍ×４ｍｍ）である。図において、下面にドレイン電極５３を有する高不純物濃度のｎ型ドレイン層１１として働く基板の上にｎ型ドリフト層２が形成されている。ｎ型ドリフト層２の上に部分的に形成したｐ型ボディ層３３の一部にｎ型ソース層７が形成されており、ｐ型ボディ層３３にトレンチ（溝）６０が形成されている。トレンチ６０内にはゲート絶縁物層８を介してゲート５４が形成されている。ｐ型ボディ層３３及びｎ型ソース層７の上にソースコンタクト電極１５５が設けられ、全てのソースコンタクト電極１５５は、トレンチ６０のない部分でソース電極１６１に接続されている。
【０００４】
図１１は従来のＳｉＣのゲート・ターンオフ・サイリスタ（ＧＴＯ）の断面図である。図において、アノード電極５１を有し、アノード層２１として機能する高不純物濃度のｐ型ＳｉＣの基板に、低不純物濃度のｎ型ドリフト層２を形成している。ｎ型ドリフト層２の上にｐ型層２２を形成し、ｐ型層２２の全面にｎ型カソード領域２３を形成する。ｎ型カソード領域２３の所定部分をｐ型層２２に達する深さまでエッチングし、エッチングした部分にｐ型層２２に接するようにゲート電極５４を形成する。すべてのゲート電極５４、５４、５４・・・は図１１の断面では見えない位置で共通に接続されている。残ったｎ型カソード領域２３にカソードコンタクト電極１５９を形成する。すべてのカソードコンタクト電極１５９の上に各カソードコンタクト電極１５９に接触するカソード電極１５０が形成されている。
【０００５】
【発明が解決しようとする課題】
ＳｉＣは、絶縁破壊電界強度が高いという特性から半導体装置の高耐電圧化に適しているが、ＳｉＣの単結晶基板にはマイクロパイプと呼ばれる直径数μｍ程度の結晶欠陥が多数存在する。このため、面積の大きな半導体装置を作製しようとすると歩留まりが悪くなる。実用的なＳｉＣの半導体装置の最大面積は、０．７ｃｍ２程度である。そこで、このような比較的小さな面積の半導体装置において高い逆耐電圧を確保する必要がある。ＳｉＣを用いた半導体装置は、絶縁破壊電界がＳｉの約１０倍以上と高いために、Ｓｉを用いた半導体装置に比べてより短い幅のターミネーション領域ＴでＳｉの半導体装置と同程度の逆耐電圧を有する。このような半導体装置内の逆耐電圧を「内部耐電圧」という。内部耐電圧は、実質的に降伏電圧に等しい。
【０００６】
ＳｉＣの半導体装置では、その通電面積を出来るだけ大きくするために、アノードコンタクト電極１０８とアノード電極１０９の面積を大きくし、ターミネーション領域Ｔの面積を出来るだけ小さくするのが望ましい。しかし、小さな面積の半導体装置において、ターミネーション領域Ｔを縮小し、アノード電極１０９の面積を大きくすると、半導体装置の端部Ｒ１とアノード電極１０９の端部Ｒ２との間の距離が短くなる。その結果、カソード電極１０７の電位に近くなる端部Ｒ１とアノード電位にある端部Ｒ２間の空間の耐電圧である「外部耐電圧」が低くなり気中放電を起こす、という問題がある。例えば図９に示すＳｉＣの高耐圧ダイオードの場合、ターミネーション領域Ｔの幅は５００ミクロンなので、端部Ｒ１とＲ２間の距離も約５００ミクロンである。このダイオードのパッケージの封入ガスとしてＳｉ半導体装置に一般的に用いられている窒素を用いると、窒素の絶縁破壊電界は３．８ｋＶ／ｍｍであるので、５００ミクロンの距離の放電開始電圧である１．９ｋＶ（＝３．８ｋＶ／ｍｍ×０．５ｍｍ）で気中放電が起こってしまう。半導体装置の耐電圧は、内部耐電圧と外部耐電圧の低い方で決まる。
【０００７】
端部Ｒ１とＲ２間の外部耐電圧を高くする方法として、端部Ｒ２を含むアノード電極１０９の右側部分を点線で示すようにパッシベーション膜１０６Ａで覆うことも考えられる。ＳｉＣ半導体素子は３００から７００℃の高温で使用することが多く、パッシベーション膜１０６Ａは二酸化珪素等の耐熱性のある材質の膜でなければならない。二酸化珪素は端部Ｒ２のように高い段差のある壁面に形成するのが難しく、また形成できたとしても、使用中の温度サイクルによってひび割れやはく離が生じることがあり長期の信頼性に欠ける、という問題がある。
上記の各問題点は、図１０に示す従来のＭＯＳＦＥＴ及び図１１に示す従来のＧＴＯに関しても同様である。
本発明は、比較的小さな面積の半導体装置において、外部耐電圧の高い半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の高耐圧半導体装置は、
一方の面に第１の電極を有する、高不純物濃度のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記ドリフト層と同じ導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における前記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成されたワイドギャップ半導体の活性領域生成層、
前記活性領域生成層の上に形成した第２の電極、
前記第２の電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記第２の電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記第２の電極における前記第３の電極から露出した領域とを覆うように形成した表面保護膜
を有する。
第３の電極が、ターミネーション領域の電位の高い外縁から離れているので、第３の電極と外縁との間の気中放電開始電圧が高くなる。
【０００９】
本発明の他の観点の高耐電圧半導体装置は、
一方の面に第１の電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の第１の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第１の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成されると共に、前記ドリフト層に近い部分の不純物濃度に対して、前記ドリフト層から遠い部分の不純物濃度を高くした、第２の導電型のワイドギャップ半導体の活性領域生成層、
前記活性領域生成層の上に形成した第２の電極、
前記第２の電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記第２の電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記第２の電極における前記第３の電極から露出した領域とを覆うように形成した表面保護膜
を有する。
活性領域生成層の、前記ドリフト層に近い部分の不純物濃度に対して、前記ドリフト層から遠い部分の不純物濃度を高くしたことにより、活性領域が広くなる。
【００１０】
本発明の他の観点の高耐電圧半導体装置は、
一方の面に第１の電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の前記第１の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第１の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成した、第２の導電型のワイドギャップ半導体の第１の半導体層、
前記第１の半導体層を貫通して前記ドリフト層に至るように設けられて、前記第１の半導体層および前記ドリフト層に絶縁膜を介して対向すると共に、ゲート電極として動作する第２の電極、
前記第１の半導体層の上部における前記第２の電極の近傍に形成されると共に、前記絶縁膜を介して前記第２の電極に対向した前記第１の導電型の高不純物濃度の第２の半導体領域、
前記第２の半導体領域及びこの前記第２の半導体領域の間の前記第１の半導体層の上に設けられると共に、前記第２の半導体領域と電気的にコンタクトを取るコンタクト電極、
前記コンタクト電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記コンタクト電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記コンタクト電極,前記第２の電極および前記絶縁膜が形成された前記第１の半導体層の表面における前記第３の電極から露出した領域と、を覆うように形成した表面保護膜
を有する。
ＭＯＳ電界効果型の半導体装置のコンタクト電極を厚くし、第３の電極をターミネーション領域から所定距離離すことにより、活性領域が広くなるとともに、耐電圧が高くなる。
【００１１】
本発明の他の観点の高耐電圧半導体装置は、
一方の面に第１の電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の第２の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第２の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成した、第１の導電型のワイドギャップ半導体の第１の半導体層、
前記第１の半導体層を貫通して前記ドリフト層に至るように設けられて、前記第１の半導体層および前記ドリフト層に絶縁膜を介して対向すると共に、ゲート電極として動作する第２の電極、
前記第１の半導体層の上部における前記第２の電極の近傍に形成されると共に、前記絶縁膜を介して前記第２の電極に対向した前記第２の導電型の高不純物濃度の第２の半導体領域、
前記第２の半導体領域及びこの前記第２の半導体領域の間の前記第１の半導体層の上に設けられると共に、前記第２の半導体領域と電気的にコンタクトを取るコンタクト電極、
前記コンタクト電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記コンタクト電極と電気的に接続された第３の電極、及び
前記ターミネーション領域と、前記コンタクト電極,前記第２の電極および前記絶縁膜が形成された前記第１の半導体層の表面における前記第３の電極から露出した領域と、を覆うように形成した表面保護膜
を有する。
絶縁ゲートバイポーラ型の半導体装置のコンタクト電極を厚くし、第３の電極をターミネーション領域から所定距離離すことにより、活性領域が広がるとともに耐電圧が高くなる。
【００１２】
本発明の他の観点の高耐電圧半導体装置は、
一方の面に第１の電極のアノード電極を有する、高不純物濃度の第１の導電型のワイドギャップ半導体の基板、
前記基板の他方の面に形成した、低不純物濃度の第２の導電型のワイドギャップ半導体のドリフト層、
前記ドリフト層の上部における外周部領域に形成した、前記第２の導電型の少なくとも１つの高不純物濃度の領域を有するターミネーション領域、
前記ドリフト層の上部における上記ターミネーション領域の内側に、前記ターミネーション領域に隣接して形成した、第１の導電型のワイドギャップ半導体の第１の半導体層、
前記第１の半導体層の上に形成した、第２の導電型のカソード領域、
前記第１の半導体層の上における前記カソード領域の間に形成した第２の電極のゲート電極、
前記カソード領域の上に設けられると共に、前記カソード領域と電気的にコンタクトを取るカソードコンタクト電極、
前記カソードコンタクト電極の上に、前記ターミネーション領域の内周縁から所定の離隔距離を保って形成されると共に、前記カソードコンタクト電極と電気的に接続された第３の電極のカソード電極、及び
前記ターミネーション領域と、前記カソードコンタクト電極,前記カソード領域および前記第２の電極が形成された前記第１の半導体層の表面における前記カソード電極から露出した領域とを覆うように形成した表面保護膜
を有する。
ゲートターンオフサイリスタの半導体装置のコンタクト電極を厚くし、第３の電極をターミネーション領域から所定距離を保つことにより、活性領域が広がるとともに耐電圧が高くなる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施例を図１から図８を参照して説明する。
《第１実施例》
図１は本発明の第１実施例の、炭化珪素（ＳｉＣ）の半導体材料を用いた高耐電圧半導体装置の上面図である。第１実施例の半導体装置は設計耐電圧が１２ｋＶのＳｉＣｐｎダイオードであり、具体例の縦及び横の寸法はともに８ｍｍ（８ｍｍ×８ｍｍ）である。図２は図１のII−II断面図であり、図１の右半分の断面を示している。図２において、下面に第１の電極のカソード電極５０を有する厚さ約３５０μｍの、高不純物濃度のｎ型ＳｉＣのドレイン層１として働く基板の上に、厚さ約１００μｍの低不純物濃度のｎ型ＳｉＣのドリフト層２を形成している。カソード電極５０には端子５０Ａが設けられることもある。ドリフト層２の左側部分には、厚さ約２μｍの低不純物濃度、例えば１×１０１７ａｔｍ／ｃｍ３の、活性領域生成層であるｐ型層３をエピタキシャル成長法により形成している。活性領域生成層は、通電時にドリフト層２に電荷を注入して、半導体装置をオン状態にする。ｐ型層３の形成過程で、不純物濃度を制御して、ｐ型層３の上層部３Ａの不純物濃度を１×１０１９ａｔｍ／ｃｍ３程度に高くする。ｐ型層３の上にチタン等の金属膜による、縦横の寸法がともに７ｍｍ（７ｍｍ×７ｍｍ）の第２の電極のアノードコンタクト電極５２を形成し、アノードコンタクト電極５２の、図において左端部に金等による第３の電極のアノード電極５１を設けている。図１の上面図に示すように、アノードコンタクト電極５２及びアノード電極５１は、それぞれ略四角形で、ダイオードの中央領域に同心に形成されている。アノード電極５１には接続用の端子５１Ａが設けられることもある。
【００１４】
図２において、ドリフト層２をメサエッチング法の一種の反応性イオンエッチング法により浅くエッチングして、ターミネーション領域Ｔを形成する。ターミネーション領域Ｔの上面からホウ素又はアルミニウム等のイオン打ち込みをしてｐ型領域４を形成する。その幅（図の左右方向の長さ）は、約２００μｍである。ｐ型領域４の不純物濃度は１０１６から１０１９ａｔｍ／ｃｍ３の範囲にするのが好ましい。ドリフト層２の端部領域、すなわちターミネーション領域Ｔの右端部（図１では外周部）には、幅が約２００μｍのｎ型のチャネルストッパー領域５を形成している。ｐ型領域４とチャネルストッパー領域５の間隔は、約１００μｍである。ターミネーション領域Ｔの表面、ターミネーション領域Ｔに近接するｐ型層３の斜面及びアノードコンタクト電極５２の表面には二酸化珪素や窒化珪素などの薄膜による表面保護膜のパッシベーション膜１６が形成されている。パッシベーション膜１６の膜厚は、０．４μｍから５μｍの範囲である。
図１の上面図に示す縦及び横の寸法がともに８ｍｍ（８ｍｍ×８ｍｍ）のＳｉＣダイオードでは、アノード電極５１の端部Ｒ３は、ターミネーション領域Ｔの左の端部Ｒ４から最大で約１ｍｍ離れており、右の端部Ｒ１からは約１．５ｍｍ離れている。
【００１５】
本実施例では、ｐ型層３のアノードコンタクト電極５２に近い上層部３Ａの不純物濃度を高くすることにより、アノードコンタクト電極５２とｐ型層３の境界における電気伝導度が高くなる。そのため、アノード電極５１がアノードコンタクト電極５２の中央部分（図１を参照）のみに設けられているにもかかわらず、アノードコンタクト電極５２のすべての領域が電流の流れる活性領域となる。すなわち縦横の寸法がともに約７ｍｍ（７ｍｍ×７ｍｍ）の活性領域が確保できる。本実施例のｐｎダイオードのオン電圧は３．５Ｖであった。
図２において、本実施例のｐｎダイオードに逆方向に電圧を印加したとき（以後、逆バイアスという）、ｐ型層３とｎ型ドリフト層２の接合部３４から、カソード電極５０、及びアノード電極５１に向かって空乏層が広がる。逆バイアス電圧が高くなると、ドリフト層２内に広がる空乏層は、ｐ型領域４の作用により、図の右端のチャネルストッパー領域５へ向かって広がる。この空乏層により電界が緩和され設計耐電圧である１２ｋＶ以上の高い逆耐電圧（内部耐電圧）が得られる。内部耐電圧は実質的に降伏電圧に等しい。
【００１６】
内部耐電圧が１２．３ｋＶの本実施例のダイオードを、絶縁性の液体であるフロリナート（商標）を充填したパッケージ内に収納して逆電圧の印加試験をしたところ、１２．３ｋＶとほぼ理論値の逆耐電圧が得られた。フロリナート（商標）の絶縁破壊電界は１６ｋＶ／ｍｍであるので、上記１２．３ｋＶの逆耐電圧はこのダイオードの内部耐電圧によるものであり、外部耐電圧は、１２．３ｋＶ以上であることが判る。しかし、ＳｉＣの半導体装置は数１００度の高い温度で使用されるので、高温で蒸発しやすいフロリナートは使用できない。
外部耐電圧は、主として、チャネルストッパー領域５の端部Ｒ１とアノード電極５１の端部Ｒ３との間の距離に依存する気中放電開始電圧に等しい。パッケージ内に絶縁性ガスを封入すると、気中放電開始電圧は高くなる。例えば上記パッケージ内に絶縁破壊電界が９ｋＶ／ｍｍの高絶縁性ガスである六フッ化硫黄ガス（ＳＦ６）を封入すると約１２ｋＶの逆耐電圧が得られた。絶縁性ガスとしてはＳＦ６と窒素の混合ガスも用いられる。なお、ＳＦ６ガスの圧力を大気圧より高くすると、更に逆耐電圧が高くなることが判った。
一方、図９の従来のＳｉＣｐｎダイオードでは、フロリナート（商標）中での逆耐電圧は７ｋＶであったが、ＳＦ６ガス中では逆耐電圧は４ｋＶと低い値であった。
【００１７】
図９の従来のＳｉＣｐｎダイオードにおいて、例えば、ターミネーション領域Ｔの幅を１．５ｍｍに拡大すると、ＳＦ６ガス中での逆耐電圧が１２ｋＶ以上となったが、活性領域が５ｍｍ×５ｍｍに減少し、本実施例のものに比べ、約５０％少なくなる。その結果ダイオードのオン電圧は３．５Ｖから５Ｖに増加した。
本実施例のＳｉＣｐｎダイオードでは、縦横の寸法がともに約７ｍｍの広い活性領域を保ちつつ、ＳｉＣダイオードが本来有する高い内部耐電圧より高い外部耐電圧を得ることできる。ＳｉＣダイオードを１５０℃以下の比較的低い温度で用いるときは、ターミネーション領域Ｔに樹脂の端部保護材を塗布したり、ダイオード全体をシリコンゴムなどの固体絶縁体で覆ったりして外部耐電圧を高くすることができる。本実施例のＳｉＣｐｎダイオードは、端部保護剤や固体絶縁体が使用できない３００℃以上の高温で用いるもの、及び端部保護剤の塗布が困難な圧接型パッケージを用いるものに有効である。端部保護剤を塗布しないので、製造プロセスの簡略化を図れる。樹脂を用いないので、樹脂と半導体との界面にナトリウムなどのイオンが付着することがなく、半導体装置の信頼性が向上する。また製造プロセスも簡単になる。
【００１８】
《第２実施例》
図３は本発明の第２実施例の、プレーナ構造の設計耐電圧１２ｋＶのＳｉＣ（炭化珪素）ｐｎダイオードの断面図である。第１実施例のＳｉＣｐｎダイオードはターミネーション領域Ｔがメサ型であったが、本実施例のものでは、ターミネーション領域Ｔをプレーナ型にした点が第１実施例と異なる。本実施例のｐｎダイオードのチップサイズは、縦と横の寸法がともに６ｍｍ（６ｍｍ×６ｍｍ）である。アノード電極５１の端部Ｒ３をターミネーション領域Ｔの端部Ｒ４から約１ｍｍ離している。活性領域生成層であるｐ型層１３の上層部１３Ａの不純物濃度は、ｐ型層３よりも高い。その他の構成及び動作は第１実施例のものと同じである。
本実施例のｐｎダイオードの逆耐電圧は、窒素中で２．８ｋＶであった。またＳＦ６ガスなどの高絶縁性ガス中では１２．１ｋＶであった。アノードコンタクト電極５２を、中央部からターミネーション領域Ｔの端部Ｒ４の近傍まで形成しているので、活性領域は５ｍｍ×５ｍｍ（２５ｍｍ２）と最大限の領域を確保でき、オン電圧は３．５Ｖと低い。
【００１９】
例えば、図９の構成のｐｎダイオードを、本実施例のものと同じチップサイズ６ｍｍ×６ｍｍで作り、１２ｋＶの逆耐電圧を得るためには、ターミネーション領域Ｔの幅を１．５ｍｍにする必要があり、結果として活性領域は３ｍｍ×３ｍｍ（９ｍｍ２）となる。この面積９ｍｍ２は本実施例のものの面積２５ｍｍ２の３６％でありかなり狭くなる。また、オン電圧は６Ｖとなり、本実施例のもののオン電圧３．５Ｖに比べ７０％以上高くなった。
本実施例のｐｎダイオードはターミネーション領域Ｔをメサ構造にしていないので、メサ構造のものに比べると若干逆耐電圧が低いがメサ形成のプロセスがなく、製造工程が簡単になる。
本実施例では、ｐ型領域１３の存在するｐｎダイオードについて述べたが、ｐ型領域１３を形成せず、整流性を示すＮｉなどの金属をｎ型ドリフト層２上に形成したショットキーダイオードについても、本実施例と同様に高耐電圧と低オン電圧を同時に実現できる。
【００２０】
《第３実施例》
図４は本発明の第３実施例の、設計耐電圧５ｋＶのＳｉＣのＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）の断面図である。このＭＯＳＦＥＴのチップサイズは縦及び横がともに４ｍｍ（４ｍｍ×４ｍｍ）である。図において、下面に第１の電極のドレイン電極５３を有する高不純物濃度のｎ型ドレイン層１１として働く基板の厚さは約２００μｍである。ドレイン層１１の上に形成したｎ型ドリフト層２の厚さは約５０μｍである。ｎ型ドリフト層２の上に部分的に形成したｐ型ボディ層３３の厚さは約４μｍ、ｐ型ボディ層３３の一部に形成したｎ型ソース層７の厚さは約０．５μｍである。これらが活性領域生成層となる。活性領域生成層の機能は前記第１実施例と同じである。ｐ型ボディ層３３にトレンチ（溝）６０が形成されている。トレンチ６０の深さは約６μｍ、幅は約３μｍである。トレンチ６０内に形成されているゲート絶縁物層８の厚さは、トレンチ６０の底部で約１μｍ、側部で約０．１μｍである。トレンチ６０内にゲート絶縁物層８を介して第２の電極のゲート電極５４が設けられている。ｐ型ボディ層３３及びｎ型ソース層７の上にソースコンタクト電極５５が設けられている。ソースコンタクト電極５５の厚さは、高い導電性を有するように、図１０に示す従来のＭＯＳＦＥＴのソースコンタクト電極１５５の厚さの約２倍になされている。全てのソースコンタクト電極５５は、トレンチ６０のない部分で共通に接続されるとともに、第３の電極のソース電極６１に接続されている。トレンチ６０及びゲート電極５４は図の紙面に垂直な方向にのびるストライプ状でもよく、また例えば円形や四角形等であってもかまわない。
【００２１】
本実施例のＭＯＳＦＥＴの製作方法は次のとおりである。図４において、ドレイン層１１として機能する、不純物濃度が１０１８から１０２０ａｔｍ／ｃｍ３のｎ型ＳｉＣ基板を用意し、その上面に不純物濃度が１０１５から１０１６ａｔｍ／ｃｍ３のＳｉＣｎ型ドリフト層２をエピタキシャル成長法により形成する。ｎ型ドリフト層２の上に、不純物濃度が１０１６ａｔｍ／ｃｍ３程度のＳｉＣｐ型ボディ層３３をエピタキシャル成長法等により形成する。図の左側部分のみｐ型ボディ層３３を残して、他の部分のｐ型ボディ層３３をメサエッチングで除去し、ターミネーション領域Ｔを形成する。ターミネーション領域Ｔにイオン打ち込みにより、不純物濃度が１０１６から１０１８ａｔｍ／ｃｍ３のｐ型領域４を形成する。ターミネーション領域Ｔの右端にｎ型のチャネルストッパー領域５を形成する。残った右側のｐ型ボディ層３３に不純物濃度が１０１９ａｔｍ／ｃｍ３程度のｎ型ソース領域７を、窒素、りん等のイオン打ち込みにより形成する。ｎ型ソース領域７の不純物濃度は、図１０に示す従来のＭＯＳＦＥＴでは１０１８ａｔｍ／ｃｍ３程度であるが、本実施例では不純物濃度が１０１９ａｔｍ／ｃｍ３と従来のものの約１０倍になされている。
【００２２】
次に、異方性エッチングにより、ｐ型ボディ層３３を貫通し底部がｎ型ドリフト層２に達するトレンチ６０を形成する。トレンチ６０の内壁にＳｉＯ２のゲート絶縁膜８を形成した後、高濃度のりんを含んだポリシリコンを堆積してトレンチ６０を埋める。トレンチ６０の内壁のゲート絶縁膜８に付着したポリシリコン膜を残し他のポリシリコンを除去する。ポリシリコンを除去した凹部に導電性物質を充填してポリシリコン膜を含むゲート電極５４を形成する。アルミニウム、ニッケル等で、ｎ型領域７とｐ型ボディ層３３の表面にソースコンタクト電極５５を形成し、中央部分のソース電極６１に接続する。ドレイン層１１にドレイン電極５３を形成する。最後にソース電極６１を除く面に厚さ０．５μｍ以上のパッシベーション膜１６を形成して本実施例のＭＯＳＦＥＴが完成する。ターミネーション領域Ｔの図における左右方向の幅は０．５ｍｍである。本実施例では、ソース電極６１がターミネーション領域Ｔから１ｍｍ以上離れているので、端部Ｒ１からは約１．５ｍｍ離れることになる。
このように構成したＭＯＳＦＥＴのソース電極６１とゲート電極５４間の電圧を零にし、ソース電極とドレイン電極５３間に順電圧を印加して耐電圧を測定した。ＭＯＳＦＥＴを窒素ガス中に置くと４ｋＶ以上の耐電圧が得られた。ＳＦ６ガス中に置くと、耐電圧は５．１ｋＶとなりほぼ設計値の耐電圧が得られた。またオン抵抗は５５ｍΩｃｍ２であった。
本実施例のＭＯＳＦＥＴにおいて、図５に示すようにトレンチを形成せず、ドリフト層２を部分的に高くてもよい。高くしたドリフト層２Ａに絶縁膜８Ａを介してゲート電極５４を設ける。この構成では、図４のものに比べてオン抵抗が若干高くなるが、耐電圧は変わらなかった。
【００２３】
本実施例のＭＯＳＦＥＴでは、ｎ型ソース領域７の不純物濃度を従来のものの１０倍程度にし、従来の２倍の厚さのソースコンタクト電極５５をターミネーション領域Ｔとソース電極６１の間に形成することにより、これらの領域が活性領域となる。図４のＭＯＳＦＥＴでは活性領域の縦横の寸法はともに３ｍｍ（３ｍｍ×３ｍｍ）であり、その面積は９ｍｍ２である。
【００２４】
図１０に示す従来のＭＯＳＦＥＴで５．１ｋＶの耐電圧を得るためには、ターミネーション領域Ｔの幅を１．５ｍｍにする必要がある。チップサイズが４ｍｍ×４ｍｍのＭＯＳＦＥＴに１．５ｍｍ幅のターミネーション領域を設けると、活性領域の縦横の寸法はともに１ｍｍ（１ｍｍ×１ｍｍ）となり、面積は１ｍｍ２となる。すなわち本実施例のものの活性領域の面積は９ｍｍ２であるので、従来例のものの９倍になる。上記活性領域が１ｍｍ×１ｍｍの従来のＭＯＳＦＥＴのオン抵抗は、４７０ｍΩｃｍ２のであり、本実施例のものの約８．５倍であり、本実施例のものより劣る。
【００２５】
《第４実施例》
図６は本発明の第４実施例の、設計耐電圧５ｋＶのＳｉＣのインシュレーテッド・ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）の断面図である。本実施例のＩＧＢＴは、第３実施例のＭＯＳＦＥＴのｎ型ドレイン層１１をｐ型ドレイン層１２に変えたものである。その他の構成は前記第３実施例のＭＯＳＦＥＴと実質的に同じである。チップサイズは縦横の寸法がともに８ｍｍ（８ｍｍ×８ｍｍ）である。本実施例においては、第３の電極のエミッタ電極５７とターミネーション領域Ｔとの間を１ｍｍ以上離しているので、エミッタ電極５７と端部Ｒ１との間に１．５ｍｍ以上の距離を確保できる。ＩＧＢＴの第２の電極のゲート電極６５の電圧を零にして、エミッタ電極５７と第１の電極のコレクタ電極５６間に順電圧を印加し耐電圧を測定した。その結果、窒素雰囲気中でも４ｋＶ以上の耐電圧が得られた。ターミネーション領域Ｔの端部Ｒ４からエミッタ電極５７の間にも活性領域が形成されるので、活性領域はチップ面積の７６．５％（＝７×７÷８÷８）と大きく、エミッタ電極５７をチップの中央部のみに設けたにもかかわらずオン抵抗は上昇しなかった。本実施例では、コレクタ層１２をｐ型としているので、オン時、ホールがｐ型コレクタ層１２からｎ型ドリフト層２に注入され、伝導度変調が生じる。これによってｎ型ドリフト層２の抵抗が下がり、オン電圧が低くなる。
本実施例のＩＧＢＴにおいて、図７に示すようにトレンチを形成せず、ドリフト層２を部分的に高くしてもよい。高くしたドリフト層２Ａに絶縁膜８Ａを介してゲート電極６５を設ける。この構成では、図６のものに比べてオン抵抗が若干高くなるが、耐電圧は変わらなかった。
【００２６】
従来のＩＧＢＴ（図示省略）では、ターミネーション領域Ｔの幅を１．５ｍｍにする必要があるので、活性領域の面積はチップの面積の３９％（＝５×５÷８÷８）になる。
本実施例のＩＧＢＴのオン電圧は４Ｖであったが、前記従来のもののオン電圧は６Ｖである。すなわち本実施例では従来のものに比べてオン電圧を３３％低くすることができた。チップ面積がさらに小さい場合は、本実施によって得られる効果はさらに大きくなる。
【００２７】
《第５実施例》
図８は本発明の第５実施例の、設計耐圧２０ｋＶのＳｉＣのゲート・ターンオフ・サイリスタ（ＧＴＯ）の断面図である。図において、第１の電極のアノード電極２１を有するアノード層２１として機能する１０１８から１０２０ａｔｍ／ｃｍ３の高不純物濃度のｐ型ＳｉＣの基板に、１０１４から１０１６ａｔｍ／ｃｍ３の低不純物濃度のｎ型ドリフト層２を気相成長法等により形成する。ｎ型ドリフト層２の上にｐ型層２２を形成する。ｐ型層２２の全面にｎ型カソード領域２３を形成する。本実施例のＧＴＯでは、ｎ型カソード領域２３の不純物濃度を、図１１に示すＧＴＯのｎ型カソード領域２３の１０倍程度に高くしてある。ｎ型カソード領域２３の所定部分をｐ型層２２に達する深さまでエッチングし、エッチングした部分にｐ型層２２に接するように第２の電極のゲート電極５４を形成する。ｐ型層２２とｎ型カソード領域２３とで活性領域生成層を形成する。活性領域生成層の機能は前記第１実施例と同じである。すべてのゲート電極５４、５４、５４・・・は図８の断面では見えない位置で共通に接続されている。残ったｎ型カソード領域２３にカソードコンタクト電極５９を形成する。本実施例では、カソードコンタクト電極５９の厚さを、図１１に示す従来のもののカソードコンタクト電極１５９の厚さの２倍程度に厚くしてある。すべてのカソード電極５９、５９、５９・・・は、図８の断面では見えない位置で共通に接続されている。ＧＴＯの中央部のカソードコンタクト電極５９の上にカソードコンタクト電極５９と接触する厚さ１０μｍの金の膜により第３の電極のカソード電極５０を形成する。カソード電極５０に端子５０Ａを設けてもよい。ターミネーション領域Ｔの形成方法は第１実施例のものと同様である。
【００２８】
本実施例のＧＴＯでは、ターミネーション領域Ｔの幅は１ｍｍ、ターミネーション領域Ｔとカソード電極５０との間隔は０．５ｍｍである。本実施例のＧＴＯのゲート電極５４の電圧を零にし、カソード電極５０とアノード電極５１間に順電圧を印加して耐電圧を測定した。ＧＴＯを１気圧のＳＦ６ガス中に置いたとき、耐電圧１１．５ｋＶであり、設計耐電圧２０ｋＶに達しなかった。そこでＳＦ６ガスの圧力を２．５気圧とすると、耐電圧は２１．５ｋＶと設計値を超える耐電圧を得ることができた。本実施例のＧＴＯにおいても、ターミネーション領域Ｔを除くほとんどすべての領域が活性領域となるので、オン抵抗の低いＧＴＯが得られる。
【００２９】
以上の各実施例で説明した本発明はさらに多くの適用範囲あるいは派生構造を含むものである。前記第１ないし第５実施例では、ドリフト層２がｎ型の半導体装置の場合について述べたが、ドリフト層２がｐ型の場合には、他の要素のｎ型領域をｐ型領域に、ｐ型領域をｎ型領域に置き変えることにより、本発明の構成を適用できる。前記各実施例では、ワイドギャップ半導体材料としてＳｉＣを用いた場合を例に挙げて説明したが、本発明は、臨界電界の高いダイヤモンド、ガリウムナイトライドなど他のワイドギャップ半導体材料を用いた半導体装置に有効に適用できる。
【００３０】
【発明の効果】
以上各実施例によって詳細に説明したところから明らかなように、本発明の半導体装置は、主電極をターミネーション領域から離れた半導体装置の中央部に形成することにより、主電極と半導体装置の端部の距離を、半導体装置のパッケージに封入した気体の絶縁破壊電圧を超えない範囲で十分大きくすることができる。これにより半導体装置の耐電圧を向上させることができる。主電極とターミネーション領域との間の領域において、ｐ型ボディ層の上層部の不純物限度を大きくしたりコンタクト電極を厚くすることにより広い活性領域が確保され、半導体装置のオン抵抗を低く保つことができる。
さらに、本発明の半導体装置は、そのパッケージ内にＳＦ６ガスを主成分とした絶縁性ガスを封入することにより、２００℃を超える高温でも高い逆耐電圧を有する。
【図面の簡単な説明】
【図１】  本発明の第１実施例のＳｉＣ  ｐｎダイオードの上面図
【図２】  本発明の第１実施例のＳｉＣ  ｐｎダイオードの断面図
【図３】  本発明の第２実施例のＳｉＣ  ｐｎダイオードの断面図
【図４】  本発明の第３実施例のトレンチ構造を有するＳｉＣ  ＭＯＳＦＥＴの断面図
【図５】  第３実施例の他のＳｉＣ  ＭＯＳＦＥＴの断面図
【図６】  本発明の第４実施例のトレンチ構造を有するＳｉＣ  ＩＧＢＴの断面図
【図７】  第４実施例の他のＳｉＣ  ＩＧＢＴの断面図
【図８】  本発明の第５実施例のＳｉＣ  ＧＴＯの断面図
【図９】  従来のＳｉＣ  ｐｎダイオードの断面図
【図１０】  従来のＳｉＣ  ＭＯＳＦＥＴの断面部
【図１１】  従来のＳｉＣ  ＧＴＯの断面図
【符号の説明】
１      ドレイン層
２      ドリフト層
３      ｐ型層
３Ａ    上層部
４      ｐ型領域
５      チャネルストッパー領域
１１    ドレイン層
１２    コレクタ層
１６    パッシベーション膜
２１    アノード層
２２    Ｐ型層
２３    カソード領域
３３    ボディ層
５０    カソード電極
５１    アノード電極
５２    アノードコンタクト電極
５３    ドレイン電極
５４    ゲート電極
５５    ソースコンタクト電極
５６    コレクタ電極
５７    エミッタ電極
５８    エミッタコンタクト電極
５９    カソードコンタクト電極
６０    トレンチ
６１    ソース電極
６５    ゲート電極
１０１  カソード領域
１０２  ドリフト層
１０３  ｐ型層
１０４  ｐ型領域
１０５  チャネルストッパー領域
１０６  パッシベーション膜
１０７  カソード電極
１０８  アノードコンタクト電極
１０９  アノード電極
Ｔ      ターミネーション領域
Ｒ１、Ｒ２、Ｒ３、Ｒ４  端部
【図１】
0004044332.tif 000002
【図２】
0004044332.tif 000003
【図３】
0004044332.tif 000004
【図４】
0004044332.tif 000005
【図５】
0004044332.tif 000006
【図６】
0004044332.tif 000007
【図７】
0004044332.tif 000008
【図８】
0004044332.tif 000009
【図９】
0004044332.tif 000010
【図１０】
0004044332.tif 000011
【図１１】
0004044332.tif 000012