【手続補正書】
【提出日】平成20年7月9日(2008.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  入力信号を当該入力信号の信号レベルに応じてＰＷＭ信号に変換するＰＷＭ手段と、
上記ＰＷＭ手段によって生成されるＰＷＭ信号によりスイッチング制御される出力段と、
上記入力信号の信号レベルを検出する検出手段と、
上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記出力段のスイッチング動作を停止させる制御手段と
を備えるデジタルパワーアンプ。
【請求項２】  請求項１に記載のデジタルパワーアンプにおいて、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記出力段がオンまたはオフのいずれかの状態とされるよう制御する
デジタルパワーアンプ。
【請求項３】  請求項１に記載のデジタルパワーアンプにおいて、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したときは、上記出力段に固定値を出力し、上記検出手段が上記入力信号の信号レベルがゼロでないことを検出したときは、上記ＰＷＭ手段からのＰＷＭ信号を上記出力段に出力する
デジタルパワーアンプ。
【請求項４】  請求項１に記載のデジタルパワーアンプにおいて、
上記検出手段は、上記ＰＷＭ手段によって生成されるＰＷＭ信号のＰＷＭ比率を検出し、このＰＷＭ比率が５０％であることを検出したとき、上記入力信号の信号レベルがゼロであると判断する
デジタルパワーアンプ。
【請求項５】  請求項４に記載のデジタルパワーアンプにおいて、
上記制御手段は、上記検出手段が上記ＰＷＭ信号のＰＷＭ比率が５０％であることを検出したとき、上記出力段がオンまたはオフのいずれかの状態とされるよう制御する
デジタルパワーアンプ。
【請求項６】  請求項４に記載のデジタルパワーアンプにおいて、
上記制御手段は、上記検出手段が上記ＰＷＭ信号のＰＷＭ比率が５０％であることを検出したときは、上記出力段に固定値を出力し、上記検出手段が上記ＰＷＭ信号のＰＷＭ比率が５０％でないことを検出したときは、上記ＰＷＭ手段からのＰＷＭ信号を上記出力段に出力する
デジタルパワーアンプ。
【請求項７】  請求項１に記載のデジタルパワーアンプにおいて、
上記ＰＷＭ手段は、上記入力信号をそのパルス幅が２の補数の関係にある２つの片側ＰＷＭ信号に変換する第１および第２のＰＷＭ手段を備え、
上記出力手段は、上記第１のＰＷＭ手段からのＰＷＭ信号によりスイッチング制御される第１の電力スイッチング手段と、上記第２のＰＷＭ手段からのＰＷＭ信号によりスイッチング制御される第２の電力スイッチング手段とを備え、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記第１および第２の電力スイッチング手段のスイッチング動作を停止させる
デジタルパワーアンプ。
【請求項８】  請求項７に記載のデジタルパワーアンプにおいて、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記第１および第２の電力スイッチング手段をともにオフの状態とするよう制御する
デジタルパワーアンプ。
【請求項９】  請求項７に記載のデジタルパワーアンプにおいて、
上記検出手段は、上記第１のＰＷＭ手段および／または第２のＰＷＭ手段によって生成されるＰＷＭ信号のＰＷＭ比率を検出し、このＰＷＭ比率が５０％であることを検出したとき、上記入力信号の信号レベルがゼロであると判断する
デジタルパワーアンプ。
【請求項１０】  請求項１に記載のデジタルパワーアンプにおいて、
上記ＰＷＭ手段は、上記入力信号を当該入力信号の信号レベルに応じてＰＷＭ信号に変換する第１のＰＷＭ手段と、上記第１のＰＷＭ手段からのＰＷＭ信号を反転して得られるＰＷＭ信号を生成する第２のＰＷＭ手段とを備え、
上記出力手段は、上記第１のＰＷＭ手段からのＰＷＭ信号によりスイッチング制御される第１の電力スイッチング手段と、上記第２のＰＷＭ手段からのＰＷＭ信号によりスイッチング制御される第２の電力スイッチング手段とを備え、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記第１および第２の電力スイッチング手段のスイッチング動作を停止させる
デジタルパワーアンプ。
【請求項１１】  請求項１０に記載のデジタルパワーアンプにおいて、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記第１および第２の電力スイッチング手段をともにオフの状態とするよう制御する
デジタルパワーアンプ。
【請求項１２】  請求項１０に記載のデジタルパワーアンプにおいて、
上記検出手段は、上記第１のＰＷＭ手段および／または第２のＰＷＭ手段によって生成されるＰＷＭ信号のＰＷＭ比率を検出し、このＰＷＭ比率が５０％であることを検出したとき、上記入力信号の信号レベルがゼロであると判断する
デジタルパワーアンプ。
【請求項１３】  デジタル入力信号を当該入力信号の信号レベルに応じてＰＷＭ信号に変換するＰＷＭ手段と、
上記ＰＷＭ手段によって生成されるＰＷＭ信号によりスイッチング制御される出力段と、
上記入力信号の信号レベルを検出する検出手段と、
上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記出力段のスイッチング動作を停止させる制御手段と
を備えるデジタル・アナログ変換器。
【請求項１４】  請求項１３に記載のデジタル・アナログ変換器において、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記出力段がオンまたはオフのいずれかの状態とされるよう制御する
デジタル・アナログ変換器。
【請求項１５】  請求項１３に記載のデジタル・アナログ変換器において、
上記制御手段は、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したときは、上記出力段に固定値を出力し、上記検出手段が上記入力信号の信号レベルがゼロでないことを検出したときは、上記ＰＷＭ手段からのＰＷＭ信号を上記出力段に出力する
デジタル・アナログ変換器。
【請求項１６】  請求項１３に記載のデジタル・アナログ変換器において、
上記検出手段は、上記ＰＷＭ手段によって生成されるＰＷＭ信号のＰＷＭ比率を検出し、このＰＷＭ比率が５０％であることを検出したとき、上記入力信号の信号レベルがゼロであると判断する
デジタル・アナログ変換器。
【請求項１７】  請求項１６に記載のデジタル・アナログ変換器において、
上記制御手段は、上記検出手段が上記ＰＷＭ信号のＰＷＭ比率が５０％であることを検出したとき、上記出力段がオンまたはオフのいずれかの状態とされるよう制御する
デジタル・アナログ変換器。
【請求項１８】  請求項１６に記載のデジタル・アナログ変換器において、
上記制御手段は、上記検出手段が上記ＰＷＭ信号のＰＷＭ比率が５０％であることを検出したときは、上記出力段に固定値を出力し、上記検出手段が上記ＰＷＭ信号のＰＷＭ比率が５０％でないことを検出したときは、上記ＰＷＭ手段からのＰＷＭ信号を上記出力段に出力する
デジタル・アナログ変換器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
【課題を解決するための手段】
本発明デジタルパワーアンプは、入力信号を当該入力信号の信号レベルに応じてＰＷＭ信号に変換するＰＷＭ手段と、上記ＰＷＭ手段によって生成されるＰＷＭ信号によりスイッチング制御される出力段と、上記入力信号の信号レベルを検出する検出手段と、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記出力段のスイッチング動作を停止させる制御手段とを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また本発明デジタルアナログ変換器は、デジタル入力信号を当該入力信号の信号レベルに応じてＰＷＭ信号に変換するＰＷＭ手段と、上記ＰＷＭ手段によって生成されるＰＷＭ信号によりスイッチング制御される出力段と、上記入力信号の信号レベルを検出する検出手段と、上記検出手段が上記入力信号の信号レベルがゼロであることを検出したとき、上記出力段のスイッチング動作を停止させる制御手段とを備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
このローパス型周波数フィルタ部６はチョークコイル７とコンデンサ８を有し、チョークコイル７の一方側が、これらＦＥＴ素子４のソースとＦＥＴ素子５のドレインの間の直列接続点に接続されている。またチョークコイル７の他方側及びコンデンサ８の一方側の夫々がこのフィルタ部６の出力側に接続され、コンデンサ８の他方側が接地されてフィルタ部６が構成されている。そしてまたスピーカ９の信号入力の一方側が、この出力側を通じてチョークコイル７とコンデンサ８の接続点に接続され、このスピーカ９の信号入力の他方側が、直流電流カット用のコンデンサ９ａを通じフィルタ部６の出力側を通じてコンデンサ８の接地点に接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
またデジタル信号Ｓ１の信号レベルが図４に示されたゼロクロスポイントＺｃから＋Ｐ点に向かって増加する方向に変化した場合には、この第１の出力１８ｂから出力されるＰＷＭ信号Ｓ２が、図２Ａ１に示したデューティ比５０％のＰＷＭ信号Ｓ２が、図２Ｂ１に示した如くこのデューティ比が増加する方向に変化するＰＷＭ信号に変調された状態で出力され、この第２の出力１８ｃから出力されるＰＷＭ信号Ｓ９は、図２Ａ２に示したデューティ比５０％のＰＷＭ信号Ｓ９が、図２Ｂ２に示した如くこのデューティ比が減少する方向に変化するＰＷＭ信号に変調された状態で出力される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
またデジタル信号Ｓ１の信号レベルが図４に示された＋Ｐ点からゼロクロスポイントＺｃに向かって減少する方向に変化した場合には、このＰＷＭ信号Ｓ２が図２Ｂ１に示した状態から図２Ａ１に示した状態に変化するＰＷＭ信号に変調された状態で出力され、このＰＷＭ信号Ｓ９が図２Ｂ２に示した状態から図２Ａ２に示した状態に変化するＰＷＭ信号に変調された状態で出力される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
またデジタル信号Ｓ１の信号レベルが図４に示されたゼロクロスポイントＺｃから−Ｐ点に向かって増加する方向に変化した場合には、この第１の出力１８ｂから出力されるＰＷＭ信号Ｓ２が、図２Ａ１に示したデューティ比５０％のＰＷＭ信号Ｓ２が、図２Ｄ１に示した如くこのデューティ比が減少する方向に変化するＰＷＭ信号に変調された状態で出力され、この第２の出力１８ｃから出力されるＰＷＭ信号Ｓ９は、図２Ａ２に示したデューティ比５０％のＰＷＭ信号Ｓ９が、図２Ｄ２に示した如くこのデューティ比が増加する方向に変化するＰＷＭ信号に変調された状態で出力される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
またデジタル信号Ｓ１の信号レベルがゼロクロスポイントとプラスのレベル方向の最大値＋Ｐの間（但しゼロクロスポイントを含まない）を増大する方向及び減少する方向の双方方向に変化している状態では、ＰＷＭ信号Ｓ９の可動エッジＦ２が図２Ａ２とＢ２に示した波形の間を移動するＰＷＭ信号Ｓ９としてパワーＭＯＳＦＥＴ素子１６Ａのゲートに供給されてこのＦＥＴ素子１６Ａがスイッチング制御され、このＰＷＭ信号Ｓ９をインバータ１９Ｂで位相反転したＰＷＭ信号がパワーＭＯＳＦＥＴ素子１６Ｂのゲートに供給されてこのＦＥＴ素子１６Ｂがスイッチング制御される。したがって、このＦＥＴ素子１６ＡのソースとこのＦＥＴ素子１６Ｂのドレインの接続中点からは、図２Ｂ２に示した如くこのＰＷＭ信号Ｓ９と同位相の電力スイッチング信号Ｓ１１が出力される。