【手続補正書】
【提出日】平成20年10月31日(2008.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）を形成するためのエッジ・ベースのパターン転写プロセスを最適化する複数のマスクにＩＣデザインを変換するための方法であって、
複数のＩＣ形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記最適化された数のエッジ・ベースのイメージ転写形状の残余セクションを除去するブロック・マスクを生成するステップと、
前記ＩＣパターン内の残りのＩＣ形状を形成するためにリソグラフィ・マスクを生成するステップと、
を含む、方法。 
【請求項２】
エッジ・ベースのイメージ転写マスクを生成する前記ステップが、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内でエッジ・ベースのイメージ転写形状セットを選択するステップ
をさらに含む、請求項１に記載の方法。 
【請求項３】
前記エッジ・ベースのイメージ転写形状の前記生成時のエラーに基づいて、前記セットを反復的に削減するステップ
をさらに含む、請求項２に記載の方法。 
【請求項４】
前記削減されたエッジ・ベースのイメージ転写形状のセット内で、それぞれのエッジ・ベースのイメージ転写形状について、最も好都合なエッジ・ベースのイメージ転写形状を選択的に選び、それにより、エッジ・ベースのイメージ転写形状の最終セットを作成するステップ
をさらに含む、請求項３に記載の方法。 
【請求項５】
選択的に選ぶ前記ステップが、
エッジ・ベースのイメージ転写形状の前記最終セットの周りに排除エリアを画定し、エッジ・ベースのイメージ拡張に応じて少なくとも部分的なＩＣ障害を引き起こす恐れがあるエッジ・ベースのイメージ転写形状の拡張を実質的に防止するステップ
をさらに含む、請求項４に記載の方法。 
【請求項６】
集積回路（ＩＣ）を形成するためのエッジ・ベースのパターン転写プロセスを最適化する複数のマスクにＩＣデザインを変換するための方法であって、
複数の形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内でエッジ・ベースのイメージ転写形状セットを選択するステップと、
前記エッジ・ベースのイメージ転写形状の前記生成時のエラーに基づいて、前記セットを反復的に削減するステップと、
を含む、方法。 
【請求項７】
集積回路（ＩＣ）を形成するためのエッジ・ベースのパターン転写プロセスを最適化する複数のマスクにＩＣデザインを変換するための方法であって、
複数の形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内でエッジ・ベースのイメージ転写形状セットを選択するステップであって、前記セット内のそれぞれのエッジ・ベースのイメージ転写形状がバイナリのエッジ・ベースのイメージ転写製造オプションを含むステップと、
それぞれのエッジ・ベースのイメージ転写形状について、最も好都合なエッジ・ベースのイメージ転写バイナリ製造オプションを選択的に選び、それにより、エッジ・ベースのイメージ転写形状の最終セットを作成するステップと、
を含む、方法。 
【請求項８】
集積回路（ＩＣ）を形成するためのエッジ・ベースのパターン転写プロセスを最適化する複数のマスクにＩＣデザインを変換するための方法であって、
複数のＩＣ形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内でエッジ・ベースのイメージ転写形状セットを選択するステップと、
エッジ・ベースのイメージ転写形状の前記セットの周りに排除エリアを画定し、エッジ・ベースのイメージ拡張に応じて少なくとも部分的なＩＣ障害を引き起こす恐れがあるエッジ・ベースのイメージ転写形状の拡張を実質的に防止するステップと、
を含む、方法。 
【請求項９】
前記最適化された数のエッジ・ベースのイメージ転写形状が、前記ＩＣパターン内の拡散エリアの上に何れのポリシリコン線も含む、請求項１、６、７または８の何れかに記載の方法。 
【請求項１０】
前記最適化された数のエッジ・ベースのイメージ転写形状が、前記ＩＣを形成するコストを最小限にする形状セットを含む、請求項１、６、７または８の何れかに記載の方法。 
【請求項１１】
前記最適化された数のエッジ・ベースのイメージ転写形状が、ＩＣ性能を最適化する形状セットを含む、請求項１、６、７または８の何れかに記載の方法。 
【請求項１２】
前記エッジ・ベースのイメージ転写が、側壁イメージ転写および位相シフト（alternating phase shift）・マスクのうちの一方を含む、請求項１、６、７または８の何れかに記載の方法。 
【請求項１３】
コンピュータに、複数のＩＣ形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記最適化された数のエッジ・ベースのイメージ転写形状の残余セクションを除去するブロック・マスクを生成するステップと、
前記ＩＣパターン内の残りのＩＣ形状を形成するためにリソグラフィ・マスクを生成するステップ、
を実行させるためのプログラム。 
【請求項１４】
コンピュータに、複数の形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内でエッジ・ベースのイメージ転写形状セットを選択するステップと、
前記エッジ・ベースのイメージ転写形状の前記生成時のエラーに基づいて、前記セットを反復的に削減するステップと、
を実行させるためのプログラム。 
【請求項１５】
コンピュータに、複数の形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内でエッジ・ベースのイメージ転写形状セットを選択するステップであって、前記セット内のそれぞれのエッジ・ベースのイメージ転写形状がバイナリのエッジ・ベースのイメージ転写製造オプションを含むステップと、
それぞれのエッジ・ベースのイメージ転写形状について、最も好都合なエッジ・ベースのイメージ転写バイナリ製造オプションを選択的に選び、それにより、エッジ・ベースのイメージ転写形状の最終セットを作成するステップ、
を実行させるためのプログラム。 
【請求項１６】
コンピュータに、複数のＩＣ形状を含むＩＣパターン内に最適化された数のエッジ・ベースのイメージ転写形状を形成するために、エッジ・ベースのイメージ転写マスクを生成するステップと、
前記ＩＣパターン内の前記最適化された数のエッジ・ベースのイメージ転写形状のために、前記複数内で１組のエッジ・ベースのイメージ転写形状セットを選択するステップと、
エッジ・ベースのイメージ転写形状の前記セットの周りに排除エリアを画定し、エッジ・ベースのイメージ拡張に応じて少なくとも部分的なＩＣ障害を引き起こす恐れがあるエッジ・ベースのイメージ転写形状の拡張を実質的に防止するステップと、
を実行させるためのプログラム。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
ＳＩＴは光リソグラフィという従来技術の方法より寸法制御が改善されているが、ＳＩＴ操作ごとに１つのＩＣ構造体サイズしか形成できず、閉ループ・トポグラフィしか作成できず、ＳＩＴは包括的ではないＩＣ構造体形状ライブラリを有し、換言すれば、ＳＩＴでは特定のＩＣ構造体形状しか形成できないので、ＳＩＴという従来技術の方法は問題を含むものである。寸法制御は重要であるが、場合によっては、他の考慮事項、たとえば、構造体サイズの拡大、チップ性能、およびコストに対して、寸法制御が２次的なものになる。ＳＩＴでは、このような他の考慮事項が最も重要なものになる場合、ＩＣ設計者は所望のＩＣ構造体を作成するためにＳＩＴから光リソグラフィに頼らなければならない。このような考慮事項に加えて、ＳＩＴでは限られた数の形状、より具体的には、閉ループ形状しか作成できないので、ＳＩＴは不利である。ＳＩＴでは形成できない形状を形成しなければならない場合、ＩＣ設計者はＳＩＴから光リソグラフィに頼らなければならない。ＳＩＴが問題を含むもう１つの理由は、エッジ・ベースの画像処理プロセスを実行するために必要なマスク・セットにＩＣレイアウトを変換することに関連する難題である。要するに、ＳＩＴは寸法制御については改善されているが、光リソグラフィに対する依存状態を完全に排除するわけではない。少なくともこれらの理由により、ＳＩＴ単独では不十分である。ＳＩＴはエッジ・ベースのイメージ転写プロセスであるが、位相シフト（alternating phase shift）はＳＩＴと同様の利点および欠点を有するもう１つのエッジ・ベースのイメージ転写プロセスであることに留意されたい。 
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
好ましい実施形態の目標は、可能な限り多くのオーバラップを有し、ＢＬＯＣＫおよびＬＩＴＨＯ用のＳＩＴまたは位相シフト（alternating phase shift）・マスクなどのエッジ・ベースのイメージ転写プロセスの使用により集積回路を形成するために１組のマスク・セットを生成することにある。マスクを生成するプロセスは、まず、ＳＩＴによって形成しなければならないすべてのＰＣ線を検出することと、次に、ＢＬＯＣＫマスクを使用して特定の断片を消去することと、次に、ＳＩＴによって形成することができない線をＬＩＴＨＯを使用して追加することを含む。「オーバラップ」とは、処理許容度により、様々な断片がギャップなしでまとまることを意味する。たとえば、「オーバラップ」により、クリティカル（critical）ＰＣ線（たとえば、線１２５の下端部）がノンクリティカル（non-critical）ＰＣ線（たとえば、１２９）に接続される場合にＬＩＴＨＯパターンがＳＩＴパターンにオーバラップしなければならないことを意味する。オーバラップすることにより、接続が保証される。最終的に、様々な断片を連続的で製造可能な１つのパターンにまとめる（assemble）ことが望ましい。図１は、エッジ・ベースのイメージ・プロセスの利点を可能な限り利用しながら（すなわち、可能な限りＬＩＴＨＯを使用せず）、図１に表された物理的な集積回路レイアウトを実現するために必要な様々なマスクを生成する努力の最終目標を表している。 
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
図５は、併合されたがクリーンアップされた図４のＩＣ形状全体に関するエッジ・ベースのイメージ転写マスク形状を描写している。図５では、すべての中心線形状の片側に１つずつ、エッジ・ベースのイメージ転写形状が生成されている。エッジ・ベースのイメージ形状は陰影線（hatched line）によって表されている。エッジ・ベースのイメージ転写形状はＳＩＴまたは位相シフト（alternating phase shift）・マスクを介して作成することができるが、好ましい実施形態の説明のために、本明細書ではエッジ・ベースのイメージ転写プロセスとしてＳＩＴについて論じることにする。ＳＩＴ形状５１０は、Ｕ字形構造体の内側またはＯ字形５１１の内側／外側に形成することができる。ＳＩＴ形状がＯ字形の内側／外側のいずれに形成されるかという選択については、図１３に関して本明細書で後述することにする。ＩＣ形状５２０は意味ありげにＴ字形を組み込んでいるが、上述の通り、Ｔ字形ＩＣ形状はエッジ・ベースのイメージ転写プロセスで形成することができない。このようなエラーについては、図６に関してさらに詳述することにする。