【手続補正書】
【提出日】平成20年10月27日(2008.10.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１プロセッサ及び第１実メモリ位置を有する第１ノードと第２プロセッサ及び第２実メモリ位置を有する第２ノードとを有し、前記第１及び第２ノードはそれぞれ第１及び第２通信リンクで中央信号ルーティングハブに接続されている分散型多重処理システム上で通信を行う方法において、
前記第１及び第２ノードにインデックスを付け、ノード毎に異なる宛先アドレスを定義する段階と、
データを取得して処理済情報を作成するために前記第１ノードの前記第１プロセッサ内で情報を処理する段階と、
処理済の情報に、前記宛先アドレスの少なくとも１つを使ってアドレス指定する段階と、
記憶したデータの不必要な重複を排除するために、前記処理済情報を、前記第１ノードの前記第１実メモリ位置中に当該処理済情報を記憶することなく、また、前記処理済情報が要求されることなく、前記第１ノードの前記第１プロセッサから前記第１通信リンクを通して前記ハブに向けて送信し、それにより送信方ノードを定義する段階と、
前記処理済情報を、前記宛先アドレスと共に前記ハブ内で受信する段階と、
送信された前記処理済情報の前記宛先アドレスを、前記ハブ内で識別する段階と、
前記処理済情報を、変更を加えることなく、記憶することなく、また、前記処理済情報が要求されることなく、前記ハブから、前記少なくとも一方の通信リンクを通して、前記宛先アドレスと関係付けられた前記第１及び第２ノードの少なくとも一方に送り、それにより少なくとも１つのアドレス指定されたノードを定義する段階と、
後続の処理または評価のために、前記処理済情報を、前記アドレス指定されたノードの前記実メモリ位置内に記憶する段階であって、前記アドレス指定されたノードは前記後続の処理または評価のために前記処理済情報を必要とする前のみに前記処理済情報を記憶する段階と、から成ることを特徴とする方法。
【請求項２】
前記情報を処理する段階は、前記第１プロセッサ内で複数のデータをコンパイルする段階として更に定義されることを特徴とする請求項１に記載の方法。
【請求項３】
前記処理済情報を送信する段階は、前記送信方ノードから前記アドレス指定されたノードに、実行可能コードと共に前記処理済情報を送信する段階として更に定義されることを特徴とする請求項１に記載の方法。
【請求項４】
前記処理済情報を送信する段階は、前記処理済情報を前記第１通信リンクを通して前記第１プロセッサから前記ハブへ一方向にのみ送信する送信専用システムを定義する段階として更に定義されることを特徴とする請求項２に記載の方法。
【請求項５】
前記処理済情報を、変更を加えることなく送る段階は、前記処理済情報を前記ハブから少なくとも一方の前記通信リンクを通して前記ハブから前記第１及び第２ノードの少なくとも一方へ一方向にのみ送信する送信専用システムを更に定義する段階として更に定義されることを特徴とする請求項４に記載の方法。
【請求項６】
前記第１プロセッサを実行すべき次のタスクに向かわせ、同時に、前記処理済情報を前記第１通信リンクを通して前記ハブに送る段階を更に備えていることを特徴とする請求項１に記載の方法。
【請求項７】
前記第１及び第２ノードにインデックスを付ける段階は、それらのノードにインデックスを付けて、前記ノード同士を区別するために前記ノードのそれぞれに異なる識別子を定義する段階として更に定義されることを特徴とする請求項１に記載の方法。
【請求項８】
前記第１及び第２ノードが前記システム内の前記インデックスを付けられた各ノードに前記処理済情報をそれぞれアドレス指定して転送できるように、前記第１及び第２ノードそれぞれの中に識別子毎の仮想メモリマップを作成する段階を更に備えていることを特徴とする請求項７に記載の方法。
【請求項９】
前記処理済情報にアドレス指定する段階は、前記処理済情報に前記アドレス指定されたノードの識別子に対応する宛先アドレスを割り当てる段階として更に定義されることを特徴とする請求項８に記載の方法。
【請求項１０】
前記処理済情報にアドレス指定する段階は、前記処理済情報に前記アドレス指定されたノードの前記実メモリ位置に対応するメモリアドレスを割り当てる段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記ハブを、第３及び第４ノードを有する第２のハブにハブリンクにより相互接続する段階を更に含んでいることを特徴とする請求項７に記載の方法。
【請求項１２】
前記両ハブにインデックスを付けてマスターハブと補助ハブを定義する段階を更に含んでいることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記第１、第２、第３、及び第４ノードに、前記マスターハブのインデックスと前記補助ハブのインデックスに従ってインデックスを付けて、前記ノードのそれぞれを区別できるように前記ノード毎の前記識別子を定義し直すことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記処理済み情報を、前記インデックスが付けられた各ノードの宛先アドレスを送信される情報に同時に載せることにより、前記インデックスが付けられたノード全てに同時に送信する段階を更に含んでいることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記処理済情報を送信方のノードから送ることができる回数を制限する段階を更に含んでいることを特徴とする請求項１４に記載の方法。
【請求項１６】
分散型多重処理システムにおいて、
お互いに分離された第１ノード及び第２ノードと、
情報を処理し、データを取得し、取得したデータに第１アドレスを割り当てて第１処理済情報を定義する前記第１ノード内に配置された第１プロセッサと、
前記第１処理済情報を前記第１ノードに記憶するための前記第１ノード内に配置された第１実メモリ位置と、
情報を処理し、データを取得し、取得したデータに第２アドレスを割り当てて第２処理済情報を定義する前記第２ノード内に配置された第２プロセッサと、
前記第２処理済情報を前記第２ノードに記憶するための前記第２ノード内に配置された第２実メモリ位置と、
中央信号ルーティングハブと、
前記第１及び第２ノードにインデックスを付けて前記ノード毎に異なる宛先アドレスを定義するための、前記ルーティングハブに接続されているインデクサと、
記憶したデータの不必要な重複を排除するために、前記第１処理済情報を、前記第１ノードの前記第１実メモリ位置内に前記第１処理済情報を記憶することなく、また、前記第１処理済情報が要求されることなく、前記第１ノードの前記第１プロセッサと前記ハブの間で送信するための、前記第１ノードと前記ハブを相互接続している第１通信リンクと、
記憶したデータの不必要な重複を排除するために、前記第２処理済情報を、前記第２ノードの前記第２実メモリ位置内に前記第２処理済情報を記憶することなく、また、前記第２処理済情報が要求されることなく、前記第２ノードの前記第２プロセッサと前記ハブの間で送信するための、前記第２ノードと前記ハブを相互接続している第２通信リンクと、を備え、
前記中央ルーティングハブは、前記第１及び第２ノードの少なくとも一方から前記第１及び第２処理済情報の少なくとも一方を受信して、それにより少なくとも１つの送信方ノードを定義し、前記第１及び第２処理済情報の前記第１及び第２アドレスの少なくとも一方を前記宛先アドレスの少なくとも一方と関係付け、前記第１及び第２処理済情報の少なくとも一方を、変更することなく、記憶することなく、また、前記第１処理済情報及び前記第２処理済情報が要求されることなく、前記ハブから、前記通信リンクの少なくとも一方を通して、前記宛先アドレスに関係付けられた前記ノードに送信して、それにより少なくとも１つのアドレス指定されたノードを定義するためのソーターを含み、前記アドレス指定されたノードのみに関連付けられた前記第１及び第２実メモリ位置は、後続の処理または評価のために前記ハブから受信した前記送信された処理済情報を記憶し、前記アドレス指定されたノードは、前記後続の処理または評価のために前記処理済情報を必要とする前のみに前記ハブから前記処理済情報を受信することを特徴とする分散型多重処システム。
【請求項１７】
前記第１通信リンクは第１着信伝達ラインと第１発信伝達ラインを含んでいることを特徴とする請求項１６に記載のシステム。
【請求項１８】
前記第２通信リンクは第２着信伝達ラインと第２発信伝達ラインを含んでいることを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記第１及び第２着信伝達ラインは、前記第１及び第２プロセッサから前記ハブへ一方向のみに信号を送信する送信専用システムを定義するために、前記第１及び第２プロセッサそれぞれを前記ハブに相互接続していることを特徴とする請求項１８に記載のシステム。
【請求項２０】
前記第１及び第２発信伝達ラインは、前記第１及び第２プロセッサそれぞれを前記ハブに相互接続して、前記ハブから前記第１及び第２プロセッサへ一方向のみに信号を送信する送信専用システムを更に定義することを特徴とする請求項１９に記載のシステム。
【請求項２１】
前記第１及び第２着信伝達ライン、並びに前記第１及び第２発信伝達ラインは、一方向光ファイバーリンクであることを特徴とする請求項２０に記載のシステム。
【請求項２２】
前記システムの作動の間に試験動作を実施するために、前記第１及び第２ノードの少なくとも一方に接続された少なくとも１つのアクチュエータを更に含んでいることを特徴とする請求項１８に記載のシステム。
【請求項２３】
前記アクチュエータは、サーボ油圧式アクチュエータとして更に定義されることを特徴とする請求項２２に記載のシステム。
【請求項２４】
前記インデクサは、前記ノード同士を区別するために前記ノードのそれぞれに異なる識別子を定義することを特徴とする請求項１６に記載のシステム。
【請求項２５】
前記第１及び第２ノードは、それぞれ、前記第１及び第２プロセッサが、処理済情報を前記システム内の前記インデックスを付けられた各ノードにそれぞれアドレス指定して転送できるように、識別子毎の仮想メモリマップを含んでいることを特徴とする請求項２４に記載のシステム。
【請求項２６】
前記第１及び第２プロセッサは、前記第１及び第２アドレスを前記第１及び第２処理済情報それぞれに対して割り当てるためのハードウェア部分を更に含んでいることを特徴とする請求項２５に記載のシステム。
【請求項２７】
前記ハードウェア部分は、前記処理済情報に前記アドレス指定されたノードの前記識別子に対応する宛先アドレスを割り当てることを特徴とする請求項２６に記載のシステム。
【請求項２８】
前記第１実メモリ位置は前記第１プロセッサの前記ハードウェア部分に接続され、前記第２実メモリ位置は前記第２プロセッサの前記ハードウェア部分に接続されることを特徴とする請求項２７に記載のシステム。
【請求項２９】
前記ハードウェア部分は、前記処理済情報に前記アドレス指定されたノードの第１及び第２実メモリ位置に関係付けられた位置に対応するメモリアドレスを割り当てることを特徴とする請求項２８に記載のシステム。
【請求項３０】
第３及び第４ノードを有し、ハブリンクにより前記第１ハブに相互接続されている第２ハブを更に含んでいることを特徴とする請求項２４に記載のシステム。
【請求項３１】
前記インデクサは、前記第１及び第２ハブにインデックスを付けてマスターハブと補助ハブを定義し、更に前記第１、第２、第３、及び第４ノードにインデックスを付けて前記ノードを区別するための前記ノードのそれぞれの前記識別子を定義し直すことを特徴とする請求項３０に記載のシステム。
【請求項３２】
前記ハブの何れを前記マスターハブとして定義するかを決めるために前記第１及び第２ハブの内の一方のハブ内に配置されたキーを更に含んでいることを特徴とする請求項３１に記載のシステム。
【請求項３３】
前記第１及び第２プロセッサは、それぞれ、少なくとも１つのタスクを含んでいることを特徴とする請求項１６に記載のシステム。
【請求項３４】
前記プロセッサは、前記各タスクにより定義された情報を処理するための実行可能コードを含んでいることを特徴とする請求項３３に記載のシステム。
【請求項３５】
前記タスクは、前記送信方ノードから前記宛先ノードまで前記処理済情報のフローを向かわせるための、少なくとも１対のポインタを含んでいることを特徴とする請求項３４に記載のシステム。
【請求項３６】
前記ポインタは、前記送信方プロセッサを次に実行すべきタスクに向かわせるための次のタスクポインタと、前記処理済情報を前記第１通信リンクを通して前記ハブに送るように前記送信方ノードに関係付けられた前記第１及び第２プロセッサを方向付けるための少なくとも１つのデータ宛先ポインタとを含んでいることを特徴とする請求項３５に記載のシステム。
【請求項３７】
前記少なくとも１つのデータ宛先ポインタは、処理済情報を複数のアドレス指定されたノードに同時に転送するように前記送信方ノードに関係付けられた前記第１及び第２プロセッサを方向付けるため、複数のデータ宛先ポインタを含んでいることを特徴とする請求項３６に記載のシステム。
【請求項３８】
前記着信及び発信通信リンクそれぞれと前記対応するプロセッサとの間に事実上透過的な接続を作り出すため、それらの間を相互接続するチップセットを更に含んでいることを特徴とする請求項３６に記載のシステム。
【請求項３９】
前記プロセッサと前記チップセットとの間に配置されたバッファを更に含んでいることを特徴とする請求項３８に記載のシステム。
【請求項４０】
前記処理済情報を前記アドレス指定されたノードに送る回数を決めるためのカウンタを更に含んでいることを特徴とする請求項３９に記載のシステム。
【請求項４１】
前記システムにより実行される試験動作をモニターし制御するためのシーケンサを更に含んでいることを特徴とする請求項４０に記載のシステム。
【請求項４２】
前記第１及び第２ノードの一方に接続され、且つ処理カードと少なくとも１つの周辺装置とを有するホストコンピュータを更に含んでいることを特徴とする請求項１６に記載のシステム。
【請求項４３】
前記周辺装置は、モニター、プリンタ、キーボード及びマウスとして更に定義されることを特徴とする請求項４２に記載のシステム。
【請求項４４】
前記ソーターは、前記アドレス指定されたノードの前記宛先アドレスを判断するためのハードウェアを含んでいることを特徴とする請求項１６に記載のシステム。
【請求項４５】
前記第１及び第２ノードにインデックスを付ける段階は、前記システムを編成するための特定の順序で前記第１及び第２ノードにインデックスを付ける段階として更に定義されることを特徴とする請求項７に記載の方法。
【請求項４６】
前記インデクサは、前記システムを編成するための特定の順序で前記第１及び第２ノードにインデックスを付けることを特徴とする請求項１６に記載のシステム。
【請求項４７】
前記アドレス指定されたノードのみによって、前記アドレス指定されたノードの前記実メモリ位置から前記処理済情報を検索するステップをさらに含む請求項１に記載の方法。
【請求項４８】
前記アドレス指定されたノードのみのプロセッサによって、前記処理済情報を処理するステップをさらに含む請求項４７に記載の方法。
【請求項４９】
前記アドレス指定されたノードのみが、前記アドレス指定されたノードの前記実メモリ位置内の前記処理済情報を検索することができることを特徴とする請求項１６に記載のシステム。
【請求項５０】
前記アドレス指定されたノードの前記プロセッサのみが、前記アドレス指定されたノードの前記実メモリ位置内の前記処理済情報を処理することができることを特徴とする請求項４９に記載のシステム。