(57)【特許請求の範囲】
【請求項１】
１面を覆う上部相互接続層と他面を覆う下部相互接続層とを備えた多層板装置用部品としてのボード層と、
前記上部相互接続層に形成され、かつダイの複数のリードに結合されるように配置されるとともにいくつかがスプラインを備えた複数の信号コネクタと、
前記ボード層に形成されたライザ・バイアの第１の行とライザ・バイアの第２の行であって、第１と第２の行のそれぞれのライザ・バイアが前記複数の信号コネクタの外側に位置し、前記第１の行のライザ・バイアとそのバイアの近くの前記第２の行のライザ・バイアが前記スプラインに関連したライザ・グループを含む、ライザ・バイアの第１の行とライザ・バイアの第２の行と、
それぞれが前記複数の信号コネクタの下の領域に位置する、前記ボード層に形成されたいくつかの他のバイアと、
前記上部相互接続層に形成されたいくつかの信号トレースであって、上部相互接続層の第１信号トレースが前記スプラインの第１信号コネクタに結合され、上部相互接続層の第２信号トレースが前記スプラインの第２信号コネクタに結合され、双方の信号トレースが前記ライザ・グループの外側で且つこのライザ・グループの近くに延びている信号トレースと、
前記下部相互接続層に形成されたいくつかの信号トレースであって、下部相互接続層の第１信号トレースが前記スプラインの第３信号コネクタに前記第１の他のバイアによって結合され、さらにライザ・グループの第１のライザにも結合され、下部相互接続層の第２信号トレースが前記スプラインの第４信号コネクタに前記第２の他のバイアによって結合され、さらにライザ・グループの第２のライザにも結合された信号トレースとから構成され、
前記上部相互接続層に形成した第１信号トレースと前記上部相互接続層に形成した第２信号トレースは、前記下部相互接続層の第１信号トレースと立体的に交差する関係にあり、
前記ライザ・グループの第１と第２のバイアが前記第１と第２の下部相互接続信号トレースを前記上部相互接続層にルーティングすることを特徴とする多層板装置。
【請求項２】
多層板装置用部品としてのボード層の上側の面を覆う上側トレース層と、
多層板装置用部品としての他のボード層の面を覆う埋設トレース層と、
前記上側トレース層に形成され、ダイの複数のリードに接続されるように配置され、いくつかがスプラインを含む複数の信号コネクタと、
前記ボード層に形成されたライザ・バイアの第１の行とライザ・バイアの第２の行であって、第１と第２の行のそれぞれのライザ・バイアが前記複数の信号コネクタの外側に位置し、前記第１の行のライザ・バイアとそのバイアの近くの前記第２の行のライザ・バイアが前記スプラインに関連したライザ・グループを含む、ライザ・バイアの第１の行とライザ・バイアの第２の行と、
それぞれが前記複数の信号コネクタの下の領域に位置する、前記ボード層に形成されたいくつかの他のバイアと、
前記上側トレース層に形成されたいくつかの信号トレースであって、前記上側トレース層の第１信号トレースが前記スプラインの第１信号コネクタに結合され、前記上側トレース層の第２信号トレースが前記スプラインの第２信号コネクタに結合され、双方の信号トレースが前記ライザ・グループの外側で且つこのライザ・グループの近くに延びている信号トレースと、
前記埋設トレース層に形成されたいくつかの信号トレースであって、埋設トレース層の第１信号トレースが前記スプラインの第３信号コネクタに前記第１の他のバイアによって結合され、さらにライザ・グループの第１のライザにも結合され、埋設トレース層の第２信号トレースが前記スプラインの第４信号コネクタに前記第２の他のバイアによって結合され、さらにライザ・グループの第２のライザにも結合された信号トレースとから構成され、
前記上側トレース層の第１信号トレースと前記上側トレース層の第２信号トレースは、前記ボード層から分離されることにより前記埋設トレース層の第１信号トレースと立体的に交差する関係にあり、
前記ライザ・グループの第１と第２のバイアは第１と第２の埋設トレース層の信号トレースを前記上側トレース層にルーティングすることを特徴とする多層板装置。
【請求項３】
表面に配置された複数のリードを有するダイと、
１面を覆う上部相互接続層と反対側の面を覆う下部相互接続層とを有する多層板装置用部品としてのボード層と、
前記上部相互接続層に形成され、かつそれぞれが前記ダイの対応する１つのリードに結合されるとともに、いくつかがスプラインを備えた複数の信号コネクタと、
前記ボード層に形成されたライザ・バイアの第１の行とライザ・バイアの第２の行であって、第１と第２のそれぞれのライザ・バイアが前記複数の信号コネクタの外側に位置し、前記第１の行のライザ・バイアとそのバイアの近くの前記第２の行のライザ・バイアが前記スプラインに関連したライザ・グループを含む、ライザ・バイアの第１の行とライザ・バイアの第２の行と、
それぞれが前記複数の信号コネクタの下の領域に位置する、前記ボード層に形成されたいくつかの他のバイアと、
前記上部相互接続層に形成されたいくつかの信号トレースであって、上部相互接続層の第１信号トレースが前記スプラインの第１信号コネクタに結合され、上部相互接続層の第２信号トレースが前記スプラインの第２信号コネクタに結合され、双方の信号トレースが前記ライザ・グループの外側で且つこのライザ・グループの近くに延びている信号トレースと、
前記下部相互接続層に形成されたいくつかの信号トレースであって、下部相互接続層の第１信号トレースが前記スプラインの第３信号コネクタに前記第１の他のバイアによって結合され、さらにライザ・グループの第１のライザにも結合され、下部相互接続層の第２信号トレースが前記スプラインの第４信号コネクタに前記第２の他のバイアによって結合され、さらにライザ・グループの第２のライザにも結合された信号トレースとから構成され、
前記上部相続層の第１信号トレースおよび前記上部相互接続層の第２信号トレースは、前記下部相互接続層の第１信号トレースと立体的に交差する関係にあり、
前記ライザ・グループの第１と第２のバイアが前記第１と第２の下部相互接続信号トレースを前記上部相互接続層にルーティングすることを特徴とする多層板装置。
【請求項４】
表面に配置された複数のリードを有するダイと、
多層板装置用部品としてのボード層の上側の面を覆う上側トレース層と、
多層板装置用部品としての他のボード層の面を覆う埋設トレース層と、
前記上側トレース層に形成され、それぞれが前記ダイの対応する１つのリードに接続されるように配置され、いくつかがスプラインを含む複数の信号コネクタと、
前記ボード層に形成されたライザ・バイアの第１の行とライザ・バイアの第２の行であって、第１と第２の行のそれぞれのライザ・バイアが前記複数の信号コネクタの外側に位置し、前記第１の行のライザ・バイアとそのバイアの近くの前記第２の行のライザ・バイアが前記スプラインに関連したライザ・グループを含む、ライザ・バイアの第１の行とライザ・バイアの第２の行と、それぞれが前記複数の信号コネクタの下の領域に位置する、前記構造層に形成されたいくつかの他のバイアと、
前記上側トレース層に形成されたいくつかの信号トレースであって、前記上側トレース層の第１信号トレースが前記スプラインの第１信号コネクタに結合され、前記上側トレース層の第２信号トレースが前記スプラインの第２信号コネクタに結合され、双方の信号トレースが前記ライザ・グループの外側で且つこのかつライザ・グループの近くに延びている信号トレースと、
前記埋設トレース層に形成されたいくつかの信号トレースであって、埋設トレース層の第１信号トレースが前記スプラインの第３信号コネクタに前記第１の他のバイアによって結合され、さらにライザ・グループの第１のライザにも結合され、埋設トレース層の第２信号トレースが前記スプラインの第４信号コネクタに前記第２の他のバイアによって結合され、さらにライザ・グループの第２のライザにも結合された信号トレースとから構成され、
前記上側トレース層の第１信号トレースと前記上側トレース層の第２信号トレースは前記埋設トレース層の第１信号トレースと立体的に交差する関係にあり、
前記ライザ・グループの第１と第２のバイアが第１と第２の埋設トレース層信号トレースを上側トレース層にルーティングすることを特徴とする多層板装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、多層板を介して信号をルーティングするための相互接続技術に関し、本発明は特にフリップ・チップ・パッケージングとして知られる多層板装置を提供するものである。
【背景技術】
【０００２】
図１に、はんだボールなどによってインターポーザ(interposer)または他の基板（以後「カード」と呼ぶ）に結合されたマザーボードを断面図として示す。カードは、はんだバンプなどによってフリップ・チップ・ダイなどのチップに結合される。従来技術によるそのような層の１つの例示的実施形態を示す。図示する例では、カードは、５つの構造材料層（ボード層Ａ〜Ｆ）と６つのトレース層または相互接続層（トレース層３Ｆ、２Ｆ、１ＦＣ、１ＢＣ、２Ｂ、および３Ｂ）とを有し、一方、１つの構造層（マザーボード）と１つのトレース層または相互接続層（ｍ／ｂトレース層）とだけを有する単純化したマザーボードが示しされている。これは例に過ぎないことを読者は理解されよう。
【０００３】
通常、トレース層３Ｆとトレース層２Ｆなどの最上の１つまたは２つの相互接続層を使用して多数の入出力（Ｉ／Ｏ）信号、メモリ信号、クロック、ストローブ、基準電圧（以後、限定的なものではないが、説明を簡単にするために「Ｉ／Ｏ信号」と総称する）などをルーティングし、下層を使用して電力、グランド、シールディングなどを供給する。信号は、バイアを使用してトレース層間でルーティングされる。適切には、電力およびグランド・プレーンは、ドリルされたバイアを使用して隣接する層間でルーティングし、又は結合することができる。しかし、ドリルされたバイアは、上層間で信号をルーティングする際に使用するには大き過ぎて適さないことが多い。その場合、１つの選択肢は、エッチングなどによってドリリングで形成されるよりもずっと小さいスケールで形成することのできるマイクロ・バイア（μバイア）を使用することである。
【０００４】
本特許の残りの部分全体を通して、引き続き図１を参照されたい。
【０００５】
図２に、従来技術によるそのような信号の例示的なルーティングを平面図として示す。図２が見やすいように、マザーボードやカードの様々な層を図示していないが、フリップ・チップ・ダイの全体の輪郭を点線のボックス１０で示す。複数のバンプ１２がフリップ・チップ・ダイおよび／またはカード上にパターンとして分布している。これらのバンプの一部は、Ｉ／Ｏ信号を搬送するためのものであり、一部は電力およびグランド信号を搬送するためのものである。通常、Ｉ／Ｏ信号は、マザーボード上の他のチップ（図示せず）に接続される。したがって、フリップ・チップ・ダイの概して外側のバンプ（１４や１６と符号を付けたバンプなど）を使用して、これらの信号をルーティングすることが望ましく、電力およびグランド用には、概して内側のバンプ（１２と符号を付けたバンプなど）を使用することが望ましい。
【０００６】
ある高密度または高信号カウントの応用例では、Ｉ／Ｏ信号カウントおよび／またはＩ／Ｏバンプ密度が、最上のトレース層３ＦでＩ／Ｏ信号のすべてをルーティングすることが困難であり、または不可能である。そのような応用例では、Ｉ／Ｏ信号の一部が最上のトレース層上でルーティングされ（それぞれのバンプから「回路へ」の表示まで延びる実線によって示される２４やその他の線など）、他のＩ／Ｏ信号は、それぞれのバンプから、マイクロ・バイア（図示せず）を通じて、トレース層２Ｆなどの下層のトレース層に下り、デザインルールおよび物理的寸法によって許容される位置まで外側に向かい、次いでマイクロ・バイア（１８など）を通じて最上のトレース層に戻り、そこから宛先にルーティングされる。最上層の下で搬送される信号を２０などの破線で示し、マイクロ・バイアを通じて上層に戻った後の信号を２２などの実線で示す。
【０００７】
しかし、従来の技術は、高密度の応用例で多数の信号をルーティングする能力が限られており、かつその他の制限も有する。
【発明を実施するための最良の形態】
【０００８】
以下で与える詳細な説明と、本発明の実施形態の添付の図面から、本発明をより完全に理解されよう。しかし、この説明や図面が、記載の特定の実施形態に本発明を限定するものとみなすべきではなく、この説明や図面は、説明のためのものであり、理解できるようにするためのものに過ぎない。
【０００９】
図３に、本発明の相互接続システムの１つの例示的実施形態を示す。前と同様に、点線のボックスはフリップ・チップ・ダイの位置を示す。複数のバンプ３０が、ダイおよびカード（基板、インターポーザなどを意味する）が接続される領域内に分布している。バンプの様々なグループを、１つまたは複数の反復パターンとして分布させることができる。反復するバンプのグループの一例は、「スプライン」と呼ぶことができる。用語「スプライン」は、ダイのスプラインに対応する一群のトレース、バンプ、バイア、またはそれらの組合せを指すのに用ている。図示するパターンは、スプライン（スプライン１）を構成する７つのバンプ３０Ａ〜Ｇを含み、そのパターンはそれ自体反復して、追加のスプライン（スプライン２からスプラインＮ）を形成する。参照しやすいように、バンプが行として配列され、最も外側の行（行Ａ）がフリップ・チップ・ダイの縁に最も近く、１つまたは複数の追加の行（行Ｂから行Ｇなど）がそれぞれ、フリップ・チップ・ダイの中心またはコアに順次近づくとする。図示するように、スプラインは、ある実施形態ではチップ上のある点で鏡像とすることができる。例えば、スプライン１とスプラインＮは互いに鏡像となっている。図示する実施形態では、スプラインは像を映し、スプライン間に一部の非スプライン・バンプを残す。
【００１０】
カードは、１つまたは複数の行（行Ｈおよび行Ｉなど）として配列された１つまたは複数の行のマイクロ・バイア（３０Ｈおよび３０Ｉなど）を有する。これらのマイクロ・バイアは、深い層から浅い層にＩ／Ｏ信号を返すためのものである。通常、これは、最上層のすぐ下の層（２Ｆ）から最上層（３Ｆ）までとなるが、本発明の原理が必ずしもこの応用例に限定されないことを当技術分野の読者は理解されよう。単に説明を容易にする目的で、本特許では、用語「上層」および「埋設層」を用いる。
【００１１】
スプラインのうち１つまたは複数が対応する離れたマイクロ・バイアのグループを有する。そのような各グループを「ライザ」と呼び、ライザ１からライザＮなどと呼ぶ。
【００１２】
図を単純にするため、２つのスプラインとそれに関連するライザに関して、最上層トレースおよび埋設層トレースを図示している。このようにして、任意の数のスプラインをそれぞれのＩ／Ｏ信号の宛先に結合できることを当技術分野の読者は理解できるであろう。
【００１３】
図４に、スプラインとそのライザ中のバンプおよびマイクロ・バイアの１つの例示的間隔を示す。これは一例に過ぎず、必ずしも本発明に関する制限ではないことを当技術分野の読者は理解されよう。例えば、バンプが円形であること、バンプがすべて同一サイズであること、マイクロ・バイアがバンプと同一のサイズであることなどは必ずしも必要ではないことを読者はさらに理解されよう。
【００１４】
一実施形態では、バンプ（バンプ３０Ａ（ａ）など）は幅「ｗ」を有し、行中のバンプの中心間の距離は２ｗ（バンプ３０Ａ（ｇ）と３０Ａ（ｈ）など）である。一実施形態では、バンプの最も外側の行（行Ａ）からライザ・マイクロ・バイアの最も近い行（行Ｈ）までの中心間の距離（「ブレークアウト長」と呼ぶことができる）が約１２ｗとなるようにライザを配置することができる（バンプ３０Ａ（ｄ）からマイクロ・バイア３０Ｈ（ｄ）までなど）。所与のライザ内のマイクロ・バイアは、中心間が約１．５ｗの距離に配置され（マイクロ・バイア３０Ｈ（ｄ）からマイクロ・バイア３０Ｉ（ｄ）など）、ライザの間隔はおおよそ３ｗである（マイクロ・バイア３０Ｉ（ｄ）からマイクロ・バイア３０Ｉ（ｅ）など）。これは一例に過ぎず、特定の応用例についてのサイズおよび間隔は、利用可能な製造技術、Ｉ／Ｏ信号の数およびタイプ、クロスカップリング／ノイズ要件、インピーダンス・ターゲットなどによって決定されることを当技術分野の読者は理解されよう。
【００１５】
図５に、埋設層上のマイクロ・バイア、信号トレース、およびグランド・プレーンの１つの例示的実施形態を示す。バンプ４０、４２、および４４は実際には最上層にあるが、ここでは間隔を参照できるように図示してある。マイクロ・バイア４８および５０は、バンプから最上層を通じて埋設層までＩ／Ｏ信号をルーティングする。トレース５８および６０は、これらの信号をマイクロ・バイア５４および５６に搬送し、マイクロ・バイア５４および５６は、信号を最上層に戻す。バンプ４０および４４は埋設層上に存在しないので、トレース５８および６０はバンプ４０または４４には接続されないことを読者は理解されよう。バンプ４０および４４は、単にトレース５８および６０と重なるに過ぎない。
【００１６】
複数の行のライザ・マイクロ・バイアを設けることにより、より多数のブレークアウト信号を使用することができる。
【００１７】
一実施形態では、最上層トレースのバンプ（行Ａ〜Ｃなど）と、埋設層トレースのバンプ（行Ｅ〜Ｆなど）の間の１行のバンプが、グランド、電力、または他の基準用に使用される。このような一実施形態では、その行がグランド・プレーン６２と共に使用される。グランド・プレーンは複数の「フィンガ」（６２ａ〜ｃなど）を含み、フィンガはライザを通過して内側に延び、マイクロ・バイア４６に接続し、マイクロ・バイア４６はダイ上のグランド・バンプに接続する。フィンガ６２ａ〜ｃは、それぞれのスプラインおよびライザの信号のリターン・パス電流を搬送する。フィンガ６２ａ〜ｃ、埋設信号トレース５８および６０、およびマイクロ・バイア４８、５０、５４、および５６が同一の層上にあるので、互いに接触しないように製造すべきである。フィンガは、信号についてのグランド（または電力）リターン・パスとなり、最上層からブレークアウトしている信号に対して基準面となる。
【００１８】
図６に、図５に示す例示的実施形態の別の細部を示す。最上層では、バンプ４２からの信号がトレース６６上にルーティングされ、バンプ４４からの信号がトレース６８上にルーティングされ、バンプ４０からの信号がトレース７０上にルーティングされ、それぞれに宛先にルーティングされる。さらに最上層では、マイクロ・バイア５４および５６から戻る信号が、それぞれトレース・セグメント７２および７４上にルーティングされる。したがって例えば、トレース７２に結合された論理またはチップ（図示せず）が、バンプ４８と一致するフリップ・チップ・コネクタに最終的に接続される。
【００１９】
クロスカップリングおよび他の望ましくない効果を最小限に抑えるため、最上層信号が埋設層信号と直接重なる距離を最小限に抑えることが望ましいことを当技術分野の読者は理解されよう。
【００２０】
一実施形態では、最大ブレークアウト信号カウントは、最上層上の３つのＩ／Ｏ信号と、埋設層上の２つのＩ／Ｏ信号をルーティングすることによって達成することができる。デザインルールによってそうしないことが求められる他の実施形態では、他の信号カウントがより良好なものとなる。
【００２１】
一実施形態では、所与のスプラインの最上層Ｉ／Ｏ信号が互いに隣接してルーティングされ、そのスプラインの埋設層Ｉ／Ｏ信号が最上層に引き上げられ、次いでスプラインの最上層Ｉ／Ｏ信号に隣接してルーティングされる。
【００２２】
一実施形態では、最上層Ｉ／Ｏ信号は、スプラインのライザ・マイクロ・バイアの最も外側にルーティングされる。例えば、図３で、フリップ・チップ・ダイの左半分のスプライン（スプライン１から始まる）の最上層Ｉ／Ｏ信号が、それぞれの対応するライザの左側のものにルーティングされ、右半分のスプライン（スプラインＮで終わる）の最上層Ｉ／Ｏ信号が、それぞれの対応するライザの右側のものにルーティングされる。
【００２３】
読者は理解するであろうが、必ずしもすべてのライザを等しい間隔で配置しなければならないわけではない。例えばある実施形態では、最も中心にある２つのライザを、他の隣接する対よりもずっと近く配置することができ、その実施形態では、これらのライザのそれぞれのトレースが、これらのライザの外側にルーティングされる。ある実施形態では、デザインルール、隣接する対の間を通過しなければならない信号トレース数の変化などに応じて、隣接する対ごとに間隔を別々にすることができる。
【００２４】
一実施形態では、スプラインに対して、３つのＩ／Ｏ信号が最上層にルーティングされ、３つのＩ／Ｏ信号は、バンプの最も外側の３つの行（行Ａ〜Ｃ）から取られ、第３行バンプ（行Ｃ）からのトレースが、第１行バンプと第２行バンプの間にルーティングされる。
【００２５】
一実施形態では、スプラインに対して、３つのＩ／Ｏ信号が最上層にルーティングされ、２つのＩ／Ｏ信号が埋設層にルーティングされ、埋設層信号は、バンプの第５行および第６行から取られる。一実施形態では、これらの埋設層信号はスプラインの第１行バンプおよび第３行バンプの下に直接ルーティングされる。一実施形態では、第４行バンプはグランド用である。一実施形態では（図３で行Ｇとして示すように）、埋設層信号行のバンプの内側の１行のバンプを使用して電力を供給することができる。
【００２６】
図７に、埋設層上の信号を最上層の表面まで上げる最短経路を提供する、ライザ・マイクロ・バイアの配置の一実施形態を示す。スプラインの間隔よりも広い間隔でライザを配置することが必要な応用例では、ライザを概して弧をなすように分布させることにより、埋設層Ｉ／Ｏトレース・セグメントのそれぞれの長さの変動を減少させることができる。一実施形態では、所与のライザ内のそれぞれのマイクロ・バイアを、スプラインの直線的整列に関連させてほぼ直線的な構成に配置することができる。言い換えれば、一実施形態では、ライザがそれに沿って分布する弧に対する半径方向接線に、ライザ中のマイクロ・バイアを整列する必要はない。この直線的な整列は、例えばシミュレーションや妥当性検査を容易にするのに向いている。
【００２７】
はんだバンプ、非ドリル・マイクロ・バイア、および他の詳細を使用する実施形態を参照しながら本発明を説明したが、本発明が他の技術に関連させて即座に応用することができ、かつこれらの議論の要点が、本発明の範囲に関する何らかの種類の制限を与えるものと解釈すべきでないことを読者は理解されよう。ある要素（フリップ・チップなど）を別の要素（カードなど）に接続する何らかの方法およびすべての方法を一般に指すのに、頭記の特許請求の範囲では、用語「コネクタ」を使用する。
【００２８】
電気信号および電気信号を伝送するのに適したトレースによって本発明を説明したが、本発明は、光相互接続、マイクロ波伝送などの他の技術にも応用することができる。サンドイッチ型の構造層およびトレース層を有する多層板によってカードを説明したが、構造的剛性が不要であり、したがって構造層が存在しない技術など、または伝送信号ワイア、伝送信号線、伝送信号トレース、伝送信号ファイバなどの複数の層が存在し、かつ信号ブレークアウト・カウントまたは密度を増やすために複数のそのような層を使用する要件が存在する限りにおいて相互接続がそれ自体「トレース」と呼ばれない技術などの他の技術にも、本発明を応用できることを読者は理解されたい。しかし、任意のそのような手段およびすべてのそのような手段を一般的に指すのに、特許請求の範囲では用語「トレース」を使用する。当技術分野の技術者は、本特許を熟考するときに、発明のこの点やその他の点を理解されよう。
【００２９】
「上」または「最も外側」または「最上」または「埋設」などのへの参照は、装置の何らかの特定の絶対的な向きを必要とするものと解釈すべきではない。
【００３０】
「ブレークアウト長」への参照は、ライザ・マイクロ・バイアが必ずフリップ・チップ・ダイの物理的縁部を超える必要があると解釈すべきではなく、ライザ・マイクロ・バイアがその周辺でフリップ・チップ・ダイのバンプ・エリアを超える必要があるだけである。
【００３１】
「実施形態」、「一実施形態」、「ある実施形態」、または「他の実施形態」への参照は、実施形態と共に説明した特定の機能、構造、または特徴が少なくとも一部の実施形態に含まれるが、必ずしも本発明のすべての実施形態には含まれないことを意味する。様々な表現「実施形態」、「一実施形態」、または「ある実施形態」は、必ずしもすべて同一の実施形態を指すわけではない。
【００３２】
明細書で、構成要素、機能、構造、または特徴を、「することができる」または「可能性がある」を含めて述べられている場合、その特定の構成要素、機能、構造、または特徴を含める必要はない。明細書または特許請求の範囲で「ａ」または「ａｎ」のついた要素を指す場合、１つの要素しか存在しないという意味ではない。明細書または特許請求の範囲で「追加の」要素を指す場合、複数の追加の要素が存在することは除外されない。
【００３３】
本発明の範囲内で上記の説明および図面から多数の他の変形形態を作成できることを本開示の特典を有する当業者は理解されよう。実際、本発明は上記の詳細に限定されない。むしろ、補正を含む頭記の特許請求の範囲により、本発明の範囲が定義される。
【図面の簡単な説明】
【００３４】
【図１】従来技術による、例示的な層を備える、フリップ・チップ・ダイ、基板、およびマザーボードを断面図として示す図である。
【図２】従来技術による相互接続ルーティングシステムを示す図である。
【図３】本発明の相互接続ルーティングシステムの一実施形態を示す図である。
【図４】本発明の一実施形態の間隔の詳細を示す図である。
【図５】本発明の一実施形態のルーティングの詳細を示し、具体的には最上トレース層の下のトレース層中のマイクロ・バイア間の信号のルーティングを示す図である。
【図６】本発明の一実施形態のルーティングの詳細を示し、具体的には最上層と下層中の信号のルーティングを示す図である。
【図７】本発明によるマイクロ・バイアの構成の一実施形態を示す図である。
【図１】
0004156927.tif 000002
【図２】
0004156927.tif 000003
【図３】
0004156927.tif 000004
【図４】
0004156927.tif 000005
【図５】
0004156927.tif 000006
【図６】
0004156927.tif 000007
【図７】
0004156927.tif 000008