【手続補正書】
【提出日】平成19年12月6日(2007.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、
該トランジスタのソース端子に接続された画素駆動回路と、
前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサと
を備えたアクティブマトリックス表示パネルのアレイ基板の検査方法であって、
前記トランジスタが導通状態のまま電圧Ｖ１を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧Ｖ１＋ΔＶを前記データ端子に印加した後、前記トランジスタを導通状態にして、このとき前記トランジスタを通って流れる電荷量ΔＱを測定する第１ステップと、
前記トランジスタが非導通状態で、前記データ端子に印加される電圧がＶ３であり、前記コンデンサの電位がＶＣであるときに、データ端子にＶ３と異なる電圧Ｖ０を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Ｑ１を測定する第２ステップと、
前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記Ｖ３と異なるＶ４であり、前記コンデンサの電位が前記ＶＣであるときに、前記データ端子に電圧Ｖ０'を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Ｑ２を測定する第３ステップと、
得られたΔＶと、ΔＱ、Ｖ０、Ｖ０'、Ｖ３、Ｖ４、Ｑ１、Ｑ２の値に基づいて、画素電圧保持用コンデンサの容量を算出する第４ステップと
を含んでなるアクティブマトリックス表示パネルのアレイ基板の検査方法。
【請求項２】
Ｖ０とＶ０'が等しい、請求項１に記載の方法。
【請求項３】
第２ステップと第３ステップのそれぞれに先立って、あるデータ端子電圧Ｖ２のもとで前記トランジスタが導通状態となる電圧ＶＧｏｎを前記ゲート端子に加え、ゲート電圧をＶＧｏｆｆに下げて前記トランジスタを非導通状態にした後、ゲート電圧を前記ＶＧｏｎにしても前記トランジスタが導通状態にならない電圧Ｖ３にまでデータ端子電圧を上昇させ、そして、ゲート電圧をＶＧｏｆｆからＶＧｏｎへと上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶＧから前記トランジスタの閾値電圧Ｖｔｈを引いた値（ＶＣ＝ＶＧ−Ｖｔｈ）にするステップをさらに含む請求項１または２に記載の方法。
【請求項４】
第２ステップと第３ステップのそれぞれに先立って、あるデータ端子電圧Ｖ２のもとで前記トランジスタが導通状態となる電圧ＶＧｏｎを前記ゲート端子に加え、次いで、ゲート電圧をＶＧｏｎにしたままで、ゲート電圧が前記ＶＧｏｎでも前記トランジスタが導通状態にならない電圧Ｖ３にまでデータ端子電圧を上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶＧから前記トランジスタの閾値電圧Ｖｔｈを引いた値（ＶＣ＝ＶＧ−Ｖｔｈ）に近い値にするステップをさらに含む請求項１または２に記載の方法。
【請求項５】
Ｖ１及びＶ１＋ΔＶ及びＶ２はＶＧｏｎ−Ｖｔｈより小さい電圧であり、Ｖ３及びＶ４はＶＧｏｎ−Ｖｔｈより大きい電圧である、請求項３または４に記載の方法。
【請求項６】
Ｖ０＝Ｖ０'であり、Ｖ０、Ｖ１、Ｖ２のうち、２以上が等しい電圧である、請求項３から５のいずれかに記載の方法。
【請求項７】
第１ステップを実施し、その後、第２ステップを実施し、続いて、第１ステップを実施したあとに、第３ステップと第４ステップを実施することを特徴とする請求項１に記載の方法。
【請求項８】
前記第４ステップにおいて、下記の数１に基づいて保持コンデンサの保持容量ＣＳを算出する請求項２に記載の方法。
【数１】
2006163202.tif 000001
【請求項９】
下記の数２に基づいてさらにトランジスタ又は第１のトランジスタの寄生容量Ｃｄｓを算出する第５ステップをさらに含む請求項２に記載の方法。
【数２】
2006163202.tif 000002
【請求項１０】
データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、該トランジスタのソース端子に接続された画素駆動回路と、前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサとを備えたアクティブマトリックス表示パネルのアレイ基板の検査装置であって、
電圧源と電荷測定回路と演算装置と記憶手段を具備し、
該演算装置の制御により、前記電圧源を用いて、前記トランジスタが導通状態のまま電圧Ｖ１を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧Ｖ１＋ΔＶを前記データ端子に印加した後、前記トランジスタを導通状態にして、前記電荷測定回路を用いて、このとき前記トランジスタを通って流れる電荷量ΔＱを測定して、前記記憶手段に記憶する第１手段と、
前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧がＶ１であり、前記コンデンサの電位がＶＣであるときに、前記データ端子にＶ１と異なる電圧Ｖ０を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Ｑ１を測定して、前記記憶手段に記憶する第２ステップと、
前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記Ｖ１と異なるＶ２であり、前記コンデンサの電位が前記ＶＣであるときに、データ端子に電圧Ｖ０'を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Ｑ２を測定する第３手段と、
前記演算装置により、ΔＶ、Ｖ０、Ｖ０'、Ｖ３、Ｖ４の値と、前記記憶手段に記憶してあるΔＱ、Ｑ１、Ｑ２の値に基づいて、画素電圧保持用コンデンサの容量を算出する第４手段と
を含んでなるアクティブマトリックス表示パネルのアレイ基板の検査装置。
【請求項１１】
Ｖ０とＶ０'が等しい、請求項１０に記載の装置。
【請求項１２】
第２手段と第３手段のそれぞれの操作に先立って、前記演算装置により、前記電圧源を用いて、あるデータ端子電圧Ｖ２のもとで前記トランジスタが導通状態となる電圧ＶＧｏｎを前記ゲート端子に加え、ゲート電圧をＶGoffに下げて前記トランジスタを非導通状態にした後、ゲート電圧を前記ＶＧｏｎにしても前記トランジスタが導通状態にならない電圧Ｖ３にまでデータ端子電圧を上昇させ、そして、ゲート電圧をＶＧｏｆｆからＶＧｏｎへと上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶＧから前記トランジスタの閾値電圧Ｖｔｈを引いた値（ＶＣ＝ＶＧ−Ｖｔｈ）にする第５手段をさらに含む請求項１０または１１に記載の装置。
【請求項１３】
前記第２手段と第３手段のそれぞれの操作に先立って、前記演算装置により、前記電源を用いて、あるデータ端子電圧Ｖ２のもとで前記トランジスタが導通状態となる電圧ＶＧｏｎを前記ゲート端子に加え、次いで、ゲート電圧をＶＧｏｎにしたままで、ゲート電圧がＶＧｏｎでも前記トランジスタが導通状態にならない電圧Ｖ３にまでデータ端子電圧を上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶＧから前記トランジスタの閾値電圧Ｖｔｈを引いた値（ＶＣ＝ＶＧ−Ｖｔｈ）に近い値にする手段をさらに含む請求項１０または１１に記載の装置。
【請求項１４】
Ｖ１及びＶ１＋ΔＶ及びＶ２はＶＧｏｎ−Ｖｔｈより小さい電圧であり、Ｖ３及びＶ４はＶＧｏｎ−Ｖｔｈより大きい電圧である、請求項１２または１３に記載の装置。
【請求項１５】
Ｖ０＝Ｖ０'であり、Ｖ０、Ｖ１、Ｖ２のうち、２以上が等しい電圧である、請求項１２から１４のいずれかに記載の装置。