(57)【特許請求の範囲】
【請求項１】
パッケージベースに半導体チップが搭載され、前記パッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続されてなる半導体装置であって、
前記パッケージベースの前記半導体チップと対向する面と前記半導体チップとは同一平面形状及び平面寸法を有し、平面視で矩形に形成されており、
前記パッケージベースの端部の少なくとも２箇所には、前記端部が切り欠かれるように前記パッケージベースの位置合わせのための凹部が設けられていることを特徴とする半導体装置。
【請求項２】
前記凹部は、前記パッケージベースの前記半導体チップと対向する面から該面の裏面まで達していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
パッケージベースに半導体チップが搭載され、前記パッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続されてなる半導体装置であって、
前記パッケージベースの前記半導体チップと対向する面と前記半導体チップとは同一平面形状及び平面寸法を有して平面視で矩形に形成されており、
前記パッケージベースの前記半導体チップと対向する面の裏面の平面内に、前記パッケージベースの位置合わせのための凹部が少なくとも２箇所設けられていることを特徴とする半導体装置。
【請求項４】
前記凹部は、前記パッケージベースを貫通して形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記パッケージベースは、光学的に透明な部材からなり、
前記半導体チップの前記パッケージベースと対向する面には、光を受光する受光部あるいは発光する発光部が設けられていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記凹部は、前記半導体チップの前記受光部あるいは発光部が形成された部分の外側部分に対向する前記パッケージベース部分の裏面に形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体チップと前記パッケージベースとの間に所定幅の間隙を形成した状態で、前記半導体チップと前記外部接続用電極とが電気接続されており、
前記半導体チップと前記パッケージベースとの間に形成された所定幅の間隙には、絶縁性樹脂が充填されて、硬化されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
複数の半導体チップに相当する素子が形成されている半導体基板を、前記半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されると共に、前記半導体基板と対向する面の裏面に前記各素子に対して凹部が形成されているパッケージ基板に搭載し、前記半導体基板と前記パッケージ基板とを相互に電気接続する工程と、
前記半導体基板と前記パッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記凹部を、前記半導体基板と前記パッケージ基板とを一体的に切断する際の切断軌跡上に形成し、
前記半導体基板と前記パッケージ基板とを一体的に切断する際に、前記凹部を横断して切断することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記凹部を、前記素子に対して複数設けることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記凹部を、前記パッケージ基板を貫通して形成し、
前記半導体基板を前記パッケージ基板に搭載する際に、前記半導体基板と前記パッケージ基板との間に所定幅の間隙を形成し、
前記間隙に、絶縁性樹脂を充填する工程を含むことを特徴とする請求項８〜１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記パッケージ基板は光に対して光学的に透明な部材からなると共に、前記素子は光を受光あるいは発光する素子であって、
前記凹部を、前記半導体基板の前記素子の受光部あるいは発光部が形成された部分の外側部分に対向する前記パッケージ基板部分の裏面に形成することを特徴とする請求項８〜１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板の前記パッケージ基板と対向する面の一部にアライメントパターンを形成し、
前記パッケージ基板の前記半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、
前記半導体基板を前記パッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップをワイヤボンディングを用いることなくパッケージする半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップのパッケージ構造として、ワイヤボンディングを用いない構造が提案されている。例えば、特許第２８００８０６号公報には、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続し、その後半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して、パッケージベースと半導体チップとが同一平面形状及び平面寸法に形成する半導体装置が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、特許第２８００８０６号公報においては、上述した構成の半導体装置を他のプリント基板等に組み込む際の位置合わせに関しては、何ら考慮されておらず、半導体装置を他のプリント基板等の適切な位置に組み込むことは難しく、半導体装置の位置合わせ精度が低下する問題を含んでいる。
【０００４】
本発明は上述の点に鑑みてなされたもので、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置の位置合わせ精度を向上させることが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、パッケージベースに半導体チップが搭載され、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続されてなる半導体装置であって、パッケージベースの半導体チップと対向する面と半導体チップとは同一平面形状及び平面寸法を有し、平面視で矩形に形成されており、パッケージベースの端部の少なくとも２箇所には、端部が切り欠かれるようにパッケージベースの位置合わせのための凹部が設けられていることを特徴としている。
【００１０】
このような構成を採用した場合、パッケージベースの端部の少なくとも２箇所が切り欠かれるようにして設けられた凹部を基準として、半導体チップ及びパッケージベースを備えた半導体装置の搭載位置、搭載方向等の位置合わせを確実に行えるので、外部基板等に半導体装置を搭載する際の位置合わせ精度を向上させることが可能となる。
【００１１】
また、本発明に係る半導体装置は、パッケージベースに半導体チップが搭載され、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続されてなる半導体装置であって、パッケージベースの半導体チップと対向する面と半導体チップとは同一平面形状及び平面寸法を有して平面視で矩形に形成されており、パッケージベースの半導体チップと対向する面の裏面の平面内に、パッケージベースの位置合わせのための凹部が少なくとも２箇所設けられていることを特徴としている。
【００１２】
このような構成を採用した場合、パッケージベースの半導体チップと対向する面の裏面の平面内に設けられる少なくとも２箇所の凹部を基準として、半導体チップ及びパッケージベースを備えた半導体装置の搭載位置、搭載方向等の位置合わせを確実に行えるので、外部基板等に半導体装置を搭載する際の位置合わせ精度を向上させることが可能となる。
【００１３】
また、凹部は、パッケージベースを貫通して形成されていることが好ましい。このような構造を採用した場合には、半導体装置を実装する際には位置合わせに使用可能となり、後述する絶縁性樹脂を充填する際にはエアーの逃げ道として機能させることが可能となる。
【００１４】
また、パッケージベースは、光学的に透明な部材からなり、半導体チップのパッケージベースと対向する面には、光を受光する受光部あるいは発光する発光部が設けられていることが好ましい。このような構成を採用した場合、半導体装置自体を、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能である。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【００１５】
また、凹部は、半導体チップの受光部あるいは発光部が形成された部分の外側部分に対向するパッケージベース部分の裏面に形成されていることが好ましい。このような構成を採用した場合、凹部が、平面視で、素子の受光部あるいは発光部と重ならない位置に形成されることになり、凹部により光の受光あるいは発光を妨げられることが回避され、素子の受光性能あるいは発光性能が低下することを防止することが可能となる。
【００１６】
また、半導体チップとパッケージベースとの間に所定幅の間隙を形成した状態で、半導体チップと外部接続用電極とが電気接続されており、半導体チップとパッケージベースとの間に形成された所定幅の間隙には、絶縁性樹脂が充填されて、硬化されていることが好ましい。このような構成を採用した場合、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続される部位を確実に保護することができると共に、半導体チップとパッケージベースとが絶縁性樹脂により接着され、機械的強度を増大させることができる。
【００１７】
本発明に係る半導体装置の製造方法は、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されると共に、半導体基板と対向する面の裏面に各素子に対して凹部が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続する工程と、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、を含むことを特徴としている。
【００１８】
このような構成を採用した場合、半導体基板を半導体基板と対向する面の裏面に各素子に対して凹部が形成されているパッケージ基板に搭載した後に、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して個々の半導体装置を形成しているので、パッケージベースの半導体チップと対向する面の裏面に凹部が形成され、この凹部を基準として、半導体装置の搭載位置、搭載方向等の位置合わせを行え、外部基板等への半導体装置を搭載する際の位置合わせ精度を向上させることが可能となる。また、パッケージベースの半導体チップと対向する面の裏面に凹部が形成された半導体装置を容易に製造することも可能となる。
【００１９】
また、凹部を、半導体基板とパッケージ基板とを一体的に切断する際の切断軌跡上に形成し、半導体基板とパッケージ基板とを一体的に切断する際に、凹部を横断して切断することが好ましい。このような構成を採用した場合、凹部を横断して、半導体基板とパッケージ基板とを一体的に切断するので、個々の半導体装置に分離した際に、凹部の一部がパッケージベースの端部に切り欠かれた状態で残ることになる。このパッケージベースの端部に切り欠かれた状態で残る凹部の一部を位置決めのための位置決め部として用いることができ、パッケージベースの端部に容易に位置決めのための位置決め部を設けることが可能となる。
【００２０】
また、凹部を、素子に対して複数設けることが好ましい。このような構成を採用した場合、個々の半導体装置に分離した際に、凹部の一部が複数個パッケージベースの端部に切り欠かれた状態で残ることになり、特に、半導体装置の搭載位置の位置合わせを確実に行えるので、外部基板等への半導体装置を搭載する際の位置合わせ精度を更に向上させることが可能となる。
【００２１】
また、凹部を、パッケージ基板を貫通して形成し、半導体基板をパッケージ基板に搭載する際に、半導体基板とパッケージ基板との間に所定幅の間隙を形成し、間隙に、絶縁性樹脂を充填する工程を含むことが好ましい。このような構成を採用した場合、絶縁性樹脂を充填する際に、半導体基板とパッケージ基板との間に形成された間隙に存在するエアが凹部を介して排出されるので、絶縁性樹脂を速やかに充填することができると共に、絶縁性樹脂を充填した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置の温度変化により生じる応力の分布をより均一にでき、素子あるいは半導体基板とパッケージ基板との電気接続部への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置の温度変化に対する信頼性の低下を防ぐことが可能となる。
【００２２】
また、パッケージベースは光に対して光学的に透明な部材からなると共に、素子は光を受光あるいは発光する素子であって、凹部を、半導体基板の素子の受光部あるいは発光部が形成された部分の外側部分に対向するパッケージ基板部分の裏面に形成することが好ましい。このような構成を採用した場合、凹部が、平面視で、素子の受光部あるいは発光部と重ならない位置に形成されることになり、凹部により、素子による光の受光あるいは発光を妨げられることが回避され、素子の受光性能あるいは発光性能が低下することを防止することが可能となる。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【００２３】
また、半導体基板のパッケージ基板と対向する面の一部にアライメントパターンを形成し、パッケージ基板の半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、半導体基板をパッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことが好ましい。このような構成を採用した場合、パッケージ基板が光学的に透明であることを利用して、パッケージ基板側に位置決め用窓等を新たに形成することなく、半導体基板とパッケージ基板との位置決めを行うことができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００２４】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。
【００２５】
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を、製造工程順に説明する説明図であり、図２は半導体基板の平面図、図４はパッケージ基板の平面図である。図１（ａ）に示されるように、シリコン等の半導体基板１０は、一方の面１０ａに、ボンディングパッド１１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第１アライメントパターン１２が形成されている。ボンディングパッド１１上には、電気接続用に、Ａｕあるいは半田等によるバンプ１３が設けられている。
【００２６】
半導体基板１０は、図２に示されるように、後に切断分離される多数個の半導体チップ１を含んでいる。各半導体チップ１は、図３に示されるように、所定波長（例えば、近紫外から近赤外までの波長）の光を受光する受光部１４を有しており、受光部１４の外側にボンディングパッド１１（本実施形態においては、４箇所）が設けられている。第１アライメントパターン１２は、図２に示されるように、半導体基板１０の直径方向の外周部分の２箇所に設けられており、フォトエッチング技術等を用いて「＋」字状に形成されている。この第１アライメントパターン１２は、ボンディングパッド１１と同じ配線を利用して形成することも可能である。
【００２７】
先ず、この半導体基板１０を、図１（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１４が受光する光の波長に対して光学的に透明な、透光性ガラスからなる。パッケージ基板２０の一方の面２０ａには、第１配線電極２１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第２アライメントパターン２２とが形成されている。パッケージ基板２０の他方の面２０ｂには、外部基板（図示せず）と接続される第２配線電極２３が形成されており、この第２配線電極２３には、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２４が設けられている。また、パッケージ基板２０には、図１（ｂ）及び図４に示されるように、パッケージ基板２０を貫通する貫通孔２５が、フォトエッチング技術を用いて形成されている。ここで、第１配線電極２１及び第２配線電極２３は、各請求項における外部接続用電極を構成している。貫通孔２５は、各請求項における凹部を構成している。
【００２８】
第１配線電極２１は、図４及び図５に示されるように、受光部１４に対応する位置の外側で半導体基板１０のバンプ１３（ボンディングパッド１１）と対応する位置に設けられており、パッケージ基板２０を貫通して設けられたスルーホール２６内部の配線電極（図示せず）を介して第２配線電極２３と導通されている。第２アライメントパターン２２は、同じく図４に示されるように、半導体基板１０の第１アライメントパターン１２が形成された位置に対応する位置に、２箇所設けられており、フォトエッチング技術等を用いて第１アライメントパターン１２より大きい「＋」字状に形成されている。貫通孔２５は、図５に示されるように、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成されており、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の角部に対応する位置するように設けられる。
【００２９】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１４及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０ａとを対向させた状態で、パッケージ基板２０に形成された第２アライメントパターン２２と半導体基板１０に形成された第１アライメントパターン１２とを合致させて、位置合わせを行う（図６に示された状態）。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図１（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００３０】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図１（ｃ）に示されるように、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に、アンダーフィル樹脂３１を充填し、硬化させる。アンダーフィル樹脂３１は、受光部１４が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００３１】
しかる上で、公知のダイシング技術等を用いて、一体化された半導体基板１０及びパッケージ基板２０を同時に切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図１（ｃ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成された目印パターン（図示せず）等を基準として、一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて、図１（ｄ）に示されるように、複数個の半導体装置Ａ１に分離される。半導体基板１０及びパッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、貫通孔２５を横断して切断される。
【００３２】
上述したようにして製造された半導体装置Ａ１は、図１（ｄ）及び図７に示されるように、パッケージ基板２０から分割された平面視矩形の四角の欠けた形状のパッケージベース２と、半導体基板１０から分割された平面視矩形の半導体チップ１とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には、受光部１４が設けられており、この受光部１４がパッケージベース２を透過した所定波長の光を受光することにより生成される信号は、受光部１４からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２６内部の配線電極（図示せず）、第２配線電極２３及びバンプ２４を介して、外部基板の電極（図示せず）に送られる。パッケージベース２の角部（４箇所）には、貫通孔２５を横断して半導体基板１０とパッケージ基板２０とを一体的に切断したので、個々の半導体装置Ａ１に分離した際に、貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３が位置決めのための位置決め部として用いられる。この半導体装置Ａ１を外部基板（図示せず）に搭載する際には、図９に示されるように、対角２箇所の凹部３に対して外部基板側に設けられる２本のガイドピン４０を立てて位置合わせを行う。
【００３３】
上述した第１実施形態によれば、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上となる、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置になるように貫通孔２５をパッケージ基板２０に形成し、このパッケージ基板２０に半導体基板１０を搭載した後に、半導体基板１０とパッケージ基板２０とを一体的に且つ貫通孔２５を横断して切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａ１を形成しているので、個々の半導体装置Ａ１に分離した際に、貫通孔２５の一部がパッケージベース２の端部に切り欠いた状態の凹部３として残ることになり、パッケージベース２の角部に容易に位置決めのための位置決め部を設けることでき、パッケージベース２に位置合わせのための凹部３が形成された半導体装置Ａ１を容易に製造することも可能となる。
【００３４】
また、パッケージ基板２０に貫通孔２５を形成し、半導体基板１０とパッケージ基板２０との間に所定幅の間隙３０を形成して半導体基板１０をパッケージ基板２０に搭載し、この間隙３０に、アンダーフィル樹脂３１を充填するので、アンダーフィル樹脂３１によりパッケージ基板２０に形成された第１配線電極２１と半導体基板１０に形成されたバンプ１３との接続部位、及び、バンプ１３とボンディングパッド１１との接続部位を確実に保護することができると共に、半導体基板１０とパッケージ基板２０とがアンダーフィル樹脂３１により接着され、機械的強度を増大させることができる。アンダーフィル樹脂３１を充填する際に、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に存在するエアが貫通孔２５を介して排出されるので、アンダーフィル樹脂３１を速やかに充填することができると共に、アンダーフィル樹脂３１を充填した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置Ａ１の温度変化により生じるアンダーフィル樹脂３１内での応力分布をより均一化でき、受光素子（半導体チップ１）自体、あるいは、上述された接続部位への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置Ａ１の温度変化に対する信頼性の低下を防ぐことが可能となる。
【００３５】
また、パッケージ基板２０は、所定波長の光に対して光学的に透明な透光性ガラスからなり、半導体基板１０の一方の面１０ａ（パッケージ基板２０と対向する面）の直径方向の外周部分に第１アライメントパターン１２を形成し、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の第１アライメントパターン１２と対応する位置に第２アライメントパターン２２を形成し、半導体基板１０をパッケージ基板２０に搭載する際に、第１アライメントパターン１２及び第２アライメントパターン２２を利用して両者の位置決めを行うので、パッケージ基板２０が所定波長の光に対して光学的に透明であることを利用して、パッケージ基板２０側に位置決め用窓等を新たに形成することなく、半導体基板１０とパッケージ基板２０との位置決めを行うことができ、半導体装置Ａ１の製造工程の簡略化を図ることが可能となる。
【００３６】
一方、半導体装置Ａ１については、個々の半導体装置Ａ１に分離した際に、貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３を基準として、半導体装置Ａ１の搭載位置、搭載方向等の位置合わせを行え、外部基板（図示せず）への半導体装置Ａ１を搭載する際の位置合わせ精度を向上させることが可能となる。また、貫通孔２５はフォトエッチング技術を用いて形成されるので、より高精度に位置合わせを行うことができる。本実施形態においては、特に、半導体チップ１を受光素子としていることから、受光部１４が適切に光を受光するように、半導体チップ１（半導体装置Ａ１）の搭載位置、搭載方向等の位置合わせに対して、高精度さが求められるが、パッケージベース２（半導体装置Ａ１）に位置決めのための凹部３が形成されるため、高精度に半導体チップ１（半導体装置Ａ１）を搭載することが可能となる。
【００３７】
また、凹部３が、平面視矩形のパッケージベース２の各角部に設けられることから、受光素子（半導体チップ１）に対して複数箇所設けられることになるので、半導体装置Ａ１の搭載位置の位置合わせを更に確実に行え、外部基板（図示せず）への半導体装置Ａ１を搭載する際の位置合わせ精度を更に向上させることが可能となる。
【００３８】
また、貫通孔２５は、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置になるようにパッケージ基板２０に形成されるので、個々の半導体装置Ａ１に分離した際に、貫通孔２５の一部で構成される凹部３が、平面視で、素子の受光部１４と重ならない位置に形成されることになり、受光部１４での光の受光が凹部３で妨げられることが回避され、受光部１４（受光素子）の受光性能の低下を防止することが可能となる。
【００３９】
なお、パッケージ基板２０に形成される貫通孔２５の位置の変形例として、貫通孔２５を、半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成し、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の辺部に対応する位置に設けてもよい。この場合には、図１０に示されるように、個々の半導体装置Ａ２に分離した際に、パッケージベース２の向かい合う２箇所の辺部には、貫通孔２５の一部がパッケージベース２の辺部を切り欠いた状態の凹部４として残るようになり、この凹部４が位置決めのための位置決め部として用いられる。貫通孔２５（凹部４）は、４つの辺部の各々に設けるようにしてもよい。
【００４０】
また、貫通孔２５を、パッケージ基板２０の半導体チップ１に対応する平面内に設けてもよい。この場合には、図１１に示されるように、個々の半導体装置Ａ３に分離した際に、パッケージベース２の平面内に貫通孔２５（凹部５）が設けられ、この貫通孔２５（凹部５）が位置決めのための位置決め部として用いられる。図１１にて示される変形例では、貫通孔２５を２箇所設けているが、貫通孔２５の数はこれに限られるものではない。図１１に示された半導体装置Ａ３は、「田」の字状に配列された４つの受光部１４が形成されており、各受光部１４は、Ａｌ配線５０等を介して、パッケージベース２側の第１配線電極２１に接続されている。貫通孔２５（凹部５）は、外周が略真円形の第１貫通孔２５ａ（第１凹部５ａ）と、長軸方向が「田」の字状に配列された４つの受光部１４の中心部及び第１貫通孔２５ａ（第１凹部５ａ）の中心部を通る略長円形の外周を有する第２貫通孔２５ｂ（第２凹部５ｂ）とを含んでいる。
【００４１】
この半導体装置Ａ３を外部基板（図示せず）に搭載する際には、図１２に示されるように、第１貫通孔２５ａ（第１凹部５ａ）及び第２貫通孔２５ｂ（第２凹部５ｂ）に対して外部基板側に設けられる２本のガイドピン４０を立てて位置合わせを行う。第１貫通孔２５ａ（第１凹部５ａ）にガイドピンを立てることにより受光部１４のＸＹ方向の原点を合わせ、第２貫通孔２５ｂ（第２凹部５ｂ）にガイドピンを立てることにより受光部１４のＹ方向（あるいはＸ方向）を合わせることになり、受光部１４の高精度な位置合わせが可能となる。
【００４２】
（第２実施形態）
図１３は、本発明による半導体装置の第２実施形態を、製造工程順に説明する説明図である。第１実施形態においては、パッケージ基板２０に貫通孔２５を設け、切断分離後の半導体装置Ａ１の位置決めのための凹部３を形成していたが、第２実施形態においては、図１３（ｂ）に示されるように、パッケージ基板２０の他方の面２０ｂ側からパッケージ基板２０の略半分の厚さまで切削して凹部２５を形成し、切断分離後の半導体装置Ａ４の位置決めのための凹部３としている。
【００４３】
上述した第２実施形態においても第１実施形態と同様の作用効果を奏し、パッケージベース２の角部に容易に位置決めのための位置決め部を設けることができ、パッケージベース２に位置合わせのための凹部３が形成された半導体装置Ａ４を容易に製造することも可能となる。また、製造された半導体装置Ａ４も、この凹部３を基準として、半導体装置Ａ４の搭載位置、搭載方向等の位置合わせを行え、外部基板（図示せず）への半導体装置Ａ４を搭載する際の位置合わせ精度を向上させることが可能となる。
【００４４】
（第３実施形態）
図１４は、本発明による半導体装置の第３実施形態を、製造工程順に説明する説明図である。第１実施形態においては、半導体基板１０に形成される素子（半導体チップ１）を受光素子としているが、第３実施形態では光半導体素子以外の半導体素子とし、パッケージ基板２０を透光性を有さないセラミック基板としている。パッケージ基板２０には、図１４（ｂ）に示されるように、第１アライメントパターン１２に対応する位置にパッケージ基板２０を貫通する位置合わせ用窓２７を形成し、この位置合わせ用窓２７と第１アライメントパターン１２とにより、パッケージ基板２０と半導体基板１０との位置合わせを行う。
【００４５】
上述した第３実施形態においても第１及び第２実施形態と同様の作用効果を奏し、パッケージベース２の角部に容易に位置決めのための位置決め部を設けることでき、パッケージベース２に位置合わせのための凹部３が形成された半導体装置Ａ５を容易に製造することも可能となる。また、製造された半導体装置Ａ５も、この凹部３を基準として、半導体装置Ａ５の搭載位置、搭載方向等の位置合わせを行え、外部基板（図示せず）への半導体装置Ａ５を搭載する際の位置合わせ精度を向上させることが可能となる。
【００４６】
なお、第１及び第２実施形態において、半導体基板１０（半導体チップ１）に形成される受光部１４は、上述した波長範囲を受光するものに限られるものではなく、狭帯域の波長を選択的に受光するものでもよい。また、半導体基板１０（半導体チップ１）には、受光部１４に限られず、所定波長の光を発光する発光部が形成されてもよい。また、第２アライメントパターン２２をパッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）に形成しているが、パッケージ基板２０は透光性ガラスからなるため、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成してもよい。
【００４７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置の位置合わせ精度を向上させることが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の第１実施形態を、製造工程順に説明する説明図である。
【図２】本発明による半導体装置の第１実施形態に含まれる、半導体基板の平面図である。
【図３】本発明による半導体装置の第１実施形態に含まれる、半導体基板の要部拡大平面図である。
【図４】本発明による半導体装置の第１実施形態に含まれる、パッケージ基板の平面図である。
【図５】本発明による半導体装置の第１実施形態に含まれる、パッケージ基板の要部拡大平面図である。
【図６】図１（ｃ）の状態における平面図である。
【図７】本発明による半導体装置の第１実施形態を示す斜視図である。
【図８】本発明による半導体装置の第１実施形態を示す平面図である。
【図９】本発明による半導体装置の第１実施形態において、ガイドピンにより位置決めされた状態を示す側面図である。
【図１０】本発明による半導体装置の第１実施形態の変形例を示す平面図である。
【図１１】本発明による半導体装置の第１実施形態の変形例を示す平面図である。
【図１２】本発明による半導体装置の第１実施形態の変形例において、ガイドピンにより位置決めされた状態を示す側面図である。
【図１３】本発明による半導体装置の第２実施形態を、製造工程順に説明する説明図である。
【図１４】本発明による半導体装置の第３実施形態を、製造工程順に説明する説明図である。
【符号の説明】
１…半導体チップ、２…パッケージベース、３，４，５…凹部、１０…半導体基板、１１…ボンディングパッド、１２…第１アライメントパターン、１４…受光部、２０…パッケージ基板、２１…第１配線電極、２２…第２アライメントパターン、２３…第２配線電極、２５…貫通孔、３０…間隙、３１…アンダーフィル樹脂、４０…ガイドピン、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５…半導体装置、Ｃ…切断軌跡、Ｄ…パッケージ基板（パッケージベース）の受光部に対応する位置。
【図１】
0004119053.tif 000002
【図２】
0004119053.tif 000003
【図３】
0004119053.tif 000004
【図４】
0004119053.tif 000005
【図５】
0004119053.tif 000006
【図６】
0004119053.tif 000007
【図７】
0004119053.tif 000008
【図８】
0004119053.tif 000009
【図９】
0004119053.tif 000010
【図１０】
0004119053.tif 000011
【図１１】
0004119053.tif 000012
【図１２】
0004119053.tif 000013
【図１３】
0004119053.tif 000014
【図１４】
0004119053.tif 000015