(57)【特許請求の範囲】
【請求項１】
半導体基板上に下部電極用ルビジウム膜を形成するステップと、
前記ルビジウム膜上にアモルファスＴａＯＮ薄膜を形成するステップと、
前記アモルファスＴａＯＮ薄膜が形成された全体構造物を１次熱処理に供するステップと、
前記アモルファスＴａＯＮ薄膜の結晶化のために、前記全体構造物を２次熱処理に供するステップと、
結晶化された前記ＴａＯＮ薄膜上に上部電極用膜を形成するステップとを含み、
前記１次熱処理が、O3ガスとＮＨ3ガスとをプラズマ励起させてアモルファスＴａＯＮ薄膜を処理する工程であることを特徴とする半導体素子のキャパシタ製造方法。
【請求項２】
前記下部電極用ルビジウム膜を1000〜2000Åの厚さで形成する請求項１記載の半導体素子のキャパシタ製造方法。
【請求項３】
前記アモルファスＴａＯＮ薄膜を、原料物質であるタンタルエチレート(Ta(OC2H5)5)を170〜190℃に保持された気化器で気相状態とした後、0.1〜2Torrの圧力及び350〜450℃の温度に保持されたLPCVDチャンバー内で、10〜1000sccmの流量で供給されるＮＨ3ガスと原料物質から得られたＴａ化学蒸気との反応により形成させる請求項１記載の半導体素子のキャパシタ製造方法。
【請求項４】
前記１次熱処理をチャンバー内で行い、前記チャンバー内の圧力を10〜900Torrに保持し、前記チャンバーのサブヒータの温度を300〜400℃に保持し、RF POWERを50〜400ワットに保持し、処理時間を1〜20分とし、RF POWERを前記サブヒータのグラウンドと前記チャンバーのシャワーヘッドの電極との間に印加する請求項１記載の半導体素子のキャパシタ製造方法。
【請求項５】
前記O3を10000〜200000ppmの濃度で、かつＮＨ3を10〜1000sccmの流量で注入する請求項１記載の半導体素子のキャパシタ製造方法。
【請求項６】
前記２次熱処理を、N2またはO2雰囲気中500〜600℃の範囲で30〜60秒間にわたり1〜10slmでＲＴＰアニ−リングにより行う請求項１記載の半導体素子のキャパシタ製造方法。
【請求項７】
前記上部電極用膜が、ルビジウム膜またはＴｉＮ膜である請求項１記載の半導体素子のキャパシタ製造方法。
【請求項８】
半導体基板上に下部電極用ルビジウム膜を形成するステップと、
前記ルビジウム膜上にアモルファスＴａＯＮ薄膜を形成するステップと、
前記薄膜が形成された全体構造物をプラズマによる１次熱処理に供するステップと、
前記アモルファスＴａＯＮ薄膜の結晶化のために、前記全体構造物をＲＴＰアニーリングによる２次熱処理に供するステップと、
結晶化された前記ＴａＯＮ薄膜上に上部電極用ルビジウム膜またはＴｉＮ膜を形成するステップとを含み、
前記１次熱処理が、O3ガスとＮＨ3ガスとをプラズマ励起させてアモルファスＴａＯＮ薄膜を処理する工程であることを特徴とする半導体素子のキャパシタ製造方法。
【請求項９】
前記下部電極用ルビジウム膜を、1000〜2000Åの厚さで形成する請求項８記載の半導体素子のキャパシタ製造方法。
【請求項１０】
前記アモルファスＴａＯＮ薄膜を、原料物質であるタンタルエチレート(Ta(OC2H5)5)を170〜190℃に保持される気化器で気相状態とした後、0.1〜2Torrの圧力及び350〜450℃の温度に保持されたLPCVDチャンバー内で、10〜1000sccmの流量で供給されるＮＨ3と前記原料物質から得られるＴａ化学蒸気との反応により形成する請求項８記載の半導体素子のキャパシタ製造方法。
【請求項１１】
前記１次熱処理をチャンバー内で行い、
前記チャンバー内の圧力を10〜900Torrに保持し、前記チャンバーのサブヒータの温度を300〜400℃に保持し、RF POWERを50〜400ワットに保持し、処理時間を1〜20分とし、RF POWERを前記サブヒータのグラウンドと前記チャンバーのシャワーヘッドの電極とに印加する請求項８記載の半導体素子のキャパシタ製造方法。
【請求項１２】
前記O3を10000〜200000の濃度で、かつＮＨ3を10〜1000sccmの流量で注入する請求項８記載の半導体素子のキャパシタ製造方法。
【請求項１３】
前記２次熱処理を、N2またはO2雰囲気中500〜600℃の温度範囲で30〜60秒間にわたり1〜10slmでＲＴＰアニ−リングにより行う請求項８記載の半導体素子のキャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子のキャパシタ製造方法に関し、より詳細には電荷蓄積容量を増大させつつ、キャパシタにおける漏洩電流の発生を防止することができるメモリ素子のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
近来、半導体製造技術の進歩に伴って、メモリ素子の需要が急増している。半導体装置において、データ蓄積手段として用いられるキャパシタは、電極の面積、電極間の距離および電極間に挿設される誘電膜の誘電率に依存して、そのキャパシタンスが変わる。
【０００３】
この様な理由により、誘電率に優れたＴａＯＮ薄膜からなるキャパシタが使用されている。キャパシタは、下部電極として、通常ＲＴＮ(Rapid Thermal Nitridation)により表面処理されたポリシリコン膜を備えている。しかしながら、半導体装置が次第に高集積化するに伴って、素子を安定して動作させるために必要なセル当りキャパシタンスには変化がないのに対し、キャパシタのセルサイズは次第に減少することになる。
【０００４】
また、有効酸化膜厚さである約30Åのポリシリコン膜を下部電極とするＴａＯＮ薄膜キャパシタ構造は、そのキャパシタンスに限界がある。従って、ＴａＯＮ薄膜キャパシタのキャパシタンスを極大化するために、ポリシリコン膜以外の金属膜を下部電極として使用して、金属膜-誘電膜-金属膜（ＭＩＭ）のキャパシタ構造を構成している。
【０００５】
しかしながら、前記のように下部電極として金属膜を使用する場合には、金属膜上に優れた誘電率を有するＴａＯＮ薄膜を蒸着した後に行う熱処理工程の間に、下部電極である金属膜が酸化される。これは、ＴａＯＮ薄膜のリフティングまたは漏洩電流特性に強く影響する。従って、従来は、低い温度でO2ガスを使用して、ＲＴＰを行うか或いはプラズマ励起させることによりＴａＯＮ薄膜を処理して、薄膜内での酸素欠乏を防止し、或いは薄膜内の炭素を除去している。
【０００６】
しかしながら、従来の半導体素子のキャパシタ製造方法においては、次のような問題がある。
【０００７】
従来の半導体素子のキャパシタ製造方法において、ＴａＯＮ薄膜を蒸着した後、O2ガスを用いる後続の熱処理により或いはO2ガス中で励起されたプラズマによりＴａＯＮ薄膜を処理する場合には、O2ガスは、酸素を含む他のガスよりも活性化速度が遅いので、ＴａＯＮ膜の前駆体との反応が遅くなる。その結果、ＴａＯＮ薄膜内では、酸素が欠乏しかつ炭素が残存する。従って、ＴａＯＮ膜に漏洩電流が流れて、キャパシタの電気的特性を低下させることになる。
【０００８】
【発明が解決しようとする課題】
本発明は、前記のような従来技術の問題点に鑑みてなされたものであり、ＴａＯＮ薄膜からなるキャパシタの漏洩電流特性を改善することができる半導体素子のキャパシタ製造方法を提供することを主な目的とする。
【０００９】
また、本発明は、電荷蓄積容量を増大させて高集積半導体素子に適合するようにした半導体素子のキャパシタ製造方法を提供することをも目的とする。
【００１０】
【課題を解決するための手段】
本発明は、半導体基板上に下部電極用ルビジウム膜を形成するステップと、前記ルビジウム膜上にアモルファスＴａＯＮ薄膜を形成するステップと、前記アモルファスＴａＯＮ薄膜が形成された全体構造物を１次熱処理に供するステップと、前記アモルファスＴａＯＮ薄膜の結晶化のために、前記全体構造物を２次熱処理に供するステップと、結晶化された前記ＴａＯＮ薄膜上に上部電極用膜を形成するステップとを含み、前記１次熱処理が、O3ガスとＮＨ3ガスとをプラズマ励起させてアモルファスＴａＯＮ薄膜を処理する工程であることを特徴とする。
【００１１】
また、半導体基板上に下部電極用ルビジウム膜を形成するステップと、前記ルビジウム膜上にアモルファスＴａＯＮ薄膜を形成するステップと、前記薄膜が形成された全体構造物をプラズマによる１次熱処理に供するステップと、前記アモルファスＴａＯＮ薄膜の結晶化のために、前記全体構造物をＲＴＰアニーリングによる２次熱処理に供するステップと、結晶化された前記ＴａＯＮ薄膜上に上部電極用ルビジウム膜またはＴｉＮ膜を形成するステップとを含み、前記１次熱処理が、O3ガスとＮＨ3ガスとをプラズマ励起させてアモルファスＴａＯＮ薄膜を処理する工程であることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施態様を示す図面を参照しつつ、本発明をさらに詳細に説明する。
【００１３】
図１ないし図３は、本発明による半導体素子のキャパシタ製造方法の一例をステップ順に示す断面図である。
【００１４】
本発明にかかる半導体素子のキャパシタ製造方法においては、MOSトランジスタ（図示しない）が形成された半導体基板（図示しない）上にMOSトランジスタの接合領域中のいずれかを露出させるコンタクトホール（図示しない）を有する層間絶縁膜（図示しない）を形成する。これらの半導体装置を構成する要素は、当業者にとっては、自明のものであるであり、かつその製造工程も周知であるので、図示しない。
【００１５】
次いで、図１に示すように、前記層間絶縁膜のコンタクトホール上にプラグ用ポリシリコン１５を蒸着した後、前記ポリシリコンの表面をＨＦ溶液、ＨＦ溶液、バッファオキサイドなどの公知のエッチング剤を用いてエッチバックして、自然酸化膜を除去する。
【００１６】
次いで、前記エッチバックされたポリシリコン１５の上部にバリア金属膜１６であるＴｉとＴｉＮ膜とを各々100〜500Å程度(より好ましくは150〜450Å程度)蒸着した後、層間絶縁膜が露出されるまで、前記バリア金属膜１６に対し、化学機械研磨（ＣＭＰ）工程を行う。
【００１７】
次いで、前記バリア金属膜１６の上部に下部電極用ルビジウム(Ru)膜１７を蒸着する。その際、前記ルビジウム膜の蒸着厚さは、100〜2000Å程度(より好ましくは150〜1850Å程度)とする。
【００１８】
次いで、図２に示すように、前記ルビジウム膜１７の上部に高い誘電率を有するアモルファスＴａＯＮ薄膜１８を蒸着する。その際、前記アモルファスＴａＯＮ薄膜１８の原料物質としては、Ta(OC2H5)5（tantalum ethylate）を用いる。前記Ta(OC2H5)5は、周知のように、液状であるので、気相状態に変化させた後、LPCVDチャンバー内に供給しなければならない。
【００１９】
前記アモルファスＴａＯＮ薄膜１８の形成過程においては、前記原料物質であるTa(OC2H5)5を170〜190℃程度(より好ましくは175〜186℃程度)に保持される気化器で気相状態とする。次いで、0.1〜2torr程度(より好ましくは0.15〜1.9  torr程度)の圧力及び350〜450℃程度(より好ましくは360〜440℃程度)の温度に保持されておりかつＮＨ3ガスが供給されるLPCVDチャンバー内で、ＮＨ3と原料物質から得られたＴａ化学蒸気との反応により、アモルファス膜が形成される。その際、前記反応ガスであるＮＨ3ガスの流量は、10〜1000sccm程度、より好ましくは30〜900sccm程度とする。
【００２０】
次に、図３に示すように、前記下部電極であるルビジウム膜１７の酸化を防止し、アモルファスＴａＯＮ薄膜１８内に存在する炭素を除去するための１次熱処理と、アモルファスＴａＯＮ薄膜１８を結晶化させるための２次熱工程とを順次行う。
【００２１】
前記の２段階熱工程において、第１のステップは、下部電極であるルビジウム膜１７の酸化を防止し、かつアモルファスＴａＯＮ薄膜１８内に存在する炭素を除去するために、O3ガスとＮＨ3ガスとをプラズマ励起させてアモルファスＴａＯＮ薄膜１８を処理する工程である。この第１のステップは、チャンバー内の圧力を10〜900Torr程度（より好ましくは30〜800Torr程度）に保持し、サブヒータの温度を300〜400℃程度（より好ましくは330〜380℃程度）に保持し、RF POWERを50〜400ワット程度（より好ましくは60〜380ワット程度）とし、処理時間を1〜20分程度（より好ましくは2〜18分程度）とする。
【００２２】
また、RF POWERは、サブヒータのグラウンドとシャワーヘッドの電極との間に印加する。また、前記O3ガスは、通常10000〜200000ppm程度(より好ましくは、12000〜17500ppm程度)の濃度となる様に、ＮＨ3ガスは、通常10〜1000sccm程度(より好ましくは20〜900sccm程度)の流量となるように注入する。
【００２３】
前記の２段階熱工程において、第２のステップは、前記アモルファスＴａＯＮ薄膜１８を結晶化することを目的とするものであり、Ｎ2ガスまたはO2ガス雰囲気中500〜600℃程度（より好ましくは550〜590℃程度）の温度範囲で30〜60秒間程度（より好ましくは33〜57秒程度）にわたり1〜10slm（より好ましくは2〜9 slm程度）のガス流量下にＲＴＰアニ−リングを行う。
【００２４】
次いで、前記結晶化されたＴａＯＮ薄膜１８ａの上部に、上部電極１９としてルビジウム膜またはＴｉＮ膜を蒸着して、半導体メモリ素子のキャパシタを形成する。
【００２５】
本発明は、前記実施の形態に限られるものではなく、その要旨を外れない範囲内で各種の変形ないし改良が可能である。たとえば、本発明方法は、シリンダ構造キャパシタの製造にも、利用できる。
【００２６】
【発明の効果】
前述のように、本発明に係る半導体素子のキャパシタ製造方法においては、先ず第１のステップで、半導体基板上に設けた下部電極の酸化防止およびアモルファスＴａＯＮ薄膜内の炭素除去のために、300〜400℃で反応性に優れたO3ガスとＮＨ3ガスとをプラズマ励起させて、前記半導体基板を１次熱処理した後、第２のステップで、アモルファス状態のＴａＯＮ薄膜を結晶化するために、O2ガス又はN2ガスを使用して、500〜600℃で前記半導体基板に対しＲＴＰを行う。
【００２７】
従って、本発明によれば、下部電極の酸化防止、ＴａＯＮ薄膜内に存在する炭素除去、およびＴａＯＮ薄膜内の酸素空乏の抑制により、ＴａＯＮ薄膜キャパシタの漏洩電流特性を改善することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子のキャパシタ製造方法の初期段階を説明するための断面図である。
【図２】本発明に係る半導体素子のキャパシタ製造方法の中間段階を説明するための断面図である。
【図３】本発明に係る半導体素子のキャパシタ製造方法の最終段階を説明するための断面図である。
【符号の説明】
１５  ポリシリコン
１６  バリア金属膜
１７  ルビジウム膜
１８  ＴａＯＮ薄膜
１９  上部電極
【図１】
0004106513.tif 000002
【図２】
0004106513.tif 000003
【図３】
0004106513.tif 000004