(57)【特許請求の範囲】
【請求項１】
第１及び第２の高周波入力端子と、
第１及び第２の高周波出力端子と、
前記第１の高周波入力端子と前記第１の高周波出力端子間、前記第２の高周波入力端子と前記第１の高周波出力端子間、前記第１の高周波入力端子と前記第２の高周波出力端子間及び前記第２の高周波入力端子と前記第２の高周波出力端子間をそれぞれＯＮ−ＯＦＦ可能に結ぶ第１、第２、第３及び第４の接合ゲート型ＦＥＴとを具備して前記第１乃至第４の接合ゲート型ＦＥＴのゲートに与えられる制御信号の組み合わせにより、前記第１及び第２の高周波出力端子のそれぞれに前記第１及び第２の高周波入力端子のどちらかを切り替え接続する高周波切り替えスイッチ回路ＩＣにおいて、
前記第１の高周波入力端子と接地端子との間に抵抗素子と容量素子とを直列接続したダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて、前記第１及び第２の高周波出力端子の双方に前記第１の高周波入力端子が接続する時は非接続で、前記第１又は第２の高周波出力端子の片側にのみ接続する時に接続するようにすると共に、前記第２の高周波入力端子と接地端子との間に同様なダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて、前記第１及び第２の高周波出力端子の双方に前記第２の高周波入力端子が接続する時は非接続で、前記第１又は第２の高周波出力端子の片側にのみ接続する時に接続するようにし、
前記抵抗素子と前記容量素子との直列接続でなるインピーダンスを前記抵抗素子による成分を主としてしかも前記第１及び（又は）第２の高周波出力端子に接続される回路のインピーダンスに合わせたことを特徴とする高周波切り替えスイッチ回路ＩＣ。
【請求項２】
第１及び第２の高周波入力端子と、
第１及び第２の高周波出力端子と、
第１、第２、第３及び第４の制御端子と、
前記第１の高周波入力端子と前記第１の高周波出力端子間、前記第２の高周波入力端子と前記第１の高周波出力端子間、前記第１の高周波入力端子と前記第２の高周波出力端子間及び前記第２の高周波入力端子と前記第２の高周波出力端子間をそれぞれ結ぶと共にそれらのゲートがそれそれ前記第１、第２、第３、第４の制御端子に接続される第１、第２、第３及び第４の接合ゲート型ＦＥＴと、
前記第１の高周波入力端子と接地端子との間に抵抗素子と容量素子とを含んで直列接続され、直流的にはその容量素子により接地端子と切り離され、前記第２の制御端子にゲートが接続する第５の接合ゲート型ＦＥＴと、
前記第２の高周波入力端子と接地端子との間に抵抗素子と容量素子とを含んで直列接続され、直流的にはその容量素子により接地端子と切り離され、前記第１の制御端子にゲートが接続する第６の接合ゲート型ＦＥＴと、
前記第１の高周波入力端子と接地端子との間に抵抗素子と容量素子とを含んで直列接続され、直流的にはその容量素子により接地端子と切り離され、前記第４の制御端子にゲートが接続する第７の接合ゲート型ＦＥＴと、
前記第２の高周波入力端子と接地端子との間に抵抗素子と容量素子とを含んで直列接続され、直流的にはその容量素子により接地端子と切り離され、前記第３の制御端子にゲートが接続する第８の接合ゲート型ＦＥＴとを含み、
前記第５、第６、第７及び第８の各接合ゲート型ＦＥＴにそれぞれ直列接続された前記抵抗素子と前記容量素子とで成すインピーダンスを前記抵抗素子による成分を主とすると共に前記第１及び（又は）第２の高周波出力端子に接続される回路のインピーダンスに合わせたことを特徴とする高周波切り替えスイッチ回路ＩＣ。
【請求項３】
第１及び第２の高周波入力端子と、
第１及び第２の高周波出力端子と、
第１、第２、第３及び第４の制御端子と、
前記第１の高周波入力端子と前記第１の高周波出力端子間、前記第２の高周波入力端子と前記第１の高周波出力端子間、前記第１の高周波入力端子と前記第２の高周波出力端子間及び前記第２の高周波入力端子と前記第２の高周波出力端子間をそれぞれ結ぶと共にそれらのゲートがそれそれ前記第１、第２、第３、第４の制御端子に接続される第１、第２、第３及び第４の接合ゲート型ＦＥＴと、
一方のゲートが前記第２の制御端子に接続し他方のゲートが前記第４の制御端子に接続すると共に互いに並列接続された第５、第７の接合ゲート型ＦＥＴと、
その第５、第７の接合ゲート型ＦＥＴの並列接続との直列回路で、前記第１の高周波入力端子と接地端子との間を接続する抵抗素子及び容量素子と、
一方のゲートが前記第１の制御端子に接続し他方のゲートが前記第３の制御端子に接続すると共に互いに並列接続された第６、第８の接合ゲート型ＦＥＴと、
その第６、第８の接合ゲート型ＦＥＴの並列接続との直列回路で、前記第２の高周波入力端子と接地端子との間を接続する抵抗素子及び容量素子とを備え、
前記第５、第７の接合ゲート型ＦＥＴの並列接続と抵抗素子と容量素子との直列接続の順番として、少なくとも容量素子は前記第５、第７の接合ゲート型ＦＥＴの並列接続より接地端子側にあり、
前記第６、第８の接合ゲート型ＦＥＴの並列接続と抵抗素子と容量素子との直列接続の順番として、少なくとも容量素子は前記第６、第８の接合ゲート型ＦＥＴの並列接続より接地端子側にあり、
前記それぞれの抵抗素子と容量素子との直列接続がなすインピーダンスをその抵抗素子による成分を主となるようにすると共に前記第１及び（又は）第２の高周波出力端子に接続される回路のインピーダンスに合わせたことを特徴とする高周波切り替えスイッチ回路ＩＣ。
【請求項４】
第１及び第２の高周波入力端子と、
第１及び第２の高周波出力端子と、
第１、第２、第３、第４、第５及び第６の制御端子と、
前記第１の高周波入力端子と前記第１の高周波出力端子間、前記第２の高周波入力端子と前記第１の高周波出力端子間、前記第１の高周波入力端子と前記第２の高周波出力端子間及び前記第２の高周波入力端子と前記第２の高周波出力端子間をそれぞれ結ぶと共にそれらのゲートがそれそれ前記第１、第２、第３、第４の制御端子に接続される第１、第２、第３及び第４の接合ゲート型ＦＥＴと、
前記第１の高周波入力端子と接地端子との間に抵抗素子と容量素子とを含んで直列接続され、直流的にはその容量素子により接地端子と切り離され、前記第５の制御端子にゲートが接続する第５の接合ゲート型ＦＥＴと、
前記第２の高周波入力端子と接地端子との間に抵抗素子と容量素子とを含んで直列接続され、直流的にはその容量素子により接地端子と切り離され、前記第６の制御端子にゲートが接続する第６の接合ゲート型ＦＥＴとを含み、
前記第５及び第６の各接合ゲート型ＦＥＴにそれぞれ直列接続された前記抵抗素子と前記容量素子とで成すインピーダンスをその抵抗素子の成分を主とすると共に前記第１及び（又は）第２の高周波出力端子に接続される回路のインピーダンスに合わせたことを特徴とする高周波切り替えスイッチ回路ＩＣ。
【請求項５】
前記接合ゲート型ＦＥＴはIII-V族化合物半導体によるショットキー接合ゲート型ＮチャンネルＦＥＴである請求項１、２、３又は４に記載の高周波切り替えスイッチ回路ＩＣ。
【請求項６】
第１及び第２の高周波入力端子と、
第１及び第２の高周波出力端子と、
前記第１の高周波入力端子と前記第１の高周波出力端子間、前記第２の高周波入力端子と前記第１の高周波出力端子間、前記第１の高周波入力端子と前記第２の高周波出力端子間及び前記第２の高周波入力端子と前記第２の高周波出力端子間をそれぞれＯＮ−ＯＦＦ可能に結ぶ第１、第２、第３及び第４の接合ゲート型ＦＥＴとを具備して前記第１乃至第４の接合ゲート型ＦＥＴのゲートに与えられる制御信号の組み合わせにより、前記第１及び第２の高周波出力端子のそれぞれに前記第１及び第２の高周波入力端子のどちらかを切り替え接続する高周波切り替えスイッチ回路ＩＣにおいて、
前記第１の高周波入力端子と接地端子との間に抵抗素子と容量素子とを直列接続したダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて、前記第１及び第２の高周波出力端子の双方に前記第１の高周波入力端子が接続する時は非接続で、前記第１又は第２の高周波出力端子の片側にのみ接続する時に接続するようにすると共に、前記第２の高周波入力端子と接地端子との間に同様なダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて、前記第１及び第２の高周波出力端子の双方に前記第２の高周波入力端子が接続する時は非接続で、前記第１又は第２の高周波出力端子の片側にのみ接続する時に接続するようにし、
前記抵抗素子と前記容量素子との直列接続でなるインピーダンスを前記抵抗素子による成分を主としてしかも使用される周波数範囲の中心で略５０Ωとしたことを特徴とする高周波切り替えスイッチ回路ＩＣ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波切り替えスイッチ回路ＩＣ（集積回路）（以下スイッチ回路ＩＣ）に関し、詳しくは、ショットキー接合ゲート型電界効果トランジスタ（以下ＭＥＳＦＥＴ）のような接合ゲート型電界効果トランジスタ（以下接合ゲート型ＦＥＴ）で構成された２入力−２出力のスイッチ回路ＩＣに関するものである。
【０００２】
【従来の技術】
二つの高周波入力信号ラインを二つの出力ラインに所望の状態に切り替えるには、高周波切り替えスイッチ回路が用いられる。そしてそのような回路はＩＣとして商品化されている。特に高速な切り替えを要するものはＧａＡｓ等III-V族化合物半導体で作られる。そのようなスイッチ回路ＩＣの従来例を図面を参照して説明する。図４はその外部接続を含んだ回路図である。このスイッチ回路ＩＣ１（破線で囲まれた部分）は、第１及び第２の高周波入力端子Ｉn1，Ｉn2を備え、そこが外部端子となっている。そして、第１及び第２の高周波出力端子Ｏut1，Ｏut2を備え、そこが外部端子となっている。そして、第１、第２、第３及び第４の制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4を備え、そこが外部端子となっている。そして、接地端子を外部端子として備えているが図示していない。
【０００３】
そして、第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1の間をＯＮ−ＯＦＦ可能に接続する第１のＭＥＳＦＥＴ  Ｑ1と、第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1の間をＯＮ−ＯＦＦ可能に接続する第２のＭＥＳＦＥＴ  Ｑ2と、第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2の間をＯＮ−ＯＦＦ可能に接続する第３のＭＥＳＦＥＴ  Ｑ3と、第２の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2の間をＯＮ−ＯＦＦ可能に接続する第４のＭＥＳＦＥＴ  Ｑ4とを備える。これら第１、第２、第３、第４のＭＥＳＦＥＴＱ1，Ｑ2，Ｑ3，Ｑ4の各ゲートはそれぞれのゲート抵抗Ｒｇを介して第１、第２、第３、第４の制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4に接続されている。
【０００４】
そして、第１の高周波入力端子Ｉn1と接地端子（図示せず）の間に第５のＭＥＳＦＥＴ  Ｑ5と容量素子Ｃ1との直列接続回路が容量素子Ｃ1を接地端子側として接続されると共に、第７のＭＥＳＦＥＴ  Ｑ7と容量素子Ｃ1との直列接続回路が容量素子Ｃ1を接地端子側として接続される。これら第５、第７のＭＥＳＦＥＴ  Ｑ5，Ｑ7の各ゲートはそれぞれのゲート抵抗Ｒｇを介してそれぞれ第２又は第４の制御端子Ｖc2，Ｖc4に接続されている。
【０００５】
そして、第２の高周波入力端子Ｉn2と接地端子（図示せず）の間に第６のＭＥＳＦＥＴ  Ｑ6と容量素子Ｃ1との直列接続回路が容量素子Ｃ1を接地端子側として接続されると共に、第８のＭＥＳＦＥＴ  Ｑ8と容量素子Ｃ1との直列接続回路が容量素子Ｃ1を接地端子側として接続される。これら第６、第８のＭＥＳＦＥＴ  Ｑ6，Ｑ8の各ゲートはそれぞれのゲート抵抗Ｒｇを介してそれぞれ第１又は第３の制御端子Ｖc1，Ｖc3に接続されている。
【０００６】
ここで、第５、第６、第７、第８の各ＭＥＳＦＥＴ  Ｑ5，Ｑ6，Ｑ7，Ｑ8それぞれと接地端子（図示せず）間に接続された容量素子Ｃ1は各ＭＥＳＦＥＴを接地ラインから浮かせ、これらＭＥＳＦＥＴがＮチャンネルノーマリーＯＮタイプであって、ソース（又はドレイン）に対して負電圧の信号をゲートに与えて制御すべきものであるにもかかわらず、接地端子（図示せず）に対して正電圧の制御信号を各制御端子に与えて駆動出来るようにする作用と、高周波入力端子Ｉn1（またはＩn2）から見て接続状態によりインピーダンスが変動するのを緩和する作用を有する。
【０００７】
このスイッチ回路ＩＣ１の使用に際しては図４に示すように、第１、第２の高周波入力端子Ｉn1，Ｉn2にはそれぞれ直流カットコンデンサＣ2を介して入力信号ラインが接続される。同様に、第１、第２の高周波出力端子Ｏut1，Ｏut2にはそれぞれ直流カットコンデンサＣ2を介して増幅器２のような出力側ラインが接続される。そして、図示しないが接地端子は接地ラインに接続される。
【０００８】
外付け部品も含むこのスイッチ回路によれば表１に示すように第１乃至第４制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4に与えられる信号の組み合わせにより、第１又は第２の高周波入力端子Ｉn1，Ｉn2を第１又は（及び）第２の高周波出力端子Ｏut1，Ｏut2に接続する。ここで、制御信号は接地端子（図示せず）に対して正の電圧信号であり、Ｈは例えば３Ｖであり、Ｌは例えば０Ｖである。
【０００９】
【表１】
0004119038.tif 000002
【００１０】
次に、このスイッチ回路の動作を説明する。表１における状態１では第１、第２、第３、第４の各制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4にはそれぞれ３Ｖ、０Ｖ、３Ｖ、０Ｖが与えられている。そこで、第１のＭＥＳＦＥＴ  Ｑ1のソース、ドレイン（即ち第１の高周波入力端子Ｉn1、第１の高周波出力端子Ｏut1）は３Ｖよりゲート接合電圧分低い正の電圧となっている。なお、第５、第７のＭＥＳＦＥＴＱ5，Ｑ7のゲートには０Ｖが与えられており、ゲート漏れ電流により第１の高周波入力端子Ｉn1の電圧を０Ｖに向け引いているが、第１のＭＥＳＦＥＴ  Ｑ1のゲートは順方向にバイアスされているので上記のように正の電圧に維持される。そして、このような状態では第１のＭＥＳＦＥＴ  Ｑ1はＯＮしていて第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1とを接続している。同様に第３のＭＥＳＦＥＴ  Ｑ3もＯＮしていて第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2とを接続している。そして、第２のＭＥＳＦＥＴ  Ｑ2のソース、ドレインは一方は第１の高周波出力端子Ｏut1に接続しており、他方は第８のＭＥＳＦＥＴ  Ｑ8を介して第３の制御端子Ｖc3につながっているので同様に３Ｖよりゲート接合電圧分低い正の電圧となっている。ところが、ゲートには０Ｖが与えられているので第２のＭＥＳＦＥＴ  Ｑ2はＯＦＦしていて第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1とを非接続としている。同様に第４のＭＥＳＦＥＴ  Ｑ4もＯＦＦしていて第2の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2とを非接続としている。そして、第５、第７のＭＥＳＦＥＴ  Ｑ5，Ｑ7はＯＦＦしていて第６、第８のＭＥＳＦＥＴ  Ｑ6，Ｑ8はＯＮしている。
【００１１】
状態２の場合には、第１のＭＥＳＦＥＴ  Ｑ1はＯＮしていて第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1とを接続している。同様に第４のＭＥＳＦＥＴ  Ｑ4もＯＮしていて第２の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2とを接続している。そして、第２のＭＥＳＦＥＴ  Ｑ2はＯＦＦしていて第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1とを非接続としている。同様に第３のＭＥＳＦＥＴ  Ｑ3もＯＦＦしていて第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2とを非接続としている。そして、第５、第８のＭＯＭＥＳＦＥＴ  Ｑ5，Ｑ8はＯＦＦしていて第６、第７のＭＥＳＦＥＴ  Ｑ6，Ｑ7はＯＮしている。
【００１２】
そして、状態３、状態４に付いては状態１、状態２と対称的な状態であるから説明を略す。
【００１３】
所で、両出力端子に接続された回路（この場合は増幅器２）のインピーダンスをＺ0（例えば５０Ω）として、今仮に第５乃至第８のＭＥＳＦＥＴＱ5，Ｑ6，Ｑ7，Ｑ8とそれに接続された容量素子Ｃ1が無いスイッチ回路であるとすると、第１の高周波入力端子Ｉn1側から見たインピーダンスは状態１と同じ接続状態の場合はＺ0／２であり、状態２と同じ接続状態の場合はＺ0となり、状態１と状態２とで第１の高周波出力端子Ｏut1に伝わる信号のレベルが大きく変動する。
【００１４】
所が、このスイッチ回路によれば、容量素子Ｃ1のインピーダンスをＺ1で表せば、状態１では第１の高周波入力端子Ｉn1から見たインピーダンスＺaはＺ0／２であるが、状態２では第１のＭＥＳＦＥＴ  Ｑ1と共に第８のＭＥＳＦＥＴ  Ｑ8がＯＮしているので、その際のインピーダンスＺbは１／Ｚb＝１／Ｚ0＋１／Ｚ1の関係である。よってＺb＝Ｚ0＊Ｚ1／（Ｚ0＋Ｚ1）となる。即ちＺ1を適当に選ぶことにより、１／２＜Ｚa／Ｚb＜２として接続状態によるインピーダンスの変動を少なくする。特にＺ1＝Ｚ0のように選べば接続状態によるインピーダンスの変動は無くなる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記図４に示す従来のスイッチ回路ＩＣ１では容量素子Ｃ1によるインピーダンスを利用するものであるから、使用される信号の周波数によってインピーダンスが異なり、例えばオクターブを越える周波数範囲で使用されることを想定したスイッチ回路ＩＣにおいてその中心の周波数時に所定のインピーダンスＺ1＝Ｚ0になるように容量素子Ｃ1を設定しても、実際に使用される周波数が想定範囲であっても端の方であれば容量素子Ｃ1によるインピーダンスは異なる値となるので、接続状態による高周波入力端子側から見たインピーダンスの変動が無視し得ないものとなる。そこでこの発明は単一電源動作可能であり、しかも高周波入力端子端子側からみたインピーダンスの接続状態に伴う変動がより広い周波数範囲で小さくされた２入力−２出力のスイッチ回路ＩＣを提供する。
【００１６】
【課題を解決するための手段】
上記の課題を解決するためにこの発明は第１及び第２の高周波入力端子と、第１及び第２の高周波出力端子と、前記第１の高周波入力端子と前記第１の高周波出力端子間、前記第２の高周波入力端子と前記第１の高周波出力端子間、前記第１の高周波入力端子と前記第２の高周波出力端子間及び前記第２の高周波入力端子と前記第２の高周波出力端子間をそれぞれＯＮ−ＯＦＦ可能に結ぶ第１、第２、第３及び第４の接合ゲート型ＦＥＴとを具備して前記第１乃至第４の接合ゲート型ＦＥＴのゲートに与えられる制御信号の組み合わせにより、前記第１及び第２の高周波出力端子のそれぞれに前記第１及び第２の高周波入力端子のどちらかを切り替え接続する高周波切り替えスイッチ回路ＩＣにおいて、前記第１の高周波入力端子と接地端子との間に抵抗素子と容量素子とを直列接続したダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて、前記第１及び第２の高周波出力端子の双方に前記第１の高周波入力端子が接続する時は非接続で、前記第１又は第２の高周波出力端子の片側にのみ接続する時に接続するようにすると共に、前記第２の高周波入力端子と接地端子との間に同様なダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて、前記第１及び第２の高周波出力端子の双方に前記第２の高周波入力端子が接続する時は非接続で、前記第１又は第２の高周波出力端子の片側にのみ接続する時に接続するようにし、前記抵抗素子と前記容量素子との直列接続でなるインピーダンスを前記抵抗素子による成分を主としてしかも前記第１及び（又は）第２の高周波出力端子に接続される回路のインピーダンスに合わせたことを特徴とする。上記の構成によれば高周波入力端子が１つの高周波端子にだけ接続する時はダミーのインピーダンスを接続して、２つの高周波出力端子に接続した時の高周波入力端子側からみたインピーダンスを合わせる。しかも、この容量素子と抵抗素子とで成すインピーダンスは抵抗素子による成分が支配的であるようにしたので、使用する周波数によらず接続状態に伴う高周波入力端子側から見たインピーダンスの変動を小さく出来る。
【００１７】
そして、これらのダミーインピーダンスをＯＮ−ＯＦＦするスイッチ素子を第１乃至第４の接合ゲート型ＦＥＴと共にＮチャンネルノーマリーＯＮ型としても前記容量素子でそれらのスイッチ素子を接地ラインから直流的に切り離しておけば、高周波入力端子と高周波出力端子には直流カットコンデンサを介して入力信号ライン又は出力信号ラインを接続するようにしてやれば、スイッチ回路は直流的にはフロートとなっており、これらの、接合ゲート型ＦＥＴの内、互いにつながった２個の接合ゲート型ＦＥＴの片方のゲートに正のＨ信号を、他方の接合ゲート型ＦＥＴのゲートに正（０Ｖを含む）のＬ信号を与えることでＯＮーＯＦＦ制御可能となり切り替え動作する。従って駆動の電源は正の電源が１個で良い。
【００１８】
【発明の実施の形態】
この発明のスイッチ回路ＩＣは高周波入力端子と高周波出力端子をそれぞれ２個備える。そして、これらの端子はＩＣの外部導出端子である必要はない。後述する実施例においては、例としてこれらの端子が外部端子となっているに過ぎない。即ちＩＣ内に隠れていてもかまわない。そして高周波入力端子と高周波出力端子との接続の組み合わせを切り替えるものである。
【００１９】
そして、第１の高周波入力端子と第１の高周波出力端子間を結ぶ第１の接合ゲート型ＦＥＴをＯＮ−ＯＦＦ可能に設け、第２の高周波入力端子と第１の高周波出力端子間を結ぶ第２の接合ゲート型ＦＥＴをＯＮ−ＯＦＦ可能に設け、第１の高周波入力端子と第２の高周波出力端子間を結ぶ第３の接合ゲート型ＦＥＴをＯＮ−ＯＦＦ可能に設け、第２の高周波入力端子と第２の高周波出力端子間を結ぶ第４の接合ゲート型ＦＥＴをＯＮ−ＯＦＦ可能に設ける。そして、第１乃至第４の接合ゲート型ＦＥＴのゲートに与えられる制御信号の組み合わせにより、第１及び第２の高周波出力端子のそれぞれに第１及び第２の高周波入力端子のどちらかを切り替え接続するものである。
【００２０】
そこで、それら第１乃至第４の接合ゲート型ＦＥＴのゲートに信号を与える第１乃至第４の制御端子を備える。これらの制御端子には正電圧のＨ，Ｌ（０Ｖを含む）の制御信号が与えられる。その際全ての制御端子にＨが与えられたり、逆に全ての制御端子にＬが与えられるような組み合わせはない。これら制御端子は外部導出端子であることを意味しない。後述する実施例では外部端子を兼ねているが、ＩＣ内部に備えていても良い。その場合外部端子は別に例えば異なる個数の制御信号端子として、４つの異なる状態を示す信号を受け、ＩＣ内で本発明における制御端子に必要な信号に変換して与えるようにしても良い。
【００２１】
このスイッチ回路によれば、一つの高周波入力端子が一つの高周波出力端子に接続する場合と、二つの高周波出力端子に接続する場合とが生じ、その高周波入力端子から見たインピーダンスが接続状態により変動する。それを打ち消すために、各高周波入力端子に対し、接地端子との間に抵抗素子と容量素子とを直列接続したダミーインピーダンスをＯＮ−ＯＦＦ可能に設けて高周波出力端子の双方に接続する時は非接続で、片側にのみ接続する時に接続するようにする。そして、この抵抗素子と容量素子との直列接続でなるインピーダンスを抵抗素子による成分を主としてしかも前記第１や第２の高周波出力端子に接続される回路のインピーダンスに合わせるようにする。
【００２２】
そして、このダミーのインピーダンスをＯＮ−ＯＦＦするスイッチ素子は第１乃至第４の接合ゲート型ＦＥＴと同様な接合ゲート型ＦＥＴで良い。そして、高周波入力端子と接地端子との間の接合ゲート型ＦＥＴ、抵抗素子及び容量素子の直列接続回路の接続関係は接続の順番は変えても良いが、容量素子は接合ゲート型ＦＥＴを直流的に接地ラインと切り離すために接合ゲート型ＦＥＴと接地端子との間に配置しなければならない。
そして、これらの接合ゲート型ＦＥＴはいわゆるショットキー接合ゲート型（ＭＥＳＦＥＴ）であっても良く、ＰＮ接合ゲート型でも良い。通常移動度の大きいＮチャンネルタイプが多用される。Ｎチャンネルタイプの場合ノーマリーＯＮタイプが作りやすく好適である。しかしながら、ノーマリーＯＦＦタイプで構成することもできる。そして、チャンネルを形成する半導体材料としてはＳｉのような単体材料によるものであってもよく、高速な切り替えを必要とする場合はＧａＡｓ等移動度の大きいIII-V族化合物半導体によるものが好適する。さらに、高速な切り替えを必要とする場合はヘテロ接合により生じる高移動度電子を利用するもの（ＨＥＭＴ）でも良い。このようなＮチャンネル接合ゲート型ＦＥＴはソース・ドレインと同じ（好ましくは少し高い）電圧がゲートに与えられればＯＮとなり、所定値を越えて低い電圧が与えられればＯＦＦとなる。従ってこれらの接合ゲート型ＦＥＴを接地に対して正のＨ，Ｌ信号を制御信号としてＯＮ−ＯＦＦするためにはそのような制御信号をゲートに与えると共に、少なくともＯＦＦの際にはソースまたはドレインに正の電圧を与えなければならない。そこで、ある接合ゲート型ＦＥＴをＯＦＦさせるときは必ずそれとつながった他の接合ゲート型ＦＥＴがＯＮするように構成して、他の接合ゲート型ＦＥＴのゲート電圧により回路を正の電圧とする。
【００２３】
そうするためには各高周波入力端子と各高周波出力端子は直流カットコンデンサを介して入力信号ラインや増幅器等の出力信号ラインに接続して直流的には回路をフロートとする。このような回路を集積回路（ＩＣ）化する際に直流カットコンデンサを含めてＩＣ化することが出来るし、直流カットコンデンサは外付けとすることも出来る。勿論増幅器等高周波信号を処理する回路も含んでＩＣ化するものであっても適用できる。
【００２４】
【実施例１】
この発明の一実施例を図面を用いて説明する。図１はその外部接続を含んだ回路図である。図４に示す従来のスイッチ回路ＩＣと同じ部分は同じ符号を付して説明を簡略にする。このスイッチ回路ＩＣ１０（破線で囲まれた部分）は、第１及び第２の高周波入力端子Ｉn1，Ｉn2、第１及び第２の高周波出力端子Ｏut1，Ｏut2を従来と同様に備える。そして、そこが外部端子となっているが、これに限定されるものではなくＩＣ内部にあって良い。その場合は例えば直流カットコンデンサＣ1やさらに増幅器２等も含んでＩＣ化する場合である。そして、第１、第２、第３及び第４の制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4を備え、そこが外部端子となっている。これら制御端子も外部端子である必要はない。そして、接地端子を外部端子として備えているが図示していない。そして、これはＧａＡｓ基板上に構成したものである。
【００２５】
そして、従来と同様第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1の間を第１のＭＥＳＦＥＴ  Ｑ1が、第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1の間を第２のＭＥＳＦＥＴ  Ｑ2が、第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2の間を第３のＭＥＳＦＥＴ  Ｑ3が、第２の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2の間を第４のＭＥＳＦＥＴ  Ｑ4がそれぞれＯＮーＯＦＦ可能に接続している。そして、これら第１、第２、第３、第４のＭＥＳＦＥＴ  Ｑ1，Ｑ2，Ｑ3，Ｑ4の各ゲートはそれぞれのゲート抵抗Ｒｇを介して第１、第２、第３、第４の制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4に接続されている点も従来と変わらない。
【００２６】
このスイッチ回路ＩＣの特徴として、第１の高周波入力端子Ｉn1と接地端子（図示せず）の間に第５のＭＥＳＦＥＴ  Ｑ5と抵抗素子Ｒ1と容量素子Ｃ10との直列接続回路が容量素子Ｃ10を接地端子側として接続されると共に、第７のＭＥＳＦＥＴ  Ｑ7と抵抗素子Ｒ1と容量素子Ｃ10との直列接続回路が容量素子Ｃ10を接地端子側として接続される。これら第５、第７のＭＥＳＦＥＴ  Ｑ5，Ｑ7の各ゲートはそれぞれのゲート抵抗Ｒｇを介してそれぞれ第２又は第４の制御端子Ｖc2，Ｖc4に接続されている。
【００２７】
そして、第２の高周波入力端子Ｉn2と接地端子（図示せず）の間に第６のＭＥＳＦＥＴ  Ｑ6と抵抗素子Ｒ1と容量素子Ｃ10との直列接続回路が容量素子Ｃ10を接地端子側として接続されると共に、第８のＭＥＳＦＥＴ  Ｑ8と抵抗素子Ｒ1と容量素子Ｃ10との直列接続回路が容量素子Ｃ10を接地端子側として接続される。これら第６、第８のＭＥＳＦＥＴ  Ｑ6，Ｑ8の各ゲートはそれぞれのゲート抵抗Ｒｇを介してそれぞれ第１又は第３の制御端子Ｖc1，Ｖc3に接続されている。
【００２８】
ここで、第５、第６、第７、第８の各ＭＥＳＦＥＴ  Ｑ5，Ｑ6，Ｑ7，Ｑ8それぞれと接地端子（図示せず）間に接続された容量素子Ｃ10は各ＭＥＳＦＥＴを接地ラインから浮かせ、これらＭＥＳＦＥＴがＮチャンネルノーマリーＯＮタイプであって、ソース（又はドレイン）に対して負電圧の信号をゲートに与えて制御すべきものであるにもかかわらず、接地端子（図示せず）に対して正電圧の制御信号を各制御端子に与えて駆動出来るようにする作用を有する。
【００２９】
このスイッチ回路ＩＣ１０の使用に際しては図４に示す従来品と同様ように、第１、第２の高周波入力端子Ｉn1，Ｉn2にはそれぞれ直流カットコンデンサＣ2を介して入力信号ラインが接続される。同様に、第１、第２の高周波出力端子Ｏut1，Ｏut2にはそれぞれ直流カットコンデンサＣ2を介して増幅器２のような出力側ラインが接続される。そして、図示しないが接地端子は接地ラインに接続される。
【００３０】
外付け部品も含むこのスイッチ回路によれば従来のＩＣを用いた回路同様に表１に示すように第１乃至第４制御端子に与える制御信号の組み合わせにより、第１又は第２の高周波入力端子Ｉn1，Ｉn2を第１又は（及び）第２の高周波出力端子Ｏut1，Ｏut2に接続する。
【００３１】
この回路によるＯＮ−ＯＦＦ動作は図４に示す従来回路と同様なので説明を略す。
【００３２】
このスイッチ回路ＩＣでは、抵抗素子Ｒ1と容量素子Ｃ10を合わせたインピーダンスを各高周波出力端子Ｏut1，Ｏut2に接続される回路のインピーダンスを５０Ωと想定して５０Ωに設定している。しかもその成分は抵抗素子Ｒ1の分を支配的としている。従って図１のように接続された増幅器２のインピーダンスが５０Ωであれば高周波入力端子(Ｉn1又はＩn2）から見た接続状態に伴うインピーダンスの変動はなくなる。しかも、この５０オームの成分は抵抗分を主としたものであるからこのスイッチ回路ＩＣ１０が想定した周波数範囲の端の方で用いられても大きなインピーダンスの変化がなくなる。
【００３３】
【実施例２】
次に、この発明の第２の実施例を説明する。図２はその回路図である。このスイッチ回路ＩＣ１５は上記図１に示す第１の実施例における第５のＭＥＳＦＥＴＱ5がＯＮ−ＯＦＦする抵抗素子Ｒ1と容量素子Ｃ10との直列回路と第７のＭＥＳＦＥＴ  Ｑ7がＯＮ−ＯＦＦする抵抗素子Ｒ1と容量素子Ｃ10との直列回路とを共通化すると共に、第６のＭＥＳＦＥＴ  Ｑ6がＯＮ−ＯＦＦする抵抗素子Ｒ1と容量素子Ｃ10との直列回路と第８のＭＥＳＦＥＴ  Ｑ8がＯＮ−ＯＦＦする抵抗素子Ｒ1と容量素子Ｃ10との直列回路とを共通化して抵抗素子Ｒ1と容量素子Ｃ10とを２個づつ少なくしたもので、第１の実施例に比較して小型化できる利点がある。
【００３４】
この動作や作用は第１の実施例と同じであるので説明を略す。
【００３５】
【実施例３】
この発明の第３の実施例を図面を用いて説明する。図３はその外部接続を含んだ回路図である。図４に示す従来のスイッチ回路ＩＣと同じ部分は同じ符号を付して説明を簡略にする。このスイッチ回路ＩＣ２０（破線で囲まれた部分）は、第１及び第２の高周波入力端子Ｉn1，Ｉn2と第１及び第２の高周波出力端子Ｏut1，Ｏut2を従来と同様に備える。そして、そこが外部端子となっているが、これに限定されるものではなくＩＣ内部にあって良い。その場合は例えば直流カットコンデンサＣ1やさらに増幅器２等も含んでＩＣ化する場合である。そして、第１、第２、第３及び第４の制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4を備え、そこが外部端子となっている。これら制御端子も外部端子である必要はない。そして、接地端子を外部端子として備えているが図示していない。
【００３６】
そして、従来と同様第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1の間を第１のＭＥＳＦＥＴ  Ｑ1が、第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1の間を第２のＭＥＳＦＥＴ  Ｑ2が、第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2の間を第３のＭＥＳＦＥＴ  Ｑ3が、第２の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2の間を第４のＭＥＳＦＥＴ  Ｑ4がそれぞれＯＮーＯＦＦ可能に接続している。そして、これら第１、第２、第３、第４のＭＥＳＦＥＴ  Ｑ1、Ｑ2、Ｑ3，Ｑ4の各ゲートはそれぞれのゲート抵抗Ｒｇを介して第１、第２、第３、第４の制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4に接続されている点も従来と変わらない。
【００３７】
このスイッチ回路ＩＣの特徴としては、第５、第６の制御端子Ｖc5，Ｖc6を備える。そして、そこが外部端子となっているが、これに限定されるものではなくＩＣ内に設けて例えば第１乃至第４の制御端子Ｖc1〜Ｖc4に与えられた信号により必要な信号を内部で作るようにしても良い。そして、第１の高周波入力端子Ｉn1と接地端子（図示せず）の間に第５のＭＥＳＦＥＴ  Ｑ5と抵抗素子Ｒ1の容量素子Ｃ10との直列接続回路が容量素子Ｃ10を接地端子側として接続される点と、第２の高周波入力端子Ｉn2と接地端子（図示せず）の間に第６のＭＥＳＦＥＴ  Ｑ6と抵抗素子Ｒ1と容量素子Ｃ10との直列接続回路が容量素子Ｃ10を接地端子側として接続される点は上記の第１の実施例に似ているが、第７、第８のＭＥＳＦＥＴ  やそれに直列接続する抵抗素子と容量素子を備えない。そして、これら第５、第６のＭＥＳＦＥＴ  Ｑ5，Ｑ6の各ゲートはそれぞれのゲート抵抗Ｒｇを介してそれぞれ第５又は第６の制御端子Ｖc5，Ｖc6に接続されている点は第１の実施例と異なる。
【００３８】
そして、この抵抗素子Ｒ1と容量素子Ｃ10の直列接続回路のインピーダンスを第１の実施例と同様に第１、第２の高周波出力端子接続される回路のインピーダンスとして想定される５０Ωに設定している。そして、その成分は抵抗素子Ｒ1による部分を支配的とする。
【００３９】
このスイッチ回路ＩＣ２０の使用に際しては図４に示す従来品と同様ように、第１、第２の高周波入力端子Ｉn1，Ｉn2にはそれぞれ直流カットコンデンサＣ2を介して入力信号ラインが接続される。同様に、第１、第２の高周波出力端子Ｏut1，Ｏut2にはそれぞれ直流カットコンデンサＣ2を介して増幅器２のような出力側ラインが接続される。そして、図示しないが接地端子は接地ラインに接続される。
【００４０】
外付け部品も含むこのスイッチ回路によれば表２に示すように第１乃至第６制御端子に与える制御信号の組み合わせにより、第１又は第２の高周波入力端子Ｉn1，Ｉn2を第１又は（及び）第２の高周波出力端子Ｏut1，Ｏut2に接続する。
【００４１】
【表２】
0004119038.tif 000003
【００４２】
次に、このスイッチ回路の動作を説明する。表２における状態１では第１、第２、第３、第４の各制御端子Ｖc1，Ｖc2，Ｖc3，Ｖc4，Ｖc5，Ｖc6にはそれぞれ３Ｖ、０Ｖ、３Ｖ、０Ｖ、０Ｖ、３Ｖが与えられている。そこで、第１のＭＥＳＦＥＴ  Ｑ1のソース、ドレイン（即ち第１の高周波入力端子Ｉn1、第１の高周波出力端子Ｏut1）は３Ｖよりゲート接合電圧分低い正の電圧となっている。なお、第５ＭＥＳＦＥＴＱ5のゲートには０Ｖが与えられており、ゲート漏れ電流により第１の高周波入力端子Ｉn1の電圧を０Ｖに向け引いているが、第１のＭＥＳＦＥＴ  Ｑ1のゲートは順方向にバイアスされているので上記のように正の電圧に維持される。そして、このような状態では第１のＭＥＳＦＥＴ  Ｑ1はＯＮしていて第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1とを接続している。同様に第３のＭＥＳＦＥＴ  Ｑ3もＯＮしていて第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2とを接続している。そして、第２のＭＥＳＦＥＴＱ2のソース、ドレインは一方は第１の高周波出力端子Ｏut1に接続しており、他方は第６のＭＥＳＦＥＴ  Ｑ6を介して第６の制御端子Ｖc6につながっているので同様に３Ｖよりゲート接合電圧分低い正の電圧となっている。ところが、ゲートには０Ｖが与えられているので第２のＭＥＳＦＥＴ  Ｑ2はＯＦＦしていて第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1とを非接続としている。同様に第４のＭＥＳＦＥＴ  Ｑ4もＯＦＦしていて第2の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2とを非接続としている。そして、第５のＭＯＭＥＳＦＥＴ  Ｑ5はＯＦＦしていて第６ＭＥＳＦＥＴ  Ｑ6はＯＮしている。
【００４３】
この場合は、第１の高周波入力端子Ｉn1は第１の高周波出力端子Ｏut1と第２の高周波出力端子Ｏut2とにつながり、第５のＭＥＳＦＥＴ  Ｑ5はＯＦＦしているので第１の高周波入力端子Ｉn1から見たインピーダンスは各高周波出力端子Ｏut1、Ｏut2につながっている負荷インピーダンスＺ0の半分、即ち２５Ωとなる。ここで、第２の高周波入力端子Ｉn2から見たインピーダンスに付いてはどの高周波出力端子にもつながっていないので、どうなっても関係ない。
【００４４】
状態２の場合には、第１のＭＥＳＦＥＴ  Ｑ1はＯＮしていて第１の高周波入力端子Ｉn1と第１の高周波出力端子Ｏut1とを接続している。同様に第４のＭＥＳＦＥＴ  Ｑ4もＯＮしていて第２の高周波入力端子Ｉn2と第２の高周波出力端子Ｏut2とを接続している。そして、第２のＭＥＳＦＥＴ  Ｑ2はＯＦＦしていて第２の高周波入力端子Ｉn2と第１の高周波出力端子Ｏut1とを非接続としている。同様に第３のＭＥＳＦＥＴ  Ｑ3もＯＦＦしていて第１の高周波入力端子Ｉn1と第２の高周波出力端子Ｏut2とを非接続としている。そして、第５、第６のＭＯＭＥＳＦＥＴ  Ｑ5，Ｑ6は共にＯＮしている。
【００４５】
この場合は、第１の高周波入力端子Ｉn1から見たインピーダンスは第１の高周波入力端子Ｉn1は第１の高周波出力端子Ｏut1につながると共に、第５のＭＥＳＦＥＴ  Ｑ5がＯＮしているので２５Ωとなる。そして、第２の高周波入力端子Ｉn2から見たインピーダンスは第２の高周波出力端子Ｏut2につながると共に第６のＭＥＳＦＥＴ  Ｑ6がＯＮしているのでやはり２５Ωとなる。
【００４６】
そして、状態３、状態４に付いては状態１、状態２と対称的な状態であるから説明を略す。
【００４７】
上記のようにこのスイッチ回路によれば、高周波入力端子側からみたインピーダンスが接続の状態に伴なって変動しない。そして、第５、第６のＭＥＳＦＥＴＱ5，Ｑ6が接続・非接続に切り替えている抵抗素子Ｒ1と容量素子Ｃ10とでなるインピーダンスは抵抗分を主とするものであるからこのスイッチ回路ＩＣが想定している使用周波数範囲の端の方で使われても接続状態によるインピーダンスの大きな変動は無くなる。
【００４８】
【発明の効果】
以上の説明のようにこの発明のスイッチ回路ＩＣによれば２個の高周波入力端子と２個の高周波出力端子間の接続状態に伴う高周波入力端子側から見たインピーダンスの変動を、接続状態によって必要なときにダミーのインピーダンスを接続することで少なくする。しかも、ダミーのインピーダンスは抵抗分を主とするので使用される高周波信号の周波数の影響が小さくなる。
【図面の簡単な説明】
【図１】この発明一実施例のスイッチ回路ＩＣとそれに外付け部品を付加した回路図。
【図２】この発明の第２の実施例のスイッチ回路ＩＣとそれに外付け部品を付加した回路図。
【図３】この発明の第３の実施例のスイッチ回路ＩＣとそれに外付け部品を付加した回路図。
【図４】従来のスイッチ回路ＩＣとそれに外付け部品を付加した回路図。
【符号の説明】
２  増幅器（高周波出力端子に接続される回路）
１０、１５，２０  スイッチ回路ＩＣ（高周波切り替えスイッチ回路ＩＣ）
Ｉn1  第１の高周波入力端子
Ｉn2  第２の高周波入力端子
Ｏut1  第１の高周波出力端子
Ｏut2  第２の高周波出力端子
Ｑ1  第１のＭＥＳＦＥＴ（第１の接合ゲート型ＦＥＴ）
Ｑ2  第２のＭＥＳＦＥＴ（第２の接合ゲート型ＦＥＴ）
Ｑ3  第３のＭＥＳＦＥＴ（第３の接合ゲート型ＦＥＴ）
Ｑ4  第４のＭＥＳＦＥＴ（第４の接合ゲート型ＦＥＴ）
Ｑ5  第５のＭＥＳＦＥＴ（第５の接合ゲート型ＦＥＴ）
Ｑ6  第６のＭＥＳＦＥＴ（第６の接合ゲート型ＦＥＴ）
Ｑ7  第７のＭＥＳＦＥＴ（第７の接合ゲート型ＦＥＴ）
Ｑ8  第８のＭＥＳＦＥＴ（第８の接合ゲート型ＦＥＴ）
Ｒ1  抵抗素子
Ｃ10  容量素子
Ｖc1  第１の制御端子
Ｖc2  第２の制御端子
Ｖc3  第３の制御端子
Ｖc4  第４の制御端子
Ｖc5  第５の制御端子
Ｖc6  第６の制御端子
【図１】
0004119038.tif 000004
【図２】
0004119038.tif 000005
【図３】
0004119038.tif 000006
【図４】
0004119038.tif 000007