【手続補正書】
【提出日】平成20年1月15日(2008.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１の薄膜トランジスタ及び複数の第２の薄膜トランジスタを有する集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
前記第２の薄膜トランジスタが有するソース領域またはドレイン領域のいずれか一方は、前記第２の薄膜トランジスタが有するゲート電極と電気的に接続されており、
前記複数の第１の薄膜トランジスタの活性層は、半導体膜のうち、第１の領域を用いており、
前記複数の第２の薄膜トランジスタの活性層は、前記半導体膜のうち、前記第１の領域とは異なる第２の領域を用いており、
前記第１の領域は前記第２の領域よりも結晶性が高いことを特徴とする半導体装置。
【請求項２】
複数の第１の薄膜トランジスタ及び複数の第２の薄膜トランジスタを有する集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
前記集積回路は、複数のメモリ素子と、接続端子と、前記アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する第１の回路と、前記交流の信号を復調して信号を形成する第２の回路と、前記信号によって前記複数のメモリ素子から読み出されたデータに従いスイッチを制御することで、前記アンテナにかかる負荷を変調する第３の回路とを有し、
マイクロプロセッサに用いられている複数の前記第１の薄膜トランジスタの活性層は、半導体膜のうち、第１の領域を用いており、
前記複数のメモリ素子に用いられている複数の前記第２の薄膜トランジスタの活性層は、前記半導体膜のうち、前記第１の領域とは異なる第２の領域を用いており、
前記第２の薄膜トランジスタが有するソース領域またはドレイン領域のいずれか一方は、前記第２の薄膜トランジスタが有するゲート電極と電気的に接続されており、
前記第１の領域は前記第２の領域よりも結晶性が高いことを特徴とする半導体装置。
【請求項３】
複数の第１の薄膜トランジスタ及び複数の第２の薄膜トランジスタを有する集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
前記第２の薄膜トランジスタが有するソース領域またはドレイン領域のいずれか一方は、前記第２の薄膜トランジスタが有するゲート電極と電気的に接続されており、
前記複数の第１の薄膜トランジスタの活性層は、半導体膜のうち、第１の領域を用いており、
前記複数の第２の薄膜トランジスタの活性層は、前記半導体膜のうち、前記第１の領域とは異なる第２の領域を用いており、
前記第１の領域は、一方向に向かって連続的に成長した結晶粒を含んでおり、
前記第２の領域は、前記第２の薄膜トランジスタのチャネル長の２分の１以上、前記チャネル長の３倍以下の範囲の粒径を有する結晶粒を含んでいることを特徴とする半導体装置。
【請求項４】
複数の第１の薄膜トランジスタ及び複数の第２の薄膜トランジスタを有する集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
前記集積回路は、複数のメモリ素子と、接続端子と、前記アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する第１の回路と、前記交流の信号を復調して信号を形成する第２の回路と、前記信号によって前記複数のメモリ素子から読み出されたデータに従いスイッチを制御することで、前記アンテナにかかる負荷を変調する第３の回路とを有し、
マイクロプロセッサに用いられている複数の前記第１の薄膜トランジスタの活性層は、半導体膜のうち、第１の領域を用いており、
前記複数のメモリ素子に用いられている複数の前記第２の薄膜トランジスタの活性層は、前記半導体膜のうち、前記第１の領域とは異なる第２の領域を用いており、
前記第２の薄膜トランジスタが有するソース領域またはドレイン領域のいずれか一方は、前記第２の薄膜トランジスタが有するゲート電極と電気的に接続されており、
前記第１の領域は、一方向に向かって連続的に成長した結晶粒を含んでおり、
前記第２の領域は、前記第２の薄膜トランジスタのチャネル長の２分の１以上、前記チャネル長の３倍以下の範囲の粒径を有する結晶粒を含んでいることを特徴とする半導体装置。
【請求項５】
請求項３または請求項４において、
前記複数の第１の薄膜トランジスタが有する活性層は、キャリアの移動する方向と前記一方向とが一致するようにレイアウトされていることを特徴とする半導体装置。
【請求項６】
複数の第１の薄膜トランジスタ及び複数の第２の薄膜トランジスタを有する集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
前記第２の薄膜トランジスタが有するソース領域またはドレイン領域のいずれか一方は、前記第２の薄膜トランジスタが有するゲート電極と電気的に接続されており、
前記複数の第１の薄膜トランジスタの活性層は、連続発振のレーザにより結晶化された半導体膜のうち、第１の領域を用いており、
前記複数の第２の薄膜トランジスタの活性層は、前記半導体膜のうち、前記第１の領域とは異なる第２の領域を用いており、
前記第１の領域は前記第２の領域よりも結晶性が高いことを特徴とする半導体装置。
【請求項７】
複数の第１の薄膜トランジスタ及び複数の第２の薄膜トランジスタを有する集積回路と、前記集積回路に電気的に接続されたアンテナとを有し、
前記集積回路は、複数のメモリ素子と、接続端子と、前記アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する第１の回路と、前記交流の信号を復調して信号を形成する第２の回路と、前記信号によって前記複数のメモリ素子から読み出されたデータに従いスイッチを制御することで、前記アンテナにかかる負荷を変調する第３の回路とを有し、
マイクロプロセッサに用いられている複数の前記第１の薄膜トランジスタの活性層は、連続発振のレーザにより結晶化された半導体膜のうち、第１の領域を用いており、
前記複数のメモリ素子に用いられている複数の前記第２の薄膜トランジスタの活性層は、前記半導体膜のうち、前記第１の領域とは異なる第２の領域を用いており、
前記第２の薄膜トランジスタが有するソース領域またはドレイン領域のいずれか一方は、前記第２の薄膜トランジスタが有するゲート電極と電気的に接続されており、
前記第１の領域は前記第２の領域よりも結晶性が高いことを特徴とする半導体装置。
【請求項８】
請求項６または請求項７において、
前記第１の領域は、レーザ光の走査方向に向かって連続的に成長した結晶粒を含んでいることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記複数の第１の薄膜トランジスタが有する活性層は、キャリアの移動する方向と前記走査方向とが一致するようにレイアウトされていることを特徴とする半導体装置。
【請求項１０】
請求項６乃至請求項９のいずれか１項において、
前記第２の領域は、前記第２の薄膜トランジスタのチャネル長の２分の１以上、前記チャネル長の３倍以下の範囲の粒径を有する結晶粒を含んでいることを特徴とする半導体装置。
【請求項１１】
請求項２、４又は７のいずれか１項において、
前記第１の回路乃至前記第３の回路、及び前記マイクロプロセッサは、交互に形成される前記第１の領域と前記第２の領域のうち、前記第１の領域に設けられ、前記第２の領域を跨る配線により電気的に接続されていることを特徴とする半導体装置。
【請求項１２】
請求項２、４、７又は１１のいずれか１項において、
前記複数のメモリ素子のうち、隣り合うメモリセル間の電圧の比較によりデータを決定することを特徴とする半導体装置。
【請求項１３】
請求項１乃至１２のいずれか１項において、
前記集積回路は、基板と、カバー材の間に設けられ、
前記基板と前記カバー材の間の距離をｄとすると、前記基板と前記集積回路の厚さ方向における中心との距離ｘが、ｄ／２−１０μｍ＜ｘ＜ｄ／２＋３０μｍを満たすことを特徴とする半導体装置。
【請求項１４】
基板上に半導体膜を形成し、
前記半導体膜にレーザ光を一方向に照射して当該半導体膜に第１の領域及び当該第１の領域より結晶性の低い第２の領域を形成し、
前記第１の領域を用いて第１の薄膜トランジスタの活性層を形成し、前記第１の薄膜トランジスタを有する集積回路を形成し、
前記第２の領域を用いて第２の薄膜トランジスタの活性層を形成し、前記第２の薄膜トランジスタを有するメモリ素子を形成することを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１４において、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタに電気的に接続される配線と、アンテナとを同一工程で形成することを特徴とする半導体装置の作製方法。