(57)【特許請求の範囲】
【請求項１】
化合物半導体層上に設ける電極として、Ｗより蒸気圧の高い第１の耐熱性金属層、非耐熱性金属層、及び、Ｗより蒸気圧の高い第２の耐熱性金属層を順次積層した積層構造からなる電極を用い、前記化合物半導体層と前記第１の耐熱性金属層との間に、厚さが５ｎｍ以下のＰｄからなるバインダー導電層を設けたことを特徴とする化合物半導体装置。
【請求項２】
上記第１の耐熱性金属層及び第２の耐熱性金属層の内の少なくとも一方が、Ｍｏ或いはＭｏ合金のいずれかから構成され、また、上記非耐熱性金属層がＡｌ、Ａｇ、及び、Ａｕの内のいずれか１つから構成されることを特徴とする請求項１記載の化合物半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は化合物半導体装置に関するものであり、特に、低接触抵抗で熱的安定性に優れたノンアロイ電極をリフトオフ法を用いて形成するための金属材料の組合せに特徴のある化合物半導体装置に関するものである。
【０００２】
【従来の技術】
近年、通信の高速化或いは大容量化等の要請に応えるため、通信システムを構築する半導体デバイスとして、ＧａＡｓ電界効果型トランジスタ或いはＨＥＭＴ（高電子移動度トランジスタ）等の高周波化合物半導体装置や、偏波無依存性半導体レーザ或いはＰＩＮフォトダイオード等の化合物光半導体装置が用いられている。
【０００３】
この様な化合物半導体装置に形成される電極としては、ＡｕＧｅ／Ｎｉ／Ａｕ電極やＴｉ／Ａｌ電極等のアロイ電極、或いは、Ｔｉ／Ｐｔ／Ａｕ電極等のノンアロイ電極が用いられている。
【０００４】
この内、ＡｕＧｅ／Ｎｉ／Ａｕ電極やＴｉ／Ａｌ電極等のアロイ電極は、主にオーミック電極として用いられており、半導体層上に電極となる金属層を形成したのち、熱処理を施して半導体と金属とを反応させ合金化（アロイ化）して電極を形成するものである。
【０００５】
そのため、電極形成後の配線形成工程等で加えられる熱によってＡｕやＴｉ等の電極を構成する金属とＩｎＧａＡｓ等の下地半導体層との反応が過剰に進み、高抵抗である金属−半導体の中間化合物が形成されて、接触抵抗値が増大したり、或いは、熱応力により電極の表面にヒロックが現れるなどして表面形状が荒れるなどの熱的安定性に問題があった。
【０００６】
一方、Ｔｉ／Ｐｔ／Ａｕ電極等のノンアロイ電極は、オーミック電極やショットキー電極として用いられているが、下地となる半導体層との接触部を構成するＴｉ層は、高融点金属であるので電子ビーム蒸着法等によって形成しており、成膜工程が高速成膜工程となる。したがって、薄膜形成時の膜厚制御が困難となるため、電極としての均一性を確保するためには５ｎｍ以上の膜厚とする必要がある。
【０００７】
しかし、５ｎｍ以上の膜厚のＴｉ層をＩｎＧａＡｓやＩｎＡｌＡｓ等の金属との反応性の高い半導体層上に形成すると、電極形成後の配線形成工程等において加えられる熱によりＴｉと半導体との中間化合物が形成される反応が起こり、接触抵抗値が増大したり或いはショットキー障壁の高さが変化したりするなど熱的安定性に問題があった。
【０００８】
この様な熱的安定性の問題を解決するために、半導体との反応性の小さいＷや、ＷＳｉ或いはＷＳｉＮ等のＷ化合物を利用したノンアロイ電極を用いることも提案されているので、この様な従来のＷ系材料を用いたノンアロイ電極の形成工程を図４を参照して説明する（必要ならば、特開平２−２３４４４２号公報参照）。
なお、図４は、従来のＧａＡｓ電界効果型トランジスタの製造工程の説明図であり、ＧａＡｓ電界効果型トランジスタのショットキーバリアゲート電極としてＷ系材料を用いたノンアロイ電極が用いられている。
【０００９】
図４（ａ）参照
まず、半絶縁性ＧａＡｓ基板３１上に、ＭＢＥ（モレキュラ・ビーム・エピタキシー）法を用いて、厚さ０．５μｍのアンドープＧａＡｓ層３２及び厚さ２０ｎｍで２×１０18ｃｍ-3の不純物濃度のｎ型ＧａＡｓ層３２を順次成長させる。次いで、スパッタ法を用いてＷＳｉ層３４を堆積させたのち、蒸着法を用いて応力を緩和するための高融点のＬａＢ6 層３５を堆積させ、次いで、再び、スパッタ法を用いてＷ層３６を堆積させたのち、全面にレジストを塗布し、露光・現像することによってゲート電極に対応する形状のレジストパターン３７を形成する。
【００１０】
図４（ｂ）参照
次いで、レジストパターン３７をマスクとして、ＣＦ4 を用いたドライ・エッチングを施すことによってＷ層３６を選択的にエッチングし、次いで、Ａｒイオンを用いたイオンミリングによってＬａＢ6 層３５を選択的に除去し、再び、ＣＦ4 を用いたエッチングガス３８によるドライ・エッチングを施すことによってＷＳｉ層３４を選択的にエッチングしてノンアロイのショットキーバリアゲート電極を形成する。
【００１１】
図４（ｃ）参照
次いで、レジストパターン３７を除去したのち、Ｎｉ／Ａｕ／Ｇｅからなるオーミック電極をゲート電極の両側に選択的に形成してソース電極３９及びドレイン電極４０とすることによって、ＧａＡｓ電界効果型トランジスタを基本構造が完成する。
【００１２】
【発明が解決しようとする課題】
しかし、上述の電極のパターニング工程においては、ドライ・エッチング法及びイオンミリング法を用いているため、微細パターンを加工性良く形成することが困難であり、また、ドライ・エッチング工程或いはイオンミリング工程において半導体層の表面をイオン等の粒子がたたくので、半導体層にダメージが及ぶという問題がある。
【００１３】
この様な問題を解決するためにはリフトオフ法を用いれば良いが、Ｗ系の電極材料を用いた場合、Ｗ系材料は高融点で且つ蒸気圧が低いので抵抗加熱や電子ビーム加熱等による蒸着法によって電極を形成することができず、上記の様にスパッタ法を用いて電極膜を堆積させる必要がある。そして、スパッタ法を用いた場合には、スパッタ時の熱によってレジストが変成し、通常のレジスト除去液では除去できなくなってしまうのでリフトオフ法を使用することができないという問題がある。
【００１４】
また、ＷやＷＳｉＮ等の高融点金属は、応力の強い金属であるため、電極と半導体層との界面に大きな応力が加わることになるが、この応力により半導体素子の信頼性に影響を与えたり、電極が剥離しやすくなる等の問題がある。
したがって、上述のノンアロイゲート電極の場合には、応力を緩和するためにＬａＢ6 層３５を介在させているが、スパッタ法の採用に伴う微細パターンの加工性が悪いという問題は依然として解決されないものである。
【００１５】
したがって、本発明は、電極材料を選択することによって、微細加工が可能で且つ応力の小さなノンアロイ電極を形成することを目的とする。
【００１６】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、化合物半導体装置において、化合物半導体層１上に設ける電極として、Ｗより蒸気圧の高い第１の耐熱性金属層２、非耐熱性金属層３、及び、Ｗより蒸気圧の高い第２の耐熱性金属層４を順次積層した積層構造からなる電極を用い、化合物半導体層１と第１の耐熱性金属層２との間に、厚さが５ｎｍ以下のＰｄからなるバインダー導電層５を設けたことを特徴とする。
【００１７】
この様に、耐熱性金属としてＷより蒸気圧の高い金属を用いることによって、蒸着による成膜が可能になるので、リフトオフ法を用いることができ、それによって、熱的安定性に優れた微細パターンのノンアロイ電極を精度良く形成することができる。
また、応力を緩和するために、第１の耐熱性金属層２と第２の耐熱性金属層４との間に、低抵抗の非耐熱性金属層３を設けているので、良導電性を損なうことなく、応力を緩和することができる。
特に、化合物半導体層１と第１の耐熱性金属層２との間に、厚さが５ｎｍ以下の蒸着により形成が可能なＰｄからなるバインダー導電層５、即ち、化合物半導体層１の露出表面における自己酸化物を還元して電極の密着性を改善するための導電層を設けているので、電極の密着性を向上することによって電極の剥離を防止することができ、また、酸化物に伴う接触抵抗値の増大を解消することができるので、化合物半導体装置の特性及び信頼性を向上することができる。
【００１８】
（２）また、本発明は、上記（１）において、第１の耐熱性金属層２及び第２の耐熱性金属層４の内の少なくとも一方が、Ｍｏ或いはＭｏ合金のいずれかから構成され、また、非耐熱性金属層３がＡｌ、Ａｇ、及び、Ａｕの内のいずれか１つから構成されることを特徴とする。
【００１９】
この様に、第１の耐熱性金属層２或いは第２の耐熱性金属層４としては、蒸着法による堆積が可能なＭｏや、Ｍｏ・Ａｌ等のＭｏ合金を用いることが望ましく、また、非耐熱性金属層３としては、Ａｌ，Ａｇ，Ａｕからなる低抵抗でソフトな金属を用いることによって、良導電性を損なうことなく応力を緩和することができる。
また、第２の耐熱性金属層４として、Ａｌ、Ａｇ及びＡｕより熱膨張係数の小さなＭｏやＭｏ合金を用いることによって、熱の印加によって電極の表面に形成されるヒロックの発生を抑制することができる。
なお、第１の耐熱性金属層２及び第２の耐熱性金属層４は、互いに異なった材料によって構成しても良いものである。
【００２２】
【発明の実施の形態】
ここで、図２を参照して本発明の第１の実施の形態の製造工程を説明するが、説明を簡単にするためにデバイス構造の説明は省略する。
図２（ａ）参照
まず、ＩｎＧａＡｓ層１１の全面にレジストを塗布し、露光・現像することによって、幅が、例えば、０．１５μｍの電極形成用の開口部１３を有するレジストパターン１２を形成する。
【００２３】
図２（ｂ）参照
次いで、抵抗加熱蒸着法を用いて、厚さが５ｎｍ以下、例えば、１．０ｎｍのＰｄ層２０を堆積させたのち、電子ビーム蒸着法を用いて、第１の耐熱性金属層として、厚さが２〜５０ｎｍ、例えば１０ｎｍのＭｏ層１４を堆積させ、次いで、抵抗加熱蒸着法を用いて、厚さが１００〜６００ｎｍ、例えば、３００ｎｍのＡｌ層１５を堆積させ、次いで、再び、電子ビーム蒸着法を用いて、第２の耐熱性金属層として、厚さが２〜５０ｎｍ、例えば１０ｎｍのＭｏ層１６を堆積させる。
なお、この蒸着工程において、レジストパターン１２の平坦面にも、Ｐｄ層２１、Ｍｏ層１７、Ａｌ層１８、及び、Ｍｏ層１９からなる多層膜が堆積する。
【００２４】
図２（ｃ）参照
次いで、レジスト剥離液を用いてレジストパターン１２を除去することによって、Ｐｄ層２１、Ｍｏ層１７、Ａｌ層１８、及び、Ｍｏ層１９からなる多層膜も同時に除去して、Ｐｄ層２０、Ｍｏ層１４、Ａｌ層１５、及び、Ｍｏ層１６からなるノンアロイ電極が形成される。
【００２５】
この様に、本発明の第１の実施の形態においては、第１に、リフトオフ法によって電極を形成しているので、半導体層にダメージを与えることなく、且つ、加工精度良く形成することができる。
【００２６】
また、第２に、Ｍｏ層１４は、Ａｌ層１５に対するバリア層となるので、ＩｎＧａＡｓ層を構成するＩｎとＡｌとが反応して高抵抗な中間化合物を形成することがなく、熱的安定性に優れた電極となる。
【００２７】
因に、このノンアロイ電極の接触抵抗率を測定したところ、６．５９×１０-8Ω・ｃｍ2 であり、このノンアロイ電極を配線形成工程における熱処理温度を想定して３５０℃で５分間のアニールを行ったところ、アニール後の接触抵抗率は３．６８×１０-8Ω・ｃｍ2 となり、接触抵抗率が改善される傾向が見られた。
【００２８】
一方、比較のために形成した、３５ｎｍのＡｕＧｅ層、１１ｎｍのＮｉ層、及び、２５４ｎｍのＡｕ層からなる従来のアロイ電極の接触抵抗率は１．３２×１０-6Ω・ｃｍ2 であり、同じく３５０℃で５分間のアニールを行った後の接触抵抗率は３．１９×１０-6Ω・ｃｍ2 となり、接触抵抗率が増加する傾向が見られた。
これは、従来のアロイ電極の場合には、アニールによってＡｕとＩｎの反応が過剰になり、それによって高抵抗の中間化合物が生成されるためと考えられ、一方、本発明の第２の実施の形態においては、Ｍｏ層１４がバリア層となるのでＡｌとＩｎとが反応することがなく、したがって、熱的に安定な特性が得られるものと考えられる。
【００２９】
また、第３に、Ｍｏ層１４，１６を上下に形成することによって、中間のＡｌ層１５に加わる上下からの応力差を緩和し、且つ、Ｍｏ（線膨張係数α＝３．７〜５．３×１０-6／Ｋ）はＡｌ（α＝２３．１×１０-6／Ｋ）より熱膨張係数が小さいので、電極表面におけるヒロックの発生を抑制することができる。
【００３０】
また、第４に、Ｍｏに比べてソフトであるＡｌは応力が小さく、応力の大きなＭｏを電極として用いても電極全体にかかる応力を小さくすることできるので、電極の剥離を抑制することができ、それによって、化合物半導体装置の信頼性を向上することができる。
【００３５】
また、このノンアロイ電極の密着度を測定するために、最上層のＭｏ層１６にＡｌ片を接着剤で接着し、Ａｌ片を引張上げて電極を剥がす力を測定したところ、密着度は７９２ｋｇ重／ｃｍ2 であった。
一方、上述の比較のために形成したアロイ電極の密着力は、６９４ｋｇ重／ｃｍ2 であり、したがって、本発明のノンアロイ電極によって従来のアロイ電極と同等以上の密着度を得ることができることが確認された。
【００３６】
この様な密着性及び低接触抵抗率の向上は、バインダー導電層として還元性の強いＰｄ層を用いたためと考えられ、ＰｄがＩｎＧａＡｓ層１１の表面に形成されている自然酸化膜を還元してＩｎＧａＡｓ層１１と反応するので、密着性が改善されるとともに、抵抗率も低下するものと考えられる。
【００３７】
また、上記の３５０℃における５分間のアニール後のノンアロイ電極の表面状態を観察したところヒロックは見られなかったが、比較のために形成したＰｄ／Ｍｏ／Ａｌ三層構造電極においては、アニール処理後にヒロックが観察された。これは、本発明のノンアロイ電極の場合には、最上層にＡｌ層１５より熱膨張係数が小さいＭｏ層１６を設けているため、このＭｏ層が熱応力に起因するヒロックの発生を抑制するためと考えられる。
【００３８】
なお、この第１の実施の形態におけるバインダー導電層としてのＰｄ層２０は、３５０℃、５分間のアニール工程において、下地のＩｎＧａＡｓ層１１と反応するが、Ｐｄ層２０の厚さを５ｎｍ以下にしているので、ＩｎＧａＡｓ層１１とＰｄ層２０との反応が過剰に進行して電気的特性を劣化させることがない。
【００３９】
この様に、本発明の第１の実施の形態においては、第１の耐熱性金属層と下地半導体層との間にＰｄからなるバインダー導電層を設けているので、密着性を改善することができ、特に、バッチ処理によって化合物半導体装置を製造する場合には、半導体層の露出表面に自然酸化膜が形成されるので重要になる。
【００４０】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、第１の耐熱性金属層及び第２の耐熱性金属層として、Ｍｏを用いているが、Ｍｏに限られるものはなく、Ｍｏ・Ａｌ等のＭｏ合金を用いても良いものであり、さらには、蒸気圧が高く、したがって、蒸着法によって成膜が可能で、下地半導体層との反応性が小さな耐熱性金属を用いても良いものである。
【００４１】
また、上記の実施の形態においては、第１の耐熱性金属層と第２の耐熱性金属層とを同じＭｏ層によって構成しているが、必ずしも同じ金属である必要はなく、互いに、異なった金属を用いても良いものである。
【００４２】
また、上記の実施の形態においては、応力を緩和するための非耐熱性金属としてＡｌ層を用いているが、Ａｌ層に限られるものではなく、Ａｌと同様にソフトで低抵抗なＡｕ或いはＡｇを用いても良いものである。
【００４３】
また、上記の実施の形態においては、説明を簡単にするために化合物半導体装置の素子構造の説明を省略したが、本発明は、ＨＥＭＴ、ＭＥＳＦＥＴ、或いは、ＨＢＴ（ヘテロ接合バイポーラトランジスタ）等の高周波用化合物半導体装置のオーミック電極或いはショットキーバリアゲート電極として用いるものであり、さらには、ＩｎＧａＡｓ層等をキャップ層とする半導体レーザ等の化合物光半導体装置に適用されるものである。
【００４４】
また、電極の下地半導体は、ＩｎＧａＡｓ層に限られるものではなく、ＩｎＡｌＡｓ層或いはＩｎＧａＰ層等のＩｎを構成元素として含むIII-Ｖ族化合物半導体層の場合に好適であるが、Ｉｎを含まないＧａＡｓ層等にも適用されるものであり、また、下地半導体層の導電型としてもｎ型層であってもｐ型層であっても適用されるものである。
【００４５】
【発明の効果】
本発明によれば、化合物半導体層上に設ける電極として、蒸着法により成膜が可能なＷより蒸気圧の高い第１の耐熱性金属層、非耐熱金属層、及び、Ｗより蒸気圧の高い第２の耐熱性金属層による多層構造電極を用いているので、熱的安定性に優れた電極をリフトオフ法によって形成することができ、それによって、半導体デバイスにダメージを与えることなく微細加工が可能になる。
【００４６】
また、下地半導体層と第１の耐熱性金属層との間にＰｄ層等のバインダー導電層を設けることによって、下地半導体層の表面の自然酸化膜を還元することができるので、電極の密着性を改善することができるとともに、接触抵抗率を低減することができ、それによって、電極の剥離を防止することができる。
【００４７】
この様な効果が相乗的に発揮されることによって、良好な電気特性と高い信頼性を有する加工性の良い電極構造を実現することができ、それによって、化合物半導体装置の性能向上と信頼性向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の製造工程の説明図である。
【図３】  従来のＧａＡｓ電界効果型トランジスタの製造工程の説明図である。
【符号の説明】
１  化合物半導体層
２  第１の耐熱性金属層
３  非耐熱性金属層
４  第２の耐熱性金属層
５  バインダー導電層
１１  ＩｎＧａＡｓ層
１２  レジストパターン
１３  開口部
１４  Ｍｏ層
１５  Ａｌ層
１６  Ｍｏ層
１７  Ｍｏ層
１８  Ａｌ層
１９  Ｍｏ層
２０  Ｐｄ層
２１  Ｐｄ層
３１  半絶縁性ＧａＡｓ基板
３２  アンドープＧａＡｓ層
３３  ｎ型ＧａＡｓ層
３４  ＷＳｉ層
３５  ＬａＢ6 層
３６  Ｗ層
３７  レジストパターン
３８  エッチングガス
３９  ソース電極
４０  ドレイン電極
【図１】
0004147441.tif 000002
【図２】
0004147441.tif 000003
【図３】
0004147441.tif 000004