【手続補正書】
【提出日】平成20年1月25日(2008.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体表示装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタで構成されたソース信号線駆動回路と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路と、を有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と、前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、前記第２の回路の出力信号線とはともにゲート信号線に第２の接続点で電気的に接続されていることを特徴とする半導体表示装置。
【請求項２】
複数の薄膜トランジスタで構成されたソース信号線駆動回路と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路と、を有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と、前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、前記第２の回路の出力信号線とはともにゲート信号線に第２の接続点で電気的に接続され、
前記第１の回路のｐチャネル型薄膜トランジスタのゲートには、ゲート信号線選択パルスが入力され、
前記第１の回路のｎチャネル型薄膜トランジスタのゲートには、第１の信号が入力され、
前記第２の回路のｐチャネル型薄膜トランジスタのゲートには、第２の信号が入力され、
前記第２の回路のｎチャネル型薄膜トランジスタのゲートには、第３の信号が入力され、
対向コモン反転駆動時において、対向電極の電位が高い電位にあるときのフレーム期間を第１のフレーム期間、前記対向電極の電位が低い電位にあるときのフレーム期間を第２のフレーム期間としたとき、
前記第３の信号は、第１のフレーム期間から第２のフレーム期間に切り換る間の帰線期間内に入力され、
前記第２の信号は、前記ゲート信号線選択パルスが入力される直前に入力され、
前記第１の信号は、前記第２のフレーム期間で、ゲート信号線選択パルスが出力されてから、前記第１のフレーム期間で、第２の信号が入力されるまでの間および、前記第１のフレーム期間で、ゲート信号線選択パルスが出力されてから、帰線期間で前記第３の信号が入力されるまでの間に入力されることを特徴とする半導体表示装置。
【請求項３】
請求項２において、前記第１の信号は、外部から直接信号を入力することにより得られることを特徴とする半導体表示装置。
【請求項４】
請求項２において、前記第１の信号は、前記ゲート信号線選択パルスと前記第３の信号とを論理回路に入力し、前記論理回路の出力によって得られる信号であることを特徴とする半導体表示装置。
【請求項５】
請求項２において、前記第１の信号は、前記ゲート信号線駆動回路に外部から供給される信号のうちの１つあるいは複数の信号を論理回路に入力し、前記論理回路の出力によって得られる信号であることを特徴とする半導体表示装置。
【請求項６】
請求項２において、前記第１の信号は、前期ゲート信号線選択パルスと前記第３の信号とをリセット・セット型フリップフロップ回路に入力し、続いて、前記リセット・セット型フリップフロップ回路の出力と前記ゲート信号線選択パルスとをＮＯＲ回路に入力し、前記ＮＯＲ回路の出力によって得られることを特徴とする半導体表示装置。
【請求項７】
複数の薄膜トランジスタで構成されたソース信号線駆動回路と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路と、
リセット・セット型フリップフロップ回路と、
ＮＯＲ回路と、を有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と、前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、前記第２の回路の出力信号線とはともにゲート信号線に第２の接続点で電気的に接続され、
前記第１の回路のｐチャネル型薄膜トランジスタのゲートには、ゲート信号線選択パルスが入力され、
前記第１の回路のｎチャネル型薄膜トランジスタのゲートには、第１の信号が入力され、
前記第２の回路のｐチャネル型薄膜トランジスタのゲートには、第２の信号が入力され、
前記第２の回路のｎチャネル型薄膜トランジスタのゲートには、第３の信号が入力され、
対向コモン反転駆動時において、対向コモン電極が高い電位にあるときのフレーム期間を第１のフレーム期間、前記対向コモン電極が低い電位にあるときのフレーム期間を第２のフレーム期間としたとき、
前記第３の信号は、第１のフレーム期間から第２のフレーム期間に切り換る間の帰線期間内に入力され、
前記第２の信号は、前記ゲート信号線選択パルスが入力される直前に入力され、
前記第１の信号は、リセット・セット型フリップフロップ回路のリセット信号入力線にゲート信号線選択パルスを入力し、セット信号入力線に第３の信号を入力して得られるセット出力信号と、前記ゲート信号線選択パルスと、をＮＯＲ回路に入力して得られる、前記ＮＯＲ回路の出力信号であることを特徴とする半導体表示装置。
【請求項８】
請求項２乃至７のいずれか一において、前記第２の信号は、外部から直接信号を入力することにより得られることを特徴とする半導体表示装置。
【請求項９】
請求項２乃至７のいずれか一において、前記第２の信号は、前記ゲート信号線選択パルスの前段に出力されるゲート信号線選択パルスであることを特徴とする半導体表示装置。
【請求項１０】
請求項２乃至９のいずれか一において、前記第３の信号は、外部から直接信号を入力することにより得られることを特徴とする半導体表示装置。
【請求項１１】
複数の薄膜トランジスタで構成されたソース信号線駆動回路と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路と、を有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と、前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、前記第２の回路の出力信号線とはともにゲート信号線に第２の接続点で電気的に接続され、
対向コモン反転駆動時において、対向電極の電位が高い電位にあるときのフレーム期間を第１のフレーム期間、前記対向電極の電位が低い電位にあるときのフレーム期間を第２のフレーム期間としたとき、
ゲート信号線選択パルスに同期してゲート線電位が前記第１の電源の電位となり、
前記第２のフレーム期間から前記第１のフレーム期間に切り換わるときのゲート線電位は前記第２の電源の電位であり、
前記第１のフレーム期間から前記第２のフレーム期間に切り換わるときのゲート線電位は前記第３の電源の電位であることを特徴とする半導体表示装置。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の半導体表示装置を組み込んだことを特徴とする携帯電話、ビデオカメラ、モバイルコンピュータ、ヘッドマウントディスプレイ、テレビ、携帯書籍、パーソナルコンピュータ、デジタルカメラ、ＤＶＤプレーヤー、又はプロジェクタ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明の半導体表示装置の一は、
複数の薄膜トランジスタで構成されたソース信号線駆動回路部と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路部と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、
を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路とを有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、
前記第２の回路の出力信号線と、
はともにゲート信号線に第２の接続点で電気的に接続されていることを特徴としている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明の半導体表示装置の一は、
複数の薄膜トランジスタで構成されたソース信号線駆動回路部と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路部と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、
を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路と、
を有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、
前記第２の回路の出力信号線と、
はともにゲート信号線に第２の接続点で電気的に接続され、
前記第１の回路のｐチャネル型薄膜トランジスタのゲートには、ゲート信号線選択パルスが入力され、
前記第１の回路のｎチャネル型薄膜トランジスタのゲートには、第１の信号が入力され、
前記第２の回路のｐチャネル型薄膜トランジスタのゲートには、第２の信号が入力され、
前記第２の回路のｎチャネル型薄膜トランジスタのゲートには、第３の信号が入力され、
前記第３の信号は、
対向コモン反転駆動時において、対向電極の電位が高い電位にあるときのフレーム期間を第１のフレーム期間、前記対向電極の電位が低い電位にあるときのフレーム期間を第２のフレーム期間としたとき、
第１のフレーム期間から第２のフレーム期間に切り換る間の帰線期間内に入力され、
前記第２の信号は、
前記ゲート信号線選択パルスが入力される直前に入力され、
前記第１の信号は、
前記第２のフレーム期間で、ゲート信号線選択パルスが出力されてから、前記第１のフレーム期間で、第２の信号が入力されるまでの間および、前記第１のフレーム期間で、ゲート信号線選択パルスが出力されてから、帰線期間で前記第３の信号が入力されるまでの間に入力されることを特徴としている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第１の信号は外部から直接信号を入力することにより得られることを特徴としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第１の信号は、前記ゲート信号線選択パルスと前記第３の信号とを論理回路に入力し、前記論理回路の出力によって得られる信号であることを特徴としている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第１の信号は前記ゲート信号線駆動回路に外部から供給される信号のうちの１つあるいは複数の信号を論理回路に入力し、前記論理回路の出力によって得られる信号であることを特徴としている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第１の信号は、前期ゲート信号線選択パルスと前記第３の信号とをリセット・セット型フリップフロップ回路に入力し、続いて、前記リセット・セット型フリップフロップ回路の出力と前記ゲート信号線選択パルスとをＮＯＲ回路に入力し、前記ＮＯＲ回路の出力によって得られることを特徴としている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第２の信号は外部から直接信号を入力することにより得られることを特徴としている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第２の信号は前記ゲート信号線選択パルスの前段に出力されるゲート信号線選択パルスであることを特徴としている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第３の信号は外部から直接信号を入力することにより得られることを特徴としている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明の半導体表示装置の一は、
複数の薄膜トランジスタで構成されたソース信号線駆動回路部と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路部と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、
を有する半導体表示装置において、
前記ゲート信号線駆動回路は、ゲート信号線１本につき少なくとも１つのトライステートバッファを有し、
前記トライステートバッファは、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第１の回路と、
一対の、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタを有する第２の回路と、
リセット・セット型フリップフロップ回路と、
ＮＯＲ回路と、
を有し、
前記第１の回路のｎチャネル型薄膜トランジスタのソース領域と前記第２の回路のｐチャネル型薄膜トランジスタのソース領域とが第１の接続点で電気的に接続され、
第１の電源が前記第１の回路のｐチャネル型薄膜トランジスタのソース領域に電気的に接続され、
第１の電源よりも低い電位を有する第２の電源が前記第１の接続点に電気的に接続され、
第２の電源よりも低い電位を有する第３の電源が前記第２の回路のｎチャネル型薄膜トランジスタのソース領域に電気的に接続され、
前記第１の回路の出力信号線と、
前記第２の回路の出力信号線と、
はともにゲート信号線に第２の接続点で
電気的に接続され、
前記第１の回路のｐチャネル型薄膜トランジスタのゲートには、ゲート信号線選択パルスが入力され、
前記第１の回路のｎチャネル型薄膜トランジスタのゲートには、第１の信号が入力され、
前記第２の回路のｐチャネル型薄膜トランジスタのゲートには、第２の信号が入力され、
前記第２の回路のｎチャネル型薄膜トランジスタのゲートには、第３の信号が入力され、
前記第３の信号は、
対向コモン反転駆動時において、対向コモン電極が高い電位にあるときのフレーム期間を第１のフレーム期間、前記対向コモン電極が低い電位にあるときのフレーム期間を第２のフレーム期間としたとき、
第１のフレーム期間から第２のフレーム期間に切り換る間の帰線期間内に入力され、
前記第２の信号は、
前記ゲート信号線選択パルスが入力される直前に入力され、
前記第１の信号は、
リセット・セット型フリップフロップ回路のリセット信号入力線にゲート信号線選択パルスを
入力し、セット信号入力線に第３の信号を入力して得られるセット出力信号と、
前記ゲート信号線選択パルスと、
をＮＯＲ回路に入力して得られる、前記ＮＯＲ回路の出力信号が入力されることを特徴としている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第２の信号は外部から直接信号を入力することにより得られることを特徴としている。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第２の信号は前記ゲート信号線選択パルスの前段に出力されるゲート信号線選択パルスであることを特徴としている
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明の半導体表示装置の一は、
上記半導体表示装置において、前記第３の信号は外部から直接信号を入力することにより得られることを特徴としている。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明の半導体表示装置の駆動方法の一は、
複数の薄膜トランジスタで構成されたソース信号線駆動回路部と、
複数の薄膜トランジスタで構成されたゲート信号線駆動回路部と、
複数の画素薄膜トランジスタがマトリクス状に配置された画素部と、
を有する半導体表示装置において、
アクティブマトリクス回路を構成する画素ＴＦＴの駆動には、第１の電源電位と、第２の電源電位と、第３の電源電位との３種類の電位を用いることを特徴としている。