【手続補正書】
【提出日】平成20年4月15日(2008.4.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体基板上に形成された第１の配線層と、
該第１の配線層を覆って全面に形成された層間絶縁膜と、
該層間絶縁膜に設けられたビアホール及び配線溝を埋め込んで上記第１の配線層に接続形成された第２の配線層とを備えた半導体装置において、
上記ビアホールは、上記配線溝底に至る上部が拡がったテーパ形状であることを特徴とする半導体装置。
【請求項２】  上記配線溝は、開口面に対してほぼ垂直な加工形状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】  上部に第１の配線層が形成された半導体基板上の全面に絶縁膜を形成する第１の工程と、
上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記層間絶縁膜上のレジストマスクを用いて上記層間絶縁膜にビアホール及び配線溝をそれぞれ開口する第３の工程と、
次いで全面エッチバックにより上記ビアホール底の上記絶縁膜をエッチング除去すると共に、上記配線溝底に至る上記ビアホール上部をエッチングしてテーパ形状とする第４の工程と、
次いで上記配線溝及び上記ビアホールを同時に埋め込んで上記第１の配線層に接続する第２の配線層を形成する第５の工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項４】  第１の配線層が銅膜から成り、上記絶縁膜が窒素または炭素を含有する絶縁膜であることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】  上記第３の工程は、
上記配線溝を形成する工程と、
上記配線溝を形成した後、上記ビアホールを形成する工程とを有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】  上記第３の工程は、
上記層間絶縁膜上の第一レジストマスク用いて、上記層間絶縁膜に上記絶縁膜を露出するような上記ビアホールを形成する（Ａ）工程と、
上記（Ａ）工程の後、上記ビアホール内にレジスト材料を埋め込む（Ｂ）工程と、
上記（Ｂ）工程の後、上記層間絶縁膜上の第二レジストマスクを用いて、上記層間絶縁膜を所定の深さまでエッチングすることにより、上記ビアホールと連通するような上記配線溝を形成する（Ｃ）工程とを有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項７】  上記第３工程において、
上記（Ａ）工程と上記（Ｂ）工程の間に、上記第一レジストマスクを酸素プラズマを用いたアッシングと薬液によるウエット処理により取り除く（Ｄ）工程が更に存在し、
上記（Ｂ）工程は、上記レジスト材料を上記層間絶縁膜上に塗布した後、エッチバック法により上記レジスト材料をエッチングして上記ビアホール内に残存させて上記ビアホール内に上記レジスト材料を埋め込む工程であり、
上記（Ｃ）工程の後、上記ビアホール内の上記レジスト材料及び上記第二レジストマスクを酸素プラズマを用いたアッシングと薬液によるウエット処理により取り除く（Ｅ）工程が更に存在することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】  上記第５の工程は、
ＴｉＮ又はＴａＮを有するバリアメタルをスパッタ法又はＣＶＤ法により形成する（Ｆ）工程と、
上記（Ｆ）工程の後、上記バリアメタル上にＣｕで構成されるシード層を形成する（Ｇ）工程と、
上記（Ｇ）工程の後、上記シード層上にめっき法にて上記配線溝及び上記ビアホールに銅材料を埋め込む（Ｈ）工程と、
上記（Ｈ）工程の後、ＣＭＰ法により上記バリアメタル、上記シード層及び上記銅材料を研磨して、上記配線溝及び上記ビアホール内に上記バリアメタル、上記シード層及び上記銅材料を残存させて上記第２の配線層を形成する（Ｉ）工程とを有することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項９】  上記（Ｆ）工程は上記バリアメタルを、上記配線溝の側面及び底面、上記ビアホールの側面及び底面、及び上記層間絶縁膜の上面に形成する工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】  半導体基板上に形成された第１の配線層と、
該第１の配線層を覆って全面に形成された層間絶縁膜と、
該層間絶縁膜に設けられたビアホール及び配線溝を埋め込んで上記第１の配線層に接続形成された第２の配線層とを備えた半導体装置において、
上記ビアホールは、上記ビアホールの上部が上記配線溝底に至る上記ビアホールの上端に向かって広がるような形状を持つことにより、上記ビアホールの底部よりも広い口径を有するものであることを特徴とする半導体装置。
【請求項１１】  上記配線溝は、開口面に対してほぼ垂直な加工形状であることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】  上記第１の配線層及び上記第２の配線層はそれぞれ銅配線層であり、
上記第１の配線層と上記層間絶縁膜との間にシリコンと窒素との化合物で構成された絶縁膜、又はシリコンと炭素との化合物で構成された絶縁膜を更に有することを特徴とする請求項１０に記載の半導体装置。
【請求項１３】  上記第２の配線層は、上記ビアホール側面と底面を覆い上記配線溝の側面と底面を覆うＴｉＮ又はＴａＮを含有するバリアメタルと、上記バリアメタル上に設けられたＣｕ金属層とを有することを特徴とする請求項１２に記載の半導体装置。
【請求項１４】  上部に第１の配線層が形成された半導体基板上の全面に絶縁膜を形成する第１の工程と、
上記絶縁膜上に層間絶縁膜を形成する第２の工程と、
上記層間絶縁膜上のレジストマスクを用いて上記層間絶縁膜にビアホール及び配線溝をそれぞれ開口する第３の工程と、
次いで全面エッチバックにより、上記ビアホール底の上記絶縁膜をエッチング除去すると共に、上記ビアホールの上部が上記配線溝底に至る上記ビアホールの上端に向かって広がるような形状とすることにより、上記ビアホールの底部よりも広い口径を有するように加工する第４の工程と、
次いで上記配線溝及び上記ビアホールを同時に埋め込んで上記第１の配線層に接続する第２の配線層を形成する第５の工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項１５】  第１の配線層が銅膜から成り、上記絶縁膜がシリコンと窒素との化合物、又はシリコンと炭素との化合物であることを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】  上記第３の工程は、
上記配線溝を形成する工程と、
上記配線溝を形成した後、上記ビアホールを形成する工程とを有することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１７】  上記第３の工程は、
上記層間絶縁膜上の第一レジストマスク用いて、上記層間絶縁膜に上記絶縁膜を露出するような上記ビアホールを形成する（Ａ）工程と、
上記（Ａ）工程の後、上記ビアホール内にレジスト材料を埋め込む（Ｂ）工程と、
上記（Ｂ）工程の後、上記層間絶縁膜上の第二レジストマスクを用いて、上記層間絶縁膜を所定の深さまでエッチングすることにより、上記ビアホールと連通するような上記配線溝を形成する（Ｃ）工程とを有することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１８】  上記第３工程において、
上記（Ａ）工程と上記（Ｂ）工程の間に、上記第一レジストマスクを酸素プラズマを用いたアッシングと薬液によるウエット処理により取り除く（Ｄ）工程が更に存在し、
上記（Ｂ）工程は、上記レジスト材料を上記層間絶縁膜上に塗布した後、エッチバック法により上記レジスト材料をエッチングして上記ビアホール内に残存させて上記ビアホール内に上記レジスト材料を埋め込む工程であり、
上記（Ｃ）工程の後、上記ビアホール内の上記レジスト材料及び上記第二レジストマスクを酸素プラズマを用いたアッシングと薬液によるウエット処理により取り除く（Ｅ）工程が更に存在することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】  上記第５の工程は、
ＴｉＮ又はＴａＮを有するバリアメタルをスパッタ法又はＣＶＤ法により形成する（Ｆ）工程と、
上記（Ｆ）工程の後、上記バリアメタル上にＣｕで構成されるシード層を形成する（Ｇ）工程と、
上記（Ｇ）工程の後、上記シード層上にめっき法にて上記配線溝及び上記ビアホールに銅材料を埋め込む（Ｈ）工程と、
上記（Ｈ）工程の後、ＣＭＰ法により上記バリアメタル、上記シード層及び上記銅材料を研磨して、上記配線溝及び上記ビアホール内に上記バリアメタル、上記シード層及び上記銅材料を残存させて上記第２の配線層を形成する（Ｉ）工程とを有することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項２０】  上記（Ｆ）工程は上記バリアメタルを、上記配線溝の側面及び底面、上記ビアホールの側面及び底面、及び上記層間絶縁膜の上面に形成する工程であることを特徴とする請求項１９に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板上に形成された第１の配線層と、該第１の配線層を覆って全面に形成された層間絶縁膜と、該層間絶縁膜に設けられたビアホール及び配線溝を埋め込んで上記第１の配線層に接続形成された第２の配線層とを備えた装置構成であって、上記ビアホールは、上記配線溝底に至る上部が拡がったテーパ形状であるものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
またこの発明に係る半導体装置の製造方法は、上部に第１の配線層が形成された半導体基板上の全面に絶縁膜を形成する第１の工程と、上記絶縁膜上に層間絶縁膜を形成する第２の工程と、上記層間絶縁膜上のレジストマスクを用いて上記層間絶縁膜にビアホール及び配線溝をそれぞれ開口する第３の工程と、次いで全面エッチバックにより上記ビアホール底の上記絶縁膜をエッチング除去すると共に、上記配線溝底に至る上記ビアホール上部をエッチングしてテーパ形状とする第４の工程と、次いで上記配線溝及び上記ビアホールを同時に埋め込んで上記第１の配線層に接続する第２の配線層を形成する第５の工程とを備えたものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係る他の半導体装置は、半導体基板上に形成された第１の配線層と、該第１の配線層を覆って全面に形成された層間絶縁膜と、該層間絶縁膜に設けられたビアホール及び配線溝を埋め込んで上記第１の配線層に接続形成された第２の配線層とを備えた装置構成であって、上記ビアホールは、上記ビアホールの上部が上記配線溝底に至る上記ビアホールの上端に向かって広がるような形状を持つことにより、上記ビアホールの底部よりも広い口径を有するものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明に係る他の半導体装置の製造方法は、上部に第１の配線層が形成された半導体基板上の全面に絶縁膜を形成する第１の工程と、上記絶縁膜上に層間絶縁膜を形成する第２の工程と、上記層間絶縁膜上のレジストマスクを用いて上記層間絶縁膜にビアホール及び配線溝をそれぞれ開口する第３の工程と、次いで全面エッチバックにより、上記ビアホール底の上記絶縁膜をエッチング除去すると共に、上記ビアホールの上部が上記配線溝底に至る上記ビアホールの上端に向かって広がるような形状とすることにより、上記ビアホールの底部よりも広い口径を有するように加工する第４の工程と、次いで上記配線溝及び上記ビアホールを同時に埋め込んで上記第１の配線層に接続する第２の配線層を形成する第５の工程とを備えたものである。