(57)【特許請求の範囲】
【請求項１】
半導体集積回路の一部の製造方法において、
基板上に拡散領域を形成し、
前記拡散領域の一部を露出させる第一開口を貫通させた第一誘電体層を形成し、
前記第一開口内及び前記第一開口に隣接した第一誘電体層の一部の上に二重ポリシリコンランディンパッドを形成する、
上記各ステップを有しており、前記拡散領域が前記二重ポリシリコンランディングパッド上に設けられている導電体と前記二重ポリシリコンランディングパッドを介して電気的に接続され、且つ前記二重ポリシリコンランディングパッドを形成する場合に、
前記第一開口内における拡散領域の上及び前記第一誘電体層の一部の上に第一ポリシリコン層を形成し、
前記第一ポリシリコン層の一部を露出させる第二開口を貫通させた第二誘電体層を形成し、
前記第一ポリシリコン層の上及び前記第二誘電体層の一部の上に第二ポリシリコン層を形成する、
ことを特徴とする方法。
【請求項２】
半導体集積回路の一部の製造方法において、
基板の一部の上に、各々が少なくとも前記基板上に形成したゲート酸化膜と前記ゲート酸化膜の上に形成したゲート電極とを包含する複数個のデバイスを形成し、
少なくとも２つのゲート電極の間の前記基板の上に拡散領域を形成し、
前記デバイス及び拡散領域の上に第一誘電体層を形成し、
前記第一誘電体層をエッチングして前記拡散領域の一部を露出させる第一開口を形成し、
前記第一開口内の拡散領域の上及び前記第一誘電体層の上に第一ポリシリコン層を形成し、
前記第一ポリシリコン層をパターン形成すると共にエッチングして前記第一開口内及び前記第一誘電体層の一部の上に第一ランディングパッドを形成し、
前記第一ランディングパッド及び前記第一誘電体層の上に第二誘電体層を形成し、
前記第二誘電体層をパターン形成すると共にエッチングして前記第一ランディングパッドの一部を露出させ、
前記第一ランディングパッド及び前記第二誘電体層の上に第二ポリシリコン層を形成し、
前記第二ポリシリコン層をパターン形成すると共にエッチングして前記第一ランディングパッド及び前記第二誘電体層の一部の上に第二ランディングパッドを形成する、
上記各ステップを有することを特徴とする方法。
【請求項３】
請求項２において、更に、
前記第二ランディングパッド及び前記第二誘電体層の上に第三誘電体層を形成し、
前記第三誘電体層をパターン形成すると共にエッチングして前記第二ランディングパッドの一部を露出させる第二開口を形成する、
上記各ステップを有することを特徴とする方法。
【請求項４】
請求項３において、前記第二開口のアスペクト比が前記第一開口のアスペクト比よりも小さいものであることを特徴とする方法。
【請求項５】
請求項４において、更に、前記第二ランディングパッドの上で前記第二開口内に金属コンタクトを形成するステップを有することを特徴とする方法。
【請求項６】
請求項３において、前記デバイスが、更に、側壁スペーサを具備していることを特徴とする方法。
【請求項７】
請求項６において、前記デバイスは、更に、前記ゲート電極上にキャッピング層を有することを特徴とする方法。
【請求項８】
請求項７において、前記キャッピング層が酸化物を有することを特徴とする方法。
【請求項９】
請求項６において、前記側壁スペーサが酸化物を有することを特徴とする方法。
【請求項１０】
請求項６において、前記側壁スペーサが窒化物を有することを特徴とする方法。
【請求項１１】
請求項２において、前記第一誘電体層が前記デバイスを被覆していることを特徴とする方法。
【請求項１２】
請求項１１において、前記デバイスが前記ゲート電極上に設けた酸化物層を有することを特徴とする方法。
【請求項１３】
請求項１２において、前記第一誘電体層が５００乃至２０００Åの間の厚さを有していることを特徴とする方法。
【請求項１４】
請求項１１において、前記デバイスが前記ゲート電極上に設けたキャッピング層及び前記ゲート酸化膜と前記ゲート電極の側部に設けた複数個の側壁スペーサを有することを特徴とする方法。
【請求項１５】
請求項２において、前記第二誘電体層がＢＰＳＧ層を有することを特徴とする方法。
【請求項１６】
請求項２において、前記第二誘電体層がＢＰＳＧ層の下側に存在するドープしていない酸化物を有することを特徴とする方法。
【請求項１７】
本体の表面に形成した半導体集積回路の一部の構成体において、
基板上に設けた各々が少なくとも前記基板上に形成したゲート酸化膜と前記ゲート酸化膜の上に形成したゲート電極とを包含している複数個のデバイス、
少なくとも２つのゲート電極の間において前記基板上に設けた拡散領域、
前記デバイス及び前記拡散領域の一部の上に設けた第一誘電体層、
前記拡散領域の露出部分及び前記第一誘電体層の一部の上に設けた二重ポリシリコンランディングパッド、
前記二重ポリシリコンランディングパッドの上に設けられており前記二重ポリシリコンランディングパッドの一部を露出させるコンタクト開口を有する第三誘電体層、
前記コンタクト開口内で前記二重ポリシリコンランディングパッドの前記一部の上に設けられている導電性コンタクト、
を有しており、前記二重ポリシリコンランディンパッドが、
前記第一開口内における拡散領域及び前記第一誘電体層の一部の上に設けた第一ポリシリコン層、
前記第一誘電体層及び前記第一ポリシリコン層の一部の上に設けられており且つ前記第一ポリシリコン層の一部を露出させる第二開口が貫通されている第二誘電体層、
前記露出された第一ポリシリコン層の上及び前記第二誘電体層の一部の上に設けた第二ポリシリコン層、
を有していることを特徴とする構成体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大略、半導体集積回路及びその処理技術に関するものであって、更に詳細には、金属コンタクト下側のランディングパッド構成体及びその製造方法に関するものである。
【０００２】
【従来の技術】
壊滅的な欠陥に対する保護を与え且つデバイスの電気的パラメータを保証するために製造技術における変動を許容する設計基準が集積回路の設計において必要とされている。なお、電気的パラメータは特徴部の物理的寸法に関連している。ある特徴寸法及び最小スペース（空間）又は設計公差は、デバイスの電気的一体性を維持するために、デバイス間において維持されねばならない。例えば、ホトレジスト露光におけるマスクの不整合又は変動の結果として形状及び寸法が変化する場合がある。従って、使用する物質の種々のタイプ及びチップ上のデバイスの特定の位置に対して設計基準が確立されている。例えば、金属、拡散及びポリシリコン物質に対して、及びゲートに対する金属コンタクトのスペース即ち空間等のコンタクト開口に対してスペースに関する基準が存在している。例えば拡散領域に対する金属コンタクトを形成する場合に不整合が発生すると、コンタクトと例えばポリシリコンゲート等の周りのデバイスとの間の必要とされるスペース即ち空間を侵害する場合がある。従って、最小の必要とされるスペースが減少すると設計公差を充足するものではなくなり且つデバイスの電気的特性を保証するものではなくなる。
【０００３】
例えば金属コンタクトとゲートとの間で不整合又はその他のスペースに関する問題が発生する場合に金属コンタクトによって発生される問題を回避するために、金属コンタクトと下側に存在する拡散領域との間にランディングパッドを形成することが可能である。ランディングパッドはポリシリコン層から形成することが可能であり、そのポリシリコン層の上にはシリサイド層を形成してシート抵抗を減少させることが可能である。ポリシリコンに対する設計基準のために、ランディングパッドはセルの寸法を減少し且つより大きな不整合問題を許容することを可能としている。然しながら、ランディングパッドは後に形成される層に対してトポグラフィ即ち地形的な問題を発生する。実際のレイアウトに依存して、ランディングパッドの上に形成したコンタクト開口は、ランディングパッドなしで形成した開口よりも一層高いアスペクト比を有している。尚、アスペクト比とはコンタクト開口の高さをその幅で割算したものである。アスペククト比がより大きければ大きい程、コンタクト開口を充填することは一層困難となる。
【０００４】
集積回路の製造の分野における別の問題、特により小さいな集積回路特徴寸法へ向けてのたゆまぬ傾向に関連しての問題は、メタリザーション層と半導体要素との間の信頼性の高い導電性電気的コンタクト、特にアルミニウムと単結晶シリコン内の拡散接合との間のコンタクトを形成することである。このような増加した困難性は、アルミニウムとシリコンとが互いに接触しており且つ集積回路を製造するために必要な高温に露呈された場合に相互に拡散する傾向があるという理由による。当該技術において公知の如く、従来の集積回路処理ステップは、アルミニウム中のシリコンの溶解度を充足するように基板からのシリコンが純粋なアルミニウム内にむしろ迅速に拡散させる場合がある。基板から出るシリコンは新たに形成されたアルミニウムとシリコンとの合金によって置換される。アルミニウムとシリコンとの合金の基板への拡散はシリコン内の浅いＰＮ接合を短絡させるような深さへ拡散する場合がある。この現象は接合スパイキングとして知られている。接合スパイキングを防止しながら集積回路メタリゼーションを形成する場合にシリコンをドープしたアルミニウムを使用することはシリコン団塊を形成し、コンタクト接合を弱体化させることが知られている。このような団塊は、実効的にコンタクト区域を減少させ、従ってコンタクトの導電度を著しく減少させる。
【０００５】
従って、集積回路製造分野における最近の進歩はアルミニウムとシリコンとの界面においていわゆる「バリア」層を導入することによって行なわれている。従来、バリア層はチタンタングステン（ＴｉＷ）等の耐火性金属物質であるか、又は例えば窒化チタン（ＴｉＮ）のような耐火性金属窒化物である。バリア層は、シリコンと上側に存在するアルミニウム層との間に配設されるようなコンタクト位置に形成される。ある場合には、バリア層は耐火性金属を付着形成させ、次いでバリア層と金属がシリコンと接触している箇所においては金属シリサイドとを形成するアニールを行なうことによって形成され、当該技術において公知の如く、金属シリサイドはコンタクトの導電度を改善する。いずれの場合においても、バリア層はアルミニウム原子とシリコン原子との相互拡散を禁止し、従って上述した接合スパイキング及びシリコン団塊形成問題を取除いている。
【０００６】
バリア層はシリコンと直接接触しているアルミニウムに関連する問題を取除くものであるが、例えばランディングパッドと接触している場合等の大きなアスペクト比を有するコンタクト開口内に一様にバリア層を形成することは困難である。ＣＶＤ及びコリメート型スパッタリング等の今日の付着技術を用いたとしても、開口内の全ての側部、特に開口の角部に一様にコーティングさせることは困難であることが多い。バリア層が充分に厚くない場合には、カバレッジ即ち被覆が不適切なものとなってピンホールが発生する場合があり、その結果上述した接合スパイキング問題が発生する場合がある。
【０００７】
【発明が解決しようとする課題】
本発明は、金属コンタクト開口のアスペクト比を減少させるような態様でランディングパッドを具備する集積回路及びその製造方法を提供することを目的とする。
【０００８】
本発明の別の目的とするところは、後に形成するバリア層及び金属コンタクトのステップカバレッジを改善する爾後的な処理ステップに対しより改善した平坦性を与えるそのような方法を提供することである。
【０００９】
本発明の更に別の目的とするところは、活性区域上に二重ポリシリコンランディングパッドを形成することによって平坦性をより改善することである。
【００１０】
本発明の更に別の目的とするところは、ランディングパッド上のコンタクト開口の不整合を許容することが可能な技術を提供することである。
【００１１】
本発明の更に別の目的とするところは、スタンダードなプロセスを使用することの可能な技術を提供することである。
【００１２】
【課題を解決するための手段】
本発明は、半導体装置構成体及びその製造方法に組込むことが可能である。本発明によれば、基板上に活性領域乃至は拡散領域を形成する。第一開口を具備する第一誘電体層を活性領域の上に形成する。第一ポリシリコンランディングパッドを第一誘電体層の上及び第一開口内に形成する。第一ポリシリコン層の一部を露出させる開口を貫通させた第二誘電体層を形成する。第二ポリシリコンランディングパッドを第一ポリシリコンランディングパッド及び第二誘電体層の一部の上に形成する。第二誘電体層は２つのポリシリコンランディングパッドの平坦性を向上させる。更に、第二ランディングパッドが、更に、この製造段階においてのウエハの平坦性を向上させる。第三誘電体層を第二ランディングパッド上に形成し、それはランディングパッドの一部を露出させるために第二開口が貫通されている。ランディングパッドを介して活性領域への金属コンタクトを第二開口内に形成することが可能である。この第二開口は、好適には、第一開口よりもアスペクト比が小さく、開口内の金属コンタクト及びバリア層の良好なるステップカバレッジ即ち段差被覆を容易化させている。
【００１３】
【発明の実施の形態】
図１乃至４を参照して、本発明に基づいてランディングパッドを具備する集積回路の製造方法について詳細に説明する。図１乃至４の断面図は、集積回路を製造する全体的な処理の流れの一部として本発明方法を示している。当業者にとって明らかな如く、本明細書において説明する部分的なプロセスの流れは多くのタイプの集積回路の製造において適用することが可能なものであって、その場合に、完全な処理の流れは当該技術において公知の多数のその他の処理ステップを包含するものである。
【００１４】
図１は、部分的に製造された集積回路の一部を示した概略断面図である。本明細書に記載する実施例に基づいて、本発明は、アルミニウム等のメタリゼーション層と単結晶シリコン内のドープした半導体領域としての活性領域との間にランディングパッドを形成するものに向けられている。何故ならば、このようなコンタクトは、通常、ランディングパッドによって対処されるスペース（空間）及びバリア層によって対処されるスパイキング及び団塊問題に対しての不整合及び設計基準に対して最も影響を受けるものだからである。勿論、本発明は、例えば、メタリゼーションとポリシリコンとの間のコンタクト等のその他のコンタクトを形成する場合に適用可能なものである。
【００１５】
図１の構成体はシリコン基板１０を有している。基板の表面内又は表面上及びデバイスを分離するために形成することの可能なフィールド酸化膜領域の上側に種々の活性デバイス（装置）を形成することが可能である。特定の適用例においては、基板トランジスタ１２及び２０がゲート酸化膜層１４及び２２と、ゲート酸化膜層の上側に存在しており且つ典型的に第一ポリシリコン層から形成されるゲート電極１６及び２４とを有している。典型的に、ゲート電極１６，２４は側壁スペーサ２８と、軽度にドープしたドレイン領域３０と、トランジスタ１２に対して示してあるソース及びドレイン又は拡散領域３２，３４と、トランジスタ２０に対して示してある拡散領域３４，３６とを有している。拡散即ち活性領域３４はデバイス間の共用コンタクト３５を形成することが可能である。好適実施例においては、拡散領域３４が一方のトランジスタのソースで隣接するトランジスタのドレインを形成する。
【００１６】
拡散即ち活性領域３４は基板１０の導電型と反対の導電型で形成されている。例えば、基板１０は軽度にドープしたＰ型シリコンとすることが可能であり、且つ拡散領域３４は高度にドープしたＮ型シリコンとすることが可能である。勿論、上述した如く、その他の構成（同一又は反対の導電型の選択）を代替的に使用することが可能であり、例えば、基板１０はＣＭＯＳプロセスにおけるウエル又はタブ領域とすることが可能であり、その中に拡散即ち活性領域３４を形成することが可能である。図１の例においては、拡散領域３４は基板トランジスタ１２，２０の両方によって取り囲まれている。この例においては、拡散領域３４は非常に浅いものであって、例えば０．１５ミクロンの程度であり、それはサブミクロン特徴寸法を有する最近の集積回路にとって一般的である。そうであるから、拡散領域３４はドーパントのイオン注入を行ない、次いで高温アニールを行なって接合を形成することにより形成することが可能である。一方、後の層を形成する前にイオン注入を行ない、所望によりプロセスの後の方でドライブインアニールを実施することが可能である。
【００１７】
好適実施例においては、トランジスタ１２，２０は夫々キャッピング層１８，２６を有することが可能である。キャッピング層は、ポリシリコンゲート電極１６，２４の上又はポリサイドの上に直接形成することが可能である。キャッピング層は、好適には、ゲート電極を封止するために形成される酸化物又は窒化物であり、そのことについては、１９９４年１０月３１日付で出願されており本願出願人に譲渡されている米国特許出願第０８／３３１６９１号（代理人ドケット番号９４−Ｃ−８６／８８）により詳細に記載されている。キャッピング層は、好適には、ポリシリコンをパターン形成し且つエッチングしてゲート電極を形成する前に、ポリシリコンの上に約５００乃至２０００Åの深さに形成する。次いで、そのキャッピング層をポリシリコンでもってパターン形成し且つエッチングしてゲート電極を形成する残存するポリシリコンのみをキャップ即ち冠着させる。次いで、キャッピング層を形成した後に側壁スペーサを形成しゲート電極を更に封止すると共に、設計基準に対する公差を増加させ且つゲート電極とトランジスタゲートに隣接している後に形成される導電性領域との間に充分な距離を与えることが可能である。
【００１８】
付着形成させた酸化物か又は別の適宜の誘電体層とすることの可能な第一誘電体層３８を拡散領域３４及びトランジスタ１２，２０等のその他の既に形成したデバイスの上に形成する。コンタクトが所望される箇所を除いて上側に存在する導電性構成体を拡散領域３４及びその他のデバイスから電気的に分離する目的のために形成した誘電体層３８は約５００乃至２０００Åの間の厚さを有することが可能である。
【００１９】
図１Ａに示した如く、例えば、反応性イオンエッチング又は別のタイプの異方性エッチングによって誘電体層３８を貫通してコンタクト開口４０を形成する。以下の説明から明らかな如く、本発明のこの実施例は拡散領域３４と接触しており且つ後に形成される上側のメタリゼーション層の下側に設けられる上側に存在するランディングパッドを形成する技術に関するものである。誘電体層３８を貫通して主に開口４０のみをエッチングするために誘電体層３８をマスクする。
【００２０】
図１Ｂを参照して説明すると、マスクすることなしに誘電体層３８のエッチングを行なうと、その層の上表面は開口と基本的に同一の速度で垂直方向にエッチングされる。この場合には、側壁スペーサ２８の側部に沿って第二側壁酸化物スペーサ３９が形成される。これらの第二側壁スペーサ３９が形成される。これらの第二側壁スペーサ３９は活性即ち拡散領域３４へ形成されるべき自己整合されたコンタクトを与え且つポリシリコンゲート１６，２４の端部とコンタクト開口４０の端部との間の距離を増加させる。然しながら、ポリシリコンゲート１６，２４の頂部から上側に存在する導電層への距離はキャッピング層１８，２６の厚さに依存する。
【００２１】
図１Ａを参照して説明すると、例えば側壁スペーサ上に開口が位置する場合等の拡散領域３４上方でのコンタクト開口４０の不整合は、ゲート電極１２，２０の端部とコンタクト開口４０の側部との間のコンタクトスペース（空間）を減少させる場合がある。コンタクト開口の不整合のために、例えばいずれかのトランジスタ１２，２０の側壁スペーサ２８又は３９の上方に開口が位置した場合等のために、これらの活性区域の間の距離は、ゲートに対する金属コンタクトのスペース即ち空間に対する設計基準が充足されない程度に減少させる場合があり、従って装置の歩留まりが減少する場合がある。更に、コンタクト開口４０の不整合は、開口のアスペクト比を増加させ、金属コンタクトに対するステップカバレッジ（段差被覆）問題を増加させる。開口４０の不整合が側壁スペーサを除去することを防止するために、これらの側壁スペーサ２８は窒化物から形成することが可能である。好適実施例においては、コンタクト開口４０内に物質を形成させ、その場合に表面トポグラフィ（地形的形状）の平坦化を向上させてバリア層及び金属コンタクトを一様に形成することを可能としながら、コンタクトスペース即ちコンタクト４０の側部からゲート１２，２０の端部へのスペースに対する設計基準が充足される。
【００２２】
図２乃至４を参照して、図１Ａの後の本発明について更に説明する。然しながら、当業者にとって明らかな如く、本発明は図１Ｂに示した如く第二側壁スペーサを使用して実施することが可能であることは勿論である。図２を参照して説明すると、ポリシリコン層を誘電体層３８の上及び拡散領域３４と接触しているコンタクト領域４０内に形成する。次いで、このポリシリコン層をパターン形成し且つエッチングして第一ランディングパッド４２を形成する。このポリシリコン層は、好適には、例えばイオン注入又はその他の適宜の方法によって拡散領域３４と同様のドーパントでドープしたインシチュー即ち現場でドープさせたポリシリコンとして付着形成させる。本実施例においては、拡散領域３４がＮ+である場合には、ポリシリコン層４２はこの層のコンタクト抵抗を減少させ且つ拡散領域３４への適切なる電気的経路を与えるために充分なるドーピングレベルで付着形成させたＮ+インシチュードープ即ち現場でドープさせたポリシリコンとすることが可能である。本実施例においては、ドーピングレベルは形成した場合に約１０20イオン数／ｃｍ3である。平坦化を向上させるが活性領域３４への適切な電気的接続を与える比較的薄いポリシリコン層を与えるために、コンフォーマル即ち適合的ポリシリコンはコンタクト開口４０を充填するものではない。好適には、約１０００乃至２０００Åの間の厚さにドープしていない酸化物を付着形成させることによって、第二誘電体層４４をポリシリコンランディングパッド４２の上に形成する。開口を誘電体層４４に形成してランディングパッド４２の一部を露出させる。誘電体層４４は、第一ポリシリコンランディングパッドに対してコンタクトを形成することを可能としながら、この製造段階においてのウエハの平坦性を向上させる。
【００２３】
第二ポリシリコン層４６を第一ランディングパッド４２及び誘電体層４４の露出部分の上に形成する。ポリシリコン層４６は、好適には、ポリシリコンランディングパッド４２と同様のドーパントでドープしたインシチュードープ即ち現場でドーピングさせたポリシリコンとして付着形成させる。別法としては、ポリシリコン層４６は、形成した場合にはドープしていないものとすることが可能である。ホトレジスト層４７をランディングパッド４２上方を除いてポリシリコン層４６の上に形成する。次いで、ポリシリコン層４６を矢印で示した如く適宜のドーパントでドープする。好適には、イオン注入又はその他の適宜の方法を使用してドーピングを行ないポリシリコンのコンタクト抵抗を低下させ且つランディングパッド４２を介して拡散領域３４への適切な導電性経路を形成する。
【００２４】
図３を参照して説明すると、ポリシリコン層４６をパターン形成し且つエッチングして第一ランディングパッド４２の上に第二ランディングパッド４８を形成する。誘電体層４４及び第二ポリシリコンランディングパッド４８を形成する前に、ポリシリコンランディングパッド４２の上のコンタクトのアスペクト比はいまだにかなり大きなものであり、その場合に金属コンタクトのステップカバレッジ即ち段差被覆はいまだに最大のものとはされていない。第一ランディングパッドと第二ランディングパッドとの間に誘電体層４４のみならず第二ランディングパッド４８を付加させることによって、平坦性が向上され且つコンタクト開口のアスペクト比は減少される。更に、付加的なマスキング層なしで、ポリシリコン間誘電体を具備する二重ランディングパッドが形成される。二重ランディングパッド４２，４８は、例えば必要とされるより小さな幾何学的形状及び活性領域３４上方のコンタクト開口の不整合等のファクタ等によって発生される開口４０におけるコンタクト端部とゲート１２，２０のトランジスタゲート端部との間の空間等の空間に対し適切な設計基準を与える。
【００２５】
第三誘電体層５０をランディングパッド４８及び第二誘電体層４４の上に形成する。第三誘電体層５０は、例えば、この製造段階においてウエハの表面の平坦性を向上させるために、多層膜又は例えばスピン・オン・ガラス又はボロン燐シリケートガラス（ＢＰＳＧ）等のガラス層とすることが可能である。多層膜の一例はＢＰＳＧ層５２の下側に形成するドープしていない酸化膜５１とすることが可能である。ドープしていない酸化膜は後の処理ステップの期間中にチップの区域を保護することに貢献し、特に、ＢＰＳＧ層が第一誘電体層３８によって被覆されていない場合のある活性区域上に直接形成することを防止することに貢献する。誘電体層５０は下側に存在するトポグラフィ即ち地形的特徴に依存した厚さを有しており、且つ約３０００乃至１２０００Åの間の厚さとすることが可能である。開口４９を誘電体層５０を貫通して形成し、ランディングパッド４８の一部を露出させる。誘電体層５０としてＢＰＳＧを使用した場合には、それをリフローさせて開口４９における角部を丸くさせることが可能である。
【００２６】
導電層を誘電体層５０の上及び開口４９内に形成し、パターン形成すると共にエッチングして導電性コンタクト５６を形成する。コンタクト５６はアルミニウム合金又はアルミニウム合金の下側に存在する複合バリア層とすることが可能である。金属コンタクトの下側に形成したバリア層はストレスによって誘起される移動及びエレクトロマイグレーションとして呼称される公知の消耗欠陥メカニズムを減少させるために必要な場合がある。耐火性金属又は耐火性金属窒化物からなる薄いバリア層５４を約４００乃至１０００Åの厚さにスパッタリング又はその他の適宜の方法によって開口４９内及び第三誘電体層５０の上に付着形成させることが可能である。当該技術において公知の如く、バリア層５４は、好適には、窒化チタン又はその他の適宜の耐火性金属窒化物から形成され、又はチタン、チタン・タングステン、又はその他の適宜の耐火性金属から形成することが可能である。一方、バリア層は耐火性金属の上に耐火性金属窒化物を形成して形成することが可能であり、例えば、窒化チタンをチタン層の上に形成することが可能である。バリア層５４の物質及び厚さは、上側に存在する導電層と下側に存在するランディングパッド４８との間においての原子の拡散を防止するために処理条件を最適化すべく選択される。
【００２７】
コンタクト５６は本実施例においては二重ランディングパッド４２及び４８を介して拡散領域３４へ電気的接続を形成する。ランディングパッド４８上方でのコンタクト開口４９の幅及び位置における不整合は、拡散領域３４に対する以前のコンタクト開口４０に対するものほど臨界的なものではない。ランディングパッド４２，４８がコンタクト５６と活性領域３４との間に形成されるので、ゲートとコンタクトとの間のスペースに対する設計基準が維持される。従って、ランディングパッド４２，４８の上により幅広の及び／又は幅狭のコンタクト開口３９を形成して、コンタクト金属下側のバリア層と共に、アルミニウム又はその他の適宜のコンタクト金属等のコンタクト金属を付着形成することを容易化させることが可能である。バリア層はコンタクト開口の側部及び底部に沿って、より詳細には角部においてより一様に形成することが可能である。更に、ランディングパッド４８上方のコンタクト開口４９の何等かの不整合は設計基準を侵すことなしに許容することが可能である。このような金属コンタクトに対するコンタクト開口４９の不整合はこの実施例においてはトランジスタ１２と２０との間における拡散領域３４においては許容可能なものではない。
【００２８】
ポリシリコン間誘電体膜を有する二重ポリシリコンランディングパッドは平坦性を向上させると共に金属コンタクトにおけるアスペクト比を減少させることによってバリア及び金属コンタクトのステップカバレッジ即ち段差被覆を改善するという利点を有している。ポリシリコンランディングパッド４２と４８との間に誘電体膜を設けることによって平坦性は更に向上される。更に、ポリシリコンに対するコンタクト開口を活性区域コンタクトと自己整合させ、その際に必要とされる設計基準を侵すことなしに全体的なセル面積を減少させるために窒化物スペーサを基板トランジスタに対して使用することが可能である。
【００２９】
図４を参照して説明すると自己整合型コンタクトを形成する別の実施例が示されている。図１Ｂを参照して上述した如く、開口４０を形成するためにエッチングを行なう場合に層３８がマスクされていない場合には、側壁スペーサ２８の側部に沿って側壁酸化物スペーサ３９が形成される。側壁スパーサ３９及びキャッピング層１８，２６の上にポリシリコンランディングパッド４２が形成される場合には、開口４０のアスペクト比は一層小さなものであり且つ開口４０内にポリシリコンを形成することを容易なものとさせる。キャッピング層１８，２６がポリシリコンランディングパッド４２の直下にある場合であっても、ポリシリコンランディングパッドに対して設計基準は維持されるべきである。キャッピング層１８，２６上方に付加的な高さがないので、本方法は後に形成される層に対して付加的な平坦性を与え且つ自己整合型コンタクトを形成する。然しながら、ポリシリコン層が直接基板と接触することがないように基板区域の上にいくらかの酸化物を残存させることが重要な場合がある。この状態が発生する場合には、ポリシリコンと共にシリコン基板をエッチングするという不所望の結果が発生する場合がある。
【００３０】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１Ａ】  本発明の一実施例に基づいて半導体集積回路を製造する一段階における状態を示した概略断面図。
【図１Ｂ】  本発明の別の実施例に基づいて半導体集積回路を製造する一段階における状態を示した概略断面図。
【図２】  本発明の一実施例に基づいて半導体集積回路を製造する一段階における状態を示した概略断面図。
【図３】  本発明の一実施例に基づいて半導体集積回路を製造する一段階における状態を示した概略断面図。
【図４】  本発明の別の実施例に基づいて半導体集積回路を製造する一段階における状態を示した概略断面図。
【符号の説明】
１０  シリコン基板
１２，２０  基板トランジスタ
１４，２２  ゲート酸化膜層
１６，２４  ゲート電極
２８  側壁スペーサ
３０  軽度にドープしたドレイン領域
３２，３４，３６  拡散領域
３５  共用コンタクト
３８  誘電体層
３９  第二側壁酸化物スペーサ
４０  コンタクト開口
４２  第一ランディングパッド
４４  第二誘電体層
４６  第二ポリシリコン層
４８  第二ポリシリコンランディングパッド
４９  コンタクト開口
５０  第三誘電体層
５２  ＢＰＳＧ層
５４  バリア層
５６  コンタクト
【図１Ａ】
0004156044.tif 000002
【図１Ｂ】
0004156044.tif 000003
【図２】
0004156044.tif 000004
【図３】
0004156044.tif 000005
【図４】
0004156044.tif 000006