【手続補正書】
【提出日】平成20年4月8日(2008.4.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
導電膜を形成し、前記導電膜上にフォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記導電膜をエッチング処理してゲート電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記フォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストを現像した後、第２のベークを行うことによって形成し、
前記第１のベークの温度と前記第２のベークの温度の温度差は１０℃以内であることを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜と、前記第１の半導体膜上の一導電型の第２の半導体膜と、前記第２の半導体膜上の導電膜とを形成し、前記導電膜上にフォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記第１の半導体膜、前記第２の半導体膜、及び前記導電膜をエッチング処理して、前記第１の半導体膜からチャネル領域を形成し、前記第２の半導体膜からソース領域とドレイン領域を形成し、前記第１の導電膜からソース電極とドレイン電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記フォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストを現像した後、第２のベークを行うことによって形成し、
前記第１のベークの温度と前記第２のベークの温度の温度差は１０℃以内であることを特徴とする半導体装置の作製方法。
【請求項３】
ゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜と、前記第１の半導体膜上の一導電型の第２の半導体膜と、前記第２の半導体膜上の第１の導電膜とを形成し、前記第１の導電膜上に第１のフォトレジストパターンを形成し、前記第１のフォトレジストパターンを用いて前記第１の半導体膜、前記第２の半導体膜、及び前記第１の導電膜をエッチング処理して、前記第１の半導体膜、前記第２の半導体膜、及び前記第１の導電膜の積層でなる第１のパターンを形成し、
前記第１のパターン上に、第２の導電膜を形成し、前記第２の導電膜上に第２のフォトレジストパターンを形成し、前記第２のフォトレジストパターンを用いて前記第２の導電膜及び前記第１のパターンをエッチング処理して、前記第１の半導体膜からチャネル領域を形成し、前記第２の半導体膜からソース領域とドレイン領域を形成し、前記第１の導電膜からソース電極とドレイン電極を形成し、前記第２の導電膜から画素電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記第１のフォトレジストパターン及び前記第２のフォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストを現像した後、第２のベークを行うことによって形成し、
前記第１のベークの温度と前記第２のベークの温度の温度差は１０℃以内であることを特徴とする半導体装置の作製方法。
【請求項４】
第１の導電膜を形成し、前記第１の導電膜上に第１のフォトレジストパターンを形成し、前記第１のフォトレジストパターンを用いて前記第１の導電膜をエッチング処理してゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜と、前記第１の半導体膜上の一導電型の第２の半導体膜と、前記第２の半導体膜上の第２の導電膜とを形成し、前記第２の導電膜上に第２のフォトレジストパターンを形成し、前記第２のフォトレジストパターンを用いて前記第１の半導体膜、前記第２の半導体膜、及び前記第２の導電膜をエッチング処理して、前記第１の半導体膜、前記第２の半導体膜、及び前記第２の導電膜の積層でなる第１のパターンを形成し、
前記第１のパターン上に、第３の導電膜を形成し、前記第３の導電膜上に第３のフォトレジストパターンを形成し、前記第３のフォトレジストパターンを用いて前記第３の導電膜及び前記第１のパターンをエッチング処理して、前記第１の半導体膜からチャネル領域を形成し、前記第２の半導体膜からソース領域とドレイン領域を形成し、前記第２の導電膜からソース電極とドレイン電極を形成し、前記第３の導電膜から画素電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記第１のフォトレジストパターン乃至前記第３のフォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストを現像した後、第２のベークを行うことによって形成し、
前記第１のベークの温度と前記第２のベークの温度の温度差は１０℃以内であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記露光は多波長光を用いて行うことを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記露光は多波長光の等倍露光装置を用いて行うことを特徴とする半導体装置の作製方法。
【請求項７】
導電膜を形成し、前記導電膜上にフォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記導電膜をエッチング処理してゲート電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記フォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストに対して第２のベークを行った後、前記フォトレジストを現像し、現像された前記フォトレジストに対して第３のベークを行うことによって形成し、
前記第２のベークの温度は前記第３のベークの温度以上であることを特徴とする半導体装置の作製方法。
【請求項８】
ゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜と、前記第１の半導体膜上の一導電型の第２の半導体膜と、前記第２の半導体膜上の導電膜とを形成し、前記導電膜上にフォトレジストパターンを形成し、前記フォトレジストパターンを用いて前記第１の半導体膜、前記第２の半導体膜、及び前記導電膜をエッチング処理して、前記第１の半導体膜からチャネル領域を形成し、前記第２の半導体膜からソース領域とドレイン領域を形成し、前記第１の導電膜からソース電極とドレイン電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記フォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストに対して第２のベークを行った後、前記フォトレジストを現像し、現像された前記フォトレジストに対して第３のベークを行うことによって形成し、
前記第２のベークの温度は前記第３のベークの温度以上であることを特徴とする半導体装置の作製方法。
【請求項９】
ゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜と、前記第１の半導体膜上の一導電型の第２の半導体膜と、前記第２の半導体膜上の第１の導電膜とを形成し、前記第１の導電膜上に第１のフォトレジストパターンを形成し、前記第１のフォトレジストパターンを用いて前記第１の半導体膜、前記第２の半導体膜、及び前記第１の導電膜をエッチング処理して、前記第１の半導体膜、前記第２の半導体膜、及び前記第１の導電膜の積層でなる第１のパターンを形成し、
前記第１のパターン上に、第２の導電膜を形成し、前記第２の導電膜上に第２のフォトレジストパターンを形成し、前記第２のフォトレジストパターンを用いて前記第２の導電膜及び前記第１のパターンをエッチング処理して、前記第１の半導体膜からチャネル領域を形成し、前記第２の半導体膜からソース領域とドレイン領域を形成し、前記第１の導電膜からソース電極とドレイン電極を形成し、前記第２の導電膜から画素電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記第１のフォトレジストパターン及び前記第２のフォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストに対して第２のベークを行った後、前記フォトレジストを現像し、現像された前記フォトレジストに対して第３のベークを行うことによって形成し、
前記第２のベークの温度は前記第３のベークの温度以上であることを特徴とする半導体装置の作製方法。
【請求項１０】
第１の導電膜を形成し、前記第１の導電膜上に第１のフォトレジストパターンを形成し、前記第１のフォトレジストパターンを用いて前記第１の導電膜をエッチング処理してゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体膜と、前記第１の半導体膜上の一導電型の第２の半導体膜と、前記第２の半導体膜上の第２の導電膜とを形成し、前記第２の導電膜上に第２のフォトレジストパターンを形成し、前記第２のフォトレジストパターンを用いて前記第１の半導体膜、前記第２の半導体膜、及び前記第２の導電膜をエッチング処理して、前記第１の半導体膜、前記第２の半導体膜、及び前記第２の導電膜の積層でなる第１のパターンを形成し、
前記第１のパターン上に、第３の導電膜を形成し、前記第３の導電膜上に第３のフォトレジストパターンを形成し、前記第３のフォトレジストパターンを用いて前記第３の導電膜及び前記第１のパターンをエッチング処理して、前記第１の半導体膜からチャネル領域を形成し、前記第２の半導体膜からソース領域とドレイン領域を形成し、前記第２の導電膜からソース電極とドレイン電極を形成し、前記第３の導電膜から画素電極を形成する逆スタガ型薄膜トランジスタを含む半導体装置の作製方法であって、
前記第１のフォトレジストパターン乃至前記第３のフォトレジストパターンは、フォトレジストを塗布し、前記フォトレジストに対して第１のベークを行った後、前記フォトレジストを露光し、露光された前記フォトレジストに対して第２のベークを行った後、前記フォトレジストを現像し、現像された前記フォトレジストに対して第３のベークを行うことによって形成し、
前記第２のベークの温度は前記第３のベークの温度以上であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項７乃至請求項１０のいずれか一において、
前記露光は単波長光を用いて行うことを特徴とする半導体装置の作製方法。
【請求項１２】
請求項７乃至請求項１０のいずれか一において、
前記露光は単波長光の縮小露光装置を用いて行うことを特徴とする半導体装置の作製方法。