(57)【特許請求の範囲】
【請求項１】
ｐビットの入力データ語を複数の符号化テーブルを用いてｑビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすように接続した後に、ＤＳＶ制御を行った際、ＤＳＶ（Digital Sum Value）の絶対値が最小となる符号語列を変調して変調信号を得るように構成されたデジタル変調装置において、
第１のアルゴリズムと前記第１のアルゴリズムよりも深い判断階層を有する第２のアルゴリズムとが予め用意され、且つ、前記第１のアルゴリズムを選択する第１のアルゴリズム選択信号及び前記第２のアルゴリズムを選択する第２のアルゴリズム選択信号のいずれか一方が入力された時に、入力された前記第１のアルゴリズム選択信号或いは前記第２のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記ＤＳＶ制御を行うＤＳＶ制御部を備えたことを特徴とするデジタル変調装置。
【請求項２】
ｐビットの入力データ語を複数の符号化テーブルを用いてｑ
ビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすよう接続した後に、ＤＳＶ制御を行った際、ＤＳＶ（Digital Sum Value）の絶対値が最小となる符号語列を変調して変調信号を得るデジタル変調方法において、
第１のアルゴリズムと前記第１のアルゴリズムよりも深い判断階層を有する第２のアルゴリズムとがＤＳＶ制御部内に予め用意されており、
前記第１のアルゴリズムを選択する第１のアルゴリズム選択信号及び前記第２のアルゴリズムを選択する第２のアルゴリズム選択信号のいずれか一方が前記ＤＳＶ制御部に入力された時に、該ＤＳＶ制御部内で入力された前記第１のアルゴリズム選択信号或いは前記第２のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記ＤＳＶ制御を行うことを特徴とするデジタル変調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ｐビットの入力データ語を複数の符号化テーブルを用いてｑビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上の符号語に変換し、且つ、該一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たして接続して少なくとも一つ以上の符号語列を生成した時に、ＤＳＶ制御用として予め用意した複数のアルゴリズムのうちで所望のアルゴリズムを選択し、この所望のアルゴリズムで一つ以上の符号語列に対してＤＳＶの絶対値が最小となるように制御するように構成したデジタル変調装置及びデジタル変調方法に関するものである。
【０００２】
【従来の技術】
ＣＤ−Ｒ／ＲＷやＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等に代表される光ディスクなどの記録媒体に情報信号を記録する際には、サーボ信号を生成するためや基準クロックを生成するため等の理由により、記録すべき情報信号を光ディスクに記録するのに適した変調信号に変調して記録する必要があり、一般的にｐビットの入力データ語を複数の符号化テーブルを用いてｑビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上の符号語に変換し、且つ、一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たして接続して少なくとも一つ以上の符号語列を生成した時に、少なくとも一つ以上の符号語列に対してＤＳＶ(Digital Sum Value) の絶対値が最小となる符号語を選択した後に、ＤＳＶの絶対値が最小となる符号語列を変調して得た変調信号を光ディスクなどの記録媒体に記録している。
【０００３】
このような変調方式の代表的なものとしては、最小ランレングス（＝最小反転間隔とも呼称する）を３Ｔ（Ｔ＝チャネルビットの周期）、最大ランレングス（＝最大反転間隔とも呼称する）を１１Ｔとしたものに、例えば、ＣＤ（コンパクトディスク）やＭＤ（ミニディスク）などに用いられているＥＦＭ（Eight to Fourteen Modulation：８−１４変調）方式やＤＶＤ（デジタルバーサタイルディスク）などに用いられているＥＦＭ＋（８−１６変調）方式等がある。
【０００４】
まず、ＣＤ（コンパクト・ディスク）に用いられているＥＦＭ変調では、入力した８ビット（１バイト）のディジタルデータを、最小ランレングスが３Ｔ、最大ランレングスが１１Ｔになるラン長制限を満たすような１４ビットのランレングスリミテッドコード（符号語）に変換し、且つ、変換した符号語の間にＤＳＶ(Digital Sum Value) 制御用及びランレングス制限規則保持用として３ビットの接続ビットを付加したものをＥＦＭ変調信号として生成している。
【０００５】
この際、最小ランレングスが３Ｔでは、符号語中の論理値「１」と「１」との間に「０」の数が最小でｄ＝２個含まれており、一方、最大ランレングスが１１Ｔでは、符号語中の論理値「１」と「１」との間に「０」の数が最大でｋ＝１０個含まれている。そして、変調された信号の直流成分や低周波成分を減少させるためにＤＳＶ制御用及びランレングス制限規則保持用として設けた３ビットの接続ビットを１４ビットの符号語の間に接続しても、ＥＦＭ変調信号は最小ランレングスが３Ｔ、最大ランレングスが１１Ｔになるランレングス制限規則ＲＬＬ（ｄ，ｋ）＝ＲＬＬ（２，１０）を満たしている。
【０００６】
次に、ＤＶＤ（デジタル・バーサタイル・ディスク）に用いられているＥＦＭ＋方式では、入力した８ビットのディジタルデータを１６ビットの符号語に変換し、この符号語同士を接続ビットを用いることなく直接接続して、最小ランレングスが３Ｔ、最大ランレングスが１１Ｔのランレングス制限規則ＲＬＬ（２，１０）を満足するように８−１６変調する方式である。
【０００７】
一般的に、上記したＥＦＭ（８−１４変調）方式やＥＦＭ＋（８−１６変調）方式などにより、光ディスクに記録するための変調信号を生成する場合、低域成分の制御を行なう。低域成分が変調信号に含まれると、凹凸状のピット列でデータ記録が行なわれる光ディスクにおいては、再生時に、この低域成分が光ピックアップのサーボ信号に漏れ込み、当該サーボに悪影響を及ぼすためである。
【０００８】
この際、変調信号の低域成分の制御は、一般的に、入力データ語を変換した一つの符号語内でＣＤＳ(Codeword Digital Sum)を演算し、且つ、符号語同士を複数接合した符号語列内でＤＳＶ(Digital Sum Value) の絶対値が最小となるように制御している。
【０００９】
ここで、図３（ａ），（ｂ）はＤＳＶの演算を説明するための図である。上記したＣＤＳ(Codeword Digital Sum)は一つの符号語内のＤＳＶと等価であり、ＤＳＶ(Digital Sum Value) は、図３（ａ），（ｂ）に示したように、符号語列の開始時点から現時点までをＮＲＺＩ(Non Return Inverted) 変換した後の波形がＨ（ハイ）レベルの時に“１”（正極性）とし、Ｌ（ロー）レベルの時に“−１”（負極性）として積分した積分値である。ここでは右側に示した現時点の符号語に対してこれより前に符号化して左側に示した符号語とを接続した例を示している。この際、ＮＲＺＩ変換では、データビット“１”で極性反転を行うために、符号語が同一ビットパターンであっても、接続する直前のビットが図３（ａ）に示したように“１”の場合と、図３（ｂ）に示したように“０”の場合とで波形が反転するものである。
【００１０】
ここで、従来例の一例として、８−１６変調方式の変調規則について簡単に説明する。
【００１１】
図４は８−１６変調方式に用いられる複数の符号化テーブルを説明するため図であり、（ａ）はメインテーブルを示し、（ｂ）はサブテーブルを示した図、
図５は図４に示した複数の符号化テーブルを用いて、低域成分を抑制するようなコードワードを選択していくためのフローチャートである。
【００１２】
図４（ａ），（ｂ）に示した如く、８−１６変調方式に用いられる複数の符号化テーブルは、記録すべきｐビット＝８ビットのデータシンボル（＝入力データ語）をｑビット＝１６ビットのコードワード（＝符号語）に変換するためのものである。尚、以下の説明では、符号化テーブルの図示に合わせて入力データ語をデータシンボルとして記し、符号語をコードワードと記して説明する。
【００１３】
上記した複数の符号化テーブルは、図４（ａ）に示したメインテーブルと、図４（ｂ）に示したサブテーブルとが用意されている。メインテーブルは、８ビットで示される０〜２５５のデータシンボルと、各データシンボルに対応する１６ビットのコードワードとから構成されている。一方、サブテーブルは、８ビットで示される０〜８７のデータシンボルと、各データシンボルに対応する１６ビットのコードワードとから構成されている。
【００１４】
また、メインテーブル及びサブテーブル中には、各データシンボルに対応して状態情報となるステートＳｔ１，ステートＳｔ２，ステートＳｔ３，ステートＳｔ４のそれぞれコードワードが存在する。更に、各コードワードの右側にはネクストステートと呼ぶコードが付加されている。これはこのコードワードの次にはネクストステートで指定されたコードワードを使用するように指示するものである。
【００１５】
次に、図４（ａ），（ｂ）に示したメインテーブルとサブテーブルとを用いて、低域成分を抑制するようなコードワードを選択していく動作について、図４，図５を併用して説明する。
【００１６】
図５に示した如く、まず、ステップＳ１では、変換開始直後、処理を行おうとする領域がセクタの先頭（又はＥＣＣブロックの先頭）であるか否か判断する。尚、セクタの先頭ごとに処理する場合はＤＶＤ−ＲＡＭの場合であり、ＤＶＤ−ＲやＤＶＤ−ＲＷでは１セクタごとではなく１ＥＣＣ（誤り訂正符号）ブロックである１６セクタごとに処理している。
【００１７】
ここで、セクタの先頭（又はＥＣＣブロックの先頭）である場合（ＹＥＳの場合）には、ステップＳ２でＤＳＶの初期値として“０”がセットされて、ステップＳ３に進む。一方、セクタの先頭（又はＥＣＣブロックの先頭）でない場合（ＮＯの場合）にはステップＳ２をスキップして、ステップＳ３に進む。
【００１８】
次に、ステップＳ３では、記録すべきデータシンボル（＝入力データ語）が８７以下であるか否かを判断する。ここで、データシンボルが８７以下の場合（ＹＥＳの場合）にはステップＳ４に進み、一方、データシンボルが８７より大きい場合（ＮＯの場合）には後述のステップＳ９に移行する。
【００１９】
次に、ステップＳ４では、ステップＳ３でデータシンボルが８７以下であると判断されたため、メインテーブル及びサブテーブルを用いてデータシンボルをそれぞれコードワード（＝符号語）に変換して、ステップＳ５に進む。この際、メインテーブル及びサブテーブル中でどのステートＳｔ１〜Ｓｔ４のテーブルを用いるかは、その前のコードワード変換時に決定されるネクストステートの情報に基づいて決定する。尚、変換開始後の最初のデータ選択時にはネクストステートを“１”に設定している。
【００２０】
次に、ステップＳ５では、データシンボルに対してメインテーブル及びサブテーブルでネクストステートの情報に基づいて選択した各コードワードに対してＮＲＺＩ変換を行う。この際、選択した各コードワードに接続する前のコードワードの最下位ビットが“０”であるか“１”であるかを確認してからＮＲＺＩ変換している。そしてメインテーブルで変換したコードワードをＮＲＺＩ変換したものからＣＤＳ（コードワード毎に求めたＤＳＶ）を計算し、これをＣＤＳmainとする。同様に、サブテーブルで変換したコードワードをＮＲＺＩ変換したものからＣＤＳ（コードワード毎に求めたＤＳＶ）を計算し、これをＣＤＳsub とする。そして、ＣＤＳmain及びＣＤＳsub を得た後に、ステップＳ６に進む。
【００２１】
次に、ステップＳ６では、メインテーブル及びサブテーブルを用いて変換した各コードワードに対して、現在の各コードワードとこれより前に符号化したコードワード列（＝符号列）との接続部でのラン長を計算し、そのラン長が所定の制限規則（２Ｔ以上１１以下）、言い換えるとランレングス制限規則ＲＬＬ（ｄ，ｋ）＝ＲＬＬ（２，１０）を満たしているか否かを判断している。そして、ラン長が所定の制限規則を満たしている場合（ＹＥＳの場合）には次のステップＳ７に進み、一方、ラン長が所定の制限規則を満たしていない場合（ＮＯの場合）にはステップＳ８で現在のコードワードを破棄した上でステップＳ１１へ進む。
【００２２】
次に、ステップＳ７では、これまでのコードワード列で積算されたＤＳＶ値にＣＤＳmainを加算した値の絶対値と、これまでのコードワード列で積算されたＤＳＶにＣＤＳsub を加算した値の絶対値とを比較する。そして、これまでのＤＳＶにＣＤＳmainを加算した値の絶対値が、これまでのＤＳＶにＣＤＳsub を加算した値の絶対値以下の場合（ＹＥＳの場合）にはステップＳ１１へ進み、一方、これまでのＤＳＶにＣＤＳmainを加算した値の絶対値が、これまでのＤＳＶにＣＤＳsub を加算した値の絶対値よりも大きい場合（ＮＯの場合）にはステップＳ１３へ進む。
【００２３】
一方、ステップＳ９では、ステップＳ３でデータシンボルが８７より大きいと判断されたため、メインテーブルを用いてデータシンボルをコードワードに変換して、ステップＳ１０に進む。この場合、メインテーブル中でどのステートＳｔ１〜Ｓｔ４のテーブルを用いるかは、その前のコードワード変換時に決定されるネクストステートの情報に基づいて決定する。尚、変換開始後の最初のデータ選択時にはネクストステートを“１”に設定している。
【００２４】
次に、ステップＳ１０では、メインテーブルで変換したコードワードをＮＲＺＩ変換したものからＣＤＳ（コードワード毎に求めたＤＳＶ）を計算し、これをＣＤＳmainとする。尚、ここでＮＲＺＩ変換してＣＤＳmainを計算する場合には、接続する前のコードワードの最下位ビットが“０”であるか“１”であるかを確認してからＮＲＺＩ変換している。そして、ＣＤＳmainを得た後に、ステップＳ１１へと進む。
【００２５】
次に、ステップＳ１１及びステップＳ１２は、メインテーブルを用いて変換した場合であり、ステップＳ１１では、ステップＳ７でこれまでのＤＳＶにＣＤＳmainを加算したものを新たなＤＳＶとするか、又は、ステップＳ１０で演算したＣＤＳmainにこれまでのＤＳＶを加算したものを新たなＤＳＶとし、この後、ステップＳ１２でメインテーブルで変換したコードワードを記録すべきコードワードとして選択して、ステップ１５に進む。
【００２６】
一方、ステップＳ１３及びステップＳ１４は、サブテーブルを用いて変換した場合であり、ステップＳ１３では、ステップＳ７でこれまでのＤＳＶにＣＤＳsub を加算したものを新たなＤＳＶとし、この後、ステップＳ１４でサブテーブルで変換したコードワードを記録すべきコードワードとして選択して、ステップ１５に進む。
【００２７】
次に、ステップＳ１５では、ステップＳ１２又はステップＳ１４を処理した後、１セクタ（又は１ＥＣＣブロック）に書き込まれるべきデータシンボルすべてに対して処理を行ったか否かを判断する。そして、１セクタ分（又は１ＥＣＣブロック分）のデータシンボルすべてに対して処理を終えるまで上記の処理（Ｓ１〜Ｓ１５）を繰り返すことによって、ＮＲＺＩ信号の低域成分を抑制しながら変調を行っている。
【００２８】
【発明が解決しようとする課題】
ところで、従来例で図５を用いて説明したコードワード選択のアルゴリズムはあくまで一例であって、実際には複数のアルゴリズムが存在する。
【００２９】
図６はＤＳＶ制御を簡易に行う際のアルゴリズムＡを説明するための図、
図７はＤＳＶ制御をきめ細かく行う際のアルゴリズムＢを説明するための図である。
【００３０】
図６は前述の従来例における、コードワード選択の部分のみに関するアルゴリズムである。これをアルゴリズムＡとする。図７に示すアルゴリズムは前述したアルゴリズムをより複雑化したものであるが、前述のアルゴリズムよりもさらにＤＳＶ値を抑制しようとするものである。これをアルゴリズムＢとする。
【００３１】
まず、図６に示したアルゴリズムＡについて簡略に説明すると、データシンボル（＝入力データ語）が８７以下か否かを問い、データシンボルが８７以下の場合にはメインテーブル（Ｍａｉｎ）及びサブテーブル（Ｓｕｂ）を用いてデータシンボルをコードワード（＝符号語）に変換して、メインテーブル側のコードワードとサブテーブル側のコードワードとの間でＤＳＶの絶対値を比較する。そして、ＤＳＶの絶対値がＭａｉｎ＜Ｓｕｂならばメインテーブル側のコードワードを選択し、Ｍａｉｎ＞Ｓｕｂならばサブテーブル側のコードワードを選択し、更に、Ｍａｉｎ＝Ｓｕｂならばメインテーブル側のコードワードを選択している。
【００３２】
一方、データシンボルが８７より大きい場合にはメインテーブル（Ｍａｉｎ）を用い、この一つ前のコード変換時に指定されたネクストステートの情報に基づいてメインテーブル中のステートがＳｔ２ｏｒＳｔ３であるか、それともステートがＳｔ１ｏｒＳｔ４かであるかを問う。そして、Ｓｔ２ｏｒＳｔ３である場合には、メインテーブル中のＳｔ２ｏｒＳｔ３のコードワードをそのまま選択する。また、ステートがＳｔ１ｏｒＳｔ４である場合にはラン長を問い、ステートＳｔ１でラン長が満足されていればそのままステートＳｔ１のコードワードを選択し、ステートＳｔ１でラン長が満足されてなく且つステートＳｔ４でラン長が満足されていればそのままステートＳｔ４のコードワードを選択し、更に、ステートＳｔ１，Ｓｔ４共にラン長が満足されていればＤＳＶの絶対値を比較する。そして、ステートＳｔ１，Ｓｔ４共にラン長が満足されていて、ＤＳＶの絶対値がステートＳｔ１＜ステートＳｔ４ならばステートＳｔ１のコードワードを選択し、ステートＳｔ１＞ステートＳｔ４ならばステートＳｔ４のコードワードを選択し、更に、ステートＳｔ１＝ステートＳｔ４ならばステートＳｔ１のコードワードを選択している。
【００３３】
次に、図７に示したアルゴリズムＢについて簡略に説明すると、データシンボル（＝入力データ語）が８７以下か否かを問い、データシンボルが８７以下の場合にはメインテーブル（Ｍａｉｎ）及びサブテーブル（Ｓｕｂ）を用いてデータシンボルをコードワード（＝符号語）に変換して、メインテーブル側のコードワードとサブテーブル側のコードワードとの間でＤＳＶの絶対値を比較する。そして、ＤＳＶの絶対値がＭａｉｎ＜Ｓｕｂならばメインテーブル側のコードワードを選択し、Ｍａｉｎ＞Ｓｕｂならばサブテーブル側のコードワードを選択し、更に、Ｍａｉｎ＝Ｓｕｂならば図６に示した場合とは異なって、▲１▼ＤＳＶが同じ、又は直前のＤＳＶが０である場合と、▲２▼ＤＳＶが異なり、かつ直前のＤＳＶが０でない場合とに分岐される。ここで、上記した▲１▼項であればＮＲＺＩ変換した時の反転回数を問い、反転回数がＭａｉｎ＞Ｓｕｂならばメインテーブル側のコードワードを選択し、反転回数がＭａｉｎ＜Ｓｕｂならばサブテーブル側のコードワードを選択し、反転回数がＭａｉｎ＝Ｓｕｂならばメインテーブル側のコードワードを選択している。一方、上記した▲２▼項であればＤＳＶの極性を問い、Ｍａｉｎ選択で極性が反転すればメインテーブル側のコードワードを選択し、Ｓｕｂ選択で極性が反転すればサブテーブル側のコードワードを選択している。
【００３４】
一方、データシンボルが８７より大きい場合にはメインテーブル（Ｍａｉｎ）を用い、この一つ前のコード変換時に指定されたネクストステートの情報に基づいてメインテーブル中のステートがＳｔ２ｏｒＳｔ３であるか、それともステートがＳｔ１ｏｒＳｔ４かであるかを問う。そして、Ｓｔ２ｏｒＳｔ３である場合には、メインテーブル中のＳｔ２ｏｒＳｔ３のコードワードをそのまま選択する。また、ステートがＳｔ１ｏｒＳｔ４である場合にはラン長を問い、ステートＳｔ１でラン長が満足されていればそのままステートＳｔ１のコードワードを選択し、ステートＳｔ１でラン長が満足されてなく且つステートＳｔ４でラン長が満足されていればそのままステートＳｔ４のコードワードをを選択し、更に、ステートＳｔ１，Ｓｔ４共にラン長が満足されていればＤＳＶの絶対値を比較する。そして、ステートＳｔ１，Ｓｔ４共にラン長が満足されていて、ＤＳＶの絶対値がステートＳｔ１＜ステートＳｔ４ならばステートＳｔ１のコードワードを選択し、ステートＳｔ１＞ステートＳｔ４ならばステートＳｔ４のコードワードを選択し、更に、ステートＳｔ１＝ステートＳｔ４ならば図６に示した場合とは異なって、▲３▼ＤＳＶが同じ、又は直前のＤＳＶが０である場合と、▲４▼ＤＳＶが異なり、かつ直前のＤＳＶが０でない場合とに分岐される。ここで、上記した▲３▼項であればステートＳｔ１のコードワードを選択し、一方、上記した▲４▼項であればＤＳＶの極性を問い、ステートＳｔ１選択で極性が反転すればステートＳｔ１のコードワードを選択し、ステートＳｔ４選択で極性が反転すればステートＳｔ４のコードワードを選択している。
【００３５】
上記したアルゴリズムＡ，Ｂのうちで、アルゴリズムＡは、簡潔であり回路化も容易であるというメリットがあるが、入力するデータシンボル列（＝入力データ語列）のパターンによってはＤＳＶ値が正方向あるいは負方向に必要以上に大きくなってしまう可能性もある。
【００３６】
これに対して、アルゴリズムＢの方はアルゴリズムＡに比べると、ＤＳＶ制御をきめ細かく制御でき、ＤＳＶの抑制という点では断然有利ではあるものの、回路が複雑化するために全体の消費電力等が増大するといったようなデメリットもある。
【００３７】
そこで本発明は、上述した従来技術に鑑みてなされ、ＤＶＤ−ＲやＤＶＤ−ＲＷなどのように追記記録を行う可能性のある光ディスクに対しても、ＤＳＶが急激に変化して、直流成分の瞬間的な変動を生じ、サーボを不安定にさせることを極力抑えつつ、装置の消費電力等についても考慮した上で、符号語を生成するデジタル変調装置を提供することを目的とする。また急激な直流成分の変動によって、再生信号をシンボル「０」と「１」の２値化を行う際のオートスライスが追従できなくなる問題を解決し、正確なデータの記録を行うことができる符号語を生成するデジタル変調装置及びデジタル変調方法を提供することを目的とする。
【００３８】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、請求項１記載の発明は、ｐビットの入力データ語を複数の符号化テーブルを用いてｑビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすように接続した後に、ＤＳＶ制御を行った際、ＤＳＶ（Digital Sum Value）の絶対値が最小となる符号語列を変調して変調信号を得るように構成されたデジタル変調装置において、
第１のアルゴリズムと前記第１のアルゴリズムよりも深い判断階層を有する第２のアルゴリズムとが予め用意され、且つ、前記第１のアルゴリズムを選択する第１のアルゴリズム選択信号及び前記第２のアルゴリズムを選択する第２のアルゴリズム選択信号のいずれか一方が入力された時に、入力された前記第１のアルゴリズム選択信号或いは前記第２のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記ＤＳＶ制御を行うＤＳＶ制御部を備えたことを特徴とするデジタル変調装置である。
【００３９】
また、請求項２記載の発明は、ｐビットの入力データ語を複数の符号化テーブルを用いてｑビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすよう接続した後に、ＤＳＶ制御を行った際、ＤＳＶ（Digital Sum Value）の絶対値が最小となる符号語列を変調して変調信号を得るデジタル変調方法において、
第１のアルゴリズムと前記第１のアルゴリズムよりも深い判断階層を有する第２のアルゴリズムとがＤＳＶ制御部内に予め用意されており、
前記第１のアルゴリズムを選択する第１のアルゴリズム選択信号及び前記第２のアルゴリズムを選択する第２のアルゴリズム選択信号のいずれか一方が前記ＤＳＶ制御部に入力された時に、該ＤＳＶ制御部内で入力された前記第１のアルゴリズム選択信号或いは前記第２のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記ＤＳＶ制御を行うことを特徴とするデジタル変調方法である。
【００４１】
【発明の実施の形態】
以下に本発明に係るデジタル変調装置及びデジタル変調方法の一実施例を新たな図１，図２と、先に用いた図３〜図７とを参照して詳細に説明する。
【００４２】
図１は本発明に係るデジタル変調装置を示したブロック図である。
【００４３】
図１に示した本発明に係るデジタル変調装置１０は、ｐビットのデータシンボル（＝入力データ語）Ｄｓを複数の符号化テーブルを用いてｑビット（ただし、ｑ＞ｐ）からなる少なくとも一つ以上のコードワード（＝符号語）Ｃｄに変換し、且つ、該一つ以上のコードワードＣｄをこれより前に符号化したコードワード列（＝符号語列）とランレングス制限規則を満たして接続して少なくとも一つ以上のコードワード列を生成した時に、該少なくとも一つ以上のコードワード列に対してＤＳＶ(Digital Sum Value) の絶対値が最小となるコードワードＣｄをＤＳＶ制御部により選択した後に、ＤＳＶの絶対値が最小となるコードワード列を変調して得た変調信号ＭｏをＣＤ−Ｒ／ＲＷやＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等に代表される光ディスクなどの記録媒体（図示せず）に記録するように構成した際、ＤＳＶ制御用として予め用意した複数のアルゴリズムのうちで所望のアルゴリズムを選択できるように構成されている。
【００４４】
図１に示した如く、デジタル変調装置１０は、タイミング制御信号Ｔｍを生成するタイミング生成回路１１と、変換すべきデータシンボル（＝入力データ語）Ｄｓを入力した際にＲＯＭ１３を制御して、入力したデータシンボルＤｓと対応する少なくとも一つ以上のコードワード（＝符号語）ＣｄをＲＯＭ１３に格納した複数の符号化テーブルから読み出すＲＯＭコントローラ１２と、ネクストステートＮｓの情報を入出力すると共に、少なくとも一つ以上のコードワードＣｄに対してＤＳＶ制御された最終のコードワードＣｄを選択するステート／コードワードセレクタ１４と、８−１６変調時にＲＯＭ１３から読み出した少なくとも一つ以上のコードワードＣｄをＤＳＶ制御するためにラン長判定回路１５，ＮＲＺＩ変換／ＤＳＶ演算回路１６，ＤＳＶレジスタ１７，ＤＳＶ比較回路１８とを有するＤＳＶ制御部１９と、必要に応じて設けられたＤＳＶ基準値判定回路２０と、ステート／コードワードセレクタ１４で選択された最終のコードワードＣｄに対してＮＲＺＩ変換するＮＲＺＩ変換回路２１と、ＮＲＺＩ変換したＮＲＺＩ信号Ｎｒをパラレル／シリアル変換して変調信号Ｍｏを出力するパラレル／シリアル変換回路２２とで構成されている。
【００４５】
尚、この実施例では先に図４（ａ），（ｂ）を用いて説明したメインテーブル及びサブテーブルを用いて、ｐビットのデータシンボルＤｓをｑビットからなる少なくとも一つ以上のコードワードＣｄに変換し、且つ、一つ以上のコードワードＣｄをこれより前に符号化したコードワード列とランレングス制限規則を満たして直接接続して少なくとも一つ以上のコードワード列を生成した時に、一つ以上のコードワード列のＤＳＶの絶対値が最小となるように制御する８−１６変調の場合について説明するが、これに限ることなく、ｐビットのデータシンボルＤｓをｑビットのコードワードＣｄに変換する際にＤＳＶ制御用として複数のアルゴリズムの中から所望のアルゴリズムを選択できる構成ならばいかなる変調方式にも適用できる。
【００４６】
上記したタイミング生成回路１１は、外部からの制御コマンドＣＴＬに従い、各ブロックの処理タイミングを制御するタイミング制御信号Ｔｍを、ＲＯＭコントローラ１２，ステート／コードワードセレクタ１４，ＮＲＺＩ変換／ＤＳＶ演算回路１６，ＤＳＶレジスタ１７，ＮＲＺＩ変換回路２１，パラレル／シリアル変換回路２２にそれぞれ出力している。
【００４７】
変換作業が開始され、ＲＯＭコントローラ１２には、変換すべきデータシンボル（＝入力データ語）Ｄｓの値と、ステート／コードワードセレクタ１４で一つ前の変換時に決定されたネクストステートＮｓの情報とが入力される。この際、変換開始後最初のデータ選択時には、ステート／コードワードセレクタ１４からＲＯＭコントローラ１２に入力されるネクストステートＮｓの情報は“１”に設定されている。
【００４８】
上記したＲＯＭコントローラ１２は、ここに入力されたデータシンボルＤｓの値とネクストステートＮｓの情報とをＲＯＭ１３に知らせる。このＲＯＭ１３は、図４（ａ），（ｂ）に示したメインテーブル及びサブテーブルの情報を格納しており、ＲＯＭコントローラ１２から知らされたデータシンボルＤｓの値とネクストステートＮｓの情報とによりメインテーブル及び／又はサブテーブル中から少なくとも一つ以上のコードワード（＝符号語）Ｃｄを選択すると共に、選択した一つ以上のコードワードＣｄに付加されたネクストステートＮｓの情報も読み出してＲＯＭコントローラ１２に伝達している。
【００４９】
ＲＯＭコントローラ１２は、ＲＯＭ１３から選択した少なくとも一つ以上のコードワードＣｄをステート／コードワードセレクタ１４と、ＤＳＶ制御部１９内のラン長判定回路１５，ＮＲＺＩ変換／ＤＳＶ演算回路１６とに出力すると共に、選択した一つ以上のコードワードＣｄに付加されたネクストステートＮｓの情報をステート／コードワードセレクタ１４に出力している。
【００５０】
次に、ラン長判定回路１５，ＮＲＺＩ変換／ＤＳＶ演算回路１６，ＤＳＶレジスタ１７，ＤＳＶ比較回路１８とを有するＤＳＶ制御部１９は、ＲＯＭコントローラ１２より入力された少なくとも一つ以上のコードワードＣｄに対してＤＳＶの絶対値が最小となるように制御するものである。
【００５１】
上記したＤＳＶ制御部１９には、本発明の要部となるアルゴリズム選択信号Ａｓ又はＢｓが外部コントローラ（図示せず）及び／又は周辺回路から入力されている。
【００５２】
上記したアルゴリズム選択信号Ａｓは先に図６を用いて説明したようにＤＳＶ制御が簡易なアルゴリズムＡを選択する信号であり、一方、アルゴリズム選択信号Ｂｓは先に図７を用いて説明したようにＤＳＶ制御が複雑なアルゴリズムＢをを選択する信号であり、アルゴリズム選択信号Ａｓ又はＢｓによりアルゴリズムＡ，Ｂのいずれか一方を選択するようにＤＳＶ制御部１９内を切り換えている。この際、ＤＳＶ制御部１９内には、アルゴリズムＡと、アルゴリズムＢとがハード的に予め用意されているが、これに限らずこの他のアルゴリズムも考えらるので、複数のアルゴリズムの中から所望のアルゴリズムを選択できるように選択数を増加することも可能である。また、ＤＳＶ制御部１９は、電子回路部品によるハード的な構成だけでなく、一部プログラムを用いてソフト的に構成しても良い。
【００５３】
そして、外部コントローラからのアルゴリズム選択信号Ａｓ又はＢｓでアルゴリズムＡ又はＢのうちで一方のアルゴリズムを選択する際に、これらのアルゴリズムの選択は任意であり、本発明による回路を組み込むデジタル変調装置１０の消費電力を考慮して固定しても良いし、デジタル変調装置１０に装着された記録媒体（図示せず）の特性や種類によって切り換えてもかまわない。
【００５４】
一方、アルゴリズム選択信号Ａｓ又はＢｓをデジタル変調装置１０内の周辺回路から得る場合には、ＤＳＶ基準値判定回路２０を必要に応じて設ければ良い。このＤＳＶ基準値判定回路２０は、ＤＳＶ比較回路１８で決定された最終のコードワード列のＤＳＶ値が予め設定したＤＳＶの基準値を越えたか否かを判定し、最終のＤＳＶ値がＤＳＶの基準値を越えた場合にアルゴリズム選択信号Ａｓ又はＢｓをＤＳＶ制御部１９に入力することで、いずれか一方のアルゴリズムＡ又はＢを選択できるようになっている。この際、最終のＤＳＶ値がＤＳＶの基準値を越えた場合にどちらを選択するかは予め設定しておけば良い。
【００５５】
上記により、アルゴリズム選択信号Ａｓ又はＢｓは、後述する変調信号Ｍｏを記録する記録媒体（図示せず）の特性や種類、又は、デジタル変調装置１０の消費電力、もしくは、予め設定したＤＳＶの基準値などに基づいて設定されている。
【００５６】
次に、ＤＳＶ制御部１９内のラン長判定回路１５では、データシンボルＤｓに対して変換した少なくとも一つ以上のコードワードＣｄを、これより前に符号化したコードワード列に接続した際に接続部でのラン長を計算し、そのラン長が所定の制限（２以上１１以下）を満たしているか否かを判断して、ラン長判定信号ＲｕをＤＳＶ比較回路１８に出力する。
【００５７】
次に、ＤＳＶ制御部１９内のＮＲＺＩ変換／ＤＳＶ演算回路１６では、データシンボルＤｓに対して変換した少なくとも一つ以上のコードワードＣｄに対してＮＲＺＩ変換をした後に、少なくとも一つ以上のコードワードＣｄ単体のＣＤＳ値（コードワード毎に求めたＤＳＶ値）をそれぞれ計算し、このＣＤＳ値とＤＳＶレジスタ１７より入力される前回処理までのＤＳＶ積算値から最新のＤＳＶ値をそれぞれ計算して、ＤＳＶ比較回路１８に出力する。これにより、データシンボルＤｓに対して変換した少なくとも一つ以上のコードワードＣｄをこれより前に符号化したコードワード列にランレングス制限規則を満たして接続してＮＲＺＩ変換した後に、少なくとも一つ以上のコードワード列のＤＳＶを演算した結果がＮＲＺＩ変換／ＤＳＶ演算回路１６からＤＳＶ比較回路１８に出力されることになる。
【００５８】
尚、ＮＲＺＩ変換／ＤＳＶ演算回路１６によりコードワードＣｄをＮＲＺＩ変換する動作は、後述するＮＲＺＩ変換回路２１と略同等な機能を備えているものであるが、回路的にはＮＲＺＩ変換回路２１とは少し違えて構成されているが、ここで後述するＮＲＺＩ変換回路２１を兼用するように構成した場合にはＤＳＶ演算回路（１６）として構成すれば良いものである。
【００５９】
次に、ＤＳＶ比較回路１８では、ラン長判定回路１５から入力されたラン長判定信号Ｒｕと、ＮＲＺＩ変換／ＤＳＶ演算回路１６から入力された少なくとも一つ以上のコードワード列に対して演算した一つ以上のＤＳＶ値とから、ＤＳＶの絶対値が最小となるコードワード列中のコードワードＣｄを選択し、ここで選択した最終のコードワードＣｄに対応したコードワード特定信号ＣｄＴをステート／コードワードセレクタ１４に出力している。また、ＤＳＶ比較回路１８は特定されたコードワードＣｄによる最終のＤＳＶ値を、ＤＳＶレジスタ１７と。必要に応じて設けたＤＳＶ基準値判定回路２０とに出力している。
【００６０】
次に、ＤＳＶレジスタ１７は、前回処理までのＤＳＶ積算値を保持する回路である。ＤＳＶレジスタ１７には外部コントローラよりＤＣＣ切換信号Ｓ又はＬが入力される。上記したＤＣＣ切換信号ＳはシンプルＤＣＣ方式に切り換える信号であり、一方、ＤＣＣ切換信号Ｌはルック・アヘッド方式を切り換える信号である。
【００６１】
ここで、シンプルＤＣＣ方式は、セクタの先頭（又はＥＣＣブロックの先頭）ごとにＤＳＶ値をリセットするものである。一方、ルック・アヘッド方式は、ある単位ごとにＤＳＶ値をリセットするのではなく、ＤＳＶ制御時にコードワードＣｄの選択を一旦保留して次の時点でＤＳＶの絶対値が小さくなるように制御する場合にＤＳＶ値のリセットを適宜な時点まで保留するものである。
【００６２】
そして、ＤＳＶレジスタ１７に設定されている変換処理開始時のＤＳＶ初期値は“０”であり、これはシンプルＤＣＣ方式でもルック・アヘッド方式でも同じである。変換処理が開始されると、ＤＳＶレジスタ１７は、ＤＳＶ比較回路１８から入力された最終のＤＳＶ値を、次のコードワードＣｄが確定するまでの間だけＤＳＶ積算値として保持し、このＤＳＶ積算値を前記したＮＲＺＩ変換／ＤＳＶ演算回路１６に出力している。
【００６３】
次に、ステート／コードワードセレクタ１４では、ＤＳＶ比較回路１８より入力されたコードワード特定信号ＣｄＴにより、ＲＯＭコントローラ１２より入力された少なくとも一つ以上のコードワードＣｄと、これと対応する少なくとも一つ以上のネクストステートコードＮｓとから、特定された一つのコードワードＣｄ１を選択し、且つ、ここで特定したコードワードＣｄをＮＲＺＩ変換回路２１に出力するとともに、この特定したコードワードＣｄに付加されたネクストステートコードＮｓを次のデータシンボルＤｓの入力時にＲＯＭコントローラ１２に出力する。
【００６４】
次に、ＮＲＺＩ変換回路２１では、ステート／コードワードセレクタ１４により特定されたコードワードＣｄをＮＲＺＩ信号Ｎｒに変換して、パラレル／シリアル変換回路２２に出力する。
【００６５】
次に、パラレル／シリアル変換回路２２では、ＮＲＺＩ変換回路２１からパラレルに入力されたＮＲＺＩ信号Ｎｒをシリアルに変換して、変調信号Ｍｏとして出力する。この後、パラレル／シリアル変換回路２２から出力された変調信号Ｍｏを光ディスクなどの記録媒体（図示せず）に記録している。
【００６６】
次に、本発明に係るデジタル変調方法を用いて８−１６変調する際に、アルゴリズムＡ又はＢを選択する動作について図１，図２を併用して説明する。
【００６７】
図２は本発明に係るデジタル変調方法を用いて、アルゴリズムＡ又はＢを選択する動作を説明するためのフロー図である。
【００６８】
本発明に係るデジタル変調方法は、先に図１を用いて説明した本発明に係るデジタル変調装置１０に適用されるものである。
【００６９】
図２に示した本発明に係るデジタル変調方法において、外部制御コマンドＣＴＬにより変換が開始され、まず、ステップＳ２１で処理を行おうとする領域がセクタの先頭（又はＥＣＣブロックの先頭）であるかどうかを判断する。ここで、セクタの先頭（又はＥＣＣブロックの先頭）である場合（ＹＥＳの場合）には、ステップＳ２２へと進み、一方、セクタの先頭（又はＥＣＣブロックの先頭）でない場合（ＮＯの場合）にはステップＳ２２，Ｓ２３をスキップし、ステップ２４へ進む。
【００７０】
次に、ステップＳ２２では、ステップＳ２１でセクタの先頭（又はＥＣＣブロックの先頭）であると判断されたので、この変換処理をシンプルＤＣＣ方式で行うか、それともルック・アヘッド方式で行うかを、外部コントローラ（図示せず）から入力されたＤＣＣ制御信号Ｓ又はＬによって判別する。ここで、ＤＣＣ切換信号Ｓが入力された場合（Ｓの場合）場にはシンプルＤＣＣ方式であるので、ステップＳ２３でＤＳＶの初期値として“０”がセットされて、ステップＳ２４へ進む。一方、ＤＣＣ切換信号Ｌが入力された場合（Ｌの場合）場にはルック・アヘッド方式であるので、ステップＳ２３をスキップし、ステップＳ２４へ進む。
【００７１】
次に、ステップＳ２４では、ＤＳＶ制御が簡易なアルゴリズムＡ（図６）と、ＤＳＶ制御が複雑なアルゴリズムＢ（図７）のいずれか一方を選択するかを、外部コントローラ及び／又は周辺回路から入力されたアルゴリズム選択信号Ａｓ又はＢｓによって判別する。ここで、アルゴリズム選択信号Ａａが入力された場合（Ａｓの場合）には、ステップＳ２５でアルゴリズムＡを用いて、データシンボルＤｓを変換した少なくとも一つ以上のコードワードＣｄに対して簡易なＤＳＶ制御を行っている。一方、アルゴリズム選択信号Ｂｓが入力された場合（Ｂｓの場合）には、ステップＳ２６でアルゴリズムＢを用いて、データシンボルＤｓを変換した少なくとも一つ以上のコードワードＣｄに対してきめ細かなＤＳＶ制御を行っている。
【００７２】
次に、ステップＳ２７では、アルゴリズムＡ又はＢによってＤＳＶ制御を行ってコードワードＣｄを選択した後、変換すべきデータシンボルすべてに対して処理を行ったか否かを判断している。そして、変換すべきデータシンボルすべてに対して処理を終えるまで上記の処理（Ｓ２１〜Ｓ２７）を繰り返すことによって、ＮＲＺＩ信号の低域成分を抑制しながら変調を行っている。なお、前述したように、ＤＳＶ制御部１９内に予め用意したアルゴリズムは実施例に挙げた２つのみにとどまるわけではなく、他のアルゴリズムを加えて３つ以上のアルゴリズムから最適なものを選択するようにすることも可能である。
【００７３】
【発明の効果】
以上詳述した本発明に係るデジタル変調装置及びデジタル変調方法によると、とくに、入力データ語を複数の符号化テーブルを用いて変換した少なくとも一つ以上の符号語列に対してＤＳＶ制御する際に、第１のアルゴリズムと第１のアルゴリズムよりも深い判断階層を有する第２のアルゴリズムとがＤＳＶ制御部内に予め用意されており、第１のアルゴリズムを選択する第１のアルゴリズム選択信号及び第２のアルゴリズムを選択する第２のアルゴリズム選択信号のいずれか一方がＤＳＶ制御部に入力された時に、ＤＳＶ制御部内で入力された第１のアルゴリズム選択信号或いは第２のアルゴリズム選択信号に対応したアルゴリズムを選択して、ＤＳＶ制御を行うことにより、最適な変調信号を生成することができる。また、ＤＳＶ値が急激に変化して、直流成分の瞬間的な変動を生じ、サーボを不安定にさせることを最小限に抑えることができる。また、急激な直流成分の変動によって、再生信号をシンボル「０」と「１」の２値化を行う際のオートスライスが追従できなくなることによって記録された正しくデータが再現できないという問題を最小限に抑えることができる。また、このためにサーボを必要以上に強化する必要がなくなり、装置全体の消費電力を抑えることにも効果がある。
【図面の簡単な説明】
【図１】図１は本発明に係るデジタル変調装置を示したブロック図である。
【図２】本発明に係るデジタル変調方法を用いて、アルゴリズムＡ又はＢを選択する動作を説明するためのフロー図である。
【図３】（ａ），（ｂ）はＤＳＶの演算を説明するための図である。
【図４】８−１６変調方式に用いられる複数の符号化テーブルを説明するため図であり、（ａ）はメインテーブルを示し、（ｂ）はサブテーブルを示した図である。
【図５】図４に示した複数の符号化テーブルを用いて、低域成分を抑制するようなコードワードを選択していくためのフローチャートである。
【図６】ＤＳＶ制御を簡易に行う際のアルゴリズムＡを説明するための図である。
【図７】ＤＳＶ制御をきめ細かく行う際のアルゴリズムＢを説明するための図である。
【符号の説明】
１０…デジタル変調装置、１１…タイミング生成回路、１２…ＲＯＭコントローラ、
１３…ＲＯＭ、１４…ステート／コードワードセレクタ、１５…ラン長判定回路、
１６…ＮＲＺＩ変換／ＤＳＶ演算回路、１７…ＤＳＶレジスタ、１８…ＤＳＶ比較回路、
１９…ＤＳＶ制御部、２０…ＤＳＶ基準値判定回路、２１…ＮＲＺＩ変換回路、
２２…パラレル／シリアル変換回路、Ｄｓ…入力データ語（データシンボル）、
Ｃｄ…符号語（コードワード）、ＣｄＴ…コードワード特定信号、Ｍｏ…変調信号、
Ｎｓ…ネクストステート、Ｎｒ…ＮＲＺＩ信号、Ｒｕ…ラン長判定信号、
Ｔｍ…タイミング制御信号、Ａ，Ｂ…アルゴリズム、
Ａｓ又はＢｓ…アルゴリズム選択信号、Ｓ又はＬ…ＤＣＣＣ切換信号、
ＲＬＬ…ランレングス制限規則。
【図１】
0004106901.tif 000002
【図２】
0004106901.tif 000003
【図３】
0004106901.tif 000004
【図４】
0004106901.tif 000005
【図５】
0004106901.tif 000006
【図６】
0004106901.tif 000007
【図７】
0004106901.tif 000008