(57)【特許請求の範囲】
【請求項１】
第１の深さを有する第１の領域と、第１の深さよりも深い第２の深さを有する第２の領域とを含むシリコン基板を具備し、第１の領域は第２の領域内に形成されており、第１の領域と第２の領域とはそれら領域の半導体の不純物濃度と導電型の少なくとも一方が相違しており、
第１の領域が第１の金属層によって被覆され、第２の金属層が第１の金属層の一部分上に付着され、加熱処理により第２の金属層によって被覆されていない部分では第１の金属層によって第１の領域に対する接触部が形成され、第２の金属層によって被覆されている部分では第１および第２の金属層によって第２の領域に対する接触部が形成されている半導体装置の製造方法において、
第１および第２の領域が形成されたシリコン基板の前記第１の領域上に第１の金属層を付着する工程と、
第２の金属層を第１の金属層の一部分上に付着する工程と、
第１および第２の金属層によって被覆されたシリコン基板を加熱処理する工程とを有しており、
この加熱処理工程において、第２の金属層によって被覆されていない部分では第１の金属層の一部分によって第１の領域に対する接触部を形成し、
第２の金属層によって被覆されている部分では第２の金属層により被覆されている第１の金属層の一部分が第１の領域を通って第２の領域まで沈下して第１および第２の金属層によって第２の領域に対する接触部が形成されるように加熱処理が行われることを特徴とする半導体装置の製造方法。
【請求項２】
第１の領域が第２の領域に比較して高い不純物濃度を有している請求項１記載の方法。
【請求項３】
第１の領域の導電型が第２の領域の導電型と反対である請求項１または２記載の方法。
【請求項４】
加熱処理が６００°Ｃ以上の温度で行われる請求項１乃至３の何れか１項記載の方法。
【請求項５】
第１の金属層が、第２の金属層の材料と異なる材料で作られる請求項１乃至４の何れか１項記載の方法。
【請求項６】
第１の金属層がＳｉ原子に対して高い拡散率を有し、第２の金属層がＳｉ原子に対して高い結合能力を有する請求項１乃至５の何れか１項記載の方法。
【請求項７】
第１の金属層がパラジウムで構成され、第２の金属層がチタニウムで構成されている請求項１乃至６の何れか１項記載の方法。
【請求項８】
加熱処理は、半導体装置の後部表面に金属被覆を形成する加熱処理のような半導体装置の製造の別の処理工程において行われる加熱処理と同時に行われる請求項１乃至７の何れか１項記載の方法。
【請求項９】
第１の深さを有する第１の領域と、第１の深さよりも深い第２の深さを有する第２の領域とを含むシリコン基板を具備し、第１の領域は第２の領域内に形成されており、第１の領域と第２の領域とはそれら領域の半導体の不純物濃度と導電型の少なくとも一方が相違しており、
第１の領域が第１の金属層によって被覆され、第２の金属層が第１の金属層の一部分上に付着され、加熱処理により第２の金属層によって被覆されていない部分では第１の金属層の一部分によって第１の領域に対する接触部が形成され、第２の金属層によって被覆されている部分では第２の金属層によって被覆された第１の金属層の一部分が第１の領域を通って第２の領域まで沈下して第１および第２の金属層によって第２の領域に対する接触部が形成され、ている半導体装置。
【請求項１０】
第１の領域が第１の導電型であり、第２の領域がそれと反対の第２の導電型であり、第１の領域が第２の領域に比較して高い不純物濃度を有している請求項９記載の半導体装置。
【請求項１１】
基板が第１の導電型で、第１の領域に比較して低い不純物濃度を有しており、基板と、第１および第２の領域と、接触部と、第１の領域が形成されていない第２の領域の上部に第２の領域と絶縁して設けられたゲート電極とによってＤＭＯＳトランジスタが形成されている請求項１０記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン基板において異なる深さに付着された異なってドープされた領域に接触部を形成し、第１の不純物濃度および／または導電型および浅い深さを有する第１の領域が第２の不純物濃度および／または導電型および一層深い深さを有する第２の領域内に付着され、第１の領域に第１の金属層を付着する工程を含む製造方法に関する。
【０００２】
さらに、本発明は第１の深さおよび第１の不純物濃度および／または導電型を有する第１の領域と、第２のそれより深い深さおよび第２の不純物濃度および／または導電型を有する第２の領域とを含み、第１の領域が第１の金属層によって被覆されているシリコン基板を具備する半導体装置に関する。
【０００３】
【従来の技術】
そのような製造方法およびそのような装置は実際に知られている。加熱処理によって、第１の領域と第１の金属層との間の接触部を設定することができる。第２の一層深く配置された領域に対する接触部を形成するために、それに接続され、第２の領域と同じ導電型を有する第１の領域中に付加的な領域が形成される。したがって、加熱処理中に、接触部は第１の金属層によって第２にも接触することができる。例えば、ＤＭＯＳトランジスタの形成においてこの処理が使用される。その場合に、半導体基板は軽くドープされたｎ型であり、第２の領域は軽くドープされたｐ型であり、第１の領域は重くドープされたｎ型である。軽くｐ型にドープされた第２の領域に対する信頼できる低い抵抗の接触部を形成するために、第１の領域において形成された接触領域は重くドープされたｐ型である。付加的な領域の位置が第１の領域の残りの部分の寸法、したがってこの第１の領域および第２の領域によって形成されるダイオードの特性を決定するので、この重くｐ型にドープされた領域の形成は、正確な整列が非常に重要である付加的なマスクステップを必要とする。したがって、第２の領域に対する接触を行う付加的な領域の付着は非常に臨界的なステップである。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、一層簡単な方法で異なる深さのドープされた領域に対する接触部の形成を可能にするように上記で参照された製造方法および装置を改良することである。
【０００５】
【課題を解決するための手段】
この目的は、第２の金属層が第１の金属層の一部分上に付着され、得られた構造が、第１の金属層を介して第１の領域へ、および第１の金属層および第２の金属層を介して第２の領域へ接触する加熱処理される上記のような方法を行うことによって達成される。
【０００６】
さらに本発明の目的は、第２の金属層が第１の金属層の一部分上に付着され、加熱処理の結果として、第１および第２の金属層によって第２の領域へ、第２の金属層によって被覆されていない第１の金属層の一部分によって第１の領域へ接触部を形成するように、第２の金属層によって被覆された第１の金属層の部分が第１の領域を通って第２の領域へ沈下される上記の型式の半導体装置を提供することによって達成される。
【０００７】
加熱処理中に、シリコン原子がシリコン基板から、特に第１の領域から、第１の金属層を通って第２の金属層へ拡散される。その結果、第１および第２の金属層は、第２の金属層の領域においてシリコン基板中へ沈められる。第２の金属層との接触部を形成するために、第１の金属層が第２の金属層と接触するまで、この沈下が続けられなければならない。加熱処理によって、第２の領域と第１および第２の金属層との間の接触部が形成される。このプロセスは、整列公差が半導体装置の動作において重大なパラメータに影響を与えないので、第２の金属層の付着が臨界的でないという長所を有する。
【０００８】
第２の領域は低い不純物濃度を有することが有効である。したがって、第１および第２の金属層を介して第２の領域と接触が行われる時、接触抵抗が妨害しないように良好な順方向特性を有するショットキーダイオードが形成される。第１の領域の導電型が第２の領域の導電型と反対であることも効果的である。これはショットキーダイオードと並列している別のｐｎ接合のダイオードを生成する。第１の領域が高い不純物濃度を有するので、この領域が第１の金属層を介して接触される時、低い抵抗接触が達成される。上記で説明された要求の全てが満たされ、基板が第１の導電型であり、低い不純物濃度を有し、第２の領域から絶縁されたゲート電極がその上に設けられるならば、基板はＤＭＯＳトランジスタを形成する。例えば、低い不純物濃度を有する領域は１０15atoms/cm3 を含み、重くドープされた領域は１０18atoms/cm3 を含む。不純物濃度の正確な選択は、どの型式の半導体装置が形成されるかに依存する。
【０００９】
加熱処理が６００°Ｃ以上の温度で行われることが効果的である。その場合、第１の領域と第１の金属層との間および第２の領域と第１および第２の金属層との間で長過ぎない時間において良好な接触が達成される。第１の金属層が、第２の金属層の材料と異なる材料から形成されることも好ましい。その後第１の金属層はシリコン原子に対して高い拡散速度を有するように選択され、第２の金属層はシリコン原子に対して高い結合能力を有するように選択されることができる。そのような金属の選択によって、高速で効果的な金属層の沈下および接触部の確実な形成が達成される。効果的な金属は、第１の金属層においてパラジウムであり、第２の金属層においてチタニウムである。加熱処理が、半導体装置の形成における別の処理工程の対応する加熱処理と同時に実行されるならば、半導体装置を形成する処理の時間を節約することができる。接触部の形成が特に適切に機能する温度でこの加熱処理が行われるので、この目的に対して装置の後部表面の金属被覆中の加熱処理が特に適している。
【００１０】
本発明は、ここで添付の図面を参照して一層詳細に説明される。
【００１１】
【発明の実施の形態】
本発明は、１例としてＤＭＯＳトランジスタを使用して説明される。シリコン基板内の異なる深さにおいて対応する方法で異なってドープされた領域を有するその他の半導体装置に接触することも可能である。図１は加熱処理前のＤＭＯＳトランジスタの断面図を示している。ＤＭＯＳトランジスタはシリコン基板１を示している。ここで、シリコン基板１は軽くドープされたｎ型であると仮定し、以下でドーピングに関して説明される。基板１は、軽くドープされたｐ型の第２の領域２を含んでいる。第２の領域は、重くドープされたｎ型の一層浅い深さの第１の領域３を含んでいる。シリコン基板１の上部表面上に付着されたマスク層４は、第１の領域３の一部分に開口部５を有している。マスク層４の開口部５内において、第１の金属層６が第１の領域３上に設けられている。ゲート電極７が、第２の領域２上のマスク層４上に設けられている。第１の金属層６の一部分は、第２の金属層８によって被覆されている。
【００１２】
図２は、図１の構造において加熱処理を行われた後の同じ半導体装置、すなわちＤＭＯＳトランジスタを示している。加熱処理中に、第２の金属層８によって被覆された第１の金属層６の部分は、第１の領域３を通って第２の領域２へ沈められる。第２の領域２と第１の金属層６との間に接触部が形成され、また第２の金属層８と接触する。同時に、第２の金属層８によって被覆されていない第１の金属層６を介して第１の領域３と接触が行われた。
【００１３】
したがって、ＤＭＯＳトランジスタは、シリコン基板１によって構成されるドレイン領域、第１の領域３によって構成されるソース領域、第２の領域２によって構成され、その動作がゲート電極７によって制御されるチャンネルから形成された。第１の金属層６、第２の金属層８、および第２の領域２の間の接触は、この領域における金属と半導体の間の接触抵抗が著しく小さくなるように、良好な順方向特性を有するショットキーダイオードを形成する。好ましい材料は、第１の金属層６に対してパラジウムであり、第２の金属層８に対してチタニウムである。
【００１４】
以下において、異なってドープされた領域に接触部を形成するプロセスは、図面に示されているＤＭＯＳ装置を参照して説明される。シリコン基板１において第１の領域３と第２の領域２とを形成するまでの製造プロセスは、ＤＭＯＳ装置を形成するために従来の技術において一般的に使用されるプロセスに対応する。その後、開口部５を有するマスク４は第１の領域３上に供給される。第１の金属層６は、マスク層４の開口部５において第１の領域３に付着される。さらに、ゲート電極７はマスク層４に付着される。別のマスク工程において、第２の金属層８は第１の金属層６の一部分上に付着される。マスキングプロセスは、フォトリソグラフィおよびエッチング技術のような当業者に良く知られている技術である。次に、半導体装置は、所定の時間において予め決められた温度で加熱処理を行われる。温度は６００°Ｃ以上であることが好ましい。時間は予め決められ、別のプロセス動作によって決定される。加熱処理中に、シリコン原子、特に第１の領域３からの原子は第１の金属層６を通って第２の金属層８へ移動する。第１の金属層６は、シリコン原子に対して高拡散速度を有するように選択されることが好ましい。第２の金属層８は、シリコン原子に対して高い結合能力を有するように選択されることが好ましい。シリコン原子は第１の領域３から無くなるので、第１の金属層６および第２の金属層８はこの容積を再充填するためにこの領域内で沈下する。第１の金属層６が第２の領域３に到達し、第１の領域３の全てのシリコン原子がこの領域において第２の金属層８と結合される時、加熱処理が終了する。この領域において、第１の金属層６と第２の領域２との間に接触部が形成される。加熱処理中に、第１の金属層６と第１の領域３との間にも接触部が形成される。
【図面の簡単な説明】
【図１】加熱処理前の本発明の半導体装置の断面図。
【図２】加熱処理後の図１の半導体装置の断面図。
【図１】
0004044166.tif 000002
【図２】
0004044166.tif 000003