【手続補正書】
【提出日】平成20年10月24日(2008.10.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ入力ノード、選択入力ノード及び出力ノードと、
前記データ入力ノード及び前記出力ノードに対して並列に配置されている複数のセグメントであって、各セグメントが一対のトランジスタ及び関連の抵抗器を有する複数のセグメントと、
各々がオン／オフ・ゲート信号を前記セグメントの１つのうちの前記一対のトランジスタに供給し、各々が、データ入力及び前記データ入力の相補と、前記セグメントに対して前記データ入力及び前記データ入力の前記相補の１つを前記オン／オフ・ゲート信号として個別に選択できるようにする選択信号入力とを受信する複数のプリ・バッファと、
第１セグメントのゲート入力と第２セグメントのゲート入力との間に結合されている抵抗器であって、それにより、複数の隣接するセグメントのゲート入力を前記複数のセグメント内で接続することができる、抵抗器と、
各セグメント内の前記一対のトランジスタの特定のトランジスタをターン・オンまたはオフするのに前記選択信号入力を用いて前記複数のセグメントに所望の出力電圧振幅を生成できるようにする手段と、
前記ゲート入力を供給し続いて前記セグメントをスイッチ・オンする際の遅延が、前記複数のセグメントの全出力にわたって表れるように、前記第２セグメントのプリ・バッファからのゲート入力信号を選択的にターン・オフすることにより、および、前記ゲート入力を前記第１セグメントから前記抵抗器を介して供給することにより、前記電子回路の出力電圧のスルー・レートを制御する手段と、
を含む電子回路。
【請求項２】
前記複数のセグメントが、前記出力ノードにわたって所定の出力／チャネル・ターミネーション・インピーダンスを集合的に供給する、請求項１に記載の電子回路。
【請求項３】
各セグメント内の前記一対のトランジスタが、前記出力ノードで直列に接続されているプル・アップ・トランジスタ及びプル・ダウン・トランジスタを含む、請求項１に記載の電子回路。
【請求項４】
前記プル・アップ・トランジスタがドレインでプル・アップ抵抗器に結合され、
前記プル・ダウン・トランジスタがドレインでプル・ダウン抵抗器に結合され、
前記プル・アップ抵抗器及びプル・ダウン抵抗器が前記出力ノードを介して互いに相手側の端部に結合されている、
請求項３に記載の電子回路。
【請求項５】
前記プル・アップ・トランジスタがＰ型トランジスタであり、前記プル・ダウン・トランジスタがＮ型トランジスタである、請求項３に記載の電子回路。
【請求項６】
各セグメントの前記プル・アップ・トランジスタがソースにおいてその他のセグメント内のその他のプル・アップ・トランジスタのソースとソース電圧ノードとに結合され、
各セグメントの前記プル・ダウン・トランジスタがソースにおいてその他のセグメント内のその他のプル・ダウン・トランジスタのソースとソース電圧ノードとに結合されている、
請求項３に記載の電子回路。
【請求項７】
各セグメントが前記出力電圧振幅の分数部分を供給し、
スイッチ・オンされた各プル・アップ・セグメントが、正の電圧追加分を前記出力電圧振幅に与え、
スイッチ・オンされた各プル・ダウン・セグメントが、負の電圧追加分を前記出力電圧振幅に与え、
前記セグメントのすべてが同一方向に切り換えられると、最大出力電圧が供給され、
前記セグメントの１つが、前記セグメントの大部分と反対する方向に切り換えられると、最大出力電圧が前記分数部分の２倍だけ減少される、
請求項３に記載の電子回路。
【請求項８】
前記プリ・バッファが前記トランジスタのゲートで零（０）のゲート信号を供給すると、プル・アップ・セグメントがスイッチ・オンされ、
前記プリ・バッファが前記トランジスタの前記ゲートで１のゲート信号を供給すると、プル・ダウン・セグメントがスイッチ・オンされる、
請求項７に記載の電子回路。
【請求項９】
前記電子回路の測定された電圧特性の較正及び精度を可能にするため、前記電子回路の電圧入力の少なくとも１つに適用される調節可能な電圧調整器を更に含む、請求項１に記載の電子回路。
【請求項１０】
前記データ入力ノードと前記プリ・バッファとの間に結合されている遅延インバータを更に含み、
前記プリ・バッファが、前記データ入力と、前記データ入力の遅延された相補とを受信する、
請求項１に記載の電子回路。
【請求項１１】
前記遅延インバータの遅延構成要素が１またはそれ以上のビット・タイムだけ前記データ入力を遅延し、前記電子回路が、
前記複数のセグメントの少なくとも１つのセグメントに対して、遅延された反転入力を選択することによりプリ・エンファシス制御を行う手段であって、前記選択は、
（ａ）前記遅延された反転入力を常に選択するため、前記セグメントのプリ・バッファをバイアスすること、及び、
（ｂ）必要に応じて、前記遅延された反転入力を確定的に選択すること
の中からなされる、手段と、
請求項１０に記載の電子回路。
【請求項１２】
各選択信号入力が、それぞれのプリ・バッファをターン・オンまたはターン・オフするオン／オフ入力であり、
ターン・オンされると、各プリ・バッファが前記データ入力のみを移動し、ターン・オフされれば、いかなる入力も移動されない、
請求項１に記載の電子回路。
【請求項１３】
請求項１に記載の電子回路として構成された差分送信機であって、各セグメントの個々の出力特性の絶対値の合計である全出力特性を生成するため、前記複数のセグメントの２つの分岐がタンデムに動作する差分送信機。
【請求項１４】
自己直列終端送信機を形成する方法であって、
データ入力ノード、選択入力ノード及び出力ノードを割り当てるステップと、
前記データ入力ノード及び前記出力ノードに対して、トランジスタの並列に接続された複数のセグメントの２つの分岐を設けるステップであって、各セグメントが一対のトランジスタ及び関連の抵抗器を有し、
（ａ）前記一対のトランジスタが、前記出力ノードで直列に接続されているプル・アップ・トランジスタ及びプル・ダウン・トランジスタを含み、
（ｂ）前記プル・アップ・トランジスタがそのドレインにおいてプル・アップ抵抗器に結合され、
（ｃ）前記プル・ダウン・トランジスタがそのドレインにおいてプル・ダウン抵抗器に結合され、
（ｄ）前記プル・アップ抵抗器及び前記プル・ダウン抵抗器が前記出力ノードを介して互いに相手側の端部に結合され、
（ｅ）各セグメントの前記プル・アップ・トランジスタがソースでその他のセグメント内のその他のプル・アップ・トランジスタの前記ソースとソース電圧ノードとに結合され、
（ｆ）各セグメントの前記プル・ダウン・トランジスタがそのソースにおいて、その他のセグメント内のその他のプル・ダウン・トランジスタのソースとソース電圧ノードとに結合される、
ステップと、
各セグメントに対してプリ・バッファを設け、前記プリ・バッファの出力端からのオン／オフ・ゲート信号を前記セグメント内の前記一対のトランジスタのゲートに接続するステップと、
前記プリ・バッファの第１入力をデータ入力に結合し、第２入力を前記データ入力の相補に結合するステップと、
前記セグメントに対して前記データ入力及び前記データ入力の前記相補の１つを前記オン／オフ・ゲート信号として個別に選択できるようにする選択信号入力を前記プリ・バッファに供給するステップと、
第１セグメントのゲート入力と第２セグメントのゲート入力との間に抵抗器を結合するステップであって、
この結合により、複数の隣接するセグメントのゲート入力を前記複数のセグメント内で接続することができ、
これにより、前記ゲート入力を供給し続いて前記セグメントをスイッチ・オンする際の遅延が、前記複数のセグメントの全出力にわたって表れるように、前記第２セグメントのプリ・バッファからのゲート入力信号を選択的にターン・オフすることにより、および、前記ゲート入力を、前記第１セグメントから前記抵抗器を介して供給することにより、送信機出力電圧のスルー・レートがその動作中に制御され、
前記選択信号が前記プリ・バッファをターン・オンまたはオフし、前記プリ・バッファがターン・オンされると、前記データ入力のみが移送され、前記プリ・バッファがターン・オフされると、いかなる入力も移送されない、
ステップと、
を含み、
前記送信機の構成が、各セグメント内の前記一対のトランジスタの特定のトランジスタをターン・オンまたはオフするのに前記選択信号入力を用いて前記複数のセグメントに所望の出力電圧振幅を生成できるようにし、
前記複数のセグメントの前記２つの分岐が、各セグメントの個々の出力特性の絶対値の合計である全出力特性を生成するためタンデムに動作する、
方法。
【請求項１５】
（ａ）セグメントを加えるか差し引くこと、及び、（ｂ）セグメント内の抵抗器の値を変更することの１つまたはそれ以上によりターミネーション・インピーダンスを前記出力ノードで較正して、前記複数のセグメントが、前記出力ノードにわたって所定の出力／チャネル・ターミネーション・インピーダンスを集合的に供給するステップを更に含む、請求項１６に記載の方法。
【請求項１６】
各セグメントが前記出力電圧振幅の分数部分を供給し、
スイッチ・オンされた各プル・アップ・セグメントが、正の電圧追加分を前記出力電圧振幅に与え、
スイッチ・オンされた各プル・ダウン・セグメントが、負の電圧追加分を前記出力電圧振幅に与え、
前記セグメントのすべてが同一方向に切り換えられると、最大出力電圧が供給され、
前記セグメントの１つが、前記セグメントの大部分と反対する方向に切り換えられると、最大出力電圧が前記分数部分の約２倍だけ減少される、
請求項１４に記載の方法。
【請求項１７】
前記プル・アップ・トランジスタがＰ型トランジスタであり、前記プル・ダウン・トランジスタがＮ型トランジスタであり、
前記プリ・バッファが前記トランジスタの前記ゲートで零（０）のゲート信号を供給すると、プル・アップ・セグメントがスイッチ・オンされ、
前記プリ・バッファが前記トランジスタの前記ゲートで１のゲート信号を供給すると、プル・ダウン・セグメントがスイッチ・オンされる、
請求項１４に記載の方法。
【請求項１８】
回路の測定された電圧特性の較正及び精度を可能にするため、前記回路の電圧入力の少なくとも１つにオン・チップの調節可能な電圧調整器を接続するステップを更に含む、請求項１４に記載の方法。
【請求項１９】
前記データ入力ノードと前記プリ・バッファとの間に結合されている遅延インバータを設けるステップを更に含み、
前記プリ・バッファが、前記データ入力と、前記データ入力の遅延された相補とを受信し、
前記複数のセグメントの少なくとも１つのセグメントに対して、遅延された反転入力を選択することにより前記送信機の動作中のプリ・エンファシス制御を可能にするため、前記遅延インバータの遅延構成要素が１またはそれ以上のビット・タイムだけ前記データ入力を遅延し、
前記選択は、
（ａ）前記遅延された反転入力を常に選択するため、前記セグメントのプリ・バッファをバイアスすること、及び、
（ｂ）必要に応じて、前記遅延された反転入力を確定的に選択すること
の中からなされる、
請求項１４に記載の方法。