(57)【特許請求の範囲】
【請求項１】
電力用半導体スイッチの外囲器内部に収納される半導体ペレットのゲート部より複数のゲートリードを、放射状に外囲器の側壁を貫通して外部へ導出してゲート端子とし、該ゲート端子に対向する位置のカソードポスト周囲のカソードフランジにゲート端子と同数のカソードリード接続点を設け、前記電力用半導体スイッチのオン・オフを行うゲート駆動回路実装装置を外囲器が貫通する形状とし、ゲート端子と同数のゲート駆動回路を前記ゲート端子およびカソードリード接続点と最短で接続したことを特徴とする電力用半導体スイッチ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用半導体スイッチ、例えばＧＴＯ（ゲートターンオフサイリスタ）、ＳＩサイリスタ（静電誘導サイリスタ）等の電力用半導体スイッチのゲート駆動方法に関するものである。
【０００２】
【従来の技術】
従来の電力用半導体スイッチのゲート駆動方法として、例えばセンターゲート形のものを例として示せば図４のようになる。図４（ａ）はアノード側および半導体ペレットを取り除いた状態を示し、図４（ｂ）は断面図を示す。センターゲート部よりゲートリードを１本取り出し、カソードポストに掘った溝にカソードとは絶縁して通し、さらに外囲器の側壁を貫通して外部に導出し、これをゲート端子とする。またカソードポストの周囲に一体に設けられているカソードフランジのゲート端子に近い箇所にカソード端子を設け、このゲート端子およびカソード端子に同軸あるいはツイストペア線による所定の長さのゲートリードを配線し、その先端をゲート駆動回路を装備した例えばプリント板等に接続する方法が通常用いられていた。
【０００３】
この方法においては、外囲器外部ゲートリードは機構的制約から１０数センチ以上となり、この部分の配線インダクタンスを少なくするには限度があり、また外囲器内部のゲートリードにもインダクタンスが少なからず存在する。
図３は、半導体スイッチをターンオフさせる場合の各部の波形を示し、ｉａ、ｉ’ａは半導体スイッチのアノード電流、Ｖａｋ、Ｖ’ａｋはアノード−カソード間電圧、ｉｇ，ｉ’ｇはゲート電流、ｖｇ，ｖ’ｇはゲート電圧を示す。なお、’を付して示す波形は従来技術により、ゲートリードのインダクタンスが大きい場合である。ｔｏｎにおいて外囲器外部のゲート駆動回路によりカソードがプラス、ゲートがマイナスとなるようにゲート逆電圧を印加するとゲートまわりに蓄積された電荷を引き抜くようにｉ’ｇで示す電流が流れ、半導体スイッチをターンオフさせるが、この時この引き抜き電流の変化率（ｄｉ／ｄｔ）が大きい程、オフ状態に移行する時間（ストレージ時間）が短くなり、電流のピーク値が大きくなるが、引き抜き電流の時間積分値、すなわち電荷量は少なくなり、ゲートターンオフに要する電力は少なくて済む。
【０００４】
しかしながら従来例においては、外囲器の内外のゲートリードのインダクタンスの影響により電流の変化率（ｄｉ／ｄｔ）を大きくするのには限界があった。特にＧＴＯのようにゲートに印加できる電圧が１０数ボルトと低い場合はｄｉ／ｄｔを大きくすることはさらに困難となり、図３に示すようにオフ状態になるまでの時間（ストレージ時間ｔ’１−ｔ０）が長くなる。
以上ターンオフの場合について説明したが、ターンオンについても電流の変化率を大きくすることにより、ターンオン時間（ターンオンディレイ時間＋ライズ時間）を短縮できることも言うまでもない。
【０００５】
【発明が解決しようとする課題】
ゲート電流の変化率を大きく取れるようにし、ストレージ時間を短縮し、高周波での動作を可能にするために、外囲器の内外のゲートリードのインダクタンスを大幅に低減する。この課題が解決できると、結果としてゲート駆動に要する電力も低減可能になる。
【０００６】
【課題を解決するための手段】
以上に述べた課題を解決するために、本発明では電力用半導体スイッチの外囲器内部に収納される半導体ペレットのゲート部より複数のゲートリードを、放射状に外囲器の側壁を貫通して外部へ導出してゲート端子とし、前記電力用半導体スイッチのオン・オフを行うゲート駆動回路実装装置を外囲器が貫通する形状とし、前記電力用半導体スイッチを構成するカソードポストのカソードフランジおよび前記ゲート端子を前記ゲート駆動回路実装装置のゲート駆動回路へ接近して接続する。
【０００７】
本発明によれば、外囲器内部のゲートリードを２本以上の複数のｎ本とし、ゲート電流をｎ等分することにより見かけの外囲器内部のインダクタンスをｎ分の１とするとともに、ゲート駆動回路を外囲器の外周の近傍に設け、外囲器外部のゲートリードを省略するようにした。以上述べた如く、外囲器の内外のゲートリードのインダクタンスを極力低減することにより、ゲート電流の変化率（ｄｉ／ｄｔ）を大きく取れるようにし、ターンオフ時にはアノードからカソードに流れていた主電流をアノード→ゲート→ゲート駆動回路→カソードのルートに転流する、いわゆるターンオフゲインが１の状態が実現出来るようにする。これによりストレージ時間が大幅に短縮され、ゲート電流のピーク値は大きくなるが、電荷量は減少する効果も得られる。
【０００８】
【発明の実施の形態】
以下、図にしたがって本発明の実施例を説明する。本発明の実施例として、半導体スイッチのペレットがセンターゲート方式の場合について適用したものを図１（ａ）、図１（ｂ）に示す。図１（ａ）はアノードポストおよび半導体ペレットを除いたものをアノード側から見た図で、図１（ｂ）は断面図を示す。図に示すようにカソードポストの中心にゲート電極がありこの部分が半導体ペレットのセンターゲート部分に接触する。接触圧力を得るためにバネ座金を設けている。このセンターゲート電極から複数（図の例では６本）のゲートリードをカソードポストに放射状に掘られた溝をカソードポストからは絶縁して通し、さらに外囲器の側壁を貫通するようにして外部に導出し、外囲器が貫通する形で外囲器の周囲に沿って極近傍に設けられたゲート駆動回路を搭載したプリント板等のゲート駆動回路実装装置に直接接続する。またカソード電極の周囲に取り付けられたカソードフランジの前記各ゲートリード導出箇所に近い所からカソードリードを設け最短距離で前記プリント板等に接続する。
【０００９】
次に前記プリント板等に搭載されるゲート駆動回路について説明する。図２はゲート駆動回路の概念を説明する基本的なものである。Ｅ１はオンゲート駆動用直流電源、Ｅ２はオフゲート駆動用直流電源で外部から供給される。ＳＯＮはオンゲート駆動用スイッチで図ではＰチャンネルＭＯＳＦＥＴで示し、ＳＯＦＦはオフゲート駆動用スイッチで図ではＮチャンネルＭＯＳＦＥＴで示す。ＣＯＮはオンゲート電流供給用、ＣＯＦＦはオフゲート電流供給用のコンデンサで充分周波数特性の良いものを使用する。ここでＣＯＮ、ＳＯＮ、電力用半導体スイッチＱ１のゲートＧおよびカソードＫのループとＣＯＦＦ、Ｑ１のカソードＫ、ゲートＧおよびＳＯＦＦのループで形成されるそれぞれの窓面積を最少とするとともに、相互の接続を最短で行なうようにする。またＱ１がＧＴＯのように電流駆動形のスイッチ素子ではオン電流抑制用の抵抗ＲＯＮを挿入する。
【００１０】
この回路の動作を図３を用いて簡単に説明すると、ゲート制御信号が”Ｌ”でＳＯＮはオン、ＳＯＦＦはオフしており、Ｑ１がオンしている状態から時間ｔ０でゲート制御信号を”Ｌ”から”Ｈ”にすると、ほぼ同時にＳＯＮはオフ、ＳＯＦＦはオンする。ＣＯＦＦはＥ２に充電されているのでこの電圧がＱ１のカソードＫとゲートＧにゲート逆電圧として印加され、ゲートまわりに蓄積されていた電荷を引き抜く用に電流が流れるが、上述したようにこの電流が流れる経路のインダクタンスを極小としているため、この電流の増大する変化率（ｄｉ／ｄｔ）が図３のｉｇに示すように非常に大きくなり、カソード部のピンチオフが起こり、アノード電流が全てゲートに流れるようになることにより、オフ状態に移行する時間（ストレージ時間ｔ１−ｔ０）が大幅に短縮される。
【００１１】
次にゲート制御信号を”Ｈ”から”Ｌ”に変化させると、ＳＯＦＦのオフとＳＯＮのオンがほぼ同時に行われ、Ｅ１の電圧に充電されていたＣＯＮがＳＯＮを経てＱ１のゲートとカソードの間に印加され、オンゲート電流が流れＱ１をターンオンさせる。この経路のインダクタンスが小さいとターンオン遅れ時間を短縮し、ターンオン損失を低減する等の利点が出てくる。以上の説明では電力用半導体スイッチとしてセンターゲートのものを使用したが、リングゲート等ゲートリードの出す方式にはとらわれない。また外囲器の形状も円形としたが円形に限ることはない。したがって外囲器の側壁の極近傍に設けられるゲート駆動回路を搭載したプリント板等のゲート駆動回路実装装置の形状も本発明の効果を損なわないものであればどのようなものでも良く、さらにオン・オフゲート駆動用スイッチとしてＭＯＳＦＥＴを使用して説明したが、トランジスタ等のスイッチング可能なものであればどのようなものでも良いことは言うまでもない。
【００１２】
【発明の効果】
以上説明したように本発明によれば、電力用半導体スイッチの外囲器の内外のゲートリードを極小とすることにより、ゲート電流の変化率（ｄｉ／ｄｔ）を大きく取れるようにしたため、ターンオフ時のストレージ時間の大幅短縮、ターンオン時のターオン遅れ時間の短縮が行われる。これにより高周波での動作を可能にしたり、スイッチング時のサージ電圧抑制用のスナバ回路を小さく、あるいはスナバ回路を不要とすることも可能である。さらにゲート駆動に要する電力も低減出来ることも大きな効果である。
【図面の簡単な説明】
【図１】本発明の実施例の構造を示す。
【図２】基本的なゲート駆動回路例を示す。
【図３】図３は電力用半導体スイッチの動作説明図である。
【図４】図４は従来のゲート駆動方法による構造図である。
Ｅ１，Ｅ２・・・・・直流電源
ＣＯＮ，ＣＯＦＦ・・ゲート電流供給用コンデンサ
ＳＯＮ・・・・・・・オンゲート駆動用スイッチ
ＳＯＦＦ・・・・・・オフゲート駆動用スイッチ
Ｑ１・・・・・・・・電力用半導体スイッチ
【図１】
0004052715.tif 000002
【図２】
0004052715.tif 000003
【図３】
0004052715.tif 000004
【図４】
0004052715.tif 000005