【手続補正書】
【提出日】平成20年1月9日(2008.1.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタルデータの各ビットに対応して設けられ、各ビットの重みに応じて決定された容量値を有する複数のキャパシタと、
前記複数のキャパシタに充電された電荷を合計した電荷量と、前記複数のキャパシタの合計の容量値に応じて決定されるアナログ電圧を出力する出力手段と、
前記デジタルデータの前記複数のキャパシタへの経路に設けられ各ビットの電圧のキャパシタへの供給を制御する充電制御トランジスタと、
を有し、
前記充電制御トランジスタのトランジスタサイズは、接続される前記キャパシタの容量値に対応して設定されていることを特徴とするデジタルアナログ変換回路。
【請求項２】
請求項１に記載のデジタルアナログ変換回路において、
前記複数のキャパシタの容量値の比と前記複数のキャパシタのそれぞれに接続される前記充電制御トランジスタのトランジスタサイズの比が同じに設定されていることを特徴とするデジタルアナログ変換回路。
【請求項３】
請求項１に記載のデジタルアナログ変換回路において、
前記充電制御トランジスタのトランジスタサイズは、接続される前記キャパシタの容量値が大きくなる程、大きく設定されていることを特徴とするデジタルアナログ変換回路。
【請求項４】
請求項１に記載のデジタルアナログ変換回路において、
前記充電制御トランジスタはＴＦＴであり、
前記充電制御トランジスタのＭＯＳ容量による電圧の変化が同じであるように前記充電制御トランジスタのトランジスタサイズと前記キャパシタの容量値が設定されていることを特徴とするデジタルアナログ変換回路。
【請求項５】
請求項１から４のいずれかに記載のデジタルアナログ変換回路において、
前記複数のキャパシタは、一端が対応する充電制御トランジスタに接続され、他端が電源に共通接続され、
前記出力手段は、前記複数のキャパシタの一端側を短絡して、前記一端側から前記アナログ電圧を出力することを特徴とするデジタルアナログ変換回路。
【請求項６】
請求項１から５のいずれかに記載のデジタルアナログ変換回路において、
前記複数のキャパシタは、一端が対応する充電制御トランジスタに接続され、
前記出力手段は、前記複数のキャパシタの両端に同一の電圧を設定し、その後前記充電制御トランジスタをオンし、
これによって、前記複数のキャパシタの他端から前記アナログ電圧出力させることを特徴とするデジタルアナログ変換回路。
【請求項７】
マトリクス状に配置された画素の各列に対応してデータラインを配置し、各画素のデータ信号をデータラインを介し各画素に供給する表示装置であって、
前記デジタルデータを前記アナログ電圧に基づくアナログデータに変換してから前記データラインに供給するデジタルアナログ変換回路を有し、
このデジタルアナログ変換回路に請求項１から６のいずれかに記載のデジタルアナログ変換回路を使用することを特徴とする表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】デジタルアナログ変換回路および表示装置
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本件は、キャパシタの容量比を利用するデジタルアナログ変換回路およびこのデジタルアナログ変換回路を利用する表示装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明は、デジタルデータの各ビットに対応して設けられ、各ビットの重みに応じて決定された容量値を有する複数のキャパシタと、前記複数のキャパシタに充電された電荷を合計した電荷量と、前記複数のキャパシタの合計の容量値に応じて決定されるアナログ電圧を出力する出力手段と、前記デジタルデータの前記複数のキャパシタへの経路に設けられ各ビットの電圧のキャパシタへの供給を制御する充電制御トランジスタと、を有し、前記充電制御トランジスタのトランジスタサイズは、接続される前記キャパシタの容量値に対応して設定されていることを特徴とする。また、前記複数のキャパシタの容量値の比と前記複数のキャパシタのそれぞれに接続される前記充電制御トランジスタのトランジスタサイズの比が同じに設定されていることが好適である。また、前記充電制御トランジスタのトランジスタサイズは、接続される前記キャパシタの容量値が大きくなる程、大きく設定されていることが好適である。また、前記充電制御トランジスタはＴＦＴであり、前記充電制御トランジスタのＭＯＳ容量による電圧の変化が同じであるように前記充電制御トランジスタのトランジスタサイズと前記キャパシタの容量値が設定されているが好適である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、前記複数のキャパシタは、一端が対応する充電制御トランジスタに接続され、前記出力手段は、前記複数のキャパシタの両端に同一の電圧を設定し、その後前記充電制御トランジスタをオンし、これによって、前記複数のキャパシタの他端から前記アナログ電圧出力させることが好適である。さらに、本発明は、上述したデジタルアナログ変換回路を使用する表示装置に関する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、各ＤＡＣ２０の出力端には、アンプ（Ａｍｐ）２２の入力端が接続され、このアンプ２２の出力端が切り替えスイッチ２４を介し、データラインＤＬに接続されている。このデータラインＤＬは、列（垂直走査方向）に伸び、対応する１列の画素回路１００がそれぞれ接続される。なお、この例では、データラインＤＬには、画素回路１００における画素ＴＦＴのソースが接続されるため、ソースラインとも呼ばれる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
一方、スタンバイモードの場合には、第１切替部２４ａによって、スタンバイ用信号を選択する。第１切替部２４ａのスタンバイ用信号の入力端には、第２切替部２４ｂの出力が供給されている。そして、この第２切替部２４ｂは、ＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれかを選択して出力する。従って、スタンバイモードの場合には、第２切替部２４ｂによって選択されたＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれかが、第１切替部２４ａを介し出力される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
ここで、第２切替部２４ｂは、ＳＲＡＭ１８の６ビット出力におけるＭＳＢ（０−５ビットの５ビット目）の信号が供給される。これは、スタンバイモードの場合には、表示は簡単な記号などの表示であり、白・黒の２種類の表示が用いられ、ビデオデータの５ビット目によって、白または黒のいずれかが判定されるからである。なお、例えば黒が００００００，白が１１１１１１であれば、どのビットによっても判定が可能であるが、ビデオデータによっては、すべての範囲のデータを利用しない場合もあり、適当なビットで判定するとよい。すなわち、画素毎にその画素のデータが白か黒かを画素データ内の適切な１ビットによって判定し、これによってＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれかが第２切替部２４ｂにおいて選択される。また、この例では、ＳＲＡＭ１２の所定ビットを切り替え制御信号として、第１切替部２４ａに供給し、そのビットの１または０によって第１切替部２４ａを切り替えている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
まず、ブランキング期間が終了したときには、上述のようにＳＲＡＭ１８に１行分のビデオデータがセットされている。そこで、ＤＡＣ２０は、デジタルアナログ変換を行うが、下位３ビットについてキャパシタ４３０に充電しなければならない。そこで信号ＣｈａｒｇｅをＨレベルとして、充電を開始する。充電が完了した後に、ＣｈａｒｇｅをＬレベルとして、信号ＣｏｍｂｉｎｅをＨレベルにする。これによって、ＤＡＣ２０の出力に６４階調のアナログビデオ信号が得られる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
一方、スイッチ２４においては、ＣｏｍｂｉｎｅがＨレベルの期間にＲＧＢ＿ＥＮＢをＨレベルとして、アンプ２２の出力であるアナログビデオ信号がデータラインＤＬに供給され、該当する行の画素回路１００がそのアナログビデオ信号を取り込む。なお、ＲＧＢ＿ＥＮＢは、Ｃｏｍｂｉｎｅより先にＬレベルに戻ることで、データラインＤＬ上のビデオ信号の変化を防止している。
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図５Ｂ
【補正方法】変更
【補正の内容】
【図５Ｂ】
2007053459.tif 000001