【手続補正書】
【提出日】平成20年2月18日(2008.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置および半導体装置用パッケージ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体チップがバンプを介してプリップチップ実装された半導体装置であって、
パッケージ側の複数のバンプ用ランドが、前記パッケージ側のバンプ用ランドとピンとを接続するためのスルーホールのサイズよりも狭ピッチで配列されており、前記バンプ用ランドを前記狭ピッチで３列以上の所定列数配置する毎に次の列までの間隔が広げられて、前記スルーホールを配置するための領域が設けられていることを特徴とする半導体装置。
【請求項２】
前記次の列までの間隔が、前記スルーホールを複数列配列することが可能なように広げられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体チップをバンプを介してフリップチップ実装するためのパッケージであって、
複数のバンプ用ランドが、前記バンプ用ランドをピンと接続するためのスルーホールのサイズよりも狭いピッチで配列されており、前記バンプ用ランドを前記狭ピッチで３列以上の所定列数配置する毎に次の列までの間隔が広げられて、前記スルーホールを配置するための領域が設けられていることを特徴とする半導体装置用パッケージ。
【請求項４】
前記次の列までの間隔が、前記スルーホールを複数列配置することが可能なように広げられていることを特徴とする請求項３記載の半導体装置用パッケージ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、例えばＢＧＡ（ボールグリッドアレイ）等のパッケージにフリップチップ接合して搭載される半導体チップの各々の入出力パッドに最適なバンプ用ランドを配置、選択し、入出力パッドとバンプ用ランドとの間を接続する配線パターンを設計する方法を用いて実装した半導体装置半導体装置および半導体装置用パッケージに関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、パッケージにフリップチップ接合される半導体チップの入出力パッドとバンプ用ランドとの間の接続を最適化することができる半導体チップの設計方法を用いて実装した半導体装置半導体装置および半導体装置用パッケージを提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体チップがバンプを介してプリップチップ実装された半導体装置であって、
パッケージ側の複数のバンプ用ランドが、前記パッケージ側のバンプ用ランドとピンとを接続するためのスルーホールのサイズよりも狭ピッチで配列されており、前記バンプ用ランドを前記狭ピッチで３列以上の所定列数配置する毎に次の列までの間隔が広げられて、前記スルーホールを配置するための領域が設けられていることを特徴とする半導体装置提供するものである。
ここで、前記次の列までの間隔が、前記スルーホールを複数列配列することが可能なように広げられていることが好ましい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、本発明は、半導体チップをバンプを介してフリップチップ実装するためのパッケージであって、
複数のバンプ用ランドが、前記バンプ用ランドをピンと接続するためのスルーホールのサイズよりも狭いピッチで配列されており、前記バンプ用ランドを前記狭ピッチで３列以上の所定列数配置する毎に次の列までの間隔が広げられて、前記スルーホールを配置するための領域が設けられていることを特徴とする半導体装置用パッケージを提供する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
ここで、前記次の列までの間隔が、前記スルーホールを複数列配置することが可能なように広げられていることが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の半導体チップの設計方法を用いて実装した半導体装置および半導体装置用パッケージを詳細に説明する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
図１は、本発明に関わる半導体チップの設計方法の各工程を表す一実施例のフローチャートである。このフローチャートに示すように、本発明に関わる半導体チップの設計方法は、パッケージにフリップチップ接合して実装される半導体チップの入出力パッドの再配置配線設計、すなわち、各々の入出力パッドに最適なバンプ用ランドを配置、選択（バンプ用ランドの位置を決定）し、入出力パッドとバンプ用ランドとの間を接続する配線パターンを設計する手法である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明に関わる半導体チップの設計方法は、例えばコンピュータ上で動作するソフトウェアプログラム等を使用して実現可能であるが、その実現手段は何ら限定されず、同様の機能を実現する従来公知のあらゆる手段を使用しても実現可能である。なお、本発明のいう入出力パッドとは、最終的にパッケージのピンに電気的に接続されるもので、入力パッド、出力パッド、入出力パッド等の全ての種類のパッドを総称する言句である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図１のフローチャートに示すように、本発明に関わる半導体チップの設計方法では、まず、電気的特性（ＬＣＲ特性等）の重要度に従って、半導体チップの各々の入出力パッドをランク分けする（Ｓ１）。これは、例えばＧＵＩ（グラフィカルユーザーインターフェース）等を用いて、ユーザーが半導体チップの各々の入出力パッド（すなわち、この入出力パッドに割り当てられた信号）についてランクを入力することにより行われる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
以下、本発明に関わる半導体チップの設計方法では、入力された入出力パッドのランクの内の電気的特性の重要度の高いランクから順に、各々のランクに含まれる各々の入出力パッドから最短距離のパッケージのピンを各々選択し（Ｓ２）、各々の入出力パッドに対応する最適なバンプ用ランドを各々配置、選択し（Ｓ３）、各々の入出力パッドと配置、選択された各々のバンプ用ランドとの間を接続する配線パターンの設計を行う（Ｓ４）。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明の半導体チップの設計方法を用いて実装した半導体装置および半導体装置用パッケージは、基本的に以上のようなものである。
以上、本発明の半導体チップの設計方法を用いて実装した半導体装置半導体装置および半導体装置用パッケージについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
【発明の効果】
以上詳細に説明した様に、本発明の半導体チップの設計方法を用いて実装した半導体装置半導体装置および半導体装置用パッケージは、電気的特性の重要度の高いランクから順に、ランクに含まれる各々の入出力パッドから最短距離のパッケージのピンを各々選択し、半導体チップ側の配線パターンの電気的特性およびパッケージ側の配線パターンの電気的特性に従って、各々の入出力パッドおよび選択されたパッケージのピンの上を通過する直線上またはその近傍から最適なバンプ用ランドを各々配置、選択し、各々の入出力パッドと配置、選択された各々のバンプ用ランドとの間を各々接続する配線パターンを設計するようにしたものである。
これにより、本発明の半導体チップの設計方法を用いて実装した半導体装置半導体装置および半導体装置用パッケージによれば、半導体チップの入出力パッドとバンプ用ランドとの間の配線パターンを最適化することができ、その電気的特性を向上させることができる。また、本発明に関わる半導体チップの設計方法によれば、パッケージの基板設計が容易化されるので、基板層数を減らすことができ、デザインルールの簡素化によりパッケージ単価を低く抑えることができるという効果がある。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】  本発明に関わる半導体チップの設計方法の各工程を表す一実施例のフローチャートである。
【図２】  （ａ）、（ｂ）および（ｃ）は、本発明を適用して設計される半導体チップの各工程での状態を表す一実施例の部分概念図である。
【図３】  本発明を適用して設計された、フリップチップ接合される半導体チップ側の配線パターンとこの半導体チップが実装されるパッケージ側の配線パターンを表す一実施例の概念図である。
【図４】  本発明を適用して設計された、フリップチップ接合される半導体チップ側の配線パターンとこの半導体チップが実装されるパッケージ側の配線パターンを表す他の一実施例の概念図である。
【図５】  フリップチップ接合される半導体チップの一例の部分構成概略図である。
【図６】  半導体チップがパッケージにフリップチップ接合された半導体装置の一例の概略図である。
【図７】  フリップチップ接合される従来の半導体チップ側の配線パターンとこの半導体チップが実装されるパッケージ側の配線パターンを表す一実施例の概念図である。
【符号の説明】
１０  入出力パッド
１２  ピン
１４，２２  バンプ用ランド
１６，２０，２４  配線パターン
１８  スルーホール
２６  半導体チップ
２８  パッケージ
３０  バンプ
３２  半導体装置