Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成20年2月12日(2008.2.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
クロックによって制御される１以上の入出力（「Ｉ／Ｏ」）パッドを有する集積回路（「ＩＣ」）を含む装置であって、前記Ｉ／Ｏパッドのそれぞれが、出力インピーダンスを有するデータ出力ドライバ回路と、データ出力レジスタと、プログラマブル基準電圧発生器を有するレシーバ回路と、前記クロックとデータキャプチャレジスタとの間に配置されたプログラマブル遅延素子と、前記データキャプチャレジスタに対する入力を選択するためのデータキャプチャ選択論理回路とを含み、前記データキャプチャレジスタが前記プログラマブル遅延素子の出力によってクロック供給を受けるように構成される装置。
【請求項２】
前記Ｉ／Ｏパッドを少なくとも２つ有し、該少なくとも２つのＩ／Ｏパッドのデータキャプチャレジスタが相互接続され、シフトレジスタとして機能する、請求項１に記載の装置。
【請求項３】
前記シフトレジスタの開始点は、前記データキャプチャ選択論理回路によって決定される、請求項２に記載の装置。
【請求項４】
前記データキャプチャレジスタに相互接続され、前記シフトレジスタに対する追加ビットとして機能するさらに別のデータキャプチャ素子をさらに含む、請求項２に記載の装置。
【請求項５】
前記データキャプチャレジスタは、マルチビットローカル記憶素子に対する入力を生成する、請求項１に記載の装置。
【請求項６】
前記マルチビットローカル記憶素子は、前記クロックよりも高い周波数で動作する第２のクロックに反して動作する、請求項５に記載の装置。
【請求項７】
マルチビットローカル記憶素子をさらに含む、請求項１に記載の装置。
【請求項８】
前記マルチビットローカル記憶素子は、シフトレジタ、及びメモリからなるデバイス群のうちのいずれか一方からなる、請求項７に記載の装置。
【請求項９】
前記Ｉ／Ｏパッドを少なくとも２つ備え、前記少なくとも２つのＩ／Ｏパッドのデータ出力レジスタが相互接続され、シフトレジスタとして機能する、請求項１に記載の装置。
【請求項１０】
前記データ出力レジスタは読み出し可能であり、且つ、前記Ｉ／Ｏパッドに少なくとも１つの試験遷移信号を供給するためのデータを格納する、請求項９に記載の装置。
【請求項１１】
前記ＩＣは伝送要素に接続され、該伝送要素に試験遷移信号を供給する手段と、前記試験遷移信号の反射を読み取る手段とをさらに含む、請求項１に記載の装置。
【手続補正書】
【提出日】平成20年9月3日(2008.9.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図２ｂは、下方から側面を見たエンコーダハウジング１０を示しており、このエンコーダハウジングはＰＣＢ１１から間隔をおいて分離しておりかつＰＣＢ１１と整列している。取付けネジ１３はエンコーダハウジング１０の下方に延びるように示してある。ＰＣＢ接点はＰＣＢ１１の底面側にある。
【手続補正書】
【提出日】平成19年11月8日(2007.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
緊急地震速報を含む防災情報の受信機能を有する防災情報受信機能付き印刷装置であって、
緊急地震速報を含む防災情報を受信する防災情報受信手段と、
警報音、音声メッセージ、ランプ点灯若しくは点滅、表示、又は防災情報に応じた対応マニュアルの印刷のいずれか又はそれらの組み合わせによる警報を出力する出力手段と、
前記防災情報受信手段及び出力手段を制御する制御手段と
を備えたことを特徴とする防災情報受信機能付き印刷装置。
【請求項２】
緊急地震速報を含む防災情報の受信機能を有する防災情報受信機能付き印刷装置であって、
緊急地震速報を含む防災情報を受信する防災情報受信手段と、
警報音、音声メッセージ、ランプ点灯若しくは点滅、表示、又は防災情報に応じた対応マニュアルの印刷のいずれか又はそれらの組み合わせによる警報を出力する出力手段と、
前記防災情報受信手段及び出力手段を制御する制御手段と、
前記防災情報を他の装置に送信する送信手段と、
を備えたことを特徴とする防災情報受信機能付き印刷装置。
【請求項３】
前記防災情報が地震の主要動の到達前の緊急地震速報であるとき、前記出力手段は、前記地震の主要動が到達するまでの時間と震度を出力することを特徴とする請求項１または２記載の防災情報受信機能付き印刷装置。
【請求項４】
前記防災情報が地震の主要動の到達前の緊急地震速報であるとき、前記出力手段は、前記地震の主要動が到達するまでの時間をカウントダウン表示することを特徴とする請求項３記載の防災情報受信機能付き印刷装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
そして、課題を解決するための手段は、特許請求の範囲に記載するように構成している。すなわち、本発明は、緊急地震速報を含む防災情報の受信機能を有する防災情報受信機能付き印刷装置であって、緊急地震速報を含む防災情報を受信する防災情報受信手段と、警報音、音声メッセージ、ランプ点灯若しくは点滅、表示、又は防災情報に応じた対応マニュアルの印刷のいずれか又はそれらの組み合わせによる警報を出力する出力手段と、前記防災情報受信手段及び出力手段を制御する制御手段とを備えたことを特徴とする。
さらに、防災情報を他の装置に転送する通信手段を備え、また、前記防災情報が地震の主要動の到達前の緊急地震速報であるとき、前記出力手段は、前記地震の主要動が到達するまでの時間と震度を出力し、前記地震の主要動が到達するまでの時間をカウントダウン表示することを特徴とする。
また、本発明は、地震および気象等の防災情報の利用方法であって、防災情報受信機能を有することを特徴とするＬＡＮ・インターネット接続を用いた防災情報受信機能付き印刷装置を構成する。
さらに、本発明は、地震および気象等の防災情報の利用方法であって、前記防災情報受信機能が、配信サーバ、ファクシミリおよび複写機であることを特徴とするＬＡＮ・インターネット接続を用いた防災情報受信機能付き印刷装置を構成する。
また、本発明は、地震および気象等の防災情報の利用方法であって、前記ファクシミリおよび複写機が、プリンタ部、ブザー、ランプ、表示部および、ロギングデータメモリを具備することを特徴とするＬＡＮ・インターネット接続を用いた防災情報受信機能付き印刷装置を構成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
図１は、本発明に係わるＬＡＮ・インターネット接続を用いた防災情報受信機能付き印刷装置の構成図である。図１に示すように、気象庁から配信される気象配信サーバ１に記憶される。また、気象庁等および、リアルタイム地震情報利用協議会からの緊急地震速報は、緊急地震速報配信サーバ２に記憶される。これら配信サーバ１および２の防災情報は、インターネット接続業者（プロバイダ）の配信サーバ３とインターネット４および、ＬＡＮ５を経由して、防災情報受信機能付き印刷装置６に送信する。
【手続補正書】
【提出日】平成20年4月2日(2008.4.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  複数の半導体素子（１Ａ）を形成したウェハ（１）の電極上にスタッドバンプ（３）をワイヤボンディングにより形成し、
上記ウェハの上記複数の半導体素子とインターポーザ（５）間に絶縁性樹脂（６）を介して接するように仮圧着し、
上記仮圧着よりも高い温度で加熱し、かつ、上記仮圧着よりも大きな圧力で加圧することにより、上記絶縁性樹脂を硬化して上記ウェハと上記インターポーザを本圧着して上記ウェハ上の上記複数の半導体素子の各電極と上記インターポーザの各電極（９）とを接合させて接合体（３０）を形成し、
その後、上記ウェハの上記半導体素子毎に上記接合体をダイシングにより切り離して個片の半導体装置（２６）を製造する半導体装置の製造方法。
【請求項２】  上記本圧着時において、上記ウェハのダイシングラインと一致して配置された溝（２）内に、上記ウェハと上記インターポーザとの間からはみ出した上記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流動を均一化させる請求項１に記載の半導体素子の実装方法。
【請求項３】  上記本圧着時において、上記ウェハのダイシングラインと一致して配置され、かつ、上記インターポーザと上記ウェハを本圧着後にできるウェハ周辺の単位長さ当たりの絶縁性樹脂はみ出し体積Ｖ２（ｃｍ３／ｍｍ）以上の体積Ｖ１（ｃｍ３／ｍｍ）を有する溝（２）内に、上記ウェハと上記インターポーザとの間からはみ出した上記絶縁性樹脂が流れ込むことにより上記絶縁性樹脂の流動を均一化させる請求項１に記載の半導体素子の実装方法。
【請求項４】  上記スタッドバンプ形成時に加熱するとき、上記ウェハ上の半導体素子形成領域毎に加熱する請求項１〜３のいずれか１つに記載の半導体素子の実装方法。
【請求項５】  上記本圧着時で加熱するとき、上記ウェハ上の半導体素子形成領域毎に加熱する請求項１〜３のいずれか１つに記載の半導体素子の実装方法。
【請求項６】  上記ウェハの電極上への上記スタッドバンプの形成後に、上記ウェハ上に上記絶縁性樹脂層（６）を形成する請求項１〜５のいずれか１つに記載の半導体素子の実装方法。
【請求項７】  上記ウェハの電極上への上記スタッドバンプの形成後、絶縁性樹脂ペースト（１５）をスピンコート方式で形成し、上記ペーストを硬化することにより、上記ウェハ上に絶縁性樹脂層（１６）を形成する請求項６に記載の半導体素子の実装方法。
【請求項８】  上記ウェハの電極上への上記スタッドバンプの形成後、絶縁性樹脂ペースト（１５）をスピンコート方式で形成し、上記ペーストを半硬化することにより、上記ウェハ上に絶縁性樹脂層（１６）を形成する請求項６に記載の半導体素子の実装方法。
【請求項９】  上記ウェハの電極上への上記スタッドバンプの形成後、絶縁性樹脂フィルムを上記ウェハ上に貼り付けたのち、加熱、加圧を行うことにより、上記ウェハ上に絶縁性樹脂層（６）を形成する請求項６に記載の半導体素子の実装方法。
【請求項１０】  上記バンプ形成前に、上記ウェハの半導体素子形成面の反対面に予め半導体素子毎の一括マーキングを行う請求項１〜９のいずれか１つに記載の半導体素子の実装方法。
【請求項１１】  上記ウェハの上記半導体素子形成面の反対面に予め半導体素子毎の一括マーキングは、上記ウェハに設けられたオリフラ（２０）を用いて当て基準として位置合わせを行う請求項１０に記載の半導体素子の実装方法。
【請求項１２】  上記スタッドバンプ形成時に加熱するとき、上記ウェハを吸着保持する第１ステージ（１１Ａ）とは異なる第２ステージ（１２）により、上記スタッドバンプを形成する半導体素子形成領域のスタッドバンプ形成面とは反対面を吸着保持しかつ加熱する請求項５に記載の半導体素子の実装方法。
【請求項１３】  上記スタッドバンプ形成時に加熱するとき、上記第２ステージ（１２）は、上記スタッドバンプを形成する半導体素子形成領域の移動とともに同期して移動して、常に、上記スタッドバンプを形成する半導体素子形成領域のスタッドバンプ形成面とは反対面を吸着保持しかつ加熱する請求項１２に記載の半導体素子の実装方法。
【請求項１４】  上記接合体を形成したのち、上記接合体の上記ウェハの上にさらに別のウェハ（１−２）を積み重ねるように第２の絶縁性樹脂（６−２）を介して圧着させ、かつ、上下に積層されたウェハ（１−１，１−２）の上記バンプの位置と別のウェハ（１−２）のバンプの位置を揃えかつ上記上下に積層されたウェハ（１−１，１−２）の電極間は上記第２の絶縁性樹脂を貫通して接合したのち、上記ウェハの上記半導体素子毎に上記接合体をダイシングにより切り離して個片の半導体装置（２６）を製造する請求項１に記載の半導体素子の実装方法。
【請求項１５】  上記上下に積層されたウェハ（１−１，１−２）は２枚のウェハ（１−１，１−２）の結晶構造面を揃えて積層される請求項１４に記載の半導体素子の実装方法。
【手続補正書】
【提出日】平成20年8月20日(2008.8.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気的に書き込み消去を行う半導体不揮発性記憶素子と、該半導体不揮発性記憶素子の端子に印加する高電圧を制御する高電圧スイッチ回路と、を有する半導体不揮発性記憶装置であって、
前記高電圧スイッチ回路は、
入力端子と、出力端子と、基準電位を印加するＶＤＤ端子と、前記半導体不揮発性記憶素子の第１の電源電位を印加するＶＳＳ端子と、該第１の電源電位又は高電圧の第２の電源電位を印加するＶＭ端子と、を備え、
前記入力端子に入力が接続され、前記ＶＳＳ端子と前記ＶＤＤ端子との間に接続される第１のインバータと、
前記出力端子に出力が接続され、前記ＶＭ端子と前記ＶＤＤ端子との間に接続される第２のインバータと、
前記第１のインバータの出力と前記第２のインバータの入力との間に接続され、前記第１の電源電位又は前記第２の電源電位が前記第１のインバータの出力に戻らないようにする第１のトランジスタと、
前記ＶＤＤ端子と前記第２のインバータの入力との間に接続され、前記第１のインバータの入力信号により前記第２のインバータの入力に前記基準電位を印加する第２のトランジスタと、
前記ＶＭ端子と前記第２のインバータの入力との間に接続され、前記第２のインバータの出力電位により前記第１の電源電位又は前記第２の電源電位を前記第２のインバータの入力へフィードバックさせる第３のトランジスタと、
前記ＶＤＤ端子と前記第２のインバータの出力との間に接続され、前記第１のインバータの出力信号により前記第２のインバータの出力に前記基準電位を印加する第４のトランジスタと、
を有することを特徴とする半導体不揮発性記憶装置。
【請求項２】
前記第１のインバータは、Ｐチャネル型の第５のトランジスタとＮチャネル型の第６のトランジスタとにより構成され、
前記第２のインバータは、Ｐチャネル型の第７のトランジスタとＮチャネル型の第８のトランジスタとにより構成され、
前記第２のトランジスタは、前記第３のトランジスタよりオン抵抗が小さく、
前記第４のトランジスタは、前記第８のトランジスタよりオン抵抗を小さいことを特徴する請求項１に記載の半導体不揮発性記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
本発明の半導体不揮発性記憶装置は、電気的に書き込み消去を行う半導体不揮発性記憶素子と、該半導体不揮発性記憶素子の端子に印加する高電圧を制御する高電圧スイッチ回路と、を有する半導体不揮発性記憶装置であって、
前記高電圧スイッチ回路は、
入力端子と、出力端子と、基準電位を印加するＶＤＤ端子と、前記半導体不揮発性記憶素子の第１の電源電位を印加するＶＳＳ端子と、該第１の電源電位又は高電圧の第２の電源電位を印加するＶＭ端子と、を備え、
前記入力端子に入力が接続され、前記ＶＳＳ端子と前記ＶＤＤ端子との間に接続される第１のインバータと、
前記出力端子に出力が接続され、前記ＶＭ端子と前記ＶＤＤ端子との間に接続される第２のインバータと、
前記第１のインバータの出力と前記第２のインバータの入力との間に接続され、前記第１の電源電位又は前記第２の電源電位が前記第１のインバータの出力に戻らないようにする第１のトランジスタと、
前記ＶＤＤ端子と前記第２のインバータの入力との間に接続され、前記第１のインバータの入力信号により前記第２のインバータの入力に前記基準電位を印加する第２のトランジスタと、
前記ＶＭ端子と前記第２のインバータの入力との間に接続され、前記第２のインバータの出力電位により前記第１の電源電位又は前記第２の電源電位を前記第２のインバータの入力へフィードバックさせる第３のトランジスタと、
前記ＶＤＤ端子と前記第２のインバータの出力との間に接続され、前記第１のインバータの出力信号により前記第２のインバータの出力に前記基準電位を印加する第４のトランジスタと、を有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
本発明の半導体不揮発性記憶装置としては、前記第１のインバータは、Ｐチャネル型の第５のトランジスタとＮチャネル型の第６のトランジスタとにより構成され、前記第２のインバータは、Ｐチャネル型の第７のトランジスタとＮチャネル型の第８のトランジスタとにより構成され、前記第２のトランジスタは、前記第３のトランジスタよりオン抵抗が小さく、前記第４のトランジスタは、前記第８のトランジスタよりオン抵抗を小さくすることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
［作用］
そしてこの半導体不揮発性記憶装置において、半導体不揮発性記憶素子に印加する高電圧を制御する高電圧スイッチ回路の前記第２のインバータの第２の電源電位を高電圧にし、それから高電圧スイッチ回路の入力信号を第１の電源電圧電位または基準電圧電位にすることにより半導体不揮発性記憶素子の書き込み消去に必要な電位を、半導体不揮発性記憶素子の各端子に印加することにより、半導体不揮発性記憶素子の書き込み消去を行なう。
【手続補正書】
【提出日】平成20年9月24日(2008.9.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】露光装置及びデバイス製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】 光源からの露光光により照明光学系を介して原版を照明し、前記原版に形成されたパターンを投影光学系を介して基板上に投影露光する露光装置であって、前記光源から前記投影光学系に至る露光光の光路上に配置される光学素子を内部に配置した複数の筐体を有し、前記複数の筐体間を連結し密閉する弾性体と、該弾性体に露光光が照射されるのを防止する遮光手段とを設けたことを特徴とする露光装置。
【請求項２】  前記弾性体として、フッ素樹脂を用いることを特徴とする請求項１に記載の露光装置。
【請求項３】  前記遮光手段として、隣り合う筐体の一方に一端が固定され他方の筐体に対し振動的に絶縁した遮光部材を有することを特徴とする請求項１または２に記載の露光装置。
【請求項４】  前記遮光部材として二重の鞘管を用いることを特徴とする請求項３に記載の露光装置。
【請求項５】  請求項１乃至３の何れか１項に記載の露光装置を用いて基板を露光するステップと、
該露光された基板を現像するステップと、
該現像された基板からデバイスを形成するステップとを有することを特徴とするデバイス製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
前述のごとく、紫外線を露光光源として用いた場合、長期にわたる装置使用の結果、光路中に配置された光学素子の表面に硫酸アンモニウム（ＮＨ４)２ＳＯ４や二酸化ケイ素ＳｉＯ２ などが付着し、光学特性が著しく低下する現象が発生する。これは、周囲の環境に含まれるアンモニアＮＨ３
、亜硫酸ＳＯ２ 、及びＳｉ化合物などが紫外線を照射することで化学反応を起こし生成されるものである。従来より、こうした光学素子の劣化を防止するために、クリーンドライエアや窒素等の不活性ガスで光路全体をパージすることが行われている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
さらに、遠紫外線とりわけ１９３ｎｍ付近の波長を有するＡｒＦエキシマレーザにおいては、上記波長付近の帯域には酸素（Ｏ２)の吸収帯が複数存在することが知られている。また、酸素が上記光を吸収することによりオゾン（Ｏ３)が生成され、このオゾンが光の吸収をより増加させ、透過率を著しく低下させることに加え、前述のようにオゾンに起因する各種生成物が光学素子表面に付着し、光学系の効率を低下させる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
【課題を解決するための手段】  上記目的を達成するために、本発明は、光源からの露光光により照明光学系を介して原版を照明し、前記原版に形成されたパターンを投影光学系を介して基板上に投影露光する露光装置であって、前記光源から前記投影光学系に至る露光光の光路上に配置される光学素子を内部に配置した複数の筐体を有し、前記複数の筐体間を連結し密閉する弾性体と、該弾性体に露光光が照射されるのを防止する遮光手段とを設けたことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
同図において、１は光源であり、２４８ｎｍ付近の発振波長を有するＫｒＦエキシマレーザまたは１９３ｎｍ付近の発振波長を有するＡｒＦエキシマレーザもしくは１５７ｎｍ付近の発振波長を有するＦ2 レーザで、パルス発光を行うものである。光源から投影光学系に至る露光光の光路上にはミラー、オプティカルインテグレータ、レンズなどの光学素子が配置されている。光源１からのレーザビームは、架台２に載置された筐体３に収納された第一照明光学系に導かれ、内部のミラー３ａで反射され、所定のビーム形状に成形するための成形光学系３ｂ、ミラー３ｃを介してオプティカルインテグレータ３ｄに入射する。オプティカルインテグレータ３ｄの射出面近傍には、筐体４に収納された、二次光源切り替え部４ａが配置される。
【手続補正書】
【提出日】平成20年8月27日(2008.8.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】研磨装置（２０）の基台（１１）より立設された支柱（３１）の上部に支持プレ−ト（３２）を水平に設け、この支持プレ−ト（３２）上に第１回転軸（３３）を、この第１回転軸の上に、第１回転軸芯（３３ａ）を中心として回動自在に設けた回転移動ア−ム（３４）を配し、その回転移動ア−ム（３４）の端部下方に第２回転軸（３５）を設け、これを蛇腹（３５ｂ）で覆い、前記回転軸の下方にギアボックス（３６）を設け、一対のア−ム（３８，３８）を回動させる第３回転軸（３７，３７）を設け、前記ア−ム（３８，３８）下に段差を設けてア−ム（３９，３９）を第３回転軸（３７，３７）下部に回動自在に取り付け、このア−ム（３９，３９）に備え付けた取付具（４０，４０）に把持具（４１ａ，４１ｂ）を備えるア−ム（４１，４１）を固定した把持具が下方となるように逆吊りに設けられたダブルア−ム型多関節搬送ロボット（３０）、
基板を吸着する真空チャック（５２）を下方に、基板の径よりも径が小さい研磨プラテン（５１）を真空チャック（５２）の上方に基板の中心点を通る円弧状に往復揺動するように設けたポリッシャ機構（５０）、
真空チャック（５２）のチャッククリ−ナ（６０）、
および
基板のブラシスクラブ洗浄機構とスピン乾燥機構を備えるスピン洗浄・乾燥装置（１）、
とを備える基板の研磨装置（２０）。
【請求項２】  スピン洗浄・乾燥装置（１）が、基台（１１）上に立設した上下方向に昇降可能および水平方向に回転可能な真空チャック（８５）、
基台（１１）上に立設した支柱（９１）に固定したブラケット（９３）に前後方向に直線移動して前記真空チャック（９５）上の位置に移動可能であって、かつ、水平方向に回動可能なブラシ洗浄機構（９４）、
前記基台（１１）上に立設した支柱（９１）に固定したブラケット（９３）にロ−タリ−テ−ブル（１６２）を保持させ、該ロ−タリ−テ−ブルの回転軸に保持させた水平回動ア−ム（９５ｂ）に気体供給ノズル（９５ｃ）を固定した気体供給機構（９５）、
および、
気体供給ノズル（９５ｃ）の真空チャック（９５）上の位置を検知し、気体供給ノズルが定位置に来たらロ−タリ−テ−ブルの回転軸の回動向きを逆方向に切り替える手段、
とを備えるスピン洗浄・乾燥装置（１）であることを特徴とする、請求項１に記載の基板の研磨装置（２０）。
【請求項３】  把持具（４１ａ，４１ａ）がダブルア−ム型多関節搬送ロボット（３０）の最下位位置にくるように基台上に逆吊り設けたダブルア−ム型多関節搬送ロボット（３０）の把持具（４１ａ，４１ａ）で研削加工された基板を把持し、
真空チャック（５２）を下方に、基板の径よりも径が小さい研磨プラテン（５１）を真空チャック（５２）の上方に基板の中心点を通る円弧状に往復揺動するように設けたポリッシャ機構（５０）の前記真空チャック（５２）上方に前記把持された基板を搬送し、ついで、基板を真空チャック（５２）上に載置し、真空チャック（５２）を減圧して基板を固定し、真空チャック（５２）を回転させることにより基板を回転させ、
この回転している基板上に、回転している研磨プラテン（５１）を下降し、研磨プラテン（５１）を基板面上で円弧状に往復揺動させつつ基板表面上で摺動させて基板の研削加工面を研磨した後、
研磨加工した基板をダブルア−ム型多関節搬送ロボット（３０）の把持具（４１ａ，４１ａ）で把持し、この研磨加工された基板をスピン洗浄・乾燥装置（１）の真空チャック（８５）上方に研磨加工された基板面が上向きとなるように搬送し、ついで、基板を前記真空チャック（８５）上に載置し、真空チャック（８５）を減圧して基板を固定し、真空チャック（８５）を回転させることにより基板を回転させ、真空チャック（８５）の回転を継続しながら洗浄液を研磨された基板の中心点に供給しつつ、加工面に回転ブラシ（９４ｍ）を下降させ、基板をブラシスクラブ洗浄した後、洗浄液の供給を停止するとともに回転ブラシを基板面より後退させ、ついで、真空チャック（８５）の回転を継続しながら気体供給ノズル（９５ｃ）を基板の中心点と該中心点を通過する円弧状軌跡と基板外周端が交差する基板外周端間を円弧状に往復揺動させつつ該気体供給ノズル（９５ｃ）より基板面に気体を吹き付けて基板表面を乾燥させ、
次いで、真空チャック（８５）の回転を止め、真空チャック（８５）をシリンダ（８１）で上昇させた後、スピン洗浄・乾燥装置（１）の真空チャック（８５）上の研磨・洗浄・乾燥された基板をダブルア−ム型多関節搬送ロボット（３０）の把持具（４１ｂ，４１ｂ）で把持し、次工程に搬送することを特徴とする、基板の研磨・洗浄・乾燥方法。
【手続補正書】
【提出日】平成20年8月8日(2008.8.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜にニッケル元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４工程と、
前記バリア層上に、希ガス元素を表面で高濃度に含む濃度勾配を有する第２の半導体膜を形成する第５工程と、
前記第２の半導体膜に前記ニッケル元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記ニッケル元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜にニッケル元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４工程と、
前記バリア層上に希ガス元素を含む第２の半導体膜を形成する第５工程と、
前記第２の半導体膜上に第２の半導体膜よりも高濃度に希ガス元素を含む第３の半導体膜を形成する第６工程と、
前記第２の半導体膜及び前記第３の半導体膜に前記ニッケル元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記ニッケル元素を除去または低減する第７工程と、
前記第２の半導体膜及び前記第３の半導体膜を除去する第８工程と、
前記バリア層を除去する第９工程とを有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、前記バリア層は、膜厚１ｎｍ〜１０ｎｍの酸化窒化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、前記第２の半導体膜は、成膜室にモノシランと希ガス、モノシランと希ガスと水素、モノシランと希ガスと窒素、又はモノシランとフォスフィン、を原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項２乃至４のいずれか一において、前記第３の半導体膜は、成膜室にモノシランと希ガス、又はモノシランと希ガスと水素を原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項２乃至５のいずれか一において、前記第３の半導体膜を形成する前に、希ガス元素を導入してプラズマを発生させて前記第２の半導体膜の表面状態を変化させることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、前記バリア層は、成膜室にシラン系ガスと窒素酸化物系ガスを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成した酸化窒化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、前記第２の半導体膜を形成する前に、希ガス元素を導入してプラズマを発生させて前記バリア層の表面状態を変化させることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、前記バリア層を形成する前に、希ガス元素を導入してプラズマを発生させて前記第１の半導体膜の表面状態を変化させることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一において、前記バリア層を形成する前に前記第１の半導体膜表面の不純物を除去することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一において、前記希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成20年9月10日(2008.9.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】    【請求項１】基板をボートによって支持した状態で処理するプロセスチューブに対して前記ボートが搬入搬出される処理ステージと、この処理ステージから離間した位置に設定された待機ステージと、この待機ステージの前記ボートに対して前記基板を装填および脱装する基板移載装置と、前記ボートが載置されるボート載置板と、前記ボート載置板に載置された前記ボートを前記処理ステージと前記待機ステージとの間で搬送するボート搬送装置と、を備えていることを特徴とする基板処理装置。      【請求項２】前記ボート載置板には、前記ボート載置板に載置された前記ボートを前記処理ステージ若しくは前記待機ステージに載置する際に、前記処理ステージ若しくは前記待機ステージに対する前記ボート載置板の載置位置を合わせる位置合わせ部が形成されていることを特徴とする請求項１の基板処理装置。    【請求項３】処理ステージから離間した位置に設定された待機ステージでボート載置板に載置されたボートに対して基板移載装置が基板を装填する工程と、ボート搬送装置が前記ボート載置板に載置された状態の前記ボートを前記待機ステージから前記処理ステージに搬送する工程と、前記処理ステージで前記ボート載置板に載置された前記ボートによって支持した状態で基板を処理室へ搬入し、該処理室で前記基板を処理する工程と、を有する半導体装置の製造方法。
【手続補正書】
【提出日】平成20年9月8日(2008.9.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第１層金属配線、第２層金属配線、および低抵抗金属からなる配線とを有する半導体装置であって、
前記第２層金属配線は、前記第１層金属配線上に形成され、
前記第１層金属配線の端部は、前記第２層金属配線の端部より外側に形成され、
前記低抵抗金属は前記第１層金属配線および前記第２層金属配線の側面に形成されていることを特徴とする半導体装置。
【請求項２】
半導体素子と、
前記半導体素子上に形成された拡散防止膜と、
前記拡散防止膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第１層金属配線、第２層金属配線、および低抵抗金属からなる配線とを有する半導体装置であって、
前記第２層金属配線は、前記第１層金属配線上に形成され、
前記第１層金属配線の端部は、前記第２層金属配線の端部より外側に形成され、
前記低抵抗金属は前記第１層金属配線および前記第２層金属配線の側面に形成されていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記拡散防止膜は、シリコン窒化膜またはシリコン酸窒化膜からなることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記半導体素子は半導体基板上に形成されていることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、前記半導体素子は透光性絶縁基板上に形成されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項３のいずれか一項において、前記半導体素子はＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項３のいずれか一項において、前記半導体素子は薄膜トランジスタであることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記第１層金属配線は、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記第２層金属膜配線はアルミニウムまたはアルミニウムを主成分とする合金からなることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、前記低抵抗金属はアルミニウムより比抵抗の小さい金属からなることを特徴とする半導体装置。
【請求項１１】
ソース領域、ドレイン領域を有する半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタを有する半導体装置であって、
前記ゲート電極は第１層金属配線、第２層金属配線、および低抵抗金属からなり、
前記第２層金属配線は、前記第１層金属配線上に形成され、
前記第１層金属配線の端部は、前記第２層金属配線の端部より外側に形成され、
前記低抵抗金属は前記第１層金属配線および前記第２層金属配線の側面に形成されていることを特徴とする半導体装置。
【請求項１２】
請求項１１において、前記ゲート絶縁膜は酸窒化シリコンからなることを特徴とする半導体装置。
【請求項１３】
請求項１１または請求項１２において、前記第１層金属配線下の前記半導体層に低濃度不純物領域が形成されていることを特徴とする半導体装置。
【請求項１４】
基板上に半導体素子を形成し、
前記半導体素子上に層間絶縁膜を形成し、
前記層間絶縁膜上に第１層金属膜を形成し、
前記第１層金属膜上に第２層金属膜を形成し、
前記第２層金属膜上に絶縁膜を形成し、
前記絶縁膜上にレジストパターンを形成し、
前記絶縁膜をエッチングし、
前記第２層金属膜をエッチングし、第２層金属配線を形成し、
前記第１層金属膜をエッチングし、第１層金属配線を形成し、
前記レジストパターンを除去し、
前記第１層金属配線および前記第２層金属配線の側面に低抵抗金属膜を形成することを特徴とする半導体装置の作製方法。
【請求項１５】
透明絶縁性基板上に半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１層金属膜を形成し、
前記第１層金属膜上に第２層金属膜を形成し、
前記第２層金属膜上に絶縁膜を形成し、
前記絶縁膜上にレジストパターンを形成し、
前記絶縁膜をエッチングし、
前記第２層金属膜をエッチングし、第２層金属配線を形成し、
前記第１層金属膜をエッチングし、前記第２層金属配線より端部が外側にある第１層金属配線を形成し、
前記レジストパターンを除去し、
前記第１層金属配線および前記第２層金属配線をマスクとして前記半導体層に一導電型の不純物元素を注入して第１および第２の不純物領域を形成し、
前記第１層金属配線および前記第２層金属配線の側面に低抵抗金属膜を形成することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１４または請求項１５において、前記第１層金属膜はＴａ、ＴａＮ、ＴａＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、Ｗ、ＷＮ、ＷＳｉＮ、ＷＢＮ、ＴｉＷおよびＩｒＴａから選択された一つの材料からなることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１４乃至請求項１６のいずれか一項において、前記第２層金属膜はアルミニウム膜またはアルミニウムを主成分とする合金膜からなることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１４乃至請求項１７のいずれか一項において、前記絶縁膜はシリコン窒化膜、シリコン酸窒化膜またはシリコン酸化膜からなることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１４乃至請求項１８のいずれか一項において、前記低抵抗金属膜はアルミニウムより比抵抗の小さい金属からなることを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成20年9月9日(2008.9.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｕ字状圧接部と該Ｕ字状圧接部から延在するビーム部とを有する第１接触子及び第２接触子が交互に繰り返し配置され、該第１接触子及び第２接触子がそれぞれのビーム部の端部においてキャリアと連接したキャリア付き接触子群であって、
少なくともいずれか一方の接触子のビーム部が長手直交方向に略Ｌ字状に折り曲げられ、
第１接触子のＵ字状圧接部が一直線上に整列配置された第１列と、該第１列と重ならないで第１列と略平行になるように、第２接触子のＵ字状圧接部が一直線上に整列配置された第２列とが形成されている一方で、
前記第１接触子及び第２接触子の各ビーム部のキャリア側の端部が、一直線上に整列配置されていることを特徴とするキャリア付き接触子群。
【請求項２】
Ｕ字状圧接部と該Ｕ字状圧接部から延在するビーム部とを有する第１接触子及び第２接触子が等間隔で交互に繰り返し配置され、該第１接触子及び第２接触子がそれぞれのビーム部の端部においてキャリアと連接したキャリア付き接触子群であって、
前記第１接触子においては、Ｕ字状圧接部がビーム部に対して偏心配置されており、
前記第２接触子のビーム部は、ビーム末端部がビーム基端部に対して偏心するように大略くの字状に屈曲した屈曲部を有し、Ｕ字状圧接部がビーム基端部に対して、第１接触子と同じ方向に且つ同じ量だけ偏心配置されており、
少なくともいずれか一方の接触子のビーム部が長手直交方向に略Ｌ字状に折り曲げられ、
第１接触子のＵ字状圧接部が一直線上に整列配置された第１列と、該第１列と重ならないで第１列と略平行になるように、第２接触子のＵ字状圧接部が一直線上に整列配置された第２列とが形成されている一方、
前記第１接触子及び第２接触子の各ビーム部のキャリア側の端部が、一直線上に整列配置されていることを特徴とするキャリア付き接触子群。
【請求項３】
Ｕ字状に折曲されたＵ字状折曲部が、前記接触子と帯状部とを結ぶキャリア連結部に設けられていることを特徴とする、請求項１又は２に記載のキャリア付き接触子群。
【請求項４】
前記第１接触子の前記Ｕ字状圧接部と前記第２接触子の前記Ｕ字状圧接部とが、正面視、部分的に重なり合っていることを特徴とする、請求項１又は２に記載のキャリア付き接触子群。
【請求項５】
請求項１乃至４のいずれか一つに記載のキャリア付き接触子群を樹脂と一体成形し、該インサートモールド体を組込んだことを特徴とするコネクタ。
【請求項６】
薄板がロール状に巻回された条材を準備するステップと、
前記条材を打ち抜くことにより、プリフォームが、複数の第１接触子と複数の第２接触子と該第１接触子及び第２接触子の各端部に連接するキャリアとを備えてなり、交互に配置された第１接触子及び第２接触子は、それぞれ、Ｕ字状圧接部と該Ｕ字状圧接部から延在するビーム部とを備えており、第２接触子と帯状部とを結ぶ第２キャリア連結部の方が第１キャリア連結部よりも長尺であるプリフォームを作成するステップと、
前記プリフォームの第１接触子のビーム部又は第２接触子のビーム部の少なくともいずれか一方を略Ｌ字状に折り曲げるステップと、
前記ステップで折り曲げたプリフォームの第２キャリア連結部をＵ字状に折曲させてＵ字状折曲部を形成し、正面視、第１接触子及び第２接触子を整列配置するステップと、
を備えることを特徴とするキャリア付き接触子群の加工方法。
【請求項７】
前記第２キャリア連結部のビーム部側の端部に、突出部が配設されており、該突出部を帯状部側に引き寄せることによって、第２キャリア連結部をＵ字状に折曲させることを特徴とする、請求項６に記載のキャリア付き接触子群の加工方法。
【手続補正書】
【提出日】平成20年8月11日(2008.8.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
この後、さらにカバー組立体９を閉じてゆくと、押圧部材１６と回動可能に係合（接触）している押圧力伝達部材１７が、カバー部材９ａの凹陥部９ｂ内を上方に移動され、コイルばね１８が圧縮され、押圧部材１６によって電気部品２が押圧される。これにより、フィルム状回路基板７の上側電極の下部に配設された弾性シート７ａが弾性変形され、その反力により、フィルム状回路基板７の上側電極が電気部品２のはんだボール３側に押圧され、接触圧力が発生し、電気的に接続される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
ここで、カバー組立体９が閉じる方向に回動される際、押圧部材１６の下面１６ａが電気部品２を押圧し始めるときから、カバー組立体９がソケット本体５に対して完全に閉じられ、押圧部材１６が電気部品２を押圧し終わるまでの間に、押圧力伝達部材１７の突部１７ａと押圧部材１６の凹部１６ｃとの接触部位は、カバー部材９ａを回動可能に支持している軸１０の中心を通る水平線Ｉ−Ｉを通過するように形成されている。これにより、押圧部材１６の前後方向（図１中、左右方向）の移動量が最小限に押さえられ、押圧部材１６によって電気部品２を前後方向にずらすような力が発生するのを更に極力抑えることができる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2003100409.tif 000001
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2003100409.tif 000002
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2003100409.tif 000003
【手続補正書】
【提出日】平成20年10月3日(2008.10.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】燃料電池用電極および燃料電池用電極ペーストの製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  導電材粒子および樹脂を含むペーストを調製する工程、および調製されたペーストを高分子電解質膜、電極基材または支持体の表面に塗布して塗膜層を形成する工程を有する燃料電池用電極の製造方法であって、前記ペーストを調製する工程が、導電材粒子および分散媒を強い剪断力で混合処理してペースト中の前記導電材粒子の二次粒子化を促進する工程と、次いで樹脂を添加し、前記樹脂の凝集が発生しない程度の弱い剪断力で混合処理する工程とからなることを特徴とする燃料電池用電極の製造方法。
【請求項２】  前記塗膜層を形成する工程の前に、前記ペーストを脱泡処理する工程を有する請求項１記載の燃料電池用電極の製造方法。
【請求項３】  前記脱泡処理が、６０ｔｏｒｒ以下の減圧下で行われる請求項２記載の燃料電池用電極の製造方法。
【請求項４】  導電材粒子および分散媒を強い剪断力で混合処理してペースト中の前記導電材粒子の二次粒子化を促進する工程と、次いで樹脂を添加し、前記樹脂の凝集が発生しない程度の弱い剪断力で混合処理する工程とを含む燃料電池用電極ペーストの製造方法。
【請求項５】  さらに、前記ペーストを脱泡処理する工程を有する請求項４記載の燃料電池用電極ペーストの製造方法。
【請求項６】  前記脱泡処理が、６０ｔｏｒｒ以下の減圧下で行われる請求項５記載の燃料電池用電極ペーストの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【課題を解決するための手段】
本発明は、導電材粒子および樹脂を含むペーストを調製する工程、および調製されたペーストを高分子電解質膜、電極基材または支持体の表面に塗布して塗膜層を形成する工程を有する燃料電池用電極の製造方法において、前記ペーストを調製する工程が、導電材粒子および分散媒を強い剪断力で混合処理してペースト中の前記導電材粒子の二次粒子化を促進する工程、次いで樹脂分を添加し、前記樹脂の凝集が発生しない程度の弱い剪断力で混合処理する工程からなることを特徴とする。
ここで、ペーストを高分子電解質膜、電極基材または支持体の表面に塗布する前に、前記ペーストを脱泡処理する工程を有することが好ましい。
前記脱泡処理は、６０ｔｏｒｒ以下の減圧下で行われることが好ましい。
また、本発明は、導電材粒子および分散媒を強い剪断力で混合処理してペースト中の前記導電材粒子の二次粒子化を促進する工程と、次いで樹脂を添加し、前記樹脂の凝集が発生しない程度の弱い剪断力で混合処理する工程とを含む燃料電池用電極ペーストの製造方法をも提供する。
本発明の燃料電池用電極ペーストの製造方法は、さらに、ペーストを脱泡処理する工程を有することが好ましく、脱泡処理は、６０ｔｏｒｒ以下の減圧下で行われることが好ましい。
【手続補正書】
【提出日】平成20年9月22日(2008.9.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  （ａ）基体の表面にトレンチを形成する工程、
（ｂ）前記トレンチを充填する絶縁膜を形成する工程、
（ｃ）前記絶縁膜を選択的に除去して前記トレンチ内に分離絶縁膜を形成する工程；前記分離絶縁膜は前記基体と反対側に凹部を呈し、前記凹部の底部が前記基体の表面よりも深い、
（ｄ）前記底部上に下部電極を、前記下部電極上に誘電体層を、前記誘電体層上に上部電極を、それぞれ形成する工程
を備え、
前記底部の幅は前記下部電極の幅よりも広い、容量素子の製造方法。
【請求項２】  前記工程（ｂ）は、
（ｂ−１）前記絶縁膜を選択的に除去することにより、前記トレンチから所定距離以上離れた位置での前記絶縁膜の膜厚を減少させる工程
を有する、請求項１記載の容量素子の製造方法。
【請求項３】 前記工程（ｂ−１）において、前記トレンチから前記所定距離以上離れた前記位置での前記絶縁膜が除去される、請求項２記載の容量素子の製造方法。
【請求項４】 前記工程（ｂ）は、前記工程（ｂ−１）の後に実行される、
（ｂ−２）前記絶縁膜を研磨して、前記トレンチを充填する前記分離絶縁膜を形成する工程
を更に有する、請求項３記載の容量素子の製造方法。
【請求項５】 前記工程（ｂ）は、前記工程（ｂ−２）の後に実行される、
（ｂ−３）前記分離絶縁膜を選択的に除去して、前記トレンチの中央に前記凹部を形成する工程
を更に有する、請求項４記載の容量素子の製造方法。
【請求項６】 前記工程（ｂ−１）において、前記トレンチから前記所定距離以上離れた前記位置での前記絶縁膜を残置する、請求項２記載の容量素子の製造方法。
【請求項７】 前記工程（ｂ）は、
前記工程（ｂ−１）と同一の処理で実行される、
（ｂ−２）前記分離絶縁膜を選択的に除去して、前記トレンチの中央に前記凹部を形成する工程
を更に有する、請求項６記載の容量素子の製造方法。
【請求項８】 前記工程（ｂ）は、前記工程（ｂ−１），（ｂ−２）の後に実行される、
（ｂ−３）前記絶縁膜を研磨して、前記トレンチ内で前記凹部を呈する前記分離絶縁膜を形成する工程
を更に有する、請求項７記載の容量素子の製造方法。
【請求項９】 前記工程（ｂ）は、
（ｂ−１）前記絶縁膜を選択的にエッチングすることにより、前記トレンチから所定距離以上離れた位置での前記絶縁膜の膜厚を減少させる工程と、
（ｂ−２）前記工程（ｂ−１）の後に実行され、前記絶縁膜を研磨して、前記トレンチ内で前記凹部を呈する前記分離絶縁膜を形成する工程
を有する、請求項１記載の容量素子の製造方法。
【請求項１０】 前記トレンチ近傍の前記基体には半導体素子が配置されない、請求項９記載の容量素子の製造方法。
【請求項１１】 前記工程（ｂ−１）においては、前記トレンチの中央での前記絶縁膜の除去が行われ、前記凹部が形成される、請求項９記載の容量素子の製造方法。
【請求項１２】 （ｅ）前記凹部において前記下部電極上にサイドウォールを形成する工程
を更に備える、請求項１記載の容量素子の製造方法。
【請求項１３】 （ｆ）前記下部電極及び前記上部電極上にシリサイド膜を形成する工程
を更に備える、請求項１２記載の容量素子の製造方法。
【請求項１４】 （ｇ）前記サイドウォール、前記シリサイド膜、前記凹部の露出面上に層間絶縁膜を形成する工程
を更に備える、請求項１３記載の容量素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
【課題を解決するための手段】
この発明にかかる容量素子の製造方法の第１の態様は、（ａ）基体の表面にトレンチを形成する工程、（ｂ）前記トレンチを充填する絶縁膜を形成する工程、（ｃ）前記絶縁膜を選択的に除去して前記トレンチ内に分離絶縁膜を形成する工程（但し前記分離絶縁膜は前記基体と反対側に凹部を呈し、前記凹部の底部が前記基体の表面よりも深い）、（ｄ）前記底部上に下部電極を、前記下部電極上に誘電体層を、前記誘電体層上に上部電極を、それぞれ形成する工程を備える。そして前記底部の幅は前記下部電極の幅よりも広い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
この発明にかかる容量素子の製造方法の第２の態様はその第１の態様であって、前記工程（ｂ）は、（ｂ−１）前記絶縁膜を選択的にエッチングすることにより、前記トレンチから所定距離以上離れた位置での前記絶縁膜の膜厚を減少させる工程と、（ｂ−２）前記工程（ｂ−１）の後に実行され、前記絶縁膜を研磨して、前記トレンチ内で前記凹部を呈する前記分離絶縁膜を形成する工程とを有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
この発明にかかる容量素子の製造方法の第３の態様はその第２の態様であって、前記トレンチ近傍の前記基体には半導体素子が配置されない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
この発明にかかる容量素子の製造方法の第４の態様はその第２の態様であって、前記工程（ｂ−１）においては、前記トレンチの中央での前記絶縁膜の除去が行われ、前記凹部が形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
【発明の効果】
この発明にかかる容量素子の製造方法の第１の態様によれば、基体からの上部電極までの距離を小さくすることができる。よってその後のフォトリソグラフィ技術において採用されるレジストの膜厚を薄くできる。従って、当該フォトリソグラフィ技術を施す際のシャドウイング効果やパターニングの精度の劣化を小さくすることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
この発明にかかる容量素子の製造方法の第２の態様によれば、絶縁膜の研磨によって生じるディッシングを利用して、凹部を呈する分離絶縁膜を簡易に形成することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
この発明にかかる容量素子の製造方法の第３の態様によれば、ディッシングの影響を受ける半導体素子を得ることがない。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
この発明にかかる容量素子の製造方法の第４の態様によれば、トレンチ中央での絶縁膜をも除去しているので、凹部を呈する分離絶縁膜を簡易に形成することができる。