【手続補正書】
【提出日】平成20年7月10日(2008.7.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体表示装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のスイッチング素子と、複数の画素電極と、対向電極と、フレームレート変換部とを有する半導体表示装置において、
前記複数のスイッチング素子を介して前記複数の画素電極に表示信号が入力されており、
前記複数の画素電極に入力される全ての表示信号は、各フレーム期間中、前記対向電極の電位を基準として同じ極性を有しており、
前記フレームレート変換部は前記表示信号に同期して動作しており、
隣接している任意の２つのフレーム期間のうち、後に出現するフレーム期間において前記複数の画素電極に入力される表示信号は、先に出現するフレーム期間において前記複数の画素電極に入力される表示信号の電位を前記対向電極の電位を基準として反転させた信号であることを特徴とする半導体表示装置。
【請求項２】
複数のスイッチング素子と、複数の画素電極と、対向電極と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置において、
前記複数のソース信号線に入力される表示信号は、前記複数のスイッチング素子を介して前記複数の画素電極に入力され、
各フレーム期間中、前記複数のソース信号線の隣り合うソース信号線には、前記対向電極の電位を基準として互いに逆の極性を有する表示信号が入力されており、かつ前記複数のソース信号線のそれぞれに入力される表示信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
前記フレームレート変換部は前記表示信号に同期して動作しており、
隣接している任意の２つのフレーム期間のうち、後に出現するフレーム期間において前記複数の画素電極に入力される表示信号は、先に出現するフレーム期間において前記複数の画素電極に入力される表示信号の電位を前記対向電極の電位を基準として反転させた信号であることを特徴とする半導体表示装置。
【請求項３】
複数のスイッチング素子と、複数の画素電極と、対向電極と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置において、
前記複数のソース信号線に入力される表示信号は、前記複数のスイッチング素子を介して前記複数の画素電極に入力され、
各ライン期間中、前記複数のソース信号線の全てに入力される表示信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
隣接しているライン期間において、前記複数のソース信号線に入力される表示信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記フレームレート変換部は前記表示信号に同期して動作しており、
隣接している任意の２つのフレーム期間のうち、後に出現するフレーム期間において前記複数の画素電極に入力される表示信号は、先に出現するフレーム期間において前記複数の画素電極に入力される表示信号の電位を前記対向電極の電位を基準として反転させた信号であることを特徴とする半導体表示装置。
【請求項４】
複数のスイッチング素子と、複数の画素電極と、対向電極と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置において、
前記複数のソース信号線に入力される表示信号は、前記複数のスイッチング素子を介して前記複数の画素電極に入力され、
各フレーム期間中、前記複数のソース信号線の隣り合うソース信号線には、前記対向電極の電位を基準として互いに逆の極性を有する表示信号が入力されており、
隣接しているライン期間において、前記複数のソース信号線に入力される表示信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記フレームレート変換部は前記表示信号に同期して動作しており、
隣接している任意の２つのフレーム期間のうち、後に出現するフレーム期間において前記複数の画素電極に入力される表示信号は、先に出現するフレーム期間において前記複数の画素電極に入力される表示信号の電位を前記対向電極の電位を基準として反転させた信号であることを特徴とする半導体表示装置。
【請求項５】
複数の画素を有する画素部と、ソース信号線駆動回路と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は共にソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つへの映像信号の書き込みと
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項６】
複数の画素を有する画素部と、ソース信号線駆動回路と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は、共にＤ／Ａ変換回路においてアナログに変換されてからソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項７】
複数の画素を有する画素部と、ソース信号線駆動回路と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は共にソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
前記画素電極に入力される全ての表示信号は、各フレーム期間中、前記対向電極の電位を基準として同じ極性を有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項８】
複数の画素を有する画素部と、ソース信号線駆動回路と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は共にＤ／Ａ変換回路においてアナログに変換されてからソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
前記画素電極に入力される全ての表示信号は、各フレーム期間中、前記対向電極の電位を基準として同じ極性を有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項９】
複数の画素を有する画素部と、ソース信号線駆動回路と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は共にソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記複数のソース信号線及び前記スイッチング素子を介して前記画素電極に入力され、
各フレーム期間中、前記複数のソース信号線の隣り合うソース信号線には、前記対向電極の電位を基準として互いに逆の極性を有する表示信号が入力されており、かつ前記複数のソース信号線のそれぞれに入力される表示信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項１０】
複数の画素を有する画素部と、ソース信号線駆動回路と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は、共にＤ／Ａ変換回路においてアナログに変換されてからソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記複数のソース信号線及び前記スイッチング素子を介して前記画素電極に入力され、
各フレーム期間中、前記複数のソース信号線の隣り合うソース信号線には、前記対向電極の電位を基準として互いに逆の極性を有する表示信号が入力されており、かつ前記複数のソース信号線のそれぞれに入力される表示信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項１１】
複数の画素を有する画素部と、ソース信号線駆動回路と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は共にソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記複数のソース信号線及び前記スイッチング素子を介して前記画素電極に入力され、
各ライン期間中、前記複数のソース信号線の全てに入力される表示信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
隣接しているライン期間において、前記複数のソース信号線に入力される表示信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項１２】
複数の画素を有する画素部と、ソース信号線駆動回路と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は、共にＤ／Ａ変換回路においてアナログに変換されてからソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
各ライン期間中、前記複数のソース信号線の全てに入力される表示信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
隣接しているライン期間において、前記複数のソース信号線に入力される表示信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項１３】
複数の画素を有する画素部と、ソース信号線駆動回路と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は共にソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
各フレーム期間中、前記複数のソース信号線の隣り合うソース信号線には、前記対向電極の電位を基準として互いに逆の極性を有する表示信号が入力されており、
隣接しているライン期間において、前記複数のソース信号線に入力される表示信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項１４】
複数の画素を有する画素部と、ソース信号線駆動回路と、複数のソース信号線と、フレームレート変換部とを有する半導体表示装置であって、
前記複数の画素は、スイッチング素子と、画素電極と、対向電極とをそれぞれ有しており、
前記フレームレート変換部は１つまたは複数のＲＡＭを有しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号が書き込まれ、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに書き込まれた映像信号は２回ずつ読み出され、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つから２回ずつ読み出された映像信号は、共にＤ／Ａ変換回路においてアナログに変換されてからソース信号線駆動回路に入力され、
前記ソース信号線駆動回路によって２つの表示信号が生成され、
前記２つの表示信号は互いに極性が反転しており、
前記生成された２つの表示信号は前記スイッチング素子を介して前記画素電極に入力され、
各フレーム期間中、前記複数のソース信号線の隣り合うソース信号線には、前記対向電極の電位を基準として互いに逆の極性を有する表示信号が入力されており、
隣接しているライン期間において、前記複数のソース信号線に入力される表示信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記１つのＲＡＭ、または前記複数のＲＡＭのいずれか１つに映像信号を書き込む期間は、前記書き込まれた映像信号が１回目に読み出される期間及び２回目に読み出される期間よりも長いことを特徴とする半導体表示装置。
【請求項１５】
請求項５乃至請求項１４のいずれか１項において、
前記ＲＡＭはＳＲＡＭ、ＤＲＡＭまたはＳＤＲＡＭであることを特徴とする半導体表示装置。
【請求項１６】
請求項１乃至請求項１５のいずれか１項において、
前記スイッチング素子は、単結晶シリコンを用いて形成されたトランジスタ、多結晶シリコンを用いて形成された薄膜トランジスタまたはアモルファスシリコンを用いて形成された薄膜トランジスタであることを特徴とする半導体表示装置。
【請求項１７】
請求項１乃至請求項１６のいずれか１項に記載の前記半導体表示装置を用いたコンピュータ。
【請求項１８】
請求項１乃至請求項１６のいずれか１項に記載の前記半導体表示装置を用いたビデオカメラ。
【請求項１９】
請求項１乃至請求項１６のいずれか１項に記載の前記半導体表示装置を用いたＤＶＤプレーヤー。