(57)【特許請求の範囲】
【請求項１】
アナログ信号をクロック信号発振器が接続されたＡ／Ｄ変換器を介してフーリエ変換手段に供給し、前記アナログ信号が有する周波数情報を抽出する周波数分析装置において、
前記Ａ／Ｄ変換器を複数個並列に配置するとともに、前記Ａ／Ｄ変換器それぞれに、各々独立した同一周波数のクロック信号発振器の出力を接続し、前記複数のＡ／Ｄ変換器を加算器を介して前記フーリエ変換手段に接続することにより、前記Ａ／Ｄ変換器におけるアパーチャジッタの影響を低減したことを特徴とする周波数分析装置。
【請求項２】
前記アナログ信号をＡＧＣ増幅器とローパスフィルタとを介して前記複数のＡ／Ｄ変換器に導くようにしたことを特徴とする請求項１記載の周波数分析装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアナログ信号の周波数スペクトル成分を解析する周波数分析装置に関し、特にA/D変換器におけるアパーチャジッタにより発生する雑音を低減する手段に関する。
【０００２】
【従来の技術】
従来より、アナログ信号の周波数スペクトル成分を解析するためにスペクトラムアナライザやFFT(Fast Fourier Transform、高速フーリエ変換)アナライザ等の周波数分析装置が利用されている。例えば、所定のアナログ信号をFFTアナライザに入力すると、アナログ信号は高速デジタル処理の後に信号に含まれる周波数成分が抽出され、必要に応じて各周波数成分ごとの電力や電圧レベル値が装置画面に表示される。
【０００３】
図4は、従来の周波数分析装置の構成例を示す機能ブロック図である。この例に示す周波数分析装置は、入力アナログ信号を所定電圧まで増幅するAGC増幅器41と、不要な高調波成分を除去するローパスフィルタ42と、A/D変換器(アナログ/デジタル変換器)43と、フーリエ変換手段としてのFFT回路44とを順次接続するとともに、前記A/D変換器43にサンプリングクロック信号fsを供給するクロック信号発振器45と、前記A/D変換器43の出力信号レベルを検出して前記AGC増幅器41の利得を制御するAGC制御部46とを備える。
【０００４】
この例に示した周波数分析装置は以下のように動作する。まず、AGC増幅器41に信号が入力しない状態では、A/D変換器43にアナログ信号が供給されないので、A/D変換器43の出力は零である。従って、AGC制御部46はAGC増幅器41の利得を増加させる方向に制御し、当該利得は最大利得の状態に維持される。
【０００５】
次に、アナログ信号が入力すると、これをAGC回路43が最大利得で増幅するとともにローパスフィルタ42を介してA/D変換器43に供給してデジタル信号に変換しAGC制御部46に出力する。AGC制御部46は、この信号に基づきA/D変換器43の入力電圧が所定値に収束するまでAGC増幅器41の利得を下げる制御を行う。その後、A/D変換器43が出力するデジタル信号をFFT回路44において処理し、所定の周波数スペクトル成分を抽出して図示を省略した装置画面に表示する。
【０００６】
【発明が解決しようとする課題】
しかしながら上述したような従来の周波数分析装置においては以下に示すような問題点があった。つまり、A/D変換器においてクロック信号発振器のジッタ(出力信号位相のゆらぎ)に起因するサンプルタイミングのずれ、いわゆるアパーチャジッタが発生し、後述する理由により雑音が発生する。図5は、アパーチャジッタの影響を説明する周波数スペクトル図である。同図(a)は、入力アナログ信号が有する周波数スペクトルを示す図であり、(b)図はFFT回路から出力される抽出周波数スペクトルを示す図である。(b)図に示すようにアパーチャジッタにより雑音レベルがN1からN2へ増加するので、入力アナログ信号のレベルが低い場合は、信号が雑音レベル以下となり周波数分析が不可能になるとともに、仮に分析可能であってもダイナミックレンジDRが狭くなるので解析レベル範囲が制限され問題であった。
【０００７】
図6は、アパーチャジッタによる雑音発生を定性的に説明する図である。上述したようにクロック信号発振器のジッタによりA/D変換器内では入力信号のサンプルタイミングが等間隔からずれ不等間隔でサンプリングされるが、A/D変換器の出力においては等間隔のデジタル信号として扱われるためにδ1、δ2、・・・・の分が本来得られるべきアナログ信号からの誤差となり、このため波形が歪みこれが雑音を誘起する。
【０００８】
本発明は、上述した従来の周波数分析装置に関する問題を解決するためになされたもので、アパーチャジッタにより発生する雑音を低減することができる周波数分析装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係わる周波数分析装置の請求項１記載の発明は、アナログ信号をクロック信号発振器が接続されたＡ／Ｄ変換器を介してフーリエ変換手段に供給し、前記アナログ信号が有する周波数情報を抽出する周波数分析装置において、
前記Ａ／Ｄ変換器を複数個並列に配置するとともに、前記Ａ／Ｄ変換器それぞれに、各々独立した同一周波数のクロック信号発振器の出力を接続し、前記複数のＡ／Ｄ変換器を加算器を介して前記フーリエ変換手段に接続することにより、前記Ａ／Ｄ変換器におけるアパーチャジッタの影響を低減するようにした。
本発明に係わる周波数分析装置の請求項２記載の発明は、請求項１記載の周波数分析装置において、前記アナログ信号をＡＧＣ増幅器とローパスフィルとを介して前記複数のＡ／Ｄ変換器に導くようにした。
【００１０】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。図1は本発明に係わる周波数分析装置の実施の形態例を示す機能ブロック図である。この例に示す周波数分析装置は、入力アナログ信号を所定電圧まで増幅するAGC増幅器11と、不要な高調波成分を除去するローパスフィルタ12と、並列に配置した第1及び第2のA/D変換器(アナログ/デジタル変換器)13a、13bと、加算器20と、フーリエ変換手段としてのFFT回路14とを順次接続するとともに、前記第1及び第2のA/D変換器13a、13bそれぞれにサンプリングクロック信号fsを供給する第1及び第2のクロック信号発振器15a、15bと、前記加算器20の出力信号レベルを検出して前記AGC増幅器11の利得を制御するAGC制御部16とを備える。
【００１１】
この例に示した本発明に係わる周波数分析装置は以下のように動作する。まず、AGC増幅器11にアナログ信号が入力しない状態では、第1及び第2のA/D変換器13a、13bにアナログ信号が供給されないので、加算器20の出力は零である。従って、AGC制御部16はAGC増幅器11の利得を増加させる方向に制御し、当該利得は最大利得の状態に維持される。
【００１２】
次に、アナログ信号が入力すると、これをＡＧＣ回路１１が最大利得で増幅するとともにローパスフィルタ１２を介して第１及び第２のＡ／Ｄ変換器１３ａ、１３ｂに供給してデジタル信号に変換し、さらに加算器２０を介してＡＧＣ制御部１６に出力する。ＡＧＣ制御部１６は、この信号に基づき第１及び第２のＡ／Ｄ変換器１３ａ、１３ｂの入力電圧が所定値に収束するまでＡＧＣ増幅器１１の利得を下げる制御を行う。その後、第１及び第２のＡ／Ｄ変換器１３ａ、１３ｂが出力するデジタル信号を加算器２０を介してＦＦＴ回路１４に供給し、ここで所定の周波数スペクトル成分を抽出する。
【００１３】
本発明の特徴は、2つのA/D変換器13a、13bそれぞれに第1及び第2のクロック信号発振器15a、15bを接続して配置した点にある。即ち、各クロック信号発振器において発生するジッタ(出力信号位相のゆらぎ)の値は、平均値:0、標準偏差:σのガウス確率分布に従うことが知られており、これを加算器20において合成した場合の総合確率分布は、2つの確率分布に対する「複合確率の定理」に従う。この複合確率の定理の詳細は、例えば、「Y.W.Lee, Statistical theory of communication, 宮川洋、今井秀樹訳、不規則信号論(上巻)、p.136、東京大学出版会、1983年5月」に記載されているので説明は省略するが、要するに「複合確率の定理」とは事象Aと事象Bとが独立であればAとBとがともに生起する確率はAとBの各々の確率の積である、というものである。
【００１４】
図2は、各クロック信号発振器15a、15bのジッタ発生確率分布及び加算器20の出力における当該ジッタに係わる総合発生確率分布を示す図である。上述したように各クロック信号発振器15a、15bのジッタは平均値:0、標準偏差:σのガウス確率分布(a曲線)に従い発生するが、加算器20の出力では複合確率の定理に基づきこれら2つの確率分布の積の分布(b曲線)となる。なお、このような確率曲線においては発生頻度の全体を"1(100%)"としているので、a曲線の積をとればより鋭いb曲線のような形状分布となる。
【００１５】
従って、b曲線の確率分布は標準偏差がδ´となり、a曲線のσよりも小さくなるので大きな値のジッタが発生する確率は低くなる。その結果、本発明に係わる周波数分析装置ではA/D変換器においてクロック信号発振器のジッタに起因するサンプルタイミングのずれを小さくできる。図3は、A/D変換器におけるサンプルタイミングのずれに対する電圧誤差を示す図である。本発明に係わる周波数分析装置では、上述したようにクロック信号発振器のジッタを少なくしたので、理想的なサンプルタイミングからのずれが従来よりも小さくなり、その結果、理想値レベルy0からの電圧レベルの誤差(yp-y0)を従来(y1-y0)より小さくでき、本来得られるべきアナログ信号からの誤差が小さくなるので、アパーチャジッタによる雑音を低減することができる。
【００１６】
以上のように本発明に係わる周波数分析装置は動作するので、クロック信号発振器のジッタ値を低減でき、その結果、A/D変換器のサンプルタイミングのずれを少なくし、アパーチャジッタにより発生する雑音を低減することができる。
【００１７】
なお、以上の実施例においてはA/D変換器を2個並列に配置する構成について説明したが、上述した複合確率の定理に基づき、それぞれクロック信号発振器が接続された3個以上のA/D変換器を並列に配置してもよいこと特に説明を要さないであろう。
【００１８】
【発明の効果】
本発明は以上説明したように、アナログ信号をそれぞれクロック信号発振器が接続され並列に配置された複数のA/D変換器と加算器とを介してフーリエ変換手段に供給するように構成するので、クロック信号発振器のジッタを少なくし、以てアパーチャジッタにより発生する雑音を低減した周波数分析装置を実現するうえで著効を奏す。
【図面の簡単な説明】
【図１】本発明に係わる周波数分析装置の構成例を示す機能ブロック図
【図２】本発明に係わる周波数分析装置におけるクロック信号発振器のジッタ確率分布及び加算器出力における当該ジッタの総合確率分布を示す図
【図３】  A/D変換器におけるサンプリングタイミングのずれに対する電圧誤差を示す図
【図４】従来の周波数分析装置の構成例を示す機能ブロック図
【図５】アパーチャジッタの影響を説明する周波数スペクトル図
【図６】アパーチャジッタによる雑音発生を定性的に説明する図
【符号の説明】
11・・AGC増幅器
12・・ローパスフィルタ
13a、13b・・第1及び第2のA/D変換器
14・・FFT回路
15a、15b・・クロック信号発振器
16・・AGC制御部
20・・加算器
【図１】
0004084934.tif 000002
【図２】
0004084934.tif 000003
【図３】
0004084934.tif 000004
【図４】
0004084934.tif 000005
【図５】
0004084934.tif 000006
【図６】
0004084934.tif 000007