【手続補正書】
【提出日】平成20年10月17日(2008.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号をレベルシフトして出力するレベルシフト回路であって、
第１のノードの電圧に応じてオンまたはオフし、当該電圧が第１のしきい値のときにオンとオフとを切り換え、当該オンのとき、レベルシフト信号の出力端子へ第１の電圧を出力する第１のスイッチと、
第２のノードの電圧に応じてオンまたはオフし、当該電圧が第２のしきい値のときにオンとオフとを切り換え、当該オンのとき、上記出力端子へ第２の電圧を出力する第２のスイッチと、
一方の端子に第１の入力信号を入力し、他方の端子が上記第１のノードに接続される第１のキャパシタと、
一方の端子に第２の入力信号を入力し、他方の端子が上記第２のノードに接続される第２のキャパシタと、
所定の期間において、上記第１のノードの電圧を上記第１のしきい値に設定し、上記第２のノードの電圧を上記第２のしきい値に設定し、当該所定の期間の後、上記第１のノードおよび上記第２のノードをフローティング状態にする電圧設定回路と
を有するレベルシフト回路。
【請求項２】
上記第１のしきい値および上記第２のしきい値は、上記第１の電圧から上記第２の電圧までの範囲に含まれており、
上記第１のスイッチは、上記第１のノードの電圧が上記第１のしきい値に対して上記第２の電圧側にある場合にオンし、上記第１の電圧側にある場合にオフし、
上記第２のスイッチは、上記第２のノードの電圧が上記第２のしきい値に対して上記第１の電圧側にある場合にオンし、上記第２の電圧側にある場合にオフし、
上記電圧設定回路は、第１の期間において、上記第１のノードの電圧が上記第１のしきい値に対して上記第２の電圧側にあるように上記第１のキャパシタを充電し、当該充電後の第２の期間において、オン状態の上記第１のスイッチから出力される電圧を上記第１のノードに供給し、第３の期間において、上記第２のノードの電圧が上記第２のしきい値に対して上記第１の電圧側にあるように上記第２のキャパシタを充電し、当該充電後の第４の期間において、オン状態の上記第２のスイッチから出力される電圧を上記第２のノードに供給する、
請求項１に記載のレベルシフト回路。
【請求項３】
上記電圧設定回路は、上記第２の期間において上記第１のスイッチがオフした後、上記第３の期間における上記第２のキャパシタの充電を行う、
請求項２に記載のレベルシフト回路。
【請求項４】
上記電圧設定回路は、上記第１の期間において、上記第２のノードの電圧が上記第２のしきい値に対して上記第２の電圧側にあるように上記第２のキャパシタを充電する、
請求項３に記載のレベルシフト回路。
【請求項５】
上記電圧設定回路は、
上記第１の期間において、上記第１のしきい値に対して上記第２の電圧側にある所定の電圧を上記第１のノードに供給する第１の電圧供給回路と、
上記第２の期間において、オンのときに上記第１の電圧が出力される上記第１のスイッチの一方の端子と上記第１のノードとを接続する第３のスイッチと、
上記第３の期間において、上記第２のしきい値に対して上記第１の電圧側にある所定の電圧を上記第２のノードに供給する第２の電圧供給回路と、
上記第４の期間において、オンのときに上記第２の電圧が出力される上記第２のスイッチの一方の端子と上記第２のノードとを接続する第４のスイッチと
を含む、
請求項３に記載のレベルシフト回路。
【請求項６】
上記電圧設定回路は、上記第１の期間、上記第２の期間、上記第３の期間および上記第４の期間において、上記第１のスイッチと上記出力端子とを遮断する、および／または、上記第２のスイッチと上記出力端子とを遮断する、
請求項３に記載のレベルシフト回路。
【請求項７】
上記電圧設定回路は、上記第１の期間および上記第２の期間において、上記第１のスイッチと上記出力端子とを遮断し、上記第２のスイッチと上記出力端子とを接続し、上記第３の期間および上記第４の期間において、上記第１のスイッチと上記出力端子とを接続し、上記第２のスイッチと上記出力端子とを遮断する、
請求項３に記載のレベルシフト回路。
【請求項８】
上記電圧設定回路は、上記第１の期間および上記第２の期間の少なくとも一部と上記第３の期間および上記第４の期間の少なくとも一部とが重なる第５の期間において、上記第１のスイッチと上記出力端子とを遮断する、および／または、上記第２のスイッチと上記出力端子とを遮断する、
請求項２に記載のレベルシフト回路。
【請求項９】
上記電圧設定回路は、
上記第１の期間において、上記第１のしきい値に対して上記第２の電圧側にある所定の電圧を上記第１のノードに供給する第１の電圧供給回路と、
上記第１の期間および上記第２の期間において、オンのときに上記第１の電圧が出力される上記第１のスイッチの一方の端子と上記第１のノードとを接続する第３のスイッチと、
上記第３の期間において、上記第２のしきい値に対して上記第１の電圧側にある所定の電圧を上記第２のノードに供給する第２の電圧供給回路と、
上記第３の期間および上記第４の期間において、オンのときに上記第２の電圧が出力される上記第２のスイッチの一方の端子と上記第２のノードとを接続する第４のスイッチと、
上記第１の期間および上記第２の期間において上記第１のスイッチと上記出力端子とを遮断し、上記第３の期間および上記第４の期間において上記第２のスイッチと上記出力端子とを遮断する第５のスイッチと
を含む、
請求項２に記載のレベルシフト回路。
【請求項１０】
上記電圧設定回路は、
上記第１の期間において、上記第１のしきい値に対して上記第２の電圧側にある所定の電圧を上記第１のノードに供給する第１の電圧供給回路と、
上記第２の期間において、オンのときに上記第１の電圧が出力される上記第１のスイッチの一方の端子と上記第１のノードとを接続する第３のスイッチと、
上記第３の期間において、上記第２のしきい値に対して上記第１の電圧側にある所定の電圧を上記第２のノードに供給する第２の電圧供給回路と、
上記第４の期間において、オンのときに上記第２の電圧が出力される上記第２のスイッチの一方の端子と上記第２のノードとを接続する第４のスイッチと
を含み、
上記第３のスイッチは、
上記第１のスイッチに接続される第１端子と、上記第１のノードに接続される第２端子と、当該第１端子と当該第２端子との間の導通状態を制御する電圧を入力する制御端子とを有する第１スイッチ素子と、
上記第１スイッチ素子の制御端子と第１端子との間に接続される第１容量素子と、
上記第１スイッチ素子をオンまたはオフに駆動する電圧を入力する第１駆動入力ノードと、
上記第１駆動入力ノードと上記第１スイッチ素子の制御端子との間に接続され、上記第１スイッチ素子をオンに駆動する電圧が上記第１駆動入力ノードに入力されている状態で、上記第１スイッチ素子の制御端子の電圧が上記第１の電圧と上記第２の電圧との間の所定のしきい値に対して上記第２の電圧側にある場合にオンし、当該しきい値に対して上記第１の電圧側にある場合にオフする第２スイッチ素子と
を含み、
上記第４のスイッチは、
上記第２のスイッチに接続される第１端子と、上記第２のノードに接続される第２端子と、当該第１端子と当該第２端子との間の導通状態を制御する電圧を入力する制御端子とを有する第３スイッチ素子と、
上記第３スイッチ素子の制御端子と第１端子との間に接続される第２容量素子と、
上記第３スイッチ素子をオンまたはオフに駆動する電圧を入力する第２駆動入力ノードと、
上記第２駆動入力ノードと上記第３スイッチ素子の制御端子との間に接続され、上記第３スイッチ素子をオンに駆動する電圧が上記第２駆動入力ノードに入力されている状態で、上記第３スイッチ素子の制御端子の電圧が上記第１の電圧と上記第２の電圧との間の所定のしきい値に対して上記第１の電圧側にある場合にオンし、当該しきい値に対して上記第２の電圧側にある場合にオフする第４スイッチ素子と
を含む、
請求項２に記載のレベルシフト回路。
【請求項１１】
上記出力端子からレベルシフト信号を出力する期間において、第３の電圧から第４の電圧までの電圧を有する入力信号を上記第１の入力信号および上記第２の入力信号として上記第１のキャパシタおよび上記第２のキャパシタに入力する第１の入力回路と、
上記電圧設定回路が上記第１のノードおよび上記第２のノードの電圧設定を行う期間において、上記第３の電圧から上記第４の電圧までの範囲に含まれる所定の電圧を上記第１の入力信号および上記第２の入力信号として上記第１のキャパシタおよび上記第２のキャパシタに入力する第２の入力回路と
を有する、
請求項２に記載のレベルシフト回路。
【請求項１２】
初段に入力されたパルス信号を後段へ順次に伝送する、縦続接続された複数のシフト段を具備し、
上記シフト段は、
前段からパルス信号が入力される期間、並びに、次段へパルス信号が出力される期間を検出する検出回路と、
上記検出回路が検出したパルス信号の入力期間および出力期間において、入力されるクロック信号の１サイクル内に含まれるパルス信号をレベルシフトして出力するレベルシフト回路と、
上記検出回路が検出したパルス信号の入力期間および出力期間において、上記レベルシフト回路から出力される信号をパルス信号として次段に出力し、上記レベルシフト回路を初期化する所定の期間において、一定のレベルの信号を次段に出力する出力回路と
を有し、
上記レベルシフト回路は、
第１のノードの電圧が、第１の電圧から第２の電圧までの範囲に含まれる第１のしきい値に対して上記第２の電圧側にある場合にオンし、上記第１のノードの電圧が、上記第１のしきい値に対して上記第１の電圧側にある場合にオフし、当該オンのとき、レベルシフト信号の出力端子へ上記第１の電圧を出力する第１のスイッチと、
第２のノードの電圧が、上記第１の電圧から上記第２の電圧までの範囲に含まれる第２のしきい値に対して上記第１の電圧側にある場合にオンし、上記第２のノードの電圧が、上記第２のしきい値に対して上記第２の電圧側にある場合にオフし、当該オンのとき、上記出力端子へ上記第２の電圧を出力する第２のスイッチと、
一方の端子に上記クロック信号を入力し、他方の端子が上記第１のノードに接続される第１のキャパシタと、
一方の端子に上記クロック信号を入力し、他方の端子が上記第２のノードに接続される第２のキャパシタと、
上記所定の期間において、上記第１のノードの電圧を上記第１のしきい値に設定し、上記第２のノードの電圧を上記第２のしきい値に設定し、当該所定の期間の後、上記第１のノードおよび上記第２のノードをフローティング状態にする電圧設定回路と、
上記検出回路が検出したパルス信号の入力期間および出力期間において、上記クロック信号を上記第１のキャパシタおよび上記第２のキャパシタに入力する第１の入力回路と、
上記電圧設定回路が上記第１のノードおよび上記第２のノードの電圧設定を行う期間において、第３の電圧から第４の電圧までの範囲に含まれる所定の電圧を上記クロック信号の代わりに上記第１のキャパシタおよび上記第２のキャパシタに入力する第２の入力回路と
を有し、
上記クロック信号は、上記第３の電圧と上記第４の電圧を交互に繰り返す信号であり、
縦続接続される２つのシフト段は、互いの周期が等しく位相が異なるクロック信号を入力する、
シフトレジスタ。
【請求項１３】
縦続接続される２つのシフト段は、互いに位相が反転したクロック信号を入力し、
各シフト段に含まれる検出回路は、上記第４の電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出する、
請求項１２に記載のシフトレジスタ。
【請求項１４】
縦続接続される２つのシフト段は、その一方が第１のクロック信号、他方が第２のクロック信号を入力し、
１のシフト段を間に挟んで離れた２つのシフト段の一方に含まれる検出回路は、上記第３の電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出し、
当該離れた２つのシフト段の他方に含まれる検出回路は、上記第４の電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出し、
上記第１のクロック信号を入力するシフト段に含まれる検出回路と、当該シフト段の後段に含まれる検出回路は、互いに同じ電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出し、
上記第１のクロック信号は、上記第２のクロック信号が上記第３の電圧のとき、上記第３の電圧から上記第４の電圧へ変化する、
請求項１２に記載のシフトレジスタ。
【請求項１５】
上記レベルシフト回路は、上記第１のスイッチに上記第１の電圧を入力する経路、および／または、上記第２のスイッチに上記第２の電圧を入力する経路に挿入され、少なくとも上記検出回路が検出するパルス信号の入力期間および出力期間並びに上記所定の期間においてオンし、他の期間においてオフする第６のスイッチを有する、
請求項１２に記載のシフトレジスタ。
【請求項１６】
入力信号をレベルシフトして出力するレベルシフト回路と、
複数の画素を含む画素アレイ部と、
上記レベルシフト回路から出力されるレベルシフト信号に応じて上記画素アレイ部の各画素を駆動する駆動回路と
を具備し、
上記レベルシフト回路は、
第１のノードの電圧に応じてオンまたはオフし、当該電圧が第１のしきい値のときにオンとオフとを切り換え、当該オンのとき、上記レベルシフト信号の出力端子へ第１の電圧を出力する第１のスイッチと、
第２のノードの電圧に応じてオンまたはオフし、当該電圧が第２のしきい値のときにオンとオフとを切り換え、当該オンのとき、上記出力端子へ第２の電圧を出力する第２のスイッチと、
一方の端子に第１の入力信号を入力し、他方の端子が上記第１のノードに接続される第１のキャパシタと、
一方の端子に第２の入力信号を入力し、他方の端子が上記第２のノードに接続される第２のキャパシタと、
上記第１のノードの電圧を上記第１のしきい値に設定し、上記第２のノードの電圧を上記第２のしきい値に設定する電圧設定回路と
を有する、
表示装置。
【請求項１７】
行列状に配列された複数の画素を含む画素アレイ部と、
上記画素アレイ部の各行を順番に選択するパルス信号を発生する第１のシフトレジスタと、当該選択した行に属する各画素を順番に選択するパルス信号を発生する第２のシフトレジスタとを有し、選択した画素を駆動する駆動回路と
を具備し、
上記第１のシフトレジスタおよび上記第２のシフトレジスタは、
初段に入力されたパルス信号を後段へ順次に伝送する、縦続接続された複数のシフト
を具備し、
上記シフト段は、
前段からパルス信号が入力される期間、並びに、次段へパルス信号が出力される期間を検出する検出回路と、
上記検出回路が検出したパルス信号の入力期間および出力期間において、入力されるクロック信号の１サイクル内に含まれるパルス信号をレベルシフトして出力するレベルシフト回路と、
上記検出回路が検出したパルス信号の入力期間および出力期間において、上記レベルシフト回路から出力される信号をパルス信号として次段に出力し、上記レベルシフト回路を初期化する所定の期間において、一定のレベルの信号を次段に出力する出力回路と
を有し、
上記レベルシフト回路は、
第１のノードの電圧が、第１の電圧から第２の電圧までの範囲に含まれる第１のしきい値に対して上記第２の電圧側にある場合にオンし、上記第１のノードの電圧が、上記第１のしきい値に対して上記第１の電圧側にある場合にオフし、当該オンのとき、レベルシフト信号の出力端子へ上記第１の電圧を出力する第１のスイッチと、
第２のノードの電圧が、上記第１の電圧から上記第２の電圧までの範囲に含まれる第２のしきい値に対して上記第１の電圧側にある場合にオンし、上記第２のノードの電圧が、上記第２のしきい値に対して上記第２の電圧側にある場合にオフし、当該オンのとき、上記出力端子へ上記第２の電圧を出力する第２のスイッチと、
一方の端子に上記クロック信号を入力し、他方の端子が上記第１のノードに接続される第１のキャパシタと、
一方の端子に上記クロック信号を入力し、他方の端子が上記第２のノードに接続される第２のキャパシタと、
上記所定の期間において、上記第１のノードの電圧を上記第１のしきい値に設定し、上記第２のノードの電圧を上記第２のしきい値に設定し、当該所定の期間の後、上記第１のノードおよび上記第２のノードをフローティング状態にする電圧設定回路と、
上記検出回路が検出したパルス信号の入力期間および出力期間において、上記クロック信号を上記第１のキャパシタおよび上記第２のキャパシタに入力する第１の入力回路と、
上記電圧設定回路が上記第１のノードおよび上記第２のノードの電圧設定を行う期間において、第３の電圧から第４の電圧までの範囲に含まれる所定の電圧を上記クロック信号の替わりに上記第１のキャパシタおよび上記第２のキャパシタに入力する第２の入力回路と
を有し、
上記クロック信号は、上記第３の電圧と上記第４の電圧を交互に繰り返す信号であり、
縦続接続される２つのシフト段は、互いの周期が等しく位相が異なるクロック信号を入力する、
表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、上記電圧設定回路は、上記第１の期間および上記第２の期間の少なくとも一部と上記第３の期間および上記第４の期間の少なくとも一部とが重なる第５の期間において、上記第１のスイッチと上記出力端子とを遮断しても良いし、上記第２のスイッチと上記出力端子とを遮断しても良い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０２４６
【補正方法】変更
【補正の内容】
【０２４６】
レベルシフト回路ＬＳ２は、ＮＡＮＤ回路Ｕ３から出力される信号がハイレベル（ＶＤＤ）のとき、クロック信号ＣＫの１サイクル内に含まれるパルス信号をレベルシフトして出力する。
レベルシフト回路ＬＳ２は、例えば図１７に示すレベルシフト回路ＬＳ２Ａや図１９に示すレベルシフト回路ＬＳ２Ｂと同様な構成を有する。ただし、各制御信号は外部から供給されるため、制御回路１０Ｆは省略される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０２６４
【補正方法】変更
【補正の内容】
【０２６４】
図３５に示す時刻ｔ７１〜ｔ７４の期間では、図１８に示す時刻ｔ４１〜ｔ４４と同様な動作によって、各シフト段（ＳＲ２＿１，ＳＲ２＿２，…）に含まれるレベルシフト回路ＬＳ２（ＬＳ２’）が初期化される。
すなわち、第１の期間（ｔ７１〜ｔ７２）においては、ノードＮＡが電圧‘ＶＳＳ’、ノードＮＢが‘電圧ＶＤＤ’に設定される。第２の期間（ｔ７２〜ｔ７３）においては、ノードＮＡが電圧‘ＶＤＤ−Ｖｔｈｐ（Ｑｐ１）’に設定され、ノードＮＢが電圧‘ＶＳＳ＋Ｖｔｈｎ（Ｑｎ１）’に設定される。第６の期間（ｔ７３〜ｔ７４）においては、ノードＮＡが電圧‘ＶＤＤ−Ｖｔｈｎ（Ｑｐ１）−Ｖｉｎ’に設定される。