(57)【特許請求の範囲】
【請求項１】
クロック（S102）により２値信号（S101）をＰＳＫ変調して送信し、復調化して受信するインターホン伝送方式であって、前記２値信号の“０”または“１”を前記クロック毎にそれぞれ“π／２”または“−π／２”の位相を付加した位相情報に変換して送信し、前記２値信号を復調化するときに前記位相情報の“π／２”または“−π／２”の位相変化に応じて前記クロックの再生を行なうことを特徴とするインターホン伝送方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインターホン伝送方式に係り、特に、２値信号をＰＳＫ変調して伝送するインターホン伝送方式に関する。
【０００２】
【従来の技術】
従来から、ディジタル信号を伝送し通話等を行うインターホン伝送方式を適用したインターホン装置において、０または１の２値によりディジタル信号を送受する際、伝送線の減少を図るため送信側でデータ信号にクロック信号を多重化して伝送し、受信側で多重化情報からクロックを取り出して再生し、再生されたクロックからデータ信号を作成する自己同期方式が採用されている。自己同期方式として、バイフェイズ符号を利用してクロックを再生する方法があった。ここで、バイフェイズ符号による伝送とは、データ信号の「０」を「１，０」に「１」を「０，１」に符号化し、または「０」を「０，１」に「１」を「１，０」に符号化し、１ビットを２ビットとして伝送する方法であり、データ信号の「０」または「１」が極端に連続することによる伝送特性の劣化を防止できる伝送方法である。
【０００３】
このようなバイフェイズ符号を利用したインターホン装置としては、図３（ａ）に示すように、ラインＬ３０１を介して接続される端末３０１、３０２を有する。端末３０１には、バイフェイズ符号回路３０３、ＰＳＫ変調回路３０４、ラインドライバ３０５及び不平衡−平衡変換トランス３０６が順次接続されて設けられる。端末３０２には、平衡−不平衡変換トランス３０７、ラインドライバ３０８及びＰＳＫ復調回路３０９が順次接続されて設けられ、ＰＳＫ復調回路３０９にはバイフェイズ復号回路３１０及びクロック抽出回路３１１が接続される。クロック抽出回路３１１には、図３（ｃ）に示すように、入力側に遅延回路３１２が接続される排他的論理和回路３１３と、入力側に排他的論理和回路３１３及びモノステーブル・マルチバイブレータ３１４が接続され、出力側にモノステーブル・マルチバイブレータ３１４が接続される論理積回路３１５が設けられている。
【０００４】
このようなインターホン装置の動作について説明する。
【０００５】
端末３０１から端末３０２にデータを送信する場合、０または１の２値からなるデータ信号であるＮＲＺ信号S301及びクロックS302がバイフェイズ符号回路３０３に入力されると、ＮＲＺ信号S301の「０」を「１，０」、「１」を「０，１」としたバイフェイズ符号にクロックS302が多重化された信号がＰＳＫ変調回路３０４に出力され、ＰＳＫ変調回路３０４においてＰＳＫ変調され帯域制限されて変調信号S309となって出力される（図３（ｂ）参照）。更に、変調信号S309はラインドライバ３０５で増幅され、不平衡−平衡変換トランス３０６で平衡型に変換されて、ラインＬ３０１に送出される。ラインＬ３０１を伝送され端末３０２に受信された信号は、平衡−不平衡変換トランス３０７により不平衡変換され、ラインドライバ３０８に入力される。ラインドライバ３０８により増幅された信号はＰＳＫ復調回路３０９によりバイフェイズ符号信号S305に復号され、バイフェイズ復号回路３１０によりＮＲＺ信号S303に復調されて出力される。またＰＳＫ復調回路３０９から出力されたバイフェイズ符号信号S305はクロック抽出回路３１１に入力される。図３（ｄ）に示すように、クロック抽出回路３１１において、バイフェイズ符号信号S305と遅延回路３１２によって遅延されたバイフェイズ符号遅延信号S306が排他的論理和回路３１３に入力されると、排他的論理和の解として信号S307が作成される。そして、論理積回路３１５に信号S307のみが入力されると、論理積回路３１５から出力される信号がモノステーブル・マルチバイブレータ回路３１４に入力される。モノステーブル・マルチバイブレータ回路３１４は、論理積回路３１５からの出力から方形波を出力する。論理積回路３１５において、モノステーブル・マルチバイブレータ回路３１４からの信号S308と、排他的論理和回路３１３からの信号S307との論理積の解としてクロックS304が抽出される。
【０００６】
【発明が解決しようとする課題】
しかしながら、このように再生されたクロックS304は、論理積回路３１５にデータの入力が開始され、ＮＲＺ信号S301の最初のデータの値と同値のデータが連続している間、クロックは１シンボル（ＮＲＺ信号S301のデータの０または１）の境目で出力される。ＮＲＺ信号S301のデータが最初の値から変化したときから、１シンボルの中間でクロックS304が出力されるため、ＮＲＺ信号S301の値が変化するまでは、論理積回路３１５から出力されるクロックS304は正しい値である保証はなかった。このため、論理積回路３１５から出力されるクロックS304を最初から正しい値が得られるようにするには、データの始まりで値を変化させることが必要であった。また、バイフェイズ符号を用いるため、伝送するデータのビット数は、送受するソースデータのビット数の２倍となり、伝送効率が低下するという欠点があった。
【０００７】
本発明は上記欠点を解消するためになされたものであって、０または１の２値からなるデータをクロックによりＰＳＫ変調する際に、０と１を、クロック信号毎に１つ前のデータの位相に“π／２”または“−π／２”の位相を付加して変調して伝送し、受信側で位相変化からクロックを再生することにより送信データの値を変化させなくても受信した最初のデータから正しいクロックを抽出できるインターホン伝送方式を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するため、本発明のインターホン伝送方式は、クロックにより２値信号をＰＳＫ変調して送信し、復調化して受信するインターホン伝送方式であって、２値信号の“０”または“１”をクロック毎にそれぞれ“π／２”または“−π／２”の位相を付加した位相情報に変換して送信し、２値信号を復調化するときに位相情報の“π／２”または“−π／２”の位相変化に応じてクロックの再生を行なうものである。
【０００９】
本願発明のインターホン伝送方式において、０または１の２値からなるデータを位相変換して伝送するに当たり、クロック毎にデータの値０に対しては１つ前のデータの位相に“−π／２”１に対しては“π／２”を付加して変換し、または、データ値０に対しては１つ前のデータの位相に“π／２”１に対しては“−π／２”のように位相を付加して変換し、伝送する。受信側においては、位相変化に応じてクロックの再生をし、データを復調する。このため、伝送すべきデータの値が変化しなくとも、最初から正しいクロックを得ることができ、これに基づいてデータの復調を行うことができる。また、データ伝送のためにビット数を増加させることがなく、伝送特性を低下させず伝送効率を向上させることができる。
【００１０】
【発明の実施の形態】
以下、本発明のインターホン伝送方式における好ましい実施の形態例について図面にしたがって説明する。
【００１１】
図１（ａ）に示すように、本発明のインターホン伝送方式を適用したインターホン装置は、ラインＬ１０１を介して接続される端末１０１、１０２を有する。端末１０１には、π／２シフトＰＳＫ変調回路１０４、ラインドライバ１０５、不平衡−平衡変換トランス１０６が順次接続されて設けられる。端末１０２にはラインＬ１０１に接続される平衡−不平衡変換トランス１０７に、ラインドライバ１０８、ディスクリミネート検波回路１０９が順次接続されて設けられ、ディスクリミネート検波回路１０９には判定回路１１０及びクロック抽出回路１１１とが接続される。
【００１２】
このように構成されたインターホン装置において、端末１０１から端末１０２に2値信号からなるデータを送信する場合の動作について説明する。
【００１３】
端末１０１のπ／２シフトＰＳＫ変調回路１０４に伝送すべきデータである０または１の２値からなる２値信号であるＮＲＺ信号S101が入力されると共に、クロックS102が入力される。
【００１４】
ここで、π／２シフトＰＳＫ変調回路１０４は、図２（ａ）に示すように、ＥＸＯＲ回路１１４ａとＮＥＸＯＲ回路１１４ｂを有するフリップフロップ１１４とラッチ回路１２４ａ、１２４ｂからなる。フリップフロップ１１４はクッロクにより制御され、クロックが変化した時点で入力信号を内部に伝えるものであり、ラッチ回路１２４ａ、１２４ｂは入力したデータを保持するものである。図２（ｂ）に示すように、ＥＸＯＲ回路１１４ａとＮＥＸＯＲ回路１１４ｂに、例えば、“０”のＮＲＺ信号S101が入力された場合、ＥＸＯＲ回路１１４ａにはラッチ回路１２４ｂから１つ前の出力Ｑが入力される。Ｑが例えば０であれば、ＥＸＯＲ回路１１４ａからラッチ回路１２４ａへ０が出力され、ラッチ回路１２４ａにクロックS102が入力されたときラッチ回路１２４ａから０が出力されＩの出力は０となる（１０）。このとき、ＮＥＸＯＲ回路１１４ｂにはラッチ回路１２４ａから１つ前の出力Ｉが入力される。Ｉが例えば０であれば、ＮＥＸＯＲ回路１１４ｂからラッチ回路１２４ｂへ１が出力され、ラッチ回路１２４ｂにクロックS102が入力されたときラッチ回路１２４ｂから１が出力されＱの出力は１となる（１１）。また、ＥＸＯＲ回路１１４ａとＮＥＸＯＲ回路１１４ｂに、例えば、“０”のＮＲＺ信号S101が入力された場合、ＥＸＯＲ回路１１４ａにはラッチ回路１２４ｂから１つ前の出力Ｑが入力される。Ｑが例えば１であれば、ＥＸＯＲ回路１１４ａからラッチ回路１２４ａへ１が出力され、ラッチ回路１２４ａにクロックS102が入力されたときラッチ回路１２４ａから１が出力されＩの出力は１となる（１２）。このとき、ＮＥＸＯＲ回路１１４ｂにはラッチ回路１２４ａから１つ前の出力Ｉが入力される。Ｉが例えば１であれば、ＮＥＸＯＲ回路１１４ｂからラッチ回路１２４ｂへ０が出力され、ラッチ回路１２４ｂにクロックS102が入力されたときラッチ回路１２４ｂから０が出力されＱの出力は０となる（１３）。同様にして、ＮＲＺ信号S101が１の場合も、クロック毎にそれぞれＩ、Ｑの出力を得る。即ち、ＮＲＺ信号S101が０のとき、１つ前のＮＲＺ信号S101が０または１の何れであっても、Ｉ、Ｑ成分の何れかが１の出力となり、また、ＮＲＺ信号S101が１のとき、１つ前のＮＲＺ信号S101が０または１の何れであっても、Ｉ、Ｑ成分の何れかが０の出力となる。そして、得られた値を位相変換（ＰＳＫ変換）する。図２（ｃ）の概念図に示すように、Ｉ、Ｑ成分毎に出力の値が０の場合、−π／２位相が付加された位相に変換され、出力値が１の場合、π／２位相が付加された位相に変換され、または、この逆に位相変換される。更に、帯域制限され変調信号S109としてπ／２シフトＰＳＫ変調回路１０４から出力される。変調信号S109は波形がゼロ交差しないため混変調を受けず送信可能となる（図１（ｂ）参照）。その後、ラインドライバ１０５で増幅され、不平衡−平衡変換トランス１０６で平衡型に変換されラインＬ１０１に送出される。ラインＬ１０１を伝送され端末１０２に受信された信号は平衡−不平衡変換トランス１０７により不平衡変換され、ラインドライバ１０８に入力される。ラインドライバ１０８により増幅された信号はディスクリミネート検波回路１０９に入力され、位相の進み、遅れが検波される。ディスクリミネート検波回路１０９において検波された信号は、位相の進み、遅れを＋、−で示すパルス信号のディスクリミネート検波出力信号S105とされる。このディスクリミネート検波出力信号S105が判定回路１１０に入力されると、０、１信号として送信側におけるＮＲＺ信号が復調され再生信号S103が出力される。
【００１５】
ここで、ディスクリミネート検波回路１０９から出力されるディスクリミネート検波出力信号S105はクロック抽出回路１１１に入力される。まずディスクリミネート検波出力信号S105を絶対値回路等で符号成分を無くし（図１（ｃ）▲１▼）、基底周波数で共振させる等して基底周波数成分だけ取り出す（図１（ｃ）▲２▼）。更に、基底周波数成分をリミッタ回路等で整形してクロック信号S104が再生される（図１（ｃ）▲３▼）。これにより、伝送ラインを増加させることなく、送信側のクロックを取り出すことができる。
【００１６】
なお、上記実施例では端末１０１から端末１０２への伝送のみについて説明したが、端末１０２から端末１０１への伝送も同様に行われる。また、上記実施例では±π／２の位相を付加しているが、±π／４等適宜選択することができる。
【００１７】
【発明の効果】
以上の説明から明らかなように、本発明のインターホン伝送方式によれば、２値からなるデータをＰＳＫ変調して伝送するに当たり、１つ前のデータに０または１のデータとしてπ／２または−π／２位相をそれぞれ付加して変換し、シンボル毎に、即ちクロック毎に位相変化させて伝送し、受信側でその状態を検波しクロックを再生するように構成したため、データを変化させなくとも、最初に伝送されるデータから正しいクロックが再生でき、伝送ラインを増加させることなく、効率よく伝送を行うことができ、また、混変調歪みの軽減を図ることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明のインターホン伝送方式を適用したインターホン装置の一実施例を示すブロック図。
（ｂ）は本発明のインターホン伝送方式による信号を示す図。
（ｃ）は本発明のクロック抽出回路における信号を示す図。
【図２】（ａ）は本発明のインターホン伝送方式におけるπ／２シフトＰＳＫの変調回路のブロック図。
（ｂ）は本発明のπ／２シフトＰＳＫの変調回路の動作の説明図。
（ｃ）は本発明のπ／２シフトＰＳＫの変調回路の動作の説明図。
【図３】（ａ）は従来のインターホン伝送方式のインターホン装置のブロック図。
（ｂ）は従来例のインターホン伝送方式による信号を示す図。
（ｃ）は従来のクロック抽出回路のブロック図。
（ｄ）は従来例のクロック抽出回路における信号を示す図。
【符号の説明】
S101・・・・・２値信号
S102・・・・・クロック
【図１】
0004195759.tif 000002
【図２】
0004195759.tif 000003
【図３】
0004195759.tif 000004