(57)【特許請求の範囲】
【請求項１】
信号電圧を入力するための信号端子、基準端子、ベースと前記信号端子に接続されるエミッタとノードに接続されるコレクタとを持つ第１トランジスタ、前記第１トランジスタと同じ導電タイプであり、ベースと前記基準端子に接続されるエミッタと前記ノードに接続されるコレクタとを持つ第２トランジスタ及びスイッチ回路の閉じた状態と開いた状態とをそれぞれ得るために、制御信号に応じて前記第１トランジスタと前記第２トランジスタとをターンオン及びターンオフするために、前記第１トランジスタの前記ベースと前記第２トランジスタの前記ベースとに結合される制御手段を有するスイッチ回路において、当該スイッチ回路は更に前記信号電圧をしきい値と比較するための手段、及び前記スイッチ回路の開いた状態中に、前記比較に応じて前記ノードを前記基準端子に結合するための手段を有することを特徴とするスイッチ回路。
【請求項２】
請求項１に記載のスイッチ回路において、結合するための前記手段が前記第２トランジスタを含むことを特徴とするスイッチ回路。
【請求項３】
請求項２に記載のスイッチ回路において、前記スイッチ回路が、前記信号電圧及び前記しきい値を入力する入力部、並びに活性化信号を供給する出力部を持つ比較器と、バイアス電流源と、前記活性化信号に応じて前記バイアス電流源を前記第２トランジスタの前記ベースに結合するための手段と、を有することを特徴とするスイッチ回路。
【請求項４】
請求項１に記載のスイッチ回路において、結合するための前記手段が制御電極及び前記ノードと前記基準端子との間に接続される導体チャンネルを持つＭＯＳトランジスタを含むことを特徴とするスイッチ回路。
【請求項５】
請求項４に記載のスイッチ回路において、前記スイッチ回路が、前記信号電圧と前記しきい値とを入力する入力部及び前記ＭＯＳトランジスタの前記制御電極に活性化信号を供給する出力部を持つ比較器を有することを特徴とするスイッチ回路。
【請求項６】
請求項１乃至５の何れか一項に記載のスイッチ回路において、前記スイッチ回路は、前記第１トランジスタ及び前記第２トランジスタと同じ導電タイプであり、前記第１トランジスタの前記ベースに接続されるエミッタと、前記第１トランジスタの前記エミッタに接続されるベースと、供給端子に接続されるコレクタと、を持つ第３トランジスタを更に有することを特徴とするスイッチ回路。
【請求項７】
請求項６に記載のスイッチ回路において、前記スイッチ回路は更に前記信号端子上の信号電圧を入力するための入力部及び前記ノードに結合される出力部を持つ信号フォロアを更に有することを特徴とするスイッチ回路。
【請求項８】
請求項１乃至７の何れか一項に記載のスイッチ回路において、前記制御手段は、電流源を有し、当該電流源は、前記第２トランジスタの前記ベースに結合され１つの電流源を含み、前記スイッチ回路の閉じられた状態中に、前記第１及び第２トランジスタにバイアス電流を供給するために、前記第２トランジスタの前記ベースに結合される他の電流源を含み、前記スイッチ回路は、他のしきい値と前記信号電圧との比較に応じて、前記電流源の少なくとも１つからの前記バイアス電流の大きさを変化させるための手段を更に有することを特徴とするスイッチ回路。
【発明の詳細な説明】
技術分野
本発明は、信号電圧を入力する信号端子、基準端子、ベースと前記信号端子に接続されるエミッタとノードに接続されるコレクタとを持つ第１トランジスタ、前記第１トランジスタと同じ導電タイプであり、ベースと前記基準端子に接続されるエミッタと前記ノードに接続されるコレクタとを持つ第２トランジスタ、スイッチ回路の閉いた状態及び開じた状態それぞれを得るために、制御信号に応じて前記第１及び第２トランジスタをターンオン及びターンオフする、第１トランジスタのベースと第２トランジスタのベースとに結合される制御手段を有するスイッチ回路に関する。
背景技術
上記スイッチ回路はヨーロッパ特許公報第EP 0 091 119号から既知である。このようなスイッチ回路は、信号端子上の信号電圧を基準端子に短絡するのに役立つ。結合コンデンサはこの信号端子を信号源に接続し、この結果交流信号がこの信号端子上に現れる。この交流信号は、前記スイッチ回路が閉じた状態における制御信号の命令下で基準端子に短絡される。オーディオ信号に対しては、このスイッチ回路はミュート信号の制御下でミュートスイッチとして機能する。ビデオ信号に対しては、このスイッチ回路はクランプ信号に応じてクランプスイッチとして動作する。この既知のスイッチ回路において、同じ導電タイプの２つのトランジスタが信号端子と基準端子との間に直列に配列される。この第１トランジスタは逆方向モードで作動し、信号端子に接続されるエミッタを有する。第２トランジスタは順方向モードで作動し、基準端子に接続されるエミッタを有する。これら２つのトランジスタのコレクタは、ノードにおいて互いに接続される。前記制御手段は、このスイッチ回路が閉じられた状態において、前記制御信号の命令下でバイアス電流を２つのトランジスタのベースに供給する電流源を含む。これら２つのトランジスタは、信号端子と基準端子との間に低インピーダンス電流通路を形成し、この結果、信号電圧が基準端子に短絡される。これら２つの既知のトランジスタの直列配置は、前記信号端子と基準端子との間にトランジスタを１つだけ有する配置よりも、より大きな信号電圧に対し好適であり、１つだけのトランジスタは逆方向モードで動作しても又はしなくてもよい。
前記集積回路において、基準端子はしばしば、この集積回路の半導体基体の基板に接続される。これら第１及び第２トランジスタがＰ基板におけるＮＰＮトランジスタと仮定する場合、前記第１及び第２トランジスタのコレクタ間のノードに接続されるベース、基準端子又は基板に接続されるエミッタ及び第１トランジスタのベースに接続されるコレクタをそれぞれ有する寄生ＰＮＰトランジスタが存在する。この寄生トランジスタと第１トランジスタとは、信号端子上の信号電圧が十分に負である場合、自動的に動作するサイリスタを一緒に形成する。この結果、前記信号電圧が基準端子又は基板に直接短絡される。この効果は、スイッチ回路が開回路とすべき場合、即ち２つのトランジスタがカットオフされなければならない前記スイッチ回路が開いた状態で、望まないものとなる。前記サイリスタの自然な動作が結果的に信号端子上の信号電圧の許容振幅に制限を与える。
発明の開示
本発明の目的は、この信号端子上の大信号振幅に適するスイッチ回路を提供することである。この目的のために、冒頭の段落に定めた型式のスイッチ回路は、このスイッチ回路が更に、信号電圧をしきい値と比較する手段、このスイッチ回路の開いた状態中に前記比較に応じて基準端子にノードを結合するための手段を有することを特徴とする。
前記基準端子へのノードの短絡は、寄生ＰＮＰトランジスタのベースエミッタ接合が短絡されるので、かなり減少するサイリスタにおいて開ループ利得が生じる。この結果、信号端子上の負の信号電圧の場合、このサイリスタは動作されない。前記ノードが基準端子に短絡される場合、逆方向モードで動作する前記第１トランジスタのコレクタは、基準信号にも短絡される。第１トランジスタのベース上の電圧は、基準端子上の電圧よりも約０．７Ｖ高い。しかしながら、前記信号端子上の十分に大きな正の信号電圧に対し、前記第１トランジスタのベースエミッタ接合の両端の逆電圧が高くなりすぎ、この第１トランジスタが破壊されるだろう。これは、前記信号電圧がしきい電圧を越える場合、ノードと基準端子と間の短絡を排除することによって妨げられる。前記コレクタ、それ故に第１トランジスタのベースは、この基準端子に対しフローティング（floating）し、この第１トランジスタのベースエミッタ接合の破壊ができなくなる。前記しきい電圧は臨界ではなく、好ましくは基準電圧上の電圧に関して−０．５Ｖと０．５Ｖとの間のどこかである。
スイッチ回路が開いた状態でノードを基準端子に結合するために、このスイッチ回路の第１実施例は、結合するための手段が第２トランジスタを有していることを特徴とする。前記スイッチ回路が開いた状態において、第１及び第２トランジスタがカットオフされる。この状態において、この第２トランジスタは前記信号端子上の負の信号の動作範囲中に、ノードを基準端子に短絡するのに使用され得る。この目的のために、第２トランジスタを駆動するのに、スイッチ回路の実施例は、このスイッチ回路が、信号電圧としきい値とを入力するための入力部を持ち、活性信号を供給するための出力部を持つ比較器、バイアス電流源及びこの活性化信号に応じて第２トランジスタのベースに前記バイアス電流源を結合するための手段を有することを特徴とする。
前記スイッチ回路の他の実施例は、結合するための手段は制御端子を持ち、ノードと基準端子との間に接続される導通チャンネルを持つＭＯＳトランジスタを含むことを特徴とする。このＭＯＳトランジスタは、それが駆動する場合、実質的に小さい電流消費という利点を持つ。このＭＯＳトランジスタを駆動するために、他の実施例は、スイッチ回路が前記信号電圧としきい値とを入力するための入力部を持ち、このＭＯＳトランジスタの制御電極に活性化信号を供給するための出力部を持つ比較器をさらに有することを特徴とする。
前記スイッチ回路の他の実施例は、前記第１及び第２トランジスタと同じ導電タイプであり、第１トランジスタのベースに接続されるエミッタ、第１トランジスタのエミッタに接続されるベース及び供給端子に接続されるコレクタを持つ第３トランジスタを更に有する。前記第３トランジスタのベースエミッタ接合は、このベースエミッタの逆電圧を約０．７Ｖに制限する。スイッチ回路の開いた状態において、これは第３トランジスタのカットオフのベースエミッタ接合が破壊することを保証する。このベースエミッタ接合のコンデンサが、負の信号の動作範囲の場合において、更に第１トランジスタのベースエミッタ接合の望まない順方向への導通を防ぐ。この順方向への導通は、前記第１トランジスタのベースコレクタコンデンサの充電電流によって引き起こされる。この充電電流は、前記第１トランジスタのベースエミッタ接合を導通にする。これは前記第３トランジスタのベースエミッタ接合の付加コンデンサを用いて妨げられる。この第１トランジスタのベースコレクタコンデンサと一緒に、この付加コンデンサは容量性電圧ディバイダ（capacitive voltage divider）を形成し、第１トランジスタのベースエミッタ電圧をこのベースエミッタ接合を導通させるのに十分な大きさになることを妨げる。
前記スイッチ回路が開いた状態において、前記第１及び第２トランジスタのコレクタ間のノードが、正の信号の動作範囲の場合において、信号電圧の瞬時値を信号端子に続け、２つのダイオード電圧、即ち第３トランジスタのベースエミッタ結合及び第１トランジスタのベースコレクタ結合のそれらを引いた信号動作範囲の正のピーク値に対し正にいくぶん増加させる。一度信号電圧が増加を始めると、カットオフされる前記２つの結合の結果として、再びノード上の電圧が存続する。次の負電圧の動作範囲において、このノードが前記基準端子に短絡される場合、第２トランジスタ又は別々のＭＯＳトランジスタの一方を用いて、電流サージが製造され、このサージが干渉を発生させる。この干渉を排除するために、スイッチ回路の他の実施例は、このスイッチ回路は信号端子上の信号電圧を入力するための入力部と、前記ノードに結合される出力部とを持つ信号フォロアを更に有する。
この信号フォロアは、ノード上の電圧が信号端子上の電圧を持つトラックに維持し、前記電流サージの発生を防ぐことを保証する。
前記電流回路が閉じた状態、即ち第１及び第２トランジスタの両方が導通である場合、正の信号の動作範囲の場合に、第１トランジスタは逆方向モードで動作し、第２トランジスタは順方向モードで動作する。負の信号の動作範囲の場合、この状態は反転される。順方向モードにおいて、トランジスタの電流利得は、逆方向モードよりもかなり高い。この電流−電圧特性、それ故にトランジスタの抵抗は、逆方向モードと順方向モードとは異なる。結果として、ノード上の電圧は、基準端子の電圧に関し絶えず変動する。この電圧は−０．７Ｖよりも低くすることができ、これが基板に電流を生じ、干渉の原因となる。この影響は前記スイッチ回路の実施例を用いて抵抗し、この目的のために、第２トランジスタのベースに結合される１つの電流源を含み、前記スイッチ回路が閉じた状態中に、第１及び第２トランジスタにバイアス電流を供給するために、第２トランジスタのベースに結合される他の電流源を含む電流源を制御手段が有し、前記スイッチ回路は、他のしきい値との信号電圧の比較に応じて電流源の少なくとも１つからバイアス電流の大きさを変化するための手段を更に有することを特徴とする。
前記第１及び第２トランジスタのベースに対するバイアス電流は、従って前記関連するトランジスタが逆方向モードで作動するかどうかに依存して変化する。逆方向モードにおいて、前記関連するトランジスタは、順方向モードよりもより多くのバイアス電流を入力する。
【図面の簡単な説明】
本発明のこれら及び他の特徴を添付する図面を参照して記載され且つ説明されるだろう。
第１図は、本発明によるスイッチ回路の第１実施例を示す。
第２図は、本発明によるスイッチ回路の第２実施例を示す。
第３図は、本発明によるスイッチ回路の第３実施例を示す。
第４図は、本発明によるスイッチ回路の第４実施例を示す。
これらの図面において、同じ部分には同じ参照番号を与える。
発明を実施するための最良の形態
第１図は本発明によるスイッチ回路の第１実施例を示す。信号源ＡＯは結合コンデンサＣを介して信号Ｕを信号端子ＳＴへ供給する。制御信号Ｍの命令下において、このスイッチ回路は信号Ｕを信号接地に接続される基準端子ＲＴに短絡させる。この信号Ｕは例えば、ミュート信号によって短絡されるオーディオ信号とすることもできる。この時、前記スイッチ回路はミュートスイッチとして機能する。代替的に、信号Ｕはビデオ信号とすることもでき、この場合、前記制御信号はクランプ信号である。この時、前記スイッチ回路はビデオクランプ回路として機能し、例えばビデオカメラに使用され得る。
信号端子ＳＴと基準端子ＲＴとの間に直列に配列される２つのＮＰＮトランジスタＴ１及びＴ２を用いて短絡される。ＮＰＮトランジスタの代わりにＰＮＰトランジスタを使用することも可能であり、この場合、電源及び信号の極性は反転されるべきことは明白である。このトランジスタＴ１は信号端子ＳＴに接続されるエミッタを有し、トランジスタＴ２は基準端子ＲＴに接続されるエミッタを有する。これらトランジスタＴ１及びＴ２のコレクタは、ノードＮにおいて互いに接続される。信号Ｕが基準端子ＲＴに対し正である場合、トランジスタＴ１は逆方向モードで動作し、トランジスタＴ２は順方向モードで動作する。信号Ｕが基準端子ＲＴに対して負である場合、この状態は逆向きとなる。
信号端子ＳＴを基準端子ＲＴに短絡するために、前記トランジスタＴ１及びＴ２は、駆動電流を当該トランジスタＴ１及びＴ２のベースに印加することによって、制御信号Ｍの命令下で両方ともターンオンする。トランジスタＴ１のベースのためのバイアス電流が電流源ＩＢ１によって供給され、この電流源はスイッチＳ１を介してトランジスタＴ１のベースに接続される。このスイッチＳ１は制御信号Ｍの命令下で閉じられる。電流源の代わりにレジスタが使用され得る。電流ミラーの形式で切替可能な電流源を使用することが代替的に可能であり、この電流ミラーの出力部はトランジスタＴ１のベースに接続され、入力部はスイッチトランジスタを用いて電流を供給される。同様に、トランジスタＴ２のベースは、電流源ＩＢ２及びスイッチＳ２を用いてバイアス電流を供給され、これは制御信号Ｍによっても作動される。これらスイッチＳ１及びＳ２を閉じる場合、トランジスタＴ１及びＴ２が導通し、スイッチ回路は閉じた状態となる。前記スイッチＳ１及びＳ２が開く場合、トランジスタＴ１及びＴ２がカットオフされ、このスイッチ回路は開いた状態となる。
集積回路において、全トランジスタは基板において形成され、この基板がＮＰＮトランジスタの場合においてＰ型の基板である。この基板は信号接地に、それ故に基準端子ＲＴにしばしば接続される。この結果として、寄生ＰＮＰトランジスタＴＰが形成され、これは前記基板及び基準端子ＲＴに接続されるエミッタと、トランジスタＴ１のコレクタに接続されるベースと、トランジスタＴ１のベースに接続されるコレクタと、を持つ。トランジスタＴ１及び寄生トランジスタＴＰは一緒にサイリスタを形成する。
前記スイッチ回路が開いた状態である場合、即ちトランジスタＴ１及びＴ２がカットオフされる場合、前記サイリスタは負の進行信号Ｕの場合にターンオンされ、自然に信号端子ＳＴと基板との間の望まない短絡の原因となるだろう。しかしながら、これは前記ノードＮを基準端子ＲＴに短絡することによって防がれ、この基準端子は前記基板に接続される。この短絡の結果は、トランジスタＴ１のコレクタ電流が、ループ利得の結果として、寄生トランジスタＴＰのベースに流入できず、従って増加できないことである。前記サイリスタは動作されず、この結果として、非常に大きい負の信号電圧が信号端子ＳＴ上に現れる。
このノードＮはトランジスタＴ２を用いて短絡される。この目的のために、前記トランジスタＴ２のベースは、スイッチＳ３を介して電流源ＩＢ２に接続される。このスイッチは比較器Ａ１によって閉じられ、この比較器は信号端子ＳＴ上の信号Ｕと基準端子ＲＴ１上の基準電圧ＵＲ１とを比較する。基準電圧ＵＲ１は臨界ではなく、例えば−０．１Ｖである。信号Ｕが−０．１Ｖより小さくなるとすぐに、前記比較器Ａ１がスイッチＳ３を閉じ、トランジスタＴ２が導通する。この結果、前記ノードは基準端子ＲＴに短絡される。
前記エミッタは、信号Ｕの正の値に対し正の電圧を信号端子ＳＴに続ける。しかしながら、前記トランジスタＴ１のベース及びコレクタは、このトランジスタＴ２が導通のままである場合、基準端子ＲＴの電圧のままである。結果として、トランジスタＴ１のベースエミッタ接合の両端の逆電圧が大きくなるので、この接合が破壊され、トランジスタＴ１が不良品となる。これは、ノードＮと基準端子ＲＴとの間の短絡が、信号Ｕの電圧が基準電圧ＵＲ１を越える場合に取り除かれることで防がれる。このノードＮと結果的に前記トランジスタＴ１のコレクタ及びベースも、基準端子ＲＴに関してフローティングし、トランジスタＴ１のエミッタ電圧を続ける。
第２図は、スイッチ回路が開いた状態において、ノードＮを基準端子ＲＴに短絡するための他の配列を持つ実施例を示す。トランジスタＴ２の代わりに、この実施例はＭＯＳトランジスタＭ１を使用し、このトランジスタはノードＮと基準端子ＲＴとの間に接続され、このトランジスタのゲートは比較器Ａ１によって駆動される。このＭＯＳトランジスタの利点は、トランジスタＴ２の駆動と比較してより小さな電流消費となることである。
第３図は、ＮＰＮトランジスタＴ３を有する実施例を示し、このトランジスタはトランジスタＴ１のベースに接続されるエミッタと、トランジスタＴ１のエミッタに接続されるベースと、正の電源電圧に接続されるコレクタを持つ。この回路はさらに信号フォロアＡ２を含み、これが信号端子ＳＴ上の信号Ｕをバッファし、それをノードＮに印加する。その他については、この回路は第２図に示されたものと同一である。
前記スイッチ回路が開いた状態において、トランジスタＴ１のエミッタがこの電圧を信号端子ＳＴに続ける。このトランジスタＴ１のエミッタ上の電圧は、トランジスタＴ１のベース上の電圧よりも急速に増大する。この結果はトランジスタＴ１のベースエミッタの逆電圧が非常に大きくなりすぎるので、この結果として、前記トランジスタは破壊され、不良品となることである。トランジスタＴ３は、前記トランジスタＴ１のベースエミッタ接合の両端の逆電圧を１つのダイオード電圧に制限し、このトランジスタＴ１を不良となることから防ぐ。
ノードＮ上の電圧は、トランジスタＴ３の導通するベースエミッタ接合とトランジスタＴ１のコレクタベース接合とを介して、信号Ｕの正の進行電圧の動作範囲を続ける。しかしながら、負の進行電圧の動作範囲の場合、これら２つの接合がカットオフされ、前記ノードＮ上の電圧が２つのダイオード電圧のない最大の正電圧のままでいる。前記信号Ｕの次の負電圧の動作範囲において、トランジスタＭ１はノードＮを基準電圧ＲＴに短絡させるだろう。これは干渉を発生させる電流サージとなる。ここでノードＮは、信号Ｕの瞬時値を常にトラッキングし、高い正電圧でスタックしたままでいることができないので、前記信号フォロアＡ２はこれら電流サージを妨げる。
信号Ｕの大きな負の進行電圧の動作範囲で、トランジスタＴ１のベースエミッタ接合が、このトランジスタＴ１のベースエミッタ接合を介して放電される当該トランジスタＴ１のコレクタベースコンデンサの結果として導通となる。この望まない効果は、前記トランジスタＴ１のベースエミッタ接合の両端の付加コンデンサを配置することで回避可能である。トランジスタＴ３のベースエミッタコンデンサＣbeは、この目的のために有利に使用され得る。トランジスタＴ１のコレクタベースコンデンサ及び付加コンデンサＣbeは、容量性電圧ディバイダを形成し、これはトランジスタＴ１のベースエミッタ接合の両端の電圧降下を、これら状況下では、トランジスタＴ１のベースエミッタ接合の両端の電圧が小さすぎるので、この接合を導通にすることができないほどの低い値に制限する。
第４図は、第３図に示される実施例に関する拡張を有する実施例を示す。前記スイッチ回路が閉じた状態、即ちスイッチＳ１及びＳ２が閉じられ、トランジスタＴ１及びＴ２の両方が導通する場合、前記電流源ＩＢ１及びＩＢ２が可変電流強度を持つ電流源として動作する。これは例えば、スイッチＳ３を用いて電流源ＩＢ１と並行に配列される電流源ＩＢ３と、スイッチＳ４を用いて電流源ＩＢ２と並行に配列される電流源ＩＢ４と、を用いることで達成される。しかしながら、これら電流源ＩＢ１及びＩＢ２は代わりに制御可能な電流源とすることも可能である。前記スイッチＳ３は比較器Ａ１で制御され、信号Ｕが正である場合、即ち基準電圧ＵＲ１よりも大きく、好ましくは−０．１Ｖである場合に閉じられる。トランジスタＴ１は逆方向モードで動作し、その結果比較的小さい電流利得を有し、これはトランジスタＴ１のベースへのより大きなバイアス電流によって補償される。スイッチＳ４は、比較器Ａ３によって制御され、信号Ｕが負である場合、即ち少なくとも基準端子ＲＴ３上の基準電圧ＵＲ２よりも小さい場合、閉じられ、前記基準電圧は好ましくは＋０．１Ｖであり、比較器Ａ３が信号端子ＳＴ上の信号Ｕと比較する。トランジスタＴ２は、従って逆方向モードで動作し、その結果比較的小さい電流利得を有し、これはトランジスタＴ２のベースへのより大きなバイアス電流によって補償される。従って、対照的な電圧−電流特性は、スイッチ回路の閉じた状態で得られる。その上、前記基板への電流の結果としての干渉が防がれる。比較することなく、ノードＮ上の電圧は、信号Ｕの極性の変化の場合に絶えず変動する。そのような変動する電圧は−０．７Ｖよりも小さくなり、これは基板への電流を生じ、干渉となる。
【図１】
0004104172.tif 000002
【図２】
0004104172.tif 000003
【図３】
0004104172.tif 000004
【図４】
0004104172.tif 000005