(57)【特許請求の範囲】
【請求項１】
ＰＷＭキャリア信号を発生させるキャリア発生手段と、
前記ＰＷＭキャリア信号の１周期の時間に対する複数のスイッチングパターンの接続時間の比率がそれぞれ格納される複数の接続比率設定レジスタと、
前記各接続比率設定レジスタにそれぞれ格納された前記各スイッチングパターンの接続時間の比率と前記ＰＷＭキャリア信号の１周期の時間とから、前記ＰＷＭキャリア信号の１周期における前記各スイッチングパターンの接続実時間をそれぞれ作成する複数の接続実時間作成回路と、
該各接続実時間作成回路によってそれぞれ作成された前記各接続実時間から、前記各半導体スイッチング素子間の短絡防止のためのデッドタイムを差し引いて、３相ＰＷＭインバータ装置に備えられる複数の半導体スイッチング素子へのゲート信号をそれぞれ出力する複数のデッドタイム作成回路と、
３相／３相ＰＷＭサイクロコンバータ装置に入力される電圧の位相と前記３相／３相ＰＷＭサイクロコンバータ装置から出力されるべき出力電圧指令の位相とを格納する入出力位相情報設定レジスタと、
前記各接続実時間作成回路によってそれぞれ作成された前記各接続実時間と前記入出力位相レジスタの格納された各位相とに基づいて前記３相／３相ＰＷＭサイクロコンバータ装置に備えられる複数の双方向スイッチへのゲート信号を出力する双方向スイッチ接続分配回路と、
前記各デッドタイム作成回路と前記双方向スイッチ接続分配回路とにそれぞれ接続され、前記各デッドタイム作成回路と前記双方向スイッチ接続分配回路とから出力された各ゲート信号をそれぞれ出力するための複数の出力端子と、
前記３相ＰＷＭインバータ装置に用いられる場合には前記各接続実時間作成回路と前記各デッドタイム作成回路とをそれぞれ接続し、前記３相／３相ＰＷＭサイクロコンバータ装置に用いられる場合には前記各接続実時間作成回路と前記双方向スイッチ接続分配回路とを接続する切り替え手段とを備えるゲート信号出力装置。
【請求項２】
前記キャリア発生手段と、前記各接続比率設定レジスタと、前記各接続実時間作成回路と、前記各デッドタイム作成回路と、前記入出力位相情報設定レジスタと、前記双方向スイッチ接続分配回路と、前記各出力端子と、前記切り替え手段とが集積されたＡＳＩＣから成る請求項１記載のゲート信号出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源から供給される電力を任意の周波数の交流電力へ変換する電力変換装置を制御するためのゲート信号を出力するゲート信号出力装置に関し、特に、３相パルス幅変調（以降  ＰＷＭ）インバータ装置および３相／３相ＰＷＭサイクロコンバータ装置に用いられるゲート信号出力装置に関する。
【０００２】
【従来の技術】
図４は、３相３レベルＰＷＭインバータ装置の主回路構成を示す等価回路図である。図４に示すように、３相３レベルＰＷＭインバータ装置は、入力端子１１、１２と、コンデンサ１３、１４と、半導体スイッチング素子である絶縁ゲート形バイポーラトランジスタ（以降  ＩＧＢＴ）１５〜２６と、ダイオード２７〜４４と、出力端子４５〜４７とから構成されている。この回路は、入力端子１１、１２を介して図４には図示されていない交流電圧を直流電圧に変換するコンバータに接続されている。入力端子１１はコンバータの正極側に接続され、入力端子１２はコンバータの負極側に接続されている。コンデンサ１３、１４は、入力端子１１、１２から供給される電圧の平滑化を行う。
【０００３】
この回路は、出力端子４５〜４７を介してそれぞれＵ相、Ｖ相、Ｗ相の負荷と接続されている。Ｕ相の出力相電圧は、ＩＧＢＴ１５〜１８をスイッチングすることによって制御される。Ｕ相の出力相電圧の値は、ＩＧＢＴ１５、１６をオンすると入力端子１１における電圧値となり、ＩＧＢＴ１７、１８をオンすると入力端子１２における電圧値となり、ＩＧＢＴ１６、１７をオンすると中間点１０における電圧値となる。Ｖ相、Ｗ相の出力相電圧も同様に、ＩＧＢＴ１９〜２２、ＩＧＢＴ２３〜２６をスイッチングすることによって制御される。
【０００４】
図５は、ＩＧＢＴ１５〜２６をそれぞれスイッチングするゲート信号を作成するためのゲート信号出力装置の構成を示すブロック図である。図５に示すようにゲート信号出力装置は、キャリア発生回路１００と、接続比率設定レジスタ群２００と、接続実時間作成回路群３００と、デッドタイム作成回路群４００と、ゲート信号出力端子６０１〜６１２とから構成されている。接続比率設定レジスタ群２００は接続比率設定レジスタ２０１〜２１２から構成されており、接続実時間作成回路群３００は、接続実時間作成回路３０１〜３１２から構成されており、デッドタイム作成回路群４００は、デッドタイム作成回路４０１〜４１２とから構成されている。
【０００５】
キャリア発生回路１００は、ＰＷＭキャリア信号である三角波電圧を発生させる。接続比率設定レジスタ２０１〜２１２には、各相の電圧指令とＰＷＭキャリア信号である三角波電圧とを比較することによって得られた三角波電圧の１周期の時間に対する各ＩＧＢＴ１５〜２６のスイッチングパターンの接続時間の比率がそれぞれ格納される。
【０００６】
接続実時間作成回路３０１〜３１２は、キャリア発生回路１００から得られたＰＷＭキャリア信号の１周期の時間と、接続比率設定レジスタ２０１〜２１２より得られた各ＩＧＢＴ１５〜２６のスイッチングパターンの接続時間の比率とに基づいて、ＰＷＭキャリア信号の１周期における各ＩＧＢＴ１５〜２６のスイッチングパターンの接続実時間をそれぞれ作成する。デッドタイム作成回路４０１〜４１２は、接続実時間作成回路３０１〜３１２によってそれぞれ作成された各ＩＧＢＴ１５〜２６のスイッチングパターンの接続実時間から、ＩＧＢＴ１５〜１８間、１９〜２２間、２３〜２６間の短絡を防止するためのデッドタイムを差し引いて、各ＩＧＢＴ１５〜２６のゲート信号５０１〜５１２をそれぞれゲート信号出力端子６０１〜６１２に出力している。
【０００７】
図６は、３相／３相ＰＷＭサイクロコンバータ装置の主回路構成を示す等価回路図である。図６（ａ）に示すように、３相／３相ＰＷＭサイクロコンバータ装置は、入力端子６１〜６３と、双方向スイッチ５１〜５９と、出力端子６４〜６６とから構成されている。この３相／３相ＰＷＭサイクロコンバータ装置は、各入力端子６１〜６３を介して図３には図示されていない３相交流電源のＲ相、Ｓ相、Ｔ相と接続されており、出力端子６４〜６６を介してＵ相、Ｖ相、Ｗ相の負荷（不図示）と接続されている。
【０００８】
この３相／３相ＰＷＭサイクロコンバータ装置は、双方向スイッチ５１〜５９をスイッチングすることによって、３相交流電源から供給される電圧を任意の周波数の３相交流電圧に変換するものである。各双方向スイッチ５１〜５９は、図５（ｂ）に示すように、ＩＧＢＴ７０とダイオード７２とが直列に接続された片方向スイッチとＩＧＢＴ７１とダイオード７３とが直列に接続された片方向スイッチとが逆並列に接続されることによって形成されている。
【０００９】
上述のような３相／３相ＰＷＭサイクロコンバータ装置を制御するための制御装置が、特開平１１−３４１８０７号公報に記載されている。この公報に記載された制御装置は、出力電圧指令の２つの線間電圧値とＰＷＭキャリア信号である三角波電圧とを比較して、４つのスイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍを作成し、その４つのスイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍや、３相交流電源のＲ相の相電圧の位相や出力相電圧の位相などの位相情報に基づいて双方向スイッチ５１〜５９へのゲート信号５０１〜５０９を作成している。
【００１０】
図７は、上述の制御装置によって各双方向スイッチ５１〜５９をそれぞれスイッチングするためのゲート信号５０１〜５０９を作成するためのゲート信号出力装置の構成を示すブロック図である。図７に示すようにゲート信号出力装置は、キャリア発生回路１００と、接続比率設定レジスタ群２００と、接続実時間作成回路群３００と、双方向スイッチ接続分配回路８０と、ゲート信号出力端子６０１〜６０９とから構成されている。接続比率設定レジスタ群２００は接続比率設定レジスタ２０１〜２０４から構成されており、接続実時間作成回路群３００は、接続実時間作成回路３０１〜３０４から構成されている。
【００１１】
キャリア発生回路１００は、ＰＷＭキャリア信号である三角波電圧を発生させる。各接続比率設定レジスタ２０１〜２０４には、ＰＷＭキャリア信号の１周期に対するスイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続時間の比率がそれぞれ格納されている。各接続実時間作成回路３０１〜３０４は、キャリア発生回路１００から得られたＰＷＭキャリア信号の１周期の時間と、接続比率設定レジスタ２０１〜２０４より得られた各スイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続時間の比とに基づいて、ＰＷＭキャリア信号の１周期における各スイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続実時間をそれぞれ作成する。
【００１２】
双方向スイッチ接続分配回路８０は、各スイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続実時間と入出力位相情報設定レジスタ２２０に格納されている３相交流電圧のＲ相の相電圧の位相や出力相電圧の位相などの位相情報とに基づいてゲート信号５０１〜５０９を作成し、ゲート信号５０１〜５０９をゲート信号出力端子６０１〜６０９に出力している。
【００１３】
通常、図５および図７に示すようなゲート信号出力装置は、上述したように、接続比率設定レジスタや接続実時間作成回路のような共通の部分が多い。したがって、ＰＷＭインバータ装置とＰＷＭサイクロコンバータ装置とでゲート信号出力装置を共通化することができれば、ＰＷＭインバータ装置やＰＷＭサイクロコンバータ装置の開発コストや開発期間を削減することができる。しかしながら、従来、このようなゲート信号出力装置は、ＰＷＭインバータ装置用のものとＰＷＭサイクロコンバータ装置のものとで別途に設計されている。そのため、それぞれのゲート信号出力装置の開発する際に、開発コストや開発するための時間が別途に必要となってしまうといった問題があった。
【００１４】
また、図５および図７に示すようなゲート信号出力装置を、ただ単に、一体化して特定用途向けＩＣ（以降  ＡＳＩＣ）等のデジタルデバイスで構成した場合には、ゲート信号の出力端子がインバータ用とサイクロコンバータ用とで多数必要であるといった問題がある。
【００１５】
【発明が解決しようとする課題】
従来、ＰＷＭインバータ装置やＰＷＭサイクロコンバータ装置を開発する際には、ゲート信号出力装置がＰＷＭインバータ装置用とＰＷＭサイクロコンバータ装置用とで別途専用に必要となるため、ＰＷＭインバータ装置やＰＷＭサイクロコンバータ装置の開発コストや開発期間が別途必要になってしまうという問題があった。
【００１６】
本発明は、ＰＷＭインバータ装置とＰＷＭサイクロコンバータ装置とで共通して使用することができるゲート信号出力装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記問題を解決するために、本発明は、ＰＷＭキャリア信号を発生させるキャリア発生手段と、
前記ＰＷＭキャリア信号の１周期の時間に対する複数のスイッチングパターンの接続時間の比率がそれぞれ格納される複数の接続比率設定レジスタと、
前記各接続比率設定レジスタにそれぞれ格納された前記各スイッチングパターンの接続時間の比率と前記ＰＷＭキャリア信号の１周期の時間とから、前記ＰＷＭキャリア信号の１周期における前記各スイッチングパターンの接続実時間をそれぞれ作成する複数の接続実時間作成回路と、
該各接続実時間作成回路によってそれぞれ作成された前記各接続実時間から、前記各半導体スイッチング素子間の短絡防止のためのデッドタイムを差し引いて、３相ＰＷＭインバータ装置に備えられる複数の半導体スイッチング素子へのゲート信号をそれぞれ出力する複数のデッドタイム作成回路と、
３相／３相ＰＷＭサイクロコンバータ装置に入力される電圧の位相と前記３相／３相ＰＷＭサイクロコンバータ装置から出力されるべき出力電圧指令の位相とを格納する入出力位相情報設定レジスタと、
前記各接続実時間作成回路によってそれぞれ作成された前記各接続実時間と前記入出力位相レジスタの格納された各位相とに基づいて前記３相／３相ＰＷＭサイクロコンバータ装置に備えられる複数の双方向スイッチへのゲート信号を出力する双方向スイッチ接続分配回路と、
前記各デッドタイム作成回路と前記双方向スイッチ接続分配回路とにそれぞれ接続され、前記各デッドタイム作成回路と前記双方向スイッチ接続分配回路とから出力された各ゲート信号をそれぞれ出力するための複数の出力端子と、
前記３相ＰＷＭインバータ装置に用いられる場合には前記各接続実時間作成回路と前記各デッドタイム作成回路とをそれぞれ接続し、前記３相／３相ＰＷＭサイクロコンバータ装置に用いられる場合には前記各接続実時間作成回路と前記双方向スイッチ接続分配回路とを接続する切り替え手段とを備える。
【００１８】
本発明のゲート信号出力装置は、３相ＰＷＭインバータ装置の複数の半導体スイッチング素子をスイッチングするゲート信号を作成するために必要なキャリア発生手段と、各接続比率設定レジスタと、各接続実時間作成回路と、各デッドタイム作成回路と、前記各ゲート信号の出力端子とを備えている。
【００１９】
また、本発明のゲート信号出力装置は、それらに加え、３相／３相ＰＷＭサイクロコンバータ装置の複数の双方向スイッチをスイッチングするゲート信号を出力するために必要な入出力位相設定レジスタと、双方向スイッチ接続分配回路とを備えている。
【００２０】
さらに、本発明のゲート信号出力装置は、各接続実時間作成回路を、各デッドタイム作成回路に接続するか、双方向スイッチ接続分配回路に接続するかを切り替える切り替え手段を備えている。
【００２１】
本発明のゲート信号出力装置では、上述のような構成となっているため、３相ＰＷＭインバータ装置の複数の半導体スイッチング素子をスイッチングするためにゲート信号と、３相／３相ＰＷＭサイクロコンバータ装置の複数の双方向スイッチをスイッチングするためにゲート信号とを出力することができる。
【００２２】
したがって、３相ＰＷＭインバータ装置や３相／３相ＰＷＭサイクロコンバータ装置を開発する際には、本発明のゲート信号出力装置を用いることによって、ゲート信号出力装置の共通化を計ることができる。
【００２３】
【発明の実施の形態】
本発明の一実施形態のゲート信号出力装置について図面を参照して詳細に説明する。全図において、同一の符号がつけられている構成要素は、すべて同一のものを示す。
【００２４】
まず、本実施形態のゲート信号出力装置の構成について、図１を参照して説明する。図１は、本実施形態のゲート信号出力装置の構成を示すブロック図である。図１に示すように、本実施形態のゲート信号出力装置は、キャリア発生回路１００と、接続比率設定レジスタ群２００と、接続実時間作成回路群３００とデッドタイム作成回路群４００と、双方向スイッチ接続分配回路８０と、入出力位相情報レジスタ２２０と、ゲート信号出力端子６０１〜６１２と、モード切り変えスイッチ９とから構成されている。キャリア発生回路１００と、接続比率設定レジスタ群２００と、接続実時間作成回路群３００と、デッドタイム作成回路群４００と、双方向スイッチ接続分配回路８０と、入出力位相情報レジスタ２２０と、ゲート信号出力端子６０１〜６１２とは、前述したとおりの動作を行う。モード切り替えスイッチ９は、３相ＰＷＭインバータ装置に用いられる場合には、各接続実時間作成回路３０１〜３１２と各デッドタイム作成回路４０１〜４１２とをそれぞれ接続し、３相／３相ＰＷＭサイクロコンバータ装置に用いられる場合には、各接続実時間作成回路３０１〜３１２と双方向スイッチ接続分配回路８０とを接続する。
【００２５】
次に、本実施形態のゲート信号出力装置の動作について図２、図３を参照して説明する。図２は、本実施形態のゲート信号出力装置が３相３レベルＰＷＭインバータ装置に接続された場合の３相３レベルＰＷＭインバータ装置の構成を示すブロック図である。３相電源１から供給される交流電圧は、コンバータである整流ダイオードブリッジ４によって、全波整流されて直流電圧となる。その直流電圧は３相３レベルＰＷＭインバータ装置に入力され、３相３レベルＰＷＭインバータ装置は、各ＩＧＢＴ１５〜２６のスイッチングによってＵ相、Ｖ相、Ｗ相の３つの負荷３へ３相交流電圧を出力している。図２に示すように、本実施形態のゲート信号出力装置５のゲート信号出力端子６０１〜６１２は、ゲートドライバ６０と接続されている。ゲート信号出力端子６０１〜６１２から出力された各ゲート信号５０１〜５１２はゲートドライバ６０で増幅されて各ＩＧＢＴ１５〜２６へ入力され、各ＩＧＢＴ１５〜２６のスイッチングが行われる。
【００２６】
３相３レベルＰＷＭインバータ装置に接続される場合には、本実施形態のゲート信号出力装置５のモード切り替えスイッチ９は、接続実時間作成回路３０１〜３１２とデットタイム作成回路４０１〜４１２とをそれぞれ接続している。
【００２７】
接続比率設定レジスタ２０１〜２１２には、ＰＷＭキャリア信号の１周期の時間に対する各ＩＧＢＴ１５〜２６のスイッチングパターンの接続時間の比率が格納されている。接続実時間作成回路３０１〜３１２は、それらの接続比率とキャリア発生回路１００から出力されるＰＷＭキャリア信号の１周期の時間から、ＰＷＭキャリア信号の１周期における各ＩＧＢＴ１５〜２６のスイッチングパターンの接続実時間を作成して出力する。モード切り替えスイッチ９は、接続実時間作成回路３０１〜３１２とデッドタイム作成回路４０１〜４１２とを接続しているため、各ＩＧＢＴ１５〜２６のスイッチングパターンの接続実時間は、デッドタイム作成回路４０１〜４１２にそれぞれ入力される。デッドタイム作成回路４０１〜４１２は、接続実時間作成回路３０１〜３１２から出力された各ＩＧＢＴ１５〜２６のスイッチングパターンの接続実時間から各ＩＧＢＴ１５〜２６の短絡防止のためのデッドタイムを差し引いて各ＩＧＢＴ１５〜２６へのゲート信号５０１〜５１２を作成して、そのゲート信号５０１〜５１２をゲート信号出力端子６０１〜６１２にそれぞれ出力する。各ゲート信号５０１〜５１２は、ゲートドライバ６０によって増幅されて各ＩＧＢＴ１５〜２６に入力され、各ＩＧＢＴ１５〜２６のスイッチングが行われる。
【００２８】
なお、本実施形態のゲート信号出力装置５が出力可能なゲート信号の数は１２個である。そして、３相２レベルＰＷＭインバータ装置に必要なゲート信号の数は６個である。したがって、本実施形態のゲート信号出力装置５は、３相２レベルＰＷＭインバータ装置のゲート信号出力装置としても用いることができる。
【００２９】
図３は、本実施形態のゲート信号出力装置５が３相／３相ＰＷＭサイクロコンバータ装置に接続された場合の３相／３相ＰＷＭサイクロコンバータ装置の構成を示すブロック図である。
【００３０】
３相電源１から供給される交流電圧は、入力フィルタ２を介して３相／３相サイクロコンバータに出力される。３相／３相サイクロコンバータ装置は、各双方向スイッチのスイッチングによってＵ相、Ｖ相、Ｗ相の３つの負荷３へ任意の周波数の３相交流電圧を出力している。Ｕ相、Ｖ相、Ｗ相には、出力電流を検出する電流検出器６をそれぞれ備えている。電流検出器６の出力は、転流制御回路５０に入力される。
【００３１】
図３に示すように、ゲート信号出力端子６０１〜６１２は、転流制御回路５０と接続されている。転流制御回路５０では、電流検出器６1〜６3から検出される電流の極性を用いて、各双方向スイッチ１つあたり２つ備えられているＩＧＢＴ７０、７１のそれぞれの転流順序を制御するものである。本実施形態のゲート信号出力装置５のゲート信号出力端子６０１〜６１２は、転流制御回路５０と接続されている。転流制御回路５０は、ゲート信号出力端子６０１〜６０９からゲート信号６０１〜６０９を入力し、電流検出器６1〜６3から検出される電流の極性に基づいて、各双方向スイッチ５１〜５９が備えるＩＧＢＴ７０、７１への１８個のゲート信号を作成する。作成された１８個のゲート信号は、ゲートドライバ６０で増幅され、各双方向スイッチ５１〜５９の各ＩＧＢＴ７０、７１へ入力される。
【００３２】
接続実時間作成回路群３００は、接続比率設定レジスタ群２００より得られたＰＷＭキャリア信号の１周期の時間に対する各スイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続時間の比率より、ＰＷＭキャリア信号の１周期における各スイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続実時間を作成する。ゲート信号出力装置５のモード切り替えスイッチ９は、接続実時間作成回路群３００と双方向スイッチ接続分配回路８０とを接続している。したがって、接続実時間作成回路３０１〜３０４において作成された各接続実時間は双方向スイッチ接続分配回路８０に入力される。双方向スイッチ接続分配回路８０は、各スイッチングパターンＳＰ０ｈ、ＳＰ１ｈ、ＳＰ０ｍ、ＳＰ１ｍの接続実時間と入出力位相情報設定レジスタ２２０に格納されている３相交流電源のＲ相の入力電流の位相や出力相電圧の位相などの位相情報とに基づいてゲート信号５０１〜５０９を作成して、そのゲート信号５０１〜５０９をゲート信号出力端子６０１〜６０９に出力している。
【００３３】
転流制御回路５０は、ゲート信号出力装置５から出力されたゲート信号５０１〜５０９と電流検出器６から入力した電流の極性とに基づいて双方向スイッチが備える２つのＩＧＢＴのそれぞれの転流順序を制御し、各ＩＧＢＴを駆動する１８個のゲート信号をゲートドライバ６０に出力して各ＩＧＢＴの制御を行う。
【００３４】
以上述べたように、本実施形態のゲート信号出力装置５は３相ＰＷＭインバータ装置のゲート信号出力装置に必要な部分と、３相／３相ＰＷＭサイクロコンバータ装置のゲート信号出力装置に必要な部分とを備えており、モード切り替えスイッチ９を備えることによって３相ＰＷＭインバータ装置にも３相／３相ＰＷＭサイクロコンバータ装置にも用いることができるようになっている。そのため、３相ＰＷＭインバータ装置や３相／３相ＰＷＭサイクロコンバータ装置を開発する際にはゲート信号出力回路を共通化することができるので、３相ＰＷＭインバータ装置や３相／３相ＰＷＭサイクロコンバータ装置の開発コストおよび開発期間を削減することができる。
【００３５】
また、本発明のゲート信号出力装置５では、インバータ装置へのゲート信号出力端子とサイクロコンバータへのゲート信号出力端子とが共通化されている。そのため、本発明のゲート信号出力装置５は、ＡＳＩＣ等のディジタルデバイスで構成した場合に出力ピン数を節約できるという利点を有する。
【００３６】
【発明の効果】
以上述べたように、本発明のゲート信号出力装置では、３相ＰＷＭインバータ装置の複数の半導体スイッチング素子をスイッチングするためのゲート信号と、３相／３相ＰＷＭサイクロコンバータ装置の複数の双方向スイッチをスイッチングするためのゲート信号とを出力することができる。
【００３７】
したがって、３相ＰＷＭインバータ装置や３相／３相ＰＷＭサイクロコンバータ装置を開発する際には、本発明のゲート信号出力装置を用いることによって、ゲート信号出力装置の共通化を計ることができる。そのため、３相ＰＷＭインバータ装置や３相／３相ＰＷＭサイクロコンバータ装置を開発するための開発コストおよび開発期間の削減を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のゲート信号出力装置の構成を示すブロック図である。
【図２】本発明の一実施形態のゲート信号出力装置が３相３レベルＰＷＭインバータ装置に接続された場合の３相３レベルＰＷＭインバータ装置の構成を示すブロック図である。
【図３】本発明の一実施形態のゲート信号出力装置が３相／３相ＰＷＭサイクロコンバータ装置に接続された場合の３相／３相ＰＷＭサイクロコンバータ装置の構成を示すブロック図である。
【図４】３相３レベルＰＷＭインバータ装置の主回路構成を示す等価回路図である。
【図５】３相３レベルＰＷＭインバータ装置に用いられる従来のゲート信号出力回路の構成を示すブロック図である。
【図６】３相／３相ＰＷＭサイクロコンバータ装置の主回路構成を示す等価回路図である。
【図７】３相／３相ＰＷＭサイクロコンバータ装置に用いられる従来のゲート信号出力回路の構成を示すブロック図である。
【符号の説明】
１    ３相電源
２    入力フィルタ
３    負荷
４    整流ダイオードブリッジ
５    ゲート信号出力装置
６    電流検出器
９    モード切り替えスイッチ
１０    中間点
１１、１２    入力端子
１３、１４    コンデンサ
１５〜２６、７０、７１    ＩＧＢＴ
２７〜４４、７２、７３    ダイオード
４０    双方向スイッチ接続分配回路群
５０    転流制御回路
５１〜５９    双方向スイッチ
６０    ゲートドライバ
６１〜６３    入力端子
６４〜６６    出力端子
８０    双方向スイッチ接続分配回路
１００    キャリア発生回路
２００    接続比率設定レジスタ群
２０１〜２１２    接続比率設定レジスタ
２２０    入出力情報設定レジスタ
３００    接続実時間作成回路群
３０１〜３１２    接続実時間作成回路
４００    デッドタイム作成回路群
４０１〜４１２    デッドタイム作成回路
５０１〜５１２    ゲート信号
６０１〜６１２    ゲート信号出力端子
【図１】
0004168222.tif 000002
【図２】
0004168222.tif 000003
【図３】
0004168222.tif 000004
【図４】
0004168222.tif 000005
【図５】
0004168222.tif 000006
【図６】
0004168222.tif 000007
【図７】
0004168222.tif 000008