(57)【特許請求の範囲】
【請求項１】
半導体装置をテストするための工程におけるウェハーを構成する各々チップの電気的な特性テストに使用されるテストシステムに設置される半導体をテストするプローブカードにおいて、
前記テストシステムに電気的に連結され、テストに必要な主な電子回路が構成されたメインカードと、
前記半導体装置の端子と接続されるテストティップが設置され、前記メインカードの一方の面に着脱できるように結合されたサブカードとを備え、
前記メインカードは、
第１の回路基板上に所定の大きさで貫通されて形成されたメイン中心ホールと、
前記メイン中心ホールから同一の距離を離れるように貫通されて形成され、フォグピンが結合された複数個のピンホールと、
前記メイン中心ホールに対して互いに対称となるように形成された少なくとも１対のメイン結合ホールと
前記第１の回路基板の一の面に配置され、前記メイン中心ホールの縁と前記ピンホ−ルとの間に形成され、テストティップが設置される複数個の薄板と、を備え、
前記サブカードは、
第２の回路基板上に所定の大きさで貫通されて形成され、前記サブカードが前記メインカードに結合されたときに前記メイン中心ホールと同一軸線上に位置されるサブ中心ホールと、
前記サブ中心ホールに対して互いに対称となるように形成され、前記サブカードが前記メインカードに結合されたときに、前記メイン結合ホールと同一軸線上に配置される少なくとも１対のサブ結合ホールと、
前記サブ中心ホールの中心から同一の距離を離れるように形成され、前記サブカードが前記メインカードに結合されたときに、前記フォグピンが一端に電気的に連結され、テストティップが設置される複数個の薄板と、
を備えることを特徴とする半導体装置をテストするためのプローブカード。
【請求項２】
前記メインカードは、前記薄板及び前記第１の回路基板をともに貫通して形成される少なくとも１つの放熱ホールを含むことを特徴とする請求項１記載の半導体装置をテストするためのプローブカード。
【請求項３】
前記サブカードは、前記薄板及び前記第２の回路基板をともに貫通して形成される少なくとも１つの放熱ホールを含むことを特徴とする請求項１記載の半導体装置をテストするためのプローブカード。
【請求項４】
前記ウェハーのチップを使用してパッケージされた半導体装置の端子と電気的に連結されるように回路が構成され、前記メインカードの他方の面に着脱できるように結合されるパッケージカードを含むことを特徴とする請求項２記載の半導体装置をテストするためのプローブカード。
【請求項５】
前記パッケージカードは、
第３の回路基板の中心に対して互いに対称となるように形成され、前記パッケージカードが前記メインカードに結合されたときに、前記メイン結合ホールと同一軸線上に配置される少なくとも１対のパッケージ結合ホールと、
前記第３の回路基板の中心から該基板上において同一な距離だけ離れるように貫通されて形成され、前記パッケージカードが前記メインカードに結合されたときに、前記フォグピンが一端に電気的に連結される複数個のピンホールと、
前記パッケージカードが前記メインカードに結合されたときに、前記第３の回路基板の、前記メインカードに対向する面とは反対側の面に配置され、前記パッケージされた半導体装置が結合されたときに前記パッケージされた半導体装置の端子と連結される複数個のパッドと、
前記パッドと所定の前記ピンホールを電気的に連結させるパターンと、
を含むことを特徴とする請求項４記載の半導体装置をテストするためのプローブカード。
【請求項６】
前記テストティップが、エポキシティップであることを特徴とする請求項３記載の半導体装置をテストするためのプローブカード。
【請求項７】
前記テストティップが、ブレードティップであることを特徴とする請求項３記載の半導体装置をテストするためのプローブカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置をテストするためのプローブカード(probe card)に係り、より詳しくは、半導体装置をテストする工程でウェハーを構成している各チップの電気的なテストに使用されるテストシステムにおいて半導体装置をテストするためのプローブカードに関するものである。
【０００２】
【従来の技術】
半導体装置をテストするための工程は、ウェハーの製造工程が完了された後遂行されるテスト工程に該当する。このようなテスト工程は、ウェハーを構成する各チップを判別して不良なチップを選別し、修理可能なチップを再生して、不良のチップがウェハー製造工程以後の工程に入り込むことを防止することによって、組立のパッケージ費用とパッケージテストラインのテスト費用を節減するために遂行される。
【０００３】
図１は、上述したような半導体装置をテストする工程で使用されるシステムを概略的に示した図面である。
【０００４】
図１を参照すると、テストシステム１は、電気的な信号を素子(device)に印加し、この印加された信号を通じて読出したデータを判読して素子が正常であるか否かを判別するテスター１０と、ウェハー１８をローディングした後に、整列したプローブカード１６と接触が正常になるようにするとともに、このウェハー１８をテスター１０の命令に従いダイ(die)大きさ分を移動させるか或いはアンローディング(unloading)する役割を遂行するプローバー(prober)１２と、テスタ１０から発生した信号をプローブカード１６に伝達する実行ボード１４とを含むように構成される。
【０００５】
このとき、テスタ１０から発生した信号が、実行ボード１４を通じてプローブカード１６のテストティップまで伝達され、テストティップがウェハー１８のティップパッドに接触されて、内部の回路に電気信号が伝達される。
【０００６】
このようなプローブカードは、テストティップによって、ブレード型(blade type)とエポキシ型(epoxy type)に大きく分けられる。ブレード型のプローブカードは、主に、６０ピン以下の少数のピンを有する製品をテストするとき使われる。
【０００７】
上述したような半導体装置をテストするための工程はテストティップをプローブカードに装着させ、テストティップを通じてチップに電気的な信号を印加して、この結果の電気的な特性を選別して収率を決定する工程である。従って、反復的な接触によるテストティップの寿命の短縮は、これによって頻繁な取り換えが必要となるので、生産性を低下させる主要因である。また、反復的な接触による金属の摩耗によって、テストティップ接触部位の単位面積が増加するために、接触抵抗の増加が生じるので、テストデータが変化しているものと間違った判断がなされ、不良のチップとして認識される。このため、収率低下が発生する。特に、リニアＩＣ(linear integrated circuit)製品ウェハーテスト時には、ブレード型プローブカードの応用回路(application circuit)と能動及び受動素子(active and passive element)の使用が必須である。この場合、テストティップは抵抗と静電容量と、平坦化等の特性が不可能してテストティップの使用可否は作業者の目によるテストに依存している。そして、不良のテストティップに対する反復取り換え作業により、プローブカードのソルダマスク(solder mask)が過度の発生熱によって、分離されてしまう現象が発生し、プローブカードが使用できなくなる。このため、プローブカードの追加的な製作と、再登録と、そして収率検証等の技術的な業務の増加を発生させるという問題点がある。
【０００８】
【発明が解決しようとする課題】
したがって、本発明の目的は、半導体装置をテストするための工程に使用されるプローブカードの取り換え頻度を低減することができ、テストティップの特性検証を容易に遂行し、安定的に半導体装置をテストすることができる新たな形態の半導体装置をテストするためのプローブカードを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の１つの特徴によると、半導体装置をテストするための工程におけるウェハーを構成する各々のチップの電気的な特性テストに使用されるテストシステムに設置される半導体をテストするプローブカードがテストシステムに電気的に連結され、テストに必要な主な電子回路が構成されたメインカードと、半導体装置の端子と接続されるテストティップが設置され、メインカードの一面に着脱できるように結合されたサブカードとを含む。
【００１０】
このようなメインカードは、回路基板上に所定の大きさで貫通され形成されたメイン中心ホールと、メイン中心ホールからの同じ距離で離れるように貫通されて形成され、フォグピンが結合された複数個のピンホールと、回路基板の１面に位置し、メイン中心ホールの隅とピンホ−ルとの間に形成され、テストティップが設置される複数個の薄板と、前記薄板及び回路基板をともに貫通して形成される少なくとも１つの放熱ホールとを含む。サブカードは、回路基板上に所定の大きさで貫通されて形成され、前記サブカードが前記メインカードに結合されたときに、前記メイン中心ホールと同一軸線上に位置されるサブ中心ホールと、サブ中心ホールに対する互いに対称されるように形成され、サブカードがメインカードに結合されたとき、メイン結合ホールと同一軸線上に配置される少なくとも１対のサブ結合ホールと、サブ中心ホールの中心から同一な距離に離れるように形成され、サブカードがメインカードに結合されたときに、フォグピンが一端に電気的に連結され、テストティップが設置される複数個の薄板と、薄板及び回路基板をともに貫通して形成される少なくとも１つの放熱ホールとを含む。
【００１１】
また、本発明はウェハーのチップを使用してパッケージされた半導体装置の端子と電気的に連結されるように回路が構成され、メインカードの一面に着脱できるように結合されるパッケージカードを含む。パッケージカードは前記回路基板の中心に対して互いに対称されるように形成され、パッケージカードがメインカードに結合されたとき、メイン結合ホールと同一軸線上の配置される少なくとも１対のパッケージ結合ホールと、回路基板から同一な距離に離れるように貫通されて形成され、パッケージカードがメインカードに結合された時、フォグピンが一端に電気的に連結される複数個のピンホールと、回路基板の一面に配置され、半導体装置が結合された時、半導体装置の端子と連結される複数個のパッドと、パッドと所定のピンホールを電気的に連結させるパターンとを含む。テストティップはエポキシティップである。テストティップはブレードティップでもよい。
【００１２】
本発明の主題は半導体装置をテストするための工程におけるウェハーを構成する各々チップの電気的な特性テストに使用されるテストシステムに設置される半導体装置をテストするプローブカードにあり、該プローブカードは、テストシステムに電気的に連結され、テストに必要な主な電子回路が構成されたメインカードと、半導体装置の端子と接続されるテストティップが設置され、メインカードの一面に着脱できるように結合されたサブカードとで別に構成するものである。
【００１３】
図１で図示したように半導体装置は電気的な信号をテストするためのテストシステム１に使われるプローブカード１６においてテストティップは端子に頻繁に接触される。従って、テストティップが不良になると、半導体装置の特性を正確にテストすることができないから、半導体装置の品質を均等に維持するのが難しい。一方、前記テストティップは頻繁な接触で摩耗或いは破損などが発生されるから、定期的にテストして取り換えしなければならない。しかしながら、テストティップはプローブカード１６にソルダリング作業によって設置されてあるから、テストティップの頻繁な取り換えはプローブカード１６を破損させる。
【００１４】
従って、本発明では、プローブカードからテストティップを設置するためプローブカードの交換によって発生する損失を減らして、テストティップを容易に管理することができる。
【００１５】
【発明の実施の形態】
以下、本発明の望ましい実施の形態を添付した図２ないし図７を参考しながら、詳細に説明する。同一の構成要素には同一の参照番号を付ける。
【００１６】
図２は本発明の実施の形態によるプローブカードの形態を図示した平面図である。
【００１７】
図２を参照すると、メインカード２０は回路基板２２上に所定の大きさで貫通されたメイン中心ホール２４が形成され、メイン中心ホール２４の中心から同一な距離に離れるようにフォックピンが結合される複数個のピンホール２８とメイン中心ホール２４の縁と間に、テストティップが設置される複数個の薄板２６が形成される。
【００１８】
一方、メイン中心ホール２４に対して互いに対称となるように少なくとも１対のメイン結合ホール３４を形成してサブカードと結合されるとき使用されるようにする。このとき、メイン結合ホール３４の周りに所定の大きさのダミー( dummy)部３４を形成して前記回路基板２２に形成された電子回路との間に干渉が発生しないようにする。そして、薄板２６及び回路基板２２をともに貫通する少なくとも１つの放熱ホール３０を形成するから、薄板２６にテストティップが設置されるときソルダリング作業によって発生される高温の熱を空気中に分散させ、薄板２６の浮き或いは剥がれを防止する。
【００１９】
図３はメインカード２０に結合され、１つのモジュールとして使用されるサブカード４０を図示した図面である。ここで、サブカード４０はメインカード２０にテストティップを設置して使用する状態のように使用することができるように構成する。
【００２０】
従って、図３を参照すると、サブカード４０は回路基板４２に所定の大きさで貫通されて形成され、サブカード４０がメインカード２０に結合されたときに、メイン中心ホール２４と同一軸線上に配置されるサブ中心ホール４４とサブ中心ホール４６の中心から同一な距離に離れるように形成されサブカード４０がメインカード２０に結合された時、前記フォグピンが１端に電気的に連結され、テストティップが設置される複数個の薄板で構成される。そして、サブカード４０はメインカード２０のようにサブカード２０に結合されたときに、メイン結合ホール２４と同一軸線上に配置される少なくとも１対のサブ結合ホール５０が、サブ中心ホール４４に対して互いに対称となるように形成される。ここで、サブ結合ホール４２の周りに所定の大きさのダミー部５２を形成して、前記回路基板４２に形成された電子回路との間に干渉が発生しないようにする。そして、薄板４６及び回路基板４２をともに貫通する少なくとも１つの放熱ホール４８を形成するから、薄板４６にテストティップが設置されるときソルダリング作業によって発生される高温の熱を空気中に分散させ、薄板４６の浮き或いは剥がれを防止する。
【００２１】
上述したような本発明のプローブカードは、メインカードとサブカードとで構成される。このとき、メインカードはサブカードがなくても直接使用することができるように、テストティップが実装される薄板が形成されている。このような形成はメインカードを先に使用して、メインカードにテストティップを設置することができないときからサブカードを使用するようにするものである。
【００２２】
図４はサブカード４０にテストティップ８０が設置された状態を示した図面である。ここで、テストティップ８０はサブカード４０の薄板上面にソルダリングで固定され、ソルダリングの時、発生する熱はテストティップ８０が実装される薄板及び回路基板４２をともに貫通して形成される放熱ホール４８を通じて空気中に放熱される。そして、サブカード４０にテストティップ８０が設置された状態はメインカードにテストティップが設置される状態と同一にする。
【００２３】
一方、本発明は図５で示したようにパッケージ６０をメインカード２０に設置してサブカード４０によってテストされたチップがパッケージされたとき電気的な特性をテストできるようにする。即ち、ウェハー上のチップであるときに、テストしたデータとそのチップがボンディング工程とモルディング(molding)工程を通じてパッケージされた後にテストされたデータと比較することができる。
【００２４】
このようなパッケージカード６０は、図５を参照すると、パッケージカード６０がメインカード２０に結合された時、フォグピンの一端と結合される複数のピンホール６６が回路基板７０の中心から同一な距離に離れるように貫通されて形成されている。そして、回路基板６２の一面に位置し、半導体装置が結合された時、半導体装置の端子と連結される複数のパッド６４と、該パッド６４と所定ピンホールを電気的に連結させるパターン６８とが形成されている。また、パッケージカード６０は、回路基板６２の中心に対して相互対称となるように形成され、パッケージカード６０がメインカード２０に結合されたときに、メインカード結合ホール３２の同一軸線上に配置される少なくとも１対のパッケージ結合ホール７０が形成され、パッケージ結合ホール７０の囲りにはダミー部７２が形成される。
【００２５】
図６を参照して、メインカード２０にサブカード４０が設置された状態を説明すると次のようである。
【００２６】
サブカード４０は、メインカード２０の下の部分に結合される。この時、メインカード２０とサブカード４０は、ボルト８２とナット８４の結合によって形成される。即ち、メインカード２０とサブカード４０との間にボルト８２を結合させ、メインカード２０とサブカード４０の他面で各々ナット８４で結合させることである。そしてサブカード４０の各薄板とメインカード２０の回路を電気的に連結させる方法は、メインカード２０に結合されたフォグピン９０によって形成される。即ち、フォグピン９０のピン本体９２がメインカード２０に結合され、メインカード２０の回路と電気的に連結されている。そしてフォグピン９０の第１端子９４が、サブカード４０でテストティップが実装された薄板に各々連結されることである。この時、フォグピン９０は、スプリング等を使用することによって接触特性を向上させる。
【００２７】
図７は、メインカード２０にパッケージカード６０が設置された状態を示した図面で、パッケージカード６０は、メインカード２０の上の面に設置される。即ち、上述のサブカード４０が設置される反対面に設置される。ここで、パッケージカード６０をメインカード２０に設置する方法は、前述のサブカード４０の設置方法と同じであるため省略する。
【００２８】
一方、パッケージカード６０の各端子とメインカード２０の回路を電気的に連結させる方法は、メインカード２０に結合されたフォグピン９０によって形成される。即ち、フォグピン９０のピン本体９２は、メインカード２０に結合され、メインカード２０の回路と電気的に連結される。そして、パッケージカード６０のピンホール６６は、テストするためパッケージされた半導体装置１００と電気的に連結されるパッドと電気的に連結されている。従って、フォグピン９０の第２端子９６とピンホール６６が結合されることによってメインカード２０とパッケージカード６０の電気的な連結が形成される。
【００２９】
【発明の効果】
このような本発明を適用すると、プローブカードがテストに必要な主要電子回路が構成されたメインカード半導体装置の接触されるテストティップが設置されるサブカードで分離されて使用されることによって、メインカードを永久的に使用できて製造コストが節減できる。そして、テストティップが設置されたサブカードを別に分離してテストティップの特性検査を行うことによってテストティップの不良によって発生されるテストエラーと誤る判断によるチップの損失が防止できる。一方、サブカードは、エポキシ型のテップとブレード型のチップを全部使用できるため、ピンの数が他の多様な製品のウェハーがテストできる。そして、サブカードのようにメインカードに設置できるようにパッケージカードを製作することによって同一のチップからなるウェハーとパッケージとのテストデータ交換及び製品検討が容易である。又、メインカードとサブカードでテストチップが実装される部分に放熱ホールが形成されることによって、チップを実装時、ソルダリング作業によって発生される熱が分散されて銅板の浮き及び剥がれが防止できる。
【図面の簡単な説明】
【図１】  半導体装置のテスト工程に使用されるテストシステムを概略的に示したブロック図である。
【図２】  本発明の実施の形態によるプローブカードの形態でを示した平面図である。
【図３】  図２のメインカードに結合され、ウェハーをテストするため使用される平面図である。
【図４】  図３のサブカードに実装された状態を図示したサブカードの断面図である。
【図５】  図２のメインカードに結合され、パッケージをテストするため使用されるパッケージカードの形態を図示した平面図である。
【図６】  サブカードがメインカードに使用される状態を図示した主要部の断面図である。
【図７】  パッケージカードがメインカードに使用される状態を図示した主要部の断面図である。
【符号の説明】
１  テストシステム
１０  テスター
１２  プローバー
１４  実行ボード
１６  プローブカード
１８  ウェハー
２０  メインカード
２２，４２，６２  回路基板
２４  メイン中心ホール
２６，４６  薄板
２８，６６  ピンホール
３０，４８  放熱ホール
３２  メイン結合ホール
３４，５２，７２  ダミー部
４０  サブカード
４４  サブ中心ホール
５０  サブ結合ホール
６０  パッケージカード
６４  パッド
８０  テストティップ
【図１】
0004104740.tif 000002
【図２】
0004104740.tif 000003
【図３】
0004104740.tif 000004
【図４】
0004104740.tif 000005
【図５】
0004104740.tif 000006
【図６】
0004104740.tif 000007
【図７】
0004104740.tif 000008