(57)【要約】  インバータは、第１のブースト装置、第２のブースト装置、第１のブースト装置に結合された第１の半サイクルスイッチング回路網を備え、第１の半サイクルスイッチング回路網は、直流源の電圧がインバータの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路が形成され、インバータの出力の電圧の瞬時値が直流源の電圧よりも大きい場合、第１の５レベル導電性経路が形成されるように構成されている。
2017512050.tif 000002
【特許請求の範囲】
【請求項１】
直流（ｄｃ）源の第１の端子に結合された入力を有する第１のブースト装置と、
前記直流源の第２の端子に結合された入力を有する第２のブースト装置と、
第１の半サイクルスイッチング回路網であって、
出力フィルタの入力及び前記第１のブースト装置に結合され、
第１のダイオードを介して前記出力フィルタの前記入力及び前記直流源の前記第１の端子に結合され、
前記直流源の前記第１の端子の電圧が前記出力フィルタの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路が前記直流源の前記第１の端子と前記出力フィルタの前記入力との間に結合され、
前記出力フィルタの前記出力の前記電圧の前記瞬時値が前記直流源の前記第１の端子の前記電圧よりも大きい場合、第１の５レベル導電性経路が前記直流源の前記第１の端子及び前記第１のブースト装置の出力に結合されるように構成されている、
第１の半サイクルスイッチング回路網と、
第２の半サイクルスイッチング回路網であって、
前記出力フィルタの前記入力及び前記第２のブースト装置に結合され、
第２のダイオードを介して前記出力フィルタの前記入力及び前記直流源の前記第２の端子に結合された、第２の半サイクルスイッチング回路網と、
を備えるデバイス。
【請求項２】
前記第２の半サイクルスイッチング回路網が、
前記出力フィルタの前記出力の前記電圧の前記瞬時値が前記直流源の前記第２の端子の電圧よりも大きい場合、第２の３レベル導電性経路が前記直流源の前記第２の端子と前記出力フィルタの前記入力との間に結合され、
前記直流源の前記第２の端子の前記電圧が前記出力フィルタの前記出力の前記電圧の前記瞬時値よりも大きい場合、第２の５レベル導電性経路が前記直流源の前記第２の端子及び前記第２のブースト装置の出力に結合される
ように構成されている、請求項１に記載のデバイス。
【請求項３】
前記第１の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ５、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ３及びスイッチＱ７によって形成され、
前記第１の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合された前記スイッチＱ５、直列に接続された、前記第１のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ１及び前記スイッチＱ５、並びに直列に接続された、前記第１のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ７及びスイッチＱ１１によって形成され、
前記第２の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ６、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ４及びスイッチＱ８によって形成され、
前記第２の５レベル導電性経路が、前記スイッチＱ６、直列に接続された、前記第２のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ２及び前記スイッチＱ６、並びに直列に接続された、前記第２のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ８及びスイッチＱ１２によって形成されている、
請求項１又は２に記載のデバイス。
【請求項４】
前記第１のダイオードと並列に接続された第１のリレーと、
前記第２のダイオードと並列に接続された第２のリレーとをさらに備える、
請求項１から３のいずれか一項に記載のデバイス。
【請求項５】
前記第１のダイオード及び前記第２のダイオードが、前記直流源両端間の電圧が前記出力フィルタの前記出力の前記電圧のピークトゥピーク値よりも大きい場合、前記第１のリレー及び前記第２のリレーをオンすることによってバイパスされるように構成されている、
請求項４に記載のデバイス。
【請求項６】
前記第１のブースト装置が第１の入力インダクタ、第１のローサイドスイッチ及び第１のブロッキングダイオードを備え、
前記第２のブースト装置が第２の入力インダクタ、第２のローサイドスイッチ及び第２のブロッキングダイオードを備える、
請求項１から５のいずれか一項に記載のデバイス。
【請求項７】
インバータの第１のレベルが前記第２のブースト装置の前記出力に結合され、
前記インバータの第２のレベルが前記直流源の前記第２の端子に結合され、
前記インバータの第３のレベルがグラウンドに結合され、
前記インバータの第４のレベルが前記直流源の前記第２の端子に結合され、
前記インバータの第５のレベルが前記第２のブースト装置の前記出力に結合されている、
請求項１から６のいずれか一項に記載のデバイス。
【請求項８】
インバータを適用して直流（ｄｃ）／交流（ａｃ）変換を実施するための方法であって、
前記インバータを直流源両端間の直流電圧に結合可能にするステップであり、前記インバータが、
前記直流源の第１の端子に結合された入力を有する第１のブースト装置と、
前記直流源の第２の端子に結合された入力を有する第２のブースト装置と、
第１の半サイクルスイッチング回路網及び第２の半サイクルスイッチング回路網を備える出力フィルタに結合された変換段と、を備え、
前記第１の半サイクルスイッチング回路網が第１の３レベル導電性経路及び第１の５レベル導電性経路を備え、
前記第２の半サイクルスイッチング回路網が第２の３レベル導電性経路及び第２の５レベル導電性経路を備える、
ステップと、
前記出力フィルタの出力の交流電圧の第１の半サイクルにおいて、前記直流源の前記第１の端子の電圧が前記出力フィルタの前記出力の前記交流電圧の瞬時値よりも大きい場合、前記第１の３レベル導電性経路を有効にするステップと、
前記第１の半サイクルにおいて、前記出力フィルタの前記出力の前記交流電圧の前記瞬時値が前記直流源の前記第１の端子の前記電圧よりも大きい場合、前記第１の５レベル導電性経路を有効にするステップと、
前記出力フィルタの前記出力の前記交流電圧の第２の半サイクルにおいて、前記出力フィルタの前記出力の前記交流電圧の前記瞬時値が前記直流源の前記第２の端子の前記電圧よりも大きい場合、前記第２の３レベル導電性経路を有効にするステップと、
前記第２の半サイクルにおいて、前記直流源の前記第２の端子の前記交流電圧が前記出力フィルタの前記出力の前記電圧の前記瞬時値よりも大きい場合、前記第２の５レベル導電性経路を有効にするステップと、
を含む、方法。
【請求項９】
前記第１の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ５、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ３及びスイッチＱ７によって形成され、
前記第１の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合された前記スイッチＱ５、直列に接続された、前記第１のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ１及び前記スイッチＱ５、並びに直列に接続された、前記第１のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ７及びスイッチＱ１１によって形成され、
前記第２の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ６、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ４及びスイッチＱ８によって形成され、
前記第２の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合された前記スイッチＱ６、直列に接続された、前記第２のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ２及び前記スイッチＱ６、並びに直列に接続された、前記第２のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ８及びスイッチＱ１２によって形成されている、
請求項８に記載の方法。
【請求項１０】
前記スイッチＱ５をオンにする前に前記スイッチＱ３をオンにするステップと、
前記スイッチＱ３をオフにする前に前記スイッチＱ５をオフにするステップと、
前記スイッチＱ６をオンにする前に前記スイッチＱ４をオンにするステップと、
前記スイッチＱ４をオフにする前に前記スイッチＱ６をオフにするステップと、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記スイッチＱ５をオンにする前に前記スイッチＱ３をオンにするステップと、
前記スイッチＱ５をオンにした後に前記スイッチＱ３をオフにするステップと、
前記スイッチＱ５をオフにする前に前記スイッチＱ３をオンにするステップと、
前記スイッチＱ３をオンにした後に前記スイッチＱ５をオフにするステップと、
前記スイッチＱ３をオフにするステップと、
をさらに含む、請求項９に記載の方法。
【請求項１２】
前記スイッチＱ６をオンにする前に前記スイッチＱ４をオンにするステップと、
前記スイッチＱ６をオンにした後に前記スイッチＱ４をオフにするステップと、
前記スイッチＱ６をオフにする前に前記スイッチＱ４をオンにするステップと、
前記スイッチＱ４をオンにした後に前記スイッチＱ６をオフにするステップと、
前記スイッチＱ４をオフにするステップと、
をさらに含む、請求項９に記載の方法。
【請求項１３】
前記スイッチＱ１をオンにする前に前記スイッチＱ１１をオンにするステップと、
前記スイッチＱ１１をオフにする前に前記スイッチＱ１をオフにするステップと、
前記スイッチＱ２をオンにする前に前記スイッチＱ１２をオンにするステップと、
前記スイッチＱ１２をオフにする前に前記スイッチＱ２をオフにするステップと、
さらに含む、請求項９に記載の方法。
【請求項１４】
前記直流源両端間の電圧が前記出力フィルタの前記出力の前記電圧のピークトゥピーク値よりも大きい場合、第１のリレーＲＬ１及び第２のリレーＲＬ２をオンにし、それによって第１のダイオード及び第２のダイオードをバイパスするステップであって、前記第１のダイオードが前記直流源の前記第１の端子と前記スイッチＱ１及び前記スイッチＱ５のコモンノードとの間に結合され、前記第２のダイオードが前記直流源の前記第２の端子と前記スイッチＱ２及び前記スイッチＱ６のコモンノードとの間に結合されている、
ステップをさらに含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
相互参照
本出願は、Ｄｉａｎｂｏ  Ｆｕによって２０１４年３月６日に出願された、「Ｍｕｌｔｉｌｅｖｅｌ  Ｈｙｂｒｉｄ  Ｉｎｖｅｒｔｅｒ  ａｎｄ  Ｏｐｅｒａｔｉｎｇ  Ｍｅｔｈｏｄ」と題する、米国非仮特許出願第１４／１９９，７４９号に対する優先権を主張し、その全体が再現されるかのように参照により本明細書に組み込まれる。
【０００２】
本発明は、マルチレベルインバータデバイス及び方法に関し、特定の実施形態では、５レベルインバータに関する。
【背景技術】
【０００３】
再生可能エネルギー源は、太陽エネルギー、風力、潮波エネルギーなどを含む。太陽電力変換システムは、直列又は並列に接続された複数の太陽電池パネルを含むことがある。太陽電池パネルの出力は、時刻、位置及び太陽追尾能力などの様々な要因に依存して不安定な直流電圧を生成することがある。太陽電池パネルの出力を調整するために、太陽電池パネルの出力が直流／直流（ｄｃ／ｄｃ）コンバータに結合され、それによって直流／直流コンバータの出力において調整された出力電圧を実現することができる。加えて、太陽電池パネルは、バッテリー充電制御装置によってバックアップバッテリーシステムと接続されることがある。日中に、バックアップバッテリーは、太陽電池パネルの出力によって充電される。電力会社が障害を起こすか、又は太陽電池パネルがオフグリッドの電力システムである場合、バックアップバッテリーは、太陽電池パネルに結合された負荷に電気を供給する。
【０００４】
大多数の用途が１２０ボルトの交流（ａｃ）電力で動作するように設計されることがあるため、太陽光電池モジュールの不安定な直流出力を１２０ボルトの交流電力源に変換するソーラーインバータが用いられる。太陽エネルギーから公益企業電力への高電力並びに高効率変換を実現するために、複数のマルチレベルインバータトポロジーが用いられることがある。特に、高電力交流出力は、階段状電圧波形を合成することにより複数の低電圧直流源を高電力交流出力に変換する直列の電力半導体スイッチを使用することによって実現され得る。
【０００５】
トポロジーの差異によって、マルチレベルインバータは、３つのカテゴリー、すなわちダイオードクランプマルチレベルインバータ、フライングキャパシタマルチレベルインバータ、カスケードＨブリッジマルチレベルインバータに分類されることがある。さらに、マルチレベルインバータは、異なるパルス幅変調（ＰＷＭ）、例えば、正弦波ＰＷＭ（ＳＰＷＭ）、選択性高調波除去ＰＷＭ、空間ベクトル変調などの技法を用いることができる。マルチレベルインバータは、高電力及び中電力用途、例えば、再生可能電源に対する交流系統インターフェイス、柔軟な交流伝送系統、中電圧モータ駆動システムなどに対する一般的な電力トポロジーである。
【０００６】
ダイオードクランプマルチレベルインバータは、通常、３レベル中性点クランプ（ＮＣＰ）インバータと呼ばれる。３レベルＮＣＰインバータは、入力直流バス間に結合された２つの直列接続されたキャパシタを必要とする。それぞれのキャパシタは、等しい電位に充電される。さらに、３レベルＮＣＰインバータは、４つのスイッチング素子及び２つのクランピングダイオードを備えることがある。クランピングダイオードは、スイッチング素子に対する電圧ストレスを１つのキャパシタ電圧レベルに低減させるのを支援する。
【０００７】
ＮＣＰインバータは、階段波形を利用して交流出力を生成する。そのような階段波形は、所望の正弦波波形に似ている。その結果、ＮＣＰインバータの出力電圧は、低い全高調波歪（ＴＨＤ）となる可能性がある。加えて、階段波形は、電圧ストレスを低減させることができる。その結果、ＮＣＰインバータの電磁環境両立性（ＥＭＣ）性能が改善され得る。加えて、同一のＴＨＤを実現するために、ＮＣＰインバータはより低いスイッチング周波数で動作することができる。そのような、より低いスイッチングは、スイッチング損失を低減させ、それによって効率的な出力変換システムを実現するのを支援する。
【発明の概要】
【０００８】
マルチレベルインバータの装置を提供する本発明の好ましい実施形態によって、これら及び他の問題が全体的に解決され、又は回避され、技術的な利点が全体的に実現される。
【０００９】
一実施形態によると、インバータを適用して直流（ｄｃ）／交流（ａｃ）変換を実施するために使用される方法は、インバータを直流源両端間の直流電圧に結合可能にするステップであって、インバータが、直流源の第１の端子に結合された入力を有する第１のブースト装置と、直流源の第２の端子に結合された入力を有する第２のブースト装置と、第１の半サイクルスイッチング回路網及び第２の半サイクルスイッチング回路網を備える出力フィルタに結合された変換段と、を備え、第１の半サイクルスイッチング回路網が第１の３レベル導電性経路及び第１の５レベル導電性経路を備え、第２の半サイクルスイッチング回路網が第２の３レベル導電性経路及び第２の５レベル導電性経路を備える、ステップを含む。
【００１０】
本方法は、出力フィルタの出力の交流電圧の第１の半サイクルにおいて、直流源の第１の端子の電圧が出力フィルタの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路を有効にするステップと、第１の半サイクルにおいて、出力フィルタの出力の交流電圧の瞬時値が直流源の第１の端子の電圧よりも大きい場合、第１の５レベル導電性経路を有効にするステップと、出力フィルタの出力の交流電圧の第２の半サイクルにおいて、出力フィルタの出力の交流電圧の瞬時値が直流源の第２の端子の電圧よりも大きい場合、第２の３レベル導電性経路を有効にするステップと、第２の半サイクルにおいて、直流源の第２の端子の交流電圧が出力フィルタの出力の電圧の瞬時値よりも大きい場合、第２の５レベル導電性経路を有効にするステップと、をさらに含む。
【００１１】
別の実施形態によると、方法は、直流源に結合されたインバータであって、直流源の第１の端子に結合された入力を有する第１のブースト装置と、直流源の第２の端子に結合された入力を有する第２のブースト装置と、直流源の第１の端子に結合された第１の３レベル導電性経路並びに直流源の第１の端子及び第１のブースト装置の出力に結合された第１の５レベル導電性経路を備える、出力フィルタに結合された第１の半サイクルスイッチング回路網と、直流源の第２の端子に結合された第２の３レベル導電性経路並びに直流源の第２の端子及び第２のブースト装置の出力に結合された第２の５レベル導電性経路を備える、出力フィルタに結合された第２の半サイクルスイッチング回路網と、を備えるインバータを提供するステップと、第１のダイオードが直流源の第１の端子と第１の半サイクルスイッチング回路網との間に結合され、第２のダイオードが直流源の第２の端子と第２の半サイクルスイッチング回路網との間に結合され、直流源両端間の電圧が出力フィルタの出力の電圧のピークトゥピーク値よりも大きい場合、第１のダイオード及び第２のダイオードをバイパスするステップと、を含む。
【００１２】
さらに別の実施形態によると、インバータは、直流源の第１の端子に結合された入力を有する第１のブースト装置と、直流源の第２の端子に結合された入力を有する第２のブースト装置と、第１の半サイクルスイッチング回路網であって、出力フィルタの入力及び第１のブースト装置に結合され、第１のダイオードを介して出力フィルタの入力及び直流源の第１の端子に結合された、直流源の第１の端子の電圧が出力フィルタの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路が直流源の第１の端子と出力フィルタの入力との間に結合され、出力フィルタの出力の電圧の瞬時値が直流源の第１の端子の電圧よりも大きい場合、第１の５レベル導電性経路が直流源の第１の端子及び第１のブースト装置の出力に結合されるように構成されている、第１の半サイクルスイッチング回路網と、を備える。
【００１３】
インバータは、第２の半サイクルスイッチング回路網であって、出力フィルタの入力及び第２のブースト装置に結合され、第２のダイオードを介して出力フィルタの入力及び直流源の第２の端子に結合された、第２の半サイクルスイッチング回路網をさらに備える。
【００１４】
本発明の実施形態の利点は、３レベルインバータ構造及び５レベルインバータ構造を備えるハイブリッドインバータを使用して、階段波形を生成することである。そのようなハイブリッドインバータは、マルチレベルインバータの効率、信頼性及びコストを改善するのを支援する。
【００１５】
前述の事項は、それに続く本発明の詳細な説明が一層よく理解され得るように本発明の特徴及び技術的な利点についてかなり大まかに概要を述べた。本発明の特許請求の範囲の主題を形成する本発明のさらなる特徴及び利点は、以降に記載される。開示された概念及び特定の実施形態は、本発明の同一の目的を実行するための他の構造若しくはプロセスを修正する又は設計するための土台として容易に利用され得ることを当業者は理解されたい。また、そのような等価な構造は、添付の特許請求の範囲に述べられるような本発明の趣旨及び範囲から逸脱しないことを当業者は認識されたい。
【００１６】
本発明及びその利点についてのより完全な理解のために、添付図面と併せて解釈される以下の記載について次に言及する。
【図面の簡単な説明】
【００１７】
【図１】本開示の様々な実施形態によるマルチレベルインバータのブロック図である。
【図２Ａ】本開示の様々な実施形態による図１に示されるマルチレベルインバータの概略図である。
【図２Ｂ】本開示の様々な実施形態による図１に示されるマルチレベルインバータの別の概略図である。
【図３】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータにおける様々な信号のタイミング図である。
【図４】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの３レベルインバータ動作モードのシステム構成の概略図である。
【図５】本開示の様々な実施形態による図４に示されるマルチレベルインバータにおける様々な信号のタイミング図である。
【図６】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの５レベル動作モードのシステム構成の概略図である。
【図７】本開示の様々な実施形態による図６に示されるマルチレベルインバータにおける様々な信号のタイミング図である。
【図８】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの別のシステム構成の概略図である。
【発明を実施するための形態】
【００１８】
別段の記載がない限り、異なる図において対応する数字及び記号は、全体的に対応する部分を指す。図は、様々な実施形態の関連する態様を明確に示すように描かれており、必ずしも縮尺通りには描かれていない。
【００１９】
現に好ましい実施形態を行い使用することが以下で詳細に論じられる。しかしながら、本発明は、種々様々の特定の文脈で具現化され得る多くの適用可能な発明概念を提供することを認識されたい。論じられる特定の実施形態は、本発明を行い使用する特定のやり方を単に例示しており、本発明の範囲を限定していない。
【００２０】
本発明は、特定の文脈の好ましい実施形態、すなわち５レベルインバータに関して記載される。しかしながら、本発明は、マルチレベル整流器、マルチレベルインバータ、マルチレベル交流−交流コンバータなどを含む様々な電力コンバータにも適用され得る。さらに、本発明は、様々な３相のマルチレベルインバータにも適用され得る。
【００２１】
図１は、本開示の様々な実施形態によるマルチレベルインバータのブロック図を示す。マルチレベルインバータ１００は、直流源ＰＶ１、直流源ＰＶ１の第１の端子とグラウンド間に結合された第１のブースト装置１１２、直流源ＰＶ１の第２の端子とグラウンド間に結合された第２のブースト装置１１４、及び変換段１０２を備える。
【００２２】
図１に示される直流源ＰＶ１は、太陽電池パネルとして実施されてもよい。より詳細には、一部の実施形態では、図１は、単一の直流源ＰＶ１を示すが、直流源ＰＶ１は、直列に、並列に、それらの任意の組合せなどで接続された複数の太陽電池パネルを備えてもよい。２つの入力キャパシタＣ１及びＣ２が直列に接続されている。図１に示されるように、直列接続された入力キャパシタＣ１及びＣ２は、直流源ＰＶ１の出力端子に結合されている。一部の実施形態では、入力キャパシタＣ１及びＣ２のコモンノードは、図１に示されるようにグラウンドに接続されている。
【００２３】
マルチレベルインバータ１００は、５つの電圧レベル（例えば、Ｖ１、−Ｖ１、Ｖ２、−Ｖ２及びグラウンド）を備える。直流源ＰＶ１の第１の端子は、出力電圧Ｖ１である。直流源ＰＶ１の第２の端子は、出力電圧−Ｖ１である。第１のブースト装置１１２及び第２のブースト装置１１４は、直流源ＰＶ１の第１の端子及び第２の端子にそれぞれ結合されている。加えて、第１のブースト装置１１２及び第２のブースト装置１１４は、図１に示されるように、直流源ＰＶ１の第１の端子の出力電圧Ｖ１及び第２の端子の出力電圧−Ｖ１を、Ｖ２及び−Ｖ２にそれぞれ変換する。
【００２４】
第１のブースト装置１１２及び第２のブースト装置１１４は、昇圧回路、例えば、ブースト直流−直流コンバータなどを使用することによって実施されてもよい。ブースト直流−直流コンバータは、入力インダクタ、ローサイドスイッチ及びブロッキングダイオードによって形成されている。ブースト直流−直流コンバータの詳細な構成について、図２Ａ及び図２Ｂに関して以下に記載される。
【００２５】
図１は、２つのブースト装置（例えば、第１のブースト装置１１２及び第２のブースト装置１１４）を有するマルチレベルインバータ１００を示しているが、マルチレベルインバータ１００は、任意の数のブースト装置を収容することができることにさらに留意されたい。本明細書に示されるブースト装置の数は、もっぱら様々な実施形態の発明性のある態様を明確に示すために限定されている。本発明は、いかなる特定の数のブースト装置にも限定されない。当業者は、多くの変形形態、代替形態、及び変更形態を認識されるであろう。例えば、さらなる電圧レベルを有する出力階段波形を実現するために、さらなるブースト装置が用いられてもよい。
【００２６】
マルチレベルインバータ１００は、インダクタＬｏ及びキャパシタＣｏによって形成された出力フィルタ、並びに複数のスイッチＱ７及びＱ８をさらに備えることができる。図１に示されるように、出力フィルタの入力は、スイッチＱ７及びＱ８のコモンノードに結合されている。スイッチＱ７及びＱ８は、変換段１０２を介してＶ１及び−Ｖ１にそれぞれ結合されてもよい。さらに、スイッチＱ７及びＱ８は、変換段１０２を介してＶ２及び−Ｖ２にそれぞれ結合されてもよい。変換段１０２の詳細な動作原理について、図３〜図８に関して以下で詳細に記載する。
【００２７】
一実施形態によると、スイッチ（例えば、スイッチＱ７）は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）デバイスであってもよい。或は、スイッチング素子は、任意の制御可能なスイッチ、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス、集積化ゲート転流型サイリスタ（ＩＧＣＴ）デバイス、ゲートターンオフサイリスタ（ＧＴＯ）デバイス、シリコン制御整流器（ＳＣＲ）デバイス、接合ゲート電界効果トランジスタ（ＪＦＥＴ）デバイス、ＭＯＳ制御サイリスタ（ＭＣＴ）デバイスなどであってもよい。
【００２８】
変換段１０２は、複数のスイッチを備えることができる。各スイッチは、スイッチの異なる組合せを使用することによって階段波形がフィルタの入力で生成されるように構成されている。一部の実施形態では、変換段の一部が有効にされてもよい。変換段は、３レベルインバータ構造として機能する。代替の実施形態では、直流源ＰＶ１の出力の電圧に応じて、変換段の別の部分が作動してもよい。変換段は、３レベルインバータ構造及び５レベルインバータ構造の両方を備えることができる。変換段１０２の詳細な動作について、図３〜図８に関して以下に記載する。
【００２９】
図２Ａは、本開示の様々な実施形態による図１に示されるマルチレベルインバータの概略図を示す。マルチレベルインバータ１０５は、直流源ＰＶ１からの入力電圧Ｖ１よりも高い出力電圧Ｖ２を生成する第１のブースト装置１１２を備える。さらに、負電圧−Ｖ２を生成するために、第２のブースト装置１１４が用いられる。
【００３０】
第１のブースト装置１１２及び第２のブースト装置１１４は両方とも、ブースト直流−直流コンバータとして実施される。簡単にするため、第１のブースト装置１１２についてのみ以下で詳細に記載する。
【００３１】
図２Ａに示されるように、第１のブースト装置１１２は、入力インダクタＬ１、ローサイドスイッチＱ９、ブロッキングダイオードＤ１、及び出力コンデンサＣ３によって形成されている。コントローラ（図示せず）は、ローサイドスイッチＱ９のターンオンデューティサイクルを制御し、それによって出力コンデンサＣ３両端間の出力電圧Ｖ２を調整することができる。ブースト直流−直流コンバータの詳細な動作原理は、当技術分野でよく知られており、したがって不必要な繰り返しを避けるためにさらに詳細に論じられない。
【００３２】
ブースト直流−直流コンバータは、第１のブースト装置１１２及び第２のブースト装置１１４を実施するための例に過ぎないことに留意されたい。他のブーストトポロジーも、本発明の想定された範囲内にある。ブースト直流−直流コンバータは、直流源（例えば、Ｖ１）から高電圧を生成するための単に１つのやり方であり、他の及び代替の実施形態のブーストトポロジーが用いられてもよく（スイッチドキャパシタ電圧ダブラを用いるなど）、他の回路（例えば、チャージポンプ電圧ダブラなど）がこの機能のために用いられることがある。
【００３３】
変換段１０２は、第１の半サイクルスイッチング回路網１０４及び第２の半サイクルスイッチング回路網１０６を備える。第１の半サイクルスイッチング回路網１０４は、スイッチＱ１、Ｑ３及びＱ５、リレーＲＬ１、並びにダイオードＤ３及びＤ５を備える。第１の半サイクルスイッチング回路網１０４は、出力交流波形Ｖｏの第１の半サイクル中に作動する。第２の半サイクルスイッチング回路網１０６は、スイッチＱ２、Ｑ４及びＱ６、リレーＲＬ２、並びにダイオードＤ４及びＤ６を備える。第２の半サイクルスイッチング回路網１０６は、出力交流波形Ｖｏの第２の半サイクル中に作動する。
【００３４】
Ｑ５及びＱ６両端間の電圧ストレスは、ほぼ２Ｖ１に等しいことに留意されたい。Ｑ１及びＱ２両端間の電圧ストレスは、ほぼ２Ｖ２−２Ｖ１に等しい。そのため、Ｑ１及びＱ２両端間の電圧ストレスは、２Ｖ２未満であってもよい。設計要求に応じて、Ｑ１及びＱ２両端間の電圧ストレスは２Ｖ１未満であってもよい場合がある。その結果、Ｑ１及びＱ２は、低電圧スイッチングデバイスとして実施されてもよい。
【００３５】
図２Ｂは、本開示の様々な実施形態による図１に示されるマルチレベルインバータの別の概略図を示す。マルチレベルインバータ１１０の概略図は、スイッチＱ１１及びＱ１２が第１の半サイクルスイッチング回路網１０４及び第２の半サイクルスイッチング回路網１０６にそれぞれ追加されている以外は図２Ａに示されるマルチレベルインバータ１０５と同様である。
【００３６】
スイッチＱ１１及びＱ１２は、図１に示されるマルチレベルインバータ１００のスイッチング損失をさらに低減させるために用いられる。マルチレベルインバータ１１０及びマルチレベルインバータ１０５は両方とも、図１に示されるマルチレベルインバータ１００の例示的な実施形態である。マルチレベルインバータ１１０及びマルチレベルインバータ１０５は、本明細書全体を通して、同様の動作原理であってもよいため、マルチレベルインバータ１００の動作原理についてさらに記載するためにマルチレベルインバータ１１０が例として使用される。
【００３７】
図２Ｂに示される第１の半サイクルスイッチング回路網１０４は、第１の半サイクルスイッチング回路網の各スイッチを構成することによって、３レベルインバータ構造又は５レベルインバータ構造のいずれかとして機能することができる。特に、出力電圧Ｖｏのピーク電圧がＶ１よりも大きい場合、第１の半サイクルスイッチング回路網１０４は、Ｖ１の電圧に応じて、３レベルインバータ動作モード又は５レベルインバータ動作モードに入ることができる。より詳細には、１つの全サイクルにおいて、Ｖ１がＶｏの瞬時値よりも大きい場合、第１の半サイクルスイッチング回路網１０４は、３レベルインバータ動作モードに入ることができる。そうでない場合は、第１の半サイクルスイッチング回路網１０４は、５レベルインバータ動作モードに入ることができる。
【００３８】
第１の半サイクルスイッチング回路網の３レベルインバータ動作モードでは、Ｑ１、Ｑ９及びＱ１１は、オフにされる。Ｑ３、Ｑ５及びＱ７は、オンにされる。ＲＬ１は、オフにされる。ダイオードＤ３は、順方向バイアスされる。Ｄ５は、フリーホイーリングデバイスとして機能することができる。オンにされたＱ３、Ｑ５及びＱ７は、第１の半サイクル中に３レベルインバータ構造を形成する。一方、第１の半サイクルスイッチング回路網の５レベルインバータ動作モードでは、Ｑ３は、オフにされる。Ｑ１、Ｑ５、Ｑ７及びＱ１１は、オンにされる。ダイオードＤ３は、順方向バイアスされる。ＲＬ１は、オフにされる。第１のブースト装置１１２が作動する。オンにされたＱ１、Ｑ５、Ｑ７及びＱ１１は、第１の半サイクル中に５レベルインバータ構造を形成する。
【００３９】
同様に、第２の半サイクルスイッチング回路網１０６は、第２の半サイクルスイッチング回路網の各スイッチを構成することによって、３レベルインバータ構造又は５レベルインバータ構造のいずれかとして機能することができる。より詳細には、第２の半サイクルにおいて、Ｖｏの瞬時値が−Ｖ１よりも大きい場合、第２の半サイクルスイッチング回路網１０６は、３レベルインバータ動作モードに入ることができる。そうでない場合は、第２の半サイクルスイッチング回路網１０６は、５レベルインバータ動作モードに入ることができる。
【００４０】
第２の半サイクルスイッチング回路網の３レベルインバータ動作モードでは、Ｑ２及びＱ１２は、オフにされる。Ｑ４、Ｑ６及びＱ８は、オフにされる。ＲＬ２は、オフにされる。ダイオードＤ４は、順方向バイアスされる。Ｄ５は、フリーホイーリングデバイスとして機能することができる。オンにされたＱ４、Ｑ６及びＱ８は、第２の半サイクル中に３レベルインバータ構造を形成する。一方、第２の半サイクルスイッチング回路網の５レベルインバータ動作モードでは、Ｑ４は、オフにされる。Ｑ２、Ｑ６、Ｑ８及びＱ１２は、オンにされる。ダイオードＤ４は、順方向バイアスされる。ＲＬ２は、オフにされる。第２のブースト装置１１４が作動する。オンにされたＱ２、Ｑ６、Ｑ８及びＱ１２は、第２の半サイクル中に５レベルインバータ構造を形成する。
【００４１】
一実施形態によると、マルチレベルインバータ１１０のスイッチング損失を改善するために、スイッチＱ３、Ｑ４、Ｑ１１及びＱ１２は、ＭＯＳＦＥＴとして実施されてもよい。或は、スイッチＱ３、Ｑ４、Ｑ１１及びＱ１２は、ＩＧＢＴなどの他の適切なデバイスとして実施されてもよい。
【００４２】
図２Ｂに関して上記したように、ダイオードＤ５及びＤ６は、フリーホイーリングデバイスとして機能することができる。図２Ｂに示されるように、ダイオードＤ５は、出力フィルタの入力とグラウンド間に接続された第１のフリーホイーリングルートを形成することができる。一部の実施形態では、第１のフリーホイーリングルートは、Ｑ３がオフにされた後、スイッチＱ３を流れる電流に対する導電性経路を提供することができる。
【００４３】
同様に、ダイオードＤ６は、出力フィルタの入力とグラウンド間に接続された第２のフリーホイーリングルートを形成することができる。一部の実施形態によると、第２のフリーホイーリングルートは、Ｑ４がオフにされた後、スイッチＱ４を流れる電流に対する導電性経路を提供することができる。
【００４４】
上記のフリーホイーリングデバイスの概略図は、単に例示的な構造であり、現実施形態を限定することは意図されていないことに留意されたい。当業者は、多くの変形形態、代替形態、及び変更形態を認識されるであろう。例えば、ダイオードＤ５及びＤ６は、２個のスイッチによってそれぞれ置き換えられてもよい。
【００４５】
リレーＲＬ１及びＲＬ２は、１つのさらなる動作モードを提供するために含まれている。特に、入力電圧（例えば、Ｖ１）がＶｏのピーク電圧よりも高い場合、第１のブースト装置１１２及び第２のブースト装置１１４は、オフにされてもよい。加えて、マルチレベルインバータ１１０の効率をさらに改善するために、ダイオードＤ３及びＤ４は、リレーＲＬ１及びＲＬ２をオンにすることによってバイパスされてもよい。そのようにして、マルチレベルインバータ１１０の全電力損失を低減させることができる。
【００４６】
図３は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータにおける様々な信号のタイミング図を示す。Ｖｏは、図２Ｂに示される出力フィルタの出力での電圧波形である。図２Ｂに示されるように、出力フィルタは、出力インダクタＬｏ及び出力コンデンサＣｏによって形成されている。出力フィルタは、正弦波波形を得るためにマルチレベルのＰＷＭ電圧をフィルタするのを支援する。
【００４７】
正弦波波形Ｖｏに応じて、タイミング図は、第１の半サイクル及び第２の半サイクルに分割され得る。第１の半サイクルは、ｔ０から開始して、ｔ３で終了する。第２の半サイクルは、ｔ３から開始して、ｔ６で終了する。さらに、第１の半サイクルは、Ｖ１とＶｏの関係に応じて３つの部分に分割され得る。より詳細には、第１の部分は、ｔ０から開始して、ｔ１で終了する。第１の部分では、Ｖ１は、Ｖｏの瞬時値よりも大きい。第２の部分は、ｔ１から開始して、ｔ２で終了する。第２の部分では、Ｖｏの瞬時値は、Ｖ１よりも大きい。第３の部分は、ｔ２から開始して、ｔ３で終了する。第３の部分では、Ｖ１は、Ｖｏの瞬時値よりも大きい。
【００４８】
本明細書全体を通して、第１の半サイクルの第１の部分及び第３の部分は、代わりに第１の半サイクルの３レベルインバータ動作モードと呼ばれる。第１の半サイクルの第２の部分は、代わりに第１の半サイクルの５レベルインバータ動作モードと呼ばれる。
【００４９】
同様に、第２の半サイクルは、Ｖ１とＶｏの関係に応じて３つの部分に分割され得る。より詳細には、第２の半サイクルの第１の部分は、ｔ３から開始して、ｔ４で終了する。第２の半サイクルの第１の部分では、Ｖｏの瞬時値は、−Ｖ１よりも大きい。第２の半サイクルの第２の部分は、ｔ４から開始して、ｔ５で終了する。第２の部分では、−Ｖ１は、Ｖｏの瞬時値よりも大きい。第２の半サイクルの第３の部分は、ｔ５から開始して、ｔ６で終了する。第３の部分では、Ｖｏの瞬時値は、−Ｖ１よりも大きい。
【００５０】
本明細書全体を通して、第２の半サイクルの第１の部分及び第３の部分は、代わりに第２の半サイクルの３レベルインバータ動作モードと呼ばれる。第２の半サイクルの第２の部分は、代わりに第２の半サイクルの５レベルインバータ動作モードと呼ばれる。各部分の詳細な動作原理について図４〜図７に関して以下に記載する。
【００５１】
図４は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの３レベルインバータ動作モードのシステム構成の概略図を示す。第１の半サイクル中に、直流源の第１の端子の電圧がＶｏの瞬時値よりも大きい場合、マルチレベルインバータ１００は、３レベルインバータ動作モードに入る。図４に示される矢印４０２及び４０４によって示されるように、第１の導電性経路が有効にされる。
【００５２】
第１の導電性経路は、オンにされたＱ３、Ｑ５及びＱ７によって形成されている。Ｑ５は、出力フィルタの入力と直流源ＰＶ１の第１の端子との間に結合されている。Ｑ３及びＱ７は、直列に接続され、出力フィルタの入力と直流源ＰＶ１の第１の端子との間に結合されている。電流は、２つの電流経路を通って直流源ＰＶ１の第１の端子から出力フィルタに流れる。第１の電流経路は、Ｑ５を備える。第２の電流経路は、Ｑ７及びＱ３を備える。図４に示されるように、これらの２つの電流経路は、並列に接続されている。さらに、第２の電流経路のＱ３は、Ｑ５がゼロ電圧スイッチングを実現するのを支援することができる。ゼロ電圧スイッチングプロセスについて図５に関して以下に記載する。
【００５３】
第２の半サイクル中に、Ｖｏの瞬時値が直流源ＰＶ１の第２の端子の電圧（例えば、−Ｖ１）よりも大きい場合、マルチレベルインバータ１１０は、３レベルインバータ動作モードに入る。図４に示される矢印４０６及び４０８によって示されるように、第２の導電性経路が有効にされる。
【００５４】
第２の導電性経路は、Ｑ４、Ｑ６及びＱ８によって形成されている。Ｑ６は、出力フィルタの入力と直流源ＰＶ１の第２の端子との間に結合されている。Ｑ４及びＱ８は、直列に接続され、出力フィルタの入力と直流源ＰＶ１の第２の端子との間に結合されている。第２の導電性経路の動作原理は、第１の導電性経路の動作原理と同様であり、したがって本明細書では詳細には記載しない。
【００５５】
図５は、本開示の様々な実施形態による図４に示されるマルチレベルインバータにおける様々な信号のタイミング図を示す。図４に関して上記したように、マルチレベルインバータ１１０は、ｔ０〜ｔ１の時間間隔、ｔ２〜ｔ３の時間間隔、ｔ３〜ｔ４の時間間隔、及びｔ５〜ｔ６の時間間隔中に３レベルインバータ動作モードに入る。これらの４つの時間間隔のゲート駆動信号は、同様である。簡単にするため、ｔ０〜ｔ１の時間間隔中のゲート信号のみについて、以下で詳細に記載する。
【００５６】
ｔ０〜ｔ１の時間間隔中に、Ｑ５がｔ７でオンにされる前に、Ｑ３がｔ０でオンにされる。図５に示されるように、Ｑ７は、この時間間隔中、常にオンである。その結果、図４に示されるように、オンにされたＱ７及びＱ３が直列に接続され、ゼロ電圧スイッチング補助回路を形成する。ｔ８で、Ｑ５がオフにされると、Ｑ７及びＱ３が両方ともオンにされ、その結果Ｑ５両端間の電圧がほぼゼロに等しくなる。要するに、そのようなゼロ電圧スイッチング補助回路は、Ｑ５がゼロ電圧スイッチングを実現するのを支援する。同様に、ｔ９及びｔ１０で、Ｑ５は、ゼロ電圧スイッチングを実現することができる。
【００５７】
ｔ７〜ｔ８の時間間隔中にＱ３を常にオンに維持する代わりに、スイッチＱ３は、オフにされてもよいことに留意されたい。より詳細には、Ｑ５がゼロ電圧ターンオン遷移を実現した後、Ｑ３は、オフにされ、ｔ８でのＱ５のターンオフ前にオンにされてもよい。
【００５８】
図６は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの５レベル動作モードのシステム構成の概略図を示す。第１の半サイクル中に、Ｖｏの瞬時値が直流源ＰＶ１の第１の端子の電圧（例えば、Ｖ１）よりも大きい場合、マルチレベルインバータは５レベルインバータ動作モードに入る。図６に示される矢印６０２、６０３及び６０４によって示されるように、２つの導電性経路が有効にされる。
【００５９】
第１の導電性経路は、Ｑ５によって形成されている。図６に示されるように、Ｑ５は、出力フィルタの入力と直流源ＰＶ１の第１の端子との間に結合されている。第２の導電性経路は、Ｑ１、Ｑ５、Ｑ７及びＱ１１を備える。Ｑ１及びＱ５は、直列に接続され、出力フィルタの入力と第１のブースト装置１１２の出力との間に結合されている。Ｑ７及びＱ１１は、直列に接続され、出力フィルタの入力と第１のブースト装置１１２の出力との間に結合されている。電流は、Ｑ５を通って直流源ＰＶ１の第１の端子（Ｖ１）から出力フィルタに流れることができる。或は、電流は、オンにされたＱ１、Ｑ５、Ｑ７及びＱ１１を通って、第１のブースト装置１１２の出力から出力フィルタに流れる。
【００６０】
電流が第２の導電性経路を通って流れているとき、ダイオードＤ３は、ブロッキングダイオードとして機能することができることに留意されたい。第２の電流経路のＱ１１は、Ｑ１がゼロ電圧スイッチングを実現するのを支援することができることにさらに留意されたい。Ｑ１のゼロ電圧スイッチングプロセスについて図７に関して以下に記載する。
【００６１】
第２の半サイクル中に、直流源ＰＶ１の第２の端子の電圧（例えば、−Ｖ１）がＶｏの瞬時値よりも大きい場合、マルチレベルインバータ１１０は、５レベルインバータ動作モードに入る。図６に示される矢印６０６、６０７及び６０８によって示されるように、２つの導電性経路が有効にされる。
【００６２】
第１の導電性経路は、Ｑ６によって形成されている。Ｑ１６は、出力フィルタの入力と直流源ＰＶ１の第２の端子（Ｖ１）との間に結合されている。第２の導電性経路は、Ｑ２、Ｑ６、Ｑ８及びＱ１２を備える。図６に示されるように、Ｑ２及びＱ６は直列に接続され、出力フィルタの入力と第２のブースト装置１１４の出力との間に結合されている。Ｑ８及びＱ１２は、直列に接続され、出力フィルタの入力と第２のブースト装置１１４の出力との間に結合されている。第２の半サイクルの導電性経路の動作原理は、第１の半サイクルの動作原理と同様であり、したがって本明細書では詳細には記載しない。
【００６３】
要するに、５レベルインバータ動作モードでは、出力フィルタに送出される電力は、一部は３レベルインバータ構造（Ｑ５によって形成された第１の導電性経路又はＱ６によって形成された第１の導電性経路）によって処理され、一部は５レベルインバータ構造（Ｑ１、Ｑ５、Ｑ７及びＱ１１によって形成された第２の導電性経路又は第２の導電性経路は、Ｑ２、Ｑ６、Ｑ８及びＱ１２を備える）によって処理される。３レベルインバータ構造は、電力損失を低減させ、それによってマルチレベルインバータ１１０の効率を改善するのを支援する。
【００６４】
図７は、本開示の様々な実施形態による図６に示されるマルチレベルインバータにおける様々な信号のタイミング図を示す。図６に関して上記したように、マルチレベルインバータシステムは、ｔ１〜ｔ２の時間間隔及びｔ４〜ｔ５の時間間隔中に５レベルインバータ動作モードに入る。これらの２つの時間間隔のゲート駆動信号は、同様である。簡単にするため、ｔ１〜ｔ２の時間間隔中のゲート信号のみについて以下で詳細に記載する。
【００６５】
ｔ１〜ｔ２の時間間隔中に、Ｑ１がｔ１１でオンにされる前に、Ｑ１１がｔ１でオンにされる。図７に示されるように、Ｑ５及びＱ７は、この時間間隔中に常にオンである。その結果、オンにされたＱ７及びＱ１１が直列に接続され、ゼロ電圧スイッチング補助回路を形成する。Ｑ１がオフにされるｔ１２では、スイッチＱ５、Ｑ７及びＱ１１は、依然としてオンであり、その結果Ｑ１両端間の電圧がほぼゼロに等しくなる。Ｑ１１は、ｔ１３でオフにされてもよい。要するに、Ｑ１１は、Ｑ１がゼロ電圧スイッチングを実現するのを支援する。
【００６６】
ｔ１１〜ｔ１２の時間間隔中にＱ１１を常にオンに維持する代わりに、スイッチＱ１１は、オフにされてもよいことに留意されたい。より詳細には、Ｑ１がゼロ電圧ターンオン遷移を実現した後、Ｑ１１は、オフにされ、ｔ１２でのＱ１のターンオフ前に再びオンにされてもよい。
【００６７】
図８は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの別のシステム構成の概略図を示す。第１のブースト装置１１２及び第２のブースト装置１１４は、オフにされ、直流源両端間の電圧がＶｏのピーク電圧よりも大きい場合、ダイオードＤ３及びＤ４がバイパスされる。
【００６８】
矢印８０２及び８０４によって示されるように、第１の半サイクル中に、エネルギーは、Ｑ３、Ｑ５及びＱ７を通って出力フィルタに送出される。より詳細には、オンにされたリレーＲＬ１がダイオードＤ３をバイパスする。矢印８０６及び８０８によって示されるように、第２の半サイクル中に、エネルギーは、Ｑ４、Ｑ６及びＱ８を通って出力フィルタに送出される。
【００６９】
リレーＲＬ１及びＲＬ２を有する有利な特徴の１つは、ダイオードＤ３及びＤ４をバイパスすることによって電力損失を低減させることができることである。さらに、マルチレベルインバータ１１０の効率は、第１のブースト装置１１２及び第２のブースト装置１１４をオフにすることによって改善され得る。
【００７０】
本発明の実施形態及びその利点について詳細に記載したが、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、様々な変更形態、置換形態及び代替形態が本明細書で行われ得ることを理解されたい。
【００７１】
さらに、本出願の範囲は、本明細書に記載されたプロセス、機械、製造、材料の組成、手段、方法及びステップの特定の実施形態に限定されることは意図されていない。当業者が本発明の開示から容易に理解されるように、本明細書に記載された対応する実施形態と実質的に同一の機能を行い又は実質的に同一の結果を実現する、現に存在する或は将来開発されるプロセス、機械、製造、材料の組成、手段、方法、若しくはステップは、本発明に従って利用されてもよい。したがって、添付の特許請求の範囲は、その範囲内にそのようなプロセス、機械、製造、材料の組成、手段、方法又はステップを含むことが意図されている。
【図１】
2017512050.tif 000003
【図２Ａ】
2017512050.tif 000004
【図２Ｂ】
2017512050.tif 000005
【図３】
2017512050.tif 000006
【図４】
2017512050.tif 000007
【図５】
2017512050.tif 000008
【図６】
2017512050.tif 000009
【図７】
2017512050.tif 000010
【図８】
2017512050.tif 000011
【手続補正書】
【提出日】平成28年10月6日(2016.10.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
相互参照
本出願は、Ｄｉａｎｂｏ  Ｆｕによって２０１４年３月６日に出願された、「Ｍｕｌｔｉｌｅｖｅｌ  Ｈｙｂｒｉｄ  Ｉｎｖｅｒｔｅｒ  ａｎｄ  Ｏｐｅｒａｔｉｎｇ  Ｍｅｔｈｏｄ」と題する、米国非仮特許出願第１４／１９９，７４９号に対する優先権を主張し、その全体が再現されるかのように参照により本明細書に組み込まれる。
【０００２】
本発明は、マルチレベルインバータデバイス及び方法に関し、特定の実施形態では、５レベルインバータに関する。
【背景技術】
【０００３】
再生可能エネルギー源は、太陽エネルギー、風力、潮波エネルギーなどを含む。太陽電力変換システムは、直列又は並列に接続された複数の太陽電池パネルを含むことがある。太陽電池パネルの出力は、時刻、位置及び太陽追尾能力などの様々な要因に依存して不安定な直流電圧を生成することがある。太陽電池パネルの出力を調整するために、太陽電池パネルの出力が直流／直流（ｄｃ／ｄｃ）コンバータに結合され、それによって直流／直流コンバータの出力において調整された出力電圧を実現することができる。加えて、太陽電池パネルは、バッテリー充電制御装置によってバックアップバッテリーシステムと接続されることがある。日中に、バックアップバッテリーは、太陽電池パネルの出力によって充電される。電力会社が障害を起こすか、又は太陽電池パネルがオフグリッドの電力システムである場合、バックアップバッテリーは、太陽電池パネルに結合された負荷に電気を供給する。
【０００４】
大多数の用途が１２０ボルトの交流（ａｃ）電力で動作するように設計されることがあるため、太陽光電池モジュールの不安定な直流出力を１２０ボルトの交流電力源に変換するソーラーインバータが用いられる。太陽エネルギーから公益企業電力への高電力並びに高効率変換を実現するために、複数のマルチレベルインバータトポロジーが用いられることがある。特に、高電力交流出力は、階段状電圧波形を合成することにより複数の低電圧直流源を高電力交流出力に変換する直列の電力半導体スイッチを使用することによって実現され得る。
【０００５】
トポロジーの差異によって、マルチレベルインバータは、３つのカテゴリー、すなわちダイオードクランプマルチレベルインバータ、フライングキャパシタマルチレベルインバータ、カスケードＨブリッジマルチレベルインバータに分類されることがある。さらに、マルチレベルインバータは、異なるパルス幅変調（ＰＷＭ）、例えば、正弦波ＰＷＭ（ＳＰＷＭ）、選択性高調波除去ＰＷＭ、空間ベクトル変調などの技法を用いることができる。マルチレベルインバータは、高電力及び中電力用途、例えば、再生可能電源に対する交流系統インターフェイス、柔軟な交流伝送系統、中電圧モータ駆動システムなどに対する一般的な電力トポロジーである。
【０００６】
ダイオードクランプマルチレベルインバータは、通常、３レベル中性点クランプ（ＮＰＣ）インバータと呼ばれる。３レベルＮＰＣインバータは、入力直流バス間に結合された２つの直列接続されたキャパシタを必要とする。それぞれのキャパシタは、等しい電位に充電される。さらに、３レベルＮＰＣインバータは、４つのスイッチング素子及び２つのクランピングダイオードを備えることがある。クランピングダイオードは、スイッチング素子に対する電圧ストレスを１つのキャパシタ電圧レベルに低減させるのを支援する。
【０００７】
ＮＰＣインバータは、階段波形を利用して交流出力を生成する。そのような階段波形は、所望の正弦波波形に似ている。その結果、ＮＰＣインバータの出力電圧は、低い全高調波歪（ＴＨＤ）となる可能性がある。加えて、階段波形は、電圧ストレスを低減させることができる。その結果、ＮＰＣインバータの電磁環境両立性（ＥＭＣ）性能が改善され得る。加えて、同一のＴＨＤを実現するために、ＮＰＣインバータはより低いスイッチング周波数で動作することができる。そのような、より低いスイッチングは、スイッチング周波数損失を低減させ、それによって効率的な出力変換システムを実現するのを支援する。
【発明の概要】
【０００８】
マルチレベルインバータの装置を提供する本発明の好ましい実施形態によって、これら及び他の問題が全体的に解決され、又は回避され、技術的な利点が全体的に実現される。
【０００９】
一実施形態によると、インバータを適用して直流（ｄｃ）／交流（ａｃ）変換を実施するために使用される方法は、インバータを直流源両端間の直流電圧に結合可能にするステップであって、インバータが、直流源の第１の端子に結合された入力を有する第１のブースト装置と、直流源の第２の端子に結合された入力を有する第２のブースト装置と、第１の半サイクルスイッチング回路網及び第２の半サイクルスイッチング回路網を備える出力フィルタに結合された変換段と、を備え、第１の半サイクルスイッチング回路網が第１の３レベル導電性経路及び第１の５レベル導電性経路を備え、第２の半サイクルスイッチング回路網が第２の３レベル導電性経路及び第２の５レベル導電性経路を備える、ステップを含む。
【００１０】
本方法は、出力フィルタの出力の交流電圧の第１の半サイクルにおいて、直流源の第１の端子の電圧が出力フィルタの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路を有効にするステップと、第１の半サイクルにおいて、出力フィルタの出力の交流電圧の瞬時値が直流源の第１の端子の電圧よりも大きい場合、第１の５レベル導電性経路を有効にするステップと、出力フィルタの出力の交流電圧の第２の半サイクルにおいて、出力フィルタの出力の交流電圧の瞬時値が直流源の第２の端子の電圧よりも大きい場合、第２の３レベル導電性経路を有効にするステップと、第２の半サイクルにおいて、直流源の第２の端子の交流電圧が出力フィルタの出力の電圧の瞬時値よりも大きい場合、第２の５レベル導電性経路を有効にするステップと、をさらに含む。
【００１１】
別の実施形態によると、方法は、直流源に結合されたインバータであって、直流源の第１の端子に結合された入力を有する第１のブースト装置と、直流源の第２の端子に結合された入力を有する第２のブースト装置と、直流源の第１の端子に結合された第１の３レベル導電性経路並びに直流源の第１の端子及び第１のブースト装置の出力に結合された第１の５レベル導電性経路を備える、出力フィルタに結合された第１の半サイクルスイッチング回路網と、直流源の第２の端子に結合された第２の３レベル導電性経路並びに直流源の第２の端子及び第２のブースト装置の出力に結合された第２の５レベル導電性経路を備える、出力フィルタに結合された第２の半サイクルスイッチング回路網と、を備えるインバータを提供するステップと、第１のダイオードが直流源の第１の端子と第１の半サイクルスイッチング回路網との間に結合され、第２のダイオードが直流源の第２の端子と第２の半サイクルスイッチング回路網との間に結合され、直流源両端間の電圧が出力フィルタの出力の電圧のピークトゥピーク値よりも大きい場合、第１のダイオード及び第２のダイオードをバイパスするステップと、を含む。
【００１２】
さらに別の実施形態によると、インバータは、直流源の第１の端子に結合された入力を有する第１のブースト装置と、直流源の第２の端子に結合された入力を有する第２のブースト装置と、第１の半サイクルスイッチング回路網であって、出力フィルタの入力及び第１のブースト装置に結合され、第１のダイオードを介して出力フィルタの入力及び直流源の第１の端子に結合された、直流源の第１の端子の電圧が出力フィルタの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路が直流源の第１の端子と出力フィルタの入力との間に結合され、出力フィルタの出力の電圧の瞬時値が直流源の第１の端子の電圧よりも大きい場合、第１の５レベル導電性経路が直流源の第１の端子及び第１のブースト装置の出力に結合されるように構成されている、第１の半サイクルスイッチング回路網と、を備える。
【００１３】
インバータは、第２の半サイクルスイッチング回路網であって、出力フィルタの入力及び第２のブースト装置に結合され、第２のダイオードを介して出力フィルタの入力及び直流源の第２の端子に結合された、第２の半サイクルスイッチング回路網をさらに備える。
【００１４】
本発明の実施形態の利点は、３レベルインバータ構造及び５レベルインバータ構造を備えるハイブリッドインバータを使用して、階段波形を生成することである。そのようなハイブリッドインバータは、マルチレベルインバータの効率、信頼性及びコストを改善するのを支援する。
【００１５】
前述の事項は、それに続く本発明の詳細な説明が一層よく理解され得るように本発明の特徴及び技術的な利点についてかなり大まかに概要を述べた。本発明の特許請求の範囲の主題を形成する本発明のさらなる特徴及び利点は、以降に記載される。開示された概念及び特定の実施形態は、本発明の同一の目的を実行するための他の構造若しくはプロセスを修正する又は設計するための土台として容易に利用され得ることを当業者は理解されたい。また、そのような等価な構造は、添付の特許請求の範囲に述べられるような本発明の趣旨及び範囲から逸脱しないことを当業者は認識されたい。
【００１６】
本発明及びその利点についてのより完全な理解のために、添付図面と併せて解釈される以下の記載について次に言及する。
【図面の簡単な説明】
【００１７】
【図１】本開示の様々な実施形態によるマルチレベルインバータのブロック図である。
【図２Ａ】本開示の様々な実施形態による図１に示されるマルチレベルインバータの概略図である。
【図２Ｂ】本開示の様々な実施形態による図１に示されるマルチレベルインバータの別の概略図である。
【図３】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータにおける様々な信号のタイミング図である。
【図４】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの３レベルインバータ動作モードのシステム構成の概略図である。
【図５】本開示の様々な実施形態による図４に示されるマルチレベルインバータにおける様々な信号のタイミング図である。
【図６】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの５レベル動作モードのシステム構成の概略図である。
【図７】本開示の様々な実施形態による図６に示されるマルチレベルインバータにおける様々な信号のタイミング図である。
【図８】本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの別のシステム構成の概略図である。
【発明を実施するための形態】
【００１８】
別段の記載がない限り、異なる図において対応する数字及び記号は、全体的に対応する部分を指す。図は、様々な実施形態の関連する態様を明確に示すように描かれており、必ずしも縮尺通りには描かれていない。
【００１９】
現に好ましい実施形態を行い使用することが以下で詳細に論じられる。しかしながら、本発明は、種々様々の特定の文脈で具現化され得る多くの適用可能な発明概念を提供することを認識されたい。論じられる特定の実施形態は、本発明を行い使用する特定のやり方を単に例示しており、本発明の範囲を限定していない。
【００２０】
本発明は、特定の文脈の好ましい実施形態、すなわち５レベルインバータに関して記載される。しかしながら、本発明は、マルチレベル整流器、マルチレベルインバータ、マルチレベル交流−交流コンバータなどを含む様々な電力コンバータにも適用され得る。さらに、本発明は、様々な３相のマルチレベルインバータにも適用され得る。
【００２１】
図１は、本開示の様々な実施形態によるマルチレベルインバータのブロック図を示す。マルチレベルインバータ１００は、直流源ＰＶ１、直流源ＰＶ１の第１の端子とグラウンド間に結合された第１のブースト装置１１２、直流源ＰＶ１の第２の端子とグラウンド間に結合された第２のブースト装置１１４、及び変換段１０２を備える。
【００２２】
図１に示される直流源ＰＶ１は、太陽電池パネルとして実施されてもよい。より詳細には、一部の実施形態では、図１は、単一の直流源ＰＶ１を示すが、直流源ＰＶ１は、直列に、並列に、それらの任意の組合せなどで接続された複数の太陽電池パネルを備えてもよい。２つの入力キャパシタＣ１及びＣ２が直列に接続されている。図１に示されるように、直列接続された入力キャパシタＣ１及びＣ２は、直流源ＰＶ１の出力に結合されている。一部の実施形態では、入力キャパシタＣ１及びＣ２のコモンノードは、図１に示されるようにグラウンドに接続されている。
【００２３】
マルチレベルインバータ１００は、５つの電圧レベル（例えば、Ｖ１、−Ｖ１、Ｖ２、−Ｖ２及びグラウンド）を備える。直流源ＰＶ１の第１の端子は、出力電圧Ｖ１である。直流源ＰＶ１の第２の端子は、出力電圧−Ｖ１である。第１のブースト装置１１２及び第２のブースト装置１１４は、直流源ＰＶ１の第１の端子及び第２の端子にそれぞれ結合されている。加えて、第１のブースト装置１１２及び第２のブースト装置１１４は、図１に示されるように、直流源ＰＶ１の第１の端子の出力電圧Ｖ１及び第２の端子の出力電圧−Ｖ１を、Ｖ２及び−Ｖ２にそれぞれ変換する。
【００２４】
第１のブースト装置１１２及び第２のブースト装置１１４は、昇圧回路、例えば、ブースト直流−直流コンバータなどを使用することによって実施されてもよい。ブースト直流−直流コンバータは、入力インダクタ、ローサイドスイッチ及びブロッキングダイオードによって形成されている。ブースト直流−直流コンバータの詳細な構成について、図２Ａ及び図２Ｂに関して以下に記載される。
【００２５】
図１は、２つのブースト装置（例えば、第１のブースト装置１１２及び第２のブースト装置１１４）を有するマルチレベルインバータ１００を示しているが、マルチレベルインバータ１００は、任意の数のブースト装置を収容することができることにさらに留意されたい。本明細書に示されるブースト装置の数は、もっぱら様々な実施形態の発明性のある態様を明確に示すために限定されている。本発明は、いかなる特定の数のブースト装置にも限定されない。当業者は、多くの変形形態、代替形態、及び変更形態を認識されるであろう。例えば、さらなる電圧レベルを有する出力階段波形を実現するために、さらなるブースト装置が用いられてもよい。
【００２６】
マルチレベルインバータ１００は、インダクタＬｏ及びキャパシタＣｏによって形成された出力フィルタ、並びに複数のスイッチＱ７及びＱ８をさらに備えることができる。図１に示されるように、出力フィルタの入力は、スイッチＱ７及びＱ８のコモンノードに結合されている。スイッチＱ７及びＱ８は、変換段１０２を介してＶ１及び−Ｖ１にそれぞれ結合されてもよい。さらに、スイッチＱ７及びＱ８は、変換段１０２を介してＶ２及び−Ｖ２にそれぞれ結合されてもよい。変換段１０２の詳細な動作原理について、図３〜図８に関して以下で詳細に記載する。
【００２７】
一実施形態によると、スイッチ（例えば、スイッチＱ７）は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）デバイスであってもよい。或は、スイッチング素子は、任意の制御可能なスイッチ、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス、集積化ゲート転流サイリスタ（ＩＧＣＴ）デバイス、ゲートターンオフサイリスタ（ＧＴＯ）デバイス、シリコン制御整流器（ＳＣＲ）デバイス、接合ゲート電界効果トランジスタ（ＪＦＥＴ）デバイス、ＭＯＳ制御サイリスタ（ＭＣＴ）デバイスなどであってもよい。
【００２８】
変換段１０２は、複数のスイッチを備えることができる。各スイッチは、スイッチの異なる組合せを使用することによって階段波形がフィルタの入力で生成されるように構成されている。一部の実施形態では、変換段の一部が有効にされてもよい。変換段は、３レベルインバータ構造として機能する。代替の実施形態では、直流源ＰＶ１の出力の電圧に応じて、変換段の別の部分が作動してもよい。変換段は、３レベルインバータ構造及び５レベルインバータ構造の両方を備えることができる。変換段１０２の詳細な動作について、図３〜図８に関して以下に記載する。
【００２９】
図２Ａは、本開示の様々な実施形態による図１に示されるマルチレベルインバータの概略図を示す。マルチレベルインバータ１０５は、直流源ＰＶ１からの入力電圧Ｖ１よりも高い出力電圧Ｖ２を生成する第１のブースト装置１１２を備える。さらに、負電圧−Ｖ２を生成するために、第２のブースト装置１１４が用いられる。
【００３０】
第１のブースト装置１１２及び第２のブースト装置１１４は両方とも、ブースト直流−直流コンバータとして実施される。簡単にするため、第１のブースト装置１１２についてのみ以下で詳細に記載する。
【００３１】
図２Ａに示されるように、第１のブースト装置１１２は、入力インダクタＬ１、ローサイドスイッチＱ９、ブロッキングダイオードＤ１、及び出力コンデンサＣ３によって形成されている。コントローラ（図示せず）は、ローサイドスイッチＱ９のターンオンデューティサイクルを制御し、それによって出力コンデンサＣ３両端間の出力電圧Ｖ２を調整することができる。ブースト直流−直流コンバータの詳細な動作原理は、当技術分野でよく知られており、したがって不必要な繰り返しを避けるためにさらに詳細に論じられない。
【００３２】
ブースト直流−直流コンバータは、第１のブースト装置１１２及び第２のブースト装置１１４を実施するための例に過ぎないことに留意されたい。他のブーストトポロジーも、本発明の想定された範囲内にある。ブースト直流−直流コンバータは、直流源（例えば、Ｖ１）から高電圧を生成するための単に１つのやり方であり、他の及び代替の実施形態のブーストトポロジーが用いられてもよく（スイッチドキャパシタ電圧ダブラを用いるなど）、他の回路（例えば、チャージポンプ電圧ダブラなど）がこの機能のために用いられることがある。
【００３３】
変換段１０２は、第１の半サイクルスイッチング回路網１０４及び第２の半サイクルスイッチング回路網１０６を備える。第１の半サイクルスイッチング回路網１０４は、スイッチＱ１、Ｑ３及びＱ５、リレーＲＬ１、並びにダイオードＤ３及びＤ５を備える。第１の半サイクルスイッチング回路網１０４は、出力交流波形Ｖｏの第１の半サイクル中に作動する。第２の半サイクルスイッチング回路網１０６は、スイッチＱ２、Ｑ４及びＱ６、リレーＲＬ２、並びにダイオードＤ４及びＤ６を備える。第２の半サイクルスイッチング回路網１０６は、出力交流波形Ｖｏの第２の半サイクル中に作動する。
【００３４】
Ｑ５及びＱ６両端間の電圧ストレスは、ほぼ２Ｖ１に等しいことに留意されたい。Ｑ１及びＱ２両端間の電圧ストレスは、ほぼ２Ｖ２−２Ｖ１に等しい。そのため、Ｑ１及びＱ２両端間の電圧ストレスは、２Ｖ２未満であってもよい。設計要求に応じて、Ｑ１及びＱ２両端間の電圧ストレスは２Ｖ１未満であってもよい場合がある。その結果、Ｑ１及びＱ２は、低電圧スイッチングデバイスとして実施されてもよい。
【００３５】
図２Ｂは、本開示の様々な実施形態による図１に示されるマルチレベルインバータの別の概略図を示す。マルチレベルインバータ１１０の概略図は、スイッチＱ１１及びＱ１２が第１の半サイクルスイッチング回路網１０４及び第２の半サイクルスイッチング回路網１０６にそれぞれ追加されている以外は図２Ａに示されるマルチレベルインバータ１０５と同様である。
【００３６】
スイッチＱ１１及びＱ１２は、図１に示されるマルチレベルインバータ１００のスイッチング損失をさらに低減させるために用いられる。マルチレベルインバータ１１０及びマルチレベルインバータ１０５は両方とも、図１に示されるマルチレベルインバータ１００の例示的な実施形態である。マルチレベルインバータ１１０及びマルチレベルインバータ１０５は、本明細書全体を通して、同様の動作原理であってもよいため、マルチレベルインバータ１００の動作原理についてさらに記載するためにマルチレベルインバータ１１０が例として使用される。
【００３７】
図２Ｂに示される第１の半サイクルスイッチング回路網１０４は、第１の半サイクルスイッチング回路網の各スイッチを構成することによって、３レベルインバータ構造又は５レベルインバータ構造のいずれかとして機能することができる。特に、出力電圧Ｖｏのピーク電圧がＶ１よりも大きい場合、第１の半サイクルスイッチング回路網１０４は、Ｖ１の電圧に応じて、３レベルインバータ動作モード又は５レベルインバータ動作モードに入ることができる。より詳細には、１つの全サイクルにおいて、Ｖ１がＶｏの瞬時値よりも大きい場合、第１の半サイクルスイッチング回路網１０４は、３レベルインバータ動作モードに入ることができる。そうでない場合は、第１の半サイクルスイッチング回路網１０４は、５レベルインバータ動作モードに入ることができる。
【００３８】
第１の半サイクルスイッチング回路網の３レベルインバータ動作モードでは、Ｑ１、Ｑ９及びＱ１１は、オフにされる。Ｑ３、Ｑ５及びＱ７は、オンにされる。ＲＬ１は、オフにされる。ダイオードＤ３は、順方向バイアスされる。Ｄ５は、フリーホイーリングデバイスとして機能することができる。オンにされたＱ３、Ｑ５及びＱ７は、第１の半サイクル中に３レベルインバータ構造を形成する。一方、第１の半サイクルスイッチング回路網の５レベルインバータ動作モードでは、Ｑ３は、オフにされる。Ｑ１、Ｑ５、Ｑ７及びＱ１１は、オンにされる。ダイオードＤ３は、順方向バイアスされる。ＲＬ１は、オフにされる。第１のブースト装置１１２が作動する。オンにされたＱ１、Ｑ５、Ｑ７及びＱ１１は、第１の半サイクル中に５レベルインバータ構造を形成する。
【００３９】
同様に、第２の半サイクルスイッチング回路網１０６は、第２の半サイクルスイッチング回路網の各スイッチを構成することによって、３レベルインバータ構造又は５レベルインバータ構造のいずれかとして機能することができる。より詳細には、第２の半サイクルにおいて、Ｖｏの瞬時値が−Ｖ１よりも大きい場合、第２の半サイクルスイッチング回路網１０６は、３レベルインバータ動作モードに入ることができる。そうでない場合は、第２の半サイクルスイッチング回路網１０６は、５レベルインバータ動作モードに入ることができる。
【００４０】
第２の半サイクルスイッチング回路網の３レベルインバータ動作モードでは、Ｑ２及びＱ１２は、オフにされる。Ｑ４、Ｑ６及びＱ８は、オフにされる。ＲＬ２は、オフにされる。ダイオードＤ４は、順方向バイアスされる。Ｄ５は、フリーホイーリングデバイスとして機能することができる。オンにされたＱ４、Ｑ６及びＱ８は、第２の半サイクル中に３レベルインバータ構造を形成する。一方、第２の半サイクルスイッチング回路網の５レベルインバータ動作モードでは、Ｑ４は、オフにされる。Ｑ２、Ｑ６、Ｑ８及びＱ１２は、オンにされる。ダイオードＤ４は、順方向バイアスされる。ＲＬ２は、オフにされる。第２のブースト装置１１４が作動する。オンにされたＱ２、Ｑ６、Ｑ８及びＱ１２は、第２の半サイクル中に５レベルインバータ構造を形成する。
【００４１】
一実施形態によると、マルチレベルインバータ１１０のスイッチング損失を改善するために、スイッチＱ３、Ｑ４、Ｑ１１及びＱ１２は、ＭＯＳＦＥＴとして実施されてもよい。或は、スイッチＱ３、Ｑ４、Ｑ１１及びＱ１２は、ＩＧＢＴなどの他の適切なデバイスとして実施されてもよい。
【００４２】
図２Ｂに関して上記したように、ダイオードＤ５及びＤ６は、フリーホイーリングデバイスとして機能することができる。図２Ｂに示されるように、ダイオードＤ５は、出力フィルタの入力とグラウンド間に接続された第１のフリーホイーリングルートを形成することができる。一部の実施形態では、第１のフリーホイーリングルートは、Ｑ３がオフにされた後、スイッチＱ３を流れる電流に対する導電性経路を提供することができる。
【００４３】
同様に、ダイオードＤ６は、出力フィルタの入力とグラウンド間に接続された第２のフリーホイーリングルートを形成することができる。一部の実施形態によると、第２のフリーホイーリングルートは、Ｑ４がオフにされた後、スイッチＱ４を流れる電流に対する導電性経路を提供することができる。
【００４４】
上記のフリーホイーリングデバイスの概略図は、単に例示的な構造であり、現実施形態を限定することは意図されていないことに留意されたい。当業者は、多くの変形形態、代替形態、及び変更形態を認識されるであろう。例えば、ダイオードＤ５及びＤ６は、２個のスイッチによってそれぞれ置き換えられてもよい。
【００４５】
リレーＲＬ１及びＲＬ２は、１つのさらなる動作モードを提供するために含まれている。特に、入力電圧（例えば、Ｖ１）がＶｏのピーク電圧よりも高い場合、第１のブースト装置１１２及び第２のブースト装置１１４は、オフにされてもよい。加えて、マルチレベルインバータ１１０の効率をさらに改善するために、ダイオードＤ３及びＤ４は、リレーＲＬ１及びＲＬ２をオンにすることによってバイパスされてもよい。そのようにして、マルチレベルインバータ１１０の全電力損失を低減させることができる。
【００４６】
図３は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータにおける様々な信号のタイミング図を示す。Ｖｏは、図２Ｂに示される出力フィルタの出力での電圧波形である。図２Ｂに示されるように、出力フィルタは、出力インダクタＬｏ及び出力コンデンサＣｏによって形成されている。出力フィルタは、正弦波波形を得るためにマルチレベルのＰＷＭ電圧をフィルタするのを支援する。
【００４７】
正弦波波形Ｖｏに応じて、タイミング図は、第１の半サイクル及び第２の半サイクルに分割され得る。第１の半サイクルは、ｔ０から開始して、ｔ３で終了する。第２の半サイクルは、ｔ３から開始して、ｔ６で終了する。さらに、第１の半サイクルは、Ｖ１とＶｏの関係に応じて３つの部分に分割され得る。より詳細には、第１の部分は、ｔ０から開始して、ｔ１で終了する。第１の部分では、Ｖ１は、Ｖｏの瞬時値よりも大きい。第２の部分は、ｔ１から開始して、ｔ２で終了する。第２の部分では、Ｖｏの瞬時値は、Ｖ１よりも大きい。第３の部分は、ｔ２から開始して、ｔ３で終了する。第３の部分では、Ｖ１は、Ｖｏの瞬時値よりも大きい。
【００４８】
本明細書全体を通して、第１の半サイクルの第１の部分及び第３の部分は、代わりに第１の半サイクルの３レベルインバータ動作モードと呼ばれる。第１の半サイクルの第２の部分は、代わりに第１の半サイクルの５レベルインバータ動作モードと呼ばれる。
【００４９】
同様に、第２の半サイクルは、Ｖ１とＶｏの関係に応じて３つの部分に分割され得る。より詳細には、第２の半サイクルの第１の部分は、ｔ３から開始して、ｔ４で終了する。第２の半サイクルの第１の部分では、Ｖｏの瞬時値は、−Ｖ１よりも大きい。第２の半サイクルの第２の部分は、ｔ４から開始して、ｔ５で終了する。第２の部分では、−Ｖ１は、Ｖｏの瞬時値よりも大きい。第２の半サイクルの第３の部分は、ｔ５から開始して、ｔ６で終了する。第３の部分では、Ｖｏの瞬時値は、−Ｖ１よりも大きい。
【００５０】
本明細書全体を通して、第２の半サイクルの第１の部分及び第３の部分は、代わりに第２の半サイクルの３レベルインバータ動作モードと呼ばれる。第２の半サイクルの第２の部分は、代わりに第２の半サイクルの５レベルインバータ動作モードと呼ばれる。各部分の詳細な動作原理について図４〜図７に関して以下に記載する。
【００５１】
図４は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの３レベルインバータ動作モードのシステム構成の概略図を示す。第１の半サイクル中に、直流源の第１の端子の電圧がＶｏの瞬時値よりも大きい場合、マルチレベルインバータ１００は、３レベルインバータ動作モードに入る。図４に示される矢印４０２及び４０４によって示されるように、第１の導電性経路が有効にされる。
【００５２】
第１の導電性経路は、オンにされたＱ３、Ｑ５及びＱ７によって形成されている。Ｑ５は、出力フィルタの入力と直流源ＰＶ１の第１の端子との間に結合されている。Ｑ３及びＱ７は、直列に接続され、出力フィルタの入力と直流源ＰＶ１の第１の端子との間に結合されている。電流は、２つの電流経路を通って直流源ＰＶ１の第１の端子から出力フィルタに流れる。第１の電流経路は、Ｑ５を備える。第２の電流経路は、Ｑ７及びＱ３を備える。図４に示されるように、これらの２つの電流経路は、並列に接続されている。さらに、第２の電流経路のＱ３は、Ｑ５がゼロ電圧スイッチングを実現するのを支援することができる。ゼロ電圧スイッチングプロセスについて図５に関して以下に記載する。
【００５３】
第２の半サイクル中に、Ｖｏの瞬時値が直流源ＰＶ１の第２の端子の電圧（例えば、−Ｖ１）よりも大きい場合、マルチレベルインバータ１１０は、３レベルインバータ動作モードに入る。図４に示される矢印４０６及び４０８によって示されるように、第２の導電性経路が有効にされる。
【００５４】
第２の導電性経路は、Ｑ４、Ｑ６及びＱ８によって形成されている。Ｑ６は、出力フィルタの入力と直流源ＰＶ１の第２の端子との間に結合されている。Ｑ４及びＱ８は、直列に接続され、出力フィルタの入力と直流源ＰＶ１の第２の端子との間に結合されている。第２の導電性経路の動作原理は、第１の導電性経路の動作原理と同様であり、したがって本明細書では詳細には記載しない。
【００５５】
図５は、本開示の様々な実施形態による図４に示されるマルチレベルインバータにおける様々な信号のタイミング図を示す。図４に関して上記したように、マルチレベルインバータ１１０は、ｔ０〜ｔ１の時間間隔、ｔ２〜ｔ３の時間間隔、ｔ３〜ｔ４の時間間隔、及びｔ５〜ｔ６の時間間隔中に３レベルインバータ動作モードに入る。これらの４つの時間間隔のゲート駆動信号は、同様である。簡単にするため、ｔ０〜ｔ１の時間間隔中のゲート信号のみについて、以下で詳細に記載する。
【００５６】
ｔ０〜ｔ１の時間間隔中に、Ｑ５がｔ７でオンにされる前に、Ｑ３がｔ０でオンにされる。図５に示されるように、Ｑ７は、この時間間隔中、常にオンである。その結果、図４に示されるように、オンにされたＱ７及びＱ３が直列に接続され、ゼロ電圧スイッチング補助回路を形成する。ｔ８で、Ｑ５がオフにされると、Ｑ７及びＱ３が両方ともオンにされ、その結果Ｑ５両端間の電圧がほぼゼロに等しくなる。要するに、そのようなゼロ電圧スイッチング補助回路は、Ｑ５がゼロ電圧スイッチングを実現するのを支援する。同様に、ｔ９及びｔ１０で、Ｑ５は、ゼロ電圧スイッチングを実現することができる。
【００５７】
ｔ７〜ｔ８の時間間隔中にＱ３を常にオンに維持する代わりに、スイッチＱ３は、オフにされてもよいことに留意されたい。より詳細には、Ｑ５がゼロ電圧ターンオン遷移を実現した後、Ｑ３は、オフにされ、ｔ８でのＱ５のターンオフ前にオンにされてもよい。
【００５８】
図６は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの５レベル動作モードのシステム構成の概略図を示す。第１の半サイクル中に、Ｖｏの瞬時値が直流源ＰＶ１の第１の端子の電圧（例えば、Ｖ１）よりも大きい場合、マルチレベルインバータは５レベルインバータ動作モードに入る。図６に示される矢印６０２、６０３及び６０４によって示されるように、２つの導電性経路が有効にされる。
【００５９】
第１の導電性経路は、Ｑ５によって形成されている。図６に示されるように、Ｑ５は、出力フィルタの入力と直流源ＰＶ１の第１の端子との間に結合されている。第２の導電性経路は、Ｑ１、Ｑ５、Ｑ７及びＱ１１を備える。Ｑ１及びＱ５は、直列に接続され、出力フィルタの入力と第１のブースト装置１１２の出力との間に結合されている。Ｑ７及びＱ１１は、直列に接続され、出力フィルタの入力と第１のブースト装置１１２の出力との間に結合されている。電流は、Ｑ５を通って直流源ＰＶ１の第１の端子から出力フィルタに流れることができる。或は、電流は、オンにされたＱ１、Ｑ５、Ｑ７及びＱ１１を通って、第１のブースト装置１１２の出力から出力フィルタに流れる。
【００６０】
電流が第２の導電性経路を通って流れているとき、ダイオードＤ３は、ブロッキングダイオードとして機能することができることに留意されたい。第２の電流経路のＱ１１は、Ｑ１がゼロ電圧スイッチングを実現するのを支援することができることにさらに留意されたい。Ｑ１のゼロ電圧スイッチングプロセスについて図７に関して以下に記載する。
【００６１】
第２の半サイクル中に、直流源ＰＶ１の第２の端子の電圧がＶｏの瞬時値よりも大きい場合、マルチレベルインバータ１１０は、５レベルインバータ動作モードに入る。図６に示される矢印６０６、６０７及び６０８によって示されるように、２つの導電性経路が有効にされる。
【００６２】
第１の導電性経路は、Ｑ６によって形成されている。Ｑ１６は、出力フィルタの入力と直流源ＰＶ１の第２の端子（Ｖ１）との間に結合されている。第２の導電性経路は、Ｑ２、Ｑ６、Ｑ８及びＱ１２を備える。図６に示されるように、Ｑ２及びＱ６は直列に接続され、出力フィルタの入力と第２のブースト装置１１４の出力との間に結合されている。Ｑ８及びＱ１２は、直列に接続され、出力フィルタの入力と第２のブースト装置１１４の出力との間に結合されている。第２の半サイクルの導電性経路の動作原理は、第１の半サイクルの動作原理と同様であり、したがって本明細書では詳細には記載しない。
【００６３】
要するに、５レベルインバータ動作モードでは、出力フィルタに送出される電力は、一部は３レベルインバータ構造（Ｑ５によって形成された第１の導電性経路又はＱ６によって形成された第１の導電性経路）によって処理され、一部は５レベルインバータ構造（Ｑ１、Ｑ５、Ｑ７及びＱ１１によって形成された第２の導電性経路又は第２の導電性経路は、Ｑ２、Ｑ６、Ｑ８及びＱ１２を備える）によって処理される。３レベルインバータ構造は、電力損失を低減させ、それによってマルチレベルインバータ１１０の効率を改善するのを支援する。
【００６４】
図７は、本開示の様々な実施形態による図６に示されるマルチレベルインバータにおける様々な信号のタイミング図を示す。図６に関して上記したように、マルチレベルインバータシステムは、ｔ１〜ｔ２の時間間隔及びｔ４〜ｔ５の時間間隔中に５レベルインバータ動作モードに入る。これらの２つの時間間隔のゲート駆動信号は、同様である。簡単にするため、ｔ１〜ｔ２の時間間隔中のゲート信号のみについて以下で詳細に記載する。
【００６５】
ｔ１〜ｔ２の時間間隔中に、Ｑ１がｔ１１でオンにされる前に、Ｑ１１がｔ１でオンにされる。図７に示されるように、Ｑ５及びＱ７は、この時間間隔中に常にオンである。その結果、オンにされたＱ７及びＱ１１が直列に接続され、ゼロ電圧スイッチング補助回路を形成する。Ｑ１がオフにされるｔ１２では、スイッチＱ５、Ｑ７及びＱ１１は、依然としてオンであり、その結果Ｑ１両端間の電圧がほぼゼロに等しくなる。Ｑ１１は、ｔ１３でオフにされてもよい。要するに、Ｑ１１は、Ｑ１がゼロ電圧スイッチングを実現するのを支援する。
【００６６】
ｔ１１〜ｔ１２の時間間隔中にＱ１１を常にオンに維持する代わりに、スイッチＱ１１は、オフにされてもよいことに留意されたい。より詳細には、Ｑ１がゼロ電圧ターンオン遷移を実現した後、Ｑ１１は、オフにされ、ｔ１２でのＱ１のターンオフ前に再びオンにされてもよい。
【００６７】
図８は、本開示の様々な実施形態による図２Ｂに示されるマルチレベルインバータの別のシステム構成の概略図を示す。第１のブースト装置１１２及び第２のブースト装置１１４は、オフにされ、直流源両端間の電圧がＶｏのピーク電圧よりも大きい場合、ダイオードＤ３及びＤ４がバイパスされる。
【００６８】
矢印８０２及び８０４によって示されるように、第１の半サイクル中に、エネルギーは、Ｑ３、Ｑ５及びＱ７を通って出力フィルタに送出される。より詳細には、オンにされたリレーＲＬ１がダイオードＤ３をバイパスする。矢印８０６及び８０８によって示されるように、第２の半サイクル中に、エネルギーは、Ｑ４、Ｑ６及びＱ８を通って出力フィルタに送出される。
【００６９】
リレーＲＬ１及びＲＬ２を有する有利な特徴の１つは、ダイオードＤ３及びＤ４をバイパスすることによって電力損失を低減させることができることである。さらに、マルチレベルインバータ１１０の効率は、第１のブースト装置１１２及び第２のブースト装置１１４をオフにすることによって改善され得る。
【００７０】
本発明の実施形態及びその利点について詳細に記載したが、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、様々な変更形態、置換形態及び代替形態が本明細書で行われ得ることを理解されたい。
【００７１】
さらに、本出願の範囲は、本明細書に記載されたプロセス、機械、製造、材料の組成、手段、方法及びステップの特定の実施形態に限定されることは意図されていない。当業者が本発明の開示から容易に理解されるように、本明細書に記載された対応する実施形態と実質的に同一の機能を行い又は実質的に同一の結果を実現する、現に存在する或は将来開発されるプロセス、機械、製造、材料の組成、手段、方法、若しくはステップは、本発明に従って利用されてもよい。したがって、添付の特許請求の範囲は、その範囲内にそのようなプロセス、機械、製造、材料の組成、手段、方法又はステップを含むことが意図されている。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流（ｄｃ）源の第１の端子に結合された入力を有する第１のブースト装置と、
前記直流源の第２の端子に結合された入力を有する第２のブースト装置と、
第１の半サイクルスイッチング回路網であって、
出力フィルタの入力及び前記第１のブースト装置に結合され、
第１のダイオードを介して前記出力フィルタの前記入力及び前記直流源の前記第１の端子に結合された、
前記直流源の前記第１の端子の電圧が前記出力フィルタの出力の電圧の瞬時値よりも大きい場合、第１の３レベル導電性経路が前記直流源の前記第１の端子と前記出力フィルタの前記入力との間に結合され、
前記出力フィルタの前記出力の前記電圧の前記瞬時値が前記直流源の前記第１の端子の前記電圧よりも大きい場合、第１の５レベル導電性経路が前記直流源の前記第１の端子及び前記第１のブースト装置の出力に結合されるように構成されている、
第１の半サイクルスイッチング回路網と、
第２の半サイクルスイッチング回路網であって、
前記出力フィルタの前記入力及び前記第２のブースト装置に結合され、
第２のダイオードを介して前記出力フィルタの前記入力及び前記直流源の前記第２の端子に結合された、第２の半サイクルスイッチング回路網と、
を備えるデバイス。
【請求項２】
前記第２の半サイクルスイッチング回路網が、
前記出力フィルタの前記出力の前記電圧の前記瞬時値が前記直流源の前記第２の端子の電圧よりも大きい場合、第２の３レベル導電性経路が前記直流源の前記第２の端子と前記出力フィルタの前記入力との間に結合され、
前記直流源の前記第２の端子の前記電圧が前記出力フィルタの前記出力の前記電圧の前記瞬時値よりも大きい場合、第２の５レベル導電性経路が前記直流源の前記第２の端子及び前記第２のブースト装置の出力に結合される
ように構成されている、請求項１に記載のデバイス。
【請求項３】
前記第１の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ５、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ３及びスイッチＱ７によって形成され、
前記第１の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合された前記スイッチＱ５、直列に接続された、前記第１のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ１及び前記スイッチＱ５、並びに直列に接続された、前記第１のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ７及びスイッチＱ１１によって形成され、
前記第２の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ６、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ４及びスイッチＱ８によって形成され、
前記第２の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合された前記スイッチＱ６、直列に接続された、前記第２のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ２及び前記スイッチＱ６、並びに直列に接続された、前記第２のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ８及びスイッチＱ１２によって形成されている、
請求項１又は２に記載のデバイス。
【請求項４】
前記第１のダイオードと並列に接続された第１のリレーと、
前記第２のダイオードと並列に接続された第２のリレーとをさらに備える、
請求項１から３のいずれか一項に記載のデバイス。
【請求項５】
前記第１のダイオード及び前記第２のダイオードが、前記直流源両端間の電圧が前記出力フィルタの前記出力の前記電圧のピークトゥピーク値よりも大きい場合、前記第１のリレー及び前記第２のリレーをオンすることによってバイパスされるように構成されている、
請求項４に記載のデバイス。
【請求項６】
前記第１のブースト装置が第１の入力インダクタ、第１のローサイドスイッチ及び第１のブロッキングダイオードを備え、
前記第２のブースト装置が第２の入力インダクタ、第２のローサイドスイッチ及び第２のブロッキングダイオードを備える、
請求項１から５のいずれか一項に記載のデバイス。
【請求項７】
インバータの第１のレベルが前記第２のブースト装置の前記出力に結合され、
前記インバータの第２のレベルが前記直流源の前記第２の端子に結合され、
前記インバータの第３のレベルがグラウンドに結合され、
前記インバータの第４のレベルが前記直流源の前記第２の端子に結合され、
前記インバータの第５のレベルが前記第２のブースト装置の前記出力に結合されている、
請求項１から６のいずれか一項に記載のデバイス。
【請求項８】
インバータを適用して直流（ｄｃ）／交流（ａｃ）変換を実施するための方法であって、
前記インバータを直流源両端間の直流電圧に結合可能にするステップであり、前記インバータが、
前記直流源の第１の端子に結合された入力を有する第１のブースト装置と、
前記直流源の第２の端子に結合された入力を有する第２のブースト装置と、
第１の半サイクルスイッチング回路網及び第２の半サイクルスイッチング回路網を備える出力フィルタに結合された変換段と、を備え、
前記第１の半サイクルスイッチング回路網が第１の３レベル導電性経路及び第１の５レベル導電性経路を備え、
前記第２の半サイクルスイッチング回路網が第２の３レベル導電性経路及び第２の５レベル導電性経路を備える、
ステップと、
前記出力フィルタの出力の交流電圧の第１の半サイクルにおいて、前記直流源の前記第１の端子の電圧が前記出力フィルタの前記出力の前記交流電圧の瞬時値よりも大きい場合、前記第１の３レベル導電性経路を有効にするステップと、
前記第１の半サイクルにおいて、前記出力フィルタの前記出力の前記交流電圧の前記瞬時値が前記直流源の前記第１の端子の前記電圧よりも大きい場合、前記第１の５レベル導電性経路を有効にするステップと、
前記出力フィルタの前記出力の前記交流電圧の第２の半サイクルにおいて、前記出力フィルタの前記出力の前記交流電圧の前記瞬時値が前記直流源の前記第２の端子の前記電圧よりも大きい場合、前記第２の３レベル導電性経路を有効にするステップと、
前記第２の半サイクルにおいて、前記直流源の前記第２の端子の前記交流電圧が前記出力フィルタの前記出力の前記電圧の前記瞬時値よりも大きい場合、前記第２の５レベル導電性経路を有効にするステップと、
を含む、方法。
【請求項９】
前記第１の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ５、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合されたスイッチＱ３及びスイッチＱ７によって形成され、
前記第１の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第１の端子との間に結合された前記スイッチＱ５、直列に接続された、前記第１のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ１及び前記スイッチＱ５、並びに直列に接続された、前記第１のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ７及びスイッチＱ１１によって形成され、
前記第２の３レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ６、並びに直列に接続された、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合されたスイッチＱ４及びスイッチＱ８によって形成され、
前記第２の５レベル導電性経路が、前記出力フィルタの前記入力と前記直流源の前記第２の端子との間に結合された前記スイッチＱ６、直列に接続された、前記第２のブースト装置の出力と前記出力フィルタの前記入力との間に結合されたスイッチＱ２及び前記スイッチＱ６、並びに直列に接続された、前記第２のブースト装置の前記出力と前記出力フィルタの前記入力との間に結合された前記スイッチＱ８及びスイッチＱ１２によって形成されている、
請求項８に記載の方法。
【請求項１０】
前記スイッチＱ５をオンにする前に前記スイッチＱ３をオンにするステップと、
前記スイッチＱ３をオフにする前に前記スイッチＱ５をオフにするステップと、
前記スイッチＱ６をオンにする前に前記スイッチＱ４をオンにするステップと、
前記スイッチＱ４をオフにする前に前記スイッチＱ６をオフにするステップと、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記スイッチＱ５をオンにする前に前記スイッチＱ３をオンにするステップと、
前記スイッチＱ５をオンにした後に前記スイッチＱ３をオフにするステップと、
前記スイッチＱ５をオフにする前に前記スイッチＱ３をオンにするステップと、
前記スイッチＱ３をオンにした後に前記スイッチＱ５をオフにするステップと、
前記スイッチＱ３をオフにするステップと、
をさらに含む、請求項９または１０に記載の方法。
【請求項１２】
前記スイッチＱ６をオンにする前に前記スイッチＱ４をオンにするステップと、
前記スイッチＱ６をオンにした後に前記スイッチＱ４をオフにするステップと、
前記スイッチＱ６をオフにする前に前記スイッチＱ４をオンにするステップと、
前記スイッチＱ４をオンにした後に前記スイッチＱ６をオフにするステップと、
前記スイッチＱ４をオフにするステップと、
をさらに含む、請求項９に記載の方法。
【請求項１３】
前記スイッチＱ１をオンにする前に前記スイッチＱ１１をオンにするステップと、
前記スイッチＱ１１をオフにする前に前記スイッチＱ１をオフにするステップと、
前記スイッチＱ２をオンにする前に前記スイッチＱ１２をオンにするステップと、
前記スイッチＱ１２をオフにする前に前記スイッチＱ２をオフにするステップと、
さらに含む、請求項９に記載の方法。
【請求項１４】
前記直流源両端間の電圧が前記出力フィルタの前記出力の前記電圧のピークトゥピーク値よりも大きい場合、第１のリレーＲＬ１及び第２のリレーＲＬ２をオンにし、それによって第１のダイオード及び第２のダイオードをバイパスするステップであって、前記第１のダイオードが前記直流源の前記第１の端子と前記スイッチＱ１及び前記スイッチＱ５のコモンノードとの間に結合され、前記第２のダイオードが前記直流源の前記第２の端子と前記スイッチＱ２及び前記スイッチＱ６のコモンノードとの間に結合されている、
ステップをさらに含む、請求項９に記載の方法。
【国際調査報告】
2017512050.tif 000012
2017512050.tif 000013