(57)【特許請求の範囲】
【請求項１】
第１の半導体層と、
前記第１の半導体層上に形成された絶縁体からなる埋め込み層と、
前記埋め込み層上に形成された第２の半導体層と、
前記第２の半導体層及び前記埋め込み層を貫いて前記第１の半導体層内に至るように形成され、前記埋め込み層の側面の一部を後退するように除去して形成されたトレンチと、
前記トレンチの側面及び底面に沿って前記第１の半導体層内に形成された第１のキャパシタ電極と、
前記第１のキャパシタ電極を被覆して前記トレンチ内に形成されたキャパシタ絶縁膜と、
前記キャパシタ絶縁膜を介して前記第１のキャパシタ電極と対向し、前記第１の半導体層における前記トレンチ内に形成された第２のキャパシタ電極と、
前記埋め込み層の後退した側面及び前記埋め込み層と前記第１の半導体層との境界部に形成され、前記埋め込み層の上面と同じ高さの上面を有する絶縁膜と、
前記埋め込み層及び前記第２の半導体層における前記トレンチ内に形成され、前記第２のキャパシタ電極と電気的に接続された接続部と
を具備し、
前記埋め込み層における前記絶縁膜の内側面で規定された前記トレンチの第１の開口幅は、前記第２の半導体層における前記トレンチの第２の開口幅以下であり、
前記埋め込み層と前記第１の半導体層との境界部における前記絶縁膜の内側面で規定された前記トレンチの第３の開口幅は、前記第１の開口幅より狭く、
前記第２のキャパシタ電極の上面は、前記埋め込み層の下面より下に位置し、
前記絶縁膜は、前記第２のキャパシタ電極の前記上面の一部の上に存在することを特徴とする半導体記憶装置。
【請求項２】
前記接続部に接して前記第２の半導体層内に形成された接続用拡散層と、
前記接続用拡散層及び前記接続部を介して、前記第２のキャパシタ電極に電気的に接続するトランジスタと
をさらに具備することを特徴とする請求項１の半導体記憶装置。
【請求項３】
第１の半導体層上に設けた絶縁体からなる埋め込み層と、この埋め込み層上に設けた第２の半導体層とを有する基板を形成する工程と、
前記第２の半導体層及び前記埋め込み層を貫いて前記第１の半導体層内に至るようにトレンチを形成する工程と、
前記トレンチの側面及び底面上に不純物を含む第１の絶縁膜を形成する工程と、
前記第２の半導体層及び前記埋め込み層における前記トレンチの側面部分の前記第１の絶縁膜を等方性エッチングで除去する工程と、
前記不純物を前記第１の半導体層内に拡散し、前記トレンチの側面及び底面に沿って拡散層からなる第１のキャパシタ電極を形成する工程と、
前記第１の絶縁膜を除去する工程と、
前記第１の半導体層における前記トレンチの側面及び底面上にキャパシタ絶縁膜を形成する工程と、
前記第１の半導体層における前記トレンチ内の前記キャパシタ絶縁膜上に第２のキャパシタ電極を形成する工程と、
前記トレンチの側面上及び前記第２のキャパシタ電極上に第２の絶縁膜を形成する工程と、
前記トレンチ内の前記第２の絶縁膜上にレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記第２の絶縁膜を前記埋め込み層の上面の高さまで除去する工程と、
前記レジスト膜を除去する工程と、
前記第２のキャパシタ電極上の前記第２の絶縁膜を除去することで前記第２のキャパシタ電極の表面を露出するとともに、前記埋め込み層と前記第２の半導体層との境界部における前記第２の絶縁膜を除去する工程と、
前記第２の半導体層及び前記埋め込み層における前記トレンチ内の前記第２のキャパシタ電極の露出された表面上に接続部を形成し、前記接続部を前記第２のキャパシタ電極に電気的に接続する工程と
を含み、
前記埋め込み層における前記第２の絶縁膜の内側面で規定された前記トレンチの第１の開口幅は、前記第２の半導体層における前記トレンチの第２の開口幅以下であり、
前記埋め込み層と前記第１の半導体層との境界部における前記第２の絶縁膜の内側面で規定された前記トレンチの第３の開口幅は、前記第１の開口幅より狭いことを特徴とする半導体記憶装置の製造方法。
【請求項４】
前記トレンチ内の前記第２の絶縁膜上に前記レジスト膜を形成した後、前記第２の半導体層の上面より下でかつ前記埋め込み層の上面より上に位置するように前記レジスト膜を除去し、
前記レジスト膜を用いて、前記第２の絶縁膜は、前記レジスト膜の上面と等しい位置まで等方性エッチングで除去した後に、前記埋め込み層の上面と等しい位置まで異方性エッチングで除去することを特徴とする請求項３記載の半導体記憶装置の製造方法。
【請求項５】
前記トレンチ内の前記第２の絶縁膜上に前記レジスト膜を形成した後、前記レジスト膜を前記埋め込み層の上面と等しい高さまで形成し、その後、前記第２の絶縁膜を前記埋め込み層の上面と等しい位置まで等方性エッチングで除去することを特徴とする請求項３記載の半導体記憶装置の製造方法。
【請求項６】
前記キャパシタ絶縁膜及び前記第２のキャパシタ電極は、前記埋め込み層の下面より下における前記トレンチ内に形成することを特徴とする請求項３記載の半導体記憶装置の製造方法。
【請求項７】
前記第１の絶縁膜はシリコン酸化膜であることを特徴とする請求項３記載の半導体記憶装置の製造方法。
【請求項８】
前記第２の半導体層内に前記接続部に接する接続用拡散層を形成する工程と、
前記接続用拡散層及び前記接続部を介して、前記キャパシタに電気的に接続するトランジスタを形成する工程と
をさらに含むことを特徴とする請求項３記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Silicon On Insulator）基板を用いた半導体記憶装置及びその製造方法に係わり、特にトレンチキャパシタの構造に関する。
【０００２】
【従来の技術】
半導体集積回路は年々集積度の向上が進んでおり、特にメモリ回路では集積度の向上の進歩が著しい。例えば１トランジスタ＋１キャパシタ型のＤＲＡＭ（Dynamic Random Access Memory）セルでは、集積度の向上と製造費用の減少が要求されるため、各部品の占有面積を縮小することが必要となる。しかし、ＤＲＡＭセルの縮小に伴って抵抗素子の面積や幅が狭くなると、電気的特性を維持することが困難である。そこで、占有面積を縮小しつつ電気的特性を維持することが可能なトレンチキャパシタが提案されている。
【０００３】
図３２乃至図３８は、従来技術によるトレンチキャパシタを有する半導体記憶装置の製造工程の断面図を示す。以下に、従来技術によるトレンチキャパシタを有する半導体記憶装置の製造方法について簡単に説明する。
【０００４】
まず、図３２に示すように、第１、第２の半導体層１１１ａ、１１１ｂ間に例えばＳｉＯ２膜からなる埋め込み層１１１ｃが形成されたＳＯＩ（Silicon On Insulator）基板１１１を用いる。このＳＯＩ基板１１１上にＳｉＯ２膜１１２が形成され、このＳｉＯ２膜１１２上にＳｉＮ膜１１３が形成される。次に、第２の半導体層１１１ｂ及び埋め込み層１１１ｃを貫いて第１の半導体層１１１ａ内に至るように、トレンチ１１７が形成される。
【０００５】
次に、トレンチ１１７の内側面及び内底面やＳｉＮ膜１１３上にＡｓＳＧ（Arsenic Silicate Glass）膜１１８が形成される。次に、フッ酸系の溶液を用いた等方性エッチングにより、ＡｓＳＧ膜１１８の一部が除去される。次に、高温のアニールにより、ＡｓＳＧ膜１１８内のＡｓをトレンチ１１７の外側面の第１の半導体層１１１ａ内に拡散させる。これにより、第１の半導体層１１１ａ内にトレンチ１１７の側面及び底面に沿って、キャパシタ電極となるプレート拡散層１２１ａが形成される。その後、ＡｓＳＧ膜１１８が除去される。
【０００６】
次に、図３３に示すように、トレンチ１１７の内側面及び内底面やＳｉＮ膜１１３上にキャパシタ絶縁膜１２２が形成され、このキャパシタ絶縁膜１２２上にキャパシタ電極となるＡｓを含むポリシリコン膜１２３が形成される。次に、ポリシリコン膜１２３及びキャパシタ絶縁膜１２２が第１の半導体層１１１ａにおけるトレンチ１１７内に残るように除去される。これにより、第１の半導体層１１１ａにおけるトレンチ１１７内に、プレート拡散層１２１ａとキャパシタ絶縁膜１２２とポリシリコン膜１２３とからなるトレンチキャパシタ１２０が形成される。次に、第２の半導体層１１１ｂ及び埋め込み層１１１ｃにおけるトレンチ１１７の側面及びポリシリコン膜１２３上に、ＴＥＯＳ膜１２４が形成される。
【０００７】
次に、図３４に示すように、トレンチ１１７内及びＳｉＮ膜１１３上にＡｓを含むポリシリコン膜１２６が形成される。
【０００８】
次に、図３５に示すように、ポリシリコン膜１２６の上面が第２の半導体層１１１ｂの上面より下に位置するように、ポリシリコン膜１２６が異方性エッチングで除去される。
【０００９】
次に、図３６に示すように、ＴＥＯＳ膜１２４の上面がポリシリコン膜１２６の上面より下に位置するように、ＴＥＯＳ膜１２４が異方性エッチングで除去される。
【００１０】
次に、図３７に示すように、トレンチ１１７内及びＳｉＮ膜１１３上にＡｓを含むポリシリコン膜１４０が形成される。
【００１１】
次に、図３８に示すように、ポリシリコン膜１４０の上面が第２の半導体層１１１ｂの上面より下に位置するように、ポリシリコン膜１４０が異方性エッチングで除去される。
【００１２】
このようにして、ポリシリコン膜１２６、１４０からなるトランジスタ接続部１２８が形成され、この接続部１２８はキャパシタ１２７と電気的に接続される。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、図３２に示すように、フッ酸系の溶液を用いた等方性エッチングでＡｓＳＧ膜１１８を除去する際、埋め込み層１１１ｃやＳｉＯ２膜１１２が横方向に後退し、凹部１３０ａ、１３０ｂが形成されてしまう。これにより、トレンチ１１７内をポリシリコン膜１２６で埋め込んだ際、図３４に示すように、トレンチ１１７内の凹部１３０ａの存在する領域に隙間１４１が発生する。
【００１４】
このため、キャパシタ１２７とトランジスタ（図示せず）との電流経路となる接続部１２８の断面積が減少する。従って、ＤＲＡＭセルとしての寄生抵抗が増大するため、ＤＲＡＭ素子として電気信号の書き込み／読み出しの高速化が図れないという問題が生じる。
【００１５】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、電流経路における隙間の発生を抑制することが可能な半導体記憶装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１７】
本発明の第１の視点による半導体記憶装置は、第１の半導体層と、前記第１の半導体層上に形成された絶縁体からなる埋め込み層と、前記埋め込み層上に形成された第２の半導体層と、前記第２の半導体層及び前記埋め込み層を貫いて前記第１の半導体層内に至るように形成され、前記埋め込み層の側面の一部を後退するように除去して形成されたトレンチと、前記トレンチの側面及び底面に沿って前記第１の半導体層内に形成された第１のキャパシタ電極と、前記第１のキャパシタ電極を被覆して前記トレンチ内に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜を介して前記第１のキャパシタ電極と対向し、前記第１の半導体層における前記トレンチ内に形成された第２のキャパシタ電極と、前記埋め込み層の後退した側面及び前記埋め込み層と前記第１の半導体層との境界部に形成され、前記埋め込み層の上面と同じ高さの上面を有する絶縁膜と、前記埋め込み層及び前記第２の半導体層における前記トレンチ内に形成され、前記第２のキャパシタ電極と電気的に接続された接続部とを具備し、前記埋め込み層における前記絶縁膜の内側面で規定された前記トレンチの第１の開口幅は、前記第２の半導体層における前記トレンチの第２の開口幅以下であり、前記埋め込み層と前記第１の半導体層との境界部における前記絶縁膜の内側面で規定された前記トレンチの第３の開口幅は、前記第１の開口幅より狭く、前記第２のキャパシタ電極の上面は、前記埋め込み層の下面より下に位置し、前記絶縁膜は、前記第２のキャパシタ電極の前記上面の一部の上に存在する。
【００１９】
本発明の第２の視点による半導体記憶装置の製造方法は、第１の半導体層上に設けた絶縁体からなる埋め込み層と、この埋め込み層上に設けた第２の半導体層とを有する基板を形成する工程と、前記第２の半導体層及び前記埋め込み層を貫いて前記第１の半導体層内に至るようにトレンチを形成する工程と、前記トレンチの側面及び底面上に不純物を含む第１の絶縁膜を形成する工程と、前記第２の半導体層及び前記埋め込み層における前記トレンチの側面部分の前記第１の絶縁膜を等方性エッチングで除去する工程と、前記不純物を前記第１の半導体層内に拡散し、前記トレンチの側面及び底面に沿って拡散層からなる第１のキャパシタ電極を形成する工程と、前記第１の絶縁膜を除去する工程と、前記第１の半導体層における前記トレンチの側面及び底面上にキャパシタ絶縁膜を形成する工程と、前記第１の半導体層における前記トレンチ内の前記キャパシタ絶縁膜上に第２のキャパシタ電極を形成する工程と、前記トレンチの側面上及び前記第２のキャパシタ電極上に第２の絶縁膜を形成する工程と、前記トレンチ内の前記第２の絶縁膜上にレジスト膜を形成する工程と、前記レジスト膜をマスクとして前記第２の絶縁膜を前記埋め込み層の上面の高さまで除去する工程と、前記レジスト膜を除去する工程と、前記第２のキャパシタ電極上の前記第２の絶縁膜を除去することで前記第２のキャパシタ電極の表面を露出するとともに、前記埋め込み層と前記第２の半導体層との境界部における前記第２の絶縁膜を除去する工程と、前記第２の半導体層及び前記埋め込み層における前記トレンチ内の前記第２のキャパシタ電極の露出された表面上に接続部を形成し、前記接続部を前記第２のキャパシタ電極に電気的に接続する工程とを含み、前記埋め込み層における前記第２の絶縁膜の内側面で規定された前記トレンチの第１の開口幅は、前記第２の半導体層における前記トレンチの第２の開口幅以下であり、前記埋め込み層と前記第１の半導体層との境界部における前記第２の絶縁膜の内側面で規定された前記トレンチの第３の開口幅は、前記第１の開口幅より狭い。
【００２１】
【発明の実施の形態】
本発明の実施の形態は、例えば、１トランジスタ＋１キャパシタで構成されるＤＲＡＭ（Dynamic Random Access Memory）セルに係わり、特に、ＳＯＩ（Silicon On Insulator）基板を用いたトレンチキャパシタの構造に関するものである。
【００２２】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２３】
［第１の実施形態］
第１の実施形態は、埋め込み層の凹部を絶縁膜で埋め込み、トレンチの側面における段差を無くすことを特徴とする。
【００２４】
図１乃至図１６は、本発明の第１の実施形態に係る半導体記憶装置の製造工程の断面図を示す。以下に、第１の実施形態に係る半導体記憶装置の製造方法について説明する。
【００２５】
まず、図１に示すように、第１、第２の半導体層１１ａ、１１ｂ間に例えばＳｉＯ２膜からなる埋め込み層１１ｃが形成されたＳＯＩ基板１１を用いる。このＳＯＩ基板１１上に、例えば３０Å乃至２００Åの膜厚を有するＳｉＯ２膜１２が形成される。次に、このＳｉＯ２膜１２上に、例えば１５００Å乃至２５００Åの膜厚を有するＳｉＮ膜１３が形成される。次に、このＳｉＮ膜１３上に、例えば８０００Å乃至１１０００Åの膜厚を有するＢＳＧ（Boron Silicate Glass）膜１４が形成される。次に、このＢＳＧ膜１４上に、例えば３５０Å乃至６５０Åの膜厚を有するＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜１５が形成される。
【００２６】
次に、図２に示すように、ＴＥＯＳ膜１５上にレジスト膜１６が塗布され、このレジスト膜１６がパターニングされる。このパターニングされたレジスト膜１６をマスクとして用いて、ＴＥＯＳ膜１５、ＢＳＧ膜１４、ＳｉＮ膜１３、ＳｉＯ２膜１２が異方性エッチングで除去される。その後、パターニングされたレジスト膜１６が除去される。
【００２７】
次に、図３に示すように、ＢＳＧ膜１４をマスクとしてＳＯＩ基板１１が異方性エッチングで除去され、第２の半導体層１１ｂ及び埋め込み層１１ｃを貫いて第１の半導体層１１ａ内に至るように深いトレンチ１７が形成される。このトレンチ１７は、ＳＯＩ基板１１の表面から例えば５乃至１０μｍの深さを有する。このトレンチ１７の形成の際、ＴＥＯＳ膜１５の全部及びＢＳＧ膜１４の一部が除去される。その後、残存しているＢＳＧ膜１４が全て除去され、ＳＯＩ基板１１が洗浄される。
【００２８】
次に、図４に示すように、トレンチ１７の内側面及び内底面やＳｉＮ膜１３上に、例えば４００Å乃至８００Åの膜厚を有するＡｓＳＧ（Arsenic Silicate Glass）膜１８が形成される。このＡｓＳＧ膜１８は、不純物を含む絶縁膜であれば何でもよいが、例えばＰＳＧ（Phosphorous Silicate Glass）膜やＳｉＯ２膜のようにフッ酸系の溶液で除去しやすい膜が望ましい。次に、ＡｓＳＧ膜１８上に例えば２００Å乃至３００Åの膜厚を有するＴＥＯＳ膜１９が形成される。
【００２９】
次に、図５に示すように、ＴＥＯＳ膜１９上にレジスト膜２０が形成され、このレジスト膜２０でトレンチ１７が埋め込まれる。次に、ＳＯＩ基板１１の表面から例えば８０００Å乃至１５０００Åの深さまで、レジスト膜２０が除去される。これにより、レジスト膜２０は、埋め込み層１１ｃの下面より下に残存する。次に、フッ酸系の溶液を用いた等方性エッチングによりＴＥＯＳ膜１９及びＡｓＳＧ膜１８の一部が除去され、埋め込み層１１ｃの下面より下にのみＴＥＯＳ膜１９及びＡｓＳＧ膜１８を残存させる。この際、ＳｉＯ２膜からなる埋め込み層１１ｃやＳｉＯ２膜１２が横方向に後退して凹部３０ａ、３０ｂが形成される。その後、レジスト膜２０が除去される。
【００３０】
次に、図６に示すように、１０００℃以上の高温のアニールにより、ＡｓＳＧ膜１８内のＡｓをトレンチ１７の外側面の第１の半導体層１１ａ内に拡散させる。これにより、第１の半導体層１１ａ内にトレンチ１７の側面及び底面に沿って、キャパシタ電極となるプレート拡散層２１ａが形成される。その後、例えばフッ酸系の溶液を用いてＡｓＳＧ膜１８及びＴＥＯＳ膜１９が除去され、ＳＯＩ基板１１が洗浄される。
【００３１】
次に、図７に示すように、ＳＯＩ基板１１が窒化された後、酸化される。これにより、トレンチ１７の内側面及び内底面やＳｉＮ膜１３上に、薄いＮＯ膜からなるキャパシタ絶縁膜２２が形成される。このキャパシタ絶縁膜２２上にキャパシタ電極となるＡｓを含むポリシリコン膜２３が形成され、このポリシリコン膜２３でトレンチ１７が埋め込まれる。このポリシリコン膜２３は、例えば３０００Å乃至４０００Åの膜厚を有する。
【００３２】
次に、図８に示すように、ポリシリコン膜２３及びキャパシタ絶縁膜２２が、ＳＯＩ基板１１の表面から例えば７０００Å乃至９０００Åの深さまで除去される。これにより、ポリシリコン膜２３及びキャパシタ絶縁膜２２は埋め込み層１１ｃの下面より下にのみ残存させる。ここで、埋め込み層１１ｃ及びＳｉＯ２膜１２の凹部３０ａ、３０ｂに残存したポリシリコン膜２３及びキャパシタ絶縁膜２２は、等方性エッチングで除去される。このようにして、プレート拡散層２１ａとキャパシタ絶縁膜２２とポリシリコン膜２３とからなるトレンチキャパシタ２７が形成される。
【００３３】
次に、図９に示すように、ＳｉＮ膜１３、トレンチ１７の側面及びポリシリコン膜２３上に、例えば５００Å乃至７００Åの膜厚を有する厚いＴＥＯＳ膜２４が形成される。
【００３４】
次に、図１０に示すように、ＴＥＯＳ膜２４上にレジスト膜２５が塗布される。その後、第２の半導体層１１ｂの上面より下でかつ埋め込み層１１ｃの上面より上に位置するように、レジスト膜２５が除去される。
【００３５】
次に、図１１に示すように、レジスト膜２５をマスクとして、埋め込み層１１ｃの上面の高さまでＴＥＯＳ膜２４が除去される。ここで、ＴＥＯＳ膜２４は、まず等方性エッチングによりレジスト膜２５の上面の高さまで除去された後、次に、異方性エッチングにより埋め込み層１１ｃの上面の高さまで除去される。
【００３６】
次に、図１２に示すように、レジスト膜２５が除去される。
【００３７】
次に、図１３に示すように、異方性エッチングによりＴＥＯＳ膜２４がエッチングされる。これにより、埋め込み層１１ｃ及び第１の半導体層１１ａの側面に接した部分のＴＥＯＳ膜２４は残り、ポリシリコン膜２３に接した部分のＴＥＯＳ膜２４の一部は除去され、埋め込み層１１ｃと第２の半導体層１１ｂとの境界部におけるＴＥＯＳ膜２４が除去される。従って、ポリシリコン膜２３の表面の一部が露出され、埋め込み層１１ｃと第２の半導体層１１ｂとの境界部におけるトレンチ１７の側面の段差が無くなる。その結果、埋め込み層１１ｃにおけるトレンチ１７の開口幅Ｙは、第２の半導体層１１ｂにおけるトレンチ１７の開口幅Ｘ以下となる。また、埋め込み層１１ｃと第１の半導体層１１ａとの境界部にＴＥＯＳ膜２４は残存するため、この境界部におけるトレンチ１７の開口幅Ｚは埋め込み層１１ｃにおけるトレンチ１７の開口幅Ｙよりも狭くなる。
【００３８】
次に、図１４に示すように、トレンチ１７内及びＳｉＮ膜１３上に、例えば３５００Å乃至４５００Åの膜厚を有するＡｓを含むポリシリコン膜２６が形成される。これにより、ポリシリコン膜２６がポリシリコン膜２３の露出された表面に接続する。
【００３９】
次に、図１５に示すように、ポリシリコン膜２６がＳＯＩ基板１１の表面まで異方性エッチングで除去され、このポリシリコン膜２６で第２の半導体層１１ｂにおけるトレンチ１７内が埋め込まれる。このようにして、ポリシリコン膜２６からなるトランジスタ接続部２８が形成される。
【００４０】
最後に、図１６に示すように、公知の技術を用いて、ゲート電極３１、ソース／ドレイン拡散層３２、このソース／ドレイン拡散層３２及び接続部２８に接する拡散層３３が形成される。これにより、接続部２８を介してキャパシタ２７に電気的に接続するトランジスタ２９が形成される。
【００４１】
上記第１の実施形態によれば、フッ酸系の溶液を用いた等方性エッチングでＡｓＳＧ膜１８を除去する際、埋め込み層１１ｃが横方向に後退して凹部３０が形成された場合であっても、凹部３０にＴＥＯＳ膜２４を形成し、トレンチ１７の側面の段差を無くしている。従って、トレンチ１７内をポリシリコン膜２６で埋め込んだ際、ポリシリコン膜２６内に隙間が発生することを抑制できる。このため、キャパシタ２７とトランジスタ２９との電流経路となる接続部２８の断面積の減少を防止できる。その結果、ＤＲＡＭセルとしての寄生抵抗の増大を抑えることができ、ＤＲＡＭ素子として電気信号の書き込み／読み出しの高速化が図れないという問題を回避できる。
【００４２】
なお、ＴＥＯＳ膜２４の除去は、図１１、図１２に示す方法に限られない。例えば、図１７に示すように、レジスト膜２５を埋め込み層１１ｃの上面の高さまで除去し、このレジスト膜２５をマスクとして等方性エッチングでレジスト膜２５の上面の高さまでＴＥＯＳ膜２４を除去してもよい。
【００４３】
また、キャパシタ２７を構成するポリシリコン膜２３及びキャパシタ絶縁膜２２の除去は、図８に示す方法に限られない。例えば、図１８、１９に示すように、ポリシリコン膜２３及びキャパシタ絶縁膜２２を埋め込み層１１ｃの下面より上に残存させてもよい。つまり、ポリシリコン膜２３及びキャパシタ絶縁膜２２は、埋め込み層１１ｃの上面より下に形成されていればよい。
【００４４】
［第２の実施形態］
第２の実施形態は、埋め込み層が横方向に後退する処理を無くすことにより、埋め込み層に凹部が形成されることを防止することを特徴とする。
【００４５】
図２０乃至図３１は、本発明の第２の実施形態に係る半導体記憶装置の製造工程の断面図を示す。以下に、第２の実施形態に係る半導体記憶装置の製造方法について説明する。この第２の実施形態に係る半導体記憶装置の製造方法では、上記第１の実施形態に係る半導体記憶装置の製造方法と同様の工程は説明を省略し、異なる工程のみ説明する。
【００４６】
まず、図２０示すように、第１の実施形態と同様に、ＳＯＩ基板１１内に、ＳＯＩ基板１１の表面から例えば５乃至１０μｍの深さを有する深いトレンチ１７が形成される。
【００４７】
次に、図２１に示すように、トレンチ１７の内側面及び内底面やＳｉＮ膜１３上に、例えば３００Å乃至５００Åの膜厚を有するＴＥＯＳ膜２４が形成される。
【００４８】
次に、図２２に示すように、異方性エッチングにより、ＳｉＮ膜１３及びトレンチ１７底面上のＴＥＯＳ膜２４が除去される。次に、ＳＯＩ基板１１に高濃度のイオン注入が行われ、トレンチ１７の底面に沿って拡散層（図示せず）が形成される。この拡散層によって隣接するキャパシタが接続される。
【００４９】
次に、図２３に示すように、ＳｉＮ膜１３、ＴＥＯＳ膜２４及びトレンチ１７底面上に、Ａｓを含むポリシリコン膜からなるプレート電極膜２１ｂが形成される。このプレート電極膜２１ｂは、キャパシタ電極となり、例えば２００Å乃至５００Åの膜厚を有する。
【００５０】
次に、図２４に示すように、トレンチ１７内にレジスト膜（図示せず）が形成される。プレート電極膜２１ｂの上面が第２の半導体層１１ｂの上面より下に位置するように、レジスト膜をマスクとして、プレート電極膜２１ｂが等方性エッチングで除去される。その後、レジスト膜が除去され、ＳＯＩ基板１１が洗浄される。
【００５１】
次に、図２５に示すように、ＳＯＩ基板１１が窒化された後、酸化される。これにより、プレート電極膜２１ｂ、ＴＥＯＳ膜２４及びＳｉＮ膜１３上に、薄いＮＯ膜からなるキャパシタのキャパシタ絶縁膜２２が形成される。
【００５２】
次に、図２６に示すように、キャパシタ絶縁膜２２上にキャパシタ電極となるＡｓを含むポリシリコン膜２３が形成され、このポリシリコン膜２３でトレンチ１７が埋め込まれる。このポリシリコン膜２３は、例えば３０００Å乃至４０００Åの膜厚を有する。
【００５３】
次に、図２７に示すように、ポリシリコン膜２３及びキャパシタ絶縁膜２２の上面が第２の半導体層１１ｂの上面より下に位置するように、ポリシリコン膜２３及びキャパシタ絶縁膜２２が異方性エッチングで除去される。このようにして、プレート電極膜２１ｂとキャパシタ絶縁膜２２とポリシリコン膜２３とからなるトレンチキャパシタ２７が形成される。
【００５４】
次に、図２８に示すように、ＴＥＯＳ膜２４の上面が第２の半導体層１１ｂの上面より下に位置するように、ＴＥＯＳ膜２４が等方性エッチングで除去される。これにより、第２の半導体層１１ｂの上部におけるトレンチ１７の側面が露出される。
【００５５】
次に、図２９に示すように、トレンチ１７内及びＳｉＮ膜１３上に、例えば３５００Å乃至４５００Åの膜厚を有するＡｓを含むポリシリコン膜２６が形成される。これにより、第２の半導体層１１ｂの上部におけるトレンチ１７内がポリシリコン膜２６で埋め込まれ、このポリシリコン膜２６がポリシリコン膜２３に電気的に接続する。
【００５６】
次に、図３０に示すように、異方性エッチングにより、ポリシリコン膜２６が第２の半導体層１１ｂの上面まで除去される。このようにして、ポリシリコン膜２６からなるトランジスタ接続部２８が形成される。
【００５７】
最後に、図３１に示すように、公知の技術を用いて、ゲート電極３１、ソース／ドレイン拡散層３２、このソース／ドレイン拡散層３２及び接続部２８に接する拡散層３３が形成される。これにより、接続部２８を介してキャパシタ２７に電気的に接続するトランジスタ２９が形成される。
【００５８】
上記第２の実施形態によれば、トレンチ１７内にキャパシタ２０を形成する工程において、埋め込み層１１ｃの側面を露出する工程がないため、埋め込み層１１ｃの側面が後退して凹部３０が形成されるという問題が生じない。従って、トレンチ１７内をポリシリコン膜２６で埋め込んだ際、ポリシリコン膜２６内に隙間が発生しない。このため、キャパシタ２７とトランジスタ２９との電流経路となる接続部２８の断面積の減少を防止できる。その結果、ＤＲＡＭセルとしての寄生抵抗の増大を抑えることができ、ＤＲＡＭ素子として電気信号の書き込み／読み出しの高速化が図れないという問題を回避できる。
【００５９】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６０】
【発明の効果】
以上説明したように本発明によれば、電流経路における隙間の発生を抑制することが可能な半導体記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２】図１に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図３】図２に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図４】図３に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図５】図４に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図６】図５に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図７】図６に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図８】図７に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図９】図８に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１０】図９に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１１】図１０に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１２】図１１に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１３】図１２に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１４】図１３に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１５】図１４に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１６】図１５に続く、本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１７】本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１８】本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図１９】本発明の第１の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２０】本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２１】図２０に続く、発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２２】図２１に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２３】図２２に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２４】図２３に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２５】図２４に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２６】図２５に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２７】図２６に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２８】図２７に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図２９】図２８に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図３０】図２９に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図３１】図３０に続く、本発明の第２の実施形態に係わる半導体記憶装置の製造工程を示す断面図。
【図３２】従来技術による半導体記憶装置の製造工程を示す断面図。
【図３３】図３２に続く、従来技術による半導体記憶装置の製造工程を示す断面図。
【図３４】図３３に続く、従来技術による半導体記憶装置の製造工程を示す断面図。
【図３５】図３４に続く、従来技術による半導体記憶装置の製造工程を示す断面図。
【図３６】図３５に続く、従来技術による半導体記憶装置の製造工程を示す断面図。
【図３７】図３６に続く、従来技術による半導体記憶装置の製造工程を示す断面図。
【図３８】図３７に続く、従来技術による半導体記憶装置の製造工程を示す断面図。
【符号の説明】
１１…ＳＯＩ基板、
１１ａ、１１ｂ…半導体層、
１１ｃ…埋め込み層、
１２…ＳｉＯ２膜、
１３…ＳｉＮ膜、
１４…ＢＳＧ膜、
１５、１９、２４…ＴＥＯＳ膜、
１６、２０、２５…レジスト膜、
１７…トレンチ、
１８…ＡｓＳＧ膜、
２１ａ…プレート拡散層、
２１ｂ…プレート電極膜、
２２…キャパシタ絶縁膜、
２３、２６…Ａｓを含むポリシリコン膜、
２７…キャパシタ、
２８…トランジスタ接続部、
２９…トランジスタ、
３０ａ、３０ｂ…凹部。
【図１】
0004084005.tif 000002
【図２】
0004084005.tif 000003
【図３】
0004084005.tif 000004
【図４】
0004084005.tif 000005
【図５】
0004084005.tif 000006
【図６】
0004084005.tif 000007
【図７】
0004084005.tif 000008
【図８】
0004084005.tif 000009
【図９】
0004084005.tif 000010
【図１０】
0004084005.tif 000011
【図１１】
0004084005.tif 000012
【図１２】
0004084005.tif 000013
【図１３】
0004084005.tif 000014
【図１４】
0004084005.tif 000015
【図１５】
0004084005.tif 000016
【図１６】
0004084005.tif 000017
【図１７】
0004084005.tif 000018
【図１８】
0004084005.tif 000019
【図１９】
0004084005.tif 000020
【図２０】
0004084005.tif 000021
【図２１】
0004084005.tif 000022
【図２２】
0004084005.tif 000023
【図２３】
0004084005.tif 000024
【図２４】
0004084005.tif 000025
【図２５】
0004084005.tif 000026
【図２６】
0004084005.tif 000027
【図２７】
0004084005.tif 000028
【図２８】
0004084005.tif 000029
【図２９】
0004084005.tif 000030
【図３０】
0004084005.tif 000031
【図３１】
0004084005.tif 000032
【図３２】
0004084005.tif 000033
【図３３】
0004084005.tif 000034
【図３４】
0004084005.tif 000035
【図３５】
0004084005.tif 000036
【図３６】
0004084005.tif 000037
【図３７】
0004084005.tif 000038
【図３８】
0004084005.tif 000039