(57)【特許請求の範囲】
【請求項１】
入力電圧を受け取る入力端子と、
出力電圧を出力する出力端子と、
前記入力端子及び出力端子の間に直列連結される複数のポンプ段と、を含み、
前記各ポンプ段は、
ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える電荷伝達トランジスタと、
相補的な状態を有する第１及び第２クロック信号のうちの対応する一つのクロック信号と、前記電荷伝達トランジスタのゲート端子との間に連結される第１キャパシタと、
前記電荷伝達トランジスタの第２端子と、前記対応する一つのクロック信号との間に連結される第２キャパシタと、
前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する第１装置と、
前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する第２装置と、を有し、
前記第１装置は、第１ＰＭＯＳトランジスタを含み、
前記第１ＰＭＯＳトランジスタは、前記電荷伝達トランジスタのゲート端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタの第２端子に連結される第１端子と、フローティング状態のバルク端子と、を有し、
前記第２装置は、第２ＰＭＯＳトランジスタを含み、
前記第２ＰＭＯＳトランジスタは、前記電荷伝達トランジスタの第２端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタのゲート端子に連結される第１端子と、フローティング状態のバルク端子と、を有することを特徴とする電荷ポンプ回路。
【請求項２】
電源電圧端子及び前記入力端子の間に連結され、制御信号によりオン／オフされるＰＭＯＳトランジスタをさらに含むことを特徴とする請求項１に記載の電荷ポンプ回路。
【請求項３】
前記ポンプ段のうちの奇数ポンプ段は、前記第１及び第２クロック信号のうちのいずれか一つのクロック信号に応答して動作し、偶数ポンプ段は、他の一つのクロック信号に応答して動作することを特徴とする請求項２に記載の電荷ポンプ回路。
【請求項４】
入力電圧を受け取る入力端子と、
出力電圧を出力する出力端子と、
前記入力端子及び出力端子の間に直列連結される複数のポンプ段と、を含み、
前記各ポンプ段は、
ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える電荷伝達トランジスタと、
相補的な状態を有する第１及び第２クロック信号のうちの対応する一つのクロック信号と、前記電荷伝達トランジスタのゲート端子との間に連結される第１キャパシタと、
前記電荷伝達トランジスタの第２端子と、前記対応する一つのクロック信号との間に連結される第２キャパシタと、
前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する第１装置と、
前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する第２装置と、を有し、
前記第１装置は、第１ＰＭＯＳトランジスタを含み、
前記第１ＰＭＯＳトランジスタは、前記電荷伝達トランジスタのゲート端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタの第２端子に連結される第１端子と、フローティング状態のバルク端子と、を有し、
前記第２装置は、第３キャパシタと、第２及び第３ＰＭＯＳトランジスタと、を含み、
前記第３キャパシタは、第１及び第２クロック信号のうちの対応する他の一つのクロック信号と、前記第２ＰＭＯＳトランジスタと前記第３ＰＭＯＳトランジスタとの接続ノードとの間に連結され、
前記第２ＰＭＯＳトランジスタは、前記接続ノードに共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタのゲート端子に連結される第１端子と、フローティング状態のバルク端子と、を有し、
前記第３ＰＭＯＳトランジスタは、前記電荷伝達トランジスタの第２端子に共通に連結されるゲート及び第２端子と、前記接続ノードに連結される第１端子と、フローティング状態のバルク端子と、を有することを特徴とする電荷ポンプ回路。
【請求項５】
入力電圧を受け取る入力端子と、
出力電圧を出力する出力端子と、
前記入力端子及び出力端子の間に直列連結される複数のポンプ段と、を含み、
前記各ポンプ段は、
ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える電荷伝達トランジスタと、
相補的な状態を有する第１及び第２クロック信号のうちの対応する一つのクロック信号と、前記電荷伝達トランジスタのゲート端子との間に連結される第１キャパシタと、
前記電荷伝達トランジスタの第２端子と、前記対応する一つのクロック信号との間に連結される第２キャパシタと、
前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する第１装置と、
前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する第２装置と、を有し、
前記第１装置は、第１ＰＭＯＳトランジスタを含み、
前記第１ＰＭＯＳトランジスタは、前記電荷伝達トランジスタのゲート端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタの第２端子に連結される第１端子と、フローティング状態のバルク端子と、を有し、
前記第２装置は、第３キャパシタと、第２及び第３ＰＭＯＳトランジスタと、を含み、
前記第３キャパシタは、第１及び第２クロック信号のうちの対応する他の一つクロック信号と、前記第２ＰＭＯＳトランジスタと前記第３ＰＭＯＳトランジスタとの接続ノードとの間に連結され、
前記第２ＰＭＯＳトランジスタは、前記接続ノードに共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタのゲート端子に連結される第１端子と、フローティング状態のバルク端子と、を有し、
前記第３ＰＭＯＳトランジスタは、前記電荷伝達トランジスタのゲート端子に連結されるゲート端子と、前記接続ノードに連結される第１端子と、前記電荷伝達トランジスタの第２端子に連結される第２端子と、フローティング状態のバルク端子と、を有することを特徴とする電荷ポンプ回路。
【請求項６】
入力電圧を受け取る入力端子と、
出力電圧を出力する出力端子と、
電源電圧端子及び前記入力端子の間に連結され、制御信号によりオン／オフされるＰＭＯＳトランジスタと、
前記入力端子及び出力端子の間に直列連結される複数のポンプ段と、を含み、
前記ポンプ段のうちの奇数ポンプ段は、相補的な状態を有する第１及び第２クロック信号のうちのいずれか一つのクロック信号に応答して動作し、偶数ポンプ段は、他の一つのクロック信号に応答して動作し、
前記各ポンプ段は
ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える電荷伝達トランジスタと、
前記第１及び第２クロック信号のうちの対応する一つのクロック信号と、前記電荷伝達トランジスタのゲート端子との間に連結される第１キャパシタと、
前記電荷伝達トランジスタの第２端子と、前記対応する一つのクロック信号との間に連結される第２キャパシタと、
前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に設けられ、前記電荷伝達トランジスタのゲート端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタの第２端子に連結される第１端子と、フローティング状態のバルク端子と、を備える第１ＰＭＯＳトランジスタと、
前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に設けられ、前記電荷伝達トランジスタの第２端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタのゲート端子に連結される第１端子と、フローティング状態のバルク端子とを備える第２ＰＭＯＳトランジスタと、を有することを特徴とする電荷ポンプ回路。
【請求項７】
入力電圧を受け取る入力端子と、
出力電圧を出力する出力端子と、
電源電圧端子及び前記入力端子の間に連結され、制御信号によりオン／オフされるＰＭＯＳトランジスタと、
前記入力端子及び出力端子の間に直列連結される複数のポンプ段と、を含み、
前記各ポンプ段は、
ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える電荷伝達トランジスタと、
第１及び第２クロック信号のうちの対応する一つのクロック信号と前記電荷伝達トランジスタのゲート端子との間に連結される第１キャパシタと、
前記電荷伝達トランジスタの第２端子と前記対応する一つのクロック信号との間に連結される第２キャパシタと、
前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に設けられ、前記電荷伝達トランジスタのゲート端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタの第２端子に連結される第１端子と、フローティング状態のバルク端子とを備える第１ＰＭＯＳトランジスタと、
前記第１及び第２クロック信号に応答して、前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に設けられた第３キャパシタと、第２及び第３ＰＭＯＳトランジスタと、を有し、
前記第３キャパシタは、前記第１及び第２クロック信号のうちの対応する他の一つのクロック信号と、前記第２ＰＭＯＳトランジスタ及び前記第３ＰＭＯＳトランジスタの接続ノードとの間に連結され、
前記第２ＰＭＯＳトランジスタは、前記接続ノードに共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタのゲート端子に連結される第１端子と、フローティング状態のバルク端子と、を具備し、
前記第３ＰＭＯＳトランジスタは、前記電荷伝達トランジスタの第２端子に共通に連結されるゲート及び第２端子と、前記接続ノードに連結される第１端子と、フローティング状態のバルク端子と、を具備することを特徴とする電荷ポンプ回路。
【請求項８】
入力電圧を受け取る入力端子と、
出力電圧を出力する出力端子と、
電源電圧端子及び前記入力端子の間に連結され、制御信号によりオン／オフされるＰＭＯＳトランジスタと、
前記入力端子及び出力端子の間に直列連結される複数のポンプ段と、を含み、
前記各ポンプ段は
ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える電荷伝達トランジスタと、
前記第１及び第２クロック信号のうちの対応する一つのクロック信号と前記電荷伝達トランジスタのゲート端子との間に連結される第１キャパシタと、
前記電荷伝達トランジスタの第２端子と前記対応する一つのクロック信号との間に連結される第２キャパシタと、
前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に設けられ、前記電荷伝達トランジスタのゲート端子に共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタの第２端子に連結される第１端子と、フローティング状態のバルク端子とを備える第１ＰＭＯＳトランジスタと、
前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に設けられた第３キャパシタと第２及び第３ＰＭＯＳトランジスタと、を有し、
前記第３キャパシタは、前記第１及び第２クロック信号のうちの前記対応する他の一つのクロック信号と、前記第２ＰＭＯＳトランジスタと前記第３ＰＭＯＳトランジスタとの接続ノードとの間に連結され、
前記第２ＰＭＯＳトランジスタは、前記接続ノードに共通に連結されるゲート及び第２端子と、前記電荷伝達トランジスタのゲート端子に連結される第１端子と、フローティング状態のバルク端子と、を具備し、
前記第３ＰＭＯＳトランジスタは、前記電荷伝達トランジスタのゲート端子に連結されるゲート端子と、前記接続ノードに連結される第１端子と、前記電荷伝達トランジスタの第２端子に連結される第２端子と、フローティング状態のバルク端子と、を具備することを特徴とする電荷ポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置にかかり、より詳細には、電源電圧を用いて電源電圧より高い電圧を発生する高電圧発生回路に関するものである。
【０００２】
【従来の技術】
最近、電源電圧を低めるための努力が続けられている。特に、コンピューターのＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）プログラムを貯蔵するために用いられるフラッシュ、電気的に消去及びプログラム可能なＲＯＭ（ｆｌａｓｈ  Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ、以下、“フラッシュＥＥＰＲＯＭ”という。）は、非常に低い電圧レベル（例えば、２Ｖ、又はそれより低い電圧）で動作するように設計される。
【０００３】
しかし、フラッシュＥＥＰＲＯＭを消去、又は、プログラムする場合に、高電圧（例えば、１０Ｖ又はそれより高い電圧）が必要になるので、低い電圧を使って高い電圧を発生するための手段が必要である。そのような目的としては、一般的に、電荷ポンプ回路が用いられる。
【０００４】
【発明が解決しようとする課題】
電荷ポンプ回路は、一般的に、５Ｖ又は３．３Ｖの電源電圧を用いて要求される高電圧を発生する。電源電圧がさらに低くなると、一般的に、電荷ポンプ回路のポンプ効率が低下して、要求される高電圧は得られない問題が生じる。
したがって、非常に低い電源電圧においても、要求される高電圧を発生できる高効率の電荷ポンプ回路が要求される。
【０００５】
そこで、本発明の目的は、非常に低い電源電圧で高いポンプ効率を確保できる電荷ポンプ回路を提供することである。
【０００６】
また、本発明の他の目的は、長い時間（例えば、数百μｓ以上）を目標としても、ポンプ容量の急激な減少なく、高電圧を発生できる電荷ポンプ回路を提供することである。
【０００７】
【課題を解決するための手段】
上述の課題を解決するための本発明の特徴によると、電荷ポンプ回路は、入力電圧を受け取る入力端子と、出力電圧を出力する出力端子と、前記入力及び出力端子の間に直列連結される複数のポンプ段と、を含む。前記各ポンプ段において、電荷伝達トランジスタは、ゲート端子、第１端子、第２端子、及びフローティング状態のバルク端子を備える。第１キャパシタは、相補的な状態を有する第１及び第２クロック信号のうちの対応する一つのクロック信号と前記電荷伝達トランジスタのゲート端子との間に連結される。第２キャパシタは、前電荷伝達トランジスタの第２端子と前記対応する一つのクロック信号との間に連結される。第１電流経路提供装置は、前記電荷伝達トランジスタの第２端子からゲート端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する。第２電流経路提供装置は、前記電荷伝達トランジスタのゲート端子から第２端子に電流が流れるように、前記電荷伝達トランジスタのゲートと第２端子との間に電流経路を提供する。
【０００８】
このような回路によると、非常に低い電源電圧（例えば、２Ｖ、又はそれより低い電源電圧）でも目標とする高電圧を生成することができる。
【０００９】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００１０】
図１は、一般的な高電圧発生回路のブロック図である。
図１を参照すると、参照番号１２０はオシレータブロック（ｏｓｃｉｌｌａｔｏｒ  ｂｌｏｃｋ）を示し、参照番号１４０はドライバブロック（ｄｒｉｖｅｒ  ｂｌｏｃｋ）を示し、参照番号１６０は電荷ポンプ回路を示す。
オシレータブロック１２０は、アクティブロウレベルを有するポンプイネーブル信号ｎＰＵＭＰｅｎに応答して発振動作を遂行し、その結果として、相補的な状態を有する発振信号Φｐ、／Φｐを出力する。
図２は、オシレータブロック１２０の詳細回路を示す回路図である。
図２を参照すると、オシレータブロック１２０は、連結されたＮＯＲゲートＧ１と四つのインバーター（ＩＮＶ１）−（ＩＮＶ４）とで構成される。
再び、図１を参照すると、ドライバブロック１４０は、オシレータブロック１２０から出力される発振信号Φｐ、／Φｐを受け取って、相補的な状態を有するクロック信号Φ、／Φを出力する。
図３は、ドライバブロックの詳細回路を示す回路図である。
図３を参照すると、四つのインバーター（ＩＮＶ５）−（ＩＮＶ８）で構成され、図３に示したように連結されている。
【００１１】
図４は、本発明の望ましい実施形態による電荷ポンプ回路１６０を示す回路図である。
図４を参照すると、本発明の電荷ポンプ回路１６０は、電荷供給素子として用いられ、電源電圧端子１６１及びプリチャージノード１６２の間に連結されるＰＭＯＳトランジスタＭＰＯと、前記プリチャージノード１６２及び出力端子１６３の間に直列連結される複数のポンプ段（Ｐｕｍｐ  Ｓｔａｇｅ、ＰＳ）とを含む。
ＰＭＯＳトランジスタＭＰＯは、ポンプイネーブル信号ｎＰＵＭＰｅｎによってターンオン／オフされる。複数のポンプ段のうちの奇数（又は偶数）ポンプ段は、クロック信号Φに応答して動作し、偶数（又は奇数）ポンプ段は、クロック信号／Φに応答して動作する。各ポンプ段ＰＳは、二つのキャパシタＣｔ、Ｃｃと、一つのＰＭＯＳトランジスタＭｔと、ダイオードＤ１、Ｄ２で構成される第１及び第２電流経路（又は電荷経路）とを含む。
各ポンプ段ＰＳは同一の参照符号ＰＳで表記される。また、参照符号の添字ｔは伝達（ｔｒａｎｓｆｅｒ）のｔを意味し、添字ｃは制御（ｃｏｎｔｒｏｌ）のｃを意味する。
【００１２】
説明の便宜上、第１ポンプ段ＰＳに対する回路構成を説明する。その他のポンプ段も第１ポンプ段ＰＳと同一な回路構成を有するので、第１ポンプ段ＰＳの説明と同様になる。。
電荷伝達素子として用いられるＰＭＯＳトランジスタＭｔは、ゲート端子、ドレイン端子、ソース端子、そしてバルク端子を有する。ＰＭＯＳトランジスタＭｔのソース端子は、プリチャージノード１６２に連結され、ドレイン端子は、Ｎｔノード（又は電荷伝達ノード）に連結され、ゲート端子は、キャパシタＣｃの一端子に連結されている。キャパシタＣｃの他の端子はクロック信号Φに連結されている。
第１電流経路を形成するダイオードＤ１のアノード端子は、ＰＭＯＳトランジスタＭｔのドレイン端子、即ち、Ｎｔノードに連結され、カソード端子は、ＰＭＯＳトランジスタＭｔのゲート端子に連結されている。第２電流経路を形成するダイオードＤ２のアノード端子は、ＰＭＯＳトランジスタＭｔのゲート端子に連結され、カソード端子は、ＰＭＯＳトランジスタＭｔのドレイン端子、即ち、Ｎｔノードに連結されている。
キャパシタＣｔの一端子は、Ｎｔノード、即ち、ＰＭＯＳトランジスタＭｔのドレイン端子に連結され、他の端子はクロック信号Φに連結されている。
【００１３】
図４に示しているように、その他のポンプ段ＰＳのＰＭＯＳトランジスタＭｔのソース端子は、前段のポンプ段ＰＳのＮｔノード（又は電荷伝達トランジスタのドレイン端子）に連結される。各ポンプ段ＰＳを構成するＰＭＯＳトランジスタＭｔのバルク（又はバルク端子）は個別的にフローティング状態に維持される。
【００１４】
ここで、ダイオードＤ１は、電流又は電荷がＰＭＯＳトランジスタＭｔのドレイン端子（又はＮｔノード）からゲート端子に流れるように電流経路を提供する。このようなダイオードＤ１は、Ｎｔノードの電圧上昇により電荷がソース端子又は前段に逆流することを防止するためのものであり、ＰＭＯＳトランジスタＭｔのゲート電圧を適切に上昇させるために用いられる。
ダイオードＤ２は、電流又は電荷がＰＭＯＳトランジスタＭｔのゲート端子からドレイン端子（又はＮｔノード）に流れるように電流経路を提供する。このようなダイオードＤ２は、ＰＭＯＳトランジスタＭｔのゲート端子に流入される過多な電荷（又は剰余電荷）をＮｔノードへ流出させるために用いられる。
【００１５】
各ポンプ段ＰＳで、第１及び第２電流経路を形成するダイオードＤ１、Ｄ２はＭＯＳ工程によって実現することができる。即ち、ダイオード動作をするように、ＭＯＳトランジスタの端子を、適切に連結することによって達成することができる。
図５は、図４のダイオードに代えてＭＯＳトランジスタを用いて実現する電荷ポンプ回路の実施形態を示す回路図である。
図５を参照すると、第１電流経路を形成するＰＭＯＳトランジスタＭｃ１のドレイン及びゲート端子は、ＰＭＯＳトランジスタＭｔのゲート端子に連結され、ソース端子は、Ｎｔノードに連結されている。第２電流経路を形成するＰＭＯＳトランジスタＭｃ２のソース端子は、ＰＭＯＳトランジスタＭｔのゲート端子に連結され、ドレイン及びゲート端子は、Ｎｔノード、即ち、ＰＭＯＳトランジスタＭｔのドレイン端子に連結されている。ＰＭＯＳトランジスタＭｃ１、Ｍｃ２のバルク端子は、フローティング状態に維持される。
【００１６】
図５を参照して、本発明の望ましい実施形態による電荷ポンプ回路の動作を詳細に説明する。
ポンプイネーブル信号ｎＰＵＭＰｅｎがロウレベルに遷移すれば、電荷供給素子として用いられるＰＭＯＳトランジスタＭＰＯがターンオンされ、これによって、電源電圧端子１６１からプリチャージノード１６２に電荷が供給される。第１クロック信号Φと第２クロック信号／Φとは相補的である。第１クロック信号がロウレベルであり、第２クロック信号が／Φがハイレベルであれば、第１ポンプ段ＰＳ（又は奇数ポンプ段ＰＳ）のＰＭＯＳトランジスタＭｔのゲート電圧は、ＰＭＯＳトランジスタＭｔのソース電圧よりしきい電圧以上低くなり、その結果、プリチャージノード１６２に流入される電荷は、ＰＭＯＳトランジスタＭｔを通じてＮｔノードに伝達される。
【００１７】
その後に、第１クロック信号Φがハイレベルになり、第２クロック信号／Φがロウレベルになれば、第２ポンプ段ＰＳ（又は偶数ポンプ段ＰＳ）のＰＭＯＳトランジスタＭｔのゲート電圧が、ソース電圧よりしきい電圧以上低くなり、その結果、第１ポンプ段のＮｔノードの電荷は第２ポンプ段のＰＭＯＳトランジスタＭｔを通じて第２ポンプ段のＮｔノードに伝達される。この時に、第１ポンプ段のＰＭＯＳトランジスタＭｔのゲート電圧はキャパシタＣｃのカップリング電圧によって高くなって第１ポンプ段のＮｔノードの電荷はプリチャージノード１６２に逆流しない。
【００１８】
このような動作は、その他のポンプ段にも同一に連続的に遂行され、その結果、電源電圧端子１６１から出力端子１６３に電荷が伝達される。これは各ポンプ段ＰＳのＮｔノード及び出力端子１６３の電圧が徐々に上昇することを意味する。このようなポンプ動作は要求される出力電圧Ｖｐｕｍｐを得るまで遂行される。
【００１９】
各ポンプ段ＰＳのＮｔノードの電圧が上昇する時に、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔが電荷伝達機能だけではなく、電荷逆流防止機能を遂行するように、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔのゲート端子の電圧は、各ポンプ段ＰＳのＮｔノードの電圧と共に上昇しなければならない。これは次のような動作により行われる。
各ポンプ段ＰＳのＮｔノードの電圧が、ＰＭＯＳトランジスタＭｔのゲート端子の電圧よりダイオード連結されたＰＭＯＳトランジスタＭｃ１のしきい電圧以上高ければ、各ポンプ段ＰＳのＮｔノードにある電荷がＰＭＯＳトランジスタＭｔのゲート端子に伝達され、その結果、各ポンプ段のＰＭＯＳトランジスタＭｔのゲート電圧が上昇する。
【００２０】
このようなポンプ動作が短い時間（例えば、数十μｓ以内）に行われる場合に、各ポンプ段ＰＳのＮｔノードは安定した電圧を維持することができる。ここで、安定した電圧とは、出力電圧Ｖｐｕｍが所望電圧に到達するために要求される電圧を意味する。
ポンプ動作が長い時間（例えば、数百μｓ以上）続けて遂行される場合、即ち、各ポンプ段ＰＳのＮｔノードが安定した電圧になった以後にも、続けてポンプ動作が遂行される場合に、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔのゲート電圧が安定した電圧より高くなる。これは、第１電流経路を通じてＮｔノードからゲート端子に電荷が過多に流入されるからである。これによって、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔのゲート端子とソース端子との間の電圧差が減少するようになる。
【００２１】
このように、ポンプ動作が長い時間持続される時に、発生するＰＭＯＳトランジスタＭｔのゲート電圧の上昇は、第２電流経路を形成するダイオード連結されたＰＭＯＳトランジスタＭｃ２によって抑制することができる。即ち、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔのゲート端子に流入する過多な電荷（又は剰余電荷）は、第１クロック信号Φがハイレベルであり、第２クロック信号／Φがロウレベルである時に、ダイオード連結されたＰＭＯＳトランジスタＭｃ２又は第２電流経路を通じてゲート端子からＮｔノードに再び流出することができる。このような動作の繰り返しによって、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔのゲート端子は適切な電圧を維持するようになる。即ち、ポンプ動作が長い時間（例えば、数百μｓ以上）持続されても、各ポンプ段ＰＳのＰＭＯＳトランジスタＭｔのゲート端子は続けて安定した電圧を維持するようになって安定した出力電圧Ｖｐｕｍｐを得ることができるようになる。
【００２２】
図６は、本発明の第２実施形態による電荷ポンプ回路を示す回路図である。
【００２３】
図６を参照すると、本発明の電荷ポンプ回路は、電荷供給素子として用いられるＰＭＯＳトランジスタＭＰＯと複数のポンプ段ＰＳａとを含む。
ＰＭＯＳトランジスタＭＰＯは、電源電圧端子１６１ａ及びプリチャージノード１６２ａの間に連結され、アクティブロウレベルのポンプイネーブル信号ｎＰＵＭＰｅｎによりターンオン／オフされる。
複数のポンプ段ＰＳａは、プリチャージノード１６２ａ及び出力電圧Ｖｐｕｍｐを出力するための出力端子１６３ａの間に直列連結されている。各ポンプ段ＰＳａは、図１のドライバブロック１４０から提供される互いに相補的な第１及び第２クロック信号Φ、／Φに応答してポンプ動作を遂行する。
各ポンプ段ＰＳａは、三つのキャパシタＣｔａ、Ｃｃａ、Ｃｐと、一つのＰＭＯＳトランジスタＭｔと、三つのダイオードＤ１ａ、Ｄ２ａ、Ｄ３ａで構成される第１及び第２電流経路とを含み、各ポンプ段ＰＳａは同一な参照符号で表記される。
【００２４】
説明の便宜上、第１ポンプ段ＰＳａに対する回路構成を説明する。その他のポンプ段ＰＳａも同一な回路構成を有するので、第１ポンプ段ＰＳａの説明と同様になる。
電荷伝達素子（又は電荷伝達トランジスタ）として用いられるＰＭＯＳトランジスタＭｔａは、ゲート端子、ドレイン端子、ソース端子、そしてバルク端子を有する。ＰＭＯＳトランジスタＭｔａのソース端子は、プリチャージノード１６２ａに連結され、ドレイン端子はＮｔａノードに連結され、ゲート端子はキャパシタＣｃａの一端子に連結されている。キャパシタＣｃａの他の端子はクロック信号Φに連結されている。キャパシタＣｔａの一端子はＮｔａノード即ちＰＭＯＳトランジスタＭｔａのドレイン端子に連結され、キャパシタＣｔａの他の端子はクロック信号Φに連結されている。ここで、Ｎｔａノードは次のポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのソース端子に連結され、ダイオードＤ１ａは第１電流経路を形成し、ダイオードＤ２ａ、Ｄ３ａ及びキャパシタＣｐは第２電流経路を形成する。
【００２５】
第１電流経路を形成するダイオードＤ１ａは、ＰＭＯＳトランジスタＭｔａのドレイン端子即ちＮｔａノードに連結されるアノード端子と、ＰＭＯＳトランジスタＭｔａのゲート端子に連結されるカソード端子とを有する。第２電流経路を形成するキャパシタＣｐ及びダイオードＤ２ａ、Ｄ３ａにおいて、ダイオードＤ２ａのアノード端子はＰＭＯＳトランジスタＭｔａのゲート端子に連結され、ダイオードＤ２ａのカソード端子はダイオードＤ３ａのアノード端子に連結されている。ダイオードＤ３ａのカソード端子はＰＭＯＳトランジスタＭｔａのドレイン端子即ちＮｔａノードに連結されている。ダイオードＤ２ａのカソード端子とダイオードＤ３ａのアノード端子との接続ノードにはキャパシタＣｐの一端子が連結され、キャパシタＣｐの他の端子は第２クロック信号／Φが供給される。
【００２６】
図６に示したように、その他のポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのソース端子は、前段のポンプ段ＰＳａのＮｔａノード（又は電荷伝達トランジスタのドレイン端子）に連結される。各ポンプ段ＰＳａを構成するＰＭＯＳトランジスタＭｔａのバルク（又はバルク端子）はフローティング状態に個別的に維持される。
【００２７】
前述したように、ダイオードＤ１ａは、電流又は電荷がＰＭＯＳトランジスタＭｔａのドレイン端子（又はＮｔａノード）からゲート端子に流れるように電流経路を提供する。このようなダイオードＤ１ａは、Ｎｔａノードの電圧上昇によって電荷がソース端子又は前段に逆流することを防止するために提供されるものであり、ＰＭＯＳトランジスタＭｔａのゲート電圧を適切に上昇させる。
ダイオードＤ２ａ、Ｄ３ａ及びキャパシタＣｐは、電流又は電荷がＰＭＯＳトランジスタＭｔａのゲート端子からドレイン端子（又はＮｔａノード）に流れるように電流経路を提供する。このような構成のＤ２ａ、Ｄ３ａ、Ｃｐは、ＰＭＯＳトランジスタＭｔａのゲート端子に流入される過多な電荷（又は剰余電荷）を対応するＮｔａノードへ流出させるために用いられる。
【００２８】
各ポンプ段ＰＳａにおいて、ダイオードＤ１ａ、Ｄ２ａ、Ｄ３ａはＭＯＳ工程によって実現することができる。これは、ダイオード動作をするように、ＭＯＳトランジスタの端子を適切に連結することによって達成できる。
図７は、ＭＯＳトランジスタを用いて実現される電荷ポンプ回路の望ましい実施形態を示す回路図である。図６の各ポンプ段ＰＳａのダイオードＤ１ａ、Ｄ２ａ、Ｄ３ａはＰＭＯＳトランジスタＭｃａ、Ｍｃｂ、Ｍｃｃに各々対応する。
図７を参照すると、ＰＭＯＳトランジスタＭｃａのドレイン及びゲート端子は、ＰＭＯＳトランジスタＭｔａのゲート端子に共通に連結され、ソース端子はＮｔａノードに連結されている。ＰＭＯＳトランジスタＭｃｂのソース端子はＰＭＯＳトランジスタＭｔａのゲート端子に連結され、ドレイン及びゲート端子はキャパシタＣｐの一端子に共通に連結されている。ＰＭＯＳトランジスタＭｃｃのソース端子はキャパシタＣｐの一端子に連結され、ドレイン及びゲート端子はＮｔａノード即ちＰＭＯＳトランジスタＭｔａのドレイン端子に共通に連結されている。ＰＭＯＳトランジスタＭｃａ、Ｍｃｂ、Ｍｃｃのバルク端子はフローティング状態に維持される。
【００２９】
以下、本発明の第２実施形態による電荷ポンプ回路の動作を図６乃至図８を参照して詳細に説明する。
ポンプイネーブル信号ｎＰＵＭＰｅｎがロウレベルに遷移すれば、電荷供給素子として用いられるＰＭＯＳトランジスタＭＰＯがターンオンされ、これによって、電源電圧端子１６１ａからプリチャージノード１６２ａに電荷が供給される。
互いに相補的な第１クロック信号Φがロウレベルであり、第２クロック信号／Φがハイレベルであれば、第１ポンプ段ＰＳａ（又は奇数ポンプ段ＰＳａ）のＰＭＯＳトランジスタＭｔａのゲート電圧はＰＭＯＳトランジスタＭｔａのソース電圧よりしきい電圧以上低くなり、その結果、プリチャージノード１６２ａに流入する電荷はＰＭＯＳトランジスタＭｔａを通じてＮｔａノードに伝達される。
【００３０】
その後に、第１クロック信号Φがハイレベルになり、第２クロック信号／Φがロウレベルになれば、第２ポンプ段ＰＳａ（又は偶数ポンプ段ＰＳａ）のＰＭＯＳトランジスタＭｔａのゲート電圧がＰＭＯＳトランジスタＭｔａのソース電圧よりしきい電圧以上低くなり、その結果、第１ポンプ段のＮｔａノードの電荷は第２ポンプ段のＰＭＯＳトランジスタＭｔａを通じて第２ポンプ段のＮｔａノードに伝達される。この時に、第１ポンプ段のＰＭＯＳトランジスタのゲート電圧はキャパシタＣｃａのカップリング電圧により高くなり、第１ポンプ段Ｎｔａノードの電荷はプリチャージノード１６２ａに逆流しない。
【００３１】
このような動作は、その他のポンプ段にも同一に連続的に遂行され、その結果、電源電圧端子１６１ａから出力端子１６３ａに電荷が伝達される。これは、各ポンプ段ＰＳａのＮｔａノード及び出力端子１６３ａの電圧が徐々に上昇することを意味する。各ポンプ段ＰＳａのＮｔａノードの電圧が上昇する時に、各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート端子の電圧は、前述したような方法により、各ポンプ段ＰＳａのＮｔａノードの電圧と共に上昇する。このような動作は、各Ｎｔａノード及び出力端子１６３ａの電圧が安定するまで遂行される。即ち、要求される出力電圧Ｖｐｕｍｐを得ることができるまでポンプ動作が遂行される。
【００３２】
出力電圧Ｖｐｕｍｐ及び各Ｎｔａノードの電圧が安定した後にも、続けてポンプ動作が要求される場合、即ち、長い時間（例えば、数百μｓ以上）ポンプ動作を遂行する場合に、各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート電圧は、第１電流経路を形成するダイオード連結されたＰＭＯＳトランジスタＭｃａを通じてＮｔａノードから伝達される電荷により徐々に増加する。
したがって、各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート端子とソース端子との電圧差はポンプ動作が遂行されることによって、徐々に減少する。
各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート電圧の上昇は、ダイオード連結されたＰＭＯＳトランジスタＭｃｂ、Ｍｃｃ及びキャパシタＣｐで構成される第２電流経路によって抑制することができる。即ち、各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート端子に流入する過多な電荷（又は剰余電荷）は、第１クロック信号Φがハイレベルであり、第２クロック信号／Φはロウレベルである時に、ダイオード連結されたＰＭＯＳトランジスタＭｃｂを通じてＰＭＯＳトランジスタＭｔａのゲート端子からダイオード連結されたＰＭＯＳトランジスタＭｃｃのソース端子に伝達される。その次に、第１クロック信号Φがロウレベルであり、第２クロック信号／Φがハイレベルになる時に、ダイオード連結されたＰＭＯＳトランジスタＭｃｃのソース端子に伝達された剰余電荷はＮｔａノードに流出することができる。
このような動作の繰り返しによって各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート端子は、適切な電圧を維持するようになる。即ち、ポンプ動作が長い時間持続されても、各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲート端子は、続けて安定した電圧を維持するようになって安定した出力電圧Ｖｐｕｍｐを得ることができる。
【００３３】
図８は、本発明の第３実施形態による電荷ポンプ回路を示す回路図である。
図８を参照すると、各ポンプ段ＰＳａのＰＭＯＳトランジスタＭｔａのゲートとソース端子との電圧差が減少することを抑制するため、本発明の第２実施形態とは異なり、ＰＭＯＳトランジスタＭｃｃのゲート端子を、Ｎｔａノードに代えてＰＭＯＳトランジスタＭｔａのゲート端子に連結することができる。
前述したように、各ポンプ段のＰＭＯＳトランジスタＭｃａ、Ｍｃｂ、Ｍｃｃのバルク端子は、各バルク端子を浮遊状態に維持して、他のポンプ段のＰＭＯＳトランジスタＭｃａ、Ｍｃｂ、Ｍｃｃのバルク端子と電気的に分離される。
【００３４】
図９は、時間の経過による出力電圧Ｖｐｕｍｐの変化を示す図面である。
図９において、参照符号ＶｐｕｍｐＧは、本発明の実施形態により得られる出力電圧を示し、参照符号ＶｐｕｍｐＢは本発明の実施形態の各ポンプ段の第２電流経路がない場合に得られる出力電圧を示す。
短い時間（例えば、数十μｓ以内）ポンプ動作が遂行される場合には、第２電流経路に関係なく、出力電圧Ｖｐｕｍｐは一定である。しかし、ポンプ動作が長い時間（例えば、数百μｓ以上）続けて遂行されれば、第２電流経路を有しない電荷ポンプ回路の出力電圧ＶｐｕｍｐＢは時間の経過によって段々に低くなる。一方、第２電流経路を有する電荷ポンプ回路の出力電圧ＶｐｕｍｐＧは、時間の経過に関係なく、殆ど一定に維持される。
図１０及び図１１は、本発明による電荷ポンプ回路のポンプ容量及びポンプ効率の実験結果を示す図である。
図１０及び図１１に示したように、時間の経過と関係なく、一定に維持される出力電圧は、電荷ポンプ回路が非常に低い電圧（例えば、２Ｖ、又はそれより低い電源電圧）でも動作可能なだけではなく、高いポンプ効率をも有するようになる。
【００３５】
以上で、本発明による回路の構成及び動作を上述した説明及び図面によって示したが、これは例を挙げて説明したに過ぎない。本発明の技術思想及び範囲を外れない範囲内で多様な変化及び変更が可能である。
【００３６】
【発明の効果】
上述のように、電荷ポンプ回路は、非常に低い電源電圧（例えば、２Ｖ、又はそれより低い電源電圧）で安定した高電圧を生成することができるだけではなく、ポンプ容量の急激な減少なく、長い時間（例えば、数百μｓ以上）高電圧を維持することができる。
【図面の簡単な説明】
【図１】一般的な高電圧発生回路を示すブロック図。
【図２】図１に示されたオシレータブロックの望ましい実施形態を示す回路図。
【図３】図１に示されたドライバブロックの望ましい実施形態を示す回路図。
【図４】本発明の第１実施形態による電荷ポンプ回路を示す回路図。
【図５】ＰＭＯＳトランジスタを用いて実現される図４の電荷ポンプ回路を示す回路図。
【図６】本発明の第２実施形態による電荷ポンプ回路を示す回路図。
【図７】ＰＭＯＳトランジスタを用いて実現される図６の電荷ポンプ回路を示す回路図。
【図８】ＰＭＯＳトランジスタを用いて実現される図６の電荷ポンプ回路を示す回路図。
【図９】時間の経過による本発明の電荷ポンプ回路の出力電圧変化を示す図面。
【図１０】本発明による電荷ポンプ回路のポンプ容量の実験結果を示す図面。
【図１１】本発明による電荷ポンプ回路のポンプ効率実験結果を示す図面。
【符号の説明】
１２０  オシレータブロック
１４０  ドライバブロック
１６０  電荷ポンプ回路
ＰＳ    ポンプ段
ＰＳａ  ポンプ段
【図１】
0004044800.tif 000002
【図２】
0004044800.tif 000003
【図３】
0004044800.tif 000004
【図４】
0004044800.tif 000005
【図５】
0004044800.tif 000006
【図６】
0004044800.tif 000007
【図７】
0004044800.tif 000008
【図８】
0004044800.tif 000009
【図９】
0004044800.tif 000010
【図１０】
0004044800.tif 000011
【図１１】
0004044800.tif 000012