【手続補正書】
【提出日】平成20年7月22日(2008.7.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板あるいは前記基板上に形成されたＧａＮ系半導体膜の表面に、マスク材料により成長領域を形成する工程と、
前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させる工程と、を有することを特徴とする半導体素子の製造方法。
【請求項２】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、マスク材料により成長領域を形成する工程と、
前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料を覆う工程と、
前記マスク材料の上部のＧａＮ系半導体の膜厚を増加させる工程と、を有することを特徴とする半導体素子の製造方法。
【請求項３】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、マスク材料により成長領域を形成する工程と、
前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させる工程と、
前記マスク材料の上部のＧａＮ系半導体の膜厚を増加させる工程と、を有することを特徴とする半導体素子の製造方法。
【請求項４】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、を形成する工程と、
前記第一の領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記第二の領域を覆う工程と、
前記第二の領域の上部のＧａＮ系半導体の膜厚を増加させる工程と、を有することを特徴とする半導体素子の製造方法。
【請求項５】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、を形成する工程と、
前記第一の領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記第二の領域の上部で複数のＧａＮ系半導体を合体させる工程と、
前記第二の領域の上部のＧａＮ系半導体の膜厚を増加させる工程と、を有することを特徴とする半導体素子の製造方法。
【請求項６】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面にマスク材料により成長領域を形成する工程と、
前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料を覆う工程と、
少なくとも前記基板と前記マスク材料とを除去する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項７】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面にマスク材料により成長領域を形成する工程と、
前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させる工程と、
少なくとも前記基板と前記マスク材料とを除去する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項８】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、を形成する工程と、
前記第一の領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記第二の領域を覆う工程と、
少なくとも前記基板を除去する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項９】
基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、を形成する工程と、
前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、
複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記非成長領域の上部で複数のＧａＮ系半導体を合体させる工程と、
少なくとも前記基板を除去する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項１０】
更に、活性層を含む積層構造を積層する工程を有する、請求項６乃至９に記載の半導体素子の製造方法。
【請求項１１】
更に、電極を形成する工程を有する請求項１０に記載の半導体素子の製造方法。
【請求項１２】
前記電極は、請求項６乃至９に記載の半導体素子が有する面のうち、前記積層構造が積層される面と対向する面に形成されることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
基板と、
前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に成長領域を形成するマスク材料と、
前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させることで形成されたＧａＮ系半導体と、を有することを特徴とする半導体素子。
【請求項１４】
基板と、
前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に成長領域を形成するマスク材料と、
前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記マスク材料を覆い、前記マスク材料の上部のＧａＮ系半導体の膜厚を増加させることで形成されたＧａＮ系半導体と、を有することを特徴とする半導体素子。
【請求項１５】
基板と、
前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に成長領域を形成するマスク材料と、
前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させ、前記マスク材料の上部のＧａＮ系半導体の膜厚を増加させることで形成されたＧａＮ系半導体と、を有することを特徴とする半導体素子。
【請求項１６】
基板と、
前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に形成された前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、
前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記非成長領域を覆い、前記非成長領域の上部のＧａＮ系半導体の膜厚を増加させることで形成されたＧａＮ系半導体と、を有することを特徴とする半導体素子。
【請求項１７】
基板と、
前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に形成された前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、
前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記非成長領域の上部で複数のＧａＮ系半導体を合体させ、前記非成長領域の上部のＧａＮ系半導体の膜厚を増加させることで形成されたＧａＮ系半導体と、を有することを特徴とする半導体素子。
【請求項１８】
基板と、
前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に成長領域を形成するマスク材料と、
前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げて前記マスク材料を覆うことで形成されたＧａＮ系半導体と、を有し、
少なくとも前記基板と前記マスク材料とが除去されたことを特徴とする半導体素子。
【請求項１９】
活性層を含む積層構造を更に有することを特徴とする請求項１８に記載の半導体素子。
【請求項２０】
電極を更に有することを特徴とする請求項１９に記載の半導体素子。
【請求項２１】
前記電極は、請求項１８に記載の半導体素子が有する面のうち、前記積層構造が積層される面と対向する面に形成されていることを特徴とする請求項２０に記載の半導体素子。
【請求項２２】
請求項１８に記載の半導体素子に、活性層を含む積層構造を形成する工程を有することを特徴とする半導体素子の製造方法。
【請求項２３】
電極を形成する工程を有することを特徴とする請求項２２に記載の半導体素子の製造方法。
【請求項２４】
請求項１９に記載の半導体素子に、電極を形成する工程を有することを特徴とする半導体素子の製造方法。
【請求項２５】
前記電極は、請求項１８に記載の半導体素子が有する面のうち、前記積層構造が積層される面と対向する面に形成されることを特徴とする請求項２３または２４に記載の半導体素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の半導体素子の成長方法は、基板あるいは前記基板上に形成されたＧａＮ系半導体膜の表面に、マスク材料により成長領域を形成する工程と、前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させる工程と、を有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の半導体素子の成長方法は、基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、マスク材料により成長領域を形成する工程と、前記成長領域に、ファセット構造のＧａＮ系半導体を形成する工程と、複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記マスク材料を覆う工程と、前記マスク材料の上部のＧａＮ系半導体の膜厚を増加させる工程と、を有することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の半導体素子の成長方法は、基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、を形成する工程と、前記第一の領域に、ファセット構造のＧａＮ系半導体を形成する工程と、複数の前記ファセット構造のＧａＮ系半導体を成長させるとともに転位を曲げ、前記第二の領域を覆う工程と、前記第二の領域の上部のＧａＮ系半導体の膜厚を増加させる工程と、を有することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の半導体素子は、基板と、前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に成長領域を形成するマスク材料と、前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記マスク材料の上部で複数のＧａＮ系半導体を合体させることで形成されたＧａＮ系半導体と、を有することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の半導体素子は、基板と、前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に成長領域を形成するマスク材料と、前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記マスク材料を覆い、前記マスク材料の上部のＧａＮ系半導体の膜厚を増加させることで形成されたＧａＮ系半導体と、を有することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の半導体素子は、基板と、前記基板あるいは前記基板上に形成されたＧａＮ系半導体層の表面に形成された前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を可能とする第一の領域と、前記表面に垂直なＧａＮ系半導体のエピタキシャル成長を抑制する第二の領域と、前記成長領域に形成されたファセット構造のＧａＮ系半導体を成長させて転位を曲げ、前記非成長領域を覆い、前記非成長領域の上部のＧａＮ系半導体の膜厚を増加させることで形成されたＧａＮ系半導体と、を有することを特徴とする。