【手続補正書】
【提出日】平成20年2月6日(2008.2.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】画像表示パネル部材のテスト方法、画像表示パネル部材、画像表示パネル、および画像表示パネルの駆動方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた複数のゲート配線と、
前記基板上に設けられた、前記複数のゲート配線とマトリックス状に交差する複数のソース配線と、
前記ソース配線および前記ゲート配線と接続された、複数の画素駆動部と、
前記基板上に一体形成された半導体素子を有する、前記ゲート配線に信号を出力するゲート駆動回路とを備えた画像表示パネル部材のテスト方法であって、
前記基板上にソース検査用配線を設け、前記ゲート駆動回路と前記画素駆動部とを駆動させながら、前記ソース検査用配線から検査用信号を前記ソース配線に印加する画像表示パネル部材のテスト方法。
【請求項２】
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記スイッチング素子を、テストの終了後にＯＦＦとする請求項１に記載の画像表示パネル部材のテスト方法。
【請求項３】
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記各Ｒのソース配線側に設けられた各スイッチング素子が共通に接続された第１の制御配線と、前記各Ｇのソース配線側に設けられた各スイッチング素子が共通に接続された第２の制御配線と、前記各Ｂのソース配線側に設けられた各スイッチング素子が共通に接続された第３の制御配線とを設けた請求項１に記載の画像表示パネル部材のテスト方法。
【請求項４】
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線を設け、
前記第１の出力配線および前記第２の出力配線から前記検査用信号を印加する請求項１に記載の画像表示パネル部材のテスト方法。
【請求項５】
請求項１，３，４のいずれかに記載の画像表示パネル部材のテスト方法を用いてテストした画像表示パネル部材にソース駆動回路を設けて作成した画像表示パネルの駆動方法であって、
前記検査用配線または前記第１，第２の出力配線を、プリチャージ回路の一部として用いる画像表示パネルの駆動方法。
【請求項６】
基板と、
前記基板上に設けられた複数のゲート配線と、
前記基板上に設けられた、前記複数のゲート配線とマトリックス状に交差する複数のソース配線と、
前記ソース配線および前記ゲート配線と接続された、複数の画素駆動部とを備え、
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線が設けられた画像表示パネル部材のテスト方法であって、
前記基板上にゲート検査用配線を設け、前記画素駆動部を駆動させながら、前記第１および第２の出力配線から検査用信号を前記ソース配線に印加し、前記ゲート検査用配線からゲート検査用信号を前記ゲート配線に印加する画像表示パネル部材のテスト方法。
【請求項７】
前記ゲート検査用配線は、偶数番目の前記ゲート配線を共通して接続する第１のサブ検査用配線と、奇数番目の前記ゲート配線を共通して接続する第２のサブ検査用配線とを有し、
前記第１のサブ検査用配線と、前記第２のサブ検査用配線とで交互にゲート検査用信号を印加する請求項６に記載の画像表示パネル部材のテスト方法。
【請求項８】
前記第１の出力配線には、白を表示するための検査用信号を印加し、
前記第２の出力配線には、黒を表示させるための検査用信号を印加する請求項４または６に記載の画像表示パネル部材のテスト方法。
【請求項９】
前記第１の出力配線および前記第２の出力配線に、白を表示するための検査用信号または黒を表示させるための検査用信号を印加する請求項４または６に記載の画像表示パネル部材のテスト方法。
【請求項１０】
基板と、
前記基板上に設けられた複数のゲート配線と、
前記基板上に設けられた、前記複数のゲート配線とマトリックス状に交差する複数のソース配線と、
前記ソース配線および前記ゲート配線と接続された、複数の画素駆動部と、
前記基板上に一体形成された半導体素子を有する、前記ゲート配線に信号を出力するゲート駆動回路と、
前記基板上に設けられたソース検査用配線とを備えた画像表示パネル部材。
【請求項１１】
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記スイッチング素子は、テスト中にはＯＮ状態となる請求項１０に記載の画像表示パネル部材。
【請求項１２】
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、
各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記各Ｒのソース配線側に設けられた各スイッチング素子が共通に接続された第１の制御配線と、前記各Ｇのソース配線側に設けられた各スイッチング素子が共通に接続された第２の制御配線と、前記各Ｂのソース配線側に設けられた各スイッチング素子が共通に接続された第３の制御配線とが設けられており、
前記スイッチング素子は、テスト中にはＯＮ状態となる請求項１０に記載の画像表示パネル部材。
【請求項１３】
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線とが設けられた請求項１０に記載の画像表示パネル部材。
【請求項１４】
基板と、
前記基板上に設けられた複数のゲート配線と、
前記基板上に設けられた、前記複数のゲート配線とマトリックス状に交差する複数のソース配線と、
前記ソース配線および前記ゲート配線と接続された、複数の画素駆動部と、
前記基板上に設けられたソース検査用配線と、
前記基板上に設けられたゲート検査用配線とを備え、
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線が設けられた画像表示パネル部材。
【請求項１５】
前記ゲート検査用配線は、偶数番目の前記ゲート配線を共通して接続する第１のサブ検査用配線と、奇数番目の前記ゲート配線を共通して接続する第２のサブ検査用配線とを有し、
前記第１のサブ検査用配線と、前記第２のサブ検査用配線とで交互にゲート検査用信号が印加される請求項１４に記載の画像表示パネル部材。
【請求項１６】
請求項１０に記載の画像表示パネル部材と、
前記ソース配線に画像信号を印加するソース駆動回路とを備えた画像表示パネル。
【請求項１７】
請求項１１から１３のいずれかに記載の画像表示パネル部材と、
前記ソース配線に画像信号を印加するソース駆動回路とを備え、
動作中に、前記スイッチング素子はＯＦＦ状態となる画像表示パネル。
【請求項１８】
請求項１３または１４に記載の画像表示パネル部材と、
前記ゲート配線に走査信号を印加するゲート駆動回路と、
前記ソース配線に画像信号を印加するソース駆動回路とを備えた画像表示パネル。
【請求項１９】
請求項１２または１３に記載の画像表示パネル部材と、前記ソース配線に画像信号を印加するソース駆動回路と備え、
前記検査用配線または前記第１，第２の出力配線が、プリチャージ回路の一部である画像表示パネル。
【請求項２０】
請求項１４に記載の画像表示パネル部材と、前記ソース配線に画像信号を印加するソース駆動回路と、前記ゲート配線に走査信号を印加するゲート駆動回路とを備え、
前記検査用配線または前記第１，第２の出力配線が、プリチャージ回路の一部である画像表示パネル。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、液晶パネル等の画像表示パネルおよびその駆動方法、画像表示パネル部材およびそのテスト方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、第２の本発明（請求項２に対応）は、前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記スイッチング素子を、テストの終了後にＯＦＦとする第１の本発明の画像表示パネル部材のテスト方法である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、第４の本発明（請求項４に対応）は、前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線を設け、
前記第１の出力配線および前記第２の出力配線から前記検査用信号を印加する第１の本発明の画像表示パネル部材のテスト方法である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、第５の本発明（請求項５に対応）は、第１、第３、第４のいずれかの本発明の画像表示パネル部材のテスト方法を用いてテストした画像表示パネル部材にソース駆動回路を設けて作成した画像表示パネルの駆動方法であって、
前記検査用配線または前記第１，第２の出力配線を、プリチャージ回路の一部として用いる画像表示パネルの駆動方法である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、第６の本発明（請求項６に対応）は、基板と、
前記基板上に設けられた複数のゲート配線と、
前記基板上に設けられた、前記複数のゲート配線とマトリックス状に交差する複数のソース配線と、
前記ソース配線および前記ゲート配線と接続された、複数の画素駆動部とを備え、
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線が設けられた画像表示パネル部材のテスト方法であって、
前記基板上にゲート検査用配線を設け、前記画素駆動部を駆動させながら、前記第１および第２の出力配線から検査用信号を前記ソース配線に印加し、前記ゲート検査用配線からゲート検査用信号を前記ゲート配線に印加する画像表示パネル部材のテスト方法である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、第１１の本発明（請求項１１に対応）は、前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記スイッチング素子は、テスト中にはＯＮ状態となる第１０の本発明の画像表示パネル部材である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、第１２の本発明（請求項１２に対応）は、前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
前記ソース検査用配線は、
各Ｒのソース配線に共通して接続された第１のサブ検査用配線と、各Ｇのソース配線に共通して接続された第２のサブ検査用配線と、各Ｂのソース配線に共通して接続された第３のサブ検査用配線とを有し、
前記各ソース配線と、前記各第１，第２，第３のサブ検査用配線との間には、スイッチング素子が設けられており、
前記各Ｒのソース配線側に設けられた各スイッチング素子が共通に接続された第１の制御配線と、前記各Ｇのソース配線側に設けられた各スイッチング素子が共通に接続された第２の制御配線と、前記各Ｂのソース配線側に設けられた各スイッチング素子が共通に接続された第３の制御配線とが設けられており、
前記スイッチング素子は、テスト中にはＯＮ状態となる第１０の本発明の画像表示パネル部材である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、第１３の本発明（請求項１３に対応）は、前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線とが設けられた第１０の本発明の画像表示パネル部材である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、第１４の本発明（請求項１４に対応）は、基板と、
前記基板上に設けられた複数のゲート配線と、
前記基板上に設けられた、前記複数のゲート配線とマトリックス状に交差する複数のソース配線と、
前記ソース配線および前記ゲート配線と接続された、複数の画素駆動部と、
前記基板上に設けられたソース検査用配線と、
前記基板上に設けられたゲート検査用配線とを備え、
前記複数のソース配線は、Ｒの画素電極用、Ｇの画素電極用およびＢの画素電極用で３本一組の計３ｎ（ｎ：１以上の整数）本であり、
各ソース配線は、第１，第２，第３の分岐ソース配線に分岐しており、
前記Ｒ、Ｇ、Ｂの３本一組について、前記Ｒ側の第１の分岐ソース配線、前記Ｇ側の第２の分岐ソース配線、前記Ｂ側の第３の分岐ソース配線は、それぞれスイッチング素子を介して第１の出力配線と共通に接続され、残りの第１，第２および第３のうち２本の分岐ソース配線は、それぞれスイッチング素子を介して第２の出力配線と共通に接続されており、
前記第１の分岐ソース配線側のスイッチング素子に共通に接続された第１の制御配線と、
前記第２の分岐ソース配線側のスイッチング素子に共通に接続された第２の制御配線と、
前記第３の分岐ソース配線側のスイッチング素子に共通に接続された第３の制御配線が設けられた画像表示パネル部材である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
また、２本の配線２１ｄ、２１ｅと３本の制御配線２３ａ〜２３ｃを設ける。さらにＲ，Ｇ，Ｂにそれぞれ対応する各ソース配線１３ａ〜１３ｃについて、その端部を３つに分岐させ、それぞれ３つのスイッチング素子２２ｄ、２２ｅ、２２ｆを設ける。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
ここで、ソース配線１３ａと接続した３つのスイッチング素子のうち、２２ｄは、補助配線２４ａを介して配線２１ｄと接続し、２２ｅは補助配線２４ｂを介して、また２２ｆは補助配線２４ｃを介して配線２１ｅと接続する。ソース配線１３ｂと接続した３つのスイッチング素子のうち、２２ｅは、補助配線２４ｂを介して配線２１ｄと接続し、２２ｄは補助配線２４ａを介し、また２２ｆは補助配線２４ｃを介して配線２１ｅと接続する。ソース配線１３ｃと接続した３つのスイッチング素子のうち、２２ｆは補助配線２４ｃを介して配線２１ｄと接続し、２２ｄは補助配線２４ａを介し、また２２ｅは補助配線２４ｂを介して配線２１ｅと接続する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
この液晶パネルをパネル完成直前のパネル部材段階で画像表示させるため、ゲート配線１２用の駆動回路１６および対向電極を駆動させながら、配線２１ｄには白を表示するための画像信号を、配線２１ｅには黒を表示するための画像信号を印加する。さらに制御配線２３ａ、２３ｂおよび２３ｃのうち、制御配線２３ａからソース配線１３ａ〜１３ｃのそれぞれのスイッチング素子２２ｄに制御信号を印加し、ソース配線１３ａと配線２１ｄ、およびソース配線１３ｂ、１３ｃと配線２１ｅとを電気的に接続させる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
また、制御配線２３ｂからソース配線１３ａ〜１３ｃのそれぞれのスイッチング素子２２ｅに制御信号を印加し、ソース配線１３ａ、１３ｃと配線２１ｅ、およびソース配線１３ｂと配線２１ｄとを電気的に接続させる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
また、制御配線２３ｃからソース配線１３ａ〜１３ｃのそれぞれのスイッチング素子２２ｆに制御信号を印加し、ソース配線１３ａ、１３ｂと配線２１ｅと、およびソース配線１３ｃと配線２１ｄとを電気的に接続させる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
同時に、対向電極を駆動させながら、奇数番目のゲート配線に接続されたスイッチング素子を動作させる走査信号と、偶数番目のゲート配線に接続されたスイッチング素子を動作させる走査信号とを、それぞれのゲート配線と接続した２つの配線２５ａおよび２５ｂから交互に印加すると、ゲート駆動回路の半導体ＩＣ、およびソース駆動回路の半導体ＩＣの両方がないパネル完成直前のパネル部材段階でも、白、黒、赤、緑、青色の画像表示ができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
なお、上記の各実施の形態において、液晶パネル部材は本発明の画像表示パネル部材に相当し、ガラス基板１１は本発明の基板に相当し、ゲート配線１２は本発明のゲート配線に相当し、ソース配線１３ａ〜１３ｃは本発明のソース配線に相当し、画素電極、ゲート配線１２，ソース配線１３および画素電極に接続されたスイッチング素子、および対向電極は本発明の画素駆動部に相当し、駆動回路１６は本発明のゲート駆動回路に相当する。