(57)【特許請求の範囲】
【請求項１】
物理層デバイスとデータの授受が可能な物理層インタ−フェースを少なくとも備えたリンク層デバイスにおいて、
送信すべきパケットを生成するパケット生成手段と、
前記パケット生成手段のパケットの生成を制御する制御手段と、
テストモードが設定されたときに、テスト信号を発生して前記制御手段に出力するテスト信号発生手段と、を備え、
前記制御手段は、前記テスト信号を受けたときに、前記送信すべきパケットとして所定のクロックに同期するサイクル・スタート・パケットを生成し、これを前記物理層インターフェースに出力するように、前記パケット生成手段の動作を制御することを特徴とするテスト回路付きリンク層デバイス。
【請求項２】
前記物理層インタ−フェースは、データを送信するためのｎ個のドライバを有し、かつ、前記テスト信号を受けたときに、前記パケット生成手段からの前記サイクル・スタート・パケットに基づいて前記ｎ個のドライバに供給するテストデータをそれぞれ生成し、この各生成テストデータを前記各ドライバに出力するテストデータ生成手段を、さらに備えたことを特徴とする請求項１に記載のテスト回路付きリンク層デバイス。
【請求項３】
前記リンク層デバイスは、ＩＥＥＥ１３９４インターフェースのリンク層デバイスであることを特徴とする請求項１又は請求項２に記載のテスト回路付きリンク層デバイス。
【請求項４】
物理層デバイスとデータの授受が可能な物理層インタ−フェースを少なくとも備えたリンク層デバイスにおいて、
選択信号が入力されたときに、前記選択信号に基づいて所定のパターンからなるテストデータを所定のクロックに同期して発生するテストデータ発生手段と、
テスト信号が入力されたときに、前記テスト信号に基づいて前記テストデータ発生手段が発生するテストデータを前記物理層インターフェースに選択出力するセレクタ手段と、
を備えたことを特徴とするテスト回路付きリンク層デバイス。
【請求項５】
前記リンク層デバイスは、ＩＥＥＥ１３９４インターフェースのリンク層デバイスであることを特徴とする請求項４に記載のテスト回路付きリンク層デバイス。
【請求項６】
リンク層デバイスとデータの授受が可能なリンク層インターフェースを少なくとも備えた物理層デバイスにおいて、
選択信号が入力されたときに、前記選択信号に基づいて所定のパターンからなるテストデータを所定のクロックに同期して発生するテストデータ発生手段と、
テスト信号が入力されたときに、前記テスト信号に基づいて前記テストデータ発生手段が発生するテストデータを前記リンク層インターフェースに選択出力するセレクタ手段と、
を備えたことを特徴とするテスト回路付き物理層デバイス。
【請求項７】
前記物理層デバイスは、ＩＥＥＥ１３９４インターフェースの物理層デバイスであることを特徴とする請求項６に記載のテスト回路付き物理層デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テスト回路を有するテスト回路付きリンク層デバイス、およびテスト回路付き物理層デバイスに関し、例えばＩＥＥＥ１３９４インターフェースのリンク層デバイスや物理層デバイスなどに適用されるものである。
【０００２】
【従来の技術】
従来、例えばＩＥＥＥ１３９４インターフェースの物理層デバイスやリンク層デバイスは、一般に独立に構成されている。
【０００３】
そして、例えばリンク層デバイスから物理層デバイスに対して、データ、制御信号、リンクリクエスト信号など各種の信号が転送され、その各信号とシステムクロックとの遅れなどが、ＡＣタイミング規格としてＩＥＥＥ１３９４規格で規定されている。
【０００４】
【発明が解決しようとする課題】
ところで、従来、そのようなＡＣタイミング規格の測定は、リンク層デバイスまたは物理層デバイスを単体で行うことができないという不都合があった。
【０００５】
この不都合を解消するには、図８に示すように、独立に構成されるリンク層デバイス１と物理層デバイス２を、ＣＰＵ３、ＲＡＭ４、ＲＯＭ５などと一体に組に合わせて、ＩＥＥＥ１３９４システムＡにする必要がある。さらに、そのシステムＡは、ＩＥＥＥ１３９４ケーブル６を介して物理層デバイス７などからなるターゲットシステムＢに接続する必要がある。そして、従来は、ＩＥＥＥ１３９４システムの状態でリンク層デバイスや物理層デバイスを動作させ、ＡＣタイミング規格の測定を行う必要があった。
【０００６】
しかし、従来は、システムレベルで動作させるために、専用の評価ボード、ソフトウェア、および通信相手となるターゲットシステムが必要となる上に、評価環境を構築するための工数やコスト期間が大きくなるというような不都合があった。また、その測定のために、温度、電源電圧等の測定結果に影響を与える各種の条件を変えることが困難であった。
【０００７】
そこで、本発明の第１の目的は、上記の点に鑑み、リンク層デバイス単体でＡＣタイミング測定ができるようにし、これにより従来の不都合を解消でき、かつ、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定できるようにしたテスト回路付きリンク層デバイスを提供することにある。
【０００８】
また、本発明の第２の目的は、上記の点に鑑み、物理層デバイス単体でＡＣタイミング測定ができるようにし、これにより従来の不都合を解消でき、かつ、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定できるようにしたテスト回路付き物理層デバイスを提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、本発明の第１の目的を達成するために、請求項１から請求項５に記載の各発明は以下のように構成した。
【００１０】
すなわち、請求項１に記載の発明は、物理層デバイスとデータの授受が可能な物理層インタ−フェースを少なくとも備えたリンク層デバイスにおいて、送信すべきパケットを生成するパケット生成手段と、前記パケット生成手段のパケットの生成を制御する制御手段と、テストモードが設定されたときに、テスト信号を発生して前記制御手段に出力するテスト信号発生手段と、を備え、前記制御手段は、前記テスト信号を受けたときに、前記送信すべきパケットとして所定のクロックに同期するサイクル・スタート・パケットを生成し、これを前記物理層インターフェースに出力するように、前記パケット生成手段の動作を制御することを特徴とするものである。
【００１１】
請求項２に記載の発明は、請求項１に記載のテスト回路付きリンク層デバイスにおいて、前記物理層インタ−フェースは、データを送信するためのｎ個のドライバを有し、かつ、前記テスト信号を受けたときに、前記パケット生成手段からの前記サイクル・スタート・パケットに基づいて前記ｎ個のドライバに供給するテストデータをそれぞれ生成し、この各生成テストデータを前記各ドライバに出力するテストデータ生成手段を、さらに備えたことを特徴とするものである。
請求項３に記載の発明は、請求項１または請求項２に記載のテスト回路付きリンク層デバイスにおいて、前記リンク層デバイスは、ＩＥＥＥ１３９４インターフェースのリンク層デバイスであることを特徴とするものである。
【００１５】
このような構成の請求項１〜３に記載の発明によれば、簡易な構成によりリンク層デバイス単体でＡＣタイミング測定ができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。
【００１８】
請求項４に記載の発明は、物理層デバイスとデータの授受が可能な物理層インタ−フェースを少なくとも備えたリンク層デバイスにおいて、選択信号が入力されたときに、前記選択信号に基づいて所定のパターンからなるテストデータを所定のクロックに同期して発生するテストデータ発生手段と、テスト信号が入力されたときに、前記テスト信号に基づいて前記テストデータ発生手段が発生するテストデータを前記物理層インターフェースに選択出力するセレクタ手段と、を備えたことを特徴とするものである。
請求項５に記載の発明は、請求項４に記載のテスト回路付きリンク層デバイスにおいて、前記リンク層デバイスは、ＩＥＥＥ１３９４インターフェースのリンク層デバイスであることを特徴とするものである。
【００１９】
次に、本発明の第２の目的を達成するために、請求項６、７に記載の各発明は以下のように構成した。
【００２０】
すなわち、請求項６に記載の発明は、リンク層デバイスとデータの授受が可能なリンク層インターフェースを少なくとも備えた物理層デバイスにおいて、選択信号が入力されたときに、前記選択信号に基づいて所定のパターンからなるテストデータを所定のクロックに同期して発生するテストデータ発生手段と、テスト信号が入力されたときに、前記テスト信号に基づいて前記テストデータ発生手段が発生するテストデータを前記リンク層インターフェースに選択出力するセレクタ手段と、を備えたことを特徴とするものである。
請求項７に記載の発明は、請求項６に記載のテスト回路付き物理層デバイスにおいて、前記物理層デバイスは、ＩＥＥＥ１３９４インターフェースの物理層デバイスであることを特徴とするものである。
【００２１】
このような構成の請求項６、７に記載の発明によれば、物理層デバイス単体でＡＣタイミング測定がテストができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２５】
本発明のテスト回路付きリンク層デバイスの第１実施形態の構成について、図１を参照して説明する。
【００２６】
図１は、第１実施形態のテスト回路付きリンク層デバイスを、ＩＥＥＥ１３９４インターフェースのリンク層デバイスに適用したブロック図である。
【００２７】
このリンク層デバイス１１は、図１に示すように、ポート・インターフェース１２、ＤＭＡ（ダイレクト・メモリ・アクセス）回路１３、メモリ１４、シーケンサ１５、ＣＰＵインターフェース１６、サイクルタイマ／モニタ１７、送信回路１８、受信回路１９、物理層シンターフェース２０を備えるとともに、テスト時に使用するテスト回路２１を備えている。
【００２８】
ポート・インターフェース１２は、このリンク層デバイス１１が使用される機器（例えばプリンタなど）との間でデータの授受を行うようになっている。ＤＭＡ回路１３は、メモリ１４と送信回路１８などの間でデータの転送を直接行うように制御するようになっている。
【００２９】
メモリ１４は、送信回路１８に転送するデータを記憶したり、受信回路からの受信データを記憶したりするものであり、その記憶はＤＭＡ回路１３の制御により行うようになっている。シーケンサ１５は、通常動作時には所定の手順により各部を制御するとともに、テストモードが設定されると、後述のようにテスト動作を行うようになっている。
【００３０】
サイクルタイマ／モニタ１７は、送信回路１８の送信にかかるサイクルタイマと、受信回路１９の受信にかかるサイクルモニタから構成されている。送信回路１８は、サイクルタイマ／モニタ１７と連係して送信すべきパケットデータを生成するようになっている。受信回路１９は、物理層インターフェース２０からの受信データに基づき、サイクルタイマ／モニタ１７と連係してパケットデータを生成するようになっている。
【００３１】
物理層インターフェース２０は、物理層デバイスのリンク層インターフェース（図示せず）と電気的に接続し、そのリンク層インターフェースとデータの授受を行うようになっている。テスト回路２１は、外部からテストモードが設定されると、テストの開始を示すテスト信号を生成してこれをシーケンサ１５に出力するようになっている。
【００３２】
次に、このような構成からなる第１実施形態にかかるリンク層デバイス１１のテストモード時の動作の一例について、図１〜図３を参照して説明する。
【００３３】
この場合には、リンク層デバイス１１を汎用ボードにセットするとともに、システムクロック端子４４にシステムクロックＳＣｌｋを供給する。
【００３４】
この状態で外部からテストモードを設定すると、テスト回路２１がテストの開始を示すテスト信号Ｔｅｓｔを発生し、このテスト信号がシーケンサ１５に供給される。
【００３５】
シーケンサ１５は、そのテスト信号に基づき、送信回路１８がサイクルタイマ／モニタ１７と連係して周期的にサイクル・スタート・パケットを生成するように制御する。この結果、送信回路１８は、図２（Ａ）に示すようなシステムクロックＳＣｌｋに同期してサイクル・スタート・パケットを生成する。この生成サイクル・スタート・パケットは、ＩＥＥＥ１３９４規格で規定されるものであり、図２（Ｂ）〜（Ｄ）に示すように、リンクリクエスト信号ＬＲｅｑ、制御信号Ｃｔｌ、およびデータＤ（０：１）とからなる。
【００３６】
そのリンクリクエスト信号ＬＲｅｑ、制御信号Ｃｔｌ、およびデータＤ（０：１）は、物理層インターフェース２０の対応する各ドライバ（図示せず）に供給される。その結果、リンクリクエスト信号端子４３からはリンクリクエスト信号ＬＲｅｑ、制御信号端子４１、４２からは制御信号Ｃｔｌ、データ端子３０、３１からはデータＤ（０：１）がそれぞれ出力される。
【００３７】
一方、システムクロックＳＣｌｋ、リンクリクエスト信号ＬＲｅｑ、制御信号Ｃｔｌ、およびデータＤ（０：１）は、図示しない測定器に供給される。測定器では、各ＡＣタイミングを測定する。
【００３８】
たとえば、システムクロックＳＣｌｋとクリクエスト信号ＬＲｅｑとは、図３（Ａ）（Ｂ）に示すような関係になる。そこで、システムクロックＳＣｌｋの立ち上がりからリンクリクエスト信号ＬＲｅｑが立ち上がるまでの時間差ｔｄ１、およびシステムクロックＳＣｌｋの立ち上がりからリンクリクエスト信号ＬＲｅｑが立ち下がりまでの時間差ｔｄ２を測定する。これらの時間差ｔｄ１、ｔｄ２は、ＩＥＥＥ１３９４規格に規定され、その許容範囲が規定されているので、その測定値がその許容範囲にあるか否かの判定を行う。
【００３９】
システムクロックＳＣｌｋと制御信号Ｃｔｌとの関係、システムクロックＳＣｌｋとデータＤ（０：１）との関係についても、システムクロックＳＣｌｋとクリクエスト信号ＬＲｅｑとの関係と同様にＩＥＥＥ１３９４規格に規定されているので、その測定を行うとともにその各測定値が許容範囲にあるか否かの判定を行う。
【００４０】
その後、温度、電源電圧の各種の条件を変え、その条件が変わる毎に上記の各測定を繰り返す。
【００４１】
以上説明したように、この第１実施形態では、送信回路１８が生成するサイクル・スタート・パケットを利用するようにした。このため、簡易な構成によりリンク層デバイス１１単体でＡＣタイミング測定ができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。
【００４２】
従って、第１実施形態によれば、従来のようにシステムレベルで動作させる必要がないので、そのための専用の評価ボード、ソフトウェア、および通信相手となるターゲットシステムが不要となる上に、評価環境を構築するための工数やコスト期間が不要となる。このような利点は、以下の各実施形態でも得られるので、以下ではその説明は省略する。
【００４３】
次に、本発明のテスト回路付きリンク層デバイスの第２実施形態の構成について、図４を参照して説明する。
【００４４】
図４は、第２実施形態のテスト回路付きリンク層デバイスを、ＩＥＥＥ１３９４インターフェースのリンク層デバイスに適用したブロック図である。
【００４５】
上述の第１実施形態は、テスト時に、上記のように送信回路１８がサイクル・スタート・パケットを生成出力するが、そのうちのデータに関しては下位の２ビットしか生成できない。一方、物理層インターフェース２０は、８ビットのデータの送信ができる８個のドライバを備えているので、第１実施形態では上位の６ビットにかかる部分のＡＣタイミング測定ができないという不都合がある。
【００４６】
そこで、この第２実施形態では、その不都合を解消するために、テスト時に、その下位２ビットのデータを利用し、その８個のドライバにデータを出力するようにしたものである。
【００４７】
このため、図４に示す第２実施形態にかかるリンク層デバイス１１Ａは、図１に示す物理層インターフェース２０を、物理層インターフェース２０Ａに置き換えたものである。
【００４８】
なお、このリンク層デバイス１１Ａは、物理層インターフェース２０Ａを除く他の部分の構成は、図１に示すリンク層デバイス１１の構成と同一であるので、同一の構成要素には同一符号を付してその構成の説明は省略する。
【００４９】
次に、物理層インターフェース２０Ａの詳細な構成について、図５を参照して説明する。
【００５０】
この物理層インターフェース２０Ａは、図５に示すように、レシーバ４７とドライバ４８からなる８個のトランシーバ５０〜５７を備え、その各トランシーバ５０〜５７はデータ端子３０〜３７に接続されている。また、トランシーバ５０〜５７の各レシーバ４７は、その受信データＤ０ｉｎ〜Ｄ７ｉｎを受信回路１９に出力するようになっている。さらに、トランシーバ５０〜５７の各ドライバ４８には、送信回路１８からの送信データＤ０ｏｕｔ〜Ｄ７ｏｕｔが入力されるようになっている。さらにまた、トランシーバ５０〜５７の各ドライバ４８には、イネーブル信号Ｄ０ｅｎ〜Ｄ７ｅｎが入力されるようになっている。以上の構成は、図１の物理層インターフェース２０の構成と同様である。
【００５１】
ところが、この物理層インターフェース２０Ａでは、テスト信号Ｔｅｓｔがあったときに、トランシーバ５０、５１のドライバ４８に入力される送信データＤ０ｏｕｔまたはＤ１ｏｕｔを、トランシーバ５２〜５７の各ドライバ４８に選択的に出力するセレクタ６１〜６６を備えている。
【００５２】
また、この物理層インターフェース２０Ａでは、テスト信号Ｔｅｓｔがあったときに、トランシーバ５０、５１のドライバ４８に入力されるイネーブル信号Ｄ０ｅｎまたはＤ１ｅｎを、トランシーバ５２〜５７の各ドライバ４８に選択的に出力するセレクタ７１〜７６を備えている。
【００５３】
セレクタ６１は、２つのアンドゲート６１１、６１２と、オアゲート６１３とから構成されている。アンドゲート６１１は、その一方の入力端子に送信データＤ０ｏｕｔが入力され、その他方の入力端子にはテスト信号Ｔｅｓｔが入力され、その出力はオアゲート６１３の一方の入力端子に入力されるようになっている。アンドゲート６１２は、その一方の入力端子にテスト信号Ｔｅｓｔが反転して入力され、その他方の入力端子には送信データＤ２ｏｕｔが入力され、その出力はオアゲート６１３の他方の入力端子に入力されるようになっている。オアゲート６１３の出力は、トランシーバ５２のドライバ４８に入力されるようになっている。
【００５４】
なお、セレクタ６２〜６６も、セレクタ６１と同様に構成されているので、その説明は省略する。
【００５５】
セレクタ７１は、２つのアンドゲート７１１、７１２と、オアゲート７１３とから構成されている。アンドゲート７１１は、その一方の入力端子にイネーブル信号Ｄ０ｅｎが入力され、その他方の入力端子にはテスト信号Ｔｅｓｔが入力され、その出力はオアゲート７１３の一方の入力端子に入力されるようになっている。アンドゲート７１２は、その一方の入力端子にテスト信号Ｔｅｓｔが反転して入力され、その他方の入力端子にはイネーブル信号Ｄ２ｅｎが入力され、その出力はオアゲート７１３の他方の入力端子に入力されるようになっている。オアゲート７１３の出力は、トランシーバ５２のドライバ４８に入力されるようになっている。
【００５６】
なお、セレクタ７２〜７６も、セレクタ７１と同様に構成されているので、その説明は省略する。
【００５７】
このような構成からなる第２実施形態にかかるリンク層デバイス１１Ａでは、テストモード時には、図１のリンク層デバイス１１と同様に、送信回路１８が、システムクロックＳＣｌｋに同期してサイクル・スタート・パケットを生成する。この生成サイクル・スタート・パケットは、図２（Ｂ）〜（Ｄ）に示すように、リンクリクエスト信号ＬＲｅｑ、制御信号Ｃｔｌ、およびデータＤ（０：１）とからなる。
【００５８】
そのリンクリクエスト信号ＬＲｅｑと制御信号Ｃｔｌとは、物理層インターフェース２０Ａの図示しないドライバにそれぞれ入力され、そのデータＤ（０：１）は、物理層インターフェース２０Ａのトランシーバ５０、５１のドライバ４８に供給される（図５参照）。
【００５９】
また、このとき、図５のセレクタ６１〜６６とセレクタ７１〜７６には、テスト信号Ｔｅｓｔがそれぞれ供給されている。このため、セレクタ６１〜６６は、トランシーバ５０、５１のドライバ４８に入力される送信データＤ０ｏｕｔまたはＤ１ｏｕｔを、トランシーバ５２〜５７の各ドライバ４８に選択的に出力する。また、このとき、セレクタ７１〜７６は、トランシーバ５０、５１のドライバ４８に入力されるイネーブル信号Ｄ０ｅｎまたはＤ１ｅｎを、トランシーバ５２〜５７の各ライバ４８に選択的に出力する。
【００６０】
この結果、トランシーバ５２〜５７の各ドライバ４８からは、データＤ２〜Ｄ７が出力されるので、システムクロックＳＣｌｋとそのデータＤ２〜Ｄ７のＡＣタイミング測定ができる。
【００６１】
以上説明したように、この第２実施形態では、送信回路１８が生成するサイクル・スタート・パケットを利用するとともに、そのサイクル・スタート・パケットによる不都合を補うようにしたので、リンク層デバイス単体でＡＣタイミング測定を行う際の測定精度の向上が図れる。
【００６２】
次に、本発明のテスト回路付きリンク層デバイスの第３実施形態の構成について、図６を参照して説明する。
【００６３】
図６は、第３実施形態のテスト回路付きリンク層デバイスを、ＩＥＥＥ１３９４インターフェースのリンク層デバイスに適用したブロック図である。
【００６４】
この第３実施形態かかるリンク層デバイス１１Ｂは、図６に示すように、送信回路１８と物理層インターフェース２０との間に、テスト時に使用する専用のテスト回路８１を設けるようにしたものである。
【００６５】
テスト回路８１は、各種のパターンからなるテストデータを発生するＲＯＭなどからなるテストデータ発生回路８１１と、そのテストデータ発生回路８１１が発生するテストデータを選択信号により選択するデコーダ８１２と、テスト時にテスト信号によりテストデータ発生回路８１１が発生するテストデータを物理層インターフェース２０に選択出力するセレクタ８１３とを備えている。
【００６６】
なお、このリンク層デバイス１１Ｂは、テスト回路８１を除く他の部分の構成は、図１に示すリンク層デバイス１１の構成と同一であるので、同一の構成要素には同一符号を付してその構成の説明は省略する。
【００６７】
次に、このような構成からなる第３実施形態にかかるリンク層デバイス１１Ｂのテストモード時の動作の一例について、図６を参照して説明する。
【００６８】
この場合には、リンク層デバイス１１Ｂを汎用ボードにセットするとともに、システムクロック端子４４にシステムクロックＳＣｌｋを供給する。
【００６９】
この状態で外部からテストの開始を示すテスト信号と、選択信号が入力されると、テストデータ発生回路８１１は、その選択信号に基づいて所定のパターンからなるテストデータを、システムクロックＳＣｌｋに同期して発生する。このテストデータは、図２（Ｂ）〜（Ｄ）に相当するものである。
【００７０】
このテストデータは、セレクタ８１３で選択されて物理層インターフェース２０に入力され、対応するドライバ（図示せず）からリンクリクエスト信号ＬＲｅｑ、制御信号Ｃｔｌ、およびデータＤ０〜Ｄ７が出力される。そして、システムクロックＳＣｌｋ、リンクリクエスト信号ＬＲｅｑ、制御信号Ｃｔｌ、およびデータＤ１〜Ｄ７は、図示しない測定器に供給される。そこで、測定器では、上記のように各ＡＣタイミングを測定する。
【００７１】
以上説明したように、この第３実施形態では、テストデータを生成する専用のテスト回路８１を備えるようにしたので、リンク層デバイス単体でＡＣタイミング測定がテストができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。また、テスト回路８１は、任意のパターンのテストデータを生成できるので、条件の異なる測定ができ、その測定精度が向上できる。
【００７２】
次に、本発明のテスト回路付き物理層デバイスの実施形態の構成について、図７を参照して説明する。
【００７３】
図７は、この実施形態のテスト回路付き物理層デバイスを、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【００７４】
この物理層デバイス９１は、図７に示すように、リンク層インターフェース９２、テスト回路９３、トランスミッタ／エンコーダ９４、レシーバ／デコーダ９５、アービトレーション・ステート・マシン９６、送受信回路９７、定電圧回路９８、クロック生成回路９９を少なくとも備えている。
【００７５】
リンク層インターフェース９２は、物理層デバイス１１等と接続してデータの授受を行うようになっている。
【００７６】
テスト回路９３は、各種のパターンからなるテストデータを発生するＲＯＭなどからなるテストデータ発生回路９３１と、そのテストデータ発生回路９３１が発生するテストデータを選択信号により選択するデコーダ９３２と、テスト信号によりテストデータ発生回路９３１が発生するテストデータをリンク層インターフェース９２に選択出力するセレクタ９３３とを備えている。
【００７７】
トランスミッタ／エンコーダ９４は、送信データをエンコードして送受信回路９７に出力するようになっている。レシーバ／デコーダ９５は、送受信回路９７が受信したデータをデコードしてセレクタ９３３に出力するようになっている。アービトレーション・ステート・マシン９６は、データの送受信の際に各種の調停を行うようになっている。
【００７８】
送受信回路９７は、ＩＥＥＥ１３９４機器との間でケーブルを介してデータの授受を行うようになっている。また、この送受信回路９７は、定電圧回路９８により駆動されるようになっている。クロック生成回路９９は、システムクロックＳＣｌｋを生成し、このシステムクロックＳＣｌｋにより各部が同期動作するようになっている。
【００７９】
次に、このような構成からなる実施形態にかかる物理層デバイス９１のテストモード時の動作の一例について、図６を参照して説明する。
【００８０】
この場合には、物理層デバイス９１を汎用ボードにセットする。この状態で外部からテスト信号と選択信号とが入力されると、テストデータ発生回路９３１は、その選択信号に基づいて所定のパターンからなるテストデータをシステムクロックＳＣｌｋに同期して発生する。このテストデータは、例えば図２（Ｂ）〜（Ｄ）に相当するものである。
【００８１】
このテストデータは、セレクタ９３３で選択されてリンク層インターフェース９２に入力され、対応するドライバ（図示せず）から出力される。そこで、各ドライバから出力される各データとシステムクロックＳＣｌｋとが、図示しない測定器に供給される。そこで、測定器では、上記のように各ＡＣタイミングを測定する。
【００８２】
以上説明したように、この実施形態にかかるテスト回路付き物理層デバイスでは、テストデータを生成する専用のテスト回路９３を備えるようにしたので、物理層デバイス単体でＡＣタイミング測定がテストができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。また、テスト回路９３は、任意のパターンのテストデータを生成できるので、条件の異なる測定ができ、その測定精度が向上できる。
【００８４】
請求項１〜３にかかる発明によれば、簡易な構成によりリンク層デバイス単体でＡＣタイミング測定ができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。
【００８５】
また、請求項２、３にかかる発明によれば、サイクル・スタート・パケットに基づいてテストデータを生成するテストデータ生成手段を備えるようにしたので、リンク層デバイス単体でＡＣタイミング測定を行う際の測定精度の向上が図れる。
さらに、請求項４、５にかかる発明によれば、リンク層デバイス単体でＡＣタイミング測定ができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。
【００８６】
さらにまた、請求項６、７にかかる発明によれば、物理層デバイス単体でＡＣタイミング測定がテストができる上に、汎用ボードを使用して温度、電源電圧等の測定条件を変えてその測定ができる。
【図面の簡単な説明】
【図１】本発明のテスト回路付きリンク層デバイスの第１実施形態を、ＩＥＥＥ１３９４インターフェースのリンク層デバイスに適用したブロック図である。
【図２】サイクル・スタート・パケット使用時のタイミングチャートである。
【図３】図２の部分的な拡大図である。
【図４】本発明のテスト回路付きリンク層デバイスの第２実施形態を、ＩＥＥＥ１３９４インターフェースのリンク層デバイスに適用したブロック図である。
【図５】図４の物理層インターフェースの具体的な構成を示す回路図である。
【図６】本発明のテスト回路付きリンク層デバイスの第３実施形態を、ＩＥＥＥ１３９４インターフェースのリンク層デバイスに適用したブロック図である。
【図７】本発明のテスト回路付き物理層デバイスの実施形態を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【図８】従来技術の説明図である。
【符号の説明】
１１、１１Ａ、１１Ｂ  リンク層デバイス
１５  シーケンサ
１７  サイクルタイマ／モニタ
１８  送信回路
２０、２０Ａ  物理層インターフェース
２１  テスト回路
４７  レシーバ
４８  ドライバ
５０〜５７  トランシーバ
６１〜６６  セレクタ
７１〜７６  セレクタ
８１  テスト回路
８１１  テストデータ発生回路
８１２  デコーダ
８１３  セレクタ
９１  物理層デバイス
９２  リンク層インターフェース
９３  テスト回路
９３１  テストデータ発生回路
９３２  デコーダ
９３３  セレクタ
【図１】
0004106851.tif 000002
【図２】
0004106851.tif 000003
【図３】
0004106851.tif 000004
【図４】
0004106851.tif 000005
【図５】
0004106851.tif 000006
【図６】
0004106851.tif 000007
【図７】
0004106851.tif 000008
【図８】
0004106851.tif 000009