(57)【特許請求の範囲】
【請求項１】
各画素電極毎にスイッチング素子を有する液晶パネルと、
前記液晶パネルの走査線を駆動する走査線駆動回路と、
前記液晶パネルの信号線を駆動する信号線駆動回路と、
前記液晶パネルの駆動を制御する制御回路と、
前記信号線駆動回路に入力される第１の信号の位相に対して、前記信号線駆動回路に入力される第２の信号に所定の位相差を形成する回路とを有し、
前記第１の信号は前記第２の信号と反転関係にあり、前記第１の信号および前記第２の信号の立ち上がり期間と立ち下がり期間が異なり、
前記所定の位相差は、少なくとも前記第１の信号の立ち上がり期間または前記第１の信号の立ち下がり期間であり、前記第１の信号の電圧保持期間の１／２を上限とすることを特徴とする画像表示装置。
【請求項２】
各画素電極毎にスイッチング素子を有する液晶パネルと、
前記液晶パネルの走査線を駆動する走査線駆動回路と、
前記液晶パネルの信号線を駆動する信号線駆動回路と、
前記液晶パネルの駆動を制御する制御回路と、
前記走査線駆動回路に入力される第１の信号の位相に対して、前記走査線駆動回路に入力される第２の信号に所定の位相差を形成する回路とを有し、
前記第１の信号は前記第２の信号と反転関係にあり、前記第１の信号および前記第２の信号の立ち上がり期間と立ち下がり期間が異なり、
前記所定の位相差は、少なくとも前記第１の信号の立ち上がり期間または前記第１の信号の立ち下がり期間であり、前記第１の信号の電圧保持期間の１／２を上限とすることを特徴とする画像表示装置。
【請求項３】
各画素電極毎にスイッチング素子を有する液晶パネルと、
前記液晶パネルの走査線を駆動する走査線駆動回路と、
前記液晶パネルの信号線を駆動する信号線駆動回路と、
前記液晶パネルの駆動を制御する制御回路と、
前記信号線駆動回路に入力される第１のクロック信号の位相に対して、前記信号線駆動回路に入力される第２のクロック信号に所定の位相差を形成する回路とを有し、
前記第１のクロック信号は前記第２のクロック信号と反転関係にあり、前記第１のクロック信号および前記第２のクロック信号の立ち上がり期間と立ち下がり期間が異なり、
前記所定の位相差は、少なくとも前記第１のクロック信号の立ち上がり期間または前記第１のクロック信号の立ち下がり期間であり、前記第１のクロック信号の電圧保持期間の１／２を上限とすることを特徴とする画像表示装置。
【請求項４】
各画素電極毎にスイッチング素子を有する液晶パネルと、
前記液晶パネルの走査線を駆動する走査線駆動回路と、
前記液晶パネルの信号線を駆動する信号線駆動回路と、
前記液晶パネルの駆動を制御する制御回路と、
前記走査線駆動回路に入力される第１のクロック信号の位相に対して、前記走査線駆動回路に入力される第２のクロック信号に所定の位相差を形成する回路とを有し、
前記第１のクロック信号は前記第２のクロック信号と反転関係にあり、前記第１のクロック信号および前記第２のクロック信号の立ち上がり期間と立ち下がり期間が異なり、
前記所定の位相差は、少なくとも前記第１のクロック信号の立ち上がり期間または前記第１のクロック信号の立ち下がり期間であり、前記第１のクロック信号の電圧保持期間の１／２を上限とすることを特徴とする画像表示装置。
【請求項５】
請求項１乃至４のいずれか一において、前記所定の位相差を形成する回路は前記制御回路に組み込まれてなることを特徴とする画像表示装置。
【請求項６】
薄膜トランジスタのゲート電極と一端が接続された走査線と、
前記薄膜トランジスタのソース電極と一端が接続された信号線と、
前記走査線の他端に接続されたゲートドライバ回路と、
前記信号線の他端に接続されたソースドライバ回路と、
第１のクロック信号と第２のクロック信号を形成する信号生成器と、
遅延手段とを有し、
前記第１のクロック信号は前記第２のクロック信号と反転関係にあり、前記第１のクロック信号および前記第２のクロック信号の立ち上がり期間と立ち下がり期間が異なり、
前記遅延手段は前記第１のクロック信号と前記第２のクロック信号との間に所定の位相差を形成するものであり、
前記ソースドライバ回路は、前記所定の位相差が形成された前記第１のクロック信号と前記第２のクロック信号が入力されるものであり、
前記所定の位相差は、少なくとも前記第１のクロック信号の立ち上がり期間または前記第１のクロック信号の立ち下がり期間であり、前記第１のクロック信号の電圧保持期間の１／２を上限とすることを特徴とする画像表示装置。
【請求項７】
請求項６において、前記ソースドライバ回路はシフトレジスタを有し、前記シフトレジスタに前記所定の位相差が形成された前記第１のクロック信号と前記第２のクロック信号が入力されることを特徴とする画像表示装置。
【請求項８】
請求項６又は請求項７において、前記遅延手段は抵抗又はコンデンサを含む素子又は回路であることを特徴とする画像表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、前記画像表示装置は透過型液晶パネルおよび投写用光源を備えた投写型の表示手段であることを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、液晶等の表示体を用い、駆動回路を内蔵したアクティブマトリクス型ディスプレイに関し、特に、駆動回路等で発生するノイズがディスプレイの表示に与える悪影響を緩和し、各種ＥＭＣ（Electromagnetic Compatibility)規制範囲内に不要輻射レベルを制御する技術である。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（以下ＴＦＴと称する）を作製する技術が急速に発達している。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの画素それぞれにＴＦＴ（画素ＴＦＴと称する）を配置し、各画素電極に出入する電荷をＴＦＴのスイッチング素子機能により制御するものである。
【０００４】
また、この画素ＴＦＴを駆動するためのＴＦＴ（便宜上、回路ＴＦＴと称する）を周辺駆動回路に組み込み、画素ＴＦＴが配置された表示用画素部と、回路ＴＦＴが配置された駆動回路部とを同一基板上に形成し集積化が図られている。
【０００５】
また、表示装置においては、さらなる多階調化、高解像度化等の高い表示特性を有することが望まれている。
【０００６】
それにより、従来から問題となっていたノイズが、悪影響を与え、表示特性及び電磁輻射を左右する要因の一つとなっていた。
【０００７】
この問題を解決するために、従来では、ノイズの生じない回路構成を設計するという措置が取られていた。
【０００８】
【発明が解決しようとする課題】
高画質、高精細な表示を得るため、要求されているディスプレイの表示画素数は年々増加し、例えば、ＮＴＳＣ規格では画素数は約４０万個、ＨＤＴＶ規格では画素数は約２００万個が必要とされている。このような高画素数のパネルでは、映像信号の駆動周波数が非常に高くなる。よって、このようなパネルを駆動するためには、駆動回路に映像信号よりも数倍高い周波数（数十Ｈｚ〜数十ＭＨｚ）を有する、非常に速いドットクロックを持つクロック信号が入力されることになる。例えば、駆動回路内のサンプリング回路には、数十〜数ＭＨｚの周波数帯域を有するデジタル映像信号（またはアナログ映像信号）と、駆動回路内の各回路に合わせて数ＭＨｚ、数十ｋＨｚ、数十Ｈｚの周波数を有する数種類のクロック信号とを入力し、液晶パネルを駆動している。
【０００９】
また、理想的には、信号の立ち上がり期間（ｔｒ）と立ち下がり期間（ｔｆ）が零、または同一（ｔｒ＝ｔｆ）となることであった。しかし、実際は様々な原因によりｔｒとｔｆが微妙に異なっていた。
【００１０】
このように、立ち上がり期間（ｔｒ）と立ち下がり期間（ｔｆ）が微妙に異なる信号を駆動回路に少なくとも一対組入力することにより生じるノイズが表示特性及び電磁輻射に影響を与え、以下に説明するような問題が、特に高周波数帯域を有する信号を用いた場合で生じていた。
【００１１】
具体的には、画素ＴＦＴと同一基板上に形成した一体型液晶ディスプレイの駆動回路において、シフトレジスタ回路には、第１のクロック信号、第２のクロック信号、スタートパルスとが入力されており、バッファ回路によりサンプリング回路にシフトパルスを送っている。なお、第１のクロック信号と第２のクロック信号は互いに反転関係を有し、位相差が生じないように各回路が構成されている。
【００１２】
実際の信号の立ち上がり期間（ｔｒ）と立ち下がり期間（ｔｆ）は僅かに異なっているため、位相差のない高周波数の第１のクロック信号と第２のクロック信号をシフトレジスタ回路に印加すると、相殺されずに小さなノイズが重畳して図５に示したような、振幅が大きく鋭い波形を有するノイズが生じていた。このノイズが、画像表示させた時に悪影響を与え、電磁輻射レベルが変化し、ＥＭＣ規制内に制御することが困難になっていた。また、この振幅が大きく鋭いノイズは、他の回路にも悪影響を与える恐れもあった。
【００１３】
このような現象は、上述したシフトレジスタ回路に限らず、第１のクロック信号と第２のクロック信号が入力される駆動回路（例えば、ラッチ回路、メモリ回路、カウンター回路等）で生じていた。また、特にクロック信号に限らず、立ち上がり期間（ｔｒ）と立ち下がり期間（ｔｆ）が微妙に異なる一対組（互いに反転関係を有する）の信号が入力された半導体集積回路で生じていた。
【００１４】
このように、シフトレジスタ回路等で発生した鋭い波形のノイズが、映像信号に重畳され、画素電極に印加される電圧が変化してしまい、表示が変化してしまうという問題が生じていた。
【００１５】
この問題を解決する手段として、従来では一対組の信号の位相関係を合わせてノイズを相殺し、キャンセルするための回路を各回路毎に設ける構成、または、立ち上がり期間（ｔｒ）と立ち下がり期間（ｔｆ）が同一となる理想的な信号波形を形成する構成を用いていた。
【００１６】
しかしながら、この方法で理想的なクロック波形を形成し、さらに一対の信号の位相差を零とする回路構成は複雑となり、回路設計が困難になっていた。特に高周波数の信号での位相合わせは難しく、完全に位相を合わせることは非常に困難であった。
【００１７】
そこで、本発明は上記問題を解決するものであり、駆動回路（特にシフトレジスタ回路）にて生じるノイズが画像表示に与える影響を低減させた表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本明細書で開示する本発明の構成は、
各画素電極毎にスイッチング素子を有した液晶パネルと、
前記液晶パネルの走査線を駆動する走査線駆動回路と、
前記液晶パネルの信号線を駆動する信号線駆動回路と、
前記液晶パネルの駆動を制御する制御回路と、
映像信号処理回路と、
前記信号線駆動回路または前記走査線駆動回路に入力する第１の信号の位相に対して、第２の信号に位相差を形成する回路とを少なくとも備える画像表示装置である。
【００１９】
上記構成において、前記第１の信号は、前記第２の信号と反転関係にあることを特徴としている。
【００２０】
また、上記構成において、前記第１の信号および前記第２の信号は、クロック信号であることを特徴としている。
【００２１】
また、上記構成において、前記第１の信号および前記第２の信号は、信号の立ち上がり期間（ｔｒ）と信号の立ち下がり期間（ｔｆ）とが異なっていることを特徴としている。
【００２２】
上記構成において、信号の立ち上がり期間（ｔｒ）または信号の立ち下がり期間（ｔｆ）は、信号の保持期間（ｔｃ）の２分の１以下であることを特徴としている。
【００２３】
上記構成において、第２の信号に位相差を形成する回路は、前記第１の信号の位相に対し、少なくとも第１の信号の立ち上がり期間（ｔｒ）または第１の信号の立ち下がり期間（ｔｆ）に相当する位相差を第２の信号に形成することを特徴としている。
【００２４】
上記構成において、前記画像表示装置は透過型液晶パネルおよび投写用光源を備えた投写型の表示手段である。
【００２５】
【発明の実施の形態】
まず、本発明の基本原理について説明する。図３は、第１のクロック信号（ＣＬＤ）１２３と、遅延手段１００によって位相差が形成された第２のクロック信号（ＣＬＤ）１２４と、スタートパルス１２５と、シフトレジスタ回路から出力されナンド回路から出力された信号と、信号線（１）に印加される映像信号とを簡略化して示した図である。なお、簡略化のため、ソースドライバ回路１０５に関し、図３を用いて以下に説明する。
【００２６】
本発明では、信号生成器１０７で形成された第１のクロック信号（ＣＬ）１１７と、第２のクロック信号（ＣＬ）１１８との間に僅かな位相差Ｔ（時間差）を設け、駆動回路に入力することを特徴としている。
【００２７】
上記僅かな位相差Ｔ（時間差）を設けるために遅延手段１００を制御回路１０８に組み込む構成とする。ただし、遅延手段１００を組み込む回路としては、特に限定されず、例えば、信号生成器からの出力配線、または駆動回路内のシフトレジスタ回路への入力配線に設ける構成としてもよい。なお、この遅延手段１００は、主に抵抗またはコンデンサ等で構成される素子または回路である。
【００２８】
第１のクロック信号（ＣＬＤ）１２３と、第２のクロック信号（ＣＬＤ）１２４との間に設けられた位相差Ｔ（時間差）は、回路が正常に駆動する範囲内において、広い範囲を取りうるが、その範囲は、少なくとも立ち上がり期間（ｔｒ）、または立ち下がり期間（ｔｆ）以上とし、保持期間ｔｃ（１つの出力パルスから次の出力パルスまでの期間）の半分以下とする。即ち、位相差Ｔの範囲は、１〜９０度である。位相差Ｔは、駆動回路（例えば、シフトレジスタ回路）の動作に不具合を引き起こさないほど小さければ何ら問題とはならない。
【００２９】
つまり、本発明は、互いに反転関係にある一対の信号（例えば、第１の信号と第２の信号）の内、一方の信号を、もう一方の信号に対して、信号の変化点（立ち上がり点、立ち下がり点）を一致させず、ｔｒまたはｔｆに相当する時間以上遅らせる、または進めるタイミングで駆動回路（例えば、シフトレジスタ回路）に入力することを特徴としている。
【００３０】
このような構成として、駆動回路から出力される信号の波形は、図３に例示したように、振幅の小さなピークを有する複数のノイズを形成することを特徴としている。ただし、生じる振幅の小さなノイズが表示及び駆動回路に実質的に影響を与えない程度の範囲に適宜調節する。こうして、従来、完全に相殺されずに生じていた振幅の大きなピークの波形を有するノイズの発生を防止した。
【００３１】
本発明は、位相関係をずらす回路構成（ｔｆ＜Ｔ＜（１／２）ｔｃ、ｔｒ＜Ｔ＜（１／２）ｔｃ）であるため、位相関係を完全に一致させる回路構成（位相差Ｔ＝０）と比較して、容易な回路構成でノイズの影響を低減することができる。
【００３２】
なお、本明細書中において、第１のクロック信号は、一般的に用いられているクロック信号であり、第２のクロック信号とは反転関係にある。本明細書中では、この第１のクロック信号と第２のクロック信号を用いて説明するが、特に限定されない。
【００３３】
また、本明細書中において、ソースドライバ回路内のシフトレジスタ回路を用いて主に説明しているが、特に限定されず、例えば、ラッチ回路、メモリ回路、カウンター回路等に適宜適用することができる。
【００３４】
【実施例】
以下、本発明の実施例を説明するが、この実施例に限定されないことは勿論である。
〔実施例１〕
図１は本発明の液晶表示装置の実施例１を示すブロック図である。図１は、主に、液晶パネル１０１と、信号生成器１０７と、映像信号処理回路１０９と、制御回路１０８とからなる液晶表示装置である。
【００３５】
なお、信号生成器１０７、映像信号処理回路１０９、制御回路１０８等は、例えば別のプリント基板に実装されており、該基板と液晶パネル１０１とは、ケーブルやフレキシブル配線板等によって接続されている。また、信号生成器１０７、映像信号処理回路１０９、制御回路１０８等の一部または全部を液晶パネルと同一基板に設ける構成とすれば集積化が図れるため好ましいことは言うまでもない。
【００３６】
液晶パネル１０１は、水平方向に互いに平行に延びる複数の走査線１０４と、走査線に直交する垂直方向に互いに平行に延びる複数の信号線１０３と、走査線及び信号線の交差部近傍に配置されたＴＦＴ（薄膜トランジスタ）と、ＴＦＴに接続された画素電極とでなる画素領域１０２で主に構成されている。
【００３７】
ＴＦＴは、電気的にはスイッチとして用いられており、また、半導体材料として好ましくは結晶性を有するシリコン膜等を使用して形成される。本実施例においては、この結晶性を有するシリコン膜は、石英基板を用い、触媒元素としてニッケルを用いた結晶化方法（特願平８−３３５１５２号公報）により得られたものを使用したが、結晶性を有し良好な移動度を有するものであれば、特に限定されない。
【００３８】
走査線１０４の一端は、各ＴＦＴのゲート電極に接続され、他端は、ゲートドライバ回路１０６に接続されている。また、信号線１０３の一端は、ＴＦＴのソース電極に接続され、他端は、ソースドライバ回路１０５に接続されている。
【００３９】
尚、図１においては、信号線１０３は数本しか記載されていないが、実際は、液晶パネルの横方向の画素電極の数と同数の本数を有しており、同様に、走査線１０４は液晶パネルの縦方向の画素電極の数と同数の本数を有する。
【００４０】
また、ＴＦＴに接続された画素電極は、他方の基板に形成された対向電極と、液晶とで液晶コンデンサを構成している。対向電極は全ての液晶コンデンサと接続されており、共通電位を有している。
【００４１】
制御回路１０８は、ＶＩＤＥＯ信号に基づき、ゲートドライバ回路１０６、ソースドライバ回路１０５、映像信号処理回路１０９等に必要なパルス（スタートパルス、クロックパルス、同期信号、極性反転信号等）を供給する回路である。
【００４２】
本実施例においては、外部からのＶＩＤＥＯ信号１１５を映像信号処理回路１０９に入力し、ソースドライバ回路内のサンプリング回路にアナログ映像信号を出力する。この映像信号処理回路１０９は、図示しないが主に、アナログ／デジタル（Ａ／Ｄ）変換回路、補正回路、デジタル／アナログ（Ｄ／Ａ）変換回路、反転処理回路等で構成する。
【００４３】
ソースドライバ回路１０５は、水平シフトレジスタ回路１１０と、出力バッファ１１１と、サンプリング回路１１２からなっている。
【００４４】
また、垂直方向のゲートドライバ回路は、走査方向の制御が可能な垂直シフトレジスタ回路１１３、出力バッファ回路１１４等からなっている。
【００４５】
本実施例における出力バッファ回路１１１及び１１４は、保持された電圧を増幅、あるいはインピーダンス変換し表示部に印加するための回路であり、インバータを代表的な構成とする各種回路が考えられる。
【００４６】
図２（ａ）は実施例１におけるソースドライバ回路１０５の周辺構成を示す回路図である。図２（ａ）では、１相のシフトレジスタで構成した図を示したが、非常に高い周波数の映像信号を取り扱う場合には、複数の配線分割を行うか、２相、３相、・・ｎ相のシフトレジスタとして低周波数化を図ることが望ましい。
【００４７】
図２（ａ）に示すソースドライバ回路は、シフトレジスタ、レベルシフタ、スイッチ、インバータ、出力バッファ回路等を代表的な構成とする各種回路で構成することが可能であり、画像信号をサンプリングして表示部に印加するための回路であれば、特に本実施例の構成に限定されない。
【００４８】
尚、図１及び図２においては、信号線は数本しか記載されていないが、実際は、液晶パネルの横方向の画素電極の数と同数の本数を有しており、同様に、走査線は液晶パネルの縦方向の画素電極の数と同数の本数を有する。
【００４９】
ここで、ソースドライバ回路１０５には、映像信号処理回路１０９からの信号であるＶＤ（ＶｉｄｅｏＤａｔｅ）１１６と、制御回路１０８からのスタートパルス信号ＳＰＤ１２５、第１のクロック信号ＣＬＤ１２３、遅延手段１００により位相がずらされた第２のクロック信号ＣＬＤ１２４、水平同期信号等が入力されている。また、このソースドライバ回路におけるタイミングチャートを図３に示す。
【００５０】
本実施例においては、信号生成器１０７で生成された実質的に位相差のない第１のクロック信号ＣＬ１１７と第２のクロック信号ＣＬ１１８を制御回路に入力し、制御回路１０８内に設けられた遅延手段１００によって、図３に示すように、第１のクロック信号ＣＬＤ１２３とは、位相差（Ｔ＝ｔｆ）を有する第２のクロック信号ＣＬＤ１２４を形成し、ソースドライバ回路１０５に入力した。遅延手段としては、位相差を形成する回路であれば特に限定されず、本実施例では、コンデンサと抵抗で構成した簡易な遅延回路を用いた。なお、本実施例の遅延手段の配置箇所は限定されることはなく、各回路の入力配線に形成する構成、例えばシフトレジスタ回路の入力配線に信号遅延回路等を設けて、位相をずらす構成としてもよい。
【００５１】
ただし、位相をずらす期間の上限は、クロック信号の電圧保持期間（ｔｃ）の１／２である。この上限を超えると正常に駆動回路を駆動することはできない。即ち、クロック信号の一周期を３６０度とした場合、位相差Ｔの範囲は、１〜９０度である。
【００５２】
このように、遅延手段１００によって、第１のクロック信号ＣＬ１１７と第２のクロック信号ＣＬ１１８を立ち下がり期間（ｔｆ）または立ち上がり期間（ｔｒ）だけ位相をずらす構成とすると、ｔｆまたはｔｒが異なる２つのクロック信号により発生するノイズの強度を緩和することができた。
【００５３】
本発明の特徴は、入力される複数対の信号の位相を所定量ずらし、小さな振幅のピークを有する複数のノイズを故意に発生させる点である。本発明は、従来の方法のように位相を合わせノイズをなくすものではなく、ノイズが重なるのを防ぎ、非常に大きな振幅の鋭いピークを有するノイズとなることを防ぐものである。本実施例では、図３に示したように、複数のピークを有するノイズを形成した。この複数のピークは、図５に示した従来のピークの振幅と比べて小さく、表示に影響を与えるものではない。
【００５４】
即ち、本実施例は、従来の可能な限り位相を合わせる方法と比べて簡略な構成（簡易な遅延回路の設置）により、立ち下がり期間（ｔｆ）または立ち上がり期間（ｔｒ）だけ位相をずらすことでノイズを表示に影響を与えない程度にし、且つ、ＥＭＣ規制されている範囲に電磁輻射を制御することができた。
【００５５】
〔実施例２〕
実施例１では、意図的に位相をずらした複数の信号を駆動回路に入力し、ノイズが重畳するのを防止する方法を用いたが、本実施例では、他の構成例を示す。
【００５６】
本実施例では、実施例１と同様に意図的に位相をずらした一対の信号を駆動回路に入力した。そして、駆動回路内部で位相のずれた信号を調相してノイズをキャンセルさせ、位相関係が一致した信号を出力する構成とした。このような構成とすることによって、ノイズのない映像信号を形成し良好な表示特性を得ることができた。
【００５７】
〔実施例３〕
図４に３板式の光学システムを用いた投射型の画像表示装置（リアプロジェクタ）の概要を示してある。本実施例のプロジェクタでは、光源４０１から投射された投射光が、光学系４０３によって、Ｒ、Ｇ、Ｂの３原色に分けられ、ミラー４０４によって、それぞれの色の画像を表示する３枚のＴＦＴ液晶パネル４００に導かれる。そして、それぞれのＴＦＴ液晶パネルによって変調された光が光学系４０６によって、合成された映像光をスクリーンに照射し、カラー画像が投写される。
【００５８】
本実施例１に示した液晶パネルおよび信号処理回路およびコントロール回路を用いて、入力画像信号をそれぞれの液晶パネルに供給すると、それぞれの色の画像を液晶パネルによって、色にじみのない高画質・高解像度で作成できる。加えて、液晶γ補正やカメラγ補正、人間の視覚に適した補正、観察者の需要に合わせた補正等が補正回路により施されるため、γ特性の良好な画像を得ることができる。
【００５９】
従って、本リアプロジェクタを用いることにより、画質に乱れのない鮮明な像をスクリーンに表示することができる。
【００６０】
なお、本発明においては、液晶パネルとしてアクティブマトリクス型のものを用いたが、種類の異なる他の液晶パネルを用いることも可能である。
【００６１】
また、本発明は、駆動回路一体型の液晶表示装置にのみ適用されるものではなく、駆動回路が液晶パネルと異なる基板に形成されたいわゆる外付け型の表示装置に適用することも可能である。
【００６２】
なお、上記各実施例において示した、例えばシフトレジスタ回路、バッファ回路、サンプリング回路、メモリ回路等の構成は、一例であって同様な機能を有するものであれば適宜変形できることはいうまでもない。
【００６３】
〔実施例４〕
実施例１、２に示した液晶表示装置は、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。
【００６４】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図６に示す。
【００６５】
図６（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本願発明は受像部２００３、表示装置２００５等に適用できる。
【００６６】
図６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明は表示装置２１０２に適用することができる。
【００６７】
図６（Ｃ）は携帯電話であり、本体２２０１、音声出力部２２０２、音声入力部２２０３、表示装置２２０４、操作スイッチ２２０５、アンテナ２２０６で構成される。本願発明は音声出力部２２０２、音声入力部２２０３、表示装置２２０４等に適用することができる。
【００６８】
図６（Ｄ）はビデオカメラであり、本体２３０１、表示装置２３０２、音声入力部２３０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６で構成される。本願発明は表示装置２３０２、音声入力部２３０３、受像部２３０６に適用することができる。
【００６９】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。また、実施例３に記載した外観図に相当する。
【００７０】
図６（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【００７１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００７２】
【発明の効果】
本発明によれば、遅延手段を所定の箇所に設け、反転関係にある２つの信号、例えば第１のクロック信号と第２のクロック信号との位相関係を所定量ずらす。そして駆動回路におけるノイズの強度を表示に影響を与えない程度に緩和し、且つ、ＥＭＣ規制されている範囲に電磁輻射を制御することが容易な回路構成とした。
【００７３】
従って、高周波数の映像信号を正確に表示することができるので、高画質で高精細な表示を使用者に提供することができる。
【図面の簡単な説明】
【図１】    本発明の一実施例における全体概略図である。
【図２】    本発明の一実施例におけるソースドライバ回路周辺の簡略回路図を示す図である。
【図３】    本発明の一実施例におけるタイミングチャートを示す図である。
【図４】    プロジェクション装置を示す図である。
【図５】    従来例におけるタイミングチャートを示す図である。
【図６】    応用製品としての半導体装置を示す図。
【符号の説明】
１００    遅延手段
１０１    液晶パネル
１０２    画素領域
１０３    信号線
１０４    走査線
１０５    ソースドライバ回路
１０６    ゲートドライバ回路
１０７    信号生成器
１０８    制御回路
１０９    映像信号処理回路
１１０    水平シフトレジスタ
１１１、１１４    出力バッファ
１１２    サンプリング回路
１１３    垂直シフトレジスタ回路
１１５    ＶＩＤＥＯ信号
１１６    ＶＤ
１１７    第１のＣＬ（正クロック信号）
１１８    第２のＣＬ（負クロック信号）
１１９    ＳＰ
１２０    第１のＣＬＳ（正クロック信号）
１２１    第２のＣＬＳ（負クロック信号）
１２２    ＳＰＳ
１２３    第１のＣＬＤ（正クロック信号）
１２４    第２のＣＬＤ（負クロック信号）
１２５    ＳＰＤ（スタートパルス）
２０１    シフトレジスタ
【図１】
0004156075.tif 000002
【図２】
0004156075.tif 000003
【図３】
0004156075.tif 000004
【図４】
0004156075.tif 000005
【図５】
0004156075.tif 000006
【図６】
0004156075.tif 000007