【手続補正書】
【提出日】平成20年4月18日(2008.4.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
その第１の論理レベルが基準電位であり、その第２の論理レベルが第１の電源電位である第１の信号を、その第１の論理レベルが前記基準電位であり、その第２の論理レベルが第２の電源電位である第２の信号に変換して出力ノードに与えるレベル変換回路であって、
その第１の電極が前記第２の電源電位を受け、そのゲート電極と第２の電極とが互いに接続された第１の導電形式の第１のトランジスタ、
その第１の電極が前記第２の電源電位を受け、そのゲート電極が前記第１のトランジスタのゲート電極に接続され、その第２の電極が所定のノードに接続された第１の導電形式の第２のトランジスタ、
そのゲート電極が前記第１の信号を受ける第２の導電形式の第３のトランジスタ、
前記第１のトランジスタの第２の電極と前記基準電位のラインとの間に、前記第３のトランジスタと直列接続された第１のスイッチング素子、
その第１の電極が前記所定のノードに接続され、そのゲート電極が前記第１の信号の反転信号を受け、その第２の電極が前記基準電位を受ける第２の導電形式の第４のトランジスタ、
前記第２の電源電位のラインと前記所定のノードとの間に接続された第２のスイッチング素子、および
前記所定のノードの電位が所定レベルよりも低い場合は、前記第１のスイッチング素子を導通させるとともに前記第２のスイッチング素子を非導通にして、前記出力ノードを前記基準電位にし、前記所定のノードの電位が前記所定レベルよりも高い場合は、前記第１のスイッチング素子を非導通にするとともに前記第２のスイッチング素子を導通させて、前記出力ノードを前記第２の電源電位にする出力回路を備えるレベル変換回路。
【請求項２】
前記出力回路は、
前記所定のノードの電位が前記所定レベルよりも低い場合は、前記第２の電源電位を出力し、前記所定のノードの電位が前記所定レベルよりも高い場合は、前記基準電位を出力する第１のインバータ、および
前記第１のインバータの出力電位が前記第２の電源電位の場合は、前記出力ノードを前記基準電位にし、前記第１のインバータの出力電位が前記基準電位の場合は、前記出力ノードを前記第２の電源電位にする第２のインバータを含み、
前記第１のスイッチング素子は、そのゲート電極が前記第１のインバータの出力電位を受ける第２の導電形式の第５のトランジスタであり、
前記第２のスイッチング素子は、その第１の電極が前記第２の電源電位を受け、そのゲート電極が前記第１のインバータの出力電位を受け、その第２の電極が前記所定のノードに接続された第１の導電形式の第６のトランジスタである、請求項１に記載のレベル変換回路。
【請求項３】
前記出力回路は、
前記所定のノードの電位が前記所定レベルよりも低い場合は、前記第２の電源電位を出力し、前記所定のノードの電位が前記所定レベルよりも高い場合は、前記基準電位を出力する第１のインバータ、および
前記第１のインバータの出力電位が前記第２の電源電位の場合は、前記出力ノードを前記基準電位にし、前記第１のインバータの出力電位が前記基準電位の場合は、前記出力ノードを前記第２の電源電位にする第２のインバータを含み、
前記第１のスイッチング素子は、そのゲート電極が前記所定のノードまたは前記出力ノードのいずれかのノードに接続された第１の導電形式の第５のトランジスタであり、
前記第２のスイッチング素子は、その第１の電極が前記第２の電源電位を受け、そのゲート電極が前記第１のインバータの出力電位を受け、その第２の電極が前記所定のノード
に接続された第１の導電形式の第６のトランジスタである、請求項１に記載のレベル変換回路。
【請求項４】
さらに、前記第２の電源電位のラインと前記第１および第２のトランジスタのゲート電極との間に接続された第３のスイッチング素子を備え、
前記出力回路は、前記所定のノードの電位が前記所定レベルよりも低い場合は、前記第３のスイッチング素子を導通させ、前記所定のノードの電位が前記所定レベルよりも高い場合は、前記第３のスイッチング素子を非導通にする、請求項１から請求項３までのいずれかに記載のレベル変換回路。
【請求項５】
前記第３のスイッチング素子は、その第１の電極が前記第２の電源電位を受け、そのゲート電極が前記所定のノードまたは前記出力ノードのいずれかのノードに接続され、その第２の電極が前記第１および第２のトランジスタのゲート電極に接続された第１の導電形式の第７のトランジスタである、請求項４に記載のレベル変換回路。
【請求項６】
前記第６のトランジスタの電流駆動能力は、前記第４のトランジスタの電流駆動能力よりも小さい、請求項２または請求項３に記載のレベル変換回路。
【請求項７】
前記第６のトランジスタのゲート幅は、前記第４のトランジスタのゲート幅よりも短い、請求項６に記載のレベル変換回路。
【請求項８】
前記第６のトランジスタのゲート長は、前記第４のトランジスタのゲート長よりも長い、請求項６に記載のレベル変換回路。
【請求項９】
前記第７のトランジスタの電流駆動能力は、前記第３のトランジスタの電流駆動能力よりも小さい、請求項５に記載のレベル変換回路。
【請求項１０】
前記第７のトランジスタのゲート幅は、前記第３のトランジスタのゲート幅よりも短い、請求項９に記載のレベル変換回路。
【請求項１１】
前記第２の電源電位は、前記第１の電源電位よりも高い、請求項１から請求項１０までのいずれかに記載のレベル変換回路。
【請求項１２】
その第１の論理レベルが基準電位であり、その第２の論理レベルが第１の電源電位である第１の信号を、その第１の論理レベルが前記基準電位であり、その第２の論理レベルが第２の電源電位である第２の信号に変換して出力ノードに与えるレベル変換回路であって、
その第１の電極が前記第２の電源電位を受け、そのゲート電極と第２の電極とが互いに接続された第１の導電形式の第１のトランジスタ、
その第１の電極が前記第２の電源電位を受け、そのゲート電極が前記第１のトランジスタのゲート電極に接続され、その第２の電極が所定のノードに接続された第１の導電形式の第２のトランジスタ、
そのゲート電極が前記第１の信号を受ける第２の導電形式の第３のトランジスタ、
前記第１のトランジスタの第２の電極と前記基準電位との間に、前記第３のトランジスタと直列接続された第２の導電形式の第１のスイッチング素子、
その第１の電極が前記所定のノードに接続され、そのゲート電極が前記第１の信号の反転信号を受け、その第２の電極が前記基準電位を受ける第２の導電形式の第４のトランジスタ、
前記第２の電源電位と前記所定のノードとの間に接続された第１の導電形式の第２のスイッチング素子、および
前記所定のノードの電位が所定レベルよりも低い場合は、前記第１のスイッチング素子を導通させるとともに前記第２のスイッチング素子を非導通にして、前記出力ノードを前記基準電位にし、前記所定のノードの電位が前記所定レベルよりも高い場合は、前記第１のスイッチング素子を非導通にするとともに前記第２のスイッチング素子を導通させて、前記出力ノードを前記第２の電源電位にするインバータを有する出力回路を備え、
前記インバータは第１の導電形式の第５のトランジスタと第２の導電形式の第６のトランジスタとを備え、
前記第３のトランジスタ、前記第１のスイッチング素子、前記第４のトランジスタは第１のウェル領域に配置され、
前記第１のトランジスタ、前記第２のトランジスタ、前記第２のスイッチング素子、前記第５のトランジスタは第２のウェル領域に配置され、
前記第６のトランジスタは第３のウェル領域に配置され、
前記第２のウェル領域は前記第１のウェル領域と前記第３のウェル領域との間に配置されることを特徴とするレベル変換回路。
【請求項１３】
その第１の論理レベルが基準電位であり、その第２の論理レベルが第１の電源電位である第１の信号を、その第１の論理レベルが前記基準電位であり、その第２の論理レベルが第２の電源電位である第２の信号に変換して出力ノードに与えるレベル変換回路であって、
その第１の電極が前記第２の電源電位を受ける第１の導電形式の第１のトランジスタ、
その第１の電極が前記第２の電源電位を受け、その第２の電極が所定のノードに接続された第１の導電形式の第２のトランジスタ、
そのゲート電極が前記第１の信号を受ける第２の導電形式の第３のトランジスタ、
前記第１のトランジスタの第２の電極と前記基準電位との間に、前記第３のトランジスタと直列接続された第２の導電形式の第１のスイッチング素子、
その第１の電極が前記所定のノードに接続され、そのゲート電極が前記第１の信号の反転信号を受け、その第２の電極が前記基準電位を受ける第２の導電形式の第４のトランジスタ、
前記第２の電源電位と前記所定のノードとの間に接続された第１の導電形式の第２のスイッチング素子、および
前記所定のノードの電位が所定レベルよりも低い場合は、前記第１のスイッチング素子を導通させるとともに前記第２のスイッチング素子を非導通にして、前記出力ノードを前記基準電位にし、前記所定のノードの電位が前記所定レベルよりも高い場合は、前記第１のスイッチング素子を非導通にするとともに前記第２のスイッチング素子を導通させて、前記出力ノードを前記第２の電源電位にするインバータを有する出力回路を備え、
前記インバータは第１の導電形式の第５のトランジスタと第２の導電形式の第６のトランジスタとを備え、
前記第３のトランジスタ、前記第１のスイッチング素子、前記第４のトランジスタは第１のウェル領域に配置され、
前記第１のトランジスタ、前記第２のトランジスタ、前記第２のスイッチング素子、前記第５のトランジスタは第２のウェル領域に配置され、
前記第６のトランジスタは第３のウェル領域に配置され、
前記第２のウェル領域は前記第１のウェル領域と前記第３のウェル領域との間に配置されることを特徴とするレベル変換回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また好ましくは、第２の電源電位は、第１の電源電位よりも高い。
また、この発明に係わる他のレベル変換回路は、その第１の論理レベルが基準電位であり、その第２の論理レベルが第１の電源電位である第１の信号を、その第１の論理レベルが基準電位であり、その第２の論理レベルが第２の電源電位である第２の信号に変換して出力ノードに与えるレベル変換回路であって、その第１の電極が第２の電源電位を受け、そのゲート電極と第２の電極とが互いに接続された第１の導電形式の第１のトランジスタと、その第１の電極が第２の電源電位を受け、そのゲート電極が第１のトランジスタのゲート電極に接続され、その第２の電極が所定のノードに接続された第１の導電形式の第２のトランジスタと、そのゲート電極が第１の信号を受ける第２の導電形式の第３のトランジスタと、第１のトランジスタの第２の電極と基準電位との間に、第３のトランジスタと直列接続された第２の導電形式の第１のスイッチング素子と、その第１の電極が所定のノードに接続され、そのゲート電極が第１の信号の反転信号を受け、その第２の電極が基準電位を受ける第２の導電形式の第４のトランジスタと、第２の電源電位と所定のノードとの間に接続された第１の導電形式の第２のスイッチング素子と、所定のノードの電位が所定レベルよりも低い場合は、第１のスイッチング素子を導通させるとともに第２のスイッチング素子を非導通にして、出力ノードを基準電位にし、所定のノードの電位が所定レベルよりも高い場合は、第１のスイッチング素子を非導通にするとともに第２のスイッチング素子を導通させて、出力ノードを第２の電源電位にするインバータを有する出力回路を備えたものである。インバータは第１の導電形式の第５のトランジスタと第２の導電形式の第６のトランジスタとを備える。第３のトランジスタ、第１のスイッチング素子、第４のトランジスタは第１のウェル領域に配置される。第１のトランジスタ、第２のトランジスタ、第２のスイッチング素子、第５のトランジスタは第２のウェル領域に配置される。第６のトランジスタは第３のウェル領域に配置される。第２のウェル領域は第１のウェル領域と第３のウェル領域との間に配置される。
また、この発明に係わるさらに他のレベル変換回路は、その第１の論理レベルが基準電位であり、その第２の論理レベルが第１の電源電位である第１の信号を、その第１の論理レベルが基準電位であり、その第２の論理レベルが第２の電源電位である第２の信号に変換して出力ノードに与えるレベル変換回路であって、その第１の電極が第２の電源電位を受ける第１の導電形式の第１のトランジスタと、その第１の電極が第２の電源電位を受け、その第２の電極が所定のノードに接続された第１の導電形式の第２のトランジスタと、そのゲート電極が第１の信号を受ける第２の導電形式の第３のトランジスタと、第１のトランジスタの第２の電極と基準電位との間に、第３のトランジスタと直列接続された第２の導電形式の第１のスイッチング素子と、その第１の電極が所定のノードに接続され、そのゲート電極が第１の信号の反転信号を受け、その第２の電極が基準電位を受ける第２の導電形式の第４のトランジスタと、第２の電源電位と所定のノードとの間に接続された第１の導電形式の第２のスイッチング素子と、所定のノードの電位が所定レベルよりも低い場合は、第１のスイッチング素子を導通させるとともに第２のスイッチング素子を非導通にして、出力ノードを基準電位にし、所定のノードの電位が所定レベルよりも高い場合は、第１のスイッチング素子を非導通にするとともに第２のスイッチング素子を導通させて、出力ノードを第２の電源電位にするインバータを有する出力回路を備えたものである。インバータは第１の導電形式の第５のトランジスタと第２の導電形式の第６のトランジスタとを備える。第３のトランジスタ、第１のスイッチング素子、第４のトランジスタは第１のウェル領域に配置される。第１のトランジスタ、第２のトランジスタ、第２のスイッチング素子、第５のトランジスタは第２のウェル領域に配置される。第６のトランジスタは第３のウェル領域に配置される。第２のウェル領域は第１のウェル領域と第３のウェル領域との間に配置される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
インバータ１０，１１は、ノードＮ２と出力端子２との間に直列接続される。ＰチャネルＭＯＳトランジスタ５は、電源電位ＶＤＤＨのラインとノードＮ２との間に接続される。インバータ１０とインバータ１１との間のノードＮ３は、ＰチャネルＭＯＳトランジスタ５のゲートに接続されるとともに、ＮチャネルＭＯＳトランジスタ６のゲートに接続される。インバータ１０，１１は、ノードＮ２の電位に応じて、ＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６のオン／オフ制御を行なうとともに、出力信号の論理レベルを切替える出力回路を構成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
図６は、図５のＶＩ−ＶＩ線断面図である。図６を参照して、ｎウェル１０２上にｐ＋領域であるソースおよびドレインが形成される。さらに、ｎウェル１０２上には酸化膜が積層され、酸化膜上にはポリシリコンなどのゲート電極ＧＥが積層される。ｐ＋領域であるソースおよびドレインの上部には、それぞれコンタクトホールＣＨを介して第１層の金属配線ＭＬ１が形成される。さらに、第１層の金属配線ＭＬ１の上部には、スルーホールＴＨを介して第２層の金属配線ＭＬ２が形成される。ＰチャネルＭＯＳトランジスタ３のゲート長Ｌ３は、ｐ＋領域であるソースとドレインの間の距離に相当する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
インバータ９を構成するＰチャネルＭＯＳトランジスタ９ａおよびＮチャネルＭＯＳトランジスタ９ｂのゲート長Ｌ９ａ，Ｌ９ｂ（たとえば、０．１μｍ）は、他のトランジスタのゲート長（たとえば、０．４μｍ）よりも短くする。好ましくは、約０．２〜０．５倍程度にする。これは、インバータ９が、電源電位ＶＤＤＨよりも低い電源電位ＶＤＤＬの電源系統を使用しているからである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
【図１】この発明の実施の形態１によるレベル変換回路の構成を示す回路図である。
【図２】図１に示したレベル変換回路の動作を示すタイムチャートである。
【図３】従来のレベル変換回路の構成を示す回路図である。
【図４】図１に示したレベル変換回路のレイアウトを示す平面図である。
【図５】図４に示したＰチャネルＭＯＳトランジスタ３の部分拡大図である。
【図６】図５のＶＩ−ＶＩ線断面図である。
【図７】この発明の実施の形態１の変更例によるレベル変換回路の構成を示す回路図である。
【図８】この発明の実施の形態２によるレベル変換回路の構成を示す回路図である。
【図９】ＰチャネルＭＯＳトランジスタ３１のゲートをノードＮ２に接続した場合のレベル変換回路の構成を示す回路図である。
【図１０】図９に示したレベル変換回路のレイアウトを示す平面図である。
【図１１】この発明の実施の形態２の変更例によるレベル変換回路の構成を示す回路図である。