【手続補正書】
【提出日】平成20年4月25日(2008.4.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、前記第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が前記第１の誘電体層の上面から前記第１の誘電体層の底面に向かって前記第１の誘電体層の厚さと比べて小さいか、等しいか、又は大きい距離にわたって延びる、第１の相互接続レベルと、
前記第１の誘電体層の真上にあって、前記第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、前記第２のデュアル・ダマシン導電性配線の各々が前記第２の誘電体層の上面から前記第２の誘電体層の底面に向かって前記第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルと、
前記第２の相互接続レベル内にあり、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面内に延びるデュアル・ダマシン導電性ビア・バーと、
を含むデュアル・ダマシン構造体。
【請求項２】
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と概ね等しい長さを有するデュアル・ダマシン導電性ビアであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面内に延びるデュアル・ダマシン導電性ビアをさらに含む、請求項１に記載の構造体。
【請求項３】
前記第１の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面から前記第１の誘電体層の前記底面に向かって付加的なデュアル・ダマシン導電性ビア・バーと前記第１の誘電体層の前記底面との間の距離と比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーをさらに含む、請求項１に記載の構造体。
【請求項４】
前記第１の相互接続レベル内にあって、前記第１の誘電体層の前記上面から前記第１の誘電体層の前記底面に向かって前記第１の誘電体層の前記厚さと比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーをさらに含む、請求項１に記載の構造体。
【請求項５】
前記第１の誘電体層は、底面が前記第１の誘電体層の前記底面と同一の広がりを持つ第１の誘電体拡散バリア層を含み、前記第２の誘電体層は、底面が前記第２の誘電体層の前記底面と同一の広がりを持つ第２の誘電体拡散バリア層を含む、請求項１に記載の構造体。
【請求項６】
前記誘電体拡散バリア層が、窒化シリコン及び炭化シリコンからなる群から選択された、請求項５に記載の構造体。
【請求項７】
（ａ）前記第１の誘電体層におけるらせん形デュアル・ダマシン導電性ビア・バー、
（ｂ）前記第２の誘電体層におけるらせん形デュアル・ダマシン導電性ビア・バー、又は、
（ｃ）前記第１及び第２の誘電体層の両方にあって、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、らせん形デュアル・ダマシン導電性ビア・バー、
をさらに含む、請求項１に記載の構造体。
【請求項８】
各々の上縁部が対応する相互接続レベルの上面と同一面にあり、各々の底縁部が対応する相互接続レベルの底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されるらせん形デュアル・ダマシン導電性ビア・バーを各々が含む１つ又はそれ以上の付加的な相互接続レベルをさらに含む、請求項１に記載の構造体。
【請求項９】
（ａ）第１の付加的なデュアル・ダマシン導電性ビア・バーを備えるキャパシタの第１のプレート、及び、前記第２の誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備える前記キャパシタの第２のプレート、又は、
（ｂ）前記第１及び第２の誘電体層の両方に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレート、及び、前記第１及び第２の誘電体層の両方に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、前記キャパシタの第２のプレート、
をさらに含む、請求項１に記載の構造体。
【請求項１０】
付加的な誘電体層に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートと、
前記付加的な誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第２のプレートと、
をさらに含む、請求項１に記載の構造体。
【請求項１１】
前記デュアル・ダマシン導電性配線、前記デュアル・ダマシン導電性ビア、及び前記デュアル・ダマシン導電性ビア・バーが、銅、アルミニウム、アルミニウム−銅合金、ポリシリコン、タンタル、窒化タンタル、窒化シリコンタンタル、チタン、窒化チタン、窒化シリコンチタン、タングステン、窒化タングステン、窒化シリコンタングステン、及び、それらの組み合わせからなる群から選択された同一の導電体を含む、請求項１に記載の構造体。
【請求項１２】
前記誘電体層が、酸化シリコン、ＳｉＣｘＯｙＨｚ、及びポリ（アリーレン）エーテルからなる群から選択された、請求項１に記載の構造体。
【請求項１３】
デュアル・ダマシン構造体を形成する方法であって、
第１の誘電体層を備え、多数の第１のダマシン導電性配線又はデュアル・ダマシン導電性配線を含み、前記第１のダマシン導電性配線又はデュアル・ダマシン導電性配線の各々が前記第１の誘電体層の上面から前記第１の誘電体層の底面に向かって前記第１の誘電体層の厚さと比べて小さい距離にわたって延びる、第１の相互接続レベルを形成するステップと、
前記第１の誘電体層の真上にあって、前記第１の誘電体層と接触し、第２の誘電体層を備え、多数の第２のデュアル・ダマシン導電性配線を含み、前記第２のデュアル・ダマシン導電性配線の各々が前記第２の誘電体層の上面から前記第２の誘電体層の底面に向かって前記第２の誘電体層の厚さと比べて小さい距離にわたって延びる、第２の相互接続レベルを形成するステップと、
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と比べて大きい長さを有するデュアル・ダマシン導電性ビア・バーであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面に延びるデュアル・ダマシン導電性ビア・バーを形成するステップと、
を含む方法。
【請求項１４】
前記第２の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面及び前記多数の第１のデュアル・ダマシン導電性配線のうちの１つの上面と一体になってこれらから延び、幅と概ね等しい長さを有するデュアル・ダマシン導電性ビアであって、前記長さ及び幅が前記第２の誘電体層の前記上面によって画定される面に延びるデュアル・ダマシン導電性ビアを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記第１の相互接続レベル内にあって、前記多数の第２のデュアル・ダマシン導電性配線のうちの１つの底面から前記第１の誘電体層の前記底面に向かって付加的なデュアル・ダマシン導電性ビア・バーと前記第１の誘電体層の前記底面との間の距離と比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１６】
前記第１の相互接続レベル内にあって、前記第１の誘電体層の前記上面から前記第１の誘電体層の前記底面に向かって前記第１の誘電体層の前記厚さと比べて小さい距離にわたって延びる、付加的なデュアル・ダマシン導電性ビア・バーを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項１７】
前記第１の誘電体層は、底面が前記第１の誘電体層の前記底面と同一の広がりを持つ第１の誘電体拡散バリア層を含み、前記第２の誘電体層は、底面が前記第２の誘電体層の前記底面と同一の広がりを持つ第２の誘電体拡散バリア層を含む、請求項１３に記載の方法。
【請求項１８】
（ａ）らせん形デュアル・ダマシン導電性ビア・バーを前記第１の誘電体層に形成するステップ、
（ｂ）らせん形デュアル・ダマシン導電性ビア・バーを前記第２の誘電体層に形成するステップ、又は、
（ｃ）上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されたらせん形デュアル・ダマシン導電性ビア・バーを、前記第１及び第２の誘電体層の両方に形成するステップ、
をさらに含む、請求項１３に記載の方法。
【請求項１９】
各々の上縁部が、対応する相互接続レベルの上面と同一面にあり、各々の底縁部が、対応する相互接続レベルの底面と同一面にあり、側壁が、相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層されるらせん形デュアル・ダマシン導電性ビア・バーを各々が含む１つ又はそれ以上の付加的な相互接続レベルを形成するステップをさらに含む、請求項１３に記載の方法。
【請求項２０】
（ａ）第１の付加的なデュアル・ダマシン導電性ビア・バーを備えるキャパシタの第１のプレートと、前記第２の誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備える前記キャパシタの第２のプレートとを形成するステップ、又は、
（ｂ）前記第１及び第２の誘電体層の両方に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートと、前記第１及び第２の誘電体層の両方に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーは、上縁部が対応する誘電体層の上面と同一面にあり、底縁部が前記対応する誘電体層の底面と同一面にあり、側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、前記キャパシタの第２のプレートとを形成するステップ、
をさらに含む、請求項１３に記載の方法。
【請求項２１】
付加的な誘電体層に第１の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第１の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第１のプレートを形成するステップと、
前記付加的な誘電体層に第２の付加的なデュアル・ダマシン導電性ビア・バーを備え、前記第２の付加的なデュアル・ダマシン導電性ビア・バーの側壁が相互に位置合わせされ、かつ、相互に重ねて電気的接触状態で積層された、キャパシタの第２のプレートを形成するステップと、
をさらに含む、請求項１３に記載の方法。
【請求項２２】
デュアル・ダマシン構造体を形成する方法であって、
（ａ）基板を準備するステップと、
（ｂ）前記基板の上面に誘電体層を形成するステップと、
（ｃ）幅と比べて大きい長さを有するビア・バー開口部であって、前記長さ及び幅が前記誘電体層の上面によって画定される面に延び、前記誘電体層の厚さ全体を通って延びるビア・バー開口部を、前記誘電体層に形成するステップと、
（ｄ）前記ビア・バー開口部に位置合わせされ、前記誘電体層の前記上面から前記誘電体層の底面に向かって、前記誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、前記誘電体層内にエッチングするステップと、
（ｅ）前記ビア・バー開口部を充填する反射防止膜を前記誘電体層の前記上面に塗布するステップと、
（ｆ）マスク層を前記反射防止膜の上面に塗布するステップと、
（ｇ）前記ビア・バー開口部から前記反射防止膜をエッチングし、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって前記誘電体層の厚さと比べて小さい距離にわたって延びる第１のトレンチを、前記誘電体層の前記ビア・バー開口部上に形成するステップと、
（ｈ）前記マスク層及びすべての残留反射防止膜を除去するステップと、
（ｉ）前記第１のトレンチ及び前記ビア・バー開口部を導電体によって充填するステップと、
を含む方法。
【請求項２３】
前記ステップ（ｃ）が、幅と概ね等しい長さを有するビア開口部であって、前記長さ及び幅が前記誘電体層の前記上面によって画定される面に延び、前記誘電体層の厚さ全体を通って延びるビア開口部を形成するステップをさらに含み、
前記ステップ（ｄ）が、前記ビア・バー開口部に位置合わせされ、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって、前記誘電体層の厚さと比べて小さい距離にわたって延びる第２のトレンチをエッチングするステップをさらに含み、
前記ステップ（ｅ）が、前記ビア開口部を前記反射防止膜によって充填するステップをさらに含み、
前記ステップ（ｇ）が、前記ビア・バー開口部から前記反射防止膜をエッチングし、前記誘電体層の前記上面から前記誘電体層の前記底面に向かって前記誘電体層の厚さと比べて小さい距離にわたって延びる第２のトレンチを、前記誘電体層の前記ビア・バー開口部上に形成するステップをさらに含み、
前記ステップ（ｉ）が、前記第２のトレンチ及び前記ビア・バー開口部を前記導電体によって充填するステップをさらに含む、
請求項２２に記載の方法。
【請求項２４】
前記基板の上面と前記誘電体層の底面との間にあり、前記底面と接触する誘電体拡散バリア層を形成するステップと、
前記ステップ（ｇ）において、前記誘電体拡散バリア層を通して前記ビア開口部及び前記ビア・バー開口部をエッチングするステップと、
をさらに含む請求項２３に記載の方法。
【請求項２５】
前記ステップ（ｃ）において、付加的なビア・バー開口部を前記誘電体層にエッチングするステップと、
前記ステップ（ｅ）において、前記付加的なビア・バー開口部を前記反射防止膜によって充填するステップと、
前記ステップ（ｇ）において、第３のトレンチは前記誘電体拡散バリア層を通してエッチングしないステップと、
前記ステップ（ｉ）において、前記付加的なビア・バー開口部を前記導電体によって充填するステップと、
をさらに含む請求項２２に記載の方法。