【手続補正書】
【提出日】平成19年11月13日(2007.11.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１の信号と第２の信号を入力して、上記第２の信号により設定される閾値によって上記第１の信号を第３の信号に変換する閾値可変インバータと、
上記第２の信号を所定の値にしてから、所定の状態を基準に上記第３の信号を判定し、判定結果を用いて上記第２の信号を新たに生成し、かつ、上記第３の信号を第４の信号として出力する判定回路とを具備して成り、
上記判定回路は、上記第３の信号が上記所定の状態にあるときに上記第２の信号の値を保持することを特徴とする論理レベル変換回路。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
請求項８において、
上記判定回路は、
前記第３の信号の直流成分を出力する低域通過フィルタと、
上記直流成分を上記所定の状態に対応する比較電圧と比較して比較結果を生成するコンパレータとを具備し、
上記コンパレータは、上記比較結果を上記所定結果として用い、デジタルアナログ変換回路を介して上記第２の信号を新たに出力することを特徴とする論理レベル変換回路。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】
入力される基準信号と参照信号を比較して位相差を出力する位相比較器と、
上記位相差を電流に変換するチャージポンプと、
上記チャージポンプが出力する上記電流の低域周波数成分を取り出し、取り出した上記電流の低域周波数成分を制御電圧に変換して出力するループフィルタと、
上記制御電圧に応じて発振周波数を変え、発振出力を第１の信号として出力する電圧制御発振器と、
上記第１の信号を分周して上記参照信号を出力する分周器と、
上記第１の信号を入力して第４の信号を出力する論理レベル変換回路とを具備して成り、
上記論理レベル変換回路は、
上記第１の信号と第２の信号を入力して、上記第２の信号により設定される閾値によって上記第１の信号を第３の信号に変換する閾値可変インバータと、
上記第２の信号を所定の値にしてから、所定の状態を基準に上記第３の信号を判定し、判定結果を用いて上記第２の信号を新たに生成し、かつ、上記第３の信号を上記第４の信号として出力する判定回路とを具備して成り、
上記判定回路は、上記第３の信号が上記所定の状態にあるときに上記第２の信号の値を保持することを特徴とする位相同期回路。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
その結果、コンパレータ５３から第２の閾値可変インバータ５１に対して、閾値を一段階高くするＭ＋１の閾値設定信号１１が出力される。この閾値設定信号１１を受信した第２の閾値可変インバータ５１は、スイッチ５０８をオフにしてスイッチ５０７をオンにする。その結果、インバータ５０２の閾値が出力信号８と交差することが可能になり、第２の閾値可変インバータ５１が出力する信号１９は振幅がＶｄｄとなる。このとき、低域通過フィルタ５２が出力する直流成分１０は１／２Ｖｄｄとなり、コンパレータ５３の内部信号である比較結果は０になる。この結果、コンパレータ５３は、閾値設定信号１１をＭ＋１に保持する動作を行なう。更に、コンパレータ５３は、スイッチ５７をオンにする動作判定信号２０を出力する。オン状態になったスイッチ５７は、信号１９を出力信号９として出力し、論理レベル変換回路５の動作が終了する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】変更
【補正の内容】
【０１５７】
上述のように、位相同期回路４３Ａにおいて、論理レベル変換回路５は、ＶＣＯ４の出力信号８を論理回路４４２が正しく認識可能な出力信号９（動作クロック４３Ｆ）に変換する。それにより、メディア４１への書込動作において書込の誤動作が回避され、半導体集積回路装置で構成された記録再生装置の信号処理装置４３の信頼性が高められる。このような効果は、ＶＣＯ２４の出力信号８を論理回路４４２が正しく認識可能な出力信号９に変換する図１７Ａに示した論理レベル変換回路２５を採用した位相同期回路４３Ａの場合にも得られることは言うまでもない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１７４
【補正方法】変更
【補正の内容】
【０１７４】
【図１】本発明に係る論理レベル変換回路とそれを用いた位相同期回路の実施形態１を説明するためのブロック図。
【図２】図１の位相同期回路で用いられる第１の論理レベル変換回路の例を説明するためのブロック図。
【図３】図２の第１の論理レベル変換回路で用いられる第１の判定回路の例を説明するためのブロック図。
【図４】図３の論理レベル変換回路で用いられるコンパレータの例を説明するためのブロック図。
【図５】図４のコンパレータの入出力特性を説明するための図。
【図６】図２の論理レベル変換回路で用いられる第１の閾値可変インバータの例を説明するためのブロック図。
【図７】図２の論理レベル変換回路の動作の例を説明するための図。
【図８】図２の第１の論理レベル変換回路で用いられる第２の判定回路の例を説明するためのブロック図。
【図９】図２の第１の論理レベル変換回路で用いられる第３の判定回路の例を説明するためのブロック図。
【図１０】図２の第１の論理レベル変換回路で用いられる第４の判定回路の例を説明するためのブロック図。
【図１１】図２の第１の論理レベル変換回路で用いられる第５の判定回路の例を説明するためのブロック図。
【図１２】図２の論理レベル変換回路で用いられる第２の閾値可変インバータの例を説明するためのブロック図。
【図１３】本発明の論理レベル変換回路とそれを用いた位相同期回路の実施形態２を説明するためのブロック図。
【図１４】図１３の位相同期回路で用いられているＶＣＯの例を説明するためのブロック図。
【図１５】図１４のＶＣＯで用いられている電流制御発振器の例を説明するための回路図。
【図１６】図１４のＶＣＯで用いられている差動シングル変換回路の例を説明するための回路図。
【図１７Ａ】図１６の差動シングル変換回路に接続される、図１３の位相同期回路で用いられる論理レベル変換回路の例を説明するためのブロック図。
【図１７Ｂ】図１６の差動シングル変換回路に接続される論理レベル変換回路の別の例を説明するためのブロック図。
【図１８】図１７の論理レベル変換回路で用いられる第１の判定回路の例を説明するためのブロック図。
【図１９】図１７の論理レベル変換回路で用いられる第２の判定回路の例を説明するためのブロック図。
【図２０】図１７の論理レベル変換回路で用いられる第３の判定回路の例を説明するためのブロック図。
【図２１】図１７の論理レベル変換回路で用いられる第４の判定回路の例を説明するためのブロック図。
【図２２】本発明のインタフェース装置による実施形態３を説明するためのブロック図。
【図２３】図２２のインタフェース装置に用いられる位相同期回路の閾値設定の動作を説明するためのフローチャート。
【図２４】本発明の記録再生装置による実施形態４を説明するためのブロック図。
【図２５】図２４の記録再生装置に用いられる位相同期回路の閾値設定の動作を説明するためのフローチャート。
【図２６】本発明の無線通信端末機器による実施形態５を説明するためのブロック図。
【図２７】実施形態５で用いられる位相同期回路の例を説明するためのブロック図。
【図２８】実施形態５で用いられる位相同期回路の例を説明するための別のブロック図。
【図２９】図２６の無線通信端末機器に用いられる位相同期回路の閾値設定の動作を説明するためのフローチャート。
【図３０】従来の位相同期回路に用いられる電圧制御発振器の例を説明するためのブロック図。
【図３１】図３０の電圧制御発振器に用いられる遅延回路の例を説明するための回路図。
【図３２】図３０の電圧制御発振器に用いられている差動シングル変換回路の例を説明するための回路図。
【図３３】従来の位相同期回路の例を説明するためのブロック図。
【図３４】本発明の実施形態３に用いられる位相同期回路の別の例を説明するためのブロック図。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図２６
【補正方法】変更
【補正の内容】
【図２６】
2006303554.tif 000001
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２８
【補正方法】変更
【補正の内容】
【図２８】
2006303554.tif 000002