(57)【特許請求の範囲】
【請求項１】
記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のうち、偶数番目、もしくは奇数番目となる複数の一タップおきタップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を加算して等化後信号として出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、その仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別回路と、
前記エラー信号及び前記サンプリング後信号を遅延した信号に基づき、前記複数の一タップおきタップ出力のそれぞれに乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を備えたことを特徴とする再生装置。
【請求項２】
記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を加算して等化後信号として出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、その仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別回路と、
前記エラー信号及び前記サンプリング後信号を遅延した信号に基づき、前記多段遅延タップ出力のそれぞれに乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を備え、
該係数生成手段は、前記タップ係数の内、任意の一つのタップ係数の値に基づき、その他のタップ係数の値もしくは極性を制限することを特徴とする再生装置。
【請求項３】
記録媒体に記録されている信号を再生した再生信号を所定のクロックでサンプリングして得たサンプリング後信号を、奇数番目のサンプリング周期に応じたサンプリング後信号と偶数番目のサンプリング周期に応じたサンプリング後信号として、順次交互に分配する分配手段と、
前記分配手段が出力する前記奇数番目のサンプリング周期に応じたサンプリング後信号をパーシャルレスポンス等化し第１の等化後信号として出力する第１のフィルタリング手段と、
前記分配手段が出力する前記偶数番目のサンプリング周期に応じたサンプリング後信号をパーシャルレスポンス等化し第２の等化後信号として出力する第２のフィルタリング手段と、
前記第１及び第２のフィルタリング手段がそれぞれ出力する前記第１及び第２の等化後信号を順次交互に第３の等化後信号として出力する出力手段と、を備え、
前記第１のフィルタリング手段は、
前記分配手段が出力する奇数番目のサンプリング周期に応じたサンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを、各独立した複数の第１のタップ係数それぞれと乗算し、該乗算した乗算出力を加算して前記第１の等化後信号として出力する第１のトランスバーサルフィルタと、
前記第１の等化後信号の仮判別値を算出し、その仮判別値と前記第１の等化後信号との差分値をエラー信号として出力する第１の仮判別回路と、
前記エラー信号及び前記多段遅延タップ出力に基づき、前記多段遅延タップ出力のそれぞれに乗算する前記第１のタップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する第１の係数生成手段と、を有し、
前記第２のフィルタリング手段は、
前記分配手段が出力する偶数番目のサンプリング周期に応じたサンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを、各独立した複数の第２のタップ係数それぞれと乗算し、該乗算した乗算出力を加算して前記第２の等化後信号として出力する第２のトランスバーサルフィルタと、
前記第２の等化後信号の仮判別値を算出し、その仮判別値と前記第２の等化後信号との差分値をエラー信号として出力する第２の仮判別回路と、
前記エラー信号及び前記多段遅延タップ出力に基づき、前記多段遅延タップ出力のそれぞれに乗算する前記第２のタップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する第２の係数生成手段と、を有することを特徴とする再生装置。
【請求項４】
記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号をサンプリングして、もしくはサンプリング後にリサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を合算して等化後信号を出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、その仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別手段と、
前記エラー信号及び前記多段遅延タップ出力に基づき、前記多段遅延タップ出力に乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を備えたことを特徴とする再生装置。
【請求項５】
記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号をサンプリングして、もしくはサンプリング後にリサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を合算して等化後信号を出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、算出した前記仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別手段と、
前記エラー信号と前記多段遅延タップ出力とに基づき、前記多段遅延タップ出力に乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を有し、
該係数生成手段は、前記タップ係数の内の任意の一つのタップ係数の値に基づき、その他のタップ係数の値もしくは極性を制限することを特徴とする再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は再生装置に係り、特に光ディスクの記録媒体から再生された信号を波形等化する波形等化回路を備えた再生装置に関する。
【０００２】
【従来の技術】
ランレングス制限符号が高密度記録された光ディスク等の記録媒体から当該ランレングス制限符号を再生する再生装置では、再生信号の波形歪を除去するために、パーシャルレスポンス（以下、ＰＲともいう）等化特性を持つ波形等化回路を使用するものが従来より知られている（特開平１０−１０６１６１号公報）。図８はこの従来の再生装置の一例のブロック図を示す。同図において、光ディスク６０１より記録／再生系６０２により再生されたランレングス制限符号は、トランスバーサルフィルタ６０３に供給され、ここでパラメータ設定器６０５内のタップ係数決定器６０６より入力されるタップ係数に基づいて、ＰＲ等化される。
【０００３】
Ｘ値選定器６１０は、トランスバーサルフィルタ６０３での例えばＰＲ（１，Ｘ，Ｘ，１）等化における符号間干渉値であるＸの値を再生波形の特性に基づいて選定するもので、誤り率判定器６０９の判定結果から順次Ｘｉを求め、最終的に誤り率が許容値を満たすＸの値を選定する。等化後目標波形作成器６０８は、パラメータ設定用二値データ用メモリ６０７から与えられる二値データと、Ｘ値選定器６１０で選定された、ＰＲ等化における符号間干渉付与値のＸの値とから等化後目標波形を作成し、タップ係数決定器６０６に与えられる。
【０００４】
光ディスク６０１には予めパラメータ設定用二値データ用メモリ６０７に対応するビットが記録されている。タップ係数決定器６０６はこのビットに対応する再生波形と等化後目標波形とから、再生波形が等化後目標波形に一致するようなタップ係数を求めてトランスバーサルフィルタ６０３に入力する。識別点信号レベル決定器６１１は、Ｘ値選定器６１０から与えられるＸの値に基づいて識別点信号レベルを求め、これをＭＬ復号器６０４に供給する。ＭＬ復号器６０４はトランスバーサルフィルタ６０３から取り出された等化後再生波形を、上記の識別点信号レベルを基準にして二値データに復号して出力する。
【０００５】
ＭＬ復号器６０４から取り出された復号データは、誤り率判定器６０９に供給され、ここでパラメータ設定用二値データ用メモリ６０７からのパラメータ設定用二値データと比較されて誤り率が求められ、その誤り率が許容値を満たしているか否かの判定結果がＸ値選定器６１０に供給される。誤り率判定器６０９で誤り率が許容値を満たしていると判定された段階で、その時のタップ係数及び識別点信号レベルを用いたＰＲ（１，Ｘ，Ｘ，１）ＭＬ方式により、ＰＲ等化及び最尤復号が行われる。
また、従来、最小符号反転間隔が２以上の定数に制限されたランレングス制限符号による再生信号を等化した上で、符号反転間隔を拘束条件としてもつような最尤検出を行う光ディスク信号再生方式で、符号の反転位置の直前又は直後の点のうちで最小符号反転間隔をもつデータ列に対応する点を除く振幅と、符号の反転位置の振幅のみを対象として、三値等化する再生装置も知られている（特開平７−１９２２７０号公報）。
【０００６】
【発明が解決しようとする課題】
しかるに、上記の従来の再生装置のうち前者の再生装置は、光ディスク６０１には予めパラメータ設定用二値データ用メモリ６０７に対応するビットが記録されていることが前提となっており、光ディスク６０１の記録信号がパラメータ設定用二値データ用メモリ６０７に記憶されている二値データに対応しているものであるかどうか不明な場合、適応的に波形等化ができない。
【０００７】
そのため、パラメータ設定用二値データ用メモリ６０７の記憶二値データに対応した既知のパターンのデータを再生して、正常に波形等化されるようにトランスバーサルフィルタ６０３のタップ係数を決定しなければならない。このため、タップ係数を決定したときと異なる再生特性で再生信号が入力されたときには対応できない。
【０００８】
また、上記の従来の再生装置のうち後者のものは、再生装置が行うＰＲ等化が、目標値が多値となるため、細かいスレッショルド比較が誤り率判定器６０９で必要となり、ノイズや歪によって判定が難しくなるという問題がある。従って、複数種類の信号が入力される機器（例えばＣＤ、ＤＶＤなどの再生装置）では、再生する信号の性質によってランレングスや等化したいＰＲ特性等が異なるため、スレッショルドを合わせるための制御が煩雑となり、波形等化を安定に行うまでの収束時間が長くかかる可能性がある。
【０００９】
また、本出願の重要な課題として、再生信号のチャネルレート（ビットレート）に対して、再生信号の帯域が狭い場合、高域の情報が足りないため、正しいところに収束することが出来ないという問題がある。この理由を代表的な光ディスクシステムであるＤＶＤの場合で説明する。
【００１０】
図６に示すように、再生信号のチャネルレート（ビットレート）に対して、再生信号の帯域は、光学系のＭＴＦ特性により、高域が大きく削られている。このとき、理想的には、公知のナイキスト条件を満たすように等化が行われ、その一つである目標特性（ＰＲ（１，１）、ＰＲ（１，２，２，１）などのような特性）に収束することが望ましい。
【００１１】
これに対し、従来のフィルタリング（イコライジング）手段は、１ビット間隔の全タップの信号を用いて等化を行っており、その特性は、図７のようになっていた。
【００１２】
しかし、高密度記録した状態では、完全に減衰した帯域やノイズに埋もれてしまった（１／２）ｆｃ付近の高域成分については、いくら高域を強調しても、欠落した部分を再生することは出来ない。よって高域が欠落している状態の中で、なるべく目標特性（ＰＲ（１，１）、ＰＲ（１，２，２，１）などのような特性）に近くなり、かつナイキスト条件をいかにも満たしているようなところにタップ係数は誤って擬似収束しようとする。
【００１３】
また、高域成分が残留していたとしても、それらを無制限に強調出来るため、本来の特性ではない、しかしナイキスト条件をいかにも満たしているようなところにタップ係数は誤って擬似収束してしまう。
【００１４】
回路的には、各係数の値は無限に変化できるわけではないから、どこかでいずれかの係数にリミッタがかかる。そしてそこで等化エラーとして辻褄があう状態に収束してしまい、本来の特性に戻ることが出来なくなる。
【００１５】
実際、このような状態は複数存在してしまうため、結果として、本来の目標特性でない特性に擬似的に収束してしまう危険性がある。この現象は、高密度記録になればなるほど、発生しやすくなる。また、本来中心となるべきタップの重み付けが下がってしまい、別のタップだけで特性を作ってしまったり、別のタップを中心として収束してしまうことも少なくない。
【００１６】
本発明は以上の点に鑑みなされたもので、ノイズや歪の影響なく確実なＰＲ等化による波形等化を行うことができ、また、収束範囲の拡大及び収束時間の短縮を実現し、更に、ＩＣデバイスによる回路規模を削減する再生装置を提供することにある。
【００１７】
【課題を解決するための手段】
上述した問題点を解消するために、本発明は、下記（１）〜（５）の構成になる再生装置を提供する。
（１）  記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のうち、偶数番目、もしくは奇数番目となる複数の一タップおきタップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を加算して等化後信号として出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、その仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別回路と、
前記エラー信号及び前記サンプリング後信号を遅延した信号に基づき、前記複数の一タップおきタップ出力のそれぞれに乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を備えたことを特徴とする再生装置。
（２）  記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を加算して等化後信号として出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、その仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別回路と、
前記エラー信号及び前記サンプリング後信号を遅延した信号に基づき、前記多段遅延タップ出力のそれぞれに乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を備え、
該係数生成手段は、前記タップ係数の内、任意の一つのタップ係数の値に基づき、その他のタップ係数の値もしくは極性を制限することを特徴とする再生装置。
（３）  記録媒体に記録されている信号を再生した再生信号を所定のクロックでサンプリングして得たサンプリング後信号を、奇数番目のサンプリング周期に応じたサンプリング後信号と偶数番目のサンプリング周期に応じたサンプリング後信号として、順次交互に分配する分配手段と、
前記分配手段が出力する前記奇数番目のサンプリング周期に応じたサンプリング後信号をパーシャルレスポンス等化し第１の等化後信号として出力する第１のフィルタリング手段と、
前記分配手段が出力する前記偶数番目のサンプリング周期に応じたサンプリング後信号をパーシャルレスポンス等化し第２の等化後信号として出力する第２のフィルタリング手段と、
前記第１及び第２のフィルタリング手段がそれぞれ出力する前記第１及び第２の等化後信号を順次交互に第３の等化後信号として出力する出力手段と、を備え、
前記第１のフィルタリング手段は、
前記分配手段が出力する奇数番目のサンプリング周期に応じたサンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを、各独立した複数の第１のタップ係数それぞれと乗算し、該乗算した乗算出力を加算して前記第１の等化後信号として出力する第１のトランスバーサルフィルタと、
前記第１の等化後信号の仮判別値を算出し、その仮判別値と前記第１の等化後信号との差分値をエラー信号として出力する第１の仮判別回路と、
前記エラー信号及び前記多段遅延タップ出力に基づき、前記多段遅延タップ出力のそれぞれに乗算する前記第１のタップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する第１の係数生成手段と、を有し、
前記第２のフィルタリング手段は、
前記分配手段が出力する偶数番目のサンプリング周期に応じたサンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを、各独立した複数の第２のタップ係数それぞれと乗算し、該乗算した乗算出力を加算して前記第２の等化後信号として出力する第２のトランスバーサルフィルタと、
前記第２の等化後信号の仮判別値を算出し、その仮判別値と前記第２の等化後信号との差分値をエラー信号として出力する第２の仮判別回路と、
前記エラー信号及び前記多段遅延タップ出力に基づき、前記多段遅延タップ出力のそれぞれに乗算する前記第２のタップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する第２の係数生成手段と、を有することを特徴とする再生装置。
（４）  記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号をサンプリングして、もしくはサンプリング後にリサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を合算して等化後信号を出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、その仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別手段と、
前記エラー信号及び前記多段遅延タップ出力に基づき、前記多段遅延タップ出力に乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を備えたことを特徴とする再生装置。
（５）  記録媒体に記録されている信号を再生し、その再生信号をフィルタリング手段を用いてパーシャルレスポンス等化した後、復号する再生装置において、
前記フィルタリング手段は、
前記再生信号をサンプリングして、もしくはサンプリング後にリサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号を遅延し、多段遅延タップ出力を得るとともに、前記多段遅延タップ出力のそれぞれを各独立したタップ係数と乗算し、該乗算した乗算出力を合算して等化後信号を出力するトランスバーサルフィルタと、
前記等化後信号の仮判別値を算出し、算出した前記仮判別値と前記等化後信号との差分値をエラー信号として出力する仮判別手段と、
前記エラー信号と前記多段遅延タップ出力とに基づき、前記多段遅延タップ出力に乗算する前記タップ係数のそれぞれを、前記エラー信号が最小になるよう可変制御する係数生成手段と、を有し、
該係数生成手段は、前記タップ係数の内の任意の一つのタップ係数の値に基づき、その他のタップ係数の値もしくは極性を制限することを特徴とする再生装置。
【００１８】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図面と共に説明する。図１は本発明になる再生装置の第１の実施の形態のブロック図を示す。同図において、ランレングス制限符号が高密度記録された光ディスク１からＰＤヘッドアンプ２で光電変換及び増幅されたランレングス制限符号（ディジタル信号）は、直流阻止回路３を用いて低域成分が阻止され、続いてＡ／Ｄ変換器４に供給される。Ａ／Ｄ変換器４は、図示しないＰＬＬによって生成されるクロックに基づいて、入力信号をサンプリングする。必要に応じて図示しないＡＧＣ回路で振幅が一定になるように自動利得制御（ＡＧＣ）された後、サンプリング後信号として適応等化回路５に供給される。適応等化回路５によりＰＲ特性が付与された等化後再生波形(等化後信号)は、復号回路６に供給されて、例えばビタビ復号される。このビタビ復号の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列として出力する。ＥＣＣ回路７は、上記の復号回路６からの復号データ系列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りを訂正し、誤りの大幅に低減された復号データを出力する。
【００１９】
以上の構成において、本実施の形態は適応等化回路５の具体的な回路構成に特徴を有するものであり、以下、この適応等化回路５の具体的な構成について詳細に説明する。図２、図９、図１０はそれぞれ適応等化回路５の具体的な回路構成を示す第１実施例(適応等化回路５Ａ)、第２実施例(適応等化回路５Ｂ)、第３実施例(適応等化回路５Ｃ)である。
ここで用いる光ディスク１は本発明の再生装置に用いるディスク状記録媒体の一例であり、このディスク状記録媒体としては光磁気ディスク(ＭＯ)、ハードディスク(ＨＤ)等であっても良い。
【００２０】
図２は適応等化回路５の第１実施例である適応等化回路５Ａの構成を示しており、タップ段数が５の場合を示している。Ａ／Ｄ変換器４側から入力されて所定クロックでサンプリングされたサンプリング後信号はＤ型フリップフロップ回路（以下Ｄ−ＦＦと記す）５１ａに入力される。このサンプリング後信号はＤ−ＦＦ５１ａ〜５１ｄにてシステムクロック（ビットクロック）のタイミングで１ビットクロックづつ順次遅延出力されることになる。この結果、タップ出力ＴＤ１，ＴＤ３，ＴＤ５を得る。これらタップ出力ＴＤ１，ＴＤ３，ＴＤ５は係数乗算器５２ａ，５２ｂ，５２ｃにそれぞれ供給され、タップ係数Ｋａ，Ｋｂ，Ｋｃと乗算されて信号の出力レベルが調節された後、出力レベルが調節された全ての乗算出力は加算器５３にて加算(合算)されて、加算器５３から等化後信号として復号回路６側へ出力される。
【００２１】
加算器５３から出力する等化後信号は仮判別器５４にも供給される。この仮判別器５４は仮判別によって得られた目標値とこの等化後信号との差を等化エラーとして係数更新手段５５に対して出力する。係数更新手段５５は等化エラーとタップ出力ＴＤ１，ＴＤ３，ＴＤ５に基づき、タップ係数Ｋａ，Ｋｂ，Ｋｃを演算し、この演算結果であるタップ係数を更新出力として係数乗算器５２ａ，５２ｂ，５２ｃへ供給する。このアルゴリズムは公知としてよく知られているＬＭＳ（Least Mean Square法）によるものであるが、本発明の第１の実施の形態(図１)の第１の要部(適応等化回路５Ａ。図２)は、Ｄ−ＦＦ５１ａ，５１ｃの出力を用いないことである。以下、この原理を説明する。
【００２２】
この第１実施例のように、トランスバーサルフィルタのタップ出力を一つおきにしか用いないということ(即ち、Ｄ−ＦＦ５１ａ−５１ｂ−５１ｃ−５１ｄと縦続構造における、Ｄ−ＦＦ５１ａの入力側タップ，Ｄ−ＦＦ５１ｂの出力側タップ（Ｄ−ＦＦ５１ｃの入力側タップ)，Ｄ−ＦＦ５１ｄの出力側タップだけを用いること）は、サンプリング周波数を１／２に下げることと等価である。この理由は２クロック離れたところとしか演算を行わないためである。周波数軸ですと図３のような関係になる。その結果、フィルタリングの特性はチャネルレートの１／２以下の部分でのみ決定する。よって、図７に示したようなナイキスト条件は保ったまま誤ったところに収束するという状態を回避できる。
【００２３】
さらに、比較的回路規模の大きい係数更新手段５５の規模を大幅に削減（この場合は３／５に）することが可能となる。この理由は１係数あたりに設けられた乗算手段及びローパスフィルタ（ＬＰＦ）が不要となるためである。
【００２４】
次に前述した適応等化回路５Ａを構成する係数更新手段５５の具体的な構成を図４を用いて説明する。同図に示すように、係数更新手段５５は３つの係数更新器５５１ａ，５５１ｂ，５５１ｃから構成されている。係数更新器５５１ａ，５５１ｂ，５５１ｃの各一方の入力端子には前述したタップ出力ＴＤ１，ＴＤ３，ＴＤ５が供給されると共に、その各他方の入力端子には前記した等化エラーが供給される。この結果、係数更新器５５１ａ，５５１ｂ，５５１ｃは前記等化エラーに基づいた係数Ｋａ，Ｋｂ，Ｋｃを係数乗算器５２ａ，５２ｂ，５２ｃ側に出力する。このとき、タップ係数Ｋｂは係数更新器５５１ａ及び係数更新器５５１ｃにも供給されることにより、係数更新器５５１ａ及び係数更新器５５１ｃは、タップ係数Ｋａ，Ｋｃそれぞれの絶対値が、タップ係数Ｋｂの絶対値の一定割合（例えば０．５など）よりも大きくならないように制限をかけるところに特徴がある。
【００２５】
このようにすることで、本来、最も係数が大きくなるべき中心のサンプリング点に対応する係数（この場合はＫｂ）が、他の係数(Ｋａ、Ｋｃ)よりも小さくなって辻褄が合ってしまう（擬似ロック）状態を回避できる。
【００２６】
また、本来、最も係数が大きくなるべき中心のサンプリング点に対応する係数（この場合はＫｂ）ではなく、異なったサンプリング点を中心に係数が構成されるのを防いだりすることが出来る。
【００２７】
次に、図９は適応等化回路５の第２実施例である適応等化回路５Ｂの構成を示している。前述した適応等化回路５Ａ（図２）と同一構成部分には同一符号を付しその説明を省略する。
Ａ／Ｄ変換器４側から供給されて所定クロックのタイミングでサンプリングされてなるサンプリング後信号は、デマルチプレクサ５７に入力される。ここではサンプリング後信号に換えてサンプリング後信号をリサンプリングして補間したリサンプリング補間信号を用いても良いが、以下の説明においては、デマルチプレクサ５７に入力する信号にサンプリング後信号を用いた場合について説明する。デマルチプレクサ５７は入力するサンプリング後信号を１サンプルデータ毎にＤ−ＦＦ５６ａ，５６ｃに対して交互に振り分け出力する。
【００２８】
換言すれば、デマルチプレクサ５７は、サンプリング後信号を奇数番目のサンプリング周期に奇数フィルタリング手段側(Ｄ−ＦＦ５６ａ側)へ分配出力するとともに、偶数番目のサンプリング周期に偶数フィルタリング手段側(Ｄ−ＦＦ５６ｃ側)へ分配出力する分配手段である。ここで奇数フィルタリング手段は、Ｄ−ＦＦ５６ａ，５６ｂ、係数乗算器５２ｄ，５２ｅ，５２ｆ、加算器５３ａ、仮判別器５４ａ、係数更新手段５５ａを備えているものであり、また偶数フィルタリング手段は、Ｄ−ＦＦ５６ｃ，５６ｄ、係数乗算器５２ｇ，５２ｈ，５２ｉ、加算器５３ｂ、仮判別器５４ｂ、係数更新手段５５ｂを備えているものである。
【００２９】
デマルチプレクサ５７から１サンプルデータ期間おきに(奇数番目のサンプリング周期毎に)、Ｄ−ＦＦ５６ａに間欠供給されるサンプリング後信号は、Ｄ−ＦＦ５６ａ，５６ｂにてシステムクロック（ビットクロックの半分の周波数）のタイミングで順次遅延されることになる。この結果、タップ出力ＴＤ１，ＴＤ３，ＴＤ５を得る。これらタップ出力ＴＤ１，ＴＤ３，ＴＤ５は係数乗算器５２ｄ，５２ｅ，５２ｆにそれぞれ供給され、タップ係数Ｋｄ，Ｋｅ，Ｋｆに基づいてレベルが調節される。この後、係数乗算器５２ｄ，５２ｅ，５２ｆからレベル調節された各乗算出力は加算器５３ａに供給されてここで加算(合算)されて、加算器５３ａから第１の等化後信号(奇数番目の波形等化後再生信号)として仮判別器５４ａ、マルチプレクサ５８にそれぞれ出力される。
【００３０】
仮判別器５４ａは、仮判別によって得られた目標値と第１の等化後信号との差を等化エラーとして係数更新手段５５ａに出力する。係数更新手段５５ａはこの等化エラーと前記したタップ出力ＴＤ１，ＴＤ３，ＴＤ５が共に供給されており、これら等化エラーとタップ出力ＴＤ１，ＴＤ３，ＴＤ５に基づいて、係数乗算器５２ｄ，５２ｅ，５２ｆのタップ係数Ｋｄ，Ｋｅ，Ｋｆの値を演算し、この演算結果であるタップ係数値を更新出力として係数乗算器５２ｄ，５２ｅ，５２ｆへ供給する。こうして係数乗算器５２ｄ，５２ｅ，５２ｆのタップ係数Ｋｄ，Ｋｅ，Ｋｆは更新される。この更新出力を得るためのアルゴリズムは前述したＬＭＳによるものである。
【００３１】
同様に、デマルチプレクサ５７から１サンプルデータ期間おきに(偶数番目のサンプリング周期毎に)、Ｄ−ＦＦ５６ｃに間欠供給されるサンプリング後信号は、Ｄ−ＦＦ５６ｃ、５６ｄにてシステムクロック（ビットクロックの半分の周波数）のタイミングで順次遅延されることになる。この結果、タップ出力ＴＤ２，ＴＤ４，ＴＤ６を得る。これらタップ出力ＴＤ２，ＴＤ４，ＴＤ６は係数乗算器５２ｇ，５２ｈ，５２ｉにそれぞれ供給され、タップ係数Ｋｇ，Ｋｈ，Ｋｉに基づいてレベルが調節される。この後、係数乗算器５２ｇ，５２ｈ，５２ｉからレベル調節された各乗算出力は加算器５３ｂにて加算(合算)されて、加算器５３ｂから第２の等化後信号(偶数番目の波形等化後再生信号)として仮判別器５４ｂ、マルチプレクサ５８へそれぞれ出力される。
【００３２】
仮判別器５４ｂは、仮判別によって得られた目標値と第２の等化後信号との差を等化エラーとして係数更新手段５５ｂに出力する。係数更新手段５５ｂはこの等化エラーと前記したタップ出力ＴＤ２，ＴＤ４，ＴＤ６が共に供給されており、これら等化エラーとタップ出力ＴＤ２，ＴＤ４，ＴＤ６に基づいて、係数乗算器５２ｇ，５２ｈ，５２ｉのタップ係数Ｋｇ，Ｋｈ，Ｋｉの値を演算し、この演算結果であるタップ係数値を更新出力として係数乗算器５２ｇ，５２ｈ，５２ｉへ供給する。こうして係数乗算器５２ｇ，５２ｈ，５２ｉのタップ係数Ｋｇ，Ｋｈ，Ｋｉは更新される。この更新出力を得るためのアルゴリズムは前述したＬＭＳによるものである。
【００３３】
前記した加算器５３ａ，５３ｂよりそれぞれ出力された第１、第２の等化後信号は、マルチプレクサ５８によって１サンプルデータ毎に順次交互に切り替えて(例えば、…，第１の等化後信号，第２の等化後信号，第１の等化後信号，…)、マルチプレクサ５８から第３の等化後信号として復号回路６側に供給される。
換言すれば、マルチプレクサ５８は、前記第１の等化後信号（前記奇数番目の波形等化後再生信号）に基づいて前記デマルチプレクサ５７（分配手段）からの出力信号を復号した奇数番目の復号データ(一連の等化後信号における奇数番目の復号データ)と、前記第２の等化後信号（前記偶数番目の波形等化後再生信号）に基づいて前記デマルチプレクサ５７からの出力信号を復号した偶数番目の復号データ(一連の等化後信号における偶数番目の復号データ)とを順次交互に等化後信号として出力する復号手段である。
【００３４】
前記した係数更新手段５５ａは、図４に示した係数更新手段５５と同一構成をしており、中央のタップ係数Ｋｅの値に基づいて両端のタップ係数Ｋｄ，Ｋｆの係数値範囲を制限する制御を行う。同様に、前記した係数更新手段５５ｂは、図４に示した係数更新手段５５と同一構成をしており、中央のタップ係数Ｋｈの値に基づいて両端のタップ係数Ｋｇ，Ｋｉの係数値範囲を制限する。
【００３５】
上述した構成を有する適応等化回路５Ｂ(図９)は、先の適応等化回路５Ａ(図２)と同じく確実な再生信号の収束を得ることが出来、かつ適応等化回路の演算クロック周波数を半分に下げる事が出来るという効果を有している。
【００３６】
さらに、図１０は適応等化回路５の第３実施例である適応等化回路５Ｃの構成を示している。前述した適応等化回路５Ａ（図２）と同一構成部分には同一符号を付しその説明を省略する。
【００３７】
Ａ／Ｄ変換器４側から供給されて、図示せぬサンプリング手段にて既にシステムクロック（ビットクロックの半分の周波数、即ちデータレートの１／２のクロック）のタイミングでサンプリングされてなるサンプリング後信号は、Ｄ−ＦＦ５９ａに供給される。このサンプリング後信号はＤ−ＦＦ５９ａ，５９ｂにてシステムクロック（ビットクロックの半分の周波数）のタイミングで順次遅延されることになる。この結果、多段遅延タップ出力ＴＤ１，ＴＤ３，ＴＤ５を得る。これら多段遅延タップ出力ＴＤ１，ＴＤ３，ＴＤ５は係数乗算器５２ａ，５２ｂ，５２ｃにそれぞれ供給され、ここで多段遅延タップ出力ＴＤ１，ＴＤ３，ＴＤ５とタップ係数Ｋａ，Ｋｂ，Ｋｃとをそれぞれ乗算し、これら乗算結果を合算したことにより多段遅延タップ出力ＴＤ１，ＴＤ３，ＴＤ５のレベルが調節される。この後、係数乗算器５２ａ，５２ｂ，５２ｃからレベル調節された各乗算出力(フィルタリング後信号)は加算器５３に供給されてここで加算(合算)されて、加算器５３から等化後信号として仮判別器５４、補間器６０にそれぞれ出力される。
【００３８】
ここで換言すれば、前記したＤ−ＦＦ５９ａ，５９ｂ、係数乗算器５２ａ，５２ｂ，５２ｃ、加算器５３によりトランスバーサルフィルタ手段が構成されているのであり、こうして構成されたトランスバーサルフィルタ手段は前記サンプリング後信号を遅延して得た多段遅延タップ出力とタップ係数とをそれぞれ乗算し、これら乗算結果を合算したフィルタリング後信号を出力する。
【００３９】
仮判別器５４は、仮判別によって得られた目標値と等化後信号との差を等化エラーとして係数更新手段５５に出力する。換言すれば仮判別器５４は前記フィルタリング後信号の仮判別値を算出し、算出した前記仮判別値と前記フィルタリング後信号との差分値をエラー信号として出力する仮判別手段である。
【００４０】
係数更新手段５５は、この等化エラーと前記した多段致知縁タップ出力ＴＤ１，ＴＤ３，ＴＤ５が共に供給されており、これら等化エラーとタップ出力ＴＤ１，ＴＤ３，ＴＤ５に基づいて、係数乗算器５２ａ，５２ｂ，５２ｃのタップ係数Ｋａ，Ｋｂ，Ｋｃの値を演算し、この演算結果であるタップ係数値を更新出力として係数乗算器５２ａ，５２ｂ，５２ｃへ供給する。換言すれば係数更新手段５５は前記エラー信号(等化エラー)と前記多段遅延タップ出力ＴＤ１，ＴＤ３，ＴＤ５とに基づき、前記トランスバーサルフィルタ手段を構成する係数乗算器５２ａ，５２ｂ，５２ｃのタップ係数を、前記エラー信号が最小になるように可変制御する係数生成手段である。こうして係数乗算器５２ａ，５２ｂ，５２ｃのタップ係数Ｋａ，Ｋｂ，Ｋｃは更新される。この更新出力を得るためのアルゴリズムは前述したＬＭＳによるものである。
【００４１】
一方、加算器５３より出力された等化後信号は補間器６０によって、１サンプルデータ数を増やして、ビットクロック相当の情報を生成して、復号回路６側に供給される。係数更新手段５５は、図４に示した係数更新手段５５と同一構成をしており、中央のタップ係数Ｋｂの値に基づいて両端のタップ係数Ｋａ，Ｋｃの係数範囲を制限する。
このように適応等化回路５Ｃ(図１０)は、適応等化回路５Ａ(図２)と同じく確実な収束を得ることが出来、かつ適応等化回路の演算クロック周波数を半分に下げる事が出来るという効果を有するとともに、回路規模を大幅に削減出来るという効果がある。前記した構成の適応等化回路５Ｃ(図１０)における多数の前記タップ係数のうちの任意の一つのタップ係数値に基づいて、残りのタップ係数値を制限するタップ係数制限手段も有している
【００４２】
次に、本発明の第２の実施の形態について図面と共に説明する。図５は本発明になる再生装置の第２の実施の形態のブロック図を示す。図１と同じ機能を示すブロックについては同一の番号を付し、その説明を省略する。同図において、ランレングス制限符号が高密度記録された光ディスク１からＰＤヘッドアンプ２で光電変換及び増幅されたランレングス制限符号（ディジタル信号）は、直流阻止回路３を用いて低域成分が阻止され、続いて固定周波数のクロックに基づいてＡ／Ｄ変換器８を通し、必要に応じて図示しないＡＧＣ回路で振幅が一定になるように自動利得制御（ＡＧＣ）された後、リサンプリング・ＤＰＬＬ９に供給される。なお、Ａ／Ｄ変換器８を設ける位置は、リサンプリング・ＤＰＬＬ９の前であればどこであってもよい。
【００４３】
リサンプリング・ＤＰＬＬ９は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ回路で、Ａ／Ｄ変換器により固定のシステムクロックでサンプリングされている入力信号に対し所望のビットレートでリサンプリングしたディジタルデータ（すなわち、ディジタルデータの位相０°、１８０°のうち、１８０°のリサンプリングデータ）を生成し、本実施の第２の実施の形態の要部を構成する後述の適応等化回路１０に供給する。なお、ここでリサンプリングとは、ビットクロックのタイミングにおけるサンプリングデータを、システムクロックのタイミングでＡ／Ｄ変換したデータより間引き補間演算をして求めることをいう。なお、上記０ポイント情報は、ビットサンプリングのデータが、ゼロレベルとクロスするポイントをビットクロック単位で示している。更に、リサンプリング・ＤＰＬＬ９は、この０ポイント情報が示すゼロクロスポイントに相当する位相１８０°のリサンプリングデータの値に基づいて、それが０になるように、リサンプリングのタイミング、つまり周波数及び位相をロックさせる。
【００４４】
適応等化回路１０によりＰＲ特性が付与された等化後再生波形は、復号回路１１に供給されて、例えばビタビ復号される。このビタビ復号の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するするパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列として出力する。
【００４５】
ＥＣＣ回路１２は、上記の復号回路１１からの復号データ系列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りを訂正し、誤りの大幅に低減された復号データを出力する。
【００４６】
上述した本発明の各実施の形態の基本的な構成は、本出願人が特願平１１−２９１６３４号にて提案しているものであり、適応等化の収束範囲を拡大することが可能となる。上述した本発明の各実施の形態は特に適応等化器１０に図２及び図４で説明した適応等化回路５もしくは係数更新手段５５を用いることにより、さらに確実な収束をすることが可能となる。このとき、Ｄ−ＦＦ５１ａから５１ｄをはじめとするラッチ手段は、ＤＰＬＬより供給されるビットクロックに基づいてラッチ動作を行うことはもちろんである。
【００４７】
なお、本発明は上述した実施の形態に制限されるものではなく、タップの数は任意に選択可能であり、奇数もしくは偶数の、（つまり、１ビットおきの）タップを用いれば、同様の効果が得られることはもちろんである。なお、本発明は上述した実施の形態に限定されるものではなく、例えば、図４においてＫａ、Ｋｃの値ではなく極性を制限してもよいことはもちろんである。なお、サンプリングもしくはリサンプリングの周波数についても、自由に選択出来ることはもちろんである。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、再生信号の帯域が狭いために生ずる擬似ロック状態が複数存在してしまうのを回避し、本来の目標特性に確実に収束することができ、ノイズや歪の影響なく確実なＰＲ等化による波形等化が可能であり、さらに収束範囲の拡大及び収束時間の短縮を実現することができ、ＩＣデバイスによる回路規模を大幅に削減することができるる。さらに、現在のサンプル点のレベルに依存することなく、ゼロクロスサンプルを状態遷移から決定される収束目標値との誤差であるエラー信号を生成して出力し、このエラー信号に基づいてトランスバーサルフィルタのタップ係数を可変制御し、パーシャルレスポンス波形等化特性から外れたエラー信号を最小にするような制御を行うような構成と組み合わせることにより収束範囲を従来のタップ係数固定値の波形等化回路に比べて収束範囲を大幅に拡大できるという利点を有する。
【図面の簡単な説明】
【図１】  本発明になる再生装置の第１の実施の形態のブロック図である。
【図２】  図１に示した適応等化回路の第１実施例のブロック図である。
【図３】  本発明になるフィルタリングの特性とチャンネルレートの関係図である。
【図４】  図１に示した係数更新手段の一実施の形態のブロック図である。
【図５】  本発明になる再生装置の第２の実施の形態のブロック図である。
【図６】  光ディスクの再生信号とチャンネルレートの関係図である。
【図７】  フィルタリングの特性とチャンネルレートの関係図である。
【図８】  従来の再生装置の一例のブロック図である。
【図９】  図１に示した適応等化回路の第２実施例のブロック図である。
【図１０】  図１に示した適応等化回路の第３実施例のブロック図である。
【符号の説明】
１  光ディスク(ディスク状記録媒体)
２  ＰＤヘッドアンプ
３  直流阻止回路
４、８  Ａ／Ｄ変換器
５、５Ａ〜５Ｃ、１０  適応等化回路
６、１１  復号回路
７、１２  ＥＣＣ回路
９  リサンプリング・ＤＰＬＬ
５１ａ〜５１ｄ、５６ａ〜５６ｄ、５９ａ、５９ｂ  Ｄ−ＦＦ
５２ａ〜５２ｉ  係数乗算器
５３、５３ａ、５３ｂ  加算器
５４、５４ａ、５４ｂ  仮判別器(仮判別手段)
５５、５５ａ、５５ｂ  係数更新手段
５５１ａ、５５１ｂ、５５１ｃ  係数更新器
５７  デマルチプレクサ(分配手段)
５８  マルチプレクサ(復号手段)
【図１】
0004072751.tif 000002
【図２】
0004072751.tif 000003
【図３】
0004072751.tif 000004
【図４】
0004072751.tif 000005
【図５】
0004072751.tif 000006
【図６】
0004072751.tif 000007
【図７】
0004072751.tif 000008
【図８】
0004072751.tif 000009
【図９】
0004072751.tif 000010
【図１０】
0004072751.tif 000011