【手続補正書】
【提出日】平成20年7月3日(2008.7.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成を使用したアクティブマトリクス型表示装置であって、前記画素構成はＰチャンネル駆動トランジスタ１と、前記トランジスタ１のドレインにソースを接続したＰチャンネルスイッチングトランジスタ２と、前記トランジスタ２のドレインに接続された表示素子と、前記トランジスタ１のソース・ドレイン間に接続された保持コンデンサと、前記トランジスタ１のゲート・ドレイン間にソースとドレインを接続したＮチャンネルスイッチングトランジスタ３と、前記トランジスタ１のドレインにドレインを接続したＮチャンネルスイッチングトランジスタ４とを備え、前記トランジスタ４のソースと前記信号線駆動回路が接続され前記トランジスタ２と前記トランジスタ３と前記トランジスタ４の各ゲートが共通接続されて前記走査線駆動回路に接続されており、電流書き込み時から発光時に至る過渡期間において、前記トランジスタ３が前記トランジスタ４よりも先に開放状態となることを特徴とする画素構成を使用したアクティブマトリクス型表示装置。
【請求項２】  基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成を使用したアクティブマトリクス型表示装置であって、前記画素構成はＰチャンネル駆動トランジスタ１と、前記トランジスタ１のドレインにソースを接続したＰチャンネルのカスケードトランジスタ５と、前記トランジスタ５のドレインにソースを接続したＰチャンネルスイッチングトランジスタ２と、前記トランジスタ２のドレインに接続された表示素子と、前記トランジスタ１のソース・ドレイン間に接続された保持コンデンサと、前記トランジスタ１のゲートと前記トランジスタ５のドレイン間にソースとドレインを接続したＮチャンネルスイッチングトランジスタ３と、前記トランジスタ１のドレインにドレインを接続したＮチャンネルスイッチングトランジスタ４とを備え、前記トランジスタ４のソースと前記信号線駆動回路が接続され前記トランジスタ２と前記トランジスタ３と前記トランジスタ４の各ゲートが共通接続されて前記走査線駆動回路に接続されており、電流書き込み時から発光時に至る過渡期間において、前記トランジスタ３が前記トランジスタ４よりも先に開放状態となることを特徴とする画素構成を使用したアクティブマトリクス型表示装置。
【請求項３】  基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成を使用したアクティブマトリクス型表示装置であって、前記画素構成はＮチャンネル駆動トランジスタ１と、前記トランジスタ１のドレインにソースを接続したＮチャンネルスイッチングトランジスタ２と、前記トランジスタ２のドレインに接続された表示素子と、前記トランジスタ１のソース・ドレイン間に接続された保持コンデンサと、前記トランジスタ１のゲート・ドレイン間にソースとドレインを接続したＰチャンネルスイッチングトランジスタ３と、前記トランジスタ１のドレインにドレインを接続したＰチャンネルスイッチングトランジスタ４とを備え、前記トランジスタ４のソースと前記信号線駆動回路が接続され前記トランジスタ２と前記トランジスタ３と前記トランジスタ４の各ゲートが共通接続されて前記走査線駆動回路に接続されており、電流書き込み時から発光時に至る過渡期間において、前記トランジスタ３が前記トランジスタ４よりも先に開放状態となることを特徴とする画素構成を使用したアクティブマトリクス型表示装置。
【請求項４】  基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成を使用したアクティブマトリクス型表示装置であって、前記画素構成はＮチャンネル駆動トランジスタ１と、前記トランジスタ１のドレインにソースを接続したＮチャンネルのカスケードトランジスタ５と、前記トランジスタ５のドレインにソースを接続したＮチャンネルスイッチングトランジスタ２と、前記トランジスタ２のドレインに接続された表示素子と、前記トランジスタ１のソース・ドレイン間に接続された保持コンデンサと、前記トランジスタ１のゲートと前記トランジスタ５のドレイン間にソースとドレインを接続したＰチャンネルスイッチングトランジスタ３と、前記トランジスタ１のドレインにドレインを接続したＰチャンネルスイッチングトランジスタ４とを備え、前記トランジスタ４のソースと前記信号線駆動回路が接続され前記トランジスタ２と前記トランジスタ３と前記トランジスタ４の各ゲートが共通接続されて前記走査線駆動回路に接続されており、電流書き込み時から発光時に至る過渡期間において、前記トランジスタ３が前記トランジスタ４よりも先に開放状態となることを特徴とする画素構成を使用したアクティブマトリクス型表示装置。
【請求項５】  基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成を使用したアクティブマトリクス型表示装置であって、前記画素構成はＰチャンネル駆動トランジスタ１１と、前記トランジスタ１１のドレインに接続された表示素子と、前記トランジスタ１１とゲートとソースが共通接続されたＰチャンネルのカレントミラートランジスタ１２と、前記トランジスタ１１および前記トランジスタ１２のソース・ゲート間に接続された保持コンデンサと、前記トランジスタ１２のゲート・ドレイン間にソースとドレインを接続したＮチャンネルスイッチングトランジスタ３と、前記トランジスタ１２のドレインにドレインを接続したＮチャンネルスイッチングトランジスタ４とを備え、前記トランジスタ４のソースと前記信号線駆動回路が接続され前記トランジスタ３と前記トランジスタ４の各ゲートが共通接続されて前記走査線駆動回路に接続されており、電流書き込み時から発光時に至る過渡期間において、前記トランジスタ３が前記トランジスタ４よりも先に開放状態となることを特徴とする画素構成を使用したアクティブマトリクス型表示装置。
【請求項６】  基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成を使用したアクティブマトリクス型表示装置であって、
前記画素構成はＮチャンネル駆動トランジスタ１１と、前記トランジスタ１１のドレインに接続された表示素子と、前記トランジスタ１１とゲートとソースが共通接続されたＮチャンネルのカレントミラートランジスタ１２と、前記トランジスタ１１および前記トランジスタ１２のソース・ゲート間に接続された保持コンデンサと、前記トランジスタ１２のゲート・ドレイン間にソースとドレインを接続したＰチャンネルスイッチングトランジスタ３と、前記トランジスタ１２のドレインにドレインを接続したＰチャンネルスイッチングトランジスタ４とを備え、前記トランジスタ４のソースと前記信号線駆動回路が接続され前記トランジスタ３と前記トランジスタ４の各ゲートが共通接続されて前記走査線駆動回路に接続されており、電流書き込み時から発光時に至る過渡期間において、前記トランジスタ３が前記トランジスタ４よりも先に開放状態となることを特徴とする画素構成を使用したアクティブマトリクス型表示装置。
【請求項７】  前記トランジスタ３のＶｔよりも前記トランジスタ４のＶｔが等しいか小さいことを特徴とする請求項１から６のいずれか一項に記載のアクティブマトリクス型表示装置。
【請求項８】  前記トランジスタ３のチャンネル長よりも前記トランジスタ４のチャンネル長を小さくすることを特徴とする請求項１から６のいずれか一項に記載のアクティブマトリクス型表示装置。