【手続補正書】
【提出日】平成20年5月22日(2008.5.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  アナログ信号をデジタル信号に変換するＡ／Ｄ変換回路とデジタル信号をアナログ信号に変換するＤ／Ａ変換回路を含んだ被試験半導体集積回路と信号のやり取りを行うように構成されたテスト回路基板、このテスト回路基板の近傍に配置され、それに接続されたテスト補助装置、および前記テスト補助装置に接続された試験機を備え、前記テスト補助装置は、デジタル試験信号を発生して前記被試験半導体集積回路のＤ／Ａ変換回路に供給するデータ回路と、このデータ回路からのデジタル試験信号をアナログ試験信号に変換して前記被試験半導体集積回路のＡ／Ｄ変換回路に供給する試験用Ｄ／Ａ変換回路と、前記被試験半導体集積回路のＤ／Ａ変換回路のアナログ試験出力をデジタル試験出力に変換する試験用Ａ／Ｄ変換回路と、前記被試験半導体集積回路のＡ／Ｄ変換回路からのデジタル試験出力と前記試験用Ａ／Ｄ変換回路のデジタル試験出力を記憶する測定データメモリと、前記測定データメモリに記憶された前記各デジタル試験出力を解析する解析部とを有し、これらのデータ回路、試験用Ｄ／Ａ変換回路、試験用Ａ／Ｄ変換回路、測定データメモリ、および解析部が複数の回路基板に分設して構成され、前記試験機からの指示に基づいて前記デジタル試験信号と前記アナログ試験信号を含む試験信号を被試験半導体集積回路に与え、前記測定データメモリに記憶された各デジタル試験出力を前記解析部によって解析した解析結果を、前記試験機に与える半導体集積回路の試験装置。
【請求項２】  アナログ信号をデジタル信号に変換するＡ／Ｄ変換回路とデジタル信号をアナログ信号に変換するＤ／Ａ変換回路を含んだ被試験半導体集積回路と信号のやり取りを行うように構成されたテスト回路基板、このテスト回路基板の近傍に配置され、それに接続されたテスト補助装置、および前記テスト補助装置に接続された試験機を備え、前記テスト補助装置は、デジタル試験信号を発生して前記被試験半導体集積回路のＤ／Ａ変換回路に供給するデータ回路と、このデータ回路からのデジタル試験信号をアナログ試験信号に変換して前記被試験半導体集積回路のＡ／Ｄ変換回路に供給する試験用Ｄ／Ａ変換回路と、前記被試験半導体集積回路のＤ／Ａ変換回路のアナログ試験出力をデジタル試験出力に変換する試験用Ａ／Ｄ変換回路と、前記被試験半導体集積回路のＡ／Ｄ変換回路からのデジタル試験出力と前記試験用Ａ／Ｄ変換回路のデジタル試験出力を記憶する測定データメモリと、前記測定データメモリに記憶された前記各デジタル試験出力を解析する解析部と、少なくとも前記試験用Ｄ／Ａ変換回路と前記試験用Ａ／Ｄ変換回路とを搭載した第１回路基板と、少なくとも前記測定データメモリを搭載した第２回路基板と、少なくとも前記解析部を搭載した第３回路基板とを持って構成されており、前記試験機からの指示に基づいて前記デジタル試験信号と前記アナログ試験信号を含む試験信号を被試験半導体集積回路に与え、前記測定データメモリに記憶された各デジタル試験出力を前記解析部によって解析した解析結果を、前記試験機に与える半導体集積回路の試験装置。
【請求項３】  前記第２回路基板が、少なくとも前記測定データメモリとともに、前記データ回路を搭載している請求項２記載の半導体集積回路の試験装置。
【請求項４】  前記第１回路基板と第２回路基板と第３回路基板が、互いにほぼ平行に、しかも前記テスト回路基板に対してほぼ垂直に配置されている請求項２記載の半導体集積回路の試験装置。
【請求項５】  前記テスト回路基板とほぼ平行にインターフェイス基板が配置され、このインターフェイス基板は、前記第１、第２、第３回路基板間の信号のやり取りを行うとともに、前記テスト回路基板との間の信号のやり取りを行う請求項４記載の半導体集積回路の試験装置。
【請求項６】  前記テスト回路基板とほぼ平行に第１、第２インターフェイス基板が配置され、前記第１インターフェイス基板は、前記第１、第２、第３回路基板間の信号のやり取りを行い、また前記第２インターフェイス基板は、前記テスト回路基板との間の信号のやり取りを行う請求項４記載の半導体集積回路の試験装置。
【請求項７】  前記テスト回路基板の近傍に前記試験機のテストヘッド部が配置され、このテストヘッド部はそれを貫通するスコープ穴を有し、前記第１、第２、第３の回路基板の少なくとも一部が、このスコープ穴内に位置するように配置されている請求項２記載の半導体集積回路の試験装置。
【請求項８】  前記半導体集積回路が半導体集積回路チップをモールド樹脂で覆いこのモールド樹脂から複数の端子を導出したモールド型ＩＣとして構成され、前記テスト回路基板がこのモールド型ＩＣを装着するソケットを有する請求項７記載の半導体集積回路の試験装置。
【請求項９】  前記半導体集積回路が半導体ウエハに含まれており、前記テスト回路基板には前記半導体集積回路にコンタクトする複数のプローブ針が設けられている請求項７記載の半導体集積回路の試験装置。
【請求項１０】  前記第１、第２、第３回路基板が前記テスト回路基板に対してほぼ平行な共通の平面上に、並べて配置されている請求項２記載の半導体集積回路の試験装置。
【請求項１１】  前記テスト回路基板とほぼ平行にインターフェイス基板が配置され、このインターフェイス基板は、前記第１、第２、第３回路基板間の信号のやり取りを行うとともに、前記テスト回路基板との間の信号のやり取りを行う請求項１０記載の半導体集積回路の試験装置。
【請求項１２】  前記テスト回路基板とほぼ平行に第１、第２インターフェイス基板が配置され、前記第１インターフェイス基板は、前記第１、第２、第３回路基板間の信号のやり取りを行い、また前記第２インターフェイス基板は、前記テスト基板との間の信号のやり取りを行う請求項１０記載の半導体集積回路の試験装置。
【請求項１３】  前記第１、第２、第３回路基板が前記テスト回路基板に対して互いにほぼ平行に、しかも相互間に間隙を介して重なるように配置されている請求項２記載の半導体集積回路の試験装置。
【請求項１４】  前記テスト回路基板とほぼ平行にインターフェイス基板が配置され、このインターフェイス基板は、前記第１、第２、第３回路基板間の信号のやり取りを行うとともに、前記テスト基板回路との間の信号のやり取りを行う請求項１３記載の半導体集積回路の試験装置。
【請求項１５】  前記テスト回路基板とほぼ平行に第１、第２インターフェイス基板が配置され、前記第１インターフェイス基板は、前記第１、第２、第３回路基板間の信号のやり取りを行い、また前記第２インターフェイス基板は、前記テスト回路基板との間の信号のやり取りを行う請求項１３記載の半導体集積回路の試験装置。
【請求項１６】  前記インターフェイス基板には、前記試験機から前記被試験半導体集積回路への試験信号と、前記テスト補助装置から前記被試験半導体集積回路への試験信号とを切替えるリレー回路が搭載された請求項５、１１、または１４項記載の半導体集積回路の試験装置。
【請求項１７】  前記第１インターフェイス基板には、前記テスト補助装置の電源部が搭載され、また前記第２インターフェイス基板には、前記試験機から前記被試験半導体集積回路への試験信号と、前記テスト補助装置から前記被試験半導体集積回路への試験信号を切替えるリレー回路が搭載された請求項６、１２または１５項記載の半導体集積回路の試験装置。