【手続補正書】
【提出日】平成20年1月31日(2008.1.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  半導体装置およびその製造方法
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたフッ素を含有する第一層間絶縁膜と、
前記第１層間絶縁膜上に形成され、SiH4を含有するガスを用いられて形成されたシリコン酸化膜と、
前記シリコン酸化膜上に形成された第一配線と、
前記第一配線の側面及び上面を覆い、前記第一層間絶縁膜の上面を覆うシリコン窒化膜とを有することを特徴とする半導体装置。
【請求項２】
前記半導体基板と前記第一層間絶縁膜との間に第二層間絶縁膜が更に設けられ、
前記第二層間絶縁膜上に設けられ、前記第一層間絶縁膜に側面と上面を覆われるような、第二配線が更に存在することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記シリコン窒化膜にはボンディングパッド用の開口部が更に設けられることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ガスはO2を更に含有することを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記シリコン酸化膜の屈折率は１．５〜１．６の範囲内にあることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第一配線及び前記第二配線はAlCuをTi系の膜で挟んだ構造であることを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記第一層間絶縁膜と前記シリコン酸化膜との間に、TEOSで構成される第三層間絶縁膜が更に設けられることを特徴とする請求項２に記載の半導体装置。
【請求項８】
半導体基板上にフッ素を含有する第一層間絶縁膜を形成する工程と、
前記第一層間絶縁膜上に、SiH4を含有するガスを用いてシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に第一配線を形成する工程と、
前記第一配線の側面及び上面を覆い、前記第一絶縁膜の上面を覆うシリコン窒化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項９】
前記第一層間絶縁膜を形成する工程の前に、第二層間絶縁膜を前記半導体基板上に形成する工程を更に有し、
前記第二層間絶縁膜を形成する工程と前記第一層間絶縁膜を形成する工程との間に、第二配線を形成する工程を更に有し、
前記第一層間絶縁膜が高密度プラズマCVD法により形成されることにより、前記第二配線が前記第一層間絶縁膜に側面と上面とを覆われるようになることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第一層間絶縁膜は、SiH4ガス、O2ガス、およびC2F6ガスを反応ガスとして用いることにより形成されることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記シリコン窒化膜を形成する工程の後、前記シリコン窒化膜にボンディングパッド用の開口部を設ける工程を更に有することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記ガスはO2を更に含有し、前記シリコン酸化膜はプラズマCVD法により形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記シリコン酸化膜の屈折率は１．５〜１．６の範囲内にあることを特徴とする請求項８に記載の半導体装置の瀬増方法。
【請求項１４】
前記第一配線及び前記第二配線は金属膜を形成した後、該金属膜をエッチングすることにより形成され、
前記第一配線及び前記第二配線は、AlCuをTi系の膜で挟んだ構造であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記第一配線を形成するために金属膜を形成する際、熱処理が平行して行われることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記熱処理は約４００°Ｃであることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記第一層間絶縁膜が形成される工程と、前記シリコン酸化膜が形成される工程との間にTEOSとO2ガスを反応ガスとするプラズマCVD法で構成される第三層間絶縁膜が形成される工程を更に有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１８】
前記第三層間絶縁膜が形成される工程と、前記シリコン酸化膜が形成される工程との間に、更に前記第三層間絶縁膜をCMP法により平坦化する工程を更に有することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に形成される金属配線と、
前記金属配線と前記フッ素含有シリコン酸化膜との間にのみ存在するSiH４系シリコン酸化膜と、
を備えることを特徴とする半導体装置。
【請求項２０】
前記フッ素含有シリコン酸化膜の下層に形成される下層金属配線と、
前記下層金属配線と前記フッ素含有シリコン酸化膜との間に存在する第２のSiH４系シリコン酸化膜と、
を更に備えることを特徴とする請求項１９に記載の半導体装置。
【請求項２１】
前記フッ素含有シリコン酸化膜の下層に形成される下層金属配線と、
前記下層金属配線と前記フッ素含有シリコン酸化膜との間に存在するシリコン酸窒化膜と、
を更に備えることを特徴とする請求項１９に記載の半導体装置。
【請求項２２】
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うように形成されたパッシベーション膜を備え、
前記パッシベーション膜は、シリコン酸化膜と、当該シリコン酸化膜の上に形成されたシリコン窒化膜とを含むことを特徴とする請求項１９乃至２１の何れか１項に記載の半導体装置。
【請求項２３】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に形成される金属配線と、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うように形成されたパッシベーション膜とを備え、
前記パッシベーション膜は、屈折率が１．４８未満の低屈折率シリコン酸化膜と、当該低屈折率シリコン酸化膜の上に形成されたシリコン窒化膜とを含むことを特徴とする半導体装置。
【請求項２４】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に形成される金属配線を備え、
前記金属配線は、その底面に、フッ素と反応し難い難フッ化金属層を有することを特徴とする半導体装置。
【請求項２５】
前記難フッ化金属は、TaまたはTaNを含むことを特徴とする請求項２４に記載の半導体装置。
【請求項２６】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜を形成するステップと、
前記フッ素含有シリコン酸化膜の上層にSiH４系シリコン酸化膜を形成するステップと、
前記SiH４系シリコン酸化膜の形成後に、前記フッ素含有シリコン酸化膜中のフッ素が前記SiH４系シリコン酸化膜中に拡散するように、第１の熱処理を実行するステップと、
前記SiH４系シリコン酸化膜の上に配線用金属膜を形成するステップと、
前記配線用金属膜および前記SiH４系シリコン酸化膜を所定のパターンにパターニングして金属配線を形成するステップと、
前記金属配線の形成後に、前記フッ素含有シリコン酸化膜の露出部分からフッ素が放出されるように第２の熱処理を実行するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項２７】
前記フッ素含有シリコン酸化膜の形成に先立って、下層金属配線と、その下層金属配線を覆う第２のSiH４系シリコン酸化膜とを形成するステップを更に含むことを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２８】
前記フッ素含有シリコン酸化膜の形成に先立って、下層金属配線と、その下層金属配線を覆うシリコン酸窒化膜とを形成するステップを更に含むことを特徴とする請求項２６に記載の半導体装置の製造方法。
【請求項２９】
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うようにパッシベーション膜を形成するステップを更に含み、
前記パッシベーション膜を形成するステップは、シリコン酸化膜を形成するサブステップと、前記シリコン酸化膜の上にシリコン窒化膜を形成するサブステップとを含むことを特徴とする請求項２６乃至２８の何れか１項に記載の半導体装置の製造方法。
【請求項３０】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記SiH４系シリコン酸化膜の上に金属配線を形成するステップと、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うようにパッシベーション膜を形成するステップとを含み、
前記パッシベーション膜を形成するステップは、屈折率が１．４８未満の低屈折率シリコン酸化膜を形成するサブステップと、前記低屈折率シリコン酸化膜の上にシリコン窒化膜を形成するサブステップとを含むことを特徴とする半導体装置の製造方法。
【請求項３１】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜の上層に金属配線を形成するステップを含み、
前記金属配線を形成するステップは、フッ素と反応し難い難フッ化金属層を形成するサブステップと、前記難フッ化金属層の上に低抵抗金属層を形成するサブステップとを含むことを特徴とする半導体装置の製造方法。
【請求項３２】
前記難フッ化金属は、TaまたはTaNを含むことを特徴とする請求項３１に記載の半導体装置の製造方法。
【請求項３３】
フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜を形成するステップと、
前記フッ素含有シリコン酸化膜の上層にフッ素捕獲膜を形成するステップと、
前記フッ素捕獲膜の形成後に、前記フッ素含有シリコン酸化膜中のフッ素が前記フッ素捕獲膜中に拡散するように、所定の熱処理を実行するステップと、
前記所定の熱処理の後に前記フッ素捕獲膜を除去するステップと、
前記フッ素捕獲膜の除去後に、前記フッ素含有シリコン酸化膜の上層に金属配線を形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項３４】
前記フッ素捕獲膜は、SiH４系シリコン酸化膜であることを特徴とする請求項３３に記載の半導体装置の製造方法。
【請求項３５】
前記フッ素捕獲膜は、シリコン窒化膜であることを特徴とする請求項３３に記載の半導体装置の製造方法。
【請求項３６】
前記フッ素捕獲膜は、Ti膜であることを特徴とする請求項３３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に、多層配線構造を有する半導体装置に高い信頼性を付与する上で好適な構造を有する半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
近年では、半導体装置の高集積化および多機能化に伴い、配線の微細化や多層化が進行し、多層配線技術は重要不可欠となっている。図１は、従来の多層配線技術を用いて形成された２層の配線構造の半導体装置の断面図を示す。
【０００３】
図１において、シリコン基板１０の上には第１層間絶縁膜１２が形成されている。第１層間絶縁膜１２の上には、アルミなどで構成された下層金属配線１４が設けられている。下層金属配線１４は、フッ素含有シリコン酸化膜１６で覆われている。また、フッ素含有シリコン酸化膜１６の上には、TEOS系のシリコン酸化膜１８（以下、「TEOS膜１８」と称す）が形成されている。
【０００４】
クォーターミクロン以下の配線が用いられる世代の半導体装置において、特に高速動作の要求されるものについては、層間絶縁膜の容量を十分に小さくする必要がある。フッ素含有シリコン酸化膜１６は、フッ素を含まないシリコン酸化膜に比して容量低減に適しているため、このような半導体装置において層間絶縁膜の一部として用いられている。
【０００５】
TEOS膜１８の上には、アルミなどで構成された金属配線２０が形成されている。この金属配線２０は、パッシベーション膜として機能するシリコン窒化膜２２で覆われている。
【０００６】
以下、図２乃至図４を参照して、図１に示す従来の半導体装置の製造方法について説明する。
図２に示すように、シリコン基板１０の上に、先ず、ＣＶＤ法、エッチバック法或いはＣＭＰ法などを組み合わせて、第１層間絶縁膜１２、および下層金属配線１４が形成される。
【０００７】
第１層間絶縁膜１２および下層金属配線１４が覆われるように、半導体ウェハの全面にフッ素含有シリコン酸化膜１６が堆積される。フッ素含有シリコン酸化膜１６は、SiH４ガス、O２ガス、およびC２F６ガスを反応ガスとする高密度プラズマＣＶＤ法、すなわち、上記の反応ガスにバイアス電圧を印加して密度の高いプラズマを発生させるＣＶＤ法により形成される。このような高密度プラズマＣＶＤ法では、デポジションとスパッタエッチングが同時に進行する。このため、下地に段差が存在する部分、すなわち、下層金属配線１４の上の部分は、角部がエッチングされて三角形の形状となる。フッ素含有シリコン酸化膜１６は、下地金属配線１４と同程度の膜厚となるまで堆積される。
【０００８】
図３に示すように、フッ素含有シリコン酸化膜１６の上にTEOS膜１８が堆積される。TEOS膜１８は、例えば、TEOSとO２ガスを反応ガスとするプラズマＣＶＤ法により形成される。このようなＣＶＤ法で形成されるシリコン酸化膜の表面には、その下地の形状が忠実に反映される。このため、TEOS膜１８は、下地金属配線１４の上の部分が三角形状に形成される。
【０００９】
図４に示すように、TEOS膜１８は、ＣＭＰ法により平坦化される。このＣＭＰは、下地金属配線１４の上にTEOS膜１８が残存するように、すなわち、フッ素含有シリコン酸化膜１８がTEOS膜１８の表面に露出しないように行われる。フッ素含有シリコン酸化膜１６およびTEOS膜１８には、下層金属配線１４に通じるヴィアホール（図示せず）が開口される。そのヴィアホールの中には、タングステンプラグ（図示せず）が形成される。ヴィアホールの開口およびタングステンプラグの形成は、写真製版、ドライエッチング、スパッタ、ＣＶＤ法、およびエッチバック法などの組み合わせにより行われる。
【００１０】
以後、上記のタングステンプラグと導通するように、TEOS膜１８の上に金属配線２０（図１参照）がパターニングされ、更にその上層に、プラズマＣＶＤ法により、パッシベーション膜として機能するシリコン窒化膜２２が形成される。シリコン窒化膜２２にボンディングパッド部（図示せず）が開口されることにより、図１に示す多層配線構造を有する半導体装置が完成する。
【００１１】
【発明が解決しようとする課題】
上述した従来の製造方法において、フッ素含有シリコン酸化膜１６およびTEOS膜１８が形成された後には、ＣＶＤ法によりタングステン膜を形成する工程、スパッタによりアルミ膜を形成する工程、或いはプラズマＣＶＤ法でシリコン窒化膜２２を形成する工程などが実行される。これらの工程は、４００℃程度の高温雰囲気中で行われる。また、半導体装置の製造過程では、上述したフッ素含有シリコン酸化膜１６やTEOS膜１８の形成後に、デバイス特性の安定化などを目的として、４００℃程度の温度を用いる熱処理が行われることがある。
【００１２】
フッ素含有シリコン酸化膜１４中のフッ素はこれらの熱処理の際に拡散しようとする。TEOS膜１８が有するフッ素に対するバリア効果は低く、一方、金属やシリコン窒化膜２２は、フッ素の拡散を素子する高いバリア効果を有している。このため、上述したような熱処理が実行されると、図５に示すように、下層金属配線１４の上面付近、金属配線２０の底面付近、およびシリコン窒化膜２２の底面付近に、高いフッ素濃度を有するF層２４が形成される。このようなＦ層２４は、膜膨れや膜剥がれ、或いはパターン剥がれなどの原因となる。
【００１３】
クォーターミクロン世代のデバイスでは、AlCuの上下をTi系の膜で挟んだ構造を持つ金属配線が一般的に用いられる。このような金属配線において、例えば、Ti/TiN膜が用いられた場合、Tiの付近にF層２４が形成されることになる。この場合、TiとFとが反応して、より一層膜剥がれの生じやすい状態となる。
【００１４】
上述した膜膨れや膜剥がれ、或いはパターン剥がれは、金属配線の短絡等を引き起こす原因となる。このため、従来の半導体装置の構造、およびその製造方法は、歩留まり低下や信頼性劣化等の不都合を発生させ易いという問題を有していた。
【００１５】
本発明は、上記のような課題を解決するためになされたもので、フッ素含有シリコン酸化膜を層間絶縁膜として用いつつ、優れた信頼性と、高い歩留まりとを実現し得る半導体装置を提供することを第１の目的とする。
また、本発明は、フッ素含有シリコン酸化膜を層間絶縁膜として用いつつ、優れた信頼性を有する半導体装置を、高い歩留まりで製造するための製造方法を提供することを第２の目的とする。
【００１６】
【課題を解決するための手段】
この発明は、半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたフッ素を含有する第一層間絶縁膜と、
前記第１層間絶縁膜上に形成され、SiH4を含有するガスを用いられて形成されたシリコン酸化膜と、
前記シリコン酸化膜上に形成された第一配線と、
前記第一配線の側面及び上面を覆い、前記第一層間絶縁膜の上面を覆うシリコン窒化膜とを有することを特徴とするものである。
【００１７】
また、この発明は、半導体装置の製造方法であって、
半導体基板上にフッ素を含有する第一層間絶縁膜を形成する工程と、
前記第一層間絶縁膜上に、SiH4を含有するガスを用いてシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に第一配線を形成する工程と、
前記第一配線の側面及び上面を覆い、前記第一絶縁膜の上面を覆うシリコン窒化膜を形成する工程とを有することを特徴とするものである。
【００１８】
請求項１９に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に形成される金属配線と、
前記金属配線と前記フッ素含有シリコン酸化膜との間にのみ存在するSiH４系シリコン酸化膜と、
を備えることを特徴とするものである。
【００１９】
請求項２０に記載の発明は、請求項１９に記載の半導体装置であって、
前記フッ素含有シリコン酸化膜の下層に形成される下層金属配線と、
前記下層金属配線と前記フッ素含有シリコン酸化膜との間に存在する第２のSiH４系シリコン酸化膜と、
を更に備えることを特徴とするものである。
【００２０】
請求項２１に記載の発明は、請求項１９に記載の半導体装置であって、前記フッ素含有シリコン酸化膜の下層に形成される下層金属配線と、
前記下層金属配線と前記フッ素含有シリコン酸化膜との間に存在するシリコン酸窒化膜と、
を更に備えることを特徴とするものである。
【００２１】
請求項２２に記載の発明は、請求項１９乃至２１の何れか１項に記載の半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うように形成されたパッシベーション膜を備え、
前記パッシベーション膜は、シリコン酸化膜と、当該シリコン酸化膜の上に形成されたシリコン窒化膜とを含むことを特徴とするものである。
【００２２】
請求項２３に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に形成される金属配線と、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うように形成されたパッシベーション膜とを備え、
前記パッシベーション膜は、屈折率が１．４８未満の低屈折率シリコン酸化膜と、当該低屈折率シリコン酸化膜の上に形成されたシリコン窒化膜とを含むことを特徴とするものである。
【００２３】
請求項２４に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置であって、
前記フッ素含有シリコン酸化膜の上層に形成される金属配線を備え、
前記金属配線は、その底面に、フッ素と反応し難い難フッ化金属層を有することを特徴とするものである。
【００２４】
請求項２５に記載の発明は、請求項２４に記載の半導体装置であって、前記難フッ化金属は、TaまたはTaNを含むことを特徴とするものである。
【００２５】
請求項２６に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜を形成するステップと、
前記フッ素含有シリコン酸化膜の上層にSiH４系シリコン酸化膜を形成するステップと、
前記SiH４系シリコン酸化膜の形成後に、前記フッ素含有シリコン酸化膜中のフッ素が前記SiH４系シリコン酸化膜中に拡散するように、第１の熱処理を実行するステップと、
前記SiH４系シリコン酸化膜の上に配線用金属膜を形成するステップと、
前記配線用金属膜および前記SiH４系シリコン酸化膜を所定のパターンにパターニングして金属配線を形成するステップと、
前記金属配線の形成後に、前記フッ素含有シリコン酸化膜の露出部分からフッ素が放出されるように第２の熱処理を実行するステップと、
を含むことを特徴とするものである。
【００２６】
請求項２７に記載の発明は、請求項２６に記載の半導体装置の製造方法であって、前記フッ素含有シリコン酸化膜の形成に先立って、下層金属配線と、その下層金属配線を覆う第２のSiH４系シリコン酸化膜とを形成するステップを更に含むことを特徴とするものである。
【００２７】
請求項２８に記載の発明は、請求項２６に記載の半導体装置の製造方法であって、前記フッ素含有シリコン酸化膜の形成に先立って、下層金属配線と、その下層金属配線を覆うシリコン酸窒化膜とを形成するステップを更に含むことを特徴とするものである。
【００２８】
請求項２９に記載の発明は、請求項２６乃至２８の何れか１項に記載の半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うようにパッシベーション膜を形成するステップを更に含み、
前記パッシベーション膜を形成するステップは、シリコン酸化膜を形成するサブステップと、前記シリコン酸化膜の上にシリコン窒化膜を形成するサブステップとを含むことを特徴とするものである。
【００２９】
請求項３０に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記SiH４系シリコン酸化膜の上に金属配線を形成するステップと、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線を覆うようにパッシベーション膜を形成するステップとを含み、
前記パッシベーション膜を形成するステップは、屈折率が１．４８未満の低屈折率シリコン酸化膜を形成するサブステップと、前記低屈折率シリコン酸化膜の上にシリコン窒化膜を形成するサブステップとを含むことを特徴とするものである。
【００３０】
請求項３１に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜の上層に金属配線を形成するステップを含み、
前記金属配線を形成するステップは、フッ素と反応し難い難フッ化金属層を形成するサブステップと、前記難フッ化金属層の上に低抵抗金属層を形成するサブステップとを含むことを特徴とするものである。
【００３１】
請求項３２に記載の発明は、請求項３１に記載の半導体装置の製造方法であって、前記難フッ化金属は、TaまたはTaNを含むことを特徴とするものである。
【００３２】
請求項３３に記載の発明は、フッ素含有シリコン酸化膜で形成された層間酸化膜を有する半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜を形成するステップと、
前記フッ素含有シリコン酸化膜の上層にフッ素捕獲膜を形成するステップと、
前記フッ素捕獲膜の形成後に、前記フッ素含有シリコン酸化膜中のフッ素が前記フッ素捕獲膜中に拡散するように、所定の熱処理を実行するステップと、
前記所定の熱処理の後に前記フッ素捕獲膜を除去するステップと、
前記フッ素捕獲膜の除去後に、前記フッ素含有シリコン酸化膜の上層に金属配線を形成するステップと、
を含むことを特徴とするものである。
【００３３】
請求項３４に記載の発明は、請求項３３に記載の半導体装置の製造方法であって、前記フッ素捕獲膜は、SiH４系シリコン酸化膜であることを特徴とするものである。
【００３４】
請求項３５に記載の発明は、請求項３３に記載の半導体装置の製造方法であって、前記フッ素捕獲膜は、シリコン窒化膜であることを特徴とするものである。
【００３５】
請求項３６に記載の発明は、請求項３３に記載の半導体装置の製造方法であって、前記フッ素捕獲膜は、Ti膜であることを特徴とするものである。
【００３６】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００３７】
実施の形態１．
図６は、本発明の実施の形態１の半導体装置の断面図を示す。図６に示すように、本実施形態の半導体装置は、シリコン基板１０を備えている。シリコン基板１０の上には、ＣＶＤ法、エッチバック法或いはＣＭＰ法などを組み合わせにより、第１層間絶縁膜１２および下層金属配線１４が形成されている。
【００３８】
第１層間絶縁膜１２の上には、下層金属配線１４が覆われるようにフッ素含有シリコン酸化膜１６が形成されている。フッ素含有シリコン酸化膜１６は、SiH４ガス、O２ガス、およびC２F６ガスを反応ガスとする高密度プラズマＣＶＤ法により堆積された膜である。上記の高密度プラズマＣＶＤ法では、デポジションとスパッタエッチングが同時に進行するため、フッ素含有シリコン膜１６は、その下に下層金属配線１４が存在する部分において三角形状となっている。フッ素含有シリコン酸化膜１６には、下地金属配線１４とほぼ同じ膜厚が与えられている。
【００３９】
フッ素含有シリコン酸化膜１６の上には、TEOSとO２ガスを反応ガスとするプラズマＣＶＤ法によりTEOS膜１８が形成されている。このようなＣＶＤ法で形成される膜の表面には、その下地の形状が忠実に反映される。このため、TEOS膜１８は、下地金属配線１４の上に存在する部分が三角形状（図３参照）となるように堆積される。このようにして堆積されたTEOS膜１８は、ＣＭＰ法により平坦化されることにより図６に示す状態となる。
【００４０】
本実施形態において、平坦化されたTEOS膜１８の上には、例えば２００nm程度の膜厚でSiH４系シリコン酸化膜３０が形成されている。SiH４系シリコン酸化膜３０は、SiH４とO２とを反応ガスとしてプラズマＣＶＤ法により形成された膜である。SiH４系シリコン酸化膜３０は、TEOS膜１８に比して多くのダングリングボンドを含み、フッ素を捕獲し易い構造を有している。尚、SiH４系シリコン酸化膜３０が有するSiと0との組成比は、SiH４ガスとO２ガスの流量比、反応圧力、RFパワーなどの条件により変化させることができる。本実施形態で用いられるSiH４系シリコン酸化膜３０に関しては、フッ素の捕獲に有効なダングリングボンドを多量とするため、化学量論的な組成よりSiリッチとすることが望ましい。より具体的には、SiH４系シリコン酸化膜３０としては、屈折率ｎ＝１．５〜１．６（波長λ＝６３２．８nm）の膜が好適である。
【００４１】
SiH４系シリコン酸化膜３０、フッ素含有シリコン酸化膜１６、およびTEOS膜１８には、下層金属配線１４に通じるヴィアホール（図示せず）が開口される。そのヴィアホールの中には、タングステンプラグ（図示せず）が形成される。ヴィアホールの開口およびタングステンプラグの形成は、写真製版、ドライエッチング、スパッタ、ＣＶＤ法、およびエッチバック法などの組み合わせにより行われる。
【００４２】
上記のタングステンプラグと導通するように、TEOS膜１８の上に金属配線２０がパターニングされ、更にその上層に、プラズマＣＶＤ法により、パッシベーション膜として機能するシリコン窒化膜２２が形成される。シリコン窒化膜２２にボンディングパッド部（図示せず）が開口されることにより、本実施形態の半導体装置が完成する。
【００４３】
フッ素含有シリコン酸化膜１６に含まれているフッ素は、半導体装置の製造過程において４００℃程度の熱処理が実行されることによりTEOS膜１８、およびSiH４系シリコン酸化膜中３０へ拡散する。SiH４系シリコン酸化膜３０は、このようにして拡散されるフッ素を適切に捕獲することができる。このため、本実施形態の半導体装置によれば、金属配線２０の底面付近や、シリコン窒化膜２２の底面付近に、高い濃度でフッ素を含む膜（図５に示すF膜２４に相当）が形成されるのを有効に防ぐことができる。従って、本実施形態の半導体装置、および上述した製造方法によれば、フッ素に起因する膜膨れや膜剥がれ、或いはパターン剥がれ等を防止して、優れた信頼性と高い歩留まりとを実現することができる。
【００４４】
実施の形態２．
次に、図７および図８を参照して、本発明の実施の形態２について説明する。
図７は、上述した実施の形態１の半導体装置および製造方法に含まれる問題を説明するための図を示す。上述した実施の形態１において、SiH４系シリコン酸化膜３０は、金属配線２０をパターニングするためのオーバーエッチングの影響を受ける。このため、例えば１００nmの膜厚で形成されたSiH４系シリコン酸化膜３０は、金属配線２０に覆われていない部分において５０nm以下となることがある。
【００４５】
SiH４系シリコン酸化膜３０が十分な膜厚を有する場合は、フッ素含有シリコン酸化膜１６から拡散してくるフッ素を捕獲しても、その膜中のフッ素濃度は適切な範囲に抑えられる。しかし、オーバーエッチングの影響でその膜厚が過度に薄くなると、フッ素含有シリコン酸化膜１６から拡散してきたフッ素を捕獲することでSiH４系シリコン酸化膜３０中のフッ素濃度が許容範囲を超えることがある。このため、本実施形態では、かかる不都合を回避すべく、以下に説明する手順で半導体装置の製造を行う。
【００４６】
図８は、本実施形態の製造方法で製造された半導体装置の断面図を示す。本実施形態では、実施の形態１の場合と同様の手順で、TEOS膜１８の全面にSiH４系シリコン酸化膜３０が堆積される。
【００４７】
次に、例えばスパッタ法などにより、SiH４系シリコン酸化膜３０の上にアルミなどの金属膜が形成される。この際、半導体ウェハには４００℃程度の熱が加わる。以下、この熱処理を「第１の熱処理」と称す。尚、第１の熱処理は、金属膜の形成処理とは別に実行してもよい。
【００４８】
写真製版とエッチングとの組み合わせによって、上記の金属膜がパターニングされる。その結果、金属配線２０が形成される。
【００４９】
本実施形態では、次に、金属配線２０の下に存在する部分を除き、SiH４系シリコン酸化膜３０を除去する処理が実行される。その結果、SiH４系シリコン酸化膜３０は、図８に示すように金属配線２０と同じ形状にパターニングされる。
【００５０】
上記の如くSiH４系シリコン酸化膜３０がパターニングされた後、本実施形態では、第２の熱処理が実行される。第２の熱処理は、４００℃程度の温度で行われる。第２の熱処理が実行されることにより、SiH４系シリコン酸化膜３０の下地となる部分に存在していたフッ素は再び拡散してSiH４系シリコン酸化膜３０に捕獲される。一方、TEOS膜１８の露出部分に存在していたフッ素は外気中に拡散する。
【００５１】
上述した処理が終了すると、以後、実施の形態１の場合と同様の手順で、シリコン窒化膜２２が形成される。本実施形態では、上記の如くSiH４系シリコン酸化膜３０が金属配線２０の下にのみ形成される。金属配線２０の下では、SiH４系シリコン酸化膜２０の膜厚が常に十分に確保される。このため、本実施形態では、SiH４系シリコン酸化膜３０の膜厚不足に起因する半導体装置の信頼性の劣化や歩留まりの低下を確実に防止することができる。また、本実施形態では、TEOS膜１８内のフッ素が外気に拡散されているため、TEOS膜１８とシリコン酸化膜２２との境界付近にフッ素濃度の高い層が形成されるのを防ぐことができる。このため、本実施形態の半導体装置、およびその製造方法によれば、実施の形態１の場合に比して更に安定に、優れた信頼性を有し、高い歩留まりを実現し得る半導体装置を実現することができる。
【００５２】
実施の形態３．
次に、図９を参照して、本発明の実施の形態３について説明する。
図９は、本実施形態の半導体装置の断面図を示す。図９に示すように、本実施形態の半導体装置は、下層金属配線１４の上に、フッ素バリア膜４０を備えている。フッ素バリア膜４０は、フッ素の拡散を防ぐ特性を有する膜であり、実施の形態１で用いられたSiH４系シリコン酸化膜、またはシリコン酸窒化膜により形成される。
【００５３】
上述した実施の形態１または２の半導体装置においては、フッ素含有シリコン酸化膜１６中のフッ素が、熱処理の実行に伴って下層金属配線１４の上面付近に集まってF層を形成することがある。本実施形態では、下層金属配線１４の上にフッ素バリア膜４０が存在するため、そのようなF膜の形成が確実に防止される。このため、本実施形態の半導体装置によれば、下層金属配線４０付近の膜膨れや膜剥がれを防止して、優れた信頼性を有する半導体装置を実現することができる。
【００５４】
実施の形態４．
次に、図１０を参照して、本発明の実施の形態４について説明する。
図１０は、本実施形態の半導体装置の断面図を示す。図１０に示すように、本実施形態の半導体装置は、金属配線２０の下にのみ存在するSiH４系シリコン酸化膜３０と、下層金属配線１４の上面を覆うフッ素バリア膜４０とを備えている。つまり、本実施形態の半導体装置は、上述した実施の形態２の構造と、上述した実施の形態３の構造とを組み合わせたものである。
【００５５】
図１０に示す構造では、フッ素含有シリコン酸化膜１６と下層金属配線１４との間、およびTEOS膜１８と金属配線２０との間に、それぞれフッ素の拡散を防止する膜が配置されている。このため、本実施形態の半導体装置では、実施の形態２または３の場合に比して更に高い信頼性を実現することができる。
【００５６】
実施の形態５．
次に、図１１を参照して、本発明の実施の形態５について説明する。
図１１は、本実施形態の半導体装置の断面図を示す。図１１に示すように、本実施形態の半導体装置は、実施の形態３の装置と同様に、金属配線２０の下にのみ存在するSiH４系シリコン酸化膜３０を備えている。また、本実施形態の半導体装置は、TEOS膜１８の上に、シリコン酸化膜５０とシリコン窒化膜２２とからなるパッシベーション膜を備えている。
【００５７】
本実施形態において、TEOS膜１８は、実施の形態１乃至４の場合と同様に、フッ素含有シリコン酸化膜１６の上に堆積された後、ＣＭＰ法により平坦化される。このＣＭＰは、フッ素含有シリコン酸化膜１６が露出しない条件で実行されるが、種々の条件が変動することにより、フッ素含有シリコン酸化膜１６の三角形状部分がTEOS膜１８の表面に露出することが考えられる。
【００５８】
実施の形態１乃至４の構造では、このような場合に、TEOS膜１８表面に露出したフッ素含有シリコン酸化膜１６がシリコン窒化膜２２と直接接触する事態が生ずる。この場合、その接触部において、特にフッ素が高濃度となり膜膨れや膜剥がれが生じ易くなる。
【００５９】
本実施形態の構造では、フッ素含有シリコン酸化膜１６がTEOS膜１８表面に露出しても、パッシベーション膜の下層にシリコン酸化膜５０が存在するため、フッ素含有シリコン酸化膜１６とシリコン窒化膜２２とは直接接触しない。このため、本実施形態の半導体装置によれば、実施の形態１乃至４の場合に比して、更に優れた信頼性および歩留まりを実現することができる。
【００６０】
ところで、本実施形態において、パッシベーション膜の下層を構成するシリコン酸化膜５０は、屈折率が１．４８未満の低屈折率シリコン酸化膜で形成されている。シリコン酸化膜５０のカバレッジ特性は、その屈折率が低いほど向上する。本実施形態では、フッ素含有シリコン酸化膜１６とシリコン窒化膜２２との直接接触を防止するという目的を達成するため、シリコン酸化膜５０には優れたカバレッジ特性を付与することが必要である。
【００６１】
また、パッシベーション膜の上層となるシリコン窒化膜２２のカバレッジは、その下地となるシリコン酸化膜５０が良好なカバレッジを示すほど良好となる。パッシベーション膜は、半導体装置を保護するための膜である。このため、パッシベーション膜には良好なカバレッジ特性が求められる。シリコン酸化膜５０には、この点からも優れたカバレッジ特性を付与する必要がある。
【００６２】
本実施形態では、上記の如く、良好なカバレッジ特性を示す低屈折膜でシリコン酸化膜５０を構成している。このため、本実施形態の構造によれば、フッ素含有シリコン酸化膜１６とシリコン窒化膜２２との直接接触を防止するという所期の目的を達成し、かつ、パッシベーション膜に優れた保護特性を付与することができる。
【００６３】
実施の形態６．
次に、図１２を参照して、本発明の実施の形態６の製造方法について説明する。
図１２は、本実施形態の製造方法の主要部を説明するための図を示す。本実施形態の製造方法では、実施の形態１の場合と同様の手順で、フッ素含有シリコン酸化膜１６の上にTEOS膜１８が形成される。
【００６４】
ＣＭＰ法で平坦化されたTEOS膜１８の上には、所定の膜厚（例えば１００nm）でフッ素捕獲膜６０が形成される。フッ素捕獲膜６０は、具体的には、SiH４とO２とを反応ガスとするプラズマＣＶＤ法で形成されるSiH４系シリコン酸化膜、或いはNH３ガスを反応ガスとするプラズマＣＶＤ法で形成されるシリコン窒化膜により構成される。
【００６５】
次に、本実施形態では、４００℃を越える温度（例えば４３０℃）で所定の熱処理が実行される。上記の熱処理が実行されることにより、フッ素含有シリコン酸化膜１６内のフッ素が拡散して、フッ素捕獲膜６０により捕獲される。この際、フッ素捕獲膜６０には適当な膜厚（例えば１００nm）が付与されているため、膜剥がれ等は生じない。
【００６６】
次に、ドライエッチング、またはウェットエッチングによって、フッ素捕獲膜６０が除去される。この際、フッ素捕獲膜６０の内部に捕獲されているフッ素は、フッ素捕獲膜６０と共に除去される。
【００６７】
フッ素捕獲膜６０が除去された後、TEOS膜１８の上に、従来の製造方法と同じ手順で金属配線２０およびシリコン窒化膜２２が形成される（図１参照）。尚、フッ素捕獲膜６０が除去された後に半導体ウェハに加えられる温度は、４００℃以下とすることが望ましい。
【００６８】
上述した本実施形態の製造方法によれば、フッ素含有シリコン酸化膜１６に含まれるフッ素は、４００℃を越える高温の熱処理で強制的に拡散させられる。そして、TEOS膜１８の上面を越えて拡散するフッ素は、フッ素捕獲膜６０と共に除去される。このため、以後、４００℃以下の熱処理が加えられても、金属配線２０の底面付近やシリコン窒化膜２２の底面付近に不当に高い濃度でフッ素を含むF層が形成されることはない。従って、本実施形態の製造方法によれば、優れた信頼性を有する半導体装置を高い歩留まりで製造することができる。
【００６９】
実施の形態７．
次に、図１３を参照して、本発明の実施の形態７の製造方法について説明する。
図１３は、本実施形態の製造方法の主要部を説明するための図を示す。本実施形態の製造方法では、実施の形態１の場合と同様の手順で、フッ素含有シリコン酸化膜１６の上にTEOS膜１８が形成される。
【００７０】
ＣＭＰ法で平坦化されたTEOS膜１８の上には、所定の膜厚でフッ素捕獲膜７０が形成される。本実施形態において、フッ素捕獲膜７０は、例えばスパッタ法により形成されるTi膜で構成される。
【００７１】
次に、４００℃を越える温度（例えば４３０℃）で所定の熱処理が実行される。上記の熱処理が実行されることにより、フッ素含有シリコン酸化膜１６内のフッ素はフッ素捕獲膜７０の底面付近にまで拡散する。その結果、フッ素捕獲膜７０のTiがFと反応してTiF膜が生成される。
【００７２】
次に、ドライエッチング、またはウェットエッチングによって、TiF膜を含むフッ素捕獲膜７０が除去される。その結果、TEOS膜１８の上面を越えて拡散してきたフッ素がフッ素捕獲膜７０と共に除去される。
【００７３】
フッ素捕獲膜７０が除去された後、TEOS膜１８の上に、従来の製造方法と同じ手順で金属配線２０およびシリコン窒化膜２２が形成される（図１参照）。尚、フッ素捕獲膜６０が除去された後に半導体ウェハに加えられる温度は、４００℃以下とすることが望ましい。
【００７４】
上述した本実施形態の製造方法によれば、フッ素含有シリコン酸化膜１６に含まれるフッ素は、４００℃を越える高温の熱処理で強制的に拡散させられる。そして、TEOS膜１８の上面を越えて拡散するフッ素は、TIF膜の形態で除去される。このため、以後、４００℃以下の熱処理が加えられても、金属配線２０の底面付近やシリコン窒化膜２２の底面付近に不当に高い濃度でフッ素を含むF層が形成されることはない。従って、本実施形態の製造方法によれば、優れた信頼性を有する半導体装置を高い歩留まりで製造することができる。
【００７５】
実施の形態８．
次に、図１４を参照して、本発明の実施の形態８の製造方法について説明する。
図１４は、本実施形態の半導体装置の断面図を示す。図１４に示す構成要素のうち、TEOS膜１８以下の層は、従来の製造方法（図２乃至図４参照）、実施の形態６の方法（図１２参照）、または実施の形態７の方法（図１３参照）と同じ手順で形成される。
【００７６】
本実施形態において、平坦化されたTEOS膜１８の上には、積層構造の金属配線８０が設けられる。この金属配線８０は、最も下層に、難フッ化金属膜８２、すなわち、フッ素と反応し難い金属で形成された膜８２を有している。難フッ化金属膜８２は、具体的には、Ta膜、TaN膜、或いはそれらの積層膜で構成される。難フッ化金属膜８２の上には、AlCu膜８４およびTiN膜８６が形成されている。
【００７７】
クォーターミクロン以下の設計ルールが用いられる半導体装置では、アルミ系金属をTi系金属で挟み込んだ金属配線が一般に用いられる。しかし、このような金属配線が、フッ素含有シリコン酸化膜と組み合わせて用いられると、バリアメタルとして機能すべきTi系金属がフッ素と反応して、膜剥がれ等の不具合が生じ易い。
【００７８】
本実施形態の構造では、金属配線８０の底面、すなわち、TEOS膜１８を越えて拡散してくるフッ素と接触する面が、難フッ化金属膜８２で構成されている。このため、金属配線８０の底面がフッ素とは反応せず、膜剥がれ等の不具合を有効に防止することができる。従って、本実施形態の製造方法によれば、従来の製造方法、或いは、実施の形態６または７の製造方法に比して、半導体装置の信頼性および歩留まりを更に高めることができる。
【００７９】
実施の形態９．
次に、図１５を参照して、本発明の実施の形態９について説明する。
図１５は、本実施形態においてフッ素含有シリコン酸化膜１６の内部に形成されるフッ素濃度分布を示す。尚、本実施形態の半導体装置は、上述した実施の形態１乃至８で説明した何れかの方法で製造された半導体装置に、或いは従来の製造方法で製造された半導体装置に、図１５に示すフッ素濃度分布を組み合わせることにより実現される。
【００８０】
図１５において、横軸は膜厚方向の位置を示す。この図に示すように、本実施形態において、フッ素含有シリコン酸化膜１６は、膜厚方向の位置が低い領域に低いフッ素濃度を有し、また、膜厚方向の位置が高い領域に高いフッ素濃度を有している。換言すると、本実施形態におけるフッ素含有シリコン酸化膜１６は、下層金属配線１４の近傍に低いフッ素濃度を有し、下層金属配線１４から離れた領域に高いフッ素濃度を有している。
【００８１】
上述したフッ素濃度分布を有するフッ素含有シリコン酸化膜１６は、プラズマＣＶＤ法によりフッ素含有シリコン酸化膜１６を形成するステップにおいて、先ず、フッ素濃度の低い条件でＣＶＤを実行し、次に、フッ素濃度の高い条件でＣＶＤを実行することで形成することができる。
【００８２】
本実施形態の半導体装置では、フッ素含有シリコン酸化膜１６内のフッ素濃度が上記の如き分布を有するため、その内部のフッ素濃度が一様である場合に比して下層金属配線１４の近傍におけるフッ素濃度を低くすることができる。このため、本実施形態の半導体装置では、層間絶縁膜の容量を抑制しつつ、下層金属配線１６付近での膜剥がれの発生を有効に防止することができる。
【００８３】
実施の形態１０．
次に、図１６（Ａ）および図１６（Ｂ）を参照して、本発明の実施の形態１０について説明する。
図１６（Ａ）は、本実施形態においてフッ素含有シリコン酸化膜１６の内部に形成されるフッ素濃度分布の一例を示す。また、図１６（Ｂ）は、本実施形態においてフッ素含有シリコン酸化膜１６の内部に形成されるフッ素濃度分布の他の例を示す。尚、本実施形態の半導体装置は、上述した実施の形態１乃至８で説明した何れかの方法で製造された半導体装置に、或いは従来の製造方法で製造された半導体装置に、図１６（Ａ）または図１６（Ｂ）に示すフッ素濃度分布を組み合わせることにより実現される。
【００８４】
図１６（Ａ）および図１６（Ｂ）において、横軸は膜厚方向の位置を示す。これらの図に示すように、本実施形態において、フッ素含有シリコン酸化膜１６は、下層金属配線１４に近い第１領域に低いフッ素濃度を有し、かつ、下層金属配線１４から離れた第２領域に高いフッ素濃度を有している。更に、第２領域のフッ素濃度は、膜厚方向の位置が高くなるに連れて、すなわち、TEOS膜１８に近づくに連れて低くなるように調整されている。
【００８５】
上述したフッ素濃度分布を有するフッ素含有シリコン酸化膜１６は、プラズマＣＶＤ法によりフッ素含有シリコン酸化膜１６を形成するステップにおいて、先ず、フッ素濃度の低い条件でＣＶＤを実行し、次に、フッ素濃度の高い条件で、連続的に、或いは段階的に、フッ素濃度を低くしながらＣＶＤを実行することで形成することができる。
【００８６】
本実施形態の半導体装置では、下層金属配線１４の近傍におけるフッ素濃度を低くすることができると共に、TEOS膜１８を越えて金属配線２０に到達するフッ素の濃度を低くすることができる。このため、本実施形態の半導体装置によれば、層間絶縁膜の容量を抑制しつつ、下層金属配線１６付近での膜剥がれ、金属配線２０付近での膜剥がれなどを有効に防止することができる。
【００８７】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
請求項１９または２６に記載の発明では、金属配線の下にのみSiH４系シリコン酸化膜が配置される。この場合、金属配線で覆われていない部分からは、フッ素含有シリコン酸化膜に含まれるフッ素を外気中に拡散させることができる。従って、本発明によれば、フッ素を不当に高い濃度で含むF層が形成されるのを防止して、半導体装置の信頼性と歩留まりを高めることができる。
【００８８】
請求項２０または２７に記載の発明によれば、下層金属配線の上に拡散してくるフッ素をSiH４系シリコン酸化膜で捕獲することができる。このため、本発明によれば、下層金属配線付近の膜剥がれ等を有効に防止することができる。
【００８９】
請求項２１または２８に記載の発明によれば、下層金属配線の上に拡散してくるフッ素をシリコン酸窒化膜で捕獲することができる。このため、本発明によれば、下層金属配線付近の膜剥がれ等を有効に防止することができる。
【００９０】
請求項２２または２９に記載の発明によれば、パッシベーション膜がシリコン酸化膜を含んでいるため、フッ素含有シリコン膜とシリコン窒化膜との直接接触を防止することができる。
【００９１】
請求項２３または３０に記載の発明によれば、パッシベーション膜に含まれるシリコン酸化膜が低屈折率の膜で構成される。この場合、そのシリコン酸化膜が良好なカバレッジ特性を示すため、フッ素含有シリコン膜とシリコン窒化膜との直接接触を防止するという所期の目的を確実に達成しつつ、パッシベーション膜の信頼性を高めることができる。
【００９２】
請求項２４、２５、３１または３２に記載の発明によれば、金属配線の底面に難フッ化金属膜（TaまたはTaN）が形成されているため、金属配線の底面付近にフッ素が拡散しても、その底面付近で膜剥がれ等が生ずるのを防止することができる。
【００９３】
請求項３３乃至３６の何れか１項に記載の発明によれば、フッ素含有シリコン酸化膜から拡散してくるフッ素をフッ素捕獲膜の中に捕獲し、そのフッ素捕獲膜ごと除去することができる。このため、本発明によれば、フッ素に起因する膜剥がれ等を有効に防止し、半導体装置の信頼性と歩留まりを高めることができる。
【図面の簡単な説明】
【図１】  ２層構造を有する従来の半導体装置の断面図である。
【図２】  図１に示す従来の半導体装置の製造方法を説明するための図（その１である）。
【図３】  図１に示す従来の半導体装置の製造方法を説明するための図（その２である）。
【図４】  図１に示す従来の半導体装置の製造方法を説明するための図（その３である）。
【図５】  図１に示す従来の半導体装置が有する問題を説明するための図である。
【図６】  本発明の実施の形態１の半導体装置の主要部を表す図である。
【図７】  実施の形態１で用いられる製造方法に含まれる問題を説明するための図である。
【図８】  本発明の実施の形態２の半導体装置の主要部を表す図である。
【図９】  本発明の実施の形態３の半導体装置の主要部を表す図である。
【図１０】  本発明の実施の形態４の半導体装置の主要部を表す図である。
【図１１】  本発明の実施の形態５の半導体装置の主要部を表す図である。
【図１２】  本発明の実施の形態６の半導体装置の製造方法を説明するための図である。
【図１３】  本発明の実施の形態７の半導体装置の製造方法を説明するための図である。
【図１４】  本発明の実施の形態８の半導体装置の製造方法を説明するための図である。
【図１５】  本発明の実施の形態９の半導体装置において用いられるフッ素濃度分布を説明するための図である。
【図１６】  本発明の実施の形態１０の半導体装置において用いられるフッ素濃度分布を説明するための図である。
【符号の説明】
１０  シリコン基板、    １２  第１層間絶縁膜、  １４  下層金属配線、    １６  フッ素含有シリコン酸化膜、    １８  TEOS膜、    ２０；８０  金属配線、    ２２  シリコン窒化膜、    ２４  F膜、    ３０  SiH４系シリコン酸化膜、    ４０  フッ素バリア膜、    ５０  シリコン酸化膜、    ６０；７０  フッ素捕獲膜、    ８２  難フッ化金属膜。