(57)【要約】  位相ロックループ周波数シンセサイザは、無線送信機または無線受信機に目標周波数出力信号を供給するように設けられる。この周波数シンセサイザは、第一周波数で動作する電圧制御発振器と、第一周波数の固定比率である第二周波数の第一出力を供給するように設けられた定率の第一分周器と、第二周波数の可変分周を行なって第三周波数を生成するように設けられ、第一出力に接続されて第三周波数の第二出力を供給する第二分周器と、第三周波数を変更するために第二出力の位相を選択的に変更するように設けられた位相セレクタ装置と、を備えるプリスケーラと、プリスケーラを制御することによって第三周波数を制御する周波数コントローラと、基準信号と第三周波数に応じた信号との比較に基づいて電圧制御発振器を制御する位相検出器と、を備え、周波数シンセサイザは、第一出力が目標周波数出力信号となるように構成されている。【選択図】図２
2017512446.tif 000002
【特許請求の範囲】
【請求項１】
無線送信機または無線受信機に目標周波数出力信号を供給するように設けられた位相ロックループ周波数シンセサイザであって、前記周波数シンセサイザは、
第一周波数で動作する電圧制御発振器と、
前記第一周波数の固定比率である第二周波数の第一出力を供給するように設けられた定率の第一分周器と、
前記第二周波数の可変分周を行なって第三周波数を生成するように設けられ、
前記第一出力に接続されて前記第二周波数の第二出力を供給する第二分周器と、
前記第二周波数を変更するために前記第二出力の位相を選択的に変更するように設けられた位相セレクタ装置と、を備えるプリスケーラと、
前記プリスケーラを制御することによって前記第三周波数を制御する周波数コントローラと、
基準信号と前記第三周波数に応じた信号との比較に基づいて前記電圧制御発振器を制御する位相検出器と、を備え、
前記シンセサイザは、前記第一出力が前記目標周波数出力信号となるように構成されている
ことを特徴とする周波数シンセサイザ。
【請求項２】
前記固定比率は半分である
ことを特徴とする、請求項１に記載のシンセサイザ。
【請求項３】
前記第一分周器は、マスタ／スレーブ・フリップフロップ装置を備える
ことを特徴とする、請求項１または２に記載のシンセサイザ。
【請求項４】
前記周波数コントローラは、シグマ・デルタ変調器を備える
ことを特徴とする、請求項１に記載のシンセサイザ。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の周波数シンセサイザを備える
ことを特徴とする無線送信機。
【請求項６】
請求項１乃至請求項４のいずれか一項に記載の無線受信機。
【請求項７】
半導体集積回路で提供される
ことを特徴とする、無線送信機および／または無線受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同調された無線送信機または無線受信機で用いられる位相ロックループ（以下、「ＰＬＬ」という）周波数シンセサイザに関する。
【背景技術】
【０００２】
ＰＬＬ周波数シンセサイザは、同調された無線送信機および無線受信機で第一ローカル発振器（ＬＯ）として使用されて基準水晶発振器から必要周波数の無線周波数（ＲＦ）信号を生成するものであって、例えば、３２メガヘルツの水晶発振器から２.４ギガヘルツ帯の信号を生成する。所定の帯域内の特定周波数に同調するためには、ＰＬＬ周波数をそのような特定周波数に変更できなければならない。この変更は、分周器として動作するカウンタを使用して電圧制御発振器（以下、「ＶＣＯ」という）の周波数を低減したものを位相検出器に供給することによって達成される。
【０００３】
ＰＬＬには二つの主な種類がある。一番目の種類は、「整数Ｎ」方式ＰＬＬとして知られるもので、分周器が固定カウントＮ毎に動作して、基準水晶周波数の整数倍の周波数を与える。上記の例では、このＰＬＬは、ブルートゥース（登録商標）や他の短距離無線データ通信プロトコルで使用されるチャネル間隔１メガヘルツの要件とは互換性がないチャネル間隔３２メガヘルツを実現できるだけである。例えば１メガヘルツの低い基準周波数を使用する代替策は、安定性の理由から、位相ロックループの最大帯域幅を基準周波数の１/２０〜１/１０くらいに制限し、その結果、長い起動時間のせいで応用例の平均消費電力を増加させるので、望ましいことではない。この帯域幅制限の理由は、位相検出器が離散時点、すなわちクロック信号に実際にエッジがあるときしか位相を知ることができないという、位相検出器のサンプリング動作にある。したがって、平均すると、位相情報が半クロックサイクル分だけ遅延してから位相検出器で補正パルスを生成することになり、周波数に対してリニアである位相を有するのと等価である。ループ帯域幅がサンプリングクロック周波数の１/２０〜１/１０である範囲を超えて増加すると、フィードバック遅延がループの位相マージン全体に影響を及ぼし始める。
【０００４】
したがって、より小さなチャネル間隔を達成するためには、ＰＬＬの二番目の種類である「分数Ｎ」方式ＰＬＬを使用することが望ましい。このような構成では、カウンタは、固定されたカウントを持たず、サイクルごとにカウントを切り替えて、時間的平均を取り、必要な周波数信号を与える。最も単純な場合、使用されるカウントは隣接する二つの数値から選択してもよいが、最も実用的なシステムでは三つ以上の異なる数値が使用される。
【０００５】
このような構成にすれば所望の機能を提供できるが、出願人は、いくつかの局面でこのような構成をさらに改善することが可能であると確信する。
【発明の概要】
【０００６】
第一の態様から見ると、本発明は、無線送信機または無線受信機に目標周波数出力信号を供給するように設けられた位相ロックループ周波数シンセサイザを提供するものであって、前記シンセサイザは、
第一周波数で動作する電圧制御発振器と、
前記第一周波数の固定比率である第二周波数の第一出力を供給するように設けられた定率の第一分周器と、
前記第二周波数の可変分周を行なって第三周波数を生成するように設けられ、  前記第一出力に接続されて前記第二周波数の第二出力を供給する第二分周器と、
前記第二周波数を変更するために前記第二出力の位相を選択的に変更するように設けられた位相セレクタ装置と、を備えるプリスケーラと、
前記プリスケーラを制御することによって前記第三周波数を制御する周波数コントローラと、
基準信号と前記第三周波数に応じた信号との比較に基づいて前記電圧制御発振器を制御する位相検出器と、を備え、
前記シンセサイザは、前記第一出力が前記目標周波数出力信号となるように構成されている。
【０００７】
したがって、本発明によれば、前記電圧制御発振器（ＶＣＯ）は前記目標出力周波数の所定の倍数周波数で動作し、その出力は対応する分周器を経てからしか得られないことが理解されるであろう。好ましい一連の実施形態において、固定比率は半分である、すなわち、ＶＣＯは前記目標出力周波数の２倍で動作する。この構成の利点は、各々が前記ＶＣＯの周期に等しい周波分だけ違う複数の位相をプリスケーラ出力が生成できるので調整可能な前記プリスケーラが動作する前に出力周波数が（半分になるなど）下げられる結果として、前記周波数コントローラに起因する量子化ノイズが（半分になるなど）低減される。量子化ノイズは、高周波数で問題となるだけでなく、前記位相検出器でより低い周波数に「混入される」傾向があるので低い周波数でも影響があるが、該ノイズは、通常は前記位相検出器と前記ＶＣＯとの間に設けられるローパスフィルタでは前記位相検出器から除去することはできない。したがって、本発明の実施形態によれば、この問題を改善することができる。
【０００８】
上述した、位相セレクタ装置を備える前記プリスケーラによって、前記目標出力周波数の二倍の周波数で（またはどんな倍数が選択されようとその倍数で）動作する別の分周器を必要としなくても一時的に前記第二周波数を変更できることが判明した。例えば、特定の実施形態では、八分割分周器として使用されるカウンタを正エッジ位相検出器と連動させ、位相を９０度分進ませることによって、一サイクルを九分割させることができる。もちろん、他の組み合わせの位相シフトと分割も可能である。
【０００９】
一連の実施形態において、前記第一分周器は、マスタ／スレーブ・フリップフロップ装置を備える。この装置は、受信周波数を二分割する分周器を提供する一般的な方法としてそれ自体知られているが、本出願人は、本明細書に記載の文脈で利用すれば重要な利点があることをよく理解するに至った。なぜなら、（マスタ・フリップフロップとスレーブ・フリップフロップの出力をそれぞれ得ることによって）自動的に９０度の位相間隔で複数の出力信号が利用可能になるという特徴を活かすことができるからである。これらの出力信号は、多くのデジタル無線装置で使用される同相（Ｉ）信号および直交（Ｑ）信号として直接使用してもよい。前記第一分周器は、受信周波数を二分割するように構成されることが好ましい。
【００１０】
前記第三周波数は、前記位相検出器に直接供給してもよいし、別の分周器を使用してもよい（あるいは、プリスケーラ全体の一部を形成するものとして見ることもできる）。
【００１１】
一連の実施形態において、前記周波数コントローラは、シグマ・デルタ変調器を備える。この変調器は、一時的な周波数の変更をいつ行なうべきかを示す信号を供給する。
【００１２】
本発明は、上述した周波数シンセサイザを備える無線送信機および同様の無線受信機にも及ぶ。このような送信機と受信機とは互いに一体化されてもよい。前記送信機および／または前記受信機は半導体集積回路で提供されてもよい。
【図面の簡単な説明】
【００１３】
ほんの一例として、本発明の実施形態について、添付図面を参照しながら説明することにする。
【図１】参考のためだけに示す従来のＰＬＬ周波数シンセサイザの概略図である。
【図２】本発明の実施形態に係るＰＬＬ周波数シンセサイザの概略図である。
【図３】マスタ／スレーブ・フリップフロップを用いる二分割分周器の概略図である。
【図４】周波数変動が達成される方法を示すタイミング図である。
【００１４】
図１に従来の分数Ｎ方式ＰＬＬを示す。任意のＰＬＬと同じように、このＰＬＬは、ローパスフィルタ１０６を介し位相検出器１０４によって制御されるＶＣＯ １０２に基づいている。位相検出器１０４は、フィードバックされた信号の位相（したがって、周波数）を基準クロックＣＫ＿ＲＥＦに揃えるために、ＶＣＯ １０２の周波数に微調整を行なう。ＶＣＯ １０２は、出力周波数ＣＫ＿ＯＵＴで動作していることに留意されたい。
【００１５】
プリスケーラ回路１０８を使用し、別の分周モジュール１１０から受信する制御信号に応じて、ＰまたはＰ＋１で分周する。分周モジュール１１０は、位相検出器１０４に供給する前に別の整数Ｎによって分周する。したがって、ＶＣＯ １０２の周波数は、Fref* N*(nP + m(P + 1))となるように制御され、ここでFrefは水晶の基準周波数であり、ｎおよびｍは所定の時間に亘ってカウントＰとＰ＋１がそれぞれ発生した相対比率である。
【００１６】
分周モジュール１１０は、シグマ・デルタ変調器（ＳＤＭ）１１２によって制御され、上述したカウントＰとＰ＋１の相対比率を決定することによって正確な周波数を決定する。この回路では、３２メガヘルツ（基準周波数Fref）の矩形波に見合った、ＳＤＭ１１２からの量子化ノイズが必然的に発生する。
【００１７】
正確に分周された平均分周信号は位相検出器１０４に供給され、分周器１１０からの信号と基準クロック入力信号ＣＫ＿ＲＥＦとの間のずれに応じて出力信号を生成しＶＣＯ １０２を制御する。
【００１８】
図２に本発明の実施形態を示す。本実施形態においては、ローパスフィルタ６を介して位相検出器４によって制御される電圧制御発振器２に基づく位相ロックループも提供されている。しかし、この構成においては、ＶＣＯ２がＣＫ＿ＯＵＴ信号を直接に供給するのではなく、ＶＣＯ２の出力は二分周モジュール８に供給される。つまり、ＶＣＯ２は所望の出力周波数の二倍の周波数で駆動される。
【００１９】
図３に示すように、分周器は、Ｄ型フリップフロップ７、９のペアを備えるマスタ／スレーブ・フリップフロップ構成に基づくものである。このような構成を使用することができるのは、分周器８が固定二分周モジュールでありその出力を変更する必要がないからである。この構成の一つの利点は、二つの出力を供給することである。すなわち、第一フリップフロップ７のＱ出力およびＱＮ出力によって供給され入力と同位相である第一出力１０と、第二フリップフロップ９のＱ出力およびＱＮ出力によって供給され入力と位相が９０度ずれている、第二出力１２と、である。当業者には明らかであろうが、この構成は、従来のデジタル無線アーキテクチャで必要とされる同相（Ｉ）信号および直交（Ｑ）信号を供給する。このような構成は、当技術分野でそれ自体知られているが、本発明の文脈において特に有利であると認識されるに至った。
【００２０】
９０度位相がずれた第二出力１２は、別の二分周モジュール１４に供給される。このモジュールは、位相セレクタ１６から受信する信号に応じて、自らの出力の位相を９０度、１８０度、または２７０度だけ進ませることができるという特徴を有する。さらに後述するように、この機能によって実質的に所定サイクル内にカウントを追加することが可能となり、図１を参照しながら上述した可変分周器１０８と同様に、自らの出力信号の平均周波数を微調整することができる。この機能を提供する適切な回路構成の一例は、Ｃｒａｎｉｎｃｋｘ，Ｊ．およびＳｔｅｙａｅｒｔ、Ｍ．Ｓ．Ｊ．著「０.７ミクロンのＣＭＯＳで提供される、１.７５ＧＨｚ帯／３Ｖの１２８／１２９分周デュアルモジュールプリスケーラ」ＩＥＥＥ半導体回路ジャーナル、第３１巻、７版、８９０〜８９７ページに示されている。
【００２１】
分周器１４および位相セレクタ１６からなる装置の出力Φ＿ＯＵＴは、別の固定型分周器１８に供給され、分周器１８は、二分周後に周波数制御モジュール２０と相互接続するとともに、モジュール１６の位相選択を制御する。周波数制御モジュール２０は、直前の分周器１８からの出力を基準周波数ＣＫ＿ＲＥＦまでさらに分周する。周波数制御モジュール２０は、図１を参照しながら上述した構成と同様に、周波数制御入力２４からの周波数制御を有効にするようシグマ・デルタ変調器２２によって制御される。
【００２２】
図２に示す構成では、分周器モジュール８が出力周波数の二倍の周波数で動作する必要があるものの、上述したように、全体的な回路構成の利点の一つは、固定比率の分周器モジュール８を使用するので、出力周波数の二倍の周波数が直接Ｉ信号およびＱ信号を供給するマスター／スレーブ・フリップフロップ装置を使用して実装することができ、出力周波数の二倍の周波数で動作する第二分周器あるいは別のＰＬＬの必要性がなくなることである。他の分周器１４、１８、２０は、それぞれの直前の分周器によって、または、基準クロックＣＫ＿ＲＥＦによってクロッキングされるので、より低い周波数で動作する。
【００２３】
上述した実施形態によって実現される別の利点は、出力される前に周波数が半分になるので、矩形波数は３２ＭＨｚではなく１６ＭＨｚに減少し、出力１０、１２に乗るＳＤＭの位相ノイズが最大６デシベル低減することに相当する。
【００２４】
動作中は、図２に示した回路は、ＶＣＯ２の周波数を分周器８、１４および１８の各々において二分周することによって８分周するか、または、９分周することができる。この９分周は、中間の分周器１４の位相を９０度進ませることによって達成される。９分周というのは、モジュール２０から見た次の信号立ち上がりエッジは、図４のタイミング図からより明確に読み取れるように、ＶＣＯ２の９サイクル後であることを意味する。
【００２５】
図４は、図２に示した回路の様々な部品のためのタイミング図である。一番上のグラフＶＣＯ＿Ｐは、ＶＣＯからの二つの出力のうちの一つである。次のグラフＣＫ＿ＯＵＴ＿Ｑは、分周器８からの出力１２であって、二分周モジュール１４をクロッキングするのに使用される。次の四つのグラフΦ＿ＩＮ＿０、Φ＿ＩＮ＿９０、Φ＿ＩＮ＿１８０、およびΦ＿ＩＮ＿２７０は、二分周モジュール１４からの四つの可能な出力Φ＿ＯＵＴである。これら四つのグラフの下にあるのは、実際の出力Φ＿ＯＵＴである。この下にあるのは、Φ ｕｓｅｄであり、四つの可能な出力のうちのどれが所定の時間に実際の出力として選択されたかを示している。
【００２６】
図から分かるように、Φ＿ＩＮ信号のうち選択された信号は、位相セレクタモジュール１６を通過して別の二分周モジュール１８まで渡される。この二分周モジュール１８の出力がクロック入力ＣＫ＿ＤＩＶＮをＤＩＶＮモジュール２０に供給するので、ＣＫ＿ＤＩＶＮの周波数はΦ＿ＯＵＴの周波数の半分である。
【００２７】
図４で示した例で使用中に、ＣＫ＿ＯＵＴ＿Ｑの最初の三クロックサイクルの間はΦ＿ＩＮ＿０が使用され、四番目のクロックサイクルの最中に、位相セレクタ１６は分周器２０および１８からΦ＿ＩＮ＿０入力の代わりにΦ＿ＩＮ＿９０入力を使用し始めるよう信号を受信する。 この効果として、Φ＿ＩＮ＿９０が出力Φ＿ＯＵＴとして使用されるので、Φ＿ＯＵＴで見られる信号の低い部分を延長する。図４の一番下に示したように、この結果もたらされる影響として、ＣＫ＿ＤＩＶＮ信号のフルサイクルは、Φ＿ＩＮ＿９０信号が使用されなかった場合に有していたＶＣＯ２の８サイクル周期ではなく９サイクル周期となる。したがって、この信号を使用すれば、分周器１４、１６、１８全体の構成として、位相セレクタ１６に入力される制御入力に応じて８分周または９分周することができる。
【００２８】
この機能によれば、８分周のカウントと９分周のカウントの相対的な比率を選択することによって、出力１０、１２の平均周波数を、基準周波数Frefの８倍から９倍まで、例えば１ＭＨｚずつ、徐々に変化させることができる。
【図１】
2017512446.tif 000003
【図２】
2017512446.tif 000004
【図３】
2017512446.tif 000005
【図４】
2017512446.tif 000006
【手続補正書】
【提出日】平成28年11月10日(2016.11.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
無線送信機または無線受信機に目標周波数出力信号を供給するように設けられた位相ロックループ周波数シンセサイザであって、前記周波数シンセサイザは、
第一周波数で動作する電圧制御発振器と、
前記第一周波数の固定比率である第二周波数の第一出力を供給するように設けられた定率の第一分周器と、
前記第二周波数の可変分周を行なって第三周波数を生成するように設けられ、
前記第一出力に接続されて前記第三周波数の第二出力を供給する第二分周器と、
前記第三周波数を変更するために前記第二出力の位相を選択的に変更するように設けられた位相セレクタ装置と、を備えるプリスケーラと、
前記プリスケーラを制御することによって前記第三周波数を制御する周波数コントローラと、
基準信号と前記第三周波数に応じた信号との比較に基づいて前記電圧制御発振器を制御する位相検出器と、を備え、
前記シンセサイザは、前記第一出力が前記目標周波数出力信号となるように構成されている
ことを特徴とする周波数シンセサイザ。
【請求項２】
前記固定比率は半分である
ことを特徴とする、請求項１に記載の周波数シンセサイザ。
【請求項３】
前記第一分周器は、マスタ／スレーブ・フリップフロップ装置を備える
ことを特徴とする、請求項１または２に記載の周波数シンセサイザ。
【請求項４】
前記周波数コントローラは、シグマ・デルタ変調器を備える
ことを特徴とする、請求項１に記載の周波数シンセサイザ。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の周波数シンセサイザを備える
ことを特徴とする無線送信機。
【請求項６】
半導体集積回路で提供される
ことを特徴とする、請求項５に記載の無線送信機。
【請求項７】
請求項１乃至請求項４のいずれか一項に記載の周波数シンセサイザを備える
ことを特徴とする無線受信機。
【請求項８】
半導体集積回路で提供される
ことを特徴とする、請求項７に記載の無線受信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
第一の態様から見ると、本発明は、無線送信機または無線受信機に目標周波数出力信号を供給するように設けられた位相ロックループ周波数シンセサイザを提供するものであって、前記シンセサイザは、
第一周波数で動作する電圧制御発振器と、
前記第一周波数の固定比率である第二周波数の第一出力を供給するように設けられた定率の第一分周器と、
前記第二周波数の可変分周を行なって第三周波数を生成するように設けられ、  前記第一出力に接続されて前記第三周波数の第二出力を供給する第二分周器と、
前記第三周波数を変更するために前記第二出力の位相を選択的に変更するように設けられた位相セレクタ装置と、を備えるプリスケーラと、
前記プリスケーラを制御することによって前記第三周波数を制御する周波数コントローラと、
基準信号と前記第三周波数に応じた信号との比較に基づいて前記電圧制御発振器を制御する位相検出器と、を備え、
前記シンセサイザは、前記第一出力が前記目標周波数出力信号となるように構成されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上述した、位相セレクタ装置を備える前記プリスケーラによって、前記目標出力周波数の二倍の周波数で（またはどんな倍数が選択されようとその倍数で）動作する別の分周器を必要としなくても一時的に前記第三周波数を変更できることが判明した。例えば、特定の実施形態では、八分割分周器として使用されるカウンタを正エッジ位相検出器と連動させ、位相を９０度分進ませることによって、一サイクルを九分割させることができる。もちろん、他の組み合わせの位相シフトと分割も可能である。
【国際調査報告】
2017512446.tif 000007
2017512446.tif 000008