(57)【特許請求の範囲】
【請求項１】
直流リアクトルと昇圧用スイッチング素子と昇圧用ダイオードとを備えて直流の入力電源からの入力電圧を前記昇圧用スイッチング素子の高周波スイッチングにより昇圧して直流の中間段電圧を出力する昇圧コンバータと、前記中間段電圧における高周波成分を除去する数百μＦ以下の容量を有する中間段コンデンサと、フルブリッジに構成された４個のスイッチング素子のスイッチングにより前記中間段電圧から交流電流を出力するインバータと、出力リアクトルとコンデンサとにより前記交流電流における高周波成分を除去し、出力電流として交流の系統に出力するフィルタとを備え、前記入力電圧が系統電圧の絶対値より低い期間でのみ前記昇圧コンバータにより前記中間段電圧が部分的に凸となるように昇圧し、前記入力電源から入力した直流電力を交流電力に変換して前記系統に出力する系統連系インバータにおいて、前記出力電流を波形成形する指令値に対して所定のヒステリシス幅で指令値上限と指令値下限とを設け、前記出力リアクトルを流れる出力リアクトル電流の平均値が正弦波となるように、前記出力リアクトル電流を前記指令値上限と前記指令値下限との間のヒステリシス幅の中に保つように前記インバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした系統連系インバータ。
【請求項２】
昇圧コンバータの直流リアクトルを流れる直流リアクトル電流を波形成形する指令値に対して所定のヒステリシス幅で第２指令値上限と第２指令値下限とを設け、前記昇圧コンバータが昇圧する期間では、前記直流リアクトル電流を前記第２指令値上限と前記第２指令値下限との間のヒステリシス幅の中に保つように前記昇圧コンバータの昇圧用スイッチング素子の高周波スイッチングをヒステリシス制御し、前記昇圧コンバータが昇圧しない期間では、前記出力リアクトルを流れる出力リアクトル電流を指令値上限と指令値下限との間のヒステリシス幅の中に保つようにインバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした請求項１記載の系統連系インバータ。
【請求項３】
ヒステリシス幅を直流の入力電圧、系統電圧の実効値、および出力電力に対応して可変とするようにした請求項１または請求項２のいずれかに記載の系統連系インバータ。
【請求項４】
ヒステリシス幅を系統電圧の絶対値に対応して商用周期の中で可変とするようにした請求項１ないし請求項３のいずれかに記載の系統連系インバータ。
【請求項５】
指令値上限と指令値下限とを決定するヒステリシス幅の外側に、過電流に対応する過電流上限と不足電流に対応する不足電流下限とを設け、前記過電流上限を超える過電流および前記不足電流下限を下回る不足電流に対して強制的に通常のヒステリシス制御に戻すようにした請求項１ないし請求項４のいずれかに記載の系統連系インバータ。
【請求項６】
インバータおよび昇圧コンバータを構成するすべてのスイッチング素子のオン時間を検出するオン時間検出手段を備え、電流を流しているスイッチング素子のオン時間が所定値を超えるまではオフとしないことにより動作周波数に上限を設けた請求項１ないし請求項５のいずれかに記載の系統連系インバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、太陽電池、燃料電池などの直流電力を系統に連系し、交流電力として供給する系統連系インバータに関する。
【０００２】
【従来の技術】
以下、従来の系統連系インバータについて図面を参照しながら説明する。図１１は従来の系統連系インバータの一例の構成を示すブロック図である。
【０００３】
従来、系統連系インバータは、直流の入力電源１から直流電力を入力し、５０Ｈｚまたは６０Ｈｚの交流に変換して系統２に交流電力を供給している。系統連系インバータは、入力電圧Ｖinを系統電圧ＶACより高い電圧に昇圧する昇圧コンバータ３と、昇圧された電圧の高周波成分を除去する中間段コンデンサ４と、出力電流を正弦波に波形成形するインバータ５と、インバータ５の出力から高周波ノイズを除去するフィルタ６とを備え、系統２に接続されている。とくに、昇圧コンバータ３は、入力電圧を平滑する平滑コンデンサ３ａ、エネルギー蓄積用の直流リアクトル３ｂ、昇圧用スイッチング素子３ｃ、および昇圧用ダイオード３ｄで構成され、インバータ５はスイッチング素子Ｑ1〜Ｑ4を４石使用したフルブリッジ構成となっている。
【０００４】
上記構成における動作について図面を参照しながら説明する。図１１は上記従来例の動作を示す波形図である。図１１において、（ａ）は基準波と三角波、（ｂ）はスイッチング素子Ｑ1 のゲート信号、（ｃ）はスイッチング素子Ｑ2 のゲート信号、（ｄ）はスイッチング素子Ｑ3 のゲート信号、（ｅ）はスイッチング素子Ｑ4 のゲート信号を示す。系統連系インバータの出力電流ｉo は出力電流検出手段７で検出され、電流指令手段８が出力する正弦波形の指令値と比較される。その差は誤差増幅器９によって基準波として出力され、比較器１０で三角波発生手段１１の三角波と比較し、前記三角波と前記基準波との大小により、スイッチング素子Ｑ1 とスイッチング素子Ｑ2 のオンオフを決定する。系統２の系統電圧ＶACが正のときはスイッチング素子Ｑ1 とスイッチング素子Ｑ4 がオンとなることにより系統２に電流が流れ、逆に、系統電圧ＶACが負のときはスイッチング素子Ｑ2 とスイッチング素子Ｑ3 がオンとなる。図１２に示したように、スイッチング素子Ｑ1 とスイッチング素子Ｑ2 とが高周波スイッチングし、スイッチング素子Ｑ3 とスイッチング素子Ｑ4 とが商用周波数でスイッチングする。なお、スイッチング素子Ｑ1 とスイッチング素子Ｑ4 との組み合せ、またはスイッチング素子Ｑ2 とスイッチング素子Ｑ3 との組み合わせで同時に高周波スイッチングする場合も同様である。
【０００５】
前記三角波は、一定の周波数で動作しているために、たとえば前記基準波を正弦波とした場合、インバータ５の入力電圧（ここでは中間段コンデンサ４の電圧、すなわち中間段電圧ＶM ）が一定ならばインバータ５の出力電圧の平均値は正弦波となるように制御される。したがって基準波を選択することによって出力電流の波形が決定され、このとき、インバータ５の動作周波数は三角波の動作周波数と一致する。なお、インバータ５の出力電圧は出力リアクトル６ａとフィルタコンデンサ６ｂとからなるフィルタ６によって高周波成分が除去される。
【０００６】
【発明が解決しようとする課題】
このような従来の系統連系インバータでは、直流の入力電圧Ｖinが系統電圧ＶACの最大値よりも低い場合には、系統２に連系して力率１運転を実現するためには昇圧コンバータ３とインバータ５とが必要であり、さらに機器の効率を向上させるための手段として昇圧コンバータ３の動作を部分的に限定するために中間段コンデンサ４の容量を数百μＦ以下に小さくした構成した場合には、中間段電圧ＶM のリップルが大きく、不安定である。また、一定周波数の三角波と基準波との比較でスイッチング素子Ｑ1 〜Ｑ4 のオンオフ時間を決定するＰＷＭ方式を採用し、得られた出力電流ｉo を検出して指令値と比較する高速フィードバック制御では、フィルタ６による出力電流ｉo の位相遅れを補償する必要があり、その補償を実現するためには精度の良いアクティブフィルタが不可欠となる。しかも先に述べた入力電圧（ここでは中間段電圧ＶM ）の不安定性と系統２の各種の揺動（電圧、周波数、および位相）が付加されるため、安定な制御を行って歪みの少ない出力電流ｉo を生成することが困難であった。
【０００７】
本発明は上記の課題を解決するもので、中間段電圧ＶM の変動やリップル、系統の変動、フィルタ６による位相遅れがなどある場合でも、特殊な波形の指令値やフィルタを用いることもなく上記変動の影響を受けずに安定に動作して的確に波形成形できる系統連系インバータを提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に係わる本発明は、直流リアクトルと昇圧用スイッチング素子と昇圧用ダイオードとを備えて直流の入力電源からの入力電圧を前記昇圧用スイッチング素子の高周波スイッチングにより昇圧して直流の中間段電圧を出力する昇圧コンバータと、前記中間段電圧における高周波成分を除去する数百μＦ以下の容量を有する中間段コンデンサと、フルブリッジに構成された４個のスイッチング素子のスイッチングにより前記中間段電圧から交流電流を出力するインバータと、出力リアクトルとコンデンサとにより前記交流電流における高周波成分を除去し、出力電流として交流の系統に出力するフィルタとを備え、前記入力電圧が系統電圧の絶対値より低い期間でのみ前記昇圧コンバータにより前記中間段電圧が部分的に凸となるように昇圧し、前記入力電源から入力した直流電力を交流電力に変換して前記系統に出力する系統連系インバータにおいて、前記出力電流を波形成形する指令値に対して所定のヒステリシス幅で指令値上限と指令値下限とを設け、前記出力リアクトルを流れる出力リアクトル電流の平均値が正弦波となるように、前記出力リアクトル電流を前記指令値上限と前記指令値下限との間のヒステリシス幅の中に保つように前記インバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした系統連系インバータである。
【０００９】
本発明により、中間段電圧の不安定性と系統の電圧、周波数、位相などの各種の揺動に対して安定に動作し、したがって、中間段コンデンサを小容量化した構成で中間段電圧が凸形を持つような、またリップルが多い状態でも、特殊な指令値を用いることなく、出力電流を正弦波に波形成形できる系統連系インバータを提供することができる。
【００１０】
請求項２に係わる本発明は、昇圧コンバータの直流リアクトルを流れる直流リアクトル電流を波形成形する指令値に対して所定のヒステリシス幅で第２指令値上限と第２指令値下限とを設け、前記昇圧コンバータが昇圧する期間では、前記直流リアクトル電流を前記第２指令値上限と前記第２指令値下限との間のヒステリシス幅の中に保つように前記昇圧コンバータの昇圧用スイッチング素子の高周波スイッチングをヒステリシス制御し、前記昇圧コンバータが昇圧しない期間では、前記出力リアクトルを流れる出力リアクトル電流を指令値上限と指令値下限との間のヒステリシス幅の中に保つようにインバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした請求項１に係わる系統連系インバータである。
【００１１】
これにより、入力電圧が系統電圧の絶対値よりも低いときに昇圧コンバータで波形成形が可能となるので、４石のフルブリッジ構成のインバータの各スイッチング素子は低周波での切り換え動作のみとなり、したがってインバータの低損失化が達成され、効率向上とヒートシンクの小形化に伴う機器全体の小形・軽量化した系統連系インバータを提供することができる。
【００１２】
請求項３に係わる本発明は、ヒステリシス幅を直流の入力電圧、系統電圧の実効値、および出力電力に対応して可変とするようにした請求項１または請求項２のいずれかに係わる系統連系インバータである。
【００１３】
これにより、ヒステリシス動作における動作周波数を直流の入力電圧、系統電圧の実効値、および出力電力に対応して所定範囲に納めることができ、動作周波数の変化が小さくなるので、フィルタの簡素化や、スイッチング素子、コンデンサ、直流リアクトル、出力リアクトルなどの電気部品について最適な設計可能な系統連系インバータを提供することができる。
【００１４】
請求項４に係わる本発明は、ヒステリシス幅を系統電圧の絶対値に対応して商用周期の中で可変とするようにした請求項１ないし請求項３のいずれかに係わる系統連系インバータである。
【００１５】
これにより、ヒステリシス動作における動作周波数を系統の一周期内でほぼ一定にすることができ、最適な動作周波数に設計可能な系統連系インバータを提供することができる。
【００１６】
請求項５に係わる本発明は、指令値上限と指令値下限とを決定するヒステリシス幅の外側に、過電流に対応する過電流上限と不足電流に対応する不足電流下限とを設け、前記過電流上限を超える過電流および前記不足電流下限を下回る不足電流に対して強制的に通常のヒステリシス制御に戻すようにした請求項１ないし請求項４のいずれかに係わる系統連系インバータである。
【００１７】
これにより、ヒステリシス動作中に過電流や不足電流が発生しても、正常なヒステリシス動作に強制的に戻すことができ、ヒステリシス幅からはずれるといった誤動作が発生しても、そのあとで安全に動作を継続できる系統連系インバータを提供することができる。
【００１８】
請求項６に係わる本発明は、インバータおよび昇圧コンバータを構成するすべてのスイッチング素子のオン時間を検出するオン時間検出手段を備え、電流を流しているスイッチング素子のオン時間が所定値を超えるまではオフとしないことにより動作周波数に上限を設けた請求項１ないし請求項５のいずれかに係わる系統連系インバータである。
【００１９】
これにより、ヒステリシス動作の動作周波数が所定値以上になることがないため、誤動作が発生しにくくなり、安定に動作する系統連系インバータを提供することができる。
【００２０】
【発明の実施の形態】
請求項１に係わる本発明において、出力リアクトル電流検出手段は、フィルタに備えた直流リアクトルに流れる電流を検出する手段であり、カレントトランスなどで構成される。この電流はインバータから出力される電流の変化をそのままに示す。指令値上限発生手段は、出力電流を波形成形する指令値に所定値を加算した値、すなわち指令値上限を発生する手段であり、指令値下限発生手段は、前記指令値から所定値を減算した値、すなわち指令値下限を発生する手段である。要は、出力リアクトル電流が指令値に対して所定幅の間で増加と減少とを繰り返す限界を与える。なお、指令値上限と指令値下限との幅をヒステリシス幅と称すが、一定幅に限定されるものではない。
【００２１】
上限比較器は、前記出力リアクトル電流の値と前記指令値上限とを比較する手段であり、実施例では、出力リアクトル電流が指令値上限を超えるとフリップフロップへのリセット信号を出力する。下限比較器は、前記出力リアクトル電流の値と前記指令値下限とを比較する手段であり、実施例では出力リアクトル電流が指令値下限より小さくなるとフリップフロップへのセット信号を出力する。要は、出力リアクトル電流が指令値上限と指令値下限との間にあるように監視するように機能する。フリップフロップは、前記セット信号またはリセット信号に対応してオンまたはオフとなる手段であり、インバータにおけるスイッチング素子をオンまたはオフとするゲート信号を与える。上記各手段により、インバータは、指令値上限を超えると電流を減少させ、指令値下限より小さくなると電流を増加させると言う、前記指令値を中心としたヒステリシス動作を行い、平均的には指令値に従った波形の直流リアクトル電流を出力する。なお、他の構成要素は従来例と同じとする。
【００２２】
請求項２に係わる本発明において、第２指令値上限発生手段、第２指令値下限発生手段は、それぞれ指令値に対して設けた第２指令値上限と第２指令値下限とを発生する手段であり、実施例１における指令値上限と指令値下限と同様のものである。第２上限比較器、第２下限比較器、第２フリップフロップについても同様である。直流リアクトル電流検出手段は、昇圧コンバータにおける直流リアクトルの電流を検出する手段であり、昇圧コンバータからインバータに出力する電流の変化をそのままに示し、実施例１における出力リアクトル電流を用いた制御と同等の目的に供する。なお、実施例では、昇圧期間ではインバータは波形成形しない例を示しており、したがって、直流リアクトル電流に対する指令値の波形は出力リアクトル電流に対する指令値の波形と同じ正弦波形としているが、これに限定されるものではない。
【００２３】
請求項３に係わる本発明において、出力リアクトル電流が指令値下限から指令値上限に向かって増加する場合、たとえばスイッチング素子Ｑ1 がオンとなって電流を流す場合、中間段電圧ＶM から出力電圧Ｖo （＝系統電圧ＶACの絶対値）に向かって電流を流すので、電位差（ＶM −Ｖo ）に対してインダクタンスＬ1 出力リアクトルを介して（ＶM −Ｖo ）／Ｌ1 の立ち上がり、すなわち傾斜で電流が増加する。また、出力リアクトル電流が指令値上限から指令値下限に向かって減少する場合、たとえばスイッチング素子Ｑ2 がオンとなって電流を流す場合、中間段電圧ＶM は遮断され、出力電圧Ｖo からゼロ電位へ向かって電流を流すので、インダクタンスＬ1 を介してＶo ／Ｌ1 の立ち下がり、すなわち傾斜で電流が減少する。したがって、指令値下限から指令値上限、または指令値上限から指令値下限への遷移時間は、ほぼヒステリシス幅を上記傾斜で除算した値となる。
【００２４】
この場合、ある時点における指令値下限から指令値上限への遷移時間と、つぎの指令値上限から指令値下限への遷移時間との合計時間の逆数をその時点における動作周波数とすると、中間段電圧ＶM 、系統電圧ＶACの絶対値および実効値、ヒステリシス幅などに依存する動作周波数となる。逆に、これらに対応してヒステリシス幅を可変とすることにより上記動作周波数を所定範囲内に納めるように設定することができる。
【００２５】
請求項４に係わる本発明において、出力リアクトル電流の指令値下限から指令値上限に向かう立ち上がりの傾斜は、系統電圧ＶACのゼロ付近がピーク付近より大きくなる。したがって、ピーク付近のヒステリシス幅をゼロ付近のヒステリシス幅よりも小さくするような設定により、ヒステリシス動作の動作周波数をほぼ一定にすることができる。なお、昇圧コンバータの昇圧動作時の波形成形においても同様にできる。
【００２６】
請求項５に係わる本発明において、過電流検出手段は、出力リアクトル電流の指令値上限を超える過電流を検出し、不足電流検出手段は、指令値下限を下回る出力リアクトル電流の不足電流を検出する。過電流上限比較器は、指令値上限より大きい所定の過電流上限と出力リアクトル電流とを比較し、超える場合にはリセット信号をフリップフロップに出力する。また、不足電流下限比較器は、指令値下限より小さい所定の不足電流下限と出力リアクトル電流とを比較し、下回る場合にはセット信号をフリップフロップに出力する。したがって、通常のヒステリシス動作に強制的に引き戻すように機能する。なお、昇圧コンバータの昇圧動作時の波形成形する場合においても同様にできる。
【００２７】
請求項６に係わる本発明において、オン時間検出手段は、インバータのスイッチング素子のオン時間を検出し、所定最低限のオン時間Ｔon min未満であればスイッチング素子のオン状態を継続させる手段であり、実施例ではＴon minに達するまでセット信号をフリップフロップに出力する。ヒステリシス動作の動作周波数が高くなり過ぎる事態を防止するように機能する。この機能は、とくに系統電圧のゼロ電圧付近で電流の立ち上がり傾斜が大きい場合に対して有効である。
【００２８】
以下、本発明の実施例について説明する。
【００２９】
【実施例】
（実施例１）
以下、本発明の系統連系インバータの実施例１について図面を参照しながら説明する。本実施例は請求項１に係わる。
【００３０】
図１は本実施例の構成を示すブロック図である。なお、図１１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が従来例と異なる点は、出力電流検出手段７に代えて、フィルタ６にインバータ５の出力電流を検出する出力リアクトル電流検出手段１２を備えるとともに、指令値の上限を発生する指令値上限発生手段１３と、指令値の下限を発生する指令値下限発生手段１４と、出力リアクトル電流検出手段１２の出力と前記指令値の上限とを比較する上限比較器１５と、出力リアクトル電流検出手段１２の出力と前記指令値の下限とを比較する下限比較器１６と、フリップフロップ１７とを備えたことにある。
【００３１】
上記構成における動作について図面を参照しながら説明する。図２は本実施例の動作を示す波形図である。図２において、（ａ）は指令値の上限（以下、指令値上限と称す）と指令値の下限（以下、指令値下限と称す）、（ｂ）はスイッチング素子Ｑ1 のゲート信号、（ｃ）はスイッチング素子Ｑ2 のゲート信号、（ｄ）はスイッチング素子Ｑ3 のゲート信号、（ｅ）はスイッチング素子Ｑ4 のゲート信号を示す。
【００３２】
中間段電圧ＶM は、系統２に電力を注入するために系統電圧ＶACよりも少なくとも数十Ｖ程度は高くなければならないために、たとえば入力電圧ＶinがＤＣ２００Ｖで系統電圧ＶACがＡＣ２００Ｖの場合、系統電圧ＶACのピークを中心に４〜５ｍｓの期間は昇圧し、それ以外の系統電圧ＶACの絶対値が入力電圧Ｖinよりも十分小さい期間では昇圧を行わない。さらに、中間段コンデンサ４の容量を小さくしていることから低周波的には乎滑されないため、オン時間を変調して系統電圧ＶACの絶対値との差を数十Ｖ程度以内に維持できる。これにより中間段電圧ＶM は部分的に凸の波形になる。
【００３３】
このような中間段電圧ＶM が入力となるインバータ５において、スイッチング素子Ｑ4 がオン、Ｑ3 がオフとなっている商用周波数の半波の期間では、フィルタ６を構成する出力リアクトル６ａの電流を概ね正弦波に制御するために、出力リアクトル電流検出手段１２によって出力リアクトル電流を検出し、前記出力リアクトル電流が指令値下限よりも小さくなった場合、フリップフロップ１７の出力がセットされ、スイッチング素子Ｑ1 をオン、スイッチング素子Ｑ2 をオフとする。これにより出力リアクトル電流が増加する。また逆に、出力リアクトル電流が指令値上限よりも大きい場合、フリップフロップ１７の出力がリセットされ、スイッチング素子Ｑ1 をオフ、スイッチング素子Ｑ2 をオンとして出力リアクトル電流は減少する。
【００３４】
以上の動作により、出力リアクトル電流は指令値上限と指令値下限のと間を遷移する。ここで、指令値を正弦波とすることで、出力リアクトル電流の平均値は正弦波となる。なお、出力リアクトル電流の高周波成分は、フィルタコンデンサ６ｂで除去することができる。
【００３５】
以上のように本実施例によれば、中間段コンデンサ４が数百μＦ以下と小さい系統連系インバータにおいて、昇圧コンバータ３における高周波スイッチングを系統２の１周期内で部分的に行って中間段電圧ＶM が部分的に凸になるような場合でも、出力電流ｉo を概ね正弦波に波形成形できる系統連系インバータを提供することができる。
【００３６】
なお、本実施例ではインバータ５は高周波スイッチングを行うハーフブリッジインバータの出力を商用周波数で切り換える動作としたが、４石のスイッチング素子Ｑ1 〜Ｑ4 のすべてが高周波スイッチングする構成でも同様の効果を得られることは言うまでもない。
【００３７】
（実施例２）
以下、本発明の系統連系インバータの実施例２について図面を参照しながら説明する。本実施例は請求項２に係わる。
【００３８】
図３は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、出力電流ｉo の波形成形のすべてをインバータ５で行わず、入力電圧Ｖinが系統電圧ＶACの絶対値より低い期間で昇圧コンバータ３が昇圧動作するとき、その高周波スイッチングにヒステリシス制御を用いて波形成形するようにしたことにある。
【００３９】
図３において、１８は系統２の系統電圧ＶACを検出する系統電圧検出手段、１９は入力電源１の入力電圧Ｖinを検出する入力電圧検出手段、２０は系統電圧ＶACの絶対値と入力電圧Ｖinとを比較する入出力電圧比較器、２１は昇圧コンバータ３における直流リアクトル３ｂの直流リアクトル電流ｉＬd を検出する直流リアクトル電流検出手段、２２は指令値の上限として第２指令値上限を発生する第２指令値上限発生手段、２３は指令値の下限として第２指令値下限を発生する第２指令値下限発生手段、２４は第２指令値上限と前記直流リアクトル電流ｉＬd とを比較する第２上限比較器、２５は第２指令値下限と前記直流リアクトル電流ｉＬd とを比較する第２下限比較器、２６は第２上限比較器２４の比較結果と第２下限比較器２５の比較結果とによりセットまたはリセットされる第２フリップフロップ、２７はフリップフロップ１７によるスイッチング素子Ｑ1 〜Ｑ4 のスイッチングと第２フリップフロップ２６による昇圧用スイッチング素子３ｃのスイッチングとを、入出力電圧比較器２０の比較結果により切り換えるスイッチング切換手段である。
【００４０】
上記構成における動作について図面を参照しながら説明する。図４は本実施例の動作を示す波形図である。図４において、（ａ）は指令値、指令値上限、および指令値下限、（ｂ）はインバータ５におけるスイッチング素子Ｑ1 のゲート信号、（ｃ）はスイッチング素子Ｑ2 のゲート信号、（ｄ）はスイッチング素子Ｑ3 のゲート信号、（ｅ）はスイッチング素子Ｑ4 のゲート信号、（ｆ）は昇圧用スイッチング素子３ｃにおけるトランジスタＱF のゲート信号、（ｇ）は入力電圧Ｖinと系統電圧ＶACの絶対値とを示す。
【００４１】
系統連系インバータは、系統電圧ＶACの絶対値が入力電圧Ｖinよりも低い期間では、出力リアクトル電流を指令値上限と指令値下限とを用いて正弦波に制御している。また、直流リアクトル電流検出手段２１を備え、検出した直流リアクトル電流を第２上限比較器２４と第２下限比較器２５とに入力し、それぞれ第２指令値上限と第２指令値下限と比較して、第２フリップフロップ２６により昇圧用スイッチング素子を駆動するゲート信号を生成している。また、入出力電圧比較器２０は、系統電圧検出手段１８からの系統電圧ＶACと入力電圧検出手段１９からの入力電圧Ｖinとを比較し、概ね入力電圧Ｖinが系統電圧ＶACの絶対値よりも高いときは、スイッチング切換手段２７によりインバータ５を選択し、指令値上限と指令値下限とによるヒステリシス制御を行い、また、概ね系統電圧ＶACの絶対値が入力電圧Ｖinよりも低いときは、昇圧コンバータ３を選択して、第２指令値上限と第２指令値下限とによるヒステリシス制御を行う。
【００４２】
昇圧コンバータ３においてヒステリシス制御を行う場合、直流リアクトル電流検出手段２１によって直流リアクトル電流を検出し、直流リアクトル電流が第２指令値下限発生手段２３の指令値下限よりも小さくなった場合には第２フリップフロップ２６の出力をセットし、昇圧用スイッチング素子３ｃのトランジスタＱF をオンとする。これにより直流リアクトル電流が増加する。また逆に、直流リアクトル電流が第２指令値上限発生手段２２の第２指令値上限よりも大きい場合は、第２フリップフロップ２６の出力をリセットし、トランジスタＱF をオフとして、直流リアクトル電流は減少する。このとき、出力電流は減少する。これらの動作により、昇圧コンバータ３が昇圧動作を行う期間の直流リアクトル電流は第２指令値上限と第２指令値下限との間に維持され、インバータ５に出力される。
【００４３】
以上の動作により、指令値上限、指令値下限、第２指令値上限、および第２指令値下限を適切に設定することにより、出力電流ｉo の平均値が正弦波に波形成形される。なお、直流リアクトル電流および出力リアクトル電流の遷移に伴う高周波成分は中間段コンデンサ４とフィルタ６とにより除去される。
【００４４】
以上のように本実施例によれば、昇圧コンバータ３の直流リアクトル電流を制御することで、概ね入力電圧Ｖinが系統電圧ＶACの絶対値よりも低いときには昇圧コンバータ３により波形成形が可能となり、このときにはインバータ５は低周波の切り換えのみとなるので損失を低減することができ、効率向上とともにヒートシンクの小形化に伴って機器全体を小形・軽量化することができる。
【００４５】
（実施例３）
以下、本発明の系統連系インバータの実施例３について図面を参照しながら説明する。本実施例は請求項３に係わる。なお、本実施例の構成をブロック図で示すと図１と同じになり、図面を省略する。
【００４６】
上記構成における動作について説明する。図５は本実施例の動作を示す波形図である。ある出力電流を得ようとする場合に、出力リアクトル電流の指令値に対する指令値上限と指令値下限との電圧ヒステリシス幅をＶＨ１、中間段電圧をＶM 、出力電圧をＶo 、出力リアクトルのインダクタンスをＬ1 とすると、出力リアクトル電流ｉＬ1 は（ＶM −Ｖo ）／Ｌ1 の傾きで電流が増加する。ここで中間段電圧ＶM やＶo が変化した場合、ヒステリシス幅を変化させてＶＨ２を新たに設定することにより出力リアクトル電流ｉＬ1 を一定に保ちながら、昇圧用スイッチング素子３ｃのオン時間を一定に保つことが可能となる。たとえば、中間段電圧ＶM が増加したときはヒステリシス幅を広げ、中間段電圧ＶM が減少したときはヒステリシス幅を小さくすることにより、傾斜の変化に対応してヒステリシス幅を変え、オン時間を一定に保つことができる。また、オフ時間はＶo ／Ｌ1 の傾きで電流が減少するため、オフ時間もほぼ一定とすることができる。
【００４７】
以上のように本実施例によれば、入力電圧Ｖin、系統電圧ＶAC、出力電力の変化に対してヒステリシス幅を加減することにより動作周波数の範囲を限定することができ、それに伴って誤動作が発生する可能性を低減しながら、出力電流ｉo を正弦波に波形成形できる系統連系インバータを提供することができる。
【００４８】
（実施例４）
以下、本発明の系統連系インバータの実施例４について図面を参照しながら説明する。本実施例は請求項４に係わる。なお、本実施例の構成をブロック図で示すと図３と同じになり、図面を省略する。
【００４９】
上記構成における動作について説明する。図６は本実施例の動作を示す波形図である。図６において、（ａ）は指令値、指令値上限、および指令値下限、（ｂ）は系統電圧ＶACのピーク付近における詳細、（ｃ）は系統電圧ＶACのゼロ付近における詳細を示す。
【００５０】
ヒステリシス幅を一定とした場合、系統電圧ＶACの絶対値のゼロ付近では中間段電圧ＶM と出力電圧Ｖo との電位差が大きくなるため出力リアクトル電流の増加方向の傾斜は大きくなり、系統電圧ＶACのピーク付近に比べて動作周波数が高くなる。したがって、図６（ａ）に示したように、ヒステリシス幅をピーク付近では小さく、ゼロ付近では大きくすることにより、正弦波の一周期内において動作周波数が一定となるようにすることができる。
【００５１】
以上のように本実施例によれば、出力リアクトル電流のヒステリシス幅を系統電圧ＶACの絶対値に対応して可変することにより、動作周波数がほぼ一定となり、最適なインバータの動作周波数で設計することができ、さらに低騒音化も実現した系統連系インバータを提供することができる。
【００５２】
なお、本実施例ではインバータ５の出力リアクトル電流による波形成形の場合について示したが、昇圧コンバータ３の直流リアクトル電流で波形成形する場合についても同様であることは言うまでもない。
【００５３】
（実施例５）
以下、本発明の系統連系インバータの実施例５について図面を参照しながら説明する。本実施例は請求項５に係わる。
【００５４】
図７は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、出力リアクトル電流に対して過電流検出手段２８と不足電流検出手段２９とを設けるとともに、出力リアクトル電流と比較する過電流上限比較器３０と不足電流下限比較器３１とを設けたことにある。過電流検出手段２８は指令値上限を超えた出力リアクトル電流の過電流を検出し、不足電流検出手段２９は、指令値下限を下回る出力リアクトル電流の不足電流を検出する。
【００５５】
上記構成における動作について説明する。図８は本実施例の動作を示す波形図である。図８において、（ａ）は指令値上限、指令値下限、指令値、過電流上限、および不足電流下限、（ｂ）はピーク付近における詳細を示す。
【００５６】
通常、出力リアクトル電流はヒステリシス幅ＶＨ１の中を遷移するが、たとえば指令値上限に到達して、スイッチング素子Ｑ1 がオフとならなければならないときに、何らかの理由でオンの状態を続けてしまった場合、本実施例では、過電流検出手段２８が出力リアクトル電流の過電流を検出し、過電流上限比較器３０は、ヒステリシス幅の外側に設けたＶＨＬの幅を有する過電流上限と出力リアクトル電流とを比較し、フリップフロップ１７にリセット信号を出力して強制的にスイッチング素子Ｑ1 をオフとする。反対に、出力リアクトル電流が指令値下限のヒステリシス幅から外れてオフの状態を続けた場合は、不足電流検出手段２９と不足電流下限比較器３１とによって不足電流下限を下回る異常と判断し、強制的にスイッチング素子Ｑ1 をオンする。
【００５７】
以上のように本実施例によれば、出力リアクトル電流のヒステリシス制御において誤動作が発生しても安全に動作を続けることができる系統連系インバータを提供することができる。
【００５８】
なお、本実施例ではインバータ５のスイッチング素子Ｑ1 の動作として説明したが、昇圧コンバータ３により波形成形する場合についても同様である。
【００５９】
（実施例６）
以下、本発明の系統連系インバータの実施例６について図面を参照しながら説明する。本実施例は請求項６に係わる。
【００６０】
図９は本実施例の構成を示すブロック図である。なお、図１と同じ構成要素には同一番号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、インバータ５のスイッチング素子Ｑ1 またはＱ3 のオン時間を検出するオン時間検出手段３２を備えたことにある。
【００６１】
上記構成における動作について説明する。図１０は本実施例の動作を示す波形図である。図１０において、（ａ）は指令値上限、指令値下限、および指令値、（ｂ）はピーク付近における詳細を示す。図１０において、通常、出力リアクトル電流はヒステリシス幅ＶＨ１の中を遷移するが、入力電圧Ｖin、中間段電圧ＶM 、系統電圧ＶAC、出力電力などの条件に対応してヒステリシス幅に対応したオン時間が設定されているとしても、オン時間検出手段３２によって検出されたオン時間が、所定最低限のオン時間Ｔon minに達していなかった場合、フリップフロップ１７にセット信号を出力して、そのＴon minを超えるまで、スイッチング素子Ｑ1 のオンの状態を継続させる。これによりヒステリシス動作の動作周波数が非常に高くなる事態を防止する。
【００６２】
以上のように本実施例によれば、出力リアクトル電流のヒステリシス制御を行うときに動作周波数が所定値以上になることがないため、誤動作が発生しにくくなり、安全に動作を続ける系統連系インバータを提供することができる。
【００６３】
【発明の効果】
請求項１に係わる本発明は、直流リアクトルと昇圧用スイッチング素子と昇圧用ダイオードとを備えて直流の入力電源からの入力電圧を前記昇圧用スイッチング素子の高周波スイッチングにより昇圧して直流の中間段電圧を出力する昇圧コンバータと、前記中間段電圧における高周波成分を除去する数百μＦ以下の容量を有する中間段コンデンサと、フルブリッジに構成された４個のスイッチング素子のスイッチングにより前記中間段電圧から交流電流を出力するインバータと、出力リアクトルとコンデンサとにより前記交流電流における高周波成分を除去し、出力電流として交流の系統に出力するフィルタとを備え、前記入力電圧が系統電圧の絶対値より低い期間でのみ前記昇圧コンバータにより昇圧し、前記入力電源から入力した直流電力を交流電力に変換して前記系統に出力する系統連系インバータにおいて、前記出力電流を波形成形する指令値に対して所定のヒステリシス幅で指令値上限と指令値下限とを設け、前記出力リアクトルを流れる出力リアクトル電流を前記指令値上限と前記指令値下限との間のヒステリシス幅の中に保つように前記インバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした系統連系インバータとすることにより、中間段電圧の不安定性と系統の電圧、周波数、位相などの各種の揺動に対して安定に動作し、したがって、中間段コンデンサの容量を数百μＦ以下と小さくした構成の系統連系インバータにおいて、中間段電圧が部分的に凸形になるような状態でも、指令値に特殊な波形を用いることなく、正弦波を指令値とすることで出力電流を概ね正弦波にすることができる。
【００６４】
請求項２に係わる本発明は、昇圧コンバータの直流リアクトルを流れる直流リアクトル電流を波形成形する指令値に対して所定のヒステリシス幅で第２指令値上限と第２指令値下限とを設け、前記昇圧コンバータが昇圧する期間では、前記直流リアクトル電流を前記第２指令値上限と前記第２指令値下限との間のヒステリシス幅の中に保つように前記昇圧コンバータの昇圧用スイッチング素子の高周波スイッチングをヒステリシス制御し、前記昇圧コンバータが昇圧しない期間では、前記出力リアクトルを流れる出力リアクトル電流を指令値上限と指令値下限との間のヒステリシス幅の中に保つようにインバータのスイッチング素子の高周波スイッチングをヒステリシス制御するようにした請求項１に係わる系統連系インバータとすることにより、インバータにおける損失を低減でき、したがって、ヒートシンクの小型化が可能になり、小型・軽量の系統連系インバータを提供することができる。
【００６５】
請求項３に係わる本発明は、ヒステリシス幅を直流の入力電圧、系統電圧の実効値、および出力電力に対応して可変とするようにした請求項１または請求項２のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作における動作周波数を直流の入力電圧、系統電圧の実効値、および出力電力に対応して所定範囲に納めることができ、動作周波数の変化が小さくなるので、フィルタの簡素化や、スイッチング素子、コンデンサ、直流リアクトル、および出力リアクトルなどの電気部品について最適な設計可能な系統連系インバータを提供することができる。
【００６６】
請求項４に係わる本発明は、ヒステリシス幅を系統電圧の絶対値に対応して商用周期の中で可変とするようにした請求項１ないし請求項３のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作における動作周波数を系統の一周期内でほぼ一定にすることができ、最適な動作周波数に設計可能な系統連系インバータを提供することができる。
【００６７】
請求項５に係わる本発明は、指令値上限と指令値下限とを決定するヒステリシス幅の外側に、過電流に対応する過電流上限と不足電流に対応する不足電流下限とを設け、前記過電流上限を超える過電流および前記不足電流下限を下回る不足電流に対して強制的に通常のヒステリシス制御に戻すようにした請求項１ないし請求項４のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作中に過電流や不足電流が発生しても、正常なヒステリシス動作に強制的に戻すことができ、ヒステリシス幅からはずれるといった誤動作が発生しても、そのあとで安全に動作を継続できる系統連系インバータを提供することができる。
【００６８】
請求項６に係わる本発明は、インバータおよび昇圧コンバータを構成するすべてのスイッチング素子のオン時間を検出するオン時間検出手段を備え、電流を流しているスイッチング素子のオン時間が所定値を超えるまではオフとしないことにより動作周波数に上限を設けた請求項１ないし請求項５のいずれかに係わる系統連系インバータとすることにより、ヒステリシス動作の動作周波数が所定値以上になることがないため、誤動作が発生しにくくなり、安定に動作する系統連系インバータを提供することができる。
【図面の簡単な説明】
【図１】本発明の系統連系インバータの実施例１の構成を示すブロック図
【図２】同実施例の動作を示す波形図
【図３】本発明の系統連系インバータの実施例２の構成を示すブロック図
【図４】同実施例の動作を示す波形図
【図５】本発明の系統連系インバータの実施例３の動作を示す波形図
【図６】本発明の系統連系インバータの実施例４の動作を示す波形図
【図７】本発明の系統連系インバータの実施例５の構成を示すブロック図
【図８】同実施例の動作を示す波形図
【図９】本発明の系統連系インバータの実施例６の構成を示すブロック図
【図１０】同実施例の動作を示す波形図
【図１１】従来の系統連系インバータの構成を示すブロック図
【図１２】同従来例の動作を示す波形図
【符号の説明】
１  入力電源
２  系統
３  昇圧コンバータ
３ａ  平滑コンデンサ
３ｂ  直流リアクトル
３ｃ  昇圧用スイッチング素子
３ｄ  昇圧用ダイオード
４  中間段コンデンサ
５  インバータ
６  フィルタ
６ａ  出力リアクトル
６ｂ  フィルタコンデンサ
７  出力電流検出手段
８  電流指令手段
９  誤差増幅器
１０  比較器
１１  三角波発生手段
１２  出力リアクトル電流検出手段
１３  指令値上限発生手段
１４  指令値下限発生手段
１５  上限比較器
１６  下限比較器
１７  フリップフロップ
１８  系統電圧検出手段
１９  入力電圧検出手段
２０  入出力電圧比較器
２１  直流リアクトル電流検出手段
２２  第２指令値上限発生手段
２３  第２指令値下限発生手段
２４  第２上限比較器
２５  第２下限比較器
２６  第２フリップフロップ
２７  スイッチング切換手段
２８  過電流検出手段
２９  不足電流検出手段
３０  過電流上限比較器
３１  不足電流下限比較器
３２  オン時間検出手段
Ｖin  入力電圧
ＶM  中間段電圧
Ｖo  出力電圧
ＶAC  系統電圧
ＶＨ１、ＶＨ２  ヒステリシス幅
ｉo  出力電流
ｉＬ1  出力リアクトル電流
ｉＬd  直流リアクトル電流
Ｑ1、Ｑ2、Ｑ3、Ｑ4  スイッチング素子
ＱF  トランジスタ
【図１】
0004195948.tif 000002
【図２】
0004195948.tif 000003
【図３】
0004195948.tif 000004
【図４】
0004195948.tif 000005
【図５】
0004195948.tif 000006
【図６】
0004195948.tif 000007
【図７】
0004195948.tif 000008
【図８】
0004195948.tif 000009
【図９】
0004195948.tif 000010
【図１０】
0004195948.tif 000011
【図１１】
0004195948.tif 000012
【図１２】
0004195948.tif 000013