【手続補正書】
【提出日】平成20年8月19日(2008.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】データ処理装置、データ処理方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数ビットで表現される画素データがｍ画素×ｎ画素分格納されている第１のメモリから、第２のメモリに対してデータ転送を行うＤＭＡ回路を有するデータ処理装置であって、
前記ＤＭＡ回路は、
前記第１のメモリに格納されている画素データを所定画素数単位でロードするロード手段と、
前記ロード手段によりロードされた所定画素数単位の画素データ群を同じビット位置に属するビット群で構成されるビットプレーン毎に分割した場合に、それぞれのビットプレーンをパック済みビットデータとして保存するバッファ手段と、
ｎ画素×ｍ画素について前記ロード手段が画素データのロードを完了した後、前記バッファ手段が各ビットプレーンについて保存したパック済みビットデータを、前記第２のメモリに転送する転送手段と
を備えることを特徴とするデータ処理装置。
【請求項２】
前記データ処理装置は、前記第２のメモリ内に格納されているそれぞれのビットプレーンのパック済みビットデータに対して所定ビット数単位で符号化処理を行うことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記符号化処理は、ＪＰＥＧ２０００符号化処理を含むことを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記ロード手段は、８ビットで表現される画素データを、４画素単位でロードし、
前記転送手段は、３２ビット分のパック済みビットデータを前記第２のメモリに対して転送することを特徴とする請求項１に記載のデータ処理装置。
【請求項５】
複数の多値画素データを、同じビット位置に属するビット群で構成されるビットプレーン毎に分割した場合に、それぞれのビットプレーンを保持する第１のメモリから、第２のメモリに対してデータ転送を行うＤＭＡ回路を有するデータ処理装置であって、
前記ＤＭＡ回路は、
前記第１のメモリに格納されているビットプレーンを、所定ビットプレーン数単位でロードするロード手段と、
前記ロード手段がロードしたビットプレーンのそれぞれから、ビットプレーン内位置が同じであるビットを抽出し、抽出したビットをまとめてパック済みビットデータとして保存する処理を、各ビットプレーン内位置について行うバッファ手段と、
前記ロード手段が全てのビットプレーンをロードした後に前記バッファ手段が各ビットプレーン内位置について保存したパック済みビットデータを、前記第２のメモリに転送する転送手段と
を備えることを特徴とするデータ処理装置。
【請求項６】
前記ロード手段は、１６ビットで表現されるビットプレーンを、２ビットプレーン単位でロードし、
前記転送手段は、３２ビット分の多値画素データを前記第２のメモリに対して転送することを特徴とする請求項１に記載のデータ処理装置。
【請求項７】
前記データ処理装置は、前記第２のメモリに格納されているパック済みビットデータに対して所定ビット数単位で復号処理を行うことを特徴とする請求項５に記載のデータ処理装置。
【請求項８】
複数ビットで表現される画素データがｍ画素×ｎ画素分格納されている第１のメモリから、第２のメモリに対してデータ転送を行うＤＭＡ回路を有するデータ処理装置が行うデータ処理方法であって、
前記ＤＭＡ回路が行う方法は、
前記第１のメモリに格納されている画素データを所定画素数単位でロードするロード工程と、
前記ロード工程によりロードされた所定画素数単位の画素データ群を同じビット位置に属するビット群で構成されるビットプレーン毎に分割した場合に、それぞれのビットプレーンをパック済みビットデータとして保存するバッファ工程と、
ｎ画素×ｍ画素について前記ロード工程で画素データのロードを完了した後、前記バッファ工程で各ビットプレーンについて保存したパック済みビットデータを、前記第２のメモリに転送する転送工程と
を備えることを特徴とするデータ処理方法。
【請求項９】
複数の多値画素データを、同じビット位置に属するビット群で構成されるビットプレーン毎に分割した場合に、それぞれのビットプレーンを保持する第１のメモリから、第２のメモリに対してデータ転送を行うＤＭＡ回路を有するデータ処理装置が行うデータ処理方法であって、
前記ＤＭＡ回路が行う方法は、
前記第１のメモリに格納されているビットプレーンを、所定ビットプレーン数単位でロードするロード手段と、
前記ロード手段がロードしたビットプレーンのそれぞれから、ビットプレーン内位置が同じであるビットを抽出し、抽出したビットをまとめてパック済みビットデータとして保存する処理を、各ビットプレーン内位置について行うバッファ手段と、
前記ロード手段が全てのビットプレーンをロードした後に前記バッファ手段が各ビットプレーン内位置について保存したパック済みビットデータを、前記第２のメモリに転送する転送手段と
を備えることを特徴とするデータ処理方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、メモリ間でデータ転送を行う技術に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【課題を解決するための手段】
本発明の目的を達成するために、例えば本発明のデータ処理装置は以下の構成を備える。
即ち、複数ビットで表現される画素データがｍ画素×ｎ画素分格納されている第１のメモリから、第２のメモリに対してデータ転送を行うＤＭＡ回路を有するデータ処理装置であって、
前記ＤＭＡ回路は、
前記第１のメモリに格納されている画素データを所定画素数単位でロードするロード手段と、
前記ロード手段によりロードされた所定画素数単位の画素データ群を同じビット位置に属するビット群で構成されるビットプレーン毎に分割した場合に、それぞれのビットプレーンをパック済みビットデータとして保存するバッファ手段と、
ｎ画素×ｍ画素について前記ロード手段が画素データのロードを完了した後、前記バッファ手段が各ビットプレーンについて保存したパック済みビットデータを、前記第２のメモリに転送する転送手段と
を備えることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の目的を達成するために、例えば本発明のデータ処理装置は以下の構成を備える。
即ち、複数の多値画素データを、同じビット位置に属するビット群で構成されるビットプレーン毎に分割した場合に、それぞれのビットプレーンを保持する第１のメモリから、第２のメモリに対してデータ転送を行うＤＭＡ回路を有するデータ処理装置であって、
前記ＤＭＡ回路は、
前記第１のメモリに格納されているビットプレーンを、所定ビットプレーン数単位でロードするロード手段と、
前記ロード手段がロードしたビットプレーンのそれぞれから、ビットプレーン内位置が同じであるビットを抽出し、抽出したビットをまとめてパック済みビットデータとして保存する処理を、各ビットプレーン内位置について行うバッファ手段と、
前記ロード手段が全てのビットプレーンをロードした後に前記バッファ手段が各ビットプレーン内位置について保存したパック済みビットデータを、前記第２のメモリに転送する転送手段と
を備えることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】