(57)【特許請求の範囲】
【請求項１】
主スイッチのオン、オフ時間を制御するスイッチング動作により入力電圧のスイッチングを行ってトランスの一次側に供給し、トランスの二次側には、マグアンプ回路と、フォワード側及びフライホイール側の出力整流素子とを用いて整流出力を得る出力回路を少なくとも備えたフォワード方式の複合出力スイッチング電源装置において、
前記マグアンプを過飽和リアクトルによって構成し、前記各出力整流素子をＭＯＳＦＥＴを用いて構成し、前記過飽和リアクトルと前記フォワード側出力整流素子とを接続し、
該フォワード側出力整流素子の出力と前記過飽和リアクトルの入力とを比較する比較器を設け、この比較器の出力によってフライホイール側出力整流素子を制御することによりフライホイール側の出力整流素子をフォワード側の出力整流素子のオン時点より前にオフさせるオフ信号を前記フライホイール側の出力整流素子に供給することを特徴とする複合出力スイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複合出力スイッチング電源装置に関し、より詳しくは、高効率化を図った複合出力スイッチング電源装置に関するものである。
【０００２】
【従来の技術】
従来、フォワード方式のスイッチング電源装置の効率向上対策として同期整流方式が検討されてきている。
【０００３】
例えば、図４に示す同期整流方式のスイッチング電源装置が代表的なものである。
【０００４】
即ち、図４に示すスイッチング電源装置は、電源１からの直流電圧Ｖinを、ＰＷＭ（パルス幅変調）制御部２１により所定のタイミングでゲートが駆動制御される主スイッチング素子（以下「主スイッチ」という）Ｑ11によりスイッチングして、トランスＴの一次側に供給し、トランスＴの二次側に誘起するパルス電圧（ＶT ）を、フォワード側のダイオードＤ11、フライホイール側のダイオードＤ12により整流し、さらに、平滑用のインダクタＬの主巻線Ｌ11及び平滑コンデンサＣ0 により平滑して、所定の直流電圧として負荷Ｒに印加するようになっている。
【０００５】
前記ＰＷＭ制御部２１には、負荷Ｒに印加される直流電圧を、抵抗Ｒ10、フォトカプラＰＨ1 、ツェナーダイオード（ツェナー電圧ＶZ ）ＺＤからなる帰還回路により帰還し、これにより、ＰＷＭ制御部２１により主スイッチＱ11のゲートを所定のタイミングで駆動制御し、この主スイッチＱ11をスイッチングさせるようになっている。
【０００６】
前記フオトカプラＰＨ1 は、発光ダイオードＰＤと、フォトランジスタＰＴ0 とを具備している。
【０００７】
また、前記スイッチング電源装置は、前記フライホイール側のダイオードＤ12補助スイッチング素子（以下「補助スイッチ」という）Ｑ12を用い又は代替するようにしている。
【０００８】
この補助スイッチＱ12のゲートの駆動信号は、インダクタＬの補助巻線Ｌ12の誘起電圧をそのゲートに供給することにより得ている。
【０００９】
前記スイッチング電源装置によれば、トランスＴの２次側のフライホイール側のダイオードＤ12を、ＭＯＳＦＥＴからなる補助スイッチＱ12に置き換えることにより、ダイオードＤ12では避けられない順電圧降下（ショットキーバリヤダイオードで０．５Ｖ）を原理的にはいくらでも小さくすることが可能となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来のスイッチング電源装置においては、主スイッチＱ11のオン時間、オフ時間とも一定ではない。
【００１１】
このため、フライホイール側のダイオードＤ12（カソードアノード間電圧ＶK-A ）、フォワード側のダイオードＤ11を、ＭＯＳＦＥＴからなる補助スイッチＱ12のような素子に置き換えるためにはこの素子をトランスＴの巻線電圧、インダクタＬの巻線電圧又は主スイッチＱ11のゲートの駆動信号を用いて駆動することとなる。
【００１２】
このことを単純な駆動回路で実現しようとする一例が図４に示すような回路構成であるが、この場合の課題は図５に示すように、主スイッチＱ11がターンオンし、ダイオードＤ11が導通を開始するタイミングと、補助スイッチＱ12のゲートの駆動信号（ＶG-S ）が立ち下がるタイミングとが同時である点である。
【００１３】
補助スイッチＱ12は、ゲートの駆動信号が立ち下がっても直ちにターンオフすることはできない。このため、主スイッチＱ11がターンオン直後に補助スイッチＱ12はまだオン状態となっており、この結果、ダイオードＤ11、補助スイッチＱ12に、図５に示すような大きな短絡電流Ｉk が流れ、大きな損失が発生しまうことになる。
【００１４】
また、最近では、過飽和リアクトルを用いたマグアンプ回路等を使用し、複数の出力電圧を負荷に供給可能な複合出力スイッチング電源装置も実用化されているが、このような複合出力スイッチング電源装置においても短絡電流の発生を防止し、効率向上を図ることが要請されている。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、過飽和リアクトルを用いたマグアンプ回路等を使用し、複数の出力電圧を負荷に供給可能な複合出力スイッチング電源装置において、フォワード側の出力整流素子からフライホイール側の出力整流素子への短絡電流の発生を防止し、効率向上を図ることを目的とするものである。
【００１６】
【課題を解決するための手段】
請求項１記載の発明は、主スイッチのオン、オフ時間を制御するスイッチング動作により入力電圧のスイッチングを行ってトランスの一次側に供給し、トランスの二次側には、マグアンプ回路と、フォワード側及びフライホイール側の出力整流素子とを用いて整流出力を得る出力回路を少なくとも備えたフォワード方式の複合出力スイッチング電源装置において、前記マグアンプを過飽和リアクトルによって構成し、前記各出力整流素子をＭＯＳＦＥＴを用いて構成し、前記過飽和リアクトルと前記フォワード側出力整流素子とを接続し、該フォワード側出力整流素子の出力と前記過飽和リアクトルの入力とを比較する比較器を設け、この比較器の出力によってフライホイール側出力整流素子を制御することによりフライホイール側の出力整流素子をフォワード側の出力整流素子のオン時点より前にオフさせるオフ信号を前記フライホイール側の出力整流素子に供給することを特徴とする。
【００１７】
この発明によれば、前記出力整流素子制御回路により、トランスの二次側に備えたマグアンプ回路の出力から主スイッチのオン状態を検出し、フライホイール側の出力整流素子をフォワード側の出力整流素子のオン時点より前にオフさせるオフ信号を前記フライホイール側の出力整流素子に供給するようにしたものであるから、フォワード側の出力整流素子がオンする時点ではフライホイール側の出力整流素子が必ずオフとなっており、これにより、フォワード側の整流素子、フライホイール側の整流素子間に短絡電流が流れることを確実に防止し、この複合出力スイッチング電源装置の効率向上を図ることができる。
【００２０】
【発明の実施の形態】
以下に、本発明の実施の形態を詳細に説明する。
【００２１】
（実施の形態１）
図１は、本発明の実施の形態１の複合出力スイッチング電源装置を示すものであり、フォワード方式で、トランスＴ0 の二次側に、第１の出力Ｖ1 を出力する第１の出力回路と、第２の出力Ｖ2 を出力する第２の出力回路とを有する２出力型に構成したものである。
【００２２】
この複合出力スイッチング電源装置は、電源１からの直流電圧Ｖinを、ＰＷＭ（パルス幅変調）制御部２により所定のタイミングでゲートが駆動制御される主スイッチング素子（以下「主スイッチ」という）Ｑ1 によりスイッチングして、トランスＴ0 の一次巻線ＮP に供給し、トランスＴ0 の第１の二次巻線ｎS1に誘起するパルス電圧ＶT1を、第１の出力回路におけるフォワード側のダイオードＤ5 、フライホイール側のダイオードＤ6 により整流し、さらに、平滑用のインダクタＬ3 及び平滑コンデンサＣ3 により平滑して、所定の第１の出力（直流電圧）Ｖ1 として負荷Ｒ01に供給するようになっている。
【００２３】
前記ＰＷＭ制御部２には、負荷Ｒ01に印加される出力Ｖ1 を、出力電圧フィードバック回路３、従来例と同様なフォトカプラＰＨ1 からなる帰還回路により帰還し、これにより、ＰＷＭ制御部２により主スイッチＱ1 のゲートを所定のタイミングで駆動制御し、この主スイッチＱ1 をスイッチング動作させ、第１の出力Ｖ1 を安定化するようになっている。
【００２４】
尚、図１において、トランスＴ0 の一次巻線ＮP と直列巻きの補助巻線ｎh と電源１の負極との間にリセット用のダイオードＤ1 を接続している。
【００２５】
前記フオトカプラＰＨ1 は、発光ダイオードＰＤと、フォトランジスタＰＴ0 0 とを具備している。
【００２６】
また、この複合出力スイッチング電源装置における第２の出力Ｖ2 を出力する第２の出力回路は、トランスＴ0 の第２の二次巻線ｎS2に誘起するパルス電圧ＶT2を、過飽和リアクトルＬ1 を用いたマグアンプ回路と、フォワード側のＭＯＳＦＥＴを用いた出力整流素子Ｑ2 及びフライホイール側のＭＯＳＦＥＴを用いた出力整流素子Ｑ3 により整流し、さらに、平滑用のインダクタＬ2 及び平滑コンデンサＣ2 により平滑し、所定の第２の出力（直流電圧）Ｖ2 （出力電流Ｉ02）として負荷Ｒ02に供給するようになっている。
【００２７】
また、この第２の出力回路には、前記フライホイール側の出力整流素子Ｑ3 を制御する出力整流素子制御回路４と、前記第２の出力Ｖ2 を安定化制御する出力制御回路５とを設けている。
【００２８】
第２の出力回路のフォワード側の出力整流素子Ｑ2 は、トランスＴ0 の第２の二次巻線ｎS2の巻線電圧を抵抗Ｒ2 を介して供給することでゲードライブ信号を得るようになっている。また、フライホイール側の出力整流素子Ｑ3 のソース−ドレインと並列にダイオードＤ7 が接続されている。尚、図１においてフライホイール側の出力整流素子Ｑ3 は、そのソース−ゲート間に点線で示す寄生容量Ｃ1 を有している。
【００２９】
前記出力整流素子制御回路４は、前記トランスＴ0 の第２の二次巻線ｎS2の巻き終わり端子と、フライホイール側の出力整流素子Ｑ3 のゲートとの間に直列接続した抵抗Ｒ1 、ダイオードＤ4 、抵抗Ｒ6 の直列回路と、反転入力端子がフォワード側の出力整流素子Ｑ2 のソースに接続され、非反転入力端子が前記抵抗Ｒ1 、ダイオードＤ4 の接続点に接続された比較器ＩＣ2 と、この比較器ＩＣ2 の非反転入力端子と出力端子との間に接続した抵抗Ｒ4 と、比較器ＩＣ2 の出力端子とフライホイール側の出力整流素子Ｑ3 のゲートとの間に直列接続したダイオードＤ3 、抵抗Ｒ5 の直列回路とを具備している。
【００３０】
また、比較器ＩＣ2 には、プラス電圧Ｖ＋、マイナス電圧Ｖ−が供給されるようになっている。
【００３１】
前記出力制御回路５は、前記第２の出力回路の第２の出力Ｖ2 を分圧する抵抗Ｒ8 、Ｒ9 と、基準電圧源（基準電圧Ｖref ）Ｅ0 と、抵抗Ｒ8 、Ｒ9 による分圧電圧と、基準電圧Ｖref とを比較し、出力Ｖ2 が低下したとき出力端子から駆動信号を出力する比較器ＩＣ1 と、比較器ＩＣ1 の出力端子に抵抗Ｒ7 を介してベースが接続され、エミッタが接地され、コレクタがダイオードＤ2 、抵抗Ｒ3 を介して前記過飽和リアクトルＬ1 とフォワード側の出力整流素子Ｑ2 のドレインとの接続点に接続されたトランジスタＱ4 とを具備している。
【００３２】
次に、上述した構成の複合出力スイッチング電源装置の動作を図２に示す各部の波形のタイミングチャートをも参照して説明する。
【００３３】
この複合出力スイッチング電源装置の第１の出力回路においては、負荷Ｒ01に印加される第１の出力電圧Ｖ1 を出力電圧フィードバック回路３によりフォトカプラＰＨ1 を介して１次側に帰還し、ＰＷＭ制御部２により主スイッチＱ1 のゲートをＰＷＭ制御することで第１の出力Ｖ1 を安定化している。
【００３４】
一方、第２の出力回路においては、前記マグアンプ回路を構成する過飽和アクトルＬ1 を用いた回路構成を採用しており、図２に示す動作波形のＭＯＳＦＥＴを用いたフライホイール側の出力整流素子Ｑ3 のＤ−Ｓ間の電圧波形で示すように、この出力整流素子Ｑ3 のオン時間幅を、マグアンプ回路により図２に示す時刻ｔに対応した分だけ短くして、この第２の出力回路の出力Ｖ2 を安定化制御するものである。
【００３５】
即ち、図２において、フォワード側の出力整流素子Ｑ2 のＤ−Ｓ間の電圧波形で示すように、主スイッチＱ1 がオフしている期間でトランスＴ0 の励磁インダクタ成分をリセットしている図２に示す期間Ｔ2 （出力制御回路５のトランスＴ0 の第２の二次巻線ｎS2に誘起するパルス電圧ＶT2が負の期間）内において、前記出力制御回路５の比較器ＩＣ1 が前記出力Ｖ2 の低下に応じて出力端子から駆動信号を出力し、これにより、トランジスタＱ4 がオンとなって、過飽和アクトルＬ1 の両端間に図２に示す電圧ＶsL（＝Ｔ2 ×ｎS2×Ｖin／（ｔ×ｎP ））を印加し、これにより、第２の出力回路の出力Ｖ2 を安定化制御する。
【００３６】
第２の出力回路のＭＯＳＦＥＴを用いたフォワード側の出力整流素子Ｑ2 は、トランスＴ0 の第２の二次巻線ｎS2の巻線電圧を抵抗Ｒ2 を介して供給することでゲードライブ信号を得ているが、フォワード側の出力整流素子Ｑ2 を速やかにオフすることが要求されるが、この出力整流素子Ｑ2 のオフの遅れは、図２に示すマグアンプ回路による制御の遅れ時間ｔx の増加となって現れ、この結果、従来装置のようなフォワード側の出力整流素子Ｑ2 、フライホイール側の出力整流素子Ｑ3 間の短絡電流の発生には結びつかない。
【００３７】
また、フライホイール側の出力整流素子Ｑ3 においては、過飽和アクトルＬ1 の電圧ＶL1がハイとなったとき、抵抗Ｒ1 、ダイオードＤ4 、抵抗Ｒ6 を介してそのゲートがハイとなり、この出力整流素子Ｑ3 がオンとなる。
【００３８】
次に、過飽和アクトルＬ1 の電圧ＶL1が０Ｖ付近なっても、フライホイール側の出力整流素子Ｑ3 のゲート−ソース間の寄生容量（図１に点線で示す）Ｃ1 によりこの出力整流素子Ｑ3 はオン状態を維持し、前記電圧ＶL1がマイナスとなった時点（ｔ1 ）で、前記出力整流素子制御回路４の比較器ＩＣ2 の出力が負となって、これにより、フライホイール側の出力整流素子Ｑ3 はオフになる。これは、フォワード側の出力整流素子Ｑ2 がオンする時点（ｔ2 ）よりも前である。
【００３９】
前記フライホイール側の出力整流素子Ｑ3 がオフになった後、フォワード側の出力整流素子Ｑ2 がオンするまでの期間では、この第２の出力回路の整流電流は出力整流素子Ｑ3 の寄生容量Ｃ1 、又は、図２の最下欄に点線で示すように出力整流素子Ｑ3 と並列に接続したダイオードＤ7 を流れる。
【００４０】
従って、フォワード側の出力整流素子Ｑ2 がオンする時点（ｔ2 ）で、従来例と同様な短絡電流がこれらの出力整流素子Ｑ2 、出力整流素子Ｑ3 間に流れることを防止でき、短絡電流による損失の発生を回避して効率向上を図れる。
【００４１】
（実施の形態２）
図３は、本発明の実施の形態２の複合出力スイッチング電源装置を示すものであり、フォワード方式で、トランスＴ0 の二次側に、第１の出力Ｖ1 を出力する第１の出力回路と、第２の出力Ｖ2 を出力する第２の出力回路とを有する２出力型に構成したものである。尚、実施の形態２の複合出力スイッチング電源装置において、図１に示す実施の形態１の複合出力スイッチング電源装置と同一の要素には同一の符号を付し、重複する説明は省略する。
【００４２】
実施の形態２の複合出力スイッチング電源装置は、図１に示す実施の形態１の複合出力スイッチング電源装置と略同様な構成であるが、前記出力整流素子制御回路４を省略するとともに、第１の出力回路、第２の出力回路間に設けた出力整流素子制御回路１０により、第２の出力回路におけるフライホイール側の出力整流素子Ｑ3 をフォワード側の出力整流素子Ｑ2 のオン時点より前にオフさせるオフ信号をこの第２の出力回路における前記フライホイール側の出力整流素子Ｑ3 に供給するようにしたことが特徴である。
【００４３】
出力整流素子制御回路１０は、前記第１の出力回路のフォワード側の出力整流素子であるダイオードＤ5 と、フライホイール側の出力整流素子であるダイオードＤ6 との接続点に入力端子が接続され、前記第２の出力回路におけるフライホイール側の出力整流素子Ｑ3 のゲートに出力端子が接続されたインバータ１１により構成している。
【００４４】
この実施の形態２の複合出力スイッチング電源装置によれば、トランスＴ0 の第１の巻線ｎS1に誘起するパルス電圧ＶT1の整流後の電圧を、インバータ１１によりインバートし、第２の出力回路におけるフライホイール側の出力整流素子Ｑ3 のゲートのドライブ信号として用いている。これにより、図２に示す実施の形態１における前記出力整流素子Ｑ3 のゲートのドライブ信号の波形と同様な波形を持ったドライブ信号を得て、第２の出力回路におけるフライホイール側の出力整流素子Ｑ3 をフォワード側の出力整流素子Ｑ2 のオン時点より前にオフさせ、これにより、短絡電流の発生を防止してこの実施の形態２の複合出力スイッチング電源装置の効率向上を図ることができる。
【００４５】
尚、本発明は、上述した場合の他、３出力、４出力等さらに多数の出力を各々負荷に供給する複合出力スイッチング電源装置にも同様に適用できることはもちろんである。
【００４６】
【発明の効果】
請求項１記載の発明によれば、フォワード側の整流素子、フライホイール側の整流素子間に短絡電流が流れることを確実に防止し、効率向上を図ることができる複合出力スイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の複合出力スイッチング電源装置を示す回路図である。
【図２】本発明の実施の形態１の複合出力スイッチング電源装置における各部の波形を示すタイミングチャートである。
【図３】本発明の実施の形態２の複合出力スイッチング電源装置を示す回路図である。
【図４】従来のスイッチング電源装置の一例を示す回路図である。
【図５】従来のスイッチング電源装置における各部の波形を示すタイミングチャートである。
【符号の説明】
１  電源
２  ＰＷＭ制御部
３  出力電圧フィードバック回路
４  出力整流素子制御回路
５  出力制御回路
１０  出力整流素子制御回路
１１  インバータ
Ｃ1   寄生容量
Ｃ2   平滑コンデンサ
Ｃ3   平滑コンデンサ
ＩＣ1   比較器
ＩＣ2   比較器
Ｌ1   過飽和リアクトル
Ｌ2   インダクタ
Ｌ3   インダクタ
Ｑ  フォワード側のＭＯＳＦＥＴ
Ｑ  フライホイール側のＭＯＳＦＥＴ
ＮP   一次巻線
ＰＤ  発光ダイオード
ＰＨ1 フォトカプラ
ＰＴ0   フォトランジスタ
Ｑ1   主スイッチ
Ｑ2   出力整流素子
Ｑ3   出力整流素子
Ｑ4   トランジスタ
Ｒ01  負荷
Ｒ02  負荷
Ｔ0   トランス
Ｖ1   出力
Ｖ2   出力
Ｖin  直流電圧
Ｖref   基準電圧
ｎS1  二次巻線
ｎS2  二次巻線
【図１】
0004167311.tif 000002
【図２】
0004167311.tif 000003
【図３】
0004167311.tif 000004
【図４】
0004167311.tif 000005
【図５】
0004167311.tif 000006