【手続補正書】
【提出日】平成20年5月30日(2008.5.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】  第１および第２の冗長データ線は、前記複数のノーマルデータ線の外側にそれぞれ配置され、
前記複数のデータ線は、第１の冗長データ線、複数のノーマルデータ線のそれぞれ、および第２の冗長データ線の順に配置され、
前記複数の外部データ線は、ｎ本ずつ複数のブロックに分割され、
前記複数のデータ線は、前記複数のブロックにそれぞれ対応して、隣接するブロック間で２本のノーマルデータ線が共有されるように前記順に従って（ｎ＋２）本ずつに分割され、
前記データ線切替回路は、
前記複数のブロックのそれぞれに対応して配置される複数の切替回路を含み、
前記複数の切替回路のそれぞれは、
対応するブロックにおいて不良データ線が非存在であり、前記バス幅に合わせて対応するノーマルデータ線と対応する外部データ線との接続を切替える第１のモード、前記対応するブロックにおいて不良データ線が非存在であり、前記バス幅に合わせて対応する外部データ線と対応するデータ線との接続を前記第１の冗長データ線側にシフトさせる第２のモード、前記対応するブロックにおいて不良データ線が非存在であり、前記バス幅に合わせて対応する外部データ線と対応するデータ線との接続を前記第２の冗長データ線側にシフトさせる第３のモード、前記対応するブロックにおいて１本の不良データ線を含み、対応する（ｎ＋２）本のデータ線のうちの前記第１の冗長データ線側に隣接するブロックとの間で前記共有するデータ線および前記第１の冗長データ線の一方を用いて前記１本の不良データ線を置換するとともに、前記バス幅に合わせて前記対応する外部データ線と前記対応するデータ線との接続をシフトさせる第４のモード、前記対応するブロックにおいて１本の不良データ線を含み、前記対応する（ｎ＋２）本のデータ線のうちの前記第２の冗長データ線側に隣接するブロックとの間で前記共有するデータ線および前記第２の冗長データ線の一方を用いて前記１本の不良データ線を置換するとともに、前記バス幅に合わせて前記対応する外部データ線と前記対応するデータ線との接続をシフトさせる第５のモードおよび、前記対応するブロックにおいて２本の不良データ線を含み、前記対応する（ｎ＋２）本のデータ線のうちの、前記第１の冗長データ線側に隣接するブロックとの間で前記共有するデータ線および前記第１の冗長データ線の一方と、前記第２の冗長データ線側に隣接するブロックとの間で前記共有するデータ線および前記第２の冗長データ線の一方とを用いて前記２本の不良データ線を置換するとともに、前記バス幅に合わせて対応する外部データ線と対応するデータ線との接続をシフトさせる第６のモードのいずれかの１つに属する、請求項１０に記載の半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】  前記複数の切替回路のそれぞれは、
ｎ個のノードと、
前記バス幅に応じて、前記ｎ個のノードとｎ本の外部データ線との接続を選択的に切替えるスイッチ部と、
前記バス幅と前記記憶情報と前記対応するブロックが属するモードとに基づき、前記不良データ線を前記ｎ個のノードと非接続にするとともに、前記対応する（ｎ＋２）本のデータ線のうちのｎ本と前記ｎ個のノードとをそれぞれ接続するための選択部とを含む、請求項１１に記載の半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】  前記複数の外部データ線および前記複数のノーマルデータ線のそれぞれは、複数のブロックに分割され、
前記データ線切替回路は、
前記複数のブロックにそれぞれ対応して配置される複数の切替回路を含み、
前記複数の切替回路のそれぞれは、
対応するブロックにおいて不良データ線が非存在であり、前記バス幅に合わせて対応するノーマルデータ線と対応する外部データ線との接続を切替える第１のモード、前記対応するブロックにおいて１本の不良データ線を含み、前記第１の冗長データ線を用いたシフト動作によって前記１本の不良データを置換する第２のモード、対応するブロックにおいて１本の不良データ線を含み、前記第２の冗長データ線を用いたシフト動作によって前記１本の不良データ線を置換する第３のモードおよび、前記対応するブロックにおいて２本の不良データ線を含み、前記第１および第２の冗長データ線を用いたシフト動作によって前記２本の不良データ線を置換する第４のモードのいずれかの１つに属する、請求項１０に記載の半導体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１７
【補正方法】変更
【補正の内容】
【請求項１７】  前記複数の切替回路のそれぞれは、
ｎ個のノードと、
前記バス幅に応じて、前記ｎ個のノードとｎ本の外部データ線との接続を選択的に切替えるスイッチ部と、
前記バス幅と前記記憶情報と前記対応するブロックが属するモードとに基づき、前記不良データ線を前記ｎ個のノードと非接続にするとともに、対応するｎ本のノーマルデータ線、前記第１および第２の冗長データ線のうちのｎ本と前記ｎ個のノードとをそれぞれ接続するための選択部とを含む、請求項１６に記載の半導体記憶装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
好ましくは、第１および第２の冗長データ線は、複数のノーマルデータ線の外側にそれぞれ配置される。複数のデータ線は、第１の冗長データ線、複数のノーマルデータ線のそれぞれ、および第２の冗長データ線の順に配置され、複数の外部データ線は、ｎ本ずつ複数のブロックに分割され、複数のデータ線は、複数のブロックにそれぞれ対応して、隣接するブロック間で２本のノーマルデータ線が共有されるように順に従って（ｎ＋２）本ずつに分割される。データ線切替回路は、複数のブロックのそれぞれに対応して配置される複数の切替回路を含む。複数の切替回路のそれぞれは、対応するブロックにおいて不良データ線が非存在であり、バス幅に合わせて対応するノーマルデータ線と対応する外部データ線との接続を切替える第１のモード、対応するブロックにおいて不良データ線が非存在であり、バス幅に合わせて対応する外部データ線と対応するデータ線との接続を第１の冗長データ線側にシフトさせる第２のモード、対応するブロックにおいて不良データ線が非存在であり、バス幅に合わせて対応する外部データ線と対応するデータ線との接続を第２の冗長データ線側にシフトさせる第３のモード、対応するブロックにおいて１本の不良データ線を含み、対応する（ｎ＋２）本のデータ線のうちの第１の冗長データ線側に隣接するブロックとの間で共有するデータ線および第１の冗長データ線の一方を用いて１本の不良データ線を置換するとともに、バス幅に合わせて対応する外部データ線と対応するデータ線との接続をシフトさせる第４のモード、対応するブロックにおいて１本の不良データ線を含み、対応する（ｎ＋２）本のデータ線のうちの第２の冗長データ線側に隣接するブロックとの間で共有するデータ線および第２の冗長データ線の一方を用いて１本の不良データ線を置換するとともに、バス幅に合わせて対応する外部データ線と対応するデータ線との接続をシフトさせる第５のモードおよび、対応するブロックにおいて２本の不良データ線を含み、対応する（ｎ＋２）本のデータ線のうちの、第１の冗長データ線側に隣接するブロックとの間で共有するデータ線および第１の冗長データ線の一方と、第２の冗長データ線側に隣接するブロックとの間で共有するデータ線および第２の冗長データ線の一方とを用いて２本の不良データ線を置換するとともに、バス幅に合わせて対応する外部データ線と対応するデータ線との接続をシフトさせる第６のモードのいずれかの１つに属する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
特に、複数の切替回路のそれぞれは、ｎ個のノードと、バス幅に応じて、ｎ個のノードとｎ本の外部データ線との接続を選択的に切替えるスイッチ部と、バス幅と記憶情報と対応するブロックが属するモードとに基づき、不良データ線をｎ個のノードと非接続にするとともに、対応する（ｎ＋２）本のデータ線のうちのｎ本とｎ個のノードとをそれぞれ接続するための選択部とを含む。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
好ましくは、複数の外部データ線および複数のノーマルデータ線のそれぞれは、複数のブロックに分割される。データ線切替回路は、複数のブロックにそれぞれ対応して配置される複数の切替回路を含む。複数の切替回路のそれぞれは、対応するブロックにおいて不良データ線が非存在であり、バス幅に合わせて対応するノーマルデータ線と対応する外部データ線との接続を切替える第１のモード、対応するブロックにおいて１本の不良データ線を含み、第１の冗長データ線を用いたシフト動作によって１本の不良データを置換する第２のモード、対応するブロックにおいて１本の不良データ線を含み、第２の冗長データ線を用いたシフト動作によって１本の不良データ線を置換する第３のモードおよび、対応するブロックにおいて２本の不良データ線を含み、第１および第２の冗長データ線を用いたシフト動作によって２本の不良データ線を置換する第４のモードのいずれかの１つに属する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
特に、複数の切替回路のそれぞれは、ｎ個のノードと、バス幅に応じて、ｎ個のノードとｎ本の外部データ線との接続を選択的に切替えるスイッチ部と、バス幅と記憶情報と対応するブロックが属するモードとに基づき、不良データ線をｎ個のノードと非接続にするとともに、対応するｎ本のノーマルデータ線、第１および第２の冗長データ線のうちのｎ本とｎ個のノードとをそれぞれ接続するための選択部とを含む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２７９
【補正方法】変更
【補正の内容】
【０２７９】
制御ステート（Ｂ）においては、対応するＬＳＥＬＡ（ｊ）＝１（ｊ：０〜３）に設定されたデータ線および、当該データ線より下位側のデータ線は、下位側（ＳＤＢＡ側）へのシフト動作を伴って内部データ線とそれぞれ接続される。したがって、ＹＳＥＬ（ｊ）＝１によって選択されたデータ線に対応するＬＳＥＬＡ（ｊ）＝１の場合には、ＤＱＳＥＬＬ（ｊ）＝１、ＤＱＳＥＬＣ（ｊ）＝０に設定される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２８１
【補正方法】変更
【補正の内容】
【０２８１】
制御ステート（Ｃ）においては、対応するＬＳＥＬＢ（ｊ）＝１（ｊ：０〜３）に設定されたデータ線および、当該データ線より上位側のデータ線は、上位側（ＳＤＢＢ側）へのシフト動作を伴って内部データ線とそれぞれ接続される。したがって、ＹＳＥＬ（ｊ）＝１によって選択されたデータ線に対応するＬＳＥＬＢ（ｊ）＝１の場合には、ＤＱＳＥＬＲ（ｊ）＝１、ＤＱＳＥＬＣ（ｊ）＝０に設定される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２８３
【補正方法】変更
【補正の内容】
【０２８３】
制御ステート（Ｄ）においては、対応するＬＳＥＬＡ（ｊ）＝１（ｊ：０〜３）に設定されたデータ線および、当該データ線より下位側のデータ線は、下位側（ＳＤＢＡ側）へのシフト動作を伴って内部データ線とそれぞれ接続される。したがって、ＹＳＥＬ（ｊ）＝１によって選択されたデータ線に対応するＬＳＥＬＡ（ｊ）＝１の場合には、ＤＱＳＥＬＬ（ｊ）＝１、ＤＱＳＥＬＣ（ｊ）＝０、およびＤＱＳＥＬＲ（ｊ）＝０に設定される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０２８６
【補正方法】変更
【補正の内容】
【０２８６】
選択信号ＤＱＳＥＬＲ、ＤＱＳＥＬＣおよびＤＱＳＥＬＬの残りのビット、すなわち対応するビットにおいてアドレスデコード信号ＹＳＥＬ＜３：０＞が“０”に設定されたビットは、“０”に設定される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０２８９
【補正方法】変更
【補正の内容】
【０２８９】
ここで、データ線構成として“×８”すなわちｎ／４ビットモードが指定された場合を一例として、半導体記憶装置４０００の動作を説明する。ノーマルデータ線ＬＩＯ（９）およびＬＩＯ（２７）に対応するメモリセルに不良が存在し、ノーマルデータ線ＬＩＯ（９）およびＬＩＯ（２７）が置換対象になるものとする。