【手続補正書】
【提出日】平成20年7月10日(2008.7.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
機能変更制御信号に応じて積和演算機能を変更し、その機能変更に応じた複数タップ分の積和演算処理を行って累積演算結果を出力する複数の演算器群と、
前記各演算器群からの累積演算結果出力を機能変更制御信号に応じて選択的に加算処理するとともに、前記累積演算結果出力をフィードバック出力として出力する出力インタフェース部と、
複数の信号入力端子を有し、前記機能変更制御信号に応じて所望の入力信号を同時又は順次に前記複数の演算器群に供給するとともに、前記機能変更制御信号に応じて前記フィードバック出力のうち所定の出力を前記複数の演算器群の累積演算入力段に供給する入力インタフェース部と、
前記複数の演算器群により構成される演算リソースに対して、現在の演算リソース使用状況と、新たなフィルタ処理に要求される演算リソースを設定したフィルタ設定候補リストとに基づいて、新たなフィルタ処理に割り当て可能な前記演算リソースを決定してリソース割当決定情報を出力するリソース割当制御部と、
前記リソース割当決定情報に基づいて、前記複数の演算器群と前記入力インタフェース部と前記出力インタフェース部の各部に対して機能設定を行うための前記機能変更制御信号を出力する機能設定制御部と、
前記機能変更制御信号により各々機能が設定された前記複数の演算器群に対して所望のフィルタ処理をおこなうための動作制御信号を出力するフィルタ処理制御部と、
を具備することを特徴とするデジタルフィルタ。
【請求項２】
前記各演算器群は、前記信号入力端子に入力される入力信号に対するタップ演算処理数、タップ係数を前記機能変更制御信号に応じて変更可能な積和演算器を複数直列接続して構成される請求項１記載のデジタルフィルタ。
【請求項３】
前記積和演算器は、
信号入力端子と累積演算入力端子と累積演算出力端子とを有し、
複数のタップ係数を記憶し、前記動作制御信号に応じて所定のタイミングで所定のアドレスのタップ係数を読み出して出力するタップ係数メモリと、
前記信号入力端子からの入力信号と前記タップ係数メモリから出力されるタップ係数とを乗算して乗算結果を出力する乗算器と、
前記動作制御信号に応じて前記累積演算入力端子からの累積演算入力と遅延レジスタ出力のいずれかを選択して出力する第１のセレクタと、
前記第１のセレクタの出力と前記乗算結果を加算して加算結果を出力する加算器と、
前記加算結果をクロックに応じて順次遅延し、該遅延させた加算結果の一部を出力する遅延レジスタ群と、
前記遅延レジスタ群から出力される遅延時間の異なる一部の加算結果を入力とし、前記動作制御信号に応じて入力のいずれかを選択して前記遅延レジスタ出力として出力する第２のセレクタと、
前記遅延レジスタ出力を、前記動作制御信号による所定のクロック信号に同期して保持して前記累積演算出力として出力するラッチ回路と、
を具備する請求項２記載のデジタルフィルタ。
【請求項４】
前記入力インタフェース部は、
前記複数の信号入力端子から入力される各入力信号を前記機能変更制御信号に応じて前記複数の演算器群へ順次切り替えながら出力するデマルチプレクサと、
前記機能変更制御信号に応じて前記各入力信号と前記デマルチプレクサの出力のうちの一系統を選択して前記各演算器群の信号入力端子へ供給する第１のセレクタ群と、
前記機能変更制御信号に応じて初期値としての０、もしくは隣接する演算器群の累積演算出力である前記フィードバック出力のうち、いずれか一つを選択して前記各演算器群の各累積演算入力端子に出力する第２のセレクタ群と、
を具備する請求項１記載のデジタルフィルタ。
【請求項５】
前記リソース割当制御部は、
フィルタ仕様に応じた複数のフィルタ設定候補に関する情報を記憶し、通信モード制御信号の入力に応じて対応するフィルタ設定候補の情報を読み出して出力するフィルタ設定候補記憶部と、
前記通信モード制御信号と前記フィルタ設定候補の情報とリソース使用状況情報に基づいて、未使用の演算リソースの範囲内で割当可能なフィルタ設定候補を決定してリソース割当決定情報を出力するリソース割当決定部と、
前記リソース割当決定情報と前記フィルタ処理制御部から出力されるフィルタ処理完了情報に基づいて前記演算リソースの使用状況を記憶し、該使用状況をリソース使用状況情報として出力するリソース使用状況記憶部と、
フィルタの種類に応じて設定する複数のパラメータを記憶する設定パラメータ記憶部と、
前記リソース割当決定情報に基づいて前記設定パラメータ記憶部から該当するパラメータを読み出し、該パラメータに基づいて前記複数の演算器群と前記入力インタフェース部と前記出力インタフェース部の各部に対応する機能変更制御信号を生成して当該各部に出力する機能変更制御部と、
を具備する請求項１記載のデジタルフィルタ。
【請求項６】
複数の積分器が縦続接続された複数の積分器群と、
複数の間引き処理部と、
複数の差分器が縦続接続された複数の差分器群と、
前記複数の積分器群の出力を前記複数の間引き処理部に供給するとともに、前記複数の積分器群の出力を第１のフィードバック出力として出力する第１のインタフェース部と、
前記複数の間引き処理部からの出力と第２のフィードバック出力とを機能変更制御信号に応じて切り替えて前記複数の差分器に供給する第２のインタフェース部と、
複数の信号入力端子を有し、前記機能変更制御信号に応じて入力信号を切り替えて前記複数の積分器群に供給する入力インタフェース部と、
複数の信号出力端子を有し、前記複数の差分器群と前記複数の信号出力端子との間の接続関係を前記機能変更制御信号に応じて切り替える出力インタフェース部と、
前記複数の積分器群と前記複数の間引き処理部と前記複数の差分器群により構成される演算リソースに対して、現在の演算リソース使用状況と、新たなフィルタ処理に要求される演算リソースを設定したフィルタ設定候補リストとに基づいて、新たなフィルタ処理に割り当て可能な前記演算リソースを決定してリソース割当決定情報を出力するリソース割当制御部と、
前記リソース割当決定情報に基づいて、前記複数の積分器群と前記複数の間引き処理部と前記複数の差分器群と前記第２のインタフェース部と前記入力インタフェース部と前記出力インタフェース部の各々に対して機能設定を行うための前記機能変更制御信号を出力する機能設定制御部と、
前記機能変更制御信号により各々機能が設定された前記複数の積分器群と前記複数の間引き処理部と前記複数の差分器群と前記第２のインタフェース部と前記入力インタフェース部と前記出力インタフェース部の各々に対して所望のフィルタ処理をおこなうための動作制御信号を出力するフィルタ処理制御部と、
を具備するデジタルフィルタ。
【請求項７】
１以上のタップ数分の積和演算処理に基づく累積演算結果を出力する複数の演算器群により構成される演算リソースと、
前記演算リソースの各演算器群による累積演算結果を、機能設定を行うための機能変更制御信号に応じて、選択的に加算処理する出力インタフェース部と、
複数の信号入力を有し、前記機能変更制御信号に応じて、所望の入力信号を同時または順次に前記複数の演算器群に供給する入力インタフェース部と、
前記演算リソースの使用状況と、新たなフィルタ処理に要求される演算リソースを設定したフィルタ設定候補リストとに基づいて、新たなフィルタ処理に割り当てる前記演算リソースを決定するリソース割当決定情報を出力するリソース割当制御部と、
前記リソース割当決定情報に基づいて、前記入力インタフェース部と前記出力インタフェース部とに対して、前記機能変更制御信号を出力する機能設定制御部と、
前記機能変更制御信号により、機能が設定された前記演算リソースと前記入力インタフェース部と前記出力インタフェース部とに対して、所望のフィルタ処理をおこなうための動作制御信号を出力するフィルタ処理制御部と、
を具備するデジタルフィルタ。
【請求項８】
前記出力インタフェース部は、前記累積演算結果を、選択的に加算処理するとともに、フィードバック出力として出力し、
前記入力インタフェース部は、前記所望の入力信号を前記複数の演算器群へ供給するとともに、前記フィードバック出力のうち所定の出力を前記複数の演算器群の累積演算入力段に供給する請求項７記載のデジタルフィルタ。
【請求項９】
前記機能設定制御部は、前記機能変更制御信号を、前記入力インタフェース部及び前記出力インタフェース部に加えて前記複数の演算器群に出力し、
前記複数の演算器群は、前記積和演算処理を前記機能変更制御信号に応じて変更する請求項７記載のデジタルフィルタ。
【請求項１０】
複数の積分器が縦続接続された複数の積分器群と、複数の間引き処理部と、複数の差分器が縦続接続された複数の差分器群と、により構成される演算リソースと、
前記複数の積分器群の出力を前記複数の間引き処理部に供給する第１のインタフェース部と、
機能設定を行うための機能変更制御信号に応じて切り替えた、前記複数の間引き処理部からの出力を前記複数の差分器に供給する第２のインタフェース部と、
複数の信号入力を有し、前記機能変更制御信号に応じて切り替えた入力信号を、前記複数の積分器群に供給する入力インタフェース部と、
前記機能変更制御信号に応じて、前記複数の差分器群の出力信号を選択して出力する出力インタフェース部と、
前記演算リソース使用状況と、新たなフィルタ処理に要求される演算リソースを設定したフィルタ設定候補リストとに基づいて、新たなフィルタ処理に割り当てる前記演算リソースを決定するリソース割当決定情報を出力するリソース割当制御部と、
前記リソース割当決定情報に基づいて、前記複数の積分器群と前記複数の間引き処理部と前記複数の差分器群と前記入力インタフェース部と前記出力インタフェース部とに対して、前記機能変更制御信号を出力する機能設定制御部と、
前記機能変更制御信号により、機能が設定された前記複数の積分器群と前記複数の間引き処理部と前記複数の差分器群と前記入力インタフェース部と前記出力インタフェース部とに対して、所望のフィルタ処理をおこなうための動作制御信号を出力するフィルタ処理制御部と、
を具備するデジタルフィルタ。
【請求項１１】
前記第１のインタフェース部は、前記複数の積分器群の出力を前記複数の間引き処理部に供給するとともに、入力インタフェース部に第１のフィードバック出力として出力し、
前記入力インタフェース部は、前記機能変更制御信号に応じて、切り替えた入力信号とともに、前記第１のフィードバック出力のうち所定の出力を前記複数の積分器群に供給し、
前記出力インタフェース部は、前記複数の差分器からの出力を第２のフィードバック出力として、前記第２のインタフェース部に出力し、
前記機能設定制御部は、前記複数の積分器群と前記複数の間引き処理部と前記複数の差分器群と前記入力インタフェース部と前記出力インタフェース部に加えて前記第２のインタフェース部に前記機能変更制御信号を出力し、
前記フィルタ処理制御部は、前記複数の積分器群、前記複数の間引き処理部、前記複数の差分器群、前記入力インタフェース部及び前記出力インタフェース部に加えて、前記第２のインタフェース部に対して前記動作制御信号を出力し、
前記第２のインタフェース部は、前記機能変更制御信号に応じて、前記第２のフィードバック出力を用いて、前記複数の間引き処理部からの出力を切り替えて前記複数の差分器に供給する請求項１０記載のデジタルフィルタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明のデジタルフィルタは、機能変更制御信号に応じて積和演算機能を変更し、その機能変更に応じた複数タップ分の積和演算処理を行って累積演算結果を出力する複数の演算器群と、前記各演算器群からの累積演算結果出力を機能変更制御信号に応じて選択的に加算処理するとともに、前記累積演算結果出力をフィードバック出力として出力する出力インタフェース部と、複数の信号入力端子を有し、前記機能変更制御信号に応じて所望の入力信号を同時又は順次に前記複数の演算器群に供給するとともに、前記機能変更制御信号に応じて前記フィードバック出力のうち所定の出力を前記複数の演算器群の累積演算入力段に供給する入力インタフェース部と、前記複数の演算器群により構成される演算リソースに対して、現在の演算リソース使用状況と、新たなフィルタ処理に要求される演算リソースを設定したフィルタ設定候補リストとに基づいて、新たなフィルタ処理に割り当て可能な前記演算リソースを決定してリソース割当決定情報を出力するリソース割当制御部と、前記リソース割当決定情報に基づいて、前記複数の演算器群と前記入力インタフェース部と前記出力インタフェース部の各部に対して機能設定を行うための前記機能変更制御信号を出力する機能設定制御部と、前記機能変更制御信号により各々機能が設定された前記複数の演算器群に対して所望のフィルタ処理をおこなうための動作制御信号を出力するフィルタ処理制御部と、を具備する構成を採る。