(57)【特許請求の範囲】
【請求項１】
基板上の所定領域に形成され、所定の厚みを有する第１窒化物系半導体層を含む能動領域が形成された第１領域と、
前記基板上の前記第１領域以外の領域に形成され、前記第１窒化物系半導体層が前記第１領域における厚みよりも小さい厚みで設けられるとともに、前記能動領域が形成されていない第２領域とを備え、
前記第１領域は、
前記基板上に形成され、前記第１窒化物系半導体層が成長しにくい第１部分と、
前記基板上に形成され、前記第１窒化物系半導体層が成長しやすい第２部分とを含み、
前記第１部分は、バッファ層を有しない領域、および、マスク層を有する領域のうちのいずれかを含み、
前記第２部分は、バッファ層を有する領域、および、マスク層を有しない領域のうちのいずれかを含む、窒化物系半導体チップ。
【請求項２】
前記第２領域は、前記基板上に形成され、前記第１窒化物系半導体層が成長しにくい第３部分を含む、請求項１に記載の窒化物系半導体チップ。
【請求項３】
前記第１部分は、第１の幅で形成されており、
前記第３部分は、第１の幅よりも大きい第２の幅で形成されている、請求項２に記載の窒化物系半導体チップ。
【請求項４】
前記第３部分は、バッファ層を有しない領域、マスク層を有する領域、および、凹部を有する領域のうちのいずれかを含む、請求項２または３に記載の窒化物系半導体チップ。
【請求項５】
前記第１部分は、第１の幅の第１マスク層を有する領域を含み、
前記第２部分は、マスク層を有しない領域を含み、
前記第３部分は、前記第１の幅よりも大きい第２の幅の第２マスク層を有する領域を含む、請求項２または３に記載の窒化物系半導体チップ。
【請求項６】
前記第１部分は、第１の厚みの第３マスク層を有する領域を含み、
前記第３部分は、前記第１の厚みよりも大きい第２の厚みの第４マスク層を有する領域を含む、請求項２に記載の窒化物系半導体チップ。
【請求項７】
前記第２領域において各素子に分割されている、請求項１〜６のいずれかに記載の窒化物系半導体チップ。
【請求項８】
前記第２領域は、平面的に見て、前記第１領域を囲むように形成されている、請求項１〜７のいずれかに記載の窒化物系半導体チップ。
【請求項９】
前記第２領域は、格子状に形成されている、請求項８に記載の窒化物系半導体チップ。
【請求項１０】
前記第２領域は、平面的に見て、前記第１領域を挟むように形成されている、請求項１〜７のいずれかに記載の窒化物系半導体チップ。
【請求項１１】
前記第２領域は、線状に形成されている、請求項１０に記載の窒化物系半導体チップ。
【請求項１２】
前記第１窒化物系半導体層は、前記基板よりも熱膨張係数が大きい、請求項１〜１１のいずれか１項に記載の窒化物系半導体チップ。
【請求項１３】
前記基板は、Ｓｉ基板およびＳｉＣ基板のうちのいずれかを含む、請求項１２に記載の窒化物系半導体チップ。
【請求項１４】
前記第１窒化物系半導体層は、前記基板よりも格子定数が小さい、請求項１〜１１のいずれか１項に記載の窒化物系半導体チップ。
【請求項１５】
前記第１領域における第１窒化物系半導体層は、転位が横方向に曲がることによって縦方向の転位が低減されている、請求項１〜１４のいずれか１項に記載の窒化物系半導体チップ。
【請求項１６】
下地基板上の所定領域に形成され、所定の厚みを有する第１窒化物系半導体層が形成された第１領域と、
前記下地基板上の前記第１領域以外の領域に形成され、前記第１窒化物系半導体層が前記第１領域における厚みよりも小さい厚みで設けられた第２領域とを備え、
前記第１領域は、
基板上に形成され、前記第１窒化物系半導体層が成長しにくい第１部分と、
前記基板上に形成され、前記第１窒化物系半導体層が成長しやすい第２部分とを含み、
前記第１部分は、バッファ層を有しない領域、および、マスク層を有する領域のうちのいずれかを含み、
前記第２部分は、バッファ層を有する領域、および、マスク層を有しない領域のうちのいずれかを含む、窒化物系半導体基板。
【請求項１７】
前記第２領域は、前記基板上に形成され、前記第１窒化物系半導体層が成長しにくい第３部分を含む、請求項１６に記載の窒化物系半導体基板。
【請求項１８】
前記第１部分は、第１の幅で形成されており、
前記第３部分は、第１の幅よりも大きい第２の幅で形成されている、請求項１７に記載の窒化物系半導体基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、窒化物系半導体チップおよび窒化物系半導体基板に関し、特に、窒化物系半導体層を有する窒化物系半導体チップおよび窒化物系半導体基板に関する。
【０００２】
【従来の技術】
従来、下地上に下地とは異なる材料からなる窒化物系半導体を成長させる技術が知られている。たとえば、窒化物系半導体の１つであるＧａＮの結晶成長では、格子整合する基板が少ないために、サファイア基板などの異種基板上に窒化物系半導体層をヘテロ成長させている。この場合、結晶欠陥の少ない結晶性の良好なＧａＮを成長させるために、従来、基板とＧａＮ層との間に、低温成長によるバッファ層を挿入する技術が知られている。
【０００３】
しかしながら、上記のような低温バッファ層を用いた場合であっても、１×１０9ｃｍ-2前後の欠陥が存在し、低減できる欠陥の密度には限界があり、さらに転位を低減するのは困難である。そこで、従来、ＧａＮを成長する際に、選択横方向成長（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯＧ）法によって転位を低減した下地層を用いる技術が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第４巻（１９９８）の第５３頁〜第５８頁および第２１０頁〜第２１５頁などに開示されている。
【０００４】
この選択横方向成長では、下地上の所定領域にマスク層を形成した後、そのマスク層を用いて下地からＧａＮ層を選択成長させることによって、成長するＧａＮ層は、縦方向に成長した後、横方向に成長する。この横方向成長によって、転位が横方向に曲げられるので、平坦化された窒化物系半導体層の表面に到達する転位は、下地層に比べて大幅に減少され、１×１０8ｃｍ-2前後から１×１０6ｃｍ-2を下回る密度にまで減少される。
【０００５】
また、横方向成長を利用して転位を低減する方法として、Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｗｏｒｋｓｈｏｐ  ｏｎ  Ｎｉｔｒｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＩＷＮ２０００）、Ｎａｇｏｙａ、ｐ．７９に開示されているようなＰＥＮＤＥＯ法と呼ばれる方法も知られている。このＰＥＮＤＥＯ法では、基板上に窒化物系半導体層を成長させた後、その窒化物系半導体層の表面を基板が露出するまで、凹凸加工する。そして、その窒化物系半導体層の凹凸を利用して窒化物系半導体層を横方向成長させる。また、特開２００１−１６８０４２やＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４０（２００１）Ｌ５８３に開示されているような、凹凸加工基板上に窒化物系半導体層を横方向成長する方法もある。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の選択横方向成長を用いる方法では、マスク層と成長される窒化物系半導体との熱膨張係数の差や、マスク層上の部分でファセットが結合されることによって生じるボイドなどによって、その後の素子分離などのプロセス工程中に、窒化物系半導体にクラックなどが入りやすいという問題点があった。
【０００７】
また、従来の選択横方向成長では、窒化物系半導体層の表面付近の転位が減少されているので、転位による格子緩和が起こりにくい。このため、窒化物系半導体にクラックが入りやすいとともに、基板が反りやすいという問題点もあった。
【０００８】
特に、基板よりも窒化物系半導体の格子定数の方が小さい場合（たとえば、ＧａＮ基板上のＡｌＧａＮ層の場合）や、基板より窒化物系半導体の熱膨張係数が大きい場合（Ｓｉ基板、ＳｉＣ基板の場合）には、上記のようなクラックや反りが発生しやすいという問題点があった。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、窒化物系半導体にクラックが発生するのを防止するとともに、基板の反りを低減することが可能な窒化物系半導体チップおよび窒化物系半導体基板を提供することである。
【００１０】
この発明のもう１つの目的は、上記の窒化物系半導体チップおよび窒化物系半導体基板において、横方向成長によって形成される窒化物系半導体層にクラックが発生するのを有効に防止することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による窒化物系半導体チップは、基板上の所定領域に形成され、所定の厚みを有する第１窒化物系半導体層を含む能動領域が形成される第１領域と、基板上の第１領域以外の領域に形成され、第１窒化物系半導体層が第１領域における厚みよりも小さい厚みで設けられた第２領域とを備えている。
【００１２】
この第１の局面による窒化物系半導体チップでは、上記のように、第１窒化物系半導体層が能動領域が形成される第１領域における厚みよりも小さい厚みで設けられた第２領域を形成することによって、第１窒化物系半導体層の厚みの小さい第２領域に歪みが集中しやすくなる。これにより、能動領域が形成される第１領域の歪みが緩和されるので、第１領域の第１窒化物系半導体層にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、第１領域に歩留まり良く窒化物系半導体素子チップを形成することができる。
【００１３】
上記第１の局面による窒化物系半導体チップにおいて、好ましくは、能動領域が形成される第１領域は、第１の幅で基板上に形成され、第１窒化物系半導体層が成長しにくい第１部分と、基板上に形成され、第１窒化物系半導体層が成長しやすい第２部分とを含み、第２領域は、第１の幅よりも大きい第２の幅で基板上に形成され、第１窒化物系半導体層が成長しにくい第３部分を含む。このように構成すれば、幅の大きい第２領域の第３部分では、幅の小さい第１領域の第１部分に比べて、第１窒化物系半導体層がより成長しにくくなるので、容易に、第２領域に形成される第１窒化物系半導体層の厚みを第１領域に形成される第１窒化物系半導体層の厚みよりも小さくすることができる。
【００１４】
【００１５】
【００１６】
【００１７】
上記第１の局面による窒化物系半導体チップにおいて、好ましくは、第１領域の第１窒化物系半導体層が成長しにくい第１部分は、バッファ層を有しない領域、および、マスク層を有する領域のうちのいずれかを含み、第１領域の第１窒化物系半導体層が成長しやすい第２部分は、バッファ層を有する領域、および、マスク層を有しない領域のうちのいずれかを含み、第２領域の第１窒化物系半導体層が成長しにくい第３部分は、バッファ層を有しない領域、マスク層を有する領域、および、凹部を有する領域のうちのいずれかを含む。このように構成すれば、容易に、能動領域が形成される第１領域に第１窒化物系半導体層が成長されやすい第１部分および第１窒化物系半導体層が成長されにくい第２部分を形成することができるとともに、第２領域に第１窒化物系半導体層が成長されにくい第３部分を形成することができる。
【００１８】
上記第１部分、第２部分および第３部分の組み合わせとして、以下のような組み合わせが可能である。たとえば、第１部分が、バッファ層を有しない領域、第２部分が、バッファ層を有する領域、第３部分が、バッファ層を有しない領域とすればよい。また、第１部分が、マスク層を有する領域、第２部分が、マスク層を有しない領域、第３部分が、マスク層を有する領域としてもよい。また、第１部分が、マスク層を有する領域、第２部分が、バッファ層を有する領域、第３部分が、マスク層を有する領域としてもよい。
【００１９】
また、第１部分が、バッファ層を有しない領域、第２部分が、バッファ層を有する領域、第３部分が、マスク層を有する領域としてもよい。また、第１部分が、バッファ層を有しない領域、第２部分が、バッファ層を有する領域、第３部分が、凹部を有する領域としてもよい。また、第１部分が、マスク層を有する領域、第２部分が、バッファ層を有する領域、第３部分が、凹部を有する領域としてもよい。また、第１部分が、マスク層を有する領域、第２部分が、マスク層を有しない領域、第３部分が、凹部を有する領域としてもよい。また、第１部分が、マスク層を有する領域、第２部分が、バッファ層を有する領域、第３部分が、バッファ層を有しない領域としてもよい。
【００２０】
上記第１の局面による窒化物系半導体チップにおいて、好ましくは、第１領域の第１窒化物系半導体層が成長しにくい第１部分は、第１の幅の第１マスク層を有する領域を含み、第１領域の第１窒化物系半導体層が成長しやすい第２部分は、マスク層を有しない領域を含み、第２領域の第１窒化物系半導体層が成長しにくい第３部分は、第１の幅よりも大きい第２の幅の第２マスク層を有する領域を含む。このように構成すれば、容易に、能動領域が形成される第１領域に第１窒化物系半導体層が成長されやすい第１部分および第１窒化物系半導体層が成長されにくい第２部分を形成することができるとともに、第２領域に第１窒化物系半導体層が成長されにくい第３部分を形成することができる。
【００２１】
【００２２】
上記第１の局面による窒化物系半導体チップにおいて、好ましくは、能動領域が形成される第１領域は、第１の厚みの第３マスク層を有するとともに、第１窒化物系半導体層が成長しにくい第１部分と、第１窒化物系半導体層が成長しやすい第２部分とを含み、第２領域は、第１の厚みよりも大きい第２の厚みの第４マスク層を有するとともに、第１窒化物系半導体層が成長しにくい第３部分を含む。このように構成すれば、厚みの大きい第４マスク層を有する第２領域の第３部分では、厚みの小さい第３マスク層を有する第１領域の第１部分に比べて、第１窒化物系半導体層がより成長しにくくなるので、容易に、第２領域に形成される第１窒化物系半導体層の厚みを第１領域に形成される第１窒化物系半導体層の厚みよりも小さくすることができるか、または、第２領域に第１窒化物系半導体層が形成されないようにすることができる。
【００２３】
上記の窒化物系半導体チップにおいて、好ましくは、第２領域において各素子に分割されている。このように構成すれば、歪みが集中しやすいためにクラックが発生しやすい第２領域を素子分離のための領域として有効に利用することができる。
【００２４】
上記の窒化物系半導体チップにおいて、好ましくは、第２領域は、平面的に見て、第１領域を囲むように形成されている。このように構成すれば、第１領域の歪みを緩和可能な第２領域を第１領域の周囲に形成することができるので、第１領域の歪みを有効に緩和することができる。この場合、第２領域は、格子状に形成されていてもよい。
【００２５】
上記の窒化物系半導体チップにおいて、好ましくは、第２領域は、平面的に見て、第１領域を挟むように形成されている。このように構成すれば、第１領域の歪みを緩和可能な第２領域を第１領域の両側に形成することができるので、第１領域の歪みを有効に緩和することができる。この場合、第２領域は、線状に形成されていてもよい。
【００２７】
上記の窒化物系半導体チップにおいて、好ましくは、第１窒化物系半導体層は、基板よりも熱膨張係数が大きい。このように熱膨張係数が大きい場合には、第１領域の第１窒化物系半導体層に歪みが発生しやすい。本発明では、歪みを緩和可能な第２領域によって、第１領域の第１窒化物系半導体層の歪みを有効に緩和することができる。この場合、基板は、Ｓｉ基板およびＳｉＣ基板のうちのいずれかを含んでいてもよい。
【００２８】
上記の窒化物系半導体チップにおいて、好ましくは、第１窒化物系半導体層は、基板よりも格子定数が小さい。このように第１窒化物系半導体層の格子定数が基板よりも小さい場合には、第１領域の第１窒化物系半導体層に歪みが発生しやすい。本発明では、歪みを緩和可能な第２領域によって、第１領域の第１窒化物系半導体層の歪みを有効に緩和することができる。
【００２９】
上記の窒化物系半導体チップにおいて、好ましくは、第１領域における第１窒化物系半導体層は、転位が横方向に曲がることによって縦方向の転位が低減されている。このように構成すれば、結晶性の良好な第１窒化物系半導体層を得ることができる。
【００３０】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００３１】
（第１参考形態）
図１〜図５は、本発明の第１参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。図１〜図５を参照して、以下に第１参考形態の窒化物系半導体基板の形成方法について説明する。
【００３２】
まず、図１に示すように、サファイア基板１のＣ面上に、基板温度を６００℃に保持した状態で、ＭＯＶＰＥ法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｅｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ：有機金属気相成長法）により、アンドープＡｌＧａＮからなる約１５ｎｍの厚みを有するＡｌＧａＮバッファ層２を形成する。この後、ＡｌＧａＮバッファ層２の所定領域をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法などを用いてエッチングする。これにより、図２に示されるような形状が得られる。この場合、ＡｌＧａＮバッファ層２は、低温で成長するため、非単結晶である。このため、ＡｌＧａＮバッファ層２は、ＧａＮに比べて容易にエッチングすることが可能である。
【００３３】
ここで、素子形成領域６において、ＡｌＧａＮバッファ層２をエッチングする幅Ｗ１は、１μｍ〜４０μｍ程度であることが好ましく、エッチングをせずに残すＡｌＧａＮバッファ層２の幅ｂは、１〜４０μｍ程度であることが好ましい。第１参考形態においては、Ｗ１＝５μｍ、ｂ＝２μｍとする。これにより、素子形成領域６において、所定間隔で複数のストライプ状のＡｌＧａＮバッファ層２を形成するとともに、ＡｌＧａＮバッファ層２間にサファイア基板１を露出させる。
【００３４】
なお、素子形成領域６において、ＡｌＧａＮバッファ層２が形成される領域は、ＧａＮ層が成長しやすい第１部分６ａを構成し、ＡｌＧａＮバッファ層２が形成されない領域は、ＧａＮ層が成長されにくい第２部分６ｂを構成する。第１部分６ａと第２部分６ｂとによって、素子形成領域６が構成される。なお、この素子形成領域６は、本発明の「第１領域」の一例である。
【００３５】
また、素子形成領域６において、エッチングするＡｌＧａＮバッファ層の幅Ｗ１および残すＡｌＧａＮバッファ層２の幅ｂは、以下の式（１）、式（２）および式（３）によって囲まれた範囲内の値であることが好ましい。
【００３６】
ｂ＋Ｗ１≦４０μｍ    ・・・・・（１）
ｂ≧１μｍ            ・・・・・（２）
Ｗ１≧１μｍ          ・・・・・（３）
エッチングするＡｌＧａＮバッファ層２の幅Ｗ１が１μｍよりも小さい場合および残すＡｌＧａＮバッファ層２の幅ｂが１μｍよりも小さい場合には、エッチングによるＡｌＧａＮバッファ層２のパターンニングが困難になる。その一方、エッチングするＡｌＧａＮバッファ層２の幅Ｗ１および残すＡｌＧａＮバッファ層２の幅ｂが、上記式（１）の関係を満足しない場合には、パターンニングにより形成されたＡｌＧａＮバッファ層２上に成長されるＧａＮ層３の平坦化が困難になる。すなわち、ｂ＋Ｗ１は、ＡｌＧａＮバッファ層２のピッチを示しており、このピッチが４０μｍ以下である場合には、ＡｌＧａＮバッファ層２上に成長されるＧａＮ層３の表面を平坦化することができる。
【００３７】
図２に示した工程において、素子形成領域６に隣接するように、素子不形成領域７が形成される。素子不形成領域７では、ＡｌＧａＮバッファ層２をエッチングする幅Ｗ２は、約５０μｍ以上であるのが好ましい。この第１参考形態では、幅Ｗ２を５０μｍとしている。すなわち、Ｗ２はＷ１よりも大きくなるように形成されている。なお、素子不形成領域７は、本発明の「第２領域」および「第３部分」の一例である。
【００３８】
次に、上記のようにＡｌＧａＮバッファ層２を形成した後、図３に示すように、基板温度を１１５０℃に保った状態で、ＭＯＶＰＥ法により、アンドープＧａＮからなるＧａＮ層３を横方向成長させる。ここで、ＧａＮ層とサファイア基板１とは格子定数が異なるため、ＡｌＧａＮバッファ層２を介さなければ、サファイア基板１上にＧａＮ層３は成長しにくい。したがって、成長初期においては、ＧａＮ層３は、ＡｌＧａＮバッファ層２上に選択的に成長する。この場合、ＧａＮ層３は、図中の矢印Ｙの方向（ｃ軸方向）に成長する。この状態では、ＧａＮ層３には、サファイア基板１の付近で発生した転位が多数存在する。
【００３９】
次に、図４に示すように、Ｙ方向にＧａＮ層３の成長が進むにつれて、ＡｌＧａＮバッファ層２上に成長したＧａＮ層３は、Ｘ方向（横方向）にも成長する。これにより、素子形成領域６において、ＡｌＧａＮバッファ層２間に露出したサファイア基板１の上方にもＧａＮ層３が形成される。
【００４０】
上記のようにＧａＮ層３が横方向に成長するため、ＧａＮ層３中の転位も横方向（ＧａＮ層３の（０００１）面に平行な方向）に折れ曲がる。これにより、ＧａＮ層３において、ｃ軸方向に伝播する転位が一様に低減される。
【００４１】
ＧａＮ層３がさらに成長すると、図５に示すように、素子形成領域６において、ファセット構造の各ＧａＮ層３が合体して連続膜となる。これにより、素子形成領域６において、上面が平坦化された約１０μｍの厚みを有するＧａＮ層３が形成される。このようにして形成されたＧａＮ層３の表面では、転位が低減されているため、良好な結晶性を得ることができる。なお、ＡｌＧａＮバッファ層２間には、空洞部８が形成される。
【００４２】
その一方、素子不形成領域７では、ＡｌＧａＮバッファ層２の形成されていない領域の幅Ｗ２が大きいので、ＧａＮ層３が横方向成長したとしても、ＧａＮ層３は、合体しない。このため、素子不形成領域７には、ＧａＮ層３が形成されない領域が形成される。
【００４３】
第１参考形態では、上記のように、素子不形成領域７に、ＧａＮ層３が形成されていない領域を設けることによって、素子形成領域６に位置するＧａＮ層３の歪みを緩和することができるので、素子形成領域６に位置するＧａＮ層３にクラックが発生するのを有効に防止することができるとともに、サファイア基板１の反りを低減することができる。その結果、素子形成領域６に歩留まり良く窒化物系半導体素子を形成することができる。
【００４４】
また、第１参考形態においては、素子形成領域６における転位が低減された結晶性の良好なＧａＮ層３上に素子領域を含む窒化物系半導体素子層を形成すれば、その窒化物系半導体素子層において良好な結晶性を得ることができるとともに、素子分離工程などにおけるクラックの発生を防止することができる。これにより、良好な素子特性および高い信頼性を有する窒化物系半導体素子を得ることができる。
【００４５】
また、第１参考形態では、上記のように、サファイア基板１上に形成した複数のストライプ状のＡｌＧａＮバッファ層２を用いることによって、選択成長マスクを用いることなく、ＧａＮ層３を横方向成長させることができる。これにより、選択成長マスクを用いることなく、転位を低減することができる。また、選択成長マスクを用いないので、選択成長マスクとＧａＮとの熱膨張係数の差に起因するクラックの発生を防止することができるとともに、ボイドの発生を防止することができる。
【００４６】
また、第１参考形態では、サファイア基板１上のＡｌＧａＮバッファ層２上に直接ＧａＮ層３を形成するので、下地層を設ける場合に比べて、成長回数を低減することができるとともに、全体の厚みを小さくすることができる。
【００４７】
（第２参考形態）
図６〜図１０は、本発明の第２参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第２参考形態では、上記した第１参考形態と異なり、基板としてｎ型Ｓｉ基板を用いるとともに、素子不形成領域に選択成長マスクを形成する。以下、詳細に説明する。
【００４８】
まず、図６に示すように、ｎ型Ｓｉ（１１１）基板１１（以下、「ｎ型Ｓｉ基板１１」という）上に、基板温度を１１５０℃に保った状態で、ＭＯＶＰＥ法を用いて、ｎ型Ａｌ0.09Ｇａ0.91Ｎからなる約０．０５μｍの厚みを有するＡｌＧａＮバッファ層１２を形成する。そして、このＡｌＧａＮバッファ層１２の所定領域をＲＩＥ法などを用いてエッチングすることによって、図７に示されるような形状が得られる。素子形成領域１６において、ＡｌＧａＮバッファ層１２をエッチングする幅Ｗ１は、１μｍ〜４０μｍ程度であることが好ましく、エッチングをせずに残すＡｌＧａＮバッファ層１２の幅ｂは、１μｍ〜４０μｍ程度であることが好ましい。この第２参考形態では、Ｗ１＝５μｍ、ｂ＝２μｍとしている。これにより、所定間隔で複数のストライプ状のＡｌＧａＮバッファ層１２を形成するとともに、ＡｌＧａＮバッファ層１２の間にｎ型Ｓｉ基板１１を露出させる。
【００４９】
また、素子不形成領域１７においては、ＳｉＯ2などからなる選択成長マスク層１３を形成する。この選択成長マスク層１３の幅Ｗ２は、５０μｍ以上であることが好ましい。この第２参考形態では、Ｗ２＝５０μｍとしている。
【００５０】
なお、素子形成領域１６において、ＡｌＧａＮバッファ層１２が形成される部分は、ＧａＮ層が成長しやすい第１部分１６ａを構成し、ｎ型Ｓｉ基板１１の露出された部分は、ＧａＮ層が成長しにくい第２部分１６ｂを構成する。この第１部分１６ａと第２部分１６ｂとによって素子形成領域１６が形成される。この素子形成領域１６は、本発明の「第１領域」の一例であり、素子不形成領域１７は、本発明の「第２領域」および「第３部分」の一例である。
【００５１】
次に、図８に示すように、基板温度を１１５０℃に保った状態で、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ層からなるＧａＮ層１４をＡｌＧａＮバッファ層１２上に成長させる。
【００５２】
さらに、図９に示すように、ＧａＮ層１４を横方向成長させることによって、露出されたｎ型Ｓｉ基板１１（第２部分１６ｂ）の上方にも、ＧａＮ層１４を形成する。
【００５３】
そして、最終的に、図１０に示すように、上面が平坦化された約１０μｍの膜厚を有するＧａＮ層１４を素子形成領域１６に形成する。この場合、素子不形成領域１７には、幅の広い選択成長マスク層１３が形成されているので、素子不形成領域１７では、ＧａＮ層１４が横方向成長したとしても、ＧａＮ層１４は、合体しない。このため、素子不形成領域１７には、ＧａＮ層１４が形成されない領域が形成される。
【００５４】
第２参考形態では、素子形成領域１６のＧａＮ層１４の歪みが素子不形成領域１７によって緩和されるので、素子形成領域１６のＧａＮ層１４にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域１６に、歩留まり良く窒化物系半導体素子を形成することができる。
【００５５】
特に、第２参考形態では、ｎ型Ｓｉ基板１１よりもＧａＮ層１４の熱膨張係数が大きいので、クラックや反りが発生しやすい。このため、第２参考形態では、クラックの発生防止効果および反り防止効果は大きい。
【００５６】
なお、この第２参考形態の上記した以外の効果は、第１参考形態と同様である。
【００５７】
（第３参考形態）
図１１〜図１５は、本発明の第３参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第３参考形態では、上記第１および第２参考形態と異なり、オーバーハング形状を有するマスク層を用いてＧａＮ層を選択横方向成長させる。以下、詳細に説明する。
【００５８】
まず、図１１に示すように、ｎ型Ｓｉ（１１１）基板２１（以下、「ｎ型Ｓｉ基板２１」という）上に、ＳｉＮ層２２を形成する。そして、そのＳｉＮ層２２をエッチングすることによって、図１２に示されるようなＳｉＮからなるオーバーハング部を有する逆メサ形状（逆台形形状）のマスク層２２ａおよび２２ｂを形成する。素子形成領域２６に形成されるマスク層２２ａは、隣接するマスク層２２ａ間の最短距離ｂが、隣接するマスク層２２ａ間に位置するｎ型Ｓｉ基板２１の露出部の幅ｃよりも小さい。
【００５９】
マスク層２２ａの幅Ｗ１は、１μｍ〜４０μｍ程度であるのが好ましく、隣接するマスク層２２ａ間の最短距離ｂは、１μｍ〜４０μｍ程度であるのが好ましい。たとえば、この第３参考形態では、Ｗ１＝４μｍ、ｂ＝２μｍとしている。素子形成領域２６におけるｎ型Ｓｉ基板２１が露出する部分は、ＧａＮ層が成長しやすい第１部分を構成する。また、マスク層２２ａが形成される部分は、ＧａＮ層が成長しにくい第２部分２６ｂを構成する。この第１部分２６ａと第２部分２６ｂとによって素子形成領域２６が構成される。なお、素子形成領域２６は、本発明の「第１領域」の一例である。また、マスク層２２ａは、本発明の「第１マスク層」の一例である。
【００６０】
また、素子不形成領域２７には、幅の大きいマスク層２２ｂが形成される。具体的には、素子不形成領域２７に形成されるマスク層２２ｂの幅Ｗ２は、５０μｍ以上であることが好ましく、隣接するマスク層との間隔は、１μｍ〜４０μｍ程度であるのが好ましい。この第３参考形態では、Ｗ２＝５０μｍとしている。なお、素子不形成領域２７は、本発明の「第２領域」および「第３部分」の一例である。また、マスク層２２ｂは、本発明の「第２マスク層」の一例である。
【００６１】
上記のようなオーバーハング部を有する逆メサ形状のマスク層２２ａおよび２２ｂを形成した後、図１３に示すように、マスク層２２ａおよび２２ｂを選択成長マスクとして、ＭＯＶＰＥ法またはＨＶＰＥ法（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）を用いて、ｎ型Ｓｉ基板２１の露出された表面上に、約１１００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するｎ型ＡｌＧａＮバッファ層２３を形成する。
【００６２】
次に、図１４に示すように、マスク層２２ａおよび２２ｂを選択成長マスクとして、ＡｌＧａＮバッファ層２３上と、マスク層２２ａおよび２２ｂ上とに、ｎ型ＧａＮ層２４を選択横方向成長させる。これにより、最終的に、図１５に示すような、上面が平坦化された約１０μｍの厚みを有するＧａＮ層２４を素子形成領域２６に形成する。この場合、素子不形成領域２７には、幅の大きいマスク層２２ｂが存在するため、素子不形成領域２７には、ｎ型ＧａＮ層２４が形成されない領域が形成される。
【００６３】
第３参考形態では、上記のように、オーバーハング部を有する逆メサ形状のマスク層２２ａを用いることによって容易に転位が低減されたｎ型ＧａＮ層２４を形成することができるとともに、幅の広いマスク層２２ｂによって素子不形成領域２７にｎ型ＧａＮ層２４が形成されない領域を形成することができる。これにより、素子不形成領域２６のｎ型ＧａＮ層２４に発生する歪みが、素子不形成領域２７のｎ型ＧａＮ層２４が形成されない領域によって緩和されるので、素子形成領域２６のｎ型ＧａＮ層２４にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域２６に歩留まり良く窒化物系半導体素子を形成することができる。
【００６４】
第３参考形態におけるその他の効果は、上記した第１および第２参考形態と同様である。
【００６５】
（第４参考形態）
図１６〜図１９は、本発明の第４参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第４参考形態では、上記第１〜第３参考形態と異なり、複数のストライプ状の凹部を用いて横方向成長によって素子形成領域に窒化物系半導体層を形成するとともに、素子不形成領域にマスク層を用いて窒化物系半導体層（ＧａＮ層）を形成しない領域を形成する。以下、詳細に説明する。
【００６６】
まず、図１６に示すように、サファイア基板３１上に、ＡｌＧａＮからなる低温バッファ層３２を形成した後、ＭＯＶＰＥ法またはＨＶＰＥ法を用いて、下地となるＧａＮ層３３ａを約２μｍの厚みで形成する。そして、その下地となるＧａＮ層３３ａの所定領域をＲＩＥ法などを用いてエッチングすることによって、図１７に示すように、素子形成領域３６に、所定の方向に延びる複数のストライプ状の凹部３４を形成する。
【００６７】
この場合、凹部３４の幅Ｗ１は、数μｍ〜数十μｍに設定するのが好ましい。また、素子形成領域３６における凸部３３ｂの幅ｂは、数百ｎｍ〜数十μｍに設定するのが好ましい。凹部３４の深さは、数ｎｍ〜数μｍに設定するのが好ましい。たとえば、この第４参考形態では、凹部３４の幅Ｗ１を約５μｍとし、凸部３３ａの幅ｂを２μｍとし、凹部３４の深さを２μｍ以上にしている。なお、凹部３４は、第４参考形態では、サファイア基板３１が露出またはサファイア基板３１の表面を少しエッチングすることによって２μｍ以上の深さを有する凹部３４を形成しているが、本発明はこれに限らず、下地となるＧａＮ層３３の表面のみをエッチングすることによって２μｍ未満の深さ（たとえば約１μｍ）を有する凹部３４を形成するようにしてもよい。
【００６８】
なお、凸部３３ａがＧａＮ層が成長しやすい第１部分３６ａを構成し、凹部３４がＧａＮ層が成長しにくい第２部分３６ｂを構成する。この第１部分３６ａと第２部分３６ｂとによって素子形成領域３６が構成される。この素子形成領域は、本発明の「第１領域」の一例である。
【００６９】
また、素子不形成領域３７に、ＳｉＮなどからなるマスク層３５を、フォトリソグラフィ技術とエッチング技術とを用いて形成する。マスク層３５の幅Ｗ２は、５０μｍ以上であることが好ましく、この第４参考形態では、Ｗ２＝５０μｍとしている。なお、素子不形成領域３７は、本発明の「第２領域」および「第３部分」の一例である。
【００７０】
次に、図１８に示すように、素子形成領域３６において、ＧａＮからなる凸部３３ｂからＧａＮ層を成長させる。この場合、Ｙ方向におけるＧａＮ層３３ｂの成長が進むにつれて、Ｘ方向におけるＧａＮ層３３ｂの成長が支配的となる。これにより、凹部３４の上方において、ＧａＮ層３３ｂがさらに横方向に成長する。
【００７１】
上記のようにＧａＮ層３３ｂが横方向に成長することによって、ＧａＮ層３３ｂ中の転位は、横方向（Ｘ方向）に折れ曲げられる。これにより、ＧａＮ層３３ｂにおいて転位が一様に低減される。
【００７２】
さらに、ＧａＮ層３３ｂの成長が進むと、図１９に示されるような、上面が平坦化されたＧａＮ層３３が素子形成領域３６に約１０μｍの厚みで形成される。なお、図１９に示すように、素子形成領域３６におけるＧａＮ層３３の下には、空洞３８が形成される。この場合、素子不形成領域３７では、マスク層３５をマスクとしてＧａＮ層３３が選択横方向成長される。しかし、マスク層３５の幅Ｗ２が大きいために、ＧａＮ層３３がさらに成長したとしても、ファセットの各ＧａＮ層が合体しない。このため、素子不形成領域３７には、ＧａＮ層３３が形成されない領域が形成される。
【００７３】
第４参考形態では、上記のように、素子形成領域３６に厚みの大きいＧａＮ層３３を形成するとともに、素子不形成領域３７にはＧａＮ層３３が形成されない領域を形成することによって、その素子不形成領域３７により素子形成領域３６に形成されたＧａＮ層３３の歪みが緩和される。これにより、素子形成領域３６におけるＧａＮ層３３にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域３６に歩留まり良く窒化物系半導体素子を形成することができる。
【００７４】
また、第４参考形態では、上記のようにＧａＮ層３３のクラックや基板の反りを防止することができるので、ＧａＮ層３３上に、Ａｌ組成の高いＡｌＧａＮ層を形成したとしても、ＡｌＧａＮ層にクラックが発生するのを抑制することができる。
【００７５】
また、第４参考形態では、上記のように結晶性の良好なＧａＮ層３３を形成することができるので、そのＧａＮ層３３上に素子領域を含む窒化物系半導体素子層を形成することによって、窒化物系半導体素子層において、良好な結晶性を得ることができるとともに、素子の分離工程などにおけるクラックの発生を防止することができる。これにより、良好な結晶性および高い信頼性を有する窒化物系半導体素子を得ることができる。
【００７６】
（第１実施形態）
図２０〜図２４は、本発明の第１実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第１実施形態では、素子形成領域および素子不形成領域に凹凸形状を形成するとともに、素子不形成領域の凹部の幅を素子形成領域の凹部の幅よりも大きくすることによって、素子形成領域に厚みの大きいＧａＮ層を成長させるとともに、素子不形成領域にはＧａＮ層の厚みの小さい領域を形成する。以下、詳細に説明する。
【００７７】
まず、図２０に示すように、Ｃ面を基板表面とするサファイア基板４１の所定領域を、ＲＩＥ法などを用いてエッチングすることによって、所定の方向に延びる複数のストライプ状の凹部４５ａおよび４５ｂを形成する。素子形成領域４６において、凹部４５ａの幅Ｗ１は、数μｍ〜数十μｍに設定するのが好ましく、凸部４１ａの幅ｂは、数百ｎｍ〜数十μｍとするのが好ましい。また、凹部４５ａの深さは、数ｎｍ〜数μｍとするのが好ましい。たとえば、この第１実施形態では、素子形成領域４６における凹部４５ａの幅Ｗ１＝約５μｍ、凸部４１ａの幅ｂ＝２μｍ、凹部４５ａの深さを約１μｍとしている。また、この第１実施形態では、凹部４５ａの側面の角度は、サファイア基板４１のＣ面に対してほぼ垂直に形成されている。
【００７８】
なお、素子形成領域４６における凸部４１ａは、ＧａＮ層が成長しやすい第１部分４６ａを構成し、凹部４５ａは、ＧａＮ層が成長しにくい第２部分４６ｂを構成する。この第１部分４６ａと第２部分４６ｂとによって素子形成領域４６が構成される。なお、素子形成領域４６は、本発明の「第１領域」の一例である。
【００７９】
素子不形成領域４７における凹部４５ｂの幅は、数十μｍ以上にするのが好ましく、凸部４１ｂの幅ｂは、数百ｎｍ〜数十μｍとするのが好ましい。また、凹部４５ｂの深さは、数ｎｍ〜数μｍとするのが好ましい。この第１実施形態では、凹部４５ｂの幅Ｗ２＝約１００μｍとし、凸部４１ｂの幅ｂ＝約２μｍとし、凹部４５ｂの深さを約１μｍとしている。なお、素子不形成領域４７は、本発明の「第２領域」および「第３部分」の一例である。
【００８０】
なお、ストライプ状の凹部４５ａおよび４５ｂは、［１−１００］方向に形成する。なお、これ以外に、たとえば、［１１−２０］方向にストライプ状の凹部４５ａおよび４５ｂを形成するようにしてもよい。
【００８１】
次に、図２１に示すように、基板温度を６００℃に保った状態でＭＯＶＰＥ法を用いて、サファイア基板４１の凸部４１ａおよび４１ｂの上面と、凹部４５ａおよび４５ｂの底面と、凹部４５ａおよび４５ｂの側面とに、アンドープのＡｌＧａＮからなる約１５ｎｍの厚みを有するＡｌＧａＮバッファ層４２を成長させる。この場合、ＡｌＧａＮバッファ層４２は、サファイア基板４１の凸部４１ａおよび４１ｂの上面と、凹部４５ａおよび４５ｂの底面とにおいて、Ｙ方向（ｃ軸方向）およびＸ方向（横方向）に成長する。このようにして形成されたＡｌＧａＮバッファ層４２の表面には、サファイア基板４１と同様の凹凸パターンが形成される。
【００８２】
次に、図２２に示すように、基板温度を１１５０℃に保った状態でＭＯＶＰＥ法を用いて、ＡｌＧａＮバッファ層４２上に、アンドープのＧａＮからなるＧａＮ層４３を成長させる。この場合、成長初期のＧａＮ層４３は、ＡｌＧａＮバッファ層４２の凸部４１ａおよび４１ｂ上と、凹部４５ａおよび４５ｂ上と、凹部４５ａおよび４５ｂの側面とにおいて、Ｙ方向（ｃ軸方向）に成長した後、Ｘ方向（横方向）にも成長する。このような成長初期のＧａＮ層４３の表面には、ＡｌＧａＮバッファ層４２と同様の凹凸パターンが形成される。
【００８３】
素子形成領域４６において、図２３に示すように、Ｙ方向におけるＧａＮ層４３の成長が進むにつれて、Ｘ方向（横方向）におけるＧａＮ層４３の成長が支配的になる。この場合、凹部４５ａおよび４５ｂの底面のＧａＮ層４３上において、凸部４１ａおよび４１ｂの上面および凹部４５ａの側面のＧａＮ層４３がさらに横方向成長する。これにより、素子形成領域４６において、凹部４５ａが徐々に埋められていく。
【００８４】
上記のようにＧａＮ層４３が素子形成領域４６において横方向成長することによって、サファイア基板４１の近傍で発生したｃ軸方向に伝播した転位は、横方向（Ｘ方向）に折れ曲がる。これにより、ＧａＮ層４３において、ｃ軸方向に伝播する転位が一様に低減される。より詳細には、凹部４５ａの中央部（ＧａＮ層４３の合体領域）上を除く凹部４５ａ上の領域において、転位密度の特に低減された領域が形成される。
【００８５】
図２３に示した状態から、さらにＧａＮ層４３を成長させると、図２４に示すように、素子形成領域４６において、上面が平坦化された約１０μｍの厚みを有するＧａＮ層４３が形成される。このようにして形成されたＧａＮ層４３の表面では、転位が低減されているので、良好な結晶性を得ることができる。
【００８６】
その一方、素子不形成領域４７においては、凹部４５ｂの幅が大きいため、ＧａＮ層４３がさらに成長したとしても、平坦化されずに、ＧａＮ層４３の厚みの小さい部分４３ａが形成される。
【００８７】
第１実施形態では、上記のように、ストライプ状の凹部４５ａが形成されたサファイア基板４１を用いることによって、選択成長マスクを用いることなく、ＧａＮ層４３を横方向成長させることができる。これにより、選択成長マスクを用いることなく転位を低減することができる。
【００８８】
また、第１実施形態では、素子形成領域４６に厚みの大きいＧａＮ層４３を形成するとともに、素子不形成領域４７にＧａＮ層４３の厚みの小さい部分４３ａを形成することによって、ＧａＮ層４３の歪みが素子不形成領域４７における厚みの小さい部分４３ａに集中しやすくなる。これにより、素子形成領域４６に形成されるＧａＮ層４３の歪みが緩和されるので、素子形成領域４６のＧａＮ層４３にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域４６に歩留まり良く窒化物系半導体素子を形成することができる。
【００８９】
また、第１実施形態では、サファイア基板４１上に下地層を設けることなくＧａＮ層４３を成長させることによって、ＧａＮ層４３の成長は１回のみである。このため、少ない成長工程の回数で転位が低減されたＧａＮ層４３を得ることができる。また、全体の厚みも小さくすることができる。
【００９０】
また、第１実施形態では、選択成長マスクを用いることなくＧａＮ層４３を形成することによって、選択成長マスクとＧａＮとの熱膨張係数の差に起因するクラックが発生するのを防止することができるとともに、ＧａＮ層４３にボイドが発生するのも防止することができる。
【００９１】
また、第１実施形態では、上記のように結晶性の良好なＧａＮ層４３を形成することができるので、そのＧａＮ層４３上に素子領域を含む窒化物系半導体素子層を形成することにより、窒化物系半導体素子層において良好な結晶性を得ることができるとともに、素子の分離工程などにおけるクラックの発生を防止することができる。これにより、良好な結晶性および高い信頼性を有する窒化物系半導体素子を得ることができる。
【００９２】
（第２実施形態）
図２５〜図２９は、本発明の第２実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第２実施形態では、素子形成領域に凹部を形成するとともに、素子不形成領域に素子形成領域の凹部よりも深い凹部を形成することによって、素子形成領域に厚みの大きいＧａＮ層を形成するとともに、素子不形成領域にＧａＮ層の厚みの小さい領域を形成する。以下、詳細に説明する。
【００９３】
まず、図２５に示すように、（０００１）面を基板表面とするｎ型６Ｈ−ＳｉＣ基板５１の表面の所定領域をＲＩＥ法などによってエッチングすることにより、ストライプ状の凹部５１ｂおよび５１ｄを形成する。素子形成領域５６におけるストライプ状の凹部５１ｂは、約１４μｍの幅と約１μｍの深さとを有し、かつ、［１１−２０］方向に延びるストライプ状に形成する。また、素子不形成領域５７の凹部５１ｄは、約１４μｍの幅と約５μｍの深さとを有し、かつ、［１１−２０］方向に延びるストライプ状に形成する。これにより、表面にストライプ状の凹部５１ｂおよび５１ｄを有するｎ型６Ｈ−ＳｉＣ基板を作製する。
【００９４】
なお、素子形成領域５６における凸部５１ａは、ＧａＮ層が成長しやすい第１部分５６ａを構成し、凹部５１ｂは、ＧａＮ層が成長しにくい第２部分５６ｂを構成する。この第１部分５６ａと第２部分５６ｂとによって素子形成領域５６が構成される。凹部５１ｂは、本発明の「第１凹部」の一例であり、凹部５１ｄは、本発明の「第２凹部」の一例である。また、素子形成領域５６は、本発明の「第１領域」の一例である。また、素子不形成領域５７は、本発明の「第２領域」および「第３部分」の一例である。
【００９５】
次に、図２６に示すように、基板温度を１１５０℃に保った状態で、ｎ型６Ｈ−ＳｉＣ基板上に、ＭＯＶＰＥ法を用いて、ｎ型Ａｌ0.09Ｇａ0.91Ｎからなる約０．０５μｍの厚みを有する単結晶のＡｌＧａＮバッファ層５２を形成する。
【００９６】
さらに、図２７に示すように、基板温度を１１５０℃に保った状態で、ＭＯＶＰＥ法を用いて、ＡｌＧａＮバッファ層５２上に、ｎ型ＧａＮ層５３を成長させる。
【００９７】
上記のように、ＧａＮ層５３を成長させると、縦方向の成長の後横方向の成長が支配的になる。そして、図２８の状態を経て、図２９に示すように、素子形成領域６において、上面が平坦化された約１０μｍの厚みを有するＧａＮ層５３を形成する。素子不形成領域５７においてもＧａＮ層５３は形成される。しかし、凹部５１ｄが深いため、ＧａＮ層５３の上面は平坦化されない。このため、素子不形成領域５７には厚みの小さい部分５３ａが形成される。
【００９８】
第２実施形態では、上記のように、選択成長マスクを用いることなく凹部５１ｂを用いることによって、素子形成領域５６におけるＧａＮ層５３を横方向成長することができるので、選択成長マスクとＧａＮとの格子定数の差に起因するクラックの発生などの不都合を防止することができる。
【００９９】
また、素子形成領域５６に厚みの大きいＧａＮ層５３を形成するとともに、素子不形成領域５７にＧａＮ層５３の厚みの小さい部分５３ａを形成することによって、その厚みの小さい部分５３ａに、ＧａＮ層５３の歪みが集中しやすくなる。これにより、素子形成領域５６におけるＧａＮ層５３の歪みを緩和することができるので、ＧａＮ層５３にクラックが発生するのを有効に防止することができるとともに、基板の反りを防止することができる。
【０１００】
（第３実施形態）
図３０〜図３３は、本発明の第３実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第３実施形態では、素子形成領域におけるマスク層の厚みを小さくするとともに、素子不形成領域におけるマスク層の厚みを大きくすることによって、素子形成領域におけるＧａＮ層の厚みを大きくするとともに、素子不形成領域にＧａＮ層の厚みを小さい領域を形成する。以下、詳細に説明する。
【０１０１】
まず、図３０に示すように、ｎ型ＧａＡｓ（１１１）Ａ基板６１（以下、「ｎ型ＧａＡｓ基板５１」という）の表面上に、所定の間隔を隔ててＳｉＮからなるマスク層６２ａおよび６２ｂを形成する。素子形成領域６６に形成されるマスク層６２ａは、約１０ｎｍ〜約５０ｎｍの厚みで、約５μｍの幅Ｗ１で形成する。また、素子不形成領域６７におけるマスク層６２ｂは、約２００ｎｍ〜約１０００ｎｍの厚みで、約５μｍの幅Ｗ１で形成する。また、マスク層６２ａ間の間隔およびマスク層６２ｂ間の間隔ｂは、約２μｍとする。
【０１０２】
なお、素子形成領域６６におけるｎ型ＧａＡｓ基板６１が露出する部分は、ＧａＮ層が成長しやすい第１部分６６ａを構成する。また、マスク層６２ａが形成される部分は、ＧａＮ層が成長しにくい第２部分６６ｂを構成する。この第１部分６６ａと第２部分６６ｂとによって素子形成領域６６が構成される。なお、素子形成領域６６は、本発明の「第１領域」の一例である。また、マスク層６２ａは、本発明の「第３マスク層」の一例であり、マスク層６２ｂは、本発明の「第４マスク層」の一例である。また、素子不形成領域６７は、本発明の「第２領域」および「第３部分」の一例である。
【０１０３】
次に、図３１に示すように、ｎ型ＧａＡｓ基板６１の露出された表面上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するｎ型ＡｌＧａＮまたはｎ型ＧａＮからなる低温バッファ層６３を形成する。
【０１０４】
次に、図３２に示すように、ＭＯＶＰＥ法またはＨＶＰＥ法を用いて、マスク層６２ａおよび６２ｂを選択成長マスクとして、低温バッファ層６３上に、ｎ型ＧａＮ層６４を選択横方向成長させる。
【０１０５】
図３２の状態からさらにＧａＮ層６４を成長させると、素子形成領域６６では、ファセット構造の各ＧａＮ層６４が合体して連続膜となり、図３３に示されるような、上面が平坦化された約１０μｍの厚みを有するｎ型ＧａＮ層６４が形成される。このｎ型ＧａＮ層６４の表面では、転位が低減されているので、良好な結晶性を得ることができる。
【０１０６】
この場合、素子不形成領域６７では、マスク層６２ｂの厚みが大きいために、ｎ型ＧａＮ層６４がさらに成長したとしても、ファセットの各ＧａＮ層は一部分だけ合体するので、厚みの小さい部分６４ａが形成される。このＧａＮ層６４の厚みの小さい部分６４ａにＧａＮ層６４の歪みが集中するので、素子形成領域６６におけるＧａＮ層６４の歪みが緩和される。これにより、素子形成領域６６におけるＧａＮ層６４にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域６６に歩留まり良く窒化物系半導体素子を形成することができる。
【０１０７】
また、第３実施形態では、上記のように結晶性の良好なＧａＮ層６４を形成することができるので、そのＧａＮ層６４上に素子領域を含む窒化物系半導体素子層を形成することにより、窒化物系半導体素子層において良好な結晶性を得ることができるとともに、素子の分離工程などにおけるクラックの発生を防止することができる。これにより、良好な結晶性および高い信頼性を有する窒化物系半導体素子を得ることができる。
【０１０８】
（第５参考形態）
図３４〜図３９は、本発明第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第５参考形態では、幅の大きい複数のマスク層を用いて、素子形成領域に厚みの大きいＧａＮ層を形成するとともに、素子不形成領域に、ＧａＮ層が形成されない領域を形成する。以下、詳細に説明する。
【０１０９】
まず、図３４に示すように、サファイア基板７１上にＳｉＮ層７２を形成する。そして、ＳｉＮ層７２の所定領域を除去することによって、図３５に示されるような、ＳｉＮからなるオーバーハング部を有する逆メサ形状（逆台形形状）のマスク層７２を形成する。マスク層７２間の間隔ｂは、２μｍである。マスク層７２の幅Ｗ１は、素子形成領域７６のピッチ（たとえば７００μｍ）−幅ｂ（２μｍ）である。
【０１１０】
次に、図３６に示すように、マスク層７２間に露出したサファイア基板７１の表面上に、ＡｌＧａＮからなる低温バッファ層７３を形成する。
【０１１１】
次に、図３７に示すように、マスク層７２を選択成長マスクとして、低温バッファ層７３上にＧａＮ層７４を選択横方向成長させる。図３７に示す状態から、さらにＧａＮ層７４を選択横方向成長させると、素子形成領域７６では、厚みの大きい上面が平坦な約１０μｍの厚みを有するＧａＮ層７４が形成されるとともに、素子不形成領域７７では、マスク層７２の幅が大きいため、ＧａＮ層７４が形成されない領域が形成される。
【０１１２】
なお、素子形成領域７６は、低温バッファ層７３が形成される領域に位置するＧａＮ層７４が成長しやすい第１部分７６ａと、マスク層７２の端部に位置するＧａＮ層７４が成長しにくい第２部分とを含んでいる。なお、素子形成領域７６は、本発明の「第１領域」の一例であり、素子不形成領域７７は、本発明の「第２領域」および「第３部分」の一例である。
【０１１３】
この後、マスク層７２を除去することによって、図３９に示されるような形状が得られる。
【０１１４】
第５参考形態では、上記のように、幅の大きい複数のマスク層７２を用いてＧａＮ層７４を選択横方向成長させることによって、素子形成領域７６では、厚みの大きいＧａＮ層７４を形成することができるとともに、素子不形成領域７７ではＧａＮ層７４が形成されない領域を形成することができる。このように素子不形成領域７７にＧａＮ層７４を形成しない領域を形成することによって、素子形成領域７６におけるＧａＮ層７４の歪みが緩和されるので、素子形成領域７６のＧａＮ層７４にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域７６に歩留まり良く窒化物系半導体素子を形成することができる。
【０１１５】
また、第５参考形態では、上記のように結晶性の良好なＧａＮ層７４を形成することができるので、そのＧａＮ層７４上に素子領域を含む窒化物系半導体素子層を形成することにより、窒化物系半導体素子層において良好な結晶性を得ることができるとともに、素子の分離工程などにおけるクラックの発生を防止することができる。これにより、良好な結晶性および高い信頼性を有する窒化物系半導体素子を得ることができる。
【０１１６】
（第６参考形態）
図４０〜図４４は、本発明の第６参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。この第６参考形態では、上記した第５参考形態と異なり、ＧａＮからなる下地層上に幅の大きいマスク層を形成した後、そのマスク層を用いてＧａＮ層を選択横方向成長させることによって、素子形成領域において厚みの大きいＧａＮ層を形成するとともに、素子不形成領域にＧａＮ層が形成されない領域を形成する。以下、詳細に説明する。
【０１１７】
まず、図４０に示すように、サファイア基板８１上に、バッファ層８２を介して下地となるＧａＮ層８３を形成する。ＧａＮ層８３上に、ＳｉＮ層８４ａを形成する。そして、ＳｉＮ層８４ａの所定領域を除去することによって、図４１に示されるような、ＳｉＮからなるオーバーハング部を有する逆メサ形状（逆台形形状）の幅の大きいマスク層８４を形成する。マスク層８４間の間隔ｂは、２μｍである。マスク層８４の幅Ｗ１は、素子形成領域８６のピッチ（たとえば７００μｍ）−幅ｂ（２μｍ）である。
【０１１８】
次に、図４２に示すように、マスク層８４を選択成長マスクとして、下地となるＧａＮ層８３上に、ＧａＮ層８５を選択横方向成長させる。図４２に示す状態から、ＧａＮ層８５がさらに成長すると、図４３に示すように、素子形成領域８６において、上面が平坦な約１０μｍのＧａＮ層８５が形成されるとともに、素子不形成領域８７において、マスク層８４の幅が大きいため、ＧａＮ層８５が形成されない領域が形成される。
【０１１９】
なお、素子形成領域８６は、ＧａＮ層８３の露出された上面に位置するＧａＮ層８５が成長しやすい第１部分８６ａと、マスク層８４の端部に位置するＧａＮ層８５が成長しにくい第２部分とを含んでいる。なお、素子形成領域８６は、本発明の「第１領域」の一例であり、素子不形成領域８７は、本発明の「第２領域」および「第３部分」の一例である。
【０１２０】
この後、マスク層８４を除去することによって、図４４に示した形状が得られる。
【０１２１】
第６参考形態では、上記のように、素子形成領域８６において厚みの大きいＧａＮ層８５を形成することができるとともに、素子不形成領域８７においてＧａＮ層８５が形成されない領域を形成することができるので、その素子不形成領域８７におけるＧａＮ層８５が形成されない領域によって、素子形成領域８６のＧａＮ層８５の歪みが緩和される。これにより、素子形成領域８６のＧａＮ層８５にクラックが発生するのを有効に防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域８６に歩留まり良く窒化物系半導体素子を形成することができる。
【０１２２】
また、第６参考形態では、上記のように結晶性の良好なＧａＮ層８５を形成することができるので、そのＧａＮ層８５上に素子領域を含む窒化物系半導体素子層を形成することにより、窒化物系半導体素子層において良好な結晶性を得ることができるとともに、素子の分離工程などにおけるクラックの発生を防止することができる。これにより、良好な結晶性および高い信頼性を有する窒化物系半導体素子を得ることができる。
【０１２３】
（第４実施形態）
図４５は、本発明の第４実施形態による窒化物系半導体素子が形成される素子形成領域および素子不形成領域の平面レイアウト図である。また、図４６は、図４５に示した第４実施形態の平面レイアウト図において発光ダイオード素子が形成される場合の素子分離個所を説明するための平面レイアウト図である。図４７は、図４５に示した素子形成領域に形成される発光ダイオード素子の構造の一例を示した断面図であり、図４８は、発光ダイオード素子の構造の他の例を示した断面図である。
【０１２４】
まず、図４５に示すように、この第４実施形態では、長方形の素子領域９１の周囲を取り囲むように素子不形成領域９２が格子状に形成されている。なお、素子形成領域９１は、本発明の「第１領域」の一例であり、素子不形成領域９２は、本発明の「第２領域」および「第３部分」の一例である。この素子不形成領域９２においては、上述した第１〜第６参考形態および第１〜第３実施形態のように、ＧａＮ層が形成されない領域、または、ＧａＮ層の厚みが小さい領域が形成されている。また、長方形の素子形成領域９１には、ＧａＮ層が成長しやすい第１部分９１ａと、ＧａＮ層が成長しにくい第２部分９１ｂとが形成されている。このＧａＮ層が成長しやすい第１部分９１ａは、バッファ層が形成されている領域、凸部が形成されている領域、または、マスク層が形成されていない領域を含む。また、ＧａＮ層が成長しにくい第２部分９１ｂは、マスク層が形成される領域、バッファ層が形成されていない領域、または、凹部が形成されている領域を含む。
【０１２５】
ＧａＮ層が成長しやすい第１部分９１ａは、ｂ＝約２μｍの幅で形成されており、ＧａＮ層が成長しにくい第２部分９１ｂは、Ｗ１＝約５μｍの幅で形成されている。また、素子形成領域９１のストライプと垂直な方向の幅は、４９９μｍであり、素子不形成領域９２のストライプと垂直な方向の幅Ｗ２は、２０１μｍである。これにより、ストライプと垂直な方向では、素子形成領域９１が、４９９μｍ＋２０１μｍ＝７００μｍのピッチで形成されている。また、素子形成領域９１のストライプと平行な方向の幅は、５００μｍであり、素子不形成領域９２のストライプと平行な方向の幅は、２００μｍである。これにより、ストライプと平行な方向では、素子形成領域９１が、５００μｍ＋２００μｍ＝７００μｍのピッチで形成されている。
【０１２６】
このような素子形成領域９１に発光ダイオード素子を形成した後、図４６に示すような一点鎖線９３に沿って、各ＬＥＤチップに分離する。この場合、各ＬＥＤチップの周辺部（素子不形成領域９２に相当する部分）にのみ、ＧａＮ層が形成されていない領域またはＧａＮ層の厚みが小さい領域が形成されるので、発光ダイオード素子の素子領域を大きくすることができる。これにより、発光強度を大きくすることができる。
【０１２７】
この第４実施形態における発光ダイオード素子の構造の一例について図４７を参照して説明する。図４７に示した一例による発光ダイオード素子は、第１、第４、第５、第６参考形態および第１実施形態のようなサファイア基板などの絶縁体基板を用いる場合の発光ダイオード素子である。この構造では、第１、第４、第５、第６参考形態または第１実施形態において形成されたＧａＮ層上に、約５μｍの厚みを有するＳｉドープＧａＮからなるｎ型コンタクト層１０２が形成されている。ｎ型コンタクト層１０２上には、約０．１５μｍの厚みを有するＳｉドープＡｌ0.2Ｇａ0.8Ｎからなるｎ型クラッド層１０３が形成されている。
【０１２８】
ｎ型クラッド層１０３上には、５ｎｍの厚みを有するアンドープＡｌ0.1Ｇａ0.9Ｎからなる障壁層１０４ａ（６層）と、５ｎｍのアンドープＧａＮからなる井戸層１０４ｂ（５層）とが交互に積層されることによって、多重量子井戸（ＭＱＷ）からなる発光層１０４が形成されている。発光層１０４上には、約０．１５μｍの厚みを有するＭｇドープＡｌ0.2Ｇａ0.8Ｎからなるｐ型クラッド層１０５が形成されている。ｐ型クラッド層１０５上には、約０．３μｍの厚みを有するＭｇドープＧａＮからなる２×１０-8ｃｍ-3のキャリア濃度を有するｐ型コンタクト層１０６が形成されている。
【０１２９】
また、ｐ型コンタクト層１０６からｎ型コンタクト層１０２の所定位置までの一部の領域が除去されることによって、ｎ型コンタクト層１０２の一部領域が露出されている。ｐ型コンタクト層１０６の上面に、約２０ｎｍのＰｄ膜１０７ａと、約４０ｎｍの厚みを有するＡｕ膜１０７ｂとからなるｐ側透光性電極１０７が形成されている。ｐ側透光性電極１０７上の所定領域には、約３０ｎｍの厚みを有するＴｉ膜１０８ａと、約５００ｎｍの厚みを有するＡｕ膜１０８ｂとからなるｐ側パット電極１０８が形成されている。また、露出されたｎ型コンタクト層１０２上には、約５００ｎｍの厚みを有するＡｌ膜からなるｎ側電極１０９が形成されている。
【０１３０】
次に、図４８を参照して、第４実施形態において形成される発光ダイオード素子の他の例について説明する。この他の例による発光ダイオード素子では、第２、第３参考形態および第２、第３実施形態において用いられるＳｉ基板などの導電性基板を用いて形成した発光ダイオード素子である。この発光ダイオード素子では、第２、第３参考形態および第２、第３実施形態において成長させたｎ型ＧａＮ層上に、５ｎｍの厚みを有するアンドープＧａＮからなる障壁層１１４ａ（６層）と５ｎｍの厚みを有するアンドープＧｎ0.6Ｉｎ0.35Ｎからなる井戸層１１４ｂ（５層）とが交互に積層されることによって形成された多重量子井戸（ＭＱＷ）からなる発光層１１４が設けられている。
【０１３１】
発光層１１４上には、発光層１１４の結晶劣化を防止するための約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層１１５が形成されている。保護層１１５上には、約０．１５μｍの厚みを有するＭｇドープＡｌ0.05Ｇａ0.95Ｎからなるｐ型クラッド層１１６と、約０．３μｍの厚みを有するＭｇドープＧａＮからなるｐ型中間層１１７が順次形成されている。また、ｐ型中間層１１７上には、１×１０19ｃｍ-3のドーピング濃度を有する約１０ｎｍの厚みのＭｇドープＧａＮ層１１８ｂ（１４層）と、約１０ｎｍの厚みを有するアンドープＧｎ0.7Ｉｒ0.3Ｎ層１１８ａ（１５層）とが交互に積層されて、超格子構造からなるｐ型コンタクト層１１８が形成されている。なお、図４８では、簡略化のため、ＭｇドープＧａＮ層１１８ｂを４層、アンドープＧｎ0.7Ｉｒ0.3Ｎ層１１８ａを３層のみ示している。なお、Ｇｎ0.7Ｉｎ0.3Ｎ層１１８ａには、Ｍｇをドープしてもよい。
【０１３２】
ｐ型コンタクト層１１８の上面上には、約２０ｎｍの厚みを有するＰｄ膜１１９ａと、約４０ｎｍの厚みを有するＡｕ膜１１９ｂとから構成されるｐ側透光性電極１１９が形成されている。ｐ側透光性電極１１９上の一部には、約３０ｎｍの厚みを有するＴｉ膜１２０ａと、約５００ｎｍの厚みを有するＡｕ膜１２０ｂとからなるｐ側パット電極１２０が形成されている。また、導電性基板の裏面上には、約６００ｎｍの厚みを有するＡｕ膜からなるｎ側電極１２１が形成されている。
【０１３３】
（第５実施形態）
図４９は、本発明の第５実施形態による窒化物系半導体レーザ素子を形成する場合の素子形成領域と素子不形成領域と素子分離個所とを示した平面レイアウト図である。図５０は、図４９に示した第５実施形態の素子形成領域に形成される窒化物系半導体レーザ素子の構造の一例を示した断面図であり、図５１は、窒化物系半導体レーザ素子の構造の他の例を示した断面図である。
【０１３４】
図４９に示すように、この第５実施形態においても、素子形成領域１３１を取り囲むように素子不形成領域１３２が格子状に形成されている。なお、素子形成領域１３１は、本発明の「第１領域」の一例であり、素子不形成領域１３２は、本発明の「第２領域」および「第３部分」の一例である。そして、素子不形成領域１３２には、素子形成領域１３１で成長されるＧａＮ層が形成されない領域、または、ＧａＮ層が小さい厚みで形成される領域が形成されている。また、素子形成領域１３１には、ＧａＮ層が成長しやすい第１の部分１３１ａと、ＧａＮ層が成長しにくい第２の部分１３１ｂとが形成されている。
【０１３５】
このような素子形成領域１３１に窒化物系半導体レーザ素子を形成した後、各レーザチップ毎に分離する場合、素子分離線１３３に沿って分割する。この場合、ストライプと垂直な方向は劈開により共振器面を形成する。
【０１３６】
上記のようにして形成される窒化物系半導体レーザ素子の構造の一例について図５０を参照して説明する。この一例による窒化物系半導体レーザ素子では、第１、第４、第５、第６参考形態および第１実施形態で用いられるサファイア基板などの絶縁性基板を用いて形成した窒化物系半導体レーザ素子である。
【０１３７】
この一例による窒化物系半導体レーザ素子では、第１、第４、第５、第６参考形態および第１実施形態において成長されたＧａＮ層上に、約７０μｍの幅のメサ状部を有するとともに、約４μｍの厚みを有するｎ型ＧａＮからなるｎ型コンタクト層１４１が形成されている。そのｎ型コンタクト層１４１のメサ状部の上面上には、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層１４２、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層１４３、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層１４４、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層１４５が形成されている。このＭＱＷ発光層１４５は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。
【０１３８】
ＭＱＷ発光層１４５上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層１４６が形成されている。ｐ型第１クラッド層１４６の上面上には、約２μｍの幅と約０．４５μｍの厚みとを有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層１４７が形成されている。また、ｐ型第２クラッド層１４７の上面上のほぼ全面に接触するように、約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層１４８が形成されている。これらのｐ型第２クラッド層１４７およびキャップ層１４８によって、幅Ｗ３（約２μｍ）を有する電流通路部（リッジ部）１４９が形成されている。
【０１３９】
また、ｐ型第１クラッド層１４６の上面上には、電流通路部１４９を中心として約１０μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層１５０が形成されている。このマスク層１５０の開口部に露出されたｐ型第１クラッド層１４６の上面上、および、マスク層１５０の上面上の一部領域には、電流通路部１４９の側部を埋め込むように、約３μｍの膜厚を有するＳｉドープＧａＩｎＮ（Ｉｎ組成：０．２）からなる電流ブロック層１５１が形成されている。この場合、電流通路部１４９および電流ブロック層１５１の合計幅Ｗ４（約１０μｍ）は、電流通路部１４９の幅Ｗ３（約２μｍ）の３倍以上７倍以下の範囲（本例では５倍）に設定されている。
【０１４０】
そして、電流通路部１４９上および電流ブロック層１５１上には、電流通路部１４９（キャップ層１４８）の上面上のほぼ全面を覆うとともに、電流ブロック層１５１の上面上の一部領域を覆うように、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層１５２が形成されている。なお、各層１４１〜１４８、１５１および１５２は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【０１４１】
ｐ型コンタクト層１５１上には、Ａｕ／Ｐｄからなるｐ側電極１５３が形成されている。また、ｎ型コンタクト層１４１の露出された表面上には、Ａｕ／Ｔｉからなるｎ側電極１５４が形成されている。
【０１４２】
また、図５１に示す窒化物系半導体レーザ素子の他の例では、第２、第３参考形態および第２、第３実施形態のＳｉ基板などの導電性基板上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層１６１、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層１６２、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層１６３、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層１６４が形成されている。このＭＱＷ発光層１６４は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。
【０１４３】
ＭＱＷ発光層１６４上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層１６５が形成されている。ｐ型第１クラッド層１６５の上面上の一部領域には、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層１６６が形成されている。また、マスク層１６６間の開口部に露出されたｐ型第１クラッド層１６５の上面上には、中央に開口部を有するとともに、約３μｍの膜厚を有するアンドープＧａＩｎＮからなる電流ブロック層１６７が幅Ｗ４（約８μｍ）で形成されている。電流ブロック層１６７の開口部内のｐ型第１クラッド層１６５上には、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層１６９が形成されている。このｐ型第２クラッド層１６９は、逆メサ形状（逆台形形状）を有するとともに、ｐ型第２クラッド層１６９のｐ型第１クラッド層１６５側の面は約２μｍの幅Ｗ３を有するように形成されている。また、ｐ型第２クラッド層１６９の側面は、電流ブロック層１６７の開口部の内側面に接触するように形成されている。
【０１４４】
また、電流ブロック層１６７の上面上には、Ｓｉ3Ｎ4などのＳｉ窒化物からなるマスク層１６８が形成されている。また、ｐ型第２クラッド層１６９上およびマスク層１６８上には、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層１７０が形成されている。ｐ型第２クラッド層１６９およびｐ型コンタクト層１７０によって、幅Ｗ３（約２μｍ）を有する電流通路部が構成されている。また、マスク層１６６間の開口部の幅（電流通路部および電流ブロック層１６７の合計幅）Ｗ４（約８μｍ）は、電流通路部（ｐ型第２クラッド層１６９の下面）の幅Ｗ３（約２μｍ）の３倍以上７倍以下の範囲に設定されている。また、各層１６１〜１６５、１６７、１６９および１７０は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【０１４５】
ｐ型コンタクト層１７０上には、Ａｕ／Ｐｄからなるｐ側電極１７１が形成されている。また、導電性基板の裏面には、Ａｕ／Ｐｄ／Ｔｉ／Ａｌ／Ｔｉからなるｎ側電極１７２が、Ｔｉが導電性基板側に接触するように形成されている。
【０１４６】
第５実施形態では、上記のように、素子形成領域を完全に取り囲むように、ＧａＮ層が形成されない領域またはＧａＮ層が小さい厚みで形成される領域を含む素子不形成領域を設けることによって、より歪みを緩和する効果を大きくすることができる。
【０１４７】
（第６実施形態）
図５２は、本発明の第６実施形態による素子形成領域と素子不形成領域との平面レイアウト図であり、図５３は、図５２に示した平面レイアウト図において窒化物系半導体レーザ素子が形成される場合の素子分離個所を説明するための平面レイアウト図である。
【０１４８】
図５２および図５３に示す窒化物系半導体レーザ素子の平面レイアウトでは、上記した第５実施形態と異なり、素子形成領域１８１の両側を挟むように素子不形成領域１８２が線状に形成されている。なお、素子形成領域１８１は、本発明の「第１領域」の一例であり、素子不形成領域１８２は、本発明の「第２領域」および「第３領域」の一例である。素子形成領域１８１には、ＧａＮ層が成長しやすい第１部分１８１ａと、ＧａＮ層が成長しにくい第２部分１８１ｂとが交互に形成されている。第１部分１８１ａの幅ｂは、約２μｍであり、第２部分１８１ｂの幅Ｗ１は、約５μｍである。素子不形成領域１８２のＷ２は、２０１μｍであり、素子形成領域の幅は、４９９μｍである。したがって、素子形成領域１８１は、７００μｍピッチで形成されている。
【０１４９】
そして、窒化物系半導体レーザ素子を各チップ毎に分割する場合には、図５３に示す素子分離線１８３に沿って分割する。
【０１５０】
第６実施形態では、素子形成領域を挟むように、ＧａＮ層が形成されない領域またはＧａＮ層の厚みの小さい領域を含む素子不形成領域１８２を設けることによって、素子形成領域１８１のＧａＮ層の歪みが緩和されるので、素子形成領域１８１のＧａＮ層にクラックが発生するのを有効に防止することができるとともに、基板の反りを抑制することができる。この場合、特に、ストライプと垂直な方向の歪みが緩和される。
【０１５１】
また、第６実施形態では、導波路方向に導波路が連続して形成されているため、単位面積当たりに作製できるレーザ素子の個数が、図４９に示した第５実施形態に比べて多くなるという利点がある。
【０１５２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１５３】
たとえば、第１〜第４参考形態では、素子不形成領域に、ＧａＮ層が形成されない領域を設けるようにしたが、本発明はこれに限らず、第１〜第４参考形態において、素子不形成領域に、ＧａＮ層の厚みが小さい領域を設けるようにしてもよい。この場合、素子不形成領域のＧａＮ層の厚みが小さい領域に、ＧａＮ層の歪みが集中するので、素子形成領域におけるＧａＮ層の歪みを緩和することができる。これにより、素子形成領域のＧａＮ層にクラックが発生するのを有効に防止することができるとともに、基板の反りを抑制することができる。
【０１５４】
また、上記第１および第２参考形態では、素子形成領域に所定間隔で複数のストライプ状のＡｌＧａＮバッファ層を形成する例を示したが、本発明はこれに限らず、ＡｌＧａＮバッファ層のパターンはストライプ状以外であってもよい。具体的には、基板上に、円形、六角形、三角形などの形状を有する複数のＡｌＧａＮバッファ層を形成してもよい。このように構成しても、ＧａＮ層において、ｃ軸方向に伝播する転位が一様に低減される。また、ＡｌＧａＮバッファ層間の露出した基板上の中央部（ＧａＮ層の合体領域）を除いて、露出した基板上に転位密度の特に低減された領域が形成される。
【０１５５】
また、基板上に形成したＡｌＧａＮバッファ層において、円形、六角形、三角形などの形状を有する複数の領域をエッチングにより除去することによって、円形、六角形、三角形などの形状を有する複数の開口部をＡｌＧａＮバッファ層に形成してもよい。この場合、円形、六角形、三角形などの形状を有する複数の開口部内で露出した基板の中央部（ＧａＮ層の合体領域）上に形成したＧａＮ層の領域において、転位が集中する部分が発生し、その結果、比較的転位密度の高い領域が形成される。
【０１５６】
なお、上記のように、ＧａＮ層の転位は一様に低減される一方、基板の露出した領域上のＧａＮ層の中央部（ＧａＮ層の合体領域）において、比較的転位密度の高い領域が形成される。このため、半導体素子の製造の際には、基板の露出した領域上の中央部を除く領域に能動領域を形成するのが好ましい。さらに、基板の露出した領域のうち中央部（ＧａＮ層の合体領域）を除く領域上に転位密度の特に低減された領域が形成されるため、基板の露出した領域上の領域のうち、中央部（ＧａＮ層の合体領域）を除く領域に、能動領域を形成することがさらに好ましい。
【０１５７】
また、上記実施形態および参考形態では、サファイア基板、Ｓｉ基板、ＳｉＣ基板およびＧａＡｓ基板を用いたが、本発明はこれに限らず、サファイア基板に代えてスピネルなどの絶縁基板を用いてもよい。また、Ｓｉ以外のＧａなどのIV族半導体、ＳｉＣ以外のIV−IV族半導体またはＺｎＳｅなどのII−IV族半導体からなる半導体基板や、その格子定数が窒化物系半導体層の格子定数と異なる、たとえば、ＩｎＰやＧａＰなどのIII−Ｖ族半導体からなる半導体基板を用いてもよい。なお、半導体基板としては、絶縁性基板、ｎ型基板またはｐ型基板のいずれを用いてもよい。
【０１５８】
また、上記第２実施形態では、ｎ型６Ｈ−ＳｉＣ基板を用いたが、第２実施形態において、ｎ型６Ｈ−ＳｉＣ基板に代えて、（１１１）面を基板表面とするｎ型Ｓｉ基板を用いてもよい。この場合、ｎ型Ｓｉ基板の表面の所定領域をウェットエッチングなどにより除去することによって、約２２μｍの幅と約２μｍの高さとを有し、かつ、［１−１０］方向に延びるストライプ状の凹部を形成する。その凹部側面は、（１１０）面および（００１）面から構成される。これにより、表面にストライプ状の凹部を有するｎ型Ｓｉ基板を形成する。
【０１５９】
上記第４参考形態および第１、第２実施形態では、矩形状の凹凸パターンを形成したが、本発明はこれに限らず、鋸刃状の凹凸パターンを形成してもよい。また、円形、六角形、三角形などの形状を有する複数の凹部または凸部が分散配置された基板を用いてもよい。たとえば、図５４に示すように、基板１９１の表面に六角形の凹部または凸部１９２を形成してもよい。この場合、凹部または凸部１９２には、傾斜部１９３が形成されている。このような基板１９１を用いれば、上述したストライプ状の凹凸パターンを有するサファイア基板を用いた場合と同様、ＧａＮ層の転位が一様に低減される。
【０１６０】
また、六角形の凹部１９２が形成された基板１９１を用いれば、中央部（ＧａＮ層の合体領域）を除く凹部上に手に密度の特に低減された領域が形成される。
【０１６１】
また、六角形の凸部１９２が形成された基板１９１を用いれば、凸部１９２間の凹部上の中央部（ＧａＮ層の合体領域）を除いて、凹部上に転位密度の特に低減された領域が形成される。
【０１６２】
上記のように、基板１９１の六角形の凹部１９２上に形成されたＧａＮ層の中央部（ＧａＮ層の合体領域）または基板１９１の六角形の凸部１９２間の凹部上に形成されたＧａＮ層の中心部（ＧａＮ層の合体領域）において、比較的転位密度の高い領域が形成される。このため、半導体素子の製造の際には、基板１９１の六角形の凹部上の中央部（ＧａＮ層の合体領域）を除く領域または基板１９１の六角形の凸部間の凹部上の中心部（ＧａＮ層の合体領域）を除く領域に能動領域を形成するのが好ましい。また、中央部（ＧａＮ層の合体領域）を除く六角形の凹部上または六角形の凸部間の中心部（ＧａＮ層の合体領域）を除く凹部上に転位密度の特に低減される領域が形成されるため、基板１９１の六角形の凹部上の中央部（ＧａＮ層の合体領域）を除く凹部上の領域または基板１９１の六角形の凸部間の凹部上の中心部（ＧａＮ層の合体領域）を除く凹部上の領域に、能動領域を形成することがさらに好ましい。
【０１６３】
また、図５４に示すような六角形の凹凸パターンを有する基板１９１を形成する場合、または、三角形の凹凸パターンを有する基板を形成する場合において、六角形または三角形の各辺を形成する方向は、基板のいかなる結晶方位と一致していてもよい。また、（０００１）面を基板表面とするサファイア基板またはＳｉＣ基板に六角形または三角形の凹凸パターンを形成する場合、各辺が［１−１００］方向または［１１−２０］方向と等価な方向に一致するように六角形または三角形の凹凸パターンを形成するのが好ましい。その一方、（１１１）面を基板表面とするＳｉ基板に六角形または三角形の凹凸パターンを形成する場合、各辺が［１−１０］方向または［１１−２］方向と等価な方向に一致するように六角形または三角形の凹凸パターンを形成するのが好ましい。
【０１６４】
また、基板を用いる場合、特に、Ｓｉ、ＧａＡｓまたはＳｉＣからなる基板は、ＧａＮに比べてエッチングが容易である。したがって、Ｓｉ、ＧａＡｓまたはＳｉＣからなる基板を用いた場合、エッチングにより基板に容易にストライプ状の凹部を形成することができる。これにより、そのストライプ状の凹部を用いて転位が低減されたＧａＮ層を容易に形成することができる。
【０１６５】
また、上記第５実施形態および第６実施形態では、素子形成領域を長方形形状に形成したが、本発明はこれに限らず、素子形成領域を平行四辺形または正三角形の領域に形成してもよい。
【０１６６】
また、上記実施形態および参考形態では、窒化物系半導体レーザ素子および窒化物系半導体発光ダイオード素子を作製した例を示したが、本発明はこれに限らず、トランジスタや太陽電池など他の窒化物系半導体素子への応用も考えられる。
【０１６７】
また、基板上に先にｎ層を形成したが、ｐ層を先に形成してもよい。また、半導体の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。
【０１６８】
また、上記実施形態および参考形態では、半導体各層を、ＨＶＰＥ法やＭＯＶＰＥ法を用いて形成したが、本発明はこれに限らず、他の結晶成長方法を用いてもよい。たとえば、ＴＭＡｌ（トリメチルアルミニウム）、ＴＭＧａ（トリメチルガリウム）、ＴＭＩｎ（トリメチルインジウム）、ＮＨ3、ＳｉＨ4、ＣＰ2Ｍｇ（シクロペンタジエニルマグネシウム）を原料ガスとして用いるガスソースＭＢＥ法によって形成することも可能である。
【０１６９】
また、素子形成領域および素子不形成領域の組み合わせは、上記各実施形態および参考形態に示した例に限らず、適宜変更可能である。たとえば、第１参考形態の素子形成領域と、第１実施形態の素子不形成領域とを組み合わせてもよく、第３参考形態の素子形成領域と、第２実施形態の素子不形成領域とを組み合わせてもよい。また、第４参考形態の素子形成領域と、第１参考形態の素子不形成領域とを組み合わせてもよく、第１実施形態の素子形成領域と、第１参考形態の素子不形成領域とを組み合わせてもよい。このように構成しても、上記第１〜第３実施形態および第１〜第５参考形態と同様の効果を得ることができる。
【０１７０】
また、上記実施形態では、素子形成領域における窒化物系半導体層の成長方法としては、ＥＬＯＧ（選択横方向成長）法やＰＥＮＤＥＯ法などを用いたが、本発明はこれに限らず、横方向成長などにより転位を減少可能な成長方法であれば他の成長方法を用いてもよい。
【０１７１】
【発明の効果】
以上のように、本発明によれば、素子形成領域における窒化物系半導体層の歪みを緩和することができるので、素子形成領域の窒化物系半導体層にクラックが発生するのを防止することができるとともに、基板の反りを低減することができる。その結果、素子形成領域に歩留まり良く窒化物系半導体素子を形成することができる。
【図面の簡単な説明】
【図１】  本発明の第１参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２】  本発明の第１参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３】  本発明の第１参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４】  本発明の第１参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図５】  本発明の第１参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図６】  本発明の第２参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図７】  本発明の第２参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図８】  本発明の第２参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図９】  本発明の第２参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１０】  本発明の第２参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１１】  本発明の第３参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１２】  本発明の第３参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１３】  本発明の第３参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１４】  本発明の第３参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１５】  本発明の第３参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１６】  本発明の第４参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１７】  本発明の第４参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１８】  本発明の第４参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図１９】  本発明の第４参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２０】  本発明の第１実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２１】  本発明の第１実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２２】  本発明の第１実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２３】  本発明の第１実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２４】  本発明の第１実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２５】  本発明の第２実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２６】  本発明の第２実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２７】  本発明の第２実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２８】  本発明の第２実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図２９】  本発明の第２実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３０】  本発明の第３実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３１】  本発明の第３実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３２】  本発明の第３実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３３】  本発明の第３実施形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３４】  本発明の第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３５】  本発明の第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３６】  本発明の第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３７】  本発明の第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３８】  本発明の第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図３９】  本発明の第５参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４０】  本発明の第６参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４１】  本発明の第６参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４２】  本発明の第６参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４３】  本発明の第６参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４４】  本発明の第６参考形態による窒化物系半導体基板の形成方法を説明するための断面図である。
【図４５】  本発明の第４実施形態による窒化物系半導体素子が形成される素子形成領域と素子不形成領域とを示した平面レイアウト図である。
【図４６】  図４５に示した第４実施形態の平面レイアウトにおいて、発光ダイオード素子が形成される場合の素子分離個所を説明するための平面レイアウト図である。
【図４７】  図４５および図４６に示した第４実施形態で形成される発光ダイオード素子の構造の一例を示した断面図である。
【図４８】  図４５および図４６に示した第４実施形態で形成される発光ダイオード素子の構造の他の例を示した断面図である。
【図４９】  本発明の第５実施形態による窒化物系半導体素子が形成される素子形成領域と素子不形成領域と素子分離個所とを示した平面レイアウト図である。
【図５０】  図４９に示した第５実施形態の素子形成領域に形成される窒化物系半導体レーザ素子の構造の一例を示した断面図である。
【図５１】  図４９に示した第５実施形態の素子形成領域に形成される窒化物系半導体レーザ素子の構造の他の例を示した断面図である。
【図５２】  本発明の第６実施形態による窒化物系半導体素子が形成される素子形成領域と素子不形成領域とを示した平面レイアウト図である。
【図５３】  図５２に示した第６実施形態による素子形成領域と素子不形成領域とにおいて窒化物系半導体レーザ素子が形成される場合の素子分離個所を説明するための平面レイアウト図である。
【図５４】  本発明の変形例による凹凸パターンを示した平面図である。
【符号の説明】
６、１６、２６、３６、４６、５６、６６、７６、８６、９１、１３１、１８１  素子形成領域（第１領域）
６ａ、１６ａ、２６ａ、３６ａ、４６ａ、５６ａ、６６ａ、７６ａ、８６ａ  第１部分
６ｂ、１６ｂ、２６ｂ、３６ｂ、４６ｂ、５６ｂ、６６ｂ、７６ｂ、８６ｂ  第２部分
７、１７、２７、３７、４７、５７、６７、７７、８７、９２、１３２、１８２  素子不形成領域（第２領域、第３部分）
３、１４、２４、３３、４３、５３、６４、７４、８５  ＧａＮ層（第１窒化物系半導体層）
２２ａ  マスク層（第１マスク層）
２２ｂ  マスク層（第２マスク層）
５１ｂ  凹部（第１凹部）
５１ｄ  凹部（第２凹部）
６２ａ  マスク層（第３マスク層）
６２ｂ  マスク層（第４マスク層
【図１】
0004104305.tif 000002
【図２】
0004104305.tif 000003
【図３】
0004104305.tif 000004
【図４】
0004104305.tif 000005
【図５】
0004104305.tif 000006
【図６】
0004104305.tif 000007
【図７】
0004104305.tif 000008
【図８】
0004104305.tif 000009
【図９】
0004104305.tif 000010
【図１０】
0004104305.tif 000011
【図１１】
0004104305.tif 000012
【図１２】
0004104305.tif 000013
【図１３】
0004104305.tif 000014
【図１４】
0004104305.tif 000015
【図１５】
0004104305.tif 000016
【図１６】
0004104305.tif 000017
【図１７】
0004104305.tif 000018
【図１８】
0004104305.tif 000019
【図１９】
0004104305.tif 000020
【図２０】
0004104305.tif 000021
【図２１】
0004104305.tif 000022
【図２２】
0004104305.tif 000023
【図２３】
0004104305.tif 000024
【図２４】
0004104305.tif 000025
【図２５】
0004104305.tif 000026
【図２６】
0004104305.tif 000027
【図２７】
0004104305.tif 000028
【図２８】
0004104305.tif 000029
【図２９】
0004104305.tif 000030
【図３０】
0004104305.tif 000031
【図３１】
0004104305.tif 000032
【図３２】
0004104305.tif 000033
【図３３】
0004104305.tif 000034
【図３４】
0004104305.tif 000035
【図３５】
0004104305.tif 000036
【図３６】
0004104305.tif 000037
【図３７】
0004104305.tif 000038
【図３８】
0004104305.tif 000039
【図３９】
0004104305.tif 000040
【図４０】
0004104305.tif 000041
【図４１】
0004104305.tif 000042
【図４２】
0004104305.tif 000043
【図４３】
0004104305.tif 000044
【図４４】
0004104305.tif 000045
【図４５】
0004104305.tif 000046
【図４６】
0004104305.tif 000047
【図４７】
0004104305.tif 000048
【図４８】
0004104305.tif 000049
【図４９】
0004104305.tif 000050
【図５０】
0004104305.tif 000051
【図５１】
0004104305.tif 000052
【図５２】
0004104305.tif 000053
【図５３】
0004104305.tif 000054
【図５４】
0004104305.tif 000055