【手続補正書】
【提出日】平成20年2月15日(2008.2.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面をなす一面と、凸部をなした板厚の厚い領域と凹部をなした板厚の薄い領域とを有し、且つ前記一面に対向する他面とを備えることを特徴とする半導体基板。
【請求項２】
前記厚い領域は、前記薄い領域の周囲にあって、基板が接着されていることを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記薄い領域に素子が設けられていることを特徴とする請求項１に記載の半導体基板。
【請求項４】
半導体基板における素子が形成される領域の板厚を薄くする工程と、
前記素子が形成される領域に素子を形成する工程と、
前記素子が形成された領域をチップ状に分離する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項５】
半導体基板における素子が形成される領域の周囲に基板を接着する工程と、
前記素子が形成される領域に素子を形成する工程と、
前記素子が形成された領域をチップ状に分離する工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項６】
半導体基板の一面に基板を貼り付ける工程と、
前記半導体基板の他面における素子が形成される領域に素子を形成する工程と、
前記基板から前記半導体基板を分離する工程と、
前記半導体基板の一面に電極を形成する工程と、
を有することを特徴とする半導体素子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体基板及び半導体素子の製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板及び半導体素子の製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上記の目的を達成するために、本発明では凹凸のある半導体基板、半導体基板貼り付け技術、台となる冶具それぞれを用い、高性能な半導体素子を安価で、短時間に製造する半導体基板及び半導体素子の製造方法を提供する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【課題を解決するための手段】本発明の一態様の半導体基板は、平面をなす一面と、凸部をなした板厚の厚い領域と凹部をなした板厚の薄い領域とを有し、且つ前記一面に対向する他面とを備えることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また、本発明の別態様の半導体素子の製造方法は、半導体基板における素子が形成される領域の板厚を薄くする工程と、前記素子が形成される領域に素子を形成する工程と、前記素子が形成された領域をチップ状に分離する工程とを有することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
また、本発明の別態様の半導体素子の製造方法は、半導体基板における素子が形成される領域の周囲に基板を接着する工程と、前記素子が形成される領域に素子を形成する工程と、前記素子が形成された領域をチップ状に分離する工程とを有することを特徴とする。
また、本発明の別態様の半導体素子の製造方法は、半導体基板の一面に基板を貼り付ける工程と、前記半導体基板の他面における素子が形成される領域に素子を形成する工程と、前記基板から前記半導体基板を分離する工程と、前記半導体基板の一面に電極を形成する工程とを有することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
図１は、第１の実施の形態である凹凸を持った半導体基板の平面図である。中央の半導体基板薄型部１は、低損失化を図るためにエッチングや研磨などで薄く構成されており、周辺の半導体基板厚型部２は、機械的強度を保つために中央部よりは厚く設計されている。これを用い、従来基板と同様のプロセスで加工しダイシングによりチップに分けることで、低損失化に必要な薄型素子を作製途中で割ることなく作る事ができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
図４は、図１の半導体基板を使って素子を作った場合にチップとなる半導体素子形成部４を表わした、第１の実施の形態である半導体製造用基板の平面図である。このチップの大きさは、使用用途によって変わり、形も正方形だけではなく長方形、円形もある。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
図８は、第４の実施の形態であり、１チップを１つの半導体基板薄型部１で作るように構成したものである。この形状を持つ基板もエッチングか研磨により作製できる。この構成は、半導体基板厚型部２が最も多く取れる構成なので、最も機械的強度が強くなる。しかしながら、反面、パターン形成工程で合わせずれが起こった時に、素子のパターンが半導体基板厚型部２にかかり歩留まりが著しく悪くなるという問題点がある。チップへの分離方法は、図１と同様である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図１８は、図１７におけるｅ−ｅ´線に沿った断面図である。図１９は、図１７の半導体基板の固定機構別法を表わした平面図である。ここでは、爪状の薄型半導体基板押さえ１０を用いる。この実施の形態では、図１７と比べて着脱が容易に行える。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
その他、本発明の要旨を逸脱しない範囲で全ての半導体基板及び半導体素子の製造方法に種々変形して実施できる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】
第１の実施の形態である半導体基板の平面図。
【図２】
図１におけるａ−ａ´線に沿った断面図。
【図３】
図１におけるａ−ａ´線に沿った断面図。
【図４】
第１の実施の形態である半導体基板の平面図。
【図５】
図４におけるｂ−ｂ´線に沿った断面図。
【図６】
第２の実施の形態である半導体基板の平面図。
【図７】
第３の実施の形態である半導体基板の平面図。
【図８】
第４の実施の形態である半導体基板の平面図。
【図９】
第５の実施の形態である半導体基板の平面図。
【図１０】
第６の実施の形態である半導体基板の平面図。
【図１１】
図１０におけるｃ−ｃ´線に沿った断面図。
【図１２】
第７の実施の形態である半導体基板の平面図。
【図１３】
第８の実施の形態である半導体基板の平面図。
【図１４】
第９の実施の形態である半導体基板の平面図。
【図１５】
図１４におけるｄ−ｄ´線に沿った断面図。
【図１６】
第１０の実施の形態である半導体基板の平面図。
【図１７】
第１１の実施の形態である半導体基板の平面図。
【図１８】
図１７におけるｅ−ｅ´線に沿った断面図。
【図１９】
図１７の半導体基板の固定機構別法を表わした平面図。
【図２０】
図１７におけるｅ−ｅ´線に沿った断面図。
【図２１】
図１７におけるｅ−ｅ´線に沿った断面図。
【符号の説明】
１…半導体基板薄型部
２…半導体基板厚型部
３…酸化膜
４…半導体素子形成部
５…薄型半導体基板
６…台用半導体基板
７…台用半導体基板溝
８…半導体基板台薄型部
９…半導体基板台
１０…薄型半導体基板押さえ
１１…真空溝
１２…真空穴