(57)【特許請求の範囲】
【請求項１】
第１の半導体装置と、前記第１の半導体装置を評価する評価装置を備えた第２の半導体装置とのレイアウト方法であって、
前記第１の半導体装置には、半導体チップの略中央部に設けられた半導体集積回路配置用の第１の領域と、前記半導体集積回路に接続され、前記半導体集積回路を囲むように設けられた複数の入出力端子を配置するための第２の領域と、前記第１の領域と第２の領域との間に設けられ、前記半導体集積回路と前記入出力端子間に設けられる入出力保護回路を配置するための第３の領域とがレイアウトされ、前記第３の領域には、一端が前記半導体集積回路に接続され、他端が前記入出力端子に接続されていない信号線が複数配置され、
前記第２の半導体装置には、
前記第１の半導体装置と同じレイアウトの第１の回路部分と、
前記第１の回路部分の外周部に配置され、前記半導体集積回路評価用に用いる評価用端子とこの評価用端子に接続される評価用入出力保護回路とからなる第２の回路部分とがレイアウトされ、
前記評価用入出力保護回路は、前記信号線に接続されるようにレイアウトされることを特徴とする半導体装置のレイアウト方法。
【請求項２】
第１の半導体装置と、前記第１の半導体装置を評価する評価装置を備えた第２の半導体装置とのレイアウト方法であって、
前記第１の半導体装置には、半導体チップの略中央部に設けられた半導体集積回路配置用の第１の領域と、前記半導体集積回路に接続され、前記半導体集積回路を囲むように設けられた複数の入出力端子を配置するための第２の領域と、前記第１の領域と第２の領域との間に設けられ、前記半導体集積回路と前記入出力端子間に設けられる入出力保護回路を配置するための第３の領域とがレイアウトされ、
前記第２の半導体装置には、
前記第１の半導体装置と同じレイアウトの第１の回路部分と、
前記第１の回路部分の外周部に配置され、前記半導体集積回路評価用に用いる評価用端子とこの評価用端子に接続される評価用入出力保護回路とからなる第２の回路部分とがレイアウトされることを特徴とする半導体装置のレイアウト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とそのレイアウト方法に係わり、特に、半導体装置の評価を高精度に評価可能にした半導体装置とそのレイアウト方法に関する。
【０００２】
【従来の技術】
従来の半導体装置においては、例えば、図６に示すように、半導体集積回路チップを開発設計する段階において、半導体集積回路チップの内蔵機能を動作させるのに必要な入出力端子である信号端子１、電源端子４、グランド端子５の他に、半導体集積回路２０を評価する為だけに使用する評価用信号端子７も設けていた。
【０００３】
半導体集積回路チップサイズが、内蔵された各機能の回路規模の大きさで決まるのではなく、入出力端子の数で決まってしまう場合がある。
【０００４】
特に問題となるのは、同一機能の半導体集積回路チップの実現において、評価用入出力端子を設けた場合の半導体集積回路チップサイズが、評価用端子を含まない製品用の半導体集積回路チップのチップサイズに比べて大きくなってしまう場合である。
【０００５】
図６は、入出力端子（信号端子１、電源端子４、グランド端子５）と評価用信号端子７とを交互に配置することで、チップサイズが出来るだけ大きくならないように考慮されたものである。
【０００６】
また、図６において、入出力端子を交互に置く為には、入出力保護回路２を縦長な構造にする必要があり、このような配置の場合、やはり、チップサイズが大きくなる。
【０００７】
従来、評価用の半導体集積回路チップと製品用の半導体集積回路チップは、同一チップである為、多量に生産する製品用の半導体集積回路チップは、チップサイズの大きい評価用の集積回路チップで生産することになり、この場合、チップコストが高くなるという欠点があった。
【０００８】
また、製品用の半導体集積回路チップと評価用の半導体集積回路チップとを別々に設計して２チップともに最適なチップサイズとした場合、内蔵された機能の回路部分のチップレイアウトが、製品用の半導体集積回路チップと評価用の半導体集積回路チップとでそれぞれ異なったものになる為、両者の電気的な回路特性を同一することが難しく、このような場合、高精度な評価ができないという欠点があった。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、半導体装置の評価を高精度に評価可能にした新規な半導体装置とそのレイアウト方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【００１１】
即ち、本発明に係わる半導体装置のレイアウト方法の第１態様は、
第１の半導体装置と、前記第１の半導体装置を評価する評価装置を備えた第２の半導体装置とのレイアウト方法であって、
前記第１の半導体装置には、半導体チップの略中央部に設けられた半導体集積回路配置用の第１の領域と、前記半導体集積回路に接続され、前記半導体集積回路を囲むように設けられた複数の入出力端子を配置するための第２の領域と、前記第１の領域と第２の領域との間に設けられ、前記半導体集積回路と前記入出力端子間に設けられる入出力保護回路を配置するための第３の領域とがレイアウトされ、前記第３の領域には、一端が前記半導体集積回路に接続され、他端が前記入出力端子に接続されていない信号線が複数配置され、
前記第２の半導体装置には、
前記第１の半導体装置と同じレイアウトの第１の回路部分と、
前記第１の回路部分の外周部に配置され、前記半導体集積回路評価用に用いる評価用端子とこの評価用端子に接続される評価用入出力保護回路とからなる第２の回路部分とがレイアウトされ、
前記評価用入出力保護回路は、前記信号線に接続されるようにレイアウトされることを特徴とするものであり、
叉、第２態様は、
第１の半導体装置と、前記第１の半導体装置を評価する評価装置を備えた第２の半導体装置とのレイアウト方法であって、
前記第１の半導体装置には、半導体チップの略中央部に設けられた半導体集積回路配置用の第１の領域と、前記半導体集積回路に接続され、前記半導体集積回路を囲むように設けられた複数の入出力端子を配置するための第２の領域と、前記第１の領域と第２の領域との間に設けられ、前記半導体集積回路と前記入出力端子間に設けられる入出力保護回路を配置するための第３の領域とがレイアウトされ、
前記第２の半導体装置には、
前記第１の半導体装置と同じレイアウトの第１の回路部分と、
前記第１の回路部分の外周部に配置され、前記半導体集積回路評価用に用いる評価用端子とこの評価用端子に接続される評価用入出力保護回路とからなる第２の回路部分とがレイアウトされることを特徴とするものである。
【００１２】
【００１３】
【００１４】
【発明の実施の形態】
本発明に係わる半導体装置においては、製品用の半導体集積回路チップは、図１に示すように、半導体集積回路チップに内蔵された各機能を動作させるために必要となる信号端子１、電源端子４、グランド端子５（各ボンディングパッド）を、半導体集積回路チップの外周に配置させるレイアウト構成をとり、半導体集積回路チップを評価する為だけに必要となる信号線については、上記各ボンディングパッドの近くに、引き出し用の配線（評価用信号線）３として配置しておく。
【００１５】
また、評価用の半導体集積回路チップでは、図２に示すように、製品用の半導体集積回路チップ部分３１の外側に、評価用信号端子７を配置するように構成している。
【００１６】
【実施例】
以下に、本発明に係わる半導体装置とそのレイアウト方法の具体例を図面を参照しながら詳細に説明する。
【００１７】
（第１の具体例）
図１、２は、
本発明に係わる半導体装置の第１の具体例を示す図であって、これらの図には、半導体チップの略中央部に設けられた半導体集積回路２０配置用の第１の領域２１と、前記半導体集積回路２０に接続され、前記半導体集積回路２０を囲むように設けられた複数の入出力端子１、４、５を配置するための第２の領域２２と、前記第１の領域２１と第２の領域２２との間に設けられ、前記半導体集積回路２０と前記入出力端子１、４、５間に設けられる入出力保護回路２を配置するための第３の領域２３とからなる半導体装置において、
前記第３の領域２３には、一端が前記半導体集積回路２０に接続され、他端が前記入出力端子に接続されていない信号線３が複数配置されていることを特徴とする半導体装置が示され、
又、半導体チップの評価用回路を備えた半導体装置であって、
半導体チップの略中央部に配置された半導体集積回路２０と、前記半導体集積回路２０に接続され、前記半導体集積回路２０を囲むように設けられた複数の入出力端子１、４、５とからなる第１の回路部分３１と、
前記第１の回路部分３１の外周部に設けられ、前記半導体集積回路評価用に用いる評価用端子７とこの評価用端子７に接続される評価用入出力保護回路８とからなる第２の回路部分３２と、
で構成したことを特徴とする半導体装置が示され、
又、半導体チップの略中央部に配置された半導体集積回路２０と、前記半導体集積回路２０に接続され、前記半導体集積回路２０を囲むように設けられた複数の入出力端子１、４、５とからなる第１の半導体装置４１と、前記第１の半導体装置４１を評価する評価装置を備えた第２の半導体装置４２とからなり、
前記第２の半導体装置４２は、
前記第１の半導体装置４１と同じ配置の第１の回路部分３１と、
前記第１の回路部分３１の外周部に配置され、前記半導体集積回路２０評価用に用いる評価用端子７とこの評価用端子に接続される評価用入出力保護回路８とからなる第２の回路部分３２と、
で構成したことを特徴とする半導体装置が示されている。
【００１８】
以下に、第１の具体例を更に詳細に説明する。
【００１９】
本発明の評価用の半導体集積回路チップは、図２に示すように、製品用の半導体集積回路チップ部分３１の外側に、評価用信号端子７と、評価用入出力保護回路８とを配置したレイアウト構成を取っており、半導体集積回路チップ部分３１に内蔵された各機能を形成している回路部分のレイアウトデータは、製品用の半導体集積回路チップ４１と評価用の半導体集積回路チップ４２において、共に同じデータを使用している。
【００２０】
即ち、図１は、本発明の製品用の半導体集積回路チップ４１におけるチップレイアウトの概要である。
【００２１】
内部回路２０は、各種機能を実現している回路部分で、その機能を動作させる為に必要な入出力端子は、チップ外周に配置されている。入出力端子は、信号端子１、電源端子４、グランド端子５で構成されたボンディングパッドである。
【００２２】
信号端子１は、入出力保護回路２を介して内部回路２０と接続している。また、半導体集積回路チップを評価する時に必要となる信号線は、上記ボンディングパッドの近くに評価用信号線３として予め配置して置く。
【００２３】
また、評価用信号線３は、上記ボンディングパッドの近くに配置せずに内部回路２０の外周部分に配置するように構成してもよい。
【００２４】
上記ボンディングパッドは全て、パッケージの外部ピンと接続されることで、製品用の半導体集積回路として動作させることが可能となる。
【００２５】
図２は、本発明の評価用の半導体集積回路チップ４２におけるチップレイアウトを示す図である。
【００２６】
製品用の半導体集積回路チップ部分３１の外側に、評価用信号端子７と評価用入出力保護回路８とを配置したレイアウト構成を取っており、内部回路２０及びその機能を動作させる為に必要な入出力端子（信号端子１、電源端子４、グランド端子５）のレイアウトデータは、製品用の半導体集積回路チップ４１のチップレイアウトデータと同じである。そして、評価用信号線３は、評価用信号端子（ボンディングパッド）７又は評価用入出力保護回路８と接続される。
【００２７】
評価用の半導体集積回路のパッケージ外部ピンに、信号端子１、電源端子４、グランド端子５、評価用信号端子７がそれぞれ接続されることで、評価用の半導体集積回路として動作させることが可能となる。
【００２８】
また、評価用信号端子７が入力端子の場合、その入力端子は、評価時にのみ有効となり、製品時は内部機能の動作に影響しないような論理に固定するような回路構成が採用されている。つまり、製品時の評価用信号線３は、不定やフローティングとなるようなことはない。
【００２９】
（第２の具体例）
次に、本発明の第２の具体例を、図３〜５を用いて説明する。
【００３０】
図３は、第２の具体例での製品用の半導体集積回路チップにおけるチップレイアウトの一例を示す図である。内部回路２０は、各種機能を実現している回路部分で、その機能を動作させる為に必要な入出力端子は、チップ外周に配置されている。その入出力端子は、信号端子１、電源端子４、グランド端子５で構成されたボンディングパッドである。信号端子１は、入出力保護回路２を介して内部回路２０と接続している。
【００３１】
また、半導体集積回路チップを評価する時に必要となる信号は、内部回路２０のレイアウト部内に、評価用信号端子７として予め配置して置く。上記ボンディングパッドは全て、パッケージの外部ピンと接続されることで、製品用の半導体集積回路として動作させることが可能となる。
【００３２】
図４は、第２の具体例での評価用の半導体集積回路チップにおけるチップレイアウトの一例を示す図である。
【００３３】
チップレイアウトデータは、製品用、評価用ともに同じである。
【００３４】
評価用の半導体集積回路として動作させる場合は、図５に示すように、評価用の半導体集積回路チップ１０と他の半導体集積回路チップ１１とを、バンプパッド（信号バンプパッド１、評価用バンプパッド７）により接続し、評価用のパッケージ１３に入れる。そして、評価用の半導体集積回路チップの全信号は、他の半導体集積回路チップ１１を介して入出力される。
【００３５】
このように、第２の具体例の半導体装置は、
半導体チップの略中央部に設けられた半導体集積回路と、前記半導体集積回路に接続され、前記半導体集積回路を囲むように設けられた複数の入出力端子と、前記半導体集積回路と前記入出力端子間に設けられる入出力保護回路とからなる半導体装置において、
前記入出力保護回路で囲まれる領域内に、前記半導体集積回路を評価するための評価用信号入出力用のバンプパッドを設けたことを特徴とするものである。
【００３６】
なお、第２の具体例においても、第１の具体例と同様に、製品用の半導体チップには、一端が前記内部回路２０に接続され、他端が評価用信号バンプパッドに接続されていない信号線を予め配置しておき、評価用の半導体チップには、評価用信号バンプパッドを設けると共に、前記信号線を評価用信号バンプパッドに接続することで、製品用の半導体チップを評価するように構成してもよい。
【００３７】
（第３の具体例）
第３の具体例では、製品用半導体装置には、内部回路を囲むように外周部に入出力保護回路、入出力端子が設けられ、一方、前記内部回路を評価する評価用半導体装置には、前記内部回路と同じ配置を含む回路を配置すると共に、その外周部に入出力保護回路や評価用に必要な入出力端子が設けられている。
【００３８】
従って、この構成においても、製品用と評価用の半導体集積回路において、評価の対象となる内部回路の配線は、ほぼ同一であるから、第１の具体例と同様に、本発明の目的を達成することができる。
【００３９】
このように、第３の具体例の半導体装置は、
半導体チップの略中央部に配置された半導体集積回路と、前記半導体集積回路に接続され、前記半導体集積回路を囲むように設けられた複数の入出力端子とからなる第１の半導体装置と、前記第１の半導体装置の前記半導体集積回路を評価する評価装置を備えた第２の半導体装置とからなり、
前記第２の半導体装置は、
前記第１の半導体装置の半導体集積回路と同じ配置を含む第１の回路部分と、
前記第１の回路部分の外周部に配置され、前記半導体集積回路の評価用に用いる評価用端子とこの評価用端子に接続される評価用入出力保護回路とからなる第２の回路部分と、
で構成したことを特徴とするものである。
【００４０】
【発明の効果】
本発明は、上述のように構成したので、内蔵した各回路の各機能の電気的特性も、製品用、評価用共同一にすることができるから、精度よい評価が可能になった。
【００４１】
又、製品用の半導体集積回路チップ面積を、最適なサイズにできるから、評価用端子を設けることによるチップコストの上昇を抑え、安価な半導体装置を提供することも可能になった。
【００４２】
更に、評価用半導体装置の設計が容易になったので、開発期間の短縮が可能になり、製品を迅速に市場に提供できるようになった。
【図面の簡単な説明】
【図１】  第１の具体例の半導体装置を示す図である。
【図２】  第１の具体例の評価用の半導体装置を示す図である。
【図３】  第２の具体例の半導体装置を示す図である。
【図４】  第２の具体例の評価用の半導体装置を示す図である。
【図５】  第２の具体例の断面図である。
【図６】  従来の半導体装置を示す図である。
【符号の説明】
１  信号端子
２  入出力保護回路
３  評価用信号線
４  電源端子
５  グランド端子
２０  内部回路
２１  第１の領域
２２  第２の領域
２３  第３の領域
３１  第１の回路部分
３２  第２の回路部分
４１  第１の半導体装置
４２  第２の半導体装置
【図１】
0004134598.tif 000002
【図２】
0004134598.tif 000003
【図３】
0004134598.tif 000004
【図４】
0004134598.tif 000005
【図５】
0004134598.tif 000006
【図６】
0004134598.tif 000007