(57)【特許請求の範囲】
【請求項１】
電子部品を搭載するための凹み部が設けられた第１の電子部品搭載用基板と、
上記第１の電子部品搭載用基板に設けられた凹み部に搭載される電子部品と、
上記凹み部が設けられた面と反対側の面上に搭載される電子部品と、
電子部品を搭載する基板であって、直方体形状の第２の電子部品搭載用基板と、
上記直方体形状の第２の電子部品搭載用基板上に搭載される電子部品と、
上記電子部品が搭載された第１の電子部品搭載用基板と、上記電子部品が搭載された直方体形状の第２の電子部品搭載用基板とが、一面上に取り付けられ、上記第１及び第２の電子部品搭載用基板に搭載された電子部品と外部とを電気的に接続するための外部接続用基板と、
上記第１及び第２の電子部品搭載基板と電子部品とを覆うように、上記外部接続用基板上に形成される封止部とを有し、
上記凹み部が設けられた面を上記外部接続用基板側にして上記第１の電子部品搭載用基板が、上記外部接続用基板に取り付けられていることを特徴とする電子部品パッケージ。
【請求項２】
上記第１の電子部品搭載用基板と上記外部接続用基板との接続箇所と、上記第２の電子部品搭載用基板と上記外部接続用基板との接続箇所とは、外部接続用基板の一面上に取り付けられる電子部品搭載用基板の数が異なる他の電子部品パッケージにおける、電子部品搭載用基板と外部接続用基板との接続箇所と統一化されており、
上記第１の電子部品搭載用基板に設けられた凹み部は、上記接続箇所を避けて形成されていることを特徴とする請求項１に記載の電子部品パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子部品パッケージに関し、特に、複数の電子部品を収容するために用いて好適なものである。
【０００２】
【従来の技術】
従来から、複数の電子部品を収容する電子部品パッケージとして、システム・イン・パッケージ（SIP；System In Package）、マルチ・チップ・パッケージ（MCP；Multi Chip Package）、またはマルチ・チップ・モジュール（MCM；Multi Chip Module）と呼ばれるものがある。
【０００３】
かかる複数の電子部品を収容する電子部品パッケージの従来の技術を、図面を参照しながら以下に簡単に説明する。
図８〜図１１は、従来の技術を示し、電子部品パッケージの概略構造を示した断面図である。
【０００４】
図８に示すように、電子部品パッケージの第１の従来例では、パッケージ基板１００の下面に半田ボール１１０が設けられる一方、パッケージ基板１００の上面には、樹脂１２０により封止されている半導体チップ１３０、１４０が横に並べて搭載される。なお、半導体チップ１３０、１４０は、パッケージ基板１００にボンディングワイヤー１５０〜１５３によって電気的に接続される。
【０００５】
また、図９に示すように、第２の従来例では、半導体チップ２００と、上記半導体チップ２００より床面積の小さい半導体チップ２１０とをパッケージ基板２２０上に順次積み上げ、上記半導体チップ２００、２１０を樹脂２３０で封止するようにしている。
【０００６】
なお、パッケージ基板２２０の下面には、上記第１の従来例と同様に半田ボール２４０が設けられる。また、半導体チップ２００、２１０は、パッケージ基板２２０にボンディングワイヤー２５０〜２５３によって電気的に接続される。
【０００７】
また、図１０に示すように、第３の従来例では、半導体チップ３１０、３２０をパッケージ基板３００の上面に搭載するとともに、半導体チップ３３０をパッケージ基板３００の下面に搭載するようにしている。そして、上記半導体チップ３１０、３２０と、半導体チップ３３０をそれぞれ樹脂３４０、３５０で封止するようにしている。なお、パッケージ基板３００の下面には、上記第１及び第２の従来例と同様に半田ボール３６０が設けられる。また、半導体チップ３１０、３２０、３３０はパッケージ基板３００に、ボンディングワイヤー３７０〜３７５によって電気的に接続されている。
【０００８】
さらに、図１１に示すように、第４の従来例では、ボンディングワイヤー４１０、４１１によってパッケージ基板４００と電気的に接続された内部基板４２０の上面に半導体チップ４３０、４４０、４５０が横に並べて搭載され、上記搭載された半導体チップ４３０、４４０、４５０を樹脂４６０で封止するようにしている。なお、パッケージ基板４００の下面には、上記第１〜第３の従来例と同様に半田ボール４７０が設けられる。また、半導体チップ４３０、４４０、４５０は内部基板４２０にボンディングワイヤー４１２〜４１７によって電気的に接続される。これにより半導体チップ４３０、４４０、４５０とパッケージ基板４００とが内部基板４２０を介して電気的に相互に接続される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の電子部品パッケージでは、以下のような問題点があった。
【００１０】
まず、上記第１の従来例では、パッケージ基板１００上に搭載される半導体チップの数に比例して電子部品パッケージの床面積が大きくなってしまい、電子部品パッケージの外形寸法が大きくなってしまうという問題点があった。
【００１１】
また、上記第２の従来例では、パッケージ基板２２０に搭載される半導体チップ２００上に上記半導体チップ２００よりも床面積の小さい半導体チップ２１０を積み上げなければならないことや、半導体チップ２００と半導体チップ２１０の接続関係や、半導体チップ２００とパッケージ基板２２０の接続の関係から、電子部品パッケージ内に収容することができる半導体チップの外形寸法に対する制約が大きくなってしまうという問題点があった。
【００１２】
そして、上記第３の従来例では、パッケージ基板３００の下面にマザーボードと接続するための半田ボール３６０を設けなければならないことから、パッケージ基板３００の下面に搭載される半導体チップ３３０の床面積に対する制約が大きくなってしまう。また、パッケージ基板３００と上記マザーボードとの間の隙間は半田ボール３６０によって確保されることから、パッケージ基板３００の下面に搭載される半導体チップ３３０の高さに対する制約も大きくなってしまう。このように、上記第３の従来例では、パッケージ基板３００の下面に搭載される半導体チップ３３０の外形寸法に対する制約が大きくなってしまうという問題点があった。
【００１３】
さらに、上記第４の従来例では、内部基板４２０上に複数の半導体チップを横に並べて搭載するようにしているので、上述した第１の従来例と同様に、電子部品パッケージ内に収容される半導体チップの数に比例してパッケージの床面積が大きくなり、パッケージの外形寸法が大きくなってしまうという問題点があった。
【００１４】
この他、第４の従来例のように、半導体チップなどの電子部品を搭載するための内部基板４２０を有する従来の電子部品パッケージでは、内部基板４２０の形状が変わるたびに、それらに適合するパッケージ基板を製作し直さなければならなかった。これにより、パッケージ基板の開発コストがかさみ、電子部品パッケージのコストが高くなってしまうという問題点があった。
【００１５】
本発明は、上述の問題点に鑑み、複数の電子部品を収容することによって生じる電子部品パッケージの外形寸法の増大と、電子部品パッケージ内に収容される電子部品の外形寸法の制約を最小限に抑えるようにすることを第１の目的とする。
【００１６】
電子部品を搭載する基板を内部に有する構成の電子部品パッケージのコストを低減させるようにすることを第２の目的とする。
【００１７】
【課題を解決するための手段】
本発明は、上記の課題を解決するため、以下に示す態様を備える。
【００１８】
本発明の第１の態様は、電子部品を搭載するための凹み部が設けられた第１の電子部品搭載用基板と、上記第１の電子部品搭載用基板に設けられた凹み部に搭載される電子部品と、上記凹み部が設けられた面と反対側の面上に搭載される電子部品と、電子部品を搭載する基板であって、直方体形状の第２の電子部品搭載用基板と、上記直方体形状の第２の電子部品搭載用基板上に搭載される電子部品と、上記電子部品が搭載された第１の電子部品搭載用基板と、上記電子部品が搭載された直方体形状の第２の電子部品搭載用基板とが、一面上に取り付けられ、上記第１及び第２の電子部品搭載用基板に搭載された電子部品と外部とを電気的に接続するための外部接続用基板と、上記第１及び第２の電子部品搭載基板と電子部品とを覆うように、上記外部接続用基板上に形成される封止部と有し、上記凹み部が設けられた面を上記外部接続用基板側にして上記第１の電子部品搭載用基板が、上記外部接続用基板に取り付けられていることを特徴としている。
【００１９】
かかる第１の態様における構成では、電子部品が搭載される凹み部が設けられた第１の電子部品搭載用基板と、直方体形状の第２の電子部品搭載用基板とが、外部接続用基板の一面上に取り付けられるようにする。第１の電子部品搭載用基板は、凹み部が設けられた面と反対側の面上にも電子部品が搭載され、更に、凹み部が設けられた面が外部接続用基板側になるように、外部接続用基板に取り付けられる。
【００２０】
【発明の実施の形態】
（第１の実施の形態）
次に、添付の図面を参照しながら、本発明の第１の実施の形態である電子部品パッケージについて説明する。
【００２１】
図１は、本発明の第１の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
図１において、電子部品パッケージ１は、パッケージ基板２と、内部基板３と、半導体チップ４〜６と、ボンディングワイヤー７〜１０と、半田ボール１１と、封止部として封止樹脂１２を有している。
【００２２】
図１に示すように、電子部品パッケージ１は、パッケージ基板２の上面２ａの所定領域に取り付けられる内部基板３上に半導体チップ４〜６を搭載する構成のものである。このように、本実施の形態では半導体チップ４〜６が電子部品に相当する。なお、本実施の形態では電子部品の一例として半導体チップ４〜６を挙げるが、電子部品は半導体チップ４〜６に限定されず、例えば抵抗、コイル、キャパシタなどであってもよい。また、複数種類の部品（例えば半導体チップと抵抗）を内部基板３に搭載するようにしてもよい。
【００２３】
内部基板３は、パッケージ基板２に取り付けられる側の面で凹み部３ａを有している。この内部基板３は、パッケージ基板２との接触面に対して接着剤や半田付けなどによる処理が行われることにより、パッケージ基板２に取り付けられる。
【００２４】
このようにしてパッケージ基板２に取り付けられた内部基板３の上面３ｂと凹み部３ａの所定領域には、半導体チップ搭載領域と、半導体チップ接続領域とが形成されている。この半導体チップ接続領域は、半導体チップ４〜６を搭載するための領域である。また、半導体チップ接続領域は、内部基板３の上面３ｂに形成されている回路パターンと、半導体チップ４〜６とを電気的に接続するための領域である。
【００２５】
内部基板３の上面３ｂに形成された上記半導体チップ搭載領域に半導体チップ４、５が搭載される。そして、上記搭載された半導体チップ４、５と、上記内部基板３の上面３ｂに形成された半導体チップ接続領域とが金（Ａｕ）やアルミニウム（Ａｌ）を主原料としたボンディングワイヤー７、８により相互に接続される。これにより、半導体チップ４、５が、内部基板３の上面３ｂに形成されている回路パターンに電気的に接続される。
【００２６】
また、内部基板３の凹み部３ａに形成された上記半導体チップ搭載領域には半導体チップ６が搭載される。そして、上記搭載された半導体チップ６と、上記内部基板３の凹み部３ａに形成された半導体チップ接続領域とが、金（Ａｕ）やアルミニウム（Ａｌ）を主原料としたボンディングワイヤー９により電気的に相互に接続される。
【００２７】
なお、半導体チップ４〜６は、上記半導体チップ接続領域に接着剤などにより接着されて搭載される。また、ボンディングワイヤー７〜９を用いた接続は、熱圧着などを用いることにより実現される。
【００２８】
そして、内部基板３には、凹み部３ａと上面３ｂとを貫通するスルーホール３ｃ、３ｄが形成されており、このスルーホール３ｃ、３ｄを介して半導体チップ６が内部基板３の上面３ｂに形成されている回路パターンに電気的に接続される。
【００２９】
また、内部基板３の凹み部３ａは、内部基板３をパッケージ基板２に搭載したときに、凹み部３ａに搭載される半導体チップ６やボンディングワイヤー９などがパッケージ基板２に接触しない程度の深さを有している。
【００３０】
さらに、内部基板３の上面３ｂには、上記半導体チップ搭載領域及び接続領域とは別に、パッケージ基板２の上面２ａに形成されている回路パターンと電気的な接続を行うためのパッケージ基板接続領域が形成されている。
【００３１】
そして、上記パッケージ基板接続領域とパッケージ基板２とが、金（Ａｕ）やアルミニウム（Ａｌ）を主原料としたボンディングワイヤー１０により相互に接続されている。
【００３２】
こうして、内部基板３に搭載された半導体チップ４〜６とパッケージ基板２とが、内部基板３を介して電気的に相互に接続される。なお、上記ボンディングワイヤー１０を用いた電気的な接続は、熱圧着などを用いることにより実現される。このように、本実施の形態では内部基板３が電子部品搭載用基板として配設される。
【００３３】
また、上述したようにして半導体チップ４〜６と電気的に接続されたパッケージ基板２には、上面２ａと下面２ｂを貫通するスルーホール２ｃ、２ｄが形成されている。そして、このスルーホール２ｃ、２ｄを介してパッケージ基板２と、パッケージ基板２の下面２ｂ上の所定領域に複数形成された半田ボール１１とが電気的に相互に接続される。このように、本実施の形態ではパッケージ基板２が外部接続用基板として配設される。
【００３４】
上記半田ボール１１は、電子部品パッケージ１を外部のマザーボード１３に表面実装するためのものであり、この半田ボール１１により、電子部品パッケージ１内の半導体チップ４〜６が外部のマザーボード１３に電気的に接続される。なお、本実施の形態では、半導体チップ４〜６とマザーボード１３との接続を、半田ボール１１を用いて行うようにしているが、リード（ピン）などの他の手段を用いて行うようにしてもよい。
【００３５】
以上のようにして構成された内部基板３と半導体チップ４〜６とを覆うように、パッケージ基板２上に封止樹脂１２が形成される。この封止樹脂１２は、トランスファーモールド法などにより所定の形状に形成される。これにより、内部基板３と半導体チップ４〜６が封止樹脂１２内に封止される。
【００３６】
なお、本実施の形態では、半導体チップ４〜６を封止するためにエポキシ樹脂などからなる封止樹脂１２を用いるようにしたが、半導体チップ４〜６を封止する材料は樹脂に限定されず、例えばセラミックなどであってもよい。
【００３７】
次に、図２のフローチャートを参照しながら、本実施の形態の電子部品パッケージ１の製造方法の一例を説明する。
【００３８】
まず、最初のステップＳ１において、内部基板３と半導体チップ４〜６とを自動マウンターにセットする。そして、上記自動マウンターを作動させて、内部基板３の上面３ｂに第１及び半導体チップ４、５を、内部基板３の凹み部３ａに半導体チップ６を、それぞれマウント（搭載）する。
【００３９】
次に、ステップＳ２において、半導体チップ４〜６がマウントされた内部基板３をボンダーにセットする。そして、上記ボンダーを作動させて、内部基板３上に形成された半導体チップ形成領域と半導体チップ４〜６とをボンディングワイヤー７〜９を用いてボンディングする。なお、上記ボンディングは、熱圧着や摩擦圧着などにより実現される。
【００４０】
次に、ステップＳ３において、半導体チップ４〜６と電気的に接続された内部基板３と、パッケージ基板２とを自動マウンターにセットする。そして、上記自動マウンターを作動させ、パッケージ基板２上の所定領域に内部基板３をマウントする（取り付ける）。
【００４１】
次に、ステップＳ４において、内部基板３をマウントしたパッケージ基板２をボンダーにセットする。そして、上記ボンダーを作動させて、内部基板３の上面３ｂに形成されたパッケージ基板接続領域とパッケージ基板２とをボンディングワイヤー１０を用いてボンディングする。なお、上記ボンディングは、熱圧着や摩擦圧着などにより実現される。
【００４２】
次に、ステップＳ５において、下面に半田ボール１２が形成されたパッケージ基板２を金型にセットし、例えばトランスファーモールド封入法を用いてパッケージ基板２の上面に封止樹脂１２を形成する。
【００４３】
次に、ステップＳ６において、内部基板３と電気的に接続されたパッケージ基板２の下面の所定領域に半田ボール１２を形成する。
【００４４】
以上のように、本実施の形態では、内部基板３に凹み部３ａを設け、上記凹み部３ａに半導体チップ６を搭載するようにしたので、電子部品パッケージ１の外形寸法を大きくせずにより多くの半導体チップを搭載することができる。
【００４５】
すなわち、電子部品パッケージ１の大きさが同じであれば、従来よりも数多くの半導体チップを搭載することができ、従来よりも少ない数のパッケージで所望の数の半導体チップをマザーボード１３に実装することができる。これにより、マザーボード１３側での配線（接続端子の数）を減らすことができる。
【００４６】
このように、本実施の形態の電子部品パッケージ１を用いれば、複数の半導体チップを収容することによる電子部品パッケージ１の外形寸法の増大を最小限に抑えることができる。
【００４７】
また、内部基板３の凹み部３ａの大きさは、内部基板３の外形に応じて変えることができるので、電子部品パッケージ１の内に収容される半導体チップの大きさに対する制約を最小限に抑えることができる。
【００４８】
なお、本実施の形態では、内部基板３の上面３ｂに搭載される半導体チップの数が２つの場合を例示したが、内部基板３の上面３ｂに搭載される半導体チップの数は２つに限定されない。また、内部基板３の凹み部３ａに搭載される半導体チップの数についても１つに限定されない。
【００４９】
また、本実施の形態では、内部基板３に凹み部３ａが１つ形成されている場合について例示したが、内部基板３に形成される凹み部３ａの数は複数あってもよい。
【００５０】
（第２の実施の形態）
次に、添付の図面を参照しながら、本発明の第２の実施の形態である電子部品パッケージについて説明する。
【００５１】
図３は、本発明の第２の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図３において、上述した第１の実施の形態と同一の部分については、図１に付した符号と同一の符号を付し詳細な説明を省略する。
【００５２】
図３において、電子部品パッケージ２１は、パッケージ基板２と、内部基板３と、半導体チップ４〜６と、半田ボール１１と、封止樹脂１２と、バンプ２２〜２６とを有している。
【００５３】
上述した第１の実施の形態の電子部品パッケージ１では、内部基板３と半導体チップ４〜６との電気的な接続と、内部基板３とパッケージ基板２との電気的な接続とをボンディングワイヤー７〜１０により行うようにした。これに対し、本実施の形態の電子部品パッケージ２１では、図３に示すように、これらの電気的な接続を金（Ａｕ）バンプや半田バンプなどのバンプ２２〜２６により行うようにしている。
【００５４】
すなわち、本実施の形態では、上述した第１の実施の形態における半導体チップ接続工程（図２のステップＳ２）と、内部基板接続工程（図２のステップＳ４）において、めっき法、蒸着法、転写法、スタッドバンプ法などによりバンプ２２〜２６を形成する。そして、内部基板３と半導体チップ４〜６との電気的な接続と、内部基板３とパッケージ基板２との電気的な接続とを上記バンプ２２〜２６を用いて行うようにしている。
なお、本実施の形態の電子部品パッケージ２１のその他の構成及び製造方法は、上述した第１の実施の形態と同様であるので詳細な説明を省略する。
【００５５】
このように、本実施の形態では、内部基板３と半導体チップ４〜６との電気的な接続と、内部基板３とパッケージ基板２との電気的な接続とをバンプ２２〜２６により行うようにしたので、これらの接続をワイヤレスで行うことができ、ボンディングワイヤーの断線不良などを防止することができる。
【００５６】
（第３の実施の形態）
次に、添付の図面を参照しながら、本発明の第３の実施の形態である電子部品パッケージについて説明する。
【００５７】
図４は、本発明の第３の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図４において、上述した第１の実施の形態及び第２の実施の形態と同一の部分については、図１及び図３に付した符号と同一の符号を付し詳細な説明を省略する。
【００５８】
図４において、電子部品パッケージ３１は、パッケージ基板２と、内部基板３と、半導体チップ４〜６と、半田ボール１１と、封止樹脂１２と、バンプ２２〜２４と、ピンコネクタ３２、３３とを有している。
【００５９】
上述した第２の実施の形態の電子部品パッケージ２１では、内部基板３とパッケージ基板２との電気的な接続をバンプ２５、２６により行うようにした。これに対し、本実施の形態の電子部品パッケージ３１では、図４に示すように、これらの接続をピンコネクタ３２、３３により行うようにしている。
【００６０】
ピンコネクタ３２、３３は、雄端子（プラグ）と雌端子（リセプタクル）とを有しており、上記雄端子及び雌端子のうちの何れか一方がパッケージ基板２に設けられ、他方が内部基板３に設けられる。
【００６１】
そして、本実施の形態では、上述した第２の実施の形態における内部基板接続工程において、ピンコネクタ３２、３３の雄端子を雌端子に圧挿して、内部基板３とパッケージ基板２との電気的な接続を行うようにしている。
なお、本実施の形態の電子部品パッケージ３１のその他の構成及び製造方法は、上述した第２の実施の形態と同様であるので詳細な説明を省略する。
【００６２】
このように、本実施の形態では、内部基板３とパッケージ基板２との電気的な接続をピンコネクタ３２、３３により行うようにしたので、これらの接続をより確実に行うことができる。
【００６３】
（第４の実施の形態）
次に、添付の図面を参照しながら、本発明の第４の実施の形態である電子部品パッケージについて説明する。
【００６４】
図５は、本発明の第４の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図５において、上述した第１〜第３の実施の形態と同一の部分については、図１、図３及び図４に付した符号と同一の符号を付し詳細な説明を省略する。
【００６５】
図５において、電子部品パッケージ４１は、パッケージ基板２と、下側内部基板４２と、上側内部基板４３と、半導体チップ４４〜４８と、バンプ４９〜５７と、半田ボール１１と、封止樹脂１２とを有している。
【００６６】
図５に示すように、電子部品パッケージ４１は、パッケージ基板２の上面２ａの所定領域に取り付けられる下側内部基板４２の上に上側内部基板４３を積み重ねた構成となっている。この下側内部基板４２と上側内部基板４３の構造は、上述した第１の実施の形態における内部基板３と同様である。
【００６７】
具体的に、下側内部基板４２の凹み部４２ａには、半導体チップ４４が搭載されており、半導体チップ４４と下側内部基板４２とはバンプ４９により電気的に相互に接続されている。そして、パッケージ基板２の上面２ａの所定位置には、下側内部基板４２が凹み部４２ａを下向きにして取り付けられる。具体的に説明すると、上記下側内部基板４２とパッケージ基板２の上面２ａとの接触面の所定領域とがバンプ５０、５１により相互に接続される。これにより、下側内部基板４２とパッケージ基板２とが電気的に相互に接続される。
【００６８】
また、上側内部基板４３の凹み部４３ａには、半導体チップ４５が搭載され、半導体チップ４５と上側内部基板４３とがバンプ５２により電気的に接続されている。さらに、上側内部基板４３の上面４３ｂには、半導体チップ４６〜４８が搭載され、半導体チップ４６〜４８と上側内部基板４３とがバンプ５３〜５５により電気的に相互に接続されている。
【００６９】
このようにして半導体チップ４５〜４８が搭載される上側内部基板４３は、凹み部４３ａを下向きにして下側内部基板４２の上面４２ｂに積み重ねて取り付けられる。この際、上記上側内部基板４３と下側内部基板４２の上面４２ａとの接触面の所定領域がバンプ５６、５７により電気的に相互に接続される。
【００７０】
すなわち、本実施の形態では、上述した第１の実施の形態における半導体チップマウント工程（図２のステップＳ１）において、下側内部基板４２及び上側内部基板４３に設けられている半導体搭載領域に半導体チップ４４〜４８をマウントし、その後半導体チップ接続工程を行う（図２のステップＳ２）。
【００７１】
そして、内部基板取り付け工程（図２のステップＳ３）において、半導体チップ４４〜４８をマウントした下側内部基板４２をパッケージ基板２の上面２ａの所定領域にマウントする。そして、凹み部４３ａを有する面を下向きにして下側内部基板４２の上面４２ａに上側内部基板４３をマウントする。このように、本実施の形態では、下側内部基板４２及び上側内部基板４３が電子部品搭載用基板に相当する。
なお、本実施の形態の電子部品パッケージ４１のその他の構成及び製造方法は、上述した第２の実施の形態と同様であるので詳細な説明を省略する。
【００７２】
このように、本実施の形態では、下側内部基板４２の上に上側内部基板４３を積み上げ、上記下側内部基板４２と上側内部基板４３に半導体チップ４４〜４８を搭載するようにしたので、上述した第１〜第３の実施の形態の電子部品パッケージと同じ床面積でより多くの半導体チップを電子部品パッケージ４１に搭載することができる。したがって、電子部品パッケージ４１内により多くの半導体チップを収容しても、電子部品パッケージ４１の大きさの増大を最小限に抑えることができる。
【００７３】
なお、本実施の形態では、２つの内部基板（下側内部基板４２、上側内部基板４３）を積み上げるようにして電子部品パッケージ４１を構成したが、内部基板の数は２つに限定されず、３つ以上であってもよい。
【００７４】
また、本実施の形態のように、パッケージ基板２、半導体チップ４４〜４８、下側内部基板４２、及び上側内部基板４３間の電気的な相互接続をバンプ４９〜５７により行うようにすれば、下側内部基板４２上に積み上げられる上側内部基板４３の床面積を下側内部基板４２と同じにすることができる。したがって、従来のように内部基板を積み上げて電子部品パッケージを構成する際に、下側の内部基板よりも上側の内部基板の床面積を小さくしなければならないということがなくなり好ましい。ただし、上述した第１の実施の形態のようにボンディングワイヤーを用いたり、第３の実施の形態のようにピンコネクタを用いたりしてこれらの接続を行うようにしてもよい。
【００７５】
（第５の実施の形態）
次に、添付の図面を参照しながら、本発明の第５の実施の形態である電子部品パッケージについて説明する。なお、本実施の形態の電子部品パッケージは、パッケージ基板と、上記パッケージ基板上に取り付けられる内部基板との接続関係に特徴があり、その他の構成については上述した第１〜第４の実施の形態と同様である。したがって、ここでは、パッケージ基板と内部基板との接続関係についてのみ説明を行う。
【００７６】
図６は、本発明の第５の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図６において、上述した第１〜第４の実施の形態と同一の部分については、図１、図３、図４、及び図５に付した符号と同一の符号を付し詳細な説明を省略する。
【００７７】
図６に示すように、本実施の形態の電子部品パッケージでは、電子部品搭載用基板に相当する内部基板７２〜７４と、外部接続用基板に相当するパッケージ基板７１との電気的な接続箇所を統一するようにして、内部基板７２〜７４のうちの何れか１つをパッケージ基板７１に取り付けるようにしている。
【００７８】
具体的には、内部基板７２〜７４の水平方向の長さを略同様にし、内部基板７２〜７４の下面７２ａ〜７４ａに設けられるバンプ７５〜８０の配設箇所と配設個数を統一するようにする。そして、パッケージ基板７１の上面７１ａにおける上記内部基板７２〜７４との電気的な接続領域７１ｅ、７１ｆをバンプ７５〜８０に合わせて形成するようにする。
【００７９】
すなわち、本実施の形態では、パッケージ基板７１と内部基板７２〜７４の取り付け箇所を上述したようにして統一する。これにより、内部基板取り付け工程（図２のステップＳ３）において、内部基板７２〜７４の形状が異なっている場合でも、同一のパッケージ基板７１を用いて電子部品パッケージを製造することができるようにしている。
【００８０】
すなわち、本実施の形態の電子部品パッケージでは、異なる形状の内部基板７２〜７４に対し、パッケージ基板７１を共通化することができる。これにより、パッケージ基板７１を一度開発すれば、内部基板の形状を変更して電子部品パッケージを製造する場合でも以前に開発したパッケージ基板７１を使用することができる。
【００８１】
したがって、パッケージ基板７１の開発コストを低減することができ、電子部品パッケージの製造コストを低減させることができる。
【００８２】
なお、本実施の形態では、内部基板７２側にバンプ７５〜８０を設けて内部基板７２とパッケージ基板７１とを電気的に接続するようにしたが、パッケージ基板７１にバンプを設けて内部基板７２とパッケージ基板７１とを電気的に接続するようにしてもよい。
【００８３】
また、本実施の形態では、内部基板７２〜７４とパッケージ基板７１との取り付けをより強固に行うために、内部基板７２〜７４の水平方向の大きさを略同様にするようにしたが、内部基板７２〜７４の水平方向の長さは必ずしも同じである必要はない。
【００８４】
また、本実施の形態では、パッケージ基板７１と内部基板７２〜７４の電気的な接続にバンプ７５〜８０を使用した場合について説明したが、内部基板７２〜７４とパッケージ基板７１との電気的な接続箇所を統一することができれば、パッケージ基板７１と内部基板７２〜７４の電気的な接続にバンプを用いなくてもよい。
【００８５】
例えば、パッケージ基板７１と内部基板７２〜７４とをボンディングワイヤーで接続する場合には、内部基板７２〜７４の水平方向の大きさと、内部基板７２〜７４におけるボンディングワイヤーの接着位置及び接着個数とを統一し、且つパッケージ基板７１の上面７１ａにおける上記内部基板７２〜７４との電気的な接続領域を上記ボンディングワイヤーの接着位置及び接着個数に合わせるようにすればよい。
【００８６】
なお、上記において、内部基板７２〜７４とパッケージ基板７１との電気的な接続箇所は、内部基板７２〜７４とパッケージ基板７１とが電気的に適切に接続される範囲であれば、完全に統一されている必要はないということは言うまでもない。
【００８７】
さらに、本実施の形態では、バンプにより電気的に接続された半導体チップ８１〜９０を内部基板７２〜７４の所定領域に搭載するようにしているが、上述した第１〜第４の実施の形態で説明したように、半導体チップと内部基板７２〜７４との接続にバンプを用いずにワイヤボンディングやピンコネクタを用いてもよい。
また、上述した第４の実施の形態のように、内部基板を縦積みにして構成するようにしてもよい。
【００８８】
（第６の実施の形態）
次に、添付の図面を参照しながら、本発明の第６の実施の形態である電子部品パッケージについて説明する。なお、本実施の形態の電子部品パッケージも、上述した第５の実施の形態と同様、パッケージ基板と、上記パッケージ基板上に取り付けられる内部基板との接続関係に特徴があるので、パッケージ基板と内部基板との接続関係についてのみ説明を行う。
【００８９】
図７は、本発明の第６の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。なお、図７において、上述した第１〜第５の実施の形態と同一の部分については、図１及び図３〜図６に付した符号と同一の符号を付し詳細な説明を省略する。
【００９０】
図７に示すように、本実施の形態では、第１の内部基板９２及び直方体形状である第２の内部基板９３の下面９２ａ、９３ａに設けられるバンプ９４、９５の配設箇所と配設個数を統一し、且つバンプ９４、９５を、パッケージ基板７１の上面７１ａに形成される接続領域７１ｅ、７１ｆに合わせて形成するようにする。
【００９１】
すなわち、パッケージ基板７１と第１及び第２の内部基板９２、９３との接続箇所と、上述した第５の実施の形態におけるパッケージ基板７１と内部基板７２〜７４との接続箇所とを統一することにより、パッケージ基板７１の上面７１ａに複数の内部基板（第１の内部基板９２及び第２の内部基板９３）を取り付ける場合であっても、上述した第５の実施の形態におけるパッケージ基板７１と同一のパッケージ基板を用いて電子部品パッケージを製造できるようにしている。
【００９２】
なお、図７においても、パッケージ基板７１と内部基板９２、９３との電気的な接続にバンプ９４、９５を使用した場合を例示しているが、上述した第５の実施の形態と同様にパッケージ基板７１と内部基板９２、９３の電気的な接続にバンプを用いなくてもよく、また、内部基板９２ではなくパッケージ基板７１にバンプを設けるようにしてもよい。
【００９３】
また、図７においては、パッケージ基板７１の上面７１ａに搭載する内部基板の数が２つの場合を例示しているが、パッケージ基板７１の上面７１ａに取り付ける内部基板の数は２つに限定されない。
【００９４】
さらに、本実施の形態では、バンプにより電気的に接続された半導体チップ９６〜９８を内部基板９２、９３の所定領域に搭載するようにしているが、上述した第５の実施の形態と同様に、半導体チップ９６〜９８と内部基板９２、９３との接続にバンプを用いずにワイヤボンディングやピンコネクタを用いてもよい。
【００９５】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）  電子部品を搭載するための凹み部が設けられた電子部品搭載用基板と、
上記電子部品搭載用基板に設けられた凹み部に搭載される電子部品と、
上記電子部品が搭載された電子部品搭載用基板が取り付けられ、上記電子部品搭載用基板に搭載された電子部品と外部とを電気的に接続するための外部接続用基板と、
上記電子部品搭載基板と電子部品とを覆うように、上記外部接続用基板上に形成される封止部とを有することを特徴とする電子部品パッケージ。
【００９６】
（付記２）  上記凹み部が設けられている面を上記外部接続用基板側にして上記電子部品搭載用基板を上記外部接続用基板に取り付ける構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【００９７】
（付記３）  上記凹み部が設けられた面と反対側の面上に搭載される電子部品をさらに有することを特徴とする付記２に記載の電子部品パッケージ。
【００９８】
（付記４）  上記凹み部が設けられた電子部品搭載用基板を複数有し、
上記凹み部が設けられた複数の電子部品搭載用基板を積み重ねて構成したことを特徴とする付記１に記載の電子部品パッケージ。
【００９９】
（付記５）  上記凹み部が設けられている面を上記外部接続用基板側にして上記凹み部が設けられた複数の電子部品搭載用基板を積み重ねて構成したことを特徴とする付記４に記載の電子部品パッケージ。
【０１００】
（付記６）  上記積み重ねて構成した複数の電子部品搭載用基板のうち、最上段にある電子部品搭載用基板の上面に搭載される電子部品をさらに有することを特徴とする付記５に記載の電子部品パッケージ。
【０１０１】
（付記７）  上記凹み部が設けられた電子部品搭載用基板を複数有し、
上記凹み部が設けられた複数の電子部品搭載用基板を、上記外部接続用基板上に取り付ける構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【０１０２】
（付記８）  電子部品を搭載する直方体形状の電子部品搭載用基板と、
上記直方体形状の電子部品搭載用基板上に搭載される電子部品とをさらに有し上記直方体形状の電子部品搭載用基板を、上記外部接続用基板上に取り付ける構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【０１０３】
（付記９）  上記直方体形状の電子部品搭載用基板を複数有し、
上記複数の直方体形状の電子部品搭載用基板を、上記外部接続用基板上に取り付ける構成にしたことを特徴とする付記８に記載の電子部品パッケージ。
【０１０４】
（付記１０）  上記電子部品と電子部品搭載用基板とを、ワイヤボンディングによる接続、バンプを用いた接続、及びピンコネクタを用いた接続のうちの何れかにより電気的に接続する構成にしたことを特徴とする付記１に記載の電子部品パッケージ。
【０１０５】
【発明の効果】
以上説明したように本発明によれば、電子部品パッケージの大きさの増大を抑えることが可能になるとともに、電子部品パッケージに搭載される電子部品の大きさに対する制約を抑えることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図２】本発明の第１の実施の形態を示し、電子部品パッケージの製造方法の一例を説明するフローチャートである。
【図３】本発明の第２の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図４】本発明の第３の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図５】本発明の第４の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図６】本発明の第５の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図７】本発明の第６の実施の形態を示し、電子部品パッケージの概略構成の一例を示した断面図である。
【図８】従来の技術を示し、第１の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【図９】従来の技術を示し、第２の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【図１０】従来の技術を示し、第３の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【図１１】従来の技術を示し、第４の従来例の電子部品パッケージの概略構成の一例を示した断面図である。
【符号の説明】
１、２１、３１、４１  電子部品パッケージ
２、７１  パッケージ基板
４〜６、４４〜４８、８１〜９０、９６〜９８  半導体チップ
３、４２、４３、７２〜７４、９２、９３  内部基板
７〜１０  ボンディングワイヤー
１１  半田ボール
１２  封止樹脂
２２〜２４、５０〜５７、７５〜８０、９４、９５  バンプ
３２、３３  ピンコネクタ
【図１】
0004119146.tif 000002
【図２】
0004119146.tif 000003
【図３】
0004119146.tif 000004
【図４】
0004119146.tif 000005
【図５】
0004119146.tif 000006
【図６】
0004119146.tif 000007
【図７】
0004119146.tif 000008
【図８】
0004119146.tif 000009
【図９】
0004119146.tif 000010
【図１０】
0004119146.tif 000011
【図１１】
0004119146.tif 000012