(57)【特許請求の範囲】
【請求項１】
受信機の検波回路の前段に設けられたリミット回路であって、
縦続接続された複数段の増幅器を含んで構成されており、
各段の前記増幅器は、前記検波回路に入力される被検波信号の帯域の上限値よりも高域の成分を除去する高域成分除去手段と、前記被検波信号の帯域の下限値よりも低域の成分を除去する低域成分除去手段とを有し、
前記増幅器は、２個のトランジスタを差動動作させる差動増幅器であり、
前記低域成分除去手段は、各段の前記増幅器の差動出力信号の低域成分を合成した信号を前記２個のトランジスタに同位相で入力する帰還回路であるリミット回路。
【請求項２】
前記高域成分除去手段は、カットオフ周波数が前記上限値よりも高い値に設定されたローパスフィルタである請求項１記載のリミット回路。
【請求項３】
前記ローパスフィルタに含まれるコンデンサとして、次段の前記増幅器に含まれるトランジスタの寄生容量を用いる請求項２記載のリミット回路。
【請求項４】
ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて、半導体基板上に構成部品が一体形成されている請求項１記載のリミット回路。
【請求項５】
前記増幅器に含まれる増幅素子としてｐチャネル型のＦＥＴを用いる請求項１記載のリミット回路。
【請求項６】
少なくとも初段からｍ段目までの前記増幅器に含まれる増幅素子としてｐチャネル型のＦＥＴを用い、ｍ＋１段目以降の前記増幅器に含まれる増幅素子としてｎチャネル型のＦＥＴを用いる請求項１記載のリミット回路。
【請求項７】
前記半導体基板にはＮウェルが形成されており、このＮウェル上に前記構成部品の全部あるいは一部が形成されている請求項４記載のリミット回路。
【請求項８】
前記半導体基板には、前記構成部品の周囲にガードリングが形成されている請求項７記載のリミット回路。
【請求項９】
前記ガードリングは、前記半導体基板表面から前記Ｎウェルよりも深い位置まで形成されている請求項８記載のリミット回路。
【請求項１０】
受信機の検波回路の前段に設けられたリミット回路であって、
縦続接続された複数段の増幅器を含んで構成されており、
各段の前記増幅器は、前記検波回路に入力される被検波信号の帯域の上限値よりも高域の成分を除去する高域成分除去手段を有しており、
最終段の前記増幅器の出力信号に含まれる前記被検波信号の帯域の下限値よりも低域の成分を、初段の前記増幅器に逆相の状態で帰還させる帰還回路を有するリミット回路。
【請求項１１】
前記高域成分除去手段は、カットオフ周波数が前記上限値よりも高い値に設定されたローパスフィルタである請求項１０記載のリミット回路。
【請求項１２】
前記ローパスフィルタに含まれるコンデンサとして、次段の前記増幅器に含まれるトランジスタの寄生容量を用いる請求項１１記載のリミット回路。
【請求項１３】
ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて、半導体基板上に構成部品が一体形成されている請求項１０記載のリミット回路。
【請求項１４】
前記増幅器に含まれる増幅素子としてｐチャネル型のＦＥＴを用いる請求項１０記載のリミット回路。
【請求項１５】
少なくとも初段からｍ段目までの前記増幅器に含まれる増幅素子としてｐチャネル型のＦＥＴを用い、ｍ＋１段目以降の前記増幅器に含まれる増幅素子としてｎチャネル型のＦＥＴを用いる請求項１０記載のリミット回路。
【請求項１６】
前記半導体基板にはＮウェルが形成されており、このＮウェル上に前記構成部品の全部あるいは一部が形成されている請求項１３記載のリミット回路。
【請求項１７】
前記半導体基板には、前記構成部品の周囲にガードリングが形成されている請求項１６記載のリミット回路。
【請求項１８】
前記ガードリングは、前記半導体基板表面から前記Ｎウェルよりも深い位置まで形成されている請求項１７記載のリミット回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＭ受信機等に用いられるリミット回路に関する。
【０００２】
【従来の技術】
ＦＭ受信機によって受信されるＦＭ波の振幅は、フェージングやマルチパス等の影響を受けるため一定ではない。このような受信波をそのままＦＭ検波すると、検波出力に歪みや雑音が混入するため、一般にはリミット回路が用いられる。特に最近では、高い利得のリミットアンプがリミット回路として用いられている。
【０００３】
ところで、上述したように高い利得のリミットアンプを実現するためには、比較的利得が小さなアンプを多段接続する必要がある。例えば、９０ｄＢ程度の利得を実現する場合であって、各段に約１３ｄＢ程度の利得を有する差動増幅器を用いる場合には、この段数を７段に設定する必要がある。
【０００４】
ところが、９０ｄＢ程度の高利得になると、増幅対象となる信号に含まれるノイズ成分によって増幅器が飽和してしまうため、設計上は実現可能な９０ｄＢ程度の高利得が実際には得られないという問題があった。例えば、上述した７段の差動増幅器からなるリミット回路の動作をシミュレーション用のツールを用いてシミュレーションするとともに実際に回路を組み立てて実験してみると、６０ｄＢ程度の利得しか得られないことが確認された。
【０００５】
【発明が解決しようとする課題】
本発明は、このような点に鑑みて創作されたものであり、その目的は、高い利得を得ることができるリミット回路を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明のリミット回路は、受信機の検波回路の前段に設けられており、縦続接続された複数段の増幅器を含んで構成されるとともに、これら各段の増幅器は、出力信号から検波回路に入力される被検波信号の帯域の上限値よりも高域の成分を除去する高域成分除去手段と、出力信号から被検波信号の帯域の下限値よりも低域の成分を除去する低域成分除去手段とを有している。各段の増幅器において、被検波信号の帯域以外の成分が除去されるため、ノイズ成分により利得が制限されることがなく、リミット回路全体として高い利得を得ることができる。
【０００７】
また、上述した増幅器は、２個のトランジスタを差動動作させる差動増幅器であり、低域成分除去手段は、各段の増幅器の差動出力信号の低域成分を合成した信号を２個のトランジスタに同位相で入力する帰還回路であることが望ましい。差動増幅器の差動出力信号に含まれる低域成分のみを合成して同位相で入力側に帰還させることにより、この低域成分に対応する差動増幅器の差動動作を停止させることができるため、この低域成分に含まれる１／ｆノイズを低減することができる。
【０００８】
また、本発明のリミット回路は、受信機の検波回路の前段に設けられており、縦続接続された複数段の増幅器を含んで構成されるとともに、各段の増幅器は、出力信号から検波回路に入力される被検波信号の帯域の上限値よりも高域の成分を除去する高域成分除去手段を有している。また、このリミット回路は、最終段の増幅器の出力信号に含まれる被検波信号の帯域の下限値よりも低域の成分を、初段の増幅器に逆相の状態で帰還させる帰還回路を有している。最終段の増幅器の出力信号に含まれる低域成分のみを逆相の状態で初段の増幅器の入力側に帰還させることにより、この低域成分が打ち消されるため、この低域成分に含まれる１／ｆノイズを除去することができる。
【０００９】
特に、上述した高域成分除去手段は、カットオフ周波数が被検波信号の帯域の上限値よりも高い値に設定されたローパスフィルタであることが望ましい。各段の増幅器の出力側にローパスフィルタを備えることにより、このローパスフィルタのカットオフ周波数よりも高い熱雑音を容易に除去することができる。
【００１０】
また、このローパスフィルタに含まれるコンデンサとして、次段の増幅器に含まれるトランジスタの寄生容量を用いることが望ましい。単体の部品としてのコンデンサの代わりにトランジスタの寄生容量を利用することにより、部品点数の低減が可能になり、これに伴ってコストダウンが可能になる。
【００１１】
また、ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて、半導体基板上に構成部品が一体形成されていることが望ましい。これらのプロセスを用いることにより、バイポーラプロセス等を用いる場合に比べてプロセスの簡略化が可能であり、部品コストおよびリミット回路を含む製品コストを下げることが可能になる。
【００１２】
また、上述した半導体基板にはＮウェルが形成されており、このＮウェル上に構成部品の全部あるいは一部が形成されていることが望ましい。構成部品の全部あるいは一部をＮウェル上に形成することにより、Ｎウェルとその下の半導体基板との間に形成されたｐｎ接合面を介してノイズ電流が流れることを防止することが可能になり、Ｎウェル上の回路において発生したノイズが半導体基板を通して他の部品に回り込むことを防止することができる。
【００１３】
また、上述した半導体基板には、構成部品の周囲にガードリングが形成されていることが望ましい。これにより、Ｎウェル上に形成された回路において発生したノイズが半導体基板を通して他の部品に回り込むことをさらに有効に防止することができる。
【００１４】
また、上述したガードリングは、半導体基板表面からＮウェルよりも深い位置まで形成されていることが望ましい。ガードリングを深い位置まで形成することにより、このガードリングを超えて回り込む低周波領域の１／ｆノイズを除去することができる。
【００１５】
【発明の実施の形態】
以下、本発明を適用した一実施形態のリミット回路について詳細に説明する。
【００１６】
〔第１の実施形態〕
図１は、第１の実施形態のリミット回路が含まれるＦＭ受信機の一般的な構成を示す図である。同図に示すＦＭ受信機は、高周波増幅回路１、混合回路２、局部発振器３、ＢＰＦ（バンドパスフィルタ）４、６、中間周波増幅回路５、リミット回路７、ＦＭ検波回路８を含んで構成されている。アンテナ９によって受信したＦＭ波を高周波増幅回路１によって増幅した後、局部発振器３から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への周波数変換を行う。例えば、高周波増幅回路１から出力される信号の周波数をｆ１、局部発振器３から出力される局部発振信号の周波数をｆ２とすると、混合回路２からはｆ１−ｆ２の周波数を有する信号が出力される。
【００１７】
ＢＰＦ４、６は、中間周波増幅回路５の前段および後段に設けられており、入力される中間周波信号から、例えばＦＭ受信機の場合には１０．７ＭＨｚ近傍の周波数成分のみを抽出する。中間周波増幅回路５は、中間周波信号を増幅する。
【００１８】
リミット回路７は、入力される中間周波信号を高利得で増幅する。このリミット回路７は、複数段の増幅器を縦続接続することにより構成されており、全体で例えば９０ｄＢ程度の利得で入力信号の増幅を行う。ＦＭ検波回路８は、リミット回路７から出力される振幅一定のＦＭ信号に対してＦＭ検波処理を行う。
【００１９】
図２は、参考実施例のリミット回路７の構成を示す図である。図２に示すように、参考実施例のリミット回路７は、７段の増幅器１１〜１７と、４段目の増幅器１４と５段目の増幅器１５との間に挿入されたＢＰＦ１８とを含んで構成されている。増幅器１１〜１７のそれぞれは所定の利得を有しており、リミット回路７全体では各増幅器１１〜１７の利得を掛け合わせた利得を有する。このリミット回路７は、その他の回路とともに半導体基板上にＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて一体形成されている。これにより、製造工程の簡略化による部品あるいはＦＭ受信機全体の製品コストの低減が可能になる。
【００２０】
図３は、増幅器１１の構成を示す回路図である。なお、他の増幅器１２〜１７も増幅器１１と同じ構成を有している。図３に示すように、増幅器１１は、一対となる２つのｎチャネルＭＯＳ型のトランジスタ（ＦＥＴ）１１１、１１２と、ドレイン抵抗となる抵抗１１３、１１４と、定電流回路１１５を含んで構成される。２つのトランジスタ１１１、１１２のそれぞれのソースには、定電流回路１１５が共通に接続されている。このため、トランジスタ１１１、１１２の各ソース・ドレイン間を流れる電流の合計がこの定電流回路１１５によって生成される電流と等しくなる。また、２つのトランジスタ１１１、１１２の各ゲート間には、前段の回路から出力される信号が入力される。
【００２１】
このように、増幅器１１は、差動動作を行う２つのトランジスタ１１１、１１２を有しており、例えば約１３ｄＢ程度の利得を有する。したがって、同じ構成を有する７段の増幅器１１〜１７を縦続接続することにより、リミット回路７全体としては、理論上約９０ｄＢの利得を実現することができる。
【００２２】
しかしながら、通常、このような高い利得を得ようとしても、１／ｆノイズと熱雑音によって増幅器が飽和してしまい、それほど高い利得が得られない。特に、ＭＯＳ型のトランジスタ１１１、１１２の場合には、１／ｆノイズによる影響が顕著に現れる。
【００２３】
一般に、１／ｆノイズは、信号の低周波領域に現れるノイズであり、周波数が低くなるほど雑音レベルが高くなる。反対に、熱雑音は、信号の高周波領域に現れるノイズであり、周波数が高くなるほど雑音レベルが高くなる。ＭＯＳ型のトランジスタが発生するノイズ電圧ｖn は、
ｖn ＝√（（８ｋＴ（１＋η）／（３ｇm ）
＋ＫＦ／（２ｆＣoxＷＬＫ’））Δｆ）    …（１）
と表すことができる。ここで、ｋはボルツマン定数、Ｔは絶対温度、ｇm は相互コンダクタンス、Ｃoxはゲート酸化膜を挟んだゲートとチャネルの間の容量、Ｗはゲート幅、Ｌはゲート長、ｆは周波数、Δｆは周波数ｆの帯域幅である。ＫＦはノイズパラメータであり、１０-20〜１０-25程度の値となる。また、η、Ｋ’は所定のパラメータである。
【００２４】
この式において、右辺の第１項が熱雑音を示すものであり、温度（Ｔ）が高くなるにしたがって大きくなることがわかる。また、右辺の第２項が１／ｆノイズを示すものであり、ｆの逆数に比例することがわかる。
【００２５】
このように、増幅器１１〜１７のそれぞれの間で入出力される信号には、低周波領域に１／ｆノイズが多く含まれ、高周波領域に熱雑音が多く含まれており、この信号を図３に示すような広帯域の差動増幅器により高利得で増幅すると、これらのノイズ成分の振幅が電源電圧以上に増幅されてしまい、クリップされる。したがって、主に後段に接続された増幅器１５〜１７においては、これらを単独で用いた場合に設定された利得が得られないことになる。
【００２６】
このような不都合を回避するために、参考実施例のリミット回路７では、４段目の増幅器１４と５段目の増幅器１５の間に帯域通過フィルタとしてのＢＰＦ１８が挿入されている。このＢＰＦ１８は、信号に含まれる増幅したい成分を通過させるとともに、上述した１／ｆノイズと熱雑音を除去するためのものである。図１に示した本実施形態のＦＭ受信機を考えた場合には、中間周波増幅回路５の後段に接続されたＢＰＦ６から出力される１０．７ＭＨｚ近傍の中間周波信号の帯域のみをリミット回路７で増幅できればよい。したがって、ＢＰＦ１８の特性としては、下側のカットオフ周波数（ＭＨｚ）を１０．７−α（２αが中間周波信号の帯域）以下であって１／ｆノイズが十分に除去できる値に設定するとともに、上側のカットオフ周波数を１０．７＋α以上であって熱雑音が十分に除去できる値に設定する必要がある。
【００２７】
また、ＢＰＦ１８の挿入位置は、図２に示したように４段目の増幅器１４の後段、あるいは３段目の増幅器１３の後段に設定することが望ましい。このようにすることで、ＢＰＦ１８の前段側に接続された増幅器の段数と後段側に接続された増幅器の段数をほぼ等しく設定することができるため、前段側あるいは後段側のそれぞれの最終段（図２では４段目と７段目）の増幅器において極端にノイズ成分が増加することを防止することができる。
【００２８】
このように、参考実施例のリミット回路７では、縦続接続された７段の増幅器１１〜１７のほぼ中間にＢＰＦ１８が挿入されており、それまでに増幅された１／ｆノイズや熱雑音が除去されるため、最終段の増幅器１７がこれらのノイズ成分によって飽和して利得が制限されるということがなく、リミット回路７全体として高い利得を確保することができる。
【００２９】
上述した参考実施例では、単に複数段の増幅器のほぼ中間に１つのＢＰＦを挿入してノイズ成分を除去したが、各段の増幅器においてノイズ成分を除去するようにしてもよい。
【００３０】
図４は、第１の実施形態のリミット回路の構成を示す回路図である。図４に示す本実施形態のリミット回路は、７段の増幅器１１Ａ、１２Ａ、…、１７Ａを縦続接続することにより構成されている。これらの各増幅器の構成は基本的に同じであるため、以下では初段の増幅器１１Ａに着目して、詳細な構成および動作を説明する。
【００３１】
増幅器１１Ａは、２個のトランジスタ１１１、１１２、８個の抵抗１１３、１１４、１２０、１２１、１２３、１２４、１２５、１２６、定電流回路１１５、５個のコンデンサ１１６〜１１９、１２２を含んで構成されている。この中でトランジスタ１１１、１１２、抵抗１１３、１１４、定電流回路１１５については、図３に示した増幅器１１の構成と共通するものであるため、同じ符号が付されている。
【００３２】
コンデンサ１１６は、一方のトランジスタ１１１のドレイン抵抗である抵抗１１３に並列に接続されており、トランジスタ１１１のドレインから出力される一方の出力信号に含まれる高域成分を除去する。同様に、コンデンサ１１７は、他方のトランジスタ１１２のドレイン抵抗である抵抗１１４に並列に接続されており、トランジスタ１１２のドレインから出力される他方の出力信号に含まれる高域成分を除去する。これらの抵抗１１３、１１４、コンデンサ１１６、１１７が高域成分除去手段に対応している。
【００３３】
コンデンサ１１８は、トランジスタ１１１のドレインから出力されて、後段の増幅器１２Ａに入力される一方の出力信号から直流成分を除去する。また、このコンデンサ１１８は、抵抗１２０とともにＨＰＦ（ハイパスフィルタ）を構成しており、このＨＰＦによってトランジスタ１１１から出力される信号に含まれる低域成分が除去される。
【００３４】
同様に、コンデンサ１１９は、トランジスタ１１２のドレインから出力されて、後段の増幅器１２Ａに入力される他方の出力信号から直流成分を除去する。また、このコンデンサ１１９は、抵抗１２１とともにＨＰＦを構成しており、このＨＰＦによってトランジスタ１１１から出力される信号に含まれる低域成分が除去される。
【００３５】
抵抗１２５、１２６は、トランジスタ１１１、１１２のバイアス電圧を設定するためのものである。
【００３６】
また、上述した抵抗１２０、１２１のそれぞれの一方端は共通に接続されており、この接続点とアースとの間にコンデンサ１２２が挿入されている。これらの抵抗１２０、１２１およびコンデンサ１２２によってＬＰＦ（ローパスフィルタ）が構成されている。すなわち、トランジスタ１１１、１１２から別々に出力された信号は、低域成分のみがこのＬＰＦで抽出され、同位相の信号として抵抗１２３、１２４のそれぞれを介してトランジスタ１１１、１１２のゲートに帰還される。この結果、初段の増幅器１１Ａに入力される信号の中の低域成分については、トランジスタ１１１、１１２が差動増幅器として動作せずに、そのままの信号レベルで次段の増幅器１２Ａに入力される。これらの抵抗１２０、１２１、１２３、１２４、コンデンサ１２２から構成される帰還回路が低域成分除去手段に対応している。
【００３７】
このように、初段の増幅器１１Ａでは、一方のトランジスタ１１１のドレインから出力される信号の中から、コンデンサ１１６を介して高域成分が除去されるため、トランジスタ１１１において発生する熱雑音を有効に取り除くことができる。また、この信号の中から、コンデンサ１１８と抵抗１２０によって構成されるＨＰＦによって低域成分が除去されるため、トランジスタ１１１において発生する１／ｆノイズを有効に取り除くことができる。
【００３８】
同様に、他方のトランジスタ１１２のドレインから出力される信号の中から、コンデンサ１１７を介して高域成分が除去されるため、トランジスタ１１２において発生する熱雑音を有効に取り除くことができる。また、この信号の中から、コンデンサ１１９と抵抗１２１によって構成されるＨＰＦによって低域成分が除去されるため、トランジスタ１１２において発生する１／ｆノイズを有効に取り除くことができる。
【００３９】
さらに、トランジスタ１１１、１１２のそれぞれのドレインから出力される信号に含まれる低域成分は、抵抗１２０、１２１およびコンデンサ１２２によって構成されるＬＰＦによって同位相で入力側に帰還されており、この低域成分については増幅器１１Ａにおける増幅動作が行われないようになっているため、さらに１／ｆノイズを低減することができる。
【００４０】
ところで、上述した増幅器１１Ａでは、抵抗１１３、１１４のそれぞれに並列にコンデンサ１１６、１１７を接続したが、これらのコンデンサ１１６、１１７は、トランジスタ１１１、１１２のそれぞれのドレインとアース（あるいはそれ以外の固定電位）との間に挿入するようにしてもよい。
【００４１】
また、これらのコンデンサ１１６、１１７は、次段の増幅器１２Ａに含まれるトランジスタの寄生容量を利用するようにしてもよい。
【００４２】
図５は、トランジスタの寄生容量を利用することによりコンデンサの数を減らしたリミット回路の構成を示す回路図である。図５に示すリミット回路は、７段の増幅器１１Ｂ、１２Ｂ、…、１７Ｂを縦続接続することにより構成されている。図４に示した構成に比べて、ドレイン抵抗に並列に接続されたコンデンサ１１６、１１７が省略された点と、トランジスタ１１１、１１２がゲート長Ｌとゲート幅Ｗが大きく設定されたトランジスタ１１１ａ、１１２ａに置き換えられた点が異なっている。
【００４３】
一般に、トランジスタで発生するノイズ電流は、ゲート長Ｌの逆数に比例することが知られている。したがって、ゲート長Ｌを長く設定することにより、ノイズ電流を低減することができる。ところが、ゲート長Ｌを長くするとチャネル抵抗が大きくなるため、その分ゲート幅Ｗを広く設定してチャネル抵抗を低減することが望ましい。このように、ノイズ電流を低減するために、ゲート長Ｌとゲート幅Ｗを大きくするということは、ゲート電極の面積が大きくなるということであり、寄生容量も大きくなるため、ある程度の容量値を確保することが可能になり、コンデンサ１１６、１１７の代わりにこの寄生容量を用いることができるようになる。
【００４４】
このように、ゲート長Ｌとゲート幅Ｗをともに大きくして寄生容量を大きくした上でコンデンサ１１６、１１７を省略することにより、さらに信号の高域成分、すなわち熱雑音を有効に除去することができる。また、コンデンサ１１６、１１７を省略することによるコストダウンが可能になることはいうまでもない。
【００４５】
〔第２の実施形態〕
図６は、第２の実施形態のリミット回路の構成を示す回路図である。図６に示す本実施形態のリミット回路は、縦続接続された７段の増幅器１１Ｃ、１２Ｃ、…、１７Ｃと、最終段の増幅器１７Ｃから出力される信号を外部に取り出すとともに初段の増幅器１１Ｃに帰還させる付加回路が含まれている。
【００４６】
増幅器１１Ｃ〜１７Ｃのそれぞれの構成は同じであるため、以下では初段の増幅器１１Ｃに着目して説明する。
【００４７】
増幅器１１Ｃは、トランジスタ１１１ａ、１１２ａ、抵抗１１３、１１４、定電流回路１１５を含んで構成されている。この増幅器１１Ｃは、基本的には図３に示した増幅器１１Ａと同じ構成を有している。但し、トランジスタ１１１、１１２の代わりに図５に示したトランジスタ１１１ａ、１１２ａが用いられている。すなわち、これらのトランジスタ１１１ａ、１１２ａは、ゲート長Ｌとゲート幅Ｗが大きく設定されており、高域成分に含まれる熱雑音を除去するために適した大きさのゲート面積が確保されている。これにより、各段の増幅器に入力される信号に含まれる熱雑音を有効に除去することができる。
【００４８】
また、本実施形態のリミット回路に備わった付加回路には、トランジスタ１３１と抵抗１３３からなるソースホロワ回路１５０と、トランジスタ１３２と抵抗１３４からなるソースホロワ回路１５１と、抵抗１３５、１３７、コンデンサ１３９、１４１からなるＬＰＦ１５２と、抵抗１３６、１３８、コンデンサ１４０、１４２からなるＬＰＦ１５３とが含まれている。
【００４９】
最終段の増幅器１７Ｃから出力される一方の差動出力信号が、ソースホロワ回路１５０を介してリミット回路の一方の出力信号として取り出されるともに、ＬＰＦ１５２および抵抗１４３を介して初段の増幅器１１Ｃの一方の入力端に帰還される。同様に、最終段の増幅器１７Ｃから出力される他方の差動出力信号が、ソースホロワ回路１５１を介してリミット回路の他方の出力信号として取り出されるともに、ＬＰＦ１５３および抵抗１４４を介して初段の増幅器１１Ｃの他方の入力端に帰還される。
【００５０】
ところで、本実施形態のリミット回路には７段（奇数個）の増幅器１１Ｃ〜１７Ｃが含まれているため、初段の増幅器１１Ｃに入力される信号と位相に対して、最終段の増幅器１７Ｃから出力される信号の位相は反転している。したがって、ソースホロワ回路１５０、１５１から出力される信号の低域成分のみをＬＰＦ１５２、１５３によって抽出して初段の増幅器１１Ｃに帰還させるということは、低域成分に対応する利得を下げて、この成分のみを除去することに他ならない。すなわち、図６に示した帰還ループを形成することにより、低域成分に含まれる１／ｆノイズを有効に除去することができる。
【００５１】
このように、リミット回路の全体に帰還ループを形成して出力信号の低域成分のみを初段の増幅器１１Ｃの入力側に帰還させることによっても有効に１／ｆノイズを除去することができる。また、各段の増幅器１１Ｃ〜１７Ｃにおいて高域成分を除去することにより、この高域成分に含まれる熱雑音を有効に除去することができる。
【００５２】
なお、図６に示した本実施形態のリミット回路では、トランジスタの寄生容量を利用して信号の高域成分を除去するようにしていたが、上述した図４に示した第１の実施形態と同様に、コンデンサを用いるようにしてもよい。この場合には、図６に示したトランジスタ１１１ａ等のゲート長Ｌとゲート幅Ｗを小さくするとともに、抵抗１１３、１１４に並列にコンデンサを接続すればよい。
【００５３】
〔第３の実施形態〕
上述した各実施形態では、各段の増幅器に含まれるトランジスタとしてｎチャネルＭＯＳ型のＦＥＴを用いたが、ｐチャネルＭＯＳ型のＦＥＴを用いるようにしてもよい。
【００５４】
図７は、ｐチャネルＭＯＳ型のトランジスタを用いた増幅器の構成を示す図であり、図３に示した増幅器と等価な構成が示されている。図８は、ｐチャネルＭＯＳ型のトランジスタを用いた増幅器の構成を示す図であり、図４に示した増幅器と等価な構成が示されている。図９は、ｐチャネルＭＯＳ型のトランジスタを用いた増幅器の構成を示す図であり、図５に示した増幅器と等価な構成が示されている。図１０は、ｐチャネルＭＯＳ型のトランジスタを用いた増幅器の構成を示す図であり、図６に示した増幅器と等価な構成が示されている。図７〜図１０のそれぞれに示した構成は、対応する図３〜図６に示した構成に含まれるｎチャネルＭＯＳ型のトランジスタをｐチャネルＭＯＳ型のトランジスタに置き換えるとともに、この置き換えに伴ってその他の素子の配置等が変更されている。なお、図７〜図１０に含まれる各素子の符号は、対応する図３〜図６に含まれる素子であって基本的に同じ機能を有する素子と同じ符号が用いられている。
【００５５】
このように、増幅素子として移動度が小さいｐチャネルＭＯＳ型のトランジスタを用いることにより、増幅器内部で発生する１／ｆノイズ自体を少なくすることができる。
【００５６】
特に、バイポーラトランジスタに比べてＭＯＳ型のＦＥＴは、１／ｆノイズが多いため、増幅器を多段接続しただけでリミット回路７を構成しようとすると、１／ｆノイズ成分が多くなって必要な利得が得られない。したがって、半導体基板上にＣＭＯＳプロセスあるいはＭＯＳプロセスを用いてリミット回路７あるいはその他の回路を含む全部品を一体形成する場合に、ｎチャネル型のＦＥＴに代えてｐチャネル型のＦＥＴを用いることは、１／ｆノイズを低減して実用化を図るために有効な手段となる。
【００５７】
〔他の参考実施例〕
上述した各実施形態では、多段接続された複数の増幅器の中間あるいは各段に、使用帯域外に含まれるノイズ成分を除去するためのＢＰＦ等を備えてリミット回路を構成したが、このＢＰＦ等を備えずに、各段の増幅器においてノイズ対策を行うようにしてもよい。
【００５８】
図１１は、他の参考実施例のリミット回路７の構成を示す図である。図１１に示すリミット回路は、縦続接続された複数の増幅器１１Ｄ〜１７Ｄを備えている。このリミット回路は、その他の回路とともに半導体基板上にＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて一体形成されている。
【００５９】
上述した複数の増幅器１１Ｄ〜１７Ｄは、初段からｎ段目までについてノイズ対策が施
されている。例えば、ノイズ対策として、ｐチャネルＭＯＳ型のトランジスタを用いる手法と、ＭＯＳ型のトランジスタのゲート幅Ｗとゲート長Ｌを大きくする手法が単独であるいは組み合わせて用いられる。
【００６０】
ｐチャネルＭＯＳ型のトランジスタを用いることにより低周波領域に現れる１／ｆノイズの低減が可能であり、半導体基板上にリミット回路を一体形成する際に特に有効な手法であることは上述したとおりである。
【００６１】
図１２は、ＭＯＳ型トランジスタのゲート幅Ｗとゲート長Ｌを示す図であり、半導体基板の表面近傍に形成されたトランジスタ全体を示す平面図が示されている。
【００６２】
上述したように、（１）式の右辺の第２項が１／ｆノイズを示すものであり、この項においてゲート幅Ｗとゲート長Ｌが分母にあることから、ゲート幅Ｗやゲート長Ｌを大きな値に設定することによっても１／ｆノイズを低減できることがわかる。また、ゲート幅Ｗとゲート長Ｌを大きくすると、図５等に示したトランジスタの寄生容量も大きくなって、高周波領域に現れる熱雑音を除去するためにも有効となる。
【００６３】
このように、初段からｎ段目までの各増幅器においてノイズ対策を施すことにより、ノイズ成分によって各増幅器が飽和してしまうことを防止することができる。
【００６４】
ところで、増幅器１１Ｄ〜１７Ｄのそれぞれにおいて発生するノイズ（１／ｆノイズと熱雑音を合計したもの）をｅn1、ｅn2、ｅn3、ｅn4、ｅn5、ｅn6、ｅn7、増幅器１２Ｄ〜１７Ｄのそれぞれの利得をＡ2、Ａ3、Ａ4、Ａ5、Ａ6、Ａ7とすると、増幅器１１Ｄ〜１７Ｄのそれぞれの出力信号に含まれるノイズレベルｅ1、ｅ2、ｅ3、ｅ4、ｅ5、ｅ6、ｅ7は、以下のようになる。
【００６５】
ｅ1 ＝ｅn1
ｅ2 ＝ｅ1Ａ2＋ｅn2
＝ｅn1Ａ2＋ｅn2
ｅ3 ＝ｅ2Ａ3＋ｅn3
＝（ｅn1Ａ2＋ｅn2）Ａ3＋ｅn3
ｅ4 ＝ｅ3Ａ4＋ｅn4
＝（（ｅn1Ａ2＋ｅn2）Ａ3＋ｅn3）Ａ4＋ｅn4
ｅ5 ＝ｅ4Ａ5＋ｅn5
＝（（（ｅn1Ａ2＋ｅn2）Ａ3＋ｅn3）Ａ4＋ｅn4）Ａ5＋ｅn5
ｅ6 ＝ｅ5Ａ6＋ｅn6
＝（（（（ｅn1Ａ2＋ｅn2）Ａ3＋ｅn3）Ａ4＋ｅn4）Ａ5
＋ｅn5）Ａ6＋ｅn6
ｅ7 ＝ｅ6Ａ7＋ｅn7
＝（（（（（ｅn1Ａ2＋ｅn2）Ａ3＋ｅn3）Ａ4＋ｅn4）Ａ5
＋ｅn5）Ａ6＋ｅn6）Ａ7＋ｅn7
【００６６】
全ての増幅器１１Ｄ〜１７Ｄについてノイズ対策を施すことにより、最もノイズが少なくなるが、全てのトランジスタをｐチャネル型のＦＥＴとすると、ｎチャネル型のＦＥＴを用いる場合に比べて素子面積が大きくなる。また、ゲート幅Ｗとゲート長Ｌを大きくする場合も同様であり、このノイズ対策を施した場合に素子面積が大きくなる。特に、半導体基板上にリミット回路を一体形成する場合には、占有面積の縮小による高密度化、コストダウン等を図るとともに、ノイズ低減による増幅器の飽和を有効に防止するために、初段からｎ段目までの増幅器について上述したノイズ対策を施すことが望ましい。
【００６７】
具体的には、ｍ段目の増幅器の出力信号に含まれるノイズレベルｅmが、ｍ＋１段目の増幅器についてノイズ対策を行わなかった場合に発生するノイズレベルよりも十分に大きく（例えば数倍）なるようであれば、ｍ＋１段目以降の増幅器についてノイズ対策を行ってもそれ程の効果は期待できないため、ｍ段目までの増幅器について上述したノイズ対策を行えばよい。これにより、半導体基板上にリミット回路を一体形成した場合のチップ面積の小型化と、ノイズによる飽和防止の効果を得ることができる。
【００６８】
ところで、何段までの増幅器に含まれるＦＥＴのゲート幅Ｗとゲート長Ｌをそれ以降の増幅器に含まれるＦＥＴのゲート幅Ｗとゲート長Ｌよりも大きくするかについては、以下のようにしてもよい。
【００６９】
増幅器を多段接続した場合を考えたときに、前段の増幅器に含まれるＦＥＴにおいて発生した１／ｆノイズは、それより後段の増幅器に含まれるＦＥＴにおいて増幅されるため、前段の増幅器に含まれるＦＥＴにおいて発生する１／ｆノイズを低減することは、全体の低周波ノイズを低減するために好ましい。一方、後段の増幅器に含まれるＦＥＴにおいて発生する１／ｆノイズは、それよりも後段の増幅器に含まれるＦＥＴにおいて増幅される程度が少ないため、全体の低周波ノイズの低減に寄与する割合は少ないと考えられる。したがって、この後段の増幅器に含まれるＦＥＴのチャネル長Ｌとチャネル幅Ｗをそれよりも前段の増幅器に含まれるＦＥＴのそれらよりも小さな値にすることにより、ＦＥＴによる占有面積を小さくすることができ、チップの小型化によるコスト低減を図ることができる。
【００７０】
あるいは、図１１に示した任意位置の増幅器に含まれるＦＥＴに着目したときに、このＦＥＴによって発生するノイズ成分がこのＦＥＴの入力信号に含まれるノイズ成分よりも小さくなるように、それぞれの増幅器に含まれるＦＥＴのチャネル長Ｌとチャネル幅Ｗを設定するようにしてもよい。いずれかの増幅器に含まれるＦＥＴにおいて発生するノイズ成分をこのＦＥＴの入力信号中のノイズ成分よりも小さくすることにより、全体の低周波ノイズの低減が可能になる。
【００７１】
なお、ｍ段目までの増幅器をｐチャネルＭＯＳ型のトランジスタを用いて構成し、ｍ＋１段目以降の増幅器をｎチャネルＭＯＳ型のトランジスタを用いて構成する手法は、上述した第１の実施形態から第３の実施形態までの各リミット回路について適用することもできる。この場合であっても、チップ面積の小型化とノイズ低減による飽和防止の効果を得ることができる。
【００７２】
〔第４の実施形態〕
上述した各実施形態において、リミット回路とその他の回路を半導体基板上に一体形成する場合に、ｐチャネル型のトランジスタが増幅素子として用いられている各段の増幅器をＮウェル上に形成することにより、半導体基板を通って他の回路にノイズが回り込むことを防止することができる。
【００７３】
図１３は、第４の実施形態のリミット回路の概略構造を示す断面図である。また、図１４は図１３に示した構造の平面図である。図１３に示す構造では、各段の増幅器がｐチャネル型のトランジスタを用いて構成されている場合に、このリミット回路７の全部品がＮウェル５２上に形成されている。なお、ｍ段目までの各段の増幅器がｐチャネル型のトランジスタを用いて構成されている場合には、このｍ段目までの各増幅器の全部品がＮウェル５２上に形成される。
【００７４】
Ｎウェル５２とＰ形の半導体基板５０との間にはＰＮ接合面が形成されるため、Ｎウェル５２の電位の方が半導体基板５０よりも高い場合には、Ｎウェル５２から半導体基板５０に向けて流れる電流がこのＰＮ接合面で遮断される。このため、Ｎウェル５２上に形成された回路において発生したノイズが半導体基板５０を通って他の回路に回り込むことを防止することができる。
【００７５】
特に、ｍ段目までの各増幅器をＮウェル５２上に形成することにより、ｍ段目までの増幅器で発生したノイズがｍ＋１段目以降の増幅器に半導体基板５０を通って回り込むことを防止することができるため、リミット回路内のｍ＋１段目以降の増幅器が飽和することをさらに防止することができる。
【００７６】
また、図１４に示すように、半導体基板５０の表面近傍であって、Ｎウェル５２を囲む周辺領域に、ガードリング５４が形成されている。このガードリング５４は、Ｐ形の半導体基板５０の一部をＮ形領域に形成したものである。ガードリング５４と半導体基板５０によってＰＮＰ層が形成されるため、Ｎウェル５２上に形成された回路で発生したノイズが半導体基板５０の表面近傍を通って他の回路に回り込むことを有効に防止することができる。
【００７７】
特に、このガードリング５４は、半導体基板５０のより深層領域に達するように、例えばＮウェル５２よりも深い箇所まで達するように形成することが望ましい。これにより、Ｎウエル５２上に形成された回路で発生したノイズがガードリング５４の下側（半導体基板５０の内部）を通って他の回路に回り込む場合に、より低周波成分の回り込みを防止することが可能になる。したがって、ｍ段目までの各増幅器をＮウェル５２上に形成することにより、ｍ段目までの増幅器で発生した１／ｆノイズがｍ＋１段目以降の増幅器にガードリング５４の下側を通って回り込むことを防止することができるため、リミット回路内のｍ＋１段目以降の増幅器が飽和することをさらに防止することができる。
【００７８】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、縦続接続された７段の増幅器によってリミット回路を構成したが、この段数はリミット回路全体の利得をどの程度に設定するかに応じて適宜変更することができる。また、低域成分に含まれる１／ｆノイズや高域成分に含まれる熱雑音のレベルが大きい場合には、図２に示したように、４段目の増幅器１４と５段目の増幅器１５の間に１つのＢＰＦ１８を挿入するのではなく、ノイズ成分によって飽和しない段数以下の縦続接続された増幅器を１組として、各組の間にＢＰＦを挿入するようにしてもよい。例えば、４段の増幅器を縦続接続した場合に、最終段の増幅器がノイズ成分によって飽和してしまうようであれば、連続的に縦続接続される増幅器の数が３以下となるように複数のＢＰＦを用いるようにすればよい。
【００７９】
また、上述した実施形態では、ＦＭ受信機内でＦＭ検波回路の前段に設けられたリミット回路について説明したが、ＦＭ検波以外の各種の復調処理に先立って信号の増幅を行うリミット回路に本発明を適用するようにしてもよい。例えば、ＰＳＦ復調回路やＦＳＫ復調回路の前段に設けるリミット回路に本発明を適用することができる。
【００８０】
【図面の簡単な説明】
【図１】  第１の実施形態のリミット回路が含まれるＦＭ受信機の一般的な構成を示す図、
【図２】  参考実施例のリミット回路の構成を示す図、
【図３】  図２のリミット回路に含まれる増幅器の構成を示す回路図、
【図４】  第１の実施形態のリミット回路の構成を示す回路図、
【図５】  トランジスタの寄生容量を利用することによりコンデンサの数を減らしたリミット回路の構成を示す回路図、
【図６】  第２の実施形態のリミット回路の構成を示す回路図、
【図７】  図３に示した増幅器と等価な構成を示す図、
【図８】  図４に示した増幅器と等価な構成を示す図、
【図９】  図５に示した増幅器と等価な構成を示す図、
【図１０】  図６に示した増幅器と等価な構成を示す図、
【図１１】  他の参考実施例のリミット回路７の構成を示す図、
【図１２】  ＭＯＳ型トランジスタのゲート幅Ｗとゲート長Ｌを示す図、
【図１３】  第４の実施形態のリミット回路の概略構造を示す断面図、
【図１４】  図１３に示した構造の平面図である。
【図１】
0004106267.tif 000002
【図２】
0004106267.tif 000003
【図３】
0004106267.tif 000004
【図４】
0004106267.tif 000005
【図５】
0004106267.tif 000006
【図６】
0004106267.tif 000007
【図７】
0004106267.tif 000008
【図８】
0004106267.tif 000009
【図９】
0004106267.tif 000010
【図１０】
0004106267.tif 000011
【図１１】
0004106267.tif 000012
【図１２】
0004106267.tif 000013
【図１３】
0004106267.tif 000014
【図１４】
0004106267.tif 000015