(57)【特許請求の範囲】
【請求項１】
少なくとも長さ方向に等間隔で目盛られている刻線を有するメインスケールと、
前記メインスケールに対して移動可能に配置され、前記刻線の１ピッチに対して正弦波状のＡ相信号、及びＢ相信号を発生する検出手段と、
この検出手段から出力されたＡ相信号、及びＢ相信号をスケールの分解能に対応する周期でサンプリングして、デジタル信号に変換するＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段で変換された上記Ａ相信号、およびＢ相信号から、分割位置テーブルのアドレスを生成するアドレス生成手段と、
このアドレス生成手段からアドレスを供給されて、Ａ／Ｂ相パターンデータを出力する分割位置テーブルと、
この分割位置テーブルから出力されたＡ／Ｂ相パターンデータによって、前記リニアスケールの移動量に対応したＡ相パルス信号、およびＢ相パルス信号を形成する信号処理手段とを備え、
前記Ａ／Ｄ変換手段は、入力されたＡ相及びＢ相のリサージュ波形をデジタル信号に変換して、Ａ相のＰＡＭ信号ＰＡとＢ相のＰＡＭ信号ＰＢをアドレス生成手段のオフセット補正回路と象限チェック回路に供給し、
前記アドレス生成手段は、デジタル化されたＰＡ、ＰＢ信号の符号を判定して存在する象限を特定する象限チェック回路と、この象限チェック回路で決定された象限に対応した分割数をオフセット数として加算するオフセット補正回路と、前記オフセット補正回路の出力と象限チェック回路の出力が加えられ分割テーブルのアドレスを生成するＲＯＭアドレス生成回路とを有し、
前記分割位置テーブルには１種類または複数種類の最大分割数を有し、この最大分割数は少なくとも所定の分割数の個数に等しい数の２を約数として含み、
前記信号処理手段は、分割位置テーブルからのＡ／Ｂ相パターンデータである分割データが出力される分割データ読み込み回路と、この分割データ読み込み回路から出力されるデータを右シフトして所望の分割数に分割するデータ補正回路とを有し、
このデータ補正回路の出力と前回の分割データ回路に保存されている移動開始時の位置データである前回移動の最終位置データとを加算することでアブソリュート量を得るリニアスケール。
【請求項２】
前記分割位置テーブルは、前記最大分割数が６４０または８００の何れか、または、その何れも有する請求項１のリニアスケール。
【請求項３】
前記分割位置テーブルは、分割数を設定する分割数選択手段を有する請求項１または２のリニアスケール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相対的に移動している二物体間の移動量を測定する光学式のリニアスケールにおいて、分割点毎の波形値を記憶した分割位置テーブルを利用して、スケールの検出位置に対応して変化しているアナログ信号を、デジタル的な信号演算によって処理し、リアルタイムで移動情報を示す出力信号を発生するのに好適なリニアスケールに関するものである。
【０００２】
【従来の技術】
工作機械等において、被加工物に対する工具の相対的な移動量を高い精度で正確に測定し、その測定値を迅速にシリアルデータとして出力することが要請されている。
そのひとつの例として、光学格子を２枚重ね合わせることにより得られるモアレ縞を利用した光学式スケールに適用した場合の概要を以下に述べる。
この光学式スケールは、図８に示すように透明のガラススケール１００の一面に透光部と非透光部が所定のピッチで配列するよう格子（刻線）を設けたメインスケール１０１と、透明のガラススケール１０２の一面に透光部と非透光部が所定のピッチで配列するよう格子（刻線）を設けたインデックススケール１０３とを有し、同図（ａ）に示すように、このメインスケール１０１にインデックススケール１０３を微小間隔を持って対向させると共に、同図（ｂ）に示すように、メインスケール１０１の格子に対し微小角度傾けられるようにインデックススケール１０３の格子を配置している。
【０００３】
このように配置すると、スケールの移動に応じて図９に示すモアレ縞が発生する。このモアレ縞の間隔はＷとなり、間隔Ｗ／２毎に暗い部分あるいは明るい部分が発生する。この暗い部分あるいは明るい部分は、メインスケール１０１に対し、インデックススケール１０３が相対的に左右に移動すると上から下、あるいは下から上に移動していく。この場合、メインスケール１０１及びインデックススケール１０３の格子のピッチをＰ、相互の傾斜角度をθ［ｒａｄ］とすると、モアレ縞の間隔Ｗは、
Ｗ＝Ｐ／θ
と示され、ピッチＰは光学的にモアレ縞の間隔Ｗをθ倍に拡大して検出することができる。すなわち、格子が１ピッチ移動すると、モアレ縞はＷだけ変位するが、ピッチＰはＷのθ倍となるので、モアレ縞の位相変化を検出することによってピッチＰ内の移動量を高い精度で測定することができるようになる。
【０００４】
そこで、図１０に示すように光電変換素子１１０によってモアレ縞を検出すると、モアレ縞の位置がＡの状態となっていると、光電変換素子１１０に照射される光量は最も多くなり、光電変換素子１１０に流れる電流は最大値Ｉ１となる。次に、相対的に移動してＢの状態になると光電変換素子１１０に照射される光量はやや減少し、その電流はＩ２ となり、更に、移動してＣの状態になると光電変換素子１１０には最も少ない光量が照射され、その電流も最も小さいＩ３ となる。そして、更に移動してＤの状態になると光電変換素子１１０に照射される光量はやや増加し、その電流はＩ２ となり、Ｅの状態になるまで移動すると、再び最も光量の多い位置となり、元の電流値Ｉ１ に戻る。
このように、光電変換素子１１０に流れる電流は正弦波状に変化すると共に、その変化が１周期経過した時に、格子のピッチＰだけメインスケール１０１とインデックススケール１０３とが相対的に移動したことになる。
【０００５】
また、図１１に示すように、９０度、または一周期（間隔Ｗ）と９０゜ずらせて２つの光電変換素子１１１、１１２を設けると、Ａ相の光電変換素子１１１に流れる電流に対してＢ相の光電変換素子１１２に流れる電流は、図１１に示すように９０゜変位した電流となる。すなわち、Ａ相の光電変換素子１１１に流れる電流をＳｉｎ波とすると、Ｂ相の光電変換素子１１２に流れる電流はＣｏｓ波となる。
この場合、メインスケール１０１とインデックススケール１０３との相対的な移動方向により、Ａ相の光電変換素子１１１に流れる電流に対するＢ相の光電変換素子１１２に流れる電流の位相は９０゜進相あるいは９０゜遅相となるため、９０゜ずらせて配置した２つの光電変換素子を設けることで相対的な移動方向を検出することができる。
【０００６】
スケールの１ピッチ分（刻線の間隔）の相対的移動で、上記のように光電変換素子からサイン波形状のいわゆるリサージュ波形が得られる。
このリサージュ波形を位相変調させてスケールの１ピッチを内挿するためのパルス信号（刻線の１ピッチ内を分割したスケールの絶対位置のデータ）を得ることもできるが、この方法ではリニアスケールの移動に対し１サイクル分のデータを得た後にパルスを発生するので、リアルタイムで信号を出力することができない。
【０００７】
このために、スケールの１ピッチの移動量を示している正弦波状のリサージュ波形のレベルを分割数に応じて標本化し、標本化したデジタル信号からリサージュ波形の位相を検出する際に、パターンテーブルを参照して、スケールの１ピッチを内挿値とするデータを読み出すことが行われる。
この場合は、スケールの１ピッチを検出する検出手段の移動速度やその検出感度の影響を受けることなく、１ピッチ内を内挿するＡ相パルス信号及びＢ相パルス信号をほぼリアルタイムで出力することができる。
【０００８】
Ａ相信号をＢ相信号で除した商Ｂ／Ａを利用した例を図１３のブロック図を参照して説明する。この図において、１はガラス製のメインスケール２に対して光を照射する光源、３はインデックススケールに相当するスリット、４はメインスケール２及びスリット３を透過した光のモアレ縞を受光して電気信号に変換する光電変換素子を示す。
この光電変換素子４からは前記した図１２に示すように９０度の位相差を有する正弦波状のＡ相信号及びＢ相信号がリサージュ波形として出力され、それぞれ所定のレベルに増幅するアンプ５ａ、５ｂに供給されている。
【０００９】
アンプ５（ａ、ｂ）の出力はサンプリング回路１１（ａ、ｂ）およびＡ／Ｄ変換器１２（ａ、ｂ）からなるデジタル前処理回路１０に供給され、スケールの移動情報を発生するＡ／Ｂ相信号発生回路２０に供給される。
Ａ／Ｂ相信号発生回路２０は図示されているようにデジタルフイルタ２１、Ｂ／Ａ比率演算部２２、象限確認部２３、Ａ／Ｂ相パターンテーブル２４、出力バッフア２５、及びタイミングクロック発生部２６によって構成されている。
【００１０】
上記したようにメインスケール２に対してインデックススケールが１ピッチ移動すると、図１２に示すように１ピッチの移動量を１サイクルとするＡ相信号のリサージュ波形と、Ｂ相信号のリサージュ波形が出力され、この１サイクル分の動きに対して、例えば、２０分割可能な周期のサンプリングパルスがデジタル前処理回路１０に供給され、デジタル信号に変換される。
Ａ相信号のサンプリングデータＤＡと、Ｂ相信号のサンプリングデータＤＢは、それぞれデジタルフイルタ２１を通った後、Ａ相またはＢ相のＰＡＭ信号ＡＰ、ＢＰとしてＢ／Ａ比率計算部２２に供給される。
【００１１】
Ｂ／Ａ比率計算部２２は、ＰＡＭ信号ＡＰとＢ相のＰＡＭ信号ＢＰの商Ｂ／Ａを算出し、この商Ｂ／Ａの演算値Ｄ２を次のＡ／Ｂ相パターンテーブル部２４に供給する。
また、ＤＡ、ＤＢのデジタル信号の極性を判断して波形の属する象限を決定する象限信号識別データＤ０、Ｄ１を象限確認部２３より出力する。
そしてこの象限識別データＤ０、Ｄ１と前記した演算値Ｄ２に基づいて、Ａ／Ｂ相パターンテーブル部２４から出力パターンデータＤ３、Ｄ４が読み出され、この出力パターンデータＤ３、Ｄ４を出力バッフア部２５に供給してＡ、Ｂ相パルス信号列を形成する。
【００１２】
ここで、図１４はスケールの１ピッチを２０分割した場合のＡ／Ｂ相パターンテーブル２４の格納データを模式的に示しており、象限の項には各位相に対応する象限識別データＤ０、Ｄ１の値が格納され、変化率（Ｂ／Ａ）の項には、各位相に対応する演算値Ｄ２のそれぞれの値が格納されている。右端の出力パターンの項には、各位相毎の出力パターンデータＤ３、Ｄ４が格納されている。
象限確認部２３より出力された象限信号識別データＤ０、Ｄ１と、Ｂ／Ａ比率計算部２２から出力された演算値Ｄ２を格納値と比較して、演算値Ｄ２の変化から位相の変化を捉え、相当する出力パターンデータＤ３、Ｄ４を出力する。
【００１３】
即ち、Ａ／Ｂ相パターンテーブル２４は出力される象限識別データＤ０、Ｄ１の値が、例えば（０、０）であれば第１象限であることを決定し、次に演算値Ｄ２が３．０８から１．３８に変化した瞬間に、位相が１８度から３６度に変化したことが確認され、該当する出力パターンデータＤ３、Ｄ４が１、０から１、１に変化して、殆どリアルタイムで読み出される。
このように、Ａ／Ｂ相パターンテーブル２４には、例えばスケールの１ピッチを２０分割して内挿するときは、リサージュ波形の位相が１８度推移する毎に参照、比較される象限信号識別データＤ０、Ｄ１、演算値Ｄ２、出力パターンデータＤ３、Ｄ４が格納されている。
なお、演算値Ｄ２が０で割られる場合は（実際の演算を避けて）ｄｉｖ０と表示されている。
【００１４】
ところで、格納データ中の変化率（Ｂ／Ａ）の値は三角関数の真数（図１４の場合はＣｏｔとなる）と考えて良く、０〜π／４（第１象限）の値を持っていれば、他の第２、３、４象限の変化率（Ｂ／Ａ）の値は正負の符号を入れ替えたり、数値を逆にπ／４から０に向かって読み出すなどすると求めることができる。これは、サンプリング数を大きくしてスケールを細かく分割した場合でも同様であるから、Ａ／Ｂ相パターンテーブルは０〜π／４を持っていればよい。従って通常は０〜π／４（第１象限）のデータとしてメモリ数を少なくしている。
【００１５】
本例ではＡ／Ｂ相パターンテーブルとして説明したが、Ａ相信号とＢ相信号の商を取らず、（波高値やバイアスを安定させて）Ａ相（Ｂ相）用のパターンテーブルを使用することもできる。この場合、図１４の変化率（Ｂ／Ａ）の欄は、ほぼ、Ｓｉｎ、Ｃｏｓ等の関数値となる。今後、これらのパターンテーブル類を総称して分割位置テーブルと呼び、Ａ相（Ｂ相）の示す数値を（特に演算されていない場合でも）演算値Ｄ２として統一する。
このような分割位置テーブルをＲＯＭとして作成しておけば、Ａ相、Ｂ相、Ａ／Ｂ等の演算値Ｄ２の値が分割位置テーブルの変化率のある値と一致したときに即座に出力パターンデータＤ３、Ｄ４を出力し、ほぼ、リアルタイムで出力バッフア部２５からＡ、Ｂ相パルス信号列を形成し、送出することができる。
【００１６】
ところで、一般ユーザがリニアスケールを選択する場合、分解能が大きなファクタとなる。ここで分解能とはリニアスケールで読みとれる最小の寸法差（最小表示幅）を指し、例えば、分解能が０．１μｍ、１μｍ、２μｍなどと呼ぶ。
従って、リニアスケールの刻線ピッチと分割数および分解能（最小表示幅）との間には次の
〔 刻線ピッチ（μｍ）／分割数＝ 分解能（最小表示幅）（μｍ）〕
の関係があり、カタログには分解能が示され、分割数は記入されないのが普通である。
１例として、市場に供給されているリニアスケールのある機種のカタログから、この刻線ピッチと分解能の組み合わせ例を示すと図１５の表（ａ）のようになり、分解能は０．１〜１０．０μｍの７種類あり、刻線ピッチと分解能から計算した分割数は２０〜４００の６種類に達している。また、市場から要求される分解能が小さくなる傾向にあり、刻線ピッチの種類の増加も考えられるので、同図の表（ｂ）に示すように、今後、採用が想定される分割数は更に増加することが予想される。
【００１７】
【発明が解決しようとする課題】
ところが、分割位置テーブルは分割数によってそれぞれ作成する必要があるので、新しい分割数が必要となると、新しく採用された分割数に対応した分割位置テーブルを作成せねばならない。分割位置テーブルの新規作成には多大の手間が必要であり、新規作成のための工数増は新製品のコストアップとなり、作成に要する期間はそのまま発売時期の遅れに直結する等の問題が発生している。
さらに、分割位置テーブルのＲＯＭを搭載した回路基板が多種類になり、サービス用保守部品の在庫増をもたらすことも問題である。
【００１８】
本発明は、各種のリニアスケールに要求される多くの分割数に対応可能な、分割位置テーブルの共通化を図ることを目標としている。
【００１９】
【課題を解決するための手段】
本発明は上記のような問題点を解決するために、少なくとも長さ方向に等間隔で目盛られている刻線を有するメインスケールと、
前記メインスケールに対して移動可能に配置され、前記刻線の１ピッチに対して正弦波状のＡ相信号、及びＢ相信号を発生する検出手段と、
この検出手段から出力されたＡ相信号、及びＢ相信号をスケールの分解能に対応する周期でサンプリングして、デジタル信号に変換するＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段で変換された上記Ａ相信号、およびＢ相信号から、分割位置テーブルのアドレスを生成するアドレス生成手段と、
このアドレス生成手段からアドレスを供給されて、Ａ／Ｂ相パターンデータを出力する分割位置テーブルと、
この分割位置テーブルから出力されたＡ／Ｂ相パターンデータによって、前記リニアスケールの移動量に対応したＡ相パルス信号、およびＢ相パルス信号を形成する信号処理手段とを備え、
前記Ａ／Ｄ変換手段は、入力されたＡ相及びＢ相のリサージュ波形をデジタル信号に変換して、Ａ相のＰＡＭ信号ＰＡとＢ相のＰＡＭ信号ＰＢをアドレス生成手段のオフセット補正回路と象限チェック回路に供給し、
前記アドレス生成手段は、デジタル化されたＰＡ、ＰＢ信号の符号を判定して存在する象限を特定する象限チェック回路と、この象限チェック回路で決定された象限に対応した分割数をオフセット数として加算するオフセット補正回路と、前記オフセット補正回路の出力と象限チェック回路の出力が加えられ分割テーブルのアドレスを生成するＲＯＭアドレス生成回路とを有し、
前記分割位置テーブルには１種類または複数種類の最大分割数を有し、この最大分割数は少なくとも所定の分割数の個数に等しい数の２を約数として含み、
前記信号処理手段は、分割位置テーブルからのＡ／Ｂ相パターンデータである分割データが出力される分割データ読み込み回路と、この分割データ読み込み回路から出力されるデータを右シフトして所望の分割数に分割するデータ補正回路とを有し、
このデータ補正回路の出力と前回の分割データ回路に保存されている移動開始時の位置データである前回移動の最終位置データとを加算することでアブソリュート量を得るリニアスケールを提供する。
【００２０】
また、本発明のリニアスケールは、前記分割位置テーブルが、前記最大分割数が６４０または８００の何れか、または、その何れも有する。さらに、前記分割位置テーブルは分割数を設定する分割数選択手段を有する。
【００２１】
【発明の実施の形態】
図１は本発明の実施の形態の１例を説明するブロック図である。（ａ）はリニアスケールから得られるＡ相、Ｂ相の信号をＡ／Ｄ変換し、必要な処理を行って外部のＮＣ装置等に信号列を出力する過程を示し、（ｂ）は光学式リニアスケールに適用したときのＡ相、Ｂ相の信号発生過程を示す。
（ｂ）において、１はガラス製のメインスケール２に対して光を照射する光源、３はインデックススケールに相当するスリット、４はメインスケール２及びスリット３を透過した光のモアレ縞を受光して電気信号に変換する光電変換素子を示す。光源１、スリット３、光電変換素子４で検出手段を形成する。
この光電変換素子４からは前記した図１１に示すように９０度の位相差を有する正弦波状のＡ相信号及びＢ相信号がリサージュ波形として出力され、ブロック図（ａ）の左端に印加される。
【００２２】
Ａ相信号及びＢ相信号はそれぞれＩＶ変換回路３１ａ、３１ｂを経て電圧に変換され、所定のレベルに増幅するアンプ５ａ、５ｂに供給されている。
なお、ＩＶ変換回路３１ａ、３１ｂ、アンプ５ａ、５ｂ間でスケールの移動速度等に伴う出力の変動及びバイアスを補償され、一定波高値となり、上下の波高も等しくされている。
アンプ５ａ、５ｂの出力はＡ／Ｄ変換器１２ａ、１２ｂに供給され、分割数に対応したサンプリングレートのデジタル信号に変換される。
入力されたＡ相及びＢ相のリサージュ波形が、クロックの立ち上がり点でサンプルされ、クロックの立ち下がり点でＡ／Ｄ変換されて、例えば８ビットのデジタル信号に変換される。
ＩＶ変換回路３１（ａ、ｂ）、アンプ５（ａ、ｂ）、Ａ／Ｄ変換器１２（ａ、ｂ）でＡ／Ｄ変換手段を構成する。
【００２３】
デジタル信号に変換されたＡ相信号のサンプリングデータと、Ｂ相信号のサンプリングデータは、図２に示すように階段状に上下するＡ相の８ビットのＰＡＭ信号ＰＡとＢ相のＰＡＭ信号ＰＢとなり、オフセット補正回路３２、象限チェック回路３３に供給される。
【００２４】
オフセット補正回路３２、象限チェック回路３３の機能を図３、図４を参照して説明する。
ＰＡ、ＰＢは図３（ａ）の模式図に示すように、反時計方向に廻転する動径４４のＡ軸（ｘ軸）とＢ軸（ｙ軸）への射影と考えられる。廻転につれて動径４４は１象限（０）、２象限（１）、・・・と象限を移動して行く。
同図（ｃ）に略図を示すように、ＰＡはＣｏｓの曲線を示し、ＰＢはＳｉｎを示す。図ではＢは９０゜進相している。このとき、スケールは相対的に正方向に移動していると仮定する。
【００２５】
動径がどの象限に存在するかは、各象限毎のＡ、Ｂの正負の符号を比較すれば求めることができる。従って、その正負の符号は（ｂ）表のようになる。デジタル化されたＰＡ、ＰＢが供給されると、象限チェック回路３３内でＰＡ、ＰＢの符号を判定し、存在する象限を特定する。
なお、相対的なスケールの移動方向の（正負の）特定と同時に動径の存在する象限を求めるには、例えば、Ａ、Ｂの変化の傾向（増加または減少）を併用してもよい。
【００２６】
動径の位置は（ａ）の角θで表されるから、全円周（２π）を適当な数に分割し、それぞれの分割点に相当するＰＡ、ＰＢの値を記憶した分割位置テーブルを用意すれば、ＰＡ、ＰＢの値から角θを求めることができる。
【００２７】
（ｃ）に示すようにＰＡはＣｏｓ、ＰＢはＳｉｎの曲線であるから、第２、第３、第４象限のそれぞれの値は、第１象限（０）のＣｏｓ、Ｓｉｎ曲線のどちらかを選択し、適当な符号を付けて示すことができる。即ち、第１象限（０）の値さえあれば全円周に渡って、角θを求めることができる。
同図（ｄ）の破線のように（ｃ）の曲線を折り返して比較すれば、第１象限のＡ、Ｂの曲線の値に正負の符号を付けた（ｅ）を容易に得ることができる。
【００２８】
図４の模式図は、１例として、円周の３２０分割毎に動径の位置を示すようなテーブルを模式的に示したもので、０〜７９番が第１象限（０）、８１〜１５９番が第２象限（１）、・・・となる。なお、ここではＡ、Ｂ軸は手前の象限に含ませている。
上述のように、分割位置テーブルは０〜７９までの分割数に対応しているので、ＰＡ、ＰＢの値と分割位置テーブルを比較して、例えば動径が４５°の位置で分割数４０であることが判明したとする。
実際の動径の存在象限によって、動径の角度は４５°、（４５°＋９０°）、（４５°＋１８０°）、（４５°＋２７０°）の何れかであり、同図（ｂ）の表のように０°、９０°、１８０°、２７０°に対応する分割数０、８０、１６０、２４０をオフセット数として加算すればよい。
オフセット補正回路３２で、上述の象限チェック回路３３で決定された象限に対応した上記のオフセット数が加算される。
【００２９】
オフセット補正回路３２の出力（Ｄ２）、象限チェック回路３３の出力（Ｄ０、Ｄ１）はＲＯＭアドレス生成回路３４に加えられ、生成されたアドレスが分割位置テーブル３５に送出される。
オフセット補正回路３２、象限チェック回路３３、およびＲＯＭアドレス生成回路３４でアドレス生成手段を構成する。
【００３０】
分割位置テーブル３５の内容は、図１４でＡ／Ｂ相パターンテーブルの説明を行ったように、象限識別データＤ０、Ｄ１と、演算値Ｄ２から出力パターンデータＤ３、Ｄ４が読み出される。ここで演算値Ｄ２（変化率）としては、前例のＡ、Ｂ相の商のＣｏｔ類似の波形や、Ａ相およびＢ相の波形（ＳｉｎあるいはＣｏｓの真数に近い）の値が使用される。分割位置テーブル３５には象限識別データＤ０、Ｄ１と、演算値Ｄ２に対応するより分類された出力パターンデータＤ３、Ｄ４が格納されている。また、０による除算を表示するｄｉｖ０も使用され、通常は０〜π／２（第１象限）のデータとしてメモリ数を少なくしていることも図１４と同様である。
【００３１】
ここで、本発明では分割位置テーブル３５の記憶装置として、書き換え可能なフラッシュＥＰＲＯＭが使用されているが、これはフラッシュＥＰＲＯＭが容量が大きく小型な点で採用されたもので、通常のＲＯＭで不都合無く使用できる。
【００３２】
分割位置テーブル３５から象限識別データＤ０、Ｄ１と、演算値Ｄ２に対応する分割データ（Ｄ３、Ｄ４）、いわゆるＡ／Ｂ相パターンデータが分割データ読み込み回路３７に出力される。
更に、象限チェック回路３３と分割データ読み込み回路３７の出力がデータ補正回路３６に加えられる。分割位置テーブル３５の最大分割数から実際に使用する分割数に変換するシフト操作も、データ補正回路３６で行ってもよい。象限チェック回路３３からの出力も、データ補正回路３６に追加され、動径の存在象限の確認等も行われる。
【００３３】
移動開始時の位置データ、即ち、前回移動の最終位置データは前回の分割データ回路３９に保存されており、移動量算出回路３８に於いて、前回のデータを加算するとアブソリュート量が得られる。
表示０を乗り越えて移動する場合に起こる正負の符号反転等の処理はゼロクロス処理回路４０で行われる。
分配クロック生成回路４１により、スケール２の移動速度に対応した分配クロック（パルス）が生成され、パルス分配器４２を介してスケールの進行方向を加味（up、down ）した信号がＡ／Ｂ相変換回路４３に加えられる。
データ補正回路３６、分割データ読み込み回路３７、移動量算出回路３８、前回の分割データ回路３９、ゼロクロス処理回路４０、分配クロック生成回路４１、パルス分配器４２、および、Ａ／Ｂ相変換回路４３で信号処理手段を構成する。
【００３４】
図５に示すように、Ａ／Ｂ相変換回路４３からスケールが移動をしているときに、スケールの移動方向と移動量を示すＡ相パルス信号（Ａ）とＢ相パルス信号（Ｂ）がリアルタイムで出力され、スケールが停止するとその値が保持される。そしてスケールが再び順方向に移動すると、その移動速度に対応した周期でＡ相パルス信号（Ａ）及びＢ相パルス信号（Ｂ）が出力される。
この場合、スケールが停止後に逆送すると図６に示すようにＡ相パルス信号（Ａ）がＢ相パルス信号（Ｂ）より遅れた状態になり、スケールの移動方向を検知することができる。
そして、この各Ａ／Ｂ相パルス信号がスケールの分解能を示す信号としてＮＣ工作機械等にサーボ信号としてフィードバックされることになる。
【００３５】
ところで、既に説明したように、リニアスケールの刻線ピッチと分割数および分解能（最小表示幅）との間には〔刻線ピッチ（μｍ）／分割数＝ 分解能（最小表示幅）（μｍ）〕の関係があり、図１５の表から、既に市場に供給されているリニアスケールと今後の製品を想定して分割数を書き出すと２０分割から８００分割までの９種類となる。
基本的に、異なる分割数の分割位置テーブルは別のロムとして作成しなくてはならず、分割位置テーブルも９種類必要となる。
【００３６】
分割数のある程度大きなマスタテーブルを１個用意して計算により必要な分割点を算出する方法も考えられるが、分割位置テーブルを使用する目的が、スケールの移動に伴ってリアルタイムで信号を送出するためなので、分割点を定めるのに複雑な計算をしている時間的余裕はなく、コスト上も特別の計算回路を組み込むことは避けたい。
そこで、レジスタ内容の桁移動のみのシフト操作を利用すれば、所要時間も短く、複雑な計算を行う必要もない。周知のように、２進デジタルコード信号を右へ１桁シフトすると２で割ることと同じになるから、最大分割数のテーブルから必要な分割数がシフト操作のみで得られると所要時間も少なく、計算回路を特に設ける必要もない。
【００３７】
分割位置テーブル３５の最大分割数から右シフト操作のみで得られる分割数は、最大分割数に１／２、１／４、１／８、・・・、を乗じたものとなる。逆に言えば、最大分割数は所要の分割数のそれぞれ（２の冪乗倍）である必要がある。または最大分割数が２の冪乗（２、４、８、１６・・・）の約数を持てば良い。約数中で必要な２の個数（冪数）の最大は最小の分割数により定まる。
【００３８】
１例として、先の図１５の表（ａ）、（ｂ）から必要とされる分割数を書き出すと、２０、４０、８０、１６０、２００、３２０、４００、６４０、８００の９個となる。
ここで、２０、４０（２０×２）、８０（４０×２）、１６０（８０×２）、３２０（１６０×２）、６４０（３２０×２）の１系列が構成され、別に２００、４００（２００×２）、８００（４００×２）の１系列が構成される。
従って、第１の系列は６４０＝（２０×２×２×２×２×２）＝（２０×２5）＝（定数×２の冪乗）と書くことができ、この系列から得る所要の分割数は５個であるので冪数は５となる。
【００３９】
同様に、第２の系列は８００＝（２００×２×２）＝（２００×２2）であり、（定数×２の冪乗）と書いたときに、定数は２００、所要の分割数は２個であるので冪数は２となる。
このように、最大分割数は所要の分割数の個数に相当する２を約数として含む必要がある。また、この例で見るように定数に約数として２を含んでも良い。
【００４０】
図７の表は、上記の例の分割位置テーブルの最大分割数を６４０と８００の２種類とした場合を示している。左端にシフト操作で得られる分割比を記し、系列１、２を分割数の少ない順に記入している。括弧内は分割数のそれぞれの数値の２進数表記を示している。
２進数の表示では右へ１桁シフトして（２で割って）末尾の０が１個づつ消えて行く様子が示されている。
なお、表の場合は定数（２０、２００）の約数として２を含んでいるので、更に小さい分割数もシフト操作のみで得ることができる。例えば１００、５０、１０等も必要があれば分割数として使用できる。
【００４１】
このように、〔最大分割数＝定数×２の冪乗〕となるような最大分割数を持った分割位置テーブルを作っておけば、〔２の冪乗〕の冪数だけの種類の分割数が得られる。図１４の９種の分割数に対応するには、最大分割数が６４０及び８００の２種類の分割位置テーブルをＲＯＭとして記憶すればよく、ＲＯＭとしては１種類で済む。予め、６４０と８００の２種類の分割位置テーブルを作成することにより、以降は新規に分割位置テーブルを作成することはない。
なお、分割位置テーブルは第１象限のみのデータを持てば良いので、最大２００（８００／４）のアドレスは８ビットで済み、この程度の最大分割数が手頃である。
【００４２】
通常は、図１の回路説明で述べたように、信号処理手段内のデータ補正回路３６で必要なシフト処理を行うので、分割位置テーブル側に特定の分割数を選択する分割数選択手段を設けなくて良い。
リニアスケールの刻線ピッチと分解能を決めれば、分割数は一義的に定まるので、個別の機械向けには、刻線ピッチと分解能の決定された段階で分割位置テーブルの分割数を１種類に特定してもよい。分割位置テーブル近傍に取り付けられた、例えばディップスイッチ等の分割数選択手段により分割数を選択することができる。
分割位置テーブルの搭載された保守用基板には上記の分割数選択手段を取り付けておき、現地でも必要な分割数を選択可能にすれば、シフト機能のない回路の場合でも保守用基板としては１種類の在庫で全てのリニアスケールのサービスに対応可能となる。
【００４３】
上記実施例は光学式のリニアスケールのモアレ縞を検出したＡ、Ｂ相信号からスケールの１ピッチを内挿したＡ、Ｂ相パルス信号を得るようにしたが、光学スケールに限ることなく、例えば、磁気目盛を検出して同様にＡ、Ｂ相信号が得られるようなリニアスケール等に対しても本発明の手法を適用することができる。
【００４４】
【発明の効果】
本発明は以上のように、従来リニアスケールの刻線ピッチと分解能によって定まる分割数に対し、その都度その分割数に対応したロムとして分割位置テーブルを作成し、各機械毎に分割位置テーブルのロムを搭載していたのに対し、基本的には２種類の分割数のロムで分割位置テーブルを構成するので、その都度新たな分割位置テーブルを形成する必要がない。
従って、新しい分割位置テーブル形成の期間が不要なことによる新製品納期の短縮、開発工数の削減の効果が大きい。
【００４５】
また、最大分割数から必要な分割数までダウンする操作はシフト操作のみで行えるので、必要な分割数の分割位置テーブルに記憶された必要な分割数に対応するアドレスの指定に時間が掛からず、リアルタイムで出力をなすことができ、リニアスケールの性能向上に寄与すること大である。
また、スケールの移動位置に対応した信号がリアルタイムで出力されるので、工作機械等の制御信号として、精度の高い信号を供給することができるという利点を有する。
【００４６】
更に、サービス用の分割位置テーブルを含む回路部分は基本的に１種類となるので、特に交換用サービス基板の在庫圧縮に効果をもたらす。在庫管理の手間の削減、在庫コストの減少等経済的効果は大きい。
【図面の簡単な説明】
【図１】本発明のリニアスケールの実施の形態の１例を示すブロック図である。
【図２】Ａ相、Ｂ相のアナログ信号をデジタル化するときの一例を示す波形図である。
【図３】 リニアスケールの出力のアドレスを求める方法を説明する図表である。
【図４】 データ補正の方法及びオフセットを説明する模式図である。
【図５】スケールが順方向に移動したときのパルス列信号波形図である。
【図６】スケールが逆方向に移動するときのパルス列信号の波形図である。
【図７】 本発明のリニアスケールの装備する分割位置テーブルの最大分割数の１例を示す図表である。
【図８】 光学式スケールの説明図である。
【図９】 光学的なモアレ縞の説明図である。
【図１０】モアレ縞の変化と出力信号の波形図である。
【図１１】Ａ相、Ｂ相信号発生用の光電変換素子の配置例である。
【図１２】Ａ相、Ｂ相信号の波形図である。
【図１３】Ａ／Ｂ相パターンテーブルを参照してＡ、Ｂ相パルス信号を発生する、リニアスケールのブロック図の１例である。
【図１４】Ａ／Ｂ相パターンテーブルに格納するデータの説明図である。
【図１５】分割数の種類を示す図表である。
【符号の説明】
１  ＬＥＤ、２  ガラススケール、３  インデックススケールのスリット、
４  光電変換素子、５ａ・５ｂ  アンプ、
１０  デジタル前処理回路、１１ａ・１１ｂ  サンプリング回路、１２ａ・１２ｂ  Ａ／Ｄ変換器、２０  Ａ／Ｂ相信号処理部、２１  デジタルフイルタ、２２Ｂ／Ａ相比率計算部、２３  象限確認部、２４  Ａ／Ｂ相パターンテーブル、２５  出力バッフア、２６  タイミング発生部、３０  分割位置テーブル、
ＣＬＫ  サンプリングパルス、ＤＡ  Ａ相信号のサンプリングデータ、ＤＢ  Ｂ相信号のサンプリングデータ、ＡＰ  Ａ相ＰＡＭ信号、ＢＰ  Ｂ相のＰＡＭ信号、Ｄ２  演算値、Ｄ０・Ｄ１  象限信号識別データ、Ｄ３・Ｄ４  出力パターンデータ、
【図１】
0004156223.tif 000002
【図２】
0004156223.tif 000003
【図３】
0004156223.tif 000004
【図４】
0004156223.tif 000005
【図５】
0004156223.tif 000006
【図６】
0004156223.tif 000007
【図７】
0004156223.tif 000008
【図８】
0004156223.tif 000009
【図９】
0004156223.tif 000010
【図１０】
0004156223.tif 000011
【図１１】
0004156223.tif 000012
【図１２】
0004156223.tif 000013
【図１３】
0004156223.tif 000014
【図１４】
0004156223.tif 000015
【図１５】
0004156223.tif 000016