(57)【特許請求の範囲】
【請求項１】
連続する音声を表す音声情報または任意に供給される制御を表す制御情報を含む複数の入力信号のそれぞれがチャネルの入力信号として入力され、該入力信号をディジタル信号に変換し、該ディジタル信号をチャネル毎に保存するアナログ・ディジタル（A/D）変換回路において、該回路は、
外部から所定の周期で供給されるトリガ信号に応動して所定のチャネルに対して順次走査を繰り返して選択されたチャネルの入力信号をサンプリングし、該入力信号をディジタル信号に変換するディジタル変換手段と、
前記チャネルの選択を前記ディジタル変換手段に指示する変換制御手段と、
変換したディジタル信号を所定のビット分解能に合わせて、並べ変えるディジタル制御手段と、
前記ディジタル信号に変換されたチャネル信号のデータを一時的に格納するストレージ手段と、
前記変換制御手段および前記ストレージにコマンドを出力して、前記変換制御手段および前記ストレージを制御する制御手段とを含み、
該回路は、前記変換制御手段で前記トリガ信号と前記制御手段からのコマンドに応じて所定の周期での連続データのサンプリングと前記トリガ信号毎の走査で得られる制御データのサンプリングを実現して、一度に変換されたビット数と所定のビット単位にまとめるパッキングの回数で規定するワード単位に前記連続データを前記ストレージ手段に保存し、前記制御手段の制御信号に応動して前記ストレージ手段から保存した連続データを読み出して、DMA（Direct Memory Access）転送することと同時並行して前記制御データも読み出すことを特徴とするアナログ・ディジタル（A/D）変換回路。
【請求項２】
連続する音声を表す音声情報または任意に供給される制御を表す制御情報を含む複数の入力信号のそれぞれがチャネルの入力信号として入力され、該入力信号をディジタル信号に変換し、該ディジタル信号をチャネル毎に保存するアナログ・ディジタル（A/D）変換回路の変換制御方法において、該方法は、
音声を表す音声情報または制御を表す制御情報を含む複数の入力信号をそれぞれチャネル信号とし、該チャネル信号の走査範囲を設定する第１の工程と、
該設定に応じて供給される単一の前記チャネル信号または複数のチャネル信号を順次選択する第２の工程と、
該選択に応動して供給される一つのチャネル信号をディジタル信号に変換する第３の工程と、
該変換したチャネル信号のデータを該データの扱う単位毎にまとめて一時的に記憶する第４の工程と、
該記憶したデータを読み出してまとめて伝送する第５の工程とを含み、
第２の工程は、一つの変換開始を示し、所定の周期でトリガとして供給する起動信号の入力に際して、前記供給される複数のチャネル信号のうち、前記設定した範囲のチャネルに対して１回巡回走査し、該巡回走査により順次選択したチャネル信号を一つずつ各チャネル信号として出力し、
第３の工程は、変換したディジタル信号を所定のビット分解能に合わせて、並べ変え、
第４の工程は、前記データを扱う単位として前記データを、該データの伝送するビット数を単位にまとめて詰め込む格納制御によりまとめて格納し、
該方法は、前記トリガとコマンドの制御に応じて所定の周期での連続データのサンプリングと前記トリガ信号毎の走査で得られる制御データのサンプリングを実現して、一度に変換されたビット数と所定のビット単位にまとめるパッキングの回数で規定するワード単位に連続して供給される連続データを、記憶するストレージ手段に保存し、制御手段が供給する制御信号に応動して前記ストレージ手段から保存した連続データを読み出して、DMA（Direct Memory Access）転送することと同時並行して前記制御データも読み出すことを特徴とするアナログ・ディジタル（A/D）変換回路の変換制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ・ディジタル（A/D）変換回路およびその変換制御方法に関し、たとえば、小型軽量化が要求される、ディジタルカメラ、携帯電話機や携帯端末機器等のような携帯機器等に適用して好適なA/D変換回路であり、小型軽量化を実現させる上で有効なA/D変換における変換制御方法に関する。
【０００２】
【従来の技術】
ディジタルスチルカメラには、音声データを記録できるものがある。この記録を行う場合、ディジタルスチルカメラは、A/D変換回路を用いてA/D変換回路に供給されるアナログ音声信号を量子化し、量子化されたディジタル音声信号を順次フラッシュメモリ等の記録媒体に転送して、この記録媒体に記録している。A/D変換回路は、アナログ音声信号のサンプリングにたとえば、22kHzや8kHz等の周波数を用いて一定周期でサンプリングを行っている。このサンプリングを行うため、通常、音声専用のA/D変換回路が配設される。A/D変換回路は、一定周期のクロックまたはトリガ信号の供給に応動して定期的に起動する方式を採用している。
【０００３】
このようなA/D変換回路を適用した装置には、たとえば特開2000-350062号公報や特開2000-261752号公報等に開示されたものがある。前者の公報におけるディジタルカメラにおいて、外部音声入力手段を用いて入力される音声データおよび記録再生手段により再生される音声データの処理を行う音声信号処理手段は、操作入力手段からの操作入力に応じて、サンプリングデータ記憶手段に記憶されている音声サンプリングデータを取り出し、音声出力手段を介して操作確認として出力するように構成されている。これにより、従来のように操作確認音専用の音源回路を備えなくてもよく、部品点数の削減を達成している。
【０００４】
また、後者の公報における音声付き画像記録再生装置は、一つの画像ファイルと一つ以上の音声ファイルを画像上の位置情報や時間情報に関連付けて格納し、一つ以上の音声情報を正確にかつ効率よく記録・再生している。
【０００５】
この他、ディジタルスチルカメラは、従来、カメラに装備されたスイッチ類の押し下げ情報をキーマトリクス方式により求めて、得られた情報に基づいてカメラに対応した操作や信号処理等の制御を行わせていた。
【０００６】
ところで、最近、次のようなA/D変換方式が一般化しつつある。このA/D変換方式とは、キースイッチ操作により発生する抵抗マトリクスの出力電圧をA/Dコンバータにて検出し、この電圧変化から押し下げ情報を求めて対応する制御をカメラ等が行う方式である。このA/D変換方式を採用することにより、ディジタルスチルカメラは、従来のキーマトリクス方式に比べて部品点数および回路規模の削減される。これにより、これまでに要した音源回路やレベル比較回路等を削減できる利点をもたらす。
【０００７】
【発明が解決しようとする課題】
ところで、A/D変換方式では、音声用と制御用のA/D変換回路における動作周波数が大きく異なることから、それぞれ、音声用と制御用とに個別に設けられている。また、A/D変換回路のうち、音声専用のA/D変換回路には、A/D変換回路に対する各種周辺回路を含むASIC（Application Specific Integrated Circuit)の配設が余儀なくされる。このASICは、実際的に端子数および回路規模を増大させる傾向がある。さらに、ASICを使用するカメラ全体として、この他にも周辺回路を増加させることにつながる。このため、A/D変換回路を搭載したディジタルスチルカメラは、消費電力を増加させてしまう。ディジタルスチルカメラのようなモバイル機器において要求される小型軽量化を達成する上で大きな障害となる。
【０００８】
前述したようにディジタルスチルカメラが、A/D変換回路を音声用と制御用にそれぞれ一つずつ搭載することにより、小型軽量化においてより一層大きな障害となることは明らかである。
【０００９】
また、A/D変換における音声データの変換をたとえば、8kHzや22.4kHZをサンプリング周波数とした場合、このサンプリング周期は、125μsecや44.6μsec毎になる。この周期でのデータ供給は、供給されるデータに対して処理するCPU（Central Processing Unit）やデータを通すバス等にとって負担が大きい。
【００１０】
本発明はこのような従来技術の欠点を解消し、音声用および制御用に共用して使用する周辺回路の規模の削減および効率のよい変換出力の少なくとも一方を満たすことができるA/D変換回路およびその変換制御方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は上述の課題を解決するために、連続する音声を表す音声情報または任意に供給される制御を表す制御情報を含む複数の入力信号のそれぞれがチャネルの入力信号として入力され、外部から所定の周期で供給されるトリガ信号に応動して所定のチャネルに対して順次走査を繰り返して選択されたチャネルの入力信号をサンプリングし、この入力信号をディジタル信号に変換するディジタル変換手段と、チャネルの選択をディジタル変換手段に指示する変換制御手段とを含むことを特徴とする。
【００１２】
本発明のA/D変換回路は、ディジタル変換手段に変換制御手段から供給されるトリガに応動して各チャネルの走査を行い、選択により供給される各チャネル信号に対してサンプリングを行ってディジタル変換することにより、A/D変換回路一つで異なるサンプリングに対応してディジタル変換を共用させることができる。
【００１３】
また、本発明は上述の課題を解決するために、複数の入力信号のそれぞれがチャネルの入力信号として入力され、各チャネル毎に供給される入力信号をディジタル信号に変換するディジタル変換手段と、このディジタル信号に変換されたチャネル信号のデータをひとまとめにする単位に一時的に格納するストレージ手段と、このストレージ手段に各チャネルのデータの伝送を単位に合わせた詰め込みを制御するパッキング制御手段とを含むことを特徴とする。
【００１４】
本発明のA/D変換回路は、ディジタル変換手段にてトリガ信号に応動して供給されるチャネル信号をそれぞれディジタルデータに変換し、パッキング制御手段からの制御に応じてストレージ手段に単位ごとにまとめたデータを一時記憶し、ストレージ手段からこのまとめたデータを出力させることにより、A/D変換されたデータの伝送処理におけるCPU等の処理負担を軽減することができる。
【００１５】
本発明は上述の課題を解決するために、連続する音声を表す音声情報または任意に供給される制御を表す制御情報を含む複数の入力信号のそれぞれがチャネルの入力信号として入力され、外部から所定の周期で供給されるトリガ信号に応動して所定のチャネルに対して順次走査を繰り返して選択されたチャネルの入力信号をサンプリングし、この入力信号をディジタル信号に変換するディジタル変換手段と、このディジタル信号に変換されたチャネル信号のデータをひとまとめにする単位に一時的に格納するストレージ手段と、チャネル選択の指示をディジタル変換手段に供給し、かつストレージ手段に各チャネルのデータの伝送を単位に合わせた詰め込みを制御する変換制御手段とを含むことを特徴とする。
【００１６】
本発明のA/D変換回路は、ディジタル変換手段に変換制御手段から供給されるトリガに応動して各チャネルの走査を行い、ディジタル変換して、一つのA/D変換回路で異なるサンプリングに対応により共用させることができ、変換制御手段でストレージ手段に対する単位に合わせてデータをパッキング制御し、ストレージ手段からパッキングしたデータをひとまとめに出力する。これにより、A/D変換されたデータの伝送処理におけるCPU等の処理負担も軽減している。
【００１７】
さらに、本発明は上述の課題を解決するために、音声を表す音声情報または制御を表す制御情報を含む複数の入力信号をそれぞれチャネル信号とし、このチャネル信号の走査範囲を設定する第１の工程と、この設定に応じて供給される単一のチャネル信号または複数のチャネル信号を順次選択する第２の工程と、この選択に応動して供給される一つのチャネル信号をディジタル信号に変換する第３の工程と、この変換したチャネル信号のデータをこのデータの扱う単位毎にまとめて一時的に記憶する第４の工程と、この記憶したデータを読み出してまとめて伝送する第５の工程とを含むことを特徴とする。
【００１８】
本発明のA/D変換回路の変換制御方法は、チャネル信号の走査範囲を設定し、この設定に応じてチャネル信号を順次選択し、この選択に応動して供給される一つのチャネル信号をディジタル信号に変換する。そして、チャネル信号のデータをこのデータの扱う単位毎にまとめて一時的に記憶し、まとめたデータを伝送する。このように連続したサンプリングを行う音声情報と任意にサンプリングする制御情報と形態の異なる情報に対して共用し、各入力信号に対応したディジタル変換を行わせ、得られたデータをまとめて出力する制御により変換出力データの伝送を効率的に行うことができる。
【００１９】
また、本発明は上述の課題を解決するために、音声を表す音声情報または制御を表す制御情報を含む複数の入力信号をそれぞれチャネル信号とし、このチャネル信号の走査範囲を設定する第１の工程と、設定に応じて供給される単一のチャネル信号または複数のチャネル信号を順次選択する第２の工程と、この選択に応動して供給されるチャネル信号をディジタル信号に変換する第３の工程とを含むことを特徴とする。
【００２０】
本発明のA/D変換回路の変換制御方法は、複数の入力信号をそれぞれチャネル信号とし、該チャネル信号の走査範囲を設定し、設定に応じて供給される単一の前記チャネル信号または複数のチャネル信号を順次選択し、この選択に応動して供給されるチャネル信号をディジタル信号に変換して、音声情報と制御情報というサンプリング特性の異なる情報に対して共用化を図ることができる。
【００２１】
さらに、本発明は上述の課題を解決するために、音声を表す音声情報または制御を表す制御情報を含む複数の入力信号をそれぞれチャネル信号とし、供給されるチャネル信号をディジタル信号に変換する第１の工程と、このデータの扱う単位毎にまとめて一時的に記憶する第２の工程と、この記憶したデータを読み出してまとめて伝送する第３の工程とを含むことを特徴とする。
【００２２】
本発明のA/D変換回路の変換制御方法は、供給されるチャネル信号をディジタル信号に変換し、このデータの扱う単位毎にまとめて一時的に記憶し、この記憶したデータを読み出してまとめて伝送することにより、変換出力データの伝送を効率的に行うことができる。
【００２３】
【発明の実施の形態】
次に添付図面を参照して本発明によるA/D変換回路の実施例を詳細に説明する。
【００２４】
本実施例は、本発明のA/D変換回路をA/D変換モジュール10に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。ここで、信号の参照符号はその現れる接続線の参照番号で表す。
【００２５】
本実施例のA/D変換モジュール10は、これまでにない音声サンプル用と制御データサンプル用とを兼用する特徴を有している。音声サンプルにおける一定周期での動作と制御データサンプルにおける任意のタイミングでの動作をともに満足させている。
【００２６】
本実施例のA/D変換モジュール10には、A/D変換回路12、データストレージ14、CPU 16および変換制御シーケンサ18が備えられている。A/D変換回路12は、マルチプレクサ120、A/D変換部122およびディジタル制御回路124を含む。マルチプレクサ120は、複数の入力信号の中から一つの入力信号に多重化する機能を有している。マルチプレクサ120は、供給される８つの入力信号10a〜10hを所定の時間毎に選択している。８つの入力信号10a〜10hは、たとえば音声、キーマトリクスおよび環境検出等のアナログ信号である。マルチプレクサ120には、A/D変換部122から入力信号を選択する８本のアナログ選択信号12aが供給されている。選択の仕方は、あらかじめ初期設定で行われている。設定変更する場合、この初期設定を変更する。設定は、全チャネル数を８とした場合、全走査チャネルがチャネル#0から#7になる。また、可変設定の場合、走査チャネルは、たとえばチャネル#0から#3に設定し、チャネル#4から#7は必要時に走査するように設定してもよい。マルチプレクサ120は、選択した入力信号12bをA/D変換部122に出力する。
【００２７】
本実施例のA/D変換部122は、図２に示すように逐次比較A/D変換方式を用いている。A/D変換部122は、マルチプレクサ120からの出力信号12bおよび基準電圧信号（リファレンス）10iが供給されている。A/D変換部122は、D/A変換部122a、比較器122bおよびレベルシフタ122cを含む。D/A変換部122aには、上述した基準電圧信号10iが入力される。基準電圧信号10iは、比較する入力信号の最大電圧に相当する電圧信号である。D/A変換部122aは、レベルシフタ122cから供給されるデータ12cを入力する。D/A変換部122aに内蔵するデコーダ1220は、供給されるデータ12c（ディジタル値）をアナログ電圧レベルにデコードする。D/A変換部122aは、基準電圧信号10iに基づいてMSB（Most Significant Bit)側から順にデコードに対応するアナログ電圧信号12dを比較器122bに出力する。
【００２８】
比較器122bには、入力信号12bと比較用のアナログ電圧信号12dがそれぞれ供給される。比較器122bには、レベルシフタ122cから比較を安定に行うためのサンプルホールド信号（またはラッチ信号）12eが供給されている。比較器122bは、このホールド期間でレベル比較を行う。比較器122bは、入力信号12bがアナログ電圧信号12d以上か否か２分探索する。比較器122bは、この探索結果を出力信号12fとしてレベルシフタ122cに出力する。比較器122bは、探索結果が入力信号12bがアナログ電圧信号12d以上を真とし、このとき「１」を出力し、偽のとき「０」を出力する。そして、レベルシフタ122cは、判定後に次のビット判定にシフトするデータ12cを出力する。
【００２９】
レベルシフタ122cには、図１に示すディジタル制御回路124および変換制御シーケンサ18からそれぞれ、変換要求信号12gおよびチャネル選択信号180が供給されている。変換要求信号12gは、シフトイネーブルを示す信号である。また、チャネル選択信号180は、どのチャネルを選択するかを示す信号で、８入力に対応して表すため３ビット分（信号線３本）により提供される。レベルシフタ122cは、３ビットをデコードしてどのチャネルを選択するか各チャネルの選択の有無を表すアナログ選択信号12aをマルチプレクサ120に供給する。レベルシフタ122cは、比較器122bからの２分探索結果である「１」または「０」を図１のディジタル制御回路124に出力する。
【００３０】
図１に戻って、ディジタル制御回路124には、変換制御シーケンサ18から一変換トリガ信号182およびA/D変換クロック184が供給される。ディジタル制御回路124は、供給される一変換トリガ信号182およびA/D変換クロック184に基づいて変換要求信号12gを生成している。また、ディジタル制御回路124は、A/D変換部122で行った逐次探索の結果であるディジタルデータ12iを入力し、この供給されたディジタルデータを所定のビット分解能に合わせて並べ変える。これにより、A/D変換回路12は、たとえば、８ビット／10ビット／12ビットのデータ12jをデータストレージ14に出力する。
【００３１】
データストレージ14には、FIFO（First-In First-Out)メモリや高速動作可能なメモリを用いて擬似FIFOメモリとして使用される。データストレージ14は、単に供給されるデータを格納するだけでなく、複数回または複数のチャネルに対するデータを、たとえば32ビットまたは64ビット単位等にまとめて（パッキングして）格納する機能を有している。複数回のデータのパッキングは、同じチャネルに対して書込みを行って詰め込む処理である。また、複数のチャネルのパッキングは、走査したチャネルのデータをそのままに順にまとめて格納する詰込みである。この詰込みは、CPU 16からの制御信号16aにより指示され、この指示に応動してデータがパッキングされる。
【００３２】
前者のパッキングを例示すると、ディジタル制御部124から10ビットのデータが供給され、アナログチャネル#0（AN0）について２パックにまとめる場合、データストレージ14内のADデータレジスタADDT0に該当チャネルのデータを10ビット格納し、次のA/D変換で得られたAN0の10ビットデータをADDT0に格納する。これにより、ADデータレジスタADDT0には、チャネル#0のデータが20ビットまとめて格納される。
【００３３】
また、同様に８ビットデータを４パックすると、計チャネルAN0のデータをまとめて32ビット格納する。データストレージ14には、ADデータレジスタADDT0におけるCPU 16からの制御信号16aのうち、パック完了割込み要求信号またはDMA（Direct Memory Access)転送要求信号が供給される。この場合、データストレージ14は、ADデータレジスタADDT0にパッキングしているデータ14aをこれらの要求信号に応じてまとめて（ワードデータとして）送出する。データストレージ14は、対象となるチャネルのデータが更新される都度、データを順次パッキングする。
【００３４】
なお、データストレージ14は、音声をサンプリングするチャネルを特定して設定し、設定してパッキングされたデータをDMA転送すると、CPU 16が負荷の影響を受けることなく、連続するストリーム情報を音声データストレージに記録することができる。音声データストレージは、A/D変換モジュール10内に設けてもよいし、モジュール外に設けてもよい。
【００３５】
また、データストレージ14は、巡回するチャネル走査に応じて任意に供給される制御データも所定のチャネルのADデータレジスタに記憶する。このように設定したチャンネルの巡回走査により、任意のキーマトリクス操作が行われても漏れなく操作を制御データ14bとして検出することができる。制御データ14bは、CPU 16に供給される。
【００３６】
CPU 16は、たとえば、32ビットのRISC（Reduced Instruction Set Computer)を用いる。CPU 16は、図示しないROM（Read Only Memory)に書き込まれている制御プログラムに応じて動作の制御や動作の指示を行うように制御信号16aやA/D変換コマンド16bをデータストレージ14や変換制御シーケンサ18に出力する。CPU 16は、この位置での配設に限定されない。CPU 16は、A/D変換モジュール10の外に配設してもよい。
【００３７】
変換制御シーケンサ18には、上述したA/D変換コマンド16bの他、A/D変換クロック20や変換トリガ信号22が供給されている。変換シーケンサ18は、変換トリガ信号22の入力に応じてマルチプレクサ120に入力されるアナログ信号の選択、すなわちチャネル選択信号180を生成する。チャネル選択信号180は、変換制御シーケンサ18が生成する制御コマンドである。 また、変換制御シーケンサ18は、変換トリガ信号22に基づいて制御コマンドの一つである一変換トリガ信号182を生成し、ディジタル制御回路124に供給している。一変換トリガ信号182は、A/D変換を行う起動トリガであり、この入力により走査を開始する。外部から変換制御シーケンサ18に供給される変換トリガ信号22は、たとえば、8kHzの一定周期のパルスである。また、CPU 16は、A/D変換コマンド16bを出力するだけでなく、供給される制御データ14bに応じて対象の回路に制御信号16cを生成して出力する。
【００３８】
このように構成して、音声および制御におけるA/Dを共用して一つで済ませるとともに、複数個の時系列データを１ワードのデータにまとめて保存し、相手先に転送してCPUの負担を軽減させている。また、これにともなって、システムバスに要求されるデータレートも低減させている。
【００３９】
次にA/D変換モジュール10の動作について簡単に説明する（図３を参照）。外部から変換制御シーケンサ18に変換トリガ信号22が供給される。変換制御シーケンサ18は、変換トリガ信号22を基に一変換トリガ信号182を生成し、図3(a)に示すように、ディジタル制御回路124に出力する。変換トリガ信号は、たとえば8kHzの場合、一変換トリガ信号182の周期T=125μsecになる。この周期でA/D変換が行われる。制御プログラムによりA/D変換処理を起動させることなく動作させることができることから、これらプログラムのアルゴリズムを簡略化することもできる。
【００４０】
また、変換制御シーケンサ18は、CPU 16からのA/D変換コマンド16bを受けて、チャネル選択信号180をA/D変換部122に供給する。チャネル選択信号12aが、A/D変換部122からマルチプレクサ120に供給される。マルチプレクサ120は、設定されたチャネルに対して巡回走査を行うように動作させて、各チャネルを選択する。この選択により、設定されたチャネルの入力信号12bをA/D変換部122に送る。A/D変換部122は、ディジタル制御回路124から供給される変換要求信号12gに応動して入力信号12bをサンプリングし、比較結果12iをディジタル制御回路124に出力する。
【００４１】
ディジタル制御回路124は、一変換トリガ信号182の立上りで変換を開始する（図3(a)を参照）。ディジタル制御回路124は、所定のビット分解能でデータをデータストレージ14に出力し、さらに同じチャネルに対してパッキングを複数回行ってデータストレージ14にワード単位に記録する。ワードは、１度に変換されたビット数とパッキングの回数で決まる。
【００４２】
上述したように複数のチャネルを巡回走査したり、特定のチャネルを複数回走査して変換し、パッキングすることにより、音声の入力信号に対して周期的なサンプリングを行うことができ、任意に供給される制御に関する入力信号に対しても巡回走査によって漏れなくサンプリングされる。巡回走査は、チャネルすべてを対象にしてもよい。
【００４３】
変換後、図3(c)に示すように、データストレージ14は、CPU 16からの制御信号16aに応動して制御データ14bを読み出し、CPU 16に供給する。また、図3(d)に示すように、データストレージ14は、規則的にCPU 16からの制御信号16aに応動してまとめた音声データ14aを読み出し、CPU/DMAに転送し供給する。8kHzの周期でのA/D変換は、CPUにとって処理に負担がかかる。音声を含めたデータをまとめて扱うことにより、処理回数を減らすことができるので余裕をもたらすことができる。DMA転送を行うことから、さらに、余裕を作ることができる。このとき、CPUの負担だけでなく、データを通すバスの占有率も低下させることができる。
【００４４】
なお、前述した実施例は、逐次比較A/D変換方式のA/D変換について説明したが、本実施例に限定されるものでなく、他のA/D変換、たとえばΔΣA/D変換方式や並列比較A/D変換方式等においても適用できることは言うまでもない。
【００４５】
このA/D変換モジュール10をディジタルカメラ30に適用した場合の構成を簡単に説明する（図４を参照）。ディジタルカメラ30には、A/D変換モジュール10、レンズユニット32、前処理部34、画像処理回路36、音声データストレージ38、マイクロフォン40および操作部42が含まれる。A/D変換モジュール10は、前述と同じ構成を有している。説明の煩雑さを避けるため説明を省略する。
【００４６】
レンズユニット32には、図示しないが光学レンズ系、AE（Automatic Exposure)調節機構およびAF（Automatic Focus)調節機構等の他に、撮像部320が含まれている。撮像部320は、光学レンズ系を通った入射光を信号電荷に変換し、この信号電荷Qを電圧信号Vに変換している。撮像部320は、CCD（Charge Coupled Device)型やMOS（Metal Oxide Semiconductor)型等がある。撮像部320は、変換した電圧信号Vを画像信号44として前処理部34に出力する。
【００４７】
前処理部34は、供給される画像信号44に対してノイズ除去およびディジタル化を順次施す。これらの処理を行うため前処理部34には、相関二重サンプリング（Correlated Double Sampling：CDS）回路および画像信号用A/D変換部（いずれも図示せず）が含まれている。画像信号用A/D変換部は、A/D変換モジュール10に用いた方式に限定されない。前処理部34は、ディジタル化した画像データ46を画像処理回路36に出力する。
【００４８】
画像処理回路36は、供給される画像データ46に対して画像処理を施すとともに、音声トリガ回路360および音声処理回路362も含んでいる。画像処理回路36は、画像処理として基本的に、ガンマ補正、ホワイトバランス調整を施した画像データに補間処理や広帯域化を行っている。そして、画像処理回路36は、これらの画像処理を経た画像データに対する色差マトリクス変換処理により輝度データYおよび色データCr, Cb（以下、Y/Cデータ）というを生成する。生成したY/Cデータに対して圧縮を施す場合、図示しない圧縮／伸長処理によって圧縮されたY/Cデータ48をストレージ（図示せず）に出力する。このストレージは、音声データストレージ38でもよい。
【００４９】
音声トリガ回路360は、A/D変換モジュール10内のCPU 16から供給される制御信号16cがたとえば、音声サンプリングモードを示す場合、イネーブル状態にする。そして、音声トリガ回路360は、サンプリングの開始を示すデータ100を受けて変換トリガ信号22をA/D変換モジュール10に送出する。変換トリガ信号22は、外部信号として、たとえば8kHzのトリガ周期である。
【００５０】
音声処理回路362は、音声データストレージ38から読み出した音声データ14bを所定のビット分解能のデータに戻す処理を音声処理として施す。画像処理回路36は、音声処理回路362からの音声データ50をストレージ（図示せず）に出力する。このストレージは、音声データストレージ38でもよい。
【００５１】
音声データストレージ38は、CPU 16からの制御信号16cに応じてパッキングされた音声データ14bを蓄積し、音声処理回路362でパッキングされた音声データ14bを所定のビット数に分解した音声データを記録する半導体メモリである。この半導体メモリの一例として、たとえばスマートメディア（登録商標）がある。また、光磁気記録媒体を用いてもよい。
【００５２】
マイクロフォン40は、音声を電気信号に変換する機能を有するセンサである。また、操作部42は、図示しないがレリーズシャッタボタン、十字キー、モード選択ボタンに対して割り当てられたキーマトリクスが形成されている。マイクロフォン40および操作部42は、音声信号およびキーマトリクスからの制御信号をA/D変換モジュール10に入力する。
【００５３】
このように複数の入力信号を各チャネル信号としてA/D変換モジュール10に供給してもA/D変換モジュール10は、設定されたチャネルを巡回走査して所定のタイミングで音声信号をサンプリングし、同時並行して行われるサンプリングの中で最新の制御データを読み出して使用することができる。
【００５４】
ディジタルカメラ30の動作を簡単に説明する。ディジタルカメラ30では、操作部42にてたとえば、音声サンプリングのモードを示す操作が行われる。A/D変換モジュール10は、この操作を表すチャネル信号として信号を入力し、マルチプレクサによって一つのチャネルが選択される。この選択されたチャネルをディジタル変換し、パケット化した制御データを一時的に保存する。保存したパケットはCPUに供給される。CPUは、制御データ16cを画像処理回路36に供給する。
【００５５】
画像処理回路36は、供給される制御データ16cを受けて音声トリガ回路360を動作状態にする。音声トリガ回路360は、たとえば8kHzの変換トリガ信号22を起動トリガとして所定の間隔でA/D変換モジュール10に出力する。ソフトウェアによりその都度、起動トリガの供給をさせないで済むことから、アルゴリズムの簡略化に寄与できる。A/D変換モジュール10は、あらじかじめ設定されているチャネルを巡回させながら、順次チャネル信号として供給される音声信号を所定のビット分解能でディジタル変換する。
【００５６】
A/D変換モジュール10は、各ディジタル化されたデータをデータストレージに対してチャネルごとに所定のビット量まで詰め込む。A/D変換モジュール10は、詰め込まれた音声データ14bを音声データストレージ38に供給する。A/D変換モジュール10は、このようにチャネルごとにまとめてデータを出力することにより、CPUの負荷およびバスの負荷を低下させることができる。音声処理回路362は、音声データストレージ38に格納したパケットデータを所定のビット数で分解し、得られた音声データ50を再び音声データストレージ38に記憶させる。時間的に余裕のあるときに上述した分解処理は行われる。
【００５７】
また、画像データは、撮像部320、前処理部34、および画像処理回路36を介して処理された画像データ48を音声データストレージ38の画像記録領域に記録させる。なお、画像記録領域と音声記録領域は、関連させて記憶させておくとよい。
【００５８】
このように巡回操作および所定の周期のトリガ供給を行うことにより、多チャネルの制御データで一定の周期で連続して音声のサンプリングを実現することから、A/D変換モジュールの数を削減することができる。また、サンプリングデータをパッキングすることにより、一度にまとめてデータを転送させている。この転送により、データ転送に使用するバスの占有率を低減させることができる。したがって、CPUの負荷等も軽減されるので、システムの効率（パフォーマンス）を向上させることができる。
【００５９】
次にA/D変換モジュール10の変形例について図５を参照しながら説明する。A/D変換モジュール10は、図１および図２に示した構成要素を含んでいる。各構成の説明は、説明の簡略化を図るため省略する。A/D変換モジュール10は、アナログ電源とディジタル電源を用いて動作している。アナログ電源を使用する構成要素は、マルチプレクサ120、D/A変換部122aの一部、および比較器122bである。これらの構成要素は、アナログ電源使用範囲を示す枠200で表される。
【００６０】
A/D変換モジュール10には、図示しないがアナログ電源の供給を切り換える切換スイッチが配設されている。切換スイッチには、変換制御シーケンサ18からアナログ電源制御信号186が供給されている。A/D変換モジュール10には、変換トリガ信号22として8kHzが供給されている。一方、CPU 16のクロックやA/D変換クロック20には、数百kHzの高周波を使用している。一つの変換トリガ信号22の入力に対して１回の走査時間中において実際にA/D変換部は動作する時間が短い。
【００６１】
A/D変換モジュール10において前述した枠200で囲まれていない部分は、ロジック回路である。この回路は、変換制御シーケンサ18が動作していないとき、動作しない。このとき、ロジック回路は、消費電力を実質的に低く抑えることができる。しかしながら、枠200内のアナログ回路には、定常的に電流が流れている。この結果、A/D変換モジュール10は、動作していないにもかかわらず、電力を消費してしまう。そこで、A/D変換していないとき、A/D変換モジュール10は、アナログ回路への電源供給を切ることによる消費電力の低減が考えられる。
【００６２】
ところで、通常アナログ電源の制御は、ソフトウェアで行われている。ところが、ソフトウェアによる制御は動作開始時と終了時のオン／オフを行う程度である。ソフトウェアの制御によってサンプリングのインターバル期間中のアナログ電源をオフにし、サンプリングの開始に応じてアナログ電源をオンにする制御は難しい。したがって、A/D変換モジュール10は、電力低減させる方策がなかった。
【００６３】
変換制御シーケンサ18は、ソフトウェアで困難なアナログ電源供給をハードウェア制御するように設ける。変換制御シーケンサ18は、図6(a)に示す一変換トリガ信号182の立下り（タイミングt1）で図6(d)のアナログ電源制御信号186をハイレベルにしてA/D変換モジュール10におけるアナログ電源供給の切換スイッチに印加する。この印加により、アナログ電源が枠200内の各回路に供給される。A/D変換モジュール10は、タイミングt2まで待機させる。この待機は、供給されるアナログ電源が安定するまでの時間である。したがって、タイミングt2になるまでA/D変換状態は、図6(c)に示すようにオフである。
【００６４】
A/D変換モジュール10は、一変換トリガ信号182の立上りに応動してA/D変換を起動する。A/D変換は、単チャネルまたは所定のチャネルの巡回走査に応じて行う（図6(b)を参照）。A/D変換状態はオンである（図6(c)を参照）。A/D変換の終了を示す信号が、たとえばCPU 16で検出される。CPU 16は、図１に示すように変換制御シーケンサ18にアナログ電源をオフにするコマンドを供給する。変換制御シーケンサ18は、タイミングt3で図6(d)のアナログ電源制御信号186をローレベルにする。切換スイッチは、このアナログ電源制御信号186が供給されることによりオフ状態になる。そして、アナログ電源の供給が遮断される。A/D変換していない期間中にアナログ電源、特にリファレンス電源の電流消費を低減できるようになることから、A/D変換モジュール10はシステム全体の低消費電力化に大きく寄与することができる。
【００６５】
以上のように構成することにより、A/D変換のモジュール数を削減することができる。また、サンプリングしたデータのパッキングによりシステムバスの占有率を低減させることができる。これにより、CPUの使用可能な割合を増やすことができるので、本発明を適用した装置のパフォーマンスを向上させることができる。
【００６６】
さらに、ソフトウェア制御では困難な非動作時のアナログ電源を変換制御シーケンサで遮断することにより、A/D変換使用時だけに電源を印加することができ、このA/D変換における消費電力を低下させることができる。
【００６７】
なお、本発明は、具体例としてディジタルカメラに適用した場合を説明したが、前述した実施例に限定されるものでなく、小型軽量が要求される携帯機器等に特に好適に用いることができることは言うまでもない。
【００６８】
【発明の効果】
このように本発明のA/D変換回路によれば、ディジタル変換手段に変換制御手段から供給されるトリガに応動して各チャネルの走査を行い、選択により供給される各チャネル信号に対してサンプリングを行ってディジタル変換を行うことで、このA/D変換回路一つで音声情報および制御情報が連続的な変換と任意の変換と異なる変換であっても順次走査してそれぞれに対応したディジタル変換が共用して行われるので、回路構成の簡素化を図ることができる。
【００６９】
また、本発明のA/D変換回路は、ディジタル変換手段にてトリガ信号に応動して供給されるチャネル信号をそれぞれディジタルデータに変換し、パッキング制御手段からの制御に応じてストレージ手段に単位ごとにまとめたデータを一時記憶し、ストレージ手段からこのまとめたデータを出力させることにより、データ転送の回数を減らすことができ、A/D変換されたデータの伝送処理におけるCPU等の処理負担の軽減を図ることができることから、A/D変換回路を搭載した装置を安定に、かつ装置のパフォーマンスを向上させることができる。
【００７０】
さらに、本発明のA/D変換回路は、ディジタル変換手段に変換制御手段から供給されるトリガに応動して各チャネルの走査を行い、選択により供給される各チャネル信号に対してサンプリングを行ってディジタル変換し、一つのA/D変換回路で音声情報および制御情報が連続的な変換と任意の変換と異なる変換であっても順次走査してそれぞれに対応したディジタル変換を行って共用させて、回路構成の削減を図ることができ、変換制御手段ではストレージ手段に対する単位に合わせてデータをパッキング制御し、ストレージ手段からパッキングしたデータをひとまとめに出力することにより、A/D変換されたデータの伝送処理におけるCPU等の処理負担も軽減し、搭載した装置の回路削減、余裕を持たせた安定な動作およびパフォーマンスを向上させることができる。
【００７１】
本発明のA/D変換回路の変換制御方法によれば、チャネル信号の走査範囲を設定し、この設定に応じてチャネル信号を順次選択し、この選択に応動して供給される一つのチャネル信号をディジタル信号に変換する。そして、チャネル信号のデータをこのデータの扱う単位毎にまとめて一時的に記憶し、まとめたデータを伝送する。このように連続したサンプリングを行う音声情報と任意にサンプリングする制御情報と形態の異なる情報のサンプリングに有ってもサンプリングを共用化することができ、各入力信号に対応したディジタル変換を行わせ、得られたデータをまとめて出力する制御により変換出力データの伝送効率を向上させ、安定に動作させることができる。
【００７２】
また、本発明のA/D変換回路の変換制御方法は、音声を表す音声情報または制御を表す制御情報を含む複数の入力信号をそれぞれチャネル信号とし、このチャネル信号の走査範囲を設定し、設定に応じて供給される単一の前記チャネル信号または複数のチャネル信号を順次選択し、この選択に応動して供給されるチャネル信号をディジタル信号に変換して、音声情報と制御情報というサンプリング特性の異なる情報に対して共用化を図ることができるから、周辺回路等を含む回路構成の大幅な削減を促進することができる。
【００７３】
さらに、本発明のA/D変換回路の変換制御方法は、供給されるチャネル信号をディジタル信号に変換し、このデータの扱う単位毎にまとめて一時的に記憶し、この記憶したデータを読み出してまとめて伝送することにより、データ転送の回数を減らし、変換出力データの伝送を効率的に行うことができるので、適用した装置のパフォーマンスを向上させることができる。
【図面の簡単な説明】
【図１】本発明のA/D変換回路を適用したA/D変換モジュールの概略的な構成を示すブロック図である。
【図２】図１のA/D変換モジュールにおけるA/D変換部の構成を示すブロック図である。
【図３】図１のA/D変換モジュールにおける動作を説明するタイミングチャートである。
【図４】本発明のA/D変換回路を適用したディジタルカメラの概略的な構成を示すブロック図である。
【図５】本発明のA/D変換回路における変形例を適用したA/D変換モジュールの要部構成を示すブロック図である。
【図６】図５のA/D変換モジュールの動作を説明するタイミングチャートである。
【符号の説明】
10  A/D変換モジュール
12  A/D変換回路
14  データストレージ
16  CPU
18  変換制御シーケンサ
120 マルチプレクサ
122 A/D変換部
124 ディジタル制御回路
【図１】
0004177572.tif 000002
【図２】
0004177572.tif 000003
【図３】
0004177572.tif 000004
【図４】
0004177572.tif 000005
【図５】
0004177572.tif 000006
【図６】
0004177572.tif 000007