【手続補正書】
【提出日】平成19年12月6日(2007.12.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に形成されたゲート電極と、
前記絶縁表面を有する基板上に形成されたソース配線と、
前記ゲート電極及び前記ソース配線上に形成された絶縁膜と、
前記絶縁膜上に形成された第１の非晶質半導体膜と、
前記第１の非晶質半導体膜上に形成されたｎ型を付与する不純物元素を含んだ第２の非晶質半導体膜を有する薄膜トランジスタを画素部の薄膜トランジスタに用いる半導体装置において、
前記第２の非晶質半導体膜上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記ソース配線及び前記画素部の薄膜トランジスタを電気的に接続する金属配線と、
前記画素部の薄膜トランジスタ及び保持容量を電気的に接続する透明電極と、
前記ソース配線表面に形成された金属被膜と、
前記ソース配線またはゲート配線と電気的に接続する端子部と、
前記端子部表面に形成された金属被膜を有することを特徴とする半導体装置。
【請求項２】
絶縁表面上に形成されたゲート電極と、
前記絶縁表面上に形成されたソース配線と、
前記ゲート電極及び前記ソース配線上に形成された絶縁膜と、
前記絶縁膜上に形成された第１の非晶質半導体膜と、
前記第１の非晶質半導体膜上に形成されたｎ型を付与する不純物元素を含んだ第２の非晶質半導体膜を有する薄膜トランジスタを画素部の薄膜トランジスタに用いる半導体装置において、
前記第２の非晶質半導体膜上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記ソース配線、前記画素部の薄膜トランジスタを電気的に接続する金属配線と、
前記画素部の薄膜トランジスタと保持容量を電気的に接続する金属配線と、
金属からなる画素電極と、
前記ソース配線表面に形成された金属被膜と、
前記ソース配線またはゲート配線と電気的に接続する端子部と、
前記端子部表面に形成された金属被膜を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記金属被膜はメッキ法により形成されたことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記金属被膜は、Ｃｕ、Ａｇ、Ａｕ、Ｃｒ、Ｆｅ、Ｎｉ、またはＰｔから選ばれた一種、または複数種を主成分とする金属被膜であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記端子部と前記画素部のソース配線は同時にメッキ処理されたものであることを特徴とする半導体装置。
【請求項６】
絶縁表面上にソース配線とゲート電極と端子部を形成する第１の工程と、
前記ソース配線表面と前記端子部表面に金属被膜を形成する第２の工程と、
前記金属被膜及び前記ゲート電極上に絶縁膜を形成する第３の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第４の工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜を形成する第５の工程と、
前記第１の非晶質半導体膜及び前記第２の非晶質半導体膜をエッチングして保持容量、活性層を形成する第６の工程と、
前記第２の非晶質半導体膜の一部をエッチングしてソース領域とドレイン領域を形成する第７の工程と、
前記第２の非晶質半導体膜上に第１の層間絶縁膜を形成する第８の工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第９の工程と、
前記絶縁膜と前記第１の層間絶縁膜と前記第２の層間絶縁膜をエッチングしてコンタクトホールを形成する第１０の工程と、
前記第２の層間絶縁膜上に透明電極からなる画素電極を形成する第１１の工程と、
前記ソース配線及び前記ソース領域または前記ドレイン領域の一方を電気的に接続する第１の金属配線と、前記画素電極と前記ソース領域または前記ドレイン領域の他方を電気的に接続する第２の金属配線と、前記保持容量と前記画素電極を電気的に接続する第３の金属配線を形成する第１２の工程とを有することを特徴とする半導体装置の作製方法。
【請求項７】
絶縁表面上にソース配線とゲート電極と端子部を形成する第１の工程と、
前記ソース配線表面と前記端子部表面にメッキ法により金属被膜を形成する第２の工程と、
前記金属被膜及び前記ゲート電極上に絶縁膜を形成する第３の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第４の工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜を形成する第５の工程と、
前記第１の非晶質半導体膜及び前記第２の非晶質半導体膜をエッチングして保持容量、活性層を形成する第６の工程と、
前記第２の非晶質半導体膜の一部をエッチングしてソース領域とドレイン領域を形成する第７の工程と、
前記第２の非晶質半導体膜上に第１の層間絶縁膜を形成する第８の工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第９の工程と、
前記絶縁膜と前記第１の層間絶縁膜と前記第２の層間絶縁膜をエッチングしてコンタクトホールを形成する第１０の工程と、
前記第２の層間絶縁膜上に前記ソース配線と前記ソース領域または前記ドレイン領域の一方を電気的に接続する金属配線と、前記ソース領域または前記ドレイン領域の他方と前記保持容量を電気的に接続する金属からなる画素電極を形成する第１１の工程とを有することを特徴とする半導体装置の作製方法。
【請求項８】
絶縁表面上にソース配線とゲート電極と端子部を形成する第１の工程と、
前記ソース配線上と前記ゲート電極上と前記端子部上に絶縁膜を形成する第２の工程と、
前記絶縁膜上に第１の非晶質半導体膜を形成する第３の工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜を形成する第４の工程と、
前記第１の非晶質半導体膜及び前記第２の非晶質半導体膜をエッチングして保持容量、活性層を形成する第５の工程と、
前記第２の非晶質半導体膜の一部をエッチングしてソース領域とドレイン領域を形成する第６の工程と、
前記第２の非晶質半導体膜上に第１の層間絶縁膜を形成する第７の工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第８の工程と、
前記絶縁膜と前記第１の層間絶縁膜と前記第２の層間絶縁膜をエッチングしてコンタクトホールを形成する第９の工程と、
前記ソース配線表面と前記端子部表面にメッキ法により金属被膜を形成する第１０の工程と、
前記第２の層間絶縁膜上に透明電極からなる画素電極を形成する第１１工程と、
前記ソース配線と前記ソース領域または前記ドレイン領域の一方を電気的に接続する第１の金属配線と、前記画素電極と前記ソース領域または前記ドレイン領域の他方を電気的に接続する第２の金属配線と、前記保持容量と前記画素電極を電気的に接続する第３の金属配線を形成する第１２の工程とを有することを特徴とする半導体装置の作製方法。
【請求項９】
絶縁表面上にソース配線とゲート電極と端子部を形成する第１の工程と、
前記ソース配線表面と前記端子部表面にメッキ法により金属被膜を形成する第２の工程と、
前記金属被膜及び前記ゲート電極上に絶縁膜を形成する第３の工程と、
前記絶縁膜上に非晶質半導体膜を形成する第４の工程と、
前記非晶質半導体にソース領域とドレイン領域を形成する第５の工程と、
前記非晶質半導体上に第１の層間絶縁膜を形成する第６の工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する第７の工程と、
前記第２の層間絶縁膜上に透明電極からなる画素電極を形成する第８の工程と、
前記絶縁膜と前記第１の層間絶縁膜と前記第２の層間絶縁膜をエッチングしてコンタクトホールを形成する第９の工程と、
前記第２の層間絶縁膜上に前記ソース配線と前記ソース領域または前記ドレイン領域の一方を電気的に接続する金属配線と、前記保持容量と前記ソース領域または前記ドレイン領域の他方を電気的に接続する金属からなる画素電極を形成する第１０の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項６乃至９のいずれか一項において、前記ソース配線表面と前記端子部表面に金属被膜を形成する工程は、同時にメッキ処理することを特徴とする半導体装置の作製方法。