【手続補正書】
【提出日】平成20年3月4日(2008.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル−アナログ変換器（ＤＡＣ）回路であって可変利得増幅器（ＶＧＡ）を有し、読出し信号アナログ入力とＤＡＣデジタル入力とに応じてアナログ−デジタル変換器（ＡＤＣ）においてデジタル出力を提供するものと、
前記ＤＡＣ回路に接続され、異なる振幅の少なくとも２つの入力信号を生成し、前記異なる振幅の少なくとも２つの入力信号にかかわるＶＧＡ利得コードを得、かつ前記ＡＤＣから受け取ったコードを用いてＡＤＣコード列を計算することにより読出しヘッド・チャネル振幅を決定するコントローラと、
を備えるデータ・チャネル。
【請求項２】
前記ＡＤＣからのコードが、コード検出信号であることを特徴とする請求項１に記載のデータ・チャネル。
【請求項３】
前記ＡＤＣからのコードが、トリップ・コードであることを特徴とする請求項１に記載のデータ・チャネル。
【請求項４】
前記ＡＤＣからのコードが、少なくともＡＤＣの一デジタル出力であることを特徴とする請求項１に記載のデータ・チャネル。
【請求項５】
前記ＤＡＣ回路が、さらに、ＤＡＣ入力に応じて所定の出力信号を前記ＶＧＡに出すためのアナログ処理装置を備えていること特徴とする請求項１に記載のデータ・チャネル。
【請求項６】
前記アナログ処理装置が、入力信号間の選択を可能とするアナログ・スイッチを備えていることを特徴とする請求項５に記載のデータ・チャネル。
【請求項７】
前記入力信号間の選択によって所定の高及び低振幅の出力信号が出されることを特徴とする請求項６に記載のデータ・チャネル。
【請求項８】
前記コントローラが前記ＤＡＣに前記アナログ処理回路に対して低及び高コードを提供させ、前記ＶＧＡが該ＤＡＣからの低及び高コードに起因する該アナログ処理回路からの両信号に利得を加え、該ＶＧＡは、ＡＤＣからの出力が所定のトリップ・コードによって決められた水準に達するまで利得を加えることを特徴とする請求項５に記載のデータ・チャネル。
【請求項９】
ヘッド振幅の特性付けが、まずデータ・フィルタリングにより、次いでサーボ・フィルタリングにより行われ、データＶＧＡ利得値とサーボＶＧＡ利得値とを生成し、該データＶＧＡ利得値とサーボＶＧＡ利得値とが該データ・チャネルの入力振幅を決定するために使用されることを特徴とする請求項１に記載のデータ・チャネル。
【請求項１０】
読出し信号を受け取るためのアナログ処理回路と、
前記アナログ処理回路に接続され、該アナログ処理回路対して所定のアナログ処理回路出力信号を出させるための高及び低の制御信号を提供するデジタル−アナログ変換器（ＤＡＣ）と、
前記アナログ処理回路に接続され、ＶＧＡ利得コードを用いて前記所定のアナログ処理回路出力信号を処理して増幅信号を作る可変利得増幅器（ＶＧＡ）と、
前記ＶＧＡに接続され、前記増幅信号に応じてＡＤＣコード列を作るアナログ−デジタル変換器（ＡＤＣ）と、
二つの入力信号の振幅、前記二つの入力信号にかかわるＡＤＣコード列、並びに前記二つの入力信号とそれに対応する高・低のＤＡＣ制御信号とにかかわる二つのＶＧＡ利得コードを記憶するためのメモリーと、
前記メモリーに接続されて、二つの入力信号の振幅、前記二つの入力信号にかかわるＡＤＣコード列、並びに前記二つの入力信号とそれに対応する高・低のＤＡＣ制御信号とにかかわる二つのＶＧＡ利得コードから得られる方程式を用いて読出しヘッド・チャネル振幅を計算するためのプロセッサーと、
を備える、読出しチャネルのアナログ・フロント・エンド。
【請求項１１】
前記アナログ処理装置が入力信号間の選択をするためのアナログ・スイッチを備えることを特徴とする請求項１０に記載のアナログ・フロント・エンド。
【請求項１２】
前記ＤＡＣとアナログ処理装置とが所定の高及び低振幅の二つの出力信号を出す請求項１１に記載のアナログ・フロント・エンド。
【請求項１３】
前記プロセッサーが、データＶＧＡ利得値とサーボＶＧＡ利得値とを出すためにデータ・フィルタリングとサーボ・フィルタリングを用いて該方程式を導き出すことを特徴とする請求項１０に記載のアナログ・フロント・エンド。
【請求項１４】
データを記録するための磁気記憶媒体と、
前記磁気記憶媒体を動かすためのモータと、
前記磁気記憶媒体上にデータの読出しと書込みをするためのヘッドと、
前記磁気記憶媒体に対して前記ヘッドを位置決めするためのアクチュエータと、
前記磁気記憶媒体からの符号化信号を処理するためのデータ・チャネルとを備え、
該データ・チャネルは、
デジタル−アナログ変換器（ＤＡＣ）回路であって可変利得増幅器（ＶＧＡ）を有し、読出し信号アナログ入力とＤＡＣデジタル入力とに応じてアナログ−デジタル変換器（ＡＤＣ）においてデジタル出力を提供するものと、
前記ＤＡＣ回路に接続され、異なる振幅の少なくとも２つの入力信号を生成し、前記異なる振幅の少なくとも２つの入力信号にかかわるＶＧＡ利得コードを得、かつ前記ＡＤＣから受け取ったコードを用いてＡＤＣコード列を計算することにより読出しヘッド・チャネル振幅を決定するコントローラとを備える、
ことを特徴とする磁気記憶装置。
【請求項１５】
前記ＡＤＣからのコードが、コード検出信号であることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１６】
前記ＡＤＣからのコードが、トリップ・コードであることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１７】
前記ＡＤＣからのコードが、少なくとも該ＡＤＣの一出力であることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１８】
前記ＤＡＣ回路が、さらに、ＤＡＣ入力に応じて所定の出力信号を前記ＶＧＡに出すためのアナログ処理装置を備えていること特徴とする請求項１４に記載の磁気記憶装置。
【請求項１９】
前記アナログ処理装置が、入力信号間の選択をするためのアナログ・スイッチを備えることを特徴とする請求項１８に記載の磁気記憶装置。
【請求項２０】
前記入力信号間の選択によって所定の高及び低振幅の出力信号が出されることを特徴とする請求項１９に記載の磁気記憶装置。
【請求項２１】
前記コントローラが前記ＤＡＣに前記アナログ処理回路に対して低及び高コードを提供させ、前記ＶＧＡが該ＤＡＣからの低及び高コードに起因する該アナログ処理回路からの両信号に利得を加え、該ＶＧＡは、ＡＤＣからの出力が所定のトリップ・コードによって決められた水準に達するまで利得を加えることを特徴とする請求項１８に記載の磁気記憶装置。
【請求項２２】
ヘッド振幅の特性付けが、まずデータ・フィルタリングにより、次いでサーボ・フィルタリングにより行われ、データＶＧＡ利得値とサーボＶＧＡ利得値とを生成し、該データＶＧＡ利得値とサーボＶＧＡ利得値とが該データ・チャネルの入力振幅を決定するために使用されることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項２３】
入力信号提供手段と、
該入力信号提供手段に接続され、該入力信号提供手段に制御信号を提供する手段と、
該入力信号提供手段に接続され、該入力信号提供手段からの信号を増幅する手段と、
前記制御信号提供手段に接続され、前記信号増幅手段からの信号と前記制御信号に応じてデジタル出力を提供する手段と、
該デジタル出力を提供する手段に接続され、異なる振幅の少なくとも２つの入力信号を生成し、前記異なる振幅の少なくとも２つの入力信号にかかわるＶＧＡ利得コードを得、かつ前記デジタル出力を提供する手段から受け取ったコードを用いてＡＤＣコード列を計算することにより読出しヘッド・チャネル振幅を決定する手段と、
を備えたデータ・チャネル。
【請求項２４】
データをその上に記録するためのデータ記録手段と、
前記データ記録手段を動かすための手段と、
前記データ記録手段にデータの読出しと書込みをするための手段と、
前記データ記録手段に対して前記読出しと書込手段を位置決めするための手段と、
前記データ記録手段からの符号化した信号を処理するための手段とを備え、
前記符号化した信号を処理するための手段は、
入力信号を提供する手段と、
前記入力信号を提供する手段に接続されて、前記入力信号を提供する手段に制御信号を提供する手段と、
前記入力信号を提供する手段に接続されて、前記入力信号を提供する手段からの信号を増幅するための手段と、
前記制御信号を提供する手段に接続されて、前記信号を増幅するための手段からの信号と前記制御信号に応じてデジタル出力を提供する手段と、
該デジタル出力を提供する手段に接続されて、異なる振幅の少なくとも２つの入力信号を生成し、前記異なる振幅の少なくとも２つの入力信号にかかわるＶＧＡ利得コードを得、かつ前記デジタル出力を提供する手段から受け取ったコードを用いてＡＤＣコード列を計算することにより読出しヘッド・チャネル振幅を決定する手段とを備える、
ことを特徴とする磁気記憶装置。