【手続補正書】
【提出日】平成20年7月31日(2008.7.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層上に絶縁膜を介して導電膜を形成し、
前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄いレジストパターンを形成し、
前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が薄いゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体層に第１の不純物領域、および前記ゲート電極の端部と重なる前記半導体層に第２の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に絶縁膜を介して導電膜を形成し、
前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄いレジストパターンを形成し、
前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が薄いゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体基板に第１の不純物領域、および前記ゲート電極の端部と重なる前記半導体基板に第２の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項３】
第１の半導体層および第２の半導体層上に絶縁膜を介して導電膜を形成し、
前記第１の半導体層の上方の前記導電膜上に、第１のレジストパターンを形成し、かつ、前記第２の半導体層の上方の前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄い第２のレジストパターンを形成し、
前記第１のレジストパターンおよび前記第２のレジストパターンをマスクとして、前記導電膜のエッチングを行って、前記第１の半導体層の上方に第１のゲート電極を形成し、かつ、前記第２の半導体層の上方に中央部より端部の膜厚が薄い第２のゲート電極を形成し、
前記第１のゲート電極をマスクとして前記第１の半導体層に不純物元素を注入して、前記第１のゲート電極の外側に対応する前記第１の半導体層に第１の不純物領域を形成し、かつ、前記第２のゲート電極をマスクとして前記第２の半導体層に前記不純物元素を注入して、前記第２のゲート電極の外側に対応する前記第２の半導体層に第２の不純物領域、および前記第２のゲート電極の端部と重なる前記第２の半導体層に第３の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に絶縁膜を介して導電膜を形成し、
前記導電膜上に第１のレジストパターンを形成し、かつ、回折格子パターンを有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄い第２のレジストパターンを形成し、
前記第１のレジストパターンおよび前記第２のレジストパターンをマスクとして、前記導電膜のエッチングを行って、第１のゲート電極を形成し、かつ、中央部より端部の膜厚が薄い第２のゲート電極を形成し、
前記第１のゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記第１のゲート電極の外側に対応する前記半導体基板に第１の不純物領域を形成し、かつ、前記第２のゲート電極をマスクとして前記半導体層に前記不純物を注入して、前記第２のゲート電極の外側に対応する前記半導体基板に第２の不純物領域、および前記第２のゲート電極の端部と重なる前記半導体基板に第３の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至請求項４のいずれか一項に於いて、
前記回折格子パターンは、複数のスリット部を有することを特徴とする半導体装置の製造方法。
【請求項６】
半導体層上に絶縁膜を介して導電膜を形成し、
前記導電膜上に、半透膜を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄いレジストパターンを形成し、
前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が薄いゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体層に第１の不純物領域、および前記ゲート電極の端部と重なる前記半導体層に第２の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に絶縁膜を介して導電膜を形成し、
前記導電膜上に、半透膜を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄いレジストパターンを形成し、
前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が薄いゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体基板に第１の不純物領域、および前記ゲート電極の端部と重なる前記半導体基板に第２の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項８】
第１の半導体層および第２の半導体層上に絶縁膜を介して導電膜を形成し、
前記第１の半導体層の上方の前記導電膜上に、第１のレジストパターンを形成し、かつ、前記第２の半導体層の上方の前記導電膜上に、半透膜を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄い第２のレジストパターンを形成し、
前記第１のレジストパターンおよび前記第２のレジストパターンをマスクとして、前記導電膜のエッチングを行って、前記第１の半導体層の上方に第１のゲート電極を形成し、かつ、前記第２の半導体層の上方に中央部より端部の膜厚が薄い第２のゲート電極を形成し、
前記第１のゲート電極をマスクとして前記第１の半導体層に不純物元素を注入して、前記第１のゲート電極の外側に対応する前記第１の半導体層に第１の不純物領域を形成し、かつ、前記第２のゲート電極をマスクとして前記第２の半導体層に前記不純物元素を注入して、前記第２のゲート電極の外側に対応する前記第２の半導体層に第２の不純物領域、および前記第２のゲート電極の端部と重なる前記第２の半導体層に第３の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に絶縁膜を介して導電膜を形成し、
前記導電膜上に第１のレジストパターンを形成し、かつ、半透膜を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄い第２のレジストパターンを形成し、
前記第１のレジストパターンおよび前記第２のレジストパターンをマスクとして、前記導電膜のエッチングを行って、第１のゲート電極を形成し、かつ、中央部より端部の膜厚が薄い第２のゲート電極を形成し、
前記第１のゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記第１のゲート電極の外側に対応する前記半導体基板に第１の不純物領域を形成し、かつ、前記第２のゲート電極をマスクとして前記半導体層に前記不純物を注入して、前記第２のゲート電極の外側に対応する前記半導体基板に第２の不純物領域、および前記第２のゲート電極の端部と重なる前記半導体基板に第３の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６乃至請求項９のいずれか一項に於いて、
前記フォトマスク又レチクルは、前記半透膜と隣接する遮光部を有することを特徴とする半導体装置の製造方法。
【請求項１１】
半導体層上に絶縁膜を介して導電膜を形成し、
前記導電膜上に、光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄いレジストパターンを形成し、
前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が薄いゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体層に第１の不純物領域、および前記ゲート電極の端部と重なる前記半導体層に第２の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基板上に絶縁膜を介して導電膜を形成し、
前記導電膜上に、光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄いレジストパターンを形成し、
前記レジストパターンをマスクとして前記導電膜のエッチングを行って、中央部より端部の膜厚が薄いゲート電極を形成し、
前記ゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記ゲート電極の外側に対応する前記半導体基板に第１の不純物領域、および前記ゲート電極の端部と重なる前記半導体基板に第２の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１又は請求項１２において、
前記レジストパターンをマスクとして前記ゲート電極のエッチングを行って、前記ゲート電極の端部を後退させることを特徴とする半導体装置の製造方法。
【請求項１４】
第１の半導体層および第２の半導体層上に絶縁膜を介して導電膜を形成し、
前記第１の半導体層の上方の前記導電膜上に第１のレジストパターンを形成し、かつ、前記第２の半導体層の上方の前記導電膜上に光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄い第２のレジストパターンを形成し、
前記第１のレジストパターンおよび前記第２のレジストパターンをマスクとして、前記導電膜のエッチングを行って、前記第１の半導体層の上方に第１のゲート電極を形成し、かつ、前記第２の半導体層の上方に中央部より端部の膜厚が薄い第２のゲート電極とを形成し、
前記第１のゲート電極をマスクとして前記第１の半導体層に不純物元素を注入して、前記第１のゲート電極の外側に対応する前記第１の半導体層に第１の不純物領域を形成し、かつ、前記第２のゲート電極をマスクとして前記第２の半導体層に前記不純物元素を注入して、前記第２のゲート電極の外側に対応する前記第２の半導体層に第２の不純物領域、および前記第２のゲート電極の端部と重なる前記第２の半導体層に第３の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項１５】
半導体基板上に絶縁膜を介して導電膜を形成し、
前記導電膜上に第１のレジストパターンおよび光強度低減手段を有するフォトマスク又はレチクルを使用して、中央部より端部の膜厚が薄い第２のレジストパターンを形成し、
前記第１のレジストパターンおよび前記第２のレジストパターンをマスクとして、前記導電膜のエッチングを行って、第１のゲート電極および中央部より端部の膜厚が薄い第２のゲート電極を形成し、
前記第１のゲート電極をマスクとして前記半導体基板に不純物元素を注入して、前記第１のゲート電極の外側に対応する前記半導体基板に第１の不純物領域を形成し、かつ、前記第２のゲート電極をマスクとして前記半導体層に前記不純物を注入して、前記第２のゲート電極の外側に対応する前記半導体基板に第２の不純物領域、および前記第２のゲート電極の端部と重なる前記半導体基板に第３の不純物領域を形成することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４又は請求項１５において、
前記第２のレジストパターンをマスクとして前記第２のゲート電極のエッチングを行って、前記第２のゲート電極の端部を後退させることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１、請求項２、請求項６、請求項７、請求項１１乃至請求項１３のいずれか一項において、
前記レジストパターンの端部は、テーパー形状を有することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項３、請求項４、請求項８、請求項９、請求項１４乃至請求項１６のいずれか一項において、
前記第２のレジストパターンの端部は、テーパー形状を有することを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１乃至請求項１８のいずれか一項に於いて、
前記エッチングとして、ドライエッチングを行うことを特徴とする半導体装置の製造方法。