(57)【特許請求の範囲】
【請求項１】
画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、そして前記データ線と前記走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている発光表示装置において、
前記画素回路は、
印加される電流に対応して発光する発光素子と、
前記発光素子を発光させるための駆動電流を供給する第１トランジスタと、
前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第１スイッチング素子と、
第１制御信号の第１レベルに応答して前記第１トランジスタをダイオード連結させる第２スイッチング素子と、
前記第１制御信号の第１レベルによって、前記第１スイッチング素子からの前記データ電流に対応する第１電圧を保存する第１保存素子と、
前記第１保存素子と前記第１制御信号を供給する信号線の間に電気的に連結されており、前記第１制御信号が前記第１レベルから第２レベルに変わる場合に前記第１保存素子とのカップリングを通じて前記第１保存素子の第１電圧を第２電圧に変更する第２保存素子と、
第２制御信号に応答して、前記第２電圧によって前記第１トランジスタから出力される前記駆動電流を前記発光素子に伝達する第３スイッチング素子とを含み、
前記第２スイッチング素子は前記データ線と前記第１トランジスタの第２主電極の間に電気的に連結され、
前記第１制御信号を供給する前記信号線は前記走査線とは別途の信号線であり、前記第１制御信号は前記選択信号がオフレベルになった後に前記第１レベルから前記第２レベルになる、発光表示装置。
【請求項２】
前記第１保存素子は前記第１トランジスタの第１主電極と制御電極の間に電気的に連結され、前記第２保存素子は前記第１トランジスタの制御電極と前記信号線の間に電気的に連結される、請求項１に記載の発光表示装置。
【請求項３】
画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、そして前記データ線と前記走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている発光表示装置において、
前記画素回路は、
印加される電流に対応して発光する発光素子と、
前記発光素子を発光させるための駆動電流を供給する第１トランジスタと、
前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第１スイッチング素子と、
第１制御信号の第１レベルに応答して前記第１トランジスタをダイオード連結させる第２スイッチング素子と、
前記第１制御信号の第１レベルによって、前記第１スイッチング素子からの前記データ電流に対応する第１電圧を保存する第１保存素子と、
前記第１保存素子と前記第１制御信号を供給する信号線の間に電気的に連結されており、前記第１制御信号が前記第１レベルから第２レベルに変わる場合に前記第１保存素子とのカップリングを通じて前記第１保存素子の第１電圧を第２電圧に変更する第２保存素子と、
第２制御信号に応答して、前記第２電圧によって前記第１トランジスタから出力される前記駆動電流を前記発光素子に伝達する第３スイッチング素子とを含み、
前記第１制御信号を供給する前記信号線は前記走査線とは別途の信号線であり、前記第１制御信号は前記選択信号がオフレベルになった後に前記第１レベルから前記第２レベルになる、発光表示装置。
【請求項４】
前記第２制御信号は前記第１制御信号であり、前記第３スイッチング素子は前記第２制御信号の第２レベルに応答する、請求項３に記載の発光表示装置。
【請求項５】
前記第２スイッチング素子は第１導電タイプのトランジスタであり、前記第３スイッチング素子は第２導電タイプのトランジスタである、請求項４に記載の発光表示装置。
【請求項６】
前記第１乃至第３スイッチング素子及び前記第１トランジスタは同一導電タイプのトランジスタである、請求項１または３に記載の発光表示装置。
【請求項７】
画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、そして前記データ線と前記走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている発光表示装置において、
前記画素回路は、
印加される電流に対応して発光する発光素子と、
前記発光素子を発光させるための駆動電流を供給する第１トランジスタと、
前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第１スイッチング素子と、
第１制御信号の第１レベルに応答して前記第１トランジスタをダイオード連結させる第２スイッチング素子と、
前記第１制御信号の第１レベルによって、前記第１スイッチング素子からの前記データ電流に対応する第１電圧を保存する第１保存素子と、
前記第１保存素子と前記第１制御信号を供給する信号線の間に電気的に連結されており、前記第１制御信号が前記第１レベルから第２レベルに変わる場合に前記第１保存素子とのカップリングを通じて前記第１保存素子の第１電圧を第２電圧に変更する第２保存素子と、
第２制御信号に応答して、前記第２電圧によって前記第１トランジスタから出力される前記駆動電流を前記発光素子に伝達する第３スイッチング素子とを含み、
前記画素回路は前記選択信号をバッファーリングした後、前記第１スイッチング素子に伝達するためのバッファーをさらに含む、発光表示装置。
【請求項８】
走査線からの選択信号に応答してデータ線からのデータ電流を伝達する第１スイッチング素子、駆動電流を出力するトランジスタ、前記トランジスタの第１主電極と制御電極の間に電気的に連結される第１保存素子、そして前記トランジスタからの駆動電流に対応して発光する発光素子を含む画素回路が形成されている発光表示装置を駆動する方法において、
第１レベルの制御信号で前記トランジスタをダイオード連結させ、前記第１スイッチング素子からのデータ電流に対応して前記トランジスタの制御電極電圧を第１電圧とする段階と、
前記データ電流を遮断し、前記トランジスタの制御電極に第１端が連結される第２保存素子の第２端に第２レベルの前記制御信号を印加し、前記第１及び第２保存素子のカップリングで前記トランジスタの制御電極電圧を第２電圧に変更する段階と、
前記第２電圧に対応して前記トランジスタから出力される駆動電流を前記発光素子に印加する段階とを含み、
前記制御信号は前記選択信号がオフレベルになった後に前記第２レベルになる、発光表示装置の駆動方法。
【請求項９】
前記画素回路は、前記第２レベルの制御信号に応答して前記トランジスタからの駆動電流を前記発光素子に伝達する第２スイッチング素子をさらに含む、請求項８に記載の発光表示装置の駆動方法。
【請求項１０】
画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、そして前記データ線と前記走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている発光表示装置の表示パネルにおいて、
前記画素回路は、
印加される電流に対応して発光する発光素子と、
発光素子を駆動するための電流を出力し、第１主電極が電源電圧を供給する第１信号線に電気的に連結される第１トランジスタと、
前記走査線からの選択信号に応答して前記データ線からのデータ電流を前記第１トランジスタに伝達する第１スイッチング素子と、
第１制御信号の第１レベルに応答して前記第１トランジスタをダイオード連結する第２スイッチング素子と、
第２制御信号に応答して前記第１トランジスタからの駆動電流を前記発光素子に伝達する第３スイッチング素子と、
前記第１トランジスタの制御電極と第１主電極の間に電気的に連結される第１保存素子と、
前記第１トランジスタの制御電極と前記第１制御信号を供給する第２信号線の間に電気的に連結される第２保存素子とを含み、
前記第１レベルの第１制御信号によって前記第１トランジスタがダイオード連結され、前記選択信号によって前記データ電流が前記第１トランジスタに伝えられる第１区間と、
前記データ電流が遮断され、前記第１制御信号が第２レベルになって前記第１制御信号のレベル変化量が前記第１及び第２保存素子のカップリングによって前記第１トランジスタの制御電極に反映され、前記第２制御信号によって前記駆動電流が前記発光素子に伝えられる第２区間の順に動作し、
前記第２信号線は前記走査線とは別途の信号線であり、前記第１制御信号は前記選択信号がオフレベルになった後に前記第２レベルになる、発光表示装置の表示パネル。
【請求項１１】
前記第２制御信号は前記第１制御信号と同一な信号であり、前記第２スイッチング素子は第１導電タイプのトランジスタであり、前記第３スイッチング素子は第２導電タイプのトランジスタである、請求項１０に記載の発光表示装置の表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発光表示装置、これを用いる表示パネル及びその駆動方法に関し、特に有機物質の電界発光（有機ELという）を利用した能動駆動方式表示装置における電流記入回路に関する。
【０００２】
【従来の技術】
一般に有機EL表示装置は蛍光性または燐光性有機化合物を電気的に励起して発光させる表示装置であって、N×M個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現できるようになっている。一般的な有機発光セルはダイオード特性を有して有機発光ダイオード（ＯＬＥＤ）と呼ばれ、図１に示したように、アノード（ITO）、有機物質の多層薄膜（有機薄膜）、カソード電極（金属）の構造を有している。有機薄膜は電子と正孔の均衡を良くして発光効率を向上させるために発光層、電子輸送層及び正孔輸送層を含む多層構造であり、また、別途の電子注入層と正孔注入層を含んでいる。
【０００３】
このように構成される有機発光セルを駆動する方式には、能動素子を含まない単純マトリックス方式と、薄膜トランジスタ（TFT）またはMOSFETを利用した能動駆動方式がある。単純マトリックス方式では正極線と負極線を直交的に配置し、各線（ライン）を選択して瞬間的に駆動するが、能動駆動方式では薄膜トランジスタとキャパシタを各ITO画素電極に接続し瞬間的に信号を伝えるが、伝えられた信号電圧をキャパシタ容量によって維持する駆動方式である。この時、本発明が属する能動駆動方式を、キャパシタに電圧を維持させるために印加する信号の形態によって、電圧記入（voltage programming）方式と電流記入（current programming）方式に分類する。
【０００４】
以下では図２及び図３を参照して、従来技術による電圧記入及び電流記入の特徴について説明する。
【０００５】
図２は有機EL素子を駆動するための従来の電圧記入方式画素回路であって、N×M個の画素のうちの一つを代表的に示した図面である。図において、有機EL素子（OLED）にp-chトランジスタ（M１）が連結されて発光のための電流を正極電圧源ＶＤＤから供給する。トランジスタ（M１）の電流量は、スイッチング用p-chトランジスタ（M２）を通じて印加されるデータ電圧によって、調節されるようになっている。この時、印加された電圧を一定期間維持するためのキャパシタ（C１）がトランジスタ（M１）のソースとゲートの間に連結されている。トランジスタ（M２）のゲートにはオン・オフ形態の選択信号を伝える走査線（Sn）が連結されており、ソース側にはデータ線（Dm）が連結されている。
【０００６】
このような構造の画素の動作を見てみると、スイッチングトランジスタ（M２）のゲートに印加される選択信号によってトランジスタ（M２）が導通すると、データ線（Dm）からのデータ電圧がトランジスタ（M１）のゲートに印加される。そうすると、キャパシタ（C１）によってゲートとソース（ＶＤＤ側）の間に充電された電圧（VGS）に対応してトランジスタ（M１）に電流（IOLED）が流れ、この電流（IOLED）に対応して有機EL素子（OLED）が発光する。
この時、有機EL素子（OLED）に流れる電流は次の数式１で近似的に表現できる。
【０００７】
【数１】
0004195337.tif 000002
【０００８】
ここで、IOLEDは有機EL素子（OLED）に流れる電流、VGSはトランジスタ（M１）のソースとゲートの間の電圧、VTHはトランジスタ（M１）のしきい電圧、VDATAはデータ電圧、βは定数値を示す。
【０００９】
数式１に示したように、図２の画素回路によれば、印加されるデータ電圧に対応する電流が有機EL素子（ＯＬＥＤ）に供給され、供給された電流に対応する輝度で有機EL素子が発光する。この時、印加されるデータ電圧は、所定の明暗階調を表現するために、一定の範囲で多段階の値を有する。
【００１０】
しかし、このような従来の電圧記入方式の画素回路では、製造工程の不均一性により各画素毎に生じる薄膜トランジスタのしきい電圧（VTH）及び電子移動度の偏差によって高階調を得ることが難しいという問題点がある。例えば、３Vで画素の薄膜トランジスタを駆動する場合、８ビット（２５６段）階調を表現するためには約１２mV（=３V/２５６）間隔で薄膜トランジスタのゲートに電圧を印加しなければならないが、もし製造工程の不均一による薄膜トランジスタのしきい電圧の偏差が１００mVに達する場合には高階調を表現することが難しくなる。また、移動度の偏差によって数式１に含まれるβ値が変わるので、さらに高階調表現が難しくなる。
【００１１】
これに対し、電流記入方式の画素回路は画素回路に電流を供給する電流源がデータ線全体を通じて均一であるとすれば、各画素内の駆動トランジスタが不均一な電圧−電流特性を有すると仮定しても均一なディスプレイ特性を得ることができる。
【００１２】
図３は有機EL素子を駆動するための従来の電流記入方式の画素回路であって、N×M個の画素のうちの一つを代表的に示した図面である。図３を参照すれば、有機EL素子（OLED）にトランジスタ（M１）が連結されて発光のための電流を供給し、トランジスタ（M１）の電流量はトランジスタ（M２）を通じて印加されるデータ電流によって制御されるようになっている。
【００１３】
回路の動作を見ると、走査線（Sn）からの選択信号によってトランジスタ（M２、M３）が導通して、先ずトランジスタ（M１）がダイオード接続の状態になり、キャパシタ（C１）に電流が流れて充電電圧を生じ、トランジスタ（M１）のゲート電位が低下してドレインからソースに電流が流れる。時間経過により充電電圧が高くなってトランジスタ（M１）のドレイン電流がトランジスタ（M２）のソース電流と等しくなればキャパシタ（C１）の充電電流が停止して充電電圧が安定する。従って、データ線（Dm）からの輝度設定用データ電流（IDATA）に対応する電圧がキャパシタ（C１）に保存される。次に、走査線（Sn）からの選択信号がハイレベル電圧になってトランジスタ（M２、M３）が遮断されるが、発光走査線（En）からの発光信号がローレベル電圧になってトランジスタ（M４）が導通し、電源電圧（VDD）から電源が供給され、キャパシタ（C１）に保存された電圧に対応する電流が有機EL素子（OLED）に流れて設定輝度の発光が行われる。この時、有機EL素子（OLED）に流れる電流は数式２のようである。
【００１４】
【数２】
0004195337.tif 000003
【００１５】
ここで、VGSはトランジスタ（M１）のソースとゲートの間の電圧、VTHはトランジスタ（M１）のしきい電圧、βは定数値を示す。
【００１６】
数式２で示したように従来の電流ピクセル回路によれば、有機EL素子に流れる電流（IOLED）はデータ電流（IDATA）と同一であるので、記入電流源がパネル全体を通じて均一であるとすれば均一な特性が得られる。しかし、有機EL素子に流れる電流（IOLED）は微少電流でありながら所要電圧は高く、この微細電流で画素回路を駆動するには、データ線の寄生容量などを充電するのに時間が多くかかるという問題点がある。例えば、データ線負荷キャパシタンスが３０pFであると仮定すると、数十nAから数百nA程度のデータ電流でデータ線の負荷を充電するためには数msの時間が必要である。これは数十μｓ水準であるライン時間（例えば、水平走査時間）を考慮してみる時、充電時間が充分ではないという問題点がある。
【００１７】
【発明が解決しようとする課題】
本発明が目的とする技術的課題は、トランジスタのしきい電圧や移動度を補償することができ、データ線を十分に充電させることができる発光表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明による発光表示装置には、画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、そしてデータ線と走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている。画素回路は発光素子、第１トランジスタ、第１乃至第３スイッチング素子、第１及び第２保存素子を含む。第１トランジスタは発光素子を発光させるための駆動電流を制御し、第１スイッチング素子は走査線からの選択信号に応答してデータ線からのデータ信号を伝達する。第１保存素子は第１制御信号の第１レベルによって、第１スイッチング素子からのデータ電流に対応する第１電圧を保存する。第２保存素子は第１保存素子と第１制御信号を供給する信号線の間に電気的に連結されており、第１制御信号が第１レベルから第２レベルに変わる場合に第１保存素子とのカップリングを通じて第１保存素子の第１電圧を第２電圧に変更する。第２スイッチング素子は第１制御信号の第１レベルに応答して第１トランジスタをダイオード連結させ、第３スイッチング素子は第２制御信号に応答して第２電圧によって第１トランジスタから出力される駆動電流を発光素子に伝達する。
【００１９】
第２スイッチング素子は第１トランジスタの第２主電極と制御電極の間に電気的に連結されたり、データ線と第１トランジスタの制御電極の間に電気的に連結されることが好ましい。
【００２０】
本発明によると、走査線からの選択信号に応答してデータ線からのデータ電流を伝達する第１スイッチング素子、データ電流に対応して駆動電流を出力するトランジスタ、トランジスタの第１主電極と制御電極の間に電気的に連結される第１保存素子、そしてトランジスタからの駆動電流に対応して光を発光する発光素子を含む画素回路が形成されている発光表示装置を駆動する方法が提供される。まず、第１レベルの制御信号でトランジスタをダイオード連結させ、第１スイッチング素子からのデータ電流に対応してトランジスタの制御電極電圧を第１電圧とする。次に、データ電流を遮断し、制御信号を第１レベルから第２レベルに変更してトランジスタの制御電極に第１端が連結される第２保存素子の第２端に印加し、第１及び第２保存素子のカップリングでトランジスタの制御電極電圧を第２電圧に変更する。そして第２電圧に対応してトランジスタから出力される駆動電流を発光素子に印加する。
【００２１】
本発明による発光表示装置の表示パネルには、画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、そしてデータ線と走査線によって定義される複数の画素に各々形成される複数の画素回路が形成されている。画素回路は、発光素子、第１トランジスタ、第１乃至第３スイッチング素子、第１及び第２保存素子を含む。第１トランジスタは発光素子を駆動するための電流を出力し、第１主電極が電源電圧を供給する第１信号線に電気的に連結される。第１スイッチング素子は走査線からの選択信号に応答してデータ線からのデータ電流を第１トランジスタに伝達し、第２スイッチング素子は第１制御信号の第１レベルに応答して第１トランジスタをダイオード連結する。第３スイッチング素子は第２制御信号に応答してトランジスタからの駆動電流を発光素子に伝達する。第１保存素子は第１トランジスタの制御電極と第１主電極の間に電気的に連結され、第２保存素子は第１トランジスタの制御電極と第１制御信号を供給する第２信号線に電気的に連結される。
【００２２】
この表示パネルは、第１レベルの第１制御信号によって第１トランジスタがダイオード連結され、選択信号によってデータ電流が第１トランジスタに伝えられる第１区間、そしてデータ電流が遮断され、第１制御信号が第２レベルになって第１制御信号のレベル変化量が第１及び第２保存素子のカップリングによって第１トランジスタの制御電極に反映され、第２制御信号によって駆動電流が発光素子に伝えられる第２区間順に動作するのが好ましい。
【００２３】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異なる形態に実現することができ、ここで説明する実施例に限定されない。
【００２４】
図面から本発明を明確に説明するために説明と関係ない部分は省略した。明細書全体を通じて類似な部分については同じ図面符号を付けた。ある部分が他の部分と連結されているという時、これは直接的に連結されている場合のみでなく、その中間に他の素子を隔てて連結されている場合も含む。そして、図面から各走査線を通じて画素回路に印加される信号の図面符号を説明の便宜上走査線と同一にした。
【００２５】
まず、図４を参照して本発明の実施例による有機EL表示装置について説明する。図４は本発明の実施例による有機EL表示装置Fの概略的な平面図である。
【００２６】
図４に示したように、本発明の実施例による有機EL表示装置は有機EL表示パネル１０、走査駆動部２０及びデータ駆動部３０を含む。
【００２７】
有機EL表示パネル１０は図面上で縦方向に伸びている複数のデータ線（D１−DM）、横方向に伸びている複数の走査線（S１〜SN ）、発光走査線（ E１−EN）及び複数の画素回路１１を含む。データ線（D１−DM）は画像信号を示すデータ電流を画素回路１１に伝達する。走査線（S１〜SN）は選択信号を画素回路１１に伝達し、発光走査線（E１−EN）は発光信号を画素回路１１に伝達する。画素回路１１は隣接した二つのデータ線と隣接した二つの走査線によって定義される画素領域に形成されている。
【００２８】
データ駆動部３０はデータ線（D１−DM）にデータ電流を印加し、走査駆動部２０は走査線（S１〜SN）及び発光走査線（E１−EN）に各々選択信号及び発光信号を順次に印加する。
【００２９】
次に、図５を参照して本発明の第１実施例による有機EL表示装置の画素回路１１について詳細に説明する。図５は本発明の第１実施例による画素回路の等価回路図である。そして、図５では説明の便宜上m番目データ線（Dm）とn番目走査線（Sn）に連結された画素回路だけを示した。
【００３０】
図５に示したように、本発明の第１実施例による画素回路１１は有機EL素子（OLED）、トランジスタ（M１）、スイッチング素子（S１、S２、S３）及びキャパシタ（C１、C２）を含み、トランジスタ（M１）はPMOSトランジスタで形成されている。電圧源ＶＤＤは正電圧を供給する。
【００３１】
スイッチング素子（S１）はデータ線（Dm）とトランジスタ（M１）のゲートの間に連結され、走査線（Sn）からの選択信号に応答してデータ線（Dm）からのデータ電流（IDATA）をトランジスタ（M１）に伝達する。スイッチング素子（S２）はトランジスタ（M１）のドレーンとゲートの間に連結され、走査線（Sn）からの選択信号に応答してトランジスタ（M１）をダイオード連結させる。
【００３２】
トランジスタ（M１）は電圧源（VDD）にソースが連結され、スイッチング素子（S３）にドレーンが連結されている。トランジスタ（M１）のゲート−ソース電圧はデータ電流（IDATA）に対応して決定され、キャパシタ（C１）はトランジスタ（M１）のゲートとソースの間に連結されてトランジスタ（M１）のゲート−ソース電圧を一定期間維持する。キャパシタ（C２）は走査線（Sn）とトランジスタ（M１）のゲートの間に連結されてトランジスタ（M１）のゲート電圧を調節する。
【００３３】
スイッチング素子（S３）は発光走査線（En）からの発光信号に応答してトランジスタ（M１）に流れる電流を有機EL素子（OLED）に供給する。この電流はキャパシタ（C１）に保存されている電圧によって制御されている。有機EL素子（OLED）はスイッチング素子（S３）と基準電圧点（例えば接地端子）の間に連結され、トランジスタ（M１）に流れる電流の量に対応する光を発光する。
【００３４】
本発明の第１実施例ではスイッチング素子（S１、S２、S３）を一般的なスイッチで示したが、スイッチング素子（S１、S２、S３）もトランジスタで形成されるのが好ましい。以下ではスイッチング素子（S１、S２、S３）をPMOSトランジスタで実現した実施例について図６及び図７を参照して詳細に説明する。
【００３５】
図６は本発明の第２実施例による画素回路の等価回路図であり、図７は図６の画素回路を駆動するための駆動波形図である。
【００３６】
図６に示したように、本発明の第２実施例による画素回路は図５の画素回路におけるスイッチング素子（S１、S２、S３）の代りにトランジスタ（M２、M３、M４）が形成されている点を除けば、第１実施例と同じ構造を有する。トランジスタ（M２、M３、M４）はPMOSトランジスタで形成され、トランジスタ（M２、M３）のゲートには走査線（Sn）が連結され、トランジスタ（M４）のゲートには発光走査線（En）が連結されている。
【００３７】
次に、図７を参照して図６の画素回路の動作について詳しく説明する。まず、走査線（Sn）を通じて印加されるローレベル電圧の選択信号によってトランジスタ（M２、M３）が導通し、トランジスタ（M１）はダイオード連結されてデータ線（Dm）からのデータ電流（IDATA）がトランジスタ（M１）に流れる。この時、トランジスタ（M１）のゲート−ソース電圧（VGS）とトランジスタ（M１）に流れる電流（IDATA）の間には数式３の関係が成立するので、トランジスタ（M１）のゲート−ソース電圧（VGS）は数式４のようである。
【００３８】
【数３】
0004195337.tif 000004
【００３９】
ここで、βは定数値であり、VTHはトランジスタ（M１）のしきい電圧である。
【００４０】
【数４】
0004195337.tif 000005
【００４１】
ここで、VGはトランジスタ（M１）のゲート電圧であり、VDDは電圧源（VDD）からトランジスタ（M１）に供給される電圧である。
【００４２】
次に、選択信号（Sn）がハイレベル電圧になり、発光信号（En）がローレベル電圧になればトランジスタ（M２、M３）が遮断され、トランジスタ（M４）が導通する。選択信号（Sn）がローレベル電圧からハイレベル電圧になればキャパシタ（C２）と走査線（Sn）の接点の電圧が選択信号（Sn）のレベル上昇幅（ΔVS）だけ増加する。したがって、キャパシタ（C１、C２）のカップリングによってトランジスタ（M１）のゲート電位（VG）は増加し、その増加量（ΔVG）は数式５のようである。
【００４３】
【数５】
0004195337.tif 000006
【００４４】
ここで、C１及びC２は各々キャパシタ（C１、C２）のキャパシタンスである。
【００４５】
トランジスタ（M１）のゲート電位（VG）がΔVGだけ増加したのでトランジスタ（M１）に流れる電流（IOLED）は数式６のようになる。そして、発光信号（En）によってトランジスタ（M３）がターンオンされているので、トランジスタ（M１）の電流（IOLED）が有機EL素子（OLED）に供給されて発光が行われる。
【００４６】
【数６】
0004195337.tif 000007
【００４７】
そして数式６からデータ電流（IDATA）は数式７のように与えられるので、データ電流（IDATA）を有機EL素子（OLED）に流れる電流（IOLED）より大きい値に設定することができる。つまり、大きいデータ電流（IDATA）で有機EL素子（OLED）に流れる微少電流を制御することができるので、データ線の充電時間を短縮することができる。
【００４８】
【数７】
0004195337.tif 000008
【００４９】
本発明の第２実施例では走査線（Sn）からの選択信号（Sn）で直接トランジスタ（M２）を駆動したが、走査線の負荷などにより選択信号（Sn）の上昇時間が変わり、トランジスタ（M２）のスイッチング誤差が発生することがある。トランジスタ（M２）のスイッチング誤差の影響を減らすために選択信号（Sn）をバッファーリングしてトランジスタ（M２）に印加することができる。次に、このような実施例について図８を参照して詳細に説明する。
【００５０】
図８は本発明の第３実施例による画素回路の等価回路図である。
【００５１】
図８に示したように、本発明の第３実施例による画素回路はバッファーを除けば第１実施例と同じ構造を有する。バッファーはCMOSインバーター２段、つまり４個のトランジスタ（M５〜M８）からなり、トランジスタ（M５、M７）はPMOSトランジスタで形成され、トランジスタ（M６、M８）はNMOSトランジスタで形成されている。トランジスタ（M５、M６）は電源電圧（VDD）と基準電圧の間に直列に連結されており、トランジスタ（M５、M６）の接点がトランジスタ（M７、M８）のゲートに連結される。トランジスタ（M５、M６）のゲートは（m−１）番目画素回路での選択信号（Sn）が入力される。トランジスタ（M７、M８）は電源電圧（VDD）と基準電圧の間に直列に連結されており、トランジスタ（M７、M８）の接点での出力が選択信号としてトランジスタ（M２、M３）のゲートに印加される。
【００５２】
バッファーの動作を説明すれば、トランジスタ（M５、M６）のゲートに入力される選択信号がハイレベル電圧であれば、トランジスタ（M６）がターンオンされて基準電圧によってローレベル電圧の信号がトランジスタ（M７、M８）のゲートに入力される。ローレベル電圧の信号によってトランジスタ（M７）がターンオンされて電源電圧（VDD）によってハイレベル電圧の信号が選択信号としてトランジスタ（M２、M３）のゲートに印加される。そして、トランジスタ（M５、M６）のゲートに入力される選択信号がローレベル電圧であれば、トランジスタ（M５）がターンオンされて電源電圧（VDD）によってハイレベル電圧の信号がトランジスタ（M７、M８）のゲートに入力される。ハイレベル電圧の信号によってトランジスタ（M８）がターンオンされて基準電圧によってローレベル電圧の信号が選択信号としてトランジスタ（M２、M３）のゲートに印加される。このようなバッファーを用いると、負荷であるトランジスタ（Ｍ２、Ｍ３）の影響を軽減するので、全ての画素での選択信号の上昇時間が短時間かつ同一になってトランジスタ（M２）のスイッチング誤差の影響を減らすことができる。
【００５３】
そして、本発明の第３実施例では４個のトランジスタを利用してバッファーを形成したが、これに限定されず、他の類型のバッファーを使用することもできる。
【００５４】
本発明の第１乃至第３実施例ではスイッチング素子（S３）またはトランジスタ（M４）の駆動を調節するために発光信号（En）を伝達する別途の発光走査線（En）を使用した。この時、別途の発光走査線（En）を使用せずに走査線（Sn）からの選択信号（Sn）でスイッチング素子（S３）またはトランジスタ（M４）の駆動を制御することができ、このような実施例について図９及び図１０を参照して詳細に説明する。
【００５５】
図９は本発明の第４実施例による画素回路の等価回路図であり、図１０は図９の画素回路を駆動するための駆動波形図である。
【００５６】
図９に示したように、本発明の第４実施例による画素回路は発光走査線（En）がない点とトランジスタ（M４）の類型及び連結関係を除けば図６の画素回路と同一な構造を有する。詳しく説明すれば、トランジスタ（M４）はNMOSトランジスタ（M４）で形成されており、トランジスタ（M４）のゲートには発光走査線（En）の代りに走査線（Sn）が連結されている。その後、図１０に示すように選択信号（Sn）がハイレベル電圧になる時トランジスタ（M４）が導通してトランジスタ（M１）の電流（IOLED）が有機EL素子（OLED）に伝えられる。
【００５７】
このようにトランジスタ（M４）をNMOSトランジスタで実現すれば、発光信号を伝達するための別途の配線が必要でないためにピクセルの開口率を高めることができる。
【００５８】
本発明の第１乃至第４実施例ではトランジスタ（M１）をダイオード連結させるためにトランジスタ（M３）をトランジスタ（M１）のドレーンとゲートの間に連結した。これとは異なって、トランジスタ（M３）をトランジスタ（M１）のドレーンとデータ線（Dm）の間に連結することができ、このような実施例について図１１及び図１２を参照して詳細に説明する。
【００５９】
図１１及び図１２は各々本発明の第５及び第６実施例による画素回路の等価回路図である。
【００６０】
図１１に示したように、本発明の第５実施例による画素回路はトランジスタ（M３）の連結関係を除けば図６の画素回路と同じ構造を有する。詳しく説明すれば、トランジスタ（M３）はデータ線（Dm）とトランジスタ（M１）のドレーンの間に連結されており、図７の駆動波形を使用してこの画素回路を駆動することができる。走査線（Sn）からの選択信号（Sn）がローレベル電圧である時、トランジスタ（M２、M３）が同時にターンオンされるのでトランジスタ（M１）のゲートとドレーンは互いに連結される。つまり、図６の画素回路と同様に、選択信号（Sn）がローレベル電圧である時、トランジスタ（M１）がダイオード連結される。
【００６１】
図６の画素回路でのようにトランジスタ（M３）がトランジスタ（M１）のゲートとドレーンの間に連結されている場合にはトランジスタ（M３）がターンオフされる時トランジスタ（M１）のゲート電圧が影響を受けることがある。しかし、本発明の第５実施例のようにトランジスタ（M３）がデータ線（Dm）に連結されている場合にはトランジスタ（M３）がターンオフされる時、トランジスタ（M１）のゲート電圧が影響を受けることを減らすことができる。
【００６２】
次に、図１２を見れば、本発明の第６実施例による画素回路はトランジスタ（M３）がデータ線（Dm）とトランジスタ（M１）のドレーンの間に連結されていることを除けば図９の画素回路と同一な構造を有する。
【００６３】
そして、本発明の第１乃至第６実施例では走査線（Sn）がトランジスタ（M２、M３）のゲートに全て連結されているが、これとは異なって走査線（Sn）がトランジスタ（M２）のゲートにだけ連結されることができる。次に、このような実施例について図１３乃至図１６を参照して詳しく説明する。
【００６４】
図１３及び図１５は各々本発明の第７及び第８実施例による画素回路の等価回路図であり、図１４及び図１６は各々図１３及び図１５の画素回路を駆動するための駆動波形図である。
【００６５】
図１３に示したように、本発明の第７実施例による画素回路はトランジスタ（M３）とキャパシタ（C２）の連結関係を除けば図６の画素回路と同一な構造を有する。詳しく説明すれば、トランジスタ（M３）のゲートは別途のブースト走査線（Bn）に連結されており、キャパシタ（C２）はトランジスタ（M１）のゲートとブースト走査線（Bn）の間に連結されている。
【００６６】
図１４を見れば、ブースト走査線（Bn）からのブースト信号（Bn）は選択信号（Sn）がローレベル電圧になる前にローレベル電圧になり、選択信号（Sn）がハイレベル電圧になった後にハイレベル電圧になる。そうすると、トランジスタ（M２）が完全にオフされた後にキャパシタ（C２）と走査線（Bn）の接点の電圧がブースト信号（Bn）のレベル上昇幅（ΔVS）だけ増加する。したがって、キャパシタ（C１、C２）の結合によってトランジスタ（M１）のゲート電圧（VG）は数式５の増加量（ΔVG）だけ増加して、数式７に示した電流（IOLED）が有機EL素子（OLED）に供給される。図１３の画素回路の他の動作は図６の画素回路の動作と同じであるから、これについての詳細な説明は省略する。
【００６７】
このように、本発明の第７実施例によれば走査線（Sn）がトランジスタ（M２）のゲートにだけ連結されるので走査線（Sn）の負荷が減って、選択信号（Sn）の上昇時間を全パネルで一定にすることができる。また、トランジスタ（M２）が完全にオフされた後、トランジスタ（M１）のゲートノードがブーストされるのでトランジスタ（M２）のスイッチング誤差の影響を減らすことができる。
【００６８】
次に、図１５を見れば、本発明の第８実施例による画素回路は図１３の画素回路における発光走査線（En）が除去され、トランジスタ（M４）のゲートがブースト走査線（Bn）に連結されている。また、トランジスタ（M４）はトランジスタ（M３）とは反対タイプのトランジスタ、つまり、NMOSトランジスタで形成されている。
【００６９】
図１６に示したように、図１５の画素回路を駆動するための駆動波形は図１４の駆動波形で発光信号（En）が除去されている。ブースト信号（Bn）がハイレベル電圧になってトランジスタ（M１）のゲート電圧がブーストされる時、トランジスタ（M４）は導通する。したがって、トランジスタ（M１）のゲート電圧がブーストされてトランジスタ（M１）から出力される電流（IOLED）が有機EL素子（OLED）に供給され発光が起こる。
【００７０】
本発明の第２乃至第８実施例ではトランジスタ（M１〜M３）をPMOSトランジスタで形成したが、トランジスタ（M１〜M３）をNMOSトランジスタで形成することができる。次に、このような実施例について図１７乃至図２６を参照して説明する。
【００７１】
図１７、図１９、図２１、図２２、図２３及び図２５は各々本発明の第９乃至第１４実施例による画素回路の等価回路図であり、図１８、図２０、図２４及び図２６は各々図１７、図１９、図２３及び図２５の画素回路を駆動するための駆動波形図である。
【００７２】
図１７を見れば、本発明の第９実施例による画素回路はトランジスタ（M１〜M４）が全てNMOSトランジスタで実現されており、その連結構造は図６の画素回路と対称をなす。詳しく説明すれば、トランジスタ（M２）はデータ線（Dm）とトランジスタ（M１）のゲートの間に連結され、そのゲートに走査線（Sn）が連結される。トランジスタ（M３）はトランジスタ（M１）のドレーンとゲートの間に連結され、そのゲートに走査線（Sn）が連結される。トランジスタ（M１）は基準電圧にソースが連結され、有機EL素子（OLED）にドレーンが連結されている。キャパシタ（C１）はトランジスタ（M１）のゲートとソースの間に連結され、有機EL素子（OLED）はトランジスタ（M４）と電源電圧（VDD）の間に連結される。トランジスタ（M４）のゲートには発光走査線（En）が連結されている。
【００７３】
また、トランジスタ（M２、M３、M４）がNMOSトランジスタであるので、図１８に示したように図１７の画素回路を駆動するための選択信号（Sn）と発光信号（En）は図７に示した信号（Sn、En）に対して反転された形態を有する。図１７の画素回路の詳細な動作は第２実施例の説明から容易できるのでその説明を省略する。
【００７４】
次に、図１９を見れば、本発明の第１０実施例による画素回路はトランジスタ（M１〜M３）がNMOSトランジスタで実現され、トランジスタ（M４）がPMOSトランジスタに実現されており、その連結構造は図９の画素回路と対称をなす。そして、トランジスタ（M２、M３）がNMOSトランジスタであり、トランジスタ（M４）がPMOSトランジスタであるので、図２０に示したようにトランジスタ（M２〜M４）を駆動するための選択信号（Sn）は図１０の選択信号（Sn）に対して反転された形態を有する。
【００７５】
次に、図２１を見れば本発明の第１１実施例による画素回路は図１１の画素回路におけるトランジスタ（M１〜M４）をNMOSトランジスタで形成した。そして、図２２を見れば本発明の第１２実施例による画素回路は図１２の画素回路でトランジスタ（M１〜M３）をNMOSトランジスタで形成し、トランジスタ（M４）をPMOSトランジスタで形成した。
【００７６】
図２３を見れば、本発明の第１３実施例による画素回路は、図１３の画素回路におけるトランジスタ（M１〜M４）をNMOSトランジスタで形成した。図２４に示したように図２３の画素回路を駆動するための駆動波形（Sn、Bn、En）は図１４の駆動波形（Sn、Bn、En）に対して反転された形態を有する。
【００７７】
また、図２５を見れば、本発明の第１４実施例による画素回路は、図１５の画素回路におけるトランジスタ（M１〜M３）をNMOSトランジスタで形成し、トランジスタ（M４）をPMOSトランジスタで形成した。図２６に示したように、図２５の画素回路を駆動するための駆動波形（Sn、Bn）は図１６の駆動波形（Sn、Bn）に対して反転された形態を有する。
【００７８】
以上、図１７乃至図２６を参照してトランジスタ（M１〜M３）をNMOSトランジスタで形成した実施例について簡略に説明した。図１７乃至図２６に示した画素回路及びその動作はPMOSトランジスタで形成した実施例に関する説明から容易に分かる内容であるので、これについての詳細な説明を省略する。
【００７９】
そして、本発明の実施例ではトランジスタ（M１〜M３）をPMOSまたはNMOSトランジスタで形成した場合についてだけ説明したが、本発明はこれに限定されず、PMOSとNMOSトランジスタの組み合わせまたはこれと同一または類似な機能をする他のスイッチング素子を使用することもできる。
【００８０】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【００８１】
【発明の効果】
本発明によると大きなデータ電流で有機EL素子に流す微少電流を制御することができるので、一ライン時間内にデータ線を充分に充電することができる。また、有機EL素子に流れる電流はトランジスタのしきい電圧偏差や移動度の偏差が補償され、高解像度と大面積の発光表示装置を実現することができる。
【図面の簡単な説明】
【図１】  有機電界発光素子の概念図である。
【図２】  従来の電圧記入方式の画素回路の等価回路図である。
【図３】  従来の電流記入方式の画素回路の等価回路図である。
【図４】  本発明の実施例による有機EL表示装置の概略的な平面図である。
【図５】  本発明の第１実施例による画素回路の等価回路図である。
【図６】  本発明の第２実施例による画素回路の等価回路図である。
【図７】  図６の画素回路を駆動するための駆動波形図である。
【図８】  本発明の第３実施例による画素回路の等価回路図である。
【図９】  本発明の第４実施例による画素回路の等価回路図である。
【図１０】  図９の画素回路を駆動するための駆動波形図である。
【図１１】  本発明の第５実施例による画素回路の等価回路図である。
【図１２】  本発明の第６実施例による画素回路の等価回路図である。
【図１３】  本発明の第７実施例による画素回路の等価回路図である。
【図１４】  図１３の画素回路を駆動するための駆動波形図である。
【図１５】  本発明の第８実施例による画素回路の等価回路図である。
【図１６】  図１５の画素回路を駆動するための駆動波形図である。
【図１７】  本発明の第９実施例による画素回路の等価回路図である。
【図１８】  図１７の画素回路を駆動するための駆動波形図である。
【図１９】  本発明の第１０実施例による画素回路の等価回路図である。
【図２０】  図１９の画素回路を駆動するための駆動波形図である。
【図２１】  本発明の第１１実施例による画素回路の等価回路図である。
【図２２】  本発明の第１２実施例による画素回路の等価回路図である。
【図２３】  本発明の第１３実施例による画素回路の等価回路図である。
【図２４】  図２３の画素回路を駆動するための駆動波形図である。
【図２５】  本発明の第１４実施例による画素回路の等価回路図である。
【図２６】  図２５の画素回路を駆動するための駆動波形図である。
【符号の説明】
１０：有機EL表示パネル
１１：画素回路
２０：走査駆動部
３０：データ駆動部
Bn：ブースト走査線
C1、C2：キャパシター
D1−Dｍ：データ線
Ｅn：発光走査線
IDATA：データ電流
IOLED：電流
OLED：有機EL素子
M1、M2、M3、M4、M5、M6、M7、M8：トランジスタ
S1−SN：走査線
Sn：選択信号
S1、S2、S3：スイッチング素子
【図１】
0004195337.tif 000009
【図２】
0004195337.tif 000010
【図３】
0004195337.tif 000011
【図４】
0004195337.tif 000012
【図５】
0004195337.tif 000013
【図６】
0004195337.tif 000014
【図７】
0004195337.tif 000015
【図８】
0004195337.tif 000016
【図９】
0004195337.tif 000017
【図１０】
0004195337.tif 000018
【図１１】
0004195337.tif 000019
【図１２】
0004195337.tif 000020
【図１３】
0004195337.tif 000021
【図１４】
0004195337.tif 000022
【図１５】
0004195337.tif 000023
【図１６】
0004195337.tif 000024
【図１７】
0004195337.tif 000025
【図１８】
0004195337.tif 000026
【図１９】
0004195337.tif 000027
【図２０】
0004195337.tif 000028
【図２１】
0004195337.tif 000029
【図２２】
0004195337.tif 000030
【図２３】
0004195337.tif 000031
【図２４】
0004195337.tif 000032
【図２５】
0004195337.tif 000033
【図２６】
0004195337.tif 000034