【手続補正書】
【提出日】平成20年10月9日(2008.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発性メモリ装置をプログラムする方法であって、
前記不揮発性メモリ装置のメモリセルにワードライン電圧及びビットライン電圧を印加する段階と、
第１のプログラムループに連結された第１のプログラミング区間中前記ビットライン電圧が所定の検出電圧より低いか否かを検出する段階と、
前記ビットライン電圧の検出結果によって前記第１のプログラムループの次に来る第２のプログラムループに連結された第２のプログラミング区間のプログラミング条件を決定する段階と、を含むことを特徴とする不揮発性メモリ装置をプログラムする方法。
【請求項２】
前記ワードライン電圧は、前記メモリセルで増加型ステップパルスプログラミングスキームが適用されることを特徴とする請求項１に記載の不揮発性メモリ装置をプログラムする方法。
【請求項３】
前記第２のプログラミング区間のプログラミング条件を決定する段階は、
前記第１のプログラミング区間中前記ビットライン電圧が前記所定の検出電圧より低く検出されれば、第１のプログラミング区間に前記メモリセルに印加されたのと同一なワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用し、
前記第１のプログラミング区間中前記ビットライン電圧が前記所定の検出電圧より低く検出されなければ、第１のプログラミング区間に前記メモリセルに印加されたのと異なるワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用することを特徴とする請求項１に記載の不揮発性メモリ装置をプログラムする方法。
【請求項４】
ビットラインイネーブル信号が活性化されるときのみ、前記ビットライン電圧が前記所定の検出電圧より低いか否かを検出する段階が行われることを特徴とする請求項１に記載の不揮発性メモリ装置をプログラムする方法。
【請求項５】
ビットラインイネーブル信号が活性化されるときのみ、前記ビットライン電圧が前記所定の検出電圧より低いか否かを検出する段階が行われることを特徴とする請求項２に記載の不揮発性メモリ装置をプログラムする方法。
【請求項６】
前記第２のプログラミング区間のプログラミング条件を決定する段階は、
前記第１のプログラミング区間中前記ビットライン電圧が前記所定の検出電圧より低く検出されれば、第１のプログラミング区間に前記メモリセルに印加されたのと同一なワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用し、
前記第１のプログラミング区間中前記ビットライン電圧が前記所定の検出電圧より低く検出されなければ、第１のプログラミング区間に前記メモリセルに印加されたのと異なるワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用することを特徴とする請求項２に記載の不揮発性メモリ装置をプログラムする方法。
【請求項７】
不揮発性メモリ装置をプログラムする方法であって、
前記不揮発性メモリ装置のメモリセルにワードライン電圧、ビットライン電圧及びバルク電圧を印加する段階と、
第１のプログラムループに連結された第１のプログラミング区間中前記バルク電圧が所定の検出電圧より高いか否かを検出する段階と、
前記バルク電圧の検出結果によって前記第１のプログラムループの次に来る第２のプログラムループに連結された第２のプログラミング区間のプログラミング条件を決定する段階と、を含むことを特徴とする不揮発性メモリ装置をプログラムする方法。
【請求項８】
前記ワードライン電圧は、前記メモリセルで増加型ステップパルスプログラミングスキームが適用されることを特徴とする請求項７に記載の不揮発性メモリ装置をプログラムする方法。
【請求項９】
前記第２のプログラミング区間のプログラミング条件を決定する段階は、
前記第１のプログラミング区間中前記バルク電圧が前記所定の検出電圧より高く検出されれば、前記ワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用し、そして
前記第１のプログラミング区間中前記バルク電圧が前記所定の検出電圧より高く検出されなければ、異なるワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用することを特徴とする請求項７に記載の不揮発性メモリ装置をプログラムする方法。
【請求項１０】
ビットラインイネーブル信号の活性化に応答して前記バルク電圧が前記所定の検出電圧より高いか否かを検出する段階が行われることを特徴とする請求項７に記載の不揮発性メモリ装置をプログラムする方法。
【請求項１１】
ビットラインイネーブル信号の活性化に応答して前記バルク電圧が前記所定の検出電圧より高いか否かを検出する段階が行われることを特徴とする請求項８に記載の不揮発性メモリ装置をプログラムする方法。
【請求項１２】
前記第２のプログラミング区間のプログラミング条件を決定する段階は、
前記第１のプログラミング区間中前記バルク電圧が前記所定の検出電圧より高く検出されれば、前記ワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用し、そして
前記第１のプログラミング区間中前記バルク電圧が前記所定の検出電圧より高く検出されなければ、他のワードライン電圧を前記第２のプログラミング区間中前記メモリセルに適用することを特徴とする請求項８に記載の不揮発性メモリ装置をプログラムする方法。
【請求項１３】
不揮発性メモリ装置のメモリセルに供給される第１の電圧を発生する第１の電圧発生回路と、
前記メモリセルに供給される第２の電圧を発生する第２の電圧発生回路と、そして
第１のプログラムループに連結された第１のプログラミング区間中所定の検出電圧と前記第２の電圧の関係によって多様なロジック状態を有する制御信号を発生する制御回路と、を含み、
前記第１のプログラミング区間中前記第２の電圧が前記所定の検出電圧より低いとき、前記制御回路は、第２のプログラムループに連結された第２のプログラミング区間での前記第１の電圧が第１の電圧レベルになるように前記第１の電圧発生回路を制御することを特徴とする不揮発性メモリ装置。
【請求項１４】
前記第１のプログラミング区間中前記第２の電圧が前記所定の検出電圧より低くないとき、前記制御回路は第２のプログラミング区間での前記第１の電圧が前記第１の電圧レベルと異なる第２の電圧レベルになるように前記第１の電圧発生回路を制御することを特徴とする請求項１３に記載の不揮発性メモリ装置。
【請求項１５】
前記第１の電圧はワードライン電圧であり、前記第２の電圧はビットライン電圧であることを特徴とする請求項１４に記載の不揮発性メモリ装置。
【請求項１６】
前記制御回路は、
毎プログラムループでステップ−アップパルス信号を活性化する制御ロジック回路と、
前記第１のプログラミング区間中前記第２の電圧が前記所定の検出電圧より低い場合、ステップホールド信号を活性化させるステップホールド回路と、
前記ステップ−アップパルス信号と前記ステップホールド信号に応答して前記第１の電圧発生回路を制御するステップ制御回路と、を含むことを特徴とする請求項１３に記載の不揮発性メモリ装置。
【請求項１７】
不揮発性メモリ装置をプログラムする方法であって、
プログラミング区間とプログラム検証区間とから構成されて多数のプログラムループを遂行する段階を含み、
第１のプログラムループで満足されるプログラム条件に応答して前記第１のプログラムループの次に来る第２のプログラムループについてのプログラミング条件を決定することを特徴とする不揮発性メモリ装置をプログラムする方法。
【請求項１８】
前記多数のプログラムループを遂行する段階は、
前記第１のプログラムループ中前記不揮発性メモリ装置のメモリセルにワードライン電圧及びビットライン電圧を印加する段階と、
前記第１のプログラムループ中前記ビットライン電圧が所定の検出電圧より低いか否かを検出する段階と、を含み、
前記第１のプログラムループ中前記ビットライン電圧が前記所定の検出電圧より低ければ、前記プログラム条件は満足されることを特徴とする請求項１７に記載の不揮発性メモリ装置をプログラムする方法。
【請求項１９】
前記多数のプログラムループを遂行する段階は、
前記第１のプログラムループ中前記不揮発性メモリ装置のメモリセルにワードライン電圧及びバルク電圧を印加する段階と、
前記第１のプログラムループ中前記バルク電圧が所定の検出電圧より高いか否かを検出する段階と、を含み、
前記第１のプログラムループ中前記バルク電圧が前記所定の検出電圧より高ければ、前記プログラム条件は満足されることを特徴とする請求項１７に記載の不揮発性メモリ装置をプログラムする方法。
【請求項２０】
不揮発性メモリ装置のメモリセルに供給される第１の電圧を発生する第１の電圧発生回路と、
前記メモリセルに供給される第２の電圧を発生する第２の電圧発生回路と、
第１のプログラムループに連結された第１のプログラミング区間中前記第２の電圧レベルの関係によって多様なロジック状態を有する制御信号を発生する制御回路と、を含み、
前記第１のプログラミング区間中前記第２の電圧が所定の検出電圧より高いとき、前記制御回路は、第２のプログラムループに連結された第２のプログラミング区間での第１の電圧が前記第１の電圧と同一なレベルになるように前記第１の電圧発生回路を制御することを特徴とする不揮発性メモリ装置。
【請求項２１】
前記第１のプログラミング区間中前記第２の電圧が前記所定の検出電圧より高くないとき、前記制御回路は前記第１及び前記第２のプログラミング区間で前記第１の電圧レベルが異なって発生するように前記第１の電圧発生回路を制御することを特徴とする請求項２０に記載の不揮発性メモリ装置。
【請求項２２】
前記第１の電圧はワードライン電圧であり、前記第２の電圧はバルク電圧であることを特徴とする請求項２１に記載の不揮発性メモリ装置。
【請求項２３】
前記制御回路は、
毎プログラムループでステップ−アップパルス信号を活性化する制御ロジック回路と、
前記第１のプログラミング区間中前記第２の電圧が前記所定の検出電圧より高い場合、ステップホールド信号を活性化させるステップホールド回路と、
前記ステップ−アップパルス信号と前記ステップホールド信号に応答して前記第１の電圧発生回路を制御するステップ制御回路と、を含むことを特徴とする請求項２０に記載の不揮発性メモリ装置。
【請求項２４】
前記ステップ制御回路は、前記第１のプログラムループ中前記ステップホールド信号が活性化されれば、前記第１及び前記第２のプログラミング区間中前記第１の電圧が同一に維持されるように前記第１の電圧発生回路を制御することを特徴とする請求項２３に記載の不揮発性メモリ装置。
【請求項２５】
前記ステップ制御回路は、前記第１のプログラムループ中前記ステップホールド信号が活性化されなければ、前記第１及び前記第２のプログラミング区間中の所定の量ほど前記第１の電圧が増加されるように前記第１の電圧発生回路を制御することを特徴とする請求項２３に記載の不揮発性メモリ装置。
【請求項２６】
前記ステップホールド回路は、前記第１及び前記第２のプログラミング区間中前記制御ロジック回路によって出力される信号に応じて前記第２の電圧のレベルを検出することを特徴とする請求項２３に記載の不揮発性メモリ装置。