【手続補正書】
【提出日】平成19年11月30日(2007.11.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ソース領域が形成された基板と、
前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、
前記ナノチューブカラムの外周面に形成されるメモリセルと、
前記メモリセルの外周面に形成される制御ゲートと、
前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、
前記ナノチューブカラムは、炭素ナノチューブにより形成され、
前記メモリセルは、
前記ナノチューブカラムの外周面に形成される第１絶縁膜と、
前記第１絶縁膜の外周面に形成される電子貯蔵膜と、
前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、
前記第１及び第２絶縁膜は、シリコンオキシド膜であり、
前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜である
ことを特徴とするメモリ素子。
【請求項２】
前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択される材料で形成することを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記電子貯蔵膜は、１００ｎｍ以下の厚さを有することを特徴とする請求項１に記載のメモリ素子。
【請求項４】
ソース領域が形成された基板と、
前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、
前記ナノチューブカラムの外周面に形成されるメモリセルと、
前記メモリセルの外周面に形成される制御ゲートと、
前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、
前記ナノチューブカラムは、ボロナイトライドナノチューブにより形成され、
前記メモリセルは、
前記ナノチューブカラムの外周面に形成される第１絶縁膜と、
前記第１絶縁膜の外周面に形成される電子貯蔵膜と、
前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、
前記第１及び第２絶縁膜は、シリコンオキシド膜であり、
前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜である
ことを特徴とするメモリ素子。
【請求項５】
前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択される材料で形成することを特徴とする請求項４に記載のメモリ素子。
【請求項６】
前記電子貯蔵膜は、１００ｎｍ以下の厚さを有することを特徴とする請求項４に記載のメモリ素子。
【請求項７】
ソース領域が形成された基板と、
前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、
前記ナノチューブカラムの外周面に形成されるメモリセルと、
前記メモリセルの外周面に形成される制御ゲートと、
前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、
前記ナノチューブカラムは、ガリウムリン酸塩ナノチューブにより形成され、
前記メモリセルは、
前記ナノチューブカラムの外周面に形成される第１絶縁膜と、
前記第１絶縁膜の外周面に形成される電子貯蔵膜と、
前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、
前記第１及び第２絶縁膜は、シリコンオキシド膜であり、
前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜である
ことを特徴とするメモリ素子。
【請求項８】
前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択される材料で形成することを特徴とする請求項７に記載のメモリ素子。
【請求項９】
前記電子貯蔵膜は、１００ｎｍ以下の厚さを有することを特徴とする請求項７に記載のメモリ素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記技術的課題を解決するために、本発明は、ソース領域が形成された基板と、前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、前記ナノチューブカラムの外周面に形成されるメモリセルと、前記メモリセルの外周面に形成される制御ゲートと、前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、前記ナノチューブカラムは、炭素ナノチューブにより形成され、前記メモリセルは、前記ナノチューブカラムの外周面に形成される第１絶縁膜と、前記第１絶縁膜の外周面に形成される電子貯蔵膜と、前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、前記第１及び第２絶縁膜は、シリコンオキシド膜であり、前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜であることを特徴とする垂直ナノチューブメモリ素子を提供する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
また、前記電子貯蔵膜は、１００ｎｍ以下の厚さを有することが望ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明は、ソース領域が形成された基板と、前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、前記ナノチューブカラムの外周面に形成されるメモリセルと、前記メモリセルの外周面に形成される制御ゲートと、前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、前記ナノチューブカラムは、ボロナイトライドナノチューブにより形成され、前記メモリセルは、前記ナノチューブカラムの外周面に形成される第１絶縁膜と、前記第１絶縁膜の外周面に形成される電子貯蔵膜と、前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、前記第１及び第２絶縁膜は、シリコンオキシド膜であり、前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜であることを特徴とする垂直ナノチューブメモリ素子を提供する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
ここで、前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択される材料で形成するのが望ましい。
また、前記電子貯蔵膜は、１００ｎｍ以下の厚さを有するのが望ましい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、本発明は、ソース領域が形成された基板と、前記基板上に垂直成長され、一端部が前記ソース領域と連結されて電子移動チャンネルになるナノチューブカラムを、複数配列してなるナノチューブカラムアレイと、  前記ナノチューブカラムの外周面に形成されるメモリセルと、前記メモリセルの外周面に形成される制御ゲートと、前記ナノチューブカラムの他端部と連結されるドレイン領域と、を含み、前記ナノチューブカラムは、ガリウムリン酸塩ナノチューブにより形成され、前記メモリセルは、前記ナノチューブカラムの外周面に形成される第１絶縁膜と、前記第１絶縁膜の外周面に形成される電子貯蔵膜と、前記電子貯蔵膜の外周面に形成され、前記制御ゲートと接触する第２絶縁膜と、を具備し、前記第１及び第２絶縁膜は、シリコンオキシド膜であり、前記電子貯蔵膜は、シリコン膜またはシリコンナイトライド膜であることを特徴とする垂直ナノチューブメモリ素子を提供する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
ここで、前記基板は、アルミニウムオキシド、シリコン、及びメソポーラスからなるグループから選択される材料で形成するのが望ましい。
また、前記電子貯蔵膜は、１００ｎｍ以下の厚さを有するのが望ましい。