【手続補正書】
【提出日】平成20年1月17日(2008.1.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
図４８はｐ−ＳｉＮ膜１０Ｐを用いた場合における、即ち半導体装置１０２Ｐにおけるレジストのパターニング寸法を計算した結果を示すグラフである。図４８の横軸及び縦軸は半導体装置１０２Ｐの酸化膜３Ｐの厚さ及びレジスト１Ｐのパターニング寸法（線幅）を示し、図４８には露光光のエネルギーを種々に変えた場合の計算結果を図示している。なお、レジスト１Ｐの露光条件はＮＡ（Numeriacal Aperture）＝０．６５，輪帯（Annular）が２／３であり、また、露光用マスクのＬ／Ｓ（Line and Space）パターンは２００ｎｍである。図４８によれば、酸化膜３Ｐの膜厚変動によってレジスト１Ｐの寸法は１７ｎｍ変動することが分かる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明はかかる点に鑑みてなされたものであり、レジストを精度良くパターニング可能であると共にレジストを折れにくい形状に形成可能な反射防止膜及び半導体装置の製造方法を提供することを第１の目的とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
【発明の実施の形態】
＜実施の形態１＞
まず、図１に光の反射を説明するための模式図を示す。図１に示すように、第１の層２０１は複素屈折率（ｎ１−ｉ×ｋ１）を有し、第２の層２０２は複素屈折率（ｎ２−ｉ×ｋ２）を有しており、第１及び第２の層２０１，２０２は互いに接している。ｎ１，ｎ２は複素屈折率の実部であり、物質中の光速度を決定する。また、ｋ１，ｋ２は複素屈折率の虚部であり、光の吸収係数に相当する。このとき、虚部の値が大きいほど遮光性を示し、逆に虚部の値が小さいほど透過性を示す。なお、以下の説明では、複素屈折率を単に屈折率とも呼ぶ。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
プラズマＣＶＤ法で形成されるｐ−ＳｉＮ膜１１，１２は化学構造式的にはＳｉｘＮｙ（ｘ／ｙ≧３／４）であり、Ｓｉが化学量論的な窒化シリコン（Ｓｉ3Ｎ4）の化学共有結合数よりも過剰に存在する。なお、ＣＶＤ法における原料ガスであるＳｉＨ4ガスとＮ2Ｏガスとの流量比をＳｉＨ4ガス寄りに設定することによってＳｉを多くすることができ、ｐ−ＳｉＮ膜１１，１２を形成することが可能である。エッチングに関して、ｐ−ＳｉＮ膜１１，１２は化学量論的な窒化シリコン（Ｓｉ3Ｎ4）とシリコン酸化膜との中間的な特性を有している。例えば、化学量論的な窒化シリコン（Ｓｉ3Ｎ4）はシリコン酸化膜に対するエッチング条件によってエッチングするのは非常に困難であるが、ｐ−ＳｉＮ膜１１，１２はシリコン酸化膜に対するエッチング条件によっても（シリコン酸化膜よりも遅いが）エッチングすることが可能である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
次に、上層ｐ−ＳｉＮ膜１２の虚部ｋを説明する。図６に半導体装置１０１（図２参照）における上層ｐ−ＳｉＮ膜１２の厚さと反射率Ｒの計算結果のグラフを示す。当該グラフでは、横軸に上層ｐ−ＳｉＮ膜１２の厚さを取り、縦軸に反射率Ｒを取っている。このとき、上層ｐ−ＳｉＮ膜１２の虚部ｋをパラメータとして、ｋ＝０．１，０．２，０．３，０．５，０．７，０．８６，１．０の各値について計算結果を図示している。なお、ここでは、上層ｐ−ＳｉＮ膜１２の実部ｎは上述の２．２３に設定しており、又、下層ｐ−ＳｉＮ膜１１の複素屈折率及び厚さは上述の（２．２３−ｉ×１．１５）及び５０ｎｍに設定している。また、酸化膜３の厚さは１５０ｎｍとしている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
次に、反射防止膜１０を適用した半導体装置（ないしは半導体基板）として図７に示す構造の半導体装置１０１Ｃを用いた反射率等の計算結果を説明する。半導体装置１０１Ｃは、シリコン基板１５／酸化膜１６／多結晶シリコン膜５／透明な下地層１４を成す酸化膜３／下層ｐ−ＳｉＮ膜１１／上層ｐ−ＳｉＮ膜１２／レジスト１という積層構造を有している。半導体装置１０１Ｃの反射防止膜１０は透明な下地層１４上に形成されており、露光光の反射に関して図２の半導体装置１０１と共通の構造を有している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
図１１は半導体装置１０１Ｄにおけるレジスト１のパターニング寸法の計算結果を示すグラフである。図１１は既述の図４８に対応し、横軸及び縦軸は半導体装置１０１Ｄの酸化膜３の膜厚及びレジスト１のパターニング寸法（線幅）を示し、図１１には露光光のエネルギーを種々に変えた場合の計算結果を図示している。なお、レジスト１の露光条件はＮＡ（Numeriacal Aperture）＝０．６５，輪帯（Annular）が２／３であり、また、露光用マスクのＬ／Ｓ（Line and Space）パターンは２００ｎｍである。図１１によれば、酸化膜３の膜厚変動によってレジスト１の線幅の変動を６ｎｍに低減することができる。なお、従来の単層の反射防止膜１０Ｐの場合にはレジスト１Ｐの線幅の変動は１７ｎｍであった（図４８参照）。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
化学増幅型レジストは露光により酸（Ｈ+）を発生し、かかる酸が現像中の溶解性変化を起こさせる。ところで、窒化膜の化学共有結合には電子のローンペアが存在している（図２１参照）。このため、化学増幅型レジストが窒化膜上に形成されていると、窒化膜のローンペアがレジストの露光により生じた酸（Ｈ+）を引き寄せる（図２２参照）。つまり、窒化膜は塩基性を有しており、上記酸を減少させてしまうので、レジストを正確にパターニングできなくなる場合がある。そこで、実施の形態２では、化学増幅型レジストを用いる場合に適した反射防止膜を説明する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
ところで、表面酸化膜１３は熱酸化法以外の方法によっても、例えばＣＶＤ法で酸化膜自体を堆積することによっても形成可能であるが、熱酸化法によれば上述の１０ｎｍ以下という薄い表面酸化膜１３をＣＶＤ法よりも精度良く形成することができる。これは、窒化膜は酸化防止膜として使用されるほど酸化されにくい材質であり、表面を熱酸化しても４〜５ｎｍ程度の深さで酸化反応が停止するからである。これに対して、ＣＶＤ法は制御性が低いため、１０ｎｍ以下の膜を安定して得ることは技術的に難しい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
まず、ＳＡＣ構造を有する半導体装置を図３０を用いて説明する。この半導体装置では、シリコン基板１５上にゲート酸化膜１６が形成されており、ゲート酸化膜１６上に例えばタングステンシリサイドから成るゲート電極４が形成されている。各ゲート電極４上には酸化膜３，窒化膜２及びｐ−ＳｉＮ膜１１がこの順序で形成されている。このとき、酸化膜３及び窒化膜２が下地層にあたる。ゲート電極４，酸化膜３，窒化膜２及びｐ−ＳｉＮ膜１１は窒化膜１７に覆われており、更に当該窒化膜１７を覆ってＳｉＯ2から成る層間膜１８が形成されている。層間膜１８はホール２０を有しており、ホール２０は、隣接するゲート電極４及び当該ゲート電極４上の酸化膜３等の間のスペースに、窒化膜１７を露出させて形成されている。更にはホール２０は、上記スペースに続いてゲート電極４の上方へ（より具体的にはｐ−ＳｉＮ膜１１の肩部に）乗り上げて形成されている。なお、上述の窒化膜２はホール２０の形成時のエッチングストッパを成す。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
まず、基板上の配線２２を覆って窒化膜２，層間膜としての酸化膜３，下層ｐ−ＳｉＮ膜１１及び上層ｐ−ＳｉＮ膜１２を順次に形成する。なお、窒化膜２及び酸化膜３が下地層１４にあたる。そして、レジストを用いて反射防止膜１０及び酸化膜３をパターニングすることによって配線２２上方にホール２３を形成する（図３６参照）。その後、窒化膜２をパターンエッチングすることによりホール２３を配線２２に到達させる。そして、反射防止膜１０を覆ってレジスト（図示せず）を塗布し、これを全面エッチバックする。これにより、ホール２３内にレジスト（レジストプラグとも呼ばれる）２４を埋め込む（図３７参照）。かかる埋め込みは後述のトレンチの形成時にホール２３の底部がエッチングプラズマに長時間曝されるのを防止するために行われる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
なお、トレンチ２５の形成用レジスト１としてネガレジスト及びポジレジストのいずれをも適用可能であるが、ネガレジストを用いた方がレジスト１をより正確にパターニングすることができる。これは以下の理由による。即ち、トレンチを形成する際、レジスト１の内でホール２３の上方部分を開口する。このため、ポジレジスト（感光された部分が除去される）を用いた場合、上述のホール２３の上方部分を露光する必要がある。しかし、ホール２３によって露光光が散乱したり、又、ホール２３内の部分にまで露光光が十分に届かない場合が生じうる。これに対して、ネガレジストは残存させるべき部分を露光すれば良いので、即ち上述のホール２３の上方部分以外に露光光を照射すれば良いので、レジスト１をより正確にパターニングすることができる。このため、レジスト１としてネガレジストを用いた方がより好ましい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
（９）請求項９に係る発明によれば、工程（ｅ）において上層及び下層プラズマシリコン窒化膜をストッパとして用いてシリコン酸化膜のエッチング処理又は／及び研磨処理を実施することができる。このため、従来ストッパとして用いられている化学量論的な窒化シリコン（Ｓｉ3Ｎ4）を薄く或いは無くすることができる。一般的にプラズマシリコン窒化膜の方が化学量論的な窒化シリコンよりもデポジションレートが速いので、ストッパを生産性良く形成することができる。また、一般的にプラズマシリコン窒化膜の方が化学量論的な窒化シリコンよりも膜ストレスが弱いので、半導体装置内の膜ストレスを低減することができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】  光の反射を説明するための模式図である。
【図２】  実施の形態１に係る反射防止膜を適用した半導体装置を説明するための模式的な断面図である。
【図３】  実施の形態１に係る上層及び下層ｐ−ＳｉＮ膜における複素屈折率の虚部ｋと実部ｎとの相関図である。
【図４】  実施の形態１に係る下層ｐ−ＳｉＮ膜において複素屈折率の虚部ｋの規定を説明するための半導体装置の模式的な断面図である。
【図５】  実施の形態１に係る下層ｐ−ＳｉＮ膜とレジストとの界面での反射率の計算結果を示すグラフである。
【図６】  実施の形態１に係る上層ｐ−ＳｉＮ膜とレジストとの界面での反射率の計算結果を示すグラフである。
【図７】  実施の形態１に係る反射防止膜を適用した半導体装置を説明するための模式的な断面図である。
【図８】  図７の半導体装置における反射率を説明するための等高線図である。
【図９】  図７の半導体装置における反射率を説明するためのグラフである。
【図１０】  実施の形態１に係る反射防止膜が適用された半導体装置を説明するための模式的な断面図である。
【図１１】  図１０の半導体装置におけるレジストのパターニング寸法の計算結果を示すグラフである。
【図１２】  実施の形態１に係る反射防止膜を用いてパターニングされたレジストを有する半導体装置の模式的な断面図である。
【図１３】  実施の形態１に係る反射防止膜を用いた場合における、パターン露光時のレジスト内の光強度分布図である。
【図１４】  実施の形態１に係る反射防止膜を適用した半導体装置を説明するための模式的な断面図である。
【図１５】  図１４の半導体装置における反射率を説明するための等高線図である。
【図１６】  図１４の半導体装置における反射率を説明するためのグラフである。
【図１７】  実施の形態１に係る反射防止膜を適用した半導体装置を説明するための模式的な断面図である。
【図１８】  図１７の半導体装置における反射率を説明するための等高線図である。
【図１９】  図１７の半導体装置における反射率を説明するための等高線図である。
【図２０】  図１７の半導体装置における反射率を説明するための等高線図である。
【図２１】  シリコン窒化膜中の電子のローンペアが酸を引き寄せる反応を説明するための模式図である。
【図２２】  シリコン窒化膜中の電子のローンペアが酸を引き寄せる反応を説明するための模式図である。
【図２３】  実施の形態２に係る反射防止膜を適用した半導体装置を説明するための模式的な断面図である。
【図２４】  実施の形態３に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図２５】  実施の形態３に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図２６】  実施の形態３に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図２７】  実施の形態３に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図２８】  実施の形態３に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図２９】  実施の形態３に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３０】  実施の形態４に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３１】  実施の形態４に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３２】  実施の形態４に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３３】  実施の形態４に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３４】  実施の形態４に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３５】  実施の形態４に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３６】  実施の形態５に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３７】  実施の形態５に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３８】  実施の形態５に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図３９】  実施の形態５に係る半導体装置を説明するための模式的な平面図である。
【図４０】  実施の形態６に係る半導体装置を説明するための模式的な断面図である。
【図４１】  実施の形態６に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図４２】  実施の形態６に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図４３】  実施の形態６に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図４４】  実施の形態６に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図４５】  従来の反射防止膜を説明するための半導体装置の模式的な断面図である。
【図４６】  図４５の半導体装置における露光光の反射率を示す等高線図である。
【図４７】  従来の反射防止膜を説明するための他の半導体装置の模式的な断面図である。
【図４８】  図４７の半導体装置におけるレジストのパターニング寸法を示すグラフである。
【図４９】  従来の反射防止膜を用いた場合における、パターン露光時のレジスト内の光強度分布図である。
【図５０】  従来の半導体装置の製造方法を説明するための断面図である。
【図５１】  従来の半導体装置を説明するための模式的な平面図である。
【図５２】  従来の半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１  レジスト、２  シリコン窒化膜、３  シリコン酸化膜、１０  反射防止膜、１１  上層プラズマシリコン窒化膜、１２  下層プラズマシリコン窒化膜、１３  熱酸化膜、１４  下地層、Ｒ  反射率、ｋ，ｋ１，ｋ２  虚部、ｎ，ｎ１，ｎ２  実部、１０１，１０１Ｂ〜１０１Ｇ，１０２  半導体装置。
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2002214793.tif 000001
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2002214793.tif 000002