【手続補正書】
【提出日】平成20年4月23日(2008.4.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】  前記メモリセル列にそれぞれ対応して配置され、各々が対応するメモリセル列の選択および非選択にそれぞれ対応して活性化もしくは非活性化される複数のコラム選択線をさらに備え、
前記第１のデータ線選択部は、前記対応する１本の第１のデータ線と前記第１の電圧との間に電気的に結合されて、前記対応する１つのコラム選択線の前記活性化および非活性化にそれぞれ応答してオフおよびオンするトランジスタスイッチを有する、請求項６記載の薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】  前記データ読出時において、前記複数の第１のデータ線のうちの１本の電圧と比較するための参照電圧が伝達される第２のデータ線と、
前記第１および第２のデータ線の電圧差を検知増幅するためのデータ読出回路と、
前記記憶データレベルにそれぞれ対応する、各前記メモリセルの前記電気抵抗値の中間の電気抵抗値を有するダミーメモリセルと、
前記第２のデータ線に対応して配置され、前記データ読出時において、前記ダミーメモリセルを介して、前記第２のデータ線と電気的に結合されるダミーソース線と、
前記第２のデータ線に対応する第２のデータ線選択部と、
前記ダミーソース線に対応にするダミーソース線選択部とを備え、
前記第２のデータ線選択部は、前記データ読出前において、前記第２のデータ線を前記第１の電圧にプリチャージするとともに、前記データ読出時において、前記第２のデータ線を前記第１の電圧と電気的に切離し、
前記ダミーソース線選択部は、
前記データ読出の前に、前記ダミーソース線を前記第２の電圧にプリチャージするためのダミーソース線プリチャージ部と、
前記データ読出時において、前記ダミーソース線を前記第３の電圧と電気的に結合するためのダミーソース線駆動部とを含む、請求項１記載の薄膜磁性体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１２
【補正方法】変更
【補正の内容】
【請求項１２】  前記第２のデータ線は、前記複数の第１のデータ線のそれぞれに対応して複数本配置され、
前記複数個の第２のデータ線にそれぞれ対応する前記ダミーソース線の各々は、各前記複数のソース線と共通の配線を共有して設けられ、
各前記ダミーソース線に対応する前記ダミーソース線選択部は、各前記ソース選択部を共有して設けられる、請求項１０記載の薄膜磁性体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】  データ記憶を実行するためのメモリセルを備え、
前記メモリセルは、
記憶データのレベルに応じて電気抵抗値が変化する磁気記憶部を含み、
前記磁気記憶部は、
固定された所定の磁化方向を保持する第１の磁性体層と、
磁化困難軸方向に沿った磁界を印加するための第１のデータ書込磁界および、磁化容易軸方向に沿った磁界を印加するための第２のデータ書込磁界の組合せに応じて書込まれる磁化方向を保持する第２の磁性体層とを有し、
前記第１のデータ書込磁界を発生させる第１のデータ書込電流を流すための第１の信号線と、
前記第２のデータ書込磁界を発生させる第２のデータ書込電流を流すための第２の信号線とをさらに備え、
データ書込時において、前記第１のデータ書込電流の供給は、前記第２のデータ書込電流の供給よりも先に開始される、薄膜磁性体記憶装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】  前記データ読出時において、前記メモリセルを介して前記第２の信号線と電気的に結合される第３の信号線と、
前記第２の信号線の電圧を制御するための第１の信号線選択部と、
前記第３の信号線の電圧を制御するための第２の信号線選択部とをさらに備え、
前記第１の信号線選択部は、前記データ読出の前において、前記第２の信号線を第１の電圧にプリチャージするとともに、前記データ読出時において、前記第２の信号線を前記第１の電圧から電気的に切離し、
前記第２の信号線選択部は、
前記データ読出の前に、前記第３の信号線を第２の電圧にプリチャージするためのプリチャージ部と、
前記データ読出時において、前記第３の信号線を第３の電圧と電気的に結合するための信号線駆動部とを含む、請求項１３記載の薄膜磁性体記憶装置。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】請求項１７
【補正方法】変更
【補正の内容】
【請求項１７】  各前記メモリセルは、
データ読出時において選択的にオンして、前記複数のビット線およびソース線のうちの対応する１本ずつの間に前記磁気記憶部を電気的に結合するためのアクセス部をさらに含み、
前記薄膜磁性体記憶装置は、
データ読出時において、前記列選択結果に対応する１本ずつのソース線およびビット線の前記他端側のそれぞれを、前記第１および前記第２の電圧のそれぞれと電気的に結合するとともに、前記列選択結果に対応するビット線の電圧変化に基づいてデータ読出を実行するデータ読出回路をさらに備え、
前記複数の結合スイッチは、前記データ読出時において、前記列選択結果に対応する１本ずつのソース線およびビット線の前記一端側同士を電気的に切離す、請求項１６記載の薄膜磁性体記憶装置。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】請求項１８
【補正方法】変更
【補正の内容】
【請求項１８】  行列状に配置された複数のメモリセルを備え、
前記複数のメモリセルの各々は、
、第１および第２のデータ書込磁界の組合せによって書込まれた記憶データレベルに応じて電気抵抗値が変化する磁気記憶部を含み、
前記複数のメモリセルの行にそれぞれ対応して配置され、データ書込時において前記第１のデータ書込磁界を発生させる第１のデータ書込電流を流すために選択的に活性化される複数の書込ワード線と、
前記行にそれぞれ対応して配置され、各々の一端側が第１の電圧と結合される複数のソース線と、
前記複数のメモリセルの列にそれぞれ対応して配置され、前記データ書込時において前記第２のデータ書込磁界を発生させる第２のデータ書込電流の供給を、列選択結果に応じて選択的に受ける複数のビット線と、
前記データ書込時において、前記複数の書込ワード線のうちの活性化された１本の一端側を第２の電圧と結合するためのワード線ドライバとを備え、
前記第１のデータ書込電流は、前記活性化された書込ワード線および、前記複数のソース線のうちの前記活性化された書込ワード線と他端側同士が電気的に結合された少なくとも１本によって構成される電流経路を流れる、薄膜磁性体記憶装置。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】請求項１９
【補正方法】変更
【補正の内容】
【請求項１９】  前記複数の書込ワード線およびソース線のうちの同一の前記行に対応する１本ずつの前記他端側同士は電気的に結合され、
各前記書込ワード線および各前記ソース線は、各前記書込ワード線および各前記ソース線をそれぞれ流れる前記第１のデータ書込電流によって前記磁気記憶部にそれぞれ生じる磁界の方向が揃うように配置される、請求項１８記載の薄膜磁性体記憶装置。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】請求項２０
【補正方法】変更
【補正の内容】
【請求項２０】  各前記書込ワード線および各前記ソース線は、前記磁気記憶部を高さ方向に挟むように配置される、請求項１９記載の薄膜磁性体記憶装置。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】請求項２２
【補正方法】変更
【補正の内容】
【請求項２２】  行列状に配置された複数のメモリセルを備え、
前記複数のメモリセルの各々は、
、第１および第２のデータ書込磁界の組合せによって書込まれた記憶データレベルに応じて電気抵抗値が変化する磁気記憶部と、
前記磁気記憶部と直列に結合されて、データ読出時において選択的にオンしてデータ読出電流を通過するとともに、データ書込時においてオフされるアクセス部とを含み、
前記複数のメモリセルの行にそれぞれ対応して配置され、データ読出時において行選択結果に応じて前記アクセス部をオンさせる複数の読出ワード線と、
前記行にそれぞれ対応して配置され、データ書込時において前記第１のデータ書込磁界を発生させる第１のデータ書込電流を流すために選択的に活性化される複数の書込ワード線と、
前記複数のメモリセルの列にそれぞれ対応して配置され、各々が、前記メモリセルを介して前記複数の書込ワード線と電気的に結合される複数のビット線と、
前記データ書込時において前記第１のデータ書込電流を流すために、前記複数の書込ワード線のうちの活性化された１本の一端側を第１の電圧と結合するとともに残りの書込ワード線を第２の電圧に設定するためのワード線ドライバと、
各前記書込ワード線と他の前記行に属する複数の前記書込ワード線の各々との間に結合され、結合された２本の書込ワード線のうちのいずれか一方が活性化された場合にオンする結合スイッチと、
データ読出時において、前記複数のビット線のうちの前記列選択結果に対応する１本に対してデータ読出電流を供給するとともに、前記列選択結果に対応する１本のビット線の電圧変化に基づいてデータ読出を実行するデータ読出回路とをさらに備え、
前記ワード線ドライバは、前記データ読出時において、各前記書込ワード線を読出基準電圧に設定する、薄膜磁性体記憶装置。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】請求項２４
【補正方法】変更
【補正の内容】
【請求項２４】  前記列にそれぞれ対応して設けられ、前記データ読出時において、対応する前記列がデータ読出対象に選択された場合に前記データ読出電流の供給を受けるダミーデータ線をさらに備え、
前記参照電圧生成部は、
各前記メモリセルの前記記憶データレベルのそれぞれに対応する前記電気抵抗値の中間の電気抵抗値を有するダミー抵抗と、
前記対応する１つのデータ線および前記所定電圧の間に前記ダミー抵抗と直列に電気的に結合されて、対応する前記列が選択された場合にオンするダミーアクセス部とを有するダミーメモリセルと、
対応する前記列がデータ読出対象に選択された場合に、前記ダミーアクセス部をオンさせるためのダミー選択部とを含む、請求項２３記載の薄膜磁性体記憶装置。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
請求項７記載の薄膜磁性体記憶装置は、請求項６記載の薄膜磁性体記憶装置であって、メモリセル列にそれぞれ対応して配置され、各々が対応するメモリセル列の選択および非選択にそれぞれ対応して活性化もしくは非活性化される複数のコラム選択線をさらに備える。第１のデータ線選択部は、対応する１本の第１のデータ線と第１の電圧との間に電気的に結合されて、対応する１つのコラム選択線の活性化および非活性化にそれぞれ応答してオフおよびオンするトランジスタスイッチを有する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
請求項１０記載の薄膜磁性体記憶装置は、請求項１記載の薄膜磁性体記憶装置であって、データ読出時において、複数の第１のデータ線のうちの１本の電圧と比較するための参照電圧が伝達される第２のデータ線と、第１および第２のデータ線の電圧差を検知増幅するためのデータ読出回路と、記憶データレベルにそれぞれ対応する、各メモリセルの電気抵抗値の中間の電気抵抗値を有するダミーメモリセルと、第２のデータ線に対応して配置され、データ読出時において、ダミーメモリセルを介して、第２のデータ線と電気的に結合されるダミーソース線と、第２のデータ線に対応する第２のデータ線選択部と、ダミーソース線に対応にするダミーソース線選択部とを備える。第２のデータ線選択部は、データ読出前において、第２のデータ線を第１の電圧にプリチャージするとともに、データ読出時において、第２のデータ線を第１の電圧と電気的に切離す。ダミーソース線選択部は、データ読出の前に、ダミーソース線を第２の電圧にプリチャージするためのダミーソース線プリチャージ部と、データ読出時において、ダミーソース線を第３の電圧と電気的に結合するためのダミーソース線駆動部とを含む。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
請求項１２記載の薄膜磁性体記憶装置は、請求項１０記載の薄膜磁性体記憶装置であって、第２のデータ線は、複数の第１のデータ線のそれぞれに対応して複数本配置され、複数個の第２のデータ線にそれぞれ対応するダミーソース線の各々は、各複数のソース線と共通の配線を共有して設けられ、各ダミーソース線に対応するダミーソース線選択部は、各ソース選択部を共有して設けられる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
請求項１３記載の薄膜磁性体記憶装置は、データ記憶を実行するためのメモリセルと、第１のデータ書込磁界を発生させる第１のデータ書込電流を流すための第１の信号線と、第２のデータ書込磁界を発生させる第２のデータ書込電流を流すための第２の信号線とを備える。メモリセルは、記憶データのレベルに応じて電気抵抗値が変化する磁気記憶部を含む。磁気記憶部は、固定された所定の磁化方向を保持する第１の磁性体層と、磁化困難軸方向に沿った磁界を印加するための第１のデータ書込磁界および、磁化容易軸方向に沿った磁界を印加するための第２のデータ書込磁界の組合せに応じて書込まれる磁化方向を保持する第２の磁性体層とを有する。データ書込時において、第１のデータ書込電流の供給は、第２のデータ書込電流の供給よりも先に開始される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
請求項１５記載の薄膜磁性体記憶装置は、請求項１３記載の薄膜磁性体記憶装置であって、データ読出時において、メモリセルを介して第２の信号線と電気的に結合される第３の信号線と、第２の信号線の電圧を制御するための第１の信号線選択部と、第３の信号線の電圧を制御するための第２の信号線選択部とをさらに備える。第１の信号線選択部は、データ読出の前において、第２の信号線を第１の電圧にプリチャージするとともに、データ読出時において、第２の信号線を第１の電圧から電気的に切離す。第２の信号線選択部は、データ読出の前に、第３の信号線を第２の電圧にプリチャージするためのプリチャージ部と、データ読出時において、第３の信号線を第３の電圧と電気的に結合するための信号線駆動部とを含む。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
請求項１７記載の薄膜磁性体記憶装置は、請求項１６記載の薄膜磁性体記憶装置であって、データ読出時において、列選択結果に対応する１本ずつのソース線およびビット線の他端側のそれぞれを、第１および第２の電圧のそれぞれと電気的に結合するとともに、列選択結果に対応するビット線の電圧変化に基づいてデータ読出を実行するデータ読出回路をさらに備える。各メモリセルは、データ読出時において選択的にオンして、複数のビット線およびソース線のうちの対応する１本ずつの間に磁気記憶部を電気的に結合するためのアクセス部をさらに含む。複数の結合スイッチは、データ読出時において、列選択結果に対応する１本ずつのソース線およびビット線の一端側同士を電気的に切離す。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
請求項１８記載の薄膜磁性体記憶装置は、行列状に配置された複数のメモリセルと、複数のメモリセルの行にそれぞれ対応して配置され、データ書込時において第１のデータ書込磁界を発生させる第１のデータ書込電流を流すために選択的に活性化される複数の書込ワード線と、行にそれぞれ対応して配置され、各々の一端側が第１の電圧と結合される複数のソース線と、複数のメモリセルの列にそれぞれ対応して配置され、データ書込時において第２のデータ書込磁界を発生させる第２のデータ書込電流の供給を列選択結果に応じて選択的に受ける複数のビット線と、データ書込時において、複数の書込ワード線のうちの活性化された１本の一端側を第２の電圧と結合するためのワード線ドライバとを備える。複数のメモリセルの各々は、第１および第２のデータ書込磁界の組合せによって書込まれた記憶データレベルに応じて電気抵抗値が変化する磁気記憶部を含む。第１のデータ書込電流は、活性化された書込ワード線および、複数のソース線のうちの活性化された書込ワード線と他端側同士が電気的に結合された少なくとも１本によって構成される電流経路を流れる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
請求項１９記載の薄膜磁性体記憶装置は、請求項１８記載の薄膜磁性体記憶装置であって、複数の書込ワード線およびソース線のうちの同一の行に対応する１本ずつの他端側同士は電気的に結合される。各書込ワードおよび各ソース線は、各書込ワード線および各ソース線をそれぞれ流れる第１のデータ書込電流によって磁気記憶部にそれぞれ生じる磁界の方向が揃うように配置される。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
請求項２０記載の薄膜磁性体記憶装置は、請求項１９記載の薄膜磁性体記憶装置であって、各書込ワード線および各ソース線は、磁気記憶部を高さ方向に挟むように配置される。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
請求項２２記載の薄膜磁性体記憶装置は、行列状に配置された複数のメモリセルと、複数のメモリセルの行にそれぞれ対応して配置され、データ読出時において行選択結果に応じてアクセス部をオンさせる複数の読出ワード線と、行にそれぞれ対応して配置され、データ書込時において第１のデータ書込磁界を発生させる第１のデータ書込電流を流すために選択的に活性化される複数の書込ワード線と、複数のメモリセルの列にそれぞれ対応して配置され、各々が、メモリセルを介して複数の書込ワード線と電気的に結合される複数のビット線と、第１のデータ書込電流を流すために、複数の書込ワード線のうちの活性化された１本の一端側を第１の電圧と結合するとともに残りの書込ワード線を第２の電圧に設定するためのワード線ドライバと、各書込ワード線と他の行に属する複数の書込ワード線の各々との間に結合され、結合された２本の書込ワード線のうちのいずれか一方が活性化された場合にオンする結合スイッチと、データ読出時において、複数のビット線のうちの列選択結果に対応する１本に対してデータ読出電流を供給するとともに、列選択結果に対応する１本のビット線の電圧変化に基づいてデータ読出を実行するデータ読出回路とを備える。複数のメモリセルの各々は、第１および第２のデータ書込磁界の組合せによって書込まれた記憶データレベルに応じて電気抵抗値が変化する磁気記憶部と、磁気記憶部と直列に結合されて、データ読出時において選択的にオンしてデータ読出電流を通過するとともに、データ書込時においてオフされるアクセス部とを含む。ワード線ドライバは、データ読出時において、各書込ワード線を読出基準電圧に設定する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
請求項２４記載の薄膜磁性体記憶装置は、請求項２３記載の薄膜磁性体記憶装置であって、列にそれぞれ対応して設けられ、データ読出時において対応する列がデータ読出対象に選択された場合にデータ読出電流の供給を受けるダミーデータ線をさらに備える。参照電圧生成部は、各メモリセルの記憶データレベルのそれぞれに対応する電気抵抗値の中間の電気抵抗値を有するダミー抵抗と、対応する１つのデータ線および所定電圧の間にダミー抵抗と直列に電気的に結合されて、対応する列が選択された場合にオンするダミーアクセス部とを有するダミーメモリセルと、対応する列がデータ読出対象に選択された場合に、ダミーアクセス部をオンさせるためのダミー選択部とを含む。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
その他のメモリセル列に対応して配置されるビット線選択ゲートＢＣＳＧａ２〜ＢＣＳＧａｍの各々の構成も同様であるので、詳細な説明は繰り返さない。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
一方、図示しないが、非選択列に対応する残りのコラム選択線は、Ｌレベルに維持されるので、非選択列に対応するビット線ＢＬおよびソース線の各々は、プリチャージ電圧のままに維持される。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
また、非選択列に対応するビット線ＢＬおよびソース線ＳＬの各々は、プリチャージ電圧のままに維持されるので、非選択列に対応するビット線ＢＬに不要な充放電電流が流れることを回避できる。この結果、実施の形態１と同様の低消費電力化を図ることができる。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
同様に、メモリマットＭＴｂにおいて、メモリセル行にそれぞれ対応してリードワード線ＲＷＬ１ｂ，ＲＷＬ２ｂ，…およびライトワード線ＷＷＬ１ｂ，ＷＷＬ２ｂ，…が配置される。さらに、ダミー行に対応してダミーリードワード線ＤＲＷＬｂおよびダミーライトワード線ＤＷＷＬｂが配置される。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１６９
【補正方法】変更
【補正の内容】
【０１６９】
したがって、実施の形態１の変形例２と同様に、データ読出回路５３ｒの電圧検知タイミング、すなわちトリガパルスφｒの活性化タイミングの変動が生じても、データ読出マージンを確保することができる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１７０
【補正方法】変更
【補正の内容】
【０１７０】
さらに、実施の形態１の変形例２の構成と比較して、ダミーメモリセル専用のダミービット線ＤＢＬ、ダミーソース線ＤＳＬおよびこれらに対応した選択ゲートを設ける必要がないので、デバイスの小型化を図ることができる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１７４
【補正方法】変更
【補正の内容】
【０１７４】
図１３を参照して、実施の形態１の変形例４に従う構成においては、メモリセル列のそれぞれに対応して、ビット線対ＢＬＰおよびソース線ＳＬが配置される。ビット線対ＢＬＰは、相補のビット線ＢＬおよび／ＢＬから構成される。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０１８１
【補正方法】変更
【補正の内容】
【０１８１】
メモリセル行にそれぞれ対応してリードワード線ＲＷＬ１ａ，ＲＷＬ２ａ，…およびライトワード線ＷＷＬ１，ＷＷＬ２，…が配置される。メモリセルＭＣは、１行ごとにビット線ＢＬおよび／ＢＬのいずれか一方ずつとソース線ＳＬとの間に設けられる。たとえば、第１列に属するメモリセルＭＣについて説明すれば、第１行目のメモリセルは、ビット線ＢＬ１とソース線ＳＬ１との間に設けられ、第２行目のメモリセルは、ビット線／ＢＬ１とソース線ＳＬ１との間に設けられる。以下同様に、メモリセルＭＣの各々は、奇数行においてビット線ＢＬとソース線ＳＬとの間に設けられ、偶数行においてビット線／ＢＬとソース線との間に設けられる。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０１８４
【補正方法】変更
【補正の内容】
【０１８４】
各メモリセル列において、ダミーメモリセルＤＭＣは、ビット線ＢＬおよび／ＢＬとソース線ＳＬとの間にそれぞれ設けられる。すなわち、同一のメモリセル列に属する、複数のメモリセルＭＣとダミーメモリセルＤＭＣとは、ビット線ＢＬ，／ＢＬおよびソース線ＳＬ、ならびに、ビット線選択ゲートＢＣＳＧｂ，／ＢＣＳＧｂおよびソース線選択ゲートＳＣＳＧｂを共有するように効率的に配置される。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０１８８
【補正方法】変更
【補正の内容】
【０１８８】
図１４においては、一例として、第ｉ行（ｉ：奇数）が選択されたものとする。この結果、各メモリセル列において、ビット線ＢＬとソース線ＳＬとの間にメモリセルＭＣが電気的に結合され、ビット線／ＢＬとソース線ＳＬとの間にはダミーメモリセルＤＭＣが電気的に結合される。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０１９７
【補正方法】変更
【補正の内容】
【０１９７】
ビット線結合トランジスタ６２は、データ書込時において、対応するビット線対を構成する相補のビット線の一端同士を電気的に結合する。たとえば、ビット線結合トランジスタ６２−１は、データ書込時にＨレベルに活性化される制御信号ＷＥに応答して、ビット線ＢＬ１および／ＢＬ１を電気的に結合する。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０２０６
【補正方法】変更
【補正の内容】
【０２０６】
遅延段２０２は、内部クロックＣＬＫを所定の遅延時間ΔＴＷ遅延させる。論理ゲート２０３は、遅延段２０２によって遅延された内部クロックと、制御信号／ＷＥとのＯＲ論理演算結果を出力する。制御信号／ＷＥは、データ書込時およびデータ読出時のそれぞれにおいて、活性状態（Ｌレベル）および非活性状態（Ｈレベル）に設定される。論理ゲート２０４は、論理ゲート２０３の出力と内部クロックＣＬＫとのＮＡＮＤ論理演算結果を、コラム選択クロック／ＣＳとして出力する。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０２３４
【補正方法】変更
【補正の内容】
【０２３４】
また、選択列に対応するビット線に着目すれば、コラム選択クロック／ＣＳの活性化タイミングをデータ読出時とデータ書込時とで切替えることで、データ書込動作が開始されてからデータ書込電流が流れるまでの時間（図１９におけるｔｓ〜ｔ３）は、データ読出動作が開始されてからセンス電流が流れるまでの時間（図１９におけるｔｓ〜ｔ０）よりも長く設定される。すなわち、データ書込時には意図的にデータ書込電流の供給タイミングを遅らせる一方で、データ読出時には最速のタイミングでセンス電流の供給を開始することによって、安定的なデータ書込と高速なデータ読出とを両立することができる。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０２６３
【補正方法】変更
【補正の内容】
【０２６３】
図２７を参照して、ｎ行×ｍ列に配列されるメモリセルＭＣを有するメモリアレイ１０において、各メモリセル行に対応して、リードワード線ＲＷＬ、ライトワード線ＷＷＬおよびソース線ＳＬが設けられる。また、各メモリセル列に対応して、ビット線ＢＬが設けられる。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０２９１
【補正方法】変更
【補正の内容】
【０２９１】
この結果、ライトワード線結合スイッチ２１０−ｊは、データ書込時に第（ｊ−１）行もしくは第ｊ行が選択されたときに、ライトワード線ＷＷＬｊとＷＷＬｊ−１とを電気的に結合する。互いに隣接する２本ずつのライトワード線ＷＷＬの間に、同様のライトワード線結合スイッチが配置される。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０２９２
【補正方法】変更
【補正の内容】
【０２９２】
したがって、たとえば第ｊ行がデータ書込時に選択された場合には、ライトワード線ＷＷＬｊは、ライトワード線ＷＷＬｊ−１およびＷＷＬｊ＋１と電気的に結合される。選択行に対応するライトワード線ＷＷＬｊは、ワード線ドライバ３０によって活性化されて、その一端側が電源電圧ＶＤＤと結合される。一方、ライトワード線ＷＷＬｊ−１およびＷＷＬｊ＋１は、非選択行に対応しているので、それぞれの一端側は、ワード線ドライバ３０によって接地電圧ＶＳＳと結合される。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０３０４
【補正方法】変更
【補正の内容】
【０３０４】
したがって、たとえば第ｊ行がデータ書込時に選択された場合には、ライトワード線ＷＷＬｊは、ソース線ＳＬｊ−１およびＳＬｊ＋１と電気的に結合される。選択行に対応するライトワード線ＷＷＬｊは、ワード線ドライバ３０によって活性化されて、その一端側が電源電圧ＶＤＤと結合される。一方、ソース線ＳＬｊ−１およびＳＬｊ＋１は、ワード線ドライバ３０側の一端が接地電圧ＶＳＳと結合されている。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０３０６
【補正方法】変更
【補正の内容】
【０３０６】
このように、選択行に対応するライトワード線と、非選択行に対応する複数本のソース線とを、メモリアレイ１０を挟んでワード線ドライバ３０と反対側の領域で電気的に結合することによって、データ書込電流Ｉｐのリターンパスを形成する。このとき、非選択行に対応するソース線によって選択メモリセルに印加される磁界は、選択行のライトワード線によって選択メモリセルに印加される磁界と強め合う。反対に、非選択行のメモリセルにおいては、選択行のライトワード線および当該非選択行のソース線によってそれぞれ印加される磁界同士は、互いに打ち消し合う。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０３１３
【補正方法】変更
【補正の内容】
【０３１３】
図３３には、第１行および第２行と、第１、２、３およびｍ列とに対応する、ライトワード線ＷＷＬ１，ＷＷＬ２、リードワード線ＲＷＬ１，ＲＷＬ２およびビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬｍおよびこれらに対応するメモリセルの一部が代表的に示される。
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０３３５
【補正方法】変更
【補正の内容】
【０３３５】
ビット線／ＢＬ１に対応するダミーメモリセル中のダミーアクセストランジスタＡＴＲｄは、論理ゲートＬＧ１の出力がＨレベルに設定されたときにオンする。一方、ビット線ＢＬ１に対応するダミーメモリセル中のダミーアクセストランジスタＡＴＲｄは、論理ゲートＬＧ２の出力がＨレベルに設定されたときにオンする。
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０３４３
【補正方法】変更
【補正の内容】
【０３４３】
図３７は、メモリアレイ１０およびその周辺回路の実施の形態４の変形例２に従う構成を示す概念図である。
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０３４５
【補正方法】変更
【補正の内容】
【０３４５】
メモリマットＭＴａおよびＭＴｂのいずれか一方において、選択メモリセルが属する１つの選択行が指定され、データ読出時において選択行に対応するリードワード線ＲＷＬが活性化される。一方、コラム選択線ＣＳＬは、メモリマットＭＴａおよびＭＴｂによって共有され、選択列に対応する１本のコラム選択線ＣＳＬが選択的にＨレベルに活性化される。