【手続補正書】
【提出日】平成20年7月3日(2008.7.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）半導体基板の主面に半導体素子を形成し、前記半導体素子の上部に１層または複数層の第１配線を形成する工程と、
（ｂ）前記第１配線の上部に第１層間絶縁膜を形成し、前記第１層間絶縁膜の中途部に第１ストッパ膜を形成する工程と、
（ｃ）前記第１層間絶縁膜の上部に第１反射防止膜を形成し、前記第１反射防止膜の上部に第１フォトレジスト膜を形成する工程と、
（ｄ）前記第１フォトレジスト膜をマスクにして、前記第１反射防止膜、前記第１層間絶縁膜および前記第１ストッパ膜をエッチングすることにより、前記第１層間絶縁膜に第１ビアホールを形成する工程と、
（ｅ）前記第１フォトレジスト膜および前記第１反射防止膜を除去した後、前記第１ビアホールの内部に第１埋め込み剤を充填する工程と、
（ｆ）前記工程（ｅ）の後、前記第１層間絶縁膜の上部に、反射防止膜を介することなく、第２フォトレジスト膜を形成する工程と、
（ｇ）前記第２フォトレジスト膜をマスクにし、且つ、前記第１ストッパ膜をエッチングストッパとして、前記第１ビアホールが形成された領域を含む領域の前記第１層間絶縁膜をエッチングすることにより、前記第１ストッパ膜の上部の前記第１層間絶縁膜に第１配線溝を形成する工程と、
（ｈ）前記第２フォトレジスト膜および前記第１埋め込み剤を除去した後、前記第１配線溝および前記第１ビアホールの内部に金属膜を埋め込んで第２配線および第１接続部を一体に形成する工程とを含み、
前記第１ストッパ膜を前記第１層間絶縁膜よりも光反射率の低い材料で構成することにより、前記第１層間絶縁膜の上部に形成した前記第２フォトレジスト膜を露光して前記第１配線溝のパターンを転写する際、前記第１ストッパ膜を反射防止膜として機能させることを特徴とする半導体集積回路装置の製造方法。
【請求項２】
前記第１層間絶縁膜は、酸化シリコンを主体とする絶縁膜であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項３】
前記第１層間絶縁膜は、酸化シリコンにフッ素が添加された絶縁膜であることを特徴とする請求項２記載の半導体集積回路装置の製造方法。
【請求項４】
前記反射防止膜は、前記第１フォトレジスト膜を除去する際に同時に除去されることを特徴とする請求項２記載の半導体集積回路装置の製造方法。
【請求項５】
（ａ）半導体基板の主面上に、第１配線を形成する工程と、
（ｂ）前記第１配線上に第１層間絶縁膜を形成する工程と、
（ｃ）前記第１層間絶縁膜上に第１反射防止膜を形成し、前記第１反射防止膜上に第１レジストパターンを形成する工程と、
（ｄ）前記第１レジストパターンをマスクにして、前記第１反射防止膜および前記第１層間絶縁膜をエッチングすることにより、前記第１層間絶縁膜に第１ビアホールを形成する工程と、
（ｅ）前記第１レジストパターンおよび前記第１反射防止膜を除去する工程と、
（ｆ）前記第１ビアホールの内部に第１埋め込み剤を充填する工程と、
（ｇ）前記工程（ｆ）の後、前記第１層間絶縁膜上に第２反射防止膜を形成し、前記第２反射防止膜上に第２レジストパターンを形成する工程と、
（ｈ）前記第２レジストパターンをマスクにして、前記第１ビアホールが形成された領域を含む領域の前記第１層間絶縁膜をエッチングすることにより、前記第１層間絶縁膜に第１配線溝を形成する工程と、
（ｉ）前記第２レジストパターン、前記第２反射防止膜および前記第１埋め込み剤を除去する工程と、
（ｊ）前記第１配線溝および前記第１ビアホールの内部に金属膜を埋め込んで、第２配線および第１接続部を一体に形成する工程と、
（ｋ）前記第２配線上に、中途部に第１ストッパ膜を有する第２層間絶縁膜を形成する工程と、
（ｌ）前記第２層間絶縁膜上に第３反射防止膜を形成し、前記第３反射防止膜上に第３レジストパターンを形成する工程と、
（ｍ）前記第３レジストパターンをマスクにして、前記第３反射防止膜、前記第２層間絶縁膜および前記第１ストッパ膜をエッチングすることにより、前記第２層間絶縁膜に第２ビアホールを形成する工程と、
（ｎ）前記第３レジストパターンおよび前記第３反射防止膜を除去する工程と、
（ｏ）前記第２ビアホールの内部に第２埋め込み剤を充填する工程と、
（ｐ）前記工程（ｏ）の後、前記第２層間絶縁膜上に、反射防止膜を介することなく、第４レジストパターンを形成する工程と、
（ｑ）前記第４レジストパターンをマスクにし、且つ、前記第１ストッパ膜をエッチングストッパとして、前記第２ビアホールが形成された領域を含む領域の前記第２層間絶縁膜をエッチングすることにより、前記第１ストッパ膜の上部の前記第２層間絶縁膜に第２配線溝を形成する工程と、
（ｒ）前記第４レジストパターンおよび前記第２埋め込み剤を除去する工程と、
（ｓ）前記第２配線溝および前記第２ビアホールの内部に金属膜を埋め込んで、第３配線および第２接続部を一体に形成する工程とを含み、
前記第２層間絶縁膜の厚さは、前記第１層間絶縁膜の厚さよりも厚く形成されており、
前記第２配線溝の深さは、前記第１配線溝の深さよりも深く、
前記第２ビアホールの深さは、前記第１ビアホールの深さよりも深く、
前記第２ビアホールの口径は、前記第１ビアホールの口径よりも大きく、
前記第１ストッパ膜を前記第２層間絶縁膜よりも光反射率の低い材料で構成することにより、前記第４レジストパターンを形成する際に、前記第１ストッパ膜を反射防止膜として機能させていることを特徴とする半導体集積回路装置の製造方法。
【請求項６】
前記第１層間絶縁膜は、前記第２層間絶縁膜よりも誘電率の低い材料で構成されていることを特徴とする請求項５記載の半導体集積回路装置の製造方法。
【請求項７】
前記第１層間絶縁膜は、ＳｉＯＣを主体とする材料で構成されていることを特徴とする請求項６記載の半導体集積回路装置の製造方法。
【請求項８】
前記第２層間絶縁膜は、酸化シリコン膜を主体とする材料で構成されていることを特徴とする請求項６または７記載の半導体集積回路装置の製造方法。
【請求項９】
前記第２層間絶縁膜は、酸化シリコンにフッ素が添加された絶縁膜であることを特徴とする請求項８記載の半導体集積回路装置の製造方法。
【請求項１０】
前記第１ストッパ膜は、ＳｉＣＮ膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１１】
前記第１ストッパ膜は、ＳｉＮまたはＳｉＯＮ膜であることを特徴とする請求項１〜９のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１２】
前記第１配線と前記第１層間絶縁膜との間に、前記第１配線を構成する金属の拡散を防ぐバリア絶縁膜を形成することを特徴とする請求項１〜１１のいずれか１項に記載の半導体集積回路装置の製造方法。
【請求項１３】
前記バリア絶縁膜は、ＳｉＣＮ膜であることを特徴とする請求項１２記載の半導体集積回路装置の製造方法。
【請求項１４】
前記金属膜は、銅を主体とする金属膜であることを特徴とする請求項１〜１３のいずれか１項に記載の半導体集積回路装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体集積回路装置の製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明による半導体集積回路装置の製造方法は、（ａ）半導体基板の主面に半導体素子を形成し、前記半導体素子の上部に１層または複数層の第１配線を形成する工程と、（ｂ）前記第１配線の上部に第１層間絶縁膜を形成し、前記第１層間絶縁膜の中途部に第１ストッパ膜を形成する工程と、（ｃ）前記第１層間絶縁膜の上部に第１反射防止膜を形成し、前記第１反射防止膜の上部に第１フォトレジスト膜を形成する工程と、（ｄ）前記第１フォトレジスト膜をマスクにして、前記第１反射防止膜、前記第１層間絶縁膜および前記第１ストッパ膜をエッチングすることにより、前記第１層間絶縁膜に第１ビアホールを形成する工程と、（ｅ）前記第１フォトレジスト膜および前記第１反射防止膜を除去した後、前記第１ビアホールの内部に第１埋め込み剤を充填する工程と、（ｆ）前記工程（ｅ）の後、前記第１層間絶縁膜の上部に、反射防止膜を介することなく、第２フォトレジスト膜を形成する工程と、（ｇ）前記第２フォトレジスト膜をマスクにし、且つ、前記第１ストッパ膜をエッチングストッパとして、前記第１ビアホールが形成された領域を含む領域の前記第１層間絶縁膜をエッチングすることにより、前記第１ストッパ膜の上部の前記第１層間絶縁膜に第１配線溝を形成する工程と、（ｈ）前記第２フォトレジスト膜および前記第１埋め込み剤を除去した後、前記第１配線溝および前記第１ビアホールの内部に金属膜を埋め込んで第２配線および第１接続部を一体に形成する工程とを含み、前記第１ストッパ膜を前記第１層間絶縁膜よりも光反射率の低い材料で構成することにより、前記第１層間絶縁膜の上部に形成した前記第２フォトレジスト膜を露光して前記第１配線溝のパターンを転写する際、前記第１ストッパ膜を反射防止膜として機能させるものである。