(57)【要約】  磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスのための、正確な自己整合上部金属接点を形成するためのシステムおよび方法は、ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中の磁気トンネル接合（ＭＴＪ）を形成するステップを含む。低誘電率（Ｋ）エッチング停止層が、ＭＴＪの露出した上面の上方で選択的に保持される。低Ｋエッチング停止層を通したエッチングを防止する第１の化学物質に基づき、低Ｋエッチング停止層および共通ＩＭＤ層の上方に形成される上部ＩＭＤ層を通してエッチングが選択的に実施される。低Ｋエッチング停止層を通して正確にエッチングする第２の化学物質に化学物質を交換することによって、ＭＴＪの露出した上面への自己整合上部接点を形成するための開口が作成される。
2017512381.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスのための上部接点を形成する方法であって、
共通層間金属誘電体（ＩＭＤ）層中に磁気トンネル接合（ＭＴＪ）を形成するステップと、
前記ＭＴＪの露出した上面の上方に低誘電率（Ｋ）エッチング停止層を形成するステップと、
前記低Ｋエッチング停止層をエッチングするのを防止する第１の化学物質に基づいて、前記低Ｋエッチング停止層および前記共通ＩＭＤ層の上方に形成される上部ＩＭＤ層を通して選択的にエッチングするステップと、
前記ＭＴＪの前記露出した上面への自己整合上部接点を形成するための開口を生成するために、前記低Ｋエッチング停止層を通して正確にエッチングする第２の化学物質に化学物質を交換するステップと
を含む、方法。
【請求項２】
前記共通ＩＭＤ層のロジック側の中にロジック要素を形成するステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記低Ｋエッチング停止層の上方に前記上部ＩＭＤ層を形成するステップの前に、前記低Ｋエッチング停止層が前記ロジック側から選択的に除去される、請求項２に記載の方法。
【請求項４】
前記第１の化学物質を使用して、前記ロジック側上に底部金属線を露出させるため、前記ロジック側上で、前記共通ＩＭＤ層の下に形成されるキャップ層を通してエッチングするステップをさらに含む、請求項２に記載の方法。
【請求項５】
前記ＭＴＪの前記露出した上面への前記自己整合上部接点を形成するための前記開口中の上部金属線接点と、
前記ロジック側上の前記露出した底部金属線への、ビアおよび上部金属線接点と
を形成するために金属化を実施するステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記金属化が銅デュアルダマシンプロセスにより実施される、請求項５に記載の方法。
【請求項７】
前記ＭＴＪがハードマスク層を備え、それによって前記自己整合上部接点が前記ハードマスク層の露出した上面上に形成される、請求項１に記載の方法。
【請求項８】
前記低Ｋエッチング停止層がＳｉＣＮから形成される、請求項１に記載の方法。
【請求項９】
前記低Ｋエッチング停止層が絶縁材料から形成される、請求項１に記載の方法。
【請求項１０】
前記低Ｋエッチング停止層が窒素ドープされた炭化ケイ素（ｎＢｌｏｋ）から形成される、請求項１に記載の方法。
【請求項１１】
前記第１の化学物質が、Ｎ２およびＡｒが混合されるＣ４Ｆ６またはＣ４Ｆ８ベースの化学物質を含む、請求項１に記載の方法。
【請求項１２】
前記第２の化学物質が、Ｎ２およびＡｒが混合されるＣｈ３ＦまたはＣＦ４ベースの化学物質を含む、請求項１に記載の方法。
【請求項１３】
前記上部ＩＭＤ層を通してエッチングするステップの前に、前記ＭＴＪの周りに平坦な誘電体を充填するために平坦化を実施するステップをさらに含む、請求項１に記載の方法。
【請求項１４】
ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中に形成される磁気トンネル接合（ＭＴＪ）と、
前記ＭＴＪの上方に選択的に形成されるが前記ロジック要素の上方には形成されない低誘電率（Ｋ）エッチング停止層と
を備え、
前記低Ｋエッチング停止層が、第２の化学物質によりエッチングされるが、前記共通ＩＭＤ層をエッチングするために使用される第１の化学物質に影響を受けないように構成され、前記ＭＴＪのための自己整合上部金属線接点が、前記第２の化学物質を使用して前記低Ｋエッチング停止層中にエッチングされた開口中に形成される、
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
【請求項１５】
前記ＭＴＪがハードマスク層を備え、前記自己整合上部金属線接点が前記ハードマスク層の露出した上面上に形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１６】
前記低Ｋエッチング停止層がＳｉＣＮから形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１７】
前記低Ｋエッチング停止層が絶縁材料から形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１８】
前記低Ｋエッチング停止層が窒素ドープされた炭化ケイ素（ｎＢｌｏｋ）から形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１９】
ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中に形成される磁気トンネル接合（ＭＴＪ）と、
前記共通ＩＭＤ層をエッチングするために使用される第１の化学物質に基づいて、前記ＭＴＪの上方をエッチングすることを選択的に防止するための手段と
を備え、
前記手段が第２の化学物質に基づいてエッチングすることに反応し、前記ＭＴＪのための自己整合上部金属線接点が、前記第２の化学物質を使用して前記手段中にエッチングされた開口中に形成される、
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）の集積化を対象とする。より詳細には、例示的な実施形態は、ＭＲＡＭデバイス中の磁気トンネル接合（ＭＴＪ）記憶要素のための、自己整合上部接点を形成するためのプロセスを対象とし、ここでプロセスは、ロジック要素とＭＴＪ要素の集積化に適合性がある。
【背景技術】
【０００２】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、磁気要素を使用する不揮発性メモリ技術である。ＭＲＡＭは、低コストおよび高速を必要とする多数の半導体デバイス用途のための次世代メモリ技術として人気を博している。いくつかのタイプのＭＲＡＭが当業界ではよく知られており、ＭＲＡＭの動作は、一般的に使用される種々のＭＲＡＭの例、スピントランスファートルクＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）を使用して簡潔に説明することができる。ＳＴＴ−ＭＲＡＭは、電子が薄膜（スピンフィルタ）を通過するとスピン分極する電子を使用する。
【０００３】
図１は、従来のＳＴＴ−ＭＲＡＭビットセル１００を示す。ＳＴＴ−ＭＲＡＭビットセル１００は、（「ＭＴＪスタック」または簡単に「ＭＴＪ」とも呼ばれる）磁気トンネル接合（ＭＴＪ）記憶要素１０５、トランジスタ１０１、ビット線１０２、およびワード線１０３を含む。ＭＴＪ１０５は、たとえば、絶縁性トンネリングバリア層１２２により分離される固定層１２４および自由層１２０から形成され、その各々は、磁気モーメントまたは磁気分極を保持することができる。ＭＴＪ１０５の中に、反強磁性（ＡＦＭ）層およびキャップ層（図示せず）がある場合がある。ＡＦＭ層は、固定層の磁気モーメントを固定するために使用される。キャップ層は、ＭＴＪと金属の相互接続の間で、バッファ層として使われる。自由層の分極は、固定層および自由層の分極が実質的に整合されるか、または反対であるかのいずれかであるように、特定の方向に電流を加えることにより反転することができる。ＭＴＪを通る電気経路の抵抗値は、固定層および自由層の分極の整合に依存して変わる。抵抗値のこの変化は、知られているように、ＳＴＴ−ＭＲＡＭビットセル１００をプログラムして読み取るために使用することができる。ＳＴＴ−ＭＲＡＭビットセル１００は、回路要素、ソース線１０４、センス増幅器１０８、読取り／書込み回路１０６、およびビット線基準１０７も含む。当業者は、当技術分野で知られているように、ＳＴＴ−ＭＲＡＭビットセル１００の動作および構造を諒解するであろう。
【０００４】
上の例からわかるように、従来型のＳＴＴ−ＭＲＡＭビットセルの製造は、回路板または半導体パッケージ上の、様々な上記の構成要素の集積化を含む。より詳細には、メモリまたは記憶要素（たとえば、ＭＴＪ１０５）を、受動構成要素、金属ワイヤ、トランジスタ、ロジックゲートなどの、（一般的に、本明細書で「ロジック要素」と呼ばれる）様々な他の回路要素と集積化しなければならない。一般的に、そのような集積化は、メモリ要素とロジック要素の間で、プロセス適合性を必要とする。この領域では、特に、デバイス技術がますます小さいデバイスサイズへと向かって進み続けるので、いくつかの課題が生じる。
【０００５】
たとえば、ＳＴＴ−ＭＲＡＭビットセル１００などのＭＲＡＭデバイスの製造期間に、様々な構成要素の容量Ｃならびに様々な構成要素および接続の抵抗Ｒを低い値に確実に維持することが重要である。これは、クロスカップリングおよびＲＣ遅延の値を減らすのに重要である。特に、たとえばビット線１０２およびトランジスタ１０１への接続を行うために、ＭＴＪ１０５へ確実に低抵抗接触を行うことが重要である。そのような接点を作るプロセスが、ＭＴＪ１０５が形成される共通誘電体層（たとえば、共通層間金属誘電体（ＩＭＤ）層）の中にある、他の回路構成要素の容量に悪い影響を確実に及ぼさないことも重要である。
【０００６】
たとえば自由層１２０をビット線１０２に結合するため、特にＭＴＪ１０５の上部へ確実に低抵抗接触を行うのは、特にデバイス技術が進み、ＭＴＪ１０５の高さが１００ｎｍ以下に小さくなるにつれて、難しくなる傾向がある。ＭＴＪサイズ上のそのような極端な制限は、たとえば、トランジスタ１０１およびビット線１０２などの外部構成要素への接続を行うために、たとえば、ＭＴＪ１０５の下の１つの金属レベル層およびＭＴＪ１０５の上の１つの金属レベル層といった２つの隣接する金属レベル間にＭＴＪ１０５が収まることが必要となる埋込用途で見られる。ＭＴＪへのそのような接点を形成するための既存の技術には、いくつかの欠点が見られる。ＭＴＪへの上部接点を形成するための、いくつかの知られている手法が下で議論されることになり、そこでＭＴＪは、（たとえば、一般的に「ビア」として知られている、垂直の相互接続アクセスといった）他の適合性のあるロジック要素をやはり備える共通ＩＭＤ層中に形成される。この共通ＩＭＤ層の上下の層の中に金属線接触を確立することができる。
【０００７】
ＭＴＪへの上部接点を作るための第１の知られている手法では、上部金属線を形成することができる共通ＩＭＤ層の上の上部層は、上部金属線の期待される高さまで上部ＩＭＤ層で充填することができる。この高さは、たとえば、標準的なバックエンドオブライン（ＢＥＯＬ）プロセスに基づくことができる（ＢＥＯＬは、集積回路製造の一般的に認められた部分であり、オンチップに形成できるトランジスタ、コンデンサ、抵抗器などの様々な回路要素を接続するための相互接続に関する仕様を規定する）。次いでトレンチエッチングプロセスを使用して、上部ＩＭＤ層中にトレンチを作成し、共通ＩＭＤ層中のＭＴＪの上部を露出することができ、その後、上部金属線をトレンチの中に蒸着して、ＭＴＪとの接点を形成することができる。
【０００８】
第２の知られている手法では、化学的機械的研磨（ＣＭＰ）または他の平坦化技法を使用して、共通ＩＭＤ層の中に形成されるＭＴＪの上部を露出させることができる。次いで、上部電極（ＴＥ）を、たとえば、金属層を蒸着およびパターン形成することによって、ＭＴＪの上部上の別個の構造として形成することができる。上部ＩＭＤ層を共通ＩＭＤ層の上部上に充填することができ、標準的なダブルダマシン（ＤＤ）プロセスを使用して、ＴＥを備える上部ＩＭＤ層をエッチング停止層としてエッチングし、ＭＴＪの上部のＴＥ上で終わるトレンチを作成することができる。
【０００９】
第３の知られている手法では、非導電性ハードマスク（ＨＭ）層の形での犠牲マンドレルを、ＭＴＪの上部上に作成することができる。犠牲ＨＭ層は、エッチング期間にＭＴＪを保護するように機能するだけでなく、ＭＴＪへの電気接続を形成するための手段を提供することができる。もう一度繰り返すと、上部ＩＭＤ層を、上部金属線の高さに充填することができ、トレンチエッチングを実施して、犠牲マンドレルＨＭを露出させることができる。犠牲マンドレルＨＭを選択的に除去して、キャビティを形成することができる。キャビティは、上部金属線を形成するための標準的なＢＥＯＬプロセスの期間に充填することができる。
【００１０】
第４の知られている手法では、上部ＩＭＤ層は、たとえば上の第１の知られている手法のように、標準的なＢＥＯＬプロセスと同じレベルに充填することができる。これに続けて、小さいビアがＭＴＪの横方向境界内に含まれる（言い換えれば、ＭＴＪの水平面領域の幅に限定される）ように、小さいビアをＭＴＪの上方にパターン形成することができる。上部接点は、この小さいビアを通して確立することができる。
【００１１】
上の４つの知られている手法の各々は、ＭＴＪ接点を形成するために、（たとえば、エッチング停止層としてＭＴＪ上部、ＴＥ、ＨＭを使用する正確なトレンチエッチングといった）クリティカルなマスクレベルまたはプロセスステップを必要とする。これらのクリティカルなマスクおよび正確なエッチングプロセスは費用がかかり、プロセスの複雑さを増やす。さらに、これらの知られている手法は、良好にスケーリングせず、したがって将来の技術のため、標準的なＢＥＯＬまたはＭＴＪについてスケーリングして投影される物理的な寸法と適合性がない。
【００１２】
さらに別の知られている手法では、窒化ケイ素（ＳｉＮ）などといった、高誘電率（Ｋ）でできている層が、ＭＴＪの上部、ならびに共通ＩＭＤ層の中のロジック要素上に形成される。この高ＫのＳｉＮ層は、エッチング停止層として使用され、したがって、上部ＩＭＤ層がこのエッチング停止層の上方に充填され、次いでＭＴＪ側上のエッチング停止層までエッチング停止層を超えて、トレンチエッチングが共通ＩＭＤ層を通る制御されたエッチングで実施され、ロジック側上の共通ＩＭＤ層の下の層への接続を形成する。しかし、そのような手法は、ロジック要素およびＭＴＪの近傍に高いＫのＳｉＮエッチング停止層があることに起因して、ロジック側上に寄生容量（したがってＲＣ遅延）およびクロスカップリングを増加させる傾向があり、これは好ましくない。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
したがって、当技術分野において、たとえばＭＴＪのため上部接点を形成することに関し、ＭＲＡＭ製造についての知られている手法の上述の欠点を回避する必要がある。
【課題を解決するための手段】
【００１４】
例示的な実施形態は、ＭＲＡＭデバイス中のＭＴＪ要素のための、自己整合上部接点を形成するためのシステムおよび方法を対象とする。
【００１５】
たとえば、例示的な実施形態は、ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中の磁気トンネル接合（ＭＴＪ）を形成するステップを含む、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスのための、正確な自己整合上部金属接点を形成するための方法を対象とする。低誘電率（Ｋ）エッチング停止層が、ＭＴＪの露出した上面の上方で選択的に保持される。低Ｋエッチング停止層を通したエッチングを防止する第１の化学物質に基づき、低Ｋエッチング停止層および共通ＩＭＤ層の上方に形成される上部ＩＭＤ層を通してエッチングが選択的に実施される。低Ｋエッチング停止層を通して正確にエッチングする第２の化学物質に化学物質を交換することによって、ＭＴＪの露出した上面への自己整合上部接点を形成するための開口が作成される。
【００１６】
別の例示的な実施形態は、ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中に形成される磁気トンネル接合（ＭＴＪ）と、ＭＴＪの上方に選択的に形成されるがロジック要素の上方には形成されない低誘電率（Ｋ）エッチング停止層とを備え、低Ｋエッチング停止層が、第２の化学物質によりエッチングされるが、共通ＩＭＤ層をエッチングするために使用される第１の化学物質に影響を受けないように構成され、ＭＴＪのための自己整合上部金属線接点が、第２の化学物質を使用して低Ｋエッチング停止層中にエッチングされた開口中に形成される、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスを対象とする。
【００１７】
さらに別の例示的な実施形態は、ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中に形成される磁気トンネル接合（ＭＴＪ）と、共通ＩＭＤ層をエッチングするために使用される第１の化学物質に基づいて、ＭＴＪの上方をエッチングすることを選択的に防止するための手段とを備え、手段が第２の化学物質に基づいてエッチングすることに反応し、ＭＴＪのための自己整合上部金属線接点が、第２の化学物質を使用して手段中にエッチングされた開口中に形成される、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスを対象とする。
【００１８】
添付図面は、様々な実施形態の記載を支援するために提示され、実施形態の例示のためにのみ提供されており、それを制限するものではない。
【図面の簡単な説明】
【００１９】
【図１】ＭＴＪ記憶要素を有する従来型のＭＲＡＭ回路の図である。
【図２Ａ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ａおよび関連する構成要素について示す断面図である。
【図２Ｂ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｂおよび関連する構成要素について示す断面図である。
【図２Ｃ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｃおよび関連する構成要素について示す断面図である。
【図２Ｄ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｄおよび関連する構成要素について示す断面図である。
【図２Ｅ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｅおよび関連する構成要素について示す断面図である。
【図２Ｆ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｆおよび関連する構成要素について示す断面図である。
【図２Ｇ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｇおよび関連する構成要素について示す断面図である。
【図２Ｈ】例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ｈおよび関連する構成要素について示す断面図である。
【図３】図２Ａ〜図２Ｈのメモリデバイス２００を形成する例示的なプロセスを詳述するフローチャートを示す図である。
【発明を実施するための形態】
【００２０】
様々な実施形態の態様が、以下の説明および特定の実施形態を対象とする関連する図面において、開示される。代替実施形態は、本発明の範囲から逸脱することなく考案することができる。さらに、様々な実施形態の関連する詳細を不明瞭にしないように、様々な実施形態のよく知られている要素については詳細に説明しないか、または省略するものとする。
【００２１】
「例示的（ｅｘｅｍｐｌａｒｙ）」という言葉は、本明細書では、「例、事例、または説明として働くこと」を意味するように使用される。本明細書で「例示的」と記載される任意の実施形態は、必ずしも、他の実施形態よりも好ましいまたは有利であると解釈されるべきでない。同様に、「実施形態」という用語は、すべての実施形態が議論される特徴、利点または動作モードを含むことを必要としない。
【００２２】
本明細書で使用される用語法は、特定の実施形態を記載することのみのためであり、実施形態を制限することを意図していない。本明細書で使用する単数形の「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用するとき、明記される特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことをさらに理解されよう。
【００２３】
例示的な実施形態は、ＭＲＡＭの設計および製造を対象とし、いくつかの態様では、より具体的には、高度なデバイス技術に例示的に適用可能なように、ロジック要素を備えるＭＲＡＭまたはＭＴＪ要素の改良された集積化を対象とする。言い換えれば、実施形態は、極めて小さい、および常に縮小する寸法（たとえば、２０ｎｍ、１６ｎｍ、１０ｎｍなど）を有する将来のデバイス技術に適合性を持つ、ＭＴＪ要素の設計およびレイアウトを含む。しかしながら、例示的な実施形態は、現在または将来の任意の特定のデバイス技術に限定されると解釈すべきではなく、一方、実施形態は、ＭＲＡＭ集積化を含む集積回路または半導体デバイスにおけるスペースおよびエリアの改良された利用のための効率的な解決策を表すことを理解されよう。
【００２４】
例示的な実施形態は、ＭＲＡＭ製造において知られている手法の欠点を克服し、ＭＴＪ要素への上部接点を形成するための簡単でスケーリング可能な解決策を提供する一方、容量、クロスカップリング、ＲＣ遅延などの不要な増加を回避する。この点に関連し、いくつかの実施形態は、ＭＴＪおよびロジック要素を備える共通ＩＭＤ層の上部上の、例示的な低Ｋエッチング停止層の形成を含む。例示的な低Ｋエッチング停止層は、低Ｋエッチング停止層の上部上に形成される共通ＩＭＤ層または上部ＩＭＤ層などのＩＭＤ層をエッチングするために使用される従来型のエッチング化学物質による影響を受けない。こうして、ＭＴＪ要素の上部上の低Ｋエッチング停止層を形成することによって、たとえば、共通ＩＭＤ層およびロジック側上の要素をエッチング除去するために、第１の化学物質を使用してエッチングを実施することが可能になるが、低Ｋエッチング停止層は、第１の化学物質によって影響されないまま残る。エッチング化学物質を、次いで、低Ｋエッチング停止層を通して正確にエッチングすることを可能にする第２の化学物質に切り換え、こうして、ＭＴＪの上面の上方に正確に載る開口を作成することができる。自己整合上部接点は、こうして、この開口を通してＭＴＪのために形成することができる。
【００２５】
たとえば共通ＩＭＤおよび上部ＩＭＤ層などのＩＭＤ層は、通常、酸化ケイ素、多孔質の炭素ドープされた酸化ケイ素、または他の多孔質の低Ｋ材料から形成され、これらは、Ｃ４Ｆ６またはＣ４Ｆ８ベースの化学物質などの従来型のエッチング化学物質（本明細書では第１の化学物質と呼ばれる）によって影響を受け、混合される窒素（Ｎ２）およびアルゴン（Ａｒ）をやはり含む場合がある。例示的な低Ｋエッチング停止層は、炭窒化ケイ素（ＳｉＣＮ）または一般的にｎＢｌｏｋとして知られている窒素ドープされた炭化ケイ素などの絶縁材料から形成することができ、これは、従来型のエッチング化学物質または第１の化学物質によって影響を受けず、Ｃｈ３ＦまたはＣＦ４ベースの化学物質などの特殊な化学物質（本明細書では、第２の化学物質と呼ばれる）を使用して選択的にのみエッチングすることができ、混合されるＮ２およびＡｒをやはり含む場合がある。水素（Ｈ２）をフッ化炭素化学物質に追加すると、フッ化炭素ポリマ生成および除去のバランスを変えることが知られており、このことを、ケイ素、酸素、窒素、および炭素材料間のエッチング選択性を調整するために採用することができる。そのような低Ｋエッチング停止層は、およそ６．０のＫ値を有し、これは、典型的な窒化ケイ素のＫ値（７．０よりも高い）よりも低い傾向があり、容量、クロスカップリングなどの増加を防止する。いくつかの態様では、低Ｋエッチング停止層は、上部ＩＭＤ層の形成の前に、ＭＴＪ側の上に選択的に形成することができ、言い換えると、共通ＩＭＤ層中にロジック要素を備えるロジック側から選択的に除去することができる。代替の態様では、低Ｋエッチング停止層は、炭素ドープされた酸化ケイ素などの他の知られている誘電体材料または当業界で知られている材料の組合せからなる場合があり、これらは、２．５から３．５の範囲の誘電率を有し、典型的な酸化ケイ素のエッチング化学物質の中で比較的低いエッチング速度を有する。この方式では、ロジック側への低Ｋエッチング停止層による容量の寄与は、さらに減少する。
【００２６】
ここで図２Ａ〜図２Ｈを参照すると、例示的なＭＲＡＭデバイス２００の形成のための、例示的なプロセスステップＳ２００Ａ〜Ｓ２００Ｈについての断面図および関連する構成要素がそれぞれ図示される。より詳細には、ステップＳ２００Ｈで形成される図２Ｈは、例示的な実施形態に従うＭＲＡＭデバイス２００の完了図であり、以降の説明は、図２Ｈに描かれる実施形態に到達する段階的なプロセスについて提供することになる。
【００２７】
したがって、図２Ａを参照すると、これを説明するために、ステップ２００Ａで形成されるＭＲＡＭデバイス２００の最初の図が図示される。一般的に、ＭＲＡＭデバイス２００の構成要素は、左手側の「ロジック」側、および右手側の「ＭＲＡＭ」側の下で、別個に示される。ロジック側は、代表的にはビアおよび／または金属線により形成される回路要素および構成要素、ならびに図に示されない半導体デバイスに関し、総称して「ロジック要素」と呼ぶ場合がある。一方、ＭＲＡＭ側は、ＭＴＪ２０２およびＭＴＪへの接点を形成するための関連する構成要素を含み、総称して「ＭＲＡＭ要素」と呼ぶ場合がある。例示的な態様は、ロジック要素の形成と適合性のあるＭＲＡＭ要素の集積化を含む。
【００２８】
より詳細には、ＭＴＪ２０２は、共通ＩＭＤ層２０８ｃの中にハードマスク（ＨＭ）２０４および保護サイドキャップ２０６を含むことができるが、ＨＭ２０４およびサイドキャップ２０６は、いくつかの例示的な実施形態で存在する必要がない任意選択の特徴であることを理解されよう。１つまたは複数のキャップ層２１０が、底部ＩＭＤ層２０８ｂから共通ＩＭＤ層２０８ｃを分離する。底部ＩＭＤ層は、ロジック側上に底部金属線２１６ｂｌ、ＭＲＡＭ側上に底部金属線２１６ｂｍを備える。底部金属線は、例示的に、銅（Ｃｕ）で作られる。ＭＴＪ２０２は、キャップ層２１０のうちの一方内に形成されて示される底部電極ＢＥ２１２に結合され、キャップ層２１０のうちの他方内に形成されるＢＥ接点２１４を通して底部金属線２１６ｂｍに結合される。
【００２９】
簡略に言えば、図２Ａ中のＭＲＡＭデバイス２００の最初の図に到達するためのステップ２００Ａは、底部ＩＭＤ層２０８ｂを形成するステップと、底部金属線２１６ｂｌおよび２１６ｂｍを形成するためにエッチングして金属化するステップと、１つまたは複数のキャップ層２１０を蒸着するステップと、ＢＥ接点２１４およびＢＥ２１２を形成するため１つまたは複数のキャップ層をエッチングするステップと、ＭＴＪ２０２の層（たとえば、固定層、バリア層、および自由層）を蒸着するステップと、ＨＭ２０４を形成するステップとを含む。ＭＴＪ２０２は次いでパターン形成され、パッシベーションおよび酸化の後に、サイドキャップ２０６が付加される。やはり低Ｋ誘電体材料からなる共通ＩＭＤ層２０８ｃが充填される。平坦化プロセスを使用して、ＭＴＪ２０２の上面、または例示的な態様ではむしろ、ＨＭ２０４の上面を露出させる。
【００３０】
図２Ｂに進んで、ステップＳ２００Ｂが図示され、ここで、共通ＩＭＤ層２０８ｃの上方に、ｎＢｌｏｋまたは低Ｋ誘電体材料を含む誘電体キャッピング層が低Ｋエッチング停止層２１８として蒸着される。低Ｋエッチング停止層２１８は、例示的に、ＳｉＣＮまたはｎＢｌｏｋなどの絶縁材料または低Ｋ材料によって形成することができ、これらは、たとえば上述の第２の化学物質で選択的にエッチングできるが、たとえば共通ＩＭＤ層２０８ｃをエッチングできる第１の化学物質によりエッチングすることはできない。以前に述べたように、ＳｉＣＮは、不要な容量を大いに回避する有益な特性を有する一方、エッチング停止層として働く絶縁層も実現する。以前に議論したように、従来の手法は、そのような低Ｋエッチング停止層を実現することができない。
【００３１】
図２ＣのＳ２００Ｃでは、低Ｋエッチング停止層２１８がロジック側の上方から選択的に除去されて、エッチング停止材料またはＳｉＣＮのない空隙２１９を作成することができる。空隙２１９を作成することによって、ロジック要素の上方の容量またはクロスカップリングをさらに減少させるという有益な態様を提供する。以前に言及したように、知られている従来の手法は、ロジック側の容量をさらに減少させるための、ステップＳ２００Ｃなどのステップを含むことができない。
【００３２】
しかし、ステップＳ２００Ｃが任意選択であり、いくつかの実施形態は、空隙２１９を作成することなく同様にロジック側の上方に低Ｋエッチング停止層２１８を保持する場合があるということ、というのも、このことによって、プロセスステップを減少する一方、以前に知られている手法と比較して、ＳｉＣＮ低Ｋエッチング停止層の全体的な低容量特性を維持できるからであることに留意されよう。
【００３３】
図２Ｄに進んで、ステップＳ２００Ｄは、低Ｋエッチング停止層２１８の上方に上部ＩＭＤ層２０８ｔを充填するステップを含み、ロジック側のためのビアを形成するために、空隙２２０がエッチングされる。例示的な態様では、上部ＩＭＤ層２０８ｔは、上に言及したように、共通ＩＭＤ層２０８ｃをエッチングするために使用できる第１の化学物質を使用してエッチングすることができる。いくつかの任意選択の態様（図示せず）では、上部ＩＭＤ層２０８ｔを通してエッチングする前に、平坦化を実施して、ＭＴＪ２０２の周りに平坦な誘電体を充填することができる。空隙２２０は、たとえば、第１の化学物質に基づいて、時間を設定したビアエッチングプロセスを使用してエッチングすることができる。
【００３４】
図２Ｅを参照すると、ステップＳ２００Ｅが示され、ここでは、ハードマスクまたは金属層２２２が蒸着されて、ロジック側上のトレンチ２２４ｌおよびＭＲＡＭ側上のトレンチ２２４ｍといったトレンチパターンを作成する。
【００３５】
図２Ｆにおいて、ステップＳ２００Ｅで作成されたトレンチについてのパターンを使用して、ステップ２００Ｆは、たとえば第１の化学物質に基づいてトレンチパターンを通してエッチングするステップを含む。低Ｋエッチング停止層２１８は第１の化学物質により影響を受けないので、ＭＲＡＭ側上の、第１の化学物質に基づく、２２４ｍにより作成されたパターンを通したエッチングは、低Ｋエッチング停止層２１８において停止する。こうして、従来知られている手法の高精度で低スケーラビリティなエッチプロセスについての必要性は、従来のエッチング化学物質により影響を受けないエッチング停止層を使用することによって回避される。空隙２２６がプロセス中で形成される。ロジック側上では、低Ｋエッチング停止層２１８がないので、エッチングは、トレンチ２２４ｌを通り、次に（図２Ｄで形成された）空隙２２０を通して進み、キャップ層２１０のうちの１つで停止する。いくつかの態様では、キャップ層２１０のうちの下側のものは、低Ｋエッチング停止層２１８と同じ、または類似の材料から形成することができる。
【００３６】
図２Ｇのステップｓ２００Ｇは、第２の化学物質に化学物質を交換するステップと、（第１の化学物質のエッチングに基づいて上部ＩＭＤ層２０８ｔが事前に除去されるので露出されている）低Ｋエッチング停止層２１８を通し、ＭＲＡＭ側上の空隙２２６を通してエッチングして開口２２８ｍを設けるステップとを含む。開口２２８ｍは、ＭＴＪ２０２のＨＭ２０４を有利に露出する。第２の化学物質エッチングを使用した低Ｋエッチング停止層２１８の正確な除去に基づいて、開口２２８ｍは、ＨＭ２０４の露出した面に、完全に位置合わせされることに留意されよう。本明細書で議論するようにＨＭ２０４への開口２２８ｍのそのような位置合わせは、「自己整合」、または言い換えれば、金属化のための自己整合開口と呼ばれ、ＭＴＪ２０２への接点形成はこうして作成される。ロジック側上では、化学物質を交換することおよびエッチングすることによって、キャップ層２１１０の下側の除去がもたらされ、こうして、露出した底部金属線２１６ｂｌ上に金属線接点を形成するための開口２２８ｌをもたらす。
【００３７】
最後に、図２Ｈでは、ステップｓ２００Ｈが図示され、ここでは、たとえば、金属線を形成するための例示的な材料として使用される、銅（Ｃｕ）または銅デュアルダマシンプロセスのために、標準的なデュアルダマシン（ＤＤ）プロセスを通して金属化が実施される。これが、ロジック側上の、ビア２３２および上部金属線２３０ｔｌ上の接点（または、「上部金属線接点」）の形成をもたらす。一方、ＭＲＡＭ側上では、金属化によって、ＨＭ２０４と好都合に接触する上部金属線２００ｔｍの形成を行い、こうして、従来の手法で知られている費用がかかる高精度制御プロセスなしで、ＭＴＪ２０２のための所望の自己整合上部金属線接点を形成する。
【００３８】
したがって、例示的な実施形態は、ロジックプロセスと完全な適合性がある一方、以前の手法で知られているような、望ましくない、費用がかかり、高精度な制御プロセスで、低いスケーラビリティ、および大きい容量を回避する、ＭＲＡＭデバイスのための正確な自己整合上部接点を達成することができる。
【００３９】
実施形態は、本明細書に開示されるプロセス、機能、および／またはアルゴリズムを実施するための様々な方法を含むことを諒解されよう。たとえば、図３に図示されるように、実施形態は、ＭＲＡＭデバイス（たとえば、ＭＲＡＭデバイス２００）のための上部接点を形成する方法を含むことができ、方法は、（たとえば、ステップＳ２００Ａに従って）共通ＩＭＤ層の中にＭＴＪ（たとえば、ＭＴＪ２０２）を形成するステップと（ブロック３０２）、（たとえば、ステップＳ２００Ｂ〜Ｓ２００Ｃに従って）ＭＴＪの露出した上面の上方に低誘電率（Ｋ）エッチング停止層（たとえば、低Ｋエッチング停止層２１８）を形成するステップと（ブロック３０４）、（たとえば、ステップＳ２００Ｄ〜Ｓ２００Ｆといった）低Ｋエッチング停止層をエッチングするのを防止する第１の化学物質に基づいて、低Ｋエッチング停止層および共通ＩＭＤ層の上方に形成される上部ＩＭＤ層（たとえば上部ＩＭＤ層２０８ｔ）を通して選択的にエッチングするステップと（ブロック３０６）、（たとえば、ステップＳ２００Ｇといった）ＭＴＪの露出した上面への自己整合上部接点を形成するための開口（たとえば、開口２２８ｍ）を生成するために、低Ｋエッチング停止層を通して正確にエッチングする第２の化学物質に化学物質を交換するステップと（ブロック３０８）を含む。
【００４０】
様々な異なる技術および技法のいずれかを使用して、情報および信号を表すことができることを、当業者は諒解するであろう。たとえば、上の記述全体にわたって参照される場合があるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表すことができる。
【００４１】
さらに、本明細書に開示される実施形態に関して記載される、様々な例示のロジックブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとして実装できることを、当業者は諒解するであろう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、全般にそれらの機能性に関してこれまで説明されてきた。そのような機能性が、ハードウェアとして実装されるかソフトウェアとして実装されるかは、具体的な適用例および全体的なシステムに課された設計制約に依存する。当業者は、説明された機能性を各々の具体的な適用例に対して様々な方式で実装し得るが、そのような実装の判断は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
【００４２】
本明細書に開示される実施形態に関して記載される方法、シーケンス、および／またはアルゴリズムは、ハードウェア中で直接、プロセッサにより実行されるソフトウェアモジュール中で、または２つの組合せで具現化することができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野において知られている任意の他の形の記憶媒体中に常駐することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替として、記憶媒体は、プロセッサと一体であってよい。
【００４３】
したがって、本発明の実施形態は、ＭＲＡＭデバイスのための自己整合上部接点を形成するための方法を具現化するコンピュータ可読媒体を含むことができる。したがって、本発明は例示の例に限定されず、本明細書に記載される機能性を実施するための任意の手段は、本発明の実施形態に含まれる。
【００４４】
上記の開示が本発明の例示の実施形態を示す一方で、添付される請求項により規定されるような、本発明の範囲から逸脱することなく、本明細書に様々な変形および変更を行うことができることに留意されたい。本明細書に記述される本発明の実施形態による方法クレームの機能、ステップ、および／または動作は、任意の特定の順序で実行される必要はない。さらに、本発明の要素は、単数形で記載され、特許請求される場合があるが、単数形への限定が明示的に言及されない限り、複数形が意図される。
【符号の説明】
【００４５】
１００  ＳＴＴ−ＭＲＡＭビットセル
１０１  トランジスタ
１０２  ビット線
１０３  ワード線
１０４  ソース線
１０５  ＭＴＪスタック、ＭＴＪ、磁気トンネル接合（ＭＴＪ）記憶要素
１０６  読取り／書込み回路、バイポーラ書込みパルス／読取りバイアス発生器
１０７  ビット線基準、基準
１０８  センス増幅器
１２０  自由層
１２２  絶縁性トンネリングバリア層
１２４  固定層
２００  ＭＲＡＭデバイス
２００ｔｍ  上部金属線
２０２  ＭＴＪ
２０４  ハードマスク（ＨＭ）
２０６  保護サイドキャップ
２０８ｂ  底部ＩＭＤ層
２０８ｃ  共通ＩＭＤ層
２０８ｔ  上部ＩＭＤ層
２１０  キャップ層
２１２  底部電極（ＢＥ）
２１４  ＢＥ接点
２１６ｂｌ  底部金属線
２１６ｂｍ  底部金属線
２１８  低Ｋエッチング停止層
２１９  空隙
２２０  空隙
２２２  ハードマスク、金属層
２２４ｌ  トレンチ
２２４ｍ  トレンチ
２２６  空隙
２２８ｌ  開口
２２８ｍ  開口
２３２  ビア
２３０ｔｌ  上部金属線
【図１】
2017512381.tif 000003
【図２Ａ】
2017512381.tif 000004
【図２Ｂ】
2017512381.tif 000005
【図２Ｃ】
2017512381.tif 000006
【図２Ｄ】
2017512381.tif 000007
【図２Ｅ】
2017512381.tif 000008
【図２Ｆ】
2017512381.tif 000009
【図２Ｇ】
2017512381.tif 000010
【図２Ｈ】
2017512381.tif 000011
【図３】
2017512381.tif 000012
【手続補正書】
【提出日】平成28年8月25日(2016.8.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスのための上部接点を形成する方法であって、
共通層間金属誘電体（ＩＭＤ）層中に磁気トンネル接合（ＭＴＪ）を形成するステップと、
前記ＭＴＪの露出した上面の上方に低誘電率（Ｋ）エッチング停止層を形成するステップと、
前記低Ｋエッチング停止層をエッチングするのを防止する第１の化学物質に基づいて、前記低Ｋエッチング停止層および前記共通ＩＭＤ層の上方に形成される上部ＩＭＤ層を通して選択的にエッチングするステップと、
前記ＭＴＪの前記露出した上面への自己整合上部接点を形成するための開口を生成するために、前記低Ｋエッチング停止層を通して正確にエッチングする第２の化学物質に化学物質を交換するステップと
を含む、方法。
【請求項２】
前記共通ＩＭＤ層のロジック側の中にロジック要素を形成するステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記低Ｋエッチング停止層の上方に前記上部ＩＭＤ層を形成するステップの前に、前記低Ｋエッチング停止層が前記ロジック側から選択的に除去される、請求項２に記載の方法。
【請求項４】
前記第１の化学物質を使用して、前記ロジック側上に底部金属線を露出させるため、前記ロジック側上で、前記共通ＩＭＤ層の下に形成されるキャップ層を通してエッチングするステップをさらに含む、請求項２に記載の方法。
【請求項５】
前記ＭＴＪの前記露出した上面への前記自己整合上部接点を形成するための前記開口中の上部金属線接点と、
前記ロジック側上の前記露出した底部金属線への、ビアおよび上部金属線接点と
を形成するために金属化を実施するステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記金属化が銅デュアルダマシンプロセスにより実施される、請求項５に記載の方法。
【請求項７】
前記ＭＴＪがハードマスク層を備え、それによって前記自己整合上部接点が前記ハードマスク層の露出した上面上に形成される、請求項１に記載の方法。
【請求項８】
前記低Ｋエッチング停止層がＳｉＣＮから形成される、請求項１に記載の方法。
【請求項９】
前記低Ｋエッチング停止層が絶縁材料から形成される、請求項１に記載の方法。
【請求項１０】
前記低Ｋエッチング停止層が窒素ドープされた炭化ケイ素（ｎＢｌｏｋ）から形成される、請求項１に記載の方法。
【請求項１１】
前記第１の化学物質が、Ｎ２およびＡｒが混合されるＣ４Ｆ６またはＣ４Ｆ８ベースの化学物質を含む、請求項１に記載の方法。
【請求項１２】
前記第２の化学物質が、Ｎ２およびＡｒが混合されるＣｈ３ＦまたはＣＦ４ベースの化学物質を含む、請求項１に記載の方法。
【請求項１３】
前記上部ＩＭＤ層を通してエッチングするステップの前に、前記ＭＴＪの周りに平坦な誘電体を充填するために平坦化を実施するステップをさらに含む、請求項１に記載の方法。
【請求項１４】
ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中に形成される磁気トンネル接合（ＭＴＪ）と、
前記ＭＴＪの上方に選択的に形成されるが前記ロジック要素の上方には形成されない低誘電率（Ｋ）エッチング停止層と
を備え、
前記共通ＩＭＤ層の下に形成されるキャップ層および前記共通ＩＭＤ層が、前記ロジック要素の底部金属線を露出させるために第１の化学物質によりエッチングされるように構成され、前記低Ｋエッチング停止層が、第２の化学物質によりエッチングされるが、前記キャップ層および前記共通ＩＭＤ層をエッチングするために使用される前記第１の化学物質に影響を受けないように構成され、前記ＭＴＪのための自己整合上部金属線接点が、前記第２の化学物質を使用して前記低Ｋエッチング停止層中にエッチングされた開口中に形成される、
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
【請求項１５】
前記ＭＴＪがハードマスク層を備え、前記自己整合上部金属線接点が前記ハードマスク層の露出した上面上に形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１６】
前記低Ｋエッチング停止層がＳｉＣＮから形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１７】
前記低Ｋエッチング停止層が絶縁材料から形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１８】
前記低Ｋエッチング停止層が窒素ドープされた炭化ケイ素（ｎＢｌｏｋ）から形成される、請求項１４に記載のＭＲＡＭデバイス。
【請求項１９】
ロジック要素を備える共通層間金属誘電体（ＩＭＤ）層中に形成される磁気トンネル接合（ＭＴＪ）と、
前記共通ＩＭＤ層をエッチングするために使用される第１の化学物質に基づいて、前記ＭＴＪの上方でエッチングすることを選択的に防止するための手段と
を備え、
前記共通ＩＭＤ層の下に形成されるキャップ層および前記共通ＩＭＤ層が、前記ロジック要素の底部金属線を露出させるために第１の化学物質によりエッチングされるように構成され、前記手段が第２の化学物質に基づいてエッチングすることに反応するが、前記キャップ層および前記共通ＩＭＤ層をエッチングするために使用される前記第１の化学物質に影響を受けないように構成され、前記ＭＴＪのための自己整合上部金属線接点が、前記第２の化学物質を使用して前記手段中にエッチングされた開口中に形成される、
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
【国際調査報告】
2017512381.tif 000013
2017512381.tif 000014
2017512381.tif 000015
2017512381.tif 000016
2017512381.tif 000017
2017512381.tif 000018