【手続補正書】
【提出日】平成20年8月7日(2008.8.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその駆動方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置であって、
前記複数の記憶回路は、不揮発性の記憶回路を有し、
前記第１のトランジスタにおける、ゲートは第１のゲート信号線と、ソース又はドレインの一方はソース信号線と、ソース又はドレインの他方は前記第１の選択部を介して前記複数の記憶回路と電気的に接続され、
前記第２のトランジスタにおける、ゲートは第２のゲート信号線と、ソース又はドレインの一方は前記第２の選択部を介して前記複数の記憶回路と、ソース又はドレインの他方は前記ＥＬ素子と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置であって、
前記複数の記憶回路は、ｎビット（ｎは自然数、２≦ｎ）のデジタル映像信号をｍフレーム分（ｍは自然数、１≦ｍ）記憶するｎ×ｍ個の第１の記憶回路、及び不揮発性の記憶回路を有し、
前記第１のトランジスタにおける、ゲートは第１のゲート信号線と、ソース又はドレインの一方はソース信号線と、ソース又はドレインの他方は前記第１の選択部を介して前記複数の記憶回路と電気的に接続され、
前記第２のトランジスタにおける、ゲートは第２のゲート信号線と、ソース又はドレインの一方は前記第２の選択部を介して前記複数の記憶回路と、ソース又はドレインの他方は前記ＥＬ素子と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置であって、
前記複数の記憶回路は、ｎビット（ｎは自然数、２≦ｎ）のデジタル映像信号をｍフレーム分（ｍは自然数、１≦ｍ）記憶するｎ×ｍ個の第１の記憶回路、及び前記ｎビットのデジタル映像信号をｋフレーム分（ｋは自然数、１≦ｋ）記憶するｎ×ｋ個の不揮発性の記憶回路を有し、
前記第１のトランジスタにおける、ゲートは第１のゲート信号線と、ソース又はドレインの一方はソース信号線と、ソース又はドレインの他方は前記第１の選択部を介して前記複数の記憶回路と電気的に接続され、
前記第２のトランジスタにおける、ゲートは第２のゲート信号線と、ソース又はドレインの一方は前記第２の選択部を介して前記複数の記憶回路と、ソース又はドレインの他方は前記ＥＬ素子と電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項２又は請求項３において、
前記第１の選択部は、第１の書き込み用選択部、及び第１の読み出し用選択部を有し、
前記第２の選択部は、第２の書き込み用選択部、及び第２の読み出し用選択部を有し、
前記第１書き込み用選択部、及び前記第２の読み出し用選択部は、前記第１の記憶回路と電気的に接続され、
前記第１の読み出し用選択部、及び第２の書き込み用選択部は、前記不揮発性の記憶回路と電気的に接続されていることを特徴とする半導体装置。
【請求項５】
請求項２乃至請求項４のいずれか一において、
前記第１の記憶回路は揮発性の記憶回路であることを特徴とする半導体装置。
【請求項６】
請求項２乃至請求項５のいずれか一において、
前記第１の記憶回路はスタティック型メモリ（ＳＲＡＭ）、強誘電体メモリ（ＦｅＲＡＭ）、又はダイナミック型メモリ（ＤＲＡＭ）であることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記不揮発性の記憶回路は、電気的に書き込み、読み出し、消去が可能な不揮発性メモリ（ＥＥＰＲＯＭ）であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記画素において前記第２のトランジスタは複数設けられ、
前記複数の第２のトランジスタソース又はドレインの他方はそれぞれ、第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は前記ＥＬ素子と電気的に接続されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記半導体装置は、前記画素に加えてソース信号線駆動回路およびゲート信号線駆動回路を有し、
前記ソース信号線駆動回路は、前記ソース信号線と電気的に接続され、
前記ゲート信号線駆動回路は、前記第１のゲート信号線と前記第２のゲート信号線と電気的に接続されていることを特徴とする半導体装置。
【請求項１０】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置の駆動方法であって、
前記複数の記憶回路は、不揮発性の記憶回路を有し、
前記不揮発性の記憶回路へｎビットのデジタル映像信号を書き込み、
前記デジタル映像信号が書き込まれた不揮発性の記憶回路から前記ｎビットのデジタル映像信号の読み出すことを特徴とする半導体装置の駆動方法。
【請求項１１】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置の駆動方法であって、
前記複数の記憶回路は、ｎビット（ｎは自然数、２≦ｎ）のデジタル映像信号をｍフレーム分（ｍは自然数、１≦ｍ）記憶するｎ×ｍ個の第１の記憶回路、及び不揮発性の記憶回路を有し、
前記第１の記憶回路へｎビットのデジタル映像信号を書き込み、
前記デジタル映像信号が書き込まれた第１の記憶回路から前記ｎビットのデジタル映像信号を読み出し、
前記第１の記憶回路から読み出された前記ｎビットのデジタル映像信号を前記不揮発性の記憶回路へ書き込み、
前記デジタル映像信号が書き込まれた不揮発性の記憶回路から前記ｎビットのデジタル映像信号の読み出すことを特徴とする半導体装置の駆動方法。
【請求項１２】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置の駆動方法であって、
前記複数の記憶回路は、ｎビット（ｎは自然数、２≦ｎ）のデジタル映像信号をｍフレーム分（ｍは自然数、１≦ｍ）記憶するｎ×ｍ個の第１の記憶回路、及び不揮発性の記憶回路を有し、
前記第１の記憶回路へｎビットのデジタル映像信号を書き込み、
前記デジタル映像信号が書き込まれた第１の記憶回路から前記ｎビットのデジタル映像信号を読み出し、
前記第１の記憶回路から読み出された前記ｎビットのデジタル映像信号を前記不揮発性の記憶回路へ書き込み、
前記デジタル映像信号が書き込まれた不揮発性の記憶回路から前記ｎビットのデジタル映像信号の読み出し、または前記不揮発性の記憶回路に書き込まれた前記ｎビットのデジタル映像信号を前記第１の記憶回路への書き込むことを特徴とする半導体装置の駆動方法。
【請求項１３】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置の駆動方法であって、
前記複数の記憶回路は、ｎビット（ｎは自然数、２≦ｎ）のデジタル映像信号をｍフレーム分（ｍは自然数、１≦ｍ）記憶するｎ×ｍ個の第１の記憶回路、及び前記ｎビットのデジタル映像信号をｋフレーム分（ｋは自然数、１≦ｋ）記憶するｎ×ｋ個の不揮発性の記憶回路を有し、
前記第１の記憶回路へｎビットのデジタル映像信号を書き込み、
前記デジタル映像信号が書き込まれた第１の記憶回路から前記ｎビットのデジタル映像信号を読み出し、
前記第１の記憶回路から読み出された前記ｎビットのデジタル映像信号を前記不揮発性の記憶回路へ書き込み、
前記デジタル映像信号が書き込まれた不揮発性の記憶回路から前記ｎビットのデジタル映像信号の読み出すことを特徴とする半導体装置の駆動方法。
【請求項１４】
第１のトランジスタ、第２のトランジスタ、複数の記憶回路、ＥＬ素子、第１の選択部および第２の選択部を画素に有する半導体装置の駆動方法であって、
前記複数の記憶回路は、ｎビット（ｎは自然数、２≦ｎ）のデジタル映像信号をｍフレーム分（ｍは自然数、１≦ｍ）記憶するｎ×ｍ個の第１の記憶回路、及び前記ｎビットのデジタル映像信号をｋフレーム分（ｋは自然数、１≦ｋ）記憶するｎ×ｋ個の不揮発性の記憶回路を有し、
前記第１の記憶回路へｎビットのデジタル映像信号を書き込み、
前記デジタル映像信号が書き込まれた第１の記憶回路から前記ｎビットのデジタル映像信号を読み出し、
前記第１の記憶回路から読み出された前記ｎビットのデジタル映像信号を前記不揮発性の記憶回路へ書き込み、
前記デジタル映像信号が書き込まれた不揮発性の記憶回路から前記ｎビットのデジタル映像信号の読み出し、または前記不揮発性の記憶回路に書き込まれた前記ｎビットのデジタル映像信号を前記第１の記憶回路への書き込むことを特徴とする半導体装置の駆動方法。
【請求項１５】
請求項１１乃至請求項１４のいずれか一において、
前記第１の記憶回路は揮発性の記憶回路であることを特徴とする半導体装置の駆動方法。
【請求項１６】
請求項１０乃至請求項１５のいずれか一において、
前記半導体装置は、前記画素に加えてソース信号線駆動回路を有し、
静止画像の表示期間においては、
前記不揮発性の記憶回路に書き込まれた前記ｎビットのデジタル映像信号を繰り返し読み出して静止画像の表示を行うことにより、前記ソース信号線駆動回路を停止することを特徴とする半導体装置の駆動方法。