(57)【特許請求の範囲】
【請求項１】
高ボー・レートのシリアル・データ・ストリーム用のジッタ測定装置であって、
上記シリアル・データ・ストリームを低レートのシリアル・ストリームにダウン・コンバージョンするダウン・コンバージョン手段と、
上記低レートのシリアル・ストリームからジッタを測定する測定手段とを具え、
上記低レートのシリアル・ストリームにおけるユニット・インターバルで表す上記ジッタが上記シリアル・データ・ストリームにおけるユニット・インターバルで表す上記ジッタと同じであって、上記測定手段は上記低レートのシリアル・ストリームから低レートのクロックを回復する手段と、上記低レートのクロックから上記ジッタを測定する手段とを有することを特徴とするジッタ測定装置。
【請求項２】
上記ダウン・コンバージョン手段は、上記シリアル・データ・ストリームをアンチエリアシングろ波する手段を有し、アンチエリアシング処理した上記シリアル・データ・ストリームを上記低レートのシリアル・ストリームにダウン・コンバージョンすることを特徴とする請求項１のジッタ測定装置。
【請求項３】
高ボー・レートのシリアル・データ・ストリーム用のジッタ測定装置であって、
上記シリアル・データ・ストリームをアンチエリアシングろ波する手段を有し、アンチエリアシング処理した上記シリアル・データ・ストリームを低レートのシリアル・ストリームにダウン・コンバージョンするダウン・コンバージョン手段と、
上記低レートのシリアル・ストリームからジッタを測定する測定手段とを具え、
上記低レートのシリアル・ストリームにおけるユニット・インターバルで表す上記ジッタが上記シリアル・データ・ストリームにおけるユニット・インターバルで表す上記ジッタと同じことを特徴とするジッタ測定装置。
【請求項４】
上記測定手段は、
上記低レートのシリアル・ストリームから低レートのＮＲＺ信号を回復する手段と、
上記低レートのＮＲＺ信号から上記ジッタを測定する手段と
を具えたことを特徴とする請求項３のジッタ測定装置。
【請求項５】
上記測定手段は、
上記低レートのシリアル・ストリームをデジタル化して、サンプリングされたシリアル・ストリームを発生する手段と、
上記サンプリングされたシリアル・ストリームを処理して、上記ジッタを測定する手段と
を具えたことを特徴とする請求項３のジッタ測定装置。
【請求項６】
上記ダウン・コンバージョン手段は、ＮＲＺシリアル・データ・ストリームをＲＺシリアル・データ・ストリームに変換する手段を有し、上記ＲＺシリアル・データ・ストリームを上記低レートのシリアル・ストリームにダウン・コンバージョンすることを特徴とする請求項３〜５のジッタ測定装置。
【請求項７】
上記ダウン・コンバージョン手段は、
上記シリアル・データ・ストリームを上記高ボー・レートに近い周波数の局部発振器信号と混合し、混合したシリアル・データ・ストリームのスペクトルを発生する手段と、
上記混合したシリアル・データ・ストリームのスペクトルから、上記低レートのシリアル・ストリームを選択する手段と
を具えたことを特徴とする請求項３〜５のジッタ測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、デジタル・データのジッタ測定に関し、特に、混合ダウン・トポロジ（mixed down topology：周波数混合により周波数を下げる技術）を用いたジッタ測定装置に関する。
【０００２】
【従来の技術】
シリアル・データ・ストリームのレートは、常に、その周波数が高くなっているので、シリアル・データのボー・レートでジッタを測定することが益々困難になっている。従来のジッタ測定装置では、ジッタを測定する前に、先ず、広帯域位相拘束ループ（ＰＬＬ）クロック回復システムにより、シリアル・データ・ストリームからクロックを回復している。回復したクロックを、低レートのクロックに分周している。安定した内部基準クロックに対して、この低レートのクロックのジッタを測定している。
【０００３】
この従来のジッタ測定装置には、シリアル・ボー・レートが速くなると、２つの主要な欠点が生じる。第１の欠点は、広帯域ＰＬＬ又は注入同期発振器を用いてクロックを回復する機能が高価になりすぎ、これら高クロック・レートで動作させるのに必要なコンポーネントが容易に入手できないことである。また、第２の欠点は、高ボー・レートのクロックを回復し、分周する際に、被測定ジッタの量が時間的に維持されることである。例えば、１秒当たり１０ギガ・ビット（１０Ｇｂ／ｓ）のシリアル・データ・ストリームのジッタが１０ピコ秒（ｐｓ）で、即ち、０．１ＵＩで（ＵＩは、ユニット・インターバル（単位間隔）、即ち、１クロック周期を表す単位である。よって、０．１ＵＩは、１クロックの１０分の１である。）、１０ギガ・ヘルツ（ＧＨｚ）の回復クロックが１ＧＨｚに分周されると、分周されたクロックは、元の１０ＧＨｚの回復クロックからの１０ｐｓのジッタを依然維持する。この問題は、低速の１ＧＨｚクロックに対する１０ｐｓが、０．０１ＵＩとなる点である。このわずかな量のジッタを測定するには、固有の（内在する）ジッタが非常に低いジッタ測定装置が必要となる。
【発明が解決しようとする課題】
【０００４】
そこで、比較的安価に構成でき、シリアル・データ・ストリームのボー・レートが高いときの処理において、ＵＩで表す値（小数値又は分数値）としての相対ジッタを維持できるジッタ測定装置が望まれている。
【０００５】
したがって、本発明は、比較的安価な構成で、シリアル・データ・ストリームの周波数を下げても、ユニット・インターバルで表すジッタ値を維持できるジッタ測定装置を提供するものである。
【０００６】
【課題を解決するための手段】
本発明は、高速シリアル・データ・ストリーム用のジッタ測定装置であって；シリアル・データ・ストリームを低レートのシリアル・ストリームにダウン・コンバージョンするダウン・コンバージョン手段（１０）と；低レートのシリアル・ストリームからジッタを測定する測定手段（２０及び３０の組み合わせ／４０及び３０の組み合わせ／４０、２０及び３０の組み合わせ／５０及び６０の組み合わせ）とを具え；低レートのシリアル・ストリームにおけるユニット・インターバルで表すジッタがシリアル・データ・ストリームにおけるユニット・インターバルで表すジッタと同じことを特徴としている。
【０００７】
本発明は、混合ダウン・トポロジを用いたジッタ測定装置を提供する。高ボー・レートのシリアル・データ・ストリームをダウン・コンバージョン手段（ダウン・コンバータ）に入力して、低レートのシリアル・ストリームを発生する。このダウン・コンバージョン手段は、シリアル・データ・ストリームを、高ボー・レート近い安定した局部発振器周波数と混合し、これらの差周波数がフィルタを通過して低レートのシリアル・ストリームとなる。ユニット・インターバル（ＵＩ）で表す任意のジッタは、ダウン・コンバージョン（周波数を下げる）処理により変化しない。本発明の第１実施例では、従来のクロック回復手段が、低レートのシリアル・ストリームからのクロック回復を一層容易に行う。従来のジッタ測定手段が、回復されたクロックのジッタを測定する。本発明の第２実施例では、代わりに、振幅変調除去手段が低レートのシリアル・ストリームを処理して、低レートのＮＲＺ信号を発生する。また、このＮＲＺ信号からクロックを回復して、ジッタを測定してもよいし、このＮＲＺ信号からジッタを直接測定したりしてもよい。また、本発明の第３実施例では、低レートのシリアル・ストリームの周波数が補償されている場合に、低レートのシリアル・ストリームをデジタル化し、サンプリングされたシリアル・ストリームを発生する。そして、デジタル信号プロセッサ・エンジン（ＤＳＰ）を用いて、サンプリングされたシリアル・ストリームからクロック回復を行い、振幅変調を除去し、ジッタを測定する。これらは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）として実現できる。
【０００８】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細説明から一層明らかになろう。
【０００９】
【発明の実施の形態】
本発明においては、シリアル・データ・ストリームからのクロック回復を直接行わないので、高ボー・レートにて実行する際に必要な高価なコンポーネントが最少に済む。その代わりに、クロック回復の前に、及び／又はジッタ測定を行う前に、シリアル・データ・ストリームを非常に低い周波数に混合ダウン（周波数混合により周波数を下げる）する。分周（dividing down）する代わりに混合ダウンすることにより、高ボー・レートのシリアル・データ・ストリームのデータにおけるジッタを、低レートのシリアル・ストリーム用の混合比と乗算して、従来技術の分周技法のように秒ではなく、ユニット・インターバル（ＵＩ）で表すジッタ値を維持する。
【００１０】
図１は、本発明によるジッタ測定装置の実施例を示すブロック図であり、点線により複数の実施例を１つの図に便宜的に示している。混合ダウン段、即ち、ダウン・コンバータ（ダウン・コンバージョン手段）１０は、高ボー・レートＦ0のＮＲＺ（非ゼロ復帰）シリアル・データ・ストリームを受けて、振幅変調された低レート（Ｆ0／ｎ）のシリアル・ストリームと、シリアル・データ・ストリームに対応する種々のものを発生する。なお、ジッタは、低レートのシリアル・ストリームから測定する。
【００１１】
本発明の第１実施例においては、従来のクロック回復段２０は、混合ダウン段１０からの低速シリアル・ストリームを受けて、回復した低レートの（Ｆ0／ｎ）クロック信号ＣＬＫを従来のジッタ測定段３０に供給して、ジッタ測定結果を得る。クロック回復段２０及びジッタ測定段３０が、測定手段を構成する。なお、クロック回復段２０は、注入同期発振器回路と位相拘束ループ回路とを具えている。この例は、例えば、１９９３年にマグロウヒル・インクから発行されたローランド・イー・ベスト著「位相拘束ループ」の１５８ページ〜１６５ページに記載されている。なお、この第１実施例では、点線で接続されたブロック４０、５０及び６０が不要である。
【００１２】
また、本発明の第２実施例においては、振幅変調（ＡＭ）除去段４０が混合ダウン段１０からの低速シリアル・ストリームを受けて、一定振幅で低レートのＮＲＺ信号を発生する。この低レートのＮＲＺ信号は、混合ダウン段１０の出力信号の代わりに従来のクロック回復段２０に入力されるか、又は、クロック回復段２０の出力信号の代わりに従来のジッタ測定段３０に（クロック回復段２０を介さないで）直接入力される。振幅変調除去段４０からのＮＲＺ信号がクロック再生段２０に入力された場合は、クロック再生段２０で再生されたクロック信号がジッタ側手段３０に供給される。この実施例では、ブロック５０及び６０は不要である。また、振幅変調除去段４０、クロック回復段２０及びジッタ測定段３０の組み合わせ、又は、振幅変調除去段４０及びジッタ測定段３０の組み合わせが、測定手段を構成する。
【００１３】
本発明の第３実施例においては、混合ダウン段１０からの低レートのシリアル・ストリームの周波数が充分に低いので、アナログ・デジタル（Ａ／Ｄ）変換器５０がこの低速シリアル・ストリームをデジタル化して、サンプリングされた低レートのシリアル・ストリームのデジタル・サンプルを発生する。デジタル信号プロセッサ・エンジン（ＤＳＰ）６０は、このデジタル・サンプルを処理して、ジッタの測定結果を発生する。なお、ＤＳＰは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）で実現してもよい。この実施例では、Ａ／Ｄ変換器５０及びＤＳＰ６０が測定手段を構成し、クロック回復段２０、ジッタ測定段３０及びＡＭ除去段４０が不要である。
【００１４】
高ボー・レート（Ｆ０）のＮＲＺシリアル・データ・ストリームが混合ダウン（ダウン・コンバータ）段１０に入力する。ダウン・コンバータ段１０では、非常に安定した局部発振器周波数ｍＦ０／ｎ、即ち、非常にジッタの低い周波数を用いて、（ｎ−ｍ）Ｆ０／ｎである低レートのシリアル・ストリームを発生する。なお、ｍ＝ｎ−１のときに、周波数（ｎ−ｍ）Ｆ０／ｎは、Ｆ０／ｎになる。ここで、ｍ及びｎは、整数である必要はない。第１実施例においては、ダウン変換された（周波数が下げられた）低レートのシリアル・ストリームをクロック回復段２０に入力して、ジッタがＵＩ単位で維持された状態で、周波数が（ｎ−ｍ）Ｆ０／ｎの基準クロックＣＬＫを回復する。この基準クロックを従来のジッタ測定段３０に入力する。かかるジッタ測定段３０は、ＩＴＵ−Ｔ勧告０．１７２のセクション６の「同期デジタル階層（ＳＤＨ）に基づいたデジタル・シリアル・ストリーム用のジッタ及びワンダ測定装置」や、米国特許第５７５７６５２号「電気信号ジッタ及びワンダ測定システム及び方法」に記載されている。かかるジッタ測定段３０は、元のシリアル・データ・ストリームにおけるジッタを測定する。なお、ジッタ測定段３０の細部は、本発明の要旨ではないので、その説明を省略する。
【００１５】
図２は、混合ダウン段、即ち、ダウン・コンバータ段１０内の詳細な機能を示す。１０Ｇｂ／ｓのＮＲＺデータ・ストリームの如きシリアル・データ・ストリームをバッファ増幅器（ＡＭＰ）１１に入力し、その出力信号を排他的論理和ゲート１２に供給する。この排他的論理和ゲート１２は、周波数２倍器（frequency doubler: FD）として動作する。なお、排他的論理和ゲート１２の一方の入力は、バッファ増幅器１１から直接供給されたシリアル・データ・ストリームであり、その他方の入力は、遅延回路１３により遅延されたバッファ増幅器１１からのシリアル・データ・ストリームである。この遅延回路１３の遅延は、公称的には、約０．５ＵＩであり、例えば、１０Ｇｂ／ｓのシリアル・データ・ストリームに対して５０ｐｓである。排他的論理和ゲート１２は、ＮＲＺシリアル・データ・ストリームをＲＺ（ゼロ復帰）シリアル・データ・ストリームＸに変換する。ここで、エッジが、Ｆ0の、即ち、この例では１０ＧＨｚのスペクトル成分を有する５０ｐｓパルスに変換される。入力データ・ストリームが既にＲＺシリアル・データ・ストリームならば、排他的論理和ゲート１２及び遅延回路１３をバイパスできる。このＲＺシリアル・データ・ストリームは、オプションである（必要に応じて設けた）無線周波数（ＲＦ）帯域通過フィルタ（ＢＰＦ）１４を通過して、後段の混合処理期間中に生じる任意のエリアシングを除去する。
【００１６】
ＲＦ帯域通過フィルタ１４によりろ波されたＲＺシリアル・データ・ストリームＹを、局部発振器１６からの周波数ｍＦ0／ｎの信号Ｗと一緒に混合器（ミキサ）１５に供給する。この局部発振器１６の周波数は、高ボー・レートに近く、この例では、ｍ＝ｎ−１である。混合器１５でダウン・コンバージョンしたスペクトル成分の結果である（ｎ−ｍ）Ｆ0／ｎを中間周波数（ＩＦ）帯域通過フィルタ１７により回復して、低レートのシリアル・ストリームＺを発生する。この低レートのシリアル・ストリームＺを出力バッファ増幅器１８に入力する。低振幅入力に対して位相感度が低い特性の第１実施例においては、出力バッファ増幅器１８の出力信号をクロック回復段２０に供給する。また、第２実施例の場合には、出力バッファ増幅器１８の出力信号を振幅変調除去段４０に供給する。さらに、第３実施例の場合には、出力バッファ増幅器１８の出力信号をＡ／Ｄ変換器５０に供給する。局部発振器１６の周波数が、被測定ジッタ帯域幅よりも、高ボー・レートからはるかに離れている限り、非整数値も含めて任意の混合比を用いることができる。これにより、ＲＦ帯域通過フィルタ１４に、エリアシングした周波数帯域にてロール・オフできる余裕ができる。
【００１７】
１０Ｇｂ／ｓの入力信号にとって、排他的論理和ゲート１２からのＲＺシリアル・データ・ストリームＸは、１０ＧＨｚで強いスペクトル成分を有する。ｎ＝８及びｍ＝７ならば、局部発振器１６の周波数が約８．７５ＧＨｚであり、混合器１５からの混合結果は、１．２５ＧＨｚ及び１８．７５ＧＨｚにて強いスペクトル成分を有する。中間周波数帯域通過フィルタ１７からの低レートのシリアル・ストリームＺ、即ち、混合ダウン段１０の出力信号の１．２５ＧＨｚスペクトル成分は、第１実施例において、クロック回復段２０を通過してジッタ測定段３０に供給される。なお、低レートでは、クロック回復をより簡単に実行できる。第２実施例においては、混合ダウン段１０の出力信号は、振幅変調除去段４０を介して、（クロック回復段２０を更に介するか、又は直接的に）ジッタ測定段３０に供給される。さらに、第３実施例においては、混合ダウン段１０の出力信号は、Ａ／Ｄ変換器５０を介してデジタル信号処理エンジン６０に供給される。低レートのシリアル・ストリームＺは、ＮＲＺシリアル・データ・ストリームのジッタにより位相変調されており、ＮＲＺシリアル・データ・ストリームのランダム・データ・ビットにより振幅変調されている。
【００１８】
ＲＺシリアル・データ・ストリームは、高周波数レートＦ0での成分に加えて、奇数対称位相変調側波帯（被測定ジッタ）と、偶数対称振幅変調側波帯（ランダム・データ・ビット・パターンによる）とを有する。高ボー・レートに近いこれら側波帯は、混合処理を通じてこれらの対称性を保持するので、クロック回復段２０により、振幅変調を除去できる。しかし、振幅変調側波帯（ｎ＝８及びｍ＝７で、３／４Ｆ0における）が、混合処理で所望側波帯の頂部にエリアシングを生じるので、混合処理の後では除去できない。ＲＦ帯域通過フィルタ１４の目的は、混合処理の前に、エリアシングの振幅変調側波帯を除去して、即ち、アンチエリアシングろ波して、アンチエリアシングしたシリアル・データ・ストリームを発生することである。
【００１９】
図３は、本発明によるジッタ測定装置の第２実施例で用いる振幅変調除去段４０のブロック図である。低レートのシリアル・ストリームＺが包絡線検出器２１に入力され、その出力信号ｅがしきい値比較器（しきい値検出器）２３に入力して、しきい値Ｔと比較されることにより、シリアル・ストリームＺの振幅が、信頼のある位相情報を与えるのに充分なだけ大きくなった時を求める。シリアル・ストリームＺの振幅が小さいと、位相情報の信頼性がなくなり、電圧波形の傾斜が小さくなると共に、ノイズがスプリアス・ジッタを導入する。例えば、シリアル・ストリームＺが、１．２５ＧＨｚで、ピーク対ピークが８００ｍＶの正弦波の場合、ゼロ交差する際の傾斜は、６．３ｍＶ／ｐｓである。よって、１ｍＶのノイズが付加すると、ゼロ交差がわずか１／６．３＝０．１６ｐｓだけ移動する。しかし、振幅変調により、正弦波の振幅がピーク対ピークで８０ｍＶに下がると、同じノイズにより、ゼロ交差が１．６ｐｓだけ、即ち、１０Ｇｂ／ｓにて０．０１６ＵＩだけ移動する。しきい値比較器２３は、シリアル・ストリームＺの低振幅正弦波部分が出力にエッジを発生することを防止する。
【００２０】
低レートのシリアル・ストリームＺは、他の比較器２２にも入力して、このシリアル・ストリームＺを、エッジがゼロ交差位置になる矩形波信号に変換する、即ち、比較器２２は、シリアル・ストリームＺをゼロ・レート（図示せず）と比較する。包絡線検出器２１及びしきい値比較器２３は、位相情報の信頼性を確定する。比較器２３の出力信号をトグル・フリップ・フロップ２４のＪ及びＫ端子に入力し、矩形化されたシリアル・ストリームＺ、即ち、比較器２２の出力信号がトグル・フリップ・フロップ２４をクロックして、（ｎ−ｍ）Ｆ0／ｎボーのＮＲＺ信号を発生する。追加のＤ型フリップ・フロップ２５及び２６を用いて、任意の準安定状態で動作できる。フリップ・フロップ２６からの周波数の下がったＮＲＺ信号を、従来のジッタ測定段３０で測定するか、又は、従来のクロック回復段２０に入力する。従来の総てのクロック回復システムが、振幅変調された信号を良好に処理できるわけではない。注入同期発振器システム、又は、混合による位相検出器を有するＰＬＬシステムは、シリアル・ストリームＺの低振幅部分に対して、低下した位相感度で良好な動作ができる。しかし、「デジタル」位相検出器（入力信号をエッジの束として処理する）を用いたＰＬＬは、低振幅入力期間中、ノイズ誘導ジッタに対して敏感すぎる。したがって、クロック回復段２０に用いる従来のクロック回復システムは、入力信号が低振幅部分を有するか否かに依存する。
【００２１】
図４〜図８は、本発明によるジッタ測定装置の最悪条件下における図２及び図３の各部分の波形図であり、図９〜図１３は、本発明によるジッタ測定装置の典型的条件下における図２及び図３の各部分の波形図である。図４及び図９に示すように、図２で示す混合ダウン段でダウン・コンバージョンされるＲＺシリアル・データ・ストリームＸのパルス密度は、図４の最悪の場合から図９の典型的な場合まで変化する。このＲＺシリアル・データ・ストリームＸをＡＭ信号として表すと次式のようになる。
X = c(t)*cos(ω1t)
ＲＦ帯域通過フィルタ１４の出力信号Ｙは、次のようになる。
Y = d(t)*cos(ω1t+θ)
なお、c(t)は、１又は０のいずれかである包絡線であり、ω1は、２πＦ0、即ち、ＮＲＺのボー・レートの角周波数である（図４及び図９を参照のこと）。また、d(t)は、c(t)が低域通過したものである（図５及び図１０を参照のこと）。局部発振器１６の出力信号Wは、次式のようになる。
W = cos(ω2t)
なお、ω2は、２πｍＦ0／ｎである。混合器１５の周波数、Y及びWの積Y*Wであり、次のようになる。
d(t)*cos(ω1t+θ) * cos(ω2t)
= 0.5d(t) [cos((ω1+ω2)t+θ) + cos((ω1-ω2)t+θ)]
中間周波数帯域通過フィルタ１７の出力信号Zは、低周波数成分であり、次式のようになる。
Z = e(t)*cos((ω1-ω2)t+θ)
なお、e(t)は、0.5d(t)が低域通過したものであり、ω1-ω2 = 2π(n-m)F0/nである（図６及び図１１を参照のこと）。
【００２２】
図３の包絡線検出器２１により、包絡線e(t)を回復する（図７及び図１２を参照のこと）。e(t)がしきい値Tよりも大きいと、フリップ・フロップ２４は、矩形化されたZであるクロックによりトグルされる。（図８及び図１３におけるフリップ・フロップ出力信号Vを参照されたい。なお、これら図におけるThreshは、比較器２３のしきい値Ｔを示す。）e(t)がしきい値Tよりも小さいと、フリップ・フロップ２４は、最後の値を維持する。振幅変調除去段４０の出力信号Vは、ボー・レートが（ｎ−ｍ）Ｆ０／ｎのＮＲＺ波形である。信号Ｖのジッタの周波数（ｎ−ｍ）Ｆ０／ｎにおけるＵＩで表す大きさは、周波数Ｆ０におけるＵＩで表すＸのジッタの大きさと同じである。すなわち、ピコ秒でのジッタが、ｎ／（ｎ−ｍ）の係数で拡大される。Ｆ０＝１０ＧＨｚで、ｎ＝８で、ｍ＝７に対して、信号Ｘのジッタの大きさが０．０２ＵＩ、即ち、２ｐｓならば、（ｎ−ｍ）Ｆ０／ｎ＝１．２５ＧＨｚにて、信号Ｖのジッタの大きさは、０．０２ＵＩ、即ち、２＊８＝１６ｐｓである。
【００２３】
また、Ａ／Ｄ変換器５０及びデジタル信号プロセッサ・エンジン（ＤＳＰ）６０を含んだ混合ダウンのジッタ測定装置のデジタル的な第３実施例は、上述の実施例よりも高価かもしれないが、より一層柔軟性がある。図３の回路に匹敵する振幅変調除去と、ジッタ測定段３０に匹敵する従来のジッタ測定とに加えて、この第３実施例では、ダウン・コンバージョン処理における非直線性を補償できる。なお、ダウン・コンバージョン処理は、振幅及び位相変調エラーを導入する。また、この第３実施例は、しきい値比較器２３により実施している重み付けがあるかないかではなく、低レートのシリアル・ストリームに段階的重み付けを与えて、低振幅部分が含まれた情報のいくらかを回復している。
【００２４】
従来のジッタ測定装置の別の欠点は、異なるデータ・レートをカバーするために、即ち、データ信号のボー・レート（Sonetでは、９．９５３ＧＢ／ｓ）と、データ信号にエラー補正のオーバーヘッドを加えたボー・レート（OTNでは、１０．６６４ＧＢ／ｓ）との両方をカバーするために、装置の調整が難しいことである。この困難さは、所望のＰＬＬ又はＩＦ帯域幅を維持しながら、高速クロック回復発振器を同調させることから生じる。しかし、本発明では、設計が簡単な狭帯域幅のＰＬＬにより制御できる局部発振器周波数を可変することにより、又は、低周波数の中間周波数帯域通過フィルタ１７を同調することにより、更に又は、これらの両方により、ダウン混合技術のボー・レートを同調できる。したがって、上述の如く、適度に小さなボー・レートの変化に対して、遅延回路１３及びＲＦ帯域通過フィルタ１４の如き高周波数要素を同調させる必要がない。これにより、実際の高ボー・レートにおいて、ジッタ測定装置のボー・レートを調整可能にできる。
【００２５】
【発明の効果】
上述の如く、本発明のジッタ測定装置は、高ボー・レートの入力シリアル・データ・ストリームの周波数を混合ダウン（混合により周波数を下げ）して、低レートのシリアル・ストリームを発生する。この混合ダウンであるダウン・コンバージョンは、高ボー・レート信号及び低レート信号の間で、ＵＩで表すジッタの大きさを維持する。この低レートのシリアル・ストリームをクロック回復により処理して、低レートのクロックを発生するか（第１実施例）、又は、低レートのシリアル・ストリームを振幅変調除去により処理して、低レートのＮＲＺ信号を発生してもよい（第２実施例）。この低レートのＮＲＺ信号は、クロック回復用に用いてもよいし、用いなくてもよい。また、低レートのシリアル・ストリームをデジタル化してもよい（第３実施例）。低レートのクロック、低レートのＮＲＺ信号、又はデジタル化した低レートのシリアル・ストリームから、ジッタ測定を行う。したがって、本発明によれば、周波数を下げても、ユニット・インターバルで表すジッタ値を維持できるので、安価な構成で、高ボー・レートのシリアル・データ・ストリームのジッタを測定できる。
【図面の簡単な説明】
【図１】本発明のジッタ測定装置による種々の実施例を１つの図に便宜的にまとめたブロック図である。
【図２】図１に示す本発明によるジッタ測定装置に用いるダウン・コンバータのブロック図である。
【図３】図１に示す本発明によるジッタ測定装置に用いる振幅変調除去手段のブロック図である。
【図４】本発明によるジッタ測定装置の最悪条件下における図２及び図３の各部分の波形図である。
【図５】本発明によるジッタ測定装置の最悪条件下における図２及び図３の各部分の波形図である。
【図６】本発明によるジッタ測定装置の最悪条件下における図２及び図３の各部分の波形図である。
【図７】本発明によるジッタ測定装置の最悪条件下における図２及び図３の各部分の波形図である。
【図８】本発明によるジッタ測定装置の最悪条件下における図２及び図３の各部分の波形図である。
【図９】本発明によるジッタ測定装置の典型的条件下における図２及び図３の各部分の波形図である。
【図１０】本発明によるジッタ測定装置の典型的条件下における図２及び図３の各部分の波形図である。
【図１１】本発明によるジッタ測定装置の典型的条件下における図２及び図３の各部分の波形図である。
【図１２】本発明によるジッタ測定装置の典型的条件下における図２及び図３の各部分の波形図である。
【図１３】本発明によるジッタ測定装置の典型的条件下における図２及び図３の各部分の波形図である。
【符号の説明】
１０  混合ダウン段（ダウン・コンバージョン手段）
１１  入力バッファ増幅器
１２  排他的論理和ゲート
１３  遅延回路
１４  無線周波数帯域通過フィルタ
１５  混合器
１６  局部発振器
１７  中間周波数帯域通過フィルタ
１８  出力バッファ増幅器
２０  クロック回復段（測定手段）
２１  包絡線検出器
２２  比較器
２３  しきい値比較器
２４、２５、２６  フリップ・フロップ
３０  ジッタ測定段（測定手段）
４０  振幅変調除去段（測定手段）
５０  Ａ／Ｄ変換器（測定手段）
６０  デジタル信号処理エンジン（測定手段）
【図１】
0004195239.tif 000002
【図２】
0004195239.tif 000003
【図３】
0004195239.tif 000004
【図４】
0004195239.tif 000005
【図５】
0004195239.tif 000006
【図６】
0004195239.tif 000007
【図７】
0004195239.tif 000008
【図８】
0004195239.tif 000009
【図９】
0004195239.tif 000010
【図１０】
0004195239.tif 000011
【図１１】
0004195239.tif 000012
【図１２】
0004195239.tif 000013
【図１３】
0004195239.tif 000014