(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に力学量によって変位するように第１のアンカー部によって支持され、可動電極を有する梁構造体と、
前記梁構造体の前記可動電極に対向して配置され、前記基板の上に第２のアンカー部によって固定された固定電極とを備え、
前記梁構造体が内部応力によって変形するのを抑制する変形抑制膜が、前記梁構造体における前記基板側の表面に形成されている半導体力学量センサを製造する方法であって、
第１の半導体基板の上に前記変形抑制膜を形成する工程と、
前記変形抑制膜の上に犠牲層用薄膜を形成する工程と、
前記犠牲層用薄膜および前記変形抑制膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、
前記第１の半導体基板の前記犠牲層用薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、
前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、
この貼り合わせ後、前記第１の半導体基板および前記変形抑制膜に前記梁構造体および前記固定電極を画定するための溝を形成する工程と、
前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴とする半導体力学量センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、加速度、ヨーレート等の力学量を検出する半導体力学量センサの製造方法に関する。
【０００２】
【従来の技術】
従来、この種の半導体力学量センサとして、特開平９−２１１０２２号公報に示されるものがある。このものは、可動電極を有する梁構造体が第１のアンカー部によって基板上に支持され、また固定電極が第２のアンカー部によって基板上に固定されて、梁構造体が加速度等の力学量によって変位したとき、可動電極と固定電極間の静電容量の変化に基づいて、力学量を検出するようにしている。
【０００３】
【発明が解決しようとする課題】
上記した力学量センサに対し、本発明者らがさらに検討を進めた結果、以下に示すような問題があることが判明した。すなわち、上記した力学量センサでは、例えば、梁構造体および固定電極を形成する際の犠牲層エッチング後に、梁構造体が内部応力によって基板の上下方向に変形すると、可動電極と固定電極が完全に対向しなくなるため、可動電極、固定電極間の静電容量が減少し、検出精度が低下する。また、梁構造体が変形して基板に接触するような場合には、固着したり、擦ったりすることにより、力学量の検出ができなくなる。
【０００４】
本発明は上記した問題を解決することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、基板と、前記基板の上に力学量によって変位するように第１のアンカー部によって支持され、可動電極を有する梁構造体と、前記梁構造体の前記可動電極に対向して配置され、前記基板の上に第２のアンカー部によって固定された固定電極とを備え、前記梁構造体が内部応力によって変形するのを抑制する変形抑制膜が、前記梁構造体における前記基板側の表面に形成されている半導体力学量センサを製造する方法であって、第１の半導体基板の上に前記変形抑制膜を形成する工程と、前記変形抑制膜の上に犠牲層用薄膜を形成する工程と、前記犠牲層用薄膜および前記変形抑制膜に開口部を形成して、少なくともその開口部に前記第１、第２のアンカー部を構成する膜を形成する工程と、前記第１の半導体基板の前記犠牲層用薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、前記平坦化された貼り合わせ用薄膜と第２の半導体基板とを貼り合わせる工程と、この貼り合わせ後、前記第１の半導体基板および前記変形抑制膜に前記梁構造体および前記固定電極を画定するための溝を形成する工程と、前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第１の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴としている。この製造方法によれば、梁構造体が内部応力によって変形するのを抑制する変形抑制膜を、梁構造体における基板側の表面に形成した半導体力学量センサを製造することができる。この半導体力学量センサでは、梁構造体の変形を変形抑制膜によって抑制しているため、梁構造体の変形による検出精度の低下等を防止することができる。
【０００６】
この場合、梁構造体が基板と反対方向に変形する場合には、変形抑制膜として引っ張り応力を有する膜を用い、梁構造体が基板の方向に変形する場合には、変形抑制膜として圧縮応力を有する膜を用いることができる。
【０００８】
なお、上記した変形抑制膜としては、シリコン窒化膜を用いることができる。
【０００９】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態にかかる加速度センサの平面図を示す。また、図２に、図１中のＡ−Ａ断面図を示す。
図１、図２において、基板１の上面には、単結晶シリコン（単結晶半導体材料）よりなる梁構造体２が配置されている。梁構造体２は、基板１側から突出する４つのアンカー部（第１のアンカー部）３ａ、３ｂ、３ｃ、３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。
【００１０】
アンカー部３ａ〜３ｄは、ポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には、梁部５が架設されている。
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されており、この質量部６には、上下に貫通する透孔６ａが設けられている。さらに、質量部６における一方の側面（図１においては左側面）からは４つの可動電極７ａ、７ｂ、７ｃ、７ｄが突出している。また、質量部６における他方の側面（図１においては右側面）からは４つの可動電極８ａ、８ｂ、８ｃ、８ｄが突出している。可動電極７ａ〜７ｄ、８ａ〜８ｄは、等間隔で平行に延びる櫛歯状の形状になっている。
【００１１】
基板１の上面には第１の固定電極９ａ、９ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、１１ｃ、１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部（第２のアンカー部）１０ａ、１０ｂ、１０ｃ、１０ｄにより固定されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極７ａ〜７ｄの一方の側面と対向している。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極７ａ〜７ｄの他方の側面に対向している。
【００１２】
同様に、基板１の上面には第１の固定電極１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、基板１側から突出するアンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ、１６ｂ、１６ｃ、１６ｄにより支持されており、基板１の上面に所定間隔を隔てた位置に配置されて梁構造体２の各可動電極８ａ〜８ｄの一方の側面と対向している。
【００１３】
基板１は、図２に示すように、シリコン基板４１の上に、ポリシリコン薄膜４２、シリコン酸化膜（第１の絶縁性薄膜）４３、窒化膜（第２の絶縁性薄膜）４４、ポリシリコン薄膜４５、シリコン窒化膜（第３の絶縁性薄膜）４６を積層した構造となっている。ポリシリコン薄膜４５は、リン等の不純物をドーピングした導電性薄膜となっている。
【００１４】
また、上記したポリシリコン薄膜４５による導電性薄膜によって、図１に示すように、４つの配線パターン２２、２３、２４、２５が形成されている。配線パターン２２〜２５は、それぞれ、固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄおよび１５ａ〜１５ｄの配線であり、帯状をなし、かつ、Ｌ字状に延設されている。また、基板１の上面部における梁構造体２と対向する領域には、上記導電性薄膜によって、下部電極が形成されている。
【００１５】
さらに、基板１の上面には、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄが形成されている。これら電極取出部２７〜２７ｄは、基板１から突出するアンカー部２８ａ、２８ｂ、２８ｃ、２８ｄにより支持されている。そして、電極取出部２７ａは、アンカー部２８ａを介して配線パターン２２と電気的に接続されている。同様に、電極取出部２７ｂ、２７ｃ、２７ｄは、それぞれアンカー部２８ｂ、２８ｃ、２８ｄを介して配線パターン２３、２４、２５と電気的に接続されている。なお、アンカー部３ａの上方、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄの上面には、電極部としてのアルミ薄膜よりなる金属電極（ボンディングパッド）３４、３５ａ、３５ｂ、３５ｃ、３５ｄがそれぞれ設けられている。
【００１６】
上記した構成において、梁構造体２の可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間には第１のコンデンサが、また、梁構造体２の可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間には第２のコンデンサが形成されている。同様に、梁構造体２の可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また、梁構造体２の可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成されている。
【００１７】
ここで、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、両側の固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）の中心に位置し、可動電極と固定電極間の静電容量Ｃ１、Ｃ２は等しい。また、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）間には電圧Ｖ１が、可動電極７ａ〜７ｄ（８ａ〜８ｄ）と固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）間には電圧Ｖ２が印加されている。
【００１８】
加速度が生じていないときには、Ｖ１＝Ｖ２であり、可動電極７ａ〜７ｄ（８ａ〜８ｄ）は、固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）と１１ａ〜１１ｄ（１５ａ〜１５ｄ）から等しい静電気力で引かれている。
そして、加速度が基板表面に平行な方向に作用し、可動電極７ａ〜７ｄ（８ａ〜８ｄ）が変位すると、可動電極と固定電極との間の距離が変わり静電容量Ｃ１、Ｃ２が等しくなくなる。このとき、静電気力が等しくなるように、例えば可動電極７ａ〜７ｄ（８ａ〜８ｄ）が固定電極９ａ〜９ｄ（１３ａ〜１３ｄ）側に変位したとすると、電圧Ｖ１が下がり、電圧Ｖ２が上がる。これにより静電気力で固定電極１１ａ〜１１ｄ（１５ａ〜１５ｄ）側に可動電極７ａ〜７ｄ（８ａ〜８ｄ）は引かれる。可動電極７ａ〜７ｄ（８ａ〜８ｄ）が中心位置に戻り静電容量Ｃ１、Ｃ２が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧Ｖ１、Ｖ２から加速度の大きさを求めることができる。
【００１９】
このように、第１のコンデンサと第２のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第１と第２のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。
上記した加速度センサは、基本的には、特開平９−２１１０２２号公報に示すものと同様の構成のものであるが、本実施形態においては、図２に示すように、梁構造体２の下面（裏面）、すなわち基板１側の表面に、梁構造体２が内部応力によって変形するのを抑制する変形抑制膜としての反り制御膜４７を形成している。
【００２０】
この反り制御膜４７は、梁構造体２が基板１に対して上方向に反るような場合には、引っ張り応力を有する膜を用い、逆に基板１に向かって反るような場合には、圧縮応力を有する膜を用いる。ここで、この反り制御膜４７としては、後述する製造工程における犠牲層エッチング時に消失しないような膜とする必要があり、例えばシリコン窒化膜を用いることができる。このシリコン窒化膜は、ＬＰ−ＣＶＤ法で成膜すると引っ張り応力を有し、プラズマＣＶＤ法で成膜すると圧縮応力を有するため、梁構造体２の反りの方向により、成膜方法、成膜条件を決める。
【００２１】
次に、上記した加速度センサの製造方法について、図１中のＡ−Ａ断面を用いた工程図に従って説明する。
まず、図３に示す工程において、単結晶シリコン基板（第１の半導体基板）４０を用意し、このシリコン基板４０に反り制御膜４７、具体的には耐ＨＦ性のシリコン窒化膜をＣＶＤ法により成膜する。この後、アライメント用の溝４０ａをトレンチエッチングにて形成する。
【００２２】
次に、図４に示す工程において、反り制御膜４７の上に犠牲層用薄膜としてのシリコン酸化膜５１をＣＶＤ法により成膜し、溝４０ａを埋め込む。
次に、図５に示す工程において、シリコン酸化膜５１の一部をエッチングして凹部５１ａを形成する。この凹部５１ａは、後述する犠牲層エッチング工程において梁構造体２が表面張力等で基板に付着する場合に、その付着面積を減らす突起を設けるために形成する。この後、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜４６を成膜する。そして、シリコン窒化膜４６、シリコン酸化膜５１、反り制御膜４７の積層体に対し、フォトリソグラフィを経てドライエッチング等によりアンカー部形成領域に開口部５２を形成する。この開口部５２は、梁構造体２と基板１とを接続するためのものである。
【００２３】
次に、図６に示す工程において、開口部５２を含むシリコン窒化膜４６の上に、アンカー部を構成する膜としてポリシリコン薄膜４５を０．５〜２μｍ程度の膜厚で成膜し、その成膜中に不純物を導入して導電性薄膜とする。さらに、そのポリシリコン薄膜４５をフォトリソグラフィを経てパターニングし、開口部５２を含むシリコン窒化膜４６上の所定領域にポリシリコン薄膜４５を形成する。この後、ポリシリコン薄膜４５の上に窒化膜４４を形成する。
【００２４】
次に、図７に示す工程において、窒化膜４４の上にシリコン酸化膜４３を成膜し、さらにシリコン酸化膜４３の上に、貼り合わせ用薄膜としてのポリシリコン薄膜４２を成膜し、この後、図８に示すように、貼り合わせのためにポリシリコン薄膜４２の表面を機械的研磨等により平坦化する。
次に、図９に示す工程において、シリコン基板４０とは別の単結晶シリコン基板（第２の半導体基板）４１を用意し、ポリシリコン薄膜４２の表面とシリコン基板４１とを貼り合わせる。そして、シリコン基板４０、４１を表裏逆にして、シリコン基板４０側を機械的研磨等により研磨を行い、薄膜化する。つまり、シリコン基板４０を所望の厚さまで研磨する。この際、シリコン基板４０に形成したアライメント用の溝４０ａの深さまで研磨を行うと、シリコン酸化膜５１の層が出現（露出）するため、研磨における硬度が変化し、研磨の終点を容易に検出することができる。なお、アライメント用の溝４０ａ内に形成されたシリコン酸化膜５１は、以下に示す成膜およびトレンチエッチング工程においてアライメントマークとして用いられる。
【００２５】
次に、図１０に示す工程において、シリコン基板４０を電極とするために、シリコン基板４０にリン拡散等により不純物を導入する。そして、層間絶縁膜としてシリコン酸化膜５４を成膜した後、電極のコンタクト部分となる場所にフォトリソグラフィで穴を形成し、アルミ電極３４（３５ａ〜３５ｄ）を成膜、フォトリソグラフィによって形成する。
【００２６】
次に、図１１に示す工程において、梁構造体２のパターンのホトリソグラフィ経て、梁構造体２を形成する。つまり、シリコン基板４０に梁構造体２および固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄを画定するための溝５５をトレンチエッチングにより形成する。このとき、そのエッチングにより、溝５５内の反り制御膜４７も除去する。なお、エッチングに用いるマスクとしては、フォトレジストのようなソフトマスク、あるいは酸化膜のようなハードマスクを用いることができるが、本実施形態では、層間絶縁膜に使用したシリコン酸化膜５４をマスク材として用いている。
【００２７】
最後に、図１２に示す工程において、ＨＦ系のエッチング液によりシリコン酸化膜５１をエッチング除去して、シリコン基板４０を可動構造とし、シリコン基板４０に梁構造体２および固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄを形成する。その際、エッチング後の乾燥工程で可動部が基板に固着するのを防止するため、バラジクロルベンゼン等の昇華剤を用いる。また、その犠牲層エッチング時に、マスク材として用いたシリコン酸化膜５４も除去する。
【００２８】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
なお、上記した実施形態においては、アルミ電極３４（３５ａ〜３５ｄ）を形成した後、シリコン基板４０に梁構造体および固定電極を画定するための溝５５を形成し、この溝５５を介して犠牲層用薄膜としてのシリコン酸化膜５１をエッチング除去するようにしているから、溝５５の幅を設定する場合の自由度を大きくすることができ、加速度センサを構造設計する場合の制約を少なくすることができる。
【００２９】
なお、質量部（マス部）６は正方形でもよいし、質量部６からのびる可動電極は複数本設けてもよい。
（第２実施形態）
上記した第１実施形態においては、梁構造体２の下面に反り制御膜４７を形成するものを示したが、図１３に示すように、梁構造体２の上面（表面）、すなわち基板１と反対側の表面に反り制御膜４７を形成するようにしてもよい。この場合、第１実施形態とは逆に、梁構造体２が基板１に対して上方向に反るような場合には、反り制御膜４７として圧縮応力を有する膜を用い、逆に基板１に向かって反るような場合には、反り制御膜４７として引っ張り応力を有する膜を用いる。なお、図１３は、図２と同様、図１中のＡ−Ａ断面を示している。
【００３０】
次に、この第２実施形態における加速度センサの製造方法について説明する。第１実施形態の製造方法に対し、図３の工程において反り制御膜４７を形成せずに、図３〜図９までの工程を実施し、図１４に示す構造のものを得る。
そして、図１５に示す工程において、シリコン基板４０を電極とするために、シリコン基板４０にリン拡散等により不純物を導入した後、反り制御膜４７としてシリコン窒化膜をＣＶＤ法により成膜する。そして、電極のコンタクト部分となる場所にフォトリソグラフィで穴を形成し、アルミ電極３４（３５ａ〜３５ｄ）を成膜、フォトリソグラフィによって形成する。
【００３１】
次に、図１６に示す工程において、シリコン基板４０に梁構造体２および固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄを画定するための溝５５をトレンチエッチングにより形成する。
最後に、図１７に示す工程において、ＨＦ系のエッチング液によりシリコン酸化膜５１をエッチング除去して、シリコン基板４０を可動構造とし、シリコン基板４０に梁構造体２および固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄを形成する。
【００３２】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
なお、本発明は、上記した加速度センサに限らず、ヨーレート等の力学量を検出する半導体力学量センサに適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかる加速度センサの平面図である。
【図２】図１中のＡ−Ａ断面を示す断面図である。
【図３】本発明の第１実施形態にかかる加速度センサの製造工程を示す図である。
【図４】図３に続く工程を示す工程図である。
【図５】図４に続く工程を示す工程図である。
【図６】図５に続く工程を示す工程図である。
【図７】図６に続く工程を示す工程図である。
【図８】図７に続く工程を示す工程図である。
【図９】図８に続く工程を示す工程図である。
【図１０】図９に続く工程を示す工程図である。
【図１１】図１０に続く工程を示す工程図である。
【図１２】図１１に続く工程を示す工程図である。
【図１３】本発明の第２実施形態を示す断面図である。
【図１４】本発明の第２実施形態にかかる加速度センサの製造工程を示す図である。
【図１５】図１４に続く工程を示す工程図である。
【図１６】図１５に続く工程を示す工程図である。
【図１７】図１６に続く工程を示す工程図である。
【符号の説明】
１…基板、２…梁構造体、３ａ〜３ｄ…第１のアンカー部、７ａ〜７ｄ、８ａ〜８ｄ…可動電極、９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ…固定電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ…第２のアンカー部、４７…変形抑制膜としての反り制御膜。
【図１】
0004134384.tif 000002
【図２】
0004134384.tif 000003
【図３】
0004134384.tif 000004
【図４】
0004134384.tif 000005
【図５】
0004134384.tif 000006
【図６】
0004134384.tif 000007
【図７】
0004134384.tif 000008
【図８】
0004134384.tif 000009
【図９】
0004134384.tif 000010
【図１０】
0004134384.tif 000011
【図１１】
0004134384.tif 000012
【図１２】
0004134384.tif 000013
【図１３】
0004134384.tif 000014
【図１４】
0004134384.tif 000015
【図１５】
0004134384.tif 000016
【図１６】
0004134384.tif 000017
【図１７】
0004134384.tif 000018