(57)【特許請求の範囲】
【請求項１】
入力された画素データを画素電圧信号に変換して出力するデータドライバ集積回路と、
液晶パネルの上に形成されてその液晶パネル上に形成されたデータラインを複数の区間に時分割して前記データドライバ集積回路からの画素電圧信号を選択的に供給するマルチプレクサ・アレイと、
前記データドライバ集積回路と前記マルチプレクサ・アレイを制御すると共に前記データドライバ集積回路のそれぞれに供給される画素データを再整列し、前記複数の区間に時分割して供給するタイミング制御手段とを具備することを特徴とする液晶表示装置のデータ駆動装置。
【請求項２】
前記データドライバ集積回路は、
サンプリング信号を順次発生するためのシフト・レジスタ部と、
前記サンプリング信号に応答して前記画素データを所定の単位ずつ順次ラッチして同時に出力するためのラッチ部と、
前記画素データを前記画素電圧信号に変換するためのデジタル・アナログ変換部と、
前記デジタル・アナログ変換部から画素電圧信号を信号緩衝して出力するための出力バッファ部とを具備することを特徴とする請求項１に記載の液晶表示装置のデータ駆動装置。
【請求項３】
前記マルチプレクサ・アレイは、前記データラインを選択的に駆動するための複数個のスイッチング素子を具備し、
前記スイッチング素子は、アモルファス・シリコン型のアクティブ層に形成された指形状のチャネル部とを具備するトランジスタであることを特徴とする請求項１に記載の液晶表示装置のデータ駆動装置。
【請求項４】
前記マルチプレクサ・アレイは、前記データラインを選択的に駆動するための複数個のスイッチング素子を具備し、
前記スイッチング素子は、アモルファス・シリコン型のアクティブ層に形成された指形状のチャネル部とを具備するトランジスタが並列に連結されたことを特徴とする請求項１に記載の液晶表示装置のデータ駆動装置。
【請求項５】
前記指形状のチャネル部を有するトランジスタは、
ゲート電極と、
前記ゲート電極とゲート絶縁膜を間に置いて形成されたアクティブ層と、
前記アクティブ層の上に前記ゲート電極の周囲を包むように形成された四角帯状部と、
向かい合う四角帯状部の２辺の内側に平行になるように伸張された翼部とを具備するソース電極と、
前記ソース電極の内側で前記四角帯状部及び翼部との間に一定の間隔を有するように形成されて前記アクティブ層の上に前記指形状のチャネル部が形成されるようにするドレーン電極、とを具備することを特徴とする、請求項３又は請求項４に記載の液晶表示装置のデータ駆動装置。
【請求項６】
前記マルチプレクサ・アレイは、前記液晶パネル上で前記データドライバ集積回路が実装されたテープ・キャリア・パッケージの取り付け領域と画像表示部の間の領域に位置することを特徴とする請求項１に記載の液晶表示装置のデータ駆動装置。
【請求項７】
前記マルチプレクサ・アレイは、前記データラインを選択的に駆動するための複数個のスイッチング素子を具備し、前記スイッチング素子はポリ・シリコン型のアクティブ層を含む少なくとも１つのトランジスタを具備することを特徴とする請求項１に記載の液晶表示装置のデータ駆動装置。
【請求項８】
複数個の画素データを時分割してデータドライバ集積回路に供給する段階と；
前記データドライバ集積回路において前記時分割された画素データを画素電圧信号に変換する段階と；
マルチプレクサ・アレイにより、液晶パネル上に形成されたデータラインを複数の区間に時分割して前記データドライバ集積回路からの画素電圧信号を選択的に供給する段階を含むことを特徴とする液晶表示装置のデータ駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特にデータラインを時分割駆動することでデータドライバ集積回路の数を減らすことができる液晶表示装置のデータ駆動装置及び方法に関するものである。
【０００２】
【従来の技術】
通常の液晶表示装置は電界を利用して液晶の光透過率を調節することで画像を表示する。このために、液晶表示装置は液晶セルなどがマトリックス形態に配列された液晶パネルと、この液晶パネルを駆動するための駆動回路とを具備する。液晶パネルにはゲートラインとデータラインが交差するように配列されて、該ゲートラインとデータラインの交差に設けられる領域に液晶セルが配設される。この液晶パネルには、液晶セルのそれぞれに電界を印加するための画素電極と共通電極が設けられる。画素電極のそれぞれはスイッチング素子である薄膜トランジスタのソース及びドレーン端子などを経由してデータラインのいずれか１つに接続される。薄膜トランジスタのゲート端子は画素電圧信号を１ライン分ずつの画素電極に印加するゲートラインのいずれか１つに接続される。駆動回路はゲートラインを駆動するためのゲートドライバと、データラインを駆動するためのデータドライバと、共通電極を駆動するための共通電圧の発生部とを具備する。ゲートドライバはスキャニング信号をゲートラインに順次供給して液晶パネルの上の液晶セルを１ライン分ずつ順次駆動する。データドライバは、ゲートラインのいずれか１つにゲート信号が供給される毎に、データラインのそれぞれに画素電圧信号を供給する。共通電圧の発生部は共通電極に共通電圧信号を供給する。これにより、液晶表示装置は、液晶セル毎に、画素電圧信号により画素電極と共通電極の間に印加される電界により、光透過率を調節することで画像を表示する。データドライバとゲートドライバは複数個の集積回路（以下、ＩＣという）に集積される。集積されたデータドライバＩＣとゲートドライバＩＣのそれぞれは、テープ・キャリア・パッケージ（以下、ＴＣＰという）に実装されてタブ（ＴＡＢ：Tape  Automated  Bonding）方式で液晶パネルに接続されるか、ＣＧＯ（Chip  On  Glass）方式で液晶パネル上に実装される。
【０００３】
図１は従来の液晶表示パネル装置を概略的に図示したもので、当該装置は、データＴＣＰ（４）を通して液晶パネル（２）のデータラインに接続されたデータドライバＩＣ（６）と、ゲートＴＣＰ（８）を通して液晶パネル（２）のゲートラインと接続されたゲートドライバＩＣ（９）とを具備する。
【０００４】
ゲートドライバＩＣ（９）が実装されたＴＣＰ（８）は、液晶パネル（２）の片側に設けられたゲートパッドと電気的に接続される。ゲートドライバＩＣ（９）は液晶パネル（２）のゲートラインにスキャン信号であるゲート信号を供給する。
【０００５】
データドライバＩＣ（６）が実装されたデータＴＣＰ（４）は、液晶パネル（２）の上段部に設けられたデータパッドと電気的に接続される。データドライバＩＣ（６）はデジタル信号として入力された画素データ信号をアナログ信号である画素電圧信号に変換し、液晶パネル（２）上のデータラインに供給する。
【０００６】
このために、データドライバＩＣ（６）のそれぞれは、図２に図示されたように、順次サンプリング信号を供給するシフト・レジスタ部（１４）と、サンプリング信号に応答して画素データ（ＶＤ）を順次ラッチして同時に出力するラッチ部（１６）と、ラッチ部（１６）からの画素データ（ＶＤ）を画素電圧信号に変換するデジタル・アナログ変換部（以下、ＤＡＣ部という）（１８）と、ＤＡＣ（１８）からの画素電圧信号を緩衝して出力する出力バッファ部（２６）とを具備する。また、データドライバＩＣ（４）は、タイミング制御部（図示しない）から供給される各種の制御信号と画素データ（ＶＤ）を中継する信号制御部（１０）と、ＤＡＣ部（１８）で必要とする正極性及び負極性のガンマ電圧を供給するガンマ電圧部（１２）とを更に具備する。このような構成を有するデータドライバＩＣ（４）のそれぞれは、ｎ個ずつのデータライン（ＤＬ１乃至ＤＬｎ）を駆動する。
【０００７】
信号制御部（１０）はタイミング制御部（図示しない）からの各種の制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）と画素データ（ＶＤ）が対応する構成要素に出力されるよう制御する。
【０００８】
ガンマ電圧部（１２）はガンマ基準電圧発生部（図示しない）から入力される複数個のガンマ基準電圧をグレイ別に細分化して出力する。
【０００９】
シフト・レジスタ部（１４）に含まれたシフト・レジスタは、信号制御部（１０）からのソース・スタート・パルス（ＳＳＰ）をソース・サンプリング・クロック信号（ＳＳＣ）により順次シフトさせてサンプリング信号に出力する。
【００１０】
ラッチ部（１６）はシフト・レジスタ部（１４）からのサンプリング信号に応じて信号制御部（１０）からの画素データ（ＶＤ）を一定の単位ずつ順次サンプリングしてラッチする。このためにラッチ部はｎ個の画素データ（ＶＤ）をラッチするためにｎ個のラッチに構成され、該ラッチのそれぞれは画素データ（ＶＤ）のビット数（３ビットまたは６ビット）に対応する大きさを有する。続いて、ラッチ部（１６）は信号制御部（１０）からのソース出力イネーブル信号（ＳＯＥ）に応じてラッチされたｎ個の画素データ（ＶＤ）を同時に出力する。
【００１１】
ＤＡＣ部（１８）はラッチ部（１６）からの画素データ（ＶＤ）を同時に正極性及び負極性の画素電圧信号に変換して出力する。このために、ＤＡＣ部（１８）はラッチ部（１６）に共通接続されたＰ（Positive）ディコーディング部（２０）及びＮ（Negative）ディコーディング部（２２）と、Ｐディコーディング部（２０）及びＮディコーディング部（２２）の出力信号を選択するためのマルチプレクサ（ＭＵＸ；２４）とを具備する。
【００１２】
Ｐディコーディング部（２０）に含まれるｎ個のＰデコーダはラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの正極性のガンマ電圧を利用して正極性の画素電圧信号に変換する。Ｎディコーディング部（２２）に含まれるｎ個のＮデコーダは、ラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの負極性のガンマ電圧などを利用して負極性の画素電圧信号に変換する。マルチプレクサ（２４）は信号制御部（１０）からの極性の制御信号（ＰＯＬ）に応じてＰディコーディング部（２０）からの正極性の画素電圧信号またはＮディコーディング部（２２）からの負極性の画素電圧信号を選択して出力する。
【００１３】
出力バッファ部（２６）に含まれるｎ個の出力バッファは、ｎ個のデータライン（ＤＬ１乃至ＤＬｎ）にそれぞれ直列に接続された電圧追従機で構成される。このような出力バッファはＤＡＣ部（１８）からの画素電圧信号を信号緩衝し、データライン（ＤＬ１乃至ＤＬｎ）に供給する。
【００１４】
このように従来のデータドライバＩＣ（４）のそれぞれは、ｎ個のデータライン（ＤＬ１乃至ＤＬｎ）を駆動するためにｎ個のラッチ、マルチプレクサ、出力バッファと共に２ｎ個のディコーディング部を必要とする。この結果、従来のデータドライバＩＣ（４）はその構成が複雑で製造単価が液晶表示モジュール全体の製造単価の３０％程度を占めるほど高いので、このコストを低減して製造単価を減らす方法が必要である。
【００１５】
【発明が解決しようとする課題】
上記の事実に鑑みて、本発明の目的は、データラインを時分割駆動することでデータドライバＩＣの数を減らすことができる液晶表示装置のデータ駆動装置を提供することである。
【００１６】
【課題を解決するための手段】
前記目的を達成するために、本発明による液晶表示装置のデータ駆動装置は、入力された画素データを画素電圧信号に変換して出力するデータドライバ集積回路と；液晶パネルの上に形成されてその液晶パネル上に形成されたデータラインを複数の区間に時分割してデータドライバ集積回路からの画素電圧信号を選択的に供給するマルチプレクサ・アレイと；データドライバ集積回路と前記マルチプレクサ・アレイを制御すると共にデータドライバ集積回路のそれぞれに供給される画素データを再整列して複数の区間に時分割して供給するタイミング制御手段とを具備することを特徴とする。
【００１７】
ここで、前記データドライバ集積回路は、サンプリング信号を順次発生するためのシフト・レジスタ部と；サンプリング信号に応じて画素データを所定の単位ずつ順次ラッチして同時に出力するためのラッチ部と；画素データを画素電圧信号に変換するためのデジタル・アナログ変換部と；デジタル・アナログ変換部から画素電圧信号を信号緩衝して出力するための出力バッファ部とを具備することを特徴とする。
【００１８】
前記マルチプレクサ・アレイはデータラインを選択的に駆動するための複数個のスイッチング素子を具備し、スイッチング素子はアモルファス・シリコン型のアクティブ層に形成された指形状のチャネル部とを具備するトランジスタであることを特徴とする。
【００１９】
或いは、前記マルチプレクサ・アレイは、データライン、を選択的に駆動するための複数個のスイッチング素子、を具備し、スイッチング素子はアモルファス・シリコン型のアクティブ層に形成された指形状のチャネル部とを具備するトランジスタが並列に連結されていることを特徴とする。
【００２０】
特に、前記指形状のチャネル部を有するトランジスタは、ゲート電極と、ゲート電極とゲート絶縁膜を間に置いて形成されたアクティブ層と；アクティブ層の上にゲート電極の周囲を包む四角帯状部と、向かい合う四角帯状部の２辺の内側に対称になるように伸張された翼部とを具備するソース電極と；ソース電極の内側で前記四角帯状部及び翼部と一定の間隔を有するように形成されてアクティブ層の上に指形状のチャネル部が形成されるようにするドレーン電極とを具備することを特徴とする。
【００２１】
そして前記マルチプレクサ・アレイは、液晶パネルの上で前記データドライバ集積回路が実装されたテープ・キャリアー・パッケージの取り付け領域と画像表示部の間の領域に位置することを特徴とする。
【００２２】
また、前記マルチプレクサ・アレイは、データラインを選択的に駆動するための複数個のスイッチング素子を具備し、スイッチング素子はポリ・シリコン型のアクティブ層を含む少なくとも１つ以上のトランジスタを具備することを特徴とする。
【００２３】
本発明による液晶表示装置のデータ駆動方法は、複数個の画素データを時分割してデータドライバ集積回路に供給する段階と；データドライバ集積回路で前記時分割された画素データを画素電圧信号に変換する段階と；マルチプレクサ・アレイによりデータラインを時分割してデータドライバ集積回路からの画素電圧信号を供給する段階を含むことを特徴とする。
【００２４】
【作用】
本発明による液晶表示装置のデータ駆動装置及び方法は、液晶パネルにマルチプレクサ・アレイを形成してデータラインを時分割駆動することで、データドライバＩＣの数をそのデータライン時分割した分割数の逆数まで減少させることができる。これにより、データドライバＩＣ数が減少するほど液晶表示モジュールの製造単価を低くすることができる。
【００２５】
特に、本発明の液晶表示装置のデータ駆動装置は、液晶パネル上のマルチプレクサ・アレイに具備されるトランジスタのチャネル部を指形状に形成し、ターン・オンの抵抗を数ｋΩ程度に減少させることができる。また指形状のチャネル部を有するトランジスタを並列に複数連結してマルチプレクサ・アレイを構成することで、ターン・オンの抵抗を著しく減少させることができる。更に、本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイを、液晶パネルのデータＴＣＰ取り付け領域と画像表示部の間のシリング領域にパネル面積を増加させることなく形成することができ、アモルファス・薄膜トランジスタ・アレイ工程の変更及び追加を必要とせず、そのまま利用することができるようになる。
【００２６】
更に本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイ部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することにより、マルチプレクサ・アレイのターン・オンの抵抗を減少させることができる。
【００２７】
【発明の実施態様】
以下、図３乃至図５を参照して本発明の好ましい実施例を説明する。
【００２８】
図３は本発明の実施例によるデータ駆動装置を含む液晶表示装置を図示している。
【００２９】
図３に図示された液晶表示装置は、データＴＣＰ（３４）を通して液晶パネル（３０）のデータライン（ＤＬ１乃至ＤＬ２ｎ）に接続されたデータドライバＩＣ（３６）と、ゲートＴＣＰ（３８）を通して液晶パネル（３０）のゲートライン（ＧＬ１乃至ＧＬ２ｍ）に接続されたゲートドライバＩＣ（３９）と、液晶パネル（３０）内に形成されてデータドライバＩＣ（３６）からの画素電圧信号をデータライン（ＤＬ１乃至ＤＬ２ｎ）に時分割して供給するためのマルチプレクサ・アレイ（４０）と、データドライバＩＣ（３６）とゲートドライバＩＣ（３９）の駆動を制御するためのタイミング制御部（図示しない）とを具備する。マルチプレクサ・アレイ（４０）のそれぞれは、１つのデータドライバＩＣ（３６）により駆動されるデータライン（ＤＬ１乃至ＤＬ２ｎ）をＮ（Ｎ＝２、３、…）分割して駆動するので、データドライバＩＣ（３６）の数を従来比１／Ｎに減少させることができる。ここでは、データライン（ＤＬ１乃至ＤＬ２ｎ）がマルチプレクサ・アレイ（４０）により２分割して駆動する場合を例をあげて説明する。
【００３０】
タイミング制御部（図示しない）は、データドライバＩＣ（３６）に画素データ信号を供給すると共にゲートドライバＩＣ（３９）とデータドライバＩＣ（３６）の駆動を制御する。特にタイミング制御部は、１つのデータドライバＩＣ（３６）を通して２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）に供給される２ｎ個の画素データの整列順序をそのデータライン（ＤＬ１乃至ＤＬ２ｎ）の駆動順序に合わせて再整列した後、次のｎ個ずつ時分割して順次供給する。例えば、タイミング制御部は１つのデータドライバＩＣ（３６）に供給される２ｎ個の画素データを奇数番目と偶数番目に分離して再整列した後、先にｎ個の奇数番目の画素データをデータドライバＩＣ（３６）に供給し、残りのｎ個の偶数番目の画素データをデータドライバＩＣ（３６）に供給する。
【００３１】
ゲートドライバＩＣ（３９）が実装されたゲートＴＣＰ（３８）は、液晶パネル（３０）のゲートライン（ＧＬ１乃至ＧＬ２ｍ）から伸張されたゲートパッドと電気的に接続される。ゲートドライバＩＣ（３９）は液晶パネル（３０）のゲートライン（ＧＬ１乃至ＧＬ２ｍ）にスキャン信号であるゲート信号を供給する。
【００３２】
データドライバＩＣ（３６）が実装されたデータＴＣＰ（３４）のそれぞれは、液晶パネル（３０）の上段部に設けられたマルチプレクサ・アレイ（４０）の入力段パッドと電気的に接続される。データドライバＩＣ（３６）はデジタル形態に入力された画素データ信号をアナログ信号である画素電圧信号に変換して液晶パネル（３０）上のマルチプレクサ・アレイ（４０）に供給する。特にデータドライバＩＣ（３６）のそれぞれは２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）に供給される２ｎ個の画素電圧信号をｎ個ずつマルチプレクサ・アレイ（４０）に供給する。
【００３３】
このために、データドライバＩＣ（３６）のそれぞれは図２に図示したようにデータドライバＩＣ（３６）と同一の構成要素を具備する。具体的にデータドライバＩＣ（３６）は順次サンプリング信号を供給するシフト・レジスタ部（１４）と、サンプリング信号に応じて画素データ（ＶＤ）を順次ラッチして同時に出力するラッチ部（１６）と、ラッチ部（１６）からの画素データ（ＶＤ）を画素電圧信号に変換するデジタル・アナログ変換部（以下、ＤＡＣ部という）（１８）と、ＤＡＣ（１８）からの画素電圧信号を緩衝して出力する出力バッファ部（２６）とを具備する。また、データドライバＩＣ（３６）はタイミング制御部（図示しない）から供給される各種の制御信号と画素データ（ＶＤ）を中継する信号制御部（１０）と、ＤＡＣ部（１８）で必要とする正極性及び負極性のガンマ電圧を供給するガンマ電圧部（１２）とを更に具備する。
【００３４】
信号制御部（１０）はタイミング制御部（図示しない）からの各種の制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）と画素データ（ＶＤ）が対応する構成要素に出力されるように制御する。
【００３５】
ガンマ電圧部（１２）はガンマ基準電圧発生部（図示しない）から入力される複数個のガンマ基準電圧をグレイ別に細分化して出力する。
【００３６】
シフト・レジスタ部（１４）に含まれたシフト・レジスタは信号制御部（１０）からのソース・スタート・パルス（ＳＳＰ）をソース・サンプリング・クロック信号（ＳＳＣ）により順次シフトさせサンプリング信号に出力する。
【００３７】
ラッチ部（１６）はシフト・レジスタ部（１４）からのサンプリング信号に応じて信号制御部（１０）からの画素データ（ＶＤ）を一定の単位ずつ順次サンプリングしてラッチする。このためにラッチ部はｎ個の画素データ（ＶＤ）をラッチするためにｎ個のラッチで構成され、該ラッチのそれぞれは画素データ（ＶＤ）のビット数（３ビットまたは６ビット）に対応する大きさを有する。続いて、ラッチ部（１６）は信号制御部（１０）からのソース出力イネーブル信号（ＳＯＥ）に応じてラッチされたｎ個の画素データ（ＶＤ）を同時に出力する。
【００３８】
ＤＡＣ部（１８）はラッチ部（１６）からの画素データ（ＶＤ）を同時に正極性及び負極性の画素電圧信号に変換して出力する。このために、ＤＡＣ部（１８）はラッチ部（１６）に共通接続されたＰディコーディング部（２０）及びＮディコーディング部（２２）と、Ｐディコーディング部（２０）及びＮディコーディング部（２２）の出力信号を選択するためのマルチプレクサ（２４）とを具備する。
【００３９】
Ｐディコーディング部（２０）に含まれるｎ個のＰディコーダは、ラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの正極性のガンマ電圧を利用して正極性の画素電圧信号に変換する。Ｎディコーディング部（２２）に含まれるｎ個のＮデコーダは、ラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの負極性のガンマ電圧を利用して負極性の画素電圧信号に変換する。マルチプレクサ（２４）は信号制御部（１０）からの極性の制御信号（ＰＯＬ）に応じてＰデコーダ（２０）からの正極性の画素電圧信号またはＮデコーダ（２２）からの負極性の画素電圧信号を選択して出力するようになる。
【００４０】
出力バッファ部（２６）に含まれるｎ個の出力バッファのそれぞれは、電圧追従機で構成される。このような出力バッファはＤＡＣ部（１８）からの画素電圧信号を信号緩衝して液晶パネル（３０）内のマルチプレクサ・アレイ（４０）に供給する。
【００４１】
このような構成を有するデータドライバＩＣ（３６）のそれぞれは、フレーム毎に画素電圧信号をｎ個ずつ出力する。
【００４２】
マルチプレクサ・アレイ（４０）のそれぞれは、２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）を２分割し、データドライバＩＣ（３６）のそれぞれからｎ個ずつ入力される画素電圧信号を２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）に選択的に供給する。具体的には、マルチプレクサ・アレイ（４０）のそれぞれは、図４に図示されたように、データドライバＩＣ（３６）の出力端子（Ｄ１乃至Ｄｎ）のそれぞれを２個一組のデータライン（ＤＬ１乃至ＤＬ２ｎ）に選択的に接続させるｎ個のマルチプレクサ（４２）を具備する。
【００４３】
マルチプレクサ（４２）のそれぞれは、タイミング制御部から供給される制御信号（ＣＳ）に応じてスイッチングの動作を遂行する第１トランジスタ（Ｔ１）と、インバージョン（ＩＮＶ）により位相反転された制御信号（ＣＳ）に応答してスイッチング動作を遂行する第２トランジスタ（Ｔ２）とを具備する。第１及び第２トランジスタ（Ｔ１、Ｔ２）は、相反されたスイッチングの動作を通して１つの画素電圧信号を奇数番目のデータラインまたは偶数番目のデータラインに選択的に出力する。
【００４４】
これにより、マルチプレクサ・アレイ（４０）は、２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）の奇数番目のデータライン（ＤＬ１、ＤＬ３、…、ＤＬ２ｎ−１）とｎ個の偶数番目のデータライン（ＤＬ２、ＤＬ４、…、ＤＬ２ｎ）に２分割して駆動するようになる。
【００４５】
このようなマルチプレクサ・アレイ（４０）は、液晶パネル（３０）上に設けられる液晶パネル（３０）の薄膜トランジスタ（ＴＦＴ）アレイと同時に形成される。液晶パネル（３０）で液晶セル別にスイッチング素子に使用する薄膜トランジスタ（ＴＦＴ）は、アクティブ層にアモルファス（Amorphous）シリコンを利用することによる伝導度が相対的に低いという短所を有する。これにより、薄膜トランジスタ（ＴＦＴ）が有する通常のチャネルの大きさ（Ｗ/Ｌ＝３０／６）にはターン・オン抵抗が数ＭΩと余りにも大きく、約μＡの電流だけが流れることができる。しかし、マルチプレクサ・アレイ（４０）に具備されるトランジスタ（Ｔ１、Ｔ２）は、データライン（ＤＬ１乃至ＤＬ２ｎ）を時分割駆動するためにそのターン・オンの抵抗を数ｋΩ程度に維持すべきである。このように、マルチプレクサ・アレイ（４０）に含まれるアモルファス・シリコン型のトランジスタ（Ｔ１、Ｔ２）のターン・オンの抵抗を数ｋΩ程度に減少させるために、チャネル幅（Ｗ／Ｌ）を最大にすべきである。
【００４６】
このために、マルチプレクサ・アレイ（４０）に含まれるトランジスタ（Ｔ１、Ｔ２）は、図５に図示されたように、指形状のチャネル部（５２）を有するように形成される。図５に示すように、トランジスタ（Ｔ１、Ｔ２）はゲート電極（４４）と、そのゲート電極（４４）とゲート絶縁膜を間に置いて形成されるアクティブ層（５０）と、アクティブ層（５０）の上に形成されてそのアクティブ層（５０）が指形状のチャネル部（５２）を有するように形成されたソース電極（４６）及びドレーン電極（４８）とを具備する。ここでソース電極（４６）は、アクティブ層（５０）の周囲を囲む四角帯状部と、その四角帯状部で向かい合う２辺の内側に平行に伸張する複数の翼部とを具備する。ドレーン電極（４８）はソース電極（４６）の内側に設けられた領域にそのソース電極（４６）の四角帯状部及び翼部と一定の間隔を有するように形成される。これにより、ソース電極（４６）とドレーン電極（４８）の間に位置する半導体層（５０）に指形状のチャネル部（５２）が形成される。
【００４７】
このようにトランジスタ（Ｔ１、Ｔ２）が指形状のチャネル部（５２）を有することで、チャネルの大きさが増大され、よりそのターン・オンの抵抗を数ｋΩ程度に減少させることができる。また、マルチプレクサ・アレイ（４０）のトランジスタ（Ｔ１、Ｔ２）のそれぞれを指形状のチャネル部（５２）を有するトランジスタと並列に複数連結して構成することで、全体のチャネル部（５２）のターン・オン抵抗を著しく減少させることができる。この結果、マルチプレクサ・アレイ（４０）は、液晶パネル（３０）のデータＴＣＰ取り付け領域と画像表示部の間のシリング領域のパネル面積を増大することなく形成することができ、アモルファス薄膜トランジスタ・アレイ工程の変更又は追加の必要もなく、そのまま利用することができる。
【００４８】
或いは、マルチプレクサ・アレイ（４０）に含まれるトランジスタ（Ｔ１、Ｔ２）のターン・オンの抵抗を減少させるため、マルチプレクサ・アレイ（４０）の部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することも可能である。
【００４９】
【発明の効果】
上述したように、本発明による液晶表示装置のデータ駆動装置及び方法は、液晶パネルにマルチプレクサ・アレイを形成してデータラインを時分割駆動することにより、データドライバＩＣの数をそのデータラインの分割数の逆数まで減少させることができる。これにより、データドライバＩＣ数が減少するほど液晶表示モジュールの製造単価を低くすることができる。
【００５０】
特に、本発明による液晶表示装置のデータ駆動装置は、液晶パネル上のマルチプレクサ・アレイに具備されるトランジスタのチャネル部を指形状に形成してターン・オンの抵抗を数ｋΩ程度に減少させることができる。また指形状のチャネル部を有するトランジスタを並列に複数連結してマルチプレクサ・アレイを構成することで、ターン・オンの抵抗を著しく減少させることができる。更に、本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイを、液晶パネルのデータＴＣＰ取り付け領域と画像表示部の間のシリング領域のパネル面積を増大させることなく形成することができ、アモルファス・薄膜トランジスタ・アレイ工程の変更又は追加の必要もなく、そのまま利用することができる。
【００５１】
更に本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイ部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することで、マルチプレクサ・アレイのターン・オンの抵抗を減少させることができる。
【００５２】
以上説明した内容を通し、当業者であれば、本発明の技術思想を逸脱しない範囲で、多様な変更及び修正の可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図１】  図１は従来の液晶表示装置を概略的に図示した図面である。
【図２】  図２は図１に図示されたデータドライバ集積回路の詳細な構成を図示したブロック図である。
【図３】  図３は本発明の実施例によるデータ駆動装置を含む液晶表示装置を図示した平面図である。
【図４】  図４は図３に図示されたマルチプレクサ・アレイの詳細な構成を例をあげて図示した図面である。
【図５】  図５は図４に図示された薄膜トランジスタ構成を図示した平面図である。
【符号の説明】
２、３０：液晶パネル
４、３４：データ・テープ・キャリア・パッケージ
６、３６：データドライバ集積回路
８、３８：ゲート・テープ・キャリア・パッケージ
９、３９：ゲートドライバ集積回路
１０：信号制御部
１２：ガンマ電圧部
１４：シフト・レジスタ部
１６：ラッチ部
１８：デジタル・アナログ変換（ＤＡＣ）部
２０：Ｐディコーディング部
２２：Ｎディコーディング部
２４、４０：マルチプレクサ・アレイ
２６：出力バッファ部
４２：マルチプレクサ
４４：ゲート電極
４６：ソース電極
４８：ドレーン電極
５０：アクティブ層
【図１】
0004119175.tif 000002
【図２】
0004119175.tif 000003
【図３】
0004119175.tif 000004
【図４】
0004119175.tif 000005
【図５】
0004119175.tif 000006