(57)【特許請求の範囲】
【請求項１】
主表面を有する基板と、前記基板の主表面上の第１の配線層内に形成され、該主表面の行方向に延在する複数の第１のバスラインと、前記第１の配線層内に形成され、前記主表面の列方向に延在し、前記第１のバスラインの各々の一方の端部において各第１のバスラインに接続された第１の束ね配線と、前記基板の主表面上の、前記第１の配線層とは異なる第２の配線層内に形成され、前記主表面の列方向に延在する複数の第２のバスラインであって、該第２のバスラインの各々が前記複数の第１のバスラインと交差する第２のバスラインと、前記第２の配線層内に形成され、前記主表面の行方向に延在し、前記第２のバスラインの各々の一方の端部において各第２のバスラインに接続された第２の束ね配線と、前記の第１の配線層と第２の配線層との間に配置され、両者の間を電気的に絶縁する第１の絶縁膜と、前記第１の配線層内に、前記第２の束ね配線に沿って配置された第１の補助配線と、前記第１の補助配線と前記第２の束ね配線もしくは前記第２のバスラインとを電気的に接続する層間接続部とを有し、前記第１のバスラインの各々が、前記第１の束ね配線との接続箇所の近傍において断線しており、前記第２のバスラインの各々が、前記第２の束ね配線との接続箇所の近傍において断線しているマトリクス配線基板。
【請求項２】
さらに、前記第２の配線層内に、前記第１の束ね配線に沿って配置され、少なくとも一部において該第１の束ね配線に電気的に接続された第２の補助配線を有する請求項１に記載のマトリクス配線基板。
【請求項３】
さらに、前記第１の絶縁膜の上に、前記第１及び第２のバスラインのうち上層のバスラインを覆うように形成された第２の絶縁膜と、前記第２の絶縁膜の上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極の各々と、それに対応する前記第１及び第２のバスラインのうち一方のバスラインとを接続し、対応する前記第１及び第２のバスラインのうち他方のバスラインに印加される信号によって導通状態が制御されるスイッチング素子とを有する請求項１または２に記載のマトリクス配線基板。
【請求項４】
前記層間接続部が、前記第１及び第２のバスラインのうち上層のバスラインと前記第１及び第２の絶縁膜とを貫通するコンタクトホールであって、前記第２の絶縁膜の端面で画定される内周面が、前記第１及び第２のバスラインのうち上層のバスラインの端面で画定される内周面よりも後退しているコンタクトホールと、前記コンタクトホール内を埋め込み、前記第１のバスラインと第２のバスラインとを電気的に接続する導電性部材とを含む請求項１〜３のいずれかに記載のマトリクス配線基板。
【請求項５】
さらに、前記第２の配線層内に形成され、前記第２の束ね配線に接続された信号印加端子と、前記第１の配線層内に形成され、前記第１の補助配線に接続された信号印加補助端子とを有し前記基板の法線方向から見たとき、前記信号印加端子と信号印加補助端子のうち上層の端子の一部の縁が下層の端子の内部に配置されており、前記下層の端子の上面のうち、前記上層の端子と重なっていない領域上の前記第１の絶縁膜が除去されており、さらに、前記上層の端子の上面からその端面を経由して前記下層の端子の上面まで至る導電性部材を有する請求項１〜４のいずれかに記載のマトリクス配線基板。
【請求項６】
さらに、前記第１の補助配線から枝分かれし、前記第２のバスラインの各々に沿って延在し、前記第１のバスラインに接触しないような長さとされ、枝分かれ部の近傍において断線している第１の補助支線を有し、前記層間接続部が、前記第１の補助支線と前記第２のバスラインとを接続する請求項１〜５のいずれかに記載のマトリクス配線基板。
【請求項７】
前記第２のバスライン及び第１の補助支線が、前記基板の法線方向から見たとき、両者の断線部分同士が重ならないようなパターンを有する請求項６に記載のマトリクス配線基板。
【請求項８】
主表面内に画像表示領域が画定された基板と、
前記基板の主表面の画像表示領域上に、行方向に延在するように複数本配置された第１のバスラインと、
前記基板の主表面上に、前記第１のバスラインを覆うように形成された第１の絶縁膜と、前記絶縁膜の上の画像表示領域上に、列方向に延在するように複数本配置された第２のバスラインであって、該第２のバスラインの各々が、前記第１のバスラインと交差する第２のバスラインと、
前記第１の絶縁膜の上に、前記第２のバスラインを覆うように形成された第２の絶縁膜と、
前記第２の絶縁膜の上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、
前記画素電極と、それに対応する前記第１及び第２のバスラインの一方とを接続し、他方に印加される信号によって導通状態を制御されるスイッチング素子と、
前記基板の主表面の画像表示領域以外の領域上に形成され、前記基板と前記第１の絶縁膜との間に配置された第１の束ね配線と、
前記第１の絶縁膜の上に、前記第１の束ね配線に沿って配置され、少なくとも異なる２箇所において前記第１の束ね配線に電気的に接続された第２の補助配線と
を有する液晶表示装置用基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス配線基板及び液晶表示装置用基板に関し、特に行方向と列方向にバスラインが配置され、さらにバスライン以外の配線が形成されたマトリクス配線基板及び液晶表示装置用基板に関する。
【０００２】
【従来の技術】
図６は、従来のアクティブマトリクス型液晶パネルの薄膜トランジスタ（ＴＦＴ）基板の概略平面図を示す。ガラス基板１９の表面の画像表示領域上に、行方向に延在する複数のゲートバスライン１が配置され、列方向に延在する複数のドレインバスライン２が配置されている。ゲートバスライン１とドレインバスライン２とは、その交差箇所において絶縁膜によって相互に絶縁されている。
【０００３】
図には示さないが、ゲートバスライン１とドレインバスライン２との交差箇所の各々に対応して、ＴＦＴ及び画素電極が配置されている。
【０００４】
ガラス基板１９の表面の画像表示領域外、例えば図６においては左側の縁の近傍に、列方向に延在するゲート束ね配線１５が配置されている。ゲート束ね配線１５に、信号印加用端子２８が接続されている。各ゲートバスライン１は、その左端においてゲート束ね配線１５に接続されている。ゲート束ね配線１５、信号印加用端子２８、及びゲートバスライン１は、同一の導電膜をパターニングすることにより同時に形成される。
【０００５】
ガラス基板１９の表面の画像表示領域外、例えば図６においては下側の縁の近傍に、行方向に延在するドレイン束ね配線１０が配置されている。ドレイン束ね配線１０に、信号印加用端子２５が接続されている。各ドレインバスライン２は、その下端においてドレイン束ね配線１０に接続されている。ドレイン束ね配線１０、信号印加用端子２５、及びドレインバスライン２は、同一の導電膜をパターニングすることにより同時に形成される。
【０００６】
信号印加用端子２８にＴＦＴ制御信号を印加し、信号印加用端子２５に画像情報信号を印加することにより、全画素を同時に駆動し、表示試験を行うことができる。
【０００７】
出荷前に、ゲートバスライン１の、ゲート束ね配線１５との接続部近傍にレーザビームを照射し、各ゲートバスライン１をゲート束ね配線１５から切り離す。同様に、各ドレインバスライン２をドレイン束ね配線１０から切り離す。
【０００８】
【発明が解決しようとする課題】
図６において、信号印加用端子２５から各画素までの距離は同一ではない。ドレイン束ね配線１０の電気抵抗が高い場合には、信号印加用端子２５から遠い画素までの信号伝搬遅延が大きくなる。このため、ゲートバスライン１に印加された信号によって各画素のＴＦＴが導通状態になっている期間に、画素電極の電圧が所望の電圧まで到達しない場合が生じ得る。この場合、その画素において期待される輝度が得られない。
【０００９】
ゲート束ね配線１５においても同様の現象が生じ得る。ゲート束ね配線１５の信号伝搬遅延が大きくなると、信号印加用端子２８から遠い画素のＴＦＴのゲート電圧波形の立ち上がりが緩やかになる。これにより、ＴＦＴの導通期間が所望の期間よりも短くなる場合が生じ得る。
【００１０】
ゲート束ね配線１５及びドレイン束ね配線１０を太くすることにより、配線抵抗を低減することができる。しかし、配線幅を太くすることは、これらの配線のために広い領域を確保することが必要になるため、好ましくない。
【００１１】
本発明の目的は、マトリクス配線基板上に形成する束ね配線の抵抗を低減することが可能なマトリクス配線基板を提供することである。
【００１２】
本発明の他の目的は、液晶表示装置用基板上に形成する配線の抵抗を低減することが可能な液晶表示装置用基板を提供することである。
【００１３】
【課題を解決するための手段】
本発明の一観点によると、主表面を有する基板と、前記基板の主表面上の第１の配線層内に形成され、該主表面の行方向に延在する複数の第１のバスラインと、前記第１の配線層内に形成され、前記主表面の列方向に延在し、前記第１のバスラインの各々の一方の端部において各第１のバスラインに接続された第１の束ね配線と、前記基板の主表面上の、前記第１の配線層とは異なる第２の配線層内に形成され、前記主表面の列方向に延在する複数の第２のバスラインであって、該第２のバスラインの各々が前記複数の第１のバスラインと交差する第２のバスラインと、前記第２の配線層内に形成され、前記主表面の行方向に延在し、前記第２のバスラインの各々の一方の端部において各第２のバスラインに接続された第２の束ね配線と、前記の第１の配線層と第２の配線層との間に配置され、両者の間を電気的に絶縁する第１の絶縁膜と、前記第１の配線層内に、前記第２の束ね配線に沿って配置された第１の補助配線と、前記第１の補助配線と前記第２の束ね配線もしくは前記第２のバスラインとを電気的に接続する層間接続部とを有し、前記第１のバスラインの各々が、前記第１の束ね配線との接続箇所の近傍において断線しており、前記第２のバスラインの各々が、前記第２の束ね配線との接続箇所の近傍において断線しているマトリクス配線基板が提供される。
【００１４】
第２の束ね配線の沿って第１の補助配線が配置され、両者が電気的に接続されているため、１つの配線層のみで第２の束ね配線を構成する場合に比べて、配線抵抗を低減することができる。
【００１５】
本発明の他の観点によると、主表面内に画像表示領域が画定された基板と、前記基板の主表面の画像表示領域上に、行方向に延在するように複数本配置された第１のバスラインと、前記基板の主表面上に、前記第１のバスラインを覆うように形成された第１の絶縁膜と、前記絶縁膜の上の画像表示領域上に、列方向に延在するように複数本配置された第２のバスラインであって、該第２のバスラインの各々が、前記第１のバスラインと交差する第２のバスラインと、前記第１の絶縁膜の上に、前記第２のバスラインを覆うように形成された第２の絶縁膜と、前記第２の絶縁膜の上に、前記第１のバスラインと第２のバスラインとの交差箇所の各々に対応して配置された画素電極と、前記画素電極と、それに対応する前記第１及び第２のバスラインの一方とを接続し、他方に印加される信号によって導通状態を制御されるスイッチング素子と、前記基板の主表面の画像表示領域以外の領域上に形成され、前記基板と前記第１の絶縁膜との間に配置された第１の束ね配線と、前記第１の絶縁膜の上に、前記第１の束ね配線に沿って配置され、少なくとも異なる２箇所において前記第１の束ね配線に電気的に接続された第２の補助配線とを有する液晶表示装置用基板が提供される。
【００１６】
第１の束ね配線に沿って第２の補助配線が配置され、両者が異なる２箇所において電気的に接続されているため、１つの配線層のみで配線を構成する場合に比べて、配線抵抗を低減することができる。
【００１７】
【発明の実施の形態】
図１を参照して、本発明の第１の実施例による液晶表示装置用基板について説明する。第１の実施例による液晶表示装置用基板も、従来のものと同様に、図６に示すように、ゲートバスライン１、ドレインバスライン２、ゲート束ね配線１５、ドレイン束ね配線１０、信号印加用端子２５及び２８が、ガラス基板１９の表面上に配置されている。これの配置については既に説明したので、ここでは説明を省略する。
【００１８】
図１は、本発明の第１の実施例による液晶表示装置用基板の部分的な平面図を示す。複数のゲートバスライン１が図１の行方向に延在し、複数のドレインバスライン２が列方向に延在する。ゲートバスライン１とドレインバスライン２との交差箇所に対応して画素電極３が配置されている。
【００１９】
各画素電極３は、ＴＦＴ４を介して対応するドレインバスライン２に接続されている。画素電極３は、例えばインジウム錫オキサイド（ＩＴＯ）により形成される。ＴＦＴ４は、ドレインバスライン２に接続されたドレイン電極４Ｄ、コンタクトホール２２を介して画素電極３に接続されたソース電極４Ｓ、及びチャネル４Ｃを含んで構成される。ドレイン電極４Ｄ及びソース電極４Ｓは、共にドレインバスライン２と同一層内に、同一材料で形成される。活性領域４Ｃは例えばアモルファスシリコンで形成される。ゲートバスライン１が、対応するＴＦＴ４のゲート電極を兼ねる。
【００２０】
最も外側に配置されたゲートバスラインよりもさらに外側、図１においては最も下側に、行方向に延在するドレイン束ね配線１０が配置されている。ドレイン束ね配線１０は、ドレインバスライン２と同一の配線層内に配置され、各ドレインバスライン２に接続されている。ただし、ドレインバスライン２は、ドレイン束ね配線１０との接続部近傍の断線箇所１１において断線している。断線箇所１１は、全画素の一括表示試験後に、レーザビームを照射しドレインバスライン２を切断することにより形成される。
【００２１】
ゲートバスライン１と同一の配線層内に、ドレイン束ね配線１０に沿ってドレイン束ね補助配線１２が配置されている。ドレイン束ね配線１０とドレイン束ね補助配線１２とは、コンタクトホール１３の位置で相互に電気的に接続されている。
【００２２】
最も外側のドレインバスラインよりもさらに外側、図１においては最も左側に、列方向に延在するゲート束ね配線１５が配置されている。ゲート束ね配線１５は、ゲートバスライン１と同一の配線層内に配置され、各ゲートバスライン１に接続されている。ただし、ゲートバスライン１は、ゲート束ね配線１５との接続部近傍の断線箇所１７において断線している。断線箇所１７は、断線箇所１１と同様に、レーザビームの照射によって形成される。
【００２３】
ドレインバスライン２と同一の配線層内に、ゲート束ね配線１５に沿ってゲート束ね補助配線１６が配置されている。ゲート束ね配線１５とドレイン束ね補助配線１６とは、コンタクトホール１８の位置で相互に電気的に接続されている。
図２（Ａ）は、図１の一点鎖線Ａ２−Ａ２における断面図を示す。ガラス基板１９の表面上に、ゲートバスライン１が形成されている。ゲートバスライン１は、例えばスパッタリングによりＡｌもしくはＣｒ膜を形成した後、ＡｌもしくはＣｒ膜をパターニングすることにより形成される。
【００２４】
ガラス基板１９の上に、ゲートバスライン１を覆うようにＳｉＮからなる厚さ約４００ｎｍのゲート絶縁膜２０が形成されている。ゲート絶縁膜２０は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成される。
【００２５】
ゲート絶縁膜２０の表面上に、ゲートバスライン１を跨ぐように、厚さ２０ｎｍのノンドープのアモルファスＳｉ膜６が形成されている。アモルファスＳｉ膜６の表面の、ゲートバスライン１の上方の領域に、ＳｉＮもしくはＳｉＯ2からなる厚さ１５０ｎｍのチャネル保護膜５が形成されている。チャネル保護膜５の両側の、アモルファスＳｉ膜６の表面上に、それぞれドレイン電極４Ｄ及びソース電極４Ｓが形成されている。ドレイン電極４Ｄ及びソース電極４Ｓは、厚さ６０ｎｍのｎ+型アモルファスＳｉ層とＡｌもしくはＣｒからなる厚さ２００ｎｍの金属層との積層構造を有する。
【００２６】
以下、アモルファスＳｉ膜６からドレイン電極４Ｄ及びソース電極４Ｓまでの形成方法を説明する。
【００２７】
まず、ゲート絶縁膜２０の上に、ＰＥ−ＣＶＤにより厚さ２０ｎｍのノンドープのアモルファスＳｉ膜を形成する。このアモルファスＳｉ膜の上に、ＰＥ−ＣＶＤにより厚さ１５０ｎｍのＳｉＮ膜もしくはＳｉＯ2膜を形成する。このＳｉＮ膜もしくはＳｉＯ2膜をパターニングしてチャネル保護膜５を残す。
【００２８】
チャネル保護膜５を覆うように、基板の全面上にＰＥ−ＣＶＤにより厚さ６０ｎｍのｎ+型アモルファスＳｉ層を形成する。このｎ+型アモルファスＳｉ層の上に、スパッタリングによりＡｌもしくはＣｒからなる厚さ２００ｎｍの金属層を形成する。ｎ+型アモルファスＳｉ層、金属層、及びノンドープのアモルファスＳｉ層をパターニングし、アモルファスＳｉ膜６、ドレイン電極４Ｄ、及びソース電極４Ｓを残す。このとき、チャネル保護膜５でエッチングが停止し、その下にチャネル４Ｃが残る。
【００２９】
ドレイン電極４Ｄ、ソース電極４Ｓ、チャネル保護膜５を覆うように、ゲート絶縁膜２０の上に、ＳｉＮもしくはＳｉＯ2からなる厚さ４００ｎｍの保護絶縁膜２１が形成されている。保護絶縁膜２１は、ＣＶＤまたはスパッタリングにより形成される。
【００３０】
保護絶縁膜２１の上に、ＩＴＯからなる厚さ１００ｎｍの画素電極３が形成されている。画素電極３は、保護絶縁膜２１に形成されたコンタクトホール２２を介してソース電極４Ｓに接続されている。画素電極３は、スパッタリングによりＩＴＯ膜を堆積したのち、このＩＴＯ膜をパターニングすることにより形成される。
【００３１】
図２（Ｂ）は、図１の一点鎖線Ｂ２−Ｂ２における断面図を示す。ガラス基板１９の上に、ドレイン束ね補助配線１２が形成されている。ドレイン束ね補助配線１２は、図２（Ａ）に示すゲートバスライン１の形成と同一の工程で形成される。ガラス基板１９の上に、ドレイン束ね補助配線１２を覆うようにゲート絶縁膜２０が形成されている。
【００３２】
ゲート絶縁膜２０の上に、ドレイン束ね補助配線１２に沿うように、ドレイン束ね配線１０が形成されている。ドレイン束ね配線１０は、図１に示すようなパターンに加工されている。ドレイン束ね配線１０の下には、アモルファスＳｉ膜６が残っている。アモルファスＳｉ膜６は、図２（Ａ）に示すアモルファスＳｉ膜６の形成と同一の工程で形成される。
【００３３】
ドレイン束ね配線１０は、図２（Ａ）のドレイン電極４Ｄ及びソース電極４Ｓの形成と同一の工程で形成される。従って、ドレイン束ね配線１０は、ｎ+型アモルファスＳｉ層とＡｌもしくはＣｒからなる金属層との積層構造を有する。ゲート絶縁膜２０の上に、ドレイン束ね配線１０を覆うように保護絶縁膜２１が形成されている。
【００３４】
保護絶縁膜２１の上面からドレイン束ね補助配線１２の上面まで達するコンタクトホール１３が形成されている。コンタクトホール１３の内周面のうち、保護絶縁膜２１の端面で画定される部分が、ドレイン束ね配線１０の端面で画定される部分よりも後退している。すなわち、コンタクトホール１３の内面に、ドレイン束ね配線１０の上面の一部によって画定される段差１３ａが形成される。
【００３５】
コンタクトホール１３のうち、ドレイン束ね配線１０及びアモルファスＳｉ膜６を貫通する部分は、これらの層のパターニング時に形成される。コンタクトホール１３のうち、保護絶縁膜２１及びゲート絶縁膜２０を貫通する部分は、図２（Ａ）のコンタクトホール２２の形成と同一の工程で形成される。
【００３６】
コンタクトホール１３の内部が、導電性部材２３で埋め込まれている。導電性部材２３は、図２（Ａ）の画素電極３の形成と同一の工程で形成される。コンタクトホール１３の内面にドレイン束ね配線１０の上面の一部により画定される段差１３ａが形成されているため、ドレイン束ね配線１０とドレイン束ね補助配線１２とを、電気的に安定して接続することができる。
【００３７】
ドレイン束ね配線１０の上面を露出させるコンタクトホールと、ドレイン束ね補助配線１２の上面を露出させる他のコンタクトホールとを異なる位置に形成して、２つのコンタクトホールを介して両者を接続することも可能である。しかし、この場合には、ドレイン束ね補助配線１２の上面を露出させるコンタクトホールを形成するための領域を確保するために、ドレイン束ね配線１０を細くする必要がある。
【００３８】
第１の実施例では、１つのコンタクトホール１３でドレイン束ね配線１０とドレイン束ね補助配線１２とを接続している。このため、両配線をほぼ同じ太さで、かつ重ねて配置することが可能になる。一方の配線を細くする必要がないため、抵抗の増加を防止することができる。
【００３９】
図３は、ドレイン束ね配線１０に外部から信号を印加するための信号印加用端子２５の平面図を示す。信号印加用端子２５は、ドレイン束ね配線１０から、基板の外周側に向かって突出している。さらに、ドレイン束ね補助配線１２からも、基板の外周側に向かって信号印加用補助端子２６が突出している。基板法線方向から見たとき、信号印加用端子２５は、信号印加用補助端子２６に内包されている。すなわち、信号印加用端子２５の縁が、信号印加用補助端子２６の内部に配置される。なお、信号印加用端子２５が、信号印加用補助端子２６に完全に内包される必要はなく、信号印加端子２５の縁の一部が信号印加用補助端子２６の内部に配置されるように配置してもよい。
【００４０】
導電性部材２７が、信号印加用端子２５の内部の領域から、信号印加用端子２５の外部であって、かつ信号印加用端子２６の内部の領域まで連続的に配置されている。
【００４１】
図３（Ｂ）は、図３（Ａ）の一点鎖線Ｂ３−Ｂ３における断面図を示す。ガラス基板１９の表面上に信号印加用補助端子２６が配置されている。信号印加用補助端子２６は、図２（Ａ）に示すゲートバスライン１及び図２（Ｂ）に示すドレイン束ね補助配線１２と同一の配線層内に配置され、これらの成膜と同時に成膜される。
【００４２】
ゲート絶縁膜２０が、ガラス基板１９の表面及び信号印加用補助端子２６の表面を覆う。ゲート絶縁膜２０の表面上であって、信号印加用補助端子２６の上方の領域に、アモルファスＳｉ膜６及び信号印加用端子２５が順番に積層されている。信号印加用端子２５は、図２（Ａ）に示すドレイン端子４Ｄ、ソース端子４Ｓ、及び図２（Ｂ）に示すドレイン束ね配線１０と同一の配線層内に配置され、これらの成膜と同時に成膜される。信号印可用端子２５は、信号印可用補助端子２６の上面のうち約半分の領域上に配置される。
【００４３】
保護絶縁膜２１が、信号印可用端子２５及びゲート絶縁膜２０の表面を覆う。保護絶縁膜２１に、コンタクトホール２９が形成されている。コンタクトホール２９の底面には、信号印可用補助端子２６の上面の一部及び信号印可用端子２５の上面の一部が現れる。コンタクトホール２９は、図２（Ａ）に示すコンタクトホール１３の形成と同様の方法で形成される。
【００４４】
導電性部材２７が、信号印加用端子２５の上面から、その端面、及びゲート絶縁膜２０の端面を経由して、信号印加用補助端子２６の上面までを覆う。導電性部材２７は、例えばＩＴＯにより形成され、図２（Ｂ）に示す導電性部材２３と同一の工程で形成される。導電性部材２７によって、信号印加用端子２５が信号印加用補助端子２６に電気的に接続される。
【００４５】
上記第１の実施例では、ドレイン束ね配線１０に沿ってドレイン束ね補助配線１２が配置され、両者が少なくとも２箇所で電気的に接続されているため、配線抵抗を低減することができる。また、信号印加用端子２５が、その場所で信号印加用補助端子２６に接続されているため、信号印加点から各ドレインバスライン２に至るまでの電流経路のうち、信号印加点近傍における抵抗を効率的に低減することができる。
【００４６】
図１のゲート束ね配線１５及びゲート束ね補助配線１６にも、それぞれ図３の信号印加用端子及び信号印加用補助端子と同様の端子が接続されている。ただし、ゲート束ね配線１５に接続される信号印加用端子が、ゲート束ね補助配線１６に接続される信号印加用補助端子よりも下に配置される。
【００４７】
図４（Ａ）は、第２の実施例による液晶表示装置用基板の、ドレインバスラインとドレイン束ね配線との接続部の平面図を示す。ドレインバスライン２、ドレイン束ね配線１０、及びドレイン束ね補助配線１２の構成は、図１に示す第１の実施例の場合と同様である。
【００４８】
第２の実施例においては、ドレイン束ね補助配線１２から枝分かれした複数の補助支線３０が、ドレインバスライン２に沿って配置されている。各補助支線３０は、ドレインバスライン２の断線箇所１１よりも内側まで延在し、かつ図１に示すゲートバスライン１に接触しないような長さとされている。また、補助支線３０は、ドレインバスライン２の断線箇所１１と同一の位置で断線している。補助支線１１の切断は、ドレインバスライン２の切断と同時に行われる。
【００４９】
各補助支線３０は、断線箇所１１よりも先端側に配置されたコンタクトホール３１を介して、対応するドレインバスライン２に接続されている。コンタクトホール３１の構成は、図２（Ｂ）に示すコンタクトホール１３の構成と同様である。断線箇所１１とコンタクトホール３１との間に、バンプ３２が配置されている。バンプ３２を介して、各ドレインバスライン２が外部の駆動回路に接続される。
【００５０】
第２の実施例では、断線箇所１１においてドレインバスライン２を切断する前の状態のときに、ドレイン束ね補助配線１２が、補助支線３０を経由してドレインバスライン２に接続される。このため、信号印加用端子から各ドレインバスライン２までの電流経路のうち、特にドレインバスライン２の近傍における抵抗を効果的に低減することができる。
【００５１】
また、あるドレインバスライン２に対応するコンタクトホール３１において、ドレインバスライン２と補助支線３０との接続不良が生じた場合にも、それに隣接するドレインバスライン２において十分な電気的接続が確保されていれば、実効的に接続不良の影響を免れることができる。
【００５２】
図５は、第２の実施例の変形例による液晶表示装置用基板の、ドレインバスラインとドレイン束ね配線との接続部の平面図を示す。基板法線方向から見たとき、ドレインバスライン２と補助支線３０とが、これらの断線箇所１１Ａ及び１１Ｂの位置において相互に重ならないようなパターンとされている。
【００５３】
ドレインバスライン２と補助支線３０とが、これらの断線箇所において重なっている場合には、両者をレーザビーム照射によって切断するとき、下層の配線（図４においてはドレインバスライン２）の切断が不十分になるおそれがある。図５に示すような構成とすることにより、切断不良の発生を抑制することができる。
【００５４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、束ね配線を少なくとも２層で構成することにより、電気抵抗の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による液晶表示装置用基板の一部分の平面図である。
【図２】第１の実施例による液晶表示装置用基板の断面図である。
【図３】第１の実施例による液晶表示装置用基板の信号印加用端子の平面図及び断面図である。
【図４】第２の実施例による液晶表示装置用基板のドレインバスラインとドレイン束ね配線との接続部近傍の平面図である。
【図５】第２の実施例の変形例による液晶表示装置用基板のドレインバスラインとドレイン束ね配線との接続部近傍の平面図である。
【図６】本発明の実施例、及び従来例における液晶表示装置用基板の概略平面図である。
【符号の説明】
１  ゲートバスライン
２  ドレインバスライン
３  画素電極
４  ＴＦＴ
５  チャネル保護膜
６  アモルファスＳｉ膜
１０  ドレイン束ね配線
１１、１７  断線箇所
１２  ドレイン束ね補助配線
１３、１８、２２  コンタクトホール
１５  ゲート束ね配線
１６  ゲート束ね補助配線
１９  ガラス基板
２０  ゲート絶縁膜
２１  保護絶縁膜
２３  導電性部材
２５、２８  信号印加用端子
２６  信号印加用補助端子
２７  導電性部材
【図１】
0004156115.tif 000002
【図２】
0004156115.tif 000003
【図３】
0004156115.tif 000004
【図４】
0004156115.tif 000005
【図５】
0004156115.tif 000006
【図６】
0004156115.tif 000007