Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成19年12月12日(2007.12.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法および半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）複数のパッドが形成された主面を有する半導体ウエハを準備する工程、
（ｂ）前記半導体ウエハの前記複数のパッドのそれぞれが露出するように、前記半導体ウエハの前記主面上に第１絶縁膜を形成する工程、
（ｃ）前記半導体ウエハの前記主面において、前記複数のパッドのうちの隣接するパッドの間に第２絶縁膜を形成する工程、
（ｄ）前記第２絶縁膜に囲まれた領域に半田ペースト材を供給する工程、
（ｅ）前記半田ペースト材に熱を加えることで、前記第２絶縁膜の上面よりも突出するように、前記複数のパッド上に複数の球体形状の突起電極をそれぞれ形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記（ｃ）工程では、前記第２絶縁膜の前記上面が前記複数のパッドのそれぞれよりも高くなるように、前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記（ｄ）工程では、
（ｄ１）開口部を有するマスクを準備し、
（ｄ２）前記マスクの前記開口部を前記第２絶縁膜に囲まれた領域に合わせて、前記マスクを前記第２絶縁膜上に配置し、
（ｄ３）スキージを用いて前記半田ペースト材を前記第２絶縁膜に囲まれた領域に、前記マスクの前記開口部を介して供給することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記マスクの開口部の大きさ（Ａ）は、前記第２絶縁膜に囲まれた領域の大きさ（Ｂ）よりも小さいことを特徴とする半導体装置の製造方法。
【請求項５】
複数のパッドが形成された主面、前記複数のパッドのそれぞれを露出するように形成された第１絶縁膜、および前記複数のパッドのうちの隣接するパッドの間において前記第１絶縁膜上に形成された第２絶縁膜とを有する半導体チップと、
前記半導体チップの前記複数のパッドのそれぞれに設けられた球体形状の突起電極と、 を含み、
前記第２絶縁膜の側面は、前記突起電極と接触していることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、前記第２絶縁膜の上面は、前記複数のパッドのそれぞれよりも高い位置にあることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、前記第２絶縁膜の高さは、前記隣接するパッドの間のピッチの１／２以下であることを特徴とする半導体装置。
【請求項８】
請求項６記載の半導体装置において、前記第２絶縁膜の高さは、前記突起電極の高さの１／２以上であることを特徴とする半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、半導体装置の製造方法および半導体装置技術に関し、特に、狭パッドピッチでのバンプ形成に適用して有効な技術に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の目的は、狭パッドピッチにおいて突起電極を容易に形成することができる技術を提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の他の目的は、半導体装置の小型化を図ることができる技術を提供することにある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
すなわち、本発明は、（ａ）複数のパッドが形成された主面を有する半導体ウエハを準備する工程、（ｂ）前記半導体ウエハの前記複数のパッドのそれぞれが露出するように、前記半導体ウエハの前記主面上に第１絶縁膜を形成する工程、（ｃ）前記半導体ウエハの前記主面において、前記複数のパッドのうちの隣接するパッドの間に第２絶縁膜を形成する工程、（ｄ）前記第２絶縁膜に囲まれた領域に半田ペースト材を供給する工程、（ｅ）前記半田ペースト材に熱を加えることで、前記第２絶縁膜の上面よりも突出するように、前記複数のパッド上に複数の球体形状の突起電極をそれぞれ形成する工程を含むものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、本発明は、複数のパッドが形成された主面、前記複数のパッドのそれぞれを露出するように形成された第１絶縁膜、および前記複数のパッドのうちの隣接するパッドの間において前記第１絶縁膜上に形成された第２絶縁膜とを有する半導体チップと、前記半導体チップの前記複数のパッドのそれぞれに設けられた球体形状の突起電極とを含み、前記第２絶縁膜の側面は、前記突起電極と接触しているものである。
【手続補正書】
【提出日】平成19年11月22日(2007.11.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第1の活性領域上に、第１のゲート酸化膜を介して形成された第１のゲート電極と、
前記第１のゲート電極に位置合わせして形成された第1の拡散層と、
前記第1の活性領域を覆う第1の応力制御膜とを有し、
前記第1の応力制御膜が前記第1の拡散層と接している  ことを特徴とする半導体装置。
【請求項２】
前記半導体基板の第２の活性領域上に、第２のゲート酸化膜を介して形成された第２のゲート電極と、
前記第２のゲート電極に位置合わせして形成された第２の拡散層と、
前記第２の領域を覆う第２の応力制御膜と  を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板の第1の活性領域上に、第１のゲート酸化膜を介して形成された第１のゲート電極と、
前記第１のゲート電極に位置合わせして形成された第1の拡散層と、
前記第１のゲート酸化膜の側壁を覆う第１のゲート電極側壁絶縁膜と、
前記第1の活性領域を覆う第1の応力制御膜と、
前記半導体基板の第２の活性領域上に第２のゲート酸化膜を介して形成された第２のゲート電極と、
前記第２のゲート電極に位置合わせして形成された第２の拡散層と、
前記第２の領域を覆う第２の応力制御膜とを有し、
前記第２の応力制御膜が前記第２の拡散層に接している  ことを特徴とする半導体装置。
【請求項４】
半導体基板に、
第1の活性領域を形成する工程と、
前記第１の活性領域上に第１のゲート酸化膜を形成する工程と、
前記第１のゲート絶縁膜を介して第１のゲート電極を形成する工程と、
前記第１のゲート電極をマスクとして第1の拡散層を形成する工程と、
前記第１のゲート電極の側壁に第１のゲート電極側壁絶縁膜を形成する工程と、
前記第１のゲート電極側壁絶縁膜をエッチングする工程と、
前記第1の活性領域を覆う第１の応力制御膜を形成する工程と
を有する半導体装置の製造方法。
【請求項５】
半導体基板に、
第1の活性領域と第２の活性領域とを形成する工程と、
前記第１の活性領域上に第１のゲート酸化膜を形成する工程と、
前記第１のゲート酸化膜を介して第１のゲート電極を形成する工程と、
前記第１のゲート電極をマスクとして第1の拡散層を形成する工程と、
前記第１のゲート電極側壁に第１のゲート電極側壁絶縁膜を形成する工程と、
前記第２の活性領域上に第２のゲート酸化膜を形成する工程と、
前記第２のゲート酸化膜を介して第２のゲート電極を形成する工程と、
前記第２のゲート電極をマスクとして第２の拡散層を形成する工程と、
前記第２のゲート電極の側壁に第２のゲート電極側壁絶縁膜を形成する工程と、
前記第1の領域および第２の領域を覆う第１の応力制御膜を形成する工程と、
前記第２の領域における前記第１の応力制御膜を除去する工程と、
前記第２のゲート電極側壁絶縁膜をエッチングする工程と、
前記第２の領域を覆う第２の応力制御膜を形成する工程と  を有する半導体装置の製造方法。
【請求項６】
前記第１のゲート電極及び前記第１のゲート電極側壁絶縁膜をマスクとして第２の拡散層を形成する工程をさらに有することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記第１のゲート電極側壁絶縁膜を形成する工程の後、前記第１のゲート電極側壁絶縁膜をエッチングする工程の前に、
前記第２の拡散層上にシリサイド層を形成する工程をさらに有することを特徴とする請求項６記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成19年11月27日(2007.11.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下電極膜に複数層の強誘電体膜からなる圧電体層を形成し、圧電体層に上電極膜を形成する圧電素子の製造方法において、下電極膜を成膜してから上電極膜を形成するまでの間に、強誘電体膜をスクラブ洗浄して圧電体層を形成することを特徴とする圧電素子の製造方法。
【請求項２】
請求項１において、下電極膜を成膜した後にスクラブ洗浄を行って強誘電体膜を形成することを特徴とする圧電素子の製造方法。
【請求項３】
請求項１または２において、強誘電体膜の各層を形成する毎にスクラブ洗浄を行うことを特徴とする圧電素子の製造方法。
【請求項４】
請求項１〜３のいずれか一項において、１層目の強誘電体膜を形成した後に、電極パターニングを行って電極パターニングで生じるレジストを除去し、レジストを除去した後にスクラブ洗浄を行うことを特徴とする圧電素子の製造方法。
【請求項５】
請求項１〜４のいずれか一項において、強誘電体膜はチタン酸ジルコン酸鉛（ＰＺＴ）であることを特徴とする圧電素子の製造方法。
【請求項６】
液滴を吐出する多数のノズル開口にそれぞれ連通する圧力発生室が形成される流路形成基板の一方面側に、振動板を介して請求項１〜５のいずれか一項の方法で製造された圧電素子を設けたことを特徴とする液体噴射ヘッドの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記課題を解決する本発明の第１の態様は、下電極膜に複数層の強誘電体膜からなる圧電体層を形成し、圧電体層に上電極膜を形成する圧電素子の製造方法において、下電極膜を成膜してから上電極膜を形成するまでの間に、強誘電体膜をスクラブ洗浄して圧電体層を形成することを特徴とする圧電素子の製造方法にある。
かかる第１の態様では、スクラブ洗浄により強誘電体膜を形成した際に発生するウエハー面内のパーティクルが除去され、異物がウエハーの面内に発生することが抑制され、圧電素子の作製の際の不良の発生を低減することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の第２の態様は、第１の態様において、下電極膜を成膜した後にスクラブ洗浄を行って強誘電体膜を形成することを特徴とする圧電素子の製造方法にある。
かかる第２の態様では、下電極膜を成膜した際に発生するパーティクルを除去することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第３の態様は、第１または２の態様において、強誘電体膜の各層を形成する毎にスクラブ洗浄を行うことを特徴とする圧電素子の製造方法にある。
かかる第３の態様では、強誘電体膜の各層の間で発生するパーティクルを除去することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の第４の態様は、第１〜３のいずれかの態様において、１層目の強誘電体膜を形成した後に、電極パターニングを行って電極パターニングで生じるレジストを除去し、レジストを除去した後にスクラブ洗浄を行うことを特徴とする圧電素子の製造方法にある。
かかる第４の態様では、レジスト除去の際に発生するパーティクルを除去することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の第５の態様は、第１〜４のいずれかの態様において、強誘電体膜はチタン酸ジルコン酸鉛（ＰＺＴ）であることを特徴とする圧電素子の製造方法にある。
かかる第５の態様では、ＰＺＴの圧電素子のパーティクルを除去することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
上記課題を解決する本発明の第６の態様は、液滴を吐出する多数のノズル開口にそれぞれ連通する圧力発生室が形成される流路形成基板の一方面側に、振動板を介して請求項１から５のいずれかの方法で製造された圧電素子を設けたことを特徴とする液体噴射ヘッドの製造方法にある。
かかる第６の態様では、異物がウエハーの面内に発生することが抑制された圧電素子を備えた液体噴射ヘッドとすることができる。
【手続補正書】
【提出日】平成19年12月7日(2007.12.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明によれば、複数のネットワークに同時に属する通信装置は、通信を利用するアプリケーションの状態に応じて、各ネットワークと確実に通信でき、しかもいずれかのネットワークの端末と必ず通信するように各端末に対する通信停止期間を設定できる。このため、各ネットワークに通信資源を適切に配分することが可能となるばかりでなく、通信資源を効率よく使用することができ、通信時間の短縮、データ交換等の生産性向上などの効果を奏する。
【手続補正書】
【提出日】平成20年10月3日(2008.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＰＣＢにメモリ装置を少なくとも２個以上搭載する方法において、
前記メモリ装置中で少なくとも一つを前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線が所定の傾斜を有するように、前記ＰＣＢの少なくとも一面に搭載することを特徴とするメモリモジュール用ＰＣＢにメモリ装置を搭載する方法。
【請求項２】
前記メモリ装置はラムバスＤＲＡＭであることを特徴とする請求項１に記載のメモリモジュール用ＰＣＢにメモリ装置を搭載する方法。
【請求項３】
前記メモリ装置をそれぞれ、ほぼ０°、４５°、９０°、１３５°、１８０°の所定の傾斜を有するように搭載することを特徴とする請求項１に記載のメモリモジュール用ＰＣＢにメモリ装置を搭載する方法。
【請求項４】
メモリモジュール用ＰＣＢにメモリ装置を搭載する方法において、
前記メモリ装置を装着する前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ０°で前記ＰＣＢの最右側に第１メモリ装置を搭載する段階と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ４５°で傾くようにして前記第１メモリ装置の左側部に第２メモリ装置を搭載する段階と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ９０°で傾くようにして前記第２メモリ装置の左側部に一つ以上の第３メモリ装置を搭載する段階と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ１３５°で傾くようにして前記第３メモリ装置の左側部に第４メモリ装置を搭載する段階と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ１８０°で傾くようにして前記第４メモリ装置の左側部に第５メモリ装置を搭載する段階と、を備えることを特徴とするメモリモジュール用ＰＣＢにメモリ装置を搭載する方法。
【請求項５】
前記第１メモリ装置を前記ＰＣＢのタブと前記第２メモリ装置よりも近いところに搭載することを特徴とする請求項４に記載のメモリモジュール用ＰＣＢにメモリ装置を搭載する方法。
【請求項６】
前記メモリ装置は前記ＰＣＢの両面に交互に搭載することを特徴とする請求項４に記載のメモリモジュール用ＰＣＢにメモリ装置を搭載する方法。
【請求項７】
メモリ装置を少なくとも２個以上のＰＣＢに搭載したメモリモジュールにおいて、
前記メモリ装置中少なくとも一つが前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線が所定の傾斜を有するように前記ＰＣＢの少なくとも一面に搭載されることを特徴とするメモリモジュール。
【請求項８】
前記メモリ装置は前記ＰＣＢの両面に交互に搭載されることを特徴とする請求項７に記載のメモリモジュール。
【請求項９】
メモリ装置をＰＣＢに搭載するメモリモジュールにおいて、
前記メモリ装置を搭載するＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ０°で傾くようにして前記ＰＣＢの最右側に搭載される第１メモリ装置と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ４５°で傾くようにして前記第２メモリ装置の左側部に搭載される第２メモリ装置と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ９０°で傾くようにして前記第２メモリ装置の左側部に搭載される１つ以上の第３メモリ装置と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ１３５°で傾くようにして前記第３メモリ装置の左側部に搭載される第４メモリ装置と、
前記ＰＣＢの長手方向に対し前記メモリ装置の長手方向の基準線がほぼ１８０°で傾くようにして前記第４メモリ装置の左側部に搭載される第５メモリ装置と、を備えることを特徴とするメモリモジュール。
【請求項１０】
前記メモリ装置は前記ＰＣＢの両面に交互に搭載されることを特徴とする請求項９に記載のメモリモジュール。
【手続補正書】
【提出日】平成20年10月8日(2008.10.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子デバイスをパッケージングする方法であって、
前記電子デバイスを基板上の電気接続部へ電気的に接続するステップと、
前記電子デバイスを前記電気接続部に固定する為に固定剤を供給するステップと、
前記電気接続部をパッケージの接続部として露出させる為に前記基板の少なくとも一部分を除去するステップと
を含んでなる方法。
【請求項２】
前記電子デバイスが発光ダイオードであることを特徴とする請求項１に記載の方法。
【請求項３】
前記固定剤が透明であることを特徴とする請求項１又は２に記載の方法。
【請求項４】
前記基板上に前記電気接続部を形成するステップを更に含み、前記電気接続部が不均一な厚さに形成されるものであることを特徴とする請求項１に記載の方法。
【請求項５】
前記電気接続部がリフレクタカップを備えるように形成され、前記電子デバイスを前記リフレクタカップ中に搭載するステップを更に含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記固定剤が供給される側にある前記電気接続部の面にスロットが設けられることを特徴とする請求項４に記載の方法。
【請求項７】
前記基板が、半導体、ポリマー、プラスチック複合材、及び金属を含むグループから選択された材料からなることを特徴とする請求項１に記載の方法。
【請求項８】
前記基板が機械的な処理により少なくとも部分的に除去されることを特徴とする請求項１に記載の方法。
【請求項９】
前記基板が化学的な処理により少なくとも部分的に除去されることを特徴とする請求項１に記載の方法。
【請求項１０】
電子デバイスと、
前記電子デバイスに電気的に接続される電気接続部と、
前記電子デバイスを前記電気接続部へ固定する固定剤と
を備えてなり、
前記固定剤が前記電子デバイスのパッケージを提供するものであり、
前記電気接続部が前記固定剤中に埋め込まれ、前記固定剤の一面において露出している
ことを特徴とする、パッケージングされた電子デバイス。
【手続補正書】
【提出日】平成20年8月18日(2008.8.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板および前記第１の基板の一部分を覆って形成された第１の電源導体を有する第１の集積回路のダイと、
第２の基板および前記第２の基板の一部分を覆って形成された第２の電源導体を有する第２の集積回路のダイとを備え、
前記第２の集積回路のダイが、前記第１の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っており、
前記第１の集積回路のダイの前記第１の電源導体が、前記第２の集積回路の前記第２の基板に導通可能に結合され、
前記第２の集積回路に関連する電源電流が、前記第１の集積回路のダイの前記第１の電源導体を介して前記第２の基板を通る基板導通によって担持される、
集積回路。
【請求項２】
前記第１の集積回路のダイに関連する電源電流が、前記第１の基板を通る基板導通によって担持される請求項１に記載の集積回路。
【請求項３】
第３の基板および前記第３の基板の一部分を覆って形成された第３の電源導体を有する少なくとも１つの追加の集積回路のダイをさらに備え、前記第３の集積回路のダイが前記第２の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っている請求項１に記載の集積回路。
【請求項４】
前記第１および第２の集積回路のダイが、Ｎ個の積み上げられた集積回路のダイのうちの２つであり、ここでＮは２より大きく、かつ積重ねの底部のダイを除く各ダイが、下側のダイの電源導体を介して基板導通により電源電流を担持する請求項１に記載の集積回路。
【請求項５】
前記第１の集積回路のダイの前記第１の電源導体が、前記第２の集積回路のダイの前記第２の基板に、前記第１の電源導体と前記第２の基板の間に配置された導電性付加物を介して結合されている請求項１に記載の集積回路。
【請求項６】
前記第２の集積回路のための前記電源電流が、前記第１の集積回路のダイの前記第１の電源導体を介して第２の基板を通る基板導通により担持され、ＶＳＳ電源電流およびＶＤＤ電源電流の１つを含む請求項１に記載の集積回路。
【請求項７】
積み重ねて配置された複数の集積回路のダイを備え、
前記積重ねの底部のダイを除く前記各ダイが、下側のダイの電源導体を介して基板導通によりその電源電流を担持する、
集積回路。
【請求項８】
積み重ねて配置された複数の集積回路のダイを備え、
前記積重ねの頂部のダイを除く任意のダイが、それ自身および追加のダイ少なくとも１つのための電流を基板導通により担持する、
集積回路。
【請求項９】
積重ねダイ式集積回路に供給電流を与えるための方法であって、前記集積回路が、少なくとも第１の集積回路のダイと第２の集積回路のダイとを備え、前記第１の集積回路のダイが、第１の基板と前記第１の基板の一部分を覆って形成された第１の電源導体とを有し、前記第２の集積回路のダイが、第２の基板と前記第２の基板の一部分を覆って形成された第２の電源導体とを有し、前記第２の集積回路のダイが前記第１の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っており、
前記第１の集積回路のダイの前記第１の電源導体を前記第２の集積回路のダイの前記第２の基板に導通可能に結合する工程と、
前記第２の集積回路のダイに関連する電源電流を前記第１の集積回路のダイの前記第１の電源導体を介して前記第２の基板を通る基板導通により担持する工程とを備える
方法。
【請求項１０】
第１の基板および前記第１の基板の一部分を覆って形成された第１の電源導体を有する第１の集積回路のダイと、
第２の基板および前記第２の基板の一部分を覆って形成された第２の電源導体を有する第２の集積回路のダイとを備え、
前記第２の集積回路のダイが、前記第１の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っており、
前記第２の集積回路のための電源電流が、前記第１の集積回路のダイの前記第１の電源導体を介して前記第１および第２の基板を通る基板導通によって担持される、
集積回路。
【手続補正書】
【提出日】平成20年8月4日(2008.8.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板上に剥離層を選択的に形成し、
前記剥離層上に下地絶縁膜を形成し、
前記第１の基板の周囲の前記下地絶縁膜を除去し、
前記下地絶縁膜上に半導体膜を形成し、
前記第１の基板の周囲の前記半導体膜を除去し、
前記剥離層を露出することなく、前記半導体膜の一部を除去してマーカーを形成し、
前記マーカーを利用して、前記半導体膜にレーザ照射し、
前記半導体膜を加工して島状の半導体膜を形成し、
前記島状の半導体膜上に、ゲート絶縁膜、及びゲート電極を順に形成し、
前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
前記不純物領域が露出するように第１の開口部を形成し、且つ前記第１の基板が露出するように前記剥離層間に第２の開口部を形成し、
前記第１の開口部及び第２の開口部に第１の導電膜を形成し、
前記第１の導電膜を加工して、前記第１の開口部には配線を形成し、且つ前記第２の開口部にはソース電極又はドレイン電極を形成し、
前記剥離層を露出するように第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第１の基板から前記島状の半導体膜を有する層を分離し、
前記配線と、第２の基板上に設けられた第２の導電膜とが電気的に接続するように、前記島状の半導体膜を有する層と前記第２の基板とを貼り合わせる
ことを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板上に剥離層を選択的に形成し、
前記剥離層上に下地絶縁膜を形成し、
前記第１の基板の周囲の前記下地絶縁膜を除去し、
前記下地絶縁膜上に半導体膜を形成し、
前記第１の基板の周囲の前記半導体膜を除去し、
前記剥離層を露出することなく、前記半導体膜の一部を除去してマーカーを形成し、
前記マーカーを利用して、前記半導体膜にレーザ照射し、
前記半導体膜を加工して島状の半導体膜を形成し、
前記島状の半導体膜上に、ゲート絶縁膜、及びゲート電極を順に形成し、
前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
前記不純物領域が露出するように第１の開口部を形成し、且つ前記第１の基板が露出するように前記半導体膜間に第２の開口部を形成し、
前記第１の開口部及び第２の開口部に第１の導電膜を形成し、
前記第１の導電膜を加工して、前記第１の開口部には配線を形成し、且つ前記第２の開口部にはソース電極又はドレイン電極を形成し、
前記剥離層を露出するように第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第１の基板から前記島状の半導体膜を有する層を分離し、
前記配線と、第２の基板上に設けられた第２の導電膜とが電気的に接続するように、前記島状の半導体膜を有する層と前記第２の基板とを貼り合わせる
ことを特徴とする半導体装置の作製方法。
【請求項３】
第１の基板上に剥離層を選択的に形成し、
前記剥離層に接して吸収膜を形成し、
前記吸収膜上に下地絶縁膜を形成し、
前記第１の基板の周囲の前記下地絶縁膜を除去し、
前記下地絶縁膜上に半導体膜を形成し、
前記第１の基板の周囲の前記半導体膜を除去し、
前記吸収膜により前記剥離層を露出させず、前記半導体膜の一部を除去してマーカーを形成し、
前記マーカーを利用して、前記半導体膜にレーザ照射し、
前記半導体膜を加工して島状の半導体膜を形成し、
前記島状の半導体膜上に、ゲート絶縁膜、及びゲート電極を順に形成し、
前記ゲート電極を用いて、前記島状の半導体膜の一部に不純物を添加して不純物領域を形成し、
前記不純物領域が露出するように第１の開口部を形成し、且つ前記第１の基板が露出するように前記剥離層間に第２の開口部を形成し、
前記第１の開口部及び第２の開口部に第１の導電膜を形成し、
前記第１の導電膜を加工して、前記第１の開口部には配線を形成し、且つ前記第２の開口部にはソース電極又はドレイン電極を形成し、
前記剥離層を露出するように第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を除去することにより、前記第１の基板から前記島状の半導体膜を有する層を分離し、
前記配線と、第２の基板上に設けられた第２の導電膜とが電気的に接続するように、前記島状の半導体膜を有する層と前記第２の基板とを貼り合わせる
ことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２の開口部は複数形成されていることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記レーザ照射は、連続発振型のレーザを用いて行われることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記剥離層上の半導体膜を残すことにより、前記剥離層を露出することなく、前記半導体膜の一部を除去してマーカーを形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至５のいずれか一において、
前記剥離層上の半導体膜以外にマーカーを作製することにより、前記剥離層を露出することなく、前記マーカーを形成することを特徴とする半導体装置の作製方法。
【請求項８】
複数の薄膜トランジスタを有する層と、
第１の開口部内に形成された、前記薄膜トランジスタの半導体膜に電気的に接続されたソース電極又はドレイン電極と、
前記複数の薄膜トランジスタ間に設けられた第２の開口部内に形成された、前記ソース電極又は前記ドレイン電極に接続された配線と、
基板と、
前記基板上に設けられた導電膜とを有し、
前記配線と、前記導電膜とは、前記薄膜トランジスタを有する層と前記基板を貼り合わせることにより、電気的に接続されている
ことを特徴とする半導体装置。
【請求項９】
請求８において、
前記基板はフィルム基板であることを特徴とする半導体装置。
【請求項１０】
請求項８又は９において、
前記薄膜トランジスタは、４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を有していることを特徴とする半導体装置。
【手続補正書】
【提出日】平成19年12月11日(2007.12.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アンテナコイル、ＩＣチップ、被覆部材及び絶縁基板を含んでなる非接触式ＩＣカードであって、
アンテナコイルの平面上の形状が概略矩形であり、
アンテナコイルの矩形の各辺が２本の互いに平行な直線部とこれらの直線部をつなぐ連結線部からなる形状であることを特徴とする
非接触式ＩＣカード。
【請求項２】
アンテナコイル、ＩＣチップ、被覆部材及び絶縁基板を含んでなる非接触式ＩＣカードであって、
アンテナコイルがＩＣカードの外周に沿っており、
アンテナコイルの矩形の各辺が２本の互いに平行な直線部とこれらの直線部をつなぐ連結線部からなる形状であることを特徴とする非接触式ＩＣカード。
【請求項３】
連結線が各辺のほぼ真ん中に位置することを特徴とする請求項１または２に記載の非接触式ＩＣカード。
【請求項４】
アンテナコイルの矩形の各辺が各辺の中心線に対し線対称ではなく各辺の中心点に対し点対称であることを特徴とする請求項１または２に記載の非接触式ＩＣカード。
【請求項５】
アンテナコイルの矩形の各対辺がカードの中心線に対し線対称ではなくカードの中心点に対し点対称であることを特徴とする請求項１または２に記載の非接触式ＩＣカード。
【請求項６】
アンテナコイルとＩＣチップが異方導電接着剤を介して接続されていることを特徴とする請求項１〜５のいずれかに記載の非接触式ＩＣカード。
【手続補正書】
【提出日】平成20年1月25日(2008.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、回路付サスペンション基板のカバー絶縁層やベース絶縁層の表面に、金属薄膜と酸化金属層とを順次積層することにより半導電体層を形成して、その半導電体層によって、静電気の帯電を除去することが提案されている（例えば、特許文献１参照。）。
また、絶縁層の表面に、半導電体層を形成した後、導体層が露出するように、絶縁層および半導電体層を貫通する貫通孔を形成し、その貫通孔に接続端子を形成して、半導電体層を接続端子と接触させることにより、絶縁層および導体層の静電気の帯電を除去することが提案されている（例えば、特許文献２参照。）。
【特許文献１】特開２００４−３３５７００号公報
【特許文献２】特開２００３−１５２３８３号公報
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
そして、この回路付サスペンション基板１では、金属支持基板２および導体パターン４と電気的に接続される半導電性層５を備えている。そのため、導体パターン４は、半導電性層５を介して、金属支持基板２と電気的に接続されているので、導体パターン４に帯電する静電気を効率的に除去することができる。
しかも、半導電性層５は、導体パターン４において、一方の１対の配線９ａおよび９ｂ間の間隔Ｄ２ａ、および、他方の１対の配線９ｃおよび９ｄ間の間隔Ｄ２ｂがともに広い、後端領域１５Ｂのみに設けられている。そのため、一方の１対の配線９ａおよび９ｂ間と、他方の１対の配線９ｃおよび９ｄ間とのそれぞれにおいて、導体パターン４を形成する導体材料が、半導電性層５を伝って移動しても、それらの間隔Ｄ２が中間領域１４の間隔Ｄ１より広いため、導体パターン４の短絡が遅延され、導体パターン４の早期の短絡を防止することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
そのため、金属支持基板２からカバー絶縁層６へのイオンマイグレーションを確実に防止することができる。
なお、上記説明においては、一方側グランド接続部７Ａを、一方の１対の配線９ａおよび９ｂの対向領域ＳＡに対する幅方向外側一方側（図２における左側）のみに形成したが、例えば、図２の仮想線で示すように、一方の１対の配線９ａおよび９ｂの対向領域ＳＡに対する幅方向外側他方側（右側）のみに一方側グランド接続部７Ａを形成し、その表面に一方側半導電性層５Ａを形成することもできる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
そして、上記した図８〜図１０に示す回路付サスペンション基板１において、半導電性層５は、１対の配線９間において２０μｍ以上の長さＤ３が確保されるように、上記した各図（図８〜図１０）に示す形状に形成されており、このようなＤ３としては、好ましくは、４０μｍ以上、さらに好ましくは、５０μｍ以上、通常、５００μｍ以下である。
このように半導電性層５は、１対の配線９間において、２０μｍ以上の長さＤ３が確保されるように形成されているので、導体パターン４を形成する導体材料が、半導電性層５を伝って移動しても、導体パターン４の短絡が遅延され、導体パターン４の早期の短絡を有効に防止することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
すなわち、半導電性層は、両端領域および中間領域において、カバー絶縁層（第１カバー絶縁層（図２の仮想線））と、導体パターン、ベース絶縁層および金属支持基板との間に連続して形成した。
（評価）
耐久試験（導体パターンの短絡、および、金属支持基板のステンレスのイオンマイグレーション）
実施例１および比較例１により得られた回路付サスペンション基板の導体パターンに、８５℃、８５％ＲＨの雰囲気下で、６Ｖの電圧を、１０００時間、それぞれ印加した。
【手続補正書】
【提出日】平成20年2月12日(2008.2.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
図７から図１６は、この発明の第２実施例の超小型電力変換装置の製造方法であり、工程順に示した要部製造工程図である。
先ず、図７（ａ）に示す外形が１００ｍｍ□で板厚が５２５μｍのフェライト基板１に外部電極及びコイル形成用のスルーホールを形成するために、図示しないフォトレジストを用いてフェライト基板１の表面と裏面にフォトリソグラフィーを行い図７（ｂ）のようなパターニングする。この際のフォトレジストはサンドブラストに耐える強度が必要な為、１００μｍ厚のドライフィルムを用いる。続いて、図７（ｂ）、（ｃ）に示すようにサンドブラストでフェライト基板１の表面から周囲がフェライト基板１で囲まれ、第１接続導体６を形成するための複数の第１穴３２と、この第１穴３２群で囲まれた領域３３の外側に１対の第２穴３４を１組として複数組の第２穴３４をフェライト基板１の厚さの半分以上の深さに掘る。この対となる第２穴３４は、点線で示すスクライブライン３１を挟んで線対称に配置する。尚、図７（ａ）はフェライト基板１の全体の平面図、図７（ｂ）は図７（ａ）のＢ部拡大図で点線のスクライブライン３１で囲まれた領域がコイル基板１００となる箇所を示す平面図、図７（ｃ）は図７（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
【図１】この発明の第１実施例の超小型電力変換装置の構成図であり、（ａ）は表側の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】この発明の第１実施例の超小型電力変換装置の構成図であり、（ａ）は裏側の要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図
【図３】図１のコイル基板の表側の磁束を示した平面図
【図４】図１のコイル基板の裏側の磁束を示した平面図
【図５】図１のコイル基板の第１、第２外部電極間に発生する誘起起電力（誘起電圧）を示す図
【図６】電源ＩＣチップ１０ａのパッド電極２４に形成したスタッドバンプ２５で第１外部電極７と接続した場合の要部断面図
【図７】この発明の第２実施例の超小型電力変換装置の要部製造工程図
【図８】図７に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図
【図９】図８に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図
【図１０】図９に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図でコイル基板の表側の平面図
【図１１】図９に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図でコイル基板の裏側の平面図
【図１２】図１０、図１１のＸ−Ｘ線で切断した要部断面図
【図１３】図１２のＤ部拡大図
【図１４】図１０〜図１３に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図
【図１５】図１４に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図
【図１６】図１５に続く、この発明の第２実施例の超小型電力変換装置の要部製造工程図
【図１７】従来の超小型電力変換装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１８】従来の別の超小型電力変換装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図、（ｃ）は（ａ）のＸ２−Ｘ２線で切断した要部断面図
【手続補正書】
【提出日】平成20年9月12日(2008.9.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
開口が形成され、反射面が湾曲状とされた反射部を有するケースと、
前記ケースの底面に搭載された発光素子を備え、
前記反射面の湾曲状の区間は、前記ケースの底面に階段状に形成されたオフセット区間に続いて形成されていることを特徴とする発光装置。
【請求項２】
前記ケースの底面に形成された所定の高さの素子搭載部と、
前記素子搭載部の側面に一端が埋入され前記発光素子と電気的に接続されるリードと、を備えたことを特徴とする請求項１に記載の発光装置。
【請求項３】
前記反射面は、前記底面側の区間が湾曲状に形成され、前記開口側の区間が直線状に形成されることを特徴とする請求項２に記載の発光装置。
【請求項４】
前記発光素子の発光部分が、前記反射面の前記湾曲状の区間よりも、前記底面から高い位置に配置されることを特徴とする請求項３に記載の発光装置。
【請求項５】
前記素子搭載部は、前記ケースと一体に形成されることを特徴とする請求項２から４のいずれか１項に記載の発光装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
前記目的を達成するため、本発明では、
開口が形成され、反射面が湾曲状とされた反射部を有するケースと、
前記ケースの底面に搭載された発光素子を備え、
前記反射面の湾曲状の区間は、前記ケースの底面に階段状に形成されたオフセット区間に続いて形成されていることを特徴とする発光装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発光装置によれば、ケースの反射面が湾曲状とされていることから、反射面へ入射する光を開口方向へ的確に集光することができる。また、この発光装置によれば、湾曲状の区間がオフセット区間の分だけ底面から離隔していることから、反射面の湾曲形状の成形が容易である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、上記発光装置において、
前記ケースの底面に形成された所定の高さの素子搭載部と、
前記素子搭載部の側面に一端が埋入され前記発光素子と電気的に接続されるリードと、を備えることが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発光装置によれば、素子搭載部が底面から突出しているので、発光素子から斜め下方へ出射した光をケースの反射面にて開口側へ反射させることができる。さらに、発光素子からリード方向へ出射した光を、リードにて開口側へ反射させることができる。リードにて反射した光は、直接的または反射面を経由して間接的に開口へ進入する。
また、素子搭載部にリードが埋入されることから、リードを確実に固定することができる。また、リードの埋入部を利用して、素子搭載部を透過した光を反射させるとともに、発光素子にて生じた熱を逃がすことができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】平成20年8月29日(2008.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
を具備し、
前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの面を有して形成され、
前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さいことを特徴とする不揮発性半導体記憶装置。
【請求項２】
半導体基板と、
前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
を具備し、
前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの面を有して形成されるとともに、
前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面とを有し、
前記第１の接面と垂直方向とのなす第１の角が、前記第２の接面と垂直方向とのなす第２の角よりも大きいことを特徴とする不揮発性半導体記憶装置。
【請求項３】
半導体基板と、
前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
を具備し、
前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの曲面で構成されていることを特徴とする不揮発性半導体記憶装置。
【請求項４】
半導体基板と、
前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
を具備し、
前記複数の浮遊ゲート電極は、それぞれ、上面が曲面で構成され、かつ、下面が平面で構成されていることを特徴とする不揮発性半導体記憶装置。
【請求項５】
前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面との間に段差部を有することを特徴とする請求項１，２，３，４のいずれかに記載の不揮発性半導体記憶装置。
【請求項６】
前記複数の浮遊ゲート電極は、それぞれ、互いに対向する浮遊ゲート電極間の最小間隔が、前記第２の絶縁膜の膜厚を２倍にした値と前記制御ゲート電極が空乏化する距離とを足し合わせた値よりも小さいことを特徴とする請求項１，２，３，４のいずれかに記載の不揮発性半導体記憶装置。
【請求項７】
前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さいことを特徴とする請求項２，３，４のいずれかに記載の不揮発性半導体記憶装置。
【請求項８】
前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面とを有し、
前記第１の接面と垂直方向とのなす第１の角が、前記第２の接面と垂直方向とのなす第２の角よりも大きいことを特徴とする請求項３，４のいずれかに記載の不揮発性半導体記憶装置。
【請求項９】
前記第２の角が０度であることを特徴とする請求項２，８のいずれかに記載の不揮発性半導体記憶装置。
【請求項１０】
前記曲面は、上に凸形状を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【請求項１１】
前記曲面は、下に凸形状を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本願発明の一態様によれば、半導体基板と、前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極とを具備し、前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの面を有して形成され、前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さいことを特徴とする不揮発性半導体記憶装置が提供される。
また、本願発明の一態様によれば、半導体基板と、前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極とを具備し、前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの面を有して形成されるとともに、前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面とを有し、前記第１の接面と垂直方向とのなす第１の角が、前記第２の接面と垂直方向とのなす第２の角よりも大きいことを特徴とする不揮発性半導体記憶装置が提供される。
また、本願発明の一態様によれば、半導体基板と、前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極とを具備し、前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの曲面で構成されていることを特徴とする不揮発性半導体記憶装置が提供される。
さらに、本願発明の一態様によれば、半導体基板と、前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極とを具備し、前記複数の浮遊ゲート電極は、それぞれ、上面が曲面で構成され、かつ、下面が平面で構成されていることを特徴とする不揮発性半導体記憶装置が提供される。
【手続補正書】
【提出日】平成20年6月26日(2008.6.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
燃料電池用電解質膜の製造方法であって、多孔質補強膜の表面にフッ素型電解質粒子を塗布する塗布工程と、電解質粒子を塗布した多孔質補強膜を加熱したプレートを用いて加熱して電解質粒子を溶融し多孔質補強膜に含浸させて電解質膜とする含浸工程と、前記電解質膜を表面に凹凸形状を有するプレートで加圧して電解質膜の表面に凹凸を成形する工程と、を少なくとも含むことを特徴とする燃料電池用電解質膜の製造方法。
【請求項２】
請求項１に記載の燃料電池用電解質膜の製造方法であって、少なくとも前記含浸工程を減圧した環境の下で行うことを特徴とする燃料電池用電解質膜の製造方法。
【請求項３】
請求項１または２に記載の燃料電池用電解質膜の製造方法であって、凹凸形成後の電解質膜に対して電解質ポリマーにイオン交換性を付与する工程をさらに含むことを特徴とする燃料電池用電解質膜の製造方法。
【請求項４】
請求項１に記載の方法で製造された燃料電池用電解質膜を用いて膜電極接合体を製造する方法であって、凹凸を形成した電解質膜の表面に、電極触媒粒子を塗布するかまたは電極触媒粒子とフッ素型電解質粒子との混合物を塗布して積層体とし、該積層体を加熱して電解質膜と電極触媒層とを結合一体化する工程の後に、電解質ポリマーにイオン交換性を付与する処理を施すことを特徴とする膜電極積層体の製造方法。
【手続補正書】
【提出日】平成20年5月7日(2008.5.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の半導体素子と、
前記複数の半導体素子のそれぞれの一方の面にＹ軸方向に複数取り付けられた第１の電極と、
前記複数の半導体素子のそれぞれの他方の面にＹ軸方向に延びるように一つ取り付けられた第２の電極と、
一端側が複数の前記第１の電極にそれぞれ接続され、他端側がＸ軸方向に延びたＸ軸配線へ接続し前記第１の電極から基板へ前記第１の電極からの信号をそれぞれ出力する複数の第１の信号線と、
一端側が複数の前記第２の電極にそれぞれ接続され、他端側が前記第２の電極から基板へ前記第２の電極からの信号をそれぞれ出力する複数の第２の信号線とを備え、
複数の前記第２の電極は絶縁材を挟んで向き合うことを特徴とする半導体放射線検出器。
【請求項２】
前記半導体素子は、少なくとも２つの半導体素子の向き合う前記第１の電極同士を衝合することを特徴とする請求項１に記載の半導体放射線検出器。
【請求項３】
前記半導体素子は、少なくとも２つの半導体素子の向き合う前記第１の電極同士で絶縁材を挟むことを特徴とする請求項１に記載の半導体放射線検出器。
【請求項４】
請求項１乃至３のいずれかに記載の半導体放射線検出器を含むことを特徴とする半導体放射線撮像装置。
【請求項５】
請求項１乃至３のいずれかに記載の半導体放射線検出器を含むことを特徴とするシングルフォトエミッションＣＴ装置。
【請求項６】
請求項１乃至３のいずれかに記載の半導体放射線検出器を含むことを特徴とするポジトロンエミッショントモグラフィ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記の目的を達成するため、本発明は次の構成を有する。複数の半導体素子と、前記複数の半導体素子のそれぞれの一方の面にＹ軸方向に複数取り付けられた第１の電極と、前記複数の半導体素子のそれぞれの他方の面にＹ軸方向に延びるように一つ取り付けられた第２の電極と、一端側が複数の前記第１の電極にそれぞれ接続され、他端側がＸ軸方向に延びたＸ軸配線へ接続し前記第１の電極から基板へ前記第１の電極からの信号をそれぞれ出力する複数の第１の信号線と、一端側が複数の前記第２の電極にそれぞれ接続され、他端側が前記第２の電極から基板へ前記第２の電極からの信号をそれぞれ出力する複数の第２の信号線とを備え、複数の前記第２の電極は絶縁材を挟んで向き合うことを特徴とする半導体放射線検出器である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
このように構成した場合、信号線を電極（アノード電極又はカソード電極）からストレートに延ばすことができ、半導体放射線検出器の周囲に信号線によるデッドスペースが生じるのを防止することができる。また、複数の前記第２の電極で絶縁材を挟むことにより、空間分解能を高めることができる。