【手続補正書】
【提出日】平成20年8月21日(2008.8.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  複数の画素が行列状に配置されてなる画素部とこの画素部に対して画素信号を書き込むべく駆動する駆動系とが形成された第１の基板と、
前記第１の基板に対向させる状態で前記画素部側に配置された第２の基板と、
前記第１の基板と前記第２の基板との間に保持された電気光学効果を有する物質層と、
前記駆動系を制御するための制御系が形成され、前記第１の基板および前記第２の基板の少なくとも一方における前記物質層側に形成された窪みの内部に収納された半導体チップとを備えた
表示装置。
【請求項２】  前記半導体チップは前記第１の基板における窪みの内部に収納されており、
前記半導体チップと前記駆動系とを覆う状態で前記第１の基板上に形成された平坦化絶縁膜の上部に配線が形成され、この配線により前記平坦化絶縁膜に形成されたコンタクトホールを介して前記駆動系と前記半導体チップに設けられた制御系とが接続されている
請求項１記載の表示装置。
【請求項３】  前記半導体チップは前記第２の基板における窪みの内部に収納されており、
前記第１の基板上に前記駆動系に接続された配線が形成され、この配線と前記半導体チップに設けられた制御系とが接続されている
請求項１記載の表示装置。
【請求項４】  前記第１の基板と前記第２の基板との周縁部分に充填されたシール部材によって、前記半導体チップが封止されている
請求項１〜３の何れか１項に記載の表示装置。
【請求項５】  第１の基板の一主面上に、複数の画素が行列状に配置されてなる画素部と、この画素部に画素信号を書き込むべく駆動する駆動系とを形成する工程と、
前記駆動系を制御するための制御系が設けられた半導体チップを形成する工程と、
前記第１の基板および第２の基板の少なくとも一方における一主面側に形成された窪み内に、前記制御系の形成面を上方に向けた状態で前記半導体チップを嵌合させるとともに、前記半導体チップに設けられた制御系と前記第１の基板に設けられた駆動系とを接続し、前記第１の基板の一主面側と前記第２の基板の一主面側とを対向配置させる工程と、
前記第１の基板と前記第２の基板との間に電気光学効果を有する物質層を保持させる工程とを行う
表示装置の製造方法。
【請求項６】  前記第１の基板の一主面側に形成された窪み内に前記半導体チップを嵌合させ、
前記半導体チップおよび前記駆動系を覆う状態で前記第１の基板の一主面上に平坦化絶縁膜を形成し、
この平坦化絶縁膜に前記駆動系および前記半導体チップに設けられた制御系に達するコンタクトホールを形成し、
このコンタクトホールを介して前記平坦化絶縁膜上に形成した配線により前記駆動系と前記制御系とを接続する
請求項５記載の表示装置の製造方法。
【請求項７】  前記第１の基板の一主面上に前記画素部と前記駆動系を形成した後、この駆動系に接続された配線を形成し、
前記第２の基板の一主面側に形成された窪み内に、前記制御系の形成面を上方に向けた状態で前記半導体チップを嵌合させ、
前記配線と前記半導体チップに設けられた制御系を接続させる状態で、前記第１の基板の一主面側と前記第２の基板の一主面側とを対向配置させる
請求項５記載の表示装置の製造方法。
【請求項８】  前記第１の基板の一主面上に前記画素部と前記駆動系を形成した後、この駆動系に接続された配線を形成し、
この配線と前記半導体チップに設けられた制御系を接続させる状態で、前記第１の基板上に前記半導体チップを搭載し、
この半導体チップを前記第２の基板の一主面側に形成された窪み内に嵌合させる状態で、前記第１の基板の一主面側と前記第２の基板の一主面側とを対向配置させる
請求項５記載の表示装置の製造方法。
【請求項９】  前記第１の基板と前記第２の基板との間に前記半導体チップを挟み込む
請求項５〜８の何れか１項に記載の表示装置の製造方法。
【請求項１０】  前記第１の基板と前記第２の基板との周縁部分にシール部材を充填し、当該シール部材によって前記半導体チップを封止する
請求項５〜９の何れか１項に記載の表示装置の製造方法。
【請求項１１】  複数の画素が行列状に配置されてなる画素部とこの画素部に対して画素信号を書き込むべく駆動する駆動系とが形成された第１の基板と、
前記第１の基板に対向させる状態で前記画素部側に配置された第２の基板と、
前記第１の基板と前記第２の基板との間に保持された電気光学効果を有する物質層と、
前記駆動系を制御するための制御系が形成され、前記第１の基板および前記第２の基板の少なくとも一方における前記物質層側に形成された窪みの内部に収納された半導体チップとを備えた
携帯端末。
【請求項１２】  前記半導体チップは前記第１の基板における窪みの内部に収納されており、
前記半導体チップと前記駆動系とを覆う状態で前記第１の基板上に形成された平坦化絶縁膜の上部に配線が形成され、この配線により前記平坦化絶縁膜に形成されたコンタクトホールを介して前記駆動系と前記半導体チップに設けられた制御系とが接続されている
請求項１１記載の携帯端末。
【請求項１３】  前記半導体チップは前記第２の基板における窪みの内部に収納されており、
前記第１の基板上に前記駆動系に接続された配線が形成され、この配線と前記半導体チップに設けられた制御系とが接続されている
請求項１１記載の携帯端末。
【請求項１４】  前記第１の基板と前記第２の基板との周縁部分に充填されたシール部材によって、前記半導体チップが封止されている
請求項１１〜１３の何れか１項に記載の携帯端末。
【請求項１５】  第１の基板の一主面上に、複数の画素が行列状に配置されてなる画素部と、この画素部に画素信号を書き込むべく駆動する駆動系とを形成する工程と、
前記駆動系を制御するための制御系が設けられた半導体チップを形成する工程と、
前記第１の基板および第２の基板の少なくとも一方における一主面側に形成された窪み内に、前記制御系の形成面を上方に向けた状態で前記半導体チップを嵌合させるとともに、前記半導体チップに設けられた制御系と前記第１の基板に設けられた駆動系とを接続し、前記第１の基板の一主面側と前記第２の基板の一主面側とを対向配置させる工程と、
前記第１の基板と前記第２の基板との間に電気光学効果を有する物質層を保持させる工程とを行う
携帯端末の製造方法。
【請求項１６】  前記第１の基板の一主面側に形成された窪み内に前記半導体チップを嵌合させ、
前記半導体チップおよび前記駆動系を覆う状態で前記第１の基板の一主面上に平坦化絶縁膜を形成し、
この平坦化絶縁膜に前記駆動系および前記半導体チップに設けられた制御系に達するコンタクトホールを形成し、
このコンタクトホールを介して前記平坦化絶縁膜上に形成した配線により前記駆動系と前記制御系とを接続する
請求項１５記載の携帯端末の製造方法。
【請求項１７】  前記第１の基板の一主面上に前記画素部と前記駆動系を形成した後、この駆動系に接続された配線を形成し、
前記第２の基板の一主面側に形成された窪み内に、前記制御系の形成面を上方に向けた状態で前記半導体チップを嵌合させ、
前記配線と前記半導体チップに設けられた制御系を接続させる状態で、前記第１の基板の一主面側と前記第２の基板の一主面側とを対向配置させる
請求項１５記載の携帯端末の製造方法。
【請求項１８】  前記第１の基板の一主面上に前記画素部と前記駆動系を形成した後、この駆動系に接続された配線を形成し、
この配線と前記半導体チップに設けられた制御系を接続させる状態で、前記第１の基板上に前記半導体チップを搭載し、
この半導体チップを前記第２の基板の一主面側に形成された窪み内に嵌合させる状態で、前記第１の基板の一主面側と前記第２の基板の一主面側とを対向配置させる
請求項１５記載の携帯端末の製造方法。
【請求項１９】  前記第１の基板と前記第２の基板との間に前記半導体チップを挟み込む
請求項１５〜１８の何れか１項に記載の携帯端末の製造方法。
【請求項２０】  前記第１の基板と前記第２の基板との周縁部分にシール部材を充填し、当該シール部材によって前記半導体チップを封止する
請求項１５〜１９の何れか１項に記載の携帯端末の製造方法。