【手続補正書】
【提出日】平成20年10月8日(2008.10.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記抵抗膜又はダイオードは、前記第１及び第２の半導体領域と前記第２の半導体素子用半導体領域とに基づく寄生トランジスタの形成を抑制するものであることを特徴とする請求項２又は３又は４記載の半導体装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
半導体素子を形成するための複数の半導体領域を含み且つ一方の主面とこの一方の主面に対向する他方の主面とを有する半導体基体と、
前記半導体基体の前記一方の主面上に設けられた第１及び第２の電極と、
前記第１及び第２の電極間を流れる電流を制御するために前記半導体基体の前記一方の主面上に配置された制御手段とを備え、
前記半導体基体は、前記他方の主面に露出するように配置され且つ第１導電型を有している第１の半導体領域と、第１の半導体素子を形成するために前記第１の半導体領域の一部の上に配置され且つ前記一方の主面に露出する部分を有し且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域と、前記第２の半導体領域の中に形成され且つ第１導電型を有している第３の半導体領域と、前記第３の半導体領域の中に形成され且つ第２の導電型を有している第４の半導体領域と、第２の半導体素子を形成するために前記第１の半導体領域の上に配置され且つ第２導電型を有している第２の半導体素子用半導体領域と、前記第２の半導体領域と前記第２の半導体素子用半導体領域との間に配置され且つ第２導電型を有している寄生トランジスタ抑制半導体領域と、前記寄生トランジスタ抑制半導体領域と前記第２の半導体素子用半導体領域とを電気的に分離するためにこれ等の間に配置された第１導電型の分離用半導体領域又はトレンチから成る第１の分離領域と、寄生トランジスタ抑制半導体領域と前記第２の半導体領域とを電気的に分離するためにこれ等の間に配置された第１導電型の分離用半導体領域又はトレンチから成る第２の分離領域とを備え、
前記第１の電極は前記第４の半導体領域に接続され、
前記第２の電極は前記第２の半導体領域に接続され、
前記制御手段は前記第３の半導体領域の上に配置されていることを特徴とする半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
なお、請求項２に示すように、前記半導体基体は、前記他方の主面に露出するように配置され且つ第１導電型を有している第１の半導体領域と、第１の半導体素子を形成するために前記第１の半導体領域の一部の上に配置され且つ前記一方の主面に露出する部分を有し且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域と、前記第２の半導体領域の中に形成され且つ第１導電型を有している第３の半導体領域と、前記第３の半導体領域の中に形成され且つ第２の導電型を有している第４の半導体領域と、第２の半導体素子を形成するために前記第１の半導体領域の上に配置され且つ第２導電型を有している第２の半導体素子用半導体領域と、前記第２の半導体領域と前記第２の半導体素子用半導体領域とを電気的に分離するためにこれ等の間に配置された第１導電型の半導体領域又はトレンチから成る分離領域とを備え、前記第１の電極は前記第４の半導体領域に接続され、前記第２の電極は前記第２の半導体領域に接続され、前記制御手段は前記第３の半導体領域の上に配置され、前記絶縁層は前記第２の半導体領域の表面上に形成されていることが望ましい。
また、請求項３に示すように、前記抵抗膜の代わりに、前記絶縁層の上に形成され且つ第１導電型半導体領域と第２導電型半導体領域を有している半導体膜から成り且つ前記第２導電型半導体領域が前記第２の電極に電気的に接続され且つ前記第１及び第２の電極間を電流が流れることを許す極性を有しているダイオードを設けることができる。
また、請求項４に示すように、前記第２の電極は、前記第２の半導体領域の中央部分を囲むように環状に形成され、前記抵抗膜又はダイオードは前記第２の半導体領域の前記中央部分の上に前記絶縁層を介して配置されていることが望ましい。これにより、前記抵抗膜又はダイオードを設けることによる半導体基体の表面積の増大を抑えることができる。
また、請求項５に示すように、前記抵抗膜又はダイオードは、前記第１及び第２の半導体領域と前記第２の半導体素子用半導体領域とに基づく寄生トランジスタの形成を抑制することができるものであることが望ましい。
また、前記抵抗膜は、前記第１及び第２の電極間を流れる電流を所定値に制限するための抵抗値を有していることが望ましい。
また、前記抵抗膜は、前記第１、第２及び第５の半導体領域に基づく寄生トランジスタの形成を抑制し且つ前記第１及び第２の電極間を流れる電流を所定値に制限するための抵抗値を有していることが望ましい。
また、請求項６に示すように、更に、前記第２の半導体領域の中に形成され且つ第２導電型を有し且つ前記第２の半導体領域よりも高い不純物濃度を有している第５の半導体領域を有し、前記第２の電極は前記第５の半導体領域に接続されていることが望ましい。
また、請求項７に示すように、前記第１の半導体素子は、絶縁ゲート型電界効果トランジスタであり、前記第２の半導体領域はドレイン領域であり、前記第３の半導体領域はボディ領域（チャネル形成領域）であり、前記第４の半導体領域はソース領域であり、前記第１の電極はソース電極であり、前記第２の電極はドレイン電極であり、前記制御手段は、前記ソース電極と前記ドレイン電極との間において前記第３の半導体領域の表面上にゲート絶縁膜を介して配置されたゲート電極であることが望ましい。
また、請求項８に示すように、更に、前記ゲート電極と前記ドレイン電極との間に耐圧を向上させるためのフィールドプレート手段を有していることが望ましい。
また、請求項９に示すように、更に、前記第３の半導体領域と前記第２の電極との間において、前記半導体基体の前記一方の主面と前記第２の半導体領域との間に配置されたリサーフ領域を有していることが望ましい。
また、請求項１０に示すように、寄生トランジスタを抑制するための半導体装置は、半導体素子を形成するための複数の半導体領域を含み且つ一方の主面とこの一方の主面に対向する他方の主面とを有する半導体基体と、前記半導体基体の前記一方の主面上に設けられた第１及び第２の電極と、前記第１及び第２の電極間を流れる電流を制御するために前記半導体基体の前記一方の主面上に配置された制御手段とを備え、
前記半導体基体は、前記他方の主面に露出するように配置され且つ第１導電型を有している第１の半導体領域と、第１の半導体素子を形成するために前記第１の半導体領域の一部の上に配置され且つ前記一方の主面に露出する部分を有し且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域と、前記第２の半導体領域の中に形成され且つ第１導電型を有している第３の半導体領域と、前記第３の半導体領域の中に形成され且つ第２の導電型を有している第４の半導体領域と、第２の半導体素子を形成するために前記第１の半導体領域の上に配置され且つ第２導電型を有している第２の半導体素子用半導体領域と、前記第２の半導体領域と前記第２の半導体素子用半導体領域との間に配置され且つ第２導電型を有している寄生トランジスタ抑制半導体領域と、前記寄生トランジスタ抑制半導体領域と前記第２の半導体素子用半導体領域とを電気的に分離するためにこれ等の間に配置された第１導電型の分離用半導体領域又はトレンチから成る第１の分離領域と、寄生トランジスタ抑制半導体領域と前記第２の半導体領域とを電気的に分離するためにこれ等の間に配置された第１導電型の分離用半導体領域又はトレンチから成る第２の分離領域とを備え、
前記第１の電極は前記第４の半導体領域に接続され、
前記第２の電極は前記第２の半導体領域に接続され、
前記制御手段は前記第３の半導体領域の上に配置されていることが望ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
第１の半導体素子１の高耐圧化を図るためにゲート電極２０とドレイン電極１８との間においてｎ型の第２の半導体領域８の表面上にフィールドプレート手段２１が設けられている。図１のフィールドプレート手段２１は容量性プレート構造であって、ｎ型の第２の半導体領域８の表面即ち半導体基体４の一方の主面５上に絶縁膜１９と介して配置された第１、第２及び第３のフィールドプレート導体層２２，２３，２４と、第１及び第２のフィールドプレート導体層２２，２３を相互に容量結合させるためにＳｉＯ2から成る誘電体層（絶縁層）２７´を介して第１及び第２のフィールドプレート導体層２２，２３に対向している第４のフィールドプレート導体層２５と、第２及び第３のフィールドプレート導体層２３，２４を相互に容量結合させるために誘電体層２７´を介して第２及び第３のフィールドプレート導体層２３，２４に対向している第５のフィールドプレート導体層２６とから成る。第１〜第５のフィールドプレート導体層２２〜２６はゲート電極２０と同様に導電性を有するポリシコンで形成されている。また、第１、第２及び第３のフィールドプレート導体層２２，２３，２４は、ゲート電極２０と同一の工程で形成されている。なお、図１では図示を簡単にするために第１〜第５のフィールドプレート導体層２２〜２６のみが示されているが、実際には、第１〜第５のフィールドプレート導体層２２〜２６よりも多い数のフィールドプレート導体層が設けられている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図４は抵抗膜３を伴なった第１の半導体素子１が使用されているスイッチング電源装置を示す。このスイッチング電源装置は、対の交流入力端子４１，４２に接続された整流平滑回路４３と、この整流平滑回路４３の対の直流出力端子４４，４５間に接続されたトランス４６の１次巻線Ｎ１と主スイッチＱ１との直列回路と、トランス４６の２次巻線Ｎ２に接続された出力整流平滑回路４７と、主スイッチＱ１の制御端子（ゲート）に接続されたスイッチ制御回路４８と、トランス４６の３次巻線Ｎ３に接続された制御電源用整流平滑回路４９と、正の整流出力端子４４とスイッチ制御回路４８の電源端子５１との間に接続された起動回路５０とから成る。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2007134588.tif 000001
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2007134588.tif 000002
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2007134588.tif 000003
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2007134588.tif 000004
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2007134588.tif 000005