【手続補正書】
【提出日】平成20年1月9日(2008.1.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
周辺部に別の半導体集積回路を直接接続するＣＯＧ端子部を有するアクティブマトリクス型の表示装置であって、
前記ＣＯＧ端子部は、
周辺部に配置されたアルミニウムまたはアルミニウム合金の層を含む導電体で形成された接続配線と、
前記接続配線を覆う配線保護膜と、
前記配線保護膜の端子部に該当する箇所に形成された開口部と、
前記開口部の前記接続配線の表面を覆う透明導電体層と、
前記接続配線の下方に形成され前記接続配線と接続される別の配線と、
を有することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記ＣＯＧ端子部は、前記別の半導体集積回路からの信号を受け入れる信号受け入れ用ＣＯＧ端子部と、前記別の半導体集積回路へ信号を供給する信号供給用ＣＯＧ端子部の２つを含み、
前記２つのＣＯＧ端子部は、それぞれが前記接続配線と、前記配線保護膜と、前記開口部と、前記透明導電体層と、前記別の配線を有し、
前記信号受け入れ用ＣＯＧ端子部における前記接続配線は、前記別の配線を介し、表示装置内部における画素へ接続される内部配線と接続され、前記信号供給用ＣＯＧ端子部における前記接続配線は、前記別の配線を介し、外部からの信号受け入れ用に別に設けられたＯＬＢ端子部に接続されることを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記ＯＬＢ端子部も、
アルミニウムまたはアルミニウム合金の層を含む導電体で形成された接続配線と、
前記接続配線を覆う配線保護膜と、
前記配線保護膜の端子部に該当する箇所に形成された開口部と、
前記開口部の前記接続配線の表面を覆う透明導電体層と、
前記接続配線の下方に形成され前記接続配線と接続される別の配線と、
を有することを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記表示装置の表示部の各画素には、その表示を制御するための薄膜トランジスタが設けられ、
前記薄膜トランジスタは、半導体層と、前記半導体層を覆うゲート絶縁膜と、半導体層のチャネル領域の上方に当たるゲート絶縁膜上に設けられたゲート電極と、ゲート電極およびゲート絶縁膜を覆う層間絶縁膜と、を有し、
前記信号受け入れ用ＣＯＧ端子部の接続配線と前記内部配線を接続する前記別の配線および前記信号供給用ＣＯＧ端子部の接続配線と前記ＯＬＢ端子部を接続する前記別の配線は、前記ゲート電極と同一のプロセスで形成されたものであることを特徴とする表示装置。
【請求項５】
請求項２または３に記載の表示装置において、
前記接続配線と前記内部配線を接続する前記別の配線および前記接続配線と前記ＯＬＢ端子部に接続される前記別の配線は、モリブデン配線であることを特徴とする表示装置。
【請求項６】
請求項３〜５のいずれか１つに記載の表示装置において、
前記表示装置の表示部の各画素には、透明導電体を電極として利用する表示素子がそれぞれ設けられており、
前記信号受け入れ用ＣＯＧ端子部または信号供給用ＣＯＧ端子部またはＯＬＢ端子部における前記透明導電体層と、各画素の透明導電体の電極は、同一のプロセスで形成されたものであることを特徴とする表示装置。
【請求項７】
請求項３〜６のいずれか１つに記載の表示装置において、
前記信号受け入れ用ＣＯＧ端子部または信号供給用ＣＯＧ端子部またはＯＬＢ端子部における前記透明導電体層は、前記開口周辺の配線保護膜も覆うように形成されていることを特徴とする表示装置。
【請求項８】
請求項３〜７のいずれか１つに記載の表示装置において、
前記信号受け入れ用ＣＯＧ端子部または信号供給用ＣＯＧ端子部またはＯＬＢ端子部における透明導電体層は、ＩＴＯで形成されることを特徴とする表示装置。
【請求項９】
請求項３〜８のいずれか１つに記載の表示装置において、
前記内部配線は、表示装置内部の各画素へデータ信号を供給するデータラインであり、
各画素は、
一端が前記データラインに接続された薄膜トランジスタと、
前記薄膜トランジスタを覆うトランジスタ保護膜と、
を含み、
前記信号受け入れ用ＣＯＧ端子部または信号供給用ＣＯＧ端子部またはＯＬＢ端子部における配線保護膜と、前記トランジスタ保護膜は同一のプロセスで形成されたものであることを特徴とする表示装置。
【請求項１０】
請求項１〜９のいずれか１つに記載の表示装置において、
前記配線保護膜は、窒化シリコン膜であることを特徴とする表示装置。
【請求項１１】
周辺部に別の半導体集積回路を直接接続するＣＯＧ端子部を有するアクティブマトリクス型の表示装置の製造方法であって、
パネル周辺部に配置される接続配線を、アルミニウムまたはアルミニウム合金の層を含む導電体で形成するステップと、
前記接続配線を覆う配線保護膜を形成するステップと、
前記配線保護膜の端子部に該当する箇所に開口部を形成するステップと、
前記開口部の前記接続配線の表面を覆う透明導電体層を形成するステップと、
前記接続配線の形成に先立って別の配線を形成するステップと、
を有することを特徴とする表示装置の製造方法。
【請求項１２】
請求項１１に記載の表示装置の製造方法において、
前記ＣＯＧ端子部は、前記別の半導体集積回路からの信号を受け入れる信号受け入れ用ＣＯＧ端子部と、前記別の半導体集積回路へ信号を供給する信号供給用ＣＯＧ端子部の２つを含み、
前記２つのＣＯＧ端子部は、それぞれが前記接続配線と、前記配線保護膜と、前記開口部と、前記透明導電体層と、前記別の配線を有し、同一のプロセスで形成されることを特徴とする表示装置の製造方法。
【請求項１３】
請求項１１に記載の表示装置の製造方法において、
前記信号受け入れ用ＣＯＧ端子部における前記接続配線は、接続配線の形成に先立って形成された前記別の配線を介し、表示装置内部における画素へ接続される内部配線と接続され、
前記信号供給用ＣＯＧ端子部における前記接続配線は、接続配線の形成に先立って形成された別の配線を介し、外部からの信号受け入れ用ＯＬＢ端子部に接続されることを特徴とする表示装置の製造方法。
【請求項１４】
請求項１３に記載の表示装置の製造方法において、
前記ＯＬＢ端子部も、
アルミニウムまたはアルミニウム合金の層を含む導電体で形成された接続配線と、
前記接続配線を覆う配線保護膜と、
前記配線保護膜の端子部に該当する箇所に形成された開口部と、
前記開口部の前記接続配線の表面を覆う透明導電体層と、
前記接続配線の下方に形成された前記接続配線と接続させる別の配線と、
を有し、
前記ＯＬＢ端子部も前記２つのＣＯＧ端子部と同一プロセスで形成されることを特徴とする表示装置の製造方法。
【請求項１５】
請求項１４に記載の表示装置の製造方法において、
前記表示装置の表示部の各画素には、その表示を制御するための薄膜トランジスタが設けられ、
前記薄膜トランジスタは、半導体層と、前記半導体層を覆うゲート絶縁膜と、半導体層のチャネル領域の上方に当たるゲート絶縁膜上に設けられたゲート電極と、ゲート電極およびゲート絶縁膜を覆う層間絶縁膜と、を有し、
前記信号受け入れ用ＣＯＧ端子部の接続配線と前記内部配線を接続する別の配線および前記信号供給用ＣＯＧ端子部の接続配線と前記ＯＬＢ端子部を接続する別の配線は、前記ゲート電極と同一のプロセスで形成されることを特徴とする表示装置の製造方法。
【請求項１６】
請求項１１〜１５のいずれか１つに記載の表示装置の製造方法において、
前記表示装置の表示部の各画素には、透明導電体を電極として利用する表示素子がそれぞれ設けられており、
前記透明導電体層と、各画素の透明導電体の電極は、同一のプロセスで形成されることを特徴とする表示装置の製造方法。
【請求項１７】
請求項１１〜１６のいずれか１つに記載の表示装置の製造方法において、
前記透明導電体層は、前記開口周辺の配線保護膜も覆うように形成されることを特徴とする表示装置の製造方法。
【請求項１８】
請求項１１〜１７のいずれか１つに記載の表示装置の製造方法において、
前記透明導電体層は、ＩＴＯで形成されることを特徴とする表示装置の製造方法。
【請求項１９】
請求項１１〜１８のいずれか１つに記載の表示装置の製造方法において、
前記内部配線は、表示装置内部の各画素へデータ信号を供給するデータラインであり、
各画素は、
一端が前記データラインに接続された薄膜トランジスタと、
前記薄膜トランジスタを覆うトランジスタ保護膜と、
を含み、
前記配線保護膜と、前記トランジスタ保護膜とを同一のプロセスで形成することを特徴とする表示装置の製造方法。
【請求項２０】
請求項１１〜１９のいずれか１つに記載の表示装置の製造方法において、
前記配線保護膜は、窒化シリコン膜であることを特徴とする表示装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
以上説明したように、本発明によれば、端子部において、アルミニウムまたはアルミニウム系合金（好ましくはＡｌ−Ｎｄ）の層を含む導電体の接続配線上に形成した透明導電体層が用いられる。従って、ＣＯＧ構造を利用した接続において、端子部が十分な剛性を持つことが可能になる。また、透明導電体層によってアルミニウムまたはアルミニウム系合金の接続配線を覆っているため、酸化皮膜などの形成を抑制して端子部におけるコンタクト抵抗が上昇を抑制して効果的な接続が行える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
これによって、画素部においては図７（Ａ）に示すように、ＴＦＴや容量を形成する領域などに形成されたポリシリコンからなる半導体層７２を覆ってゲート絶縁膜５４が形成される。一方、ＣＯＧ端子部では、図７（Ｂ）に示すように、バッファ層５２上にゲート絶縁膜５４が形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
次に、図８（Ａ）に示すようにゲート絶縁膜５４上の、半導体層７２のチャネル領域７２ｃの上方に当たる位置にゲート電極５６がスパッタリングにより形成される（Ｓ１７）。ここで、ゲート電極５６は、上述のようにモリブデンＭｏであり、２００〜３００ｎｍの厚みで成膜される。また、このゲート電極５６は、ゲートラインＧＬの一部として形成される。また、ＳＣラインＳＣもゲートラインＧＬと同一プロセスで形成され、保持容量Ｃは、保持容量用に形成された半導体層７２がゲート絶縁膜５４を介し、ＳＣラインＳＣと対向配置されることで形成される。さらに、画素部においてゲート電極５６が形成される際に、ＣＯＧ端子部においては、図８（Ｂ）に示すように、モリブデン配線８０が同一プロセスで形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
そして、図１５（Ａ）に示すように、画素部分において、ＩＴＯからなる画素電極６４が形成される（Ｓ２７）。このときＣＯＧ端子部では、図１５（Ｂ）に示すように、除去部１８およびその周辺の保護膜１２を覆ってＩＴＯからなる透明導電体層１１０が形成される。実際には、ＩＴＯをスパッタリング成膜した後、フォトリソグラフィーおよびウェットエッチングで画素電極６４や透明導電体層１１０をパターニングする。このとき、ＣＯＧ端子部において、表面に反射膜６８と同様にＡｌ−ＮｄからなるＣＯＧ端子部２２が配置されていると、ＩＴＯ膜のウェットエッチングには、このＡｌ−Ｎｄ膜が侵されないようなエッチング、例えばエッチャントとしてシュウ酸（（ＣＯＯＨ2）・２Ｈ2Ｏ）を用いることが好ましいが、本実施形態ではＣＯＧ端子部２２は、ＩＴＯからなる透明導電体層１１０で覆われているため、各種のエッチャントを利用することができる。