(57)【特許請求の範囲】
【請求項１】
位相測定装置であって、
イ）位相差を測定すべき第１と第２の入力信号を受けるように接続しており、それら信号の波形を成形した第１と第２の成形信号を発生する波形成形手段と、
ロ）前記第１および第２の成形信号を受けるように接続しており、前記第１および第２の成形信号の間の位相差の絶対値に関係したパルス幅のパルスを含む第１論理信号を発生する位相差絶対値検出手段と、
ハ）前記第１および第２の成形信号を受けるように接続しており、前記第１および第２の成形信号の間の位相差の極性を示す第２論理信号を発生する位相差極性検出手段と、
ニ）前記第１論理信号と前記第２論理信号とを受けるように接続した結合論理手段であって、前記第２論理信号が正と負の内の一方の極性を示す場合にのみ、前記第１論理信号を第１出力論理信号として発生し、前記第２論理信号が正と負の内の他方の極性を示す場合にのみ、前記第１論理信号を第２出力論理信号として発生する、前記の結合論理手段と、
ホ）前記結合論理手段からの前記第１出力論理信号を受けるように接続しており、前記第１出力論理信号を積分してその結果を第１積分信号として発生する第１の積分手段と、
ヘ）前記結合論理手段からの前記第２出力論理信号を受けるように接続しており、前記第２出力論理信号を積分してその結果を第２積分信号として発生する第２の積分手段と、
ト）前記第１積分信号を受けるように接続した第１の入力と、前記第２積分信号を受けるように接続した第２の入力とを有し、前記第１積分信号と前記第２積分信号との差を表す差信号を発生する結合手段と、
チ）前記差信号を受けるように接続しており、前記差信号に応答して前記位相差の指示を発生する表示手段と、
を備えた位相測定装置。
【請求項２】
請求項１記載の位相測定装置であって、
前記結合手段は、前記第１の入力に接続した非反転入力と、前記第２の入力に接続した反転入力とを有する差動増幅器手段を備えたこと、
を特徴とする位相測定装置。
【請求項３】
請求項１または２に記載の位相測定装置であって、
前記位相差絶対値検出手段は、前記第１成形信号を受ける第１の入力と、前記第２成形信号を受ける第２の入力と、前記第１と第２の成形信号の排他的論理和を表す排他的論理和信号を前記第１論理信号として発生する出力と、を有する排他的論理和ゲートを備えたこと、
を特徴とする位相測定装置。
【請求項４】
請求項１から３のいずれかに記載の位相測定装置であって、
前記位相差極性検出手段は、前記第１成形信号を受けるＤ入力と、前記第２成形信号を受けるＣＬＫ入力と、前記第２論理信号を発生するＱ出力と、を有するＤ型フリップフロップを備えたこと、
を特徴とする位相測定装置。
【請求項５】
請求項１から４のいずれかに記載の位相測定装置であって、
前記結合論理手段は、
イ）前記第１論理信号を受けるように接続した第１の入力と、第２の入力と、出力と、を有する第１のＡＮＤゲートと、
ロ）前記第１論理信号を受けるように接続した第１の入力と、前記第２論理信号を受けるように接続した第２の入力と、出力と、を有する第２のＡＮＤゲートと、
ハ）前記第２論理信号を受けるように接続した入力と、前記第１ＡＮＤゲートの前記第２入力に接続した出力と、を有するインバータと、
を備えたこと、を特徴とする位相測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つの信号間の位相差を測定する位相測定装置に関するものである。
【０００２】
【従来の技術】
従来、信号間の位相差を測定する方式として、排他的論理和回路方式とフリップフロップ方式とが用いられている。排他的論理和方式は、位相差を測定する２つの信号をそれぞれ受ける２つの波形成形回路と、これらの２つの波形成形された信号を２つの入力に受ける排他的論理和ゲートと、このゲートの出力を受ける積分回路と、そして積分出力を受けるメータと、から構成されている。この回路方式では、２つの波形成形出力の排他的論理和を取るため、一方の波形のみがハイとなる期間の長さに比例した値を位相差としてメータ表示している。
【０００３】
一方、フリップフロップ方式では、同じく、位相差を測定すべき２つの信号をそれぞれ受ける２つの波形成形回路と、波形成形回路の一方の出力をセット端子に受け他方の出力をリセット端子に受けるＲＳフリップフロップと、このフリップフロップのＱ出力を受ける積分回路と、積分出力を受けるメータと、から構成されている。このフリップフロップ方式では、２つの波形成形出力の一方の前縁（または後縁）から他方の前縁（または後縁）までの期間の長さに関係した値を位相差としてメータ表示している。
【０００４】
【発明が解決しようとする課題】
上記従来の排他的論理和回路方式は、回路が簡単でしかもノイズに強いという利点があるが、測定信号の波形の形状すなわちその波形成形信号のデューティー比の変動により位相差の測定誤差が発生するという欠点がある。また、排他的論理和ゲートの出力が、位相差の絶対値のみに関係しているため、位相の遅れ進みの判別ができない。
【０００５】
一方、上記従来のフリップフロップ方式においては、やはり回路が簡単であり、また波形のデューティー比による影響を受けず、また測定エッジ（前縁または後縁）の選択ができるという利点がある。しかし、ＲＳフリップフロップのセット／リセットのタイミングがノイズの影響を受けて変動することがあるため、ノイズに対する考慮が必要となるという欠点がある。また、位相の遅れと進みとの間では、セットのタイミングとリセットのタイミングが前後に逆転するため、フリップフロップ出力が大きく変化し、したがって位相差が０度の付近でメータ出力が不安定となる欠点がある。
【０００６】
したがって、本発明の目的は、簡単な回路で位相差の絶対値に加えて遅れ進みすなわち位相差の極性の検出が可能な、位相測定装置を提供することである。
【０００７】
本発明の別の目的は、ノイズの影響を受けにくい位相測定装置を提供することである。
【０００８】
本発明の別の目的は、位相差の連続的な変化に対し連続的に変化する位相差測定出力を発生できる位相測定装置を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を実現するため、本発明による位相測定装置は、イ）位相差を測定すべき第１と第２の入力信号を受けるように接続しており、それら信号の波形を成形した第１と第２の成形信号を発生する波形成形手段と、ロ）前記第１および第２の成形信号を受けるように接続しており、前記第１および第２の成形信号の間の位相差の絶対値に関係したパルス幅のパルスを含む第１論理信号を発生する位相差絶対値検出手段と、ハ）前記第１および第２の成形信号を受けるように接続しており、前記第１および第２の成形信号の間の位相差の極性を示す第２論理信号を発生する位相差極性検出手段と、ニ）前記第１論理信号と前記第２論理信号とを受けるように接続した結合論理手段であって、前記第２論理信号が正と負の内の一方の極性を示す場合にのみ、前記第１論理信号を第１出力論理信号として発生し、前記第２論理信号が正と負の内の他方の極性を示す場合にのみ、前記第１論理信号を第２出力論理信号として発生する、前記の結合論理手段と、ホ）前記結合論理手段からの前記第１出力論理信号を受けるように接続しており、前記第１出力論理信号を積分してその結果を第１積分信号として発生する第１の積分手段と、ヘ）前記結合論理手段からの前記第２出力論理信号を受けるように接続しており、前記第２出力論理信号を積分してその結果を第２積分信号として発生する第２の積分手段と、ト）前記第１積分信号を受けるように接続した第１の入力と、前記第２積分信号を受けるように接続した第２の入力とを有し、前記第１積分信号と前記第２積分信号との差を表す差信号を発生する結合手段と、チ）前記差信号を受けるように接続しており、前記差信号に応答して前記位相差の指示を発生する表示手段と、から成る。
【００１０】
【発明の実施の形態】
次に、本発明の１実施例について、図面を参照して詳細に説明する。
【００１１】
図１は、本発明による位相測定装置であり、これは、大きく分けて、波形成形部１と、位相差絶対値／極性検出部２と、結合論理部３と、積分回路部４と、結合部５と、そして表示部６とで構成している。詳しくは、波形成形部１は、２つの波形成形回路１０，１２から成り、その各成形回路は、任意の既知の回路構成のものでよい。これら回路１０，１２はそれぞれ、位相差を測定すべき２つの入力Ａin，Ｂinを受ける入力を有しており、そしてその各々の出力には、波形を二値化して波形成形した成形出力Ａs，Ｂsを発生する。
【００１２】
次の位相差絶対値／極性検出部２は、排他的論理和ゲート２０とＤ型フリップフロップ２２とで構成している。排他的論理和ゲート２０は、１つの入力が波形成形回路１０の出力に接続して出力Ａsを受け、また別の入力が波形成形回路１２の出力に接続して出力Ａsを受ける。このゲート２０は、出力に、それら２入力、すなわち出力Ａs、Ｂsの排他的論理和演算の結果である位相差絶対値を表す出力Ｐaを発生する。すなわち、出力Ｐaは、出力Ａsと出力Ｂsの一方のみがハイのときにハイとなり、それ以外はローとなって、ハイの期間の長さでそれら出力の位相のずれの大きさを表す信号を形成する。Ｄ型フリップフロップ２２は、Ｄ入力が成形回路１０の出力に接続して出力Ａsを受け、ＣＬＫ入力が成形回路１２の出力に接続して出力Ｂsを受け、そしてＱ出力には、位相差の極性を表す出力Ｐpを発生する。すなわち、出力Ｐpは、出力Ｂsの例えば前縁または立上りエッジのときに出力Ａsがハイのときハイとなって、基準入力Ａinよりも入力Ｂinが位相が遅れていること（すなわち、位相差極性が負）を示し、逆に、出力Ｂsの前縁または立上りエッジのときに出力Ａsがローのときローとなって、基準入力Ａinよりも入力Ｂinが位相が進んでいること（すなわち、位相差極性が正）を示す。
【００１３】
次に、結合論理部３は、２つのＡＮＤゲート３０，３２と、１つのインバータとから成る論理回路で構成している。ＡＮＤゲート３０，３２は、各々の１つの入力が排他的論理和ゲート２０の出力に接続して位相差絶対値出力Ｐaを受け、そしてゲート３０の他方の入力はインバータ３４の出力に接続している。ゲート３２の他方の入力は、インバータ３４の入力と共にフリップフロップ２２のＱ出力に接続して位相差極性出力Ｐpを受けるようになっている。ＡＮＤゲート３０は、位相差極性出力Ｐpがローのときすなわち進相状態を示すときのみ位相差絶対値出力Ｐaを通過させることにより、進相量出力Ｐleadを発生する。一方、ＡＮＤゲート３２は、位相差極性出力Ｐpがハイのときすなわち遅相状態を示すときのみ位相差絶対値出力Ｐaを通過させることにより、遅相量出力Ｐlagを発生する。
【００１４】
次に、積分回路部４は、２つの積分回路４０，４２から構成しており、各積分回路は、任意の既知の回路構成のものでよい。積分回路４０は、入力がＡＮＤゲート３０の出力に接続して進相量出力Ｐleadを受け、そしてこれを積分した進相量積分出力Ｉleadをその出力に発生する。一方、積分回路４２は、入力がＡＮＤゲート３２の出力に接続して遅相量出力Ｐlagを受け、そしてこれを積分した遅相量積分出力Ｉlagをその出力に発生する。
【００１５】
次に、これら出力を受ける結合部５は、差動増幅器から成っており、これは、演算増幅器５０と一群の抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４とから成る構成のものである。詳しくは、演算増幅器５０の反転入力は、抵抗器Ｒ１を介して積分回路４２の出力に接続して出力Ｉlagを受けるようになっており、そして非反転入力は、抵抗器Ｒ３を介して積分回路４０の出力に接続して出力Ｉleadを受けるようになっている。抵抗器Ｒ２は、演算増幅器の反転入力と出力との間に接続し、抵抗器Ｒ４は、非反転入力と接地との間に接続している。この差動増幅器は、Ｒ１−Ｒ４の値の設定により、反転入力と非反転入力のゲインを等しくしている。したがって、差動増幅器は、受ける２つの入力の間の差すなわち（Ｉlead−Ｉlag）をアナログ的に求め、そしてこの差に比例した位相差出力Ｐdを発生する。
【００１６】
最後に、表示部６は、アナログ式で位相差の指示を行うメータ６０で構成し、このメータは、結合部５からの位相差出力Ｐdを受ける入力を備えている。
【００１７】
次に、図２を参照して、本発明による位相測定装置の動作について説明する。説明のため、基準となる正弦波の入力Ａinに対し、入力Ａinと同じ周期の正弦波入力Ｂinが角度θだけ遅れているとする。この場合、波形成形部１は、所定のしきい値、本例では正弦波の中間値である０ボルトで二値化することにより波形成形する。したがって、これら成形波形Ａs，Ｂsのデューティー比は５０％である。この結果、次の排他的論理和ゲート２０では、入力Ａinの周期を基準にしたとき、０度〜θ度と１８０度〜（１８０＋θ）度の間ハイとなる出力Ｐaを発生する。また、フリップフロップ２２は、ＣＬＫ端子の成形出力Ｂsの前縁時すなわち立上り時に成形入力Ａsが正であるため、位相差極性出力Ｐpは位相の遅れを示すハイとなる。出力Ｐpがハイのときには、ＡＮＤゲート３０は閉じて、進相量出力Ｐleadはローなる一方、ゲート３２が開いて、位相差絶対値出力Ｐaが遅相量出力Ｐlagとなる。これにより、積分出力Ｉleadはゼロとなり、積分出力Ｉlagは、正のある値を取る。このとき、差動増幅器の出力Ｐdは、積分出力Ｉlagに比例した値となって、これが表す正の位相差をメータ６０を指示する。
【００１８】
一方、入力Ａinに対し入力Ｂinの位相が進んでいる場合には、上記の場合と逆になって、出力Ｐpがロー、ＡＮＤゲート３２が閉じて遅相量出力Ｐlagはローなる一方、ゲート３０が開いて位相差絶対値出力Ｐaが進相量出力Ｐleadとなり、また、積分出力Ｉlagはゼロ、積分出力Ｉleadは正のある値を取る。これにより、差動増幅器の出力Ｐdは、積分出力Ｉleadに比例した値となり、メータ６０はその値が表す負の位相差を指示する。
【００１９】
入力Ａinと入力Ｂinとが同相の場合には、出力Ｐpがわずかなタイミングの違いによりローまたはハイのいずれか一方となるため、ＡＮＤゲート３０または３２のいずれか一方が開く。しかし、同相の場合には、位相差絶対値出力Ｐa、ＰleadとＰlagは完全にローあるいはほとんどローに留まり、したがって積分出力ＩleadとＩlagはゼロまたはほぼゼロになる。この結果、差動増幅器の出力Ｐdしたがってメータ６０が示す位相差もゼロまたはほぼゼロとなる。
【００２０】
これにより、図３に示すように、位相差が負から正へあるいは正から負へとゼロを交差して連続的に変化するときでも、差動増幅器の出力Ｐdは連続的に変化し、ゼロを交差する連続的変化時においても、差動増幅器出力Ｐdに何ら不連続は生じない。このように、本発明の位相測定装置によれば、簡単な回路構成で、位相差の絶対値および極性について、不連続のない指示を提供する。
【００２１】
以上に説明した本発明の実施例においては、以下のような変更が可能である。第１に、排他的論理和ゲート２０とＤ型フリップフロップ２２とは、これと等価の機能を果すものであれば、その他の任意の回路構成で実現してもよい。また、結合論理部も、２つのＡＮＤゲートと１つのインバータとで構成したが、これと等価の機能を果す任意のその他の回路構成で実現することも可能である。第２に、メータ６０は、アナログ式ではなく、デジタル式の指示器とすることもできる。
【００２２】
【発明の効果】
以上、本発明による位相測定装置によれば、結合論理部と結合部との組み合せにより、連続した位相差測定出力が発生可能である。また、位相差の絶対値検出と極性検出を行うことにより、位相差の遅れ進みの検出も可能となる。さらに、排他的論理和ゲートの使用により、ノイズの影響を受けにくい回路構成を実現している。
【図面の簡単な説明】
【図１】本発明による位相測定装置を示すブロック回路図。
【図２】図１の位相測定装置内に現れる出力の波形を示すタイミング図。
【図３】図１の位相測定装置における、差動増幅器出力とこれが表す位相差との関係を示すグラフ。
【符号の説明】
１：波形成形部
２：位相差絶対値／極性検出部
３：結合論理部
４：積分回路部
５：結合部
６：表示部
【図１】
0004195520.tif 000002
【図２】
0004195520.tif 000003
【図３】
0004195520.tif 000004