【手続補正書】
【提出日】平成20年3月27日(2008.3.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された少なくとも一つの導電性シリコン膜と、
前記導電性シリコン膜の各々の上に形成され、金属原子およびシリコン原子を含むシリサイド膜と、
前記シリサイド膜上に形成され、金属原子、窒素原子およびシリコン原子を含む第１の組合わせ、または、酸素原子と窒素原子とのうち少なくとも一方およびシリコン原子を含む第２の組合わせ、または、金属原子および窒素原子を含む第３の組合わせ、のいずれかを有するバリア膜と、
前記バリア膜上に形成された金属膜と
を備え、
前記導電性シリコン膜の各々中にはドーパントが含まれ、
前記シリサイド膜は、前記導電性シリコン膜の各々上において不連続な島状に形成されている
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記シリサイド膜に含まれる前記金属原子は、Ｗ，Ｍｏ，Ｔｉ，Ｔａ，Ｎｂ，Ｖ，Ｚｒ，Ｈｆ，Ｃｒ，Ｃｏのうちの１つまたは複数である
半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記バリア膜は、前記第１または第３の組合わせを有し、
前記バリア膜に含まれる前記金属原子は、Ｗ，Ｍｏ，Ｔｉ，Ｔａ，Ｎｂ，Ｖ，Ｚｒ，Ｈｆ，Ｃｒ，Ｃｏのうちの１つまたは複数である
半導体装置。
【請求項４】
請求項１に記載の半導体装置を少なくとも２つ、第１および第２の半導体装置として備え、
前記第１および第２の半導体装置の前記導電性シリコン膜、シリサイド膜、バリア膜および金属膜を含む構造をゲート電極とし、
前記第１および第２の半導体装置の前記基板および前記導電性シリコン膜の間にはそれぞれさらに、ゲート絶縁膜が形成され、
前記第１および第２の半導体装置の前記基板内にはそれぞれさらに、ウェルおよびソース／ドレイン電極が形成され、
前記第１および第２の半導体装置の間で前記導電性シリコン膜同士が電気的に接続された
ＣＭＯＳトランジスタ。
【請求項５】
基板上に導電性シリコン膜を形成する工程（ａ）と、
前記導電性シリコン膜上に、金属原子およびシリコン原子を含むシリサイド膜を形成する工程（ｂ）と、
前記シリサイド膜上に、金属原子、窒素原子およびシリコン原子を含む第１の組合わせ、または、酸素原子と窒素原子とのうち少なくとも一方およびシリコン原子を含む第２の組合わせ、または、金属原子および窒素原子を含む第３の組合わせ、のいずれかを有するバリア膜を形成する工程（ｃ）と、
前記バリア膜上に金属膜を形成する工程（ｄ）と、
前記導電性シリコン膜、前記シリサイド膜、前記バリア膜および前記金属膜を、フォトリソグラフィ技術およびエッチング技術を用いてパターニングする工程（ｅ）と、
前記導電性シリコン膜中にドーパントを注入する工程（ｆ）と、
前記シリサイド膜に熱処理を行い、前記シリサイド膜を不連続な島状に形成する工程（ｇ）と
を備える半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記シリサイド膜の膜厚はおよそ１０ｎｍ以下に設定される
半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
【課題を解決するための手段】
請求項１に記載の発明は、基板と、前記基板上に形成された導電性シリコン膜と、前記導電性シリコン膜上に形成され、金属原子およびシリコン原子を含むシリサイド膜と、前記シリサイド膜上に形成され、金属原子、窒素原子およびシリコン原子を含む第１の組合わせ、または、酸素原子と窒素原子とのうち少なくとも一方およびシリコン原子を含む第２の組合わせ、または、金属原子および窒素原子を含む第３の組合わせ、のいずれかを有するバリア膜と、前記バリア膜上に形成された金属膜とを備え、前記導電性シリコン膜中にはドーパントが含まれ、前記シリサイド膜は、前記導電性シリコン膜上において不連続な島状に形成されている半導体装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
請求項２に記載の発明は、請求項１に記載の半導体装置であって、前記シリサイド膜に含まれる前記金属原子は、Ｗ，Ｍｏ，Ｔｉ，Ｔａ，Ｎｂ，Ｖ，Ｚｒ，Ｈｆ，Ｃｒ，Ｃｏのうちの１つまたは複数である半導体装置である。また請求項３に記載の発明は、請求項１に記載の半導体装置であって、前記バリア膜は、前記第１または第３の組合わせを有し、前記バリア膜に含まれる前記金属原子は、Ｗ，Ｍｏ，Ｔｉ，Ｔａ，Ｎｂ，Ｖ，Ｚｒ，Ｈｆ，Ｃｒ，Ｃｏのうちの１つまたは複数である半導体装置である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
請求項５に記載の発明は、基板上に導電性シリコン膜を形成する工程（ａ）と、前記導電性シリコン膜上に、金属原子およびシリコン原子を含むシリサイド膜を形成する工程（ｂ）と、前記シリサイド膜上に、金属原子、窒素原子およびシリコン原子を含む第１の組合わせ、または、酸素原子と窒素原子とのうち少なくとも一方およびシリコン原子を含む第２の組合わせ、または、金属原子および窒素原子を含む第３の組合わせ、のいずれかを有するバリア膜を形成する工程（ｃ）と、前記バリア膜上に金属膜を形成する工程（ｄ）と、前記導電性シリコン膜、前記シリサイド膜、前記バリア膜および前記金属膜を、フォトリソグラフィ技術およびエッチング技術を用いてパターニングする工程（ｅ）と、前記導電性シリコン膜中にドーパントを注入する工程（ｆ）と、前記シリサイド膜に熱処理を行い、前記シリサイド膜を不連続な島状に形成する工程（ｇ）とを備える半導体装置の製造方法である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
請求項６に記載の発明は、請求項５に記載の半導体装置の製造方法であって、前記シリサイド膜の膜厚はおよそ１０ｎｍ以下に設定される半導体装置の製造方法である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
請求項４に記載の発明は、請求項１に記載の半導体装置を少なくとも２つ、第１および第２の半導体装置として備え、前記第１および第２の半導体装置の前記導電性シリコン膜、シリサイド膜、バリア膜および金属膜を含む構造をゲート電極とし、前記第１および第２の半導体装置の前記基板および前記導電性シリコン膜の間にはそれぞれさらに、ゲート絶縁膜が形成され、前記第１および第２の半導体装置の前記基板内にはそれぞれさらに、ウェルおよびソース／ドレイン電極が形成され、前記第１および第２の半導体装置の間で前記導電性シリコン膜同士が電気的に接続されたＣＭＯＳトランジスタである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
【発明の効果】
請求項１乃至請求項３に記載の発明によれば、導電性シリコン膜とバリア膜との間にシリサイド膜が挿入されているので、低抵抗性かつオーミック性を示すポリメタルゲート電極を備える半導体装置を実現することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
また、シリサイド膜が、不連続な島状に形成されているので、シリサイド膜がたとえ導電性シリコン膜中のドーパントを吸い上げたとしても、各島同士の間には導電性シリコン膜が存在するので、各島間をドーパントが移動しにくい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１３１
【補正方法】変更
【補正の内容】
【０１３１】
請求項５に記載の発明によれば、請求項１にかかる半導体装置を製造することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１３３
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１３４
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
請求項６に記載の発明によれば、シリサイド膜が島状に凝集しやすい。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【０１３６】
請求項４に記載の発明によれば、請求項１に記載の半導体装置の導電性シリコン膜、シリサイド膜、バリア膜および金属膜を含む構造をゲート電極とするので、第１および第２の半導体装置のゲート電極間でドーパントが移動しにくく、その結果、しきい値電圧の値の変化が発生しにくい。