【手続補正書】
【提出日】平成19年11月13日(2007.11.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】薄膜トランジスタアレイ基板およびそれを用いた表示装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  画素電極と、該画素電極に接続されたスイッチング素子と、該スイッチング素子に接続されたゲート配線およびソース配線とを備える表示部が表面に形成され、さらに該表示部の外側に、前記ゲート配線および前記ソース配線に外部信号源からの電気配線を接続するための端子部が形成されてなる薄膜トランジスタアレイ基板であって、
前記端子部が、前記外部信号源からの電気配線が接続される端子電極と、該端子電極の下層に配置されコンタクトホールを介して該端子電極へと接続される第１の金属配線および第２の金属配線を有し、前記第１の金属配線は前記表示部側に形成され、前記第２の金属配線は基板切断または面取りがなされる側に形成され、
前記第１の金属配線と前記第２の金属配線とはあいだに絶縁膜を介しており、
前記第１の金属配線は前記絶縁膜より上層に形成され、前記第２の金属配線は前記絶縁膜より下層に形成されていることを特徴とする薄膜トランジスタアレイ基板。
【請求項２】  前記第１または第２の金属配線の一方が前記ソース配線と同層で形成され、他方の金属配線が前記ゲート配線と同層で形成されていることを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項３】  前記第１の金属配線が前記ソース配線へと接続されていることを特徴とする請求項１または２記載の薄膜トランジスタアレイ基板。
【請求項４】  前記第１の金属配線が前記ゲート配線へと接続されていることを特徴とする請求項１または２記載の薄膜トランジスタアレイ基板。
【請求項５】  請求項１〜４のいずれかに記載の薄膜トランジスタアレイ基板を用いた表示装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタアレイ基板およびそれを用いた表示装置に関し、とくに薄膜トランジスタ（以下、ＴＦＴともいう）をスイッチング素子として搭載したアクティブマトリクス型の薄膜トランジスタアレイ基板に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
薄膜トランジスタアレイ基板は、一対の基板間に液晶材料を挟持してなる。図５に、一方の基板について、その拡大平面図を示す。図５に示すように、一方の基板には縦横のマトリクス状に画素電極１５が設けられ、各画素電極への電圧印加を制御するためにスイッチング素子が設けられている。スイッチング素子としては薄膜トランジスタ１７が用いられることが多い。そのため、この基板はＴＦＴアレイ基板と呼ばれる。ＴＦＴアレイ基板には、さらに、各ＴＦＴ１７に電気信号を供給するために、ゲート配線２およびソース配線９が設けられている。ゲート配線２への信号印加によってＴＦＴ１７をオンにすると、ソース配線９の電位が画素電極１５へと書き込まれる。もう一方の基板の表面には、対向電極が設けられており、対向電極−画素電極間の電位差によってあいだに挟まれた液晶が駆動され、所望の表示を得ることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
製造工程中に静電気などによってＴＦＴ１７が破壊されることがないように、ソース端子１８およびゲート端子１９は、ショートリング２３に接続されている。製造工程の最終段階で、ＴＦＴアレイ基板の端部を切り落としてショートリング２３を除去し、その後、各ソース端子１８、ゲート端子１９に信号源からの配線を接続して薄膜トランジスタアレイ基板は完成する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明は、叙上のような問題点を解消するためになされたもので、基板の切断および面取りによる金属層のはがれを防止して、信頼性の高い薄膜トランジスタアレイ基板を得ることを目的とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【課題を解決するための手段】
本発明にかかわる薄膜トランジスタアレイ基板は、一対の基板間に液晶材料を挟持してなり、一方の基板に、画素電極と、該画素電極に電気的に接続されたスイッチング素子と、該スイッチング素子に電気的に接続されたゲート配線およびソース配線とを備える表示部が形成され、さらに該表示部の外側に、前記ゲート配線および前記ソース配線に外部信号源からの電気配線を接続するための端子部が形成されてなる薄膜トランジスタアレイ基板であって、前記端子部が、基板の最上層に位置し前記外部信号源からの電気配線が接続される端子電極と、該端子電極の下層に配置されコンタクトホールを介して該端子電極へと接続される第１の金属配線および第２の金属配線を有し、前記第１の金属配線は前記表示部側に形成され、前記第２の金属配線は基板切断または面取りがなされる側に形成され、前記第１の金属配線と前記第２の金属配線とはあいだに絶縁膜を介しており、前記第１の金属配線は前記絶縁膜より上層に形成され、前記第２の金属配線は前記絶縁膜より下層に形成されていることを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、第１および第２の金属配線の一方がソース配線へと接続されていることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
あるいは、第１および第２の金属配線の一方がゲート配線へと接続されていることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図１，２は本発明の実施の形態１による薄膜トランジスタアレイ基板について、ＴＦＴおよびソース端子の製造工程を示す断面図である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
つぎに、本実施の形態による薄膜トランジスタアレイ基板の製造方法を説明する。まず、図１（ａ）に示すように、絶縁性基板１の表面にたとえばＣｕやＡｌなどの金属膜をスパッタ法により成膜したあと、写真製版法より形成したレジストを用いてパターニングし、ゲート配線２およびショートリングへの取り出し配線３を形成する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
以上の工程により形成されたＴＦＴアレイ基板の表面にさらに配向膜を形成し、透明絶縁性基板上に遮光膜、対向電極、配向膜などを形成してなる対向基板を対向配置し、両基板のあいだに液晶材料を注入してシール材で封止し、そののちＴＦＴアレイ基板の端部を切断してショートリング２３を除去し、切断面の面取りを行なうことにより薄膜トランジスタアレイ基板を構成する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
本実施の形態による薄膜トランジスタアレイ基板においては、図３のソース端子１８の拡大図に示すように、端子部形成時に端子電極１６の下層の金属配線を、表示部側と基板端部側とでそれぞれ別の金属層から形成する。つまり、表示部側の金属配線であるソース配線９はソース電極７やドレイン電極８と同一の金属層から形成され、基板端部側すなわちショートリング側の金属配線である取り出し配線３はゲート配線２と同一の金属層から形成される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
本発明によれば、図３に示した切断位置２４において、金属配線すなわち取り出し配線３がゲート絶縁膜４よりも下層にある。したがって、基板切断時の面取りによって取り出し配線３が削られることがなくなる、あるいは削られる量が少なくなり、金属膜片の発生を最小限に抑制することができる。また、上層に位置するゲート絶縁膜４が抑えの役割を果たすため、この点からも、取り出し配線３の剥離を抑制して金属膜片の発生を防ぎ、端子間短絡の発生を防止することができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
【発明の効果】
以上のように、本発明によれば、端子部で端子電極の下層に位置する金属配線において、基板端部側の金属配線を表示部側の金属配線と別層に形成しているため、基板の切断および面取り工程時に、金属配線がはがれて金属膜片を生じることを防ぎ、金属膜片による端子間ショートを防止して、より信頼性の高い薄膜トランジスタアレイ基板を得ることができる。また、切断および面取りを行なう位置を端子電極のすぐ近くとしても端子間ショートを生じることがないため、高精度の切断面取り設備が不要となる、薄膜トランジスタアレイ基板の小型化が可能となる、切断しろを小さくして材料の無駄を少なくすることができるなどの利点がある。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】
本発明の実施の形態１による薄膜トランジスタアレイ基板の製造工程を示す断面図である。
【図２】
本発明の実施の形態１による薄膜トランジスタアレイ基板の製造工程を示す断面図であり、図１に続く工程を表わした図である。
【図３】
本発明の実施の形態１による薄膜トランジスタアレイ基板について、端子部を拡大して示した平面図、および断面図である。
【図４】
薄膜トランジスタアレイ基板の全体を示す概略平面図である。
【図５】
薄膜トランジスタアレイ基板を示す平面図であり、とくに表示部の画素を示す図である。
【図６】
従来の技術による薄膜トランジスタアレイ基板の製造工程を示す断面図である。
【図７】
従来の技術による薄膜トランジスタアレイ基板の製造工程を示す断面図である。
【図８】
従来の技術による薄膜トランジスタアレイ基板について、端子部を拡大して示した平面図、および断面図である。
【符号の説明】
１  基板
２  ゲート配線
３  ショートリングへの取り出し配線
４  ゲート絶縁膜
５  半導体層
６  コンタクト層
７  ソース電極
８  ドレイン電極
９  ソース配線
１０  チャネル部
１１  パッシベーション膜
１２、１３、１４  コンタクトホール
１５  画素電極
１６  端子電極
１７  ＴＦＴ
１８  ソース端子
１９  ゲート端子
２０、２１  端子部
２２  表示部
２３  ショートリング
２４  切断位置