【手続補正書】
【提出日】平成20年7月9日(2008.7.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３５
【補正方法】変更
【補正の内容】
【請求項３５】  記憶データを保持するための複数のメモリセルを備え、
各前記メモリセルは、
データ読出時に選択的にオンするアクセスゲートと、
前記アクセスゲートと直列に接続されて、前記記憶データに応じて、第１の電気抵抗および前記第１の電気抵抗より大きい第２の電気抵抗の一方を有する磁気記憶部を含み、
前記磁気記憶部は、
固定された磁化方向を有する第１の磁気層と、
書込まれる前記記憶データに応じて、前記第１の磁気層に対して同一方向および反対方向のいずれかに磁化される第２の磁気層と、
前記第１および第２の磁気層の間に形成される第１の絶縁膜とを有し、
データ読出時において、前記複数のメモリセルのうちのデータ読出対象に選択された選択メモリセルのターンオンしたアクセスゲートを介して、前記選択メモリセルの磁気記憶部と電気的に結合されるデータ線と、
前記データ読出時において、前記データ線の電圧と比較するための読出参照電圧を伝達する参照データ線と、
各々が、前記複数のメモリセルの一定区分ごとに配置され、前記読出参照電圧を生成するための複数のダミーメリセルとをさらに備え、
各前記ダミーメモリセルは、
前記データ読出時に選択的にターンオンするダミーアクセスゲートと、
前記ダミーアクセスゲートのターンオンに応答して、前記参照データ線と電気的に結合される複数のダミー磁気記憶部とを含み、
各前記ダミー磁気記憶部は、
固定方向に磁化される第３の磁気層と、
前記第３の磁気層と同一方向および反対方向のいずれかに磁化される第４の磁気層と、
前記第３および第４の磁気層の間に形成される第２の絶縁膜とを有し、
各ダミー磁気記憶部は、前記複数のダミー磁気記憶部のうちの他の少なくとも１つと直列に接続される、薄膜磁性体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項３６
【補正方法】変更
【補正の内容】
【請求項３６】  前記複数の磁気記憶部の合成抵抗は、前記第１の電気抵抗と同等であり、
前記ダミーアクセスゲートのターンオン時における電気抵抗は、前記アクセスゲートのターンオン時における電気抵抗よりも、前記第１および第２の電気抵抗の差分より小さい第３の電気抵抗だけ大きい、請求項３４記載の薄膜磁性体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項３８
【補正方法】変更
【補正の内容】
【請求項３８】  前記複数のダミー磁気記憶部の合成抵抗は、前記第１および第２の電気抵抗の中間値である第３の電気抵抗と同等であり、
前記ダミーアクセスゲートのターンオン時における電気抵抗は、前記アクセスゲートのターンオン時における電気抵抗と同等である、請求項３５記載の薄膜磁性体記憶装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
図２は、図１に示されるメモリアレイ１０の構成を示す概念図である。
図２を参照して、メモリアレイ１０は、ｎ行×ｍ列（ｎ，ｍ：自然数）に配置された複数のＭＴＪメモリセルＭＣを含む。以下においては、ＭＴＪメモリセルを単に「メモリセル」とも称する。各メモリセルＭＣは、図６６と同様の構成を有し、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。半導体基板上に、メモリセルを行列状に配置することによって、高集積化されたＭＲＡＭデバイスを実現することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
この結果、磁化困難軸領域のような特性を有する領域を自由磁気層１０３として有するメモリセルにおいては、データ読出時において、記憶データレベルに対応する電気抵抗値の変化量を十分確保できず信号マージンの確保が困難になる。また、データ書込時において、磁化方向を十分に反転させるために必要な印加磁界が増大し、データ書込電流の増加を招く。この結果、消費電流の増大および磁気ノイズの増加といった問題点が生じてしまう。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
このような構成のうち、図１０においては固定磁気層１０２および自由磁気層１０３が同一方向に沿って配置される構成が示されており、図９においては固定磁気層１０２および自由磁気層１０３が互いに交差するにそれぞれ沿って配置される構成が示されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
図１５を参照して、ダイオードを用いたメモリセルＭＣＤは、図１４に示した構成と同様に、トンネル磁気抵抗素子ＴＭＲおよびアクセスダイオードＤＭを備える。ＭＴＪメモリセルＭＣＤにおいては、リードワード線ＲＷＬとライトワード線ＷＷＬとが分割して配置される点が、図１４に示したメモリセルＭＣＤＤの構成と異なる。ビット線ＢＬは、ライトワード線ＷＷＬおよびリードワード線ＲＷＬと交差する方向に配置され、トンネル磁気抵抗素子ＴＭＲと電気的に結合される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
アクセスダイオードＤＭは、磁気トンネル磁気抵抗素子ＴＭＲからリードワード線ＲＷＬに向かう方向を順方向として、両者の間に結合される。ライトワード線ＷＷＬは、他の配線と接続されることなく、トンネル磁気抵抗素子ＴＭＲと近接して設けられる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１６５
【補正方法】変更
【補正の内容】
【０１６５】
したがって、ほぼ同じ強度のデータ書込磁界をトンネル磁気抵抗素子ＴＭＲに与えるためには、ビット線ＢＬよりも大きなデータ書込電流をライトワード線ＷＷＬに対して流す必要がある。既に説明したように、ビット線ＢＬおよびライトワード線ＷＷＬは、電気抵抗値を小さくするために金属配線層に形成されるが、配線に流れる電流密度が過大となると、エレクトロマイグレーション現象に起因する断線や配線間短絡が発生して、動作の信頼性に支障をきたす場合がある。このため、データ書込電流が流れる配線の電流密度を抑制することが望ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２０４
【補正方法】変更
【補正の内容】
【０２０４】
図３２を参照して、実施の形態２の変形例３に従う第１の構成例においては、列方向に隣接メモリセル間でソース側コンタクト１３０ｓが共有される。さらに、繰り返し単位１４０ｆにかかわらずソース側コンタクト１３０ｓおよびドレイン側コンタクト１３０ｄの各々は、等間隔で配置されるので、各メモリセルＭＣのメモリセルサイズは、６Ｆ2で設計される。繰り返し単位１４０ｆは、同一のソース側コンタクト１３０ｓを共有する２個のメモリセルＭＣに対応する。メモリアレイ１０において、繰り返し単位１４０ｆが連続的に配置されて、メモリセルＭＣが行列状に配置される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０３６４
【補正方法】変更
【補正の内容】
【０３６４】
トンネル磁気抵抗素子ＴＭＲは、実施の形態１で説明したように、反強磁性体層１０１、固定磁気層１０２、自由磁気層１０３および絶縁膜で形成されるトンネルバリア１０４を含む。固定磁気層１０２が一定の固定方向に磁化されている一方で、自由磁気層１０３は、データ書込電流によって発生したデータ書込磁界に応じた方向に磁化される。なお、図５０以降においては表記の都合上、トンネルバリア１０４を、実施の形態１とは異なるハッチング模様によって示す。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０３７７
【補正方法】変更
【補正の内容】
【０３７７】
したがって、トンネル磁気抵抗素子ＴＭＲｄｂの電気抵抗値は、図５０に示したトンネル磁気抵抗素子ＴＭＲｄａと同様に、メモリセルＭＣの電気抵抗ＲｈおよびＲｌの中間値に設定される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０３７８
【補正方法】変更
【補正の内容】
【０３７８】
図５０および図５１に示されるように、トンネル磁気抵抗素子ＴＭＲｄａおよびＴＭＲｄｂにおける固定磁気層１０２の磁化方向と、メモリセルＭＣ内のトンネル磁気抵抗素子ＴＭＲの磁化方向とは同一である。したがって、チップ製造時において、メモリセル中の固定磁気層と、ダミーメモリセル中の固定磁気層とを、同時に一方向に磁化できるので、製造工程が簡易化される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０３８１
【補正方法】変更
【補正の内容】
【０３８１】
図５２を参照して、実施の形態４の第３の構成例に従うダミーメモリセルＤＭＣｃは、リファレンスビット線ＢＬｒｅｆと接地電圧Ｖｓｓとの間に直列に結合されるＫ個（Ｋ：２以上の整数）のトンネル磁気抵抗素子ＴＭＲｄｃとダミーアクセストランジスタＡＴＲｄとを備える。図５２においては、一例としてＫ＝２である場合が示される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０３８４
【補正方法】変更
【補正の内容】
【０３８４】
特に、たとえばＫ＝２として、トンネル磁気抵抗素子ＴＭＲｄｃの形状を正方形に近づけることによって、固定磁気層１０２および自由磁気層１０３のそれぞれにおける磁化状態を安定化することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０３９６
【補正方法】変更
【補正の内容】
【０３９６】
図５５を参照して、実施の形態４の変形例１に従うダミーメモリセルＤＭＣｅは、トンネル磁気抵抗素子２０１、２０２、２０３および２０４と、アクセストランジスタＡＴＲｄｄとを含む。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０４００
【補正方法】変更
【補正の内容】
【０４００】
ダミーアクセストランジスタＡＴＲｄｄにおいて、メモリセルＭＣ中のアクセストランジスタＡＴＲと比較して、チャネル幅Ｗおよびチャネル長Ｌの比、すなわちＷ／Ｌを小さくすることにより、上述のチャネル抵抗ＲＴＧ（ｄｍ）を得ることができる。具体的には、アクセストランジスタＡＴＲおよびダミーアクセストランジスタＡＴＲｄｄの各々のチャネル幅を同等に設計し、かつ、ダミーアクセストランジスタＡＴＲｄｄのチャネル長ＬをアクセストランジスタＡＴＲより長く設計することによって、ターンオン時においてチャネル抵抗ＲＴＧ（ｄｍ）を有するダミーアクセストランジスタＡＴＲｄｄを作製することができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０４０８
【補正方法】変更
【補正の内容】
【０４０８】
データ読出時においては、選択行に対応するリードワード線ＲＷＬがＨレベルに活性化（電源電圧Ｖｃｃ）に活性化される。一方、ダミーリードワード線ＤＲＷＬは、リファレンスビット線ＢＬｒｅｆにダミーメモリセルＤＭＣｆを結合するためにＨレベルに活性化される。ダミーリードワード線ＤＲＷＬは、活性化時（Ｈレベル）において、可変電圧ＶＤＷＬに設定される。選択メモリセルに対応するビット線およびダミーメモリセルと結合されるリファレンスビット線ＢＬｒｅｆのそれぞれには、センス電流Ｉｓが供給される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０４０９
【補正方法】変更
【補正の内容】
【０４０９】
可変電圧ＶＤＷＬは、ダミーメモリセルＤＭＣｆ中のアクセストランジスタＡＴＲｄｄのチャネル抵抗が、ＲＴＧ（ｄｍ）となるように調整可能である。この結果、リファレンスビット線ＢＬｒｅｆにおいて、選択メモリセルが“１”および“０”をそれぞれ記憶している場合に対応するビット線電圧の中間値である読出参照電圧Ｖｒｅｆを生成することができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０４１３
【補正方法】変更
【補正の内容】
【０４１３】
トンネル磁気抵抗素子ＴＭＲにおいては、図５７に示したダミーメモリセルＤＭＣｆの場合と同様に、自由磁気層１０３の磁化方向は、固定磁気層１０２と同一方向に固定される。この結果、トンネル磁気抵抗素子ＴＭＲの電気抵抗値はＲｌに固定される。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０４１５
【補正方法】変更
【補正の内容】
【０４１５】
次に、ダミーメモリセルＤＭＣｇの動作について説明する。
図６０を参照して、データ読出時において、ダミーリードワード線ＤＲＷＬの活性化時における電圧は、選択メモリセルに対応するリードワード線ＲＷＬと同様に、電源電圧Ｖｃｃに設定される。一方、アクセストランジスタＡＴＲｄ２のゲートと接続される配線ＤＲＷＬｔは、制御電圧Ｖｒｍを伝達する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０４１８
【補正方法】変更
【補正の内容】
【０４１８】
データ書込時における動作は、図５８と同様であるので詳細な説明は省略する。なお、ダミーメモリセルＤＭＣｇに磁化方向は一定方向であるので、実動作時において、ダミメモリセルに対してデータ書込動作を行なう必要がない。なお、データ書込においては、配線ＤＲＷＬｔに対する制御電圧Ｖｒｍの供給を停止してもよい。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０４２４
【補正方法】変更
【補正の内容】
【０４２４】
図６２においては、１つのダミーメモリセルＤＭＣｈを構成するトンネル磁気抵抗素子２０５〜２０８を２行×２列に配置する構成が示される。このような構成とすれば、各メモリセル列に対応して、ダミーメモリセルＤＭＣｈを配置することができる。図６２においては、第１番目のメモリセル列に対応するダミーメモリセルの配置が示される。データ書込時においては、ビット線ＢＬ１および／ＢＬ１の一端を電気的に結合して、往復電流としてデータ書込電流±Ｉｗが流される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０４３６
【補正方法】変更
【補正の内容】
【０４３６】
たとえば、ダミーメモリセルＤＭＣｉは、ビット線ＢＬおよび／ＢＬの各々に対応して設けられる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０４３９
【補正方法】変更
【補正の内容】
【０４３９】
まず、最初のサイクルにおいて、ダミーライトワード線ＤＷＷＬ１を活性化してデータ書込電流Ｉｐを供給するとともに、ビット線ＢＬ１にデータ書込電流＋Ｉｗが流される。これにより、ダミーライトワード線ＤＷＷＬ１に対応するダミーメモリセルＤＭＣｉに対して“１”の記憶データを書込んで、その電気抵抗をＲｈに設定できる。