【手続補正書】
【提出日】平成20年10月22日(2008.10.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＳＯＩ基板の第１の導電型を有するＳＯＩ層上に配設されたＭＯＳトランジスタを備えた半導体装置であって、
前記ＭＯＳトランジスタは、
第１の方向に第１の所定長さを有し、第２の方向に第２の所定幅を有し、ゲート絶縁膜を介して前記ＳＯＩ層上に配設されたゲート電極と、
前記第１の導電型と反対の第２の導電型を有し、前記ゲート電極の前記第１の方向に沿った両側面外方の前記ＳＯＩ層の表面内にそれぞれ配設された第１および第２の半導体領域と、
前記第１の導電型を有し、前記第１および第２の半導体領域の間に配設されたボディ領域と、
前記ゲート電極下方の前記ＳＯＩ層の表面内に形成されるチャネル形成領域を横切って前記第１の方向に伸び、それによって前記第１の半導体領域を前記第２の方向に複数に分割する第１の絶縁膜と、
前記第１の導電型を有し、前記第１の方向において前記ゲート電極の反対に前記第１の絶縁膜に隣接して配設された第３の半導体領域と、
前記第１の導電型を有して前記第１の絶縁膜の下に配設され、前記ＳＯＩ層および前記第３の半導体領域に電気的に接続される第４の半導体領域を備える半導体装置。
【請求項２】
前記第３の半導体領域は、
分割された前記第１の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設される、請求項１記載の半導体装置。
【請求項３】
前記第３の半導体領域は、
分割された前記第１の半導体領域の配列方向の側面に接するように配設される、請求項１記載の半導体装置。
【請求項４】
前記第１の絶縁膜は、前記チャネル形成領域を横切って前記ゲート電極から所定長さだけ前記第２の半導体領域側に突出し、
前記第２の半導体領域は、突出した前記第１の絶縁膜と、前記第１の絶縁膜に連続するように配設され、前記ＳＯＩ層を貫通して埋め込み酸化膜に達する絶縁膜とで前記第２の方向に複数に分割される、請求項２または請求項３記載の半導体装置。
【請求項５】
前記第１の絶縁膜は、前記チャネル形成領域を横切って前記ゲート電極から所定長さだけ前記第２の半導体領域側に突出し、
前記第２の半導体領域は、突出した前記第１の絶縁膜を囲むように配設される、請求項２または請求項３記載の半導体装置。
【請求項６】
前記ＭＯＳトランジスタは、
前記第３の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第２の絶縁膜をさらに備え、
前記第２の絶縁膜は、その下に前記第４の半導体領域を有する、請求項４または請求項５記載の半導体装置。
【請求項７】
前記第１の絶縁膜は、前記第２の半導体領域を前記第１の方向に横切って前記第２の半導体領域を前記第２の方向に複数に分割するように配設され、
前記ＭＯＳトランジスタは、
前記第２の半導体領域側において、分割された前記第２の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第３の絶縁膜をさらに備え、
前記第３の絶縁膜は、その下に前記第４の半導体領域を有する、請求項２または請求項３記載の半導体装置。
【請求項８】
前記第１の絶縁膜は、前記チャネル形成領域を横切って前記ゲート電極から所定長さだけ前記第２の半導体領域側に突出し、
前記第２の半導体領域は、突出した前記第１の絶縁膜を囲むように配設され、
前記ＭＯＳトランジスタは、
前記第２の半導体領域側において、前記第２の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第３の絶縁膜をさらに備え、
前記第３の縁縁膜は、その下に前記第４の半導体領域を有する、請求項２または請求項３記載の半導体装置。
【請求項９】
前記ＭＯＳトランジスタは、
前記第３の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第４の絶縁膜をさらに備え、
前記第４の絶縁膜は、その下に前記第４の半導体領域を有する、請求項７または請求項８記載の半導体装置。
【請求項１０】
ＳＯＩ基板のＳＯＩ層上に配設されたＭＯＳトランジスタを備えた半導体装置であって、
前記ＭＯＳトランジスタは、
前記ＳＯＩ層上にゲート絶縁膜を介して配設されたゲート電極と、
前記ゲート電極のゲート長方向の両側面外方の前記ＳＯＩ層の表面内にそれぞれ配設された第１の半導体領域および第２の半導体領域と、
前記ゲート電極下方の前記ＳＯＩ層の表面内に形成されるチャネル領域をゲート長方向に横切るとともに、前記第１の半導体領域をゲート長方向に横切って前記第１の半導体領域をゲート幅方向に複数に分割する第１の部分トレンチ分離絶縁膜と、
前記第１の半導体領域側において、前記第１のトレンチ分離絶縁膜の前記ゲート電極とは反対側の側面に接し、前記ＳＯＩ層の表面から埋め込み酸化膜に達するように設けられた第３の半導体領域と、を備え、
前記第１の部分トレンチ分離絶縁膜は、その下層に前記第１の半導体領域とは反対導電型の不純物を含んだウエル領域を有し、
前記第３の半導体領域は、前記ウエル領域と同じ導電型で前記ウエル領域に接する、半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明に係る半導体装置の一態様は、ＳＯＩ基板のＳＯＩ層上に配設されたＭＯＳトランジスタを備えた半導体装置であって、前記ＭＯＳトランジスタは、前記ＳＯＩ層上にゲート絶縁膜を介して配設されたゲート電極と、前記ゲート電極のゲート長方向の両側面外方の前記ＳＯＩ層の表面内にそれぞれ配設された第１の半導体領域および第２の半導体領域と、前記ゲート電極下方の前記ＳＯＩ層の表面内に形成されるチャネル領域をゲート長方向に横切るとともに、前記第１の半導体領域をゲート長方向に横切って前記第１の半導体領域をゲート幅方向に複数に分割する第１の部分トレンチ分離絶縁膜と、前記第１の半導体領域側において、前記第１のトレンチ分離絶縁膜の前記ゲート電極とは反対側の側面に接し、前記ＳＯＩ層の表面から埋め込み酸化膜に達するように設けられた第３の半導体領域とを備え、前記第１の部分トレンチ分離絶縁膜は、その下層に前記第１の半導体領域とは反対導電型の不純物を含んだウエル領域を有し、前記第３の半導体領域は、前記ウエル領域と同じ導電型で前記ウエル領域に接する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明に係る半導体装置の一態様によれば、第１の部分トレンチ分離絶縁膜によって、第１の半導体領域をゲート長方向に横切って第１の半導体領域をゲート幅方向に複数に分割するので、実質的にＭＯＳトランジスタのゲート電極を複数に分割することになる。そして、分割されたゲート電極のそれぞれについて、第１の半導体領域側において、第１のトレンチ分離絶縁膜のゲート電極とは反対側の側面に接し、ＳＯＩ層の表面から埋め込み酸化膜に達する第３の半導体領域を設けるので、第１の半導体領域側に設けられた第３の半導体領域から、第１の部分トレンチ分離絶縁膜下層のウエル層を通してゲート電極下層のボディ領域の電位を固定するので、ＭＯＳトランジスタのボディ領域の電位固定を確実に行うことができ、キンクの発生を抑制することができる。また、ＭＯＳトランジスタのゲート電極を実質的に分割するので、動作耐圧を向上させることができる。また、部分トレンチ分離絶縁膜を形成する際には加工精度の高いマスクを使用するので、ゲート電極を設計値に従って精度良く分割することができ、ゲート幅にばらつきが生じることを防止して、動作特性にばらつきを生じない半導体装置を得ることができる。