(57)【特許請求の範囲】
【請求項１】
半導体基板上に、少なくとも、所定導電型クラッド層，活性層，ｐ型クラッド層を積層した半導体レーザ素子において、ｐ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層を備え、上記ｐ型多重量子障壁層の井戸層は、窒素とＡｌを含むIII-Ｖ族混晶半導体からなることを特徴とする半導体レーザ素子。
【請求項２】
半導体基板上に、少なくとも、所定導電型クラッド層，活性層，ｐ型クラッド層を積層した半導体レーザ素子において、ｐ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層を備え、上記ｐ型多重量子障壁層の井戸層と障壁層の界面に、井戸層と伝導帯底位置が等しく、かつ井戸層よりも価電子帯上端位置が低い、窒素とＡｌを含むIII-Ｖ族混晶半導体からなる中間層が設けられていることを特徴とする半導体レーザ素子。
【請求項３】
半導体基板上に、少なくともｎ型クラッド層，活性層，所定導電型クラッド層を積層した半導体レーザ素子において、ｎ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｎ型多重量子障壁層を備え、上記ｎ型多重量子障壁層の障壁層は、窒素を含むIII-Ｖ族混晶半導体からなることを特徴とする半導体レーザ素子。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の半導体レーザ素子において、周期の異なるｐ型多重量子障壁層および／またはｎ型多重量子障壁層が複数積層されていることを特徴とする半導体レーザ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子に関する。
【０００２】
【従来の技術】
一般に、クラッド層と活性層とのバンド不連続が小さい材料からなる半導体レーザ素子においては、動作時に注入キャリアが活性層からクラッド層にオーバーフローしてしまうという問題が発生する。このキャリアのオーバーフローは、半導体レーザ素子の閾電流を増加させ、また温度特性を低下させてしまう。
【０００３】
この問題を解決する手段の１つとして、活性層とクラッド層との間に多重量子障壁層を設けることが提案されている。多重量子障壁層は、異なる種類の半導体材料からなる井戸層と障壁層を交互に積層した超格子構造であり、障壁層よりも高いエネルギーのキャリアを反射することができる。従って、実質的にクラッド層と活性層のバンド不連続を大きくできるため、半導体レーザの閾電流や温度特性を改善することができる。
【０００４】
図７は特開平８−１２５２６１号に示されている多重量子障壁層を有する半導体レーザ素子を示す図である。この半導体レーザ素子は、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２，ｎ型ＡｌＧａＩｎＰクラッド層３，ＧａＩｎＰ活性層４が形成され、活性層４上に、厚さ２０ｎｍ程度のＡｌＧａＩｎＰファーストバリア層(第１障壁層)５ａが形成され、その上にＧａＩｎＰウエル層(井戸層)５ｂとＡｌＧａＩｎＰバリア層(障壁層)５ｃとが交互に積層されて、ｐ型ＭＱＢ５が形成されている。さらにｐ型ＭＱＢ５上には、ｐ型ＡｌＧａＩｎＰクラッド層６，ｐ型ＧａＩｎＰバンド不連続緩和層７，キャップ層８が形成されている。
【０００５】
図７の半導体レーザ素子においては、ＧａＩｎＰウエル層５ｂはＧａＡｓ基板１に格子整合しており、ＡｌＧａＩｎＰバリア層５ｃはＩｎ組成を大きくして、引っ張り歪みが導入されている。ｐ型ＭＱＢ５のバリア層５ｃに引っ張り歪みを導入すると、ΔＥｖが減少する。また、ホールの有効質量が減少するため、ホールの移動度が増加する。その結果、バリア層５ｃの抵抗が減少する。これにより、キャリア注入の不均一が改善される。
【０００６】
また、図８(ａ)は、特開平５−２４３６７６号に示されている多重量子障壁層を有する半導体レーザ素子を示す図である。図８(ａ)の半導体レーザ素子は、ｎ型ＧａＡｓ基板１１上に、厚さ１．５μｍのｎ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層１２が形成されている。また、クラッド層１２上には、歪ＭＱＢ１７が形成され、歪ＭＱＢ１７は、図８(ｂ)に示すように、厚さ２２６オングストロームの(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐバリア層(障壁層)１７ａ，厚さ１７オングストロームのＧａzＩｎ1-zＰウエル層(井戸層)１７ｂ，厚さ１１．５オングストロームの(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐバリア層(障壁層)１７ｃの合計２０層から構成されている。
【０００７】
そして、歪ＭＱＢ１７上には、ＧａＩｎＰ活性層１３，ＭＱＢ１４が形成されている。ここで、ＭＱＢ１４は、例えば、厚さ２２６オングストロームのｐ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐバッファ層，厚さ１１．５オングストロームのｐ型Ｇａ0.5Ｉｎ0.5Ｐウエル層(井戸層)，厚さ１７オングストロームのｐ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐバリア層(障壁層)の合計２０層からなる超格子多層膜で成り立っている。
【０００８】
そして、ＭＱＢ１４上には、厚さ１．５μｍのｐ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層１５が形成され、クラッド層１５上には、厚さ０．５μｍのｐ型ＧａＡｓ層１６が形成されている。
【０００９】
図８(ａ)，(ｂ)の構成において、ＭＱＢ１７のＧａzＩｎ1-zＰウエル層１７ｂを、ｚ＜０．５とすることにより、圧縮歪を加えている。これにより、正孔の有効質量が減少し、正孔に対する閉じ込め障壁高さを増大させている。
【００１０】
【発明が解決しようとする課題】
このように、図７に示した多重量子障壁層を有する半導体レーザ素子においては、ｐ型ＭＱＢ５の抵抗を低減してキャリア注入を均一にするために、バリア層(障壁層)５ｃに引っ張り歪みを導入している。また、図８に示した半導体レーザ素子においては、正孔の閉じ込め障壁高さを増大させるために、ウエル層(井戸層)１７ｂに圧縮歪を導入している。
【００１１】
図７，図８のいずれの半導体レーザ素子においても、活性層に隣接して歪を有する層があるが、素子の信頼性を確保するためには、積層構造に内在した歪エネルギーが、転位を発生させる臨界値よりも小さくなければならない。一方、半導体レーザ素子の閾電流を低減させるために、活性層に歪量子井戸構造を採用することが普通になっている。閾電流密度を低減する活性層の歪量は１〜２％と大きな値となっており、それに加えて歪多重量子障壁層を設けてしまうと、素子の信頼性が低下してしまうという問題があった。
【００１２】
本発明は、多重量子障壁層に歪を加えることなく、キャリアの注入を均一化することが可能であって、また、多重量子障壁層に歪を加えることなく、正孔の閉じ込め障壁高さを増加させることの可能な温度特性の良好な半導体レーザ素子を提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、半導体基板上に、少なくとも、所定導電型クラッド層，活性層，ｐ型クラッド層を積層した半導体レーザ素子において、ｐ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層を備え、上記ｐ型多重量子障壁層の井戸層は、窒素とＡｌを含むIII-Ｖ族混晶半導体からなることを特徴としている。
【００１５】
また、請求項２記載の発明は、半導体基板上に、少なくとも、所定導電型クラッド層，活性層，ｐ型クラッド層を積層した半導体レーザ素子において、ｐ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層を備え、上記ｐ型多重量子障壁層の井戸層と障壁層の界面に、井戸層と伝導帯底位置が等しく、かつ井戸層よりも価電子帯上端位置が低い、窒素とＡｌを含むIII-Ｖ族混晶半導体からなる中間層が設けられていることを特徴としている。
【００１６】
また、請求項３記載の発明は、半導体基板上に、少なくともｎ型クラッド層，活性層，所定導電型クラッド層を積層した半導体レーザ素子において、ｎ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｎ型多重量子障壁層を備え、上記ｎ型多重量子障壁層の障壁層は、窒素を含むIII-Ｖ族混晶半導体からなることを特徴としている。
【００１７】
また、請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載の半導体レーザ素子において、周期の異なるｐ型多重量子障壁層および／またはｎ型多重量子障壁層が複数積層されていることを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。近年、ＡｓまたはＰをＶ族元素とするIII−Ｖ族化合物半導体に、Ｖ族元素として窒素(Ｎ)を加えた混晶について研究が進められている。窒素(Ｎ)を含む混晶系においては、バンドギャップの窒素組成に対するボーイングが大きくなっている。そのため、窒素(Ｎ)をわずかに含む混晶においては、窒素(Ｎ)を導入する前に比べてバンドギャップが縮小することが知られている。このバンドギャップの縮小は、主に伝導帯底位置の低下によってもたらされる。また、価電子帯上端位置も窒素(Ｎ)を導入する前に比べて低下する。本発明は、このことに着目してなされたものである。
【００１９】
図１は本発明に係る半導体レーザ素子の第１の構成例を示す図である。図１の半導体レーザ素子は、ｎ型の半導体基板１０１上に、少なくとも、ｎ型クラッド層１０３，活性層１０４，ｐ型クラッド層１０６が積層されたものであって、ｐ型クラッド層１０６と活性層１０４との間に、異なる種類の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層１０５が設けられている。
【００２０】
ここで、ｐ型多重量子障壁層１０５の井戸層は、Ｖ族元素として窒素(Ｎ)を含むIII-Ｖ族混晶半導体からなっている。すなわち、図１の半導体レーザ素子においては、窒素(Ｎ)を僅かに含むIII−Ｖ族混晶半導体をｐ型多重量子障壁層の井戸層として用いている。従って、井戸層では、価電子帯上端位置が窒素(Ｎ)を導入する前に比べて低下し、障壁層との価電子帯バンド不連続が低減する。そのため、正孔がｐ型多重量子障壁層１０５を通過するときの抵抗を小さくすることができる。
【００２１】
より具体的に、図１の半導体レーザ素子において、ｐ型多重量子障壁層１０５の井戸層の材料として、窒素(Ｎ)とＡｌを含むIII−Ｖ族混晶半導体を用いることができる。窒素とＡｌを含むIII−Ｖ族混晶半導体としては、例えばＡｌＧａＡｓＮ，ＡｌＩｎＰＮ，ＡｌＧａＩｎＰＮ，ＩｎＡｌＡｓＮ等が挙げられる。窒素(Ｎ)とＡｌを含むIII−Ｖ族混晶半導体として、ＡｌＧａＩｎＰＮが用いられる場合を図２に基づいて説明する。
【００２２】
図２(ａ)は、窒素(Ｎ)を含まないＧａ0.5Ｉｎ0.5Ｐ井戸層４２と(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層４１からなる多重量子障壁層のバンドを示す図である。図２(ａ)を参照すると、伝導帯バンド不連続ΔＥｃ１の値は１９０ｍｅＶであり、価電子帯バンド不連続ΔＥｖ１の値は２２４ｍｅＶとなっている。
【００２３】
また、図２(ｂ)は、障壁層４１に(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐを用い、井戸層４３にＡｌを導入して(Ａｌ0.3Ｇａ0.7) 0.5Ｉｎ0.5Ｐを用いた場合の多重量子障壁層のバンドを示す図である。図２(ｂ)では、井戸層にＡｌを加えてバンドギャップを大きくしたために、価電子帯バンド不連続ΔＥｖ２は１２８ｍｅＶまで小さくなっている。従って、正孔が障壁層を通過するときの抵抗は大きく低減されている。しかしながら、同時に伝導帯バンド不連続ΔＥｃ２の値も１０９ｍｅＶと小さくなっている。そのため、ｐ型多重量子障壁層の実効的な電子閉じ込め障壁高さが低くなってしまう。
【００２４】
これに対し、図２(ｃ)では、井戸層４４としてＡｌと窒素を含む(Ａｌ0.3Ｇａ0.7) 0.5Ｉｎ0.5ＮaＰ1-aを用いている。図２(ｃ)の場合のように、(Ａｌ0.3Ｇａ0.7) 0.5Ｉｎ0.5Ｐに対して窒素(Ｎ)を導入することによって、伝導帯底位置が大きく低下する。具体的に、窒素組成ａを約０．５％とすることにより、井戸層４４と障壁層４１との伝導帯バンド不連続の値を図２(ａ)のときと同じ値(ΔＥｃ１)に保つことが可能となる。一方、(Ａｌ0.3Ｇａ0.7) 0.5Ｉｎ0.5ＮaＰ1-aの価電子帯位置も低下するため、価電子帯バンド不連続ΔＥｖ３の値は１２０ｍｅＶと小さくなっている。
【００２５】
このように、ｐ型多重量子障壁層の井戸層の材料として、窒素とＡｌを含むIII−Ｖ族混晶半導体を用いることによって、伝導帯バンド不連続を小さくすることなく、価電子帯バンド不連続のみを縮小することが可能となる。従って、電子の閉じ込め障壁高さを保ったままで、正孔がｐ型多重量子障壁層を通過するときの抵抗を低減することができる。
【００２６】
また、図１の半導体レーザにおいて、ｐ型多重量子障壁層１０５の井戸層と障壁層の界面に、井戸層と伝導帯底位置が等しく、かつ井戸層よりも価電子帯上端位置が低い、窒素(Ｎ)とＡｌを含むIII-Ｖ族混晶半導体からなる中間層を設けることもできる。このような半導体レーザ素子は、井戸層に例えばＧａ0.5Ｉｎ0.5ＰのようにＡｌと窒素を含まない材料を用い、中間層に(Ａｌ0.3Ｇａ0.7) 0.5Ｉｎ0.5ＮＰのように窒素とＡｌを含むIII−Ｖ族混晶半導体を用いることによって実現される。
【００２７】
このように、ｐ型多重量子障壁層１０５の井戸層と障壁層の界面に、井戸層と伝導帯底位置が等しく、かつ井戸層よりも価電子帯上端位置が低い、窒素(Ｎ)とＡｌを含むIII-Ｖ族混晶半導体からなる中間層を設ける構造では、井戸層と中間層の伝導帯バンドはフラットであるため、井戸層と中間層の両者が実質的に電子に対して量子井戸として働く。それに対して、価電子帯側では、中間層の価電子帯上端が障壁層と井戸層との間に位置している。そのため、中間層は価電子帯側のバンド不連続を緩和する層として働き、スパイク高さを低減している。これにより、正孔が通過するときの抵抗を低減できる。
【００２８】
また、図３は本発明に係る半導体レーザ素子の第２の構成例を示す図である。なお、図３において、図１と同様の箇所には同じ符号を付している。図３の半導体レーザは、ｎ型の半導体基板１０１上に、少なくともｎ型クラッド層１０３，活性層１０４，ｐ型クラッド層１０６が積層されたものであって、ｎ型クラッド層１０３と活性層１０４との間に、異なる種類の半導体材料からなる井戸層と障壁層を積層したｎ型多重量子障壁層３０１が設けられている。
【００２９】
ここで、ｎ型多重量子障壁層３０１の障壁層は、Ｖ族元素として窒素(Ｎ)を含むIII-Ｖ族混晶半導体からなっている。窒素を僅かに含む混晶においては、窒素を導入する前に比べて価電子帯位置が低下している。従って、障壁層の正孔に対する障壁高さを高くすることが可能となる。
【００３０】
また、図１あるいは図３の構造の半導体レーザにおいて、多重量子障壁層１０５または３０１として、周期の異なる複数の多重量子障壁層が積層されたものを用いることもできる。
【００３１】
すなわち、多重量子障壁層に歪層を用いる場合には、歪層の全層厚を臨界膜厚より小さくしなければならないという制約がある。一方、本発明の多重量子障壁層は、基板に対してほぼ格子整合して形成することが可能であるため、多重量子障壁層の全層厚を厚く形成することができる。従って、多重量子障壁層１０５または３０１として、周期の異なる複数の多重量子障壁層が積層されたものを用いることもできる。ここで、多重量子障壁層は、ｐ型でも良いし、第１の導電型でも良い。
【００３２】
具体的に、周期の異なる複数の多重量子障壁層として、次の３つの場合が考えられる。
【００３３】
先ず、第１の場合として、ｎ型多重量子障壁層とｐ型多重量子障壁層との２つを備えている場合が考えられる。すなわち、電子を閉じ込めるｐ型多重量子障壁層と正孔を閉じ込めるｎ型多重量子障壁層とを同時に設けることができる。ｎ型とｐ型ではキャリアの有効質量が異なるため、キャリアを干渉して反射させる多重量子障壁層の周期はｎ型とｐ型で異なることになる。ｐ側とｎ側の両方に多重量子障壁層を設けることによって、電子と正孔の両方を閉じ込めることができる。この場合については、後述の実施例３で詳述する。
【００３４】
また、第２の場合として、一方の導電型(例えばｐ型)について、周期の異なる多重量子障壁層が複数積層されている場合が考えられる。多重量子障壁層は井戸層と障壁層が交互に積層されている。この周期によってキャリア(電子)を反射できるエネルギーの範囲が異なっている。従って、周期の異なる多重量子障壁層を重ねると、より広いエネルギー範囲の電子を反射することが可能になる。すなわち、キャリア(電子)の固有反射エネルギーが異なる複数の多重量子障壁層を重ねることもでき、キャリア(電子)の固有反射エネルギーが異なる複数の多重量子障壁層を重ねる場合には、広いエネルギー範囲で電子の反射率を高くすることができ、電子オーバーフローをさらに低減することができる。例えば、周期の異なるｐ型多重量子障壁層を３種類積層した場合として、
ｐ型(井戸層８分子層＋障壁層５分子層)×３周期、
ｐ型(井戸層５分子層＋障壁層５分子層)×３周期、
ｐ型(井戸層３分子層＋障壁層４分子層)×４周期、
が考えられる。
【００３５】
また、第３の場合として、ｐ側に周期の異なる複数のｐ型多重量子障壁層が設けられ、ｎ側に周期の異なる複数のｎ型多重量子障壁層が設けられる場合が考えられる。これは、上記の第１の場合と第２の場合との効果を併せ持つことになる。
【００３６】
【実施例】
以下、本発明の実施例について説明する。
【００３７】
実施例１
図４は本発明の実施例１の半導体レーザ素子を示す図である。図４を参照すると、この半導体レーザ素子は、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１０２，ｎ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層１０３，歪多重量子井戸活性層１０４が順次に形成されている。
【００３８】
ここで、歪多重量子井戸活性層１０４は、層厚８ｎｍのＧａ0.65Ｉｎ0.35Ｐを井戸層とし、層厚５ｎｍの(Ａｌ0.5Ｇａ0.5) 0.5Ｉｎ0.5Ｐを障壁層として構成されている。Ｇａ0.65Ｉｎ0.35Ｐ井戸層は、ＧａＡｓ基板１０１よりも格子定数が小さくなっており、１％の引張歪を有している。
【００３９】
そして、歪多重量子井戸活性層１０４上には、ｐ型多重量子障壁層１０５，ｐ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層１０６，ｐ型Ｇａ0.5Ｉｎ0.5Ｐコンタクト層１０７，ｐ型ＧａＡｓキャップ層１０８が形成されている。
【００４０】
ここで、ｐ型多重量子障壁層１０５は、厚さ２０ｎｍ程度の(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ第１障壁層上に、(Ａｌ0.7Ｇａ0.3) 0.5Ｉｎ0.5Ｎ0.005Ｐ0.995井戸層と(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層とが交互に積層されて形成されている。
【００４１】
ＧａＩｎＰに対してＡｌを添加すると、伝導帯底位置は高くなる。一方、窒素(Ｎ)を添加した場合には伝導帯底位置は低下する。従って、Ａｌと窒素(Ｎ)の組成を制御することにより、ＧａＩｎＰと伝導帯底位置が等しいＡｌＧａＩｎＮＰを形成することが可能となる。このことから、(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995井戸層の伝導帯底位置は、Ｇａ0.5Ｉｎ0.5Ｐの伝導帯底位置とほぼ一致している。従って、ｐ型多重量子障壁層１０５の伝導帯バンド構造は、Ｇａ0.5Ｉｎ0.5Ｐ／(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ超格子構造と同等となっている。ｐ型多重量子障壁層１０５は、(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐの伝導帯底よりも高いエネルギーを有する電子に対しても高い反射率を有しているため、歪量子井戸活性層１０４からｐ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層１０６にオーバーフローする電子の数を低減している。従って、半導体レーザ素子の閾電流が低減し、また温度特性も向上する。
【００４２】
一方、(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995井戸層の価電子帯上端位置は、Ａｌと窒素を加えることにより、Ｇａ0.5Ｉｎ0.5Ｐに比べて１００ｍｅＶ程度低くなっている。そのため、(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995井戸層と(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層との価電子帯バンド不連続は小さくなっている。そのため、ｐ型多重量子障壁層１０５を正孔が通過するときの抵抗を低減することができる。
【００４３】
さらに、ｐ型多重量子障壁層１０５を構成している(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995井戸層と(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層は、ＧａＡｓ基板１０１とほぼ格子整合している。従って、全体の層厚を厚く形成することが可能であり、電子の固有反射エネルギーの異なる複数の多重量子障壁層を重ねることができ、この場合には、広いエネルギー範囲で電子の反射率を高くすることができる。そして、図４の半導体レーザ素子では、活性層１０４にＧａ0.65Ｉｎ0.35Ｐ井戸層の引張歪層を用いているが、隣接したｐ型多重量子障壁層１０５は歪を有していない。従って、積層構造全体に内在する歪エネルギーを臨界値以下に抑制することができ、素子の信頼性の低下を防止できる。
【００４４】
実施例２
また、図４の半導体レーザ素子において、ｐ型多重量子障壁層１０５の構造を次のように構成することもできる。図５は、上述したものとは異なる構成のｐ型多重量子障壁層１０５のバンド構造を示す図であり、以下に、図５を参照して、このｐ型多重量子障壁層１０５の構造について説明する。
【００４５】
図５のｐ型多重量子障壁層１０５では、活性層１０４上に、最初に、(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ第１障壁層２０１が積層されている。第１障壁層２０１の層厚は約２０ｎｍとし、電子がトンネリングすることを防止している。そして、第１障壁層２０１の上には、３分子層のＧａ0.5Ｉｎ0.5Ｐ井戸層２０２と５分子層の(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層２０３とが交互に１０周期積層されている。さらに、Ｇａ0.5Ｉｎ0.5Ｐ井戸層２０２と(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層２０３との間には、１分子層の(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995からなる中間層２０４が設けられている。
【００４６】
ここで、(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995中間層２０４の伝導帯底位置は、Ｇａ0.5Ｉｎ0.5Ｐ井戸層２０２の伝導帯底位置とほぼ一致している。従って、ｐ型多重量子障壁層１０５の伝導帯バンド構造は、５分子層のＧａ0.5Ｉｎ0.5Ｐ井戸層と５分子層の(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層から構成される超格子構造と同等となっている。従って、Ｇａ0.5Ｉｎ0.5Ｐ／(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ超格子構造からなる多重量子障壁と同じ電子閉じ込め障壁高さを有している。
【００４７】
一方、(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995中間層２０４の価電子帯上端位置は、Ｇａ0.5Ｉｎ0.5Ｐ井戸層２０２に比べて１００ｍｅＶ程度低くなっている。そのため、(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層２０３とＧａ0.5Ｉｎ0.5Ｐ井戸層２０２の価電子帯上端位置の中間に位置している。これにより、中間層２０４は価電子帯側のバンド不連続を緩和する層として働き、ヘテロ界面に発生するスパイク高さを低減している。これにより、正孔がｐ型多重量子障壁層１０５を通過するときの抵抗を低減させることができる。
【００４８】
実施例３
図６は、本発明の実施例３の半導体レーザ素子を示す図である。図６の半導体レーザ素子が図４に示した半導体レーザ素子と異なっている点は、歪多重量子井戸活性層１０４とｎ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層１０３との間にｎ型多重量子障壁層３０１を設けていることにある。ｎ型多重量子障壁層３０１は、Ｇａ0.5Ｉｎ0.5ＰとＡｌ0.5Ｉｎ0.5ＮＰとを交互に積層して形成されており、活性層１０４からｎ型クラッド層１０３に正孔がオーバーフローするのを防止している。
【００４９】
障壁層３０１に用いているＡｌ0.5Ｉｎ0.5ＮＰは、窒素が添加されていることにより、Ａｌ0.5Ｉｎ0.5Ｐに比べて価電子帯上端位置が２０ｍｅＶ程度低くなっている。そのため、歪多重量子井戸活性層１０４のＧａ0.5Ｉｎ0.5Ｐ井戸層との価電子帯バンド不連続が大きくなっており、正孔の閉じ込め障壁高さを増加させている。
【００５０】
また、ｐ型多重量子障壁層１０５を構成している(Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995井戸層と(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層は、ＧａＡｓ基板１０１とほぼ格子整合している。また、ｎ型多重量子障壁層３０１を構成しているＧａ0.5Ｉｎ0.5Ｐ井戸層とＡｌ0.5Ｉｎ0.5ＮＰ障壁層もＧａＡｓ基板１０１にほぼ格子整合している。従って、引張歪活性層１０４に隣接してｐ型多重量子障壁層１０５とｎ型多重量子障壁層３０１を設けているが、積層構造全体に内在する歪エネルギーを転位が発生する臨界値以下に抑制することができる。これにより、素子の信頼性が低下するのを抑制している。そして、電子と正孔との両方を活性層１０４に有効に閉じ込めることができるため、閾電流を低減することができる。
【００５１】
【発明の効果】
以上に説明したように、請求項１記載の発明によれば、半導体基板上に、少なくとも、所定導電型クラッド層，活性層，ｐ型クラッド層を積層した半導体レーザ素子において、ｐ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層を備え、上記ｐ型多重量子障壁層の井戸層は、窒素とＡｌを含むIII-Ｖ族混晶半導体からなるので、伝導帯バンド不連続を小さくすることなく、価電子帯バンド不連続のみを縮小することができ、電子の閉じ込め障壁高さを保ったままで、正孔がｐ型多重量子障壁層を通過するときの抵抗を低減することができる。
【００５３】
また、請求項２記載の発明によれば、半導体基板上に、少なくとも、所定導電型クラッド層，活性層，ｐ型クラッド層を積層した半導体レーザ素子において、ｐ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｐ型多重量子障壁層を備え、上記ｐ型多重量子障壁層の井戸層と障壁層の界面に、井戸層と伝導帯底位置が等しく、かつ井戸層よりも価電子帯上端位置が低い、窒素とＡｌを含むIII-Ｖ族混晶半導体からなる中間層が設けられているので、この中間層によって、価電子帯側のバンド不連続を緩和して、スパイク高さを低減し、これにより、正孔が通過するときの抵抗を低減することができる。
【００５４】
また、請求項３記載の発明によれば、半導体基板上に、少なくともｎ型クラッド層，活性層，所定導電型クラッド層を積層した半導体レーザ素子において、ｎ型クラッド層と活性層との間に、異なる種類の半導体材料であってAsまたはPをV族元素として含むIII−V族化合物の半導体材料からなる井戸層と障壁層を積層したｎ型多重量子障壁層を備え、上記ｎ型多重量子障壁層の障壁層は、窒素を含むIII-Ｖ族混晶半導体からなるので、ｎ型多重量子障壁層の正孔に対する閉じ込め障壁高さを高くすることが可能となる。
【００５５】
また、請求項４記載の発明によれば、請求項１乃至請求項３のいずれか一項に記載の半導体レーザ素子において、周期の異なるｐ型多重量子障壁層および／またはｎ型多重量子障壁層が複数積層されており、上記多重量子障壁層は基板に対してほぼ格子整合しているので、信頼性を低下させることなく、キャリアのオーバーフローを一層低減することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体レーザ素子の第１の構成例を示す図である。
【図２】多重量子障壁層のバンドを示す図である。
【図３】本発明に係る半導体レーザ素子の第２の構成例を示す図である。
【図４】本発明の実施例１の半導体レーザ素子の一例を示す図である。
【図５】本発明の実施例２の半導体レーザ素子の多重量子障壁層のバンドを示す図である。
【図６】本発明の実施例３の半導体レーザ素子を示す図である。
【図７】従来の多重量子障壁層を有する半導体レーザ素子を示す図である。
【図８】従来の多重量子障壁層を有する半導体レーザ素子を示す図である。
【符号の説明】
１０１      ｎ型ＧａＡｓ基板
１０２      ｎ型ＧａＡｓバッファ層
１０３      ｎ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層
１０４      歪多重量子井戸活性層
１０５      ｐ型多重量子障壁層
１０６      ｐ型(Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐクラッド層
１０７      ｐ型Ｇａ0.5Ｉｎ0.5Ｐコンタクト層
１０８      ｐ型ＧａＡｓキャップ層
２０１      (Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ第１障壁層
２０２      Ｇａ0.5Ｉｎ0.5Ｐ井戸層
２０３      (Ａｌ0.7Ｇａ0.3)0.5Ｉｎ0.5Ｐ障壁層
２０４      (Ａｌ0.3Ｇａ0.7)0.5Ｉｎ0.5Ｎ0.005Ｐ0.995中間層
３０１      障壁層
【図１】
0004084492.tif 000002
【図２】
0004084492.tif 000003
【図３】
0004084492.tif 000004
【図４】
0004084492.tif 000005
【図５】
0004084492.tif 000006
【図６】
0004084492.tif 000007
【図７】
0004084492.tif 000008
【図８】
0004084492.tif 000009