【手続補正書】
【提出日】平成20年4月23日(2008.4.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＰＭＯＳＦＥＴを形成する方法であって、
埋め込み絶縁体層と前記埋め込み絶縁体層の上のＳＯＩ層とを有するＳＯＩウェハーを準備し、
ゲート絶縁体層を前記ＳＯＩ層の上方に形成し、
下側にチャネルを有するトランジスタゲートを前記ＳＯＩ層の上に形成し、
絶縁体側壁を前記ゲートの第１の側面及び第２の側面に形成し、
ドーパントを含有するドーピング層を、前記ＳＯＩ層上で前記絶縁体側壁に隣接してエピタキシャル形成し、
前記ドーパントを前記ドーピング層から前記ＳＯＩ層の中に拡散させ、これによって、ＳＯＩ表面に対して平行な水平方向の圧縮応力と、前記ＳＯＩ表面に対して直角の垂直方向の引張り応力とを前記チャネルに生成し、前記拡散は前記ドーパントが前記ＳＯＩ層の底面に到達するまで継続されること、を含む方法。
【請求項２】
前記拡散ステップが、高温アニールにより行われる請求項１に記載の方法。
【請求項３】
ＰＭＯＳＦＥＴを形成する方法であって、
埋め込み絶縁体層と前記埋め込み絶縁体層の上のＳＯＩ層とを有するＳＯＩウェハーを準備し、
ゲート絶縁体層を前記ＳＯＩ層の上方に形成し、
下側にチャネルを有するトランジスタゲートを前記ＳＯＩ層の上に形成し、
絶縁体側壁を前記ゲートの第１の側面及び第２の側面に形成し、
ドーパントを含有するドーピング層を、前記ＳＯＩ層上で前記絶縁体側壁に隣接してエピタキシャル形成し、
前記ドーパントを前記ドーピング層から前記ＳＯＩ層の中に拡散させ、これによって、ＳＯＩ表面に対して平行な水平方向の圧縮応力と、前記ＳＯＩ表面に対して直角の垂直方向の引張り応力とを前記チャネルに生成し、前記拡散は前記ドーパントが前記ＳＯＩ層の底面に到達する前に停止される、ことを含む方法。
【請求項４】
ＰＭＯＳＦＥＴを形成する方法であって、
埋め込み絶縁体層と前記埋め込み絶縁体層の上のＳＯＩ層とを有するＳＯＩウェハーを準備し、
ゲート絶縁体層を前記ＳＯＩ層の上方に形成し、
下側にチャネルを有するトランジスタゲートを前記ＳＯＩ層の上に形成し、
絶縁体側壁を前記ゲートの第１の側面及び第２の側面に形成し、
ドーパントを含有するドーピング層を、前記ＳＯＩ層上で前記絶縁体側壁に隣接してエピタキシャル形成し、
前記ドーパントを前記ドーピング層から前記ＳＯＩ層の中に拡散させ、これによって、ＳＯＩ表面に対して平行な水平方向の圧縮応力と、前記ＳＯＩ表面に対して直角の垂直方向の引張り応力とを前記チャネルに生成することを含み、
前記ドーピング層が、原子番号２０％より大きいゲルマニウム濃度をもつＳｉＧｅである、方法。
【請求項５】
ＰＭＯＳＦＥＴを形成する方法であって、
埋め込み絶縁体層と前記埋め込み絶縁体層の上のＳＯＩ層とを有するＳＯＩウェハーを準備し、
ゲート絶縁体層を前記ＳＯＩ層の上方に形成し、
下側にチャネルを有するトランジスタゲートを前記ＳＯＩ層の上に形成し、
絶縁体側壁を前記ゲートの第１の側面及び第２の側面に形成し、
ドーパントを含有するドーピング層を、前記ＳＯＩ層上で前記絶縁体側壁に隣接してエピタキシャル形成し、
前記ドーパントを前記ドーピング層から前記ＳＯＩ層の中に拡散させ、これによって、ＳＯＩ表面に対して平行な水平方向の圧縮応力と、前記ＳＯＩ表面に対して直角の垂直方向の引張り応力とを前記チャネルに生成し、
熱酸化物の層を前記ドーピング層上に成長させ、これによって、該ドーピング層内の前記ドーパントを前記ＳＯＩ層の中に拡散させること、を含む方法。
【請求項６】
前記ドーパントを拡散させる前記ステップの後に、前記熱酸化物を除去するステップをさらに含む請求項５に記載の方法。
【請求項７】
前記ドーパントが前記ＳＯＩ層の底面に到達するまで前記拡散ステップが継続される請求項５に記載の方法。
【請求項８】
前記ドーパントが前記ＳＯＩ層の底面に到達する前に前記拡散ステップが停止される請求項５に記載の方法。
【請求項９】
前記ドーピング層がＳｉＧｅである請求項５に記載の方法。
【請求項１０】
前記ドーピング層が、２０％より大きいゲルマニウム濃度をもつＳｉＧｅである請求項９に記載の方法。
【請求項１１】
ＰＭＯＳＦＥＴを形成する方法であって、
バルクシリコンウェハーを準備し、
ゲート絶縁体層を前記バルクシリコンの上方に形成し、
下側にチャネルを有するトランジスタゲートを前記バルクシリコンの上に形成し、
絶縁体側壁を前記ゲートの第１の側面及び第２の側面に形成し、
ゲルマニウムを含有するドーピング層を、前記バルクシリコン上で前記絶縁体側壁に隣接してエピタキシャル形成し、
ゲルマニウムを前記ドーピング層から前記バルクシリコンの中に拡散させ、これによって、（ＳＯＩ表面に対して平行な）水平方向の圧縮応力と、（ＳＯＩ表面に対して直角の）垂直方向の引張り応力とを前記チャネルに生成することを含み、
前記ドーピング層が、２０％より大きいゲルマニウム濃度をもつＳｉＧｅである、方法。
【請求項１２】
ＰＭＯＳＦＥＴを形成する方法であって、
バルクシリコンウェハーを準備し、
ゲート絶縁体層を前記バルクシリコンの上方に形成し、
下側にチャネルを有するトランジスタゲートを前記バルクシリコンの上に形成し、
絶縁体側壁を前記ゲートの第１の側面及び第２の側面に形成し、
ゲルマニウムを含有するドーピング層を、前記バルクシリコン上で前記絶縁体側壁に隣接してエピタキシャル形成し、
ゲルマニウムを前記ドーピング層から前記バルクシリコンの中に拡散させ、これによって、（ＳＯＩ表面に対して平行な）水平方向の圧縮応力と、（ＳＯＩ表面に対して直角の）垂直方向の引張り応力とを前記チャネルに生成し、
熱酸化物の層を前記ドーパント層上に成長させ、これによって、前記ドーパントを前記バルクシリコンの中に拡散させること、含む方法。
【請求項１３】
前記ドーパントを拡散させる前記ステップの後に、前記熱酸化物を除去するステップをさらに含む請求項１２に記載の方法。
【請求項１４】
前記ドーピング層がＳｉＧｅである請求項１２に記載の方法。
【請求項１５】
前記ドーピング層が、２０％より大きいゲルマニウム濃度をもつＳｉＧｅである請求項１４に記載の方法。
【請求項１６】
埋め込み絶縁体層と前記埋め込み絶縁体層の上のＳＯＩ層とを有するＳＯＩウェハーに形成された少なくとも１つのＰＭＯＳＦＥＴを含む集積回路であって、
前記少なくとも１つのＰＭＯＳＦＥＴが、前記ＳＯＩ層の上方のゲート絶縁体と、該ＳＯＩ層の上にあって下側にチャネルを有するトランジスタゲートとを有し、前記チャネルは、該チャネルにおいてＳＯＩ表面に対して平行な水平方向の圧縮応力と、前記ＳＯＩ表面に対して直角の垂直方向の引張り応力とを有し、
前記ＳＯＩ層が、前記水平方向の前記圧縮応力を生成するドーパントの濃度勾配を有し、
前記ドーパントの前記濃度が、該ＳＯＩ層の上面において最大となることを特徴とする、集積回路。
【請求項１７】
前記ドーパントの濃度勾配が、前記ＳＯＩ層の厚さより少ないドーパント深さまで延びる請求項１６に記載の集積回路。
【請求項１８】
前記ＳＯＩ層がシリコンであり、前記ドーパントがゲルマニウムである請求項１７に記載の集積回路。
【請求項１９】
前記濃度勾配が高温アニールにより形成された請求項１７に記載の集積回路。
【請求項２０】
前記濃度勾配が、前記ＳＯＩ層の上に配設された成層ドーパント層を熱酸化することにより形成された請求項１７に記載の集積回路。