【手続補正書】
【提出日】平成20年10月23日(2008.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁層上に設けられたトランジスタと、
前記トランジスタのソース配線又はドレイン配線として機能する導電層と、
前記トランジスタに重畳し、且つ、前記トランジスタに電気的に接続される記憶素子と、アンテナとして機能する導電層とを有し、
前記記憶素子は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが順に積層された素子であり、
アンテナとして機能する前記導電層と前記トランジスタのソース配線又はドレイン配線として機能する導電層とは、同じ層に設けられていることを特徴とする半導体装置。
【請求項２】
絶縁層上に設けられたトランジスタと、
前記トランジスタに重畳し、且つ、前記トランジスタに電気的に接続される記憶素子と、アンテナとして機能する導電層とを有し、
前記記憶素子は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが順に積層された素子であり、
アンテナとして機能する前記導電層と、前記第１の導電層とは同じ層に設けられていることを特徴とする半導体装置。
【請求項３】
絶縁層上に設けられたトランジスタと、
前記トランジスタに重畳し、且つ、前記トランジスタに電気的に接続される記憶素子と、アンテナとして機能する導電層とを有し、
前記記憶素子は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが順に積層された素子であり、
アンテナとして機能する前記導電層と、前記第２の導電層とは同じ層に設けられていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記記憶素子は、前記トランジスタの一部に重畳することを特徴とする半導体装置。
【請求項５】
第１の素子形成層と、第２の素子形成層と、前記１の素子形成層及び前記第２の素子形成層を接着し、且つ導電性粒子を含む接着層とを有し、前記第１の素子形成層は、絶縁層上に設けられたトランジスタと、前記トランジスタのソース配線又はドレイン配線として機能する導電層と、前記トランジスタ上に設けられたアンテナとして機能する導電層とを有し、
前記第２の素子形成層は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが積層された記憶素子を有し、
前記第１の導電層又は前記第２の導電層と、前記トランジスタのソース配線又はドレイン配線として機能する導電層とは、導電性粒子を介して電気的に接続されることを特徴とする半導体装置。
【請求項６】
素子形成層と、アンテナとして機能する導電層が設けられた基板と、前記素子形成層及び前記基板を接着し、且つ導電性粒子を含む接着層とを有し、
前記素子形成層は、絶縁層上に設けられた第１及び第２のトランジスタと、
前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層と、
前記第２のトランジスタに重畳し、且つ、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層された記憶素子とを有し、
アンテナとして機能する前記導電層と、前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層とは、導電性粒子を介して電気的に接続されることを特徴とする半導体装置。
【請求項７】
第１の素子形成層と、第２の素子形成層と、前記１の素子形成層及び前記第２の素子形成層を接着し、且つ導電性粒子を含む接着層とを有し、前記第１の素子形成層は、絶縁層上に設けられた第１及び第２のトランジスタと、
前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層と、前記第２のトランジスタのソース配線又はドレイン配線として機能する導電層とを有し、
前記第２の素子形成層は、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層された記憶素子、並びにアンテナとして機能する導電層を有し、
アンテナとして機能する前記導電層と、前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層とは、前記導電性粒子を介して電気的に接続し、
前記記憶素子の第１の導電層又は前記第２の導電層と、前記第２のトランジスタのソース配線又はドレイン配線として機能する導電層とは、前記導電性粒子を介して電気的に接続されることを特徴とする半導体装置。
【請求項８】
基板上に設けられたトランジスタと、前記トランジスタのソース配線又はドレイン配線として機能する導電層と、前記トランジスタ上に設けられたアンテナとして機能する導電層を有する第１の素子形成層と、
前記基板又は前記第１の素子形成層上において、接着層を介して設けられると共に、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層される記憶素子を有する第２の素子形成層とを有し、
前記記憶素子の第１の導電層又は前記第２の導電層と、前記トランジスタのソース配線又はドレイン配線として機能する導電層とは、導電性部材を介して電気的に接続されることを特徴とする半導体装置。
【請求項９】
素子形成層と、アンテナとして機能する導電層が設けられた基板と、前記素子形成層及び前記基板を接着し、且つ導電性粒子を有する接着層とを有し、
前記素子形成層は、絶縁層上に設けられた第１及び第２のトランジスタと、
前記第１及び第２のトランジスタを覆う層間絶縁層と、
前記層間絶縁層に設けられた開口部を介して前記第１のトランジスタのソース領域又はドレイン領域に電気的に接続し、且つ、前記絶縁層と前記層間絶縁層の各々に設けられた開口部を介して前記素子形成層の裏面に露出する前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層と、
前記第２のトランジスタに重畳し、且つ、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層される記憶素子と、を有し、
前記アンテナとして機能する導電層と、前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層の露出部とは、前記接着層の前記導電性粒子を介して電気的に接続することを特徴とする半導体装置。
【請求項１０】
第１の素子形成層と、第２の素子形成層と、前記第１の素子形成層及び前記第２の素子形成層を接着し、且つ導電性粒子を有する接着層とを有し、
前記第１の素子形成層は、絶縁層上に設けられたトランジスタと、
前記トランジスタを覆う層間絶縁層と、前記層間絶縁層に設けられた開口部を介して前記トランジスタのソースドレイン領域に電気的に接続し、且つ、前記絶縁層と前記層間絶縁層の各々に設けられた開口部を介して前記第１の素子形成層の裏面に露出する前記トランジスタのソース配線又はドレイン配線として機能する導電層と、アンテナとして機能する導電層と、を有し、
前記第２の素子形成層は、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層される記憶素子を有し、前記記憶素子の第１の導電層又は第２の導電層と、前記トランジスタのソース配線又はドレイン配線として機能する導電層の露出部とは、前記接着層の前記導電性粒子を介して電気的に接続することを特徴とする半導体装置。
【請求項１１】
第１の素子形成層と、第２の素子形成層と、前記第１の素子形成層及び前記第２の素子形成層を接着し、且つ導電性粒子を有する接着層とを有し、
前記第１の素子形成層は、絶縁層上に設けられた第１及び第２のトランジスタと、
前記第１及び第２のトランジスタを覆う層間絶縁層と、前記層間絶縁層に設けられた開口部を介して前記第１及び第２のトランジスタのソース領域又はドレイン領域に電気的に接続し、且つ、前記絶縁層と前記層間絶縁層の各々に設けられた開口部を介して前記第１の素子形成層の裏面に露出する第１及び第２のトランジスタのソース配線又はドレイン配線として機能する第３の導電層及び第４の導電層と、を有し、前記第２の素子形成層は、アンテナとして機能する導電層と、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層される記憶素子とを有し、前記記憶素子の第１の導電層又は第２の導電層と、前記第１のトランジスタのソース配線又はドレイン配線として機能する第３の導電層の露出部とは、前記接着層の前記導電性粒子を介して電気的に接続し、前記アンテナとして機能する導電層と前記第２のトランジスタのソース配線又はドレイン配線として機能する第４の導電層の露出部とは、前記接着層の前記導電性粒子を介して電気的に接続することを特徴とする半導体装置。
【請求項１２】
第１の素子形成層と、第２の素子形成層と、前記第１の素子形成層及び前記第２の素子形成層を接着し、且つ導電性粒子を有する第１の接着層と、アンテナとして機能する導電層を有する基板と、前記第２の素子形成層及び前記基板を接着し、且つ、導電性粒子を有する第２の接着層とを有し、
前記第１の素子形成層は、第１の導電層、有機化合物層又は相変化層、及び第２の導電層が積層される記憶素子を有し、前記第２の素子形成層は、絶縁層上に設けられた第１及び第２のトランジスタと、
前記第１及び第２のトランジスタを覆う層間絶縁層と、前記層間絶縁層に設けられた開口部を介して前記第１のトランジスタのソース領域又はドレイン領域に電気的に接続し、前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層と、前記層間絶縁層に設けられた開口部を介して前記第２のトランジスタのソース領域又はドレイン領域に電気的に接続し、且つ前記絶縁層と前記層間絶縁層の各々に設けられた開口部を介して前記第１の素子形成層の裏面に露出する前記第２のトランジスタのソース配線又はドレイン配線として機能する導電層と、を有し、
前記記憶素子の第１の導電層又は第２の導電層と、前記第１のトランジスタのソース配線又はドレイン配線として機能する導電層とは、前記第１の接着層の前記導電性粒子を介して電気的に接続し、前記アンテナとして機能する導電層と前記第２のトランジスタのソース配線又はドレイン配線として機能する導電層の露出部とは、前記接着層の前記導電性粒子を介して電気的に接続することを特徴とする半導体装置。
【請求項１３】
請求項１、２、３、５、８、１０のいずれか一項における前記トランジスタ、又は請求項６、７、９、１１、１２のいずれか一項における前記第１のトランジスタ及び前記第２のトランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
【請求項１４】
請求項１、２、３、５、８、１０のいずれか一項における前記トランジスタ、又は請求項６、７、９、１１、１２のいずれか一項における前記第１のトランジスタ及び前記第２のトランジスタは、ＳＯＩ基板に形成されるトランジスタであることを特徴とする半導体装置。
【請求項１５】
請求項１、２、３、５、８、１０のいずれか一項における前記トランジスタ、又は請求項６、７、９、１１、１２における前記第１のトランジスタ及び前記第２のトランジスタは、有機半導体トランジスタであることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、前記記憶素子は、光学的作用により電気抵抗値が変化することを特徴とする半導体装置。
【請求項１７】
請求項１乃至請求項１５のいずれか一項において、前記記憶素子は、電気的作用により抵抗値が変化することを特徴とする半導体装置。
【請求項１８】
請求項１４において、前記有機化合物層は、光酸発生剤がドーピングされた共役高分子材料からなることを特徴とする半導体装置。
【請求項１９】
請求項１７において、前記有機化合物層は、電子輸送材料又はホール輸送材料からなることを特徴とする半導体装置。
【請求項２０】
請求項１乃至請求項１５のいずれか一項において、前記相変化層は、結晶状態と非晶質状態の間で可逆的に変化する材料を有することを特徴とする半導体装置。
【請求項２１】
請求項２０において、前記相変化層は、ゲルマニウム、テルル、アンチモン、硫黄、スズ、金、ガリウム、セレン、インジウム、タリウム、コバルト、又は銀から選択された複数を有する材料であることを特徴とする半導体装置。
【請求項２２】
請求項１５において、前記相変化層は、第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料を有することを特徴とする半導体装置。
【請求項２３】
請求項２２において、前記相変化層は、銀、亜鉛、銅、アルミニウム、ニッケル、インジウム、アンチモン、セレン、又はテルルから選択された複数を有する材料であることを特徴とする半導体装置。
【請求項２４】
請求項１５において、前記相変化層は、非晶質状態から結晶状態にのみ変化する材料を有することを特徴とする半導体装置。
【請求項２５】
請求項２４において、前記相変化層は、テルル、酸化テルル、アンチモン、セレン、又はビスマスから選択された複数を有する材料であることを特徴とする半導体装置。