(57)【特許請求の範囲】
【請求項１】
それぞれの出力が並列に接続された複数のＤＣ／ＤＣコンバータからなるマルチフェーズ型ＤＣ／ＤＣコンバータにおいて、過電流検出制限回路によって、前記複数のＤＣ／ＤＣコンバータが個別に負荷へ供給する出力電流の瞬時値を、前記複数のＤＣ／ＤＣコンバータそれぞれの出力線路上に配された抵抗により電圧変換された電圧によってそれぞれ常時検出して加算し、その合計出力電流が所定の電流値を超えないように前記複数のＤＣ／ＤＣコンバータを個別に制御することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ。
【請求項２】
それぞれが有する個別の過電流検出回路の出力に基づいて個別の出力電流が所定の電流値を超えないように電流制限をおこない、それぞれの出力が並列に接続された複数のＤＣ／ＤＣコンバータからなるマルチフェーズ型ＤＣ／ＤＣコンバータにおいて、過電流検出制限回路によって、前記前記複数のＤＣ／ＤＣコンバータが個別に負荷へ供給する出力電流の瞬時値を、前記複数のＤＣ／ＤＣコンバータそれぞれの出力線路上に配された抵抗により電圧変換された電圧によってそれぞれ常時検出して加算し、その合計出力電流が所定の電流値を超えないように前記複数のＤＣ／ＤＣコンバータを個別に制御することを特徴とするマルチフェーズ型ＤＣ／ＤＣコンバータ。
【請求項３】
前記個別の出力電流の加算は、演算増幅器を使用して行うことを特徴とする請求項１または請求項２に記載のマルチフェーズ型ＤＣ／ＤＣコンバータ。
【請求項４】
前記過電流検出制限回路は、前記個別出力電流により電圧変換された電圧をそれぞれ増幅して出力する複数の増幅器と、一端が該増幅器の出力端子に接続され他端で共通接続点を持ち前記個別の出力電流に比例した電流が流れる複数の入力抵抗と、該複数の入力抵抗の前記共通接続点に反転入力端子が接続され該複数の入力抵抗それぞれに流れる入力電流の総量に比例した出力電圧を出力端子から出力する加算器と、該加算器の出力電圧を所定の基準電圧と比較する比較器とから成り、前記比較器に入力される前記個別の出力電流の総量に比例した前記加算器からの出力電圧が前記所定の基準電圧を超える場合、前記比較器から各ＤＣ／ＤＣコンバータに電流制限のための信号を送出し、前記個別の出力電流の総量が所定の値を越えないように制御することを特徴とする請求項１または請求項２に記載のマルチフェーズ型ＤＣ／ＤＣコンバータ。
【請求項５】
個別のＤＣ／ＤＣコンバータごとに前記過電流検出回路が過電流として検知する電流の総量が、前記所定の電流値より大きくなるように設定されていることを特徴とする請求項２に記載のマルチフェーズ型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パソコンなどの電源として使用されるマルチフェーズ型ＤＣ／ＤＣコンバータの電流制限回路に関するものである。
【０００２】
【従来の技術】
コンピュータシステムなどのＩＴ機器の高機能化、高速化、大規模化にともない、電源回路から供給される電流も増大している。特にパソコン場合、ＣＰＵのクロックの高速化とパソコンから電源が供給される周辺機器の多様化などにより、必要とされる負荷電流は数十Ａから１００Ａを超える大きさに達している。
【０００３】
このようなパソコンが、商用電源ではなく内蔵のバッテリで駆動される使われかたも増加の一途をたどり、単一のＤＣ／ＤＣコンバータでは前記のような大電流の供給が困難である。また、電源電圧に発生するリップル除去のために大容量または多数のコンデンサが必要となり、携帯性を重視するパソコンなどの機器では小型化の妨げになる。かかる状況にあって、ＤＣ／ＤＣコンバータを複数個並列に組み合わせ、それぞれの出力の位相をずらすことにより、大電流化、リップル率の改善を図ったマルチフェーズ型ＤＣ／ＤＣコンバータが使用されている。
【０００４】
また、大電流化とともに、事故、故障、操作ミスなどによる短絡や過電流に対して、これらを素早く検出して防止することも、回路の保護、ユーザに対する安全性の観点から重要な課題である。
【０００５】
図４に、過電流防止回路を設けた従来の電源回路のブロック図の一例を示す。過電流を検出して防止をする回路は、多くの回路や様々な形態があるが、図４では負荷に流れる電流に比例して抵抗Ｒの両端に発生する電圧を過電流検出回路で検出し、ＤＣ／ＤＣコンバータの図示しない過電流保護回路に入力して、電流の遮断や制限を行う。図４は、単一のＤＣ／ＤＣコンバータにおける過電流検出と過電流防止の例を示しているが、単一のＤＣ／ＤＣコンバータを並列に配したマルチフェーズ型ＤＣ／ＤＣコンバータにおいても、それぞれの単一のＤＣ／ＤＣコンバータ毎に電流を検出して過電流を防止するようにしている。
【０００６】
また、特許文献１によれば、単一のスイッチングレギュレータの過電流を制御するため、スイッチング回路の２次側の出力線路に直列に抵抗を配し、その抵抗による電圧効果で過電流の程度を検出して１次側にあるスイッチング回路を制御する構成を開示している。
【０００７】
【特許文献１】
特開平５−２３６６４２号公報
【０００８】
【発明が解決しようとする課題】
前述のごとく、従来はマルチフェーズ型ＤＣ／ＤＣコンバータにおいても、特許文献１に示されるようなＤＣ／ＤＣコンバータごとの電流を検出していた。そのため、素子の特性や温度などにより各コンバータの電気的特性が変化し、それぞれのコンバータで設定している制限電流値も変化した場合、例えば各コンバータから実際に出力される負荷電流の総量が所定の総量を超えてしまうことになり、コンバータの１次側の素子あるいはバッテリに過負荷がかかって損傷したり、寿命が低下する原因になる。更に、負荷側にも所定の値以上の電流を流すことになるので負担がかかり同様な問題を起こす場合もある。
【０００９】
また、反対に、ある単一のコンバータの制限電流値が所定の設定値より下がることにより過電流防止機能が動作し、過渡的に他のコンバータの負荷電流の分担が増加し、一時的に負荷を分担するコンバータの２次側の素子に悪影響を与えると同時に、その後全てのコンバータに過電流防止が働くことから不必要は電源遮断の状態になることもある。
【００１０】
本発明は、斯かる実情に鑑み、従来のように個々のコンバータに電流制限をかけると共に、前記のような問題を解決するため、個々のコンバータから出力される負荷電流の総量を検出し電流制限を作動させる回路を有するマルチフェーズ型ＤＣ／ＤＣコンバータを提供しようとするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明においては、それぞれの出力が並列に接続された複数のＤＣ／ＤＣコンバータからなるマルチフェーズ型ＤＣ／ＤＣコンバータにおいて、過電流検出制限回路によって、前記複数のＤＣ／ＤＣコンバータの個別の出力電流をそれぞれ検出して加算し、その合計出力電流が所定の電流値を超えないように前記複数のＤＣ／ＤＣコンバータを個別に制御する。
【００１２】
また、本発明では、それぞれが有する個別の過電流検出回路の出力に基づいて個別の出力電流が所定の電流値を超えないように電流制限をおこない、それぞれの出力が並列に接続された複数のＤＣ／ＤＣコンバータからなるマルチフェーズ型ＤＣ／ＤＣコンバータにおいて、過電流検出制限回路によって、前記前記複数のＤＣ／ＤＣコンバータの個別の出力電流をそれぞれ検出して加算し、その合計出力電流が所定の電流値を超えないように前記複数のＤＣ／ＤＣコンバータを個別に制御する。
【００１３】
また、前記個別の出力電流は、前記複数のＤＣ／ＤＣコンバータそれぞれの出力線路上に配された抵抗により電圧変換された電圧を検出することにより検出する。
【００１４】
さらに、前記個別の出力電流の加算は、演算増幅器を使用して行う。
【００１５】
より具体的には、前記過電流検出制限回路は、前記個別出力電流により電圧変換された電圧をそれぞれ増幅して出力する複数の増幅器と、一端が該増幅器の出力端子に接続され他端で共通接続点を持ち前記個別の出力電流に比例した電流が流れる複数の入力抵抗と、該複数の入力抵抗の前記共通接続点に反転入力端子が接続され該複数の入力抵抗それぞれに流れる入力電流の総量に比例した出力電圧を出力端子から出力する加算器と、該加算器の出力電圧を所定の基準電圧と比較する比較器とから成り、前記比較器に入力される前記個別の出力電流の総量に比例した前記加算器からの出力電圧が前記所定の基準電圧を超える場合、前記比較器から各ＤＣ／ＤＣコンバータに電流制限のための信号を送出し、前記個別の出力電流の総量が所定の値を越えないように制御する。
【００１６】
また、個別のＤＣ／ＤＣコンバータごとに過電流検出回路が過電流として検知する場合は、その電流の総量が、前記過電流検出制限回路が検出する前記所定の電流値より大きくなるように設定されていること。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。図１は本発明の一実施形態として、負荷電流の総量を検出する過電流検出制限回路である。
【００１８】
図１の過電流制限回路１は図示しない３つのＤＣ／ＤＣコンバータの各出力線路上にそれぞれ電流検出抵抗Ｒ１、Ｒ２、Ｒ３をもち、各出力線路は負荷３に並列に接続されている。また、電流検出抵抗Ｒ１の負荷と反対側の端子は増幅器Ａ１１の非反転入力端子（＋）に、電流検出抵抗Ｒ２の負荷と反対側の端子は増幅器Ａ１２の非反転入力端子に、電流検出抵抗Ｒ３の負荷と反対側の端子は増幅器Ａ１３の非反転入力端子にそれぞれ接続されている。更に、各電流検出抵抗Ｒ１、Ｒ２、Ｒ３の負荷との接続点は前記増幅器Ａ１１からＡ１３の反転入力端子（−）に接続されている。
【００１９】
前記増幅器の各出力端子はそれぞれ抵抗Ｒ１１、Ｒ１２、Ｒ１３を介して演算増幅器Ａ０の反転入力端子に接続されるとともに、演算増幅器Ａ０の非反転入力端子には基準電圧であるＶｒｅｆ０が供給されている。更に、演算増幅器Ａ０の出力は抵抗Ｒ０を介して反転入力端子に帰還されているとともに、比較器Ａ１の非反転入力端子に接続されており、比較器Ａ１の反転入力端子には基準電圧であるＶｒｅｆ１が供給されている。図示されていないが、比較器Ａ１の出力端子２からの出力はＤＣ／ＤＣコンバータの電流制限回路に入力される。
【００２０】
次に図１の過電流検出制限回路１の動作を説明する。各抵抗Ｒ１からＲ３の両端には各抵抗を流れる電流Ｉ１からＩ３に比例した電圧が発生し、それぞれの電圧が増幅率Ａｖをもつ増幅器Ａ１１からＡ１３に入力されると、それぞれの出力電圧Ｖ１、Ｖ２、Ｖ３は次のようになる。
Ｖ１＝Ａｖ×Ｉ１×Ｒ１
Ｖ２＝Ａｖ×Ｉ２×Ｒ２
Ｖ３＝Ａｖ×Ｉ３×Ｒ３
【００２１】
前記の電圧Ｖ１からＶ３により、抵抗Ｒ１１、Ｒ１２、Ｒ１３にはそれぞれ電流Ｉ１１、Ｉ１２、Ｉ１３が流れ、加算されて抵抗Ｒ０を流れる電流をＩ０となる。すなわち、演算増幅器Ａ０からなる加算回路により加算されて出力電圧Ｖ０は下記のようになる。
Ｉ０＝Ｉ１＋Ｉ２＋Ｉ３
Ｖ０＝Ｒ０×Ｉ０＋Ｖｒｅｆ０
＝Ｒ０×（Ｖ１／Ｒ１１＋Ｖ２／Ｒ１２＋Ｖ３／Ｒ１３）＋Ｖｒｅｆ０
その結果、加算回路の出力電圧Ｖ０は電流Ｉ１、Ｉ２、Ｉ３の総量に比例したものになる。次に、この出力電圧Ｖ０は比較器Ａ１の非反転入力端子に入力され、所定の基準電圧Ｖｒｅｆ１に達すると、比較器Ａ１から図示されていないＤＣ／ＤＣコンバータの電流制限回路に信号が入力され、電流が制限されることになる。
【００２２】
尚、本実施形態では３つのＤＣ／ＤＣコンバータを並列に配したマルチフェーズ型ＤＣ／ＤＣコンバータを例に挙げて説明したが、回路素子を増減したり或いは変更することにより２つ以上の任意の組み合わせにも適用できる。
【００２３】
次に、更に具体的に、本発明による過電流検出制限回路をマルチフェーズ型ＤＣ／ＤＣコンバータに応用した例を挙げて説明する。図２は本発明による過電流検出制限回路を搭載したマルチフェーズ型ＤＣ／ＤＣコンバータの概略回路を示す。尚、図２中、図１と同一の符号を付した部分は同一要素を表わし、基本的な動作は同じである。
【００２４】
図２のマルチフェーズ型ＤＣ／ＤＣコンバータは、位相調整回路２０とＤＣ／ＤＣコンバータ１１、１２、１３と過電流検出制限回路１とから構成される。ＤＣ／ＤＣコンバータ１１から１３はそれぞれ、ＤＣ／ＤＣコンバータ１１を例にとると、パルス幅の制御により出力電流の制限を行う回路を内蔵するＤＣ／ＤＣコントローラ２１と、バッファ回路Ａ２１と、電流供給用のＮＭＯＳのトランジスタＴ１Ａ及びＴ１Ｂとからなるスイッチング部と、ツェナーダイオードＺＤ１とチョークコイルＬ１とコンデンサＣ１とからなる出力回路部とで構成される。過電流検出制限回路１の詳細な構成は前述したとおりである。
【００２５】
次に図２の過電流検出制限回路を搭載したマルチフェーズ型ＤＣ／ＤＣコンバータの動作の概略を説明する。尚、単一のＤＣ／ＤＣコンバータの説明はＤＣ／ＤＣコンバータ１１を例にあげて説明する。通常動作の場合、ＤＣ／ＤＣコントローラ２１からのスイッチング制御信号によりバッファ回路Ａ２１を介して、トランジスタＴ１Ａ及びＴ１Ｂが相補的にＯＮ／ＯＦＦされて、出力部から負荷に電流が供給される。
【００２６】
負荷につながる各ＤＣ／ＤＣコンバータの出力線路上にはそれぞれ電流検出用の抵抗Ｒ１、Ｒ２、Ｒ３が接続されており、それらの抵抗を含む過電流検出制限回路１の動作は前記で説明したとおりである。
【００２７】
ここで、負荷に流れる電流ＩＬ、すなわち、各単一のＤＣ／ＤＣコンバータを流れる電流Ｉ１からＩ３の総量が所定の値を超えた場合、演算増幅器Ａ０の出力電圧Ｖ０、すなわち、比較器Ａ１の非反転入力端子に入力される電圧が基準電圧Ｖｒｅｆ１を超えることを意味する。この場合、比較器Ａ１より電流を制限するための出力信号がそれぞれの単一のＤＣ／ＤＣコンバータを構成するＤＣ／ＤＣコントローラ２１、２２、２３に送出され、電流Ｉ１、Ｉ２、Ｉ３を合計した総量が所定の値になるように、トランジスタをＯＮ／ＯＦＦするパルス幅が制御されることにより電流が制限される。また、回路動作を停止するように構成してもよい。
【００２８】
本実施形態では３つのＤＣ／ＤＣコンバータを並列に配したマルチフェーズ型ＤＣ／ＤＣコンバータを例にあげて説明したが、回路素子を増減したり或いは変更することにより２つ以上の任意の組み合わせにも適用できる。その場合、位相調整回路を各ＤＣ／ＤＣコンバータの位相が均等な間隔になるように設定すれば、負荷に対するリップル率を改善できる。
【００２９】
更に、図３に従来と同様のＤＣ／ＤＣコンバータごとの過電流検出回路と共に本発明に係る過電流検出制限回路を搭載したマルチフェーズ型ＤＣ／ＤＣコンバータの概略回路を示す。前記実施形態では各ＤＣ／ＤＣコンバータに流れる電流の総量を検出して電流制限を作動させる回路について説明したが、図３に示すように、従来のＤＣ／ＤＣコンバータ毎の過電流検出回路３１から３３と本発明に係る過電流検出制限回路を併用して、過電流検出回路３１から３３のそれぞれの電流設定値の合計を本発明に係る過電流検出制限回路の電流総量の設定値より大きく設定することにより、それぞれのＤＣ／ＤＣコンバータの個別の電流制限に対するマージンが大きくなり、それぞれのＤＣ／ＤＣコンバータの過電流制限機能が不要に作動することを防ぎながら、全体として所定の総量を超えないようにすることが可能になり、回路の安全性を更に向上させることが出来る。
【００３０】
上記実施形態では各ＤＣ／ＤＣコンバータに流れる電流を抵抗で電圧変換し、加算回路でそれぞれ加算して総量を算出しているが、電流の総量を算出し加算する回路は上記実施形態に限定されない。また、出力回路部の構成は図２や図３に示す構成に限定されず、ＮＭＯＳの代わりにバイポーラトランジスタを用いたり、コンデンサＣ１〜Ｃ３を省略してもよい。また、ツェナーダイオードＺＤ１〜ＺＤ２の代わりにダイオードを用いてもよい。
【００３１】
【発明の効果】
以上説明したように、本発明の電流制限回路とそれを搭載したマルチフェーズ型ＤＣ／ＤＣコンバータによれば、素子の特性や温度などにより各コンバータの電気的特性が変化し、各コンバータ毎の電流制限値が変化しても、各コンバータの電流の総量で電流制限を可能にしているため、コンバータの１次側の素子あるいはバッテリに過負荷がかかって損傷したり寿命が低下しにくくなり、負荷にも負担がかかって同様な問題を起こしにくくなる。
【図面の簡単な説明】
【図１】  本発明に係る過電流制限回路。
【図２】  本発明に係る過電流制限回路を搭載したマルチフェーズ型ＤＣ／ＤＣコンバータの概略回路。
【図３】  従来と同様のＤＣ／ＤＣコンバータごとの過電流検出回路と共に本発明に係る過電流検出制限回路を搭載したマルチフェーズ型ＤＣ／ＤＣコンバータの概略回路である。
【図４】  ＤＣ／ＤＣコンバータの従来の過電流制限回路。
【符号の説明】
１    過電流検出制限回路
２    出力端子
３    負荷
１１  コンバータ
２０  位相調整回路
２１、２２、２３  ＤＣ／ＤＣコントローラ
３１、３２、３３  過電流検出回路
Ａ０、Ａ１  演算増幅器
Ａ１１、Ａ１２、Ａ１３  増幅器
Ａ２１、Ａ２２、Ａ２３  バッファ回路
Ｃ、Ｃ０、Ｃ１、Ｃ２、Ｃ３、ＣＬ  コンデンサ
Ｄ１    ダイオード
Ｉ０、Ｉ１、Ｉ２、Ｉ３、ＩＬ、Ｉ１１、Ｉ１２、Ｉ１３  電流
Ｌ、Ｌ１、Ｌ２、Ｌ３  チョークコイル
Ｒ、Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ１１、Ｒ１２、Ｒ１３  抵抗
Ｔ１Ａ、Ｔ１Ｂ、Ｔ２Ａ、Ｔ２Ｂ、Ｔ３Ａ、Ｔ３Ｂ  トランジスタ
Ｖ０、Ｖ１、Ｖ２、Ｖ３  出力電圧
Ｖｒｅｆ０、Ｖｒｅｆ１  基準電圧
ＺＤ１、ＺＤ２、ＺＤ３  ツェナーダイオード
【図１】
0004052948.tif 000002
【図２】
0004052948.tif 000003
【図３】
0004052948.tif 000004
【図４】
0004052948.tif 000005